Fitter report for sbor
Mon Dec 26 13:22:58 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 26 13:22:58 2016      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; sbor                                       ;
; Top-level Entity Name              ; main_part                                  ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C5E144C7                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,385 / 5,136 ( 27 % )                     ;
;     Total combinational functions  ; 1,378 / 5,136 ( 27 % )                     ;
;     Dedicated logic registers      ; 575 / 5,136 ( 11 % )                       ;
; Total registers                    ; 575                                        ;
; Total pins                         ; 36 / 95 ( 38 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                             ;
; Total PLLs                         ; 1 / 2 ( 50 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C5E144C7                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS                          ;                                       ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths        ; All Paths                             ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; out      ; Missing drive strength ;
; LED1     ; Missing drive strength ;
; LED2     ; Missing drive strength ;
+----------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2038 ) ; 0.00 % ( 0 / 2038 )        ; 0.00 % ( 0 / 2038 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2038 ) ; 0.00 % ( 0 / 2038 )        ; 0.00 % ( 0 / 2038 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2026 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/SBOR5/SBOR5_FPGA_DI_OO/sbor.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,385 / 5,136 ( 27 % ) ;
;     -- Combinational with no register       ; 810                    ;
;     -- Register only                        ; 7                      ;
;     -- Combinational with a register        ; 568                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 233                    ;
;     -- 3 input functions                    ; 560                    ;
;     -- <=2 input functions                  ; 585                    ;
;     -- Register only                        ; 7                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 875                    ;
;     -- arithmetic mode                      ; 503                    ;
;                                             ;                        ;
; Total registers*                            ; 575 / 5,560 ( 10 % )   ;
;     -- Dedicated logic registers            ; 575 / 5,136 ( 11 % )   ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 109 / 321 ( 34 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 36 / 95 ( 38 % )       ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M9Ks                                        ; 0 / 46 ( 0 % )         ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )         ;
; PLLs                                        ; 1 / 2 ( 50 % )         ;
; Global clocks                               ; 3 / 10 ( 30 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 3%           ;
; Maximum fan-out                             ; 544                    ;
; Highest non-global fan-out                  ; 36                     ;
; Total fan-out                               ; 5524                   ;
; Average fan-out                             ; 2.71                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1385 / 5136 ( 27 % ) ; 0 / 5136 ( 0 % )               ;
;     -- Combinational with no register       ; 810                  ; 0                              ;
;     -- Register only                        ; 7                    ; 0                              ;
;     -- Combinational with a register        ; 568                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 233                  ; 0                              ;
;     -- 3 input functions                    ; 560                  ; 0                              ;
;     -- <=2 input functions                  ; 585                  ; 0                              ;
;     -- Register only                        ; 7                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 875                  ; 0                              ;
;     -- arithmetic mode                      ; 503                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 575                  ; 0                              ;
;     -- Dedicated logic registers            ; 575 / 5136 ( 11 % )  ; 0 / 5136 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 109 / 321 ( 34 % )   ; 0 / 321 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 36                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 0 / 12 ( 0 % )       ; 3 / 12 ( 25 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 575                  ; 1                              ;
;     -- Registered Input Connections         ; 575                  ; 0                              ;
;     -- Output Connections                   ; 1                    ; 575                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5516                 ; 584                            ;
;     -- Registered Connections               ; 2917                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 576                            ;
;     -- hard_block:auto_generated_inst       ; 576                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 33                   ; 1                              ;
;     -- Output Ports                         ; 3                    ; 3                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk100       ; 89    ; 5        ; 34           ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[0]    ; 110   ; 7        ; 30           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[10]   ; 125   ; 7        ; 18           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[11]   ; 126   ; 7        ; 16           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[12]   ; 127   ; 7        ; 16           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[13]   ; 128   ; 8        ; 16           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[14]   ; 129   ; 8        ; 16           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[15]   ; 132   ; 8        ; 13           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[1]    ; 111   ; 7        ; 30           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[2]    ; 112   ; 7        ; 28           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[3]    ; 113   ; 7        ; 28           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[4]    ; 114   ; 7        ; 28           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[5]    ; 115   ; 7        ; 28           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[6]    ; 119   ; 7        ; 23           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[7]    ; 120   ; 7        ; 23           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[8]    ; 121   ; 7        ; 23           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signal[9]    ; 124   ; 7        ; 18           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[0]  ; 50    ; 3        ; 13           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[10] ; 65    ; 4        ; 28           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[11] ; 64    ; 4        ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[12] ; 73    ; 5        ; 34           ; 2            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[13] ; 68    ; 4        ; 30           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[14] ; 70    ; 4        ; 32           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[15] ; 69    ; 4        ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[1]  ; 51    ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[2]  ; 52    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[3]  ; 53    ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[4]  ; 59    ; 4        ; 23           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[5]  ; 60    ; 4        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[6]  ; 71    ; 4        ; 32           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[7]  ; 72    ; 4        ; 32           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[8]  ; 67    ; 4        ; 30           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; signalel[9]  ; 66    ; 4        ; 28           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED1 ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED2 ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out  ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; signal[15]              ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 4 / 13 ( 31 % )   ; 3.3V          ; --           ;
; 2        ; 0 / 8 ( 0 % )     ; 3.3V          ; --           ;
; 3        ; 4 / 11 ( 36 % )   ; 3.3V          ; --           ;
; 4        ; 14 / 14 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 2 / 14 ( 14 % )   ; 3.3V          ; --           ;
; 6        ; 0 / 10 ( 0 % )    ; 3.3V          ; --           ;
; 7        ; 13 / 13 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 3 / 12 ( 25 % )   ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; signalel[0]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; signalel[1]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; signalel[2]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; signalel[3]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; out                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; LED2                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; LED1                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; signalel[4]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; signalel[5]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; signalel[11]                                              ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; signalel[10]                                              ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; signalel[9]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; signalel[8]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; signalel[13]                                              ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; signalel[15]                                              ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; signalel[14]                                              ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; signalel[6]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; signalel[7]                                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; signalel[12]                                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; clk100                                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; signal[0]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; signal[1]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; signal[2]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; signal[3]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; signal[4]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; signal[5]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; signal[6]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; signal[7]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; signal[8]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; signal[9]                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; signal[10]                                                ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; signal[11]                                                ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; signal[12]                                                ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; signal[13]                                                ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; signal[14]                                                ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; signal[15]                                                ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                       ;
+-------------------------------+-------------------------------------------------------------------+
; Name                          ; pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------+
; SDC pin name                  ; inst1|altpll_component|auto_generated|pll1                        ;
; PLL mode                      ; Normal                                                            ;
; Compensate clock              ; clock0                                                            ;
; Compensated input/output pins ; --                                                                ;
; Switchover type               ; --                                                                ;
; Input frequency 0             ; 100.0 MHz                                                         ;
; Input frequency 1             ; --                                                                ;
; Nominal PFD frequency         ; 100.0 MHz                                                         ;
; Nominal VCO frequency         ; 500.0 MHz                                                         ;
; VCO post scale K counter      ; 2                                                                 ;
; VCO frequency control         ; Auto                                                              ;
; VCO phase shift step          ; 250 ps                                                            ;
; VCO multiply                  ; --                                                                ;
; VCO divide                    ; --                                                                ;
; Freq min lock                 ; 60.01 MHz                                                         ;
; Freq max lock                 ; 130.04 MHz                                                        ;
; M VCO Tap                     ; 0                                                                 ;
; M Initial                     ; 1                                                                 ;
; M value                       ; 5                                                                 ;
; N value                       ; 1                                                                 ;
; Charge pump current           ; setting 1                                                         ;
; Loop filter resistance        ; setting 28                                                        ;
; Loop filter capacitance       ; setting 0                                                         ;
; Bandwidth                     ; 1.19 MHz to 1.7 MHz                                               ;
; Bandwidth type                ; Medium                                                            ;
; Real time reconfigurable      ; Off                                                               ;
; Scan chain MIF file           ; --                                                                ;
; Preserve PLL counter order    ; Off                                                               ;
; PLL location                  ; PLL_2                                                             ;
; Inclk0 signal                 ; clk100                                                            ;
; Inclk1 signal                 ; --                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                     ;
; Inclk1 signal type            ; --                                                                ;
+-------------------------------+-------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div  ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+
; pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[0]            ; clock0       ; 1    ; 100  ; 1.0 MHz          ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C0      ; 500           ; 250/250 Even ; --            ; 1       ; 0       ; inst1|altpll_component|auto_generated|pll1|clk[0] ;
; pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[1]            ; clock1       ; 1    ; 25   ; 4.0 MHz          ; 0 (0 ps)    ; 0.36 (250 ps)    ; 50/50      ; C1      ; 125           ; 63/62 Odd    ; --            ; 1       ; 0       ; inst1|altpll_component|auto_generated|pll1|clk[1] ;
; pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2]            ; clock2       ; 1    ; 5000 ; 0.02 MHz         ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C3      ; 500           ; 250/250 Even ; C2            ; 1       ; 0       ; inst1|altpll_component|auto_generated|pll1|clk[2] ;
; pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2]~cascade_in ; --           ; --   ; --   ; --               ; --          ; --               ; --         ; C2      ; 50            ; 25/25 Even   ; --            ; 1       ; 0       ;                                                   ;
+------------------------------------------------------------------------------------------+--------------+------+------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                          ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                     ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
; |main_part                            ; 1385 (0)    ; 575 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 36   ; 0            ; 810 (0)      ; 7 (0)             ; 568 (0)          ; |main_part                                                              ; work         ;
;    |decoder_dig:inst|                 ; 1385 (1385) ; 575 (575)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 810 (810)    ; 7 (7)             ; 568 (568)        ; |main_part|decoder_dig:inst                                             ; work         ;
;    |lpm_and:inst2|                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |main_part|lpm_and:inst2                                                ; work         ;
;    |pll:inst1|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main_part|pll:inst1                                                    ; work         ;
;       |altpll:altpll_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main_part|pll:inst1|altpll:altpll_component                            ; work         ;
;          |pll_altpll2:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |main_part|pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; out          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED2         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk100       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; signal[15]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signalel[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signal[10]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; signalel[10] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; signal[6]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; signalel[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signal[2]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; signalel[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signal[14]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signalel[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signal[5]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; signalel[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signal[9]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signalel[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signal[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signalel[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signal[13]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signalel[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signal[8]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; signalel[8]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; signal[4]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signalel[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; signal[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signalel[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signal[12]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signalel[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signal[11]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signalel[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signal[7]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; signalel[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; signal[3]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; signalel[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; clk100                               ;                   ;         ;
; signal[15]                           ;                   ;         ;
;      - lpm_and:inst2|and_node[0][1]  ; 0                 ; 6       ;
; signalel[15]                         ;                   ;         ;
;      - lpm_and:inst2|and_node[0][1]  ; 0                 ; 6       ;
; signal[10]                           ;                   ;         ;
;      - lpm_and:inst2|and_node[5][1]  ; 1                 ; 6       ;
; signalel[10]                         ;                   ;         ;
;      - lpm_and:inst2|and_node[5][1]  ; 1                 ; 6       ;
; signal[6]                            ;                   ;         ;
;      - lpm_and:inst2|and_node[9][1]  ; 1                 ; 6       ;
; signalel[6]                          ;                   ;         ;
;      - lpm_and:inst2|and_node[9][1]  ; 0                 ; 6       ;
; signal[2]                            ;                   ;         ;
;      - lpm_and:inst2|and_node[13][1] ; 1                 ; 6       ;
; signalel[2]                          ;                   ;         ;
;      - lpm_and:inst2|and_node[13][1] ; 0                 ; 6       ;
; signal[14]                           ;                   ;         ;
;      - lpm_and:inst2|and_node[1][1]  ; 0                 ; 6       ;
; signalel[14]                         ;                   ;         ;
;      - lpm_and:inst2|and_node[1][1]  ; 0                 ; 6       ;
; signal[5]                            ;                   ;         ;
;      - lpm_and:inst2|and_node[10][1] ; 1                 ; 6       ;
; signalel[5]                          ;                   ;         ;
;      - lpm_and:inst2|and_node[10][1] ; 0                 ; 6       ;
; signal[9]                            ;                   ;         ;
;      - lpm_and:inst2|and_node[6][1]  ; 0                 ; 6       ;
; signalel[9]                          ;                   ;         ;
;      - lpm_and:inst2|and_node[6][1]  ; 0                 ; 6       ;
; signal[1]                            ;                   ;         ;
;      - lpm_and:inst2|and_node[14][1] ; 0                 ; 6       ;
; signalel[1]                          ;                   ;         ;
;      - lpm_and:inst2|and_node[14][1] ; 0                 ; 6       ;
; signal[13]                           ;                   ;         ;
;      - lpm_and:inst2|and_node[2][1]  ; 0                 ; 6       ;
; signalel[13]                         ;                   ;         ;
;      - lpm_and:inst2|and_node[2][1]  ; 0                 ; 6       ;
; signal[8]                            ;                   ;         ;
;      - lpm_and:inst2|and_node[7][1]  ; 1                 ; 6       ;
; signalel[8]                          ;                   ;         ;
;      - lpm_and:inst2|and_node[7][1]  ; 1                 ; 6       ;
; signal[4]                            ;                   ;         ;
;      - lpm_and:inst2|and_node[11][1] ; 0                 ; 6       ;
; signalel[4]                          ;                   ;         ;
;      - lpm_and:inst2|and_node[11][1] ; 1                 ; 6       ;
; signal[0]                            ;                   ;         ;
;      - lpm_and:inst2|and_node[15][1] ; 0                 ; 6       ;
; signalel[0]                          ;                   ;         ;
;      - lpm_and:inst2|and_node[15][1] ; 0                 ; 6       ;
; signal[12]                           ;                   ;         ;
;      - lpm_and:inst2|and_node[3][1]  ; 0                 ; 6       ;
; signalel[12]                         ;                   ;         ;
;      - lpm_and:inst2|and_node[3][1]  ; 0                 ; 6       ;
; signal[11]                           ;                   ;         ;
;      - lpm_and:inst2|and_node[4][1]  ; 0                 ; 6       ;
; signalel[11]                         ;                   ;         ;
;      - lpm_and:inst2|and_node[4][1]  ; 0                 ; 6       ;
; signal[7]                            ;                   ;         ;
;      - lpm_and:inst2|and_node[8][1]  ; 0                 ; 6       ;
; signalel[7]                          ;                   ;         ;
;      - lpm_and:inst2|and_node[8][1]  ; 1                 ; 6       ;
; signal[3]                            ;                   ;         ;
;      - lpm_and:inst2|and_node[12][1] ; 1                 ; 6       ;
; signalel[3]                          ;                   ;         ;
;      - lpm_and:inst2|and_node[12][1] ; 0                 ; 6       ;
+--------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk100                                                                        ; PIN_89             ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|bitn~24                                                      ; LCCOMB_X21_Y9_N30  ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[0][27]~10                                             ; LCCOMB_X23_Y11_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[10][26]~0                                             ; LCCOMB_X26_Y8_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[11][9]~12                                             ; LCCOMB_X21_Y4_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[12][28]~11                                            ; LCCOMB_X21_Y8_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[13][17]~7                                             ; LCCOMB_X24_Y14_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[14][28]~3                                             ; LCCOMB_X25_Y19_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[15][30]~15                                            ; LCCOMB_X19_Y13_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[1][25]~6                                              ; LCCOMB_X21_Y12_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[2][9]~2                                               ; LCCOMB_X19_Y9_N20  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[3][24]~14                                             ; LCCOMB_X19_Y11_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[4][24]~9                                              ; LCCOMB_X22_Y12_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[5][20]~4                                              ; LCCOMB_X23_Y17_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[6][18]~1                                              ; LCCOMB_X14_Y7_N2   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[7][16]~13                                             ; LCCOMB_X14_Y10_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[8][7]~8                                               ; LCCOMB_X24_Y17_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|counts[9][5]~5                                               ; LCCOMB_X24_Y4_N30  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~0                                                     ; LCCOMB_X24_Y8_N30  ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~1                                                     ; LCCOMB_X14_Y7_N30  ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~10                                                    ; LCCOMB_X23_Y11_N10 ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~11                                                    ; LCCOMB_X21_Y8_N22  ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~12                                                    ; LCCOMB_X21_Y4_N2   ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~13                                                    ; LCCOMB_X14_Y10_N14 ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~14                                                    ; LCCOMB_X19_Y11_N10 ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~15                                                    ; LCCOMB_X19_Y12_N10 ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~2                                                     ; LCCOMB_X19_Y9_N0   ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~3                                                     ; LCCOMB_X25_Y18_N18 ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~4                                                     ; LCCOMB_X23_Y17_N14 ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~5                                                     ; LCCOMB_X24_Y6_N6   ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~6                                                     ; LCCOMB_X21_Y12_N28 ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~7                                                     ; LCCOMB_X24_Y14_N2  ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~8                                                     ; LCCOMB_X24_Y17_N18 ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|decode~9                                                     ; LCCOMB_X22_Y12_N2  ; 2       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; decoder_dig:inst|nn[0]~1                                                      ; LCCOMB_X21_Y10_N2  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 544     ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[1] ; PLL_2              ; 15      ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2] ; PLL_2              ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                          ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[0] ; PLL_2    ; 544     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[1] ; PLL_2    ; 15      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2] ; PLL_2    ; 16      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------+
; Non-Global High Fan-Out Signals              ;
+------------------------------------+---------+
; Name                               ; Fan-Out ;
+------------------------------------+---------+
; decoder_dig:inst|inputs[15]        ; 36      ;
; decoder_dig:inst|inputs[3]         ; 35      ;
; decoder_dig:inst|inputs[7]         ; 35      ;
; decoder_dig:inst|inputs[11]        ; 35      ;
; decoder_dig:inst|inputs[12]        ; 35      ;
; decoder_dig:inst|inputs[0]         ; 35      ;
; decoder_dig:inst|inputs[4]         ; 35      ;
; decoder_dig:inst|inputs[8]         ; 35      ;
; decoder_dig:inst|inputs[13]        ; 35      ;
; decoder_dig:inst|inputs[1]         ; 35      ;
; decoder_dig:inst|inputs[9]         ; 35      ;
; decoder_dig:inst|inputs[5]         ; 35      ;
; decoder_dig:inst|inputs[14]        ; 35      ;
; decoder_dig:inst|inputs[2]         ; 35      ;
; decoder_dig:inst|inputs[6]         ; 35      ;
; decoder_dig:inst|inputs[10]        ; 35      ;
; decoder_dig:inst|last_input[15]    ; 33      ;
; decoder_dig:inst|last_input[3]     ; 33      ;
; decoder_dig:inst|last_input[7]     ; 33      ;
; decoder_dig:inst|last_input[11]    ; 33      ;
; decoder_dig:inst|last_input[12]    ; 33      ;
; decoder_dig:inst|last_input[0]     ; 33      ;
; decoder_dig:inst|last_input[4]     ; 33      ;
; decoder_dig:inst|last_input[8]     ; 33      ;
; decoder_dig:inst|last_input[13]    ; 33      ;
; decoder_dig:inst|last_input[1]     ; 33      ;
; decoder_dig:inst|last_input[9]     ; 33      ;
; decoder_dig:inst|last_input[5]     ; 33      ;
; decoder_dig:inst|last_input[14]    ; 33      ;
; decoder_dig:inst|last_input[2]     ; 33      ;
; decoder_dig:inst|last_input[6]     ; 33      ;
; decoder_dig:inst|last_input[10]    ; 33      ;
; decoder_dig:inst|counts[15][30]~15 ; 32      ;
; decoder_dig:inst|counts[3][24]~14  ; 32      ;
; decoder_dig:inst|counts[7][16]~13  ; 32      ;
; decoder_dig:inst|counts[11][9]~12  ; 32      ;
; decoder_dig:inst|counts[12][28]~11 ; 32      ;
; decoder_dig:inst|counts[0][27]~10  ; 32      ;
; decoder_dig:inst|counts[4][24]~9   ; 32      ;
; decoder_dig:inst|counts[8][7]~8    ; 32      ;
; decoder_dig:inst|counts[13][17]~7  ; 32      ;
; decoder_dig:inst|counts[1][25]~6   ; 32      ;
; decoder_dig:inst|counts[9][5]~5    ; 32      ;
; decoder_dig:inst|counts[5][20]~4   ; 32      ;
; decoder_dig:inst|counts[14][28]~3  ; 32      ;
; decoder_dig:inst|counts[2][9]~2    ; 32      ;
; decoder_dig:inst|counts[6][18]~1   ; 32      ;
; decoder_dig:inst|counts[10][26]~0  ; 32      ;
; decoder_dig:inst|bitn[7]           ; 10      ;
; decoder_dig:inst|bitn~24           ; 8       ;
; decoder_dig:inst|nn[3]             ; 8       ;
; decoder_dig:inst|nn[2]             ; 7       ;
; decoder_dig:inst|send_sm~0         ; 6       ;
; decoder_dig:inst|nn[0]             ; 5       ;
; decoder_dig:inst|nn[1]             ; 5       ;
; decoder_dig:inst|bitn[1]           ; 5       ;
; decoder_dig:inst|bitn[0]           ; 5       ;
; decoder_dig:inst|bitn[4]           ; 5       ;
; decoder_dig:inst|bitn[5]           ; 5       ;
; decoder_dig:inst|nn[0]~1           ; 4       ;
; decoder_dig:inst|reg[15]           ; 4       ;
; decoder_dig:inst|bitn[6]           ; 4       ;
; decoder_dig:inst|counts[15][31]    ; 3       ;
; decoder_dig:inst|Equal15~4         ; 3       ;
; decoder_dig:inst|counts[15][14]    ; 3       ;
; decoder_dig:inst|counts[15][8]     ; 3       ;
; decoder_dig:inst|counts[15][4]     ; 3       ;
; decoder_dig:inst|counts[15][3]     ; 3       ;
; decoder_dig:inst|counts[15][1]     ; 3       ;
; decoder_dig:inst|counts[15][2]     ; 3       ;
; decoder_dig:inst|counts[3][31]     ; 3       ;
; decoder_dig:inst|Equal3~4          ; 3       ;
; decoder_dig:inst|counts[3][14]     ; 3       ;
; decoder_dig:inst|counts[3][8]      ; 3       ;
; decoder_dig:inst|counts[3][4]      ; 3       ;
; decoder_dig:inst|counts[3][3]      ; 3       ;
; decoder_dig:inst|counts[3][1]      ; 3       ;
; decoder_dig:inst|counts[3][2]      ; 3       ;
; decoder_dig:inst|Equal7~7          ; 3       ;
; decoder_dig:inst|Equal7~4          ; 3       ;
; decoder_dig:inst|counts[7][14]     ; 3       ;
; decoder_dig:inst|counts[7][8]      ; 3       ;
; decoder_dig:inst|counts[7][31]     ; 3       ;
; decoder_dig:inst|counts[7][4]      ; 3       ;
; decoder_dig:inst|counts[7][3]      ; 3       ;
; decoder_dig:inst|counts[7][1]      ; 3       ;
; decoder_dig:inst|counts[7][2]      ; 3       ;
; decoder_dig:inst|counts[11][31]    ; 3       ;
; decoder_dig:inst|Equal11~4         ; 3       ;
; decoder_dig:inst|counts[11][14]    ; 3       ;
; decoder_dig:inst|counts[11][8]     ; 3       ;
; decoder_dig:inst|counts[11][4]     ; 3       ;
; decoder_dig:inst|counts[11][3]     ; 3       ;
; decoder_dig:inst|counts[11][1]     ; 3       ;
; decoder_dig:inst|counts[11][2]     ; 3       ;
; decoder_dig:inst|counts[12][31]    ; 3       ;
; decoder_dig:inst|Equal12~4         ; 3       ;
; decoder_dig:inst|counts[12][14]    ; 3       ;
; decoder_dig:inst|counts[12][8]     ; 3       ;
; decoder_dig:inst|counts[12][4]     ; 3       ;
; decoder_dig:inst|counts[12][3]     ; 3       ;
; decoder_dig:inst|counts[12][1]     ; 3       ;
; decoder_dig:inst|counts[12][2]     ; 3       ;
; decoder_dig:inst|counts[0][31]     ; 3       ;
; decoder_dig:inst|Equal0~4          ; 3       ;
; decoder_dig:inst|counts[0][14]     ; 3       ;
; decoder_dig:inst|counts[0][8]      ; 3       ;
; decoder_dig:inst|counts[0][4]      ; 3       ;
; decoder_dig:inst|counts[0][3]      ; 3       ;
; decoder_dig:inst|counts[0][1]      ; 3       ;
; decoder_dig:inst|counts[0][2]      ; 3       ;
; decoder_dig:inst|counts[4][31]     ; 3       ;
; decoder_dig:inst|Equal4~4          ; 3       ;
; decoder_dig:inst|counts[4][14]     ; 3       ;
; decoder_dig:inst|counts[4][8]      ; 3       ;
; decoder_dig:inst|counts[4][4]      ; 3       ;
; decoder_dig:inst|counts[4][3]      ; 3       ;
; decoder_dig:inst|counts[4][1]      ; 3       ;
; decoder_dig:inst|counts[4][2]      ; 3       ;
; decoder_dig:inst|counts[8][31]     ; 3       ;
; decoder_dig:inst|Equal8~4          ; 3       ;
; decoder_dig:inst|counts[8][14]     ; 3       ;
; decoder_dig:inst|counts[8][8]      ; 3       ;
; decoder_dig:inst|counts[8][4]      ; 3       ;
; decoder_dig:inst|counts[8][3]      ; 3       ;
; decoder_dig:inst|counts[8][1]      ; 3       ;
; decoder_dig:inst|counts[8][2]      ; 3       ;
; decoder_dig:inst|Equal13~7         ; 3       ;
; decoder_dig:inst|Equal13~4         ; 3       ;
; decoder_dig:inst|counts[13][14]    ; 3       ;
; decoder_dig:inst|counts[13][8]     ; 3       ;
; decoder_dig:inst|counts[13][31]    ; 3       ;
; decoder_dig:inst|counts[13][4]     ; 3       ;
; decoder_dig:inst|counts[13][3]     ; 3       ;
; decoder_dig:inst|counts[13][1]     ; 3       ;
; decoder_dig:inst|counts[13][2]     ; 3       ;
; decoder_dig:inst|counts[1][31]     ; 3       ;
; decoder_dig:inst|Equal1~4          ; 3       ;
; decoder_dig:inst|counts[1][14]     ; 3       ;
; decoder_dig:inst|counts[1][8]      ; 3       ;
; decoder_dig:inst|counts[1][4]      ; 3       ;
; decoder_dig:inst|counts[1][3]      ; 3       ;
; decoder_dig:inst|counts[1][1]      ; 3       ;
; decoder_dig:inst|counts[1][2]      ; 3       ;
; decoder_dig:inst|counts[9][31]     ; 3       ;
; decoder_dig:inst|Equal9~4          ; 3       ;
; decoder_dig:inst|counts[9][14]     ; 3       ;
; decoder_dig:inst|counts[9][8]      ; 3       ;
; decoder_dig:inst|counts[9][4]      ; 3       ;
; decoder_dig:inst|counts[9][3]      ; 3       ;
; decoder_dig:inst|counts[9][1]      ; 3       ;
; decoder_dig:inst|counts[9][2]      ; 3       ;
; decoder_dig:inst|counts[5][31]     ; 3       ;
; decoder_dig:inst|Equal5~4          ; 3       ;
; decoder_dig:inst|counts[5][14]     ; 3       ;
; decoder_dig:inst|counts[5][8]      ; 3       ;
; decoder_dig:inst|counts[5][4]      ; 3       ;
; decoder_dig:inst|counts[5][3]      ; 3       ;
; decoder_dig:inst|counts[5][1]      ; 3       ;
; decoder_dig:inst|counts[5][2]      ; 3       ;
; decoder_dig:inst|Equal14~7         ; 3       ;
; decoder_dig:inst|Equal14~4         ; 3       ;
; decoder_dig:inst|counts[14][14]    ; 3       ;
; decoder_dig:inst|counts[14][8]     ; 3       ;
; decoder_dig:inst|counts[14][31]    ; 3       ;
; decoder_dig:inst|counts[14][4]     ; 3       ;
; decoder_dig:inst|counts[14][3]     ; 3       ;
; decoder_dig:inst|counts[14][1]     ; 3       ;
; decoder_dig:inst|counts[14][2]     ; 3       ;
; decoder_dig:inst|counts[2][31]     ; 3       ;
; decoder_dig:inst|Equal2~4          ; 3       ;
; decoder_dig:inst|counts[2][14]     ; 3       ;
; decoder_dig:inst|counts[2][8]      ; 3       ;
; decoder_dig:inst|counts[2][4]      ; 3       ;
; decoder_dig:inst|counts[2][3]      ; 3       ;
; decoder_dig:inst|counts[2][1]      ; 3       ;
; decoder_dig:inst|counts[2][2]      ; 3       ;
; decoder_dig:inst|counts[6][31]     ; 3       ;
; decoder_dig:inst|Equal6~4          ; 3       ;
; decoder_dig:inst|counts[6][14]     ; 3       ;
; decoder_dig:inst|counts[6][8]      ; 3       ;
; decoder_dig:inst|counts[6][4]      ; 3       ;
; decoder_dig:inst|counts[6][3]      ; 3       ;
; decoder_dig:inst|counts[6][1]      ; 3       ;
; decoder_dig:inst|counts[6][2]      ; 3       ;
; decoder_dig:inst|counts[10][31]    ; 3       ;
; decoder_dig:inst|Equal10~4         ; 3       ;
; decoder_dig:inst|counts[10][14]    ; 3       ;
; decoder_dig:inst|counts[10][8]     ; 3       ;
; decoder_dig:inst|counts[10][4]     ; 3       ;
; decoder_dig:inst|counts[10][3]     ; 3       ;
; decoder_dig:inst|counts[10][1]     ; 3       ;
; decoder_dig:inst|counts[10][2]     ; 3       ;
; decoder_dig:inst|send_sm~4         ; 3       ;
; decoder_dig:inst|LessThan20~0      ; 3       ;
; decoder_dig:inst|reg[3]            ; 3       ;
; decoder_dig:inst|reg[7]            ; 3       ;
; decoder_dig:inst|reg[11]           ; 3       ;
; decoder_dig:inst|reg[12]           ; 3       ;
; decoder_dig:inst|reg[0]            ; 3       ;
; decoder_dig:inst|reg[4]            ; 3       ;
; decoder_dig:inst|reg[8]            ; 3       ;
; decoder_dig:inst|reg[13]           ; 3       ;
; decoder_dig:inst|reg[1]            ; 3       ;
; decoder_dig:inst|reg[9]            ; 3       ;
; decoder_dig:inst|reg[5]            ; 3       ;
; decoder_dig:inst|reg[14]           ; 3       ;
; decoder_dig:inst|reg[2]            ; 3       ;
; decoder_dig:inst|reg[6]            ; 3       ;
; decoder_dig:inst|reg[10]           ; 3       ;
; decoder_dig:inst|bitn[3]           ; 3       ;
; decoder_dig:inst|bitn[2]           ; 3       ;
; decoder_dig:inst|decode~15         ; 2       ;
; decoder_dig:inst|Equal15~9         ; 2       ;
; decoder_dig:inst|Equal15~8         ; 2       ;
; decoder_dig:inst|counts[15][0]     ; 2       ;
; decoder_dig:inst|Equal15~7         ; 2       ;
; decoder_dig:inst|Equal15~6         ; 2       ;
; decoder_dig:inst|counts[15][30]    ; 2       ;
; decoder_dig:inst|counts[15][29]    ; 2       ;
; decoder_dig:inst|counts[15][28]    ; 2       ;
; decoder_dig:inst|counts[15][27]    ; 2       ;
; decoder_dig:inst|Equal15~5         ; 2       ;
; decoder_dig:inst|counts[15][26]    ; 2       ;
; decoder_dig:inst|counts[15][25]    ; 2       ;
; decoder_dig:inst|counts[15][24]    ; 2       ;
; decoder_dig:inst|counts[15][23]    ; 2       ;
; decoder_dig:inst|counts[15][22]    ; 2       ;
; decoder_dig:inst|counts[15][21]    ; 2       ;
; decoder_dig:inst|counts[15][20]    ; 2       ;
; decoder_dig:inst|counts[15][19]    ; 2       ;
; decoder_dig:inst|counts[15][18]    ; 2       ;
; decoder_dig:inst|counts[15][17]    ; 2       ;
; decoder_dig:inst|counts[15][16]    ; 2       ;
; decoder_dig:inst|counts[15][15]    ; 2       ;
; decoder_dig:inst|counts[15][13]    ; 2       ;
; decoder_dig:inst|counts[15][12]    ; 2       ;
; decoder_dig:inst|counts[15][11]    ; 2       ;
; decoder_dig:inst|counts[15][10]    ; 2       ;
; decoder_dig:inst|counts[15][9]     ; 2       ;
; decoder_dig:inst|counts[15][7]     ; 2       ;
; decoder_dig:inst|counts[15][6]     ; 2       ;
; decoder_dig:inst|counts[15][5]     ; 2       ;
; decoder_dig:inst|decode~14         ; 2       ;
; decoder_dig:inst|Equal3~9          ; 2       ;
; decoder_dig:inst|Equal3~8          ; 2       ;
; decoder_dig:inst|counts[3][0]      ; 2       ;
; decoder_dig:inst|Equal3~7          ; 2       ;
; decoder_dig:inst|Equal3~6          ; 2       ;
; decoder_dig:inst|counts[3][30]     ; 2       ;
; decoder_dig:inst|counts[3][29]     ; 2       ;
; decoder_dig:inst|counts[3][28]     ; 2       ;
; decoder_dig:inst|counts[3][27]     ; 2       ;
; decoder_dig:inst|Equal3~5          ; 2       ;
; decoder_dig:inst|counts[3][26]     ; 2       ;
; decoder_dig:inst|counts[3][25]     ; 2       ;
; decoder_dig:inst|counts[3][24]     ; 2       ;
; decoder_dig:inst|counts[3][23]     ; 2       ;
; decoder_dig:inst|counts[3][22]     ; 2       ;
; decoder_dig:inst|counts[3][21]     ; 2       ;
; decoder_dig:inst|counts[3][20]     ; 2       ;
; decoder_dig:inst|counts[3][19]     ; 2       ;
; decoder_dig:inst|counts[3][18]     ; 2       ;
; decoder_dig:inst|counts[3][17]     ; 2       ;
; decoder_dig:inst|counts[3][16]     ; 2       ;
; decoder_dig:inst|counts[3][15]     ; 2       ;
; decoder_dig:inst|counts[3][13]     ; 2       ;
; decoder_dig:inst|counts[3][12]     ; 2       ;
; decoder_dig:inst|counts[3][11]     ; 2       ;
; decoder_dig:inst|counts[3][10]     ; 2       ;
; decoder_dig:inst|counts[3][9]      ; 2       ;
; decoder_dig:inst|counts[3][7]      ; 2       ;
; decoder_dig:inst|counts[3][6]      ; 2       ;
; decoder_dig:inst|counts[3][5]      ; 2       ;
; decoder_dig:inst|decode~13         ; 2       ;
; decoder_dig:inst|Equal7~9          ; 2       ;
; decoder_dig:inst|Equal7~8          ; 2       ;
; decoder_dig:inst|counts[7][0]      ; 2       ;
; decoder_dig:inst|counts[7][30]     ; 2       ;
; decoder_dig:inst|counts[7][29]     ; 2       ;
; decoder_dig:inst|counts[7][28]     ; 2       ;
; decoder_dig:inst|counts[7][27]     ; 2       ;
; decoder_dig:inst|counts[7][26]     ; 2       ;
; decoder_dig:inst|counts[7][25]     ; 2       ;
; decoder_dig:inst|counts[7][24]     ; 2       ;
; decoder_dig:inst|counts[7][23]     ; 2       ;
; decoder_dig:inst|counts[7][22]     ; 2       ;
; decoder_dig:inst|counts[7][21]     ; 2       ;
; decoder_dig:inst|counts[7][20]     ; 2       ;
; decoder_dig:inst|counts[7][19]     ; 2       ;
; decoder_dig:inst|counts[7][18]     ; 2       ;
; decoder_dig:inst|counts[7][17]     ; 2       ;
; decoder_dig:inst|counts[7][16]     ; 2       ;
; decoder_dig:inst|counts[7][15]     ; 2       ;
; decoder_dig:inst|counts[7][13]     ; 2       ;
; decoder_dig:inst|counts[7][12]     ; 2       ;
; decoder_dig:inst|counts[7][11]     ; 2       ;
; decoder_dig:inst|counts[7][10]     ; 2       ;
; decoder_dig:inst|counts[7][9]      ; 2       ;
; decoder_dig:inst|counts[7][7]      ; 2       ;
; decoder_dig:inst|counts[7][6]      ; 2       ;
; decoder_dig:inst|counts[7][5]      ; 2       ;
; decoder_dig:inst|decode~12         ; 2       ;
; decoder_dig:inst|Equal11~9         ; 2       ;
; decoder_dig:inst|Equal11~8         ; 2       ;
; decoder_dig:inst|counts[11][0]     ; 2       ;
; decoder_dig:inst|Equal11~7         ; 2       ;
; decoder_dig:inst|Equal11~6         ; 2       ;
; decoder_dig:inst|counts[11][30]    ; 2       ;
; decoder_dig:inst|counts[11][29]    ; 2       ;
; decoder_dig:inst|counts[11][28]    ; 2       ;
; decoder_dig:inst|counts[11][27]    ; 2       ;
; decoder_dig:inst|Equal11~5         ; 2       ;
; decoder_dig:inst|counts[11][26]    ; 2       ;
; decoder_dig:inst|counts[11][25]    ; 2       ;
; decoder_dig:inst|counts[11][24]    ; 2       ;
; decoder_dig:inst|counts[11][23]    ; 2       ;
; decoder_dig:inst|counts[11][22]    ; 2       ;
; decoder_dig:inst|counts[11][21]    ; 2       ;
; decoder_dig:inst|counts[11][20]    ; 2       ;
; decoder_dig:inst|counts[11][19]    ; 2       ;
; decoder_dig:inst|counts[11][18]    ; 2       ;
; decoder_dig:inst|counts[11][17]    ; 2       ;
; decoder_dig:inst|counts[11][16]    ; 2       ;
; decoder_dig:inst|counts[11][15]    ; 2       ;
; decoder_dig:inst|counts[11][13]    ; 2       ;
; decoder_dig:inst|counts[11][12]    ; 2       ;
; decoder_dig:inst|counts[11][11]    ; 2       ;
; decoder_dig:inst|counts[11][10]    ; 2       ;
; decoder_dig:inst|counts[11][9]     ; 2       ;
; decoder_dig:inst|counts[11][7]     ; 2       ;
; decoder_dig:inst|counts[11][6]     ; 2       ;
; decoder_dig:inst|counts[11][5]     ; 2       ;
; decoder_dig:inst|decode~11         ; 2       ;
; decoder_dig:inst|Equal12~10        ; 2       ;
; decoder_dig:inst|Equal12~9         ; 2       ;
; decoder_dig:inst|counts[12][0]     ; 2       ;
; decoder_dig:inst|Equal12~8         ; 2       ;
; decoder_dig:inst|Equal12~6         ; 2       ;
; decoder_dig:inst|counts[12][30]    ; 2       ;
; decoder_dig:inst|counts[12][29]    ; 2       ;
; decoder_dig:inst|counts[12][28]    ; 2       ;
; decoder_dig:inst|counts[12][27]    ; 2       ;
; decoder_dig:inst|Equal12~5         ; 2       ;
; decoder_dig:inst|counts[12][26]    ; 2       ;
; decoder_dig:inst|counts[12][25]    ; 2       ;
; decoder_dig:inst|counts[12][24]    ; 2       ;
; decoder_dig:inst|counts[12][23]    ; 2       ;
; decoder_dig:inst|counts[12][22]    ; 2       ;
; decoder_dig:inst|counts[12][21]    ; 2       ;
; decoder_dig:inst|counts[12][20]    ; 2       ;
; decoder_dig:inst|counts[12][19]    ; 2       ;
; decoder_dig:inst|counts[12][18]    ; 2       ;
; decoder_dig:inst|counts[12][17]    ; 2       ;
; decoder_dig:inst|counts[12][16]    ; 2       ;
; decoder_dig:inst|counts[12][15]    ; 2       ;
; decoder_dig:inst|counts[12][13]    ; 2       ;
; decoder_dig:inst|counts[12][12]    ; 2       ;
; decoder_dig:inst|counts[12][11]    ; 2       ;
; decoder_dig:inst|counts[12][10]    ; 2       ;
; decoder_dig:inst|counts[12][9]     ; 2       ;
; decoder_dig:inst|counts[12][7]     ; 2       ;
; decoder_dig:inst|counts[12][6]     ; 2       ;
; decoder_dig:inst|counts[12][5]     ; 2       ;
; decoder_dig:inst|decode~10         ; 2       ;
; decoder_dig:inst|Equal0~10         ; 2       ;
; decoder_dig:inst|Equal0~9          ; 2       ;
; decoder_dig:inst|counts[0][0]      ; 2       ;
; decoder_dig:inst|Equal0~8          ; 2       ;
; decoder_dig:inst|Equal0~6          ; 2       ;
; decoder_dig:inst|counts[0][30]     ; 2       ;
; decoder_dig:inst|counts[0][29]     ; 2       ;
; decoder_dig:inst|counts[0][28]     ; 2       ;
; decoder_dig:inst|counts[0][27]     ; 2       ;
; decoder_dig:inst|Equal0~5          ; 2       ;
; decoder_dig:inst|counts[0][26]     ; 2       ;
; decoder_dig:inst|counts[0][25]     ; 2       ;
; decoder_dig:inst|counts[0][24]     ; 2       ;
; decoder_dig:inst|counts[0][23]     ; 2       ;
; decoder_dig:inst|counts[0][22]     ; 2       ;
; decoder_dig:inst|counts[0][21]     ; 2       ;
; decoder_dig:inst|counts[0][20]     ; 2       ;
; decoder_dig:inst|counts[0][19]     ; 2       ;
; decoder_dig:inst|counts[0][18]     ; 2       ;
; decoder_dig:inst|counts[0][17]     ; 2       ;
; decoder_dig:inst|counts[0][16]     ; 2       ;
; decoder_dig:inst|counts[0][15]     ; 2       ;
; decoder_dig:inst|counts[0][13]     ; 2       ;
; decoder_dig:inst|counts[0][12]     ; 2       ;
; decoder_dig:inst|counts[0][11]     ; 2       ;
; decoder_dig:inst|counts[0][10]     ; 2       ;
; decoder_dig:inst|counts[0][9]      ; 2       ;
; decoder_dig:inst|counts[0][7]      ; 2       ;
; decoder_dig:inst|counts[0][6]      ; 2       ;
; decoder_dig:inst|counts[0][5]      ; 2       ;
; decoder_dig:inst|decode~9          ; 2       ;
; decoder_dig:inst|Equal4~9          ; 2       ;
; decoder_dig:inst|Equal4~8          ; 2       ;
; decoder_dig:inst|counts[4][0]      ; 2       ;
; decoder_dig:inst|Equal4~7          ; 2       ;
; decoder_dig:inst|Equal4~6          ; 2       ;
; decoder_dig:inst|counts[4][30]     ; 2       ;
; decoder_dig:inst|counts[4][29]     ; 2       ;
; decoder_dig:inst|counts[4][28]     ; 2       ;
; decoder_dig:inst|counts[4][27]     ; 2       ;
; decoder_dig:inst|Equal4~5          ; 2       ;
; decoder_dig:inst|counts[4][26]     ; 2       ;
; decoder_dig:inst|counts[4][25]     ; 2       ;
; decoder_dig:inst|counts[4][24]     ; 2       ;
; decoder_dig:inst|counts[4][23]     ; 2       ;
; decoder_dig:inst|counts[4][22]     ; 2       ;
; decoder_dig:inst|counts[4][21]     ; 2       ;
; decoder_dig:inst|counts[4][20]     ; 2       ;
; decoder_dig:inst|counts[4][19]     ; 2       ;
; decoder_dig:inst|counts[4][18]     ; 2       ;
; decoder_dig:inst|counts[4][17]     ; 2       ;
; decoder_dig:inst|counts[4][16]     ; 2       ;
; decoder_dig:inst|counts[4][15]     ; 2       ;
; decoder_dig:inst|counts[4][13]     ; 2       ;
; decoder_dig:inst|counts[4][12]     ; 2       ;
; decoder_dig:inst|counts[4][11]     ; 2       ;
; decoder_dig:inst|counts[4][10]     ; 2       ;
; decoder_dig:inst|counts[4][9]      ; 2       ;
; decoder_dig:inst|counts[4][7]      ; 2       ;
; decoder_dig:inst|counts[4][6]      ; 2       ;
; decoder_dig:inst|counts[4][5]      ; 2       ;
; decoder_dig:inst|decode~8          ; 2       ;
; decoder_dig:inst|Equal8~9          ; 2       ;
; decoder_dig:inst|Equal8~8          ; 2       ;
; decoder_dig:inst|counts[8][0]      ; 2       ;
; decoder_dig:inst|Equal8~7          ; 2       ;
; decoder_dig:inst|Equal8~6          ; 2       ;
; decoder_dig:inst|counts[8][30]     ; 2       ;
; decoder_dig:inst|counts[8][29]     ; 2       ;
; decoder_dig:inst|counts[8][28]     ; 2       ;
; decoder_dig:inst|counts[8][27]     ; 2       ;
; decoder_dig:inst|Equal8~5          ; 2       ;
; decoder_dig:inst|counts[8][26]     ; 2       ;
; decoder_dig:inst|counts[8][25]     ; 2       ;
; decoder_dig:inst|counts[8][24]     ; 2       ;
; decoder_dig:inst|counts[8][23]     ; 2       ;
; decoder_dig:inst|counts[8][22]     ; 2       ;
; decoder_dig:inst|counts[8][21]     ; 2       ;
; decoder_dig:inst|counts[8][20]     ; 2       ;
; decoder_dig:inst|counts[8][19]     ; 2       ;
; decoder_dig:inst|counts[8][18]     ; 2       ;
; decoder_dig:inst|counts[8][17]     ; 2       ;
; decoder_dig:inst|counts[8][16]     ; 2       ;
; decoder_dig:inst|counts[8][15]     ; 2       ;
; decoder_dig:inst|counts[8][13]     ; 2       ;
; decoder_dig:inst|counts[8][12]     ; 2       ;
; decoder_dig:inst|counts[8][11]     ; 2       ;
; decoder_dig:inst|counts[8][10]     ; 2       ;
; decoder_dig:inst|counts[8][9]      ; 2       ;
; decoder_dig:inst|counts[8][7]      ; 2       ;
; decoder_dig:inst|counts[8][6]      ; 2       ;
; decoder_dig:inst|counts[8][5]      ; 2       ;
; decoder_dig:inst|decode~7          ; 2       ;
; decoder_dig:inst|Equal13~9         ; 2       ;
; decoder_dig:inst|Equal13~8         ; 2       ;
; decoder_dig:inst|counts[13][0]     ; 2       ;
; decoder_dig:inst|counts[13][30]    ; 2       ;
; decoder_dig:inst|counts[13][29]    ; 2       ;
; decoder_dig:inst|counts[13][28]    ; 2       ;
; decoder_dig:inst|counts[13][27]    ; 2       ;
; decoder_dig:inst|counts[13][26]    ; 2       ;
; decoder_dig:inst|counts[13][25]    ; 2       ;
; decoder_dig:inst|counts[13][24]    ; 2       ;
; decoder_dig:inst|counts[13][23]    ; 2       ;
; decoder_dig:inst|counts[13][22]    ; 2       ;
; decoder_dig:inst|counts[13][21]    ; 2       ;
; decoder_dig:inst|counts[13][20]    ; 2       ;
; decoder_dig:inst|counts[13][19]    ; 2       ;
; decoder_dig:inst|counts[13][18]    ; 2       ;
; decoder_dig:inst|counts[13][17]    ; 2       ;
; decoder_dig:inst|counts[13][16]    ; 2       ;
; decoder_dig:inst|counts[13][15]    ; 2       ;
; decoder_dig:inst|counts[13][13]    ; 2       ;
; decoder_dig:inst|counts[13][12]    ; 2       ;
; decoder_dig:inst|counts[13][11]    ; 2       ;
; decoder_dig:inst|counts[13][10]    ; 2       ;
; decoder_dig:inst|counts[13][9]     ; 2       ;
; decoder_dig:inst|counts[13][7]     ; 2       ;
; decoder_dig:inst|counts[13][6]     ; 2       ;
; decoder_dig:inst|counts[13][5]     ; 2       ;
; decoder_dig:inst|decode~6          ; 2       ;
; decoder_dig:inst|Equal1~9          ; 2       ;
; decoder_dig:inst|Equal1~8          ; 2       ;
; decoder_dig:inst|counts[1][0]      ; 2       ;
; decoder_dig:inst|Equal1~7          ; 2       ;
; decoder_dig:inst|Equal1~6          ; 2       ;
; decoder_dig:inst|counts[1][30]     ; 2       ;
; decoder_dig:inst|counts[1][29]     ; 2       ;
; decoder_dig:inst|counts[1][28]     ; 2       ;
; decoder_dig:inst|counts[1][27]     ; 2       ;
; decoder_dig:inst|Equal1~5          ; 2       ;
; decoder_dig:inst|counts[1][26]     ; 2       ;
; decoder_dig:inst|counts[1][25]     ; 2       ;
; decoder_dig:inst|counts[1][24]     ; 2       ;
; decoder_dig:inst|counts[1][23]     ; 2       ;
; decoder_dig:inst|counts[1][22]     ; 2       ;
; decoder_dig:inst|counts[1][21]     ; 2       ;
; decoder_dig:inst|counts[1][20]     ; 2       ;
; decoder_dig:inst|counts[1][19]     ; 2       ;
; decoder_dig:inst|counts[1][18]     ; 2       ;
; decoder_dig:inst|counts[1][17]     ; 2       ;
; decoder_dig:inst|counts[1][16]     ; 2       ;
; decoder_dig:inst|counts[1][15]     ; 2       ;
; decoder_dig:inst|counts[1][13]     ; 2       ;
; decoder_dig:inst|counts[1][12]     ; 2       ;
; decoder_dig:inst|counts[1][11]     ; 2       ;
; decoder_dig:inst|counts[1][10]     ; 2       ;
; decoder_dig:inst|counts[1][9]      ; 2       ;
; decoder_dig:inst|counts[1][7]      ; 2       ;
; decoder_dig:inst|counts[1][6]      ; 2       ;
; decoder_dig:inst|counts[1][5]      ; 2       ;
; decoder_dig:inst|decode~5          ; 2       ;
; decoder_dig:inst|Equal9~9          ; 2       ;
; decoder_dig:inst|Equal9~8          ; 2       ;
; decoder_dig:inst|counts[9][0]      ; 2       ;
; decoder_dig:inst|Equal9~7          ; 2       ;
; decoder_dig:inst|Equal9~6          ; 2       ;
; decoder_dig:inst|counts[9][30]     ; 2       ;
; decoder_dig:inst|counts[9][29]     ; 2       ;
; decoder_dig:inst|counts[9][28]     ; 2       ;
; decoder_dig:inst|counts[9][27]     ; 2       ;
; decoder_dig:inst|Equal9~5          ; 2       ;
; decoder_dig:inst|counts[9][26]     ; 2       ;
; decoder_dig:inst|counts[9][25]     ; 2       ;
; decoder_dig:inst|counts[9][24]     ; 2       ;
; decoder_dig:inst|counts[9][23]     ; 2       ;
; decoder_dig:inst|counts[9][22]     ; 2       ;
; decoder_dig:inst|counts[9][21]     ; 2       ;
; decoder_dig:inst|counts[9][20]     ; 2       ;
; decoder_dig:inst|counts[9][19]     ; 2       ;
; decoder_dig:inst|counts[9][18]     ; 2       ;
; decoder_dig:inst|counts[9][17]     ; 2       ;
; decoder_dig:inst|counts[9][16]     ; 2       ;
; decoder_dig:inst|counts[9][15]     ; 2       ;
; decoder_dig:inst|counts[9][13]     ; 2       ;
; decoder_dig:inst|counts[9][12]     ; 2       ;
; decoder_dig:inst|counts[9][11]     ; 2       ;
; decoder_dig:inst|counts[9][10]     ; 2       ;
; decoder_dig:inst|counts[9][9]      ; 2       ;
; decoder_dig:inst|counts[9][7]      ; 2       ;
; decoder_dig:inst|counts[9][6]      ; 2       ;
; decoder_dig:inst|counts[9][5]      ; 2       ;
; decoder_dig:inst|decode~4          ; 2       ;
; decoder_dig:inst|Equal5~9          ; 2       ;
; decoder_dig:inst|Equal5~8          ; 2       ;
; decoder_dig:inst|counts[5][0]      ; 2       ;
; decoder_dig:inst|Equal5~7          ; 2       ;
; decoder_dig:inst|Equal5~6          ; 2       ;
; decoder_dig:inst|counts[5][30]     ; 2       ;
; decoder_dig:inst|counts[5][29]     ; 2       ;
; decoder_dig:inst|counts[5][28]     ; 2       ;
; decoder_dig:inst|counts[5][27]     ; 2       ;
; decoder_dig:inst|Equal5~5          ; 2       ;
; decoder_dig:inst|counts[5][26]     ; 2       ;
; decoder_dig:inst|counts[5][25]     ; 2       ;
; decoder_dig:inst|counts[5][24]     ; 2       ;
; decoder_dig:inst|counts[5][23]     ; 2       ;
; decoder_dig:inst|counts[5][22]     ; 2       ;
; decoder_dig:inst|counts[5][21]     ; 2       ;
; decoder_dig:inst|counts[5][20]     ; 2       ;
; decoder_dig:inst|counts[5][19]     ; 2       ;
; decoder_dig:inst|counts[5][18]     ; 2       ;
; decoder_dig:inst|counts[5][17]     ; 2       ;
; decoder_dig:inst|counts[5][16]     ; 2       ;
; decoder_dig:inst|counts[5][15]     ; 2       ;
; decoder_dig:inst|counts[5][13]     ; 2       ;
; decoder_dig:inst|counts[5][12]     ; 2       ;
; decoder_dig:inst|counts[5][11]     ; 2       ;
; decoder_dig:inst|counts[5][10]     ; 2       ;
; decoder_dig:inst|counts[5][9]      ; 2       ;
; decoder_dig:inst|counts[5][7]      ; 2       ;
; decoder_dig:inst|counts[5][6]      ; 2       ;
; decoder_dig:inst|counts[5][5]      ; 2       ;
; decoder_dig:inst|decode~3          ; 2       ;
; decoder_dig:inst|Equal14~9         ; 2       ;
; decoder_dig:inst|Equal14~8         ; 2       ;
; decoder_dig:inst|counts[14][0]     ; 2       ;
; decoder_dig:inst|counts[14][30]    ; 2       ;
; decoder_dig:inst|counts[14][29]    ; 2       ;
; decoder_dig:inst|counts[14][28]    ; 2       ;
; decoder_dig:inst|counts[14][27]    ; 2       ;
; decoder_dig:inst|counts[14][26]    ; 2       ;
; decoder_dig:inst|counts[14][25]    ; 2       ;
; decoder_dig:inst|counts[14][24]    ; 2       ;
; decoder_dig:inst|counts[14][23]    ; 2       ;
; decoder_dig:inst|counts[14][22]    ; 2       ;
; decoder_dig:inst|counts[14][21]    ; 2       ;
; decoder_dig:inst|counts[14][20]    ; 2       ;
; decoder_dig:inst|counts[14][19]    ; 2       ;
; decoder_dig:inst|counts[14][18]    ; 2       ;
; decoder_dig:inst|counts[14][17]    ; 2       ;
; decoder_dig:inst|counts[14][16]    ; 2       ;
; decoder_dig:inst|counts[14][15]    ; 2       ;
; decoder_dig:inst|counts[14][13]    ; 2       ;
; decoder_dig:inst|counts[14][12]    ; 2       ;
; decoder_dig:inst|counts[14][11]    ; 2       ;
; decoder_dig:inst|counts[14][10]    ; 2       ;
; decoder_dig:inst|counts[14][9]     ; 2       ;
; decoder_dig:inst|counts[14][7]     ; 2       ;
; decoder_dig:inst|counts[14][6]     ; 2       ;
; decoder_dig:inst|counts[14][5]     ; 2       ;
; decoder_dig:inst|decode~2          ; 2       ;
; decoder_dig:inst|Equal2~9          ; 2       ;
; decoder_dig:inst|Equal2~8          ; 2       ;
; decoder_dig:inst|counts[2][0]      ; 2       ;
; decoder_dig:inst|Equal2~7          ; 2       ;
; decoder_dig:inst|Equal2~6          ; 2       ;
; decoder_dig:inst|counts[2][30]     ; 2       ;
; decoder_dig:inst|counts[2][29]     ; 2       ;
; decoder_dig:inst|counts[2][28]     ; 2       ;
; decoder_dig:inst|counts[2][27]     ; 2       ;
; decoder_dig:inst|Equal2~5          ; 2       ;
; decoder_dig:inst|counts[2][26]     ; 2       ;
; decoder_dig:inst|counts[2][25]     ; 2       ;
; decoder_dig:inst|counts[2][24]     ; 2       ;
; decoder_dig:inst|counts[2][23]     ; 2       ;
; decoder_dig:inst|counts[2][22]     ; 2       ;
; decoder_dig:inst|counts[2][21]     ; 2       ;
; decoder_dig:inst|counts[2][20]     ; 2       ;
; decoder_dig:inst|counts[2][19]     ; 2       ;
; decoder_dig:inst|counts[2][18]     ; 2       ;
; decoder_dig:inst|counts[2][17]     ; 2       ;
; decoder_dig:inst|counts[2][16]     ; 2       ;
; decoder_dig:inst|counts[2][15]     ; 2       ;
; decoder_dig:inst|counts[2][13]     ; 2       ;
; decoder_dig:inst|counts[2][12]     ; 2       ;
; decoder_dig:inst|counts[2][11]     ; 2       ;
; decoder_dig:inst|counts[2][10]     ; 2       ;
; decoder_dig:inst|counts[2][9]      ; 2       ;
; decoder_dig:inst|counts[2][7]      ; 2       ;
; decoder_dig:inst|counts[2][6]      ; 2       ;
; decoder_dig:inst|counts[2][5]      ; 2       ;
; decoder_dig:inst|decode~1          ; 2       ;
; decoder_dig:inst|Equal6~10         ; 2       ;
; decoder_dig:inst|Equal6~9          ; 2       ;
; decoder_dig:inst|counts[6][0]      ; 2       ;
; decoder_dig:inst|Equal6~8          ; 2       ;
; decoder_dig:inst|Equal6~6          ; 2       ;
; decoder_dig:inst|counts[6][30]     ; 2       ;
; decoder_dig:inst|counts[6][29]     ; 2       ;
; decoder_dig:inst|counts[6][28]     ; 2       ;
; decoder_dig:inst|counts[6][27]     ; 2       ;
; decoder_dig:inst|Equal6~5          ; 2       ;
; decoder_dig:inst|counts[6][26]     ; 2       ;
; decoder_dig:inst|counts[6][25]     ; 2       ;
; decoder_dig:inst|counts[6][24]     ; 2       ;
; decoder_dig:inst|counts[6][23]     ; 2       ;
; decoder_dig:inst|counts[6][22]     ; 2       ;
; decoder_dig:inst|counts[6][21]     ; 2       ;
; decoder_dig:inst|counts[6][20]     ; 2       ;
; decoder_dig:inst|counts[6][19]     ; 2       ;
; decoder_dig:inst|counts[6][18]     ; 2       ;
; decoder_dig:inst|counts[6][17]     ; 2       ;
; decoder_dig:inst|counts[6][16]     ; 2       ;
; decoder_dig:inst|counts[6][15]     ; 2       ;
; decoder_dig:inst|counts[6][13]     ; 2       ;
; decoder_dig:inst|counts[6][12]     ; 2       ;
; decoder_dig:inst|counts[6][11]     ; 2       ;
; decoder_dig:inst|counts[6][10]     ; 2       ;
; decoder_dig:inst|counts[6][9]      ; 2       ;
; decoder_dig:inst|counts[6][7]      ; 2       ;
; decoder_dig:inst|counts[6][6]      ; 2       ;
; decoder_dig:inst|counts[6][5]      ; 2       ;
; decoder_dig:inst|decode~0          ; 2       ;
; decoder_dig:inst|Equal10~10        ; 2       ;
; decoder_dig:inst|Equal10~9         ; 2       ;
; decoder_dig:inst|counts[10][0]     ; 2       ;
; decoder_dig:inst|Equal10~8         ; 2       ;
; decoder_dig:inst|Equal10~6         ; 2       ;
; decoder_dig:inst|counts[10][30]    ; 2       ;
; decoder_dig:inst|counts[10][29]    ; 2       ;
; decoder_dig:inst|counts[10][28]    ; 2       ;
; decoder_dig:inst|counts[10][27]    ; 2       ;
; decoder_dig:inst|Equal10~5         ; 2       ;
; decoder_dig:inst|counts[10][26]    ; 2       ;
; decoder_dig:inst|counts[10][25]    ; 2       ;
; decoder_dig:inst|counts[10][24]    ; 2       ;
; decoder_dig:inst|counts[10][23]    ; 2       ;
; decoder_dig:inst|counts[10][22]    ; 2       ;
; decoder_dig:inst|counts[10][21]    ; 2       ;
; decoder_dig:inst|counts[10][20]    ; 2       ;
; decoder_dig:inst|counts[10][19]    ; 2       ;
; decoder_dig:inst|counts[10][18]    ; 2       ;
; decoder_dig:inst|counts[10][17]    ; 2       ;
; decoder_dig:inst|counts[10][16]    ; 2       ;
; decoder_dig:inst|counts[10][15]    ; 2       ;
; decoder_dig:inst|counts[10][13]    ; 2       ;
; decoder_dig:inst|counts[10][12]    ; 2       ;
; decoder_dig:inst|counts[10][11]    ; 2       ;
; decoder_dig:inst|counts[10][10]    ; 2       ;
; decoder_dig:inst|counts[10][9]     ; 2       ;
; decoder_dig:inst|counts[10][7]     ; 2       ;
; decoder_dig:inst|counts[10][6]     ; 2       ;
; decoder_dig:inst|counts[10][5]     ; 2       ;
; decoder_dig:inst|send_sm~5         ; 2       ;
; decoder_dig:inst|send_sm~3         ; 2       ;
; decoder_dig:inst|send_sm~2         ; 2       ;
; decoder_dig:inst|send_sm~1         ; 2       ;
; signalel[3]~input                  ; 1       ;
; signal[3]~input                    ; 1       ;
; signalel[7]~input                  ; 1       ;
; signal[7]~input                    ; 1       ;
; signalel[11]~input                 ; 1       ;
; signal[11]~input                   ; 1       ;
; signalel[12]~input                 ; 1       ;
; signal[12]~input                   ; 1       ;
; signalel[0]~input                  ; 1       ;
; signal[0]~input                    ; 1       ;
; signalel[4]~input                  ; 1       ;
; signal[4]~input                    ; 1       ;
; signalel[8]~input                  ; 1       ;
; signal[8]~input                    ; 1       ;
; signalel[13]~input                 ; 1       ;
; signal[13]~input                   ; 1       ;
; signalel[1]~input                  ; 1       ;
; signal[1]~input                    ; 1       ;
; signalel[9]~input                  ; 1       ;
; signal[9]~input                    ; 1       ;
; signalel[5]~input                  ; 1       ;
; signal[5]~input                    ; 1       ;
; signalel[14]~input                 ; 1       ;
; signal[14]~input                   ; 1       ;
; signalel[2]~input                  ; 1       ;
; signal[2]~input                    ; 1       ;
; signalel[6]~input                  ; 1       ;
; signal[6]~input                    ; 1       ;
; signalel[10]~input                 ; 1       ;
; signal[10]~input                   ; 1       ;
; signalel[15]~input                 ; 1       ;
; signal[15]~input                   ; 1       ;
; clk100~input                       ; 1       ;
; decoder_dig:inst|Add15~159         ; 1       ;
; decoder_dig:inst|Add15~158         ; 1       ;
; decoder_dig:inst|Add15~157         ; 1       ;
; decoder_dig:inst|Add15~156         ; 1       ;
; decoder_dig:inst|Add15~155         ; 1       ;
; decoder_dig:inst|Add15~154         ; 1       ;
; decoder_dig:inst|Add15~153         ; 1       ;
; decoder_dig:inst|Add15~152         ; 1       ;
; decoder_dig:inst|Add15~151         ; 1       ;
; decoder_dig:inst|Add15~150         ; 1       ;
; decoder_dig:inst|Add15~149         ; 1       ;
; decoder_dig:inst|Add15~148         ; 1       ;
; decoder_dig:inst|Add15~147         ; 1       ;
; decoder_dig:inst|Add15~146         ; 1       ;
; decoder_dig:inst|Add15~145         ; 1       ;
; decoder_dig:inst|Add15~144         ; 1       ;
; decoder_dig:inst|Add15~143         ; 1       ;
; decoder_dig:inst|Add15~142         ; 1       ;
; decoder_dig:inst|Add15~141         ; 1       ;
; decoder_dig:inst|Add15~140         ; 1       ;
; decoder_dig:inst|Add15~139         ; 1       ;
; decoder_dig:inst|Add15~138         ; 1       ;
; decoder_dig:inst|Add15~137         ; 1       ;
; decoder_dig:inst|Add15~136         ; 1       ;
; decoder_dig:inst|Add15~135         ; 1       ;
; decoder_dig:inst|Add15~134         ; 1       ;
; decoder_dig:inst|Add15~133         ; 1       ;
; decoder_dig:inst|Add15~132         ; 1       ;
; decoder_dig:inst|Add15~131         ; 1       ;
; decoder_dig:inst|Add15~130         ; 1       ;
; decoder_dig:inst|Add15~129         ; 1       ;
; decoder_dig:inst|Add15~128         ; 1       ;
; decoder_dig:inst|Add3~159          ; 1       ;
; decoder_dig:inst|Add3~158          ; 1       ;
; decoder_dig:inst|Add3~157          ; 1       ;
; decoder_dig:inst|Add3~156          ; 1       ;
; decoder_dig:inst|Add3~155          ; 1       ;
; decoder_dig:inst|Add3~154          ; 1       ;
; decoder_dig:inst|Add3~153          ; 1       ;
; decoder_dig:inst|Add3~152          ; 1       ;
; decoder_dig:inst|Add3~151          ; 1       ;
; decoder_dig:inst|Add3~150          ; 1       ;
; decoder_dig:inst|Add3~149          ; 1       ;
; decoder_dig:inst|Add3~148          ; 1       ;
; decoder_dig:inst|Add3~147          ; 1       ;
; decoder_dig:inst|Add3~146          ; 1       ;
; decoder_dig:inst|Add3~145          ; 1       ;
; decoder_dig:inst|Add3~144          ; 1       ;
; decoder_dig:inst|Add3~143          ; 1       ;
; decoder_dig:inst|Add3~142          ; 1       ;
; decoder_dig:inst|Add3~141          ; 1       ;
; decoder_dig:inst|Add3~140          ; 1       ;
; decoder_dig:inst|Add3~139          ; 1       ;
; decoder_dig:inst|Add3~138          ; 1       ;
; decoder_dig:inst|Add3~137          ; 1       ;
; decoder_dig:inst|Add3~136          ; 1       ;
; decoder_dig:inst|Add3~135          ; 1       ;
; decoder_dig:inst|Add3~134          ; 1       ;
; decoder_dig:inst|Add3~133          ; 1       ;
; decoder_dig:inst|Add3~132          ; 1       ;
; decoder_dig:inst|Add3~131          ; 1       ;
; decoder_dig:inst|Add3~130          ; 1       ;
; decoder_dig:inst|Add3~129          ; 1       ;
; decoder_dig:inst|Add3~128          ; 1       ;
; decoder_dig:inst|Add7~159          ; 1       ;
; decoder_dig:inst|Add7~158          ; 1       ;
; decoder_dig:inst|Add7~157          ; 1       ;
; decoder_dig:inst|Add7~156          ; 1       ;
; decoder_dig:inst|Add7~155          ; 1       ;
; decoder_dig:inst|Add7~154          ; 1       ;
; decoder_dig:inst|Add7~153          ; 1       ;
; decoder_dig:inst|Add7~152          ; 1       ;
; decoder_dig:inst|Add7~151          ; 1       ;
; decoder_dig:inst|Add7~150          ; 1       ;
; decoder_dig:inst|Add7~149          ; 1       ;
; decoder_dig:inst|Add7~148          ; 1       ;
; decoder_dig:inst|Add7~147          ; 1       ;
; decoder_dig:inst|Add7~146          ; 1       ;
; decoder_dig:inst|Add7~145          ; 1       ;
; decoder_dig:inst|Add7~144          ; 1       ;
; decoder_dig:inst|Add7~143          ; 1       ;
; decoder_dig:inst|Add7~142          ; 1       ;
; decoder_dig:inst|Add7~141          ; 1       ;
; decoder_dig:inst|Add7~140          ; 1       ;
; decoder_dig:inst|Add7~139          ; 1       ;
; decoder_dig:inst|Add7~138          ; 1       ;
; decoder_dig:inst|Add7~137          ; 1       ;
; decoder_dig:inst|Add7~136          ; 1       ;
; decoder_dig:inst|Add7~135          ; 1       ;
; decoder_dig:inst|Add7~134          ; 1       ;
; decoder_dig:inst|Add7~133          ; 1       ;
; decoder_dig:inst|Add7~132          ; 1       ;
; decoder_dig:inst|Add7~131          ; 1       ;
; decoder_dig:inst|Add7~130          ; 1       ;
; decoder_dig:inst|Add7~129          ; 1       ;
; decoder_dig:inst|Add7~128          ; 1       ;
; decoder_dig:inst|Add11~159         ; 1       ;
; decoder_dig:inst|Add11~158         ; 1       ;
; decoder_dig:inst|Add11~157         ; 1       ;
; decoder_dig:inst|Add11~156         ; 1       ;
; decoder_dig:inst|Add11~155         ; 1       ;
; decoder_dig:inst|Add11~154         ; 1       ;
; decoder_dig:inst|Add11~153         ; 1       ;
; decoder_dig:inst|Add11~152         ; 1       ;
; decoder_dig:inst|Add11~151         ; 1       ;
; decoder_dig:inst|Add11~150         ; 1       ;
; decoder_dig:inst|Add11~149         ; 1       ;
; decoder_dig:inst|Add11~148         ; 1       ;
; decoder_dig:inst|Add11~147         ; 1       ;
; decoder_dig:inst|Add11~146         ; 1       ;
; decoder_dig:inst|Add11~145         ; 1       ;
; decoder_dig:inst|Add11~144         ; 1       ;
; decoder_dig:inst|Add11~143         ; 1       ;
; decoder_dig:inst|Add11~142         ; 1       ;
; decoder_dig:inst|Add11~141         ; 1       ;
; decoder_dig:inst|Add11~140         ; 1       ;
; decoder_dig:inst|Add11~139         ; 1       ;
; decoder_dig:inst|Add11~138         ; 1       ;
; decoder_dig:inst|Add11~137         ; 1       ;
; decoder_dig:inst|Add11~136         ; 1       ;
; decoder_dig:inst|Add11~135         ; 1       ;
; decoder_dig:inst|Add11~134         ; 1       ;
; decoder_dig:inst|Add11~133         ; 1       ;
; decoder_dig:inst|Add11~132         ; 1       ;
; decoder_dig:inst|Add11~131         ; 1       ;
; decoder_dig:inst|Add11~130         ; 1       ;
; decoder_dig:inst|Add11~129         ; 1       ;
; decoder_dig:inst|Add11~128         ; 1       ;
; decoder_dig:inst|Add12~159         ; 1       ;
; decoder_dig:inst|Add12~158         ; 1       ;
; decoder_dig:inst|Add12~157         ; 1       ;
; decoder_dig:inst|Add12~156         ; 1       ;
; decoder_dig:inst|Add12~155         ; 1       ;
; decoder_dig:inst|Add12~154         ; 1       ;
; decoder_dig:inst|Add12~153         ; 1       ;
; decoder_dig:inst|Add12~152         ; 1       ;
; decoder_dig:inst|Add12~151         ; 1       ;
; decoder_dig:inst|Add12~150         ; 1       ;
; decoder_dig:inst|Add12~149         ; 1       ;
; decoder_dig:inst|Add12~148         ; 1       ;
; decoder_dig:inst|Add12~147         ; 1       ;
; decoder_dig:inst|Add12~146         ; 1       ;
; decoder_dig:inst|Add12~145         ; 1       ;
; decoder_dig:inst|Add12~144         ; 1       ;
; decoder_dig:inst|Add12~143         ; 1       ;
; decoder_dig:inst|Add12~142         ; 1       ;
; decoder_dig:inst|Add12~141         ; 1       ;
; decoder_dig:inst|Add12~140         ; 1       ;
; decoder_dig:inst|Add12~139         ; 1       ;
; decoder_dig:inst|Add12~138         ; 1       ;
; decoder_dig:inst|Add12~137         ; 1       ;
; decoder_dig:inst|Add12~136         ; 1       ;
; decoder_dig:inst|Add12~135         ; 1       ;
; decoder_dig:inst|Add12~134         ; 1       ;
; decoder_dig:inst|Add12~133         ; 1       ;
; decoder_dig:inst|Add12~132         ; 1       ;
; decoder_dig:inst|Add12~131         ; 1       ;
; decoder_dig:inst|Add12~130         ; 1       ;
; decoder_dig:inst|Add12~129         ; 1       ;
; decoder_dig:inst|Add12~128         ; 1       ;
; decoder_dig:inst|Add0~159          ; 1       ;
; decoder_dig:inst|Add0~158          ; 1       ;
; decoder_dig:inst|Add0~157          ; 1       ;
; decoder_dig:inst|Add0~156          ; 1       ;
; decoder_dig:inst|Add0~155          ; 1       ;
; decoder_dig:inst|Add0~154          ; 1       ;
; decoder_dig:inst|Add0~153          ; 1       ;
; decoder_dig:inst|Add0~152          ; 1       ;
; decoder_dig:inst|Add0~151          ; 1       ;
; decoder_dig:inst|Add0~150          ; 1       ;
; decoder_dig:inst|Add0~149          ; 1       ;
; decoder_dig:inst|Add0~148          ; 1       ;
; decoder_dig:inst|Add0~147          ; 1       ;
; decoder_dig:inst|Add0~146          ; 1       ;
; decoder_dig:inst|Add0~145          ; 1       ;
; decoder_dig:inst|Add0~144          ; 1       ;
; decoder_dig:inst|Add0~143          ; 1       ;
; decoder_dig:inst|Add0~142          ; 1       ;
; decoder_dig:inst|Add0~141          ; 1       ;
; decoder_dig:inst|Add0~140          ; 1       ;
; decoder_dig:inst|Add0~139          ; 1       ;
; decoder_dig:inst|Add0~138          ; 1       ;
; decoder_dig:inst|Add0~137          ; 1       ;
; decoder_dig:inst|Add0~136          ; 1       ;
; decoder_dig:inst|Add0~135          ; 1       ;
; decoder_dig:inst|Add0~134          ; 1       ;
; decoder_dig:inst|Add0~133          ; 1       ;
; decoder_dig:inst|Add0~132          ; 1       ;
; decoder_dig:inst|Add0~131          ; 1       ;
; decoder_dig:inst|Add0~130          ; 1       ;
; decoder_dig:inst|Add0~129          ; 1       ;
; decoder_dig:inst|Add0~128          ; 1       ;
; decoder_dig:inst|Add4~159          ; 1       ;
; decoder_dig:inst|Add4~158          ; 1       ;
; decoder_dig:inst|Add4~157          ; 1       ;
; decoder_dig:inst|Add4~156          ; 1       ;
; decoder_dig:inst|Add4~155          ; 1       ;
; decoder_dig:inst|Add4~154          ; 1       ;
; decoder_dig:inst|Add4~153          ; 1       ;
; decoder_dig:inst|Add4~152          ; 1       ;
; decoder_dig:inst|Add4~151          ; 1       ;
; decoder_dig:inst|Add4~150          ; 1       ;
; decoder_dig:inst|Add4~149          ; 1       ;
; decoder_dig:inst|Add4~148          ; 1       ;
; decoder_dig:inst|Add4~147          ; 1       ;
; decoder_dig:inst|Add4~146          ; 1       ;
; decoder_dig:inst|Add4~145          ; 1       ;
; decoder_dig:inst|Add4~144          ; 1       ;
; decoder_dig:inst|Add4~143          ; 1       ;
; decoder_dig:inst|Add4~142          ; 1       ;
; decoder_dig:inst|Add4~141          ; 1       ;
; decoder_dig:inst|Add4~140          ; 1       ;
; decoder_dig:inst|Add4~139          ; 1       ;
; decoder_dig:inst|Add4~138          ; 1       ;
; decoder_dig:inst|Add4~137          ; 1       ;
; decoder_dig:inst|Add4~136          ; 1       ;
; decoder_dig:inst|Add4~135          ; 1       ;
; decoder_dig:inst|Add4~134          ; 1       ;
; decoder_dig:inst|Add4~133          ; 1       ;
; decoder_dig:inst|Add4~132          ; 1       ;
; decoder_dig:inst|Add4~131          ; 1       ;
; decoder_dig:inst|Add4~130          ; 1       ;
; decoder_dig:inst|Add4~129          ; 1       ;
; decoder_dig:inst|Add4~128          ; 1       ;
; decoder_dig:inst|Add8~159          ; 1       ;
; decoder_dig:inst|Add8~158          ; 1       ;
; decoder_dig:inst|Add8~157          ; 1       ;
; decoder_dig:inst|Add8~156          ; 1       ;
; decoder_dig:inst|Add8~155          ; 1       ;
; decoder_dig:inst|Add8~154          ; 1       ;
; decoder_dig:inst|Add8~153          ; 1       ;
; decoder_dig:inst|Add8~152          ; 1       ;
; decoder_dig:inst|Add8~151          ; 1       ;
; decoder_dig:inst|Add8~150          ; 1       ;
; decoder_dig:inst|Add8~149          ; 1       ;
; decoder_dig:inst|Add8~148          ; 1       ;
; decoder_dig:inst|Add8~147          ; 1       ;
; decoder_dig:inst|Add8~146          ; 1       ;
; decoder_dig:inst|Add8~145          ; 1       ;
; decoder_dig:inst|Add8~144          ; 1       ;
; decoder_dig:inst|Add8~143          ; 1       ;
; decoder_dig:inst|Add8~142          ; 1       ;
; decoder_dig:inst|Add8~141          ; 1       ;
; decoder_dig:inst|Add8~140          ; 1       ;
; decoder_dig:inst|Add8~139          ; 1       ;
; decoder_dig:inst|Add8~138          ; 1       ;
; decoder_dig:inst|Add8~137          ; 1       ;
; decoder_dig:inst|Add8~136          ; 1       ;
; decoder_dig:inst|Add8~135          ; 1       ;
; decoder_dig:inst|Add8~134          ; 1       ;
; decoder_dig:inst|Add8~133          ; 1       ;
; decoder_dig:inst|Add8~132          ; 1       ;
; decoder_dig:inst|Add8~131          ; 1       ;
; decoder_dig:inst|Add8~130          ; 1       ;
; decoder_dig:inst|Add8~129          ; 1       ;
; decoder_dig:inst|Add8~128          ; 1       ;
; decoder_dig:inst|Add13~159         ; 1       ;
; decoder_dig:inst|Add13~158         ; 1       ;
; decoder_dig:inst|Add13~157         ; 1       ;
; decoder_dig:inst|Add13~156         ; 1       ;
; decoder_dig:inst|Add13~155         ; 1       ;
; decoder_dig:inst|Add13~154         ; 1       ;
; decoder_dig:inst|Add13~153         ; 1       ;
; decoder_dig:inst|Add13~152         ; 1       ;
+------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,545 / 32,401 ( 5 % ) ;
; C16 interconnects     ; 38 / 1,326 ( 3 % )     ;
; C4 interconnects      ; 273 / 21,816 ( 1 % )   ;
; Direct links          ; 1,046 / 32,401 ( 3 % ) ;
; Global clocks         ; 3 / 10 ( 30 % )        ;
; Local interconnects   ; 646 / 10,320 ( 6 % )   ;
; R24 interconnects     ; 12 / 1,289 ( < 1 % )   ;
; R4 interconnects      ; 281 / 28,186 ( < 1 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.71) ; Number of LABs  (Total = 109) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 4                             ;
; 3                                           ; 3                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 4                             ;
; 8                                           ; 1                             ;
; 9                                           ; 3                             ;
; 10                                          ; 1                             ;
; 11                                          ; 1                             ;
; 12                                          ; 5                             ;
; 13                                          ; 4                             ;
; 14                                          ; 8                             ;
; 15                                          ; 2                             ;
; 16                                          ; 62                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.40) ; Number of LABs  (Total = 109) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 73                            ;
; 1 Clock enable                     ; 53                            ;
; 1 Sync. load                       ; 11                            ;
; 2 Clocks                           ; 16                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.96) ; Number of LABs  (Total = 109) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 2                             ;
; 12                                           ; 0                             ;
; 13                                           ; 5                             ;
; 14                                           ; 1                             ;
; 15                                           ; 2                             ;
; 16                                           ; 22                            ;
; 17                                           ; 12                            ;
; 18                                           ; 1                             ;
; 19                                           ; 2                             ;
; 20                                           ; 1                             ;
; 21                                           ; 7                             ;
; 22                                           ; 2                             ;
; 23                                           ; 10                            ;
; 24                                           ; 3                             ;
; 25                                           ; 7                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 6                             ;
; 29                                           ; 6                             ;
; 30                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.23) ; Number of LABs  (Total = 109) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 6                             ;
; 2                                                ; 4                             ;
; 3                                                ; 3                             ;
; 4                                                ; 4                             ;
; 5                                                ; 2                             ;
; 6                                                ; 3                             ;
; 7                                                ; 7                             ;
; 8                                                ; 1                             ;
; 9                                                ; 9                             ;
; 10                                               ; 6                             ;
; 11                                               ; 5                             ;
; 12                                               ; 8                             ;
; 13                                               ; 2                             ;
; 14                                               ; 8                             ;
; 15                                               ; 0                             ;
; 16                                               ; 28                            ;
; 17                                               ; 12                            ;
; 18                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.72) ; Number of LABs  (Total = 109) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 4                             ;
; 4                                            ; 1                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 0                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 7                             ;
; 14                                           ; 5                             ;
; 15                                           ; 8                             ;
; 16                                           ; 14                            ;
; 17                                           ; 21                            ;
; 18                                           ; 11                            ;
; 19                                           ; 11                            ;
; 20                                           ; 4                             ;
; 21                                           ; 0                             ;
; 22                                           ; 2                             ;
; 23                                           ; 0                             ;
; 24                                           ; 0                             ;
; 25                                           ; 0                             ;
; 26                                           ; 0                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 36        ; 0            ; 36        ; 0            ; 0            ; 36        ; 36        ; 0            ; 36        ; 36        ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 36        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 36           ; 0         ; 36           ; 36           ; 0         ; 0         ; 36           ; 0         ; 0         ; 36           ; 36           ; 36           ; 36           ; 3            ; 36           ; 36           ; 3            ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 36           ; 0         ; 36           ; 36           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; out                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk100             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[15]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[14]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[13]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[12]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signal[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; signalel[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; On                       ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C5E144C7 for design "sbor"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 100, and phase shift of 0 degrees (0 ps) for pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 0 degrees (0 ps) for pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 5000, and phase shift of 0 degrees (0 ps) for pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (171002): Current optimization assignments may cause the Fitter to introduce hold timing violations on connections clocked by global signals
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5E144I7 is compatible
    Info (176445): Device EP3C10E144C7 is compatible
    Info (176445): Device EP3C10E144I7 is compatible
    Info (176445): Device EP3C16E144C7 is compatible
    Info (176445): Device EP3C16E144I7 is compatible
    Info (176445): Device EP3C25E144C7 is compatible
    Info (176445): Device EP3C25E144I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176353): Automatically promoted node pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node pll:inst1|altpll:altpll_component|pll_altpll2:auto_generated|wire_pll1_clk[2] (placed in counter C3 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sbor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (336004): TimeQuest will use the Classic Timing Analyzer's FMAX_REQUIREMENT assignment (or --fmax command-line argument) as default timing requirement. Any other Classic Timing Analyzer assignment will be ignored.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000       clk100
    Info (332111): 1000.000 inst1|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):  250.000 inst1|altpll_component|auto_generated|pll1|clk[1]
    Info (332111): 50000.000 inst1|altpll_component|auto_generated|pll1|clk[2]
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 1.98 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 33 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk100 uses I/O standard 3.3-V LVCMOS at 89
    Info (169178): Pin signal[15] uses I/O standard 3.3-V LVCMOS at 132
    Info (169178): Pin signalel[15] uses I/O standard 3.3-V LVCMOS at 69
    Info (169178): Pin signal[10] uses I/O standard 3.3-V LVCMOS at 125
    Info (169178): Pin signalel[10] uses I/O standard 3.3-V LVCMOS at 65
    Info (169178): Pin signal[6] uses I/O standard 3.3-V LVCMOS at 119
    Info (169178): Pin signalel[6] uses I/O standard 3.3-V LVCMOS at 71
    Info (169178): Pin signal[2] uses I/O standard 3.3-V LVCMOS at 112
    Info (169178): Pin signalel[2] uses I/O standard 3.3-V LVCMOS at 52
    Info (169178): Pin signal[14] uses I/O standard 3.3-V LVCMOS at 129
    Info (169178): Pin signalel[14] uses I/O standard 3.3-V LVCMOS at 70
    Info (169178): Pin signal[5] uses I/O standard 3.3-V LVCMOS at 115
    Info (169178): Pin signalel[5] uses I/O standard 3.3-V LVCMOS at 60
    Info (169178): Pin signal[9] uses I/O standard 3.3-V LVCMOS at 124
    Info (169178): Pin signalel[9] uses I/O standard 3.3-V LVCMOS at 66
    Info (169178): Pin signal[1] uses I/O standard 3.3-V LVCMOS at 111
    Info (169178): Pin signalel[1] uses I/O standard 3.3-V LVCMOS at 51
    Info (169178): Pin signal[13] uses I/O standard 3.3-V LVCMOS at 128
    Info (169178): Pin signalel[13] uses I/O standard 3.3-V LVCMOS at 68
    Info (169178): Pin signal[8] uses I/O standard 3.3-V LVCMOS at 121
    Info (169178): Pin signalel[8] uses I/O standard 3.3-V LVCMOS at 67
    Info (169178): Pin signal[4] uses I/O standard 3.3-V LVCMOS at 114
    Info (169178): Pin signalel[4] uses I/O standard 3.3-V LVCMOS at 59
    Info (169178): Pin signal[0] uses I/O standard 3.3-V LVCMOS at 110
    Info (169178): Pin signalel[0] uses I/O standard 3.3-V LVCMOS at 50
    Info (169178): Pin signal[12] uses I/O standard 3.3-V LVCMOS at 127
    Info (169178): Pin signalel[12] uses I/O standard 3.3-V LVCMOS at 73
    Info (169178): Pin signal[11] uses I/O standard 3.3-V LVCMOS at 126
    Info (169178): Pin signalel[11] uses I/O standard 3.3-V LVCMOS at 64
    Info (169178): Pin signal[7] uses I/O standard 3.3-V LVCMOS at 120
    Info (169178): Pin signalel[7] uses I/O standard 3.3-V LVCMOS at 72
    Info (169178): Pin signal[3] uses I/O standard 3.3-V LVCMOS at 113
    Info (169178): Pin signalel[3] uses I/O standard 3.3-V LVCMOS at 53
Info (144001): Generated suppressed messages file C:/SBOR5/SBOR5_FPGA_DI_OO/sbor.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 741 megabytes
    Info: Processing ended: Mon Dec 26 13:22:59 2016
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/SBOR5/SBOR5_FPGA_DI_OO/sbor.fit.smsg.


