`timescale 1ns / 1ns

module shifter
          ( input   logic [3:0] in,   // input
            input   logic [1:0] s,    // shift
            output  logic [7:0] out); // set to input <<< shift

/* ====================================== INSERT CODE HERE ====================================== */



/* ============================================================================================== */

endmodule
