Analysis & Synthesis report for multiplier
Tue Dec 05 23:49:03 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. User-Specified and Inferred Latches
  9. General Register Statistics
 10. Multiplexer Restructuring Statistics (Restructuring Performed)
 11. Parameter Settings for User Entity Instance: Top-level Entity: |multiplier
 12. Port Connectivity Checks: "cla32_ov:count_add"
 13. Port Connectivity Checks: "cla64_ov:double_sub_shift"
 14. Port Connectivity Checks: "cla64_ov:double_add_shift"
 15. Port Connectivity Checks: "cla64_ov:double_mtp"
 16. Port Connectivity Checks: "cla64_ov:sub_shift"
 17. Port Connectivity Checks: "cla64_ov:add_shift|cla4_ov:U15_cla4"
 18. Port Connectivity Checks: "cla64_ov:add_shift"
 19. Elapsed Time Per Partition
 20. Analysis & Synthesis Messages
 21. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Tue Dec 05 23:49:03 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; multiplier                                      ;
; Top-level Entity Name              ; multiplier                                      ;
; Family                             ; Cyclone IV GX                                   ;
; Total logic elements               ; 1,285                                           ;
;     Total combinational functions  ; 1,283                                           ;
;     Dedicated logic registers      ; 176                                             ;
; Total registers                    ; 176                                             ;
; Total pins                         ; 250                                             ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total GXB Receiver Channel PCS     ; 0                                               ;
; Total GXB Receiver Channel PMA     ; 0                                               ;
; Total GXB Transmitter Channel PCS  ; 0                                               ;
; Total GXB Transmitter Channel PMA  ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Top-level entity name                                                      ; multiplier         ; multiplier         ;
; Family name                                                                ; Cyclone IV GX      ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; On                 ; On                 ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                    ;
+----------------------------------+-----------------+------------------------+-----------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type              ; File Name with Absolute Path      ; Library ;
+----------------------------------+-----------------+------------------------+-----------------------------------+---------+
; cla64_ov.v                       ; yes             ; User Verilog HDL File  ; C:/altera/multiplier/cla64_ov.v   ;         ;
; multiplier.v                     ; yes             ; User Verilog HDL File  ; C:/altera/multiplier/multiplier.v ;         ;
; gates.v                          ; yes             ; User Verilog HDL File  ; C:/altera/multiplier/gates.v      ;         ;
; fa_v2.v                          ; yes             ; User Verilog HDL File  ; C:/altera/multiplier/fa_v2.v      ;         ;
; clb4.v                           ; yes             ; User Verilog HDL File  ; C:/altera/multiplier/clb4.v       ;         ;
; cla4_ov.v                        ; yes             ; User Verilog HDL File  ; C:/altera/multiplier/cla4_ov.v    ;         ;
; cla4.v                           ; yes             ; User Verilog HDL File  ; C:/altera/multiplier/cla4.v       ;         ;
; cla32_ov.v                       ; yes             ; User Verilog HDL File  ; C:/altera/multiplier/cla32_ov.v   ;         ;
+----------------------------------+-----------------+------------------------+-----------------------------------+---------+


+---------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+--------------------------+------------------+
; Resource                 ; Usage            ;
+--------------------------+------------------+
; I/O pins                 ; 250              ;
; DSP block 9-bit elements ; 0                ;
; Maximum fan-out node     ; state[0]~reg0    ;
; Maximum fan-out          ; 178              ;
; Total fan-out            ; 5495             ;
; Average fan-out          ; 2.81             ;
+--------------------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                     ;
+--------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+-------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node     ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                             ; Library Name ;
+--------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+-------------------------------------------------------------------------------------------------+--------------+
; |multiplier                    ; 1283 (551)        ; 176 (176)    ; 0           ; 0            ; 0       ; 0         ; 0         ; 250  ; 0            ; |multiplier                                                                                     ; work         ;
;    |cla32_ov:count_add|        ; 21 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add                                                                  ; work         ;
;       |cla4:U0_cla4|           ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U0_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U0_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and2:U10_and2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U0_cla4|clb4:U0_clb4|_and2:U10_and2                         ; work         ;
;             |_and4:U19_and4|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U0_cla4|clb4:U0_clb4|_and4:U19_and4                         ; work         ;
;       |cla4:U1_cla4|           ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U1_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U1_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and2:U8_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U1_cla4|clb4:U0_clb4|_and2:U8_and2                          ; work         ;
;             |_and3:U11_and3|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U1_cla4|clb4:U0_clb4|_and3:U11_and3                         ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U1_cla4|clb4:U0_clb4|_and5:U20_and5                         ; work         ;
;       |cla4:U2_cla4|           ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U2_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U2_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and4:U15_and4|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U2_cla4|clb4:U0_clb4|_and4:U15_and4                         ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U2_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U2_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U2_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U3_cla4|           ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U3_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U3_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and3:U11_and3|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U3_cla4|clb4:U0_clb4|_and3:U11_and3                         ; work         ;
;          |fa_v2:U2_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U3_cla4|fa_v2:U2_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U3_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U3_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U4_cla4|           ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U4_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U4_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and2:U8_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U4_cla4|clb4:U0_clb4|_and2:U8_and2                          ; work         ;
;             |_and5:U20_and5|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U4_cla4|clb4:U0_clb4|_and5:U20_and5                         ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U4_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U4_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U4_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U4_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U4_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U4_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U5_cla4|           ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U5_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U5_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and4:U15_and4|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U5_cla4|clb4:U0_clb4|_and4:U15_and4                         ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U5_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U5_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U5_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U6_cla4|           ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U6_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U6_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and3:U11_and3|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U6_cla4|clb4:U0_clb4|_and3:U11_and3                         ; work         ;
;          |fa_v2:U2_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U6_cla4|fa_v2:U2_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U6_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4:U6_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4_ov:U7_cla4|        ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4_ov:U7_cla4                                                  ; work         ;
;          |clb4:U0_clb4|        ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4_ov:U7_cla4|clb4:U0_clb4                                     ; work         ;
;             |_and2:U8_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4_ov:U7_cla4|clb4:U0_clb4|_and2:U8_and2                       ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4_ov:U7_cla4|fa_v2:U1_fa_v2                                   ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4_ov:U7_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                     ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4_ov:U7_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2         ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4_ov:U7_cla4|fa_v2:U4_fa_v2                                   ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4_ov:U7_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                     ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla32_ov:count_add|cla4_ov:U7_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2         ; work         ;
;    |cla64_ov:add_shift|        ; 223 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift                                                                  ; work         ;
;       |cla4:U0_cla4|           ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U0_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and4:U19_and4|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4|_and4:U19_and4                         ; work         ;
;             |_or4:U16_or4|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U0_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U0_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U0_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U10_cla4|          ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4                                                    ; work         ;
;          |clb4:U0_clb4|        ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|clb4:U0_clb4                                       ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|clb4:U0_clb4|_and5:U20_and5                        ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|clb4:U0_clb4|_or4:U16_or4                          ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|clb4:U0_clb4|_or5:U21_or5                          ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|fa_v2:U1_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|fa_v2:U3_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|fa_v2:U4_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U10_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;       |cla4:U11_cla4|          ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4                                                    ; work         ;
;          |clb4:U0_clb4|        ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|clb4:U0_clb4                                       ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|clb4:U0_clb4|_and5:U20_and5                        ; work         ;
;             |_or2:U9_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|clb4:U0_clb4|_or2:U9_or2                           ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|clb4:U0_clb4|_or4:U16_or4                          ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|clb4:U0_clb4|_or5:U21_or5                          ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|fa_v2:U1_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U2_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|fa_v2:U2_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|fa_v2:U3_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|fa_v2:U4_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U11_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;       |cla4:U12_cla4|          ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4                                                    ; work         ;
;          |clb4:U0_clb4|        ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|clb4:U0_clb4                                       ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|clb4:U0_clb4|_and5:U20_and5                        ; work         ;
;             |_or2:U9_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|clb4:U0_clb4|_or2:U9_or2                           ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|clb4:U0_clb4|_or4:U16_or4                          ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|clb4:U0_clb4|_or5:U21_or5                          ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|fa_v2:U1_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|fa_v2:U3_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|fa_v2:U4_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U12_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;       |cla4:U13_cla4|          ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4                                                    ; work         ;
;          |clb4:U0_clb4|        ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|clb4:U0_clb4                                       ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|clb4:U0_clb4|_and5:U20_and5                        ; work         ;
;             |_or2:U9_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|clb4:U0_clb4|_or2:U9_or2                           ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|clb4:U0_clb4|_or4:U16_or4                          ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|clb4:U0_clb4|_or5:U21_or5                          ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|fa_v2:U1_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|fa_v2:U3_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|fa_v2:U4_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U13_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;       |cla4:U14_cla4|          ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4                                                    ; work         ;
;          |clb4:U0_clb4|        ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|clb4:U0_clb4                                       ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|clb4:U0_clb4|_and5:U20_and5                        ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|clb4:U0_clb4|_or4:U16_or4                          ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|clb4:U0_clb4|_or5:U21_or5                          ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|fa_v2:U1_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|fa_v2:U3_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|fa_v2:U4_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U14_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;       |cla4:U1_cla4|           ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|clb4:U0_clb4|_and5:U20_and5                         ; work         ;
;             |_or2:U9_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|clb4:U0_clb4|_or2:U9_or2                            ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U1_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U2_cla4|           ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|clb4:U0_clb4|_and5:U20_and5                         ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U2_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U3_cla4|           ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|clb4:U0_clb4|_and5:U20_and5                         ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U3_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U4_cla4|           ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|clb4:U0_clb4|_and5:U20_and5                         ; work         ;
;             |_or2:U9_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|clb4:U0_clb4|_or2:U9_or2                            ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U4_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U5_cla4|           ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|clb4:U0_clb4|_and5:U20_and5                         ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U2_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|fa_v2:U2_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U5_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U6_cla4|           ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|clb4:U0_clb4|_and5:U20_and5                         ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U6_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U7_cla4|           ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|clb4:U0_clb4|_and5:U20_and5                         ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U7_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U8_cla4|           ; 16 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|clb4:U0_clb4|_and5:U20_and5                         ; work         ;
;             |_or2:U9_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|clb4:U0_clb4|_or2:U9_or2                            ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U2_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|fa_v2:U2_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U8_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U9_cla4|           ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|clb4:U0_clb4|_and5:U20_and5                         ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U2_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|fa_v2:U2_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4:U9_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4_ov:U15_cla4|       ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4                                                 ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4|fa_v2:U1_fa_v2                                  ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                    ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2        ; work         ;
;          |fa_v2:U2_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4|fa_v2:U2_fa_v2                                  ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                    ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2        ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4|fa_v2:U3_fa_v2                                  ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                    ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2        ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4|fa_v2:U4_fa_v2                                  ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                    ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:add_shift|cla4_ov:U15_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2        ; work         ;
;    |cla64_ov:double_add_shift| ; 209 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift                                                           ; work         ;
;       |cla4:U0_cla4|           ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U0_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U0_cla4|clb4:U0_clb4                                 ; work         ;
;             |_and3:U18_and3|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U0_cla4|clb4:U0_clb4|_and3:U18_and3                  ; work         ;
;             |_or5:U21_or5|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U0_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;       |cla4:U10_cla4|          ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4                                             ; work         ;
;          |clb4:U0_clb4|        ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|clb4:U0_clb4                                ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|clb4:U0_clb4|_and5:U20_and5                 ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|clb4:U0_clb4|_or4:U16_or4                   ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|clb4:U0_clb4|_or5:U21_or5                   ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|fa_v2:U1_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|fa_v2:U3_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|fa_v2:U4_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U10_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;       |cla4:U11_cla4|          ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4                                             ; work         ;
;          |clb4:U0_clb4|        ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|clb4:U0_clb4                                ; work         ;
;             |_and5:U20_and5|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|clb4:U0_clb4|_and5:U20_and5                 ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|clb4:U0_clb4|_or3:U12_or3                   ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|clb4:U0_clb4|_or4:U16_or4                   ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|clb4:U0_clb4|_or5:U21_or5                   ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|fa_v2:U1_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|fa_v2:U3_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|fa_v2:U4_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U11_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;       |cla4:U12_cla4|          ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4                                             ; work         ;
;          |clb4:U0_clb4|        ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|clb4:U0_clb4                                ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|clb4:U0_clb4|_and5:U20_and5                 ; work         ;
;             |_or2:U9_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|clb4:U0_clb4|_or2:U9_or2                    ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|clb4:U0_clb4|_or4:U16_or4                   ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|clb4:U0_clb4|_or5:U21_or5                   ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|fa_v2:U1_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|fa_v2:U3_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|fa_v2:U4_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U12_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;       |cla4:U13_cla4|          ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4                                             ; work         ;
;          |clb4:U0_clb4|        ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|clb4:U0_clb4                                ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|clb4:U0_clb4|_and5:U20_and5                 ; work         ;
;             |_or2:U9_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|clb4:U0_clb4|_or2:U9_or2                    ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|clb4:U0_clb4|_or4:U16_or4                   ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|clb4:U0_clb4|_or5:U21_or5                   ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|fa_v2:U1_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|fa_v2:U3_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|fa_v2:U4_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U13_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;       |cla4:U14_cla4|          ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4                                             ; work         ;
;          |clb4:U0_clb4|        ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|clb4:U0_clb4                                ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|clb4:U0_clb4|_and5:U20_and5                 ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|clb4:U0_clb4|_or4:U16_or4                   ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|clb4:U0_clb4|_or5:U21_or5                   ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|fa_v2:U1_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|fa_v2:U3_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|fa_v2:U4_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U14_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;       |cla4:U1_cla4|           ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U1_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U1_cla4|clb4:U0_clb4                                 ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U1_cla4|clb4:U0_clb4|_and5:U20_and5                  ; work         ;
;             |_or2:U9_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U1_cla4|clb4:U0_clb4|_or2:U9_or2                     ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U1_cla4|clb4:U0_clb4|_or4:U16_or4                    ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U1_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U1_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U1_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U1_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U1_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U1_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U1_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U2_cla4|           ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|clb4:U0_clb4                                 ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|clb4:U0_clb4|_and5:U20_and5                  ; work         ;
;             |_or3:U12_or3|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|clb4:U0_clb4|_or4:U16_or4                    ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U2_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U3_cla4|           ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|clb4:U0_clb4                                 ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|clb4:U0_clb4|_and5:U20_and5                  ; work         ;
;             |_or3:U12_or3|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|clb4:U0_clb4|_or4:U16_or4                    ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U3_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U4_cla4|           ; 15 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|clb4:U0_clb4                                 ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|clb4:U0_clb4|_and5:U20_and5                  ; work         ;
;             |_or2:U9_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|clb4:U0_clb4|_or2:U9_or2                     ; work         ;
;             |_or3:U12_or3|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|clb4:U0_clb4|_or4:U16_or4                    ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U4_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U5_cla4|           ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|clb4:U0_clb4                                 ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|clb4:U0_clb4|_and5:U20_and5                  ; work         ;
;             |_or3:U12_or3|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|clb4:U0_clb4|_or4:U16_or4                    ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U5_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U6_cla4|           ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|clb4:U0_clb4                                 ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|clb4:U0_clb4|_and5:U20_and5                  ; work         ;
;             |_or3:U12_or3|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|clb4:U0_clb4|_or4:U16_or4                    ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U6_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U7_cla4|           ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|clb4:U0_clb4                                 ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|clb4:U0_clb4|_and5:U20_and5                  ; work         ;
;             |_or3:U12_or3|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|clb4:U0_clb4|_or4:U16_or4                    ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U7_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U8_cla4|           ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|clb4:U0_clb4                                 ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|clb4:U0_clb4|_and5:U20_and5                  ; work         ;
;             |_or3:U12_or3|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|clb4:U0_clb4|_or4:U16_or4                    ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U8_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U9_cla4|           ; 14 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|clb4:U0_clb4                                 ; work         ;
;             |_and5:U20_and5|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|clb4:U0_clb4|_and5:U20_and5                  ; work         ;
;             |_or4:U16_or4|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|clb4:U0_clb4|_or4:U16_or4                    ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4:U9_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4_ov:U15_cla4|       ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4                                          ; work         ;
;          |clb4:U0_clb4|        ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4|clb4:U0_clb4                             ; work         ;
;             |_or2:U9_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4|clb4:U0_clb4|_or2:U9_or2                 ; work         ;
;             |_or3:U12_or3|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4|clb4:U0_clb4|_or3:U12_or3                ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4|fa_v2:U1_fa_v2                           ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2             ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2 ; work         ;
;          |fa_v2:U2_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4|fa_v2:U2_fa_v2                           ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2             ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2 ; work         ;
;          |fa_v2:U4_fa_v2|      ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4|fa_v2:U4_fa_v2                           ; work         ;
;             |_xor2:U1_xor2|    ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2             ; work         ;
;                |_or2:U4_or2|   ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_add_shift|cla4_ov:U15_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2 ; work         ;
;    |cla64_ov:double_sub_shift| ; 135 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift                                                           ; work         ;
;       |cla4:U0_cla4|           ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U0_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U0_cla4|clb4:U0_clb4                                 ; work         ;
;             |_or5:U21_or5|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U0_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;       |cla4:U10_cla4|          ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4                                             ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|clb4:U0_clb4                                ; work         ;
;             |_and2:U2_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|clb4:U0_clb4|_and2:U2_and2                  ; work         ;
;             |_or2:U6_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|clb4:U0_clb4|_or2:U6_or2                    ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|clb4:U0_clb4|_or3:U12_or3                   ; work         ;
;             |_or5:U21_or5|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|clb4:U0_clb4|_or5:U21_or5                   ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|fa_v2:U1_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U3_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|fa_v2:U3_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|fa_v2:U4_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U10_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;       |cla4:U11_cla4|          ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U11_cla4                                             ; work         ;
;          |clb4:U0_clb4|        ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U11_cla4|clb4:U0_clb4                                ; work         ;
;             |_and2:U1_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U11_cla4|clb4:U0_clb4|_and2:U1_and2                  ; work         ;
;             |_or2:U5_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U11_cla4|clb4:U0_clb4|_or2:U5_or2                    ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U11_cla4|clb4:U0_clb4|_or3:U12_or3                   ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U11_cla4|clb4:U0_clb4|_or4:U16_or4                   ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U11_cla4|fa_v2:U3_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U11_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U11_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U11_cla4|fa_v2:U4_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U11_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U11_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;       |cla4:U12_cla4|          ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4                                             ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4|clb4:U0_clb4                                ; work         ;
;             |_and2:U0_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4|clb4:U0_clb4|_and2:U0_and2                  ; work         ;
;             |_and2:U8_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4|clb4:U0_clb4|_and2:U8_and2                  ; work         ;
;             |_or2:U4_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4|clb4:U0_clb4|_or2:U4_or2                    ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4|clb4:U0_clb4|_or4:U16_or4                   ; work         ;
;             |_or5:U21_or5|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4|clb4:U0_clb4|_or5:U21_or5                   ; work         ;
;          |fa_v2:U1_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4|fa_v2:U1_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4|fa_v2:U4_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U12_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;       |cla4:U13_cla4|          ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4                                             ; work         ;
;          |clb4:U0_clb4|        ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4|clb4:U0_clb4                                ; work         ;
;             |_and2:U0_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4|clb4:U0_clb4|_and2:U0_and2                  ; work         ;
;             |_and2:U8_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4|clb4:U0_clb4|_and2:U8_and2                  ; work         ;
;             |_or2:U4_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4|clb4:U0_clb4|_or2:U4_or2                    ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4|clb4:U0_clb4|_or4:U16_or4                   ; work         ;
;             |_or5:U21_or5|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4|clb4:U0_clb4|_or5:U21_or5                   ; work         ;
;          |fa_v2:U1_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4|fa_v2:U1_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4|fa_v2:U4_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U13_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;       |cla4:U14_cla4|          ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4                                             ; work         ;
;          |clb4:U0_clb4|        ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|clb4:U0_clb4                                ; work         ;
;             |_and2:U1_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|clb4:U0_clb4|_and2:U1_and2                  ; work         ;
;             |_or2:U5_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|clb4:U0_clb4|_or2:U5_or2                    ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|clb4:U0_clb4|_or3:U12_or3                   ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|clb4:U0_clb4|_or4:U16_or4                   ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|fa_v2:U1_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|fa_v2:U3_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|fa_v2:U4_fa_v2                              ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U14_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2    ; work         ;
;       |cla4:U1_cla4|           ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U1_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U1_cla4|clb4:U0_clb4                                 ; work         ;
;             |_and2:U0_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U1_cla4|clb4:U0_clb4|_and2:U0_and2                   ; work         ;
;             |_and2:U8_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U1_cla4|clb4:U0_clb4|_and2:U8_and2                   ; work         ;
;             |_or2:U4_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U1_cla4|clb4:U0_clb4|_or2:U4_or2                     ; work         ;
;             |_or5:U21_or5|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U1_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U1_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U1_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U1_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U1_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U1_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U1_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U2_cla4|           ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4|clb4:U0_clb4                                 ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or5:U21_or5|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U2_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U3_cla4|           ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4|clb4:U0_clb4                                 ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or5:U21_or5|     ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U3_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U4_cla4|           ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4|clb4:U0_clb4                                 ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or5:U21_or5|     ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U4_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U5_cla4|           ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4|clb4:U0_clb4                                 ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or5:U21_or5|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U5_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U6_cla4|           ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4|clb4:U0_clb4                                 ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or5:U21_or5|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U6_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U7_cla4|           ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4|clb4:U0_clb4                                 ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or5:U21_or5|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U7_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U8_cla4|           ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4|clb4:U0_clb4                                 ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or5:U21_or5|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U8_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4:U9_cla4|           ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4                                              ; work         ;
;          |clb4:U0_clb4|        ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|clb4:U0_clb4                                 ; work         ;
;             |_and2:U2_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|clb4:U0_clb4|_and2:U2_and2                   ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|clb4:U0_clb4|_or3:U12_or3                    ; work         ;
;             |_or5:U21_or5|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|clb4:U0_clb4|_or5:U21_or5                    ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|fa_v2:U1_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U3_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|fa_v2:U3_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|fa_v2:U4_fa_v2                               ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                 ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4:U9_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2     ; work         ;
;       |cla4_ov:U15_cla4|       ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4                                          ; work         ;
;          |clb4:U0_clb4|        ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|clb4:U0_clb4                             ; work         ;
;             |_and2:U0_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|clb4:U0_clb4|_and2:U0_and2               ; work         ;
;             |_or2:U9_or2|      ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|clb4:U0_clb4|_or2:U9_or2                 ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|clb4:U0_clb4|_or4:U16_or4                ; work         ;
;          |fa_v2:U1_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|fa_v2:U1_fa_v2                           ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2             ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2 ; work         ;
;          |fa_v2:U2_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|fa_v2:U2_fa_v2                           ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2             ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2 ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|fa_v2:U4_fa_v2                           ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2             ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:double_sub_shift|cla4_ov:U15_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2 ; work         ;
;    |cla64_ov:sub_shift|        ; 144 (0)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift                                                                  ; work         ;
;       |cla4:U0_cla4|           ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U0_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 3 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U0_cla4|clb4:U0_clb4                                        ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U0_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U0_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U0_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U0_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U0_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U10_cla4|          ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4                                                    ; work         ;
;          |clb4:U0_clb4|        ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|clb4:U0_clb4                                       ; work         ;
;             |_and2:U1_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|clb4:U0_clb4|_and2:U1_and2                         ; work         ;
;             |_or2:U5_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|clb4:U0_clb4|_or2:U5_or2                           ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|clb4:U0_clb4|_or3:U12_or3                          ; work         ;
;             |_or5:U21_or5|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|clb4:U0_clb4|_or5:U21_or5                          ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|fa_v2:U1_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|fa_v2:U3_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|fa_v2:U4_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U10_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;       |cla4:U11_cla4|          ; 11 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4                                                    ; work         ;
;          |clb4:U0_clb4|        ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|clb4:U0_clb4                                       ; work         ;
;             |_and2:U0_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|clb4:U0_clb4|_and2:U0_and2                         ; work         ;
;             |_and2:U8_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|clb4:U0_clb4|_and2:U8_and2                         ; work         ;
;             |_or2:U4_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|clb4:U0_clb4|_or2:U4_or2                           ; work         ;
;             |_or5:U21_or5|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|clb4:U0_clb4|_or5:U21_or5                          ; work         ;
;          |fa_v2:U2_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|fa_v2:U2_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|fa_v2:U3_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|fa_v2:U4_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U11_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;       |cla4:U12_cla4|          ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U12_cla4                                                    ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U12_cla4|clb4:U0_clb4                                       ; work         ;
;             |_and2:U2_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U12_cla4|clb4:U0_clb4|_and2:U2_and2                         ; work         ;
;             |_or2:U6_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U12_cla4|clb4:U0_clb4|_or2:U6_or2                           ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U12_cla4|clb4:U0_clb4|_or3:U12_or3                          ; work         ;
;             |_or5:U21_or5|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U12_cla4|clb4:U0_clb4|_or5:U21_or5                          ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U12_cla4|fa_v2:U1_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U12_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U12_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U12_cla4|fa_v2:U4_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U12_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U12_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;       |cla4:U13_cla4|          ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U13_cla4                                                    ; work         ;
;          |clb4:U0_clb4|        ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U13_cla4|clb4:U0_clb4                                       ; work         ;
;             |_and2:U1_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U13_cla4|clb4:U0_clb4|_and2:U1_and2                         ; work         ;
;             |_or2:U5_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U13_cla4|clb4:U0_clb4|_or2:U5_or2                           ; work         ;
;             |_or3:U12_or3|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U13_cla4|clb4:U0_clb4|_or3:U12_or3                          ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U13_cla4|clb4:U0_clb4|_or5:U21_or5                          ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U13_cla4|fa_v2:U1_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U13_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U13_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U13_cla4|fa_v2:U4_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U13_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U13_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;       |cla4:U14_cla4|          ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4                                                    ; work         ;
;          |clb4:U0_clb4|        ; 6 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|clb4:U0_clb4                                       ; work         ;
;             |_and2:U2_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|clb4:U0_clb4|_and2:U2_and2                         ; work         ;
;             |_or2:U6_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|clb4:U0_clb4|_or2:U6_or2                           ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|clb4:U0_clb4|_or3:U12_or3                          ; work         ;
;             |_or5:U21_or5|     ; 3 (3)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|clb4:U0_clb4|_or5:U21_or5                          ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|fa_v2:U1_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U3_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|fa_v2:U3_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|fa_v2:U4_fa_v2                                     ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                       ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U14_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2           ; work         ;
;       |cla4:U1_cla4|           ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4|clb4:U0_clb4                                        ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4|clb4:U0_clb4|_or3:U12_or3                           ; work         ;
;             |_or5:U21_or5|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U1_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U2_cla4|           ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and2:U2_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|clb4:U0_clb4|_and2:U2_and2                          ; work         ;
;             |_or2:U6_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|clb4:U0_clb4|_or2:U6_or2                            ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|clb4:U0_clb4|_or3:U12_or3                           ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U2_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U3_cla4|           ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4|clb4:U0_clb4                                        ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4|clb4:U0_clb4|_or3:U12_or3                           ; work         ;
;             |_or5:U21_or5|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U3_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U4_cla4|           ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4|clb4:U0_clb4                                        ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4|clb4:U0_clb4|_or3:U12_or3                           ; work         ;
;             |_or5:U21_or5|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U4_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U5_cla4|           ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and2:U2_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|clb4:U0_clb4|_and2:U2_and2                          ; work         ;
;             |_or2:U6_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|clb4:U0_clb4|_or2:U6_or2                            ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|clb4:U0_clb4|_or3:U12_or3                           ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U5_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U6_cla4|           ; 8 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and2:U1_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|clb4:U0_clb4|_and2:U1_and2                          ; work         ;
;             |_or2:U5_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|clb4:U0_clb4|_or2:U5_or2                            ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|clb4:U0_clb4|_or3:U12_or3                           ; work         ;
;             |_or5:U21_or5|     ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U6_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U7_cla4|           ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and2:U1_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|clb4:U0_clb4|_and2:U1_and2                          ; work         ;
;             |_or2:U5_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|clb4:U0_clb4|_or2:U5_or2                            ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|clb4:U0_clb4|_or3:U12_or3                           ; work         ;
;             |_or5:U21_or5|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U7_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U8_cla4|           ; 13 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 7 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and2:U0_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|clb4:U0_clb4|_and2:U0_and2                          ; work         ;
;             |_and2:U8_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|clb4:U0_clb4|_and2:U8_and2                          ; work         ;
;             |_or2:U4_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|clb4:U0_clb4|_or2:U4_or2                            ; work         ;
;             |_or5:U21_or5|     ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U2_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|fa_v2:U2_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U8_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4:U9_cla4|           ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4                                                     ; work         ;
;          |clb4:U0_clb4|        ; 5 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|clb4:U0_clb4                                        ; work         ;
;             |_and2:U2_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|clb4:U0_clb4|_and2:U2_and2                          ; work         ;
;             |_or2:U6_or2|      ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|clb4:U0_clb4|_or2:U6_or2                            ; work         ;
;             |_or3:U12_or3|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|clb4:U0_clb4|_or3:U12_or3                           ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|clb4:U0_clb4|_or4:U16_or4                           ; work         ;
;             |_or5:U21_or5|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|clb4:U0_clb4|_or5:U21_or5                           ; work         ;
;          |fa_v2:U1_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|fa_v2:U1_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U3_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|fa_v2:U3_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|fa_v2:U3_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;          |fa_v2:U4_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|fa_v2:U4_fa_v2                                      ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                        ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4:U9_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2            ; work         ;
;       |cla4_ov:U15_cla4|       ; 9 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4                                                 ; work         ;
;          |clb4:U0_clb4|        ; 4 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|clb4:U0_clb4                                    ; work         ;
;             |_and2:U0_and2|    ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|clb4:U0_clb4|_and2:U0_and2                      ; work         ;
;             |_or2:U9_or2|      ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|clb4:U0_clb4|_or2:U9_or2                        ; work         ;
;             |_or4:U16_or4|     ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|clb4:U0_clb4|_or4:U16_or4                       ; work         ;
;          |fa_v2:U1_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|fa_v2:U1_fa_v2                                  ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2                    ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|fa_v2:U1_fa_v2|_xor2:U1_xor2|_or2:U4_or2        ; work         ;
;          |fa_v2:U2_fa_v2|      ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|fa_v2:U2_fa_v2                                  ; work         ;
;             |_xor2:U1_xor2|    ; 1 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2                    ; work         ;
;                |_or2:U4_or2|   ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|fa_v2:U2_fa_v2|_xor2:U1_xor2|_or2:U4_or2        ; work         ;
;          |fa_v2:U4_fa_v2|      ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|fa_v2:U4_fa_v2                                  ; work         ;
;             |_xor2:U1_xor2|    ; 2 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2                    ; work         ;
;                |_or2:U4_or2|   ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; |multiplier|cla64_ov:sub_shift|cla4_ov:U15_cla4|fa_v2:U4_fa_v2|_xor2:U1_xor2|_or2:U4_or2        ; work         ;
+--------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+-------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                 ;
+------------------------------------------------------+---------------------+------------------------+
; Latch Name                                           ; Latch Enable Signal ; Free of Timing Hazards ;
+------------------------------------------------------+---------------------+------------------------+
; next_op_done                                         ; Mux240              ; yes                    ;
; next_result[0]                                       ; Mux175              ; yes                    ;
; next_result[1]                                       ; Mux175              ; yes                    ;
; next_result[2]                                       ; Mux175              ; yes                    ;
; next_result[3]                                       ; Mux175              ; yes                    ;
; next_result[4]                                       ; Mux175              ; yes                    ;
; next_result[5]                                       ; Mux175              ; yes                    ;
; next_result[6]                                       ; Mux175              ; yes                    ;
; next_result[7]                                       ; Mux175              ; yes                    ;
; next_result[8]                                       ; Mux175              ; yes                    ;
; next_result[9]                                       ; Mux175              ; yes                    ;
; next_result[10]                                      ; Mux175              ; yes                    ;
; next_result[11]                                      ; Mux175              ; yes                    ;
; next_result[12]                                      ; Mux175              ; yes                    ;
; next_result[13]                                      ; Mux175              ; yes                    ;
; next_result[14]                                      ; Mux175              ; yes                    ;
; next_result[15]                                      ; Mux175              ; yes                    ;
; next_result[16]                                      ; Mux175              ; yes                    ;
; next_result[17]                                      ; Mux175              ; yes                    ;
; next_result[18]                                      ; Mux175              ; yes                    ;
; next_result[19]                                      ; Mux175              ; yes                    ;
; next_result[20]                                      ; Mux175              ; yes                    ;
; next_result[21]                                      ; Mux175              ; yes                    ;
; next_result[22]                                      ; Mux175              ; yes                    ;
; next_result[23]                                      ; Mux175              ; yes                    ;
; next_result[24]                                      ; Mux175              ; yes                    ;
; next_result[25]                                      ; Mux175              ; yes                    ;
; next_result[26]                                      ; Mux175              ; yes                    ;
; next_result[27]                                      ; Mux175              ; yes                    ;
; next_result[28]                                      ; Mux175              ; yes                    ;
; next_result[29]                                      ; Mux175              ; yes                    ;
; next_result[30]                                      ; Mux175              ; yes                    ;
; next_result[31]                                      ; Mux175              ; yes                    ;
; next_result[32]                                      ; Mux175              ; yes                    ;
; next_result[33]                                      ; Mux175              ; yes                    ;
; next_result[34]                                      ; Mux175              ; yes                    ;
; next_result[35]                                      ; Mux175              ; yes                    ;
; next_result[36]                                      ; Mux175              ; yes                    ;
; next_result[37]                                      ; Mux175              ; yes                    ;
; next_result[38]                                      ; Mux175              ; yes                    ;
; next_result[39]                                      ; Mux175              ; yes                    ;
; next_result[40]                                      ; Mux175              ; yes                    ;
; next_result[41]                                      ; Mux175              ; yes                    ;
; next_result[42]                                      ; Mux175              ; yes                    ;
; next_result[43]                                      ; Mux175              ; yes                    ;
; next_result[44]                                      ; Mux175              ; yes                    ;
; next_result[45]                                      ; Mux175              ; yes                    ;
; next_result[46]                                      ; Mux175              ; yes                    ;
; next_result[47]                                      ; Mux175              ; yes                    ;
; next_result[48]                                      ; Mux175              ; yes                    ;
; next_result[49]                                      ; Mux175              ; yes                    ;
; next_result[50]                                      ; Mux175              ; yes                    ;
; next_result[51]                                      ; Mux175              ; yes                    ;
; next_result[52]                                      ; Mux175              ; yes                    ;
; next_result[53]                                      ; Mux175              ; yes                    ;
; next_result[54]                                      ; Mux175              ; yes                    ;
; next_result[55]                                      ; Mux175              ; yes                    ;
; next_result[56]                                      ; Mux175              ; yes                    ;
; next_result[57]                                      ; Mux175              ; yes                    ;
; next_result[58]                                      ; Mux175              ; yes                    ;
; next_result[59]                                      ; Mux175              ; yes                    ;
; next_result[60]                                      ; Mux175              ; yes                    ;
; next_result[61]                                      ; Mux175              ; yes                    ;
; next_result[62]                                      ; Mux175              ; yes                    ;
; next_result[63]                                      ; Mux175              ; yes                    ;
; next_count[0]                                        ; Mux68               ; yes                    ;
; next_count[1]                                        ; Mux68               ; yes                    ;
; next_count[2]                                        ; Mux68               ; yes                    ;
; next_count[3]                                        ; Mux68               ; yes                    ;
; next_count[4]                                        ; Mux68               ; yes                    ;
; next_count[5]                                        ; Mux68               ; yes                    ;
; next_count[6]                                        ; Mux68               ; yes                    ;
; next_count[7]                                        ; Mux68               ; yes                    ;
; next_count[8]                                        ; Mux68               ; yes                    ;
; next_count[9]                                        ; Mux68               ; yes                    ;
; next_count[10]                                       ; Mux68               ; yes                    ;
; next_count[11]                                       ; Mux68               ; yes                    ;
; next_count[12]                                       ; Mux68               ; yes                    ;
; next_count[13]                                       ; Mux68               ; yes                    ;
; next_count[14]                                       ; Mux68               ; yes                    ;
; next_count[15]                                       ; Mux68               ; yes                    ;
; next_count[16]                                       ; Mux68               ; yes                    ;
; next_count[17]                                       ; Mux68               ; yes                    ;
; next_count[18]                                       ; Mux68               ; yes                    ;
; next_count[19]                                       ; Mux68               ; yes                    ;
; next_count[20]                                       ; Mux68               ; yes                    ;
; next_count[21]                                       ; Mux68               ; yes                    ;
; next_count[22]                                       ; Mux68               ; yes                    ;
; next_count[23]                                       ; Mux68               ; yes                    ;
; next_count[24]                                       ; Mux68               ; yes                    ;
; next_count[25]                                       ; Mux68               ; yes                    ;
; next_count[26]                                       ; Mux68               ; yes                    ;
; next_count[27]                                       ; Mux68               ; yes                    ;
; next_count[28]                                       ; Mux68               ; yes                    ;
; next_count[29]                                       ; Mux68               ; yes                    ;
; next_count[30]                                       ; Mux68               ; yes                    ;
; next_count[31]                                       ; Mux68               ; yes                    ;
; next_u_v[0]                                          ; Mux68               ; yes                    ;
; next_u_v[1]                                          ; Mux68               ; yes                    ;
; next_u_v[2]                                          ; Mux68               ; yes                    ;
; Number of user-specified and inferred latches = 174  ;                     ;                        ;
+------------------------------------------------------+---------------------+------------------------+
Table restricted to first 100 entries. Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 176   ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 2     ;
; Number of registers using Asynchronous Clear ; 176   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; 1:1                ; 4 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |multiplier|Mux109         ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |multiplier|Mux175         ;
; 3:1                ; 60 bits   ; 120 LEs       ; 120 LEs              ; 0 LEs                  ; No         ; |multiplier|Mux199         ;
; 9:1                ; 62 bits   ; 372 LEs       ; 248 LEs              ; 124 LEs                ; No         ; |multiplier|Mux130         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |multiplier ;
+----------------+-------+---------------------------------------------------+
; Parameter Name ; Value ; Type                                              ;
+----------------+-------+---------------------------------------------------+
; IDLE           ; 00    ; Unsigned Binary                                   ;
; EXEC           ; 01    ; Unsigned Binary                                   ;
; DONE           ; 10    ; Unsigned Binary                                   ;
+----------------+-------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "cla32_ov:count_add"                                                                                          ;
+----------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                  ;
+----------+--------+----------+----------------------------------------------------------------------------------------------------------+
; b[31..1] ; Input  ; Info     ; Stuck at GND                                                                                             ;
; b[0]     ; Input  ; Info     ; Stuck at VCC                                                                                             ;
; ci       ; Input  ; Info     ; Stuck at GND                                                                                             ;
; co_prev  ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; co       ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------+
; Port Connectivity Checks: "cla64_ov:double_sub_shift" ;
+------+-------+----------+-----------------------------+
; Port ; Type  ; Severity ; Details                     ;
+------+-------+----------+-----------------------------+
; ci   ; Input ; Info     ; Stuck at VCC                ;
+------+-------+----------+-----------------------------+


+-------------------------------------------------------+
; Port Connectivity Checks: "cla64_ov:double_add_shift" ;
+------+-------+----------+-----------------------------+
; Port ; Type  ; Severity ; Details                     ;
+------+-------+----------+-----------------------------+
; ci   ; Input ; Info     ; Stuck at GND                ;
+------+-------+----------+-----------------------------+


+-------------------------------------------------+
; Port Connectivity Checks: "cla64_ov:double_mtp" ;
+------+-------+----------+-----------------------+
; Port ; Type  ; Severity ; Details               ;
+------+-------+----------+-----------------------+
; ci   ; Input ; Info     ; Stuck at GND          ;
+------+-------+----------+-----------------------+


+------------------------------------------------+
; Port Connectivity Checks: "cla64_ov:sub_shift" ;
+------+-------+----------+----------------------+
; Port ; Type  ; Severity ; Details              ;
+------+-------+----------+----------------------+
; ci   ; Input ; Info     ; Stuck at VCC         ;
+------+-------+----------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "cla64_ov:add_shift|cla4_ov:U15_cla4"                                                                     ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                                                  ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------+
; c3   ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
; co   ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------+
; Port Connectivity Checks: "cla64_ov:add_shift" ;
+------+-------+----------+----------------------+
; Port ; Type  ; Severity ; Details              ;
+------+-------+----------+----------------------+
; ci   ; Input ; Info     ; Stuck at GND         ;
+------+-------+----------+----------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:04     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 05 23:48:31 2017
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off multiplier -c multiplier
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 1 design units, including 1 entities, in source file cla64_ov.v
    Info (12023): Found entity 1: cla64_ov
Info (12021): Found 1 design units, including 1 entities, in source file multiplier.v
    Info (12023): Found entity 1: multiplier
Info (12021): Found 22 design units, including 22 entities, in source file gates.v
    Info (12023): Found entity 1: _inv
    Info (12023): Found entity 2: _nand2
    Info (12023): Found entity 3: _and2
    Info (12023): Found entity 4: _or2
    Info (12023): Found entity 5: _xor2
    Info (12023): Found entity 6: _nor2
    Info (12023): Found entity 7: _and3
    Info (12023): Found entity 8: _and4
    Info (12023): Found entity 9: _and5
    Info (12023): Found entity 10: _or3
    Info (12023): Found entity 11: _or4
    Info (12023): Found entity 12: _or5
    Info (12023): Found entity 13: _inv_4bits
    Info (12023): Found entity 14: _and2_4bits
    Info (12023): Found entity 15: _or2_4bits
    Info (12023): Found entity 16: _xor2_4bits
    Info (12023): Found entity 17: _xnor2_4bits
    Info (12023): Found entity 18: _inv_32bits
    Info (12023): Found entity 19: _and2_32bits
    Info (12023): Found entity 20: _or2_32bits
    Info (12023): Found entity 21: _xor2_32bits
    Info (12023): Found entity 22: _xnor2_32bits
Info (12021): Found 1 design units, including 1 entities, in source file fa_v2.v
    Info (12023): Found entity 1: fa_v2
Info (12021): Found 1 design units, including 1 entities, in source file clb4.v
    Info (12023): Found entity 1: clb4
Info (12021): Found 1 design units, including 1 entities, in source file cla4_ov.v
    Info (12023): Found entity 1: cla4_ov
Info (12021): Found 1 design units, including 1 entities, in source file cla4.v
    Info (12023): Found entity 1: cla4
Info (12021): Found 1 design units, including 1 entities, in source file cla32_ov.v
    Info (12023): Found entity 1: cla32_ov
Info (12021): Found 1 design units, including 1 entities, in source file tb_multiplier.v
    Info (12023): Found entity 1: tb_multiplier
Warning (10227): Verilog HDL Port Declaration warning at multiplier.v(16): data type declaration for "X1" declares packed dimensions but the port declaration declaration does not
Info (10499): HDL info at multiplier.v(15): see declaration for object "X1"
Info (12127): Elaborating entity "multiplier" for the top level hierarchy
Warning (10240): Verilog HDL Always Construct warning at multiplier.v(74): inferring latch(es) for variable "next_op_done", which holds its previous value in one or more paths through the always construct
Warning (10240): Verilog HDL Always Construct warning at multiplier.v(74): inferring latch(es) for variable "next_result", which holds its previous value in one or more paths through the always construct
Warning (10240): Verilog HDL Always Construct warning at multiplier.v(74): inferring latch(es) for variable "next_u_v", which holds its previous value in one or more paths through the always construct
Warning (10240): Verilog HDL Always Construct warning at multiplier.v(74): inferring latch(es) for variable "next_X0", which holds its previous value in one or more paths through the always construct
Warning (10240): Verilog HDL Always Construct warning at multiplier.v(74): inferring latch(es) for variable "next_X1", which holds its previous value in one or more paths through the always construct
Warning (10240): Verilog HDL Always Construct warning at multiplier.v(74): inferring latch(es) for variable "next_count", which holds its previous value in one or more paths through the always construct
Info (10041): Inferred latch for "next_count[0]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[1]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[2]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[3]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[4]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[5]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[6]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[7]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[8]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[9]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[10]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[11]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[12]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[13]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[14]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[15]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[16]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[17]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[18]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[19]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[20]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[21]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[22]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[23]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[24]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[25]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[26]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[27]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[28]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[29]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[30]" at multiplier.v(74)
Info (10041): Inferred latch for "next_count[31]" at multiplier.v(74)
Info (10041): Inferred latch for "next_X1[0]" at multiplier.v(74)
Info (10041): Inferred latch for "next_X1[1]" at multiplier.v(74)
Info (10041): Inferred latch for "next_X1[2]" at multiplier.v(74)
Info (10041): Inferred latch for "next_X1[3]" at multiplier.v(74)
Info (10041): Inferred latch for "next_X1[4]" at multiplier.v(74)
Info (10041): Inferred latch for "next_X1[5]" at multiplier.v(74)
Info (10041): Inferred latch for "next_X0" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[0]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[1]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[2]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[3]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[4]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[5]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[6]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[7]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[8]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[9]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[10]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[11]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[12]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[13]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[14]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[15]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[16]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[17]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[18]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[19]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[20]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[21]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[22]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[23]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[24]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[25]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[26]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[27]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[28]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[29]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[30]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[31]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[32]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[33]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[34]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[35]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[36]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[37]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[38]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[39]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[40]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[41]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[42]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[43]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[44]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[45]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[46]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[47]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[48]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[49]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[50]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[51]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[52]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[53]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[54]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[55]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[56]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[57]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[58]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[59]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[60]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[61]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[62]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[63]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[64]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[65]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[66]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[67]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[68]" at multiplier.v(74)
Info (10041): Inferred latch for "next_u_v[69]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[0]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[1]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[2]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[3]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[4]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[5]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[6]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[7]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[8]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[9]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[10]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[11]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[12]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[13]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[14]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[15]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[16]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[17]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[18]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[19]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[20]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[21]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[22]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[23]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[24]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[25]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[26]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[27]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[28]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[29]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[30]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[31]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[32]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[33]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[34]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[35]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[36]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[37]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[38]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[39]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[40]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[41]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[42]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[43]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[44]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[45]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[46]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[47]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[48]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[49]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[50]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[51]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[52]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[53]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[54]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[55]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[56]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[57]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[58]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[59]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[60]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[61]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[62]" at multiplier.v(74)
Info (10041): Inferred latch for "next_result[63]" at multiplier.v(74)
Info (10041): Inferred latch for "next_op_done" at multiplier.v(74)
Info (12128): Elaborating entity "cla64_ov" for hierarchy "cla64_ov:add_shift"
Info (12128): Elaborating entity "cla4" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4"
Info (12128): Elaborating entity "clb4" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4"
Info (12128): Elaborating entity "_and2" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4|_and2:U0_and2"
Info (12128): Elaborating entity "_or2" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4|_or2:U4_or2"
Info (12128): Elaborating entity "_and3" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4|_and3:U11_and3"
Info (12128): Elaborating entity "_or3" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4|_or3:U12_or3"
Info (12128): Elaborating entity "_and4" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4|_and4:U15_and4"
Info (12128): Elaborating entity "_or4" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4|_or4:U16_or4"
Info (12128): Elaborating entity "_and5" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4|_and5:U20_and5"
Info (12128): Elaborating entity "_or5" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4|clb4:U0_clb4|_or5:U21_or5"
Info (12128): Elaborating entity "fa_v2" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4|fa_v2:U1_fa_v2"
Info (12128): Elaborating entity "_xor2" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4|fa_v2:U1_fa_v2|_xor2:U0_xor1"
Info (12128): Elaborating entity "_inv" for hierarchy "cla64_ov:add_shift|cla4:U0_cla4|fa_v2:U1_fa_v2|_xor2:U0_xor1|_inv:U0_inv"
Info (12128): Elaborating entity "cla4_ov" for hierarchy "cla64_ov:add_shift|cla4_ov:U15_cla4"
Info (12128): Elaborating entity "cla32_ov" for hierarchy "cla32_ov:count_add"
Warning (12241): 2 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (13025): Duplicate LATCH primitives merged into single LATCH primitive
    Info (13026): Duplicate LATCH primitive "next_u_v[68]" merged with LATCH primitive "next_u_v[67]"
    Info (13026): Duplicate LATCH primitive "next_u_v[69]" merged with LATCH primitive "next_u_v[67]"
Warning (13012): Latch next_op_done has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_result[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[3] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[4] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[5] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[6] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[7] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[8] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[9] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[10] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[11] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[12] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[13] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[14] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[15] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[16] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[17] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[18] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[19] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[20] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[21] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[22] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[23] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[24] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[25] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[26] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[27] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[28] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[29] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[30] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[31] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[32] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[33] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[34] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[35] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[36] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[37] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[38] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[39] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[40] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[41] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[42] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[43] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[44] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[45] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[46] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[47] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[48] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[49] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[50] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[51] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[52] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[53] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[54] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[55] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[56] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[57] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[58] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[59] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[60] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[61] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[62] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_result[63] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[1]~reg0
Warning (13012): Latch next_count[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal count[0]~reg0
Warning (13012): Latch next_count[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[3] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[4] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[5] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[6] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[7] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[8] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[9] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[10] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[11] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[12] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[13] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[14] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[15] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[16] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[17] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[18] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[19] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[20] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[21] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[22] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[23] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[24] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[25] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[26] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[27] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[28] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[29] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[30] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_count[31] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[3] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[4] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[5] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[6] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[7] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[8] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[9] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[10] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[11] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[12] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[13] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[14] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[15] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[16] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[17] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[18] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[19] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[20] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[21] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[22] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[23] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[24] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[25] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[26] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[27] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[28] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[29] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[30] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[31] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[32] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[33] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[34] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[35] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[36] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[37] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[38] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[39] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[40] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[41] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[42] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[43] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[44] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[45] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[46] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[47] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[48] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[49] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[50] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[51] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[52] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[53] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[54] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[55] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[56] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[57] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[58] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[59] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[60] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[61] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[62] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[63] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[64] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[65] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[66] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_u_v[67] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_X1[0] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_X1[1] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_X1[2] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_X1[3] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_X1[4] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_X1[5] has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Warning (13012): Latch next_X0 has unsafe behavior
    Warning (13013): Ports D and ENA on the latch are fed by the same signal state[0]~reg0
Info (286030): Timing-Driven Synthesis is running
Info (144001): Generated suppressed messages file C:/altera/multiplier/multiplier.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 1707 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 74 input pins
    Info (21059): Implemented 176 output pins
    Info (21061): Implemented 1457 logic cells
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 353 warnings
    Info: Peak virtual memory: 586 megabytes
    Info: Processing ended: Tue Dec 05 23:49:03 2017
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:30


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/altera/multiplier/multiplier.map.smsg.


