# FPGAs-Proyecto1
Proyecto corto 1

## Descripción del proyecto

## Explicación de los diseños

## Instrucciones de construcción

## Árbol de archivos con su descripción

## Tabla de resultados (AMD Kria KV260, 300 MHz)

| Parámetro | Diseño 1 | Diseño 2 | Diseño 3 |
|----------|----------|----------|----------|
| Timing / delay de la ruta crítica (ns) | _[ ]_ | 3.294 | _[ ]_ |
| Frecuencia máxima lograda (MHz) | _[ ]_ | 303.6 | _[ ]_ |
| Latencia (ciclos) | _[ ]_ | 7 | _[ ]_ |
| LUT (CLB LUTs) | _[ ]_ | 5475 | _[ ]_ |
| FF (CLB Registers) | _[ ]_ | 3664 | _[ ]_ |

-------

nombre del curso

programa

institución

profesor

estudiantes
