Classic Timing Analyzer report for reg_group
Sat Nov 26 14:14:51 2022
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                    ;
+------------------------------+-------+---------------+-------------+---------+------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From    ; To   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+---------+------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 7.110 ns    ; rwba[1] ; C[7] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 13.487 ns   ; B[1]    ; d[1] ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 16.353 ns   ; rwba[0] ; d[1] ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.479 ns    ; i[0]    ; B[0] ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;         ;      ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+---------+------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------+
; tsu                                                           ;
+-------+--------------+------------+---------+------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To   ; To Clock ;
+-------+--------------+------------+---------+------+----------+
; N/A   ; None         ; 7.110 ns   ; rwba[1] ; C[5] ; clk      ;
; N/A   ; None         ; 7.110 ns   ; rwba[1] ; C[6] ; clk      ;
; N/A   ; None         ; 7.110 ns   ; rwba[1] ; C[7] ; clk      ;
; N/A   ; None         ; 7.103 ns   ; rwba[1] ; A[0] ; clk      ;
; N/A   ; None         ; 7.103 ns   ; rwba[1] ; A[1] ; clk      ;
; N/A   ; None         ; 7.103 ns   ; rwba[1] ; A[2] ; clk      ;
; N/A   ; None         ; 7.103 ns   ; rwba[1] ; A[3] ; clk      ;
; N/A   ; None         ; 7.103 ns   ; rwba[1] ; A[4] ; clk      ;
; N/A   ; None         ; 7.103 ns   ; rwba[1] ; A[5] ; clk      ;
; N/A   ; None         ; 7.103 ns   ; rwba[1] ; A[6] ; clk      ;
; N/A   ; None         ; 7.103 ns   ; rwba[1] ; A[7] ; clk      ;
; N/A   ; None         ; 7.040 ns   ; rwba[1] ; B[4] ; clk      ;
; N/A   ; None         ; 7.040 ns   ; rwba[1] ; B[5] ; clk      ;
; N/A   ; None         ; 7.040 ns   ; rwba[1] ; B[6] ; clk      ;
; N/A   ; None         ; 7.040 ns   ; rwba[1] ; B[7] ; clk      ;
; N/A   ; None         ; 6.770 ns   ; rwba[0] ; B[4] ; clk      ;
; N/A   ; None         ; 6.770 ns   ; rwba[0] ; B[5] ; clk      ;
; N/A   ; None         ; 6.770 ns   ; rwba[0] ; B[6] ; clk      ;
; N/A   ; None         ; 6.770 ns   ; rwba[0] ; B[7] ; clk      ;
; N/A   ; None         ; 6.708 ns   ; rwba[0] ; A[0] ; clk      ;
; N/A   ; None         ; 6.708 ns   ; rwba[0] ; A[1] ; clk      ;
; N/A   ; None         ; 6.708 ns   ; rwba[0] ; A[2] ; clk      ;
; N/A   ; None         ; 6.708 ns   ; rwba[0] ; A[3] ; clk      ;
; N/A   ; None         ; 6.708 ns   ; rwba[0] ; A[4] ; clk      ;
; N/A   ; None         ; 6.708 ns   ; rwba[0] ; A[5] ; clk      ;
; N/A   ; None         ; 6.708 ns   ; rwba[0] ; A[6] ; clk      ;
; N/A   ; None         ; 6.708 ns   ; rwba[0] ; A[7] ; clk      ;
; N/A   ; None         ; 6.675 ns   ; rwba[0] ; C[5] ; clk      ;
; N/A   ; None         ; 6.675 ns   ; rwba[0] ; C[6] ; clk      ;
; N/A   ; None         ; 6.675 ns   ; rwba[0] ; C[7] ; clk      ;
; N/A   ; None         ; 6.069 ns   ; rwba[1] ; C[0] ; clk      ;
; N/A   ; None         ; 6.069 ns   ; rwba[1] ; C[1] ; clk      ;
; N/A   ; None         ; 6.069 ns   ; rwba[1] ; C[2] ; clk      ;
; N/A   ; None         ; 6.069 ns   ; rwba[1] ; C[3] ; clk      ;
; N/A   ; None         ; 6.069 ns   ; rwba[1] ; C[4] ; clk      ;
; N/A   ; None         ; 6.046 ns   ; rwba[1] ; B[0] ; clk      ;
; N/A   ; None         ; 6.046 ns   ; rwba[1] ; B[1] ; clk      ;
; N/A   ; None         ; 6.046 ns   ; rwba[1] ; B[2] ; clk      ;
; N/A   ; None         ; 6.046 ns   ; rwba[1] ; B[3] ; clk      ;
; N/A   ; None         ; 5.776 ns   ; rwba[0] ; B[0] ; clk      ;
; N/A   ; None         ; 5.776 ns   ; rwba[0] ; B[1] ; clk      ;
; N/A   ; None         ; 5.776 ns   ; rwba[0] ; B[2] ; clk      ;
; N/A   ; None         ; 5.776 ns   ; rwba[0] ; B[3] ; clk      ;
; N/A   ; None         ; 5.634 ns   ; rwba[0] ; C[0] ; clk      ;
; N/A   ; None         ; 5.634 ns   ; rwba[0] ; C[1] ; clk      ;
; N/A   ; None         ; 5.634 ns   ; rwba[0] ; C[2] ; clk      ;
; N/A   ; None         ; 5.634 ns   ; rwba[0] ; C[3] ; clk      ;
; N/A   ; None         ; 5.634 ns   ; rwba[0] ; C[4] ; clk      ;
; N/A   ; None         ; 5.038 ns   ; i[6]    ; B[6] ; clk      ;
; N/A   ; None         ; 5.035 ns   ; i[6]    ; A[6] ; clk      ;
; N/A   ; None         ; 4.683 ns   ; i[2]    ; A[2] ; clk      ;
; N/A   ; None         ; 4.681 ns   ; i[7]    ; B[7] ; clk      ;
; N/A   ; None         ; 4.680 ns   ; i[7]    ; A[7] ; clk      ;
; N/A   ; None         ; 4.662 ns   ; i[7]    ; C[7] ; clk      ;
; N/A   ; None         ; 4.660 ns   ; i[4]    ; A[4] ; clk      ;
; N/A   ; None         ; 4.659 ns   ; i[4]    ; B[4] ; clk      ;
; N/A   ; None         ; 4.413 ns   ; i[5]    ; B[5] ; clk      ;
; N/A   ; None         ; 4.413 ns   ; i[5]    ; A[5] ; clk      ;
; N/A   ; None         ; 4.387 ns   ; i[5]    ; C[5] ; clk      ;
; N/A   ; None         ; 4.350 ns   ; i[2]    ; B[2] ; clk      ;
; N/A   ; None         ; 4.349 ns   ; i[2]    ; C[2] ; clk      ;
; N/A   ; None         ; 4.265 ns   ; i[3]    ; A[3] ; clk      ;
; N/A   ; None         ; 4.260 ns   ; i[6]    ; C[6] ; clk      ;
; N/A   ; None         ; 3.934 ns   ; i[3]    ; C[3] ; clk      ;
; N/A   ; None         ; 3.933 ns   ; i[3]    ; B[3] ; clk      ;
; N/A   ; None         ; 3.913 ns   ; i[4]    ; C[4] ; clk      ;
; N/A   ; None         ; 2.133 ns   ; we      ; A[0] ; clk      ;
; N/A   ; None         ; 2.133 ns   ; we      ; A[1] ; clk      ;
; N/A   ; None         ; 2.133 ns   ; we      ; A[2] ; clk      ;
; N/A   ; None         ; 2.133 ns   ; we      ; A[3] ; clk      ;
; N/A   ; None         ; 2.133 ns   ; we      ; A[4] ; clk      ;
; N/A   ; None         ; 2.133 ns   ; we      ; A[5] ; clk      ;
; N/A   ; None         ; 2.133 ns   ; we      ; A[6] ; clk      ;
; N/A   ; None         ; 2.133 ns   ; we      ; A[7] ; clk      ;
; N/A   ; None         ; 2.098 ns   ; we      ; C[5] ; clk      ;
; N/A   ; None         ; 2.098 ns   ; we      ; C[6] ; clk      ;
; N/A   ; None         ; 2.098 ns   ; we      ; C[7] ; clk      ;
; N/A   ; None         ; 2.097 ns   ; we      ; B[4] ; clk      ;
; N/A   ; None         ; 2.097 ns   ; we      ; B[5] ; clk      ;
; N/A   ; None         ; 2.097 ns   ; we      ; B[6] ; clk      ;
; N/A   ; None         ; 2.097 ns   ; we      ; B[7] ; clk      ;
; N/A   ; None         ; 1.103 ns   ; we      ; B[0] ; clk      ;
; N/A   ; None         ; 1.103 ns   ; we      ; B[1] ; clk      ;
; N/A   ; None         ; 1.103 ns   ; we      ; B[2] ; clk      ;
; N/A   ; None         ; 1.103 ns   ; we      ; B[3] ; clk      ;
; N/A   ; None         ; 1.057 ns   ; we      ; C[0] ; clk      ;
; N/A   ; None         ; 1.057 ns   ; we      ; C[1] ; clk      ;
; N/A   ; None         ; 1.057 ns   ; we      ; C[2] ; clk      ;
; N/A   ; None         ; 1.057 ns   ; we      ; C[3] ; clk      ;
; N/A   ; None         ; 1.057 ns   ; we      ; C[4] ; clk      ;
; N/A   ; None         ; 0.215 ns   ; i[1]    ; A[1] ; clk      ;
; N/A   ; None         ; 0.108 ns   ; i[0]    ; A[0] ; clk      ;
; N/A   ; None         ; -0.184 ns  ; i[1]    ; B[1] ; clk      ;
; N/A   ; None         ; -0.185 ns  ; i[1]    ; C[1] ; clk      ;
; N/A   ; None         ; -0.211 ns  ; i[0]    ; C[0] ; clk      ;
; N/A   ; None         ; -0.213 ns  ; i[0]    ; B[0] ; clk      ;
+-------+--------------+------------+---------+------+----------+


+--------------------------------------------------------------+
; tco                                                          ;
+-------+--------------+------------+------+------+------------+
; Slack ; Required tco ; Actual tco ; From ; To   ; From Clock ;
+-------+--------------+------------+------+------+------------+
; N/A   ; None         ; 13.487 ns  ; B[1] ; d[1] ; clk        ;
; N/A   ; None         ; 13.428 ns  ; B[2] ; d[2] ; clk        ;
; N/A   ; None         ; 12.640 ns  ; A[1] ; s[1] ; clk        ;
; N/A   ; None         ; 12.628 ns  ; B[3] ; d[3] ; clk        ;
; N/A   ; None         ; 12.353 ns  ; A[5] ; s[5] ; clk        ;
; N/A   ; None         ; 12.165 ns  ; B[0] ; d[0] ; clk        ;
; N/A   ; None         ; 12.139 ns  ; A[1] ; d[1] ; clk        ;
; N/A   ; None         ; 12.130 ns  ; A[2] ; d[2] ; clk        ;
; N/A   ; None         ; 12.063 ns  ; A[4] ; s[4] ; clk        ;
; N/A   ; None         ; 11.937 ns  ; B[6] ; d[6] ; clk        ;
; N/A   ; None         ; 11.931 ns  ; C[7] ; d[7] ; clk        ;
; N/A   ; None         ; 11.858 ns  ; B[4] ; d[4] ; clk        ;
; N/A   ; None         ; 11.696 ns  ; B[7] ; d[7] ; clk        ;
; N/A   ; None         ; 11.692 ns  ; A[6] ; d[6] ; clk        ;
; N/A   ; None         ; 11.686 ns  ; B[5] ; s[5] ; clk        ;
; N/A   ; None         ; 11.550 ns  ; A[6] ; s[6] ; clk        ;
; N/A   ; None         ; 11.403 ns  ; B[4] ; s[4] ; clk        ;
; N/A   ; None         ; 11.373 ns  ; C[4] ; d[4] ; clk        ;
; N/A   ; None         ; 11.292 ns  ; A[3] ; d[3] ; clk        ;
; N/A   ; None         ; 11.241 ns  ; C[1] ; d[1] ; clk        ;
; N/A   ; None         ; 11.192 ns  ; A[4] ; d[4] ; clk        ;
; N/A   ; None         ; 11.026 ns  ; B[1] ; s[1] ; clk        ;
; N/A   ; None         ; 10.997 ns  ; C[6] ; d[6] ; clk        ;
; N/A   ; None         ; 10.982 ns  ; A[7] ; d[7] ; clk        ;
; N/A   ; None         ; 10.977 ns  ; B[5] ; d[5] ; clk        ;
; N/A   ; None         ; 10.881 ns  ; B[6] ; s[6] ; clk        ;
; N/A   ; None         ; 10.867 ns  ; A[0] ; d[0] ; clk        ;
; N/A   ; None         ; 10.741 ns  ; A[5] ; d[5] ; clk        ;
; N/A   ; None         ; 10.678 ns  ; A[2] ; s[2] ; clk        ;
; N/A   ; None         ; 10.565 ns  ; A[7] ; s[7] ; clk        ;
; N/A   ; None         ; 10.541 ns  ; C[2] ; d[2] ; clk        ;
; N/A   ; None         ; 10.458 ns  ; C[1] ; s[1] ; clk        ;
; N/A   ; None         ; 10.279 ns  ; C[5] ; d[5] ; clk        ;
; N/A   ; None         ; 10.126 ns  ; C[3] ; d[3] ; clk        ;
; N/A   ; None         ; 10.014 ns  ; C[6] ; s[6] ; clk        ;
; N/A   ; None         ; 9.983 ns   ; C[5] ; s[5] ; clk        ;
; N/A   ; None         ; 9.897 ns   ; B[7] ; s[7] ; clk        ;
; N/A   ; None         ; 9.860 ns   ; A[3] ; s[3] ; clk        ;
; N/A   ; None         ; 9.457 ns   ; A[0] ; s[0] ; clk        ;
; N/A   ; None         ; 9.327 ns   ; C[4] ; s[4] ; clk        ;
; N/A   ; None         ; 9.278 ns   ; C[0] ; d[0] ; clk        ;
; N/A   ; None         ; 9.023 ns   ; B[2] ; s[2] ; clk        ;
; N/A   ; None         ; 8.454 ns   ; C[2] ; s[2] ; clk        ;
; N/A   ; None         ; 8.254 ns   ; C[7] ; s[7] ; clk        ;
; N/A   ; None         ; 8.127 ns   ; B[0] ; s[0] ; clk        ;
; N/A   ; None         ; 8.111 ns   ; B[3] ; s[3] ; clk        ;
; N/A   ; None         ; 7.559 ns   ; C[0] ; s[0] ; clk        ;
; N/A   ; None         ; 7.545 ns   ; C[3] ; s[3] ; clk        ;
+-------+--------------+------------+------+------+------------+


+--------------------------------------------------------------+
; tpd                                                          ;
+-------+-------------------+-----------------+---------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To   ;
+-------+-------------------+-----------------+---------+------+
; N/A   ; None              ; 16.353 ns       ; rwba[0] ; d[1] ;
; N/A   ; None              ; 16.345 ns       ; rwba[0] ; d[2] ;
; N/A   ; None              ; 16.303 ns       ; raa[0]  ; s[5] ;
; N/A   ; None              ; 16.021 ns       ; raa[0]  ; s[4] ;
; N/A   ; None              ; 15.906 ns       ; rwba[0] ; d[6] ;
; N/A   ; None              ; 15.557 ns       ; raa[0]  ; s[1] ;
; N/A   ; None              ; 15.509 ns       ; rwba[0] ; d[3] ;
; N/A   ; None              ; 15.499 ns       ; raa[0]  ; s[6] ;
; N/A   ; None              ; 15.269 ns       ; rwba[1] ; d[1] ;
; N/A   ; None              ; 15.234 ns       ; rwba[0] ; d[7] ;
; N/A   ; None              ; 15.078 ns       ; rwba[0] ; d[0] ;
; N/A   ; None              ; 15.020 ns       ; rwba[0] ; d[4] ;
; N/A   ; None              ; 15.017 ns       ; raa[1]  ; s[1] ;
; N/A   ; None              ; 14.957 ns       ; rwba[0] ; d[5] ;
; N/A   ; None              ; 14.848 ns       ; rwba[1] ; d[7] ;
; N/A   ; None              ; 14.814 ns       ; rwba[1] ; d[2] ;
; N/A   ; None              ; 14.741 ns       ; rwba[1] ; d[6] ;
; N/A   ; None              ; 14.674 ns       ; rwba[1] ; d[4] ;
; N/A   ; None              ; 14.545 ns       ; raa[1]  ; s[6] ;
; N/A   ; None              ; 14.537 ns       ; rwba[1] ; d[5] ;
; N/A   ; None              ; 14.516 ns       ; raa[0]  ; s[7] ;
; N/A   ; None              ; 14.516 ns       ; raa[1]  ; s[5] ;
; N/A   ; None              ; 14.398 ns       ; rwba[1] ; d[3] ;
; N/A   ; None              ; 13.886 ns       ; raa[1]  ; s[4] ;
; N/A   ; None              ; 13.557 ns       ; rwba[1] ; d[0] ;
; N/A   ; None              ; 13.555 ns       ; raa[0]  ; s[2] ;
; N/A   ; None              ; 13.012 ns       ; raa[1]  ; s[2] ;
; N/A   ; None              ; 12.785 ns       ; raa[1]  ; s[7] ;
; N/A   ; None              ; 12.658 ns       ; raa[0]  ; s[0] ;
; N/A   ; None              ; 12.639 ns       ; raa[0]  ; s[3] ;
; N/A   ; None              ; 12.114 ns       ; raa[1]  ; s[0] ;
; N/A   ; None              ; 12.101 ns       ; raa[1]  ; s[3] ;
+-------+-------------------+-----------------+---------+------+


+---------------------------------------------------------------------+
; th                                                                  ;
+---------------+-------------+-----------+---------+------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To   ; To Clock ;
+---------------+-------------+-----------+---------+------+----------+
; N/A           ; None        ; 0.479 ns  ; i[0]    ; B[0] ; clk      ;
; N/A           ; None        ; 0.477 ns  ; i[0]    ; C[0] ; clk      ;
; N/A           ; None        ; 0.451 ns  ; i[1]    ; C[1] ; clk      ;
; N/A           ; None        ; 0.450 ns  ; i[1]    ; B[1] ; clk      ;
; N/A           ; None        ; 0.158 ns  ; i[0]    ; A[0] ; clk      ;
; N/A           ; None        ; 0.051 ns  ; i[1]    ; A[1] ; clk      ;
; N/A           ; None        ; -0.791 ns ; we      ; C[0] ; clk      ;
; N/A           ; None        ; -0.791 ns ; we      ; C[1] ; clk      ;
; N/A           ; None        ; -0.791 ns ; we      ; C[2] ; clk      ;
; N/A           ; None        ; -0.791 ns ; we      ; C[3] ; clk      ;
; N/A           ; None        ; -0.791 ns ; we      ; C[4] ; clk      ;
; N/A           ; None        ; -0.837 ns ; we      ; B[0] ; clk      ;
; N/A           ; None        ; -0.837 ns ; we      ; B[1] ; clk      ;
; N/A           ; None        ; -0.837 ns ; we      ; B[2] ; clk      ;
; N/A           ; None        ; -0.837 ns ; we      ; B[3] ; clk      ;
; N/A           ; None        ; -1.831 ns ; we      ; B[4] ; clk      ;
; N/A           ; None        ; -1.831 ns ; we      ; B[5] ; clk      ;
; N/A           ; None        ; -1.831 ns ; we      ; B[6] ; clk      ;
; N/A           ; None        ; -1.831 ns ; we      ; B[7] ; clk      ;
; N/A           ; None        ; -1.832 ns ; we      ; C[5] ; clk      ;
; N/A           ; None        ; -1.832 ns ; we      ; C[6] ; clk      ;
; N/A           ; None        ; -1.832 ns ; we      ; C[7] ; clk      ;
; N/A           ; None        ; -1.867 ns ; we      ; A[0] ; clk      ;
; N/A           ; None        ; -1.867 ns ; we      ; A[1] ; clk      ;
; N/A           ; None        ; -1.867 ns ; we      ; A[2] ; clk      ;
; N/A           ; None        ; -1.867 ns ; we      ; A[3] ; clk      ;
; N/A           ; None        ; -1.867 ns ; we      ; A[4] ; clk      ;
; N/A           ; None        ; -1.867 ns ; we      ; A[5] ; clk      ;
; N/A           ; None        ; -1.867 ns ; we      ; A[6] ; clk      ;
; N/A           ; None        ; -1.867 ns ; we      ; A[7] ; clk      ;
; N/A           ; None        ; -3.647 ns ; i[4]    ; C[4] ; clk      ;
; N/A           ; None        ; -3.667 ns ; i[3]    ; B[3] ; clk      ;
; N/A           ; None        ; -3.668 ns ; i[3]    ; C[3] ; clk      ;
; N/A           ; None        ; -3.994 ns ; i[6]    ; C[6] ; clk      ;
; N/A           ; None        ; -3.999 ns ; i[3]    ; A[3] ; clk      ;
; N/A           ; None        ; -4.083 ns ; i[2]    ; C[2] ; clk      ;
; N/A           ; None        ; -4.084 ns ; i[2]    ; B[2] ; clk      ;
; N/A           ; None        ; -4.121 ns ; i[5]    ; C[5] ; clk      ;
; N/A           ; None        ; -4.147 ns ; i[5]    ; B[5] ; clk      ;
; N/A           ; None        ; -4.147 ns ; i[5]    ; A[5] ; clk      ;
; N/A           ; None        ; -4.393 ns ; i[4]    ; B[4] ; clk      ;
; N/A           ; None        ; -4.394 ns ; i[4]    ; A[4] ; clk      ;
; N/A           ; None        ; -4.396 ns ; i[7]    ; C[7] ; clk      ;
; N/A           ; None        ; -4.414 ns ; i[7]    ; A[7] ; clk      ;
; N/A           ; None        ; -4.415 ns ; i[7]    ; B[7] ; clk      ;
; N/A           ; None        ; -4.417 ns ; i[2]    ; A[2] ; clk      ;
; N/A           ; None        ; -4.769 ns ; i[6]    ; A[6] ; clk      ;
; N/A           ; None        ; -4.772 ns ; i[6]    ; B[6] ; clk      ;
; N/A           ; None        ; -5.368 ns ; rwba[0] ; C[0] ; clk      ;
; N/A           ; None        ; -5.368 ns ; rwba[0] ; C[1] ; clk      ;
; N/A           ; None        ; -5.368 ns ; rwba[0] ; C[2] ; clk      ;
; N/A           ; None        ; -5.368 ns ; rwba[0] ; C[3] ; clk      ;
; N/A           ; None        ; -5.368 ns ; rwba[0] ; C[4] ; clk      ;
; N/A           ; None        ; -5.510 ns ; rwba[0] ; B[0] ; clk      ;
; N/A           ; None        ; -5.510 ns ; rwba[0] ; B[1] ; clk      ;
; N/A           ; None        ; -5.510 ns ; rwba[0] ; B[2] ; clk      ;
; N/A           ; None        ; -5.510 ns ; rwba[0] ; B[3] ; clk      ;
; N/A           ; None        ; -5.780 ns ; rwba[1] ; B[0] ; clk      ;
; N/A           ; None        ; -5.780 ns ; rwba[1] ; B[1] ; clk      ;
; N/A           ; None        ; -5.780 ns ; rwba[1] ; B[2] ; clk      ;
; N/A           ; None        ; -5.780 ns ; rwba[1] ; B[3] ; clk      ;
; N/A           ; None        ; -5.803 ns ; rwba[1] ; C[0] ; clk      ;
; N/A           ; None        ; -5.803 ns ; rwba[1] ; C[1] ; clk      ;
; N/A           ; None        ; -5.803 ns ; rwba[1] ; C[2] ; clk      ;
; N/A           ; None        ; -5.803 ns ; rwba[1] ; C[3] ; clk      ;
; N/A           ; None        ; -5.803 ns ; rwba[1] ; C[4] ; clk      ;
; N/A           ; None        ; -6.409 ns ; rwba[0] ; C[5] ; clk      ;
; N/A           ; None        ; -6.409 ns ; rwba[0] ; C[6] ; clk      ;
; N/A           ; None        ; -6.409 ns ; rwba[0] ; C[7] ; clk      ;
; N/A           ; None        ; -6.442 ns ; rwba[0] ; A[0] ; clk      ;
; N/A           ; None        ; -6.442 ns ; rwba[0] ; A[1] ; clk      ;
; N/A           ; None        ; -6.442 ns ; rwba[0] ; A[2] ; clk      ;
; N/A           ; None        ; -6.442 ns ; rwba[0] ; A[3] ; clk      ;
; N/A           ; None        ; -6.442 ns ; rwba[0] ; A[4] ; clk      ;
; N/A           ; None        ; -6.442 ns ; rwba[0] ; A[5] ; clk      ;
; N/A           ; None        ; -6.442 ns ; rwba[0] ; A[6] ; clk      ;
; N/A           ; None        ; -6.442 ns ; rwba[0] ; A[7] ; clk      ;
; N/A           ; None        ; -6.504 ns ; rwba[0] ; B[4] ; clk      ;
; N/A           ; None        ; -6.504 ns ; rwba[0] ; B[5] ; clk      ;
; N/A           ; None        ; -6.504 ns ; rwba[0] ; B[6] ; clk      ;
; N/A           ; None        ; -6.504 ns ; rwba[0] ; B[7] ; clk      ;
; N/A           ; None        ; -6.774 ns ; rwba[1] ; B[4] ; clk      ;
; N/A           ; None        ; -6.774 ns ; rwba[1] ; B[5] ; clk      ;
; N/A           ; None        ; -6.774 ns ; rwba[1] ; B[6] ; clk      ;
; N/A           ; None        ; -6.774 ns ; rwba[1] ; B[7] ; clk      ;
; N/A           ; None        ; -6.837 ns ; rwba[1] ; A[0] ; clk      ;
; N/A           ; None        ; -6.837 ns ; rwba[1] ; A[1] ; clk      ;
; N/A           ; None        ; -6.837 ns ; rwba[1] ; A[2] ; clk      ;
; N/A           ; None        ; -6.837 ns ; rwba[1] ; A[3] ; clk      ;
; N/A           ; None        ; -6.837 ns ; rwba[1] ; A[4] ; clk      ;
; N/A           ; None        ; -6.837 ns ; rwba[1] ; A[5] ; clk      ;
; N/A           ; None        ; -6.837 ns ; rwba[1] ; A[6] ; clk      ;
; N/A           ; None        ; -6.837 ns ; rwba[1] ; A[7] ; clk      ;
; N/A           ; None        ; -6.844 ns ; rwba[1] ; C[5] ; clk      ;
; N/A           ; None        ; -6.844 ns ; rwba[1] ; C[6] ; clk      ;
; N/A           ; None        ; -6.844 ns ; rwba[1] ; C[7] ; clk      ;
+---------------+-------------+-----------+---------+------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 26 14:14:50 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off reg_group -c reg_group --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "C[5]" (data pin = "rwba[1]", clock pin = "clk") is 7.110 ns
    Info: + Longest pin to register delay is 9.885 ns
        Info: 1: + IC(0.000 ns) + CELL(0.965 ns) = 0.965 ns; Loc. = PIN_3; Fanout = 11; PIN Node = 'rwba[1]'
        Info: 2: + IC(6.494 ns) + CELL(0.206 ns) = 7.665 ns; Loc. = LCCOMB_X1_Y2_N18; Fanout = 8; COMB Node = 'Decoder0~0'
        Info: 3: + IC(1.365 ns) + CELL(0.855 ns) = 9.885 ns; Loc. = LCFF_X3_Y4_N17; Fanout = 2; REG Node = 'C[5]'
        Info: Total cell delay = 2.026 ns ( 20.50 % )
        Info: Total interconnect delay = 7.859 ns ( 79.50 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.735 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.826 ns) + CELL(0.666 ns) = 2.735 ns; Loc. = LCFF_X3_Y4_N17; Fanout = 2; REG Node = 'C[5]'
        Info: Total cell delay = 1.766 ns ( 64.57 % )
        Info: Total interconnect delay = 0.969 ns ( 35.43 % )
Info: tco from clock "clk" to destination pin "d[1]" through register "B[1]" is 13.487 ns
    Info: + Longest clock path from clock "clk" to source register is 2.742 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.833 ns) + CELL(0.666 ns) = 2.742 ns; Loc. = LCFF_X1_Y2_N7; Fanout = 2; REG Node = 'B[1]'
        Info: Total cell delay = 1.766 ns ( 64.41 % )
        Info: Total interconnect delay = 0.976 ns ( 35.59 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 10.441 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X1_Y2_N7; Fanout = 2; REG Node = 'B[1]'
        Info: 2: + IC(1.531 ns) + CELL(0.206 ns) = 1.737 ns; Loc. = LCCOMB_X3_Y3_N10; Fanout = 1; COMB Node = 'Mux14~0'
        Info: 3: + IC(1.364 ns) + CELL(0.206 ns) = 3.307 ns; Loc. = LCCOMB_X1_Y2_N12; Fanout = 1; COMB Node = 'Mux14~1'
        Info: 4: + IC(4.078 ns) + CELL(3.056 ns) = 10.441 ns; Loc. = PIN_92; Fanout = 0; PIN Node = 'd[1]'
        Info: Total cell delay = 3.468 ns ( 33.22 % )
        Info: Total interconnect delay = 6.973 ns ( 66.78 % )
Info: Longest tpd from source pin "rwba[0]" to destination pin "d[1]" is 16.353 ns
    Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_25; Fanout = 11; PIN Node = 'rwba[0]'
    Info: 2: + IC(6.115 ns) + CELL(0.589 ns) = 7.649 ns; Loc. = LCCOMB_X3_Y3_N10; Fanout = 1; COMB Node = 'Mux14~0'
    Info: 3: + IC(1.364 ns) + CELL(0.206 ns) = 9.219 ns; Loc. = LCCOMB_X1_Y2_N12; Fanout = 1; COMB Node = 'Mux14~1'
    Info: 4: + IC(4.078 ns) + CELL(3.056 ns) = 16.353 ns; Loc. = PIN_92; Fanout = 0; PIN Node = 'd[1]'
    Info: Total cell delay = 4.796 ns ( 29.33 % )
    Info: Total interconnect delay = 11.557 ns ( 70.67 % )
Info: th for register "B[0]" (data pin = "i[0]", clock pin = "clk") is 0.479 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.742 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.833 ns) + CELL(0.666 ns) = 2.742 ns; Loc. = LCFF_X1_Y2_N11; Fanout = 2; REG Node = 'B[0]'
        Info: Total cell delay = 1.766 ns ( 64.41 % )
        Info: Total interconnect delay = 0.976 ns ( 35.59 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 2.569 ns
        Info: 1: + IC(0.000 ns) + CELL(1.090 ns) = 1.090 ns; Loc. = PIN_18; Fanout = 3; PIN Node = 'i[0]'
        Info: 2: + IC(1.019 ns) + CELL(0.460 ns) = 2.569 ns; Loc. = LCFF_X1_Y2_N11; Fanout = 2; REG Node = 'B[0]'
        Info: Total cell delay = 1.550 ns ( 60.33 % )
        Info: Total interconnect delay = 1.019 ns ( 39.67 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 193 megabytes
    Info: Processing ended: Sat Nov 26 14:14:51 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


