---
layout: post
title: "C6678之DDR3接口"
date: 2024-04-05 20:18:48 +0800
description: "1、简介DDR3内存控制器用于连接符合JESD79-3C标准的SDRAM设备。不支持DDR1 SDR"
keywords: "ddr3接口定义"
categories: ['C']
tags: ['无标签']
artid: "88140199"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=88140199
    alt: "C6678之DDR3接口"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=88140199
featuredImagePreview: https://bing.ee123.net/img/rand?artid=88140199
---

<div class="blog-content-box">
 <div class="article-header-box">
  <div class="article-header">
   <div class="article-title-box">
    <h1 class="title-article" id="articleContentId">
     C6678之DDR3接口
    </h1>
   </div>
  </div>
 </div>
 <article class="baidu_pl">
  <div class="article_content clearfix" id="article_content">
   <link href="../../assets/css/kdoc_html_views-1a98987dfd.css" rel="stylesheet"/>
   <link href="../../assets/css/ck_htmledit_views-704d5b9767.css" rel="stylesheet"/>
   <div class="markdown_views prism-atom-one-dark" id="content_views">
    <svg style="display: none;" xmlns="http://www.w3.org/2000/svg">
     <path d="M5,0 0,2.5 5,5z" id="raphael-marker-block" stroke-linecap="round" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);">
     </path>
    </svg>
    <h2>
     <a id="1_2">
     </a>
     1、简介
    </h2>
    <p>
     DDR3内存控制器用于连接符合JESD79-3C标准的SDRAM设备。不支持DDR1 SDRAM，DDR2 SDRAM，SDR SDRAM，SBSRAM和异步存储器等存储器类型。
    </p>
    <h2>
     <a id="2_6">
     </a>
     2、接口特性
    </h2>
    <p>
     ①支持JEDEC标准JESD79-3C - DDR3兼容设备
     <br/>
     ②最大33位地址，8GB地址空间
     <br/>
     ③支持16/32/64位数据总线宽度
     <br/>
     ④CAS延迟：5,6,7,8,9,10和11
     <br/>
     ⑤1,2,4和8个Bank
     <br/>
     ⑥Burst Length: 8
     <br/>
     ⑦Burst Type: 顺序
     <br/>
     ⑧通过一个或两个片选提供8GB地址空间
     <br/>
     ⑨页大小：256,512,1024和2048字
     <br/>
     ⑩SDRAM从复位或配置更改自动初始化
     <br/>
     ⑩支持自刷新模式
     <br/>
     ⑩优先刷新调度
     <br/>
     ⑩可编程SDRAM刷新率和积压计数器
     <br/>
     ⑩可编程SDRAM时序参数
     <br/>
     ⑩大端和小端模式
     <br/>
     ⑩ECC在SDRAM数据总线上
     <br/>
     ⑩每64位数据量的8位ECC，无额外的周期延迟
     <br/>
     ⑩支持两种延迟类
     <br/>
     ⑩不支持UDIMM地址镜像
    </p>
    <h2>
     <a id="3_28">
     </a>
     3、外围架构
    </h2>
    <h3>
     <a id="31_30">
     </a>
     3.1、时钟接口
    </h3>
    <p>
     DDR3控制器有两种时钟方案
     <br/>
     1、用于驱动DDR3控制器的时钟方案和用于驱动DDR3 I / O接口的时钟方案。
     <br/>
     2、DDR3控制器由DSP / 2时钟域提供时钟。 I / O接口由DDR3内存时钟驱动（数据速率的一半）。
    </p>
    <h3>
     <a id="32_36">
     </a>
     3.2、信号定义
    </h3>
    <p>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/blog_migrate/70efeb1210837600cfe226135839891c.png"/>
    </p>
    <h2>
     <a id="4_40">
     </a>
     4、布局拓扑
    </h2>
    <h3>
     <a id="41_T_42">
     </a>
     4.1 T型拓扑
    </h3>
    <p>
     <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/blog_migrate/e1fbcac59eb651c0a023672ddfbd2438.png">
      <br/>
      T型拓扑缺点：无法做到完全等长，限制带宽。
      <br/>
      4.2 Fly-By拓扑
      <br/>
      DDR3 fly-by架构为控制和地址信号的布局和布线提供了便利。在这种拓扑结构中，来自DSP DDR3控制器的每个相应信号从一个SDRAM顺序路由到下一个SDRAM，从而消除了与先前在DDR2设计中看到的任何短截线相关的反射。
      <br/>
      <img alt="在这里插入图片描述" src="https://i-blog.csdnimg.cn/blog_migrate/078dbd3181bffa2c80a23abc609dbc2e.png">
       <br/>
       缺点：DDR3设计采用fly-by拓扑的不利方面是DSP DDR3控制器到SDRAM的诱导延迟。 实际上，每个SDRAM的延迟都不同。 通过读写均衡处理不同控制器到DRAM长度的校正或补偿
       <br/>
       注意事项：
       <br/>
       1、 控制信号是点对多点，终止于VTT
       <br/>
       2、 时钟网络是点对多点和终端（与控制，命令或地址网络不同）。
       <br/>
       3、 数据网是点对点的
       <br/>
       4、 地址/命令网络是点对多点，并以终端端接到VTT。
      </img>
     </img>
    </p>
    <h2>
     <a id="5_56">
     </a>
     5、校准
    </h2>
    <p>
     ZQ校准旨在控制SDRAM的片上终结（ODT）值和输出驱动器（分别为RTT和RON）。 ZQ校准不是DSP的可控特性。 它使用精密（≤1％容差）240Ω电阻器控制。
    </p>
   </div>
   <link href="../../assets/css/markdown_views-a5d25dd831.css" rel="stylesheet"/>
   <link href="../../assets/css/style-e504d6a974.css" rel="stylesheet"/>
  </div>
 </article>
 <p alt="68747470733a2f2f626c6f67:2e6373646e2e6e65742f77656978696e5f3432353634373735:2f61727469636c652f64657461696c732f3838313430313939" class_="artid" style="display:none">
 </p>
</div>


