学生姓名：解雲暄                         专业：信息安全                           学号：3190105871      <br />同组学生姓名：郭长洁                  指导老师：蔡铭   <br />实验地点：紫金港东四 - 509         实验日期：2020 年 12 月 7 日


## 1 实验原理

### 1.1 四位二进制同步计数器
根据四位二进制同步计数器的状态表（Q 与 D 的关系）推出激励函数：
![image.png](./assets/1608547517325-c47f0879-03e1-4bc2-9e99-293e4c5f35b4.png)
![image.png](./assets/1608553043501-1e40a87d-5f28-44e5-bba3-4dd20d70d9a4.png)
设计电路原理图：
![image.png](./assets/1608553060605-ca39c365-3e69-4be4-94ef-111c96559719.png)


### 1.2 可逆二进制同步计数器
可逆二进制同步计数器通过控制端S选择正向或者反向计数。<br />S = 1 时，正向计数；<br />S = 0 时，反向计数，各触发器逻辑表达式如下：
![image.png](./assets/1608553262746-f6a617c7-092d-4970-be1f-d4ca0966e60e.png)


### 1.3 分频器
50MHz 信号通过 25,000,000 次分频后，得到 1Hz 的脉冲方波，作为计数器的脉冲输入：
```verilog
module counter_1s(clk, clk_1s);
input wire clk;
output reg clk_1s;
reg [31:0] cnt;
always @ (posedge clk) begin
   if (cnt < 25_000_000) begin
       cnt <= cnt + 1;
   end else begin
       cnt <= 0;
       clk_1s <= ~clk_1s;
   end
end
endmodule
```


## 2 实验步骤与结果

### 2.1 设计 4 位二进制同步计数器
新建工程 MyCounter，新建 Schematic 文件 Counter4b，绘制原理图如下：
![image.png](./assets/1608553060605-ca39c365-3e69-4be4-94ef-111c96559719.png)
对模块进行仿真，设计激励代码如下：
![image.png](./assets/1608553751734-fe3b2a7e-d474-4ea9-949d-c72ea79696c1.png)
仿真得到波形结果如下：
![image.png](./assets/1608553768830-6293416e-85f6-4eb8-86fb-bcf41719b083.png)
可见，四位二进制同步计数器的设计是与预期相符的。

新建 Verilog 文件 clk_1s，编写代码如下：
![image.png](./assets/1608554137015-31606c93-f9fe-4dcf-aa90-1f8fbb13205b.png)

新建 Verilog 文件 Top，根据“分频器设计”程序得到1s时钟，显示在1位数码管上。RC显示在LED灯上。代码如下：
![image.png](./assets/1608554181086-bafe2514-21b2-4a90-883a-265d135de036.png)
其中我们调用了之前实验实现的 DispNumber_sch 模块。<br />设置引脚约束如下：
![image.png](./assets/1608554255599-a9317b26-df0f-428b-8fbd-cf38f8e634fb.png)


### 2.2 设计 16 位可逆二进制同步计数器
新建工程 MyRevCounter，新建 Verilog 文件 RevCounter，设计代码如下：
![image.png](./assets/1608560370499-e4253d20-1256-46fe-a2ce-abeb15b5494d.png)
仿真得到波形结果如下：
![image.png](./assets/1608560432328-3b9a9586-8a86-4614-aa54-945eeafd98bf.png)
新建 Verilog 文件 Top，设计代码如下：
![image.png](./assets/1608560466381-82e7bc54-8f76-487f-829b-29df017b3b7a.png)
其中，clk_100ms 是 100ms 时钟模块：
![image.png](./assets/1608562422070-d1ee8b74-ead5-46a6-a438-7ec68a00a7e4.png)
设置引脚约束如下：
![image.png](./assets/1608562451433-db002460-83bf-42c1-b01d-8aed3bee0af4.png)


### 2.3 实验结果
![image.png](./assets/1608562723065-80cdffc5-a4b7-4ca9-a5a7-074016057d52.png)
![image.png](./assets/1608562711902-973a0123-0e41-4c1b-b16d-f1c440fcca3d.png)
如图，我们测试了计数器的正序和逆序计数，并测试了跨越 0000 时 LED 灯闪亮。我们的设计结果满足实验预期的要求。


## 3 讨论与心得
经过本次实验，我更好地理解了时钟分频的含义。另外此次实验内容比较丰富，我对 Verilog 的语法有了更好的掌握。<br />本次实验过程中也发现了自己在理解以及 Verilog 语法方面存在的一些问题，经过搜索和向同学提问的方式增进了理解，改正了错误。
