# ex9

## 实验要求

使用 verilog，设计一个简单的十字路口交通灯控制器。交通灯分 东西 和 南北 两个方向，均通过数码管和指示灯指示当前的状态。
红灯时间 45s，绿灯时间 40s， 黄灯时间 5s。

交通灯控制器输入/输出引脚列表

下表中，左3为 当前计数值，右3为 下一个CLOCK到来时新模值

| 状态 | 东西方向指示 | 南北方向指示 | 东西-南北方向指示 | 东西方向指示 | 南北方向指示 | 东西-南北方向指示 |
| ---- | ------------ | ------------ | ----------------- | ------------ | ------------ | ----------------- |
| 初始 | 0            | 0            |                   | 45           | 40           | 红-绿             |
| 1    | 6            | 1            | 红-绿             | 5            | 5            | 红-黄             |
| 2    | 1            | 1            | 红-黄             | 40           | 45           | 绿-红             |
| 3    | 1            | 6            | 绿-红             | 5            | 5            | 黄-红             |
| 4    | 1            | 1            |                   | 45           | 40           | 红-绿             |

输入信号

| 序号 | 信号名称    | 位宽端口 | 类型 | 备注               |
| ---- | ----------- | -------- | ---- | ------------------ |
| 1    | clk         | 1        | I    | 系统时钟           |
| 2    | urgency     | 1        | I    | 系统紧急信号       |
| 3    | east_west   | 8        | I    | 东西方向时钟计数   |
| 4    | south_north | 8        | I    | 南北方向的时钟计数 |

输出信号
| 序号 | 信号名称 | 位宽端口 | 类型 | 备注       |
| ---- | -------- | -------- | ---- | ---------- |
| 1    | led      | 6        | O    | 交通指示灯 |

## 提问

### 提问1

对于以下代码，已知C1 C2 C3 为控制器发出的启动定时计数器，t1、t2、t3：的控制信号，W1、W2、W3 为定时计数器反馈给控制器的指示信号,计数器在计数过程中，相应的指示信号为0，计数结束时为 1

现在我写了一些 定时计数器 ，例如40计数器 module cnt40 (clk, enable, W) ，请问如何写一个 top.v 将各个.v代码组合在一起运行？

```v
module fsm_control (
    clk, reset,
    W1, W2, W3,
    C1, C2, C3,
    R1, Y1, G1,
    R2, Y2, G2
);
    input clk, reset;
    input W1, W2, W3;
    output R1, Y1, G1, R2, Y2, G2;
    output C1, C2, C3;
    
    wire C1, C2, C3;
    wire R1, Y1, G1, R2, Y2, G2;
    
    reg [1:0] state;
    
    parameter S0 = 2'b00,
              S1 = 2'b01,
              S2 = 2'b11,
              S3 = 2'b10;
              
    always @ (posedge clk) begin
        if (reset) state <= S0;
        else case (state)
            S0: begin
                if (W1 == 1) state <= S1;
                else state <= S0;
            end
            S1: begin
                if (W2 == 1) state <= S2;
                else state <= S1;
            end
            S2: begin
                if (W3 == 1) state <= S3;
                else state <= S2;
            end
            S3: begin
                if (W2 == 1) state <= S0;
                else state <= S3;
            end
        endcase
    end
    
    assign C1 = (state == S0) ? 1'b1 : 1'b0;
    assign C2 = (state == S1 || state == S3) ? 1'b1 : 1'b0;
    assign C3 = (state == S2) ? 1'b1 : 1'b0;
    
    assign G1 = (state == S0) ? 1'b1 : 1'b0;
    assign Y1 = (state == S1) ? 1'b1 : 1'b0;
    assign R1 = (state == S2 || state == S3) ? 1'b1 : 1'b0;
    
    assign G2 = (state == S2) ? 1'b1 : 1'b0;
    assign Y2 = (state == S3) ? 1'b1 : 1'b0;
    assign R2 = (state == S0 || state == S1) ? 1'b1 : 1'b0;

endmodule
```

您可以在 `fsm_control` 模块中添加一个名为 `state` 的输出端口，以显示当前的状态。下面是修改后的 `fsm_control` 模块代码：

```verilog
module fsm_control (
    input clk, reset,
    input W1, W2, W3,
    output reg [1:0] state,
    output R1, Y1, G1,
    output R2, Y2, G2,
    output C1, C2, C3
);

    wire C1, C2, C3;
    wire R1, Y1, G1, R2, Y2, G2;
    
    parameter S0 = 2'b00,
              S1 = 2'b01,
              S2 = 2'b11,
              S3 = 2'b10;
              
    always @ (posedge clk) begin
        if (reset) state <= S0;
        else case (state)
            S0: begin
                if (W1 == 1) state <= S1;
                else state <= S0;
            end
            S1: begin
                if (W2 == 1) state <= S2;
                else state <= S1;
            end
            S2: begin
                if (W3 == 1) state <= S3;
                else state <= S2;
            end
            S3: begin
                if (W2 == 1) state <= S0;
                else state <= S3;
            end
        endcase
    end
    
    assign C1 = (state == S0) ? 1'b1 : 1'b0;
    assign C2 = (state == S1 || state == S3) ? 1'b1 : 1'b0;
    assign C3 = (state == S2) ? 1'b1 : 1'b0;
    
    assign G1 = (state == S0) ? 1'b1 : 1'b0;
    assign Y1 = (state == S1) ? 1'b1 : 1'b0;
    assign R1 = (state == S2 || state == S3) ? 1'b1 : 1'b0;
    
    assign G2 = (state == S2) ? 1'b1 : 1'b0;
    assign Y2 = (state == S3) ? 1'b1 : 1'b0;
    assign R2 = (state == S0 || state == S1) ? 1'b1 : 1'b0;

endmodule
```

在这个修改后的版本中，我们添加了一个名为 `state` 的输出端口，并将其类型定义为 `reg [1:0]`。我们还在 `always` 块中更新了 `state` 的值，以显示当前的状态。

您还需要在顶层模块 `top.v` 中添加一个名为 `state` 的输出端口，并将其连接到 `fsm_control` 模块的 `state` 输出端口。下面是修改后的 `top.v` 模块代码：

```verilog
module top (
    input clk,
    input reset,
    output reg [5:0] led,
    output reg [5:0] state
);

    wire C[5:0];
    
    fsm_control fsm_control_inst (
        .clk(clk),
        .reset(reset),
        .W(C),
        .C(C),
        .led(led),
        .state(state)
    );
    
endmodule
```

在这个修改后的版本中，我们添加了一个名为 `state` 的输出端口，并将其类型定义为 `reg [5:0]`。我们还将其连接到 `fsm_control` 模块的 `state` 输出端口。

### 提问2

使用 verilog，按照减法计数器原理，设计一个简单的十字路口交通灯控制程序，请给出实例代码。
交通灯分 east_west 和 south_north 表示，分别输出当前的状态:绿灯00、黄灯01、红灯10
倒计时： 红灯时间 45s，绿灯时间 40s， 黄灯时间 5s。
输入包含 clk, urgency以及其他需要使用的输入
east_west, south_north

交通灯控制器输入/输出引脚列表

下表中，左3为 当前计数值，右3为 下一个CLOCK到来时新模值

| 状态 | 东西方向指示 | 南北方向指示 | 东西-南北方向指示 | 东西方向指示 | 南北方向指示 | 东西-南北方向指示 |
| ---- | ------------ | ------------ | ----------------- | ------------ | ------------ | ----------------- |
| 初始 | 0            | 0            |                   | 45           | 40           | 红-绿             |
| 1    | 0            | 1            | 红-绿             | 5            | 5            | 红-黄             |
| 2    | 1            | 1            | 红-黄             | 40           | 45           | 绿-红             |
| 3    | 1            | 0            | 绿-红             | 5            | 5            | 黄-红             |
| 4    | 1            | 1            |                   | 45           | 40           | 红-绿             |

是的，我可以帮助您编写一个简单的 Verilog 程序来实现您描述的十字路口交通灯控制。这是一个简单的例子，您可以根据您的需求进行修改：

```verilog
module traffic_light_controller(
    input clk,
    input urgency,
    output reg [1:0] east_west,
    output reg [1:0] south_north
);

// 计数器
reg [7:0] counter;
// 状态
reg [1:0] state;

// 状态转换
always @ (posedge clk) begin
    if (counter == 0) begin
        case (state)
            2'b00: begin
                state <= 2'b01;
                counter <= 45;
                east_west <= 2'b10;
                south_north <= 2'b00;
            end
            2'b01: begin
                state <= 2'b10;
                counter <= 5;
                east_west <= 2'b10;
                south_north <= 2'b01;
            end
            2'b10: begin
                state <= 2'b11;
                counter <= 40;
                east_west <= 2'b00;
                south_north <= 2'b10;
            end
            2'b11: begin
                state <= 2'b00;
                counter <= 5;
                east_west <= 2'b01;
                south_north <= 2'b10;
            end
        endcase
    end else begin
        counter <= counter - 1;
    end
end

endmodule
```

这个程序使用了一个计数器和一个状态变量来控制交通灯的状态转换。当计数器为零时，状态会根据当前状态进行转换，并更新计数器和交通灯指示灯的状态。否则，计数器会减一。

希望这个例子能够帮助您理解如何使用 Verilog 实现您描述的十字路口交通灯控制程序。

---

请修改程序，增加输出 countdown ，用于输出计数器的状态，作为红绿灯的倒计时

好的，我可以为您修改程序，增加一个名为 `countdown` 的输出，用于输出计数器的状态。下面是修改后的程序：

```verilog
module traffic_light_controller(
    input clk,
    input urgency,
    output reg [1:0] east_west,
    output reg [1:0] south_north,
    output reg [7:0] countdown
);

// 计数器
reg [7:0] counter;
// 状态
reg [1:0] state;

// 状态转换
always @ (posedge clk) begin
    if (counter == 0) begin
        case (state)
            2'b00: begin
                state <= 2'b01;
                counter <= 45;
                east_west <= 2'b10;
                south_north <= 2'b00;
            end
            2'b01: begin
                state <= 2'b10;
                counter <= 5;
                east_west <= 2'b10;
                south_north <= 2'b01;
            end
            2'b10: begin
                state <= 2'b11;
                counter <= 40;
                east_west <= 2'b00;
                south_north <= 2'b10;
            end
            2'b11: begin
                state <= 2'b00;
                counter <= 5;
                east_west <= 2'b01;
                south_north <= 2'b10;
            end
        endcase
    end else begin
        counter <= counter - 1;
    end

    // 更新倒计时输出
    countdown <= counter;
end

endmodule
```

在这个修改后的程序中，我增加了一个名为 `countdown` 的输出，并在状态转换的 always 块中更新了它的值。现在，您可以通过查看 `countdown` 输出来查看计数器的状态。

希望这个修改能够满足您的需求。
