TimeQuest Timing Analyzer report for CAPonce
Tue Jun 18 10:36:18 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CAPclk'
 13. Slow 1200mV 85C Model Setup: 'PCLK'
 14. Slow 1200mV 85C Model Setup: 'Z_1:DEPHASE|Qd[1]'
 15. Slow 1200mV 85C Model Hold: 'Z_1:DEPHASE|Qd[1]'
 16. Slow 1200mV 85C Model Hold: 'CAPclk'
 17. Slow 1200mV 85C Model Hold: 'PCLK'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'PCLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'CAPclk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'Z_1:DEPHASE|Qd[1]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CAPclk'
 33. Slow 1200mV 0C Model Setup: 'PCLK'
 34. Slow 1200mV 0C Model Setup: 'Z_1:DEPHASE|Qd[1]'
 35. Slow 1200mV 0C Model Hold: 'Z_1:DEPHASE|Qd[1]'
 36. Slow 1200mV 0C Model Hold: 'CAPclk'
 37. Slow 1200mV 0C Model Hold: 'PCLK'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'PCLK'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CAPclk'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'Z_1:DEPHASE|Qd[1]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'CAPclk'
 52. Fast 1200mV 0C Model Setup: 'Z_1:DEPHASE|Qd[1]'
 53. Fast 1200mV 0C Model Setup: 'PCLK'
 54. Fast 1200mV 0C Model Hold: 'Z_1:DEPHASE|Qd[1]'
 55. Fast 1200mV 0C Model Hold: 'CAPclk'
 56. Fast 1200mV 0C Model Hold: 'PCLK'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'PCLK'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'CAPclk'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'Z_1:DEPHASE|Qd[1]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; CAPonce                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16U484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; CAPclk            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CAPclk }            ;
; PCLK              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PCLK }              ;
; Z_1:DEPHASE|Qd[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Z_1:DEPHASE|Qd[1] } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 352.98 MHz ; 352.98 MHz      ; CAPclk     ;                                                               ;
; 682.13 MHz ; 250.0 MHz       ; PCLK       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CAPclk            ; -1.833 ; -37.049       ;
; PCLK              ; -0.233 ; -0.922        ;
; Z_1:DEPHASE|Qd[1] ; 0.153  ; 0.000         ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; Z_1:DEPHASE|Qd[1] ; 0.054 ; 0.000         ;
; CAPclk            ; 0.358 ; 0.000         ;
; PCLK              ; 0.362 ; 0.000         ;
+-------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; PCLK              ; -3.000 ; -15.000              ;
; CAPclk            ; -1.000 ; -28.000              ;
; Z_1:DEPHASE|Qd[1] ; -1.000 ; -1.000               ;
+-------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CAPclk'                                                                    ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.833 ; h_count[3]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 3.151      ;
; -1.833 ; h_count[3]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 3.151      ;
; -1.833 ; h_count[3]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 3.151      ;
; -1.829 ; h_count[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 3.147      ;
; -1.829 ; h_count[0]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 3.147      ;
; -1.829 ; h_count[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 3.147      ;
; -1.779 ; RAM_adr[1]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.714      ;
; -1.761 ; RAM_adr[1]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.696      ;
; -1.761 ; RAM_adr[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.696      ;
; -1.727 ; RAM_adr[1]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.662      ;
; -1.714 ; RAM_adr[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.649      ;
; -1.668 ; h_count[2]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 2.986      ;
; -1.668 ; h_count[2]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 2.986      ;
; -1.668 ; h_count[2]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 2.986      ;
; -1.662 ; h_count[4]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 2.980      ;
; -1.662 ; h_count[4]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 2.980      ;
; -1.662 ; h_count[4]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 2.980      ;
; -1.657 ; h_count[3]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.958      ;
; -1.657 ; RAM_adr[0]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.592      ;
; -1.653 ; h_count[0]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.954      ;
; -1.649 ; h_count[5]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 2.967      ;
; -1.649 ; h_count[5]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 2.967      ;
; -1.649 ; h_count[5]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 2.967      ;
; -1.647 ; h_count[3]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.948      ;
; -1.647 ; h_count[3]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.948      ;
; -1.647 ; h_count[3]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.948      ;
; -1.647 ; h_count[3]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.948      ;
; -1.647 ; h_count[3]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.948      ;
; -1.647 ; h_count[3]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.948      ;
; -1.647 ; h_count[3]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.948      ;
; -1.647 ; h_count[3]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.948      ;
; -1.647 ; h_count[3]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.948      ;
; -1.647 ; h_count[3]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.948      ;
; -1.647 ; h_count[3]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.948      ;
; -1.647 ; h_count[3]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.948      ;
; -1.646 ; RAM_adr[2]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.581      ;
; -1.643 ; h_count[0]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.944      ;
; -1.643 ; h_count[0]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.944      ;
; -1.643 ; h_count[0]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.944      ;
; -1.643 ; h_count[0]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.944      ;
; -1.643 ; h_count[0]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.944      ;
; -1.643 ; h_count[0]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.944      ;
; -1.643 ; h_count[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.944      ;
; -1.643 ; h_count[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.944      ;
; -1.643 ; h_count[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.944      ;
; -1.643 ; h_count[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.944      ;
; -1.643 ; h_count[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.944      ;
; -1.643 ; h_count[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.944      ;
; -1.641 ; RAM_adr[3]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.077     ; 2.559      ;
; -1.640 ; RAM_adr[3]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.575      ;
; -1.622 ; RAM_adr[3]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.557      ;
; -1.599 ; RAM_adr[2]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.534      ;
; -1.588 ; RAM_adr[3]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.523      ;
; -1.578 ; RAM_adr[4]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.077     ; 2.496      ;
; -1.542 ; h_count[1]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 2.860      ;
; -1.542 ; h_count[1]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 2.860      ;
; -1.542 ; h_count[1]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.323      ; 2.860      ;
; -1.542 ; RAM_adr[2]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.477      ;
; -1.532 ; RAM_adr[4]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.467      ;
; -1.527 ; RAM_adr[13] ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.095     ; 2.427      ;
; -1.526 ; RAM_adr[5]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.461      ;
; -1.509 ; h_count[0]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.443      ;
; -1.508 ; RAM_adr[5]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.443      ;
; -1.492 ; h_count[2]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.793      ;
; -1.492 ; RAM_adr[6]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.077     ; 2.410      ;
; -1.486 ; h_count[4]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.787      ;
; -1.485 ; RAM_adr[4]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.420      ;
; -1.482 ; h_count[2]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.783      ;
; -1.482 ; h_count[2]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.783      ;
; -1.482 ; h_count[2]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.783      ;
; -1.482 ; h_count[2]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.783      ;
; -1.482 ; h_count[2]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.783      ;
; -1.482 ; h_count[2]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.783      ;
; -1.482 ; h_count[2]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.783      ;
; -1.482 ; h_count[2]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.783      ;
; -1.482 ; h_count[2]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.783      ;
; -1.482 ; h_count[2]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.783      ;
; -1.482 ; h_count[2]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.783      ;
; -1.482 ; h_count[2]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.783      ;
; -1.479 ; RAM_adr[8]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.061     ; 2.413      ;
; -1.476 ; h_count[4]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.777      ;
; -1.476 ; h_count[4]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.777      ;
; -1.476 ; h_count[4]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.777      ;
; -1.476 ; h_count[4]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.777      ;
; -1.476 ; h_count[4]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.777      ;
; -1.476 ; h_count[4]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.777      ;
; -1.476 ; h_count[4]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.777      ;
; -1.476 ; h_count[4]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.777      ;
; -1.476 ; h_count[4]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.777      ;
; -1.476 ; h_count[4]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.777      ;
; -1.476 ; h_count[4]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.777      ;
; -1.476 ; h_count[4]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.777      ;
; -1.476 ; RAM_adr[0]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.077     ; 2.394      ;
; -1.474 ; RAM_adr[5]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.060     ; 2.409      ;
; -1.473 ; h_count[5]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.774      ;
; -1.465 ; RAM_adr[8]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.078     ; 2.382      ;
; -1.463 ; h_count[5]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.764      ;
; -1.463 ; h_count[5]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.764      ;
; -1.463 ; h_count[5]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.764      ;
; -1.463 ; h_count[5]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.306      ; 2.764      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PCLK'                                                                                  ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.233 ; takeTurn          ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.096      ; 0.824      ;
; -0.233 ; takeTurn          ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.096      ; 0.824      ;
; -0.228 ; takeTurn          ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.096      ; 0.819      ;
; -0.228 ; takeTurn          ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.096      ; 0.819      ;
; -0.099 ; QinReg[6]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.096      ; 0.690      ;
; -0.098 ; QinReg[4]         ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.096      ; 0.689      ;
; -0.098 ; QinReg[7]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.096      ; 0.689      ;
; -0.095 ; QinReg[5]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.096      ; 0.686      ;
; 0.246  ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qd[0] ; PCLK         ; PCLK        ; 1.000        ; -0.061     ; 0.688      ;
; 0.247  ; Z_1:DEPHASE|Qd[0] ; Z_1:DEPHASE|Qd[1] ; PCLK         ; PCLK        ; 1.000        ; -0.061     ; 0.687      ;
; 0.275  ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qt    ; PCLK         ; PCLK        ; 1.000        ; -0.061     ; 0.659      ;
; 0.275  ; takeTurn          ; takeTurn          ; PCLK         ; PCLK        ; 1.000        ; -0.061     ; 0.659      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Z_1:DEPHASE|Qd[1]'                                                        ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; 0.153 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 0.500        ; 0.725      ; 1.276      ;
; 0.691 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 1.000        ; 0.725      ; 1.238      ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Z_1:DEPHASE|Qd[1]'                                                         ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; 0.054 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 0.000        ; 0.773      ; 1.193      ;
; 0.592 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; -0.500       ; 0.773      ; 1.231      ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CAPclk'                                                                    ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; v_count[0]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 0.577      ;
; 0.397 ; v_count[0]  ; enawRAMclk  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 0.616      ;
; 0.553 ; RAM_adr[3]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.787      ;
; 0.554 ; RAM_adr[11] ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; RAM_adr[5]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.788      ;
; 0.555 ; RAM_adr[6]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.789      ;
; 0.557 ; RAM_adr[9]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; RAM_adr[7]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; RAM_adr[2]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.791      ;
; 0.558 ; RAM_adr[12] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; RAM_adr[4]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.792      ;
; 0.559 ; RAM_adr[10] ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.793      ;
; 0.573 ; RAM_adr[1]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.807      ;
; 0.573 ; h_count[4]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 0.792      ;
; 0.576 ; RAM_adr[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 0.810      ;
; 0.577 ; h_count[1]  ; h_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 0.796      ;
; 0.580 ; h_count[7]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 0.799      ;
; 0.705 ; h_count[5]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 0.924      ;
; 0.713 ; h_count[2]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 0.932      ;
; 0.716 ; h_count[3]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 0.935      ;
; 0.763 ; h_count[0]  ; h_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 0.982      ;
; 0.828 ; RAM_adr[3]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.062      ;
; 0.829 ; RAM_adr[5]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.063      ;
; 0.829 ; RAM_adr[11] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.063      ;
; 0.831 ; RAM_adr[9]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.065      ;
; 0.843 ; RAM_adr[6]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.077      ;
; 0.843 ; RAM_adr[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.077      ;
; 0.844 ; RAM_adr[2]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.078      ;
; 0.845 ; RAM_adr[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.079      ;
; 0.845 ; RAM_adr[4]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.079      ;
; 0.846 ; RAM_adr[10] ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.080      ;
; 0.846 ; RAM_adr[2]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.080      ;
; 0.847 ; RAM_adr[4]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.081      ;
; 0.847 ; RAM_adr[1]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.081      ;
; 0.848 ; RAM_adr[10] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.082      ;
; 0.851 ; h_count[1]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.070      ;
; 0.860 ; h_count[4]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.079      ;
; 0.876 ; h_count[8]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.095      ;
; 0.880 ; h_count[8]  ; h_count[8]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.099      ;
; 0.914 ; h_count[9]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.133      ;
; 0.938 ; RAM_adr[3]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.172      ;
; 0.939 ; RAM_adr[5]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.173      ;
; 0.940 ; RAM_adr[3]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.174      ;
; 0.941 ; RAM_adr[7]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.175      ;
; 0.941 ; RAM_adr[9]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.175      ;
; 0.943 ; RAM_adr[7]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.177      ;
; 0.943 ; RAM_adr[9]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.177      ;
; 0.955 ; RAM_adr[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.189      ;
; 0.955 ; RAM_adr[6]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.189      ;
; 0.956 ; RAM_adr[2]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.190      ;
; 0.957 ; RAM_adr[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.191      ;
; 0.957 ; RAM_adr[4]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.191      ;
; 0.957 ; RAM_adr[6]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.191      ;
; 0.957 ; RAM_adr[1]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.191      ;
; 0.958 ; RAM_adr[2]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.192      ;
; 0.959 ; RAM_adr[1]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.193      ;
; 0.961 ; h_count[1]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.180      ;
; 0.963 ; h_count[1]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.182      ;
; 0.964 ; h_count[7]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.183      ;
; 0.972 ; h_count[4]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.191      ;
; 0.988 ; h_count[0]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.063      ; 1.208      ;
; 0.988 ; h_count[0]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.063      ; 1.208      ;
; 0.990 ; h_count[3]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.209      ;
; 1.000 ; h_count[2]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.219      ;
; 1.002 ; h_count[2]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.221      ;
; 1.004 ; h_count[6]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.222      ;
; 1.016 ; RAM_adr[8]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.250      ;
; 1.018 ; RAM_adr[8]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.252      ;
; 1.031 ; h_count[1]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.063      ; 1.251      ;
; 1.031 ; h_count[1]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.063      ; 1.251      ;
; 1.033 ; h_count[0]  ; h_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.252      ;
; 1.035 ; h_count[0]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.254      ;
; 1.050 ; RAM_adr[3]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.284      ;
; 1.051 ; RAM_adr[5]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.285      ;
; 1.053 ; RAM_adr[7]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.287      ;
; 1.053 ; RAM_adr[5]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.287      ;
; 1.055 ; RAM_adr[7]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.289      ;
; 1.067 ; RAM_adr[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.301      ;
; 1.067 ; RAM_adr[6]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.301      ;
; 1.068 ; RAM_adr[2]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.302      ;
; 1.069 ; RAM_adr[0]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.303      ;
; 1.069 ; RAM_adr[4]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.303      ;
; 1.069 ; RAM_adr[6]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.303      ;
; 1.069 ; RAM_adr[1]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.303      ;
; 1.071 ; RAM_adr[4]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.305      ;
; 1.071 ; RAM_adr[1]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.305      ;
; 1.073 ; h_count[1]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.292      ;
; 1.084 ; h_count[4]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.303      ;
; 1.089 ; h_count[5]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.308      ;
; 1.100 ; h_count[3]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.319      ;
; 1.112 ; h_count[2]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.331      ;
; 1.116 ; h_count[6]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.061      ; 1.334      ;
; 1.128 ; RAM_adr[8]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.362      ;
; 1.130 ; RAM_adr[8]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.077      ; 1.364      ;
; 1.134 ; RAM_adr[14] ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 0.000        ; 0.078      ; 1.369      ;
; 1.145 ; h_count[0]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.364      ;
; 1.146 ; h_count[7]  ; h_count[8]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.365      ;
; 1.147 ; h_count[0]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.062      ; 1.366      ;
; 1.156 ; RAM_adr[8]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.078      ; 1.391      ;
; 1.159 ; h_count[9]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.063      ; 1.379      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PCLK'                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.362 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qt    ; PCLK         ; PCLK        ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; takeTurn          ; takeTurn          ; PCLK         ; PCLK        ; 0.000        ; 0.061      ; 0.580      ;
; 0.375 ; Z_1:DEPHASE|Qd[0] ; Z_1:DEPHASE|Qd[1] ; PCLK         ; PCLK        ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qd[0] ; PCLK         ; PCLK        ; 0.000        ; 0.061      ; 0.593      ;
; 0.696 ; QinReg[5]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.219      ; 0.592      ;
; 0.697 ; QinReg[4]         ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.219      ; 0.593      ;
; 0.698 ; QinReg[7]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.219      ; 0.594      ;
; 0.698 ; QinReg[6]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.219      ; 0.594      ;
; 0.822 ; takeTurn          ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.219      ; 0.718      ;
; 0.822 ; takeTurn          ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.219      ; 0.718      ;
; 0.823 ; takeTurn          ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.219      ; 0.719      ;
; 0.824 ; takeTurn          ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.219      ; 0.720      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PCLK'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; takeTurn                   ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[0]                 ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[1]                 ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[2]                 ;
; 0.097  ; 0.313        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[3]                 ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[4]                  ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[5]                  ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[6]                  ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[7]                  ;
; 0.144  ; 0.328        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; takeTurn                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; 0.318  ; 0.318        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK|combout              ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; dPCLK|datad                ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK~clkctrl|inclk[0]     ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK~clkctrl|outclk       ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[0]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[1]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[2]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[3]|clk             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[4]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[5]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[6]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[7]|clk              ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; takeTurn|clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|o               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qd[0]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qd[1]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qt|clk             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~inputclkctrl|outclk   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[4]                  ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[5]                  ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[6]                  ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[7]                  ;
; 0.453  ; 0.669        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; takeTurn                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|i               ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[0]                 ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[1]                 ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[2]                 ;
; 0.501  ; 0.685        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[3]                 ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~inputclkctrl|outclk   ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qd[0]|clk          ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qd[1]|clk          ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qt|clk             ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|o               ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[0]|clk             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[1]|clk             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[2]|clk             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[3]|clk             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[4]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[5]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[6]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[7]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; takeTurn|clk               ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; dPCLK|datad                ;
; 0.672  ; 0.672        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; dPCLK~clkctrl|inclk[0]     ;
; 0.672  ; 0.672        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; dPCLK~clkctrl|outclk       ;
; 0.681  ; 0.681        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; dPCLK|combout              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CAPclk'                                               ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; enawRAMclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[0]      ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[0]      ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[10]     ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[11]     ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[12]     ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[1]      ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[2]      ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[3]      ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[4]      ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[5]      ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[6]      ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[7]      ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[8]      ;
; 0.236  ; 0.452        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[9]      ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[13]     ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[14]     ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[15]     ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; enawRAMclk      ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[0]      ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[1]      ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[2]      ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[3]      ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[4]      ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[5]      ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[6]      ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[7]      ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[8]      ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[9]      ;
; 0.254  ; 0.470        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[0]      ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; enawRAMclk      ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[0]      ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[1]      ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[2]      ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[3]      ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[4]      ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[5]      ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[6]      ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[7]      ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[8]      ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[9]      ;
; 0.345  ; 0.529        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; v_count[0]      ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[13]     ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[14]     ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[15]     ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[0]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[10]     ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[11]     ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[12]     ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[1]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[2]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[3]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[4]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[5]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[6]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[7]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[8]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[9]      ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[8]|clk  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[0]|clk  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[10]|clk ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[11]|clk ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[12]|clk ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[1]|clk  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[2]|clk  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[3]|clk  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[4]|clk  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[5]|clk  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[6]|clk  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[7]|clk  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[9]|clk  ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[13]|clk ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[14]|clk ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[15]|clk ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Z_1:DEPHASE|Qd[1]'                                               ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; DEPHASE|Qd[1]|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; DEPHASE|Qd[1]|q ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk|clk      ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; CAPclk     ; 0.303 ; 0.438 ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.540 ; 0.939 ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; 0.282 ; 0.692 ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; 0.514 ; 0.919 ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; 0.287 ; 0.695 ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; 0.540 ; 0.939 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CAPclk     ; -0.089 ; -0.226 ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.102  ; -0.286 ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; 0.102  ; -0.286 ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; -0.121 ; -0.505 ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; 0.097  ; -0.290 ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; -0.147 ; -0.525 ; Rise       ; PCLK            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 3.363 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 6.764 ; 6.865 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 5.654 ; 5.619 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 5.484 ; 5.457 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 5.796 ; 5.774 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 5.468 ; 5.447 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 5.683 ; 5.648 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 5.458 ; 5.437 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 5.794 ; 5.771 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 5.654 ; 5.635 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 5.505 ; 5.479 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 5.678 ; 5.642 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 5.720 ; 5.684 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 5.459 ; 5.438 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 5.462 ; 5.439 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 5.488 ; 5.464 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 6.764 ; 6.865 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 5.695 ; 5.646 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 5.988 ; 5.957 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 6.432 ; 6.449 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 6.187 ; 6.167 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 6.168 ; 6.196 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 6.432 ; 6.449 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 6.158 ; 6.186 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 3.310 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 5.311 ; 5.290 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 5.500 ; 5.466 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 5.337 ; 5.309 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 5.637 ; 5.613 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 5.322 ; 5.300 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 5.529 ; 5.493 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 5.311 ; 5.290 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 5.634 ; 5.611 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 5.500 ; 5.480 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 5.356 ; 5.329 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 5.523 ; 5.486 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 5.563 ; 5.527 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 5.312 ; 5.290 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 5.315 ; 5.292 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 5.341 ; 5.316 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 6.617 ; 6.717 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 5.539 ; 5.490 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 5.821 ; 3.286 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 6.028 ; 6.028 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 6.049 ; 6.028 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 6.038 ; 6.064 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 6.291 ; 6.307 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 6.028 ; 6.054 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 389.41 MHz ; 389.41 MHz      ; CAPclk     ;                                                               ;
; 807.75 MHz ; 250.0 MHz       ; PCLK       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CAPclk            ; -1.568 ; -30.594       ;
; PCLK              ; -0.119 ; -0.467        ;
; Z_1:DEPHASE|Qd[1] ; 0.190  ; 0.000         ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; Z_1:DEPHASE|Qd[1] ; 0.039 ; 0.000         ;
; CAPclk            ; 0.313 ; 0.000         ;
; PCLK              ; 0.320 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; PCLK              ; -3.000 ; -15.000             ;
; CAPclk            ; -1.000 ; -28.000             ;
; Z_1:DEPHASE|Qd[1] ; -1.000 ; -1.000              ;
+-------------------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CAPclk'                                                                     ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.568 ; h_count[3]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.847      ;
; -1.568 ; h_count[3]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.847      ;
; -1.568 ; h_count[3]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.847      ;
; -1.564 ; h_count[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.843      ;
; -1.564 ; h_count[0]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.843      ;
; -1.564 ; h_count[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.843      ;
; -1.449 ; RAM_adr[1]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.392      ;
; -1.446 ; RAM_adr[1]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.389      ;
; -1.439 ; RAM_adr[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.382      ;
; -1.426 ; h_count[2]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.705      ;
; -1.426 ; h_count[2]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.705      ;
; -1.426 ; h_count[2]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.705      ;
; -1.413 ; h_count[4]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.692      ;
; -1.413 ; h_count[4]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.692      ;
; -1.413 ; h_count[4]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.692      ;
; -1.411 ; RAM_adr[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.354      ;
; -1.398 ; h_count[5]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.677      ;
; -1.398 ; h_count[5]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.677      ;
; -1.398 ; h_count[5]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.677      ;
; -1.397 ; h_count[3]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.661      ;
; -1.393 ; RAM_adr[1]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.336      ;
; -1.393 ; h_count[0]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.657      ;
; -1.391 ; h_count[3]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.655      ;
; -1.391 ; h_count[3]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.655      ;
; -1.391 ; h_count[3]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.655      ;
; -1.391 ; h_count[3]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.655      ;
; -1.391 ; h_count[3]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.655      ;
; -1.391 ; h_count[3]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.655      ;
; -1.391 ; h_count[3]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.655      ;
; -1.391 ; h_count[3]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.655      ;
; -1.391 ; h_count[3]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.655      ;
; -1.391 ; h_count[3]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.655      ;
; -1.391 ; h_count[3]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.655      ;
; -1.391 ; h_count[3]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.655      ;
; -1.387 ; h_count[0]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.651      ;
; -1.387 ; h_count[0]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.651      ;
; -1.387 ; h_count[0]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.651      ;
; -1.387 ; h_count[0]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.651      ;
; -1.387 ; h_count[0]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.651      ;
; -1.387 ; h_count[0]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.651      ;
; -1.387 ; h_count[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.651      ;
; -1.387 ; h_count[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.651      ;
; -1.387 ; h_count[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.651      ;
; -1.387 ; h_count[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.651      ;
; -1.387 ; h_count[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.651      ;
; -1.387 ; h_count[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.651      ;
; -1.365 ; RAM_adr[3]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.293      ;
; -1.361 ; RAM_adr[0]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.304      ;
; -1.340 ; RAM_adr[2]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.283      ;
; -1.328 ; RAM_adr[3]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.271      ;
; -1.325 ; RAM_adr[3]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.268      ;
; -1.312 ; RAM_adr[2]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.255      ;
; -1.310 ; h_count[1]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.589      ;
; -1.310 ; h_count[1]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.589      ;
; -1.310 ; h_count[1]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.284      ; 2.589      ;
; -1.306 ; RAM_adr[4]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.234      ;
; -1.272 ; RAM_adr[3]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.215      ;
; -1.262 ; RAM_adr[2]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.205      ;
; -1.255 ; h_count[2]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.519      ;
; -1.254 ; RAM_adr[13] ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.083     ; 2.166      ;
; -1.249 ; h_count[2]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.513      ;
; -1.249 ; h_count[2]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.513      ;
; -1.249 ; h_count[2]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.513      ;
; -1.249 ; h_count[2]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.513      ;
; -1.249 ; h_count[2]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.513      ;
; -1.249 ; h_count[2]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.513      ;
; -1.249 ; h_count[2]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.513      ;
; -1.249 ; h_count[2]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.513      ;
; -1.249 ; h_count[2]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.513      ;
; -1.249 ; h_count[2]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.513      ;
; -1.249 ; h_count[2]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.513      ;
; -1.249 ; h_count[2]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.513      ;
; -1.242 ; h_count[4]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.506      ;
; -1.241 ; RAM_adr[4]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.184      ;
; -1.236 ; h_count[4]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.500      ;
; -1.236 ; h_count[4]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.500      ;
; -1.236 ; h_count[4]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.500      ;
; -1.236 ; h_count[4]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.500      ;
; -1.236 ; h_count[4]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.500      ;
; -1.236 ; h_count[4]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.500      ;
; -1.236 ; h_count[4]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.500      ;
; -1.236 ; h_count[4]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.500      ;
; -1.236 ; h_count[4]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.500      ;
; -1.236 ; h_count[4]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.500      ;
; -1.236 ; h_count[4]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.500      ;
; -1.236 ; h_count[4]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.500      ;
; -1.234 ; RAM_adr[6]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.067     ; 2.162      ;
; -1.231 ; RAM_adr[5]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.174      ;
; -1.228 ; RAM_adr[5]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.052     ; 2.171      ;
; -1.227 ; h_count[5]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.491      ;
; -1.224 ; h_count[0]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.053     ; 2.166      ;
; -1.221 ; h_count[5]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.485      ;
; -1.221 ; h_count[5]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.485      ;
; -1.221 ; h_count[5]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.485      ;
; -1.221 ; h_count[5]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.485      ;
; -1.221 ; h_count[5]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.485      ;
; -1.221 ; h_count[5]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.485      ;
; -1.221 ; h_count[5]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.485      ;
; -1.221 ; h_count[5]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.485      ;
; -1.221 ; h_count[5]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.269      ; 2.485      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PCLK'                                                                                   ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.119 ; takeTurn          ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.126      ; 0.740      ;
; -0.118 ; takeTurn          ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.126      ; 0.739      ;
; -0.115 ; takeTurn          ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.126      ; 0.736      ;
; -0.115 ; takeTurn          ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.126      ; 0.736      ;
; 0.009  ; QinReg[6]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.126      ; 0.612      ;
; 0.010  ; QinReg[4]         ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.126      ; 0.611      ;
; 0.010  ; QinReg[7]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.126      ; 0.611      ;
; 0.013  ; QinReg[5]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.126      ; 0.608      ;
; 0.330  ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qd[0] ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 0.610      ;
; 0.331  ; Z_1:DEPHASE|Qd[0] ; Z_1:DEPHASE|Qd[1] ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 0.609      ;
; 0.357  ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qt    ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; takeTurn          ; takeTurn          ; PCLK         ; PCLK        ; 1.000        ; -0.055     ; 0.583      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Z_1:DEPHASE|Qd[1]'                                                         ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; 0.190 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 0.500        ; 0.658      ; 1.153      ;
; 0.729 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 1.000        ; 0.658      ; 1.114      ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Z_1:DEPHASE|Qd[1]'                                                          ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; 0.039 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 0.000        ; 0.701      ; 1.074      ;
; 0.577 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; -0.500       ; 0.701      ; 1.112      ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CAPclk'                                                                     ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; v_count[0]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.511      ;
; 0.355 ; v_count[0]  ; enawRAMclk  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.553      ;
; 0.498 ; RAM_adr[3]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.709      ;
; 0.499 ; RAM_adr[11] ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.710      ;
; 0.499 ; RAM_adr[5]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.710      ;
; 0.500 ; RAM_adr[6]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.711      ;
; 0.502 ; RAM_adr[9]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.713      ;
; 0.502 ; RAM_adr[7]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.713      ;
; 0.503 ; RAM_adr[2]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.714      ;
; 0.504 ; RAM_adr[10] ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.715      ;
; 0.504 ; RAM_adr[12] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.715      ;
; 0.504 ; RAM_adr[4]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.715      ;
; 0.517 ; RAM_adr[1]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.728      ;
; 0.517 ; RAM_adr[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.728      ;
; 0.517 ; h_count[4]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.715      ;
; 0.519 ; h_count[1]  ; h_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.717      ;
; 0.522 ; h_count[7]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.720      ;
; 0.642 ; h_count[5]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.840      ;
; 0.649 ; h_count[2]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.847      ;
; 0.655 ; h_count[3]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.853      ;
; 0.695 ; h_count[0]  ; h_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.893      ;
; 0.742 ; RAM_adr[3]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.953      ;
; 0.743 ; RAM_adr[5]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.954      ;
; 0.743 ; RAM_adr[11] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.954      ;
; 0.747 ; RAM_adr[9]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.958      ;
; 0.749 ; RAM_adr[6]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.960      ;
; 0.750 ; RAM_adr[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.961      ;
; 0.752 ; RAM_adr[2]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.963      ;
; 0.753 ; RAM_adr[10] ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.964      ;
; 0.753 ; RAM_adr[4]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.964      ;
; 0.757 ; RAM_adr[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.968      ;
; 0.759 ; RAM_adr[2]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.970      ;
; 0.760 ; RAM_adr[4]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.971      ;
; 0.760 ; RAM_adr[10] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.971      ;
; 0.762 ; RAM_adr[1]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 0.973      ;
; 0.764 ; h_count[1]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.962      ;
; 0.766 ; h_count[4]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.964      ;
; 0.777 ; h_count[8]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.975      ;
; 0.795 ; h_count[8]  ; h_count[8]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 0.993      ;
; 0.831 ; RAM_adr[3]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.042      ;
; 0.832 ; RAM_adr[5]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.043      ;
; 0.836 ; RAM_adr[7]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.047      ;
; 0.836 ; RAM_adr[9]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.047      ;
; 0.838 ; RAM_adr[3]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.049      ;
; 0.839 ; h_count[9]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.037      ;
; 0.843 ; RAM_adr[7]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.054      ;
; 0.843 ; RAM_adr[9]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.054      ;
; 0.845 ; RAM_adr[6]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.056      ;
; 0.846 ; RAM_adr[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.057      ;
; 0.848 ; RAM_adr[2]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.059      ;
; 0.849 ; RAM_adr[4]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.060      ;
; 0.851 ; RAM_adr[1]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.062      ;
; 0.852 ; RAM_adr[6]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.063      ;
; 0.853 ; h_count[1]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.051      ;
; 0.853 ; RAM_adr[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.064      ;
; 0.855 ; RAM_adr[2]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.066      ;
; 0.856 ; h_count[7]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.054      ;
; 0.858 ; RAM_adr[1]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.069      ;
; 0.860 ; h_count[1]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.058      ;
; 0.862 ; h_count[4]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.060      ;
; 0.898 ; h_count[2]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.096      ;
; 0.900 ; h_count[3]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.098      ;
; 0.902 ; h_count[0]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.101      ;
; 0.902 ; h_count[0]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.101      ;
; 0.904 ; h_count[6]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.053      ; 1.101      ;
; 0.905 ; h_count[2]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.103      ;
; 0.915 ; RAM_adr[8]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.126      ;
; 0.922 ; RAM_adr[8]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.133      ;
; 0.927 ; RAM_adr[3]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.138      ;
; 0.928 ; RAM_adr[5]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.139      ;
; 0.929 ; h_count[0]  ; h_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.127      ;
; 0.932 ; RAM_adr[7]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.143      ;
; 0.935 ; RAM_adr[5]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.146      ;
; 0.936 ; h_count[0]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.134      ;
; 0.936 ; h_count[1]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.135      ;
; 0.936 ; h_count[1]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.055      ; 1.135      ;
; 0.939 ; RAM_adr[7]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.150      ;
; 0.941 ; RAM_adr[6]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.152      ;
; 0.942 ; RAM_adr[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.153      ;
; 0.944 ; RAM_adr[2]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.155      ;
; 0.945 ; RAM_adr[4]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.156      ;
; 0.947 ; RAM_adr[1]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.158      ;
; 0.948 ; RAM_adr[6]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.159      ;
; 0.949 ; h_count[1]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.147      ;
; 0.949 ; RAM_adr[0]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.160      ;
; 0.952 ; RAM_adr[4]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.163      ;
; 0.954 ; RAM_adr[1]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.165      ;
; 0.958 ; h_count[4]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.156      ;
; 0.976 ; h_count[5]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.174      ;
; 0.985 ; h_count[3]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.183      ;
; 0.994 ; h_count[2]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.192      ;
; 1.000 ; h_count[6]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.053      ; 1.197      ;
; 1.011 ; RAM_adr[8]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.222      ;
; 1.018 ; RAM_adr[8]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.229      ;
; 1.023 ; RAM_adr[3]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.234      ;
; 1.024 ; RAM_adr[5]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.235      ;
; 1.025 ; h_count[0]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.223      ;
; 1.030 ; RAM_adr[3]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.241      ;
; 1.031 ; RAM_adr[5]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.067      ; 1.242      ;
; 1.032 ; h_count[0]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.054      ; 1.230      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PCLK'                                                                                   ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.320 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qt    ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; takeTurn          ; takeTurn          ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 0.519      ;
; 0.339 ; Z_1:DEPHASE|Qd[0] ; Z_1:DEPHASE|Qd[1] ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qd[0] ; PCLK         ; PCLK        ; 0.000        ; 0.055      ; 0.538      ;
; 0.636 ; QinReg[5]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.237      ; 0.537      ;
; 0.638 ; QinReg[4]         ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.237      ; 0.539      ;
; 0.639 ; QinReg[7]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.237      ; 0.540      ;
; 0.639 ; QinReg[6]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.237      ; 0.540      ;
; 0.738 ; takeTurn          ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.237      ; 0.639      ;
; 0.738 ; takeTurn          ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.237      ; 0.639      ;
; 0.739 ; takeTurn          ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.237      ; 0.640      ;
; 0.740 ; takeTurn          ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.237      ; 0.641      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PCLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; takeTurn                   ;
; 0.079  ; 0.295        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[0]                 ;
; 0.079  ; 0.295        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[1]                 ;
; 0.079  ; 0.295        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[2]                 ;
; 0.079  ; 0.295        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[3]                 ;
; 0.120  ; 0.304        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[4]                  ;
; 0.120  ; 0.304        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[5]                  ;
; 0.120  ; 0.304        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[6]                  ;
; 0.120  ; 0.304        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[7]                  ;
; 0.120  ; 0.304        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; takeTurn                   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK|combout              ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK~clkctrl|inclk[0]     ;
; 0.311  ; 0.311        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK~clkctrl|outclk       ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; dPCLK|datad                ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[0]|clk             ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[1]|clk             ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[2]|clk             ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[3]|clk             ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[4]|clk              ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[5]|clk              ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[6]|clk              ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[7]|clk              ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; takeTurn|clk               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|o               ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qd[0]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qd[1]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qt|clk             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~inputclkctrl|outclk   ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; 0.478  ; 0.694        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[4]                  ;
; 0.478  ; 0.694        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[5]                  ;
; 0.478  ; 0.694        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[6]                  ;
; 0.478  ; 0.694        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[7]                  ;
; 0.478  ; 0.694        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; takeTurn                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|i               ;
; 0.520  ; 0.704        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[0]                 ;
; 0.520  ; 0.704        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[1]                 ;
; 0.520  ; 0.704        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[2]                 ;
; 0.520  ; 0.704        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[3]                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~inputclkctrl|inclk[0] ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~inputclkctrl|outclk   ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qd[0]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qd[1]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qt|clk             ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|o               ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[0]|clk             ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[1]|clk             ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[2]|clk             ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[3]|clk             ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[4]|clk              ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[5]|clk              ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[6]|clk              ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[7]|clk              ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; takeTurn|clk               ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; dPCLK|datad                ;
; 0.688  ; 0.688        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; dPCLK~clkctrl|inclk[0]     ;
; 0.688  ; 0.688        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; dPCLK~clkctrl|outclk       ;
; 0.693  ; 0.693        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; dPCLK|combout              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CAPclk'                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; enawRAMclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[0]      ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[0]      ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[10]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[11]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[12]     ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[1]      ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[2]      ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[3]      ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[4]      ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[5]      ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[6]      ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[7]      ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[8]      ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[9]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; enawRAMclk      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[0]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[1]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[2]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[3]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[4]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[5]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[6]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[7]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[8]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[9]      ;
; 0.280  ; 0.496        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[0]      ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[13]     ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[14]     ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[15]     ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[13]     ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[14]     ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[15]     ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; enawRAMclk      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[0]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[1]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[2]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[3]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[4]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[5]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[6]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[7]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[8]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[9]      ;
; 0.320  ; 0.504        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; v_count[0]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[0]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[10]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[11]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[12]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[1]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[2]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[3]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[4]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[5]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[6]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[7]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[8]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[9]      ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[8]|clk  ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[0]|clk  ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[10]|clk ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[11]|clk ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[12]|clk ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[1]|clk  ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[2]|clk  ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[3]|clk  ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[4]|clk  ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[5]|clk  ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[6]|clk  ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[7]|clk  ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[9]|clk  ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; enawRAMclk|clk  ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; h_count[0]|clk  ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; h_count[1]|clk  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Z_1:DEPHASE|Qd[1]'                                                ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; DEPHASE|Qd[1]|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; DEPHASE|Qd[1]|q ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk|clk      ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; CAPclk     ; 0.361 ; 0.541 ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.412 ; 0.743 ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; 0.175 ; 0.513 ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; 0.392 ; 0.718 ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; 0.180 ; 0.517 ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; 0.412 ; 0.743 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CAPclk     ; -0.170 ; -0.350 ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.165  ; -0.158 ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; 0.165  ; -0.158 ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; -0.044 ; -0.357 ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; 0.160  ; -0.163 ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; -0.065 ; -0.381 ; Rise       ; PCLK            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 3.262 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 6.396 ; 6.474 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 5.282 ; 5.215 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 5.118 ; 5.069 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 5.404 ; 5.350 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 5.105 ; 5.062 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 5.310 ; 5.247 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 5.093 ; 5.052 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 5.407 ; 5.353 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 5.281 ; 5.225 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 5.140 ; 5.090 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 5.304 ; 5.234 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 5.326 ; 5.269 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 5.094 ; 5.051 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 5.098 ; 5.054 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 5.122 ; 5.077 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 6.396 ; 6.474 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 5.321 ; 5.246 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 5.603 ; 5.521 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 6.101 ; 6.097 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 5.866 ; 5.823 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 5.859 ; 5.873 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 6.101 ; 6.097 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 5.849 ; 5.863 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 3.215 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 4.965 ; 4.922 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 5.147 ; 5.081 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 4.988 ; 4.940 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 5.264 ; 5.210 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 4.977 ; 4.933 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 5.173 ; 5.111 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 4.965 ; 4.923 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 5.266 ; 5.212 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 5.146 ; 5.090 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 5.008 ; 4.958 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 5.167 ; 5.098 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 5.188 ; 5.131 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 4.965 ; 4.922 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 4.969 ; 4.925 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 4.993 ; 4.947 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 6.267 ; 6.344 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 5.183 ; 5.109 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 5.454 ; 3.154 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 5.731 ; 5.697 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 5.741 ; 5.697 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 5.741 ; 5.754 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 5.973 ; 5.969 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 5.731 ; 5.744 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CAPclk            ; -0.580 ; -8.727        ;
; Z_1:DEPHASE|Qd[1] ; 0.325  ; 0.000         ;
; PCLK              ; 0.351  ; 0.000         ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; Z_1:DEPHASE|Qd[1] ; 0.009 ; 0.000         ;
; CAPclk            ; 0.186 ; 0.000         ;
; PCLK              ; 0.193 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; PCLK              ; -3.000 ; -15.665             ;
; CAPclk            ; -1.000 ; -28.000             ;
; Z_1:DEPHASE|Qd[1] ; -1.000 ; -1.000              ;
+-------------------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CAPclk'                                                                     ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.580 ; RAM_adr[1]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.528      ;
; -0.568 ; RAM_adr[1]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.516      ;
; -0.558 ; RAM_adr[1]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.506      ;
; -0.554 ; RAM_adr[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.502      ;
; -0.551 ; h_count[0]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.724      ;
; -0.551 ; h_count[0]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.724      ;
; -0.551 ; h_count[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.724      ;
; -0.550 ; h_count[3]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.723      ;
; -0.550 ; h_count[3]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.723      ;
; -0.550 ; h_count[3]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.723      ;
; -0.532 ; RAM_adr[0]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.480      ;
; -0.508 ; RAM_adr[0]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.456      ;
; -0.497 ; RAM_adr[3]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.445      ;
; -0.491 ; RAM_adr[3]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.432      ;
; -0.487 ; RAM_adr[2]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.435      ;
; -0.485 ; RAM_adr[3]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.433      ;
; -0.475 ; RAM_adr[3]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.423      ;
; -0.465 ; RAM_adr[2]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.413      ;
; -0.463 ; h_count[4]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.636      ;
; -0.463 ; h_count[4]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.636      ;
; -0.463 ; h_count[4]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.636      ;
; -0.458 ; h_count[5]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.631      ;
; -0.458 ; h_count[5]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.631      ;
; -0.458 ; h_count[5]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.631      ;
; -0.455 ; h_count[2]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.628      ;
; -0.455 ; h_count[2]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.628      ;
; -0.455 ; h_count[2]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.628      ;
; -0.449 ; RAM_adr[4]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.390      ;
; -0.445 ; h_count[0]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.179      ; 1.611      ;
; -0.444 ; h_count[3]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.179      ; 1.610      ;
; -0.441 ; RAM_adr[2]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.389      ;
; -0.438 ; h_count[0]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.603      ;
; -0.438 ; h_count[0]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.603      ;
; -0.438 ; h_count[0]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.603      ;
; -0.438 ; h_count[0]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.603      ;
; -0.438 ; h_count[0]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.603      ;
; -0.438 ; h_count[0]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.603      ;
; -0.438 ; h_count[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.603      ;
; -0.438 ; h_count[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.603      ;
; -0.438 ; h_count[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.603      ;
; -0.438 ; h_count[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.603      ;
; -0.438 ; h_count[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.603      ;
; -0.438 ; h_count[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.603      ;
; -0.437 ; h_count[3]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.602      ;
; -0.437 ; h_count[3]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.602      ;
; -0.437 ; h_count[3]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.602      ;
; -0.437 ; h_count[3]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.602      ;
; -0.437 ; h_count[3]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.602      ;
; -0.437 ; h_count[3]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.602      ;
; -0.437 ; h_count[3]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.602      ;
; -0.437 ; h_count[3]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.602      ;
; -0.437 ; h_count[3]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.602      ;
; -0.437 ; h_count[3]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.602      ;
; -0.437 ; h_count[3]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.602      ;
; -0.437 ; h_count[3]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.602      ;
; -0.430 ; RAM_adr[5]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.378      ;
; -0.424 ; RAM_adr[13] ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.054     ; 1.357      ;
; -0.420 ; RAM_adr[4]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.368      ;
; -0.418 ; RAM_adr[5]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.366      ;
; -0.408 ; h_count[0]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.037     ; 1.358      ;
; -0.408 ; RAM_adr[5]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.356      ;
; -0.402 ; RAM_adr[0]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.343      ;
; -0.398 ; RAM_adr[4]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.346      ;
; -0.393 ; h_count[2]  ; h_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.342      ;
; -0.393 ; RAM_adr[6]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.334      ;
; -0.390 ; h_count[4]  ; h_count[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.038     ; 1.339      ;
; -0.389 ; h_count[1]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.562      ;
; -0.389 ; h_count[1]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.562      ;
; -0.389 ; h_count[1]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; 0.186      ; 1.562      ;
; -0.385 ; RAM_adr[2]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.326      ;
; -0.375 ; h_count[3]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.037     ; 1.325      ;
; -0.372 ; RAM_adr[4]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.320      ;
; -0.370 ; RAM_adr[8]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.318      ;
; -0.367 ; h_count[1]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.037     ; 1.317      ;
; -0.365 ; RAM_adr[7]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.313      ;
; -0.359 ; RAM_adr[1]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.300      ;
; -0.358 ; RAM_adr[8]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.046     ; 1.299      ;
; -0.357 ; h_count[4]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.179      ; 1.523      ;
; -0.353 ; RAM_adr[7]  ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.301      ;
; -0.352 ; h_count[5]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.179      ; 1.518      ;
; -0.351 ; RAM_adr[6]  ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.299      ;
; -0.351 ; RAM_adr[15] ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; -0.054     ; 1.284      ;
; -0.350 ; h_count[4]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.515      ;
; -0.350 ; h_count[4]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.515      ;
; -0.350 ; h_count[4]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.515      ;
; -0.350 ; h_count[4]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.515      ;
; -0.350 ; h_count[4]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.515      ;
; -0.350 ; h_count[4]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.515      ;
; -0.350 ; h_count[4]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.515      ;
; -0.350 ; h_count[4]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.515      ;
; -0.350 ; h_count[4]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.515      ;
; -0.350 ; h_count[4]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.515      ;
; -0.350 ; h_count[4]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.515      ;
; -0.350 ; h_count[4]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.515      ;
; -0.349 ; h_count[2]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.179      ; 1.515      ;
; -0.348 ; RAM_adr[8]  ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 1.000        ; -0.039     ; 1.296      ;
; -0.347 ; RAM_adr[13] ; RAM_adr[13] ; CAPclk       ; CAPclk      ; 1.000        ; -0.047     ; 1.287      ;
; -0.345 ; h_count[5]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.510      ;
; -0.345 ; h_count[5]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.510      ;
; -0.345 ; h_count[5]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 1.000        ; 0.178      ; 1.510      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Z_1:DEPHASE|Qd[1]'                                                         ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; 0.325 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 0.500        ; 0.403      ; 0.680      ;
; 0.844 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 1.000        ; 0.403      ; 0.661      ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PCLK'                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.351 ; takeTurn          ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.443      ;
; 0.353 ; takeTurn          ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.441      ;
; 0.356 ; takeTurn          ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.438      ;
; 0.357 ; takeTurn          ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.437      ;
; 0.419 ; QinReg[7]         ; QaddReg[3]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.375      ;
; 0.419 ; QinReg[6]         ; QaddReg[2]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.375      ;
; 0.421 ; QinReg[4]         ; QaddReg[0]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.373      ;
; 0.423 ; QinReg[5]         ; QaddReg[1]        ; PCLK         ; PCLK        ; 0.500        ; 0.307      ; 0.371      ;
; 0.579 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qd[0] ; PCLK         ; PCLK        ; 1.000        ; -0.036     ; 0.372      ;
; 0.580 ; Z_1:DEPHASE|Qd[0] ; Z_1:DEPHASE|Qd[1] ; PCLK         ; PCLK        ; 1.000        ; -0.036     ; 0.371      ;
; 0.591 ; takeTurn          ; takeTurn          ; PCLK         ; PCLK        ; 1.000        ; -0.037     ; 0.359      ;
; 0.592 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qt    ; PCLK         ; PCLK        ; 1.000        ; -0.036     ; 0.359      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Z_1:DEPHASE|Qd[1]'                                                          ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+
; 0.009 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; 0.000        ; 0.431      ; 0.639      ;
; 0.525 ; CAPclk    ; CAPclk  ; CAPclk       ; Z_1:DEPHASE|Qd[1] ; -0.500       ; 0.431      ; 0.655      ;
+-------+-----------+---------+--------------+-------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CAPclk'                                                                     ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; v_count[0]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.037      ; 0.307      ;
; 0.212 ; v_count[0]  ; enawRAMclk  ; CAPclk       ; CAPclk      ; 0.000        ; 0.037      ; 0.333      ;
; 0.293 ; RAM_adr[3]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.424      ;
; 0.294 ; RAM_adr[11] ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.425      ;
; 0.294 ; RAM_adr[5]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.425      ;
; 0.295 ; RAM_adr[9]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; RAM_adr[7]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; RAM_adr[6]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.426      ;
; 0.295 ; RAM_adr[2]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.426      ;
; 0.296 ; RAM_adr[10] ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; RAM_adr[12] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.427      ;
; 0.296 ; RAM_adr[4]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.427      ;
; 0.305 ; RAM_adr[1]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.436      ;
; 0.305 ; RAM_adr[0]  ; RAM_adr[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.436      ;
; 0.305 ; h_count[4]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.427      ;
; 0.307 ; h_count[1]  ; h_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.429      ;
; 0.309 ; h_count[7]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.431      ;
; 0.369 ; h_count[5]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.491      ;
; 0.375 ; h_count[2]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.497      ;
; 0.376 ; h_count[3]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.498      ;
; 0.398 ; h_count[0]  ; h_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.520      ;
; 0.442 ; RAM_adr[3]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.573      ;
; 0.443 ; RAM_adr[5]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.574      ;
; 0.443 ; RAM_adr[11] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.574      ;
; 0.444 ; RAM_adr[9]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.575      ;
; 0.452 ; RAM_adr[0]  ; RAM_adr[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.583      ;
; 0.453 ; RAM_adr[2]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.584      ;
; 0.453 ; RAM_adr[6]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.584      ;
; 0.454 ; RAM_adr[10] ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.585      ;
; 0.454 ; RAM_adr[4]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.585      ;
; 0.454 ; RAM_adr[1]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.585      ;
; 0.455 ; RAM_adr[0]  ; RAM_adr[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.586      ;
; 0.456 ; h_count[1]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; RAM_adr[2]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.587      ;
; 0.457 ; RAM_adr[4]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.588      ;
; 0.457 ; RAM_adr[10] ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.588      ;
; 0.463 ; h_count[4]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.585      ;
; 0.468 ; h_count[8]  ; h_count[8]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.590      ;
; 0.474 ; h_count[8]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.596      ;
; 0.480 ; h_count[9]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.602      ;
; 0.505 ; RAM_adr[3]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.636      ;
; 0.506 ; RAM_adr[5]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.637      ;
; 0.507 ; RAM_adr[7]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.638      ;
; 0.507 ; RAM_adr[9]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.638      ;
; 0.508 ; RAM_adr[3]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.639      ;
; 0.510 ; RAM_adr[7]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.641      ;
; 0.510 ; RAM_adr[9]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.641      ;
; 0.517 ; RAM_adr[1]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.648      ;
; 0.518 ; h_count[0]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.640      ;
; 0.518 ; RAM_adr[0]  ; RAM_adr[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.649      ;
; 0.519 ; h_count[1]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.641      ;
; 0.519 ; RAM_adr[2]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.650      ;
; 0.519 ; RAM_adr[6]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.650      ;
; 0.520 ; RAM_adr[1]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.651      ;
; 0.520 ; RAM_adr[4]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.651      ;
; 0.521 ; h_count[7]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.643      ;
; 0.521 ; RAM_adr[0]  ; RAM_adr[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.652      ;
; 0.522 ; h_count[0]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.644      ;
; 0.522 ; h_count[1]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.644      ;
; 0.522 ; RAM_adr[2]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.653      ;
; 0.522 ; RAM_adr[6]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.653      ;
; 0.525 ; h_count[3]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.647      ;
; 0.529 ; h_count[4]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.651      ;
; 0.533 ; h_count[2]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.655      ;
; 0.535 ; h_count[6]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; h_count[2]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.658      ;
; 0.538 ; RAM_adr[8]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.046      ; 0.668      ;
; 0.541 ; RAM_adr[8]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.046      ; 0.671      ;
; 0.545 ; h_count[1]  ; v_count[0]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.667      ;
; 0.547 ; h_count[0]  ; h_count[1]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.669      ;
; 0.549 ; h_count[1]  ; h_count[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.671      ;
; 0.550 ; h_count[0]  ; h_count[2]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.672      ;
; 0.571 ; RAM_adr[3]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.702      ;
; 0.572 ; RAM_adr[5]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.703      ;
; 0.573 ; RAM_adr[7]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.704      ;
; 0.575 ; RAM_adr[5]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.706      ;
; 0.576 ; RAM_adr[7]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.707      ;
; 0.581 ; h_count[5]  ; h_count[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.703      ;
; 0.583 ; RAM_adr[1]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.714      ;
; 0.584 ; RAM_adr[0]  ; RAM_adr[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.715      ;
; 0.585 ; h_count[1]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.707      ;
; 0.585 ; RAM_adr[2]  ; RAM_adr[7]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.716      ;
; 0.585 ; RAM_adr[6]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.716      ;
; 0.586 ; RAM_adr[1]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.717      ;
; 0.586 ; RAM_adr[4]  ; RAM_adr[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.717      ;
; 0.587 ; RAM_adr[0]  ; RAM_adr[6]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.718      ;
; 0.588 ; RAM_adr[6]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.719      ;
; 0.588 ; h_count[3]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.710      ;
; 0.589 ; RAM_adr[4]  ; RAM_adr[10] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.720      ;
; 0.591 ; RAM_adr[14] ; RAM_adr[14] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.722      ;
; 0.595 ; h_count[4]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.717      ;
; 0.599 ; h_count[2]  ; h_count[5]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.721      ;
; 0.600 ; RAM_adr[8]  ; RAM_adr[8]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.046      ; 0.730      ;
; 0.601 ; h_count[6]  ; h_count[9]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.037      ; 0.722      ;
; 0.604 ; RAM_adr[8]  ; RAM_adr[11] ; CAPclk       ; CAPclk      ; 0.000        ; 0.046      ; 0.734      ;
; 0.607 ; RAM_adr[8]  ; RAM_adr[12] ; CAPclk       ; CAPclk      ; 0.000        ; 0.046      ; 0.737      ;
; 0.610 ; h_count[7]  ; h_count[8]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.732      ;
; 0.612 ; RAM_adr[15] ; RAM_adr[15] ; CAPclk       ; CAPclk      ; 0.000        ; 0.047      ; 0.743      ;
; 0.613 ; h_count[0]  ; h_count[3]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.735      ;
; 0.616 ; h_count[0]  ; h_count[4]  ; CAPclk       ; CAPclk      ; 0.000        ; 0.038      ; 0.738      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PCLK'                                                                                   ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; takeTurn          ; takeTurn          ; PCLK         ; PCLK        ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; Z_1:DEPHASE|Qd[0] ; Z_1:DEPHASE|Qd[1] ; PCLK         ; PCLK        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qt    ; PCLK         ; PCLK        ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; Z_1:DEPHASE|Qt    ; Z_1:DEPHASE|Qd[0] ; PCLK         ; PCLK        ; 0.000        ; 0.036      ; 0.314      ;
; 0.328 ; QinReg[5]         ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.381      ; 0.313      ;
; 0.329 ; QinReg[4]         ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.381      ; 0.314      ;
; 0.331 ; QinReg[7]         ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.381      ; 0.316      ;
; 0.331 ; QinReg[6]         ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.381      ; 0.316      ;
; 0.401 ; takeTurn          ; QaddReg[1]        ; PCLK         ; PCLK        ; -0.500       ; 0.381      ; 0.386      ;
; 0.401 ; takeTurn          ; QaddReg[3]        ; PCLK         ; PCLK        ; -0.500       ; 0.381      ; 0.386      ;
; 0.401 ; takeTurn          ; QaddReg[2]        ; PCLK         ; PCLK        ; -0.500       ; 0.381      ; 0.386      ;
; 0.402 ; takeTurn          ; QaddReg[0]        ; PCLK         ; PCLK        ; -0.500       ; 0.381      ; 0.387      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PCLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Fall       ; QaddReg[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; QinReg[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; takeTurn                   ;
; -0.078 ; 0.138        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[0]                 ;
; -0.078 ; 0.138        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[1]                 ;
; -0.078 ; 0.138        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[2]                 ;
; -0.078 ; 0.138        ; 0.216          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[3]                 ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[4]                  ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[5]                  ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[6]                  ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; QinReg[7]                  ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; takeTurn                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|o               ;
; 0.119  ; 0.119        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK|combout              ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qd[0]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qd[1]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; DEPHASE|Qt|clk             ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; dPCLK|datad                ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~inputclkctrl|outclk   ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK~clkctrl|inclk[0]     ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; dPCLK~clkctrl|outclk       ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[0]|clk             ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[1]|clk             ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[2]|clk             ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QaddReg[3]|clk             ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[4]|clk              ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[5]|clk              ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[6]|clk              ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; QinReg[7]|clk              ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; PCLK  ; Fall       ; takeTurn|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|i               ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[4]                  ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[5]                  ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[6]                  ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; QinReg[7]                  ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; takeTurn                   ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[0]          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qd[1]          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; Z_1:DEPHASE|Qt             ;
; 0.678  ; 0.862        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[0]                 ;
; 0.678  ; 0.862        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[1]                 ;
; 0.678  ; 0.862        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[2]                 ;
; 0.678  ; 0.862        ; 0.184          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[3]                 ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[0]|clk             ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[1]|clk             ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[2]|clk             ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QaddReg[3]|clk             ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[4]|clk              ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[5]|clk              ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[6]|clk              ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; QinReg[7]|clk              ;
; 0.856  ; 0.856        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; takeTurn|clk               ;
; 0.866  ; 0.866        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; dPCLK~clkctrl|inclk[0]     ;
; 0.866  ; 0.866        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; dPCLK~clkctrl|outclk       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; dPCLK|datad                ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qd[0]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qd[1]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; DEPHASE|Qt|clk             ;
; 0.880  ; 0.880        ; 0.000          ; Low Pulse Width  ; PCLK  ; Fall       ; dPCLK|combout              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CAPclk'                                                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; RAM_adr[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; enawRAMclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; h_count[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CAPclk ; Fall       ; v_count[0]      ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[0]      ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[10]     ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[11]     ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[12]     ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[1]      ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[2]      ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[3]      ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[4]      ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[5]      ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[6]      ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[7]      ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[8]      ;
; 0.206  ; 0.422        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[9]      ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[13]     ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[14]     ;
; 0.207  ; 0.423        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; RAM_adr[15]     ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; enawRAMclk      ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[0]      ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[1]      ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[2]      ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[3]      ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[4]      ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[5]      ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[6]      ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[7]      ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[8]      ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; h_count[9]      ;
; 0.235  ; 0.451        ; 0.216          ; High Pulse Width ; CAPclk ; Fall       ; v_count[0]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[0]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[1]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[2]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[3]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[4]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[5]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[7]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[8]      ;
; 0.363  ; 0.547        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[9]      ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; enawRAMclk      ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; h_count[6]      ;
; 0.364  ; 0.548        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; v_count[0]      ;
; 0.390  ; 0.574        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[13]     ;
; 0.390  ; 0.574        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[14]     ;
; 0.390  ; 0.574        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[15]     ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[0]      ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[10]     ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[11]     ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[12]     ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[1]      ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[2]      ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[3]      ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[4]      ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[5]      ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[6]      ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[7]      ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[8]      ;
; 0.391  ; 0.575        ; 0.184          ; Low Pulse Width  ; CAPclk ; Fall       ; RAM_adr[9]      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[0]|clk  ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[10]|clk ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[11]|clk ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[12]|clk ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[1]|clk  ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[2]|clk  ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[3]|clk  ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[4]|clk  ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[5]|clk  ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[6]|clk  ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[7]|clk  ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[8]|clk  ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[9]|clk  ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[13]|clk ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[14]|clk ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; CAPclk ; Rise       ; RAM_adr[15]|clk ;
+--------+--------------+----------------+------------------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Z_1:DEPHASE|Qd[1]'                                                ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock             ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk          ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; DEPHASE|Qd[1]|q ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Z_1:DEPHASE|Qd[1] ; Rise       ; DEPHASE|Qd[1]|q ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; Z_1:DEPHASE|Qd[1] ; Rise       ; CAPclk|clk      ;
+--------+--------------+----------------+------------------+-------------------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; CAPclk     ; 0.146 ; 0.444 ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.271 ; 0.839 ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; 0.119 ; 0.672 ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; 0.256 ; 0.826 ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; 0.126 ; 0.678 ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; 0.271 ; 0.839 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CAPclk     ; -0.019 ; -0.323 ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.098  ; -0.443 ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; 0.098  ; -0.443 ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; -0.034 ; -0.591 ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; 0.091  ; -0.449 ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; -0.049 ; -0.604 ; Rise       ; PCLK            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 1.977 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 4.198 ; 4.335 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 3.371 ; 3.413 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 3.276 ; 3.306 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 3.449 ; 3.498 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 3.267 ; 3.300 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 3.381 ; 3.424 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 3.256 ; 3.289 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 3.453 ; 3.508 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 3.369 ; 3.409 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 3.279 ; 3.314 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 3.373 ; 3.419 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 3.394 ; 3.431 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 3.252 ; 3.286 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 3.258 ; 3.291 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 3.275 ; 3.306 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 4.198 ; 4.335 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 3.377 ; 3.412 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 3.526 ; 3.609 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 4.115 ; 4.148 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 3.895 ; 3.931 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 3.966 ; 3.987 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 4.115 ; 4.148 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 3.956 ; 3.978 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 1.950 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 3.165 ; 3.197 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 3.280 ; 3.320 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 3.188 ; 3.217 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 3.354 ; 3.401 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 3.180 ; 3.211 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 3.290 ; 3.330 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 3.169 ; 3.201 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 3.358 ; 3.411 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 3.278 ; 3.316 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 3.192 ; 3.225 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 3.281 ; 3.325 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 3.301 ; 3.337 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 3.165 ; 3.197 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 3.171 ; 3.202 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 3.188 ; 3.218 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 4.111 ; 4.246 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 3.285 ; 3.319 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 3.429 ; 2.017 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 3.816 ; 3.849 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 3.816 ; 3.849 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 3.891 ; 3.911 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 4.034 ; 4.065 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 3.881 ; 3.901 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+--------------------+---------+-------+----------+---------+---------------------+
; Clock              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack   ; -1.833  ; 0.009 ; N/A      ; N/A     ; -3.000              ;
;  CAPclk            ; -1.833  ; 0.186 ; N/A      ; N/A     ; -1.000              ;
;  PCLK              ; -0.233  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  Z_1:DEPHASE|Qd[1] ; 0.153   ; 0.009 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS    ; -37.971 ; 0.0   ; 0.0      ; 0.0     ; -44.665             ;
;  CAPclk            ; -37.049 ; 0.000 ; N/A      ; N/A     ; -28.000             ;
;  PCLK              ; -0.922  ; 0.000 ; N/A      ; N/A     ; -15.665             ;
;  Z_1:DEPHASE|Qd[1] ; 0.000   ; 0.000 ; N/A      ; N/A     ; -1.000              ;
+--------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; CAPclk     ; 0.361 ; 0.541 ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.540 ; 0.939 ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; 0.282 ; 0.692 ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; 0.514 ; 0.919 ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; 0.287 ; 0.695 ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; 0.540 ; 0.939 ; Rise       ; PCLK            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; CAPclk     ; -0.019 ; -0.226 ; Fall       ; CAPclk          ;
; D_in[*]   ; PCLK       ; 0.165  ; -0.158 ; Rise       ; PCLK            ;
;  D_in[4]  ; PCLK       ; 0.165  ; -0.158 ; Rise       ; PCLK            ;
;  D_in[5]  ; PCLK       ; -0.034 ; -0.357 ; Rise       ; PCLK            ;
;  D_in[6]  ; PCLK       ; 0.160  ; -0.163 ; Rise       ; PCLK            ;
;  D_in[7]  ; PCLK       ; -0.049 ; -0.381 ; Rise       ; PCLK            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 3.363 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 6.764 ; 6.865 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 5.654 ; 5.619 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 5.484 ; 5.457 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 5.796 ; 5.774 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 5.468 ; 5.447 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 5.683 ; 5.648 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 5.458 ; 5.437 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 5.794 ; 5.771 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 5.654 ; 5.635 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 5.505 ; 5.479 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 5.678 ; 5.642 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 5.720 ; 5.684 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 5.459 ; 5.438 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 5.462 ; 5.439 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 5.488 ; 5.464 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 6.764 ; 6.865 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 5.695 ; 5.646 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 5.988 ; 5.957 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 6.432 ; 6.449 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 6.187 ; 6.167 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 6.168 ; 6.196 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 6.432 ; 6.449 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 6.158 ; 6.186 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; outCLK      ; CAPclk     ; 1.950 ;       ; Rise       ; CAPclk          ;
; RAMadr[*]   ; CAPclk     ; 3.165 ; 3.197 ; Fall       ; CAPclk          ;
;  RAMadr[0]  ; CAPclk     ; 3.280 ; 3.320 ; Fall       ; CAPclk          ;
;  RAMadr[1]  ; CAPclk     ; 3.188 ; 3.217 ; Fall       ; CAPclk          ;
;  RAMadr[2]  ; CAPclk     ; 3.354 ; 3.401 ; Fall       ; CAPclk          ;
;  RAMadr[3]  ; CAPclk     ; 3.180 ; 3.211 ; Fall       ; CAPclk          ;
;  RAMadr[4]  ; CAPclk     ; 3.290 ; 3.330 ; Fall       ; CAPclk          ;
;  RAMadr[5]  ; CAPclk     ; 3.169 ; 3.201 ; Fall       ; CAPclk          ;
;  RAMadr[6]  ; CAPclk     ; 3.358 ; 3.411 ; Fall       ; CAPclk          ;
;  RAMadr[7]  ; CAPclk     ; 3.278 ; 3.316 ; Fall       ; CAPclk          ;
;  RAMadr[8]  ; CAPclk     ; 3.192 ; 3.225 ; Fall       ; CAPclk          ;
;  RAMadr[9]  ; CAPclk     ; 3.281 ; 3.325 ; Fall       ; CAPclk          ;
;  RAMadr[10] ; CAPclk     ; 3.301 ; 3.337 ; Fall       ; CAPclk          ;
;  RAMadr[11] ; CAPclk     ; 3.165 ; 3.197 ; Fall       ; CAPclk          ;
;  RAMadr[12] ; CAPclk     ; 3.171 ; 3.202 ; Fall       ; CAPclk          ;
;  RAMadr[13] ; CAPclk     ; 3.188 ; 3.218 ; Fall       ; CAPclk          ;
;  RAMadr[14] ; CAPclk     ; 4.111 ; 4.246 ; Fall       ; CAPclk          ;
;  RAMadr[15] ; CAPclk     ; 3.285 ; 3.319 ; Fall       ; CAPclk          ;
; outCLK      ; CAPclk     ; 3.429 ; 2.017 ; Fall       ; CAPclk          ;
; D_out[*]    ; PCLK       ; 3.816 ; 3.849 ; Fall       ; PCLK            ;
;  D_out[0]   ; PCLK       ; 3.816 ; 3.849 ; Fall       ; PCLK            ;
;  D_out[1]   ; PCLK       ; 3.891 ; 3.911 ; Fall       ; PCLK            ;
;  D_out[2]   ; PCLK       ; 4.034 ; 4.065 ; Fall       ; PCLK            ;
;  D_out[3]   ; PCLK       ; 3.881 ; 3.901 ; Fall       ; PCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; D_out[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_out[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_out[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_out[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RAMadr[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outCLK        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; D_in[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HREF                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D_in[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; D_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; D_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; D_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; RAMadr[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; outCLK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; D_out[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; D_out[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; D_out[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; D_out[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; RAMadr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; RAMadr[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; RAMadr[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; outCLK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------+
; Setup Transfers                                                            ;
+------------+-------------------+----------+----------+----------+----------+
; From Clock ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------+----------+----------+----------+----------+
; CAPclk     ; CAPclk            ; 0        ; 0        ; 0        ; 480      ;
; PCLK       ; PCLK              ; 4        ; 0        ; 8        ; 0        ;
; CAPclk     ; Z_1:DEPHASE|Qd[1] ; 1        ; 1        ; 0        ; 0        ;
+------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------+
; Hold Transfers                                                             ;
+------------+-------------------+----------+----------+----------+----------+
; From Clock ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------+----------+----------+----------+----------+
; CAPclk     ; CAPclk            ; 0        ; 0        ; 0        ; 480      ;
; PCLK       ; PCLK              ; 4        ; 0        ; 8        ; 0        ;
; CAPclk     ; Z_1:DEPHASE|Qd[1] ; 1        ; 1        ; 0        ; 0        ;
+------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 45    ; 45   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jun 18 10:36:17 2024
Info: Command: quartus_sta CAPonce -c CAPonce
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CAPonce.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CAPclk CAPclk
    Info (332105): create_clock -period 1.000 -name Z_1:DEPHASE|Qd[1] Z_1:DEPHASE|Qd[1]
    Info (332105): create_clock -period 1.000 -name PCLK PCLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.833
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.833             -37.049 CAPclk 
    Info (332119):    -0.233              -0.922 PCLK 
    Info (332119):     0.153               0.000 Z_1:DEPHASE|Qd[1] 
Info (332146): Worst-case hold slack is 0.054
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.054               0.000 Z_1:DEPHASE|Qd[1] 
    Info (332119):     0.358               0.000 CAPclk 
    Info (332119):     0.362               0.000 PCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 PCLK 
    Info (332119):    -1.000             -28.000 CAPclk 
    Info (332119):    -1.000              -1.000 Z_1:DEPHASE|Qd[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.568
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.568             -30.594 CAPclk 
    Info (332119):    -0.119              -0.467 PCLK 
    Info (332119):     0.190               0.000 Z_1:DEPHASE|Qd[1] 
Info (332146): Worst-case hold slack is 0.039
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.039               0.000 Z_1:DEPHASE|Qd[1] 
    Info (332119):     0.313               0.000 CAPclk 
    Info (332119):     0.320               0.000 PCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 PCLK 
    Info (332119):    -1.000             -28.000 CAPclk 
    Info (332119):    -1.000              -1.000 Z_1:DEPHASE|Qd[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.580
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.580              -8.727 CAPclk 
    Info (332119):     0.325               0.000 Z_1:DEPHASE|Qd[1] 
    Info (332119):     0.351               0.000 PCLK 
Info (332146): Worst-case hold slack is 0.009
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.009               0.000 Z_1:DEPHASE|Qd[1] 
    Info (332119):     0.186               0.000 CAPclk 
    Info (332119):     0.193               0.000 PCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.665 PCLK 
    Info (332119):    -1.000             -28.000 CAPclk 
    Info (332119):    -1.000              -1.000 Z_1:DEPHASE|Qd[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4675 megabytes
    Info: Processing ended: Tue Jun 18 10:36:18 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


