<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="3.3.4" version="1.0">
  This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).

  <lib desc="#Wiring" name="0">
    <tool name="Pin">
      <a name="facing" val="west"/>
      <a name="width" val="8"/>
    </tool>
    <tool name="Probe">
      <a name="appearance" val="NewPins"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="west"/>
    </tool>
    <tool name="Power">
      <a name="facing" val="west"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="NOT Gate">
      <a name="width" val="8"/>
    </tool>
    <tool name="Buffer">
      <a name="width" val="8"/>
    </tool>
    <tool name="OR Gate">
      <a name="width" val="8"/>
    </tool>
    <tool name="Controlled Buffer">
      <a name="width" val="8"/>
    </tool>
    <tool name="PLA">
      <a name="table" val=""/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
      <a name="select" val="2"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="D Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="T Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="J-K Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="S-R Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Counter">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Shift Register">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="Random">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="RAM">
      <a name="appearance" val="logisim_evolution"/>
    </tool>
    <tool name="ROM">
      <a name="appearance" val="logisim_evolution"/>
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#TTL" name="6"/>
  <lib desc="#HDL-IP" name="7">
    <tool name="VHDL Entity">
      <a name="content">--------------------------------------------------------------------------------&#13;
-- HEIG-VD, institute REDS, 1400 Yverdon-les-Bains&#13;
-- Project :&#13;
-- File    :&#13;
-- Autor   :&#13;
-- Date    :&#13;
--&#13;
--------------------------------------------------------------------------------&#13;
-- Description :&#13;
--&#13;
--------------------------------------------------------------------------------&#13;
&#13;
library ieee;&#13;
  use ieee.std_logic_1164.all;&#13;
  --use ieee.numeric_std.all;&#13;
&#13;
entity VHDL_Component is&#13;
  port(&#13;
  ------------------------------------------------------------------------------&#13;
  --Insert input ports below&#13;
    horloge_i  : in  std_logic;                    -- input bit example&#13;
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example&#13;
  ------------------------------------------------------------------------------&#13;
  --Insert output ports below&#13;
    max_o      : out std_logic;                    -- output bit example&#13;
    cpt_o      : out std_logic_vector(3 downto 0)  -- output vector example&#13;
    );&#13;
end VHDL_Component;&#13;
&#13;
--------------------------------------------------------------------------------&#13;
--Complete your VHDL description below&#13;
architecture type_architecture of VHDL_Component is&#13;
&#13;
&#13;
begin&#13;
&#13;
&#13;
end type_architecture;&#13;
</a>
    </tool>
  </lib>
  <lib desc="#TCL" name="8">
    <tool name="TclGeneric">
      <a name="content">library ieee;&#13;
use ieee.std_logic_1164.all;&#13;
&#13;
entity TCL_Generic is&#13;
  port(&#13;
    --Insert input ports below&#13;
    horloge_i  : in  std_logic;                    -- input bit example&#13;
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example&#13;
&#13;
	  --Insert output ports below&#13;
    max_o      : out std_logic;                    -- output bit example&#13;
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example&#13;
  );&#13;
end TCL_Generic;&#13;
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="9">
    <tool name="Text Tool">
      <a name="font" val="SansSerif plain 64"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#BFH-Praktika" name="10"/>
  <main name="CPU"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="50000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="9" map="Button2" name="Menu Tool"/>
    <tool lib="9" map="Button3" name="Menu Tool"/>
    <tool lib="9" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="9" name="Poke Tool"/>
    <tool lib="9" name="Edit Tool"/>
    <tool lib="9" name="Text Tool">
      <a name="font" val="SansSerif plain 64"/>
      <a name="halign" val="center"/>
      <a name="text" val=""/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate">
      <a name="facing" val="west"/>
    </tool>
  </toolbar>
  <circuit name="CPU">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="CPU"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(1290,950)" name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="0" loc="(1290,970)" name="Probe">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(1380,620)" name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="0" loc="(1380,640)" name="Probe">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(1380,680)" name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="0" loc="(1380,700)" name="Probe">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(1380,800)" name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="0" loc="(1380,820)" name="Probe">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(1380,860)" name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="0" loc="(1380,880)" name="Probe">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(1550,610)" name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="0" loc="(1550,630)" name="Probe">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(1550,670)" name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="0" loc="(1550,690)" name="Probe">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(640,640)" name="Probe">
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="0" loc="(640,670)" name="Probe"/>
    <comp lib="5" loc="(570,540)" name="DipSwitch">
      <a name="number" val="2"/>
    </comp>
    <comp lib="9" loc="(1405,601)" name="Text">
      <a name="font" val="SansSerif plain 22"/>
      <a name="text" val="GPIO Registers"/>
    </comp>
    <comp lib="9" loc="(1470,884)" name="Text">
      <a name="font" val="SansSerif plain 12"/>
      <a name="text" val="D"/>
    </comp>
    <comp lib="9" loc="(1471,824)" name="Text">
      <a name="font" val="SansSerif plain 12"/>
      <a name="text" val="C"/>
    </comp>
    <comp lib="9" loc="(1473,644)" name="Text">
      <a name="font" val="SansSerif plain 12"/>
      <a name="text" val="A"/>
    </comp>
    <comp lib="9" loc="(1473,705)" name="Text">
      <a name="font" val="SansSerif plain 12"/>
      <a name="text" val="B"/>
    </comp>
    <comp lib="9" loc="(1630,598)" name="Text">
      <a name="font" val="SansSerif plain 22"/>
      <a name="text" val="ALU Internal Registers"/>
    </comp>
    <comp lib="9" loc="(1643,635)" name="Text">
      <a name="font" val="SansSerif plain 12"/>
      <a name="text" val="A"/>
    </comp>
    <comp lib="9" loc="(1643,696)" name="Text">
      <a name="font" val="SansSerif plain 12"/>
      <a name="text" val="B"/>
    </comp>
    <comp loc="(1180,1080)" name="Register_Template">
      <a name="facing" val="north"/>
      <a name="label" val="output_register"/>
    </comp>
    <comp loc="(1300,700)" name="Math_Logic_Sys"/>
    <comp loc="(870,500)" name="clk">
      <a name="label" val="Clock"/>
    </comp>
    <wire from="(1050,650)" to="(1050,700)"/>
    <wire from="(1050,650)" to="(1320,650)"/>
    <wire from="(1050,700)" to="(1080,700)"/>
    <wire from="(1280,950)" to="(1280,970)"/>
    <wire from="(1280,950)" to="(1290,950)"/>
    <wire from="(1280,970)" to="(1280,980)"/>
    <wire from="(1280,970)" to="(1290,970)"/>
    <wire from="(1300,700)" to="(1330,700)"/>
    <wire from="(1300,720)" to="(1490,720)"/>
    <wire from="(1300,740)" to="(1340,740)"/>
    <wire from="(1300,760)" to="(1500,760)"/>
    <wire from="(1300,780)" to="(1320,780)"/>
    <wire from="(1300,800)" to="(1320,800)"/>
    <wire from="(1300,820)" to="(1330,820)"/>
    <wire from="(1300,840)" to="(1330,840)"/>
    <wire from="(1320,650)" to="(1320,780)"/>
    <wire from="(1320,780)" to="(1320,800)"/>
    <wire from="(1330,620)" to="(1330,640)"/>
    <wire from="(1330,620)" to="(1380,620)"/>
    <wire from="(1330,640)" to="(1330,700)"/>
    <wire from="(1330,640)" to="(1380,640)"/>
    <wire from="(1330,800)" to="(1330,820)"/>
    <wire from="(1330,800)" to="(1380,800)"/>
    <wire from="(1330,820)" to="(1380,820)"/>
    <wire from="(1330,840)" to="(1330,860)"/>
    <wire from="(1330,860)" to="(1330,880)"/>
    <wire from="(1330,860)" to="(1380,860)"/>
    <wire from="(1330,880)" to="(1380,880)"/>
    <wire from="(1340,680)" to="(1340,700)"/>
    <wire from="(1340,680)" to="(1380,680)"/>
    <wire from="(1340,700)" to="(1340,740)"/>
    <wire from="(1340,700)" to="(1380,700)"/>
    <wire from="(1380,620)" to="(1390,620)"/>
    <wire from="(1490,610)" to="(1490,630)"/>
    <wire from="(1490,610)" to="(1550,610)"/>
    <wire from="(1490,630)" to="(1490,720)"/>
    <wire from="(1490,630)" to="(1550,630)"/>
    <wire from="(1500,670)" to="(1500,690)"/>
    <wire from="(1500,670)" to="(1550,670)"/>
    <wire from="(1500,690)" to="(1500,760)"/>
    <wire from="(1500,690)" to="(1550,690)"/>
    <wire from="(580,500)" to="(580,540)"/>
    <wire from="(580,500)" to="(650,500)"/>
    <wire from="(590,530)" to="(590,540)"/>
    <wire from="(640,640)" to="(670,640)"/>
    <wire from="(640,670)" to="(670,670)"/>
    <wire from="(670,640)" to="(670,670)"/>
  </circuit>
  <circuit name="clk">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="clk"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(1110,390)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="Clock_neg"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="0" loc="(280,600)" name="Pin">
      <a name="label" val="HLT"/>
      <a name="pull" val="up"/>
    </comp>
    <comp lib="0" loc="(360,390)" name="Pull Resistor">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(410,510)" name="Clock">
      <a name="highDuration" val="2"/>
      <a name="lowDuration" val="2"/>
    </comp>
    <comp lib="0" loc="(440,570)" name="Pull Resistor">
      <a name="facing" val="east"/>
    </comp>
    <comp lib="0" loc="(460,570)" name="Pull Resistor">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(530,530)" name="Pull Resistor">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="0" loc="(980,390)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="Clock_pos"/>
      <a name="output" val="true"/>
    </comp>
    <comp lib="1" loc="(1000,840)" name="NAND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(330,600)" name="NOT Gate"/>
    <comp lib="1" loc="(370,260)" name="XOR Gate">
      <a name="facing" val="west"/>
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(440,610)" name="Controlled Buffer">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="1" loc="(450,470)" name="Controlled Buffer"/>
    <comp lib="1" loc="(450,510)" name="Controlled Buffer"/>
    <comp lib="1" loc="(450,650)" name="Controlled Buffer">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="1" loc="(490,870)" name="XOR Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(560,830)" name="XOR Gate">
      <a name="facing" val="south"/>
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(570,600)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(640,610)" name="XOR Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(650,860)" name="NOT Gate"/>
    <comp lib="1" loc="(690,820)" name="NOT Gate"/>
    <comp lib="1" loc="(700,400)" name="NOT Gate"/>
    <comp lib="1" loc="(740,580)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(750,460)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(760,410)" name="XOR Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(840,740)" name="NAND Gate">
      <a name="inputs" val="3"/>
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(840,840)" name="NAND Gate">
      <a name="inputs" val="3"/>
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(860,480)" name="XOR Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(860,540)" name="XOR Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(990,740)" name="NAND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="4" loc="(370,290)" name="T Flip-Flop">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp lib="5" loc="(1110,320)" name="LED">
      <a name="color" val="#00f053"/>
      <a name="facing" val="south"/>
      <a name="label" val="clk_neg"/>
    </comp>
    <comp lib="5" loc="(410,470)" name="Button"/>
    <comp lib="5" loc="(430,700)" name="DipSwitch">
      <a name="number" val="2"/>
    </comp>
    <comp lib="5" loc="(660,320)" name="LED">
      <a name="color" val="#eff0ef"/>
      <a name="facing" val="south"/>
      <a name="label" val="Run"/>
    </comp>
    <comp lib="5" loc="(780,320)" name="LED">
      <a name="color" val="#f0e31f"/>
      <a name="facing" val="south"/>
      <a name="label" val="Stop"/>
    </comp>
    <comp lib="5" loc="(870,320)" name="LED">
      <a name="facing" val="south"/>
      <a name="label" val="Halt"/>
    </comp>
    <comp lib="5" loc="(980,320)" name="LED">
      <a name="color" val="#00f053"/>
      <a name="facing" val="south"/>
      <a name="label" val="clk_pos"/>
    </comp>
    <comp lib="9" loc="(874,697)" name="Text">
      <a name="font" val="SansSerif plain 12"/>
      <a name="text" val="Oscillation during half stop"/>
    </comp>
    <comp lib="9" loc="(892,460)" name="Text">
      <a name="font" val="SansSerif plain 12"/>
      <a name="text" val="Halt line tick"/>
    </comp>
    <wire from="(1000,840)" to="(1030,840)"/>
    <wire from="(1020,740)" to="(1020,790)"/>
    <wire from="(1020,740)" to="(1050,740)"/>
    <wire from="(1030,780)" to="(1030,800)"/>
    <wire from="(1030,800)" to="(1030,840)"/>
    <wire from="(1030,800)" to="(1100,800)"/>
    <wire from="(1050,630)" to="(1050,740)"/>
    <wire from="(1100,620)" to="(1100,800)"/>
    <wire from="(1110,320)" to="(1110,390)"/>
    <wire from="(1110,390)" to="(1110,540)"/>
    <wire from="(280,600)" to="(290,600)"/>
    <wire from="(290,600)" to="(290,680)"/>
    <wire from="(290,600)" to="(300,600)"/>
    <wire from="(290,680)" to="(480,680)"/>
    <wire from="(330,600)" to="(350,600)"/>
    <wire from="(350,260)" to="(350,300)"/>
    <wire from="(350,260)" to="(370,260)"/>
    <wire from="(350,300)" to="(360,300)"/>
    <wire from="(350,430)" to="(350,600)"/>
    <wire from="(350,430)" to="(600,430)"/>
    <wire from="(360,340)" to="(360,390)"/>
    <wire from="(360,390)" to="(360,410)"/>
    <wire from="(360,410)" to="(450,410)"/>
    <wire from="(370,540)" to="(370,740)"/>
    <wire from="(370,540)" to="(420,540)"/>
    <wire from="(370,740)" to="(690,740)"/>
    <wire from="(400,550)" to="(400,590)"/>
    <wire from="(400,550)" to="(440,550)"/>
    <wire from="(400,590)" to="(410,590)"/>
    <wire from="(410,250)" to="(450,250)"/>
    <wire from="(410,270)" to="(420,270)"/>
    <wire from="(410,470)" to="(430,470)"/>
    <wire from="(410,510)" to="(420,510)"/>
    <wire from="(410,590)" to="(410,760)"/>
    <wire from="(410,760)" to="(470,760)"/>
    <wire from="(420,270)" to="(420,290)"/>
    <wire from="(420,290)" to="(420,300)"/>
    <wire from="(420,290)" to="(580,290)"/>
    <wire from="(420,340)" to="(450,340)"/>
    <wire from="(420,510)" to="(420,540)"/>
    <wire from="(420,510)" to="(430,510)"/>
    <wire from="(440,480)" to="(440,490)"/>
    <wire from="(440,490)" to="(460,490)"/>
    <wire from="(440,520)" to="(440,540)"/>
    <wire from="(440,540)" to="(440,550)"/>
    <wire from="(440,540)" to="(470,540)"/>
    <wire from="(440,550)" to="(440,570)"/>
    <wire from="(440,570)" to="(440,600)"/>
    <wire from="(440,600)" to="(440,610)"/>
    <wire from="(440,600)" to="(450,600)"/>
    <wire from="(440,630)" to="(440,700)"/>
    <wire from="(450,250)" to="(450,340)"/>
    <wire from="(450,410)" to="(450,470)"/>
    <wire from="(450,510)" to="(530,510)"/>
    <wire from="(450,600)" to="(450,610)"/>
    <wire from="(450,610)" to="(540,610)"/>
    <wire from="(450,620)" to="(480,620)"/>
    <wire from="(450,640)" to="(450,650)"/>
    <wire from="(450,640)" to="(460,640)"/>
    <wire from="(450,670)" to="(450,700)"/>
    <wire from="(460,490)" to="(460,550)"/>
    <wire from="(460,550)" to="(460,570)"/>
    <wire from="(460,550)" to="(500,550)"/>
    <wire from="(460,570)" to="(460,590)"/>
    <wire from="(460,590)" to="(460,640)"/>
    <wire from="(460,590)" to="(540,590)"/>
    <wire from="(460,660)" to="(480,660)"/>
    <wire from="(470,380)" to="(470,540)"/>
    <wire from="(470,380)" to="(660,380)"/>
    <wire from="(470,760)" to="(470,810)"/>
    <wire from="(470,810)" to="(480,810)"/>
    <wire from="(480,620)" to="(480,660)"/>
    <wire from="(480,660)" to="(480,680)"/>
    <wire from="(480,810)" to="(480,830)"/>
    <wire from="(490,870)" to="(490,880)"/>
    <wire from="(490,880)" to="(510,880)"/>
    <wire from="(500,550)" to="(500,580)"/>
    <wire from="(500,580)" to="(510,580)"/>
    <wire from="(500,810)" to="(500,830)"/>
    <wire from="(500,810)" to="(510,810)"/>
    <wire from="(510,580)" to="(510,810)"/>
    <wire from="(510,880)" to="(510,910)"/>
    <wire from="(510,910)" to="(710,910)"/>
    <wire from="(530,510)" to="(530,530)"/>
    <wire from="(530,530)" to="(530,750)"/>
    <wire from="(530,750)" to="(540,750)"/>
    <wire from="(540,750)" to="(540,770)"/>
    <wire from="(540,770)" to="(550,770)"/>
    <wire from="(550,770)" to="(550,790)"/>
    <wire from="(560,830)" to="(560,860)"/>
    <wire from="(560,860)" to="(610,860)"/>
    <wire from="(570,600)" to="(580,600)"/>
    <wire from="(570,710)" to="(570,790)"/>
    <wire from="(570,710)" to="(590,710)"/>
    <wire from="(580,290)" to="(580,570)"/>
    <wire from="(580,570)" to="(590,570)"/>
    <wire from="(580,600)" to="(580,620)"/>
    <wire from="(580,620)" to="(600,620)"/>
    <wire from="(590,570)" to="(590,710)"/>
    <wire from="(600,430)" to="(600,600)"/>
    <wire from="(600,430)" to="(700,430)"/>
    <wire from="(610,840)" to="(610,860)"/>
    <wire from="(610,840)" to="(650,840)"/>
    <wire from="(610,860)" to="(620,860)"/>
    <wire from="(640,610)" to="(680,610)"/>
    <wire from="(650,490)" to="(650,630)"/>
    <wire from="(650,490)" to="(690,490)"/>
    <wire from="(650,630)" to="(1050,630)"/>
    <wire from="(650,720)" to="(650,840)"/>
    <wire from="(650,720)" to="(780,720)"/>
    <wire from="(650,860)" to="(780,860)"/>
    <wire from="(660,320)" to="(660,380)"/>
    <wire from="(660,380)" to="(660,400)"/>
    <wire from="(660,400)" to="(670,400)"/>
    <wire from="(660,530)" to="(660,620)"/>
    <wire from="(660,530)" to="(690,530)"/>
    <wire from="(660,620)" to="(1100,620)"/>
    <wire from="(660,800)" to="(660,820)"/>
    <wire from="(660,800)" to="(690,800)"/>
    <wire from="(680,450)" to="(680,590)"/>
    <wire from="(680,450)" to="(720,450)"/>
    <wire from="(680,590)" to="(680,610)"/>
    <wire from="(680,590)" to="(710,590)"/>
    <wire from="(690,470)" to="(690,490)"/>
    <wire from="(690,470)" to="(720,470)"/>
    <wire from="(690,490)" to="(820,490)"/>
    <wire from="(690,530)" to="(690,570)"/>
    <wire from="(690,530)" to="(820,530)"/>
    <wire from="(690,570)" to="(710,570)"/>
    <wire from="(690,740)" to="(690,800)"/>
    <wire from="(690,740)" to="(800,740)"/>
    <wire from="(690,820)" to="(690,840)"/>
    <wire from="(690,840)" to="(800,840)"/>
    <wire from="(700,400)" to="(720,400)"/>
    <wire from="(700,420)" to="(700,430)"/>
    <wire from="(700,420)" to="(720,420)"/>
    <wire from="(700,430)" to="(700,440)"/>
    <wire from="(700,440)" to="(870,440)"/>
    <wire from="(710,760)" to="(710,820)"/>
    <wire from="(710,760)" to="(780,760)"/>
    <wire from="(710,820)" to="(710,910)"/>
    <wire from="(710,820)" to="(780,820)"/>
    <wire from="(740,580)" to="(790,580)"/>
    <wire from="(750,460)" to="(810,460)"/>
    <wire from="(760,410)" to="(780,410)"/>
    <wire from="(780,320)" to="(780,410)"/>
    <wire from="(780,720)" to="(780,730)"/>
    <wire from="(780,730)" to="(800,730)"/>
    <wire from="(780,750)" to="(780,760)"/>
    <wire from="(780,750)" to="(800,750)"/>
    <wire from="(780,820)" to="(780,830)"/>
    <wire from="(780,830)" to="(800,830)"/>
    <wire from="(780,850)" to="(780,860)"/>
    <wire from="(780,850)" to="(800,850)"/>
    <wire from="(790,550)" to="(790,580)"/>
    <wire from="(790,550)" to="(820,550)"/>
    <wire from="(810,460)" to="(810,470)"/>
    <wire from="(810,470)" to="(820,470)"/>
    <wire from="(840,740)" to="(850,740)"/>
    <wire from="(840,840)" to="(850,840)"/>
    <wire from="(850,740)" to="(850,760)"/>
    <wire from="(850,760)" to="(930,760)"/>
    <wire from="(850,840)" to="(850,860)"/>
    <wire from="(850,860)" to="(940,860)"/>
    <wire from="(860,480)" to="(980,480)"/>
    <wire from="(860,540)" to="(1110,540)"/>
    <wire from="(870,320)" to="(870,440)"/>
    <wire from="(900,720)" to="(900,780)"/>
    <wire from="(900,720)" to="(930,720)"/>
    <wire from="(900,780)" to="(1030,780)"/>
    <wire from="(900,790)" to="(1020,790)"/>
    <wire from="(900,790)" to="(900,820)"/>
    <wire from="(900,820)" to="(940,820)"/>
    <wire from="(930,720)" to="(930,730)"/>
    <wire from="(930,730)" to="(950,730)"/>
    <wire from="(930,750)" to="(930,760)"/>
    <wire from="(930,750)" to="(950,750)"/>
    <wire from="(940,820)" to="(940,830)"/>
    <wire from="(940,830)" to="(960,830)"/>
    <wire from="(940,850)" to="(940,860)"/>
    <wire from="(940,850)" to="(960,850)"/>
    <wire from="(980,320)" to="(980,390)"/>
    <wire from="(980,390)" to="(980,480)"/>
    <wire from="(990,740)" to="(1020,740)"/>
  </circuit>
  <circuit name="Register_Template">
    <a name="appearance" val="custom"/>
    <a name="circuit" val="Register_Template"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <appear>
      <circ-anchor facing="north" height="6" width="6" x="147" y="137"/>
      <circ-port height="10" pin="470,140" width="10" x="245" y="35"/>
      <circ-port height="8" pin="290,340" width="8" x="46" y="76"/>
      <circ-port height="8" pin="290,360" width="8" x="46" y="96"/>
      <circ-port height="8" pin="290,430" width="8" x="46" y="116"/>
      <circ-port height="8" pin="290,470" width="8" x="46" y="136"/>
      <circ-port height="8" pin="320,320" width="8" x="46" y="56"/>
      <circ-port height="8" pin="540,320" width="8" x="46" y="156"/>
      <rect fill="none" height="120" stroke="#000000" stroke-width="2" width="200" x="60" y="50"/>
      <rect height="10" stroke="none" width="4" x="248" y="40"/>
      <rect height="20" stroke="none" width="200" x="59" y="170"/>
      <rect height="4" stroke="none" width="10" x="50" y="118"/>
      <rect height="4" stroke="none" width="10" x="50" y="138"/>
      <rect height="4" stroke="none" width="10" x="50" y="158"/>
      <rect height="4" stroke="none" width="10" x="50" y="58"/>
      <rect height="4" stroke="none" width="10" x="50" y="78"/>
      <rect height="4" stroke="none" width="10" x="50" y="98"/>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="end" x="254" y="164"/>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="end" x="255" y="144"/>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="end" x="255" y="164"/>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="end" x="255" y="184"/>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="end" x="255" y="204"/>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="end" x="255" y="64"/>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="end" x="255" y="84"/>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="start" x="65" y="98">clk</text>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="start" x="66" y="118">reset</text>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="start" x="66" y="139">OE</text>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="start" x="66" y="58">data_bus_in</text>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="start" x="66" y="78">WE</text>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="start" x="67" y="158">data_bus_out</text>
      <text dominant-baseline="central" fill="#ffffff" font-family="SansSerif" font-size="12" text-anchor="middle" x="152" y="183">Reg</text>
      <text dominant-baseline="central" font-family="SansSerif" font-size="10" text-anchor="middle" x="237" y="60">Curr_Val</text>
    </appear>
    <comp lib="0" loc="(290,340)" name="Pin">
      <a name="label" val="WE"/>
    </comp>
    <comp lib="0" loc="(290,360)" name="Pin">
      <a name="label" val="CLK"/>
    </comp>
    <comp lib="0" loc="(290,430)" name="Pin">
      <a name="label" val="RST"/>
    </comp>
    <comp lib="0" loc="(290,470)" name="Pin">
      <a name="label" val="OE"/>
    </comp>
    <comp lib="0" loc="(320,320)" name="Pin">
      <a name="label" val="data_bus_in"/>
      <a name="tristate" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(470,140)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="curr_val"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(540,320)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="data_bus_out"/>
      <a name="tristate" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="1" loc="(520,320)" name="Controlled Buffer">
      <a name="width" val="8"/>
    </comp>
    <comp lib="4" loc="(390,290)" name="Register">
      <a name="appearance" val="logisim_evolution"/>
      <a name="showInTab" val="true"/>
    </comp>
    <wire from="(290,340)" to="(390,340)"/>
    <wire from="(290,360)" to="(390,360)"/>
    <wire from="(290,430)" to="(420,430)"/>
    <wire from="(290,470)" to="(510,470)"/>
    <wire from="(320,320)" to="(390,320)"/>
    <wire from="(420,380)" to="(420,430)"/>
    <wire from="(450,320)" to="(470,320)"/>
    <wire from="(470,140)" to="(470,320)"/>
    <wire from="(470,320)" to="(500,320)"/>
    <wire from="(510,330)" to="(510,470)"/>
    <wire from="(520,320)" to="(540,320)"/>
  </circuit>
  <circuit name="ALU">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="ALU"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(140,720)" name="Constant"/>
    <comp lib="0" loc="(160,760)" name="Pin">
      <a name="label" val="AB_select"/>
    </comp>
    <comp lib="0" loc="(170,630)" name="Pin">
      <a name="label" val="bus_read"/>
      <a name="pull" val="down"/>
    </comp>
    <comp lib="0" loc="(270,280)" name="Pin">
      <a name="label" val="A"/>
      <a name="pull" val="down"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(270,400)" name="Pin">
      <a name="label" val="B"/>
      <a name="pull" val="down"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(270,440)" name="Pin">
      <a name="label" val="clk"/>
      <a name="pull" val="down"/>
    </comp>
    <comp lib="0" loc="(270,480)" name="Pin">
      <a name="label" val="ALU_OP_2"/>
      <a name="pull" val="down"/>
    </comp>
    <comp lib="0" loc="(270,570)" name="Pin">
      <a name="label" val="bus_write"/>
      <a name="pull" val="down"/>
    </comp>
    <comp lib="0" loc="(270,600)" name="Pin">
      <a name="label" val="reset"/>
      <a name="pull" val="down"/>
    </comp>
    <comp lib="0" loc="(430,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="ALU_RA"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(440,230)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="ALU_RB"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(690,450)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="y"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="1" loc="(260,640)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(270,680)" name="AND Gate">
      <a name="size" val="30"/>
    </comp>
    <comp lib="1" loc="(640,450)" name="Controlled Buffer">
      <a name="width" val="8"/>
    </comp>
    <comp lib="2" loc="(170,720)" name="Demultiplexer">
      <a name="enable" val="false"/>
    </comp>
    <comp lib="2" loc="(590,450)" name="Multiplexer">
      <a name="enable" val="false"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="3" loc="(520,410)" name="Adder"/>
    <comp lib="3" loc="(520,500)" name="Multiplier"/>
    <comp lib="4" loc="(320,250)" name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp lib="4" loc="(320,370)" name="Register">
      <a name="appearance" val="logisim_evolution"/>
    </comp>
    <comp lib="9" loc="(246,505)" name="Text">
      <a name="font" val="SansSerif plain 12"/>
      <a name="text" val="0 = add"/>
    </comp>
    <comp lib="9" loc="(246,515)" name="Text">
      <a name="font" val="SansSerif plain 12"/>
      <a name="text" val="1 = mul"/>
    </comp>
    <wire from="(140,720)" to="(170,720)"/>
    <wire from="(160,760)" to="(190,760)"/>
    <wire from="(170,630)" to="(190,630)"/>
    <wire from="(190,630)" to="(190,690)"/>
    <wire from="(190,630)" to="(230,630)"/>
    <wire from="(190,690)" to="(240,690)"/>
    <wire from="(190,740)" to="(190,760)"/>
    <wire from="(200,710)" to="(210,710)"/>
    <wire from="(200,730)" to="(220,730)"/>
    <wire from="(210,650)" to="(210,710)"/>
    <wire from="(210,650)" to="(230,650)"/>
    <wire from="(220,670)" to="(220,730)"/>
    <wire from="(220,670)" to="(240,670)"/>
    <wire from="(260,640)" to="(280,640)"/>
    <wire from="(270,280)" to="(320,280)"/>
    <wire from="(270,400)" to="(320,400)"/>
    <wire from="(270,440)" to="(290,440)"/>
    <wire from="(270,480)" to="(420,480)"/>
    <wire from="(270,570)" to="(630,570)"/>
    <wire from="(270,600)" to="(310,600)"/>
    <wire from="(270,680)" to="(300,680)"/>
    <wire from="(280,300)" to="(280,640)"/>
    <wire from="(280,300)" to="(320,300)"/>
    <wire from="(290,320)" to="(290,440)"/>
    <wire from="(290,320)" to="(320,320)"/>
    <wire from="(290,440)" to="(320,440)"/>
    <wire from="(300,420)" to="(300,680)"/>
    <wire from="(300,420)" to="(320,420)"/>
    <wire from="(310,350)" to="(310,470)"/>
    <wire from="(310,350)" to="(350,350)"/>
    <wire from="(310,470)" to="(310,600)"/>
    <wire from="(310,470)" to="(350,470)"/>
    <wire from="(350,340)" to="(350,350)"/>
    <wire from="(350,460)" to="(350,470)"/>
    <wire from="(380,280)" to="(400,280)"/>
    <wire from="(380,400)" to="(390,400)"/>
    <wire from="(390,400)" to="(390,430)"/>
    <wire from="(390,430)" to="(440,430)"/>
    <wire from="(400,280)" to="(400,400)"/>
    <wire from="(400,400)" to="(430,400)"/>
    <wire from="(420,480)" to="(420,540)"/>
    <wire from="(420,540)" to="(570,540)"/>
    <wire from="(430,200)" to="(430,400)"/>
    <wire from="(430,400)" to="(470,400)"/>
    <wire from="(440,230)" to="(440,430)"/>
    <wire from="(440,430)" to="(460,430)"/>
    <wire from="(460,420)" to="(460,430)"/>
    <wire from="(460,420)" to="(480,420)"/>
    <wire from="(460,430)" to="(460,510)"/>
    <wire from="(460,510)" to="(480,510)"/>
    <wire from="(470,400)" to="(470,490)"/>
    <wire from="(470,400)" to="(480,400)"/>
    <wire from="(470,490)" to="(480,490)"/>
    <wire from="(520,410)" to="(550,410)"/>
    <wire from="(520,500)" to="(550,500)"/>
    <wire from="(550,410)" to="(550,440)"/>
    <wire from="(550,440)" to="(560,440)"/>
    <wire from="(550,460)" to="(550,500)"/>
    <wire from="(550,460)" to="(560,460)"/>
    <wire from="(570,470)" to="(570,540)"/>
    <wire from="(590,450)" to="(620,450)"/>
    <wire from="(630,460)" to="(630,570)"/>
    <wire from="(640,450)" to="(690,450)"/>
  </circuit>
  <circuit name="TwosCompConverter">
    <a name="appearance" val="custom"/>
    <a name="circuit" val="TwosCompConverter"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <appear>
      <circ-anchor facing="east" height="6" width="6" x="47" y="47"/>
      <circ-port height="10" pin="650,380" width="10" x="265" y="45"/>
      <circ-port height="8" pin="260,380" width="8" x="46" y="46"/>
      <rect fill="none" height="40" stroke="#000000" stroke-width="2" width="199" x="60" y="30"/>
      <rect height="20" stroke="none" width="201" x="59" y="71"/>
      <rect height="4" stroke="none" width="10" x="260" y="48"/>
      <rect height="4" stroke="none" width="10" x="50" y="48"/>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="end" x="256" y="48">data_out</text>
      <text dominant-baseline="central" fill="#404040" font-family="Dialog" font-size="12" text-anchor="start" x="62" y="48">data_in</text>
      <text dominant-baseline="central" fill="#ffffff" font-family="Dialog" font-size="14" font-weight="bold" text-anchor="middle" x="158" y="81">TwosCompConverter</text>
    </appear>
    <comp lib="0" loc="(260,380)" name="Pin">
      <a name="label" val="data_in"/>
      <a name="pull" val="down"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(300,360)" name="Pull Resistor"/>
    <comp lib="0" loc="(310,430)" name="Constant">
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(650,380)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="data_out"/>
      <a name="output" val="true"/>
      <a name="radix" val="10signed"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="1" loc="(350,380)" name="NOT Gate">
      <a name="width" val="8"/>
    </comp>
    <comp lib="3" loc="(400,420)" name="Adder"/>
    <wire from="(260,380)" to="(300,380)"/>
    <wire from="(300,360)" to="(300,380)"/>
    <wire from="(300,380)" to="(320,380)"/>
    <wire from="(310,430)" to="(360,430)"/>
    <wire from="(350,380)" to="(350,410)"/>
    <wire from="(350,410)" to="(360,410)"/>
    <wire from="(400,420)" to="(420,420)"/>
    <wire from="(420,380)" to="(420,420)"/>
    <wire from="(420,380)" to="(650,380)"/>
  </circuit>
  <circuit name="Math_Logic_Sys">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="Math_Logic_Sys"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
    <comp lib="0" loc="(130,500)" name="Pin">
      <a name="label" val="REG_OP"/>
      <a name="pull" val="down"/>
      <a name="width" val="4"/>
    </comp>
    <comp lib="0" loc="(130,530)" name="Pin">
      <a name="label" val="clk"/>
    </comp>
    <comp lib="0" loc="(130,560)" name="Pin">
      <a name="label" val="reset"/>
    </comp>
    <comp lib="0" loc="(1340,550)" name="Pin">
      <a name="appearance" val="NewPins"/>
      <a name="label" val="ALU_OP"/>
      <a name="pull" val="down"/>
      <a name="width" val="12"/>
    </comp>
    <comp lib="0" loc="(1340,550)" name="Splitter">
      <a name="fanout" val="12"/>
      <a name="incoming" val="12"/>
    </comp>
    <comp lib="0" loc="(140,500)" name="Splitter">
      <a name="bit2" val="1"/>
      <a name="bit3" val="2"/>
      <a name="fanout" val="3"/>
      <a name="incoming" val="4"/>
    </comp>
    <comp lib="0" loc="(160,390)" name="Constant"/>
    <comp lib="0" loc="(2330,440)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="ALU_RA"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(2330,460)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="ALU_RB"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(2330,480)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="ALU_OUT"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(250,340)" name="Pin">
      <a name="label" val="data_in"/>
      <a name="tristate" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(270,430)" name="Constant"/>
    <comp lib="0" loc="(270,530)" name="Constant"/>
    <comp lib="0" loc="(640,610)" name="Pin">
      <a name="facing" val="west"/>
      <a name="label" val="data_bus_out"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(830,210)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="RA_Val"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(830,430)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="RB_Val"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(830,680)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="RC_val"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(830,880)" name="Pin">
      <a name="facing" val="south"/>
      <a name="label" val="RD_val"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="2" loc="(160,390)" name="Demultiplexer"/>
    <comp lib="2" loc="(270,430)" name="Demultiplexer">
      <a name="select" val="2"/>
    </comp>
    <comp lib="2" loc="(270,530)" name="Demultiplexer">
      <a name="select" val="2"/>
    </comp>
    <comp loc="(2240,440)" name="ALU"/>
    <comp loc="(730,320)" name="Register_Template">
      <a name="facing" val="north"/>
      <a name="label" val="RA"/>
    </comp>
    <comp loc="(730,540)" name="Register_Template">
      <a name="facing" val="north"/>
      <a name="label" val="RB"/>
    </comp>
    <comp loc="(730,790)" name="Register_Template">
      <a name="facing" val="north"/>
      <a name="label" val="RC"/>
    </comp>
    <comp loc="(730,990)" name="Register_Template">
      <a name="facing" val="north"/>
      <a name="label" val="RD"/>
    </comp>
    <wire from="(130,500)" to="(140,500)"/>
    <wire from="(130,530)" to="(150,530)"/>
    <wire from="(130,560)" to="(140,560)"/>
    <wire from="(140,560)" to="(140,620)"/>
    <wire from="(140,620)" to="(500,620)"/>
    <wire from="(150,530)" to="(150,590)"/>
    <wire from="(150,590)" to="(490,590)"/>
    <wire from="(160,470)" to="(180,470)"/>
    <wire from="(160,480)" to="(250,480)"/>
    <wire from="(160,490)" to="(170,490)"/>
    <wire from="(170,410)" to="(170,490)"/>
    <wire from="(180,410)" to="(180,470)"/>
    <wire from="(190,380)" to="(230,380)"/>
    <wire from="(190,400)" to="(210,400)"/>
    <wire from="(210,400)" to="(210,560)"/>
    <wire from="(210,560)" to="(280,560)"/>
    <wire from="(2240,440)" to="(2330,440)"/>
    <wire from="(2240,460)" to="(2330,460)"/>
    <wire from="(2240,480)" to="(2330,480)"/>
    <wire from="(230,380)" to="(230,450)"/>
    <wire from="(230,450)" to="(280,450)"/>
    <wire from="(250,340)" to="(480,340)"/>
    <wire from="(250,480)" to="(250,570)"/>
    <wire from="(250,480)" to="(290,480)"/>
    <wire from="(250,570)" to="(290,570)"/>
    <wire from="(280,550)" to="(280,560)"/>
    <wire from="(290,450)" to="(290,480)"/>
    <wire from="(290,550)" to="(290,570)"/>
    <wire from="(310,410)" to="(510,410)"/>
    <wire from="(310,420)" to="(510,420)"/>
    <wire from="(310,430)" to="(520,430)"/>
    <wire from="(310,440)" to="(530,440)"/>
    <wire from="(310,510)" to="(320,510)"/>
    <wire from="(310,520)" to="(450,520)"/>
    <wire from="(310,530)" to="(440,530)"/>
    <wire from="(310,540)" to="(430,540)"/>
    <wire from="(320,450)" to="(320,510)"/>
    <wire from="(320,450)" to="(540,450)"/>
    <wire from="(430,540)" to="(430,560)"/>
    <wire from="(430,560)" to="(550,560)"/>
    <wire from="(440,530)" to="(440,550)"/>
    <wire from="(440,550)" to="(540,550)"/>
    <wire from="(450,520)" to="(450,540)"/>
    <wire from="(450,540)" to="(630,540)"/>
    <wire from="(480,240)" to="(480,340)"/>
    <wire from="(480,240)" to="(630,240)"/>
    <wire from="(480,340)" to="(480,460)"/>
    <wire from="(480,460)" to="(480,710)"/>
    <wire from="(480,460)" to="(630,460)"/>
    <wire from="(480,710)" to="(480,910)"/>
    <wire from="(480,710)" to="(630,710)"/>
    <wire from="(480,910)" to="(630,910)"/>
    <wire from="(490,280)" to="(490,500)"/>
    <wire from="(490,280)" to="(630,280)"/>
    <wire from="(490,500)" to="(490,590)"/>
    <wire from="(490,500)" to="(630,500)"/>
    <wire from="(490,590)" to="(490,750)"/>
    <wire from="(490,750)" to="(490,950)"/>
    <wire from="(490,750)" to="(630,750)"/>
    <wire from="(490,950)" to="(630,950)"/>
    <wire from="(500,300)" to="(500,520)"/>
    <wire from="(500,300)" to="(630,300)"/>
    <wire from="(500,520)" to="(500,620)"/>
    <wire from="(500,520)" to="(630,520)"/>
    <wire from="(500,620)" to="(500,770)"/>
    <wire from="(500,770)" to="(500,970)"/>
    <wire from="(500,770)" to="(630,770)"/>
    <wire from="(500,970)" to="(630,970)"/>
    <wire from="(510,260)" to="(510,410)"/>
    <wire from="(510,260)" to="(630,260)"/>
    <wire from="(510,420)" to="(510,480)"/>
    <wire from="(510,480)" to="(630,480)"/>
    <wire from="(520,430)" to="(520,730)"/>
    <wire from="(520,730)" to="(630,730)"/>
    <wire from="(530,440)" to="(530,930)"/>
    <wire from="(530,930)" to="(630,930)"/>
    <wire from="(540,320)" to="(540,450)"/>
    <wire from="(540,320)" to="(630,320)"/>
    <wire from="(540,550)" to="(540,790)"/>
    <wire from="(540,790)" to="(630,790)"/>
    <wire from="(550,560)" to="(550,990)"/>
    <wire from="(550,990)" to="(630,990)"/>
    <wire from="(620,1010)" to="(630,1010)"/>
    <wire from="(620,340)" to="(620,560)"/>
    <wire from="(620,340)" to="(630,340)"/>
    <wire from="(620,560)" to="(620,610)"/>
    <wire from="(620,560)" to="(630,560)"/>
    <wire from="(620,610)" to="(620,810)"/>
    <wire from="(620,610)" to="(640,610)"/>
    <wire from="(620,810)" to="(620,1010)"/>
    <wire from="(620,810)" to="(630,810)"/>
    <wire from="(830,210)" to="(830,220)"/>
    <wire from="(830,430)" to="(830,440)"/>
    <wire from="(830,680)" to="(830,690)"/>
    <wire from="(830,880)" to="(830,890)"/>
  </circuit>
  <circuit name="Output_Reg">
    <a name="appearance" val="logisim_evolution"/>
    <a name="circuit" val="Output_Reg"/>
    <a name="circuitnamedboxfixedsize" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <a name="clabel" val=""/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="clabelup" val="east"/>
  </circuit>
</project>
