

================================================================
== Vitis HLS Report for 'node6'
================================================================
* Date:           Tue Oct  1 18:16:49 2024

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        hls_k7mmtree_balanced
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: virtexuplusHBM
* Target device:  xcu280-fsvh2892-2L-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  3.506 ns|     0.90 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+------+------+---------+
    |  Latency (cycles) |   Latency (absolute)  |   Interval  | Pipeline|
    |   min   |   max   |    min    |    max    |  min |  max |   Type  |
    +---------+---------+-----------+-----------+------+------+---------+
    |     4118|     4118|  14.438 us|  14.438 us|  4118|  4118|       no|
    +---------+---------+-----------+-----------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                        |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |        Loop Name       |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- loop34_loop35_loop36  |     4116|     4116|        22|          1|          1|  4096|       yes|
        +------------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     -|        -|        -|    -|
|Expression           |        -|     -|        0|      755|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |        -|   224|    25904|    24384|    -|
|Memory               |       16|     -|        0|        0|    0|
|Multiplexer          |        -|     -|        -|      252|    -|
|Register             |        -|     -|     8316|     1568|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |       16|   224|    34220|    26959|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1344|  3008|   869120|   434560|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |        1|     7|        3|        6|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4032|  9024|  2607360|  1303680|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |       ~0|     2|        1|        2|    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |               Instance              |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |fadd_32ns_32ns_32_5_no_dsp_1_U180    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U181    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U182    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U183    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U184    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U185    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U186    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U187    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U188    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U189    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U190    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U191    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U192    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U193    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U194    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U195    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U212    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U213    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U214    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U215    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U216    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U217    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U218    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U219    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U220    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U221    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U222    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U223    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U224    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U225    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U226    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U227    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U228    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U229    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U230    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U231    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U232    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U233    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U234    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U235    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U236    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U237    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U238    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U239    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U240    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U241    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U242    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_5_no_dsp_1_U243    |fadd_32ns_32ns_32_5_no_dsp_1    |        0|   0|  243|  338|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U196  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U197  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U198  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U199  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U200  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U201  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U202  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U203  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U204  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U205  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U206  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U207  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U208  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U209  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U210  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U211  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  318|  198|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U244   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U245   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U246   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U247   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U248   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U249   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U250   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U251   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U252   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U253   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U254   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U255   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U256   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U257   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U258   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U259   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U260   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U261   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U262   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U263   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U264   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U265   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U266   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U267   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U268   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U269   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U270   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U271   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U272   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U273   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U274   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U275   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U276   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U277   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U278   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U279   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U280   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U281   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U282   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U283   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U284   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U285   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U286   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U287   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U288   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U289   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U290   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U291   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U292   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U293   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U294   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U295   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U296   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U297   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U298   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U299   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U300   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U301   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U302   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U303   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U304   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U305   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U306   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U307   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|   78|    0|
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                                |                                |        0| 224|25904|24384|    0|
    +-------------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    +-----------+--------------------------+---------+---+----+-----+------+-----+------+-------------+
    |   Memory  |          Module          | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------+--------------------------+---------+---+----+-----+------+-----+------+-------------+
    |v108_U     |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_1_U   |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_2_U   |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_3_U   |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_4_U   |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_5_U   |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_6_U   |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_7_U   |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_8_U   |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_9_U   |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_10_U  |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_11_U  |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_12_U  |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_13_U  |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_14_U  |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    |v108_15_U  |node7_v125_RAM_AUTO_1R1W  |        1|  0|   0|    0|   256|   32|     1|         8192|
    +-----------+--------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total      |                          |       16|  0|   0|    0|  4096|  512|    16|       131072|
    +-----------+--------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+----+---+----+------------+------------+
    |            Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+----+---+----+------------+------------+
    |add_ln315_1_fu_1668_p2              |         +|   0|  0|  20|          13|           1|
    |add_ln315_fu_1683_p2                |         +|   0|  0|  12|           5|           1|
    |add_ln316_1_fu_1783_p2              |         +|   0|  0|  17|          10|           1|
    |add_ln316_fu_1735_p2                |         +|   0|  0|  12|           5|           1|
    |add_ln317_fu_1777_p2                |         +|   0|  0|  12|           5|           1|
    |add_ln323_fu_1878_p2                |         +|   0|  0|  15|           8|           8|
    |add_ln328_fu_1892_p2                |         +|   0|  0|  15|           8|           8|
    |empty_fu_1835_p2                    |         +|   0|  0|  15|           8|           8|
    |and_ln315_fu_1721_p2                |       and|   0|  0|   2|           1|           1|
    |ap_condition_2379                   |       and|   0|  0|   2|           1|           1|
    |ap_condition_3418                   |       and|   0|  0|   2|           1|           1|
    |cmp35_fu_1861_p2                    |      icmp|   0|  0|  12|           5|           1|
    |cmp64_3_fu_1866_p2                  |      icmp|   0|  0|  12|           4|           2|
    |icmp_ln315_fu_1662_p2               |      icmp|   0|  0|  21|          13|          14|
    |icmp_ln316_fu_1689_p2               |      icmp|   0|  0|  17|          10|           9|
    |icmp_ln317_fu_1715_p2               |      icmp|   0|  0|  13|           5|           6|
    |ap_block_pp0_stage0_01001           |        or|   0|  0|   2|           1|           1|
    |ap_block_state22_pp0_stage0_iter21  |        or|   0|  0|   2|           1|           1|
    |or_ln315_fu_1703_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln316_1_fu_1747_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln316_fu_1741_p2                 |        or|   0|  0|   2|           1|           1|
    |add53360408415_fu_2307_p3           |    select|   0|  0|  32|           1|          32|
    |add53_1295410413_fu_2313_p3         |    select|   0|  0|  32|           1|          32|
    |add53_1363396403_fu_2325_p3         |    select|   0|  0|  32|           1|          32|
    |add53_1_1124398401_fu_2331_p3       |    select|   0|  0|  32|           1|          32|
    |add53_1_2142405_fu_2319_p3          |    select|   0|  0|  32|           1|          32|
    |add53_2313417_fu_2301_p3            |    select|   0|  0|  32|           1|          32|
    |add53_2366384391_fu_2343_p3         |    select|   0|  0|  32|           1|          32|
    |add53_2_170386389_fu_2349_p3        |    select|   0|  0|  32|           1|          32|
    |add53_2_288393_fu_2337_p3           |    select|   0|  0|  32|           1|          32|
    |add53_3369372379_fu_2361_p3         |    select|   0|  0|  32|           1|          32|
    |add53_3_116374377_fu_2367_p3        |    select|   0|  0|  32|           1|          32|
    |add53_3_234381_fu_2355_p3           |    select|   0|  0|  32|           1|          32|
    |grp_fu_1106_p0                      |    select|   0|  0|  32|           1|           1|
    |grp_fu_1125_p0                      |    select|   0|  0|  32|           1|           1|
    |grp_fu_1144_p0                      |    select|   0|  0|  32|           1|           1|
    |grp_fu_1163_p0                      |    select|   0|  0|  32|           1|           1|
    |select_ln315_1_fu_1727_p3           |    select|   0|  0|   5|           1|           5|
    |select_ln315_fu_1695_p3             |    select|   0|  0|   5|           1|           1|
    |select_ln316_1_fu_1765_p3           |    select|   0|  0|   5|           1|           5|
    |select_ln316_2_fu_1789_p3           |    select|   0|  0|  10|           1|           1|
    |select_ln316_fu_1753_p3             |    select|   0|  0|   5|           1|           1|
    |ap_enable_pp0                       |       xor|   0|  0|   2|           1|           2|
    |xor_ln315_fu_1709_p2                |       xor|   0|  0|   2|           1|           2|
    +------------------------------------+----------+----+---+----+------------+------------+
    |Total                               |          |   0|  0| 755|         130|         474|
    +------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +----------------------------------------+----+-----------+-----+-----------+
    |                  Name                  | LUT| Input Size| Bits| Total Bits|
    +----------------------------------------+----+-----------+-----+-----------+
    |ap_done_int                             |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1                 |   9|          2|    1|          2|
    |ap_sig_allocacmp_indvar_flatten60_load  |   9|          2|   13|         26|
    |ap_sig_allocacmp_indvar_flatten_load    |   9|          2|   10|         20|
    |ap_sig_allocacmp_v109_load              |   9|          2|    5|         10|
    |ap_sig_allocacmp_v110_load              |   9|          2|    5|         10|
    |ap_sig_allocacmp_v111_load              |   9|          2|    5|         10|
    |indvar_flatten60_fu_172                 |   9|          2|   13|         26|
    |indvar_flatten_fu_164                   |   9|          2|   10|         20|
    |v109_fu_168                             |   9|          2|    5|         10|
    |v110_fu_160                             |   9|          2|    5|         10|
    |v111_fu_156                             |   9|          2|    5|         10|
    |v152_0_0_blk_n                          |   9|          2|    1|          2|
    |v152_0_1_blk_n                          |   9|          2|    1|          2|
    |v152_0_2_blk_n                          |   9|          2|    1|          2|
    |v152_0_3_blk_n                          |   9|          2|    1|          2|
    |v152_1_0_blk_n                          |   9|          2|    1|          2|
    |v152_1_1_blk_n                          |   9|          2|    1|          2|
    |v152_1_2_blk_n                          |   9|          2|    1|          2|
    |v152_1_3_blk_n                          |   9|          2|    1|          2|
    |v152_2_0_blk_n                          |   9|          2|    1|          2|
    |v152_2_1_blk_n                          |   9|          2|    1|          2|
    |v152_2_2_blk_n                          |   9|          2|    1|          2|
    |v152_2_3_blk_n                          |   9|          2|    1|          2|
    |v152_3_0_blk_n                          |   9|          2|    1|          2|
    |v152_3_1_blk_n                          |   9|          2|    1|          2|
    |v152_3_2_blk_n                          |   9|          2|    1|          2|
    |v152_3_3_blk_n                          |   9|          2|    1|          2|
    +----------------------------------------+----+-----------+-----+-----------+
    |Total                                   | 252|         56|   94|        188|
    +----------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +--------------------------------------------------+----+----+-----+-----------+
    |                       Name                       | FF | LUT| Bits| Const Bits|
    +--------------------------------------------------+----+----+-----+-----------+
    |add53360408415_reg_3588                           |  32|   0|   32|          0|
    |add53_1295410413_reg_3593                         |  32|   0|   32|          0|
    |add53_1363396403_reg_3628                         |  32|   0|   32|          0|
    |add53_1_1124398401_reg_3633                       |  32|   0|   32|          0|
    |add53_1_2142405_reg_3623                          |  32|   0|   32|          0|
    |add53_2313417_reg_3583                            |  32|   0|   32|          0|
    |add53_2366384391_reg_3668                         |  32|   0|   32|          0|
    |add53_2_170386389_reg_3673                        |  32|   0|   32|          0|
    |add53_2_288393_reg_3663                           |  32|   0|   32|          0|
    |add53_3369372379_reg_3708                         |  32|   0|   32|          0|
    |add53_3_116374377_reg_3713                        |  32|   0|   32|          0|
    |add53_3_234381_reg_3703                           |  32|   0|   32|          0|
    |add_ln328_reg_2754                                |   8|   0|    8|          0|
    |ap_CS_fsm                                         |   1|   0|    1|          0|
    |ap_condition_exit_pp0_iter0_stage0_pp0_iter1_reg  |   1|   0|    1|          0|
    |ap_condition_exit_pp0_iter0_stage0_pp0_iter2_reg  |   1|   0|    1|          0|
    |ap_condition_exit_pp0_iter0_stage0_pp0_iter3_reg  |   1|   0|    1|          0|
    |ap_condition_exit_pp0_iter0_stage0_pp0_iter4_reg  |   1|   0|    1|          0|
    |ap_condition_exit_pp0_iter0_stage0_pp0_iter5_reg  |   1|   0|    1|          0|
    |ap_done_reg                                       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8                           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9                           |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter10_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter11_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter12_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter13_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter14_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter15_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter16_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter17_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter18_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter19_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter20_reg                 |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter8_reg                  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter9_reg                  |   1|   0|    1|          0|
    |cmp35_reg_2694                                    |   1|   0|    1|          0|
    |cmp64_3_reg_2714                                  |   1|   0|    1|          0|
    |icmp_ln315_reg_2584                               |   1|   0|    1|          0|
    |indvar_flatten60_fu_172                           |  13|   0|   13|          0|
    |indvar_flatten_fu_164                             |  10|   0|   10|          0|
    |or_ln316_reg_2593                                 |   1|   0|    1|          0|
    |select_ln315_1_reg_2588                           |   5|   0|    5|          0|
    |select_ln316_1_reg_2602                           |   5|   0|    5|          0|
    |tmp10_reg_3768                                    |  32|   0|   32|          0|
    |tmp11_reg_3773                                    |  32|   0|   32|          0|
    |tmp12_reg_3778                                    |  32|   0|   32|          0|
    |tmp13_reg_3618                                    |  32|   0|   32|          0|
    |tmp19_reg_3863                                    |  32|   0|   32|          0|
    |tmp20_reg_3868                                    |  32|   0|   32|          0|
    |tmp21_reg_3873                                    |  32|   0|   32|          0|
    |tmp22_reg_3878                                    |  32|   0|   32|          0|
    |tmp23_reg_3883                                    |  32|   0|   32|          0|
    |tmp24_reg_3888                                    |  32|   0|   32|          0|
    |tmp25_reg_3893                                    |  32|   0|   32|          0|
    |tmp26_reg_3898                                    |  32|   0|   32|          0|
    |tmp27_reg_3738                                    |  32|   0|   32|          0|
    |tmp33_reg_3823                                    |  32|   0|   32|          0|
    |tmp34_reg_3828                                    |  32|   0|   32|          0|
    |tmp35_reg_3833                                    |  32|   0|   32|          0|
    |tmp36_reg_3838                                    |  32|   0|   32|          0|
    |tmp37_reg_3843                                    |  32|   0|   32|          0|
    |tmp38_reg_3848                                    |  32|   0|   32|          0|
    |tmp39_reg_3853                                    |  32|   0|   32|          0|
    |tmp40_reg_3858                                    |  32|   0|   32|          0|
    |tmp41_reg_3698                                    |  32|   0|   32|          0|
    |tmp42_reg_3788                                    |  32|   0|   32|          0|
    |tmp43_reg_3793                                    |  32|   0|   32|          0|
    |tmp44_reg_3798                                    |  32|   0|   32|          0|
    |tmp45_reg_3803                                    |  32|   0|   32|          0|
    |tmp46_reg_3808                                    |  32|   0|   32|          0|
    |tmp47_reg_3813                                    |  32|   0|   32|          0|
    |tmp48_reg_3658                                    |  32|   0|   32|          0|
    |tmp49_reg_3818                                    |  32|   0|   32|          0|
    |tmp5_reg_3743                                     |  32|   0|   32|          0|
    |tmp6_reg_3748                                     |  32|   0|   32|          0|
    |tmp7_reg_3753                                     |  32|   0|   32|          0|
    |tmp8_reg_3758                                     |  32|   0|   32|          0|
    |tmp9_reg_3763                                     |  32|   0|   32|          0|
    |tmp_reg_3783                                      |  32|   0|   32|          0|
    |trunc_ln315_reg_2608                              |   4|   0|    4|          0|
    |trunc_ln316_reg_2597                              |   4|   0|    4|          0|
    |v108_10_addr_reg_3099                             |   8|   0|    8|          0|
    |v108_11_addr_reg_3105                             |   8|   0|    8|          0|
    |v108_12_addr_reg_3111                             |   8|   0|    8|          0|
    |v108_13_addr_reg_3117                             |   8|   0|    8|          0|
    |v108_14_addr_reg_3123                             |   8|   0|    8|          0|
    |v108_15_addr_reg_3129                             |   8|   0|    8|          0|
    |v108_1_addr_reg_3045                              |   8|   0|    8|          0|
    |v108_2_addr_reg_3051                              |   8|   0|    8|          0|
    |v108_3_addr_reg_3057                              |   8|   0|    8|          0|
    |v108_4_addr_reg_3063                              |   8|   0|    8|          0|
    |v108_5_addr_reg_3069                              |   8|   0|    8|          0|
    |v108_6_addr_reg_3075                              |   8|   0|    8|          0|
    |v108_7_addr_reg_3081                              |   8|   0|    8|          0|
    |v108_8_addr_reg_3087                              |   8|   0|    8|          0|
    |v108_9_addr_reg_3093                              |   8|   0|    8|          0|
    |v108_addr_reg_3039                                |   8|   0|    8|          0|
    |v109_fu_168                                       |   5|   0|    5|          0|
    |v110_fu_160                                       |   5|   0|    5|          0|
    |v111_fu_156                                       |   5|   0|    5|          0|
    |v116_11_reg_2819                                  |  32|   0|   32|          0|
    |v116_12_reg_2827                                  |  32|   0|   32|          0|
    |v116_15_reg_2835                                  |  32|   0|   32|          0|
    |v116_3_reg_2787                                   |  32|   0|   32|          0|
    |v116_4_reg_2795                                   |  32|   0|   32|          0|
    |v116_7_reg_2803                                   |  32|   0|   32|          0|
    |v116_8_reg_2811                                   |  32|   0|   32|          0|
    |v116_reg_2779                                     |  32|   0|   32|          0|
    |v118_10_reg_3453                                  |  32|   0|   32|          0|
    |v118_11_reg_3458                                  |  32|   0|   32|          0|
    |v118_12_reg_3603                                  |  32|   0|   32|          0|
    |v118_13_reg_3613                                  |  32|   0|   32|          0|
    |v118_14_reg_3217                                  |  32|   0|   32|          0|
    |v118_15_reg_3608                                  |  32|   0|   32|          0|
    |v118_16_reg_3653                                  |  32|   0|   32|          0|
    |v118_17_reg_3240                                  |  32|   0|   32|          0|
    |v118_18_reg_3222                                  |  32|   0|   32|          0|
    |v118_19_reg_3693                                  |  32|   0|   32|          0|
    |v118_1_reg_3141                                   |  32|   0|   32|          0|
    |v118_20_reg_3263                                  |  32|   0|   32|          0|
    |v118_21_reg_3733                                  |  32|   0|   32|          0|
    |v118_22_reg_3286                                  |  32|   0|   32|          0|
    |v118_23_reg_3228                                  |  32|   0|   32|          0|
    |v118_24_reg_3234                                  |  32|   0|   32|          0|
    |v118_25_reg_3638                                  |  32|   0|   32|          0|
    |v118_26_reg_3463                                  |  32|   0|   32|          0|
    |v118_27_reg_3468                                  |  32|   0|   32|          0|
    |v118_28_reg_3473                                  |  32|   0|   32|          0|
    |v118_29_reg_3478                                  |  32|   0|   32|          0|
    |v118_2_reg_3147                                   |  32|   0|   32|          0|
    |v118_30_reg_3483                                  |  32|   0|   32|          0|
    |v118_31_reg_3488                                  |  32|   0|   32|          0|
    |v118_32_reg_3493                                  |  32|   0|   32|          0|
    |v118_33_reg_3498                                  |  32|   0|   32|          0|
    |v118_34_reg_3643                                  |  32|   0|   32|          0|
    |v118_35_reg_3648                                  |  32|   0|   32|          0|
    |v118_36_reg_3245                                  |  32|   0|   32|          0|
    |v118_37_reg_3251                                  |  32|   0|   32|          0|
    |v118_38_reg_3257                                  |  32|   0|   32|          0|
    |v118_39_reg_3678                                  |  32|   0|   32|          0|
    |v118_3_reg_3598                                   |  32|   0|   32|          0|
    |v118_40_reg_3503                                  |  32|   0|   32|          0|
    |v118_41_reg_3508                                  |  32|   0|   32|          0|
    |v118_42_reg_3513                                  |  32|   0|   32|          0|
    |v118_43_reg_3518                                  |  32|   0|   32|          0|
    |v118_44_reg_3523                                  |  32|   0|   32|          0|
    |v118_45_reg_3528                                  |  32|   0|   32|          0|
    |v118_46_reg_3533                                  |  32|   0|   32|          0|
    |v118_47_reg_3538                                  |  32|   0|   32|          0|
    |v118_48_reg_3683                                  |  32|   0|   32|          0|
    |v118_49_reg_3688                                  |  32|   0|   32|          0|
    |v118_4_reg_3423                                   |  32|   0|   32|          0|
    |v118_50_reg_3268                                  |  32|   0|   32|          0|
    |v118_51_reg_3274                                  |  32|   0|   32|          0|
    |v118_52_reg_3280                                  |  32|   0|   32|          0|
    |v118_53_reg_3718                                  |  32|   0|   32|          0|
    |v118_54_reg_3543                                  |  32|   0|   32|          0|
    |v118_55_reg_3548                                  |  32|   0|   32|          0|
    |v118_56_reg_3553                                  |  32|   0|   32|          0|
    |v118_57_reg_3558                                  |  32|   0|   32|          0|
    |v118_58_reg_3563                                  |  32|   0|   32|          0|
    |v118_59_reg_3568                                  |  32|   0|   32|          0|
    |v118_5_reg_3428                                   |  32|   0|   32|          0|
    |v118_60_reg_3573                                  |  32|   0|   32|          0|
    |v118_61_reg_3578                                  |  32|   0|   32|          0|
    |v118_62_reg_3723                                  |  32|   0|   32|          0|
    |v118_63_reg_3728                                  |  32|   0|   32|          0|
    |v118_6_reg_3433                                   |  32|   0|   32|          0|
    |v118_7_reg_3438                                   |  32|   0|   32|          0|
    |v118_8_reg_3443                                   |  32|   0|   32|          0|
    |v118_9_reg_3448                                   |  32|   0|   32|          0|
    |v118_reg_3135                                     |  32|   0|   32|          0|
    |v140_0_0_load_reg_2759                            |  32|   0|   32|          0|
    |v140_0_1_load_reg_2915                            |  32|   0|   32|          0|
    |v140_0_2_load_reg_2935                            |  32|   0|   32|          0|
    |v140_0_3_load_reg_3316                            |  32|   0|   32|          0|
    |v140_1_0_load_reg_2764                            |  32|   0|   32|          0|
    |v140_1_1_load_reg_2920                            |  32|   0|   32|          0|
    |v140_1_2_load_reg_2940                            |  32|   0|   32|          0|
    |v140_1_3_load_reg_3321                            |  32|   0|   32|          0|
    |v140_2_0_load_reg_2769                            |  32|   0|   32|          0|
    |v140_2_1_load_reg_2925                            |  32|   0|   32|          0|
    |v140_2_2_load_reg_2945                            |  32|   0|   32|          0|
    |v140_2_3_load_reg_3326                            |  32|   0|   32|          0|
    |v140_3_0_load_reg_3291                            |  32|   0|   32|          0|
    |v140_3_1_load_reg_2930                            |  32|   0|   32|          0|
    |v140_3_2_load_reg_2950                            |  32|   0|   32|          0|
    |v140_3_3_load_reg_2774                            |  32|   0|   32|          0|
    |v141_0_0_load31_fu_236                            |  32|   0|   32|          0|
    |v141_0_1_load23_fu_220                            |  32|   0|   32|          0|
    |v141_0_2_load15_fu_204                            |  32|   0|   32|          0|
    |v141_0_3_load7_fu_188                             |  32|   0|   32|          0|
    |v141_1_0_addr_reg_2634                            |   8|   0|    8|          0|
    |v141_1_0_load29_fu_232                            |  32|   0|   32|          0|
    |v141_1_1_addr_reg_2639                            |   8|   0|    8|          0|
    |v141_1_1_load21_fu_216                            |  32|   0|   32|          0|
    |v141_1_2_addr_reg_2644                            |   8|   0|    8|          0|
    |v141_1_2_load13_fu_200                            |  32|   0|   32|          0|
    |v141_1_3_addr_reg_2649                            |   8|   0|    8|          0|
    |v141_1_3_load5_fu_184                             |  32|   0|   32|          0|
    |v141_2_0_addr_reg_2654                            |   8|   0|    8|          0|
    |v141_2_0_load27_fu_228                            |  32|   0|   32|          0|
    |v141_2_1_addr_reg_2659                            |   8|   0|    8|          0|
    |v141_2_1_load19_fu_212                            |  32|   0|   32|          0|
    |v141_2_2_addr_reg_2664                            |   8|   0|    8|          0|
    |v141_2_2_load11_fu_196                            |  32|   0|   32|          0|
    |v141_2_3_addr_reg_2669                            |   8|   0|    8|          0|
    |v141_2_3_load3_fu_180                             |  32|   0|   32|          0|
    |v141_3_0_load25_fu_224                            |  32|   0|   32|          0|
    |v141_3_1_load17_fu_208                            |  32|   0|   32|          0|
    |v141_3_2_load9_fu_192                             |  32|   0|   32|          0|
    |v141_3_3_load1_fu_176                             |  32|   0|   32|          0|
    |zext_ln323_reg_2718                               |   8|   0|   64|         56|
    |add_ln328_reg_2754                                |  64|  32|    8|          0|
    |cmp35_reg_2694                                    |  64|  32|    1|          0|
    |cmp64_3_reg_2714                                  |  64|  32|    1|          0|
    |or_ln316_reg_2593                                 |  64|  32|    1|          0|
    |v108_10_addr_reg_3099                             |  64|  32|    8|          0|
    |v108_11_addr_reg_3105                             |  64|  32|    8|          0|
    |v108_12_addr_reg_3111                             |  64|  32|    8|          0|
    |v108_13_addr_reg_3117                             |  64|  32|    8|          0|
    |v108_14_addr_reg_3123                             |  64|  32|    8|          0|
    |v108_15_addr_reg_3129                             |  64|  32|    8|          0|
    |v108_1_addr_reg_3045                              |  64|  32|    8|          0|
    |v108_2_addr_reg_3051                              |  64|  32|    8|          0|
    |v108_3_addr_reg_3057                              |  64|  32|    8|          0|
    |v108_4_addr_reg_3063                              |  64|  32|    8|          0|
    |v108_5_addr_reg_3069                              |  64|  32|    8|          0|
    |v108_6_addr_reg_3075                              |  64|  32|    8|          0|
    |v108_7_addr_reg_3081                              |  64|  32|    8|          0|
    |v108_8_addr_reg_3087                              |  64|  32|    8|          0|
    |v108_9_addr_reg_3093                              |  64|  32|    8|          0|
    |v108_addr_reg_3039                                |  64|  32|    8|          0|
    |v116_11_reg_2819                                  |  64|  32|   32|          0|
    |v116_12_reg_2827                                  |  64|  32|   32|          0|
    |v116_15_reg_2835                                  |  64|  32|   32|          0|
    |v116_3_reg_2787                                   |  64|  32|   32|          0|
    |v116_4_reg_2795                                   |  64|  32|   32|          0|
    |v116_7_reg_2803                                   |  64|  32|   32|          0|
    |v116_8_reg_2811                                   |  64|  32|   32|          0|
    |v116_reg_2779                                     |  64|  32|   32|          0|
    |v118_18_reg_3222                                  |  64|  32|   32|          0|
    |v118_1_reg_3141                                   |  64|  32|   32|          0|
    |v118_23_reg_3228                                  |  64|  32|   32|          0|
    |v118_24_reg_3234                                  |  64|  32|   32|          0|
    |v118_2_reg_3147                                   |  64|  32|   32|          0|
    |v118_36_reg_3245                                  |  64|  32|   32|          0|
    |v118_37_reg_3251                                  |  64|  32|   32|          0|
    |v118_38_reg_3257                                  |  64|  32|   32|          0|
    |v118_50_reg_3268                                  |  64|  32|   32|          0|
    |v118_51_reg_3274                                  |  64|  32|   32|          0|
    |v118_52_reg_3280                                  |  64|  32|   32|          0|
    |v118_reg_3135                                     |  64|  32|   32|          0|
    |v141_1_0_addr_reg_2634                            |  64|  32|    8|          0|
    |v141_1_1_addr_reg_2639                            |  64|  32|    8|          0|
    |v141_1_2_addr_reg_2644                            |  64|  32|    8|          0|
    |v141_1_3_addr_reg_2649                            |  64|  32|    8|          0|
    |v141_2_0_addr_reg_2654                            |  64|  32|    8|          0|
    |v141_2_1_addr_reg_2659                            |  64|  32|    8|          0|
    |v141_2_2_addr_reg_2664                            |  64|  32|    8|          0|
    |v141_2_3_addr_reg_2669                            |  64|  32|    8|          0|
    |zext_ln323_reg_2718                               |  64|  32|   64|         56|
    +--------------------------------------------------+----+----+-----+-----------+
    |Total                                             |8316|1568| 6143|        112|
    +--------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------------+-----+-----+------------+--------------+--------------+
|        RTL Ports        | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------------+-----+-----+------------+--------------+--------------+
|ap_clk                   |   in|    1|  ap_ctrl_hs|         node6|  return value|
|ap_rst                   |   in|    1|  ap_ctrl_hs|         node6|  return value|
|ap_start                 |   in|    1|  ap_ctrl_hs|         node6|  return value|
|ap_done                  |  out|    1|  ap_ctrl_hs|         node6|  return value|
|ap_continue              |   in|    1|  ap_ctrl_hs|         node6|  return value|
|ap_idle                  |  out|    1|  ap_ctrl_hs|         node6|  return value|
|ap_ready                 |  out|    1|  ap_ctrl_hs|         node6|  return value|
|v152_0_0_din             |  out|   32|     ap_fifo|      v152_0_0|       pointer|
|v152_0_0_num_data_valid  |   in|    9|     ap_fifo|      v152_0_0|       pointer|
|v152_0_0_fifo_cap        |   in|    9|     ap_fifo|      v152_0_0|       pointer|
|v152_0_0_full_n          |   in|    1|     ap_fifo|      v152_0_0|       pointer|
|v152_0_0_write           |  out|    1|     ap_fifo|      v152_0_0|       pointer|
|v152_1_0_din             |  out|   32|     ap_fifo|      v152_1_0|       pointer|
|v152_1_0_num_data_valid  |   in|    9|     ap_fifo|      v152_1_0|       pointer|
|v152_1_0_fifo_cap        |   in|    9|     ap_fifo|      v152_1_0|       pointer|
|v152_1_0_full_n          |   in|    1|     ap_fifo|      v152_1_0|       pointer|
|v152_1_0_write           |  out|    1|     ap_fifo|      v152_1_0|       pointer|
|v152_2_0_din             |  out|   32|     ap_fifo|      v152_2_0|       pointer|
|v152_2_0_num_data_valid  |   in|    9|     ap_fifo|      v152_2_0|       pointer|
|v152_2_0_fifo_cap        |   in|    9|     ap_fifo|      v152_2_0|       pointer|
|v152_2_0_full_n          |   in|    1|     ap_fifo|      v152_2_0|       pointer|
|v152_2_0_write           |  out|    1|     ap_fifo|      v152_2_0|       pointer|
|v152_3_0_din             |  out|   32|     ap_fifo|      v152_3_0|       pointer|
|v152_3_0_num_data_valid  |   in|    9|     ap_fifo|      v152_3_0|       pointer|
|v152_3_0_fifo_cap        |   in|    9|     ap_fifo|      v152_3_0|       pointer|
|v152_3_0_full_n          |   in|    1|     ap_fifo|      v152_3_0|       pointer|
|v152_3_0_write           |  out|    1|     ap_fifo|      v152_3_0|       pointer|
|v152_0_1_din             |  out|   32|     ap_fifo|      v152_0_1|       pointer|
|v152_0_1_num_data_valid  |   in|    9|     ap_fifo|      v152_0_1|       pointer|
|v152_0_1_fifo_cap        |   in|    9|     ap_fifo|      v152_0_1|       pointer|
|v152_0_1_full_n          |   in|    1|     ap_fifo|      v152_0_1|       pointer|
|v152_0_1_write           |  out|    1|     ap_fifo|      v152_0_1|       pointer|
|v152_1_1_din             |  out|   32|     ap_fifo|      v152_1_1|       pointer|
|v152_1_1_num_data_valid  |   in|    9|     ap_fifo|      v152_1_1|       pointer|
|v152_1_1_fifo_cap        |   in|    9|     ap_fifo|      v152_1_1|       pointer|
|v152_1_1_full_n          |   in|    1|     ap_fifo|      v152_1_1|       pointer|
|v152_1_1_write           |  out|    1|     ap_fifo|      v152_1_1|       pointer|
|v152_2_1_din             |  out|   32|     ap_fifo|      v152_2_1|       pointer|
|v152_2_1_num_data_valid  |   in|    9|     ap_fifo|      v152_2_1|       pointer|
|v152_2_1_fifo_cap        |   in|    9|     ap_fifo|      v152_2_1|       pointer|
|v152_2_1_full_n          |   in|    1|     ap_fifo|      v152_2_1|       pointer|
|v152_2_1_write           |  out|    1|     ap_fifo|      v152_2_1|       pointer|
|v152_3_1_din             |  out|   32|     ap_fifo|      v152_3_1|       pointer|
|v152_3_1_num_data_valid  |   in|    9|     ap_fifo|      v152_3_1|       pointer|
|v152_3_1_fifo_cap        |   in|    9|     ap_fifo|      v152_3_1|       pointer|
|v152_3_1_full_n          |   in|    1|     ap_fifo|      v152_3_1|       pointer|
|v152_3_1_write           |  out|    1|     ap_fifo|      v152_3_1|       pointer|
|v152_0_2_din             |  out|   32|     ap_fifo|      v152_0_2|       pointer|
|v152_0_2_num_data_valid  |   in|    9|     ap_fifo|      v152_0_2|       pointer|
|v152_0_2_fifo_cap        |   in|    9|     ap_fifo|      v152_0_2|       pointer|
|v152_0_2_full_n          |   in|    1|     ap_fifo|      v152_0_2|       pointer|
|v152_0_2_write           |  out|    1|     ap_fifo|      v152_0_2|       pointer|
|v152_1_2_din             |  out|   32|     ap_fifo|      v152_1_2|       pointer|
|v152_1_2_num_data_valid  |   in|    9|     ap_fifo|      v152_1_2|       pointer|
|v152_1_2_fifo_cap        |   in|    9|     ap_fifo|      v152_1_2|       pointer|
|v152_1_2_full_n          |   in|    1|     ap_fifo|      v152_1_2|       pointer|
|v152_1_2_write           |  out|    1|     ap_fifo|      v152_1_2|       pointer|
|v152_2_2_din             |  out|   32|     ap_fifo|      v152_2_2|       pointer|
|v152_2_2_num_data_valid  |   in|    9|     ap_fifo|      v152_2_2|       pointer|
|v152_2_2_fifo_cap        |   in|    9|     ap_fifo|      v152_2_2|       pointer|
|v152_2_2_full_n          |   in|    1|     ap_fifo|      v152_2_2|       pointer|
|v152_2_2_write           |  out|    1|     ap_fifo|      v152_2_2|       pointer|
|v152_3_2_din             |  out|   32|     ap_fifo|      v152_3_2|       pointer|
|v152_3_2_num_data_valid  |   in|    9|     ap_fifo|      v152_3_2|       pointer|
|v152_3_2_fifo_cap        |   in|    9|     ap_fifo|      v152_3_2|       pointer|
|v152_3_2_full_n          |   in|    1|     ap_fifo|      v152_3_2|       pointer|
|v152_3_2_write           |  out|    1|     ap_fifo|      v152_3_2|       pointer|
|v152_0_3_din             |  out|   32|     ap_fifo|      v152_0_3|       pointer|
|v152_0_3_num_data_valid  |   in|    9|     ap_fifo|      v152_0_3|       pointer|
|v152_0_3_fifo_cap        |   in|    9|     ap_fifo|      v152_0_3|       pointer|
|v152_0_3_full_n          |   in|    1|     ap_fifo|      v152_0_3|       pointer|
|v152_0_3_write           |  out|    1|     ap_fifo|      v152_0_3|       pointer|
|v152_1_3_din             |  out|   32|     ap_fifo|      v152_1_3|       pointer|
|v152_1_3_num_data_valid  |   in|    9|     ap_fifo|      v152_1_3|       pointer|
|v152_1_3_fifo_cap        |   in|    9|     ap_fifo|      v152_1_3|       pointer|
|v152_1_3_full_n          |   in|    1|     ap_fifo|      v152_1_3|       pointer|
|v152_1_3_write           |  out|    1|     ap_fifo|      v152_1_3|       pointer|
|v152_2_3_din             |  out|   32|     ap_fifo|      v152_2_3|       pointer|
|v152_2_3_num_data_valid  |   in|    9|     ap_fifo|      v152_2_3|       pointer|
|v152_2_3_fifo_cap        |   in|    9|     ap_fifo|      v152_2_3|       pointer|
|v152_2_3_full_n          |   in|    1|     ap_fifo|      v152_2_3|       pointer|
|v152_2_3_write           |  out|    1|     ap_fifo|      v152_2_3|       pointer|
|v152_3_3_din             |  out|   32|     ap_fifo|      v152_3_3|       pointer|
|v152_3_3_num_data_valid  |   in|    9|     ap_fifo|      v152_3_3|       pointer|
|v152_3_3_fifo_cap        |   in|    9|     ap_fifo|      v152_3_3|       pointer|
|v152_3_3_full_n          |   in|    1|     ap_fifo|      v152_3_3|       pointer|
|v152_3_3_write           |  out|    1|     ap_fifo|      v152_3_3|       pointer|
|v141_0_0_address0        |  out|    8|   ap_memory|      v141_0_0|         array|
|v141_0_0_ce0             |  out|    1|   ap_memory|      v141_0_0|         array|
|v141_0_0_q0              |   in|   32|   ap_memory|      v141_0_0|         array|
|v141_0_1_address0        |  out|    8|   ap_memory|      v141_0_1|         array|
|v141_0_1_ce0             |  out|    1|   ap_memory|      v141_0_1|         array|
|v141_0_1_q0              |   in|   32|   ap_memory|      v141_0_1|         array|
|v141_0_2_address0        |  out|    8|   ap_memory|      v141_0_2|         array|
|v141_0_2_ce0             |  out|    1|   ap_memory|      v141_0_2|         array|
|v141_0_2_q0              |   in|   32|   ap_memory|      v141_0_2|         array|
|v141_0_3_address0        |  out|    8|   ap_memory|      v141_0_3|         array|
|v141_0_3_ce0             |  out|    1|   ap_memory|      v141_0_3|         array|
|v141_0_3_q0              |   in|   32|   ap_memory|      v141_0_3|         array|
|v141_1_0_address0        |  out|    8|   ap_memory|      v141_1_0|         array|
|v141_1_0_ce0             |  out|    1|   ap_memory|      v141_1_0|         array|
|v141_1_0_q0              |   in|   32|   ap_memory|      v141_1_0|         array|
|v141_1_1_address0        |  out|    8|   ap_memory|      v141_1_1|         array|
|v141_1_1_ce0             |  out|    1|   ap_memory|      v141_1_1|         array|
|v141_1_1_q0              |   in|   32|   ap_memory|      v141_1_1|         array|
|v141_1_2_address0        |  out|    8|   ap_memory|      v141_1_2|         array|
|v141_1_2_ce0             |  out|    1|   ap_memory|      v141_1_2|         array|
|v141_1_2_q0              |   in|   32|   ap_memory|      v141_1_2|         array|
|v141_1_3_address0        |  out|    8|   ap_memory|      v141_1_3|         array|
|v141_1_3_ce0             |  out|    1|   ap_memory|      v141_1_3|         array|
|v141_1_3_q0              |   in|   32|   ap_memory|      v141_1_3|         array|
|v141_2_0_address0        |  out|    8|   ap_memory|      v141_2_0|         array|
|v141_2_0_ce0             |  out|    1|   ap_memory|      v141_2_0|         array|
|v141_2_0_q0              |   in|   32|   ap_memory|      v141_2_0|         array|
|v141_2_1_address0        |  out|    8|   ap_memory|      v141_2_1|         array|
|v141_2_1_ce0             |  out|    1|   ap_memory|      v141_2_1|         array|
|v141_2_1_q0              |   in|   32|   ap_memory|      v141_2_1|         array|
|v141_2_2_address0        |  out|    8|   ap_memory|      v141_2_2|         array|
|v141_2_2_ce0             |  out|    1|   ap_memory|      v141_2_2|         array|
|v141_2_2_q0              |   in|   32|   ap_memory|      v141_2_2|         array|
|v141_2_3_address0        |  out|    8|   ap_memory|      v141_2_3|         array|
|v141_2_3_ce0             |  out|    1|   ap_memory|      v141_2_3|         array|
|v141_2_3_q0              |   in|   32|   ap_memory|      v141_2_3|         array|
|v141_3_0_address0        |  out|    8|   ap_memory|      v141_3_0|         array|
|v141_3_0_ce0             |  out|    1|   ap_memory|      v141_3_0|         array|
|v141_3_0_q0              |   in|   32|   ap_memory|      v141_3_0|         array|
|v141_3_1_address0        |  out|    8|   ap_memory|      v141_3_1|         array|
|v141_3_1_ce0             |  out|    1|   ap_memory|      v141_3_1|         array|
|v141_3_1_q0              |   in|   32|   ap_memory|      v141_3_1|         array|
|v141_3_2_address0        |  out|    8|   ap_memory|      v141_3_2|         array|
|v141_3_2_ce0             |  out|    1|   ap_memory|      v141_3_2|         array|
|v141_3_2_q0              |   in|   32|   ap_memory|      v141_3_2|         array|
|v141_3_3_address0        |  out|    8|   ap_memory|      v141_3_3|         array|
|v141_3_3_ce0             |  out|    1|   ap_memory|      v141_3_3|         array|
|v141_3_3_q0              |   in|   32|   ap_memory|      v141_3_3|         array|
|v140_0_0_address0        |  out|    8|   ap_memory|      v140_0_0|         array|
|v140_0_0_ce0             |  out|    1|   ap_memory|      v140_0_0|         array|
|v140_0_0_q0              |   in|   32|   ap_memory|      v140_0_0|         array|
|v140_0_1_address0        |  out|    8|   ap_memory|      v140_0_1|         array|
|v140_0_1_ce0             |  out|    1|   ap_memory|      v140_0_1|         array|
|v140_0_1_q0              |   in|   32|   ap_memory|      v140_0_1|         array|
|v140_0_2_address0        |  out|    8|   ap_memory|      v140_0_2|         array|
|v140_0_2_ce0             |  out|    1|   ap_memory|      v140_0_2|         array|
|v140_0_2_q0              |   in|   32|   ap_memory|      v140_0_2|         array|
|v140_0_3_address0        |  out|    8|   ap_memory|      v140_0_3|         array|
|v140_0_3_ce0             |  out|    1|   ap_memory|      v140_0_3|         array|
|v140_0_3_q0              |   in|   32|   ap_memory|      v140_0_3|         array|
|v140_1_0_address0        |  out|    8|   ap_memory|      v140_1_0|         array|
|v140_1_0_ce0             |  out|    1|   ap_memory|      v140_1_0|         array|
|v140_1_0_q0              |   in|   32|   ap_memory|      v140_1_0|         array|
|v140_1_1_address0        |  out|    8|   ap_memory|      v140_1_1|         array|
|v140_1_1_ce0             |  out|    1|   ap_memory|      v140_1_1|         array|
|v140_1_1_q0              |   in|   32|   ap_memory|      v140_1_1|         array|
|v140_1_2_address0        |  out|    8|   ap_memory|      v140_1_2|         array|
|v140_1_2_ce0             |  out|    1|   ap_memory|      v140_1_2|         array|
|v140_1_2_q0              |   in|   32|   ap_memory|      v140_1_2|         array|
|v140_1_3_address0        |  out|    8|   ap_memory|      v140_1_3|         array|
|v140_1_3_ce0             |  out|    1|   ap_memory|      v140_1_3|         array|
|v140_1_3_q0              |   in|   32|   ap_memory|      v140_1_3|         array|
|v140_2_0_address0        |  out|    8|   ap_memory|      v140_2_0|         array|
|v140_2_0_ce0             |  out|    1|   ap_memory|      v140_2_0|         array|
|v140_2_0_q0              |   in|   32|   ap_memory|      v140_2_0|         array|
|v140_2_1_address0        |  out|    8|   ap_memory|      v140_2_1|         array|
|v140_2_1_ce0             |  out|    1|   ap_memory|      v140_2_1|         array|
|v140_2_1_q0              |   in|   32|   ap_memory|      v140_2_1|         array|
|v140_2_2_address0        |  out|    8|   ap_memory|      v140_2_2|         array|
|v140_2_2_ce0             |  out|    1|   ap_memory|      v140_2_2|         array|
|v140_2_2_q0              |   in|   32|   ap_memory|      v140_2_2|         array|
|v140_2_3_address0        |  out|    8|   ap_memory|      v140_2_3|         array|
|v140_2_3_ce0             |  out|    1|   ap_memory|      v140_2_3|         array|
|v140_2_3_q0              |   in|   32|   ap_memory|      v140_2_3|         array|
|v140_3_0_address0        |  out|    8|   ap_memory|      v140_3_0|         array|
|v140_3_0_ce0             |  out|    1|   ap_memory|      v140_3_0|         array|
|v140_3_0_q0              |   in|   32|   ap_memory|      v140_3_0|         array|
|v140_3_1_address0        |  out|    8|   ap_memory|      v140_3_1|         array|
|v140_3_1_ce0             |  out|    1|   ap_memory|      v140_3_1|         array|
|v140_3_1_q0              |   in|   32|   ap_memory|      v140_3_1|         array|
|v140_3_2_address0        |  out|    8|   ap_memory|      v140_3_2|         array|
|v140_3_2_ce0             |  out|    1|   ap_memory|      v140_3_2|         array|
|v140_3_2_q0              |   in|   32|   ap_memory|      v140_3_2|         array|
|v140_3_3_address0        |  out|    8|   ap_memory|      v140_3_3|         array|
|v140_3_3_ce0             |  out|    1|   ap_memory|      v140_3_3|         array|
|v140_3_3_q0              |   in|   32|   ap_memory|      v140_3_3|         array|
+-------------------------+-----+-----+------------+--------------+--------------+

