- 바이폴라 트랜지스터는 증폭회로를 구성한 경우 FET에 비해 트랜지스터 1개당 이득이 크게 얻어지고, 바이어스의 분석, 설계에 트랜지스터의 특성 곡선을 필요로 하지 않는 등의 특징을 가지고 있다.
- 아날로그 신호를 취급하는 회로에서는 FET 보다도 많이 사용되고 있다.
- npn형과 pnp형 트랜지스터에서는 직류 전압, 전류의 방향이 전부 역인 것이 다를 뿐 신호 성분에 대해서는 양자 모두 동일하다.


## 바이폴라 트랜지스터의 기본 회로형식과 바이어스 회로
![image](https://github.com/user-attachments/assets/c8c739c3-669b-4ec2-b7e1-b6e4893e0bf4)

- 바이폴라 트랜지스터의 3개의 접지형식
  - FET와 같게 3종류의 회로 형식이 있고, 순서대로 이미터 접지, 컬랙터 접지, 베이스 접지이다.
- 바이폴라 트랜지스터의 바이어스 회로<br>
![image](https://github.com/user-attachments/assets/348319ce-10ad-4c32-aa88-094803017a9a)
![image](https://github.com/user-attachments/assets/2b9d924d-561a-4d95-84f0-234c4b127291)

  - 바이폴라 트랜지스터의 베이스와 이미터 사이는 다이오드의 순방향 특성과 같고, 바이어스점 $Q$의 $V_{BE}$는 $Q$점의 위치에 거의 관계없이 일정하다.
  - 위 그림의 회로는 바이어스 전압을 베이스 이미터 사이에 준 회로 이며 앞선 증가형 FET 회로와 같으나 바이폴라 트랜지스터에서는 대부분의 경우 이미터와 공통점 사이에 저항 $R_E$가 접속된다.
  - 베이스 전류 $I_B$는 매우 적어 무시해도 되나 $R_1$과 $R_2$사이에 흐르는 전류 $I_A$는<br> $I_A = \frac{V_{CC}}{R_1+R_2}$가 된다.
  - 베이스 단자의 전압 $V_B$는 $V_B = R_2I_A = \frac{R_2}{R_1+R_2}V_{CC}$가 되고, 이회로에서는 약 1.7V가 된다.
  - 이미터의 전압 $V_E$는 $V_E = V_B - V_{BE}$가 된다.
  - $I_E$는 옴의 법칙에 의해 $I_E = \frac{V_E}{R_E}$로 이 회로에서 약 1mA가 될 것이다.
  - 컬랙터 전류 $I_C$는 $I_E$와 거의 같다.
  - 컬랙터 전압 $V_C$는 전류 전압 V_{CC}로 부터 $R_L$의 전압을 뺀 것이므로 $V_C = V_{CC} - R_LI_C$가 될 것이다.

<br>
<br>

- $R_E$의 효과<br>
![image](https://github.com/user-attachments/assets/cf1d70a9-b4c3-4d86-beef-58e6649ed292)

  - 위 그림은 $R_E$를 접속한 경우와 접속하지 않은 경우에 대해 바이어스 회로를 나타낸 것이다. a 회로에 경우는 $V_B$가 직접 $V_{BE}$가 되고 있기에 $V_BE = V_B$가 된다.
  - 
