`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 05/25/2023 12:14:19 PM
// Design Name: 
// Module Name: FSM
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module FSM(
    input CLK,
    input X,
    input BT0,
    output Z
    );
    
//    typedef enum{STA, STB, STC, STD, STE}STATES;
//    STATES PS, NS;
    
//    always_ff @(posedge CLK, negedge BT0) begin
    
//    if(!BT0) begin
//        PS <= STA_1;
//    end
//    else begin
//        PS <= NS;
//    end
//    end
    
//    always_comb begin 
//    Z = 0;
//    case (PS)
//        STA_1: begin
//        z = 1
//        end
//    end
    
endmodule
