# Analyze module Verilog files...
# Generated by syn.cmd

  analyze -format verilog -lib enumerate_lib ./enumerate.v
  analyze -format verilog -lib enumerate_lib   ./cmpGrt.v
  analyze -format verilog -lib enumerate_lib   ./countOnes.v
