## IP封装

IP封装类似将写好的项目让vivado帮你整理好，留出按统一规则创建的接口；这样别人用vivado就能识别这个接口进而使用你的项目。

> IP封装后类似成了一个对象

IP封装可以包含源文件，也可以不包含。

- 直接在上方顶栏进行操作是包含的
- 不包含源文件的话，需要先综合生成网表，然后将网表封装进IP

## 内存

- Distributed Memory ： 符合异步访问要求 
  - ROM
- Block Memory Generator： 是同步访问
  - RAM

## 项目1

### 系统模块

#### Slice

位宽截取

```verilog
Wire Din[4:0]; // 5bit的信号
Assign Dout = Din[3:0];// 截取低4位
```

### 仿真文件

#### 模板

```verilog
module ShiftReg8b_tb;
    reg clk = 1;
    reg shiftn_loadp = 0;
    reg shift_in = 0;
    reg [7:0] par_in;
    wire [7:0] Q;

    ShiftReg8b dut (
        .clk(clk),
        .shiftn_loadp(shiftn_loadp),
        .shift_in(shift_in),
        .par_in(par_in),
        .Q(Q)
    );
    initial begin
        par_in = 8'b01001100;
        shiftn_loadp=0;#5;
        shift_in=0;#2;
        $finish;
    end

    always #1 clk = ~clk;
endmodule

```

