O projeto possui 10 entradas (SW17-SW13, SW12-SW9), as saídas dos displays de 7 segmentos HEX7[6], HEX6[0-6], HEX5[6], HEX4[0-6], HEX3[6], HEX2[0-6], HEX1[6] e HEX0[0-6].
Essas entradas estão associadas às entradas lógicas a_sig, a0, a1, a2, a3 (para o primeiro operando e seu sinal), b_sig, b0, b1, b2, b3 (para o segundo operando e seu sinal) e às saídas a_sig_o e a0_o até a6_o (para o primeiro operando e seu sinal), b_sig_o, b0_o até b6_o (para o segundo operando e seu sinal), q_sig_o e r1_0 até r1_6 (para o quociente e seu sinal) e r_sig_o e r0_0 até r0_6 (para o resto e seu sinal).

O circuito recebe dois operandos em sinal-magnitude através das entradas lógicas e os exibe nos displays de 7 segmentos, e finalmente exibe o quociente da divisão entre os dois númeor e o resto nos displays de 7 segmentos.

A placa utilizada é a Cyclone IV (DE2).
