set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {processadorPinagem.vo processadorPinagem_v.sdo}}
	{{"Fast Model"} {processadorPinagem_fast.vo processadorPinagem_v_fast.sdo}}
}
