{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Design Software" 0 -1 1740570122289 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus Prime " "Running Quartus Prime Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition " "Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition" {  } {  } 0 0 "%1!s!" 0 0 "Design Software" 0 -1 1740570122300 ""} { "Info" "IQEXE_START_BANNER_TIME" "Wed Feb 26 08:42:02 2025 " "Processing started: Wed Feb 26 08:42:02 2025" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Design Software" 0 -1 1740570122300 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570122300 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off atividade7 -c atividade7 " "Command: quartus_map --read_settings_files=on --write_settings_files=off atividade7 -c atividade7" {  } {  } 0 0 "Command: %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570122301 ""}
{ "Warning" "WQCU_PARALLEL_USER_SHOULD_SPECIFY_NUM_PROC" "" "Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance." {  } {  } 0 18236 "Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance." 0 0 "Analysis & Synthesis" 0 -1 1740570122523 ""}
{ "Info" "IQCU_PARALLEL_AUTODETECT_MULTIPLE_PROCESSORS" "10 10 " "Parallel compilation is enabled and will use 10 of the 10 processors detected" {  } {  } 0 20030 "Parallel compilation is enabled and will use %1!i! of the %2!i! processors detected" 0 0 "Analysis & Synthesis" 0 -1 1740570122523 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "atividade7.vhd 2 1 " "Found 2 design units, including 1 entities, in source file atividade7.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 atividade7-Behavioral " "Found design unit 1: atividade7-Behavioral" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 17 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1740570127821 ""} { "Info" "ISGN_ENTITY_NAME" "1 atividade7 " "Found entity 1: atividade7" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1740570127821 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127821 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "atividade7 " "Elaborating entity \"atividade7\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "Analysis & Synthesis" 0 -1 1740570127876 ""}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[0\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[0\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[1\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[1\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[2\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[2\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[3\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[3\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[4\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[4\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[5\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[5\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[6\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[6\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[7\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[7\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[8\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[8\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[9\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[9\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[10\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[10\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[11\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[11\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[12\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[12\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[13\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[13\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[14\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[14\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[15\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[15\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[16\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[16\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[17\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[17\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[18\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[18\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[19\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[19\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[20\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[20\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[21\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[21\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[22\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[22\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[23\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[23\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[24\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[24\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127877 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[25\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[25\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127878 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[26\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[26\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127878 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[27\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[27\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127878 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[28\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[28\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127878 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[29\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[29\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127878 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[30\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[30\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127878 "|atividade7"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "divisor_value\[31\] atividade7.vhd(54) " "Inferred latch for \"divisor_value\[31\]\" at atividade7.vhd(54)" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 54 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570127878 "|atividade7"}
{ "Info" "ILPMS_INFERENCING_SUMMARY" "1 " "Inferred 1 megafunctions from design logic" { { "Info" "ILPMS_LPM_DIVIDE_INFERRED" "Mod0 lpm_divide " "Inferred divider/modulo megafunction (\"lpm_divide\") from the following logic: \"Mod0\"" {  } { { "atividade7.vhd" "Mod0" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 29 -1 0 } }  } 0 278004 "Inferred divider/modulo megafunction (\"%2!s!\") from the following logic: \"%1!s!\"" 0 0 "Design Software" 0 -1 1740570128027 ""}  } {  } 0 278001 "Inferred %1!llu! megafunctions from design logic" 0 0 "Analysis & Synthesis" 0 -1 1740570128027 ""}
{ "Info" "ISGN_ELABORATION_HEADER" "lpm_divide:Mod0 " "Elaborated megafunction instantiation \"lpm_divide:Mod0\"" {  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 29 -1 0 } }  } 0 12130 "Elaborated megafunction instantiation \"%1!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1740570128125 ""}
{ "Info" "ISGN_MEGAFN_PARAM_TOP" "lpm_divide:Mod0 " "Instantiated megafunction \"lpm_divide:Mod0\" with the following parameter:" { { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHN 32 " "Parameter \"LPM_WIDTHN\" = \"32\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Design Software" 0 -1 1740570128126 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_WIDTHD 32 " "Parameter \"LPM_WIDTHD\" = \"32\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Design Software" 0 -1 1740570128126 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_NREPRESENTATION SIGNED " "Parameter \"LPM_NREPRESENTATION\" = \"SIGNED\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Design Software" 0 -1 1740570128126 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_DREPRESENTATION SIGNED " "Parameter \"LPM_DREPRESENTATION\" = \"SIGNED\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Design Software" 0 -1 1740570128126 ""} { "Info" "ISGN_MEGAFN_PARAM_SUB" "LPM_HINT LPM_REMAINDERPOSITIVE=FALSE " "Parameter \"LPM_HINT\" = \"LPM_REMAINDERPOSITIVE=FALSE\"" {  } {  } 0 12134 "Parameter \"%1!s!\" = \"%2!s!\"" 0 0 "Design Software" 0 -1 1740570128126 ""}  } { { "atividade7.vhd" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/atividade7.vhd" 29 -1 0 } }  } 0 12133 "Instantiated megafunction \"%1!s!\" with the following parameter:" 0 0 "Analysis & Synthesis" 0 -1 1740570128126 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/lpm_divide_25o.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/lpm_divide_25o.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 lpm_divide_25o " "Found entity 1: lpm_divide_25o" {  } { { "db/lpm_divide_25o.tdf" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/db/lpm_divide_25o.tdf" 25 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1740570128176 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570128176 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/abs_divider_4dg.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/abs_divider_4dg.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 abs_divider_4dg " "Found entity 1: abs_divider_4dg" {  } { { "db/abs_divider_4dg.tdf" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/db/abs_divider_4dg.tdf" 27 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1740570128182 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570128182 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/alt_u_div_ske.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/alt_u_div_ske.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 alt_u_div_ske " "Found entity 1: alt_u_div_ske" {  } { { "db/alt_u_div_ske.tdf" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/db/alt_u_div_ske.tdf" 27 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1740570128222 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570128222 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/add_sub_t3c.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/add_sub_t3c.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 add_sub_t3c " "Found entity 1: add_sub_t3c" {  } { { "db/add_sub_t3c.tdf" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/db/add_sub_t3c.tdf" 23 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1740570128265 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570128265 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/add_sub_u3c.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/add_sub_u3c.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 add_sub_u3c " "Found entity 1: add_sub_u3c" {  } { { "db/add_sub_u3c.tdf" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/db/add_sub_u3c.tdf" 23 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1740570128288 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570128288 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "db/lpm_abs_8b9.tdf 1 1 " "Found 1 design units, including 1 entities, in source file db/lpm_abs_8b9.tdf" { { "Info" "ISGN_ENTITY_NAME" "1 lpm_abs_8b9 " "Found entity 1: lpm_abs_8b9" {  } { { "db/lpm_abs_8b9.tdf" "" { Text "C:/Users/luish/Desktop/Apresentar em Lógica amanhã/atividade 7/atividade 7/db/lpm_abs_8b9.tdf" 25 1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Design Software" 0 -1 1740570128294 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570128294 ""}
{ "Info" "IMLS_MLS_IGNORED_SUMMARY" "31 " "Ignored 31 buffer(s)" { { "Info" "IMLS_MLS_IGNORED_CARRY_SUM" "31 " "Ignored 31 CARRY_SUM buffer(s)" {  } {  } 0 13016 "Ignored %1!d! CARRY_SUM buffer(s)" 0 0 "Design Software" 0 -1 1740570128519 ""}  } {  } 0 13014 "Ignored %1!d! buffer(s)" 0 0 "Analysis & Synthesis" 0 -1 1740570128519 ""}
{ "Info" "ISUTIL_TIMING_DRIVEN_SYNTHESIS_RUNNING" "" "Timing-Driven Synthesis is running" {  } {  } 0 286030 "Timing-Driven Synthesis is running" 0 0 "Analysis & Synthesis" 0 -1 1740570129184 ""}
{ "Info" "IBPM_HARD_BLOCK_PARTITION_CREATED" "hard_block:auto_generated_inst " "Generating hard_block partition \"hard_block:auto_generated_inst\"" { { "Info" "IBPM_HARD_BLOCK_PARTITION_NODE" "0 0 0 0 0 " "Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL" {  } {  } 0 16011 "Adding %1!d! node(s), including %2!d! DDIO, %3!d! PLL, %4!d! transceiver and %5!d! LCELL" 0 0 "Design Software" 0 -1 1740570129722 ""}  } {  } 0 16010 "Generating hard_block partition \"%1!s!\"" 0 0 "Analysis & Synthesis" 0 -1 1740570129722 ""}
{ "Info" "ICUT_CUT_TM_SUMMARY" "1744 " "Implemented 1744 device resources after synthesis - the final resource count might be different" { { "Info" "ICUT_CUT_TM_IPINS" "4 " "Implemented 4 input pins" {  } {  } 0 21058 "Implemented %1!d! input pins" 0 0 "Design Software" 0 -1 1740570129780 ""} { "Info" "ICUT_CUT_TM_OPINS" "8 " "Implemented 8 output pins" {  } {  } 0 21059 "Implemented %1!d! output pins" 0 0 "Design Software" 0 -1 1740570129780 ""} { "Info" "ICUT_CUT_TM_LCELLS" "1732 " "Implemented 1732 logic cells" {  } {  } 0 21061 "Implemented %1!d! logic cells" 0 0 "Design Software" 0 -1 1740570129780 ""}  } {  } 0 21057 "Implemented %1!d! device resources after synthesis - the final resource count might be different" 0 0 "Analysis & Synthesis" 0 -1 1740570129780 ""}
{ "Info" "IQEXE_ERROR_COUNT" "Analysis & Synthesis 0 s 1  Quartus Prime " "Quartus Prime Analysis & Synthesis was successful. 0 errors, 1 warning" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "4852 " "Peak virtual memory: 4852 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Design Software" 0 -1 1740570129790 ""} { "Info" "IQEXE_END_BANNER_TIME" "Wed Feb 26 08:42:09 2025 " "Processing ended: Wed Feb 26 08:42:09 2025" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Design Software" 0 -1 1740570129790 ""} { "Info" "IQEXE_ELAPSED_TIME" "00:00:07 " "Elapsed time: 00:00:07" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Design Software" 0 -1 1740570129790 ""} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:16 " "Total CPU time (on all processors): 00:00:16" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Design Software" 0 -1 1740570129790 ""}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Analysis & Synthesis" 0 -1 1740570129790 ""}
