
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_ip_gpio_0.1/rtl/gpio.sv Cov: 100% </h3>
<pre style="margin:0; padding:0 ">// Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">// Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">// SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">//</pre>
<pre style="margin:0; padding:0 ">// General Purpose Input/Output module</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">`include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">module gpio (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input rst_ni,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input        [31:0] cio_gpio_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic [31:0] cio_gpio_o,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic [31:0] cio_gpio_en_o,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output logic [31:0] intr_gpio_o</pre>
<pre style="margin:0; padding:0 ">);</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  import gpio_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  gpio_reg2hw_t reg2hw;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  gpio_hw2reg_t hw2reg;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [31:0] cio_gpio_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [31:0] cio_gpio_en_q;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // possibly filter the input based upon register configuration</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [31:0] data_in_d;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  for (genvar i = 0 ; i < 32 ; i++) begin : gen_filter</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    prim_filter_ctr #(.Cycles(16)) filter (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .rst_ni,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .enable_i(reg2hw.ctrl_en_input_filter.q[i]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .filter_i(cio_gpio_i[i]),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      .filter_o(data_in_d[i])</pre>
<pre style="margin:0; padding:0 ">    );</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // GPIO_IN</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign hw2reg.data_in.de = 1'b1;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign hw2reg.data_in.d  = data_in_d;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // GPIO_OUT</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign cio_gpio_o                     = cio_gpio_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign cio_gpio_en_o                  = cio_gpio_en_q;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign hw2reg.direct_out.d            = cio_gpio_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign hw2reg.masked_out_upper.data.d = cio_gpio_q[31:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign hw2reg.masked_out_upper.mask.d = 16'h 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign hw2reg.masked_out_lower.data.d = cio_gpio_q[15:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign hw2reg.masked_out_lower.mask.d = 16'h 0;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_ff @(posedge clk_i or negedge rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      cio_gpio_q  <= '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else if (reg2hw.direct_out.qe) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      cio_gpio_q <= reg2hw.direct_out.q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else if (reg2hw.masked_out_upper.data.qe) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      cio_gpio_q[31:16] <=</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        ( reg2hw.masked_out_upper.mask.q & reg2hw.masked_out_upper.data.q) |</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        (~reg2hw.masked_out_upper.mask.q & cio_gpio_q[31:16]);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else if (reg2hw.masked_out_lower.data.qe) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      cio_gpio_q[15:0] <=</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        ( reg2hw.masked_out_lower.mask.q & reg2hw.masked_out_lower.data.q) |</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        (~reg2hw.masked_out_lower.mask.q & cio_gpio_q[15:0]);</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // GPIO OE</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign hw2reg.direct_oe.d = cio_gpio_en_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign hw2reg.masked_oe_upper.data.d = cio_gpio_en_q[31:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign hw2reg.masked_oe_upper.mask.d = 16'h 0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign hw2reg.masked_oe_lower.data.d = cio_gpio_en_q[15:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign hw2reg.masked_oe_lower.mask.d = 16'h 0;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_ff @(posedge clk_i or negedge rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (!rst_ni) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      cio_gpio_en_q  <= '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else if (reg2hw.direct_oe.qe) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      cio_gpio_en_q <= reg2hw.direct_oe.q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else if (reg2hw.masked_oe_upper.data.qe) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      cio_gpio_en_q[31:16] <=</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        ( reg2hw.masked_oe_upper.mask.q & reg2hw.masked_oe_upper.data.q) |</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        (~reg2hw.masked_oe_upper.mask.q & cio_gpio_en_q[31:16]);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    end else if (reg2hw.masked_oe_lower.data.qe) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      cio_gpio_en_q[15:0] <=</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        ( reg2hw.masked_oe_lower.mask.q & reg2hw.masked_oe_lower.data.q) |</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        (~reg2hw.masked_oe_lower.mask.q & cio_gpio_en_q[15:0]);</pre>
<pre style="margin:0; padding:0 ">    end</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [31:0] data_in_q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_ff @(posedge clk_i) begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    data_in_q <= data_in_d;</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [31:0] event_intr_rise, event_intr_fall, event_intr_actlow, event_intr_acthigh;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [31:0] event_intr_combined;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // instantiate interrupt hardware primitive</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_intr_hw #(.Width(32)) intr_hw (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .event_intr_i           (event_intr_combined),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .reg2hw_intr_enable_q_i (reg2hw.intr_enable.q),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .reg2hw_intr_test_q_i   (reg2hw.intr_test.q),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .reg2hw_intr_test_qe_i  (reg2hw.intr_test.qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .reg2hw_intr_state_q_i  (reg2hw.intr_state.q),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .hw2reg_intr_state_de_o (hw2reg.intr_state.de),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .hw2reg_intr_state_d_o  (hw2reg.intr_state.d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .intr_o                 (intr_gpio_o)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // detect four possible individual interrupts</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign event_intr_rise    = (~data_in_q &  data_in_d) & reg2hw.intr_ctrl_en_rising.q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign event_intr_fall    = ( data_in_q & ~data_in_d) & reg2hw.intr_ctrl_en_falling.q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign event_intr_acthigh =                data_in_d  & reg2hw.intr_ctrl_en_lvlhigh.q;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign event_intr_actlow  =               ~data_in_d  & reg2hw.intr_ctrl_en_lvllow.q;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign event_intr_combined = event_intr_rise   |</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                               event_intr_fall   |</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                               event_intr_actlow |</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">                               event_intr_acthigh;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Register module</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  gpio_reg_top u_reg (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .rst_ni,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_o,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .reg2hw,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .hw2reg,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .devmode_i  (1'b1)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Assert Known: Outputs</pre>
<pre style="margin:0; padding:0 ">  `ASSERT_KNOWN(IntrGpioKnown, intr_gpio_o)</pre>
<pre style="margin:0; padding:0 ">  `ASSERT_KNOWN(CioGpioEnOKnown, cio_gpio_en_o)</pre>
<pre style="margin:0; padding:0 ">  `ASSERT_KNOWN(CioGpioOKnown, cio_gpio_o)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">endmodule</pre>
<pre style="margin:0; padding:0 "></pre>
</body>
</html>
