<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(310,460)" to="(370,460)"/>
    <wire from="(490,100)" to="(550,100)"/>
    <wire from="(70,280)" to="(130,280)"/>
    <wire from="(70,320)" to="(130,320)"/>
    <wire from="(140,160)" to="(140,170)"/>
    <wire from="(100,210)" to="(100,220)"/>
    <wire from="(320,240)" to="(440,240)"/>
    <wire from="(50,440)" to="(100,440)"/>
    <wire from="(70,40)" to="(440,40)"/>
    <wire from="(70,100)" to="(440,100)"/>
    <wire from="(260,420)" to="(260,440)"/>
    <wire from="(260,480)" to="(260,500)"/>
    <wire from="(100,440)" to="(140,440)"/>
    <wire from="(270,190)" to="(270,220)"/>
    <wire from="(70,220)" to="(100,220)"/>
    <wire from="(70,510)" to="(100,510)"/>
    <wire from="(180,300)" to="(270,300)"/>
    <wire from="(100,440)" to="(100,480)"/>
    <wire from="(270,260)" to="(270,300)"/>
    <wire from="(50,400)" to="(70,400)"/>
    <wire from="(440,40)" to="(440,80)"/>
    <wire from="(70,400)" to="(70,510)"/>
    <wire from="(190,190)" to="(270,190)"/>
    <wire from="(370,460)" to="(380,460)"/>
    <wire from="(130,210)" to="(140,210)"/>
    <wire from="(130,480)" to="(140,480)"/>
    <wire from="(130,510)" to="(140,510)"/>
    <wire from="(190,420)" to="(260,420)"/>
    <wire from="(190,500)" to="(260,500)"/>
    <wire from="(70,160)" to="(140,160)"/>
    <wire from="(70,400)" to="(140,400)"/>
    <wire from="(440,120)" to="(440,240)"/>
    <comp lib="1" loc="(190,190)" name="AND Gate"/>
    <comp lib="6" loc="(44,220)" name="Text">
      <a name="text" val="d"/>
    </comp>
    <comp lib="0" loc="(70,160)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(70,320)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="f"/>
    </comp>
    <comp lib="0" loc="(70,40)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(490,100)" name="AND Gate"/>
    <comp lib="0" loc="(70,100)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(42,280)" name="Text">
      <a name="text" val="e"/>
    </comp>
    <comp lib="0" loc="(550,100)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(190,500)" name="AND Gate"/>
    <comp lib="1" loc="(130,510)" name="NOT Gate"/>
    <comp lib="6" loc="(25,448)" name="Text">
      <a name="text" val="b"/>
    </comp>
    <comp lib="0" loc="(70,280)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(42,163)" name="Text">
      <a name="text" val="c"/>
    </comp>
    <comp lib="1" loc="(190,420)" name="AND Gate"/>
    <comp lib="1" loc="(320,240)" name="OR Gate"/>
    <comp lib="1" loc="(130,210)" name="NOT Gate"/>
    <comp lib="0" loc="(50,440)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(310,460)" name="OR Gate"/>
    <comp lib="0" loc="(50,400)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="6" loc="(46,106)" name="Text">
      <a name="text" val="b"/>
    </comp>
    <comp lib="0" loc="(370,460)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(44,44)" name="Text">
      <a name="text" val="a"/>
    </comp>
    <comp lib="1" loc="(130,480)" name="NOT Gate"/>
    <comp lib="0" loc="(70,220)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(180,300)" name="AND Gate"/>
  </circuit>
</project>
