Partition Merge report for FrontPanel01
Sun Jun 13 08:57:08 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Sun Jun 13 08:57:08 2021       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; FrontPanel01                                ;
; Top-level Entity Name              ; FrontPanel01_test                           ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 1,481                                       ;
;     Total combinational functions  ; 994                                         ;
;     Dedicated logic registers      ; 1,006                                       ;
; Total registers                    ; 1006                                        ;
; Total pins                         ; 7                                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 76,800                                      ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                      ;
+-----------------------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------+---------+
; Name                                          ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                        ; Details ;
+-----------------------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------+---------+
; Debouncer:debouncePB|o_PinOut                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Debouncer:debouncePB|o_PinOut~_wirecell                  ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphAdr[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphAdr[0]~0_wirecell ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphAdr[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphAdr[1]~1          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphAdr[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphAdr[2]~2          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphAdr[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphAdr[3]~3          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphAdr[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphAdr[4]~4          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphAdr[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphAdr[5]~5          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphAdr[6] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphAdr[6]~6          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphAdr[7] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphAdr[7]~7          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphIn[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|w_PERIP_DATA_IN[0]~11               ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphIn[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|w_PERIP_DATA_IN[1]~14               ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphIn[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|w_PERIP_DATA_IN[2]~19               ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphIn[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|w_PERIP_DATA_IN[3]~23               ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphIn[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|w_PERIP_DATA_IN[4]~27               ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphIn[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|w_PERIP_DATA_IN[5]~31               ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphIn[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|w_PERIP_DATA_IN[6]~35               ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphIn[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|w_PERIP_DATA_IN[7]~39               ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphOut[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphOut[0]~0          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphOut[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphOut[1]~1          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphOut[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphOut[2]~2          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphOut[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphOut[3]~3          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphOut[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphOut[4]~4          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphOut[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphOut[5]~5          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphOut[6] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphOut[6]~6          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphOut[7] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphOut[7]~7          ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphRd     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphRd~0              ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|periphWr     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|periphWr~0              ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[0]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[0]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[10]            ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[10]            ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[11]            ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[11]            ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[1]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[1]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[2]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[2]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[3]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[3]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[4]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[4]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[5]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[5]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[6]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[6]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[7]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[7]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[8]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[8]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[9]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_PC_out[9]             ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_wrRegF     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_wrRegF~1              ; N/A     ;
; FrontPanel01:fp_test|IOP16:iop16|w_zBit       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; FrontPanel01:fp_test|IOP16:iop16|w_zBit                  ; N/A     ;
; io_I2C_SCL                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; io_I2C_SCL                                               ; N/A     ;
; io_I2C_SDA                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; io_I2C_SDA                                               ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|gnd                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; auto_signaltap_0|vcc                          ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                      ; N/A     ;
; i_CLOCK_50                                    ; post-fitting  ; connected ; Top                            ; post-synthesis    ; i_CLOCK_50                                               ; N/A     ;
+-----------------------------------------------+---------------+-----------+--------------------------------+-------------------+----------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 507   ; 197              ; 798                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 406   ; 181              ; 407                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 218   ; 64               ; 148                            ; 0                              ;
;     -- 3 input functions                    ; 108   ; 77               ; 146                            ; 0                              ;
;     -- <=2 input functions                  ; 80    ; 40               ; 113                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 355   ; 173              ; 327                            ; 0                              ;
;     -- arithmetic mode                      ; 51    ; 8                ; 80                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 227   ; 118              ; 661                            ; 0                              ;
;     -- Dedicated logic registers            ; 227   ; 118              ; 661                            ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 7     ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0     ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 32768 ; 0                ; 44032                          ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 138   ; 171              ; 1018                           ; 0                              ;
;     -- Registered Input Connections         ; 69    ; 128              ; 746                            ; 0                              ;
;     -- Output Connections                   ; 1039  ; 254              ; 34                             ; 0                              ;
;     -- Registered Output Connections        ; 32    ; 254              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 3467  ; 1236             ; 4307                           ; 0                              ;
;     -- Registered Connections               ; 889   ; 893              ; 2907                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 144   ; 225              ; 808                            ; 0                              ;
;     -- sld_hub:auto_hub                     ; 225   ; 20               ; 180                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 808   ; 180              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 25    ; 78               ; 167                            ; 0                              ;
;     -- Output Ports                         ; 52    ; 95               ; 70                             ; 0                              ;
;     -- Bidir Ports                          ; 2     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 61                             ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 55               ; 56                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 1                ; 18                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 30               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 14                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 48               ; 47                             ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 53               ; 61                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 47               ; 58                             ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                       ;
+--------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                       ; Partition ; Type          ; Location ; Status                                     ;
+--------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; altera_reserved_tck                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                            ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                            ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                            ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                            ;           ;               ;          ;                                            ;
; i_CLOCK_50                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_CLOCK_50                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_CLOCK_50~input                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                            ;           ;               ;          ;                                            ;
; i_I2C_INTn                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_I2C_INTn                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_I2C_INTn~input                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                            ;           ;               ;          ;                                            ;
; i_key1                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_key1                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_key1~input                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                            ;           ;               ;          ;                                            ;
; i_n_reset                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_n_reset                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_n_reset~input                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                            ;           ;               ;          ;                                            ;
; io_I2C_SCL                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_I2C_SCL                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_I2C_SCL~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                            ;           ;               ;          ;                                            ;
; io_I2C_SDA                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_I2C_SDA                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_I2C_SDA~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; jtag.bp.fp_test_iop16_IopRom_altsyncram_component_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; o_UsrLed                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_UsrLed                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_UsrLed~output                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.debouncePB_o_PinOut                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphAdr_0_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphAdr_1_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphAdr_2_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphAdr_3_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphAdr_4_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphAdr_5_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphAdr_6_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphAdr_7_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphIn_0_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphIn_1_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphIn_2_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphIn_3_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphIn_4_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphIn_5_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphIn_6_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphIn_7_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphOut_0_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphOut_1_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphOut_2_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphOut_3_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphOut_4_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphOut_5_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphOut_6_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphOut_7_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphRd                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_periphWr                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_PC_out_0_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_PC_out_10_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_PC_out_11_                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_PC_out_1_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_PC_out_2_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_PC_out_3_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_PC_out_4_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_PC_out_5_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_PC_out_6_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_PC_out_7_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_PC_out_8_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_PC_out_9_                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_wrRegF                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
; pre_syn.bp.fp_test_iop16_w_zBit                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                            ;           ;               ;          ;                                            ;
+--------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+----------------------------------------------------------------+
; Partition Merge Resource Usage Summary                         ;
+---------------------------------------------+------------------+
; Resource                                    ; Usage            ;
+---------------------------------------------+------------------+
; Estimated Total logic elements              ; 1,481            ;
;                                             ;                  ;
; Total combinational functions               ; 994              ;
; Logic element usage by number of LUT inputs ;                  ;
;     -- 4 input functions                    ; 430              ;
;     -- 3 input functions                    ; 331              ;
;     -- <=2 input functions                  ; 233              ;
;                                             ;                  ;
; Logic elements by mode                      ;                  ;
;     -- normal mode                          ; 855              ;
;     -- arithmetic mode                      ; 139              ;
;                                             ;                  ;
; Total registers                             ; 1006             ;
;     -- Dedicated logic registers            ; 1006             ;
;     -- I/O registers                        ; 0                ;
;                                             ;                  ;
; I/O pins                                    ; 7                ;
; Total memory bits                           ; 76800            ;
;                                             ;                  ;
; Embedded Multiplier 9-bit elements          ; 0                ;
;                                             ;                  ;
; Maximum fan-out node                        ; i_CLOCK_50~input ;
; Maximum fan-out                             ; 620              ;
; Total fan-out                               ; 7728             ;
; Average fan-out                             ; 3.71             ;
+---------------------------------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------------------------+
; FrontPanel01:fp_test|IOP16:iop16|IOP_ROM:IopRom|altsyncram:altsyncram_component|altsyncram_3a14:auto_generated|altsyncram_pr13:altsyncram1|ALTSYNCRAM                                                 ; AUTO ; True Dual Port   ; 2048         ; 16           ; 2048         ; 16           ; 32768 ; ../IOP16_ASSEMBLER/FP01_LOOP1/FP01_LOOP1_out.mif ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ga24:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 1024         ; 43           ; 1024         ; 43           ; 44032 ; None                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sun Jun 13 08:57:07 2021
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off FrontPanel01 -c FrontPanel01 --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 88 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Info (21057): Implemented 1599 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 7 input pins
    Info (21059): Implemented 2 output pins
    Info (21060): Implemented 2 bidirectional pins
    Info (21061): Implemented 1528 logic cells
    Info (21064): Implemented 59 RAM segments
Info: Quartus Prime Partition Merge was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4694 megabytes
    Info: Processing ended: Sun Jun 13 08:57:08 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


