Voltageboard settings: [1.175, 1, 0, 0, 1, 1.1, 0, 0]
Digital: {'interrupt_pushpull': 1, 'En_Inj1': 0, 'En_Inj2': 0, 'En_Inj3': 0, 'En_Inj4': 0, 'En_Inj5': 0, 'En_Inj6': 0, 'En_Inj7': 0, 'En_Inj8': 0, 'En_Inj9': 0, 'En_Inj10': 0, 'En_Inj11': 0, 'En_Inj12': 0, 'En_Inj13': 0, 'En_Inj14': 0, 'En_Inj15': 0, 'En_Inj16': 0, 'En_Inj17': 0, 'En_Inj18': 0, 'ResetB': 0, 'Extrabit0': 1, 'Extrabit1': 1, 'Extrabit2': 1, 'Extrabit3': 1, 'Extrabit4': 1, 'Extrabit5': 1, 'Extrabit6': 1, 'Extrabit7': 1, 'Extrabit8': 0, 'Extrabit9': 0, 'Extrabit10': 0, 'Extrabit11': 0, 'Extrabit12': 0, 'Extrabit13': 0, 'Extrabit14': 0}
Biasblock: {'DisHiDR': 0, 'q01': 0, 'qon0': 0, 'qon1': 1, 'qon2': 0, 'qon3': 1}
DAC: {'blres': 0, 'nu1': 0, 'vn1': 20, 'vnfb': 1, 'vnfoll': 10, 'nu5': 0, 'nu6': 0, 'nu7': 0, 'nu8': 0, 'vn2': 0, 'vnfoll2': 1, 'vnbias': 0, 'vpload': 5, 'nu13': 0, 'vncomp': 2, 'vpfoll': 60, 'nu16': 0, 'vprec': 30, 'vnrec': 30}
Receiver: {'ColConfig0': 240764202705, 'ColConfig1': 60951882640, 'ColConfig2': 46140120418, 'ColConfig3': 53669388124, 'ColConfig4': 63212012530, 'ColConfig5': 66417570346, 'ColConfig6': 68038882846, 'ColConfig7': 47729065702, 'ColConfig8': 59945999166, 'ColConfig9': 55820206162, 'ColConfig10': 68144843706, 'ColConfig11': 48030561194, 'ColConfig12': 49190318632, 'ColConfig13': 36502151100, 'ColConfig14': 53481254244, 'ColConfig15': 68039523890, 'ColConfig16': 43169140558, 'ColConfig17': 40262844334, 'ColConfig18': 40707875710, 'ColConfig19': 57029854170, 'ColConfig20': 37915145648, 'ColConfig21': 45894180094, 'ColConfig22': 53575929482, 'ColConfig23': 48049913754, 'ColConfig24': 58350780042, 'ColConfig25': 58448658238, 'ColConfig26': 62184751034, 'ColConfig27': 68417478330, 'ColConfig28': 64424344062, 'ColConfig29': 51526950910, 'ColConfig30': 63349587066, 'ColConfig31': 67509157886, 'ColConfig32': 59591622654, 'ColConfig33': 67637215230, 'ColConfig34': 66840297470}

NEvent	ChipId	Payload	Locatn	Row/Col	tStamp	MSB	LSB	ToT	ToT(us)	RealTime
0	0	 4	 7	Row	40	 0	125 	 125 	 1.25	1656231926.7722247 
0	0	 4	 29	Row	15	 4	178 	 1202 	 12.02	1656231926.7722247 
0	0	 4	 19	Col	179	 6	185 	 1721 	 17.21	1656231926.7722247 
0	0	 4	 22	Col	51	 12	186 	 3258 	 32.58	1656231926.7722247 
0	0	 4	 19	Col	37	 1	120 	 376 	 3.76	1656231926.7722247 
0	0	 4	 19	Col	159	 12	159 	 3231 	 32.31	1656231926.7722247 

1	0	 4	 19	Col	216	 14	231 	 3815 	 38.15	1656231927.5211496 
1	0	 4	 22	Col	62	 1	248 	 504 	 5.04	1656231927.5211496 
1	0	 4	 19	Col	214	 9	102 	 2406 	 24.06	1656231927.5211496 
1	0	 4	 19	Col	150	 10	38 	 2598 	 25.98	1656231927.5211496 

2	0	 4	 7	Row	104	 6	73 	 1609 	 16.09	1656231928.2537615 
2	0	 4	 29	Row	141	 10	167 	 2727 	 27.27	1656231928.2537615 
2	0	 4	 15	Col	116	 12	59 	 3131 	 31.31	1656231928.2537615 
2	0	 4	 19	Col	154	 9	62 	 2366 	 23.66	1656231928.2537615 
2	0	 4	 22	Col	113	 15	146 	 3986 	 39.86	1656231928.2537615 

3	0	 4	 7	Row	17	 15	191 	 4031 	 40.31	1656231929.0176065 
3	0	 4	 29	Row	134	 1	208 	 464 	 4.64	1656231929.0176065 
3	0	 4	 15	Col	44	 9	2 	 2306 	 23.06	1656231929.0176065 
3	0	 4	 19	Col	203	 8	6 	 2054 	 20.54	1656231929.0176065 
3	0	 4	 22	Col	172	 15	182 	 4022 	 40.22	1656231929.0176065 

4	0	 4	 7	Row	203	 9	156 	 2460 	 24.6	1656231929.7650757 
4	0	 4	 29	Row	252	 13	6 	 3334 	 33.34	1656231929.7650757 
4	0	 4	 15	Col	212	 3	32 	 800 	 8.0	1656231929.7650757 
4	0	 4	 19	Col	110	 7	237 	 2029 	 20.29	1656231929.7650757 
4	0	 4	 22	Col	111	 1	156 	 412 	 4.12	1656231929.7650757 

5	0	 4	 29	Row	24	 10	76 	 2636 	 26.36	1656231930.4976878 
5	0	 4	 19	Col	62	 10	184 	 2744 	 27.44	1656231930.4976878 
5	0	 4	 22	Col	48	 10	49 	 2609 	 26.09	1656231930.4976878 
5	0	 4	 19	Col	87	 6	180 	 1716 	 17.16	1656231930.4976878 
5	0	 4	 19	Col	87	 10	238 	 2798 	 27.98	1656231930.4976878 

