# verilog时延

## 连续赋值时延
连续赋值语句中的延时，用于控制任意操作数发生变化到语句左端赋予新值之间的时间延时  
连续赋值时延分为普通赋值时延，隐式时延，声明时延。  

### 普通时延
```verilog
//普通时延，A&B计算结果延时10个时间单位赋值给Z
wire Z, A, B ;
assign #10    Z = A & B ;
```

### 隐式时延
```verilog
//隐式时延，声明一个wire型变量时对其进行包含一定时延的连续赋值。
wire A, B;
wire #10        Z = A & B;
```

### 声明时延
```verilog
//声明时延，声明一个wire型变量是指定一个时延。因此对该变量所有的连续赋值都会被推迟到指定的时间。除非门级建模中，一般不推荐使用此类方法建模。
wire A, B;
wire #10 Z ;
assign           Z =A & B
```

## 惯性时延
assign #10 Z = A & b;
A 或 B 任意一个变量发生变化，那么在 Z 得到新的值之前，会有 10 个时间单位的时延。如果在这 10 个时间单位内，即在 Z 获取新的值之前，A 或 B 任意一个值又发生了变化，那么计算 Z 的新值时会取 A 或 B 当前的新值

#



