LAPR5 - 2021/2022 - Project repository
===========================================
# Documentation Roadmap
* [Architecture Background](/docs/relatorio/README.md)
  * [Problem Overview](/docs/relatorio/README.md)
    * [System Overview](/docs/relatorio/README.md)
    * [Context](/docs/relatorio/README.md)
    * [Driving Requirements](/docs/relatorio/README.md)
      * [Functional Requirementes](/docs/relatorio/README.md)
      * [Quality Attributes](/docs/relatorio/README.md)
        * [Funcionalidade](/docs/relatorio/README.md)
        * [Usabilidade](/docs/relatorio/README.md)
        * [Confiabilidade (Reliability)](/docs/relatorio/README.md)
        * [Desempenho (Performance)](/docs/relatorio/README.md)
        * [Suportabilidade](/docs/relatorio/README.md)
        * [Design constraints](/docs/relatorio/README.md)
        * [Implementation constraints](/docs/relatorio/README.md)
        * [Interface constraints](/docs/relatorio/README.md)
        * [Physical constraints](/docs/relatorio/README.md)
    * [Solution Background](/docs/relatorio/README.md)
      * [Architectural Approaches](/docs/relatorio/README.md)
      * [Analysis Results](/docs/relatorio/README.md)
      * [Mapping Requirements to Architecture](/docs/relatorio/README.md)

* [Views](/docs/diagramas/README.md)
  * [Introduction](/docs/diagramas/README.md)
  * Nível 1
    * [Vista Lógica](/docs/diagramas/Nivel1/VL/VL)
    - Vista de Processos
      * [SSD UC3](/docs/diagramas/Nivel1/UC3)
      * [SSD UC5](/docs/diagramas/Nivel1/UC5)
      * [SSD UC6](/docs/diagramas/Nivel1/UC6)
      * [SSD UC7](/docs/diagramas/Nivel1/UC7)
      * [SSD UC8](/docs/diagramas/Nivel1/UC8)
      * [SSD UC9](/docs/diagramas/Nivel1/UC9)
      * [SSD UC10](/docs/diagramas/Nivel1/UC10)
      * [SSD UC11](/docs/diagramas/Nivel1/UC11)
      * [SSD UC12](/docs/diagramas/Nivel1/UC12)
      * [SSD UC33](/docs/diagramas/Nivel1/UC33)
      * [SSD UC35](/docs/diagramas/Nivel1/UC35)
  * Nível 2
    * [Vista Lógica](/docs/diagramas/Nivel2/VL)
    * [Vista de Implementação](/docs/diagramas/Nivel2/MDR_VI/)
    * [Vista Física](/docs/diagramas/Nivel2/VF)
    * [Vista de Processos](/docs/diagramas/Nivel2)
      * [SSD UC3](/docs/diagramas/Nivel2/UC3)
      * [SSD UC5](/docs/diagramas/Nivel2/UC5)
      * [SSD UC6](/docs/diagramas/Nivel2/UC6)
      * [SSD UC7](/docs/diagramas/Nivel2/UC7)
      * [SSD UC8](/docs/diagramas/Nivel2/UC8)
      * [SSD UC9](/docs/diagramas/Nivel2/UC9)
      * [SSD UC10](/docs/diagramas/Nivel2/UC10)
      * [SSD UC11](/docs/diagramas/Nivel2/UC11)
      * [SSD UC12](/docs/diagramas/Nivel2/UC12)
      * [SSD UC33](/docs/diagramas/Nivel2/UC33)
      * [SSD UC35](/docs/diagramas/Nivel2/UC35)

  * Nivel 2 (UI)
    * [Vista de Implementação](/docs/diagramas/Nivel2/UI_VI/VI_NIVEL2_UI)

  * Nível 3 (UI)
    * [Vista Lógica](/docs/diagramas/Nivel3/VL_UI_Nivel3)
    * [Vista de Implementação](/docs/diagramas/Nivel3/UI_VI/)
    * [Vista Física](/docs/diagramas/Nivel3/VF_UI_Nivel3)
    * [Vista de Processos](/docs/diagramas/Nivel3/UI)
      * [UC6](/docs/diagramas/Nivel3/UI/UC6)
      * [UCX](/docs/diagramas/Nivel3/UI/UCX)
  * Nível 3 (MDR)
    * [Vista Lógica](/docs/diagramas/Nivel3/MDR_VL)
    * [Vista de Implementação](/docs/diagramas/Nivel3/MDR_VI)
    * [Vista Física](/docs/diagramas/Nivel3/MDR_VF)
    - Vista de Processos
      * [SSD UC3](/docs/diagramas/Nivel3/UC3)
      * [SSD UC5](/docs/diagramas/Nivel3/UC5)
      * [SSD UC6](/docs/diagramas/Nivel3/UC6)
      * [SSD UC7](/docs/diagramas/Nivel3/UC7)
      * [SSD UC8](/docs/diagramas/Nivel3/UC8)
      * [SSD UC9](/docs/diagramas/Nivel3/UC9)
      * [SSD UC10](/docs/diagramas/Nivel3/UC10)
      * [SSD UC11](/docs/diagramas/Nivel3/UC11)
      * [SSD UC12](/docs/diagramas/Nivel3/UC12)
      * [SSD UC33](/docs/diagramas/Nivel3/UC33)
      * [SSD UC35](/docs/diagramas/Nivel3/UC35)
  * Nível 3 (ARS)
    * [Vista Lógica](/docs/diagramas/Nivel3/VL_ARS_Nivel3)
    * [Vista de Implementação](/docs/diagramas/Nivel3/VI_ARS_Nivel3)
    * [Vista Física](/docs/diagramas/Nivel3/VF_ARS_Nivel3)
    * [Vista de Processos](/docs/diagramas/Nivel3/VP_ARS_Nivel3)
      * [UCX](/docs/diagramas/Nivel3/UCX)
      * [UCX](/docs/diagramas/Nivel3/UCX)
  * Mapping
    * Nível 1
      * [Vista Lógica - Vista de Implementação](/docs/diagramas/mapeamento_VL_VI_Nivel1)
      * [Vista Implementação - Vista Física](/docs/diagramas/mapeamento_VI_VF_Nivel1)
    * Nível 2
      * [Vista Lógica - Vista de Implementação](/docs/diagramas/mapeamento_VL_VI_Nivel2)
      * [Vista Implementação - Vista Física](/docs/diagramas/mapeamento_VI_VF_Nivel2)
    * Nível 3 (UI)
      * [Vista Lógica - Vista de Implementação](/docs/diagramas/mapeamento_VL_VI_Nivel3_UI)
      * [Vista Implementação - Vista Física](/docs/diagramas/mapeamento_VI_VF_Nivel3_UI)
    * Nível 3 (MDR)
      * [Vista Lógica - Vista de Implementação](/docs/diagramas/mapeamento_VL_VI_Nivel3_MDR)
      * [Vista Implementação - Vista Física](/docs/diagramas/mapeamento_VI_VF_Nivel3_MDR)
    * Nível 3 (ARS)
      * [Vista Lógica - Vista de Implementação](/docs/diagramas/mapeamento_VL_VI_Nivel3_ARS)
      * [Vista Implementação - Vista Física](/docs/diagramas/mapeamento_VI_VF_Nivel3_ARS)
* [Referenced Materials](/docs/referencias/README.md)
* [Glossary and Acronyms](/docs/glossary/README.MD)


# System Overview
![/docs/system_overview1.png](/docs/system_overview1.png)
