# FPGA_HDMI
开发平台：Vivado\n
开发语言：Verilog HDL\n
硬件平台：MicroPhase Z7-Lite 7010\n
分辨率：640*480@60Hz\n
ip核配置：\n
  (1)PLL：输入50MHz时钟，输出2个时钟，一个像素时钟25.175MHz,一个五倍于像素时钟125.875MHz\n
  (2)ROM：初始化加载COE文件\n
