
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_top_earlgrey_padctrl_reg_0.1/rtl/autogen/padctrl_reg_top.sv Cov: 95% </h3>
<pre style="margin:0; padding:0 ">// Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">// Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">// SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">//</pre>
<pre style="margin:0; padding:0 ">// Register Top module auto-generated by `reggen`</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">`include "prim_assert.sv"</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">module padctrl_reg_top (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input rst_ni,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Below Regster interface can be changed</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  tlul_pkg::tl_h2d_t tl_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output tlul_pkg::tl_d2h_t tl_o,</pre>
<pre style="margin:0; padding:0 ">  // To HW</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  output padctrl_reg_pkg::padctrl_reg2hw_t reg2hw, // Write</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input  padctrl_reg_pkg::padctrl_hw2reg_t hw2reg, // Read</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Config</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  input devmode_i // If 1, explicit error return for unmapped register access</pre>
<pre style="margin:0; padding:0 ">);</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  import padctrl_reg_pkg::* ;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  localparam int AW = 6;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  localparam int DW = 32;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  localparam int DBW = DW/8;                    // Byte Width</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // register signals</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic           reg_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic           reg_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [AW-1:0]  reg_addr;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [DW-1:0]  reg_wdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [DBW-1:0] reg_be;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [DW-1:0]  reg_rdata;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic           reg_error;</pre>
<pre id="id38" style="background-color: #FFB6C1; margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic          addrmiss, wr_err;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [DW-1:0] reg_rdata_next;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  tlul_pkg::tl_h2d_t tl_reg_h2d;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  tlul_pkg::tl_d2h_t tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign tl_reg_h2d = tl_i;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign tl_o       = tl_reg_d2h;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  tlul_adapter_reg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .RegAw(AW),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .RegDw(DW)</pre>
<pre id="id52" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_reg_if (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .clk_i,</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .rst_ni,</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_i (tl_reg_h2d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .tl_o (tl_reg_d2h),</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we_o    (reg_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re_o    (reg_re),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .addr_o  (reg_addr),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wdata_o (reg_wdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .be_o    (reg_be),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .rdata_i (reg_rdata),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .error_i (reg_error)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign reg_rdata = reg_rdata_next ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign reg_error = (devmode_i & addrmiss) | wr_err ;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Define SW related signals</pre>
<pre style="margin:0; padding:0 ">  // Format: <reg>_<field>_{wd|we|qs}</pre>
<pre style="margin:0; padding:0 ">  //        or <reg>_{wd|we|qs} if field == 1 or 0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic regen_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic regen_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic regen_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads0_attr0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads0_attr0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads0_attr0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads0_attr0_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads0_attr1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads0_attr1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads0_attr1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads0_attr1_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads0_attr2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads0_attr2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads0_attr2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads0_attr2_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads0_attr3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads0_attr3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads0_attr3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads0_attr3_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads1_attr4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads1_attr4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads1_attr4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads1_attr4_re;</pre>
<pre style="margin:0; padding:0 ">  logic [7:0] dio_pads1_attr5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads1_attr5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads1_attr5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads1_attr5_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads1_attr6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads1_attr6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads1_attr6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads1_attr6_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads1_attr7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads1_attr7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads1_attr7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads1_attr7_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads2_attr8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads2_attr8_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads2_attr8_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads2_attr8_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads2_attr9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads2_attr9_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads2_attr9_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads2_attr9_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads2_attr10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads2_attr10_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads2_attr10_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads2_attr10_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads2_attr11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads2_attr11_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads2_attr11_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads2_attr11_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads3_attr12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads3_attr12_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads3_attr12_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads3_attr12_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads3_attr13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads3_attr13_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads3_attr13_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads3_attr13_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads3_attr14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] dio_pads3_attr14_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads3_attr14_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic dio_pads3_attr14_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads0_attr0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads0_attr0_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads0_attr0_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads0_attr0_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads0_attr1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads0_attr1_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads0_attr1_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads0_attr1_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads0_attr2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads0_attr2_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads0_attr2_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads0_attr2_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads0_attr3_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads0_attr3_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads0_attr3_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads0_attr3_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads1_attr4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads1_attr4_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads1_attr4_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads1_attr4_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads1_attr5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads1_attr5_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads1_attr5_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads1_attr5_re;</pre>
<pre style="margin:0; padding:0 ">  logic [7:0] mio_pads1_attr6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads1_attr6_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads1_attr6_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads1_attr6_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads1_attr7_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads1_attr7_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads1_attr7_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads1_attr7_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads2_attr8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads2_attr8_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads2_attr8_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads2_attr8_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads2_attr9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads2_attr9_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads2_attr9_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads2_attr9_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads2_attr10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads2_attr10_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads2_attr10_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads2_attr10_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads2_attr11_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads2_attr11_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads2_attr11_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads2_attr11_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads3_attr12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads3_attr12_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads3_attr12_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads3_attr12_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads3_attr13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads3_attr13_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads3_attr13_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads3_attr13_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads3_attr14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads3_attr14_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads3_attr14_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads3_attr14_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads3_attr15_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads3_attr15_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads3_attr15_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads3_attr15_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads4_attr16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads4_attr16_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads4_attr16_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads4_attr16_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads4_attr17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads4_attr17_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads4_attr17_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads4_attr17_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads4_attr18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads4_attr18_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads4_attr18_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads4_attr18_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads4_attr19_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads4_attr19_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads4_attr19_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads4_attr19_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads5_attr20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads5_attr20_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads5_attr20_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads5_attr20_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads5_attr21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads5_attr21_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads5_attr21_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads5_attr21_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads5_attr22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads5_attr22_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads5_attr22_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads5_attr22_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads5_attr23_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads5_attr23_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads5_attr23_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads5_attr23_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads6_attr24_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads6_attr24_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads6_attr24_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads6_attr24_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads6_attr25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads6_attr25_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads6_attr25_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads6_attr25_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads6_attr26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads6_attr26_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads6_attr26_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads6_attr26_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads6_attr27_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads6_attr27_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads6_attr27_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads6_attr27_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads7_attr28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads7_attr28_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads7_attr28_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads7_attr28_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads7_attr29_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads7_attr29_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads7_attr29_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads7_attr29_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads7_attr30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads7_attr30_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads7_attr30_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads7_attr30_re;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads7_attr31_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [7:0] mio_pads7_attr31_wd;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads7_attr31_we;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic mio_pads7_attr31_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Register instances</pre>
<pre style="margin:0; padding:0 ">  // R[regen]: V(False)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW      (1),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .SWACCESS("W0C"),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .RESVAL  (1'h1)</pre>
<pre id="id273" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_regen (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .clk_i   (clk_i    ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .rst_ni  (rst_ni  ),</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">    // from register interface</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (regen_we),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (regen_wd),</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">    // from internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .de     (1'b0),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      ('0  ),</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">    // to internal hardware</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (),</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">    // to register interface (read)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (regen_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Subregister 0 of Multireg dio_pads</pre>
<pre style="margin:0; padding:0 ">  // R[dio_pads0]: V(True)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr0]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id301" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads0_attr0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads0_attr0_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads0_attr0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads0_attr0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[0].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads0_attr0_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr1]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id317" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads0_attr1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads0_attr1_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads0_attr1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads0_attr1_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[1].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[1].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[1].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads0_attr1_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr2]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id333" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads0_attr2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads0_attr2_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads0_attr2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads0_attr2_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[2].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[2].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[2].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads0_attr2_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr3]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id349" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads0_attr3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads0_attr3_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads0_attr3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads0_attr3_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[3].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[3].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[3].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads0_attr3_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Subregister 4 of Multireg dio_pads</pre>
<pre style="margin:0; padding:0 ">  // R[dio_pads1]: V(True)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr4]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id368" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads1_attr4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads1_attr4_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads1_attr4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads1_attr4_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[4].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[4].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[4].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads1_attr4_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr5]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id384" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads1_attr5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads1_attr5_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads1_attr5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads1_attr5_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[5].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[5].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[5].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads1_attr5_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr6]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id400" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads1_attr6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads1_attr6_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads1_attr6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads1_attr6_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[6].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[6].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[6].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads1_attr6_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr7]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id416" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads1_attr7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads1_attr7_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads1_attr7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads1_attr7_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[7].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[7].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[7].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads1_attr7_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Subregister 8 of Multireg dio_pads</pre>
<pre style="margin:0; padding:0 ">  // R[dio_pads2]: V(True)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr8]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id435" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads2_attr8 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads2_attr8_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads2_attr8_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads2_attr8_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[8].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[8].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[8].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads2_attr8_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr9]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id451" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads2_attr9 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads2_attr9_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads2_attr9_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads2_attr9_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[9].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[9].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[9].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads2_attr9_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr10]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id467" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads2_attr10 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads2_attr10_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads2_attr10_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads2_attr10_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[10].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[10].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[10].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads2_attr10_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr11]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id483" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads2_attr11 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads2_attr11_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads2_attr11_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads2_attr11_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[11].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[11].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[11].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads2_attr11_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Subregister 12 of Multireg dio_pads</pre>
<pre style="margin:0; padding:0 ">  // R[dio_pads3]: V(True)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr12]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id502" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads3_attr12 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads3_attr12_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads3_attr12_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads3_attr12_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[12].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[12].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[12].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads3_attr12_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr13]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id518" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads3_attr13 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads3_attr13_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads3_attr13_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads3_attr13_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[13].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[13].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[13].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads3_attr13_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr14]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id534" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_dio_pads3_attr14 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (dio_pads3_attr14_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (dio_pads3_attr14_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (dio_pads3_attr14_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.dio_pads[14].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.dio_pads[14].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.dio_pads[14].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (dio_pads3_attr14_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Subregister 0 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 ">  // R[mio_pads0]: V(True)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr0]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id555" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads0_attr0 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads0_attr0_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads0_attr0_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads0_attr0_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[0].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[0].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[0].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads0_attr0_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr1]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id571" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads0_attr1 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads0_attr1_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads0_attr1_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads0_attr1_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[1].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[1].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[1].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads0_attr1_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr2]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id587" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads0_attr2 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads0_attr2_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads0_attr2_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads0_attr2_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[2].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[2].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[2].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads0_attr2_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr3]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id603" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads0_attr3 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads0_attr3_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads0_attr3_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads0_attr3_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[3].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[3].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[3].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads0_attr3_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Subregister 4 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 ">  // R[mio_pads1]: V(True)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr4]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id622" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads1_attr4 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads1_attr4_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads1_attr4_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads1_attr4_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[4].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[4].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[4].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads1_attr4_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr5]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id638" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads1_attr5 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads1_attr5_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads1_attr5_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads1_attr5_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[5].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[5].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[5].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads1_attr5_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr6]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id654" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads1_attr6 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads1_attr6_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads1_attr6_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads1_attr6_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[6].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[6].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[6].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads1_attr6_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr7]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id670" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads1_attr7 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads1_attr7_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads1_attr7_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads1_attr7_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[7].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[7].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[7].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads1_attr7_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Subregister 8 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 ">  // R[mio_pads2]: V(True)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr8]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id689" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads2_attr8 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads2_attr8_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads2_attr8_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads2_attr8_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[8].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[8].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[8].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads2_attr8_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr9]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id705" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads2_attr9 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads2_attr9_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads2_attr9_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads2_attr9_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[9].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[9].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[9].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads2_attr9_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr10]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id721" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads2_attr10 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads2_attr10_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads2_attr10_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads2_attr10_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[10].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[10].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[10].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads2_attr10_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr11]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id737" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads2_attr11 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads2_attr11_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads2_attr11_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads2_attr11_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[11].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[11].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[11].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads2_attr11_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Subregister 12 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 ">  // R[mio_pads3]: V(True)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr12]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id756" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads3_attr12 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads3_attr12_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads3_attr12_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads3_attr12_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[12].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[12].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[12].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads3_attr12_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr13]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id772" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads3_attr13 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads3_attr13_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads3_attr13_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads3_attr13_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[13].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[13].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[13].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads3_attr13_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr14]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id788" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads3_attr14 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads3_attr14_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads3_attr14_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads3_attr14_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[14].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[14].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[14].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads3_attr14_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr15]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id804" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads3_attr15 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads3_attr15_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads3_attr15_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads3_attr15_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[15].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[15].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[15].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads3_attr15_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Subregister 16 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 ">  // R[mio_pads4]: V(True)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr16]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id823" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads4_attr16 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads4_attr16_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads4_attr16_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads4_attr16_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[16].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[16].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[16].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads4_attr16_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr17]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id839" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads4_attr17 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads4_attr17_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads4_attr17_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads4_attr17_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[17].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[17].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[17].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads4_attr17_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr18]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id855" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads4_attr18 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads4_attr18_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads4_attr18_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads4_attr18_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[18].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[18].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[18].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads4_attr18_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr19]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id871" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads4_attr19 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads4_attr19_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads4_attr19_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads4_attr19_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[19].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[19].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[19].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads4_attr19_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Subregister 20 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 ">  // R[mio_pads5]: V(True)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr20]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id890" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads5_attr20 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads5_attr20_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads5_attr20_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads5_attr20_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[20].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[20].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[20].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads5_attr20_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr21]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id906" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads5_attr21 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads5_attr21_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads5_attr21_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads5_attr21_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[21].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[21].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[21].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads5_attr21_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr22]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id922" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads5_attr22 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads5_attr22_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads5_attr22_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads5_attr22_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[22].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[22].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[22].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads5_attr22_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr23]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id938" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads5_attr23 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads5_attr23_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads5_attr23_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads5_attr23_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[23].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[23].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[23].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads5_attr23_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Subregister 24 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 ">  // R[mio_pads6]: V(True)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr24]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id957" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads6_attr24 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads6_attr24_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads6_attr24_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads6_attr24_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[24].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[24].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[24].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads6_attr24_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr25]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id973" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads6_attr25 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads6_attr25_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads6_attr25_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads6_attr25_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[25].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[25].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[25].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads6_attr25_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr26]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id989" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads6_attr26 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads6_attr26_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads6_attr26_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads6_attr26_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[26].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[26].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[26].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads6_attr26_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr27]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id1005" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads6_attr27 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads6_attr27_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads6_attr27_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads6_attr27_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[27].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[27].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[27].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads6_attr27_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Subregister 28 of Multireg mio_pads</pre>
<pre style="margin:0; padding:0 ">  // R[mio_pads7]: V(True)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr28]: 7:0</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id1024" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads7_attr28 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads7_attr28_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads7_attr28_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads7_attr28_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[28].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[28].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[28].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads7_attr28_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr29]: 15:8</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id1040" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads7_attr29 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads7_attr29_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads7_attr29_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads7_attr29_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[29].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[29].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[29].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads7_attr29_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr30]: 23:16</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id1056" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads7_attr30 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads7_attr30_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads7_attr30_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads7_attr30_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[30].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[30].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[30].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads7_attr30_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // F[attr31]: 31:24</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  prim_subreg_ext #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .DW    (8)</pre>
<pre id="id1072" style="background-color: #FFB6C1; margin:0; padding:0 ">  ) u_mio_pads7_attr31 (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .re     (mio_pads7_attr31_re),</pre>
<pre style="margin:0; padding:0 ">    // qualified with register enable</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .we     (mio_pads7_attr31_we & regen_qs),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .wd     (mio_pads7_attr31_wd),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .d      (hw2reg.mio_pads[31].d),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qre    (),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qe     (reg2hw.mio_pads[31].qe),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .q      (reg2hw.mio_pads[31].q ),</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    .qs     (mio_pads7_attr31_qs)</pre>
<pre style="margin:0; padding:0 ">  );</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  logic [12:0] addr_hit;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[ 0] = (reg_addr == PADCTRL_REGEN_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[ 1] = (reg_addr == PADCTRL_DIO_PADS0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[ 2] = (reg_addr == PADCTRL_DIO_PADS1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[ 3] = (reg_addr == PADCTRL_DIO_PADS2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[ 4] = (reg_addr == PADCTRL_DIO_PADS3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[ 5] = (reg_addr == PADCTRL_MIO_PADS0_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[ 6] = (reg_addr == PADCTRL_MIO_PADS1_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[ 7] = (reg_addr == PADCTRL_MIO_PADS2_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[ 8] = (reg_addr == PADCTRL_MIO_PADS3_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[ 9] = (reg_addr == PADCTRL_MIO_PADS4_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[10] = (reg_addr == PADCTRL_MIO_PADS5_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[11] = (reg_addr == PADCTRL_MIO_PADS6_OFFSET);</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    addr_hit[12] = (reg_addr == PADCTRL_MIO_PADS7_OFFSET);</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign addrmiss = (reg_re || reg_we) ? ~|addr_hit : 1'b0 ;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Check sub-word write is permitted</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    wr_err = 1'b0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[ 0] && reg_we && (PADCTRL_PERMIT[ 0] != (PADCTRL_PERMIT[ 0] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[ 1] && reg_we && (PADCTRL_PERMIT[ 1] != (PADCTRL_PERMIT[ 1] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[ 2] && reg_we && (PADCTRL_PERMIT[ 2] != (PADCTRL_PERMIT[ 2] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[ 3] && reg_we && (PADCTRL_PERMIT[ 3] != (PADCTRL_PERMIT[ 3] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[ 4] && reg_we && (PADCTRL_PERMIT[ 4] != (PADCTRL_PERMIT[ 4] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[ 5] && reg_we && (PADCTRL_PERMIT[ 5] != (PADCTRL_PERMIT[ 5] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[ 6] && reg_we && (PADCTRL_PERMIT[ 6] != (PADCTRL_PERMIT[ 6] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[ 7] && reg_we && (PADCTRL_PERMIT[ 7] != (PADCTRL_PERMIT[ 7] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[ 8] && reg_we && (PADCTRL_PERMIT[ 8] != (PADCTRL_PERMIT[ 8] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[ 9] && reg_we && (PADCTRL_PERMIT[ 9] != (PADCTRL_PERMIT[ 9] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[10] && reg_we && (PADCTRL_PERMIT[10] != (PADCTRL_PERMIT[10] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[11] && reg_we && (PADCTRL_PERMIT[11] != (PADCTRL_PERMIT[11] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    if (addr_hit[12] && reg_we && (PADCTRL_PERMIT[12] != (PADCTRL_PERMIT[12] & reg_be))) wr_err = 1'b1 ;</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign regen_we = addr_hit[0] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign regen_wd = reg_wdata[0];</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads0_attr0_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads0_attr0_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads0_attr0_re = addr_hit[1] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads0_attr1_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads0_attr1_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads0_attr1_re = addr_hit[1] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads0_attr2_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads0_attr2_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads0_attr2_re = addr_hit[1] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads0_attr3_we = addr_hit[1] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads0_attr3_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads0_attr3_re = addr_hit[1] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads1_attr4_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads1_attr4_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads1_attr4_re = addr_hit[2] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads1_attr5_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads1_attr5_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads1_attr5_re = addr_hit[2] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads1_attr6_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads1_attr6_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads1_attr6_re = addr_hit[2] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads1_attr7_we = addr_hit[2] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads1_attr7_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads1_attr7_re = addr_hit[2] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads2_attr8_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads2_attr8_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads2_attr8_re = addr_hit[3] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads2_attr9_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads2_attr9_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads2_attr9_re = addr_hit[3] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads2_attr10_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads2_attr10_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads2_attr10_re = addr_hit[3] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads2_attr11_we = addr_hit[3] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads2_attr11_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads2_attr11_re = addr_hit[3] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads3_attr12_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads3_attr12_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads3_attr12_re = addr_hit[4] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads3_attr13_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads3_attr13_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads3_attr13_re = addr_hit[4] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads3_attr14_we = addr_hit[4] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads3_attr14_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign dio_pads3_attr14_re = addr_hit[4] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads0_attr0_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads0_attr0_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads0_attr0_re = addr_hit[5] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads0_attr1_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads0_attr1_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads0_attr1_re = addr_hit[5] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads0_attr2_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads0_attr2_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads0_attr2_re = addr_hit[5] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads0_attr3_we = addr_hit[5] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads0_attr3_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads0_attr3_re = addr_hit[5] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads1_attr4_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads1_attr4_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads1_attr4_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads1_attr5_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads1_attr5_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads1_attr5_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads1_attr6_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads1_attr6_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads1_attr6_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads1_attr7_we = addr_hit[6] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads1_attr7_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads1_attr7_re = addr_hit[6] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads2_attr8_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads2_attr8_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads2_attr8_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads2_attr9_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads2_attr9_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads2_attr9_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads2_attr10_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads2_attr10_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads2_attr10_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads2_attr11_we = addr_hit[7] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads2_attr11_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads2_attr11_re = addr_hit[7] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads3_attr12_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads3_attr12_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads3_attr12_re = addr_hit[8] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads3_attr13_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads3_attr13_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads3_attr13_re = addr_hit[8] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads3_attr14_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads3_attr14_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads3_attr14_re = addr_hit[8] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads3_attr15_we = addr_hit[8] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads3_attr15_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads3_attr15_re = addr_hit[8] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads4_attr16_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads4_attr16_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads4_attr16_re = addr_hit[9] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads4_attr17_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads4_attr17_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads4_attr17_re = addr_hit[9] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads4_attr18_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads4_attr18_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads4_attr18_re = addr_hit[9] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads4_attr19_we = addr_hit[9] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads4_attr19_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads4_attr19_re = addr_hit[9] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads5_attr20_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads5_attr20_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads5_attr20_re = addr_hit[10] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads5_attr21_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads5_attr21_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads5_attr21_re = addr_hit[10] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads5_attr22_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads5_attr22_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads5_attr22_re = addr_hit[10] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads5_attr23_we = addr_hit[10] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads5_attr23_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads5_attr23_re = addr_hit[10] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads6_attr24_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads6_attr24_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads6_attr24_re = addr_hit[11] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads6_attr25_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads6_attr25_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads6_attr25_re = addr_hit[11] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads6_attr26_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads6_attr26_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads6_attr26_re = addr_hit[11] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads6_attr27_we = addr_hit[11] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads6_attr27_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads6_attr27_re = addr_hit[11] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads7_attr28_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads7_attr28_wd = reg_wdata[7:0];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads7_attr28_re = addr_hit[12] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads7_attr29_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads7_attr29_wd = reg_wdata[15:8];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads7_attr29_re = addr_hit[12] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads7_attr30_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads7_attr30_wd = reg_wdata[23:16];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads7_attr30_re = addr_hit[12] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads7_attr31_we = addr_hit[12] & reg_we & ~wr_err;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads7_attr31_wd = reg_wdata[31:24];</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  assign mio_pads7_attr31_re = addr_hit[12] && reg_re;</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Read data return</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  always_comb begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    reg_rdata_next = '0;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">    unique case (1'b1)</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[0]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[0] = regen_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[1]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[7:0] = dio_pads0_attr0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[15:8] = dio_pads0_attr1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[23:16] = dio_pads0_attr2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[31:24] = dio_pads0_attr3_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[2]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[7:0] = dio_pads1_attr4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[15:8] = dio_pads1_attr5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[23:16] = dio_pads1_attr6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[31:24] = dio_pads1_attr7_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[3]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[7:0] = dio_pads2_attr8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[15:8] = dio_pads2_attr9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[23:16] = dio_pads2_attr10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[31:24] = dio_pads2_attr11_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[4]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[7:0] = dio_pads3_attr12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[15:8] = dio_pads3_attr13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[23:16] = dio_pads3_attr14_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[5]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[7:0] = mio_pads0_attr0_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[15:8] = mio_pads0_attr1_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[23:16] = mio_pads0_attr2_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[31:24] = mio_pads0_attr3_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[6]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[7:0] = mio_pads1_attr4_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[15:8] = mio_pads1_attr5_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[23:16] = mio_pads1_attr6_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[31:24] = mio_pads1_attr7_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[7]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[7:0] = mio_pads2_attr8_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[15:8] = mio_pads2_attr9_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[23:16] = mio_pads2_attr10_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[31:24] = mio_pads2_attr11_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[8]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[7:0] = mio_pads3_attr12_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[15:8] = mio_pads3_attr13_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[23:16] = mio_pads3_attr14_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[31:24] = mio_pads3_attr15_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[9]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[7:0] = mio_pads4_attr16_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[15:8] = mio_pads4_attr17_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[23:16] = mio_pads4_attr18_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[31:24] = mio_pads4_attr19_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[10]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[7:0] = mio_pads5_attr20_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[15:8] = mio_pads5_attr21_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[23:16] = mio_pads5_attr22_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[31:24] = mio_pads5_attr23_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[11]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[7:0] = mio_pads6_attr24_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[15:8] = mio_pads6_attr25_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[23:16] = mio_pads6_attr26_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[31:24] = mio_pads6_attr27_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      addr_hit[12]: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[7:0] = mio_pads7_attr28_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[15:8] = mio_pads7_attr29_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[23:16] = mio_pads7_attr30_qs;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next[31:24] = mio_pads7_attr31_qs;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">      default: begin</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">        reg_rdata_next = '1;</pre>
<pre style="margin:0; padding:0 ">      end</pre>
<pre style="margin:0; padding:0 ">    endcase</pre>
<pre style="margin:0; padding:0 ">  end</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // Assertions for Register Interface</pre>
<pre style="margin:0; padding:0 ">  `ASSERT_PULSE(wePulse, reg_we)</pre>
<pre style="margin:0; padding:0 ">  `ASSERT_PULSE(rePulse, reg_re)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  `ASSERT(reAfterRv, $rose(reg_re || reg_we) |=> tl_o.d_valid)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  `ASSERT(en2addrHit, (reg_we || reg_re) |-> $onehot0(addr_hit))</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">  // this is formulated as an assumption such that the FPV testbenches do disprove this</pre>
<pre style="margin:0; padding:0 ">  // property by mistake</pre>
<pre style="margin:0; padding:0 ">  `ASSUME(reqParity, tl_reg_h2d.a_valid |-> tl_reg_h2d.a_user.parity_en == 1'b0)</pre>
<pre style="margin:0; padding:0 "></pre>
<pre style="margin:0; padding:0 ">endmodule</pre>
<pre style="margin:0; padding:0 "></pre>
</body>
</html>
