//Verilog generated by VPR  from post-place-and-route implementation
module ocm_sp_18x4096 (
    input \addr_A[0] ,
    input \addr_A[1] ,
    input \addr_A[2] ,
    input \addr_A[3] ,
    input \addr_A[4] ,
    input \addr_A[5] ,
    input \addr_A[6] ,
    input \addr_A[7] ,
    input \addr_A[8] ,
    input \addr_A[9] ,
    input \addr_A[10] ,
    input \addr_A[11] ,
    input \din_A[0] ,
    input \din_A[1] ,
    input \din_A[2] ,
    input \din_A[3] ,
    input \din_A[4] ,
    input \din_A[5] ,
    input \din_A[6] ,
    input \din_A[7] ,
    input \din_A[8] ,
    input \din_A[9] ,
    input \din_A[10] ,
    input \din_A[11] ,
    input \din_A[12] ,
    input \din_A[13] ,
    input \din_A[14] ,
    input \din_A[15] ,
    input \din_A[16] ,
    input \din_A[17] ,
    input \clk_A ,
    input \wen_A ,
    input \ren_A ,
    output \dout_A[0] ,
    output \dout_A[1] ,
    output \dout_A[2] ,
    output \dout_A[3] ,
    output \dout_A[4] ,
    output \dout_A[5] ,
    output \dout_A[6] ,
    output \dout_A[7] ,
    output \dout_A[8] ,
    output \dout_A[9] ,
    output \dout_A[10] ,
    output \dout_A[11] ,
    output \dout_A[12] ,
    output \dout_A[13] ,
    output \dout_A[14] ,
    output \dout_A[15] ,
    output \dout_A[16] ,
    output \dout_A[17] 
);

    //Wires
    wire \addr_A[0]_output_0_0 ;
    wire \addr_A[1]_output_0_0 ;
    wire \addr_A[2]_output_0_0 ;
    wire \addr_A[3]_output_0_0 ;
    wire \addr_A[4]_output_0_0 ;
    wire \addr_A[5]_output_0_0 ;
    wire \addr_A[6]_output_0_0 ;
    wire \addr_A[7]_output_0_0 ;
    wire \addr_A[8]_output_0_0 ;
    wire \addr_A[9]_output_0_0 ;
    wire \addr_A[10]_output_0_0 ;
    wire \addr_A[11]_output_0_0 ;
    wire \din_A[0]_output_0_0 ;
    wire \din_A[1]_output_0_0 ;
    wire \din_A[2]_output_0_0 ;
    wire \din_A[3]_output_0_0 ;
    wire \din_A[4]_output_0_0 ;
    wire \din_A[5]_output_0_0 ;
    wire \din_A[6]_output_0_0 ;
    wire \din_A[7]_output_0_0 ;
    wire \din_A[8]_output_0_0 ;
    wire \din_A[9]_output_0_0 ;
    wire \din_A[10]_output_0_0 ;
    wire \din_A[11]_output_0_0 ;
    wire \din_A[12]_output_0_0 ;
    wire \din_A[13]_output_0_0 ;
    wire \din_A[14]_output_0_0 ;
    wire \din_A[15]_output_0_0 ;
    wire \din_A[16]_output_0_0 ;
    wire \din_A[17]_output_0_0 ;
    wire \clk_A_output_0_0 ;
    wire \wen_A_output_0_0 ;
    wire \ren_A_output_0_0 ;
    wire \RS_TDP36K_dout_A[0]_output_0_0 ;
    wire \RS_TDP36K_dout_A[0]_output_0_1 ;
    wire \RS_TDP36K_dout_A[0]_output_0_2 ;
    wire \RS_TDP36K_dout_A[0]_output_0_3 ;
    wire \RS_TDP36K_dout_A[0]_output_0_4 ;
    wire \RS_TDP36K_dout_A[0]_output_0_5 ;
    wire \RS_TDP36K_dout_A[0]_output_0_6 ;
    wire \RS_TDP36K_dout_A[0]_output_0_7 ;
    wire \RS_TDP36K_dout_A[0]_output_0_16 ;
    wire \RS_TDP36K_dout_A[9]_output_0_0 ;
    wire \RS_TDP36K_dout_A[9]_output_0_1 ;
    wire \RS_TDP36K_dout_A[9]_output_0_2 ;
    wire \RS_TDP36K_dout_A[9]_output_0_3 ;
    wire \RS_TDP36K_dout_A[9]_output_0_4 ;
    wire \RS_TDP36K_dout_A[9]_output_0_5 ;
    wire \RS_TDP36K_dout_A[9]_output_0_6 ;
    wire \RS_TDP36K_dout_A[9]_output_0_7 ;
    wire \RS_TDP36K_dout_A[9]_output_0_16 ;
    wire \lut_$false_output_0_0 ;
    wire \lut_$true_output_0_0 ;
    wire \RS_TDP36K_dout_A[0]_input_2_3 ;
    wire \RS_TDP36K_dout_A[0]_input_3_3 ;
    wire \RS_TDP36K_dout_A[9]_input_2_3 ;
    wire \RS_TDP36K_dout_A[9]_input_3_3 ;
    wire \RS_TDP36K_dout_A[0]_input_2_4 ;
    wire \RS_TDP36K_dout_A[0]_input_3_4 ;
    wire \RS_TDP36K_dout_A[9]_input_2_4 ;
    wire \RS_TDP36K_dout_A[9]_input_3_4 ;
    wire \RS_TDP36K_dout_A[0]_input_2_5 ;
    wire \RS_TDP36K_dout_A[0]_input_3_5 ;
    wire \RS_TDP36K_dout_A[9]_input_2_5 ;
    wire \RS_TDP36K_dout_A[9]_input_3_5 ;
    wire \RS_TDP36K_dout_A[0]_input_2_6 ;
    wire \RS_TDP36K_dout_A[0]_input_3_6 ;
    wire \RS_TDP36K_dout_A[9]_input_2_6 ;
    wire \RS_TDP36K_dout_A[9]_input_3_6 ;
    wire \RS_TDP36K_dout_A[0]_input_2_7 ;
    wire \RS_TDP36K_dout_A[0]_input_3_7 ;
    wire \RS_TDP36K_dout_A[9]_input_2_7 ;
    wire \RS_TDP36K_dout_A[9]_input_3_7 ;
    wire \RS_TDP36K_dout_A[0]_input_2_8 ;
    wire \RS_TDP36K_dout_A[0]_input_3_8 ;
    wire \RS_TDP36K_dout_A[9]_input_2_8 ;
    wire \RS_TDP36K_dout_A[9]_input_3_8 ;
    wire \RS_TDP36K_dout_A[0]_input_2_9 ;
    wire \RS_TDP36K_dout_A[0]_input_3_9 ;
    wire \RS_TDP36K_dout_A[9]_input_2_9 ;
    wire \RS_TDP36K_dout_A[9]_input_3_9 ;
    wire \RS_TDP36K_dout_A[0]_input_2_10 ;
    wire \RS_TDP36K_dout_A[0]_input_3_10 ;
    wire \RS_TDP36K_dout_A[9]_input_2_10 ;
    wire \RS_TDP36K_dout_A[9]_input_3_10 ;
    wire \RS_TDP36K_dout_A[0]_input_2_11 ;
    wire \RS_TDP36K_dout_A[0]_input_3_11 ;
    wire \RS_TDP36K_dout_A[9]_input_2_11 ;
    wire \RS_TDP36K_dout_A[9]_input_3_11 ;
    wire \RS_TDP36K_dout_A[0]_input_2_12 ;
    wire \RS_TDP36K_dout_A[0]_input_3_12 ;
    wire \RS_TDP36K_dout_A[9]_input_2_12 ;
    wire \RS_TDP36K_dout_A[9]_input_3_12 ;
    wire \RS_TDP36K_dout_A[0]_input_2_13 ;
    wire \RS_TDP36K_dout_A[0]_input_3_13 ;
    wire \RS_TDP36K_dout_A[9]_input_2_13 ;
    wire \RS_TDP36K_dout_A[9]_input_3_13 ;
    wire \RS_TDP36K_dout_A[0]_input_2_14 ;
    wire \RS_TDP36K_dout_A[9]_input_2_14 ;
    wire \RS_TDP36K_dout_A[0]_input_0_0 ;
    wire \RS_TDP36K_dout_A[0]_input_0_1 ;
    wire \RS_TDP36K_dout_A[0]_input_0_2 ;
    wire \RS_TDP36K_dout_A[0]_input_0_3 ;
    wire \RS_TDP36K_dout_A[0]_input_0_4 ;
    wire \RS_TDP36K_dout_A[0]_input_0_5 ;
    wire \RS_TDP36K_dout_A[0]_input_0_6 ;
    wire \RS_TDP36K_dout_A[0]_input_0_7 ;
    wire \RS_TDP36K_dout_A[0]_input_0_16 ;
    wire \RS_TDP36K_dout_A[9]_input_0_0 ;
    wire \RS_TDP36K_dout_A[9]_input_0_1 ;
    wire \RS_TDP36K_dout_A[9]_input_0_2 ;
    wire \RS_TDP36K_dout_A[9]_input_0_3 ;
    wire \RS_TDP36K_dout_A[9]_input_0_4 ;
    wire \RS_TDP36K_dout_A[9]_input_0_5 ;
    wire \RS_TDP36K_dout_A[9]_input_0_6 ;
    wire \RS_TDP36K_dout_A[9]_input_0_7 ;
    wire \RS_TDP36K_dout_A[9]_input_0_16 ;
    wire \RS_TDP36K_dout_A[0]_clock_0_0 ;
    wire \RS_TDP36K_dout_A[0]_clock_1_0 ;
    wire \RS_TDP36K_dout_A[9]_clock_0_0 ;
    wire \RS_TDP36K_dout_A[9]_clock_1_0 ;
    wire \RS_TDP36K_dout_A[0]_input_6_0 ;
    wire \RS_TDP36K_dout_A[0]_input_7_0 ;
    wire \RS_TDP36K_dout_A[9]_input_6_0 ;
    wire \RS_TDP36K_dout_A[9]_input_7_0 ;
    wire \RS_TDP36K_dout_A[0]_input_4_0 ;
    wire \RS_TDP36K_dout_A[0]_input_5_0 ;
    wire \RS_TDP36K_dout_A[9]_input_4_0 ;
    wire \RS_TDP36K_dout_A[9]_input_5_0 ;
    wire \dout_A[0]_input_0_0 ;
    wire \dout_A[1]_input_0_0 ;
    wire \dout_A[2]_input_0_0 ;
    wire \dout_A[3]_input_0_0 ;
    wire \dout_A[4]_input_0_0 ;
    wire \dout_A[5]_input_0_0 ;
    wire \dout_A[6]_input_0_0 ;
    wire \dout_A[7]_input_0_0 ;
    wire \dout_A[8]_input_0_0 ;
    wire \dout_A[9]_input_0_0 ;
    wire \dout_A[10]_input_0_0 ;
    wire \dout_A[11]_input_0_0 ;
    wire \dout_A[12]_input_0_0 ;
    wire \dout_A[13]_input_0_0 ;
    wire \dout_A[14]_input_0_0 ;
    wire \dout_A[15]_input_0_0 ;
    wire \dout_A[16]_input_0_0 ;
    wire \dout_A[17]_input_0_0 ;
    wire \RS_TDP36K_dout_A[0]_input_0_8 ;
    wire \RS_TDP36K_dout_A[0]_input_0_9 ;
    wire \RS_TDP36K_dout_A[0]_input_0_10 ;
    wire \RS_TDP36K_dout_A[0]_input_0_11 ;
    wire \RS_TDP36K_dout_A[0]_input_0_12 ;
    wire \RS_TDP36K_dout_A[0]_input_0_13 ;
    wire \RS_TDP36K_dout_A[0]_input_0_14 ;
    wire \RS_TDP36K_dout_A[0]_input_0_15 ;
    wire \RS_TDP36K_dout_A[0]_input_0_17 ;
    wire \RS_TDP36K_dout_A[0]_input_1_0 ;
    wire \RS_TDP36K_dout_A[0]_input_1_1 ;
    wire \RS_TDP36K_dout_A[0]_input_1_2 ;
    wire \RS_TDP36K_dout_A[0]_input_1_3 ;
    wire \RS_TDP36K_dout_A[0]_input_1_4 ;
    wire \RS_TDP36K_dout_A[0]_input_1_5 ;
    wire \RS_TDP36K_dout_A[0]_input_1_6 ;
    wire \RS_TDP36K_dout_A[0]_input_1_7 ;
    wire \RS_TDP36K_dout_A[0]_input_1_8 ;
    wire \RS_TDP36K_dout_A[0]_input_1_9 ;
    wire \RS_TDP36K_dout_A[0]_input_1_10 ;
    wire \RS_TDP36K_dout_A[0]_input_1_11 ;
    wire \RS_TDP36K_dout_A[0]_input_1_12 ;
    wire \RS_TDP36K_dout_A[0]_input_1_13 ;
    wire \RS_TDP36K_dout_A[0]_input_1_14 ;
    wire \RS_TDP36K_dout_A[0]_input_1_15 ;
    wire \RS_TDP36K_dout_A[0]_input_1_16 ;
    wire \RS_TDP36K_dout_A[0]_input_1_17 ;
    wire \RS_TDP36K_dout_A[0]_input_2_0 ;
    wire \RS_TDP36K_dout_A[0]_input_2_1 ;
    wire \RS_TDP36K_dout_A[0]_input_2_2 ;
    wire \RS_TDP36K_dout_A[0]_input_3_0 ;
    wire \RS_TDP36K_dout_A[0]_input_3_1 ;
    wire \RS_TDP36K_dout_A[0]_input_3_2 ;
    wire \RS_TDP36K_dout_A[9]_input_0_8 ;
    wire \RS_TDP36K_dout_A[9]_input_0_9 ;
    wire \RS_TDP36K_dout_A[9]_input_0_10 ;
    wire \RS_TDP36K_dout_A[9]_input_0_11 ;
    wire \RS_TDP36K_dout_A[9]_input_0_12 ;
    wire \RS_TDP36K_dout_A[9]_input_0_13 ;
    wire \RS_TDP36K_dout_A[9]_input_0_14 ;
    wire \RS_TDP36K_dout_A[9]_input_0_15 ;
    wire \RS_TDP36K_dout_A[9]_input_0_17 ;
    wire \RS_TDP36K_dout_A[9]_input_1_0 ;
    wire \RS_TDP36K_dout_A[9]_input_1_1 ;
    wire \RS_TDP36K_dout_A[9]_input_1_2 ;
    wire \RS_TDP36K_dout_A[9]_input_1_3 ;
    wire \RS_TDP36K_dout_A[9]_input_1_4 ;
    wire \RS_TDP36K_dout_A[9]_input_1_5 ;
    wire \RS_TDP36K_dout_A[9]_input_1_6 ;
    wire \RS_TDP36K_dout_A[9]_input_1_7 ;
    wire \RS_TDP36K_dout_A[9]_input_1_8 ;
    wire \RS_TDP36K_dout_A[9]_input_1_9 ;
    wire \RS_TDP36K_dout_A[9]_input_1_10 ;
    wire \RS_TDP36K_dout_A[9]_input_1_11 ;
    wire \RS_TDP36K_dout_A[9]_input_1_12 ;
    wire \RS_TDP36K_dout_A[9]_input_1_13 ;
    wire \RS_TDP36K_dout_A[9]_input_1_14 ;
    wire \RS_TDP36K_dout_A[9]_input_1_15 ;
    wire \RS_TDP36K_dout_A[9]_input_1_16 ;
    wire \RS_TDP36K_dout_A[9]_input_1_17 ;
    wire \RS_TDP36K_dout_A[9]_input_2_0 ;
    wire \RS_TDP36K_dout_A[9]_input_2_1 ;
    wire \RS_TDP36K_dout_A[9]_input_2_2 ;
    wire \RS_TDP36K_dout_A[9]_input_3_0 ;
    wire \RS_TDP36K_dout_A[9]_input_3_1 ;
    wire \RS_TDP36K_dout_A[9]_input_3_2 ;
    wire \RS_TDP36K_dout_A[0]_input_8_0 ;
    wire \RS_TDP36K_dout_A[0]_input_8_1 ;
    wire \RS_TDP36K_dout_A[0]_input_9_0 ;
    wire \RS_TDP36K_dout_A[0]_input_9_1 ;
    wire \RS_TDP36K_dout_A[9]_input_8_0 ;
    wire \RS_TDP36K_dout_A[9]_input_8_1 ;
    wire \RS_TDP36K_dout_A[9]_input_9_0 ;
    wire \RS_TDP36K_dout_A[9]_input_9_1 ;

    //IO assignments
    assign \dout_A[0]  = \dout_A[0]_input_0_0 ;
    assign \dout_A[1]  = \dout_A[1]_input_0_0 ;
    assign \dout_A[2]  = \dout_A[2]_input_0_0 ;
    assign \dout_A[3]  = \dout_A[3]_input_0_0 ;
    assign \dout_A[4]  = \dout_A[4]_input_0_0 ;
    assign \dout_A[5]  = \dout_A[5]_input_0_0 ;
    assign \dout_A[6]  = \dout_A[6]_input_0_0 ;
    assign \dout_A[7]  = \dout_A[7]_input_0_0 ;
    assign \dout_A[8]  = \dout_A[8]_input_0_0 ;
    assign \dout_A[9]  = \dout_A[9]_input_0_0 ;
    assign \dout_A[10]  = \dout_A[10]_input_0_0 ;
    assign \dout_A[11]  = \dout_A[11]_input_0_0 ;
    assign \dout_A[12]  = \dout_A[12]_input_0_0 ;
    assign \dout_A[13]  = \dout_A[13]_input_0_0 ;
    assign \dout_A[14]  = \dout_A[14]_input_0_0 ;
    assign \dout_A[15]  = \dout_A[15]_input_0_0 ;
    assign \dout_A[16]  = \dout_A[16]_input_0_0 ;
    assign \dout_A[17]  = \dout_A[17]_input_0_0 ;
    assign \addr_A[0]_output_0_0  = \addr_A[0] ;
    assign \addr_A[1]_output_0_0  = \addr_A[1] ;
    assign \addr_A[2]_output_0_0  = \addr_A[2] ;
    assign \addr_A[3]_output_0_0  = \addr_A[3] ;
    assign \addr_A[4]_output_0_0  = \addr_A[4] ;
    assign \addr_A[5]_output_0_0  = \addr_A[5] ;
    assign \addr_A[6]_output_0_0  = \addr_A[6] ;
    assign \addr_A[7]_output_0_0  = \addr_A[7] ;
    assign \addr_A[8]_output_0_0  = \addr_A[8] ;
    assign \addr_A[9]_output_0_0  = \addr_A[9] ;
    assign \addr_A[10]_output_0_0  = \addr_A[10] ;
    assign \addr_A[11]_output_0_0  = \addr_A[11] ;
    assign \din_A[0]_output_0_0  = \din_A[0] ;
    assign \din_A[1]_output_0_0  = \din_A[1] ;
    assign \din_A[2]_output_0_0  = \din_A[2] ;
    assign \din_A[3]_output_0_0  = \din_A[3] ;
    assign \din_A[4]_output_0_0  = \din_A[4] ;
    assign \din_A[5]_output_0_0  = \din_A[5] ;
    assign \din_A[6]_output_0_0  = \din_A[6] ;
    assign \din_A[7]_output_0_0  = \din_A[7] ;
    assign \din_A[8]_output_0_0  = \din_A[8] ;
    assign \din_A[9]_output_0_0  = \din_A[9] ;
    assign \din_A[10]_output_0_0  = \din_A[10] ;
    assign \din_A[11]_output_0_0  = \din_A[11] ;
    assign \din_A[12]_output_0_0  = \din_A[12] ;
    assign \din_A[13]_output_0_0  = \din_A[13] ;
    assign \din_A[14]_output_0_0  = \din_A[14] ;
    assign \din_A[15]_output_0_0  = \din_A[15] ;
    assign \din_A[16]_output_0_0  = \din_A[16] ;
    assign \din_A[17]_output_0_0  = \din_A[17] ;
    assign \clk_A_output_0_0  = \clk_A ;
    assign \wen_A_output_0_0  = \wen_A ;
    assign \ren_A_output_0_0  = \ren_A ;

    //Interconnect
    fpga_interconnect \routing_segment_addr_A[0]_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_3  (
        .datain(\addr_A[0]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_3 )
    );

    fpga_interconnect \routing_segment_addr_A[0]_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_3  (
        .datain(\addr_A[0]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_3 )
    );

    fpga_interconnect \routing_segment_addr_A[0]_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_3  (
        .datain(\addr_A[0]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_3 )
    );

    fpga_interconnect \routing_segment_addr_A[0]_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_3  (
        .datain(\addr_A[0]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_3 )
    );

    fpga_interconnect \routing_segment_addr_A[1]_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_4  (
        .datain(\addr_A[1]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_4 )
    );

    fpga_interconnect \routing_segment_addr_A[1]_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_4  (
        .datain(\addr_A[1]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_4 )
    );

    fpga_interconnect \routing_segment_addr_A[1]_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_4  (
        .datain(\addr_A[1]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_4 )
    );

    fpga_interconnect \routing_segment_addr_A[1]_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_4  (
        .datain(\addr_A[1]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_4 )
    );

    fpga_interconnect \routing_segment_addr_A[2]_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_5  (
        .datain(\addr_A[2]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_5 )
    );

    fpga_interconnect \routing_segment_addr_A[2]_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_5  (
        .datain(\addr_A[2]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_5 )
    );

    fpga_interconnect \routing_segment_addr_A[2]_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_5  (
        .datain(\addr_A[2]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_5 )
    );

    fpga_interconnect \routing_segment_addr_A[2]_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_5  (
        .datain(\addr_A[2]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_5 )
    );

    fpga_interconnect \routing_segment_addr_A[3]_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_6  (
        .datain(\addr_A[3]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_6 )
    );

    fpga_interconnect \routing_segment_addr_A[3]_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_6  (
        .datain(\addr_A[3]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_6 )
    );

    fpga_interconnect \routing_segment_addr_A[3]_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_6  (
        .datain(\addr_A[3]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_6 )
    );

    fpga_interconnect \routing_segment_addr_A[3]_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_6  (
        .datain(\addr_A[3]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_6 )
    );

    fpga_interconnect \routing_segment_addr_A[4]_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_7  (
        .datain(\addr_A[4]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_7 )
    );

    fpga_interconnect \routing_segment_addr_A[4]_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_7  (
        .datain(\addr_A[4]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_7 )
    );

    fpga_interconnect \routing_segment_addr_A[4]_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_7  (
        .datain(\addr_A[4]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_7 )
    );

    fpga_interconnect \routing_segment_addr_A[4]_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_7  (
        .datain(\addr_A[4]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_7 )
    );

    fpga_interconnect \routing_segment_addr_A[5]_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_8  (
        .datain(\addr_A[5]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_8 )
    );

    fpga_interconnect \routing_segment_addr_A[5]_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_8  (
        .datain(\addr_A[5]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_8 )
    );

    fpga_interconnect \routing_segment_addr_A[5]_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_8  (
        .datain(\addr_A[5]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_8 )
    );

    fpga_interconnect \routing_segment_addr_A[5]_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_8  (
        .datain(\addr_A[5]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_8 )
    );

    fpga_interconnect \routing_segment_addr_A[6]_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_9  (
        .datain(\addr_A[6]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_9 )
    );

    fpga_interconnect \routing_segment_addr_A[6]_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_9  (
        .datain(\addr_A[6]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_9 )
    );

    fpga_interconnect \routing_segment_addr_A[6]_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_9  (
        .datain(\addr_A[6]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_9 )
    );

    fpga_interconnect \routing_segment_addr_A[6]_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_9  (
        .datain(\addr_A[6]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_9 )
    );

    fpga_interconnect \routing_segment_addr_A[7]_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_10  (
        .datain(\addr_A[7]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_10 )
    );

    fpga_interconnect \routing_segment_addr_A[7]_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_10  (
        .datain(\addr_A[7]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_10 )
    );

    fpga_interconnect \routing_segment_addr_A[7]_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_10  (
        .datain(\addr_A[7]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_10 )
    );

    fpga_interconnect \routing_segment_addr_A[7]_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_10  (
        .datain(\addr_A[7]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_10 )
    );

    fpga_interconnect \routing_segment_addr_A[8]_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_11  (
        .datain(\addr_A[8]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_11 )
    );

    fpga_interconnect \routing_segment_addr_A[8]_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_11  (
        .datain(\addr_A[8]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_11 )
    );

    fpga_interconnect \routing_segment_addr_A[8]_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_11  (
        .datain(\addr_A[8]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_11 )
    );

    fpga_interconnect \routing_segment_addr_A[8]_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_11  (
        .datain(\addr_A[8]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_11 )
    );

    fpga_interconnect \routing_segment_addr_A[9]_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_12  (
        .datain(\addr_A[9]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_12 )
    );

    fpga_interconnect \routing_segment_addr_A[9]_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_12  (
        .datain(\addr_A[9]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_12 )
    );

    fpga_interconnect \routing_segment_addr_A[9]_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_12  (
        .datain(\addr_A[9]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_12 )
    );

    fpga_interconnect \routing_segment_addr_A[9]_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_12  (
        .datain(\addr_A[9]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_12 )
    );

    fpga_interconnect \routing_segment_addr_A[10]_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_13  (
        .datain(\addr_A[10]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_13 )
    );

    fpga_interconnect \routing_segment_addr_A[10]_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_13  (
        .datain(\addr_A[10]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_13 )
    );

    fpga_interconnect \routing_segment_addr_A[10]_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_13  (
        .datain(\addr_A[10]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_13 )
    );

    fpga_interconnect \routing_segment_addr_A[10]_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_13  (
        .datain(\addr_A[10]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_13 )
    );

    fpga_interconnect \routing_segment_addr_A[11]_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_14  (
        .datain(\addr_A[11]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_14 )
    );

    fpga_interconnect \routing_segment_addr_A[11]_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_14  (
        .datain(\addr_A[11]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_14 )
    );

    fpga_interconnect \routing_segment_din_A[0]_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_0  (
        .datain(\din_A[0]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_0 )
    );

    fpga_interconnect \routing_segment_din_A[1]_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_1  (
        .datain(\din_A[1]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_1 )
    );

    fpga_interconnect \routing_segment_din_A[2]_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_2  (
        .datain(\din_A[2]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_2 )
    );

    fpga_interconnect \routing_segment_din_A[3]_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_3  (
        .datain(\din_A[3]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_3 )
    );

    fpga_interconnect \routing_segment_din_A[4]_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_4  (
        .datain(\din_A[4]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_4 )
    );

    fpga_interconnect \routing_segment_din_A[5]_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_5  (
        .datain(\din_A[5]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_5 )
    );

    fpga_interconnect \routing_segment_din_A[6]_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_6  (
        .datain(\din_A[6]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_6 )
    );

    fpga_interconnect \routing_segment_din_A[7]_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_7  (
        .datain(\din_A[7]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_7 )
    );

    fpga_interconnect \routing_segment_din_A[8]_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_16  (
        .datain(\din_A[8]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_16 )
    );

    fpga_interconnect \routing_segment_din_A[9]_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_0  (
        .datain(\din_A[9]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_0 )
    );

    fpga_interconnect \routing_segment_din_A[10]_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_1  (
        .datain(\din_A[10]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_1 )
    );

    fpga_interconnect \routing_segment_din_A[11]_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_2  (
        .datain(\din_A[11]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_2 )
    );

    fpga_interconnect \routing_segment_din_A[12]_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_3  (
        .datain(\din_A[12]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_3 )
    );

    fpga_interconnect \routing_segment_din_A[13]_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_4  (
        .datain(\din_A[13]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_4 )
    );

    fpga_interconnect \routing_segment_din_A[14]_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_5  (
        .datain(\din_A[14]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_5 )
    );

    fpga_interconnect \routing_segment_din_A[15]_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_6  (
        .datain(\din_A[15]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_6 )
    );

    fpga_interconnect \routing_segment_din_A[16]_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_7  (
        .datain(\din_A[16]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_7 )
    );

    fpga_interconnect \routing_segment_din_A[17]_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_16  (
        .datain(\din_A[17]_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_16 )
    );

    fpga_interconnect \routing_segment_clk_A_output_0_0_to_RS_TDP36K_dout_A[0]_clock_0_0  (
        .datain(\clk_A_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_clock_0_0 )
    );

    fpga_interconnect \routing_segment_clk_A_output_0_0_to_RS_TDP36K_dout_A[0]_clock_1_0  (
        .datain(\clk_A_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_clock_1_0 )
    );

    fpga_interconnect \routing_segment_clk_A_output_0_0_to_RS_TDP36K_dout_A[9]_clock_0_0  (
        .datain(\clk_A_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_clock_0_0 )
    );

    fpga_interconnect \routing_segment_clk_A_output_0_0_to_RS_TDP36K_dout_A[9]_clock_1_0  (
        .datain(\clk_A_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_clock_1_0 )
    );

    fpga_interconnect \routing_segment_wen_A_output_0_0_to_RS_TDP36K_dout_A[0]_input_6_0  (
        .datain(\wen_A_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_6_0 )
    );

    fpga_interconnect \routing_segment_wen_A_output_0_0_to_RS_TDP36K_dout_A[0]_input_7_0  (
        .datain(\wen_A_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_7_0 )
    );

    fpga_interconnect \routing_segment_wen_A_output_0_0_to_RS_TDP36K_dout_A[9]_input_6_0  (
        .datain(\wen_A_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_6_0 )
    );

    fpga_interconnect \routing_segment_wen_A_output_0_0_to_RS_TDP36K_dout_A[9]_input_7_0  (
        .datain(\wen_A_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_7_0 )
    );

    fpga_interconnect \routing_segment_ren_A_output_0_0_to_RS_TDP36K_dout_A[0]_input_4_0  (
        .datain(\ren_A_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_4_0 )
    );

    fpga_interconnect \routing_segment_ren_A_output_0_0_to_RS_TDP36K_dout_A[0]_input_5_0  (
        .datain(\ren_A_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_5_0 )
    );

    fpga_interconnect \routing_segment_ren_A_output_0_0_to_RS_TDP36K_dout_A[9]_input_4_0  (
        .datain(\ren_A_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_4_0 )
    );

    fpga_interconnect \routing_segment_ren_A_output_0_0_to_RS_TDP36K_dout_A[9]_input_5_0  (
        .datain(\ren_A_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_5_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[0]_output_0_0_to_dout_A[0]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[0]_output_0_0 ),
        .dataout(\dout_A[0]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[0]_output_0_1_to_dout_A[1]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[0]_output_0_1 ),
        .dataout(\dout_A[1]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[0]_output_0_2_to_dout_A[2]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[0]_output_0_2 ),
        .dataout(\dout_A[2]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[0]_output_0_3_to_dout_A[3]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[0]_output_0_3 ),
        .dataout(\dout_A[3]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[0]_output_0_4_to_dout_A[4]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[0]_output_0_4 ),
        .dataout(\dout_A[4]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[0]_output_0_5_to_dout_A[5]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[0]_output_0_5 ),
        .dataout(\dout_A[5]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[0]_output_0_6_to_dout_A[6]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[0]_output_0_6 ),
        .dataout(\dout_A[6]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[0]_output_0_7_to_dout_A[7]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[0]_output_0_7 ),
        .dataout(\dout_A[7]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[0]_output_0_16_to_dout_A[8]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[0]_output_0_16 ),
        .dataout(\dout_A[8]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[9]_output_0_0_to_dout_A[9]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[9]_output_0_0 ),
        .dataout(\dout_A[9]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[9]_output_0_1_to_dout_A[10]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[9]_output_0_1 ),
        .dataout(\dout_A[10]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[9]_output_0_2_to_dout_A[11]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[9]_output_0_2 ),
        .dataout(\dout_A[11]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[9]_output_0_3_to_dout_A[12]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[9]_output_0_3 ),
        .dataout(\dout_A[12]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[9]_output_0_4_to_dout_A[13]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[9]_output_0_4 ),
        .dataout(\dout_A[13]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[9]_output_0_5_to_dout_A[14]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[9]_output_0_5 ),
        .dataout(\dout_A[14]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[9]_output_0_6_to_dout_A[15]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[9]_output_0_6 ),
        .dataout(\dout_A[15]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[9]_output_0_7_to_dout_A[16]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[9]_output_0_7 ),
        .dataout(\dout_A[16]_input_0_0 )
    );

    fpga_interconnect \routing_segment_RS_TDP36K_dout_A[9]_output_0_16_to_dout_A[17]_input_0_0  (
        .datain(\RS_TDP36K_dout_A[9]_output_0_16 ),
        .dataout(\dout_A[17]_input_0_0 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_8  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_8 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_9  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_9 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_10  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_10 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_11  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_11 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_12  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_12 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_13  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_13 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_14  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_14 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_15  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_15 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_0_17  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_0_17 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_0  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_0 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_1  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_1 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_2  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_2 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_3  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_3 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_4  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_4 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_5  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_5 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_6  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_6 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_7  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_7 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_8  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_8 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_9  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_9 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_10  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_10 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_11  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_11 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_12  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_12 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_13  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_13 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_14  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_14 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_15  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_15 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_16  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_16 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_1_17  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_1_17 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_0  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_0 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_1  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_1 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_2_2  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_2_2 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_0  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_0 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_1  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_1 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[0]_input_3_2  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_3_2 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_8  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_8 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_9  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_9 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_10  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_10 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_11  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_11 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_12  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_12 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_13  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_13 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_14  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_14 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_15  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_15 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_0_17  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_0_17 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_0  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_0 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_1  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_1 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_2  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_2 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_3  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_3 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_4  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_4 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_5  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_5 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_6  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_6 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_7  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_7 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_8  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_8 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_9  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_9 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_10  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_10 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_11  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_11 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_12  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_12 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_13  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_13 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_14  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_14 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_15  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_15 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_16  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_16 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_1_17  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_1_17 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_0  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_0 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_1  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_1 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_2_2  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_2_2 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_0  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_0 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_1  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_1 )
    );

    fpga_interconnect \routing_segment_lut_$false_output_0_0_to_RS_TDP36K_dout_A[9]_input_3_2  (
        .datain(\lut_$false_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_3_2 )
    );

    fpga_interconnect \routing_segment_lut_$true_output_0_0_to_RS_TDP36K_dout_A[0]_input_8_0  (
        .datain(\lut_$true_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_8_0 )
    );

    fpga_interconnect \routing_segment_lut_$true_output_0_0_to_RS_TDP36K_dout_A[0]_input_8_1  (
        .datain(\lut_$true_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_8_1 )
    );

    fpga_interconnect \routing_segment_lut_$true_output_0_0_to_RS_TDP36K_dout_A[0]_input_9_0  (
        .datain(\lut_$true_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_9_0 )
    );

    fpga_interconnect \routing_segment_lut_$true_output_0_0_to_RS_TDP36K_dout_A[0]_input_9_1  (
        .datain(\lut_$true_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[0]_input_9_1 )
    );

    fpga_interconnect \routing_segment_lut_$true_output_0_0_to_RS_TDP36K_dout_A[9]_input_8_0  (
        .datain(\lut_$true_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_8_0 )
    );

    fpga_interconnect \routing_segment_lut_$true_output_0_0_to_RS_TDP36K_dout_A[9]_input_8_1  (
        .datain(\lut_$true_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_8_1 )
    );

    fpga_interconnect \routing_segment_lut_$true_output_0_0_to_RS_TDP36K_dout_A[9]_input_9_0  (
        .datain(\lut_$true_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_9_0 )
    );

    fpga_interconnect \routing_segment_lut_$true_output_0_0_to_RS_TDP36K_dout_A[9]_input_9_1  (
        .datain(\lut_$true_output_0_0 ),
        .dataout(\RS_TDP36K_dout_A[9]_input_9_1 )
    );


    //Unconnected wires
    wire \__vpr__unconn0 ;
    wire \__vpr__unconn1 ;
    wire \__vpr__unconn2 ;
    wire \__vpr__unconn3 ;
    wire \__vpr__unconn4 ;
    wire \__vpr__unconn5 ;
    wire \__vpr__unconn6 ;
    wire \__vpr__unconn7 ;
    wire \__vpr__unconn8 ;
    wire \__vpr__unconn9 ;
    wire \__vpr__unconn10 ;
    wire \__vpr__unconn11 ;
    wire \__vpr__unconn12 ;
    wire \__vpr__unconn13 ;
    wire \__vpr__unconn14 ;
    wire \__vpr__unconn15 ;
    wire \__vpr__unconn16 ;
    wire \__vpr__unconn17 ;

    //Cell instances
    RS_TDP36K #(
        .MODE_BITS(81'b010000010000000000000000000000000000000000100000100000000000000000000000000000000)
    ) \RS_TDP36K_dout_A[0]  (
        .ADDR_A1({
            \RS_TDP36K_dout_A[0]_input_2_14 ,
            \RS_TDP36K_dout_A[0]_input_2_13 ,
            \RS_TDP36K_dout_A[0]_input_2_12 ,
            \RS_TDP36K_dout_A[0]_input_2_11 ,
            \RS_TDP36K_dout_A[0]_input_2_10 ,
            \RS_TDP36K_dout_A[0]_input_2_9 ,
            \RS_TDP36K_dout_A[0]_input_2_8 ,
            \RS_TDP36K_dout_A[0]_input_2_7 ,
            \RS_TDP36K_dout_A[0]_input_2_6 ,
            \RS_TDP36K_dout_A[0]_input_2_5 ,
            \RS_TDP36K_dout_A[0]_input_2_4 ,
            \RS_TDP36K_dout_A[0]_input_2_3 ,
            \RS_TDP36K_dout_A[0]_input_2_2 ,
            \RS_TDP36K_dout_A[0]_input_2_1 ,
            \RS_TDP36K_dout_A[0]_input_2_0 
         }),
        .ADDR_A2({
            \RS_TDP36K_dout_A[0]_input_3_13 ,
            \RS_TDP36K_dout_A[0]_input_3_12 ,
            \RS_TDP36K_dout_A[0]_input_3_11 ,
            \RS_TDP36K_dout_A[0]_input_3_10 ,
            \RS_TDP36K_dout_A[0]_input_3_9 ,
            \RS_TDP36K_dout_A[0]_input_3_8 ,
            \RS_TDP36K_dout_A[0]_input_3_7 ,
            \RS_TDP36K_dout_A[0]_input_3_6 ,
            \RS_TDP36K_dout_A[0]_input_3_5 ,
            \RS_TDP36K_dout_A[0]_input_3_4 ,
            \RS_TDP36K_dout_A[0]_input_3_3 ,
            \RS_TDP36K_dout_A[0]_input_3_2 ,
            \RS_TDP36K_dout_A[0]_input_3_1 ,
            \RS_TDP36K_dout_A[0]_input_3_0 
         }),
        .ADDR_B1({
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0
         }),
        .ADDR_B2({
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0
         }),
        .BE_A1({
            \RS_TDP36K_dout_A[0]_input_8_1 ,
            \RS_TDP36K_dout_A[0]_input_8_0 
         }),
        .BE_A2({
            \RS_TDP36K_dout_A[0]_input_9_1 ,
            \RS_TDP36K_dout_A[0]_input_9_0 
         }),
        .BE_B1({
            1'b0,
            1'b0
         }),
        .BE_B2({
            1'b0,
            1'b0
         }),
        .CLK_A1(\RS_TDP36K_dout_A[0]_clock_0_0 ),
        .CLK_A2(\RS_TDP36K_dout_A[0]_clock_1_0 ),
        .CLK_B1(1'b0),
        .CLK_B2(1'b0),
        .FLUSH1(1'b0),
        .FLUSH2(1'b0),
        .REN_A1(\RS_TDP36K_dout_A[0]_input_4_0 ),
        .REN_A2(\RS_TDP36K_dout_A[0]_input_5_0 ),
        .REN_B1(1'b0),
        .REN_B2(1'b0),
        .WDATA_A1({
            \RS_TDP36K_dout_A[0]_input_0_17 ,
            \RS_TDP36K_dout_A[0]_input_0_16 ,
            \RS_TDP36K_dout_A[0]_input_0_15 ,
            \RS_TDP36K_dout_A[0]_input_0_14 ,
            \RS_TDP36K_dout_A[0]_input_0_13 ,
            \RS_TDP36K_dout_A[0]_input_0_12 ,
            \RS_TDP36K_dout_A[0]_input_0_11 ,
            \RS_TDP36K_dout_A[0]_input_0_10 ,
            \RS_TDP36K_dout_A[0]_input_0_9 ,
            \RS_TDP36K_dout_A[0]_input_0_8 ,
            \RS_TDP36K_dout_A[0]_input_0_7 ,
            \RS_TDP36K_dout_A[0]_input_0_6 ,
            \RS_TDP36K_dout_A[0]_input_0_5 ,
            \RS_TDP36K_dout_A[0]_input_0_4 ,
            \RS_TDP36K_dout_A[0]_input_0_3 ,
            \RS_TDP36K_dout_A[0]_input_0_2 ,
            \RS_TDP36K_dout_A[0]_input_0_1 ,
            \RS_TDP36K_dout_A[0]_input_0_0 
         }),
        .WDATA_A2({
            \RS_TDP36K_dout_A[0]_input_1_17 ,
            \RS_TDP36K_dout_A[0]_input_1_16 ,
            \RS_TDP36K_dout_A[0]_input_1_15 ,
            \RS_TDP36K_dout_A[0]_input_1_14 ,
            \RS_TDP36K_dout_A[0]_input_1_13 ,
            \RS_TDP36K_dout_A[0]_input_1_12 ,
            \RS_TDP36K_dout_A[0]_input_1_11 ,
            \RS_TDP36K_dout_A[0]_input_1_10 ,
            \RS_TDP36K_dout_A[0]_input_1_9 ,
            \RS_TDP36K_dout_A[0]_input_1_8 ,
            \RS_TDP36K_dout_A[0]_input_1_7 ,
            \RS_TDP36K_dout_A[0]_input_1_6 ,
            \RS_TDP36K_dout_A[0]_input_1_5 ,
            \RS_TDP36K_dout_A[0]_input_1_4 ,
            \RS_TDP36K_dout_A[0]_input_1_3 ,
            \RS_TDP36K_dout_A[0]_input_1_2 ,
            \RS_TDP36K_dout_A[0]_input_1_1 ,
            \RS_TDP36K_dout_A[0]_input_1_0 
         }),
        .WDATA_B1({
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0
         }),
        .WDATA_B2({
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0
         }),
        .WEN_A1(\RS_TDP36K_dout_A[0]_input_6_0 ),
        .WEN_A2(\RS_TDP36K_dout_A[0]_input_7_0 ),
        .WEN_B1(1'b0),
        .WEN_B2(1'b0),
        .RDATA_A1({
            __vpr__unconn0,
            \RS_TDP36K_dout_A[0]_output_0_16 ,
            __vpr__unconn1,
            __vpr__unconn2,
            __vpr__unconn3,
            __vpr__unconn4,
            __vpr__unconn5,
            __vpr__unconn6,
            __vpr__unconn7,
            __vpr__unconn8,
            \RS_TDP36K_dout_A[0]_output_0_7 ,
            \RS_TDP36K_dout_A[0]_output_0_6 ,
            \RS_TDP36K_dout_A[0]_output_0_5 ,
            \RS_TDP36K_dout_A[0]_output_0_4 ,
            \RS_TDP36K_dout_A[0]_output_0_3 ,
            \RS_TDP36K_dout_A[0]_output_0_2 ,
            \RS_TDP36K_dout_A[0]_output_0_1 ,
            \RS_TDP36K_dout_A[0]_output_0_0 
         }),
        .RDATA_A2(),
        .RDATA_B1(),
        .RDATA_B2()
    );

    RS_TDP36K #(
        .MODE_BITS(81'b010000010000000000000000000000000000000000100000100000000000000000000000000000000)
    ) \RS_TDP36K_dout_A[9]  (
        .ADDR_A1({
            \RS_TDP36K_dout_A[9]_input_2_14 ,
            \RS_TDP36K_dout_A[9]_input_2_13 ,
            \RS_TDP36K_dout_A[9]_input_2_12 ,
            \RS_TDP36K_dout_A[9]_input_2_11 ,
            \RS_TDP36K_dout_A[9]_input_2_10 ,
            \RS_TDP36K_dout_A[9]_input_2_9 ,
            \RS_TDP36K_dout_A[9]_input_2_8 ,
            \RS_TDP36K_dout_A[9]_input_2_7 ,
            \RS_TDP36K_dout_A[9]_input_2_6 ,
            \RS_TDP36K_dout_A[9]_input_2_5 ,
            \RS_TDP36K_dout_A[9]_input_2_4 ,
            \RS_TDP36K_dout_A[9]_input_2_3 ,
            \RS_TDP36K_dout_A[9]_input_2_2 ,
            \RS_TDP36K_dout_A[9]_input_2_1 ,
            \RS_TDP36K_dout_A[9]_input_2_0 
         }),
        .ADDR_A2({
            \RS_TDP36K_dout_A[9]_input_3_13 ,
            \RS_TDP36K_dout_A[9]_input_3_12 ,
            \RS_TDP36K_dout_A[9]_input_3_11 ,
            \RS_TDP36K_dout_A[9]_input_3_10 ,
            \RS_TDP36K_dout_A[9]_input_3_9 ,
            \RS_TDP36K_dout_A[9]_input_3_8 ,
            \RS_TDP36K_dout_A[9]_input_3_7 ,
            \RS_TDP36K_dout_A[9]_input_3_6 ,
            \RS_TDP36K_dout_A[9]_input_3_5 ,
            \RS_TDP36K_dout_A[9]_input_3_4 ,
            \RS_TDP36K_dout_A[9]_input_3_3 ,
            \RS_TDP36K_dout_A[9]_input_3_2 ,
            \RS_TDP36K_dout_A[9]_input_3_1 ,
            \RS_TDP36K_dout_A[9]_input_3_0 
         }),
        .ADDR_B1({
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0
         }),
        .ADDR_B2({
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0
         }),
        .BE_A1({
            \RS_TDP36K_dout_A[9]_input_8_1 ,
            \RS_TDP36K_dout_A[9]_input_8_0 
         }),
        .BE_A2({
            \RS_TDP36K_dout_A[9]_input_9_1 ,
            \RS_TDP36K_dout_A[9]_input_9_0 
         }),
        .BE_B1({
            1'b0,
            1'b0
         }),
        .BE_B2({
            1'b0,
            1'b0
         }),
        .CLK_A1(\RS_TDP36K_dout_A[9]_clock_0_0 ),
        .CLK_A2(\RS_TDP36K_dout_A[9]_clock_1_0 ),
        .CLK_B1(1'b0),
        .CLK_B2(1'b0),
        .FLUSH1(1'b0),
        .FLUSH2(1'b0),
        .REN_A1(\RS_TDP36K_dout_A[9]_input_4_0 ),
        .REN_A2(\RS_TDP36K_dout_A[9]_input_5_0 ),
        .REN_B1(1'b0),
        .REN_B2(1'b0),
        .WDATA_A1({
            \RS_TDP36K_dout_A[9]_input_0_17 ,
            \RS_TDP36K_dout_A[9]_input_0_16 ,
            \RS_TDP36K_dout_A[9]_input_0_15 ,
            \RS_TDP36K_dout_A[9]_input_0_14 ,
            \RS_TDP36K_dout_A[9]_input_0_13 ,
            \RS_TDP36K_dout_A[9]_input_0_12 ,
            \RS_TDP36K_dout_A[9]_input_0_11 ,
            \RS_TDP36K_dout_A[9]_input_0_10 ,
            \RS_TDP36K_dout_A[9]_input_0_9 ,
            \RS_TDP36K_dout_A[9]_input_0_8 ,
            \RS_TDP36K_dout_A[9]_input_0_7 ,
            \RS_TDP36K_dout_A[9]_input_0_6 ,
            \RS_TDP36K_dout_A[9]_input_0_5 ,
            \RS_TDP36K_dout_A[9]_input_0_4 ,
            \RS_TDP36K_dout_A[9]_input_0_3 ,
            \RS_TDP36K_dout_A[9]_input_0_2 ,
            \RS_TDP36K_dout_A[9]_input_0_1 ,
            \RS_TDP36K_dout_A[9]_input_0_0 
         }),
        .WDATA_A2({
            \RS_TDP36K_dout_A[9]_input_1_17 ,
            \RS_TDP36K_dout_A[9]_input_1_16 ,
            \RS_TDP36K_dout_A[9]_input_1_15 ,
            \RS_TDP36K_dout_A[9]_input_1_14 ,
            \RS_TDP36K_dout_A[9]_input_1_13 ,
            \RS_TDP36K_dout_A[9]_input_1_12 ,
            \RS_TDP36K_dout_A[9]_input_1_11 ,
            \RS_TDP36K_dout_A[9]_input_1_10 ,
            \RS_TDP36K_dout_A[9]_input_1_9 ,
            \RS_TDP36K_dout_A[9]_input_1_8 ,
            \RS_TDP36K_dout_A[9]_input_1_7 ,
            \RS_TDP36K_dout_A[9]_input_1_6 ,
            \RS_TDP36K_dout_A[9]_input_1_5 ,
            \RS_TDP36K_dout_A[9]_input_1_4 ,
            \RS_TDP36K_dout_A[9]_input_1_3 ,
            \RS_TDP36K_dout_A[9]_input_1_2 ,
            \RS_TDP36K_dout_A[9]_input_1_1 ,
            \RS_TDP36K_dout_A[9]_input_1_0 
         }),
        .WDATA_B1({
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0
         }),
        .WDATA_B2({
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0
         }),
        .WEN_A1(\RS_TDP36K_dout_A[9]_input_6_0 ),
        .WEN_A2(\RS_TDP36K_dout_A[9]_input_7_0 ),
        .WEN_B1(1'b0),
        .WEN_B2(1'b0),
        .RDATA_A1({
            __vpr__unconn9,
            \RS_TDP36K_dout_A[9]_output_0_16 ,
            __vpr__unconn10,
            __vpr__unconn11,
            __vpr__unconn12,
            __vpr__unconn13,
            __vpr__unconn14,
            __vpr__unconn15,
            __vpr__unconn16,
            __vpr__unconn17,
            \RS_TDP36K_dout_A[9]_output_0_7 ,
            \RS_TDP36K_dout_A[9]_output_0_6 ,
            \RS_TDP36K_dout_A[9]_output_0_5 ,
            \RS_TDP36K_dout_A[9]_output_0_4 ,
            \RS_TDP36K_dout_A[9]_output_0_3 ,
            \RS_TDP36K_dout_A[9]_output_0_2 ,
            \RS_TDP36K_dout_A[9]_output_0_1 ,
            \RS_TDP36K_dout_A[9]_output_0_0 
         }),
        .RDATA_A2(),
        .RDATA_B1(),
        .RDATA_B2()
    );

    LUT_K #(
        .K(5),
        .LUT_MASK(32'b00000000000000000000000000000001)
    ) \lut_$true  (
        .in({
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0
         }),
        .out(\lut_$true_output_0_0 )
    );

    LUT_K #(
        .K(5),
        .LUT_MASK(32'b00000000000000000000000000000000)
    ) \lut_$false  (
        .in({
            1'b0,
            1'b0,
            1'b0,
            1'b0,
            1'b0
         }),
        .out(\lut_$false_output_0_0 )
    );


endmodule
