
///////////////////////////////////////////////////////////
//////////////////////  -- AND --  ////////////////////////
///////////////////////////////////////////////////////////

module AND_op #(parameter N=4) ( input logic [N-1:0] a, 
											input logic [N-1:0] b, 
											output reg [N-1:0] result,
											output reg flagZ);

	always_comb begin
		
		//INICIALIZACIÃ“N DE VARIABLES
		result = 0;
		flagZ = 0;
		
		result = a & b;
		
		// FLAG CERO
		if (result == 0) begin
			flagZ = 1;
		end
		
		else if (result != 0) begin
			flagZ = 0;
		end
		
	end
	
endmodule