# AXI 八股

> 面试常考的 AMBA 总线八股积累（持续更新）。
>
> 阅读配套：`../axi学习笔记/`（AMBA 总线协议学习笔记）

## 目录

- [AXI-Lite 基础（Q1-Q8）](#axi-lite-基础q1-q8)
  - [1. AXI-Lite 有几个通道？分别是什么方向？](#1-axi-lite-有几个通道分别是什么方向)
  - [2. 为什么没有独立的读响应通道，但有独立的写响应通道？](#2-为什么没有独立的读响应通道但有独立的写响应通道)
  - [3. 各通道的核心信号线有哪些？](#3-各通道的核心信号线有哪些)
  - [4. VALID/READY 握手规则？传输发生在什么时候？](#4-validready-握手规则传输发生在什么时候)
  - [5. READY 能否持续保持高电平？](#5-ready-能否持续保持高电平)
  - [6. Source（VALID 方）的铁律？违反会怎样？](#6-sourcevalid-方的铁律违反会怎样)
  - [7. 复位时哪些信号必须为低？为什么？](#7-复位时哪些信号必须为低为什么)
  - [8. 一次写事务包含什么？AW 和 W 什么关系？](#8-一次写事务包含什么aw-和-w-什么关系)
- [AXI-Lite 与 AXI4 区别（Q9-Q11）](#axi-lite-与-axi4-区别q9-q11)
  - [9. AXI-Lite 与 AXI4 的核心区别？](#9-axi-lite-与-axi4-的核心区别)
  - [10. AXI-Lite 支持乱序返回吗？支持 outstanding 吗？](#10-axi-lite-支持乱序返回吗支持-outstanding-吗)
  - [11. AXI-Lite 去掉了哪些 AXI4 字段？](#11-axi-lite-去掉了哪些-axi4-字段)
- [WSTRB（Q12）](#wstrbq12)
  - [12. WSTRB 的作用？如何对应数据字节？](#12-wstrb-的作用如何对应数据字节)
- [AXI-Lite 对比与验证（Q13-Q14）](#axi-lite-对比与验证q13-q14)
  - [13. AXI-Lite 与 APB 的核心区别？为什么 SoC 两者都用？](#13-axi-lite-与-apb-的核心区别为什么-soc-两者都用)
  - [14. 如何验证 AXI-Lite 协议？](#14-如何验证-axi-lite-协议)
- [AXI4 通道与结构（Q15-Q16）](#axi4-通道与结构q15-q16)
  - [15. AXI 为什么是三个写通道、两个读通道？](#15-axi-为什么是三个写通道两个读通道)
  - [16. AXI 中数据传输方式有哪些类型？](#16-axi-中数据传输方式有哪些类型)
- [AXI4 Burst 与地址（Q17-Q20）](#axi4-burst-与地址q17-q20)
  - [17. burst 三要素？size/length/地址/wstrb 如何关联？](#17-burst-三要素sizelength地址wstrb-如何关联)
  - [18. AXI 为什么存在 4KB 边界限制？](#18-axi-为什么存在-4kb-边界限制)
  - [19. 非对齐传输（unaligned transfer）的定义？](#19-非对齐传输unaligned-transfer的定义)
  - [20. 窄带传输（narrow transfer）的原理？](#20-窄带传输narrow-transfer的原理)
- [AXI4 Outstanding/乱序/交织（Q21-Q25）](#axi4-outstanding乱序交织q21-q25)
  - [21. outstanding 的定义？对系统性能的影响？](#21-outstanding-的定义对系统性能的影响)
  - [22. 乱序（out-of-order）原理？如何用 ID 匹配？](#22-乱序out-of-order原理如何用-id-匹配)
  - [23. 交织（interleaving）的概念？](#23-交织interleaving的概念)
  - [24. AXI 是否支持写乱序/写交织？](#24-axi-是否支持写乱序写交织)
  - [25. AXI 的 order（顺序）规则？](#25-axi-的-order顺序规则)
- [AXI3 vs AXI4（Q26）](#axi3-vs-axi4q26)
  - [26. AXI3 与 AXI4 的区别？](#26-axi3-与-axi4-的区别)
- [原子操作（Q27）](#原子操作q27)
  - [27. AXI 原子操作的含义？](#27-axi-原子操作的含义)
- [AXI4 对比（Q28-Q29）](#axi4-对比q28-q29)
  - [28. AXI 与 AHB 的核心区别？](#28-axi-与-ahb-的核心区别)
  - [29. AXI 中写地址信号是谁发出的？](#29-axi-中写地址信号是谁发出的)
- [APB 基础（Q30-Q33）](#apb-基础q30-q33)
  - [30. APB 是什么？定位与特点？](#30-apb-是什么定位与特点)
  - [31. APB 一次操作至少几个周期？为什么？](#31-apb-一次操作至少几个周期为什么)
  - [32. APB 的完成条件？能只用 PREADY 判断吗？](#32-apb-的完成条件能只用-pready-判断吗)
  - [33. APB 传输完成后下一拍的状态变化？](#33-apb-传输完成后下一拍的状态变化)
- [APB 对比与细节（Q34-Q35）](#apb-对比与细节q34-q35)
  - [34. AXI 与 APB 的核心区别？](#34-axi-与-apb-的核心区别)
  - [35. APB 是否带有 PREADY？作用？](#35-apb-是否带有-pready作用)
- [AHB 基础（Q36-Q38）](#ahb-基础q36-q38)
  - [36. AHB-Lite 从机需要两个 hready 信号的原因？](#36-ahb-lite-从机需要两个-hready-信号的原因)
  - [37. AHB 支持的 burst 类型？wrap burst 地址变化规律？](#37-ahb-支持的-burst-类型wrap-burst-地址变化规律)
  - [38. AHB 的 Error Response 波形形态？从机返回 error 的典型场景？](#38-ahb-的-error-response-波形形态从机返回-error-的典型场景)
- [AHB 对比（Q39-Q40）](#ahb-对比q39-q40)
  - [39. AHB-Lite 与 AHB 的区别？](#39-ahb-lite-与-ahb-的区别)
  - [40. AHB 与 AXI 的核心区别？](#40-ahb-与-axi-的核心区别)

## AXI-Lite 基础（Q1-Q8）

### 1. AXI-Lite 有几个通道？分别是什么方向？

**题目来源**

- 中兴通讯 · 数字IC验证 · 校招 · 领军计划（AXI 通道分类）
- 开芯院 · 数字IC验证 · 实习 · 一面（协议有几个通道、各通道信号）
- 腾讯 TEG · 数字IC验证 · 实习 · 一面（AXI 协议中五个通道的关系）

**考点**

- 五通道清单与方向
- 每通道承担的内容

**参考答案**

**AXI-Lite 有 5 个独立单向通道：AW、W、B、AR、R。**

**第一，写方向 3 个。** AW（Master→Slave）传写地址和写保护属性；W（Master→Slave）传写数据和字节使能；B（Slave→Master）传写响应。

**第二，读方向 2 个。** AR（Master→Slave）传读地址和读保护属性；R（Slave→Master）传读数据和读响应。

**第三，方向固定。** B 和 R 的 Source 是 Slave，不是 Master——"VALID 一定由 Master 驱动"是错的。

> 一句话：**AW/W/B/AR/R 五通道，写三读二，方向固定，B/R 通道的 Source 是 Slave。**

---

### 2. 为什么没有独立的读响应通道，但有独立的写响应通道？

**题目来源**

- 中兴通讯 · 数字IC验证 · 校招 · 领军计划（为何没有独立读响应通道但存在写响应通道）
- 开芯院 · 数字IC验证 · 实习 · 一面（读响应通道如何实现）

**考点**

- 数据方向决定响应去向
- 响应与数据同路/分路

**参考答案**

**由数据方向决定：读数据本身就是 Slave→Master，响应可以顺路带回；写数据是 Master→Slave，结果要反方向返回，必须单独开通道。**

**第一，读方向。** R 通道本来就是从 Slave 流回 Master，RRESP 和 RDATA 一起放在 R 通道即可。

**第二，写方向。** W 数据是 Master 流向 Slave，写结果要反方向送回 Master，必须单独一条 B 通道。

> 一句话：**读的响应顺路回，写的响应要反方向走，所以要单独的 B 通道。**

---

### 3. 各通道的核心信号线有哪些？

**题目来源**

- 中兴通讯 · 数字IC验证 · 校招 · 领军计划（各通道核心信号线）

**考点**

- 通道信号命名规律（前缀）
- VALID/READY 配对

**参考答案**

**每个通道 = 内容信号 + VALID + READY 三件套，前缀代表通道。**

| 通道 | 内容信号 | 握手信号 |
|---|---|---|
| AW | AWADDR、AWPROT | AWVALID / AWREADY |
| W | WDATA、WSTRB | WVALID / WREADY |
| B | BRESP | BVALID / BREADY |
| AR | ARADDR、ARPROT | ARVALID / ARREADY |
| R | RDATA、RRESP | RVALID / RREADY |

> 一句话：**A=地址、W=写、R=读、B=Backward 反向；每个通道都有 VALID/READY 配对。**

---

### 4. VALID/READY 握手规则？传输发生在什么时候？

**题目来源**

- 中兴通讯 · 数字IC验证 · 校招 · 领军计划（valid/ready 依赖关系）
- 通用 · 数字IC验证 · 实习 · 基础面经（valid-ready 握手断言）

**考点**

- 传输条件：VALID && READY 同时为 1
- 三种合法时序
- 采样时机

**参考答案**

**传输只发生在某个时钟上升沿 VALID 和 READY 同时为 1 的那一拍。**

**第一，三种合法时序。** VALID 先到 READY 后到、READY 先到 VALID 后到、同拍到——谁先谁后都行。

**第二，采样时机。** "变 1 的那拍就是传成的那拍"，不需要额外再等一拍。

**第三，握手保持。** VALID 拉高后，握手完成前必须保持（sticky）。

> 一句话：**VALID && READY 同时为 1 的上升沿 = 传输发生；变 1 的那拍就是传成的那拍。**

---

### 5. READY 能否持续保持高电平？

**题目来源**

- 中兴通讯 · 数字IC验证 · 校招 · 领军计划（ready 能否持续保持高电平）

**考点**

- READY 与 VALID 的不对称性
- 反压（backpressure）

**参考答案**

**可以。只要接收方有容量，READY 可以一直保持高电平（单拍接收优化）。**

**第一，可以保持的情况。** Destination 有能力随时接收（内部有空位），READY 提前拉高，VALID 一到同拍完成，零等待。

**第二，不可以保持的情况。** 接收能力有限（buffer 满、无返回槽）时，需要拉低 READY 反压，让 Source 等着。

**第三，为什么不对称。** READY 可以提前拉高、可以等 VALID；VALID 不能等 READY（会死锁）。

> 一句话：**READY 有容量就保持高、没容量就拉低反压；它与 VALID 不对称，VALID 不能等 READY。**

---

### 6. Source（VALID 方）的铁律？违反会怎样？

**题目来源**

- 中兴通讯 · 数字IC验证 · 校招 · 领军计划（valid/ready 依赖关系）
- 通用 · 数字IC验证 · 实习 · 基础面经（valid-ready 握手断言）

**考点**

- 死锁机制
- VALID 保持与 payload 稳定

**参考答案**

**Source 三条铁律：不等待 READY、握手前保持 VALID、阻塞时 payload 稳定。**

**第一，不能等 READY 才拉 VALID。** 若 Master 等 AWREADY、Slave 又等 AWVALID，双方互等 = 永久死锁。

**第二，VALID 一旦拉高必须保持。** 接收方可能下一拍才 READY，VALID 不能中途收回。

**第三，阻塞期间 payload 必须稳定。** 接收方采样到的是不变的值；中途改数据会导致采样到不确定内容。

> 一句话：**Source 有货就拉 VALID、拉了就别变、等对方接；违反第一条会死锁。**

---

### 7. 复位时哪些信号必须为低？为什么？

**题目来源**

- 通用 · 数字IC验证 · 实习 · 基础面经（复位信号的验证注意事项）

**考点**

- 复位时输出约束
- VALID 与 READY 的复位差异

**参考答案**

**复位期间（ARESETn=0）所有 VALID 必须为低；READY 没有这个要求。**

**第一，哪些要低。** Master 的 AWVALID/WVALID/ARVALID 和 Slave 的 BVALID/RVALID 都必须为 0。

**第二，为什么。** VALID=1 等于宣称"有货"，复位期间数据是垃圾，对方采样会出错。

**第三，为什么 READY 不用。** READY 只是"我准备好了"，不会引发传输，复位时高低无所谓。

> 一句话：**复位时不许"喊有货"（VALID=0）；READY 不引发传输，不受约束。**

---

### 8. 一次写事务包含什么？AW 和 W 什么关系？

**题目来源**

- 腾讯 TEG · 数字IC验证 · 实习 · 一面（AXI 中写地址信号是谁发出的）
- 开芯院 · 数字IC验证 · 实习 · 一面（AXI-lite 各通道信号）

**考点**

- 写事务三步：AW + W + B
- AW/W 独立、B 响应依赖

**参考答案**

**一次写 = 1 次 AW 握手 + 1 次 W 握手 + 1 次 B 握手；AW 和 W 独立，B 必须在两者之后。**

**第一，AW 与 W 无固定先后。** AW 先/W 先/同拍都合法，interconnect 负责对齐。

**第二，BVALID 的依赖。** 必须在 AW 和 W 都被接收后才能产生——"收到 AW 就能发 B"是错的。

**第三，常见错误实现。** 只接受同拍握手会丢事务（AW 先走、W 隔几拍到）；正确是分别保存、都齐再写。

> 一句话：**AW/W 独立可错开，B 必须等两者都收到；同拍才写是经典错误。**

---

## AXI-Lite 与 AXI4 区别（Q9-Q11）

### 9. AXI-Lite 与 AXI4 的核心区别？

**题目来源**

- 开芯院 · 数字IC验证 · 实习 · 一面（协议核心特性，与 AXI full 的区别）
- 小米 · 数字IC验证 · 校招 · 一面（AXI4 与 AXI-Lite 的差异）
- 韬润 · 数字IC验证 · 实习（axi-full 和 axi-lite 的区别）
- 行云集成电路 · 数字IC验证 · 实习（axi-full 和 axi-lite 的区别，axi-lite 相比 full 缺少的信号）

**考点**

- 功能裁剪：burst/ID/乱序/exclusive
- 事务粒度与顺序保证

**参考答案**

**AXI-Lite 是 AXI4 的简化子集：保留五通道和握手，去掉 burst、ID、乱序、交织、exclusive。**

**第一，事务粒度。** AXI4 支持 burst（一个地址多拍数据）；Lite 每笔只有 1 拍。

**第二，顺序模型。** AXI4 用 ID 区分事务、可乱序完成；Lite 无 ID，必须按序完成。

**第三，使用场景。** AXI4 面向高带宽（DDR/DMA），Lite 面向控制寄存器（GPIO/UART/Timer）。

> 一句话：**AXI4 是"高带宽多拍可乱序"，Lite 是"控制寄存器、每笔一拍、严格按序"。**

---

### 10. AXI-Lite 支持乱序返回吗？支持 outstanding 吗？

**题目来源**

- 开芯院 · 数字IC验证 · 实习 · 一面（CPU 请求数据时，返回数据是否会乱序）
- 行云集成电路 · 数字IC验证 · 实习（axi-lite 是否支持 outstanding / 乱序 / 交织）

**考点**

- 乱序的前提是 ID
- outstanding 与顺序保证的关系

**参考答案**

**不支持乱序返回（无 ID 无法区分事务）；可以有 outstanding，但响应必须保序。**

**第一，为什么不支持乱序。** 乱序匹配靠 ID，Lite 没有 ID，响应无法对应到具体请求，只能按序完成。

**第二，outstanding 仍存在。** 请求已发、响应未回就是 outstanding；Lite 可同时多笔挂起，但响应保序。

**第三，工程简化。** 最简单 Slave 会在上一笔完成前拉低 READY，一次只处理一笔。

> 一句话：**无 ID 所以不能乱序；outstanding 可以有，但必须按序完成。**

---

### 11. AXI-Lite 去掉了哪些 AXI4 字段？

**题目来源**

- 小米 · 数字IC验证 · 校招 · 一面（AXI4 与 AXI-Lite 的差异）
- 行云集成电路 · 数字IC验证 · 实习（axi-lite 是否存在 wid 信号）

**考点**

- 信号级等效关系
- 固定值字段

**参考答案**

**Lite 没有 ID 信号；AxLEN 固定 0、AxSIZE 固定总线宽度、AxBURST 无意义。**

| AXI4 字段 | AXI4-Lite 等效 |
|---|---|
| AxLEN | 固定 0（1 beat） |
| AxSIZE | 固定为数据总线宽度 |
| AxBURST | 无意义 |
| AxLOCK | 固定 Normal |
| AxCACHE | 固定 Non-modifiable / Non-bufferable |
| WLAST/RLAST | 每笔都是最后一拍 |
| ID | 不存在 |

> 一句话：**Lite = AXI4 信号砍到只剩"一笔一拍"的骨架，ID 和 burst 相关字段全部消失。**

---

## WSTRB（Q12）

### 12. WSTRB 的作用？如何对应数据字节？

**题目来源**

- 开芯院 · 数字IC验证 · 实习 · 一面（是否支持字节选通）
- 字节跳动 · AI芯片研发 · 校招 · 一面（wstrb 信号作用）

**考点**

- 字节使能机制
- bit 与 byte lane 的对应

**参考答案**

**WSTRB 是字节使能：每 bit 对应 WDATA 一个字节，为 1 才更新该字节，实现部分写。**

**第一，对应关系。** WSTRB[n] 对应 WDATA[8n +: 8]（32 位接口：WSTRB[0]→bit7:0、[1]→15:8、[2]→23:16、[3]→31:24）。

**第二，作用。** 只更新使能字节，其余字节保持原值，实现 byte/word 级部分写。

**第三，Slave 的处理。** 一般应按 WSTRB 逐字节更新（只改使能的 byte lane）；只有明确约定接口只支持全宽写的场景，才能当成全宽写简化。

> 一句话：**WSTRB 是"字节开关"，1 才更新该字节；Slave 一般按它逐字节更新。**

---

## AXI-Lite 对比与验证（Q13-Q14）

### 13. AXI-Lite 与 APB 的核心区别？为什么 SoC 两者都用？

**题目来源**

- 某TPU公司 · 数字IC验证 · 校招 · 一面（AXI 与 AHB、APB 总线的核心区别）
- 腾讯 TEG · 数字IC验证 · 实习 · 一面（为什么项目中用到 AHB 和 AXI 两种总线）
- 小米 · 处理器验证 · 校招（从项目切入介绍 AXI 与 APB，说明二者核心区别）

**考点**

- 通道数与握手方式
- 读写并发能力
- 成本/性能取舍

**参考答案**

**APB 是低速两阶段外设总线，AXI-Lite 是五通道独立握手总线；SoC 里按需求分层使用，桥接相连。**

| 对比项 | APB | AXI4-Lite |
|---|---|---|
| 通道 | 地址数据共用一次传输 | 5 个独立通道 |
| 握手 | PSEL/PENABLE/PREADY | 每通道 VALID/READY |
| 最少周期 | 至少 2 拍 | 可 1 拍 |
| 读写并发 | 不支持 | 可并发 |
| 地址数据 | 同拍稳定 | 可任意先后 |

**选型逻辑**：低速外设（GPIO/UART/Timer）用 APB（省面积）；需配置+并发的用 AXI-Lite；高带宽搬数据用 AXI4；之间用 bridge 转换。

> 一句话：**APB 简单便宜但读写不并发，AXI-Lite 五通道并发能力强；SoC 分层用，bridge 相连。**

---

### 14. 如何验证 AXI-Lite 协议？

**题目来源**

- 通用 · 数字IC验证 · 实习 · 基础面经（如何验证 AXI 协议）
- 泰凌微 · 数字IC验证 · 校招 · 一面（AXI-Lite agent 的具体实现，重点 driver）
- 合见工软 · 数字IC验证 · 校招 · 一面（outstanding 的定义与验证方法）

**考点**

- Monitor 双队列模型
- fire 计数
- 事务重建

**参考答案**

**Monitor 用双队列重建写事务：AW 队列和 W 队列分别入队，两个都非空时配对成完整事务。**

**第一，为什么双队列。** AW 和 W 独立、可能错开多拍，只盯同拍会丢事务；分别存、再配对。

**第二，只认 fire。** 入队唯一依据是 `AWVALID && AWREADY` 这类握手完成事件；VALID 单独为 1 不算收到。

**第三，B 响应检查。** 维护计数 `b_count <= min(aw_count, w_count)`，防止 B 凭空出现（未等齐 AW/W）。

> 一句话：**Monitor = 各通道握手 fire 入队 + 双队列配对重建事务 + 计数检查响应依赖。**

---

## AXI4 通道与结构（Q15-Q16）

### 15. AXI 为什么是三个写通道、两个读通道？

**题目来源**

- 字节跳动 · AI芯片研发 · 校招 · 一面（三个写通道、两个读通道的设计原因）

**考点**

- 五通道方向
- 读写不对称的原因（响应去向）

**参考答案**

**写方向需要"反方向回执"，读方向的数据本身就是回程，所以写 3 个通道、读 2 个通道。**

**第一，写方向 3 个。** AW（Master→Slave）传写地址，W（Master→Slave）传写数据，B（Slave→Master）传写响应。写数据是去程，写结果要反方向送回 Master，必须单独开一条 B 通道。

**第二，读方向 2 个。** AR（Master→Slave）传读地址，R（Slave→Master）传读数据和读响应。读数据本来就是从 Slave 流回 Master 的，RRESP 可以顺路放在 R 通道一起返回，不需要单独响应通道。

> 一句话：**写要"反方向回执"所以多一条 B；读数据本身就是回程，响应顺路带回。**

---

### 16. AXI 中数据传输方式有哪些类型？

**题目来源**

- 腾讯 TEG · 数字IC验证 · 实习 · 一面（AXI 中数据传输方式有哪些类型）
- 某TPU公司 · 数字IC验证 · 校招 · 一面（传输种类）
- 韬润 · 数字IC验证 · 实习（突发传输定义、axi 最大突发长度）

**考点**

- burst 三种类型
- 传输粒度（burst vs single）

**参考答案**

**AXI 按 burst 类型分 FIXED、INCR、WRAP 三种；从粒度上分单拍传输和多拍 burst。**

**第一，按 burst 类型。** FIXED 地址不变，用于 FIFO 端口；INCR 地址逐拍递增，用于连续内存，最常用；WRAP 到边界回绕，用于 cache line 填充。

**第二，按传输粒度。** 单拍传输只传 1 拍数据；burst 传输发 1 次地址、连续传多拍数据（LEN+1 拍）。

> 一句话：**FIXED/INCR/WRAP 三种 burst + 单拍/多拍两种粒度。**

---

## AXI4 Burst 与地址（Q17-Q20）

### 17. burst 三要素？size/length/地址/wstrb 如何关联？

**题目来源**

- 字节跳动 · 数字IC验证 · 校招 · SOC方向（size / length / 地址 / wstrb 关联，给定 size 计算 length）

**考点**

- AxLEN/AxSIZE/AxBURST
- 拍数、总字节换算

**参考答案**

**描述一个 burst 看三个参数：AxLEN（拍数减 1）、AxSIZE（每拍字节数）、AxBURST（地址变化方式），它们与地址、WSTRB 通过换算关联。**

**第一，换算公式。** 拍数 = AxLEN + 1；每拍字节数 = 2^AxSIZE；burst 总字节 = 2^AxSIZE × (AxLEN + 1)。

**第二，与地址关联。** 地址变化方式由 AxBURST 决定：FIXED 每拍地址不变；INCR 每拍递增 2^AxSIZE（最常用）；WRAP 到边界回绕。

**第三，与 WSTRB 关联。** WSTRB 是每拍有效字节的最终开关，它声称有效的字节必须落在本拍地址范围内。给定"传 64 字节、每拍 8 字节"→ SIZE=3、拍数=8、LEN=7。

> 一句话：**LEN+1=拍数、2^SIZE=每拍字节、总字节=两者相乘；WSTRB 是每拍有效字节的开关。**

---

### 18. AXI 为什么存在 4KB 边界限制？

**题目来源**

- 海光 · 数字IC验证 · 校招 · NoC方向（AXI 协议 4KB 边界限制的原因）
- 某公司 · 数字IC验证 · 校招 · 一面（AXI 协议为什么存在 4K 边界限制）

**考点**

- 地址译码粒度
- 页边界与属性一致

**参考答案**

**4KB 是常见的地址译码/路由边界，一笔 burst 跨过去可能落到不同的 Slave 地址区域，导致译码不一致，所以协议禁止。**

**第一，避免跨 Slave 区域。** interconnect 按地址区域译码路由到不同 Slave，一个 burst 跨越边界就可能前半段属于一个 Slave、后半段属于另一个，burst 就散架了。

**第二，方便地址译码。** 4KB 是一个固定的译码粒度，interconnect 可以用地址高位快速判断目标区域，burst 不跨边界让译码简单可靠。

**第三，硬性约束。** Master 产生 burst 时必须保证首地址和末地址落在同一 4KB 区域内。

> 一句话：**4KB 是地址译码/路由边界，burst 跨过去会落到不同 Slave 区域、译码不一致，所以协议不允许。**

---

### 19. 非对齐传输（unaligned transfer）的定义？

**题目来源**

- 某公司 · 数字IC验证 · 校招 · 一面（非对齐传输（unaligned transfer）的定义）

**考点**

- 对齐条件
- 非对齐首拍行为

**参考答案**

**起始地址不是 2^AxSIZE 的整数倍，就是非对齐传输；常见的 INCR burst 场景下，非对齐只影响首拍，首拍不传满。**

**第一，定义。** `AxADDR mod 2^AxSIZE ≠ 0` 即为非对齐，例如每拍 4 字节、地址 0x1003。

**第二，INCR 的首拍行为。** 以最常见的 INCR 为例，非对齐首拍只使用"从起始地址到下一个对齐边界"的字节（有效字节 = 2^AxSIZE - 地址对 SIZE 取模），后续拍地址自动对齐、传满。

**第三，WSTRB 限定。** 非对齐写传输首拍只使能部分 byte lane，防止与下一拍重叠。

> 一句话：**起始地址不是 SIZE 的整数倍 = 非对齐；INCR 场景下首拍只用到下一个对齐边界，不传满。**

---

### 20. 窄带传输（narrow transfer）的原理？

**题目来源**

- 字节跳动 · 数字IC验证 · 校招 · 一面（窄带传输（narrow transfer）的原理）
- 墨芯 · 数字IC验证 · 校招 · 一面（AXI4 的 outstanding 和 narrow 相关知识）
- 知存科技 · 数字IC验证 · 校招 · 一面（AXI：窄带传输（narrow transfer））

**考点**

- AxSIZE < 总线宽度
- byte lane 选择

**参考答案**

**窄带传输 = AxSIZE 小于数据总线宽度，每拍只使用部分 byte lane，不传满整条总线。**

**第一，定义。** 64 位总线（8 字节）上 AxSIZE=2（4 字节/拍）就是窄传输——每拍只传 4 字节。

**第二，lane 选择。** 根据地址低位决定使用低 4 个还是高 4 个 byte lane（地址对总线字节数取模决定起点 lane）。

**第三，与 burst 配合。** 窄传输配合 burst 时，每拍地址按 SIZE 递增而不是按总线宽度递增。

> 一句话：**窄带 = 每拍只传 SIZE 字节、不满总线宽度，用地址低位选 lane。**

---

## AXI4 Outstanding/乱序/交织（Q21-Q25）

### 21. outstanding 的定义？对系统性能的影响？

**题目来源**

- 字节跳动 · 数字IC验证 · 实习 · 高频题（outstanding transaction 的定义，以及对系统性能的影响）
- 小米 · 数字IC验证 · 校招 · 一面（AXI 核心特性：outstanding）
- 墨芯 · 数字IC验证 · 校招 · 一面（AXI4 的 outstanding）
- 知存科技 · 数字IC验证 · 校招 · 一面（AXI：outstanding 机制）
- 昕原 · 数字IC验证 · 实习（AXI outstanding 的定义与意义，outstanding 数量是否越多越好并举例说明）
- 韬润 · 数字IC验证 · 实习（outstanding 的定义与意义）
- 行云集成电路 · 数字IC验证 · 实习（outstanding 的定义）

**考点**

- 定义
- 性能影响（延迟隐藏）

**参考答案**

**outstanding 是请求已发出（握手完成）但响应未回的未完成事务，作用是隐藏延迟、提高总线利用率。**

**第一，定义。** Master 连续发多个地址请求，不等前一笔响应返回就发下一笔，挂起的请求就是 outstanding——"已下单，未收货"。

**第二，性能影响。** 隐藏延迟：Master 等待慢 Slave 时仍可处理其他请求，总线不空等；深度越大隐藏能力越强，但需要更大的缓冲和 ID 空间。

**第三，深度限制。** 系统能同时挂的 outstanding 数受 Master、Slave 以及中间互联/缓冲能力的共同限制——哪一侧的缓冲槽位先满，哪一侧就是瓶颈，由硬件实现决定。

> 一句话：**outstanding 是"下单未收货"的挂起事务；深度越大越能隐藏延迟、提高利用率。**

---

### 22. 乱序（out-of-order）原理？如何用 ID 匹配？

**题目来源**

- 字节跳动 · 数字IC验证 · 校招 · SOC方向（乱序（out-of-order）| ID 匹配）
- 集益威 · 数字IC验证 · 校招 · 一面（读写是否支持乱序传输）
- 腾讯 TEG · 数字IC验证 · 实习 · 一面（乱序概念）
- 中茵微 · 数字IC验证 · 校招 · 一面（读数据乱序的原理与实现方式）
- 昕原 · 数字IC验证 · 实习（AXI 乱序的验证方式）
- 韬润 · 数字IC验证 · 实习（乱序的定义与意义、axi 实现乱序的原理）
- 行云集成电路 · 数字IC验证 · 实习（乱序的定义）

**考点**

- 乱序的前提：ID
- 同 ID 保序、不同 ID 乱序

**参考答案**

**乱序 = 不同 ID 的事务完成顺序可以与请求顺序不同；Master 靠 ID（ARID→RID / AWID→BID）匹配响应。**

**第一，原理。** 请求带 ARID/AWID，返回带 RID/BID，Master 根据 ID 把响应对回请求；Slave/interconnect 按 ID 管理事务，快的先完成先返回。

**第二，顺序约束。** 同 ID 必须保序（ID 相同无法区分，只能靠顺序配对）；不同 ID 可以乱序。

**第三，价值。** 快慢 Slave 混合时，快的不用等慢的，提升吞吐。

> 一句话：**乱序靠 ID 匹配；同 ID 保序、不同 ID 乱序，快事务先回提升吞吐。**

---

### 23. 交织（interleaving）的概念？

**题目来源**

- 腾讯 TEG · 数字IC验证 · 实习 · 一面（交织概念）
- 小米 · 数字IC验证 · 校招 · 一面（对交织传输的理解）
- 芯动科技 · 数字IC验证 · 校招 · 二面（乱序传输、交织传输的概念）
- 行云集成电路 · 数字IC验证 · 实习（交织的定义）

**考点**

- 交织 vs 乱序
- 拍级穿插

**参考答案**

**交织 = 不同 ID 的数据拍在 beat 粒度交替返回，比乱序更细粒度（笔内不连续）。**

**第一，与乱序的区别。** 乱序是整笔换顺序（笔内连续），如 `R(B0) R(B1) R(A0) R(A1)`；交织是拍级穿插，如 `R(A0) R(B0) R(A1) R(B1)`。

**第二，实现依据。** 每拍带 RID + RLAST，Master 能按 ID 重新拼装被打乱的拍。

**第三，交织深度。** 深度 1 = 不交织（先收完一笔）；深度 >1 = 可同时交替多笔。AXI4 读支持交织、写不支持（无 WID）。

> 一句话：**交织是拍级穿插（比乱序更细）；靠每拍 RID+RLAST 拼装；AXI4 读支持、写不支持。**

---

### 24. AXI 是否支持写乱序/写交织？

**题目来源**

- 蔚来 · AI计算芯片验证 · 校招 · 一面（AXI 是否支持写乱序/写交织）
- 字节跳动 · 数字IC验证 · 校招 · SOC方向（AXI4 是否支持写交织）
- 行云集成电路 · 数字IC验证 · 实习（axi4 是否支持乱序与交织）

**考点**

- 写响应乱序
- 写数据交织（WID 缺失）

**参考答案**

**写响应（B）可以乱序（不同 ID）；写数据（W）在 AXI4 不支持交织。**

**第一，写响应乱序。** 不同 ID 的 BRESP 可以乱序返回（同 ID 保序），因为 BID 能区分。

**第二，写数据交织。** AXI4 不支持——删掉了 WID，写数据无法标记属于哪笔事务，只能按 AW 顺序发送；AXI3 有 WID，支持写交织。

> 一句话：**B 响应可乱序（有 BID）；W 数据 AXI4 不交织（无 WID），AXI3 支持。**

---

### 25. AXI 的 order（顺序）规则？

**题目来源**

- 字节跳动 · 数字IC验证 · 实习 · 高频题（协议中 order 顺序的规定规则）
- 小米 · 数字IC验证 · 校招 · 一面（AXI 核心特性：order）
- 行云集成电路 · 数字IC验证 · 实习（不同 id 与同 id 场景下协议的保序要求）

**考点**

- 同 ID / 不同 ID / 读写之间
- 与内存可见顺序的区别

**参考答案**

**同 ID 保序、不同 ID 可乱序、读写之间无顺序保证；且返回顺序不等于内存可见顺序。**

**第一，同 ID。** 同一通道、同一 ID、同一目标的事务必须按请求顺序完成。

**第二，不同 ID。** 可以乱序完成。

**第三，读写之间。** 协议不保证读和写之间的顺序；需要强顺序时必须等待响应或用 barrier/同步机制。另外，收到响应只说明接口协议走到完成点，不一定所有设备都看到了这次写入。

> 一句话：**同 ID 保序、不同 ID 乱序、读写无保证；返回顺序不等于内存可见顺序。**

---

## AXI3 vs AXI4（Q26）

### 26. AXI3 与 AXI4 的区别？

**题目来源**

- 海光 · 数字IC验证 · 校招 · 面经（AXI3 与 AXI4 的区别）
- 芯动科技 · 数字IC验证 · 校招 · 二面（AXI3 与 AXI4 的区别）
- 通用 · 数字IC验证 · 实习 · 面试题汇总（AXI4 和 AXI3 的区别）
- 行云集成电路 · 数字IC验证 · 实习（axi4 对比 axi3 的差异）

**考点**

- WID 与写交织
- burst 长度
- 新增特性（QoS/REGION）

**参考答案**

**AXI4 删掉了 WID、不支持写交织、INCR burst 最长 256 拍，并新增 QoS 和 REGION。**

**第一，WID 与写交织。** AXI3 有 WID、支持写交织；AXI4 删掉 WID、不支持写交织（写数据按 AW 顺序归属）。

**第二，burst 长度。** AXI3 的 LEN 是 4 位、最大 16 拍；AXI4 的 LEN 是 8 位，**INCR 最长 256 拍**（FIXED 最多 16 拍、WRAP 只能是 2/4/8/16 拍，不是所有 burst 都能 256 拍）。

**第三，新增特性。** AXI4 新增 AxQOS（服务质量）、AxREGION（区域标识）。

> 一句话：**AXI4 砍 WID 和写交织、INCR 最长 256 拍、新增 QoS/REGION。**

---

## 原子操作（Q27）

### 27. AXI 原子操作的含义？

**题目来源**

- 某公司 · 数字IC验证 · 校招 · 一面（AXI 原子操作的含义）
- 小米 · 数字IC验证 · 校招 · 一面（AXI4 的原子操作）

**考点**

- exclusive access
- read-modify-write

**参考答案**

**AXI 原子操作 = exclusive access，实现 read-modify-write，不长时间锁总线。**

**第一，流程。** Exclusive Read 读取位置并让 monitor 记录地址/ID → 其他访问可能改变该位置 → Exclusive Write 只有在条件仍成立时才真正写入。

**第二，响应。** exclusive write 成功更新返回 EXOKAY；失败（条件不成立、未更新）返回 OKAY。

**第三，注意。** Master 收到 OKAY 不能当协议错误，应理解为"条件写失败，需要重试"。

> 一句话：**原子操作 = exclusive read/write 配对，条件成立才写，失败回 OKAY 需重试。**

---

## AXI4 对比（Q28-Q29）

### 28. AXI 与 AHB 的核心区别？

**题目来源**

- 某TPU公司 · 数字IC验证 · 校招 · 一面（AXI 与 AHB、APB 总线的核心区别）
- 泰凌微 · 数字IC验证 · 实习（AHB 的 burst 长度类型）

**考点**

- 通道数
- 乱序/outstanding
- 流控粒度

**参考答案**

**AXI 五通道独立、支持带 ID 的多笔 outstanding 和乱序；AHB 是流水线（地址/数据阶段重叠）、全局流控、无 ID。**

**第一，传输方式。** AHB 是地址阶段/数据阶段流水，下一笔地址和上一笔数据重叠；AXI 是 5 条独立单向通道，地址数据和读写天然分离。

**第二，流控。** AHB 用全局 HREADY（拉低影响所有组件）；AXI 每通道独立 VALID/READY，互不阻塞。

**第三，乱序与 outstanding。** AHB 没有 ID，不支持 AXI 这种带 ID 的多笔 outstanding 和乱序，数据只能按请求顺序返回；AXI 靠 ID 标签配对，不同 ID 可以乱序、可以 outstanding。

**第四，burst。** AHB 有 SINGLE、固定长度 4/8/16、以及不定长 INCR；AXI burst 1~256 拍任意（INCR 最长 256）。

> 一句话：**AHB 流水线、全局流控、无 ID 不能乱序；AXI 五通道独立握手、靠 ID 支持多笔 outstanding 和乱序。**

---

### 29. AXI 中写地址信号是谁发出的？

**题目来源**

- 腾讯 TEG · 数字IC验证 · 实习 · 一面（AXI 中写地址信号是谁发出的）

**考点**

- 通道方向
- Master 职责

**参考答案**

**写地址由 Master 发出**——AW 通道方向是 Master→Slave，Master 驱动 AWADDR、burst 属性和 AWVALID，Slave 只回应 AWREADY。

**第一，方向。** AW 通道是 M→S，写地址由发起方 Master 驱动。

**第二，Slave 的角色。** Slave 只产生 AWREADY（表示可以接收），不产生地址。

> 一句话：**AW 通道是 M→S，写地址由 Master 驱动，Slave 只给 READY。**

---

## APB 基础（Q30-Q33）

### 30. APB 是什么？定位与特点？

**题目来源**

- 乐鑫科技 · 数字IC验证 · 校招 · 笔试（APB、SPI、I2C 三大常用总线的基础时序与核心特点）

**考点**

- APB 定位（低速外设）
- 协议特点（两阶段、非流水、无 burst）

**参考答案**

**APB 是 AMBA 家族中定位最低的协议，专为低速外设（GPIO、UART、Timer）的寄存器访问设计——"一条单车道小马路"。**

**第一，定位。** 低成本、低功耗、低复杂度，适合控制寄存器，不适合高带宽数据搬运。

**第二，特点。** 同步非流水协议；一次传输至少两拍（SETUP + ACCESS）；地址数据不分成独立握手通道；无 burst、无 ID、无乱序。

**第三，系统位置。** 通常不是 CPU 直接驱动，而是 AXI-to-APB bridge 把 AXI/AHB 请求翻译成 APB 时序，外设挂在 bridge 下面。

> 一句话：**APB 是低速外设专用协议——单通道、两阶段、至少两拍、无 burst，挂在 AXI/APB bridge 下面。**

---

### 31. APB 一次操作至少几个周期？为什么？

**题目来源**

- 某公司 · 数字IC验证 · 校招 · 一面（APB 一次操作至少几个周期）

**考点**

- SETUP/ACCESS 两阶段
- PENABLE 先 0 后 1

**参考答案**

**至少 2 个周期（拍）——SETUP 一拍 + ACCESS 一拍，即使外设零等待也不能更少。**

**第一，两个阶段。** SETUP 阶段 `PSEL=1, PENABLE=0` 给出地址/数据；ACCESS 阶段 `PSEL=1, PENABLE=1` 执行传输。

**第二，为什么不能合并。** `PENABLE` 必须先 0 后 1（协议强制两阶段结构），所以至少两拍。

**第三，对比 AXI。** AXI-Lite 的 VALID/READY 允许同拍握手，最快 1 拍；APB 没有这个自由度。

> 一句话：**APB 强制 PENABLE 先 0 后 1（SETUP→ACCESS），所以最少 2 拍；AXI 允许同拍握手可 1 拍。**

---

### 32. APB 的完成条件？能只用 PREADY 判断吗？

**题目来源**

- 某公司 · 数字IC验证 · 校招 · 一面（是否带有 PREADY 信号方向）
- 芯动科技 · 数字IC验证 · 校招 · 二面（APB 传输完成后状态变化方向）

**考点**

- 完成条件 `PSEL && PENABLE && PREADY`
- PREADY 的误用陷阱

**参考答案**

**完成条件是 `PSEL && PENABLE && PREADY` 三个信号同时在上升沿为 1；不能只用 PREADY 判断。**

**第一，三个条件缺一不可。** PSEL 表示被选中、PENABLE 表示在 ACCESS 阶段、PREADY 表示外设就绪。

**第二，为什么不能只看 PREADY。** 规范允许 PENABLE=0 时 PREADY 取任意值，零等待外设甚至可把它常接 1——只看 PREADY 会把 SETUP 阶段误判为完成。

**第三，PREADY 的角色。** 它是反压信号：0 延长 ACCESS（等待），1 允许完成，类似 AXI 的 READY。

> 一句话：**完成 = PSEL && PENABLE && PREADY 三者同时为 1；PREADY 单独为 1 不算完成。**

---

### 33. APB 传输完成后下一拍的状态变化？

**题目来源**

- 芯动科技 · 数字IC验证 · 校招 · 二面（APB 传输完成后下一个时钟周期的状态变化）

**考点**

- 完成后回 SETUP 还是 IDLE
- 三种去向（同外设/换外设/无后续）

**参考答案**

**传输完成后，PENABLE 必须拉低回到 0；下一拍有三种去向。**

**第一，PENABLE 回 0。** 完成沿之后 PENABLE 必须拉低，为下一笔传输的 SETUP 做准备。

**第二，三种去向。** 下一笔访问同一外设 → 进入 SETUP（PSEL 保持 1）；下一笔访问不同外设 → PSEL 切换（旧外设拉低、新外设拉高），PENABLE 回 0 进 SETUP；无后续传输 → 回到 IDLE（PSEL 拉低）。

**第三，状态机视角。** ACCESS --PREADY=1--> SETUP（还有传输，PSEL 保持或切换）或 IDLE（无后续）。

> 一句话：**完成后 PENABLE 回 0；有下一笔进 SETUP（PSEL 保持或切换），没有回 IDLE。**

---

## APB 对比与细节（Q34-Q35）

### 34. AXI 与 APB 的核心区别？

**题目来源**

- 某TPU公司 · 数字IC验证 · 校招 · 一面（AXI 与 AHB、APB 总线的核心区别）
- 小米 · 处理器验证 · 校招（从项目切入介绍 AXI 与 APB，说明二者核心区别）

**考点**

- 通道数
- 握手方式与周期
- 读写并发

**参考答案**

**AXI 五通道独立握手、支持读写并发和 burst；APB 单通道两阶段、串行、每笔至少两拍。**

**第一，通道结构。** AXI 是 5 条独立单向通道（AW/W/B/AR/R）；APB 只有 1 条，地址数据共用。

**第二，握手与周期。** AXI 每通道 VALID/READY，最快 1 拍；APB 用 PSEL/PENABLE/PREADY，至少 2 拍。

**第三，并发与 burst。** AXI 读写可并发、支持 burst；APB 不能并发、无 burst，只适合低速控制寄存器。

> 一句话：**AXI 五通道并发、可 burst、快；APB 单通道串行、每笔两拍、便宜——按需求分层使用。**

---

### 35. APB 是否带有 PREADY？作用？

**题目来源**

- 某公司 · 数字IC验证 · 校招 · 一面（是否带有 PREADY 信号；项目中是否用了 VIP）

**考点**

- PREADY 存在性（APB3+）
- 反压作用

**参考答案**

**APB3 及以后带有 PREADY 信号，作用是延长 ACCESS 阶段实现反压。**

**第一，存在性。** APB3 引入 PREADY（APB2 没有）；APB4 又增加 PSTRB 和 PPROT。

**第二，作用。** PREADY=0 时 Master 必须保持地址/数据等传输信息稳定，等待外设就绪；PREADY=1 且满足完成条件时传输完成。

**第三，工程要点。** 零等待外设可以把 PREADY 常接 1，但完成判断仍需 `PSEL && PENABLE && PREADY`。

> 一句话：**PREADY 是 APB3+ 的反压信号：0 延长等待（传输信息必须稳定），1 且完成条件满足才完成。**

---

## AHB 基础（Q36-Q38）

### 36. AHB-Lite 从机需要两个 hready 信号的原因？

**题目来源**

- 中茵微 · 数字IC验证 · 校招 · 一面（AHB-Lite 从机需要两个 hready 信号的原因）
- 中茵微 · 数字IC验证 · 校招 · 一面（1主1从 AHB-Lite 总线中 hready、hsel 的连接方式）

**考点**

- HREADYOUT（局部）vs HREADY（全局）
- 从机完成判断

**参考答案**

**因为 AHB 是流水线（地址/数据阶段错开一拍），从机需要"自己能否完成"和"总线是否放行"两个信息：HREADYOUT 是 Slave 输出的就绪，HREADY 是总线反馈回来的全局就绪。**

**第一，HREADYOUT 是 Slave 自己输出的。** 每个从机输出自己的 HREADYOUT，表示"我内部准备好没"（如 FIFO 是否满）。

**第二，HREADY 是全局合成的。** interconnect 收集所有从机的 HREADYOUT，按**当前数据阶段对应的那个从机**选一个，合成全局 HREADY 再广播回所有从机——因为地址/数据错位，当前数据阶段的目标不等于当前地址阶段的目标。

**第三，从机判断传输。** 从机看 `HSEL && HREADY`：HSEL 表示自己被选中，HREADY 表示全局放行——不能只看自己的 HREADYOUT，因为全局可能被别的从机拉低，从机必须服从全局。

> 一句话：**HREADYOUT 是 Slave 输出的就绪声明，HREADY 是总线合成反馈的全局就绪；流水线错位下，从机完成看 HSEL && HREADY。**

---

### 37. AHB 支持的 burst 类型？wrap burst 地址变化规律？

**题目来源**

- 某公司 · 数字IC验证 · 实习 · 一面（协议支持的 burst 类型；wrap burst 的地址变化规律；引入 wrap burst 的原因）
- 泰凌微 · 数字IC验证 · 实习 · 凉经（AHB 的 burst 长度类型）

**考点**

- HBURST 编码（SINGLE/INCR/WRAP4/8/16）
- WRAP 回绕规则
- wrap 的用途（cache line 填充）

**参考答案**

**AHB burst 类型：SINGLE（单拍）、INCR（不定长递增）、WRAP4/8/16（固定长度回绕）、INCR4/8/16（固定长度递增）。**

**第一，编码。** HBURST 3 位：`000` SINGLE、`001` INCR（不定长）、`010/011` WRAP4/INCR4、`100/101` WRAP8/INCR8、`110/111` WRAP16/INCR16。

**第二，WRAP 地址变化。** 地址递增到回绕边界后跳回 burst 起始块头部，环状访问——`wrap_boundary = burst 总字节数`，地址序列形如 `0x38 → 0x3C → 0x30 → 0x34`。

**第三，为什么引入 wrap。** 用于 cache line 填充（critical-word-first）：先取 CPU 需要的字，再回绕补齐整行，减少 CPU 等待。

> 一句话：**AHB burst 有 SINGLE/INCR/WRAP 三类；WRAP 到边界回绕，专为 cache line 填充设计。**

---

### 38. AHB 的 Error Response 波形形态？从机返回 error 的典型场景？

**题目来源**

- 某公司 · 数字IC验证 · 实习 · 一面（Error Response 的波形形态；从机返回 error 响应的典型场景）

**考点**

- HRESP 两拍 ERROR 机制
- 典型错误场景

**参考答案**

**AHB 的 ERROR 响应必须持续两个周期，且第二拍 HREADY=1；典型场景是访问未实现地址、只读寄存器写等。**

**第一，波形形态。** HRESP=ERROR 时需保持两拍：第一拍 HREADY=0（总线停住，错误被锁存），第二拍 HREADY=1（完成并释放总线）——和 OKAY 的单拍不同。

**第二，典型场景。** 地址译码无目标、访问保护区域、从机内部错误、不支持的传输类型。

**第三，为什么两拍。** 给所有参与者一拍时间锁存/识别错误，避免误判传输正常完成。

> 一句话：**ERROR 必须两拍（HREADY=0 锁存 + HREADY=1 完成）；典型场景是译码失败/访问非法。**

---

## AHB 对比（Q39-Q40）

### 39. AHB-Lite 与 AHB 的区别？

**题目来源**

- 腾讯 TEG · 数字IC验证 · 实习 · 一面（AHB_lite 和 AHB 总线接口的区别）

**考点**

- AHB-Lite 简化点（单主）
- 与 AHB 的功能差异

**参考答案**

**简单说，AHB-Lite 就是 AHB 的"单主简化版"——把多主仲裁那些复杂机制都砍掉了。而且它比完整 AHB 更常用，现在的 AHB5 规范就是从 AHB-Lite 这条线演进来的。**

**第一，为什么会有 AHB-Lite。** 早期的完整 AHB 支持多主设备，得配仲裁器，挺复杂；但实际大多数系统只要一个 CPU 主设备，用不上多主。所以 Arm 出了 AHB-Lite 简化版，只支持单主，把多主仲裁相关的机制去掉了。

**第二，具体差在哪。** 核心差别在"多主相关的机制"：单主（不用仲裁器）、没有 split/retry；burst 类型（SINGLE/INCR/WRAP4/8/16）和锁定传输（HMASTLOCK）仍然保留。对比看这张表：

| 对比项 | AHB（完整版） | AHB-Lite |
|---|---|---|
| 主设备数量 | 多主（需仲裁） | **单主**（无需仲裁） |
| 仲裁信号 | 有 HBUSREQ/HGRANT | **没有** |
| split/retry | 支持 | **不支持** |
| burst 类型 | SINGLE/INCR/WRAP4/8/16 | **同样支持**（含 WRAP） |
| 锁定传输 | HMASTLOCK | **保留 HMASTLOCK** |
| 典型用途 | 多 CPU/DMA 共享总线 | 单核 + cache 的简单系统 |

**第三，现在的关系。** 完整的多主 AHB 在工程里已经很少见了——要么升级用 AXI（能力更强），要么直接用 AHB-Lite。现在的 AHB5 规范就是在 AHB-Lite 基础上扩展的，所以如今说"AHB"很多时候指的就是 AHB-Lite 这条线。

> 一句话：**AHB-Lite = 去掉仲裁/多主的 AHB 简化版（单主、无 split/retry；burst 和 HMASTLOCK 保留），取代了完整 AHB，现代 AHB5 从它演进而来。**

---

### 40. AHB 与 AXI 的核心区别？

**题目来源**

- 某TPU公司 · 数字IC验证 · 校招 · 一面（AXI 与 AHB、APB 总线的核心区别）

**考点**

- 通道数
- 流控（全局 vs 局部）
- 乱序/outstanding

**参考答案**

**AXI 五通道独立、支持带 ID 的多笔 outstanding 和乱序；AHB 是流水线（地址/数据阶段重叠）、全局流控、无 ID。**

**第一，传输方式。** AHB 是地址阶段/数据阶段流水，下一笔地址和上一笔数据重叠；AXI 是 5 条独立单向通道，地址数据和读写天然分离。

**第二，流控。** AHB 用全局 HREADY（拉低影响所有组件）；AXI 每通道独立 VALID/READY，互不阻塞。

**第三，乱序与 outstanding。** AHB 没有 ID，不支持 AXI 这种带 ID 的多笔 outstanding 和乱序，数据只能按请求顺序返回；AXI 靠 ID 标签配对，不同 ID 可以乱序、可以 outstanding。

**第四，其他差异。** burst 方面 AHB 有 SINGLE、固定长度 4/8/16 和不定长 INCR，AXI 的 INCR 最长 256 拍；边界 AHB 1KB、AXI 4KB；写响应 AHB 逐拍、AXI 整笔一个。

> 一句话：**AHB 流水线、全局流控、无 ID 不能乱序；AXI 五通道独立握手、靠 ID 支持多笔 outstanding 和乱序。**

---

> 积累日期：2026-08-27
