# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 6
attribute \top 1
attribute \src "dut.sv:1.1-11.10"
module \top
  attribute \src "dut.sv:6.5-10.26"
  wire width 8 $0\out[7:0]
  attribute \src "dut.sv:10.18-10.25"
  attribute \unused_bits "8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31"
  wire width 32 $add$dut.sv:10$2_Y
  attribute \src "dut.sv:3.11-3.14"
  wire input 2 \clk
  attribute \src "dut.sv:2.18-2.21"
  wire width 8 output 1 \out
  attribute \src "dut.sv:3.16-3.21"
  wire input 3 \reset
  attribute \src "dut.sv:10.18-10.25"
  cell $add $add$dut.sv:10$2
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 32
    connect \A \out
    connect \B 1
    connect \Y { $add$dut.sv:10$2_Y [31:8] $0\out[7:0] }
  end
  attribute \src "dut.sv:6.5-10.26"
  cell $adff $procdff$5
    parameter \ARST_POLARITY 1'1
    parameter \ARST_VALUE 8'00000000
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 8
    connect \ARST \reset
    connect \CLK \clk
    connect \D $0\out[7:0]
    connect \Q \out
  end
  connect $add$dut.sv:10$2_Y [7:0] $0\out[7:0]
end
