#  文件夹结构

FPGA_prj_module        --->   顶层文件夹

FPGA_prj_module/imp  --->  存储工程文件

FPGA_prj_module/sim  --->  存储modelsim仿真文件

FPGA_prj_module/src   --->  存储源码文件，包括：源文件，testbench，仿真文件调用的ip.v

FPGA_prj_module    ---> 实验报告，记录本次实验的内容

# 文件命名规则

工程所在文件夹命名：xxxx_xxxx

工程名：顶层文件名

文件命名：

 - 顶层文件：xxxx_xxxx.v
 - 测试文件：tb_xxxx_xxxx.v

