#ifndef __NPU_TSCPU_CFG_REG_OFFSET_H__
#define __NPU_TSCPU_CFG_REG_OFFSET_H__ 
#define SOC_NPU_TSCPU_CFG_BASE (0xe4031000)
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL0_REG (SOC_NPU_TSCPU_CFG_BASE + 0x100)
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL1_REG (SOC_NPU_TSCPU_CFG_BASE + 0x104)
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL2_REG (SOC_NPU_TSCPU_CFG_BASE + 0x108)
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL3_REG (SOC_NPU_TSCPU_CFG_BASE + 0x10C)
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL4_REG (SOC_NPU_TSCPU_CFG_BASE + 0x110)
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL5_REG (SOC_NPU_TSCPU_CFG_BASE + 0x114)
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL6_REG (SOC_NPU_TSCPU_CFG_BASE + 0x118)
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL7_REG (SOC_NPU_TSCPU_CFG_BASE + 0x11C)
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL8_REG (SOC_NPU_TSCPU_CFG_BASE + 0x120)
#define SOC_NPU_TSCPU_CFG_TS_CPU_CTRL9_REG (SOC_NPU_TSCPU_CFG_BASE + 0x124)
#define SOC_NPU_TSCPU_CFG_TS_CPU_STAT0_REG (SOC_NPU_TSCPU_CFG_BASE + 0x200)
#define SOC_NPU_TSCPU_CFG_TS_CPU_STAT1_REG (SOC_NPU_TSCPU_CFG_BASE + 0x204)
#define SOC_NPU_TSCPU_CFG_TS_CPU_STAT2_REG (SOC_NPU_TSCPU_CFG_BASE + 0x208)
#define SOC_NPU_TSCPU_CFG_TS_CPU_STAT3_REG (SOC_NPU_TSCPU_CFG_BASE + 0x20C)
#define SOC_NPU_TSCPU_CFG_TS_CPU_STAT4_REG (SOC_NPU_TSCPU_CFG_BASE + 0x210)
#define SOC_NPU_TSCPU_CFG_TS_CPU_STAT5_REG (SOC_NPU_TSCPU_CFG_BASE + 0x214)
#endif
