
Todo
====

* Dela upp schemat i block och definiera in- och utsignaler.
    Förslagsvis:
    * Fifo
    * Primärminnet
    * Minneshantering runt om primärminnet
    * ALU
    * Mikrominnesdelen
    * I/O med FBART
    * Grafikdel

* Hur ska vi hantera reset/start?

* Skriva ut en fyrkant genom VGA

* Hämta någon input genom UART

Schema
------

## v12
- bestämma projekt  
    DONE
- skriva en kravspec (KS)  
    DONE
- Olle godkänner KS  
    DONE
- pdf -> Olle senast fredag 1700  
    DONE

## v13
- skriva designskiss (DS)  
    DONE
- träffa handledaren  
    DONE
- handledaren godkänner DS
- pdf -> Olle senast fredag 1700  
    DONE
- delta i en lab till  
    DONE

## v14-15
- Påsk + omtentaP

## v16
- skriva VHDL, 1:a byggveckan

## v17
- skriva VHDL, 2:a byggveckan
- ungefär mitt i projektet finns en milstolpe, till vilken hör beslutspunkt 1. Vi kollar om ni har klarat av milstolpen.  
  fredag 27/4 15-17  
  måndag 30/4 15-17

## v18
- skriva VHDL, 3:e byggveckan

## v19
- skriva VHDL, 4:e byggveckan
- strax före redovisningen finns beslutspunkt 2, där vi kollar att ert bygge uppfyller kravspecen

## v20
- Redovisning
- demonstrera apparaten
- hålla en muntlig presentation
- skriva en teknisk rapport
- lämna tillbaka alla komponenter

