<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML 4.01 Transitional//EN">
<html>
<head>
<title>Untitled Document</title>
<meta http-equiv="Content-Type" content="text/html; charset="utf-8"">
<link href="../../../css/weiji.css" rel="stylesheet" type="text/css">
</head>

<body bgcolor="#FFF3C4">
<table width="100%" border="0" cellspacing="0" cellpadding="0">
  <tr> 
    <td class="pt9">　　九十年代初，Pentium微处理器问世，这个32位的微处理器把外部数据总线的宽度扩充到64位，也就是说处理器每次可以传送8个字节。Pentium内部集成了8KB的代码Cache和8KB的数据Cache，独立的代码Cache和数据Cache避免了同时进行取指和读写操作数时产生的Cache访问冲突。Pentium采用了超标量流水线和指令分支预测技术，集成了高性能的浮点处理单元。多数情况下，超标量流水线每个时钟周期可以执行两条整型指令和一条浮点处理指令。整数处理能力比486提高两倍，浮点处理能力比486提高5~10倍。图1-4是不同频率下80386 
      到 Pentium的性能比较图。从图中可以看出，相同频率（100MHz）的Pentium比80486 iCOMP指数提高2倍。<br>
      　　继Intel第五代微处理器Pentium之后，第六代微处理器Pentium Pro在2年以后面世。Pentium Pro处理器内部同时集成了16KB的L1 
      Cache和256/512KB的L2 Cache。并通过指令乱序执行以及重排序缓冲器进一步提高指令级的并行性。Pentium Pro的首批CPU频率就达到200MHz，性能为440MIPS。<br>
      　1997年，Pentium II处理器诞生，PII内部L1级指令Cache和数据Cache分别增加到16MB，内部L2级Cache仍为256/512KB。它在超标量流水线结构中增强了MMX指令的处理能力。从PII开始采用了双独立总线结构，一条用于连接处理器内核和L2 
      Cache，一条连接系统总线，处理器可以在2条总线上同时传送数据。 图1-5给出了PII在不同频率下的性能比较。<br>
      　　Pentium III在PII的基础上进一步提高了性能，它的集成度达到820万晶体管，第一批CPU的主频为500MHz，运行速度为1000MIPS。P 
      III的最高频率为1.40GHz。P III具有256 bit宽的Cache数据总线，它增加了128位的SIMD（单指令多数据）寄存器，用于Internet 
      流式 SIMD 扩展。P III还增强了动态执行的微结构。<br>
      　　P4采用了混合流水线技术和快速执行引擎，增强的浮点和多媒体单元。P4的L1级Cache增加了12K的执行跟踪Cache ，系统总线达到400 
      MHz。 P4的主频达到2200MHz，指令执行速度高达3000MIPS。</td>
  </tr>
</table>
</body>
</html>
