Prueba de Compuertas L贸gicas en FPGA con Quartus y Verilog

 Descripci贸n

Este proyecto implementa y prueba compuertas l贸gicas en un FPGA utilizando Quartus y Verilog. El m贸dulo principal (gates.v) define varias compuertas como AND, OR, XOR y NOT..

锔 Requisitos

Quartus Prime (Intel FPGA)

FPGA compatible (Ejemplo: Cyclone IV, MAX10)

Cable de programaci贸n JTAG

 Estructura del Proyecto

/gates_project

 gates.v         # M贸dulo principal con compuertas l贸gicas

 gates_tb.v      # Testbench para simulaci贸n

 gates.qpf       # Archivo del proyecto en Quartus

 gates.qsf       # Archivo de configuraci贸n del FPGA

 README.md       # Este archivo
