Fitter report for readout_card
Fri May 06 16:59:12 2005
Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Netlist Optimizations
  6. Fitter Equations
  7. Floorplan View
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. Output Pin Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+--------------------------+-----------------------------------------------+
; Fitter Status            ; Successful - Fri May 06 16:59:12 2005         ;
; Quartus II Version       ; 4.1 Build 208 09/10/2004 SP 2 SJ Full Version ;
; Revision Name            ; readout_card                                  ;
; Top-level Entity Name    ; readout_card                                  ;
; Family                   ; Stratix                                       ;
; Device                   ; EP1S30F780C5                                  ;
; Timing Models            ; Production                                    ;
; Total logic elements     ; 6,784 / 32,470 ( 20 % )                       ;
; Total pins               ; 355 / 598 ( 59 % )                            ;
; Total memory bits        ; 1,047,040 / 3,317,184 ( 31 % )                ;
; DSP block 9-bit elements ; 16 / 96 ( 16 % )                              ;
; Total PLLs               ; 1 / 6 ( 16 % )                                ;
; Total DLLs               ; 0 / 2 ( 0 % )                                 ;
+--------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1S30F780C5                   ;                                ;
; Final Placement Optimizations                      ; Always                         ; Automatically                  ;
; Auto Global Memory Control Signals                 ; On                             ; Off                            ;
; Perform Register Duplication                       ; On                             ; Off                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion -- Logic Duplication          ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Auto-restart configuration after error       ; On                  ;
; Release clears before tri-states             ; Off                 ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve Data[0] pin after configuration      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                                                                         ; Action          ; Operation          ; Reason              ; Node Port ; Destination Node                                                                                                                                                                       ; Destination Port ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[13]                                                                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[9]                                                                                                                                                                            ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[12]                                                                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[8]                                                                                                                                                                            ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[11]                                                                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[7]                                                                                                                                                                            ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]                                                                                                                        ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[6]                                                                                                                                                                            ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[5]                                                                                                                                                                            ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[4]                                                                                                                                                                            ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[3]                                                                                                                                                                            ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[2]                                                                                                                                                                            ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[1]                                                                                                                                                                            ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[13]                                                                                                                                                                           ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[12]                                                                                                                                                                           ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[11]                                                                                                                                                                           ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[10]                                                                                                                                                                           ; COMBOUT          ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                         ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; adc1_dat[0]                                                                                                                                                                            ; COMBOUT          ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[23]                                                                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[23]~_DUP_COMB                                                                                                      ; COMBOUT          ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[22]                                                                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[22]~_DUP_COMB                                                                                                      ; COMBOUT          ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[21]                                                                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[21]~_DUP_COMB                                                                                                      ; COMBOUT          ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[20]                                                                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[20]~_DUP_COMB                                                                                                      ; COMBOUT          ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[19]                                                                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[19]~_DUP_COMB                                                                                                      ; COMBOUT          ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[17]                                                                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[17]~_DUP_COMB                                                                                                      ; COMBOUT          ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[13]                                                                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[13]~_DUP_COMB                                                                                                      ; COMBOUT          ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[10]                                                                                                      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[10]~_DUP_COMB                                                                                                      ; COMBOUT          ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[8]                                                                                                       ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[8]~_DUP_COMB                                                                                                       ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]~_DUP_COMB          ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]~_DUP_COMB          ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[0]          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[0]~_DUP_COMB          ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[31]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[31]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[31]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[30]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[30]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[30]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[29]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[29]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[29]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[28]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[28]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[28]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[27]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[27]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[27]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[26]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[26]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[26]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[25]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[25]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[25]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[24]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[24]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[24]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[23]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[23]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[23]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[22]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[22]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[22]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[21]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[21]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[21]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[20]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[20]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[20]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[19]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[19]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[19]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[18]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[18]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[18]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[17]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[17]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[17]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[14]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[14]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[14]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[13]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[13]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[13]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[12]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[12]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[12]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[11]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[11]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[11]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[10]     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[10]~_DUP_COMB     ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[10]     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[9]      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[9]~_DUP_COMB      ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[9]      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[8]      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[8]~_DUP_COMB      ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[8]      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[7]      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[7]~_DUP_COMB      ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[7]      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[6]      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[6]~_DUP_COMB      ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[6]      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[2]      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[2]~_DUP_COMB      ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[2]      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[1]      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[1]~_DUP_COMB      ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[1]      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[0]      ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[0]~_DUP_COMB      ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[0]      ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[31] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[31]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[31] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[30] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[30]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[30] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[29] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[29]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[29] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[28] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[28]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[28] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[27] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[27]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[27] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[26] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[26]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[26] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[25] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[25]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[25] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[24] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[24]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[24] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[23] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[23]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[23] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[22] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[22]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[22] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[21] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[21]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[21] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[20] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[20]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[20] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[19] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[19]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[19] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[18] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[18]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[18] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[17] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[17]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[17] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[14] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[14]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[14] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[13] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[13]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[13] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[12] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[12]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[12] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[11] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[11]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[11] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[10] ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[10]~_DUP_COMB ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[10] ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[9]  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[9]~_DUP_COMB  ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[9]  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[8]  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[8]~_DUP_COMB  ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[8]  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[7]  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[7]~_DUP_COMB  ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[7]  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[6]  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[6]~_DUP_COMB  ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[6]  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[2]  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[2]~_DUP_COMB  ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[2]  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[1]  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[1]~_DUP_COMB  ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[1]  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[0]  ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[0]~_DUP_COMB  ; COMBOUT          ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[0]  ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_data[24]                                                                                                         ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_data[24]~_DUP_COMB                                                                                                         ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_data[24]                                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_data[16]                                                                                                         ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_data[16]~_DUP_COMB                                                                                                         ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_data[16]                                                                                                         ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_data[2]                                                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_data[2]~_DUP_COMB                                                                                                          ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_data[2]                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_data[1]                                                                                                          ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_data[1]~_DUP_COMB                                                                                                          ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_data[1]                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[31]                                                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[31]~_DUP_COMB                                                                                                           ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[31]                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[30]                                                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[30]~_DUP_COMB                                                                                                           ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[30]                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[29]                                                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[29]~_DUP_COMB                                                                                                           ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[29]                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[28]                                                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[28]~_DUP_COMB                                                                                                           ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[28]                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[26]                                                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[26]~_DUP_COMB                                                                                                           ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[26]                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[15]                                                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[15]~_DUP_COMB                                                                                                           ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[15]                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[14]                                                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[14]~_DUP_COMB                                                                                                           ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[14]                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[13]                                                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[13]~_DUP_COMB                                                                                                           ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[13]                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[12]                                                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[12]~_DUP_COMB                                                                                                           ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[12]                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[11]                                                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[11]~_DUP_COMB                                                                                                           ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[11]                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[10]                                                                                                           ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[10]~_DUP_COMB                                                                                                           ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[10]                                                                                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[9]                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[9]~_DUP_COMB                                                                                                            ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[9]                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[8]                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[8]~_DUP_COMB                                                                                                            ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[8]                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[7]                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[7]~_DUP_COMB                                                                                                            ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[7]                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[6]                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[6]~_DUP_COMB                                                                                                            ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[6]                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[4]                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[4]~_DUP_COMB                                                                                                            ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[4]                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[2]                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[2]~_DUP_COMB                                                                                                            ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[2]                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[1]                                                                                                            ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[1]~_DUP_COMB                                                                                                            ; COMBOUT          ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_data[1]                                                                                                            ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; dispatch:i_dispatch|reg:reply1|reg_o[21]                                                                                                                                     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; dispatch:i_dispatch|reg:reply1|reg_o[21]~_DUP_COMB                                                                                                                                     ; COMBOUT          ;
; dispatch:i_dispatch|reg:reply1|reg_o[21]                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
; dispatch:i_dispatch|reg:reply0|reg_o[21]                                                                                                                                     ; Duplicated      ; Physical Synthesis ; Timing optimization ; COMBOUT   ; dispatch:i_dispatch|reg:reply0|reg_o[21]~_DUP_COMB                                                                                                                                     ; COMBOUT          ;
; dispatch:i_dispatch|reg:reply0|reg_o[21]                                                                                                                                     ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                                                                                        ;                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/scuba2_repository/cards/readout_card/readout_card/synth/readout_card.fit.eqn.


+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/scuba2_repository/cards/readout_card/readout_card/synth/readout_card.pin.


+--------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                  ;
+--------------------------------+-----------------------------------------------+
; Resource                       ; Usage                                         ;
+--------------------------------+-----------------------------------------------+
; Logic cells                    ; 6,784 / 32,470 ( 20 % )                       ;
; Registers                      ; 4,201 / 35,978 ( 11 % )                       ;
; Total LABs                     ; 878 / 3,247 ( 27 % )                          ;
; Logic elements in carry chains ; 1552                                          ;
; User inserted logic cells      ; 0                                             ;
; Virtual pins                   ; 0                                             ;
; I/O pins                       ; 355 / 598 ( 59 % )                            ;
;     -- Clock pins              ; 1 / 16 ( 6 % )                                ;
; Global signals                 ; 16                                            ;
; M512s                          ; 0 / 295 ( 0 % )                               ;
; M4Ks                           ; 37 / 171 ( 21 % )                             ;
; M-RAMs                         ; 2 / 4 ( 50 % )                                ;
; Total memory bits              ; 1,047,040 / 3,317,184 ( 31 % )                ;
; Total RAM block bits           ; 1,350,144 / 3,317,184 ( 40 % )                ;
; DSP block 9-bit elements       ; 16 / 96 ( 16 % )                              ;
; Global clocks                  ; 16 / 16 ( 100 % )                             ;
; Regional clocks                ; 0 / 16 ( 0 % )                                ;
; Fast regional clocks           ; 0 / 32 ( 0 % )                                ;
; DIFFIOCLKs                     ; 0 / 32 ( 0 % )                                ;
; SERDES transmitters            ; 0 / 82 ( 0 % )                                ;
; SERDES receivers               ; 0 / 82 ( 0 % )                                ;
; Maximum fan-out node           ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ;
; Maximum fan-out                ; 3638                                          ;
; Total fan-out                  ; 32440                                         ;
; Average fan-out                ; 4.51                                          ;
+--------------------------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; adc1_dat[0]  ; AB26  ; 1        ; 0            ; 13           ; 2           ; 3                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[10] ; V24   ; 1        ; 0            ; 16           ; 0           ; 1                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[11] ; V23   ; 1        ; 0            ; 16           ; 1           ; 1                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[12] ; AA28  ; 1        ; 0            ; 16           ; 2           ; 1                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[13] ; AA27  ; 1        ; 0            ; 16           ; 3           ; 3                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[1]  ; AB25  ; 1        ; 0            ; 13           ; 3           ; 3                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[2]  ; W23   ; 1        ; 0            ; 14           ; 0           ; 3                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[3]  ; W24   ; 1        ; 0            ; 14           ; 1           ; 3                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[4]  ; AB28  ; 1        ; 0            ; 14           ; 2           ; 3                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[5]  ; AB27  ; 1        ; 0            ; 14           ; 3           ; 3                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[6]  ; V22   ; 1        ; 0            ; 15           ; 0           ; 3                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[7]  ; V21   ; 1        ; 0            ; 15           ; 1           ; 1                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[8]  ; AA25  ; 1        ; 0            ; 15           ; 2           ; 1                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_dat[9]  ; AA26  ; 1        ; 0            ; 15           ; 3           ; 1                     ; 3                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_ovr     ; AG22  ; 8        ; 9            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc1_rdy     ; W22   ; 1        ; 0            ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[0]  ; AF22  ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[10] ; AH25  ; 8        ; 1            ; 0            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[11] ; AG25  ; 8        ; 1            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[12] ; AH26  ; 8        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[13] ; AG26  ; 8        ; 1            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[1]  ; AE22  ; 8        ; 7            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[2]  ; AH23  ; 8        ; 7            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[3]  ; AF23  ; 8        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[4]  ; AD23  ; 8        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[5]  ; AG23  ; 8        ; 5            ; 0            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[6]  ; AH24  ; 8        ; 5            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[7]  ; AE24  ; 8        ; 5            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[8]  ; AG24  ; 8        ; 3            ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_dat[9]  ; AF25  ; 8        ; 3            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_ovr     ; N20   ; 2        ; 0            ; 34           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc2_rdy     ; AH22  ; 8        ; 9            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[0]  ; M25   ; 2        ; 0            ; 34           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[10] ; N26   ; 2        ; 0            ; 37           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[11] ; N25   ; 2        ; 0            ; 37           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[12] ; K27   ; 2        ; 0            ; 37           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[13] ; K28   ; 2        ; 0            ; 37           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[1]  ; M26   ; 2        ; 0            ; 34           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[2]  ; N22   ; 2        ; 0            ; 35           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[3]  ; N21   ; 2        ; 0            ; 35           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[4]  ; L27   ; 2        ; 0            ; 35           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[5]  ; L28   ; 2        ; 0            ; 35           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[6]  ; N24   ; 2        ; 0            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[7]  ; N23   ; 2        ; 0            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[8]  ; L25   ; 2        ; 0            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_dat[9]  ; L26   ; 2        ; 0            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_ovr     ; AA21  ; 1        ; 0            ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc3_rdy     ; N19   ; 2        ; 0            ; 34           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[0]  ; AF28  ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[10] ; Y21   ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[11] ; Y22   ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[12] ; AC28  ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[13] ; AC27  ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[1]  ; AF27  ; 1        ; 0            ; 9            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[2]  ; AA23  ; 1        ; 0            ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[3]  ; AA24  ; 1        ; 0            ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[4]  ; AE28  ; 1        ; 0            ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[5]  ; AE27  ; 1        ; 0            ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[6]  ; Y24   ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[7]  ; Y23   ; 1        ; 0            ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[8]  ; AD28  ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_dat[9]  ; AD27  ; 1        ; 0            ; 11           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_ovr     ; W27   ; 1        ; 0            ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc4_rdy     ; AA22  ; 1        ; 0            ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[0]  ; U20   ; 1        ; 0            ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[10] ; Y25   ; 1        ; 0            ; 17           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[11] ; Y26   ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[12] ; V20   ; 1        ; 0            ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[13] ; V19   ; 1        ; 0            ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[1]  ; U19   ; 1        ; 0            ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[2]  ; W25   ; 1        ; 0            ; 19           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[3]  ; W26   ; 1        ; 0            ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[4]  ; U23   ; 1        ; 0            ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[5]  ; U24   ; 1        ; 0            ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[6]  ; Y27   ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[7]  ; Y28   ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[8]  ; U22   ; 1        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_dat[9]  ; U21   ; 1        ; 0            ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_ovr     ; M20   ; 2        ; 0            ; 38           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc5_rdy     ; W28   ; 1        ; 0            ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[0]  ; K26   ; 2        ; 0            ; 38           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[10] ; L20   ; 2        ; 0            ; 41           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[11] ; L19   ; 2        ; 0            ; 41           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[12] ; H27   ; 2        ; 0            ; 41           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[13] ; H28   ; 2        ; 0            ; 41           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[1]  ; K25   ; 2        ; 0            ; 38           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[2]  ; M24   ; 2        ; 0            ; 39           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[3]  ; M23   ; 2        ; 0            ; 39           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[4]  ; J27   ; 2        ; 0            ; 39           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[5]  ; J28   ; 2        ; 0            ; 39           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[6]  ; M22   ; 2        ; 0            ; 40           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[7]  ; M21   ; 2        ; 0            ; 40           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[8]  ; J25   ; 2        ; 0            ; 40           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_dat[9]  ; J26   ; 2        ; 0            ; 40           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_ovr     ; F28   ; 2        ; 0            ; 45           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc6_rdy     ; M19   ; 2        ; 0            ; 38           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[0]  ; J22   ; 2        ; 0            ; 45           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[10] ; H25   ; 2        ; 0            ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[11] ; H26   ; 2        ; 0            ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[12] ; L24   ; 2        ; 0            ; 42           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[13] ; L23   ; 2        ; 0            ; 42           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[1]  ; J21   ; 2        ; 0            ; 45           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[2]  ; G25   ; 2        ; 0            ; 44           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[3]  ; G26   ; 2        ; 0            ; 44           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[4]  ; K22   ; 2        ; 0            ; 44           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[5]  ; K21   ; 2        ; 0            ; 44           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[6]  ; G28   ; 2        ; 0            ; 43           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[7]  ; G27   ; 2        ; 0            ; 43           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[8]  ; L21   ; 2        ; 0            ; 43           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_dat[9]  ; L22   ; 2        ; 0            ; 43           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_ovr     ; C28   ; 2        ; 0            ; 49           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc7_rdy     ; F27   ; 2        ; 0            ; 45           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[0]  ; H23   ; 2        ; 0            ; 49           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[10] ; F26   ; 2        ; 0            ; 46           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[11] ; F25   ; 2        ; 0            ; 46           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[12] ; K24   ; 2        ; 0            ; 46           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[13] ; K23   ; 2        ; 0            ; 46           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[1]  ; H24   ; 2        ; 0            ; 49           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[2]  ; D28   ; 2        ; 0            ; 48           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[3]  ; D27   ; 2        ; 0            ; 48           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[4]  ; H21   ; 2        ; 0            ; 48           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[5]  ; H22   ; 2        ; 0            ; 48           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[6]  ; E28   ; 2        ; 0            ; 47           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[7]  ; E27   ; 2        ; 0            ; 47           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[8]  ; J23   ; 2        ; 0            ; 47           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_dat[9]  ; J24   ; 2        ; 0            ; 47           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_ovr     ; W21   ; 1        ; 0            ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; adc8_rdy     ; C27   ; 2        ; 0            ; 49           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; card_id      ; A16   ; 3        ; 27           ; 58           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dip_sw3      ; K10   ; 4        ; 64           ; 58           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dip_sw4      ; L11   ; 4        ; 58           ; 58           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; inclk        ; K17   ; 3        ; 36           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_cmd     ; B5    ; 4        ; 82           ; 58           ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_spare   ; B4    ; 4        ; 82           ; 58           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_sync    ; B3    ; 4        ; 84           ; 58           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rst_n        ; AC9   ; 7        ; 62           ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[0]   ; D5    ; 4        ; 84           ; 58           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[1]   ; B6    ; 4        ; 78           ; 58           ; 3           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[2]   ; C9    ; 4        ; 68           ; 58           ; 4           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[3]   ; D10   ; 4        ; 64           ; 58           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_in1      ; F7    ; 4        ; 82           ; 58           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_in2      ; F8    ; 4        ; 80           ; 58           ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_in3      ; F9    ; 4        ; 71           ; 58           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                  ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; adc1_clk          ; AB6   ; 6        ; 85           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ;
; adc1_clk(n)       ; AB5   ; 6        ; 85           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ;
; adc2_clk          ; AA8   ; 6        ; 85           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ;
; adc2_clk(n)       ; AA7   ; 6        ; 85           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ;
; adc3_clk          ; AA6   ; 6        ; 85           ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ;
; adc3_clk(n)       ; AA5   ; 6        ; 85           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ;
; adc4_clk          ; Y5    ; 6        ; 85           ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ;
; adc4_clk(n)       ; Y6    ; 6        ; 85           ; 11           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ;
; adc5_clk          ; Y8    ; 6        ; 85           ; 12           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ;
; adc5_clk(n)       ; Y7    ; 6        ; 85           ; 12           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ;
; adc6_clk          ; V10   ; 6        ; 85           ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ;
; adc6_clk(n)       ; V9    ; 6        ; 85           ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ;
; adc7_clk          ; U8    ; 6        ; 85           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ;
; adc7_clk(n)       ; U7    ; 6        ; 85           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ;
; adc8_clk          ; U5    ; 6        ; 85           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ;
; adc8_clk(n)       ; U6    ; 6        ; 85           ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ;
; bias_dac_ncs[0]   ; AH3   ; 7        ; 82           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; bias_dac_ncs[1]   ; V11   ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; bias_dac_ncs[2]   ; AA9   ; 7        ; 71           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; bias_dac_ncs[3]   ; AB9   ; 7        ; 68           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; bias_dac_ncs[4]   ; AH16  ; 8        ; 27           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; bias_dac_ncs[5]   ; AC24  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; bias_dac_ncs[6]   ; AD24  ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; bias_dac_ncs[7]   ; AC22  ; 8        ; 14           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[0]    ; N9    ; 5        ; 85           ; 34           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[10]   ; L4    ; 5        ; 85           ; 36           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[11]   ; N4    ; 5        ; 85           ; 37           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[12]   ; N3    ; 5        ; 85           ; 37           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[13]   ; K1    ; 5        ; 85           ; 37           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[1]    ; M3    ; 5        ; 85           ; 34           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[2]    ; M4    ; 5        ; 85           ; 34           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[3]    ; N5    ; 5        ; 85           ; 35           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[4]    ; N6    ; 5        ; 85           ; 35           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[5]    ; L1    ; 5        ; 85           ; 35           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[6]    ; L2    ; 5        ; 85           ; 35           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[7]    ; N7    ; 5        ; 85           ; 36           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[8]    ; N8    ; 5        ; 85           ; 36           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB1_dat[9]    ; L3    ; 5        ; 85           ; 36           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[0]    ; C1    ; 5        ; 85           ; 49           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[10]   ; J6    ; 5        ; 85           ; 47           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[11]   ; F4    ; 5        ; 85           ; 46           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[12]   ; F3    ; 5        ; 85           ; 46           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[13]   ; K6    ; 5        ; 85           ; 46           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[1]    ; H5    ; 5        ; 85           ; 49           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[2]    ; H6    ; 5        ; 85           ; 49           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[3]    ; D2    ; 5        ; 85           ; 48           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[4]    ; D1    ; 5        ; 85           ; 48           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[5]    ; H7    ; 5        ; 85           ; 48           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[6]    ; H8    ; 5        ; 85           ; 48           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[7]    ; E2    ; 5        ; 85           ; 47           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[8]    ; E1    ; 5        ; 85           ; 47           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB2_dat[9]    ; J5    ; 5        ; 85           ; 47           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[0]    ; F1    ; 5        ; 85           ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[10]   ; L8    ; 5        ; 85           ; 43           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[11]   ; H4    ; 5        ; 85           ; 42           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[12]   ; H3    ; 5        ; 85           ; 42           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[13]   ; L6    ; 5        ; 85           ; 42           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[1]    ; J8    ; 5        ; 85           ; 45           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[2]    ; J7    ; 5        ; 85           ; 45           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[3]    ; G3    ; 5        ; 85           ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[4]    ; G4    ; 5        ; 85           ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[5]    ; K8    ; 5        ; 85           ; 44           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[6]    ; K7    ; 5        ; 85           ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[7]    ; G2    ; 5        ; 85           ; 43           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[8]    ; G1    ; 5        ; 85           ; 43           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB3_dat[9]    ; L7    ; 5        ; 85           ; 43           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[0]    ; M9    ; 5        ; 85           ; 38           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[10]   ; J4    ; 5        ; 85           ; 40           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[11]   ; L10   ; 5        ; 85           ; 41           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[12]   ; L9    ; 5        ; 85           ; 41           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[13]   ; H1    ; 5        ; 85           ; 41           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[1]    ; K4    ; 5        ; 85           ; 38           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[2]    ; K3    ; 5        ; 85           ; 38           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[3]    ; M6    ; 5        ; 85           ; 39           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[4]    ; M5    ; 5        ; 85           ; 39           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[5]    ; J1    ; 5        ; 85           ; 39           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[6]    ; J2    ; 5        ; 85           ; 39           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[7]    ; M8    ; 5        ; 85           ; 40           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[8]    ; M7    ; 5        ; 85           ; 40           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB4_dat[9]    ; J3    ; 5        ; 85           ; 40           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[0]    ; AF12  ; 7        ; 60           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[10]   ; AG16  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[11]   ; AD17  ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[12]   ; AE17  ; 8        ; 25           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[13]   ; AG17  ; 8        ; 25           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[1]    ; AE12  ; 7        ; 60           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[2]    ; AG13  ; 7        ; 58           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[3]    ; AD12  ; 7        ; 58           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[4]    ; AF13  ; 7        ; 56           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[5]    ; AE13  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[6]    ; AD13  ; 7        ; 56           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[7]    ; AE16  ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[8]    ; AF16  ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB5_dat[9]    ; AD16  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[0]    ; AE5   ; 7        ; 84           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[10]   ; AD6   ; 7        ; 78           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[11]   ; AF7   ; 7        ; 76           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[12]   ; AH7   ; 7        ; 76           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[13]   ; AG7   ; 7        ; 76           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[1]    ; AG3   ; 7        ; 84           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[2]    ; AG5   ; 7        ; 82           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[3]    ; AG4   ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[4]    ; AF4   ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[5]    ; AH5   ; 7        ; 80           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[6]    ; AF5   ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[7]    ; AE6   ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[8]    ; AG6   ; 7        ; 78           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB6_dat[9]    ; AH6   ; 7        ; 78           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[0]    ; AE18  ; 8        ; 23           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[10]   ; AE20  ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[11]   ; AF21  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[12]   ; AG21  ; 8        ; 14           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[13]   ; AE21  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[1]    ; AD18  ; 8        ; 23           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[2]    ; AH19  ; 8        ; 21           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[3]    ; AG19  ; 8        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[4]    ; AF19  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[5]    ; AD19  ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[6]    ; AE19  ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[7]    ; AH20  ; 8        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[8]    ; AH21  ; 8        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB7_dat[9]    ; AF20  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[0]    ; AF8   ; 7        ; 71           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[10]   ; AE10  ; 7        ; 64           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[11]   ; AF11  ; 7        ; 62           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[12]   ; AE11  ; 7        ; 62           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[13]   ; AH11  ; 7        ; 62           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[1]    ; AD8   ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[2]    ; AH9   ; 7        ; 68           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[3]    ; AH8   ; 7        ; 68           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[4]    ; AE9   ; 7        ; 68           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[5]    ; AF9   ; 7        ; 68           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[6]    ; AG9   ; 7        ; 66           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[7]    ; AD10  ; 7        ; 66           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[8]    ; AF10  ; 7        ; 64           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB8_dat[9]    ; AH10  ; 7        ; 64           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB_clk[0]     ; N10   ; 5        ; 85           ; 34           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB_clk[1]     ; C2    ; 5        ; 85           ; 49           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB_clk[2]     ; F2    ; 5        ; 85           ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB_clk[3]     ; M10   ; 5        ; 85           ; 38           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB_clk[4]     ; AG12  ; 7        ; 60           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB_clk[5]     ; AH4   ; 7        ; 84           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB_clk[6]     ; AG18  ; 8        ; 23           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_FB_clk[7]     ; AG8   ; 7        ; 71           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[0]        ; AE8   ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[1]        ; Y10   ; 7        ; 64           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[2]        ; AB7   ; 7        ; 84           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[3]        ; AC5   ; 7        ; 84           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[4]        ; AG20  ; 8        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[5]        ; AB22  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[6]        ; AB20  ; 8        ; 9            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_clk[7]        ; AB18  ; 8        ; 27           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_dat[0]        ; AG10  ; 7        ; 64           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_dat[1]        ; Y11   ; 7        ; 58           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_dat[2]        ; AB8   ; 7        ; 76           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_dat[3]        ; AC6   ; 7        ; 82           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_dat[4]        ; AE23  ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_dat[5]        ; AE25  ; 8        ; 3            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_dat[6]        ; Y20   ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; dac_dat[7]        ; V18   ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; grn_led           ; J20   ; 3        ; 17           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_txa          ; A4    ; 4        ; 84           ; 58           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_txb          ; A3    ; 4        ; 84           ; 58           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[0]         ; A11   ; 4        ; 62           ; 58           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[10]        ; D11   ; 4        ; 62           ; 58           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[11]        ; D13   ; 4        ; 56           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[12]        ; E13   ; 4        ; 56           ; 58           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[13]        ; D12   ; 4        ; 60           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[14]        ; E12   ; 4        ; 58           ; 58           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[15]        ; E10   ; 4        ; 66           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[16]        ; A9    ; 4        ; 66           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[17]        ; B9    ; 4        ; 68           ; 58           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[18]        ; B8    ; 4        ; 68           ; 58           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[19]        ; A8    ; 4        ; 68           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[1]         ; B11   ; 4        ; 62           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[20]        ; C8    ; 4        ; 71           ; 58           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[21]        ; D8    ; 4        ; 71           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[22]        ; A7    ; 4        ; 76           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[23]        ; B7    ; 4        ; 78           ; 58           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[24]        ; C7    ; 4        ; 76           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[25]        ; A6    ; 4        ; 78           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[26]        ; C6    ; 4        ; 76           ; 58           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[27]        ; D6    ; 4        ; 78           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[28]        ; D9    ; 4        ; 68           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[29]        ; D7    ; 4        ; 76           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[2]         ; C11   ; 4        ; 62           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[30]        ; E8    ; 4        ; 71           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[31]        ; E6    ; 4        ; 80           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[3]         ; A10   ; 4        ; 64           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[4]         ; B10   ; 4        ; 64           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[5]         ; C12   ; 4        ; 60           ; 58           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[6]         ; B12   ; 4        ; 60           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[7]         ; C13   ; 4        ; 56           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[8]         ; B13   ; 4        ; 58           ; 58           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor[9]         ; C10   ; 4        ; 64           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; offset_dac_ncs[0] ; AE7   ; 7        ; 78           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; offset_dac_ncs[1] ; Y9    ; 7        ; 80           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; offset_dac_ncs[2] ; AA10  ; 7        ; 66           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; offset_dac_ncs[3] ; AB12  ; 7        ; 58           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; offset_dac_ncs[4] ; AF18  ; 8        ; 23           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; offset_dac_ncs[5] ; AC23  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; offset_dac_ncs[6] ; AB21  ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; offset_dac_ncs[7] ; AC20  ; 8        ; 17           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; red_led           ; H20   ; 3        ; 14           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_dir1          ; G7    ; 4        ; 84           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_dir2          ; G9    ; 4        ; 76           ; 58           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_dir3          ; H9    ; 4        ; 78           ; 58           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_out1          ; F11   ; 4        ; 64           ; 58           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_out2          ; G8    ; 4        ; 82           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_out3          ; G12   ; 4        ; 58           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; wdog              ; A5    ; 4        ; 80           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ylw_led           ; H19   ; 3        ; 19           ; 58           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 48 / 70 ( 68 % ) ; 3.3V          ; --           ;
; 2        ; 64 / 74 ( 86 % ) ; 3.3V          ; --           ;
; 3        ; 5 / 70 ( 7 % )   ; 3.3V          ; --           ;
; 4        ; 54 / 74 ( 72 % ) ; 3.3V          ; --           ;
; 5        ; 60 / 74 ( 81 % ) ; 3.3V          ; --           ;
; 6        ; 16 / 70 ( 22 % ) ; 3.3V          ; --           ;
; 7        ; 55 / 74 ( 74 % ) ; 3.3V          ; --           ;
; 8        ; 55 / 71 ( 77 % ) ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 10       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                            ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+
; A2       ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A3       ; 579        ; 4        ; lvds_txb                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A4       ; 577        ; 4        ; lvds_txa                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A5       ; 588        ; 4        ; wdog                      ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A6       ; 595        ; 4        ; mictor[25]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A7       ; 601        ; 4        ; mictor[22]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A8       ; 618        ; 4        ; mictor[19]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A9       ; 621        ; 4        ; mictor[16]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A10      ; 626        ; 4        ; mictor[3]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A11      ; 633        ; 4        ; mictor[0]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A12      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A13      ; 645        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; A15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; A16      ; 706        ; 3        ; card_id                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A17      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A18      ; 718        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A19      ; 724        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A20      ; 737        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A21      ; 741        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A22      ; 751        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A23      ; 757        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A24      ; 765        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A25      ; 769        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A26      ; 776        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A27      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AA1      ; 443        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA2      ; 442        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA3      ; 438        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA4      ; 439        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA5      ; 415        ; 6        ; adc3_clk(n)               ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ;
; AA6      ; 416        ; 6        ; adc3_clk                  ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ;
; AA7      ; 411        ; 6        ; adc2_clk(n)               ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ;
; AA8      ; 412        ; 6        ; adc2_clk                  ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ;
; AA9      ; 355        ; 7        ; bias_dac_ncs[2]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AA10     ; 343        ; 7        ; offset_dac_ncs[2]         ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AA11     ; 324        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA12     ; 301        ; 7        ; ^VCCSEL                   ;        ;              ;         ; --         ; --          ;                 ;
; AA13     ;            ; 1        ; VCCG_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; AA14     ; 286        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA15     ; 285        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA16     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AA17     ; 274        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA18     ; 268        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA19     ; 256        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA20     ; 245        ; 8        ; *~CRC_ERROR~              ; output ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; AA21     ; 163        ; 1        ; adc3_ovr                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA22     ; 164        ; 1        ; adc4_rdy                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA23     ; 159        ; 1        ; adc4_dat[2]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA24     ; 160        ; 1        ; adc4_dat[3]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA25     ; 136        ; 1        ; adc1_dat[8]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA26     ; 137        ; 1        ; adc1_dat[9]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA27     ; 133        ; 1        ; adc1_dat[13]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA28     ; 132        ; 1        ; adc1_dat[12]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AB1      ; 434        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB2      ; 433        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB3      ; 430        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB4      ; 429        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB5      ; 407        ; 6        ; adc1_clk(n)               ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ;
; AB6      ; 408        ; 6        ; adc1_clk                  ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ;
; AB7      ; 387        ; 7        ; dac_clk[2]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AB8      ; 359        ; 7        ; dac_dat[2]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AB9      ; 349        ; 7        ; bias_dac_ncs[3]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AB10     ; 346        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB11     ; 327        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB12     ; 321        ; 7        ; offset_dac_ncs[3]         ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AB13     ; 295        ; 7        ; ^nCE                      ;        ;              ;         ; --         ; --          ;                 ;
; AB14     ;            ; 1        ; GNDG_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; AB15     ; 280        ; 8        ; ^MSEL2                    ;        ;              ;         ; --         ; --          ;                 ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AB17     ; 275        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB18     ; 258        ; 8        ; dac_clk[7]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AB19     ; 240        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB20     ; 213        ; 8        ; dac_clk[6]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AB21     ; 207        ; 8        ; offset_dac_ncs[6]         ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AB22     ; 192        ; 8        ; dac_clk[5]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AB23     ; 167        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB24     ; 168        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB25     ; 146        ; 1        ; adc1_dat[1]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AB26     ; 145        ; 1        ; adc1_dat[0]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AB27     ; 142        ; 1        ; adc1_dat[5]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AB28     ; 141        ; 1        ; adc1_dat[4]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AC1      ; 426        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AC2      ; 425        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AC3      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC4      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC5      ; 384        ; 7        ; dac_clk[3]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC6      ; 378        ; 7        ; dac_dat[3]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC7      ; 362        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC8      ; 345        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC9      ; 332        ; 7        ; rst_n                     ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC10     ; 326        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC11     ; 314        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC12     ; 302        ; 7        ; ^PORSEL                   ;        ;              ;         ; --         ; --          ;                 ;
; AC13     ; 296        ; 7        ; ^nCEO                     ;        ;              ;         ; --         ; --          ;                 ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AC15     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AC16     ; 278        ; 8        ; ^MSEL0                    ;        ;              ;         ; --         ; --          ;                 ;
; AC17     ; 276        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC18     ; 277        ; 8        ; PLL_ENA                   ;        ;              ;         ; --         ; --          ;                 ;
; AC19     ; 234        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC20     ; 228        ; 8        ; offset_dac_ncs[7]         ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC21     ; 233        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC22     ; 222        ; 8        ; bias_dac_ncs[7]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC23     ; 188        ; 8        ; offset_dac_ncs[5]         ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC24     ; 186        ; 8        ; bias_dac_ncs[5]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC25     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC26     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC27     ; 150        ; 1        ; adc4_dat[13]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AC28     ; 149        ; 1        ; adc4_dat[12]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AD1      ; 422        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AD2      ; 421        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AD3      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD4      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD5      ; 368        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD6      ; 366        ; 7        ; dac_FB6_dat[10]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD7      ; 371        ; 7        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD8      ; 354        ; 7        ; dac_FB8_dat[1]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD9      ; 340        ; 7        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD10     ; 341        ; 7        ; dac_FB8_dat[7]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD11     ; 309        ; 7        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD12     ; 317        ; 7        ; dac_FB5_dat[3]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD13     ; 312        ; 7        ; dac_FB5_dat[6]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD14     ; 293        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD15     ; 290        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD16     ; 260        ; 8        ; dac_FB5_dat[9]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD17     ; 255        ; 8        ; dac_FB5_dat[11]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD18     ; 244        ; 8        ; dac_FB7_dat[1]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD19     ; 236        ; 8        ; dac_FB7_dat[5]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD20     ; 235        ; 8        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD21     ; 218        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD22     ; 204        ; 8        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD23     ; 205        ; 8        ; adc2_dat[4]               ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD24     ; 201        ; 8        ; bias_dac_ncs[6]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD25     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD26     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD27     ; 154        ; 1        ; adc4_dat[9]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AD28     ; 153        ; 1        ; adc4_dat[8]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AE1      ; 418        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AE2      ; 417        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AE3      ; 402        ; 6        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AE4      ; 376        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE5      ; 386        ; 7        ; dac_FB6_dat[0]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE6      ; 372        ; 7        ; dac_FB6_dat[7]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE7      ; 367        ; 7        ; offset_dac_ncs[0]         ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE8      ; 353        ; 7        ; dac_clk[0]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE9      ; 348        ; 7        ; dac_FB8_dat[4]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE10     ; 334        ; 7        ; dac_FB8_dat[10]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE11     ; 331        ; 7        ; dac_FB8_dat[12]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE12     ; 322        ; 7        ; dac_FB5_dat[1]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE13     ; 313        ; 7        ; dac_FB5_dat[5]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE14     ; 294        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE15     ; 289        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE16     ; 263        ; 8        ; dac_FB5_dat[7]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE17     ; 253        ; 8        ; dac_FB5_dat[12]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE18     ; 246        ; 8        ; dac_FB7_dat[0]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE19     ; 232        ; 8        ; dac_FB7_dat[6]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE20     ; 224        ; 8        ; dac_FB7_dat[10]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE21     ; 220        ; 8        ; dac_FB7_dat[13]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE22     ; 209        ; 8        ; adc2_dat[1]               ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE23     ; 211        ; 8        ; dac_dat[4]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE24     ; 198        ; 8        ; adc2_dat[7]               ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE25     ; 197        ; 8        ; dac_dat[5]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE26     ; 173        ; 1        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AE27     ; 158        ; 1        ; adc4_dat[5]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AE28     ; 157        ; 1        ; adc4_dat[4]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AF1      ; 414        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AF2      ; 413        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AF3      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AF4      ; 379        ; 7        ; dac_FB6_dat[4]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF5      ; 375        ; 7        ; dac_FB6_dat[6]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF6      ; 360        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF7      ; 364        ; 7        ; dac_FB6_dat[11]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF8      ; 356        ; 7        ; dac_FB8_dat[0]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF9      ; 347        ; 7        ; dac_FB8_dat[5]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF10     ; 339        ; 7        ; dac_FB8_dat[8]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF11     ; 333        ; 7        ; dac_FB8_dat[11]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF12     ; 323        ; 7        ; dac_FB5_dat[0]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF13     ; 315        ; 7        ; dac_FB5_dat[4]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF14     ;            ; 1        ; GNDA_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; AF15     ; 284        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF16     ; 262        ; 8        ; dac_FB5_dat[8]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF17     ; 250        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF18     ; 243        ; 8        ; offset_dac_ncs[4]         ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF19     ; 237        ; 8        ; dac_FB7_dat[4]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF20     ; 227        ; 8        ; dac_FB7_dat[9]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF21     ; 223        ; 8        ; dac_FB7_dat[11]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF22     ; 212        ; 8        ; adc2_dat[0]               ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF23     ; 206        ; 8        ; adc2_dat[3]               ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF24     ; 195        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF25     ; 193        ; 8        ; adc2_dat[9]               ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF26     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AF27     ; 162        ; 1        ; adc4_dat[1]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AF28     ; 161        ; 1        ; adc4_dat[0]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AG1      ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AG2      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AG3      ; 385        ; 7        ; dac_FB6_dat[1]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG4      ; 380        ; 7        ; dac_FB6_dat[3]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG5      ; 382        ; 7        ; dac_FB6_dat[2]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG6      ; 370        ; 7        ; dac_FB6_dat[8]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG7      ; 361        ; 7        ; dac_FB6_dat[13]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG8      ; 357        ; 7        ; dac_FB_clk[7]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG9      ; 344        ; 7        ; dac_FB8_dat[6]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG10     ; 336        ; 7        ; dac_dat[0]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG11     ; 328        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG12     ; 325        ; 7        ; dac_FB_clk[4]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG13     ; 318        ; 7        ; dac_FB5_dat[2]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG14     ;            ; 1        ; VCCA_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; AG15     ; 283        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG16     ; 257        ; 8        ; dac_FB5_dat[10]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG17     ; 252        ; 8        ; dac_FB5_dat[13]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG18     ; 247        ; 8        ; dac_FB_clk[6]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG19     ; 239        ; 8        ; dac_FB7_dat[3]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG20     ; 226        ; 8        ; dac_clk[4]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG21     ; 221        ; 8        ; dac_FB7_dat[12]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG22     ; 215        ; 8        ; adc1_ovr                  ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG23     ; 203        ; 8        ; adc2_dat[5]               ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG24     ; 196        ; 8        ; adc2_dat[8]               ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG25     ; 190        ; 8        ; adc2_dat[11]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG26     ; 187        ; 8        ; adc2_dat[13]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG27     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AG28     ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH2      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH3      ; 383        ; 7        ; bias_dac_ncs[0]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH4      ; 388        ; 7        ; dac_FB_clk[5]             ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH5      ; 377        ; 7        ; dac_FB6_dat[5]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH6      ; 369        ; 7        ; dac_FB6_dat[9]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH7      ; 363        ; 7        ; dac_FB6_dat[12]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH8      ; 350        ; 7        ; dac_FB8_dat[3]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH9      ; 351        ; 7        ; dac_FB8_dat[2]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH10     ; 338        ; 7        ; dac_FB8_dat[9]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH11     ; 330        ; 7        ; dac_FB8_dat[13]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH12     ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH13     ; 320        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH14     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AH15     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AH16     ; 259        ; 8        ; bias_dac_ncs[4]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH17     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH18     ; 272        ; 8        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AH19     ; 241        ; 8        ; dac_FB7_dat[2]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH20     ; 231        ; 8        ; dac_FB7_dat[7]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH21     ; 229        ; 8        ; dac_FB7_dat[8]            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH22     ; 214        ; 8        ; adc2_rdy                  ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH23     ; 208        ; 8        ; adc2_dat[2]               ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH24     ; 200        ; 8        ; adc2_dat[6]               ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH25     ; 191        ; 8        ; adc2_dat[10]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH26     ; 189        ; 8        ; adc2_dat[12]              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH27     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; B1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; B2       ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; B3       ; 580        ; 4        ; lvds_sync                 ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B4       ; 585        ; 4        ; lvds_spare                ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B5       ; 583        ; 4        ; lvds_cmd                  ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B6       ; 598        ; 4        ; slot_id[1]                ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B7       ; 596        ; 4        ; mictor[23]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B8       ; 617        ; 4        ; mictor[18]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B9       ; 616        ; 4        ; mictor[17]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B10      ; 631        ; 4        ; mictor[4]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B11      ; 637        ; 4        ; mictor[1]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B12      ; 640        ; 4        ; mictor[6]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B13      ; 647        ; 4        ; mictor[8]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; B14      ;            ; 1        ; TEMPDIODEp                ;        ;              ;         ; --         ; --          ;                 ;
; B15      ; 682        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B16      ; 708        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B17      ; 713        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B18      ; 722        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B19      ; 726        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B20      ; 736        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B21      ; 743        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B22      ; 750        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B23      ; 762        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B24      ; 774        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B25      ; 775        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B26      ; 778        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B27      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; B28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; C1       ; 553        ; 5        ; dac_FB2_dat[0]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; C2       ; 554        ; 5        ; dac_FB_clk[1]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; C3       ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; C4       ; 586        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C5       ; 590        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C6       ; 605        ; 4        ; mictor[26]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C7       ; 606        ; 4        ; mictor[24]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C8       ; 610        ; 4        ; mictor[20]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C9       ; 613        ; 4        ; slot_id[2]                ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C10      ; 628        ; 4        ; mictor[9]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C11      ; 634        ; 4        ; mictor[2]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C12      ; 642        ; 4        ; mictor[5]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C13      ; 650        ; 4        ; mictor[7]                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C14      ;            ; 1        ; TEMPDIODEn                ;        ;              ;         ; --         ; --          ;                 ;
; C15      ; 681        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C16      ; 703        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C17      ; 715        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C18      ; 719        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C19      ; 728        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C20      ; 738        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C21      ; 744        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C22      ; 753        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C23      ; 759        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C24      ; 770        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C25      ; 767        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C26      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; C27      ; 21         ; 2        ; adc8_rdy                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; C28      ; 22         ; 2        ; adc7_ovr                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; D1       ; 549        ; 5        ; dac_FB2_dat[4]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; D2       ; 550        ; 5        ; dac_FB2_dat[3]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; D3       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D4       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D5       ; 581        ; 4        ; slot_id[0]                ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D6       ; 600        ; 4        ; mictor[27]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D7       ; 603        ; 4        ; mictor[29]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D8       ; 609        ; 4        ; mictor[21]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D9       ; 615        ; 4        ; mictor[28]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D10      ; 630        ; 4        ; slot_id[3]                ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D11      ; 636        ; 4        ; mictor[10]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D12      ; 643        ; 4        ; mictor[13]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D13      ; 652        ; 4        ; mictor[11]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; D14      ;            ; 1        ; VCCG_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; D15      ; 676        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D16      ; 702        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D17      ; 711        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D18      ; 721        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D19      ; 733        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D20      ; 740        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D21      ; 746        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D22      ; 756        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D23      ; 754        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D24      ; 772        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D25      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D26      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D27      ; 25         ; 2        ; adc8_dat[3]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; D28      ; 26         ; 2        ; adc8_dat[2]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; E1       ; 545        ; 5        ; dac_FB2_dat[8]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; E2       ; 546        ; 5        ; dac_FB2_dat[7]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; E3       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E4       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E5       ; 559        ; 5        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E6       ; 593        ; 4        ; mictor[31]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E7       ; 594        ; 4        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E8       ; 612        ; 4        ; mictor[30]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E9       ; 625        ; 4        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E10      ; 624        ; 4        ; mictor[15]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E11      ; 656        ; 4        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E12      ; 648        ; 4        ; mictor[14]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E13      ; 653        ; 4        ; mictor[12]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E14      ;            ; 1        ; GNDG_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; E15      ; 675        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E16      ; 705        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E17      ; 710        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E18      ; 693        ; 3        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E19      ; 729        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E20      ; 730        ; 3        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E21      ; 747        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E22      ; 761        ; 3        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E23      ; 760        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E24      ; 16         ; 2        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E25      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E26      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E27      ; 29         ; 2        ; adc8_dat[7]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; E28      ; 30         ; 2        ; adc8_dat[6]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; F1       ; 537        ; 5        ; dac_FB3_dat[0]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; F2       ; 538        ; 5        ; dac_FB_clk[2]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; F3       ; 541        ; 5        ; dac_FB2_dat[12]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; F4       ; 542        ; 5        ; dac_FB2_dat[11]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; F5       ; 561        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F6       ; 560        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F7       ; 582        ; 4        ; ttl_in1                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; F8       ; 589        ; 4        ; ttl_in2                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; F9       ; 607        ; 4        ; ttl_in3                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; F10      ; 620        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F11      ; 627        ; 4        ; ttl_out1                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; F12      ; 651        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F13      ; 663        ; 4        ; #altera_reserved_tms      ; input  ; LVTTL        ;         ; --         ; Off         ; N               ;
; F14      ;            ; 1        ; VCCA_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; F16      ; 687        ; 3        ; ^DCLK                     ;        ;              ;         ; --         ; --          ;                 ;
; F17      ; 701        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F18      ; 712        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F19      ; 731        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F20      ; 763        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F21      ; 768        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F22      ; 777        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F23      ; 15         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F24      ; 14         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F25      ; 33         ; 2        ; adc8_dat[11]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; F26      ; 34         ; 2        ; adc8_dat[10]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; F27      ; 37         ; 2        ; adc7_rdy                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; F28      ; 38         ; 2        ; adc6_ovr                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G1       ; 529        ; 5        ; dac_FB3_dat[8]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G2       ; 530        ; 5        ; dac_FB3_dat[7]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G3       ; 534        ; 5        ; dac_FB3_dat[3]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G4       ; 533        ; 5        ; dac_FB3_dat[4]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G5       ; 555        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G6       ; 556        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G7       ; 578        ; 4        ; ttl_dir1                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; G8       ; 587        ; 4        ; ttl_out2                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; G9       ; 604        ; 4        ; ttl_dir2                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; G10      ; 619        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G11      ; 639        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G12      ; 644        ; 4        ; ttl_out3                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; G13      ; 669        ; 4        ; #altera_reserved_tdi      ; input  ; LVTTL        ;         ; --         ; Off         ; N               ;
; G14      ;            ; 1        ; GNDA_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; G15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; G17      ; 688        ; 3        ; ^CONF_DONE                ;        ;              ;         ; --         ; --          ;                 ;
; G18      ; 720        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G19      ; 732        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G20      ;            ; 1        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; G21      ; 771        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G22      ; 773        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G23      ; 19         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G24      ; 20         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G25      ; 42         ; 2        ; adc7_dat[2]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G26      ; 41         ; 2        ; adc7_dat[3]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G27      ; 45         ; 2        ; adc7_dat[7]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G28      ; 46         ; 2        ; adc7_dat[6]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H1       ; 520        ; 5        ; dac_FB4_dat[13]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H2       ; 521        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H3       ; 524        ; 5        ; dac_FB3_dat[12]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H4       ; 525        ; 5        ; dac_FB3_dat[11]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H5       ; 552        ; 5        ; dac_FB2_dat[1]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H6       ; 551        ; 5        ; dac_FB2_dat[2]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H7       ; 548        ; 5        ; dac_FB2_dat[5]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H8       ; 547        ; 5        ; dac_FB2_dat[6]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H9       ; 599        ; 4        ; ttl_dir3                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; H10      ; 611        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H11      ; 638        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H12      ; 646        ; 4        ; +~DATA0~ / RESERVED_INPUT ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; H13      ; 670        ; 4        ; #altera_reserved_tdo      ; output ; LVTTL        ;         ; --         ; Off         ; N               ;
; H14      ; 679        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H15      ; 680        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H16      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; H17      ; 696        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H18      ; 709        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H19      ; 734        ; 3        ; ylw_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; H20      ; 748        ; 3        ; red_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; H21      ; 28         ; 2        ; adc8_dat[4]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H22      ; 27         ; 2        ; adc8_dat[5]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H23      ; 24         ; 2        ; adc8_dat[0]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H24      ; 23         ; 2        ; adc8_dat[1]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H25      ; 51         ; 2        ; adc7_dat[10]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H26      ; 50         ; 2        ; adc7_dat[11]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H27      ; 54         ; 2        ; adc6_dat[12]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H28      ; 55         ; 2        ; adc6_dat[13]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J1       ; 512        ; 5        ; dac_FB4_dat[5]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J2       ; 513        ; 5        ; dac_FB4_dat[6]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J3       ; 516        ; 5        ; dac_FB4_dat[9]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J4       ; 517        ; 5        ; dac_FB4_dat[10]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J5       ; 544        ; 5        ; dac_FB2_dat[9]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J6       ; 543        ; 5        ; dac_FB2_dat[10]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J7       ; 535        ; 5        ; dac_FB3_dat[2]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J8       ; 536        ; 5        ; dac_FB3_dat[1]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J9       ; 592        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J10      ; 623        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J11      ; 635        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J12      ; 655        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J13      ; 671        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J14      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; J15      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; J16      ; 684        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J17      ; 690        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J18      ; 716        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J19      ; 725        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J20      ; 742        ; 3        ; grn_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; J21      ; 39         ; 2        ; adc7_dat[1]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J22      ; 40         ; 2        ; adc7_dat[0]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J23      ; 32         ; 2        ; adc8_dat[8]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J24      ; 31         ; 2        ; adc8_dat[9]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J25      ; 58         ; 2        ; adc6_dat[8]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J26      ; 59         ; 2        ; adc6_dat[9]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J27      ; 62         ; 2        ; adc6_dat[4]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; J28      ; 63         ; 2        ; adc6_dat[5]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K1       ; 504        ; 5        ; dac_FB1_dat[13]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K2       ; 505        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K3       ; 509        ; 5        ; dac_FB4_dat[2]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K4       ; 508        ; 5        ; dac_FB4_dat[1]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K5       ; 539        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K6       ; 540        ; 5        ; dac_FB2_dat[13]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K7       ; 531        ; 5        ; dac_FB3_dat[6]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K8       ; 532        ; 5        ; dac_FB3_dat[5]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K9       ; 526        ; 5        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; K10      ; 629        ; 4        ; dip_sw3                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; K11      ; 641        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K12      ; 665        ; 4        ; #altera_reserved_tck      ; input  ; LVTTL        ;         ; --         ; Off         ; N               ;
; K13      ; 672        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; K14      ; 677        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K15      ; 678        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K16      ; 683        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K17      ; 689        ; 3        ; inclk                     ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; K18      ; 704        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K19      ; 717        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K20      ; 49         ; 2        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; K21      ; 43         ; 2        ; adc7_dat[5]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K22      ; 44         ; 2        ; adc7_dat[4]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K23      ; 35         ; 2        ; adc8_dat[13]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K24      ; 36         ; 2        ; adc8_dat[12]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K25      ; 67         ; 2        ; adc6_dat[1]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K26      ; 66         ; 2        ; adc6_dat[0]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K27      ; 70         ; 2        ; adc3_dat[12]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K28      ; 71         ; 2        ; adc3_dat[13]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L1       ; 496        ; 5        ; dac_FB1_dat[5]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L2       ; 497        ; 5        ; dac_FB1_dat[6]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L3       ; 500        ; 5        ; dac_FB1_dat[9]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L4       ; 501        ; 5        ; dac_FB1_dat[10]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L5       ; 522        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L6       ; 523        ; 5        ; dac_FB3_dat[13]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L7       ; 528        ; 5        ; dac_FB3_dat[9]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L8       ; 527        ; 5        ; dac_FB3_dat[10]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L9       ; 519        ; 5        ; dac_FB4_dat[12]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L10      ; 518        ; 5        ; dac_FB4_dat[11]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L11      ; 649        ; 4        ; dip_sw4                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; L12      ; 664        ; 4        ; #altera_reserved_ntrst    ; input  ; LVTTL        ;         ; --         ; Off         ; N               ;
; L13      ; 673        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; L15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; L16      ; 686        ; 3        ; ^nCONFIG                  ;        ;              ;         ; --         ; --          ;                 ;
; L17      ; 692        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L18      ; 697        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L19      ; 57         ; 2        ; adc6_dat[11]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L20      ; 56         ; 2        ; adc6_dat[10]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L21      ; 48         ; 2        ; adc7_dat[8]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L22      ; 47         ; 2        ; adc7_dat[9]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L23      ; 52         ; 2        ; adc7_dat[13]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L24      ; 53         ; 2        ; adc7_dat[12]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L25      ; 74         ; 2        ; adc3_dat[8]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L26      ; 75         ; 2        ; adc3_dat[9]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L27      ; 78         ; 2        ; adc3_dat[4]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L28      ; 79         ; 2        ; adc3_dat[5]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; M2       ; 487        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M3       ; 491        ; 5        ; dac_FB1_dat[1]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M4       ; 492        ; 5        ; dac_FB1_dat[2]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M5       ; 511        ; 5        ; dac_FB4_dat[4]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M6       ; 510        ; 5        ; dac_FB4_dat[3]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M7       ; 515        ; 5        ; dac_FB4_dat[8]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M8       ; 514        ; 5        ; dac_FB4_dat[7]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M9       ; 507        ; 5        ; dac_FB4_dat[0]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M10      ; 506        ; 5        ; dac_FB_clk[3]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M11      ; 654        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; M12      ; 666        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; M13      ; 674        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; M14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; M15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; M16      ; 685        ; 3        ; ^nSTATUS                  ;        ;              ;         ; --         ; --          ;                 ;
; M17      ; 691        ; 3        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; M18      ; 698        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; M19      ; 69         ; 2        ; adc6_rdy                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M20      ; 68         ; 2        ; adc5_ovr                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M21      ; 61         ; 2        ; adc6_dat[7]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M22      ; 60         ; 2        ; adc6_dat[6]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M23      ; 65         ; 2        ; adc6_dat[3]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M24      ; 64         ; 2        ; adc6_dat[2]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M25      ; 83         ; 2        ; adc3_dat[0]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M26      ; 84         ; 2        ; adc3_dat[1]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; M27      ; 87         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; N1       ; 488        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N2       ; 484        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N3       ; 503        ; 5        ; dac_FB1_dat[12]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N4       ; 502        ; 5        ; dac_FB1_dat[11]           ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N5       ; 494        ; 5        ; dac_FB1_dat[3]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N6       ; 495        ; 5        ; dac_FB1_dat[4]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N7       ; 498        ; 5        ; dac_FB1_dat[7]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N8       ; 499        ; 5        ; dac_FB1_dat[8]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N9       ; 490        ; 5        ; dac_FB1_dat[0]            ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N10      ; 489        ; 5        ; dac_FB_clk[0]             ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N12      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N16      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N18      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N19      ; 86         ; 2        ; adc3_rdy                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N20      ; 85         ; 2        ; adc2_ovr                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N21      ; 81         ; 2        ; adc3_dat[3]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N22      ; 80         ; 2        ; adc3_dat[2]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N23      ; 77         ; 2        ; adc3_dat[7]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N24      ; 76         ; 2        ; adc3_dat[6]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N25      ; 73         ; 2        ; adc3_dat[11]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N26      ; 72         ; 2        ; adc3_dat[10]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; N27      ; 91         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N28      ; 88         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P1       ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P2       ; 483        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P3       ; 482        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P4       ; 481        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P5       ;            ; 1        ; GNDA_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P6       ;            ; 1        ; VCCA_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P7       ;            ; 1        ; GNDG_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P8       ;            ; 1        ; VCCG_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P9       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; P10      ; 493        ; 5        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; P11      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P13      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P17      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P18      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P19      ; 82         ; 2        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; P20      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; P21      ;            ; 1        ; VCCG_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P22      ;            ; 1        ; GNDG_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P23      ;            ; 1        ; VCCA_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P24      ;            ; 1        ; GNDA_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P25      ; 94         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P26      ; 93         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P27      ; 92         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P28      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R1       ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R2       ; 480        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R3       ; 477        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R4       ; 478        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R5       ;            ; 1        ; GNDA_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R6       ;            ; 1        ; VCCA_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R7       ;            ; 1        ; GNDG_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R8       ;            ; 1        ; VCCG_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R9       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; R10      ; 468        ; 6        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; R11      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R12      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R16      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R18      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R19      ; 107        ; 1        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; R20      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; R21      ;            ; 1        ; VCCG_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R22      ;            ; 1        ; GNDG_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R23      ;            ; 1        ; VCCA_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R24      ;            ; 1        ; GNDA_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R25      ; 97         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R26      ; 98         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R27      ; 95         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R28      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T1       ; 476        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T2       ; 479        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T3       ; 474        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T4       ; 473        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T5       ; 461        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T6       ; 460        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T7       ; 469        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T8       ; 470        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T9       ; 465        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T10      ; 464        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T11      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T13      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T17      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T18      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T19      ; 105        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T20      ; 106        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T21      ; 101        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T22      ; 102        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T23      ; 110        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T24      ; 111        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T25      ; 115        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T26      ; 114        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T27      ; 96         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T28      ; 99         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U1       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; U2       ; 475        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U3       ; 472        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U4       ; 471        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U5       ; 453        ; 6        ; adc8_clk                  ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ;
; U6       ; 452        ; 6        ; adc8_clk(n)               ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ;
; U7       ; 448        ; 6        ; adc7_clk(n)               ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ;
; U8       ; 449        ; 6        ; adc7_clk                  ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ;
; U9       ; 456        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U10      ; 457        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U12      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U16      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U18      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U19      ; 118        ; 1        ; adc5_dat[1]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U20      ; 119        ; 1        ; adc5_dat[0]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U21      ; 126        ; 1        ; adc5_dat[9]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U22      ; 127        ; 1        ; adc5_dat[8]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U23      ; 123        ; 1        ; adc5_dat[4]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U24      ; 122        ; 1        ; adc5_dat[5]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U25      ; 104        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U26      ; 103        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U27      ; 100        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U28      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; V1       ; 466        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V2       ; 467        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V3       ; 463        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V4       ; 462        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V5       ; 441        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V6       ; 440        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V7       ; 437        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V8       ; 436        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V9       ; 444        ; 6        ; adc6_clk(n)               ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ;
; V10      ; 445        ; 6        ; adc6_clk                  ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ;
; V11      ; 311        ; 7        ; bias_dac_ncs[1]           ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; V12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; V13      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; V17      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V18      ; 266        ; 8        ; dac_dat[7]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; V19      ; 130        ; 1        ; adc5_dat[13]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V20      ; 131        ; 1        ; adc5_dat[12]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V21      ; 139        ; 1        ; adc1_dat[7]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V22      ; 138        ; 1        ; adc1_dat[6]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V23      ; 135        ; 1        ; adc1_dat[11]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V24      ; 134        ; 1        ; adc1_dat[10]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V25      ; 113        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V26      ; 112        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V27      ; 108        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V28      ; 109        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W1       ; 459        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W2       ; 458        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W3       ; 455        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W4       ; 454        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W5       ; 431        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W6       ; 432        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W7       ; 427        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W8       ; 428        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W9       ; 435        ; 6        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; W10      ; 319        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W11      ; 310        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W12      ; 299        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W13      ; 291        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W14      ; 288        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W15      ; 287        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W16      ; 282        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W17      ; 279        ; 8        ; ^MSEL1                    ;        ;              ;         ; --         ; --          ;                 ;
; W18      ; 267        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W19      ; 249        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W20      ; 140        ; 1        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; W21      ; 147        ; 1        ; adc8_ovr                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W22      ; 148        ; 1        ; adc1_rdy                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W23      ; 143        ; 1        ; adc1_dat[2]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W24      ; 144        ; 1        ; adc1_dat[3]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W25      ; 121        ; 1        ; adc5_dat[2]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W26      ; 120        ; 1        ; adc5_dat[3]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W27      ; 117        ; 1        ; adc4_ovr                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W28      ; 116        ; 1        ; adc5_rdy                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y1       ; 451        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y2       ; 450        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y3       ; 447        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y4       ; 446        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y5       ; 420        ; 6        ; adc4_clk                  ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ;
; Y6       ; 419        ; 6        ; adc4_clk(n)               ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ;
; Y7       ; 423        ; 6        ; adc5_clk(n)               ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ;
; Y8       ; 424        ; 6        ; adc5_clk                  ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ;
; Y9       ; 373        ; 7        ; offset_dac_ncs[1]         ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; Y10      ; 337        ; 7        ; dac_clk[1]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; Y11      ; 316        ; 7        ; dac_dat[1]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; Y12      ; 300        ; 7        ; ^nIO_PULLUP               ;        ;              ;         ; --         ; --          ;                 ;
; Y13      ; 292        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y14      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; Y15      ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; Y16      ; 281        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y17      ; 273        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y18      ; 261        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y19      ; 248        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y20      ; 217        ; 8        ; dac_dat[6]                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; Y21      ; 151        ; 1        ; adc4_dat[10]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y22      ; 152        ; 1        ; adc4_dat[11]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y23      ; 156        ; 1        ; adc4_dat[7]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y24      ; 155        ; 1        ; adc4_dat[6]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y25      ; 129        ; 1        ; adc5_dat[10]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y26      ; 128        ; 1        ; adc5_dat[11]              ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y27      ; 125        ; 1        ; adc5_dat[6]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y28      ; 124        ; 1        ; adc5_dat[7]               ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+


+---------------------------------------------------------------------------+
; PLL Summary                                                               ;
+-----------------------------+---------------------------------------------+
; Name                        ; rc_pll:i_rc_pll|altpll:altpll_component|pll ;
+-----------------------------+---------------------------------------------+
; PLL type                    ; Enhanced                                    ;
; Scan chain                  ; None                                        ;
; PLL mode                    ; Normal                                      ;
; Feedback source             ; --                                          ;
; Compensate clock            ; clock0                                      ;
; Switchover on loss of clock ; --                                          ;
; Switchover counter          ; --                                          ;
; Primary clock               ; inclk0                                      ;
; Input frequency 0           ; 25.0 MHz                                    ;
; Input frequency 1           ; --                                          ;
; Nominal VCO frequency       ; 599.9 MHz                                   ;
; Freq min lock               ; 12.5 MHz                                    ;
; Freq max lock               ; 33.33 MHz                                   ;
; Clock Offset                ; 0 ps                                        ;
; M VCO Tap                   ; 0                                           ;
; M Initial                   ; 1                                           ;
; M value                     ; 24                                          ;
; N value                     ; 1                                           ;
; M counter delay             ; 0 ps                                        ;
; N counter delay             ; 0 ps                                        ;
; M2 value                    ; --                                          ;
; N2 value                    ; --                                          ;
; SS counter                  ; --                                          ;
; Downspread                  ; --                                          ;
; Spread frequency            ; --                                          ;
; Charge pump current         ; 50 uA                                       ;
; Loop filter resistance      ; 1.021000 KOhm                               ;
; Loop filter capacitance     ; 10 pF                                       ;
; Freq zero                   ; 0.240 MHz                                   ;
; Bandwidth                   ; 550 KHz                                     ;
; Freq pole                   ; 15.844 MHz                                  ;
; enable0 counter             ; --                                          ;
; enable1 counter             ; --                                          ;
; Real time reconfigurable    ; Off                                         ;
; Scan chain MIF file         ; --                                          ;
; PLL location                ; PLL_5                                       ;
+-----------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                     ;
+-----------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+-----------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; clock2       ; 8    ; 1   ; 200.0 MHz        ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 3             ; 2/1 Odd    ; 1       ; 0       ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; clock3       ; 1    ; 2   ; 12.5 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 48            ; 24/24 Even ; 1       ; 0       ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; clock4       ; 2    ; 1   ; 50.0 MHz         ; 180 (10000 ps) ; 0 ps  ; 50/50      ; G0      ; 0 ps          ; 12            ; 6/6 Even   ; 7       ; 0       ;
+-----------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+----------------------------------------------------------------------+
; Output Pin Load For Reported TCO                                     ;
+-------------------------+-------+------------------------------------+
; I/O Standard            ; Load  ; Termination Resistance             ;
+-------------------------+-------+------------------------------------+
; LVTTL                   ; 10 pF ; Not Available                      ;
; LVCMOS                  ; 10 pF ; Not Available                      ;
; 2.5 V                   ; 10 pF ; Not Available                      ;
; 1.8 V                   ; 10 pF ; Not Available                      ;
; 1.5 V                   ; 10 pF ; Not Available                      ;
; GTL                     ; 30 pF ; 25 Ohm                             ;
; GTL+                    ; 30 pF ; 25 Ohm                             ;
; 3.3-V PCI               ; 10 pF ; 25 Ohm                             ;
; 3.3-V PCI-X             ; 8 pF  ; 25 Ohm                             ;
; Compact PCI             ; 10 pF ; 25 Ohm                             ;
; AGP 1X                  ; 10 pF ; Not Available                      ;
; AGP 2X                  ; 10 pF ; Not Available                      ;
; CTT                     ; 30 pF ; 50 Ohm                             ;
; SSTL-3 Class I          ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II         ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I          ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II         ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I         ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II        ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I      ; 20 pF ; 50 Ohm                             ;
; 1.5-V HSTL Class II     ; 20 pF ; 25 Ohm                             ;
; 1.8-V HSTL Class I      ; 20 pF ; 50 Ohm                             ;
; 1.8-V HSTL Class II     ; 20 pF ; 25 Ohm                             ;
; LVDS                    ; 4 pF  ; 100 Ohm                            ;
; Differential LVPECL     ; 4 pF  ; 100 Ohm                            ;
; 3.3-V PCML              ; 4 pF  ; 50 Ohm                             ;
; HyperTransport          ; 4 pF  ; 100 Ohm                            ;
; Differential 1.5-V HSTL ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential SSTL-2     ; 30 pF ; (See SSTL-2)                       ;
+-------------------------+-------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                                                        ; Logic Cells ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |readout_card                                                                                     ; 6784 (97)   ; 4187         ; 1047040     ; 16           ; 0       ; 0         ; 2         ; 355  ; 0            ; 2597 (97)    ; 1677 (0)          ; 2510 (0)         ; 1552 (0)        ; |readout_card                                                                                                                                                                                                                                                                                                       ;
;    |dispatch:i_dispatch|                                                                          ; 1337 (13)   ; 713          ; 18944       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 624 (7)      ; 94 (0)            ; 619 (6)          ; 318 (0)         ; |readout_card|dispatch:i_dispatch                                                                                                                                                                                                                                                                                   ;
;       |altsyncram:receive_buf|                                                                    ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|dispatch:i_dispatch|altsyncram:receive_buf                                                                                                                                                                                                                                                            ;
;          |altsyncram_8lk2:auto_generated|                                                         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|dispatch:i_dispatch|altsyncram:receive_buf|altsyncram_8lk2:auto_generated                                                                                                                                                                                                                             ;
;       |altsyncram:transmit_buf|                                                                   ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|dispatch:i_dispatch|altsyncram:transmit_buf                                                                                                                                                                                                                                                           ;
;          |altsyncram_elk2:auto_generated|                                                         ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|dispatch:i_dispatch|altsyncram:transmit_buf|altsyncram_elk2:auto_generated                                                                                                                                                                                                                            ;
;       |dispatch_cmd_receive:receiver|                                                             ; 451 (121)   ; 296          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 155 (103)    ; 75 (0)            ; 221 (18)         ; 88 (28)         ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver                                                                                                                                                                                                                                                     ;
;          |counter:crc_bit_counter|                                                                ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|counter:crc_bit_counter                                                                                                                                                                                                                             ;
;          |counter:data_counter|                                                                   ; 18 (5)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|counter:data_counter                                                                                                                                                                                                                                ;
;             |lpm_counter:count_rtl_8|                                                             ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|counter:data_counter|lpm_counter:count_rtl_8                                                                                                                                                                                                        ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|counter:data_counter|lpm_counter:count_rtl_8|alt_counter_stratix:wysi_counter                                                                                                                                                                       ;
;          |counter:header_counter|                                                                 ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|counter:header_counter                                                                                                                                                                                                                              ;
;          |crc:crc_calc|                                                                           ; 90 (58)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|crc:crc_calc                                                                                                                                                                                                                                        ;
;             |lpm_counter:bit_count_rtl_7|                                                         ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|crc:crc_calc|lpm_counter:bit_count_rtl_7                                                                                                                                                                                                            ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|crc:crc_calc|lpm_counter:bit_count_rtl_7|alt_counter_stratix:wysi_counter                                                                                                                                                                           ;
;          |lvds_rx:cmd_rx|                                                                         ; 100 (13)    ; 85           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 31 (3)            ; 54 (5)           ; 9 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                                                                      ;
;             |counter:sample_counter|                                                              ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|counter:sample_counter                                                                                                                                                                                                               ;
;             |reg:data_buffer|                                                                     ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|reg:data_buffer                                                                                                                                                                                                                      ;
;             |shift_reg:rx_buffer|                                                                 ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                                                                  ;
;             |shift_reg:rx_sample|                                                                 ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                                                                  ;
;          |reg:crc_data_size_reg|                                                                  ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:crc_data_size_reg                                                                                                                                                                                                                               ;
;          |reg:tmp_word0|                                                                          ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:tmp_word0                                                                                                                                                                                                                                       ;
;          |reg:tmp_word1|                                                                          ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 6 (6)            ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:tmp_word1                                                                                                                                                                                                                                       ;
;          |shift_reg:crc_data_reg|                                                                 ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|shift_reg:crc_data_reg                                                                                                                                                                                                                              ;
;       |dispatch_reply_transmit:transmitter|                                                       ; 433 (107)   ; 228          ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 205 (96)     ; 14 (1)            ; 214 (10)         ; 168 (37)        ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter                                                                                                                                                                                                                                               ;
;          |counter:crc_bit_counter|                                                                ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|counter:crc_bit_counter                                                                                                                                                                                                                       ;
;          |counter:word_counter|                                                                   ; 19 (5)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|counter:word_counter                                                                                                                                                                                                                          ;
;             |lpm_counter:count_rtl_5|                                                             ; 14 (0)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|counter:word_counter|lpm_counter:count_rtl_5                                                                                                                                                                                                  ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 14 (14)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 14 (14)         ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|counter:word_counter|lpm_counter:count_rtl_5|alt_counter_stratix:wysi_counter                                                                                                                                                                 ;
;          |crc:crc_calc|                                                                           ; 80 (48)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|crc:crc_calc                                                                                                                                                                                                                                  ;
;             |lpm_counter:bit_count_rtl_4|                                                         ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|crc:crc_calc|lpm_counter:bit_count_rtl_4                                                                                                                                                                                                      ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|crc:crc_calc|lpm_counter:bit_count_rtl_4|alt_counter_stratix:wysi_counter                                                                                                                                                                     ;
;          |lvds_tx:reply_tx|                                                                       ; 157 (11)    ; 88           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 69 (7)       ; 0 (0)             ; 88 (4)           ; 79 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx                                                                                                                                                                                                                              ;
;             |counter:bit_counter|                                                                 ; 15 (15)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter                                                                                                                                                                                                          ;
;             |fifo:data_buffer|                                                                    ; 97 (57)     ; 43           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 43 (3)           ; 72 (32)         ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer                                                                                                                                                                                                             ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                                                     ;
;                   |altsyncram_ml21:auto_generated|                                                ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_ml21:auto_generated                                                                                                                                                      ;
;                |lpm_counter:num_items_rtl_6|                                                      ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:num_items_rtl_6                                                                                                                                                                                 ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:num_items_rtl_6|alt_counter_stratix:wysi_counter                                                                                                                                                ;
;                |lpm_counter:read_pointer|                                                         ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                                                    ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                                   ;
;                |lpm_counter:write_pointer|                                                        ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                                                   ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                                  ;
;             |shift_reg:tx_buffer|                                                                 ; 34 (34)     ; 34           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|shift_reg:tx_buffer                                                                                                                                                                                                          ;
;          |reg:data_size_reg|                                                                      ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|reg:data_size_reg                                                                                                                                                                                                                             ;
;          |shift_reg:crc_data_reg|                                                                 ; 45 (45)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|shift_reg:crc_data_reg                                                                                                                                                                                                                        ;
;       |dispatch_wishbone:wishbone|                                                                ; 308 (209)   ; 53           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 255 (205)    ; 1 (0)             ; 52 (4)           ; 62 (13)         ; |readout_card|dispatch:i_dispatch|dispatch_wishbone:wishbone                                                                                                                                                                                                                                                        ;
;          |counter:addr_gen|                                                                       ; 18 (5)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_wishbone:wishbone|counter:addr_gen                                                                                                                                                                                                                                       ;
;             |lpm_counter:count_rtl_1|                                                             ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_wishbone:wishbone|counter:addr_gen|lpm_counter:count_rtl_1                                                                                                                                                                                                               ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |readout_card|dispatch:i_dispatch|dispatch_wishbone:wishbone|counter:addr_gen|lpm_counter:count_rtl_1|alt_counter_stratix:wysi_counter                                                                                                                                                                              ;
;          |us_timer:wdt|                                                                           ; 81 (42)     ; 36           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 45 (36)      ; 1 (1)             ; 35 (5)           ; 36 (6)          ; |readout_card|dispatch:i_dispatch|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                                                                                                                           ;
;             |lpm_counter:us_count_rtl_0|                                                          ; 39 (0)      ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 30 (0)           ; 30 (0)          ; |readout_card|dispatch:i_dispatch|dispatch_wishbone:wishbone|us_timer:wdt|lpm_counter:us_count_rtl_0                                                                                                                                                                                                                ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 39 (39)     ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 30 (30)          ; 30 (30)         ; |readout_card|dispatch:i_dispatch|dispatch_wishbone:wishbone|us_timer:wdt|lpm_counter:us_count_rtl_0|alt_counter_stratix:wysi_counter                                                                                                                                                                               ;
;       |reg:cmd0|                                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |readout_card|dispatch:i_dispatch|reg:cmd0                                                                                                                                                                                                                                                                          ;
;       |reg:cmd1|                                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |readout_card|dispatch:i_dispatch|reg:cmd1                                                                                                                                                                                                                                                                          ;
;       |reg:reply0|                                                                                ; 33 (33)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 29 (29)          ; 0 (0)           ; |readout_card|dispatch:i_dispatch|reg:reply0                                                                                                                                                                                                                                                                        ;
;       |reg:reply1|                                                                                ; 33 (33)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; 0 (0)           ; |readout_card|dispatch:i_dispatch|reg:reply1                                                                                                                                                                                                                                                                        ;
;       |reg:reply2|                                                                                ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |readout_card|dispatch:i_dispatch|reg:reply2                                                                                                                                                                                                                                                                        ;
;    |flux_loop:i_flux_loop|                                                                        ; 3180 (0)    ; 2029         ; 94208       ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1151 (0)     ; 908 (0)           ; 1121 (0)         ; 656 (0)         ; |readout_card|flux_loop:i_flux_loop                                                                                                                                                                                                                                                                                 ;
;       |flux_loop_ctrl:i_flux_loop_ctrl_ch0|                                                       ; 1358 (0)    ; 883          ; 85120       ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 475 (0)      ; 361 (0)           ; 522 (0)          ; 446 (0)         ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0                                                                                                                                                                                                                                             ;
;          |adc_sample_coadd:i_adc_sample_coadd|                                                    ; 296 (0)     ; 177          ; 77824       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 119 (0)      ; 49 (0)            ; 128 (0)          ; 129 (0)         ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd                                                                                                                                                                                                         ;
;             |coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|                             ; 15 (15)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 5 (5)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl                                                                                                                                                 ;
;             |coadd_manager_data_path:i_coadd_manager_data_path|                                   ; 95 (95)     ; 43           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (52)      ; 3 (3)             ; 40 (40)          ; 52 (52)         ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path                                                                                                                                                       ;
;             |coadd_storage:i_coadd_dat_bank0|                                                     ; 0 (0)       ; 0            ; 6144        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0                                                                                                                                                                         ;
;                |alt3pram:alt3pram_component|                                                      ; 0 (0)       ; 0            ; 6144        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component                                                                                                                                             ;
;                   |altdpram:altdpram_component1|                                                  ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                                ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                           ;
;                         |altsyncram_9df1:auto_generated|                                          ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_9df1:auto_generated                                                            ;
;                   |altdpram:altdpram_component2|                                                  ; 0 (0)       ; 0            ; 4096        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                                ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 4096        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                           ;
;                         |altsyncram_9df1:auto_generated|                                          ; 0 (0)       ; 0            ; 4096        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated                                                            ;
;             |coadd_storage:i_coadd_dat_bank1|                                                     ; 0 (0)       ; 0            ; 6144        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1                                                                                                                                                                         ;
;                |alt3pram:alt3pram_component|                                                      ; 0 (0)       ; 0            ; 6144        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component                                                                                                                                             ;
;                   |altdpram:altdpram_component1|                                                  ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                                ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                           ;
;                         |altsyncram_9df1:auto_generated|                                          ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_9df1:auto_generated                                                            ;
;                   |altdpram:altdpram_component2|                                                  ; 0 (0)       ; 0            ; 4096        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                                ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 4096        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                           ;
;                         |altsyncram_9df1:auto_generated|                                          ; 0 (0)       ; 0            ; 4096        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated                                                            ;
;             |dynamic_manager_data_path:i_dynamic_manager_data_path|                               ; 164 (164)   ; 101          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 63 (63)      ; 36 (36)           ; 65 (65)          ; 64 (64)         ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path                                                                                                                                                   ;
;             |raw_dat_bank:i_raw_dat_bank|                                                         ; 4 (0)       ; 2            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 1 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank                                                                                                                                                                             ;
;                |altsyncram:altsyncram_component|                                                  ; 4 (0)       ; 2            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 1 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component                                                                                                                                             ;
;                   |altsyncram_7ka1:auto_generated|                                                ; 4 (2)       ; 2            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated                                                                                                              ;
;                      |decode_hha:decode2|                                                         ; 2 (2)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|decode_hha:decode2                                                                                           ;
;             |raw_dat_manager_ctrl:i_raw_dat_manager_ctrl|                                         ; 5 (5)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_manager_ctrl:i_raw_dat_manager_ctrl                                                                                                                                                             ;
;             |raw_dat_manager_data_path:i_raw_dat_manager_data_path|                               ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_manager_data_path:i_raw_dat_manager_data_path                                                                                                                                                   ;
;                |lpm_counter:count_rtl_11|                                                         ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_manager_data_path:i_raw_dat_manager_data_path|lpm_counter:count_rtl_11                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_manager_data_path:i_raw_dat_manager_data_path|lpm_counter:count_rtl_11|alt_counter_stratix:wysi_counter                                                                                         ;
;          |fsfb_calc:i_fsfb_calc|                                                                  ; 956 (0)     ; 612          ; 7296        ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 344 (0)      ; 286 (0)           ; 326 (0)          ; 307 (0)         ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc                                                                                                                                                                                                                       ;
;             |fsfb_io_controller:i_fsfb_io_controller|                                             ; 207 (195)   ; 92           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 115 (115)    ; 3 (3)             ; 89 (77)          ; 76 (64)         ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller                                                                                                                                                                               ;
;                |lpm_counter:ctrl_rd_addr_rtl_10|                                                  ; 6 (0)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|lpm_counter:ctrl_rd_addr_rtl_10                                                                                                                                               ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 6 (6)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|lpm_counter:ctrl_rd_addr_rtl_10|alt_counter_stratix:wysi_counter                                                                                                              ;
;                |lpm_counter:wr_addr_rtl_9|                                                        ; 6 (0)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|lpm_counter:wr_addr_rtl_9                                                                                                                                                     ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 6 (6)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|lpm_counter:wr_addr_rtl_9|alt_counter_stratix:wysi_counter                                                                                                                    ;
;             |fsfb_processor:i_fsfb_processor|                                                     ; 749 (65)    ; 520          ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 229 (34)     ; 283 (0)           ; 237 (31)         ; 231 (0)         ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor                                                                                                                                                                                       ;
;                |fsfb_proc_pidz:i_fsfb_proc_pidz|                                                  ; 630 (597)   ; 456          ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 174 (141)    ; 282 (282)         ; 174 (174)        ; 201 (168)       ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz                                                                                                                                                       ;
;                   |fsfb_calc_adder65:i_dz_add|                                                    ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 1 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder65:i_dz_add                                                                                                                            ;
;                      |lpm_add_sub:lpm_add_sub_component|                                          ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 1 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder65:i_dz_add|lpm_add_sub:lpm_add_sub_component                                                                                          ;
;                         |addcore:adder|                                                           ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 1 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder65:i_dz_add|lpm_add_sub:lpm_add_sub_component|addcore:adder                                                                            ;
;                            |addcore:first_seg_adder|                                              ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 1 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder65:i_dz_add|lpm_add_sub:lpm_add_sub_component|addcore:adder|addcore:first_seg_adder                                                    ;
;                               |a_csnbuffer:result_node|                                           ; 1 (1)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 1 (1)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder65:i_dz_add|lpm_add_sub:lpm_add_sub_component|addcore:adder|addcore:first_seg_adder|a_csnbuffer:result_node                            ;
;                   |fsfb_calc_adder65:i_pi_add|                                                    ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 1 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder65:i_pi_add                                                                                                                            ;
;                      |lpm_add_sub:lpm_add_sub_component|                                          ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 1 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder65:i_pi_add|lpm_add_sub:lpm_add_sub_component                                                                                          ;
;                         |addcore:adder|                                                           ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 1 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder65:i_pi_add|lpm_add_sub:lpm_add_sub_component|addcore:adder                                                                            ;
;                            |addcore:first_seg_adder|                                              ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 1 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder65:i_pi_add|lpm_add_sub:lpm_add_sub_component|addcore:adder|addcore:first_seg_adder                                                    ;
;                               |a_csnbuffer:result_node|                                           ; 1 (1)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 1 (1)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder65:i_pi_add|lpm_add_sub:lpm_add_sub_component|addcore:adder|addcore:first_seg_adder|a_csnbuffer:result_node                            ;
;                   |fsfb_calc_adder66:i_pidz_add|                                                  ; 31 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder66:i_pidz_add                                                                                                                          ;
;                      |lpm_add_sub:lpm_add_sub_component|                                          ; 31 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder66:i_pidz_add|lpm_add_sub:lpm_add_sub_component                                                                                        ;
;                         |addcore:adder|                                                           ; 31 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder66:i_pidz_add|lpm_add_sub:lpm_add_sub_component|addcore:adder                                                                          ;
;                            |addcore:first_seg_adder|                                              ; 31 (0)      ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder66:i_pidz_add|lpm_add_sub:lpm_add_sub_component|addcore:adder|addcore:first_seg_adder                                                  ;
;                               |a_csnbuffer:result_node|                                           ; 31 (31)     ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; 31 (31)         ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_adder66:i_pidz_add|lpm_add_sub:lpm_add_sub_component|addcore:adder|addcore:first_seg_adder|a_csnbuffer:result_node                          ;
;                   |fsfb_calc_multiplier:i_coeff_mult|                                             ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult                                                                                                                     ;
;                      |lpm_mult:lpm_mult_component|                                                ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component                                                                                         ;
;                         |mult_5nr:auto_generated|                                                 ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated                                                                 ;
;                |fsfb_proc_ramp:i_fsfb_proc_ramp|                                                  ; 54 (54)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 1 (1)             ; 32 (32)          ; 30 (30)         ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp                                                                                                                                                       ;
;             |fsfb_queue:i_fsfb_queue_bank0|                                                       ; 0 (0)       ; 0            ; 3648        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank0                                                                                                                                                                                         ;
;                |alt3pram:alt3pram_component|                                                      ; 0 (0)       ; 0            ; 3648        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank0|alt3pram:alt3pram_component                                                                                                                                                             ;
;                   |altdpram:altdpram_component1|                                                  ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                                                ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                                           ;
;                         |altsyncram_bdf1:auto_generated|                                          ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_bdf1:auto_generated                                                                            ;
;                   |altdpram:altdpram_component2|                                                  ; 0 (0)       ; 0            ; 1600        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                                                ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 1600        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                                           ;
;                         |altsyncram_bdf1:auto_generated|                                          ; 0 (0)       ; 0            ; 1600        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_bdf1:auto_generated                                                                            ;
;             |fsfb_queue:i_fsfb_queue_bank1|                                                       ; 0 (0)       ; 0            ; 3648        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank1                                                                                                                                                                                         ;
;                |alt3pram:alt3pram_component|                                                      ; 0 (0)       ; 0            ; 3648        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank1|alt3pram:alt3pram_component                                                                                                                                                             ;
;                   |altdpram:altdpram_component1|                                                  ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                                                ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                                           ;
;                         |altsyncram_bdf1:auto_generated|                                          ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_bdf1:auto_generated                                                                            ;
;                   |altdpram:altdpram_component2|                                                  ; 0 (0)       ; 0            ; 1600        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                                                ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 1600        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                                           ;
;                         |altsyncram_bdf1:auto_generated|                                          ; 0 (0)       ; 0            ; 1600        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_bdf1:auto_generated                                                                            ;
;          |fsfb_ctrl:i_fsfb_ctrl|                                                                  ; 30 (30)     ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 17 (17)          ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_ctrl:i_fsfb_ctrl                                                                                                                                                                                                                       ;
;          |offset_ctrl:i_offset_ctrl|                                                              ; 38 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 7 (0)             ; 25 (0)           ; 5 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl                                                                                                                                                                                                                   ;
;             |offset_clk_domain_crosser:i_offset_clk_domain_crosser|                               ; 7 (7)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser                                                                                                                                                             ;
;             |offset_spi_if:i_offset_spi_if|                                                       ; 31 (31)     ; 25           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if                                                                                                                                                                                     ;
;          |sa_bias_ctrl:i_sa_bias_ctrl|                                                            ; 38 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (0)        ; 6 (0)             ; 26 (0)           ; 5 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|sa_bias_ctrl:i_sa_bias_ctrl                                                                                                                                                                                                                 ;
;             |sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|                             ; 7 (7)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser                                                                                                                                                         ;
;             |sa_bias_spi_if:i_sa_bias_spi_if|                                                     ; 31 (31)     ; 25           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 24 (24)          ; 5 (5)           ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if                                                                                                                                                                                 ;
;       |wbs_fb_data:i_wbs_fb_data|                                                                 ; 1538 (11)   ; 1066         ; 9088        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 472 (11)     ; 539 (0)           ; 527 (0)          ; 160 (0)         ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data                                                                                                                                                                                                                                                       ;
;          |adc_offset_banks_admin:i_adc_offset_banks_admin|                                        ; 81 (81)     ; 34           ; 896         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (47)      ; 31 (31)           ; 3 (3)            ; 32 (32)         ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin                                                                                                                                                                                                       ;
;             |wbs_fb_storage:i_adc_offset_bank_ch0|                                                ; 0 (0)       ; 0            ; 896         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0                                                                                                                                                                  ;
;                |alt3pram:alt3pram_component|                                                      ; 0 (0)       ; 0            ; 896         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component                                                                                                                                      ;
;                   |altdpram:altdpram_component2|                                                  ; 0 (0)       ; 0            ; 896         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                         ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 896         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                    ;
;                         |altsyncram_9df1:auto_generated|                                          ; 0 (0)       ; 0            ; 896         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated                                                     ;
;          |d_banks_admin:i_d_banks_admin|                                                          ; 80 (80)     ; 34           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (46)      ; 31 (31)           ; 3 (3)            ; 32 (32)         ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|d_banks_admin:i_d_banks_admin                                                                                                                                                                                                                         ;
;             |wbs_fb_storage:i_d_bank_ch0|                                                         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|d_banks_admin:i_d_banks_admin|wbs_fb_storage:i_d_bank_ch0                                                                                                                                                                                             ;
;                |alt3pram:alt3pram_component|                                                      ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|d_banks_admin:i_d_banks_admin|wbs_fb_storage:i_d_bank_ch0|alt3pram:alt3pram_component                                                                                                                                                                 ;
;                   |altdpram:altdpram_component2|                                                  ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|d_banks_admin:i_d_banks_admin|wbs_fb_storage:i_d_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                                                    ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|d_banks_admin:i_d_banks_admin|wbs_fb_storage:i_d_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                                               ;
;                         |altsyncram_9df1:auto_generated|                                          ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|d_banks_admin:i_d_banks_admin|wbs_fb_storage:i_d_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated                                                                                ;
;          |i_banks_admin:i_i_banks_admin|                                                          ; 78 (78)     ; 34           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (44)      ; 31 (31)           ; 3 (3)            ; 32 (32)         ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|i_banks_admin:i_i_banks_admin                                                                                                                                                                                                                         ;
;             |wbs_fb_storage:i_i_bank_ch0|                                                         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|i_banks_admin:i_i_banks_admin|wbs_fb_storage:i_i_bank_ch0                                                                                                                                                                                             ;
;                |alt3pram:alt3pram_component|                                                      ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|i_banks_admin:i_i_banks_admin|wbs_fb_storage:i_i_bank_ch0|alt3pram:alt3pram_component                                                                                                                                                                 ;
;                   |altdpram:altdpram_component2|                                                  ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|i_banks_admin:i_i_banks_admin|wbs_fb_storage:i_i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                                                    ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|i_banks_admin:i_i_banks_admin|wbs_fb_storage:i_i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                                               ;
;                         |altsyncram_9df1:auto_generated|                                          ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|i_banks_admin:i_i_banks_admin|wbs_fb_storage:i_i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated                                                                                ;
;          |misc_banks_admin:i_misc_banks_admin|                                                    ; 1129 (1129) ; 896          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 233 (233)    ; 384 (384)         ; 512 (512)        ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin                                                                                                                                                                                                                   ;
;          |p_banks_admin:i_p_banks_admin|                                                          ; 80 (80)     ; 34           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 46 (46)      ; 31 (31)           ; 3 (3)            ; 32 (32)         ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|p_banks_admin:i_p_banks_admin                                                                                                                                                                                                                         ;
;             |wbs_fb_storage:i_p_bank_ch0|                                                         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|p_banks_admin:i_p_banks_admin|wbs_fb_storage:i_p_bank_ch0                                                                                                                                                                                             ;
;                |alt3pram:alt3pram_component|                                                      ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|p_banks_admin:i_p_banks_admin|wbs_fb_storage:i_p_bank_ch0|alt3pram:alt3pram_component                                                                                                                                                                 ;
;                   |altdpram:altdpram_component2|                                                  ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|p_banks_admin:i_p_banks_admin|wbs_fb_storage:i_p_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                                                    ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|p_banks_admin:i_p_banks_admin|wbs_fb_storage:i_p_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                                               ;
;                         |altsyncram_9df1:auto_generated|                                          ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|p_banks_admin:i_p_banks_admin|wbs_fb_storage:i_p_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated                                                                                ;
;          |z_banks_admin:i_z_banks_admin|                                                          ; 79 (79)     ; 34           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 45 (45)      ; 31 (31)           ; 3 (3)            ; 32 (32)         ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|z_banks_admin:i_z_banks_admin                                                                                                                                                                                                                         ;
;             |wbs_fb_storage:i_z_bank_ch0|                                                         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|z_banks_admin:i_z_banks_admin|wbs_fb_storage:i_z_bank_ch0                                                                                                                                                                                             ;
;                |alt3pram:alt3pram_component|                                                      ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|z_banks_admin:i_z_banks_admin|wbs_fb_storage:i_z_bank_ch0|alt3pram:alt3pram_component                                                                                                                                                                 ;
;                   |altdpram:altdpram_component2|                                                  ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|z_banks_admin:i_z_banks_admin|wbs_fb_storage:i_z_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                                                    ;
;                      |altsyncram:ram_block|                                                       ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|z_banks_admin:i_z_banks_admin|wbs_fb_storage:i_z_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                                               ;
;                         |altsyncram_9df1:auto_generated|                                          ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|z_banks_admin:i_z_banks_admin|wbs_fb_storage:i_z_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated                                                                                ;
;       |wbs_frame_data:i_wbs_frame_data|                                                           ; 284 (284)   ; 80           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 204 (204)    ; 8 (8)             ; 72 (72)          ; 50 (50)         ; |readout_card|flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data                                                                                                                                                                                                                                                 ;
;    |frame_timing:i_frame_timing|                                                                  ; 951 (0)     ; 335          ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 616 (0)      ; 115 (0)           ; 220 (0)          ; 512 (0)         ; |readout_card|frame_timing:i_frame_timing                                                                                                                                                                                                                                                                           ;
;       |frame_timing_core:ftc|                                                                     ; 604 (540)   ; 77           ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 527 (527)    ; 1 (1)             ; 76 (12)          ; 512 (448)       ; |readout_card|frame_timing:i_frame_timing|frame_timing_core:ftc                                                                                                                                                                                                                                                     ;
;          |lpm_counter:frame_count_int_rtl_3|                                                      ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |readout_card|frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_counter:frame_count_int_rtl_3                                                                                                                                                                                                                   ;
;             |alt_counter_stratix:wysi_counter|                                                    ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |readout_card|frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_counter:frame_count_int_rtl_3|alt_counter_stratix:wysi_counter                                                                                                                                                                                  ;
;          |lpm_counter:row_count_int_rtl_2|                                                        ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |readout_card|frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_counter:row_count_int_rtl_2                                                                                                                                                                                                                     ;
;             |alt_counter_stratix:wysi_counter|                                                    ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |readout_card|frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_counter:row_count_int_rtl_2|alt_counter_stratix:wysi_counter                                                                                                                                                                                    ;
;          |lpm_mult:mult_rtl_12|                                                                   ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:mult_rtl_12                                                                                                                                                                                                                                ;
;             |mult_hh01:auto_generated|                                                            ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:mult_rtl_12|mult_hh01:auto_generated                                                                                                                                                                                                       ;
;       |frame_timing_wbs:wbi|                                                                      ; 347 (187)   ; 258          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 89 (89)      ; 114 (53)          ; 144 (45)         ; 0 (0)           ; |readout_card|frame_timing:i_frame_timing|frame_timing_wbs:wbi                                                                                                                                                                                                                                                      ;
;          |reg:address_on_delay_reg|                                                               ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; 0 (0)           ; |readout_card|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:address_on_delay_reg                                                                                                                                                                                                                             ;
;          |reg:feedback_delay_reg|                                                                 ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 1 (1)            ; 0 (0)           ; |readout_card|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:feedback_delay_reg                                                                                                                                                                                                                               ;
;          |reg:resync_req_reg|                                                                     ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |readout_card|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:resync_req_reg                                                                                                                                                                                                                                   ;
;          |reg:sample_delay_reg|                                                                   ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |readout_card|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:sample_delay_reg                                                                                                                                                                                                                                 ;
;          |reg:sample_num_reg|                                                                     ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0 (0)           ; |readout_card|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:sample_num_reg                                                                                                                                                                                                                                   ;
;    |fw_rev:fw_rev_slave|                                                                          ; 4 (4)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; |readout_card|fw_rev:fw_rev_slave                                                                                                                                                                                                                                                                                   ;
;    |leds:i_LED|                                                                                   ; 13 (13)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 4 (4)             ; 3 (3)            ; 0 (0)           ; |readout_card|leds:i_LED                                                                                                                                                                                                                                                                                            ;
;    |rc_pll:i_rc_pll|                                                                              ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|rc_pll:i_rc_pll                                                                                                                                                                                                                                                                                       ;
;       |altpll:altpll_component|                                                                   ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|rc_pll:i_rc_pll|altpll:altpll_component                                                                                                                                                                                                                                                               ;
;    |sld_hub:sld_hub_inst|                                                                         ; 101 (27)    ; 71           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 30 (21)      ; 16 (1)            ; 55 (5)           ; 5 (0)           ; |readout_card|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                                  ;
;       |lpm_decode:instruction_decoder|                                                            ; 5 (0)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; |readout_card|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                                                                                   ;
;          |decode_bje:auto_generated|                                                              ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; |readout_card|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_bje:auto_generated                                                                                                                                                                                                                         ;
;       |lpm_shiftreg:jtag_ir_register|                                                             ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; 0 (0)           ; |readout_card|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                                                                                    ;
;       |sld_dffex:BROADCAST|                                                                       ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                                                                              ;
;       |sld_dffex:IRF_ENA_0|                                                                       ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                                                                              ;
;       |sld_dffex:IRF_ENA|                                                                         ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; |readout_card|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                                                                                ;
;       |sld_dffex:IRSR|                                                                            ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; |readout_card|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                                                                                   ;
;       |sld_dffex:RESET|                                                                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                                                                                  ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                                  ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; |readout_card|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                                                                                         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                         ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; |readout_card|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                                                                                                ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                 ; 21 (21)     ; 19           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; |readout_card|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                                                                                        ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                   ; 16 (16)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; 5 (5)           ; |readout_card|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                                                                                          ;
;    |sld_signaltap:auto_signaltap_0|                                                               ; 1101 (211)  ; 1029         ; 933888      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 72 (2)       ; 539 (117)         ; 490 (92)         ; 61 (0)          ; |readout_card|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                        ;
;       |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0            ; 933888      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                        ;
;          |altsyncram_ns82:auto_generated|                                                         ; 0 (0)       ; 0            ; 933888      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ns82:auto_generated                                                                                                                                                                                         ;
;       |sld_acquisition_buffer:sld_acquisition_buffer_inst|                                        ; 29 (2)      ; 27           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (1)        ; 13 (0)            ; 14 (1)           ; 14 (0)          ; |readout_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst                                                                                                                                                                                                                     ;
;          |lpm_counter:\write_address_non_zero_gen:write_pointer_counter|                          ; 14 (14)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 14 (14)         ; |readout_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter                                                                                                                                                       ;
;          |lpm_ff:\gen_non_zero_sample_depth:trigger_address_register|                             ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_ff:\gen_non_zero_sample_depth:trigger_address_register                                                                                                                                                          ;
;       |sld_ela_control:ela_control|                                                               ; 673 (7)     ; 624          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 49 (7)       ; 406 (0)           ; 218 (0)          ; 26 (0)          ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control                                                                                                                                                                                                                                            ;
;          |lpm_shiftreg:trigger_config_deserialize|                                                ; 22 (22)     ; 22           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 13 (13)          ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                    ;
;          |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 605 (0)     ; 567          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 38 (0)       ; 397 (0)           ; 170 (0)          ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                     ;
;             |lpm_shiftreg:trigger_condition_deserialize|                                          ; 342 (342)   ; 342          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 286 (286)         ; 56 (56)          ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                          ;
;             |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 263 (38)    ; 225          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 38 (38)      ; 111 (0)           ; 114 (0)          ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                      ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                ;
;          |sld_ela_level_seq_mgr:ela_level_seq_mgr|                                                ; 5 (5)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr                                                                                                                                                                                                    ;
;          |sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|                            ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1                                                                                                                                                                                ;
;             |lpm_counter:post_trigger_counter|                                                    ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|lpm_counter:post_trigger_counter                                                                                                                                               ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|lpm_counter:post_trigger_counter|alt_counter_stratix:wysi_counter                                                                                                              ;
;          |sld_ela_seg_state_machine:sm2|                                                          ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2                                                                                                                                                                                                              ;
;          |sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|                         ; 15 (1)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 14 (1)           ; 13 (0)          ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr                                                                                                                                                                             ;
;             |lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|                         ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare                                                                                                                 ;
;                |comptree:comparator|                                                              ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator                                                                                             ;
;                   |cmpchain:cmp_end|                                                              ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end                                                                            ;
;                      |comptree:comp|                                                              ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp                                                              ;
;                         |comptree:sub_comptree|                                                   ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                                        ;
;                            |comptree:sub_comptree|                                                ; 1 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|comptree:sub_comptree                  ;
;                               |cmpchain:cmp_end|                                                  ; 1 (1)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|comptree:sub_comptree|cmpchain:cmp_end ;
;             |lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|                         ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter                                                                                                                 ;
;          |sld_ela_state_machine:sm1|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1                                                                                                                                                                                                                  ;
;       |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 170 (8)     ; 161          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 161 (0)          ; 21 (0)          ; |readout_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                       ;
;          |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 8 (0)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 7 (0)            ; 8 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                             ;
;             |alt_counter_stratix:wysi_counter|                                                    ; 8 (8)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 8 (8)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|alt_counter_stratix:wysi_counter                                                                                            ;
;          |lpm_counter:read_pointer_counter|                                                       ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |readout_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                      ;
;             |alt_counter_stratix:wysi_counter|                                                    ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |readout_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter                                                                                                                     ;
;          |lpm_shiftreg:info_data_shift_out|                                                       ; 27 (27)     ; 27           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                      ;
;          |lpm_shiftreg:ram_data_shift_out|                                                        ; 114 (114)   ; 114          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 114 (114)        ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                       ;
;       |sld_rom_sr:crc_rom_sr|                                                                     ; 18 (18)     ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 5 (5)            ; 0 (0)           ; |readout_card|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                  ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; adc2_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_spare        ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_in2           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_in3           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw3           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; card_id           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_in1           ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd          ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_sync         ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk             ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]        ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]        ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]        ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[0]       ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[10]      ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[11]      ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[12]      ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[13]      ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[1]       ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[2]       ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[3]       ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[4]       ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[5]       ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[6]       ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[7]       ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[8]       ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_dat[9]       ; Input    ; OFF           ; OFF           ; OFF                   ; --                      ; --                                     ; --                              ; OFF                            ; --  ; --   ; --                         ;
; adc1_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc2_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc3_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc4_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc5_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc6_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc7_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc8_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[7]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[6]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[5]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[4]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[3]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[2]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[1]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[0]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[7]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[6]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[5]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[4]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[3]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[2]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[1]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[0]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[7] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[6] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[5] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[4] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[3] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[2] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[1] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[0] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_txa          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_txb          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_dir1          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_out1          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_dir2          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_out2          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_dir3          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_out3          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; wdog              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[31]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[30]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[29]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[28]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[27]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[26]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[25]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[24]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[23]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[22]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[21]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[20]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[19]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[18]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[17]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[16]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[15]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[14]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[13]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[12]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[11]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[10]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[9]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[8]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[7]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[6]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[5]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[4]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[3]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[2]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[1]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[0]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc1_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc2_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc3_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc4_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc5_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc6_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc7_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc8_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; adc2_dat[13]                                                                                                                                                                                                  ;                   ;         ;
; adc2_dat[12]                                                                                                                                                                                                  ;                   ;         ;
; adc2_dat[11]                                                                                                                                                                                                  ;                   ;         ;
; adc2_dat[10]                                                                                                                                                                                                  ;                   ;         ;
; adc2_dat[9]                                                                                                                                                                                                   ;                   ;         ;
; adc2_dat[8]                                                                                                                                                                                                   ;                   ;         ;
; adc2_dat[7]                                                                                                                                                                                                   ;                   ;         ;
; adc2_dat[6]                                                                                                                                                                                                   ;                   ;         ;
; adc2_dat[5]                                                                                                                                                                                                   ;                   ;         ;
; adc2_dat[4]                                                                                                                                                                                                   ;                   ;         ;
; adc2_dat[3]                                                                                                                                                                                                   ;                   ;         ;
; adc2_dat[2]                                                                                                                                                                                                   ;                   ;         ;
; adc2_dat[1]                                                                                                                                                                                                   ;                   ;         ;
; adc2_dat[0]                                                                                                                                                                                                   ;                   ;         ;
; adc3_dat[13]                                                                                                                                                                                                  ;                   ;         ;
; adc3_dat[12]                                                                                                                                                                                                  ;                   ;         ;
; adc3_dat[11]                                                                                                                                                                                                  ;                   ;         ;
; adc3_dat[10]                                                                                                                                                                                                  ;                   ;         ;
; adc3_dat[9]                                                                                                                                                                                                   ;                   ;         ;
; adc3_dat[8]                                                                                                                                                                                                   ;                   ;         ;
; adc3_dat[7]                                                                                                                                                                                                   ;                   ;         ;
; adc3_dat[6]                                                                                                                                                                                                   ;                   ;         ;
; adc3_dat[5]                                                                                                                                                                                                   ;                   ;         ;
; adc3_dat[4]                                                                                                                                                                                                   ;                   ;         ;
; adc3_dat[3]                                                                                                                                                                                                   ;                   ;         ;
; adc3_dat[2]                                                                                                                                                                                                   ;                   ;         ;
; adc3_dat[1]                                                                                                                                                                                                   ;                   ;         ;
; adc3_dat[0]                                                                                                                                                                                                   ;                   ;         ;
; adc4_dat[13]                                                                                                                                                                                                  ;                   ;         ;
; adc4_dat[12]                                                                                                                                                                                                  ;                   ;         ;
; adc4_dat[11]                                                                                                                                                                                                  ;                   ;         ;
; adc4_dat[10]                                                                                                                                                                                                  ;                   ;         ;
; adc4_dat[9]                                                                                                                                                                                                   ;                   ;         ;
; adc4_dat[8]                                                                                                                                                                                                   ;                   ;         ;
; adc4_dat[7]                                                                                                                                                                                                   ;                   ;         ;
; adc4_dat[6]                                                                                                                                                                                                   ;                   ;         ;
; adc4_dat[5]                                                                                                                                                                                                   ;                   ;         ;
; adc4_dat[4]                                                                                                                                                                                                   ;                   ;         ;
; adc4_dat[3]                                                                                                                                                                                                   ;                   ;         ;
; adc4_dat[2]                                                                                                                                                                                                   ;                   ;         ;
; adc4_dat[1]                                                                                                                                                                                                   ;                   ;         ;
; adc4_dat[0]                                                                                                                                                                                                   ;                   ;         ;
; adc5_dat[13]                                                                                                                                                                                                  ;                   ;         ;
; adc5_dat[12]                                                                                                                                                                                                  ;                   ;         ;
; adc5_dat[11]                                                                                                                                                                                                  ;                   ;         ;
; adc5_dat[10]                                                                                                                                                                                                  ;                   ;         ;
; adc5_dat[9]                                                                                                                                                                                                   ;                   ;         ;
; adc5_dat[8]                                                                                                                                                                                                   ;                   ;         ;
; adc5_dat[7]                                                                                                                                                                                                   ;                   ;         ;
; adc5_dat[6]                                                                                                                                                                                                   ;                   ;         ;
; adc5_dat[5]                                                                                                                                                                                                   ;                   ;         ;
; adc5_dat[4]                                                                                                                                                                                                   ;                   ;         ;
; adc5_dat[3]                                                                                                                                                                                                   ;                   ;         ;
; adc5_dat[2]                                                                                                                                                                                                   ;                   ;         ;
; adc5_dat[1]                                                                                                                                                                                                   ;                   ;         ;
; adc5_dat[0]                                                                                                                                                                                                   ;                   ;         ;
; adc6_dat[13]                                                                                                                                                                                                  ;                   ;         ;
; adc6_dat[12]                                                                                                                                                                                                  ;                   ;         ;
; adc6_dat[11]                                                                                                                                                                                                  ;                   ;         ;
; adc6_dat[10]                                                                                                                                                                                                  ;                   ;         ;
; adc6_dat[9]                                                                                                                                                                                                   ;                   ;         ;
; adc6_dat[8]                                                                                                                                                                                                   ;                   ;         ;
; adc6_dat[7]                                                                                                                                                                                                   ;                   ;         ;
; adc6_dat[6]                                                                                                                                                                                                   ;                   ;         ;
; adc6_dat[5]                                                                                                                                                                                                   ;                   ;         ;
; adc6_dat[4]                                                                                                                                                                                                   ;                   ;         ;
; adc6_dat[3]                                                                                                                                                                                                   ;                   ;         ;
; adc6_dat[2]                                                                                                                                                                                                   ;                   ;         ;
; adc6_dat[1]                                                                                                                                                                                                   ;                   ;         ;
; adc6_dat[0]                                                                                                                                                                                                   ;                   ;         ;
; adc7_dat[13]                                                                                                                                                                                                  ;                   ;         ;
; adc7_dat[12]                                                                                                                                                                                                  ;                   ;         ;
; adc7_dat[11]                                                                                                                                                                                                  ;                   ;         ;
; adc7_dat[10]                                                                                                                                                                                                  ;                   ;         ;
; adc7_dat[9]                                                                                                                                                                                                   ;                   ;         ;
; adc7_dat[8]                                                                                                                                                                                                   ;                   ;         ;
; adc7_dat[7]                                                                                                                                                                                                   ;                   ;         ;
; adc7_dat[6]                                                                                                                                                                                                   ;                   ;         ;
; adc7_dat[5]                                                                                                                                                                                                   ;                   ;         ;
; adc7_dat[4]                                                                                                                                                                                                   ;                   ;         ;
; adc7_dat[3]                                                                                                                                                                                                   ;                   ;         ;
; adc7_dat[2]                                                                                                                                                                                                   ;                   ;         ;
; adc7_dat[1]                                                                                                                                                                                                   ;                   ;         ;
; adc7_dat[0]                                                                                                                                                                                                   ;                   ;         ;
; adc8_dat[13]                                                                                                                                                                                                  ;                   ;         ;
; adc8_dat[12]                                                                                                                                                                                                  ;                   ;         ;
; adc8_dat[11]                                                                                                                                                                                                  ;                   ;         ;
; adc8_dat[10]                                                                                                                                                                                                  ;                   ;         ;
; adc8_dat[9]                                                                                                                                                                                                   ;                   ;         ;
; adc8_dat[8]                                                                                                                                                                                                   ;                   ;         ;
; adc8_dat[7]                                                                                                                                                                                                   ;                   ;         ;
; adc8_dat[6]                                                                                                                                                                                                   ;                   ;         ;
; adc8_dat[5]                                                                                                                                                                                                   ;                   ;         ;
; adc8_dat[4]                                                                                                                                                                                                   ;                   ;         ;
; adc8_dat[3]                                                                                                                                                                                                   ;                   ;         ;
; adc8_dat[2]                                                                                                                                                                                                   ;                   ;         ;
; adc8_dat[1]                                                                                                                                                                                                   ;                   ;         ;
; adc8_dat[0]                                                                                                                                                                                                   ;                   ;         ;
; adc1_ovr                                                                                                                                                                                                      ;                   ;         ;
; adc2_ovr                                                                                                                                                                                                      ;                   ;         ;
; adc3_ovr                                                                                                                                                                                                      ;                   ;         ;
; adc4_ovr                                                                                                                                                                                                      ;                   ;         ;
; adc5_ovr                                                                                                                                                                                                      ;                   ;         ;
; adc6_ovr                                                                                                                                                                                                      ;                   ;         ;
; adc7_ovr                                                                                                                                                                                                      ;                   ;         ;
; adc8_ovr                                                                                                                                                                                                      ;                   ;         ;
; adc1_rdy                                                                                                                                                                                                      ;                   ;         ;
; adc2_rdy                                                                                                                                                                                                      ;                   ;         ;
; adc3_rdy                                                                                                                                                                                                      ;                   ;         ;
; adc4_rdy                                                                                                                                                                                                      ;                   ;         ;
; adc5_rdy                                                                                                                                                                                                      ;                   ;         ;
; adc6_rdy                                                                                                                                                                                                      ;                   ;         ;
; adc7_rdy                                                                                                                                                                                                      ;                   ;         ;
; adc8_rdy                                                                                                                                                                                                      ;                   ;         ;
; lvds_spare                                                                                                                                                                                                    ;                   ;         ;
; ttl_in2                                                                                                                                                                                                       ;                   ;         ;
; ttl_in3                                                                                                                                                                                                       ;                   ;         ;
; dip_sw3                                                                                                                                                                                                       ;                   ;         ;
; dip_sw4                                                                                                                                                                                                       ;                   ;         ;
; card_id                                                                                                                                                                                                       ;                   ;         ;
; ttl_in1                                                                                                                                                                                                       ;                   ;         ;
;      - rst                                                                                                                                                                                                    ; 0                 ; ON      ;
; rst_n                                                                                                                                                                                                         ;                   ;         ;
;      - rst                                                                                                                                                                                                    ; 0                 ; ON      ;
; lvds_cmd                                                                                                                                                                                                      ;                   ;         ;
;      - mictor[9]                                                                                                                                                                                              ; 0                 ; ON      ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp                                                                                                                             ; 0                 ; ON      ;
; lvds_sync                                                                                                                                                                                                     ;                   ;         ;
;      - mictor[8]                                                                                                                                                                                              ; 1                 ; ON      ;
;      - frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp                                                                                                                                            ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[106]                                                                                                                                                 ; 1                 ; ON      ;
; inclk                                                                                                                                                                                                         ;                   ;         ;
; slot_id[2]                                                                                                                                                                                                    ;                   ;         ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~817                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:tmp_word1|reg_o[24]                                                                                                                              ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[0]~30                                                                                                                                                                         ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[3]~203                                                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[1]~204                                                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[7]~19                                                                                                                                                                         ; 1                 ; ON      ;
; slot_id[3]                                                                                                                                                                                                    ;                   ;         ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~817                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:tmp_word1|reg_o[24]                                                                                                                              ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[0]~30                                                                                                                                                                         ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[3]~203                                                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[1]~204                                                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[7]~19                                                                                                                                                                         ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[2]~20                                                                                                                                                                         ; 1                 ; ON      ;
; slot_id[1]                                                                                                                                                                                                    ;                   ;         ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~817                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:tmp_word1|reg_o[24]                                                                                                                              ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[0]~30                                                                                                                                                                         ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[3]~203                                                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[1]~204                                                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[7]~19                                                                                                                                                                         ; 1                 ; ON      ;
;      - dispatch:i_dispatch|card[2]~20                                                                                                                                                                         ; 1                 ; ON      ;
; slot_id[0]                                                                                                                                                                                                    ;                   ;         ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|cmd_valid~817                                                                                                                                        ; 0                 ; ON      ;
;      - dispatch:i_dispatch|card[0]~30                                                                                                                                                                         ; 0                 ; ON      ;
;      - dispatch:i_dispatch|card[3]~203                                                                                                                                                                        ; 0                 ; ON      ;
;      - dispatch:i_dispatch|card[1]~204                                                                                                                                                                        ; 0                 ; ON      ;
;      - dispatch:i_dispatch|card[2]~20                                                                                                                                                                         ; 0                 ; ON      ;
; adc1_dat[0]                                                                                                                                                                                                   ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a8  ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a0  ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~12                                                 ; 1                 ; OFF     ;
; adc1_dat[10]                                                                                                                                                                                                  ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~22                                                 ; 0                 ; OFF     ;
; adc1_dat[11]                                                                                                                                                                                                  ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~23                                                 ; 1                 ; OFF     ;
; adc1_dat[12]                                                                                                                                                                                                  ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~24                                                 ; 1                 ; OFF     ;
; adc1_dat[13]                                                                                                                                                                                                  ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~25                                                 ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a15 ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a7  ; 1                 ; OFF     ;
; adc1_dat[1]                                                                                                                                                                                                   ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a9  ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a1  ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~13                                                 ; 1                 ; OFF     ;
; adc1_dat[2]                                                                                                                                                                                                   ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a10 ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a2  ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~14                                                 ; 0                 ; OFF     ;
; adc1_dat[3]                                                                                                                                                                                                   ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a11 ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a3  ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~15                                                 ; 1                 ; OFF     ;
; adc1_dat[4]                                                                                                                                                                                                   ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~16                                                 ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a12 ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a4  ; 1                 ; OFF     ;
; adc1_dat[5]                                                                                                                                                                                                   ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~17                                                 ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a13 ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a5  ; 1                 ; OFF     ;
; adc1_dat[6]                                                                                                                                                                                                   ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~18                                                 ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a14 ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ram_block1a6  ; 1                 ; OFF     ;
; adc1_dat[7]                                                                                                                                                                                                   ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~19                                                 ; 1                 ; OFF     ;
; adc1_dat[8]                                                                                                                                                                                                   ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~20                                                 ; 1                 ; OFF     ;
; adc1_dat[9]                                                                                                                                                                                                   ;                   ;         ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~21                                                 ; 0                 ; OFF     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                       ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                               ; ELA_X0_Y28_N0 ; 607     ; Clock                     ; yes    ; Global clock         ; GCLK0            ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|counter:data_counter|count~13                                                                                                                                            ; LC_X30_Y32_N2 ; 13      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|crc_ena~1                                                                                                                                                                ; LC_X31_Y10_N2 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|crc_pres_state~21                                                                                                                                                        ; LC_X30_Y10_N2 ; 119     ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|data_shreg_ena                                                                                                                                                           ; LC_X34_Y10_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|data_word_count_ena~13                                                                                                                                                   ; LC_X31_Y32_N4 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|next_state.ready~0                                                                                                                                        ; LC_X42_Y9_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|pres_state~22                                                                                                                                             ; LC_X42_Y9_N8  ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|rx_buf_ena~28                                                                                                                                             ; LC_X42_Y9_N5  ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|rx_pres_state~23                                                                                                                                                         ; LC_X32_Y33_N9 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|rx_pres_state~27                                                                                                                                                         ; LC_X31_Y32_N2 ; 40      ; Write enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|temp0_ld~0                                                                                                                                                               ; LC_X32_Y33_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|temp1_ld~0                                                                                                                                                               ; LC_X32_Y33_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|counter:word_counter|count~117                                                                                                                                     ; LC_X14_Y36_N9 ; 14      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|crc_ena                                                                                                                                                            ; LC_X14_Y37_N9 ; 64      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|crc_pres_state~21                                                                                                                                                  ; LC_X14_Y35_N2 ; 104     ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|bit_count_ena                                                                                                                                     ; LC_X13_Y39_N8 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|item_counter~1                                                                                                                   ; LC_X7_Y36_N8  ; 32      ; Sync. load                ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|tx_ena~42                                                                                                                                         ; LC_X14_Y39_N3 ; 34      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx_rdy~4                                                                                                                                                      ; LC_X13_Y35_N7 ; 8       ; Write enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|reduce_or~22                                                                                                                                                       ; LC_X14_Y35_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|tx_pres_state~20                                                                                                                                                   ; LC_X18_Y36_N0 ; 17      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|word_count_ena~1                                                                                                                                                   ; LC_X13_Y36_N7 ; 14      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr_ena                                                                                                                                                                    ; LC_X38_Y34_N4 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|counter:addr_gen|count~13                                                                                                                                                   ; LC_X38_Y31_N1 ; 13      ; Sync. clear               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|reply_buf_wren_o~12                                                                                                                                                         ; LC_X36_Y33_N2 ; 5       ; Write enable              ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|us_timer:wdt|reduce_nor~0                                                                                                                                                   ; LC_X38_Y38_N7 ; 33      ; Sync. load                ; no     ; --                   ; --               ;
; dispatch:i_dispatch|pres_state~20                                                                                                                                                                                          ; LC_X34_Y36_N2 ; 67      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|delay_row_switch[3]                                                  ; LC_X41_Y32_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|i_control_outputs~0                                                  ; LC_X14_Y27_N7 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren                                                                 ; LC_X17_Y27_N8 ; 96      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~1                                                       ; LC_X17_Y27_N7 ; 3       ; Write enable              ; yes    ; Global clock         ; GCLK11           ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~1                                                       ; LC_X14_Y27_N4 ; 3       ; Write enable              ; yes    ; Global clock         ; GCLK4            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|shifted_adc_coadd_en[3]                                                    ; LC_X14_Y27_N4 ; 67      ; Sync. load                ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|decode_hha:decode2|eq_node[0]     ; LC_X14_Y23_N9 ; 8       ; Write enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|decode_hha:decode2|eq_node[1]     ; LC_X14_Y23_N8 ; 8       ; Write enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_manager_ctrl:i_raw_dat_manager_ctrl|i_ctrl_counter~0                                                                 ; LC_X33_Y30_N2 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_manager_ctrl:i_raw_dat_manager_ctrl|int_clr_raw_addr_index                                                           ; LC_X33_Y30_N7 ; 17      ; Sync. clear               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank0_o~1                                                                         ; LC_X42_Y30_N6 ; 2       ; Write enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank1_o~1                                                                         ; LC_X42_Y32_N4 ; 2       ; Write enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|read_shifter[2]                                                                                    ; LC_X41_Y32_N2 ; 25      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|sys_dat[32]                                                                                        ; LC_X42_Y31_N6 ; 33      ; Invert A                  ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|sys_dat_rdy_1d                                                                                     ; LC_X42_Y32_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[0]                                                        ; LC_X54_Y30_N7 ; 67      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[0]~_DUP_COMB                                              ; LC_X41_Y29_N3 ; 96      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]                                                        ; LC_X54_Y30_N6 ; 131     ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]                                                        ; LC_X54_Y30_N5 ; 67      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]                                                        ; LC_X64_Y30_N2 ; 131     ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]                                                        ; LC_X61_Y30_N2 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|ack_read_adc_offset_bank~4                                                                                                 ; LC_X33_Y35_N4 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wren_adc_offset_bank_ch0~1                                                                                                 ; LC_X38_Y27_N3 ; 1       ; Write enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|d_banks_admin:i_d_banks_admin|ack_read_d_bank~4                                                                                                                            ; LC_X19_Y39_N4 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|d_banks_admin:i_d_banks_admin|wren_d_bank_ch0~1                                                                                                                            ; LC_X42_Y29_N7 ; 1       ; Write enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|i_banks_admin:i_i_banks_admin|ack_read_i_bank~4                                                                                                                            ; LC_X34_Y38_N6 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|i_banks_admin:i_i_banks_admin|wren_i_bank_ch0~1                                                                                                                            ; LC_X42_Y29_N1 ; 1       ; Write enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[0]~390                                                                                                                            ; LC_X48_Y25_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[10]~54                                                                                                                            ; LC_X46_Y29_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[11]~56                                                                                                                            ; LC_X46_Y29_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[12]~373                                                                                                                           ; LC_X48_Y25_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[13]~383                                                                                                                           ; LC_X48_Y24_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[14]~405                                                                                                                           ; LC_X50_Y25_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[15]~406                                                                                                                           ; LC_X47_Y25_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[16]~403                                                                                                                           ; LC_X43_Y24_N6 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[17]~402                                                                                                                           ; LC_X43_Y24_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[18]~381                                                                                                                           ; LC_X43_Y24_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[19]~404                                                                                                                           ; LC_X43_Y25_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[1]~394                                                                                                                            ; LC_X48_Y25_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[20]~375                                                                                                                           ; LC_X48_Y25_N0 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[21]~379                                                                                                                           ; LC_X48_Y24_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[22]~400                                                                                                                           ; LC_X50_Y25_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[23]~401                                                                                                                           ; LC_X47_Y25_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[24]~398                                                                                                                           ; LC_X42_Y23_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[25]~397                                                                                                                           ; LC_X45_Y24_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[26]~377                                                                                                                           ; LC_X43_Y24_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[27]~399                                                                                                                           ; LC_X43_Y25_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[2]~393                                                                                                                            ; LC_X50_Y25_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[3]~396                                                                                                                            ; LC_X47_Y25_N7 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[4]~389                                                                                                                            ; LC_X45_Y23_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[5]~386                                                                                                                            ; LC_X45_Y23_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[6]~388                                                                                                                            ; LC_X45_Y24_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[7]~51                                                                                                                             ; LC_X46_Y28_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[8]~57                                                                                                                             ; LC_X41_Y25_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|wren[9]~55                                                                                                                             ; LC_X43_Y24_N1 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|p_banks_admin:i_p_banks_admin|ack_read_p_bank~73                                                                                                                           ; LC_X33_Y38_N2 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|p_banks_admin:i_p_banks_admin|wren_p_bank_ch0~1                                                                                                                            ; LC_X42_Y28_N8 ; 1       ; Write enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|z_banks_admin:i_z_banks_admin|ack_read_z_bank~4                                                                                                                            ; LC_X19_Y39_N3 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|z_banks_admin:i_z_banks_admin|wren_z_bank_ch0~1                                                                                                                            ; LC_X42_Y30_N3 ; 1       ; Write enable              ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|address_counter~2                                                                                                                                                    ; LC_X33_Y26_N3 ; 16      ; Sync. load                ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|address_counter~3                                                                                                                                                    ; LC_X33_Y26_N6 ; 9       ; Sync. load                ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|current_state~28                                                                                                                                                     ; LC_X35_Y26_N1 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|current_state~39                                                                                                                                                         ; LC_X13_Y21_N1 ; 55      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|enable_counters                                                                                                                                                          ; LC_X19_Y20_N5 ; 65      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|initialize_window_o                                                                                                                                                      ; LC_X18_Y30_N8 ; 49      ; Sync. load                ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|reduce_nor~1083                                                                                                                                                          ; LC_X17_Y16_N3 ; 44      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|row_count_new~0                                                                                                                                                          ; LC_X25_Y15_N2 ; 32      ; Sync. clear               ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|address_on_delay_wren~6                                                                                                                                                   ; LC_X38_Y20_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|feedback_delay_wren~5                                                                                                                                                     ; LC_X37_Y18_N8 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_wren~2                                                                                                                                                           ; LC_X37_Y18_N3 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|resync_req_wren~7                                                                                                                                                         ; LC_X37_Y20_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_wren~1                                                                                                                                                         ; LC_X37_Y18_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|sample_delay_wren~3                                                                                                                                                       ; LC_X35_Y22_N2 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|sample_num_wren~4                                                                                                                                                         ; LC_X37_Y20_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; inclk                                                                                                                                                                                                                      ; PIN_K17       ; 1       ; Clock                     ; no     ; --                   ; --               ;
; leds:i_LED|led_data[0]~2                                                                                                                                                                                                   ; LC_X35_Y30_N1 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; leds:i_LED|led_data[1]~1                                                                                                                                                                                                   ; LC_X36_Y30_N4 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; leds:i_LED|led_data[2]~0                                                                                                                                                                                                   ; LC_X35_Y30_N7 ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0                                                                                                                                                                              ; PLL_5         ; 3497    ; Clock                     ; yes    ; Global clock         ; GCLK12           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2                                                                                                                                                                              ; PLL_5         ; 85      ; Clock                     ; yes    ; Global clock         ; GCLK15           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3                                                                                                                                                                              ; PLL_5         ; 55      ; Clock                     ; yes    ; Global clock         ; GCLK14           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4                                                                                                                                                                              ; PLL_5         ; 1       ; Clock                     ; yes    ; Global clock         ; GCLK13           ;
; rst                                                                                                                                                                                                                        ; LC_X1_Y30_N2  ; 3050    ; Async. clear              ; yes    ; Global clock         ; GCLK1            ;
; sld_hub:sld_hub_inst|BROADCAST_ENA~27                                                                                                                                                                                      ; LC_X2_Y25_N0  ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|CLEAR_SIGNAL~0                                                                                                                                                                                        ; LC_X1_Y26_N8  ; 25      ; Async. clear              ; yes    ; Global clock         ; GCLK9            ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                                                      ; LC_X2_Y26_N0  ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~77                                                                                                                                                                                      ; LC_X2_Y26_N6  ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~21                                                                                                                                                                                     ; LC_X2_Y25_N3  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRSR_ENA                                                                                                                                                                                              ; LC_X2_Y26_N1  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|NODE_ENA~1                                                                                                                                                                                            ; LC_X2_Y25_N8  ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~6                                                                                                                                                                                                ; LC_X2_Y26_N2  ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~67                                                                                                                                                                                               ; LC_X1_Y26_N3  ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~8                                                                                                                                                                                                ; LC_X2_Y25_N7  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                                  ; LC_X1_Y23_N6  ; 9       ; Async. clear              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|process12~0                                                                                                                                                                                           ; LC_X2_Y26_N5  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|process2~0                                                                                                                                                                                            ; LC_X2_Y25_N1  ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1]                                                                                                                                                                         ; LC_X2_Y27_N6  ; 9       ; Async. clear              ; yes    ; Global clock         ; GCLK10           ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                    ; LC_X2_Y24_N2  ; 15      ; Async. clear              ; yes    ; Global clock         ; GCLK7            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                   ; LC_X2_Y23_N4  ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                   ; LC_X2_Y23_N9  ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                                    ; LC_X2_Y24_N8  ; 58      ; Sync. load                ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                    ; LC_X2_Y24_N5  ; 8       ; Async. clear              ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[4]~9                                                                                                                                                             ; LC_X2_Y25_N2  ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|comb~27                                                                                                                                                                                     ; LC_X6_Y26_N1  ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                                                                                                                   ; LC_X1_Y26_N5  ; 566     ; Async. clear              ; yes    ; Global clock         ; GCLK6            ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter|carrybit[13]~128                                                           ; LC_X7_Y29_N6  ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|trigger_write_addr_latch_ena~11                                                                                                          ; LC_X5_Y27_N6  ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_addr_adv_ena_int~52                                                                                                                                ; LC_X5_Y27_N4  ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_ena_int~40                                                                                                                                         ; LC_X5_Y26_N5  ; 2       ; Write enable              ; yes    ; Global clock         ; GCLK2            ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|process0~1                                                                                                              ; LC_X3_Y26_N5  ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|process1~0                                                                                                              ; LC_X3_Y26_N2  ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|nClr                                 ; LC_X2_Y29_N0  ; 14      ; Sync. clear               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|segment_write_addr_adv_ena                                                                       ; LC_X2_Y28_N3  ; 15      ; Sync. load                ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1|post_trigger_count_enable                                                                                                             ; LC_X3_Y27_N3  ; 15      ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena                                                                                                                                               ; LC_X2_Y26_N3  ; 364     ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~30                                                                                      ; LC_X8_Y26_N0  ; 13      ; Async. clear              ; yes    ; Global clock         ; GCLK5            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|do_advance_read_pointer~29                                                                                 ; LC_X14_Y28_N3 ; 13      ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|alt_counter_stratix:wysi_counter|modulus_trigger ; LC_X13_Y28_N7 ; 7       ; Sync. load                ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                          ; LC_X8_Y26_N2  ; 8       ; Async. clear              ; yes    ; Global clock         ; GCLK8            ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                          ; LC_X1_Y26_N2  ; 17      ; Async. clear              ; yes    ; Global clock         ; GCLK3            ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[0]~10                                                                                                                                                    ; LC_X6_Y25_N3  ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[1]~142                                                                                                                                                   ; LC_X6_Y25_N4  ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[2]~143                                                                                                                                                   ; LC_X5_Y25_N2  ; 1       ; Clock enable              ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[3]~7                                                                                                                                                     ; LC_X6_Y25_N7  ; 1       ; Clock enable              ; no     ; --                   ; --               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                                                                                                                 ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                         ; ELA_X0_Y28_N0 ; 607     ; Global clock         ; GCLK0            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~1 ; LC_X17_Y27_N7 ; 3       ; Global clock         ; GCLK11           ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~1 ; LC_X14_Y27_N4 ; 3       ; Global clock         ; GCLK4            ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0                                                                                                                        ; PLL_5         ; 3497    ; Global clock         ; GCLK12           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2                                                                                                                        ; PLL_5         ; 85      ; Global clock         ; GCLK15           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3                                                                                                                        ; PLL_5         ; 55      ; Global clock         ; GCLK14           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4                                                                                                                        ; PLL_5         ; 1       ; Global clock         ; GCLK13           ;
; rst                                                                                                                                                                  ; LC_X1_Y30_N2  ; 3050    ; Global clock         ; GCLK1            ;
; sld_hub:sld_hub_inst|CLEAR_SIGNAL~0                                                                                                                                  ; LC_X1_Y26_N8  ; 25      ; Global clock         ; GCLK9            ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1]                                                                                                                   ; LC_X2_Y27_N6  ; 9       ; Global clock         ; GCLK10           ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                              ; LC_X2_Y24_N2  ; 15      ; Global clock         ; GCLK7            ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                                                             ; LC_X1_Y26_N5  ; 566     ; Global clock         ; GCLK6            ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_ena_int~40                                                                                   ; LC_X5_Y26_N5  ; 2       ; Global clock         ; GCLK2            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~30                                ; LC_X8_Y26_N0  ; 13      ; Global clock         ; GCLK5            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                    ; LC_X8_Y26_N2  ; 8       ; Global clock         ; GCLK8            ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                    ; LC_X1_Y26_N2  ; 17      ; Global clock         ; GCLK3            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena                                                                                                     ; 364     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|tga_o[0]~34                                                                                                                       ; 302     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|tga_o[1]~33                                                                                                                       ; 294     ;
; ~VCC_cell                                                                                                                                                                        ; 147     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]              ; 131     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]              ; 131     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|pres_state~21                                                                                                                     ; 126     ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|crc_pres_state~21                                                                                                              ; 119     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                   ; 114     ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|crc_pres_state~21                                                                                                        ; 104     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|current_bank               ; 99      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[0]~_DUP_COMB    ; 96      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren                       ; 96      ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|reduce_nor~202                                                                               ; 85      ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|tga_o[2]~32                                                                                                                       ; 84      ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|reduce_nor~204                                                                               ; 80      ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|reduce_nor~198                                                                               ; 72      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|shifted_adc_coadd_en[3]          ; 68      ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|reduce_nor~203                                                                               ; 68      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]              ; 67      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[0]              ; 67      ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|reduce_nor~7                                                                                 ; 67      ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|reduce_nor~6                                                                                 ; 67      ;
; dispatch:i_dispatch|pres_state~20                                                                                                                                                ; 67      ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|rx_pres_state~29                                                                                                               ; 67      ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|enable_counters                                                                                                                ; 65      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]~_DUP_COMB    ; 64      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]~_DUP_COMB    ; 64      ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|crc_ena                                                                                                                  ; 64      ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|crc_ena~1                                                                                                                      ; 64      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|shifted_initialize_window[4] ; 63      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                          ; 58      ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|current_state~39                                                                                                               ; 55      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|even_odd_delayed                                         ; 53      ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|reg[7][1]                                                                                    ; 52      ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|initialize_window_o                                                                                                            ; 49      ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|pres_state~20                                                                                                   ; 48      ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[1]                                                                                                           ; 46      ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[0]                                                                                                           ; 45      ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|current_state~29                                                                                                           ; 45      ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|reduce_nor~1083                                                                                                                ; 44      ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|crc_pres_state~26                                                                                                              ; 42      ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|ack_read_misc_bank~30                                                                        ; 41      ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[8]~_DUP_COMB                                                                                                 ; 40      ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[10]~_DUP_COMB                                                                                                ; 40      ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_reg[13]~_DUP_COMB                                                                                                ; 40      ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|dat_o[2]~34                                                                                                                       ; 40      ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|dat_o[3]~63                                                                                                                       ; 40      ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|dat_o[4]~62                                                                                                                       ; 40      ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|dat_o[5]~61                                                                                                                       ; 40      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                         ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; dispatch:i_dispatch|altsyncram:receive_buf|altsyncram_8lk2:auto_generated|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y28                                                                                                                                                                                                    ;
; dispatch:i_dispatch|altsyncram:transmit_buf|altsyncram_elk2:auto_generated|ALTSYNCRAM                                                                                                                                                                        ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384  ; 16384               ; 0     ; 4    ; 0      ; None ; M4K_X39_Y35, M4K_X39_Y36, M4K_X39_Y34, M4K_X39_Y33                                                                                                                                                             ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_ml21:auto_generated|ALTSYNCRAM                                                                                                  ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512    ; 512                 ; 0     ; 1    ; 0      ; None ; M4K_X15_Y38                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_9df1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X15_Y28                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; 2048                ; 0     ; 2    ; 0      ; None ; M4K_X15_Y31, M4K_X15_Y29                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_9df1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X15_Y27                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; 2048                ; 0     ; 2    ; 0      ; None ; M4K_X15_Y32, M4K_X15_Y30                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; 2048                ; 0     ; 2    ; 0      ; None ; M4K_X15_Y31, M4K_X15_Y29                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; 2048                ; 0     ; 2    ; 0      ; None ; M4K_X15_Y32, M4K_X15_Y30                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|raw_dat_bank:i_raw_dat_bank|altsyncram:altsyncram_component|altsyncram_7ka1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; 8192         ; 8            ; 8192         ; 8            ; 65536  ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y13, M4K_X15_Y12, M4K_X15_Y26, M4K_X15_Y25, M4K_X15_Y20, M4K_X15_Y19, M4K_X15_Y18, M4K_X15_Y17, M4K_X15_Y11, M4K_X15_Y14, M4K_X15_Y21, M4K_X15_Y22, M4K_X15_Y15, M4K_X15_Y16, M4K_X15_Y24, M4K_X15_Y23 ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_bdf1:auto_generated|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; 64           ; 33           ; 64           ; 33           ; 2112   ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y29                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_bdf1:auto_generated|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; 64           ; 33           ; 64           ; 33           ; 2112   ; 1600                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y31                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_bdf1:auto_generated|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; 64           ; 33           ; 64           ; 33           ; 2112   ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y30                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_queue:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_bdf1:auto_generated|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; 64           ; 33           ; 64           ; 33           ; 2112   ; 1600                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y32                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; 896                 ; 0     ; 1    ; 0      ; None ; M4K_X39_Y27                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|d_banks_admin:i_d_banks_admin|wbs_fb_storage:i_d_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y30                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|i_banks_admin:i_i_banks_admin|wbs_fb_storage:i_i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y29                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|p_banks_admin:i_p_banks_admin|wbs_fb_storage:i_p_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y28                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|z_banks_admin:i_z_banks_admin|wbs_fb_storage:i_z_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048   ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X69_Y31                                                                                                                                                                                                    ;
; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ns82:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; 8192         ; 114          ; 8192         ; 114          ; 933888 ; 933888              ; 0     ; 0    ; 2      ; None ; MRAM_X20_Y16, MRAM_X20_Y34                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 96                ;
; Simple Multipliers (18-bit)      ; 0           ; 4                   ; 48                ;
; Simple Multipliers (36-bit)      ; 2           ; 1                   ; 12                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 24                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 48                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 12                ;
; DSP Blocks                       ; 2           ; --                  ; 12                ;
; DSP Block 9-bit Elements         ; 16          ; 8                   ; 96                ;
+----------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+
; Name                                                                                                                                                                                                                                               ; Mode                       ; Location           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+
; frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:mult_rtl_12|mult_hh01:auto_generated|mac_out5                                                                                                                                           ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y13_N0  ;
;    frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:mult_rtl_12|mult_hh01:auto_generated|mac_mult1                                                                                                                                       ;                            ; DSPMULT_X10_Y19_N0 ;
;    frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:mult_rtl_12|mult_hh01:auto_generated|mac_mult2                                                                                                                                       ;                            ; DSPMULT_X10_Y17_N0 ;
;    frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:mult_rtl_12|mult_hh01:auto_generated|mac_mult3                                                                                                                                       ;                            ; DSPMULT_X10_Y15_N0 ;
;    frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:mult_rtl_12|mult_hh01:auto_generated|mac_mult4                                                                                                                                       ;                            ; DSPMULT_X10_Y13_N0 ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X75_Y31_N0  ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult1 ;                            ; DSPMULT_X74_Y37_N0 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult2 ;                            ; DSPMULT_X74_Y35_N0 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult3 ;                            ; DSPMULT_X74_Y33_N0 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult4 ;                            ; DSPMULT_X74_Y31_N0 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+-----------------------------+-------------------------+
; Interconnect Resource Type  ; Usage                   ;
+-----------------------------+-------------------------+
; C16 interconnects           ; 362 / 5,872 ( 6 % )     ;
; C4 interconnects            ; 4,932 / 89,120 ( 5 % )  ;
; C8 interconnects            ; 1,404 / 19,904 ( 7 % )  ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )          ;
; DQS bus muxes               ; 0 / 102 ( 0 % )         ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )           ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )           ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )          ;
; Direct links                ; 1,421 / 131,860 ( 1 % ) ;
; Fast regional clocks        ; 0 / 32 ( 0 % )          ;
; Global clocks               ; 16 / 16 ( 100 % )       ;
; I/O buses                   ; 25 / 364 ( 6 % )        ;
; LUT chains                  ; 202 / 29,223 ( < 1 % )  ;
; Local routing interconnects ; 2,462 / 32,470 ( 7 % )  ;
; R24 interconnects           ; 633 / 6,156 ( 10 % )    ;
; R4 interconnects            ; 6,060 / 181,920 ( 3 % ) ;
; R8 interconnects            ; 1,814 / 29,904 ( 6 % )  ;
; Regional clocks             ; 0 / 16 ( 0 % )          ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 7.73) ; Number of LABs  (Total = 878) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 51                            ;
; 2                                          ; 39                            ;
; 3                                          ; 27                            ;
; 4                                          ; 32                            ;
; 5                                          ; 33                            ;
; 6                                          ; 65                            ;
; 7                                          ; 54                            ;
; 8                                          ; 79                            ;
; 9                                          ; 99                            ;
; 10                                         ; 399                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.32) ; Number of LABs  (Total = 878) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 678                           ;
; 1 Clock                            ; 638                           ;
; 1 Clock enable                     ; 322                           ;
; 1 Invert A                         ; 2                             ;
; 1 Sync. clear                      ; 25                            ;
; 1 Sync. load                       ; 27                            ;
; 2 Async. clears                    ; 11                            ;
; 2 Clock enables                    ; 230                           ;
; 2 Clocks                           ; 104                           ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 7.92) ; Number of LABs  (Total = 878) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 17                            ;
; 1                                           ; 57                            ;
; 2                                           ; 41                            ;
; 3                                           ; 29                            ;
; 4                                           ; 31                            ;
; 5                                           ; 31                            ;
; 6                                           ; 49                            ;
; 7                                           ; 54                            ;
; 8                                           ; 61                            ;
; 9                                           ; 86                            ;
; 10                                          ; 316                           ;
; 11                                          ; 30                            ;
; 12                                          ; 39                            ;
; 13                                          ; 15                            ;
; 14                                          ; 5                             ;
; 15                                          ; 4                             ;
; 16                                          ; 4                             ;
; 17                                          ; 2                             ;
; 18                                          ; 2                             ;
; 19                                          ; 2                             ;
; 20                                          ; 3                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.67) ; Number of LABs  (Total = 878) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 18                            ;
; 1                                               ; 87                            ;
; 2                                               ; 66                            ;
; 3                                               ; 92                            ;
; 4                                               ; 94                            ;
; 5                                               ; 103                           ;
; 6                                               ; 96                            ;
; 7                                               ; 71                            ;
; 8                                               ; 49                            ;
; 9                                               ; 44                            ;
; 10                                              ; 120                           ;
; 11                                              ; 7                             ;
; 12                                              ; 8                             ;
; 13                                              ; 8                             ;
; 14                                              ; 4                             ;
; 15                                              ; 1                             ;
; 16                                              ; 3                             ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
; 20                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.03) ; Number of LABs  (Total = 878) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 23                            ;
; 3                                            ; 20                            ;
; 4                                            ; 35                            ;
; 5                                            ; 34                            ;
; 6                                            ; 50                            ;
; 7                                            ; 61                            ;
; 8                                            ; 35                            ;
; 9                                            ; 30                            ;
; 10                                           ; 36                            ;
; 11                                           ; 87                            ;
; 12                                           ; 32                            ;
; 13                                           ; 51                            ;
; 14                                           ; 34                            ;
; 15                                           ; 36                            ;
; 16                                           ; 34                            ;
; 17                                           ; 22                            ;
; 18                                           ; 35                            ;
; 19                                           ; 34                            ;
; 20                                           ; 31                            ;
; 21                                           ; 46                            ;
; 22                                           ; 39                            ;
; 23                                           ; 27                            ;
; 24                                           ; 46                            ;
+----------------------------------------------+-------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Full Version
    Info: Processing started: Fri May 06 16:46:47 2005
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off readout_card -c readout_card
Info: Selected device EP1S30F780C5 for design readout_card
Info: Implemented Enhanced for PLL rc_pll:i_rc_pll|altpll:altpll_component|pll
Info: Implementing parameter values for PLL rc_pll:i_rc_pll|altpll:altpll_component|pll
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for rc_pll:i_rc_pll|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for rc_pll:i_rc_pll|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for rc_pll:i_rc_pll|altpll:altpll_component|_clk3 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (10000 ps) for rc_pll:i_rc_pll|altpll:altpll_component|_clk4 port
Info: Fitter is performing an Auto Fit compilation -- Fitter effort may be decreased to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
    Info: Device EP1S10F780C5 is compatible
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5 is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Completed LVDS Placement Operation Initializations
Info: No exact pin location assignment(s) for 5 pins of 352 total pins
    Info: Pin altera_reserved_tdo not assigned to an exact location on the device
    Info: Pin altera_reserved_tms not assigned to an exact location on the device
    Info: Pin altera_reserved_tck not assigned to an exact location on the device
    Info: Pin altera_reserved_tdi not assigned to an exact location on the device
    Info: Pin altera_reserved_ntrst not assigned to an exact location on the device
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: Completed Regular LVDS Placement Operation
Info: Promoted PLL clock signals
    Info: Promoted signal rc_pll:i_rc_pll|altpll:altpll_component|_clk0 to use global clock
    Info: Promoted signal rc_pll:i_rc_pll|altpll:altpll_component|_clk2 to use global clock
    Info: Promoted signal rc_pll:i_rc_pll|altpll:altpll_component|_clk3 to use global clock
    Info: Promoted signal rc_pll:i_rc_pll|altpll:altpll_component|_clk4 to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted signal altera_internal_jtag~TCKUTAP to use Global clock
Info: Automatically promoted some destinations of signal rst to use Global clock
    Info: Destination mictor[31] may be non-global or may not use global clock
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|reset_all to use Global clock
Info: Automatically promoted signal sld_hub:sld_hub_inst|CLEAR_SIGNAL~0 to use Global clock
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal to use Global clock
Info: Automatically promoted some destinations of signal sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] to use Global clock
    Info: Destination sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[1] may be non-global or may not use global clock
    Info: Destination sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] may be non-global or may not use global clock
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~30 to use Global clock
Info: Automatically promoted some destinations of signal sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena to use Global clock
    Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1] to use Global clock
    Info: Destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|buffer_write_enable~23 may be non-global or may not use global clock
    Info: Destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1|edq may be non-global or may not use global clock
    Info: Destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1|post_trigger_count_enable~29 may be non-global or may not use global clock
    Info: Destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2|status_out[2] may be non-global or may not use global clock
    Info: Destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|ela_status[2]~124 may be non-global or may not use global clock
    Info: Destination sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|segment_write_addr_adv_ena may be non-global or may not use global clock
    Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~30 may be non-global or may not use global clock
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_ena_int~40 to use Global clock
Info: Automatically promoted signal flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~1 to use Global clock
Info: Automatically promoted signal flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~1 to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Completed Flexible LVDS Placement Operation
Warning: Design has one or more differential I/O pins that do not connect to SERDES receiver or transmitter - later changes to this connectivity will change fitting results
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start DSP scan-chain inferencing
Info: Completed DSP scan-chain inferencing
Info: Moving registers into I/Os, LUTs, DSP and RAM blocks to improve timing and density
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/Os, LUTs, DSP and RAM blocks
Info: Finished register packing
Warning: Output port clk0 of PLL rc_pll:i_rc_pll|altpll:altpll_component|pll feeds an output pin via global clocks -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance.
Warning: Following nodes are assigned to locations or regions, but do not exist in design
    Warning: Node eeprom_cs is assigned to location or region, but does not exist in design
    Warning: Node eeprom_so is assigned to location or region, but does not exist in design
    Warning: Node minus7Vok is assigned to location or region, but does not exist in design
    Warning: Node n15Vok is assigned to location or region, but does not exist in design
    Warning: Node n7Vok is assigned to location or region, but does not exist in design
    Warning: Node pll5_out[0] is assigned to location or region, but does not exist in design
    Warning: Node pll5_out[1] is assigned to location or region, but does not exist in design
    Warning: Node pll5_out[2] is assigned to location or region, but does not exist in design
    Warning: Node pll5_out[3] is assigned to location or region, but does not exist in design
    Warning: Node pll6_in is assigned to location or region, but does not exist in design
    Warning: Node pll6_out[0] is assigned to location or region, but does not exist in design
    Warning: Node pll6_out[1] is assigned to location or region, but does not exist in design
    Warning: Node pll6_out[2] is assigned to location or region, but does not exist in design
    Warning: Node pll6_out[3] is assigned to location or region, but does not exist in design
    Warning: Node rs232_rx is assigned to location or region, but does not exist in design
    Warning: Node rs232_tx is assigned to location or region, but does not exist in design
    Warning: Node smb_clk is assigned to location or region, but does not exist in design
    Warning: Node smb_data is assigned to location or region, but does not exist in design
    Warning: Node smb_nalert is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[0] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[10] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[11] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[12] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[13] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[14] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[15] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[16] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[17] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[18] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[19] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[1] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[2] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[3] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[4] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[5] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[6] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[7] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[8] is assigned to location or region, but does not exist in design
    Warning: Node sram_addr[9] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[0] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[10] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[11] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[12] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[13] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[14] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[15] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[1] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[2] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[3] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[4] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[5] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[6] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[7] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[8] is assigned to location or region, but does not exist in design
    Warning: Node sram_data[9] is assigned to location or region, but does not exist in design
    Warning: Node sram_nbhe is assigned to location or region, but does not exist in design
    Warning: Node sram_nble is assigned to location or region, but does not exist in design
    Warning: Node sram_ncs is assigned to location or region, but does not exist in design
    Warning: Node sram_noe is assigned to location or region, but does not exist in design
    Warning: Node sram_nwe is assigned to location or region, but does not exist in design
    Warning: Node ttl_dir[1] is assigned to location or region, but does not exist in design
    Warning: Node ttl_dir[2] is assigned to location or region, but does not exist in design
    Warning: Node ttl_dir[3] is assigned to location or region, but does not exist in design
    Warning: Node ttl_in[1] is assigned to location or region, but does not exist in design
    Warning: Node ttl_in[2] is assigned to location or region, but does not exist in design
    Warning: Node ttl_in[3] is assigned to location or region, but does not exist in design
    Warning: Node ttl_out[1] is assigned to location or region, but does not exist in design
    Warning: Node ttl_out[2] is assigned to location or region, but does not exist in design
    Warning: Node ttl_out[3] is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 24 seconds
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations
Info: Physical synthesis optimizations complete: elapsed time is 162 seconds
Info: Fitter placement was successful
Info: Estimated most critical path is pin to register delay of 9.701 ns
    Info: 1: + IC(0.000 ns) + CELL(1.087 ns) = 1.087 ns; Loc. = PIN_AB26; Fanout = 5; PIN Node = 'adc1_dat[0]'
    Info: 2: + IC(4.911 ns) + CELL(0.344 ns) = 6.342 ns; Loc. = LAB_X1_Y14; Fanout = 2; COMB Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~12COUT0'
    Info: 3: + IC(0.000 ns) + CELL(0.214 ns) = 6.556 ns; Loc. = LAB_X1_Y14; Fanout = 6; COMB Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~13COUT'
    Info: 4: + IC(0.000 ns) + CELL(0.469 ns) = 7.025 ns; Loc. = LAB_X1_Y14; Fanout = 3; COMB Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|add~18'
    Info: 5: + IC(0.954 ns) + CELL(0.344 ns) = 8.323 ns; Loc. = LAB_X2_Y13; Fanout = 2; COMB Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[6]~COUT0'
    Info: 6: + IC(0.000 ns) + CELL(0.058 ns) = 8.381 ns; Loc. = LAB_X2_Y13; Fanout = 2; COMB Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[7]~COUT0'
    Info: 7: + IC(0.000 ns) + CELL(0.058 ns) = 8.439 ns; Loc. = LAB_X2_Y13; Fanout = 2; COMB Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[8]~COUT0'
    Info: 8: + IC(0.000 ns) + CELL(0.058 ns) = 8.497 ns; Loc. = LAB_X2_Y13; Fanout = 2; COMB Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[9]~COUT0'
    Info: 9: + IC(0.000 ns) + CELL(0.214 ns) = 8.711 ns; Loc. = LAB_X2_Y13; Fanout = 6; COMB Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[10]~COUT'
    Info: 10: + IC(0.000 ns) + CELL(0.098 ns) = 8.809 ns; Loc. = LAB_X2_Y13; Fanout = 6; COMB Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[15]~COUT'
    Info: 11: + IC(0.000 ns) + CELL(0.098 ns) = 8.907 ns; Loc. = LAB_X2_Y12; Fanout = 6; COMB Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[20]~COUT'
    Info: 12: + IC(0.000 ns) + CELL(0.098 ns) = 9.005 ns; Loc. = LAB_X2_Y12; Fanout = 6; COMB Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[25]~COUT'
    Info: 13: + IC(0.000 ns) + CELL(0.098 ns) = 9.103 ns; Loc. = LAB_X2_Y11; Fanout = 1; COMB Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[30]~COUT'
    Info: 14: + IC(0.000 ns) + CELL(0.598 ns) = 9.701 ns; Loc. = LAB_X2_Y11; Fanout = 10; REG Node = 'flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]'
    Info: Total cell delay = 3.836 ns ( 39.54 % )
    Info: Total interconnect delay = 5.865 ns ( 60.46 % )
Info: Estimated interconnect usage is 5% of the available device resources
Info: Fitter placement operations ending: elapsed time = 462 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 106 seconds
Info: Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and/or routability requirements required full optimization
Info: Fitter merged 4 physical RAM blocks that contain multiple logical RAM slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM slices
        Info: Physical RAM block M4K_X15_Y31 contains the following RAM slices
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a0
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a1
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a2
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a3
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a4
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a5
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a6
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a9
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a12
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a14
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a16
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a18
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a19
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a20
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a22
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a23
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a25
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a26
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a27
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a28
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a29
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a30
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a31
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a0
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a1
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a2
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a3
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a4
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a5
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a6
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a7
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a8
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a9
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a12
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a13
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a14
        Info: Physical RAM block M4K_X15_Y32 contains the following RAM slices
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a0
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a1
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a2
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a3
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a4
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a5
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a7
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a8
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a10
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a12
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a13
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a15
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a17
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a20
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a23
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a0
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a1
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a2
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a3
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a4
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a5
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a16
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a17
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a18
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a20
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a23
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a24
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a25
        Info: Physical RAM block M4K_X15_Y30 contains the following RAM slices
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a6
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a9
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a11
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a14
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a16
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a18
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a19
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a21
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a22
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a24
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a25
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a26
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a27
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a28
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a29
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a30
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a31
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a6
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a7
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a8
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a9
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a10
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a11
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a12
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a13
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a14
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a15
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a19
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a21
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a22
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a26
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a27
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a28
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a29
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a30
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a31
        Info: Physical RAM block M4K_X15_Y29 contains the following RAM slices
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a7
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a8
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a10
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a11
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a13
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a15
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a17
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a21
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a24
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a10
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a11
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a15
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a16
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a17
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a18
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a19
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a20
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a21
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a22
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a23
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a24
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a25
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a26
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a27
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a28
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a29
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a30
            Info: RAM slice flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_9df1:auto_generated|ram_block1a31
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Node rst uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|current_coadd_dat_o[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|current_coadd_dat_o[30] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|current_coadd_dat_o[28] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|current_coadd_dat_o[29] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|current_coadd_dat_o[22] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|current_coadd_dat_o[21] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|current_coadd_dat_o[20] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|current_coadd_dat_o[16] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|current_coadd_dat_o[14] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|current_bank -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[9] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_integral_dat_reg[13] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_coadd_dat_reg[13] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[14] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[12] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node dispatch:i_dispatch|dispatch_cmd_receive:receiver|crc:crc_calc|crc_reg[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node dispatch:i_dispatch|dispatch_cmd_receive:receiver|crc:crc_calc|crc_reg[17] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|current_diff_dat_reg[27] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|ch_mux_sel[2] -- routed using non-global resources
Info: Node sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[3] -- routed using non-global resources
Info: Node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~30 uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[6] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[9] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[10] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[11] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter|counter_cell[12] -- routed using non-global resources
Warning: Following 147 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin adc2_clk has VCC driving its datain port
    Info: Pin adc3_clk has VCC driving its datain port
    Info: Pin adc4_clk has VCC driving its datain port
    Info: Pin adc5_clk has VCC driving its datain port
    Info: Pin adc6_clk has VCC driving its datain port
    Info: Pin adc7_clk has VCC driving its datain port
    Info: Pin adc8_clk has VCC driving its datain port
    Info: Pin dac_FB2_dat[13] has VCC driving its datain port
    Info: Pin dac_FB2_dat[12] has VCC driving its datain port
    Info: Pin dac_FB2_dat[11] has VCC driving its datain port
    Info: Pin dac_FB2_dat[10] has VCC driving its datain port
    Info: Pin dac_FB2_dat[9] has VCC driving its datain port
    Info: Pin dac_FB2_dat[8] has VCC driving its datain port
    Info: Pin dac_FB2_dat[7] has VCC driving its datain port
    Info: Pin dac_FB2_dat[6] has VCC driving its datain port
    Info: Pin dac_FB2_dat[5] has VCC driving its datain port
    Info: Pin dac_FB2_dat[4] has VCC driving its datain port
    Info: Pin dac_FB2_dat[3] has VCC driving its datain port
    Info: Pin dac_FB2_dat[2] has VCC driving its datain port
    Info: Pin dac_FB2_dat[1] has VCC driving its datain port
    Info: Pin dac_FB2_dat[0] has VCC driving its datain port
    Info: Pin dac_FB3_dat[13] has VCC driving its datain port
    Info: Pin dac_FB3_dat[12] has VCC driving its datain port
    Info: Pin dac_FB3_dat[11] has VCC driving its datain port
    Info: Pin dac_FB3_dat[10] has VCC driving its datain port
    Info: Pin dac_FB3_dat[9] has VCC driving its datain port
    Info: Pin dac_FB3_dat[8] has VCC driving its datain port
    Info: Pin dac_FB3_dat[7] has VCC driving its datain port
    Info: Pin dac_FB3_dat[6] has VCC driving its datain port
    Info: Pin dac_FB3_dat[5] has VCC driving its datain port
    Info: Pin dac_FB3_dat[4] has VCC driving its datain port
    Info: Pin dac_FB3_dat[3] has VCC driving its datain port
    Info: Pin dac_FB3_dat[2] has VCC driving its datain port
    Info: Pin dac_FB3_dat[1] has VCC driving its datain port
    Info: Pin dac_FB3_dat[0] has VCC driving its datain port
    Info: Pin dac_FB4_dat[13] has VCC driving its datain port
    Info: Pin dac_FB4_dat[12] has VCC driving its datain port
    Info: Pin dac_FB4_dat[11] has VCC driving its datain port
    Info: Pin dac_FB4_dat[10] has VCC driving its datain port
    Info: Pin dac_FB4_dat[9] has VCC driving its datain port
    Info: Pin dac_FB4_dat[8] has VCC driving its datain port
    Info: Pin dac_FB4_dat[7] has VCC driving its datain port
    Info: Pin dac_FB4_dat[6] has VCC driving its datain port
    Info: Pin dac_FB4_dat[5] has VCC driving its datain port
    Info: Pin dac_FB4_dat[4] has VCC driving its datain port
    Info: Pin dac_FB4_dat[3] has VCC driving its datain port
    Info: Pin dac_FB4_dat[2] has VCC driving its datain port
    Info: Pin dac_FB4_dat[1] has VCC driving its datain port
    Info: Pin dac_FB4_dat[0] has VCC driving its datain port
    Info: Pin dac_FB5_dat[13] has VCC driving its datain port
    Info: Pin dac_FB5_dat[12] has VCC driving its datain port
    Info: Pin dac_FB5_dat[11] has VCC driving its datain port
    Info: Pin dac_FB5_dat[10] has VCC driving its datain port
    Info: Pin dac_FB5_dat[9] has VCC driving its datain port
    Info: Pin dac_FB5_dat[8] has VCC driving its datain port
    Info: Pin dac_FB5_dat[7] has VCC driving its datain port
    Info: Pin dac_FB5_dat[6] has VCC driving its datain port
    Info: Pin dac_FB5_dat[5] has VCC driving its datain port
    Info: Pin dac_FB5_dat[4] has VCC driving its datain port
    Info: Pin dac_FB5_dat[3] has VCC driving its datain port
    Info: Pin dac_FB5_dat[2] has VCC driving its datain port
    Info: Pin dac_FB5_dat[1] has VCC driving its datain port
    Info: Pin dac_FB5_dat[0] has VCC driving its datain port
    Info: Pin dac_FB6_dat[13] has VCC driving its datain port
    Info: Pin dac_FB6_dat[12] has VCC driving its datain port
    Info: Pin dac_FB6_dat[11] has VCC driving its datain port
    Info: Pin dac_FB6_dat[10] has VCC driving its datain port
    Info: Pin dac_FB6_dat[9] has VCC driving its datain port
    Info: Pin dac_FB6_dat[8] has VCC driving its datain port
    Info: Pin dac_FB6_dat[7] has VCC driving its datain port
    Info: Pin dac_FB6_dat[6] has VCC driving its datain port
    Info: Pin dac_FB6_dat[5] has VCC driving its datain port
    Info: Pin dac_FB6_dat[4] has VCC driving its datain port
    Info: Pin dac_FB6_dat[3] has VCC driving its datain port
    Info: Pin dac_FB6_dat[2] has VCC driving its datain port
    Info: Pin dac_FB6_dat[1] has VCC driving its datain port
    Info: Pin dac_FB6_dat[0] has VCC driving its datain port
    Info: Pin dac_FB7_dat[13] has VCC driving its datain port
    Info: Pin dac_FB7_dat[12] has VCC driving its datain port
    Info: Pin dac_FB7_dat[11] has VCC driving its datain port
    Info: Pin dac_FB7_dat[10] has VCC driving its datain port
    Info: Pin dac_FB7_dat[9] has VCC driving its datain port
    Info: Pin dac_FB7_dat[8] has VCC driving its datain port
    Info: Pin dac_FB7_dat[7] has VCC driving its datain port
    Info: Pin dac_FB7_dat[6] has VCC driving its datain port
    Info: Pin dac_FB7_dat[5] has VCC driving its datain port
    Info: Pin dac_FB7_dat[4] has VCC driving its datain port
    Info: Pin dac_FB7_dat[3] has VCC driving its datain port
    Info: Pin dac_FB7_dat[2] has VCC driving its datain port
    Info: Pin dac_FB7_dat[1] has VCC driving its datain port
    Info: Pin dac_FB7_dat[0] has VCC driving its datain port
    Info: Pin dac_FB8_dat[13] has VCC driving its datain port
    Info: Pin dac_FB8_dat[12] has VCC driving its datain port
    Info: Pin dac_FB8_dat[11] has VCC driving its datain port
    Info: Pin dac_FB8_dat[10] has VCC driving its datain port
    Info: Pin dac_FB8_dat[9] has VCC driving its datain port
    Info: Pin dac_FB8_dat[8] has VCC driving its datain port
    Info: Pin dac_FB8_dat[7] has VCC driving its datain port
    Info: Pin dac_FB8_dat[6] has VCC driving its datain port
    Info: Pin dac_FB8_dat[5] has VCC driving its datain port
    Info: Pin dac_FB8_dat[4] has VCC driving its datain port
    Info: Pin dac_FB8_dat[3] has VCC driving its datain port
    Info: Pin dac_FB8_dat[2] has VCC driving its datain port
    Info: Pin dac_FB8_dat[1] has VCC driving its datain port
    Info: Pin dac_FB8_dat[0] has VCC driving its datain port
    Info: Pin dac_FB_clk[7] has VCC driving its datain port
    Info: Pin dac_FB_clk[6] has VCC driving its datain port
    Info: Pin dac_FB_clk[5] has VCC driving its datain port
    Info: Pin dac_FB_clk[4] has VCC driving its datain port
    Info: Pin dac_FB_clk[3] has VCC driving its datain port
    Info: Pin dac_FB_clk[2] has VCC driving its datain port
    Info: Pin dac_FB_clk[1] has VCC driving its datain port
    Info: Pin dac_clk[7] has VCC driving its datain port
    Info: Pin dac_clk[6] has VCC driving its datain port
    Info: Pin dac_clk[5] has VCC driving its datain port
    Info: Pin dac_clk[4] has VCC driving its datain port
    Info: Pin dac_clk[3] has VCC driving its datain port
    Info: Pin dac_clk[2] has VCC driving its datain port
    Info: Pin dac_clk[1] has VCC driving its datain port
    Info: Pin dac_dat[7] has VCC driving its datain port
    Info: Pin dac_dat[6] has VCC driving its datain port
    Info: Pin dac_dat[5] has VCC driving its datain port
    Info: Pin dac_dat[4] has VCC driving its datain port
    Info: Pin dac_dat[3] has VCC driving its datain port
    Info: Pin dac_dat[2] has VCC driving its datain port
    Info: Pin dac_dat[1] has VCC driving its datain port
    Info: Pin bias_dac_ncs[7] has VCC driving its datain port
    Info: Pin bias_dac_ncs[6] has VCC driving its datain port
    Info: Pin bias_dac_ncs[5] has VCC driving its datain port
    Info: Pin bias_dac_ncs[4] has VCC driving its datain port
    Info: Pin bias_dac_ncs[3] has VCC driving its datain port
    Info: Pin bias_dac_ncs[2] has VCC driving its datain port
    Info: Pin bias_dac_ncs[1] has VCC driving its datain port
    Info: Pin offset_dac_ncs[7] has VCC driving its datain port
    Info: Pin offset_dac_ncs[6] has VCC driving its datain port
    Info: Pin offset_dac_ncs[5] has VCC driving its datain port
    Info: Pin offset_dac_ncs[4] has VCC driving its datain port
    Info: Pin offset_dac_ncs[3] has VCC driving its datain port
    Info: Pin offset_dac_ncs[2] has VCC driving its datain port
    Info: Pin offset_dac_ncs[1] has VCC driving its datain port
    Info: Pin lvds_txb has VCC driving its datain port
    Info: Pin ttl_dir1 has VCC driving its datain port
    Info: Pin ttl_out1 has VCC driving its datain port
    Info: Pin ttl_dir2 has VCC driving its datain port
    Info: Pin ttl_out2 has VCC driving its datain port
    Info: Pin ttl_dir3 has VCC driving its datain port
    Info: Pin ttl_out3 has VCC driving its datain port
Info: Quartus II Fitter was successful. 0 errors, 73 warnings
    Info: Processing ended: Fri May 06 16:59:12 2005
    Info: Elapsed time: 00:12:25


