# Getting Started

Bem-vindo ao reposit√≥rio de ASIC e FPGA! Este guia ir√° ajud√°-lo a configurar o ambiente e come√ßar a explorar os conte√∫dos e projetos.

---

## üõ†Ô∏è Requisitos de Ambiente

Antes de come√ßar, certifique-se de ter as ferramentas abaixo instaladas:

### Ferramentas HDL

- **ModelSim** (ou alternativa como Xcelium, Icarus Verilog)
- **Quartus Prime** (Intel FPGAs)
- **Vivado** (Xilinx FPGAs)

### Ferramentas de Simula√ß√£o e Teste

- **Icarus Verilog** (alternativa open-source para Verilog)
- **GTKWave** (visualiza√ß√£o de sinais simulados)

### Outras Depend√™ncias

- **Git** (para clonar o reposit√≥rio e gerenciar altera√ß√µes):

  ```bash
  sudo apt install git       # Linux
  brew install git           # macOS
  winget install --id Git.Git -e --source winget  # Windows
  ```

- **Python** (se for necess√°rio para automa√ß√£o ou scripts adicionais):

  ```bash
  sudo apt install python3   # Linux
  brew install python3       # macOS
  winget install --id Python.Python.3 -e --source winget  # Windows
  ```

---

## üì¶ Clonando o Reposit√≥rio

1. Abra o terminal e execute:

   ```bash
   git clone https://github.com/jakunzler/asic_fpga_introduction.git
   cd asic_fpga_introduction
   ```

2. Navegue para o diret√≥rio correto:
   - Para os c√≥digos HDL:

     ```bash
     cd src/
     ```

   - Para a documenta√ß√£o:

     ```bash
     cd docs/
     ```

---

## üìò Estrutura do Reposit√≥rio

- **`src/`**: Cont√©m os c√≥digos-fonte HDL (Verilog/VHDL) para ASICs e FPGAs.
  - Subdiret√≥rios:
    - **asic/**: C√≥digos relacionados ao design ASIC.
    - **fpga/**: C√≥digos e testbenches para FPGA.
- **`examples/`**: Exemplos de projetos pr√°ticos.
- **`docs/`**: Documenta√ß√£o e tutoriais.
- **`tests/`**: Arquivos para teste e valida√ß√£o.

---

## üöÄ Rodando um Projeto de Exemplo

Aqui est√° como rodar o multiplexador de exemplo inclu√≠do no reposit√≥rio.

### **Passo 1: Compile o C√≥digo**

1. Navegue at√© o diret√≥rio do projeto:

   ```bash
   cd src/fpga/
   ```

2. Compile o c√≥digo usando o ModelSim (ou outro simulador HDL):

   ```bash
   vlog multiplexor.v multiplexor_test.v
   ```

### **Passo 2: Execute a Simula√ß√£o**

1. Inicie a simula√ß√£o:

   ```bash
   vsim multiplexor_test
   ```

2. Execute todos os testes:

   ```tcl
   run -all
   ```

3. Verifique os resultados no terminal ou visualize os sinais no **Waveform**.

---

## üìù Criando Seu Primeiro Projeto

1. **Crie um m√≥dulo HDL**:
   - Escreva um m√≥dulo em Verilog ou VHDL no diret√≥rio `src/`.

2. **Adicione um Testbench**:
   - Crie um arquivo de teste para validar o comportamento do m√≥dulo.

3. **Compile e Simule**:
   - Siga os passos anteriores para compilar e rodar a simula√ß√£o.

4. **Adicione Documenta√ß√£o**:
   - Explique o funcionamento do seu m√≥dulo em um arquivo Markdown no diret√≥rio `docs/`.

---

## üõ†Ô∏è Automatizando Simula√ß√µes com Makefile

Use o arquivo `Makefile` (se inclu√≠do) para simplificar a execu√ß√£o de tarefas:

1. Para compilar e simular:

   ```bash
   make simulate
   ```

2. Para limpar os arquivos gerados:

   ```bash
   make clean
   ```

---

## ü§ù Contribuindo

Se voc√™ deseja contribuir, consulte o [CONTRIBUTING.md](CONTRIBUTING.md) para obter diretrizes sobre como come√ßar.

---

## üìÑ Documenta√ß√£o Adicional

- Veja como instalar a ferramenta de gerenciamento dos produtos Cadence, o [Install Scape](./install_scape_xcelium_cadence.md).
- Para uma r√°pida imers√£o na linguagem de descri√ß√£o de hardware Verilog, acesse [Introdu√ß√£o ao Verilog](./roadmap_to_verilog.md).
- Para uma r√°pida imers√£o na linguagem de descri√ß√£o de hardware VHDL, acesse [Introdu√ß√£o ao VHDL](./roadmap_to_vhdl.md)
- [Ferramentas para FPGA](../references/fpga-tools.md)

---

Siga este guia para come√ßar a explorar os projetos e desenvolver novos designs! Se tiver d√∫vidas ou precisar de suporte, abra uma issue no reposit√≥rio ou entre em contato. üòä
