TimeQuest Timing Analyzer report for GSensor
Tue Apr 21 12:36:10 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK50'
 34. Slow 1200mV 0C Model Hold: 'CLOCK50'
 35. Slow 1200mV 0C Model Recovery: 'CLOCK50'
 36. Slow 1200mV 0C Model Removal: 'CLOCK50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLOCK50'
 53. Fast 1200mV 0C Model Hold: 'CLOCK50'
 54. Fast 1200mV 0C Model Recovery: 'CLOCK50'
 55. Fast 1200mV 0C Model Removal: 'CLOCK50'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; GSensor                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.50        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  50.0%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; GSensor.out.sdc ; OK     ; Tue Apr 21 12:36:08 2015 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK50    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 67.72 MHz ; 67.72 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; CLOCK50 ; 5.233 ; 0.000             ;
+---------+-------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 0.357 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; 16.032 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; CLOCK50 ; 3.013 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; CLOCK50 ; 9.488 ; 0.000                           ;
+---------+-------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK50'                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 5.233  ; vga:u_vga|out_red                                                                                                ; out_red                        ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.130     ; 2.637      ;
; 5.236  ; vga:u_vga|out_green                                                                                              ; out_green                      ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.127     ; 2.637      ;
; 5.237  ; vga:u_vga|out_v_sync                                                                                             ; out_v_sync                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 5.237  ; vga:u_vga|out_h_sync                                                                                             ; out_h_sync                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 5.237  ; vga:u_vga|out_blue                                                                                               ; out_blue                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 10.817 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.377     ; 8.821      ;
; 10.847 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 9.082      ;
; 11.175 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 8.753      ;
; 11.215 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.714      ;
; 11.264 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 8.664      ;
; 11.268 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.661      ;
; 11.373 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.556      ;
; 11.376 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.553      ;
; 11.386 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.377     ; 8.252      ;
; 11.407 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.377     ; 8.231      ;
; 11.416 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.513      ;
; 11.451 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.478      ;
; 11.470 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.459      ;
; 11.553 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 8.375      ;
; 11.563 ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.366      ;
; 11.578 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.351      ;
; 11.587 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 8.341      ;
; 11.731 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.198      ;
; 11.744 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 8.184      ;
; 11.750 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 8.178      ;
; 11.758 ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 8.170      ;
; 11.780 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 8.148      ;
; 11.784 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.145      ;
; 11.798 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 8.130      ;
; 11.833 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 8.095      ;
; 11.837 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.092      ;
; 11.837 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.092      ;
; 11.838 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.091      ;
; 11.846 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.107      ;
; 11.864 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[16] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.089      ;
; 11.864 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[18] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.089      ;
; 11.867 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[20] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.086      ;
; 11.874 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[30] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.079      ;
; 11.875 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.078      ;
; 11.875 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.078      ;
; 11.878 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.075      ;
; 11.887 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 8.041      ;
; 11.888 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.065      ;
; 11.891 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.038      ;
; 11.905 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[28] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.048      ;
; 11.906 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.047      ;
; 11.910 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.043      ;
; 11.914 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 8.015      ;
; 11.917 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.036      ;
; 11.918 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.035      ;
; 11.919 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.034      ;
; 11.921 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.032      ;
; 11.932 ; vga:u_vga|current_line[7]                                                                                        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 7.997      ;
; 11.937 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[16] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.016      ;
; 11.937 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[18] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.016      ;
; 11.940 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[20] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.013      ;
; 11.942 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 7.987      ;
; 11.945 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 7.984      ;
; 11.947 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[30] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.006      ;
; 11.948 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.005      ;
; 11.948 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.005      ;
; 11.951 ; vga:u_vga|h_cnt[1]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 7.977      ;
; 11.951 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.002      ;
; 11.961 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.992      ;
; 11.974 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 7.955      ;
; 11.974 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[48] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 7.980      ;
; 11.978 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[28] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.975      ;
; 11.979 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.974      ;
; 11.983 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.970      ;
; 11.990 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.963      ;
; 11.991 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.962      ;
; 11.994 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.959      ;
; 11.996 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 7.933      ;
; 11.999 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 7.930      ;
; 12.017 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.936      ;
; 12.020 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 7.909      ;
; 12.035 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[16] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.918      ;
; 12.035 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[18] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.918      ;
; 12.038 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[20] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.915      ;
; 12.044 ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 7.884      ;
; 12.045 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[30] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.908      ;
; 12.046 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.907      ;
; 12.046 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.907      ;
; 12.047 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[48] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 7.907      ;
; 12.049 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.904      ;
; 12.059 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.894      ;
; 12.068 ; vga:u_vga|h_cnt[0]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.087     ; 7.860      ;
; 12.069 ; vga:u_vga|current_line[8]                                                                                        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 7.860      ;
; 12.074 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 7.855      ;
; 12.076 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.877      ;
; 12.076 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[28] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.877      ;
; 12.077 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.876      ;
; 12.081 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.872      ;
; 12.083 ; vga:u_vga|current_line[5]                                                                                        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.086     ; 7.846      ;
; 12.088 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.865      ;
; 12.089 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.864      ;
; 12.092 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.861      ;
; 12.094 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[16] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.859      ;
; 12.094 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[18] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.859      ;
; 12.097 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[20] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.856      ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK50'                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; reset_delay:u_reset_delay|cont[20]                                               ; reset_delay:u_reset_delay|cont[20]                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[40]                                                         ; vga:u_vga|submarines[40]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[36]                                                         ; vga:u_vga|submarines[36]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[48]                                                         ; vga:u_vga|submarines[48]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; vga:u_vga|v_cnt[9]                                                               ; vga:u_vga|v_cnt[9]                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|v_cnt[10]                                                              ; vga:u_vga|v_cnt[10]                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[7]                                                       ; vga:u_vga|data_sub_disp[7]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[6]                                                       ; vga:u_vga|data_sub_disp[6]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[3]                                                       ; vga:u_vga|data_sub_disp[3]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[0]                                                       ; vga:u_vga|data_sub_disp[0]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[38]                                                         ; vga:u_vga|submarines[38]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[10]                                                         ; vga:u_vga|submarines[10]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[2]                                                          ; vga:u_vga|submarines[2]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[14]                                                         ; vga:u_vga|submarines[14]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[6]                                                          ; vga:u_vga|submarines[6]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[34]                                                         ; vga:u_vga|submarines[34]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[42]                                                         ; vga:u_vga|submarines[42]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[46]                                                         ; vga:u_vga|submarines[46]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[5]                                                        ; vga:u_vga|current_line[5]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[6]                                                        ; vga:u_vga|current_line[6]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[7]                                                        ; vga:u_vga|current_line[7]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[8]                                                        ; vga:u_vga|current_line[8]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[9]                                                        ; vga:u_vga|current_line[9]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[11]                                                      ; vga:u_vga|data_sub_disp[11]                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[24]                                                   ; vga:u_vga|submarines_debug[24]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[26]                                                   ; vga:u_vga|submarines_debug[26]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[30]                                                   ; vga:u_vga|submarines_debug[30]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[28]                                                   ; vga:u_vga|submarines_debug[28]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[20]                                                   ; vga:u_vga|submarines_debug[20]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[22]                                                   ; vga:u_vga|submarines_debug[22]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[16]                                                   ; vga:u_vga|submarines_debug[16]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[18]                                                   ; vga:u_vga|submarines_debug[18]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[40]                                                   ; vga:u_vga|submarines_debug[40]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[44]                                                   ; vga:u_vga|submarines_debug[44]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[32]                                                   ; vga:u_vga|submarines_debug[32]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[36]                                                   ; vga:u_vga|submarines_debug[36]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[34]                                                   ; vga:u_vga|submarines_debug[34]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[38]                                                   ; vga:u_vga|submarines_debug[38]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[46]                                                   ; vga:u_vga|submarines_debug[46]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[42]                                                   ; vga:u_vga|submarines_debug[42]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[14]                                                   ; vga:u_vga|submarines_debug[14]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[10]                                                   ; vga:u_vga|submarines_debug[10]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[0]                                                    ; vga:u_vga|submarines_debug[0]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[4]                                                    ; vga:u_vga|submarines_debug[4]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[2]                                                    ; vga:u_vga|submarines_debug[2]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[6]                                                    ; vga:u_vga|submarines_debug[6]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[12]                                                   ; vga:u_vga|submarines_debug[12]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[8]                                                    ; vga:u_vga|submarines_debug[8]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[9]                                                       ; vga:u_vga|data_sub_disp[9]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[8]                                                       ; vga:u_vga|data_sub_disp[8]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[5]                                                       ; vga:u_vga|data_sub_disp[5]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[4]                                                       ; vga:u_vga|data_sub_disp[4]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[2]                                                       ; vga:u_vga|data_sub_disp[2]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[1]                                                       ; vga:u_vga|data_sub_disp[1]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|address_a_sub[0]                                                       ; vga:u_vga|address_a_sub[0]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|update_submarines                                                      ; vga:u_vga|update_submarines                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|generate_subarine                                                      ; vga:u_vga|generate_subarine                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|tmp_random[3]                                                          ; vga:u_vga|tmp_random[3]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|tmp_random[4]                                                          ; vga:u_vga|tmp_random[4]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|tmp_random[2]                                                          ; vga:u_vga|tmp_random[2]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|tmp_random[5]                                                          ; vga:u_vga|tmp_random[5]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[18]                                                         ; vga:u_vga|submarines[18]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[26]                                                         ; vga:u_vga|submarines[26]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[30]                                                         ; vga:u_vga|submarines[30]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[22]                                                         ; vga:u_vga|submarines[22]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[20]                                                         ; vga:u_vga|submarines[20]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[28]                                                         ; vga:u_vga|submarines[28]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[24]                                                         ; vga:u_vga|submarines[24]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[32]                                                         ; vga:u_vga|submarines[32]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[4]                                                          ; vga:u_vga|submarines[4]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[8]                                                          ; vga:u_vga|submarines[8]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[16]                                                         ; vga:u_vga|submarines[16]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[0]                                                          ; vga:u_vga|submarines[0]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[12]                                                         ; vga:u_vga|submarines[12]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[44]                                                         ; vga:u_vga|submarines[44]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|nb_submarines[0]                                                       ; vga:u_vga|nb_submarines[0]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|spi_go                                             ; spi_ee_config:u_spi_ee_config|spi_go                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|clear_status                                       ; spi_ee_config:u_spi_ee_config|clear_status                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|read_back                                          ; spi_ee_config:u_spi_ee_config|read_back                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|high_byte                                          ; spi_ee_config:u_spi_ee_config|high_byte                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|read_ready                                         ; spi_ee_config:u_spi_ee_config|read_ready                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; vga:u_vga|submarines_debug[48]                                                   ; vga:u_vga|submarines_debug[48]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_ee_config:u_spi_ee_config|direction                                          ; spi_ee_config:u_spi_ee_config|direction                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; reset_delay:u_reset_delay|cont[0]                                                ; reset_delay:u_reset_delay|cont[0]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; vga:u_vga|h_cnt[10]                                                              ; vga:u_vga|h_cnt[10]                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; vga:u_vga|read_sub                                                               ; vga:u_vga|read_sub                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; vga:u_vga|tmp_random[1]                                                          ; vga:u_vga|tmp_random[1]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.580      ;
; 0.373 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                  ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; spi_ee_config:u_spi_ee_config|clear_status                                       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                  ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.594      ;
; 0.379 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.598      ;
; 0.380 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6] ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.599      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK50'                                                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.032 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.646      ;
; 16.032 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.646      ;
; 16.032 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.646      ;
; 16.032 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.646      ;
; 16.032 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.646      ;
; 16.049 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.338     ; 1.628      ;
; 16.049 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.338     ; 1.628      ;
; 16.049 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.338     ; 1.628      ;
; 16.049 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.338     ; 1.628      ;
; 16.049 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.338     ; 1.628      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.082 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.336     ; 1.597      ;
; 16.194 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.484      ;
; 16.194 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.484      ;
; 16.194 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.484      ;
; 16.194 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.484      ;
; 16.194 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.484      ;
; 16.194 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.484      ;
; 16.194 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.484      ;
; 16.194 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.484      ;
; 16.194 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.337     ; 1.484      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.013 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.321      ;
; 3.013 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.321      ;
; 3.013 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.321      ;
; 3.013 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.321      ;
; 3.013 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.321      ;
; 3.013 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.321      ;
; 3.013 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.321      ;
; 3.013 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.321      ;
; 3.013 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.849     ; 1.321      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.141 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.848     ; 1.450      ;
; 3.170 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.477      ;
; 3.170 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.477      ;
; 3.170 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.477      ;
; 3.170 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.477      ;
; 3.170 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.477      ;
; 3.181 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.488      ;
; 3.181 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.488      ;
; 3.181 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.488      ;
; 3.181 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.488      ;
; 3.181 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.850     ; 1.488      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                              ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.491 ; 9.721        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[0]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[10]                                                                                       ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[11]                                                                                       ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[1]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[2]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[3]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[4]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[5]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[6]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[7]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[8]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[9]                                                                                        ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_blue                                                                                               ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_green                                                                                              ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_h_sync                                                                                             ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_red                                                                                                ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_v_sync                                                                                             ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                 ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                  ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[0]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[1]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[2]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[3]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[4]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_a_sub[5]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_sub[5]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[5]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[6]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[7]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[8]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[9]                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[0]                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[1]                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[2]                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[3]                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[4]                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_submarine[5]                                                                                   ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[0]                                                                                           ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[1]                                                                                           ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[2]                                                                                           ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[3]                                                                                           ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[4]                                                                                           ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[5]                                                                                           ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[6]                                                                                           ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[7]                                                                                           ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[0]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[10]                                                                                         ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[1]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[2]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[3]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[4]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[5]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[6]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[7]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[8]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[9]                                                                                          ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[1]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[2]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[4]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[5]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[8]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_sub_disp[9]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|generate_rocket                                                                                        ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|generate_subarine                                                                                      ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[0]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[1]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[2]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[3]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[4]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[5]                                                                                       ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|read_sub                                                                                               ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 5.646 ; 6.093 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 3.892 ; 4.415 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -3.796 ; -4.253 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.199 ; -3.699 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.986 ; 4.931 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.009 ; 5.912 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.209 ; 8.157 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.764 ; 4.677 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.767 ; 4.680 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.378 ; 5.620 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.423 ; 4.373 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.817 ; 5.057 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.812 ; 4.799 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.681 ; 4.594 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.683 ; 4.596 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.681 ; 4.594 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.685 ; 4.598 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.682 ; 4.595 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.817 ; 5.057 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.474 ; 6.352 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.741 ; 5.619 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 6.592     ; 6.714     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.739     ; 5.861     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 70.14 MHz ; 70.14 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 5.742 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.311 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 16.509 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 2.668 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.489 ; 0.000                          ;
+---------+-------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 5.742  ; vga:u_vga|out_red                                                                                                ; out_red                        ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.916     ; 2.342      ;
; 5.744  ; vga:u_vga|out_green                                                                                              ; out_green                      ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.914     ; 2.342      ;
; 5.746  ; vga:u_vga|out_v_sync                                                                                             ; out_v_sync                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 5.746  ; vga:u_vga|out_h_sync                                                                                             ; out_h_sync                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 5.746  ; vga:u_vga|out_blue                                                                                               ; out_blue                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 11.720 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.337     ; 7.958      ;
; 11.741 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 8.197      ;
; 12.049 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.888      ;
; 12.066 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.872      ;
; 12.102 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.835      ;
; 12.167 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.771      ;
; 12.224 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.337     ; 7.454      ;
; 12.233 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.705      ;
; 12.245 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.693      ;
; 12.274 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.337     ; 7.404      ;
; 12.289 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.648      ;
; 12.291 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.647      ;
; 12.295 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.643      ;
; 12.393 ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.545      ;
; 12.394 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.543      ;
; 12.408 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.529      ;
; 12.468 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.469      ;
; 12.553 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.384      ;
; 12.570 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.368      ;
; 12.603 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.334      ;
; 12.606 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.331      ;
; 12.616 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.321      ;
; 12.620 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.318      ;
; 12.630 ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.307      ;
; 12.635 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.302      ;
; 12.637 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.300      ;
; 12.656 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.281      ;
; 12.671 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.267      ;
; 12.705 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.232      ;
; 12.721 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.217      ;
; 12.726 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.234      ;
; 12.737 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.201      ;
; 12.750 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.187      ;
; 12.758 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[30] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.203      ;
; 12.761 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[16] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.200      ;
; 12.762 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[18] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.199      ;
; 12.764 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[20] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.197      ;
; 12.768 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.192      ;
; 12.774 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.186      ;
; 12.774 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.186      ;
; 12.777 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.183      ;
; 12.783 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.177      ;
; 12.785 ; vga:u_vga|current_line[7]                                                                                        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.153      ;
; 12.787 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.151      ;
; 12.793 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.144      ;
; 12.795 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.143      ;
; 12.796 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[28] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.165      ;
; 12.797 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.164      ;
; 12.801 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.160      ;
; 12.804 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.156      ;
; 12.805 ; vga:u_vga|h_cnt[1]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.132      ;
; 12.805 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.155      ;
; 12.810 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.150      ;
; 12.815 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[30] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.146      ;
; 12.818 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[16] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.143      ;
; 12.819 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[18] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.142      ;
; 12.821 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[20] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.140      ;
; 12.825 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.135      ;
; 12.831 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.106      ;
; 12.831 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.129      ;
; 12.831 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.129      ;
; 12.834 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.126      ;
; 12.843 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.094      ;
; 12.844 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[48] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.117      ;
; 12.845 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.093      ;
; 12.852 ; vga:u_vga|current_line[5]                                                                                        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.086      ;
; 12.853 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[28] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.108      ;
; 12.854 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.107      ;
; 12.858 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.103      ;
; 12.861 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.099      ;
; 12.862 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.098      ;
; 12.866 ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.071      ;
; 12.867 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.093      ;
; 12.876 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.084      ;
; 12.894 ; vga:u_vga|current_line[8]                                                                                        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.044      ;
; 12.897 ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.041      ;
; 12.898 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.039      ;
; 12.901 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[48] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.060      ;
; 12.908 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[30] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.053      ;
; 12.911 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[16] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.050      ;
; 12.912 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.025      ;
; 12.912 ; vga:u_vga|h_cnt[0]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 7.025      ;
; 12.912 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[18] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.049      ;
; 12.914 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[20] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.047      ;
; 12.918 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.042      ;
; 12.924 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.036      ;
; 12.924 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.036      ;
; 12.927 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.033      ;
; 12.928 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 7.031      ;
; 12.930 ; vga:u_vga|current_line[6]                                                                                        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 7.008      ;
; 12.946 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[28] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.015      ;
; 12.947 ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.077     ; 6.991      ;
; 12.947 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.014      ;
; 12.948 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.078     ; 6.989      ;
; 12.951 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 7.010      ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                              ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; vga:u_vga|data_sub_disp[7]                                                       ; vga:u_vga|data_sub_disp[7]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[6]                                                       ; vga:u_vga|data_sub_disp[6]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[3]                                                       ; vga:u_vga|data_sub_disp[3]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[0]                                                       ; vga:u_vga|data_sub_disp[0]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[38]                                                         ; vga:u_vga|submarines[38]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[10]                                                         ; vga:u_vga|submarines[10]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[2]                                                          ; vga:u_vga|submarines[2]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[14]                                                         ; vga:u_vga|submarines[14]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[6]                                                          ; vga:u_vga|submarines[6]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[34]                                                         ; vga:u_vga|submarines[34]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[42]                                                         ; vga:u_vga|submarines[42]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines[46]                                                         ; vga:u_vga|submarines[46]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|direction                                          ; spi_ee_config:u_spi_ee_config|direction                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_go                                             ; spi_ee_config:u_spi_ee_config|spi_go                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|clear_status                                       ; spi_ee_config:u_spi_ee_config|clear_status                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_back                                          ; spi_ee_config:u_spi_ee_config|read_back                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|high_byte                                          ; spi_ee_config:u_spi_ee_config|high_byte                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_ready                                         ; spi_ee_config:u_spi_ee_config|read_ready                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[40]                                                         ; vga:u_vga|submarines[40]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[36]                                                         ; vga:u_vga|submarines[36]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[48]                                                         ; vga:u_vga|submarines[48]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[5]                                                        ; vga:u_vga|current_line[5]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[6]                                                        ; vga:u_vga|current_line[6]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[7]                                                        ; vga:u_vga|current_line[7]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[8]                                                        ; vga:u_vga|current_line[8]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[9]                                                        ; vga:u_vga|current_line[9]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|v_cnt[9]                                                               ; vga:u_vga|v_cnt[9]                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|v_cnt[10]                                                              ; vga:u_vga|v_cnt[10]                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; reset_delay:u_reset_delay|cont[20]                                               ; reset_delay:u_reset_delay|cont[20]                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[11]                                                      ; vga:u_vga|data_sub_disp[11]                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[24]                                                   ; vga:u_vga|submarines_debug[24]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[26]                                                   ; vga:u_vga|submarines_debug[26]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[30]                                                   ; vga:u_vga|submarines_debug[30]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[28]                                                   ; vga:u_vga|submarines_debug[28]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[20]                                                   ; vga:u_vga|submarines_debug[20]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[22]                                                   ; vga:u_vga|submarines_debug[22]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[16]                                                   ; vga:u_vga|submarines_debug[16]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[18]                                                   ; vga:u_vga|submarines_debug[18]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[48]                                                   ; vga:u_vga|submarines_debug[48]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[40]                                                   ; vga:u_vga|submarines_debug[40]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[44]                                                   ; vga:u_vga|submarines_debug[44]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[32]                                                   ; vga:u_vga|submarines_debug[32]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[36]                                                   ; vga:u_vga|submarines_debug[36]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[34]                                                   ; vga:u_vga|submarines_debug[34]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[38]                                                   ; vga:u_vga|submarines_debug[38]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[46]                                                   ; vga:u_vga|submarines_debug[46]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[42]                                                   ; vga:u_vga|submarines_debug[42]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[14]                                                   ; vga:u_vga|submarines_debug[14]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[10]                                                   ; vga:u_vga|submarines_debug[10]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[0]                                                    ; vga:u_vga|submarines_debug[0]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[4]                                                    ; vga:u_vga|submarines_debug[4]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[2]                                                    ; vga:u_vga|submarines_debug[2]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[6]                                                    ; vga:u_vga|submarines_debug[6]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[12]                                                   ; vga:u_vga|submarines_debug[12]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[8]                                                    ; vga:u_vga|submarines_debug[8]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[9]                                                       ; vga:u_vga|data_sub_disp[9]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[8]                                                       ; vga:u_vga|data_sub_disp[8]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[5]                                                       ; vga:u_vga|data_sub_disp[5]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[4]                                                       ; vga:u_vga|data_sub_disp[4]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[2]                                                       ; vga:u_vga|data_sub_disp[2]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[1]                                                       ; vga:u_vga|data_sub_disp[1]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|address_a_sub[0]                                                       ; vga:u_vga|address_a_sub[0]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|update_submarines                                                      ; vga:u_vga|update_submarines                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|generate_subarine                                                      ; vga:u_vga|generate_subarine                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|tmp_random[3]                                                          ; vga:u_vga|tmp_random[3]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|tmp_random[4]                                                          ; vga:u_vga|tmp_random[4]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|tmp_random[2]                                                          ; vga:u_vga|tmp_random[2]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|tmp_random[5]                                                          ; vga:u_vga|tmp_random[5]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[18]                                                         ; vga:u_vga|submarines[18]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[26]                                                         ; vga:u_vga|submarines[26]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[30]                                                         ; vga:u_vga|submarines[30]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[22]                                                         ; vga:u_vga|submarines[22]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[20]                                                         ; vga:u_vga|submarines[20]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[28]                                                         ; vga:u_vga|submarines[28]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[24]                                                         ; vga:u_vga|submarines[24]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[32]                                                         ; vga:u_vga|submarines[32]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[4]                                                          ; vga:u_vga|submarines[4]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[8]                                                          ; vga:u_vga|submarines[8]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[16]                                                         ; vga:u_vga|submarines[16]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[0]                                                          ; vga:u_vga|submarines[0]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[12]                                                         ; vga:u_vga|submarines[12]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[44]                                                         ; vga:u_vga|submarines[44]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|nb_submarines[0]                                                       ; vga:u_vga|nb_submarines[0]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; vga:u_vga|h_cnt[10]                                                              ; vga:u_vga|h_cnt[10]                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.519      ;
; 0.320 ; reset_delay:u_reset_delay|cont[0]                                                ; reset_delay:u_reset_delay|cont[0]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; vga:u_vga|read_sub                                                               ; vga:u_vga|read_sub                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; vga:u_vga|tmp_random[1]                                                          ; vga:u_vga|tmp_random[1]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.519      ;
; 0.337 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                  ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.537      ;
; 0.339 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                  ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; spi_ee_config:u_spi_ee_config|clear_status                                       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.539      ;
; 0.343 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.543      ;
; 0.344 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6] ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.544      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.509 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.462      ;
; 16.509 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.462      ;
; 16.509 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.462      ;
; 16.509 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.462      ;
; 16.509 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.462      ;
; 16.525 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.045     ; 1.445      ;
; 16.525 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.045     ; 1.445      ;
; 16.525 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.045     ; 1.445      ;
; 16.525 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.045     ; 1.445      ;
; 16.525 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.045     ; 1.445      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.553 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.043     ; 1.419      ;
; 16.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.315      ;
; 16.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.315      ;
; 16.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.315      ;
; 16.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.315      ;
; 16.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.315      ;
; 16.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.315      ;
; 16.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.315      ;
; 16.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.315      ;
; 16.656 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.044     ; 1.315      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.668 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.199      ;
; 2.668 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.199      ;
; 2.668 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.199      ;
; 2.668 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.199      ;
; 2.668 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.199      ;
; 2.668 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.199      ;
; 2.668 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.199      ;
; 2.668 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.199      ;
; 2.668 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.199      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.787 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.612     ; 1.319      ;
; 2.820 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.350      ;
; 2.820 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.350      ;
; 2.820 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.350      ;
; 2.820 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.350      ;
; 2.820 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.614     ; 1.350      ;
; 2.832 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.363      ;
; 2.832 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.363      ;
; 2.832 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.363      ;
; 2.832 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.363      ;
; 2.832 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.613     ; 1.363      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                               ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[0]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[10]                                                                                       ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[11]                                                                                       ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[1]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[2]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[3]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[4]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[5]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[6]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[7]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[8]                                                                                        ;
; 9.494 ; 9.724        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[9]                                                                                        ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                  ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                  ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                  ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                  ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                  ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                  ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                 ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                 ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                 ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                 ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                 ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                 ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                 ;
; 9.559 ; 9.743        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                  ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                       ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                       ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                       ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                       ;
; 9.563 ; 9.747        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                  ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                       ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                          ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                        ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                 ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                         ;
; 9.564 ; 9.748        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_go                                                                             ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_blue                                                                                               ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_green                                                                                              ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_h_sync                                                                                             ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_red                                                                                                ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_v_sync                                                                                             ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[0]                                                                                ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[10]                                                                               ;
; 9.596 ; 9.780        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; reset_delay:u_reset_delay|cont[11]                                                                               ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 4.965 ; 5.333 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 3.369 ; 3.794 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -3.287 ; -3.680 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.756 ; -3.167 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.509 ; 4.539 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.507 ; 5.310 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.444 ; 7.319 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.256 ; 4.181 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.258 ; 4.183 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.935 ; 5.099 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.998 ; 4.029 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.420 ; 4.589 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.391 ; 4.301 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.185 ; 4.109 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.187 ; 4.111 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.420 ; 4.589 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.889 ; 5.747 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.239 ; 5.097 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.858     ; 6.000     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.122     ; 5.264     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 7.160 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.186 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 17.675 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 1.727 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.209 ; 0.000                          ;
+---------+-------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 7.160  ; vga:u_vga|out_red                                                                                                ; out_red                        ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.136     ; 1.704      ;
; 7.162  ; vga:u_vga|out_green                                                                                              ; out_green                      ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.134     ; 1.704      ;
; 7.164  ; vga:u_vga|out_v_sync                                                                                             ; out_v_sync                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 7.164  ; vga:u_vga|out_h_sync                                                                                             ; out_h_sync                     ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 7.164  ; vga:u_vga|out_blue                                                                                               ; out_blue                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 14.769 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 5.184      ;
; 15.039 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 4.916      ;
; 15.044 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.909      ;
; 15.054 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 4.900      ;
; 15.072 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.221     ; 4.714      ;
; 15.088 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.865      ;
; 15.100 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 4.854      ;
; 15.116 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.837      ;
; 15.117 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.836      ;
; 15.123 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.830      ;
; 15.165 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.788      ;
; 15.216 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 4.738      ;
; 15.226 ; vga:u_vga|v_cnt[3]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.727      ;
; 15.235 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.718      ;
; 15.240 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.731      ;
; 15.244 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[16] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.727      ;
; 15.244 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[18] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.727      ;
; 15.247 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[20] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.724      ;
; 15.248 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.723      ;
; 15.250 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[30] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.721      ;
; 15.252 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[16] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.719      ;
; 15.252 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[18] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.719      ;
; 15.253 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.718      ;
; 15.254 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.717      ;
; 15.255 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[20] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.716      ;
; 15.258 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[30] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.713      ;
; 15.261 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.710      ;
; 15.261 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.710      ;
; 15.262 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.709      ;
; 15.263 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.708      ;
; 15.267 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 4.687      ;
; 15.269 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.702      ;
; 15.270 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[28] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.701      ;
; 15.271 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.700      ;
; 15.272 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.699      ;
; 15.273 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.698      ;
; 15.278 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.693      ;
; 15.278 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[28] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.693      ;
; 15.280 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.691      ;
; 15.280 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.691      ;
; 15.281 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.690      ;
; 15.284 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.687      ;
; 15.286 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.685      ;
; 15.288 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.683      ;
; 15.292 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.679      ;
; 15.317 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 4.637      ;
; 15.326 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[48] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.645      ;
; 15.334 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[48] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.637      ;
; 15.338 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.615      ;
; 15.345 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.626      ;
; 15.349 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[16] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.622      ;
; 15.349 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[18] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.622      ;
; 15.352 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[20] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.619      ;
; 15.355 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[30] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.616      ;
; 15.357 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 4.597      ;
; 15.358 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 4.597      ;
; 15.358 ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 4.596      ;
; 15.358 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.613      ;
; 15.359 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.612      ;
; 15.363 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.590      ;
; 15.366 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.605      ;
; 15.368 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.603      ;
; 15.370 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.583      ;
; 15.373 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 4.581      ;
; 15.375 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[28] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.596      ;
; 15.377 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.594      ;
; 15.378 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.593      ;
; 15.379 ; vga:u_vga|current_submarine[5]                                                                                   ; vga:u_vga|submarines_debug[22] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.592      ;
; 15.383 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.588      ;
; 15.385 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.586      ;
; 15.386 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 4.569      ;
; 15.387 ; vga:u_vga|submarines[0]                                                                                          ; vga:u_vga|submarines_debug[22] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.584      ;
; 15.389 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.582      ;
; 15.390 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.581      ;
; 15.391 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.221     ; 4.395      ;
; 15.391 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.562      ;
; 15.394 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[16] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.577      ;
; 15.394 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[18] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.577      ;
; 15.397 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[20] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.574      ;
; 15.400 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[30] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.571      ;
; 15.401 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 4.553      ;
; 15.403 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.568      ;
; 15.404 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.567      ;
; 15.405 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|green_signal         ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.054     ; 4.548      ;
; 15.411 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.560      ;
; 15.413 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.558      ;
; 15.419 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|blue_signal          ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.221     ; 4.367      ;
; 15.419 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|red_signal           ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.053     ; 4.535      ;
; 15.420 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[28] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.551      ;
; 15.422 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.549      ;
; 15.423 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.548      ;
; 15.428 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.543      ;
; 15.430 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.541      ;
; 15.431 ; vga:u_vga|current_submarine[2]                                                                                   ; vga:u_vga|submarines_debug[48] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.540      ;
; 15.434 ; vga:u_vga|submarines[32]                                                                                         ; vga:u_vga|submarines_debug[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 4.537      ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                              ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; vga:u_vga|data_sub_disp[7]                                                       ; vga:u_vga|data_sub_disp[7]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[6]                                                       ; vga:u_vga|data_sub_disp[6]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[3]                                                       ; vga:u_vga|data_sub_disp[3]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[0]                                                       ; vga:u_vga|data_sub_disp[0]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[38]                                                         ; vga:u_vga|submarines[38]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[10]                                                         ; vga:u_vga|submarines[10]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[2]                                                          ; vga:u_vga|submarines[2]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[14]                                                         ; vga:u_vga|submarines[14]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[6]                                                          ; vga:u_vga|submarines[6]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[34]                                                         ; vga:u_vga|submarines[34]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[42]                                                         ; vga:u_vga|submarines[42]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[46]                                                         ; vga:u_vga|submarines[46]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|v_cnt[9]                                                               ; vga:u_vga|v_cnt[9]                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|v_cnt[10]                                                              ; vga:u_vga|v_cnt[10]                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reset_delay:u_reset_delay|cont[20]                                               ; reset_delay:u_reset_delay|cont[20]                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[11]                                                      ; vga:u_vga|data_sub_disp[11]                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[48]                                                   ; vga:u_vga|submarines_debug[48]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[9]                                                       ; vga:u_vga|data_sub_disp[9]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[8]                                                       ; vga:u_vga|data_sub_disp[8]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[5]                                                       ; vga:u_vga|data_sub_disp[5]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[4]                                                       ; vga:u_vga|data_sub_disp[4]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[2]                                                       ; vga:u_vga|data_sub_disp[2]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[1]                                                       ; vga:u_vga|data_sub_disp[1]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|tmp_random[4]                                                          ; vga:u_vga|tmp_random[4]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|tmp_random[2]                                                          ; vga:u_vga|tmp_random[2]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|tmp_random[5]                                                          ; vga:u_vga|tmp_random[5]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[0]                                                          ; vga:u_vga|submarines[0]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[12]                                                         ; vga:u_vga|submarines[12]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[44]                                                         ; vga:u_vga|submarines[44]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[40]                                                         ; vga:u_vga|submarines[40]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[36]                                                         ; vga:u_vga|submarines[36]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[48]                                                         ; vga:u_vga|submarines[48]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|current_line[5]                                                        ; vga:u_vga|current_line[5]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|current_line[6]                                                        ; vga:u_vga|current_line[6]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|current_line[7]                                                        ; vga:u_vga|current_line[7]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|current_line[8]                                                        ; vga:u_vga|current_line[8]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|current_line[9]                                                        ; vga:u_vga|current_line[9]                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[24]                                                   ; vga:u_vga|submarines_debug[24]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[26]                                                   ; vga:u_vga|submarines_debug[26]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[30]                                                   ; vga:u_vga|submarines_debug[30]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[28]                                                   ; vga:u_vga|submarines_debug[28]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[20]                                                   ; vga:u_vga|submarines_debug[20]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[22]                                                   ; vga:u_vga|submarines_debug[22]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[16]                                                   ; vga:u_vga|submarines_debug[16]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[18]                                                   ; vga:u_vga|submarines_debug[18]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[40]                                                   ; vga:u_vga|submarines_debug[40]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[44]                                                   ; vga:u_vga|submarines_debug[44]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[32]                                                   ; vga:u_vga|submarines_debug[32]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[36]                                                   ; vga:u_vga|submarines_debug[36]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[34]                                                   ; vga:u_vga|submarines_debug[34]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[38]                                                   ; vga:u_vga|submarines_debug[38]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[46]                                                   ; vga:u_vga|submarines_debug[46]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[42]                                                   ; vga:u_vga|submarines_debug[42]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[14]                                                   ; vga:u_vga|submarines_debug[14]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[10]                                                   ; vga:u_vga|submarines_debug[10]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[0]                                                    ; vga:u_vga|submarines_debug[0]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[4]                                                    ; vga:u_vga|submarines_debug[4]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[2]                                                    ; vga:u_vga|submarines_debug[2]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[6]                                                    ; vga:u_vga|submarines_debug[6]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[12]                                                   ; vga:u_vga|submarines_debug[12]                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[8]                                                    ; vga:u_vga|submarines_debug[8]                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|address_a_sub[0]                                                       ; vga:u_vga|address_a_sub[0]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|update_submarines                                                      ; vga:u_vga|update_submarines                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|generate_subarine                                                      ; vga:u_vga|generate_subarine                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|tmp_random[3]                                                          ; vga:u_vga|tmp_random[3]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[18]                                                         ; vga:u_vga|submarines[18]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[26]                                                         ; vga:u_vga|submarines[26]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[30]                                                         ; vga:u_vga|submarines[30]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[22]                                                         ; vga:u_vga|submarines[22]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[20]                                                         ; vga:u_vga|submarines[20]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[28]                                                         ; vga:u_vga|submarines[28]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[24]                                                         ; vga:u_vga|submarines[24]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[32]                                                         ; vga:u_vga|submarines[32]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[4]                                                          ; vga:u_vga|submarines[4]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[8]                                                          ; vga:u_vga|submarines[8]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[16]                                                         ; vga:u_vga|submarines[16]                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|nb_submarines[0]                                                       ; vga:u_vga|nb_submarines[0]                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; spi_ee_config:u_spi_ee_config|direction                                          ; spi_ee_config:u_spi_ee_config|direction                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_ee_config:u_spi_ee_config|spi_go                                             ; spi_ee_config:u_spi_ee_config|spi_go                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_ee_config:u_spi_ee_config|clear_status                                       ; spi_ee_config:u_spi_ee_config|clear_status                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_ee_config:u_spi_ee_config|read_back                                          ; spi_ee_config:u_spi_ee_config|read_back                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_ee_config:u_spi_ee_config|high_byte                                          ; spi_ee_config:u_spi_ee_config|high_byte                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_ee_config:u_spi_ee_config|read_ready                                         ; spi_ee_config:u_spi_ee_config|read_ready                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; vga:u_vga|h_cnt[10]                                                              ; vga:u_vga|h_cnt[10]                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; reset_delay:u_reset_delay|cont[0]                                                ; reset_delay:u_reset_delay|cont[0]                                                ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; vga:u_vga|tmp_random[1]                                                          ; vga:u_vga|tmp_random[1]                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; vga:u_vga|read_sub                                                               ; vga:u_vga|read_sub                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                  ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; spi_ee_config:u_spi_ee_config|clear_status                                       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.314      ;
; 0.196 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                  ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5] ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.316      ;
; 0.198 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6] ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.318      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.675 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.942      ;
; 17.675 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.942      ;
; 17.675 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.942      ;
; 17.675 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.942      ;
; 17.675 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.942      ;
; 17.682 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.392     ; 0.933      ;
; 17.682 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.392     ; 0.933      ;
; 17.682 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.392     ; 0.933      ;
; 17.682 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.392     ; 0.933      ;
; 17.682 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.392     ; 0.933      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.704 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.389     ; 0.914      ;
; 17.773 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.844      ;
; 17.773 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.844      ;
; 17.773 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.844      ;
; 17.773 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.844      ;
; 17.773 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.844      ;
; 17.773 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.844      ;
; 17.773 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.844      ;
; 17.773 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.844      ;
; 17.773 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.390     ; 0.844      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.727 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.715      ;
; 1.727 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.715      ;
; 1.727 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.715      ;
; 1.727 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.715      ;
; 1.727 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.715      ;
; 1.727 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.715      ;
; 1.727 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.715      ;
; 1.727 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.715      ;
; 1.727 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.715      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.095     ; 0.786      ;
; 1.812 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.799      ;
; 1.812 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.799      ;
; 1.812 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.799      ;
; 1.812 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.799      ;
; 1.812 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.097     ; 0.799      ;
; 1.813 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.801      ;
; 1.813 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.801      ;
; 1.813 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.801      ;
; 1.813 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.801      ;
; 1.813 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.096     ; 0.801      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                               ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[0]                                                                                        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[10]                                                                                       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[11]                                                                                       ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[1]                                                                                        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[2]                                                                                        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[3]                                                                                        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[4]                                                                                        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[5]                                                                                        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[6]                                                                                        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[7]                                                                                        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[8]                                                                                        ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_tmp_sub[9]                                                                                        ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.212 ; 9.442        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                  ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                  ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                  ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                  ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                  ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                  ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                  ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                       ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                  ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                          ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                        ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                 ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                         ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                       ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                       ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                       ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                       ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                       ;
; 9.234 ; 9.418        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_go                                                                             ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                          ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                       ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                        ;
; 9.235 ; 9.419        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|address_b_sub[5]                                                                                       ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[5]                                                                                        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[6]                                                                                        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[7]                                                                                        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[8]                                                                                        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_line[9]                                                                                        ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[0]                                                                                           ;
; 9.273 ; 9.457        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[1]                                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 3.191 ; 3.923 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 2.262 ; 3.028 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.169 ; -2.863 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -1.856 ; -2.608 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.997 ; 2.859 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.470 ; 3.848 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.740 ; 4.805 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.838 ; 2.783 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.840 ; 2.785 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.110 ; 3.848 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.658 ; 2.528 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.777 ; 3.186 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 2.783 ; 2.874 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.789 ; 2.734 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.791 ; 2.736 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.788 ; 2.733 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.777 ; 3.507 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.775 ; 3.682 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.343 ; 3.250 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.956     ; 4.049     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.441     ; 3.534     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 5.233 ; 0.186 ; 16.032   ; 1.727   ; 9.209               ;
;  CLOCK50         ; 5.233 ; 0.186 ; 16.032   ; 1.727   ; 9.209               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK50         ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 5.646 ; 6.093 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 3.892 ; 4.415 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.169 ; -2.863 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -1.856 ; -2.608 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.986 ; 4.931 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 6.009 ; 5.912 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 8.209 ; 8.157 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.764 ; 4.677 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.767 ; 4.680 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.378 ; 5.620 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.658 ; 2.528 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.777 ; 3.186 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 2.783 ; 2.874 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.789 ; 2.734 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.791 ; 2.736 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.788 ; 2.733 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.777 ; 3.507 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_red       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_green     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_blue      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; G_SENSOR_INT            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 30762    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 30762    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Tue Apr 21 12:36:07 2015
Info: Command: quartus_sta GSensor -c GSensor
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|sign_g_y is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 5.233
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.233               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 16.032
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.032               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.013
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.013               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.488
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.488               0.000 CLOCK50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|sign_g_y is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 5.742
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.742               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 16.509
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.509               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 2.668
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.668               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.489               0.000 CLOCK50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|sign_g_y is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 7.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.160               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 17.675
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.675               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 1.727
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.727               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.209               0.000 CLOCK50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 674 megabytes
    Info: Processing ended: Tue Apr 21 12:36:10 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


