<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="fanout" val="1"/>
      <a name="incoming" val="3"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="0"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="width" val="3"/>
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="3"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(560,270)" to="(570,270)"/>
    <wire from="(100,230)" to="(130,230)"/>
    <wire from="(610,310)" to="(610,540)"/>
    <wire from="(130,260)" to="(210,260)"/>
    <wire from="(180,280)" to="(200,280)"/>
    <wire from="(340,510)" to="(340,540)"/>
    <wire from="(220,240)" to="(290,240)"/>
    <wire from="(640,280)" to="(730,280)"/>
    <wire from="(120,280)" to="(180,280)"/>
    <wire from="(120,240)" to="(160,240)"/>
    <wire from="(180,280)" to="(180,350)"/>
    <wire from="(120,250)" to="(130,250)"/>
    <wire from="(210,490)" to="(400,490)"/>
    <wire from="(580,300)" to="(620,300)"/>
    <wire from="(220,260)" to="(220,420)"/>
    <wire from="(210,260)" to="(220,260)"/>
    <wire from="(200,280)" to="(200,510)"/>
    <wire from="(480,280)" to="(510,280)"/>
    <wire from="(570,290)" to="(620,290)"/>
    <wire from="(480,280)" to="(480,400)"/>
    <wire from="(100,230)" to="(100,270)"/>
    <wire from="(180,350)" to="(240,350)"/>
    <wire from="(570,270)" to="(570,290)"/>
    <wire from="(460,500)" to="(580,500)"/>
    <wire from="(340,510)" to="(400,510)"/>
    <wire from="(580,300)" to="(580,500)"/>
    <wire from="(160,240)" to="(190,240)"/>
    <wire from="(610,310)" to="(620,310)"/>
    <wire from="(200,510)" to="(340,510)"/>
    <wire from="(130,170)" to="(130,230)"/>
    <wire from="(340,420)" to="(380,420)"/>
    <wire from="(160,440)" to="(280,440)"/>
    <wire from="(340,260)" to="(510,260)"/>
    <wire from="(220,420)" to="(280,420)"/>
    <wire from="(160,240)" to="(160,440)"/>
    <wire from="(360,390)" to="(380,390)"/>
    <wire from="(340,540)" to="(610,540)"/>
    <wire from="(360,350)" to="(360,390)"/>
    <wire from="(110,170)" to="(130,170)"/>
    <wire from="(120,260)" to="(120,280)"/>
    <wire from="(200,280)" to="(290,280)"/>
    <wire from="(270,350)" to="(360,350)"/>
    <wire from="(430,400)" to="(480,400)"/>
    <wire from="(130,250)" to="(130,260)"/>
    <wire from="(210,260)" to="(210,490)"/>
    <comp lib="1" loc="(270,350)" name="NOT Gate"/>
    <comp lib="1" loc="(460,500)" name="XOR Gate"/>
    <comp lib="0" loc="(640,280)" name="Splitter">
      <a name="facing" val="west"/>
      <a name="fanout" val="3"/>
      <a name="incoming" val="3"/>
      <a name="bit0" val="2"/>
      <a name="bit2" val="0"/>
    </comp>
    <comp lib="1" loc="(340,420)" name="XOR Gate"/>
    <comp lib="6" loc="(138,36)" name="Text">
      <a name="text" val="Nome: Tiago Matta Machado Zaidan"/>
    </comp>
    <comp lib="1" loc="(340,260)" name="AND Gate"/>
    <comp lib="0" loc="(730,280)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="3"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(90,63)" name="Text">
      <a name="text" val="Matricula: 451620"/>
    </comp>
    <comp lib="1" loc="(220,240)" name="NOT Gate"/>
    <comp lib="0" loc="(110,170)" name="Pin">
      <a name="width" val="3"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(100,270)" name="Splitter">
      <a name="fanout" val="3"/>
      <a name="incoming" val="3"/>
      <a name="bit0" val="2"/>
      <a name="bit2" val="0"/>
    </comp>
    <comp lib="1" loc="(560,270)" name="OR Gate"/>
    <comp lib="6" loc="(80,89)" name="Text">
      <a name="text" val="Exemplo0025"/>
    </comp>
    <comp lib="1" loc="(430,400)" name="AND Gate"/>
  </circuit>
</project>
