# RISC-V CPU 模拟器

一个模块化的 RISC-V CPU 模拟器，专为教育目的设计，实现了 RV32I 指令集及其扩展。

## 用途

该模拟器提供了 RISC-V 处理器的软件实现，可以：
- 执行 RISC-V 二进制文件和 ELF 文件
- 支持顺序执行和乱序执行模型
- 提供详细的执行跟踪和调试功能
- 作为 CPU 架构概念的学习平台

## 主要特性

- 完整支持 RV32I 基础指令集（37条指令）
- 支持扩展：M（乘除法）、C（压缩指令）、F（浮点运算）
- 可配置的内存大小（默认 4KB）
- ELF 文件加载能力
- 基本系统调用处理，支持程序 I/O
- Difftest 支持，可与参考模型进行验证
- 单步执行和连续执行模式
- 寄存器和内存状态检查

## 项目目标

- 作为理解 CPU 架构的教育工具
- RISC-V 程序的测试平台
- RISC-V 规范的参考实现
- 用于实验 CPU 设计概念的可扩展框架