image::https://github.com/bahadirturkoglu/fpga/raw/master/kurulum_1.PNG[R]

= VERİLOG MULTİPLEXER TASARIMI +
== (ZYBO ZYNQ-7000 KARTI KULLANILMIŞTIR.) +

image::https://github.com/bahadirturkoglu/fpga/raw/master/MUX_1.PNG[R]


= MULTİPLEXER NEDİR +

Multiplexer devresi, bir çok giriş hattındaki bilgilerden birisini seçerek sadece uygun olan birini +
çıkışa aktaran devredir. Bir giriş hattının seçilmesi, seçme bitleri ile kontrol  edilmektedir. +
Multiplexer kısaca MUX olarak bilinir. Multiplex'in Türkçe karşılığı ise *'veri çoklayıcılar'* anlamına gelmektedir. +
2n giriş hatlı bir MUX devresinde n tane select bit (seçme biti) vardır. MUX’ a veri seçici veya bilgi seçici adı verilmektedir. +

image::https://github.com/bahadirturkoglu/fpga/raw/master/mux-tablo_1.PNG[R]
image::https://github.com/bahadirturkoglu/fpga/raw/master/mux-tablo_2.PNG[R]
image::https://github.com/bahadirturkoglu/fpga/raw/master/mux-tablo_3.PNG[R]
