# Verilog

En este repo estoy aprendiendo Verilog e intentando armar un CPU muy bÃ¡sico.
