ARM LB+PPO0577
"PodRW Rfe DpDatadW Rfe DpDatadW PosWR DpCtrldW PosWR PosRR"
Cycle=Rfe DpDatadW Rfe DpDatadW PosWR DpCtrldW PosWR PosRR PodRW
Relax=
Safe=Rfe PosWR PosRR Pod*W DpDatadW DpCtrldW
Prefetch=
Com=Rf Rf
Orig=PodRW Rfe DpDatadW Rfe DpDatadW PosWR DpCtrldW PosWR PosRR
{
%a0=a; %x0=x;
%x1=x; %y1=y; %z1=z; %a1=a;
}
 P0           | P1           ;
 LDR R0,[%a0] | LDR R0,[%x1] ;
 EOR R1,R0,R0 | EOR R1,R0,R0 ;
 ADD R1,R1,#1 | ADD R1,R1,#1 ;
 STR R1,[%x0] | STR R1,[%y1] ;
              | LDR R2,[%y1] ;
              | CMP R2,R2    ;
              | BNE LC00     ;
              | LC00:        ;
              | MOV R3,#1    ;
              | STR R3,[%z1] ;
              | LDR R4,[%z1] ;
              | LDR R5,[%z1] ;
              | MOV R6,#1    ;
              | STR R6,[%a1] ;
exists
(0:R0=1 /\ 1:R0=1)
