TimeQuest Timing Analyzer report for vga_controller
Sat Mar 16 20:24:57 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk25'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'clk25'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'clk25'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk25'
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Hold: 'clk25'
 28. Fast Model Minimum Pulse Width: 'CLOCK_50'
 29. Fast Model Minimum Pulse Width: 'clk25'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; vga_controller                                    ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk25      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk25 }    ;
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 115.1 MHz ; 115.1 MHz       ; clk25      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk25    ; -7.688 ; -180.642      ;
; CLOCK_50 ; 1.996  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.726 ; -1.726        ;
; clk25    ; 0.391  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -2.380             ;
; clk25    ; -0.500 ; -57.000            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk25'                                                                                                                    ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -7.688 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.004     ; 8.720      ;
; -7.659 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.004     ; 8.691      ;
; -7.626 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 8.661      ;
; -7.616 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.004     ; 8.648      ;
; -7.530 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.004     ; 8.562      ;
; -7.524 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.004     ; 8.556      ;
; -7.520 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.004     ; 8.552      ;
; -7.439 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.002     ; 8.473      ;
; -7.361 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 8.396      ;
; -7.306 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.002     ; 8.340      ;
; -7.305 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.004     ; 8.337      ;
; -7.289 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.004     ; 8.321      ;
; -7.265 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 8.300      ;
; -7.254 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 8.289      ;
; -7.247 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 8.282      ;
; -7.224 ; de2_vga_raster:V1|Vcount[9]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.004     ; 8.256      ;
; -7.062 ; de2_vga_raster:V1|Vcount[10]  ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.004     ; 8.094      ;
; -7.056 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.004     ; 8.088      ;
; -7.027 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 8.062      ;
; -6.908 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 7.943      ;
; -6.828 ; de2_vga_raster:V1|Hcount[10]  ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 7.863      ;
; -6.649 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 7.684      ;
; -4.035 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[7]    ; clk25        ; clk25       ; 1.000        ; 0.006      ; 5.077      ;
; -4.034 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[6]    ; clk25        ; clk25       ; 1.000        ; 0.006      ; 5.076      ;
; -4.034 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[9]    ; clk25        ; clk25       ; 1.000        ; 0.006      ; 5.076      ;
; -4.034 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[4]    ; clk25        ; clk25       ; 1.000        ; 0.006      ; 5.076      ;
; -4.030 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[1]    ; clk25        ; clk25       ; 1.000        ; 0.006      ; 5.072      ;
; -4.029 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[7]    ; clk25        ; clk25       ; 1.000        ; 0.006      ; 5.071      ;
; -4.028 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[6]    ; clk25        ; clk25       ; 1.000        ; 0.006      ; 5.070      ;
; -4.026 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[0]    ; clk25        ; clk25       ; 1.000        ; 0.006      ; 5.068      ;
; -4.024 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[9]    ; clk25        ; clk25       ; 1.000        ; 0.006      ; 5.066      ;
; -3.960 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[3]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.994      ;
; -3.960 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[0]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.994      ;
; -3.959 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[0]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.993      ;
; -3.958 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[9]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.992      ;
; -3.958 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[4]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.992      ;
; -3.957 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[2]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.991      ;
; -3.957 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[5]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.991      ;
; -3.956 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[1]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.990      ;
; -3.952 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[4]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.986      ;
; -3.951 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[6]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.985      ;
; -3.951 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[1]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.985      ;
; -3.949 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[7]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.983      ;
; -3.949 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[8]    ; clk25        ; clk25       ; 1.000        ; -0.002     ; 4.983      ;
; -3.554 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.590      ;
; -3.551 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.587      ;
; -3.550 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.586      ;
; -3.510 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.546      ;
; -3.356 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.392      ;
; -3.335 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.374      ;
; -3.335 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.374      ;
; -3.335 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.374      ;
; -3.335 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.374      ;
; -3.335 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.374      ;
; -3.335 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.374      ;
; -3.335 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.374      ;
; -3.335 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.374      ;
; -3.335 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.374      ;
; -3.335 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[10]  ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.374      ;
; -3.335 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.374      ;
; -3.292 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.328      ;
; -3.289 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.325      ;
; -3.288 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.324      ;
; -3.253 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.289      ;
; -3.248 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.284      ;
; -3.232 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.271      ;
; -3.232 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.271      ;
; -3.232 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.271      ;
; -3.232 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.271      ;
; -3.232 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.271      ;
; -3.232 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.271      ;
; -3.232 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.271      ;
; -3.232 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.271      ;
; -3.232 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.271      ;
; -3.232 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[10]  ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.271      ;
; -3.232 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.271      ;
; -3.229 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.265      ;
; -3.226 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.262      ;
; -3.225 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.261      ;
; -3.223 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[3]    ; clk25        ; clk25       ; 1.000        ; 0.009      ; 4.268      ;
; -3.223 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[5]    ; clk25        ; clk25       ; 1.000        ; 0.009      ; 4.268      ;
; -3.220 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[5]    ; clk25        ; clk25       ; 1.000        ; 0.009      ; 4.265      ;
; -3.220 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[8]    ; clk25        ; clk25       ; 1.000        ; 0.009      ; 4.265      ;
; -3.213 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[8]    ; clk25        ; clk25       ; 1.000        ; 0.009      ; 4.258      ;
; -3.212 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[2]    ; clk25        ; clk25       ; 1.000        ; 0.009      ; 4.257      ;
; -3.211 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[3]    ; clk25        ; clk25       ; 1.000        ; 0.009      ; 4.256      ;
; -3.185 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.221      ;
; -3.146 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_G[3]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 4.189      ;
; -3.146 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_B[5]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 4.189      ;
; -3.143 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_G[5]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 4.186      ;
; -3.143 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_B[8]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 4.186      ;
; -3.136 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_G[8]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 4.179      ;
; -3.135 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_B[2]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 4.178      ;
; -3.134 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_B[3]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 4.177      ;
; -3.045 ; de2_vga_raster:V1|Hcount[10]  ; de2_vga_raster:V1|Hcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 4.081      ;
; -3.024 ; de2_vga_raster:V1|Hcount[10]  ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.063      ;
; -3.024 ; de2_vga_raster:V1|Hcount[10]  ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.063      ;
; -3.024 ; de2_vga_raster:V1|Hcount[10]  ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.063      ;
; -3.024 ; de2_vga_raster:V1|Hcount[10]  ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.063      ;
; -3.024 ; de2_vga_raster:V1|Hcount[10]  ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.003      ; 4.063      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.996 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; 0.500        ; 1.867      ; 0.657      ;
; 2.496 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; 1.000        ; 1.867      ; 0.657      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.726 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; 0.000        ; 1.867      ; 0.657      ;
; -1.226 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; -0.500       ; 1.867      ; 0.657      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk25'                                                                                                                   ;
+-------+-------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; de2_vga_raster:V1|vga_hsync   ; de2_vga_raster:V1|vga_hsync  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V1|vga_vsync   ; de2_vga_raster:V1|vga_vsync  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|vga_vblank ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|vga_hblank ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.657      ;
; 0.533 ; de2_vga_raster:V1|Hcount[10]  ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.799      ;
; 0.813 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[1]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[3]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[0]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.082      ;
; 0.842 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[1]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.109      ;
; 0.846 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[2]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.112      ;
; 0.851 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.117      ;
; 0.855 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.121      ;
; 0.861 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.127      ;
; 1.029 ; de2_vga_raster:V1|Vcount[10]  ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.295      ;
; 1.072 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|vga_hsync  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.338      ;
; 1.196 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[2]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.463      ;
; 1.199 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[1]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.465      ;
; 1.218 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[5]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.484      ;
; 1.223 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.489      ;
; 1.229 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.495      ;
; 1.230 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.496      ;
; 1.230 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|VGA_G[2]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.496      ;
; 1.232 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[3]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.498      ;
; 1.237 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[5]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.503      ;
; 1.247 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.513      ;
; 1.253 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|Hcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.519      ;
; 1.264 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.530      ;
; 1.267 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[3]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.533      ;
; 1.270 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[2]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.536      ;
; 1.274 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.540      ;
; 1.299 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.565      ;
; 1.300 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|vga_vblank ; clk25        ; clk25       ; 0.000        ; -0.002     ; 1.564      ;
; 1.303 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.569      ;
; 1.307 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|vga_hblank ; clk25        ; clk25       ; 0.000        ; 0.003      ; 1.576      ;
; 1.308 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.574      ;
; 1.318 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.584      ;
; 1.326 ; de2_vga_raster:V1|Vcount[9]   ; de2_vga_raster:V1|vga_vblank ; clk25        ; clk25       ; 0.000        ; -0.002     ; 1.590      ;
; 1.338 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.604      ;
; 1.339 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.605      ;
; 1.340 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|Vcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.606      ;
; 1.341 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[3]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.607      ;
; 1.345 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[5]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.611      ;
; 1.357 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; -0.001     ; 1.622      ;
; 1.369 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_G[2]   ; clk25        ; clk25       ; 0.000        ; 0.003      ; 1.638      ;
; 1.373 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|vga_hblank ; clk25        ; clk25       ; 0.000        ; 0.003      ; 1.642      ;
; 1.379 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.645      ;
; 1.383 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.649      ;
; 1.387 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|Hcount[9]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.653      ;
; 1.389 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.655      ;
; 1.398 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|vga_hsync  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.665      ;
; 1.399 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|vga_hsync  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.665      ;
; 1.411 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|Vcount[5]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.677      ;
; 1.412 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.678      ;
; 1.416 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.682      ;
; 1.445 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.711      ;
; 1.446 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[2]   ; clk25        ; clk25       ; 0.000        ; 0.005      ; 1.717      ;
; 1.450 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.716      ;
; 1.458 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.724      ;
; 1.459 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.725      ;
; 1.460 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.726      ;
; 1.475 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|vga_hblank ; clk25        ; clk25       ; 0.000        ; 0.004      ; 1.745      ;
; 1.480 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.746      ;
; 1.482 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|Vcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.748      ;
; 1.487 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.753      ;
; 1.498 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.764      ;
; 1.503 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; -0.001     ; 1.768      ;
; 1.525 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|vga_vsync  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.791      ;
; 1.525 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|vga_vblank ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.791      ;
; 1.530 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[5]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.796      ;
; 1.535 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|Hcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.802      ;
; 1.553 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.819      ;
; 1.554 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.820      ;
; 1.558 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.824      ;
; 1.592 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.858      ;
; 1.597 ; de2_vga_raster:V1|Vcount[9]   ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.863      ;
; 1.601 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.867      ;
; 1.601 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.867      ;
; 1.602 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.868      ;
; 1.604 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.870      ;
; 1.606 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.872      ;
; 1.613 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[1]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.879      ;
; 1.624 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.890      ;
; 1.639 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.905      ;
; 1.669 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|Hcount[9]  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 1.936      ;
; 1.671 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.937      ;
; 1.672 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.938      ;
; 1.672 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.938      ;
; 1.683 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.949      ;
; 1.697 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|Hcount[9]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.963      ;
; 1.700 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.966      ;
; 1.704 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|vga_vsync  ; clk25        ; clk25       ; 0.000        ; -0.002     ; 1.968      ;
; 1.708 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|vga_vsync  ; clk25        ; clk25       ; 0.000        ; -0.002     ; 1.972      ;
; 1.708 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|vga_vblank ; clk25        ; clk25       ; 0.000        ; -0.002     ; 1.972      ;
; 1.711 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.977      ;
; 1.713 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 1.979      ;
; 1.739 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 2.005      ;
; 1.743 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 2.009      ;
; 1.743 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 2.009      ;
+-------+-------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk25            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk25            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk25|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk25|clk        ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk25'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; clk25      ; 6.342 ; 6.342 ; Rise       ; clk25           ;
;  VGA_B[0] ; clk25      ; 5.861 ; 5.861 ; Rise       ; clk25           ;
;  VGA_B[1] ; clk25      ; 5.862 ; 5.862 ; Rise       ; clk25           ;
;  VGA_B[2] ; clk25      ; 5.856 ; 5.856 ; Rise       ; clk25           ;
;  VGA_B[3] ; clk25      ; 5.845 ; 5.845 ; Rise       ; clk25           ;
;  VGA_B[4] ; clk25      ; 6.161 ; 6.161 ; Rise       ; clk25           ;
;  VGA_B[5] ; clk25      ; 5.905 ; 5.905 ; Rise       ; clk25           ;
;  VGA_B[6] ; clk25      ; 6.133 ; 6.133 ; Rise       ; clk25           ;
;  VGA_B[7] ; clk25      ; 6.136 ; 6.136 ; Rise       ; clk25           ;
;  VGA_B[8] ; clk25      ; 6.093 ; 6.093 ; Rise       ; clk25           ;
;  VGA_B[9] ; clk25      ; 6.342 ; 6.342 ; Rise       ; clk25           ;
; VGA_BLANK ; clk25      ; 9.888 ; 9.888 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ; 5.182 ;       ; Rise       ; clk25           ;
; VGA_G[*]  ; clk25      ; 8.899 ; 8.899 ; Rise       ; clk25           ;
;  VGA_G[0] ; clk25      ; 5.874 ; 5.874 ; Rise       ; clk25           ;
;  VGA_G[1] ; clk25      ; 5.874 ; 5.874 ; Rise       ; clk25           ;
;  VGA_G[2] ; clk25      ; 8.899 ; 8.899 ; Rise       ; clk25           ;
;  VGA_G[3] ; clk25      ; 6.344 ; 6.344 ; Rise       ; clk25           ;
;  VGA_G[4] ; clk25      ; 6.096 ; 6.096 ; Rise       ; clk25           ;
;  VGA_G[5] ; clk25      ; 6.136 ; 6.136 ; Rise       ; clk25           ;
;  VGA_G[6] ; clk25      ; 6.059 ; 6.059 ; Rise       ; clk25           ;
;  VGA_G[7] ; clk25      ; 6.079 ; 6.079 ; Rise       ; clk25           ;
;  VGA_G[8] ; clk25      ; 6.125 ; 6.125 ; Rise       ; clk25           ;
;  VGA_G[9] ; clk25      ; 5.874 ; 5.874 ; Rise       ; clk25           ;
; VGA_HS    ; clk25      ; 8.598 ; 8.598 ; Rise       ; clk25           ;
; VGA_R[*]  ; clk25      ; 6.135 ; 6.135 ; Rise       ; clk25           ;
;  VGA_R[0] ; clk25      ; 6.102 ; 6.102 ; Rise       ; clk25           ;
;  VGA_R[1] ; clk25      ; 6.135 ; 6.135 ; Rise       ; clk25           ;
;  VGA_R[2] ; clk25      ; 6.082 ; 6.082 ; Rise       ; clk25           ;
;  VGA_R[3] ; clk25      ; 6.081 ; 6.081 ; Rise       ; clk25           ;
;  VGA_R[4] ; clk25      ; 6.079 ; 6.079 ; Rise       ; clk25           ;
;  VGA_R[5] ; clk25      ; 6.102 ; 6.102 ; Rise       ; clk25           ;
;  VGA_R[6] ; clk25      ; 5.854 ; 5.854 ; Rise       ; clk25           ;
;  VGA_R[7] ; clk25      ; 5.865 ; 5.865 ; Rise       ; clk25           ;
;  VGA_R[8] ; clk25      ; 5.845 ; 5.845 ; Rise       ; clk25           ;
;  VGA_R[9] ; clk25      ; 5.846 ; 5.846 ; Rise       ; clk25           ;
; VGA_VS    ; clk25      ; 9.622 ; 9.622 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ;       ; 5.182 ; Fall       ; clk25           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; clk25      ; 5.845 ; 5.845 ; Rise       ; clk25           ;
;  VGA_B[0] ; clk25      ; 5.861 ; 5.861 ; Rise       ; clk25           ;
;  VGA_B[1] ; clk25      ; 5.862 ; 5.862 ; Rise       ; clk25           ;
;  VGA_B[2] ; clk25      ; 5.856 ; 5.856 ; Rise       ; clk25           ;
;  VGA_B[3] ; clk25      ; 5.845 ; 5.845 ; Rise       ; clk25           ;
;  VGA_B[4] ; clk25      ; 6.161 ; 6.161 ; Rise       ; clk25           ;
;  VGA_B[5] ; clk25      ; 5.905 ; 5.905 ; Rise       ; clk25           ;
;  VGA_B[6] ; clk25      ; 6.133 ; 6.133 ; Rise       ; clk25           ;
;  VGA_B[7] ; clk25      ; 6.136 ; 6.136 ; Rise       ; clk25           ;
;  VGA_B[8] ; clk25      ; 6.093 ; 6.093 ; Rise       ; clk25           ;
;  VGA_B[9] ; clk25      ; 6.342 ; 6.342 ; Rise       ; clk25           ;
; VGA_BLANK ; clk25      ; 9.478 ; 9.478 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ; 5.182 ;       ; Rise       ; clk25           ;
; VGA_G[*]  ; clk25      ; 5.874 ; 5.874 ; Rise       ; clk25           ;
;  VGA_G[0] ; clk25      ; 5.874 ; 5.874 ; Rise       ; clk25           ;
;  VGA_G[1] ; clk25      ; 5.874 ; 5.874 ; Rise       ; clk25           ;
;  VGA_G[2] ; clk25      ; 8.899 ; 8.899 ; Rise       ; clk25           ;
;  VGA_G[3] ; clk25      ; 6.344 ; 6.344 ; Rise       ; clk25           ;
;  VGA_G[4] ; clk25      ; 6.096 ; 6.096 ; Rise       ; clk25           ;
;  VGA_G[5] ; clk25      ; 6.136 ; 6.136 ; Rise       ; clk25           ;
;  VGA_G[6] ; clk25      ; 6.059 ; 6.059 ; Rise       ; clk25           ;
;  VGA_G[7] ; clk25      ; 6.079 ; 6.079 ; Rise       ; clk25           ;
;  VGA_G[8] ; clk25      ; 6.125 ; 6.125 ; Rise       ; clk25           ;
;  VGA_G[9] ; clk25      ; 5.874 ; 5.874 ; Rise       ; clk25           ;
; VGA_HS    ; clk25      ; 8.598 ; 8.598 ; Rise       ; clk25           ;
; VGA_R[*]  ; clk25      ; 5.845 ; 5.845 ; Rise       ; clk25           ;
;  VGA_R[0] ; clk25      ; 6.102 ; 6.102 ; Rise       ; clk25           ;
;  VGA_R[1] ; clk25      ; 6.135 ; 6.135 ; Rise       ; clk25           ;
;  VGA_R[2] ; clk25      ; 6.082 ; 6.082 ; Rise       ; clk25           ;
;  VGA_R[3] ; clk25      ; 6.081 ; 6.081 ; Rise       ; clk25           ;
;  VGA_R[4] ; clk25      ; 6.079 ; 6.079 ; Rise       ; clk25           ;
;  VGA_R[5] ; clk25      ; 6.102 ; 6.102 ; Rise       ; clk25           ;
;  VGA_R[6] ; clk25      ; 5.854 ; 5.854 ; Rise       ; clk25           ;
;  VGA_R[7] ; clk25      ; 5.865 ; 5.865 ; Rise       ; clk25           ;
;  VGA_R[8] ; clk25      ; 5.845 ; 5.845 ; Rise       ; clk25           ;
;  VGA_R[9] ; clk25      ; 5.846 ; 5.846 ; Rise       ; clk25           ;
; VGA_VS    ; clk25      ; 9.622 ; 9.622 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ;       ; 5.182 ; Fall       ; clk25           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk25    ; -2.050 ; -57.268       ;
; CLOCK_50 ; 1.353  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.973 ; -0.973        ;
; clk25    ; 0.215  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -2.380             ;
; clk25    ; -0.500 ; -57.000            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk25'                                                                                                                    ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.050 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 3.081      ;
; -2.045 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.003     ; 3.074      ;
; -2.030 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.003     ; 3.059      ;
; -2.016 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.003     ; 3.045      ;
; -2.015 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.003     ; 3.044      ;
; -2.012 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.003     ; 3.041      ;
; -2.010 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.003     ; 3.039      ;
; -1.964 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.002     ; 2.994      ;
; -1.931 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 2.962      ;
; -1.912 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.003     ; 2.941      ;
; -1.901 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.002     ; 2.931      ;
; -1.891 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 2.922      ;
; -1.888 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.003     ; 2.917      ;
; -1.886 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 2.917      ;
; -1.882 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 2.913      ;
; -1.878 ; de2_vga_raster:V1|Vcount[9]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.003     ; 2.907      ;
; -1.827 ; de2_vga_raster:V1|Vcount[10]  ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.003     ; 2.856      ;
; -1.782 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.003     ; 2.811      ;
; -1.782 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 2.813      ;
; -1.721 ; de2_vga_raster:V1|Hcount[10]  ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 2.752      ;
; -1.719 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 2.750      ;
; -1.597 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|rectangle_h ; clk25        ; clk25       ; 1.000        ; -0.001     ; 2.628      ;
; -1.449 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[7]    ; clk25        ; clk25       ; 1.000        ; 0.004      ; 2.485      ;
; -1.448 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[9]    ; clk25        ; clk25       ; 1.000        ; 0.004      ; 2.484      ;
; -1.448 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[4]    ; clk25        ; clk25       ; 1.000        ; 0.004      ; 2.484      ;
; -1.447 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[6]    ; clk25        ; clk25       ; 1.000        ; 0.004      ; 2.483      ;
; -1.443 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[1]    ; clk25        ; clk25       ; 1.000        ; 0.004      ; 2.479      ;
; -1.442 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[7]    ; clk25        ; clk25       ; 1.000        ; 0.004      ; 2.478      ;
; -1.441 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[6]    ; clk25        ; clk25       ; 1.000        ; 0.004      ; 2.477      ;
; -1.438 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[0]    ; clk25        ; clk25       ; 1.000        ; 0.004      ; 2.474      ;
; -1.437 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[9]    ; clk25        ; clk25       ; 1.000        ; 0.004      ; 2.473      ;
; -1.406 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[3]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.434      ;
; -1.406 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[0]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.434      ;
; -1.405 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[0]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.433      ;
; -1.404 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[9]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.432      ;
; -1.404 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[4]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.432      ;
; -1.403 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[2]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.431      ;
; -1.403 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[5]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.431      ;
; -1.402 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[1]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.430      ;
; -1.400 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[6]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.428      ;
; -1.400 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[7]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.428      ;
; -1.398 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[4]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.426      ;
; -1.398 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_R[8]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.426      ;
; -1.398 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[1]    ; clk25        ; clk25       ; 1.000        ; -0.004     ; 2.426      ;
; -1.093 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[3]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 2.132      ;
; -1.093 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[5]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 2.132      ;
; -1.092 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[5]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 2.131      ;
; -1.091 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[8]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 2.130      ;
; -1.085 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[8]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 2.124      ;
; -1.084 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[2]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 2.123      ;
; -1.083 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_B[3]    ; clk25        ; clk25       ; 1.000        ; 0.007      ; 2.122      ;
; -1.070 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 2.102      ;
; -1.069 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 2.101      ;
; -1.067 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 2.099      ;
; -1.055 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 2.087      ;
; -1.049 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_G[3]    ; clk25        ; clk25       ; 1.000        ; 0.005      ; 2.086      ;
; -1.049 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_B[5]    ; clk25        ; clk25       ; 1.000        ; 0.005      ; 2.086      ;
; -1.048 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_G[5]    ; clk25        ; clk25       ; 1.000        ; 0.005      ; 2.085      ;
; -1.047 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_B[8]    ; clk25        ; clk25       ; 1.000        ; 0.005      ; 2.084      ;
; -1.041 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_G[8]    ; clk25        ; clk25       ; 1.000        ; 0.005      ; 2.078      ;
; -1.040 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_B[2]    ; clk25        ; clk25       ; 1.000        ; 0.005      ; 2.077      ;
; -1.039 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_B[3]    ; clk25        ; clk25       ; 1.000        ; 0.005      ; 2.076      ;
; -1.015 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.049      ;
; -1.015 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.049      ;
; -1.015 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.049      ;
; -1.015 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.049      ;
; -1.015 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.049      ;
; -1.015 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.049      ;
; -1.015 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.049      ;
; -1.015 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.049      ;
; -1.015 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.049      ;
; -1.015 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[10]  ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.049      ;
; -1.015 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.049      ;
; -0.980 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|VGA_G[3]    ; clk25        ; clk25       ; 1.000        ; 0.003      ; 2.015      ;
; -0.980 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|VGA_B[5]    ; clk25        ; clk25       ; 1.000        ; 0.003      ; 2.015      ;
; -0.979 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|VGA_G[5]    ; clk25        ; clk25       ; 1.000        ; 0.003      ; 2.014      ;
; -0.978 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|VGA_B[8]    ; clk25        ; clk25       ; 1.000        ; 0.003      ; 2.013      ;
; -0.972 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|VGA_G[8]    ; clk25        ; clk25       ; 1.000        ; 0.003      ; 2.007      ;
; -0.971 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|VGA_B[2]    ; clk25        ; clk25       ; 1.000        ; 0.003      ; 2.006      ;
; -0.970 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|VGA_B[3]    ; clk25        ; clk25       ; 1.000        ; 0.003      ; 2.005      ;
; -0.967 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[1]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.001      ;
; -0.967 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.001      ;
; -0.967 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.001      ;
; -0.967 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[4]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.001      ;
; -0.967 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.001      ;
; -0.967 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[6]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.001      ;
; -0.967 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[7]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.001      ;
; -0.967 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[8]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.001      ;
; -0.967 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.001      ;
; -0.967 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[10]  ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.001      ;
; -0.967 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.002      ; 2.001      ;
; -0.963 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 1.995      ;
; -0.962 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 1.994      ;
; -0.960 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 1.992      ;
; -0.953 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[5]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 1.985      ;
; -0.948 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 1.980      ;
; -0.936 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[2]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 1.968      ;
; -0.935 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[0]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 1.967      ;
; -0.933 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[3]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 1.965      ;
; -0.921 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[9]   ; clk25        ; clk25       ; 1.000        ; 0.000      ; 1.953      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.353 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; 0.500        ; 1.047      ; 0.367      ;
; 1.853 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; 1.000        ; 1.047      ; 0.367      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.973 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; 0.000        ; 1.047      ; 0.367      ;
; -0.473 ; clk25     ; clk25   ; clk25        ; CLOCK_50    ; -0.500       ; 1.047      ; 0.367      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk25'                                                                                                                   ;
+-------+-------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; de2_vga_raster:V1|vga_hsync   ; de2_vga_raster:V1|vga_hsync  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V1|vga_vsync   ; de2_vga_raster:V1|vga_vsync  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|vga_vblank ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|vga_hblank ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; de2_vga_raster:V1|Hcount[10]  ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.399      ;
; 0.364 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[0]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[1]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[3]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.517      ;
; 0.372 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[1]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[2]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.526      ;
; 0.378 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.531      ;
; 0.384 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.536      ;
; 0.458 ; de2_vga_raster:V1|Vcount[10]  ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.610      ;
; 0.467 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|vga_hsync  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.619      ;
; 0.502 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[1]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[2]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.655      ;
; 0.514 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[3]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[5]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.670      ;
; 0.524 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.676      ;
; 0.535 ; de2_vga_raster:V1|vga_hblank  ; de2_vga_raster:V1|VGA_G[2]   ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[2]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[3]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.690      ;
; 0.542 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[5]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.702      ;
; 0.553 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.705      ;
; 0.559 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.711      ;
; 0.569 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.721      ;
; 0.572 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|Hcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[3]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.724      ;
; 0.573 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.725      ;
; 0.573 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.725      ;
; 0.580 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|vga_hblank ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.734      ;
; 0.582 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; -0.001     ; 0.733      ;
; 0.585 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[5]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.737      ;
; 0.588 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|vga_vblank ; clk25        ; clk25       ; 0.000        ; -0.001     ; 0.739      ;
; 0.588 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|Vcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.741      ;
; 0.597 ; de2_vga_raster:V1|Vcount[9]   ; de2_vga_raster:V1|vga_vblank ; clk25        ; clk25       ; 0.000        ; -0.001     ; 0.748      ;
; 0.604 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|vga_hblank ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.758      ;
; 0.604 ; de2_vga_raster:V1|vga_vblank  ; de2_vga_raster:V1|VGA_G[2]   ; clk25        ; clk25       ; 0.000        ; 0.002      ; 0.758      ;
; 0.607 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.759      ;
; 0.610 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.762      ;
; 0.619 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.771      ;
; 0.620 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.772      ;
; 0.623 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.775      ;
; 0.624 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|Vcount[5]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.776      ;
; 0.626 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|vga_hsync  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 0.779      ;
; 0.629 ; de2_vga_raster:V1|Vcount[6]   ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.781      ;
; 0.635 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|vga_hsync  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.787      ;
; 0.641 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|vga_hblank ; clk25        ; clk25       ; 0.000        ; 0.003      ; 0.796      ;
; 0.641 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[4]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.793      ;
; 0.642 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; -0.001     ; 0.793      ;
; 0.642 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.795      ;
; 0.648 ; de2_vga_raster:V1|rectangle_h ; de2_vga_raster:V1|VGA_G[2]   ; clk25        ; clk25       ; 0.000        ; 0.004      ; 0.804      ;
; 0.650 ; de2_vga_raster:V1|Hcount[8]   ; de2_vga_raster:V1|Hcount[9]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.802      ;
; 0.655 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.807      ;
; 0.659 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|Vcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.811      ;
; 0.667 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.819      ;
; 0.676 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[5]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.828      ;
; 0.677 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.829      ;
; 0.680 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.832      ;
; 0.681 ; de2_vga_raster:V1|Vcount[9]   ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.833      ;
; 0.683 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.835      ;
; 0.690 ; de2_vga_raster:V1|Vcount[0]   ; de2_vga_raster:V1|Vcount[1]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.842      ;
; 0.690 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.842      ;
; 0.693 ; de2_vga_raster:V1|Vcount[4]   ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.845      ;
; 0.694 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.846      ;
; 0.696 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|Hcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 0.849      ;
; 0.711 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[6]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.863      ;
; 0.713 ; de2_vga_raster:V1|Hcount[2]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.865      ;
; 0.715 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.867      ;
; 0.715 ; de2_vga_raster:V1|Hcount[5]   ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.867      ;
; 0.720 ; de2_vga_raster:V1|Vcount[8]   ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.872      ;
; 0.729 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.881      ;
; 0.737 ; de2_vga_raster:V1|Hcount[1]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.889      ;
; 0.746 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|Vcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.898      ;
; 0.747 ; de2_vga_raster:V1|Hcount[4]   ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.899      ;
; 0.750 ; de2_vga_raster:V1|Vcount[5]   ; de2_vga_raster:V1|Vcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.902      ;
; 0.753 ; de2_vga_raster:V1|Vcount[7]   ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.905      ;
; 0.756 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|vga_vsync  ; clk25        ; clk25       ; 0.000        ; -0.001     ; 0.907      ;
; 0.760 ; de2_vga_raster:V1|Vcount[3]   ; de2_vga_raster:V1|Vcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.912      ;
; 0.761 ; de2_vga_raster:V1|Hcount[7]   ; de2_vga_raster:V1|Hcount[8]  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 0.914      ;
; 0.762 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.914      ;
; 0.771 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|Hcount[7]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.923      ;
; 0.772 ; de2_vga_raster:V1|Hcount[9]   ; de2_vga_raster:V1|Hcount[9]  ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.924      ;
; 0.772 ; de2_vga_raster:V1|Hcount[3]   ; de2_vga_raster:V1|Hcount[10] ; clk25        ; clk25       ; 0.000        ; 0.000      ; 0.924      ;
; 0.774 ; de2_vga_raster:V1|Vcount[1]   ; de2_vga_raster:V1|vga_vblank ; clk25        ; clk25       ; 0.000        ; -0.001     ; 0.925      ;
; 0.774 ; de2_vga_raster:V1|Hcount[0]   ; de2_vga_raster:V1|vga_hblank ; clk25        ; clk25       ; 0.000        ; 0.003      ; 0.929      ;
; 0.774 ; de2_vga_raster:V1|Hcount[6]   ; de2_vga_raster:V1|Hcount[9]  ; clk25        ; clk25       ; 0.000        ; 0.001      ; 0.927      ;
; 0.779 ; de2_vga_raster:V1|Vcount[2]   ; de2_vga_raster:V1|vga_vsync  ; clk25        ; clk25       ; 0.000        ; -0.001     ; 0.930      ;
+-------+-------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk25            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk25            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clk25|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clk25|clk        ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk25'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Hcount[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_B[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_G[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|VGA_R[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk25 ; Rise       ; de2_vga_raster:V1|Vcount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; clk25      ; 3.570 ; 3.570 ; Rise       ; clk25           ;
;  VGA_B[0] ; clk25      ; 3.344 ; 3.344 ; Rise       ; clk25           ;
;  VGA_B[1] ; clk25      ; 3.344 ; 3.344 ; Rise       ; clk25           ;
;  VGA_B[2] ; clk25      ; 3.337 ; 3.337 ; Rise       ; clk25           ;
;  VGA_B[3] ; clk25      ; 3.328 ; 3.328 ; Rise       ; clk25           ;
;  VGA_B[4] ; clk25      ; 3.512 ; 3.512 ; Rise       ; clk25           ;
;  VGA_B[5] ; clk25      ; 3.387 ; 3.387 ; Rise       ; clk25           ;
;  VGA_B[6] ; clk25      ; 3.484 ; 3.484 ; Rise       ; clk25           ;
;  VGA_B[7] ; clk25      ; 3.487 ; 3.487 ; Rise       ; clk25           ;
;  VGA_B[8] ; clk25      ; 3.453 ; 3.453 ; Rise       ; clk25           ;
;  VGA_B[9] ; clk25      ; 3.570 ; 3.570 ; Rise       ; clk25           ;
; VGA_BLANK ; clk25      ; 5.285 ; 5.285 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ; 2.742 ;       ; Rise       ; clk25           ;
; VGA_G[*]  ; clk25      ; 4.872 ; 4.872 ; Rise       ; clk25           ;
;  VGA_G[0] ; clk25      ; 3.357 ; 3.357 ; Rise       ; clk25           ;
;  VGA_G[1] ; clk25      ; 3.356 ; 3.356 ; Rise       ; clk25           ;
;  VGA_G[2] ; clk25      ; 4.872 ; 4.872 ; Rise       ; clk25           ;
;  VGA_G[3] ; clk25      ; 3.573 ; 3.573 ; Rise       ; clk25           ;
;  VGA_G[4] ; clk25      ; 3.456 ; 3.456 ; Rise       ; clk25           ;
;  VGA_G[5] ; clk25      ; 3.487 ; 3.487 ; Rise       ; clk25           ;
;  VGA_G[6] ; clk25      ; 3.419 ; 3.419 ; Rise       ; clk25           ;
;  VGA_G[7] ; clk25      ; 3.439 ; 3.439 ; Rise       ; clk25           ;
;  VGA_G[8] ; clk25      ; 3.475 ; 3.475 ; Rise       ; clk25           ;
;  VGA_G[9] ; clk25      ; 3.355 ; 3.355 ; Rise       ; clk25           ;
; VGA_HS    ; clk25      ; 4.747 ; 4.747 ; Rise       ; clk25           ;
; VGA_R[*]  ; clk25      ; 3.471 ; 3.471 ; Rise       ; clk25           ;
;  VGA_R[0] ; clk25      ; 3.459 ; 3.459 ; Rise       ; clk25           ;
;  VGA_R[1] ; clk25      ; 3.471 ; 3.471 ; Rise       ; clk25           ;
;  VGA_R[2] ; clk25      ; 3.439 ; 3.439 ; Rise       ; clk25           ;
;  VGA_R[3] ; clk25      ; 3.443 ; 3.443 ; Rise       ; clk25           ;
;  VGA_R[4] ; clk25      ; 3.442 ; 3.442 ; Rise       ; clk25           ;
;  VGA_R[5] ; clk25      ; 3.459 ; 3.459 ; Rise       ; clk25           ;
;  VGA_R[6] ; clk25      ; 3.336 ; 3.336 ; Rise       ; clk25           ;
;  VGA_R[7] ; clk25      ; 3.346 ; 3.346 ; Rise       ; clk25           ;
;  VGA_R[8] ; clk25      ; 3.327 ; 3.327 ; Rise       ; clk25           ;
;  VGA_R[9] ; clk25      ; 3.327 ; 3.327 ; Rise       ; clk25           ;
; VGA_VS    ; clk25      ; 5.188 ; 5.188 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ;       ; 2.742 ; Fall       ; clk25           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; clk25      ; 3.328 ; 3.328 ; Rise       ; clk25           ;
;  VGA_B[0] ; clk25      ; 3.344 ; 3.344 ; Rise       ; clk25           ;
;  VGA_B[1] ; clk25      ; 3.344 ; 3.344 ; Rise       ; clk25           ;
;  VGA_B[2] ; clk25      ; 3.337 ; 3.337 ; Rise       ; clk25           ;
;  VGA_B[3] ; clk25      ; 3.328 ; 3.328 ; Rise       ; clk25           ;
;  VGA_B[4] ; clk25      ; 3.512 ; 3.512 ; Rise       ; clk25           ;
;  VGA_B[5] ; clk25      ; 3.387 ; 3.387 ; Rise       ; clk25           ;
;  VGA_B[6] ; clk25      ; 3.484 ; 3.484 ; Rise       ; clk25           ;
;  VGA_B[7] ; clk25      ; 3.487 ; 3.487 ; Rise       ; clk25           ;
;  VGA_B[8] ; clk25      ; 3.453 ; 3.453 ; Rise       ; clk25           ;
;  VGA_B[9] ; clk25      ; 3.570 ; 3.570 ; Rise       ; clk25           ;
; VGA_BLANK ; clk25      ; 5.113 ; 5.113 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ; 2.742 ;       ; Rise       ; clk25           ;
; VGA_G[*]  ; clk25      ; 3.355 ; 3.355 ; Rise       ; clk25           ;
;  VGA_G[0] ; clk25      ; 3.357 ; 3.357 ; Rise       ; clk25           ;
;  VGA_G[1] ; clk25      ; 3.356 ; 3.356 ; Rise       ; clk25           ;
;  VGA_G[2] ; clk25      ; 4.872 ; 4.872 ; Rise       ; clk25           ;
;  VGA_G[3] ; clk25      ; 3.573 ; 3.573 ; Rise       ; clk25           ;
;  VGA_G[4] ; clk25      ; 3.456 ; 3.456 ; Rise       ; clk25           ;
;  VGA_G[5] ; clk25      ; 3.487 ; 3.487 ; Rise       ; clk25           ;
;  VGA_G[6] ; clk25      ; 3.419 ; 3.419 ; Rise       ; clk25           ;
;  VGA_G[7] ; clk25      ; 3.439 ; 3.439 ; Rise       ; clk25           ;
;  VGA_G[8] ; clk25      ; 3.475 ; 3.475 ; Rise       ; clk25           ;
;  VGA_G[9] ; clk25      ; 3.355 ; 3.355 ; Rise       ; clk25           ;
; VGA_HS    ; clk25      ; 4.747 ; 4.747 ; Rise       ; clk25           ;
; VGA_R[*]  ; clk25      ; 3.327 ; 3.327 ; Rise       ; clk25           ;
;  VGA_R[0] ; clk25      ; 3.459 ; 3.459 ; Rise       ; clk25           ;
;  VGA_R[1] ; clk25      ; 3.471 ; 3.471 ; Rise       ; clk25           ;
;  VGA_R[2] ; clk25      ; 3.439 ; 3.439 ; Rise       ; clk25           ;
;  VGA_R[3] ; clk25      ; 3.443 ; 3.443 ; Rise       ; clk25           ;
;  VGA_R[4] ; clk25      ; 3.442 ; 3.442 ; Rise       ; clk25           ;
;  VGA_R[5] ; clk25      ; 3.459 ; 3.459 ; Rise       ; clk25           ;
;  VGA_R[6] ; clk25      ; 3.336 ; 3.336 ; Rise       ; clk25           ;
;  VGA_R[7] ; clk25      ; 3.346 ; 3.346 ; Rise       ; clk25           ;
;  VGA_R[8] ; clk25      ; 3.327 ; 3.327 ; Rise       ; clk25           ;
;  VGA_R[9] ; clk25      ; 3.327 ; 3.327 ; Rise       ; clk25           ;
; VGA_VS    ; clk25      ; 5.188 ; 5.188 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ;       ; 2.742 ; Fall       ; clk25           ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -7.688   ; -1.726 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; 1.353    ; -1.726 ; N/A      ; N/A     ; -1.380              ;
;  clk25           ; -7.688   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS  ; -180.642 ; -1.726 ; 0.0      ; 0.0     ; -59.38              ;
;  CLOCK_50        ; 0.000    ; -1.726 ; N/A      ; N/A     ; -2.380              ;
;  clk25           ; -180.642 ; 0.000  ; N/A      ; N/A     ; -57.000             ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; clk25      ; 6.342 ; 6.342 ; Rise       ; clk25           ;
;  VGA_B[0] ; clk25      ; 5.861 ; 5.861 ; Rise       ; clk25           ;
;  VGA_B[1] ; clk25      ; 5.862 ; 5.862 ; Rise       ; clk25           ;
;  VGA_B[2] ; clk25      ; 5.856 ; 5.856 ; Rise       ; clk25           ;
;  VGA_B[3] ; clk25      ; 5.845 ; 5.845 ; Rise       ; clk25           ;
;  VGA_B[4] ; clk25      ; 6.161 ; 6.161 ; Rise       ; clk25           ;
;  VGA_B[5] ; clk25      ; 5.905 ; 5.905 ; Rise       ; clk25           ;
;  VGA_B[6] ; clk25      ; 6.133 ; 6.133 ; Rise       ; clk25           ;
;  VGA_B[7] ; clk25      ; 6.136 ; 6.136 ; Rise       ; clk25           ;
;  VGA_B[8] ; clk25      ; 6.093 ; 6.093 ; Rise       ; clk25           ;
;  VGA_B[9] ; clk25      ; 6.342 ; 6.342 ; Rise       ; clk25           ;
; VGA_BLANK ; clk25      ; 9.888 ; 9.888 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ; 5.182 ;       ; Rise       ; clk25           ;
; VGA_G[*]  ; clk25      ; 8.899 ; 8.899 ; Rise       ; clk25           ;
;  VGA_G[0] ; clk25      ; 5.874 ; 5.874 ; Rise       ; clk25           ;
;  VGA_G[1] ; clk25      ; 5.874 ; 5.874 ; Rise       ; clk25           ;
;  VGA_G[2] ; clk25      ; 8.899 ; 8.899 ; Rise       ; clk25           ;
;  VGA_G[3] ; clk25      ; 6.344 ; 6.344 ; Rise       ; clk25           ;
;  VGA_G[4] ; clk25      ; 6.096 ; 6.096 ; Rise       ; clk25           ;
;  VGA_G[5] ; clk25      ; 6.136 ; 6.136 ; Rise       ; clk25           ;
;  VGA_G[6] ; clk25      ; 6.059 ; 6.059 ; Rise       ; clk25           ;
;  VGA_G[7] ; clk25      ; 6.079 ; 6.079 ; Rise       ; clk25           ;
;  VGA_G[8] ; clk25      ; 6.125 ; 6.125 ; Rise       ; clk25           ;
;  VGA_G[9] ; clk25      ; 5.874 ; 5.874 ; Rise       ; clk25           ;
; VGA_HS    ; clk25      ; 8.598 ; 8.598 ; Rise       ; clk25           ;
; VGA_R[*]  ; clk25      ; 6.135 ; 6.135 ; Rise       ; clk25           ;
;  VGA_R[0] ; clk25      ; 6.102 ; 6.102 ; Rise       ; clk25           ;
;  VGA_R[1] ; clk25      ; 6.135 ; 6.135 ; Rise       ; clk25           ;
;  VGA_R[2] ; clk25      ; 6.082 ; 6.082 ; Rise       ; clk25           ;
;  VGA_R[3] ; clk25      ; 6.081 ; 6.081 ; Rise       ; clk25           ;
;  VGA_R[4] ; clk25      ; 6.079 ; 6.079 ; Rise       ; clk25           ;
;  VGA_R[5] ; clk25      ; 6.102 ; 6.102 ; Rise       ; clk25           ;
;  VGA_R[6] ; clk25      ; 5.854 ; 5.854 ; Rise       ; clk25           ;
;  VGA_R[7] ; clk25      ; 5.865 ; 5.865 ; Rise       ; clk25           ;
;  VGA_R[8] ; clk25      ; 5.845 ; 5.845 ; Rise       ; clk25           ;
;  VGA_R[9] ; clk25      ; 5.846 ; 5.846 ; Rise       ; clk25           ;
; VGA_VS    ; clk25      ; 9.622 ; 9.622 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ;       ; 5.182 ; Fall       ; clk25           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; VGA_B[*]  ; clk25      ; 3.328 ; 3.328 ; Rise       ; clk25           ;
;  VGA_B[0] ; clk25      ; 3.344 ; 3.344 ; Rise       ; clk25           ;
;  VGA_B[1] ; clk25      ; 3.344 ; 3.344 ; Rise       ; clk25           ;
;  VGA_B[2] ; clk25      ; 3.337 ; 3.337 ; Rise       ; clk25           ;
;  VGA_B[3] ; clk25      ; 3.328 ; 3.328 ; Rise       ; clk25           ;
;  VGA_B[4] ; clk25      ; 3.512 ; 3.512 ; Rise       ; clk25           ;
;  VGA_B[5] ; clk25      ; 3.387 ; 3.387 ; Rise       ; clk25           ;
;  VGA_B[6] ; clk25      ; 3.484 ; 3.484 ; Rise       ; clk25           ;
;  VGA_B[7] ; clk25      ; 3.487 ; 3.487 ; Rise       ; clk25           ;
;  VGA_B[8] ; clk25      ; 3.453 ; 3.453 ; Rise       ; clk25           ;
;  VGA_B[9] ; clk25      ; 3.570 ; 3.570 ; Rise       ; clk25           ;
; VGA_BLANK ; clk25      ; 5.113 ; 5.113 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ; 2.742 ;       ; Rise       ; clk25           ;
; VGA_G[*]  ; clk25      ; 3.355 ; 3.355 ; Rise       ; clk25           ;
;  VGA_G[0] ; clk25      ; 3.357 ; 3.357 ; Rise       ; clk25           ;
;  VGA_G[1] ; clk25      ; 3.356 ; 3.356 ; Rise       ; clk25           ;
;  VGA_G[2] ; clk25      ; 4.872 ; 4.872 ; Rise       ; clk25           ;
;  VGA_G[3] ; clk25      ; 3.573 ; 3.573 ; Rise       ; clk25           ;
;  VGA_G[4] ; clk25      ; 3.456 ; 3.456 ; Rise       ; clk25           ;
;  VGA_G[5] ; clk25      ; 3.487 ; 3.487 ; Rise       ; clk25           ;
;  VGA_G[6] ; clk25      ; 3.419 ; 3.419 ; Rise       ; clk25           ;
;  VGA_G[7] ; clk25      ; 3.439 ; 3.439 ; Rise       ; clk25           ;
;  VGA_G[8] ; clk25      ; 3.475 ; 3.475 ; Rise       ; clk25           ;
;  VGA_G[9] ; clk25      ; 3.355 ; 3.355 ; Rise       ; clk25           ;
; VGA_HS    ; clk25      ; 4.747 ; 4.747 ; Rise       ; clk25           ;
; VGA_R[*]  ; clk25      ; 3.327 ; 3.327 ; Rise       ; clk25           ;
;  VGA_R[0] ; clk25      ; 3.459 ; 3.459 ; Rise       ; clk25           ;
;  VGA_R[1] ; clk25      ; 3.471 ; 3.471 ; Rise       ; clk25           ;
;  VGA_R[2] ; clk25      ; 3.439 ; 3.439 ; Rise       ; clk25           ;
;  VGA_R[3] ; clk25      ; 3.443 ; 3.443 ; Rise       ; clk25           ;
;  VGA_R[4] ; clk25      ; 3.442 ; 3.442 ; Rise       ; clk25           ;
;  VGA_R[5] ; clk25      ; 3.459 ; 3.459 ; Rise       ; clk25           ;
;  VGA_R[6] ; clk25      ; 3.336 ; 3.336 ; Rise       ; clk25           ;
;  VGA_R[7] ; clk25      ; 3.346 ; 3.346 ; Rise       ; clk25           ;
;  VGA_R[8] ; clk25      ; 3.327 ; 3.327 ; Rise       ; clk25           ;
;  VGA_R[9] ; clk25      ; 3.327 ; 3.327 ; Rise       ; clk25           ;
; VGA_VS    ; clk25      ; 5.188 ; 5.188 ; Rise       ; clk25           ;
; VGA_CLK   ; clk25      ;       ; 2.742 ; Fall       ; clk25           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk25      ; clk25    ; 11075    ; 0        ; 0        ; 0        ;
; clk25      ; CLOCK_50 ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk25      ; clk25    ; 11075    ; 0        ; 0        ; 0        ;
; clk25      ; CLOCK_50 ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sat Mar 16 20:24:54 2013
Info: Command: quartus_sta vga_controller -c vga_controller
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk25 clk25
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.688      -180.642 clk25 
    Info (332119):     1.996         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -1.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.726        -1.726 CLOCK_50 
    Info (332119):     0.391         0.000 clk25 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 CLOCK_50 
    Info (332119):    -0.500       -57.000 clk25 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.050
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.050       -57.268 clk25 
    Info (332119):     1.353         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -0.973
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.973        -0.973 CLOCK_50 
    Info (332119):     0.215         0.000 clk25 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 CLOCK_50 
    Info (332119):    -0.500       -57.000 clk25 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 298 megabytes
    Info: Processing ended: Sat Mar 16 20:24:57 2013
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


