//oanab
//12 nov 2007

csl_bitrange br1(4);
 
csl_multi_dim_bitrange mbr1(3);
mbr1.set_dim_width(0,3);
mbr1.set_dim_width(1,6);
mbr1.set_dim_width(2,10);

csl_multi_dim_bitrange mbr3(2); 
mbr3.set_dim_range(0,1,4);
mbr3.set_dim_range(1,2,8);
  
csl_signal_group sgn_gr{
 csl_multi_dim_bitrange mbr2(3);
 csl_signal s1(wire,br1),s2(mbr2);
 sgn_gr(){
     mbr2.set_dim_bitrange(0,br1);
     mbr2.set_dim_bitrange(1,br1);
     mbr2.set_dim_bitrange(2,br1);
}
};

csl_unit u{
 csl_bitrange br2(br1);
 csl_port clk(input),y(input,br2);
 csl_signal x(reg,mbr1);
 u(){
    br2.set_offset(8);
    clk.set_attr(clock);
 }
};
