TimeQuest Timing Analyzer report for uart
Mon Sep 07 12:27:08 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; uart                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.8%      ;
;     Processors 3-6         ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 184.98 MHz ; 184.98 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.406 ; -456.628           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.434 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -206.719                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.406 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.332      ;
; -4.406 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.332      ;
; -4.406 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.332      ;
; -4.210 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.136      ;
; -4.210 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.136      ;
; -4.210 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.136      ;
; -4.171 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.097      ;
; -4.171 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.097      ;
; -4.171 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.097      ;
; -4.169 ; uart_rx:uart_rx_i|clk_cnt[8]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.095      ;
; -4.169 ; uart_rx:uart_rx_i|clk_cnt[8]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.095      ;
; -4.169 ; uart_rx:uart_rx_i|clk_cnt[8]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.095      ;
; -4.146 ; uart_rx:uart_rx_i|clk_cnt[10] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.072      ;
; -4.146 ; uart_rx:uart_rx_i|clk_cnt[10] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.072      ;
; -4.146 ; uart_rx:uart_rx_i|clk_cnt[10] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.072      ;
; -4.135 ; uart_rx:uart_rx_i|clk_cnt[20] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.060      ;
; -4.135 ; uart_rx:uart_rx_i|clk_cnt[20] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.060      ;
; -4.135 ; uart_rx:uart_rx_i|clk_cnt[20] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.060      ;
; -4.120 ; uart_rx:uart_rx_i|clk_cnt[30] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.045      ;
; -4.120 ; uart_rx:uart_rx_i|clk_cnt[30] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.045      ;
; -4.120 ; uart_rx:uart_rx_i|clk_cnt[30] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.076     ; 5.045      ;
; -4.097 ; uart_rx:uart_rx_i|clk_cnt[7]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.023      ;
; -4.097 ; uart_rx:uart_rx_i|clk_cnt[7]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.023      ;
; -4.097 ; uart_rx:uart_rx_i|clk_cnt[7]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.075     ; 5.023      ;
; -4.063 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.988      ;
; -4.063 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.988      ;
; -4.063 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.988      ;
; -4.062 ; tx_cnt[30]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.612     ; 4.451      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[12] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[15] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[14] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[13] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[11] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[10] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.048 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.972      ;
; -4.028 ; tx_cnt[28]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.612     ; 4.417      ;
; -4.025 ; uart_rx:uart_rx_i|clk_cnt[6]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.951      ;
; -4.025 ; uart_rx:uart_rx_i|clk_cnt[6]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.951      ;
; -4.025 ; uart_rx:uart_rx_i|clk_cnt[6]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.951      ;
; -3.987 ; tx_cnt[1]                     ; tx_cnt[20]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 4.909      ;
; -3.983 ; tx_cnt[1]                     ; tx_cnt[26]                    ; clk          ; clk         ; 1.000        ; -0.080     ; 4.904      ;
; -3.952 ; tx_cnt[0]                     ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.082     ; 4.871      ;
; -3.951 ; uart_rx:uart_rx_i|clk_cnt[13] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.877      ;
; -3.951 ; uart_rx:uart_rx_i|clk_cnt[13] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.877      ;
; -3.951 ; uart_rx:uart_rx_i|clk_cnt[13] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.877      ;
; -3.941 ; tx_cnt[30]                    ; tx_data_vld                   ; clk          ; clk         ; 1.000        ; -0.608     ; 4.334      ;
; -3.933 ; uart_rx:uart_rx_i|clk_cnt[12] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.859      ;
; -3.933 ; uart_rx:uart_rx_i|clk_cnt[12] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.859      ;
; -3.933 ; uart_rx:uart_rx_i|clk_cnt[12] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.859      ;
; -3.931 ; tx_cnt[23]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.612     ; 4.320      ;
; -3.923 ; tx_cnt[30]                    ; tx_cnt[15]                    ; clk          ; clk         ; 1.000        ; -0.610     ; 4.314      ;
; -3.923 ; tx_cnt[30]                    ; tx_cnt[13]                    ; clk          ; clk         ; 1.000        ; -0.610     ; 4.314      ;
; -3.923 ; uart_rx:uart_rx_i|clk_cnt[29] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.848      ;
; -3.923 ; uart_rx:uart_rx_i|clk_cnt[29] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.848      ;
; -3.923 ; uart_rx:uart_rx_i|clk_cnt[29] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.848      ;
; -3.923 ; tx_cnt[24]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.612     ; 4.312      ;
; -3.922 ; tx_cnt[30]                    ; tx_cnt[14]                    ; clk          ; clk         ; 1.000        ; -0.610     ; 4.313      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[31] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[17] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[16] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[19] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[18] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[21] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[20] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[22] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[23] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[25] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[24] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[27] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[26] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[28] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[29] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.916 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[30] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.838      ;
; -3.907 ; tx_cnt[28]                    ; tx_data_vld                   ; clk          ; clk         ; 1.000        ; -0.608     ; 4.300      ;
; -3.901 ; uart_rx:uart_rx_i|clk_cnt[15] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.827      ;
; -3.901 ; uart_rx:uart_rx_i|clk_cnt[15] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.827      ;
; -3.901 ; uart_rx:uart_rx_i|clk_cnt[15] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.075     ; 4.827      ;
; -3.895 ; uart_rx:uart_rx_i|clk_cnt[18] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.820      ;
; -3.895 ; uart_rx:uart_rx_i|clk_cnt[18] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.820      ;
; -3.895 ; uart_rx:uart_rx_i|clk_cnt[18] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.820      ;
; -3.894 ; tx_cnt[1]                     ; tx_cnt[21]                    ; clk          ; clk         ; 1.000        ; -0.079     ; 4.816      ;
; -3.893 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[19] ; clk          ; clk         ; 1.000        ; 0.401      ; 5.295      ;
; -3.893 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[27] ; clk          ; clk         ; 1.000        ; 0.401      ; 5.295      ;
; -3.893 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[28] ; clk          ; clk         ; 1.000        ; 0.401      ; 5.295      ;
; -3.893 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[31] ; clk          ; clk         ; 1.000        ; 0.401      ; 5.295      ;
; -3.893 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[30] ; clk          ; clk         ; 1.000        ; 0.401      ; 5.295      ;
; -3.893 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[29] ; clk          ; clk         ; 1.000        ; 0.401      ; 5.295      ;
; -3.893 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[26] ; clk          ; clk         ; 1.000        ; 0.401      ; 5.295      ;
; -3.893 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[25] ; clk          ; clk         ; 1.000        ; 0.401      ; 5.295      ;
; -3.893 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[24] ; clk          ; clk         ; 1.000        ; 0.401      ; 5.295      ;
; -3.893 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[23] ; clk          ; clk         ; 1.000        ; 0.401      ; 5.295      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                               ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; tx_data[2]                              ; tx_data[2]                              ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.454 ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:uart_tx_i|tx_state.TX_START     ; uart_tx:uart_tx_i|tx_state.TX_START     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_data_vld                             ; tx_data_vld                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_state                              ; uart_state                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.630 ; uart_tx:uart_tx_i|bit_cnt[18]           ; uart_tx:uart_tx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.576      ; 1.418      ;
; 0.639 ; uart_tx:uart_tx_i|bit_cnt[18]           ; uart_tx:uart_tx_i|bit_cnt[20]           ; clk          ; clk         ; 0.000        ; 0.576      ; 1.427      ;
; 0.644 ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; uart_tx:uart_tx_i|dataout_ready         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.936      ;
; 0.659 ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; uart_tx:uart_tx_i|data_out              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.951      ;
; 0.742 ; uart_tx:uart_tx_i|bit_cnt[19]           ; uart_tx:uart_tx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.054      ;
; 0.743 ; uart_tx:uart_tx_i|bit_cnt[27]           ; uart_tx:uart_tx_i|bit_cnt[27]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart_tx:uart_tx_i|bit_cnt[29]           ; uart_tx:uart_tx_i|bit_cnt[29]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; uart_tx:uart_tx_i|bit_cnt[21]           ; uart_tx:uart_tx_i|bit_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.744 ; uart_tx:uart_tx_i|bit_cnt[31]           ; uart_tx:uart_tx_i|bit_cnt[31]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.056      ;
; 0.745 ; uart_tx:uart_tx_i|bit_cnt[25]           ; uart_tx:uart_tx_i|bit_cnt[25]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart_tx:uart_tx_i|bit_cnt[23]           ; uart_tx:uart_tx_i|bit_cnt[23]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; uart_tx:uart_tx_i|bit_cnt[22]           ; uart_tx:uart_tx_i|bit_cnt[22]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.746 ; uart_tx:uart_tx_i|bit_cnt[30]           ; uart_tx:uart_tx_i|bit_cnt[30]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.058      ;
; 0.746 ; uart_tx:uart_tx_i|bit_cnt[20]           ; uart_tx:uart_tx_i|bit_cnt[20]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.058      ;
; 0.747 ; uart_tx:uart_tx_i|bit_cnt[28]           ; uart_tx:uart_tx_i|bit_cnt[28]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; uart_tx:uart_tx_i|bit_cnt[26]           ; uart_tx:uart_tx_i|bit_cnt[26]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.059      ;
; 0.747 ; uart_tx:uart_tx_i|bit_cnt[24]           ; uart_tx:uart_tx_i|bit_cnt[24]           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.059      ;
; 0.752 ; uart_tx:uart_tx_i|bit_cnt[17]           ; uart_tx:uart_tx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.576      ; 1.540      ;
; 0.761 ; uart_tx:uart_tx_i|bit_cnt[15]           ; uart_tx:uart_tx_i|bit_cnt[15]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; uart_tx:uart_tx_i|bit_cnt[3]            ; uart_tx:uart_tx_i|bit_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; wait_cnt[15]                            ; wait_cnt[15]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; wait_cnt[3]                             ; wait_cnt[3]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; uart_rx:uart_rx_i|clk_cnt[3]            ; uart_rx:uart_rx_i|clk_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; uart_rx:uart_rx_i|clk_cnt[15]           ; uart_rx:uart_rx_i|clk_cnt[15]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; uart_tx:uart_tx_i|bit_cnt[17]           ; uart_tx:uart_tx_i|bit_cnt[20]           ; clk          ; clk         ; 0.000        ; 0.576      ; 1.549      ;
; 0.762 ; uart_tx:uart_tx_i|bit_cnt[17]           ; uart_tx:uart_tx_i|bit_cnt[17]           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_tx:uart_tx_i|bit_cnt[13]           ; uart_tx:uart_tx_i|bit_cnt[13]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart_tx:uart_tx_i|bit_cnt[11]           ; uart_tx:uart_tx_i|bit_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart_tx:uart_tx_i|bit_cnt[5]            ; uart_tx:uart_tx_i|bit_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart_tx:uart_tx_i|bit_cnt[1]            ; uart_tx:uart_tx_i|bit_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; wait_cnt[19]                            ; wait_cnt[19]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; wait_cnt[13]                            ; wait_cnt[13]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; wait_cnt[11]                            ; wait_cnt[11]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; wait_cnt[5]                             ; wait_cnt[5]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; wait_cnt[1]                             ; wait_cnt[1]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart_rx:uart_rx_i|clk_cnt[1]            ; uart_rx:uart_rx_i|clk_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart_rx:uart_rx_i|clk_cnt[5]            ; uart_rx:uart_rx_i|clk_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart_rx:uart_rx_i|clk_cnt[11]           ; uart_rx:uart_rx_i|clk_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart_rx:uart_rx_i|clk_cnt[13]           ; uart_rx:uart_rx_i|clk_cnt[13]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart_rx:uart_rx_i|clk_cnt[19]           ; uart_rx:uart_rx_i|clk_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; uart_tx:uart_tx_i|tx_state.TX_START     ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; uart_tx:uart_tx_i|bit_cnt[16]           ; uart_tx:uart_tx_i|bit_cnt[16]           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; wait_cnt[29]                            ; wait_cnt[29]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; wait_cnt[27]                            ; wait_cnt[27]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; wait_cnt[17]                            ; wait_cnt[17]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; wait_cnt[21]                            ; wait_cnt[21]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart_rx:uart_rx_i|clk_cnt[17]           ; uart_rx:uart_rx_i|clk_cnt[17]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart_rx:uart_rx_i|clk_cnt[21]           ; uart_rx:uart_rx_i|clk_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart_rx:uart_rx_i|clk_cnt[27]           ; uart_rx:uart_rx_i|clk_cnt[27]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; uart_rx:uart_rx_i|clk_cnt[29]           ; uart_rx:uart_rx_i|clk_cnt[29]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; uart_tx:uart_tx_i|bit_cnt[7]            ; uart_tx:uart_tx_i|bit_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_tx:uart_tx_i|bit_cnt[18]           ; uart_tx:uart_tx_i|bit_cnt[18]           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_tx:uart_tx_i|bit_cnt[9]            ; uart_tx:uart_tx_i|bit_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_tx:uart_tx_i|bit_cnt[6]            ; uart_tx:uart_tx_i|bit_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_tx:uart_tx_i|bit_cnt[2]            ; uart_tx:uart_tx_i|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; wait_cnt[31]                            ; wait_cnt[31]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; wait_cnt[16]                            ; wait_cnt[16]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; wait_cnt[9]                             ; wait_cnt[9]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; wait_cnt[7]                             ; wait_cnt[7]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; wait_cnt[6]                             ; wait_cnt[6]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; wait_cnt[2]                             ; wait_cnt[2]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_rx:uart_rx_i|clk_cnt[31]           ; uart_rx:uart_rx_i|clk_cnt[31]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_rx:uart_rx_i|clk_cnt[2]            ; uart_rx:uart_rx_i|clk_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_rx:uart_rx_i|clk_cnt[6]            ; uart_rx:uart_rx_i|clk_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_rx:uart_rx_i|clk_cnt[7]            ; uart_rx:uart_rx_i|clk_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_rx:uart_rx_i|clk_cnt[9]            ; uart_rx:uart_rx_i|clk_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; uart_rx:uart_rx_i|clk_cnt[16]           ; uart_rx:uart_rx_i|clk_cnt[16]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; uart_tx:uart_tx_i|bit_cnt[4]            ; uart_tx:uart_tx_i|bit_cnt[4]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_tx:uart_tx_i|bit_cnt[12]           ; uart_tx:uart_tx_i|bit_cnt[12]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_tx:uart_tx_i|bit_cnt[14]           ; uart_tx:uart_tx_i|bit_cnt[14]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; wait_cnt[23]                            ; wait_cnt[23]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; wait_cnt[22]                            ; wait_cnt[22]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; wait_cnt[25]                            ; wait_cnt[25]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; wait_cnt[18]                            ; wait_cnt[18]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; wait_cnt[14]                            ; wait_cnt[14]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; wait_cnt[12]                            ; wait_cnt[12]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; wait_cnt[4]                             ; wait_cnt[4]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:uart_rx_i|clk_cnt[4]            ; uart_rx:uart_rx_i|clk_cnt[4]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:uart_rx_i|clk_cnt[12]           ; uart_rx:uart_rx_i|clk_cnt[12]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:uart_rx_i|clk_cnt[14]           ; uart_rx:uart_rx_i|clk_cnt[14]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:uart_rx_i|clk_cnt[18]           ; uart_rx:uart_rx_i|clk_cnt[18]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:uart_rx_i|clk_cnt[22]           ; uart_rx:uart_rx_i|clk_cnt[22]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:uart_rx_i|clk_cnt[23]           ; uart_rx:uart_rx_i|clk_cnt[23]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; uart_rx:uart_rx_i|clk_cnt[25]           ; uart_rx:uart_rx_i|clk_cnt[25]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; uart_tx:uart_tx_i|bit_cnt[10]           ; uart_tx:uart_tx_i|bit_cnt[10]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; uart_tx:uart_tx_i|bit_cnt[8]            ; uart_tx:uart_tx_i|bit_cnt[8]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; wait_cnt[30]                            ; wait_cnt[30]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; wait_cnt[20]                            ; wait_cnt[20]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; wait_cnt[10]                            ; wait_cnt[10]                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; wait_cnt[8]                             ; wait_cnt[8]                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; uart_rx:uart_rx_i|clk_cnt[8]            ; uart_rx:uart_rx_i|clk_cnt[8]            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; uart_rx:uart_rx_i|clk_cnt[10]           ; uart_rx:uart_rx_i|clk_cnt[10]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; uart_rx:uart_rx_i|clk_cnt[20]           ; uart_rx:uart_rx_i|clk_cnt[20]           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 198.85 MHz ; 198.85 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.029 ; -412.773          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -206.719                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.029 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.963      ;
; -4.029 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.963      ;
; -4.029 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.963      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.745      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.745      ;
; -3.811 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.745      ;
; -3.807 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.741      ;
; -3.807 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.741      ;
; -3.807 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.741      ;
; -3.795 ; uart_rx:uart_rx_i|clk_cnt[8]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.729      ;
; -3.795 ; uart_rx:uart_rx_i|clk_cnt[8]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.729      ;
; -3.795 ; uart_rx:uart_rx_i|clk_cnt[8]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.729      ;
; -3.787 ; tx_cnt[30]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.579     ; 4.210      ;
; -3.767 ; uart_rx:uart_rx_i|clk_cnt[30] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.699      ;
; -3.767 ; uart_rx:uart_rx_i|clk_cnt[30] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.699      ;
; -3.767 ; uart_rx:uart_rx_i|clk_cnt[30] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.699      ;
; -3.760 ; tx_cnt[28]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.579     ; 4.183      ;
; -3.745 ; uart_rx:uart_rx_i|clk_cnt[20] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.677      ;
; -3.745 ; uart_rx:uart_rx_i|clk_cnt[20] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.677      ;
; -3.745 ; uart_rx:uart_rx_i|clk_cnt[20] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.677      ;
; -3.721 ; uart_rx:uart_rx_i|clk_cnt[7]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.655      ;
; -3.721 ; uart_rx:uart_rx_i|clk_cnt[7]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.655      ;
; -3.721 ; uart_rx:uart_rx_i|clk_cnt[7]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.655      ;
; -3.707 ; uart_rx:uart_rx_i|clk_cnt[10] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.641      ;
; -3.707 ; uart_rx:uart_rx_i|clk_cnt[10] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.641      ;
; -3.707 ; uart_rx:uart_rx_i|clk_cnt[10] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.641      ;
; -3.693 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.625      ;
; -3.693 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.625      ;
; -3.693 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.625      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[12] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[15] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[14] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[13] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[11] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.687 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.620      ;
; -3.674 ; uart_rx:uart_rx_i|clk_cnt[6]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.608      ;
; -3.674 ; uart_rx:uart_rx_i|clk_cnt[6]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.608      ;
; -3.674 ; uart_rx:uart_rx_i|clk_cnt[6]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.068     ; 4.608      ;
; -3.666 ; tx_cnt[23]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.579     ; 4.089      ;
; -3.662 ; tx_cnt[24]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.579     ; 4.085      ;
; -3.652 ; tx_cnt[0]                     ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.074     ; 4.580      ;
; -3.645 ; tx_cnt[30]                    ; tx_data_vld                   ; clk          ; clk         ; 1.000        ; -0.574     ; 4.073      ;
; -3.643 ; tx_cnt[30]                    ; tx_cnt[15]                    ; clk          ; clk         ; 1.000        ; -0.576     ; 4.069      ;
; -3.642 ; tx_cnt[30]                    ; tx_cnt[13]                    ; clk          ; clk         ; 1.000        ; -0.576     ; 4.068      ;
; -3.641 ; tx_cnt[30]                    ; tx_cnt[14]                    ; clk          ; clk         ; 1.000        ; -0.576     ; 4.067      ;
; -3.618 ; tx_cnt[28]                    ; tx_data_vld                   ; clk          ; clk         ; 1.000        ; -0.574     ; 4.046      ;
; -3.616 ; tx_cnt[28]                    ; tx_cnt[15]                    ; clk          ; clk         ; 1.000        ; -0.576     ; 4.042      ;
; -3.615 ; tx_cnt[28]                    ; tx_cnt[13]                    ; clk          ; clk         ; 1.000        ; -0.576     ; 4.041      ;
; -3.614 ; tx_cnt[28]                    ; tx_cnt[14]                    ; clk          ; clk         ; 1.000        ; -0.576     ; 4.040      ;
; -3.606 ; tx_cnt[30]                    ; tx_cnt[12]                    ; clk          ; clk         ; 1.000        ; -0.576     ; 4.032      ;
; -3.606 ; tx_cnt[30]                    ; tx_cnt[11]                    ; clk          ; clk         ; 1.000        ; -0.576     ; 4.032      ;
; -3.605 ; tx_cnt[30]                    ; tx_cnt[10]                    ; clk          ; clk         ; 1.000        ; -0.576     ; 4.031      ;
; -3.605 ; tx_cnt[30]                    ; tx_cnt[0]                     ; clk          ; clk         ; 1.000        ; -0.576     ; 4.031      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[31] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[19] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[18] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[21] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[20] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[22] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[23] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[25] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[24] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[27] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[26] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[28] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[29] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.599 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_rx:uart_rx_i|clk_cnt[30] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.531      ;
; -3.593 ; tx_cnt[29]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.579     ; 4.016      ;
; -3.588 ; tx_cnt[31]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.579     ; 4.011      ;
; -3.579 ; tx_cnt[28]                    ; tx_cnt[12]                    ; clk          ; clk         ; 1.000        ; -0.576     ; 4.005      ;
; -3.579 ; tx_cnt[28]                    ; tx_cnt[11]                    ; clk          ; clk         ; 1.000        ; -0.576     ; 4.005      ;
; -3.578 ; tx_cnt[28]                    ; tx_cnt[10]                    ; clk          ; clk         ; 1.000        ; -0.576     ; 4.004      ;
; -3.578 ; tx_cnt[28]                    ; tx_cnt[0]                     ; clk          ; clk         ; 1.000        ; -0.576     ; 4.004      ;
; -3.574 ; tx_cnt[18]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.503      ;
; -3.566 ; uart_rx:uart_rx_i|clk_cnt[29] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.498      ;
; -3.566 ; uart_rx:uart_rx_i|clk_cnt[29] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.498      ;
; -3.566 ; uart_rx:uart_rx_i|clk_cnt[29] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.498      ;
; -3.566 ; tx_cnt[21]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.495      ;
; -3.551 ; uart_rx:uart_rx_i|clk_cnt[16] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.483      ;
; -3.551 ; uart_rx:uart_rx_i|clk_cnt[16] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.483      ;
; -3.551 ; uart_rx:uart_rx_i|clk_cnt[16] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.483      ;
; -3.548 ; tx_cnt[30]                    ; tx_cnt[26]                    ; clk          ; clk         ; 1.000        ; -0.579     ; 3.971      ;
; -3.543 ; uart_rx:uart_rx_i|clk_cnt[18] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.475      ;
; -3.543 ; uart_rx:uart_rx_i|clk_cnt[18] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.475      ;
; -3.543 ; uart_rx:uart_rx_i|clk_cnt[18] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.475      ;
; -3.540 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[19] ; clk          ; clk         ; 1.000        ; 0.383      ; 4.925      ;
; -3.540 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[27] ; clk          ; clk         ; 1.000        ; 0.383      ; 4.925      ;
; -3.540 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[28] ; clk          ; clk         ; 1.000        ; 0.383      ; 4.925      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; tx_data[2]                              ; tx_data[2]                              ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_i|tx_state.TX_START     ; uart_tx:uart_tx_i|tx_state.TX_START     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx_data_vld                             ; tx_data_vld                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_state                              ; uart_state                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.560 ; uart_tx:uart_tx_i|bit_cnt[18]           ; uart_tx:uart_tx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.541      ; 1.296      ;
; 0.576 ; uart_tx:uart_tx_i|bit_cnt[18]           ; uart_tx:uart_tx_i|bit_cnt[20]           ; clk          ; clk         ; 0.000        ; 0.541      ; 1.312      ;
; 0.598 ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; uart_tx:uart_tx_i|dataout_ready         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.865      ;
; 0.615 ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; uart_tx:uart_tx_i|data_out              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.882      ;
; 0.657 ; uart_tx:uart_tx_i|bit_cnt[17]           ; uart_tx:uart_tx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.541      ; 1.393      ;
; 0.681 ; uart_tx:uart_tx_i|bit_cnt[16]           ; uart_tx:uart_tx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.541      ; 1.417      ;
; 0.682 ; uart_tx:uart_tx_i|bit_cnt[18]           ; uart_tx:uart_tx_i|bit_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.541      ; 1.418      ;
; 0.684 ; uart_tx:uart_tx_i|bit_cnt[17]           ; uart_tx:uart_tx_i|bit_cnt[20]           ; clk          ; clk         ; 0.000        ; 0.541      ; 1.420      ;
; 0.688 ; uart_tx:uart_tx_i|bit_cnt[29]           ; uart_tx:uart_tx_i|bit_cnt[29]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.973      ;
; 0.688 ; uart_tx:uart_tx_i|bit_cnt[19]           ; uart_tx:uart_tx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.973      ;
; 0.688 ; uart_tx:uart_tx_i|bit_cnt[21]           ; uart_tx:uart_tx_i|bit_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.973      ;
; 0.689 ; uart_tx:uart_tx_i|bit_cnt[27]           ; uart_tx:uart_tx_i|bit_cnt[27]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.974      ;
; 0.690 ; uart_tx:uart_tx_i|bit_cnt[31]           ; uart_tx:uart_tx_i|bit_cnt[31]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.975      ;
; 0.690 ; uart_tx:uart_tx_i|bit_cnt[22]           ; uart_tx:uart_tx_i|bit_cnt[22]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.975      ;
; 0.691 ; uart_tx:uart_tx_i|bit_cnt[25]           ; uart_tx:uart_tx_i|bit_cnt[25]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.976      ;
; 0.691 ; uart_tx:uart_tx_i|bit_cnt[23]           ; uart_tx:uart_tx_i|bit_cnt[23]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.976      ;
; 0.694 ; uart_tx:uart_tx_i|bit_cnt[28]           ; uart_tx:uart_tx_i|bit_cnt[28]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.979      ;
; 0.694 ; uart_tx:uart_tx_i|bit_cnt[30]           ; uart_tx:uart_tx_i|bit_cnt[30]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.979      ;
; 0.694 ; uart_tx:uart_tx_i|bit_cnt[26]           ; uart_tx:uart_tx_i|bit_cnt[26]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.979      ;
; 0.694 ; uart_tx:uart_tx_i|bit_cnt[20]           ; uart_tx:uart_tx_i|bit_cnt[20]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.979      ;
; 0.695 ; uart_tx:uart_tx_i|bit_cnt[24]           ; uart_tx:uart_tx_i|bit_cnt[24]           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.980      ;
; 0.697 ; uart_tx:uart_tx_i|bit_cnt[16]           ; uart_tx:uart_tx_i|bit_cnt[20]           ; clk          ; clk         ; 0.000        ; 0.541      ; 1.433      ;
; 0.698 ; uart_tx:uart_tx_i|bit_cnt[18]           ; uart_tx:uart_tx_i|bit_cnt[22]           ; clk          ; clk         ; 0.000        ; 0.541      ; 1.434      ;
; 0.705 ; uart_tx:uart_tx_i|bit_cnt[15]           ; uart_tx:uart_tx_i|bit_cnt[15]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart_tx:uart_tx_i|bit_cnt[13]           ; uart_tx:uart_tx_i|bit_cnt[13]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart_tx:uart_tx_i|bit_cnt[5]            ; uart_tx:uart_tx_i|bit_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart_tx:uart_tx_i|bit_cnt[3]            ; uart_tx:uart_tx_i|bit_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; wait_cnt[15]                            ; wait_cnt[15]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; wait_cnt[13]                            ; wait_cnt[13]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; wait_cnt[5]                             ; wait_cnt[5]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; wait_cnt[3]                             ; wait_cnt[3]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; uart_tx:uart_tx_i|bit_cnt[11]           ; uart_tx:uart_tx_i|bit_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; wait_cnt[29]                            ; wait_cnt[29]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; wait_cnt[19]                            ; wait_cnt[19]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; wait_cnt[11]                            ; wait_cnt[11]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; wait_cnt[21]                            ; wait_cnt[21]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:uart_rx_i|clk_cnt[3]            ; uart_rx:uart_rx_i|clk_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; uart_rx:uart_rx_i|clk_cnt[5]            ; uart_rx:uart_rx_i|clk_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; uart_rx:uart_rx_i|clk_cnt[13]           ; uart_rx:uart_rx_i|clk_cnt[13]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; uart_rx:uart_rx_i|clk_cnt[15]           ; uart_rx:uart_rx_i|clk_cnt[15]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.972      ;
; 0.706 ; uart_rx:uart_rx_i|clk_cnt[19]           ; uart_rx:uart_rx_i|clk_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:uart_rx_i|clk_cnt[21]           ; uart_rx:uart_rx_i|clk_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:uart_rx_i|clk_cnt[29]           ; uart_rx:uart_rx_i|clk_cnt[29]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; uart_tx:uart_tx_i|bit_cnt[17]           ; uart_tx:uart_tx_i|bit_cnt[17]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_tx:uart_tx_i|bit_cnt[1]            ; uart_tx:uart_tx_i|bit_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; wait_cnt[27]                            ; wait_cnt[27]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; wait_cnt[17]                            ; wait_cnt[17]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; wait_cnt[1]                             ; wait_cnt[1]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_rx:uart_rx_i|clk_cnt[17]           ; uart_rx:uart_rx_i|clk_cnt[17]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_rx:uart_rx_i|clk_cnt[11]           ; uart_rx:uart_rx_i|clk_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; uart_rx:uart_rx_i|clk_cnt[27]           ; uart_rx:uart_rx_i|clk_cnt[27]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; uart_tx:uart_tx_i|bit_cnt[9]            ; uart_tx:uart_tx_i|bit_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_tx:uart_tx_i|bit_cnt[6]            ; uart_tx:uart_tx_i|bit_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; wait_cnt[31]                            ; wait_cnt[31]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; wait_cnt[22]                            ; wait_cnt[22]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; wait_cnt[9]                             ; wait_cnt[9]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; wait_cnt[6]                             ; wait_cnt[6]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_rx:uart_rx_i|clk_cnt[31]           ; uart_rx:uart_rx_i|clk_cnt[31]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_rx:uart_rx_i|clk_cnt[1]            ; uart_rx:uart_rx_i|clk_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.974      ;
; 0.708 ; uart_rx:uart_rx_i|clk_cnt[22]           ; uart_rx:uart_rx_i|clk_cnt[22]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; uart_tx:uart_tx_i|bit_cnt[7]            ; uart_tx:uart_tx_i|bit_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; wait_cnt[23]                            ; wait_cnt[23]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; wait_cnt[25]                            ; wait_cnt[25]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; wait_cnt[7]                             ; wait_cnt[7]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_rx:uart_rx_i|clk_cnt[6]            ; uart_rx:uart_rx_i|clk_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; uart_rx:uart_rx_i|clk_cnt[9]            ; uart_rx:uart_rx_i|clk_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; uart_rx:uart_rx_i|clk_cnt[23]           ; uart_rx:uart_rx_i|clk_cnt[23]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_rx:uart_rx_i|clk_cnt[25]           ; uart_rx:uart_rx_i|clk_cnt[25]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; uart_tx:uart_tx_i|bit_cnt[16]           ; uart_tx:uart_tx_i|bit_cnt[16]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; uart_tx:uart_tx_i|bit_cnt[14]           ; uart_tx:uart_tx_i|bit_cnt[14]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; uart_tx:uart_tx_i|bit_cnt[2]            ; uart_tx:uart_tx_i|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; wait_cnt[16]                            ; wait_cnt[16]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; wait_cnt[14]                            ; wait_cnt[14]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; wait_cnt[2]                             ; wait_cnt[2]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; uart_rx:uart_rx_i|clk_cnt[7]            ; uart_rx:uart_rx_i|clk_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; uart_rx:uart_rx_i|clk_cnt[16]           ; uart_rx:uart_rx_i|clk_cnt[16]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; uart_tx:uart_tx_i|bit_cnt[4]            ; uart_tx:uart_tx_i|bit_cnt[4]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_tx:uart_tx_i|bit_cnt[12]           ; uart_tx:uart_tx_i|bit_cnt[12]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_tx:uart_tx_i|bit_cnt[18]           ; uart_tx:uart_tx_i|bit_cnt[18]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_tx:uart_tx_i|bit_cnt[10]           ; uart_tx:uart_tx_i|bit_cnt[10]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; wait_cnt[18]                            ; wait_cnt[18]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; wait_cnt[12]                            ; wait_cnt[12]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; wait_cnt[10]                            ; wait_cnt[10]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; wait_cnt[4]                             ; wait_cnt[4]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_rx:uart_rx_i|clk_cnt[2]            ; uart_rx:uart_rx_i|clk_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; uart_rx:uart_rx_i|clk_cnt[14]           ; uart_rx:uart_rx_i|clk_cnt[14]           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; uart_rx:uart_rx_i|clk_cnt[18]           ; uart_rx:uart_rx_i|clk_cnt[18]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; uart_tx:uart_tx_i|bit_cnt[8]            ; uart_tx:uart_tx_i|bit_cnt[8]            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; wait_cnt[30]                            ; wait_cnt[30]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; wait_cnt[28]                            ; wait_cnt[28]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; wait_cnt[26]                            ; wait_cnt[26]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; wait_cnt[20]                            ; wait_cnt[20]                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; wait_cnt[8]                             ; wait_cnt[8]                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.253 ; -114.942          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -181.724                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.253 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.208      ;
; -1.253 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.208      ;
; -1.253 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.208      ;
; -1.231 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.186      ;
; -1.231 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.186      ;
; -1.231 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.186      ;
; -1.229 ; tx_cnt[1]                     ; tx_cnt[26]                    ; clk          ; clk         ; 1.000        ; -0.036     ; 2.180      ;
; -1.226 ; uart_rx:uart_rx_i|clk_cnt[30] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.180      ;
; -1.226 ; uart_rx:uart_rx_i|clk_cnt[30] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.180      ;
; -1.226 ; uart_rx:uart_rx_i|clk_cnt[30] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.180      ;
; -1.225 ; tx_cnt[1]                     ; tx_cnt[20]                    ; clk          ; clk         ; 1.000        ; -0.035     ; 2.177      ;
; -1.220 ; uart_rx:uart_rx_i|clk_cnt[20] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.174      ;
; -1.220 ; uart_rx:uart_rx_i|clk_cnt[20] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.174      ;
; -1.220 ; uart_rx:uart_rx_i|clk_cnt[20] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.174      ;
; -1.210 ; tx_cnt[1]                     ; tx_cnt[21]                    ; clk          ; clk         ; 1.000        ; -0.035     ; 2.162      ;
; -1.201 ; uart_rx:uart_rx_i|clk_cnt[10] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.156      ;
; -1.201 ; uart_rx:uart_rx_i|clk_cnt[10] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.156      ;
; -1.201 ; uart_rx:uart_rx_i|clk_cnt[10] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.156      ;
; -1.199 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.153      ;
; -1.199 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.153      ;
; -1.199 ; uart_rx:uart_rx_i|clk_cnt[28] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.153      ;
; -1.196 ; tx_cnt[30]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.247     ; 1.936      ;
; -1.184 ; tx_cnt[1]                     ; tx_cnt[31]                    ; clk          ; clk         ; 1.000        ; 0.167      ; 2.338      ;
; -1.182 ; tx_cnt[28]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.247     ; 1.922      ;
; -1.178 ; tx_cnt[0]                     ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.039     ; 2.126      ;
; -1.159 ; uart_rx:uart_rx_i|clk_cnt[6]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.114      ;
; -1.159 ; uart_rx:uart_rx_i|clk_cnt[6]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.114      ;
; -1.159 ; uart_rx:uart_rx_i|clk_cnt[6]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.114      ;
; -1.150 ; tx_cnt[1]                     ; tx_cnt[29]                    ; clk          ; clk         ; 1.000        ; 0.167      ; 2.304      ;
; -1.143 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.098      ;
; -1.143 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.098      ;
; -1.143 ; uart_rx:uart_rx_i|clk_cnt[4]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.098      ;
; -1.143 ; uart_rx:uart_rx_i|clk_cnt[8]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.098      ;
; -1.143 ; uart_rx:uart_rx_i|clk_cnt[8]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.098      ;
; -1.143 ; uart_rx:uart_rx_i|clk_cnt[8]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.098      ;
; -1.138 ; uart_rx:uart_rx_i|clk_cnt[29] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.092      ;
; -1.138 ; uart_rx:uart_rx_i|clk_cnt[29] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.092      ;
; -1.138 ; uart_rx:uart_rx_i|clk_cnt[29] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.092      ;
; -1.131 ; uart_rx:uart_rx_i|clk_cnt[7]  ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.086      ;
; -1.131 ; uart_rx:uart_rx_i|clk_cnt[7]  ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.086      ;
; -1.131 ; uart_rx:uart_rx_i|clk_cnt[7]  ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.086      ;
; -1.126 ; tx_cnt[30]                    ; tx_data_vld                   ; clk          ; clk         ; 1.000        ; -0.241     ; 1.872      ;
; -1.121 ; uart_rx:uart_rx_i|clk_cnt[18] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.075      ;
; -1.121 ; uart_rx:uart_rx_i|clk_cnt[18] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.075      ;
; -1.121 ; uart_rx:uart_rx_i|clk_cnt[18] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.075      ;
; -1.119 ; tx_cnt[24]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.247     ; 1.859      ;
; -1.118 ; tx_cnt[23]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.247     ; 1.858      ;
; -1.112 ; tx_cnt[28]                    ; tx_data_vld                   ; clk          ; clk         ; 1.000        ; -0.241     ; 1.858      ;
; -1.108 ; uart_rx:uart_rx_i|clk_cnt[13] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.063      ;
; -1.108 ; uart_rx:uart_rx_i|clk_cnt[13] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.063      ;
; -1.108 ; uart_rx:uart_rx_i|clk_cnt[13] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.063      ;
; -1.108 ; tx_cnt[0]                     ; tx_data_vld                   ; clk          ; clk         ; 1.000        ; -0.033     ; 2.062      ;
; -1.106 ; uart_rx:uart_rx_i|clk_cnt[12] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.061      ;
; -1.106 ; uart_rx:uart_rx_i|clk_cnt[12] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.061      ;
; -1.106 ; uart_rx:uart_rx_i|clk_cnt[12] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.061      ;
; -1.100 ; tx_cnt[31]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.247     ; 1.840      ;
; -1.098 ; tx_cnt[29]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.247     ; 1.838      ;
; -1.093 ; uart_rx:uart_rx_i|clk_cnt[24] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.047      ;
; -1.093 ; uart_rx:uart_rx_i|clk_cnt[24] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.047      ;
; -1.093 ; uart_rx:uart_rx_i|clk_cnt[24] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.047      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[12] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[15] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[14] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[13] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[11] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[10] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.092 ; uart_rx:uart_rx_i|clk_cnt[5]  ; uart_tx:uart_tx_i|bit_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.046      ;
; -1.091 ; tx_cnt[1]                     ; tx_cnt[30]                    ; clk          ; clk         ; 1.000        ; 0.167      ; 2.245      ;
; -1.089 ; tx_cnt[30]                    ; tx_cnt[15]                    ; clk          ; clk         ; 1.000        ; -0.244     ; 1.832      ;
; -1.089 ; tx_cnt[30]                    ; tx_cnt[12]                    ; clk          ; clk         ; 1.000        ; -0.244     ; 1.832      ;
; -1.089 ; tx_cnt[30]                    ; tx_cnt[11]                    ; clk          ; clk         ; 1.000        ; -0.244     ; 1.832      ;
; -1.088 ; tx_cnt[30]                    ; tx_cnt[13]                    ; clk          ; clk         ; 1.000        ; -0.244     ; 1.831      ;
; -1.088 ; tx_cnt[30]                    ; tx_cnt[0]                     ; clk          ; clk         ; 1.000        ; -0.244     ; 1.831      ;
; -1.087 ; tx_cnt[30]                    ; tx_cnt[14]                    ; clk          ; clk         ; 1.000        ; -0.244     ; 1.830      ;
; -1.087 ; tx_cnt[30]                    ; tx_cnt[10]                    ; clk          ; clk         ; 1.000        ; -0.244     ; 1.830      ;
; -1.086 ; uart_rx:uart_rx_i|clk_cnt[15] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.041      ;
; -1.086 ; uart_rx:uart_rx_i|clk_cnt[15] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.041      ;
; -1.086 ; uart_rx:uart_rx_i|clk_cnt[15] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.041      ;
; -1.085 ; tx_cnt[18]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.035      ;
; -1.085 ; uart_rx:uart_rx_i|clk_cnt[26] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.039      ;
; -1.085 ; uart_rx:uart_rx_i|clk_cnt[26] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.039      ;
; -1.085 ; uart_rx:uart_rx_i|clk_cnt[26] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.039      ;
; -1.084 ; tx_cnt[21]                    ; tx_cnt[1]                     ; clk          ; clk         ; 1.000        ; -0.037     ; 2.034      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[16] ; uart_tx:uart_tx_i|bit_cnt[17] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.036      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[16] ; uart_tx:uart_tx_i|bit_cnt[18] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.036      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[16] ; uart_tx:uart_tx_i|bit_cnt[16] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.036      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.036      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.033     ; 2.036      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[12] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.036      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[15] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.036      ;
; -1.082 ; uart_rx:uart_rx_i|clk_cnt[9]  ; uart_tx:uart_tx_i|bit_cnt[14] ; clk          ; clk         ; 1.000        ; -0.033     ; 2.036      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; tx_data[2]                              ; tx_data[2]                              ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; uart_tx:uart_tx_i|tx_state.TX_STOP      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_i|tx_state.TX_START     ; uart_tx:uart_tx_i|tx_state.TX_START     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_data_vld                             ; tx_data_vld                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_state                              ; uart_state                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.260 ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; uart_tx:uart_tx_i|data_out              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.380      ;
; 0.264 ; uart_tx:uart_tx_i|bit_cnt[18]           ; uart_tx:uart_tx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.237      ; 0.585      ;
; 0.264 ; uart_tx:uart_tx_i|tx_state.TX_IDLE      ; uart_tx:uart_tx_i|dataout_ready         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.267 ; uart_tx:uart_tx_i|bit_cnt[18]           ; uart_tx:uart_tx_i|bit_cnt[20]           ; clk          ; clk         ; 0.000        ; 0.237      ; 0.588      ;
; 0.296 ; uart_tx:uart_tx_i|bit_cnt[31]           ; uart_tx:uart_tx_i|bit_cnt[31]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; uart_tx:uart_tx_i|bit_cnt[27]           ; uart_tx:uart_tx_i|bit_cnt[27]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_tx:uart_tx_i|bit_cnt[29]           ; uart_tx:uart_tx_i|bit_cnt[29]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_tx:uart_tx_i|bit_cnt[21]           ; uart_tx:uart_tx_i|bit_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; uart_tx:uart_tx_i|bit_cnt[19]           ; uart_tx:uart_tx_i|bit_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; uart_tx:uart_tx_i|bit_cnt[25]           ; uart_tx:uart_tx_i|bit_cnt[25]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart_tx:uart_tx_i|bit_cnt[23]           ; uart_tx:uart_tx_i|bit_cnt[23]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; uart_tx:uart_tx_i|bit_cnt[22]           ; uart_tx:uart_tx_i|bit_cnt[22]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; uart_tx:uart_tx_i|bit_cnt[30]           ; uart_tx:uart_tx_i|bit_cnt[30]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart_tx:uart_tx_i|bit_cnt[24]           ; uart_tx:uart_tx_i|bit_cnt[24]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart_tx:uart_tx_i|bit_cnt[20]           ; uart_tx:uart_tx_i|bit_cnt[20]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; uart_tx:uart_tx_i|bit_cnt[28]           ; uart_tx:uart_tx_i|bit_cnt[28]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; uart_tx:uart_tx_i|bit_cnt[26]           ; uart_tx:uart_tx_i|bit_cnt[26]           ; clk          ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.301 ; uart_tx:uart_tx_i|tx_state.TX_START     ; uart_tx:uart_tx_i|tx_state.TX_SEND_DATA ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; uart_tx:uart_tx_i|bit_cnt[15]           ; uart_tx:uart_tx_i|bit_cnt[15]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; wait_cnt[15]                            ; wait_cnt[15]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart_rx:uart_rx_i|clk_cnt[15]           ; uart_rx:uart_rx_i|clk_cnt[15]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; uart_tx:uart_tx_i|bit_cnt[13]           ; uart_tx:uart_tx_i|bit_cnt[13]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_tx:uart_tx_i|bit_cnt[5]            ; uart_tx:uart_tx_i|bit_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_tx:uart_tx_i|bit_cnt[3]            ; uart_tx:uart_tx_i|bit_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; wait_cnt[31]                            ; wait_cnt[31]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; wait_cnt[13]                            ; wait_cnt[13]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; wait_cnt[5]                             ; wait_cnt[5]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; wait_cnt[3]                             ; wait_cnt[3]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_rx:uart_rx_i|clk_cnt[31]           ; uart_rx:uart_rx_i|clk_cnt[31]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_rx:uart_rx_i|clk_cnt[3]            ; uart_rx:uart_rx_i|clk_cnt[3]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_rx:uart_rx_i|clk_cnt[5]            ; uart_rx:uart_rx_i|clk_cnt[5]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_rx:uart_rx_i|clk_cnt[13]           ; uart_rx:uart_rx_i|clk_cnt[13]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart_tx:uart_tx_i|bit_cnt[7]            ; uart_tx:uart_tx_i|bit_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:uart_tx_i|bit_cnt[17]           ; uart_tx:uart_tx_i|bit_cnt[17]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:uart_tx_i|bit_cnt[11]           ; uart_tx:uart_tx_i|bit_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:uart_tx_i|bit_cnt[6]            ; uart_tx:uart_tx_i|bit_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:uart_tx_i|bit_cnt[1]            ; uart_tx:uart_tx_i|bit_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[29]                            ; wait_cnt[29]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[27]                            ; wait_cnt[27]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[19]                            ; wait_cnt[19]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[17]                            ; wait_cnt[17]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[11]                            ; wait_cnt[11]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[7]                             ; wait_cnt[7]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[6]                             ; wait_cnt[6]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[1]                             ; wait_cnt[1]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[21]                            ; wait_cnt[21]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_i|clk_cnt[17]           ; uart_rx:uart_rx_i|clk_cnt[17]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_i|clk_cnt[1]            ; uart_rx:uart_rx_i|clk_cnt[1]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_i|clk_cnt[6]            ; uart_rx:uart_rx_i|clk_cnt[6]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_i|clk_cnt[7]            ; uart_rx:uart_rx_i|clk_cnt[7]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_i|clk_cnt[11]           ; uart_rx:uart_rx_i|clk_cnt[11]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_i|clk_cnt[19]           ; uart_rx:uart_rx_i|clk_cnt[19]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_i|clk_cnt[21]           ; uart_rx:uart_rx_i|clk_cnt[21]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_i|clk_cnt[27]           ; uart_rx:uart_rx_i|clk_cnt[27]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_i|clk_cnt[29]           ; uart_rx:uart_rx_i|clk_cnt[29]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart_tx:uart_tx_i|bit_cnt[16]           ; uart_tx:uart_tx_i|bit_cnt[16]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_tx:uart_tx_i|bit_cnt[14]           ; uart_tx:uart_tx_i|bit_cnt[14]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_tx:uart_tx_i|bit_cnt[9]            ; uart_tx:uart_tx_i|bit_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_tx:uart_tx_i|bit_cnt[8]            ; uart_tx:uart_tx_i|bit_cnt[8]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_tx:uart_tx_i|bit_cnt[2]            ; uart_tx:uart_tx_i|bit_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wait_cnt[23]                            ; wait_cnt[23]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wait_cnt[22]                            ; wait_cnt[22]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wait_cnt[25]                            ; wait_cnt[25]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wait_cnt[16]                            ; wait_cnt[16]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wait_cnt[14]                            ; wait_cnt[14]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wait_cnt[9]                             ; wait_cnt[9]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wait_cnt[8]                             ; wait_cnt[8]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wait_cnt[2]                             ; wait_cnt[2]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_i|clk_cnt[2]            ; uart_rx:uart_rx_i|clk_cnt[2]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_i|clk_cnt[8]            ; uart_rx:uart_rx_i|clk_cnt[8]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_i|clk_cnt[9]            ; uart_rx:uart_rx_i|clk_cnt[9]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_i|clk_cnt[14]           ; uart_rx:uart_rx_i|clk_cnt[14]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_i|clk_cnt[16]           ; uart_rx:uart_rx_i|clk_cnt[16]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_i|clk_cnt[22]           ; uart_rx:uart_rx_i|clk_cnt[22]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_i|clk_cnt[23]           ; uart_rx:uart_rx_i|clk_cnt[23]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_i|clk_cnt[25]           ; uart_rx:uart_rx_i|clk_cnt[25]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart_tx:uart_tx_i|bit_cnt[4]            ; uart_tx:uart_tx_i|bit_cnt[4]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_tx:uart_tx_i|bit_cnt[12]           ; uart_tx:uart_tx_i|bit_cnt[12]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_tx:uart_tx_i|bit_cnt[18]           ; uart_tx:uart_tx_i|bit_cnt[18]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_tx:uart_tx_i|bit_cnt[10]           ; uart_tx:uart_tx_i|bit_cnt[10]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wait_cnt[30]                            ; wait_cnt[30]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wait_cnt[24]                            ; wait_cnt[24]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wait_cnt[20]                            ; wait_cnt[20]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wait_cnt[18]                            ; wait_cnt[18]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wait_cnt[12]                            ; wait_cnt[12]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wait_cnt[10]                            ; wait_cnt[10]                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wait_cnt[4]                             ; wait_cnt[4]                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_i|clk_cnt[4]            ; uart_rx:uart_rx_i|clk_cnt[4]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_i|clk_cnt[10]           ; uart_rx:uart_rx_i|clk_cnt[10]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_i|clk_cnt[12]           ; uart_rx:uart_rx_i|clk_cnt[12]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_i|clk_cnt[18]           ; uart_rx:uart_rx_i|clk_cnt[18]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_i|clk_cnt[20]           ; uart_rx:uart_rx_i|clk_cnt[20]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_i|clk_cnt[24]           ; uart_rx:uart_rx_i|clk_cnt[24]           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.406   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.406   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -456.628 ; 0.0   ; 0.0      ; 0.0     ; -206.719            ;
;  clk             ; -456.628 ; 0.000 ; N/A      ; N/A     ; -206.719            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin     ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dataout ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-----------------------------------------------------------+
; Input Transition Times                                    ;
+--------+--------------+-----------------+-----------------+
; Pin    ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+--------+--------------+-----------------+-----------------+
; datain ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+--------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataout ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataout ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin     ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataout ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5856     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5856     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 137   ; 137  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dataout     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dataout     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Mon Sep 07 12:27:06 2020
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.406            -456.628 clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -206.719 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.029
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.029            -412.773 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -206.719 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.253
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.253            -114.942 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -181.724 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4777 megabytes
    Info: Processing ended: Mon Sep 07 12:27:08 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


