TimeQuest Timing Analyzer report for MSX_FPGA_Top
Sat Feb 18 20:17:02 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SLTSL_n'
 12. Slow Model Setup: 'A[14]'
 13. Slow Model Hold: 'A[14]'
 14. Slow Model Hold: 'SLTSL_n'
 15. Slow Model Minimum Pulse Width: 'SLTSL_n'
 16. Slow Model Minimum Pulse Width: 'A[14]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'SLTSL_n'
 33. Fast Model Setup: 'A[14]'
 34. Fast Model Hold: 'A[14]'
 35. Fast Model Hold: 'SLTSL_n'
 36. Fast Model Minimum Pulse Width: 'SLTSL_n'
 37. Fast Model Minimum Pulse Width: 'A[14]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MSX_FPGA_Top                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; A[14]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[14] }   ;
; SLTSL_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SLTSL_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                    ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 3012.05 MHz ; 405.02 MHz      ; A[14]      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; SLTSL_n ; -0.250 ; -14.904       ;
; A[14]   ; 0.334  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[14]   ; -0.994 ; -1.855        ;
; SLTSL_n ; 0.044  ; 0.000         ;
+---------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; SLTSL_n ; -1.814 ; -1397.065           ;
; A[14]   ; -1.469 ; -1.469              ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SLTSL_n'                                                                                                                                                                  ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.250 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.539      ; 6.249      ;
; -0.250 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.539      ; 6.249      ;
; -0.250 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.539      ; 6.249      ;
; -0.250 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.539      ; 6.249      ;
; -0.250 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.539      ; 6.249      ;
; -0.250 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.539      ; 6.249      ;
; -0.250 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.539      ; 6.249      ;
; -0.250 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.539      ; 6.249      ;
; -0.250 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.539      ; 6.249      ;
; -0.250 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.539      ; 6.249      ;
; -0.250 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.539      ; 6.249      ;
; -0.250 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.539      ; 6.249      ;
; -0.204 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.505      ; 6.169      ;
; -0.204 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.505      ; 6.169      ;
; -0.204 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.505      ; 6.169      ;
; -0.204 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.505      ; 6.169      ;
; -0.204 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.505      ; 6.169      ;
; -0.204 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.505      ; 6.169      ;
; -0.204 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.505      ; 6.169      ;
; -0.204 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.505      ; 6.169      ;
; -0.204 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.505      ; 6.169      ;
; -0.204 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.505      ; 6.169      ;
; -0.204 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.505      ; 6.169      ;
; -0.204 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.505      ; 6.169      ;
; -0.161 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.535      ; 6.156      ;
; -0.161 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.535      ; 6.156      ;
; -0.161 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.535      ; 6.156      ;
; -0.161 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.535      ; 6.156      ;
; -0.161 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.535      ; 6.156      ;
; -0.161 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.535      ; 6.156      ;
; -0.161 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.535      ; 6.156      ;
; -0.161 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.535      ; 6.156      ;
; -0.161 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.535      ; 6.156      ;
; -0.161 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.535      ; 6.156      ;
; -0.161 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.535      ; 6.156      ;
; -0.161 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.535      ; 6.156      ;
; -0.132 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.515      ; 6.107      ;
; -0.132 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.515      ; 6.107      ;
; -0.132 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.515      ; 6.107      ;
; -0.132 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.515      ; 6.107      ;
; -0.132 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.515      ; 6.107      ;
; -0.132 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.515      ; 6.107      ;
; -0.132 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.515      ; 6.107      ;
; -0.132 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.515      ; 6.107      ;
; -0.132 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.515      ; 6.107      ;
; -0.132 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.515      ; 6.107      ;
; -0.132 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.515      ; 6.107      ;
; -0.132 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.515      ; 6.107      ;
; -0.123 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a5~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.541      ; 6.124      ;
; -0.123 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a5~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.541      ; 6.124      ;
; -0.123 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a5~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.541      ; 6.124      ;
; -0.123 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a5~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.541      ; 6.124      ;
; -0.123 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a5~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.541      ; 6.124      ;
; -0.123 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a5~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.541      ; 6.124      ;
; -0.123 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a5~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.541      ; 6.124      ;
; -0.123 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a5~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.541      ; 6.124      ;
; -0.123 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a5~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.541      ; 6.124      ;
; -0.123 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a5~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.541      ; 6.124      ;
; -0.123 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a5~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.541      ; 6.124      ;
; -0.123 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a5~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.541      ; 6.124      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.070      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.070      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.070      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.070      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.070      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.070      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.070      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.070      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.070      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.070      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.070      ;
; -0.088 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a26~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.070      ;
; -0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.538      ; 6.069      ;
; -0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.538      ; 6.069      ;
; -0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.538      ; 6.069      ;
; -0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.538      ; 6.069      ;
; -0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.538      ; 6.069      ;
; -0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.538      ; 6.069      ;
; -0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.538      ; 6.069      ;
; -0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.538      ; 6.069      ;
; -0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.538      ; 6.069      ;
; -0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.538      ; 6.069      ;
; -0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.538      ; 6.069      ;
; -0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a25~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.538      ; 6.069      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.051      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.051      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.051      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.051      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.051      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.051      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.051      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.051      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.051      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.051      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.051      ;
; -0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.522      ; 6.051      ;
; -0.056 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a2~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.533      ; 6.049      ;
; -0.056 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a2~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 5.533      ; 6.049      ;
; -0.056 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a2~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.533      ; 6.049      ;
; -0.056 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a2~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 5.533      ; 6.049      ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[14]'                                                                              ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.334 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; 0.500        ; 5.432      ; 4.461      ;
; 0.560 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; 0.500        ; 5.279      ; 4.418      ;
; 0.834 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; 1.000        ; 5.432      ; 4.461      ;
; 1.060 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; 1.000        ; 5.279      ; 4.418      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[14]'                                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.994 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; 0.000        ; 5.432      ; 4.438      ;
; -0.861 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; 0.000        ; 5.279      ; 4.418      ;
; -0.494 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; -0.500       ; 5.432      ; 4.438      ;
; -0.361 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; -0.500       ; 5.279      ; 4.418      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SLTSL_n'                                                                                                                                                                  ;
+-------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.044 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.521      ; 5.815      ;
; 0.044 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.521      ; 5.815      ;
; 0.044 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.521      ; 5.815      ;
; 0.044 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.521      ; 5.815      ;
; 0.044 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.521      ; 5.815      ;
; 0.044 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.521      ; 5.815      ;
; 0.044 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.521      ; 5.815      ;
; 0.044 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.521      ; 5.815      ;
; 0.044 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.521      ; 5.815      ;
; 0.044 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.521      ; 5.815      ;
; 0.044 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.521      ; 5.815      ;
; 0.044 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a22~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.521      ; 5.815      ;
; 0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.518      ; 5.837      ;
; 0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.518      ; 5.837      ;
; 0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.518      ; 5.837      ;
; 0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.518      ; 5.837      ;
; 0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.518      ; 5.837      ;
; 0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.518      ; 5.837      ;
; 0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.518      ; 5.837      ;
; 0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.518      ; 5.837      ;
; 0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.518      ; 5.837      ;
; 0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.518      ; 5.837      ;
; 0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.518      ; 5.837      ;
; 0.069 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.518      ; 5.837      ;
; 0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.543      ; 5.864      ;
; 0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.543      ; 5.864      ;
; 0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.543      ; 5.864      ;
; 0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.543      ; 5.864      ;
; 0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.543      ; 5.864      ;
; 0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.543      ; 5.864      ;
; 0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.543      ; 5.864      ;
; 0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.543      ; 5.864      ;
; 0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.543      ; 5.864      ;
; 0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.543      ; 5.864      ;
; 0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.543      ; 5.864      ;
; 0.071 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.543      ; 5.864      ;
; 0.100 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.861      ;
; 0.100 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.861      ;
; 0.100 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.861      ;
; 0.100 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.861      ;
; 0.100 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.861      ;
; 0.100 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.861      ;
; 0.100 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.861      ;
; 0.100 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.861      ;
; 0.100 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.861      ;
; 0.100 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.861      ;
; 0.100 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.861      ;
; 0.100 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.861      ;
; 0.118 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.524      ; 5.892      ;
; 0.118 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.524      ; 5.892      ;
; 0.118 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.524      ; 5.892      ;
; 0.118 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.524      ; 5.892      ;
; 0.118 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.524      ; 5.892      ;
; 0.118 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.524      ; 5.892      ;
; 0.118 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.524      ; 5.892      ;
; 0.118 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.524      ; 5.892      ;
; 0.118 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.524      ; 5.892      ;
; 0.118 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.524      ; 5.892      ;
; 0.118 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.524      ; 5.892      ;
; 0.118 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a20~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.524      ; 5.892      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.545      ; 5.926      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.545      ; 5.926      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.545      ; 5.926      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.545      ; 5.926      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.545      ; 5.926      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.545      ; 5.926      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.545      ; 5.926      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.545      ; 5.926      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.545      ; 5.926      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.545      ; 5.926      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.545      ; 5.926      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.545      ; 5.926      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.892      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.892      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.892      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.892      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.892      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.892      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.892      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.892      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.892      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.892      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.892      ;
; 0.131 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a19~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.511      ; 5.892      ;
; 0.134 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.525      ; 5.909      ;
; 0.134 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 5.525      ; 5.909      ;
; 0.134 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.525      ; 5.909      ;
; 0.134 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.525      ; 5.909      ;
; 0.134 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.525      ; 5.909      ;
; 0.134 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.525      ; 5.909      ;
; 0.134 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.525      ; 5.909      ;
; 0.134 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.525      ; 5.909      ;
; 0.134 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.525      ; 5.909      ;
; 0.134 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.525      ; 5.909      ;
; 0.134 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.525      ; 5.909      ;
; 0.134 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a21~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.525      ; 5.909      ;
; 0.137 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|address_reg_a[1]                  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.454      ; 5.877      ;
; 0.145 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.526      ; 5.921      ;
; 0.145 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.000        ; 5.526      ; 5.921      ;
; 0.145 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.000        ; 5.526      ; 5.921      ;
+-------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SLTSL_n'                                                                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------+
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[14]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[14] ; Rise       ; A[14]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[3]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[3]|datac     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 5.754  ; 5.754  ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; 3.047  ; 3.047  ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; 3.292  ; 3.292  ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; 4.368  ; 4.368  ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; 3.795  ; 3.795  ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; 3.930  ; 3.930  ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; 3.665  ; 3.665  ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; 3.670  ; 3.670  ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; 3.042  ; 3.042  ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; 3.642  ; 3.642  ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; 3.878  ; 3.878  ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; 4.731  ; 4.731  ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; 4.086  ; 4.086  ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; 2.760  ; 2.760  ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; 5.754  ; 5.754  ; Fall       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.166  ; 0.166  ; Fall       ; A[14]           ;
;  A[15]    ; A[14]      ; 4.925  ; 4.925  ; Fall       ; A[14]           ;
; SW[*]     ; A[14]      ; 1.843  ; 1.843  ; Fall       ; A[14]           ;
;  SW[0]    ; A[14]      ; 1.843  ; 1.843  ; Fall       ; A[14]           ;
;  SW[1]    ; A[14]      ; 0.115  ; 0.115  ; Fall       ; A[14]           ;
;  SW[2]    ; A[14]      ; -0.332 ; -0.332 ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 4.728  ; 4.728  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 3.365  ; 3.365  ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 2.931  ; 2.931  ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 4.196  ; 4.196  ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 2.894  ; 2.894  ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 2.480  ; 2.480  ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 2.482  ; 2.482  ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 3.146  ; 3.146  ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 2.394  ; 2.394  ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 2.829  ; 2.829  ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 4.302  ; 4.302  ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 3.786  ; 3.786  ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 3.176  ; 3.176  ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 4.728  ; 4.728  ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.750  ; 0.750  ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.994  ; 0.994  ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; -2.047 ; -2.047 ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; -2.292 ; -2.292 ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; -3.568 ; -3.568 ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; -2.987 ; -2.987 ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; -2.934 ; -2.934 ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; -2.857 ; -2.857 ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; -2.869 ; -2.869 ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; -2.234 ; -2.234 ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; -2.838 ; -2.838 ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; -2.905 ; -2.905 ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; -3.927 ; -3.927 ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; -3.285 ; -3.285 ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; -1.959 ; -1.959 ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; -2.673 ; -2.673 ; Fall       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.994  ; 0.994  ; Fall       ; A[14]           ;
;  A[15]    ; A[14]      ; -3.788 ; -3.788 ; Fall       ; A[14]           ;
; SW[*]     ; A[14]      ; 1.469  ; 1.469  ; Fall       ; A[14]           ;
;  SW[0]    ; A[14]      ; 1.237  ; 1.237  ; Fall       ; A[14]           ;
;  SW[1]    ; A[14]      ; 1.022  ; 1.022  ; Fall       ; A[14]           ;
;  SW[2]    ; A[14]      ; 1.469  ; 1.469  ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; -0.044 ; -0.044 ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.939 ; -0.939 ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -0.977 ; -0.977 ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -1.067 ; -1.067 ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -1.006 ; -1.006 ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.971 ; -0.971 ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -0.995 ; -0.995 ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -0.584 ; -0.584 ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -0.890 ; -0.890 ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -1.580 ; -1.580 ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -1.753 ; -1.753 ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -1.691 ; -1.691 ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -1.600 ; -1.600 ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.327 ; -1.327 ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; -0.044 ; -0.044 ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FL_ADDR[*]   ; A[14]      ; 11.081 ; 11.081 ; Rise       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 9.955  ; 9.955  ; Rise       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 10.421 ; 10.421 ; Rise       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 10.607 ; 10.607 ; Rise       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 8.711  ; 8.711  ; Rise       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 9.927  ; 9.927  ; Rise       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 10.520 ; 10.520 ; Rise       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 11.081 ; 11.081 ; Rise       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 10.578 ; 10.578 ; Rise       ; A[14]           ;
; FL_ADDR[*]   ; A[14]      ; 11.081 ; 11.081 ; Fall       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 9.955  ; 9.955  ; Fall       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 10.421 ; 10.421 ; Fall       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 10.607 ; 10.607 ; Fall       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 8.711  ; 8.711  ; Fall       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 9.927  ; 9.927  ; Fall       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 10.520 ; 10.520 ; Fall       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 11.081 ; 11.081 ; Fall       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 10.578 ; 10.578 ; Fall       ; A[14]           ;
; HEX0[*]      ; A[14]      ; 11.575 ; 11.575 ; Fall       ; A[14]           ;
;  HEX0[0]     ; A[14]      ; 11.551 ; 11.551 ; Fall       ; A[14]           ;
;  HEX0[1]     ; A[14]      ; 11.575 ; 11.575 ; Fall       ; A[14]           ;
;  HEX0[2]     ; A[14]      ; 11.558 ; 11.558 ; Fall       ; A[14]           ;
;  HEX0[3]     ; A[14]      ; 11.564 ; 11.564 ; Fall       ; A[14]           ;
;  HEX0[4]     ; A[14]      ; 11.557 ; 11.557 ; Fall       ; A[14]           ;
;  HEX0[5]     ; A[14]      ; 11.554 ; 11.554 ; Fall       ; A[14]           ;
;  HEX0[6]     ; A[14]      ; 11.553 ; 11.553 ; Fall       ; A[14]           ;
; HEX1[*]      ; A[14]      ; 11.566 ; 11.566 ; Fall       ; A[14]           ;
;  HEX1[0]     ; A[14]      ; 11.565 ; 11.565 ; Fall       ; A[14]           ;
;  HEX1[1]     ; A[14]      ; 11.189 ; 11.189 ; Fall       ; A[14]           ;
;  HEX1[2]     ; A[14]      ; 11.186 ; 11.186 ; Fall       ; A[14]           ;
;  HEX1[3]     ; A[14]      ; 11.200 ; 11.200 ; Fall       ; A[14]           ;
;  HEX1[4]     ; A[14]      ; 11.210 ; 11.210 ; Fall       ; A[14]           ;
;  HEX1[5]     ; A[14]      ; 11.566 ; 11.566 ; Fall       ; A[14]           ;
;  HEX1[6]     ; A[14]      ; 11.460 ; 11.460 ; Fall       ; A[14]           ;
; HEX2[*]      ; A[14]      ; 11.504 ; 11.504 ; Fall       ; A[14]           ;
;  HEX2[0]     ; A[14]      ; 11.346 ; 11.346 ; Fall       ; A[14]           ;
;  HEX2[1]     ; A[14]      ; 11.133 ; 11.133 ; Fall       ; A[14]           ;
;  HEX2[2]     ; A[14]      ; 11.143 ; 11.143 ; Fall       ; A[14]           ;
;  HEX2[3]     ; A[14]      ; 11.175 ; 11.175 ; Fall       ; A[14]           ;
;  HEX2[4]     ; A[14]      ; 11.378 ; 11.378 ; Fall       ; A[14]           ;
;  HEX2[5]     ; A[14]      ; 11.474 ; 11.474 ; Fall       ; A[14]           ;
;  HEX2[6]     ; A[14]      ; 11.504 ; 11.504 ; Fall       ; A[14]           ;
; HEX3[*]      ; A[14]      ; 14.106 ; 14.106 ; Fall       ; A[14]           ;
;  HEX3[0]     ; A[14]      ; 13.917 ; 13.917 ; Fall       ; A[14]           ;
;  HEX3[1]     ; A[14]      ; 14.106 ; 14.106 ; Fall       ; A[14]           ;
;  HEX3[2]     ; A[14]      ; 14.079 ; 14.079 ; Fall       ; A[14]           ;
;  HEX3[3]     ; A[14]      ; 13.927 ; 13.927 ; Fall       ; A[14]           ;
;  HEX3[4]     ; A[14]      ; 13.904 ; 13.904 ; Fall       ; A[14]           ;
;  HEX3[5]     ; A[14]      ; 13.869 ; 13.869 ; Fall       ; A[14]           ;
;  HEX3[6]     ; A[14]      ; 13.948 ; 13.948 ; Fall       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 9.718  ; 9.718  ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 9.324  ; 9.324  ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 9.718  ; 9.718  ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 9.162  ; 9.162  ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 9.147  ; 9.147  ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 9.124  ; 9.124  ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 9.226  ; 9.226  ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 9.533  ; 9.533  ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 9.517  ; 9.517  ; Rise       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 12.664 ; 12.664 ; Rise       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 12.174 ; 12.174 ; Rise       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 12.174 ; 12.174 ; Rise       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 7.742  ; 7.742  ; Rise       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 10.278 ; 10.278 ; Rise       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 12.022 ; 12.022 ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 18.591 ; 18.591 ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 16.972 ; 16.972 ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 17.412 ; 17.412 ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 16.269 ; 16.269 ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 17.787 ; 17.787 ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 17.497 ; 17.497 ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 16.460 ; 16.460 ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 17.705 ; 17.705 ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 18.591 ; 18.591 ; Fall       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 12.664 ; 12.664 ; Fall       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 12.174 ; 12.174 ; Fall       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 12.174 ; 12.174 ; Fall       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 7.742  ; 7.742  ; Fall       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 10.278 ; 10.278 ; Fall       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 12.022 ; 12.022 ; Fall       ; SLTSL_n         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FL_ADDR[*]   ; A[14]      ; 8.380  ; 8.380  ; Rise       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 9.955  ; 9.955  ; Rise       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 10.398 ; 10.398 ; Rise       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 10.276 ; 10.276 ; Rise       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 8.380  ; 8.380  ; Rise       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 9.596  ; 9.596  ; Rise       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 10.189 ; 10.189 ; Rise       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 10.750 ; 10.750 ; Rise       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 10.247 ; 10.247 ; Rise       ; A[14]           ;
; FL_ADDR[*]   ; A[14]      ; 8.380  ; 8.380  ; Fall       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 9.955  ; 9.955  ; Fall       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 10.398 ; 10.398 ; Fall       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 10.276 ; 10.276 ; Fall       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 8.380  ; 8.380  ; Fall       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 9.596  ; 9.596  ; Fall       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 10.189 ; 10.189 ; Fall       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 10.750 ; 10.750 ; Fall       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 10.247 ; 10.247 ; Fall       ; A[14]           ;
; HEX0[*]      ; A[14]      ; 10.801 ; 10.801 ; Fall       ; A[14]           ;
;  HEX0[0]     ; A[14]      ; 10.801 ; 10.801 ; Fall       ; A[14]           ;
;  HEX0[1]     ; A[14]      ; 10.823 ; 10.823 ; Fall       ; A[14]           ;
;  HEX0[2]     ; A[14]      ; 10.822 ; 10.822 ; Fall       ; A[14]           ;
;  HEX0[3]     ; A[14]      ; 10.816 ; 10.816 ; Fall       ; A[14]           ;
;  HEX0[4]     ; A[14]      ; 10.822 ; 10.822 ; Fall       ; A[14]           ;
;  HEX0[5]     ; A[14]      ; 10.813 ; 10.813 ; Fall       ; A[14]           ;
;  HEX0[6]     ; A[14]      ; 10.814 ; 10.814 ; Fall       ; A[14]           ;
; HEX1[*]      ; A[14]      ; 10.813 ; 10.813 ; Fall       ; A[14]           ;
;  HEX1[0]     ; A[14]      ; 11.185 ; 11.185 ; Fall       ; A[14]           ;
;  HEX1[1]     ; A[14]      ; 10.813 ; 10.813 ; Fall       ; A[14]           ;
;  HEX1[2]     ; A[14]      ; 10.813 ; 10.813 ; Fall       ; A[14]           ;
;  HEX1[3]     ; A[14]      ; 10.822 ; 10.822 ; Fall       ; A[14]           ;
;  HEX1[4]     ; A[14]      ; 10.835 ; 10.835 ; Fall       ; A[14]           ;
;  HEX1[5]     ; A[14]      ; 11.190 ; 11.190 ; Fall       ; A[14]           ;
;  HEX1[6]     ; A[14]      ; 11.073 ; 11.073 ; Fall       ; A[14]           ;
; HEX2[*]      ; A[14]      ; 10.867 ; 10.867 ; Fall       ; A[14]           ;
;  HEX2[0]     ; A[14]      ; 11.090 ; 11.090 ; Fall       ; A[14]           ;
;  HEX2[1]     ; A[14]      ; 10.867 ; 10.867 ; Fall       ; A[14]           ;
;  HEX2[2]     ; A[14]      ; 10.906 ; 10.906 ; Fall       ; A[14]           ;
;  HEX2[3]     ; A[14]      ; 10.905 ; 10.905 ; Fall       ; A[14]           ;
;  HEX2[4]     ; A[14]      ; 11.105 ; 11.105 ; Fall       ; A[14]           ;
;  HEX2[5]     ; A[14]      ; 11.212 ; 11.212 ; Fall       ; A[14]           ;
;  HEX2[6]     ; A[14]      ; 11.231 ; 11.231 ; Fall       ; A[14]           ;
; HEX3[*]      ; A[14]      ; 10.941 ; 10.941 ; Fall       ; A[14]           ;
;  HEX3[0]     ; A[14]      ; 10.955 ; 10.955 ; Fall       ; A[14]           ;
;  HEX3[1]     ; A[14]      ; 11.136 ; 11.136 ; Fall       ; A[14]           ;
;  HEX3[2]     ; A[14]      ; 11.141 ; 11.141 ; Fall       ; A[14]           ;
;  HEX3[3]     ; A[14]      ; 10.959 ; 10.959 ; Fall       ; A[14]           ;
;  HEX3[4]     ; A[14]      ; 10.941 ; 10.941 ; Fall       ; A[14]           ;
;  HEX3[5]     ; A[14]      ; 10.946 ; 10.946 ; Fall       ; A[14]           ;
;  HEX3[6]     ; A[14]      ; 10.986 ; 10.986 ; Fall       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 9.124  ; 9.124  ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 9.324  ; 9.324  ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 9.718  ; 9.718  ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 9.162  ; 9.162  ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 9.147  ; 9.147  ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 9.124  ; 9.124  ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 9.226  ; 9.226  ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 9.533  ; 9.533  ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 9.517  ; 9.517  ; Rise       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 12.664 ; 12.664 ; Rise       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 7.742  ; 7.742  ; Rise       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 12.174 ; 12.174 ; Rise       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 7.742  ; 7.742  ; Rise       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 10.278 ; 10.278 ; Rise       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 8.292  ; 8.292  ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 9.124  ; 9.124  ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 9.324  ; 9.324  ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 9.718  ; 9.718  ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 9.162  ; 9.162  ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 9.147  ; 9.147  ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 9.124  ; 9.124  ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 9.226  ; 9.226  ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 9.533  ; 9.533  ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 9.517  ; 9.517  ; Fall       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 12.664 ; 12.664 ; Fall       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 7.742  ; 7.742  ; Fall       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 12.174 ; 12.174 ; Fall       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 7.742  ; 7.742  ; Fall       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 10.278 ; 10.278 ; Fall       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 8.292  ; 8.292  ; Fall       ; SLTSL_n         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; FL_ADDR[0]  ; 11.598 ;        ;        ; 11.598 ;
; A[1]       ; FL_ADDR[1]  ; 10.616 ;        ;        ; 10.616 ;
; A[2]       ; FL_ADDR[2]  ; 11.157 ;        ;        ; 11.157 ;
; A[3]       ; FL_ADDR[3]  ; 9.575  ;        ;        ; 9.575  ;
; A[4]       ; FL_ADDR[4]  ; 10.173 ;        ;        ; 10.173 ;
; A[5]       ; FL_ADDR[5]  ; 9.589  ;        ;        ; 9.589  ;
; A[6]       ; FL_ADDR[6]  ; 10.606 ;        ;        ; 10.606 ;
; A[7]       ; FL_ADDR[7]  ; 10.615 ;        ;        ; 10.615 ;
; A[8]       ; FL_ADDR[8]  ; 10.448 ;        ;        ; 10.448 ;
; A[9]       ; FL_ADDR[9]  ; 10.847 ;        ;        ; 10.847 ;
; A[10]      ; FL_ADDR[10] ; 10.595 ;        ;        ; 10.595 ;
; A[11]      ; FL_ADDR[11] ; 10.263 ;        ;        ; 10.263 ;
; A[12]      ; FL_ADDR[12] ; 10.146 ;        ;        ; 10.146 ;
; A[13]      ; FL_ADDR[13] ; 13.568 ; 13.568 ; 13.568 ; 13.568 ;
; A[13]      ; FL_ADDR[14] ; 13.951 ; 13.951 ; 13.951 ; 13.951 ;
; A[13]      ; FL_ADDR[15] ; 14.065 ; 14.065 ; 14.065 ; 14.065 ;
; A[13]      ; FL_ADDR[16] ; 13.920 ; 13.920 ; 13.920 ; 13.920 ;
; A[13]      ; FL_ADDR[17] ; 12.024 ; 12.024 ; 12.024 ; 12.024 ;
; A[13]      ; FL_ADDR[18] ; 13.240 ; 13.240 ; 13.240 ; 13.240 ;
; A[13]      ; FL_ADDR[19] ; 13.833 ; 13.833 ; 13.833 ; 13.833 ;
; A[13]      ; FL_ADDR[20] ; 14.394 ; 14.394 ; 14.394 ; 14.394 ;
; A[13]      ; FL_ADDR[21] ; 13.891 ; 13.891 ; 13.891 ; 13.891 ;
; A[15]      ; FL_ADDR[15] ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; A[15]      ; FL_ADDR[16] ; 15.389 ; 15.389 ; 15.389 ; 15.389 ;
; A[15]      ; FL_ADDR[17] ; 13.493 ; 13.493 ; 13.493 ; 13.493 ;
; A[15]      ; FL_ADDR[18] ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; A[15]      ; FL_ADDR[19] ; 15.302 ; 15.302 ; 15.302 ; 15.302 ;
; A[15]      ; FL_ADDR[20] ; 15.863 ; 15.863 ; 15.863 ; 15.863 ;
; A[15]      ; FL_ADDR[21] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; FL_DQ[0]   ; D[0]        ; 12.096 ;        ;        ; 12.096 ;
; FL_DQ[1]   ; D[1]        ; 12.229 ;        ;        ; 12.229 ;
; FL_DQ[2]   ; D[2]        ; 11.632 ;        ;        ; 11.632 ;
; FL_DQ[3]   ; D[3]        ; 11.440 ;        ;        ; 11.440 ;
; FL_DQ[4]   ; D[4]        ; 11.151 ;        ;        ; 11.151 ;
; FL_DQ[5]   ; D[5]        ; 11.064 ;        ;        ; 11.064 ;
; FL_DQ[6]   ; D[6]        ; 11.965 ;        ;        ; 11.965 ;
; FL_DQ[7]   ; D[7]        ; 11.874 ;        ;        ; 11.874 ;
; KEY[0]     ; FL_RST_N    ; 11.331 ;        ;        ; 11.331 ;
; KEY[0]     ; LEDG[7]     ;        ; 11.137 ; 11.137 ;        ;
; MREQ_n     ; D[0]        ; 12.893 ; 12.893 ; 12.893 ; 12.893 ;
; MREQ_n     ; D[1]        ; 13.287 ; 13.287 ; 13.287 ; 13.287 ;
; MREQ_n     ; D[2]        ; 12.731 ; 12.731 ; 12.731 ; 12.731 ;
; MREQ_n     ; D[3]        ; 12.716 ; 12.716 ; 12.716 ; 12.716 ;
; MREQ_n     ; D[4]        ; 12.693 ; 12.693 ; 12.693 ; 12.693 ;
; MREQ_n     ; D[5]        ; 12.795 ; 12.795 ; 12.795 ; 12.795 ;
; MREQ_n     ; D[6]        ; 13.102 ; 13.102 ; 13.102 ; 13.102 ;
; MREQ_n     ; D[7]        ; 13.086 ; 13.086 ; 13.086 ; 13.086 ;
; RD_n       ; D[0]        ; 12.611 ; 12.611 ; 12.611 ; 12.611 ;
; RD_n       ; D[1]        ; 13.005 ; 13.005 ; 13.005 ; 13.005 ;
; RD_n       ; D[2]        ; 12.449 ; 12.449 ; 12.449 ; 12.449 ;
; RD_n       ; D[3]        ; 12.434 ; 12.434 ; 12.434 ; 12.434 ;
; RD_n       ; D[4]        ; 12.411 ; 12.411 ; 12.411 ; 12.411 ;
; RD_n       ; D[5]        ; 12.513 ; 12.513 ; 12.513 ; 12.513 ;
; RD_n       ; D[6]        ; 12.820 ; 12.820 ; 12.820 ; 12.820 ;
; RD_n       ; D[7]        ; 12.804 ; 12.804 ; 12.804 ; 12.804 ;
; RD_n       ; FL_OE_N     ; 10.587 ;        ;        ; 10.587 ;
; RESET_n    ; FL_RST_N    ; 12.350 ;        ;        ; 12.350 ;
; RESET_n    ; LEDG[7]     ;        ; 12.156 ; 12.156 ;        ;
; SW[0]      ; FL_ADDR[13] ; 9.657  ; 9.657  ; 9.657  ; 9.657  ;
; SW[0]      ; FL_ADDR[14] ; 10.041 ; 10.041 ; 10.041 ; 10.041 ;
; SW[0]      ; FL_ADDR[15] ; 10.155 ; 10.155 ; 10.155 ; 10.155 ;
; SW[0]      ; FL_ADDR[16] ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; SW[0]      ; FL_ADDR[17] ; 8.114  ; 8.114  ; 8.114  ; 8.114  ;
; SW[0]      ; FL_ADDR[18] ; 9.330  ; 9.330  ; 9.330  ; 9.330  ;
; SW[0]      ; FL_ADDR[19] ; 9.923  ; 9.923  ; 9.923  ; 9.923  ;
; SW[0]      ; FL_ADDR[20] ; 10.484 ; 10.484 ; 10.484 ; 10.484 ;
; SW[0]      ; FL_ADDR[21] ; 9.981  ; 9.981  ; 9.981  ; 9.981  ;
; SW[1]      ; FL_ADDR[14] ; 9.902  ; 9.902  ; 9.902  ; 9.902  ;
; SW[1]      ; FL_ADDR[15] ; 10.370 ; 10.370 ; 10.370 ; 10.370 ;
; SW[1]      ; FL_ADDR[16] ; 10.225 ; 10.225 ; 10.225 ; 10.225 ;
; SW[1]      ; FL_ADDR[17] ; 8.329  ; 8.329  ; 8.329  ; 8.329  ;
; SW[1]      ; FL_ADDR[18] ; 9.545  ; 9.545  ; 9.545  ; 9.545  ;
; SW[1]      ; FL_ADDR[19] ; 10.138 ; 10.138 ; 10.138 ; 10.138 ;
; SW[1]      ; FL_ADDR[20] ; 10.699 ; 10.699 ; 10.699 ; 10.699 ;
; SW[1]      ; FL_ADDR[21] ; 10.196 ; 10.196 ; 10.196 ; 10.196 ;
; SW[2]      ; FL_ADDR[15] ; 9.923  ; 9.923  ; 9.923  ; 9.923  ;
; SW[2]      ; FL_ADDR[16] ; 10.130 ; 10.130 ; 10.130 ; 10.130 ;
; SW[2]      ; FL_ADDR[17] ; 8.234  ; 8.234  ; 8.234  ; 8.234  ;
; SW[2]      ; FL_ADDR[18] ; 9.450  ; 9.450  ; 9.450  ; 9.450  ;
; SW[2]      ; FL_ADDR[19] ; 10.043 ; 10.043 ; 10.043 ; 10.043 ;
; SW[2]      ; FL_ADDR[20] ; 10.604 ; 10.604 ; 10.604 ; 10.604 ;
; SW[2]      ; FL_ADDR[21] ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; SW[3]      ; FL_ADDR[16] ; 10.535 ; 10.535 ; 10.535 ; 10.535 ;
; SW[3]      ; FL_ADDR[17] ; 8.992  ; 8.992  ; 8.992  ; 8.992  ;
; SW[3]      ; FL_ADDR[18] ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; SW[3]      ; FL_ADDR[19] ; 10.801 ; 10.801 ; 10.801 ; 10.801 ;
; SW[3]      ; FL_ADDR[20] ; 11.362 ; 11.362 ; 11.362 ; 11.362 ;
; SW[3]      ; FL_ADDR[21] ; 10.859 ; 10.859 ; 10.859 ; 10.859 ;
; SW[4]      ; FL_ADDR[17] ; 8.567  ; 8.567  ; 8.567  ; 8.567  ;
; SW[4]      ; FL_ADDR[18] ; 10.171 ; 10.171 ; 10.171 ; 10.171 ;
; SW[4]      ; FL_ADDR[19] ; 10.764 ; 10.764 ; 10.764 ; 10.764 ;
; SW[4]      ; FL_ADDR[20] ; 11.325 ; 11.325 ; 11.325 ; 11.325 ;
; SW[4]      ; FL_ADDR[21] ; 10.822 ; 10.822 ; 10.822 ; 10.822 ;
; SW[5]      ; FL_ADDR[18] ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; SW[5]      ; FL_ADDR[19] ; 10.578 ; 10.578 ; 10.578 ; 10.578 ;
; SW[5]      ; FL_ADDR[20] ; 11.139 ; 11.139 ; 11.139 ; 11.139 ;
; SW[5]      ; FL_ADDR[21] ; 10.636 ; 10.636 ; 10.636 ; 10.636 ;
; SW[8]      ; D[0]        ; 9.988  ; 9.988  ; 9.988  ; 9.988  ;
; SW[8]      ; D[1]        ; 10.382 ; 10.382 ; 10.382 ; 10.382 ;
; SW[8]      ; D[2]        ; 9.826  ; 9.826  ; 9.826  ; 9.826  ;
; SW[8]      ; D[3]        ; 9.811  ; 9.811  ; 9.811  ; 9.811  ;
; SW[8]      ; D[4]        ; 9.788  ; 9.788  ; 9.788  ; 9.788  ;
; SW[8]      ; D[5]        ; 9.890  ; 9.890  ; 9.890  ; 9.890  ;
; SW[8]      ; D[6]        ; 10.197 ; 10.197 ; 10.197 ; 10.197 ;
; SW[8]      ; D[7]        ; 10.181 ; 10.181 ; 10.181 ; 10.181 ;
; SW[8]      ; LEDG[5]     ; 8.406  ;        ;        ; 8.406  ;
; SW[8]      ; U1OE_n      ;        ; 8.956  ; 8.956  ;        ;
; SW[9]      ; D[0]        ; 8.754  ; 8.754  ; 8.754  ; 8.754  ;
; SW[9]      ; D[1]        ; 8.336  ; 8.336  ; 8.336  ; 8.336  ;
; SW[9]      ; D[2]        ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; SW[9]      ; D[3]        ; 8.318  ; 8.318  ; 8.318  ; 8.318  ;
; SW[9]      ; D[4]        ; 8.318  ; 8.318  ; 8.318  ; 8.318  ;
; SW[9]      ; D[5]        ; 8.262  ; 8.262  ; 8.262  ; 8.262  ;
; SW[9]      ; D[6]        ; 8.216  ; 8.216  ; 8.216  ; 8.216  ;
; SW[9]      ; D[7]        ; 8.591  ; 8.591  ; 8.591  ; 8.591  ;
; SW[9]      ; FL_CE_N     ;        ; 8.801  ; 8.801  ;        ;
; SW[9]      ; LEDG[4]     ; 8.311  ;        ;        ; 8.311  ;
; SW[9]      ; U1OE_n      ;        ; 7.960  ; 7.960  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; FL_ADDR[0]  ; 11.598 ;        ;        ; 11.598 ;
; A[1]       ; FL_ADDR[1]  ; 10.616 ;        ;        ; 10.616 ;
; A[2]       ; FL_ADDR[2]  ; 11.157 ;        ;        ; 11.157 ;
; A[3]       ; FL_ADDR[3]  ; 9.575  ;        ;        ; 9.575  ;
; A[4]       ; FL_ADDR[4]  ; 10.173 ;        ;        ; 10.173 ;
; A[5]       ; FL_ADDR[5]  ; 9.589  ;        ;        ; 9.589  ;
; A[6]       ; FL_ADDR[6]  ; 10.606 ;        ;        ; 10.606 ;
; A[7]       ; FL_ADDR[7]  ; 10.615 ;        ;        ; 10.615 ;
; A[8]       ; FL_ADDR[8]  ; 10.448 ;        ;        ; 10.448 ;
; A[9]       ; FL_ADDR[9]  ; 10.847 ;        ;        ; 10.847 ;
; A[10]      ; FL_ADDR[10] ; 10.595 ;        ;        ; 10.595 ;
; A[11]      ; FL_ADDR[11] ; 10.263 ;        ;        ; 10.263 ;
; A[12]      ; FL_ADDR[12] ; 10.146 ;        ;        ; 10.146 ;
; A[13]      ; FL_ADDR[13] ; 13.568 ; 13.568 ; 13.568 ; 13.568 ;
; A[13]      ; FL_ADDR[14] ; 13.951 ; 13.951 ; 13.951 ; 13.951 ;
; A[13]      ; FL_ADDR[15] ; 14.065 ; 14.065 ; 14.065 ; 14.065 ;
; A[13]      ; FL_ADDR[16] ; 13.920 ; 13.920 ; 13.920 ; 13.920 ;
; A[13]      ; FL_ADDR[17] ; 12.024 ; 12.024 ; 12.024 ; 12.024 ;
; A[13]      ; FL_ADDR[18] ; 13.240 ; 13.240 ; 13.240 ; 13.240 ;
; A[13]      ; FL_ADDR[19] ; 13.833 ; 13.833 ; 13.833 ; 13.833 ;
; A[13]      ; FL_ADDR[20] ; 14.394 ; 14.394 ; 14.394 ; 14.394 ;
; A[13]      ; FL_ADDR[21] ; 13.891 ; 13.891 ; 13.891 ; 13.891 ;
; A[15]      ; FL_ADDR[15] ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; A[15]      ; FL_ADDR[16] ; 15.389 ; 15.389 ; 15.389 ; 15.389 ;
; A[15]      ; FL_ADDR[17] ; 13.493 ; 13.493 ; 13.493 ; 13.493 ;
; A[15]      ; FL_ADDR[18] ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; A[15]      ; FL_ADDR[19] ; 15.302 ; 15.302 ; 15.302 ; 15.302 ;
; A[15]      ; FL_ADDR[20] ; 15.863 ; 15.863 ; 15.863 ; 15.863 ;
; A[15]      ; FL_ADDR[21] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; FL_DQ[0]   ; D[0]        ; 12.096 ;        ;        ; 12.096 ;
; FL_DQ[1]   ; D[1]        ; 12.229 ;        ;        ; 12.229 ;
; FL_DQ[2]   ; D[2]        ; 11.632 ;        ;        ; 11.632 ;
; FL_DQ[3]   ; D[3]        ; 11.440 ;        ;        ; 11.440 ;
; FL_DQ[4]   ; D[4]        ; 11.151 ;        ;        ; 11.151 ;
; FL_DQ[5]   ; D[5]        ; 11.064 ;        ;        ; 11.064 ;
; FL_DQ[6]   ; D[6]        ; 11.965 ;        ;        ; 11.965 ;
; FL_DQ[7]   ; D[7]        ; 11.874 ;        ;        ; 11.874 ;
; KEY[0]     ; FL_RST_N    ; 11.331 ;        ;        ; 11.331 ;
; KEY[0]     ; LEDG[7]     ;        ; 11.137 ; 11.137 ;        ;
; MREQ_n     ; D[0]        ; 11.835 ; 11.835 ; 11.835 ; 11.835 ;
; MREQ_n     ; D[1]        ; 11.417 ; 11.417 ; 11.417 ; 11.417 ;
; MREQ_n     ; D[2]        ; 11.757 ; 11.757 ; 11.757 ; 11.757 ;
; MREQ_n     ; D[3]        ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; MREQ_n     ; D[4]        ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; MREQ_n     ; D[5]        ; 11.343 ; 11.343 ; 11.343 ; 11.343 ;
; MREQ_n     ; D[6]        ; 11.297 ; 11.297 ; 11.297 ; 11.297 ;
; MREQ_n     ; D[7]        ; 11.672 ; 11.672 ; 11.672 ; 11.672 ;
; RD_n       ; D[0]        ; 11.552 ; 11.552 ; 11.552 ; 11.552 ;
; RD_n       ; D[1]        ; 11.134 ; 11.134 ; 11.134 ; 11.134 ;
; RD_n       ; D[2]        ; 11.474 ; 11.474 ; 11.474 ; 11.474 ;
; RD_n       ; D[3]        ; 11.116 ; 11.116 ; 11.116 ; 11.116 ;
; RD_n       ; D[4]        ; 11.116 ; 11.116 ; 11.116 ; 11.116 ;
; RD_n       ; D[5]        ; 11.060 ; 11.060 ; 11.060 ; 11.060 ;
; RD_n       ; D[6]        ; 11.014 ; 11.014 ; 11.014 ; 11.014 ;
; RD_n       ; D[7]        ; 11.389 ; 11.389 ; 11.389 ; 11.389 ;
; RD_n       ; FL_OE_N     ; 10.587 ;        ;        ; 10.587 ;
; RESET_n    ; FL_RST_N    ; 12.350 ;        ;        ; 12.350 ;
; RESET_n    ; LEDG[7]     ;        ; 12.156 ; 12.156 ;        ;
; SW[0]      ; FL_ADDR[13] ; 9.657  ; 9.657  ; 9.657  ; 9.657  ;
; SW[0]      ; FL_ADDR[14] ; 10.041 ; 10.041 ; 10.041 ; 10.041 ;
; SW[0]      ; FL_ADDR[15] ; 10.155 ; 10.155 ; 10.155 ; 10.155 ;
; SW[0]      ; FL_ADDR[16] ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; SW[0]      ; FL_ADDR[17] ; 8.114  ; 8.114  ; 8.114  ; 8.114  ;
; SW[0]      ; FL_ADDR[18] ; 9.330  ; 9.330  ; 9.330  ; 9.330  ;
; SW[0]      ; FL_ADDR[19] ; 9.923  ; 9.923  ; 9.923  ; 9.923  ;
; SW[0]      ; FL_ADDR[20] ; 10.484 ; 10.484 ; 10.484 ; 10.484 ;
; SW[0]      ; FL_ADDR[21] ; 9.981  ; 9.981  ; 9.981  ; 9.981  ;
; SW[1]      ; FL_ADDR[14] ; 9.902  ; 9.902  ; 9.902  ; 9.902  ;
; SW[1]      ; FL_ADDR[15] ; 10.370 ; 10.370 ; 10.370 ; 10.370 ;
; SW[1]      ; FL_ADDR[16] ; 10.225 ; 10.225 ; 10.225 ; 10.225 ;
; SW[1]      ; FL_ADDR[17] ; 8.329  ; 8.329  ; 8.329  ; 8.329  ;
; SW[1]      ; FL_ADDR[18] ; 9.545  ; 9.545  ; 9.545  ; 9.545  ;
; SW[1]      ; FL_ADDR[19] ; 10.138 ; 10.138 ; 10.138 ; 10.138 ;
; SW[1]      ; FL_ADDR[20] ; 10.699 ; 10.699 ; 10.699 ; 10.699 ;
; SW[1]      ; FL_ADDR[21] ; 10.196 ; 10.196 ; 10.196 ; 10.196 ;
; SW[2]      ; FL_ADDR[15] ; 9.923  ; 9.923  ; 9.923  ; 9.923  ;
; SW[2]      ; FL_ADDR[16] ; 10.130 ; 10.130 ; 10.130 ; 10.130 ;
; SW[2]      ; FL_ADDR[17] ; 8.234  ; 8.234  ; 8.234  ; 8.234  ;
; SW[2]      ; FL_ADDR[18] ; 9.450  ; 9.450  ; 9.450  ; 9.450  ;
; SW[2]      ; FL_ADDR[19] ; 10.043 ; 10.043 ; 10.043 ; 10.043 ;
; SW[2]      ; FL_ADDR[20] ; 10.604 ; 10.604 ; 10.604 ; 10.604 ;
; SW[2]      ; FL_ADDR[21] ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; SW[3]      ; FL_ADDR[16] ; 10.535 ; 10.535 ; 10.535 ; 10.535 ;
; SW[3]      ; FL_ADDR[17] ; 8.992  ; 8.992  ; 8.992  ; 8.992  ;
; SW[3]      ; FL_ADDR[18] ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; SW[3]      ; FL_ADDR[19] ; 10.801 ; 10.801 ; 10.801 ; 10.801 ;
; SW[3]      ; FL_ADDR[20] ; 11.362 ; 11.362 ; 11.362 ; 11.362 ;
; SW[3]      ; FL_ADDR[21] ; 10.859 ; 10.859 ; 10.859 ; 10.859 ;
; SW[4]      ; FL_ADDR[17] ; 8.567  ; 8.567  ; 8.567  ; 8.567  ;
; SW[4]      ; FL_ADDR[18] ; 9.740  ; 9.740  ; 9.740  ; 9.740  ;
; SW[4]      ; FL_ADDR[19] ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; SW[4]      ; FL_ADDR[20] ; 10.733 ; 10.733 ; 10.733 ; 10.733 ;
; SW[4]      ; FL_ADDR[21] ; 9.672  ; 9.672  ; 9.672  ; 9.672  ;
; SW[5]      ; FL_ADDR[18] ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; SW[5]      ; FL_ADDR[19] ; 10.141 ; 10.141 ; 10.141 ; 10.141 ;
; SW[5]      ; FL_ADDR[20] ; 10.626 ; 10.626 ; 10.626 ; 10.626 ;
; SW[5]      ; FL_ADDR[21] ; 9.948  ; 9.948  ; 9.948  ; 9.948  ;
; SW[8]      ; D[0]        ; 8.928  ; 8.928  ; 8.928  ; 8.928  ;
; SW[8]      ; D[1]        ; 8.510  ; 8.510  ; 8.510  ; 8.510  ;
; SW[8]      ; D[2]        ; 8.850  ; 8.850  ; 8.850  ; 8.850  ;
; SW[8]      ; D[3]        ; 8.492  ; 8.492  ; 8.492  ; 8.492  ;
; SW[8]      ; D[4]        ; 8.492  ; 8.492  ; 8.492  ; 8.492  ;
; SW[8]      ; D[5]        ; 8.436  ; 8.436  ; 8.436  ; 8.436  ;
; SW[8]      ; D[6]        ; 8.390  ; 8.390  ; 8.390  ; 8.390  ;
; SW[8]      ; D[7]        ; 8.765  ; 8.765  ; 8.765  ; 8.765  ;
; SW[8]      ; LEDG[5]     ; 8.406  ;        ;        ; 8.406  ;
; SW[8]      ; U1OE_n      ;        ; 8.956  ; 8.956  ;        ;
; SW[9]      ; D[0]        ; 8.754  ; 8.754  ; 8.754  ; 8.754  ;
; SW[9]      ; D[1]        ; 8.336  ; 8.336  ; 8.336  ; 8.336  ;
; SW[9]      ; D[2]        ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; SW[9]      ; D[3]        ; 8.318  ; 8.318  ; 8.318  ; 8.318  ;
; SW[9]      ; D[4]        ; 8.318  ; 8.318  ; 8.318  ; 8.318  ;
; SW[9]      ; D[5]        ; 8.262  ; 8.262  ; 8.262  ; 8.262  ;
; SW[9]      ; D[6]        ; 8.216  ; 8.216  ; 8.216  ; 8.216  ;
; SW[9]      ; D[7]        ; 8.591  ; 8.591  ; 8.591  ; 8.591  ;
; SW[9]      ; FL_CE_N     ;        ; 8.801  ; 8.801  ;        ;
; SW[9]      ; LEDG[4]     ; 8.311  ;        ;        ; 8.311  ;
; SW[9]      ; U1OE_n      ;        ; 7.960  ; 7.960  ;        ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 12.079 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 12.617 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 12.199 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 12.539 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 12.181 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 12.181 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 12.125 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 12.079 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 12.454 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 12.079 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 12.617 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 12.199 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 12.539 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 12.181 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 12.181 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 12.125 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 12.079 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 12.454 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 7.726 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 8.264 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 7.846 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 8.186 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 7.828 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 7.828 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 7.772 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 7.726 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 8.101 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 7.726 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 8.264 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 7.846 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 8.186 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 7.828 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 7.828 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 7.772 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 7.726 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 8.101 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 12.079    ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 12.617    ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 12.199    ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 12.539    ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 12.181    ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 12.181    ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 12.125    ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 12.079    ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 12.454    ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 12.079    ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 12.617    ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 12.199    ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 12.539    ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 12.181    ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 12.181    ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 12.125    ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 12.079    ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 12.454    ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 7.726     ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 8.264     ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 7.846     ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 8.186     ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 7.828     ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 7.828     ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 7.772     ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 7.726     ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 8.101     ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 7.726     ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 8.264     ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 7.846     ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 8.186     ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 7.828     ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 7.828     ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 7.772     ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 7.726     ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 8.101     ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; SLTSL_n ; 0.538 ; 0.000         ;
; A[14]   ; 1.069 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[14]   ; -0.967 ; -1.883        ;
; SLTSL_n ; -0.559 ; -181.034      ;
+---------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; SLTSL_n ; -1.423 ; -1096.086           ;
; A[14]   ; -1.222 ; -1.222              ;
+---------+--------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SLTSL_n'                                                                                                                                                                 ;
+-------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.538 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|address_reg_a[1]                  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.879      ; 2.873      ;
; 0.732 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.953      ; 2.720      ;
; 0.732 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.953      ; 2.720      ;
; 0.732 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.953      ; 2.720      ;
; 0.732 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.953      ; 2.720      ;
; 0.732 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.953      ; 2.720      ;
; 0.732 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.953      ; 2.720      ;
; 0.732 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.953      ; 2.720      ;
; 0.732 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.953      ; 2.720      ;
; 0.732 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.953      ; 2.720      ;
; 0.732 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.953      ; 2.720      ;
; 0.732 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.953      ; 2.720      ;
; 0.732 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a1~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.953      ; 2.720      ;
; 0.736 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.923      ; 2.686      ;
; 0.736 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.923      ; 2.686      ;
; 0.736 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.923      ; 2.686      ;
; 0.736 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.923      ; 2.686      ;
; 0.736 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.923      ; 2.686      ;
; 0.736 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.923      ; 2.686      ;
; 0.736 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.923      ; 2.686      ;
; 0.736 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.923      ; 2.686      ;
; 0.736 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.923      ; 2.686      ;
; 0.736 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.923      ; 2.686      ;
; 0.736 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.923      ; 2.686      ;
; 0.736 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a6~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.923      ; 2.686      ;
; 0.746 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a28~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.938      ; 2.691      ;
; 0.746 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a28~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.938      ; 2.691      ;
; 0.746 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a28~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.938      ; 2.691      ;
; 0.746 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a28~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.938      ; 2.691      ;
; 0.746 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a28~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.938      ; 2.691      ;
; 0.746 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a28~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.938      ; 2.691      ;
; 0.746 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a28~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.938      ; 2.691      ;
; 0.746 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a28~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.938      ; 2.691      ;
; 0.746 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a28~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.938      ; 2.691      ;
; 0.746 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a28~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.938      ; 2.691      ;
; 0.746 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a28~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.938      ; 2.691      ;
; 0.746 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a28~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.938      ; 2.691      ;
; 0.764 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.937      ; 2.672      ;
; 0.764 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.937      ; 2.672      ;
; 0.764 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.937      ; 2.672      ;
; 0.764 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.937      ; 2.672      ;
; 0.764 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.937      ; 2.672      ;
; 0.764 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.937      ; 2.672      ;
; 0.764 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.937      ; 2.672      ;
; 0.764 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.937      ; 2.672      ;
; 0.764 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.937      ; 2.672      ;
; 0.764 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.937      ; 2.672      ;
; 0.764 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.937      ; 2.672      ;
; 0.764 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.937      ; 2.672      ;
; 0.774 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.949      ; 2.674      ;
; 0.774 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.949      ; 2.674      ;
; 0.774 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.949      ; 2.674      ;
; 0.774 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.949      ; 2.674      ;
; 0.774 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.949      ; 2.674      ;
; 0.774 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.949      ; 2.674      ;
; 0.774 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.949      ; 2.674      ;
; 0.774 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.949      ; 2.674      ;
; 0.774 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.949      ; 2.674      ;
; 0.774 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.949      ; 2.674      ;
; 0.774 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.949      ; 2.674      ;
; 0.774 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a7~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.949      ; 2.674      ;
; 0.781 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.930      ; 2.648      ;
; 0.781 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.930      ; 2.648      ;
; 0.781 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.930      ; 2.648      ;
; 0.781 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.930      ; 2.648      ;
; 0.781 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.930      ; 2.648      ;
; 0.781 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.930      ; 2.648      ;
; 0.781 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.930      ; 2.648      ;
; 0.781 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.930      ; 2.648      ;
; 0.781 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.930      ; 2.648      ;
; 0.781 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.930      ; 2.648      ;
; 0.781 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.930      ; 2.648      ;
; 0.781 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.930      ; 2.648      ;
; 0.790 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.932      ; 2.641      ;
; 0.790 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.932      ; 2.641      ;
; 0.790 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.932      ; 2.641      ;
; 0.790 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.932      ; 2.641      ;
; 0.790 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.932      ; 2.641      ;
; 0.790 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.932      ; 2.641      ;
; 0.790 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.932      ; 2.641      ;
; 0.790 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.932      ; 2.641      ;
; 0.790 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.932      ; 2.641      ;
; 0.790 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.932      ; 2.641      ;
; 0.790 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.932      ; 2.641      ;
; 0.790 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.932      ; 2.641      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.946      ; 2.646      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.946      ; 2.646      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.946      ; 2.646      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.946      ; 2.646      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.946      ; 2.646      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.946      ; 2.646      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.946      ; 2.646      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.946      ; 2.646      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.946      ; 2.646      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.946      ; 2.646      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.946      ; 2.646      ;
; 0.799 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a4~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.500        ; 2.946      ; 2.646      ;
; 0.801 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.951      ; 2.649      ;
; 0.801 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.500        ; 2.951      ; 2.649      ;
; 0.801 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a27~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.500        ; 2.951      ; 2.649      ;
+-------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[14]'                                                                              ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 1.069 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; 0.500        ; 2.759      ; 1.802      ;
; 1.145 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; 0.500        ; 2.706      ; 1.790      ;
; 1.569 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; 1.000        ; 2.759      ; 1.802      ;
; 1.645 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; 1.000        ; 2.706      ; 1.790      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[14]'                                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.967 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; 0.000        ; 2.759      ; 1.792      ;
; -0.916 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; 0.000        ; 2.706      ; 1.790      ;
; -0.467 ; A[14]     ; HEXDIGIT3[3] ; A[14]        ; A[14]       ; -0.500       ; 2.759      ; 1.792      ;
; -0.416 ; A[14]     ; HEXDIGIT3[2] ; A[14]        ; A[14]       ; -0.500       ; 2.706      ; 1.790      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SLTSL_n'                                                                                                                                                                   ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.559 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.957      ; 2.536      ;
; -0.559 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.957      ; 2.536      ;
; -0.559 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.957      ; 2.536      ;
; -0.559 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.957      ; 2.536      ;
; -0.559 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.957      ; 2.536      ;
; -0.559 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.957      ; 2.536      ;
; -0.559 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.957      ; 2.536      ;
; -0.559 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.957      ; 2.536      ;
; -0.559 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.957      ; 2.536      ;
; -0.559 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.957      ; 2.536      ;
; -0.559 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.957      ; 2.536      ;
; -0.559 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.957      ; 2.536      ;
; -0.554 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.956      ; 2.540      ;
; -0.554 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.956      ; 2.540      ;
; -0.554 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.956      ; 2.540      ;
; -0.554 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.956      ; 2.540      ;
; -0.554 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.956      ; 2.540      ;
; -0.554 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.956      ; 2.540      ;
; -0.554 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.956      ; 2.540      ;
; -0.554 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.956      ; 2.540      ;
; -0.554 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.956      ; 2.540      ;
; -0.554 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.956      ; 2.540      ;
; -0.554 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.956      ; 2.540      ;
; -0.554 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a18~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.956      ; 2.540      ;
; -0.551 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.941      ; 2.528      ;
; -0.551 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.941      ; 2.528      ;
; -0.551 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.941      ; 2.528      ;
; -0.551 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.941      ; 2.528      ;
; -0.551 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.941      ; 2.528      ;
; -0.551 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.941      ; 2.528      ;
; -0.551 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.941      ; 2.528      ;
; -0.551 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.941      ; 2.528      ;
; -0.551 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.941      ; 2.528      ;
; -0.551 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.941      ; 2.528      ;
; -0.551 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.941      ; 2.528      ;
; -0.551 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a8~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.941      ; 2.528      ;
; -0.545 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.932      ; 2.525      ;
; -0.545 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.932      ; 2.525      ;
; -0.545 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.932      ; 2.525      ;
; -0.545 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.932      ; 2.525      ;
; -0.545 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.932      ; 2.525      ;
; -0.545 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.932      ; 2.525      ;
; -0.545 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.932      ; 2.525      ;
; -0.545 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.932      ; 2.525      ;
; -0.545 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.932      ; 2.525      ;
; -0.545 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.932      ; 2.525      ;
; -0.545 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.932      ; 2.525      ;
; -0.545 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a16~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.932      ; 2.525      ;
; -0.526 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.927      ; 2.539      ;
; -0.526 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.927      ; 2.539      ;
; -0.526 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.927      ; 2.539      ;
; -0.526 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.927      ; 2.539      ;
; -0.526 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.927      ; 2.539      ;
; -0.526 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.927      ; 2.539      ;
; -0.526 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.927      ; 2.539      ;
; -0.526 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.927      ; 2.539      ;
; -0.526 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.927      ; 2.539      ;
; -0.526 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.927      ; 2.539      ;
; -0.526 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.927      ; 2.539      ;
; -0.526 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a23~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.927      ; 2.539      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.943      ; 2.559      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.943      ; 2.559      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.943      ; 2.559      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.943      ; 2.559      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.943      ; 2.559      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.943      ; 2.559      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.943      ; 2.559      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.943      ; 2.559      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.943      ; 2.559      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.943      ; 2.559      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.943      ; 2.559      ;
; -0.522 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.943      ; 2.559      ;
; -0.520 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.553      ;
; -0.520 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.553      ;
; -0.520 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.553      ;
; -0.520 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.553      ;
; -0.520 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg7  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.553      ;
; -0.520 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg6  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.553      ;
; -0.520 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg5  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.553      ;
; -0.520 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg4  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.553      ;
; -0.520 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg3  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.553      ;
; -0.520 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg2  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.553      ;
; -0.520 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg1  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.553      ;
; -0.520 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a15~porta_address_reg0  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.935      ; 2.553      ;
; -0.519 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg11  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.564      ;
; -0.519 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg10  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.564      ;
; -0.519 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg9   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.564      ;
; -0.519 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg8   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.564      ;
; -0.519 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg7   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.564      ;
; -0.519 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg6   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.564      ;
; -0.519 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg5   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.564      ;
; -0.519 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg4   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.564      ;
; -0.519 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg3   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.564      ;
; -0.519 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg2   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.564      ;
; -0.519 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg1   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.564      ;
; -0.519 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a9~porta_address_reg0   ; A[14]        ; SLTSL_n     ; 0.000        ; 2.945      ; 2.564      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg11 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.942      ; 2.565      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg10 ; A[14]        ; SLTSL_n     ; 0.000        ; 2.942      ; 2.565      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg9  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.942      ; 2.565      ;
; -0.515 ; A[14]     ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a14~porta_address_reg8  ; A[14]        ; SLTSL_n     ; 0.000        ; 2.942      ; 2.565      ;
+--------+-----------+---------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SLTSL_n'                                                                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a11~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a12~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; SLTSL_n ; Fall       ; rom:galaga|altsyncram:Mux6_rtl_0|altsyncram_9l01:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[14]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[14] ; Rise       ; A[14]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; Add0~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; Add0~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT0[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT0[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT0[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT0[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT1[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT1[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT1[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT1[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT2[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT2[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT2[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT2[3]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[0]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[0]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[1]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[1]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[1]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[2]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[2]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[2]|datad     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; HEXDIGIT3[3]           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; HEXDIGIT3[3]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; HEXDIGIT3[3]|datac     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; HEXDIGIT3[3]|datac     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 2.411  ; 2.411  ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; 1.484  ; 1.484  ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; 1.563  ; 1.563  ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; 2.057  ; 2.057  ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; 1.852  ; 1.852  ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; 1.885  ; 1.885  ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; 1.782  ; 1.782  ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; 1.783  ; 1.783  ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; 1.483  ; 1.483  ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; 1.728  ; 1.728  ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; 1.879  ; 1.879  ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; 2.203  ; 2.203  ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; 1.935  ; 1.935  ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; 1.382  ; 1.382  ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; 2.411  ; 2.411  ; Fall       ; A[14]           ;
;  A[14]    ; A[14]      ; -0.569 ; -0.569 ; Fall       ; A[14]           ;
;  A[15]    ; A[14]      ; 2.080  ; 2.080  ; Fall       ; A[14]           ;
; SW[*]     ; A[14]      ; 0.112  ; 0.112  ; Fall       ; A[14]           ;
;  SW[0]    ; A[14]      ; 0.112  ; 0.112  ; Fall       ; A[14]           ;
;  SW[1]    ; A[14]      ; -0.597 ; -0.597 ; Fall       ; A[14]           ;
;  SW[2]    ; A[14]      ; -0.727 ; -0.727 ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 2.173  ; 2.173  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 1.653  ; 1.653  ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 1.403  ; 1.403  ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 2.036  ; 2.036  ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 1.456  ; 1.456  ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 1.267  ; 1.267  ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 1.250  ; 1.250  ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 1.503  ; 1.503  ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 1.204  ; 1.204  ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 1.364  ; 1.364  ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 2.018  ; 2.018  ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 1.755  ; 1.755  ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 1.498  ; 1.498  ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 2.173  ; 2.173  ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; -0.038 ; -0.038 ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.967  ; 0.967  ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; -1.143 ; -1.143 ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; -1.219 ; -1.219 ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; -1.786 ; -1.786 ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; -1.577 ; -1.577 ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; -1.546 ; -1.546 ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; -1.506 ; -1.506 ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; -1.512 ; -1.512 ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; -1.207 ; -1.207 ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; -1.455 ; -1.455 ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; -1.534 ; -1.534 ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; -1.930 ; -1.930 ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; -1.664 ; -1.664 ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; -1.111 ; -1.111 ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; -1.255 ; -1.255 ; Fall       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.967  ; 0.967  ; Fall       ; A[14]           ;
;  A[15]    ; A[14]      ; -1.692 ; -1.692 ; Fall       ; A[14]           ;
; SW[*]     ; A[14]      ; 1.115  ; 1.115  ; Fall       ; A[14]           ;
;  SW[0]    ; A[14]      ; 1.049  ; 1.049  ; Fall       ; A[14]           ;
;  SW[1]    ; A[14]      ; 0.985  ; 0.985  ; Fall       ; A[14]           ;
;  SW[2]    ; A[14]      ; 1.115  ; 1.115  ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.559  ; 0.559  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.502 ; -0.502 ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -0.527 ; -0.527 ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -0.580 ; -0.580 ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -0.551 ; -0.551 ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.523 ; -0.523 ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -0.545 ; -0.545 ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -0.315 ; -0.315 ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -0.457 ; -0.457 ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -0.767 ; -0.767 ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -0.917 ; -0.917 ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -0.851 ; -0.851 ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -0.787 ; -0.787 ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -0.763 ; -0.763 ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.559  ; 0.559  ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FL_ADDR[*]   ; A[14]      ; 4.854 ; 4.854 ; Rise       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 4.381 ; 4.381 ; Rise       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 4.551 ; 4.551 ; Rise       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 4.659 ; 4.659 ; Rise       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 3.925 ; 3.925 ; Rise       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 4.439 ; 4.439 ; Rise       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 4.583 ; 4.583 ; Rise       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 4.854 ; 4.854 ; Rise       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 4.721 ; 4.721 ; Rise       ; A[14]           ;
; FL_ADDR[*]   ; A[14]      ; 4.854 ; 4.854 ; Fall       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 4.381 ; 4.381 ; Fall       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 4.551 ; 4.551 ; Fall       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 4.659 ; 4.659 ; Fall       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 3.925 ; 3.925 ; Fall       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 4.439 ; 4.439 ; Fall       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 4.583 ; 4.583 ; Fall       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 4.854 ; 4.854 ; Fall       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 4.721 ; 4.721 ; Fall       ; A[14]           ;
; HEX0[*]      ; A[14]      ; 5.438 ; 5.438 ; Fall       ; A[14]           ;
;  HEX0[0]     ; A[14]      ; 5.412 ; 5.412 ; Fall       ; A[14]           ;
;  HEX0[1]     ; A[14]      ; 5.438 ; 5.438 ; Fall       ; A[14]           ;
;  HEX0[2]     ; A[14]      ; 5.429 ; 5.429 ; Fall       ; A[14]           ;
;  HEX0[3]     ; A[14]      ; 5.435 ; 5.435 ; Fall       ; A[14]           ;
;  HEX0[4]     ; A[14]      ; 5.426 ; 5.426 ; Fall       ; A[14]           ;
;  HEX0[5]     ; A[14]      ; 5.431 ; 5.431 ; Fall       ; A[14]           ;
;  HEX0[6]     ; A[14]      ; 5.424 ; 5.424 ; Fall       ; A[14]           ;
; HEX1[*]      ; A[14]      ; 5.458 ; 5.458 ; Fall       ; A[14]           ;
;  HEX1[0]     ; A[14]      ; 5.452 ; 5.452 ; Fall       ; A[14]           ;
;  HEX1[1]     ; A[14]      ; 5.291 ; 5.291 ; Fall       ; A[14]           ;
;  HEX1[2]     ; A[14]      ; 5.292 ; 5.292 ; Fall       ; A[14]           ;
;  HEX1[3]     ; A[14]      ; 5.305 ; 5.305 ; Fall       ; A[14]           ;
;  HEX1[4]     ; A[14]      ; 5.314 ; 5.314 ; Fall       ; A[14]           ;
;  HEX1[5]     ; A[14]      ; 5.458 ; 5.458 ; Fall       ; A[14]           ;
;  HEX1[6]     ; A[14]      ; 5.396 ; 5.396 ; Fall       ; A[14]           ;
; HEX2[*]      ; A[14]      ; 5.395 ; 5.395 ; Fall       ; A[14]           ;
;  HEX2[0]     ; A[14]      ; 5.317 ; 5.317 ; Fall       ; A[14]           ;
;  HEX2[1]     ; A[14]      ; 5.242 ; 5.242 ; Fall       ; A[14]           ;
;  HEX2[2]     ; A[14]      ; 5.287 ; 5.287 ; Fall       ; A[14]           ;
;  HEX2[3]     ; A[14]      ; 5.280 ; 5.280 ; Fall       ; A[14]           ;
;  HEX2[4]     ; A[14]      ; 5.338 ; 5.338 ; Fall       ; A[14]           ;
;  HEX2[5]     ; A[14]      ; 5.383 ; 5.383 ; Fall       ; A[14]           ;
;  HEX2[6]     ; A[14]      ; 5.395 ; 5.395 ; Fall       ; A[14]           ;
; HEX3[*]      ; A[14]      ; 6.654 ; 6.654 ; Fall       ; A[14]           ;
;  HEX3[0]     ; A[14]      ; 6.501 ; 6.501 ; Fall       ; A[14]           ;
;  HEX3[1]     ; A[14]      ; 6.649 ; 6.649 ; Fall       ; A[14]           ;
;  HEX3[2]     ; A[14]      ; 6.654 ; 6.654 ; Fall       ; A[14]           ;
;  HEX3[3]     ; A[14]      ; 6.510 ; 6.510 ; Fall       ; A[14]           ;
;  HEX3[4]     ; A[14]      ; 6.493 ; 6.493 ; Fall       ; A[14]           ;
;  HEX3[5]     ; A[14]      ; 6.501 ; 6.501 ; Fall       ; A[14]           ;
;  HEX3[6]     ; A[14]      ; 6.529 ; 6.529 ; Fall       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 4.297 ; 4.297 ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 4.094 ; 4.094 ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 4.297 ; 4.297 ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 4.008 ; 4.008 ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 3.980 ; 3.980 ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 3.985 ; 3.985 ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 4.040 ; 4.040 ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 4.171 ; 4.171 ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 4.136 ; 4.136 ; Rise       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 6.302 ; 6.302 ; Rise       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 6.037 ; 6.037 ; Rise       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 6.037 ; 6.037 ; Rise       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 3.572 ; 3.572 ; Rise       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 5.346 ; 5.346 ; Rise       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 6.049 ; 6.049 ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 8.996 ; 8.996 ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 8.355 ; 8.355 ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 8.541 ; 8.541 ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 8.016 ; 8.016 ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 8.624 ; 8.624 ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 8.503 ; 8.503 ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 8.088 ; 8.088 ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 8.632 ; 8.632 ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 8.996 ; 8.996 ; Fall       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 6.302 ; 6.302 ; Fall       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 6.037 ; 6.037 ; Fall       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 6.037 ; 6.037 ; Fall       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 3.572 ; 3.572 ; Fall       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 5.346 ; 5.346 ; Fall       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 6.049 ; 6.049 ; Fall       ; SLTSL_n         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FL_ADDR[*]   ; A[14]      ; 3.810 ; 3.810 ; Rise       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 4.381 ; 4.381 ; Rise       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 4.541 ; 4.541 ; Rise       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 4.544 ; 4.544 ; Rise       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 3.810 ; 3.810 ; Rise       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 4.324 ; 4.324 ; Rise       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 4.468 ; 4.468 ; Rise       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 4.739 ; 4.739 ; Rise       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 4.606 ; 4.606 ; Rise       ; A[14]           ;
; FL_ADDR[*]   ; A[14]      ; 3.810 ; 3.810 ; Fall       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 4.381 ; 4.381 ; Fall       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 4.541 ; 4.541 ; Fall       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 4.544 ; 4.544 ; Fall       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 3.810 ; 3.810 ; Fall       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 4.324 ; 4.324 ; Fall       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 4.468 ; 4.468 ; Fall       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 4.739 ; 4.739 ; Fall       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 4.606 ; 4.606 ; Fall       ; A[14]           ;
; HEX0[*]      ; A[14]      ; 5.110 ; 5.110 ; Fall       ; A[14]           ;
;  HEX0[0]     ; A[14]      ; 5.110 ; 5.110 ; Fall       ; A[14]           ;
;  HEX0[1]     ; A[14]      ; 5.134 ; 5.134 ; Fall       ; A[14]           ;
;  HEX0[2]     ; A[14]      ; 5.135 ; 5.135 ; Fall       ; A[14]           ;
;  HEX0[3]     ; A[14]      ; 5.130 ; 5.130 ; Fall       ; A[14]           ;
;  HEX0[4]     ; A[14]      ; 5.133 ; 5.133 ; Fall       ; A[14]           ;
;  HEX0[5]     ; A[14]      ; 5.130 ; 5.130 ; Fall       ; A[14]           ;
;  HEX0[6]     ; A[14]      ; 5.129 ; 5.129 ; Fall       ; A[14]           ;
; HEX1[*]      ; A[14]      ; 5.133 ; 5.133 ; Fall       ; A[14]           ;
;  HEX1[0]     ; A[14]      ; 5.295 ; 5.295 ; Fall       ; A[14]           ;
;  HEX1[1]     ; A[14]      ; 5.133 ; 5.133 ; Fall       ; A[14]           ;
;  HEX1[2]     ; A[14]      ; 5.134 ; 5.134 ; Fall       ; A[14]           ;
;  HEX1[3]     ; A[14]      ; 5.144 ; 5.144 ; Fall       ; A[14]           ;
;  HEX1[4]     ; A[14]      ; 5.156 ; 5.156 ; Fall       ; A[14]           ;
;  HEX1[5]     ; A[14]      ; 5.299 ; 5.299 ; Fall       ; A[14]           ;
;  HEX1[6]     ; A[14]      ; 5.246 ; 5.246 ; Fall       ; A[14]           ;
; HEX2[*]      ; A[14]      ; 5.160 ; 5.160 ; Fall       ; A[14]           ;
;  HEX2[0]     ; A[14]      ; 5.229 ; 5.229 ; Fall       ; A[14]           ;
;  HEX2[1]     ; A[14]      ; 5.160 ; 5.160 ; Fall       ; A[14]           ;
;  HEX2[2]     ; A[14]      ; 5.201 ; 5.201 ; Fall       ; A[14]           ;
;  HEX2[3]     ; A[14]      ; 5.203 ; 5.203 ; Fall       ; A[14]           ;
;  HEX2[4]     ; A[14]      ; 5.257 ; 5.257 ; Fall       ; A[14]           ;
;  HEX2[5]     ; A[14]      ; 5.291 ; 5.291 ; Fall       ; A[14]           ;
;  HEX2[6]     ; A[14]      ; 5.317 ; 5.317 ; Fall       ; A[14]           ;
; HEX3[*]      ; A[14]      ; 5.163 ; 5.163 ; Fall       ; A[14]           ;
;  HEX3[0]     ; A[14]      ; 5.173 ; 5.173 ; Fall       ; A[14]           ;
;  HEX3[1]     ; A[14]      ; 5.312 ; 5.312 ; Fall       ; A[14]           ;
;  HEX3[2]     ; A[14]      ; 5.314 ; 5.314 ; Fall       ; A[14]           ;
;  HEX3[3]     ; A[14]      ; 5.179 ; 5.179 ; Fall       ; A[14]           ;
;  HEX3[4]     ; A[14]      ; 5.163 ; 5.163 ; Fall       ; A[14]           ;
;  HEX3[5]     ; A[14]      ; 5.167 ; 5.167 ; Fall       ; A[14]           ;
;  HEX3[6]     ; A[14]      ; 5.201 ; 5.201 ; Fall       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 3.980 ; 3.980 ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 4.094 ; 4.094 ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 4.297 ; 4.297 ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 4.008 ; 4.008 ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 3.980 ; 3.980 ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 3.985 ; 3.985 ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 4.040 ; 4.040 ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 4.171 ; 4.171 ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 4.136 ; 4.136 ; Rise       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 6.302 ; 6.302 ; Rise       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 3.572 ; 3.572 ; Rise       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 6.037 ; 6.037 ; Rise       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 3.572 ; 3.572 ; Rise       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 5.346 ; 5.346 ; Rise       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 3.794 ; 3.794 ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 3.980 ; 3.980 ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 4.094 ; 4.094 ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 4.297 ; 4.297 ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 4.008 ; 4.008 ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 3.980 ; 3.980 ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 3.985 ; 3.985 ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 4.040 ; 4.040 ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 4.171 ; 4.171 ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 4.136 ; 4.136 ; Fall       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 6.302 ; 6.302 ; Fall       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 3.572 ; 3.572 ; Fall       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 6.037 ; 6.037 ; Fall       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 3.572 ; 3.572 ; Fall       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 5.346 ; 5.346 ; Fall       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 3.794 ; 3.794 ; Fall       ; SLTSL_n         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; FL_ADDR[0]  ; 6.056 ;       ;       ; 6.056 ;
; A[1]       ; FL_ADDR[1]  ; 5.549 ;       ;       ; 5.549 ;
; A[2]       ; FL_ADDR[2]  ; 5.875 ;       ;       ; 5.875 ;
; A[3]       ; FL_ADDR[3]  ; 5.114 ;       ;       ; 5.114 ;
; A[4]       ; FL_ADDR[4]  ; 5.332 ;       ;       ; 5.332 ;
; A[5]       ; FL_ADDR[5]  ; 5.062 ;       ;       ; 5.062 ;
; A[6]       ; FL_ADDR[6]  ; 5.523 ;       ;       ; 5.523 ;
; A[7]       ; FL_ADDR[7]  ; 5.538 ;       ;       ; 5.538 ;
; A[8]       ; FL_ADDR[8]  ; 5.468 ;       ;       ; 5.468 ;
; A[9]       ; FL_ADDR[9]  ; 5.653 ;       ;       ; 5.653 ;
; A[10]      ; FL_ADDR[10] ; 5.560 ;       ;       ; 5.560 ;
; A[11]      ; FL_ADDR[11] ; 5.433 ;       ;       ; 5.433 ;
; A[12]      ; FL_ADDR[12] ; 5.401 ;       ;       ; 5.401 ;
; A[13]      ; FL_ADDR[13] ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; A[13]      ; FL_ADDR[14] ; 6.706 ; 6.706 ; 6.706 ; 6.706 ;
; A[13]      ; FL_ADDR[15] ; 6.763 ; 6.763 ; 6.763 ; 6.763 ;
; A[13]      ; FL_ADDR[16] ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; A[13]      ; FL_ADDR[17] ; 6.032 ; 6.032 ; 6.032 ; 6.032 ;
; A[13]      ; FL_ADDR[18] ; 6.546 ; 6.546 ; 6.546 ; 6.546 ;
; A[13]      ; FL_ADDR[19] ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; A[13]      ; FL_ADDR[20] ; 6.961 ; 6.961 ; 6.961 ; 6.961 ;
; A[13]      ; FL_ADDR[21] ; 6.828 ; 6.828 ; 6.828 ; 6.828 ;
; A[15]      ; FL_ADDR[15] ; 7.200 ; 7.200 ; 7.200 ; 7.200 ;
; A[15]      ; FL_ADDR[16] ; 7.308 ; 7.308 ; 7.308 ; 7.308 ;
; A[15]      ; FL_ADDR[17] ; 6.574 ; 6.574 ; 6.574 ; 6.574 ;
; A[15]      ; FL_ADDR[18] ; 7.088 ; 7.088 ; 7.088 ; 7.088 ;
; A[15]      ; FL_ADDR[19] ; 7.232 ; 7.232 ; 7.232 ; 7.232 ;
; A[15]      ; FL_ADDR[20] ; 7.503 ; 7.503 ; 7.503 ; 7.503 ;
; A[15]      ; FL_ADDR[21] ; 7.370 ; 7.370 ; 7.370 ; 7.370 ;
; FL_DQ[0]   ; D[0]        ; 5.987 ;       ;       ; 5.987 ;
; FL_DQ[1]   ; D[1]        ; 6.121 ;       ;       ; 6.121 ;
; FL_DQ[2]   ; D[2]        ; 5.834 ;       ;       ; 5.834 ;
; FL_DQ[3]   ; D[3]        ; 5.722 ;       ;       ; 5.722 ;
; FL_DQ[4]   ; D[4]        ; 5.609 ;       ;       ; 5.609 ;
; FL_DQ[5]   ; D[5]        ; 5.596 ;       ;       ; 5.596 ;
; FL_DQ[6]   ; D[6]        ; 5.976 ;       ;       ; 5.976 ;
; FL_DQ[7]   ; D[7]        ; 5.938 ;       ;       ; 5.938 ;
; KEY[0]     ; FL_RST_N    ; 5.734 ;       ;       ; 5.734 ;
; KEY[0]     ; LEDG[7]     ;       ; 5.607 ; 5.607 ;       ;
; MREQ_n     ; D[0]        ; 6.277 ; 6.277 ; 6.277 ; 6.277 ;
; MREQ_n     ; D[1]        ; 6.480 ; 6.480 ; 6.480 ; 6.480 ;
; MREQ_n     ; D[2]        ; 6.191 ; 6.191 ; 6.191 ; 6.191 ;
; MREQ_n     ; D[3]        ; 6.163 ; 6.163 ; 6.163 ; 6.163 ;
; MREQ_n     ; D[4]        ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; MREQ_n     ; D[5]        ; 6.223 ; 6.223 ; 6.223 ; 6.223 ;
; MREQ_n     ; D[6]        ; 6.354 ; 6.354 ; 6.354 ; 6.354 ;
; MREQ_n     ; D[7]        ; 6.319 ; 6.319 ; 6.319 ; 6.319 ;
; RD_n       ; D[0]        ; 6.163 ; 6.163 ; 6.163 ; 6.163 ;
; RD_n       ; D[1]        ; 6.366 ; 6.366 ; 6.366 ; 6.366 ;
; RD_n       ; D[2]        ; 6.077 ; 6.077 ; 6.077 ; 6.077 ;
; RD_n       ; D[3]        ; 6.049 ; 6.049 ; 6.049 ; 6.049 ;
; RD_n       ; D[4]        ; 6.054 ; 6.054 ; 6.054 ; 6.054 ;
; RD_n       ; D[5]        ; 6.109 ; 6.109 ; 6.109 ; 6.109 ;
; RD_n       ; D[6]        ; 6.240 ; 6.240 ; 6.240 ; 6.240 ;
; RD_n       ; D[7]        ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; RD_n       ; FL_OE_N     ; 5.565 ;       ;       ; 5.565 ;
; RESET_n    ; FL_RST_N    ; 6.167 ;       ;       ; 6.167 ;
; RESET_n    ; LEDG[7]     ;       ; 6.040 ; 6.040 ;       ;
; SW[0]      ; FL_ADDR[13] ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; SW[0]      ; FL_ADDR[14] ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; SW[0]      ; FL_ADDR[15] ; 4.459 ; 4.459 ; 4.459 ; 4.459 ;
; SW[0]      ; FL_ADDR[16] ; 4.462 ; 4.462 ; 4.462 ; 4.462 ;
; SW[0]      ; FL_ADDR[17] ; 3.728 ; 3.728 ; 3.728 ; 3.728 ;
; SW[0]      ; FL_ADDR[18] ; 4.242 ; 4.242 ; 4.242 ; 4.242 ;
; SW[0]      ; FL_ADDR[19] ; 4.386 ; 4.386 ; 4.386 ; 4.386 ;
; SW[0]      ; FL_ADDR[20] ; 4.657 ; 4.657 ; 4.657 ; 4.657 ;
; SW[0]      ; FL_ADDR[21] ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; SW[1]      ; FL_ADDR[14] ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; SW[1]      ; FL_ADDR[15] ; 4.523 ; 4.523 ; 4.523 ; 4.523 ;
; SW[1]      ; FL_ADDR[16] ; 4.526 ; 4.526 ; 4.526 ; 4.526 ;
; SW[1]      ; FL_ADDR[17] ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; SW[1]      ; FL_ADDR[18] ; 4.306 ; 4.306 ; 4.306 ; 4.306 ;
; SW[1]      ; FL_ADDR[19] ; 4.450 ; 4.450 ; 4.450 ; 4.450 ;
; SW[1]      ; FL_ADDR[20] ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; SW[1]      ; FL_ADDR[21] ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; SW[2]      ; FL_ADDR[15] ; 4.393 ; 4.393 ; 4.393 ; 4.393 ;
; SW[2]      ; FL_ADDR[16] ; 4.499 ; 4.499 ; 4.499 ; 4.499 ;
; SW[2]      ; FL_ADDR[17] ; 3.765 ; 3.765 ; 3.765 ; 3.765 ;
; SW[2]      ; FL_ADDR[18] ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; SW[2]      ; FL_ADDR[19] ; 4.423 ; 4.423 ; 4.423 ; 4.423 ;
; SW[2]      ; FL_ADDR[20] ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; SW[2]      ; FL_ADDR[21] ; 4.561 ; 4.561 ; 4.561 ; 4.561 ;
; SW[3]      ; FL_ADDR[16] ; 4.774 ; 4.774 ; 4.774 ; 4.774 ;
; SW[3]      ; FL_ADDR[17] ; 4.145 ; 4.145 ; 4.145 ; 4.145 ;
; SW[3]      ; FL_ADDR[18] ; 4.659 ; 4.659 ; 4.659 ; 4.659 ;
; SW[3]      ; FL_ADDR[19] ; 4.803 ; 4.803 ; 4.803 ; 4.803 ;
; SW[3]      ; FL_ADDR[20] ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; SW[3]      ; FL_ADDR[21] ; 4.941 ; 4.941 ; 4.941 ; 4.941 ;
; SW[4]      ; FL_ADDR[17] ; 4.041 ; 4.041 ; 4.041 ; 4.041 ;
; SW[4]      ; FL_ADDR[18] ; 4.660 ; 4.660 ; 4.660 ; 4.660 ;
; SW[4]      ; FL_ADDR[19] ; 4.804 ; 4.804 ; 4.804 ; 4.804 ;
; SW[4]      ; FL_ADDR[20] ; 5.075 ; 5.075 ; 5.075 ; 5.075 ;
; SW[4]      ; FL_ADDR[21] ; 4.942 ; 4.942 ; 4.942 ; 4.942 ;
; SW[5]      ; FL_ADDR[18] ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; SW[5]      ; FL_ADDR[19] ; 4.705 ; 4.705 ; 4.705 ; 4.705 ;
; SW[5]      ; FL_ADDR[20] ; 4.976 ; 4.976 ; 4.976 ; 4.976 ;
; SW[5]      ; FL_ADDR[21] ; 4.843 ; 4.843 ; 4.843 ; 4.843 ;
; SW[8]      ; D[0]        ; 4.351 ; 4.351 ; 4.351 ; 4.351 ;
; SW[8]      ; D[1]        ; 4.554 ; 4.554 ; 4.554 ; 4.554 ;
; SW[8]      ; D[2]        ; 4.265 ; 4.265 ; 4.265 ; 4.265 ;
; SW[8]      ; D[3]        ; 4.237 ; 4.237 ; 4.237 ; 4.237 ;
; SW[8]      ; D[4]        ; 4.242 ; 4.242 ; 4.242 ; 4.242 ;
; SW[8]      ; D[5]        ; 4.297 ; 4.297 ; 4.297 ; 4.297 ;
; SW[8]      ; D[6]        ; 4.428 ; 4.428 ; 4.428 ; 4.428 ;
; SW[8]      ; D[7]        ; 4.393 ; 4.393 ; 4.393 ; 4.393 ;
; SW[8]      ; LEDG[5]     ; 3.829 ;       ;       ; 3.829 ;
; SW[8]      ; U1OE_n      ;       ; 4.051 ; 4.051 ;       ;
; SW[9]      ; D[0]        ; 3.921 ; 3.921 ; 3.921 ; 3.921 ;
; SW[9]      ; D[1]        ; 3.731 ; 3.731 ; 3.731 ; 3.731 ;
; SW[9]      ; D[2]        ; 3.860 ; 3.860 ; 3.860 ; 3.860 ;
; SW[9]      ; D[3]        ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; SW[9]      ; D[4]        ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; SW[9]      ; D[5]        ; 3.697 ; 3.697 ; 3.697 ; 3.697 ;
; SW[9]      ; D[6]        ; 3.663 ; 3.663 ; 3.663 ; 3.663 ;
; SW[9]      ; D[7]        ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; SW[9]      ; FL_CE_N     ;       ; 4.034 ; 4.034 ;       ;
; SW[9]      ; LEDG[4]     ; 3.769 ;       ;       ; 3.769 ;
; SW[9]      ; U1OE_n      ;       ; 3.706 ; 3.706 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; FL_ADDR[0]  ; 6.056 ;       ;       ; 6.056 ;
; A[1]       ; FL_ADDR[1]  ; 5.549 ;       ;       ; 5.549 ;
; A[2]       ; FL_ADDR[2]  ; 5.875 ;       ;       ; 5.875 ;
; A[3]       ; FL_ADDR[3]  ; 5.114 ;       ;       ; 5.114 ;
; A[4]       ; FL_ADDR[4]  ; 5.332 ;       ;       ; 5.332 ;
; A[5]       ; FL_ADDR[5]  ; 5.062 ;       ;       ; 5.062 ;
; A[6]       ; FL_ADDR[6]  ; 5.523 ;       ;       ; 5.523 ;
; A[7]       ; FL_ADDR[7]  ; 5.538 ;       ;       ; 5.538 ;
; A[8]       ; FL_ADDR[8]  ; 5.468 ;       ;       ; 5.468 ;
; A[9]       ; FL_ADDR[9]  ; 5.653 ;       ;       ; 5.653 ;
; A[10]      ; FL_ADDR[10] ; 5.560 ;       ;       ; 5.560 ;
; A[11]      ; FL_ADDR[11] ; 5.433 ;       ;       ; 5.433 ;
; A[12]      ; FL_ADDR[12] ; 5.401 ;       ;       ; 5.401 ;
; A[13]      ; FL_ADDR[13] ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; A[13]      ; FL_ADDR[14] ; 6.706 ; 6.706 ; 6.706 ; 6.706 ;
; A[13]      ; FL_ADDR[15] ; 6.763 ; 6.763 ; 6.763 ; 6.763 ;
; A[13]      ; FL_ADDR[16] ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; A[13]      ; FL_ADDR[17] ; 6.032 ; 6.032 ; 6.032 ; 6.032 ;
; A[13]      ; FL_ADDR[18] ; 6.546 ; 6.546 ; 6.546 ; 6.546 ;
; A[13]      ; FL_ADDR[19] ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; A[13]      ; FL_ADDR[20] ; 6.961 ; 6.961 ; 6.961 ; 6.961 ;
; A[13]      ; FL_ADDR[21] ; 6.828 ; 6.828 ; 6.828 ; 6.828 ;
; A[15]      ; FL_ADDR[15] ; 7.200 ; 7.200 ; 7.200 ; 7.200 ;
; A[15]      ; FL_ADDR[16] ; 7.308 ; 7.308 ; 7.308 ; 7.308 ;
; A[15]      ; FL_ADDR[17] ; 6.574 ; 6.574 ; 6.574 ; 6.574 ;
; A[15]      ; FL_ADDR[18] ; 7.088 ; 7.088 ; 7.088 ; 7.088 ;
; A[15]      ; FL_ADDR[19] ; 7.232 ; 7.232 ; 7.232 ; 7.232 ;
; A[15]      ; FL_ADDR[20] ; 7.503 ; 7.503 ; 7.503 ; 7.503 ;
; A[15]      ; FL_ADDR[21] ; 7.370 ; 7.370 ; 7.370 ; 7.370 ;
; FL_DQ[0]   ; D[0]        ; 5.987 ;       ;       ; 5.987 ;
; FL_DQ[1]   ; D[1]        ; 6.121 ;       ;       ; 6.121 ;
; FL_DQ[2]   ; D[2]        ; 5.834 ;       ;       ; 5.834 ;
; FL_DQ[3]   ; D[3]        ; 5.722 ;       ;       ; 5.722 ;
; FL_DQ[4]   ; D[4]        ; 5.609 ;       ;       ; 5.609 ;
; FL_DQ[5]   ; D[5]        ; 5.596 ;       ;       ; 5.596 ;
; FL_DQ[6]   ; D[6]        ; 5.976 ;       ;       ; 5.976 ;
; FL_DQ[7]   ; D[7]        ; 5.938 ;       ;       ; 5.938 ;
; KEY[0]     ; FL_RST_N    ; 5.734 ;       ;       ; 5.734 ;
; KEY[0]     ; LEDG[7]     ;       ; 5.607 ; 5.607 ;       ;
; MREQ_n     ; D[0]        ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; MREQ_n     ; D[1]        ; 5.716 ; 5.716 ; 5.716 ; 5.716 ;
; MREQ_n     ; D[2]        ; 5.845 ; 5.845 ; 5.845 ; 5.845 ;
; MREQ_n     ; D[3]        ; 5.703 ; 5.703 ; 5.703 ; 5.703 ;
; MREQ_n     ; D[4]        ; 5.703 ; 5.703 ; 5.703 ; 5.703 ;
; MREQ_n     ; D[5]        ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; MREQ_n     ; D[6]        ; 5.648 ; 5.648 ; 5.648 ; 5.648 ;
; MREQ_n     ; D[7]        ; 5.802 ; 5.802 ; 5.802 ; 5.802 ;
; RD_n       ; D[0]        ; 5.794 ; 5.794 ; 5.794 ; 5.794 ;
; RD_n       ; D[1]        ; 5.604 ; 5.604 ; 5.604 ; 5.604 ;
; RD_n       ; D[2]        ; 5.733 ; 5.733 ; 5.733 ; 5.733 ;
; RD_n       ; D[3]        ; 5.591 ; 5.591 ; 5.591 ; 5.591 ;
; RD_n       ; D[4]        ; 5.591 ; 5.591 ; 5.591 ; 5.591 ;
; RD_n       ; D[5]        ; 5.570 ; 5.570 ; 5.570 ; 5.570 ;
; RD_n       ; D[6]        ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; RD_n       ; D[7]        ; 5.690 ; 5.690 ; 5.690 ; 5.690 ;
; RD_n       ; FL_OE_N     ; 5.565 ;       ;       ; 5.565 ;
; RESET_n    ; FL_RST_N    ; 6.167 ;       ;       ; 6.167 ;
; RESET_n    ; LEDG[7]     ;       ; 6.040 ; 6.040 ;       ;
; SW[0]      ; FL_ADDR[13] ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; SW[0]      ; FL_ADDR[14] ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; SW[0]      ; FL_ADDR[15] ; 4.459 ; 4.459 ; 4.459 ; 4.459 ;
; SW[0]      ; FL_ADDR[16] ; 4.462 ; 4.462 ; 4.462 ; 4.462 ;
; SW[0]      ; FL_ADDR[17] ; 3.728 ; 3.728 ; 3.728 ; 3.728 ;
; SW[0]      ; FL_ADDR[18] ; 4.242 ; 4.242 ; 4.242 ; 4.242 ;
; SW[0]      ; FL_ADDR[19] ; 4.386 ; 4.386 ; 4.386 ; 4.386 ;
; SW[0]      ; FL_ADDR[20] ; 4.657 ; 4.657 ; 4.657 ; 4.657 ;
; SW[0]      ; FL_ADDR[21] ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; SW[1]      ; FL_ADDR[14] ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; SW[1]      ; FL_ADDR[15] ; 4.523 ; 4.523 ; 4.523 ; 4.523 ;
; SW[1]      ; FL_ADDR[16] ; 4.526 ; 4.526 ; 4.526 ; 4.526 ;
; SW[1]      ; FL_ADDR[17] ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; SW[1]      ; FL_ADDR[18] ; 4.306 ; 4.306 ; 4.306 ; 4.306 ;
; SW[1]      ; FL_ADDR[19] ; 4.450 ; 4.450 ; 4.450 ; 4.450 ;
; SW[1]      ; FL_ADDR[20] ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; SW[1]      ; FL_ADDR[21] ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; SW[2]      ; FL_ADDR[15] ; 4.393 ; 4.393 ; 4.393 ; 4.393 ;
; SW[2]      ; FL_ADDR[16] ; 4.499 ; 4.499 ; 4.499 ; 4.499 ;
; SW[2]      ; FL_ADDR[17] ; 3.765 ; 3.765 ; 3.765 ; 3.765 ;
; SW[2]      ; FL_ADDR[18] ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; SW[2]      ; FL_ADDR[19] ; 4.423 ; 4.423 ; 4.423 ; 4.423 ;
; SW[2]      ; FL_ADDR[20] ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; SW[2]      ; FL_ADDR[21] ; 4.561 ; 4.561 ; 4.561 ; 4.561 ;
; SW[3]      ; FL_ADDR[16] ; 4.774 ; 4.774 ; 4.774 ; 4.774 ;
; SW[3]      ; FL_ADDR[17] ; 4.145 ; 4.145 ; 4.145 ; 4.145 ;
; SW[3]      ; FL_ADDR[18] ; 4.659 ; 4.659 ; 4.659 ; 4.659 ;
; SW[3]      ; FL_ADDR[19] ; 4.803 ; 4.803 ; 4.803 ; 4.803 ;
; SW[3]      ; FL_ADDR[20] ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; SW[3]      ; FL_ADDR[21] ; 4.941 ; 4.941 ; 4.941 ; 4.941 ;
; SW[4]      ; FL_ADDR[17] ; 4.041 ; 4.041 ; 4.041 ; 4.041 ;
; SW[4]      ; FL_ADDR[18] ; 4.520 ; 4.520 ; 4.520 ; 4.520 ;
; SW[4]      ; FL_ADDR[19] ; 4.628 ; 4.628 ; 4.628 ; 4.628 ;
; SW[4]      ; FL_ADDR[20] ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; SW[4]      ; FL_ADDR[21] ; 4.512 ; 4.512 ; 4.512 ; 4.512 ;
; SW[5]      ; FL_ADDR[18] ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; SW[5]      ; FL_ADDR[19] ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; SW[5]      ; FL_ADDR[20] ; 4.804 ; 4.804 ; 4.804 ; 4.804 ;
; SW[5]      ; FL_ADDR[21] ; 4.575 ; 4.575 ; 4.575 ; 4.575 ;
; SW[8]      ; D[0]        ; 3.978 ; 3.978 ; 3.978 ; 3.978 ;
; SW[8]      ; D[1]        ; 3.788 ; 3.788 ; 3.788 ; 3.788 ;
; SW[8]      ; D[2]        ; 3.917 ; 3.917 ; 3.917 ; 3.917 ;
; SW[8]      ; D[3]        ; 3.775 ; 3.775 ; 3.775 ; 3.775 ;
; SW[8]      ; D[4]        ; 3.775 ; 3.775 ; 3.775 ; 3.775 ;
; SW[8]      ; D[5]        ; 3.754 ; 3.754 ; 3.754 ; 3.754 ;
; SW[8]      ; D[6]        ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; SW[8]      ; D[7]        ; 3.874 ; 3.874 ; 3.874 ; 3.874 ;
; SW[8]      ; LEDG[5]     ; 3.829 ;       ;       ; 3.829 ;
; SW[8]      ; U1OE_n      ;       ; 4.051 ; 4.051 ;       ;
; SW[9]      ; D[0]        ; 3.921 ; 3.921 ; 3.921 ; 3.921 ;
; SW[9]      ; D[1]        ; 3.731 ; 3.731 ; 3.731 ; 3.731 ;
; SW[9]      ; D[2]        ; 3.860 ; 3.860 ; 3.860 ; 3.860 ;
; SW[9]      ; D[3]        ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; SW[9]      ; D[4]        ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; SW[9]      ; D[5]        ; 3.697 ; 3.697 ; 3.697 ; 3.697 ;
; SW[9]      ; D[6]        ; 3.663 ; 3.663 ; 3.663 ; 3.663 ;
; SW[9]      ; D[7]        ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; SW[9]      ; FL_CE_N     ;       ; 4.034 ; 4.034 ;       ;
; SW[9]      ; LEDG[4]     ; 3.769 ;       ;       ; 3.769 ;
; SW[9]      ; U1OE_n      ;       ; 3.706 ; 3.706 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 5.931 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.189 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 5.999 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.128 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.986 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.986 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.965 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 5.931 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.085 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.931 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.189 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 5.999 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.128 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.986 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.986 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.965 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 5.931 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.085 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 3.463 ;      ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 3.721 ;      ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 3.531 ;      ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 3.660 ;      ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 3.518 ;      ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 3.518 ;      ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 3.497 ;      ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 3.463 ;      ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 3.617 ;      ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 3.463 ;      ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 3.721 ;      ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 3.531 ;      ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 3.660 ;      ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 3.518 ;      ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 3.518 ;      ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 3.497 ;      ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 3.463 ;      ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 3.617 ;      ; Fall       ; SLTSL_n         ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 5.931     ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.189     ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 5.999     ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.128     ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.986     ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.986     ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.965     ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 5.931     ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.085     ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 5.931     ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 6.189     ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 5.999     ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 6.128     ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 5.986     ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 5.986     ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 5.965     ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 5.931     ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 6.085     ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; SLTSL_n    ; 3.463     ;           ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 3.721     ;           ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 3.531     ;           ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 3.660     ;           ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 3.518     ;           ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 3.518     ;           ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 3.497     ;           ; Rise       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 3.463     ;           ; Rise       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 3.617     ;           ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 3.463     ;           ; Fall       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 3.721     ;           ; Fall       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 3.531     ;           ; Fall       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 3.660     ;           ; Fall       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 3.518     ;           ; Fall       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 3.518     ;           ; Fall       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 3.497     ;           ; Fall       ; SLTSL_n         ;
;  D[6]     ; SLTSL_n    ; 3.463     ;           ; Fall       ; SLTSL_n         ;
;  D[7]     ; SLTSL_n    ; 3.617     ;           ; Fall       ; SLTSL_n         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+---------+----------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+----------+----------+---------+---------------------+
; Worst-case Slack ; -0.250  ; -0.994   ; N/A      ; N/A     ; -1.814              ;
;  A[14]           ; 0.334   ; -0.994   ; N/A      ; N/A     ; -1.469              ;
;  SLTSL_n         ; -0.250  ; -0.559   ; N/A      ; N/A     ; -1.814              ;
; Design-wide TNS  ; -14.904 ; -182.917 ; 0.0      ; 0.0     ; -1398.534           ;
;  A[14]           ; 0.000   ; -1.883   ; N/A      ; N/A     ; -1.469              ;
;  SLTSL_n         ; -14.904 ; -181.034 ; N/A      ; N/A     ; -1397.065           ;
+------------------+---------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 5.754  ; 5.754  ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; 3.047  ; 3.047  ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; 3.292  ; 3.292  ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; 4.368  ; 4.368  ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; 3.795  ; 3.795  ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; 3.930  ; 3.930  ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; 3.665  ; 3.665  ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; 3.670  ; 3.670  ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; 3.042  ; 3.042  ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; 3.642  ; 3.642  ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; 3.878  ; 3.878  ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; 4.731  ; 4.731  ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; 4.086  ; 4.086  ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; 2.760  ; 2.760  ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; 5.754  ; 5.754  ; Fall       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.166  ; 0.166  ; Fall       ; A[14]           ;
;  A[15]    ; A[14]      ; 4.925  ; 4.925  ; Fall       ; A[14]           ;
; SW[*]     ; A[14]      ; 1.843  ; 1.843  ; Fall       ; A[14]           ;
;  SW[0]    ; A[14]      ; 1.843  ; 1.843  ; Fall       ; A[14]           ;
;  SW[1]    ; A[14]      ; 0.115  ; 0.115  ; Fall       ; A[14]           ;
;  SW[2]    ; A[14]      ; -0.332 ; -0.332 ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 4.728  ; 4.728  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 3.365  ; 3.365  ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 2.931  ; 2.931  ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 4.196  ; 4.196  ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 2.894  ; 2.894  ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 2.480  ; 2.480  ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 2.482  ; 2.482  ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 3.146  ; 3.146  ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 2.394  ; 2.394  ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 2.829  ; 2.829  ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 4.302  ; 4.302  ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 3.786  ; 3.786  ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 3.176  ; 3.176  ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 4.728  ; 4.728  ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.750  ; 0.750  ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.994  ; 0.994  ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; -1.143 ; -1.143 ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; -1.219 ; -1.219 ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; -1.786 ; -1.786 ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; -1.577 ; -1.577 ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; -1.546 ; -1.546 ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; -1.506 ; -1.506 ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; -1.512 ; -1.512 ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; -1.207 ; -1.207 ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; -1.455 ; -1.455 ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; -1.534 ; -1.534 ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; -1.930 ; -1.930 ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; -1.664 ; -1.664 ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; -1.111 ; -1.111 ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; -1.255 ; -1.255 ; Fall       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.994  ; 0.994  ; Fall       ; A[14]           ;
;  A[15]    ; A[14]      ; -1.692 ; -1.692 ; Fall       ; A[14]           ;
; SW[*]     ; A[14]      ; 1.469  ; 1.469  ; Fall       ; A[14]           ;
;  SW[0]    ; A[14]      ; 1.237  ; 1.237  ; Fall       ; A[14]           ;
;  SW[1]    ; A[14]      ; 1.022  ; 1.022  ; Fall       ; A[14]           ;
;  SW[2]    ; A[14]      ; 1.469  ; 1.469  ; Fall       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.559  ; 0.559  ; Fall       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.502 ; -0.502 ; Fall       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -0.527 ; -0.527 ; Fall       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -0.580 ; -0.580 ; Fall       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -0.551 ; -0.551 ; Fall       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -0.523 ; -0.523 ; Fall       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -0.545 ; -0.545 ; Fall       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -0.315 ; -0.315 ; Fall       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -0.457 ; -0.457 ; Fall       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -0.767 ; -0.767 ; Fall       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -0.917 ; -0.917 ; Fall       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -0.851 ; -0.851 ; Fall       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -0.787 ; -0.787 ; Fall       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -0.763 ; -0.763 ; Fall       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.559  ; 0.559  ; Fall       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; FL_ADDR[*]   ; A[14]      ; 11.081 ; 11.081 ; Rise       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 9.955  ; 9.955  ; Rise       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 10.421 ; 10.421 ; Rise       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 10.607 ; 10.607 ; Rise       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 8.711  ; 8.711  ; Rise       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 9.927  ; 9.927  ; Rise       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 10.520 ; 10.520 ; Rise       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 11.081 ; 11.081 ; Rise       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 10.578 ; 10.578 ; Rise       ; A[14]           ;
; FL_ADDR[*]   ; A[14]      ; 11.081 ; 11.081 ; Fall       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 9.955  ; 9.955  ; Fall       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 10.421 ; 10.421 ; Fall       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 10.607 ; 10.607 ; Fall       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 8.711  ; 8.711  ; Fall       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 9.927  ; 9.927  ; Fall       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 10.520 ; 10.520 ; Fall       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 11.081 ; 11.081 ; Fall       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 10.578 ; 10.578 ; Fall       ; A[14]           ;
; HEX0[*]      ; A[14]      ; 11.575 ; 11.575 ; Fall       ; A[14]           ;
;  HEX0[0]     ; A[14]      ; 11.551 ; 11.551 ; Fall       ; A[14]           ;
;  HEX0[1]     ; A[14]      ; 11.575 ; 11.575 ; Fall       ; A[14]           ;
;  HEX0[2]     ; A[14]      ; 11.558 ; 11.558 ; Fall       ; A[14]           ;
;  HEX0[3]     ; A[14]      ; 11.564 ; 11.564 ; Fall       ; A[14]           ;
;  HEX0[4]     ; A[14]      ; 11.557 ; 11.557 ; Fall       ; A[14]           ;
;  HEX0[5]     ; A[14]      ; 11.554 ; 11.554 ; Fall       ; A[14]           ;
;  HEX0[6]     ; A[14]      ; 11.553 ; 11.553 ; Fall       ; A[14]           ;
; HEX1[*]      ; A[14]      ; 11.566 ; 11.566 ; Fall       ; A[14]           ;
;  HEX1[0]     ; A[14]      ; 11.565 ; 11.565 ; Fall       ; A[14]           ;
;  HEX1[1]     ; A[14]      ; 11.189 ; 11.189 ; Fall       ; A[14]           ;
;  HEX1[2]     ; A[14]      ; 11.186 ; 11.186 ; Fall       ; A[14]           ;
;  HEX1[3]     ; A[14]      ; 11.200 ; 11.200 ; Fall       ; A[14]           ;
;  HEX1[4]     ; A[14]      ; 11.210 ; 11.210 ; Fall       ; A[14]           ;
;  HEX1[5]     ; A[14]      ; 11.566 ; 11.566 ; Fall       ; A[14]           ;
;  HEX1[6]     ; A[14]      ; 11.460 ; 11.460 ; Fall       ; A[14]           ;
; HEX2[*]      ; A[14]      ; 11.504 ; 11.504 ; Fall       ; A[14]           ;
;  HEX2[0]     ; A[14]      ; 11.346 ; 11.346 ; Fall       ; A[14]           ;
;  HEX2[1]     ; A[14]      ; 11.133 ; 11.133 ; Fall       ; A[14]           ;
;  HEX2[2]     ; A[14]      ; 11.143 ; 11.143 ; Fall       ; A[14]           ;
;  HEX2[3]     ; A[14]      ; 11.175 ; 11.175 ; Fall       ; A[14]           ;
;  HEX2[4]     ; A[14]      ; 11.378 ; 11.378 ; Fall       ; A[14]           ;
;  HEX2[5]     ; A[14]      ; 11.474 ; 11.474 ; Fall       ; A[14]           ;
;  HEX2[6]     ; A[14]      ; 11.504 ; 11.504 ; Fall       ; A[14]           ;
; HEX3[*]      ; A[14]      ; 14.106 ; 14.106 ; Fall       ; A[14]           ;
;  HEX3[0]     ; A[14]      ; 13.917 ; 13.917 ; Fall       ; A[14]           ;
;  HEX3[1]     ; A[14]      ; 14.106 ; 14.106 ; Fall       ; A[14]           ;
;  HEX3[2]     ; A[14]      ; 14.079 ; 14.079 ; Fall       ; A[14]           ;
;  HEX3[3]     ; A[14]      ; 13.927 ; 13.927 ; Fall       ; A[14]           ;
;  HEX3[4]     ; A[14]      ; 13.904 ; 13.904 ; Fall       ; A[14]           ;
;  HEX3[5]     ; A[14]      ; 13.869 ; 13.869 ; Fall       ; A[14]           ;
;  HEX3[6]     ; A[14]      ; 13.948 ; 13.948 ; Fall       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 9.718  ; 9.718  ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 9.324  ; 9.324  ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 9.718  ; 9.718  ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 9.162  ; 9.162  ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 9.147  ; 9.147  ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 9.124  ; 9.124  ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 9.226  ; 9.226  ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 9.533  ; 9.533  ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 9.517  ; 9.517  ; Rise       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 12.664 ; 12.664 ; Rise       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 12.174 ; 12.174 ; Rise       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 12.174 ; 12.174 ; Rise       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 7.742  ; 7.742  ; Rise       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 10.278 ; 10.278 ; Rise       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 12.022 ; 12.022 ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 18.591 ; 18.591 ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 16.972 ; 16.972 ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 17.412 ; 17.412 ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 16.269 ; 16.269 ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 17.787 ; 17.787 ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 17.497 ; 17.497 ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 16.460 ; 16.460 ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 17.705 ; 17.705 ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 18.591 ; 18.591 ; Fall       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 12.664 ; 12.664 ; Fall       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 12.174 ; 12.174 ; Fall       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 12.174 ; 12.174 ; Fall       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 7.742  ; 7.742  ; Fall       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 10.278 ; 10.278 ; Fall       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 12.022 ; 12.022 ; Fall       ; SLTSL_n         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; FL_ADDR[*]   ; A[14]      ; 3.810 ; 3.810 ; Rise       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 4.381 ; 4.381 ; Rise       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 4.541 ; 4.541 ; Rise       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 4.544 ; 4.544 ; Rise       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 3.810 ; 3.810 ; Rise       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 4.324 ; 4.324 ; Rise       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 4.468 ; 4.468 ; Rise       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 4.739 ; 4.739 ; Rise       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 4.606 ; 4.606 ; Rise       ; A[14]           ;
; FL_ADDR[*]   ; A[14]      ; 3.810 ; 3.810 ; Fall       ; A[14]           ;
;  FL_ADDR[14] ; A[14]      ; 4.381 ; 4.381 ; Fall       ; A[14]           ;
;  FL_ADDR[15] ; A[14]      ; 4.541 ; 4.541 ; Fall       ; A[14]           ;
;  FL_ADDR[16] ; A[14]      ; 4.544 ; 4.544 ; Fall       ; A[14]           ;
;  FL_ADDR[17] ; A[14]      ; 3.810 ; 3.810 ; Fall       ; A[14]           ;
;  FL_ADDR[18] ; A[14]      ; 4.324 ; 4.324 ; Fall       ; A[14]           ;
;  FL_ADDR[19] ; A[14]      ; 4.468 ; 4.468 ; Fall       ; A[14]           ;
;  FL_ADDR[20] ; A[14]      ; 4.739 ; 4.739 ; Fall       ; A[14]           ;
;  FL_ADDR[21] ; A[14]      ; 4.606 ; 4.606 ; Fall       ; A[14]           ;
; HEX0[*]      ; A[14]      ; 5.110 ; 5.110 ; Fall       ; A[14]           ;
;  HEX0[0]     ; A[14]      ; 5.110 ; 5.110 ; Fall       ; A[14]           ;
;  HEX0[1]     ; A[14]      ; 5.134 ; 5.134 ; Fall       ; A[14]           ;
;  HEX0[2]     ; A[14]      ; 5.135 ; 5.135 ; Fall       ; A[14]           ;
;  HEX0[3]     ; A[14]      ; 5.130 ; 5.130 ; Fall       ; A[14]           ;
;  HEX0[4]     ; A[14]      ; 5.133 ; 5.133 ; Fall       ; A[14]           ;
;  HEX0[5]     ; A[14]      ; 5.130 ; 5.130 ; Fall       ; A[14]           ;
;  HEX0[6]     ; A[14]      ; 5.129 ; 5.129 ; Fall       ; A[14]           ;
; HEX1[*]      ; A[14]      ; 5.133 ; 5.133 ; Fall       ; A[14]           ;
;  HEX1[0]     ; A[14]      ; 5.295 ; 5.295 ; Fall       ; A[14]           ;
;  HEX1[1]     ; A[14]      ; 5.133 ; 5.133 ; Fall       ; A[14]           ;
;  HEX1[2]     ; A[14]      ; 5.134 ; 5.134 ; Fall       ; A[14]           ;
;  HEX1[3]     ; A[14]      ; 5.144 ; 5.144 ; Fall       ; A[14]           ;
;  HEX1[4]     ; A[14]      ; 5.156 ; 5.156 ; Fall       ; A[14]           ;
;  HEX1[5]     ; A[14]      ; 5.299 ; 5.299 ; Fall       ; A[14]           ;
;  HEX1[6]     ; A[14]      ; 5.246 ; 5.246 ; Fall       ; A[14]           ;
; HEX2[*]      ; A[14]      ; 5.160 ; 5.160 ; Fall       ; A[14]           ;
;  HEX2[0]     ; A[14]      ; 5.229 ; 5.229 ; Fall       ; A[14]           ;
;  HEX2[1]     ; A[14]      ; 5.160 ; 5.160 ; Fall       ; A[14]           ;
;  HEX2[2]     ; A[14]      ; 5.201 ; 5.201 ; Fall       ; A[14]           ;
;  HEX2[3]     ; A[14]      ; 5.203 ; 5.203 ; Fall       ; A[14]           ;
;  HEX2[4]     ; A[14]      ; 5.257 ; 5.257 ; Fall       ; A[14]           ;
;  HEX2[5]     ; A[14]      ; 5.291 ; 5.291 ; Fall       ; A[14]           ;
;  HEX2[6]     ; A[14]      ; 5.317 ; 5.317 ; Fall       ; A[14]           ;
; HEX3[*]      ; A[14]      ; 5.163 ; 5.163 ; Fall       ; A[14]           ;
;  HEX3[0]     ; A[14]      ; 5.173 ; 5.173 ; Fall       ; A[14]           ;
;  HEX3[1]     ; A[14]      ; 5.312 ; 5.312 ; Fall       ; A[14]           ;
;  HEX3[2]     ; A[14]      ; 5.314 ; 5.314 ; Fall       ; A[14]           ;
;  HEX3[3]     ; A[14]      ; 5.179 ; 5.179 ; Fall       ; A[14]           ;
;  HEX3[4]     ; A[14]      ; 5.163 ; 5.163 ; Fall       ; A[14]           ;
;  HEX3[5]     ; A[14]      ; 5.167 ; 5.167 ; Fall       ; A[14]           ;
;  HEX3[6]     ; A[14]      ; 5.201 ; 5.201 ; Fall       ; A[14]           ;
; D[*]         ; SLTSL_n    ; 3.980 ; 3.980 ; Rise       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 4.094 ; 4.094 ; Rise       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 4.297 ; 4.297 ; Rise       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 4.008 ; 4.008 ; Rise       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 3.980 ; 3.980 ; Rise       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 3.985 ; 3.985 ; Rise       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 4.040 ; 4.040 ; Rise       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 4.171 ; 4.171 ; Rise       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 4.136 ; 4.136 ; Rise       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 6.302 ; 6.302 ; Rise       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 3.572 ; 3.572 ; Rise       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 6.037 ; 6.037 ; Rise       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 3.572 ; 3.572 ; Rise       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 5.346 ; 5.346 ; Rise       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 3.794 ; 3.794 ; Rise       ; SLTSL_n         ;
; D[*]         ; SLTSL_n    ; 3.980 ; 3.980 ; Fall       ; SLTSL_n         ;
;  D[0]        ; SLTSL_n    ; 4.094 ; 4.094 ; Fall       ; SLTSL_n         ;
;  D[1]        ; SLTSL_n    ; 4.297 ; 4.297 ; Fall       ; SLTSL_n         ;
;  D[2]        ; SLTSL_n    ; 4.008 ; 4.008 ; Fall       ; SLTSL_n         ;
;  D[3]        ; SLTSL_n    ; 3.980 ; 3.980 ; Fall       ; SLTSL_n         ;
;  D[4]        ; SLTSL_n    ; 3.985 ; 3.985 ; Fall       ; SLTSL_n         ;
;  D[5]        ; SLTSL_n    ; 4.040 ; 4.040 ; Fall       ; SLTSL_n         ;
;  D[6]        ; SLTSL_n    ; 4.171 ; 4.171 ; Fall       ; SLTSL_n         ;
;  D[7]        ; SLTSL_n    ; 4.136 ; 4.136 ; Fall       ; SLTSL_n         ;
; FL_CE_N      ; SLTSL_n    ; 6.302 ; 6.302 ; Fall       ; SLTSL_n         ;
; LEDG[*]      ; SLTSL_n    ; 3.572 ; 3.572 ; Fall       ; SLTSL_n         ;
;  LEDG[4]     ; SLTSL_n    ; 6.037 ; 6.037 ; Fall       ; SLTSL_n         ;
;  LEDG[5]     ; SLTSL_n    ; 3.572 ; 3.572 ; Fall       ; SLTSL_n         ;
;  LEDG[6]     ; SLTSL_n    ; 5.346 ; 5.346 ; Fall       ; SLTSL_n         ;
; U1OE_n       ; SLTSL_n    ; 3.794 ; 3.794 ; Fall       ; SLTSL_n         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; FL_ADDR[0]  ; 11.598 ;        ;        ; 11.598 ;
; A[1]       ; FL_ADDR[1]  ; 10.616 ;        ;        ; 10.616 ;
; A[2]       ; FL_ADDR[2]  ; 11.157 ;        ;        ; 11.157 ;
; A[3]       ; FL_ADDR[3]  ; 9.575  ;        ;        ; 9.575  ;
; A[4]       ; FL_ADDR[4]  ; 10.173 ;        ;        ; 10.173 ;
; A[5]       ; FL_ADDR[5]  ; 9.589  ;        ;        ; 9.589  ;
; A[6]       ; FL_ADDR[6]  ; 10.606 ;        ;        ; 10.606 ;
; A[7]       ; FL_ADDR[7]  ; 10.615 ;        ;        ; 10.615 ;
; A[8]       ; FL_ADDR[8]  ; 10.448 ;        ;        ; 10.448 ;
; A[9]       ; FL_ADDR[9]  ; 10.847 ;        ;        ; 10.847 ;
; A[10]      ; FL_ADDR[10] ; 10.595 ;        ;        ; 10.595 ;
; A[11]      ; FL_ADDR[11] ; 10.263 ;        ;        ; 10.263 ;
; A[12]      ; FL_ADDR[12] ; 10.146 ;        ;        ; 10.146 ;
; A[13]      ; FL_ADDR[13] ; 13.568 ; 13.568 ; 13.568 ; 13.568 ;
; A[13]      ; FL_ADDR[14] ; 13.951 ; 13.951 ; 13.951 ; 13.951 ;
; A[13]      ; FL_ADDR[15] ; 14.065 ; 14.065 ; 14.065 ; 14.065 ;
; A[13]      ; FL_ADDR[16] ; 13.920 ; 13.920 ; 13.920 ; 13.920 ;
; A[13]      ; FL_ADDR[17] ; 12.024 ; 12.024 ; 12.024 ; 12.024 ;
; A[13]      ; FL_ADDR[18] ; 13.240 ; 13.240 ; 13.240 ; 13.240 ;
; A[13]      ; FL_ADDR[19] ; 13.833 ; 13.833 ; 13.833 ; 13.833 ;
; A[13]      ; FL_ADDR[20] ; 14.394 ; 14.394 ; 14.394 ; 14.394 ;
; A[13]      ; FL_ADDR[21] ; 13.891 ; 13.891 ; 13.891 ; 13.891 ;
; A[15]      ; FL_ADDR[15] ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; A[15]      ; FL_ADDR[16] ; 15.389 ; 15.389 ; 15.389 ; 15.389 ;
; A[15]      ; FL_ADDR[17] ; 13.493 ; 13.493 ; 13.493 ; 13.493 ;
; A[15]      ; FL_ADDR[18] ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; A[15]      ; FL_ADDR[19] ; 15.302 ; 15.302 ; 15.302 ; 15.302 ;
; A[15]      ; FL_ADDR[20] ; 15.863 ; 15.863 ; 15.863 ; 15.863 ;
; A[15]      ; FL_ADDR[21] ; 15.360 ; 15.360 ; 15.360 ; 15.360 ;
; FL_DQ[0]   ; D[0]        ; 12.096 ;        ;        ; 12.096 ;
; FL_DQ[1]   ; D[1]        ; 12.229 ;        ;        ; 12.229 ;
; FL_DQ[2]   ; D[2]        ; 11.632 ;        ;        ; 11.632 ;
; FL_DQ[3]   ; D[3]        ; 11.440 ;        ;        ; 11.440 ;
; FL_DQ[4]   ; D[4]        ; 11.151 ;        ;        ; 11.151 ;
; FL_DQ[5]   ; D[5]        ; 11.064 ;        ;        ; 11.064 ;
; FL_DQ[6]   ; D[6]        ; 11.965 ;        ;        ; 11.965 ;
; FL_DQ[7]   ; D[7]        ; 11.874 ;        ;        ; 11.874 ;
; KEY[0]     ; FL_RST_N    ; 11.331 ;        ;        ; 11.331 ;
; KEY[0]     ; LEDG[7]     ;        ; 11.137 ; 11.137 ;        ;
; MREQ_n     ; D[0]        ; 12.893 ; 12.893 ; 12.893 ; 12.893 ;
; MREQ_n     ; D[1]        ; 13.287 ; 13.287 ; 13.287 ; 13.287 ;
; MREQ_n     ; D[2]        ; 12.731 ; 12.731 ; 12.731 ; 12.731 ;
; MREQ_n     ; D[3]        ; 12.716 ; 12.716 ; 12.716 ; 12.716 ;
; MREQ_n     ; D[4]        ; 12.693 ; 12.693 ; 12.693 ; 12.693 ;
; MREQ_n     ; D[5]        ; 12.795 ; 12.795 ; 12.795 ; 12.795 ;
; MREQ_n     ; D[6]        ; 13.102 ; 13.102 ; 13.102 ; 13.102 ;
; MREQ_n     ; D[7]        ; 13.086 ; 13.086 ; 13.086 ; 13.086 ;
; RD_n       ; D[0]        ; 12.611 ; 12.611 ; 12.611 ; 12.611 ;
; RD_n       ; D[1]        ; 13.005 ; 13.005 ; 13.005 ; 13.005 ;
; RD_n       ; D[2]        ; 12.449 ; 12.449 ; 12.449 ; 12.449 ;
; RD_n       ; D[3]        ; 12.434 ; 12.434 ; 12.434 ; 12.434 ;
; RD_n       ; D[4]        ; 12.411 ; 12.411 ; 12.411 ; 12.411 ;
; RD_n       ; D[5]        ; 12.513 ; 12.513 ; 12.513 ; 12.513 ;
; RD_n       ; D[6]        ; 12.820 ; 12.820 ; 12.820 ; 12.820 ;
; RD_n       ; D[7]        ; 12.804 ; 12.804 ; 12.804 ; 12.804 ;
; RD_n       ; FL_OE_N     ; 10.587 ;        ;        ; 10.587 ;
; RESET_n    ; FL_RST_N    ; 12.350 ;        ;        ; 12.350 ;
; RESET_n    ; LEDG[7]     ;        ; 12.156 ; 12.156 ;        ;
; SW[0]      ; FL_ADDR[13] ; 9.657  ; 9.657  ; 9.657  ; 9.657  ;
; SW[0]      ; FL_ADDR[14] ; 10.041 ; 10.041 ; 10.041 ; 10.041 ;
; SW[0]      ; FL_ADDR[15] ; 10.155 ; 10.155 ; 10.155 ; 10.155 ;
; SW[0]      ; FL_ADDR[16] ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; SW[0]      ; FL_ADDR[17] ; 8.114  ; 8.114  ; 8.114  ; 8.114  ;
; SW[0]      ; FL_ADDR[18] ; 9.330  ; 9.330  ; 9.330  ; 9.330  ;
; SW[0]      ; FL_ADDR[19] ; 9.923  ; 9.923  ; 9.923  ; 9.923  ;
; SW[0]      ; FL_ADDR[20] ; 10.484 ; 10.484 ; 10.484 ; 10.484 ;
; SW[0]      ; FL_ADDR[21] ; 9.981  ; 9.981  ; 9.981  ; 9.981  ;
; SW[1]      ; FL_ADDR[14] ; 9.902  ; 9.902  ; 9.902  ; 9.902  ;
; SW[1]      ; FL_ADDR[15] ; 10.370 ; 10.370 ; 10.370 ; 10.370 ;
; SW[1]      ; FL_ADDR[16] ; 10.225 ; 10.225 ; 10.225 ; 10.225 ;
; SW[1]      ; FL_ADDR[17] ; 8.329  ; 8.329  ; 8.329  ; 8.329  ;
; SW[1]      ; FL_ADDR[18] ; 9.545  ; 9.545  ; 9.545  ; 9.545  ;
; SW[1]      ; FL_ADDR[19] ; 10.138 ; 10.138 ; 10.138 ; 10.138 ;
; SW[1]      ; FL_ADDR[20] ; 10.699 ; 10.699 ; 10.699 ; 10.699 ;
; SW[1]      ; FL_ADDR[21] ; 10.196 ; 10.196 ; 10.196 ; 10.196 ;
; SW[2]      ; FL_ADDR[15] ; 9.923  ; 9.923  ; 9.923  ; 9.923  ;
; SW[2]      ; FL_ADDR[16] ; 10.130 ; 10.130 ; 10.130 ; 10.130 ;
; SW[2]      ; FL_ADDR[17] ; 8.234  ; 8.234  ; 8.234  ; 8.234  ;
; SW[2]      ; FL_ADDR[18] ; 9.450  ; 9.450  ; 9.450  ; 9.450  ;
; SW[2]      ; FL_ADDR[19] ; 10.043 ; 10.043 ; 10.043 ; 10.043 ;
; SW[2]      ; FL_ADDR[20] ; 10.604 ; 10.604 ; 10.604 ; 10.604 ;
; SW[2]      ; FL_ADDR[21] ; 10.101 ; 10.101 ; 10.101 ; 10.101 ;
; SW[3]      ; FL_ADDR[16] ; 10.535 ; 10.535 ; 10.535 ; 10.535 ;
; SW[3]      ; FL_ADDR[17] ; 8.992  ; 8.992  ; 8.992  ; 8.992  ;
; SW[3]      ; FL_ADDR[18] ; 10.208 ; 10.208 ; 10.208 ; 10.208 ;
; SW[3]      ; FL_ADDR[19] ; 10.801 ; 10.801 ; 10.801 ; 10.801 ;
; SW[3]      ; FL_ADDR[20] ; 11.362 ; 11.362 ; 11.362 ; 11.362 ;
; SW[3]      ; FL_ADDR[21] ; 10.859 ; 10.859 ; 10.859 ; 10.859 ;
; SW[4]      ; FL_ADDR[17] ; 8.567  ; 8.567  ; 8.567  ; 8.567  ;
; SW[4]      ; FL_ADDR[18] ; 10.171 ; 10.171 ; 10.171 ; 10.171 ;
; SW[4]      ; FL_ADDR[19] ; 10.764 ; 10.764 ; 10.764 ; 10.764 ;
; SW[4]      ; FL_ADDR[20] ; 11.325 ; 11.325 ; 11.325 ; 11.325 ;
; SW[4]      ; FL_ADDR[21] ; 10.822 ; 10.822 ; 10.822 ; 10.822 ;
; SW[5]      ; FL_ADDR[18] ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; SW[5]      ; FL_ADDR[19] ; 10.578 ; 10.578 ; 10.578 ; 10.578 ;
; SW[5]      ; FL_ADDR[20] ; 11.139 ; 11.139 ; 11.139 ; 11.139 ;
; SW[5]      ; FL_ADDR[21] ; 10.636 ; 10.636 ; 10.636 ; 10.636 ;
; SW[8]      ; D[0]        ; 9.988  ; 9.988  ; 9.988  ; 9.988  ;
; SW[8]      ; D[1]        ; 10.382 ; 10.382 ; 10.382 ; 10.382 ;
; SW[8]      ; D[2]        ; 9.826  ; 9.826  ; 9.826  ; 9.826  ;
; SW[8]      ; D[3]        ; 9.811  ; 9.811  ; 9.811  ; 9.811  ;
; SW[8]      ; D[4]        ; 9.788  ; 9.788  ; 9.788  ; 9.788  ;
; SW[8]      ; D[5]        ; 9.890  ; 9.890  ; 9.890  ; 9.890  ;
; SW[8]      ; D[6]        ; 10.197 ; 10.197 ; 10.197 ; 10.197 ;
; SW[8]      ; D[7]        ; 10.181 ; 10.181 ; 10.181 ; 10.181 ;
; SW[8]      ; LEDG[5]     ; 8.406  ;        ;        ; 8.406  ;
; SW[8]      ; U1OE_n      ;        ; 8.956  ; 8.956  ;        ;
; SW[9]      ; D[0]        ; 8.754  ; 8.754  ; 8.754  ; 8.754  ;
; SW[9]      ; D[1]        ; 8.336  ; 8.336  ; 8.336  ; 8.336  ;
; SW[9]      ; D[2]        ; 8.676  ; 8.676  ; 8.676  ; 8.676  ;
; SW[9]      ; D[3]        ; 8.318  ; 8.318  ; 8.318  ; 8.318  ;
; SW[9]      ; D[4]        ; 8.318  ; 8.318  ; 8.318  ; 8.318  ;
; SW[9]      ; D[5]        ; 8.262  ; 8.262  ; 8.262  ; 8.262  ;
; SW[9]      ; D[6]        ; 8.216  ; 8.216  ; 8.216  ; 8.216  ;
; SW[9]      ; D[7]        ; 8.591  ; 8.591  ; 8.591  ; 8.591  ;
; SW[9]      ; FL_CE_N     ;        ; 8.801  ; 8.801  ;        ;
; SW[9]      ; LEDG[4]     ; 8.311  ;        ;        ; 8.311  ;
; SW[9]      ; U1OE_n      ;        ; 7.960  ; 7.960  ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; FL_ADDR[0]  ; 6.056 ;       ;       ; 6.056 ;
; A[1]       ; FL_ADDR[1]  ; 5.549 ;       ;       ; 5.549 ;
; A[2]       ; FL_ADDR[2]  ; 5.875 ;       ;       ; 5.875 ;
; A[3]       ; FL_ADDR[3]  ; 5.114 ;       ;       ; 5.114 ;
; A[4]       ; FL_ADDR[4]  ; 5.332 ;       ;       ; 5.332 ;
; A[5]       ; FL_ADDR[5]  ; 5.062 ;       ;       ; 5.062 ;
; A[6]       ; FL_ADDR[6]  ; 5.523 ;       ;       ; 5.523 ;
; A[7]       ; FL_ADDR[7]  ; 5.538 ;       ;       ; 5.538 ;
; A[8]       ; FL_ADDR[8]  ; 5.468 ;       ;       ; 5.468 ;
; A[9]       ; FL_ADDR[9]  ; 5.653 ;       ;       ; 5.653 ;
; A[10]      ; FL_ADDR[10] ; 5.560 ;       ;       ; 5.560 ;
; A[11]      ; FL_ADDR[11] ; 5.433 ;       ;       ; 5.433 ;
; A[12]      ; FL_ADDR[12] ; 5.401 ;       ;       ; 5.401 ;
; A[13]      ; FL_ADDR[13] ; 6.598 ; 6.598 ; 6.598 ; 6.598 ;
; A[13]      ; FL_ADDR[14] ; 6.706 ; 6.706 ; 6.706 ; 6.706 ;
; A[13]      ; FL_ADDR[15] ; 6.763 ; 6.763 ; 6.763 ; 6.763 ;
; A[13]      ; FL_ADDR[16] ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; A[13]      ; FL_ADDR[17] ; 6.032 ; 6.032 ; 6.032 ; 6.032 ;
; A[13]      ; FL_ADDR[18] ; 6.546 ; 6.546 ; 6.546 ; 6.546 ;
; A[13]      ; FL_ADDR[19] ; 6.690 ; 6.690 ; 6.690 ; 6.690 ;
; A[13]      ; FL_ADDR[20] ; 6.961 ; 6.961 ; 6.961 ; 6.961 ;
; A[13]      ; FL_ADDR[21] ; 6.828 ; 6.828 ; 6.828 ; 6.828 ;
; A[15]      ; FL_ADDR[15] ; 7.200 ; 7.200 ; 7.200 ; 7.200 ;
; A[15]      ; FL_ADDR[16] ; 7.308 ; 7.308 ; 7.308 ; 7.308 ;
; A[15]      ; FL_ADDR[17] ; 6.574 ; 6.574 ; 6.574 ; 6.574 ;
; A[15]      ; FL_ADDR[18] ; 7.088 ; 7.088 ; 7.088 ; 7.088 ;
; A[15]      ; FL_ADDR[19] ; 7.232 ; 7.232 ; 7.232 ; 7.232 ;
; A[15]      ; FL_ADDR[20] ; 7.503 ; 7.503 ; 7.503 ; 7.503 ;
; A[15]      ; FL_ADDR[21] ; 7.370 ; 7.370 ; 7.370 ; 7.370 ;
; FL_DQ[0]   ; D[0]        ; 5.987 ;       ;       ; 5.987 ;
; FL_DQ[1]   ; D[1]        ; 6.121 ;       ;       ; 6.121 ;
; FL_DQ[2]   ; D[2]        ; 5.834 ;       ;       ; 5.834 ;
; FL_DQ[3]   ; D[3]        ; 5.722 ;       ;       ; 5.722 ;
; FL_DQ[4]   ; D[4]        ; 5.609 ;       ;       ; 5.609 ;
; FL_DQ[5]   ; D[5]        ; 5.596 ;       ;       ; 5.596 ;
; FL_DQ[6]   ; D[6]        ; 5.976 ;       ;       ; 5.976 ;
; FL_DQ[7]   ; D[7]        ; 5.938 ;       ;       ; 5.938 ;
; KEY[0]     ; FL_RST_N    ; 5.734 ;       ;       ; 5.734 ;
; KEY[0]     ; LEDG[7]     ;       ; 5.607 ; 5.607 ;       ;
; MREQ_n     ; D[0]        ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; MREQ_n     ; D[1]        ; 5.716 ; 5.716 ; 5.716 ; 5.716 ;
; MREQ_n     ; D[2]        ; 5.845 ; 5.845 ; 5.845 ; 5.845 ;
; MREQ_n     ; D[3]        ; 5.703 ; 5.703 ; 5.703 ; 5.703 ;
; MREQ_n     ; D[4]        ; 5.703 ; 5.703 ; 5.703 ; 5.703 ;
; MREQ_n     ; D[5]        ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; MREQ_n     ; D[6]        ; 5.648 ; 5.648 ; 5.648 ; 5.648 ;
; MREQ_n     ; D[7]        ; 5.802 ; 5.802 ; 5.802 ; 5.802 ;
; RD_n       ; D[0]        ; 5.794 ; 5.794 ; 5.794 ; 5.794 ;
; RD_n       ; D[1]        ; 5.604 ; 5.604 ; 5.604 ; 5.604 ;
; RD_n       ; D[2]        ; 5.733 ; 5.733 ; 5.733 ; 5.733 ;
; RD_n       ; D[3]        ; 5.591 ; 5.591 ; 5.591 ; 5.591 ;
; RD_n       ; D[4]        ; 5.591 ; 5.591 ; 5.591 ; 5.591 ;
; RD_n       ; D[5]        ; 5.570 ; 5.570 ; 5.570 ; 5.570 ;
; RD_n       ; D[6]        ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; RD_n       ; D[7]        ; 5.690 ; 5.690 ; 5.690 ; 5.690 ;
; RD_n       ; FL_OE_N     ; 5.565 ;       ;       ; 5.565 ;
; RESET_n    ; FL_RST_N    ; 6.167 ;       ;       ; 6.167 ;
; RESET_n    ; LEDG[7]     ;       ; 6.040 ; 6.040 ;       ;
; SW[0]      ; FL_ADDR[13] ; 4.299 ; 4.299 ; 4.299 ; 4.299 ;
; SW[0]      ; FL_ADDR[14] ; 4.402 ; 4.402 ; 4.402 ; 4.402 ;
; SW[0]      ; FL_ADDR[15] ; 4.459 ; 4.459 ; 4.459 ; 4.459 ;
; SW[0]      ; FL_ADDR[16] ; 4.462 ; 4.462 ; 4.462 ; 4.462 ;
; SW[0]      ; FL_ADDR[17] ; 3.728 ; 3.728 ; 3.728 ; 3.728 ;
; SW[0]      ; FL_ADDR[18] ; 4.242 ; 4.242 ; 4.242 ; 4.242 ;
; SW[0]      ; FL_ADDR[19] ; 4.386 ; 4.386 ; 4.386 ; 4.386 ;
; SW[0]      ; FL_ADDR[20] ; 4.657 ; 4.657 ; 4.657 ; 4.657 ;
; SW[0]      ; FL_ADDR[21] ; 4.524 ; 4.524 ; 4.524 ; 4.524 ;
; SW[1]      ; FL_ADDR[14] ; 4.361 ; 4.361 ; 4.361 ; 4.361 ;
; SW[1]      ; FL_ADDR[15] ; 4.523 ; 4.523 ; 4.523 ; 4.523 ;
; SW[1]      ; FL_ADDR[16] ; 4.526 ; 4.526 ; 4.526 ; 4.526 ;
; SW[1]      ; FL_ADDR[17] ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; SW[1]      ; FL_ADDR[18] ; 4.306 ; 4.306 ; 4.306 ; 4.306 ;
; SW[1]      ; FL_ADDR[19] ; 4.450 ; 4.450 ; 4.450 ; 4.450 ;
; SW[1]      ; FL_ADDR[20] ; 4.721 ; 4.721 ; 4.721 ; 4.721 ;
; SW[1]      ; FL_ADDR[21] ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; SW[2]      ; FL_ADDR[15] ; 4.393 ; 4.393 ; 4.393 ; 4.393 ;
; SW[2]      ; FL_ADDR[16] ; 4.499 ; 4.499 ; 4.499 ; 4.499 ;
; SW[2]      ; FL_ADDR[17] ; 3.765 ; 3.765 ; 3.765 ; 3.765 ;
; SW[2]      ; FL_ADDR[18] ; 4.279 ; 4.279 ; 4.279 ; 4.279 ;
; SW[2]      ; FL_ADDR[19] ; 4.423 ; 4.423 ; 4.423 ; 4.423 ;
; SW[2]      ; FL_ADDR[20] ; 4.694 ; 4.694 ; 4.694 ; 4.694 ;
; SW[2]      ; FL_ADDR[21] ; 4.561 ; 4.561 ; 4.561 ; 4.561 ;
; SW[3]      ; FL_ADDR[16] ; 4.774 ; 4.774 ; 4.774 ; 4.774 ;
; SW[3]      ; FL_ADDR[17] ; 4.145 ; 4.145 ; 4.145 ; 4.145 ;
; SW[3]      ; FL_ADDR[18] ; 4.659 ; 4.659 ; 4.659 ; 4.659 ;
; SW[3]      ; FL_ADDR[19] ; 4.803 ; 4.803 ; 4.803 ; 4.803 ;
; SW[3]      ; FL_ADDR[20] ; 5.074 ; 5.074 ; 5.074 ; 5.074 ;
; SW[3]      ; FL_ADDR[21] ; 4.941 ; 4.941 ; 4.941 ; 4.941 ;
; SW[4]      ; FL_ADDR[17] ; 4.041 ; 4.041 ; 4.041 ; 4.041 ;
; SW[4]      ; FL_ADDR[18] ; 4.520 ; 4.520 ; 4.520 ; 4.520 ;
; SW[4]      ; FL_ADDR[19] ; 4.628 ; 4.628 ; 4.628 ; 4.628 ;
; SW[4]      ; FL_ADDR[20] ; 4.864 ; 4.864 ; 4.864 ; 4.864 ;
; SW[4]      ; FL_ADDR[21] ; 4.512 ; 4.512 ; 4.512 ; 4.512 ;
; SW[5]      ; FL_ADDR[18] ; 4.458 ; 4.458 ; 4.458 ; 4.458 ;
; SW[5]      ; FL_ADDR[19] ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; SW[5]      ; FL_ADDR[20] ; 4.804 ; 4.804 ; 4.804 ; 4.804 ;
; SW[5]      ; FL_ADDR[21] ; 4.575 ; 4.575 ; 4.575 ; 4.575 ;
; SW[8]      ; D[0]        ; 3.978 ; 3.978 ; 3.978 ; 3.978 ;
; SW[8]      ; D[1]        ; 3.788 ; 3.788 ; 3.788 ; 3.788 ;
; SW[8]      ; D[2]        ; 3.917 ; 3.917 ; 3.917 ; 3.917 ;
; SW[8]      ; D[3]        ; 3.775 ; 3.775 ; 3.775 ; 3.775 ;
; SW[8]      ; D[4]        ; 3.775 ; 3.775 ; 3.775 ; 3.775 ;
; SW[8]      ; D[5]        ; 3.754 ; 3.754 ; 3.754 ; 3.754 ;
; SW[8]      ; D[6]        ; 3.720 ; 3.720 ; 3.720 ; 3.720 ;
; SW[8]      ; D[7]        ; 3.874 ; 3.874 ; 3.874 ; 3.874 ;
; SW[8]      ; LEDG[5]     ; 3.829 ;       ;       ; 3.829 ;
; SW[8]      ; U1OE_n      ;       ; 4.051 ; 4.051 ;       ;
; SW[9]      ; D[0]        ; 3.921 ; 3.921 ; 3.921 ; 3.921 ;
; SW[9]      ; D[1]        ; 3.731 ; 3.731 ; 3.731 ; 3.731 ;
; SW[9]      ; D[2]        ; 3.860 ; 3.860 ; 3.860 ; 3.860 ;
; SW[9]      ; D[3]        ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; SW[9]      ; D[4]        ; 3.718 ; 3.718 ; 3.718 ; 3.718 ;
; SW[9]      ; D[5]        ; 3.697 ; 3.697 ; 3.697 ; 3.697 ;
; SW[9]      ; D[6]        ; 3.663 ; 3.663 ; 3.663 ; 3.663 ;
; SW[9]      ; D[7]        ; 3.817 ; 3.817 ; 3.817 ; 3.817 ;
; SW[9]      ; FL_CE_N     ;       ; 4.034 ; 4.034 ;       ;
; SW[9]      ; LEDG[4]     ; 3.769 ;       ;       ; 3.769 ;
; SW[9]      ; U1OE_n      ;       ; 3.706 ; 3.706 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[14]      ; A[14]    ; 0        ; 0        ; 3        ; 3        ;
; A[14]      ; SLTSL_n  ; 0        ; 0        ; 385      ; 385      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[14]      ; A[14]    ; 0        ; 0        ; 3        ; 3        ;
; A[14]      ; SLTSL_n  ; 0        ; 0        ; 385      ; 385      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 37    ; 37   ;
; Unconstrained Input Port Paths  ; 931   ; 931  ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 651   ; 651  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Feb 18 20:17:01 2023
Info: Command: quartus_sta MSX_FPGA_Top -c MSX_FPGA_Top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MSX_FPGA_Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SLTSL_n SLTSL_n
    Info (332105): create_clock -period 1.000 -name A[14] A[14]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Add0~0  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.250
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.250       -14.904 SLTSL_n 
    Info (332119):     0.334         0.000 A[14] 
Info (332146): Worst-case hold slack is -0.994
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.994        -1.855 A[14] 
    Info (332119):     0.044         0.000 SLTSL_n 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.814     -1397.065 SLTSL_n 
    Info (332119):    -1.469        -1.469 A[14] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Add0~0  from: datac  to: combout
Info (332146): Worst-case setup slack is 0.538
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.538         0.000 SLTSL_n 
    Info (332119):     1.069         0.000 A[14] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.967
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.967        -1.883 A[14] 
    Info (332119):    -0.559      -181.034 SLTSL_n 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -1096.086 SLTSL_n 
    Info (332119):    -1.222        -1.222 A[14] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Sat Feb 18 20:17:02 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


