- id: 1
  name: "输出1"
  description: |-
    编写Verilog代码，使电路输出信号1
  description_input: |-
    无
  description_output: |-
    输出为`out` 位宽为`1`

  top_module: "One"
  signals: ["out"]

  code_reference: |-
    module One(
        output out
    );
        assign out = 1;
    endmodule
  code_template: |-
    module One(
        output out
    );
        // 在这里输入你的代码 请不要修改模块和信号名称
    endmodule
  code_testbenches:
    - |-
      module testbench();
          wire out;
          One myOne(out);

          initial begin
              $dumpfile(`DUMP_FILE_NAME);
              $dumpvars;
          end

          initial begin
              #1;
          end
      endmodule
    