<!doctype html>
<html lang="zh-cn" data-theme="light">
  <head>
    <meta charset="utf-8" />
    <meta name="viewport" content="width=device-width,initial-scale=1" />
    <meta name="generator" content="VuePress 2.0.0-rc.19" />
    <meta name="theme" content="VuePress Theme Hope 2.0.0-rc.71" />
    <style>
      :root {
        --vp-c-bg: #fff;
      }

      [data-theme="dark"] {
        --vp-c-bg: #1b1b1f;
      }

      html,
      body {
        background: var(--vp-c-bg);
      }
    </style>
    <script>
      const userMode = localStorage.getItem("vuepress-theme-hope-scheme");
      const systemDarkMode =
        window.matchMedia &&
        window.matchMedia("(prefers-color-scheme: dark)").matches;

      if (userMode === "dark" || (userMode !== "light" && systemDarkMode)) {
        document.documentElement.setAttribute("data-theme", "dark");
      }
    </script>
    <title>第1讲：FPGA与CPLD架构基础 | 主页</title><meta name="description" content="vuepress-theme-hope 的文档演示">
    <link rel="preload" href="/FPGA-course/assets/style-BYV_1N69.css" as="style"><link rel="stylesheet" href="/FPGA-course/assets/style-BYV_1N69.css">
    <link rel="modulepreload" href="/FPGA-course/assets/app-BoqN8PdU.js"><link rel="modulepreload" href="/FPGA-course/assets/chapter1.html-D_p-tCr1.js"><link rel="modulepreload" href="/FPGA-course/assets/plugin-vue_export-helper-DlAUqK2U.js">
    <link rel="prefetch" href="/FPGA-course/assets/portfolio.html-Ac9z2rIL.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/index.html-C4x6skDU.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter0.html-OMWODzkL.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter2.html-Bo4w_cWz.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter3.html-dff6NfnU.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter4.html-Dg1MhUX1.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter5.html-wKjTBpkw.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter6.html-X_qScd3j.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter7.html-B4thYKqq.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter8.html-A4myIyHK.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/index.html-cEW2JSQZ.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter1.html-BEWRPTRE.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter2.html-T4KOArzw.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter3.html-DDj6b0ry.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter4.html-DyE-k2Ju.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter5.html-TDP-UAlu.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter6.html-D7_N_A03.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter7.html-DuumeEyZ.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/index.html-DbXNXv68.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/404.html-BlKz6cuZ.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/mermaid.esm.min-Bk000cRz.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/photoswipe.esm-CMg0yb1C.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/setupDevtools-7MC2TMWH-B28mkgJc.js" as="script">
  </head>
  <body>
    <div id="app"><!--[--><!--[--><!--[--><span tabindex="-1"></span><a href="#main-content" class="vp-skip-link sr-only">跳至主要內容</a><!--]--><!--[--><div class="theme-container no-navbar external-link-icon has-toc" vp-container><!----><!----><div class="toggle-sidebar-wrapper"><span class="arrow start"></span></div><aside id="sidebar" class="vp-sidebar" vp-sidebar><!----><ul class="vp-sidebar-links"><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/" aria-label="课程简介" iconsizing="both"><!--[--><iconify-icon class="vp-icon" icon="school" width="1em" height="1em" sizing="both"></iconify-icon><!--]-->课程简介<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/portfolio.html" aria-label="作者简介" iconsizing="both"><!--[--><iconify-icon class="vp-icon" icon="house" width="1em" height="1em" sizing="both"></iconify-icon><!--]-->作者简介<!----></a></li><li><section class="vp-sidebar-group"><button class="vp-sidebar-header clickable active" type="button"><!----><span class="vp-sidebar-title">FPGA系统设计</span><span class="vp-arrow down"></span></button><ul class="vp-sidebar-links"><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/" aria-label="FPGA系统设计" iconsizing="both"><!---->FPGA系统设计<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter0.html" aria-label="第0讲：前言" iconsizing="both"><!---->第0讲：前言<!----></a></li><li><a class="route-link route-link-active auto-link vp-sidebar-link active" href="/FPGA-course/book/chapter1.html" aria-label="第1讲：FPGA与CPLD架构基础" iconsizing="both"><!---->第1讲：FPGA与CPLD架构基础<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter2.html" aria-label="第2讲：开源Verilog仿真工具" iconsizing="both"><!---->第2讲：开源Verilog仿真工具<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter3.html" aria-label="第3讲：开源Verilog综合工具" iconsizing="both"><!---->第3讲：开源Verilog综合工具<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter4.html" aria-label="第4讲：FPGA数字接口设计" iconsizing="both"><!---->第4讲：FPGA数字接口设计<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter5.html" aria-label="第5讲：系统级设计技术" iconsizing="both"><!---->第5讲：系统级设计技术<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter6.html" aria-label="第6讲：设计优化技术" iconsizing="both"><!---->第6讲：设计优化技术<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter7.html" aria-label="第7讲：FPGA调试与测试技术深度解析" iconsizing="both"><!---->第7讲：FPGA调试与测试技术深度解析<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter8.html" aria-label="第8讲：前沿技术专题" iconsizing="both"><!---->第8讲：前沿技术专题<!----></a></li></ul></section></li><li><section class="vp-sidebar-group"><button class="vp-sidebar-header clickable" type="button"><!----><span class="vp-sidebar-title">FPGA系统设计实验教程</span><span class="vp-arrow end"></span></button><!----></section></li></ul><!----></aside><!--[--><main id="main-content" class="vp-page"><!--[--><!----><!----><nav class="vp-breadcrumb disable"></nav><div class="vp-page-title"><h1><!---->第1讲：FPGA与CPLD架构基础</h1><div class="page-info"><span class="page-author-info" aria-label="作者🖊" data-balloon-pos="up"><svg xmlns="http://www.w3.org/2000/svg" class="icon author-icon" viewBox="0 0 1024 1024" fill="currentColor" aria-label="author icon" name="author"><path d="M649.6 633.6c86.4-48 147.2-144 147.2-249.6 0-160-128-288-288-288s-288 128-288 288c0 108.8 57.6 201.6 147.2 249.6-121.6 48-214.4 153.6-240 288-3.2 9.6 0 19.2 6.4 25.6 3.2 9.6 12.8 12.8 22.4 12.8h704c9.6 0 19.2-3.2 25.6-12.8 6.4-6.4 9.6-16 6.4-25.6-25.6-134.4-121.6-240-243.2-288z"></path></svg><span><span class="page-author-item">周贤中</span></span><span property="author" content="周贤中"></span></span><!----><span class="page-date-info" aria-label="写作日期📅" data-balloon-pos="up"><svg xmlns="http://www.w3.org/2000/svg" class="icon calendar-icon" viewBox="0 0 1024 1024" fill="currentColor" aria-label="calendar icon" name="calendar"><path d="M716.4 110.137c0-18.753-14.72-33.473-33.472-33.473-18.753 0-33.473 14.72-33.473 33.473v33.473h66.993v-33.473zm-334.87 0c0-18.753-14.72-33.473-33.473-33.473s-33.52 14.72-33.52 33.473v33.473h66.993v-33.473zm468.81 33.52H716.4v100.465c0 18.753-14.72 33.473-33.472 33.473a33.145 33.145 0 01-33.473-33.473V143.657H381.53v100.465c0 18.753-14.72 33.473-33.473 33.473a33.145 33.145 0 01-33.473-33.473V143.657H180.6A134.314 134.314 0 0046.66 277.595v535.756A134.314 134.314 0 00180.6 947.289h669.74a134.36 134.36 0 00133.94-133.938V277.595a134.314 134.314 0 00-133.94-133.938zm33.473 267.877H147.126a33.145 33.145 0 01-33.473-33.473c0-18.752 14.72-33.473 33.473-33.473h736.687c18.752 0 33.472 14.72 33.472 33.473a33.145 33.145 0 01-33.472 33.473z"></path></svg><span data-allow-mismatch="text">2025年3月30日</span><meta property="datePublished" content="2025-03-30T00:00:00.000Z"></span><!----><span class="page-reading-time-info" aria-label="阅读时间⌛" data-balloon-pos="up"><svg xmlns="http://www.w3.org/2000/svg" class="icon timer-icon" viewBox="0 0 1024 1024" fill="currentColor" aria-label="timer icon" name="timer"><path d="M799.387 122.15c4.402-2.978 7.38-7.897 7.38-13.463v-1.165c0-8.933-7.38-16.312-16.312-16.312H256.33c-8.933 0-16.311 7.38-16.311 16.312v1.165c0 5.825 2.977 10.874 7.637 13.592 4.143 194.44 97.22 354.963 220.201 392.763-122.204 37.542-214.893 196.511-220.2 389.397-4.661 5.049-7.638 11.651-7.638 19.03v5.825h566.49v-5.825c0-7.379-2.849-13.981-7.509-18.9-5.049-193.016-97.867-351.985-220.2-389.527 123.24-37.67 216.446-198.453 220.588-392.892zM531.16 450.445v352.632c117.674 1.553 211.787 40.778 211.787 88.676H304.097c0-48.286 95.149-87.382 213.728-88.676V450.445c-93.077-3.107-167.901-81.297-167.901-177.093 0-8.803 6.99-15.793 15.793-15.793 8.803 0 15.794 6.99 15.794 15.793 0 80.261 63.69 145.635 142.01 145.635s142.011-65.374 142.011-145.635c0-8.803 6.99-15.793 15.794-15.793s15.793 6.99 15.793 15.793c0 95.019-73.789 172.82-165.96 177.093z"></path></svg><span>大约 34 分钟</span><meta property="timeRequired" content="PT34M"></span><!----><!----></div><hr></div><div class="vp-toc-placeholder"><aside id="toc" vp-toc><!----><!--[--><div class="vp-toc-header">此页内容<button type="button" class="print-button" title="打印"><svg xmlns="http://www.w3.org/2000/svg" class="icon print-icon" viewBox="0 0 1024 1024" fill="currentColor" aria-label="print icon" name="print"><path d="M819.2 364.8h-44.8V128c0-17.067-14.933-32-32-32H281.6c-17.067 0-32 14.933-32 32v236.8h-44.8C145.067 364.8 96 413.867 96 473.6v192c0 59.733 49.067 108.8 108.8 108.8h44.8V896c0 17.067 14.933 32 32 32h460.8c17.067 0 32-14.933 32-32V774.4h44.8c59.733 0 108.8-49.067 108.8-108.8v-192c0-59.733-49.067-108.8-108.8-108.8zM313.6 160h396.8v204.8H313.6V160zm396.8 704H313.6V620.8h396.8V864zM864 665.6c0 25.6-19.2 44.8-44.8 44.8h-44.8V588.8c0-17.067-14.933-32-32-32H281.6c-17.067 0-32 14.933-32 32v121.6h-44.8c-25.6 0-44.8-19.2-44.8-44.8v-192c0-25.6 19.2-44.8 44.8-44.8h614.4c25.6 0 44.8 19.2 44.8 44.8v192z"></path></svg></button><div class="arrow end"></div></div><div class="vp-toc-wrapper"><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#基本概念">基本概念</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#可编程逻辑器件发展历史">可编程逻辑器件发展历史</a></li><li><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#可编程逻辑器件-fpds-的发展与分类">可编程逻辑器件（FPDs）的发展与分类</a></li><!----><!--]--></ul></li><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#可编程逻辑器件典型工艺">可编程逻辑器件典型工艺</a></li><li><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#反熔丝技术概述">反熔丝技术概述</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#prom、eprom和eeprom工艺">PROM、EPROM和EEPROM工艺</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#可编程逻辑器件工艺总结">可编程逻辑器件工艺总结</a></li><!----><!--]--></ul></li><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#cpld原理及结构">CPLD原理及结构</a></li><li><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#复杂可编程逻辑器件-cpld-概述">复杂可编程逻辑器件（CPLD）概述</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#altera-cplds">Altera CPLDs</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#amd-mach-系列-cpld">AMD Mach 系列 CPLD</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#lattice-cplds">Lattice CPLDs</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#cypress-cplds">Cypress CPLDs</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#xilinx-xc7000-cplds">Xilinx XC7000 CPLDs</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#cpld-的应用">CPLD 的应用</a></li><!----><!--]--></ul></li><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#fpga">FPGA</a></li><li><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#xilinx-基于-sram-的-fpga">Xilinx 基于 SRAM 的 FPGA</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#xilinx-artix-7-xc7a35t-fpga-的布局">Xilinx Artix-7 XC7A35T FPGA 的布局</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#可配置逻辑块-clb">可配置逻辑块（CLB）</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#互连资源">互连资源</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#块-ram">块 RAM</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#dsp-切片">DSP 切片</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#时钟管理">时钟管理</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#altera-flex-8000">Altera FLEX 8000</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#xadc-模块">XADC 模块</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#高速串行-i-o-收发器">高速串行 I/O 收发器</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#fpga-的应用">FPGA 的应用</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#基于-fpga-的数字系统设计哲学">基于 FPGA 的数字系统设计哲学</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#使用-fpga-时的思考方式">使用 FPGA 时的思考方式</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#fpga-的优缺点">FPGA 的优缺点</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#fpga-的用途">FPGA 的用途</a></li><!----><!--]--></ul></li><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#fpga与cpld的主要区别有">FPGA与CPLD的主要区别有</a></li><li><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#选型建议">选型建议</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#习题">习题</a></li><!----><!--]--></ul></li><!--]--></ul><div class="vp-toc-marker" style="top:-1.7rem;"></div></div><!--]--><!----></aside></div><!----><div class="theme-hope-content" vp-content><!-- # FPGA与CPLD架构基础 --><p>这一章主要对当前市场上可编程逻辑器件的架构进行了系统性的综述和讲解。 首先，我们定义了该领域的相关术语，并阐述了可编程逻辑器件近年来的发展历程。 随后，我们重点介绍复杂可编程逻辑器件（CPLDs）以及现场可编程门阵列（FPGAs）的基本架构。接下来，我们详细介绍了所有主流商用芯片的架构，并为每种类型的器件提供了实际应用案例。</p><h2 id="基本概念" tabindex="-1"><a class="header-anchor" href="#基本概念"><span>基本概念</span></a></h2><ul><li><p><strong>FPGA</strong>（Field-Programmable Gate Array）<br> 基于查找表（LUT）结构的可编程逻辑器件，支持高密度逻辑资源、复杂时序设计和大规模并行处理。</p></li><li><p><strong>CPLD</strong>（Complex Programmable Logic Device）<br> 基于乘积项（Product-Term）结构的可编程逻辑器件，适合简单逻辑控制和组合电路设计。</p></li></ul><hr><h2 id="可编程逻辑器件发展历史" tabindex="-1"><a class="header-anchor" href="#可编程逻辑器件发展历史"><span>可编程逻辑器件发展历史</span></a></h2><h3 id="可编程逻辑器件-fpds-的发展与分类" tabindex="-1"><a class="header-anchor" href="#可编程逻辑器件-fpds-的发展与分类"><span>可编程逻辑器件（FPDs）的发展与分类</span></a></h3><h4 id="早期可编程逻辑器件" tabindex="-1"><a class="header-anchor" href="#早期可编程逻辑器件"><span>早期可编程逻辑器件</span></a></h4><h5 id="programmable-read-only-memory-prom" tabindex="-1"><a class="header-anchor" href="#programmable-read-only-memory-prom"><span><strong>Programmable Read-Only Memory (PROM)</strong>:</span></a></h5><ul><li>这是第一种能够实现逻辑电路的用户可编程芯片。</li><li>地址线可用作逻辑电路输入，数据线可用作输出。</li><li>缺点: <ul><li>逻辑函数通常只需要较少的乘积项，而 PROM 的地址输入具有完整的译码器。</li><li>这种架构在实现逻辑电路时效率较低，因此在实践中很少用于该目的。</li></ul></li></ul><hr><h5 id="field-programmable-logic-array-fpla-pla" tabindex="-1"><a class="header-anchor" href="#field-programmable-logic-array-fpla-pla"><span><strong>Field-Programmable Logic Array (FPLA) / PLA</strong>:</span></a></h5><ul><li>这是后来专门为实现逻辑电路而设计的第一个器件。</li><li>PLA 由两级逻辑门组成： <ul><li>可编程的“线与”与门平面。</li><li>可编程的“线或”或门平面。</li></ul></li><li>任何输入（或其补码）都可以在与门平面进行与操作，每个与门输出可以对应输入的任何乘积项。</li><li>每个或门输出可以配置为与门输出的逻辑和。</li><li>优点: <ul><li>非常适合实现积之和形式的逻辑函数。</li><li>与门和或门都可以有多个输入，具有较高的灵活性。</li></ul></li><li>缺点: <ul><li>制造成本高。</li><li>速度性能较差，因为可编程逻辑平面难以制造且引入了显著的传播延迟。</li></ul></li></ul><hr><h5 id="programmable-array-logic-pal" tabindex="-1"><a class="header-anchor" href="#programmable-array-logic-pal"><span><strong>Programmable Array Logic (PAL)</strong>:</span></a></h5><ul><li>为克服 PLA 的缺点，PAL 被开发出来。</li><li>结构: <ul><li>仅包含一个可编程的“线与”与门平面，后接固定的或门。</li><li>为了弥补或门固定的局限性，产生了多种 PAL 变体，具有不同的输入输出数量和或门大小。</li></ul></li><li>特点: <ul><li>通常包含连接到或门输出的触发器，以实现时序电路。</li><li>对数字硬件设计产生了深远影响，并为更复杂的架构奠定了基础。</li></ul></li></ul><p><img src="/FPGA-course/assets/PAL-Cc3i8idd.jpeg" alt="Structure of a PAL."><br><strong>图1：PAL（可编程阵列逻辑）结构示意图</strong></p><hr><h4 id="简单可编程逻辑器件-splds" tabindex="-1"><a class="header-anchor" href="#简单可编程逻辑器件-splds"><span>简单可编程逻辑器件（SPLDs）</span></a></h4><ul><li>包括 PLA、PAL 和类似 PAL 的器件。</li><li>主要特点: <ul><li>低成本。</li><li>极高的引脚到引脚速度性能。</li></ul></li></ul><h4 id="复杂可编程逻辑器件-cplds" tabindex="-1"><a class="header-anchor" href="#复杂可编程逻辑器件-cplds"><span>复杂可编程逻辑器件（CPLDs）</span></a></h4><ul><li>随着技术进步，SPLD 的容量限制使得 CPLD 应运而生。</li><li>结构: <ul><li>将多个 SPLD 集成到单个芯片上，并通过可编程互连将它们连接起来。</li></ul></li><li>发展: <ul><li>由 Altera 首创，推出 Classic EPLDs、MAX 5000、MAX 7000 和 MAX 9000 系列。</li></ul></li><li>逻辑容量: <ul><li>相当于约 50 个典型 SPLD 器件，但难以扩展到更高密度。</li></ul></li></ul><hr><h4 id="可编程门阵列-fpgas" tabindex="-1"><a class="header-anchor" href="#可编程门阵列-fpgas"><span>可编程门阵列（FPGAs）</span></a></h4><ol><li><p><strong>Mask-Programmable Gate Arrays (MPGAs)</strong>:</p><ul><li>传统门阵列，由预制的晶体管阵列组成，通过定制金属互连实现用户逻辑电路。</li><li>缺点: <ul><li>定制化涉及高昂的设置成本和较长的制造时间。</li></ul></li></ul></li><li><p><strong>Field-Programmable Gate Arrays (FPGAs)</strong>:</p><ul><li>类似于 MPGA，但配置由最终用户通过编程完成。</li><li>结构: <ul><li>由未指定的电路元件（称为逻辑块）和互连资源组成。</li></ul></li><li>优势:</li></ul></li></ol><p><img src="/FPGA-course/assets/FPGA-3Bvw4jR3.jpeg" alt="FPGA结构图"><strong>图2：</strong> <em>FPGA结构图.</em></p><hr><h4 id="pld-分类与逻辑容量" tabindex="-1"><a class="header-anchor" href="#pld-分类与逻辑容量"><span>PLD 分类与逻辑容量</span></a></h4><ul><li><strong>SPLDs</strong>: <ul><li>容量最低，适合简单逻辑应用。</li></ul></li><li><strong>CPLDs</strong>: <ul><li>中等容量，适合中等复杂度设计。</li></ul></li><li><strong>FPGAs</strong>: <ul><li>最高容量，适合复杂逻辑设计。</li></ul></li><li>选择依据: <ul><li>根据应用所需的逻辑容量。</li></ul></li></ul><hr><h4 id="其他特殊用途器件" tabindex="-1"><a class="header-anchor" href="#其他特殊用途器件"><span>其他特殊用途器件</span></a></h4><ul><li>针对特定应用（如状态机、模拟门阵列、大规模互连问题）优化的器件。</li><li>由于应用范围有限，此处不做详述。</li></ul><h2 id="可编程逻辑器件典型工艺" tabindex="-1"><a class="header-anchor" href="#可编程逻辑器件典型工艺"><span>可编程逻辑器件典型工艺</span></a></h2><h3 id="反熔丝技术概述" tabindex="-1"><a class="header-anchor" href="#反熔丝技术概述"><span>反熔丝技术概述</span></a></h3><h4 id="起源与发展" tabindex="-1"><a class="header-anchor" href="#起源与发展"><span><strong>起源与发展</strong>:</span></a></h4><ul><li>该项目由美国斯坦福大学发明。</li><li>第一种开发出来的用户可编程开关是 <strong>熔丝</strong>，广泛应用于可编程逻辑阵列（PLA）中。</li><li>由 <strong>Actel</strong> 公司开发，该公司后被 <strong>Microsemi</strong> 公司收购，而 <strong>Microsemi</strong> 公司又被 <strong>Microchip</strong> 公司收购。<img src="/FPGA-course/assets/antifuse-CUKsUJZa.jpeg" alt="Actel反熔丝结构."></li></ul><h4 id="反熔丝基础特性" tabindex="-1"><a class="header-anchor" href="#反熔丝基础特性"><span><strong>反熔丝基础特性</strong>:</span></a></h4><ul><li>在初始状态下是开路的。</li><li>只有在编程后才会呈现低电阻特性。</li><li>适用于FPGA，可通过改进的CMOS技术实现。</li></ul><hr><h4 id="技术实现" tabindex="-1"><a class="header-anchor" href="#技术实现"><span><strong>技术实现</strong>:</span></a></h4><ul><li><p><strong>PLICE结构</strong>（由Actel公司开发）^[E. Hamdy et al, &quot;Dielectric-based antifuse for logic and memory ICs,&quot; IEEE International Electron Devices Meeting Technical Digest, pp. 786 - 789, 1988.] :</p><ul><li>位于两条互连导线之间。</li><li>由三层结构组成： <ul><li>顶层和底层为导体（多晶硅和n+扩散层）。</li><li>中间层为绝缘体（ONO，氧化物-氮化物-氧化物）。</li></ul></li><li>未编程状态：绝缘体隔离顶层和底层。</li><li>编程状态：绝缘体转变为低电阻连接。</li></ul></li><li><p><strong>其他反熔丝结构</strong>^[J. Birkner et al, &quot;A very-high-speed field-programmable gate array using metal-tometal antifuse programmable elements,&quot; Microelectronics Journal, v. 23, pp. 561-568]:</p><ul><li>采用金属作为导体。</li><li>中间层为非晶硅。</li></ul></li></ul><hr><h4 id="plice反熔丝的特性与应用" tabindex="-1"><a class="header-anchor" href="#plice反熔丝的特性与应用"><span>PLICE反熔丝的特性与应用</span></a></h4><ul><li><p><strong>尺寸与电气性能优势</strong>:</p><ul><li>反熔丝足够小，可以适应通道布线轨迹的宽度，<strong>PLICE</strong> 反熔丝在尺寸和电气性能方面具有关键优势。</li><li>这意味着反熔丝本身基本上不会产生芯片尺寸开销。</li></ul></li><li><p><strong>架构突破</strong>:</p><ul><li><strong>PLICE</strong> 反熔丝的小尺寸和低延迟特性，使得 <strong>Actel</strong> 在以下两个关键架构上取得突破： <ul><li>提供丰富的布线资源，同时保持非常小的芯片尺寸。</li><li>提供高度灵活、高度精细的架构（如小的逻辑块）。</li></ul></li></ul></li><li><p><strong>一次性编程特性</strong>:</p><ul><li>采用这种工艺的可编程逻辑器件（PLD）一旦编程后，其内部连接关系将永久固化，无法再修改。</li><li>由于是一次性器件，一旦编程失败或设计出现缺陷，整个器件将报废，必须重新采购新的器件。</li><li>这导致设计成本较高。</li></ul></li><li><p><strong>抗干扰与保密性能</strong>:</p><ul><li>采用这种工艺的 PLD 具有优异的抗干扰性能和保密性能。</li><li>由于整个设计已经被固化到芯片内，破解芯片内的设计结构异常困难。</li></ul></li></ul><hr><h3 id="prom、eprom和eeprom工艺" tabindex="-1"><a class="header-anchor" href="#prom、eprom和eeprom工艺"><span>PROM、EPROM和EEPROM工艺</span></a></h3><p><strong>可编程只读存储器</strong>（<strong>Programmable Read Only Memory</strong>，<strong>PROM</strong>）是一种可编程逻辑器件。</p><p><strong>PROM</strong> 内部由固定的逻辑与阵列和可编程的逻辑或阵列构成。</p><p>当使用 <strong>PROM</strong> 时，可以通过最小项求和的方式实现布尔逻辑函数功能</p><ul><li>浮栅晶体管类似于 EPROM 和 EEPROM 中使用的晶体管。</li><li>在 CPLD 中，浮栅晶体管被用作可编程开关，并广泛应用于许多 SPLD 中。</li><li>实现方式: <ul><li>将晶体管放置在两条导线之间，以便实现线与（wired-AND）功能。</li><li>示例: <ul><li>图3展示了 EPROM 晶体管在 CPLD 的与门平面中的连接方式。</li><li>如果某个输入是相应乘积项的一部分，则该输入可以通过 EPROM 晶体管将与产品线驱逻辑电平“0”。</li><li>对于不参与乘积项的输入，相应的 EPROM 晶体管被编程为永久关闭。</li></ul></li></ul></li><li>EEPROM 器件的工作方式与此类似。</li></ul><p><img src="/FPGA-course/assets/EPROM-DJEOKuOD.jpeg" alt="EPROM Programmable Switches"></p><p><strong>图3：</strong> <em>EPROM可编程开关结构图.</em></p><hr><h4 id="sram" tabindex="-1"><a class="header-anchor" href="#sram"><span>SRAM</span></a></h4><p><strong>Xilinx</strong> 公司（被 <strong>AMD</strong> 公司收购）和 <strong>Altera</strong> 公司（被 <strong>Intel</strong> 公司收购）的绝大多数 <strong>FPGA</strong> 采用 <strong>SRAM</strong> 工艺。</p><ul><li><p><strong>SRAM 和反熔丝</strong>:</p><ul><li>尽管 EPROM 或 EEPROM 技术理论上也适用于 FPGA，但目前商用 FPGA 产品主要基于 SRAM 或反熔丝技术。</li></ul></li><li><p><strong>SRAM 单元的应用</strong>:</p><ul><li>用于控制传输晶体管（pass-transistor）开关的栅极节点。</li><li>用于控制多路复用器（multiplexer）的选择线，从而驱动逻辑块输入。</li></ul></li></ul><p><img src="/FPGA-course/assets/SRAM-DdAV5sJ5.jpeg" alt="SRAM-controlled Programmable Switches"></p><p><strong>图4：</strong> <em>SRAM可编程开关.</em></p><ul><li><p><strong>示例连接</strong>:</p><ul><li>图5展示了一个逻辑块（由左上角的与门表示）通过两个传输晶体管开关和一个多路复用器连接到另一个逻辑块的过程。</li><li>所有这些开关和多路复用器都由 SRAM 单元控制。</li></ul></li><li><p><strong>FPGA 的实现方式</strong>:</p><ul><li>FPGA 是否使用传输晶体管、多路复用器或两者结合，取决于具体产品的设计。</li></ul></li><li><p>只读存储器（Read Only Memory，ROM）采用掩膜工艺，它属于非易失性存储器。</p></li><li><p>当系统断电后，信息仍然保留在 ROM 内的存储单元中。</p><ul><li>用户可以从掩膜器件中读取信息，但是不能往 ROM 中写入任何信息。</li><li>ROM 单元保存了行和列数据，形成一个阵列，每一列有负载电阻使其保持逻辑 1，每个行列的交叉有一个关联晶体管和一个掩膜连接。</li></ul></li></ul><hr><p>在采用 SRAM 工艺的 FPGA 中，SRAM 单元主要实现以下三个任务，包括：</p><ul><li>作为查找表（Look-Up Table，LUT）实现逻辑（用作真值表）。</li><li>用作嵌入式块存储器资源（比如缓冲区存储）。</li><li>用于控制布线和配置开关。</li></ul><hr><ul><li><p>采用这种工艺的 PLD 优势主要体现在：</p><ul><li>易于修改（甚至可以动态可重配置）。 <ul><li>设计者可以对 PLD 进行反复修改和编程。</li></ul></li><li>较好的密度。</li><li>跟踪最新的 SRAM 技术（比逻辑技术更快）。</li><li>灵活，实现结构更好。 <ul><li>不但适用于有限自动状态机，同时也适用于算术电路。</li></ul></li></ul></li><li><p>采用这种工艺的 PLD 的劣势在于：</p><ul><li>采用这种工艺的 PLD 属于易失性器件。 <ul><li>只要系统正常供电，器件配置信息就不会丢失；一旦断电，保存在 FPGA 内的配置信息将丢失。</li><li>在使用 SRAM 工艺的 FPGA 进行数字系统设计时，需要在 FPGA 的外部连接一个存储器芯片来保存器件配置信息的原因。</li></ul></li><li>通常具有较大的功耗。</li></ul></li></ul><hr><h4 id="sram编程技术总结" tabindex="-1"><a class="header-anchor" href="#sram编程技术总结"><span>SRAM编程技术总结</span></a></h4><ul><li><strong>存储机制</strong>：6晶体管单元存储配置位</li><li><strong>技术特征</strong>： <ul><li>支持无限次擦写（&gt;10^15次）</li><li>静态功耗约0.5μW/bit</li><li>与标准CMOS工艺兼容</li></ul></li><li><strong>缺点</strong>： <ul><li>存储数据需要消耗大量的硅片面积，且断电后数据信息丢失。</li></ul></li></ul><hr><h4 id="flash工艺" tabindex="-1"><a class="header-anchor" href="#flash工艺"><span>FLASH工艺</span></a></h4><p><img src="/FPGA-course/assets/flash-CTINj03Y.png" alt="flash"><strong>图4：</strong> <em>flash器件结构图</em></p><ul><li>真正的基于FLASH工艺的FPGA不应与内部带有FLASH存储器的FPGA类型混淆。</li><li>具有内部FLASH存储器的基于SRAM的FPGA仅在启动期间使用FLASH存储器将数据加载到SRAM配置单元。</li><li>真正基于FLASH工艺的FPGA使用FLASH作为配置存储的主要资源，并且不需要SRAM。</li><li>功耗低。</li><li>对辐射效应更宽容。</li></ul><h4 id="采用flash工艺的pld" tabindex="-1"><a class="header-anchor" href="#采用flash工艺的pld"><span>采用FLASH工艺的PLD</span></a></h4><ul><li><p><strong>特性</strong>:</p><ul><li>具有多次可重复编程的能力。</li><li>非易失性：断电后，器件配置信息仍保存在PLD内。</li></ul></li><li><p><strong>结构</strong>:</p><ul><li>FLASH可采用多种结构，与EPROM单元类似，具有一个浮置栅晶体管单元和EEPROM器件的薄氧化层特性。</li></ul></li></ul><hr><h4 id="flash编程技术总结" tabindex="-1"><a class="header-anchor" href="#flash编程技术总结"><span>Flash编程技术总结</span></a></h4><ul><li><p><strong>存储机制</strong>:</p><ul><li>浮栅晶体管电荷存储</li></ul></li><li><p><strong>技术特征</strong>:</p><ul><li>✓ 非易失性存储</li><li>✓ 单元密度较SRAM提升40%</li><li>✓ 耐受10^4-10^5次编程周期</li></ul></li></ul><hr><h3 id="可编程逻辑器件工艺总结" tabindex="-1"><a class="header-anchor" href="#可编程逻辑器件工艺总结"><span>可编程逻辑器件工艺总结</span></a></h3><ul><li><p><strong>熔丝 (Fuse)</strong>:</p><ul><li><strong>可重复编程</strong>: 否</li><li><strong>易失性</strong>: 否</li><li><strong>技术</strong>: 双极型</li></ul></li><li><p><strong>EPROM</strong>:</p><ul><li><strong>可重复编程</strong>: 是（需移出电路）</li><li><strong>易失性</strong>: 否</li><li><strong>技术</strong>: UVCMOS</li></ul></li><li><p><strong>EEPROM</strong>:</p><ul><li><strong>可重复编程</strong>: 是（可在电路内）</li><li><strong>易失性</strong>: 否</li><li><strong>技术</strong>: EECMOS</li></ul></li><li><p><strong>SRAM</strong>:</p><ul><li><strong>可重复编程</strong>: 是（可在电路内）</li><li><strong>易失性</strong>: 是</li><li><strong>技术</strong>: CMOS</li></ul></li><li><p><strong>反熔丝 (Antifuse)</strong>:</p><ul><li><strong>可重复编程</strong>: 否</li><li><strong>易失性</strong>: 否</li><li><strong>技术</strong>: CMOS+</li></ul></li></ul><hr><h2 id="cpld原理及结构" tabindex="-1"><a class="header-anchor" href="#cpld原理及结构"><span>CPLD原理及结构</span></a></h2><h3 id="复杂可编程逻辑器件-cpld-概述" tabindex="-1"><a class="header-anchor" href="#复杂可编程逻辑器件-cpld-概述"><span>复杂可编程逻辑器件（CPLD）概述</span></a></h3><ul><li><p><strong>结构</strong>:</p><ul><li>CPLD 由多个类似 SPLD 的块集成在单个芯片上组成。</li><li>与 SPLD 相比，CPLD 更加复杂，甚至在其基本类似 SPLD 的块级别也是如此。</li></ul></li><li><p><strong>讨论重点</strong>:</p><ul><li><strong>商用产品概述</strong>: <ul><li>首先对市场上的商用 CPLD 产品进行详细讨论。</li></ul></li><li><strong>适用应用</strong>: <ul><li>探讨 CPLD 最适合的应用类型。</li></ul></li><li><strong>产品比较</strong>: <ul><li>提供足够的细节，便于比较各种竞争产品。</li><li>特别关注使用更广泛的器件。</li></ul></li></ul></li></ul><hr><h3 id="altera-cplds" tabindex="-1"><a class="header-anchor" href="#altera-cplds"><span><strong>Altera CPLDs</strong></span></a></h3><ul><li><p><strong>产品系列</strong>:</p><ul><li>Altera 开发了三类属于 CPLD 的芯片系列：MAX 5000、MAX 7000 和 MAX 9000。</li><li><strong>MAX 7000 系列</strong>: <ul><li>广泛使用，提供先进的逻辑容量和速度性能。</li><li>是讨论的重点。</li></ul></li><li><strong>MAX 5000 系列</strong>: <ul><li>代表了一种较旧的技术，提供成本效益高的解决方案。</li></ul></li><li><strong>MAX 9000 系列</strong>: <ul><li>与 MAX 7000 类似，但提供更高的逻辑容量（业界最高）。</li></ul></li></ul></li><li><p><strong>MAX 7000 系列架构</strong>:</p><ul><li>如图8所示，由以下部分组成： <ul><li><strong>Logic Array Blocks (LABs)</strong>: 逻辑阵列块。</li><li><strong>Programmable Interconnect Array (PIA)</strong>: 可编程互连阵列，能够连接任何 LAB 的输入或输出。</li></ul></li><li>芯片的输入和输出直接连接到 PIA 和 LABs。</li><li>LAB 可以被视为一种复杂的 SPLD 结构，因此整个芯片可以看作是一个 SPLD 阵列。</li><li><strong>编程技术</strong>: <ul><li>MAX 7000 器件基于 EPROM 和 EEPROM 技术。</li><li>1996 年，Altera 发布了 7000S 系列，支持“电路内”可重复编程。</li></ul></li></ul></li><li><p><strong>LAB 结构</strong>:</p><p><img src="/FPGA-course/assets/MAX7000-DYIVHQCD.jpeg" alt="Altera MAX 7000"></p><p><strong>图5：</strong> <em>Altera MAX7000的逻辑阵列模块（Logic Array Block，LAB).</em></p><p><img src="/FPGA-course/assets/MAX7000Macrocell-C6S_Oe_n.jpeg" alt="MAX 7000 Macrocell"></p><p><strong>图6：</strong> <em>MAX7000宏单元.</em></p><ul><li>如图5所示，每个 LAB 由两组八个<strong>宏单元</strong>组成（如图10所示）。</li><li><strong>宏单元</strong>: <ul><li>包含一组可编程乘积项（与门平面的一部分），驱动或门和触发器。</li><li>触发器可配置为 D 型、JK、T、SR 或透明。</li></ul></li><li><strong>或门输入</strong>: <ul><li>或门的输入数量可变，可以来自宏单元内的最多五个乘积项，还可以从同一 LAB 内的其他宏单元引入最多15个额外的乘积项。</li><li>这种灵活性使得 MAX 7000 系列在芯片面积利用上更加高效。</li></ul></li></ul></li></ul><h3 id="amd-mach-系列-cpld" tabindex="-1"><a class="header-anchor" href="#amd-mach-系列-cpld"><span><strong>AMD Mach 系列 CPLD</strong></span></a></h3><ul><li><p><strong>产品系列</strong>:</p><ul><li>AMD 提供五个子系列的 CPLD，称为 Mach 1 到 Mach 5。</li><li>每个 Mach 器件由多个类似 PAL 的块组成： <ul><li><strong>Mach 1 和 Mach 2</strong>: 由优化的 22V16 PAL 构成。</li><li><strong>Mach 3 和 Mach 4</strong>: 由多个优化的 34V16 PAL 构成。</li><li><strong>Mach 5</strong>: 结构类似，但提供增强的速度性能。</li></ul></li><li><strong>编程技术</strong>: 所有 Mach 芯片都基于 EEPROM 技术。</li><li><strong>产品范围</strong>: 五个子系列提供了广泛的选择，从小型、低成本的芯片到大型、先进的芯片。</li><li><strong>讨论重点</strong>: Mach 4 系列，因为它代表了 Mach 家族中最先进的产品。</li></ul></li><li><p><strong>Mach 4 架构</strong>:</p><ul><li>如图7所示，Mach 4 芯片由多个 34V16 类似 PAL 的块组成，并通过中央交换矩阵（Central Switch Matrix）互连。</li><li><strong>芯片规模</strong>: 从 6 到 16 个 PAL 块不等，对应的等效门数约为 2000 到 5000。</li><li><strong>编程方式</strong>: 支持电路内编程。</li><li><strong>互连方式</strong>: 所有 PAL 块之间的连接（包括块内部连接）都通过中央交换矩阵进行。</li><li><strong>延迟特性</strong>: 由于所有连接都通过相同的路径，Mach 4 实现的电路时序延迟是可预测的。</li></ul></li></ul><p><img src="/FPGA-course/assets/MAch4-CcJibf-M.jpeg" alt="Structure of AMD Mach 4 CPLDs"><strong>图7</strong> <em>AMD Mach 4 CPLD结构.</em></p><ul><li><strong>Mach 4 PAL 块结构</strong>: <ul><li>每个类似 PAL 的块具有 16 个输出和 34 个输入（其中 16 个为反馈输出），相当于一个 34V16 PAL。</li><li><strong>关键改进</strong>: <ol><li><strong>乘积项分配器（Product Term Allocator）</strong>: 位于与门平面和宏单元之间，负责将与门平面的乘积项分配给需要的或门。</li><li><strong>输出交换矩阵（Output Switch Matrix）</strong>: 位于或门和 I/O 引脚之间，允许任何宏单元输出驱动连接到 PAL 块的任何 I/O 引脚。</li></ol></li><li><strong>灵活性</strong>: <ul><li>乘积项分配器使得与门平面的乘积项可以在或门之间灵活共享。</li><li>输出交换矩阵增强了引脚分配的灵活性。</li></ul></li><li><strong>优点</strong>: 系统内编程和高灵活性使得硬件设计变更更加容易。</li></ul></li></ul><h3 id="lattice-cplds" tabindex="-1"><a class="header-anchor" href="#lattice-cplds"><span><strong>Lattice CPLDs</strong></span></a></h3><ul><li><p><strong>产品系列</strong>:</p><ul><li>Lattice 提供完整的 CPLD 产品线，主要包括两类产品： <ul><li><strong>pLSI</strong>: 三个系列的 EEPROM 型 CPLD。</li><li><strong>ispLSI</strong>: 与 pLSI 相同，但支持系统内编程（in-system programmable）。</li></ul></li><li><strong>产品家族</strong>: <ul><li>每个系列（pLSI 和 ispLSI）都提供三种不同逻辑容量和速度性能的产品。</li></ul></li></ul></li><li><p><strong>1000 系列</strong>:</p><ul><li><strong>逻辑容量</strong>: 约 1200 到 4000 门。</li><li><strong>引脚到引脚延迟</strong>: 10 纳秒。</li><li><strong>结构</strong>: <ul><li>由多个类似 SPLD 的块组成，通过全局路由池（Global Routing Pool, GRP）连接。</li></ul></li></ul></li><li><p><strong>2000 系列</strong>:</p><ul><li><strong>逻辑容量</strong>: 600 到 2000 门。</li><li><strong>特点</strong>: <ul><li>宏单元与 I/O 引脚的比率更高。</li><li>速度性能优于 1000 系列。</li></ul></li><li><strong>引脚到引脚延迟</strong>: 5.5 纳秒，提供业界领先的速度。</li></ul></li><li><p><strong>3000 系列</strong>:</p><ul><li><strong>逻辑容量</strong>: 高达 5000 门。</li><li><strong>引脚到引脚延迟</strong>: 约 10-15 纳秒。</li><li><strong>功能</strong>: <ul><li>与 AMD Mach 4 相似。</li><li>提供额外的增强功能，支持 JTAG 边界扫描等现代设计风格。</li></ul></li></ul></li><li><p><strong>Lattice pLSI/ispLSI 结构</strong>:</p><ul><li>如图8所示，芯片外边缘是双向 I/O，直接连接到<strong>通用逻辑块（Generic Logic Blocks, GLBs）<strong>和</strong>全局路由池（GRP）</strong>。</li><li><strong>GLBs</strong>: <ul><li>类似 PAL 的小块，包含与门平面、乘积项分配器和宏单元。</li></ul></li><li><strong>GRP</strong>: <ul><li>一组跨越整个芯片的导线，用于连接 GLB 的输入和输出。</li><li>所有互连都通过 GRP 进行，因此Lattice芯片的时序完全可预测，类似于 AMD Mach 器件。</li></ul></li></ul></li></ul><p><img src="/FPGA-course/assets/lattice-1qf42i5Y.jpeg" alt="lattice"><strong>图8：</strong> <em>Lattice (i)PLSI架构图.</em></p><hr><h3 id="cypress-cplds" tabindex="-1"><a class="header-anchor" href="#cypress-cplds"><span><strong>Cypress CPLDs</strong></span></a></h3><ul><li><p><strong>技术基础</strong>:</p><ul><li>Cypress 最近开发了一类 CPLD 产品，称为 FLASH370，基于 FLASH EEPROM 技术。</li><li>在多个方面与 AMD 和 Lattice 的器件类似。</li></ul></li><li><p><strong>性能</strong>:</p><ul><li><strong>引脚到引脚延迟</strong>: 8.5 到 15 纳秒。</li><li><strong>编程方式</strong>: 不支持系统内编程。</li></ul></li><li><p><strong>I/O 特点</strong>:</p><ul><li>较大的芯片需要更多的 I/O，因此 FLASH370 提供了比竞争产品更多的 I/O。</li><li>宏单元数量与双向 I/O 引脚数量呈线性关系： <ul><li>最小器件：32 宏单元和 32 I/O。</li><li>最大器件：256 宏单元和 256 I/O。</li></ul></li></ul></li><li><p><strong>架构</strong>:</p><ul><li>如图9所示，FLASH370 具有典型的 CPLD 架构： <ul><li>多个类似 PAL 的块。</li><li>可编程互连矩阵（Programmable Interconnect Matrix, PIM）用于连接这些块。</li></ul></li><li><strong>PAL 块内部结构</strong>: <ul><li><strong>与门平面（AND-plane）</strong>: 驱动乘积项分配器。</li><li><strong>乘积项分配器</strong>: 将 0 到 16 个乘积项分配给每个或门（共32个）。</li><li><strong>反馈路径</strong>: 从宏单元输出到 PIM 有 32 条导线，允许宏单元被“埋入”（不驱动 I/O 引脚），同时仍可将 I/O 引脚用作输入。</li></ul></li></ul></li><li><p><strong>灵活性</strong>:</p><ul><li>CPLD 中类似 PAL 的块提供了额外灵活性，这是普通 PAL 所不具备的。</li></ul></li></ul><p><img src="/FPGA-course/assets/cypress-Go-4mtYr.jpeg" alt="rchitecture of Cypress FLASH370 CPLDs."><strong>图9</strong> <em>Cypress FLASH370 CPLD架构图.</em></p><hr><h3 id="xilinx-xc7000-cplds" tabindex="-1"><a class="header-anchor" href="#xilinx-xc7000-cplds"><span><strong>Xilinx XC7000 CPLDs</strong></span></a></h3><ul><li><p><strong>概述</strong>:</p><ul><li>Xilinx 主要生产 FPGA，但也提供一系列 CPLD，称为 XC7000，并宣布了新的 CPLD 系列 XC9500。</li><li>XC7000 系列包括两个主要家族：7200 系列和 7300 系列。</li></ul></li><li><p><strong>7200 系列</strong>:</p><ul><li><strong>来源</strong>: 最初由 Plus Logic 作为 Hiper EPLDs 推向市场。</li><li><strong>逻辑容量</strong>: 约 600 到 1500 门。</li><li><strong>速度性能</strong>: 引脚到引脚延迟约为 25 纳秒。</li><li><strong>结构</strong>: <ul><li>由多个类似 SPLD 的块组成，每个块包含 9 个宏单元。</li></ul></li><li><strong>宏单元特点</strong>: <ul><li>每个宏单元包含两个或门。</li><li>每个或门的输入连接到一个两位算术逻辑单元（ALU）。</li><li>ALU 可以生成其两个输入的任何函数，并将其输出馈送到可配置的触发器中。</li></ul></li></ul></li><li><p><strong>7300 系列</strong>:</p><ul><li><strong>特点</strong>: 是 7200 系列的增强版本。</li><li><strong>逻辑容量</strong>: 高达 3000 门（当整个系列可用时）。</li><li><strong>速度性能</strong>: 更高的速度性能。</li></ul></li><li><p><strong>XC9500 系列</strong>:</p><ul><li><strong>特点</strong>: <ul><li>支持系统内编程。</li><li>引脚到引脚延迟为 5 纳秒。</li><li>逻辑容量高达 6200 门。</li></ul></li></ul></li></ul><hr><h3 id="cpld-的应用" tabindex="-1"><a class="header-anchor" href="#cpld-的应用"><span><strong>CPLD 的应用</strong></span></a></h3><ul><li><p><strong>概述</strong>:</p><ul><li>CPLD 因其高速度和广泛的容量范围，适用于多种应用，从实现随机粘合逻辑到小型门阵列的原型设计。</li><li>目前工业中最常见的用途之一是将多个 SPLD 的设计转换为更少数量的 CPLD，这是 CPLD 市场快速增长的重要原因。</li></ul></li><li><p><strong>具体应用</strong>:</p><ul><li><strong>复杂设计实现</strong>: <ul><li>如图形控制器、LAN 控制器、UARTs、缓存控制等。</li></ul></li><li><strong>适合的电路类型</strong>: <ul><li>能够利用宽与门/或门且不需要大量触发器的电路非常适合在 CPLD 中实现。</li></ul></li></ul></li><li><p><strong>设计优势</strong>:</p><ul><li><strong>可重复编程</strong>: <ul><li>所有商用 CPLD 产品都支持重新编程，简化了设计变更。</li></ul></li><li><strong>系统内编程</strong>: <ul><li>支持在不停机的情况下重新配置硬件（例如更改通信电路的协议）。</li></ul></li></ul></li><li><p><strong>设计分区与性能预测</strong>:</p><ul><li>设计通常自然地划分为 CPLD 中类似 SPLD 的块。</li><li>这种分区的结果是比将设计分割成许多小部分并将其映射到芯片不同区域更可预测的速度性能。</li><li><strong>电路实现的预测性</strong>: <ul><li>这是 CPLD 架构最显著的优势之一。</li></ul></li></ul></li></ul><hr><h2 id="fpga" tabindex="-1"><a class="header-anchor" href="#fpga"><span><strong>FPGA</strong></span></a></h2><ul><li><p><strong>市场背景</strong>:</p><ul><li>FPGA 市场是半导体行业中增长最快的领域之一，但其市场格局变化迅速，公司在其中的参与度也在快速变化。</li><li>由于很难预测行业稳定时哪些产品将成为主流，因此本节将聚焦于当前广泛使用的产品，而非列举所有 FPGA 制造商。</li></ul></li><li><p><strong>容量描述</strong>:</p><ul><li>在描述每个器件时，将列出其容量，通常以供应商提供的等效 2 输入与非门（NAND 门）数量表示。</li><li>注意：FPGA 行业中的门数计算存在争议，因此本文提供的数字仅供参考。</li></ul></li><li><p><strong>FPGA 分类</strong>:</p><ol><li><strong>基于 SRAM 的 FPGA</strong>: <ul><li>主要厂商：Xilinx 和 Altera，AT&amp;T 是主要竞争对手。</li></ul></li><li><strong>基于反熔丝的 FPGA</strong>: <ul><li>主要厂商：Actel、Quicklogic、Cypress 和 Xilinx。</li></ul></li></ol></li></ul><hr><h3 id="xilinx-基于-sram-的-fpga" tabindex="-1"><a class="header-anchor" href="#xilinx-基于-sram-的-fpga"><span><strong>Xilinx 基于 SRAM 的 FPGA</strong></span></a></h3><h4 id="基本结构" tabindex="-1"><a class="header-anchor" href="#基本结构"><span><strong>基本结构</strong>:</span></a></h4><ul><li><p>Xilinx FPGA 的基本结构是<strong>基于阵列的</strong>，即每个芯片由一个二维逻辑块阵列组成，逻辑块通过水平和垂直的布线通道互连。</p></li><li><p>图2展示了这种架构的示意图。</p></li><li><p><strong>产品系列</strong>:</p></li><li><p><strong>XC2000 系列</strong>: 首个 FPGA 系列，于1985年推出。</p></li><li><p><strong>XC3000 系列</strong>: 仍广泛使用。</p></li><li><p><strong>XC4000 系列</strong>: 更现代且更受欢迎的系列。</p></li><li><p><strong>XC5000 系列</strong>: 与 XC4000 类似，但以更具吸引力的价格提供相似功能，速度略有损失。</p></li><li><p><strong>XC8100 系列</strong>: 基于反熔丝技术的新系列，暂未广泛使用。</p></li><li><p><strong>容量范围</strong>: XC4000 系列的容量从约 2000 到超过 15000 等效门。</p></li></ul><hr><h4 id="xc4000-逻辑块-clb" tabindex="-1"><a class="header-anchor" href="#xc4000-逻辑块-clb"><span><strong>XC4000 逻辑块（CLB）</strong>:</span></a></h4><ul><li><strong>查找表（LUTs）</strong>: <ul><li>LUT 是一个小型的单比特宽存储阵列，存储器地址线是逻辑块的输入，输出是 LUT 的输出。</li><li>一个具有 K 个输入的 LUT 对应一个 2^K x 1 比特的存储器，通过将逻辑函数的真值表编程到存储器中，可以实现任意 K 输入逻辑函数。</li></ul></li><li><strong>CLB 结构</strong>: <ul><li>如图18所示，每个 CLB 包含三个独立的 LUT： <ul><li>两个 4 输入 LUT，由 CLB 输入驱动。</li><li>第三个 LUT 可以与前两个结合使用。</li></ul></li><li>这种配置允许 CLB 实现多达 9 输入的广泛逻辑函数，或实现两个独立的 4 输入函数。</li><li>每个 CLB 还包含两个触发器。</li></ul></li></ul><p><img src="/FPGA-course/assets/XC4000-MKHXE0Ud.jpeg" alt="XC4000"><strong>图10 -</strong> <em>Xilinx XC4000 可配置逻辑块（CLB）。</em></p><hr><h4 id="系统级特性" tabindex="-1"><a class="header-anchor" href="#系统级特性"><span><strong>系统级特性</strong>:</span></a></h4><ul><li><strong>算术电路</strong>: 每个 CLB 包含高效执行算术运算的电路（如快速进位操作）。</li><li><strong>RAM 配置</strong>: CLB 中的 LUT 可以配置为读/写 RAM 单元。</li><li><strong>XC4000E 版本</strong>: <ul><li>RAM 可以配置为双端口 RAM，具有一个写端口和两个读端口。</li><li>RAM 块可以配置为同步 RAM。</li></ul></li><li><strong>宽与门平面</strong>: 芯片外围包含非常宽的与门平面，便于实现宽解码器等电路块。</li></ul><hr><h4 id="互连结构" tabindex="-1"><a class="header-anchor" href="#互连结构"><span><strong>互连结构</strong>:</span></a></h4><ul><li>互连结构是 FPGA 的另一个关键特征。</li><li><strong>布线通道</strong>: <ul><li>分为水平和垂直通道。</li><li>通道中包含： <ul><li>短线段：跨越单个 CLB。</li><li>长线段：跨越两个 CLB。</li><li>超长线段：跨越整个芯片的长度或宽度。</li></ul></li><li>可编程开关用于连接 CLB 的输入输出和线段，或连接不同的线段。</li></ul></li><li><strong>重要特点</strong>: <ul><li>信号必须通过开关从一个 CLB 传递到另一个 CLB，所经过的开关数量取决于所使用的线段。</li><li>因此，实现电路的速度性能部分取决于 CAD 工具如何分配线段给各个信号。</li></ul></li></ul><p><img src="/FPGA-course/assets/XC4000Wire-w0Mb4MCc.jpeg" alt="XC4000"><strong>图11 -</strong> <em>Xilinx XC4000 线段示意图。</em></p><hr><h3 id="xilinx-artix-7-xc7a35t-fpga-的布局" tabindex="-1"><a class="header-anchor" href="#xilinx-artix-7-xc7a35t-fpga-的布局"><span><strong>Xilinx Artix-7 XC7A35T FPGA 的布局</strong></span></a></h3><h4 id="fpga-组成" tabindex="-1"><a class="header-anchor" href="#fpga-组成"><span><strong>FPGA 组成</strong></span></a></h4><ul><li>Xilinx Artix-7 XC7A35T FPGA 主要由以下九个组件构成： <ol><li>输入/输出块（I/O Blocks）</li><li>可配置逻辑块（CLBs）</li><li>互连资源</li><li>块 RAM</li><li>DSP 切片</li><li>时钟管理块</li><li>XADC 块</li><li>高速串行 I/O 收发器</li><li>PCIe 接口</li></ol></li><li>这些模块的布局如图2.9所示。</li><li>大多数模块也可以通过 Vivado 设计套件观察到（将在第4章介绍）。</li><li>读者将有机会在设计数字系统时观察使用了哪些模块。</li><li>这些模块（或其变体）在 FPGA 中几乎是标准的，但不同 FPGA 家族可能会缺少某些模块或包含额外的模块。</li></ul><p><img src="/FPGA-course/assets/XC7A35T-Dm08LDHq.jpeg" alt="图12"><br><strong>图12 - Artix-7 XC7A35T FPGA 的基本组成模块。</strong></p><hr><h4 id="输入-输出块" tabindex="-1"><a class="header-anchor" href="#输入-输出块"><span><strong>输入/输出块</strong></span></a></h4><h5 id="简介" tabindex="-1"><a class="header-anchor" href="#简介"><span><strong>简介</strong></span></a></h5><ul><li>数字设备通过其输入和输出引脚与外界交互，FPGA 也不例外。</li><li>数据通过输入引脚从外部获取，输出引脚用于将数据输出到外部。</li><li>这些输入和输出引脚位于 FPGA 的输入/输出块中。</li></ul><h5 id="电压与引脚数量" tabindex="-1"><a class="header-anchor" href="#电压与引脚数量"><span><strong>电压与引脚数量</strong></span></a></h5><ul><li>Artix-7 XC7A35T FPGA 的输入/输出引脚支持标准电压范围：1.2 到 3.3 V。</li><li>Basys3 开发板上的 FPGA 有 106 个输入/输出引脚。</li><li>Arty 开发板上的 FPGA 有 210 个输入/输出引脚。</li><li>这些引脚可以用作输入、输出或两者兼用。</li></ul><h5 id="引脚模式" tabindex="-1"><a class="header-anchor" href="#引脚模式"><span><strong>引脚模式</strong></span></a></h5><ol><li><strong>输入模式</strong>: 通过引脚从外部获取数据。</li><li><strong>输出模式</strong>: 通过引脚向外部输出电压电平。</li><li><strong>双向模式</strong>: 同一引脚可用于输入和输出。</li></ol><h5 id="引脚分组与模式" tabindex="-1"><a class="header-anchor" href="#引脚分组与模式"><span><strong>引脚分组与模式</strong></span></a></h5><ul><li>输入/输出引脚被分组为<strong>组（Banks）</strong>。</li><li>每组中的两个引脚被分组为正（P）负（N）对。</li><li><strong>单端模式</strong>: <ul><li>输入电压接近地电平时，逻辑电平为 0。</li><li>输入电压接近 <em>VCC</em> 时，逻辑电平为 1。</li></ul></li><li><strong>差分模式</strong>: <ul><li>引脚 P 的电压低于引脚 N 时，逻辑电平为 0。</li><li>引脚 P 的电压高于引脚 N 时，逻辑电平为 1。</li></ul></li><li><strong>参考模式</strong>: <ul><li>输入电压低于参考电压时，逻辑电平为 0。</li><li>输入电压高于参考电压时，逻辑电平为 1。</li></ul></li></ul><h5 id="输出模式" tabindex="-1"><a class="header-anchor" href="#输出模式"><span><strong>输出模式</strong></span></a></h5><ul><li>单端引脚也可用作输出。 <ul><li>逻辑电平为 1 时，引脚电压为 <em>VCC</em>。</li><li>逻辑电平为 0 时，引脚电压为地电平。</li></ul></li></ul><hr><h3 id="可配置逻辑块-clb" tabindex="-1"><a class="header-anchor" href="#可配置逻辑块-clb"><span><strong>可配置逻辑块（CLB）</strong></span></a></h3><ul><li><strong>简介</strong>: <ul><li>可配置逻辑块（CLB）是 FPGA 中实现数字系统的基本元素。</li><li>CLB 的核心包括查找表（LUT）、触发器和多路复用器。</li></ul></li></ul><h4 id="多路复用器" tabindex="-1"><a class="header-anchor" href="#多路复用器"><span><strong>多路复用器</strong></span></a></h4><ul><li><strong>基本概念</strong>: <ul><li>多路复用器是一种选择器，具有 <em>N</em> 个选择位、2 <em>N</em> 个输入引脚和1个输出引脚。</li><li>通过选择位决定哪个输入引脚连接到输出。</li></ul></li><li><strong>二选一多路复用器</strong>: <ul><li>图2.10展示了由基本逻辑门构成的二选一多路复用器的电路图。</li><li>工作原理： $$out = \begin{cases} \text{in1} &amp; \text{if sel = 0} \ \text{in2} &amp; \text{if sel = 1} \end{cases} \tag{2.4}$$</li><li>选择引脚（sel）决定哪个输入连接到输出。</li></ul></li><li><strong>32选1多路复用器</strong>: <ul><li>有5个选择位，可以选择32个输入中的其中一个。</li></ul></li></ul><p><img src="/FPGA-course/assets/XC7A35TMUX-CIs1K-2b.jpeg" alt="多路复用器"><br><strong>图13 - 由基本逻辑门构成的二选一多路复用器电路图。</strong></p><h4 id="触发器" tabindex="-1"><a class="header-anchor" href="#触发器"><span><strong>触发器</strong></span></a></h4><ul><li><strong>基本概念</strong>: <ul><li>触发器是 FPGA 中的基本存储单元，能够存储1位数据。</li><li>触发器可以通过数字逻辑门构建，但其布局较为复杂。</li><li>触发器以抽象形式表示为图2.11，其中 <code>in</code> 引脚用于设置存储的位值，<code>out</code> 引脚用于获取存储的值。</li><li>触发器只能存储逻辑电平0或1。</li></ul></li></ul><p><img src="data:image/jpeg;base64,/9j/4AAQSkZJRgABAQAAAQABAAD/2wBDAAgGBgcGBQgHBwcJCQgKDBQNDAsLDBkSEw8UHRofHh0aHBwgJC4nICIsIxwcKDcpLDAxNDQ0Hyc5PTgyPC4zNDL/2wBDAQkJCQwLDBgNDRgyIRwhMjIyMjIyMjIyMjIyMjIyMjIyMjIyMjIyMjIyMjIyMjIyMjIyMjIyMjIyMjIyMjIyMjL/wAARCABLAOwDASIAAhEBAxEB/8QAHwAAAQUBAQEBAQEAAAAAAAAAAAECAwQFBgcICQoL/8QAtRAAAgEDAwIEAwUFBAQAAAF9AQIDAAQRBRIhMUEGE1FhByJxFDKBkaEII0KxwRVS0fAkM2JyggkKFhcYGRolJicoKSo0NTY3ODk6Q0RFRkdISUpTVFVWV1hZWmNkZWZnaGlqc3R1dnd4eXqDhIWGh4iJipKTlJWWl5iZmqKjpKWmp6ipqrKztLW2t7i5usLDxMXGx8jJytLT1NXW19jZ2uHi4+Tl5ufo6erx8vP09fb3+Pn6/8QAHwEAAwEBAQEBAQEBAQAAAAAAAAECAwQFBgcICQoL/8QAtREAAgECBAQDBAcFBAQAAQJ3AAECAxEEBSExBhJBUQdhcRMiMoEIFEKRobHBCSMzUvAVYnLRChYkNOEl8RcYGRomJygpKjU2Nzg5OkNERUZHSElKU1RVVldYWVpjZGVmZ2hpanN0dXZ3eHl6goOEhYaHiImKkpOUlZaXmJmaoqOkpaanqKmqsrO0tba3uLm6wsPExcbHyMnK0tPU1dbX2Nna4uPk5ebn6Onq8vP09fb3+Pn6/9oADAMBAAIRAxEAPwD3+iiigAooooAKKKKACiiigBCcVxkvxT8LQ3M0BuLtnhkaJ9lnIwDKcEZArs2GRXFfDH/kCar/ANhe6/8AQqAD/ha/hb/nrff+AMv/AMTR/wALX8Lf89b7/wAAZf8A4mu2ooA4n/ha/hb/AJ633/gDL/8AE0f8LX8Lf89b7/wBl/8Aia7aigDif+Fr+Fv+et9/4Ay//E0f8LX8Lf8APW+/8AZf/ia7aigDif8Aha/hb/nrff8AgDL/APE1v+H/ABNpniezlutLlkkiikMT742QhgAcYI961iK4n4eD9/4o/wCwzN/SgDt6KB0ooAKKKKACiiigAooooAKKKKACiiigApM1n67/AGj/AGHd/wBkyQx6h5f7h5vuBvf2pdKa7TR7RtUlia88pfPeM/IXxzj2oA0KKrT6hZ20ixz3UETv91ZJApP0BqwCD0oAWiiigAooooAQ9DXFfDI40TVP+wvdf+hV2p6GuJ+GfGh6qf8AqL3X/oVAHbZozXno13xD4v1q+tfDd1BYabYyeTJeSxeY0rjqFHoKdZeJNe8PeKrTQvFEsF1Bf5Fpfwpsy4/hZaAPQaQnBoBrlPFmvXtpqOk6NpDIuo6hNyzKGEcS8u2PpQB1lITiqeoanZ6Np73moXKQW8Y+aRzgf/rrz6y+IWpaz4/0qytLVrbRLtJCjzJh5wAfmHcDIoA9NzmuJ+Hv+v8AFH/YZm/pXbDpXE/Dz/X+KP8AsMzf0oA7eiiigAooooAKKKhuLu3tI/MuZ4oU6bpHCj8zQBNRUcNxFcRiSCRJYz0ZGBB/EUvmpvKbhuAzjPNAD6TNI0iJjcwXPAyetcp4u8YDw3caTDCLeV7y9jtpQ8mDErEAtx9e9AHW0VHDcQ3Cb4ZUkXOMowYfpUlAHK/EklfhzrhBIItjyPqK5Xxi8q/AfTpI3Il+y2BBz3/d11XxKBPw510AZP2Y/wAxXK+LwT8CNMABz9msOP8Av3QBsaf8OdGv9ESXWYWvdRuog811K5LqxH8PPygdselL8J764uvCkkFxK8ps7qS3R3OSUU8D8BXYadxplp/1xT+QrhvhACNA1LII/wCJjN/6FQB6GTgZrjJfix4Jgnkhk1ra8bFWH2WY4IOD/BXaUmKAOK/4W74G/wCg5/5KT/8AxFH/AAt3wN/0HP8AyUn/APiK7aigDiG+LngbH/Ic/wDJSf8A+IrP+H94kvgTW7y1bej313LGcEZB5Bx1r0Zhwa4b4cRrL4f1eN+VfVrtT9C1AEXwejX/AIV9bSg5eWaSRz6sTzVX4yJ5OgaVfoP39tqcJjI685P/ALKKq+EtXt/h/eX/AIZ11xZ2onaaxupOI3Ru27oCKfrl7B8RPE+kaXpLfadLsJxdXt0ozGSPuoD0Ofb1oA9KEgW3EjsFATLE8Y4riPBKN4g1vU/GM4Jjmc2mng9BAh+8P945/WrHxCvp30+z8NaexXUNal+zKV6xwjmV/oF4/Gur06wt9M062sbVAkFvGsaKPQDFAEep6RY6zapbahbpcQLIsnlv0LDpn1rh/EEax/GHwoiKFVbWUAAcDhq7bVda07Q7ZbjUruO2hZtoeQ4GfSvMNd8X6DcfFLw7qMOp272dvBIsswb5UJ3YBoA9e7V5R4a8c+HPDOqeJbTV9R+zTvq0zqvkSPleBnKqR2r0LSPEuj688qaXfw3TRAFxG2duen8q574eD9/4o/7DM39KAF/4W74G/wCg5/5KT/8AxFH/AAt3wN/0HP8AyUn/APiK7YDiigDif+Fu+Bv+g5/5KT//ABFb+g+J9H8T20txo939piibY7eW6YPphgK16TFACMwVSx6AZNeV+FdMg+IWq6pr+vIbq3iuGtrK1cny40XqcdzXqjKGUqeQRgivKvB2rWngLVNX8Oa9MLNGuWuLS4l+WORG/wBrpmgCU2ieAPiXpFpprPHo2uq8b2hclY5lxhlB6feUfiavaQzf8Lv11dx2jTIzjPH3lqnJcx+PviZpFxpoaXSNBDyyXYGFeVsYVT35VfyNJqOp2/hD4vT6nqpaHT9SsFhS5KnYrq2cE9ug/OgC78UGZZvDO0kZ1NM4P0rK+KXhzSjq3h+6Nmnn3uqxRXD5P7xSwBBqn428TweJdZ0BdJVp9PtdQjMt2F+RnJ4VT3rofiuGhtNA1JlY21jqsMs5UElUBBJ/SgDtNH0XT9BszaabbrbwFy5RScZPfn6CtCs3SNf0rXUkfS9Qt7xYsbzC4bbnOM46dDWlQAyaGOeJopo1kjYYZXUEH6g1G9nbSW4t5IImhUACNkBUY6cdOKnooAaEAUKBgDgAUyC2gtlKwQxxKTkhFCgn14qWigAooooAKKKKAEPQ1xXwyGdE1T/sL3X/AKFXanoa4r4Y/wDID1X/ALC91/6FQB111Y2t7H5d3bQ3Eec7ZYw4/I0tvaW9nEIbaCKCMfwRIFH5Cp6QjNAHIaNo97c+N9V8Q6nD5YRRZ6cjHO2Ics/tuP8AWuvHSjFLQBDcWlveIEuYIpkBztkQMP1qr/YWk/8AQMsv/AdP8K0KKAK1vp9nZlja2sEBb73lRhc/XFcj8PP9f4o/7DM39K7euI+Hn+v8Uf8AYZm/pQB29FFFABRRRQAVWu9Ps79Al5aQXCjos0YcD86s0UARQW0FrEIreGOKMdEjUKB+Apt1ZW17D5N3bxTxddkqBh+RqeigCqunWSQxwraW6xRnciCIBVPqBjippIY5o2jlRZI2GGVxkEe4qSigCrZ6bY6cHFlZ29sHILCGJU3Y9cDmrVFFABRRRQAUUUUAFFFFABRRRQAjHivL/Avi/wAP6Lp+q2mpatbW1x/aty3lyNg4L9a9Rqk+kaZK7PJp1o7sclmgUkn8qAMT/hY3g/8A6GCy/wC+j/hR/wALG8H/APQwWX/fR/wra/sTSv8AoGWX/gOv+FH9iaV/0DLL/wAB1/woAxf+FjeD/wDoYLL/AL6P+FH/AAsbwf8A9DBZf99H/Ctr+xNK/wCgZZf+A6/4Uf2JpX/QMsv/AAHX/CgDF/4WN4P/AOhgsv8Avo/4Uf8ACxvB/wD0MFl/30f8K2v7E0r/AKBll/4Dr/hR/Ymlf9Ayy/8AAdf8KAMQ/Ebwfn/kYLL/AL6P+FZfwzuoL1PEd1bSLLBLq8ro69GBAwa6/wDsTSv+gZZf+A6/4VZgtre1j8u3gihTOdsaBRn6CgCUdKKKKACiiigAooooAKKKKACiiigAooooA//Z" alt="flip-flop"><br><strong>图14 - 触发器的抽象表示。</strong></p><h4 id="查找表-lut" tabindex="-1"><a class="header-anchor" href="#查找表-lut"><span><strong>查找表（LUT）</strong></span></a></h4><ul><li><strong>基本概念</strong>: <ul><li>LUT 是一组触发器，连接到多路复用器的输入引脚。</li><li>多路复用器的选择位用于选择要访问的触发器地址。</li><li>LUT 可以实现任何以选择位为输入变量的组合逻辑函数。</li><li>当触发器的内容改变时，实现的逻辑函数也会改变，从而实现 FPGA 的可重构性。</li></ul></li><li><strong>N 输入 LUT</strong>: <ul><li>具有 2 <em>N</em> 个表项，<em>N</em> 个选择位。</li><li>图2.12展示了一个由触发器和多路复用器构成的抽象 LUT。</li><li>Artix-7 FPGA 中，两个5输入的 LUT 可以组合实现6输入、7输入或8输入的组合逻辑函数。</li></ul></li></ul><p><img src="/FPGA-course/assets/XC7A35LUT-CtA5wPrE.jpeg" alt="LUT"><br><strong>图14 - N 输入 LUT 的抽象表示。</strong></p><hr><h3 id="互连资源" tabindex="-1"><a class="header-anchor" href="#互连资源"><span><strong>互连资源</strong></span></a></h3><ul><li><strong>简介</strong>: <ul><li>互连资源由电线和可编程开关组成，负责连接 FPGA 中的 CLB 和其他构建模块。</li><li>互连也称为布线通道。</li><li>Artix-7 FPGA 中的 CLB 以网格结构布置，简化了互连使用的规划。</li><li>初级或中级用户无需了解互连功能，Vivado 设计套件负责高效使用这些资源。</li></ul></li></ul><hr><h3 id="块-ram" tabindex="-1"><a class="header-anchor" href="#块-ram"><span><strong>块 RAM</strong></span></a></h3><ul><li><strong>简介</strong>: <ul><li>与由 SLICEM 块组成的分布式存储元件不同，Artix-7 FPGA 还具有块 RAM 模块。</li><li>块 RAM 可用于存储数据，还可以构成缓冲区、大型 LUT 或移位寄存器。</li></ul></li><li><strong>容量</strong>: <ul><li>每个块 RAM 可以存储 36-kbit 的数据块或两个 18-kbit 的数据块。</li><li>FPGA 中共有 50 个块 RAM，总容量为 1800 kbits。</li><li>每个 36-kbit 块 RAM 的数据宽度为 64 位，额外 8 位用于数据读取过程中的单比特错误纠正或双比特错误检测。</li></ul></li></ul><hr><h3 id="dsp-切片" tabindex="-1"><a class="header-anchor" href="#dsp-切片"><span><strong>DSP 切片</strong></span></a></h3><ul><li><strong>简介</strong>: <ul><li>现代 FPGA 中有专门用于算术和逻辑运算的模块，称为数字信号处理（DSP）切片。</li><li>Artix-7 FPGA 中的 DSP 切片称为 DSP48E1，共有 90 个。</li></ul></li><li><strong>功能</strong>: <ul><li>每个 DSP 切片可以执行多种算术和逻辑运算，包括： <ul><li>25 位和 18 位二进制数的乘法。</li><li>48 位数的加法、减法和累加。</li><li>48 位数的逻辑运算。</li></ul></li><li>这些运算在没有 DSP 切片的情况下需要复杂的算法实现，因此 DSP 切片在实现中非常高效。</li></ul></li></ul><hr><h3 id="时钟管理" tabindex="-1"><a class="header-anchor" href="#时钟管理"><span><strong>时钟管理</strong></span></a></h3><ul><li><strong>简介</strong>: <ul><li>时钟是一个周期性方波信号，用于同步数字系统的运行。</li><li>大多数数字系统需要时钟信号来同步逻辑操作。</li></ul></li><li><strong>时钟管理</strong>: <ul><li>Artix-7 FPGA 没有内部时钟生成电路，用户需要向 FPGA 提供时钟信号。</li><li>一些输入/输出引脚能够接收时钟信号。</li><li>时钟信号进入 FPGA 后，可以由时钟管理模块（CMT）处理并分配到整个 FPGA。</li><li>Basys3 和 Arty 开发板提供外部时钟源。</li><li>Artix-7 FPGA 分为六个时钟区域，每个区域包含大部分或所有 FPGA 构建模块。</li></ul></li></ul><hr><h3 id="altera-flex-8000" tabindex="-1"><a class="header-anchor" href="#altera-flex-8000"><span><strong>Altera FLEX 8000</strong></span></a></h3><ul><li><strong>概述</strong>: <ul><li>Altera 的 FLEX 8000 系列具有类似于 CPLD 的三层层次结构，但其最低层由查找表（LUT）组成，而不是类似 SPLD 的块，因此被归类为 FPGA。</li><li>FLEX 8000 结合了 FPGA 和 CPLD 技术，基于 SRAM，使用 4 输入 LUT 作为其基本逻辑块。</li><li><strong>逻辑容量</strong>: 从约 4000 门到超过 15000 门。</li></ul></li></ul><p><img src="/FPGA-course/assets/FLEX800-DIvqKsnu.jpeg" alt="Altera FLEX 8000 FPGA"><strong>图12:</strong> <em>Altera FLEX 8000 FPGA 架构。</em></p><hr><h3 id="xadc-模块" tabindex="-1"><a class="header-anchor" href="#xadc-模块"><span><strong>XADC 模块</strong></span></a></h3><ul><li>模拟信号可以通过采样和量化后被数字系统处理，执行这些操作的模块称为模数转换器（ADC）。由于数字系统的最新进展需要处理模拟信号，Artix-7 FPGA 专门配备了 XADC 模块。</li><li>Artix-7 XC7A35T FPGA 包含一个 XADC 模块，该模块由两个 ADC 模块组成。每个模块每秒可以采集 100 万个样本（MSPS），每个样本用 12 位表示。两个 ADC 模块可以同时处理两个不同的模拟信号。</li></ul><h3 id="高速串行-i-o-收发器" tabindex="-1"><a class="header-anchor" href="#高速串行-i-o-收发器"><span><strong>高速串行 I/O 收发器</strong></span></a></h3><ul><li><p>高速串行 I/O 收发器（HSSIOs）是专门用于传输和接收串行数据的电路。这些收发器是进行速度约为每秒千兆比特（Gb/s）数据传输的必备组件。</p></li><li><p>PCIe（外围组件互连高速）是一种高速串行连接总线标准。Artix-7 XC7A35T FPGA 包含一个用于 PCIe 接口的集成模块。</p></li></ul><hr><ul><li><strong>FLEX 8000 架构</strong>: <ul><li>如图13所示，FLEX 8000 的基本逻辑块称为<strong>逻辑元素（Logic Element, LE）</strong>，包含一个 4 输入 LUT、一个触发器以及用于算术电路的特殊进位电路（类似于 Xilinx XC4000）。</li><li>LE 还包括级联电路，可高效实现宽与函数。</li><li><strong>LE 细节</strong>: 如图21所示。</li></ul></li></ul><p><img src="/FPGA-course/assets/FLEX800LE-CguS3jxc.jpeg" alt="Altera FLEX 8000 逻辑单元"><strong>图13:</strong> <em>Altera FLEX 8000 逻辑单元（LE）。</em></p><hr><ul><li><strong>逻辑阵列块（LAB）</strong>: <ul><li>LE 被分组为 8 个一组的<strong>逻辑阵列块（Logic Array Blocks, LABs）</strong>，这个概念借用了 Altera 的 CPLD。</li><li>如图14所示，每个 LAB 包含本地互连，每条本地线可以连接同一 LAB 内的任何 LE。</li><li>本地互连还连接到 FLEX 8000 的<strong>全局互连（FastTrack）</strong>。</li><li><strong>FastTrack</strong>: 类似于 Xilinx 的长线，每条 FastTrack 线延伸整个芯片的宽度或高度。</li><li><strong>特点</strong>: FLEX 8000 只有长线，这使得 CAD 工具能够自动配置，且互连延迟比使用许多小段线的 FPGA 更可预测。</li></ul></li></ul><p><img src="/FPGA-course/assets/FLEX800LAB-D1tZ8hn8.jpeg" alt="Altera FLEX 8000 逻辑阵列块"><strong>图14:</strong> <em>Altera FLEX 8000 逻辑阵列块（LAB）。</em></p><hr><ul><li><strong>FLEX 10000 系列</strong>: <ul><li>FLEX 10000 是对 FLEX 8000 架构的扩展，增加了可变大小的 SRAM 块，称为<strong>嵌入式阵列块（Embedded Array Blocks, EABs）</strong>。</li><li><strong>EAB 功能</strong>: <ul><li>可以配置为具有可变宽高比的 SRAM 块：256 x 8、512 x 4、1K x 2 或 2K x 1。</li><li>也可以配置为实现复杂逻辑电路（如乘法器），作为大型多输出查找表使用。</li></ul></li><li><strong>CAD 工具支持</strong>: Altera 提供了多个宏函数，用于在 EAB 中实现有用的逻辑电路。</li><li><strong>逻辑容量</strong>: 目前 FPGA 中最高，但难以提供准确数字。</li></ul></li></ul><p><img src="/FPGA-course/assets/FLEX10K-DdQaBbdJ.jpeg" alt="Altera FLEX 10K"><strong>图15：</strong> <em>Altera FLEX 10K FPGA 架构。</em></p><hr><h3 id="fpga-的应用" tabindex="-1"><a class="header-anchor" href="#fpga-的应用"><span><strong>FPGA 的应用</strong></span></a></h3><ul><li><p><strong>概述</strong>:</p><ul><li>FPGA 在过去十年中迅速获得认可并快速增长，因为它们可以应用于非常广泛的应用领域。</li><li><strong>典型应用</strong>: <ul><li>随机逻辑。</li><li>集成多个 SPLD。</li><li>设备控制器。</li><li>通信编码和滤波。</li><li>包含 SRAM 块的中小型系统。</li></ul></li></ul></li><li><p><strong>设计原型与硬件仿真</strong>:</p><ul><li><strong>设计原型</strong>: 用于在门阵列中实现的设计原型。 <ul><li>可能仅需要一个大型 FPGA（容量相当于一个小型门阵列）。</li></ul></li><li><strong>硬件仿真</strong>: 仿真整个大型硬件系统。 <ul><li>涉及通过某种互连连接的多个 FPGA。</li><li>例如，QuickTurn 等公司开发了包含多个 FPGA 和必要软件的产品，用于电路的分区和映射。</li></ul></li></ul></li></ul><hr><ul><li><p><strong>定制计算</strong>:</p><ul><li>一个新兴且前景广阔的应用领域是使用 FPGA 作为定制计算机。 <ul><li>利用可编程部分“执行”软件，而不是将软件编译为在常规 CPU 上执行。</li><li>相关资源：IEEE 举办的 FPGA-Based Custom Computing Workshop (FCCM)。</li></ul></li></ul></li><li><p><strong>设计与性能</strong>:</p><ul><li><strong>CPLD 映射</strong>: 设计通常自然地映射到类似 SPLD 的块，性能更可预测。</li><li><strong>FPGA 映射</strong>: 设计被分解为逻辑块大小的部分，并分布在 FPGA 的区域中。 <ul><li>由于 FPGA 的互连结构，这些逻辑块之间的连接可能引入各种延迟。</li><li>因此，FPGA 的性能更多地取决于 CAD 工具如何将电路映射到芯片中。</li></ul></li></ul></li></ul><hr><h3 id="基于-fpga-的数字系统设计哲学" tabindex="-1"><a class="header-anchor" href="#基于-fpga-的数字系统设计哲学"><span><strong>基于 FPGA 的数字系统设计哲学</strong></span></a></h3><ul><li>数字系统可以通过不同的设计策略和资源实现。本节讨论使用 FPGA 进行数字系统设计的哲学，强调如何有效地使用 FPGA。</li></ul><h3 id="使用-fpga-时的思考方式" tabindex="-1"><a class="header-anchor" href="#使用-fpga-时的思考方式"><span><strong>使用 FPGA 时的思考方式</strong></span></a></h3><ul><li><strong>设计自由</strong>: 使用 FPGA 设计数字系统时，用户可以自由选择设计方法，同一个数字系统可以通过多种方式实现，设计师有责任选择最适合的设计风格。</li><li><strong>无预定义模块</strong>: FPGA 设计开始时没有预定义的模块，设计师需要使用强大的资源来构建所需的模块，因此需要扎实的数字逻辑知识。FPGA 厂商也提供 IP 模块以简化设计。</li><li><strong>硬件描述语言（HDL）</strong>: FPGA 设计使用硬件描述语言（HDL），而不是传统的顺序编程语言。设计应基于块级并行实现，以获得最佳性能。</li><li><strong>可重构性</strong>: FPGA 可以在初始设计完成后重新配置，用户可以利用这一特性在设计和嵌入设备后改进和修改设计。</li></ul><h3 id="fpga-的优缺点" tabindex="-1"><a class="header-anchor" href="#fpga-的优缺点"><span><strong>FPGA 的优缺点</strong></span></a></h3><ul><li><strong>离散元件</strong>: 离散元件设计需要物理空间和复杂的布线，一旦实现后设计就无法更改。FPGA 提供了更紧凑的解决方案，且设计可以重新配置。</li><li><strong>ASIC</strong>: ASIC 克服了空间和布线问题，且在大规模生产时成本较低。然而，ASIC 设计一旦完成就无法更改，且制造时间较长。FPGA 在原型设计和验证方面具有优势。</li><li><strong>微控制器</strong>: 微控制器和 FPGA 都具有可重构性和紧凑性，但微控制器的指令集限制了其灵活性，且功率消耗较高。FPGA 具有并行实现能力，操作速度更快，且可以在 FPGA 上实现微控制器。</li></ul><h3 id="fpga-的用途" tabindex="-1"><a class="header-anchor" href="#fpga-的用途"><span><strong>FPGA 的用途</strong></span></a></h3><p>FPGA 可以用于几乎所有需要数字系统的领域。为了激励读者并说明学习基于 FPGA 的数字设计的重要性，以下列出 FPGA 的潜在应用领域：航空航天、汽车、广播、消费电子、国防、高性能计算、工业应用、医疗应用以及有线和无线通信。这些并非 FPGA 的唯一应用领域，新的应用可能会随着时间的推移而出现。</p><hr><h2 id="fpga与cpld的主要区别有" tabindex="-1"><a class="header-anchor" href="#fpga与cpld的主要区别有"><span>FPGA与CPLD的主要区别有</span></a></h2><ol><li><p><strong>架构差异</strong></p><ul><li>FPGA 采用细粒度结构（LUT + 分布式寄存器），适合复杂时序逻辑。</li><li>CPLD 采用粗粒度结构（乘积项 + 集中式宏单元），适合组合逻辑。</li></ul></li><li><p><strong>资源规模</strong></p><ul><li>FPGA 逻辑单元数量多，集成RAM、DSP等模块。</li><li>CPLD 逻辑资源较少，无专用硬件模块。</li></ul></li><li><p><strong>时序特性</strong></p><ul><li>FPGA 时序优化依赖工具，延迟不可预测。</li><li>CPLD 时序固定，适合确定性控制。</li></ul></li><li><p><strong>适用场景</strong></p><ul><li>FPGA：视频处理、通信协议、AI加速等。</li><li>CPLD：电源管理、接口转换、简单状态机。</li></ul></li></ol><hr><h3 id="选型建议" tabindex="-1"><a class="header-anchor" href="#选型建议"><span>选型建议</span></a></h3><ul><li><strong>选择 FPGA</strong>：需要高性能、高灵活性、支持复杂算法或大规模并行处理。</li><li><strong>选择 CPLD</strong>：要求低功耗、快速启动、确定性延迟和小型逻辑控制。</li></ul><h3 id="习题" tabindex="-1"><a class="header-anchor" href="#习题"><span><strong>习题</strong></span></a></h3><ul><li><strong>1</strong> 除了 OR 和 AND 逻辑门外，还有 NOR（NOT-OR）和 NAND（NOT-AND）门。请使用基本逻辑门结构来构建它们。</li><li><strong>2</strong> 在某些应用中还会使用 XOR 门，请使用 OR 和 AND 逻辑门构建该门。</li><li><strong>3</strong> FPGA 并非实现数字系统的唯一设备，请研究过去开发的类似设备。</li><li><strong>4</strong> Artix-7 FPGA 是我们在本书中考虑的系列，但 Xilinx 还有其他 FPGA 系列，请选择两个系列并将其属性与 Artix-7 FPGA 进行比较。</li><li><strong>5</strong> Xilinx 并非市场上唯一的 FPGA 生产商，请研究其他生产商。 <ul><li>a. 对 FPGA 开发商的市场份额进行评论。</li><li>b. 如果可能，比较不同生产商开发的 FPGA 的通用属性。</li></ul></li><li><strong>6</strong> 微控制器和 FPGA 的主要区别是什么？</li></ul></div><!----><footer class="vp-page-meta"><!----><div class="vp-meta-item git-info"><div class="update-time"><span class="vp-meta-label">上次编辑于: </span><span class="vp-meta-info" data-allow-mismatch="text">2025/2/23 22:45:03</span></div><div class="contributors"><span class="vp-meta-label">贡献者: </span><!--[--><!--[--><span class="vp-meta-info" title="email: zhouxzh@gdut.edu.cn">Xianzhong Zhou</span><!--]--><!--]--></div></div></footer><nav class="vp-page-nav"><a class="route-link auto-link prev" href="/FPGA-course/book/chapter0.html" aria-label="第0讲：前言" iconsizing="both"><div class="hint"><span class="arrow start"></span>上一页</div><div class="link"><!---->第0讲：前言</div></a><a class="route-link auto-link next" href="/FPGA-course/book/chapter2.html" aria-label="第2讲：开源Verilog仿真工具" iconsizing="both"><div class="hint">下一页<span class="arrow end"></span></div><div class="link">第2讲：开源Verilog仿真工具<!----></div></a></nav><!----><!----><!--]--></main><!--]--><!----></div><!--]--><!--]--><!--[--><!----><!--[--><!--]--><!--]--><!--]--></div>
    <script type="module" src="/FPGA-course/assets/app-BoqN8PdU.js" defer></script>
  </body>
</html>
