# La CPU
La CPU √® una _macchina sequenziale_ questo significa che √® formata da uno _stato_ che la descrive e una _logica combinatoria_ che cambia lo stato.
La CPU cambia il suo stato grazie ad un _clock_, questa infatti √® sensibile ai fronti di salita, viene quindi chiamata **positive edge-triggered**, ad ogni colpo di clock viene quindi eseguita un'istruzione.
Dato che le istruzioni nel circuito, ovvero i segnali, si propagano parallelamente, il tempo di esecuzione delle istruzioni √® dato dall'istruzione pi√π lenta e come periodo di clock dobbiamo quindi scegliere un tempo maggiore a quest'ultima oppure rischiamo di ottenere dei risultati sbagliati.

> [!info] Overclock
> Quando effettuiamo overclock di una CPU spesso pu√≤ capitare che il sistema non sia stabile proprio perch√© la CPU prende i risultati delle istruzioni quando queste non sono ancora finite.
> Succede appunto quando la frequenza di clock √® pi√π veloce del tempo di esecuzione delle istruzioni.

![[Pasted image 20240412192747.png]]

## Progettare la CPU MIPS
Dobbiamo stabilire le propriet√† della nostra CPU:
- Definire come viene elaborata un'istruzione
- Scegliere quali istruzioni realizzare
- Quali unit√† funzionali ci servono
- Collegare queste unit√†
- Costruire la **CU (Control Unit)** ovvero il componente che controlla il funzionamento della CPU (La CU deve saper leggere le istruzioni sottoforma di sequenze da 32 bit)
- Calcolare il massimo tempo di esecuzione delle istruzioni (ci fornisce il periodo di clock)

**Fasi di esecuzione di un'istruzione:**
- Fetch: Carichiamo i 32 bit dell'istruzione dalla memoria alla CU
- Decodifica: Decodifica i 32 bit dell'istruzione e leggi gli argomenti dai registri
- Esecuzione: Svolta dall'ALU
- Memoria: Lettura / Scrittura in Ram / Registri
- Write Back: Scrittura dei risultati nei registri se necessaria

**Altre Operazioni necessarie:**
- Aggiornare il _Program Counter_

### Istruzioni da Realizzare

| Categoria Istruzioni          | Esempio            | Tipo |
| ----------------------------- | ------------------ | ---- |
| Accesso alla memoria          | lw, sw             | I    |
| Salti Condizionati            | beq                | I    |
| Operazioni aritmetico-logiche | add, sub, sll, slt | R    |
| Salti non Condizionati        | j, jal             | J    |
| Operazioni non costanti       | li, addi, subi     | I    |

**Formato delle istruzioni in memoria:**

![[Pasted image 20240412193617.png]]

### Unit√† Funzionali Necessarie
- Pogram Counter: Contiene l'indirizzo dell'istruzione da eseguire
- Memoria Istruzioni: Contiene le istruzioni
- Adder: Calcola il PC e la destinazione dei salti
- Registri: Contengono gli argomenti delle istruzioni
- ALU: Svolge le operazioni aritmetico-logiche
- Memoria dati: Da cui leggere / scrivere dati (op. load / store)

Quando un'unit√† pu√≤ ricevere dati da pi√π sorgenti √® necessario utilizzare un [[Multiplexer - MUX|MUX]] per selezionare la sorgente desiderata.

### Memoria Istruzioni, PC e Sommatore

**Memoria istruzioni:**
- Input: Indirizzo a 32 bit
- Output: Istruzione da 32 bit situato all'indirizzo in input
**Program Counter:**
- Registro che contiene l'indirizzo dell'istruzione corrente
**Sommatore:**
- Calcola il nuovo PC e la destinazione dei salti
- Riceve due valori da 32 bit e ne restituisce la somma

![[Pasted image 20240412194145.png]]

Ad esempio per aumentare il PC alla prossima istruzione:

![[Pasted image 20240412194310.png]]

_Nota: il 4 andr√† inserito in 32 bit_

### Registri e ALU

**Blocco dei registri:**
- Contiene 32 registri a 32 bit indirizzabili con 5 bit
- Pu√≤ memorizzare un dato in un registro e contemporaneamente fornirlo in uscita
- 3 porte a 5 bit per indicare 2 registri dai quali leggere e uno su cui scrivere
- 3 porte dati a 32 bit:
	- Una in ingresso per il valore da memorizzare
	- 2 in uscita per i valori letti dai registri in input
- Il segnale _RegWrite_ abilita se impostato ad 1 la scrittura nel registro di scrittura

**ALU:**
- Riceve due valori a 32 bit e svolge l'operazione indicata nel segnale _Operazione ALU_ da 4 bit
- Oltre al risultato da 32 bit produce anche un segnale _Zero_ da un bit che viene impostato ad 1 se il risultato dell'operazione vale 0, altrimenti viene impostato a 0.

![[Pasted image 20240412194726.png]]

Abbiamo bisogno di sommatore e ALU dato che il PC va aggioranto durante l'esecuzione di altre istruzioni
### Memoria Dati, unit√† di estensione del segno

**Unit√† di memoria:**
- Riceve un indirizzo da 32 bit che indica quale word della memoria va letta / scritta
- Riceve il segnale _MemRead_ che abilita la lettura (istruzione lw)
- Riceve un dato da 32 bit che va salvato in quell'indirizzo (istruzione sw)
- Riceve il segnale _MemWrite_ che abilita la scrittura del dato all'indirizzo
- Fornisce una porta in uscita a 32 bit per il dato letto, accade quando _MemRead = 1_

**NOTA: i segnali MemRead e MemWrite sono univoci, non possono essere abilitati entrambi nello stesso momento.**

**Unit√† estensione segno:**
- Trasforma un intero relativo, [[Complemento a 2|CA2]] da 16 bit a 32 bit, quindi copia il bit del segno nei 16 bit pi√π significativi della parola

![[Pasted image 20240412195214.png]]

_L'intero relativo positivo √® stato esteso con tanti 0 mentre l'intero relativo negativo √® stato esteso con tante F_

### Fetch di un'istruzione e aggiornamento PC

![[Pasted image 20240412201011.png]]

Quindi estraiamo i 32 bit che rappresentano l'istruzione dalla mememoria, incrementiamo il PC e lo rimandiamo in input al PC.

### Operazioni ALU e accesso alla Memoria
Le istruzioni di tipo I e R sono molto simili, infatti il secondo argomento dell'istruzione √® un registro o un campo immediato.
Utilizziamo un segnale _ALUSrc_ che seleziona la porta di un MUX per far entrare un campo immediato o un registro.
Il risultato dell'ALU o della lw viene selezionato dal segnale _MemtoReg_ che comanda un altro MUX

_Nello specifico:_

![[Pasted image 20240412201604.png]]

_Linee utilizzate per l'istruzione add $s0, $s1, $s2_

![[Pasted image 20240412201956.png]]

_Linee utilizzate per l'istruzione lw $s0, 4(\$s1)_

![[Pasted image 20240412202412.png]]

_Linee utilizzate per l'istruzione sw $s0, 4(\$s1)_

![[Pasted image 20240412202802.png]]

### Salti Condizionati
- La ALU viene utilizzata come comparatore (sottrazione) se il segnale _zero_ vale 1 allora dobbiamo effettuare il salto
- La destinazione dei salti sar√† un numero relativo all'istruzione seguente _estesa nel segno, moltiplicata per 4 e sommata a PC + 4_
- Il nuovo valore del PC pu√≤ quindi provenire da _PC + 4_ o dall'uscita dell'adder ovvero dopo un salto
 _Abbiamo bisogno di un MUX di selezione_

![[Pasted image 20240412203139.png]]

_Linee utilizzate per l'istruzione beq $0, \$1, label_

![[Pasted image 20240412203817.png]]

Quindi se nell'ALU otteniamo come risultato 0 nel segnale 0 andiamo semplicemente avanti all'istruzione _PC + 4_ mentre se vale 1 dobbiamo saltare al valore della label che seguendo le regole dette prima deve essere estesa nel segno fino a 32 bit, shiftata di 2 a sinistra ovvero moltiplicata per 4 e sommata all'indirizzo della nostra istruzione successiva quindi _PC + 4_, quindi tramite un MUX scegliamo il valore corretto e riportiamo il risultato all'interno del PC.

**Mettendo insieme tutti i componenti otteniamo:**

![[Pasted image 20240416193926.png]]

_Linee attraversate per l'istruzione lw \$s0, 0x00000004(\$29)_

![[Pasted image 20240416194111.png]]

Adesso possiamo anche aggiungere i segnali di controllo gestiti dalla **CU** e la logica di salto

![[Pasted image 20240416194211.png]]

- **Salto**: Viene effettuato se nella porta _AND_ passa sia il valore _Zero_ della _ALU_ quindi se il confronto ha avuto successo e se il segnale di controllo per il _Jump_ vale 1, quindi se c'√® un salto o no.
- I segnali di controllo fanno parte dei 32 bit dell'istruzione.

### Segnali di controllo della ALU


| ALU control lines | Function         |
| ----------------- | ---------------- |
| 0000              | AND              |
| 0001              | OR               |
| 0010              | add              |
| 0110              | subtract         |
| 0111              | set on less than |
| 1100              | NOR              |

### Formato delle Istruzioni e bit di controllo ALU
La logica di controllo per la ALU √® implementata a cascata, questo comporta pi√π livelli di decodifica e una circuteria pi√π semplice.
Quindi prima si prendono i 3 codici di selezione per **ALUOp** e poi a seconda dei casi viene considerato il campo **funct** nell'istruzione

![[Pasted image 20240416194851.png]]

Il primo livello avviene nella _CU_ che manda i primi due bit e abbiamo pi√π casi:
- _00_: Dobbiamo effettuare una somma, i successivi 4 bit saranno _0010_ (**lw, sw**)
- _01_: Dobbiamo effettuare una sottrazione, successivi 4 saranno _0110_ (**Salti Condizionati**)
- Quindi per questi due casi sappiamo gi√† che 4 bit successivi inserire, non abbiamo pi√π "opzioni"
- _10_: Dobbiamo generare i successivi 4 bit basandoci sui bit presenti in _funct_ seguendo la tabella sopra

Pi√π nello specifico guardo i bit in questo modo:

![[Pasted image 20240416195330.png]]

Dove la _X_ indica i bit che non mi interessa guardare.

### Datapath Completo

![[Pasted image 20240416195754.png]]

### Segnali di Controllo nello specifico

![[Pasted image 20240416195907.png]]

### Segnali della ALU (2)
Come abbiamo visto prima la ALU deve eseguire 3 tipi di comportamento:
- Se l'istruzione √® di tipo R esegue l'operazione indicata in _funct_
- Se l'istruzione √® _lw, sw_ effettua una _somma_
- Se l'istruzione √® un salto effettua una _differenza_
E per codificare 3 comportamenti bastano 2 segnali dalla _CU_: _ALUOp = 1_ e _ALUOp = 0_

![[Pasted image 20240416200227.png]] 

### Tempi di Esecuzione
Se conosciamo i tempi di esecuzione di ogni componente allora possiamo calcolare il tempo necessario a svolgere ogni istruzione.
√à importante ricordare che il segnale si propaga in tutto il circuito **in parallelo**.

_Esempio con tempi stabiliti_

![[Pasted image 20240416200616.png]]

# Aggiungere nuove istruzioni
Con delle piccole modifiche ai componenti gi√† presenti possiamo aggiungere facilmente delle nuove istruzioni.
Per ogni istruzione dobbiamo quindi:
- La sua codifica in bit
- Cosa fa
- Se abbiamo bisogno di nuovi componenti
- Dove passeranno le informazioni
- La tabella di verit√† dei segnali di controllo
- Calcolare se il tempo necessario √® superiore alle altre istruzioni e quindi se abbiamo bisogno di prolungare il tempo totale.

## Aggiungiamo l'istruzione di J
Come codifica scegliamo di dedicare i primi 6 bit alla tipologia di istruzione e i restanti 26 all'indirizzo di destinazione del salto, quindi:
- √à un **indirizzo assoluto**
- Indica **l'istruzione di destinazione** e va quindi moltiplicato per 4 (shift di 2, andiamo a 28 bit)
- I restanti 4 bit li prendiamo dal PC + 4 tramite un OR

Come unit√† aggiuntive abbiamo bisogno di uno **shift left*** di 2 bit con un input da 26 e un **MUX** per scegliere il nuovo _PC_.
Per i segnali di controllo impostiamo un segnale _Jump_ a 1 e a 0 i _RegWrite e MemWrite_ per evitare modifiche a registri e memoria.
Per quanto riguarda il tempo, dobbiamo considerare il _Fetch_ e in parallelo il tempo di calcolo del _PC + 4_, quindi prendiamo il massimo dei due tempi

![[Pasted image 20240421125535.png]]

Con il **collegamento** dei due cavi stiamo effettuando l'_OR_.
Con il secondo _MUX_ quindi non prendiamo il valore in uscita da PC + 4 ma scegliamo il nostro calcolo appena effettuato.

**Architettura Completa Modificata:**

![[Pasted image 20240421125813.png]]

## Istruzione JAL
La codifichiamo sempre come un'istruzione di tipo _J_ e per il calcolo dell'indirizzo svolge le stesse operazioni del salto normale ma il risultato viene scritto nel registro \$ra insieme ad un + 4.

Abbiamo bisogno degli stessi componenti del _Jump_ ma pi√π _MUX_ per selezionare il valore PC +4 e altri per selezionare il numero del registro \$ra

Abbiamo bisogno di un segnale _Link_ per attivare i nuovi MUX

![[Pasted image 20240421134424.png]]

Quindi con il segnale _link_ mandiamo nel registro di scrittura il valore 31 che equivale al registro \$ra e scriviamo nel registro il valore di PC + 4 poi effettuiamo il Jump al valore calcolato con i 26 bit dell'istruzione, come abbiamo fatto anche prima per il _jump normale_.

# Istruzione addi / la
Deve scrivere in un registro la somma data dai valori presenti in un registro e da una costante, abbiamo gi√† tutti i componenti necessari ovvero l'estensione del segno della costante, un MUX per scegliere la costante come secondo addendo e un ALU.
_Non abbiamo bisogno di circuteria aggiuntiva_

# Istruzione jr
Trasferisce nel _PC_ il contenuto del registro _rs_
Abbiamo bisogno soltanto di un MUX in pi√π per scegliere il _PC_ dall'uscita del blocco registri e quindi anche di un segnali di controllo che chiamiamo _JumpToReg_ che abilita il MUX per inserire in _PC_ il valore del registro

![[Pasted image 20240421135739.png]]

Quindi grazie al MUX saltiamo ogni calcolo effettuato precedentemente per saltare direttamente al valore presente nel registro dell'istruzione, se il segnale √® impostato 1 ovviamente

# Control Unit malfunzionante
Ricordiamo prima di tutto i casi dei vari segnali di controllo:

![[Pasted image 20240501152020.png]]

Quando la CU genera segnali errati dobbiamo individuare **quale combinazione di segnali viene generata** e **quali istruzioni vengono influenzate**, una volta individuate possiamo scrivere un programma MIPS che stabilisce se il malfunzionamento √® presente o no.

_Esempio 1 RegWrite impostato da Branch_

Abbiamo il dubbio che il segnale _RegWrite_ venga determinato insieme al segnale _Branch_, impostiamo due ipotesi:
- _MemToReg = 1_ solo per l'istruzione _lw_ altrimenti vale 0 e non X
- _RegDest = 1_ solo per le istruzioni di tipo _R_ altrimenti vale 0 e non X

Dobbiamo quindi individuare le istruzioni affette da questo problema e scrivere un programma che inserisca in un registro il valore 1 se funziona correttamente, 0 altrimenti

Vediamo quindi come risulta la tavola di verit√†

![[Pasted image 20240501153426.png]]

Quindi notiamo che:
- Le istruzioni di tipo _R_ e _lw_ lasceranno i registri di destinazioni invariati, quindi non funzioneranno
- L'istruzione di salto _beq_ andr√† a modificare involontariamente il valore dei registri dato che assumendo _MemToReg = 0_ andiamo a scrivere nei registri il valore del risultato dell'ALU, appunto perch√® _RegWrite_ √® impostato a 1 involontariamente

Una soluzione molto banale per scrivere il programma MIPS √® quella di avere in memoria il valore 1 e provare a caricarlo con una _lw_ che dovrebbe essere non funzionante e quindi lasciare il registro invariato

Possiamo anche usare una somma sul registro dato che non dovrebbe funzionare

L'importante √® cercare di cambiare il valore di un registro usando le istruzioni che dovrebbero essere **malfunzionanti**

_Esempio 2 MemWrite opposto a RegWrite_

In questo caso pensiamo che il problema sia che il controllo _MemWrite_ √® attivo se e solo se non √® attivo il segnale _RegWrite_

Assumiamo che:
- _MemToReg = 1_ solo per la lw
- _RegDest = 1_ solo per le istruzioni di tipo _R_

Guardando la tavola di verit√† notiamo che abbiamo modificato valori soltanto nelle istruzioni _beq_ e _j_ che adesso scriveranno in memoria **involontariamente** mentre le altre istruzioni restano invariate.

![[Pasted image 20240501154815.png]]

Quindi per trovare il malfunzionamento dobbiamo modificare un registro utilizzando i salti.

Utilizziamo l'istruzione _beq_, questa istruzione se malfunzionante scriver√† all'indirizzo di memoria calcolato dalla ALU, quindi la differenza tra i due registri sorgente, il valore presente nel secondo registro sorgente dato che _MemWrite = 1_.

```assembly
move $s0, $zero
sw $s0, 0
li $s1, 1
beq $s1, $s1, On
On:
lw $s0, 0
```

Cosa fa:
- Impostiamo \$s0 = 0
- Scriviamo il valore 0 all'indirizzo di memoria 0
- Impostiamo \$s1 = 1
- Facciamo un salto "inutile" ma se l'istruzione √® malfunzionante avr√† salvato all'indirizzo di memoria 0, cio√® la differenza tra \$s1 e \$s1, il valore contenuto nel secondo registro sorgente \$s1 che contiene 1
- Quindi con l'ultima istruzione carichiamo nel registro il valore presente all'indirizzo di memoria 0 che se rimasto invariato a 0 indica il corretto funzionamento della CU, se cambiato in 1 indica la presenza di errori.

# Pipeline e Parallelismo
Fino ad adesso abbiamo diviso l'esecuzione di un'istruzione in 3 fasi: _Fetch, Decode e Execute_, possiamo per√≤ individuare altre due fasi all'interno della _Execute_, ovvero quella di accesso alla memoria (_Memory Access_) e la scrittura del risultato dell'ALU o del dato letto in memoria all'interno del registro di destinazione (_Write Back_).

Adesso quindi dividiamo le istruzioni in queste 5 fasi che avvengono ciascuna una singola volta all'interno di un ciclo di clock ed √® anche necessario che ciascuna di queste venga eseguita **una alla volta**.

Possiamo quindi rendere pi√π efficiente l'architettura MIPS scomponendo un'istruzione in una sorta di **catena di montaggio (Pipeline)** dove ogni fase svolge il suo compito e passa il risultato alla fase successiva procedendo per√≤ ad iniziare anche l'elaborazione dell'istruzione successiva.

![[Pasted image 20240501183309.png]]

Quindi a 5 istruzioni eseguite contemporaneamente avremo riempito la nostra Pipeline dato che ogni fase deve essere eseguita **esclusivamente** quindi una fase diversa per volta.
Questo ci permette di ridurre il periodo di clock dalla durata dell'istruzione pi√π lenta alla durata della fase pi√π lenta.

Infatti nel caso in cui ogni fase impieghi lo stesso tempo avremo **quintuplicato la velocit√†**

_Facciamo un esempio_

Impostiamo i seguenti valori come tempi delle 5 fasi:
- _Instruction Fetch:_ 200ps
- _Instruction Decode_: 100ps
- _Instruction Execute:_ 200ps
- _Memory Access:_ 200ps
- _Write Back:_ 100ps

Prendiamo come esempio l'istruzione di _load word_ che richiede tutte e 5 le fasi, quindi avremmo bisogno di un periodo di clock di 800ps, ovvero la somma di tutte le fasi.

![[Pasted image 20240501183910.png]]

Possiamo invece utilizzare la pipeline per diminuire il tempo di clock a 200ps ovvero il tempo necessario a completare la fase pi√π lenta.

![[Pasted image 20240501184136.png]]

In questo modo notiamo anche come abbiamo diminuito di 1000ps il tempo totale di esecuzione

Come facciamo per√≤ a introdurre la pipeline nell'architettura?

## Modifiche all'Architettura
Per rendere l'esecuzione di ogni fase indipendente da un'altra dobbiamo inserire dei banchi di registri tra di esse che si occuperanno di memorizzare temporaneamente tutti i dati e segnali di controllo processati da ogni fase durante l'ultimo ciclo di clock.

![[Pasted image 20240501204843.png]]

Questi sono i 4 banchi di registri aggiunti tra una fase e un'altra:
- **IF / ID**
- **ID / EXE**
- **EX / MEM**
- **MEM / WB**

Nei banchi sono contenuti i registri e i dati utilizzati per tale istruzione mentre nei "blocchetti" blu indicati sopra sono contenuti i segnali di controllo dell'istruzione necessari allo svolgimento di quella fase.

### Lettura e Scrittura dal Register File
Dato che sia la fase di Decode e WriteBack lavorano sul Register File ed entrambe impiegano un tempo inferiore e uguale possiamo eseguire entrambe le fasi nello stesso ciclo di clock.
Infatti se le altre fasi impiegano 200ps e queste soltanto 100ps possiamo eseguire ad esempio la scrittura durante il _Rising Edge del Clock_ e la lettura sul Register File durante il _Falling Edge_

![[Pasted image 20240501211200.png]]

## Criticit√† nell'esecuzione
Questa nuova architettura pu√≤ comportare alcune criticit√†.
Immaginiamo il caso in cui l'istruzione 1 modifichi il valore di un registro e l'istruzione 2 legga il valore di questo registro, quindi per via della suddivisione in fasi durante il _decode_ dell'istruzione 2 non √® ancora stata eseguita la fase di _WriteBack_ della prima istruzione e quindi il registro non √® ancora stato modificato.

Abbiamo 3 diversi dipi di criticit√† (**hazard**):
- **Structural Hazard**: Risorse hardware insufficienti
- **Data Hazard**: Il dato richiesto non √® ancora stato aggiornato
- **Control Hazard**: L'esecuzione di un salto modifica il flusso delle istruzioni

### Data Hazard e Forwarding
Prendendo il caso di prima possiamo analizzare il caso di queste due istruzioni:

```assembly
addi $s0, $s1, 5
sub $s2, $s0, $t0
```

Guardiamo cosa succede sulla pipeline:

![[Pasted image 20240501212152.png]]

Quindi la seconda istruzione legger√† il dato nel registro \$s0 quando ancora la prima istruzione non ha aggiornato il registro.
Per risolvere questo problema dobbiamo quindi allineare le fasi di _WriteBack e Instruction Decode_ inserendo degli "stalli".

![[Pasted image 20240501212414.png]]

Possiamo creare questa sovrapposizione perch√© come abbiamo visto la scrittura nei registri avviene durante la prima met√† del clock mentre la lettura durante la seconda.

Per√≤ possiamo osservare che il valore giusto lo abbiamo dopo la fase di EXE della prima istruzione, potremmo quindi usare una "scorciatoia" che sovrascrive il dato errato senza aspettare la fase di _Write Back_.
Questo ci da la possibilit√† di non dover inserire gli stalli, e questa tecnica prende il nome di **forwarding** (o Bypassing).

![[Pasted image 20240501213055.png]]

Alcune volte per√≤ √® comunque necessario aggiungere degli stalli, vediamo il caso delle istruzioni:

```assenbly
lw $s0, 20($t1)
sub $t2, $s0, $t3
```

In questo caso il valore richiesto in \$s0 viene generato durante la fase _MEM_ per via della _lw_, si creerebbe la situazione dove il dato viene generato nello stesso momento in cui √® richiesto dall'istruzione successiva, possiamo utilizzare il forwarding soltanto se inseriamo uno stallo per non effettuare le fasi nello stesso momento.

![[Pasted image 20240501214042.png]]

Per realizzare il forwarding dobbiamo inserire un nuova unit√† di controllo che sceglier√† da quale fase prendere il dato invece di aspettare la lettura dai registri, i controlli che far√† sono i seguenti:

L'unit√† attiver√† un forwarding per la fase _EXE_ solo se si ha _RegWrite == 1, EX / MEM.rd != 0 e MemRead == 0_ e poi:
- _ID / EX.rs == EX / MEM.rd_ oppure _ID / EX.rt == EX / MEM.rd_ attiver√† un forwarding sull'istruzione precedente
- _ID / EX.rs == MEM / WB.rd_ oppure _ID / EX.rt == MEM / WB.rd_ attiver√† un forwarding sulla seconda istruzione precedente

Con queste condizioni andiamo a controllare se l'istruzione presente nei banchi _EXE / MEM_ scrive un dato su un registro e poi controlliamo se un registro sorgente dell'istruzione successiva contenuta in _ID / EXE_ √® uguale al registro destinazione dell'istruzione precedente caricata nei banchi _EXE / MEM_.
Ragionamento analogo per il forwarding su due istruzioni indietro nei banchi _EXE / MEM_

> [!info] Perch√© controlliamo `rd != 0`?
> Pi√π avanti sar√† necessario utilizzare delle istruzioni particolari chiamate **nop** in cui si "scrive" sul registro _\$s0_, queste svolgono la seguente istruzione: `sll $zero, $zero, 0`

**Modifiche all'architettura**
Dobbiamo quindi sostituire il valore letto dal blocco registri con quello prodotto dall'istruzione precendente in fase di _EXE_ o nel caso di due istruzioni precedenti in fase di _MEM_.

Per implementare queste modifiche a livello hardware √® necessario aggiungere due MUX uno a testa sugli ingressi dell'ALU che selezionino tre casi:
- **Nessun Forwarding**: Il valore proviene dal banco _ID / EXE_
- **Forwarding dall'istruzione precedente**: Il valore proviene dal banco _EXE / MEM_
- **Forwarding dalla seconda istruzione precedente**: Il valore proviene dal banco _MEM / WB_
E questi MUX verranno controllati da una nuova unit√† funzionale chiamata **Unit√† di Propagazione**, nello specifico funzioner√† nel seguente modo:

![[Pasted image 20240512100608.png]]

Quindi **l'unit√† di propagazione** controlla i registri _rs / rt_ della fase _ID / EX_ con il registro _rd_ della fase _EX / MEM_, se questi sono uguali genera dei segnali di controllo, _PropagaA_ o _PropagaB_, i segnali funzionano nel seguente modo:

| Controllo Multiplexer | Sorgente | Funzionamento                                                                                                               |
| --------------------- | -------- | --------------------------------------------------------------------------------------------------------------------------- |
| PropagaA = 00         | ID / EXE | Il primo operando della ALU (rs) proviene dal banco dei registi (no forwarding)                                             |
| PropagaA = 10         | EX / MEM | Il primo operando della ALU (rs) viene preso dal risultato della ALU nel ciclo di clock precedente cio√® nella fase EX / MEM |
| PropagaA = 01         | MEM / WB | Il primo operando della ALU (rs) viene preso dalla memoria o dalla ALU di due cicli precedenti ovvero dalla fase MEM / WB   |
| PropagaB = 00         | ID / EXE | Il secondo operando della ALU (rt) proviene dal banco dei registri (no forwarding)                                          |
| PropagaB = 10         | EX / MEM | Il secondo operando della ALU (rt) viene preso dal risultato della ALU del clock precedente dalla fase EX / MEM             |
| PropagaB = 01         | MEM / WB | Il secondo operando della ALU proviene dalla fase MEM / WB di due clock precedenti, dalla memoria o dalla ALU               |

> [!info] Altri tipi di forwarding
> √à possibile realizzare altri tipi di forwarding:
> - Nella fase ID, ma √® necessario soltanto se l'istruzione `beq` viene anticipata in ID, lo vedremo pi√π avanti
> - Nella fase MEM, necessario se un'istruzione di load word √® seguita da un'istruzione di store word, infatti se _sw_ √® preceduta da un'istruzione di tipo _R_ avviene il forwarding in _EXE_ appena visto

### Realizzare il forwarding in MEM (lw / sw)
Come detto prima il forwarding in fase di _MEM_ √® necessario quando abbiamo una dopo l'altra le istruzioni _lw_ e _sw_, queste vengono usate in questo ordine quando abbiamo bisogno di spostare un valore da una locazione della memoria in un'altra.
Cosa succede nella pipeline durante l'esecuzione?

![[Pasted image 20240512103420.png]]

√à necessario quindi aggiungere un MUX sull'ingresso del dato da scrivere in memoria, un ingresso preder√† il valore normalmente dal banco della pipeline _EX / MEM_ mentre un altro lo prender√† dal banco della fase _MEM / WB_ dell'istruzione precedente.

![[Pasted image 20240512104356.png]]

**Come rileviamo il forwarding e quindi generiamo un segnale di controllo?**
Dobbiamo controllare se:
- _MEM / WB.MemToReg == 1_ && _MEM / WB.RegWrite == 1_ per capire se nell'istruzione striamo prendendo un dato dalla memoria per scriverlo in un registro
- _EX / MEM.MemWrite == 1_ per capire se nella nuova istruzione andiamo a scrivere nella memoria
- _MEM / WB.Rt == EX / MEM.Rt_ per controllare se i due registri che contengono l'indirizzo di memoria sono lo stesso registro.

### Stallo dell'istruzione
In alcuni casi per realizzare il forwarding √® necessario inserire comunque uno stallo per attendere che il dato sia pronto nella fase che ci interessa.

![[Pasted image 20240512105358.png]]

Abbiamo realizzato il forwarding ma abbiamo comunque avuto bisogno di inserire due stalli.

**Come riconosciamo  dove dobbiamo inserire uno stallo?**
Dobbiamo esaminare le due istruzioni:
- La seconda istruzione ha bisogno del dato in fase di _EXE_ ma la prima lo produrr√† soltanto nella fase di _MEM_ dato che √® una _load word_, quindi:
  `ID / EX.MemRead == 1 && (IF / ID.rs == ID / EX.rt || IF / ID.rt == ID / EX.rt)`
  Se dobbiamo scrivere in memoria e i registri sorgente delle due istruzioni sono uguali.
- Un altro caso √® quando la seconda lo richiede in _ID_ e la prima lo produce dopo _EXE_ (avviene nei _beq_ anticipati):
  `ID / EX.RegWrite == 1 && (IF / ID.rt == ID / EX.rd || IF / ID.rs == ID / EX.rd) && op == beq`
  Quindi se l'istruzione precedente scrive su un registro e i registri sorgente della successiva sono uguali al destinazione della precedente e l'istruzione √® un salto.


> [!info] Come fermiamo l'istruzione con lo stallo? (Fase ID)
> Dobbiamo annullare l'istruzione che deve attendere e per fare questo dobbiamo azzerare i segnali di controllo _MemWrite_ e _RegWrite_ ovvero il banco _IF / ID.istruzione_ e poi dobbiamo rileggere l'istruzione in modo da eseguirla al colpo di clock successivo e per fare questo dobbiamo impedire che il _PC_ si aggiorni.

_Esempio di inserimento stalli e forwarding_

![[Pasted image 20240512110658.png]]

In questo caso l'istruzione _AND_ aveva bisogno del dato in _ID / EXE_ ma questo era pronto in fase _MEM / WB_ della precedente e quindi non era possibile fare forwarding, annullando l'operazione inserendo uno stallo invece √® stato possibile propagare il dato necessario.

**Architettura Modificata**

![[Pasted image 20240512110920.png]]

Il segnale _PCWrite_ serve a non far aggiornare il PC nel caso in cui inseriamo uno stallo

### Anticipare i Jump e Control Hazard
Ogni operazione viene riconosciuta dalla CPU durante la fase di ID e nello stesso momento viene caricata un'altra, quindi quando eseguiamo un jump abbiamo bisogno sicuramente di uno stallo per eliminare dalla pipeline le operazioni gi√† caricate (Control Hazard).

```python
j destinazione     # IF ID EX MM WB
etichetta:
addi $s1, $s1, 42  #    IF ID EX MM WB  va annullata
destinazione:
sub $s1, $s1, $s2  #       IF ID EX MM WB
```

Per eliminare un'istruzione con lo stallo dobbiamo azzerare i segnali di controllo _MemWrite e RegWrite_ e il banco _IF / ID_, aggiorniamo infine il _PC_ affinch√© possa leggere la giusta istruzione al prossimo clock.

#### Anticipare il Jump alla fase IF
Dobbiamo anticipare il riconoscimento dell'istruzione fatto dalla CU in fase di ID, per fare questo usiamo un comparatore con il valore _OpCode_ della J ovvero 000010.
Poi dobbiamo anche spostare l'aggiornamento del PC alla fase IF e per fare questo eseguiamo lo shift logico a sinistra di 2 dei 26 bit meno significativi dell'istruzione e aggiungiamo i 4 bit pi√π significativi del PC + 4.
Adesso quindi la Jump non introduce pi√π stalli dato che la riconosciamo in fase IF.

![[Pasted image 20240515175702.png|350]]

### Control Hazards (beq)
L'istruzione _beq_ di norma usa la ALU per eseguire i confronti quindi:
- Il salto avviene dopo la fase di EXE e quindi nella MEM e quindi abbiamo caricato in pipeline 2 istruzioni che in caso di salto vanno annullate.
- Ha bisogno degli elementi da confrontare in fase di EXE quindi non ha bisogno di stalli a meno che non sia preceduta da una _lw_ che carica i dati in fase di _MEM_.

Come annullare le istruzioni?
- `IF / ID.Istruzione` viene azzerata facendo una `NOP (No Operation)`, 0x00...0.
  Una No Operation corrisponde a 32 bit di 0 che come istruzione √® `sll $0, $0, 0`
- `ID / EXE.MemWrite`, `ID / EXE.RegWrite` e `MemRead` vengono azzerate per non leggere o scrivere sui registri o nella memoria.

Per anticipare la decisione di salto quindi alla fase ID per i branch occorre non utilizzare la ALU:
- Usiamo un comparatore tra i due argomenti del blocco registri
- Spostiamo la logica del salto ed il calcolo dell'indirizzo alla fase ID
- Inseriamo un'unit√† di forwarding apposita

In questo modo quando con un branch saltiamo dobbiamo inserire un solo stallo e non pi√π due, dato che riconosciamo il salto in ID e non in EXE.

**Attenzione**
Anticipando i controlli del salto alla fase ID avremo bisogno di questi dati da comparare nella fase ID e non pi√π nella fase EXE.
Quindi ad esempio se un branch √® seguito da una _lw_ dovremo inserire due stalli per aspettare che il dato sia pronto in fase di ID.
Oppure se seguito da una tipo R dovremo inserire uno stallo per aspettare il dato.

**Architettura CPU**

![[Pasted image 20240515182840.png]]

## Predire i Salti
L'idea principale √® quella di inserire una o due istruzioni che verrano eseguite indipendentemente dal salto per evitare di inserire stalli dopo il branch, infatti se l'istruzione dopo la _beq_ viene sempre eseguita anche quando il salto viene fatto, si elimina lo stallo eseguendo l'istruzione al posto dello stallo.

**Impatto della beq**:
Se il salto viene eseguito dopo i calcoli della ALU e quindi in fase EXE dobbiamo inserire:
- 2 stalli se il salto viene eseguito
- 1 stallo prima se la beq √® preceduta da lw

Se la beq √® anticipata nella fase ID:
- 1 stallo se il salto viene eseguito
- 2 stalli prima se preceduta da _lw_ o _R_.

L'impatto dipende anche da come √® scritto il codice infatti se il test viene fatto all'inizio la beq eseguir√† un solo salto inserendo quindi una sola volta gli stalli necessari, se invece il controllo viene eseguito alla fine le beq eseguir√† molti salti per ripetere il corpo e quindi dovr√† inserire molti pi√π stalli.

Infatti la CPU per come l'abbiamo vista fino ad ora prevede che il salto non viene effettuato, **possiamo prevedere il salto e caricare quindi le giuste istruzioni?**

Ad ogni istruzione di alto possiamo associare dei bit che contano quanti salti abbiamo effettuato e decidere quindi se √® pi√π probabile che avvenga o meno.

Con 2 bit possiamo realizzare una macchina a stati finiti:
- Necessita di due previsioni sbagliate per cambiare lo stato della previsione

![[Pasted image 20240515215841.png]]

## Ritardare il salto
Per recuperare il tempo perso nello stallo possiamo ritardare il salto.
- Eseguiamo in ogni caso l'istruzione che segue la _beq_ (**delay slot**).

In questo delay slot possiamo inserire una delle istruzioni che vanno sempre eseguite, ci sono pi√π casi:
- Un'istruzione precedente alla beq e che non abbia dipendenze con essa (anche indirette)
  
  ![[Pasted image 20240515220312.png|250]]
  
  Se non abbiamo istruzioni precedenti senza dipendenze:
- L'istruzione alla destinazione del salto, ma non √® sempre possibile.
	- L'istruzione dobbiamo copiarla e non spostarla questo perch√© potrebbe far parte di altri flussi
	- Se il salto non viene effettuato l'istruzione che abbiamo inserito e che viene quindi sempre eseguita non deve creare problemi all'istruzione successiva
	  
	  ![[Pasted image 20240515222158.png]]
	  
	  Le istruzioni che prima puntavano a _dest_ adesso dovranno puntare a _dest2_.
	  **Questa tecnica ha senso se la probabilit√† che il branch venga effettuato √® alta, ad esempio quando il branch √® la condizione di uscita**:
	  
- Se non abbiamo alternative inseriamo una NOP

![[Pasted image 20240515224400.png]]

**Non ho ben capito a che serve dato che cos√¨ ripeto pi√π volte la stessa istruzione inutile, tanto vale che metto lo stallo (?)** ü•π

# Cache
Grazie alla pipeline siamo riusciti a velocizzare notevolmente l'esecuzione delle istruzioni della CPU, l'ultimo "rallentamento" che possiamo incontrare √® quello della memoria questa infatti √® circa 10 o anche 100 volte pi√π lenta del processore.
La soluzione pi√π banale sembra quella di inserire una memoria pi√π veloce delle stesse dimensioni della RAM ma questo sarebbe molto dispendioso, quindi dato che possiamo inserire una memoria estremamente veloce ma anche molto piccola cerchiamo di sfruttarla al massimo con questi due prinicipi:
- **Principio di localit√† temporale**: Un programma tende ad accedere allo stesso elemento in momenti temporali molto vicini fra loro.
- **Principio di localit√† spaziale**: Un programma tende ad accedere ad elementi in memoria successivi fra loro.
Quindi per sfruttare questi due principi inseriamo una memoria piccola (**cache**) tra la CPU e la memoria in cui conserviamo i dati pi√π utilizzati e anche quelli vicini ad essi.

_Letture in diverse Memorie:_

![[Pasted image 20240519122415.png|600]]

Quando la CPU richiede un indirizzo della memoria possono verificarsi due situazioni:
- **HIT**: Il blocco corrispondente all'indirizzo √® presente nella cache e viene caricato da quest'ultima
- **MISS**: Il blocco non √® presente nella cache, viene quindi caricato dalla memoria e copiato anche nella cache.

## Cache Direct-Mapped
Dato che la cache deve contenere soltanto i dati pi√π richiesti e con poco spazio a disposizione dobbiamo memorizzare pi√π blocchi di memoria nello stesso spazio, questi quindi dovranno sovrascriversi a vicenda.
La nostra cache √® organizzata nel seguente modo:
- Ha **N linee** che indicano gli spazi occupabili dai blocchi di memoria
Ogni linea ha:
- Un **bit di validit√†** che indica se i dati contenuti in quella linea sono validi o meno, quindi se il bit vale 0 la linea √® considerata vuota.
- **Campo Tag** che ci permette di identificare il blocco di memoria memorizzato nella linea
- **Il blocco** di memoria vero e proprio memorizzato all'interno della linea

| Linea | V. Bit | Tag | Blocco       |
| ----- | ------ | --- | ------------ |
| 0     | 0      | //  | //           |
| 1     | 1      | 4   | 101010101... |
| 2     | 0      | //  | //           |
| 3     | 1      | 2   | 10110110...  |

Adesso dobbiamo trovare un modo che a partire dall'indirizzo di memoria richiesto ci permetta di capire in quale linea della cache potrebbe essere salvato il dato.
- La nostra cache ha $2^{n}$ linee e ognuna di queste ha un indice associato, per poter selezionare tutti gli indici abbiamo quindi bisogno di $n$ bit.
- Scomponiamo la memoria in $2^m$ word e ogni word corrisponde a 4 byte (32 bit), ogni blocco deve quindi contenere $2^{m}\cdot32$ bit.
- Ci serve un valore che chiameremo **offset word** che ci indica quale word contenuta nel blocco corrisponde a quella richiesta dalla CPU. Questo valore avr√† quindi una dimensione di $m$ bit in modo tale da poter selezionare tutte le possibili $2^m$ word del blocco.
- Abbiamo bisogno anche di un altro valore che chiameremo **offset di byte** che seleziona fra i 4 byte della word quello corrispondente al byte richiesto dall'indirizzo di memoria.
  Quindi dato che ogni word √® formata da 4 byte per per selezionarli ci bastano 2 bit.

Prendiamo quindi un indirizzo di memoria, scomponiamolo e costruiamo la nostra cache:

![[Pasted image 20240519125222.png]]

- 5 bit per l'indice della linea: $2^5$ linee = $32$ linee.
- L'offset delle word √® composto da 4 bit quindi ogni blocco √® composto da $2^4$ word = $16$ word, quindi ha una grandezza di 512 bit, $2^{4}\cdot32=512$.
- Il tag, ovvero il dato che indica in che blocco ci troviamo √® formato da $32-n-m-2$(offset di byte) e quindi in questo caso √® formato da $21$ bit.
- Una linea deve contenere: 1 bit di veridicit√†, il tag che indica il blocco e il blocco vero e proprio quindi: $1 + 21+ 512=534$ bit.
- La dimensione totale della cache √® quindi: $\text{n. linee}\cdot\text{grandezza della linea} = 32\cdot534=17.088$ bit $=2136$ byte quindi circa 2.1KB.

_In breve:_

- Cache con $2^n$ linee
- Blocchi di dimensione $2^m$ word da 4 byte quindi ogni blocco da: $2^{m+5}$ byte
- 1 bit di validit√†
- Campo TAG: $32-n-m-2$ bit
- Dimensione totale della cache: $2^n\cdot[2^m\cdot32+(32-n-m-2)+1]$ bit.

## Determinare un HIT o un MISS
Adesso che abbiamo una struttura per i nostri dati possiamo realizzare la cache.

![[Pasted image 20240519130343.png]]

- Prendiamo gli 8 bit dell'indice e ci posizioniamo sulla linea corrispondente.
- Controlliamo se i 18 bit del tag sono uguali al tag contenuto nella linea e se il bit di validit√† √® impostato a 1, in questo caso si verifica un HIT, altrimenti un MISS.
- Nei restanti bit della linea √® presente il blocco di memoria che navighiamo tramite un MUX che ha come linea di controllo i 4 bit dell'offset word.

## Altri tipi di Mapping

Fino ad ora abbiamo visto la memoria cache con **direct-mapping** dove ogni linea contiene un blocco di memoria:

**Pro**:
- Hardware semplice ma costoso
- √à molto semplice determinare in quale linea √® salvato il dato: `#linea = #blocco % N`

**Contro**:
- Blocchi diversi sono mappati sulla stessa linea e vanno quindi sovrascritti, se questo accade molto spesso si verificano molti MISS (**trashing**).

Vediamo adesso altre tipologie di mapping:

- **Fully Associative mapping**
  Un blocco pu√≤ essere posto in una linea qualsiasi, come **pro abbiamo la massima flessibilit√†** ma come **contro un hardware molto complesso e costoso**.
  Questo perch√© sappiamo dove si trova il blocco all'interno del set e dobbiamo quindi andarlo a cercare.

![[Pasted image 20240526154818.png]]

- **Set-Associative mapping**
  Le linee sono organizzate in S **set**  dove ogni blocco √® disposto in una qualsiasi delle vie del set fissato.
  - Per determinare il set: `#set = #blocco % S`
    Le vie sono date dal numero di linee di ogni set.

_Vediamo vari esempi di cache a 8 blocchi organizzati in diversi mapping._

![[Pasted image 20240526155223.png|250]]

![[Pasted image 20240526155253.png|250]]

![[Pasted image 20240526155325.png|400]]

![[Pasted image 20240526155438.png]]

- _Esempio Inserimento_

Proviamo ad inserire i blocchi di memoria con TAG = 0, 1, 2, 3, 4, 8 nelle memoria a 2 e 4 vie e vediamo cosa succede, ricordiamo che per calcolare il set di inserimento dobbiamo effettuare `#blocco % S`

- _Due Vie_

![[Pasted image 20240526155734.png|400]]

In questo caso inseriamo i blocchi 0, 1, 2, 3 poi il blocco 4 deve andare nel set 0 che contiene in una via il blocco 0 ma ha un'altra via libera quindi possiamo inserirlo mentre il blocco 8 che va sempre nel set 0 trova entrambe le vie occupate quindi dovremo sovrascrivere o la prima o la seconda.
_Per scegliere cosa sovrascrivere vedremo pi√π avanti le politiche di rimpiazzo, per ora prendiamo la prima via_.

- _Quattro Vie_

![[Pasted image 20240526160042.png]]

In questo caso invece inseriamo tutti i dati senza sovrascrivere nulla.

Il **numero delle vie** ci indica quindi **quanto √® associativa** la nostra cache, pi√π vie abbiamo pi√π la nostra cache √® associativa e diventa quindi anche pi√π veloce ma anche pi√π costosa.
Le cache si indicano con `n.set * n.vie`, quindi con 8 blocchi possiamo ottenere:
- 8x1 **direct mapping** (8 set 1 via)
- 4x2 **set associative** (4 set 2 vie)
- 2x4 **set associative** (2 set 4 vie)
- 1x8 **full associative** (1 set 8 vie)

A livello di circuito come implementiamo questa tipologia di cache?
Abbiamo bisogno di un comparatore per ciascuna via e se uno di questi manda come segnale 1 (true) ci troviamo in una situazione di _HIT_, come capiamo quale comparatore?
Utilizziamo un MUX con il numero di ingressi e il numero di linee di controllo pari al numero di vie.

_Esempio di Cache associativa a 4 vie con blocchi da 1 word_

![[Pasted image 20240526160819.png]]

### Grandezza della cache

Per ogni via possiamo identificare una tabella, ogni tabella contiene quindi **S** set con blocchi da **N** word.
Per ogni linea della tabella abbiamo:
- 1 bit di validit√† (se servono anche i bit _used / dirty_ che vedremo successivamente)
- i bit del tag: 32 bit - bit di offset - bit dell'indice di set
- bit del blocco: _N_(numero word) x 32.

Dimensione della cache: $vie \cdot set \cdot (bit.val + dim.blocco + dim.tag)$

I bit necessari per l'offset di blocco e di word sono $\log_{2}(N\cdot 4)$ mentre per l'indice di set abbiamo bisogno di $\log_{2}(S)$ bit.

_Esempio: costruiamo una cache a 4 vie, con 8 set e blocchi da 4 word_.

- Dimensione del blocco: 4(numero di word) x 32 = 128 bit
- bit di offset: $\log_{2}(4 \cdot 4) + \log_{2}(8)=4+3=7$ bit
- bit del tag: 32 - 7 = 25 bit

Dimensione della cache: $4 \cdot 8 \cdot (1 + 128 + 25)=4928$ bit

## Politiche di Rimpiazzo

Ci indicano in che modo sovrascrivere un dato quando non abbiamo spazio per inserirlo in cache.

- **LRU (Least Recently Used)**: Sostituire il blocco _pi√π vecchio_
	- Si associa il bit **used** a ciascuna linea
	- Ad ogni accesso si pone _used = 1_
	- Dopo un intervallo di tempo si azzera, quindi le linee con _used = 1_ sono le pi√π recenti
	- Pu√≤ risultare costoso mantenere questa informazione
- **LFU (Least Frequently Used)**: Sostituire il blocco _meno usato_
	- Si associa un contatore a ciascuna linea e si aggiorna ad ogni accesso
	- Hardware pi√π complesso
- **Random**: Sostituiamo un blocco a caso

## Tipi di MISS

Un accesso alla cache pu√≤ causare un MISS per tre motivi:

- **Cold Start**: Quel dato non era mai stato richiesto prima.
  Questo tipo di MISS √® influenzato dalla dimensione del blocco, infatti blocchi pi√π grandi contengono pi√π dati e quindi il numero di cold start diminuisce
- **Conflict**: Abbiamo ancora spazio libero in cache ma per via del grado di associativit√† dobbiamo sovrascrivere un blocco.
  In una cache _full associative_ se il dato viene richiesto in meno di $vie\cdot set$ altri blocchi avremmo avuto un HIT.
  Questo MISS √® influenzato quindi dal grado di associativit√†, infatti pi√π vie abbiamo meno conflitti ci saranno
- **Capacity**: Il blocco viene sovrascritto perch√© non abbiamo spazi liberi nella cache in cui scriverlo.
  Questo miss √® influenzato dalla capacit√† della cache, maggiore √® il numero di set maggiore sar√† il numero di richieste gestibili

Il **Cold Start ha la precedenza** sulla tipologia di MISS, ad esempio se sovrascriviamo un blocco per qualsiasi motivo (conflict o capacity) ma il dato che stiamo scrivendo non lo abbiamo mai richiesto prima allora ci troviamo in un **cold start**.

## Politiche di Scrittura

Se un dato presente nella cache viene aggiornato, come aggiorniamo la RAM?

- **Write Through**: Ad ogni modifica viene aggiornato il blocco anche nella memoria RAM
	- **PRO**: Anche con delle cache multiple il dato rimane coerente in tutte le memorie
	- **CONTRO**: Si perde molto tempo a scrivere nello stesso blocco pi√π volte
- **Write Back**: Il blocco viene aggiornato solo quando viene sostituito ovvero quando non √® pi√π presente in cache.
	- **Pro**: La scrittura del blocco avviene pi√π raramente e quindi abbiamo una cache pi√π veloce
	- **Contro**: Il dato non √® sempre coerente fra tutte le memoria causando complicazioni in sistemi multiprocessore o multicache.

**Idea per Ottimizzazione**: Possiamo utilizzare un bit _Dirty_ che ci indica se un dato √® modificato o no per evitare di scrivere sulla RAM i blocchi non modificati.


## Cache Multilivello

![[Pasted image 20240526171508.png]]

Infatti prendiamo come esempio la seguente sequenza di accessi in memoria: 0, 8, 0, 6, 8.
Guardiamo cosa succede con diversi tipi di mapping con politica di rimpiazzo _LRU_.

![[Pasted image 20240526172519.png]]

Possiamo strutturare le nostre memoria in questo modo:

![[Pasted image 20240526172656.png|250]]

In questo modo abbiamo che:
- Ogni HIT fornisce i dati al livello superiore
- Se si verifica un MISS andiamo a chiedere i dati al livello inferiore
- L'accesso impiega il tempo del livello dove si verifica l'HIT

_Esempio di Calcolo dei tempi_

- HIT su L1: $2ns$
- HIT su L2: $30ns$
- Accesso a RAM: $100ns$ (si verifica dopo un MISS su L2)
- Clock della CPU da $2GHz$ (2 Cicli di Clock per ns) e 3 CPI (cicli di clock per istruzione).
- Percentuale di MISS su L1 = 15% e quindi percentuale di HIT = 85%
- Percentuale di MISS su L2 = 20% e quindi HIT = 80%

Tempo medio di accesso in memoria:

$$
0,85\cdot 2ns+0.15\cdot 0.8\cdot 30ns+0.15\cdot0.2\cdot100ns=8.3ns
$$

Considerando i 2 cicli di clock per ogni ns abbiamo $16.6$ cicli di clock per accesso.

Guardando nello specifico i calcoli abbiamo eseguito:

`%HIT L1 * TempoL1` + `%MISS L1 x %HIT L2 * TempoL2` + `%MISS L1 * %MISS L2 * TempoRAM`.

In questo modo per ogni livello consideriamo anche la percentuale di Miss del livello superiore, la RAM non ha percentuale di HIT dato che √® sempre HIT.

> [!hint]- Esercizio calcolo cache e HITT / MISS
> ![[Pasted image 20240526175907.png]]
> Per calcolare velocemente gli HIT e MISS senza costruire la tabella, se ci troviamo in un rimpiazzo LRU, ci basta controllare per ogni blocco i passaggi precedenti di miss effettuati sulla stessa linea entro il range delle vie.
> Ad esempio in questo caso abbiamo 4 vie quindi per determinare un HIT controlliamo i 4 passaggi precedenti sulla stessa linea del blocco e controlliamo se √® presente il blocco con lo stesso tag nei soli miss.

# Cache Multiple per Processori Multipli

In un sistema multiprocessore si usano pi√π cache in parallelo e siccome diversi processi potrebbero dover modificare o accedere agli stessi dati √® necessario mantenere la coerenza di questi fra i vari processori.

_Idee:_
Collegare tra loro le cache in modo che ognuna sappia che cosa stanno facendo le altre e permettere il passaggio delle informazioni tra le cache.

Quando pi√π processori accedono contemporaneamente agli stessi dati lo stesso blocco √® presente in due copie diverse in due cache separate.

![[Pasted image 20240530184109.png|500]]

Un sistema per√≤ ha dei **dati coerenti** se la lettura di un dato restituisce il suo valore pi√π recente.
- **Coerenza**: Indica quale valore deve essere restituito dalla lettura di un dato
- **Consistenza**: Dopo aver effettuato una scrittura ci indica dopo quanto tempo il dato sar√† disponibile.
  Una scrittura non √® considerata completa finch√© tutti i processori non ne vedono l'effetto, inoltre i processori non devono cambiare l'ordine delle scritture, ma se necessario quello delle letture.

_Esempi:_
Se P1 legge da X dopo aver scritto X e senza che altri utilizzino X, leggeremo lo stesso valore.
Se P2 legge da X dopo che P1 ha scritto in X ed √® passato abbastanza tempo, leggeremo il valore scritto da P1.
Ma se ad esempio abbiamo due CPU, entrambe leggono un dato e quindi lo aggiungono alle loro cache, poi una di queste scrive un dato nella stessa locazione, questa CPU aggiorner√† il dato sia nella cache che nella memoria ma non nella cache dell'altra CPU dove rimarr√† la sua vecchia versione.

## Garantire la Coerenza

In un'architettura multiprocessore dove vogliamo garantire coerenza nella cache dobbiamo avere:
- **Migrazione dei dati**
  Se un dato viene trasferito in una cache locale questo deve poter essere usato in modo trasparente
- **Replicazione dei dati**
  Quando un dato condiviso viene letto da pi√π processori deve essere replicato nelle corrispondenti cache.

Come supporto per la coerenza utilizziamo un protocollo hardware che traccia lo stato di condivisione dei blocchi fra tutte le cache.

### Protocollo di Snooping
Questo protocollo prevede che:
- Ogni cache che contiene un blocco di memoria, contiene anche lo stato di condivisione nelle altre cache.
- Collegare le cache con un bus per permettere di controllare (_snooping_) le altre e aggiornare lo stato di condivisione del blocco.
- Dobbiamo trasmettere le MISS e le scritture da una cache a tutte le altre, questo serve a far **migrare un blocco** o per **invalidarlo** se obsoleto.

![[Pasted image 20240530193848.png]]

Quindi le CPU leggono in X e dopo i MISS aggiornano le loro cache, dopo che la CPU A scrive in X, il blocco X √® invalidato e quindi va aggiornato anche nelle altre cache oltre che nella memoria.

## Il controllore di una cache
Per progettare questo controllore possiamo utilizzare un **[[Progettazione di Automi|Automa a Stati Finiti]]**. 

Quindi per ogni automa dobbiamo definire:
- Stati
- Input / output
- Transizioni di stati
- Codifica di stati / input / output

In questo caso specifico andiamo a definire **4 stati**:
- **Idle**: Quando siamo in attesa della richiesta
- **Confronto dei tag**: Cerchiamo nei blocchi della cache il tag
- **Allocazione**: Leggiamo il blocco dalla memoria
- **Write - Back**: Scrittura del blocco sulla memoria

![[Pasted image 20240530183506.png|500]]

Quindi durante la fase di idle possiamo l'input che ci fa cambiare stato √® una richiesta valida della CPU che ci porta a confrontare i tag della cache.
Se il blocco √® valido ed √® un HIT torniamo nella fase di idle altrimenti possono verificarsi due tipi di MISS, se il blocco non era stato scritto andiamo in allocazione per leggere il nuovo blocco da inserire nella cache oppure il blocco era stato modificato e quindi dobbiamo scriverlo in memoria.
Quando la memoria √® pronta nel primo caso torniamo al confronto dei tag mentre nel secondo rileggiamo il blocco e quindi andiamo in allocazione.

