Fitter report for MAQUINA_EXPENDEDORA
Tue Sep 30 11:49:49 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Sep 30 11:49:49 2025      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; MAQUINA_EXPENDEDORA                        ;
; Top-level Entity Name              ; maquina_expendedora                        ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,692 / 15,408 ( 11 % )                    ;
;     Total combinational functions  ; 1,672 / 15,408 ( 11 % )                    ;
;     Dedicated logic registers      ; 163 / 15,408 ( 1 % )                       ;
; Total registers                    ; 163                                        ;
; Total pins                         ; 43 / 347 ( 12 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 2.94        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  17.6%      ;
;     Processors 5-16        ;  11.8%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; disp0[0]      ; Missing drive strength and slew rate ;
; disp0[1]      ; Missing drive strength and slew rate ;
; disp0[2]      ; Missing drive strength and slew rate ;
; disp0[3]      ; Missing drive strength and slew rate ;
; disp0[4]      ; Missing drive strength and slew rate ;
; disp0[5]      ; Missing drive strength and slew rate ;
; disp0[6]      ; Missing drive strength and slew rate ;
; disp1[0]      ; Missing drive strength and slew rate ;
; disp1[1]      ; Missing drive strength and slew rate ;
; disp1[2]      ; Missing drive strength and slew rate ;
; disp1[3]      ; Missing drive strength and slew rate ;
; disp1[4]      ; Missing drive strength and slew rate ;
; disp1[5]      ; Missing drive strength and slew rate ;
; disp1[6]      ; Missing drive strength and slew rate ;
; disp2[0]      ; Missing drive strength and slew rate ;
; disp2[1]      ; Missing drive strength and slew rate ;
; disp2[2]      ; Missing drive strength and slew rate ;
; disp2[3]      ; Missing drive strength and slew rate ;
; disp2[4]      ; Missing drive strength and slew rate ;
; disp2[5]      ; Missing drive strength and slew rate ;
; disp2[6]      ; Missing drive strength and slew rate ;
; disp3[0]      ; Missing drive strength and slew rate ;
; disp3[1]      ; Missing drive strength and slew rate ;
; disp3[2]      ; Missing drive strength and slew rate ;
; disp3[3]      ; Missing drive strength and slew rate ;
; disp3[4]      ; Missing drive strength and slew rate ;
; disp3[5]      ; Missing drive strength and slew rate ;
; disp3[6]      ; Missing drive strength and slew rate ;
; led_compra    ; Missing drive strength and slew rate ;
; stock_leds[0] ; Missing drive strength and slew rate ;
; stock_leds[1] ; Missing drive strength and slew rate ;
; stock_leds[2] ; Missing drive strength and slew rate ;
; alerta_led    ; Missing drive strength and slew rate ;
; door_led      ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                     ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Location ;                ;              ; anomaly_led ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; anomaly_sw  ; PIN_J7        ; QSF Assignment ;
+----------+----------------+--------------+-------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1934 ) ; 0.00 % ( 0 / 1934 )        ; 0.00 % ( 0 / 1934 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1934 ) ; 0.00 % ( 0 / 1934 )        ; 0.00 % ( 0 / 1934 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1924 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/User/Documents/Unicauca/4_Semestre/VHDL/Proyecto1/Proyecto1VHDL2025II/MAQUINA_EXPENDEDORA/output_files/MAQUINA_EXPENDEDORA.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,692 / 15,408 ( 11 % ) ;
;     -- Combinational with no register       ; 1529                    ;
;     -- Register only                        ; 20                      ;
;     -- Combinational with a register        ; 143                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 515                     ;
;     -- 3 input functions                    ; 437                     ;
;     -- <=2 input functions                  ; 720                     ;
;     -- Register only                        ; 20                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1150                    ;
;     -- arithmetic mode                      ; 522                     ;
;                                             ;                         ;
; Total registers*                            ; 163 / 17,068 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 163 / 15,408 ( 1 % )    ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 128 / 963 ( 13 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 43 / 347 ( 12 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M9Ks                                        ; 0 / 56 ( 0 % )          ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 3 / 20 ( 15 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 2% / 1% / 2%            ;
; Peak interconnect usage (total/H/V)         ; 10% / 8% / 13%          ;
; Maximum fan-out                             ; 155                     ;
; Highest non-global fan-out                  ; 110                     ;
; Total fan-out                               ; 5393                    ;
; Average fan-out                             ; 2.76                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1692 / 15408 ( 11 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 1529                  ; 0                              ;
;     -- Register only                        ; 20                    ; 0                              ;
;     -- Combinational with a register        ; 143                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 515                   ; 0                              ;
;     -- 3 input functions                    ; 437                   ; 0                              ;
;     -- <=2 input functions                  ; 720                   ; 0                              ;
;     -- Register only                        ; 20                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1150                  ; 0                              ;
;     -- arithmetic mode                      ; 522                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 163                   ; 0                              ;
;     -- Dedicated logic registers            ; 163 / 15408 ( 1 % )   ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 128 / 963 ( 13 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 43                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 5388                  ; 5                              ;
;     -- Registered Connections               ; 449                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 9                     ; 0                              ;
;     -- Output Ports                         ; 34                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk         ; G21   ; 6        ; 41           ; 15           ; 0            ; 155                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; coin1000    ; H6    ; 1        ; 0            ; 25           ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; coin500     ; G4    ; 1        ; 0            ; 23           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; confirmar   ; H5    ; 1        ; 0            ; 27           ; 0            ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset       ; J6    ; 1        ; 0            ; 24           ; 0            ; 110                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sel_prod[0] ; H7    ; 1        ; 0            ; 25           ; 14           ; 41                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sel_prod[1] ; E3    ; 1        ; 0            ; 26           ; 7            ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sel_prod[2] ; E4    ; 1        ; 0            ; 26           ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sel_prod[3] ; D2    ; 1        ; 0            ; 25           ; 0            ; 37                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; alerta_led    ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[0]      ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[1]      ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[2]      ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[3]      ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[4]      ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[5]      ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp0[6]      ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[0]      ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[1]      ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[2]      ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[3]      ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[4]      ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[5]      ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp1[6]      ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[0]      ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[1]      ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[2]      ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[3]      ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[4]      ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[5]      ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp2[6]      ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[0]      ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[1]      ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[2]      ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[3]      ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[4]      ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[5]      ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; disp3[6]      ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; door_led      ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_compra    ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; stock_leds[0] ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; stock_leds[1] ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; stock_leds[2] ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                     ; Use as regular IO        ; sel_prod[2]             ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; disp3[0]                ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; disp2[4]                ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; disp2[5]                ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; disp1[5]                ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; disp0[6]                ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; disp1[6]                ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; disp1[2]                ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; disp1[3]                ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; disp1[4]                ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; disp1[0]                ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; disp1[1]                ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; disp0[0]                ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; disp0[1]                ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 18 / 33 ( 55 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 28 / 47 ( 60 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; disp1[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; disp1[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; disp1[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; disp2[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; disp2[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; disp3[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; stock_leds[2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; stock_leds[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; disp1[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; disp1[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; disp2[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; disp2[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; disp3[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; disp3[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; alerta_led                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; stock_leds[0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; disp1[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; disp3[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; sel_prod[3]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; disp2[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; disp3[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; door_led                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; sel_prod[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; sel_prod[2]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; disp0[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; disp1[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; disp2[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; disp0[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; disp0[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; disp0[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; disp2[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; disp3[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; coin500                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; disp0[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; disp3[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; confirmar                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; coin1000                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; sel_prod[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; disp0[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; disp0[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; led_compra                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |maquina_expendedora                      ; 1692 (55)   ; 163 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 43   ; 0            ; 1529 (54)    ; 20 (1)            ; 143 (0)          ; |maquina_expendedora                                                                                                                      ; work         ;
;    |RESTADOR:U_rest|                      ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |maquina_expendedora|RESTADOR:U_rest                                                                                                      ; work         ;
;    |bin_bcd:U_bcd|                        ; 1153 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1153 (0)     ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd                                                                                                        ; work         ;
;       |lpm_divide:Div0|                   ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Div0                                                                                        ; work         ;
;          |lpm_divide_4jm:auto_generated|  ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated                                                          ; work         ;
;             |sign_div_unsign_5nh:divider| ; 123 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider                              ; work         ;
;                |alt_u_div_l8f:divider|    ; 123 (123)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (123)    ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider        ; work         ;
;       |lpm_divide:Div1|                   ; 164 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Div1                                                                                        ; work         ;
;          |lpm_divide_qhm:auto_generated|  ; 164 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated                                                          ; work         ;
;             |sign_div_unsign_rlh:divider| ; 164 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider                              ; work         ;
;                |alt_u_div_16f:divider|    ; 164 (164)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider        ; work         ;
;       |lpm_divide:Div2|                   ; 144 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Div2                                                                                        ; work         ;
;          |lpm_divide_nhm:auto_generated|  ; 144 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated                                                          ; work         ;
;             |sign_div_unsign_olh:divider| ; 144 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider                              ; work         ;
;                |alt_u_div_r5f:divider|    ; 144 (144)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (144)    ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider        ; work         ;
;       |lpm_divide:Mod0|                   ; 178 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Mod0                                                                                        ; work         ;
;          |lpm_divide_bbm:auto_generated|  ; 178 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated                                                          ; work         ;
;             |sign_div_unsign_9nh:divider| ; 178 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                              ; work         ;
;                |alt_u_div_t8f:divider|    ; 178 (178)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 178 (178)    ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider        ; work         ;
;       |lpm_divide:Mod1|                   ; 260 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Mod1                                                                                        ; work         ;
;          |lpm_divide_bbm:auto_generated|  ; 260 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated                                                          ; work         ;
;             |sign_div_unsign_9nh:divider| ; 260 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                              ; work         ;
;                |alt_u_div_t8f:divider|    ; 260 (260)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (260)    ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider        ; work         ;
;       |lpm_divide:Mod2|                   ; 284 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 284 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Mod2                                                                                        ; work         ;
;          |lpm_divide_bbm:auto_generated|  ; 284 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 284 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated                                                          ; work         ;
;             |sign_div_unsign_9nh:divider| ; 284 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 284 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider                              ; work         ;
;                |alt_u_div_t8f:divider|    ; 284 (284)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 284 (284)    ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider        ; work         ;
;    |cont30:U_door|                        ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |maquina_expendedora|cont30:U_door                                                                                                        ; work         ;
;    |div_50millones:U_div|                 ; 48 (48)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 24 (24)          ; |maquina_expendedora|div_50millones:U_div                                                                                                 ; work         ;
;    |lpm_divide:Div0|                      ; 139 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|lpm_divide:Div0                                                                                                      ; work         ;
;       |lpm_divide_qhm:auto_generated|     ; 139 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|lpm_divide:Div0|lpm_divide_qhm:auto_generated                                                                        ; work         ;
;          |sign_div_unsign_rlh:divider|    ; 139 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (0)      ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider                                            ; work         ;
;             |alt_u_div_16f:divider|       ; 139 (139)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (139)    ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider                      ; work         ;
;    |sumador_saldo:U_saldo|                ; 108 (108)   ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 2 (2)             ; 54 (54)          ; |maquina_expendedora|sumador_saldo:U_saldo                                                                                                ; work         ;
;    |systemd:U_d0|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|systemd:U_d0                                                                                                         ; work         ;
;    |systemd:U_d1|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|systemd:U_d1                                                                                                         ; work         ;
;    |systemd:U_d2|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|systemd:U_d2                                                                                                         ; work         ;
;    |systemd:U_d3|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|systemd:U_d3                                                                                                         ; work         ;
;    |top_productos:U_prod|                 ; 137 (69)    ; 61 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (36)      ; 16 (15)           ; 45 (18)          ; |maquina_expendedora|top_productos:U_prod                                                                                                 ; work         ;
;       |div_2seg:Udiv|                     ; 50 (50)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 1 (1)             ; 27 (27)          ; |maquina_expendedora|top_productos:U_prod|div_2seg:Udiv                                                                                   ; work         ;
;       |lpm_divide:Div0|                   ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U_prod|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_6gm:auto_generated|  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U_prod|lpm_divide:Div0|lpm_divide_6gm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_7kh:divider| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U_prod|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider                       ; work         ;
;                |alt_u_div_p2f:divider|    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U_prod|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U_prod|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_98m:auto_generated|  ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_7kh:divider| ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider                       ; work         ;
;                |alt_u_div_p2f:divider|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider ; work         ;
;       |systemd:U1|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |maquina_expendedora|top_productos:U_prod|systemd:U1                                                                                      ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; disp0[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp0[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp1[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp2[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; disp3[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_compra    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; stock_leds[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; stock_leds[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; stock_leds[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alerta_led    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; door_led      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sel_prod[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sel_prod[1]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sel_prod[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sel_prod[2]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clk           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; confirmar     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; coin1000      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; coin500       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sel_prod[0]                                                                                                                                           ;                   ;         ;
;      - top_productos:U_prod|systemd:U1|Mux6~0                                                                                                         ; 0                 ; 6       ;
;      - top_productos:U_prod|systemd:U1|Mux5~0                                                                                                         ; 0                 ; 6       ;
;      - top_productos:U_prod|systemd:U1|Mux4~0                                                                                                         ; 0                 ; 6       ;
;      - top_productos:U_prod|systemd:U1|Mux3~0                                                                                                         ; 0                 ; 6       ;
;      - top_productos:U_prod|systemd:U1|Mux2~0                                                                                                         ; 0                 ; 6       ;
;      - top_productos:U_prod|systemd:U1|Mux1~0                                                                                                         ; 0                 ; 6       ;
;      - top_productos:U_prod|systemd:U1|Mux0~0                                                                                                         ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux1~0                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux1~2                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux1~3                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux1~5                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux0~1                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux0~2                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux0~4                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux0~5                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux0~7                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux0~8                                                                                                                    ; 0                 ; 6       ;
;      - Mux1~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux2~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux3~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux4~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux5~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux6~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux7~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux8~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux9~0                                                                                                                                         ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~9                                                                                                                ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~13                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~16                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~18                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~20                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~21                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~23                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~24                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~25                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~26                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~28                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~29                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~30                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~31                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~32                                                                                                               ; 0                 ; 6       ;
; sel_prod[1]                                                                                                                                           ;                   ;         ;
;      - top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[1]~0 ; 1                 ; 6       ;
;      - top_productos:U_prod|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[1]~1 ; 1                 ; 6       ;
;      - top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[13]~0            ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux1~0                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux1~1                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux1~2                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux1~5                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux1~6                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux0~0                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux0~1                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux0~2                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux0~3                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux0~4                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux0~7                                                                                                                    ; 1                 ; 6       ;
;      - Mux0~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux1~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux2~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux3~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux4~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux5~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux6~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux7~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux8~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux9~0                                                                                                                                         ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~8                                                                                                                ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~12                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~14                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~15                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~22                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~26                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~29                                                                                                               ; 1                 ; 6       ;
; sel_prod[3]                                                                                                                                           ;                   ;         ;
;      - top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[3]~4 ; 0                 ; 6       ;
;      - top_productos:U_prod|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[3]~5 ; 0                 ; 6       ;
;      - top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[15]~2            ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux1~4                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux1~9                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux0~6                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux2~0                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux0~11                                                                                                                   ; 0                 ; 6       ;
;      - top_productos:U_prod|Mux2~1                                                                                                                    ; 0                 ; 6       ;
;      - Mux0~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux1~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux2~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux3~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux4~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux5~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux6~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux7~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux8~0                                                                                                                                         ; 0                 ; 6       ;
;      - Mux9~0                                                                                                                                         ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~8                                                                                                                ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~11                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~13                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~16                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~18                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~20                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~21                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~23                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~24                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~25                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~27                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Add0~0                                                                                                                    ; 0                 ; 6       ;
;      - top_productos:U_prod|alerta_sig~1                                                                                                              ; 0                 ; 6       ;
;      - top_productos:U_prod|confirm_pulse~3                                                                                                           ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~29                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~30                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~31                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|Decoder0~32                                                                                                               ; 0                 ; 6       ;
; sel_prod[2]                                                                                                                                           ;                   ;         ;
;      - top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[2]~2 ; 1                 ; 6       ;
;      - top_productos:U_prod|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[2]~3 ; 1                 ; 6       ;
;      - top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[14]~1            ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux1~4                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux0~0                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux0~1                                                                                                                    ; 1                 ; 6       ;
;      - top_productos:U_prod|Mux0~6                                                                                                                    ; 1                 ; 6       ;
;      - Mux0~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux1~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux2~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux3~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux4~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux5~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux6~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux7~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux8~0                                                                                                                                         ; 1                 ; 6       ;
;      - Mux9~0                                                                                                                                         ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~8                                                                                                                ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~10                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~13                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~15                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~18                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~21                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~22                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~25                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~27                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~30                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~31                                                                                                               ; 1                 ; 6       ;
; clk                                                                                                                                                   ;                   ;         ;
; reset                                                                                                                                                 ;                   ;         ;
;      - top_productos:U_prod|alerta_sig                                                                                                                ; 0                 ; 6       ;
;      - top_productos:U_prod|confirm_pulse                                                                                                             ; 0                 ; 6       ;
;      - cont30:U_door|active                                                                                                                           ; 0                 ; 6       ;
;      - mostrar_cambio                                                                                                                                 ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[14]                                                                                                                 ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[13]                                                                                                                 ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[12]                                                                                                                 ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[11]                                                                                                                 ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[10]                                                                                                                 ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[9]                                                                                                                  ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[8]                                                                                                                  ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[7]                                                                                                                  ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[6]                                                                                                                  ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[5]                                                                                                                  ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[4]                                                                                                                  ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[3]                                                                                                                  ; 0                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[2]                                                                                                                  ; 0                 ; 6       ;
;      - cont30:U_door|count[0]                                                                                                                         ; 0                 ; 6       ;
;      - cont30:U_door|count[1]                                                                                                                         ; 0                 ; 6       ;
;      - cont30:U_door|count[2]                                                                                                                         ; 0                 ; 6       ;
;      - cont30:U_door|count[3]                                                                                                                         ; 0                 ; 6       ;
;      - cont30:U_door|count[4]                                                                                                                         ; 0                 ; 6       ;
;      - cont30:U_door|count[5]                                                                                                                         ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[0]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[1]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[2]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[3]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[4]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[5]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[6]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[7]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[8]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[9]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[10]                                                                                                              ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[11]                                                                                                              ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[12]                                                                                                              ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[13]                                                                                                              ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[14]                                                                                                              ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[15]                                                                                                              ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[16]                                                                                                              ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[17]                                                                                                              ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[18]                                                                                                              ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt1000[19]                                                                                                              ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[0]                                                                                                                ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[1]                                                                                                                ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[2]                                                                                                                ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[3]                                                                                                                ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[4]                                                                                                                ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[5]                                                                                                                ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[6]                                                                                                                ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[7]                                                                                                                ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[8]                                                                                                                ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[9]                                                                                                                ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[10]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[11]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[12]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[13]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[14]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[15]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[16]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[17]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[18]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|cnt500[19]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[13][1]                                                                                                              ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[9][1]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[10][1]                                                                                                              ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[8][1]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[11][1]                                                                                                              ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[12][1]                                                                                                              ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[14][1]                                                                                                              ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[1][1]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[2][1]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[0][1]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[3][1]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[6][1]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[5][1]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[4][1]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[7][1]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[10][0]                                                                                                              ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[9][0]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[8][0]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[11][0]                                                                                                              ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[13][0]                                                                                                              ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[12][0]                                                                                                              ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[14][0]                                                                                                              ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[1][0]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[2][0]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[0][0]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[3][0]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[6][0]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[5][0]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[4][0]                                                                                                               ; 0                 ; 6       ;
;      - top_productos:U_prod|stock[7][0]                                                                                                               ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[13]                                                                                                            ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[12]                                                                                                            ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[11]                                                                                                            ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[10]                                                                                                            ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[9]                                                                                                             ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[8]                                                                                                             ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[7]                                                                                                             ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[6]                                                                                                             ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[5]                                                                                                             ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[4]                                                                                                             ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[3]                                                                                                             ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[2]                                                                                                             ; 0                 ; 6       ;
;      - top_productos:U_prod|prev_conf                                                                                                                 ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|prev1000                                                                                                                 ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|lock1000                                                                                                                 ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|prev500                                                                                                                  ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|lock500                                                                                                                  ; 0                 ; 6       ;
; confirmar                                                                                                                                             ;                   ;         ;
;      - mostrar_cambio                                                                                                                                 ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[14]                                                                                                                 ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[13]                                                                                                                 ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[12]                                                                                                                 ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[11]                                                                                                                 ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[10]                                                                                                                 ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[9]                                                                                                                  ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[8]                                                                                                                  ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[7]                                                                                                                  ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[6]                                                                                                                  ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[5]                                                                                                                  ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[4]                                                                                                                  ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[3]                                                                                                                  ; 1                 ; 6       ;
;      - RESTADOR:U_rest|cambio_reg[2]                                                                                                                  ; 1                 ; 6       ;
;      - top_productos:U_prod|prev_conf                                                                                                                 ; 1                 ; 6       ;
;      - top_productos:U_prod|confirm_pulse~2                                                                                                           ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~9                                                                                                                ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~12                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~16                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~22                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~26                                                                                                               ; 1                 ; 6       ;
;      - cont30:U_door|active~2                                                                                                                         ; 1                 ; 6       ;
;      - cont30:U_door|process_0~0                                                                                                                      ; 1                 ; 6       ;
;      - cont30:U_door|count[4]~8                                                                                                                       ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~29                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~30                                                                                                               ; 1                 ; 6       ;
;      - top_productos:U_prod|Decoder0~32                                                                                                               ; 1                 ; 6       ;
; coin1000                                                                                                                                              ;                   ;         ;
;      - sumador_saldo:U_saldo|prev1000                                                                                                                 ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|process_0~0                                                                                                              ; 0                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[2]~10                                                                                                          ; 0                 ; 6       ;
; coin500                                                                                                                                               ;                   ;         ;
;      - sumador_saldo:U_saldo|prev500                                                                                                                  ; 1                 ; 6       ;
;      - sumador_saldo:U_saldo|process_0~1                                                                                                              ; 1                 ; 6       ;
;      - sumador_saldo:U_saldo|saldo_reg[10]~12                                                                                                         ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                  ;
+-----------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; clk                                     ; PIN_G21            ; 155     ; Clock                    ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; confirmar                               ; PIN_H5             ; 27      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; cont30:U_door|count[4]~8                ; LCCOMB_X19_Y26_N30 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; cont30:U_door|process_0~0               ; LCCOMB_X19_Y26_N24 ; 6       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; div_50millones:U_div|out1               ; FF_X17_Y24_N1      ; 7       ; Clock                    ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; mostrar_cambio                          ; FF_X20_Y26_N1      ; 7       ; Latch enable             ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; reset                                   ; PIN_J6             ; 110     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; sumador_saldo:U_saldo|cnt1000[0]~20     ; LCCOMB_X24_Y26_N8  ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sumador_saldo:U_saldo|cnt500[5]~20      ; LCCOMB_X26_Y27_N22 ; 21      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sumador_saldo:U_saldo|process_0~0       ; LCCOMB_X28_Y26_N0  ; 37      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sumador_saldo:U_saldo|process_0~1       ; LCCOMB_X27_Y27_N12 ; 22      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sumador_saldo:U_saldo|saldo_reg[10]~12  ; LCCOMB_X27_Y26_N2  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~10        ; LCCOMB_X10_Y20_N2  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~13        ; LCCOMB_X11_Y20_N2  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~14        ; LCCOMB_X11_Y20_N0  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~17        ; LCCOMB_X12_Y20_N14 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~18        ; LCCOMB_X12_Y20_N4  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~19        ; LCCOMB_X14_Y20_N2  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~20        ; LCCOMB_X16_Y19_N12 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~21        ; LCCOMB_X15_Y19_N0  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~23        ; LCCOMB_X15_Y19_N22 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~24        ; LCCOMB_X16_Y19_N22 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~25        ; LCCOMB_X16_Y20_N20 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~27        ; LCCOMB_X16_Y20_N14 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~28        ; LCCOMB_X15_Y20_N14 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~31        ; LCCOMB_X14_Y20_N12 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|Decoder0~9         ; LCCOMB_X10_Y20_N0  ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; top_productos:U_prod|div_2seg:Udiv|out1 ; FF_X17_Y20_N31     ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                      ;
+---------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                      ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                       ; PIN_G21       ; 155     ; 12                                   ; Global Clock         ; GCLK9            ; --                        ;
; div_50millones:U_div|out1 ; FF_X17_Y24_N1 ; 7       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; mostrar_cambio            ; FF_X20_Y26_N1 ; 7       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
+---------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; reset~input                                                                                                                                    ; 110     ;
; mostrar_cambio                                                                                                                                 ; 69      ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~24     ; 54      ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~22     ; 53      ;
; sel_prod[0]~input                                                                                                                              ; 41      ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~22     ; 39      ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~20     ; 38      ;
; sel_prod[3]~input                                                                                                                              ; 37      ;
; sumador_saldo:U_saldo|process_0~0                                                                                                              ; 37      ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~22     ; 36      ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~20     ; 36      ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~16     ; 35      ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[12]~18     ; 35      ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[11]~16     ; 33      ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~20     ; 33      ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~18     ; 33      ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[11]~16     ; 32      ;
; sel_prod[1]~input                                                                                                                              ; 31      ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~18      ; 30      ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~16      ; 30      ;
; sel_prod[2]~input                                                                                                                              ; 28      ;
; confirmar~input                                                                                                                                ; 27      ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[8]~12      ; 27      ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[8]~12      ; 27      ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~16       ; 27      ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[9]~14       ; 27      ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~14      ; 27      ;
; ~GND                                                                                                                                           ; 26      ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~14      ; 26      ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~24     ; 26      ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[8]~14       ; 24      ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[8]~12       ; 24      ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_12_result_int[11]~16     ; 23      ;
; sumador_saldo:U_saldo|process_0~1                                                                                                              ; 22      ;
; sumador_saldo:U_saldo|cnt500[5]~20                                                                                                             ; 21      ;
; sumador_saldo:U_saldo|cnt1000[0]~20                                                                                                            ; 21      ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~12       ; 21      ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~10       ; 21      ;
; top_productos:U_prod|Mux1~9                                                                                                                    ; 20      ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[8]~12       ; 20      ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[8]~12       ; 20      ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[8]~12       ; 20      ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[7]~10       ; 20      ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_12_result_int[8]~12      ; 19      ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_11_result_int[5]~8       ; 18      ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_10_result_int[5]~8       ; 18      ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[6]~10       ; 18      ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[8]~12                    ; 17      ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[8]~12                    ; 17      ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[8]~12                     ; 17      ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[8]~12                     ; 17      ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[8]~12                     ; 17      ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[7]~10                     ; 16      ;
; top_productos:U_prod|Add0~0                                                                                                                    ; 15      ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_12_result_int[5]~8       ; 15      ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[5]~8        ; 15      ;
; RESTADOR:U_rest|cambio_reg[14]                                                                                                                 ; 14      ;
; div_50millones:U_div|Equal0~8                                                                                                                  ; 13      ;
; top_productos:U_prod|div_2seg:Udiv|Equal0~8                                                                                                    ; 13      ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|op_3~12                                        ; 13      ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[4]~6        ; 12      ;
; sumador_saldo:U_saldo|saldo_reg[10]~12                                                                                                         ; 11      ;
; sumador_saldo:U_saldo|saldo_reg~6                                                                                                              ; 11      ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_9_result_int[5]~8        ; 11      ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_8_result_int[5]~8        ; 11      ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_7_result_int[5]~8        ; 11      ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_6_result_int[5]~8        ; 11      ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_5_result_int[5]~8        ; 11      ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_4_result_int[5]~8        ; 11      ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_3_result_int[4]~6        ; 11      ;
; top_productos:U_prod|prev_conf                                                                                                                 ; 9       ;
; sumador_saldo:U_saldo|saldo_reg[4]                                                                                                             ; 9       ;
; sumador_saldo:U_saldo|saldo_reg[5]                                                                                                             ; 9       ;
; sumador_saldo:U_saldo|saldo_reg[8]                                                                                                             ; 9       ;
; sumador_saldo:U_saldo|saldo_reg[3]                                                                                                             ; 8       ;
; sumador_saldo:U_saldo|saldo_reg[6]                                                                                                             ; 8       ;
; sumador_saldo:U_saldo|saldo_reg[7]                                                                                                             ; 8       ;
; sumador_saldo:U_saldo|saldo_reg[9]                                                                                                             ; 8       ;
; sumador_saldo:U_saldo|saldo_reg[13]                                                                                                            ; 8       ;
; top_productos:U_prod|Mux2~1                                                                                                                    ; 8       ;
; saldo_dos_dig[3]                                                                                                                               ; 7       ;
; saldo_dos_dig[4]                                                                                                                               ; 7       ;
; saldo_dos_dig[5]                                                                                                                               ; 7       ;
; saldo_dos_dig[6]                                                                                                                               ; 7       ;
; sumador_saldo:U_saldo|saldo_reg[10]                                                                                                            ; 7       ;
; sumador_saldo:U_saldo|saldo_reg[11]                                                                                                            ; 7       ;
; sumador_saldo:U_saldo|saldo_reg[12]                                                                                                            ; 7       ;
; top_productos:U_prod|Mux0~10                                                                                                                   ; 7       ;
; top_productos:U_prod|Mux0~6                                                                                                                    ; 7       ;
; top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[15]~2            ; 7       ;
; top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[14]~1            ; 7       ;
; top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|StageOut[13]~0            ; 7       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[185]~258                ; 7       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[184]~257                ; 7       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[183]~256                ; 7       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[182]~255                ; 7       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_13_result_int[11]~16     ; 7       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_13_result_int[8]~12      ; 7       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_13_result_int[5]~8       ; 7       ;
; cont30:U_door|count[4]~8                                                                                                                       ; 6       ;
; cont30:U_door|process_0~0                                                                                                                      ; 6       ;
; sumador_saldo:U_saldo|saldo_reg[2]                                                                                                             ; 6       ;
; Add0~12                                                                                                                                        ; 6       ;
; Add0~10                                                                                                                                        ; 6       ;
; Add0~8                                                                                                                                         ; 6       ;
; Add0~6                                                                                                                                         ; 6       ;
; top_productos:U_prod|Decoder0~12                                                                                                               ; 5       ;
; cont30:U_door|active                                                                                                                           ; 5       ;
; saldo_dos_dig[1]                                                                                                                               ; 4       ;
; saldo_dos_dig[0]                                                                                                                               ; 4       ;
; saldo_dos_dig[2]                                                                                                                               ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[183]~333                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[184]~331                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[185]~330                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[186]~329                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[187]~328                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[188]~327                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[189]~326                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[190]~325                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[191]~324                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[192]~323                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[193]~322                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[194]~321                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[195]~320                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[184]~213                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[185]~212                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[186]~211                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[187]~210                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[188]~209                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[189]~208                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[190]~207                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[191]~206                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[192]~205                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[193]~204                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[194]~203                ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[195]~202                ; 4       ;
; top_productos:U_prod|div_2seg:Udiv|count1[0]                                                                                                   ; 4       ;
; top_productos:U_prod|div_2seg:Udiv|count1[1]                                                                                                   ; 4       ;
; top_productos:U_prod|Decoder0~15                                                                                                               ; 4       ;
; top_productos:U_prod|confirm_pulse~2                                                                                                           ; 4       ;
; top_productos:U_prod|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[4]~6 ; 4       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[14]~28     ; 4       ;
; coin500~input                                                                                                                                  ; 3       ;
; coin1000~input                                                                                                                                 ; 3       ;
; sumador_saldo:U_saldo|lock500                                                                                                                  ; 3       ;
; sumador_saldo:U_saldo|saldo_reg~4                                                                                                              ; 3       ;
; sumador_saldo:U_saldo|lock1000                                                                                                                 ; 3       ;
; top_productos:U_prod|Mux0~1                                                                                                                    ; 3       ;
; top_productos:U_prod|Mux0~0                                                                                                                    ; 3       ;
; top_productos:U_prod|lpm_divide:Mod0|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider|add_sub_3_result_int[4]~6 ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[1]~28      ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[13]~22     ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[12]~20     ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[11]~18     ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[10]~16     ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[9]~14      ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[8]~12      ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[7]~10      ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[6]~8       ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[5]~6       ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[4]~4       ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[3]~2       ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[2]~0       ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[2]~24      ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[13]~20     ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[12]~18     ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[11]~16     ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[10]~14     ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[9]~12      ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[8]~10      ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[7]~8       ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[6]~6       ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[5]~4       ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[4]~2       ; 3       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[3]~0       ; 3       ;
; Add0~26                                                                                                                                        ; 3       ;
; Add0~24                                                                                                                                        ; 3       ;
; Add0~22                                                                                                                                        ; 3       ;
; Add0~20                                                                                                                                        ; 3       ;
; Add0~18                                                                                                                                        ; 3       ;
; Add0~16                                                                                                                                        ; 3       ;
; Add0~14                                                                                                                                        ; 3       ;
; Add0~4                                                                                                                                         ; 3       ;
; Add0~2                                                                                                                                         ; 3       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[91]~208                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[83]~207                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[75]~206                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[67]~200                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[59]~199                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[60]~198                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[61]~197                               ; 2       ;
; top_productos:U_prod|Decoder0~31                                                                                                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[92]~192                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[93]~191                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[84]~189                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[85]~188                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[76]~186                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[77]~185                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[68]~183                               ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[69]~182                               ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~123                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~122                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~121                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~120                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~119                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~118                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~117                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~115                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~114                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~113                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~112                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[118]~111                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[102]~109                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[103]~108                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[104]~107                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[105]~106                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[106]~105                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[107]~104                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[88]~190                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[89]~184                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[80]~183                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[90]~182                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[91]~181                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[92]~180                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[93]~179                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[81]~177                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[72]~176                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[82]~175                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[83]~174                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[84]~173                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[85]~172                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[73]~170                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[64]~169                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[74]~168                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[75]~167                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[76]~166                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[77]~165                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[65]~163                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[56]~162                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[66]~161                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[67]~160                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[68]~159                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[69]~158                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[57]~156                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[48]~155                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[58]~154                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[59]~153                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[60]~152                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[61]~151                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[49]~149                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[50]~148                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[51]~147                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[52]~146                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[53]~145                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[55]~155                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[56]~154                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[57]~153                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[50]~151                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[51]~150                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[52]~149                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[45]~147                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[46]~146                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[47]~145                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[40]~143                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[41]~142                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[42]~141                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[35]~139                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[36]~138                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[37]~137                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[30]~135                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[31]~134                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[32]~133                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[25]~131                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[26]~130                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[27]~129                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[20]~127                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[21]~126                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[22]~125                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[15]~123                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[16]~122                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[17]~121                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[168]~343                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[168]~332                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~342                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~341                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[154]~330                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[155]~329                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~328                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~327                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~326                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~325                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~324                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~323                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~322                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~321                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~320                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~319                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[140]~318                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[141]~317                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~316                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~315                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~314                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~313                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~312                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~311                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~310                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~309                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~308                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[126]~307                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[127]~306                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~305                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~304                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~303                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~302                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~301                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[133]~300                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[134]~299                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[135]~298                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[112]~297                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[113]~296                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[114]~295                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[115]~294                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[116]~293                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[117]~292                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[118]~291                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[119]~290                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[120]~289                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[98]~288                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[99]~287                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[100]~286                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[101]~285                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[102]~284                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[103]~283                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[104]~282                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[105]~281                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[84]~280                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[85]~279                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[86]~278                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[87]~277                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[88]~276                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[89]~275                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[90]~274                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[70]~273                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[71]~272                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[72]~271                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[73]~270                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[74]~269                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[75]~268                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[56]~267                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[57]~266                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[58]~265                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[59]~264                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[60]~263                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[42]~262                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[43]~261                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[44]~260                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[45]~259                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~319                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[154]~318                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~317                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[171]~316                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[172]~315                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[173]~314                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[174]~313                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[175]~312                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[176]~311                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[177]~310                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[178]~309                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[179]~308                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[180]~307                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[155]~306                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[140]~305                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~304                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~303                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~302                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~301                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~300                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~299                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~298                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~297                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~296                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~295                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[141]~294                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[126]~293                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~292                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~291                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~290                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~289                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~288                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~287                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~286                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~285                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~284                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[127]~283                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[112]~282                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~281                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~280                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~279                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~278                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~277                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[133]~276                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[134]~275                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[135]~274                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[113]~273                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[98]~272                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[114]~271                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[115]~270                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[116]~269                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[117]~268                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[118]~267                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[119]~266                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[120]~265                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[99]~264                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[84]~263                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[100]~262                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[101]~261                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[102]~260                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[103]~259                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[104]~258                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[105]~257                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[85]~256                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[86]~255                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[87]~254                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[88]~253                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[89]~252                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[90]~251                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~201                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[171]~200                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[172]~199                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[173]~198                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[174]~197                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[175]~196                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[176]~195                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[177]~194                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[178]~193                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[179]~192                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[180]~191                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[156]~190                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[157]~189                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[158]~188                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[159]~187                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[160]~186                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[161]~185                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[162]~184                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[163]~183                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[164]~182                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[165]~181                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[144]~180                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[145]~179                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[146]~178                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[147]~177                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[148]~176                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[149]~175                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[150]~174                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[129]~173                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[130]~172                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[131]~171                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[132]~170                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[133]~169                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[134]~168                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[135]~167                ; 2       ;
; div_50millones:U_div|count1[25]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[24]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[23]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[22]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[21]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[20]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[17]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[19]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[18]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[16]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[15]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[14]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[13]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[2]                                                                                                                 ; 2       ;
; div_50millones:U_div|count1[6]                                                                                                                 ; 2       ;
; div_50millones:U_div|count1[3]                                                                                                                 ; 2       ;
; div_50millones:U_div|count1[4]                                                                                                                 ; 2       ;
; div_50millones:U_div|count1[5]                                                                                                                 ; 2       ;
; div_50millones:U_div|count1[7]                                                                                                                 ; 2       ;
; div_50millones:U_div|count1[8]                                                                                                                 ; 2       ;
; div_50millones:U_div|count1[9]                                                                                                                 ; 2       ;
; div_50millones:U_div|count1[10]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[11]                                                                                                                ; 2       ;
; div_50millones:U_div|count1[12]                                                                                                                ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[26]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[24]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[25]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[23]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[22]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[21]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[20]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[18]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[16]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[19]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[17]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[15]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[14]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[2]                                                                                                   ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[3]                                                                                                   ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[7]                                                                                                   ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[4]                                                                                                   ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[5]                                                                                                   ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[6]                                                                                                   ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[8]                                                                                                   ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[9]                                                                                                   ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[10]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[11]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[12]                                                                                                  ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|count1[13]                                                                                                  ; 2       ;
; sumador_saldo:U_saldo|prev500                                                                                                                  ; 2       ;
; sumador_saldo:U_saldo|LessThan3~2                                                                                                              ; 2       ;
; sumador_saldo:U_saldo|prev1000                                                                                                                 ; 2       ;
; sumador_saldo:U_saldo|LessThan2~1                                                                                                              ; 2       ;
; sumador_saldo:U_saldo|LessThan3~0                                                                                                              ; 2       ;
; cont30:U_door|active~1                                                                                                                         ; 2       ;
; top_productos:U_prod|div_2seg:Udiv|out1                                                                                                        ; 2       ;
; top_productos:U_prod|Decoder0~28                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~27                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~25                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~24                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~23                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~21                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~20                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~19                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~18                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~17                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~14                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~13                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~10                                                                                                               ; 2       ;
; top_productos:U_prod|Decoder0~9                                                                                                                ; 2       ;
; Mux4~0                                                                                                                                         ; 2       ;
; Mux0~0                                                                                                                                         ; 2       ;
; top_productos:U_prod|alerta_sig                                                                                                                ; 2       ;
; top_productos:U_prod|Mux1~8                                                                                                                    ; 2       ;
; top_productos:U_prod|Mux1~4                                                                                                                    ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~98                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[111]~86                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[112]~75                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[113]~73                 ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[168]~254                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[183]~250                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[183]~163                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~253                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[170]~252                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[184]~248                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[185]~247                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[186]~246                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[187]~245                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[188]~244                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[189]~243                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[190]~242                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[191]~241                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[192]~240                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[193]~239                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[194]~238                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[195]~237                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[182]~236                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[182]~235                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[184]~160                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[169]~156                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[185]~155                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[186]~154                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[187]~153                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[188]~152                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[189]~151                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[190]~150                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[191]~149                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[192]~148                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[193]~147                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[194]~146                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[195]~145                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[155]~140                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[141]~125                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[142]~112                ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~110                ; 2       ;
; Add0~34                                                                                                                                        ; 2       ;
; Add0~33                                                                                                                                        ; 2       ;
; Add0~32                                                                                                                                        ; 2       ;
; Add0~31                                                                                                                                        ; 2       ;
; Add0~30                                                                                                                                        ; 2       ;
; Add0~29                                                                                                                                        ; 2       ;
; Add0~28                                                                                                                                        ; 2       ;
; sumador_saldo:U_saldo|cnt500[15]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt500[14]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt500[13]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt500[12]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt500[11]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt500[10]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt500[9]                                                                                                                ; 2       ;
; sumador_saldo:U_saldo|cnt500[8]                                                                                                                ; 2       ;
; sumador_saldo:U_saldo|cnt500[7]                                                                                                                ; 2       ;
; sumador_saldo:U_saldo|cnt500[6]                                                                                                                ; 2       ;
; sumador_saldo:U_saldo|cnt500[5]                                                                                                                ; 2       ;
; sumador_saldo:U_saldo|cnt500[4]                                                                                                                ; 2       ;
; sumador_saldo:U_saldo|cnt500[3]                                                                                                                ; 2       ;
; sumador_saldo:U_saldo|cnt500[2]                                                                                                                ; 2       ;
; sumador_saldo:U_saldo|cnt500[1]                                                                                                                ; 2       ;
; sumador_saldo:U_saldo|cnt500[0]                                                                                                                ; 2       ;
; sumador_saldo:U_saldo|cnt500[19]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt500[18]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt500[17]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt500[16]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt1000[15]                                                                                                              ; 2       ;
; sumador_saldo:U_saldo|cnt1000[14]                                                                                                              ; 2       ;
; sumador_saldo:U_saldo|cnt1000[13]                                                                                                              ; 2       ;
; sumador_saldo:U_saldo|cnt1000[12]                                                                                                              ; 2       ;
; sumador_saldo:U_saldo|cnt1000[11]                                                                                                              ; 2       ;
; sumador_saldo:U_saldo|cnt1000[10]                                                                                                              ; 2       ;
; sumador_saldo:U_saldo|cnt1000[9]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt1000[8]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt1000[7]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt1000[6]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt1000[5]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt1000[4]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt1000[3]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt1000[2]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt1000[1]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt1000[0]                                                                                                               ; 2       ;
; sumador_saldo:U_saldo|cnt1000[19]                                                                                                              ; 2       ;
; sumador_saldo:U_saldo|cnt1000[18]                                                                                                              ; 2       ;
; sumador_saldo:U_saldo|cnt1000[17]                                                                                                              ; 2       ;
; sumador_saldo:U_saldo|cnt1000[16]                                                                                                              ; 2       ;
; cont30:U_door|count[5]                                                                                                                         ; 2       ;
; cont30:U_door|count[4]                                                                                                                         ; 2       ;
; cont30:U_door|count[3]                                                                                                                         ; 2       ;
; cont30:U_door|count[2]                                                                                                                         ; 2       ;
; cont30:U_door|count[1]                                                                                                                         ; 2       ;
; cont30:U_door|count[0]                                                                                                                         ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[5]~6                     ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[4]~4                     ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[3]~2                     ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[2]~0                     ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[5]~6                     ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[4]~4                     ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[3]~2                     ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[2]~0                     ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[5]~6                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[4]~4                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[3]~2                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[2]~0                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[5]~6                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[4]~4                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[3]~2                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[2]~0                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[5]~6                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[4]~4                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[3]~2                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[2]~0                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[5]~6                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[4]~4                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[3]~2                      ; 2       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[2]~0                      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[1]~20      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[2]~18      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[1]~20      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[8]~10      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[7]~8       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[6]~6       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[5]~4       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[4]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[3]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[2]~18      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[8]~10      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[7]~8       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[6]~6       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[5]~4       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[4]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[3]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[8]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[7]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[6]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[5]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[4]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[3]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[0]~16      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[1]~14      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[0]~16      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[5]~6       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[4]~4       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[3]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_11_result_int[2]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[1]~14      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[0]~16       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[5]~6       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[4]~4       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[3]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_10_result_int[2]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[1]~14       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[0]~16       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[5]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[4]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[3]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_9_result_int[2]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[1]~14       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[0]~16       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[5]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[4]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[3]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_8_result_int[2]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[1]~14       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[0]~14       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[5]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[4]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[3]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_7_result_int[2]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[1]~12       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[5]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[4]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[3]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_6_result_int[2]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_11_result_int[0]~10      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_11_result_int[2]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_11_result_int[1]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_10_result_int[0]~10      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_10_result_int[2]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_10_result_int[1]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_9_result_int[0]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_9_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_9_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_8_result_int[0]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_8_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_8_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_7_result_int[0]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_7_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_7_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_6_result_int[0]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_6_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_6_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_5_result_int[0]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_5_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_5_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_4_result_int[0]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_4_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_4_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_3_result_int[0]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_3_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|add_sub_3_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[0]~26      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_13_result_int[1]~26      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[0]~24      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[11]~20     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[10]~18     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[9]~16      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[8]~14      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[7]~12      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[6]~10      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[5]~8       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[4]~6       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[3]~4       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[2]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[1]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[0]~22      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[10]~18     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[9]~16      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[8]~14      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[7]~12      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[6]~10      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[5]~8       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[4]~6       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[3]~4       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[2]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[1]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[0]~20       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[9]~16       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[8]~14       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[7]~12       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[6]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[5]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[4]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[3]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[0]~18       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[8]~14       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[7]~12       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[6]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[5]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[4]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[3]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[0]~16       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[7]~12       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[6]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[5]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[4]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[3]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[0]~14       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[6]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[5]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[4]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[3]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[0]~12       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[5]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[4]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[3]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_5_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[0]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[4]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[3]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_4_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[0]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[3]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[2]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[1]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[1]~24      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[0]~24      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[1]~24      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[12]~20     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[11]~18     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[10]~16     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[9]~14      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[8]~12      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[7]~10      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[6]~8       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[5]~6       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[4]~4       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[3]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[2]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[1]~22      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[0]~22      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[11]~18     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[10]~16     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[9]~14      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[8]~12      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[7]~10      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[6]~8       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[5]~6       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[4]~4       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[3]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[2]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[1]~20      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[0]~20       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[10]~16     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[9]~14      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[8]~12      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[7]~10      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[6]~8       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[5]~6       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[4]~4       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[3]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[2]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[1]~18       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[0]~18       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[9]~14       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[8]~12       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[7]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[6]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[5]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[4]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[3]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[2]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[1]~16       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[0]~16       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[8]~12       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[7]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[6]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[5]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[4]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[3]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_8_result_int[2]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[1]~14       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[0]~14       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[7]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[6]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[5]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[4]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[3]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_7_result_int[2]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[1]~12       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[6]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[5]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[4]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[3]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod1|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[2]~0        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[2]~22      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[1]~22      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[12]~18     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[11]~16     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[10]~14     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[9]~12      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[8]~10      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[7]~8       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[6]~6       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[5]~4       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[4]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[3]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[2]~20      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[1]~20      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[11]~16     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[10]~14     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[9]~12      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[8]~10      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[7]~8       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[6]~6       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[5]~4       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[4]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_11_result_int[3]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[2]~18      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[10]~14     ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[9]~12      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[8]~10      ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[7]~8       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[6]~6       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[5]~4       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[4]~2       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_10_result_int[3]~0       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[9]~12       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[8]~10       ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[7]~8        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[6]~6        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[5]~4        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[4]~2        ; 2       ;
; bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[3]~0        ; 2       ;
; sumador_saldo:U_saldo|lock500~6                                                                                                                ; 1       ;
; sumador_saldo:U_saldo|lock1000~6                                                                                                               ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[99]~209                               ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[98]~205                               ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[90]~204                               ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[82]~203                               ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[74]~202                               ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[66]~201                               ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[62]~196                               ; 1       ;
; top_productos:U_prod|Decoder0~32                                                                                                               ; 1       ;
; top_productos:U_prod|Decoder0~30                                                                                                               ; 1       ;
; top_productos:U_prod|Decoder0~29                                                                                                               ; 1       ;
; top_productos:U_prod|confirm_pulse~3                                                                                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[100]~195                              ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[101]~194                              ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[102]~193                              ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[94]~190                               ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[86]~187                               ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[78]~184                               ; 1       ;
; lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[70]~181                               ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[134]~131                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[135]~130                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[136]~129                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[137]~128                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[138]~127                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[139]~126                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[140]~125                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[141]~124                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[130]~116                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[119]~110                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div0|lpm_divide_4jm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[108]~103                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[97]~191                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[98]~189                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[99]~188                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[100]~187                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[101]~186                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[102]~185                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[94]~178                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[86]~171                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[78]~164                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[70]~157                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[62]~150                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div1|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|StageOut[54]~144                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[60]~159                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[61]~158                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[62]~157                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[63]~156                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[58]~152                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[53]~148                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[48]~144                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[43]~140                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[38]~136                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[33]~132                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[28]~128                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[23]~124                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Div2|lpm_divide_nhm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_r5f:divider|StageOut[18]~120                 ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[171]~340                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[172]~339                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[173]~338                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[174]~337                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[175]~336                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[176]~335                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[177]~334                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[178]~333                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[179]~332                ; 1       ;
; bin_bcd:U_bcd|lpm_divide:Mod2|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[180]~331                ; 1       ;
; div_50millones:U_div|count1~11                                                                                                                 ; 1       ;
; div_50millones:U_div|count1~10                                                                                                                 ; 1       ;
; div_50millones:U_div|count1~9                                                                                                                  ; 1       ;
; div_50millones:U_div|count1~8                                                                                                                  ; 1       ;
; div_50millones:U_div|count1~7                                                                                                                  ; 1       ;
; div_50millones:U_div|count1~6                                                                                                                  ; 1       ;
; div_50millones:U_div|count1~5                                                                                                                  ; 1       ;
; div_50millones:U_div|count1~4                                                                                                                  ; 1       ;
; div_50millones:U_div|count1~3                                                                                                                  ; 1       ;
; div_50millones:U_div|count1~2                                                                                                                  ; 1       ;
; div_50millones:U_div|count1~1                                                                                                                  ; 1       ;
; div_50millones:U_div|count1~0                                                                                                                  ; 1       ;
; top_productos:U_prod|div_2seg:Udiv|count1~11                                                                                                   ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,868 / 47,787 ( 4 % ) ;
; C16 interconnects     ; 7 / 1,804 ( < 1 % )    ;
; C4 interconnects      ; 881 / 31,272 ( 3 % )   ;
; Direct links          ; 478 / 47,787 ( 1 % )   ;
; Global clocks         ; 3 / 20 ( 15 % )        ;
; Local interconnects   ; 675 / 15,408 ( 4 % )   ;
; R24 interconnects     ; 20 / 1,775 ( 1 % )     ;
; R4 interconnects      ; 679 / 41,310 ( 2 % )   ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.22) ; Number of LABs  (Total = 128) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 3                             ;
; 3                                           ; 2                             ;
; 4                                           ; 1                             ;
; 5                                           ; 2                             ;
; 6                                           ; 3                             ;
; 7                                           ; 4                             ;
; 8                                           ; 1                             ;
; 9                                           ; 2                             ;
; 10                                          ; 3                             ;
; 11                                          ; 2                             ;
; 12                                          ; 7                             ;
; 13                                          ; 5                             ;
; 14                                          ; 3                             ;
; 15                                          ; 14                            ;
; 16                                          ; 71                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.43) ; Number of LABs  (Total = 128) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 20                            ;
; 1 Clock                            ; 26                            ;
; 1 Clock enable                     ; 5                             ;
; 1 Sync. load                       ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.98) ; Number of LABs  (Total = 128) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 5                             ;
; 3                                            ; 1                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 2                             ;
; 10                                           ; 6                             ;
; 11                                           ; 4                             ;
; 12                                           ; 8                             ;
; 13                                           ; 5                             ;
; 14                                           ; 6                             ;
; 15                                           ; 28                            ;
; 16                                           ; 37                            ;
; 17                                           ; 0                             ;
; 18                                           ; 0                             ;
; 19                                           ; 1                             ;
; 20                                           ; 1                             ;
; 21                                           ; 3                             ;
; 22                                           ; 2                             ;
; 23                                           ; 1                             ;
; 24                                           ; 1                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.08) ; Number of LABs  (Total = 128) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 9                             ;
; 2                                               ; 8                             ;
; 3                                               ; 5                             ;
; 4                                               ; 7                             ;
; 5                                               ; 4                             ;
; 6                                               ; 1                             ;
; 7                                               ; 6                             ;
; 8                                               ; 10                            ;
; 9                                               ; 13                            ;
; 10                                              ; 7                             ;
; 11                                              ; 10                            ;
; 12                                              ; 15                            ;
; 13                                              ; 11                            ;
; 14                                              ; 11                            ;
; 15                                              ; 4                             ;
; 16                                              ; 7                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.40) ; Number of LABs  (Total = 128) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 3                             ;
; 4                                            ; 10                            ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 5                             ;
; 10                                           ; 7                             ;
; 11                                           ; 7                             ;
; 12                                           ; 11                            ;
; 13                                           ; 11                            ;
; 14                                           ; 9                             ;
; 15                                           ; 12                            ;
; 16                                           ; 6                             ;
; 17                                           ; 11                            ;
; 18                                           ; 6                             ;
; 19                                           ; 4                             ;
; 20                                           ; 1                             ;
; 21                                           ; 5                             ;
; 22                                           ; 2                             ;
; 23                                           ; 2                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 43        ; 0            ; 43        ; 0            ; 0            ; 43        ; 43        ; 0            ; 43        ; 43        ; 0            ; 34           ; 0            ; 0            ; 9            ; 0            ; 34           ; 9            ; 0            ; 0            ; 0            ; 34           ; 0            ; 0            ; 0            ; 0            ; 0            ; 43        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 43           ; 0         ; 43           ; 43           ; 0         ; 0         ; 43           ; 0         ; 0         ; 43           ; 9            ; 43           ; 43           ; 34           ; 43           ; 9            ; 34           ; 43           ; 43           ; 43           ; 9            ; 43           ; 43           ; 43           ; 43           ; 43           ; 0         ; 43           ; 43           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; disp0[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp0[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp1[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp2[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; disp3[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_compra         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stock_leds[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stock_leds[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; stock_leds[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; alerta_led         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; door_led           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel_prod[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel_prod[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel_prod[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel_prod[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; confirmar          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coin1000           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; coin500            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 5.4               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                               ;
+-----------------------------------------------+-----------------------------------------+-------------------+
; Source Register                               ; Destination Register                    ; Delay Added in ns ;
+-----------------------------------------------+-----------------------------------------+-------------------+
; div_50millones:U_div|out1                     ; div_50millones:U_div|out1               ; 1.991             ;
; top_productos:U_prod|div_2seg:Udiv|out1       ; top_productos:U_prod|div_2seg:Udiv|out1 ; 1.910             ;
; mostrar_cambio                                ; mostrar_cambio                          ; 1.526             ;
; div_50millones:U_div|count1[24]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[23]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[22]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[21]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[20]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[19]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[18]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[17]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[16]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[15]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[14]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[13]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[12]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[11]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[10]               ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[9]                ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[8]                ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[7]                ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[6]                ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[5]                ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[4]                ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[3]                ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[2]                ; div_50millones:U_div|out1               ; 0.995             ;
; top_productos:U_prod|div_2seg:Udiv|count1[0]  ; div_50millones:U_div|out1               ; 0.995             ;
; top_productos:U_prod|div_2seg:Udiv|count1[1]  ; div_50millones:U_div|out1               ; 0.995             ;
; div_50millones:U_div|count1[25]               ; div_50millones:U_div|out1               ; 0.995             ;
; top_productos:U_prod|div_2seg:Udiv|count1[25] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[24] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[23] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[22] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[21] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[20] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[19] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[18] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[17] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[16] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[15] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[14] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[13] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[12] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[11] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[10] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[9]  ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[8]  ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[26] ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[7]  ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[6]  ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[5]  ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[4]  ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[3]  ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
; top_productos:U_prod|div_2seg:Udiv|count1[2]  ; top_productos:U_prod|div_2seg:Udiv|out1 ; 0.954             ;
+-----------------------------------------------+-----------------------------------------+-------------------+
Note: This table only shows the top 54 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device EP3C16F484C6 for design "MAQUINA_EXPENDEDORA"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MAQUINA_EXPENDEDORA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node div_50millones:U_div|out1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node div_50millones:U_div|out1~0
Info (176353): Automatically promoted node mostrar_cambio 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Add0~28
        Info (176357): Destination node Add0~29
        Info (176357): Destination node Add0~30
        Info (176357): Destination node Add0~31
        Info (176357): Destination node Add0~32
        Info (176357): Destination node Add0~33
        Info (176357): Destination node Add0~34
        Info (176357): Destination node bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~101
        Info (176357): Destination node bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[128]~102
        Info (176357): Destination node bin_bcd:U_bcd|lpm_divide:Mod0|lpm_divide_bbm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|StageOut[143]~110
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "anomaly_led" is assigned to location or region, but does not exist in design
    Warning (15706): Node "anomaly_sw" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.77 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/User/Documents/Unicauca/4_Semestre/VHDL/Proyecto1/Proyecto1VHDL2025II/MAQUINA_EXPENDEDORA/output_files/MAQUINA_EXPENDEDORA.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 6135 megabytes
    Info: Processing ended: Tue Sep 30 11:49:50 2025
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/User/Documents/Unicauca/4_Semestre/VHDL/Proyecto1/Proyecto1VHDL2025II/MAQUINA_EXPENDEDORA/output_files/MAQUINA_EXPENDEDORA.fit.smsg.


