# üéÆ LogiGame ‚Äì Rapport VHDL

**Auteurs :**

[Corentin KERVAGORET](https://github.com/Corentin-k) ‚Ä¢ [Arnaud GRIVEL](https://github.com/Arn7516) ‚Ä¢ [Mathias BENOIT](https://github.com/mat15tc)

Projet r√©aliser dans le cadre du cours de VHDL 2 √† l'**EFREI Paris** en 2025.

A noter que l'ensemble de notre projet est disponible sur Github : [VHDL-LogiGame](https://github.com/Corentin-k/VHDL-LogiGame)

---

## üóÇÔ∏è Sommaire

### üß© C≈ìur de contr√¥leur

1. - [x] [1Ô∏è‚É£ R√©alisation d'un ALU](#1Ô∏è‚É£-r√©alisation-dun-alu)
2. - [x] [2Ô∏è‚É£ Buffers](#2Ô∏è‚É£-buffers)
3. - [x] [3Ô∏è‚É£ R√©alisation de l‚Äôinterconnexion](#3Ô∏è‚É£-r√©alisation-de-linterconnexion)
4. - [x] [4Ô∏è‚É£ M√©moire d'instructions](#4Ô∏è‚É£-m√©moire-dinstructions)
5. - [x] [5Ô∏è‚É£ Top Level](#5Ô∏è‚É£-top-level)

### üéÆ Le jeu

5. - [ ] [6Ô∏è‚É£ Minuteur](#6Ô∏è‚É£-minuteur)
6. - [ ] [7Ô∏è‚É£ Compteur de score](#7Ô∏è‚É£-compteur-de-score)
7. - [ ] [8Ô∏è‚É£ V√©rificateur de r√©ponse](#8Ô∏è‚É£-v√©rificateur-de-r√©ponse)
8. - [ ] [9Ô∏è‚É£ G√©n√©rateur pseudo-al√©atoire (LFSR)](#9Ô∏è‚É£-g√©n√©rateur-pseudo-al√©atoire-lfsr)
9. - [ ] [üîü Contr√¥leur principal (FSM)](#üîü-contr√¥leur-principal-fsm)

### üìé Annexes

10. [Vivado : Installation et Test de l‚ÄôALU](#vivado--installation-et-test-de-lalu)

> Tous les composants `[x]` ont √©t√© test√©s avec des testbenchs VHDL et simul√©s avec GHDL et tester sur la carte ARTY A7 avec Vivado. Les autres composants `[ ]` ont √©t√© cr√©√©s mais pas encore test√©s.

---

<div class="page"/>

## üìù Introduction

Ce projet consiste √† r√©aliser un mini-jeu de type **Simon Game** sur la carte **ARTY A7** en utilisant les huit LEDs du microcontr√¥leur, les quatres switces et les quatres boutons de la carte
L‚Äôensemble du projet a √©t√© d√©velopp√© sous **VS Code** avec **WSL** et simul√© avec **GHDL** et **GTKWave**.

<p align="center">
  <img src="./img/71YKkVSeLqL.webp" alt="Carte ARTY A7" width="300"/>
</p>

Le projet est divis√© en deux parties :

- La premiere partie du projet consiste √† r√©aliser le c≈ìur du microcontr√¥leur, c'est-√†-dire l'ALU et les composants associ√©s, afin de r√©aliser trois fonctions qui seront control√© par les trois boutons gr√¢ce √† la r√©alisation d'un automate √† √©tats finis (FSM) dans le top level.
  Nous avons donc r√©alis√© les composants suivants : ALU, Buffers, Interconnexion, M√©moire d'instructions et un top Level qui r√©unis tous les composants.

- La seconde partie du projets consiste √† r√©aliser les composants sp√©cifiques au jeu, √† savoir : un minuteur, un compteur de score, un v√©rificateur de r√©ponse, un g√©n√©rateur pseudo-al√©atoire (LFSR) et un contr√¥leur principal (FSM).
  Tous ces composants ont √©t√© r√©alis√©s mais pas encore test√©s.

Pour chaque entit√© VHDL cr√©√©e, nous avons d√©velopp√© un **testbench** complet pour valider son bon fonctionnement. Ce testbench permet de simuler l'entit√© et de v√©rifier que les sorties correspondent aux attentes en fonction des entr√©es fournies. Nous avons utilis√© **GHDL** pour la simulation et **GTKWave** pour visualiser les signaux.
Nous avons √©galement utilis√© **Vivado** pour la synth√®se et la programmation de la carte ARTY A7. Vivado nous a permis de v√©rifier le bon fonctionnement de l'ALU et de l'ensemble du microcontr√¥leur sur la carte.

Le projet est structur√© de la mani√®re suivante : un dossier pour chaque entit√© VHDL nomm√© `nom_entit√©` contenant l'entit√© `nom_entit√©.vhd` ( avec l'entit√© `nom_entit√©` et son architecture `nom_entit√©_arch`), son testbench `nom_entit√©_testbench.vhd`, le fichier de simulation `nom_entit√©_gtkwave.vcd` et le resultat de la simulation `nom_entit√©_waves.png`.
Dans la partie [D√©marrage rapide](#üöÄ-d√©marrage-rapide), nous avons cr√©√©r des scripts bash pour faciliter la simulation et la compilation des diff√©rents modules. Ces scripts permettent de lancer la simulation d'un module en particulier et d'ouvrir automatiquement GTKWave pour visualiser les signaux.

---

<div class="page"/>

## üöÄ D√©marrage rapide

### Pr√©requis

- **Windows 10/11 avec WSL** (Windows Subsystem for Linux)
- **VS Code** avec l‚Äôextension - WSL
- **GHDL** install√© sous WSL (`sudo apt install ghdl gtkwave`)
- **GTKWave** pour visualiser les signaux (`sudo apt install gtkwave`)
- **Vivado** (pour la synth√®se sur carte, voir : [Installation de Vivado](#vivado--installation-et-test-de-lalu))

### Installation et simulation sous WSL/VS Code

1. **Clone le d√©p√¥t**‚ÄØ:

   ```bash
   git clone https://github.com/Corentin-k/VHDL-LogiGame.git
   cd VHDL-LogiGame
   ```

2. **Simuler un module avec le script fourni**‚ÄØ:

   Plusieurs scripts bash sont fournis pour faciliter la simulation et la compilation des diff√©rents modules‚ÄØ:

   - Dans le dossier racine du projet.
   - Pour tester un component qui ne d√©pend pas d'autres modules, utilisez‚ÄØ:

     ```bash
     ./run_vhdl.sh nom_module
     ```

     Par exemple pour tester le testbench de l'interconnexion‚ÄØ:

     ```bash
     ./run_vhdl.sh interconnexion
     ```

   - Pour ouvrir automatiquement GTKWave (visualisation des signaux)‚ÄØ:

     ```bash
     ./run_vhdl.sh interconnexion --g
     ```

- Pour le test de la m√©moire d'instruction et le top level deux scripts ont √©t√© r√©alis√© :

  Les scripts compilent tous les modules n√©cessaires et lancent la simulation avec g√©n√©ration d‚Äôun fichier VCD pour GTKWave.

  ```bash
      ./test_mem.sh
      ./test_top.sh
  ```

---

<div class="page"/>

## 1Ô∏è‚É£ R√©alisation d'un ALU

L'ALU (Arithmetic and Logic Unit) est l'unit√© de calcul du microcontroleur. Il est capable de r√©aliser des op√©rations arithm√©tiques et logiques sur des entiers de 8 bits.
Il est compos√© de plusieurs unit√©s fonctionnelles, chacune √©tant responsable d'une op√©ration sp√©cifique. L'ALU est contr√¥l√©e par un signal de s√©lection `SEL_FCT` qui d√©termine quelle op√©ration doit √™tre effectu√©e sur les entr√©es `A` et `B` .

### ‚ú® Entit√© `Hearth_UAL`

L‚ÄôALU prend en entr√©e :

- Deux valeurs A et B sur 4 bits (std_logic_vector(3 downto 0))
- Deux bits de retenue (SR_IN_L et SR_IN_R) pour les op√©rations de d√©calage et d‚Äôaddition
- Un code de fonction (SEL_FCT) sur 4 bits qui s√©lectionne l‚Äôop√©ration √† effectuer

Elle fournit en sortie :

- Le r√©sultat S sur 8 bits (std_logic_vector(7 downto 0))
- Deux bits de retenue de sortie (SR_OUT_L et SR_OUT_R)

```vhdl

entity hearth_ual is
    port(
        A        : in  std_logic_vector(3 downto 0);
        B        : in  std_logic_vector(3 downto 0);
        SR_IN_L  : in  std_logic;                    -- bit de retenue d'entr√©e pour d√©calage √† droite
        SR_IN_R  : in  std_logic;                    -- bit de retenue d'entr√©e pour d√©calage √† gauche et addition

        SEL_FCT  : in  std_logic_vector(3 downto 0); -- SEL_FCT est le code de la fonction √† r√©aliser

        SR_OUT_L : out std_logic;                    -- bit de retenue de sortie gauche
        SR_OUT_R : out std_logic;                    -- bit de retenue de sortie droite
        S        : out std_logic_vector(7 downto 0)   -- r√©sultat ALU 8 bits
    );
end hearth_ual;
```

### üî¢ Op√©rations prises en charge

L'ALU est capable de r√©aliser les op√©rations suivantes :

| Code | Op√©ration           |
| ---- | ------------------- |
| 0000 | nop                 |
| 0001 | A                   |
| 0010 | B                   |
| 0011 | not A               |
| 0100 | not B               |
| 0101 | A and B             |
| 0110 | A or B              |
| 0111 | A xor B             |
| 1000 | D√©calage √† droite A |
| 1001 | D√©calage √† gauche A |
| 1010 | D√©calage √† droite B |
| 1011 | D√©calage √† gauche B |
| 1100 | A+B avec retenue    |
| 1101 | A+B                 |
| 1110 | A-B                 |
| 1111 | A\*B                |

### üõ†Ô∏è Variables internes et affichage des types

Pour certaines op√©rations (addition, soustraction, multiplication), il est n√©cessaire de travailler sur des vecteurs plus larges que les entr√©es d‚Äôorigine pour √©viter les erreurs de d√©bordement et permettre une gestion correcte du signe (signed/unsigned).

On a donc cr√©√© des variables internes grand_A et grand_B :

Ces variables √©tendent A et B de 4 √† 8 bits.
Les 4 bits de poids fort sont remplis avec le bit de signe (A(3) ou B(3)), ce qui permet de conserver le signe lors des op√©rations arithm√©tiques (extension de signe pour signed).
Les 4 bits de poids faible reprennent la valeur d‚Äôorigine.

```vhdl

        variable grand_A         : std_logic_vector(7 downto 0);
        variable grand_B         : std_logic_vector(7 downto 0);

        grand_A(7 downto 4) := (others => A(3));
        grand_A(3 downto 0) := A;
        grand_B(7 downto 4) := (others => B(3));
        grand_B(3 downto 0) := B;
```

Un autre probleme rencontr√©e durant les diff√©rents tests est la gestions de l'affichage des signaux quel fonction utiliser. Voici un r√©capitulatif des fonctions que nous avons utilis√©es pour afficher les signaux en fonction des types de donn√©es:

| Type de donn√©es  | Fonction utilis√©e                                       | Format de sortie     |
| ---------------- | ------------------------------------------------------- | -------------------- |
| std_logic        | `std_logic'image(signal)` ou` std_ulogic'image(signal)` | binaire              |
| std_logic_vector | `to_string(signal)`                                     | binaire              |
| std_logic_vector | `integer'image(to_integer(unsigned(signal)))`           | d√©cimal sign√© ou non |

Cependant la fonction `to_string(signal)` n'est pas disponible dans la version ghld utilis√©, il a donc fallu cr√©er une fonction pour afficher les signaux de type `std_logic_vector` en binaire.

```vhdl
        function to_string(slv : std_logic_vector) return string is
                variable result : string(1 to slv'length);
            begin
                for i in slv'range loop
                    result(slv'length - (i - slv'low)) := character'VALUE(std_ulogic'image(slv(i)));
                end loop;
                return result;
            end function;
```

## üß™ Test de l'ALU

Pour valider le bon fonctionnement de l‚ÄôALU, nous avons d√©velopp√© un [testbench](./hearth_ual/hearth_ual_testbench.vhd) VHDL complet.
Pour ce faire nous avons utilis√© des proc√©dures en VHDL pour balayer toutes les combinaisons possibles de l'ALU : `display_case(name:string)` et `test_case(name:string)`

```vhdl
procedure display_case(name : string) is
begin
    report "Test: " & name & " | A=" & integer'image(to_integer(unsigned(A_sim))) &
            " B=" & integer'image(to_integer(unsigned(B_sim))) &
            " SR_IN_L=" & std_logic'image(SR_IN_L_sim) &
            " SR_IN_R=" & std_logic'image(SR_IN_R_sim) &
            " SEL_FCT=" & integer'image(to_integer(unsigned(SEL_sim))) &
            " S=" & integer'image(to_integer(unsigned(S_sim))) &
            " SR_OUT_L=" & std_logic'image(SR_OUT_L_sim) &
            " SR_OUT_R=" & std_logic'image(SR_OUT_R_sim);
end procedure;
```

```vhdl
procedure test_case(
    signal_name : string;
    sel_val     : std_logic_vector(3 downto 0);
    a_val, b_val : std_logic_vector(3 downto 0);
    sr_in_l, sr_in_r : std_logic;
    expected_S  : std_logic_vector(7 downto 0);
    expected_L, expected_R : std_logic := '0'
) is
begin
    SEL_sim <= sel_val;
    A_sim <= a_val;
    B_sim <= b_val;
    SR_IN_L_sim <= sr_in_l;
    SR_IN_R_sim <= sr_in_r;
    wait for 10 ns;
    display_case(signal_name);
    assert S_s = expected_S report signal_name & ": S incorrect" severity error;
    assert SR_OUT_L_s = expected_L report signal_name & ": SR_OUT_L incorrect" severity error;
    assert SR_OUT_R_s = expected_R report signal_name & ": SR_OUT_R incorrect" severity error;
end procedure;
```

![testbench](./hearth_ual/hearth_ual_waves.png)

Ici nous avons un exemple de test de l'ALU :
sel_s = "1000" se qui correspond √† l'op√©ration shift droit de A avec une entr√©e de retenue qui vaut 1. On peut voir que le r√©sultat est bien le bon. A vaut 10 en hexad√©cimal soit 1010 en binaire et le r√©sultat est donc 0D soit 1101.

Ou directement par les asserts :

```bash
ghdl -r --std=08 --ieee=synopsys ual_testbench --wave=ual_testbench.ghw

Test: NOP | A=0 B=0 SR_IN_L='0' SR_IN_R='0' SEL_FCT=0 S=0 SR_OUT_L='0' SR_OUT_R='0'
Test: S=A | A=2 B=0 SR_IN_L='0' SR_IN_R='0' SEL_FCT=1 S=2 SR_OUT_L='0' SR_OUT_R='0'
Test: S=B | A=0 B=3 SR_IN_L='0' SR_IN_R='0' SEL_FCT=2 S=3 SR_OUT_L='0' SR_OUT_R='0'
R='0'
Test: S=A and B | A=6 B=5 SR_IN_L='0' SR_IN_R='0' SEL_FCT=5 S=4 SR_OUT_L='0' SR_OUT_R='0'
Test: S=A or B | A=4 B=3 SR_IN_L='0' SR_IN_R='0' SEL_FCT=6 S=7 SR_OUT_L='0' SR_OUT_R='0'
Test: S=A xor B | A=7 B=2 SR_IN_L='0' SR_IN_R='0' SEL_FCT=7 S=5 SR_OUT_L='0' SR_OUT_R='0'
Test: Shift droit A | A=10 B=0 SR_IN_L='1' SR_IN_R='0' SEL_FCT=8 S=13 SR_OUT_L='0' SR_OUT_R='0'
Test: Shift gauche A | A=12 B=0 SR_IN_L='0' SR_IN_R='1' SEL_FCT=9 S=9 SR_OUT_L='1' SR_OUT_R='0'
Test: Shift droit B | A=0 B=6 SR_IN_L='1' SR_IN_R='0' SEL_FCT=10 S=11 SR_OUT_L='0' SR_OUT_R='0'
Test: Shift gauche B | A=0 B=3 SR_IN_L='0' SR_IN_R='1' SEL_FCT=11 S=7 SR_OUT_L='0' SR_OUT_R='0'
Test: Addition A+B+SR_IN_R | A=2 B=3 SR_IN_L='0' SR_IN_R='1' SEL_FCT=12 S=6 SR_OUT_L='0' SR_OUT_R='0'
Test: Addition A+B | A=4 B=2 SR_IN_L='0' SR_IN_R='0' SEL_FCT=13 S=6 SR_OUT_L='0' SR_OUT_R='0'
Test: Soustraction A-B | A=7 B=3 SR_IN_L='0' SR_IN_R='0' SEL_FCT=14 S=4 SR_OUT_L='0' SR_OUT_R='0'

Tous les tests pass√©s avec succ√®s.
```

> **Note : pour la lecutre nous avons supprim√© chaque 'hearth_ual_testbench.vhd:50:13:@60ns:(report note):' devant les tests pour une meilleure lisibilit√©.**

## üó∫Ô∏è Sch√©ma de l‚ÄôALU

> Sch√©ma g√©n√©r√© avec Vivado √† partir de l'entit√© `hearth_ual`.

![Schematic ALU](./img/schematic.png)

---

<div class="page"/>

## 2Ô∏è‚É£ Buffers

### ‚ú® Entit√© `buffer_ual`

Au d√©but du projet, nous avons envisag√© deux types de buffers‚ÄØ:

- **Buffer avec signal d‚Äôactivation (`enable`)**‚ÄØ: la sortie **est modifi√©e uniquement si `enable` est √† '1'**‚ÄØ; sinon, la valeur pr√©c√©dente est conserv√©e (la modification est emp√™ch√©e).
- **Buffer sans signal d‚Äôactivation**‚ÄØ: la sortie **est modifi√©e √† chaque front d‚Äôhorloge**, sans condition.

Apr√®s exp√©rimentation, il s‚Äôest av√©r√© plus simple et flexible d‚Äôutiliser uniquement le buffer avec signal `enable`.  
Pour obtenir le comportement d‚Äôun buffer "sans enable", il suffit de connecter `enable` √† `'1'` lors de l‚Äôinstanciation.

Le composant `buffer_ual` est **g√©n√©rique** gr√¢ce au param√®tre `N`, ce qui permet de cr√©er des buffers de n‚Äôimporte quelle taille (4 bits, 8 bits, etc.) selon les besoins du module (`Buffer_A`, `Buffer_B`, `MEM_CACHE_1`, `MEM_CACHE_2`‚Ä¶).

**Fonctionnement**‚ÄØ:  
√Ä chaque front montant de l‚Äôhorloge, si `enable = '1'`, la valeur d‚Äôentr√©e `e1` est m√©moris√©e et disponible sur la sortie `s1`.  
Si `enable = '0'`, la sortie conserve sa valeur pr√©c√©dente (la modification est emp√™ch√©e).  
Le reset asynchrone permet de remettre la sortie √† z√©ro √† tout moment.

```vhdl
entity buffer_ual is
    generic (
        N : integer := 4
    );
    port (
        e1     : in  std_logic_vector (N-1 downto 0);
        reset  : in  std_logic;
        clock  : in  std_logic;
        enable : in  std_logic;
        s1     : out std_logic_vector (N-1 downto 0)
    );
end buffer_ual;
```

## üß™ Test des buffers avec/sans enable:

> Fichier de test : [buffer_ual_testbench.vhd](./buffer_ual/buffer_ual_testbench.vhd)

```bash
./run_vhdl.sh buffer_ual
Buffer 4 bits sans enable :
e1_sim:10
s1_sim1: 10
e1_sim:5
s1_sim1: 5
-------------------------------
Buffer 3 bits avec enable :
e2_sim:0
../../src/ieee/v93/numeric_std-body.vhdl:2098:7:@20ns:(assertion warning): NUMERIC_STD.TO_INTEGER: metavalue detected, returning 0
s2_sim1: 0
e2_sim:1
../../src/ieee/v93/numeric_std-body.vhdl:2098:7:@40ns:(assertion warning): NUMERIC_STD.TO_INTEGER: metavalue detected, returning 0
Valeur de s1_sim2: 0
>>> Activation de enable !
e2_sim:7
Valeur de s1_sim2 apr√®s activation enable: 7
>>> Remodification de la valeur sans activer enable !
e2_sim:1
Valeur de s1_sim2: 7
```

On constate que, malgr√© la modification de e2_sim avec enable = ‚Äô0‚Äô, la sortie s1_sim2 reste fig√©e sur sa valeur pr√©c√©dente.
L‚Äôavertissement ‚Äúmetavalue‚Äù provient de s1_sim2 qui est encore ind√©fini tant que enable n‚Äôa pas √©t√© activ√©, ce qui est attendu.

![R√©sultats de la simulation](./buffer_ual/buffer_ual_waves.png)

---

## 3Ô∏è‚É£ R√©alisation de l‚Äôinterconnexion

L'interconnexion est responsable de la gestion des donn√©es entre les diff√©rentes unit√©s de l'ALU. Elle permet de s√©lectionner les entr√©es et les sorties des diff√©rentes unit√©s en fonction du signal de s√©lection.

En fonction de la valeur de `SEL_ROUTE`, elle d√©termine quelles donn√©es sont transf√©r√©es vers les buffers, les m√©moires cache ou la sortie finale. Ainsi, elle permet de router les donn√©es entre les diff√©rentes unit√©s de l'ALU et de g√©rer les entr√©es/sorties des buffers et m√©moires cache. De plus en fonction de la valeur de `SEL_OUT`, elle permet de s√©lectionner la sortie finale de l'interconnexion.

De plus, nous avons fait en sorte que pour chaque cas de routage, l'interconnexion envoie la valeur des entr√©e vers les bonne m√©moires cache ou buffers mais envoie √©galement '0' par d√©faut vers les autres buffers et m√©moires pour √©viter tous problemes de routage, les signaux 'enable' √©tant d√©sactiv√©s pour les buffers non utilis√©s, leur valeurs ne sont pas modifi√©es.

Par la suite pour valider une op√©ration, nous avons ajout√© un signal `ready` qui est mis √† '1' lorsque le calcul est effectu√© et que la sortie est valide. L'interconnexion envoie donc une valeur de 1 au signal 'ready' qui indique que le calcul a √©t√© effectu√© et que la sortie est valide. Ce signal sera utilis√© dans le top level pour indiquer que le r√©sultat est pr√™t √† √™tre utilis√©. Ainsi comme nous le verrons dans la memoire d'instruction, tous instruction finnissant par 11, RES_OUT=S permettra de finir une op√©ration car le signal `ready` sera √† '1' et la sortie `RES_OUT` sera valide.

### ‚ú® Entit√© `interconnexion`

```vhdl
entity interconnexion is
    port(
        -- SEL_ROUTE permet de d√©finir le transfert de donn√©es qui sera effectu√© lors du prochain cycle horloge (prochain front montant de l‚Äôhorloge).
        SEL_ROUTE : in std_logic_vector(3 downto 0); -- S√©lecteur de route

        A_IN      : in std_logic_vector(3 downto 0); -- Entr√©e A
        B_IN      : in std_logic_vector(3 downto 0); -- Entr√©e B
        S         : in std_logic_vector(7 downto 0); -- Entr√©e S


        MEM_CACHE_1_in: in std_logic_vector(7 downto 0); -- M√©moire cache 1
        MEM_CACHE_1_out_enable : out std_logic; -- Signal d'activation pour MEM_CACHE_1_ou
        MEM_CACHE_1_out : out std_logic_vector(7 downto 0); -- Sortie vers MEM_CACHE_1_out

        MEM_CACHE_2_in : in std_logic_vector(7 downto 0); -- M√©moire cache 2
        MEM_CACHE_2_out_enable : out std_logic; -- Signal d'activation pour MEM_CACHE_2_out_enable
        MEM_CACHE_2_out : out std_logic_vector(7 downto 0); -- Sortie vers MEM_CACHE_2_out

        -- Les m√©moires Buffer_A, Buffer_B permettent de stocker les donn√©es directement li√©es au c≈ìur de l‚ÄôUAL, c'est-√†-dire √† la sous-fonction arithm√©tique et logique.
        -- Elles seront charg√©es (activ√©es sur front montant de l‚Äôentr√©e clk) suivant les valeurs de l‚Äôentr√©e SEL_ROUTE
        Buffer_A  : out std_logic_vector(3 downto 0); -- Sortie vers Buffer A
        Buffer_A_enable : out std_logic; -- Signal d'activation pour Buffer A

        Buffer_B  : out std_logic_vector(3 downto 0); -- Sortie vers Buffer B
        Buffer_B_enable : out std_logic; -- Signal d'activation pour Buffer B

        SEL_OUT : in std_logic_vector(1 downto 0); -- S√©lecteur de sortie
        RES_OUT : out std_logic_vector(7 downto 0); -- Sortie

        ready : out std_logic
    );
end interconnexion;
```

### üîÑ Op√©rations possibles

L'interconnexion permet ainsi de r√©aliser les op√©rations suivantes :

- **A -> Buffer_A**
- **MEM_CACHE_1 -> Buffer_A** (4 bits de poids faible)
- **MEM_CACHE_1 -> Buffer_A** (4 bits de poids fort)
- **MEM_CACHE_2 -> Buffer_A** (4 bits de poids faible)
- **MEM_CACHE_2 -> Buffer_A** (4 bits de poids fort)
- **S -> Buffer_A** (4 bits de poids faible)
- **S -> Buffer_A** (4 bits de poids fort)

- **B -> Buffer_B**
- **MEM_CACHE_1 -> Buffer_B** (4 bits de poids faible)
- **MEM_CACHE_1 -> Buffer_B** (4 bits de poids fort)
- **MEM_CACHE_2 -> Buffer_B** (4 bits de poids faible)
- **MEM_CACHE_2 -> Buffer_B** (4 bits de poids fort)
- **S -> Buffer_B** (4 bits de poids faible)
- **S -> Buffer_B** (4 bits de poids fort)

- **S -> MEM_CACHE_1_in**
- **S -> MEM_CACHE_2_in**

### üß™ Test de l'interconnexion

> Fichier de test : [interconnexion_testbench.vhd](./interconnexion_testbench.vhd)

```bash
./run_vhdl.sh interconnexion
---------------------------
Test routage A_IN vers Buffer_A
SEL_ROUTE = 0 A_IN = 10 Buffer_A: 10
---------------------------
Test S vers MEM_CACHE_1_out
SEL_ROUTE = 14 S = 1 MEM_CACHE_1_out: 1
---------------------------
Test S vers RES_OUT
SEL_ROUTE = 0 S = 3 RES_OUT: 3 ready (le calcul est effectu√©)= '1'
```

![R√©sultats de la simulation](./interconnexion/interconnexion_waves.png)

Sur le sch√©ma de simulation, on peut voir que les signaux sont correctement rout√©s en fonction de la valeur de `SEL_ROUTE`. Au niveau de la ligne rouge, SEL_ROUTE est √† 1110, ce qui correspond √† l'op√©ration de routage de S vers MEM_CACHE_1_out. On peut voir que la valeur de S est bien transmise √† MEM_CACHE_1_out.
De plus buffer_A et Buffer_B sont modifi√© puisque l'on envoie 0 comme valeur par d√©faut mais puisque l'on a pas activ√© les signaux d'activation `Buffer_A_enable` et `Buffer_B_enable`, ils ne sont pas modifi√©s.
La sortie est donc bien √† 01.

De plus sur le test 3, on remarque un signal `ready` qui est √† '1'. Ce signal indique que le calcul a √©t√© effectu√© et que la sortie `RES_OUT` est valide. Il sera utilis√© dans le top level pour indiquer que le r√©sultat est pr√™t √† √™tre utilis√©.

## 4Ô∏è‚É£ M√©moire d'instructions

### ‚ú® Entit√© `mem_instructions`

La m√©moire d‚Äôinstructions contient le programme √† ex√©cuter (suite d‚Äôinstructions cod√©es sur 10 bits).

```vhdl
entity mem_instructions is
    port (
        clk      : in  std_logic;
        reset    : in  std_logic;
        instruction : in std_logic_vector(6 downto 0);-- 7 bits pour 128 instructions
        donnee : out std_logic_vector(9 downto 0)
    );
end mem_instructions;
```

**Fonctionnement**‚ÄØ: √Ä chaque front montant de `clk`, l‚Äôinstruction √† l‚Äôadresse `instruction` est plac√©e sur `donnee`.

### üß™ Test de la m√©moire d'instructions

> Fichier de test : [mem_instructions_testbench.vhd](./mem_instructions_testbench.vhd)

```bash
coco@MSI:/mnt/c/Users/ckerv/OneDrive - Efrei/EFREI/L3/Semestre 6/VHDL2/mem_instructions$ ./mem.sh
mem_instructions_testbench.vhd:225:9:@47ns:(report note): RES_OUT = 6
mem_instructions_testbench.vhd:245:5:@147ns:(report note): RES_OUT (A+B xnor A) = 2
mem_instructions_testbench.vhd:260:5:@237ns:(report note): RES_OUT (A0 and B1) or (A1 and B0) = 1
```

![R√©sultats de la simulation](./mem_instructions/mem_instructions_waves.png)

---

## 5Ô∏è‚É£ Top Level

R√©unis tous les composants pr√©c√©dents, le top level est l'entit√© principale qui orchestre le fonctionnement du microcontr√¥leur.

### üß™ Test du Top Level

> Fichier de test : [MCU_PRJ_2025_TopLevel_testbench.vhd](./MCU_PRJ_2025_TopLevel_testbench.vhd)

```bash
./test_top.sh
top_level_testbench.vhd:69:9:@0ms:(report note):  Test du top_level
top_level_testbench.vhd:74:9:@20ns:(report note): ----------------------------
top_level_testbench.vhd:75:9:@20ns:(report note): Appuie sur le bouton 0 pour r√©initialiser
top_level_testbench.vhd:80:9:@1120ns:(report note): BTN 0 reset : '0''0''0''0''0''0''0''0' | sw=1111
top_level_testbench.vhd:91:9:@1120ns:(report note): ----------------------------
top_level_testbench.vhd:92:9:@1120ns:(report note): Appuie sur le bouton 1 pour tester la premiere fonction :
top_level_testbench.vhd:101:9:@2020ns:(report note): A*B : '0''0''0''0''0''0''0''1' | sw=1111
top_level_testbench.vhd:112:9:@2020ns:(report note): ----------------------------
top_level_testbench.vhd:113:9:@2020ns:(report note): Appuie sur le bouton 1 pour tester la deuxieme fonction :
top_level_testbench.vhd:121:9:@2920ns:(report note): (A + B) xnor  A ='0''0''0''0''1''1''1''0' | sw=1111
top_level_testbench.vhd:132:9:@2920ns:(report note): ----------------------------
top_level_testbench.vhd:133:9:@2920ns:(report note): Appuie sur le bouton 3 pour tester la troisieme fonction :
top_level_testbench.vhd:141:9:@3820ns:(report note): (A0 and  B1) or (A1 and B0) ='0''0''0''0''0''1''1''1' | sw=1111
top_level_testbench.vhd:152:9:@3820ns:(assertion failure): Fin de simulation √† 5000 ns
```

## 6Ô∏è‚É£ Minuteur

Le module **minuteur** permet de g√©rer le temps imparti pour r√©pondre √† chaque question.

### ‚ú® Entit√© `Minuteur`

```vhdl
entity Minuteur is
    port (
        clk      : in std_logic;
        reset    : in std_logic;
        start    : in std_logic;
        sw_level : in std_logic_vector(1 downto 0);
        time_out : out std_logic
    );
end Minuteur;
```

- Le temps de r√©ponse d√©pend de `sw_level` (niveau de difficult√©).
- Le signal `time_out` passe √† '1' lorsque le temps est √©coul√©.

---

## 7Ô∏è‚É£ Compteur de score

Le module **score_compteur** g√®re le score du joueur.

### ‚ú® Entit√© `score_compteur`

```vhdl
entity score_compteur is
    port (
        clk       : in  std_logic; -- horloge syst√®me
        reset     : in  std_logic; --remise √† z√©ro du score
        valid_hit : in  std_logic; -- indiquant la r√©ussite (1) ou l‚Äô√©chec (0)
        score     : out std_logic_vector(3 downto 0); -- score courant cod√© sur 4 bits
        game_over : out std_logic -- signal indiquant la fin du jeu
    );
end score_compteur;
```

- Le score s‚Äôincr√©mente √† chaque bonne r√©ponse (`valid_hit = '1'`).
- `game_over` passe √† '1' lorsque le score atteint 15.

---

## 8Ô∏è‚É£ V√©rificateur de r√©ponse

Le module **verif_resultat** valide si le joueur a appuy√© sur le bon bouton dans le temps imparti.

### ‚ú® Entit√© `verif_resultat`

```vhdl
entity verif_resultat is
    port (
        clk       : in  std_logic; -- horloge syst√®me
        reset     : in  std_logic; -- r√©initialisation du module
        timeout   : in  std_logic; -- signal de fin de d√©lai
        led_color : in  std_logic_vector(2 downto 0); -- couleur affich√©e sur LD3 (3 bits, R=100, G=010, B=001)
        btn_r     : in  std_logic; -- boutons de r√©ponse (BTN1, BTN2, BTN3)
        btn_g     : in  std_logic;
        btn_b     : in  std_logic;
        valid_hit : out std_logic -- passe √† '1' si la bonne r√©ponse a √©t√© donn√©e dans les temps
    );
end verif_resultat;
```

- `valid_hit` passe √† '1' uniquement si le bon bouton est press√© avant le timeout.
- Un seul appui est comptabilis√© par round.

---

## 9Ô∏è‚É£ G√©n√©rateur pseudo-al√©atoire (LFSR)

Le module **LFSR** (Linear Feedback Shift Register) g√©n√®re une s√©quence pseudo-al√©atoire de 4 bits, utilis√©e pour le choix al√©atoire des couleurs.

### ‚ú® Entit√© `lfsr`

```vhdl
entity lfsr is
    port(
        CLK100MHZ : in std_logic;  -- horloge principale (100 MHz)
        reset : in std_logic;  -- r√©initialisation du registre √† une valeur initiale non nulle ¬´1011¬ª
        enable : in std_logic;  -- active l‚Äô√©volution du LFSR √† chaque front montant
        rnd : out std_logic_vector(3 downto 0)  -- vecteur de 4 bits repr√©sentant la valeur pseudo-al√©atoire courante
    );
end lfsr;
```

- √Ä chaque front montant de l‚Äôhorloge, si `enable='1'`, la sortie `rnd` change selon le polyn√¥me X‚Å¥ + X¬≥ + 1.
- La valeur initiale est fix√©e √† `"1011"` pour √©viter la s√©quence nulle.

## üîü Contr√¥leur principal (FSM)

Le module **FSM** (Finite State Machine) orchestre l‚Äôensemble du jeu LogiGame‚ÄØ: il g√®re le lancement du timer, la v√©rification de la r√©ponse, l‚Äôincr√©mentation du score et la d√©tection de la fin de partie.

### ‚ú® Entit√© `fsm`

```vhdl
entity fsm is
    port (
        clk        : in  std_logic; -- horloge syst√®me (100 MHz)
        reset      : in  std_logic; -- remise √† z√©ro globale
        start      : in  std_logic; -- bouton de d√©marrage
        sw_level   : in  std_logic_vector(1 downto 0); -- niveau de difficult√©
        btn_r      : in  std_logic; -- bouton rouge
        btn_g      : in  std_logic; -- bouton vert
        btn_b      : in  std_logic; -- bouton bleu
        led_color  : out std_logic_vector(2 downto 0); -- couleur affich√©e sur LD3
        score      : out std_logic_vector(3 downto 0); -- score courant
        game_over  : out std_logic -- signal de fin de partie
    );
end fsm;
```

- L‚Äô√©tat du jeu √©volue selon un **automate √† √©tats finis**‚ÄØ:
  - **IDLE**‚ÄØ: attente du bouton start
  - **NEW_ROUND**‚ÄØ: g√©n√©ration d‚Äôun nouveau stimulus et lancement du timer
  - **WAIT_RESPONSE**‚ÄØ: attente de la r√©ponse ou du timeout
  - **END_GAME**‚ÄØ: blocage du jeu en cas de d√©faite ou score maximal
- Le FSM pilote les modules internes‚ÄØ: LFSR, minuteur, score_compteur, verif_resultat.

---

## Vivado : Installation et Test de l‚ÄôALU

### üì¶ Installation de Vivado

- Installer **Vivado ML Standard** (minimum requis pour ARTY A7).

![alt text](/img/installationVivado.png)

---

### üèóÔ∏è Cr√©ation du projet

Puis cr√©er un nouveau projet et faire les configurations suivantes :

1. **Cr√©er un projet** :

   - Type : RTL Project
   - Composant : `XC7A35TCSG324-1`
   - Target language : **VHDL**

2. **Ajouter les sources** :
   - Contraintes : `PRJ_24-25_Entite_TopLevel_Constraints.xdc`
   - Design sources :
     - `MCU_PRJ_2025_TopLevel_vide.vhd`
     - **Votre ALU**

Ajoutez votre entit√© ALU en tant que composant dans `MCU_PRJ_2025_TopLevel_vide` :

```vhdl

 -- Ajout de votre entit√© alu en tant que component
    signal My_A,My_B, My_SEL_FCT : std_logic_vector(3 downto 0);
    signal My_SR_IN_R , My_SR_IN_L, My_SR_OUT_L, My_SR_OUT_R: std_logic;
    signal My_S  : std_logic_vector(7 downto 0);
begin
    MyUALCore : Nom_de_votre_entit√©
    Port Map(
        A=>sw,
        B =>sw,
        SR_IN_L => sw(3),
        SR_IN_R=>sw(0),
        S=> My_S,
        SR_OUT_L=>led3_b,
        SR_OUT_R=>led2_b,
        SEL_FCT=>btn
        );

    led <= My_S(7 downto 4);
    led0_g <= My_S(0);  led0_b <='0';
    led1_g <= My_S(1);  led1_b <='0'; led1_r <='0';
    led2_g <= My_S(2);  led2_b <='0';led2_r <='0';
    led3_g <= My_S(3);  led3_b <='0';led3_r <='0';


end MCU_PRJ_2021_TopLevel_Arch;
```
