# ISIE4_HDL_AP1
Code associé aux différents exercices de l'AP1 de HDL (ISIE4)

## Exercice 1 : Un additionneur 1 bit avec retenue
Après avoir rappelé le comportement d’un additionneur 1 bit avec retenue, analyser, coder et valider un module de ce type. On utilisera le langage Verilog et une description structurelle
(« Dataflow Modeling » ou « Gate Level Modeling» au choix).
+ Simuler fonctionnellement afin de valider le comportement
+ Simuler temporellement afin de déterminer ou d’évaluer les fréquences maximales d’évolution des entrées.


