# 11조 조별과제


## 개요
이 프로젝트는 Verilog 를 활용하여 FPGA 에 올린 게임의 코드입니다.
죽림고수 라는 게임과 비슷합니다.

## 주요 개념 혹은 주의해야 할 부분

### 포트와 Wire 선언
- 포트 정의 시 자동으로 'wire' 타입으로 선언됩니다.
- 예를 들자면, input 어쩌고 output 저쩌고 하면 자동으로 wire로 선언 된 겁니다.
- 'wire'는 연속적으로 드라이빙되는 신호에 주로 사용됩니다.

### Output 선언
- Output 포트는 일반적으로 'output reg'로 선언됩니다.
- 이는 출력 신호가 레지스터 타입을 갖는다는 의미입니다.

### Input Port와 Reg
- Input 포트에 'reg' 타입은 일반적으로 사용되지 않습니다.
- 2차원 이상의 배열을 'reg'로 받을 시 문제가 발생할 수 있으며, 이 경우 'wire'로 받은 후 내부에서 'reg'로 변환하는 것이 좋습니다.
- 이 부분이 이해가지 않아도 괜찮습니다. 하다보면 아차 싶습니다.

### 계층 구조 및 Verilog의 특징
- 파일은 계층 구조로 구성될 수 도 있습니다.
- 하지만, wire reg 신호를 바꾸는게 쉽지만은 않습니다.
- 'wire'와 'reg' 사용의 복잡성을 해결하기 위해 System Verilog 사용을 권장합니다.

### Synthesis 관련 조언
- 'if' 문 내에 신티시스 명령어가 너무 많으면 무시될 수 있습니다. (출처: 모 EDA 툴 엔지니어)
- 'for'문 사용을 권장합니다.

## 프로젝트 접근 방식
- 기말고사랑 겹쳤습니다. 일단 돌아가는 결과물을 만들었습니다.
