<doc>
  <source auto="true" type="str" verify="true"><![CDATA[https://cyberleninka.ru/article/n/modeli-energopotrebleniya-asinhronnyh-funktsionalnyh-blokov-kmop-sbis]]></source>
  <category auto="true" type="str" verify="true"><![CDATA[Автоматика]]></category>
  <author auto="true" type="list" verify="true">
    <item type="str"><![CDATA[Ковалев Андрей Владимирович]]></item>
    <item type="str"><![CDATA[Бушин Сергей Алексеевич]]></item>
  </author>
  <title auto="true" type="str" verify="true"><![CDATA[Модели энергопотребления асинхронных функциональных блоков КМОП СБИС]]></title>
  <keywords auto="true" type="list" verify="true">
    <item type="str"><![CDATA[АСИНХРОННАЯ ЛОГИКА]]></item>
    <item type="str"><![CDATA[ЭНЕРГОСБЕРЕЖЕНИЕ]]></item>
    <item type="str"><![CDATA[МЕТОДЫ ПРОЕКТИРОВАНИЯ]]></item>
    <item type="str"><![CDATA[КМОП-ЭЛЕМЕНТЫ]]></item>
    <item type="str"><![CDATA[СБИС]]></item>
    <item type="str"><![CDATA[ПОТРЕБЛЕНИЕ ЭНЕРГИИ]]></item>
  </keywords>
  <annotation auto="true" type="str" verify="true"><![CDATA[Целью данной работы является разработка моделей оценки энергопотребления и задержек асинхронных элементов. Сравнение предложенных моделей первого порядка с результатами SPICE-моделирования показало расхождение не более чем на 10%. Среди статических реализаций наилучшие параметры показала симметричная реализация КМОПэлементов, наихудшие − реализация с обратной связью. Модели могут быть использованы в САПР СБИС для оптимизации КМОП-элементов асинхронной логики.]]></annotation>
  <text auto="true" type="str" verify="true"><![CDATA[Целью данной работы является разработка моделей оценки энергопотребления и задержек асинхронных элементов. Сравнение предложенных моделей первого порядка с результатами SPICE-моделирования показало расхождение не более чем на 10%. Среди статических реализаций наилучшие параметры показала симметричная реализация КМОП-элементов, наихудшие -реализация с обратной связью. Модели могут быть использованы в САПР СБИС для оптимизации КМОП-элементов асинхронной логики. Асинхронная логика; энергосбережение; методы проектирования; КМОП-элементы; СБИС; потребление энергии. A.V. Kovalev, S.A. Bushin THE ENERGY MODELS OF ASYNCHRONOUS FUNCTIONAL BLOCKS IN CMOS VLSI The models to evaluate the consumption power and delays of the various realizations of single-rail asynchronous elements described in this paper. The models' result differ no more than 10% in comparison with SPICE-modeling. The best static element is symmetric and the worth case is the element with the weak feedback. The models can be used in CAD systems for an asynchronous logic layout optimization. Asynchronous logic; low-power; design methods; CMOS elements; VLSI; energy dissipation. Введение. Сокращение энергопотребления вычислительными микроэлектронными системами за счет использования асинхронной логики продемонстрировано целым рядом исследований [1,2]. Базовым компонентом асинхронных схем является С-элемент Мюллера [3], который имеет множество вариантов схемной реализации. В данной работе предлагается метод оценки энергопотребления однопроводных асинхронных функциональных блоков. Исследования по анализу двухпроводных элементов приведены в [4], в статьях [5,6] рассмотрены асимметричные С-элементы. В [7] проведено сравнение быстродействия, площади и энергопотребления различных реализаций С-элементов. Предлагается использовать модификации существующих моделей С-элементов для оценки энергопотребления и задержек любых синтезируемых функциональных асинхронных элементов (блоков). Данные модели позволят с помощью аналитических выражений произвести быструю оценку параметров с относительно небольшой погрешностью, например, в САПР при оптимизации топологии. Схемотехническая реализация асинхронных функциональных блоков. Существует два основных вида схем асинхронных элементов (блоков): однопроводные и двухпроводные (дифференциальные). Они подразделяются на 4 наиболее известных класса: динамические, статические основные [3], статические со «слабой» обратной связью [8] и статические симметричные [9]. Однопроводные схемы используют, когда требуется минимизировать количество проводников в элементах. Способы реализации однопроводных С-элементов показаны на рис. 1. Рис. 1. Схемы С-элементов: а - динамическая; б - статические основные; в - статические со «слабой» обратной связью; г - статические симметричные Аналитическая модель энергопотребления первого порядка. Модель дает возможность быстрой оценки уровня энергопотребления, а также задержки прохождения сигналов. Определение этих двух параметров на этапе проектирования позволит найти минимум интегрального критерия энергоэффективности и сформировать под него топологию транзисторов в КМОП-элементах. Для упрощения анализа КМОП-элемент представляется эквивалентным КМОП-инвертором. На рис. 2 показан КМОП-элемент, представленный инвертором, с соседними элементами (управляющим и нагрузочным), которые тоже представляются инверторами. УсИ УсИ Ус1с1 г// г/ Рис. 2. Эквивалентные инверторы, включенные последовательно (управляющий, текущий и нагрузочный элементы) Отношение ширин р- и п-МОП транзисторов это переменная величина г. Задержка Б определяется как сумма задержек на переднем и заднем фронтах в срединной точке импульсов [7]: где р - это отношение подвижностей электронов и дырок; WD, - ширины п-канальных транзисторов нагрузочного, текущего и нагрузочного каскадов соответственно; КБ и К’Б - константы задержек, зависящие от емкостей канала и диффузионных областей соответственно; 8 и 8’ - введенные константы. Потребляемая энергия в течении одного такта (передний и задний фронты) рассчитывается с помощью выражения [7]: Е = КЕ(г + 1)Ж + КЕ(г + 1)Ж = Т]УУ + ц\М, (2) где КЕ и К’Е - константы рассеиваемой энергии на единицу ширины канала и единицу ширины диффузионной области соответственно; п и п’ - введенные константы. Значения констант в (1) и (2) для технологии КМОП 0,5 мкм (5 В) определены с помощью БРЮЕ-моделирования. Таким образом: КБ = 0,0256 нс; К’Б = 0,0319 нс; КЕ = 0,0176 пДж/мкм; К’Е = 0,0207 пДж/мкм. При схемотехническом синтезе асинхронных элементов производится построение транзисторных сетей, зависящих от выполняемой функции. Поэтому аналитическая модель для оценки энергопотребления и задержек должна тоже формироваться с учетом выполняемой элементом функции, а точнее количества и расположения транзисторов (в сетях). В частности, синтез асинхронных элементов производится по методике, описанной в [10]. Исходя из этого, для оценки энергопотребления и задержек синтезированных элементов сначала анализируется их структура: количество диффузионных областей, количество транзисторов в этих областях, а также их ширины каналов. Полученная информация используется в предлагаемом методе при формировании аналитических выражений модели, в которой за основу берутся (1) и (2). Для динамической реализации асинхронного элемента выражение для задержки трансформируется в следующее: (пШ и + WL\ , 0° = 6{щ + 2^+-)+4в' (3) где п - число транзисторов в сети; и - ширина п-канального транзистора в буферном инверторе. Оценка энергии для динамической реализации: Еи = Г1(2п]№ + и)+ + и). (4) Статическая основная реализация включает дополнительные транзисторы как переключательной части, так и в буферной. Выражение для определения задержки: ¿,,.=,5(^ + 2^+^ + ^ +2К„(і+^)р!= + ^=) с П]М и) гЛі№в и ) (5) + 4(' + к°{1+7ТФ' где wmln - минимальная ширина транзистора. Оценка энергии для статической основной реализации: Ес = гі(2пШ + и) + 6м?тіпКЕ + ^'(пЖ + и) + 2 2ктіпКЕ. (6) Выражения для определения задержки в симметричной реализации: + Щ + 2Кй(і+ї)^=-)+46' пШ и + Ж, °С = 5\Щ+2~п¥^ + ^] + 2Ко(1+-)^^)+45\ (7) Оценка энергии для симметричной реализации: Ес = г/(2пШ + и) + 2\итЫКЕ + ^'(пЖ + и). (8) Сравнение оценок предложенной модели с результатами моделирования. Моделирование проводилось для 4-х видов реализации асинхронного элемента, выполняющего операцию логического И. На рис. 3 показана динамическая схема данного элемента. Схемы синтезировались с помощью методики, описанной в [10]. К выходам асинхронного элемента в качестве нагрузки подключались два одинаковых инвертора. Задержки на рис. 4 представляют худший случай. Как можно видеть из графиков, для одной и той же задержки существует более одного значения потребляемой энергии, в зависимости от ширины каналов МОП-транзисторов схемы. Существуют также и оптимумы (крайние левые точки кривых) соотношения энергии и задержки, значения ширин каналов в которых можно использовать при проектировании асинхронных схем. На рис. 4 показаны зависимости, полученные с помощью предложенной модели и БРЮЕ-моделирования. Рис. 3. Динамическая схема асинхронного логического элемента 0,9 1,0 1,1 12 1,3 Задержка, нс Рис. 4. Зависимость задержки и потребляемой энергии от ширины канала Заключение. Предложенная модель оценки энергопотребления и задержки асинхронными элементами проверена на 4-х классах однопроводных элементов. Сравнение аналитической модели первого порядка с результатами SPICE-моделирования показало расхождение не более чем на 10%. Среди статических реализаций наилучшие параметры показала симметричная схема КМОП-элементов, которая оказалась очень близка к параметрам динамической реализации. Реализация со «слабой» обратной связью показала наихудшие показатели энергопотребления и быстродействия, за счет того, что инверторы, хранящие состояние, относительно медленно переключаются. Модель может быть использована в САПР СБИС для оптимизации и сравнения КМОП-элементов асинхронной логики. ]]></text>
</doc>
