<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:55.2555</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.04.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0041852</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>고성능(HP) 표준 셀 회로를 위한 아키텍처 및 방법</inventionTitle><inventionTitleEng>ARCHITECTURES AND METHODS FOR HIGH PERFORMANCE (HP) STANDARD  CELL CIRCUITS</inventionTitleEng><openDate>2025.11.11</openDate><openNumber>10-2025-0159573</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 89/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/50</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스 또는 제품에 사용되는 로직 셀을 위한 고성능(HP) 표준 셀 아키텍처. 반도체 디바이스의 예시는 셀 경계로 둘러싸인 복수의 셀, 복수의 셀로 라우팅되는 후면 전력 공급 네트워크(PDN)를 포함한다. 복수의 셀 중 적어도 하나의 셀은 셀 경계 내에 트랜지스터 배열과, 출력 신호 노드에서 출력 신호를 생성하기 위해 서로 결합된 트랜지스터 배열을 가진다. 트랜지스터 배열 위에 금속 0 레이어가 있고, 금속 0 레이어는 하나 이상의 입력 신호 트레이스와 하나의 출력 신호 트레이스를 포함한다. 출력 신호 트레이스와 입력 신호 트레이스는 셀 경계 내부에서 실질적으로 평행하며, 셀 경계 부근에서 제1 폭을 가진다; 출력 신호 트레이스는 셀 경계 내부에서 더 넓은 금속 0 영역을 가진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로 구조물(integrated circuit structure)로서,금속 레벨(metal level)의 셀(cell)과,셀 경계(cell boundary)에 의해 정의되고, 상기 셀 경계 내부에 위치하는 실질적으로 평행한 2개 이상의 신호 트레이스(signal trace) - 상기 실질적으로 평행한 2개 이상의 신호 트레이스는 상기 셀 경계 부근에서 제1 폭을 가짐 - 를 포함하는 상기 셀을 포함하되,상기 실질적으로 평행한 2개 이상의 신호 트레이스 중 적어도 하나는 상기 셀 경계 내부 및 이로부터 떨어진 곳에 제2 폭의 영역을 가지며, 상기 제2 폭은 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 셀 경계 주변에 상기 금속 레벨과 관련된 최소 피치(pitch)로 배열되는 블록 레벨 라우팅 인터커넥트(block-level routing interconnect)를 추가로 포함하되,상기 2개 이상의 신호 트레이스 중 신호 트레이스 각각은 상기 셀 경계 부근에서 상기 블록 레벨 라우팅 인터커넥트 중 각각과 공선 상태(colinear)를 이루는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 금속 레벨 아래의 트랜지스터 배열을 추가로 포함하되,상기 트랜지스터 배열은,제1 방향으로 확장되는 제1 확산 영역에 형성된 제1 유형 트랜지스터와,상기 제1 방향으로 확장되는 제2 확산 영역에 형성된 제2 유형 트랜지스터를 포함하며,상기 제1 유형 트랜지스터 각각은 상기 제2 유형 트랜지스터 각각에 작동 가능하도록 결합되어 출력 노드를 정의하고,상기 출력 노드는 상기 제2 폭의 상기 영역에 결합되는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 트랜지스터 배열 아래에 전력 공급 네트워크(power delivery network; PDN)를 추가로 포함하되,상기 PDN은 경계부 깊은 비아(deep boundary via)를 통해 상기 트랜지스터 배열 내 상기 트랜지스터와 결합되는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 금속 레벨은 금속 0(metal 0; M0) 레벨로 지칭되고,상기 셀 경계 내의 상기 M0 레벨 위에 금속 1(M1) 레벨로 지칭되는 제2 금속 레벨 - 상기 M1 레벨은 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 폭을 가지는 하나 이상의 M1 트레이스를 포함함 - 과,상기 M1 트레이스를 상기 출력 노드에 전기적으로 결합하기 위한, 비아0(via0)으로 지칭되는 비아(via)를 추가로 포함하되,상기 비아0은 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 폭을 가지는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 비아0은 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 높이를 추가로 가지는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>7. 제3항에 있어서,상기 트랜지스터 배열 아래에 전력 공급 네트워크(PDN)를 추가로 포함하되,상기 PDN은 에피택셜 스루 에메랄드 비아(epitaxial through emerald via; EMR)를 통해 상기 트랜지스터 배열 내 상기 트랜지스터와 결합되는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>8. 제1항 또는 제5항에 있어서,상기 셀은 패턴으로 배열되고 블록 레벨 라우팅을 통해 서로 결합되는 복수의 셀 중 하나이고,상기 복수의 셀 아래에 상기 복수의 셀과 작동 가능하도록 결합되는 후면 전력 공급 네트워크(PDN)와,상기 셀 경계 내의 트랜지스터 배열 - 상기 트랜지스터 배열은 하나 이상의 입력 신호 노드에서 수신된 입력 신호의 함수인 출력 신호를 출력 신호 노드에서 생성하기 위해 서로 결합됨 - 과,상기 트랜지스터 배열 위의 금속 레벨 - 상기 금속 레벨은 하나 이상의 입력 신호 트레이스와 하나의 출력 신호 트레이스를 포함함 - 을 추가로 포함하며,상기 출력 신호 트레이스와 상기 하나 이상의 입력 신호 트레이스는 상기 셀 경계 내부에서 실질적으로 평행하고, 상기 셀 경계 부근에서 제1 폭을 가지며,상기 출력 신호 트레이스는 상기 셀 경계 내부에 제2 폭의 영역을 가지고, 상기 제2 폭은 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 금속 레벨은 금속 0(M0) 레벨로 지칭되고,상기 복수의 셀 중 상기 적어도 하나의 셀은 상기 M0 레벨 위에 상기 출력 노드에 결합되는 금속 1(M1) 트레이스를 추가로 포함하되,상기 M1 트레이스는 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 폭을 가지는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 복수의 셀 중 상기 적어도 하나의 셀은,상기 M1 트레이스를 상기 출력 신호 트레이스에 전기적으로 결합하는 비아를 추가로 포함하되,상기 비아는 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 폭을 가지는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 비아는 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 높이를 추가로 가지는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 비아는 비아0으로 지칭되고,상기 복수의 셀 중 상기 적어도 하나의 셀은,상기 M1 트레이스 위의 금속 2(M2) 트레이스와,상기 M1 트레이스를 상기 M2 트레이스에 전기적으로 결합하는, 비아1(via1)로 지칭되는 다른 비아를 추가로 포함하되,상기 비아1은 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 폭 및 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 높이를 가지는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 집적 회로 구조물에 부착되는 인쇄 회로 기판(printed circuit board)을 포함하는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 인쇄 회로 기판에 부착되고 상기 집적 회로 구조물에 전기적으로 결합되는 집적 회로(IC) 다이(die)를 포함하는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서,상기 후면 PDN은 경계부 깊은 비아(DVB)를 통해 상기 복수의 셀과 작동 가능하도록 결합되는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>16. 제11항에 있어서,상기 후면 PDN은 에피택셜 스루 에메랄드 비아(EMR)를 통해 상기 복수의 셀과 작동 가능하도록 결합되는,집적 회로 구조물.</claim></claimInfo><claimInfo><claim>17. 방법으로서,반도체 웨이퍼 상의 프론트엔드 공정(front end of line process)에서, 디바이스 레벨의 트랜지스터 배열 - 상기 트랜지스터 배열은 하나 이상의 입력 노드를 가짐 - 을 포함하는 셀 및 하나의 출력 노드를 생성하는 단계 - 셀 경계는 상기 트랜지스터 배열을 둘러쌈 - 와,백엔드 공정(back end of line process)에서, 상기 반도체 웨이퍼의 후면으로부터 상기 디바이스 레벨의 상기 트랜지스터로 전력 전달 네트워크(PDN)를 라우팅(routing)하는 단계와,상기 셀에 걸쳐 다수의 금속 0(M0) 트레이스 - 상기 M0 트레이스는 상기 디바이스 레벨에 인접하고 그 위에 있으며, 상기 셀 경계에서 최소 금속 0(M0) 피치를 가짐 - 를 배치하는 단계와,상기 M0 트레이스를 상기 출력 노드와 결합하는 단계와,상기 M0 피치의 적어도 1.5배 +/- 10% 범위인 폭을 가지는 금속 1(M1) 트레이스를 상기 M0 트레이스 위에 배치하는 단계와,상기 M1 트레이스를 상기 출력 노드와 결합하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 M1 트레이스를 비아를 통해 상기 출력 노드와 결합하는 단계를 추가로 포함하되,상기 비아는 상기 최소 M0 피치의 적어도 1.5배 +/- 10% 범위인 폭을 가지는,방법.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 출력 노드와 결합된 상기 M0 트레이스에 대하여 넓은 M0(wide M0)인 부분을 생성하는 단계를 추가로 포함하되,상기 넓은 M0는 상기 최소 M0 피치의 적어도 1.5배 +/- 10% 범위인 M0로 정의되는,방법.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서,경계부 깊은 비아(DVB) 또는 에피택셜 스루 에메랄드 비아(EMR)로 상기 PDN을 구현하는 단계를 추가로 포함하는,방법.</claim></claimInfo><claimInfo><claim>21. 로직 디바이스(logic device)로서,패턴으로 배열되고 블록 레벨 라우팅을 통해 서로 결합되는 복수의 셀과,상기 복수의 셀 아래에 상기 복수의 셀과 작동 가능하도록 결합되는 후면 전력 공급 네트워크(PDN)를 포함하되,상기 복수의 셀 중 적어도 하나의 셀 각각은,셀 경계와,상기 셀 경계 내의 트랜지스터 배열 - 상기 트랜지스터 배열은 하나 이상의 입력 신호 노드에서 수신된 입력 신호의 함수인 출력 신호를 출력 신호 노드에서 생성하기 위해 서로 결합됨 - 과,상기 트랜지스터 배열 위의 금속 레벨 - 상기 금속 레벨은 하나 이상의 입력 신호 트레이스와 하나의 출력 신호 트레이스를 포함함 - 을 포함하며,상기 출력 신호 트레이스와 상기 하나 이상의 입력 신호 트레이스는 상기 셀 경계 내부에서 실질적으로 평행하고, 상기 셀 경계 부근에서 제1 폭을 가지며,상기 출력 신호 트레이스는 상기 셀 경계 내부에 제2 폭의 영역을 가지고, 상기 제2 폭은 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인,로직 디바이스.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서,상기 금속 레벨은 금속 0(M0) 레벨로 지칭되고,상기 복수의 셀 중 상기 적어도 하나의 셀은 상기 M0 레벨 위에 상기 출력 노드에 결합되는 금속 1(M1) 트레이스를 추가로 포함하되,상기 M1 트레이스는 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 폭을 가지는,로직 디바이스.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 복수의 셀 중 상기 적어도 하나의 셀은,상기 M1 트레이스를 상기 출력 신호 트레이스에 전기적으로 결합하는 비아를 추가로 포함하되,상기 비아는 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 폭을 가지는,로직 디바이스.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 비아는 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 높이를 추가로 가지는,로직 디바이스.</claim></claimInfo><claimInfo><claim>25. 제23항에 있어서,상기 비아는 비아0으로 지칭되고,상기 복수의 셀 중 상기 적어도 하나의 셀은,상기 M1 트레이스 위의 금속 2(M2) 트레이스와,상기 M1 트레이스를 상기 M2 트레이스에 전기적으로 결합하는, 비아1(via1)로 지칭되는 다른 비아를 추가로 포함하되,상기 비아1은 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 폭 및 상기 제1 폭의 적어도 1.5배 +/- 10% 범위인 높이를 가지는,로직 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 오리건주 ***** 힐...</address><code> </code><country>인도</country><engName>ARKALI RADHAKRISHNA, Nischal</engName><name>아르칼리 라다크리시나 니샬</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 힐스보로 ...</address><code> </code><country>인도</country><engName>VENKATARAMAN, Sivakumar</engName><name>벤카타라만 시바쿠마르</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 포틀...</address><code> </code><country>미국</country><engName>SHI, Quan</engName><name>시 쿠안</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 포...</address><code> </code><country>미국</country><engName>PRAKASH, Somashekar Bangalore</engName><name>프라카시 소마셰카르 방갈로르</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** ...</address><code> </code><country>불가리아</country><engName>REALOV, Simeon Dimitrov</engName><name>레알로프 시메온 디미트로프</name></inventorInfo><inventorInfo><address>미국 오리건주 ***** 비...</address><code> </code><country>인도</country><engName>RAJURKAR, Digvijay Nitin</engName><name>라주르카르 디그비제이 니틴</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.05.02</priorityApplicationDate><priorityApplicationNumber>18/653,539</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.04.01</receiptDate><receiptNumber>1-1-2025-0363443-37</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2025.04.07</receiptDate><receiptNumber>9-1-2025-9004105-42</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250041852.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938bcc4d756f6cb6d498531216c10dad79198c3c29e1f81f28ad333e0251d9a5363d191253df6f1246284db232933fe919c83fa23b62eb968e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf44990083a1ba9f0bef1d6cd04ec64e74c204288fc547071afcd210090869a3259c8b7621283ab9e4d14a87006ac015b4b27e2c1b1c6c6354</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>