###§4.3 组合逻辑电路的竞争与冒险 
前面讨论组合逻辑电路设计时，只研究电路输出和输入稳态值之间的关系，**没有考虑信号传输时延的影响**<p>
实际上，信号通过逻辑门和导线都会产生时间延迟，这就是说，信号从逻辑电路的输入端传送到输出端会产生一定的时间延迟。输入与输出时间关系如下图4-15所示。
![](/assets/017.PNG)
####4.3.1竞争与冒险的产生
由于组成电路的逻辑门和导线延迟时间的影响，输入信号通 过不同途径到达输出端的时间就有先有后，这一现象称为**竞争**<P>
竞争的结果是随机的,有时竞争不影响电路的逻辑功能，有时竞争却导致逻辑错误，使电路产生错误的输出即冒险（hazard） 
