#  projetos em VHDL

---

## ğŸ”¢ 1. Somador de 2 Bits

![Somador 2 bits](Somador.png)

> O **TestBench** realiza uma verificaÃ§Ã£o exaustiva. Ele simula todas as 16 combinaÃ§Ãµes de entrada possÃ­veis, iterando os valores de `a` de "00" a "11" e os valores de `b` de "00" a "11". Isso garante que cada resultado da soma seja validado em relaÃ§Ã£o ao valor esperado, cobrindo todo o escopo de funcionamento do circuito.

---

## ğŸ” 2. Detector de SequÃªncia

![Detector de sequencia](sequencia.png)

O **TestBench** foi projetado para validar a MÃ¡quina de Estados Finitos (FSM) em mÃºltiplos cenÃ¡rios. Ele envia um fluxo de bits contÃ­nuo que inclui:

-   â¡ï¸ SequÃªncias que **nÃ£o ativam** a saÃ­da `detect`.
-   âœ… A sequÃªncia correta **"11010"** para confirmar que `detect` vai para `'1'`.
-   âŒ SequÃªncias com padrÃµes parciais e incorretos para garantir que a mÃ¡quina de estados retorne ao estado inicial corretamente, **sem falsos positivos**.

---

## ğŸš¦ 3. SemÃ¡foro Inteligente

![Semaforo](semaforo.png)

O **TestBench** valida os dois principais modos de operaÃ§Ã£o do semÃ¡foro:

-   ğŸš— **Ciclo Normal:**
    -   Inicialmente, o `btn` de pedestre Ã© mantido em `'0'`.
    -   O TestBench verifica se o semÃ¡foro transita corretamente entre os estados **Verde**, **Amarelo** e **Vermelho** com seus tempos padrÃµes.

-   ğŸš¶ **Ciclo com Pedestre:**
    -   Em um segundo momento, o sinal `btn` Ã© ativado (`'1'`) durante o estado **Verde**.
    -   O TestBench entÃ£o verifica se a FSM completa o estado Verde, passa pelo Amarelo e entra em um estado **Vermelho com duraÃ§Ã£o estendida**, antes de retornar ao ciclo normal.
