<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:15.2815</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.09.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7008623</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>시스템 온 칩과 메모리 칩을 연결하는 가속기 칩</inventionTitle><inventionTitleEng>ACCELERATOR CHIP CONNECTING A SYSTEM ON A CHIP AND A MEMORY CHIP</inventionTitleEng><openDate>2022.03.31</openDate><openNumber>10-2022-0041224</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2022.03.15</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.03.15</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 9/30</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 시스템 온 칩(SoC)과 메모리 칩을 연결할 수 있는 가속기 칩, 예를 들어 인공지능(AI) 가속기 칩. 가속기 칩은 배선을 통해 메모리 칩에 연결하도록 구성된 제1 핀 세트와 배선을 통해 SoC에 연결하도록 구성된 제2 핀 세트를 가질 수 있다. 가속기 칩은 SoC에 대한 어플리케이션 특정 계산(예를 들어, AI 계산)을 수행하고 가속화하고 메모리 칩을 어플리케이션 특정 계산을 위한 메모리로 사용하도록 구성될 수 있다. 예를 들어, 가속기 칩은 AI 가속기 칩일 수 있고 AI 가속기 칩은 SoC에 대한 AI 계산을 수행 및 가속화하고 메모리 칩을 AI 계산을 위한 메모리로 사용하도록 구성될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.03.25</internationOpenDate><internationOpenNumber>WO2021055279</internationOpenNumber><internationalApplicationDate>2020.09.14</internationalApplicationDate><internationalApplicationNumber>PCT/US2020/050712</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 가속기 칩(accelerator chip)에 있어서,배선(wiring)을 통해 메모리 칩(memory chip)에 연결하도록 구성된 제1 핀 세트; 및배선을 통해 시스템 온 칩(SoC)에 연결하도록 구성된 제2 핀 세트를 포함하고, 여기서 상기 가속기 칩은:  상기 SoC에 대한 어플리케이션 특정 계산(application-specific computation)을 수행하고 가속화하고; 그리고  상기 어플리케이션 특정 계산에 대한 메모리로 상기 메모리 칩을 사용하도록 구성되는, 가속기 칩.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 가속기 칩은 인공지능(AI) 가속기 칩이고, 상기 어플리케이션 특정 계산은 AI 계산을 포함하는, 가속기 칩.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 SoC에 대한 벡터 및 행렬에 대한 수치적 계산(numerical calculation)을 수행하도록 구성된 벡터 프로세서(vector processor)를 포함하는, 가속기 칩.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 벡터 프로세서를 포함하고 상기 벡터 프로세서를 통해 상기 어플리케이션 특정 계산을 가속화하도록 특별히 하드와이어링된(hardwired) 어플리케이션 특정 집적 회로(ASIC)를 포함하는, 가속기 칩.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서, 벡터 프로세서를 포함하고 상기 벡터 프로세서를 통해 상기 어플리케이션 특정 계산을 가속화하도록 특별히 하드와이어링된 필드 프로그래밍 가능 게이트 어레이(FPGA)를 포함하는, 가속기 칩.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서, 벡터 프로세서를 포함하고 상기 벡터 프로세서를 통해 상기 어플리케이션 특정 계산을 가속화하도록 특별히 하드와이어링된 그래픽 처리 장치(GPU)를 포함하는, 가속기 칩.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 SoC는 그래픽 처리 장치(GPU)를 포함하고, 상기 가속기 칩은 상기 GPU에 대한 어플리케이션 특정 계산을 수행하고 가속화하도록 구성되는, 가속기 칩.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 GPU에 대한 벡터 및 행렬에 대한 수치적 계산을 수행하도록 구성된 벡터 프로세서를 포함하는, 가속기 칩.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서, 상기 GPU는 어플리케이션 특정 작업 및 계산을 수행하도록 구성되고, 상기 SoC는 비-어플리케이션 특정 작업 및 계산을 수행하도록 구성된 메인 프로세서(main processor)를 포함하는, 가속기 칩.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 메모리 칩은 동적 랜덤 액세스 메모리(DRAM) 칩이고, 상기 제1 핀 세트는 배선을 통해 상기 DRAM 칩에 연결하도록 구성되고, 상기 가속기 칩은 상기 어플리케이션 특정 계산에 대한 메모리로서 상기 DRAM 칩의 DRAM 셀들을 사용하도록 구성되는, 가속기 칩.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 메모리 칩은 비휘발성 랜덤 액세스 메모리(NVRAM) 칩이고, 상기 제1 핀 세트는 배선을 통해 상기 NVRAM 칩에 연결하도록 구성되고, 상기 가속기 칩은 상기 어플리케이션 특정 계산에 대한 메모리로서 상기 NVRAM 칩의 NVRAM 셀들을 사용하도록 구성되는, 가속기 칩.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 NVRAM 칩은 3D XPoint 메모리 칩이고, 상기 제1 핀 세트는 배선을 통해 상기 3D XPoint 메모리 칩에 연결하도록 구성되고, 상기 가속기 칩은 상기 어플리케이션 특정 계산에 대한 메모리로서 상기 3D XPoint 메모리 칩의 3D XPoint 메모리 셀들을 사용하도록 구성되는, 가속기 칩.</claim></claimInfo><claimInfo><claim>13. 시스템에 있어서, 인공지능(AI) 전용 메모리 칩에, 배선을 통해, 연결된 인공지능(AI) 가속기 칩; 및시스템 온 칩(SoC)을 포함하고, 상기 시스템 온 칩은: AI 작업을 수행하도록 구성된 그래픽 처리 장치(GPU); 및 비 AI 작업을 수행하고 상기 AI 작업을 GPU에 위임하도록 구성된 메인 프로세서를 포함하고,  상기 GPU는 배선을 통해 상기 AI 가속기 칩에 연결하도록 구성된 핀 세트를 포함하고, 그리고  상기 AI 가속기 칩은 상기 GPU에 대한 상기 AI 작업의 AI 계산을 수행하고 가속화하도록 구성되는, 시스템. </claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 AI 가속기 칩은 상기 GPU에 대한 벡터 및 행렬에 대한 수치적 계산을 수행하도록 구성된 벡터 프로세서를 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 AI 가속기 칩은 상기 벡터 프로세서를 포함하고 상기 벡터 프로세서를 통해 AI 계산을 가속화하도록 특별히 하드와이어링된 어플리케이션 특정 집적 회로(ASIC)를 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 상기 AI 가속기 칩은 상기 벡터 프로세서를 포함하고 상기 벡터 프로세서를 통해 AI 계산을 가속화하도록 특별히 하드와이어링된 필드 프로그래밍 가능 게이트 어레이(FPGA)를 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>17. 시스템에 있어서,메모리 칩;배선을 통해 상기 메모리 칩에 연결되고 어플리케이션 특정 작업의 어플리케이션 특정 계산을 수행하고 가속화하도록 구성된 가속기 칩; 및배선을 통해 상기 가속기 칩에 연결된 시스템 온 칩(SoC)을 포함하고, 상기 시스템 온 칩은: 어플리케이션 특정 작업을 수행하고 상기 어플리케이션 특정 작업의 어플리케이션 특정 계산을 상기 가속기 칩에 위임하도록 구성된 그래픽 처리 장치(GPU); 및 비 어플리케이션 특정 작업을 수행하고 상기 어플리케이션 특정 작업을 상기 GPU에 위임하도록 구성된 메인 프로세서를 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 메모리 칩은 DRAM 셀들을 포함하는 동적 랜덤 액세스 메모리(DRAM) 칩이고, 상기 DRAM 셀들은, 상기 가속기 칩에 의해, 어플리케이션 특정 계산의 가속화를 위한 데이터를 저장하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 메모리 칩은 NVRAM 셀들을 포함하는 비휘발성 랜덤 액세스 메모리(NVRAM) 칩이고, 상기 NVRAM 셀들은, 상기 가속기 칩에 의해, 어플리케이션 특정 계산의 가속화를 위한 데이터를 저장하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서, 상기 가속기 칩은 인공지능(AI) 가속기 칩이고, 상기 어플리케이션 특정 계산 및 작업은 AI 계산 및 작업이고, 상기 비 어플리케이션 특정 계산 및 작업은 비 AI 계산 및 작업인, 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>519980651917</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>ENO, Justin M.</engName><name>이노, 저스틴 엠.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>CUREWITZ, Kenneth Marion</engName><name>큐레위즈, 케니스 매리언</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>EILERT, Sean S.</engName><name>엘리어트, 션 에스.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.09.17</priorityApplicationDate><priorityApplicationNumber>16/573,795</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.03.15</receiptDate><receiptNumber>1-1-2022-0278225-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.03.17</receiptDate><receiptNumber>1-5-2022-0041555-68</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2022.12.02</receiptDate><receiptNumber>1-1-2022-1297005-91</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227008623.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932b2d0aa6f5944fc2ba919ac6f8a21609c98b7fc487b2b0eef9435ec28985ad7efe2ed8d63afbfde1eb58fc769f0028633228e1bb4c87554a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfccf8c9b2167941687c92ee268e0c49c05f7be2be1665ade01554d7e2479b4baf7a6970db6b32afcdd2e4a8d80887e513c581ff06628bfe1b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>