<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:58.3058</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.10</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7004484</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>웨이퍼 온 웨이퍼 본드를 이용한 메모리 다이 및 로직 다이의 형성</inventionTitle><inventionTitleEng>FORMATION OF MEMORY DIE AND LOGIC DIE WITH WAFER-ON-WAFER BOND</inventionTitleEng><openDate>2024.03.20</openDate><openNumber>10-2024-0036596</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.23</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.02.06</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/28</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 7/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/78</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 메모리 다이와 로직 다이 사이에 웨이퍼 온 웨이퍼 본드를 형성하는 것과 관련된 방법, 시스템, 및 디바이스. 제1 웨이퍼 상에 복수의 제1 금속 패드들이 형성될 수 있고, 제2 웨이퍼 상에 복수의 제2 금속 패드들이 형성될 수 있다. 웨이퍼 온 웨이퍼 본딩 공정을 통해 제1 금속 패드들의 서브세트가 제2 금속 패드들의 서브세트에 본딩될 수 있다. 제1 웨이퍼 상의 복수의 메모리 디바이스들 각각은 제2 웨이퍼 상의 적어도 복수의 로직 디바이스들 각각과 정렬되고 결합될 수 있다. 본딩된 제1 웨이퍼와 제2 웨이퍼는 개개의 웨이퍼 온 웨이퍼 본딩된 메모리 및 로직 다이들로 싱귤레이션될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.02.16</internationOpenDate><internationOpenNumber>WO2023018780</internationOpenNumber><internationalApplicationDate>2022.08.10</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/039930</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법으로서,제1 웨이퍼 상에 복수의 제1 금속 패드들을 형성하는 단계;제2 웨이퍼 상에 복수의 제2 금속 패드들을 형성하는 단계;웨이퍼 온 웨이퍼(wafer-on-wafer) 본딩 공정을 통해, 상기 제1 웨이퍼 상의 복수의 메모리 디바이스들 각각이 적어도 상기 제2 웨이퍼 상의 복수의 로직 디바이스들 각각과 정렬되고 결합되도록 상기 제1 금속 패드들의 서브세트를 상기 제2 금속 패드들의 서브세트에 본딩하는 단계; 및본딩된 제1 웨이퍼와 제2 웨이퍼를 개개의 웨이퍼 온 웨이퍼 본딩된 메모리 및 로직 다이들로 싱귤레이션하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 금속 패드들의 서브세트를 상기 제2 금속 패드들의 서브세트에 본딩하기 전에, 상기 제1 웨이퍼 상에 상기 복수의 메모리 디바이스들을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서, 상기 제1 금속 패드들의 서브세트를 상기 제2 금속 패드들의 서브세트에 본딩하기 전에, 상기 제2 웨이퍼 상에 상기 복수의 로직 디바이스들을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항 또는 제2항에 있어서, 상기 제1 금속 패드들의 서브세트를 상기 제2 금속 패드들의 서브세트에 본딩하는 단계는 상기 복수의 메모리 디바이스들 각각의 각 입력/출력(input/output, IO) 라인을 상기 복수의 로직 디바이스들 각각의 IO 라인에 결합시키는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항 또는 제2항에 있어서, 상기 복수의 제1 금속 패드들을 형성하는 단계는 상기 복수의 메모리 디바이스들 상에 메모리 대 로직 회로부를 형성하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 메모리 대 로직 회로부를 형성하는 단계는 상기 메모리 디바이스들의 복수의 로컬 입력/출력(local input/output, LIO) 라인들을 상기 제1 금속 패드들의 서브세트 및 상기 제1 금속 패드들의 상이한 서브세트에 결합시키는 단계를 더 포함하고,상기 제1 금속 패드들의 서브세트는 상기 메모리 대 로직 회로부를 통해 상기 복수의 메모리 디바이스들과 상기 복수의 로직 디바이스들 사이의 통신에 전용되며, 그리고상기 제1 금속 패드들의 상기 상이한 서브세트는 상기 웨이퍼 온 웨이퍼 본딩된 메모리 다이들 및 로직 다이들 외부의 통신에 전용되는 것인, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항 또는 제2항에 있어서, 상기 복수의 제2 금속 패드들을 형성하는 단계는 상기 복수의 로직 디바이스들 상에 로직 대 메모리 회로부를 형성하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>8. 제1항 또는 제2항에 있어서, 상기 제1 금속 패드들의 서브세트를 상기 제2 금속 패드들의 서브세트에 본딩하는 단계는 상기 제1 웨이퍼 상의 상기 복수의 메모리 디바이스들 중 네 개가 상기 제2 웨이퍼 상의 상기 복수의 로직 디바이스들 각각과 정렬되고 결합되도록 본딩하는 단계를 포함하되,상기 복수의 메모리 디바이스들 중 네 개와 상기 복수의 로직 디바이스들 중 하나는 동일한 풋프린트를 갖는 것인, 방법.</claim></claimInfo><claimInfo><claim>9. 방법으로서,메모리 다이가 위에 형성된 제1 웨이퍼와 로직 다이가 위에 형성된 제2 웨이퍼 사이에 웨이퍼 온 웨이퍼 본드를 형성하는 단계를 포함하되,상기 메모리 다이는 메모리 어레이 및 이에 결합된 복수의 입력/출력(IO) 라인들을 포함하고,상기 웨이퍼 온 웨이퍼 본드를 형성하는 단계는: 상기 메모리 다이로부터 직접 상기 로직 다이로 복수의 데이터 경로들을 제공하는 단계, 및 상기 복수의 IO 라인들을 상기 로직 다이 상에 형성된 심층 학습 가속기(deep learning accelerator, DLA)에 결합시키는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 웨이퍼 온 웨이퍼 본드를 형성하기 전에, 상기 메모리 다이와 상기 로직 다이가 면대면 배열되도록 상기 제1 웨이퍼와 상기 제2 웨이퍼를 위치시키는 단계; 및상기 메모리 다이 및 상기 로직 다이가 상기 면대면 배열로 유지되도록 상기 웨이퍼 온 웨이퍼 본드를 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제9항 또는 제10항 중 어느 한 항에 있어서, 상기 웨이퍼 온 웨이퍼 본드를 형성하는 단계는 상기 메모리 다이 및 상기 로직 다이와 접촉하는 금속 재료를 형성하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 웨이퍼 온 웨이퍼 본드를 형성하는 단계는 상기 금속 재료를 어닐링하는 단계를 더 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 웨이퍼 온 웨이퍼 본드를 형성하는 단계는 상기 금속 재료를 상기 메모리 다이 및 상기 로직 다이에 실온에서 본딩하는 단계를 더 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>14. 제9항 또는 제10항에 있어서, 상기 웨이퍼 온 웨이퍼 본드를 형성하는 단계는 상기 로직 다이의 제1 금속 재료를 상기 메모리 다이의 제2 금속 재료에 본딩하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 제1 금속 재료와 상기 제2 금속 재료를 본딩하는 단계는, 열 공정을 통해, 상기 제1 금속 재료 및 상기 제2 금속 재료를 상기 메모리 다이 및 상기 로직 다이와 접촉하는 제3 금속 재료로 병합하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>16. 방법으로서,기판 상에, 심층 학습 가속기(DLA)를 위에 포함하는 로직 다이를 형성하는 단계 — 상기 DLA는 로직 다이의 다른 회로부와 구별됨 —;상기 DLA에 제1 메모리 다이를 면대면 배열로, 통신가능하게 결합시키는 단계 — 상기 제1 메모리 다이는 성능 메트릭의 더 선호되는 값을 가짐 —; 및상기 로직 다이의 다른 회로부에 제2 메모리 다이를 상기 면대면 배열로, 통신가능하게 결합시키는 단계 — 상기 제2 메모리 다이는 상기 성능 메트릭의 덜 선호되는 값을 가짐 — 를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 제1 메모리 다이와 상기 제2 메모리 다이를 통신가능하게 결합시키기 전에:상기 제1 메모리 다이가 더 선호되는 값을 갖는다고 결정하는 단계; 및상기 제2 메모리 다이가 상기 덜 선호되는 값을 갖는다고 결정하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제1 메모리 다이가 상기 더 선호되는 값을 갖는다고 결정하는 것에 응답하여 상기 제1 메모리 다이를 상기 DLA에 통신가능하게 결합시키는 단계; 및상기 제2 메모리 다이가 덜 선호되는 값을 갖는다고 결정하는 것에 응답하여 상기 제2 메모리 다이를 상기 로직 다이의 다른 회로부에 통신가능하게 결합시키는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제17항 또는 제18항에 있어서, 메모리 다이들의 풀(pool)로부터 상기 제1 메모리 다이 및 상기 제2 메모리 다이를 선택하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 방법으로서,제1 웨이퍼 상에 복수의 메모리 디바이스들을 형성하는 단계;제2 웨이퍼 상에 복수의 로직 디바이스들을 형성하는 단계; 및웨이퍼 온 웨이퍼 본드를 형성하는 단계를 포함하며, 상기 웨이퍼 온 웨이퍼 본드를 형성하는 단계는: 복수의 메모리 디바이스들 상에 형성된 메모리 대 로직 회로부를 복수의 로직 디바이스들에 결합시키고; 그리고 상기 메모리 대 로직 회로부 내지 상기 복수의 로직 디바이스들 사이의 통신에 전용되는 복수의 데이터 경로들을 제공하는, 방법.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 웨이퍼 온 웨이퍼 본드를 형성하는 단계는 상기 복수의 로직 디바이스들에 결합된 상기 제2 웨이퍼의 복수의 패드들을 상기 제1 웨이퍼의 복수의 송수신기들과 정렬시키는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>22. 제20항 또는 제21항 중 어느 한 항에 있어서, 상기 웨이퍼 온 웨이퍼 본드를 형성하는 단계는 상기 복수의 메모리 다이들 및 상기 복수의 로직 디바이스들과 접촉하는 금속 재료를 형성하는 단계를 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>23. 방법으로서,기판에 메모리 다이들의 스택을 본딩하는 단계 — 상기 메모리 다이들의 스택은 상기 기판 근위에 각자의 첫 번째 메모리 다이 및 상기 기판 원위에 각자의 마지막 메모리 다이를 포함함 —; 및상기 메모리 다이들의 스택과 면 내의 복수의 범프 콘택트들로 상기 기판에 로직 다이를 본딩하는 단계 — 상기 로직 다이는 상기 각자의 마지막 메모리 다이와 접촉함 — 를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 상기 복수의 범프 콘택트들을 상기 기판 상에 볼 그리드 어레이(ball grid array, BGA)로서 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>25. 제23항 또는 제24항에 있어서, 상기 메모리 다이들의 스택을 본딩하는 단계 및 상기 로직 다이를 본딩하는 단계는:상기 각자의 마지막 메모리 다이의 제1 표면을 상기 메모리 다이들의 스택의 또 다른 메모리 다이에 본딩하는 단계; 및상기 제1 표면 맞은편에 있는, 상기 각자의 마지막 메모리 다이의 제2 표면을 상기 로직 다이에 본딩하는 단계를 포함하는 것인, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>519980651917</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 아이다호...</address><code> </code><country> </country><engName>PAREKH, Kunal R.</engName><name>파레크, 쿠날 알.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>EILERT, Sean S.</engName><name>에일러트, 션 에스.</name></inventorInfo><inventorInfo><address>미국 ***** 와싱턴 시애틀...</address><code> </code><country> </country><engName>ZAIDY, Aliasger T.</engName><name>자이디, 알리아스거 티.</name></inventorInfo><inventorInfo><address>미국 ***** 아이다호...</address><code> </code><country> </country><engName>HUSH, Glen E.</engName><name>허쉬, 글렌 이.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.08.10</priorityApplicationDate><priorityApplicationNumber>63/231,660</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.08.10</priorityApplicationDate><priorityApplicationNumber>17/884,775</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.02.06</receiptDate><receiptNumber>1-1-2024-0148772-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.03.12</receiptDate><receiptNumber>1-5-2024-0043971-64</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.07.23</receiptDate><receiptNumber>1-1-2025-0836715-12</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247004484.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931f85ceff3901071b5852fbcdb0b5ab7498fdccacef3a4c8d0203914c46b7b494f638fd8d85cd573a3611539ba2f3285953b03f1da818e643</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cffedd96ce5d5880904f579843375badc4cb8057717e8153e141c6ba6cedc0c9f79026d1211cf647a6f1a8c572b5223392e7970940b3ded567</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>