============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  01:02:21 pm
  Module:                 es_ordered_cas_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

           Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
-------------------------------------------------------------------------------------
es_ordered_cas_mul_synth          219        720         0         720    <none> (D) 
  TOP                             219        720         0         720    <none> (D) 
    stoch2bin                      48        219         0         219    <none> (D) 
    cas                            85        186         0         186    <none> (D) 
      genblk1.cas_abmax_abminc     38         78         0          78    <none> (D) 
      genblk1.cas_abmin_c          27         60         0          60    <none> (D) 
      genblk1.cas_a_b              20         48         0          48    <none> (D) 
    genblk1[2].genblk1.sng         28        104         0         104    <none> (D) 
      ctr                          18         82         0          82    <none> (D) 
    genblk1[1].genblk1.sng         27        101         0         101    <none> (D) 
      ctr                          17         79         0          79    <none> (D) 
    genblk1[0].genblk1.sng         27        101         0         101    <none> (D) 
      ctr                          17         79         0          79    <none> (D) 

 (D) = wireload is default in technology library
