## 1. AI 프로젝트 수행 전체이력

| 기간 | 과제명 | 리딩 규모 | 담당업무 | 과제관리 | 설계 | 개발비중 |
|------|--------|-----------|----------|----------|------|----------|
| 2024년 ~ 현재 | P1. Failbit Map Known & Unknown 불량 분석 아키텍처 | 3인 협업, 본인 60% 담당<br>DRAM 전제품 라인<br>일 약 2만 장 wafer 운영 데이터 | S3 수집, Cython/Python 파싱, palette PNG / chip 좌표 JSON 생성, Web App 운영, Known / Unknown AI 모델 설계, 개발 및 검증 | 10% | 40% | 50% |
| 2025년 ~ 현재 | P2. Chip Multi-label Classification | 2인 PoC, 본인 80% 담당<br>16+ class<br>약 3,850 chip 통제 합성 평가셋 | FCM-PM 합성 및 손실 마스킹 구조 구성, 학습 및 평가 체계 구축, 최종 모델 선택 기준과 KD 압축 가능성 검토 | 20% | 40% | 40% |
| 2025년 ~ 현재 | P3. Domain Knowledge 기반 Trend Anomaly 데이터 생성 및 불량 검증 | 2인 PoC, 본인 80% 담당<br>총 7,000 sample<br>normal 3,500 + 불량 5종×700 | Domain Knowledge 기반 데이터 합성 generator 설계, trend 불량 rule 코드화, AI 기준 모델 fine-tuning 및 성능 검증 | 5% | 55% | 40% |

## 2. 대표 과제 상세 기술서

**ㅁ P1. Failbit Map Known & Unknown 불량 분석 아키텍처**

핵심은 양산 Failbit Map 처리 흐름과 AI 불량 후보 검출을 하나의 운영 구조로 묶은 점입니다.

**(1) 과제 개요 및 규모 / 담당 역할 / 수행 업무 / 성과**

**ㅁ 과제 기본정보**

| 항목 | 내용 |
|------|------|
| 과제명 | Failbit Map Known & Unknown 불량 분석 아키텍처 |
| 수행기간 | 2024년 ~ 현재 |
| 참여인원 | 본인 / 현업 엔지니어 / 관리자 |
| 과제 개요 및 규모 | Failbit Map raw log 를 이미지와 chip 좌표 데이터로 변환해 Web App 에서 조회하고, Known 분류와 Unknown 후보 검출까지 연결한 양산 운영 과제입니다. DRAM 전제품 라인에서 일 약 2만 장 wafer 를 1시간 주기로 적재합니다. |

**ㅁ 과제 참여 인력 및 역할**

| NO | 구분 | 역할 | 기여도 |
|----|------|------|--------|
| 1 | 본인 | 데이터 변환/저장/조회 파이프라인, Web App, Known/Unknown 모델 기술 구현 | 60% |
| 2 | 현업 엔지니어 | 현업 문제정의 및 불량 분석 교육 | 20% |
| 3 | 관리자 | 방향성, 일정, 리뷰 매니징 | 20% |

**ㅁ 개인별 기여 서술**

본인은 Failbit Map 의 의미와 현업 사용자의 분석 방식을 먼저 익힌 뒤, 대량 변환, 저장 및 조회 파이프라인, Web App, Known 2-stage 분류, Unknown 자기지도 검출을 하나의 운영 흐름으로 연결했습니다. Unknown 쪽은 같은 모양의 패턴도 wafer 내 발생 영역에 따라 다른 불량으로 볼 수 있다는 현업 특성을 반영해, 전체 map 임베딩과 위치별 loss 를 함께 쓰는 구조로 설계했습니다. 모델 개발뿐 아니라, 현업 엔지니어가 대량 Failbit Map 을 조회하고 비교하는 화면과 처리 흐름까지 함께 구축한 점이 주요 기여입니다.

P1 기여도 60%는 본인이 데이터 변환 및 저장 파이프라인, Web App, Known 2-stage 모델, Unknown 후보 검출 구조를 직접 설계, 개발 및 검증한 기준입니다. 현업 엔지니어는 현업 문제정의와 불량 분석 교육을 맡았고, 관리자는 일정, 방향성 및 리뷰 매니징을 담당했습니다. Unknown 후보 13건 중 현업이 실제 불량으로 확인한 7건은 별도 검증 근거로 반영했습니다.

데이터 처리 단에서는 기존 Python 처리 대비 Cython 기반 hex-to-grade 변환으로 wafer 단위 변환 시간을 크게 줄였고, 32-color palette-indexed PNG 저장으로 저장 용량도 줄였습니다. 내부 측정 기준으로 약 100배 가속, 약 75% 절감 수준입니다.

Known 분류는 **[실전 현업 라벨 데이터]** 평가용 hold-out set 에서 weighted F1 0.95 를 확인했습니다. 이 수치는 운영 적용 결과가 아니라 평가 split 에서 본 분류 성능 지표입니다.

Unknown 검출은 **[실전 현업 데이터]** 5일 운영 데이터 10,000장으로 SimCLR 계열 대조학습 임베딩을 학습하고, 별도 1일 2,000장에 HDBSCAN grouping 을 적용했습니다. 적용 결과 13 후보 중 현업이 실제 불량으로 확인한 건은 7건입니다. 이 값은 정량 성능지표가 아니라 후보 발굴 및 현업 확인 결과이며, 나머지 후보의 판정 상태는 별도 검토 대상으로 분리했습니다.

같은 외형이라도 center, edge, top, bottom 등 발생 영역이 다르면 다른 불량으로 볼 수 있어, 6×6 grid structured local sampling 과 Local InfoNCE loss 를 함께 넣었습니다. ROI YOLO 의 한계를 보완하기 위한 object-id map 구조는 별도 생성 chip 데이터 기준의 추가 개발 항목입니다.

**ㅁ 문제정의**

| 항목 | 내용 |
|------|------|
| 현장 난제 | Failbit Map 은 EDS Test 에서 wafer 당 약 1,000만 cell 의 Grade 로 표현되는 초고해상도 데이터이며, 분석 엔지니어 수작업 판독만으로는 전수 분석이 어렵습니다. |
| 기존 방식의 한계 | 기존 조회는 1회 48매 수준에 머물렀고, 제품 / 시간 / lot 단위 누적 대량 분석이 어려웠습니다. 등록 외 신규 결함 패턴은 known classifier 만으로 검출하기 어렵습니다. |
| 기술적 / 환경적 제약 | label 데이터 부족 (16 class / 1,500 sample), 일 약 2만 장 wafer 처리, 1시간 주기 적재, 대량 이미지 저장 용량, Web App 응답성, 신규 unknown pattern 검출, 같은 모양이라도 발생 영역에 따라 다른 불량으로 구분해야 하는 제약이 동시에 요구되었습니다. |

**ㅁ 기술적 해결 방안**

**(2) 과제 관련 도메인 / AI 기술 / 모델 / 방법론**

데이터 파이프라인은 설비 raw log 를 Failbit Map 이미지로 바꾸고, AI 모델이 신규 불량 후보를 현업 검토 대상으로 올리는 흐름으로 설계했습니다. 엔지니어는 Web App 에서 대량 Failbit Map 을 조회, 비교 및 확인할 수 있도록 했습니다.

```
[EDS Test raw log]
        ↓
[S3 적재 / 압축 해제]
        ↓
[fail-map 변환: Cython hex-to-grade + palette PNG + chip 좌표 JSON]
        ↓
[Web App: FastAPI 제공 / 조회 / 비교 / WebGL2 렌더링]
        ↓
[Known 2-stage 분류]
        ├─ Stage 1: ConvNeXtV2 task-specific fine-tuned wafer classifier
        └─ Stage 2: ROI YOLO refinement
        ↓
[Unknown 자기지도 임베딩]
        ├─ Global InfoNCE
        └─ 6×6 grid local sampling + Local InfoNCE loss
        ↓
[HDBSCAN 후보 grouping]
        ↓
[Web App 결과 표시 및 현업 검증]
```

**알고리즘 / 모델 아키텍처 선택 흐름**

P1의 모델 선택 기준은 `wafer 전체 분포를 볼 것인가`, `chip 내부 defect evidence 를 볼 것인가`, `등록 class 밖의 신규 패턴을 찾을 것인가`로 나눴습니다. 처음부터 하나의 모델에 모든 역할을 넣기보다, 각 단계가 잘하는 일을 분리했습니다.

```
[문제 조건]
    - 16 class / 1,500 labeled sample
    - wafer 전체 위치 정보와 chip 내부 defect 모양이 모두 중요
    - center / edge / top / bottom 에 따라 같은 모양도 다른 불량이 될 수 있음
    - 일 약 2만 장 운영 처리량 필요
        ↓
[Stage 1: ConvNeXtV2 wafer classifier]
    - 전체 wafer map 을 빠르게 1차 분류
    - CNN 계열이라 국소 defect texture 와 zone pattern 을 안정적으로 반영
    - MaxViT 대비 동일 F1 구간에서 파라미터와 FLOPs 가 낮아 운영 부담이 작음
        ↓
if confidence 충분:
    [Known class 바로 출력]
else:
    [Stage 2: ROI YOLO]
    - center scratch / center scratch_rot 처럼 map-level 에서 헷갈리는 class 를 ROI chip 단위 판단 근거로 재확인
    - chip마다 box 와 defect class 를 확인해 wafer-level 예측을 보정
        ↓
if 등록 class 로 설명되지 않음:
    [Unknown 자기지도 임베딩]
    - Global InfoNCE 로 전체 패턴을 보고,
    - 6×6 local sampling + Local InfoNCE 로 발생 위치 정보를 보존
    - HDBSCAN 으로 현업 확인 후보를 grouping
        ↓
if class 수 증가 / ROI YOLO 확장 한계:
    [chip-CNN → object-id map]
    - chip별 defect id 를 32×32 wafer 좌표계로 재구성
    - raw map 에서 비슷해 보이는 wafer 를 defect object 분포로 다시 구분
```

Backbone 은 Transformer 계열과 CNN 계열을 함께 비교했습니다. Transformer 계열은 wafer 전체 구조를 보는 데 강점이 있지만, 본 과제의 결함은 특정 zone 또는 국소 영역에 나타나는 경우가 많았습니다. 그래서 지역 특징 추출에 강한 ConvNeXtV2 를 우선 후보로 잡았습니다. backbone 단독 비교에서는 ConvNeXtV2 와 MaxViT 가 weighted F1 0.87 수준이었고, 이후 모델 설정값 튜닝과 ROI YOLO 2-stage 보정을 더해 최종 평가 F1 0.95까지 확인했습니다. 판단 기준은 성능만이 아니라 label 부족, 국소 결함 반영, 운영 부담이었습니다.

```
[Input wafer image]
        ↓
[ConvNeXtV2 task-specific fine-tuned wafer classifier]
        ↓ confidence < gate
[ROI YOLO refinement]
        ↓
[Known class prediction]
```

Unknown 검출은 정답 class 를 미리 정의하기 어려운 운영 이미지를 후보 grouping 문제로 봤습니다. 단순히 wafer 전체 모양만 임베딩하면 center, edge, top, bottom 처럼 위치가 다른 불량을 같은 그룹으로 묶을 수 있습니다. 그래서 6×6 grid structured local sampling 으로 위치별 특징을 뽑고, Local InfoNCE loss 를 함께 적용해 발생 영역 정보가 임베딩에 남도록 했습니다. 이후 HDBSCAN 으로 유사 패턴을 묶어 현업 검토 후보로 올렸습니다.

학습/평가에 사용된 실제 wafer 이미지 예시입니다.

| Edge-Top Scratch | Edge-Ring Scratch_rot | Center Bank-Boundary |
|:----------------:|:---------------------:|:--------------------:|
| <img src="./figures/wafer_edge_top_scratch.png" width="180" /> | <img src="./figures/wafer_edge_ring_scratch_rot.png" width="180" /> | <img src="./figures/wafer_center_bank_boundary.png" width="180" /> |
| **BrokenRing** | **RingDots** | **CrescentArc** |
| <img src="./figures/wafer_brokenring.png" width="180" /> | <img src="./figures/wafer_ringdots.png" width="180" /> | <img src="./figures/wafer_crescentarc.png" width="180" /> |

ROI YOLO 2-stage 보정 흐름은 아래 예시처럼 잡았습니다. GT 가 center scratch 인 wafer 가 Stage 1 wafer-level CNN 만으로는 center scratch_rot 으로 오인 분류될 수 있고, Stage 2 ROI YOLO 가 chip 단위 bounding box 와 class 라벨을 다시 확인해 최종 class 를 보정합니다.

| Stage 1 raw wafer | Stage 2 ROI 영역 | Stage 2 chip box + class |
|:-----------------:|:----------------:|:------------------------:|
| <img src="./figures/wafer_center_scratch.png" height="280" /> | <img src="./figures/p1_roi_crop_real.png" height="280" /> | <img src="./figures/p1_chip_yolo_box_real.png" height="280" /> |

2차 개발은 ROI YOLO 의 class 확장성과 throughput 한계를 보완하기 위한 구조입니다.

```
[Wafer image]
        ↓
[chip crop / chip-CNN defect classification]
        ↓
[chip별 defect id]
        ↓
[object-id map 재구성]
        ↓
[최종 보정 classifier 입력]
```

아래 예시는 raw map 에서는 center 계열 불량이 비슷하게 보이지만, chip 단위 object-id map 에서는 defect object 분포가 달라지는 경우를 보여줍니다. 좌측 두 칸이 raw wafer map, 우측 두 칸이 동일 wafer 의 chip-CNN object-id map 입니다.

<table>
  <thead>
    <tr>
      <th colspan="2" align="center" style="text-align:center">raw wafer map</th>
      <th colspan="2" align="center" style="text-align:center">chip-CNN object-id map</th>
    </tr>
    <tr>
      <th align="center" style="text-align:center">center bank-boundary</th>
      <th align="center" style="text-align:center">center scratch_rot</th>
      <th align="center" style="text-align:center">center bank-boundary</th>
      <th align="center" style="text-align:center">center scratch_rot</th>
    </tr>
  </thead>
  <tbody>
    <tr>
      <td width="25%" align="center"><img src="./figures/AAN585_00P_18_20260501_010000_97.6_2_EE_NORMAL_raw.png" style="width:100%; height:auto; aspect-ratio:1/1; object-fit:contain" /></td>
      <td width="25%" align="center"><img src="./figures/ACZ452_00P_14_20260501_010000_97.6_2_PT_NORMAL_raw.png" style="width:100%; height:auto; aspect-ratio:1/1; object-fit:contain" /></td>
      <td width="25%" align="center"><img src="./figures/AAN585_00P_18_20260501_010000_97.6_2_EE_NORMAL_objid.png" style="width:100%; height:auto; aspect-ratio:1/1; object-fit:contain" /></td>
      <td width="25%" align="center"><img src="./figures/ACZ452_00P_14_20260501_010000_97.6_2_PT_NORMAL_objid.png" style="width:100%; height:auto; aspect-ratio:1/1; object-fit:contain" /></td>
    </tr>
  </tbody>
</table>

**ㅁ 구현 성과**

| 라벨 그룹 | 구분 | 성과 |
|-----------|------|------|
| **[실전 현업 라벨 데이터]** | Known 2-stage | weighted F1 **0.95** (16 class / 1,500 labeled samples / 평가용 hold-out set 기준, 운영 적용 결과와 별도) |
| **[실전 현업 라벨 데이터]** | Known 단계별 개선 | 동일 평가 기준에서 0.78 (baseline) → 0.87 (ConvNeXtV2 task-specific fine-tuning) → 0.92 (+Optuna 기반 모델 설정값 튜닝) → **0.95** (+ROI YOLO 2-stage) |
| **[실전 현업 데이터]** | Unknown 실전 운영 확인 | SimCLR 계열 대조학습 임베딩 + 6×6 grid local sampling + Local InfoNCE loss + HDBSCAN. 5일 10,000장 학습 + 별도 1일 2,000장 적용 → 13 후보 중 현업 확인 실제 불량 7건 |
| **[양산 운영]** | 운영 파이프라인 | 일 약 2만 장 wafer / 1시간 주기 적재 |
| **[양산 운영]** | 데이터 처리 | 내부 측정 기준 Cython hex-to-grade 약 **100배** 가속, 32-color palette PNG 약 **75%** 저장 절감 |
| **[양산 운영]** | Web App | 12일 누적 **2,317 요청**, peak 1,801 요청 (2026-03-07) |
| **[추가 생성 데이터, 개발 중]** | Unknown 후속 개발 지표 | 실전 운영 성과와 분리한 후속 생성 데이터 평가입니다. same-anchor defect-class capture 43/43 (capture ratio 1.000), ARI **0.859 ± 0.018**, Completeness **0.994**, Homogeneity **0.942**. 후처리 기준 ARI **0.868 ± 0.013** |
| **[추가 생성 chip 데이터, 개발 중]** | Stage 2 보정 구조 | chip-CNN 기반 object-id map 구조를 실전 성과와 분리해 개발 중 |

Unknown 검출의 실전 운영값은 13 후보 중 7개 실제 불량을 현업 확인한 후보 발굴 결과입니다. 정량 성능지표가 아니라 운영 후보 발굴과 현업 확인 결과로 봐야 하며, 나머지 후보의 판정 상태는 별도 검토 대상으로 분리했습니다. 실전 운영 모델의 핵심은 wafer 영역별 불량 의미를 반영하기 위해 Local InfoNCE loss 와 6×6 grid structured local sampling 을 함께 둔 점입니다.

후속 생성 데이터 평가에서는 최종 실험 조건 기준 ARI 0.859±0.018을 참고값으로 확인했습니다. 세부 조건별 반복 실험 수치는 실험 로그로 분리했습니다.

**ㅁ P2. Chip Multi-label Classification**

핵심은 부족한 multi-label label 문제를 single-label 불량 chip 조합과 배경 영역 loss 처리로 풀어낸 점입니다.

**(1) 과제 개요 및 규모 / 담당 역할 / 수행 업무 / 성과**

**ㅁ 과제 기본정보**

| 항목 | 내용 |
|------|------|
| 과제명 | Chip multi-label classification - CutMix → CutMix + Pair Mask → FCM-PM |
| 수행기간 | 2025년 ~ 현재 |
| 참여인원 | 본인 / 관리자 |
| 과제 개요 및 규모 | 실제 환경에서 multi-label 불량 조합 label 을 충분히 모으기 어렵다는 조건을 두고, single-label 불량 chip 을 조합해 multi-label 불량을 예측하도록 만든 PoC 입니다. single 4 class 기반으로 2-combo, Normal, Invalid, OOD 를 포함한 16+ class × 약 3,850 chip 통제 합성 평가셋을 구성했습니다. |

**ㅁ 과제 참여 인력 및 역할**

| NO | 구분 | 역할 | 기여도 |
|----|------|------|--------|
| 1 | 본인 | FCM-PM 합성 및 손실 마스킹 구조 적용, val_margin 기준 도입, KD 압축 모델 가능성 검토, 학습 및 평가 운영 | 80% |
| 2 | 관리자 | 방향성, 일정, 리뷰 매니징 | 20% |

**ㅁ 개인별 기여 서술**

P2 에서는 multi-label 불량 조합 label 을 실제 환경에서 충분히 확보하기 어렵고, 대부분 single-label 불량 chip 만 먼저 확보된다는 점이 가장 큰 제약이었습니다. 본인은 single-label 불량 chip 을 조합해 multi-label 학습 데이터를 만들고, 조합 안에 들어간 각 single class 를 빠짐없이 맞히는지 평가하는 구조를 설계했습니다. 일반 CutMix 는 불량 신호를 일부 잘라낼 수 있었고, CutMix + Pair Mask 만으로도 Normal/Invalid/OOD 평가 오탐이 충분히 줄지 않았습니다. 그래서 chip 전체 영역을 덮는 Full-Cover Mixup 과 Pair Mask 를 함께 쓰는 FCM-PM 구조로 정리했습니다.

먼저 CutMix 계열로 Grade 값을 보존하는 합성을 만들었습니다. 이후 Pair Mask 로 합성 background 영역을 loss 에서 제외했고, Full-Cover Mixup 으로 chip 전체 grid 를 cover 하도록 바꿨습니다. defect 위치를 미리 알 수 없는 실제 조건을 합성 단계에 넣기 위한 조치였습니다. Grade 0-7 양자화 이미지에서는 픽셀값이 중간 색으로 섞이는 Mixup / Diffusion 계열보다, 원래 Grade 값을 유지하는 CutMix 계열이 이 과제에 더 맞았습니다.

학습 및 평가 운영 측면에서는 작은 검증셋에서 val_f1 만으로 모델 저장 시점을 고르기 어려워, 오탐 위험을 함께 보기 위한 val_margin 기준을 도입했습니다. KD 단일 student 모델은 추론 비용을 1× 수준으로 줄일 수 있는지 확인한 압축 실험이며, 가혹 조건 평가에서 FAR 이 높게 나와 바로 운영 대상으로 보지는 않았습니다.

**ㅁ 문제정의**

| 항목 | 내용 |
|------|------|
| 현장 난제 | multi-label 불량 조합 label 을 충분히 확보하기 어렵고, 실제로는 single-label 불량 chip 중심으로 데이터가 쌓입니다. |
| 기존 방식의 한계 | single-label 불량을 단순 조합하면 multi-label chip 안의 각 single class 를 안정적으로 맞춰야 하는데, 일반 CutMix 는 일부 영역만 잘라 붙이므로 불량 신호가 잘릴 수 있습니다. 배경 영역까지 defect 로 학습하면 Normal / Invalid / OOD 평가에서 오탐이 증가합니다. |
| 기술적 / 환경적 제약 | single-label 기반 multi-label 조합 생성, chip 내부 defect 위치 사전 미지, 작은 검증셋, OOD 및 Normal/Invalid 오탐 억제, 추론 비용 제약이 동시에 존재했습니다. |

**ㅁ 기술적 해결 방안**

**(2) 과제 관련 도메인 / AI 기술 / 모델 / 방법론**

```
[single 4 class chip]
        ↓
[CutMix 계열 선정: Grade 값 보존]
        ↓
[CutMix + Pair Mask 중간 검증: 배경 영역 loss 제외만으로는 부족]
        ↓
[FCM-PM: Full-Cover Mixup + Pair Mask]
        ↓
[FCM-PM 학습]
        ↓
[val_margin 기준 모델 선택]
        ↓
[대표 모델 / KD 단일 모델 비교]
```

P2의 아키텍처 선택은 “확보하기 어려운 multi-label label 을 어떻게 만들고, 그 조합을 어떻게 오학습 없이 학습시킬 것인가”에서 출발했습니다.

```
[실제 조건]
    - 확보 가능한 데이터는 대부분 single-label 불량 chip
    - multi-label defect 조합은 충분한 label 확보가 어려움
    - Grade 0~7 양자화 이미지라 픽셀값의 의미를 보존해야 함
        ↓
[CutMix 계열 선택]
    - Mixup / Diffusion 보다 Grade 값을 직접 보존하기 쉬움
        ↓
[일반 CutMix 한계]
    - random crop 이 불량 신호를 잘라낼 수 있음
    - 배경 영역까지 defect 로 학습하면 Normal / Invalid / OOD 오탐 증가
        ↓
[FCM-PM 선택]
    - Full-Cover Mixup: chip 전체 grid 를 cover 해 defect 위치 사전 미지 조건 반영
    - Pair Mask: 합성 background 영역은 loss 에서 제외
    - 구성요소 제거 비교 실험에서 오탐 억제 실패를 확인해 FCM-PM 조합 유지
        ↓
[모델 선택]
    - 작은 검증셋에서는 val_f1 만으로 최종 모델을 고르기 어려움
    - val_margin 으로 정답 score 와 오답 최고 score 간 여유폭을 확인
        ↓
[후속 검토]
    - 4-bag ensemble: 오탐 안정성 확인
    - KD 단일 student 모델: 추론 비용 압축 가능성 확인, FAR 추가 개선 필요
```

학습 single 4 class 예시 chip 입니다.

<p align="left">
  <img src="./figures/chip_eval_bank_boundary_selected.png" width="160" />
  <img src="./figures/chip_eval_fork_selected.png" width="160" />
  <img src="./figures/chip_eval_scratch_selected.png" width="160" />
  <img src="./figures/chip_eval_scratch_rot_selected.png" width="160" />
</p>

2-combo 합성 예시 chip 6종입니다.

<p align="left">
  <img src="./figures/chip_combo_bb_fork_selected.png" width="130" />
  <img src="./figures/chip_combo_bb_scratch_selected.png" width="130" />
  <img src="./figures/chip_combo_bb_scratch_rot_selected.png" width="130" />
  <img src="./figures/chip_combo_fork_scratch_selected.png" width="130" />
  <img src="./figures/chip_combo_fork_scratch_rot_selected.png" width="130" />
  <img src="./figures/chip_combo_scratch_scratch_rot_selected.png" width="130" />
</p>

Normal / Invalid / OOD 평가셋 예시입니다.

<p align="left">
  <img src="./figures/chip_eval_normal_selected.png" width="130" />
  <img src="./figures/chip_eval_invalid_selected.png" width="130" />
  <img src="./figures/chip_ood_starburst_selected.png" width="130" />
  <img src="./figures/chip_ood_centerdonut_selected.png" width="130" />
  <img src="./figures/chip_ood_crossscratch_selected.png" width="130" />
  <img src="./figures/chip_ood_diagonalsmear_selected.png" width="130" />
</p>

val_margin 은 `정답 class score 평균 - 오답 class score 최대값` 으로 정의했습니다. 작은 검증셋에서 val_f1 만으로 최종 모델을 고르기 어려워, 오탐 위험을 함께 보기 위한 모델 선택 신호로 사용했습니다.

```
정답 bits score: [0.92, 0.88]        → 평균 0.90
오답 bits score: [0.12, 0.31, 0.08]  → 최대 0.31

val_margin = 0.90 - 0.31 = 0.59

0.0 ───── 0.31(오답 최대) ───────────── 0.90(정답 평균) ── 1.0
        오탐 위험선                         맞춰야 하는 class 신호
```

**ㅁ 구현 성과**

| 라벨 그룹 | 구분 | 성과 |
|-----------|------|------|
| **[추가 생성 chip 데이터, PoC]** | 평가셋 | single 4 + 2-combo 6 + Normal + Invalid + OOD 4 = **16+ class × 약 3,850 chip** 추가 생성 chip 데이터 기반 통제 합성 평가셋 |
| **[추가 생성 chip 데이터, PoC]** | FCM-PM 대표 모델 | 기존 요약 평가셋 기준 bit F1 **0.9943**, Normal / Invalid / OOD 평가에서 오탐 **0건**. per-class 2,000 갱신 평가: bit F1 **0.9964**, Total FAR **0.83%** |
| **[추가 생성 chip 데이터, PoC]** | FCM-PM 구성요소 제거 비교 | Full-Cover Mixup 이 없거나 Pair Mask 구성이 빠진 변형은 Normal/Invalid/OOD 평가 오탐 억제가 실패했습니다. 본문에서는 FCM-PM 조합 필요성을 보여주는 보조 근거로 정리했습니다. |
| **[추가 생성 chip 데이터, PoC]** | val_margin 기준 도입 | 오탐 위험까지 반영하는 모델 선택 기준으로 적용 |
| **[추가 생성 chip 데이터, PoC]** | KD 단일 student 모델 | 기존 요약 평가에서는 bit F1 **0.9872** / FAR **0.5%** 였지만, per-class 2,000 가혹 조건 평가에서는 FAR **12.86%** 로 확인했습니다. 압축 가능성은 있으나 추가 보정이 필요합니다. |

아래 표는 위 성과 중 운영 판단에 필요한 비교만 다시 정리한 것입니다. 전체 sweep 결과는 별도 실험 로그로 분리했습니다.

| 구분 | 확인한 내용 | 결과 |
|------|-------------|------|
| FCM-PM 대표 모델 | 대표 구조 성능 | per-class 2,000 갱신 평가 bit F1 **0.9964**, Total FAR **0.83%** |
| FCM-PM 구성요소 제거 비교 | Full-Cover Mixup 또는 Pair Mask 구성의 필요성 확인 | 일부 변형에서 Total FAR **100.00%** 로 실패 |
| 4-bag ensemble | Normal/Invalid/OOD 평가 오탐 억제 안정성 확인 | bit F1 **0.9909**, Total FAR **0.00%** |
| KD student 압축 모델 | 추론 비용 압축 가능성 확인 | bit F1 **0.9872**, 가혹 조건 평가 FAR **12.86%** 로 추가 보정 필요 |

[추가 생성 chip 데이터, PoC] 세부 구성요소 제거 비교 실험 수치는 실험 로그로 분리하고, 본문에서는 FCM-PM 조합 필요성을 보여주는 보조 근거로만 정리했습니다.

**ㅁ P3. Domain Knowledge 기반 Trend Anomaly 데이터 생성 및 불량 검증**

핵심은 BBD / Overlay / CD 현업 trend 판단 기준을 모델보다 먼저 생성 데이터 구조로 옮긴 점입니다.

**(1) 과제 개요 및 규모 / 담당 역할 / 수행 업무 / 성과**

**ㅁ 과제 기본정보**

| 항목 | 내용 |
|------|------|
| 과제명 | Domain Knowledge 기반 Trend Anomaly 데이터 생성 및 불량 검증 |
| 수행기간 | 2025년 ~ 현재 |
| 참여인원 | 본인 / 관리자 |
| 과제 개요 및 규모 | 실전 abnormal label 이 부족한 상태에서 detector 를 먼저 고도화하기보다, 학습 가능한 trend abnormal 데이터를 만드는 데이터 생성 PoC 입니다. normal 3,500 + 불량 5종 각 700 = 불량 3,500, 총 7,000 sample 합성 trend chart 평가셋을 만들었습니다. |

**ㅁ 과제 참여 인력 및 역할**

| NO | 구분 | 역할 | 기여도 |
|----|------|------|--------|
| 1 | 본인 | Domain Knowledge 기반 trend episode 합성 generator 설계, Region / Noise / trend 불량 type 코드화, AI 기준 모델 fine-tuning 및 성능 검증 | 80% |
| 2 | 관리자 | 방향성, 일정, 리뷰 매니징 | 20% |

**ㅁ 개인별 기여 서술**

P3 는 실제 운영 trend chart 가 항상 깨끗한 full-sampling 형태로 나오지 않는다는 점에서 출발했습니다. BBD, Overlay, CD 업무를 하며 자주 보던 계측 결핍 영역, 희소 영역, 공핍 영역과 설비성 noise 를 synthetic trend episode generator 에 넣었습니다. 기준 모델은 1단계 정상/이상 binary classification 과 2단계 5개 불량 type classification 으로 나눠, 생성 rule 이 분류 가능한 신호를 담고 있는지 확인하는 용도입니다.

구체적으로는 full-sampling 정상 chart 만 만들지 않았습니다. 계측 밀도, 설비성 noise, trend type, 정상 산포 기준 anomaly strength 를 따로 조절할 수 있게 두고, 조건 조합을 바꿔가며 episode 를 만들었습니다. 모델을 먼저 키우기보다 데이터 생성 rule 이 현장 chart 를 어느 정도 닮았는지부터 보려는 목적이었습니다.

생성 데이터가 너무 쉬운 문제로 흐르지 않도록 정상 산포를 기준으로 anomaly 강도의 하한을 보정했습니다. 반대로 normal chart 가 과도하게 흔들리지 않도록 target_std 를 정상 wafer 내부 산포의 1.2배 이내로 맞췄습니다.

**ㅁ 문제정의**

| 항목 | 내용 |
|------|------|
| 현장 난제 | trend 이상은 단순 threshold 만으로 판정하기 어렵고, 설비 산포 / hunting / drift / baseline 평탄도 / spec-in 변동 가능성을 함께 봐야 합니다. |
| 기존 방식의 한계 | 실전 trend abnormal data 는 충분한 양과 균형 label 을 확보하기 어렵고, 수작업 chart 판독은 누락 가능성과 시간 소모가 큽니다. |
| 기술적 / 환경적 제약 | 실전 label 이 부족하므로, 먼저 현업 trend 판단 기준을 AI 검증용 synthetic data 로 옮기는 것이 핵심입니다. |

**ㅁ 기술적 해결 방안**

**(2) 과제 관련 도메인 / AI 기술 / 모델 / 방법론**

P3는 현업 trend 통계, 계측 영역 결핍, 설비성 noise, 불량 발생 양상을 synthetic generator 로 옮기는 작업입니다.

**알고리즘 / 모델 아키텍처 선택 흐름**

P3의 선택 기준은 모델 복잡도가 아니라 운영 환경 재현성이었습니다. 실제 chart 에서는 결핍 / 희소 / 공핍 영역, 설비 산포, hunting 유사 흔들림, drift 유사 흐름이 함께 나타납니다. 이 조건을 generator 에 먼저 넣어야 이후 anomaly detector 를 검증할 때도 결과를 해석할 수 있다고 봤습니다.

```
[BBD / Overlay / CD 현업 trend 경험]
        ↓
[Region 5종: 정상 / 희소 / 공핍 / 얇은 계측 / 결핍 영역]
        ↓
[Noise 3종: Gaussian noise(설비 산포) / Laplacian noise(hunting) / correlation noise(drift)]
        ↓
[trend 불량 5종: mean_shift / std / spike / drift / context]
        ↓
[정상 산포 기준 최소 이상 강도 보정]
        ↓
[224×224 trend chart PNG rendering]
        ↓
[기준 모델 학습: 1단계 정상/이상 분류 + 2단계 5개 불량 type 분류]
        ↓
[정상/이상 구분 신호 확인]
```

선택 흐름은 `domain knowledge → synthetic generator → 기준 모델 검증` 순서입니다.

```
[실전 제약]
    - abnormal trend label 부족
    - chart 마다 계측 결핍 / 희소 / 공핍 영역이 다르게 나타남
    - 단순 threshold 로는 설비 산포 / hunting / drift / baseline 변화 구분이 어려움
    - 수작업 chart 판독에서는 spike, drift, context pattern 누락 가능
        ↓
[Generator first]
    - Region 5종으로 결핍 / 희소 / 공핍 영역을 운영 환경처럼 생성
    - Noise 3종으로 Gaussian noise(설비 산포), Laplacian noise(hunting), correlation noise(drift) 를 분리
    - 불량 5종으로 현업에서 보는 trend 형상을 명시적으로 생성
        ↓
[Anomaly strength 보정]
    - 정상 산포에 묻히는 약한 이상은 학습 신호로 쓰기 어려움
    - 정상 wafer 내부 산포를 기준으로 최소 이상 강도와 target_std 를 보정
        ↓
[기준 모델]
    - 1단계 정상/이상 binary classification
    - 2단계 5개 불량 type classification
        ↓
[판단]
    - 기준 모델 수렴 결과는 생성 데이터에 분류 가능한 신호가 있는지 보는 참고 근거로만 사용
    - type 혼동이 크면 모델보다 generator rule / label definition 을 먼저 수정
```

합성 trend chart 예시입니다.

| Normal | Mean Shift | Standard Deviation Change |
|:------:|:----------:|:-------------------------:|
| <img src="./figures/trend_normal.png" width="200" /> | <img src="./figures/trend_mean_shift.png" width="200" /> | <img src="./figures/trend_standard_deviation.png" width="200" /> |
| **Spike** | **Drift** | **Context** |
| <img src="./figures/trend_spike.png" width="200" /> | <img src="./figures/trend_drift.png" width="200" /> | <img src="./figures/trend_context.png" width="200" /> |

생성 데이터 점검 과정에서는 일시적인 검증 지표 변동에 흔들리지 않도록 평가 로그를 별도로 확인했습니다.

**ㅁ 구현 성과**

주요 성과는 모델 수치보다 **현업 trend 조건을 데이터로 옮긴 것**입니다. normal 3,500건과 불량 5종 각 700건(불량 총 3,500건), 총 **7,000 sample** 의 합성 trend chart 평가셋을 만들고 224×224 chart PNG 로 rendering 했습니다.

검증 수치는 실전 성능이 아니라 생성 데이터 점검용입니다. 1단계 정상/이상 분류에서는 Binary F1 **0.9967**, Abnormal Recall **0.9987** 을 확인했습니다. 2단계 5개 불량 type 분류는 mean_shift 와 drift 혼동이 남아 있어, 현재 generator rule 과 label definition 을 같이 보정하는 단계입니다.

BBD/Overlay/CD trend 판단 기준을 synthetic data generator 로 옮기면서, 실전 label 이 부족한 상황에서 후속 AI 검증을 시작할 수 있는 합성 데이터 출발점을 만들었습니다. 아직 실전 운영 검증 전 단계이므로, 다음 단계는 실제 chart 로 generator rule 과 type label 을 다시 맞추는 것입니다.
