ROM_ORIG:14000		       ;
ROM_ORIG:14000		       ; +-------------------------------------------------------------------------+
ROM_ORIG:14000		       ; |   This file has been	generated by The Interactive Disassembler (IDA)	   |
ROM_ORIG:14000		       ; |	     Copyright (c) 2014	Hex-Rays, <support@hex-rays.com>	   |
ROM_ORIG:14000		       ; |			License	info: 48-3351-76F4-A4			   |
ROM_ORIG:14000		       ; |				Kochkov	Anton				   |
ROM_ORIG:14000		       ; +-------------------------------------------------------------------------+
ROM_ORIG:14000		       ;
ROM_ORIG:14000		       ; Input MD5   : C9EB244A88E4C30F08616A0481ADA299
ROM_ORIG:14000		       ; Input CRC32 : 118A8F92
ROM_ORIG:14000
ROM_ORIG:14000		       ; ---------------------------------------------------------------------------
ROM_ORIG:14000
ROM_ORIG:14000		       ; Processor	 : ARM
ROM_ORIG:14000		       ; ARM architecture: ARMv7-A
ROM_ORIG:14000		       ; Target	assembler: Generic assembler for ARM
ROM_ORIG:14000		       ; Byte sex	 : Little endian
ROM_ORIG:14000
ROM_ORIG:14000		       ; ===========================================================================
ROM_ORIG:14000
ROM_ORIG:14000		       ; Segment type: Regular
ROM_ORIG:14000				       AREA ROM_ORIG, DATA, ABS
ROM_ORIG:14000				       ORG 0x14000
ROM_ORIG:14000
ROM_ORIG:14000		       ROM_LOAD_START							     ; DATA XREF: sub_148C0+38o
ROM_ORIG:14000											     ; ROM_ORIG:off_14964o ...
ROM_ORIG:14000 2E 02 00	EA		       B	       sub_148C0			     ; Branch
ROM_ORIG:14000
ROM_ORIG:14004		       ; ---------------------------------------------------------------------------
ROM_ORIG:14004 18 F0 9F	E5		       LDR	       PC, =exceptions_in_ram		     ; Indirect	Jump
ROM_ORIG:14004
ROM_ORIG:14008		       ; ---------------------------------------------------------------------------
ROM_ORIG:14008 18 F0 9F	E5		       LDR	       PC, =dword_4020FFCC		     ; Indirect	Jump
ROM_ORIG:14008
ROM_ORIG:1400C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1400C 18 F0 9F	E5		       LDR	       PC, =dword_4020FFD0		     ; Indirect	Jump
ROM_ORIG:1400C
ROM_ORIG:14010		       ; ---------------------------------------------------------------------------
ROM_ORIG:14010 18 F0 9F	E5		       LDR	       PC, =dword_4020FFD4		     ; Indirect	Jump
ROM_ORIG:14010
ROM_ORIG:14014		       ; ---------------------------------------------------------------------------
ROM_ORIG:14014 18 F0 9F	E5		       LDR	       PC, =dword_4020FFD8		     ; Indirect	Jump
ROM_ORIG:14014
ROM_ORIG:14018		       ; ---------------------------------------------------------------------------
ROM_ORIG:14018 18 F0 9F	E5		       LDR	       PC, =dword_4020FFDC		     ; Indirect	Jump
ROM_ORIG:14018
ROM_ORIG:1401C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1401C 18 F0 9F	E5		       LDR	       PC, =dword_4020FFE0		     ; Indirect	Jump
ROM_ORIG:1401C
ROM_ORIG:1401C		       ; ---------------------------------------------------------------------------
ROM_ORIG:14020 F7 48 8F	28     dword_14020     DCD 0x288F48F7					     ; DATA XREF: sub_18644+66o
ROM_ORIG:14020											     ; sub_18644+68r ...
ROM_ORIG:14024 C8 FF 20	40     off_14024       DCD exceptions_in_ram				     ; DATA XREF: ROM_ORIG:14004r
ROM_ORIG:14028 CC FF 20	40     off_14028       DCD dword_4020FFCC				     ; DATA XREF: ROM_ORIG:14008r
ROM_ORIG:1402C D0 FF 20	40     off_1402C       DCD dword_4020FFD0				     ; DATA XREF: ROM_ORIG:1400Cr
ROM_ORIG:14030 D4 FF 20	40     off_14030       DCD dword_4020FFD4				     ; DATA XREF: ROM_ORIG:14010r
ROM_ORIG:14034 D8 FF 20	40     off_14034       DCD dword_4020FFD8				     ; DATA XREF: ROM_ORIG:14014r
ROM_ORIG:14038 DC FF 20	40     off_14038       DCD dword_4020FFDC				     ; DATA XREF: ROM_ORIG:14018r
ROM_ORIG:1403C E0 FF 20	40     off_1403C       DCD dword_4020FFE0				     ; DATA XREF: ROM_ORIG:1401Cr
ROM_ORIG:14040 00			       DCB    0
ROM_ORIG:14041 00			       DCB    0
ROM_ORIG:14042 00			       DCB    0
ROM_ORIG:14043 00			       DCB    0
ROM_ORIG:14044 00			       DCB    0
ROM_ORIG:14045 00			       DCB    0
ROM_ORIG:14046 00			       DCB    0
ROM_ORIG:14047 00			       DCB    0
ROM_ORIG:14048 00			       DCB    0
ROM_ORIG:14049 00			       DCB    0
ROM_ORIG:1404A 00			       DCB    0
ROM_ORIG:1404B 00			       DCB    0
ROM_ORIG:1404C 00			       DCB    0
ROM_ORIG:1404D 00			       DCB    0
ROM_ORIG:1404E 00			       DCB    0
ROM_ORIG:1404F 00			       DCB    0
ROM_ORIG:14050 00			       DCB    0
ROM_ORIG:14051 00			       DCB    0
ROM_ORIG:14052 00			       DCB    0
ROM_ORIG:14053 00			       DCB    0
ROM_ORIG:14054 00			       DCB    0
ROM_ORIG:14055 00			       DCB    0
ROM_ORIG:14056 00			       DCB    0
ROM_ORIG:14057 00			       DCB    0
ROM_ORIG:14058 00			       DCB    0
ROM_ORIG:14059 00			       DCB    0
ROM_ORIG:1405A 00			       DCB    0
ROM_ORIG:1405B 00			       DCB    0
ROM_ORIG:1405C 00			       DCB    0
ROM_ORIG:1405D 00			       DCB    0
ROM_ORIG:1405E 00			       DCB    0
ROM_ORIG:1405F 00			       DCB    0
ROM_ORIG:14060 00			       DCB    0
ROM_ORIG:14061 00			       DCB    0
ROM_ORIG:14062 00			       DCB    0
ROM_ORIG:14063 00			       DCB    0
ROM_ORIG:14064 00			       DCB    0
ROM_ORIG:14065 00			       DCB    0
ROM_ORIG:14066 00			       DCB    0
ROM_ORIG:14067 00			       DCB    0
ROM_ORIG:14068 00			       DCB    0
ROM_ORIG:14069 00			       DCB    0
ROM_ORIG:1406A 00			       DCB    0
ROM_ORIG:1406B 00			       DCB    0
ROM_ORIG:1406C 00			       DCB    0
ROM_ORIG:1406D 00			       DCB    0
ROM_ORIG:1406E 00			       DCB    0
ROM_ORIG:1406F 00			       DCB    0
ROM_ORIG:14070 00			       DCB    0
ROM_ORIG:14071 00			       DCB    0
ROM_ORIG:14072 00			       DCB    0
ROM_ORIG:14073 00			       DCB    0
ROM_ORIG:14074 00			       DCB    0
ROM_ORIG:14075 00			       DCB    0
ROM_ORIG:14076 00			       DCB    0
ROM_ORIG:14077 00			       DCB    0
ROM_ORIG:14078 00			       DCB    0
ROM_ORIG:14079 00			       DCB    0
ROM_ORIG:1407A 00			       DCB    0
ROM_ORIG:1407B 00			       DCB    0
ROM_ORIG:1407C 00			       DCB    0
ROM_ORIG:1407D 00			       DCB    0
ROM_ORIG:1407E 00			       DCB    0
ROM_ORIG:1407F 00			       DCB    0
ROM_ORIG:14080
ROM_ORIG:14080		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14080
ROM_ORIG:14080		       ; Attributes: noreturn
ROM_ORIG:14080
ROM_ORIG:14080		       sub_14080							     ; CODE XREF: sub_14080j
ROM_ORIG:14080											     ; j_dl_undefined_expj
ROM_ORIG:14080 000 FE FF FF EA		       B	       sub_14080			     ; Branch
ROM_ORIG:14080 000
ROM_ORIG:14080		       ; End of	function sub_14080
ROM_ORIG:14080
ROM_ORIG:14084
ROM_ORIG:14084		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14084
ROM_ORIG:14084		       ; Attributes: noreturn
ROM_ORIG:14084
ROM_ORIG:14084		       sub_14084							     ; CODE XREF: sub_14084j
ROM_ORIG:14084											     ; j_dl_undefined_exp+4j
ROM_ORIG:14084 000 FE FF FF EA		       B	       sub_14084			     ; Branch
ROM_ORIG:14084 000
ROM_ORIG:14084		       ; End of	function sub_14084
ROM_ORIG:14084
ROM_ORIG:14088
ROM_ORIG:14088		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14088
ROM_ORIG:14088		       ; Attributes: noreturn
ROM_ORIG:14088
ROM_ORIG:14088		       dead_loop_0							     ; CODE XREF: dead_loop_0j
ROM_ORIG:14088											     ; sub_14930+8j ...
ROM_ORIG:14088 000 FE FF FF EA		       B	       dead_loop_0			     ; Branch
ROM_ORIG:14088 000
ROM_ORIG:14088		       ; End of	function dead_loop_0
ROM_ORIG:14088
ROM_ORIG:1408C
ROM_ORIG:1408C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1408C
ROM_ORIG:1408C		       ; Attributes: noreturn
ROM_ORIG:1408C
ROM_ORIG:1408C		       dead_loop_1							     ; CODE XREF: dead_loop_1j
ROM_ORIG:1408C											     ; sub_1493C+8j
ROM_ORIG:1408C											     ; DATA XREF: ...
ROM_ORIG:1408C 000 FE FF FF EA		       B	       dead_loop_1			     ; Branch
ROM_ORIG:1408C 000
ROM_ORIG:1408C		       ; End of	function dead_loop_1
ROM_ORIG:1408C
ROM_ORIG:14090
ROM_ORIG:14090		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14090
ROM_ORIG:14090		       ; Attributes: noreturn
ROM_ORIG:14090
ROM_ORIG:14090		       sub_14090							     ; CODE XREF: sub_14090j
ROM_ORIG:14090											     ; j_dl_undefined_exp+10j
ROM_ORIG:14090 000 FE FF FF EA		       B	       sub_14090			     ; Branch
ROM_ORIG:14090 000
ROM_ORIG:14090		       ; End of	function sub_14090
ROM_ORIG:14090
ROM_ORIG:14094
ROM_ORIG:14094		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14094
ROM_ORIG:14094		       ; Attributes: noreturn
ROM_ORIG:14094
ROM_ORIG:14094		       sub_14094							     ; CODE XREF: sub_14094j
ROM_ORIG:14094 000 FE FF FF EA		       B	       sub_14094			     ; Branch
ROM_ORIG:14094 000
ROM_ORIG:14094		       ; End of	function sub_14094
ROM_ORIG:14094
ROM_ORIG:14098
ROM_ORIG:14098		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14098
ROM_ORIG:14098		       ; Attributes: noreturn
ROM_ORIG:14098
ROM_ORIG:14098		       sub_14098							     ; CODE XREF: sub_14098j
ROM_ORIG:14098											     ; j_dl_undefined_exp+18j
ROM_ORIG:14098 000 FE FF FF EA		       B	       sub_14098			     ; Branch
ROM_ORIG:14098 000
ROM_ORIG:14098		       ; End of	function sub_14098
ROM_ORIG:14098
ROM_ORIG:1409C
ROM_ORIG:1409C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1409C
ROM_ORIG:1409C		       ; Attributes: noreturn
ROM_ORIG:1409C
ROM_ORIG:1409C		       sub_1409C							     ; CODE XREF: sub_1409Cj
ROM_ORIG:1409C 000 FE FF FF EA		       B	       sub_1409C			     ; Branch
ROM_ORIG:1409C 000
ROM_ORIG:1409C		       ; End of	function sub_1409C
ROM_ORIG:1409C
ROM_ORIG:140A0
ROM_ORIG:140A0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:140A0
ROM_ORIG:140A0		       ; Attributes: noreturn
ROM_ORIG:140A0
ROM_ORIG:140A0		       exp_VALID_FAIL_							     ; CODE XREF: exp_VALID_FAIL_j
ROM_ORIG:140A0 000 FE FF FF EA		       B	       exp_VALID_FAIL_			     ; Branch
ROM_ORIG:140A0 000
ROM_ORIG:140A0		       ; End of	function exp_VALID_FAIL_
ROM_ORIG:140A0
ROM_ORIG:140A4
ROM_ORIG:140A4		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:140A4
ROM_ORIG:140A4		       ; Attributes: noreturn
ROM_ORIG:140A4
ROM_ORIG:140A4		       exp_BOOT_FAIL_							     ; CODE XREF: exp_BOOT_FAIL_j
ROM_ORIG:140A4											     ; DATA XREF: boot_main+19Eo
ROM_ORIG:140A4 000 FE FF FF EA		       B	       exp_BOOT_FAIL_			     ; Branch
ROM_ORIG:140A4 000
ROM_ORIG:140A4		       ; End of	function exp_BOOT_FAIL_
ROM_ORIG:140A4
ROM_ORIG:140A8
ROM_ORIG:140A8		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:140A8
ROM_ORIG:140A8		       ; Attributes: noreturn
ROM_ORIG:140A8
ROM_ORIG:140A8		       exp_IMAGE_NOT_EXEC_						     ; CODE XREF: exp_IMAGE_NOT_EXEC_j
ROM_ORIG:140A8											     ; DATA XREF: boot_HS_image_exec:failed_booto ...
ROM_ORIG:140A8 000 FE FF FF EA		       B	       exp_IMAGE_NOT_EXEC_		     ; Branch
ROM_ORIG:140A8 000
ROM_ORIG:140A8		       ; End of	function exp_IMAGE_NOT_EXEC_
ROM_ORIG:140A8
ROM_ORIG:140AC
ROM_ORIG:140AC		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:140AC
ROM_ORIG:140AC		       ; Attributes: noreturn
ROM_ORIG:140AC
ROM_ORIG:140AC		       sub_140AC							     ; CODE XREF: sub_140ACj
ROM_ORIG:140AC 000 FE FF FF EA		       B	       sub_140AC			     ; Branch
ROM_ORIG:140AC 000
ROM_ORIG:140AC		       ; End of	function sub_140AC
ROM_ORIG:140AC
ROM_ORIG:140B0
ROM_ORIG:140B0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:140B0
ROM_ORIG:140B0		       ; Attributes: noreturn
ROM_ORIG:140B0
ROM_ORIG:140B0		       sub_140B0							     ; CODE XREF: sub_140B0j
ROM_ORIG:140B0 000 FE FF FF EA		       B	       sub_140B0			     ; Branch
ROM_ORIG:140B0 000
ROM_ORIG:140B0		       ; End of	function sub_140B0
ROM_ORIG:140B0
ROM_ORIG:140B4
ROM_ORIG:140B4		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:140B4
ROM_ORIG:140B4		       ; Attributes: noreturn
ROM_ORIG:140B4
ROM_ORIG:140B4		       sub_140B4							     ; CODE XREF: sub_140B4j
ROM_ORIG:140B4 000 FE FF FF EA		       B	       sub_140B4			     ; Branch
ROM_ORIG:140B4 000
ROM_ORIG:140B4		       ; End of	function sub_140B4
ROM_ORIG:140B4
ROM_ORIG:140B8
ROM_ORIG:140B8		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:140B8
ROM_ORIG:140B8		       ; Attributes: noreturn
ROM_ORIG:140B8
ROM_ORIG:140B8		       sub_140B8							     ; CODE XREF: sub_140B8j
ROM_ORIG:140B8 000 FE FF FF EA		       B	       sub_140B8			     ; Branch
ROM_ORIG:140B8 000
ROM_ORIG:140B8		       ; End of	function sub_140B8
ROM_ORIG:140B8
ROM_ORIG:140BC
ROM_ORIG:140BC		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:140BC
ROM_ORIG:140BC		       ; Attributes: noreturn
ROM_ORIG:140BC
ROM_ORIG:140BC		       sub_140BC							     ; CODE XREF: sub_140BCj
ROM_ORIG:140BC 000 FE FF FF EA		       B	       sub_140BC			     ; Branch
ROM_ORIG:140BC 000
ROM_ORIG:140BC		       ; End of	function sub_140BC
ROM_ORIG:140BC
ROM_ORIG:140C0
ROM_ORIG:140C0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:140C0
ROM_ORIG:140C0
ROM_ORIG:140C0		       sub_140C0							     ; CODE XREF: sub_1584C+1A0p
ROM_ORIG:140C0											     ; sub_160FC+DCp ...
ROM_ORIG:140C0 000 2C 10 9F E5		       LDR	       R1, =OMAP3430_reg_CONTROL_STATUS	     ; Control Module Status register: latches system information at reset time
ROM_ORIG:140C4 000 00 10 91 E5		       LDR	       R1, [R1]				     ; Control Module Status register: latches system information at reset time
ROM_ORIG:140C8 000 21 14 A0 E1		       MOV	       R1, R1,LSR#8			     ; Rd = Op2
ROM_ORIG:140CC 000 07 10 01 E2		       AND	       R1, R1, #7			     ; Rd = Op1	& Op2
ROM_ORIG:140D0 000 03 00 51 E3		       CMP	       R1, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:140D4 000 05 00 00 1A		       BNE	       loc_140F0			     ; Branch
ROM_ORIG:140D4 000
ROM_ORIG:140D8 000 18 10 9F E5		       LDR	       R1, =PRM_RSTST			     ; Load from Memory
ROM_ORIG:140DC 000 01 20 A0 E3		       MOV	       R2, #1				     ; Rd = Op2
ROM_ORIG:140E0 000 00 20 81 E5		       STR	       R2, [R1]				     ; Store to	Memory
ROM_ORIG:140E4 000 10 10 9F E5		       LDR	       R1, =PRM_RSTCTRL			     ; Load from Memory
ROM_ORIG:140E8 000 02 20 A0 E3		       MOV	       R2, #2				     ; Rd = Op2
ROM_ORIG:140EC 000 00 20 81 E5		       STR	       R2, [R1]				     ; Store to	Memory
ROM_ORIG:140EC 000
ROM_ORIG:140F0
ROM_ORIG:140F0		       loc_140F0							     ; CODE XREF: sub_140C0+14j
ROM_ORIG:140F0 000 10 FF 2F E1		       BX	       R0				     ; Branch to/from Thumb mode
ROM_ORIG:140F0 000
ROM_ORIG:140F0		       ; End of	function sub_140C0
ROM_ORIG:140F0
ROM_ORIG:140F0		       ; ---------------------------------------------------------------------------
ROM_ORIG:140F4 F0 22 00	48     off_140F4       DCD OMAP3430_reg_CONTROL_STATUS			     ; DATA XREF: sub_140C0r
ROM_ORIG:140F4											     ; Control Module Status register: latches system information at reset time
ROM_ORIG:140F8 58 72 30	48     dword_140F8     DCD PRM_RSTST					     ; DATA XREF: sub_140C0+18r
ROM_ORIG:140FC 50 72 30	48     dword_140FC     DCD PRM_RSTCTRL					     ; DATA XREF: sub_140C0+24r
ROM_ORIG:14100 18			       DCB 0x18
ROM_ORIG:14101 10			       DCB 0x10
ROM_ORIG:14102 9F			       DCB 0x9F	; ü
ROM_ORIG:14103 E5			       DCB 0xE5	; Â
ROM_ORIG:14104 10			       DCB 0x10
ROM_ORIG:14105 20			       DCB 0x20
ROM_ORIG:14106 A0			       DCB 0xA0	; †
ROM_ORIG:14107 E3			       DCB 0xE3	; „
ROM_ORIG:14108 00			       DCB    0
ROM_ORIG:14109 00			       DCB    0
ROM_ORIG:1410A 91			       DCB 0x91	; ë
ROM_ORIG:1410B E5			       DCB 0xE5	; Â
ROM_ORIG:1410C 02			       DCB    2
ROM_ORIG:1410D 00			       DCB    0
ROM_ORIG:1410E 00			       DCB    0
ROM_ORIG:1410F E0			       DCB 0xE0	; ‡
ROM_ORIG:14110 02			       DCB    2
ROM_ORIG:14111 00			       DCB    0
ROM_ORIG:14112 50			       DCB 0x50	; P
ROM_ORIG:14113 E1			       DCB 0xE1	; ·
ROM_ORIG:14114 B1			       DCB 0xB1	; ±
ROM_ORIG:14115 03			       DCB    3
ROM_ORIG:14116 00			       DCB    0
ROM_ORIG:14117 0A			       DCB  0xA
ROM_ORIG:14118 38			       DCB 0x38	; 8
ROM_ORIG:14119 04			       DCB    4
ROM_ORIG:1411A 00			       DCB    0
ROM_ORIG:1411B 1A			       DCB 0x1A
ROM_ORIG:1411C FE			       DCB 0xFE	; ˛
ROM_ORIG:1411D FF			       DCB 0xFF
ROM_ORIG:1411E FF			       DCB 0xFF
ROM_ORIG:1411F EA			       DCB 0xEA	; Í
ROM_ORIG:14120 28			       DCB 0x28	; (
ROM_ORIG:14121 42			       DCB 0x42	; B
ROM_ORIG:14122 00			       DCB    0
ROM_ORIG:14123 54			       DCB 0x54	; T
ROM_ORIG:14124 00			       DCB    0
ROM_ORIG:14125 00			       DCB    0
ROM_ORIG:14126 00			       DCB    0
ROM_ORIG:14127 00			       DCB    0
ROM_ORIG:14128 00			       DCB    0
ROM_ORIG:14129 00			       DCB    0
ROM_ORIG:1412A 00			       DCB    0
ROM_ORIG:1412B 00			       DCB    0
ROM_ORIG:1412C 00			       DCB    0
ROM_ORIG:1412D 00			       DCB    0
ROM_ORIG:1412E 00			       DCB    0
ROM_ORIG:1412F 00			       DCB    0
ROM_ORIG:14130 00			       DCB    0
ROM_ORIG:14131 00			       DCB    0
ROM_ORIG:14132 00			       DCB    0
ROM_ORIG:14133 00			       DCB    0
ROM_ORIG:14134 00			       DCB    0
ROM_ORIG:14135 00			       DCB    0
ROM_ORIG:14136 00			       DCB    0
ROM_ORIG:14137 00			       DCB    0
ROM_ORIG:14138 00			       DCB    0
ROM_ORIG:14139 00			       DCB    0
ROM_ORIG:1413A 00			       DCB    0
ROM_ORIG:1413B 00			       DCB    0
ROM_ORIG:1413C 00			       DCB    0
ROM_ORIG:1413D 00			       DCB    0
ROM_ORIG:1413E 00			       DCB    0
ROM_ORIG:1413F 00			       DCB    0
ROM_ORIG:14140 00			       DCB    0
ROM_ORIG:14141 00			       DCB    0
ROM_ORIG:14142 00			       DCB    0
ROM_ORIG:14143 00			       DCB    0
ROM_ORIG:14144 00			       DCB    0
ROM_ORIG:14145 00			       DCB    0
ROM_ORIG:14146 00			       DCB    0
ROM_ORIG:14147 00			       DCB    0
ROM_ORIG:14148 00			       DCB    0
ROM_ORIG:14149 00			       DCB    0
ROM_ORIG:1414A 00			       DCB    0
ROM_ORIG:1414B 00			       DCB    0
ROM_ORIG:1414C 00			       DCB    0
ROM_ORIG:1414D 00			       DCB    0
ROM_ORIG:1414E 00			       DCB    0
ROM_ORIG:1414F 00			       DCB    0
ROM_ORIG:14150 00			       DCB    0
ROM_ORIG:14151 00			       DCB    0
ROM_ORIG:14152 00			       DCB    0
ROM_ORIG:14153 00			       DCB    0
ROM_ORIG:14154 00			       DCB    0
ROM_ORIG:14155 00			       DCB    0
ROM_ORIG:14156 00			       DCB    0
ROM_ORIG:14157 00			       DCB    0
ROM_ORIG:14158 00			       DCB    0
ROM_ORIG:14159 00			       DCB    0
ROM_ORIG:1415A 00			       DCB    0
ROM_ORIG:1415B 00			       DCB    0
ROM_ORIG:1415C 00			       DCB    0
ROM_ORIG:1415D 00			       DCB    0
ROM_ORIG:1415E 00			       DCB    0
ROM_ORIG:1415F 00			       DCB    0
ROM_ORIG:14160 00			       DCB    0
ROM_ORIG:14161 00			       DCB    0
ROM_ORIG:14162 00			       DCB    0
ROM_ORIG:14163 00			       DCB    0
ROM_ORIG:14164 00			       DCB    0
ROM_ORIG:14165 00			       DCB    0
ROM_ORIG:14166 00			       DCB    0
ROM_ORIG:14167 00			       DCB    0
ROM_ORIG:14168 00			       DCB    0
ROM_ORIG:14169 00			       DCB    0
ROM_ORIG:1416A 00			       DCB    0
ROM_ORIG:1416B 00			       DCB    0
ROM_ORIG:1416C 00			       DCB    0
ROM_ORIG:1416D 00			       DCB    0
ROM_ORIG:1416E 00			       DCB    0
ROM_ORIG:1416F 00			       DCB    0
ROM_ORIG:14170 00			       DCB    0
ROM_ORIG:14171 00			       DCB    0
ROM_ORIG:14172 00			       DCB    0
ROM_ORIG:14173 00			       DCB    0
ROM_ORIG:14174 00			       DCB    0
ROM_ORIG:14175 00			       DCB    0
ROM_ORIG:14176 00			       DCB    0
ROM_ORIG:14177 00			       DCB    0
ROM_ORIG:14178 00			       DCB    0
ROM_ORIG:14179 00			       DCB    0
ROM_ORIG:1417A 00			       DCB    0
ROM_ORIG:1417B 00			       DCB    0
ROM_ORIG:1417C 00			       DCB    0
ROM_ORIG:1417D 00			       DCB    0
ROM_ORIG:1417E 00			       DCB    0
ROM_ORIG:1417F 00			       DCB    0
ROM_ORIG:14180 00			       DCB    0
ROM_ORIG:14181 00			       DCB    0
ROM_ORIG:14182 00			       DCB    0
ROM_ORIG:14183 00			       DCB    0
ROM_ORIG:14184 00			       DCB    0
ROM_ORIG:14185 00			       DCB    0
ROM_ORIG:14186 00			       DCB    0
ROM_ORIG:14187 00			       DCB    0
ROM_ORIG:14188 00			       DCB    0
ROM_ORIG:14189 00			       DCB    0
ROM_ORIG:1418A 00			       DCB    0
ROM_ORIG:1418B 00			       DCB    0
ROM_ORIG:1418C 00			       DCB    0
ROM_ORIG:1418D 00			       DCB    0
ROM_ORIG:1418E 00			       DCB    0
ROM_ORIG:1418F 00			       DCB    0
ROM_ORIG:14190 00			       DCB    0
ROM_ORIG:14191 00			       DCB    0
ROM_ORIG:14192 00			       DCB    0
ROM_ORIG:14193 00			       DCB    0
ROM_ORIG:14194 00			       DCB    0
ROM_ORIG:14195 00			       DCB    0
ROM_ORIG:14196 00			       DCB    0
ROM_ORIG:14197 00			       DCB    0
ROM_ORIG:14198 00			       DCB    0
ROM_ORIG:14199 00			       DCB    0
ROM_ORIG:1419A 00			       DCB    0
ROM_ORIG:1419B 00			       DCB    0
ROM_ORIG:1419C 00			       DCB    0
ROM_ORIG:1419D 00			       DCB    0
ROM_ORIG:1419E 00			       DCB    0
ROM_ORIG:1419F 00			       DCB    0
ROM_ORIG:141A0 00			       DCB    0
ROM_ORIG:141A1 00			       DCB    0
ROM_ORIG:141A2 00			       DCB    0
ROM_ORIG:141A3 00			       DCB    0
ROM_ORIG:141A4 00			       DCB    0
ROM_ORIG:141A5 00			       DCB    0
ROM_ORIG:141A6 00			       DCB    0
ROM_ORIG:141A7 00			       DCB    0
ROM_ORIG:141A8 00			       DCB    0
ROM_ORIG:141A9 00			       DCB    0
ROM_ORIG:141AA 00			       DCB    0
ROM_ORIG:141AB 00			       DCB    0
ROM_ORIG:141AC 00			       DCB    0
ROM_ORIG:141AD 00			       DCB    0
ROM_ORIG:141AE 00			       DCB    0
ROM_ORIG:141AF 00			       DCB    0
ROM_ORIG:141B0 00			       DCB    0
ROM_ORIG:141B1 00			       DCB    0
ROM_ORIG:141B2 00			       DCB    0
ROM_ORIG:141B3 00			       DCB    0
ROM_ORIG:141B4 00			       DCB    0
ROM_ORIG:141B5 00			       DCB    0
ROM_ORIG:141B6 00			       DCB    0
ROM_ORIG:141B7 00			       DCB    0
ROM_ORIG:141B8 00			       DCB    0
ROM_ORIG:141B9 00			       DCB    0
ROM_ORIG:141BA 00			       DCB    0
ROM_ORIG:141BB 00			       DCB    0
ROM_ORIG:141BC 00			       DCB    0
ROM_ORIG:141BD 00			       DCB    0
ROM_ORIG:141BE 00			       DCB    0
ROM_ORIG:141BF 00			       DCB    0
ROM_ORIG:141C0 00			       DCB    0
ROM_ORIG:141C1 00			       DCB    0
ROM_ORIG:141C2 00			       DCB    0
ROM_ORIG:141C3 00			       DCB    0
ROM_ORIG:141C4 00			       DCB    0
ROM_ORIG:141C5 00			       DCB    0
ROM_ORIG:141C6 00			       DCB    0
ROM_ORIG:141C7 00			       DCB    0
ROM_ORIG:141C8 00			       DCB    0
ROM_ORIG:141C9 00			       DCB    0
ROM_ORIG:141CA 00			       DCB    0
ROM_ORIG:141CB 00			       DCB    0
ROM_ORIG:141CC 00			       DCB    0
ROM_ORIG:141CD 00			       DCB    0
ROM_ORIG:141CE 00			       DCB    0
ROM_ORIG:141CF 00			       DCB    0
ROM_ORIG:141D0 00			       DCB    0
ROM_ORIG:141D1 00			       DCB    0
ROM_ORIG:141D2 00			       DCB    0
ROM_ORIG:141D3 00			       DCB    0
ROM_ORIG:141D4 00			       DCB    0
ROM_ORIG:141D5 00			       DCB    0
ROM_ORIG:141D6 00			       DCB    0
ROM_ORIG:141D7 00			       DCB    0
ROM_ORIG:141D8 00			       DCB    0
ROM_ORIG:141D9 00			       DCB    0
ROM_ORIG:141DA 00			       DCB    0
ROM_ORIG:141DB 00			       DCB    0
ROM_ORIG:141DC 00			       DCB    0
ROM_ORIG:141DD 00			       DCB    0
ROM_ORIG:141DE 00			       DCB    0
ROM_ORIG:141DF 00			       DCB    0
ROM_ORIG:141E0 00			       DCB    0
ROM_ORIG:141E1 00			       DCB    0
ROM_ORIG:141E2 00			       DCB    0
ROM_ORIG:141E3 00			       DCB    0
ROM_ORIG:141E4 00			       DCB    0
ROM_ORIG:141E5 00			       DCB    0
ROM_ORIG:141E6 00			       DCB    0
ROM_ORIG:141E7 00			       DCB    0
ROM_ORIG:141E8 00			       DCB    0
ROM_ORIG:141E9 00			       DCB    0
ROM_ORIG:141EA 00			       DCB    0
ROM_ORIG:141EB 00			       DCB    0
ROM_ORIG:141EC 00			       DCB    0
ROM_ORIG:141ED 00			       DCB    0
ROM_ORIG:141EE 00			       DCB    0
ROM_ORIG:141EF 00			       DCB    0
ROM_ORIG:141F0 00			       DCB    0
ROM_ORIG:141F1 00			       DCB    0
ROM_ORIG:141F2 00			       DCB    0
ROM_ORIG:141F3 00			       DCB    0
ROM_ORIG:141F4 00			       DCB    0
ROM_ORIG:141F5 00			       DCB    0
ROM_ORIG:141F6 00			       DCB    0
ROM_ORIG:141F7 00			       DCB    0
ROM_ORIG:141F8 00			       DCB    0
ROM_ORIG:141F9 00			       DCB    0
ROM_ORIG:141FA 00			       DCB    0
ROM_ORIG:141FB 00			       DCB    0
ROM_ORIG:141FC 00			       DCB    0
ROM_ORIG:141FD 00			       DCB    0
ROM_ORIG:141FE 00			       DCB    0
ROM_ORIG:141FF 00			       DCB    0
ROM_ORIG:14200 8B			       DCB 0x8B	; ã
ROM_ORIG:14201 7C			       DCB 0x7C	; |
ROM_ORIG:14202 01			       DCB    1
ROM_ORIG:14203 00			       DCB    0
ROM_ORIG:14204 09			       DCB    9
ROM_ORIG:14205 92			       DCB 0x92	; í
ROM_ORIG:14206 01			       DCB    1
ROM_ORIG:14207 00			       DCB    0
ROM_ORIG:14208 FD			       DCB 0xFD	; ˝
ROM_ORIG:14209 5A			       DCB 0x5A	; Z
ROM_ORIG:1420A 01			       DCB    1
ROM_ORIG:1420B 00			       DCB    0
ROM_ORIG:1420C C9			       DCB 0xC9	; …
ROM_ORIG:1420D 5B			       DCB 0x5B	; [
ROM_ORIG:1420E 01			       DCB    1
ROM_ORIG:1420F 00			       DCB    0
ROM_ORIG:14210 65			       DCB 0x65	; e
ROM_ORIG:14211 5C			       DCB 0x5C	; \
ROM_ORIG:14212 01			       DCB    1
ROM_ORIG:14213 00			       DCB    0
ROM_ORIG:14214 81			       DCB 0x81	; Å
ROM_ORIG:14215 78			       DCB 0x78	; x
ROM_ORIG:14216 01			       DCB    1
ROM_ORIG:14217 00			       DCB    0
ROM_ORIG:14218 45			       DCB 0x45	; E
ROM_ORIG:14219 78			       DCB 0x78	; x
ROM_ORIG:1421A 01			       DCB    1
ROM_ORIG:1421B 00			       DCB    0
ROM_ORIG:1421C 71			       DCB 0x71	; q
ROM_ORIG:1421D 78			       DCB 0x78	; x
ROM_ORIG:1421E 01			       DCB    1
ROM_ORIG:1421F 00			       DCB    0
ROM_ORIG:14220 3D			       DCB 0x3D	; =
ROM_ORIG:14221 80			       DCB 0x80	; Ä
ROM_ORIG:14222 01			       DCB    1
ROM_ORIG:14223 00			       DCB    0
ROM_ORIG:14224 61			       DCB 0x61	; a
ROM_ORIG:14225 82			       DCB 0x82	; Ç
ROM_ORIG:14226 01			       DCB    1
ROM_ORIG:14227 00			       DCB    0
ROM_ORIG:14228 8D			       DCB 0x8D	; ç
ROM_ORIG:14229 A0			       DCB 0xA0	; †
ROM_ORIG:1422A 01			       DCB    1
ROM_ORIG:1422B 00			       DCB    0
ROM_ORIG:1422C A9			       DCB 0xA9	; ©
ROM_ORIG:1422D 9F			       DCB 0x9F	; ü
ROM_ORIG:1422E 01			       DCB    1
ROM_ORIG:1422F 00			       DCB    0
ROM_ORIG:14230 09			       DCB    9
ROM_ORIG:14231 A1			       DCB 0xA1	; °
ROM_ORIG:14232 01			       DCB    1
ROM_ORIG:14233 00			       DCB    0
ROM_ORIG:14234 1D			       DCB 0x1D
ROM_ORIG:14235 A0			       DCB 0xA0	; †
ROM_ORIG:14236 01			       DCB    1
ROM_ORIG:14237 00			       DCB    0
ROM_ORIG:14238 31			       DCB 0x31	; 1
ROM_ORIG:14239 9F			       DCB 0x9F	; ü
ROM_ORIG:1423A 01			       DCB    1
ROM_ORIG:1423B 00			       DCB    0
ROM_ORIG:1423C F5			       DCB 0xF5	; ı
ROM_ORIG:1423D 9F			       DCB 0x9F	; ü
ROM_ORIG:1423E 01			       DCB    1
ROM_ORIG:1423F 00			       DCB    0
ROM_ORIG:14240 6D			       DCB 0x6D	; m
ROM_ORIG:14241 A1			       DCB 0xA1	; °
ROM_ORIG:14242 01			       DCB    1
ROM_ORIG:14243 00			       DCB    0
ROM_ORIG:14244 45			       DCB 0x45	; E
ROM_ORIG:14245 A1			       DCB 0xA1	; °
ROM_ORIG:14246 01			       DCB    1
ROM_ORIG:14247 00			       DCB    0
ROM_ORIG:14248 FD			       DCB 0xFD	; ˝
ROM_ORIG:14249 A1			       DCB 0xA1	; °
ROM_ORIG:1424A 01			       DCB    1
ROM_ORIG:1424B 00			       DCB    0
ROM_ORIG:1424C 21			       DCB 0x21	; !
ROM_ORIG:1424D 83			       DCB 0x83	; É
ROM_ORIG:1424E 01			       DCB    1
ROM_ORIG:1424F 00			       DCB    0
ROM_ORIG:14250 81			       DCB 0x81	; Å
ROM_ORIG:14251 84			       DCB 0x84	; Ñ
ROM_ORIG:14252 01			       DCB    1
ROM_ORIG:14253 00			       DCB    0
ROM_ORIG:14254 11			       DCB 0x11
ROM_ORIG:14255 84			       DCB 0x84	; Ñ
ROM_ORIG:14256 01			       DCB    1
ROM_ORIG:14257 00			       DCB    0
ROM_ORIG:14258 4D			       DCB 0x4D	; M
ROM_ORIG:14259 84			       DCB 0x84	; Ñ
ROM_ORIG:1425A 01			       DCB    1
ROM_ORIG:1425B 00			       DCB    0
ROM_ORIG:1425C D5			       DCB 0xD5	; ’
ROM_ORIG:1425D 85			       DCB 0x85	; Ö
ROM_ORIG:1425E 01			       DCB    1
ROM_ORIG:1425F 00			       DCB    0
ROM_ORIG:14260 1D			       DCB 0x1D
ROM_ORIG:14261 86			       DCB 0x86	; Ü
ROM_ORIG:14262 01			       DCB    1
ROM_ORIG:14263 00			       DCB    0
ROM_ORIG:14264 4D			       DCB 0x4D	; M
ROM_ORIG:14265 58			       DCB 0x58	; X
ROM_ORIG:14266 01			       DCB    1
ROM_ORIG:14267 00			       DCB    0
ROM_ORIG:14268 39			       DCB 0x39	; 9
ROM_ORIG:14269 64			       DCB 0x64	; d
ROM_ORIG:1426A 01			       DCB    1
ROM_ORIG:1426B 00			       DCB    0
ROM_ORIG:1426C 9D			       DCB 0x9D	; ù
ROM_ORIG:1426D 6A			       DCB 0x6A	; j
ROM_ORIG:1426E 01			       DCB    1
ROM_ORIG:1426F 00			       DCB    0
ROM_ORIG:14270 F9			       DCB 0xF9	; ˘
ROM_ORIG:14271 79			       DCB 0x79	; y
ROM_ORIG:14272 01			       DCB    1
ROM_ORIG:14273 00			       DCB    0
ROM_ORIG:14274 A9			       DCB 0xA9	; ©
ROM_ORIG:14275 81			       DCB 0x81	; Å
ROM_ORIG:14276 01			       DCB    1
ROM_ORIG:14277 00			       DCB    0
ROM_ORIG:14278 D5			       DCB 0xD5	; ’
ROM_ORIG:14279 44			       DCB 0x44	; D
ROM_ORIG:1427A 01			       DCB    1
ROM_ORIG:1427B 00			       DCB    0
ROM_ORIG:1427C 71			       DCB 0x71	; q
ROM_ORIG:1427D 45			       DCB 0x45	; E
ROM_ORIG:1427E 01			       DCB    1
ROM_ORIG:1427F 00			       DCB    0
ROM_ORIG:14280 9D			       DCB 0x9D	; ù
ROM_ORIG:14281 44			       DCB 0x44	; D
ROM_ORIG:14282 01			       DCB    1
ROM_ORIG:14283 00			       DCB    0
ROM_ORIG:14284 05			       DCB    5
ROM_ORIG:14285 45			       DCB 0x45	; E
ROM_ORIG:14286 01			       DCB    1
ROM_ORIG:14287 00			       DCB    0
ROM_ORIG:14288 49			       DCB 0x49	; I
ROM_ORIG:14289 44			       DCB 0x44	; D
ROM_ORIG:1428A 01			       DCB    1
ROM_ORIG:1428B 00			       DCB    0
ROM_ORIG:1428C ED			       DCB 0xED	; Ì
ROM_ORIG:1428D 44			       DCB 0x44	; D
ROM_ORIG:1428E 01			       DCB    1
ROM_ORIG:1428F 00			       DCB    0
ROM_ORIG:14290 DD			       DCB 0xDD	; ›
ROM_ORIG:14291 45			       DCB 0x45	; E
ROM_ORIG:14292 01			       DCB    1
ROM_ORIG:14293 00			       DCB    0
ROM_ORIG:14294 79			       DCB 0x79	; y
ROM_ORIG:14295 67			       DCB 0x67	; g
ROM_ORIG:14296 01			       DCB    1
ROM_ORIG:14297 00			       DCB    0
ROM_ORIG:14298 A1			       DCB 0xA1	; °
ROM_ORIG:14299 68			       DCB 0x68	; h
ROM_ORIG:1429A 01			       DCB    1
ROM_ORIG:1429B 00			       DCB    0
ROM_ORIG:1429C 0D			       DCB  0xD
ROM_ORIG:1429D 68			       DCB 0x68	; h
ROM_ORIG:1429E 01			       DCB    1
ROM_ORIG:1429F 00			       DCB    0
ROM_ORIG:142A0 1D			       DCB 0x1D
ROM_ORIG:142A1 67			       DCB 0x67	; g
ROM_ORIG:142A2 01			       DCB    1
ROM_ORIG:142A3 00			       DCB    0
ROM_ORIG:142A4 0D			       DCB  0xD
ROM_ORIG:142A5 6C			       DCB 0x6C	; l
ROM_ORIG:142A6 01			       DCB    1
ROM_ORIG:142A7 00			       DCB    0
ROM_ORIG:142A8 5D			       DCB 0x5D	; ]
ROM_ORIG:142A9 6C			       DCB 0x6C	; l
ROM_ORIG:142AA 01			       DCB    1
ROM_ORIG:142AB 00			       DCB    0
ROM_ORIG:142AC AD			       DCB 0xAD	; ≠
ROM_ORIG:142AD 5E			       DCB 0x5E	; ^
ROM_ORIG:142AE 01			       DCB    1
ROM_ORIG:142AF 00			       DCB    0
ROM_ORIG:142B0 CF			       DCB 0xCF	; œ
ROM_ORIG:142B1 60			       DCB 0x60	; `
ROM_ORIG:142B2 01			       DCB    1
ROM_ORIG:142B3 00			       DCB    0
ROM_ORIG:142B4 F1			       DCB 0xF1	; Ò
ROM_ORIG:142B5 76			       DCB 0x76	; v
ROM_ORIG:142B6 01			       DCB    1
ROM_ORIG:142B7 00			       DCB    0
ROM_ORIG:142B8 C9			       DCB 0xC9	; …
ROM_ORIG:142B9 77			       DCB 0x77	; w
ROM_ORIG:142BA 01			       DCB    1
ROM_ORIG:142BB 00			       DCB    0
ROM_ORIG:142BC 59			       DCB 0x59	; Y
ROM_ORIG:142BD 74			       DCB 0x74	; t
ROM_ORIG:142BE 01			       DCB    1
ROM_ORIG:142BF 00			       DCB    0
ROM_ORIG:142C0 AD			       DCB 0xAD	; ≠
ROM_ORIG:142C1 74			       DCB 0x74	; t
ROM_ORIG:142C2 01			       DCB    1
ROM_ORIG:142C3 00			       DCB    0
ROM_ORIG:142C4 45			       DCB 0x45	; E
ROM_ORIG:142C5 73			       DCB 0x73	; s
ROM_ORIG:142C6 01			       DCB    1
ROM_ORIG:142C7 00			       DCB    0
ROM_ORIG:142C8 95			       DCB 0x95	; ï
ROM_ORIG:142C9 76			       DCB 0x76	; v
ROM_ORIG:142CA 01			       DCB    1
ROM_ORIG:142CB 00			       DCB    0
ROM_ORIG:142CC C5			       DCB 0xC5	; ≈
ROM_ORIG:142CD 78			       DCB 0x78	; x
ROM_ORIG:142CE 01			       DCB    1
ROM_ORIG:142CF 00			       DCB    0
ROM_ORIG:142D0 19			       DCB 0x19
ROM_ORIG:142D1 79			       DCB 0x79	; y
ROM_ORIG:142D2 01			       DCB    1
ROM_ORIG:142D3 00			       DCB    0
ROM_ORIG:142D4 A1			       DCB 0xA1	; °
ROM_ORIG:142D5 79			       DCB 0x79	; y
ROM_ORIG:142D6 01			       DCB    1
ROM_ORIG:142D7 00			       DCB    0
ROM_ORIG:142D8 91			       DCB 0x91	; ë
ROM_ORIG:142D9 79			       DCB 0x79	; y
ROM_ORIG:142DA 01			       DCB    1
ROM_ORIG:142DB 00			       DCB    0
ROM_ORIG:142DC B1			       DCB 0xB1	; ±
ROM_ORIG:142DD 79			       DCB 0x79	; y
ROM_ORIG:142DE 01			       DCB    1
ROM_ORIG:142DF 00			       DCB    0
ROM_ORIG:142E0 F9			       DCB 0xF9	; ˘
ROM_ORIG:142E1 9B			       DCB 0x9B	; õ
ROM_ORIG:142E2 01			       DCB    1
ROM_ORIG:142E3 00			       DCB    0
ROM_ORIG:142E4 CD			       DCB 0xCD	; Õ
ROM_ORIG:142E5 9B			       DCB 0x9B	; õ
ROM_ORIG:142E6 01			       DCB    1
ROM_ORIG:142E7 00			       DCB    0
ROM_ORIG:142E8 E1			       DCB 0xE1	; ·
ROM_ORIG:142E9 7B			       DCB 0x7B	; {
ROM_ORIG:142EA 01			       DCB    1
ROM_ORIG:142EB 00			       DCB    0
ROM_ORIG:142EC C9			       DCB 0xC9	; …
ROM_ORIG:142ED 7E			       DCB 0x7E	; ~
ROM_ORIG:142EE 01			       DCB    1
ROM_ORIG:142EF 00			       DCB    0
ROM_ORIG:142F0 D5			       DCB 0xD5	; ’
ROM_ORIG:142F1 7E			       DCB 0x7E	; ~
ROM_ORIG:142F2 01			       DCB    1
ROM_ORIG:142F3 00			       DCB    0
ROM_ORIG:142F4 A9			       DCB 0xA9	; ©
ROM_ORIG:142F5 7F			       DCB 0x7F	; 
ROM_ORIG:142F6 01			       DCB    1
ROM_ORIG:142F7 00			       DCB    0
ROM_ORIG:142F8 5D			       DCB 0x5D	; ]
ROM_ORIG:142F9 7F			       DCB 0x7F	; 
ROM_ORIG:142FA 01			       DCB    1
ROM_ORIG:142FB 00			       DCB    0
ROM_ORIG:142FC 75			       DCB 0x75	; u
ROM_ORIG:142FD 7E			       DCB 0x7E	; ~
ROM_ORIG:142FE 01			       DCB    1
ROM_ORIG:142FF 00			       DCB    0
ROM_ORIG:14300 55			       DCB 0x55	; U
ROM_ORIG:14301 7E			       DCB 0x7E	; ~
ROM_ORIG:14302 01			       DCB    1
ROM_ORIG:14303 00			       DCB    0
ROM_ORIG:14304 D5			       DCB 0xD5	; ’
ROM_ORIG:14305 7D			       DCB 0x7D	; }
ROM_ORIG:14306 01			       DCB    1
ROM_ORIG:14307 00			       DCB    0
ROM_ORIG:14308 6B			       DCB 0x6B	; k
ROM_ORIG:14309 7E			       DCB 0x7E	; ~
ROM_ORIG:1430A 01			       DCB    1
ROM_ORIG:1430B 00			       DCB    0
ROM_ORIG:1430C 77			       DCB 0x77	; w
ROM_ORIG:1430D 63			       DCB 0x63	; c
ROM_ORIG:1430E 01			       DCB    1
ROM_ORIG:1430F 00			       DCB    0
ROM_ORIG:14310 85			       DCB 0x85	; Ö
ROM_ORIG:14311 6C			       DCB 0x6C	; l
ROM_ORIG:14312 01			       DCB    1
ROM_ORIG:14313 00			       DCB    0
ROM_ORIG:14314 F5			       DCB 0xF5	; ı
ROM_ORIG:14315 70			       DCB 0x70	; p
ROM_ORIG:14316 01			       DCB    1
ROM_ORIG:14317 00			       DCB    0
ROM_ORIG:14318 09			       DCB    9
ROM_ORIG:14319 72			       DCB 0x72	; r
ROM_ORIG:1431A 01			       DCB    1
ROM_ORIG:1431B 00			       DCB    0
ROM_ORIG:1431C 65			       DCB 0x65	; e
ROM_ORIG:1431D 71			       DCB 0x71	; q
ROM_ORIG:1431E 01			       DCB    1
ROM_ORIG:1431F 00			       DCB    0
ROM_ORIG:14320 7F			       DCB 0x7F	; 
ROM_ORIG:14321 6C			       DCB 0x6C	; l
ROM_ORIG:14322 01			       DCB    1
ROM_ORIG:14323 00			       DCB    0
ROM_ORIG:14324 09			       DCB    9
ROM_ORIG:14325 85			       DCB 0x85	; Ö
ROM_ORIG:14326 01			       DCB    1
ROM_ORIG:14327 00			       DCB    0
ROM_ORIG:14328 B5			       DCB 0xB5	; µ
ROM_ORIG:14329 85			       DCB 0x85	; Ö
ROM_ORIG:1432A 01			       DCB    1
ROM_ORIG:1432B 00			       DCB    0
ROM_ORIG:1432C 91			       DCB 0x91	; ë
ROM_ORIG:1432D 85			       DCB 0x85	; Ö
ROM_ORIG:1432E 01			       DCB    1
ROM_ORIG:1432F 00			       DCB    0
ROM_ORIG:14330 DD			       DCB 0xDD	; ›
ROM_ORIG:14331 84			       DCB 0x84	; Ñ
ROM_ORIG:14332 01			       DCB    1
ROM_ORIG:14333 00			       DCB    0
ROM_ORIG:14334 DD			       DCB 0xDD	; ›
ROM_ORIG:14335 62			       DCB 0x62	; b
ROM_ORIG:14336 01			       DCB    1
ROM_ORIG:14337 00			       DCB    0
ROM_ORIG:14338 55			       DCB 0x55	; U
ROM_ORIG:14339 6E			       DCB 0x6E	; n
ROM_ORIG:1433A 01			       DCB    1
ROM_ORIG:1433B 00			       DCB    0
ROM_ORIG:1433C 89			       DCB 0x89	; â
ROM_ORIG:1433D 6F			       DCB 0x6F	; o
ROM_ORIG:1433E 01			       DCB    1
ROM_ORIG:1433F 00			       DCB    0
ROM_ORIG:14340 61			       DCB 0x61	; a
ROM_ORIG:14341 70			       DCB 0x70	; p
ROM_ORIG:14342 01			       DCB    1
ROM_ORIG:14343 00			       DCB    0
ROM_ORIG:14344 00			       DCB    0
ROM_ORIG:14345 00			       DCB    0
ROM_ORIG:14346 00			       DCB    0
ROM_ORIG:14347 00			       DCB    0
ROM_ORIG:14348 91			       DCB 0x91	; ë
ROM_ORIG:14349 96			       DCB 0x96	; ñ
ROM_ORIG:1434A 01			       DCB    1
ROM_ORIG:1434B 00			       DCB    0
ROM_ORIG:1434C 09			       DCB    9
ROM_ORIG:1434D 96			       DCB 0x96	; ñ
ROM_ORIG:1434E 01			       DCB    1
ROM_ORIG:1434F 00			       DCB    0
ROM_ORIG:14350 6D			       DCB 0x6D	; m
ROM_ORIG:14351 95			       DCB 0x95	; ï
ROM_ORIG:14352 01			       DCB    1
ROM_ORIG:14353 00			       DCB    0
ROM_ORIG:14354 01			       DCB    1
ROM_ORIG:14355 98			       DCB 0x98	; ò
ROM_ORIG:14356 01			       DCB    1
ROM_ORIG:14357 00			       DCB    0
ROM_ORIG:14358 31			       DCB 0x31	; 1
ROM_ORIG:14359 76			       DCB 0x76	; v
ROM_ORIG:1435A 01			       DCB    1
ROM_ORIG:1435B 00			       DCB    0
ROM_ORIG:1435C 95			       DCB 0x95	; ï
ROM_ORIG:1435D 75			       DCB 0x75	; u
ROM_ORIG:1435E 01			       DCB    1
ROM_ORIG:1435F 00			       DCB    0
ROM_ORIG:14360
ROM_ORIG:14360		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14360
ROM_ORIG:14360
ROM_ORIG:14360		       sub_14360							     ; CODE XREF: sub_149C0+4p
ROM_ORIG:14360 000 D4 00 9F E5		       LDR	       R0, =0x48306A58			     ; Load from Memory
ROM_ORIG:14364 000 00 00 90 E5		       LDR	       R0, [R0]				     ; Load from Memory
ROM_ORIG:14368 000 07 00 10 E2		       ANDS	       R0, R0, #7			     ; Rd = Op1	& Op2
ROM_ORIG:1436C 000 00 00 0F E1		       MRS	       R0, CPSR				     ; Transfer	PSR to Register
ROM_ORIG:14370 000 01 10 A0 E3		       MOV	       R1, #1				     ; Rd = Op2
ROM_ORIG:14374 000 01 0F 10 E1		       TST	       R0, R1,LSL#30			     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:14378 000 0D 00 00 1A		       BNE	       loc_143B4			     ; Branch
ROM_ORIG:14378 000
ROM_ORIG:1437C 000 BC 10 9F E5		       LDR	       R1, =0x48004D00			     ; Load from Memory
ROM_ORIG:14380 000 00 00 91 E5		       LDR	       R0, [R1]				     ; Load from Memory
ROM_ORIG:14384 000 07 00 C0 E3		       BIC	       R0, R0, #7			     ; Rd = Op1	& ~Op2
ROM_ORIG:14388 000 05 00 80 E3		       ORR	       R0, R0, #5			     ; Rd = Op1	| Op2
ROM_ORIG:1438C 000 00 00 81 E5		       STR	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:14390 000 68 03 9F E5		       LDR	       R0, =0x6E000000			     ; Load from Memory
ROM_ORIG:14394 000 60 10 90 E5		       LDR	       R1, [R0,#0x60]			     ; Load from Memory
ROM_ORIG:14398 000 A4 20 9F E5		       LDR	       R2, =0x403200			     ; Load from Memory
ROM_ORIG:1439C 000 02 10 C1 E1		       BIC	       R1, R1, R2			     ; Rd = Op1	& ~Op2
ROM_ORIG:143A0 000 12 2C A0 E3		       MOV	       R2, #0x1200			     ; Rd = Op2
ROM_ORIG:143A4 000 02 10 81 E1		       ORR	       R1, R1, R2			     ; Rd = Op1	| Op2
ROM_ORIG:143A8 000 60 10 80 E5		       STR	       R1, [R0,#0x60]			     ; Store to	Memory
ROM_ORIG:143AC 000 48 1F 00 E3		       MOV	       R1, #0xF48			     ; Rd = Op2
ROM_ORIG:143B0 000 78 10 80 E5		       STR	       R1, [R0,#0x78]			     ; Store to	Memory
ROM_ORIG:143B0 000
ROM_ORIG:143B4
ROM_ORIG:143B4		       loc_143B4							     ; CODE XREF: sub_14360+18j
ROM_ORIG:143B4 000 0E 50 A0 E1		       MOV	       R5, LR				     ; Rd = Op2
ROM_ORIG:143B8 000 44 03 9F E5		       LDR	       R0, =OMAP3430_reg_CONTROL_REVISION    ; Control module revision
ROM_ORIG:143BC 000 7A 10 A0 E3		       MOV	       R1, #0x7A ; 'z'			     ; Rd = Op2
ROM_ORIG:143C0 000 8C 20 A0 E3		       MOV	       R2, #0x8C ; 'å'			     ; Rd = Op2
ROM_ORIG:143C4 000 00 30 A0 E3		       MOV	       R3, #0				     ; Rd = Op2
ROM_ORIG:143C8 000 13 00 00 EB		       BL	       sub_1441C			     ; Branch with Link
ROM_ORIG:143C8 000
ROM_ORIG:143CC 000 9E 10 A0 E3		       MOV	       R1, #0x9E ; 'û'			     ; Rd = Op2
ROM_ORIG:143D0 000 AC 20 A0 E3		       MOV	       R2, #0xAC ; '¨'			     ; Rd = Op2
ROM_ORIG:143D4 000 18 30 A0 E3		       MOV	       R3, #0x18			     ; Rd = Op2
ROM_ORIG:143D8 000 0F 00 00 EB		       BL	       sub_1441C			     ; Branch with Link
ROM_ORIG:143D8 000
ROM_ORIG:143DC 000 15 FF 2F E1		       BX	       R5				     ; Branch to/from Thumb mode
ROM_ORIG:143DC 000
ROM_ORIG:143DC		       ; End of	function sub_14360
ROM_ORIG:143DC
ROM_ORIG:143E0
ROM_ORIG:143E0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:143E0
ROM_ORIG:143E0
ROM_ORIG:143E0		       sub_143E0							     ; CODE XREF: sub_149C0+10p
ROM_ORIG:143E0 000 18 03 9F E5		       LDR	       R0, =0x6E000000			     ; Load from Memory
ROM_ORIG:143E4 000 40 10 90 E5		       LDR	       R1, [R0,#0x40]			     ; Load from Memory
ROM_ORIG:143E8 000 01 10 C1 E3		       BIC	       R1, R1, #1			     ; Rd = Op1	& ~Op2
ROM_ORIG:143EC 000 00 10 81 E3		       ORR	       R1, R1, #0			     ; Rd = Op1	| Op2
ROM_ORIG:143F0 000 40 10 80 E5		       STR	       R1, [R0,#0x40]			     ; Store to	Memory
ROM_ORIG:143F4 000 60 10 90 E5		       LDR	       R1, [R0,#0x60]			     ; Load from Memory
ROM_ORIG:143F8 000 43 28 A0 E3		       MOV	       R2, #0x430000			     ; Rd = Op2
ROM_ORIG:143FC 000 02 10 C1 E1		       BIC	       R1, R1, R2			     ; Rd = Op1	& ~Op2
ROM_ORIG:14400 000 01 25 A0 E3		       MOV	       R2, #0x400000			     ; Rd = Op2
ROM_ORIG:14404 000 02 10 81 E1		       ORR	       R1, R1, R2			     ; Rd = Op1	| Op2
ROM_ORIG:14408 000 60 10 80 E5		       STR	       R1, [R0,#0x60]			     ; Store to	Memory
ROM_ORIG:14408 000
ROM_ORIG:1440C
ROM_ORIG:1440C		       loc_1440C							     ; CODE XREF: sub_143E0+34j
ROM_ORIG:1440C 000 54 10 90 E5		       LDR	       R1, [R0,#0x54]			     ; Load from Memory
ROM_ORIG:14410 000 01 1C 11 E2		       ANDS	       R1, R1, #0x100			     ; Rd = Op1	& Op2
ROM_ORIG:14414 000 FC FF FF 0A		       BEQ	       loc_1440C			     ; Branch
ROM_ORIG:14414 000
ROM_ORIG:14418 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14418 000
ROM_ORIG:14418		       ; End of	function sub_143E0
ROM_ORIG:14418
ROM_ORIG:1441C
ROM_ORIG:1441C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1441C
ROM_ORIG:1441C
ROM_ORIG:1441C		       sub_1441C							     ; CODE XREF: sub_14360+68p
ROM_ORIG:1441C											     ; sub_14360+78p ...
ROM_ORIG:1441C 000 B1 40 90 E1		       LDRH	       R4, [R0,R1]			     ; Load from Memory
ROM_ORIG:14420 000 1F 40 C4 E3		       BIC	       R4, R4, #0x1F			     ; Rd = Op1	& ~Op2
ROM_ORIG:14424 000 03 40 84 E1		       ORR	       R4, R4, R3			     ; Rd = Op1	| Op2
ROM_ORIG:14428 000 B1 40 80 E1		       STRH	       R4, [R0,R1]			     ; Store to	Memory
ROM_ORIG:1442C 000 02 10 81 E2		       ADD	       R1, R1, #2			     ; Rd = Op1	+ Op2
ROM_ORIG:14430 000 01 00 52 E1		       CMP	       R2, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14434 000 1E FF 2F 31		       BXCC	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14434 000
ROM_ORIG:14438 000 F7 FF FF EA		       B	       sub_1441C			     ; Branch
ROM_ORIG:14438 000
ROM_ORIG:14438		       ; End of	function sub_1441C
ROM_ORIG:14438
ROM_ORIG:14438		       ; ---------------------------------------------------------------------------
ROM_ORIG:1443C 58 6A 30	48     dword_1443C     DCD 0x48306A58					     ; DATA XREF: sub_14360r
ROM_ORIG:14440 00 4D 00	48     dword_14440     DCD 0x48004D00					     ; DATA XREF: sub_14360+1Cr
ROM_ORIG:14444 00 32 40	00     dword_14444     DCD 0x403200					     ; DATA XREF: sub_14360+38r
ROM_ORIG:14448
ROM_ORIG:14448		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14448
ROM_ORIG:14448
ROM_ORIG:14448		       sub_14448							     ; CODE XREF: sub_176F0+6Ep
ROM_ORIG:14448 000 30 B5		       PUSH	       {R4,R5,LR}			     ; Push registers
ROM_ORIG:1444A 00C 05 46		       MOV	       R5, R0				     ; Rd = Op2
ROM_ORIG:1444C 00C 0C 46		       MOV	       R4, R1				     ; Rd = Op2
ROM_ORIG:1444E 00C 13 46		       MOV	       R3, R2				     ; Rd = Op2
ROM_ORIG:14450 00C 00 F0 4C F8		       BL	       sub_144EC			     ; Branch with Link
ROM_ORIG:14450 00C
ROM_ORIG:14454 00C 01 2D		       CMP	       R5, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14456 00C 4F F0 DC 40		       MOV.W	       R0, #0x6E000000			     ; Rd = Op2
ROM_ORIG:1445A 00C 14 D1		       BNE	       loc_14486			     ; Branch
ROM_ORIG:1445A
ROM_ORIG:1445C 00C 00 F5 FA 70		       ADD.W	       R0, R0, #0x1F4			     ; Rd = Op1	+ Op2
ROM_ORIG:14460 00C 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:14462 00C 21 F0 8F 02		       BIC.W	       R2, R1, #0x8F			     ; Rd = Op1	& ~Op2
ROM_ORIG:14466 00C 0E 21		       MOVS	       R1, #0xE				     ; Rd = Op2
ROM_ORIG:14468 00C 01 EA 44 01		       AND.W	       R1, R1, R4,LSL#1			     ; Rd = Op1	& Op2
ROM_ORIG:1446C 00C 49 1C		       ADDS	       R1, R1, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1446E 00C 0A 43		       ORRS	       R2, R1				     ; Rd = Op1	| Op2
ROM_ORIG:14470 00C 02 60		       STR	       R2, [R0]				     ; Store to	Memory
ROM_ORIG:14472 00C 81 68		       LDR	       R1, [R0,#8]			     ; Load from Memory
ROM_ORIG:14474 00C 08 4A		       LDR	       R2, =0xFFF00E00			     ; Load from Memory
ROM_ORIG:14476 00C 11 40		       ANDS	       R1, R2				     ; Rd = Op1	& Op2
ROM_ORIG:14478 00C 9B 1E		       SUBS	       R3, R3, #2			     ; Rd = Op1	- Op2
ROM_ORIG:1447A 00C C3 F3 47 02		       UBFX.W	       R2, R3, #1, #8			     ; Unsigned	Bit Field Extract
ROM_ORIG:1447E 00C 41 EA 02 31		       ORR.W	       R1, R1, R2,LSL#12		     ; Rd = Op1	| Op2
ROM_ORIG:14482 00C 81 60		       STR	       R1, [R0,#8]			     ; Store to	Memory
ROM_ORIG:14484 00C 05 E0		       B	       loc_14492			     ; Branch
ROM_ORIG:14484
ROM_ORIG:14486		       ; ---------------------------------------------------------------------------
ROM_ORIG:14486
ROM_ORIG:14486		       loc_14486							     ; CODE XREF: sub_14448+12j
ROM_ORIG:14486 00C D0 F8 F4 11		       LDR.W	       R1, [R0,#0x1F4]			     ; Load from Memory
ROM_ORIG:1448A 00C 21 F0 01 01		       BIC.W	       R1, R1, #1			     ; Rd = Op1	& ~Op2
ROM_ORIG:1448E 00C C0 F8 F4 11		       STR.W	       R1, [R0,#0x1F4]			     ; Store to	Memory
ROM_ORIG:1448E 00C
ROM_ORIG:14492
ROM_ORIG:14492		       loc_14492							     ; CODE XREF: sub_14448+3Cj
ROM_ORIG:14492 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:14494 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:14494
ROM_ORIG:14494		       ; End of	function sub_14448
ROM_ORIG:14494
ROM_ORIG:14494		       ; ---------------------------------------------------------------------------
ROM_ORIG:14496 00			       DCB    0
ROM_ORIG:14497 00			       DCB    0
ROM_ORIG:14498 00 0E F0	FF     dword_14498     DCD 0xFFF00E00					     ; DATA XREF: sub_14448+2Cr
ROM_ORIG:1449C 02			       DCB    2
ROM_ORIG:1449D 46	       unk_1449D       DCB 0x46	; F
ROM_ORIG:1449E 00			       DCB    0
ROM_ORIG:1449F 23			       DCB 0x23	; #
ROM_ORIG:144A0 01			       DCB    1
ROM_ORIG:144A1 2A			       DCB 0x2A	; *
ROM_ORIG:144A2 08			       DCB    8
ROM_ORIG:144A3 46			       DCB 0x46	; F
ROM_ORIG:144A4 00			       DCB    0
ROM_ORIG:144A5 B5			       DCB 0xB5	; µ
ROM_ORIG:144A6 01			       DCB    1
ROM_ORIG:144A7 D1			       DCB 0xD1	; —
ROM_ORIG:144A8 4F			       DCB 0x4F	; O
ROM_ORIG:144A9 F4			       DCB 0xF4	; Ù
ROM_ORIG:144AA 80			       DCB 0x80	; Ä
ROM_ORIG:144AB 03			       DCB    3
ROM_ORIG:144AC 00			       DCB    0
ROM_ORIG:144AD EB			       DCB 0xEB	; Î
ROM_ORIG:144AE 40			       DCB 0x40	; @
ROM_ORIG:144AF 01			       DCB    1
ROM_ORIG:144B0 4F			       DCB 0x4F	; O
ROM_ORIG:144B1 F0			       DCB 0xF0	; 
ROM_ORIG:144B2 DC			       DCB 0xDC	; ‹
ROM_ORIG:144B3 42			       DCB 0x42	; B
ROM_ORIG:144B4 02			       DCB    2
ROM_ORIG:144B5 EB			       DCB 0xEB	; Î
ROM_ORIG:144B6 01			       DCB    1
ROM_ORIG:144B7 12			       DCB 0x12
ROM_ORIG:144B8 11			       DCB 0x11
ROM_ORIG:144B9 6E			       DCB 0x6E	; n
ROM_ORIG:144BA 03			       DCB    3
ROM_ORIG:144BB F4			       DCB 0xF4	; Ù
ROM_ORIG:144BC 80			       DCB 0x80	; Ä
ROM_ORIG:144BD 03			       DCB    3
ROM_ORIG:144BE 21			       DCB 0x21	; !
ROM_ORIG:144BF F4			       DCB 0xF4	; Ù
ROM_ORIG:144C0 80			       DCB 0x80	; Ä
ROM_ORIG:144C1 01			       DCB    1
ROM_ORIG:144C2 41			       DCB 0x41	; A
ROM_ORIG:144C3 EA			       DCB 0xEA	; Í
ROM_ORIG:144C4 03			       DCB    3
ROM_ORIG:144C5 01			       DCB    1
ROM_ORIG:144C6 11			       DCB 0x11
ROM_ORIG:144C7 66			       DCB 0x66	; f
ROM_ORIG:144C8 11			       DCB 0x11
ROM_ORIG:144C9 6E			       DCB 0x6E	; n
ROM_ORIG:144CA 01			       DCB    1
ROM_ORIG:144CB D1			       DCB 0xD1	; —
ROM_ORIG:144CC 00			       DCB    0
ROM_ORIG:144CD F0			       DCB 0xF0	; 
ROM_ORIG:144CE 90			       DCB 0x90	; ê
ROM_ORIG:144CF F8			       DCB 0xF8	; ¯
ROM_ORIG:144D0 00			       DCB    0
ROM_ORIG:144D1 20			       DCB 0x20
ROM_ORIG:144D2 00			       DCB    0
ROM_ORIG:144D3 BD			       DCB 0xBD	; Ω
ROM_ORIG:144D4		       ; ---------------------------------------------------------------------------
ROM_ORIG:144D4
ROM_ORIG:144D4		       loc_144D4							     ; CODE XREF: sub_176F0+10p
ROM_ORIG:144D4 4F F0 DC	40		       MOV.W	       R0, #0x6E000000			     ; Rd = Op2
ROM_ORIG:144D8 01 69			       LDR	       R1, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:144DA 41 F0 02	01		       ORR.W	       R1, R1, #2			     ; Rd = Op1	| Op2
ROM_ORIG:144DE 01 61			       STR	       R1, [R0,#0x10]			     ; Store to	Memory
ROM_ORIG:144DE
ROM_ORIG:144E0
ROM_ORIG:144E0		       loc_144E0							     ; CODE XREF: ROM_ORIG:144E4j
ROM_ORIG:144E0 41 69			       LDR	       R1, [R0,#0x14]			     ; Load from Memory
ROM_ORIG:144E2 C9 07			       LSLS	       R1, R1, #0x1F			     ; Logical Shift Left
ROM_ORIG:144E4 FC D0			       BEQ	       loc_144E0			     ; Branch
ROM_ORIG:144E4
ROM_ORIG:144E6 00 20			       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:144E8 70 47			       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:144E8
ROM_ORIG:144EA 00 00			       MOVS	       R0, R0				     ; Rd = Op2
ROM_ORIG:144EA
ROM_ORIG:144EC
ROM_ORIG:144EC		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:144EC
ROM_ORIG:144EC
ROM_ORIG:144EC		       sub_144EC							     ; CODE XREF: sub_14448+8p
ROM_ORIG:144EC 000 04 48		       LDR	       R0, =0x6E0001F8			     ; Load from Memory
ROM_ORIG:144EE 000 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:144F0 000 40 F2 01 12		       MOVW	       R2, #0x101			     ; Rd = Op2
ROM_ORIG:144F4 000 21 F0 0E 01		       BIC.W	       R1, R1, #0xE			     ; Rd = Op1	& ~Op2
ROM_ORIG:144F8 000 11 43		       ORRS	       R1, R2				     ; Rd = Op1	| Op2
ROM_ORIG:144FA 000 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:144FC 000 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:144FE 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:144FE
ROM_ORIG:144FE		       ; End of	function sub_144EC
ROM_ORIG:144FE
ROM_ORIG:144FE		       ; ---------------------------------------------------------------------------
ROM_ORIG:14500 F8 01 00	6E     off_14500       DCD 0x6E0001F8					     ; DATA XREF: sub_144ECr
ROM_ORIG:14504
ROM_ORIG:14504		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14504
ROM_ORIG:14504
ROM_ORIG:14504		       sub_14504							     ; CODE XREF: sub_14620:loc_14656p
ROM_ORIG:14504											     ; sub_176F0+4Cp
ROM_ORIG:14504 000 F0 B5		       PUSH	       {R4-R7,LR}			     ; Push registers
ROM_ORIG:14506 014 00 24		       MOVS	       R4, #0				     ; Rd = Op2
ROM_ORIG:14508 014 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1450A 014 05 46		       MOV	       R5, R0				     ; Rd = Op2
ROM_ORIG:1450C 014 0F 46		       MOV	       R7, R1				     ; Rd = Op2
ROM_ORIG:1450E 014 00 D1		       BNE	       loc_14512			     ; Branch
ROM_ORIG:1450E
ROM_ORIG:14510 014 04 03		       LSLS	       R4, R0, #0xC			     ; Logical Shift Left
ROM_ORIG:14510
ROM_ORIG:14512
ROM_ORIG:14512		       loc_14512							     ; CODE XREF: sub_14504+Aj
ROM_ORIG:14512 014 16 48		       LDR	       R0, =OMAP3430_reg_CONTROL_PADCONF_GPMC_D7 ; Load	from Memory
ROM_ORIG:14514 014 15 49		       LDR	       R1, =OMAP3430_reg_CONTROL_PADCONF_GPMC_D7 ; Load	from Memory
ROM_ORIG:14516 014 18 22		       MOVS	       R2, #0x18			     ; Rd = Op2
ROM_ORIG:14518 014 0E 38		       SUBS	       R0, #0xE				     ; Rd = Op1	- Op2
ROM_ORIG:1451A 014 00 F0 73 F8		       BL	       sub_14604			     ; Branch with Link
ROM_ORIG:1451A 014
ROM_ORIG:1451E 014 13 49		       LDR	       R1, =OMAP3430_reg_CONTROL_PADCONF_GPMC_D7 ; Load	from Memory
ROM_ORIG:14520 014 12 48		       LDR	       R0, =OMAP3430_reg_CONTROL_PADCONF_GPMC_D7 ; Load	from Memory
ROM_ORIG:14522 014 12 4E		       LDR	       R6, =OMAP3430_reg_CONTROL_PADCONF_GPMC_D7 ; Load	from Memory
ROM_ORIG:14524 014 10 31		       ADDS	       R1, #0x10			     ; Rd = Op1	+ Op2
ROM_ORIG:14526 014 80 1C		       ADDS	       R0, R0, #2			     ; Rd = Op1	+ Op2
ROM_ORIG:14528 014 9C 3E		       SUBS	       R6, #0x9C ; 'ú'			     ; Rd = Op1	- Op2
ROM_ORIG:1452A 014 01 2D		       CMP	       R5, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1452C 014 07 D1		       BNE	       loc_1453E			     ; Branch
ROM_ORIG:1452C
ROM_ORIG:1452E 014 18 22		       MOVS	       R2, #0x18			     ; Rd = Op2
ROM_ORIG:14530 014 00 F0 68 F8		       BL	       sub_14604			     ; Branch with Link
ROM_ORIG:14530 014
ROM_ORIG:14534 014 36 F8 C8 0F		       LDRH.W	       R0, [R6,#0xC8]!			     ; Load from Memory
ROM_ORIG:14538 014 20 F0 1F 00		       BIC.W	       R0, R0, #0x1F			     ; Rd = Op1	& ~Op2
ROM_ORIG:1453C 014 06 E0		       B	       loc_1454C			     ; Branch
ROM_ORIG:1453C
ROM_ORIG:1453E		       ; ---------------------------------------------------------------------------
ROM_ORIG:1453E
ROM_ORIG:1453E		       loc_1453E							     ; CODE XREF: sub_14504+28j
ROM_ORIG:1453E 014 1F 22		       MOVS	       R2, #0x1F			     ; Rd = Op2
ROM_ORIG:14540 014 00 F0 60 F8		       BL	       sub_14604			     ; Branch with Link
ROM_ORIG:14540 014
ROM_ORIG:14544 014 36 F8 C8 0F		       LDRH.W	       R0, [R6,#0xC8]!			     ; Load from Memory
ROM_ORIG:14548 014 40 F0 1F 00		       ORR.W	       R0, R0, #0x1F			     ; Rd = Op1	| Op2
ROM_ORIG:14548 014
ROM_ORIG:1454C
ROM_ORIG:1454C		       loc_1454C							     ; CODE XREF: sub_14504+38j
ROM_ORIG:1454C 014 30 80		       STRH	       R0, [R6]				     ; Store to	Memory
ROM_ORIG:1454E 014 07 EB 47 01		       ADD.W	       R1, R7, R7,LSL#1			     ; Rd = Op1	+ Op2
ROM_ORIG:14552 014 4F F0 DC 40		       MOV.W	       R0, #0x6E000000			     ; Rd = Op2
ROM_ORIG:14556 014 00 EB 01 10		       ADD.W	       R0, R0, R1,LSL#4			     ; Rd = Op1	+ Op2
ROM_ORIG:1455A 014 01 6E		       LDR	       R1, [R0,#0x60]			     ; Load from Memory
ROM_ORIG:1455C 014 04 F4 40 52		       AND.W	       R2, R4, #0x3000			     ; Rd = Op1	& Op2
ROM_ORIG:14560 014 21 F4 40 51		       BIC.W	       R1, R1, #0x3000			     ; Rd = Op1	& ~Op2
ROM_ORIG:14564 014 11 43		       ORRS	       R1, R2				     ; Rd = Op1	| Op2
ROM_ORIG:14566 014 01 66		       STR	       R1, [R0,#0x60]			     ; Store to	Memory
ROM_ORIG:14568 014 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:1456A 014 F0 BD		       POP	       {R4-R7,PC}			     ; Pop registers
ROM_ORIG:1456A
ROM_ORIG:1456A		       ; End of	function sub_14504
ROM_ORIG:1456A
ROM_ORIG:1456A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1456C 9C 20 00	48     off_1456C       DCD OMAP3430_reg_CONTROL_PADCONF_GPMC_D7		     ; DATA XREF: sub_14504:loc_14512r
ROM_ORIG:1456C											     ; sub_14504+10r ...
ROM_ORIG:14570
ROM_ORIG:14570		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14570
ROM_ORIG:14570
ROM_ORIG:14570		       sub_14570							     ; CODE XREF: sub_15A08+88p
ROM_ORIG:14570											     ; sub_176F0+18p
ROM_ORIG:14570 000 70 B5		       PUSH	       {R4-R6,LR}			     ; Push registers
ROM_ORIG:14572 010 4F F0 DC 44		       MOV.W	       R4, #0x6E000000			     ; Rd = Op2
ROM_ORIG:14576 010 05 46		       MOV	       R5, R0				     ; Rd = Op2
ROM_ORIG:14578 010 0E 46		       MOV	       R6, R1				     ; Rd = Op2
ROM_ORIG:1457A 010 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:1457C 010 20 6C		       LDR	       R0, [R4,#0x40]			     ; Load from Memory
ROM_ORIG:1457E 010 20 F0 01 00		       BIC.W	       R0, R0, #1			     ; Rd = Op1	& ~Op2
ROM_ORIG:14582 010 20 64		       STR	       R0, [R4,#0x40]			     ; Store to	Memory
ROM_ORIG:14584 010 20 6D		       LDR	       R0, [R4,#0x50]			     ; Load from Memory
ROM_ORIG:14586 010 E9 88		       LDRH	       R1, [R5,#6]			     ; Load from Memory
ROM_ORIG:14588 010 20 F4 80 70		       BIC.W	       R0, R0, #0x100			     ; Rd = Op1	& ~Op2
ROM_ORIG:1458C 010 01 F4 80 71		       AND.W	       R1, R1, #0x100			     ; Rd = Op1	& Op2
ROM_ORIG:14590 010 08 43		       ORRS	       R0, R1				     ; Rd = Op1	| Op2
ROM_ORIG:14592 010 20 65		       STR	       R0, [R4,#0x50]			     ; Store to	Memory
ROM_ORIG:14594 010 31 46		       MOV	       R1, R6				     ; Rd = Op2
ROM_ORIG:14596 010 05 F1 08 00		       ADD.W	       R0, R5, #8			     ; Rd = Op1	+ Op2
ROM_ORIG:1459A 010 00 F0 41 F8		       BL	       sub_14620			     ; Branch with Link
ROM_ORIG:1459A 010
ROM_ORIG:1459E 010 E0 69		       LDR	       R0, [R4,#0x1C]			     ; Load from Memory
ROM_ORIG:145A0 010 40 F4 80 70		       ORR.W	       R0, R0, #0x100			     ; Rd = Op1	| Op2
ROM_ORIG:145A4 010 E0 61		       STR	       R0, [R4,#0x1C]			     ; Store to	Memory
ROM_ORIG:145A6 010 A0 69		       LDR	       R0, [R4,#0x18]			     ; Load from Memory
ROM_ORIG:145A8 010 40 F4 80 70		       ORR.W	       R0, R0, #0x100			     ; Rd = Op1	| Op2
ROM_ORIG:145AC 010 A0 61		       STR	       R0, [R4,#0x18]			     ; Store to	Memory
ROM_ORIG:145AE 010 68 6B		       LDR	       R0, [R5,#0x34]			     ; Load from Memory
ROM_ORIG:145B0 010 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:145B2 010 05 D1		       BNE	       loc_145C0			     ; Branch
ROM_ORIG:145B2
ROM_ORIG:145B4 010 00 22		       MOVS	       R2, #0				     ; Rd = Op2
ROM_ORIG:145B6 010 08 48		       LDR	       R0, =OMAP3430_reg_CONTROL_PADCONF_GPMC_A10 ; Load from Memory
ROM_ORIG:145B8 010 07 49		       LDR	       R1, =OMAP3430_reg_CONTROL_PADCONF_GPMC_A10 ; Load from Memory
ROM_ORIG:145BA 010 12 38		       SUBS	       R0, #0x12			     ; Rd = Op1	- Op2
ROM_ORIG:145BC 010 00 F0 22 F8		       BL	       sub_14604			     ; Branch with Link
ROM_ORIG:145BC 010
ROM_ORIG:145C0
ROM_ORIG:145C0		       loc_145C0							     ; CODE XREF: sub_14570+42j
ROM_ORIG:145C0 010 05 48		       LDR	       R0, =OMAP3430_reg_CONTROL_PADCONF_GPMC_A10 ; Load from Memory
ROM_ORIG:145C2 010 8C 38		       SUBS	       R0, #0x8C ; 'å'			     ; Rd = Op1	- Op2
ROM_ORIG:145C4 010 00 EB 46 00		       ADD.W	       R0, R0, R6,LSL#1			     ; Rd = Op1	+ Op2
ROM_ORIG:145C8 010 30 F8 AE 1F		       LDRH.W	       R1, [R0,#0xAE]!			     ; Load from Memory
ROM_ORIG:145CC 010 21 F0 1F 01		       BIC.W	       R1, R1, #0x1F			     ; Rd = Op1	& ~Op2
ROM_ORIG:145D0 010 01 80		       STRH	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:145D2 010 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:145D4 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:145D4
ROM_ORIG:145D4		       ; End of	function sub_14570
ROM_ORIG:145D4
ROM_ORIG:145D4		       ; ---------------------------------------------------------------------------
ROM_ORIG:145D6 00			       DCB    0
ROM_ORIG:145D7 00			       DCB    0
ROM_ORIG:145D8 8C 20 00	48     off_145D8       DCD OMAP3430_reg_CONTROL_PADCONF_GPMC_A10	     ; DATA XREF: sub_14570+46r
ROM_ORIG:145D8											     ; sub_14570+48r ...
ROM_ORIG:145DC 03			       DCB    3
ROM_ORIG:145DD 4A	       unk_145DD       DCB 0x4A	; J
ROM_ORIG:145DE 11			       DCB 0x11
ROM_ORIG:145DF 68			       DCB 0x68	; h
ROM_ORIG:145E0 60			       DCB 0x60	; `
ROM_ORIG:145E1 F3			       DCB 0xF3	; Û
ROM_ORIG:145E2 03			       DCB    3
ROM_ORIG:145E3 01			       DCB    1
ROM_ORIG:145E4 11			       DCB 0x11
ROM_ORIG:145E5 60			       DCB 0x60	; `
ROM_ORIG:145E6 00			       DCB    0
ROM_ORIG:145E7 20			       DCB 0x20
ROM_ORIG:145E8 70			       DCB 0x70	; p
ROM_ORIG:145E9 47			       DCB 0x47	; G
ROM_ORIG:145EA 00			       DCB    0
ROM_ORIG:145EB 00			       DCB    0
ROM_ORIG:145EC F8			       DCB 0xF8	; ¯
ROM_ORIG:145ED 01			       DCB    1
ROM_ORIG:145EE 00			       DCB    0
ROM_ORIG:145EF 6E			       DCB 0x6E	; n
ROM_ORIG:145F0 4F			       DCB 0x4F	; O
ROM_ORIG:145F1 F4			       DCB 0xF4	; Ù
ROM_ORIG:145F2 80			       DCB 0x80	; Ä
ROM_ORIG:145F3 71			       DCB 0x71	; q
ROM_ORIG:145F4 4F			       DCB 0x4F	; O
ROM_ORIG:145F5 F0			       DCB 0xF0	; 
ROM_ORIG:145F6 DC			       DCB 0xDC	; ‹
ROM_ORIG:145F7 42			       DCB 0x42	; B
ROM_ORIG:145F8 81			       DCB 0x81	; Å
ROM_ORIG:145F9 40			       DCB 0x40	; @
ROM_ORIG:145FA 50			       DCB 0x50	; P
ROM_ORIG:145FB 6D			       DCB 0x6D	; m
ROM_ORIG:145FC 08			       DCB    8
ROM_ORIG:145FD 42			       DCB 0x42	; B
ROM_ORIG:145FE FC			       DCB 0xFC	; ¸
ROM_ORIG:145FF D0			       DCB 0xD0	; –
ROM_ORIG:14600 00			       DCB    0
ROM_ORIG:14601 20			       DCB 0x20
ROM_ORIG:14602 70			       DCB 0x70	; p
ROM_ORIG:14603 47			       DCB 0x47	; G
ROM_ORIG:14604
ROM_ORIG:14604		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14604
ROM_ORIG:14604
ROM_ORIG:14604		       sub_14604							     ; CODE XREF: sub_14504+16p
ROM_ORIG:14604											     ; sub_14504+2Cp ...
ROM_ORIG:14604 000 02 F0 1F 03		       AND.W	       R3, R2, #0x1F			     ; Rd = Op1	& Op2
ROM_ORIG:14608 000 05 E0		       B	       loc_14616			     ; Branch
ROM_ORIG:14608
ROM_ORIG:1460A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1460A
ROM_ORIG:1460A		       loc_1460A							     ; CODE XREF: sub_14604+14j
ROM_ORIG:1460A 000 02 88		       LDRH	       R2, [R0]				     ; Load from Memory
ROM_ORIG:1460C 000 22 F0 1F 02		       BIC.W	       R2, R2, #0x1F			     ; Rd = Op1	& ~Op2
ROM_ORIG:14610 000 1A 43		       ORRS	       R2, R3				     ; Rd = Op1	| Op2
ROM_ORIG:14612 000 20 F8 02 2B		       STRH.W	       R2, [R0],#2			     ; Store to	Memory
ROM_ORIG:14612 000
ROM_ORIG:14616
ROM_ORIG:14616		       loc_14616							     ; CODE XREF: sub_14604+4j
ROM_ORIG:14616 000 88 42		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14618 000 F7 D9		       BLS	       loc_1460A			     ; Branch
ROM_ORIG:14618
ROM_ORIG:1461A 000 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:1461C 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:1461C
ROM_ORIG:1461C		       ; End of	function sub_14604
ROM_ORIG:1461C
ROM_ORIG:1461C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1461E 00			       DCB    0
ROM_ORIG:1461F 00			       DCB    0
ROM_ORIG:14620
ROM_ORIG:14620		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14620
ROM_ORIG:14620
ROM_ORIG:14620		       sub_14620							     ; CODE XREF: sub_14570+2Ap
ROM_ORIG:14620 000 30 B5		       PUSH	       {R4,R5,LR}			     ; Push registers
ROM_ORIG:14622 00C 01 EB 41 02		       ADD.W	       R2, R1, R1,LSL#1			     ; Rd = Op1	+ Op2
ROM_ORIG:14626 00C 05 46		       MOV	       R5, R0				     ; Rd = Op2
ROM_ORIG:14628 00C 4F F0 DC 40		       MOV.W	       R0, #0x6E000000			     ; Rd = Op2
ROM_ORIG:1462C 00C 00 EB 02 14		       ADD.W	       R4, R0, R2,LSL#4			     ; Rd = Op1	+ Op2
ROM_ORIG:14630 00C 20 6E		       LDR	       R0, [R4,#0x60]			     ; Load from Memory
ROM_ORIG:14632 00C 20 F4 40 30		       BIC.W	       R0, R0, #0x30000			     ; Rd = Op1	& ~Op2
ROM_ORIG:14636 00C 20 66		       STR	       R0, [R4,#0x60]			     ; Store to	Memory
ROM_ORIG:14638 00C 20 6E		       LDR	       R0, [R4,#0x60]			     ; Load from Memory
ROM_ORIG:1463A 00C 14 4A		       LDR	       R2, =0x1833F1EC			     ; Load from Memory
ROM_ORIG:1463C 00C 13 4B		       LDR	       R3, =0x1833F1EC			     ; Load from Memory
ROM_ORIG:1463E 00C 10 40		       ANDS	       R0, R2				     ; Rd = Op1	& Op2
ROM_ORIG:14640 00C 2A 68		       LDR	       R2, [R5]				     ; Load from Memory
ROM_ORIG:14642 00C DB 43		       MVNS	       R3, R3				     ; Rd = ~Op2
ROM_ORIG:14644 00C 1A 40		       ANDS	       R2, R3				     ; Rd = Op1	& Op2
ROM_ORIG:14646 00C 10 43		       ORRS	       R0, R2				     ; Rd = Op1	| Op2
ROM_ORIG:14648 00C 20 66		       STR	       R0, [R4,#0x60]			     ; Store to	Memory
ROM_ORIG:1464A 00C 28 68		       LDR	       R0, [R5]				     ; Load from Memory
ROM_ORIG:1464C 00C C0 F3 01 30		       UBFX.W	       R0, R0, #0xC, #2			     ; Unsigned	Bit Field Extract
ROM_ORIG:14650 00C 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14652 00C 00 D0		       BEQ	       loc_14656			     ; Branch
ROM_ORIG:14652
ROM_ORIG:14654 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:14654
ROM_ORIG:14656
ROM_ORIG:14656		       loc_14656							     ; CODE XREF: sub_14620+32j
ROM_ORIG:14656 00C FF F7 55 FF		       BL	       sub_14504			     ; Branch with Link
ROM_ORIG:14656 00C
ROM_ORIG:1465A 00C 68 68		       LDR	       R0, [R5,#4]			     ; Load from Memory
ROM_ORIG:1465C 00C 60 66		       STR	       R0, [R4,#0x64]			     ; Store to	Memory
ROM_ORIG:1465E 00C A8 68		       LDR	       R0, [R5,#8]			     ; Load from Memory
ROM_ORIG:14660 00C A0 66		       STR	       R0, [R4,#0x68]			     ; Store to	Memory
ROM_ORIG:14662 00C E8 68		       LDR	       R0, [R5,#0xC]			     ; Load from Memory
ROM_ORIG:14664 00C E0 66		       STR	       R0, [R4,#0x6C]			     ; Store to	Memory
ROM_ORIG:14666 00C 28 69		       LDR	       R0, [R5,#0x10]			     ; Load from Memory
ROM_ORIG:14668 00C 20 67		       STR	       R0, [R4,#0x70]			     ; Store to	Memory
ROM_ORIG:1466A 00C 68 69		       LDR	       R0, [R5,#0x14]			     ; Load from Memory
ROM_ORIG:1466C 00C 60 67		       STR	       R0, [R4,#0x74]			     ; Store to	Memory
ROM_ORIG:1466E 00C A1 6F		       LDR	       R1, [R4,#0x78]			     ; Load from Memory
ROM_ORIG:14670 00C 40 F6 3F 70		       MOVW	       R0, #0xF3F			     ; Rd = Op2
ROM_ORIG:14674 00C AA 69		       LDR	       R2, [R5,#0x18]			     ; Load from Memory
ROM_ORIG:14676 00C 81 43		       BICS	       R1, R0				     ; Rd = Op1	& ~Op2
ROM_ORIG:14678 00C 02 40		       ANDS	       R2, R0				     ; Rd = Op1	& Op2
ROM_ORIG:1467A 00C 11 43		       ORRS	       R1, R2				     ; Rd = Op1	| Op2
ROM_ORIG:1467C 00C A1 67		       STR	       R1, [R4,#0x78]			     ; Store to	Memory
ROM_ORIG:1467E 00C A0 6F		       LDR	       R0, [R4,#0x78]			     ; Load from Memory
ROM_ORIG:14680 00C 40 F0 40 00		       ORR.W	       R0, R0, #0x40			     ; Rd = Op1	| Op2
ROM_ORIG:14684 00C A0 67		       STR	       R0, [R4,#0x78]			     ; Store to	Memory
ROM_ORIG:14686 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:14688 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:14688
ROM_ORIG:14688		       ; End of	function sub_14620
ROM_ORIG:14688
ROM_ORIG:14688		       ; ---------------------------------------------------------------------------
ROM_ORIG:1468A 00			       DCB    0
ROM_ORIG:1468B 00			       DCB    0
ROM_ORIG:1468C EC F1 33	18     dword_1468C     DCD 0x1833F1EC					     ; DATA XREF: sub_14620+1Ar
ROM_ORIG:1468C											     ; sub_14620+1Cr
ROM_ORIG:14690 00	       unk_14690       DCB    0						     ; DATA XREF: DoC_start+Eo
ROM_ORIG:14690											     ; ROM:bits_modeo ...
ROM_ORIG:14691 00			       DCB    0
ROM_ORIG:14692 00			       DCB    0
ROM_ORIG:14693 00			       DCB    0
ROM_ORIG:14694 00			       DCB    0
ROM_ORIG:14695 00			       DCB    0
ROM_ORIG:14696 00			       DCB    0
ROM_ORIG:14697 00			       DCB    0
ROM_ORIG:14698 10			       DCB 0x10
ROM_ORIG:14699 12			       DCB 0x12
ROM_ORIG:1469A 00			       DCB    0
ROM_ORIG:1469B 00			       DCB    0
ROM_ORIG:1469C 01			       DCB    1
ROM_ORIG:1469D 10			       DCB 0x10
ROM_ORIG:1469E 10			       DCB 0x10
ROM_ORIG:1469F 00			       DCB    0
ROM_ORIG:146A0 01			       DCB    1
ROM_ORIG:146A1 02			       DCB    2
ROM_ORIG:146A2 02			       DCB    2
ROM_ORIG:146A3 00			       DCB    0
ROM_ORIG:146A4 03			       DCB    3
ROM_ORIG:146A5 10			       DCB 0x10
ROM_ORIG:146A6 03			       DCB    3
ROM_ORIG:146A7 0F			       DCB  0xF
ROM_ORIG:146A8 11			       DCB 0x11
ROM_ORIG:146A9 11			       DCB 0x11
ROM_ORIG:146AA 0F			       DCB  0xF
ROM_ORIG:146AB 00			       DCB    0
ROM_ORIG:146AC 80			       DCB 0x80	; Ä
ROM_ORIG:146AD 00			       DCB    0
ROM_ORIG:146AE 03			       DCB    3
ROM_ORIG:146AF 0F			       DCB  0xF
ROM_ORIG:146B0 08			       DCB    8
ROM_ORIG:146B1 0F			       DCB  0xF
ROM_ORIG:146B2 00			       DCB    0
ROM_ORIG:146B3 00			       DCB    0
ROM_ORIG:146B4 00			       DCB    0
ROM_ORIG:146B5 00			       DCB    0
ROM_ORIG:146B6 00			       DCB    0
ROM_ORIG:146B7 00			       DCB    0
ROM_ORIG:146B8 00			       DCB    0
ROM_ORIG:146B9 00			       DCB    0
ROM_ORIG:146BA 00			       DCB    0
ROM_ORIG:146BB 00			       DCB    0
ROM_ORIG:146BC 00			       DCB    0
ROM_ORIG:146BD 00			       DCB    0
ROM_ORIG:146BE 00			       DCB    0
ROM_ORIG:146BF 00			       DCB    0
ROM_ORIG:146C0 00			       DCB    0
ROM_ORIG:146C1 00			       DCB    0
ROM_ORIG:146C2 00			       DCB    0
ROM_ORIG:146C3 00			       DCB    0
ROM_ORIG:146C4 01			       DCB    1
ROM_ORIG:146C5 00			       DCB    0
ROM_ORIG:146C6 00			       DCB    0
ROM_ORIG:146C7 00			       DCB    0
ROM_ORIG:146C8 00	       unk_146C8       DCB    0						     ; DATA XREF: sub_176F0+16o
ROM_ORIG:146C8											     ; nand_start+16o ...
ROM_ORIG:146C9 00			       DCB    0
ROM_ORIG:146CA 00			       DCB    0
ROM_ORIG:146CB 00			       DCB    0
ROM_ORIG:146CC 00			       DCB    0
ROM_ORIG:146CD 00			       DCB    0
ROM_ORIG:146CE 00			       DCB    0
ROM_ORIG:146CF 00			       DCB    0
ROM_ORIG:146D0 10			       DCB 0x10
ROM_ORIG:146D1 08			       DCB    8
ROM_ORIG:146D2 00			       DCB    0
ROM_ORIG:146D3 00			       DCB    0
ROM_ORIG:146D4 00			       DCB    0
ROM_ORIG:146D5 14			       DCB 0x14
ROM_ORIG:146D6 14			       DCB 0x14
ROM_ORIG:146D7 00			       DCB    0
ROM_ORIG:146D8 00			       DCB    0
ROM_ORIG:146D9 14			       DCB 0x14
ROM_ORIG:146DA 14			       DCB 0x14
ROM_ORIG:146DB 00			       DCB    0
ROM_ORIG:146DC 05			       DCB    5
ROM_ORIG:146DD 10			       DCB 0x10
ROM_ORIG:146DE 01			       DCB    1
ROM_ORIG:146DF 0F			       DCB  0xF
ROM_ORIG:146E0 14			       DCB 0x14
ROM_ORIG:146E1 14			       DCB 0x14
ROM_ORIG:146E2 0E			       DCB  0xE
ROM_ORIG:146E3 00			       DCB    0
ROM_ORIG:146E4 80			       DCB 0x80	; Ä
ROM_ORIG:146E5 0A			       DCB  0xA
ROM_ORIG:146E6 00			       DCB    0
ROM_ORIG:146E7 0F			       DCB  0xF
ROM_ORIG:146E8 08			       DCB    8
ROM_ORIG:146E9 0F			       DCB  0xF
ROM_ORIG:146EA 00			       DCB    0
ROM_ORIG:146EB 00			       DCB    0
ROM_ORIG:146EC 00			       DCB    0
ROM_ORIG:146ED 00			       DCB    0
ROM_ORIG:146EE 00			       DCB    0
ROM_ORIG:146EF 00			       DCB    0
ROM_ORIG:146F0 00			       DCB    0
ROM_ORIG:146F1 00			       DCB    0
ROM_ORIG:146F2 00			       DCB    0
ROM_ORIG:146F3 00			       DCB    0
ROM_ORIG:146F4 00			       DCB    0
ROM_ORIG:146F5 00			       DCB    0
ROM_ORIG:146F6 00			       DCB    0
ROM_ORIG:146F7 00			       DCB    0
ROM_ORIG:146F8 00			       DCB    0
ROM_ORIG:146F9 00			       DCB    0
ROM_ORIG:146FA 00			       DCB    0
ROM_ORIG:146FB 00			       DCB    0
ROM_ORIG:146FC 00			       DCB    0
ROM_ORIG:146FD 00			       DCB    0
ROM_ORIG:146FE 00			       DCB    0
ROM_ORIG:146FF 00			       DCB    0
ROM_ORIG:14700 00 00 00	6E     dword_14700     DCD 0x6E000000					     ; DATA XREF: sub_14360+30r
ROM_ORIG:14700											     ; sub_143E0r
ROM_ORIG:14704 00 20 00	48     off_14704       DCD OMAP3430_reg_CONTROL_REVISION		     ; DATA XREF: sub_14360+58r
ROM_ORIG:14704											     ; Control module revision
ROM_ORIG:14708		       ; ---------------------------------------------------------------------------
ROM_ORIG:14708		       ; START OF FUNCTION CHUNK FOR sub_148C0
ROM_ORIG:14708
ROM_ORIG:14708		       loc_14708							     ; CODE XREF: sub_148C0:loc_1492Cj
ROM_ORIG:14708 000 00 00 00 EA		       B	       loc_14710			     ; Branch
ROM_ORIG:14708 000
ROM_ORIG:14708		       ; END OF	FUNCTION CHUNK FOR sub_148C0
ROM_ORIG:14708		       ; ---------------------------------------------------------------------------
ROM_ORIG:1470C 6B			       DCB 0x6B
ROM_ORIG:1470D 01			       DCB 1
ROM_ORIG:1470E 00			       DCB 0
ROM_ORIG:1470F EA			       DCB 0xEA
ROM_ORIG:14710		       ; ---------------------------------------------------------------------------
ROM_ORIG:14710		       ; START OF FUNCTION CHUNK FOR sub_148C0
ROM_ORIG:14710
ROM_ORIG:14710		       loc_14710							     ; CODE XREF: sub_148C0:loc_14708j
ROM_ORIG:14710 000 28 00 8F E2		       ADR	       R0, 0x14740			     ; Load address
ROM_ORIG:14714 000 00 0C 90 E8		       LDMIA	       R0, {R10,R11}			     ; Load Block from Memory
ROM_ORIG:14718 000 00 A0 8A E0		       ADD	       R10, R10, R0			     ; Rd = Op1	+ Op2
ROM_ORIG:1471C 000 00 B0 8B E0		       ADD	       R11, R11, R0			     ; Rd = Op1	+ Op2
ROM_ORIG:14720 000 01 70 4A E2		       SUB	       R7, R10,	#1			     ; Rd = Op1	- Op2
ROM_ORIG:14724 000 0B 00 5A E1		       CMP	       R10, R11				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14728 000 64 01 00 0A		       BEQ	       loc_14CC0			     ; Branch
ROM_ORIG:14728 000
ROM_ORIG:1472C 000 0F 00 BA E8		       LDMIA	       R10!, {R0-R3}			     ; Load Block from Memory
ROM_ORIG:14730 000 14 E0 4F E2		       ADR	       LR, 0x14724			     ; Load address
ROM_ORIG:14734 000 01 00 13 E3		       TST	       R3, #1				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:14738 000 03 F0 47 10		       SUBNE	       PC, R7, R3			     ; Rd = Op1	- Op2
ROM_ORIG:1473C 000 13 FF 2F E1		       BX	       R3				     ; Branch to/from Thumb mode
ROM_ORIG:1473C 000
ROM_ORIG:1473C		       ; END OF	FUNCTION CHUNK FOR sub_148C0
ROM_ORIG:1473C		       ; ---------------------------------------------------------------------------
ROM_ORIG:14740 F0			       DCB 0xF0
ROM_ORIG:14741 70			       DCB 0x70
ROM_ORIG:14742 00			       DCB 0
ROM_ORIG:14743 00			       DCB 0
ROM_ORIG:14744 20			       DCB 0x20
ROM_ORIG:14745 71			       DCB 0x71
ROM_ORIG:14746 00			       DCB 0
ROM_ORIG:14747 00			       DCB 0
ROM_ORIG:14748
ROM_ORIG:14748		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14748
ROM_ORIG:14748
ROM_ORIG:14748		       sub_14748							     ; CODE XREF: sub_14748+Cj
ROM_ORIG:14748 000 10 20 52 E2		       SUBS	       R2, R2, #0x10			     ; Rd = Op1	- Op2
ROM_ORIG:1474C 000 78 00 B0 28		       LDMCSIA	       R0!, {R3-R6}			     ; Load Block from Memory
ROM_ORIG:14750 000 78 00 A1 28		       STMCSIA	       R1!, {R3-R6}			     ; Store Block to Memory
ROM_ORIG:14754 000 FB FF FF 8A		       BHI	       sub_14748			     ; Branch
ROM_ORIG:14754 000
ROM_ORIG:14758 000 82 2E B0 E1		       MOVS	       R2, R2,LSL#29			     ; Rd = Op2
ROM_ORIG:1475C 000 30 00 B0 28		       LDMCSIA	       R0!, {R4,R5}			     ; Load Block from Memory
ROM_ORIG:14760 000 30 00 A1 28		       STMCSIA	       R1!, {R4,R5}			     ; Store Block to Memory
ROM_ORIG:14764 000 00 40 90 45		       LDRMI	       R4, [R0]				     ; Load from Memory
ROM_ORIG:14768 000 00 40 81 45		       STRMI	       R4, [R1]				     ; Store to	Memory
ROM_ORIG:1476C 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:1476C 000
ROM_ORIG:14770		       ; ---------------------------------------------------------------------------
ROM_ORIG:14770 000 00 30 A0 E3		       MOV	       R3, #0				     ; Rd = Op2
ROM_ORIG:14774 000 00 40 A0 E3		       MOV	       R4, #0				     ; Rd = Op2
ROM_ORIG:14778 000 00 50 A0 E3		       MOV	       R5, #0				     ; Rd = Op2
ROM_ORIG:1477C 000 00 60 A0 E3		       MOV	       R6, #0				     ; Rd = Op2
ROM_ORIG:1477C 000
ROM_ORIG:14780
ROM_ORIG:14780		       loc_14780							     ; CODE XREF: sub_14748+40j
ROM_ORIG:14780 000 10 20 52 E2		       SUBS	       R2, R2, #0x10			     ; Rd = Op1	- Op2
ROM_ORIG:14784 000 78 00 A1 28		       STMCSIA	       R1!, {R3-R6}			     ; Store Block to Memory
ROM_ORIG:14788 000 FC FF FF 8A		       BHI	       loc_14780			     ; Branch
ROM_ORIG:14788 000
ROM_ORIG:1478C 000 82 2E B0 E1		       MOVS	       R2, R2,LSL#29			     ; Rd = Op2
ROM_ORIG:14790 000 30 00 A1 28		       STMCSIA	       R1!, {R4,R5}			     ; Store Block to Memory
ROM_ORIG:14794 000 00 30 81 45		       STRMI	       R3, [R1]				     ; Store to	Memory
ROM_ORIG:14798 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14798 000
ROM_ORIG:1479C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1479C 000 02 40 2D E9		       STMFD	       SP!, {R1,LR}			     ; Store Block to Memory
ROM_ORIG:147A0 008 0D 20 A0 E1		       MOV	       R2, SP				     ; Rd = Op2
ROM_ORIG:147A4 008 00 00 00 EB		       BL	       loc_147AC			     ; Branch with Link
ROM_ORIG:147A4 008
ROM_ORIG:147A8 008 01 80 BD E8		       LDMFD	       SP!, {R0,PC}			     ; Load Block from Memory
ROM_ORIG:147A8 008
ROM_ORIG:147AC		       ; ---------------------------------------------------------------------------
ROM_ORIG:147AC
ROM_ORIG:147AC		       loc_147AC							     ; CODE XREF: sub_14748+5Cp
ROM_ORIG:147AC 008 30 00 2D E9		       STMFD	       SP!, {R4,R5}			     ; Store Block to Memory
ROM_ORIG:147B0 010 00 00 51 E3		       CMP	       R1, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:147B4 010 00 00 A0 03		       MOVEQ	       R0, #0				     ; Rd = Op2
ROM_ORIG:147B8 010 16 00 00 0A		       BEQ	       loc_14818			     ; Branch
ROM_ORIG:147B8 010
ROM_ORIG:147BC 010 01 00 50 E1		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:147C0 010 00 00 82 35		       STRCC	       R0, [R2]				     ; Store to	Memory
ROM_ORIG:147C4 010 00 00 A0 33		       MOVCC	       R0, #0				     ; Rd = Op2
ROM_ORIG:147C8 010 12 00 00 3A		       BCC	       loc_14818			     ; Branch
ROM_ORIG:147C8 010
ROM_ORIG:147CC 010 02 50 A0 E1		       MOV	       R5, R2				     ; Rd = Op2
ROM_ORIG:147D0 010 10 2F 6F E1		       CLZ	       R2, R0				     ; Count Leading Zeros
ROM_ORIG:147D4 010 11 3F 6F E1		       CLZ	       R3, R1				     ; Count Leading Zeros
ROM_ORIG:147D8 010 02 30 43 E0		       SUB	       R3, R3, R2			     ; Rd = Op1	- Op2
ROM_ORIG:147DC 010 00 40 A0 E3		       MOV	       R4, #0				     ; Rd = Op2
ROM_ORIG:147E0 010 01 20 A0 E3		       MOV	       R2, #1				     ; Rd = Op2
ROM_ORIG:147E4 010 12 23 A0 E1		       MOV	       R2, R2,LSL R3			     ; Rd = Op2
ROM_ORIG:147E8 010 11 13 A0 E1		       MOV	       R1, R1,LSL R3			     ; Rd = Op2
ROM_ORIG:147EC 010 01 00 50 E1		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:147F0 010 A2 20 A0 31		       MOVCC	       R2, R2,LSR#1			     ; Rd = Op2
ROM_ORIG:147F4 010 A1 10 A0 31		       MOVCC	       R1, R1,LSR#1			     ; Rd = Op2
ROM_ORIG:147F4 010
ROM_ORIG:147F8
ROM_ORIG:147F8		       loc_147F8							     ; CODE XREF: sub_14748+C4j
ROM_ORIG:147F8 010 01 00 50 E1		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:147FC 010 01 00 40 20		       SUBCS	       R0, R0, R1			     ; Rd = Op1	- Op2
ROM_ORIG:14800 010 02 40 84 20		       ADDCS	       R4, R4, R2			     ; Rd = Op1	+ Op2
ROM_ORIG:14804 010 A2 20 B0 E1		       MOVS	       R2, R2,LSR#1			     ; Rd = Op2
ROM_ORIG:14808 010 A1 10 A0 31		       MOVCC	       R1, R1,LSR#1			     ; Rd = Op2
ROM_ORIG:1480C 010 F9 FF FF 3A		       BCC	       loc_147F8			     ; Branch
ROM_ORIG:1480C 010
ROM_ORIG:14810 010 00 00 85 E5		       STR	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:14814 010 04 00 A0 E1		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:14814 010
ROM_ORIG:14818
ROM_ORIG:14818		       loc_14818							     ; CODE XREF: sub_14748+70j
ROM_ORIG:14818											     ; sub_14748+80j
ROM_ORIG:14818 010 30 00 BD E8		       LDMFD	       SP!, {R4,R5}			     ; Load Block from Memory
ROM_ORIG:1481C 008 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:1481C 008
ROM_ORIG:1481C		       ; End of	function sub_14748
ROM_ORIG:1481C
ROM_ORIG:14820
ROM_ORIG:14820		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14820
ROM_ORIG:14820		       ; Attributes: thunk
ROM_ORIG:14820
ROM_ORIG:14820		       sub_14820							     ; CODE XREF: sub_14E44+1Ep
ROM_ORIG:14820 000 04 30 9F E5		       LDR	       R3, =(sub_14FC4+1 - 0x1482C)	     ; Load from Memory
ROM_ORIG:14824 000 03 30 8F E0		       ADD	       R3, PC, R3			     ; Rd = Op1	+ Op2
ROM_ORIG:14828 000 13 FF 2F E1		       BX	       R3				     ; Branch to/from Thumb mode
ROM_ORIG:14828 000
ROM_ORIG:14828		       ; End of	function sub_14820
ROM_ORIG:14828
ROM_ORIG:14828		       ; ---------------------------------------------------------------------------
ROM_ORIG:1482C 99 07 00	00     off_1482C       DCD sub_14FC4+1 - 0x1482C			     ; DATA XREF: sub_14820r
ROM_ORIG:14830
ROM_ORIG:14830		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14830
ROM_ORIG:14830
ROM_ORIG:14830		       sub_14830							     ; CODE XREF: sub_148C0+40p
ROM_ORIG:14830 000 68 00 9F E5		       LDR	       R0, =0x48307258			     ; Load from Memory
ROM_ORIG:14834 000 00 00 90 E5		       LDR	       R0, [R0]				     ; Load from Memory
ROM_ORIG:14838 000 01 00 00 E2		       AND	       R0, R0, #1			     ; Rd = Op1	& Op2
ROM_ORIG:1483C 000 01 00 50 E3		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14840 000 04 00 00 1A		       BNE	       loc_14858			     ; Branch
ROM_ORIG:14840 000
ROM_ORIG:14844 000 58 00 9F E5		       LDR	       R0, =dword_4020FFBC		     ; Load from Memory
ROM_ORIG:14848 000 00 10 A0 E3		       MOV	       R1, #0				     ; Rd = Op2
ROM_ORIG:1484C 000 00 10 80 E5		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:14850 000 04 10 80 E5		       STR	       R1, [R0,#(dword_4020FFC0	- 0x4020FFBC)] ; Store to Memory
ROM_ORIG:14854 000 08 00 00 EA		       B	       loc_1487C			     ; Branch
ROM_ORIG:14854 000
ROM_ORIG:14858		       ; ---------------------------------------------------------------------------
ROM_ORIG:14858
ROM_ORIG:14858		       loc_14858							     ; CODE XREF: sub_14830+10j
ROM_ORIG:14858 000 44 00 9F E5		       LDR	       R0, =dword_4020FFBC		     ; Load from Memory
ROM_ORIG:1485C 000 00 10 90 E5		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:14860 000 00 00 51 E3		       CMP	       R1, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14864 000 04 00 00 1A		       BNE	       loc_1487C			     ; Branch
ROM_ORIG:14864 000
ROM_ORIG:14868 000 0C 10 10 E5		       LDR	       R1, [R0,#(memory_buffer - 0x4020FFBC)] ;	Load from Memory
ROM_ORIG:1486C 000 00 10 80 E5		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:14870 000 04 00 80 E2		       ADD	       R0, R0, #4			     ; Rd = Op1	+ Op2
ROM_ORIG:14874 000 0C 10 10 E5		       LDR	       R1, [R0,#-0xC]			     ; Load from Memory
ROM_ORIG:14878 000 00 10 80 E5		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:14878 000
ROM_ORIG:1487C
ROM_ORIG:1487C		       loc_1487C							     ; CODE XREF: sub_14830+24j
ROM_ORIG:1487C											     ; sub_14830+34j
ROM_ORIG:1487C 000 24 00 9F E5		       LDR	       R0, =memory_buffer		     ; Load from Memory
ROM_ORIG:14880 000 00 10 A0 E3		       MOV	       R1, #0				     ; Rd = Op2
ROM_ORIG:14884 000 00 10 80 E5		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:14888 000 04 10 80 E5		       STR	       R1, [R0,#(dword_4020FFB4	- 0x4020FFB0)] ; Store to Memory
ROM_ORIG:1488C 000 0C 00 9F E5		       LDR	       R0, =0x48307258			     ; Load from Memory
ROM_ORIG:14890 000 00 10 90 E5		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:14894 000 10 00 9F E5		       LDR	       R0, =dword_4020FFB8		     ; Load from Memory
ROM_ORIG:14898 000 00 10 80 E5		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:1489C 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:1489C 000
ROM_ORIG:1489C		       ; End of	function sub_14830
ROM_ORIG:1489C
ROM_ORIG:1489C		       ; ---------------------------------------------------------------------------
ROM_ORIG:148A0 58 72 30	48     dword_148A0     DCD 0x48307258					     ; DATA XREF: sub_14830r
ROM_ORIG:148A0											     ; sub_14830+5Cr
ROM_ORIG:148A4 BC FF 20	40     off_148A4       DCD dword_4020FFBC				     ; DATA XREF: sub_14830+14r
ROM_ORIG:148A4											     ; sub_14830:loc_14858r
ROM_ORIG:148A8 B0 FF 20	40     off_148A8       DCD memory_buffer				     ; DATA XREF: sub_14830:loc_1487Cr
ROM_ORIG:148AC B8 FF 20	40     off_148AC       DCD dword_4020FFB8				     ; DATA XREF: sub_14830+64r
ROM_ORIG:148B0 00			       DCB    0
ROM_ORIG:148B1 00			       DCB    0
ROM_ORIG:148B2 00			       DCB    0
ROM_ORIG:148B3 00			       DCB    0
ROM_ORIG:148B4 00			       DCB    0
ROM_ORIG:148B5 00			       DCB    0
ROM_ORIG:148B6 00			       DCB    0
ROM_ORIG:148B7 00			       DCB    0
ROM_ORIG:148B8 00			       DCB    0
ROM_ORIG:148B9 00			       DCB    0
ROM_ORIG:148BA 00			       DCB    0
ROM_ORIG:148BB 00			       DCB    0
ROM_ORIG:148BC 00			       DCB    0
ROM_ORIG:148BD 00			       DCB    0
ROM_ORIG:148BE 00			       DCB    0
ROM_ORIG:148BF 00			       DCB    0
ROM_ORIG:148C0
ROM_ORIG:148C0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:148C0
ROM_ORIG:148C0
ROM_ORIG:148C0		       sub_148C0							     ; CODE XREF: ROM_ORIG:ROM_LOAD_STARTj
ROM_ORIG:148C0
ROM_ORIG:148C0		       ; FUNCTION CHUNK	AT ROM_ORIG:14708 SIZE 00000004	BYTES
ROM_ORIG:148C0		       ; FUNCTION CHUNK	AT ROM_ORIG:14710 SIZE 00000030	BYTES
ROM_ORIG:148C0		       ; FUNCTION CHUNK	AT ROM_ORIG:14CC0 SIZE 00000048	BYTES
ROM_ORIG:148C0
ROM_ORIG:148C0 000 94 00 9F E5		       LDR	       R0, =OMAP3430_reg_CONTROL_STATUS	     ; Control Module Status register: latches system information at reset time
ROM_ORIG:148C4 000 00 00 90 E5		       LDR	       R0, [R0]				     ; Control Module Status register: latches system information at reset time
ROM_ORIG:148C8 000 20 04 A0 E1		       MOV	       R0, R0,LSR#8			     ; Rd = Op2
ROM_ORIG:148CC 000 07 00 00 E2		       AND	       R0, R0, #7			     ; Rd = Op1	& Op2
ROM_ORIG:148D0 000 03 00 50 E3		       CMP	       R0, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:148D4 000 05 00 00 1A		       BNE	       loc_148F0			     ; Branch
ROM_ORIG:148D4 000
ROM_ORIG:148D8 000 7C 00 9F E5		       LDR	       R0, =OMAP3430_reg_CONTROL_STATUS	     ; Control Module Status register: latches system information at reset time
ROM_ORIG:148DC 000 00 00 90 E5		       LDR	       R0, [R0]				     ; Control Module Status register: latches system information at reset time
ROM_ORIG:148E0 000 00 60 A0 E1		       MOV	       R6, R0				     ; Rd = Op2
ROM_ORIG:148E4 000 1F 00 00 E2		       AND	       R0, R0, #0x1F			     ; Rd = Op1	& Op2
ROM_ORIG:148E8 000 1F 00 50 E3		       CMP	       R0, #0x1F			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:148EC 000 33 00 00 0B		       BLEQ	       sub_149C0			     ; Branch with Link
ROM_ORIG:148EC 000
ROM_ORIG:148F0
ROM_ORIG:148F0		       loc_148F0							     ; CODE XREF: sub_148C0+14j
ROM_ORIG:148F0 000 D3 F0 21 E3		       MSR	       CPSR_c, #0xD3 ; '”'		     ; Transfer	Register to PSR
ROM_ORIG:148F4 000 64 D0 9F E5		       LDR	       SP, =dword_4020FCAC		     ; Load from Memory
ROM_ORIG:148F8 000 64 40 9F E5		       LDR	       R4, =ROM_LOAD_START		     ; Load from Memory
ROM_ORIG:148FC 000 10 4F 0C EE		       MCR	       p15, 0, R4,c12,c0, 0		     ; Move from ARM to	Coprocessor Register
ROM_ORIG:14900 000 CA FF FF EB		       BL	       sub_14830			     ; Branch with Link
ROM_ORIG:14900 000
ROM_ORIG:14904 000 5C 00 9F E5		       LDR	       R0, =memory_buffer		     ; Load from Memory
ROM_ORIG:14908 000 00 10 90 E5		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:1490C 000 01 00 A0 E3		       MOV	       R0, #1				     ; Rd = Op2
ROM_ORIG:14910 000 00 10 81 E1		       ORR	       R1, R1, R0			     ; Rd = Op1	| Op2
ROM_ORIG:14914 000 4C 00 9F E5		       LDR	       R0, =memory_buffer		     ; Load from Memory
ROM_ORIG:14918 000 00 10 80 E5		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:1491C 000 10 0F 11 EE		       MRC	       p15, 0, R0,c1,c0, 0		     ; Move from Coprocessor to	ARM Register
ROM_ORIG:14920 000 06 0B 80 E3		       ORR	       R0, R0, #0x1800			     ; Rd = Op1	| Op2
ROM_ORIG:14924 000 10 0F 01 EE		       MCR	       p15, 0, R0,c1,c0, 0		     ; Move from ARM to	Coprocessor Register
ROM_ORIG:14928 000 FF FF FF EA		       B	       loc_1492C			     ; Branch
ROM_ORIG:1492C
ROM_ORIG:1492C		       loc_1492C							     ; Branch
ROM_ORIG:1492C 000 75 FF FF EA		       B	       loc_14708
ROM_ORIG:1492C 000
ROM_ORIG:1492C		       ; End of	function sub_148C0
ROM_ORIG:1492C
ROM_ORIG:14930
ROM_ORIG:14930		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14930
ROM_ORIG:14930
ROM_ORIG:14930		       sub_14930							     ; CODE XREF: j_dl_undefined_exp+8j
ROM_ORIG:14930 000 50 0F 16 EE		       MRC	       p15, 0, R0,c6,c0, 2		     ; Move from Coprocessor to	ARM Register
ROM_ORIG:14934 000 30 1F 15 EE		       MRC	       p15, 0, R1,c5,c0, 1		     ; Move from Coprocessor to	ARM Register
ROM_ORIG:14938 000 2C F0 9F E5		       LDR	       PC, =dead_loop_0			     ; Indirect	Jump
ROM_ORIG:14938 000
ROM_ORIG:14938		       ; End of	function sub_14930
ROM_ORIG:14938
ROM_ORIG:1493C
ROM_ORIG:1493C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1493C
ROM_ORIG:1493C
ROM_ORIG:1493C		       sub_1493C							     ; CODE XREF: j_dl_undefined_exp+Cj
ROM_ORIG:1493C 000 10 0F 16 EE		       MRC	       p15, 0, R0,c6,c0, 0		     ; Move from Coprocessor to	ARM Register
ROM_ORIG:14940 000 10 1F 15 EE		       MRC	       p15, 0, R1,c5,c0, 0		     ; Move from Coprocessor to	ARM Register
ROM_ORIG:14944 000 24 F0 9F E5		       LDR	       PC, =dead_loop_1			     ; Indirect	Jump
ROM_ORIG:14944 000
ROM_ORIG:14944		       ; End of	function sub_1493C
ROM_ORIG:14944
ROM_ORIG:14948
ROM_ORIG:14948		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14948
ROM_ORIG:14948
ROM_ORIG:14948		       sub_14948							     ; CODE XREF: sub_14F3C+28p
ROM_ORIG:14948 000 04 00 9F E5		       LDR	       R0, =unk_4020F800		     ; Load from Memory
ROM_ORIG:1494C 000 04 10 9F E5		       LDR	       R1, =dword_4020FCA8		     ; Load from Memory
ROM_ORIG:14950 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14950 000
ROM_ORIG:14950		       ; End of	function sub_14948
ROM_ORIG:14950
ROM_ORIG:14950		       ; ---------------------------------------------------------------------------
ROM_ORIG:14954 00 F8 20	40     off_14954       DCD unk_4020F800					     ; DATA XREF: sub_14948r
ROM_ORIG:14958 A8 FC 20	40     off_14958       DCD dword_4020FCA8				     ; DATA XREF: sub_14948+4r
ROM_ORIG:1495C F0 22 00	48     off_1495C       DCD OMAP3430_reg_CONTROL_STATUS			     ; DATA XREF: sub_148C0r
ROM_ORIG:1495C											     ; sub_148C0+18r
ROM_ORIG:1495C											     ; Control Module Status register: latches system information at reset time
ROM_ORIG:14960 AC FC 20	40     off_14960       DCD dword_4020FCAC				     ; DATA XREF: sub_148C0+34r
ROM_ORIG:14964 00 40 01	00     off_14964       DCD ROM_LOAD_START				     ; DATA XREF: sub_148C0+38r
ROM_ORIG:14968 B0 FF 20	40     off_14968       DCD memory_buffer				     ; DATA XREF: sub_148C0+44r
ROM_ORIG:14968											     ; sub_148C0+54r
ROM_ORIG:1496C 88 40 01	00     off_1496C       DCD dead_loop_0					     ; DATA XREF: sub_14930+8r
ROM_ORIG:14970 8C 40 01	00     off_14970       DCD dead_loop_1					     ; DATA XREF: sub_1493C+8r
ROM_ORIG:14974 00			       DCB    0
ROM_ORIG:14975 00			       DCB    0
ROM_ORIG:14976 00			       DCB    0
ROM_ORIG:14977 00			       DCB    0
ROM_ORIG:14978 00			       DCB    0
ROM_ORIG:14979 00			       DCB    0
ROM_ORIG:1497A 00			       DCB    0
ROM_ORIG:1497B 00			       DCB    0
ROM_ORIG:1497C 00			       DCB    0
ROM_ORIG:1497D 00			       DCB    0
ROM_ORIG:1497E 00			       DCB    0
ROM_ORIG:1497F 00			       DCB    0
ROM_ORIG:14980
ROM_ORIG:14980		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14980
ROM_ORIG:14980
ROM_ORIG:14980		       sub_14980							     ; CODE XREF: sub_17BE0:loc_17BF4p
ROM_ORIG:14980 000 01 20 A0 E3		       MOV	       R2, #1				     ; Rd = Op2
ROM_ORIG:14984 000 28 30 9F E5		       LDR	       R3, =SDRC_MODULE_SEMAPHORE	     ; Load from Memory
ROM_ORIG:14984 000
ROM_ORIG:14988
ROM_ORIG:14988		       loc_14988							     ; CODE XREF: sub_14980+10j
ROM_ORIG:14988											     ; sub_14980+1Cj
ROM_ORIG:14988 000 00 10 93 E5		       LDR	       R1, [R3]				     ; Load from Memory
ROM_ORIG:1498C 000 02 00 51 E1		       CMP	       R1, R2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14990 000 FC FF FF 0A		       BEQ	       loc_14988			     ; Branch
ROM_ORIG:14990 000
ROM_ORIG:14994 000 92 10 03 E1		       SWP	       R1, R2, [R3]			     ; Single Data Swap
ROM_ORIG:14998 000 02 00 51 E1		       CMP	       R1, R2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1499C 000 F9 FF FF 0A		       BEQ	       loc_14988			     ; Branch
ROM_ORIG:1499C 000
ROM_ORIG:149A0 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:149A0 000
ROM_ORIG:149A0		       ; End of	function sub_14980
ROM_ORIG:149A0
ROM_ORIG:149A4
ROM_ORIG:149A4		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:149A4
ROM_ORIG:149A4
ROM_ORIG:149A4		       sub_149A4							     ; CODE XREF: sub_17BE0+76p
ROM_ORIG:149A4 000 08 30 9F E5		       LDR	       R3, =SDRC_MODULE_SEMAPHORE	     ; Load from Memory
ROM_ORIG:149A8 000 00 20 A0 E3		       MOV	       R2, #0				     ; Rd = Op2
ROM_ORIG:149AC 000 00 20 83 E5		       STR	       R2, [R3]				     ; Store to	Memory
ROM_ORIG:149B0 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:149B0 000
ROM_ORIG:149B0		       ; End of	function sub_149A4
ROM_ORIG:149B0
ROM_ORIG:149B0		       ; ---------------------------------------------------------------------------
ROM_ORIG:149B4 1C 29 00	48     off_149B4       DCD SDRC_MODULE_SEMAPHORE			     ; DATA XREF: sub_14980+4r
ROM_ORIG:149B4											     ; sub_149A4r
ROM_ORIG:149B8 00			       DCB    0
ROM_ORIG:149B9 00			       DCB    0
ROM_ORIG:149BA 00			       DCB    0
ROM_ORIG:149BB 00			       DCB    0
ROM_ORIG:149BC 00			       DCB    0
ROM_ORIG:149BD 00			       DCB    0
ROM_ORIG:149BE 00			       DCB    0
ROM_ORIG:149BF 00			       DCB    0
ROM_ORIG:149C0
ROM_ORIG:149C0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:149C0
ROM_ORIG:149C0		       ; Attributes: noreturn
ROM_ORIG:149C0
ROM_ORIG:149C0		       sub_149C0							     ; CODE XREF: sub_148C0+2Cp
ROM_ORIG:149C0 000 0E 70 A0 E1		       MOV	       R7, LR				     ; Rd = Op2
ROM_ORIG:149C4 000 65 FE FF EB		       BL	       sub_14360			     ; Branch with Link
ROM_ORIG:149C4 000
ROM_ORIG:149C8 000 20 60 06 E2		       AND	       R6, R6, #0x20			     ; Rd = Op1	& Op2
ROM_ORIG:149CC 000 20 00 56 E3		       CMP	       R6, #0x20 ; ' '			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:149D0 000 82 FE FF 0B		       BLEQ	       sub_143E0			     ; Branch with Link
ROM_ORIG:149D0 000
ROM_ORIG:149D4 000 02 03 A0 E3		       MOV	       R0, #0x8000000			     ; Rd = Op2
ROM_ORIG:149D8 000 00 10 90 E5		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:149DC 000 14 30 9F E5		       LDR	       R3, =0				     ; Load from Memory
ROM_ORIG:149E0 000 03 00 51 E1		       CMP	       R1, R3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:149E4 000 17 FF 2F 01		       BXEQ	       R7				     ; Branch to/from Thumb mode
ROM_ORIG:149E8 000 0C 30 9F E5		       LDR	       R3, =0xFFFFFFFF			     ; Load from Memory
ROM_ORIG:149EC 000 03 00 51 E1		       CMP	       R1, R3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:149F0 000 17 FF 2F 01		       BXEQ	       R7				     ; Branch to/from Thumb mode
ROM_ORIG:149F4 000 00 F0 A0 E1		       MOV	       PC, R0				     ; Rd = Op2
ROM_ORIG:149F4 000
ROM_ORIG:149F4		       ; End of	function sub_149C0
ROM_ORIG:149F4
ROM_ORIG:149F4		       ; ---------------------------------------------------------------------------
ROM_ORIG:149F8 00 00 00	00     dword_149F8     DCD 0						     ; DATA XREF: sub_149C0+1Cr
ROM_ORIG:149FC FF FF FF	FF     dword_149FC     DCD 0xFFFFFFFF					     ; DATA XREF: sub_149C0+28r
ROM_ORIG:14A00
ROM_ORIG:14A00		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14A00
ROM_ORIG:14A00		       ; Attributes: noreturn
ROM_ORIG:14A00
ROM_ORIG:14A00		       sub_14A00							     ; CODE XREF: j_dl_undefined_exp+14j
ROM_ORIG:14A00 000 48 D0 9F E5		       LDR	       SP, =0x4020FCD8			     ; Load from Memory
ROM_ORIG:14A04 000 C0 00 2D E8		       STMED	       SP!, {R6,R7}			     ; Store Block to Memory
ROM_ORIG:14A08 000 00 60 4F E1		       MRS	       R6, SPSR				     ; Transfer	PSR to Register
ROM_ORIG:14A0C 000 C0 60 86 E3		       ORR	       R6, R6, #0xC0			     ; Rd = Op1	| Op2
ROM_ORIG:14A10 000 20 60 D6 E3		       BICS	       R6, R6, #0x20			     ; Rd = Op1	& ~Op2
ROM_ORIG:14A14 000 00 70 0F E1		       MRS	       R7, CPSR				     ; Transfer	PSR to Register
ROM_ORIG:14A18 000 06 F0 2F E1		       MSR	       CPSR_cxsf, R6			     ; Transfer	Register to PSR
ROM_ORIG:14A1C 000 0D 60 A0 E1		       MOV	       R6, SP				     ; Rd = Op2
ROM_ORIG:14A20 000 07 F0 2F E1		       MSR	       CPSR_cxsf, R7			     ; Transfer	Register to PSR
ROM_ORIG:14A24 000 06 D0 A0 E1		       MOV	       SP, R6				     ; Rd = Op2
ROM_ORIG:14A28 000 FF 5F 2D E9		       STMFD	       SP!, {R0-R12,LR}			     ; Store Block to Memory
ROM_ORIG:14A2C 038 E0 11 00 FA		       BLX	       sub_191B4			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:14A2C 038
ROM_ORIG:14A30 038 00 F0 20 E3		       NOP						     ; No Operation
ROM_ORIG:14A34 038 00 F0 20 E3		       NOP						     ; No Operation
ROM_ORIG:14A38 038 FF 5F BD E8		       LDMFD	       SP!, {R0-R12,LR}			     ; Load Block from Memory
ROM_ORIG:14A3C 000 10 D0 9F E5		       LDR	       SP, =0x4020FCD4			     ; Load from Memory
ROM_ORIG:14A40 000 C0 00 BD E8		       LDMFD	       SP!, {R6,R7}			     ; Load Block from Memory
ROM_ORIG:14A44 -08 04 F0 5E E2		       SUBS	       PC, LR, #4			     ; Rd = Op1	- Op2
ROM_ORIG:14A44 -08
ROM_ORIG:14A44		       ; End of	function sub_14A00
ROM_ORIG:14A44
ROM_ORIG:14A48		       ; ---------------------------------------------------------------------------
ROM_ORIG:14A48 00 F0 20	E3		       NOP						     ; No Operation
ROM_ORIG:14A4C 00 F0 20	E3		       NOP						     ; No Operation
ROM_ORIG:14A4C
ROM_ORIG:14A4C		       ; ---------------------------------------------------------------------------
ROM_ORIG:14A50 D8 FC 20	40     dword_14A50     DCD 0x4020FCD8					     ; DATA XREF: sub_14A00r
ROM_ORIG:14A54 D4 FC 20	40     dword_14A54     DCD 0x4020FCD4					     ; DATA XREF: sub_14A00+3Cr
ROM_ORIG:14A58
ROM_ORIG:14A58		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14A58
ROM_ORIG:14A58
ROM_ORIG:14A58		       sub_14A58							     ; CODE XREF: sub_161E8+2Ep
ROM_ORIG:14A58											     ; sub_181A8+44p
ROM_ORIG:14A58 000 10 B4		       PUSH	       {R4}				     ; Push registers
ROM_ORIG:14A5A 004 04 2A		       CMP	       R2, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14A5C 004 0E D3		       BCC	       loc_14A7C			     ; Branch
ROM_ORIG:14A5C
ROM_ORIG:14A5E 004 03 00		       MOVS	       R3, R0				     ; Rd = Op2
ROM_ORIG:14A60 004 0B 43		       ORRS	       R3, R1				     ; Rd = Op1	| Op2
ROM_ORIG:14A62 004 9B 07		       LSLS	       R3, R3, #0x1E			     ; Logical Shift Left
ROM_ORIG:14A64 004 0A D1		       BNE	       loc_14A7C			     ; Branch
ROM_ORIG:14A64
ROM_ORIG:14A66
ROM_ORIG:14A66		       loc_14A66							     ; CODE XREF: sub_14A58+1Aj
ROM_ORIG:14A66 004 08 C8		       LDMIA	       R0!, {R3}			     ; Load Block from Memory
ROM_ORIG:14A68 004 10 C9		       LDMIA	       R1!, {R4}			     ; Load Block from Memory
ROM_ORIG:14A6A 004 A3 42		       CMP	       R3, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14A6C 004 02 D1		       BNE	       loc_14A74			     ; Branch
ROM_ORIG:14A6C
ROM_ORIG:14A6E 004 12 1F		       SUBS	       R2, R2, #4			     ; Rd = Op1	- Op2
ROM_ORIG:14A70 004 04 2A		       CMP	       R2, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14A72 004 F8 D2		       BCS	       loc_14A66			     ; Branch
ROM_ORIG:14A72
ROM_ORIG:14A74
ROM_ORIG:14A74		       loc_14A74							     ; CODE XREF: sub_14A58+14j
ROM_ORIG:14A74 004 A3 42		       CMP	       R3, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14A76 004 01 D0		       BEQ	       loc_14A7C			     ; Branch
ROM_ORIG:14A76
ROM_ORIG:14A78 004 00 1F		       SUBS	       R0, R0, #4			     ; Rd = Op1	- Op2
ROM_ORIG:14A7A 004 09 1F		       SUBS	       R1, R1, #4			     ; Rd = Op1	- Op2
ROM_ORIG:14A7A
ROM_ORIG:14A7C
ROM_ORIG:14A7C		       loc_14A7C							     ; CODE XREF: sub_14A58+4j
ROM_ORIG:14A7C											     ; sub_14A58+Cj ...
ROM_ORIG:14A7C 004 00 2A		       CMP	       R2, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14A7E 004 02 D1		       BNE	       loc_14A86			     ; Branch
ROM_ORIG:14A7E
ROM_ORIG:14A80 004 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:14A80
ROM_ORIG:14A82
ROM_ORIG:14A82		       loc_14A82							     ; CODE XREF: sub_14A58+54j
ROM_ORIG:14A82 004 10 BC		       POP	       {R4}				     ; Pop registers
ROM_ORIG:14A84 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14A84
ROM_ORIG:14A86		       ; ---------------------------------------------------------------------------
ROM_ORIG:14A86
ROM_ORIG:14A86		       loc_14A86							     ; CODE XREF: sub_14A58+26j
ROM_ORIG:14A86 004 D3 07		       LSLS	       R3, R2, #0x1F			     ; Logical Shift Left
ROM_ORIG:14A88 004 01 D0		       BEQ	       loc_14A8E			     ; Branch
ROM_ORIG:14A88
ROM_ORIG:14A8A 004 52 1C		       ADDS	       R2, R2, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:14A8C 004 05 E0		       B	       loc_14A9A			     ; Branch
ROM_ORIG:14A8C
ROM_ORIG:14A8E		       ; ---------------------------------------------------------------------------
ROM_ORIG:14A8E
ROM_ORIG:14A8E		       loc_14A8E							     ; CODE XREF: sub_14A58+30j
ROM_ORIG:14A8E											     ; sub_14A58+50j
ROM_ORIG:14A8E 004 03 78		       LDRB	       R3, [R0]				     ; Load from Memory
ROM_ORIG:14A90 004 0C 78		       LDRB	       R4, [R1]				     ; Load from Memory
ROM_ORIG:14A92 004 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:14A94 004 49 1C		       ADDS	       R1, R1, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:14A96 004 A3 42		       CMP	       R3, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14A98 004 07 D1		       BNE	       loc_14AAA			     ; Branch
ROM_ORIG:14A98
ROM_ORIG:14A9A
ROM_ORIG:14A9A		       loc_14A9A							     ; CODE XREF: sub_14A58+34j
ROM_ORIG:14A9A 004 03 78		       LDRB	       R3, [R0]				     ; Load from Memory
ROM_ORIG:14A9C 004 0C 78		       LDRB	       R4, [R1]				     ; Load from Memory
ROM_ORIG:14A9E 004 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:14AA0 004 49 1C		       ADDS	       R1, R1, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:14AA2 004 A3 42		       CMP	       R3, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14AA4 004 01 D1		       BNE	       loc_14AAA			     ; Branch
ROM_ORIG:14AA4
ROM_ORIG:14AA6 004 92 1E		       SUBS	       R2, R2, #2			     ; Rd = Op1	- Op2
ROM_ORIG:14AA8 004 F1 D1		       BNE	       loc_14A8E			     ; Branch
ROM_ORIG:14AA8
ROM_ORIG:14AAA
ROM_ORIG:14AAA		       loc_14AAA							     ; CODE XREF: sub_14A58+40j
ROM_ORIG:14AAA											     ; sub_14A58+4Cj
ROM_ORIG:14AAA 004 18 1B		       SUBS	       R0, R3, R4			     ; Rd = Op1	- Op2
ROM_ORIG:14AAC 004 E9 E7		       B	       loc_14A82			     ; Branch
ROM_ORIG:14AAC
ROM_ORIG:14AAC		       ; End of	function sub_14A58
ROM_ORIG:14AAC
ROM_ORIG:14AAC		       ; ---------------------------------------------------------------------------
ROM_ORIG:14AAE 00			       DCB    0
ROM_ORIG:14AAF 00			       DCB    0
ROM_ORIG:14AB0
ROM_ORIG:14AB0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14AB0
ROM_ORIG:14AB0
ROM_ORIG:14AB0		       sub_14AB0							     ; CODE XREF: sub_181A8+1Ap
ROM_ORIG:14AB0 000 FF 30 02 E2		       AND	       R3, R2, #0xFF			     ; Rd = Op1	& Op2
ROM_ORIG:14AB4 000 03 24 83 E1		       ORR	       R2, R3, R3,LSL#8			     ; Rd = Op1	| Op2
ROM_ORIG:14AB8 000 02 28 82 E1		       ORR	       R2, R2, R2,LSL#16		     ; Rd = Op1	| Op2
ROM_ORIG:14ABC 000 4E 00 00 EA		       B	       loc_14BFC			     ; Branch
ROM_ORIG:14ABC 000
ROM_ORIG:14ABC		       ; End of	function sub_14AB0
ROM_ORIG:14ABC
ROM_ORIG:14AC0
ROM_ORIG:14AC0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14AC0
ROM_ORIG:14AC0
ROM_ORIG:14AC0		       sub_14AC0							     ; CODE XREF: sub_18644+90p
ROM_ORIG:14AC0 000 03 00 52 E3		       CMP	       R2, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14AC4 000 2A 00 00 9A		       BLS	       loc_14B74			     ; Branch
ROM_ORIG:14AC4 000
ROM_ORIG:14AC8 000 03 C0 10 E2		       ANDS	       R12, R0,	#3			     ; Rd = Op1	& Op2
ROM_ORIG:14ACC 000 08 00 00 0A		       BEQ	       loc_14AF4			     ; Branch
ROM_ORIG:14ACC 000
ROM_ORIG:14AD0 000 01 30 D1 E4		       LDRB	       R3, [R1],#1			     ; Load from Memory
ROM_ORIG:14AD4 000 02 00 5C E3		       CMP	       R12, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14AD8 000 0C 20 82 E0		       ADD	       R2, R2, R12			     ; Rd = Op1	+ Op2
ROM_ORIG:14ADC 000 01 C0 D1 94		       LDRLSB	       R12, [R1],#1			     ; Load from Memory
ROM_ORIG:14AE0 000 01 30 C0 E4		       STRB	       R3, [R0],#1			     ; Store to	Memory
ROM_ORIG:14AE4 000 01 30 D1 34		       LDRCCB	       R3, [R1],#1			     ; Load from Memory
ROM_ORIG:14AE8 000 01 C0 C0 94		       STRLSB	       R12, [R0],#1			     ; Store to	Memory
ROM_ORIG:14AEC 000 04 20 42 E2		       SUB	       R2, R2, #4			     ; Rd = Op1	- Op2
ROM_ORIG:14AF0 000 01 30 C0 34		       STRCCB	       R3, [R0],#1			     ; Store to	Memory
ROM_ORIG:14AF0 000
ROM_ORIG:14AF4
ROM_ORIG:14AF4		       loc_14AF4							     ; CODE XREF: sub_14AC0+Cj
ROM_ORIG:14AF4 000 03 30 11 E2		       ANDS	       R3, R1, #3			     ; Rd = Op1	& Op2
ROM_ORIG:14AF8 000 25 00 00 0A		       BEQ	       sub_14B94			     ; Branch
ROM_ORIG:14AF8 000
ROM_ORIG:14AFC 000 04 20 52 E2		       SUBS	       R2, R2, #4			     ; Rd = Op1	- Op2
ROM_ORIG:14B00 000 1B 00 00 3A		       BCC	       loc_14B74			     ; Branch
ROM_ORIG:14B00 000
ROM_ORIG:14B04 000 03 C0 31 E7		       LDR	       R12, [R1,-R3]!			     ; Load from Memory
ROM_ORIG:14B08 000 02 00 53 E3		       CMP	       R3, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14B0C 000 08 00 00 0A		       BEQ	       loc_14B34			     ; Branch
ROM_ORIG:14B0C 000
ROM_ORIG:14B10 000 0F 00 00 8A		       BHI	       loc_14B54			     ; Branch
ROM_ORIG:14B10 000
ROM_ORIG:14B14
ROM_ORIG:14B14		       loc_14B14							     ; CODE XREF: sub_14AC0+68j
ROM_ORIG:14B14 000 2C 34 A0 E1		       MOV	       R3, R12,LSR#8			     ; Rd = Op2
ROM_ORIG:14B18 000 04 C0 B1 E5		       LDR	       R12, [R1,#4]!			     ; Load from Memory
ROM_ORIG:14B1C 000 04 20 52 E2		       SUBS	       R2, R2, #4			     ; Rd = Op1	- Op2
ROM_ORIG:14B20 000 0C 3C 83 E1		       ORR	       R3, R3, R12,LSL#24		     ; Rd = Op1	| Op2
ROM_ORIG:14B24 000 04 30 80 E4		       STR	       R3, [R0],#4			     ; Store to	Memory
ROM_ORIG:14B28 000 F9 FF FF 2A		       BCS	       loc_14B14			     ; Branch
ROM_ORIG:14B28 000
ROM_ORIG:14B2C 000 01 10 81 E2		       ADD	       R1, R1, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:14B30 000 0F 00 00 EA		       B	       loc_14B74			     ; Branch
ROM_ORIG:14B30 000
ROM_ORIG:14B34		       ; ---------------------------------------------------------------------------
ROM_ORIG:14B34
ROM_ORIG:14B34		       loc_14B34							     ; CODE XREF: sub_14AC0+4Cj
ROM_ORIG:14B34											     ; sub_14AC0+88j
ROM_ORIG:14B34 000 2C 38 A0 E1		       MOV	       R3, R12,LSR#16			     ; Rd = Op2
ROM_ORIG:14B38 000 04 C0 B1 E5		       LDR	       R12, [R1,#4]!			     ; Load from Memory
ROM_ORIG:14B3C 000 04 20 52 E2		       SUBS	       R2, R2, #4			     ; Rd = Op1	- Op2
ROM_ORIG:14B40 000 0C 38 83 E1		       ORR	       R3, R3, R12,LSL#16		     ; Rd = Op1	| Op2
ROM_ORIG:14B44 000 04 30 80 E4		       STR	       R3, [R0],#4			     ; Store to	Memory
ROM_ORIG:14B48 000 F9 FF FF 2A		       BCS	       loc_14B34			     ; Branch
ROM_ORIG:14B48 000
ROM_ORIG:14B4C 000 02 10 81 E2		       ADD	       R1, R1, #2			     ; Rd = Op1	+ Op2
ROM_ORIG:14B50 000 07 00 00 EA		       B	       loc_14B74			     ; Branch
ROM_ORIG:14B50 000
ROM_ORIG:14B54		       ; ---------------------------------------------------------------------------
ROM_ORIG:14B54
ROM_ORIG:14B54		       loc_14B54							     ; CODE XREF: sub_14AC0+50j
ROM_ORIG:14B54											     ; sub_14AC0+A8j
ROM_ORIG:14B54 000 2C 3C A0 E1		       MOV	       R3, R12,LSR#24			     ; Rd = Op2
ROM_ORIG:14B58 000 04 C0 B1 E5		       LDR	       R12, [R1,#4]!			     ; Load from Memory
ROM_ORIG:14B5C 000 04 20 52 E2		       SUBS	       R2, R2, #4			     ; Rd = Op1	- Op2
ROM_ORIG:14B60 000 0C 34 83 E1		       ORR	       R3, R3, R12,LSL#8		     ; Rd = Op1	| Op2
ROM_ORIG:14B64 000 04 30 80 E4		       STR	       R3, [R0],#4			     ; Store to	Memory
ROM_ORIG:14B68 000 F9 FF FF 2A		       BCS	       loc_14B54			     ; Branch
ROM_ORIG:14B68 000
ROM_ORIG:14B6C 000 03 10 81 E2		       ADD	       R1, R1, #3			     ; Rd = Op1	+ Op2
ROM_ORIG:14B70 000 00 00 A0 E1		       NOP						     ; No Operation
ROM_ORIG:14B70 000
ROM_ORIG:14B74
ROM_ORIG:14B74		       loc_14B74							     ; CODE XREF: sub_14AC0+4j
ROM_ORIG:14B74											     ; sub_14AC0+40j ...
ROM_ORIG:14B74 000 82 2F B0 E1		       MOVS	       R2, R2,LSL#31			     ; Rd = Op2
ROM_ORIG:14B78 000 01 30 D1 24		       LDRCSB	       R3, [R1],#1			     ; Load from Memory
ROM_ORIG:14B7C 000 01 C0 D1 24		       LDRCSB	       R12, [R1],#1			     ; Load from Memory
ROM_ORIG:14B80 000 01 20 D1 44		       LDRMIB	       R2, [R1],#1			     ; Load from Memory
ROM_ORIG:14B84 000 01 30 C0 24		       STRCSB	       R3, [R0],#1			     ; Store to	Memory
ROM_ORIG:14B88 000 01 C0 C0 24		       STRCSB	       R12, [R0],#1			     ; Store to	Memory
ROM_ORIG:14B8C 000 01 20 C0 44		       STRMIB	       R2, [R0],#1			     ; Store to	Memory
ROM_ORIG:14B90 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14B90 000
ROM_ORIG:14B90		       ; End of	function sub_14AC0
ROM_ORIG:14B90
ROM_ORIG:14B94
ROM_ORIG:14B94		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14B94
ROM_ORIG:14B94
ROM_ORIG:14B94		       sub_14B94							     ; CODE XREF: sub_14AC0+38j
ROM_ORIG:14B94											     ; sub_15BC8+38p ...
ROM_ORIG:14B94 000 10 40 2D E9		       STMFD	       SP!, {R4,LR}			     ; Store Block to Memory
ROM_ORIG:14B98 008 20 20 52 E2		       SUBS	       R2, R2, #0x20			     ; Rd = Op1	- Op2
ROM_ORIG:14B9C 008 05 00 00 3A		       BCC	       loc_14BB8			     ; Branch
ROM_ORIG:14B9C 008
ROM_ORIG:14BA0
ROM_ORIG:14BA0		       loc_14BA0							     ; CODE XREF: sub_14B94+20j
ROM_ORIG:14BA0 008 18 50 B1 28		       LDMCSIA	       R1!, {R3,R4,R12,LR}		     ; Load Block from Memory
ROM_ORIG:14BA4 008 18 50 A0 28		       STMCSIA	       R0!, {R3,R4,R12,LR}		     ; Store Block to Memory
ROM_ORIG:14BA8 008 18 50 B1 28		       LDMCSIA	       R1!, {R3,R4,R12,LR}		     ; Load Block from Memory
ROM_ORIG:14BAC 008 18 50 A0 28		       STMCSIA	       R0!, {R3,R4,R12,LR}		     ; Store Block to Memory
ROM_ORIG:14BB0 008 20 20 52 22		       SUBCSS	       R2, R2, #0x20			     ; Rd = Op1	- Op2
ROM_ORIG:14BB4 008 F9 FF FF 2A		       BCS	       loc_14BA0			     ; Branch
ROM_ORIG:14BB4 008
ROM_ORIG:14BB8
ROM_ORIG:14BB8		       loc_14BB8							     ; CODE XREF: sub_14B94+8j
ROM_ORIG:14BB8 008 02 CE B0 E1		       MOVS	       R12, R2,LSL#28			     ; Rd = Op2
ROM_ORIG:14BBC 008 18 50 B1 28		       LDMCSIA	       R1!, {R3,R4,R12,LR}		     ; Load Block from Memory
ROM_ORIG:14BC0 008 18 50 A0 28		       STMCSIA	       R0!, {R3,R4,R12,LR}		     ; Store Block to Memory
ROM_ORIG:14BC4 008 18 00 B1 48		       LDMMIIA	       R1!, {R3,R4}			     ; Load Block from Memory
ROM_ORIG:14BC8 008 18 00 A0 48		       STMMIIA	       R0!, {R3,R4}			     ; Store Block to Memory
ROM_ORIG:14BCC 008 10 40 BD E8		       LDMFD	       SP!, {R4,LR}			     ; Load Block from Memory
ROM_ORIG:14BD0 000 02 CF B0 E1		       MOVS	       R12, R2,LSL#30			     ; Rd = Op2
ROM_ORIG:14BD4 000 04 30 91 24		       LDRCS	       R3, [R1],#4			     ; Load from Memory
ROM_ORIG:14BD8 000 04 30 80 24		       STRCS	       R3, [R0],#4			     ; Store to	Memory
ROM_ORIG:14BDC 000 1E FF 2F 01		       BXEQ	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14BDC 000
ROM_ORIG:14BE0 000 82 2F B0 E1		       MOVS	       R2, R2,LSL#31			     ; Rd = Op2
ROM_ORIG:14BE4 000 B2 30 D1 20		       LDRCSH	       R3, [R1],#2			     ; Load from Memory
ROM_ORIG:14BE8 000 01 20 D1 44		       LDRMIB	       R2, [R1],#1			     ; Load from Memory
ROM_ORIG:14BEC 000 B2 30 C0 20		       STRCSH	       R3, [R0],#2			     ; Store to	Memory
ROM_ORIG:14BF0 000 01 20 C0 44		       STRMIB	       R2, [R0],#1			     ; Store to	Memory
ROM_ORIG:14BF4 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14BF4 000
ROM_ORIG:14BF4		       ; End of	function sub_14B94
ROM_ORIG:14BF4
ROM_ORIG:14BF8
ROM_ORIG:14BF8		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14BF8
ROM_ORIG:14BF8
ROM_ORIG:14BF8		       sub_14BF8							     ; CODE XREF: sub_15E08+10p
ROM_ORIG:14BF8											     ; sub_18644+14p
ROM_ORIG:14BF8 000 00 20 A0 E3		       MOV	       R2, #0				     ; Rd = Op2
ROM_ORIG:14BF8 000
ROM_ORIG:14BFC
ROM_ORIG:14BFC		       loc_14BFC							     ; CODE XREF: sub_14AB0+Cj
ROM_ORIG:14BFC 000 04 00 51 E3		       CMP	       R1, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14C00 000 07 00 00 3A		       BCC	       loc_14C24			     ; Branch
ROM_ORIG:14C00 000
ROM_ORIG:14C04 000 03 C0 10 E2		       ANDS	       R12, R0,	#3			     ; Rd = Op1	& Op2
ROM_ORIG:14C08 000 47 00 00 0A		       BEQ	       sub_14D2C			     ; Branch
ROM_ORIG:14C08 000
ROM_ORIG:14C0C 000 04 C0 6C E2		       RSB	       R12, R12, #4			     ; Rd = Op2	- Op1
ROM_ORIG:14C10 000 02 00 5C E3		       CMP	       R12, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14C14 000 01 20 C0 14		       STRNEB	       R2, [R0],#1			     ; Store to	Memory
ROM_ORIG:14C18 000 0C 10 41 E0		       SUB	       R1, R1, R12			     ; Rd = Op1	- Op2
ROM_ORIG:14C1C 000 B2 20 C0 A0		       STRGEH	       R2, [R0],#2			     ; Store to	Memory
ROM_ORIG:14C20 000 41 00 00 EA		       B	       sub_14D2C			     ; Branch
ROM_ORIG:14C20 000
ROM_ORIG:14C24		       ; ---------------------------------------------------------------------------
ROM_ORIG:14C24
ROM_ORIG:14C24		       loc_14C24							     ; CODE XREF: sub_14BF8+8j
ROM_ORIG:14C24 000 81 CF B0 E1		       MOVS	       R12, R1,LSL#31			     ; Rd = Op2
ROM_ORIG:14C28 000 01 20 C0 24		       STRCSB	       R2, [R0],#1			     ; Store to	Memory
ROM_ORIG:14C2C 000 01 20 C0 24		       STRCSB	       R2, [R0],#1			     ; Store to	Memory
ROM_ORIG:14C30 000 01 20 C0 44		       STRMIB	       R2, [R0],#1			     ; Store to	Memory
ROM_ORIG:14C34 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14C34 000
ROM_ORIG:14C34		       ; End of	function sub_14BF8
ROM_ORIG:14C34
ROM_ORIG:14C38
ROM_ORIG:14C38		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14C38
ROM_ORIG:14C38
ROM_ORIG:14C38		       sub_14C38							     ; CODE XREF: sub_181A8+36p
ROM_ORIG:14C38 000 30 B4		       PUSH	       {R4,R5}				     ; Push registers
ROM_ORIG:14C3A 008 43 1C		       ADDS	       R3, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:14C3C 008 06 E0		       B	       loc_14C4C			     ; Branch
ROM_ORIG:14C3C
ROM_ORIG:14C3E		       ; ---------------------------------------------------------------------------
ROM_ORIG:14C3E
ROM_ORIG:14C3E		       loc_14C3E							     ; CODE XREF: sub_14C38+16j
ROM_ORIG:14C3E 008 01 78		       LDRB	       R1, [R0]				     ; Load from Memory
ROM_ORIG:14C40 008 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:14C42 008 00 29		       CMP	       R1, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:14C44 008 02 D1		       BNE	       loc_14C4C			     ; Branch
ROM_ORIG:14C44
ROM_ORIG:14C46 008 C0 1A		       SUBS	       R0, R0, R3			     ; Rd = Op1	- Op2
ROM_ORIG:14C46
ROM_ORIG:14C48
ROM_ORIG:14C48		       loc_14C48							     ; CODE XREF: sub_14C38+2Ej
ROM_ORIG:14C48											     ; sub_14C38+38j ...
ROM_ORIG:14C48 008 30 BC		       POP	       {R4,R5}				     ; Pop registers
ROM_ORIG:14C4A 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14C4A
ROM_ORIG:14C4C		       ; ---------------------------------------------------------------------------
ROM_ORIG:14C4C
ROM_ORIG:14C4C		       loc_14C4C							     ; CODE XREF: sub_14C38+4j
ROM_ORIG:14C4C											     ; sub_14C38+Cj
ROM_ORIG:14C4C 008 81 07		       LSLS	       R1, R0, #0x1E			     ; Logical Shift Left
ROM_ORIG:14C4E 008 F6 D1		       BNE	       loc_14C3E			     ; Branch
ROM_ORIG:14C4E
ROM_ORIG:14C50 008 0A 4A		       LDR	       R2, =0x1010101			     ; Load from Memory
ROM_ORIG:14C52 008 D4 01		       LSLS	       R4, R2, #7			     ; Logical Shift Left
ROM_ORIG:14C52
ROM_ORIG:14C54
ROM_ORIG:14C54		       loc_14C54							     ; CODE XREF: sub_14C38+24j
ROM_ORIG:14C54 008 02 C8		       LDMIA	       R0!, {R1}			     ; Load Block from Memory
ROM_ORIG:14C56 008 8D 1A		       SUBS	       R5, R1, R2			     ; Rd = Op1	- Op2
ROM_ORIG:14C58 008 8D 43		       BICS	       R5, R1				     ; Rd = Op1	& ~Op2
ROM_ORIG:14C5A 008 25 42		       TST	       R5, R4				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:14C5C 008 FA D0		       BEQ	       loc_14C54			     ; Branch
ROM_ORIG:14C5C
ROM_ORIG:14C5E 008 C0 1A		       SUBS	       R0, R0, R3			     ; Rd = Op1	- Op2
ROM_ORIG:14C60 008 0A 06		       LSLS	       R2, R1, #0x18			     ; Logical Shift Left
ROM_ORIG:14C62 008 01 D1		       BNE	       loc_14C68			     ; Branch
ROM_ORIG:14C62
ROM_ORIG:14C64 008 C0 1E		       SUBS	       R0, R0, #3			     ; Rd = Op1	- Op2
ROM_ORIG:14C66 008 EF E7		       B	       loc_14C48			     ; Branch
ROM_ORIG:14C66
ROM_ORIG:14C68		       ; ---------------------------------------------------------------------------
ROM_ORIG:14C68
ROM_ORIG:14C68		       loc_14C68							     ; CODE XREF: sub_14C38+2Aj
ROM_ORIG:14C68 008 0A 04		       LSLS	       R2, R1, #0x10			     ; Logical Shift Left
ROM_ORIG:14C6A 008 12 0E		       LSRS	       R2, R2, #0x18			     ; Logical Shift Right
ROM_ORIG:14C6C 008 01 D1		       BNE	       loc_14C72			     ; Branch
ROM_ORIG:14C6C
ROM_ORIG:14C6E 008 80 1E		       SUBS	       R0, R0, #2			     ; Rd = Op1	- Op2
ROM_ORIG:14C70 008 EA E7		       B	       loc_14C48			     ; Branch
ROM_ORIG:14C70
ROM_ORIG:14C72		       ; ---------------------------------------------------------------------------
ROM_ORIG:14C72
ROM_ORIG:14C72		       loc_14C72							     ; CODE XREF: sub_14C38+34j
ROM_ORIG:14C72 008 09 02		       LSLS	       R1, R1, #8			     ; Logical Shift Left
ROM_ORIG:14C74 008 09 0E		       LSRS	       R1, R1, #0x18			     ; Logical Shift Right
ROM_ORIG:14C76 008 E7 D1		       BNE	       loc_14C48			     ; Branch
ROM_ORIG:14C76
ROM_ORIG:14C78 008 40 1E		       SUBS	       R0, R0, #1			     ; Rd = Op1	- Op2
ROM_ORIG:14C7A 008 E5 E7		       B	       loc_14C48			     ; Branch
ROM_ORIG:14C7A
ROM_ORIG:14C7A		       ; End of	function sub_14C38
ROM_ORIG:14C7A
ROM_ORIG:14C7A		       ; ---------------------------------------------------------------------------
ROM_ORIG:14C7C 01 01 01	01     dword_14C7C     DCD 0x1010101					     ; DATA XREF: sub_14C38+18r
ROM_ORIG:14C80
ROM_ORIG:14C80		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14C80
ROM_ORIG:14C80
ROM_ORIG:14C80		       sub_14C80							     ; CODE XREF: sub_15A08+1Ap
ROM_ORIG:14C80											     ; sub_15A08+46p ...
ROM_ORIG:14C80 000 01 20 D0 E5		       LDRB	       R2, [R0,#1]			     ; Load from Memory
ROM_ORIG:14C84 000 00 10 D0 E5		       LDRB	       R1, [R0]				     ; Load from Memory
ROM_ORIG:14C88 000 02 30 D0 E5		       LDRB	       R3, [R0,#2]			     ; Load from Memory
ROM_ORIG:14C8C 000 03 00 D0 E5		       LDRB	       R0, [R0,#3]			     ; Load from Memory
ROM_ORIG:14C90 000 02 14 81 E1		       ORR	       R1, R1, R2,LSL#8			     ; Rd = Op1	| Op2
ROM_ORIG:14C94 000 03 18 81 E1		       ORR	       R1, R1, R3,LSL#16		     ; Rd = Op1	| Op2
ROM_ORIG:14C98 000 00 0C 81 E1		       ORR	       R0, R1, R0,LSL#24		     ; Rd = Op1	| Op2
ROM_ORIG:14C9C 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14C9C 000
ROM_ORIG:14C9C		       ; End of	function sub_14C80
ROM_ORIG:14C9C
ROM_ORIG:14CA0
ROM_ORIG:14CA0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14CA0
ROM_ORIG:14CA0
ROM_ORIG:14CA0		       sub_14CA0							     ; CODE XREF: sub_16A9C+70p
ROM_ORIG:14CA0											     ; sub_18644+6Ap ...
ROM_ORIG:14CA0 000 20 24 A0 E1		       MOV	       R2, R0,LSR#8			     ; Rd = Op2
ROM_ORIG:14CA4 000 00 00 C1 E5		       STRB	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:14CA8 000 01 20 C1 E5		       STRB	       R2, [R1,#1]			     ; Store to	Memory
ROM_ORIG:14CAC 000 20 28 A0 E1		       MOV	       R2, R0,LSR#16			     ; Rd = Op2
ROM_ORIG:14CB0 000 02 20 C1 E5		       STRB	       R2, [R1,#2]			     ; Store to	Memory
ROM_ORIG:14CB4 000 20 2C A0 E1		       MOV	       R2, R0,LSR#24			     ; Rd = Op2
ROM_ORIG:14CB8 000 03 20 C1 E5		       STRB	       R2, [R1,#3]			     ; Store to	Memory
ROM_ORIG:14CBC 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14CBC 000
ROM_ORIG:14CBC		       ; End of	function sub_14CA0
ROM_ORIG:14CBC
ROM_ORIG:14CC0		       ; ---------------------------------------------------------------------------
ROM_ORIG:14CC0		       ; START OF FUNCTION CHUNK FOR sub_148C0
ROM_ORIG:14CC0
ROM_ORIG:14CC0		       loc_14CC0							     ; CODE XREF: sub_148C0-198j
ROM_ORIG:14CC0 000 00 00 A0 E1		       NOP						     ; No Operation
ROM_ORIG:14CC4 000 32 00 00 EB		       BL	       sub_14D94			     ; Branch with Link
ROM_ORIG:14CC4 000
ROM_ORIG:14CC8 000 03 00 2D E9		       STMFD	       SP!, {R0,R1}			     ; Store Block to Memory
ROM_ORIG:14CCC 008 92 00 00 EB		       BL	       sub_14F1C			     ; return -8589934593LL;
ROM_ORIG:14CCC 008
ROM_ORIG:14CD0 008 03 00 BD E8		       LDMFD	       SP!, {R0,R1}			     ; Load Block from Memory
ROM_ORIG:14CD4 000 5A 00 00 FA		       BLX	       sub_14E44			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:14CD4 000
ROM_ORIG:14CD8 000 0F 00 2D E9		       STMFD	       SP!, {R0-R3}			     ; Store Block to Memory
ROM_ORIG:14CDC 010 91 00 00 EB		       BL	       no_operation			     ; Branch with Link
ROM_ORIG:14CDC 010
ROM_ORIG:14CE0 010 0F 00 BD E8		       LDMFD	       SP!, {R0-R3}			     ; Load Block from Memory
ROM_ORIG:14CE4 000 1C C0 9F E5		       LDR	       R12, =(sub_19208+1 - 0x14CF0)	     ; Load from Memory
ROM_ORIG:14CE8 000 0F C0 8C E0		       ADD	       R12, R12, PC			     ; Rd = Op1	+ Op2
ROM_ORIG:14CEC 000 01 00 1C E3		       TST	       R12, #1				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:14CF0 000 0D E0 8F 12		       ADRNE	       LR, 0x14D05			     ; Load address
ROM_ORIG:14CF4 000 0F E0 A0 01		       MOVEQ	       LR, PC				     ; Rd = Op2
ROM_ORIG:14CF8 000 1C FF 2F E1		       BX	       R12 ; sub_19208			     ; Branch to/from Thumb mode
ROM_ORIG:14CF8 000
ROM_ORIG:14CFC 000 01 C0 8F E2		       ADR	       R12, 0x14D05			     ; Load address
ROM_ORIG:14D00 000 1C FF 2F E1		       BX	       R12				     ; Branch to/from Thumb mode
ROM_ORIG:14D04 000 00 F0 3A F8		       BL	       sub_14D7C			     ; Branch with Link
ROM_ORIG:14D04 000
ROM_ORIG:14D04		       ; END OF	FUNCTION CHUNK FOR sub_148C0
ROM_ORIG:14D04		       ; ---------------------------------------------------------------------------
ROM_ORIG:14D08 19 45 00	00     off_14D08       DCD sub_19208+1 - 0x14CF0			     ; DATA XREF: sub_148C0+424r
ROM_ORIG:14D0C
ROM_ORIG:14D0C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14D0C
ROM_ORIG:14D0C
ROM_ORIG:14D0C		       sub_14D0C							     ; CODE XREF: sub_14D7C+Ep
ROM_ORIG:14D0C 000 01 40 2D E9		       STMFD	       SP!, {R0,LR}			     ; Store Block to Memory
ROM_ORIG:14D10 008 00 00 A0 E1		       NOP						     ; No Operation
ROM_ORIG:14D14 008 79 00 00 FA		       BLX	       sub_14F00			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:14D14 008
ROM_ORIG:14D18 008 01 40 BD E8		       LDMFD	       SP!, {R0,LR}			     ; Load Block from Memory
ROM_ORIG:14D1C 000 00 00 00 EA		       B	       sub_14D24			     ; Branch
ROM_ORIG:14D1C 000
ROM_ORIG:14D1C		       ; End of	function sub_14D0C
ROM_ORIG:14D1C
ROM_ORIG:14D1C		       ; ---------------------------------------------------------------------------
ROM_ORIG:14D20 00			       DCB    0
ROM_ORIG:14D21 00			       DCB    0
ROM_ORIG:14D22 E0			       DCB 0xE0	; ‡
ROM_ORIG:14D23 E3			       DCB 0xE3	; „
ROM_ORIG:14D24
ROM_ORIG:14D24		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14D24
ROM_ORIG:14D24		       ; Attributes: thunk
ROM_ORIG:14D24
ROM_ORIG:14D24		       sub_14D24							     ; CODE XREF: sub_14D0C+10p
ROM_ORIG:14D24 000 43 0E 00 EA		       B	       sub_18638			     ; Branch
ROM_ORIG:14D24 000
ROM_ORIG:14D24		       ; End of	function sub_14D24
ROM_ORIG:14D24
ROM_ORIG:14D24		       ; ---------------------------------------------------------------------------
ROM_ORIG:14D28 00			       DCB    0
ROM_ORIG:14D29 20			       DCB 0x20
ROM_ORIG:14D2A A0			       DCB 0xA0	; †
ROM_ORIG:14D2B E3			       DCB 0xE3	; „
ROM_ORIG:14D2C
ROM_ORIG:14D2C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14D2C
ROM_ORIG:14D2C
ROM_ORIG:14D2C		       sub_14D2C							     ; CODE XREF: sub_14BF8+10j
ROM_ORIG:14D2C											     ; sub_14BF8+28j
ROM_ORIG:14D2C 000 00 40 2D E9		       STMFD	       SP!, {LR}			     ; Store Block to Memory
ROM_ORIG:14D30 004 02 30 A0 E1		       MOV	       R3, R2				     ; Rd = Op2
ROM_ORIG:14D34 004 02 C0 A0 E1		       MOV	       R12, R2				     ; Rd = Op2
ROM_ORIG:14D38 004 02 E0 A0 E1		       MOV	       LR, R2				     ; Rd = Op2
ROM_ORIG:14D3C 004 20 10 51 E2		       SUBS	       R1, R1, #0x20			     ; Rd = Op1	- Op2
ROM_ORIG:14D3C 004
ROM_ORIG:14D40
ROM_ORIG:14D40		       loc_14D40							     ; CODE XREF: sub_14D2C+20j
ROM_ORIG:14D40 004 0C 50 A0 28		       STMCSIA	       R0!, {R2,R3,R12,LR}		     ; Store Block to Memory
ROM_ORIG:14D44 004 0C 50 A0 28		       STMCSIA	       R0!, {R2,R3,R12,LR}		     ; Store Block to Memory
ROM_ORIG:14D48 004 20 10 51 22		       SUBCSS	       R1, R1, #0x20			     ; Rd = Op1	- Op2
ROM_ORIG:14D4C 004 FB FF FF 2A		       BCS	       loc_14D40			     ; Branch
ROM_ORIG:14D4C 004
ROM_ORIG:14D50 004 01 1E B0 E1		       MOVS	       R1, R1,LSL#28			     ; Rd = Op2
ROM_ORIG:14D54 004 0C 50 A0 28		       STMCSIA	       R0!, {R2,R3,R12,LR}		     ; Store Block to Memory
ROM_ORIG:14D58 004 0C 00 A0 48		       STMMIIA	       R0!, {R2,R3}			     ; Store Block to Memory
ROM_ORIG:14D5C 004 00 40 BD E8		       LDMFD	       SP!, {LR}			     ; Load Block from Memory
ROM_ORIG:14D60 000 01 11 B0 E1		       MOVS	       R1, R1,LSL#2			     ; Rd = Op2
ROM_ORIG:14D64 000 04 20 80 24		       STRCS	       R2, [R0],#4			     ; Store to	Memory
ROM_ORIG:14D68 000 1E FF 2F 01		       BXEQ	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14D68 000
ROM_ORIG:14D6C 000 B2 20 C0 40		       STRMIH	       R2, [R0],#2			     ; Store to	Memory
ROM_ORIG:14D70 000 01 01 11 E3		       TST	       R1, #0x40000000			     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:14D74 000 01 20 C0 14		       STRNEB	       R2, [R0],#1			     ; Store to	Memory
ROM_ORIG:14D78 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14D78 000
ROM_ORIG:14D78		       ; End of	function sub_14D2C
ROM_ORIG:14D78
ROM_ORIG:14D7C
ROM_ORIG:14D7C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14D7C
ROM_ORIG:14D7C
ROM_ORIG:14D7C		       sub_14D7C							     ; CODE XREF: sub_148C0+444p
ROM_ORIG:14D7C 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:14D7E 008 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14D82 008 04 00		       MOVS	       R4, R0				     ; Rd = Op2
ROM_ORIG:14D84 008 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14D88 008 20 00		       MOVS	       R0, R4				     ; Rd = Op2
ROM_ORIG:14D8A 008 FF F7 C0 EF		       BLX	       sub_14D0C			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:14D8A 008
ROM_ORIG:14D8E 008 10 BC		       POP	       {R4}				     ; Pop registers
ROM_ORIG:14D90 004 08 BC		       POP	       {R3}				     ; Pop registers
ROM_ORIG:14D92 000 18 47		       BX	       R3				     ; Branch to/from Thumb mode
ROM_ORIG:14D92
ROM_ORIG:14D92		       ; End of	function sub_14D7C
ROM_ORIG:14D92
ROM_ORIG:14D94
ROM_ORIG:14D94		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14D94
ROM_ORIG:14D94
ROM_ORIG:14D94		       sub_14D94							     ; CODE XREF: sub_148C0+404p
ROM_ORIG:14D94 000 0E 40 A0 E1		       MOV	       R4, LR				     ; Rd = Op2
ROM_ORIG:14D98 000 67 00 00 EB		       BL	       sub_14F3C			     ; Branch with Link
ROM_ORIG:14D98 000
ROM_ORIG:14D9C 000 04 E0 A0 E1		       MOV	       LR, R4				     ; Rd = Op2
ROM_ORIG:14DA0 000 01 40 2D E9		       STMFD	       SP!, {R0,LR}			     ; Store Block to Memory
ROM_ORIG:14DA4 008 7C 00 00 EB		       BL	       sub_14F9C			     ; Branch with Link
ROM_ORIG:14DA4 008
ROM_ORIG:14DA8 008 00 40 A0 E1		       MOV	       R4, R0				     ; Rd = Op2
ROM_ORIG:14DAC 008 01 40 BD E8		       LDMFD	       SP!, {R0,LR}			     ; Load Block from Memory
ROM_ORIG:14DB0 000 13 40 2D E9		       STMFD	       SP!, {R0,R1,R4,LR}		     ; Store Block to Memory
ROM_ORIG:14DB4 010 01 00 A0 E3		       MOV	       R0, #1				     ; Rd = Op2
ROM_ORIG:14DB8 010 12 1D A0 E3		       MOV	       R1, #0x480			     ; Rd = Op2
ROM_ORIG:14DBC 010 08 10 84 E5		       STR	       R1, [R4,#8]			     ; Store to	Memory
ROM_ORIG:14DC0 010 00 00 84 E5		       STR	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:14DC4 010 13 40 BD E8		       LDMFD	       SP!, {R0,R1,R4,LR}		     ; Load Block from Memory
ROM_ORIG:14DC8 000 00 10 A0 E1		       MOV	       R1, R0				     ; Rd = Op2
ROM_ORIG:14DCC 000 04 00 84 E5		       STR	       R0, [R4,#4]			     ; Store to	Memory
ROM_ORIG:14DD0 000 0E F0 A0 E1		       RET						     ; Return from Subroutine
ROM_ORIG:14DD0 000
ROM_ORIG:14DD0		       ; End of	function sub_14D94
ROM_ORIG:14DD0
ROM_ORIG:14DD0		       ; ---------------------------------------------------------------------------
ROM_ORIG:14DD4 10			       DCB 0x10
ROM_ORIG:14DD5 40			       DCB 0x40	; @
ROM_ORIG:14DD6 2D			       DCB 0x2D	; -
ROM_ORIG:14DD7 E9			       DCB 0xE9	; È
ROM_ORIG:14DD8 03			       DCB    3
ROM_ORIG:14DD9 00			       DCB    0
ROM_ORIG:14DDA 2D			       DCB 0x2D	; -
ROM_ORIG:14DDB E9			       DCB 0xE9	; È
ROM_ORIG:14DDC 6E			       DCB 0x6E	; n
ROM_ORIG:14DDD 00			       DCB    0
ROM_ORIG:14DDE 00			       DCB    0
ROM_ORIG:14DDF EB			       DCB 0xEB	; Î
ROM_ORIG:14DE0 00			       DCB    0
ROM_ORIG:14DE1 40			       DCB 0x40	; @
ROM_ORIG:14DE2 A0			       DCB 0xA0	; †
ROM_ORIG:14DE3 E1			       DCB 0xE1	; ·
ROM_ORIG:14DE4 03			       DCB    3
ROM_ORIG:14DE5 00			       DCB    0
ROM_ORIG:14DE6 BD			       DCB 0xBD	; Ω
ROM_ORIG:14DE7 E8			       DCB 0xE8	; Ë
ROM_ORIG:14DE8 04			       DCB    4
ROM_ORIG:14DE9 20			       DCB 0x20
ROM_ORIG:14DEA 94			       DCB 0x94	; î
ROM_ORIG:14DEB E5			       DCB 0xE5	; Â
ROM_ORIG:14DEC 0D			       DCB  0xD
ROM_ORIG:14DED 30			       DCB 0x30	; 0
ROM_ORIG:14DEE A0			       DCB 0xA0	; †
ROM_ORIG:14DEF E1			       DCB 0xE1	; ·
ROM_ORIG:14DF0 00			       DCB    0
ROM_ORIG:14DF1 E0			       DCB 0xE0	; ‡
ROM_ORIG:14DF2 82			       DCB 0x82	; Ç
ROM_ORIG:14DF3 E0			       DCB 0xE0	; ‡
ROM_ORIG:14DF4 03			       DCB    3
ROM_ORIG:14DF5 00			       DCB    0
ROM_ORIG:14DF6 5E			       DCB 0x5E	; ^
ROM_ORIG:14DF7 E1			       DCB 0xE1	; ·
ROM_ORIG:14DF8 00			       DCB    0
ROM_ORIG:14DF9 20			       DCB 0x20
ROM_ORIG:14DFA 81			       DCB 0x81	; Å
ROM_ORIG:14DFB E5			       DCB 0xE5	; Â
ROM_ORIG:14DFC 0B			       DCB  0xB
ROM_ORIG:14DFD 00			       DCB    0
ROM_ORIG:14DFE 00			       DCB    0
ROM_ORIG:14DFF 8A			       DCB 0x8A	; ä
ROM_ORIG:14E00 0E			       DCB  0xE
ROM_ORIG:14E01 30			       DCB 0x30	; 0
ROM_ORIG:14E02 93			       DCB 0x93	; ì
ROM_ORIG:14E03 E0			       DCB 0xE0	; ‡
ROM_ORIG:14E04 01			       DCB    1
ROM_ORIG:14E05 1A			       DCB 0x1A
ROM_ORIG:14E06 8E			       DCB 0x8E	; é
ROM_ORIG:14E07 E2			       DCB 0xE2	; ‚
ROM_ORIG:14E08 63			       DCB 0x63	; c
ROM_ORIG:14E09 30			       DCB 0x30	; 0
ROM_ORIG:14E0A A0			       DCB 0xA0	; †
ROM_ORIG:14E0B E1			       DCB 0xE1	; ·
ROM_ORIG:14E0C 07			       DCB    7
ROM_ORIG:14E0D 10			       DCB 0x10
ROM_ORIG:14E0E 81			       DCB 0x81	; Å
ROM_ORIG:14E0F E2			       DCB 0xE2	; ‚
ROM_ORIG:14E10 07			       DCB    7
ROM_ORIG:14E11 30			       DCB 0x30	; 0
ROM_ORIG:14E12 C3			       DCB 0xC3	; √
ROM_ORIG:14E13 E3			       DCB 0xE3	; „
ROM_ORIG:14E14 07			       DCB    7
ROM_ORIG:14E15 10			       DCB 0x10
ROM_ORIG:14E16 C1			       DCB 0xC1	; ¡
ROM_ORIG:14E17 E3			       DCB 0xE3	; „
ROM_ORIG:14E18 03			       DCB    3
ROM_ORIG:14E19 00			       DCB    0
ROM_ORIG:14E1A 51			       DCB 0x51	; Q
ROM_ORIG:14E1B E1			       DCB 0xE1	; ·
ROM_ORIG:14E1C 03			       DCB    3
ROM_ORIG:14E1D 10			       DCB 0x10
ROM_ORIG:14E1E A0			       DCB 0xA0	; †
ROM_ORIG:14E1F 81			       DCB 0x81	; Å
ROM_ORIG:14E20 04			       DCB    4
ROM_ORIG:14E21 10			       DCB 0x10
ROM_ORIG:14E22 84			       DCB 0x84	; Ñ
ROM_ORIG:14E23 E5			       DCB 0xE5	; Â
ROM_ORIG:14E24 10			       DCB 0x10
ROM_ORIG:14E25 40			       DCB 0x40	; @
ROM_ORIG:14E26 BD			       DCB 0xBD	; Ω
ROM_ORIG:14E27 E8			       DCB 0xE8	; Ë
ROM_ORIG:14E28 02			       DCB    2
ROM_ORIG:14E29 00			       DCB    0
ROM_ORIG:14E2A 41			       DCB 0x41	; A
ROM_ORIG:14E2B E0			       DCB 0xE0	; ‡
ROM_ORIG:14E2C 1E			       DCB 0x1E
ROM_ORIG:14E2D FF			       DCB 0xFF
ROM_ORIG:14E2E 2F			       DCB 0x2F	; /
ROM_ORIG:14E2F E1			       DCB 0xE1	; ·
ROM_ORIG:14E30 00			       DCB    0
ROM_ORIG:14E31 20			       DCB 0x20
ROM_ORIG:14E32 A0			       DCB 0xA0	; †
ROM_ORIG:14E33 E1			       DCB 0xE1	; ·
ROM_ORIG:14E34 00			       DCB    0
ROM_ORIG:14E35 00			       DCB    0
ROM_ORIG:14E36 A0			       DCB 0xA0	; †
ROM_ORIG:14E37 E3			       DCB 0xE3	; „
ROM_ORIG:14E38 00			       DCB    0
ROM_ORIG:14E39 00			       DCB    0
ROM_ORIG:14E3A A0			       DCB 0xA0	; †
ROM_ORIG:14E3B E1			       DCB 0xE1	; ·
ROM_ORIG:14E3C 10			       DCB 0x10
ROM_ORIG:14E3D 40			       DCB 0x40	; @
ROM_ORIG:14E3E BD			       DCB 0xBD	; Ω
ROM_ORIG:14E3F E8			       DCB 0xE8	; Ë
ROM_ORIG:14E40 1E			       DCB 0x1E
ROM_ORIG:14E41 FF			       DCB 0xFF
ROM_ORIG:14E42 2F			       DCB 0x2F	; /
ROM_ORIG:14E43 E1			       DCB 0xE1	; ·
ROM_ORIG:14E44
ROM_ORIG:14E44		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14E44
ROM_ORIG:14E44
ROM_ORIG:14E44		       ; __int64 __cdecl sub_14E44(__int32 a1, __int32 a2)
ROM_ORIG:14E44		       sub_14E44							     ; CODE XREF: sub_148C0+414p
ROM_ORIG:14E44
ROM_ORIG:14E44		       var_28	       = -0x28
ROM_ORIG:14E44		       var_24	       = -0x24
ROM_ORIG:14E44		       var_20	       = -0x20
ROM_ORIG:14E44		       var_1C	       = -0x1C
ROM_ORIG:14E44		       var_18	       = -0x18
ROM_ORIG:14E44		       var_4	       = -4
ROM_ORIG:14E44
ROM_ORIG:14E44 000 F0 B5		       PUSH	       {R4-R7,LR}			     ; Push registers
ROM_ORIG:14E46 014 85 B0		       SUB	       SP, SP, #0x14			     ; Rd = Op1	- Op2
ROM_ORIG:14E48 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14E4C 028 05 00		       MOVS	       R5, R0				     ; Rd = Op2
ROM_ORIG:14E4E 028 0C 00		       MOVS	       R4, R1				     ; Rd = Op2
ROM_ORIG:14E50 028 05 F0 AA EF		       BLX	       nullsub_1			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:14E50 028
ROM_ORIG:14E54 028 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:14E56 028 01 95		       STR	       R5, [SP,#0x28+var_24]		     ; Store to	Memory
ROM_ORIG:14E58 028 02 94		       STR	       R4, [SP,#0x28+var_20]		     ; Store to	Memory
ROM_ORIG:14E5A 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14E5E 028 03 90		       STR	       R0, [SP,#0x28+var_1C]		     ; Store to	Memory
ROM_ORIG:14E60 028 01 A8		       ADD	       R0, SP, #0x28+var_24		     ; Rd = Op1	+ Op2
ROM_ORIG:14E62 028 FF F7 DE EC		       BLX	       sub_14820			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:14E62 028
ROM_ORIG:14E66 028 04 00		       MOVS	       R4, R0				     ; Rd = Op2
ROM_ORIG:14E68 028 01 A8		       ADD	       R0, SP, #0x28+var_24		     ; Rd = Op1	+ Op2
ROM_ORIG:14E6A 028 0D 00		       MOVS	       R5, R1				     ; Rd = Op2
ROM_ORIG:14E6C 028 00 93		       STR	       R3, [SP,#0x28+var_28]		     ; Store to	Memory
ROM_ORIG:14E6E 028 03 C8		       LDMIA	       R0, {R0,R1}			     ; Load Block from Memory
ROM_ORIG:14E70 028 16 00		       MOVS	       R6, R2				     ; Rd = Op2
ROM_ORIG:14E72 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14E76 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14E7A 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14E7E 028 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:14E80 028 08 00		       MOVS	       R0, R1				     ; Rd = Op2
ROM_ORIG:14E82 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14E86 028 07 00		       MOVS	       R7, R0				     ; Rd = Op2
ROM_ORIG:14E88 028 00 F0 90 E8		       BLX	       sub_14FAC			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:14E88 028
ROM_ORIG:14E8C 028 04 90		       STR	       R0, [SP,#0x28+var_18]		     ; Store to	Memory
ROM_ORIG:14E8E 028 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:14E90 028 07 60		       STR	       R7, [R0]				     ; Store to	Memory
ROM_ORIG:14E92 028 08 00		       MOVS	       R0, R1				     ; Rd = Op2
ROM_ORIG:14E94 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14E98 028 41 1C		       ADDS	       R1, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:14E9A 028 04 98		       LDR	       R0, [SP,#0x28+var_18]		     ; Load from Memory
ROM_ORIG:14E9C 028 41 60		       STR	       R1, [R0,#4]			     ; Store to	Memory
ROM_ORIG:14E9E 028 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:14EA0 028 08 00		       MOVS	       R0, R1				     ; Rd = Op2
ROM_ORIG:14EA2 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14EA6 028 01 00		       MOVS	       R1, R0				     ; Rd = Op2
ROM_ORIG:14EA8 028 04 98		       LDR	       R0, [SP,#0x28+var_18]		     ; Load from Memory
ROM_ORIG:14EAA 028 81 60		       STR	       R1, [R0,#8]			     ; Store to	Memory
ROM_ORIG:14EAC 028 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:14EAE 028 08 00		       MOVS	       R0, R1				     ; Rd = Op2
ROM_ORIG:14EB0 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14EB4 028 01 00		       MOVS	       R1, R0				     ; Rd = Op2
ROM_ORIG:14EB6 028 04 98		       LDR	       R0, [SP,#0x28+var_18]		     ; Load from Memory
ROM_ORIG:14EB8 028 C1 60		       STR	       R1, [R0,#0xC]			     ; Store to	Memory
ROM_ORIG:14EBA 028 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:14EBC 028 08 00		       MOVS	       R0, R1				     ; Rd = Op2
ROM_ORIG:14EBE 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14EC2 028 01 00		       MOVS	       R1, R0				     ; Rd = Op2
ROM_ORIG:14EC4 028 04 98		       LDR	       R0, [SP,#0x28+var_18]		     ; Load from Memory
ROM_ORIG:14EC6 028 01 61		       STR	       R1, [R0,#0x10]			     ; Store to	Memory
ROM_ORIG:14EC8 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14ECC 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14ED0 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14ED4 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14ED8 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14EDC 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14EE0 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14EE4 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14EE8 028 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14EEC 028 00 9B		       LDR	       R3, [SP,#0x28+var_28]		     ; Load from Memory
ROM_ORIG:14EEE 028 05 B0		       ADD	       SP, SP, #0x14			     ; Rd = Op1	+ Op2
ROM_ORIG:14EF0 014 20 00		       MOVS	       R0, R4				     ; Rd = Op2
ROM_ORIG:14EF2 014 04 9C		       LDR	       R4, [SP,#0x14+var_4]		     ; Load from Memory
ROM_ORIG:14EF4 014 29 00		       MOVS	       R1, R5				     ; Rd = Op2
ROM_ORIG:14EF6 014 32 00		       MOVS	       R2, R6				     ; Rd = Op2
ROM_ORIG:14EF8 014 A6 46		       MOV	       LR, R4				     ; Rd = Op2
ROM_ORIG:14EFA 014 F0 BC		       POP	       {R4-R7}				     ; Pop registers
ROM_ORIG:14EFC 004 01 B0		       ADD	       SP, SP, #4			     ; Rd = Op1	+ Op2
ROM_ORIG:14EFE 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14EFE
ROM_ORIG:14EFE		       ; End of	function sub_14E44
ROM_ORIG:14EFE
ROM_ORIG:14F00
ROM_ORIG:14F00		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14F00
ROM_ORIG:14F00
ROM_ORIG:14F00		       sub_14F00							     ; CODE XREF: sub_14D0C+8p
ROM_ORIG:14F00 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:14F02 008 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14F06 008 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:14F08 008 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14F0C 008 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14F10 008 AF F3 00 80		       NOP.W						     ; No Operation
ROM_ORIG:14F14 008 10 BC		       POP	       {R4}				     ; Pop registers
ROM_ORIG:14F16 004 08 BC		       POP	       {R3}				     ; Pop registers
ROM_ORIG:14F18 000 18 47		       BX	       R3				     ; Branch to/from Thumb mode
ROM_ORIG:14F18
ROM_ORIG:14F18		       ; End of	function sub_14F00
ROM_ORIG:14F18
ROM_ORIG:14F18		       ; ---------------------------------------------------------------------------
ROM_ORIG:14F1A 00			       DCB    0
ROM_ORIG:14F1B 00			       DCB    0
ROM_ORIG:14F1C
ROM_ORIG:14F1C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14F1C
ROM_ORIG:14F1C		       ; return	-8589934593LL;
ROM_ORIG:14F1C
ROM_ORIG:14F1C		       ; __int64 __cdecl sub_14F1C()
ROM_ORIG:14F1C		       sub_14F1C							     ; CODE XREF: sub_148C0+40Cp
ROM_ORIG:14F1C 000 00 00 E0 E3		       MOV	       R0, #0xFFFFFFFF
ROM_ORIG:14F20 000 02 10 E0 E3		       MOV	       R1, #0xFFFFFFFD
ROM_ORIG:14F24 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14F24 000
ROM_ORIG:14F24		       ; End of	function sub_14F1C
ROM_ORIG:14F24
ROM_ORIG:14F28
ROM_ORIG:14F28		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14F28
ROM_ORIG:14F28
ROM_ORIG:14F28		       ; void __cdecl no_operation()
ROM_ORIG:14F28		       no_operation							     ; CODE XREF: sub_148C0+41Cp
ROM_ORIG:14F28 000 10 40 2D E9		       STMFD	       SP!, {R4,LR}			     ; Store Block to Memory
ROM_ORIG:14F2C 008 00 00 A0 E1		       NOP						     ; No Operation
ROM_ORIG:14F30 008 10 40 BD E8		       LDMFD	       SP!, {R4,LR}			     ; Load Block from Memory
ROM_ORIG:14F34 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14F34 000
ROM_ORIG:14F34		       ; End of	function no_operation
ROM_ORIG:14F34
ROM_ORIG:14F34		       ; ---------------------------------------------------------------------------
ROM_ORIG:14F38 1E			       DCB 0x1E
ROM_ORIG:14F39 FF			       DCB 0xFF
ROM_ORIG:14F3A 2F			       DCB 0x2F	; /
ROM_ORIG:14F3B E1			       DCB 0xE1	; ·
ROM_ORIG:14F3C
ROM_ORIG:14F3C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14F3C
ROM_ORIG:14F3C
ROM_ORIG:14F3C		       sub_14F3C							     ; CODE XREF: sub_14D94+4p
ROM_ORIG:14F3C 000 0E 50 A0 E1		       MOV	       R5, LR				     ; Rd = Op2
ROM_ORIG:14F40 000 21 00 00 EB		       BL	       sub_14FCC			     ; Branch with Link
ROM_ORIG:14F40 000
ROM_ORIG:14F44 000 05 E0 A0 E1		       MOV	       LR, R5				     ; Rd = Op2
ROM_ORIG:14F48 000 00 50 A0 E1		       MOV	       R5, R0				     ; Rd = Op2
ROM_ORIG:14F4C 000 07 00 C0 E3		       BIC	       R0, R0, #7			     ; Rd = Op1	& ~Op2
ROM_ORIG:14F50 000 0D 10 A0 E1		       MOV	       R1, SP				     ; Rd = Op2
ROM_ORIG:14F54 000 0A 30 A0 E1		       MOV	       R3, R10				     ; Rd = Op2
ROM_ORIG:14F58 000 00 D0 A0 E1		       MOV	       SP, R0				     ; Rd = Op2
ROM_ORIG:14F5C 000 60 D0 8D E2		       ADD	       SP, SP, #0x60			     ; Rd = Op1	+ Op2
ROM_ORIG:14F60 -60 20 40 2D E9		       STMFD	       SP!, {R5,LR}			     ; Store Block to Memory
ROM_ORIG:14F64 -58 77 FE FF EB		       BL	       sub_14948			     ; Branch with Link
ROM_ORIG:14F64 -58
ROM_ORIG:14F68 -58 20 40 BD E8		       LDMFD	       SP!, {R5,LR}			     ; Load Block from Memory
ROM_ORIG:14F6C -60 00 60 A0 E3		       MOV	       R6, #0				     ; Rd = Op2
ROM_ORIG:14F70 -60 00 70 A0 E3		       MOV	       R7, #0				     ; Rd = Op2
ROM_ORIG:14F74 -60 00 80 A0 E3		       MOV	       R8, #0				     ; Rd = Op2
ROM_ORIG:14F78 -60 00 B0 A0 E3		       MOV	       R11, #0				     ; Rd = Op2
ROM_ORIG:14F7C -60 07 10 C1 E3		       BIC	       R1, R1, #7			     ; Rd = Op1	& ~Op2
ROM_ORIG:14F80 -60 05 C0 A0 E1		       MOV	       R12, R5				     ; Rd = Op2
ROM_ORIG:14F84 -60 C0 09 AC E8		       STMIA	       R12!, {R6-R8,R11}		     ; Store Block to Memory
ROM_ORIG:14F88 -60 C0 09 AC E8		       STMIA	       R12!, {R6-R8,R11}		     ; Store Block to Memory
ROM_ORIG:14F8C -60 C0 09 AC E8		       STMIA	       R12!, {R6-R8,R11}		     ; Store Block to Memory
ROM_ORIG:14F90 -60 C0 09 AC E8		       STMIA	       R12!, {R6-R8,R11}		     ; Store Block to Memory
ROM_ORIG:14F94 -60 01 D0 A0 E1		       MOV	       SP, R1				     ; Rd = Op2
ROM_ORIG:14F98 -60 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14F98 -60
ROM_ORIG:14F98		       ; End of	function sub_14F3C
ROM_ORIG:14F98
ROM_ORIG:14F9C
ROM_ORIG:14F9C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14F9C
ROM_ORIG:14F9C
ROM_ORIG:14F9C		       ; void *__cdecl sub_14F9C()
ROM_ORIG:14F9C		       sub_14F9C							     ; CODE XREF: sub_14D94+10p
ROM_ORIG:14F9C 000 04 00 9F E5		       LDR	       R0, =dword_4020FDB0		     ; Load from Memory
ROM_ORIG:14FA0 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14FA0 000
ROM_ORIG:14FA0		       ; End of	function sub_14F9C
ROM_ORIG:14FA0
ROM_ORIG:14FA0		       ; ---------------------------------------------------------------------------
ROM_ORIG:14FA4 1E			       DCB 0x1E
ROM_ORIG:14FA5 FF			       DCB 0xFF
ROM_ORIG:14FA6 2F			       DCB 0x2F	; /
ROM_ORIG:14FA7 E1			       DCB 0xE1	; ·
ROM_ORIG:14FA8 B0 FD 20	40     off_14FA8       DCD dword_4020FDB0				     ; DATA XREF: sub_14F9Cr
ROM_ORIG:14FAC
ROM_ORIG:14FAC		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14FAC
ROM_ORIG:14FAC
ROM_ORIG:14FAC		       sub_14FAC							     ; CODE XREF: sub_14E44+44p
ROM_ORIG:14FAC 000 04 00 9F E5		       LDR	       R0, =dword_4020FDC0		     ; Load from Memory
ROM_ORIG:14FB0 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14FB0 000
ROM_ORIG:14FB0		       ; End of	function sub_14FAC
ROM_ORIG:14FB0
ROM_ORIG:14FB0		       ; ---------------------------------------------------------------------------
ROM_ORIG:14FB4 1E			       DCB 0x1E
ROM_ORIG:14FB5 FF			       DCB 0xFF
ROM_ORIG:14FB6 2F			       DCB 0x2F	; /
ROM_ORIG:14FB7 E1			       DCB 0xE1	; ·
ROM_ORIG:14FB8 C0 FD 20	40     off_14FB8       DCD dword_4020FDC0				     ; DATA XREF: sub_14FACr
ROM_ORIG:14FBC 70			       DCB 0x70	; p
ROM_ORIG:14FBD 47			       DCB 0x47	; G
ROM_ORIG:14FBE 70			       DCB 0x70	; p
ROM_ORIG:14FBF 47			       DCB 0x47	; G
ROM_ORIG:14FC0 70			       DCB 0x70	; p
ROM_ORIG:14FC1 47			       DCB 0x47	; G
ROM_ORIG:14FC2 70			       DCB 0x70	; p
ROM_ORIG:14FC3 47			       DCB 0x47	; G
ROM_ORIG:14FC4
ROM_ORIG:14FC4		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14FC4
ROM_ORIG:14FC4
ROM_ORIG:14FC4		       sub_14FC4							     ; CODE XREF: sub_14820+8j
ROM_ORIG:14FC4											     ; DATA XREF: sub_14820+4o	...
ROM_ORIG:14FC4 000 10 B4		       PUSH	       {R4}				     ; Push registers
ROM_ORIG:14FC6 004 10 BC		       POP	       {R4}				     ; Pop registers
ROM_ORIG:14FC8 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14FC8
ROM_ORIG:14FC8		       ; End of	function sub_14FC4
ROM_ORIG:14FC8
ROM_ORIG:14FC8		       ; ---------------------------------------------------------------------------
ROM_ORIG:14FCA 00			       DCB    0
ROM_ORIG:14FCB 00			       DCB    0
ROM_ORIG:14FCC
ROM_ORIG:14FCC		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:14FCC
ROM_ORIG:14FCC
ROM_ORIG:14FCC		       sub_14FCC							     ; CODE XREF: sub_14F3C+4p
ROM_ORIG:14FCC 000 00 00 9F E5		       LDR	       R0, =dword_4020FDA0		     ; Load from Memory
ROM_ORIG:14FD0 000 1E FF 2F E1		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:14FD0 000
ROM_ORIG:14FD0		       ; End of	function sub_14FCC
ROM_ORIG:14FD0
ROM_ORIG:14FD0		       ; ---------------------------------------------------------------------------
ROM_ORIG:14FD4 A0 FD 20	40     off_14FD4       DCD dword_4020FDA0				     ; DATA XREF: sub_14FCCr
ROM_ORIG:14FD8 00			       DCB    0
ROM_ORIG:14FD9 00			       DCB    0
ROM_ORIG:14FDA 00			       DCB    0
ROM_ORIG:14FDB 00			       DCB    0
ROM_ORIG:14FDC 00			       DCB    0
ROM_ORIG:14FDD 00			       DCB    0
ROM_ORIG:14FDE 00			       DCB    0
ROM_ORIG:14FDF 00			       DCB    0
ROM_ORIG:14FE0 21			       DCB 0x21	; !
ROM_ORIG:14FE1 10			       DCB 0x10
ROM_ORIG:14FE2 A0			       DCB 0xA0	; †
ROM_ORIG:14FE3 E3			       DCB 0xE3	; „
ROM_ORIG:14FE4 B8			       DCB 0xB8	; ∏
ROM_ORIG:14FE5 01			       DCB    1
ROM_ORIG:14FE6 9F			       DCB 0x9F	; ü
ROM_ORIG:14FE7 E5			       DCB 0xE5	; Â
ROM_ORIG:14FE8 00			       DCB    0
ROM_ORIG:14FE9 10			       DCB 0x10
ROM_ORIG:14FEA 80			       DCB 0x80	; Ä
ROM_ORIG:14FEB E5			       DCB 0xE5	; Â
ROM_ORIG:14FEC 00			       DCB    0
ROM_ORIG:14FED 40			       DCB 0x40	; @
ROM_ORIG:14FEE A0			       DCB 0xA0	; †
ROM_ORIG:14FEF E3			       DCB 0xE3	; „
ROM_ORIG:14FF0 15			       DCB 0x15
ROM_ORIG:14FF1 4F			       DCB 0x4F	; O
ROM_ORIG:14FF2 07			       DCB    7
ROM_ORIG:14FF3 EE			       DCB 0xEE	; Ó
ROM_ORIG:14FF4 00			       DCB    0
ROM_ORIG:14FF5 10			       DCB 0x10
ROM_ORIG:14FF6 A0			       DCB 0xA0	; †
ROM_ORIG:14FF7 E3			       DCB 0xE3	; „
ROM_ORIG:14FF8 17			       DCB 0x17
ROM_ORIG:14FF9 1F			       DCB 0x1F
ROM_ORIG:14FFA 08			       DCB    8
ROM_ORIG:14FFB EE			       DCB 0xEE	; Ó
ROM_ORIG:14FFC 10			       DCB 0x10
ROM_ORIG:14FFD 1F			       DCB 0x1F
ROM_ORIG:14FFE 11			       DCB 0x11
ROM_ORIG:14FFF EE			       DCB 0xEE	; Ó
ROM_ORIG:15000 01			       DCB    1
ROM_ORIG:15001 1A			       DCB 0x1A
ROM_ORIG:15002 81			       DCB 0x81	; Å
ROM_ORIG:15003 E3			       DCB 0xE3	; „
ROM_ORIG:15004 10			       DCB 0x10
ROM_ORIG:15005 1F			       DCB 0x1F
ROM_ORIG:15006 01			       DCB    1
ROM_ORIG:15007 EE			       DCB 0xEE	; Ó
ROM_ORIG:15008 50			       DCB 0x50	; P
ROM_ORIG:15009 1F			       DCB 0x1F
ROM_ORIG:1500A 12			       DCB 0x12
ROM_ORIG:1500B EE			       DCB 0xEE	; Ó
ROM_ORIG:1500C 07			       DCB    7
ROM_ORIG:1500D 00			       DCB    0
ROM_ORIG:1500E A0			       DCB 0xA0	; †
ROM_ORIG:1500F E3			       DCB 0xE3	; „
ROM_ORIG:15010 00			       DCB    0
ROM_ORIG:15011 10			       DCB 0x10
ROM_ORIG:15012 C1			       DCB 0xC1	; ¡
ROM_ORIG:15013 E1			       DCB 0xE1	; ·
ROM_ORIG:15014 50			       DCB 0x50	; P
ROM_ORIG:15015 1F			       DCB 0x1F
ROM_ORIG:15016 02			       DCB    2
ROM_ORIG:15017 EE			       DCB 0xEE	; Ó
ROM_ORIG:15018 88			       DCB 0x88	; à
ROM_ORIG:15019 11			       DCB 0x11
ROM_ORIG:1501A 9F			       DCB 0x9F	; ü
ROM_ORIG:1501B E5			       DCB 0xE5	; Â
ROM_ORIG:1501C 10			       DCB 0x10
ROM_ORIG:1501D 1F			       DCB 0x1F
ROM_ORIG:1501E 02			       DCB    2
ROM_ORIG:1501F EE			       DCB 0xEE	; Ó
ROM_ORIG:15020 00			       DCB    0
ROM_ORIG:15021 10			       DCB 0x10
ROM_ORIG:15022 A0			       DCB 0xA0	; †
ROM_ORIG:15023 E3			       DCB 0xE3	; „
ROM_ORIG:15024 01			       DCB    1
ROM_ORIG:15025 10			       DCB 0x10
ROM_ORIG:15026 E0			       DCB 0xE0	; ‡
ROM_ORIG:15027 E1			       DCB 0xE1	; ·
ROM_ORIG:15028 10			       DCB 0x10
ROM_ORIG:15029 1F			       DCB 0x1F
ROM_ORIG:1502A 03			       DCB    3
ROM_ORIG:1502B EE			       DCB 0xEE	; Ó
ROM_ORIG:1502C 78			       DCB 0x78	; x
ROM_ORIG:1502D 01			       DCB    1
ROM_ORIG:1502E 9F			       DCB 0x9F	; ü
ROM_ORIG:1502F E5			       DCB 0xE5	; Â
ROM_ORIG:15030 00			       DCB    0
ROM_ORIG:15031 70			       DCB 0x70	; p
ROM_ORIG:15032 90			       DCB 0x90	; ê
ROM_ORIG:15033 E5			       DCB 0xE5	; Â
ROM_ORIG:15034 74			       DCB 0x74	; t
ROM_ORIG:15035 01			       DCB    1
ROM_ORIG:15036 9F			       DCB 0x9F	; ü
ROM_ORIG:15037 E5			       DCB 0xE5	; Â
ROM_ORIG:15038 00			       DCB    0
ROM_ORIG:15039 00			       DCB    0
ROM_ORIG:1503A 90			       DCB 0x90	; ê
ROM_ORIG:1503B E5			       DCB 0xE5	; Â
ROM_ORIG:1503C 07			       DCB    7
ROM_ORIG:1503D 1C			       DCB 0x1C
ROM_ORIG:1503E A0			       DCB 0xA0	; †
ROM_ORIG:1503F E3			       DCB 0xE3	; „
ROM_ORIG:15040 01			       DCB    1
ROM_ORIG:15041 00			       DCB    0
ROM_ORIG:15042 00			       DCB    0
ROM_ORIG:15043 E0			       DCB 0xE0	; ‡
ROM_ORIG:15044 03			       DCB    3
ROM_ORIG:15045 1C			       DCB 0x1C
ROM_ORIG:15046 A0			       DCB 0xA0	; †
ROM_ORIG:15047 E3			       DCB 0xE3	; „
ROM_ORIG:15048 01			       DCB    1
ROM_ORIG:15049 00			       DCB    0
ROM_ORIG:1504A 50			       DCB 0x50	; P
ROM_ORIG:1504B E1			       DCB 0xE1	; ·
ROM_ORIG:1504C 01			       DCB    1
ROM_ORIG:1504D 00			       DCB    0
ROM_ORIG:1504E 00			       DCB    0
ROM_ORIG:1504F 1A			       DCB 0x1A
ROM_ORIG:15050 27			       DCB 0x27	; '
ROM_ORIG:15051 10			       DCB 0x10
ROM_ORIG:15052 A0			       DCB 0xA0	; †
ROM_ORIG:15053 E3			       DCB 0xE3	; „
ROM_ORIG:15054 00			       DCB    0
ROM_ORIG:15055 00			       DCB    0
ROM_ORIG:15056 00			       DCB    0
ROM_ORIG:15057 0A			       DCB  0xA
ROM_ORIG:15058 22			       DCB 0x22	; "
ROM_ORIG:15059 10			       DCB 0x10
ROM_ORIG:1505A A0			       DCB 0xA0	; †
ROM_ORIG:1505B E3			       DCB 0xE3	; „
ROM_ORIG:1505C 40			       DCB 0x40	; @
ROM_ORIG:1505D 01			       DCB    1
ROM_ORIG:1505E 9F			       DCB 0x9F	; ü
ROM_ORIG:1505F E5			       DCB 0xE5	; Â
ROM_ORIG:15060 00			       DCB    0
ROM_ORIG:15061 10			       DCB 0x10
ROM_ORIG:15062 80			       DCB 0x80	; Ä
ROM_ORIG:15063 E5			       DCB 0xE5	; Â
ROM_ORIG:15064 48			       DCB 0x48	; H
ROM_ORIG:15065 11			       DCB 0x11
ROM_ORIG:15066 9F			       DCB 0x9F	; ü
ROM_ORIG:15067 E5			       DCB 0xE5	; Â
ROM_ORIG:15068 00			       DCB    0
ROM_ORIG:15069 00			       DCB    0
ROM_ORIG:1506A 91			       DCB 0x91	; ë
ROM_ORIG:1506B E5			       DCB 0xE5	; Â
ROM_ORIG:1506C 80			       DCB 0x80	; Ä
ROM_ORIG:1506D 00			       DCB    0
ROM_ORIG:1506E 80			       DCB 0x80	; Ä
ROM_ORIG:1506F E3			       DCB 0xE3	; „
ROM_ORIG:15070 00			       DCB    0
ROM_ORIG:15071 00			       DCB    0
ROM_ORIG:15072 81			       DCB 0x81	; Å
ROM_ORIG:15073 E5			       DCB 0xE5	; Â
ROM_ORIG:15074 3C			       DCB 0x3C	; <
ROM_ORIG:15075 11			       DCB 0x11
ROM_ORIG:15076 9F			       DCB 0x9F	; ü
ROM_ORIG:15077 E5			       DCB 0xE5	; Â
ROM_ORIG:15078 00			       DCB    0
ROM_ORIG:15079 00			       DCB    0
ROM_ORIG:1507A 91			       DCB 0x91	; ë
ROM_ORIG:1507B E5			       DCB 0xE5	; Â
ROM_ORIG:1507C 80			       DCB 0x80	; Ä
ROM_ORIG:1507D 00			       DCB    0
ROM_ORIG:1507E 80			       DCB 0x80	; Ä
ROM_ORIG:1507F E3			       DCB 0xE3	; „
ROM_ORIG:15080 00			       DCB    0
ROM_ORIG:15081 00			       DCB    0
ROM_ORIG:15082 81			       DCB 0x81	; Å
ROM_ORIG:15083 E5			       DCB 0xE5	; Â
ROM_ORIG:15084 30			       DCB 0x30	; 0
ROM_ORIG:15085 11			       DCB 0x11
ROM_ORIG:15086 9F			       DCB 0x9F	; ü
ROM_ORIG:15087 E5			       DCB 0xE5	; Â
ROM_ORIG:15088 00			       DCB    0
ROM_ORIG:15089 00			       DCB    0
ROM_ORIG:1508A 91			       DCB 0x91	; ë
ROM_ORIG:1508B E5			       DCB 0xE5	; Â
ROM_ORIG:1508C 80			       DCB 0x80	; Ä
ROM_ORIG:1508D 00			       DCB    0
ROM_ORIG:1508E 80			       DCB 0x80	; Ä
ROM_ORIG:1508F E3			       DCB 0xE3	; „
ROM_ORIG:15090 00			       DCB    0
ROM_ORIG:15091 00			       DCB    0
ROM_ORIG:15092 81			       DCB 0x81	; Å
ROM_ORIG:15093 E5			       DCB 0xE5	; Â
ROM_ORIG:15094 24			       DCB 0x24	; $
ROM_ORIG:15095 11			       DCB 0x11
ROM_ORIG:15096 9F			       DCB 0x9F	; ü
ROM_ORIG:15097 E5			       DCB 0xE5	; Â
ROM_ORIG:15098 00			       DCB    0
ROM_ORIG:15099 00			       DCB    0
ROM_ORIG:1509A 81			       DCB 0x81	; Å
ROM_ORIG:1509B E5			       DCB 0xE5	; Â
ROM_ORIG:1509C 20			       DCB 0x20
ROM_ORIG:1509D 11			       DCB 0x11
ROM_ORIG:1509E 9F			       DCB 0x9F	; ü
ROM_ORIG:1509F E5			       DCB 0xE5	; Â
ROM_ORIG:150A0 00			       DCB    0
ROM_ORIG:150A1 00			       DCB    0
ROM_ORIG:150A2 81			       DCB 0x81	; Å
ROM_ORIG:150A3 E5			       DCB 0xE5	; Â
ROM_ORIG:150A4 2F			       DCB 0x2F	; /
ROM_ORIG:150A5 00			       DCB    0
ROM_ORIG:150A6 00			       DCB    0
ROM_ORIG:150A7 EB			       DCB 0xEB	; Î
ROM_ORIG:150A8 00			       DCB    0
ROM_ORIG:150A9 01			       DCB    1
ROM_ORIG:150AA 9F			       DCB 0x9F	; ü
ROM_ORIG:150AB E5			       DCB 0xE5	; Â
ROM_ORIG:150AC 00			       DCB    0
ROM_ORIG:150AD 00			       DCB    0
ROM_ORIG:150AE 90			       DCB 0x90	; ê
ROM_ORIG:150AF E5			       DCB 0xE5	; Â
ROM_ORIG:150B0 07			       DCB    7
ROM_ORIG:150B1 1C			       DCB 0x1C
ROM_ORIG:150B2 A0			       DCB 0xA0	; †
ROM_ORIG:150B3 E3			       DCB 0xE3	; „
ROM_ORIG:150B4 01			       DCB    1
ROM_ORIG:150B5 00			       DCB    0
ROM_ORIG:150B6 00			       DCB    0
ROM_ORIG:150B7 E0			       DCB 0xE0	; ‡
ROM_ORIG:150B8 03			       DCB    3
ROM_ORIG:150B9 1C			       DCB 0x1C
ROM_ORIG:150BA A0			       DCB 0xA0	; †
ROM_ORIG:150BB E3			       DCB 0xE3	; „
ROM_ORIG:150BC 01			       DCB    1
ROM_ORIG:150BD 00			       DCB    0
ROM_ORIG:150BE 50			       DCB 0x50	; P
ROM_ORIG:150BF E1			       DCB 0xE1	; ·
ROM_ORIG:150C0 01			       DCB    1
ROM_ORIG:150C1 00			       DCB    0
ROM_ORIG:150C2 00			       DCB    0
ROM_ORIG:150C3 1A			       DCB 0x1A
ROM_ORIG:150C4 28			       DCB 0x28	; (
ROM_ORIG:150C5 10			       DCB 0x10
ROM_ORIG:150C6 A0			       DCB 0xA0	; †
ROM_ORIG:150C7 E3			       DCB 0xE3	; „
ROM_ORIG:150C8 00			       DCB    0
ROM_ORIG:150C9 00			       DCB    0
ROM_ORIG:150CA 00			       DCB    0
ROM_ORIG:150CB 0A			       DCB  0xA
ROM_ORIG:150CC 23			       DCB 0x23	; #
ROM_ORIG:150CD 10			       DCB 0x10
ROM_ORIG:150CE A0			       DCB 0xA0	; †
ROM_ORIG:150CF E3			       DCB 0xE3	; „
ROM_ORIG:150D0 CC			       DCB 0xCC	; Ã
ROM_ORIG:150D1 00			       DCB    0
ROM_ORIG:150D2 9F			       DCB 0x9F	; ü
ROM_ORIG:150D3 E5			       DCB 0xE5	; Â
ROM_ORIG:150D4 00			       DCB    0
ROM_ORIG:150D5 10			       DCB 0x10
ROM_ORIG:150D6 80			       DCB 0x80	; Ä
ROM_ORIG:150D7 E5			       DCB 0xE5	; Â
ROM_ORIG:150D8 E0			       DCB 0xE0	; ‡
ROM_ORIG:150D9 50			       DCB 0x50	; P
ROM_ORIG:150DA 9F			       DCB 0x9F	; ü
ROM_ORIG:150DB E5			       DCB 0xE5	; Â
ROM_ORIG:150DC E0			       DCB 0xE0	; ‡
ROM_ORIG:150DD 60			       DCB 0x60	; `
ROM_ORIG:150DE 9F			       DCB 0x9F	; ü
ROM_ORIG:150DF E5			       DCB 0xE5	; Â
ROM_ORIG:150E0 80			       DCB 0x80	; Ä
ROM_ORIG:150E1 10			       DCB 0x10
ROM_ORIG:150E2 A0			       DCB 0xA0	; †
ROM_ORIG:150E3 E3			       DCB 0xE3	; „
ROM_ORIG:150E4 C4			       DCB 0xC4	; ƒ
ROM_ORIG:150E5 00			       DCB    0
ROM_ORIG:150E6 9F			       DCB 0x9F	; ü
ROM_ORIG:150E7 E5			       DCB 0xE5	; Â
ROM_ORIG:150E8 00			       DCB    0
ROM_ORIG:150E9 00			       DCB    0
ROM_ORIG:150EA 90			       DCB 0x90	; ê
ROM_ORIG:150EB E5			       DCB 0xE5	; Â
ROM_ORIG:150EC 07			       DCB    7
ROM_ORIG:150ED 0C			       DCB  0xC
ROM_ORIG:150EE 00			       DCB    0
ROM_ORIG:150EF E2			       DCB 0xE2	; ‚
ROM_ORIG:150F0 03			       DCB    3
ROM_ORIG:150F1 0C			       DCB  0xC
ROM_ORIG:150F2 50			       DCB 0x50	; P
ROM_ORIG:150F3 E3			       DCB 0xE3	; „
ROM_ORIG:150F4 29			       DCB 0x29	; )
ROM_ORIG:150F5 A0			       DCB 0xA0	; †
ROM_ORIG:150F6 A0			       DCB 0xA0	; †
ROM_ORIG:150F7 03			       DCB    3
ROM_ORIG:150F8 24			       DCB 0x24	; $
ROM_ORIG:150F9 A0			       DCB 0xA0	; †
ROM_ORIG:150FA A0			       DCB 0xA0	; †
ROM_ORIG:150FB 13			       DCB 0x13
ROM_ORIG:150FC 2A			       DCB 0x2A	; *
ROM_ORIG:150FD B0			       DCB 0xB0	; ∞
ROM_ORIG:150FE A0			       DCB 0xA0	; †
ROM_ORIG:150FF 03			       DCB    3
ROM_ORIG:15100 25			       DCB 0x25	; %
ROM_ORIG:15101 B0			       DCB 0xB0	; ∞
ROM_ORIG:15102 A0			       DCB 0xA0	; †
ROM_ORIG:15103 13			       DCB 0x13
ROM_ORIG:15104 2B			       DCB 0x2B	; +
ROM_ORIG:15105 C0			       DCB 0xC0	; ¿
ROM_ORIG:15106 A0			       DCB 0xA0	; †
ROM_ORIG:15107 03			       DCB    3
ROM_ORIG:15108 26			       DCB 0x26	; &
ROM_ORIG:15109 C0			       DCB 0xC0	; ¿
ROM_ORIG:1510A A0			       DCB 0xA0	; †
ROM_ORIG:1510B 13			       DCB 0x13
ROM_ORIG:1510C 00			       DCB    0
ROM_ORIG:1510D 20			       DCB 0x20
ROM_ORIG:1510E 95			       DCB 0x95	; ï
ROM_ORIG:1510F E5			       DCB 0xE5	; Â
ROM_ORIG:15110 00			       DCB    0
ROM_ORIG:15111 30			       DCB 0x30	; 0
ROM_ORIG:15112 96			       DCB 0x96	; ñ
ROM_ORIG:15113 E5			       DCB 0xE5	; Â
ROM_ORIG:15114 03			       DCB    3
ROM_ORIG:15115 20			       DCB 0x20
ROM_ORIG:15116 82			       DCB 0x82	; Ç
ROM_ORIG:15117 E1			       DCB 0xE1	; ·
ROM_ORIG:15118 01			       DCB    1
ROM_ORIG:15119 00			       DCB    0
ROM_ORIG:1511A 12			       DCB 0x12
ROM_ORIG:1511B E1			       DCB 0xE1	; ·
ROM_ORIG:1511C 00			       DCB    0
ROM_ORIG:1511D 00			       DCB    0
ROM_ORIG:1511E A0			       DCB 0xA0	; †
ROM_ORIG:1511F 13			       DCB 0x13
ROM_ORIG:15120 00			       DCB    0
ROM_ORIG:15121 00			       DCB    0
ROM_ORIG:15122 85			       DCB 0x85	; Ö
ROM_ORIG:15123 15			       DCB 0x15
ROM_ORIG:15124 00			       DCB    0
ROM_ORIG:15125 00			       DCB    0
ROM_ORIG:15126 86			       DCB 0x86	; Ü
ROM_ORIG:15127 15			       DCB 0x15
ROM_ORIG:15128 74			       DCB 0x74	; t
ROM_ORIG:15129 00			       DCB    0
ROM_ORIG:1512A 9F			       DCB 0x9F	; ü
ROM_ORIG:1512B 15			       DCB 0x15
ROM_ORIG:1512C 00			       DCB    0
ROM_ORIG:1512D A0			       DCB 0xA0	; †
ROM_ORIG:1512E 80			       DCB 0x80	; Ä
ROM_ORIG:1512F 15			       DCB 0x15
ROM_ORIG:15130 90			       DCB 0x90	; ê
ROM_ORIG:15131 00			       DCB    0
ROM_ORIG:15132 9F			       DCB 0x9F	; ü
ROM_ORIG:15133 15			       DCB 0x15
ROM_ORIG:15134 00			       DCB    0
ROM_ORIG:15135 10			       DCB 0x10
ROM_ORIG:15136 90			       DCB 0x90	; ê
ROM_ORIG:15137 15			       DCB 0x15
ROM_ORIG:15138 40			       DCB 0x40	; @
ROM_ORIG:15139 20			       DCB 0x20
ROM_ORIG:1513A A0			       DCB 0xA0	; †
ROM_ORIG:1513B 13			       DCB 0x13
ROM_ORIG:1513C 02			       DCB    2
ROM_ORIG:1513D 10			       DCB 0x10
ROM_ORIG:1513E 81			       DCB 0x81	; Å
ROM_ORIG:1513F 11			       DCB 0x11
ROM_ORIG:15140 00			       DCB    0
ROM_ORIG:15141 10			       DCB 0x10
ROM_ORIG:15142 80			       DCB 0x80	; Ä
ROM_ORIG:15143 15			       DCB 0x15
ROM_ORIG:15144 10			       DCB 0x10
ROM_ORIG:15145 1F			       DCB 0x1F
ROM_ORIG:15146 11			       DCB 0x11
ROM_ORIG:15147 1E			       DCB 0x1E
ROM_ORIG:15148 01			       DCB    1
ROM_ORIG:15149 10			       DCB 0x10
ROM_ORIG:1514A 81			       DCB 0x81	; Å
ROM_ORIG:1514B 13			       DCB 0x13
ROM_ORIG:1514C 10			       DCB 0x10
ROM_ORIG:1514D 1F			       DCB 0x1F
ROM_ORIG:1514E 01			       DCB    1
ROM_ORIG:1514F 1E			       DCB 0x1E
ROM_ORIG:15150 4C			       DCB 0x4C	; L
ROM_ORIG:15151 00			       DCB    0
ROM_ORIG:15152 9F			       DCB 0x9F	; ü
ROM_ORIG:15153 15			       DCB 0x15
ROM_ORIG:15154 00			       DCB    0
ROM_ORIG:15155 B0			       DCB 0xB0	; ∞
ROM_ORIG:15156 80			       DCB 0x80	; Ä
ROM_ORIG:15157 15			       DCB 0x15
ROM_ORIG:15158 44			       DCB 0x44	; D
ROM_ORIG:15159 00			       DCB    0
ROM_ORIG:1515A 9F			       DCB 0x9F	; ü
ROM_ORIG:1515B 15			       DCB 0x15
ROM_ORIG:1515C 00			       DCB    0
ROM_ORIG:1515D C0			       DCB 0xC0	; ¿
ROM_ORIG:1515E 80			       DCB 0x80	; Ä
ROM_ORIG:1515F 15			       DCB 0x15
ROM_ORIG:15160 17			       DCB 0x17
ROM_ORIG:15161 FF			       DCB 0xFF
ROM_ORIG:15162 2F			       DCB 0x2F	; /
ROM_ORIG:15163 11			       DCB 0x11
ROM_ORIG:15164 E8			       DCB 0xE8	; Ë
ROM_ORIG:15165 FF			       DCB 0xFF
ROM_ORIG:15166 FF			       DCB 0xFF
ROM_ORIG:15167 EA			       DCB 0xEA	; Í
ROM_ORIG:15168 0E			       DCB  0xE
ROM_ORIG:15169 A0			       DCB 0xA0	; †
ROM_ORIG:1516A A0			       DCB 0xA0	; †
ROM_ORIG:1516B E1			       DCB 0xE1	; ·
ROM_ORIG:1516C 54			       DCB 0x54	; T
ROM_ORIG:1516D 00			       DCB    0
ROM_ORIG:1516E 9F			       DCB 0x9F	; ü
ROM_ORIG:1516F E5			       DCB 0xE5	; Â
ROM_ORIG:15170 00			       DCB    0
ROM_ORIG:15171 10			       DCB 0x10
ROM_ORIG:15172 90			       DCB 0x90	; ê
ROM_ORIG:15173 E5			       DCB 0xE5	; Â
ROM_ORIG:15174 40			       DCB 0x40	; @
ROM_ORIG:15175 20			       DCB 0x20
ROM_ORIG:15176 A0			       DCB 0xA0	; †
ROM_ORIG:15177 E3			       DCB 0xE3	; „
ROM_ORIG:15178 02			       DCB    2
ROM_ORIG:15179 10			       DCB 0x10
ROM_ORIG:1517A 81			       DCB 0x81	; Å
ROM_ORIG:1517B E1			       DCB 0xE1	; ·
ROM_ORIG:1517C 00			       DCB    0
ROM_ORIG:1517D 10			       DCB 0x10
ROM_ORIG:1517E 80			       DCB 0x80	; Ä
ROM_ORIG:1517F E5			       DCB 0xE5	; Â
ROM_ORIG:15180 0A			       DCB  0xA
ROM_ORIG:15181 40			       DCB 0x40	; @
ROM_ORIG:15182 A0			       DCB 0xA0	; †
ROM_ORIG:15183 E3			       DCB 0xE3	; „
ROM_ORIG:15184 01			       DCB    1
ROM_ORIG:15185 40			       DCB 0x40	; @
ROM_ORIG:15186 54			       DCB 0x54	; T
ROM_ORIG:15187 E2			       DCB 0xE2	; ‚
ROM_ORIG:15188 FD			       DCB 0xFD	; ˝
ROM_ORIG:15189 FF			       DCB 0xFF
ROM_ORIG:1518A FF			       DCB 0xFF
ROM_ORIG:1518B 1A			       DCB 0x1A
ROM_ORIG:1518C 34			       DCB 0x34	; 4
ROM_ORIG:1518D 00			       DCB    0
ROM_ORIG:1518E 9F			       DCB 0x9F	; ü
ROM_ORIG:1518F E5			       DCB 0xE5	; Â
ROM_ORIG:15190 00			       DCB    0
ROM_ORIG:15191 10			       DCB 0x10
ROM_ORIG:15192 90			       DCB 0x90	; ê
ROM_ORIG:15193 E5			       DCB 0xE5	; Â
ROM_ORIG:15194 40			       DCB 0x40	; @
ROM_ORIG:15195 20			       DCB 0x20
ROM_ORIG:15196 A0			       DCB 0xA0	; †
ROM_ORIG:15197 E3			       DCB 0xE3	; „
ROM_ORIG:15198 02			       DCB    2
ROM_ORIG:15199 10			       DCB 0x10
ROM_ORIG:1519A C1			       DCB 0xC1	; ¡
ROM_ORIG:1519B E1			       DCB 0xE1	; ·
ROM_ORIG:1519C 00			       DCB    0
ROM_ORIG:1519D 10			       DCB 0x10
ROM_ORIG:1519E 80			       DCB 0x80	; Ä
ROM_ORIG:1519F E5			       DCB 0xE5	; Â
ROM_ORIG:151A0 1A			       DCB 0x1A
ROM_ORIG:151A1 FF			       DCB 0xFF
ROM_ORIG:151A2 2F			       DCB 0x2F	; /
ROM_ORIG:151A3 E1			       DCB 0xE1	; ·
ROM_ORIG:151A4 04			       DCB    4
ROM_ORIG:151A5 41			       DCB 0x41	; A
ROM_ORIG:151A6 00			       DCB    0
ROM_ORIG:151A7 54			       DCB 0x54	; T
ROM_ORIG:151A8 00			       DCB    0
ROM_ORIG:151A9 00			       DCB    0
ROM_ORIG:151AA 20			       DCB 0x20
ROM_ORIG:151AB 40			       DCB 0x40	; @
ROM_ORIG:151AC 00			       DCB    0
ROM_ORIG:151AD 42			       DCB 0x42	; B
ROM_ORIG:151AE 00			       DCB    0
ROM_ORIG:151AF 54			       DCB 0x54	; T
ROM_ORIG:151B0 F0			       DCB 0xF0	; 
ROM_ORIG:151B1 22			       DCB 0x22	; "
ROM_ORIG:151B2 00			       DCB    0
ROM_ORIG:151B3 48			       DCB 0x48	; H
ROM_ORIG:151B4 48			       DCB 0x48	; H
ROM_ORIG:151B5 40			       DCB 0x40	; @
ROM_ORIG:151B6 05			       DCB    5
ROM_ORIG:151B7 49			       DCB 0x49	; I
ROM_ORIG:151B8 1C			       DCB 0x1C
ROM_ORIG:151B9 40			       DCB 0x40	; @
ROM_ORIG:151BA 05			       DCB    5
ROM_ORIG:151BB 49			       DCB 0x49	; I
ROM_ORIG:151BC 2C			       DCB 0x2C	; ,
ROM_ORIG:151BD 40			       DCB 0x40	; @
ROM_ORIG:151BE 05			       DCB    5
ROM_ORIG:151BF 49			       DCB 0x49	; I
ROM_ORIG:151C0 18			       DCB 0x18
ROM_ORIG:151C1 40			       DCB 0x40	; @
ROM_ORIG:151C2 05			       DCB    5
ROM_ORIG:151C3 49			       DCB 0x49	; I
ROM_ORIG:151C4 28			       DCB 0x28	; (
ROM_ORIG:151C5 40			       DCB 0x40	; @
ROM_ORIG:151C6 05			       DCB    5
ROM_ORIG:151C7 49			       DCB 0x49	; I
ROM_ORIG:151C8 3C			       DCB 0x3C	; <
ROM_ORIG:151C9 40			       DCB 0x40	; @
ROM_ORIG:151CA 05			       DCB    5
ROM_ORIG:151CB 49			       DCB 0x49	; I
ROM_ORIG:151CC 00			       DCB    0
ROM_ORIG:151CD 00			       DCB    0
ROM_ORIG:151CE 00			       DCB    0
ROM_ORIG:151CF 00			       DCB    0
ROM_ORIG:151D0 00			       DCB    0
ROM_ORIG:151D1 00			       DCB    0
ROM_ORIG:151D2 00			       DCB    0
ROM_ORIG:151D3 00			       DCB    0
ROM_ORIG:151D4 00			       DCB    0
ROM_ORIG:151D5 00			       DCB    0
ROM_ORIG:151D6 00			       DCB    0
ROM_ORIG:151D7 00			       DCB    0
ROM_ORIG:151D8 00			       DCB    0
ROM_ORIG:151D9 00			       DCB    0
ROM_ORIG:151DA 00			       DCB    0
ROM_ORIG:151DB 00			       DCB    0
ROM_ORIG:151DC 00			       DCB    0
ROM_ORIG:151DD 00			       DCB    0
ROM_ORIG:151DE 00			       DCB    0
ROM_ORIG:151DF 00			       DCB    0
ROM_ORIG:151E0 00			       DCB    0
ROM_ORIG:151E1 00			       DCB    0
ROM_ORIG:151E2 00			       DCB    0
ROM_ORIG:151E3 00			       DCB    0
ROM_ORIG:151E4 00			       DCB    0
ROM_ORIG:151E5 00			       DCB    0
ROM_ORIG:151E6 00			       DCB    0
ROM_ORIG:151E7 00			       DCB    0
ROM_ORIG:151E8 00			       DCB    0
ROM_ORIG:151E9 00			       DCB    0
ROM_ORIG:151EA 00			       DCB    0
ROM_ORIG:151EB 00			       DCB    0
ROM_ORIG:151EC 00			       DCB    0
ROM_ORIG:151ED 00			       DCB    0
ROM_ORIG:151EE 00			       DCB    0
ROM_ORIG:151EF 00			       DCB    0
ROM_ORIG:151F0 00			       DCB    0
ROM_ORIG:151F1 00			       DCB    0
ROM_ORIG:151F2 00			       DCB    0
ROM_ORIG:151F3 00			       DCB    0
ROM_ORIG:151F4 00			       DCB    0
ROM_ORIG:151F5 00			       DCB    0
ROM_ORIG:151F6 00			       DCB    0
ROM_ORIG:151F7 00			       DCB    0
ROM_ORIG:151F8 00			       DCB    0
ROM_ORIG:151F9 00			       DCB    0
ROM_ORIG:151FA 00			       DCB    0
ROM_ORIG:151FB 00			       DCB    0
ROM_ORIG:151FC 00			       DCB    0
ROM_ORIG:151FD 00			       DCB    0
ROM_ORIG:151FE 00			       DCB    0
ROM_ORIG:151FF 00			       DCB    0
ROM_ORIG:15200 12			       DCB 0x12
ROM_ORIG:15201 10			       DCB 0x10
ROM_ORIG:15202 A0			       DCB 0xA0	; †
ROM_ORIG:15203 E3			       DCB 0xE3	; „
ROM_ORIG:15204 38			       DCB 0x38	; 8
ROM_ORIG:15205 01			       DCB    1
ROM_ORIG:15206 9F			       DCB 0x9F	; ü
ROM_ORIG:15207 E5			       DCB 0xE5	; Â
ROM_ORIG:15208 00			       DCB    0
ROM_ORIG:15209 10			       DCB 0x10
ROM_ORIG:1520A 80			       DCB 0x80	; Ä
ROM_ORIG:1520B E5			       DCB 0xE5	; Â
ROM_ORIG:1520C D5			       DCB 0xD5	; ’
ROM_ORIG:1520D FF			       DCB 0xFF
ROM_ORIG:1520E FF			       DCB 0xFF
ROM_ORIG:1520F EB			       DCB 0xEB	; Î
ROM_ORIG:15210 30			       DCB 0x30	; 0
ROM_ORIG:15211 01			       DCB    1
ROM_ORIG:15212 9F			       DCB 0x9F	; ü
ROM_ORIG:15213 E5			       DCB 0xE5	; Â
ROM_ORIG:15214 00			       DCB    0
ROM_ORIG:15215 00			       DCB    0
ROM_ORIG:15216 90			       DCB 0x90	; ê
ROM_ORIG:15217 E5			       DCB 0xE5	; Â
ROM_ORIG:15218 07			       DCB    7
ROM_ORIG:15219 1C			       DCB 0x1C
ROM_ORIG:1521A A0			       DCB 0xA0	; †
ROM_ORIG:1521B E3			       DCB 0xE3	; „
ROM_ORIG:1521C 01			       DCB    1
ROM_ORIG:1521D 00			       DCB    0
ROM_ORIG:1521E 00			       DCB    0
ROM_ORIG:1521F E0			       DCB 0xE0	; ‡
ROM_ORIG:15220 03			       DCB    3
ROM_ORIG:15221 1C			       DCB 0x1C
ROM_ORIG:15222 A0			       DCB 0xA0	; †
ROM_ORIG:15223 E3			       DCB 0xE3	; „
ROM_ORIG:15224 01			       DCB    1
ROM_ORIG:15225 00			       DCB    0
ROM_ORIG:15226 50			       DCB 0x50	; P
ROM_ORIG:15227 E1			       DCB 0xE1	; ·
ROM_ORIG:15228 01			       DCB    1
ROM_ORIG:15229 00			       DCB    0
ROM_ORIG:1522A 00			       DCB    0
ROM_ORIG:1522B 1A			       DCB 0x1A
ROM_ORIG:1522C 1D			       DCB 0x1D
ROM_ORIG:1522D 10			       DCB 0x10
ROM_ORIG:1522E A0			       DCB 0xA0	; †
ROM_ORIG:1522F E3			       DCB 0xE3	; „
ROM_ORIG:15230 00			       DCB    0
ROM_ORIG:15231 00			       DCB    0
ROM_ORIG:15232 00			       DCB    0
ROM_ORIG:15233 0A			       DCB  0xA
ROM_ORIG:15234 13			       DCB 0x13
ROM_ORIG:15235 10			       DCB 0x10
ROM_ORIG:15236 A0			       DCB 0xA0	; †
ROM_ORIG:15237 E3			       DCB 0xE3	; „
ROM_ORIG:15238 04			       DCB    4
ROM_ORIG:15239 01			       DCB    1
ROM_ORIG:1523A 9F			       DCB 0x9F	; ü
ROM_ORIG:1523B E5			       DCB 0xE5	; Â
ROM_ORIG:1523C 00			       DCB    0
ROM_ORIG:1523D 10			       DCB 0x10
ROM_ORIG:1523E 80			       DCB 0x80	; Ä
ROM_ORIG:1523F E5			       DCB 0xE5	; Â
ROM_ORIG:15240 08			       DCB    8
ROM_ORIG:15241 01			       DCB    1
ROM_ORIG:15242 9F			       DCB 0x9F	; ü
ROM_ORIG:15243 E5			       DCB 0xE5	; Â
ROM_ORIG:15244 7A			       DCB 0x7A	; z
ROM_ORIG:15245 10			       DCB 0x10
ROM_ORIG:15246 A0			       DCB 0xA0	; †
ROM_ORIG:15247 E3			       DCB 0xE3	; „
ROM_ORIG:15248 8C			       DCB 0x8C	; å
ROM_ORIG:15249 20			       DCB 0x20
ROM_ORIG:1524A A0			       DCB 0xA0	; †
ROM_ORIG:1524B E3			       DCB 0xE3	; „
ROM_ORIG:1524C 00			       DCB    0
ROM_ORIG:1524D 30			       DCB 0x30	; 0
ROM_ORIG:1524E A0			       DCB 0xA0	; †
ROM_ORIG:1524F E3			       DCB 0xE3	; „
ROM_ORIG:15250 32			       DCB 0x32	; 2
ROM_ORIG:15251 00			       DCB    0
ROM_ORIG:15252 00			       DCB    0
ROM_ORIG:15253 EB			       DCB 0xEB	; Î
ROM_ORIG:15254 9E			       DCB 0x9E	; û
ROM_ORIG:15255 10			       DCB 0x10
ROM_ORIG:15256 A0			       DCB 0xA0	; †
ROM_ORIG:15257 E3			       DCB 0xE3	; „
ROM_ORIG:15258 AC			       DCB 0xAC	; ¨
ROM_ORIG:15259 20			       DCB 0x20
ROM_ORIG:1525A A0			       DCB 0xA0	; †
ROM_ORIG:1525B E3			       DCB 0xE3	; „
ROM_ORIG:1525C 18			       DCB 0x18
ROM_ORIG:1525D 30			       DCB 0x30	; 0
ROM_ORIG:1525E A0			       DCB 0xA0	; †
ROM_ORIG:1525F E3			       DCB 0xE3	; „
ROM_ORIG:15260 2E			       DCB 0x2E	; .
ROM_ORIG:15261 00			       DCB    0
ROM_ORIG:15262 00			       DCB    0
ROM_ORIG:15263 EB			       DCB 0xEB	; Î
ROM_ORIG:15264 B4			       DCB 0xB4	; ¥
ROM_ORIG:15265 10			       DCB 0x10
ROM_ORIG:15266 A0			       DCB 0xA0	; †
ROM_ORIG:15267 E3			       DCB 0xE3	; „
ROM_ORIG:15268 B4			       DCB 0xB4	; ¥
ROM_ORIG:15269 20			       DCB 0x20
ROM_ORIG:1526A A0			       DCB 0xA0	; †
ROM_ORIG:1526B E3			       DCB 0xE3	; „
ROM_ORIG:1526C 00			       DCB    0
ROM_ORIG:1526D 30			       DCB 0x30	; 0
ROM_ORIG:1526E A0			       DCB 0xA0	; †
ROM_ORIG:1526F E3			       DCB 0xE3	; „
ROM_ORIG:15270 2A			       DCB 0x2A	; *
ROM_ORIG:15271 00			       DCB    0
ROM_ORIG:15272 00			       DCB    0
ROM_ORIG:15273 EB			       DCB 0xEB	; Î
ROM_ORIG:15274 6E			       DCB 0x6E	; n
ROM_ORIG:15275 04			       DCB    4
ROM_ORIG:15276 A0			       DCB 0xA0	; †
ROM_ORIG:15277 E3			       DCB 0xE3	; „
ROM_ORIG:15278 F0			       DCB 0xF0	; 
ROM_ORIG:15279 10			       DCB 0x10
ROM_ORIG:1527A 90			       DCB 0x90	; ê
ROM_ORIG:1527B E5			       DCB 0xE5	; Â
ROM_ORIG:1527C D0			       DCB 0xD0	; –
ROM_ORIG:1527D 20			       DCB 0x20
ROM_ORIG:1527E 9F			       DCB 0x9F	; ü
ROM_ORIG:1527F E5			       DCB 0xE5	; Â
ROM_ORIG:15280 02			       DCB    2
ROM_ORIG:15281 10			       DCB 0x10
ROM_ORIG:15282 C1			       DCB 0xC1	; ¡
ROM_ORIG:15283 E1			       DCB 0xE1	; ·
ROM_ORIG:15284 12			       DCB 0x12
ROM_ORIG:15285 2C			       DCB 0x2C	; ,
ROM_ORIG:15286 A0			       DCB 0xA0	; †
ROM_ORIG:15287 E3			       DCB 0xE3	; „
ROM_ORIG:15288 02			       DCB    2
ROM_ORIG:15289 10			       DCB 0x10
ROM_ORIG:1528A 81			       DCB 0x81	; Å
ROM_ORIG:1528B E1			       DCB 0xE1	; ·
ROM_ORIG:1528C F0			       DCB 0xF0	; 
ROM_ORIG:1528D 10			       DCB 0x10
ROM_ORIG:1528E 80			       DCB 0x80	; Ä
ROM_ORIG:1528F E5			       DCB 0xE5	; Â
ROM_ORIG:15290 58			       DCB 0x58	; X
ROM_ORIG:15291 1F			       DCB 0x1F
ROM_ORIG:15292 00			       DCB    0
ROM_ORIG:15293 E3			       DCB 0xE3	; „
ROM_ORIG:15294 08			       DCB    8
ROM_ORIG:15295 11			       DCB 0x11
ROM_ORIG:15296 80			       DCB 0x80	; Ä
ROM_ORIG:15297 E5			       DCB 0xE5	; Â
ROM_ORIG:15298 AC			       DCB 0xAC	; ¨
ROM_ORIG:15299 00			       DCB    0
ROM_ORIG:1529A 9F			       DCB 0x9F	; ü
ROM_ORIG:1529B E5			       DCB 0xE5	; Â
ROM_ORIG:1529C 00			       DCB    0
ROM_ORIG:1529D 00			       DCB    0
ROM_ORIG:1529E 90			       DCB 0x90	; ê
ROM_ORIG:1529F E5			       DCB 0xE5	; Â
ROM_ORIG:152A0 04			       DCB    4
ROM_ORIG:152A1 31			       DCB 0x31	; 1
ROM_ORIG:152A2 02			       DCB    2
ROM_ORIG:152A3 E3			       DCB 0xE3	; „
ROM_ORIG:152A4 03			       DCB    3
ROM_ORIG:152A5 00			       DCB    0
ROM_ORIG:152A6 80			       DCB 0x80	; Ä
ROM_ORIG:152A7 E0			       DCB 0xE0	; ‡
ROM_ORIG:152A8 60			       DCB 0x60	; `
ROM_ORIG:152A9 30			       DCB 0x30	; 0
ROM_ORIG:152AA A0			       DCB 0xA0	; †
ROM_ORIG:152AB E3			       DCB 0xE3	; „
ROM_ORIG:152AC 03			       DCB    3
ROM_ORIG:152AD 40			       DCB 0x40	; @
ROM_ORIG:152AE A0			       DCB 0xA0	; †
ROM_ORIG:152AF E3			       DCB 0xE3	; „
ROM_ORIG:152B0 B0			       DCB 0xB0	; ∞
ROM_ORIG:152B1 30			       DCB 0x30	; 0
ROM_ORIG:152B2 C0			       DCB 0xC0	; ¿
ROM_ORIG:152B3 E1			       DCB 0xE1	; ·
ROM_ORIG:152B4 B0			       DCB 0xB0	; ∞
ROM_ORIG:152B5 40			       DCB 0x40	; @
ROM_ORIG:152B6 C0			       DCB 0xC0	; ¿
ROM_ORIG:152B7 E1			       DCB 0xE1	; ·
ROM_ORIG:152B8 6E			       DCB 0x6E	; n
ROM_ORIG:152B9 04			       DCB    4
ROM_ORIG:152BA A0			       DCB 0xA0	; †
ROM_ORIG:152BB E3			       DCB 0xE3	; „
ROM_ORIG:152BC 98			       DCB 0x98	; ò
ROM_ORIG:152BD 10			       DCB 0x10
ROM_ORIG:152BE 9F			       DCB 0x9F	; ü
ROM_ORIG:152BF E5			       DCB 0xE5	; Â
ROM_ORIG:152C0 F0			       DCB 0xF0	; 
ROM_ORIG:152C1 10			       DCB 0x10
ROM_ORIG:152C2 80			       DCB 0x80	; Ä
ROM_ORIG:152C3 E5			       DCB 0xE5	; Â
ROM_ORIG:152C4 94			       DCB 0x94	; î
ROM_ORIG:152C5 10			       DCB 0x10
ROM_ORIG:152C6 9F			       DCB 0x9F	; ü
ROM_ORIG:152C7 E5			       DCB 0xE5	; Â
ROM_ORIG:152C8 F4			       DCB 0xF4	; Ù
ROM_ORIG:152C9 10			       DCB 0x10
ROM_ORIG:152CA 80			       DCB 0x80	; Ä
ROM_ORIG:152CB E5			       DCB 0xE5	; Â
ROM_ORIG:152CC 90			       DCB 0x90	; ê
ROM_ORIG:152CD 10			       DCB 0x10
ROM_ORIG:152CE 9F			       DCB 0x9F	; ü
ROM_ORIG:152CF E5			       DCB 0xE5	; Â
ROM_ORIG:152D0 F8			       DCB 0xF8	; ¯
ROM_ORIG:152D1 10			       DCB 0x10
ROM_ORIG:152D2 80			       DCB 0x80	; Ä
ROM_ORIG:152D3 E5			       DCB 0xE5	; Â
ROM_ORIG:152D4 8C			       DCB 0x8C	; å
ROM_ORIG:152D5 10			       DCB 0x10
ROM_ORIG:152D6 9F			       DCB 0x9F	; ü
ROM_ORIG:152D7 E5			       DCB 0xE5	; Â
ROM_ORIG:152D8 FC			       DCB 0xFC	; ¸
ROM_ORIG:152D9 10			       DCB 0x10
ROM_ORIG:152DA 80			       DCB 0x80	; Ä
ROM_ORIG:152DB E5			       DCB 0xE5	; Â
ROM_ORIG:152DC 88			       DCB 0x88	; à
ROM_ORIG:152DD 10			       DCB 0x10
ROM_ORIG:152DE 9F			       DCB 0x9F	; ü
ROM_ORIG:152DF E5			       DCB 0xE5	; Â
ROM_ORIG:152E0 00			       DCB    0
ROM_ORIG:152E1 11			       DCB 0x11
ROM_ORIG:152E2 80			       DCB 0x80	; Ä
ROM_ORIG:152E3 E5			       DCB 0xE5	; Â
ROM_ORIG:152E4 60			       DCB 0x60	; `
ROM_ORIG:152E5 00			       DCB    0
ROM_ORIG:152E6 9F			       DCB 0x9F	; ü
ROM_ORIG:152E7 E5			       DCB 0xE5	; Â
ROM_ORIG:152E8 00			       DCB    0
ROM_ORIG:152E9 70			       DCB 0x70	; p
ROM_ORIG:152EA 90			       DCB 0x90	; ê
ROM_ORIG:152EB E5			       DCB 0xE5	; Â
ROM_ORIG:152EC 54			       DCB 0x54	; T
ROM_ORIG:152ED 00			       DCB    0
ROM_ORIG:152EE 9F			       DCB 0x9F	; ü
ROM_ORIG:152EF E5			       DCB 0xE5	; Â
ROM_ORIG:152F0 00			       DCB    0
ROM_ORIG:152F1 00			       DCB    0
ROM_ORIG:152F2 90			       DCB 0x90	; ê
ROM_ORIG:152F3 E5			       DCB 0xE5	; Â
ROM_ORIG:152F4 07			       DCB    7
ROM_ORIG:152F5 1C			       DCB 0x1C
ROM_ORIG:152F6 A0			       DCB 0xA0	; †
ROM_ORIG:152F7 E3			       DCB 0xE3	; „
ROM_ORIG:152F8 01			       DCB    1
ROM_ORIG:152F9 00			       DCB    0
ROM_ORIG:152FA 00			       DCB    0
ROM_ORIG:152FB E0			       DCB 0xE0	; ‡
ROM_ORIG:152FC 03			       DCB    3
ROM_ORIG:152FD 1C			       DCB 0x1C
ROM_ORIG:152FE A0			       DCB 0xA0	; †
ROM_ORIG:152FF E3			       DCB 0xE3	; „
ROM_ORIG:15300 01			       DCB    1
ROM_ORIG:15301 00			       DCB    0
ROM_ORIG:15302 50			       DCB 0x50	; P
ROM_ORIG:15303 E1			       DCB 0xE1	; ·
ROM_ORIG:15304 01			       DCB    1
ROM_ORIG:15305 00			       DCB    0
ROM_ORIG:15306 00			       DCB    0
ROM_ORIG:15307 1A			       DCB 0x1A
ROM_ORIG:15308 1E			       DCB 0x1E
ROM_ORIG:15309 10			       DCB 0x10
ROM_ORIG:1530A A0			       DCB 0xA0	; †
ROM_ORIG:1530B E3			       DCB 0xE3	; „
ROM_ORIG:1530C 00			       DCB    0
ROM_ORIG:1530D 00			       DCB    0
ROM_ORIG:1530E 00			       DCB    0
ROM_ORIG:1530F 0A			       DCB  0xA
ROM_ORIG:15310 14			       DCB 0x14
ROM_ORIG:15311 10			       DCB 0x10
ROM_ORIG:15312 A0			       DCB 0xA0	; †
ROM_ORIG:15313 E3			       DCB 0xE3	; „
ROM_ORIG:15314 28			       DCB 0x28	; (
ROM_ORIG:15315 00			       DCB    0
ROM_ORIG:15316 9F			       DCB 0x9F	; ü
ROM_ORIG:15317 E5			       DCB 0xE5	; Â
ROM_ORIG:15318 00			       DCB    0
ROM_ORIG:15319 10			       DCB 0x10
ROM_ORIG:1531A 80			       DCB 0x80	; Ä
ROM_ORIG:1531B E5			       DCB 0xE5	; Â
ROM_ORIG:1531C 07			       DCB    7
ROM_ORIG:1531D F0			       DCB 0xF0	; 
ROM_ORIG:1531E B0			       DCB 0xB0	; ∞
ROM_ORIG:1531F E1			       DCB 0xE1	; ·
ROM_ORIG:15320 B1			       DCB 0xB1	; ±
ROM_ORIG:15321 40			       DCB 0x40	; @
ROM_ORIG:15322 90			       DCB 0x90	; ê
ROM_ORIG:15323 E1			       DCB 0xE1	; ·
ROM_ORIG:15324 1F			       DCB 0x1F
ROM_ORIG:15325 50			       DCB 0x50	; P
ROM_ORIG:15326 A0			       DCB 0xA0	; †
ROM_ORIG:15327 E3			       DCB 0xE3	; „
ROM_ORIG:15328 05			       DCB    5
ROM_ORIG:15329 40			       DCB 0x40	; @
ROM_ORIG:1532A C4			       DCB 0xC4	; ƒ
ROM_ORIG:1532B E1			       DCB 0xE1	; ·
ROM_ORIG:1532C 03			       DCB    3
ROM_ORIG:1532D 40			       DCB 0x40	; @
ROM_ORIG:1532E 84			       DCB 0x84	; Ñ
ROM_ORIG:1532F E1			       DCB 0xE1	; ·
ROM_ORIG:15330 B1			       DCB 0xB1	; ±
ROM_ORIG:15331 40			       DCB 0x40	; @
ROM_ORIG:15332 80			       DCB 0x80	; Ä
ROM_ORIG:15333 E1			       DCB 0xE1	; ·
ROM_ORIG:15334 02			       DCB    2
ROM_ORIG:15335 10			       DCB 0x10
ROM_ORIG:15336 81			       DCB 0x81	; Å
ROM_ORIG:15337 E2			       DCB 0xE2	; ‚
ROM_ORIG:15338 01			       DCB    1
ROM_ORIG:15339 00			       DCB    0
ROM_ORIG:1533A 52			       DCB 0x52	; R
ROM_ORIG:1533B E1			       DCB 0xE1	; ·
ROM_ORIG:1533C 1E			       DCB 0x1E
ROM_ORIG:1533D FF			       DCB 0xFF
ROM_ORIG:1533E 2F			       DCB 0x2F	; /
ROM_ORIG:1533F 31			       DCB 0x31	; 1
ROM_ORIG:15340 F6			       DCB 0xF6	; ˆ
ROM_ORIG:15341 FF			       DCB 0xFF
ROM_ORIG:15342 FF			       DCB 0xFF
ROM_ORIG:15343 EA			       DCB 0xEA	; Í
ROM_ORIG:15344 04			       DCB    4
ROM_ORIG:15345 41			       DCB 0x41	; A
ROM_ORIG:15346 00			       DCB    0
ROM_ORIG:15347 54			       DCB 0x54	; T
ROM_ORIG:15348 F0			       DCB 0xF0	; 
ROM_ORIG:15349 22			       DCB 0x22	; "
ROM_ORIG:1534A 00			       DCB    0
ROM_ORIG:1534B 48			       DCB 0x48	; H
ROM_ORIG:1534C 00			       DCB    0
ROM_ORIG:1534D 42			       DCB 0x42	; B
ROM_ORIG:1534E 00			       DCB    0
ROM_ORIG:1534F 54			       DCB 0x54	; T
ROM_ORIG:15350 00			       DCB    0
ROM_ORIG:15351 20			       DCB 0x20
ROM_ORIG:15352 00			       DCB    0
ROM_ORIG:15353 48			       DCB 0x48	; H
ROM_ORIG:15354 00			       DCB    0
ROM_ORIG:15355 32			       DCB 0x32	; 2
ROM_ORIG:15356 40			       DCB 0x40	; @
ROM_ORIG:15357 00			       DCB    0
ROM_ORIG:15358 00			       DCB    0
ROM_ORIG:15359 00			       DCB    0
ROM_ORIG:1535A 00			       DCB    0
ROM_ORIG:1535B 00			       DCB    0
ROM_ORIG:1535C 11			       DCB 0x11
ROM_ORIG:1535D 12			       DCB 0x12
ROM_ORIG:1535E E0			       DCB 0xE0	; ‡
ROM_ORIG:1535F 78			       DCB 0x78	; x
ROM_ORIG:15360 01			       DCB    1
ROM_ORIG:15361 05			       DCB    5
ROM_ORIG:15362 05			       DCB    5
ROM_ORIG:15363 00			       DCB    0
ROM_ORIG:15364 01			       DCB    1
ROM_ORIG:15365 02			       DCB    2
ROM_ORIG:15366 02			       DCB    2
ROM_ORIG:15367 00			       DCB    0
ROM_ORIG:15368 03			       DCB    3
ROM_ORIG:15369 05			       DCB    5
ROM_ORIG:1536A 03			       DCB    3
ROM_ORIG:1536B 05			       DCB    5
ROM_ORIG:1536C 05			       DCB    5
ROM_ORIG:1536D 05			       DCB    5
ROM_ORIG:1536E 04			       DCB    4
ROM_ORIG:1536F 01			       DCB    1
ROM_ORIG:15370 00			       DCB    0
ROM_ORIG:15371 00			       DCB    0
ROM_ORIG:15372 00			       DCB    0
ROM_ORIG:15373 00			       DCB    0
ROM_ORIG:15374 00			       DCB    0
ROM_ORIG:15375 00			       DCB    0
ROM_ORIG:15376 00			       DCB    0
ROM_ORIG:15377 00			       DCB    0
ROM_ORIG:15378 00			       DCB    0
ROM_ORIG:15379 00			       DCB    0
ROM_ORIG:1537A 00			       DCB    0
ROM_ORIG:1537B 00			       DCB    0
ROM_ORIG:1537C F0			       DCB 0xF0	; 
ROM_ORIG:1537D 5F			       DCB 0x5F	; _
ROM_ORIG:1537E 2D			       DCB 0x2D	; -
ROM_ORIG:1537F E9			       DCB 0xE9	; È
ROM_ORIG:15380 FF			       DCB 0xFF
ROM_ORIG:15381 60			       DCB 0x60	; `
ROM_ORIG:15382 A0			       DCB 0xA0	; †
ROM_ORIG:15383 E3			       DCB 0xE3	; „
ROM_ORIG:15384 00			       DCB    0
ROM_ORIG:15385 C0			       DCB 0xC0	; ¿
ROM_ORIG:15386 A0			       DCB 0xA0	; †
ROM_ORIG:15387 E3			       DCB 0xE3	; „
ROM_ORIG:15388 95			       DCB 0x95	; ï
ROM_ORIG:15389 0F			       DCB  0xF
ROM_ORIG:1538A 07			       DCB    7
ROM_ORIG:1538B EE			       DCB 0xEE	; Ó
ROM_ORIG:1538C 9A			       DCB 0x9A	; ö
ROM_ORIG:1538D 0F			       DCB  0xF
ROM_ORIG:1538E 07			       DCB    7
ROM_ORIG:1538F EE			       DCB 0xEE	; Ó
ROM_ORIG:15390 71			       DCB 0x71	; q
ROM_ORIG:15391 00			       DCB    0
ROM_ORIG:15392 60			       DCB 0x60	; `
ROM_ORIG:15393 E1			       DCB 0xE1	; ·
ROM_ORIG:15394 02			       DCB    2
ROM_ORIG:15395 00			       DCB    0
ROM_ORIG:15396 00			       DCB    0
ROM_ORIG:15397 EA			       DCB 0xEA	; Í
ROM_ORIG:15398 00			       DCB    0
ROM_ORIG:15399 F0			       DCB 0xF0	; 
ROM_ORIG:1539A 20			       DCB 0x20
ROM_ORIG:1539B E3			       DCB 0xE3	; „
ROM_ORIG:1539C FE			       DCB 0xFE	; ˛
ROM_ORIG:1539D C0			       DCB 0xC0	; ¿
ROM_ORIG:1539E A0			       DCB 0xA0	; †
ROM_ORIG:1539F E3			       DCB 0xE3	; „
ROM_ORIG:153A0 71			       DCB 0x71	; q
ROM_ORIG:153A1 00			       DCB    0
ROM_ORIG:153A2 60			       DCB 0x60	; `
ROM_ORIG:153A3 E1			       DCB 0xE1	; ·
ROM_ORIG:153A4 F0			       DCB 0xF0	; 
ROM_ORIG:153A5 5F			       DCB 0x5F	; _
ROM_ORIG:153A6 BD			       DCB 0xBD	; Ω
ROM_ORIG:153A7 E8			       DCB 0xE8	; Ë
ROM_ORIG:153A8 1E			       DCB 0x1E
ROM_ORIG:153A9 FF			       DCB 0xFF
ROM_ORIG:153AA 2F			       DCB 0x2F	; /
ROM_ORIG:153AB E1			       DCB 0xE1	; ·
ROM_ORIG:153AC F0			       DCB 0xF0	; 
ROM_ORIG:153AD B5			       DCB 0xB5	; µ
ROM_ORIG:153AE 43			       DCB 0x43	; C
ROM_ORIG:153AF 46			       DCB 0x46	; F
ROM_ORIG:153B0 4C			       DCB 0x4C	; L
ROM_ORIG:153B1 46			       DCB 0x46	; F
ROM_ORIG:153B2 55			       DCB 0x55	; U
ROM_ORIG:153B3 46			       DCB 0x46	; F
ROM_ORIG:153B4 5E			       DCB 0x5E	; ^
ROM_ORIG:153B5 46			       DCB 0x46	; F
ROM_ORIG:153B6 67			       DCB 0x67	; g
ROM_ORIG:153B7 46			       DCB 0x46	; F
ROM_ORIG:153B8 F8			       DCB 0xF8	; ¯
ROM_ORIG:153B9 B4			       DCB 0xB4	; ¥
ROM_ORIG:153BA 04			       DCB    4
ROM_ORIG:153BB B4			       DCB 0xB4	; ¥
ROM_ORIG:153BC 83			       DCB 0x83	; É
ROM_ORIG:153BD 46			       DCB 0x46	; F
ROM_ORIG:153BE 8C			       DCB 0x8C	; å
ROM_ORIG:153BF 46			       DCB 0x46	; F
ROM_ORIG:153C0 14			       DCB 0x14
ROM_ORIG:153C1 1C			       DCB 0x1C
ROM_ORIG:153C2 93			       DCB 0x93	; ì
ROM_ORIG:153C3 44			       DCB 0x44	; D
ROM_ORIG:153C4 15			       DCB 0x15
ROM_ORIG:153C5 49			       DCB 0x49	; I
ROM_ORIG:153C6 88			       DCB 0x88	; à
ROM_ORIG:153C7 46			       DCB 0x46	; F
ROM_ORIG:153C8 15			       DCB 0x15
ROM_ORIG:153C9 49			       DCB 0x49	; I
ROM_ORIG:153CA 8A			       DCB 0x8A	; ä
ROM_ORIG:153CB 46			       DCB 0x46	; F
ROM_ORIG:153CC 15			       DCB 0x15
ROM_ORIG:153CD 49			       DCB 0x49	; I
ROM_ORIG:153CE 52			       DCB 0x52	; R
ROM_ORIG:153CF 40			       DCB 0x40	; @
ROM_ORIG:153D0 0A			       DCB  0xA
ROM_ORIG:153D1 70			       DCB 0x70	; p
ROM_ORIG:153D2 03			       DCB    3
ROM_ORIG:153D3 27			       DCB 0x27	; '
ROM_ORIG:153D4 71			       DCB 0x71	; q
ROM_ORIG:153D5 26			       DCB 0x26	; &
ROM_ORIG:153D6 30			       DCB 0x30	; 0
ROM_ORIG:153D7 25			       DCB 0x25	; %
ROM_ORIG:153D8 4E			       DCB 0x4E	; N
ROM_ORIG:153D9 55			       DCB 0x55	; U
ROM_ORIG:153DA 00			       DCB    0
ROM_ORIG:153DB 26			       DCB 0x26	; &
ROM_ORIG:153DC 70			       DCB 0x70	; p
ROM_ORIG:153DD 25			       DCB 0x25	; %
ROM_ORIG:153DE 4E			       DCB 0x4E	; N
ROM_ORIG:153DF 53			       DCB 0x53	; S
ROM_ORIG:153E0 11			       DCB 0x11
ROM_ORIG:153E1 4D			       DCB 0x4D	; M
ROM_ORIG:153E2 14			       DCB 0x14
ROM_ORIG:153E3 20			       DCB 0x20
ROM_ORIG:153E4 4E			       DCB 0x4E	; N
ROM_ORIG:153E5 5D			       DCB 0x5D	; ]
ROM_ORIG:153E6 01			       DCB    1
ROM_ORIG:153E7 38			       DCB 0x38	; 8
ROM_ORIG:153E8 FC			       DCB 0xFC	; ¸
ROM_ORIG:153E9 D1			       DCB 0xD1	; —
ROM_ORIG:153EA 00			       DCB    0
ROM_ORIG:153EB E0			       DCB 0xE0	; ‡
ROM_ORIG:153EC 01			       DCB    1
ROM_ORIG:153ED 27			       DCB 0x27	; '
ROM_ORIG:153EE 48			       DCB 0x48	; H
ROM_ORIG:153EF 5D			       DCB 0x5D	; ]
ROM_ORIG:153F0 4E			       DCB 0x4E	; N
ROM_ORIG:153F1 5D			       DCB 0x5D	; ]
ROM_ORIG:153F2 70			       DCB 0x70	; p
ROM_ORIG:153F3 40			       DCB 0x40	; @
ROM_ORIG:153F4 01			       DCB    1
ROM_ORIG:153F5 26			       DCB 0x26	; &
ROM_ORIG:153F6 30			       DCB 0x30	; 0
ROM_ORIG:153F7 42			       DCB 0x42	; B
ROM_ORIG:153F8 F8			       DCB 0xF8	; ¯
ROM_ORIG:153F9 D1			       DCB 0xD1	; —
ROM_ORIG:153FA 01			       DCB    1
ROM_ORIG:153FB 2F			       DCB 0x2F	; /
ROM_ORIG:153FC 18			       DCB 0x18
ROM_ORIG:153FD D0			       DCB 0xD0	; –
ROM_ORIG:153FE 08			       DCB    8
ROM_ORIG:153FF 49			       DCB 0x49	; I
ROM_ORIG:15400 0C			       DCB  0xC
ROM_ORIG:15401 25			       DCB 0x25	; %
ROM_ORIG:15402 05			       DCB    5
ROM_ORIG:15403 22			       DCB 0x22	; "
ROM_ORIG:15404 4A			       DCB 0x4A	; J
ROM_ORIG:15405 53			       DCB 0x53	; S
ROM_ORIG:15406 D2			       DCB 0xD2	; “
ROM_ORIG:15407 43			       DCB 0x43	; C
ROM_ORIG:15408 72			       DCB 0x72	; r
ROM_ORIG:15409 25			       DCB 0x25	; %
ROM_ORIG:1540A 4A			       DCB 0x4A	; J
ROM_ORIG:1540B 53			       DCB 0x53	; S
ROM_ORIG:1540C 1A			       DCB 0x1A
ROM_ORIG:1540D 25			       DCB 0x25	; %
ROM_ORIG:1540E 49			       DCB 0x49	; I
ROM_ORIG:1540F 53			       DCB 0x53	; S
ROM_ORIG:15410 0A			       DCB  0xA
ROM_ORIG:15411 88			       DCB 0x88	; à
ROM_ORIG:15412 12			       DCB 0x12
ROM_ORIG:15413 09			       DCB    9
ROM_ORIG:15414 05			       DCB    5
ROM_ORIG:15415 4F			       DCB 0x4F	; O
ROM_ORIG:15416 20			       DCB 0x20
ROM_ORIG:15417 2A			       DCB 0x2A	; *
ROM_ORIG:15418 0B			       DCB  0xB
ROM_ORIG:15419 D0			       DCB 0xD0	; –
ROM_ORIG:1541A 15			       DCB 0x15
ROM_ORIG:1541B E0			       DCB 0xE0	; ‡
ROM_ORIG:1541C 00			       DCB    0
ROM_ORIG:1541D 08			       DCB    8
ROM_ORIG:1541E 00			       DCB    0
ROM_ORIG:1541F 08			       DCB    8
ROM_ORIG:15420 00			       DCB    0
ROM_ORIG:15421 10			       DCB 0x10
ROM_ORIG:15422 00			       DCB    0
ROM_ORIG:15423 08			       DCB    8
ROM_ORIG:15424 00			       DCB    0
ROM_ORIG:15425 00			       DCB    0
ROM_ORIG:15426 00			       DCB    0
ROM_ORIG:15427 08			       DCB    8
ROM_ORIG:15428 00			       DCB    0
ROM_ORIG:15429 04			       DCB    4
ROM_ORIG:1542A 00			       DCB    0
ROM_ORIG:1542B 00			       DCB    0
ROM_ORIG:1542C FF			       DCB 0xFF
ROM_ORIG:1542D FF			       DCB 0xFF
ROM_ORIG:1542E 00			       DCB    0
ROM_ORIG:1542F 00			       DCB    0
ROM_ORIG:15430 1E			       DCB 0x1E
ROM_ORIG:15431 E1			       DCB 0xE1	; ·
ROM_ORIG:15432 1A			       DCB 0x1A
ROM_ORIG:15433 25			       DCB 0x25	; %
ROM_ORIG:15434 0F			       DCB  0xF
ROM_ORIG:15435 1C			       DCB 0x1C
ROM_ORIG:15436 74			       DCB 0x74	; t
ROM_ORIG:15437 37			       DCB 0x37	; 7
ROM_ORIG:15438 4F			       DCB 0x4F	; O
ROM_ORIG:15439 53			       DCB 0x53	; S
ROM_ORIG:1543A 0A			       DCB  0xA
ROM_ORIG:1543B 88			       DCB 0x88	; à
ROM_ORIG:1543C D2			       DCB 0xD2	; “
ROM_ORIG:1543D 43			       DCB 0x43	; C
ROM_ORIG:1543E FA			       DCB 0xFA	; ˙
ROM_ORIG:1543F 4F			       DCB 0x4F	; O
ROM_ORIG:15440 3A			       DCB 0x3A	; :
ROM_ORIG:15441 40			       DCB 0x40	; @
ROM_ORIG:15442 12			       DCB 0x12
ROM_ORIG:15443 09			       DCB    9
ROM_ORIG:15444 20			       DCB 0x20
ROM_ORIG:15445 2A			       DCB 0x2A	; *
ROM_ORIG:15446 14			       DCB 0x14
ROM_ORIG:15447 D0			       DCB 0xD0	; –
ROM_ORIG:15448 0A			       DCB  0xA
ROM_ORIG:15449 78			       DCB 0x78	; x
ROM_ORIG:1544A AA			       DCB 0xAA	; ™
ROM_ORIG:1544B 2A			       DCB 0x2A	; *
ROM_ORIG:1544C 00			       DCB    0
ROM_ORIG:1544D D0			       DCB 0xD0	; –
ROM_ORIG:1544E 88			       DCB 0x88	; à
ROM_ORIG:1544F E1			       DCB 0xE1	; ·
ROM_ORIG:15450 74			       DCB 0x74	; t
ROM_ORIG:15451 25			       DCB 0x25	; %
ROM_ORIG:15452 4A			       DCB 0x4A	; J
ROM_ORIG:15453 5D			       DCB 0x5D	; ]
ROM_ORIG:15454 55			       DCB 0x55	; U
ROM_ORIG:15455 2A			       DCB 0x2A	; *
ROM_ORIG:15456 00			       DCB    0
ROM_ORIG:15457 D0			       DCB 0xD0	; –
ROM_ORIG:15458 83			       DCB 0x83	; É
ROM_ORIG:15459 E1			       DCB 0xE1	; ·
ROM_ORIG:1545A 8F			       DCB 0x8F	; è
ROM_ORIG:1545B E0			       DCB 0xE0	; ‡
ROM_ORIG:1545C 00			       DCB    0
ROM_ORIG:1545D 20			       DCB 0x20
ROM_ORIG:1545E 00			       DCB    0
ROM_ORIG:1545F E0			       DCB 0xE0	; ‡
ROM_ORIG:15460 01			       DCB    1
ROM_ORIG:15461 20			       DCB 0x20
ROM_ORIG:15462 04			       DCB    4
ROM_ORIG:15463 BC			       DCB 0xBC	; º
ROM_ORIG:15464 F8			       DCB 0xF8	; ¯
ROM_ORIG:15465 BC			       DCB 0xBC	; º
ROM_ORIG:15466 98			       DCB 0x98	; ò
ROM_ORIG:15467 46			       DCB 0x46	; F
ROM_ORIG:15468 A1			       DCB 0xA1	; °
ROM_ORIG:15469 46			       DCB 0x46	; F
ROM_ORIG:1546A AA			       DCB 0xAA	; ™
ROM_ORIG:1546B 46			       DCB 0x46	; F
ROM_ORIG:1546C B3			       DCB 0xB3	; ≥
ROM_ORIG:1546D 46			       DCB 0x46	; F
ROM_ORIG:1546E BC			       DCB 0xBC	; º
ROM_ORIG:1546F 46			       DCB 0x46	; F
ROM_ORIG:15470 F0			       DCB 0xF0	; 
ROM_ORIG:15471 BD			       DCB 0xBD	; Ω
ROM_ORIG:15472 58			       DCB 0x58	; X
ROM_ORIG:15473 46			       DCB 0x46	; F
ROM_ORIG:15474 00			       DCB    0
ROM_ORIG:15475 43			       DCB 0x43	; C
ROM_ORIG:15476 F3			       DCB 0xF3	; Û
ROM_ORIG:15477 D0			       DCB 0xD0	; –
ROM_ORIG:15478 80			       DCB 0x80	; Ä
ROM_ORIG:15479 23			       DCB 0x23	; #
ROM_ORIG:1547A 9B			       DCB 0x9B	; õ
ROM_ORIG:1547B 00			       DCB    0
ROM_ORIG:1547C 3F			       DCB 0x3F	; ?
ROM_ORIG:1547D 26			       DCB 0x26	; &
ROM_ORIG:1547E 76			       DCB 0x76	; v
ROM_ORIG:1547F 08			       DCB    8
ROM_ORIG:15480 B1			       DCB 0xB1	; ±
ROM_ORIG:15481 46			       DCB 0x46	; F
ROM_ORIG:15482 0A			       DCB  0xA
ROM_ORIG:15483 25			       DCB 0x25	; %
ROM_ORIG:15484 49			       DCB 0x49	; I
ROM_ORIG:15485 55			       DCB 0x55	; U
ROM_ORIG:15486 39			       DCB 0x39	; 9
ROM_ORIG:15487 20			       DCB 0x20
ROM_ORIG:15488 38			       DCB 0x38	; 8
ROM_ORIG:15489 25			       DCB 0x25	; %
ROM_ORIG:1548A 48			       DCB 0x48	; H
ROM_ORIG:1548B 55			       DCB 0x55	; U
ROM_ORIG:1548C 00			       DCB    0
ROM_ORIG:1548D 27			       DCB 0x27	; '
ROM_ORIG:1548E FF			       DCB 0xFF
ROM_ORIG:1548F 26			       DCB 0x26	; &
ROM_ORIG:15490 00			       DCB    0
ROM_ORIG:15491 F0			       DCB 0xF0	; 
ROM_ORIG:15492 B9			       DCB 0xB9	; π
ROM_ORIG:15493 F9			       DCB 0xF9	; ˘
ROM_ORIG:15494 00			       DCB    0
ROM_ORIG:15495 F0			       DCB 0xF0	; 
ROM_ORIG:15496 70			       DCB 0x70	; p
ROM_ORIG:15497 F9			       DCB 0xF9	; ˘
ROM_ORIG:15498 3E			       DCB 0x3E	; >
ROM_ORIG:15499 25			       DCB 0x25	; %
ROM_ORIG:1549A 48			       DCB 0x48	; H
ROM_ORIG:1549B 53			       DCB 0x53	; S
ROM_ORIG:1549C 09			       DCB    9
ROM_ORIG:1549D 27			       DCB 0x27	; '
ROM_ORIG:1549E A2			       DCB 0xA2	; ¢
ROM_ORIG:1549F 26			       DCB 0x26	; &
ROM_ORIG:154A0 00			       DCB    0
ROM_ORIG:154A1 F0			       DCB 0xF0	; 
ROM_ORIG:154A2 B1			       DCB 0xB1	; ±
ROM_ORIG:154A3 F9			       DCB 0xF9	; ˘
ROM_ORIG:154A4 22			       DCB 0x22	; "
ROM_ORIG:154A5 26			       DCB 0x26	; &
ROM_ORIG:154A6 00			       DCB    0
ROM_ORIG:154A7 F0			       DCB 0xF0	; 
ROM_ORIG:154A8 B0			       DCB 0xB0	; ∞
ROM_ORIG:154A9 F9			       DCB 0xF9	; ˘
ROM_ORIG:154AA 80			       DCB 0x80	; Ä
ROM_ORIG:154AB 33			       DCB 0x33	; 3
ROM_ORIG:154AC 00			       DCB    0
ROM_ORIG:154AD F0			       DCB 0xF0	; 
ROM_ORIG:154AE 98			       DCB 0x98	; ò
ROM_ORIG:154AF F9			       DCB 0xF9	; ˘
ROM_ORIG:154B0 1A			       DCB 0x1A
ROM_ORIG:154B1 25			       DCB 0x25	; %
ROM_ORIG:154B2 0F			       DCB  0xF
ROM_ORIG:154B3 1C			       DCB 0x1C
ROM_ORIG:154B4 38			       DCB 0x38	; 8
ROM_ORIG:154B5 37			       DCB 0x37	; 7
ROM_ORIG:154B6 4F			       DCB 0x4F	; O
ROM_ORIG:154B7 53			       DCB 0x53	; S
ROM_ORIG:154B8 38			       DCB 0x38	; 8
ROM_ORIG:154B9 78			       DCB 0x78	; x
ROM_ORIG:154BA 06			       DCB    6
ROM_ORIG:154BB 25			       DCB 0x25	; %
ROM_ORIG:154BC 28			       DCB 0x28	; (
ROM_ORIG:154BD 42			       DCB 0x42	; B
ROM_ORIG:154BE E5			       DCB 0xE5	; Â
ROM_ORIG:154BF D1			       DCB 0xD1	; —
ROM_ORIG:154C0 80			       DCB 0x80	; Ä
ROM_ORIG:154C1 20			       DCB 0x20
ROM_ORIG:154C2 80			       DCB 0x80	; Ä
ROM_ORIG:154C3 46			       DCB 0x46	; F
ROM_ORIG:154C4 00			       DCB    0
ROM_ORIG:154C5 F0			       DCB 0xF0	; 
ROM_ORIG:154C6 04			       DCB    4
ROM_ORIG:154C7 F9			       DCB 0xF9	; ˘
ROM_ORIG:154C8 D8			       DCB 0xD8	; ÿ
ROM_ORIG:154C9 4E			       DCB 0x4E	; N
ROM_ORIG:154CA 78			       DCB 0x78	; x
ROM_ORIG:154CB 88			       DCB 0x88	; à
ROM_ORIG:154CC 7A			       DCB 0x7A	; z
ROM_ORIG:154CD 88			       DCB 0x88	; à
ROM_ORIG:154CE 1E			       DCB 0x1E
ROM_ORIG:154CF 25			       DCB 0x25	; %
ROM_ORIG:154D0 49			       DCB 0x49	; I
ROM_ORIG:154D1 53			       DCB 0x53	; S
ROM_ORIG:154D2 3E			       DCB 0x3E	; >
ROM_ORIG:154D3 25			       DCB 0x25	; %
ROM_ORIG:154D4 48			       DCB 0x48	; H
ROM_ORIG:154D5 53			       DCB 0x53	; S
ROM_ORIG:154D6 48			       DCB 0x48	; H
ROM_ORIG:154D7 53			       DCB 0x53	; S
ROM_ORIG:154D8 12			       DCB 0x12
ROM_ORIG:154D9 04			       DCB    4
ROM_ORIG:154DA 02			       DCB    2
ROM_ORIG:154DB 43			       DCB 0x43	; C
ROM_ORIG:154DC 96			       DCB 0x96	; ñ
ROM_ORIG:154DD 42			       DCB 0x42	; B
ROM_ORIG:154DE 11			       DCB 0x11
ROM_ORIG:154DF D0			       DCB 0xD0	; –
ROM_ORIG:154E0 10			       DCB 0x10
ROM_ORIG:154E1 1C			       DCB 0x1C
ROM_ORIG:154E2 70			       DCB 0x70	; p
ROM_ORIG:154E3 40			       DCB 0x40	; @
ROM_ORIG:154E4 01			       DCB    1
ROM_ORIG:154E5 26			       DCB 0x26	; &
ROM_ORIG:154E6 20			       DCB 0x20
ROM_ORIG:154E7 25			       DCB 0x25	; %
ROM_ORIG:154E8 52			       DCB 0x52	; R
ROM_ORIG:154E9 40			       DCB 0x40	; @
ROM_ORIG:154EA 03			       DCB    3
ROM_ORIG:154EB E0			       DCB 0xE0	; ‡
ROM_ORIG:154EC 40			       DCB 0x40	; @
ROM_ORIG:154ED 08			       DCB    8
ROM_ORIG:154EE 01			       DCB    1
ROM_ORIG:154EF 3D			       DCB 0x3D	; =
ROM_ORIG:154F0 00			       DCB    0
ROM_ORIG:154F1 2D			       DCB 0x2D	; -
ROM_ORIG:154F2 04			       DCB    4
ROM_ORIG:154F3 D0			       DCB 0xD0	; –
ROM_ORIG:154F4 30			       DCB 0x30	; 0
ROM_ORIG:154F5 42			       DCB 0x42	; B
ROM_ORIG:154F6 00			       DCB    0
ROM_ORIG:154F7 D1			       DCB 0xD1	; —
ROM_ORIG:154F8 F8			       DCB 0xF8	; ¯
ROM_ORIG:154F9 E7			       DCB 0xE7	; Á
ROM_ORIG:154FA 01			       DCB    1
ROM_ORIG:154FB 32			       DCB 0x32	; 2
ROM_ORIG:154FC F6			       DCB 0xF6	; ˆ
ROM_ORIG:154FD E7			       DCB 0xE7	; Á
ROM_ORIG:154FE 03			       DCB    3
ROM_ORIG:154FF 2A			       DCB 0x2A	; *
ROM_ORIG:15500 00			       DCB    0
ROM_ORIG:15501 D3			       DCB 0xD3	; ”
ROM_ORIG:15502 D2			       DCB 0xD2	; “
ROM_ORIG:15503 E7			       DCB 0xE7	; Á
ROM_ORIG:15504 04			       DCB    4
ROM_ORIG:15505 BC			       DCB 0xBC	; º
ROM_ORIG:15506 04			       DCB    4
ROM_ORIG:15507 B4			       DCB 0xB4	; ¥
ROM_ORIG:15508 94			       DCB 0x94	; î
ROM_ORIG:15509 42			       DCB 0x42	; B
ROM_ORIG:1550A 02			       DCB    2
ROM_ORIG:1550B D1			       DCB 0xD1	; —
ROM_ORIG:1550C 52			       DCB 0x52	; R
ROM_ORIG:1550D 00			       DCB    0
ROM_ORIG:1550E 9B			       DCB 0x9B	; õ
ROM_ORIG:1550F 18			       DCB 0x18
ROM_ORIG:15510 01			       DCB    1
ROM_ORIG:15511 34			       DCB 0x34	; 4
ROM_ORIG:15512 40			       DCB 0x40	; @
ROM_ORIG:15513 40			       DCB 0x40	; @
ROM_ORIG:15514 00			       DCB    0
ROM_ORIG:15515 E0			       DCB 0xE0	; ‡
ROM_ORIG:15516 84			       DCB 0x84	; Ñ
ROM_ORIG:15517 20			       DCB 0x20
ROM_ORIG:15518 80			       DCB 0x80	; Ä
ROM_ORIG:15519 46			       DCB 0x46	; F
ROM_ORIG:1551A 00			       DCB    0
ROM_ORIG:1551B F0			       DCB 0xF0	; 
ROM_ORIG:1551C 61			       DCB 0x61	; a
ROM_ORIG:1551D F9			       DCB 0xF9	; ˘
ROM_ORIG:1551E 00			       DCB    0
ROM_ORIG:1551F F0			       DCB 0xF0	; 
ROM_ORIG:15520 D7			       DCB 0xD7	; ◊
ROM_ORIG:15521 F8			       DCB 0xF8	; ¯
ROM_ORIG:15522 C3			       DCB 0xC3	; √
ROM_ORIG:15523 48			       DCB 0x48	; H
ROM_ORIG:15524 62			       DCB 0x62	; b
ROM_ORIG:15525 46			       DCB 0x46	; F
ROM_ORIG:15526 7D			       DCB 0x7D	; }
ROM_ORIG:15527 88			       DCB 0x88	; à
ROM_ORIG:15528 15			       DCB 0x15
ROM_ORIG:15529 80			       DCB 0x80	; Ä
ROM_ORIG:1552A 02			       DCB    2
ROM_ORIG:1552B 32			       DCB 0x32	; 2
ROM_ORIG:1552C 02			       DCB    2
ROM_ORIG:1552D 38			       DCB 0x38	; 8
ROM_ORIG:1552E FA			       DCB 0xFA	; ˙
ROM_ORIG:1552F D1			       DCB 0xD1	; —
ROM_ORIG:15530 10			       DCB 0x10
ROM_ORIG:15531 20			       DCB 0x20
ROM_ORIG:15532 7D			       DCB 0x7D	; }
ROM_ORIG:15533 88			       DCB 0x88	; à
ROM_ORIG:15534 02			       DCB    2
ROM_ORIG:15535 38			       DCB 0x38	; 8
ROM_ORIG:15536 FC			       DCB 0xFC	; ¸
ROM_ORIG:15537 D1			       DCB 0xD1	; —
ROM_ORIG:15538 1E			       DCB 0x1E
ROM_ORIG:15539 25			       DCB 0x25	; %
ROM_ORIG:1553A 49			       DCB 0x49	; I
ROM_ORIG:1553B 53			       DCB 0x53	; S
ROM_ORIG:1553C 3E			       DCB 0x3E	; >
ROM_ORIG:1553D 25			       DCB 0x25	; %
ROM_ORIG:1553E 48			       DCB 0x48	; H
ROM_ORIG:1553F 53			       DCB 0x53	; S
ROM_ORIG:15540 48			       DCB 0x48	; H
ROM_ORIG:15541 53			       DCB 0x53	; S
ROM_ORIG:15542 46			       DCB 0x46	; F
ROM_ORIG:15543 46			       DCB 0x46	; F
ROM_ORIG:15544 00			       DCB    0
ROM_ORIG:15545 2E			       DCB 0x2E	; .
ROM_ORIG:15546 0B			       DCB  0xB
ROM_ORIG:15547 D1			       DCB 0xD1	; —
ROM_ORIG:15548 01			       DCB    1
ROM_ORIG:15549 26			       DCB 0x26	; &
ROM_ORIG:1554A 1A			       DCB 0x1A
ROM_ORIG:1554B 25			       DCB 0x25	; %
ROM_ORIG:1554C 08			       DCB    8
ROM_ORIG:1554D 1C			       DCB 0x1C
ROM_ORIG:1554E 42			       DCB 0x42	; B
ROM_ORIG:1554F 30			       DCB 0x30	; 0
ROM_ORIG:15550 48			       DCB 0x48	; H
ROM_ORIG:15551 53			       DCB 0x53	; S
ROM_ORIG:15552 00			       DCB    0
ROM_ORIG:15553 78			       DCB 0x78	; x
ROM_ORIG:15554 80			       DCB 0x80	; Ä
ROM_ORIG:15555 25			       DCB 0x25	; %
ROM_ORIG:15556 28			       DCB 0x28	; (
ROM_ORIG:15557 42			       DCB 0x42	; B
ROM_ORIG:15558 02			       DCB    2
ROM_ORIG:15559 D0			       DCB 0xD0	; –
ROM_ORIG:1555A B5			       DCB 0xB5	; µ
ROM_ORIG:1555B 4D			       DCB 0x4D	; M
ROM_ORIG:1555C 52			       DCB 0x52	; R
ROM_ORIG:1555D 1B			       DCB 0x1B
ROM_ORIG:1555E 01			       DCB    1
ROM_ORIG:1555F 3E			       DCB 0x3E	; >
ROM_ORIG:15560 94			       DCB 0x94	; î
ROM_ORIG:15561 46			       DCB 0x46	; F
ROM_ORIG:15562 00			       DCB    0
ROM_ORIG:15563 2E			       DCB 0x2E	; .
ROM_ORIG:15564 D7			       DCB 0xD7	; ◊
ROM_ORIG:15565 D0			       DCB 0xD0	; –
ROM_ORIG:15566 5C			       DCB 0x5C	; \
ROM_ORIG:15567 45			       DCB 0x45	; E
ROM_ORIG:15568 00			       DCB    0
ROM_ORIG:15569 D1			       DCB 0xD1	; —
ROM_ORIG:1556A FC			       DCB 0xFC	; ¸
ROM_ORIG:1556B E0			       DCB 0xE0	; ‡
ROM_ORIG:1556C 02			       DCB    2
ROM_ORIG:1556D 33			       DCB 0x33	; 3
ROM_ORIG:1556E 48			       DCB 0x48	; H
ROM_ORIG:1556F 46			       DCB 0x46	; F
ROM_ORIG:15570 20			       DCB 0x20
ROM_ORIG:15571 40			       DCB 0x40	; @
ROM_ORIG:15572 01			       DCB    1
ROM_ORIG:15573 34			       DCB 0x34	; 4
ROM_ORIG:15574 00			       DCB    0
ROM_ORIG:15575 28			       DCB 0x28	; (
ROM_ORIG:15576 CC			       DCB 0xCC	; Ã
ROM_ORIG:15577 D1			       DCB 0xD1	; —
ROM_ORIG:15578 40			       DCB 0x40	; @
ROM_ORIG:15579 3B			       DCB 0x3B	; ;
ROM_ORIG:1557A 87			       DCB 0x87	; á
ROM_ORIG:1557B E7			       DCB 0xE7	; Á
ROM_ORIG:1557C 58			       DCB 0x58	; X
ROM_ORIG:1557D 46			       DCB 0x46	; F
ROM_ORIG:1557E 00			       DCB    0
ROM_ORIG:1557F 43			       DCB 0x43	; C
ROM_ORIG:15580 75			       DCB 0x75	; u
ROM_ORIG:15581 D0			       DCB 0xD0	; –
ROM_ORIG:15582 40			       DCB 0x40	; @
ROM_ORIG:15583 23			       DCB 0x23	; #
ROM_ORIG:15584 9B			       DCB 0x9B	; õ
ROM_ORIG:15585 00			       DCB    0
ROM_ORIG:15586 0A			       DCB  0xA
ROM_ORIG:15587 25			       DCB 0x25	; %
ROM_ORIG:15588 49			       DCB 0x49	; I
ROM_ORIG:15589 55			       DCB 0x55	; U
ROM_ORIG:1558A 51			       DCB 0x51	; Q
ROM_ORIG:1558B 20			       DCB 0x20
ROM_ORIG:1558C 38			       DCB 0x38	; 8
ROM_ORIG:1558D 25			       DCB 0x25	; %
ROM_ORIG:1558E 48			       DCB 0x48	; H
ROM_ORIG:1558F 55			       DCB 0x55	; U
ROM_ORIG:15590 07			       DCB    7
ROM_ORIG:15591 27			       DCB 0x27	; '
ROM_ORIG:15592 FF			       DCB 0xFF
ROM_ORIG:15593 26			       DCB 0x26	; &
ROM_ORIG:15594 00			       DCB    0
ROM_ORIG:15595 F0			       DCB 0xF0	; 
ROM_ORIG:15596 FD			       DCB 0xFD	; ˝
ROM_ORIG:15597 F8			       DCB 0xF8	; ¯
ROM_ORIG:15598 00			       DCB    0
ROM_ORIG:15599 F0			       DCB 0xF0	; 
ROM_ORIG:1559A 03			       DCB    3
ROM_ORIG:1559B F9			       DCB 0xF9	; ˘
ROM_ORIG:1559C 02			       DCB    2
ROM_ORIG:1559D 25			       DCB 0x25	; %
ROM_ORIG:1559E 48			       DCB 0x48	; H
ROM_ORIG:1559F 53			       DCB 0x53	; S
ROM_ORIG:155A0 80			       DCB 0x80	; Ä
ROM_ORIG:155A1 33			       DCB 0x33	; 3
ROM_ORIG:155A2 80			       DCB 0x80	; Ä
ROM_ORIG:155A3 20			       DCB 0x20
ROM_ORIG:155A4 80			       DCB 0x80	; Ä
ROM_ORIG:155A5 46			       DCB 0x46	; F
ROM_ORIG:155A6 00			       DCB    0
ROM_ORIG:155A7 F0			       DCB 0xF0	; 
ROM_ORIG:155A8 B7			       DCB 0xB7	; ∑
ROM_ORIG:155A9 F8			       DCB 0xF8	; ¯
ROM_ORIG:155AA 3A			       DCB 0x3A	; :
ROM_ORIG:155AB 25			       DCB 0x25	; %
ROM_ORIG:155AC 48			       DCB 0x48	; H
ROM_ORIG:155AD 5D			       DCB 0x5D	; ]
ROM_ORIG:155AE 30			       DCB 0x30	; 0
ROM_ORIG:155AF 25			       DCB 0x25	; %
ROM_ORIG:155B0 28			       DCB 0x28	; (
ROM_ORIG:155B1 42			       DCB 0x42	; B
ROM_ORIG:155B2 03			       DCB    3
ROM_ORIG:155B3 D0			       DCB 0xD0	; –
ROM_ORIG:155B4 FF			       DCB 0xFF
ROM_ORIG:155B5 26			       DCB 0x26	; &
ROM_ORIG:155B6 00			       DCB    0
ROM_ORIG:155B7 F0			       DCB 0xF0	; 
ROM_ORIG:155B8 EE			       DCB 0xEE	; Ó
ROM_ORIG:155B9 F8			       DCB 0xF8	; ¯
ROM_ORIG:155BA F1			       DCB 0xF1	; Ò
ROM_ORIG:155BB E7			       DCB 0xE7	; Á
ROM_ORIG:155BC 00			       DCB    0
ROM_ORIG:155BD F0			       DCB 0xF0	; 
ROM_ORIG:155BE F1			       DCB 0xF1	; Ò
ROM_ORIG:155BF F8			       DCB 0xF8	; ¯
ROM_ORIG:155C0 00			       DCB    0
ROM_ORIG:155C1 F0			       DCB 0xF0	; 
ROM_ORIG:155C2 29			       DCB 0x29	; )
ROM_ORIG:155C3 F9			       DCB 0xF9	; ˘
ROM_ORIG:155C4 99			       DCB 0x99	; ô
ROM_ORIG:155C5 4E			       DCB 0x4E	; N
ROM_ORIG:155C6 9B			       DCB 0x9B	; õ
ROM_ORIG:155C7 4F			       DCB 0x4F	; O
ROM_ORIG:155C8 78			       DCB 0x78	; x
ROM_ORIG:155C9 88			       DCB 0x88	; à
ROM_ORIG:155CA 7A			       DCB 0x7A	; z
ROM_ORIG:155CB 88			       DCB 0x88	; à
ROM_ORIG:155CC 02			       DCB    2
ROM_ORIG:155CD 25			       DCB 0x25	; %
ROM_ORIG:155CE 48			       DCB 0x48	; H
ROM_ORIG:155CF 53			       DCB 0x53	; S
ROM_ORIG:155D0 48			       DCB 0x48	; H
ROM_ORIG:155D1 53			       DCB 0x53	; S
ROM_ORIG:155D2 12			       DCB 0x12
ROM_ORIG:155D3 04			       DCB    4
ROM_ORIG:155D4 02			       DCB    2
ROM_ORIG:155D5 43			       DCB 0x43	; C
ROM_ORIG:155D6 96			       DCB 0x96	; ñ
ROM_ORIG:155D7 42			       DCB 0x42	; B
ROM_ORIG:155D8 11			       DCB 0x11
ROM_ORIG:155D9 D0			       DCB 0xD0	; –
ROM_ORIG:155DA 10			       DCB 0x10
ROM_ORIG:155DB 1C			       DCB 0x1C
ROM_ORIG:155DC 70			       DCB 0x70	; p
ROM_ORIG:155DD 40			       DCB 0x40	; @
ROM_ORIG:155DE 01			       DCB    1
ROM_ORIG:155DF 26			       DCB 0x26	; &
ROM_ORIG:155E0 20			       DCB 0x20
ROM_ORIG:155E1 25			       DCB 0x25	; %
ROM_ORIG:155E2 52			       DCB 0x52	; R
ROM_ORIG:155E3 40			       DCB 0x40	; @
ROM_ORIG:155E4 03			       DCB    3
ROM_ORIG:155E5 E0			       DCB 0xE0	; ‡
ROM_ORIG:155E6 40			       DCB 0x40	; @
ROM_ORIG:155E7 08			       DCB    8
ROM_ORIG:155E8 01			       DCB    1
ROM_ORIG:155E9 3D			       DCB 0x3D	; =
ROM_ORIG:155EA 00			       DCB    0
ROM_ORIG:155EB 2D			       DCB 0x2D	; -
ROM_ORIG:155EC 04			       DCB    4
ROM_ORIG:155ED D0			       DCB 0xD0	; –
ROM_ORIG:155EE 30			       DCB 0x30	; 0
ROM_ORIG:155EF 42			       DCB 0x42	; B
ROM_ORIG:155F0 00			       DCB    0
ROM_ORIG:155F1 D1			       DCB 0xD1	; —
ROM_ORIG:155F2 F8			       DCB 0xF8	; ¯
ROM_ORIG:155F3 E7			       DCB 0xE7	; Á
ROM_ORIG:155F4 01			       DCB    1
ROM_ORIG:155F5 32			       DCB 0x32	; 2
ROM_ORIG:155F6 F6			       DCB 0xF6	; ˆ
ROM_ORIG:155F7 E7			       DCB 0xE7	; Á
ROM_ORIG:155F8 03			       DCB    3
ROM_ORIG:155F9 2A			       DCB 0x2A	; *
ROM_ORIG:155FA 00			       DCB    0
ROM_ORIG:155FB D3			       DCB 0xD3	; ”
ROM_ORIG:155FC D0			       DCB 0xD0	; –
ROM_ORIG:155FD E7			       DCB 0xE7	; Á
ROM_ORIG:155FE 04			       DCB    4
ROM_ORIG:155FF BC			       DCB 0xBC	; º
ROM_ORIG:15600 04			       DCB    4
ROM_ORIG:15601 B4			       DCB 0xB4	; ¥
ROM_ORIG:15602 58			       DCB 0x58	; X
ROM_ORIG:15603 46			       DCB 0x46	; F
ROM_ORIG:15604 80			       DCB 0x80	; Ä
ROM_ORIG:15605 1A			       DCB 0x1A
ROM_ORIG:15606 83			       DCB 0x83	; É
ROM_ORIG:15607 46			       DCB 0x46	; F
ROM_ORIG:15608 64			       DCB 0x64	; d
ROM_ORIG:15609 40			       DCB 0x40	; @
ROM_ORIG:1560A A1			       DCB 0xA1	; °
ROM_ORIG:1560B 46			       DCB 0x46	; F
ROM_ORIG:1560C 9B			       DCB 0x9B	; õ
ROM_ORIG:1560D 18			       DCB 0x18
ROM_ORIG:1560E C8			       DCB 0xC8	; »
ROM_ORIG:1560F 46			       DCB 0x46	; F
ROM_ORIG:15610 00			       DCB    0
ROM_ORIG:15611 F0			       DCB 0xF0	; 
ROM_ORIG:15612 82			       DCB 0x82	; Ç
ROM_ORIG:15613 F8			       DCB 0xF8	; ¯
ROM_ORIG:15614 00			       DCB    0
ROM_ORIG:15615 F0			       DCB 0xF0	; 
ROM_ORIG:15616 C5			       DCB 0xC5	; ≈
ROM_ORIG:15617 F8			       DCB 0xF8	; ¯
ROM_ORIG:15618 00			       DCB    0
ROM_ORIG:15619 F0			       DCB 0xF0	; 
ROM_ORIG:1561A D0			       DCB 0xD0	; –
ROM_ORIG:1561B F8			       DCB 0xF8	; ¯
ROM_ORIG:1561C 84			       DCB 0x84	; Ñ
ROM_ORIG:1561D 48			       DCB 0x48	; H
ROM_ORIG:1561E 62			       DCB 0x62	; b
ROM_ORIG:1561F 46			       DCB 0x46	; F
ROM_ORIG:15620 84			       DCB 0x84	; Ñ
ROM_ORIG:15621 4F			       DCB 0x4F	; O
ROM_ORIG:15622 7D			       DCB 0x7D	; }
ROM_ORIG:15623 88			       DCB 0x88	; à
ROM_ORIG:15624 15			       DCB 0x15
ROM_ORIG:15625 80			       DCB 0x80	; Ä
ROM_ORIG:15626 02			       DCB    2
ROM_ORIG:15627 32			       DCB 0x32	; 2
ROM_ORIG:15628 02			       DCB    2
ROM_ORIG:15629 38			       DCB 0x38	; 8
ROM_ORIG:1562A FA			       DCB 0xFA	; ˙
ROM_ORIG:1562B D1			       DCB 0xD1	; —
ROM_ORIG:1562C 3C			       DCB 0x3C	; <
ROM_ORIG:1562D 27			       DCB 0x27	; '
ROM_ORIG:1562E 0F			       DCB  0xF
ROM_ORIG:1562F 20			       DCB 0x20
ROM_ORIG:15630 CD			       DCB 0xCD	; Õ
ROM_ORIG:15631 5D			       DCB 0x5D	; ]
ROM_ORIG:15632 01			       DCB    1
ROM_ORIG:15633 38			       DCB 0x38	; 8
ROM_ORIG:15634 FC			       DCB 0xFC	; ¸
ROM_ORIG:15635 D1			       DCB 0xD1	; —
ROM_ORIG:15636 CD			       DCB 0xCD	; Õ
ROM_ORIG:15637 5D			       DCB 0x5D	; ]
ROM_ORIG:15638 02			       DCB    2
ROM_ORIG:15639 25			       DCB 0x25	; %
ROM_ORIG:1563A 48			       DCB 0x48	; H
ROM_ORIG:1563B 53			       DCB 0x53	; S
ROM_ORIG:1563C 48			       DCB 0x48	; H
ROM_ORIG:1563D 53			       DCB 0x53	; S
ROM_ORIG:1563E 4E			       DCB 0x4E	; N
ROM_ORIG:1563F 46			       DCB 0x46	; F
ROM_ORIG:15640 03			       DCB    3
ROM_ORIG:15641 2E			       DCB 0x2E	; .
ROM_ORIG:15642 0B			       DCB  0xB
ROM_ORIG:15643 D0			       DCB 0xD0	; –
ROM_ORIG:15644 42			       DCB 0x42	; B
ROM_ORIG:15645 25			       DCB 0x25	; %
ROM_ORIG:15646 48			       DCB 0x48	; H
ROM_ORIG:15647 5D			       DCB 0x5D	; ]
ROM_ORIG:15648 80			       DCB 0x80	; Ä
ROM_ORIG:15649 25			       DCB 0x25	; %
ROM_ORIG:1564A 28			       DCB 0x28	; (
ROM_ORIG:1564B 42			       DCB 0x42	; B
ROM_ORIG:1564C 06			       DCB    6
ROM_ORIG:1564D D0			       DCB 0xD0	; –
ROM_ORIG:1564E 78			       DCB 0x78	; x
ROM_ORIG:1564F 4D			       DCB 0x4D	; M
ROM_ORIG:15650 52			       DCB 0x52	; R
ROM_ORIG:15651 1B			       DCB 0x1B
ROM_ORIG:15652 01			       DCB    1
ROM_ORIG:15653 3C			       DCB 0x3C	; <
ROM_ORIG:15654 48			       DCB 0x48	; H
ROM_ORIG:15655 46			       DCB 0x46	; F
ROM_ORIG:15656 01			       DCB    1
ROM_ORIG:15657 30			       DCB 0x30	; 0
ROM_ORIG:15658 81			       DCB 0x81	; Å
ROM_ORIG:15659 46			       DCB 0x46	; F
ROM_ORIG:1565A 02			       DCB    2
ROM_ORIG:1565B E0			       DCB 0xE0	; ‡
ROM_ORIG:1565C 01			       DCB    1
ROM_ORIG:1565D 33			       DCB 0x33	; 3
ROM_ORIG:1565E 00			       DCB    0
ROM_ORIG:1565F 20			       DCB 0x20
ROM_ORIG:15660 81			       DCB 0x81	; Å
ROM_ORIG:15661 46			       DCB 0x46	; F
ROM_ORIG:15662 94			       DCB 0x94	; î
ROM_ORIG:15663 46			       DCB 0x46	; F
ROM_ORIG:15664 01			       DCB    1
ROM_ORIG:15665 34			       DCB 0x34	; 4
ROM_ORIG:15666 5C			       DCB 0x5C	; \
ROM_ORIG:15667 45			       DCB 0x45	; E
ROM_ORIG:15668 00			       DCB    0
ROM_ORIG:15669 D1			       DCB 0xD1	; —
ROM_ORIG:1566A 7C			       DCB 0x7C	; |
ROM_ORIG:1566B E0			       DCB 0xE0	; ‡
ROM_ORIG:1566C CF			       DCB 0xCF	; œ
ROM_ORIG:1566D E7			       DCB 0xE7	; Á
ROM_ORIG:1566E 7A			       DCB 0x7A	; z
ROM_ORIG:1566F E0			       DCB 0xE0	; ‡
ROM_ORIG:15670 58			       DCB 0x58	; X
ROM_ORIG:15671 46			       DCB 0x46	; F
ROM_ORIG:15672 00			       DCB    0
ROM_ORIG:15673 43			       DCB 0x43	; C
ROM_ORIG:15674 77			       DCB 0x77	; w
ROM_ORIG:15675 D0			       DCB 0xD0	; –
ROM_ORIG:15676 70			       DCB 0x70	; p
ROM_ORIG:15677 49			       DCB 0x49	; I
ROM_ORIG:15678 62			       DCB 0x62	; b
ROM_ORIG:15679 46			       DCB 0x46	; F
ROM_ORIG:1567A 00			       DCB    0
ROM_ORIG:1567B 23			       DCB 0x23	; #
ROM_ORIG:1567C 00			       DCB    0
ROM_ORIG:1567D 27			       DCB 0x27	; '
ROM_ORIG:1567E 01			       DCB    1
ROM_ORIG:1567F 26			       DCB 0x26	; &
ROM_ORIG:15680 33			       DCB 0x33	; 3
ROM_ORIG:15681 42			       DCB 0x42	; B
ROM_ORIG:15682 16			       DCB 0x16
ROM_ORIG:15683 D1			       DCB 0xD1	; —
ROM_ORIG:15684 02			       DCB    2
ROM_ORIG:15685 2B			       DCB 0x2B	; +
ROM_ORIG:15686 14			       DCB 0x14
ROM_ORIG:15687 D3			       DCB 0xD3	; ”
ROM_ORIG:15688 6C			       DCB 0x6C	; l
ROM_ORIG:15689 4F			       DCB 0x4F	; O
ROM_ORIG:1568A 71			       DCB 0x71	; q
ROM_ORIG:1568B 26			       DCB 0x26	; &
ROM_ORIG:1568C 30			       DCB 0x30	; 0
ROM_ORIG:1568D 25			       DCB 0x25	; %
ROM_ORIG:1568E 4E			       DCB 0x4E	; N
ROM_ORIG:1568F 55			       DCB 0x55	; U
ROM_ORIG:15690 00			       DCB    0
ROM_ORIG:15691 26			       DCB 0x26	; &
ROM_ORIG:15692 70			       DCB 0x70	; p
ROM_ORIG:15693 25			       DCB 0x25	; %
ROM_ORIG:15694 02			       DCB    2
ROM_ORIG:15695 2B			       DCB 0x2B	; +
ROM_ORIG:15696 00			       DCB    0
ROM_ORIG:15697 D0			       DCB 0xD0	; –
ROM_ORIG:15698 80			       DCB 0x80	; Ä
ROM_ORIG:15699 26			       DCB 0x26	; &
ROM_ORIG:1569A 4E			       DCB 0x4E	; N
ROM_ORIG:1569B 53			       DCB 0x53	; S
ROM_ORIG:1569C 67			       DCB 0x67	; g
ROM_ORIG:1569D 4D			       DCB 0x4D	; M
ROM_ORIG:1569E 14			       DCB 0x14
ROM_ORIG:1569F 20			       DCB 0x20
ROM_ORIG:156A0 4E			       DCB 0x4E	; N
ROM_ORIG:156A1 5D			       DCB 0x5D	; ]
ROM_ORIG:156A2 01			       DCB    1
ROM_ORIG:156A3 38			       DCB 0x38	; 8
ROM_ORIG:156A4 FC			       DCB 0xFC	; ¸
ROM_ORIG:156A5 D1			       DCB 0xD1	; —
ROM_ORIG:156A6 48			       DCB 0x48	; H
ROM_ORIG:156A7 5D			       DCB 0x5D	; ]
ROM_ORIG:156A8 4E			       DCB 0x4E	; N
ROM_ORIG:156A9 5D			       DCB 0x5D	; ]
ROM_ORIG:156AA 70			       DCB 0x70	; p
ROM_ORIG:156AB 40			       DCB 0x40	; @
ROM_ORIG:156AC 01			       DCB    1
ROM_ORIG:156AD 26			       DCB 0x26	; &
ROM_ORIG:156AE 30			       DCB 0x30	; 0
ROM_ORIG:156AF 42			       DCB 0x42	; B
ROM_ORIG:156B0 F9			       DCB 0xF9	; ˘
ROM_ORIG:156B1 D1			       DCB 0xD1	; —
ROM_ORIG:156B2 5F			       DCB 0x5F	; _
ROM_ORIG:156B3 48			       DCB 0x48	; H
ROM_ORIG:156B4 A3			       DCB 0xA3	; £
ROM_ORIG:156B5 42			       DCB 0x42	; B
ROM_ORIG:156B6 06			       DCB    6
ROM_ORIG:156B7 D1			       DCB 0xD1	; —
ROM_ORIG:156B8 01			       DCB    1
ROM_ORIG:156B9 34			       DCB 0x34	; 4
ROM_ORIG:156BA CD			       DCB 0xCD	; Õ
ROM_ORIG:156BB 5B			       DCB 0x5B	; [
ROM_ORIG:156BC 15			       DCB 0x15
ROM_ORIG:156BD 80			       DCB 0x80	; Ä
ROM_ORIG:156BE 02			       DCB    2
ROM_ORIG:156BF 32			       DCB 0x32	; 2
ROM_ORIG:156C0 02			       DCB    2
ROM_ORIG:156C1 37			       DCB 0x37	; 7
ROM_ORIG:156C2 02			       DCB    2
ROM_ORIG:156C3 38			       DCB 0x38	; 8
ROM_ORIG:156C4 F9			       DCB 0xF9	; ˘
ROM_ORIG:156C5 D1			       DCB 0xD1	; —
ROM_ORIG:156C6 3F			       DCB 0x3F	; ?
ROM_ORIG:156C7 18			       DCB 0x18
ROM_ORIG:156C8 01			       DCB    1
ROM_ORIG:156C9 33			       DCB 0x33	; 3
ROM_ORIG:156CA 5C			       DCB 0x5C	; \
ROM_ORIG:156CB 45			       DCB 0x45	; E
ROM_ORIG:156CC D7			       DCB 0xD7	; ◊
ROM_ORIG:156CD D1			       DCB 0xD1	; —
ROM_ORIG:156CE 4A			       DCB 0x4A	; J
ROM_ORIG:156CF E0			       DCB 0xE0	; ‡
ROM_ORIG:156D0 F2			       DCB 0xF2	; Ú
ROM_ORIG:156D1 46			       DCB 0x46	; F
ROM_ORIG:156D2 30			       DCB 0x30	; 0
ROM_ORIG:156D3 26			       DCB 0x26	; &
ROM_ORIG:156D4 00			       DCB    0
ROM_ORIG:156D5 F0			       DCB 0xF0	; 
ROM_ORIG:156D6 99			       DCB 0x99	; ô
ROM_ORIG:156D7 F8			       DCB 0xF8	; ¯
ROM_ORIG:156D8 00			       DCB    0
ROM_ORIG:156D9 F0			       DCB 0xF0	; 
ROM_ORIG:156DA 4E			       DCB 0x4E	; N
ROM_ORIG:156DB F8			       DCB 0xF8	; ¯
ROM_ORIG:156DC 05			       DCB    5
ROM_ORIG:156DD 26			       DCB 0x26	; &
ROM_ORIG:156DE 00			       DCB    0
ROM_ORIG:156DF F0			       DCB 0xF0	; 
ROM_ORIG:156E0 94			       DCB 0x94	; î
ROM_ORIG:156E1 F8			       DCB 0xF8	; ¯
ROM_ORIG:156E2 36			       DCB 0x36	; 6
ROM_ORIG:156E3 25			       DCB 0x25	; %
ROM_ORIG:156E4 47			       DCB 0x47	; G
ROM_ORIG:156E5 46			       DCB 0x46	; F
ROM_ORIG:156E6 4F			       DCB 0x4F	; O
ROM_ORIG:156E7 55			       DCB 0x55	; U
ROM_ORIG:156E8 3E			       DCB 0x3E	; >
ROM_ORIG:156E9 25			       DCB 0x25	; %
ROM_ORIG:156EA 4F			       DCB 0x4F	; O
ROM_ORIG:156EB 53			       DCB 0x53	; S
ROM_ORIG:156EC E0			       DCB 0xE0	; ‡
ROM_ORIG:156ED 26			       DCB 0x26	; &
ROM_ORIG:156EE 00			       DCB    0
ROM_ORIG:156EF F0			       DCB 0xF0	; 
ROM_ORIG:156F0 8C			       DCB 0x8C	; å
ROM_ORIG:156F1 F8			       DCB 0xF8	; ¯
ROM_ORIG:156F2 00			       DCB    0
ROM_ORIG:156F3 F0			       DCB 0xF0	; 
ROM_ORIG:156F4 6B			       DCB 0x6B	; k
ROM_ORIG:156F5 F8			       DCB 0xF8	; ¯
ROM_ORIG:156F6 1A			       DCB 0x1A
ROM_ORIG:156F7 25			       DCB 0x25	; %
ROM_ORIG:156F8 4E			       DCB 0x4E	; N
ROM_ORIG:156F9 4F			       DCB 0x4F	; O
ROM_ORIG:156FA 4F			       DCB 0x4F	; O
ROM_ORIG:156FB 53			       DCB 0x53	; S
ROM_ORIG:156FC D7			       DCB 0xD7	; ◊
ROM_ORIG:156FD 46			       DCB 0x46	; F
ROM_ORIG:156FE 36			       DCB 0x36	; 6
ROM_ORIG:156FF 25			       DCB 0x25	; %
ROM_ORIG:15700 18			       DCB 0x18
ROM_ORIG:15701 1C			       DCB 0x1C
ROM_ORIG:15702 30			       DCB 0x30	; 0
ROM_ORIG:15703 43			       DCB 0x43	; C
ROM_ORIG:15704 48			       DCB 0x48	; H
ROM_ORIG:15705 55			       DCB 0x55	; U
ROM_ORIG:15706 00			       DCB    0
ROM_ORIG:15707 0A			       DCB  0xA
ROM_ORIG:15708 48			       DCB 0x48	; H
ROM_ORIG:15709 55			       DCB 0x55	; U
ROM_ORIG:1570A 00			       DCB    0
ROM_ORIG:1570B 0A			       DCB  0xA
ROM_ORIG:1570C 01			       DCB    1
ROM_ORIG:1570D 28			       DCB 0x28	; (
ROM_ORIG:1570E 28			       DCB 0x28	; (
ROM_ORIG:1570F D0			       DCB 0xD0	; –
ROM_ORIG:15710 48			       DCB 0x48	; H
ROM_ORIG:15711 55			       DCB 0x55	; U
ROM_ORIG:15712 3E			       DCB 0x3E	; >
ROM_ORIG:15713 25			       DCB 0x25	; %
ROM_ORIG:15714 48			       DCB 0x48	; H
ROM_ORIG:15715 55			       DCB 0x55	; U
ROM_ORIG:15716 F7			       DCB 0xF7	; ˜
ROM_ORIG:15717 46			       DCB 0x46	; F
ROM_ORIG:15718 F2			       DCB 0xF2	; Ú
ROM_ORIG:15719 46			       DCB 0x46	; F
ROM_ORIG:1571A 00			       DCB    0
ROM_ORIG:1571B 27			       DCB 0x27	; '
ROM_ORIG:1571C 00			       DCB    0
ROM_ORIG:1571D 26			       DCB 0x26	; &
ROM_ORIG:1571E 00			       DCB    0
ROM_ORIG:1571F F0			       DCB 0xF0	; 
ROM_ORIG:15720 38			       DCB 0x38	; 8
ROM_ORIG:15721 F8			       DCB 0xF8	; ¯
ROM_ORIG:15722 36			       DCB 0x36	; 6
ROM_ORIG:15723 25			       DCB 0x25	; %
ROM_ORIG:15724 80			       DCB 0x80	; Ä
ROM_ORIG:15725 20			       DCB 0x20
ROM_ORIG:15726 46			       DCB 0x46	; F
ROM_ORIG:15727 46			       DCB 0x46	; F
ROM_ORIG:15728 06			       DCB    6
ROM_ORIG:15729 42			       DCB 0x42	; B
ROM_ORIG:1572A 04			       DCB    4
ROM_ORIG:1572B D0			       DCB 0xD0	; –
ROM_ORIG:1572C 00			       DCB    0
ROM_ORIG:1572D 20			       DCB 0x20
ROM_ORIG:1572E 48			       DCB 0x48	; H
ROM_ORIG:1572F 55			       DCB 0x55	; U
ROM_ORIG:15730 01			       DCB    1
ROM_ORIG:15731 20			       DCB 0x20
ROM_ORIG:15732 48			       DCB 0x48	; H
ROM_ORIG:15733 55			       DCB 0x55	; U
ROM_ORIG:15734 06			       DCB    6
ROM_ORIG:15735 E0			       DCB 0xE0	; ‡
ROM_ORIG:15736 40			       DCB 0x40	; @
ROM_ORIG:15737 46			       DCB 0x46	; F
ROM_ORIG:15738 7F			       DCB 0x7F	; 
ROM_ORIG:15739 26			       DCB 0x26	; &
ROM_ORIG:1573A 30			       DCB 0x30	; 0
ROM_ORIG:1573B 40			       DCB 0x40	; @
ROM_ORIG:1573C C0			       DCB 0xC0	; ¿
ROM_ORIG:1573D 00			       DCB    0
ROM_ORIG:1573E 48			       DCB 0x48	; H
ROM_ORIG:1573F 55			       DCB 0x55	; U
ROM_ORIG:15740 40			       DCB 0x40	; @
ROM_ORIG:15741 46			       DCB 0x46	; F
ROM_ORIG:15742 48			       DCB 0x48	; H
ROM_ORIG:15743 55			       DCB 0x55	; U
ROM_ORIG:15744 18			       DCB 0x18
ROM_ORIG:15745 1C			       DCB 0x1C
ROM_ORIG:15746 48			       DCB 0x48	; H
ROM_ORIG:15747 55			       DCB 0x55	; U
ROM_ORIG:15748 00			       DCB    0
ROM_ORIG:15749 0A			       DCB  0xA
ROM_ORIG:1574A 48			       DCB 0x48	; H
ROM_ORIG:1574B 55			       DCB 0x55	; U
ROM_ORIG:1574C 00			       DCB    0
ROM_ORIG:1574D 0A			       DCB  0xA
ROM_ORIG:1574E 01			       DCB    1
ROM_ORIG:1574F 28			       DCB 0x28	; (
ROM_ORIG:15750 07			       DCB    7
ROM_ORIG:15751 D0			       DCB 0xD0	; –
ROM_ORIG:15752 48			       DCB 0x48	; H
ROM_ORIG:15753 55			       DCB 0x55	; U
ROM_ORIG:15754 02			       DCB    2
ROM_ORIG:15755 25			       DCB 0x25	; %
ROM_ORIG:15756 4E			       DCB 0x4E	; N
ROM_ORIG:15757 53			       DCB 0x53	; S
ROM_ORIG:15758 4E			       DCB 0x4E	; N
ROM_ORIG:15759 53			       DCB 0x53	; S
ROM_ORIG:1575A 30			       DCB 0x30	; 0
ROM_ORIG:1575B 26			       DCB 0x26	; &
ROM_ORIG:1575C 00			       DCB    0
ROM_ORIG:1575D F0			       DCB 0xF0	; 
ROM_ORIG:1575E 1B			       DCB 0x1B
ROM_ORIG:1575F F8			       DCB 0xF8	; ¯
ROM_ORIG:15760 D7			       DCB 0xD7	; ◊
ROM_ORIG:15761 46			       DCB 0x46	; F
ROM_ORIG:15762 00			       DCB    0
ROM_ORIG:15763 20			       DCB 0x20
ROM_ORIG:15764 00			       DCB    0
ROM_ORIG:15765 E0			       DCB 0xE0	; ‡
ROM_ORIG:15766 01			       DCB    1
ROM_ORIG:15767 20			       DCB 0x20
ROM_ORIG:15768 04			       DCB    4
ROM_ORIG:15769 BC			       DCB 0xBC	; º
ROM_ORIG:1576A F8			       DCB 0xF8	; ¯
ROM_ORIG:1576B BC			       DCB 0xBC	; º
ROM_ORIG:1576C 98			       DCB 0x98	; ò
ROM_ORIG:1576D 46			       DCB 0x46	; F
ROM_ORIG:1576E A1			       DCB 0xA1	; °
ROM_ORIG:1576F 46			       DCB 0x46	; F
ROM_ORIG:15770 AA			       DCB 0xAA	; ™
ROM_ORIG:15771 46			       DCB 0x46	; F
ROM_ORIG:15772 B3			       DCB 0xB3	; ≥
ROM_ORIG:15773 46			       DCB 0x46	; F
ROM_ORIG:15774 BC			       DCB 0xBC	; º
ROM_ORIG:15775 46			       DCB 0x46	; F
ROM_ORIG:15776 F0			       DCB 0xF0	; 
ROM_ORIG:15777 BD			       DCB 0xBD	; Ω
ROM_ORIG:15778 3E			       DCB 0x3E	; >
ROM_ORIG:15779 25			       DCB 0x25	; %
ROM_ORIG:1577A 48			       DCB 0x48	; H
ROM_ORIG:1577B 53			       DCB 0x53	; S
ROM_ORIG:1577C 48			       DCB 0x48	; H
ROM_ORIG:1577D 53			       DCB 0x53	; S
ROM_ORIG:1577E 48			       DCB 0x48	; H
ROM_ORIG:1577F 53			       DCB 0x53	; S
ROM_ORIG:15780 48			       DCB 0x48	; H
ROM_ORIG:15781 53			       DCB 0x53	; S
ROM_ORIG:15782 1A			       DCB 0x1A
ROM_ORIG:15783 25			       DCB 0x25	; %
ROM_ORIG:15784 0F			       DCB  0xF
ROM_ORIG:15785 1C			       DCB 0x1C
ROM_ORIG:15786 38			       DCB 0x38	; 8
ROM_ORIG:15787 37			       DCB 0x37	; 7
ROM_ORIG:15788 4F			       DCB 0x4F	; O
ROM_ORIG:15789 53			       DCB 0x53	; S
ROM_ORIG:1578A 38			       DCB 0x38	; 8
ROM_ORIG:1578B 78			       DCB 0x78	; x
ROM_ORIG:1578C C0			       DCB 0xC0	; ¿
ROM_ORIG:1578D 07			       DCB    7
ROM_ORIG:1578E FC			       DCB 0xFC	; ¸
ROM_ORIG:1578F D0			       DCB 0xD0	; –
ROM_ORIG:15790 F7			       DCB 0xF7	; ˜
ROM_ORIG:15791 46			       DCB 0x46	; F
ROM_ORIG:15792 32			       DCB 0x32	; 2
ROM_ORIG:15793 25			       DCB 0x25	; %
ROM_ORIG:15794 4F			       DCB 0x4F	; O
ROM_ORIG:15795 53			       DCB 0x53	; S
ROM_ORIG:15796 34			       DCB 0x34	; 4
ROM_ORIG:15797 25			       DCB 0x25	; %
ROM_ORIG:15798 4E			       DCB 0x4E	; N
ROM_ORIG:15799 53			       DCB 0x53	; S
ROM_ORIG:1579A 02			       DCB    2
ROM_ORIG:1579B 25			       DCB 0x25	; %
ROM_ORIG:1579C 4E			       DCB 0x4E	; N
ROM_ORIG:1579D 53			       DCB 0x53	; S
ROM_ORIG:1579E 4E			       DCB 0x4E	; N
ROM_ORIG:1579F 53			       DCB 0x53	; S
ROM_ORIG:157A0 F7			       DCB 0xF7	; ˜
ROM_ORIG:157A1 46			       DCB 0x46	; F
ROM_ORIG:157A2 02			       DCB    2
ROM_ORIG:157A3 25			       DCB 0x25	; %
ROM_ORIG:157A4 48			       DCB 0x48	; H
ROM_ORIG:157A5 53			       DCB 0x53	; S
ROM_ORIG:157A6 48			       DCB 0x48	; H
ROM_ORIG:157A7 53			       DCB 0x53	; S
ROM_ORIG:157A8 48			       DCB 0x48	; H
ROM_ORIG:157A9 53			       DCB 0x53	; S
ROM_ORIG:157AA 48			       DCB 0x48	; H
ROM_ORIG:157AB 53			       DCB 0x53	; S
ROM_ORIG:157AC 48			       DCB 0x48	; H
ROM_ORIG:157AD 53			       DCB 0x53	; S
ROM_ORIG:157AE 48			       DCB 0x48	; H
ROM_ORIG:157AF 53			       DCB 0x53	; S
ROM_ORIG:157B0 0F			       DCB  0xF
ROM_ORIG:157B1 1C			       DCB 0x1C
ROM_ORIG:157B2 3A			       DCB 0x3A	; :
ROM_ORIG:157B3 37			       DCB 0x37	; 7
ROM_ORIG:157B4 38			       DCB 0x38	; 8
ROM_ORIG:157B5 78			       DCB 0x78	; x
ROM_ORIG:157B6 C0			       DCB 0xC0	; ¿
ROM_ORIG:157B7 07			       DCB    7
ROM_ORIG:157B8 FC			       DCB 0xFC	; ¸
ROM_ORIG:157B9 D0			       DCB 0xD0	; –
ROM_ORIG:157BA F7			       DCB 0xF7	; ˜
ROM_ORIG:157BB 46			       DCB 0x46	; F
ROM_ORIG:157BC 20			       DCB 0x20
ROM_ORIG:157BD 4E			       DCB 0x4E	; N
ROM_ORIG:157BE 40			       DCB 0x40	; @
ROM_ORIG:157BF 25			       DCB 0x25	; %
ROM_ORIG:157C0 4E			       DCB 0x4E	; N
ROM_ORIG:157C1 53			       DCB 0x53	; S
ROM_ORIG:157C2 02			       DCB    2
ROM_ORIG:157C3 25			       DCB 0x25	; %
ROM_ORIG:157C4 4E			       DCB 0x4E	; N
ROM_ORIG:157C5 53			       DCB 0x53	; S
ROM_ORIG:157C6 4E			       DCB 0x4E	; N
ROM_ORIG:157C7 53			       DCB 0x53	; S
ROM_ORIG:157C8 4E			       DCB 0x4E	; N
ROM_ORIG:157C9 53			       DCB 0x53	; S
ROM_ORIG:157CA F7			       DCB 0xF7	; ˜
ROM_ORIG:157CB 46			       DCB 0x46	; F
ROM_ORIG:157CC 1D			       DCB 0x1D
ROM_ORIG:157CD 4E			       DCB 0x4E	; N
ROM_ORIG:157CE 40			       DCB 0x40	; @
ROM_ORIG:157CF 25			       DCB 0x25	; %
ROM_ORIG:157D0 4E			       DCB 0x4E	; N
ROM_ORIG:157D1 53			       DCB 0x53	; S
ROM_ORIG:157D2 3E			       DCB 0x3E	; >
ROM_ORIG:157D3 25			       DCB 0x25	; %
ROM_ORIG:157D4 4E			       DCB 0x4E	; N
ROM_ORIG:157D5 53			       DCB 0x53	; S
ROM_ORIG:157D6 4E			       DCB 0x4E	; N
ROM_ORIG:157D7 53			       DCB 0x53	; S
ROM_ORIG:157D8 4E			       DCB 0x4E	; N
ROM_ORIG:157D9 53			       DCB 0x53	; S
ROM_ORIG:157DA 4E			       DCB 0x4E	; N
ROM_ORIG:157DB 53			       DCB 0x53	; S
ROM_ORIG:157DC 4E			       DCB 0x4E	; N
ROM_ORIG:157DD 53			       DCB 0x53	; S
ROM_ORIG:157DE F7			       DCB 0xF7	; ˜
ROM_ORIG:157DF 46			       DCB 0x46	; F
ROM_ORIG:157E0 F2			       DCB 0xF2	; Ú
ROM_ORIG:157E1 46			       DCB 0x46	; F
ROM_ORIG:157E2 0E			       DCB  0xE
ROM_ORIG:157E3 27			       DCB 0x27	; '
ROM_ORIG:157E4 00			       DCB    0
ROM_ORIG:157E5 26			       DCB 0x26	; &
ROM_ORIG:157E6 00			       DCB    0
ROM_ORIG:157E7 F0			       DCB 0xF0	; 
ROM_ORIG:157E8 0E			       DCB  0xE
ROM_ORIG:157E9 F8			       DCB 0xF8	; ¯
ROM_ORIG:157EA 12			       DCB 0x12
ROM_ORIG:157EB 27			       DCB 0x27	; '
ROM_ORIG:157EC 60			       DCB 0x60	; `
ROM_ORIG:157ED 26			       DCB 0x26	; &
ROM_ORIG:157EE 00			       DCB    0
ROM_ORIG:157EF F0			       DCB 0xF0	; 
ROM_ORIG:157F0 0A			       DCB  0xA
ROM_ORIG:157F1 F8			       DCB 0xF8	; ¯
ROM_ORIG:157F2 00			       DCB    0
ROM_ORIG:157F3 26			       DCB 0x26	; &
ROM_ORIG:157F4 FF			       DCB 0xFF
ROM_ORIG:157F5 F7			       DCB 0xF7	; ˜
ROM_ORIG:157F6 83			       DCB 0x83	; É
ROM_ORIG:157F7 FF			       DCB 0xFF
ROM_ORIG:157F8 60			       DCB 0x60	; `
ROM_ORIG:157F9 26			       DCB 0x26	; &
ROM_ORIG:157FA 00			       DCB    0
ROM_ORIG:157FB F0			       DCB 0xF0	; 
ROM_ORIG:157FC 06			       DCB    6
ROM_ORIG:157FD F8			       DCB 0xF8	; ¯
ROM_ORIG:157FE 40			       DCB 0x40	; @
ROM_ORIG:157FF 26			       DCB 0x26	; &
ROM_ORIG:15800 FF			       DCB 0xFF
ROM_ORIG:15801 F7			       DCB 0xF7	; ˜
ROM_ORIG:15802 7D			       DCB 0x7D	; }
ROM_ORIG:15803 FF			       DCB 0xFF
ROM_ORIG:15804 D7			       DCB 0xD7	; ◊
ROM_ORIG:15805 46			       DCB 0x46	; F
ROM_ORIG:15806 32			       DCB 0x32	; 2
ROM_ORIG:15807 25			       DCB 0x25	; %
ROM_ORIG:15808 4F			       DCB 0x4F	; O
ROM_ORIG:15809 53			       DCB 0x53	; S
ROM_ORIG:1580A 34			       DCB 0x34	; 4
ROM_ORIG:1580B 25			       DCB 0x25	; %
ROM_ORIG:1580C 4E			       DCB 0x4E	; N
ROM_ORIG:1580D 53			       DCB 0x53	; S
ROM_ORIG:1580E 3E			       DCB 0x3E	; >
ROM_ORIG:1580F 25			       DCB 0x25	; %
ROM_ORIG:15810 4E			       DCB 0x4E	; N
ROM_ORIG:15811 53			       DCB 0x53	; S
ROM_ORIG:15812 4E			       DCB 0x4E	; N
ROM_ORIG:15813 53			       DCB 0x53	; S
ROM_ORIG:15814 F7			       DCB 0xF7	; ˜
ROM_ORIG:15815 46			       DCB 0x46	; F
ROM_ORIG:15816 0C			       DCB  0xC
ROM_ORIG:15817 4E			       DCB 0x4E	; N
ROM_ORIG:15818 40			       DCB 0x40	; @
ROM_ORIG:15819 25			       DCB 0x25	; %
ROM_ORIG:1581A 4E			       DCB 0x4E	; N
ROM_ORIG:1581B 53			       DCB 0x53	; S
ROM_ORIG:1581C 02			       DCB    2
ROM_ORIG:1581D 25			       DCB 0x25	; %
ROM_ORIG:1581E 4E			       DCB 0x4E	; N
ROM_ORIG:1581F 53			       DCB 0x53	; S
ROM_ORIG:15820 4E			       DCB 0x4E	; N
ROM_ORIG:15821 53			       DCB 0x53	; S
ROM_ORIG:15822 4E			       DCB 0x4E	; N
ROM_ORIG:15823 53			       DCB 0x53	; S
ROM_ORIG:15824 4E			       DCB 0x4E	; N
ROM_ORIG:15825 53			       DCB 0x53	; S
ROM_ORIG:15826 F7			       DCB 0xF7	; ˜
ROM_ORIG:15827 46			       DCB 0x46	; F
ROM_ORIG:15828 FF			       DCB 0xFF
ROM_ORIG:15829 FF			       DCB 0xFF
ROM_ORIG:1582A 00			       DCB    0
ROM_ORIG:1582B 00			       DCB    0
ROM_ORIG:1582C 54			       DCB 0x54	; T
ROM_ORIG:1582D 49			       DCB 0x49	; I
ROM_ORIG:1582E 42			       DCB 0x42	; B
ROM_ORIG:1582F 54			       DCB 0x54	; T
ROM_ORIG:15830 00			       DCB    0
ROM_ORIG:15831 02			       DCB    2
ROM_ORIG:15832 00			       DCB    0
ROM_ORIG:15833 00			       DCB    0
ROM_ORIG:15834 00			       DCB    0
ROM_ORIG:15835 08			       DCB    8
ROM_ORIG:15836 00			       DCB    0
ROM_ORIG:15837 08			       DCB    8
ROM_ORIG:15838 00			       DCB    0
ROM_ORIG:15839 00			       DCB    0
ROM_ORIG:1583A 00			       DCB    0
ROM_ORIG:1583B 08			       DCB    8
ROM_ORIG:1583C 00			       DCB    0
ROM_ORIG:1583D 04			       DCB    4
ROM_ORIG:1583E 00			       DCB    0
ROM_ORIG:1583F 00			       DCB    0
ROM_ORIG:15840 0F			       DCB  0xF
ROM_ORIG:15841 9A			       DCB 0x9A	; ö
ROM_ORIG:15842 00			       DCB    0
ROM_ORIG:15843 00			       DCB    0
ROM_ORIG:15844 0F			       DCB  0xF
ROM_ORIG:15845 8A			       DCB 0x8A	; ä
ROM_ORIG:15846 00			       DCB    0
ROM_ORIG:15847 00			       DCB    0
ROM_ORIG:15848 04			       DCB    4
ROM_ORIG:15849 80			       DCB 0x80	; Ä
ROM_ORIG:1584A 00			       DCB    0
ROM_ORIG:1584B 00			       DCB    0
ROM_ORIG:1584C
ROM_ORIG:1584C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1584C
ROM_ORIG:1584C
ROM_ORIG:1584C		       sub_1584C							     ; CODE XREF: sub_19208+48p
ROM_ORIG:1584C
ROM_ORIG:1584C		       var_90	       = -0x90
ROM_ORIG:1584C		       var_8C	       = -0x8C
ROM_ORIG:1584C		       var_44	       = -0x44
ROM_ORIG:1584C		       var_38	       = -0x38
ROM_ORIG:1584C		       var_34	       = -0x34
ROM_ORIG:1584C		       var_2C	       = -0x2C
ROM_ORIG:1584C		       var_28	       = -0x28
ROM_ORIG:1584C		       var_27	       = -0x27
ROM_ORIG:1584C		       var_26	       = -0x26
ROM_ORIG:1584C		       var_25	       = -0x25
ROM_ORIG:1584C
ROM_ORIG:1584C 000 2D E9 F0 47		       PUSH.W	       {R4-R10,LR}			     ; Push registers
ROM_ORIG:15850 020 05 46		       MOV	       R5, R0				     ; Rd = Op2
ROM_ORIG:15852 020 69 4F		       LDR	       R7, =memory_buffer		     ; Load from Memory
ROM_ORIG:15854 020 9C B0		       SUB	       SP, SP, #0x70			     ; Rd = Op1	- Op2
ROM_ORIG:15856 090 8A 46		       MOV	       R10, R1				     ; Rd = Op2
ROM_ORIG:15858 090 38 68		       LDR	       R0, [R7]				     ; Load from Memory
ROM_ORIG:1585A 090 40 F0 08 00		       ORR.W	       R0, R0, #8			     ; Rd = Op1	| Op2
ROM_ORIG:1585E 090 38 60		       STR	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:15860 090 28 88		       LDRH	       R0, [R5]				     ; Load from Memory
ROM_ORIG:15862 090 C0 07		       LSLS	       R0, R0, #0x1F			     ; Logical Shift Left
ROM_ORIG:15864 090 36 D1		       BNE	       loc_158D4			     ; Branch
ROM_ORIG:15864
ROM_ORIG:15866 090 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:15868 090 13 A9		       ADD	       R1, SP, #0x90+var_44		     ; Rd = Op1	+ Op2
ROM_ORIG:1586A 090 02 F0 E7 FB		       BL	       sub_1803C			     ; Branch with Link
ROM_ORIG:1586A 090
ROM_ORIG:1586E 090 88 BB		       CBNZ	       R0, loc_158D4			     ; Compare and Branch on Non-Zero
ROM_ORIG:1586E
ROM_ORIG:15870 090 38 68		       LDR	       R0, [R7]				     ; Load from Memory
ROM_ORIG:15872 090 40 F0 00 50		       ORR.W	       R0, R0, #0x20000000		     ; Rd = Op1	| Op2
ROM_ORIG:15876 090 38 60		       STR	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:15878 090 08 22		       MOVS	       R2, #8				     ; Rd = Op2
ROM_ORIG:1587A 090 28 88		       LDRH	       R0, [R5]				     ; Load from Memory
ROM_ORIG:1587C 090 40 F4 00 70		       ORR.W	       R0, R0, #0x200			     ; Rd = Op1	| Op2
ROM_ORIG:15880 090 28 80		       STRH	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:15882 090 BD F8 4C 10		       LDRH.W	       R1, [SP,#0x90+var_44]		     ; Load from Memory
ROM_ORIG:15886 090 02 EA 51 11		       AND.W	       R1, R2, R1,LSR#5			     ; Rd = Op1	& Op2
ROM_ORIG:1588A 090 20 22		       MOVS	       R2, #0x20 ; ' '			     ; Rd = Op2
ROM_ORIG:1588C 090 08 43		       ORRS	       R0, R1				     ; Rd = Op1	| Op2
ROM_ORIG:1588E 090 28 80		       STRH	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:15890 090 BD F8 4C 10		       LDRH.W	       R1, [SP,#0x90+var_44]		     ; Load from Memory
ROM_ORIG:15894 090 01 F0 01 01		       AND.W	       R1, R1, #1			     ; Rd = Op1	& Op2
ROM_ORIG:15898 090 40 EA 01 10		       ORR.W	       R0, R0, R1,LSL#4			     ; Rd = Op1	| Op2
ROM_ORIG:1589C 090 28 80		       STRH	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:1589E 090 BD F8 4C 10		       LDRH.W	       R1, [SP,#0x90+var_44]		     ; Load from Memory
ROM_ORIG:158A2 090 02 EA 01 11		       AND.W	       R1, R2, R1,LSL#4			     ; Rd = Op1	& Op2
ROM_ORIG:158A6 090 40 22		       MOVS	       R2, #0x40 ; '@'			     ; Rd = Op2
ROM_ORIG:158A8 090 08 43		       ORRS	       R0, R1				     ; Rd = Op1	| Op2
ROM_ORIG:158AA 090 28 80		       STRH	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:158AC 090 BD F8 4C 10		       LDRH.W	       R1, [SP,#0x90+var_44]		     ; Load from Memory
ROM_ORIG:158B0 090 02 EA 01 11		       AND.W	       R1, R2, R1,LSL#4			     ; Rd = Op1	& Op2
ROM_ORIG:158B4 090 80 22		       MOVS	       R2, #0x80 ; 'Ä'			     ; Rd = Op2
ROM_ORIG:158B6 090 08 43		       ORRS	       R0, R1				     ; Rd = Op1	| Op2
ROM_ORIG:158B8 090 28 80		       STRH	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:158BA 090 BD F8 4C 10		       LDRH.W	       R1, [SP,#0x90+var_44]		     ; Load from Memory
ROM_ORIG:158BE 090 02 EA 01 11		       AND.W	       R1, R2, R1,LSL#4			     ; Rd = Op1	& Op2
ROM_ORIG:158C2 090 52 00		       LSLS	       R2, R2, #1			     ; Logical Shift Left
ROM_ORIG:158C4 090 08 43		       ORRS	       R0, R1				     ; Rd = Op1	| Op2
ROM_ORIG:158C6 090 28 80		       STRH	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:158C8 090 BD F8 4C 10		       LDRH.W	       R1, [SP,#0x90+var_44]		     ; Load from Memory
ROM_ORIG:158CC 090 02 EA 01 11		       AND.W	       R1, R2, R1,LSL#4			     ; Rd = Op1	& Op2
ROM_ORIG:158D0 090 08 43		       ORRS	       R0, R1				     ; Rd = Op1	| Op2
ROM_ORIG:158D2 090 28 80		       STRH	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:158D2
ROM_ORIG:158D4
ROM_ORIG:158D4		       loc_158D4							     ; CODE XREF: sub_1584C+18j
ROM_ORIG:158D4											     ; sub_1584C+22j
ROM_ORIG:158D4 090 13 AA		       ADD	       R2, SP, #0x90+var_44		     ; Rd = Op1	+ Op2
ROM_ORIG:158D6 090 28 88		       LDRH	       R0, [R5]				     ; Load from Memory
ROM_ORIG:158D8 090 17 A9		       ADD	       R1, SP, #0x90+var_34		     ; Rd = Op1	+ Op2
ROM_ORIG:158DA 090 00 F0 95 FA		       BL	       sub_15E08			     ; Branch with Link
ROM_ORIG:158DA 090
ROM_ORIG:158DE 090 4F F0 00 08		       MOV.W	       R8, #0				     ; Rd = Op2
ROM_ORIG:158E2 090 4F F0 FF 39		       MOV.W	       R9, #0xFFFFFFFF			     ; Rd = Op2
ROM_ORIG:158E6 090 8D F8 69 80		       STRB.W	       R8, [SP,#0x90+var_27]		     ; Store to	Memory
ROM_ORIG:158EA 090 44 46		       MOV	       R4, R8				     ; Rd = Op2
ROM_ORIG:158EC 090 17 AE		       ADD	       R6, SP, #0x90+var_34		     ; Rd = Op1	+ Op2
ROM_ORIG:158EE 090 CD F8 64 90		       STR.W	       R9, [SP,#0x90+var_2C]		     ; Store to	Memory
ROM_ORIG:158F2 090 8D F8 04 80		       STRB.W	       R8, [SP,#0x90+var_8C]		     ; Store to	Memory
ROM_ORIG:158F2 090
ROM_ORIG:158F6
ROM_ORIG:158F6		       loc_158F6							     ; CODE XREF: sub_1584C+194j
ROM_ORIG:158F6 090 30 5D		       LDRB	       R0, [R6,R4]			     ; Load from Memory
ROM_ORIG:158F8 090 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:158FA 090 6E D0		       BEQ	       loc_159DA			     ; Branch
ROM_ORIG:158FA
ROM_ORIG:158FC 090 07 28		       CMP	       R0, #7				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:158FE 090 11 D8		       BHI	       loc_15924			     ; Branch
ROM_ORIG:158FE
ROM_ORIG:15900 090 39 68		       LDR	       R1, [R7]				     ; Load from Memory
ROM_ORIG:15902 090 41 F0 10 01		       ORR.W	       R1, R1, #0x10			     ; Rd = Op1	| Op2
ROM_ORIG:15906 090 39 60		       STR	       R1, [R7]				     ; Store to	Memory
ROM_ORIG:15908 090 8D F8 6A A0		       STRB.W	       R10, [SP,#0x90+var_26]		     ; Store to	Memory
ROM_ORIG:1590C 090 8D F8 68 80		       STRB.W	       R8, [SP,#0x90+var_28]		     ; Store to	Memory
ROM_ORIG:15910 090 8D F8 6B 80		       STRB.W	       R8, [SP,#0x90+var_25]		     ; Store to	Memory
ROM_ORIG:15914 090 00 F0 90 FD		       BL	       sub_16438			     ; Branch with Link
ROM_ORIG:15914 090
ROM_ORIG:15918 090 19 AA		       ADD	       R2, SP, #0x90+var_2C		     ; Rd = Op1	+ Op2
ROM_ORIG:1591A 090 31 5D		       LDRB	       R1, [R6,R4]			     ; Load from Memory
ROM_ORIG:1591C 090 28 46		       MOV	       R0, R5				     ; Rd = Op2
ROM_ORIG:1591E 090 01 F0 BD F8		       BL	       sub_16A9C			     ; Branch with Link
ROM_ORIG:1591E 090
ROM_ORIG:15922 090 5A E0		       B	       loc_159DA			     ; Branch
ROM_ORIG:15922
ROM_ORIG:15924		       ; ---------------------------------------------------------------------------
ROM_ORIG:15924
ROM_ORIG:15924		       loc_15924							     ; CODE XREF: sub_1584C+B2j
ROM_ORIG:15924 090 10 28		       CMP	       R0, #0x10			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15926 090 58 D3		       BCC	       loc_159DA			     ; Branch
ROM_ORIG:15926
ROM_ORIG:15928 090 39 68		       LDR	       R1, [R7]				     ; Load from Memory
ROM_ORIG:1592A 090 41 F0 40 01		       ORR.W	       R1, R1, #0x40			     ; Rd = Op1	| Op2
ROM_ORIG:1592E 090 39 60		       STR	       R1, [R7]				     ; Store to	Memory
ROM_ORIG:15930 090 00 F0 82 FD		       BL	       sub_16438			     ; Branch with Link
ROM_ORIG:15930 090
ROM_ORIG:15934 090 01 F0 68 FF		       BL	       sub_17808			     ; Branch with Link
ROM_ORIG:15934 090
ROM_ORIG:15938 090 01 A9		       ADD	       R1, SP, #0x90+var_8C		     ; Rd = Op1	+ Op2
ROM_ORIG:1593A 090 30 5D		       LDRB	       R0, [R6,R4]			     ; Load from Memory
ROM_ORIG:1593C 090 02 F0 82 FE		       BL	       sub_18644			     ; Branch with Link
ROM_ORIG:1593C 090
ROM_ORIG:15940 090 19 AB		       ADD	       R3, SP, #0x90+var_2C		     ; Rd = Op1	+ Op2
ROM_ORIG:15942 090 CD F8 58 90		       STR.W	       R9, [SP,#0x90+var_38]		     ; Store to	Memory
ROM_ORIG:15946 090 01 AA		       ADD	       R2, SP, #0x90+var_8C		     ; Rd = Op1	+ Op2
ROM_ORIG:15948 090 00 93		       STR	       R3, [SP,#0x90+var_90]		     ; Store to	Memory
ROM_ORIG:1594A 090 16 AB		       ADD	       R3, SP, #0x90+var_38		     ; Rd = Op1	+ Op2
ROM_ORIG:1594C 090 31 5D		       LDRB	       R1, [R6,R4]			     ; Load from Memory
ROM_ORIG:1594E 090 28 46		       MOV	       R0, R5				     ; Rd = Op2
ROM_ORIG:15950 090 02 F0 52 F8		       BL	       sub_179F8			     ; Branch with Link
ROM_ORIG:15950 090
ROM_ORIG:15954 090 01 F0 66 FF		       BL	       sub_17824			     ; Branch with Link
ROM_ORIG:15954 090
ROM_ORIG:15958 090 16 98		       LDR	       R0, [SP,#0x90+var_38]		     ; Load from Memory
ROM_ORIG:1595A 090 41 1C		       ADDS	       R1, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1595C 090 33 D0		       BEQ	       loc_159C6			     ; Branch
ROM_ORIG:1595C
ROM_ORIG:1595E 090 20 F4 7F 41		       BIC.W	       R1, R0, #0xFF00			     ; Rd = Op1	& ~Op2
ROM_ORIG:15962 090 26 4A		       LDR	       R2, =0xF0030006			     ; Load from Memory
ROM_ORIG:15964 090 19 90		       STR	       R0, [SP,#0x90+var_2C]		     ; Store to	Memory
ROM_ORIG:15966 090 91 42		       CMP	       R1, R2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15968 090 07 D1		       BNE	       loc_1597A			     ; Branch
ROM_ORIG:15968
ROM_ORIG:1596A 090 39 68		       LDR	       R1, [R7]				     ; Load from Memory
ROM_ORIG:1596C 090 41 F0 80 01		       ORR.W	       R1, R1, #0x80			     ; Rd = Op1	| Op2
ROM_ORIG:15970 090 39 60		       STR	       R1, [R7]				     ; Store to	Memory
ROM_ORIG:15972 090 00 0A		       LSRS	       R0, R0, #8			     ; Logical Shift Right
ROM_ORIG:15974 090 31 19		       ADDS	       R1, R6, R4			     ; Rd = Op1	+ Op2
ROM_ORIG:15976 090 48 70		       STRB	       R0, [R1,#1]			     ; Store to	Memory
ROM_ORIG:15978 090 25 E0		       B	       loc_159C6			     ; Branch
ROM_ORIG:15978
ROM_ORIG:1597A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1597A
ROM_ORIG:1597A		       loc_1597A							     ; CODE XREF: sub_1584C+11Cj
ROM_ORIG:1597A 090 21 49		       LDR	       R1, =0xB0030002			     ; Load from Memory
ROM_ORIG:1597C 090 88 42		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1597E 090 07 D1		       BNE	       loc_15990			     ; Branch
ROM_ORIG:1597E
ROM_ORIG:15980 090 38 68		       LDR	       R0, [R7]				     ; Load from Memory
ROM_ORIG:15982 090 40 F4 00 70		       ORR.W	       R0, R0, #0x200			     ; Rd = Op1	| Op2
ROM_ORIG:15986 090 38 60		       STR	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:15988 090 02 20		       MOVS	       R0, #2				     ; Rd = Op2
ROM_ORIG:1598A 090 8D F8 69 00		       STRB.W	       R0, [SP,#0x90+var_27]		     ; Store to	Memory
ROM_ORIG:1598E 090 1A E0		       B	       loc_159C6			     ; Branch
ROM_ORIG:1598E
ROM_ORIG:15990		       ; ---------------------------------------------------------------------------
ROM_ORIG:15990
ROM_ORIG:15990		       loc_15990							     ; CODE XREF: sub_1584C+132j
ROM_ORIG:15990 090 38 B9		       CBNZ	       R0, loc_159A2			     ; Compare and Branch on Non-Zero
ROM_ORIG:15990
ROM_ORIG:15992 090 30 5D		       LDRB	       R0, [R6,R4]			     ; Load from Memory
ROM_ORIG:15994 090 12 28		       CMP	       R0, #0x12			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15996 090 08 D1		       BNE	       loc_159AA			     ; Branch
ROM_ORIG:15996
ROM_ORIG:15998 090 28 88		       LDRH	       R0, [R5]				     ; Load from Memory
ROM_ORIG:1599A 090 40 F4 80 60		       ORR.W	       R0, R0, #0x400			     ; Rd = Op1	| Op2
ROM_ORIG:1599E 090 28 80		       STRH	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:159A0 090 11 E0		       B	       loc_159C6			     ; Branch
ROM_ORIG:159A0
ROM_ORIG:159A2		       ; ---------------------------------------------------------------------------
ROM_ORIG:159A2
ROM_ORIG:159A2		       loc_159A2							     ; CODE XREF: sub_1584C:loc_15990j
ROM_ORIG:159A2 090 16 49		       LDR	       R1, =0xF0030006			     ; Load from Memory
ROM_ORIG:159A4 090 09 1F		       SUBS	       R1, R1, #4			     ; Rd = Op1	- Op2
ROM_ORIG:159A6 090 88 42		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:159A8 090 0D D0		       BEQ	       loc_159C6			     ; Branch
ROM_ORIG:159A8
ROM_ORIG:159AA
ROM_ORIG:159AA		       loc_159AA							     ; CODE XREF: sub_1584C+14Aj
ROM_ORIG:159AA 090 38 68		       LDR	       R0, [R7]				     ; Load from Memory
ROM_ORIG:159AC 090 40 F4 80 70		       ORR.W	       R0, R0, #0x100			     ; Rd = Op1	| Op2
ROM_ORIG:159B0 090 38 60		       STR	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:159B2 090 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:159B2
ROM_ORIG:159B4
ROM_ORIG:159B4		       loc_159B4							     ; CODE XREF: sub_1584C+178j
ROM_ORIG:159B4 090 31 5C		       LDRB	       R1, [R6,R0]			     ; Load from Memory
ROM_ORIG:159B6 090 10 29		       CMP	       R1, #0x10			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:159B8 090 01 D3		       BCC	       loc_159BE			     ; Branch
ROM_ORIG:159B8
ROM_ORIG:159BA 090 06 F8 00 80		       STRB.W	       R8, [R6,R0]			     ; Store to	Memory
ROM_ORIG:159BA 090
ROM_ORIG:159BE
ROM_ORIG:159BE		       loc_159BE							     ; CODE XREF: sub_1584C+16Cj
ROM_ORIG:159BE 090 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:159C0 090 C0 B2		       UXTB	       R0, R0				     ; Unsigned	extend byte to word
ROM_ORIG:159C2 090 08 28		       CMP	       R0, #8				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:159C4 090 F6 D3		       BCC	       loc_159B4			     ; Branch
ROM_ORIG:159C4
ROM_ORIG:159C6
ROM_ORIG:159C6		       loc_159C6							     ; CODE XREF: sub_1584C+110j
ROM_ORIG:159C6											     ; sub_1584C+12Cj ...
ROM_ORIG:159C6 090 30 5D		       LDRB	       R0, [R6,R4]			     ; Load from Memory
ROM_ORIG:159C8 090 13 28		       CMP	       R0, #0x13			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:159CA 090 06 D1		       BNE	       loc_159DA			     ; Branch
ROM_ORIG:159CA
ROM_ORIG:159CC 090 9D F8 69 00		       LDRB.W	       R0, [SP,#0x90+var_27]		     ; Load from Memory
ROM_ORIG:159D0 090 02 28		       CMP	       R0, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:159D2 090 02 D0		       BEQ	       loc_159DA			     ; Branch
ROM_ORIG:159D2
ROM_ORIG:159D4 090 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:159D6 090 8D F8 69 00		       STRB.W	       R0, [SP,#0x90+var_27]		     ; Store to	Memory
ROM_ORIG:159D6 090
ROM_ORIG:159DA
ROM_ORIG:159DA		       loc_159DA							     ; CODE XREF: sub_1584C+AEj
ROM_ORIG:159DA											     ; sub_1584C+D6j ...
ROM_ORIG:159DA 090 64 1C		       ADDS	       R4, R4, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:159DC 090 E4 B2		       UXTB	       R4, R4				     ; Unsigned	extend byte to word
ROM_ORIG:159DE 090 08 2C		       CMP	       R4, #8				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:159E0 090 89 D3		       BCC	       loc_158F6			     ; Branch
ROM_ORIG:159E0
ROM_ORIG:159E2 090 38 68		       LDR	       R0, [R7]				     ; Load from Memory
ROM_ORIG:159E4 090 40 F0 20 00		       ORR.W	       R0, R0, #0x20			     ; Rd = Op1	| Op2
ROM_ORIG:159E8 090 38 60		       STR	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:159EA 090 06 48		       LDR	       R0, =0x140A4			     ; Load from Memory
ROM_ORIG:159EC 090 FE F7 68 EB		       BLX	       sub_140C0			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:159EC 090
ROM_ORIG:159F0 090 1C B0		       ADD	       SP, SP, #0x70			     ; Rd = Op1	+ Op2
ROM_ORIG:159F2 020 BD E8 F0 87		       POP.W	       {R4-R10,PC}			     ; Pop registers
ROM_ORIG:159F2 020
ROM_ORIG:159F2		       ; End of	function sub_1584C
ROM_ORIG:159F2
ROM_ORIG:159F2		       ; ---------------------------------------------------------------------------
ROM_ORIG:159F6 00			       DCB    0
ROM_ORIG:159F7 00			       DCB    0
ROM_ORIG:159F8 B0 FF 20	40     off_159F8       DCD memory_buffer				     ; DATA XREF: sub_1584C+6r
ROM_ORIG:159FC 06 00 03	F0     dword_159FC     DCD 0xF0030006					     ; DATA XREF: sub_1584C+116r
ROM_ORIG:159FC											     ; sub_1584C:loc_159A2r
ROM_ORIG:15A00 02 00 03	B0     dword_15A00     DCD 0xB0030002					     ; DATA XREF: sub_1584C:loc_1597Ar
ROM_ORIG:15A04 A4 40 01	00     dword_15A04     DCD 0x140A4					     ; DATA XREF: sub_1584C+19Er
ROM_ORIG:15A08
ROM_ORIG:15A08		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:15A08
ROM_ORIG:15A08
ROM_ORIG:15A08		       sub_15A08							     ; CODE XREF: sub_19494+7Ep
ROM_ORIG:15A08
ROM_ORIG:15A08		       arg_8	       =  8
ROM_ORIG:15A08
ROM_ORIG:15A08 000 2D E9 F0 47		       PUSH.W	       {R4-R10,LR}			     ; Push registers
ROM_ORIG:15A0C 020 1D 00		       MOVS	       R5, R3				     ; Rd = Op2
ROM_ORIG:15A0E 020 07 46		       MOV	       R7, R0				     ; Rd = Op2
ROM_ORIG:15A10 020 88 46		       MOV	       R8, R1				     ; Rd = Op2
ROM_ORIG:15A12 020 DD E9 08 A9		       LDRD.W	       R10, R9,	[SP,#0x20]		     ; Load pair of registers
ROM_ORIG:15A16 020 14 46		       MOV	       R4, R2				     ; Rd = Op2
ROM_ORIG:15A18 020 0A 9E		       LDR	       R6, [SP,#0x20+arg_8]		     ; Load from Memory
ROM_ORIG:15A1A 020 12 D0		       BEQ	       loc_15A42			     ; Branch
ROM_ORIG:15A1A
ROM_ORIG:15A1C 020 B8 06		       LSLS	       R0, R7, #0x1A			     ; Logical Shift Left
ROM_ORIG:15A1E 020 10 D4		       BMI	       loc_15A42			     ; Branch
ROM_ORIG:15A1E
ROM_ORIG:15A20 020 28 46		       MOV	       R0, R5				     ; Rd = Op2
ROM_ORIG:15A22 020 FF F7 2E E9		       BLX	       sub_14C80			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:15A22 020
ROM_ORIG:15A26 020 10 F1 3F 3F		       CMN.W	       R0, #0x3F3F3F3F			     ; Set cond. codes on Op1 +	Op2
ROM_ORIG:15A2A 020 0A D1		       BNE	       loc_15A42			     ; Branch
ROM_ORIG:15A2A
ROM_ORIG:15A2C 020 28 79		       LDRB	       R0, [R5,#4]			     ; Load from Memory
ROM_ORIG:15A2E 020 40 B1		       CBZ	       R0, loc_15A42			     ; Compare and Branch on Zero
ROM_ORIG:15A2E
ROM_ORIG:15A30 020 05 F1 08 00		       ADD.W	       R0, R5, #8			     ; Rd = Op1	+ Op2
ROM_ORIG:15A34 020 00 F0 16 F9		       BL	       sub_15C64			     ; Branch with Link
ROM_ORIG:15A34 020
ROM_ORIG:15A38 020 18 B9		       CBNZ	       R0, loc_15A42			     ; Compare and Branch on Non-Zero
ROM_ORIG:15A38
ROM_ORIG:15A3A 020 E0 79		       LDRB	       R0, [R4,#7]			     ; Load from Memory
ROM_ORIG:15A3C 020 40 F0 01 00		       ORR.W	       R0, R0, #1			     ; Rd = Op1	| Op2
ROM_ORIG:15A40 020 E0 71		       STRB	       R0, [R4,#7]			     ; Store to	Memory
ROM_ORIG:15A40
ROM_ORIG:15A42
ROM_ORIG:15A42		       loc_15A42							     ; CODE XREF: sub_15A08+12j
ROM_ORIG:15A42											     ; sub_15A08+16j ...
ROM_ORIG:15A42 020 5F EA 0A 05		       MOVS.W	       R5, R10				     ; Rd = Op2
ROM_ORIG:15A46 020 12 D0		       BEQ	       loc_15A6E			     ; Branch
ROM_ORIG:15A46
ROM_ORIG:15A48 020 78 06		       LSLS	       R0, R7, #0x19			     ; Logical Shift Left
ROM_ORIG:15A4A 020 10 D4		       BMI	       loc_15A6E			     ; Branch
ROM_ORIG:15A4A
ROM_ORIG:15A4C 020 28 46		       MOV	       R0, R5				     ; Rd = Op2
ROM_ORIG:15A4E 020 FF F7 18 E9		       BLX	       sub_14C80			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:15A4E 020
ROM_ORIG:15A52 020 29 49		       LDR	       R1, =0xC0C0C0C2			     ; Load from Memory
ROM_ORIG:15A54 020 88 42		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15A56 020 0A D1		       BNE	       loc_15A6E			     ; Branch
ROM_ORIG:15A56
ROM_ORIG:15A58 020 28 79		       LDRB	       R0, [R5,#4]			     ; Load from Memory
ROM_ORIG:15A5A 020 40 B1		       CBZ	       R0, loc_15A6E			     ; Compare and Branch on Zero
ROM_ORIG:15A5A
ROM_ORIG:15A5C 020 05 F1 08 00		       ADD.W	       R0, R5, #8			     ; Rd = Op1	+ Op2
ROM_ORIG:15A60 020 02 F0 BE F8		       BL	       sub_17BE0			     ; Branch with Link
ROM_ORIG:15A60 020
ROM_ORIG:15A64 020 18 B9		       CBNZ	       R0, loc_15A6E			     ; Compare and Branch on Non-Zero
ROM_ORIG:15A64
ROM_ORIG:15A66 020 E0 79		       LDRB	       R0, [R4,#7]			     ; Load from Memory
ROM_ORIG:15A68 020 40 F0 02 00		       ORR.W	       R0, R0, #2			     ; Rd = Op1	| Op2
ROM_ORIG:15A6C 020 E0 71		       STRB	       R0, [R4,#7]			     ; Store to	Memory
ROM_ORIG:15A6C
ROM_ORIG:15A6E
ROM_ORIG:15A6E		       loc_15A6E							     ; CODE XREF: sub_15A08+3Ej
ROM_ORIG:15A6E											     ; sub_15A08+42j ...
ROM_ORIG:15A6E 020 5F EA 09 05		       MOVS.W	       R5, R9				     ; Rd = Op2
ROM_ORIG:15A72 020 14 D0		       BEQ	       loc_15A9E			     ; Branch
ROM_ORIG:15A72
ROM_ORIG:15A74 020 38 06		       LSLS	       R0, R7, #0x18			     ; Logical Shift Left
ROM_ORIG:15A76 020 12 D4		       BMI	       loc_15A9E			     ; Branch
ROM_ORIG:15A76
ROM_ORIG:15A78 020 28 46		       MOV	       R0, R5				     ; Rd = Op2
ROM_ORIG:15A7A 020 FF F7 02 E9		       BLX	       sub_14C80			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:15A7A 020
ROM_ORIG:15A7E 020 1E 49		       LDR	       R1, =0xC0C0C0C2			     ; Load from Memory
ROM_ORIG:15A80 020 49 1C		       ADDS	       R1, R1, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:15A82 020 88 42		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15A84 020 0B D1		       BNE	       loc_15A9E			     ; Branch
ROM_ORIG:15A84
ROM_ORIG:15A86 020 28 79		       LDRB	       R0, [R5,#4]			     ; Load from Memory
ROM_ORIG:15A88 020 48 B1		       CBZ	       R0, loc_15A9E			     ; Compare and Branch on Zero
ROM_ORIG:15A88
ROM_ORIG:15A8A 020 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:15A8C 020 05 F1 08 00		       ADD.W	       R0, R5, #8			     ; Rd = Op1	+ Op2
ROM_ORIG:15A90 020 FE F7 6E FD		       BL	       sub_14570			     ; Branch with Link
ROM_ORIG:15A90 020
ROM_ORIG:15A94 020 18 B9		       CBNZ	       R0, loc_15A9E			     ; Compare and Branch on Non-Zero
ROM_ORIG:15A94
ROM_ORIG:15A96 020 E0 79		       LDRB	       R0, [R4,#7]			     ; Load from Memory
ROM_ORIG:15A98 020 40 F0 04 00		       ORR.W	       R0, R0, #4			     ; Rd = Op1	| Op2
ROM_ORIG:15A9C 020 E0 71		       STRB	       R0, [R4,#7]			     ; Store to	Memory
ROM_ORIG:15A9C
ROM_ORIG:15A9E
ROM_ORIG:15A9E		       loc_15A9E							     ; CODE XREF: sub_15A08+6Aj
ROM_ORIG:15A9E											     ; sub_15A08+6Ej ...
ROM_ORIG:15A9E 020 3E B3		       CBZ	       R6, loc_15AF0			     ; Compare and Branch on Zero
ROM_ORIG:15A9E
ROM_ORIG:15AA0 020 F8 05		       LSLS	       R0, R7, #0x17			     ; Logical Shift Left
ROM_ORIG:15AA2 020 25 D4		       BMI	       loc_15AF0			     ; Branch
ROM_ORIG:15AA2
ROM_ORIG:15AA4 020 30 46		       MOV	       R0, R6				     ; Rd = Op2
ROM_ORIG:15AA6 020 FF F7 EC E8		       BLX	       sub_14C80			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:15AA6 020
ROM_ORIG:15AAA 020 13 49		       LDR	       R1, =0xC0C0C0C2			     ; Load from Memory
ROM_ORIG:15AAC 020 89 1C		       ADDS	       R1, R1, #2			     ; Rd = Op1	+ Op2
ROM_ORIG:15AAE 020 88 42		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15AB0 020 1E D1		       BNE	       loc_15AF0			     ; Branch
ROM_ORIG:15AB0
ROM_ORIG:15AB2 020 30 79		       LDRB	       R0, [R6,#4]			     ; Load from Memory
ROM_ORIG:15AB4 020 E0 B1		       CBZ	       R0, loc_15AF0			     ; Compare and Branch on Zero
ROM_ORIG:15AB4
ROM_ORIG:15AB6 020 08 36		       ADDS	       R6, #8				     ; Rd = Op1	+ Op2
ROM_ORIG:15AB8 020 30 46		       MOV	       R0, R6				     ; Rd = Op2
ROM_ORIG:15ABA 020 FF F7 E2 E8		       BLX	       sub_14C80			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:15ABA 020
ROM_ORIG:15ABE 020 41 1C		       ADDS	       R1, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:15AC0 020 08 D0		       BEQ	       loc_15AD4			     ; Branch
ROM_ORIG:15AC0
ROM_ORIG:15AC2 020 01 46		       MOV	       R1, R0				     ; Rd = Op2
ROM_ORIG:15AC4 020 40 46		       MOV	       R0, R8				     ; Rd = Op2
ROM_ORIG:15AC6 020 01 F0 9F FB		       BL	       sub_17208			     ; Branch with Link
ROM_ORIG:15AC6 020
ROM_ORIG:15ACA 020 18 B9		       CBNZ	       R0, loc_15AD4			     ; Compare and Branch on Non-Zero
ROM_ORIG:15ACA
ROM_ORIG:15ACC 020 E0 79		       LDRB	       R0, [R4,#7]			     ; Load from Memory
ROM_ORIG:15ACE 020 40 F0 08 00		       ORR.W	       R0, R0, #8			     ; Rd = Op1	| Op2
ROM_ORIG:15AD2 020 E0 71		       STRB	       R0, [R4,#7]			     ; Store to	Memory
ROM_ORIG:15AD2
ROM_ORIG:15AD4
ROM_ORIG:15AD4		       loc_15AD4							     ; CODE XREF: sub_15A08+B8j
ROM_ORIG:15AD4											     ; sub_15A08+C2j
ROM_ORIG:15AD4 020 30 1D		       ADDS	       R0, R6, #4			     ; Rd = Op1	+ Op2
ROM_ORIG:15AD6 020 FF F7 D4 E8		       BLX	       sub_14C80			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:15AD6 020
ROM_ORIG:15ADA 020 41 1C		       ADDS	       R1, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:15ADC 020 08 D0		       BEQ	       loc_15AF0			     ; Branch
ROM_ORIG:15ADC
ROM_ORIG:15ADE 020 01 46		       MOV	       R1, R0				     ; Rd = Op2
ROM_ORIG:15AE0 020 40 46		       MOV	       R0, R8				     ; Rd = Op2
ROM_ORIG:15AE2 020 01 F0 3F FB		       BL	       sub_17164			     ; Branch with Link
ROM_ORIG:15AE2 020
ROM_ORIG:15AE6 020 18 B9		       CBNZ	       R0, loc_15AF0			     ; Compare and Branch on Non-Zero
ROM_ORIG:15AE6
ROM_ORIG:15AE8 020 E0 79		       LDRB	       R0, [R4,#7]			     ; Load from Memory
ROM_ORIG:15AEA 020 40 F0 08 00		       ORR.W	       R0, R0, #8			     ; Rd = Op1	| Op2
ROM_ORIG:15AEE 020 E0 71		       STRB	       R0, [R4,#7]			     ; Store to	Memory
ROM_ORIG:15AEE
ROM_ORIG:15AF0
ROM_ORIG:15AF0		       loc_15AF0							     ; CODE XREF: sub_15A08:loc_15A9Ej
ROM_ORIG:15AF0											     ; sub_15A08+9Aj ...
ROM_ORIG:15AF0 020 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:15AF2 020 BD E8 F0 87		       POP.W	       {R4-R10,PC}			     ; Pop registers
ROM_ORIG:15AF2 020
ROM_ORIG:15AF2		       ; End of	function sub_15A08
ROM_ORIG:15AF2
ROM_ORIG:15AF2		       ; ---------------------------------------------------------------------------
ROM_ORIG:15AF6 00			       DCB    0
ROM_ORIG:15AF7 00			       DCB    0
ROM_ORIG:15AF8 C2 C0 C0	C0     dword_15AF8     DCD 0xC0C0C0C2					     ; DATA XREF: sub_15A08+4Ar
ROM_ORIG:15AF8											     ; sub_15A08+76r ...
ROM_ORIG:15AFC
ROM_ORIG:15AFC		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:15AFC
ROM_ORIG:15AFC
ROM_ORIG:15AFC		       sub_15AFC							     ; CODE XREF: sub_15BC8+3Cp
ROM_ORIG:15AFC											     ; DATA XREF: HS:40014200o
ROM_ORIG:15AFC 000 2D 4A		       LDR	       R2, =0x48004C00			     ; Load from Memory
ROM_ORIG:15AFE 000 10 68		       LDR	       R0, [R2]				     ; Load from Memory
ROM_ORIG:15B00 000 40 F0 01 00		       ORR.W	       R0, R0, #1			     ; Rd = Op1	| Op2
ROM_ORIG:15B04 000 10 60		       STR	       R0, [R2]				     ; Store to	Memory
ROM_ORIG:15B06 000 10 69		       LDR	       R0, [R2,#0x10]			     ; Load from Memory
ROM_ORIG:15B08 000 40 F0 01 00		       ORR.W	       R0, R0, #1			     ; Rd = Op1	| Op2
ROM_ORIG:15B0C 000 10 61		       STR	       R0, [R2,#0x10]			     ; Store to	Memory
ROM_ORIG:15B0E 000 10 6C		       LDR	       R0, [R2,#0x40]			     ; Load from Memory
ROM_ORIG:15B10 000 40 F0 01 00		       ORR.W	       R0, R0, #1			     ; Rd = Op1	| Op2
ROM_ORIG:15B14 000 10 64		       STR	       R0, [R2,#0x40]			     ; Store to	Memory
ROM_ORIG:15B16 000 A2 F5 40 62		       SUB.W	       R2, R2, #0xC00			     ; Rd = Op1	- Op2
ROM_ORIG:15B16 000
ROM_ORIG:15B1A
ROM_ORIG:15B1A		       loc_15B1A							     ; CODE XREF: sub_15AFC+24j
ROM_ORIG:15B1A 000 D2 F8 20 0C		       LDR.W	       R0, [R2,#0xC20]			     ; Load from Memory
ROM_ORIG:15B1E 000 C0 07		       LSLS	       R0, R0, #0x1F			     ; Logical Shift Left
ROM_ORIG:15B20 000 FB D1		       BNE	       loc_15B1A			     ; Branch
ROM_ORIG:15B20
ROM_ORIG:15B22 000 02 20		       MOVS	       R0, #2				     ; Rd = Op2
ROM_ORIG:15B24 000 24 49		       LDR	       R1, =0x48318000			     ; Load from Memory
ROM_ORIG:15B26 000 08 61		       STR	       R0, [R1,#0x10]			     ; Store to	Memory
ROM_ORIG:15B26
ROM_ORIG:15B28
ROM_ORIG:15B28		       loc_15B28							     ; CODE XREF: sub_15AFC+30j
ROM_ORIG:15B28 000 48 69		       LDR	       R0, [R1,#0x14]			     ; Load from Memory
ROM_ORIG:15B2A 000 C0 07		       LSLS	       R0, R0, #0x1F			     ; Logical Shift Left
ROM_ORIG:15B2C 000 FC D0		       BEQ	       loc_15B28			     ; Branch
ROM_ORIG:15B2C
ROM_ORIG:15B2E 000 08 6C		       LDR	       R0, [R1,#0x40]			     ; Load from Memory
ROM_ORIG:15B30 000 20 F0 04 00		       BIC.W	       R0, R0, #4			     ; Rd = Op1	& ~Op2
ROM_ORIG:15B34 000 08 64		       STR	       R0, [R1,#0x40]			     ; Store to	Memory
ROM_ORIG:15B36 000 42 F2 01 10		       MOVW	       R0, #0x2101			     ; Rd = Op2
ROM_ORIG:15B3A 000 48 62		       STR	       R0, [R1,#0x24]			     ; Store to	Memory
ROM_ORIG:15B3A
ROM_ORIG:15B3C
ROM_ORIG:15B3C		       loc_15B3C							     ; CODE XREF: sub_15AFC+44j
ROM_ORIG:15B3C 000 48 6C		       LDR	       R0, [R1,#0x44]			     ; Load from Memory
ROM_ORIG:15B3E 000 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15B40 000 FC D0		       BEQ	       loc_15B3C			     ; Branch
ROM_ORIG:15B40
ROM_ORIG:15B42 000 48 6C		       LDR	       R0, [R1,#0x44]			     ; Load from Memory
ROM_ORIG:15B44 000 CB 6B		       LDR	       R3, [R1,#0x3C]			     ; Load from Memory
ROM_ORIG:15B46 000 C0 1A		       SUBS	       R0, R0, R3			     ; Rd = Op1	- Op2
ROM_ORIG:15B48 000 4B 6A		       LDR	       R3, [R1,#0x24]			     ; Load from Memory
ROM_ORIG:15B4A 000 23 F0 01 03		       BIC.W	       R3, R3, #1			     ; Rd = Op1	& ~Op2
ROM_ORIG:15B4E 000 4B 62		       STR	       R3, [R1,#0x24]			     ; Store to	Memory
ROM_ORIG:15B50 000 04 23		       MOVS	       R3, #4				     ; Rd = Op2
ROM_ORIG:15B52 000 8B 61		       STR	       R3, [R1,#0x18]			     ; Store to	Memory
ROM_ORIG:15B54 000 40 F2 D6 33		       MOVW	       R3, #0x3D6			     ; Rd = Op2
ROM_ORIG:15B58 000 98 42		       CMP	       R0, R3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15B5A 000 01 D9		       BLS	       loc_15B60			     ; Branch
ROM_ORIG:15B5A
ROM_ORIG:15B5C 000 06 20		       MOVS	       R0, #6				     ; Rd = Op2
ROM_ORIG:15B5E 000 16 E0		       B	       loc_15B8E			     ; Branch
ROM_ORIG:15B5E
ROM_ORIG:15B60		       ; ---------------------------------------------------------------------------
ROM_ORIG:15B60
ROM_ORIG:15B60		       loc_15B60							     ; CODE XREF: sub_15AFC+5Ej
ROM_ORIG:15B60 000 40 F2 B2 23		       MOVW	       R3, #0x2B2			     ; Rd = Op2
ROM_ORIG:15B64 000 98 42		       CMP	       R0, R3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15B66 000 01 D9		       BLS	       loc_15B6C			     ; Branch
ROM_ORIG:15B66
ROM_ORIG:15B68 000 05 20		       MOVS	       R0, #5				     ; Rd = Op2
ROM_ORIG:15B6A 000 10 E0		       B	       loc_15B8E			     ; Branch
ROM_ORIG:15B6A
ROM_ORIG:15B6C		       ; ---------------------------------------------------------------------------
ROM_ORIG:15B6C
ROM_ORIG:15B6C		       loc_15B6C							     ; CODE XREF: sub_15AFC+6Aj
ROM_ORIG:15B6C 000 40 F2 25 23		       MOVW	       R3, #0x225			     ; Rd = Op2
ROM_ORIG:15B70 000 98 42		       CMP	       R0, R3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15B72 000 01 D9		       BLS	       loc_15B78			     ; Branch
ROM_ORIG:15B72
ROM_ORIG:15B74 000 04 20		       MOVS	       R0, #4				     ; Rd = Op2
ROM_ORIG:15B76 000 0A E0		       B	       loc_15B8E			     ; Branch
ROM_ORIG:15B76
ROM_ORIG:15B78		       ; ---------------------------------------------------------------------------
ROM_ORIG:15B78
ROM_ORIG:15B78		       loc_15B78							     ; CODE XREF: sub_15AFC+76j
ROM_ORIG:15B78 000 B0 F5 E4 7F		       CMP.W	       R0, #0x1C8			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15B7C 000 01 D3		       BCC	       loc_15B82			     ; Branch
ROM_ORIG:15B7C
ROM_ORIG:15B7E 000 03 20		       MOVS	       R0, #3				     ; Rd = Op2
ROM_ORIG:15B80 000 05 E0		       B	       loc_15B8E			     ; Branch
ROM_ORIG:15B80
ROM_ORIG:15B82		       ; ---------------------------------------------------------------------------
ROM_ORIG:15B82
ROM_ORIG:15B82		       loc_15B82							     ; CODE XREF: sub_15AFC+80j
ROM_ORIG:15B82 000 B0 F5 BE 7F		       CMP.W	       R0, #0x17C			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15B86 000 01 D9		       BLS	       loc_15B8C			     ; Branch
ROM_ORIG:15B86
ROM_ORIG:15B88 000 02 20		       MOVS	       R0, #2				     ; Rd = Op2
ROM_ORIG:15B8A 000 00 E0		       B	       loc_15B8E			     ; Branch
ROM_ORIG:15B8A
ROM_ORIG:15B8C		       ; ---------------------------------------------------------------------------
ROM_ORIG:15B8C
ROM_ORIG:15B8C		       loc_15B8C							     ; CODE XREF: sub_15AFC+8Aj
ROM_ORIG:15B8C 000 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:15B8C
ROM_ORIG:15B8E
ROM_ORIG:15B8E		       loc_15B8E							     ; CODE XREF: sub_15AFC+62j
ROM_ORIG:15B8E											     ; sub_15AFC+6Ej ...
ROM_ORIG:15B8E 000 0B 6C		       LDR	       R3, [R1,#0x40]			     ; Load from Memory
ROM_ORIG:15B90 000 43 F0 04 03		       ORR.W	       R3, R3, #4			     ; Rd = Op1	| Op2
ROM_ORIG:15B94 000 0B 64		       STR	       R3, [R1,#0x40]			     ; Store to	Memory
ROM_ORIG:15B96 000 02 F5 40 62		       ADD.W	       R2, R2, #0xC00			     ; Rd = Op1	+ Op2
ROM_ORIG:15B9A 000 11 68		       LDR	       R1, [R2]				     ; Load from Memory
ROM_ORIG:15B9C 000 21 F0 01 01		       BIC.W	       R1, R1, #1			     ; Rd = Op1	& ~Op2
ROM_ORIG:15BA0 000 11 60		       STR	       R1, [R2]				     ; Store to	Memory
ROM_ORIG:15BA2 000 11 69		       LDR	       R1, [R2,#0x10]			     ; Load from Memory
ROM_ORIG:15BA4 000 21 F0 01 01		       BIC.W	       R1, R1, #1			     ; Rd = Op1	& ~Op2
ROM_ORIG:15BA8 000 11 61		       STR	       R1, [R2,#0x10]			     ; Store to	Memory
ROM_ORIG:15BAA 000 11 6C		       LDR	       R1, [R2,#0x40]			     ; Load from Memory
ROM_ORIG:15BAC 000 21 F0 01 01		       BIC.W	       R1, R1, #1			     ; Rd = Op1	& ~Op2
ROM_ORIG:15BB0 000 11 64		       STR	       R1, [R2,#0x40]			     ; Store to	Memory
ROM_ORIG:15BB2 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:15BB2
ROM_ORIG:15BB2		       ; End of	function sub_15AFC
ROM_ORIG:15BB2
ROM_ORIG:15BB2		       ; ---------------------------------------------------------------------------
ROM_ORIG:15BB4 00 4C 00	48     dword_15BB4     DCD 0x48004C00					     ; DATA XREF: sub_15AFCr
ROM_ORIG:15BB8 00 80 31	48     dword_15BB8     DCD 0x48318000					     ; DATA XREF: sub_15AFC+28r
ROM_ORIG:15BBC
ROM_ORIG:15BBC		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:15BBC
ROM_ORIG:15BBC
ROM_ORIG:15BBC		       sub_15BBC							     ; CODE XREF: sub_16778+22p
ROM_ORIG:15BBC											     ; sub_19F30+10p
ROM_ORIG:15BBC 000 01 48		       LDR	       R0, =dword_4020FCDC		     ; Load from Memory
ROM_ORIG:15BBE 000 00 68		       LDR	       R0, [R0]				     ; Load from Memory
ROM_ORIG:15BC0 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:15BC0
ROM_ORIG:15BC0		       ; End of	function sub_15BBC
ROM_ORIG:15BC0
ROM_ORIG:15BC0		       ; ---------------------------------------------------------------------------
ROM_ORIG:15BC2 00			       DCB    0
ROM_ORIG:15BC3 00			       DCB    0
ROM_ORIG:15BC4 DC FC 20	40     off_15BC4       DCD dword_4020FCDC				     ; DATA XREF: sub_15BBCr
ROM_ORIG:15BC8
ROM_ORIG:15BC8		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:15BC8
ROM_ORIG:15BC8
ROM_ORIG:15BC8		       sub_15BC8							     ; CODE XREF: sub_19208+40p
ROM_ORIG:15BC8											     ; DATA XREF: HS:40014200o
ROM_ORIG:15BC8
ROM_ORIG:15BC8		       var_5C	       = -0x5C
ROM_ORIG:15BC8		       var_50	       = -0x50
ROM_ORIG:15BC8		       var_48	       = -0x48
ROM_ORIG:15BC8		       var_30	       = -0x30
ROM_ORIG:15BC8		       var_24	       = -0x24
ROM_ORIG:15BC8		       var_20	       = -0x20
ROM_ORIG:15BC8
ROM_ORIG:15BC8 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:15BCA 008 04 46		       MOV	       R4, R0				     ; Rd = Op2
ROM_ORIG:15BCC 008 00 88		       LDRH	       R0, [R0]				     ; Load from Memory
ROM_ORIG:15BCE 008 96 B0		       SUB	       SP, SP, #0x58			     ; Rd = Op1	- Op2
ROM_ORIG:15BD0 060 C0 07		       LSLS	       R0, R0, #0x1F			     ; Logical Shift Left
ROM_ORIG:15BD2 060 12 D1		       BNE	       loc_15BFA			     ; Branch
ROM_ORIG:15BD2
ROM_ORIG:15BD4 060 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:15BD6 060 01 A9		       ADD	       R1, SP, #0x60+var_5C		     ; Rd = Op1	+ Op2
ROM_ORIG:15BD8 060 02 F0 30 FA		       BL	       sub_1803C			     ; Branch with Link
ROM_ORIG:15BD8 060
ROM_ORIG:15BDC 060 02 20		       MOVS	       R0, #2				     ; Rd = Op2
ROM_ORIG:15BDE 060 04 A9		       ADD	       R1, SP, #0x60+var_50		     ; Rd = Op1	+ Op2
ROM_ORIG:15BE0 060 02 F0 2C FA		       BL	       sub_1803C			     ; Branch with Link
ROM_ORIG:15BE0 060
ROM_ORIG:15BE4 060 48 B9		       CBNZ	       R0, loc_15BFA			     ; Compare and Branch on Non-Zero
ROM_ORIG:15BE4
ROM_ORIG:15BE6 060 20 88		       LDRH	       R0, [R4]				     ; Load from Memory
ROM_ORIG:15BE8 060 40 F0 04 00		       ORR.W	       R0, R0, #4			     ; Rd = Op1	| Op2
ROM_ORIG:15BEC 060 20 80		       STRH	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:15BEE 060 1B 48		       LDR	       R0, =memory_buffer		     ; Load from Memory
ROM_ORIG:15BF0 060 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:15BF2 060 41 F0 80 41		       ORR.W	       R1, R1, #0x40000000		     ; Rd = Op1	| Op2
ROM_ORIG:15BF6 060 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:15BF8 060 2A E0		       B	       loc_15C50			     ; Branch
ROM_ORIG:15BF8
ROM_ORIG:15BFA		       ; ---------------------------------------------------------------------------
ROM_ORIG:15BFA
ROM_ORIG:15BFA		       loc_15BFA							     ; CODE XREF: sub_15BC8+Aj
ROM_ORIG:15BFA											     ; sub_15BC8+1Cj
ROM_ORIG:15BFA 060 19 49		       LDR	       R1, =0x1ADAC			     ; Load from Memory
ROM_ORIG:15BFC 060 48 22		       MOVS	       R2, #0x48 ; 'H'			     ; Rd = Op2
ROM_ORIG:15BFE 060 04 A8		       ADD	       R0, SP, #0x60+var_50		     ; Rd = Op1	+ Op2
ROM_ORIG:15C00 060 FE F7 C8 EF		       BLX	       sub_14B94			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:15C00 060
ROM_ORIG:15C04 060 FF F7 7A FF		       BL	       sub_15AFC			     ; Branch with Link
ROM_ORIG:15C04 060
ROM_ORIG:15C08 060 04 99		       LDR	       R1, [SP,#0x60+var_50]		     ; Load from Memory
ROM_ORIG:15C0A 060 15 4A		       LDR	       R2, =0x1ADAC			     ; Load from Memory
ROM_ORIG:15C0C 060 41 EA 00 61		       ORR.W	       R1, R1, R0,LSL#24		     ; Rd = Op1	| Op2
ROM_ORIG:15C10 060 40 1E		       SUBS	       R0, R0, #1			     ; Rd = Op1	- Op2
ROM_ORIG:15C12 060 04 91		       STR	       R1, [SP,#0x60+var_50]		     ; Store to	Memory
ROM_ORIG:15C14 060 48 32		       ADDS	       R2, #0x48 ; 'H'			     ; Rd = Op1	+ Op2
ROM_ORIG:15C16 060 C0 B2		       UXTB	       R0, R0				     ; Unsigned	extend byte to word
ROM_ORIG:15C18 060 0C 9B		       LDR	       R3, [SP,#0x60+var_30]		     ; Load from Memory
ROM_ORIG:15C1A 060 00 EB 40 01		       ADD.W	       R1, R0, R0,LSL#1			     ; Rd = Op1	+ Op2
ROM_ORIG:15C1E 060 02 EB C1 00		       ADD.W	       R0, R2, R1,LSL#3			     ; Rd = Op1	+ Op2
ROM_ORIG:15C22 060 04 69		       LDR	       R4, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:15C24 060 64 F3 0E 23		       BFI.W	       R3, R4, #8, #7			     ; Bit Field Insert
ROM_ORIG:15C28 060 0C 93		       STR	       R3, [SP,#0x60+var_30]		     ; Store to	Memory
ROM_ORIG:15C2A 060 C4 68		       LDR	       R4, [R0,#0xC]			     ; Load from Memory
ROM_ORIG:15C2C 060 64 F3 1A 43		       BFI.W	       R3, R4, #0x10, #0xB		     ; Bit Field Insert
ROM_ORIG:15C30 060 0C 93		       STR	       R3, [SP,#0x60+var_30]		     ; Store to	Memory
ROM_ORIG:15C32 060 44 68		       LDR	       R4, [R0,#4]			     ; Load from Memory
ROM_ORIG:15C34 060 0F 9B		       LDR	       R3, [SP,#0x60+var_24]		     ; Load from Memory
ROM_ORIG:15C36 060 64 F3 06 03		       BFI.W	       R3, R4, #0, #7			     ; Bit Field Insert
ROM_ORIG:15C3A 060 0F 93		       STR	       R3, [SP,#0x60+var_24]		     ; Store to	Memory
ROM_ORIG:15C3C 060 52 F8 31 20		       LDR.W	       R2, [R2,R1,LSL#3]		     ; Load from Memory
ROM_ORIG:15C40 060 19 46		       MOV	       R1, R3				     ; Rd = Op2
ROM_ORIG:15C42 060 62 F3 12 21		       BFI.W	       R1, R2, #8, #0xB			     ; Bit Field Insert
ROM_ORIG:15C46 060 0F 91		       STR	       R1, [SP,#0x60+var_24]		     ; Store to	Memory
ROM_ORIG:15C48 060 81 68		       LDR	       R1, [R0,#8]			     ; Load from Memory
ROM_ORIG:15C4A 060 10 91		       STR	       R1, [SP,#0x60+var_20]		     ; Store to	Memory
ROM_ORIG:15C4C 060 40 69		       LDR	       R0, [R0,#0x14]			     ; Load from Memory
ROM_ORIG:15C4E 060 06 90		       STR	       R0, [SP,#0x60+var_48]		     ; Store to	Memory
ROM_ORIG:15C4E
ROM_ORIG:15C50
ROM_ORIG:15C50		       loc_15C50							     ; CODE XREF: sub_15BC8+30j
ROM_ORIG:15C50 060 04 A8		       ADD	       R0, SP, #0x60+var_50		     ; Rd = Op1	+ Op2
ROM_ORIG:15C52 060 00 F0 07 F8		       BL	       sub_15C64			     ; Branch with Link
ROM_ORIG:15C52 060
ROM_ORIG:15C56 060 16 B0		       ADD	       SP, SP, #0x58			     ; Rd = Op1	+ Op2
ROM_ORIG:15C58 008 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:15C5A 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:15C5A
ROM_ORIG:15C5A		       ; End of	function sub_15BC8
ROM_ORIG:15C5A
ROM_ORIG:15C5A		       ; ---------------------------------------------------------------------------
ROM_ORIG:15C5C B0 FF 20	40     off_15C5C       DCD memory_buffer				     ; DATA XREF: sub_15BC8+26r
ROM_ORIG:15C60 AC AD 01	00     dword_15C60     DCD 0x1ADAC					     ; DATA XREF: sub_15BC8:loc_15BFAr
ROM_ORIG:15C60											     ; sub_15BC8+42r
ROM_ORIG:15C64
ROM_ORIG:15C64		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:15C64
ROM_ORIG:15C64
ROM_ORIG:15C64		       sub_15C64							     ; CODE XREF: sub_15A08+2Cp
ROM_ORIG:15C64											     ; sub_15BC8+8Ap
ROM_ORIG:15C64											     ; DATA XREF: ...
ROM_ORIG:15C64 000 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:15C66 000 CA 07		       LSLS	       R2, R1, #0x1F			     ; Logical Shift Left
ROM_ORIG:15C68 000 01 D1		       BNE	       loc_15C6E			     ; Branch
ROM_ORIG:15C68
ROM_ORIG:15C6A 000 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:15C6C 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:15C6C
ROM_ORIG:15C6E		       ; ---------------------------------------------------------------------------
ROM_ORIG:15C6E
ROM_ORIG:15C6E		       loc_15C6E							     ; CODE XREF: sub_15C64+4j
ROM_ORIG:15C6E 000 0A 0E		       LSRS	       R2, R1, #0x18			     ; Logical Shift Right
ROM_ORIG:15C70 000 06 2A		       CMP	       R2, #6				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15C72 000 01 D8		       BHI	       loc_15C78			     ; Branch
ROM_ORIG:15C72
ROM_ORIG:15C74 000 46 4B		       LDR	       R3, =dword_4020FCDC		     ; Load from Memory
ROM_ORIG:15C76 000 1A 60		       STR	       R2, [R3]				     ; Store to	Memory
ROM_ORIG:15C76
ROM_ORIG:15C78
ROM_ORIG:15C78		       loc_15C78							     ; CODE XREF: sub_15C64+Ej
ROM_ORIG:15C78 000 CA 05		       LSLS	       R2, R1, #0x17			     ; Logical Shift Left
ROM_ORIG:15C7A 000 46 49		       LDR	       R1, =0x48004000			     ; Load from Memory
ROM_ORIG:15C7C 000 06 D5		       BPL	       loc_15C8C			     ; Branch
ROM_ORIG:15C7C
ROM_ORIG:15C7E 000 D1 F8 00 2D		       LDR.W	       R2, [R1,#0xD00]			     ; Load from Memory
ROM_ORIG:15C82 000 22 F0 07 02		       BIC.W	       R2, R2, #7			     ; Rd = Op1	& ~Op2
ROM_ORIG:15C86 000 52 1D		       ADDS	       R2, R2, #5			     ; Rd = Op1	+ Op2
ROM_ORIG:15C88 000 C1 F8 00 2D		       STR.W	       R2, [R1,#0xD00]			     ; Store to	Memory
ROM_ORIG:15C88 000
ROM_ORIG:15C8C
ROM_ORIG:15C8C		       loc_15C8C							     ; CODE XREF: sub_15C64+18j
ROM_ORIG:15C8C 000 02 68		       LDR	       R2, [R0]				     ; Load from Memory
ROM_ORIG:15C8E 000 52 06		       LSLS	       R2, R2, #0x19			     ; Logical Shift Left
ROM_ORIG:15C90 000 07 D5		       BPL	       loc_15CA2			     ; Branch
ROM_ORIG:15C90
ROM_ORIG:15C92 000 D1 F8 00 2D		       LDR.W	       R2, [R1,#0xD00]			     ; Load from Memory
ROM_ORIG:15C96 000 22 F4 E0 22		       BIC.W	       R2, R2, #0x70000			     ; Rd = Op1	& ~Op2
ROM_ORIG:15C9A 000 42 F4 80 32		       ORR.W	       R2, R2, #0x10000			     ; Rd = Op1	| Op2
ROM_ORIG:15C9E 000 C1 F8 00 2D		       STR.W	       R2, [R1,#0xD00]			     ; Store to	Memory
ROM_ORIG:15C9E 000
ROM_ORIG:15CA2
ROM_ORIG:15CA2		       loc_15CA2							     ; CODE XREF: sub_15C64+2Cj
ROM_ORIG:15CA2 000 02 68		       LDR	       R2, [R0]				     ; Load from Memory
ROM_ORIG:15CA4 000 12 06		       LSLS	       R2, R2, #0x18			     ; Logical Shift Left
ROM_ORIG:15CA6 000 06 D5		       BPL	       loc_15CB6			     ; Branch
ROM_ORIG:15CA6
ROM_ORIG:15CA8 000 D1 F8 04 29		       LDR.W	       R2, [R1,#0x904]			     ; Load from Memory
ROM_ORIG:15CAC 000 22 F0 07 02		       BIC.W	       R2, R2, #7			     ; Rd = Op1	& ~Op2
ROM_ORIG:15CB0 000 52 1D		       ADDS	       R2, R2, #5			     ; Rd = Op1	+ Op2
ROM_ORIG:15CB2 000 C1 F8 04 29		       STR.W	       R2, [R1,#0x904]			     ; Store to	Memory
ROM_ORIG:15CB2 000
ROM_ORIG:15CB6
ROM_ORIG:15CB6		       loc_15CB6							     ; CODE XREF: sub_15C64+42j
ROM_ORIG:15CB6 000 38 4B		       LDR	       R3, =0x48307270			     ; Load from Memory
ROM_ORIG:15CB8 000 42 68		       LDR	       R2, [R0,#4]			     ; Load from Memory
ROM_ORIG:15CBA 000 1A 60		       STR	       R2, [R3]				     ; Store to	Memory
ROM_ORIG:15CBC 000 37 4B		       LDR	       R3, =0x48306D40			     ; Load from Memory
ROM_ORIG:15CBE 000 82 68		       LDR	       R2, [R0,#8]			     ; Load from Memory
ROM_ORIG:15CC0 000 1A 60		       STR	       R2, [R3]				     ; Store to	Memory
ROM_ORIG:15CC2 000 37 4B		       LDR	       R3, =0x48005140			     ; Load from Memory
ROM_ORIG:15CC4 000 C2 68		       LDR	       R2, [R0,#0xC]			     ; Load from Memory
ROM_ORIG:15CC6 000 1A 60		       STR	       R2, [R3]				     ; Store to	Memory
ROM_ORIG:15CC8 000 02 68		       LDR	       R2, [R0]				     ; Load from Memory
ROM_ORIG:15CCA 000 52 07		       LSLS	       R2, R2, #0x1D			     ; Logical Shift Left
ROM_ORIG:15CCC 000 05 D5		       BPL	       loc_15CDA			     ; Branch
ROM_ORIG:15CCC
ROM_ORIG:15CCE 000 02 69		       LDR	       R2, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:15CD0 000 C1 F8 40 2A		       STR.W	       R2, [R1,#0xA40]			     ; Store to	Memory
ROM_ORIG:15CD4 000 42 69		       LDR	       R2, [R0,#0x14]			     ; Load from Memory
ROM_ORIG:15CD6 000 C1 F8 40 2C		       STR.W	       R2, [R1,#0xC40]			     ; Store to	Memory
ROM_ORIG:15CD6 000
ROM_ORIG:15CDA
ROM_ORIG:15CDA		       loc_15CDA							     ; CODE XREF: sub_15C64+68j
ROM_ORIG:15CDA 000 02 68		       LDR	       R2, [R0]				     ; Load from Memory
ROM_ORIG:15CDC 000 13 07		       LSLS	       R3, R2, #0x1C			     ; Logical Shift Left
ROM_ORIG:15CDE 000 31 4A		       LDR	       R2, =0x7FF00			     ; Load from Memory
ROM_ORIG:15CE0 000 17 D5		       BPL	       loc_15D12			     ; Branch
ROM_ORIG:15CE0
ROM_ORIG:15CE2 000 43 6A		       LDR	       R3, [R0,#0x24]			     ; Load from Memory
ROM_ORIG:15CE4 000 01 F5 50 61		       ADD.W	       R1, R1, #0xD00			     ; Rd = Op1	+ Op2
ROM_ORIG:15CE8 000 23 F4 E0 23		       BIC.W	       R3, R3, #0x70000			     ; Rd = Op1	& ~Op2
ROM_ORIG:15CEC 000 43 F4 80 33		       ORR.W	       R3, R3, #0x10000			     ; Rd = Op1	| Op2
ROM_ORIG:15CF0 000 0B 60		       STR	       R3, [R1]				     ; Store to	Memory
ROM_ORIG:15CF2 000 83 6A		       LDR	       R3, [R0,#0x28]			     ; Load from Memory
ROM_ORIG:15CF4 000 0B 63		       STR	       R3, [R1,#0x30]			     ; Store to	Memory
ROM_ORIG:15CF6 000 C3 6A		       LDR	       R3, [R0,#0x2C]			     ; Load from Memory
ROM_ORIG:15CF8 000 4B 64		       STR	       R3, [R1,#0x44]			     ; Store to	Memory
ROM_ORIG:15CFA 000 03 6B		       LDR	       R3, [R0,#0x30]			     ; Load from Memory
ROM_ORIG:15CFC 000 8B 64		       STR	       R3, [R1,#0x48]			     ; Store to	Memory
ROM_ORIG:15CFE 000 4B 6C		       LDR	       R3, [R1,#0x44]			     ; Load from Memory
ROM_ORIG:15D00 000 A1 F5 50 61		       SUB.W	       R1, R1, #0xD00			     ; Rd = Op1	- Op2
ROM_ORIG:15D04 000 13 42		       TST	       R3, R2				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:15D06 000 04 D0		       BEQ	       loc_15D12			     ; Branch
ROM_ORIG:15D06
ROM_ORIG:15D08 000 43 6A		       LDR	       R3, [R0,#0x24]			     ; Load from Memory
ROM_ORIG:15D0A 000 43 F4 E0 23		       ORR.W	       R3, R3, #0x70000			     ; Rd = Op1	| Op2
ROM_ORIG:15D0E 000 C1 F8 00 3D		       STR.W	       R3, [R1,#0xD00]			     ; Store to	Memory
ROM_ORIG:15D0E 000
ROM_ORIG:15D12
ROM_ORIG:15D12		       loc_15D12							     ; CODE XREF: sub_15C64+7Cj
ROM_ORIG:15D12											     ; sub_15C64+A2j
ROM_ORIG:15D12 000 03 68		       LDR	       R3, [R0]				     ; Load from Memory
ROM_ORIG:15D14 000 DB 06		       LSLS	       R3, R3, #0x1B			     ; Logical Shift Left
ROM_ORIG:15D16 000 1C D5		       BPL	       loc_15D52			     ; Branch
ROM_ORIG:15D16
ROM_ORIG:15D18 000 43 6B		       LDR	       R3, [R0,#0x34]			     ; Load from Memory
ROM_ORIG:15D1A 000 01 F6 04 11		       ADDW	       R1, R1, #0x904			     ; Rd = Op1	+ Op2
ROM_ORIG:15D1E 000 23 F0 07 03		       BIC.W	       R3, R3, #7			     ; Rd = Op1	& ~Op2
ROM_ORIG:15D22 000 5B 1D		       ADDS	       R3, R3, #5			     ; Rd = Op1	+ Op2
ROM_ORIG:15D24 000 0B 60		       STR	       R3, [R1]				     ; Store to	Memory
ROM_ORIG:15D26 000 83 6B		       LDR	       R3, [R0,#0x38]			     ; Load from Memory
ROM_ORIG:15D28 000 0B 63		       STR	       R3, [R1,#0x30]			     ; Store to	Memory
ROM_ORIG:15D2A 000 C3 6B		       LDR	       R3, [R0,#0x3C]			     ; Load from Memory
ROM_ORIG:15D2C 000 CB 63		       STR	       R3, [R1,#0x3C]			     ; Store to	Memory
ROM_ORIG:15D2E 000 03 6C		       LDR	       R3, [R0,#0x40]			     ; Load from Memory
ROM_ORIG:15D30 000 0B 64		       STR	       R3, [R1,#0x40]			     ; Store to	Memory
ROM_ORIG:15D32 000 43 6C		       LDR	       R3, [R0,#0x44]			     ; Load from Memory
ROM_ORIG:15D34 000 4B 64		       STR	       R3, [R1,#0x44]			     ; Store to	Memory
ROM_ORIG:15D36 000 CB 6B		       LDR	       R3, [R1,#0x3C]			     ; Load from Memory
ROM_ORIG:15D38 000 A1 F6 04 11		       SUBW	       R1, R1, #0x904			     ; Rd = Op1	- Op2
ROM_ORIG:15D3C 000 13 42		       TST	       R3, R2				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:15D3E 000 08 D0		       BEQ	       loc_15D52			     ; Branch
ROM_ORIG:15D3E
ROM_ORIG:15D40 000 42 6B		       LDR	       R2, [R0,#0x34]			     ; Load from Memory
ROM_ORIG:15D42 000 42 F0 07 02		       ORR.W	       R2, R2, #7			     ; Rd = Op1	| Op2
ROM_ORIG:15D46 000 C1 F8 04 29		       STR.W	       R2, [R1,#0x904]			     ; Store to	Memory
ROM_ORIG:15D46 000
ROM_ORIG:15D4A
ROM_ORIG:15D4A		       loc_15D4A							     ; CODE XREF: sub_15C64+ECj
ROM_ORIG:15D4A 000 D1 F8 24 29		       LDR.W	       R2, [R1,#0x924]			     ; Load from Memory
ROM_ORIG:15D4E 000 D2 07		       LSLS	       R2, R2, #0x1F			     ; Logical Shift Left
ROM_ORIG:15D50 000 FB D0		       BEQ	       loc_15D4A			     ; Branch
ROM_ORIG:15D50
ROM_ORIG:15D52
ROM_ORIG:15D52		       loc_15D52							     ; CODE XREF: sub_15C64+B2j
ROM_ORIG:15D52											     ; sub_15C64+DAj
ROM_ORIG:15D52 000 02 68		       LDR	       R2, [R0]				     ; Load from Memory
ROM_ORIG:15D54 000 92 06		       LSLS	       R2, R2, #0x1A			     ; Logical Shift Left
ROM_ORIG:15D56 000 19 D5		       BPL	       loc_15D8C			     ; Branch
ROM_ORIG:15D56
ROM_ORIG:15D58 000 82 69		       LDR	       R2, [R0,#0x18]			     ; Load from Memory
ROM_ORIG:15D5A 000 22 F0 07 02		       BIC.W	       R2, R2, #7			     ; Rd = Op1	& ~Op2
ROM_ORIG:15D5E 000 52 1D		       ADDS	       R2, R2, #5			     ; Rd = Op1	+ Op2
ROM_ORIG:15D60 000 C1 F8 00 2D		       STR.W	       R2, [R1,#0xD00]			     ; Store to	Memory
ROM_ORIG:15D64 000 C2 69		       LDR	       R2, [R0,#0x1C]			     ; Load from Memory
ROM_ORIG:15D66 000 C1 F8 30 2D		       STR.W	       R2, [R1,#0xD30]			     ; Store to	Memory
ROM_ORIG:15D6A 000 02 6A		       LDR	       R2, [R0,#0x20]			     ; Load from Memory
ROM_ORIG:15D6C 000 C1 F8 40 2D		       STR.W	       R2, [R1,#0xD40]			     ; Store to	Memory
ROM_ORIG:15D70 000 D1 F8 40 2D		       LDR.W	       R2, [R1,#0xD40]			     ; Load from Memory
ROM_ORIG:15D74 000 0C 4B		       LDR	       R3, =0x7FF0000			     ; Load from Memory
ROM_ORIG:15D76 000 1A 42		       TST	       R2, R3				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:15D78 000 08 D0		       BEQ	       loc_15D8C			     ; Branch
ROM_ORIG:15D78
ROM_ORIG:15D7A 000 80 69		       LDR	       R0, [R0,#0x18]			     ; Load from Memory
ROM_ORIG:15D7C 000 40 F0 07 00		       ORR.W	       R0, R0, #7			     ; Rd = Op1	| Op2
ROM_ORIG:15D80 000 C1 F8 00 0D		       STR.W	       R0, [R1,#0xD00]			     ; Store to	Memory
ROM_ORIG:15D80 000
ROM_ORIG:15D84
ROM_ORIG:15D84		       loc_15D84							     ; CODE XREF: sub_15C64+126j
ROM_ORIG:15D84 000 D1 F8 20 0D		       LDR.W	       R0, [R1,#0xD20]			     ; Load from Memory
ROM_ORIG:15D88 000 C0 07		       LSLS	       R0, R0, #0x1F			     ; Logical Shift Left
ROM_ORIG:15D8A 000 FB D0		       BEQ	       loc_15D84			     ; Branch
ROM_ORIG:15D8A
ROM_ORIG:15D8C
ROM_ORIG:15D8C		       loc_15D8C							     ; CODE XREF: sub_15C64+F2j
ROM_ORIG:15D8C											     ; sub_15C64+114j
ROM_ORIG:15D8C 000 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:15D8E 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:15D8E
ROM_ORIG:15D8E		       ; End of	function sub_15C64
ROM_ORIG:15D8E
ROM_ORIG:15D8E		       ; ---------------------------------------------------------------------------
ROM_ORIG:15D90 DC FC 20	40     off_15D90       DCD dword_4020FCDC				     ; DATA XREF: sub_15C64+10r
ROM_ORIG:15D94 00 40 00	48     dword_15D94     DCD 0x48004000					     ; DATA XREF: sub_15C64+16r
ROM_ORIG:15D98 70 72 30	48     dword_15D98     DCD 0x48307270					     ; DATA XREF: sub_15C64:loc_15CB6r
ROM_ORIG:15D9C 40 6D 30	48     dword_15D9C     DCD 0x48306D40					     ; DATA XREF: sub_15C64+58r
ROM_ORIG:15DA0 40 51 00	48     dword_15DA0     DCD 0x48005140					     ; DATA XREF: sub_15C64+5Er
ROM_ORIG:15DA4 00 FF 07	00     dword_15DA4     DCD 0x7FF00					     ; DATA XREF: sub_15C64+7Ar
ROM_ORIG:15DA8 00 00 FF	07     dword_15DA8     DCD 0x7FF0000					     ; DATA XREF: sub_15C64+110r
ROM_ORIG:15DAC F0			       DCB 0xF0	; 
ROM_ORIG:15DAD B5			       DCB 0xB5	; µ
ROM_ORIG:15DAE 06			       DCB    6
ROM_ORIG:15DAF 46			       DCB 0x46	; F
ROM_ORIG:15DB0 87			       DCB 0x87	; á
ROM_ORIG:15DB1 B0			       DCB 0xB0	; ∞
ROM_ORIG:15DB2 0C			       DCB  0xC
ROM_ORIG:15DB3 46			       DCB 0x46	; F
ROM_ORIG:15DB4 00			       DCB    0
ROM_ORIG:15DB5 25			       DCB 0x25	; %
ROM_ORIG:15DB6 11			       DCB 0x11
ROM_ORIG:15DB7 46			       DCB 0x46	; F
ROM_ORIG:15DB8 04			       DCB    4
ROM_ORIG:15DB9 A8			       DCB 0xA8	; ®
ROM_ORIG:15DBA 02			       DCB    2
ROM_ORIG:15DBB F0			       DCB 0xF0	; 
ROM_ORIG:15DBC CB			       DCB 0xCB	; À
ROM_ORIG:15DBD FD			       DCB 0xFD	; ˝
ROM_ORIG:15DBE 02			       DCB    2
ROM_ORIG:15DBF 28			       DCB 0x28	; (
ROM_ORIG:15DC0 1A			       DCB 0x1A
ROM_ORIG:15DC1 D1			       DCB 0xD1	; —
ROM_ORIG:15DC2 04			       DCB    4
ROM_ORIG:15DC3 A9			       DCB 0xA9	; ©
ROM_ORIG:15DC4 03			       DCB    3
ROM_ORIG:15DC5 A8			       DCB 0xA8	; ®
ROM_ORIG:15DC6 02			       DCB    2
ROM_ORIG:15DC7 F0			       DCB 0xF0	; 
ROM_ORIG:15DC8 99			       DCB 0x99	; ô
ROM_ORIG:15DC9 FC			       DCB 0xFC	; ¸
ROM_ORIG:15DCA B8			       DCB 0xB8	; ∏
ROM_ORIG:15DCB B9			       DCB 0xB9	; π
ROM_ORIG:15DCC 03			       DCB    3
ROM_ORIG:15DCD AA			       DCB 0xAA	; ™
ROM_ORIG:15DCE 01			       DCB    1
ROM_ORIG:15DCF A9			       DCB 0xA9	; ©
ROM_ORIG:15DD0 02			       DCB    2
ROM_ORIG:15DD1 A8			       DCB 0xA8	; ®
ROM_ORIG:15DD2 02			       DCB    2
ROM_ORIG:15DD3 F0			       DCB 0xF0	; 
ROM_ORIG:15DD4 85			       DCB 0x85	; Ö
ROM_ORIG:15DD5 FD			       DCB 0xFD	; ˝
ROM_ORIG:15DD6 88			       DCB 0x88	; à
ROM_ORIG:15DD7 B9			       DCB 0xB9	; π
ROM_ORIG:15DD8 01			       DCB    1
ROM_ORIG:15DD9 9D			       DCB 0x9D	; ù
ROM_ORIG:15DDA 00			       DCB    0
ROM_ORIG:15DDB 20			       DCB 0x20
ROM_ORIG:15DDC 01			       DCB    1
ROM_ORIG:15DDD 27			       DCB 0x27	; '
ROM_ORIG:15DDE 02			       DCB    2
ROM_ORIG:15DDF AB			       DCB 0xAB	; ´
ROM_ORIG:15DE0 06			       DCB    6
ROM_ORIG:15DE1 E0			       DCB 0xE0	; ‡
ROM_ORIG:15DE2 19			       DCB 0x19
ROM_ORIG:15DE3 5C			       DCB 0x5C	; \
ROM_ORIG:15DE4 20			       DCB 0x20
ROM_ORIG:15DE5 29			       DCB 0x29	; )
ROM_ORIG:15DE6 02			       DCB    2
ROM_ORIG:15DE7 D2			       DCB 0xD2	; “
ROM_ORIG:15DE8 07			       DCB    7
ROM_ORIG:15DE9 FA			       DCB 0xFA	; ˙
ROM_ORIG:15DEA 01			       DCB    1
ROM_ORIG:15DEB F2			       DCB 0xF2	; Ú
ROM_ORIG:15DEC 54			       DCB 0x54	; T
ROM_ORIG:15DED 40			       DCB 0x40	; @
ROM_ORIG:15DEE 40			       DCB 0x40	; @
ROM_ORIG:15DEF 1C			       DCB 0x1C
ROM_ORIG:15DF0 A8			       DCB 0xA8	; ®
ROM_ORIG:15DF1 42			       DCB 0x42	; B
ROM_ORIG:15DF2 F6			       DCB 0xF6	; ˆ
ROM_ORIG:15DF3 D3			       DCB 0xD3	; ”
ROM_ORIG:15DF4 00			       DCB    0
ROM_ORIG:15DF5 25			       DCB 0x25	; %
ROM_ORIG:15DF6 02			       DCB    2
ROM_ORIG:15DF7 E0			       DCB 0xE0	; ‡
ROM_ORIG:15DF8 01			       DCB    1
ROM_ORIG:15DF9 28			       DCB 0x28	; (
ROM_ORIG:15DFA 00			       DCB    0
ROM_ORIG:15DFB D0			       DCB 0xD0	; –
ROM_ORIG:15DFC 01			       DCB    1
ROM_ORIG:15DFD 25			       DCB 0x25	; %
ROM_ORIG:15DFE 34			       DCB 0x34	; 4
ROM_ORIG:15DFF 60			       DCB 0x60	; `
ROM_ORIG:15E00 07			       DCB    7
ROM_ORIG:15E01 B0			       DCB 0xB0	; ∞
ROM_ORIG:15E02 28			       DCB 0x28	; (
ROM_ORIG:15E03 46			       DCB 0x46	; F
ROM_ORIG:15E04 F0			       DCB 0xF0	; 
ROM_ORIG:15E05 BD			       DCB 0xBD	; Ω
ROM_ORIG:15E06 00			       DCB    0
ROM_ORIG:15E07 00			       DCB    0
ROM_ORIG:15E08
ROM_ORIG:15E08		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:15E08
ROM_ORIG:15E08
ROM_ORIG:15E08		       sub_15E08							     ; CODE XREF: sub_1584C+8Ep
ROM_ORIG:15E08 000 2D E9 F0 41		       PUSH.W	       {R4-R8,LR}			     ; Push registers
ROM_ORIG:15E0C 018 06 46		       MOV	       R6, R0				     ; Rd = Op2
ROM_ORIG:15E0E 018 0D 46		       MOV	       R5, R1				     ; Rd = Op2
ROM_ORIG:15E10 018 00 24		       MOVS	       R4, #0				     ; Rd = Op2
ROM_ORIG:15E12 018 08 21		       MOVS	       R1, #8				     ; Rd = Op2
ROM_ORIG:15E14 018 17 46		       MOV	       R7, R2				     ; Rd = Op2
ROM_ORIG:15E16 018 28 46		       MOV	       R0, R5				     ; Rd = Op2
ROM_ORIG:15E18 018 FE F7 EE EE		       BLX	       sub_14BF8			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:15E18 018
ROM_ORIG:15E1C 018 B0 05		       LSLS	       R0, R6, #0x16			     ; Logical Shift Left
ROM_ORIG:15E1E 018 14 D5		       BPL	       loc_15E4A			     ; Branch
ROM_ORIG:15E1E
ROM_ORIG:15E20 018 F8 78		       LDRB	       R0, [R7,#3]			     ; Load from Memory
ROM_ORIG:15E22 018 B9 78		       LDRB	       R1, [R7,#2]			     ; Load from Memory
ROM_ORIG:15E24 018 41 EA 00 20		       ORR.W	       R0, R1, R0,LSL#8			     ; Rd = Op1	| Op2
ROM_ORIG:15E28 018 28 70		       STRB	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:15E2A 018 78 79		       LDRB	       R0, [R7,#5]			     ; Load from Memory
ROM_ORIG:15E2C 018 39 79		       LDRB	       R1, [R7,#4]			     ; Load from Memory
ROM_ORIG:15E2E 018 41 EA 00 20		       ORR.W	       R0, R1, R0,LSL#8			     ; Rd = Op1	| Op2
ROM_ORIG:15E32 018 68 70		       STRB	       R0, [R5,#1]			     ; Store to	Memory
ROM_ORIG:15E34 018 F8 79		       LDRB	       R0, [R7,#7]			     ; Load from Memory
ROM_ORIG:15E36 018 B9 79		       LDRB	       R1, [R7,#6]			     ; Load from Memory
ROM_ORIG:15E38 018 41 EA 00 20		       ORR.W	       R0, R1, R0,LSL#8			     ; Rd = Op1	| Op2
ROM_ORIG:15E3C 018 A8 70		       STRB	       R0, [R5,#2]			     ; Store to	Memory
ROM_ORIG:15E3E 018 78 7A		       LDRB	       R0, [R7,#9]			     ; Load from Memory
ROM_ORIG:15E40 018 39 7A		       LDRB	       R1, [R7,#8]			     ; Load from Memory
ROM_ORIG:15E42 018 41 EA 00 20		       ORR.W	       R0, R1, R0,LSL#8			     ; Rd = Op1	| Op2
ROM_ORIG:15E46 018 E8 70		       STRB	       R0, [R5,#3]			     ; Store to	Memory
ROM_ORIG:15E48 018 2B E0		       B	       loc_15EA2			     ; Branch
ROM_ORIG:15E48
ROM_ORIG:15E4A		       ; ---------------------------------------------------------------------------
ROM_ORIG:15E4A
ROM_ORIG:15E4A		       loc_15E4A							     ; CODE XREF: sub_15E08+16j
ROM_ORIG:15E4A 018 01 F0 19 FD		       BL	       sub_17880			     ; Branch with Link
ROM_ORIG:15E4A 018
ROM_ORIG:15E4E 018 00 F0 1F 02		       AND.W	       R2, R0, #0x1F			     ; Rd = Op1	& Op2
ROM_ORIG:15E52 018 15 4B		       LDR	       R3, =unk_1B180			     ; Load from Memory
ROM_ORIG:15E54 018 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:15E56 018 06 F0 01 07		       AND.W	       R7, R6, #1			     ; Rd = Op1	& Op2
ROM_ORIG:15E5A 018 03 EB 02 12		       ADD.W	       R2, R3, R2,LSL#4			     ; Rd = Op1	+ Op2
ROM_ORIG:15E5E 018 00 F0 20 03		       AND.W	       R3, R0, #0x20			     ; Rd = Op1	& Op2
ROM_ORIG:15E5E 018
ROM_ORIG:15E62
ROM_ORIG:15E62		       loc_15E62							     ; CODE XREF: sub_15E08+98j
ROM_ORIG:15E62 018 01 EB D3 00		       ADD.W	       R0, R1, R3,LSR#3			     ; Rd = Op1	+ Op2
ROM_ORIG:15E66 018 32 F8 10 00		       LDRH.W	       R0, [R2,R0,LSL#1]		     ; Load from Memory
ROM_ORIG:15E6A 018 00 F4 00 4C		       AND.W	       R12, R0,	#0x8000			     ; Rd = Op1	& Op2
ROM_ORIG:15E6E 018 57 EA 0C 0C		       ORRS.W	       R12, R7,	R12			     ; Rd = Op1	| Op2
ROM_ORIG:15E72 018 12 D0		       BEQ	       loc_15E9A			     ; Branch
ROM_ORIG:15E72
ROM_ORIG:15E74 018 20 F4 00 40		       BIC.W	       R0, R0, #0x8000			     ; Rd = Op1	& ~Op2
ROM_ORIG:15E78 018 A0 F5 90 5C		       SUB.W	       R12, R0,	#0x1200			     ; Rd = Op1	- Op2
ROM_ORIG:15E7C 018 BC F5 89 7C		       SUBS.W	       R12, R12, #0x112			     ; Rd = Op1	- Op2
ROM_ORIG:15E80 018 03 D1		       BNE	       loc_15E8A			     ; Branch
ROM_ORIG:15E80
ROM_ORIG:15E82 018 5F EA C6 7C		       MOVS.W	       R12, R6,LSL#31			     ; Rd = Op2
ROM_ORIG:15E86 018 00 D1		       BNE	       loc_15E8A			     ; Branch
ROM_ORIG:15E86
ROM_ORIG:15E88 018 13 20		       MOVS	       R0, #0x13			     ; Rd = Op2
ROM_ORIG:15E88
ROM_ORIG:15E8A
ROM_ORIG:15E8A		       loc_15E8A							     ; CODE XREF: sub_15E08+78j
ROM_ORIG:15E8A											     ; sub_15E08+7Ej
ROM_ORIG:15E8A 018 28 55		       STRB	       R0, [R5,R4]			     ; Store to	Memory
ROM_ORIG:15E8C 018 64 1C		       ADDS	       R4, R4, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:15E8E 018 00 0A		       LSRS	       R0, R0, #8			     ; Logical Shift Right
ROM_ORIG:15E90 018 E4 B2		       UXTB	       R4, R4				     ; Unsigned	extend byte to word
ROM_ORIG:15E92 018 02 D0		       BEQ	       loc_15E9A			     ; Branch
ROM_ORIG:15E92
ROM_ORIG:15E94 018 28 55		       STRB	       R0, [R5,R4]			     ; Store to	Memory
ROM_ORIG:15E96 018 64 1C		       ADDS	       R4, R4, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:15E98 018 E4 B2		       UXTB	       R4, R4				     ; Unsigned	extend byte to word
ROM_ORIG:15E98
ROM_ORIG:15E9A
ROM_ORIG:15E9A		       loc_15E9A							     ; CODE XREF: sub_15E08+6Aj
ROM_ORIG:15E9A											     ; sub_15E08+8Aj
ROM_ORIG:15E9A 018 49 1C		       ADDS	       R1, R1, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:15E9C 018 C9 B2		       UXTB	       R1, R1				     ; Unsigned	extend byte to word
ROM_ORIG:15E9E 018 04 29		       CMP	       R1, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:15EA0 018 DF D3		       BCC	       loc_15E62			     ; Branch
ROM_ORIG:15EA0
ROM_ORIG:15EA2
ROM_ORIG:15EA2		       loc_15EA2							     ; CODE XREF: sub_15E08+40j
ROM_ORIG:15EA2 018 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:15EA4 018 BD E8 F0 81		       POP.W	       {R4-R8,PC}			     ; Pop registers
ROM_ORIG:15EA4 018
ROM_ORIG:15EA4		       ; End of	function sub_15E08
ROM_ORIG:15EA4
ROM_ORIG:15EA4		       ; ---------------------------------------------------------------------------
ROM_ORIG:15EA8 80 B1 01	00     off_15EA8       DCD unk_1B180					     ; DATA XREF: sub_15E08+4Ar
ROM_ORIG:15EAC 2D			       DCB 0x2D	; -
ROM_ORIG:15EAD E9	       unk_15EAD       DCB 0xE9	; È
ROM_ORIG:15EAE F0			       DCB 0xF0	; 
ROM_ORIG:15EAF 43			       DCB 0x43	; C
ROM_ORIG:15EB0 00			       DCB    0
ROM_ORIG:15EB1 26			       DCB 0x26	; &
ROM_ORIG:15EB2 93			       DCB 0x93	; ì
ROM_ORIG:15EB3 B0			       DCB 0xB0	; ∞
ROM_ORIG:15EB4 04			       DCB    4
ROM_ORIG:15EB5 46			       DCB 0x46	; F
ROM_ORIG:15EB6 0D			       DCB  0xD
ROM_ORIG:15EB7 46			       DCB 0x46	; F
ROM_ORIG:15EB8 17			       DCB 0x17
ROM_ORIG:15EB9 46			       DCB 0x46	; F
ROM_ORIG:15EBA 02			       DCB    2
ROM_ORIG:15EBB F0			       DCB 0xF0	; 
ROM_ORIG:15EBC 8F			       DCB 0x8F	; è
ROM_ORIG:15EBD FD			       DCB 0xFD	; ˝
ROM_ORIG:15EBE 28			       DCB 0x28	; (
ROM_ORIG:15EBF 46			       DCB 0x46	; F
ROM_ORIG:15EC0 02			       DCB    2
ROM_ORIG:15EC1 F0			       DCB 0xF0	; 
ROM_ORIG:15EC2 8C			       DCB 0x8C	; å
ROM_ORIG:15EC3 FD			       DCB 0xFD	; ˝
ROM_ORIG:15EC4 00			       DCB    0
ROM_ORIG:15EC5 20			       DCB 0x20
ROM_ORIG:15EC6 21			       DCB 0x21	; !
ROM_ORIG:15EC7 5C			       DCB 0x5C	; \
ROM_ORIG:15EC8 C9			       DCB 0xC9	; …
ROM_ORIG:15EC9 43			       DCB 0x43	; C
ROM_ORIG:15ECA 21			       DCB 0x21	; !
ROM_ORIG:15ECB 54			       DCB 0x54	; T
ROM_ORIG:15ECC 29			       DCB 0x29	; )
ROM_ORIG:15ECD 5C			       DCB 0x5C	; \
ROM_ORIG:15ECE C9			       DCB 0xC9	; …
ROM_ORIG:15ECF 43			       DCB 0x43	; C
ROM_ORIG:15ED0 29			       DCB 0x29	; )
ROM_ORIG:15ED1 54			       DCB 0x54	; T
ROM_ORIG:15ED2 40			       DCB 0x40	; @
ROM_ORIG:15ED3 1C			       DCB 0x1C
ROM_ORIG:15ED4 02			       DCB    2
ROM_ORIG:15ED5 28			       DCB 0x28	; (
ROM_ORIG:15ED6 F6			       DCB 0xF6	; ˆ
ROM_ORIG:15ED7 D9			       DCB 0xD9	; Ÿ
ROM_ORIG:15ED8 00			       DCB    0
ROM_ORIG:15ED9 20			       DCB 0x20
ROM_ORIG:15EDA 11			       DCB 0x11
ROM_ORIG:15EDB A9			       DCB 0xA9	; ©
ROM_ORIG:15EDC 22			       DCB 0x22	; "
ROM_ORIG:15EDD 78			       DCB 0x78	; x
ROM_ORIG:15EDE 02			       DCB    2
ROM_ORIG:15EDF F0			       DCB 0xF0	; 
ROM_ORIG:15EE0 01			       DCB    1
ROM_ORIG:15EE1 02			       DCB    2
ROM_ORIG:15EE2 0A			       DCB  0xA
ROM_ORIG:15EE3 54			       DCB 0x54	; T
ROM_ORIG:15EE4 40			       DCB 0x40	; @
ROM_ORIG:15EE5 1C			       DCB 0x1C
ROM_ORIG:15EE6 22			       DCB 0x22	; "
ROM_ORIG:15EE7 78			       DCB 0x78	; x
ROM_ORIG:15EE8 52			       DCB 0x52	; R
ROM_ORIG:15EE9 08			       DCB    8
ROM_ORIG:15EEA 08			       DCB    8
ROM_ORIG:15EEB 28			       DCB 0x28	; (
ROM_ORIG:15EEC 22			       DCB 0x22	; "
ROM_ORIG:15EED 70			       DCB 0x70	; p
ROM_ORIG:15EEE F5			       DCB 0xF5	; ı
ROM_ORIG:15EEF D3			       DCB 0xD3	; ”
ROM_ORIG:15EF0 00			       DCB    0
ROM_ORIG:15EF1 20			       DCB 0x20
ROM_ORIG:15EF2 0F			       DCB  0xF
ROM_ORIG:15EF3 AA			       DCB 0xAA	; ™
ROM_ORIG:15EF4 63			       DCB 0x63	; c
ROM_ORIG:15EF5 78			       DCB 0x78	; x
ROM_ORIG:15EF6 03			       DCB    3
ROM_ORIG:15EF7 F0			       DCB 0xF0	; 
ROM_ORIG:15EF8 01			       DCB    1
ROM_ORIG:15EF9 03			       DCB    3
ROM_ORIG:15EFA 13			       DCB 0x13
ROM_ORIG:15EFB 54			       DCB 0x54	; T
ROM_ORIG:15EFC 40			       DCB 0x40	; @
ROM_ORIG:15EFD 1C			       DCB 0x1C
ROM_ORIG:15EFE 63			       DCB 0x63	; c
ROM_ORIG:15EFF 78			       DCB 0x78	; x
ROM_ORIG:15F00 5B			       DCB 0x5B	; [
ROM_ORIG:15F01 08			       DCB    8
ROM_ORIG:15F02 08			       DCB    8
ROM_ORIG:15F03 28			       DCB 0x28	; (
ROM_ORIG:15F04 63			       DCB 0x63	; c
ROM_ORIG:15F05 70			       DCB 0x70	; p
ROM_ORIG:15F06 F5			       DCB 0xF5	; ı
ROM_ORIG:15F07 D3			       DCB 0xD3	; ”
ROM_ORIG:15F08 00			       DCB    0
ROM_ORIG:15F09 20			       DCB 0x20
ROM_ORIG:15F0A 0D			       DCB  0xD
ROM_ORIG:15F0B F1			       DCB 0xF1	; Ò
ROM_ORIG:15F0C 34			       DCB 0x34	; 4
ROM_ORIG:15F0D 0C			       DCB  0xC
ROM_ORIG:15F0E A3			       DCB 0xA3	; £
ROM_ORIG:15F0F 78			       DCB 0x78	; x
ROM_ORIG:15F10 03			       DCB    3
ROM_ORIG:15F11 F0			       DCB 0xF0	; 
ROM_ORIG:15F12 01			       DCB    1
ROM_ORIG:15F13 03			       DCB    3
ROM_ORIG:15F14 0C			       DCB  0xC
ROM_ORIG:15F15 F8			       DCB 0xF8	; ¯
ROM_ORIG:15F16 00			       DCB    0
ROM_ORIG:15F17 30			       DCB 0x30	; 0
ROM_ORIG:15F18 40			       DCB 0x40	; @
ROM_ORIG:15F19 1C			       DCB 0x1C
ROM_ORIG:15F1A A3			       DCB 0xA3	; £
ROM_ORIG:15F1B 78			       DCB 0x78	; x
ROM_ORIG:15F1C 5B			       DCB 0x5B	; [
ROM_ORIG:15F1D 08			       DCB    8
ROM_ORIG:15F1E 08			       DCB    8
ROM_ORIG:15F1F 28			       DCB 0x28	; (
ROM_ORIG:15F20 A3			       DCB 0xA3	; £
ROM_ORIG:15F21 70			       DCB 0x70	; p
ROM_ORIG:15F22 F4			       DCB 0xF4	; Ù
ROM_ORIG:15F23 D3			       DCB 0xD3	; ”
ROM_ORIG:15F24 00			       DCB    0
ROM_ORIG:15F25 20			       DCB 0x20
ROM_ORIG:15F26 0B			       DCB  0xB
ROM_ORIG:15F27 AC			       DCB 0xAC	; ¨
ROM_ORIG:15F28 2B			       DCB 0x2B	; +
ROM_ORIG:15F29 78			       DCB 0x78	; x
ROM_ORIG:15F2A 03			       DCB    3
ROM_ORIG:15F2B F0			       DCB 0xF0	; 
ROM_ORIG:15F2C 01			       DCB    1
ROM_ORIG:15F2D 03			       DCB    3
ROM_ORIG:15F2E 23			       DCB 0x23	; #
ROM_ORIG:15F2F 54			       DCB 0x54	; T
ROM_ORIG:15F30 40			       DCB 0x40	; @
ROM_ORIG:15F31 1C			       DCB 0x1C
ROM_ORIG:15F32 2B			       DCB 0x2B	; +
ROM_ORIG:15F33 78			       DCB 0x78	; x
ROM_ORIG:15F34 5B			       DCB 0x5B	; [
ROM_ORIG:15F35 08			       DCB    8
ROM_ORIG:15F36 08			       DCB    8
ROM_ORIG:15F37 28			       DCB 0x28	; (
ROM_ORIG:15F38 2B			       DCB 0x2B	; +
ROM_ORIG:15F39 70			       DCB 0x70	; p
ROM_ORIG:15F3A F5			       DCB 0xF5	; ı
ROM_ORIG:15F3B D3			       DCB 0xD3	; ”
ROM_ORIG:15F3C 00			       DCB    0
ROM_ORIG:15F3D 20			       DCB 0x20
ROM_ORIG:15F3E 0D			       DCB  0xD
ROM_ORIG:15F3F F1			       DCB 0xF1	; Ò
ROM_ORIG:15F40 24			       DCB 0x24	; $
ROM_ORIG:15F41 0E			       DCB  0xE
ROM_ORIG:15F42 6B			       DCB 0x6B	; k
ROM_ORIG:15F43 78			       DCB 0x78	; x
ROM_ORIG:15F44 03			       DCB    3
ROM_ORIG:15F45 F0			       DCB 0xF0	; 
ROM_ORIG:15F46 01			       DCB    1
ROM_ORIG:15F47 03			       DCB    3
ROM_ORIG:15F48 0E			       DCB  0xE
ROM_ORIG:15F49 F8			       DCB 0xF8	; ¯
ROM_ORIG:15F4A 00			       DCB    0
ROM_ORIG:15F4B 30			       DCB 0x30	; 0
ROM_ORIG:15F4C 40			       DCB 0x40	; @
ROM_ORIG:15F4D 1C			       DCB 0x1C
ROM_ORIG:15F4E 6B			       DCB 0x6B	; k
ROM_ORIG:15F4F 78			       DCB 0x78	; x
ROM_ORIG:15F50 5B			       DCB 0x5B	; [
ROM_ORIG:15F51 08			       DCB    8
ROM_ORIG:15F52 08			       DCB    8
ROM_ORIG:15F53 28			       DCB 0x28	; (
ROM_ORIG:15F54 6B			       DCB 0x6B	; k
ROM_ORIG:15F55 70			       DCB 0x70	; p
ROM_ORIG:15F56 F4			       DCB 0xF4	; Ù
ROM_ORIG:15F57 D3			       DCB 0xD3	; ”
ROM_ORIG:15F58 00			       DCB    0
ROM_ORIG:15F59 20			       DCB 0x20
ROM_ORIG:15F5A 0D			       DCB  0xD
ROM_ORIG:15F5B F1			       DCB 0xF1	; Ò
ROM_ORIG:15F5C 1C			       DCB 0x1C
ROM_ORIG:15F5D 08			       DCB    8
ROM_ORIG:15F5E AB			       DCB 0xAB	; ´
ROM_ORIG:15F5F 78			       DCB 0x78	; x
ROM_ORIG:15F60 03			       DCB    3
ROM_ORIG:15F61 F0			       DCB 0xF0	; 
ROM_ORIG:15F62 01			       DCB    1
ROM_ORIG:15F63 03			       DCB    3
ROM_ORIG:15F64 08			       DCB    8
ROM_ORIG:15F65 F8			       DCB 0xF8	; ¯
ROM_ORIG:15F66 00			       DCB    0
ROM_ORIG:15F67 30			       DCB 0x30	; 0
ROM_ORIG:15F68 40			       DCB 0x40	; @
ROM_ORIG:15F69 1C			       DCB 0x1C
ROM_ORIG:15F6A AB			       DCB 0xAB	; ´
ROM_ORIG:15F6B 78			       DCB 0x78	; x
ROM_ORIG:15F6C 5B			       DCB 0x5B	; [
ROM_ORIG:15F6D 08			       DCB    8
ROM_ORIG:15F6E 08			       DCB    8
ROM_ORIG:15F6F 28			       DCB 0x28	; (
ROM_ORIG:15F70 AB			       DCB 0xAB	; ´
ROM_ORIG:15F71 70			       DCB 0x70	; p
ROM_ORIG:15F72 F4			       DCB 0xF4	; Ù
ROM_ORIG:15F73 D3			       DCB 0xD3	; ”
ROM_ORIG:15F74 00			       DCB    0
ROM_ORIG:15F75 20			       DCB 0x20
ROM_ORIG:15F76 6B			       DCB 0x6B	; k
ROM_ORIG:15F77 46			       DCB 0x46	; F
ROM_ORIG:15F78 0C			       DCB  0xC
ROM_ORIG:15F79 EB			       DCB 0xEB	; Î
ROM_ORIG:15F7A 00			       DCB    0
ROM_ORIG:15F7B 05			       DCB    5
ROM_ORIG:15F7C 08			       DCB    8
ROM_ORIG:15F7D EB			       DCB 0xEB	; Î
ROM_ORIG:15F7E 00			       DCB    0
ROM_ORIG:15F7F 09			       DCB    9
ROM_ORIG:15F80 AD			       DCB 0xAD	; ≠
ROM_ORIG:15F81 78			       DCB 0x78	; x
ROM_ORIG:15F82 99			       DCB 0x99	; ô
ROM_ORIG:15F83 F8			       DCB 0xF8	; ¯
ROM_ORIG:15F84 02			       DCB    2
ROM_ORIG:15F85 90			       DCB 0x90	; ê
ROM_ORIG:15F86 85			       DCB 0x85	; Ö
ROM_ORIG:15F87 EA			       DCB 0xEA	; Í
ROM_ORIG:15F88 09			       DCB    9
ROM_ORIG:15F89 05			       DCB    5
ROM_ORIG:15F8A 1D			       DCB 0x1D
ROM_ORIG:15F8B 54			       DCB 0x54	; T
ROM_ORIG:15F8C 40			       DCB 0x40	; @
ROM_ORIG:15F8D 1C			       DCB 0x1C
ROM_ORIG:15F8E 06			       DCB    6
ROM_ORIG:15F8F 28			       DCB 0x28	; (
ROM_ORIG:15F90 F2			       DCB 0xF2	; Ú
ROM_ORIG:15F91 D3			       DCB 0xD3	; ”
ROM_ORIG:15F92 00			       DCB    0
ROM_ORIG:15F93 20			       DCB 0x20
ROM_ORIG:15F94 0D			       DCB  0xD
ROM_ORIG:15F95 5C			       DCB 0x5C	; \
ROM_ORIG:15F96 14			       DCB 0x14
ROM_ORIG:15F97 F8			       DCB 0xF8	; ¯
ROM_ORIG:15F98 00			       DCB    0
ROM_ORIG:15F99 C0			       DCB 0xC0	; ¿
ROM_ORIG:15F9A 85			       DCB 0x85	; Ö
ROM_ORIG:15F9B EA			       DCB 0xEA	; Í
ROM_ORIG:15F9C 0C			       DCB  0xC
ROM_ORIG:15F9D 05			       DCB    5
ROM_ORIG:15F9E 03			       DCB    3
ROM_ORIG:15F9F EB			       DCB 0xEB	; Î
ROM_ORIG:15FA0 00			       DCB    0
ROM_ORIG:15FA1 0C			       DCB  0xC
ROM_ORIG:15FA2 40			       DCB 0x40	; @
ROM_ORIG:15FA3 1C			       DCB 0x1C
ROM_ORIG:15FA4 08			       DCB    8
ROM_ORIG:15FA5 28			       DCB 0x28	; (
ROM_ORIG:15FA6 8C			       DCB 0x8C	; å
ROM_ORIG:15FA7 F8			       DCB 0xF8	; ¯
ROM_ORIG:15FA8 06			       DCB    6
ROM_ORIG:15FA9 50			       DCB 0x50	; P
ROM_ORIG:15FAA F3			       DCB 0xF3	; Û
ROM_ORIG:15FAB D3			       DCB 0xD3	; ”
ROM_ORIG:15FAC 00			       DCB    0
ROM_ORIG:15FAD 20			       DCB 0x20
ROM_ORIG:15FAE 14			       DCB 0x14
ROM_ORIG:15FAF 5C			       DCB 0x5C	; \
ROM_ORIG:15FB0 1E			       DCB 0x1E
ROM_ORIG:15FB1 F8			       DCB 0xF8	; ¯
ROM_ORIG:15FB2 00			       DCB    0
ROM_ORIG:15FB3 50			       DCB 0x50	; P
ROM_ORIG:15FB4 6C			       DCB 0x6C	; l
ROM_ORIG:15FB5 40			       DCB 0x40	; @
ROM_ORIG:15FB6 1D			       DCB 0x1D
ROM_ORIG:15FB7 18			       DCB 0x18
ROM_ORIG:15FB8 40			       DCB 0x40	; @
ROM_ORIG:15FB9 1C			       DCB 0x1C
ROM_ORIG:15FBA 08			       DCB    8
ROM_ORIG:15FBB 28			       DCB 0x28	; (
ROM_ORIG:15FBC AC			       DCB 0xAC	; ¨
ROM_ORIG:15FBD 73			       DCB 0x73	; s
ROM_ORIG:15FBE F6			       DCB 0xF6	; ˆ
ROM_ORIG:15FBF D3			       DCB 0xD3	; ”
ROM_ORIG:15FC0 9D			       DCB 0x9D	; ù
ROM_ORIG:15FC1 F8			       DCB 0xF8	; ¯
ROM_ORIG:15FC2 34			       DCB 0x34	; 4
ROM_ORIG:15FC3 00			       DCB    0
ROM_ORIG:15FC4 9D			       DCB 0x9D	; ù
ROM_ORIG:15FC5 F8			       DCB 0xF8	; ¯
ROM_ORIG:15FC6 1C			       DCB 0x1C
ROM_ORIG:15FC7 20			       DCB 0x20
ROM_ORIG:15FC8 50			       DCB 0x50	; P
ROM_ORIG:15FC9 40			       DCB 0x40	; @
ROM_ORIG:15FCA 9D			       DCB 0x9D	; ù
ROM_ORIG:15FCB F8			       DCB 0xF8	; ¯
ROM_ORIG:15FCC 35			       DCB 0x35	; 5
ROM_ORIG:15FCD 20			       DCB 0x20
ROM_ORIG:15FCE 8D			       DCB 0x8D	; ç
ROM_ORIG:15FCF F8			       DCB 0xF8	; ¯
ROM_ORIG:15FD0 16			       DCB 0x16
ROM_ORIG:15FD1 00			       DCB    0
ROM_ORIG:15FD2 9D			       DCB 0x9D	; ù
ROM_ORIG:15FD3 F8			       DCB 0xF8	; ¯
ROM_ORIG:15FD4 1D			       DCB 0x1D
ROM_ORIG:15FD5 00			       DCB    0
ROM_ORIG:15FD6 42			       DCB 0x42	; B
ROM_ORIG:15FD7 40			       DCB 0x40	; @
ROM_ORIG:15FD8 00			       DCB    0
ROM_ORIG:15FD9 20			       DCB 0x20
ROM_ORIG:15FDA 8D			       DCB 0x8D	; ç
ROM_ORIG:15FDB F8			       DCB 0xF8	; ¯
ROM_ORIG:15FDC 17			       DCB 0x17
ROM_ORIG:15FDD 20			       DCB 0x20
ROM_ORIG:15FDE 1C			       DCB 0x1C
ROM_ORIG:15FDF 5C			       DCB 0x5C	; \
ROM_ORIG:15FE0 40			       DCB 0x40	; @
ROM_ORIG:15FE1 1C			       DCB 0x1C
ROM_ORIG:15FE2 18			       DCB 0x18
ROM_ORIG:15FE3 28			       DCB 0x28	; (
ROM_ORIG:15FE4 34			       DCB 0x34	; 4
ROM_ORIG:15FE5 44			       DCB 0x44	; D
ROM_ORIG:15FE6 E6			       DCB 0xE6	; Ê
ROM_ORIG:15FE7 B2			       DCB 0xB2	; ≤
ROM_ORIG:15FE8 F9			       DCB 0xF9	; ˘
ROM_ORIG:15FE9 D3			       DCB 0xD3	; ”
ROM_ORIG:15FEA B6			       DCB 0xB6	; ∂
ROM_ORIG:15FEB B3			       DCB 0xB3	; ≥
ROM_ORIG:15FEC 01			       DCB    1
ROM_ORIG:15FED 2E			       DCB 0x2E	; .
ROM_ORIG:15FEE 39			       DCB 0x39	; 9
ROM_ORIG:15FEF D0			       DCB 0xD0	; –
ROM_ORIG:15FF0 0C			       DCB  0xC
ROM_ORIG:15FF1 2E			       DCB 0x2E	; .
ROM_ORIG:15FF2 6A			       DCB 0x6A	; j
ROM_ORIG:15FF3 D1			       DCB 0xD1	; —
ROM_ORIG:15FF4 10			       DCB 0x10
ROM_ORIG:15FF5 02			       DCB    2
ROM_ORIG:15FF6 9D			       DCB 0x9D	; ù
ROM_ORIG:15FF7 F8			       DCB 0xF8	; ¯
ROM_ORIG:15FF8 15			       DCB 0x15
ROM_ORIG:15FF9 20			       DCB 0x20
ROM_ORIG:15FFA 00			       DCB    0
ROM_ORIG:15FFB EB			       DCB 0xEB	; Î
ROM_ORIG:15FFC C2			       DCB 0xC2	; ¬
ROM_ORIG:15FFD 10			       DCB 0x10
ROM_ORIG:15FFE 9D			       DCB 0x9D	; ù
ROM_ORIG:15FFF F8			       DCB 0xF8	; ¯
ROM_ORIG:16000 13			       DCB 0x13
ROM_ORIG:16001 20			       DCB 0x20
ROM_ORIG:16002 00			       DCB    0
ROM_ORIG:16003 EB			       DCB 0xEB	; Î
ROM_ORIG:16004 82			       DCB 0x82	; Ç
ROM_ORIG:16005 10			       DCB 0x10
ROM_ORIG:16006 9D			       DCB 0x9D	; ù
ROM_ORIG:16007 F8			       DCB 0xF8	; ¯
ROM_ORIG:16008 11			       DCB 0x11
ROM_ORIG:16009 20			       DCB 0x20
ROM_ORIG:1600A 00			       DCB    0
ROM_ORIG:1600B EB			       DCB 0xEB	; Î
ROM_ORIG:1600C 42			       DCB 0x42	; B
ROM_ORIG:1600D 10			       DCB 0x10
ROM_ORIG:1600E 9D			       DCB 0x9D	; ù
ROM_ORIG:1600F F8			       DCB 0xF8	; ¯
ROM_ORIG:16010 0F			       DCB  0xF
ROM_ORIG:16011 20			       DCB 0x20
ROM_ORIG:16012 00			       DCB    0
ROM_ORIG:16013 EB			       DCB 0xEB	; Î
ROM_ORIG:16014 02			       DCB    2
ROM_ORIG:16015 10			       DCB 0x10
ROM_ORIG:16016 9D			       DCB 0x9D	; ù
ROM_ORIG:16017 F8			       DCB 0xF8	; ¯
ROM_ORIG:16018 0D			       DCB  0xD
ROM_ORIG:16019 20			       DCB 0x20
ROM_ORIG:1601A 00			       DCB    0
ROM_ORIG:1601B EB			       DCB 0xEB	; Î
ROM_ORIG:1601C C2			       DCB 0xC2	; ¬
ROM_ORIG:1601D 00			       DCB    0
ROM_ORIG:1601E 9D			       DCB 0x9D	; ù
ROM_ORIG:1601F F8			       DCB 0xF8	; ¯
ROM_ORIG:16020 0B			       DCB  0xB
ROM_ORIG:16021 20			       DCB 0x20
ROM_ORIG:16022 00			       DCB    0
ROM_ORIG:16023 EB			       DCB 0xEB	; Î
ROM_ORIG:16024 82			       DCB 0x82	; Ç
ROM_ORIG:16025 00			       DCB    0
ROM_ORIG:16026 9D			       DCB 0x9D	; ù
ROM_ORIG:16027 F8			       DCB 0xF8	; ¯
ROM_ORIG:16028 09			       DCB    9
ROM_ORIG:16029 20			       DCB 0x20
ROM_ORIG:1602A 00			       DCB    0
ROM_ORIG:1602B EB			       DCB 0xEB	; Î
ROM_ORIG:1602C 42			       DCB 0x42	; B
ROM_ORIG:1602D 00			       DCB    0
ROM_ORIG:1602E 9D			       DCB 0x9D	; ù
ROM_ORIG:1602F F8			       DCB 0xF8	; ¯
ROM_ORIG:16030 07			       DCB    7
ROM_ORIG:16031 20			       DCB 0x20
ROM_ORIG:16032 84			       DCB 0x84	; Ñ
ROM_ORIG:16033 18			       DCB 0x18
ROM_ORIG:16034 9D			       DCB 0x9D	; ù
ROM_ORIG:16035 F8			       DCB 0xF8	; ¯
ROM_ORIG:16036 05			       DCB    5
ROM_ORIG:16037 00			       DCB    0
ROM_ORIG:16038 9D			       DCB 0x9D	; ù
ROM_ORIG:16039 F8			       DCB 0xF8	; ¯
ROM_ORIG:1603A 03			       DCB    3
ROM_ORIG:1603B 20			       DCB 0x20
ROM_ORIG:1603C 80			       DCB 0x80	; Ä
ROM_ORIG:1603D 00			       DCB    0
ROM_ORIG:1603E 00			       DCB    0
ROM_ORIG:1603F EB			       DCB 0xEB	; Î
ROM_ORIG:16040 42			       DCB 0x42	; B
ROM_ORIG:16041 00			       DCB    0
ROM_ORIG:16042 9D			       DCB 0x9D	; ù
ROM_ORIG:16043 F8			       DCB 0xF8	; ¯
ROM_ORIG:16044 01			       DCB    1
ROM_ORIG:16045 20			       DCB 0x20
ROM_ORIG:16046 10			       DCB 0x10
ROM_ORIG:16047 44			       DCB 0x44	; D
ROM_ORIG:16048 C3			       DCB 0xC3	; √
ROM_ORIG:16049 B2			       DCB 0xB2	; ≤
ROM_ORIG:1604A 38			       DCB 0x38	; 8
ROM_ORIG:1604B 5D			       DCB 0x5D	; ]
ROM_ORIG:1604C 20			       DCB 0x20
ROM_ORIG:1604D FA			       DCB 0xFA	; ˙
ROM_ORIG:1604E 03			       DCB    3
ROM_ORIG:1604F F2			       DCB 0xF2	; Ú
ROM_ORIG:16050 12			       DCB 0x12
ROM_ORIG:16051 F0			       DCB 0xF0	; 
ROM_ORIG:16052 01			       DCB    1
ROM_ORIG:16053 0F			       DCB  0xF
ROM_ORIG:16054 08			       DCB    8
ROM_ORIG:16055 D1			       DCB 0xD1	; —
ROM_ORIG:16056 01			       DCB    1
ROM_ORIG:16057 25			       DCB 0x25	; %
ROM_ORIG:16058 07			       DCB    7
ROM_ORIG:16059 E0			       DCB 0xE0	; ‡
ROM_ORIG:1605A FF			       DCB 0xFF
ROM_ORIG:1605B E7			       DCB 0xE7	; Á
ROM_ORIG:1605C 00			       DCB    0
ROM_ORIG:1605D 20			       DCB 0x20
ROM_ORIG:1605E 13			       DCB 0x13
ROM_ORIG:1605F B0			       DCB 0xB0	; ∞
ROM_ORIG:16060 BD			       DCB 0xBD	; Ω
ROM_ORIG:16061 E8			       DCB 0xE8	; Ë
ROM_ORIG:16062 F0			       DCB 0xF0	; 
ROM_ORIG:16063 83			       DCB 0x83	; É
ROM_ORIG:16064 02			       DCB    2
ROM_ORIG:16065 20			       DCB 0x20
ROM_ORIG:16066 FA			       DCB 0xFA	; ˙
ROM_ORIG:16067 E7			       DCB 0xE7	; Á
ROM_ORIG:16068 00			       DCB    0
ROM_ORIG:16069 25			       DCB 0x25	; %
ROM_ORIG:1606A 8D			       DCB 0x8D	; ç
ROM_ORIG:1606B F8			       DCB 0xF8	; ¯
ROM_ORIG:1606C 18			       DCB 0x18
ROM_ORIG:1606D 00			       DCB    0
ROM_ORIG:1606E 00			       DCB    0
ROM_ORIG:1606F 20			       DCB 0x20
ROM_ORIG:16070 9D			       DCB 0x9D	; ù
ROM_ORIG:16071 F8			       DCB 0xF8	; ¯
ROM_ORIG:16072 18			       DCB 0x18
ROM_ORIG:16073 20			       DCB 0x20
ROM_ORIG:16074 02			       DCB    2
ROM_ORIG:16075 F0			       DCB 0xF0	; 
ROM_ORIG:16076 01			       DCB    1
ROM_ORIG:16077 06			       DCB    6
ROM_ORIG:16078 52			       DCB 0x52	; R
ROM_ORIG:16079 08			       DCB    8
ROM_ORIG:1607A 0E			       DCB  0xE
ROM_ORIG:1607B 54			       DCB 0x54	; T
ROM_ORIG:1607C 40			       DCB 0x40	; @
ROM_ORIG:1607D 1C			       DCB 0x1C
ROM_ORIG:1607E 8D			       DCB 0x8D	; ç
ROM_ORIG:1607F F8			       DCB 0xF8	; ¯
ROM_ORIG:16080 18			       DCB 0x18
ROM_ORIG:16081 20			       DCB 0x20
ROM_ORIG:16082 08			       DCB    8
ROM_ORIG:16083 28			       DCB 0x28	; (
ROM_ORIG:16084 F4			       DCB 0xF4	; Ù
ROM_ORIG:16085 D3			       DCB 0xD3	; ”
ROM_ORIG:16086 CD			       DCB 0xCD	; Õ
ROM_ORIG:16087 54			       DCB 0x54	; T
ROM_ORIG:16088 9D			       DCB 0x9D	; ù
ROM_ORIG:16089 F8			       DCB 0xF8	; ¯
ROM_ORIG:1608A 4B			       DCB 0x4B	; K
ROM_ORIG:1608B 00			       DCB    0
ROM_ORIG:1608C 9D			       DCB 0x9D	; ù
ROM_ORIG:1608D F8			       DCB 0xF8	; ¯
ROM_ORIG:1608E 4A			       DCB 0x4A	; J
ROM_ORIG:1608F 10			       DCB 0x10
ROM_ORIG:16090 C0			       DCB 0xC0	; ¿
ROM_ORIG:16091 01			       DCB    1
ROM_ORIG:16092 00			       DCB    0
ROM_ORIG:16093 EB			       DCB 0xEB	; Î
ROM_ORIG:16094 81			       DCB 0x81	; Å
ROM_ORIG:16095 10			       DCB 0x10
ROM_ORIG:16096 9D			       DCB 0x9D	; ù
ROM_ORIG:16097 F8			       DCB 0xF8	; ¯
ROM_ORIG:16098 49			       DCB 0x49	; I
ROM_ORIG:16099 10			       DCB 0x10
ROM_ORIG:1609A 00			       DCB    0
ROM_ORIG:1609B EB			       DCB 0xEB	; Î
ROM_ORIG:1609C 41			       DCB 0x41	; A
ROM_ORIG:1609D 10			       DCB 0x10
ROM_ORIG:1609E 9D			       DCB 0x9D	; ù
ROM_ORIG:1609F F8			       DCB 0xF8	; ¯
ROM_ORIG:160A0 48			       DCB 0x48	; H
ROM_ORIG:160A1 10			       DCB 0x10
ROM_ORIG:160A2 00			       DCB    0
ROM_ORIG:160A3 EB			       DCB 0xEB	; Î
ROM_ORIG:160A4 01			       DCB    1
ROM_ORIG:160A5 10			       DCB 0x10
ROM_ORIG:160A6 9D			       DCB 0x9D	; ù
ROM_ORIG:160A7 F8			       DCB 0xF8	; ¯
ROM_ORIG:160A8 47			       DCB 0x47	; G
ROM_ORIG:160A9 10			       DCB 0x10
ROM_ORIG:160AA 00			       DCB    0
ROM_ORIG:160AB EB			       DCB 0xEB	; Î
ROM_ORIG:160AC C1			       DCB 0xC1	; ¡
ROM_ORIG:160AD 00			       DCB    0
ROM_ORIG:160AE 9D			       DCB 0x9D	; ù
ROM_ORIG:160AF F8			       DCB 0xF8	; ¯
ROM_ORIG:160B0 46			       DCB 0x46	; F
ROM_ORIG:160B1 10			       DCB 0x10
ROM_ORIG:160B2 00			       DCB    0
ROM_ORIG:160B3 EB			       DCB 0xEB	; Î
ROM_ORIG:160B4 81			       DCB 0x81	; Å
ROM_ORIG:160B5 00			       DCB    0
ROM_ORIG:160B6 9D			       DCB 0x9D	; ù
ROM_ORIG:160B7 F8			       DCB 0xF8	; ¯
ROM_ORIG:160B8 45			       DCB 0x45	; E
ROM_ORIG:160B9 10			       DCB 0x10
ROM_ORIG:160BA 00			       DCB    0
ROM_ORIG:160BB EB			       DCB 0xEB	; Î
ROM_ORIG:160BC 41			       DCB 0x41	; A
ROM_ORIG:160BD 00			       DCB    0
ROM_ORIG:160BE 9D			       DCB 0x9D	; ù
ROM_ORIG:160BF F8			       DCB 0xF8	; ¯
ROM_ORIG:160C0 44			       DCB 0x44	; D
ROM_ORIG:160C1 10			       DCB 0x10
ROM_ORIG:160C2 08			       DCB    8
ROM_ORIG:160C3 44			       DCB 0x44	; D
ROM_ORIG:160C4 38			       DCB 0x38	; 8
ROM_ORIG:160C5 55			       DCB 0x55	; U
ROM_ORIG:160C6 01			       DCB    1
ROM_ORIG:160C7 20			       DCB 0x20
ROM_ORIG:160C8 C9			       DCB 0xC9	; …
ROM_ORIG:160C9 E7			       DCB 0xE7	; Á
ROM_ORIG:160CA 03			       DCB    3
ROM_ORIG:160CB 20			       DCB 0x20
ROM_ORIG:160CC C7			       DCB 0xC7	; «
ROM_ORIG:160CD E7			       DCB 0xE7	; Á
ROM_ORIG:160CE 02			       DCB    2
ROM_ORIG:160CF 0C	       unk_160CF       DCB  0xC
ROM_ORIG:160D0 08			       DCB    8
ROM_ORIG:160D1 70			       DCB 0x70	; p
ROM_ORIG:160D2 4A			       DCB 0x4A	; J
ROM_ORIG:160D3 70			       DCB 0x70	; p
ROM_ORIG:160D4 00			       DCB    0
ROM_ORIG:160D5 F0			       DCB 0xF0	; 
ROM_ORIG:160D6 70			       DCB 0x70	; p
ROM_ORIG:160D7 62			       DCB 0x62	; b
ROM_ORIG:160D8 C0			       DCB 0xC0	; ¿
ROM_ORIG:160D9 F3			       DCB 0xF3	; Û
ROM_ORIG:160DA 03			       DCB    3
ROM_ORIG:160DB 20			       DCB 0x20
ROM_ORIG:160DC 40			       DCB 0x40	; @
ROM_ORIG:160DD EA			       DCB 0xEA	; Í
ROM_ORIG:160DE 12			       DCB 0x12
ROM_ORIG:160DF 50			       DCB 0x50	; P
ROM_ORIG:160E0 88			       DCB 0x88	; à
ROM_ORIG:160E1 70			       DCB 0x70	; p
ROM_ORIG:160E2 70			       DCB 0x70	; p
ROM_ORIG:160E3 47			       DCB 0x47	; G
ROM_ORIG:160E4
ROM_ORIG:160E4		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:160E4
ROM_ORIG:160E4
ROM_ORIG:160E4		       sub_160E4							     ; CODE XREF: sub_19264+66p
ROM_ORIG:160E4 000 04 4B		       LDR	       R3, =memory_buffer		     ; Load from Memory
ROM_ORIG:160E6 000 02 46		       MOV	       R2, R0				     ; Rd = Op2
ROM_ORIG:160E8 000 30 B4		       PUSH	       {R4,R5}				     ; Push registers
ROM_ORIG:160EA 008 08 46		       MOV	       R0, R1				     ; Rd = Op2
ROM_ORIG:160EC 008 1C 68		       LDR	       R4, [R3]				     ; Load from Memory
ROM_ORIG:160EE 008 44 F4 80 04		       ORR.W	       R4, R4, #0x400000		     ; Rd = Op1	| Op2
ROM_ORIG:160F2 008 1C 60		       STR	       R4, [R3]				     ; Store to	Memory
ROM_ORIG:160F4 008 30 BC		       POP	       {R4,R5}				     ; Pop registers
ROM_ORIG:160F6 000 10 47		       BX	       R2				     ; Branch to/from Thumb mode
ROM_ORIG:160F6
ROM_ORIG:160F6		       ; End of	function sub_160E4
ROM_ORIG:160F6
ROM_ORIG:160F6		       ; ---------------------------------------------------------------------------
ROM_ORIG:160F8 B0 FF 20	40     off_160F8       DCD memory_buffer				     ; DATA XREF: sub_160E4r
ROM_ORIG:160FC
ROM_ORIG:160FC		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:160FC
ROM_ORIG:160FC
ROM_ORIG:160FC		       sub_160FC							     ; CODE XREF: sub_19C1C+48p
ROM_ORIG:160FC
ROM_ORIG:160FC		       var_30	       = -0x30
ROM_ORIG:160FC		       var_2C	       = -0x2C
ROM_ORIG:160FC		       var_28	       = -0x28
ROM_ORIG:160FC		       var_24	       = -0x24
ROM_ORIG:160FC		       var_20	       = -0x20
ROM_ORIG:160FC		       var_1C	       = -0x1C
ROM_ORIG:160FC		       arg_0	       =  0
ROM_ORIG:160FC
ROM_ORIG:160FC 000 2D E9 F0 41		       PUSH.W	       {R4-R8,LR}			     ; Push registers
ROM_ORIG:16100 018 05 46		       MOV	       R5, R0				     ; Rd = Op2
ROM_ORIG:16102 018 86 B0		       SUB	       SP, SP, #0x18			     ; Rd = Op1	- Op2
ROM_ORIG:16104 030 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:16106 030 0E 46		       MOV	       R6, R1				     ; Rd = Op2
ROM_ORIG:16108 030 90 46		       MOV	       R8, R2				     ; Rd = Op2
ROM_ORIG:1610A 030 05 90		       STR	       R0, [SP,#0x30+var_1C]		     ; Store to	Memory
ROM_ORIG:1610C 030 1C 46		       MOV	       R4, R3				     ; Rd = Op2
ROM_ORIG:1610E 030 04 90		       STR	       R0, [SP,#0x30+var_20]		     ; Store to	Memory
ROM_ORIG:16110 030 03 90		       STR	       R0, [SP,#0x30+var_24]		     ; Store to	Memory
ROM_ORIG:16112 030 02 90		       STR	       R0, [SP,#0x30+var_28]		     ; Store to	Memory
ROM_ORIG:16114 030 01 F0 96 FB		       BL	       sub_17844			     ; Branch with Link
ROM_ORIG:16114 030
ROM_ORIG:16118 030 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1611A 030 31 4F		       LDR	       R7, =memory_buffer		     ; Load from Memory
ROM_ORIG:1611C 030 38 68		       LDR	       R0, [R7]				     ; Load from Memory
ROM_ORIG:1611E 030 05 D1		       BNE	       loc_1612C			     ; Branch
ROM_ORIG:1611E
ROM_ORIG:16120 030 40 F4 80 00		       ORR.W	       R0, R0, #0x400000		     ; Rd = Op1	| Op2
ROM_ORIG:16124 030 38 60		       STR	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:16126 030 30 46		       MOV	       R0, R6				     ; Rd = Op2
ROM_ORIG:16128 030 A8 47		       BLX	       R5				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:16128
ROM_ORIG:1612A 030 54 E0		       B	       loc_161D6			     ; Branch
ROM_ORIG:1612A
ROM_ORIG:1612C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1612C
ROM_ORIG:1612C		       loc_1612C							     ; CODE XREF: sub_160FC+22j
ROM_ORIG:1612C 030 40 F4 00 00		       ORR.W	       R0, R0, #0x800000		     ; Rd = Op1	| Op2
ROM_ORIG:16130 030 38 60		       STR	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:16132 030 41 46		       MOV	       R1, R8				     ; Rd = Op2
ROM_ORIG:16134 030 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:16136 030 02 F0 82 F8		       BL	       sub_1823E			     ; Branch with Link
ROM_ORIG:16136 030
ROM_ORIG:1613A 030 C0 B2		       UXTB	       R0, R0				     ; Unsigned	extend byte to word
ROM_ORIG:1613C 030 FF 28		       CMP	       R0, #0xFF			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1613E 030 03 D1		       BNE	       loc_16148			     ; Branch
ROM_ORIG:1613E
ROM_ORIG:16140
ROM_ORIG:16140		       loc_16140							     ; CODE XREF: sub_160FC+E0j
ROM_ORIG:16140 030 06 B0		       ADD	       SP, SP, #0x18			     ; Rd = Op1	+ Op2
ROM_ORIG:16142 018 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:16144 018 BD E8 F0 81		       POP.W	       {R4-R8,PC}			     ; Pop registers
ROM_ORIG:16144 018
ROM_ORIG:16148		       ; ---------------------------------------------------------------------------
ROM_ORIG:16148
ROM_ORIG:16148		       loc_16148							     ; CODE XREF: sub_160FC+42j
ROM_ORIG:16148 030 20 5C		       LDRB	       R0, [R4,R0]			     ; Load from Memory
ROM_ORIG:1614A 030 FF 28		       CMP	       R0, #0xFF			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1614C 030 3F D0		       BEQ	       loc_161CE			     ; Branch
ROM_ORIG:1614C
ROM_ORIG:1614E 030 61 79		       LDRB	       R1, [R4,#5]			     ; Load from Memory
ROM_ORIG:16150 030 FF 29		       CMP	       R1, #0xFF			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16152 030 3C D0		       BEQ	       loc_161CE			     ; Branch
ROM_ORIG:16152
ROM_ORIG:16154 030 A1 79		       LDRB	       R1, [R4,#6]			     ; Load from Memory
ROM_ORIG:16156 030 FF 29		       CMP	       R1, #0xFF			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16158 030 39 D0		       BEQ	       loc_161CE			     ; Branch
ROM_ORIG:16158
ROM_ORIG:1615A 030 00 23		       MOVS	       R3, #0				     ; Rd = Op2
ROM_ORIG:1615C 030 00 93		       STR	       R3, [SP,#0x30+var_30]		     ; Store to	Memory
ROM_ORIG:1615E 030 01 AB		       ADD	       R3, SP, #0x30+var_2C		     ; Rd = Op1	+ Op2
ROM_ORIG:16160 030 05 AA		       ADD	       R2, SP, #0x30+var_1C		     ; Rd = Op1	+ Op2
ROM_ORIG:16162 030 29 46		       MOV	       R1, R5				     ; Rd = Op2
ROM_ORIG:16164 030 02 F0 5E F8		       BL	       sub_18224			     ; Branch with Link
ROM_ORIG:16164 030
ROM_ORIG:16168 030 00 23		       MOVS	       R3, #0				     ; Rd = Op2
ROM_ORIG:1616A 030 05 98		       LDR	       R0, [SP,#0x30+var_1C]		     ; Load from Memory
ROM_ORIG:1616C 030 04 AA		       ADD	       R2, SP, #0x30+var_20		     ; Rd = Op1	+ Op2
ROM_ORIG:1616E 030 00 93		       STR	       R3, [SP,#0x30+var_30]		     ; Store to	Memory
ROM_ORIG:16170 030 01 AB		       ADD	       R3, SP, #0x30+var_2C		     ; Rd = Op1	+ Op2
ROM_ORIG:16172 030 28 44		       ADD	       R0, R5				     ; Rd = Op1	+ Op2
ROM_ORIG:16174 030 29 46		       MOV	       R1, R5				     ; Rd = Op2
ROM_ORIG:16176 030 05 90		       STR	       R0, [SP,#0x30+var_1C]		     ; Store to	Memory
ROM_ORIG:16178 030 60 79		       LDRB	       R0, [R4,#5]			     ; Load from Memory
ROM_ORIG:1617A 030 02 F0 53 F8		       BL	       sub_18224			     ; Branch with Link
ROM_ORIG:1617A 030
ROM_ORIG:1617E 030 00 23		       MOVS	       R3, #0				     ; Rd = Op2
ROM_ORIG:16180 030 04 98		       LDR	       R0, [SP,#0x30+var_20]		     ; Load from Memory
ROM_ORIG:16182 030 03 AA		       ADD	       R2, SP, #0x30+var_24		     ; Rd = Op1	+ Op2
ROM_ORIG:16184 030 00 93		       STR	       R3, [SP,#0x30+var_30]		     ; Store to	Memory
ROM_ORIG:16186 030 01 AB		       ADD	       R3, SP, #0x30+var_2C		     ; Rd = Op1	+ Op2
ROM_ORIG:16188 030 28 44		       ADD	       R0, R5				     ; Rd = Op1	+ Op2
ROM_ORIG:1618A 030 29 46		       MOV	       R1, R5				     ; Rd = Op2
ROM_ORIG:1618C 030 04 90		       STR	       R0, [SP,#0x30+var_20]		     ; Store to	Memory
ROM_ORIG:1618E 030 A0 79		       LDRB	       R0, [R4,#6]			     ; Load from Memory
ROM_ORIG:16190 030 02 F0 48 F8		       BL	       sub_18224			     ; Branch with Link
ROM_ORIG:16190 030
ROM_ORIG:16194 030 03 98		       LDR	       R0, [SP,#0x30+var_24]		     ; Load from Memory
ROM_ORIG:16196 030 28 44		       ADD	       R0, R5				     ; Rd = Op1	+ Op2
ROM_ORIG:16198 030 03 90		       STR	       R0, [SP,#0x30+var_24]		     ; Store to	Memory
ROM_ORIG:1619A 030 E0 79		       LDRB	       R0, [R4,#7]			     ; Load from Memory
ROM_ORIG:1619C 030 FF 28		       CMP	       R0, #0xFF			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1619E 030 09 D0		       BEQ	       loc_161B4			     ; Branch
ROM_ORIG:1619E
ROM_ORIG:161A0 030 00 23		       MOVS	       R3, #0				     ; Rd = Op2
ROM_ORIG:161A2 030 00 93		       STR	       R3, [SP,#0x30+var_30]		     ; Store to	Memory
ROM_ORIG:161A4 030 01 AB		       ADD	       R3, SP, #0x30+var_2C		     ; Rd = Op1	+ Op2
ROM_ORIG:161A6 030 02 AA		       ADD	       R2, SP, #0x30+var_28		     ; Rd = Op1	+ Op2
ROM_ORIG:161A8 030 29 46		       MOV	       R1, R5				     ; Rd = Op2
ROM_ORIG:161AA 030 02 F0 3B F8		       BL	       sub_18224			     ; Branch with Link
ROM_ORIG:161AA 030
ROM_ORIG:161AE 030 02 98		       LDR	       R0, [SP,#0x30+var_28]		     ; Load from Memory
ROM_ORIG:161B0 030 28 44		       ADD	       R0, R5				     ; Rd = Op1	+ Op2
ROM_ORIG:161B2 030 02 90		       STR	       R0, [SP,#0x30+var_28]		     ; Store to	Memory
ROM_ORIG:161B2
ROM_ORIG:161B4
ROM_ORIG:161B4		       loc_161B4							     ; CODE XREF: sub_160FC+A2j
ROM_ORIG:161B4 030 0C AB		       ADD	       R3, SP, #0x30+arg_0		     ; Rd = Op1	+ Op2
ROM_ORIG:161B6 030 00 93		       STR	       R3, [SP,#0x30+var_30]		     ; Store to	Memory
ROM_ORIG:161B8 030 DD E9 04 03		       LDRD.W	       R0, R3, [SP,#0x10]		     ; Load pair of registers
ROM_ORIG:161BC 030 DD E9 02 21		       LDRD.W	       R2, R1, [SP,#8]			     ; Load pair of registers
ROM_ORIG:161C0 030 00 F0 12 F8		       BL	       sub_161E8			     ; Branch with Link
ROM_ORIG:161C0 030
ROM_ORIG:161C4 030 18 B9		       CBNZ	       R0, loc_161CE			     ; Compare and Branch on Non-Zero
ROM_ORIG:161C4
ROM_ORIG:161C6 030 05 98		       LDR	       R0, [SP,#0x30+var_1C]		     ; Load from Memory
ROM_ORIG:161C8 030 31 46		       MOV	       R1, R6				     ; Rd = Op2
ROM_ORIG:161CA 030 00 F0 75 F8		       BL	       sub_162B8			     ; Branch with Link
ROM_ORIG:161CA 030
ROM_ORIG:161CE
ROM_ORIG:161CE		       loc_161CE							     ; CODE XREF: sub_160FC+50j
ROM_ORIG:161CE											     ; sub_160FC+56j ...
ROM_ORIG:161CE 030 38 68		       LDR	       R0, [R7]				     ; Load from Memory
ROM_ORIG:161D0 030 40 F0 80 70		       ORR.W	       R0, R0, #0x1000000		     ; Rd = Op1	| Op2
ROM_ORIG:161D4 030 38 60		       STR	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:161D4
ROM_ORIG:161D6
ROM_ORIG:161D6		       loc_161D6							     ; CODE XREF: sub_160FC+2Ej
ROM_ORIG:161D6 030 03 48		       LDR	       R0, =0x140A8			     ; Load from Memory
ROM_ORIG:161D8 030 FD F7 72 EF		       BLX	       sub_140C0			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:161D8 030
ROM_ORIG:161DC 030 B0 E7		       B	       loc_16140			     ; Branch
ROM_ORIG:161DC
ROM_ORIG:161DC		       ; End of	function sub_160FC
ROM_ORIG:161DC
ROM_ORIG:161DC		       ; ---------------------------------------------------------------------------
ROM_ORIG:161DE 00			       DCB    0
ROM_ORIG:161DF 00			       DCB    0
ROM_ORIG:161E0 B0 FF 20	40     off_161E0       DCD memory_buffer				     ; DATA XREF: sub_160FC+1Er
ROM_ORIG:161E4 A8 40 01	00     dword_161E4     DCD 0x140A8					     ; DATA XREF: sub_160FC:loc_161D6r
ROM_ORIG:161E8
ROM_ORIG:161E8		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:161E8
ROM_ORIG:161E8
ROM_ORIG:161E8		       sub_161E8							     ; CODE XREF: sub_160FC+C4p
ROM_ORIG:161E8											     ; sub_192E0+C4p
ROM_ORIG:161E8
ROM_ORIG:161E8		       arg_0	       =  0
ROM_ORIG:161E8
ROM_ORIG:161E8 000 2D E9 F0 47		       PUSH.W	       {R4-R10,LR}			     ; Push registers
ROM_ORIG:161EC 020 8A 46		       MOV	       R10, R1				     ; Rd = Op2
ROM_ORIG:161EE 020 2C 4D		       LDR	       R5, =dword_4020FFB4		     ; Load from Memory
ROM_ORIG:161F0 020 81 46		       MOV	       R9, R0				     ; Rd = Op2
ROM_ORIG:161F2 020 08 9F		       LDR	       R7, [SP,#0x20+arg_0]		     ; Load from Memory
ROM_ORIG:161F4 020 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:161F6 020 90 46		       MOV	       R8, R2				     ; Rd = Op2
ROM_ORIG:161F8 020 1E 46		       MOV	       R6, R3				     ; Rd = Op2
ROM_ORIG:161FA 020 29 68		       LDR	       R1, [R5]				     ; Load from Memory
ROM_ORIG:161FC 020 41 F4 80 71		       ORR.W	       R1, R1, #0x100			     ; Rd = Op1	| Op2
ROM_ORIG:16200 020 29 60		       STR	       R1, [R5]				     ; Store to	Memory
ROM_ORIG:16202 020 01 24		       MOVS	       R4, #1				     ; Rd = Op2
ROM_ORIG:16204 020 27 4A		       LDR	       R2, =0x809795A3			     ; Load from Memory
ROM_ORIG:16206 020 19 68		       LDR	       R1, [R3]				     ; Load from Memory
ROM_ORIG:16208 020 91 42		       CMP	       R1, R2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1620A 020 00 D0		       BEQ	       loc_1620E			     ; Branch
ROM_ORIG:1620A
ROM_ORIG:1620C 020 00 24		       MOVS	       R4, #0				     ; Rd = Op2
ROM_ORIG:1620C
ROM_ORIG:1620E
ROM_ORIG:1620E		       loc_1620E							     ; CODE XREF: sub_161E8+22j
ROM_ORIG:1620E 020 44 B9		       CBNZ	       R4, loc_16222			     ; Compare and Branch on Non-Zero
ROM_ORIG:1620E
ROM_ORIG:16210 020 08 22		       MOVS	       R2, #8				     ; Rd = Op2
ROM_ORIG:16212 020 31 46		       MOV	       R1, R6				     ; Rd = Op2
ROM_ORIG:16214 020 24 A0		       ADR	       R0, 0x162A8			     ; Load address
ROM_ORIG:16216 020 FE F7 1F FC		       BL	       sub_14A58			     ; Branch with Link
ROM_ORIG:16216 020
ROM_ORIG:1621A 020 08 B9		       CBNZ	       R0, loc_16220			     ; Compare and Branch on Non-Zero
ROM_ORIG:1621A
ROM_ORIG:1621C 020 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1621E 020 00 E0		       B	       loc_16222			     ; Branch
ROM_ORIG:1621E
ROM_ORIG:16220		       ; ---------------------------------------------------------------------------
ROM_ORIG:16220
ROM_ORIG:16220		       loc_16220							     ; CODE XREF: sub_161E8+32j
ROM_ORIG:16220 020 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:16220
ROM_ORIG:16222
ROM_ORIG:16222		       loc_16222							     ; CODE XREF: sub_161E8:loc_1620Ej
ROM_ORIG:16222											     ; sub_161E8+36j
ROM_ORIG:16222 020 20 43		       ORRS	       R0, R4				     ; Rd = Op1	| Op2
ROM_ORIG:16224 020 35 D0		       BEQ	       loc_16292			     ; Branch
ROM_ORIG:16224
ROM_ORIG:16226 020 38 88		       LDRH	       R0, [R7]				     ; Load from Memory
ROM_ORIG:16228 020 00 07		       LSLS	       R0, R0, #0x1C			     ; Logical Shift Left
ROM_ORIG:1622A 020 0E D4		       BMI	       loc_1624A			     ; Branch
ROM_ORIG:1622A
ROM_ORIG:1622C 020 28 68		       LDR	       R0, [R5]				     ; Load from Memory
ROM_ORIG:1622E 020 2C B1		       CBZ	       R4, loc_1623C			     ; Compare and Branch on Zero
ROM_ORIG:1622E
ROM_ORIG:16230 020 40 F4 00 70		       ORR.W	       R0, R0, #0x200			     ; Rd = Op1	| Op2
ROM_ORIG:16234 020 28 60		       STR	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:16236 020 06 F1 38 00		       ADD.W	       R0, R6, #0x38			     ; Rd = Op1	+ Op2
ROM_ORIG:1623A 020 04 E0		       B	       loc_16246			     ; Branch
ROM_ORIG:1623A
ROM_ORIG:1623C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1623C
ROM_ORIG:1623C		       loc_1623C							     ; CODE XREF: sub_161E8+46j
ROM_ORIG:1623C 020 40 F4 80 60		       ORR.W	       R0, R0, #0x400			     ; Rd = Op1	| Op2
ROM_ORIG:16240 020 28 60		       STR	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:16242 020 06 F1 A4 00		       ADD.W	       R0, R6, #0xA4			     ; Rd = Op1	+ Op2
ROM_ORIG:16242 020
ROM_ORIG:16246
ROM_ORIG:16246		       loc_16246							     ; CODE XREF: sub_161E8+52j
ROM_ORIG:16246 020 01 F0 53 FD		       BL	       sub_17CF0			     ; Branch with Link
ROM_ORIG:16246 020
ROM_ORIG:1624A
ROM_ORIG:1624A		       loc_1624A							     ; CODE XREF: sub_161E8+42j
ROM_ORIG:1624A 020 48 46		       MOV	       R0, R9				     ; Rd = Op2
ROM_ORIG:1624C 020 01 F0 26 FD		       BL	       sub_17C9C			     ; Branch with Link
ROM_ORIG:1624C 020
ROM_ORIG:16250 020 B8 F1 00 0F		       CMP.W	       R8, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16254 020 07 D0		       BEQ	       loc_16266			     ; Branch
ROM_ORIG:16254
ROM_ORIG:16256 020 16 48		       LDR	       R0, =memory_buffer		     ; Load from Memory
ROM_ORIG:16258 020 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:1625A 020 41 F0 00 71		       ORR.W	       R1, R1, #0x2000000		     ; Rd = Op1	| Op2
ROM_ORIG:1625E 020 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:16260 020 40 46		       MOV	       R0, R8				     ; Rd = Op2
ROM_ORIG:16262 020 01 F0 2D FD		       BL	       sub_17CC0			     ; Branch with Link
ROM_ORIG:16262 020
ROM_ORIG:16266
ROM_ORIG:16266		       loc_16266							     ; CODE XREF: sub_161E8+6Cj
ROM_ORIG:16266 020 28 68		       LDR	       R0, [R5]				     ; Load from Memory
ROM_ORIG:16268 020 40 F4 00 60		       ORR.W	       R0, R0, #0x800			     ; Rd = Op1	| Op2
ROM_ORIG:1626C 020 28 60		       STR	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:1626E 020 50 46		       MOV	       R0, R10				     ; Rd = Op2
ROM_ORIG:16270 020 01 F0 02 FD		       BL	       sub_17C78			     ; Branch with Link
ROM_ORIG:16270 020
ROM_ORIG:16274 020 30 B9		       CBNZ	       R0, loc_16284			     ; Compare and Branch on Non-Zero
ROM_ORIG:16274
ROM_ORIG:16276 020 38 88		       LDRH	       R0, [R7]				     ; Load from Memory
ROM_ORIG:16278 020 40 F4 00 60		       ORR.W	       R0, R0, #0x800			     ; Rd = Op1	| Op2
ROM_ORIG:1627C 020 38 80		       STRH	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:1627E 020 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:1627E
ROM_ORIG:16280
ROM_ORIG:16280		       locret_16280							     ; CODE XREF: sub_161E8+B4j
ROM_ORIG:16280 020 BD E8 F0 87		       POP.W	       {R4-R10,PC}			     ; Pop registers
ROM_ORIG:16280 020
ROM_ORIG:16284		       ; ---------------------------------------------------------------------------
ROM_ORIG:16284
ROM_ORIG:16284		       loc_16284							     ; CODE XREF: sub_161E8+8Cj
ROM_ORIG:16284 020 28 68		       LDR	       R0, [R5]				     ; Load from Memory
ROM_ORIG:16286 020 40 F4 80 50		       ORR.W	       R0, R0, #0x1000			     ; Rd = Op1	| Op2
ROM_ORIG:1628A 020 28 60		       STR	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:1628C 020 09 48		       LDR	       R0, =0x140A8			     ; Load from Memory
ROM_ORIG:1628E 020 FD F7 18 EF		       BLX	       sub_140C0			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:1628E 020
ROM_ORIG:16292
ROM_ORIG:16292		       loc_16292							     ; CODE XREF: sub_161E8+3Cj
ROM_ORIG:16292 020 28 68		       LDR	       R0, [R5]				     ; Load from Memory
ROM_ORIG:16294 020 40 F4 00 50		       ORR.W	       R0, R0, #0x2000			     ; Rd = Op1	| Op2
ROM_ORIG:16298 020 28 60		       STR	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:1629A 020 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1629C 020 F0 E7		       B	       locret_16280			     ; Branch
ROM_ORIG:1629C
ROM_ORIG:1629C		       ; End of	function sub_161E8
ROM_ORIG:1629C
ROM_ORIG:1629C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1629E 00			       DCB    0
ROM_ORIG:1629F 00			       DCB    0
ROM_ORIG:162A0 B4 FF 20	40     off_162A0       DCD dword_4020FFB4				     ; DATA XREF: sub_161E8+6r
ROM_ORIG:162A4 A3 95 97	80     dword_162A4     DCD 0x809795A3					     ; DATA XREF: sub_161E8+1Cr
ROM_ORIG:162A8 43			       DCB 0x43	; C
ROM_ORIG:162A9 65			       DCB 0x65	; e
ROM_ORIG:162AA 72			       DCB 0x72	; r
ROM_ORIG:162AB 74			       DCB 0x74	; t
ROM_ORIG:162AC 49			       DCB 0x49	; I
ROM_ORIG:162AD 53			       DCB 0x53	; S
ROM_ORIG:162AE 57			       DCB 0x57	; W
ROM_ORIG:162AF 00			       DCB    0
ROM_ORIG:162B0 B0 FF 20	40     off_162B0       DCD memory_buffer				     ; DATA XREF: sub_161E8+6Er
ROM_ORIG:162B4 A8 40 01	00     dword_162B4     DCD 0x140A8					     ; DATA XREF: sub_161E8+A4r
ROM_ORIG:162B8
ROM_ORIG:162B8		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:162B8
ROM_ORIG:162B8
ROM_ORIG:162B8		       sub_162B8							     ; CODE XREF: sub_160FC+CEp
ROM_ORIG:162B8											     ; sub_192E0+106p
ROM_ORIG:162B8 000 06 4A		       LDR	       R2, =memory_buffer		     ; Load from Memory
ROM_ORIG:162BA 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:162BC 008 13 68		       LDR	       R3, [R2]				     ; Load from Memory
ROM_ORIG:162BE 008 43 F0 80 63		       ORR.W	       R3, R3, #0x4000000		     ; Rd = Op1	| Op2
ROM_ORIG:162C2 008 13 60		       STR	       R3, [R2]				     ; Store to	Memory
ROM_ORIG:162C4 008 01 F0 CE FC		       BL	       sub_17C64			     ; Branch with Link
ROM_ORIG:162C4 008
ROM_ORIG:162C8 008 03 48		       LDR	       R0, =dword_4020FFB4		     ; Load from Memory
ROM_ORIG:162CA 008 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:162CC 008 41 F4 80 41		       ORR.W	       R1, R1, #0x4000			     ; Rd = Op1	| Op2
ROM_ORIG:162D0 008 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:162D2 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:162D2
ROM_ORIG:162D2		       ; End of	function sub_162B8
ROM_ORIG:162D2
ROM_ORIG:162D2		       ; ---------------------------------------------------------------------------
ROM_ORIG:162D4 B0 FF 20	40     off_162D4       DCD memory_buffer				     ; DATA XREF: sub_162B8r
ROM_ORIG:162D8 B4 FF 20	40     off_162D8       DCD dword_4020FFB4				     ; DATA XREF: sub_162B8+10r
ROM_ORIG:162DC 70			       DCB 0x70	; p
ROM_ORIG:162DD B5	       unk_162DD       DCB 0xB5	; µ
ROM_ORIG:162DE 16			       DCB 0x16
ROM_ORIG:162DF 46			       DCB 0x46	; F
ROM_ORIG:162E0 AD			       DCB 0xAD	; ≠
ROM_ORIG:162E1 F5			       DCB 0xF5	; ı
ROM_ORIG:162E2 81			       DCB 0x81	; Å
ROM_ORIG:162E3 6D			       DCB 0x6D	; m
ROM_ORIG:162E4 1D			       DCB 0x1D
ROM_ORIG:162E5 46			       DCB 0x46	; F
ROM_ORIG:162E6 F1			       DCB 0xF1	; Ò
ROM_ORIG:162E7 B3			       DCB 0xB3	; ≥
ROM_ORIG:162E8 01			       DCB    1
ROM_ORIG:162E9 F2			       DCB 0xF2	; Ú
ROM_ORIG:162EA FF			       DCB 0xFF
ROM_ORIG:162EB 11			       DCB 0x11
ROM_ORIG:162EC 49			       DCB 0x49	; I
ROM_ORIG:162ED 0A			       DCB  0xA
ROM_ORIG:162EE C5			       DCB 0xC5	; ≈
ROM_ORIG:162EF F8			       DCB 0xF8	; ¯
ROM_ORIG:162F0 00			       DCB    0
ROM_ORIG:162F1 14			       DCB 0x14
ROM_ORIG:162F2 D5			       DCB 0xD5	; ’
ROM_ORIG:162F3 F8			       DCB 0xF8	; ¯
ROM_ORIG:162F4 08			       DCB    8
ROM_ORIG:162F5 24			       DCB 0x24	; $
ROM_ORIG:162F6 0A			       DCB  0xA
ROM_ORIG:162F7 B9			       DCB 0xB9	; π
ROM_ORIG:162F8 C5			       DCB 0xC5	; ≈
ROM_ORIG:162F9 F8			       DCB 0xF8	; ¯
ROM_ORIG:162FA 08			       DCB    8
ROM_ORIG:162FB 14			       DCB 0x14
ROM_ORIG:162FC B1			       DCB 0xB1	; ±
ROM_ORIG:162FD F5			       DCB 0xF5	; ı
ROM_ORIG:162FE 80			       DCB 0x80	; Ä
ROM_ORIG:162FF 7F			       DCB 0x7F	; 
ROM_ORIG:16300 33			       DCB 0x33	; 3
ROM_ORIG:16301 D8			       DCB 0xD8	; ÿ
ROM_ORIG:16302 02			       DCB    2
ROM_ORIG:16303 46			       DCB 0x46	; F
ROM_ORIG:16304 69			       DCB 0x69	; i
ROM_ORIG:16305 46			       DCB 0x46	; F
ROM_ORIG:16306 30			       DCB 0x30	; 0
ROM_ORIG:16307 46			       DCB 0x46	; F
ROM_ORIG:16308 02			       DCB    2
ROM_ORIG:16309 F0			       DCB 0xF0	; 
ROM_ORIG:1630A 74			       DCB 0x74	; t
ROM_ORIG:1630B FC			       DCB 0xFC	; ¸
ROM_ORIG:1630C 58			       DCB 0x58	; X
ROM_ORIG:1630D BB			       DCB 0xBB	; ª
ROM_ORIG:1630E 00			       DCB    0
ROM_ORIG:1630F 24			       DCB 0x24	; $
ROM_ORIG:16310 1F			       DCB 0x1F
ROM_ORIG:16311 E0			       DCB 0xE0	; ‡
ROM_ORIG:16312 D5			       DCB 0xD5	; ’
ROM_ORIG:16313 F8			       DCB 0xF8	; ¯
ROM_ORIG:16314 00			       DCB    0
ROM_ORIG:16315 04			       DCB    4
ROM_ORIG:16316 A0			       DCB 0xA0	; †
ROM_ORIG:16317 42			       DCB 0x42	; B
ROM_ORIG:16318 27			       DCB 0x27	; '
ROM_ORIG:16319 D9			       DCB 0xD9	; Ÿ
ROM_ORIG:1631A 00			       DCB    0
ROM_ORIG:1631B 99			       DCB 0x99	; ô
ROM_ORIG:1631C F2			       DCB 0xF2	; Ú
ROM_ORIG:1631D 69			       DCB 0x69	; i
ROM_ORIG:1631E D6			       DCB 0xD6	; ÷
ROM_ORIG:1631F F8			       DCB 0xF8	; ¯
ROM_ORIG:16320 50			       DCB 0x50	; P
ROM_ORIG:16321 04			       DCB    4
ROM_ORIG:16322 01			       DCB    1
ROM_ORIG:16323 FB			       DCB 0xFB	; ˚
ROM_ORIG:16324 02			       DCB    2
ROM_ORIG:16325 01			       DCB    1
ROM_ORIG:16326 00			       DCB    0
ROM_ORIG:16327 20			       DCB 0x20
ROM_ORIG:16328 08			       DCB    8
ROM_ORIG:16329 E0			       DCB 0xE0	; ‡
ROM_ORIG:1632A D5			       DCB 0xD5	; ’
ROM_ORIG:1632B F8			       DCB 0xF8	; ¯
ROM_ORIG:1632C 00			       DCB    0
ROM_ORIG:1632D 24			       DCB 0x24	; $
ROM_ORIG:1632E A2			       DCB 0xA2	; ¢
ROM_ORIG:1632F 42			       DCB 0x42	; B
ROM_ORIG:16330 03			       DCB    3
ROM_ORIG:16331 D9			       DCB 0xD9	; Ÿ
ROM_ORIG:16332 45			       DCB 0x45	; E
ROM_ORIG:16333 F8			       DCB 0xF8	; ¯
ROM_ORIG:16334 24			       DCB 0x24	; $
ROM_ORIG:16335 10			       DCB 0x10
ROM_ORIG:16336 64			       DCB 0x64	; d
ROM_ORIG:16337 1C			       DCB 0x1C
ROM_ORIG:16338 49			       DCB 0x49	; I
ROM_ORIG:16339 1C			       DCB 0x1C
ROM_ORIG:1633A 40			       DCB 0x40	; @
ROM_ORIG:1633B 1C			       DCB 0x1C
ROM_ORIG:1633C F2			       DCB 0xF2	; Ú
ROM_ORIG:1633D 69			       DCB 0x69	; i
ROM_ORIG:1633E 82			       DCB 0x82	; Ç
ROM_ORIG:1633F 42			       DCB 0x42	; B
ROM_ORIG:16340 F3			       DCB 0xF3	; Û
ROM_ORIG:16341 D8			       DCB 0xD8	; ÿ
ROM_ORIG:16342 69			       DCB 0x69	; i
ROM_ORIG:16343 46			       DCB 0x46	; F
ROM_ORIG:16344 30			       DCB 0x30	; 0
ROM_ORIG:16345 46			       DCB 0x46	; F
ROM_ORIG:16346 02			       DCB    2
ROM_ORIG:16347 F0			       DCB 0xF0	; 
ROM_ORIG:16348 BE			       DCB 0xBE	; æ
ROM_ORIG:16349 FB			       DCB 0xFB	; ˚
ROM_ORIG:1634A 60			       DCB 0x60	; `
ROM_ORIG:1634B B9			       DCB 0xB9	; π
ROM_ORIG:1634C 00			       DCB    0
ROM_ORIG:1634D 98			       DCB 0x98	; ò
ROM_ORIG:1634E C6			       DCB 0xC6	; ∆
ROM_ORIG:1634F F8			       DCB 0xF8	; ¯
ROM_ORIG:16350 54			       DCB 0x54	; T
ROM_ORIG:16351 04			       DCB    4
ROM_ORIG:16352 30			       DCB 0x30	; 0
ROM_ORIG:16353 46			       DCB 0x46	; F
ROM_ORIG:16354 00			       DCB    0
ROM_ORIG:16355 99			       DCB 0x99	; ô
ROM_ORIG:16356 02			       DCB    2
ROM_ORIG:16357 F0			       DCB 0xF0	; 
ROM_ORIG:16358 67			       DCB 0x67	; g
ROM_ORIG:16359 FC			       DCB 0xFC	; ¸
ROM_ORIG:1635A 00			       DCB    0
ROM_ORIG:1635B 28			       DCB 0x28	; (
ROM_ORIG:1635C D9			       DCB 0xD9	; Ÿ
ROM_ORIG:1635D D0			       DCB 0xD0	; –
ROM_ORIG:1635E D5			       DCB 0xD5	; ’
ROM_ORIG:1635F F8			       DCB 0xF8	; ¯
ROM_ORIG:16360 00			       DCB    0
ROM_ORIG:16361 04			       DCB    4
ROM_ORIG:16362 A0			       DCB 0xA0	; †
ROM_ORIG:16363 42			       DCB 0x42	; B
ROM_ORIG:16364 00			       DCB    0
ROM_ORIG:16365 E0			       DCB 0xE0	; ‡
ROM_ORIG:16366 00			       DCB    0
ROM_ORIG:16367 E0			       DCB 0xE0	; ‡
ROM_ORIG:16368 03			       DCB    3
ROM_ORIG:16369 D0			       DCB 0xD0	; –
ROM_ORIG:1636A 01			       DCB    1
ROM_ORIG:1636B 20			       DCB 0x20
ROM_ORIG:1636C 0D			       DCB  0xD
ROM_ORIG:1636D F5			       DCB 0xF5	; ı
ROM_ORIG:1636E 81			       DCB 0x81	; Å
ROM_ORIG:1636F 6D			       DCB 0x6D	; m
ROM_ORIG:16370 70			       DCB 0x70	; p
ROM_ORIG:16371 BD			       DCB 0xBD	; Ω
ROM_ORIG:16372 00			       DCB    0
ROM_ORIG:16373 20			       DCB 0x20
ROM_ORIG:16374 FA			       DCB 0xFA	; ˙
ROM_ORIG:16375 E7			       DCB 0xE7	; Á
ROM_ORIG:16376 2D			       DCB 0x2D	; -
ROM_ORIG:16377 E9	       unk_16377       DCB 0xE9	; È
ROM_ORIG:16378 F0			       DCB 0xF0	; 
ROM_ORIG:16379 43			       DCB 0x43	; C
ROM_ORIG:1637A 00			       DCB    0
ROM_ORIG:1637B 24			       DCB 0x24	; $
ROM_ORIG:1637C AD			       DCB 0xAD	; ≠
ROM_ORIG:1637D F2			       DCB 0xF2	; Ú
ROM_ORIG:1637E 6C			       DCB 0x6C	; l
ROM_ORIG:1637F 6D			       DCB 0x6D	; m
ROM_ORIG:16380 01			       DCB    1
ROM_ORIG:16381 27			       DCB 0x27	; '
ROM_ORIG:16382 0D			       DCB  0xD
ROM_ORIG:16383 F2			       DCB 0xF2	; Ú
ROM_ORIG:16384 6C			       DCB 0x6C	; l
ROM_ORIG:16385 49			       DCB 0x49	; I
ROM_ORIG:16386 90			       DCB 0x90	; ê
ROM_ORIG:16387 46			       DCB 0x46	; F
ROM_ORIG:16388 AD			       DCB 0xAD	; ≠
ROM_ORIG:16389 F8			       DCB 0xF8	; ¯
ROM_ORIG:1638A 24			       DCB 0x24	; $
ROM_ORIG:1638B 40			       DCB 0x40	; @
ROM_ORIG:1638C 1D			       DCB 0x1D
ROM_ORIG:1638D 46			       DCB 0x46	; F
ROM_ORIG:1638E AD			       DCB 0xAD	; ≠
ROM_ORIG:1638F F8			       DCB 0xF8	; ¯
ROM_ORIG:16390 28			       DCB 0x28	; (
ROM_ORIG:16391 40			       DCB 0x40	; @
ROM_ORIG:16392 DD			       DCB 0xDD	; ›
ROM_ORIG:16393 F8			       DCB 0xF8	; ¯
ROM_ORIG:16394 88			       DCB 0x88	; à
ROM_ORIG:16395 66			       DCB 0x66	; f
ROM_ORIG:16396 AD			       DCB 0xAD	; ≠
ROM_ORIG:16397 F8			       DCB 0xF8	; ¯
ROM_ORIG:16398 26			       DCB 0x26	; &
ROM_ORIG:16399 40			       DCB 0x40	; @
ROM_ORIG:1639A AD			       DCB 0xAD	; ≠
ROM_ORIG:1639B F8			       DCB 0xF8	; ¯
ROM_ORIG:1639C 2A			       DCB 0x2A	; *
ROM_ORIG:1639D 40			       DCB 0x40	; @
ROM_ORIG:1639E CD			       DCB 0xCD	; Õ
ROM_ORIG:1639F E9			       DCB 0xE9	; È
ROM_ORIG:163A0 05			       DCB    5
ROM_ORIG:163A1 01			       DCB    1
ROM_ORIG:163A2 69			       DCB 0x69	; i
ROM_ORIG:163A3 46			       DCB 0x46	; F
ROM_ORIG:163A4 C3			       DCB 0xC3	; √
ROM_ORIG:163A5 F8			       DCB 0xF8	; ¯
ROM_ORIG:163A6 00			       DCB    0
ROM_ORIG:163A7 44			       DCB 0x44	; D
ROM_ORIG:163A8 8D			       DCB 0x8D	; ç
ROM_ORIG:163A9 E8			       DCB 0xE8	; Ë
ROM_ORIG:163AA 90			       DCB 0x90	; ê
ROM_ORIG:163AB 02			       DCB    2
ROM_ORIG:163AC DD			       DCB 0xDD	; ›
ROM_ORIG:163AD E9			       DCB 0xE9	; È
ROM_ORIG:163AE 05			       DCB    5
ROM_ORIG:163AF 02			       DCB    2
ROM_ORIG:163B0 90			       DCB 0x90	; ê
ROM_ORIG:163B1 47			       DCB 0x47	; G
ROM_ORIG:163B2 A8			       DCB 0xA8	; ®
ROM_ORIG:163B3 BB			       DCB 0xBB	; ª
ROM_ORIG:163B4 05			       DCB    5
ROM_ORIG:163B5 A9			       DCB 0xA9	; ©
ROM_ORIG:163B6 48			       DCB 0x48	; H
ROM_ORIG:163B7 46			       DCB 0x46	; F
ROM_ORIG:163B8 02			       DCB    2
ROM_ORIG:163B9 F0			       DCB 0xF0	; 
ROM_ORIG:163BA BF			       DCB 0xBF	; ø
ROM_ORIG:163BB FC			       DCB 0xFC	; ¸
ROM_ORIG:163BC B0			       DCB 0xB0	; ∞
ROM_ORIG:163BD B1			       DCB 0xB1	; ±
ROM_ORIG:163BE 05			       DCB    5
ROM_ORIG:163BF A9			       DCB 0xA9	; ©
ROM_ORIG:163C0 48			       DCB 0x48	; H
ROM_ORIG:163C1 46			       DCB 0x46	; F
ROM_ORIG:163C2 02			       DCB    2
ROM_ORIG:163C3 F0			       DCB 0xF0	; 
ROM_ORIG:163C4 84			       DCB 0x84	; Ñ
ROM_ORIG:163C5 FD			       DCB 0xFD	; ˝
ROM_ORIG:163C6 58			       DCB 0x58	; X
ROM_ORIG:163C7 BB			       DCB 0xBB	; ª
ROM_ORIG:163C8 07			       DCB    7
ROM_ORIG:163C9 A9			       DCB 0xA9	; ©
ROM_ORIG:163CA 48			       DCB 0x48	; H
ROM_ORIG:163CB 46			       DCB 0x46	; F
ROM_ORIG:163CC 02			       DCB    2
ROM_ORIG:163CD F0			       DCB 0xF0	; 
ROM_ORIG:163CE 4B			       DCB 0x4B	; K
ROM_ORIG:163CF FD			       DCB 0xFD	; ˝
ROM_ORIG:163D0 30			       DCB 0x30	; 0
ROM_ORIG:163D1 BB			       DCB 0xBB	; ª
ROM_ORIG:163D2 09			       DCB    9
ROM_ORIG:163D3 98			       DCB 0x98	; ò
ROM_ORIG:163D4 69			       DCB 0x69	; i
ROM_ORIG:163D5 46			       DCB 0x46	; F
ROM_ORIG:163D6 8D			       DCB 0x8D	; ç
ROM_ORIG:163D7 E8			       DCB 0xE8	; Ë
ROM_ORIG:163D8 81			       DCB 0x81	; Å
ROM_ORIG:163D9 02			       DCB    2
ROM_ORIG:163DA DD			       DCB 0xDD	; ›
ROM_ORIG:163DB E9			       DCB 0xE9	; È
ROM_ORIG:163DC 05			       DCB    5
ROM_ORIG:163DD 02			       DCB    2
ROM_ORIG:163DE 90			       DCB 0x90	; ê
ROM_ORIG:163DF 47			       DCB 0x47	; G
ROM_ORIG:163E0 F0			       DCB 0xF0	; 
ROM_ORIG:163E1 B9			       DCB 0xB9	; π
ROM_ORIG:163E2 05			       DCB    5
ROM_ORIG:163E3 A9			       DCB 0xA9	; ©
ROM_ORIG:163E4 48			       DCB 0x48	; H
ROM_ORIG:163E5 46			       DCB 0x46	; F
ROM_ORIG:163E6 02			       DCB    2
ROM_ORIG:163E7 F0			       DCB 0xF0	; 
ROM_ORIG:163E8 A8			       DCB 0xA8	; ®
ROM_ORIG:163E9 FC			       DCB 0xFC	; ¸
ROM_ORIG:163EA C8			       DCB 0xC8	; »
ROM_ORIG:163EB B9			       DCB 0xB9	; π
ROM_ORIG:163EC 03			       DCB    3
ROM_ORIG:163ED AB			       DCB 0xAB	; ´
ROM_ORIG:163EE 04			       DCB    4
ROM_ORIG:163EF AA			       DCB 0xAA	; ™
ROM_ORIG:163F0 05			       DCB    5
ROM_ORIG:163F1 A9			       DCB 0xA9	; ©
ROM_ORIG:163F2 40			       DCB 0x40	; @
ROM_ORIG:163F3 46			       DCB 0x46	; F
ROM_ORIG:163F4 02			       DCB    2
ROM_ORIG:163F5 F0			       DCB 0xF0	; 
ROM_ORIG:163F6 30			       DCB 0x30	; 0
ROM_ORIG:163F7 FC			       DCB 0xFC	; ¸
ROM_ORIG:163F8 90			       DCB 0x90	; ê
ROM_ORIG:163F9 B9			       DCB 0xB9	; π
ROM_ORIG:163FA 03			       DCB    3
ROM_ORIG:163FB 98			       DCB 0x98	; ò
ROM_ORIG:163FC C5			       DCB 0xC5	; ≈
ROM_ORIG:163FD F8			       DCB 0xF8	; ¯
ROM_ORIG:163FE 04			       DCB    4
ROM_ORIG:163FF 04			       DCB    4
ROM_ORIG:16400 2E			       DCB 0x2E	; .
ROM_ORIG:16401 B1			       DCB 0xB1	; ±
ROM_ORIG:16402 4F			       DCB 0x4F	; O
ROM_ORIG:16403 F4			       DCB 0xF4	; Ù
ROM_ORIG:16404 8B			       DCB 0x8B	; ã
ROM_ORIG:16405 62			       DCB 0x62	; b
ROM_ORIG:16406 05			       DCB    5
ROM_ORIG:16407 A9			       DCB 0xA9	; ©
ROM_ORIG:16408 30			       DCB 0x30	; 0
ROM_ORIG:16409 46			       DCB 0x46	; F
ROM_ORIG:1640A FE			       DCB 0xFE	; ˛
ROM_ORIG:1640B F7			       DCB 0xF7	; ˜
ROM_ORIG:1640C C4			       DCB 0xC4	; ƒ
ROM_ORIG:1640D EB			       DCB 0xEB	; Î
ROM_ORIG:1640E C5			       DCB 0xC5	; ≈
ROM_ORIG:1640F F8			       DCB 0xF8	; ¯
ROM_ORIG:16410 08			       DCB    8
ROM_ORIG:16411 44			       DCB 0x44	; D
ROM_ORIG:16412 2B			       DCB 0x2B	; +
ROM_ORIG:16413 46			       DCB 0x46	; F
ROM_ORIG:16414 DD			       DCB 0xDD	; ›
ROM_ORIG:16415 E9			       DCB 0xE9	; È
ROM_ORIG:16416 03			       DCB    3
ROM_ORIG:16417 10			       DCB 0x10
ROM_ORIG:16418 05			       DCB    5
ROM_ORIG:16419 AA			       DCB 0xAA	; ™
ROM_ORIG:1641A FF			       DCB 0xFF
ROM_ORIG:1641B F7			       DCB 0xF7	; ˜
ROM_ORIG:1641C 5F			       DCB 0x5F	; _
ROM_ORIG:1641D FF			       DCB 0xFF
ROM_ORIG:1641E 20			       DCB 0x20
ROM_ORIG:1641F B1			       DCB 0xB1	; ±
ROM_ORIG:16420 01			       DCB    1
ROM_ORIG:16421 20			       DCB 0x20
ROM_ORIG:16422 0D			       DCB  0xD
ROM_ORIG:16423 F2			       DCB 0xF2	; Ú
ROM_ORIG:16424 6C			       DCB 0x6C	; l
ROM_ORIG:16425 6D			       DCB 0x6D	; m
ROM_ORIG:16426 BD			       DCB 0xBD	; Ω
ROM_ORIG:16427 E8			       DCB 0xE8	; Ë
ROM_ORIG:16428 F0			       DCB 0xF0	; 
ROM_ORIG:16429 83			       DCB 0x83	; É
ROM_ORIG:1642A 1E			       DCB 0x1E
ROM_ORIG:1642B B1			       DCB 0xB1	; ±
ROM_ORIG:1642C DD			       DCB 0xDD	; ›
ROM_ORIG:1642D F8			       DCB 0xF8	; ¯
ROM_ORIG:1642E 68			       DCB 0x68	; h
ROM_ORIG:1642F 04			       DCB    4
ROM_ORIG:16430 C6			       DCB 0xC6	; ∆
ROM_ORIG:16431 F8			       DCB 0xF8	; ¯
ROM_ORIG:16432 54			       DCB 0x54	; T
ROM_ORIG:16433 04			       DCB    4
ROM_ORIG:16434 00			       DCB    0
ROM_ORIG:16435 20			       DCB 0x20
ROM_ORIG:16436 F4			       DCB 0xF4	; Ù
ROM_ORIG:16437 E7			       DCB 0xE7	; Á
ROM_ORIG:16438
ROM_ORIG:16438		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:16438
ROM_ORIG:16438
ROM_ORIG:16438		       sub_16438							     ; CODE XREF: sub_1584C+C8p
ROM_ORIG:16438											     ; sub_1584C+E4p
ROM_ORIG:16438 000 70 B5		       PUSH	       {R4-R6,LR}			     ; Push registers
ROM_ORIG:1643A 010 11 28		       CMP	       R0, #0x11			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1643C 010 65 4D		       LDR	       R5, =OMAP3430_reg_CONTROL_REVISION    ; Control module revision
ROM_ORIG:1643E 010 66 4C		       LDR	       R4, =0x48004000			     ; Load from Memory
ROM_ORIG:16440 010 40 D0		       BEQ	       loc_164C4			     ; Branch
ROM_ORIG:16440
ROM_ORIG:16442 010 1C DC		       BGT	       loc_1647E			     ; Branch
ROM_ORIG:16442
ROM_ORIG:16444 010 05 28		       CMP	       R0, #5				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16446 010 7E D0		       BEQ	       loc_16546			     ; Branch
ROM_ORIG:16446
ROM_ORIG:16448 010 06 28		       CMP	       R0, #6				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1644A 010 52 D0		       BEQ	       loc_164F2			     ; Branch
ROM_ORIG:1644A
ROM_ORIG:1644C 010 10 28		       CMP	       R0, #0x10			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1644E 010 37 D1		       BNE	       loc_164C0			     ; Branch
ROM_ORIG:1644E
ROM_ORIG:16450 010 00 F0 84 FA		       BL	       sub_1695C			     ; Branch with Link
ROM_ORIG:16450 010
ROM_ORIG:16454 010 4F F4 8C 70		       MOV.W	       R0, #0x118			     ; Rd = Op2
ROM_ORIG:16458 010 A5 F8 9E 01		       STRH.W	       R0, [R5,#(unk_4800219E -	0x48002000)] ; Store to	Memory
ROM_ORIG:1645C 010 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:1645E 010 A5 F8 A0 01		       STRH.W	       R0, [R5,#(OMAP3430_reg_CONTROL_PADCONF_UART3_TX_IRTX - 0x48002000)] ; Store to Memory
ROM_ORIG:16462 010 5E 48		       LDR	       R0, =0x48005000			     ; Load from Memory
ROM_ORIG:16464 010 01 6B		       LDR	       R1, [R0,#0x30]			     ; Load from Memory
ROM_ORIG:16466 010 21 F4 00 61		       BIC.W	       R1, R1, #0x800			     ; Rd = Op1	& ~Op2
ROM_ORIG:1646A 010 01 63		       STR	       R1, [R0,#0x30]			     ; Store to	Memory
ROM_ORIG:1646C 010 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:1646E 010 41 F4 00 61		       ORR.W	       R1, R1, #0x800			     ; Rd = Op1	| Op2
ROM_ORIG:16472 010 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:16474 010 01 69		       LDR	       R1, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:16476 010 41 F4 00 61		       ORR.W	       R1, R1, #0x800			     ; Rd = Op1	| Op2
ROM_ORIG:1647A 010 01 61		       STR	       R1, [R0,#0x10]			     ; Store to	Memory
ROM_ORIG:1647C 010 20 E0		       B	       loc_164C0			     ; Branch
ROM_ORIG:1647C
ROM_ORIG:1647E		       ; ---------------------------------------------------------------------------
ROM_ORIG:1647E
ROM_ORIG:1647E		       loc_1647E							     ; CODE XREF: sub_16438+Aj
ROM_ORIG:1647E 010 12 28		       CMP	       R0, #0x12			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16480 010 01 D0		       BEQ	       loc_16486			     ; Branch
ROM_ORIG:16480
ROM_ORIG:16482 010 13 28		       CMP	       R0, #0x13			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16484 010 1C D1		       BNE	       loc_164C0			     ; Branch
ROM_ORIG:16484
ROM_ORIG:16486
ROM_ORIG:16486		       loc_16486							     ; CODE XREF: sub_16438+48j
ROM_ORIG:16486 010 00 F0 69 FA		       BL	       sub_1695C			     ; Branch with Link
ROM_ORIG:16486 010
ROM_ORIG:1648A 010 05 F5 BE 75		       ADD.W	       R5, R5, #0x17C			     ; Rd = Op1	+ Op2
ROM_ORIG:1648E 010 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:16490 010 28 80		       STRH	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:16492 010 68 80		       STRH	       R0, [R5,#2]			     ; Store to	Memory
ROM_ORIG:16494 010 40 F2 09 11		       MOVW	       R1, #0x109			     ; Rd = Op2
ROM_ORIG:16498 010 A9 80		       STRH	       R1, [R5,#4]			     ; Store to	Memory
ROM_ORIG:1649A 010 40 F2 01 11		       MOVW	       R1, #0x101			     ; Rd = Op2
ROM_ORIG:1649E 010 29 81		       STRH	       R1, [R5,#8]			     ; Store to	Memory
ROM_ORIG:164A0 010 69 81		       STRH	       R1, [R5,#0xA]			     ; Store to	Memory
ROM_ORIG:164A2 010 A8 81		       STRH	       R0, [R5,#0xC]			     ; Store to	Memory
ROM_ORIG:164A4 010 04 F5 20 64		       ADD.W	       R4, R4, #0xA00			     ; Rd = Op1	+ Op2
ROM_ORIG:164A8 010 20 6B		       LDR	       R0, [R4,#0x30]			     ; Load from Memory
ROM_ORIG:164AA 010 20 F0 01 00		       BIC.W	       R0, R0, #1			     ; Rd = Op1	& ~Op2
ROM_ORIG:164AE 010 20 63		       STR	       R0, [R4,#0x30]			     ; Store to	Memory
ROM_ORIG:164B0 010 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:164B2 010 40 F0 01 00		       ORR.W	       R0, R0, #1			     ; Rd = Op1	| Op2
ROM_ORIG:164B6 010 20 60		       STR	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:164B8 010 20 69		       LDR	       R0, [R4,#0x10]			     ; Load from Memory
ROM_ORIG:164BA 010 40 F0 01 00		       ORR.W	       R0, R0, #1			     ; Rd = Op1	| Op2
ROM_ORIG:164BE 010 20 61		       STR	       R0, [R4,#0x10]			     ; Store to	Memory
ROM_ORIG:164BE
ROM_ORIG:164C0
ROM_ORIG:164C0		       loc_164C0							     ; CODE XREF: sub_16438+16j
ROM_ORIG:164C0											     ; sub_16438+44j ...
ROM_ORIG:164C0 010 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:164C2 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:164C2
ROM_ORIG:164C4		       ; ---------------------------------------------------------------------------
ROM_ORIG:164C4
ROM_ORIG:164C4		       loc_164C4							     ; CODE XREF: sub_16438+8j
ROM_ORIG:164C4 010 00 F0 4A FA		       BL	       sub_1695C			     ; Branch with Link
ROM_ORIG:164C4 010
ROM_ORIG:164C8 010 45 49		       LDR	       R1, =unk_480021A2		     ; Load from Memory
ROM_ORIG:164CA 010 45 48		       LDR	       R0, =unk_480021A2		     ; Load from Memory
ROM_ORIG:164CC 010 16 31		       ADDS	       R1, #0x16			     ; Rd = Op1	+ Op2
ROM_ORIG:164CC
ROM_ORIG:164CE
ROM_ORIG:164CE		       loc_164CE							     ; CODE XREF: sub_16438+A2j
ROM_ORIG:164CE 010 02 88		       LDRH	       R2, [R0]				     ; Load from Memory
ROM_ORIG:164D0 010 22 F0 07 02		       BIC.W	       R2, R2, #7			     ; Rd = Op1	& ~Op2
ROM_ORIG:164D4 010 20 F8 02 2B		       STRH.W	       R2, [R0],#2			     ; Store to	Memory
ROM_ORIG:164D8 010 88 42		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:164DA 010 F8 D9		       BLS	       loc_164CE			     ; Branch
ROM_ORIG:164DA
ROM_ORIG:164DC 010 04 F5 21 64		       ADD.W	       R4, R4, #0xA10			     ; Rd = Op1	+ Op2
ROM_ORIG:164E0 010 20 6A		       LDR	       R0, [R4,#0x20]			     ; Load from Memory
ROM_ORIG:164E2 010 20 F0 10 00		       BIC.W	       R0, R0, #0x10			     ; Rd = Op1	& ~Op2
ROM_ORIG:164E6 010 20 62		       STR	       R0, [R4,#0x20]			     ; Store to	Memory
ROM_ORIG:164E8 010 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:164EA 010 40 F0 10 00		       ORR.W	       R0, R0, #0x10			     ; Rd = Op1	| Op2
ROM_ORIG:164EE 010 20 60		       STR	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:164F0 010 36 E0		       B	       loc_16560			     ; Branch
ROM_ORIG:164F0
ROM_ORIG:164F2		       ; ---------------------------------------------------------------------------
ROM_ORIG:164F2
ROM_ORIG:164F2		       loc_164F2							     ; CODE XREF: sub_16438+12j
ROM_ORIG:164F2 010 00 F0 33 FA		       BL	       sub_1695C			     ; Branch with Link
ROM_ORIG:164F2 010
ROM_ORIG:164F6 010 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:164F8 010 08 46		       MOV	       R0, R1				     ; Rd = Op2
ROM_ORIG:164FA 010 00 F0 91 F8		       BL	       sub_16620			     ; Branch with Link
ROM_ORIG:164FA 010
ROM_ORIG:164FE 010 B5 F8 44 01		       LDRH.W	       R0, [R5,#(OMAP3430_reg_CONTROL_PADCONF_MMC1_CLK - 0x48002000)] ;	Load from Memory
ROM_ORIG:16502 010 20 F0 1F 00		       BIC.W	       R0, R0, #0x1F			     ; Rd = Op1	& ~Op2
ROM_ORIG:16506 010 40 F0 10 00		       ORR.W	       R0, R0, #0x10			     ; Rd = Op1	| Op2
ROM_ORIG:1650A 010 A5 F8 44 01		       STRH.W	       R0, [R5,#(OMAP3430_reg_CONTROL_PADCONF_MMC1_CLK - 0x48002000)] ;	Store to Memory
ROM_ORIG:1650E 010 34 48		       LDR	       R0, =unk_480021A2		     ; Load from Memory
ROM_ORIG:16510 010 33 49		       LDR	       R1, =unk_480021A2		     ; Load from Memory
ROM_ORIG:16512 010 5A 38		       SUBS	       R0, #0x5A ; 'Z'			     ; Rd = Op1	- Op2
ROM_ORIG:16514 010 4C 39		       SUBS	       R1, #0x4C ; 'L'			     ; Rd = Op1	- Op2
ROM_ORIG:16514
ROM_ORIG:16516
ROM_ORIG:16516		       loc_16516							     ; CODE XREF: sub_16438+EEj
ROM_ORIG:16516 010 02 88		       LDRH	       R2, [R0]				     ; Load from Memory
ROM_ORIG:16518 010 22 F0 1F 02		       BIC.W	       R2, R2, #0x1F			     ; Rd = Op1	& ~Op2
ROM_ORIG:1651C 010 42 F0 18 02		       ORR.W	       R2, R2, #0x18			     ; Rd = Op1	| Op2
ROM_ORIG:16520 010 20 F8 02 2B		       STRH.W	       R2, [R0],#2			     ; Store to	Memory
ROM_ORIG:16524 010 88 42		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16526 010 F6 D9		       BLS	       loc_16516			     ; Branch
ROM_ORIG:16526
ROM_ORIG:16528 010 04 F5 20 64		       ADD.W	       R4, R4, #0xA00			     ; Rd = Op1	+ Op2
ROM_ORIG:1652C 010 20 6B		       LDR	       R0, [R4,#0x30]			     ; Load from Memory
ROM_ORIG:1652E 010 20 F0 80 70		       BIC.W	       R0, R0, #0x1000000		     ; Rd = Op1	& ~Op2
ROM_ORIG:16532 010 20 63		       STR	       R0, [R4,#0x30]			     ; Store to	Memory
ROM_ORIG:16534 010 20 69		       LDR	       R0, [R4,#0x10]			     ; Load from Memory
ROM_ORIG:16536 010 40 F0 80 70		       ORR.W	       R0, R0, #0x1000000		     ; Rd = Op1	| Op2
ROM_ORIG:1653A 010 20 61		       STR	       R0, [R4,#0x10]			     ; Store to	Memory
ROM_ORIG:1653C 010 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:1653E 010 40 F0 80 70		       ORR.W	       R0, R0, #0x1000000		     ; Rd = Op1	| Op2
ROM_ORIG:16542 010 20 60		       STR	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:16544 010 00 E0		       B	       loc_16548			     ; Branch
ROM_ORIG:16544
ROM_ORIG:16546		       ; ---------------------------------------------------------------------------
ROM_ORIG:16546
ROM_ORIG:16546		       loc_16546							     ; CODE XREF: sub_16438+Ej
ROM_ORIG:16546 010 0E E0		       B	       loc_16566			     ; Branch
ROM_ORIG:16546
ROM_ORIG:16548		       ; ---------------------------------------------------------------------------
ROM_ORIG:16548
ROM_ORIG:16548		       loc_16548							     ; CODE XREF: sub_16438+10Cj
ROM_ORIG:16548 010 D5 F8 74 02		       LDR.W	       R0, [R5,#(OMAP3430_reg_CONTROL_DEVCONF0 - 0x48002000)] ;	Static device configuration register-0.	Module dedicated functions
ROM_ORIG:1654C 010 A4 F5 20 64		       SUB.W	       R4, R4, #0xA00			     ; Rd = Op1	- Op2
ROM_ORIG:16550 010 40 F0 80 70		       ORR.W	       R0, R0, #0x1000000		     ; Rd = Op1	| Op2
ROM_ORIG:16554 010 C5 F8 74 02		       STR.W	       R0, [R5,#(OMAP3430_reg_CONTROL_DEVCONF0 - 0x48002000)] ;	Static device configuration register-0.	Module dedicated functions
ROM_ORIG:16554 010
ROM_ORIG:16558
ROM_ORIG:16558		       loc_16558							     ; CODE XREF: sub_16438+126j
ROM_ORIG:16558 010 D4 F8 20 0A		       LDR.W	       R0, [R4,#0xA20]			     ; Load from Memory
ROM_ORIG:1655C 010 C0 01		       LSLS	       R0, R0, #7			     ; Logical Shift Left
ROM_ORIG:1655E 010 FB D4		       BMI	       loc_16558			     ; Branch
ROM_ORIG:1655E
ROM_ORIG:16560
ROM_ORIG:16560		       loc_16560							     ; CODE XREF: sub_16438+B8j
ROM_ORIG:16560											     ; sub_16438+198j
ROM_ORIG:16560 010 00 F0 40 F8		       BL	       sub_165E4			     ; Branch with Link
ROM_ORIG:16560 010
ROM_ORIG:16564 010 AC E7		       B	       loc_164C0			     ; Branch
ROM_ORIG:16564
ROM_ORIG:16566		       ; ---------------------------------------------------------------------------
ROM_ORIG:16566
ROM_ORIG:16566		       loc_16566							     ; CODE XREF: sub_16438:loc_16546j
ROM_ORIG:16566 010 00 F0 F9 F9		       BL	       sub_1695C			     ; Branch with Link
ROM_ORIG:16566 010
ROM_ORIG:1656A 010 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:1656C 010 02 20		       MOVS	       R0, #2				     ; Rd = Op2
ROM_ORIG:1656E 010 00 F0 57 F8		       BL	       sub_16620			     ; Branch with Link
ROM_ORIG:1656E 010
ROM_ORIG:16572 010 B5 F8 58 01		       LDRH.W	       R0, [R5,#(OMAP3430_reg_CONTROL_PADCONF_MMC2_CLK - 0x48002000)] ;	Load from Memory
ROM_ORIG:16576 010 20 F0 1F 00		       BIC.W	       R0, R0, #0x1F			     ; Rd = Op1	& ~Op2
ROM_ORIG:1657A 010 40 F0 10 00		       ORR.W	       R0, R0, #0x10			     ; Rd = Op1	| Op2
ROM_ORIG:1657E 010 A5 F8 58 01		       STRH.W	       R0, [R5,#(OMAP3430_reg_CONTROL_PADCONF_MMC2_CLK - 0x48002000)] ;	Store to Memory
ROM_ORIG:16582 010 17 48		       LDR	       R0, =unk_480021A2		     ; Load from Memory
ROM_ORIG:16584 010 16 49		       LDR	       R1, =unk_480021A2		     ; Load from Memory
ROM_ORIG:16586 010 46 38		       SUBS	       R0, #0x46 ; 'F'			     ; Rd = Op1	- Op2
ROM_ORIG:16588 010 38 39		       SUBS	       R1, #0x38 ; '8'			     ; Rd = Op1	- Op2
ROM_ORIG:16588
ROM_ORIG:1658A
ROM_ORIG:1658A		       loc_1658A							     ; CODE XREF: sub_16438+162j
ROM_ORIG:1658A 010 02 88		       LDRH	       R2, [R0]				     ; Load from Memory
ROM_ORIG:1658C 010 22 F0 1F 02		       BIC.W	       R2, R2, #0x1F			     ; Rd = Op1	& ~Op2
ROM_ORIG:16590 010 42 F0 18 02		       ORR.W	       R2, R2, #0x18			     ; Rd = Op1	| Op2
ROM_ORIG:16594 010 20 F8 02 2B		       STRH.W	       R2, [R0],#2			     ; Store to	Memory
ROM_ORIG:16598 010 88 42		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1659A 010 F6 D9		       BLS	       loc_1658A			     ; Branch
ROM_ORIG:1659A
ROM_ORIG:1659C 010 04 F5 20 64		       ADD.W	       R4, R4, #0xA00			     ; Rd = Op1	+ Op2
ROM_ORIG:165A0 010 20 6B		       LDR	       R0, [R4,#0x30]			     ; Load from Memory
ROM_ORIG:165A2 010 20 F0 00 70		       BIC.W	       R0, R0, #0x2000000		     ; Rd = Op1	& ~Op2
ROM_ORIG:165A6 010 20 63		       STR	       R0, [R4,#0x30]			     ; Store to	Memory
ROM_ORIG:165A8 010 20 69		       LDR	       R0, [R4,#0x10]			     ; Load from Memory
ROM_ORIG:165AA 010 40 F0 00 70		       ORR.W	       R0, R0, #0x2000000		     ; Rd = Op1	| Op2
ROM_ORIG:165AE 010 20 61		       STR	       R0, [R4,#0x10]			     ; Store to	Memory
ROM_ORIG:165B0 010 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:165B2 010 40 F0 00 70		       ORR.W	       R0, R0, #0x2000000		     ; Rd = Op1	| Op2
ROM_ORIG:165B6 010 20 60		       STR	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:165B8 010 A4 F5 20 64		       SUB.W	       R4, R4, #0xA00			     ; Rd = Op1	- Op2
ROM_ORIG:165BC 010 D5 F8 D8 02		       LDR.W	       R0, [R5,#(OMAP3430_reg_CONTROL_DEVCONF1 - 0x48002000)] ;	Static device configuration register-1,	Module dedicated functions
ROM_ORIG:165C0 010 40 F0 40 00		       ORR.W	       R0, R0, #0x40			     ; Rd = Op1	| Op2
ROM_ORIG:165C4 010 C5 F8 D8 02		       STR.W	       R0, [R5,#(OMAP3430_reg_CONTROL_DEVCONF1 - 0x48002000)] ;	Static device configuration register-1,	Module dedicated functions
ROM_ORIG:165C4 010
ROM_ORIG:165C8
ROM_ORIG:165C8		       loc_165C8							     ; CODE XREF: sub_16438+196j
ROM_ORIG:165C8 010 D4 F8 20 0A		       LDR.W	       R0, [R4,#0xA20]			     ; Load from Memory
ROM_ORIG:165CC 010 80 01		       LSLS	       R0, R0, #6			     ; Logical Shift Left
ROM_ORIG:165CE 010 FB D4		       BMI	       loc_165C8			     ; Branch
ROM_ORIG:165CE
ROM_ORIG:165D0 010 C6 E7		       B	       loc_16560			     ; Branch
ROM_ORIG:165D0
ROM_ORIG:165D0		       ; End of	function sub_16438
ROM_ORIG:165D0
ROM_ORIG:165D0		       ; ---------------------------------------------------------------------------
ROM_ORIG:165D2 00			       DCB    0
ROM_ORIG:165D3 00			       DCB    0
ROM_ORIG:165D4 00 20 00	48     off_165D4       DCD OMAP3430_reg_CONTROL_REVISION		     ; DATA XREF: sub_16438+4r
ROM_ORIG:165D4											     ; Control module revision
ROM_ORIG:165D8 00 40 00	48     dword_165D8     DCD 0x48004000					     ; DATA XREF: sub_16438+6r
ROM_ORIG:165DC 00 50 00	48     dword_165DC     DCD 0x48005000					     ; DATA XREF: sub_16438+2Ar
ROM_ORIG:165E0 A2 21 00	48     off_165E0       DCD unk_480021A2					     ; DATA XREF: sub_16438+90r
ROM_ORIG:165E0											     ; sub_16438+92r ...
ROM_ORIG:165E4
ROM_ORIG:165E4		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:165E4
ROM_ORIG:165E4
ROM_ORIG:165E4		       sub_165E4							     ; CODE XREF: sub_16438:loc_16560p
ROM_ORIG:165E4 000 0C 49		       LDR	       R1, =unk_480021BA		     ; Load from Memory
ROM_ORIG:165E6 000 4F F4 8C 70		       MOV.W	       R0, #0x118			     ; Rd = Op2
ROM_ORIG:165EA 000 48 80		       STRH	       R0, [R1,#(OMAP3430_reg_CONTROL_PADCONF_I2C1_SDA - 0x480021BA)] ;	Store to Memory
ROM_ORIG:165EC 000 08 80		       STRH	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:165EE 000 0B 48		       LDR	       R0, =0x48004A00			     ; Load from Memory
ROM_ORIG:165F0 000 01 6B		       LDR	       R1, [R0,#0x30]			     ; Load from Memory
ROM_ORIG:165F2 000 21 F4 00 41		       BIC.W	       R1, R1, #0x8000			     ; Rd = Op1	& ~Op2
ROM_ORIG:165F6 000 01 63		       STR	       R1, [R0,#0x30]			     ; Store to	Memory
ROM_ORIG:165F8 000 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:165FA 000 41 F4 00 41		       ORR.W	       R1, R1, #0x8000			     ; Rd = Op1	| Op2
ROM_ORIG:165FE 000 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:16600 000 01 69		       LDR	       R1, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:16602 000 41 F4 00 41		       ORR.W	       R1, R1, #0x8000			     ; Rd = Op1	| Op2
ROM_ORIG:16606 000 01 61		       STR	       R1, [R0,#0x10]			     ; Store to	Memory
ROM_ORIG:16608 000 A0 F5 20 60		       SUB.W	       R0, R0, #0xA00			     ; Rd = Op1	- Op2
ROM_ORIG:16608 000
ROM_ORIG:1660C
ROM_ORIG:1660C		       loc_1660C							     ; CODE XREF: sub_165E4+2Ej
ROM_ORIG:1660C 000 D0 F8 20 1A		       LDR.W	       R1, [R0,#0xA20]			     ; Load from Memory
ROM_ORIG:16610 000 09 04		       LSLS	       R1, R1, #0x10			     ; Logical Shift Left
ROM_ORIG:16612 000 FB D4		       BMI	       loc_1660C			     ; Branch
ROM_ORIG:16612
ROM_ORIG:16614 000 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:16616 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:16616
ROM_ORIG:16616		       ; End of	function sub_165E4
ROM_ORIG:16616
ROM_ORIG:16616		       ; ---------------------------------------------------------------------------
ROM_ORIG:16618 BA 21 00	48     off_16618       DCD unk_480021BA					     ; DATA XREF: sub_165E4r
ROM_ORIG:1661C 00 4A 00	48     dword_1661C     DCD 0x48004A00					     ; DATA XREF: sub_165E4+Ar
ROM_ORIG:16620
ROM_ORIG:16620		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:16620
ROM_ORIG:16620
ROM_ORIG:16620		       sub_16620							     ; CODE XREF: sub_16438+C2p
ROM_ORIG:16620											     ; sub_16438+136p
ROM_ORIG:16620 000 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16622 000 03 D0		       BEQ	       loc_1662C			     ; Branch
ROM_ORIG:16622
ROM_ORIG:16624 000 02 28		       CMP	       R0, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16626 000 07 D1		       BNE	       loc_16638			     ; Branch
ROM_ORIG:16626
ROM_ORIG:16628 000 0A 48		       LDR	       R0, =0x4800215A			     ; Load from Memory
ROM_ORIG:1662A 000 01 E0		       B	       loc_16630			     ; Branch
ROM_ORIG:1662A
ROM_ORIG:1662C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1662C
ROM_ORIG:1662C		       loc_1662C							     ; CODE XREF: sub_16620+2j
ROM_ORIG:1662C 000 09 48		       LDR	       R0, =0x4800215A			     ; Load from Memory
ROM_ORIG:1662E 000 14 38		       SUBS	       R0, #0x14			     ; Rd = Op1	- Op2
ROM_ORIG:1662E
ROM_ORIG:16630
ROM_ORIG:16630		       loc_16630							     ; CODE XREF: sub_16620+Aj
ROM_ORIG:16630 000 01 29		       CMP	       R1, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16632 000 03 D1		       BNE	       loc_1663C			     ; Branch
ROM_ORIG:16632
ROM_ORIG:16634 000 08 21		       MOVS	       R1, #8				     ; Rd = Op2
ROM_ORIG:16636 000 02 E0		       B	       loc_1663E			     ; Branch
ROM_ORIG:16636
ROM_ORIG:16638		       ; ---------------------------------------------------------------------------
ROM_ORIG:16638
ROM_ORIG:16638		       loc_16638							     ; CODE XREF: sub_16620+6j
ROM_ORIG:16638 000 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1663A 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:1663A
ROM_ORIG:1663C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1663C
ROM_ORIG:1663C		       loc_1663C							     ; CODE XREF: sub_16620+12j
ROM_ORIG:1663C 000 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:1663C
ROM_ORIG:1663E
ROM_ORIG:1663E		       loc_1663E							     ; CODE XREF: sub_16620+16j
ROM_ORIG:1663E 000 02 88		       LDRH	       R2, [R0]				     ; Load from Memory
ROM_ORIG:16640 000 01 F0 1F 01		       AND.W	       R1, R1, #0x1F			     ; Rd = Op1	& Op2
ROM_ORIG:16644 000 41 F0 10 01		       ORR.W	       R1, R1, #0x10			     ; Rd = Op1	| Op2
ROM_ORIG:16648 000 22 F0 1F 02		       BIC.W	       R2, R2, #0x1F			     ; Rd = Op1	& ~Op2
ROM_ORIG:1664C 000 0A 43		       ORRS	       R2, R1				     ; Rd = Op1	| Op2
ROM_ORIG:1664E 000 02 80		       STRH	       R2, [R0]				     ; Store to	Memory
ROM_ORIG:16650 000 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:16652 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:16652
ROM_ORIG:16652		       ; End of	function sub_16620
ROM_ORIG:16652
ROM_ORIG:16652		       ; ---------------------------------------------------------------------------
ROM_ORIG:16654 5A 21 00	48     dword_16654     DCD 0x4800215A					     ; DATA XREF: sub_16620+8r
ROM_ORIG:16654											     ; sub_16620:loc_1662Cr
ROM_ORIG:16658
ROM_ORIG:16658		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:16658
ROM_ORIG:16658
ROM_ORIG:16658		       sub_16658							     ; CODE XREF: sub_17164+68p
ROM_ORIG:16658 000 1F 4B		       LDR	       R3, =OMAP3430_reg_CONTROL_REVISION    ; Control module revision
ROM_ORIG:1665A 000 50 B1		       CBZ	       R0, loc_16672			     ; Compare and Branch on Zero
ROM_ORIG:1665A
ROM_ORIG:1665C 000 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1665E 000 38 D1		       BNE	       loc_166D2			     ; Branch
ROM_ORIG:1665E
ROM_ORIG:16660 000 D3 F8 20 05		       LDR.W	       R0, [R3,#(OMAP3430_reg_CONTROL_PBIAS_LITE - 0x48002000)]	; This register	controls the settings for PBIAS	LITE MMC/SD/SDIO1 pins
ROM_ORIG:16664 000 C0 07		       LSLS	       R0, R0, #0x1F			     ; Logical Shift Left
ROM_ORIG:16666 000 D3 F8 20 05		       LDR.W	       R0, [R3,#(OMAP3430_reg_CONTROL_PBIAS_LITE - 0x48002000)]	; This register	controls the settings for PBIAS	LITE MMC/SD/SDIO1 pins
ROM_ORIG:1666A 000 26 D0		       BEQ	       loc_166BA			     ; Branch
ROM_ORIG:1666A
ROM_ORIG:1666C 000 40 F4 80 70		       ORR.W	       R0, R0, #0x100			     ; Rd = Op1	| Op2
ROM_ORIG:16670 000 25 E0		       B	       loc_166BE			     ; Branch
ROM_ORIG:16670
ROM_ORIG:16672		       ; ---------------------------------------------------------------------------
ROM_ORIG:16672
ROM_ORIG:16672		       loc_16672							     ; CODE XREF: sub_16658+2j
ROM_ORIG:16672 000 D3 F8 20 05		       LDR.W	       R0, [R3,#(OMAP3430_reg_CONTROL_PBIAS_LITE - 0x48002000)]	; This register	controls the settings for PBIAS	LITE MMC/SD/SDIO1 pins
ROM_ORIG:16676 000 40 F0 02 00		       ORR.W	       R0, R0, #2			     ; Rd = Op1	| Op2
ROM_ORIG:1667A 000 C3 F8 20 05		       STR.W	       R0, [R3,#(OMAP3430_reg_CONTROL_PBIAS_LITE - 0x48002000)]	; This register	controls the settings for PBIAS	LITE MMC/SD/SDIO1 pins
ROM_ORIG:1667E 000 17 48		       LDR	       R0, =0x48320000			     ; Load from Memory
ROM_ORIG:16680 000 01 69		       LDR	       R1, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:16680
ROM_ORIG:16682
ROM_ORIG:16682		       loc_16682							     ; CODE XREF: sub_16658+30j
ROM_ORIG:16682 000 02 69		       LDR	       R2, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:16684 000 52 1A		       SUBS	       R2, R2, R1			     ; Rd = Op1	- Op2
ROM_ORIG:16686 000 03 2A		       CMP	       R2, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16688 000 FB D3		       BCC	       loc_16682			     ; Branch
ROM_ORIG:16688
ROM_ORIG:1668A 000 D3 F8 20 15		       LDR.W	       R1, [R3,#(OMAP3430_reg_CONTROL_PBIAS_LITE - 0x48002000)]	; This register	controls the settings for PBIAS	LITE MMC/SD/SDIO1 pins
ROM_ORIG:1668E 000 09 06		       LSLS	       R1, R1, #0x18			     ; Logical Shift Left
ROM_ORIG:16690 000 1D D4		       BMI	       loc_166CE			     ; Branch
ROM_ORIG:16690
ROM_ORIG:16692 000 03 F5 A4 63		       ADD.W	       R3, R3, #0x520			     ; Rd = Op1	+ Op2
ROM_ORIG:16696 000 19 68		       LDR	       R1, [R3]				     ; Load from Memory
ROM_ORIG:16698 000 21 F0 02 01		       BIC.W	       R1, R1, #2			     ; Rd = Op1	& ~Op2
ROM_ORIG:1669C 000 19 60		       STR	       R1, [R3]				     ; Store to	Memory
ROM_ORIG:1669E 000 19 68		       LDR	       R1, [R3]				     ; Load from Memory
ROM_ORIG:166A0 000 21 F0 01 01		       BIC.W	       R1, R1, #1			     ; Rd = Op1	& ~Op2
ROM_ORIG:166A4 000 19 60		       STR	       R1, [R3]				     ; Store to	Memory
ROM_ORIG:166A6 000 19 68		       LDR	       R1, [R3]				     ; Load from Memory
ROM_ORIG:166A8 000 41 F0 02 01		       ORR.W	       R1, R1, #2			     ; Rd = Op1	| Op2
ROM_ORIG:166AC 000 19 60		       STR	       R1, [R3]				     ; Store to	Memory
ROM_ORIG:166AE 000 02 69		       LDR	       R2, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:166AE
ROM_ORIG:166B0
ROM_ORIG:166B0		       loc_166B0							     ; CODE XREF: sub_16658+5Ej
ROM_ORIG:166B0 000 01 69		       LDR	       R1, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:166B2 000 89 1A		       SUBS	       R1, R1, R2			     ; Rd = Op1	- Op2
ROM_ORIG:166B4 000 02 29		       CMP	       R1, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:166B6 000 FB D3		       BCC	       loc_166B0			     ; Branch
ROM_ORIG:166B6
ROM_ORIG:166B8 000 09 E0		       B	       loc_166CE			     ; Branch
ROM_ORIG:166B8
ROM_ORIG:166BA		       ; ---------------------------------------------------------------------------
ROM_ORIG:166BA
ROM_ORIG:166BA		       loc_166BA							     ; CODE XREF: sub_16658+12j
ROM_ORIG:166BA 000 20 F4 80 70		       BIC.W	       R0, R0, #0x100			     ; Rd = Op1	& ~Op2
ROM_ORIG:166BA 000
ROM_ORIG:166BE
ROM_ORIG:166BE		       loc_166BE							     ; CODE XREF: sub_16658+18j
ROM_ORIG:166BE 000 C3 F8 20 05		       STR.W	       R0, [R3,#0x520]			     ; Store to	Memory
ROM_ORIG:166C2 000 D3 F8 20 05		       LDR.W	       R0, [R3,#0x520]			     ; Load from Memory
ROM_ORIG:166C6 000 40 F4 00 70		       ORR.W	       R0, R0, #0x200			     ; Rd = Op1	| Op2
ROM_ORIG:166CA 000 C3 F8 20 05		       STR.W	       R0, [R3,#0x520]			     ; Store to	Memory
ROM_ORIG:166CA 000
ROM_ORIG:166CE
ROM_ORIG:166CE		       loc_166CE							     ; CODE XREF: sub_16658+38j
ROM_ORIG:166CE											     ; sub_16658+60j
ROM_ORIG:166CE 000 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:166D0 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:166D0
ROM_ORIG:166D2		       ; ---------------------------------------------------------------------------
ROM_ORIG:166D2
ROM_ORIG:166D2		       loc_166D2							     ; CODE XREF: sub_16658+6j
ROM_ORIG:166D2 000 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:166D4 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:166D4
ROM_ORIG:166D4		       ; End of	function sub_16658
ROM_ORIG:166D4
ROM_ORIG:166D4		       ; ---------------------------------------------------------------------------
ROM_ORIG:166D6 00			       DCB    0
ROM_ORIG:166D7 00			       DCB    0
ROM_ORIG:166D8 00 20 00	48     off_166D8       DCD OMAP3430_reg_CONTROL_REVISION		     ; DATA XREF: sub_16658r
ROM_ORIG:166D8											     ; Control module revision
ROM_ORIG:166DC 00 00 32	48     dword_166DC     DCD 0x48320000					     ; DATA XREF: sub_16658+26r
ROM_ORIG:166E0
ROM_ORIG:166E0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:166E0
ROM_ORIG:166E0
ROM_ORIG:166E0		       sub_166E0							     ; CODE XREF: sub_17164+5Ap
ROM_ORIG:166E0 000 0D 49		       LDR	       R1, =OMAP3430_reg_CONTROL_REVISION    ; Control module revision
ROM_ORIG:166E2 000 68 B1		       CBZ	       R0, loc_16700			     ; Compare and Branch on Zero
ROM_ORIG:166E2
ROM_ORIG:166E4 000 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:166E6 000 15 D1		       BNE	       loc_16714			     ; Branch
ROM_ORIG:166E6
ROM_ORIG:166E8 000 01 F5 A4 61		       ADD.W	       R1, R1, #0x520			     ; Rd = Op1	+ Op2
ROM_ORIG:166EC 000 08 68		       LDR	       R0, [R1]				     ; Load from Memory
ROM_ORIG:166EE 000 20 F4 00 70		       BIC.W	       R0, R0, #0x200			     ; Rd = Op1	& ~Op2
ROM_ORIG:166F2 000 08 60		       STR	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:166F4 000 08 68		       LDR	       R0, [R1]				     ; Load from Memory
ROM_ORIG:166F6 000 40 F4 80 70		       ORR.W	       R0, R0, #0x100			     ; Rd = Op1	| Op2
ROM_ORIG:166F6 000
ROM_ORIG:166FA
ROM_ORIG:166FA		       loc_166FA							     ; CODE XREF: sub_166E0+32j
ROM_ORIG:166FA 000 08 60		       STR	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:166FC 000 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:166FE 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:166FE
ROM_ORIG:16700		       ; ---------------------------------------------------------------------------
ROM_ORIG:16700
ROM_ORIG:16700		       loc_16700							     ; CODE XREF: sub_166E0+2j
ROM_ORIG:16700 000 01 F5 A4 61		       ADD.W	       R1, R1, #0x520			     ; Rd = Op1	+ Op2
ROM_ORIG:16704 000 08 68		       LDR	       R0, [R1]				     ; Load from Memory
ROM_ORIG:16706 000 20 F0 02 00		       BIC.W	       R0, R0, #2			     ; Rd = Op1	& ~Op2
ROM_ORIG:1670A 000 08 60		       STR	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:1670C 000 08 68		       LDR	       R0, [R1]				     ; Load from Memory
ROM_ORIG:1670E 000 40 F0 01 00		       ORR.W	       R0, R0, #1			     ; Rd = Op1	| Op2
ROM_ORIG:16712 000 F2 E7		       B	       loc_166FA			     ; Branch
ROM_ORIG:16712
ROM_ORIG:16714		       ; ---------------------------------------------------------------------------
ROM_ORIG:16714
ROM_ORIG:16714		       loc_16714							     ; CODE XREF: sub_166E0+6j
ROM_ORIG:16714 000 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:16716 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:16716
ROM_ORIG:16716		       ; End of	function sub_166E0
ROM_ORIG:16716
ROM_ORIG:16716		       ; ---------------------------------------------------------------------------
ROM_ORIG:16718 00 20 00	48     off_16718       DCD OMAP3430_reg_CONTROL_REVISION		     ; DATA XREF: sub_166E0r
ROM_ORIG:16718											     ; Control module revision
ROM_ORIG:1671C
ROM_ORIG:1671C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1671C
ROM_ORIG:1671C
ROM_ORIG:1671C		       sub_1671C							     ; CODE XREF: sub_18260+A2p
ROM_ORIG:1671C 000 13 49		       LDR	       R1, =dword_4020FD28		     ; Load from Memory
ROM_ORIG:1671E 000 00 23		       MOVS	       R3, #0				     ; Rd = Op2
ROM_ORIG:16720 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:16722 008 01 EB 00 11		       ADD.W	       R1, R1, R0,LSL#4			     ; Rd = Op1	+ Op2
ROM_ORIG:16726 008 01 F8 10 3D		       STRB.W	       R3, [R1,#-0x10]!			     ; Store to	Memory
ROM_ORIG:1672A 008 4B 70		       STRB	       R3, [R1,#1]			     ; Store to	Memory
ROM_ORIG:1672C 008 4B 80		       STRH	       R3, [R1,#2]			     ; Store to	Memory
ROM_ORIG:1672E 008 4B 60		       STR	       R3, [R1,#4]			     ; Store to	Memory
ROM_ORIG:16730 008 0B 81		       STRH	       R3, [R1,#8]			     ; Store to	Memory
ROM_ORIG:16732 008 CB 60		       STR	       R3, [R1,#0xC]			     ; Store to	Memory
ROM_ORIG:16734 008 02 22		       MOVS	       R2, #2				     ; Rd = Op2
ROM_ORIG:16736 008 0E 49		       LDR	       R1, =dword_4020FCB0		     ; Load from Memory
ROM_ORIG:16738 008 01 EB 80 01		       ADD.W	       R1, R1, R0,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:1673C 008 51 F8 04 4C		       LDR.W	       R4, [R1,#-4]			     ; Load from Memory
ROM_ORIG:16740 008 22 84		       STRH	       R2, [R4,#0x20]			     ; Store to	Memory
ROM_ORIG:16742 008 92 03		       LSLS	       R2, R2, #0xE			     ; Logical Shift Left
ROM_ORIG:16744 008 51 F8 04 4C		       LDR.W	       R4, [R1,#-4]			     ; Load from Memory
ROM_ORIG:16748 008 A2 84		       STRH	       R2, [R4,#0x24]			     ; Store to	Memory
ROM_ORIG:1674A 008 51 F8 04 1C		       LDR.W	       R1, [R1,#-4]			     ; Load from Memory
ROM_ORIG:1674A 008
ROM_ORIG:1674E
ROM_ORIG:1674E		       loc_1674E							     ; CODE XREF: sub_1671C+36j
ROM_ORIG:1674E 008 0A 8A		       LDRH	       R2, [R1,#0x10]			     ; Load from Memory
ROM_ORIG:16750 008 D2 07		       LSLS	       R2, R2, #0x1F			     ; Logical Shift Left
ROM_ORIG:16752 008 FC D0		       BEQ	       loc_1674E			     ; Branch
ROM_ORIG:16752
ROM_ORIG:16754 008 8B 84		       STRH	       R3, [R1,#0x24]			     ; Store to	Memory
ROM_ORIG:16756 008 07 49		       LDR	       R1, =0x1B0D0			     ; Load from Memory
ROM_ORIG:16758 008 01 EB 80 00		       ADD.W	       R0, R1, R0,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:1675C 008 50 F8 04 0C		       LDR.W	       R0, [R0,#-4]			     ; Load from Memory
ROM_ORIG:16760 008 00 F0 7A F9		       BL	       sub_16A58			     ; Branch with Link
ROM_ORIG:16760 008
ROM_ORIG:16764 008 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16766 008 00 D0		       BEQ	       locret_1676A			     ; Branch
ROM_ORIG:16766
ROM_ORIG:16768 008 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:16768
ROM_ORIG:1676A
ROM_ORIG:1676A		       locret_1676A							     ; CODE XREF: sub_1671C+4Aj
ROM_ORIG:1676A 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:1676A
ROM_ORIG:1676A		       ; End of	function sub_1671C
ROM_ORIG:1676A
ROM_ORIG:1676A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1676C 28 FD 20	40     off_1676C       DCD dword_4020FD28				     ; DATA XREF: sub_1671Cr
ROM_ORIG:16770 B0 FC 20	40     off_16770       DCD dword_4020FCB0				     ; DATA XREF: sub_1671C+1Ar
ROM_ORIG:16774 D0 B0 01	00     dword_16774     DCD 0x1B0D0					     ; DATA XREF: sub_1671C+3Ar
ROM_ORIG:16778
ROM_ORIG:16778		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:16778
ROM_ORIG:16778
ROM_ORIG:16778		       sub_16778							     ; CODE XREF: sub_18260+14p
ROM_ORIG:16778 000 70 B5		       PUSH	       {R4-R6,LR}			     ; Push registers
ROM_ORIG:1677A 010 04 46		       MOV	       R4, R0				     ; Rd = Op2
ROM_ORIG:1677C 010 1E 48		       LDR	       R0, =dword_4020FD28		     ; Load from Memory
ROM_ORIG:1677E 010 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:16780 010 00 EB 04 10		       ADD.W	       R0, R0, R4,LSL#4			     ; Rd = Op1	+ Op2
ROM_ORIG:16784 010 00 F8 10 1D		       STRB.W	       R1, [R0,#-0x10]!			     ; Store to	Memory
ROM_ORIG:16788 010 41 70		       STRB	       R1, [R0,#1]			     ; Store to	Memory
ROM_ORIG:1678A 010 41 80		       STRH	       R1, [R0,#2]			     ; Store to	Memory
ROM_ORIG:1678C 010 41 60		       STR	       R1, [R0,#4]			     ; Store to	Memory
ROM_ORIG:1678E 010 01 81		       STRH	       R1, [R0,#8]			     ; Store to	Memory
ROM_ORIG:16790 010 C1 60		       STR	       R1, [R0,#0xC]			     ; Store to	Memory
ROM_ORIG:16792 010 1A 48		       LDR	       R0, =0x48004D40			     ; Load from Memory
ROM_ORIG:16794 010 00 68		       LDR	       R0, [R0]				     ; Load from Memory
ROM_ORIG:16796 010 40 06		       LSLS	       R0, R0, #0x19			     ; Logical Shift Left
ROM_ORIG:16798 010 02 D5		       BPL	       loc_167A0			     ; Branch
ROM_ORIG:16798
ROM_ORIG:1679A 010 FF F7 0F FA		       BL	       sub_15BBC			     ; Branch with Link
ROM_ORIG:1679A 010
ROM_ORIG:1679E 010 00 E0		       B	       loc_167A2			     ; Branch
ROM_ORIG:1679E
ROM_ORIG:167A0		       ; ---------------------------------------------------------------------------
ROM_ORIG:167A0
ROM_ORIG:167A0		       loc_167A0							     ; CODE XREF: sub_16778+20j
ROM_ORIG:167A0 010 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:167A0
ROM_ORIG:167A2
ROM_ORIG:167A2		       loc_167A2							     ; CODE XREF: sub_16778+26j
ROM_ORIG:167A2 010 17 49		       LDR	       R1, =0x1B0C0			     ; Load from Memory
ROM_ORIG:167A4 010 0A 5C		       LDRB	       R2, [R1,R0]			     ; Load from Memory
ROM_ORIG:167A6 010 17 49		       LDR	       R1, =dword_4020FCB0		     ; Load from Memory
ROM_ORIG:167A8 010 01 EB 84 01		       ADD.W	       R1, R1, R4,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:167AC 010 51 F8 04 3D		       LDR.W	       R3, [R1,#-4]!			     ; Load from Memory
ROM_ORIG:167B0 010 1A 86		       STRH	       R2, [R3,#0x30]			     ; Store to	Memory
ROM_ORIG:167B2 010 13 4B		       LDR	       R3, =0x1B0C0			     ; Load from Memory
ROM_ORIG:167B4 010 0D 68		       LDR	       R5, [R1]				     ; Load from Memory
ROM_ORIG:167B6 010 DB 1D		       ADDS	       R3, R3, #7			     ; Rd = Op1	+ Op2
ROM_ORIG:167B8 010 1A 5C		       LDRB	       R2, [R3,R0]			     ; Load from Memory
ROM_ORIG:167BA 010 D2 1F		       SUBS	       R2, R2, #7			     ; Rd = Op1	- Op2
ROM_ORIG:167BC 010 AA 86		       STRH	       R2, [R5,#0x34]			     ; Store to	Memory
ROM_ORIG:167BE 010 18 5C		       LDRB	       R0, [R3,R0]			     ; Load from Memory
ROM_ORIG:167C0 010 0A 68		       LDR	       R2, [R1]				     ; Load from Memory
ROM_ORIG:167C2 010 40 1F		       SUBS	       R0, R0, #5			     ; Rd = Op1	- Op2
ROM_ORIG:167C4 010 10 87		       STRH	       R0, [R2,#0x38]			     ; Store to	Memory
ROM_ORIG:167C6 010 4F F4 00 40		       MOV.W	       R0, #0x8000			     ; Rd = Op2
ROM_ORIG:167CA 010 04 C9		       LDMIA	       R1!, {R2}			     ; Load Block from Memory
ROM_ORIG:167CC 010 90 84		       STRH	       R0, [R2,#0x24]			     ; Store to	Memory
ROM_ORIG:167CE 010 51 F8 04 0C		       LDR.W	       R0, [R1,#-4]			     ; Load from Memory
ROM_ORIG:167CE 010
ROM_ORIG:167D2
ROM_ORIG:167D2		       loc_167D2							     ; CODE XREF: sub_16778+5Ej
ROM_ORIG:167D2 010 01 8A		       LDRH	       R1, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:167D4 010 C9 07		       LSLS	       R1, R1, #0x1F			     ; Logical Shift Left
ROM_ORIG:167D6 010 FC D0		       BEQ	       loc_167D2			     ; Branch
ROM_ORIG:167D6
ROM_ORIG:167D8 010 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:167DA 010 01 85		       STRH	       R1, [R0,#0x28]			     ; Store to	Memory
ROM_ORIG:167DC 010 00 22		       MOVS	       R2, #0				     ; Rd = Op2
ROM_ORIG:167DE 010 08 48		       LDR	       R0, =0x1B0C0			     ; Load from Memory
ROM_ORIG:167E0 010 10 30		       ADDS	       R0, #0x10			     ; Rd = Op1	+ Op2
ROM_ORIG:167E2 010 00 EB 84 00		       ADD.W	       R0, R0, R4,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:167E6 010 50 F8 04 1C		       LDR.W	       R1, [R0,#-4]			     ; Load from Memory
ROM_ORIG:167EA 010 07 48		       LDR	       R0, =0x190A9			     ; Load from Memory
ROM_ORIG:167EC 010 00 F0 E4 F8		       BL	       sub_169B8			     ; Branch with Link
ROM_ORIG:167EC 010
ROM_ORIG:167F0 010 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:167F2 010 00 D0		       BEQ	       locret_167F6			     ; Branch
ROM_ORIG:167F2
ROM_ORIG:167F4 010 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:167F4
ROM_ORIG:167F6
ROM_ORIG:167F6		       locret_167F6							     ; CODE XREF: sub_16778+7Aj
ROM_ORIG:167F6 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:167F6
ROM_ORIG:167F6		       ; End of	function sub_16778
ROM_ORIG:167F6
ROM_ORIG:167F6		       ; ---------------------------------------------------------------------------
ROM_ORIG:167F8 28 FD 20	40     off_167F8       DCD dword_4020FD28				     ; DATA XREF: sub_16778+4r
ROM_ORIG:167FC 40 4D 00	48     dword_167FC     DCD 0x48004D40					     ; DATA XREF: sub_16778+1Ar
ROM_ORIG:16800 C0 B0 01	00     dword_16800     DCD 0x1B0C0					     ; DATA XREF: sub_16778:loc_167A2r
ROM_ORIG:16800											     ; sub_16778+3Ar ...
ROM_ORIG:16804 B0 FC 20	40     off_16804       DCD dword_4020FCB0				     ; DATA XREF: sub_16778+2Er
ROM_ORIG:16808 A9 90 01	00     dword_16808     DCD 0x190A9					     ; DATA XREF: sub_16778+72r
ROM_ORIG:1680C
ROM_ORIG:1680C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1680C
ROM_ORIG:1680C
ROM_ORIG:1680C		       sub_1680C							     ; CODE XREF: sub_1A08C+2Ep
ROM_ORIG:1680C											     ; sub_1A16C+34p
ROM_ORIG:1680C 000 F0 B5		       PUSH	       {R4-R7,LR}			     ; Push registers
ROM_ORIG:1680E 014 21 4C		       LDR	       R4, =dword_4020FD28		     ; Load from Memory
ROM_ORIG:16810 014 DD E9 05 65		       LDRD.W	       R6, R5, [SP,#0x14]		     ; Load pair of registers
ROM_ORIG:16814 014 04 EB 00 14		       ADD.W	       R4, R4, R0,LSL#4			     ; Rd = Op1	+ Op2
ROM_ORIG:16818 014 54 F8 04 7C		       LDR.W	       R7, [R4,#-4]			     ; Load from Memory
ROM_ORIG:1681C 014 BF BB		       CBNZ	       R7, loc_1688E			     ; Compare and Branch on Non-Zero
ROM_ORIG:1681C
ROM_ORIG:1681E 014 B3 B3		       CBZ	       R3, loc_1688E			     ; Compare and Branch on Zero
ROM_ORIG:1681E
ROM_ORIG:16820 014 AA B3		       CBZ	       R2, loc_1688E			     ; Compare and Branch on Zero
ROM_ORIG:16820
ROM_ORIG:16822 014 01 27		       MOVS	       R7, #1				     ; Rd = Op2
ROM_ORIG:16824 014 10 3C		       SUBS	       R4, #0x10			     ; Rd = Op1	- Op2
ROM_ORIG:16826 014 E7 60		       STR	       R7, [R4,#0xC]			     ; Store to	Memory
ROM_ORIG:16828 014 00 27		       MOVS	       R7, #0				     ; Rd = Op2
ROM_ORIG:1682A 014 67 70		       STRB	       R7, [R4,#1]			     ; Store to	Memory
ROM_ORIG:1682C 014 27 70		       STRB	       R7, [R4]				     ; Store to	Memory
ROM_ORIG:1682E 014 63 60		       STR	       R3, [R4,#4]			     ; Store to	Memory
ROM_ORIG:16830 014 61 80		       STRH	       R1, [R4,#2]			     ; Store to	Memory
ROM_ORIG:16832 014 22 81		       STRH	       R2, [R4,#8]			     ; Store to	Memory
ROM_ORIG:16834 014 10 34		       ADDS	       R4, #0x10			     ; Rd = Op1	+ Op2
ROM_ORIG:16836 014 18 4A		       LDR	       R2, =dword_4020FCB0		     ; Load from Memory
ROM_ORIG:16838 014 02 EB 80 00		       ADD.W	       R0, R2, R0,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:1683C 014 50 F8 04 2D		       LDR.W	       R2, [R0,#-4]!			     ; Load from Memory
ROM_ORIG:16840 014 91 85		       STRH	       R1, [R2,#0x2C]			     ; Store to	Memory
ROM_ORIG:16842 014 34 F8 08 1C		       LDRH.W	       R1, [R4,#-8]			     ; Load from Memory
ROM_ORIG:16846 014 02 68		       LDR	       R2, [R0]				     ; Load from Memory
ROM_ORIG:16848 014 11 83		       STRH	       R1, [R2,#0x18]			     ; Store to	Memory
ROM_ORIG:1684A 014 0F 21		       MOVS	       R1, #0xF				     ; Rd = Op2
ROM_ORIG:1684C 014 04 C8		       LDMIA	       R0!, {R2}			     ; Load Block from Memory
ROM_ORIG:1684E 014 91 80		       STRH	       R1, [R2,#4]			     ; Store to	Memory
ROM_ORIG:16850 014 12 49		       LDR	       R1, =0x48320000			     ; Load from Memory
ROM_ORIG:16852 014 0A 69		       LDR	       R2, [R1,#0x10]			     ; Load from Memory
ROM_ORIG:16854 014 50 F8 04 0C		       LDR.W	       R0, [R0,#-4]			     ; Load from Memory
ROM_ORIG:16858 014 03 E0		       B	       loc_16862			     ; Branch
ROM_ORIG:16858
ROM_ORIG:1685A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1685A
ROM_ORIG:1685A		       loc_1685A							     ; CODE XREF: sub_1680C+5Aj
ROM_ORIG:1685A 014 0B 69		       LDR	       R3, [R1,#0x10]			     ; Load from Memory
ROM_ORIG:1685C 014 9B 1A		       SUBS	       R3, R3, R2			     ; Rd = Op1	- Op2
ROM_ORIG:1685E 014 A3 2B		       CMP	       R3, #0xA3 ; '£'			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16860 014 15 D2		       BCS	       loc_1688E			     ; Branch
ROM_ORIG:16860
ROM_ORIG:16862
ROM_ORIG:16862		       loc_16862							     ; CODE XREF: sub_1680C+4Cj
ROM_ORIG:16862 014 03 89		       LDRH	       R3, [R0,#8]			     ; Load from Memory
ROM_ORIG:16864 014 DB 04		       LSLS	       R3, R3, #0x13			     ; Logical Shift Left
ROM_ORIG:16866 014 F8 D4		       BMI	       loc_1685A			     ; Branch
ROM_ORIG:16866
ROM_ORIG:16868 014 48 F2 03 42		       MOVW	       R2, #0x8403			     ; Rd = Op2
ROM_ORIG:1686C 014 82 84		       STRH	       R2, [R0,#0x24]			     ; Store to	Memory
ROM_ORIG:1686C
ROM_ORIG:1686E
ROM_ORIG:1686E		       loc_1686E							     ; CODE XREF: sub_1680C+72j
ROM_ORIG:1686E 014 1D B1		       CBZ	       R5, loc_16878			     ; Compare and Branch on Zero
ROM_ORIG:1686E
ROM_ORIG:16870 014 08 69		       LDR	       R0, [R1,#0x10]			     ; Load from Memory
ROM_ORIG:16872 014 80 1B		       SUBS	       R0, R0, R6			     ; Rd = Op1	- Op2
ROM_ORIG:16874 014 A8 42		       CMP	       R0, R5				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16876 014 0A D2		       BCS	       loc_1688E			     ; Branch
ROM_ORIG:16876
ROM_ORIG:16878
ROM_ORIG:16878		       loc_16878							     ; CODE XREF: sub_1680C:loc_1686Ej
ROM_ORIG:16878 014 54 F8 04 0C		       LDR.W	       R0, [R4,#-4]			     ; Load from Memory
ROM_ORIG:1687C 014 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1687E 014 F6 D0		       BEQ	       loc_1686E			     ; Branch
ROM_ORIG:1687E
ROM_ORIG:16880 014 54 F8 04 0C		       LDR.W	       R0, [R4,#-4]			     ; Load from Memory
ROM_ORIG:16884 014 18 B9		       CBNZ	       R0, loc_1688E			     ; Compare and Branch on Non-Zero
ROM_ORIG:16884
ROM_ORIG:16886 014 14 F8 0F 0C		       LDRB.W	       R0, [R4,#-0xF]			     ; Load from Memory
ROM_ORIG:1688A 014 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1688C 014 00 D0		       BEQ	       locret_16890			     ; Branch
ROM_ORIG:1688C
ROM_ORIG:1688E
ROM_ORIG:1688E		       loc_1688E							     ; CODE XREF: sub_1680C+10j
ROM_ORIG:1688E											     ; sub_1680C+12j ...
ROM_ORIG:1688E 014 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1688E
ROM_ORIG:16890
ROM_ORIG:16890		       locret_16890							     ; CODE XREF: sub_1680C+80j
ROM_ORIG:16890 014 F0 BD		       POP	       {R4-R7,PC}			     ; Pop registers
ROM_ORIG:16890
ROM_ORIG:16890		       ; End of	function sub_1680C
ROM_ORIG:16890
ROM_ORIG:16890		       ; ---------------------------------------------------------------------------
ROM_ORIG:16892 00			       DCB    0
ROM_ORIG:16893 00			       DCB    0
ROM_ORIG:16894 28 FD 20	40     off_16894       DCD dword_4020FD28				     ; DATA XREF: sub_1680C+2r
ROM_ORIG:16898 B0 FC 20	40     off_16898       DCD dword_4020FCB0				     ; DATA XREF: sub_1680C+2Ar
ROM_ORIG:1689C 00 00 32	48     dword_1689C     DCD 0x48320000					     ; DATA XREF: sub_1680C+44r
ROM_ORIG:168A0
ROM_ORIG:168A0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:168A0
ROM_ORIG:168A0
ROM_ORIG:168A0		       sub_168A0							     ; CODE XREF: sub_1A08C+1Ap
ROM_ORIG:168A0											     ; sub_1A16C+20p ...
ROM_ORIG:168A0 000 F0 B5		       PUSH	       {R4-R7,LR}			     ; Push registers
ROM_ORIG:168A2 014 2B 4C		       LDR	       R4, =dword_4020FD28		     ; Load from Memory
ROM_ORIG:168A4 014 DD E9 05 65		       LDRD.W	       R6, R5, [SP,#0x14]		     ; Load pair of registers
ROM_ORIG:168A8 014 04 EB 00 14		       ADD.W	       R4, R4, R0,LSL#4			     ; Rd = Op1	+ Op2
ROM_ORIG:168AC 014 54 F8 04 7C		       LDR.W	       R7, [R4,#-4]			     ; Load from Memory
ROM_ORIG:168B0 014 00 2F		       CMP	       R7, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:168B2 014 4A D1		       BNE	       loc_1694A			     ; Branch
ROM_ORIG:168B2
ROM_ORIG:168B4 014 00 2B		       CMP	       R3, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:168B6 014 48 D0		       BEQ	       loc_1694A			     ; Branch
ROM_ORIG:168B6
ROM_ORIG:168B8 014 00 2A		       CMP	       R2, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:168BA 014 46 D0		       BEQ	       loc_1694A			     ; Branch
ROM_ORIG:168BA
ROM_ORIG:168BC 014 02 27		       MOVS	       R7, #2				     ; Rd = Op2
ROM_ORIG:168BE 014 10 3C		       SUBS	       R4, #0x10			     ; Rd = Op1	- Op2
ROM_ORIG:168C0 014 E7 60		       STR	       R7, [R4,#0xC]			     ; Store to	Memory
ROM_ORIG:168C2 014 00 27		       MOVS	       R7, #0				     ; Rd = Op2
ROM_ORIG:168C4 014 67 70		       STRB	       R7, [R4,#1]			     ; Store to	Memory
ROM_ORIG:168C6 014 27 70		       STRB	       R7, [R4]				     ; Store to	Memory
ROM_ORIG:168C8 014 63 60		       STR	       R3, [R4,#4]			     ; Store to	Memory
ROM_ORIG:168CA 014 61 80		       STRH	       R1, [R4,#2]			     ; Store to	Memory
ROM_ORIG:168CC 014 22 81		       STRH	       R2, [R4,#8]			     ; Store to	Memory
ROM_ORIG:168CE 014 10 34		       ADDS	       R4, #0x10			     ; Rd = Op1	+ Op2
ROM_ORIG:168D0 014 20 49		       LDR	       R1, =dword_4020FCB0		     ; Load from Memory
ROM_ORIG:168D2 014 01 EB 80 00		       ADD.W	       R0, R1, R0,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:168D6 014 50 F8 04 1D		       LDR.W	       R1, [R0,#-4]!			     ; Load from Memory
ROM_ORIG:168DA 014 31 F8 14 2F		       LDRH.W	       R2, [R1,#0x14]!			     ; Load from Memory
ROM_ORIG:168DE 014 42 F0 40 02		       ORR.W	       R2, R2, #0x40			     ; Rd = Op1	| Op2
ROM_ORIG:168E2 014 0A 80		       STRH	       R2, [R1]				     ; Store to	Memory
ROM_ORIG:168E4 014 02 68		       LDR	       R2, [R0]				     ; Load from Memory
ROM_ORIG:168E6 014 34 F8 0E 1C		       LDRH.W	       R1, [R4,#-0xE]			     ; Load from Memory
ROM_ORIG:168EA 014 91 85		       STRH	       R1, [R2,#0x2C]			     ; Store to	Memory
ROM_ORIG:168EC 014 34 F8 08 1C		       LDRH.W	       R1, [R4,#-8]			     ; Load from Memory
ROM_ORIG:168F0 014 02 68		       LDR	       R2, [R0]				     ; Load from Memory
ROM_ORIG:168F2 014 11 83		       STRH	       R1, [R2,#0x18]			     ; Store to	Memory
ROM_ORIG:168F4 014 54 F8 0C 1D		       LDR.W	       R1, [R4,#-0xC]!			     ; Load from Memory
ROM_ORIG:168F8 014 09 78		       LDRB	       R1, [R1]				     ; Load from Memory
ROM_ORIG:168FA 014 02 68		       LDR	       R2, [R0]				     ; Load from Memory
ROM_ORIG:168FC 014 91 83		       STRH	       R1, [R2,#0x1C]			     ; Store to	Memory
ROM_ORIG:168FE 014 21 68		       LDR	       R1, [R4]				     ; Load from Memory
ROM_ORIG:16900 014 49 1C		       ADDS	       R1, R1, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:16902 014 44 F8 0C 1B		       STR.W	       R1, [R4],#0xC			     ; Store to	Memory
ROM_ORIG:16906 014 17 21		       MOVS	       R1, #0x17			     ; Rd = Op2
ROM_ORIG:16908 014 04 C8		       LDMIA	       R0!, {R2}			     ; Load Block from Memory
ROM_ORIG:1690A 014 91 80		       STRH	       R1, [R2,#4]			     ; Store to	Memory
ROM_ORIG:1690C 014 12 49		       LDR	       R1, =0x48320000			     ; Load from Memory
ROM_ORIG:1690E 014 0A 69		       LDR	       R2, [R1,#0x10]			     ; Load from Memory
ROM_ORIG:16910 014 50 F8 04 0C		       LDR.W	       R0, [R0,#-4]			     ; Load from Memory
ROM_ORIG:16914 014 03 E0		       B	       loc_1691E			     ; Branch
ROM_ORIG:16914
ROM_ORIG:16916		       ; ---------------------------------------------------------------------------
ROM_ORIG:16916
ROM_ORIG:16916		       loc_16916							     ; CODE XREF: sub_168A0+82j
ROM_ORIG:16916 014 0B 69		       LDR	       R3, [R1,#0x10]			     ; Load from Memory
ROM_ORIG:16918 014 9B 1A		       SUBS	       R3, R3, R2			     ; Rd = Op1	- Op2
ROM_ORIG:1691A 014 A3 2B		       CMP	       R3, #0xA3 ; '£'			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1691C 014 15 D2		       BCS	       loc_1694A			     ; Branch
ROM_ORIG:1691C
ROM_ORIG:1691E
ROM_ORIG:1691E		       loc_1691E							     ; CODE XREF: sub_168A0+74j
ROM_ORIG:1691E 014 03 89		       LDRH	       R3, [R0,#8]			     ; Load from Memory
ROM_ORIG:16920 014 DB 04		       LSLS	       R3, R3, #0x13			     ; Logical Shift Left
ROM_ORIG:16922 014 F8 D4		       BMI	       loc_16916			     ; Branch
ROM_ORIG:16922
ROM_ORIG:16924 014 48 F2 03 62		       MOVW	       R2, #0x8603			     ; Rd = Op2
ROM_ORIG:16928 014 82 84		       STRH	       R2, [R0,#0x24]			     ; Store to	Memory
ROM_ORIG:16928
ROM_ORIG:1692A
ROM_ORIG:1692A		       loc_1692A							     ; CODE XREF: sub_168A0+9Aj
ROM_ORIG:1692A 014 1D B1		       CBZ	       R5, loc_16934			     ; Compare and Branch on Zero
ROM_ORIG:1692A
ROM_ORIG:1692C 014 08 69		       LDR	       R0, [R1,#0x10]			     ; Load from Memory
ROM_ORIG:1692E 014 80 1B		       SUBS	       R0, R0, R6			     ; Rd = Op1	- Op2
ROM_ORIG:16930 014 A8 42		       CMP	       R0, R5				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16932 014 0A D2		       BCS	       loc_1694A			     ; Branch
ROM_ORIG:16932
ROM_ORIG:16934
ROM_ORIG:16934		       loc_16934							     ; CODE XREF: sub_168A0:loc_1692Aj
ROM_ORIG:16934 014 54 F8 04 0C		       LDR.W	       R0, [R4,#-4]			     ; Load from Memory
ROM_ORIG:16938 014 02 28		       CMP	       R0, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1693A 014 F6 D0		       BEQ	       loc_1692A			     ; Branch
ROM_ORIG:1693A
ROM_ORIG:1693C 014 54 F8 04 0C		       LDR.W	       R0, [R4,#-4]			     ; Load from Memory
ROM_ORIG:16940 014 18 B9		       CBNZ	       R0, loc_1694A			     ; Compare and Branch on Non-Zero
ROM_ORIG:16940
ROM_ORIG:16942 014 14 F8 0F 0C		       LDRB.W	       R0, [R4,#-0xF]			     ; Load from Memory
ROM_ORIG:16946 014 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16948 014 00 D0		       BEQ	       locret_1694C			     ; Branch
ROM_ORIG:16948
ROM_ORIG:1694A
ROM_ORIG:1694A		       loc_1694A							     ; CODE XREF: sub_168A0+12j
ROM_ORIG:1694A											     ; sub_168A0+16j ...
ROM_ORIG:1694A 014 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1694A
ROM_ORIG:1694C
ROM_ORIG:1694C		       locret_1694C							     ; CODE XREF: sub_168A0+A8j
ROM_ORIG:1694C 014 F0 BD		       POP	       {R4-R7,PC}			     ; Pop registers
ROM_ORIG:1694C
ROM_ORIG:1694C		       ; End of	function sub_168A0
ROM_ORIG:1694C
ROM_ORIG:1694C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1694E 00			       DCB    0
ROM_ORIG:1694F 00			       DCB    0
ROM_ORIG:16950 28 FD 20	40     off_16950       DCD dword_4020FD28				     ; DATA XREF: sub_168A0+2r
ROM_ORIG:16954 B0 FC 20	40     off_16954       DCD dword_4020FCB0				     ; DATA XREF: sub_168A0+30r
ROM_ORIG:16958 00 00 32	48     dword_16958     DCD 0x48320000					     ; DATA XREF: sub_168A0+6Cr
ROM_ORIG:1695C
ROM_ORIG:1695C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1695C
ROM_ORIG:1695C
ROM_ORIG:1695C		       sub_1695C							     ; CODE XREF: sub_16438+18p
ROM_ORIG:1695C											     ; sub_16438:loc_16486p ...
ROM_ORIG:1695C 000 30 B5		       PUSH	       {R4,R5,LR}			     ; Push registers
ROM_ORIG:1695E 00C 14 4C		       LDR	       R4, =dword_4020FD60		     ; Load from Memory
ROM_ORIG:16960 00C 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:16962 00C 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16964 00C 01 D1		       BNE	       loc_1696A			     ; Branch
ROM_ORIG:16964
ROM_ORIG:16966
ROM_ORIG:16966		       loc_16966							     ; CODE XREF: sub_1695C+52j
ROM_ORIG:16966 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:16968 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:16968
ROM_ORIG:1696A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1696A
ROM_ORIG:1696A		       loc_1696A							     ; CODE XREF: sub_1695C+8j
ROM_ORIG:1696A 00C 12 4B		       LDR	       R3, =0x48200000			     ; Load from Memory
ROM_ORIG:1696A
ROM_ORIG:1696C
ROM_ORIG:1696C		       loc_1696C							     ; CODE XREF: sub_1695C+14j
ROM_ORIG:1696C 00C 58 69		       LDR	       R0, [R3,#0x14]			     ; Load from Memory
ROM_ORIG:1696E 00C C0 07		       LSLS	       R0, R0, #0x1F			     ; Logical Shift Left
ROM_ORIG:16970 00C FC D0		       BEQ	       loc_1696C			     ; Branch
ROM_ORIG:16970
ROM_ORIG:16972 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:16974 00C 0E 4A		       LDR	       R2, =dword_4020FD60		     ; Load from Memory
ROM_ORIG:16976 00C 01 46		       MOV	       R1, R0				     ; Rd = Op2
ROM_ORIG:16978 00C 12 1D		       ADDS	       R2, R2, #4			     ; Rd = Op1	+ Op2
ROM_ORIG:16978
ROM_ORIG:1697A
ROM_ORIG:1697A		       loc_1697A							     ; CODE XREF: sub_1695C+2Cj
ROM_ORIG:1697A 00C 02 EB C0 05		       ADD.W	       R5, R2, R0,LSL#3			     ; Rd = Op1	+ Op2
ROM_ORIG:1697E 00C 42 F8 30 10		       STR.W	       R1, [R2,R0,LSL#3]		     ; Store to	Memory
ROM_ORIG:16982 00C 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:16984 00C 04 28		       CMP	       R0, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16986 00C 69 60		       STR	       R1, [R5,#4]			     ; Store to	Memory
ROM_ORIG:16988 00C F7 D3		       BCC	       loc_1697A			     ; Branch
ROM_ORIG:16988
ROM_ORIG:1698A 00C 19 65		       STR	       R1, [R3,#0x50]			     ; Store to	Memory
ROM_ORIG:1698C 00C 99 64		       STR	       R1, [R3,#0x48]			     ; Store to	Memory
ROM_ORIG:1698E 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:16990 00C 41 1E		       SUBS	       R1, R0, #1			     ; Rd = Op1	- Op2
ROM_ORIG:16990
ROM_ORIG:16992
ROM_ORIG:16992		       loc_16992							     ; CODE XREF: sub_1695C+42j
ROM_ORIG:16992 00C 03 EB 40 12		       ADD.W	       R2, R3, R0,LSL#5			     ; Rd = Op1	+ Op2
ROM_ORIG:16996 00C C2 F8 8C 10		       STR.W	       R1, [R2,#0x8C]			     ; Store to	Memory
ROM_ORIG:1699A 00C 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1699C 00C 03 28		       CMP	       R0, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1699E 00C F8 D3		       BCC	       loc_16992			     ; Branch
ROM_ORIG:1699E
ROM_ORIG:169A0 00C 98 6C		       LDR	       R0, [R3,#0x48]			     ; Load from Memory
ROM_ORIG:169A2 00C 40 F0 01 00		       ORR.W	       R0, R0, #1			     ; Rd = Op1	| Op2
ROM_ORIG:169A6 00C 98 64		       STR	       R0, [R3,#0x48]			     ; Store to	Memory
ROM_ORIG:169A8 00C 62 B6		       CPSIE	       I				     ; Enable Interrupts
ROM_ORIG:169AA 00C 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:169AC 00C 20 60		       STR	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:169AE 00C DA E7		       B	       loc_16966			     ; Branch
ROM_ORIG:169AE
ROM_ORIG:169AE		       ; End of	function sub_1695C
ROM_ORIG:169AE
ROM_ORIG:169AE		       ; ---------------------------------------------------------------------------
ROM_ORIG:169B0 60 FD 20	40     off_169B0       DCD dword_4020FD60				     ; DATA XREF: sub_1695C+2r
ROM_ORIG:169B0											     ; sub_1695C+18r
ROM_ORIG:169B4 00 00 20	48     dword_169B4     DCD 0x48200000					     ; DATA XREF: sub_1695C:loc_1696Ar
ROM_ORIG:169B8
ROM_ORIG:169B8		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:169B8
ROM_ORIG:169B8
ROM_ORIG:169B8		       sub_169B8							     ; CODE XREF: sub_16778+74p
ROM_ORIG:169B8 000 30 B5		       PUSH	       {R4,R5,LR}			     ; Push registers
ROM_ORIG:169BA 00C 00 23		       MOVS	       R3, #0				     ; Rd = Op2
ROM_ORIG:169BC 00C 10 4C		       LDR	       R4, =dword_4020FD64		     ; Load from Memory
ROM_ORIG:169BC
ROM_ORIG:169BE
ROM_ORIG:169BE		       loc_169BE							     ; CODE XREF: sub_169B8+40j
ROM_ORIG:169BE 00C 04 EB C3 05		       ADD.W	       R5, R4, R3,LSL#3			     ; Rd = Op1	+ Op2
ROM_ORIG:169C2 00C 6D 68		       LDR	       R5, [R5,#4]			     ; Load from Memory
ROM_ORIG:169C4 00C B5 B9		       CBNZ	       R5, loc_169F4			     ; Compare and Branch on Non-Zero
ROM_ORIG:169C4
ROM_ORIG:169C6 00C 04 EB C3 05		       ADD.W	       R5, R4, R3,LSL#3			     ; Rd = Op1	+ Op2
ROM_ORIG:169CA 00C 68 60		       STR	       R0, [R5,#4]			     ; Store to	Memory
ROM_ORIG:169CC 00C 90 06		       LSLS	       R0, R2, #0x1A			     ; Logical Shift Left
ROM_ORIG:169CE 00C 44 F8 33 10		       STR.W	       R1, [R4,R3,LSL#3]		     ; Store to	Memory
ROM_ORIG:169D2 00C 02 0E		       LSRS	       R2, R0, #0x18			     ; Logical Shift Right
ROM_ORIG:169D4 00C 0B 48		       LDR	       R0, =0x48200000			     ; Load from Memory
ROM_ORIG:169D6 00C 00 EB 81 03		       ADD.W	       R3, R0, R1,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:169DA 00C C3 F8 00 21		       STR.W	       R2, [R3,#0x100]			     ; Store to	Memory
ROM_ORIG:169DE 00C 01 22		       MOVS	       R2, #1				     ; Rd = Op2
ROM_ORIG:169E0 00C 01 F0 1F 03		       AND.W	       R3, R1, #0x1F			     ; Rd = Op1	& Op2
ROM_ORIG:169E4 00C 21 F0 1F 01		       BIC.W	       R1, R1, #0x1F			     ; Rd = Op1	& ~Op2
ROM_ORIG:169E8 00C 08 44		       ADD	       R0, R1				     ; Rd = Op1	+ Op2
ROM_ORIG:169EA 00C 9A 40		       LSLS	       R2, R3				     ; Logical Shift Left
ROM_ORIG:169EC 00C C0 F8 88 20		       STR.W	       R2, [R0,#0x88]			     ; Store to	Memory
ROM_ORIG:169F0 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:169F2 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:169F2
ROM_ORIG:169F4		       ; ---------------------------------------------------------------------------
ROM_ORIG:169F4
ROM_ORIG:169F4		       loc_169F4							     ; CODE XREF: sub_169B8+Cj
ROM_ORIG:169F4 00C 5B 1C		       ADDS	       R3, R3, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:169F6 00C 04 2B		       CMP	       R3, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:169F8 00C E1 D3		       BCC	       loc_169BE			     ; Branch
ROM_ORIG:169F8
ROM_ORIG:169FA 00C 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:169FC 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:169FC
ROM_ORIG:169FC		       ; End of	function sub_169B8
ROM_ORIG:169FC
ROM_ORIG:169FC		       ; ---------------------------------------------------------------------------
ROM_ORIG:169FE 00			       DCB    0
ROM_ORIG:169FF 00			       DCB    0
ROM_ORIG:16A00 64 FD 20	40     off_16A00       DCD dword_4020FD64				     ; DATA XREF: sub_169B8+4r
ROM_ORIG:16A04 00 00 20	48     dword_16A04     DCD 0x48200000					     ; DATA XREF: sub_169B8+1Cr
ROM_ORIG:16A08 30			       DCB 0x30	; 0
ROM_ORIG:16A09 B5			       DCB 0xB5	; µ
ROM_ORIG:16A0A 00			       DCB    0
ROM_ORIG:16A0B 23			       DCB 0x23	; #
ROM_ORIG:16A0C 10			       DCB 0x10
ROM_ORIG:16A0D 4C			       DCB 0x4C	; L
ROM_ORIG:16A0E 04			       DCB    4
ROM_ORIG:16A0F EB			       DCB 0xEB	; Î
ROM_ORIG:16A10 C3			       DCB 0xC3	; √
ROM_ORIG:16A11 05			       DCB    5
ROM_ORIG:16A12 6D			       DCB 0x6D	; m
ROM_ORIG:16A13 68			       DCB 0x68	; h
ROM_ORIG:16A14 BD			       DCB 0xBD	; Ω
ROM_ORIG:16A15 B9			       DCB 0xB9	; π
ROM_ORIG:16A16 04			       DCB    4
ROM_ORIG:16A17 EB			       DCB 0xEB	; Î
ROM_ORIG:16A18 C3			       DCB 0xC3	; √
ROM_ORIG:16A19 05			       DCB    5
ROM_ORIG:16A1A 68			       DCB 0x68	; h
ROM_ORIG:16A1B 60			       DCB 0x60	; `
ROM_ORIG:16A1C 90			       DCB 0x90	; ê
ROM_ORIG:16A1D 06			       DCB    6
ROM_ORIG:16A1E 44			       DCB 0x44	; D
ROM_ORIG:16A1F F8			       DCB 0xF8	; ¯
ROM_ORIG:16A20 33			       DCB 0x33	; 3
ROM_ORIG:16A21 10			       DCB 0x10
ROM_ORIG:16A22 02			       DCB    2
ROM_ORIG:16A23 0E			       DCB  0xE
ROM_ORIG:16A24 0B			       DCB  0xB
ROM_ORIG:16A25 48			       DCB 0x48	; H
ROM_ORIG:16A26 52			       DCB 0x52	; R
ROM_ORIG:16A27 1C			       DCB 0x1C
ROM_ORIG:16A28 00			       DCB    0
ROM_ORIG:16A29 EB			       DCB 0xEB	; Î
ROM_ORIG:16A2A 81			       DCB 0x81	; Å
ROM_ORIG:16A2B 03			       DCB    3
ROM_ORIG:16A2C C3			       DCB 0xC3	; √
ROM_ORIG:16A2D F8			       DCB 0xF8	; ¯
ROM_ORIG:16A2E 00			       DCB    0
ROM_ORIG:16A2F 21			       DCB 0x21	; !
ROM_ORIG:16A30 01			       DCB    1
ROM_ORIG:16A31 22			       DCB 0x22	; "
ROM_ORIG:16A32 01			       DCB    1
ROM_ORIG:16A33 F0			       DCB 0xF0	; 
ROM_ORIG:16A34 1F			       DCB 0x1F
ROM_ORIG:16A35 03			       DCB    3
ROM_ORIG:16A36 21			       DCB 0x21	; !
ROM_ORIG:16A37 F0			       DCB 0xF0	; 
ROM_ORIG:16A38 1F			       DCB 0x1F
ROM_ORIG:16A39 01			       DCB    1
ROM_ORIG:16A3A 08			       DCB    8
ROM_ORIG:16A3B 44			       DCB 0x44	; D
ROM_ORIG:16A3C 9A			       DCB 0x9A	; ö
ROM_ORIG:16A3D 40			       DCB 0x40	; @
ROM_ORIG:16A3E C0			       DCB 0xC0	; ¿
ROM_ORIG:16A3F F8			       DCB 0xF8	; ¯
ROM_ORIG:16A40 88			       DCB 0x88	; à
ROM_ORIG:16A41 20			       DCB 0x20
ROM_ORIG:16A42 00			       DCB    0
ROM_ORIG:16A43 20			       DCB 0x20
ROM_ORIG:16A44 30			       DCB 0x30	; 0
ROM_ORIG:16A45 BD			       DCB 0xBD	; Ω
ROM_ORIG:16A46 5B			       DCB 0x5B	; [
ROM_ORIG:16A47 1C			       DCB 0x1C
ROM_ORIG:16A48 04			       DCB    4
ROM_ORIG:16A49 2B			       DCB 0x2B	; +
ROM_ORIG:16A4A E0			       DCB 0xE0	; ‡
ROM_ORIG:16A4B D3			       DCB 0xD3	; ”
ROM_ORIG:16A4C 01			       DCB    1
ROM_ORIG:16A4D 20			       DCB 0x20
ROM_ORIG:16A4E 30			       DCB 0x30	; 0
ROM_ORIG:16A4F BD			       DCB 0xBD	; Ω
ROM_ORIG:16A50 64			       DCB 0x64	; d
ROM_ORIG:16A51 FD			       DCB 0xFD	; ˝
ROM_ORIG:16A52 20			       DCB 0x20
ROM_ORIG:16A53 40			       DCB 0x40	; @
ROM_ORIG:16A54 00			       DCB    0
ROM_ORIG:16A55 00			       DCB    0
ROM_ORIG:16A56 20			       DCB 0x20
ROM_ORIG:16A57 48			       DCB 0x48	; H
ROM_ORIG:16A58
ROM_ORIG:16A58		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:16A58
ROM_ORIG:16A58
ROM_ORIG:16A58		       sub_16A58							     ; CODE XREF: sub_1671C+44p
ROM_ORIG:16A58 000 0E 4A		       LDR	       R2, =dword_4020FD64		     ; Load from Memory
ROM_ORIG:16A5A 000 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:16A5C 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:16A5C
ROM_ORIG:16A5E
ROM_ORIG:16A5E		       loc_16A5E							     ; CODE XREF: sub_16A58+36j
ROM_ORIG:16A5E 008 52 F8 31 30		       LDR.W	       R3, [R2,R1,LSL#3]		     ; Load from Memory
ROM_ORIG:16A62 008 83 42		       CMP	       R3, R0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16A64 008 11 D1		       BNE	       loc_16A8A			     ; Branch
ROM_ORIG:16A64
ROM_ORIG:16A66 008 02 EB C1 04		       ADD.W	       R4, R2, R1,LSL#3			     ; Rd = Op1	+ Op2
ROM_ORIG:16A6A 008 00 23		       MOVS	       R3, #0				     ; Rd = Op2
ROM_ORIG:16A6C 008 63 60		       STR	       R3, [R4,#4]			     ; Store to	Memory
ROM_ORIG:16A6E 008 42 F8 31 30		       STR.W	       R3, [R2,R1,LSL#3]		     ; Store to	Memory
ROM_ORIG:16A72 008 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:16A74 008 00 F0 1F 02		       AND.W	       R2, R0, #0x1F			     ; Rd = Op1	& Op2
ROM_ORIG:16A78 008 20 F0 1F 00		       BIC.W	       R0, R0, #0x1F			     ; Rd = Op1	& ~Op2
ROM_ORIG:16A7C 008 91 40		       LSLS	       R1, R2				     ; Logical Shift Left
ROM_ORIG:16A7E 008 06 4A		       LDR	       R2, =0x48200000			     ; Load from Memory
ROM_ORIG:16A80 008 10 44		       ADD	       R0, R2				     ; Rd = Op1	+ Op2
ROM_ORIG:16A82 008 C0 F8 8C 10		       STR.W	       R1, [R0,#0x8C]			     ; Store to	Memory
ROM_ORIG:16A86 008 18 46		       MOV	       R0, R3				     ; Rd = Op2
ROM_ORIG:16A88 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:16A88
ROM_ORIG:16A8A		       ; ---------------------------------------------------------------------------
ROM_ORIG:16A8A
ROM_ORIG:16A8A		       loc_16A8A							     ; CODE XREF: sub_16A58+Cj
ROM_ORIG:16A8A 008 49 1C		       ADDS	       R1, R1, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:16A8C 008 04 29		       CMP	       R1, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16A8E 008 E6 D3		       BCC	       loc_16A5E			     ; Branch
ROM_ORIG:16A8E
ROM_ORIG:16A90 008 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:16A92 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:16A92
ROM_ORIG:16A92		       ; End of	function sub_16A58
ROM_ORIG:16A92
ROM_ORIG:16A92		       ; ---------------------------------------------------------------------------
ROM_ORIG:16A94 64 FD 20	40     off_16A94       DCD dword_4020FD64				     ; DATA XREF: sub_16A58r
ROM_ORIG:16A98 00 00 20	48     dword_16A98     DCD 0x48200000					     ; DATA XREF: sub_16A58+26r
ROM_ORIG:16A9C
ROM_ORIG:16A9C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:16A9C
ROM_ORIG:16A9C
ROM_ORIG:16A9C		       sub_16A9C							     ; CODE XREF: sub_1584C+D2p
ROM_ORIG:16A9C
ROM_ORIG:16A9C		       var_700	       = -0x700
ROM_ORIG:16A9C		       var_6EC	       = -0x6EC
ROM_ORIG:16A9C		       var_6E3	       = -0x6E3
ROM_ORIG:16A9C		       var_6DC	       = -0x6DC
ROM_ORIG:16A9C		       var_25C	       = -0x25C
ROM_ORIG:16A9C		       var_4C	       = -0x4C
ROM_ORIG:16A9C		       var_48	       = -0x48
ROM_ORIG:16A9C		       var_44	       = -0x44
ROM_ORIG:16A9C		       var_40	       = -0x40
ROM_ORIG:16A9C		       var_3C	       = -0x3C
ROM_ORIG:16A9C		       var_3B	       = -0x3B
ROM_ORIG:16A9C		       var_38	       = -0x38
ROM_ORIG:16A9C		       var_34	       = -0x34
ROM_ORIG:16A9C		       var_30	       = -0x30
ROM_ORIG:16A9C		       var_2C	       = -0x2C
ROM_ORIG:16A9C		       var_28	       = -0x28
ROM_ORIG:16A9C
ROM_ORIG:16A9C 000 2D E9 F0 47		       PUSH.W	       {R4-R10,LR}			     ; Push registers
ROM_ORIG:16AA0 020 82 46		       MOV	       R10, R0				     ; Rd = Op2
ROM_ORIG:16AA2 020 57 4F		       LDR	       R7, =memory_buffer		     ; Load from Memory
ROM_ORIG:16AA4 020 AD F5 DC 6D		       SUB.W	       SP, SP, #0x6E0			     ; Rd = Op1	- Op2
ROM_ORIG:16AA8 700 91 46		       MOV	       R9, R2				     ; Rd = Op2
ROM_ORIG:16AAA 700 38 68		       LDR	       R0, [R7]				     ; Load from Memory
ROM_ORIG:16AAC 700 40 F0 10 00		       ORR.W	       R0, R0, #0x10			     ; Rd = Op1	| Op2
ROM_ORIG:16AB0 700 38 60		       STR	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:16AB2 700 54 48		       LDR	       R0, =0x1AE8C			     ; Load from Memory
ROM_ORIG:16AB4 700 50 F8 21 50		       LDR.W	       R5, [R0,R1,LSL#2]		     ; Load from Memory
ROM_ORIG:16AB8 700 20 30		       ADDS	       R0, #0x20 ; ' '			     ; Rd = Op1	+ Op2
ROM_ORIG:16ABA 700 50 F8 21 60		       LDR.W	       R6, [R0,R1,LSL#2]		     ; Load from Memory
ROM_ORIG:16ABE 700 00 2D		       CMP	       R5, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16AC0 700 7E D0		       BEQ	       loc_16BC0			     ; Branch
ROM_ORIG:16AC0
ROM_ORIG:16AC2 700 28 38		       SUBS	       R0, #0x28 ; '('			     ; Rd = Op1	- Op2
ROM_ORIG:16AC4 700 42 5C		       LDRB	       R2, [R0,R1]			     ; Load from Memory
ROM_ORIG:16AC6 700 20 3A		       SUBS	       R2, #0x20 ; ' '			     ; Rd = Op1	- Op2
ROM_ORIG:16AC8 700 01 24		       MOVS	       R4, #1				     ; Rd = Op2
ROM_ORIG:16ACA 700 04 FA 02 F0		       LSL.W	       R0, R4, R2			     ; Logical Shift Left
ROM_ORIG:16ACE 700 4E 4A		       LDR	       R2, =dword_4020FFB4		     ; Load from Memory
ROM_ORIG:16AD0 700 13 68		       LDR	       R3, [R2]				     ; Load from Memory
ROM_ORIG:16AD2 700 18 43		       ORRS	       R0, R3				     ; Rd = Op1	| Op2
ROM_ORIG:16AD4 700 10 60		       STR	       R0, [R2]				     ; Store to	Memory
ROM_ORIG:16AD6 700 4F F0 00 08		       MOV.W	       R8, #0				     ; Rd = Op2
ROM_ORIG:16ADA 700 0D F5 DB 62		       ADD.W	       R2, SP, #0x700+var_28		     ; Rd = Op1	+ Op2
ROM_ORIG:16ADE 700 CD F8 C0 86		       STR.W	       R8, [SP,#0x700+var_40]		     ; Store to	Memory
ROM_ORIG:16AE2 700 8D F8 C4 16		       STRB.W	       R1, [SP,#0x700+var_3C]		     ; Store to	Memory
ROM_ORIG:16AE6 700 09 A8		       ADD	       R0, SP, #0x700+var_6DC		     ; Rd = Op1	+ Op2
ROM_ORIG:16AE8 700 8D F8 C5 86		       STRB.W	       R8, [SP,#0x700+var_3B]		     ; Store to	Memory
ROM_ORIG:16AEC 700 CD F8 C8 86		       STR.W	       R8, [SP,#0x700+var_38]		     ; Store to	Memory
ROM_ORIG:16AF0 700 AD F8 CC 86		       STRH.W	       R8, [SP,#0x700+var_34]		     ; Store to	Memory
ROM_ORIG:16AF4 700 CD F8 D0 86		       STR.W	       R8, [SP,#0x700+var_30]		     ; Store to	Memory
ROM_ORIG:16AF8 700 AD F8 D4 86		       STRH.W	       R8, [SP,#0x700+var_2C]		     ; Store to	Memory
ROM_ORIG:16AFC 700 A2 E8 01 04		       STMIA.W	       R2!, {R0,R10}			     ; Store Block to Memory
ROM_ORIG:16B00 700 0D F5 D8 60		       ADD.W	       R0, SP, #0x700+var_40		     ; Rd = Op1	+ Op2
ROM_ORIG:16B04 700 89 F8 04 10		       STRB.W	       R1, [R9,#4]			     ; Store to	Memory
ROM_ORIG:16B08 700 09 F1 08 01		       ADD.W	       R1, R9, #8			     ; Rd = Op1	+ Op2
ROM_ORIG:16B0C 700 FE F7 C8 E8		       BLX	       sub_14CA0			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:16B0C 700
ROM_ORIG:16B10
ROM_ORIG:16B10		       loc_16B10							     ; CODE XREF: sub_16A9C+156j
ROM_ORIG:16B10 700 0D F5 D8 60		       ADD.W	       R0, SP, #0x700+var_40		     ; Rd = Op1	+ Op2
ROM_ORIG:16B14 700 A8 47		       BLX	       R5				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:16B14
ROM_ORIG:16B16 700 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16B18 700 6C D1		       BNE	       loc_16BF4			     ; Branch
ROM_ORIG:16B18
ROM_ORIG:16B1A 700 0D F2 A4 40		       ADDW	       R0, SP, #0x700+var_25C		     ; Rd = Op1	+ Op2
ROM_ORIG:16B1E 700 CD F8 B4 86		       STR.W	       R8, [SP,#0x700+var_4C]		     ; Store to	Memory
ROM_ORIG:16B22 700 CD F8 B8 46		       STR.W	       R4, [SP,#0x700+var_48]		     ; Store to	Memory
ROM_ORIG:16B26 700 CD F8 BC 06		       STR.W	       R0, [SP,#0x700+var_44]		     ; Store to	Memory
ROM_ORIG:16B26 700
ROM_ORIG:16B2A
ROM_ORIG:16B2A		       loc_16B2A							     ; CODE XREF: sub_16A9C+146j
ROM_ORIG:16B2A 700 0D F2 B4 61		       ADDW	       R1, SP, #0x700+var_4C		     ; Rd = Op1	+ Op2
ROM_ORIG:16B2E 700 0D F5 D8 60		       ADD.W	       R0, SP, #0x700+var_40		     ; Rd = Op1	+ Op2
ROM_ORIG:16B32 700 B0 47		       BLX	       R6				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:16B32
ROM_ORIG:16B34 700 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16B36 700 55 D1		       BNE	       loc_16BE4			     ; Branch
ROM_ORIG:16B36
ROM_ORIG:16B38 700 05 AA		       ADD	       R2, SP, #0x700+var_6EC		     ; Rd = Op1	+ Op2
ROM_ORIG:16B3A 700 0D F2 A4 41		       ADDW	       R1, SP, #0x700+var_25C		     ; Rd = Op1	+ Op2
ROM_ORIG:16B3E 700 01 F0 33 FB		       BL	       sub_181A8			     ; Branch with Link
ROM_ORIG:16B3E 700
ROM_ORIG:16B42 700 9D F8 1D 00		       LDRB.W	       R0, [SP,#0x700+var_6E3]		     ; Load from Memory
ROM_ORIG:16B46 700 FF 28		       CMP	       R0, #0xFF			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16B48 700 16 D0		       BEQ	       loc_16B78			     ; Branch
ROM_ORIG:16B48
ROM_ORIG:16B4A 700 38 68		       LDR	       R0, [R7]				     ; Load from Memory
ROM_ORIG:16B4C 700 40 F4 80 60		       ORR.W	       R0, R0, #0x400			     ; Rd = Op1	| Op2
ROM_ORIG:16B50 700 38 60		       STR	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:16B52 700 05 AB		       ADD	       R3, SP, #0x700+var_6EC		     ; Rd = Op1	+ Op2
ROM_ORIG:16B54 700 CD E9 01 6A		       STRD.W	       R6, R10,	[SP,#4]			     ; Store pair of registers
ROM_ORIG:16B58 700 0D F5 D8 61		       ADD.W	       R1, SP, #0x700+var_40		     ; Rd = Op1	+ Op2
ROM_ORIG:16B5C 700 DD F8 B4 26		       LDR.W	       R2, [SP,#0x700+var_4C]		     ; Load from Memory
ROM_ORIG:16B60 700 0D F2 A4 40		       ADDW	       R0, SP, #0x700+var_25C		     ; Rd = Op1	+ Op2
ROM_ORIG:16B64 700 CD F8 00 90		       STR.W	       R9, [SP,#0x700+var_700]		     ; Store to	Memory
ROM_ORIG:16B68 700 02 F0 94 FC		       BL	       sub_19494			     ; Branch with Link
ROM_ORIG:16B68 700
ROM_ORIG:16B6C 700 BD F8 CC 06		       LDRH.W	       R0, [SP,#0x700+var_34]		     ; Load from Memory
ROM_ORIG:16B70 700 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:16B72 700 AD F8 CC 06		       STRH.W	       R0, [SP,#0x700+var_34]		     ; Store to	Memory
ROM_ORIG:16B76 700 0D E0		       B	       loc_16B94			     ; Branch
ROM_ORIG:16B76
ROM_ORIG:16B78		       ; ---------------------------------------------------------------------------
ROM_ORIG:16B78
ROM_ORIG:16B78		       loc_16B78							     ; CODE XREF: sub_16A9C+ACj
ROM_ORIG:16B78 700 00 F0 64 FE		       BL	       sub_17844			     ; Branch with Link
ROM_ORIG:16B78 700
ROM_ORIG:16B7C 700 50 B9		       CBNZ	       R0, loc_16B94			     ; Compare and Branch on Non-Zero
ROM_ORIG:16B7C
ROM_ORIG:16B7E 700 DD F8 B4 26		       LDR.W	       R2, [SP,#0x700+var_4C]		     ; Load from Memory
ROM_ORIG:16B82 700 4B 46		       MOV	       R3, R9				     ; Rd = Op2
ROM_ORIG:16B84 700 00 96		       STR	       R6, [SP,#0x700+var_700]		     ; Store to	Memory
ROM_ORIG:16B86 700 0D F5 D8 61		       ADD.W	       R1, SP, #0x700+var_40		     ; Rd = Op1	+ Op2
ROM_ORIG:16B8A 700 0D F2 A4 40		       ADDW	       R0, SP, #0x700+var_25C		     ; Rd = Op1	+ Op2
ROM_ORIG:16B8E 700 02 F0 69 FB		       BL	       sub_19264			     ; Branch with Link
ROM_ORIG:16B8E 700
ROM_ORIG:16B92 700 38 BB		       CBNZ	       R0, loc_16BE4			     ; Compare and Branch on Non-Zero
ROM_ORIG:16B92
ROM_ORIG:16B94
ROM_ORIG:16B94		       loc_16B94							     ; CODE XREF: sub_16A9C+DAj
ROM_ORIG:16B94											     ; sub_16A9C+E0j
ROM_ORIG:16B94 700 00 F0 56 FE		       BL	       sub_17844			     ; Branch with Link
ROM_ORIG:16B94 700
ROM_ORIG:16B98 700 B8 B1		       CBZ	       R0, loc_16BCA			     ; Compare and Branch on Zero
ROM_ORIG:16B98
ROM_ORIG:16B9A 700 BD F8 D4 16		       LDRH.W	       R1, [SP,#0x700+var_2C]		     ; Load from Memory
ROM_ORIG:16B9E 700 05 A8		       ADD	       R0, SP, #0x700+var_6EC		     ; Rd = Op1	+ Op2
ROM_ORIG:16BA0 700 01 F0 4D FB		       BL	       sub_1823E			     ; Branch with Link
ROM_ORIG:16BA0 700
ROM_ORIG:16BA4 700 FF 28		       CMP	       R0, #0xFF			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16BA6 700 10 D0		       BEQ	       loc_16BCA			     ; Branch
ROM_ORIG:16BA6
ROM_ORIG:16BA8 700 DD F8 B4 26		       LDR.W	       R2, [SP,#0x700+var_4C]		     ; Load from Memory
ROM_ORIG:16BAC 700 CD E9 02 0A		       STRD.W	       R0, R10,	[SP,#8]			     ; Store pair of registers
ROM_ORIG:16BB0 700 05 AB		       ADD	       R3, SP, #0x700+var_6EC		     ; Rd = Op1	+ Op2
ROM_ORIG:16BB2 700 CD E9 00 96		       STRD.W	       R9, R6, [SP]			     ; Store pair of registers
ROM_ORIG:16BB6 700 0D F5 D8 61		       ADD.W	       R1, SP, #0x700+var_40		     ; Rd = Op1	+ Op2
ROM_ORIG:16BBA 700 0D F2 A4 40		       ADDW	       R0, SP, #0x700+var_25C		     ; Rd = Op1	+ Op2
ROM_ORIG:16BBE 700 00 E0		       B	       loc_16BC2			     ; Branch
ROM_ORIG:16BBE
ROM_ORIG:16BC0		       ; ---------------------------------------------------------------------------
ROM_ORIG:16BC0
ROM_ORIG:16BC0		       loc_16BC0							     ; CODE XREF: sub_16A9C+24j
ROM_ORIG:16BC0 700 18 E0		       B	       loc_16BF4			     ; Branch
ROM_ORIG:16BC0
ROM_ORIG:16BC2		       ; ---------------------------------------------------------------------------
ROM_ORIG:16BC2
ROM_ORIG:16BC2		       loc_16BC2							     ; CODE XREF: sub_16A9C+122j
ROM_ORIG:16BC2 700 02 F0 8D FB		       BL	       sub_192E0			     ; Branch with Link
ROM_ORIG:16BC2 700
ROM_ORIG:16BC6 700 AD F8 CC 46		       STRH.W	       R4, [SP,#0x700+var_34]		     ; Store to	Memory
ROM_ORIG:16BC6 700
ROM_ORIG:16BCA
ROM_ORIG:16BCA		       loc_16BCA							     ; CODE XREF: sub_16A9C+FCj
ROM_ORIG:16BCA											     ; sub_16A9C+10Aj
ROM_ORIG:16BCA 700 DD F8 B4 06		       LDR.W	       R0, [SP,#0x700+var_4C]		     ; Load from Memory
ROM_ORIG:16BCE 700 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:16BD0 700 CD F8 B4 06		       STR.W	       R0, [SP,#0x700+var_4C]		     ; Store to	Memory
ROM_ORIG:16BD4 700 BD F8 CC 06		       LDRH.W	       R0, [SP,#0x700+var_34]		     ; Load from Memory
ROM_ORIG:16BD8 700 40 1E		       SUBS	       R0, R0, #1			     ; Rd = Op1	- Op2
ROM_ORIG:16BDA 700 00 04		       LSLS	       R0, R0, #0x10			     ; Logical Shift Left
ROM_ORIG:16BDC 700 00 0C		       LSRS	       R0, R0, #0x10			     ; Logical Shift Right
ROM_ORIG:16BDE 700 AD F8 CC 06		       STRH.W	       R0, [SP,#0x700+var_34]		     ; Store to	Memory
ROM_ORIG:16BE2 700 A2 D1		       BNE	       loc_16B2A			     ; Branch
ROM_ORIG:16BE2
ROM_ORIG:16BE4
ROM_ORIG:16BE4		       loc_16BE4							     ; CODE XREF: sub_16A9C+9Aj
ROM_ORIG:16BE4											     ; sub_16A9C+F6j
ROM_ORIG:16BE4 700 9D F8 C5 06		       LDRB.W	       R0, [SP,#0x700+var_3B]		     ; Load from Memory
ROM_ORIG:16BE8 700 40 1E		       SUBS	       R0, R0, #1			     ; Rd = Op1	- Op2
ROM_ORIG:16BEA 700 10 F0 FF 00		       ANDS.W	       R0, R0, #0xFF			     ; Rd = Op1	& Op2
ROM_ORIG:16BEE 700 8D F8 C5 06		       STRB.W	       R0, [SP,#0x700+var_3B]		     ; Store to	Memory
ROM_ORIG:16BF2 700 8D D1		       BNE	       loc_16B10			     ; Branch
ROM_ORIG:16BF2
ROM_ORIG:16BF4
ROM_ORIG:16BF4		       loc_16BF4							     ; CODE XREF: sub_16A9C+7Cj
ROM_ORIG:16BF4											     ; sub_16A9C:loc_16BC0j
ROM_ORIG:16BF4 700 0D F5 DC 6D		       ADD.W	       SP, SP, #0x6E0			     ; Rd = Op1	+ Op2
ROM_ORIG:16BF8 020 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:16BFA 020 BD E8 F0 87		       POP.W	       {R4-R10,PC}			     ; Pop registers
ROM_ORIG:16BFA 020
ROM_ORIG:16BFA		       ; End of	function sub_16A9C
ROM_ORIG:16BFA
ROM_ORIG:16BFA		       ; ---------------------------------------------------------------------------
ROM_ORIG:16BFE 00			       DCB    0
ROM_ORIG:16BFF 00			       DCB    0
ROM_ORIG:16C00 B0 FF 20	40     off_16C00       DCD memory_buffer				     ; DATA XREF: sub_16A9C+6r
ROM_ORIG:16C04 8C AE 01	00     dword_16C04     DCD 0x1AE8C					     ; DATA XREF: sub_16A9C+16r
ROM_ORIG:16C08 B4 FF 20	40     off_16C08       DCD dword_4020FFB4				     ; DATA XREF: sub_16A9C+32r
ROM_ORIG:16C0C 10			       DCB 0x10
ROM_ORIG:16C0D B5	       unk_16C0D       DCB 0xB5	; µ
ROM_ORIG:16C0E 04			       DCB    4
ROM_ORIG:16C0F 46			       DCB 0x46	; F
ROM_ORIG:16C10 00			       DCB    0
ROM_ORIG:16C11 68			       DCB 0x68	; h
ROM_ORIG:16C12 E0			       DCB 0xE0	; ‡
ROM_ORIG:16C13 B9			       DCB 0xB9	; π
ROM_ORIG:16C14 FD			       DCB 0xFD	; ˝
ROM_ORIG:16C15 F7			       DCB 0xF7	; ˜
ROM_ORIG:16C16 5E			       DCB 0x5E	; ^
ROM_ORIG:16C17 FC			       DCB 0xFC	; ¸
ROM_ORIG:16C18 00			       DCB    0
ROM_ORIG:16C19 21			       DCB 0x21	; !
ROM_ORIG:16C1A 0F			       DCB  0xF
ROM_ORIG:16C1B 48			       DCB 0x48	; H
ROM_ORIG:16C1C FD			       DCB 0xFD	; ˝
ROM_ORIG:16C1D F7			       DCB 0xF7	; ˜
ROM_ORIG:16C1E A8			       DCB 0xA8	; ®
ROM_ORIG:16C1F FC			       DCB 0xFC	; ¸
ROM_ORIG:16C20 00			       DCB    0
ROM_ORIG:16C21 21			       DCB 0x21	; !
ROM_ORIG:16C22 01			       DCB    1
ROM_ORIG:16C23 20			       DCB 0x20
ROM_ORIG:16C24 FD			       DCB 0xFD	; ˝
ROM_ORIG:16C25 F7			       DCB 0xF7	; ˜
ROM_ORIG:16C26 3A			       DCB 0x3A	; :
ROM_ORIG:16C27 FC			       DCB 0xFC	; ¸
ROM_ORIG:16C28 30			       DCB 0x30	; 0
ROM_ORIG:16C29 B9			       DCB 0xB9	; π
ROM_ORIG:16C2A 00			       DCB    0
ROM_ORIG:16C2B 22			       DCB 0x22	; "
ROM_ORIG:16C2C 11			       DCB 0x11
ROM_ORIG:16C2D 46			       DCB 0x46	; F
ROM_ORIG:16C2E 10			       DCB 0x10
ROM_ORIG:16C2F 46			       DCB 0x46	; F
ROM_ORIG:16C30 FE			       DCB 0xFE	; ˛
ROM_ORIG:16C31 F7			       DCB 0xF7	; ˜
ROM_ORIG:16C32 BC			       DCB 0xBC	; º
ROM_ORIG:16C33 FB			       DCB 0xFB	; ˚
ROM_ORIG:16C34 01			       DCB    1
ROM_ORIG:16C35 28			       DCB 0x28	; (
ROM_ORIG:16C36 01			       DCB    1
ROM_ORIG:16C37 D0			       DCB 0xD0	; –
ROM_ORIG:16C38 01			       DCB    1
ROM_ORIG:16C39 20			       DCB 0x20
ROM_ORIG:16C3A 10			       DCB 0x10
ROM_ORIG:16C3B BD			       DCB 0xBD	; Ω
ROM_ORIG:16C3C 00			       DCB    0
ROM_ORIG:16C3D 21			       DCB 0x21	; !
ROM_ORIG:16C3E 01			       DCB    1
ROM_ORIG:16C3F 20			       DCB 0x20
ROM_ORIG:16C40 A1			       DCB 0xA1	; °
ROM_ORIG:16C41 60			       DCB 0x60	; `
ROM_ORIG:16C42 C2			       DCB 0xC2	; ¬
ROM_ORIG:16C43 06			       DCB    6
ROM_ORIG:16C44 60			       DCB 0x60	; `
ROM_ORIG:16C45 71			       DCB 0x71	; q
ROM_ORIG:16C46 22			       DCB 0x22	; "
ROM_ORIG:16C47 61			       DCB 0x61	; a
ROM_ORIG:16C48 A0			       DCB 0xA0	; †
ROM_ORIG:16C49 82			       DCB 0x82	; Ç
ROM_ORIG:16C4A A1			       DCB 0xA1	; °
ROM_ORIG:16C4B 61			       DCB 0x61	; a
ROM_ORIG:16C4C 20			       DCB 0x20
ROM_ORIG:16C4D 60			       DCB 0x60	; `
ROM_ORIG:16C4E 04			       DCB    4
ROM_ORIG:16C4F 20			       DCB 0x20
ROM_ORIG:16C50 A0			       DCB 0xA0	; †
ROM_ORIG:16C51 81			       DCB 0x81	; Å
ROM_ORIG:16C52 00			       DCB    0
ROM_ORIG:16C53 20			       DCB 0x20
ROM_ORIG:16C54 10			       DCB 0x10
ROM_ORIG:16C55 BD			       DCB 0xBD	; Ω
ROM_ORIG:16C56 00			       DCB    0
ROM_ORIG:16C57 00			       DCB    0
ROM_ORIG:16C58 90			       DCB 0x90	; ê
ROM_ORIG:16C59 46			       DCB 0x46	; F
ROM_ORIG:16C5A 01			       DCB    1
ROM_ORIG:16C5B 00			       DCB    0
ROM_ORIG:16C5C 10			       DCB 0x10
ROM_ORIG:16C5D B5	       unk_16C5D       DCB 0xB5	; µ
ROM_ORIG:16C5E D1			       DCB 0xD1	; —
ROM_ORIG:16C5F E9			       DCB 0xE9	; È
ROM_ORIG:16C60 01			       DCB    1
ROM_ORIG:16C61 03			       DCB    3
ROM_ORIG:16C62 0A			       DCB  0xA
ROM_ORIG:16C63 68			       DCB 0x68	; h
ROM_ORIG:16C64 00			       DCB    0
ROM_ORIG:16C65 04			       DCB    4
ROM_ORIG:16C66 52			       DCB 0x52	; R
ROM_ORIG:16C67 1C			       DCB 0x1C
ROM_ORIG:16C68 00			       DCB    0
ROM_ORIG:16C69 0C			       DCB  0xC
ROM_ORIG:16C6A 06			       DCB    6
ROM_ORIG:16C6B D0			       DCB 0xD0	; –
ROM_ORIG:16C6C 19			       DCB 0x19
ROM_ORIG:16C6D 46			       DCB 0x46	; F
ROM_ORIG:16C6E FE			       DCB 0xFE	; ˛
ROM_ORIG:16C6F F7			       DCB 0xF7	; ˜
ROM_ORIG:16C70 9D			       DCB 0x9D	; ù
ROM_ORIG:16C71 FB			       DCB 0xFB	; ˚
ROM_ORIG:16C72 01			       DCB    1
ROM_ORIG:16C73 28			       DCB 0x28	; (
ROM_ORIG:16C74 01			       DCB    1
ROM_ORIG:16C75 D0			       DCB 0xD0	; –
ROM_ORIG:16C76 01			       DCB    1
ROM_ORIG:16C77 20			       DCB 0x20
ROM_ORIG:16C78 10			       DCB 0x10
ROM_ORIG:16C79 BD			       DCB 0xBD	; Ω
ROM_ORIG:16C7A 00			       DCB    0
ROM_ORIG:16C7B 20			       DCB 0x20
ROM_ORIG:16C7C 10			       DCB 0x10
ROM_ORIG:16C7D BD			       DCB 0xBD	; Ω
ROM_ORIG:16C7E 00			       DCB    0
ROM_ORIG:16C7F 20	       unk_16C7F       DCB 0x20
ROM_ORIG:16C80 70			       DCB 0x70	; p
ROM_ORIG:16C81 47			       DCB 0x47	; G
ROM_ORIG:16C82 00			       DCB    0
ROM_ORIG:16C83 00			       DCB    0
ROM_ORIG:16C84 2D			       DCB 0x2D	; -
ROM_ORIG:16C85 E9	       unk_16C85       DCB 0xE9	; È
ROM_ORIG:16C86 F0			       DCB 0xF0	; 
ROM_ORIG:16C87 43			       DCB 0x43	; C
ROM_ORIG:16C88 05			       DCB    5
ROM_ORIG:16C89 46			       DCB 0x46	; F
ROM_ORIG:16C8A 84			       DCB 0x84	; Ñ
ROM_ORIG:16C8B 69			       DCB 0x69	; i
ROM_ORIG:16C8C 01			       DCB    1
ROM_ORIG:16C8D 27			       DCB 0x27	; '
ROM_ORIG:16C8E 00			       DCB    0
ROM_ORIG:16C8F 68			       DCB 0x68	; h
ROM_ORIG:16C90 89			       DCB 0x89	; â
ROM_ORIG:16C91 B0			       DCB 0xB0	; ∞
ROM_ORIG:16C92 00			       DCB    0
ROM_ORIG:16C93 28			       DCB 0x28	; (
ROM_ORIG:16C94 7E			       DCB 0x7E	; ~
ROM_ORIG:16C95 D1			       DCB 0xD1	; —
ROM_ORIG:16C96 80			       DCB 0x80	; Ä
ROM_ORIG:16C97 46			       DCB 0x46	; F
ROM_ORIG:16C98 C5			       DCB 0xC5	; ≈
ROM_ORIG:16C99 F8			       DCB 0xF8	; ¯
ROM_ORIG:16C9A 08			       DCB    8
ROM_ORIG:16C9B 80			       DCB 0x80	; Ä
ROM_ORIG:16C9C 08			       DCB    8
ROM_ORIG:16C9D 20			       DCB 0x20
ROM_ORIG:16C9E 6F			       DCB 0x6F	; o
ROM_ORIG:16C9F 71			       DCB 0x71	; q
ROM_ORIG:16CA0 02			       DCB    2
ROM_ORIG:16CA1 26			       DCB 0x26	; &
ROM_ORIG:16CA2 AF			       DCB 0xAF	; Ø
ROM_ORIG:16CA3 81			       DCB 0x81	; Å
ROM_ORIG:16CA4 B1			       DCB 0xB1	; ±
ROM_ORIG:16CA5 46			       DCB 0x46	; F
ROM_ORIG:16CA6 C5			       DCB 0xC5	; ≈
ROM_ORIG:16CA7 F8			       DCB 0xF8	; ¯
ROM_ORIG:16CA8 10			       DCB 0x10
ROM_ORIG:16CA9 80			       DCB 0x80	; Ä
ROM_ORIG:16CAA A8			       DCB 0xA8	; ®
ROM_ORIG:16CAB 82			       DCB 0x82	; Ç
ROM_ORIG:16CAC 28			       DCB 0x28	; (
ROM_ORIG:16CAD 79			       DCB 0x79	; y
ROM_ORIG:16CAE 05			       DCB    5
ROM_ORIG:16CAF 28			       DCB 0x28	; (
ROM_ORIG:16CB0 0D			       DCB  0xD
ROM_ORIG:16CB1 D0			       DCB 0xD0	; –
ROM_ORIG:16CB2 06			       DCB    6
ROM_ORIG:16CB3 28			       DCB 0x28	; (
ROM_ORIG:16CB4 6F			       DCB 0x6F	; o
ROM_ORIG:16CB5 D1			       DCB 0xD1	; —
ROM_ORIG:16CB6 27			       DCB 0x27	; '
ROM_ORIG:16CB7 60			       DCB 0x60	; `
ROM_ORIG:16CB8 00			       DCB    0
ROM_ORIG:16CB9 20			       DCB 0x20
ROM_ORIG:16CBA FF			       DCB 0xFF
ROM_ORIG:16CBB F7			       DCB 0xF7	; ˜
ROM_ORIG:16CBC 11			       DCB 0x11
ROM_ORIG:16CBD FD			       DCB 0xFD	; ˝
ROM_ORIG:16CBE E9			       DCB 0xE9	; È
ROM_ORIG:16CBF 69			       DCB 0x69	; i
ROM_ORIG:16CC0 01			       DCB    1
ROM_ORIG:16CC1 20			       DCB 0x20
ROM_ORIG:16CC2 01			       DCB    1
ROM_ORIG:16CC3 F0			       DCB 0xF0	; 
ROM_ORIG:16CC4 CD			       DCB 0xCD	; Õ
ROM_ORIG:16CC5 FA			       DCB 0xFA	; ˙
ROM_ORIG:16CC6 00			       DCB    0
ROM_ORIG:16CC7 20			       DCB 0x20
ROM_ORIG:16CC8 FF			       DCB 0xFF
ROM_ORIG:16CC9 F7			       DCB 0xF7	; ˜
ROM_ORIG:16CCA C6			       DCB 0xC6	; ∆
ROM_ORIG:16CCB FC			       DCB 0xFC	; ¸
ROM_ORIG:16CCC 05			       DCB    5
ROM_ORIG:16CCD E0			       DCB 0xE0	; ‡
ROM_ORIG:16CCE C4			       DCB 0xC4	; ƒ
ROM_ORIG:16CCF F8			       DCB 0xF8	; ¯
ROM_ORIG:16CD0 00			       DCB    0
ROM_ORIG:16CD1 90			       DCB 0x90	; ê
ROM_ORIG:16CD2 03			       DCB    3
ROM_ORIG:16CD3 20			       DCB 0x20
ROM_ORIG:16CD4 E9			       DCB 0xE9	; È
ROM_ORIG:16CD5 69			       DCB 0x69	; i
ROM_ORIG:16CD6 01			       DCB    1
ROM_ORIG:16CD7 F0			       DCB 0xF0	; 
ROM_ORIG:16CD8 C3			       DCB 0xC3	; √
ROM_ORIG:16CD9 FA			       DCB 0xFA	; ˙
ROM_ORIG:16CDA 20			       DCB 0x20
ROM_ORIG:16CDB 68			       DCB 0x68	; h
ROM_ORIG:16CDC 00			       DCB    0
ROM_ORIG:16CDD F0			       DCB 0xF0	; 
ROM_ORIG:16CDE BA			       DCB 0xBA	; ∫
ROM_ORIG:16CDF F8			       DCB 0xF8	; ¯
ROM_ORIG:16CE0 00			       DCB    0
ROM_ORIG:16CE1 28			       DCB 0x28	; (
ROM_ORIG:16CE2 E7			       DCB 0xE7	; Á
ROM_ORIG:16CE3 D1			       DCB 0xD1	; —
ROM_ORIG:16CE4 20			       DCB 0x20
ROM_ORIG:16CE5 46			       DCB 0x46	; F
ROM_ORIG:16CE6 02			       DCB    2
ROM_ORIG:16CE7 F0			       DCB 0xF0	; 
ROM_ORIG:16CE8 D3			       DCB 0xD3	; ”
ROM_ORIG:16CE9 FC			       DCB 0xFC	; ¸
ROM_ORIG:16CEA 76			       DCB 0x76	; v
ROM_ORIG:16CEB 1E			       DCB 0x1E
ROM_ORIG:16CEC 02			       DCB    2
ROM_ORIG:16CED D0			       DCB 0xD0	; –
ROM_ORIG:16CEE 00			       DCB    0
ROM_ORIG:16CEF 28			       DCB 0x28	; (
ROM_ORIG:16CF0 F8			       DCB 0xF8	; ¯
ROM_ORIG:16CF1 D1			       DCB 0xD1	; —
ROM_ORIG:16CF2 01			       DCB    1
ROM_ORIG:16CF3 E0			       DCB 0xE0	; ‡
ROM_ORIG:16CF4 00			       DCB    0
ROM_ORIG:16CF5 28			       DCB 0x28	; (
ROM_ORIG:16CF6 78			       DCB 0x78	; x
ROM_ORIG:16CF7 D1			       DCB 0xD1	; —
ROM_ORIG:16CF8 A0			       DCB 0xA0	; †
ROM_ORIG:16CF9 69			       DCB 0x69	; i
ROM_ORIG:16CFA 3D			       DCB 0x3D	; =
ROM_ORIG:16CFB 49			       DCB 0x49	; I
ROM_ORIG:16CFC 05			       DCB    5
ROM_ORIG:16CFD AB			       DCB 0xAB	; ´
ROM_ORIG:16CFE 02			       DCB    2
ROM_ORIG:16CFF 04			       DCB    4
ROM_ORIG:16D00 20			       DCB 0x20
ROM_ORIG:16D01 68			       DCB 0x68	; h
ROM_ORIG:16D02 00			       DCB    0
ROM_ORIG:16D03 F0			       DCB 0xF0	; 
ROM_ORIG:16D04 41			       DCB 0x41	; A
ROM_ORIG:16D05 F9			       DCB 0xF9	; ˘
ROM_ORIG:16D06 00			       DCB    0
ROM_ORIG:16D07 28			       DCB 0x28	; (
ROM_ORIG:16D08 6F			       DCB 0x6F	; o
ROM_ORIG:16D09 D1			       DCB 0xD1	; —
ROM_ORIG:16D0A 08			       DCB    8
ROM_ORIG:16D0B 98			       DCB 0x98	; ò
ROM_ORIG:16D0C 04			       DCB    4
ROM_ORIG:16D0D 90			       DCB 0x90	; ê
ROM_ORIG:16D0E 07			       DCB    7
ROM_ORIG:16D0F 98			       DCB 0x98	; ò
ROM_ORIG:16D10 03			       DCB    3
ROM_ORIG:16D11 90			       DCB 0x90	; ê
ROM_ORIG:16D12 06			       DCB    6
ROM_ORIG:16D13 98			       DCB 0x98	; ò
ROM_ORIG:16D14 02			       DCB    2
ROM_ORIG:16D15 90			       DCB 0x90	; ê
ROM_ORIG:16D16 05			       DCB    5
ROM_ORIG:16D17 98			       DCB 0x98	; ò
ROM_ORIG:16D18 01			       DCB    1
ROM_ORIG:16D19 90			       DCB 0x90	; ê
ROM_ORIG:16D1A 60			       DCB 0x60	; `
ROM_ORIG:16D1B 68			       DCB 0x68	; h
ROM_ORIG:16D1C 18			       DCB 0x18
ROM_ORIG:16D1D B9			       DCB 0xB9	; π
ROM_ORIG:16D1E 04			       DCB    4
ROM_ORIG:16D1F 98			       DCB 0x98	; ò
ROM_ORIG:16D20 C0			       DCB 0xC0	; ¿
ROM_ORIG:16D21 F3			       DCB 0xF3	; Û
ROM_ORIG:16D22 83			       DCB 0x83	; É
ROM_ORIG:16D23 60			       DCB 0x60	; `
ROM_ORIG:16D24 A0			       DCB 0xA0	; †
ROM_ORIG:16D25 60			       DCB 0x60	; `
ROM_ORIG:16D26 05			       DCB    5
ROM_ORIG:16D27 AB			       DCB 0xAB	; ´
ROM_ORIG:16D28 04			       DCB    4
ROM_ORIG:16D29 98			       DCB 0x98	; ò
ROM_ORIG:16D2A 32			       DCB 0x32	; 2
ROM_ORIG:16D2B 4A			       DCB 0x4A	; J
ROM_ORIG:16D2C C6			       DCB 0xC6	; ∆
ROM_ORIG:16D2D B2			       DCB 0xB2	; ≤
ROM_ORIG:16D2E 20			       DCB 0x20
ROM_ORIG:16D2F 68			       DCB 0x68	; h
ROM_ORIG:16D30 11			       DCB 0x11
ROM_ORIG:16D31 02			       DCB    2
ROM_ORIG:16D32 00			       DCB    0
ROM_ORIG:16D33 F0			       DCB 0xF0	; 
ROM_ORIG:16D34 29			       DCB 0x29	; )
ROM_ORIG:16D35 F9			       DCB 0xF9	; ˘
ROM_ORIG:16D36 00			       DCB    0
ROM_ORIG:16D37 28			       DCB 0x28	; (
ROM_ORIG:16D38 57			       DCB 0x57	; W
ROM_ORIG:16D39 D1			       DCB 0xD1	; —
ROM_ORIG:16D3A 06			       DCB    6
ROM_ORIG:16D3B F0			       DCB 0xF0	; 
ROM_ORIG:16D3C 07			       DCB    7
ROM_ORIG:16D3D 00			       DCB    0
ROM_ORIG:16D3E 03			       DCB    3
ROM_ORIG:16D3F 28			       DCB 0x28	; (
ROM_ORIG:16D40 06			       DCB    6
ROM_ORIG:16D41 F0			       DCB 0xF0	; 
ROM_ORIG:16D42 78			       DCB 0x78	; x
ROM_ORIG:16D43 01			       DCB    1
ROM_ORIG:16D44 51			       DCB 0x51	; Q
ROM_ORIG:16D45 D8			       DCB 0xD8	; ÿ
ROM_ORIG:16D46 A1			       DCB 0xA1	; °
ROM_ORIG:16D47 F1			       DCB 0xF1	; Ò
ROM_ORIG:16D48 08			       DCB    8
ROM_ORIG:16D49 02			       DCB    2
ROM_ORIG:16D4A 71			       DCB 0x71	; q
ROM_ORIG:16D4B 2A			       DCB 0x2A	; *
ROM_ORIG:16D4C 4D			       DCB 0x4D	; M
ROM_ORIG:16D4D D2			       DCB 0xD2	; “
ROM_ORIG:16D4E C9			       DCB 0xC9	; …
ROM_ORIG:16D4F 08			       DCB    8
ROM_ORIG:16D50 29			       DCB 0x29	; )
ROM_ORIG:16D51 4A			       DCB 0x4A	; J
ROM_ORIG:16D52 02			       DCB    2
ROM_ORIG:16D53 EB			       DCB 0xEB	; Î
ROM_ORIG:16D54 C1			       DCB 0xC1	; ¡
ROM_ORIG:16D55 01			       DCB    1
ROM_ORIG:16D56 01			       DCB    1
ROM_ORIG:16D57 EB			       DCB 0xEB	; Î
ROM_ORIG:16D58 40			       DCB 0x40	; @
ROM_ORIG:16D59 00			       DCB    0
ROM_ORIG:16D5A 02			       DCB    2
ROM_ORIG:16D5B 21			       DCB 0x21	; !
ROM_ORIG:16D5C 30			       DCB 0x30	; 0
ROM_ORIG:16D5D F8			       DCB 0xF8	; ¯
ROM_ORIG:16D5E 08			       DCB    8
ROM_ORIG:16D5F 0C			       DCB  0xC
ROM_ORIG:16D60 40			       DCB 0x40	; @
ROM_ORIG:16D61 04			       DCB    4
ROM_ORIG:16D62 02			       DCB    2
ROM_ORIG:16D63 0C			       DCB  0xC
ROM_ORIG:16D64 20			       DCB 0x20
ROM_ORIG:16D65 68			       DCB 0x68	; h
ROM_ORIG:16D66 00			       DCB    0
ROM_ORIG:16D67 F0			       DCB 0xF0	; 
ROM_ORIG:16D68 7B			       DCB 0x7B	; {
ROM_ORIG:16D69 F9			       DCB 0xF9	; ˘
ROM_ORIG:16D6A 00			       DCB    0
ROM_ORIG:16D6B 28			       DCB 0x28	; (
ROM_ORIG:16D6C 3D			       DCB 0x3D	; =
ROM_ORIG:16D6D D1			       DCB 0xD1	; —
ROM_ORIG:16D6E A0			       DCB 0xA0	; †
ROM_ORIG:16D6F 69			       DCB 0x69	; i
ROM_ORIG:16D70 22			       DCB 0x22	; "
ROM_ORIG:16D71 49			       DCB 0x49	; I
ROM_ORIG:16D72 05			       DCB    5
ROM_ORIG:16D73 AB			       DCB 0xAB	; ´
ROM_ORIG:16D74 02			       DCB    2
ROM_ORIG:16D75 04			       DCB    4
ROM_ORIG:16D76 20			       DCB 0x20
ROM_ORIG:16D77 68			       DCB 0x68	; h
ROM_ORIG:16D78 00			       DCB    0
ROM_ORIG:16D79 F0			       DCB 0xF0	; 
ROM_ORIG:16D7A 06			       DCB    6
ROM_ORIG:16D7B F9			       DCB 0xF9	; ˘
ROM_ORIG:16D7C 58			       DCB 0x58	; X
ROM_ORIG:16D7D B9			       DCB 0xB9	; π
ROM_ORIG:16D7E 20			       DCB 0x20
ROM_ORIG:16D7F 49			       DCB 0x49	; I
ROM_ORIG:16D80 4F			       DCB 0x4F	; O
ROM_ORIG:16D81 F4			       DCB 0xF4	; Ù
ROM_ORIG:16D82 00			       DCB    0
ROM_ORIG:16D83 72			       DCB 0x72	; r
ROM_ORIG:16D84 20			       DCB 0x20
ROM_ORIG:16D85 68			       DCB 0x68	; h
ROM_ORIG:16D86 05			       DCB    5
ROM_ORIG:16D87 AB			       DCB 0xAB	; ´
ROM_ORIG:16D88 00			       DCB    0
ROM_ORIG:16D89 F0			       DCB 0xF0	; 
ROM_ORIG:16D8A FE			       DCB 0xFE	; ˛
ROM_ORIG:16D8B F8			       DCB 0xF8	; ¯
ROM_ORIG:16D8C 18			       DCB 0x18
ROM_ORIG:16D8D B9			       DCB 0xB9	; π
ROM_ORIG:16D8E 01			       DCB    1
ROM_ORIG:16D8F A9			       DCB 0xA9	; ©
ROM_ORIG:16D90 20			       DCB 0x20
ROM_ORIG:16D91 46			       DCB 0x46	; F
ROM_ORIG:16D92 01			       DCB    1
ROM_ORIG:16D93 E0			       DCB 0xE0	; ‡
ROM_ORIG:16D94 1F			       DCB 0x1F
ROM_ORIG:16D95 E0			       DCB 0xE0	; ‡
ROM_ORIG:16D96 28			       DCB 0x28	; (
ROM_ORIG:16D97 E0			       DCB 0xE0	; ‡
ROM_ORIG:16D98 02			       DCB    2
ROM_ORIG:16D99 F0			       DCB 0xF0	; 
ROM_ORIG:16D9A 36			       DCB 0x36	; 6
ROM_ORIG:16D9B FC			       DCB 0xFC	; ¸
ROM_ORIG:16D9C 28			       DCB 0x28	; (
ROM_ORIG:16D9D BB			       DCB 0xBB	; ª
ROM_ORIG:16D9E 01			       DCB    1
ROM_ORIG:16D9F A9			       DCB 0xA9	; ©
ROM_ORIG:16DA0 20			       DCB 0x20
ROM_ORIG:16DA1 46			       DCB 0x46	; F
ROM_ORIG:16DA2 02			       DCB    2
ROM_ORIG:16DA3 F0			       DCB 0xF0	; 
ROM_ORIG:16DA4 E3			       DCB 0xE3	; „
ROM_ORIG:16DA5 FB			       DCB 0xFB	; ˚
ROM_ORIG:16DA6 00			       DCB    0
ROM_ORIG:16DA7 BB			       DCB 0xBB	; ª
ROM_ORIG:16DA8 28			       DCB 0x28	; (
ROM_ORIG:16DA9 46			       DCB 0x46	; F
ROM_ORIG:16DAA 02			       DCB    2
ROM_ORIG:16DAB F0			       DCB 0xF0	; 
ROM_ORIG:16DAC B9			       DCB 0xB9	; π
ROM_ORIG:16DAD FB			       DCB 0xFB	; ˚
ROM_ORIG:16DAE 20			       DCB 0x20
ROM_ORIG:16DAF B9			       DCB 0xB9	; π
ROM_ORIG:16DB0 85			       DCB 0x85	; Ö
ROM_ORIG:16DB1 F8			       DCB 0xF8	; ¯
ROM_ORIG:16DB2 05			       DCB    5
ROM_ORIG:16DB3 90			       DCB 0x90	; ê
ROM_ORIG:16DB4 AF			       DCB 0xAF	; Ø
ROM_ORIG:16DB5 81			       DCB 0x81	; Å
ROM_ORIG:16DB6 E7			       DCB 0xE7	; Á
ROM_ORIG:16DB7 61			       DCB 0x61	; a
ROM_ORIG:16DB8 0B			       DCB  0xB
ROM_ORIG:16DB9 E0			       DCB 0xE0	; ‡
ROM_ORIG:16DBA 00			       DCB    0
ROM_ORIG:16DBB 23			       DCB 0x23	; #
ROM_ORIG:16DBC C4			       DCB 0xC4	; ƒ
ROM_ORIG:16DBD F8			       DCB 0xF8	; ¯
ROM_ORIG:16DBE 1C			       DCB 0x1C
ROM_ORIG:16DBF 80			       DCB 0x80	; Ä
ROM_ORIG:16DC0 13			       DCB 0x13
ROM_ORIG:16DC1 49			       DCB 0x49	; I
ROM_ORIG:16DC2 10			       DCB 0x10
ROM_ORIG:16DC3 A2			       DCB 0xA2	; ¢
ROM_ORIG:16DC4 00			       DCB    0
ROM_ORIG:16DC5 93			       DCB 0x93	; ì
ROM_ORIG:16DC6 04			       DCB    4
ROM_ORIG:16DC7 F1			       DCB 0xF1	; Ò
ROM_ORIG:16DC8 20			       DCB 0x20
ROM_ORIG:16DC9 03			       DCB    3
ROM_ORIG:16DCA 28			       DCB 0x28	; (
ROM_ORIG:16DCB 46			       DCB 0x46	; F
ROM_ORIG:16DCC FF			       DCB 0xFF
ROM_ORIG:16DCD F7			       DCB 0xF7	; ˜
ROM_ORIG:16DCE D3			       DCB 0xD3	; ”
ROM_ORIG:16DCF FA			       DCB 0xFA	; ˙
ROM_ORIG:16DD0 58			       DCB 0x58	; X
ROM_ORIG:16DD1 B9			       DCB 0xB9	; π
ROM_ORIG:16DD2 2F			       DCB 0x2F	; /
ROM_ORIG:16DD3 60			       DCB 0x60	; `
ROM_ORIG:16DD4 05			       DCB    5
ROM_ORIG:16DD5 E0			       DCB 0xE0	; ‡
ROM_ORIG:16DD6 E0			       DCB 0xE0	; ‡
ROM_ORIG:16DD7 69			       DCB 0x69	; i
ROM_ORIG:16DD8 38			       DCB 0x38	; 8
ROM_ORIG:16DD9 B1			       DCB 0xB1	; ±
ROM_ORIG:16DDA AF			       DCB 0xAF	; Ø
ROM_ORIG:16DDB 81			       DCB 0x81	; Å
ROM_ORIG:16DDC E0			       DCB 0xE0	; ‡
ROM_ORIG:16DDD 69			       DCB 0x69	; i
ROM_ORIG:16DDE 40			       DCB 0x40	; @
ROM_ORIG:16DDF 1C			       DCB 0x1C
ROM_ORIG:16DE0 E0			       DCB 0xE0	; ‡
ROM_ORIG:16DE1 61			       DCB 0x61	; a
ROM_ORIG:16DE2 00			       DCB    0
ROM_ORIG:16DE3 20			       DCB 0x20
ROM_ORIG:16DE4 09			       DCB    9
ROM_ORIG:16DE5 B0			       DCB 0xB0	; ∞
ROM_ORIG:16DE6 BD			       DCB 0xBD	; Ω
ROM_ORIG:16DE7 E8			       DCB 0xE8	; Ë
ROM_ORIG:16DE8 F0			       DCB 0xF0	; 
ROM_ORIG:16DE9 83			       DCB 0x83	; É
ROM_ORIG:16DEA 01			       DCB    1
ROM_ORIG:16DEB 20			       DCB 0x20
ROM_ORIG:16DEC FA			       DCB 0xFA	; ˙
ROM_ORIG:16DED E7			       DCB 0xE7	; Á
ROM_ORIG:16DEE 00			       DCB    0
ROM_ORIG:16DEF 00			       DCB    0
ROM_ORIG:16DF0 00			       DCB    0
ROM_ORIG:16DF1 00			       DCB    0
ROM_ORIG:16DF2 09			       DCB    9
ROM_ORIG:16DF3 09			       DCB    9
ROM_ORIG:16DF4 00			       DCB    0
ROM_ORIG:16DF5 00			       DCB    0
ROM_ORIG:16DF6 04			       DCB    4
ROM_ORIG:16DF7 04			       DCB    4
ROM_ORIG:16DF8 08			       DCB    8
ROM_ORIG:16DF9 B1			       DCB 0xB1	; ±
ROM_ORIG:16DFA 01			       DCB    1
ROM_ORIG:16DFB 00			       DCB    0
ROM_ORIG:16DFC 00			       DCB    0
ROM_ORIG:16DFD 00			       DCB    0
ROM_ORIG:16DFE 1B			       DCB 0x1B
ROM_ORIG:16DFF 07			       DCB    7
ROM_ORIG:16E00 00			       DCB    0
ROM_ORIG:16E01 00			       DCB    0
ROM_ORIG:16E02 1A			       DCB 0x1A
ROM_ORIG:16E03 10			       DCB 0x10
ROM_ORIG:16E04 4D			       DCB 0x4D	; M
ROM_ORIG:16E05 4C			       DCB 0x4C	; L
ROM_ORIG:16E06 4F			       DCB 0x4F	; O
ROM_ORIG:16E07 20			       DCB 0x20
ROM_ORIG:16E08 20			       DCB 0x20
ROM_ORIG:16E09 20			       DCB 0x20
ROM_ORIG:16E0A 20			       DCB 0x20
ROM_ORIG:16E0B 20			       DCB 0x20
ROM_ORIG:16E0C 20			       DCB 0x20
ROM_ORIG:16E0D 20			       DCB 0x20
ROM_ORIG:16E0E 20			       DCB 0x20
ROM_ORIG:16E0F 00			       DCB    0
ROM_ORIG:16E10 01			       DCB    1
ROM_ORIG:16E11 98			       DCB 0x98	; ò
ROM_ORIG:16E12 01			       DCB    1
ROM_ORIG:16E13 00			       DCB    0
ROM_ORIG:16E14 06			       DCB    6
ROM_ORIG:16E15 49			       DCB 0x49	; I
ROM_ORIG:16E16 01			       DCB    1
ROM_ORIG:16E17 EB			       DCB 0xEB	; Î
ROM_ORIG:16E18 80			       DCB 0x80	; Ä
ROM_ORIG:16E19 00			       DCB    0
ROM_ORIG:16E1A 50			       DCB 0x50	; P
ROM_ORIG:16E1B F8			       DCB 0xF8	; ¯
ROM_ORIG:16E1C 04			       DCB    4
ROM_ORIG:16E1D 0C			       DCB  0xC
ROM_ORIG:16E1E D0			       DCB 0xD0	; –
ROM_ORIG:16E1F F8			       DCB 0xF8	; ¯
ROM_ORIG:16E20 34			       DCB 0x34	; 4
ROM_ORIG:16E21 11			       DCB 0x11
ROM_ORIG:16E22 21			       DCB 0x21	; !
ROM_ORIG:16E23 F4			       DCB 0xF4	; Ù
ROM_ORIG:16E24 00			       DCB    0
ROM_ORIG:16E25 11			       DCB 0x11
ROM_ORIG:16E26 C0			       DCB 0xC0	; ¿
ROM_ORIG:16E27 F8			       DCB 0xF8	; ¯
ROM_ORIG:16E28 34			       DCB 0x34	; 4
ROM_ORIG:16E29 11			       DCB 0x11
ROM_ORIG:16E2A 00			       DCB    0
ROM_ORIG:16E2B 20			       DCB 0x20
ROM_ORIG:16E2C 70			       DCB 0x70	; p
ROM_ORIG:16E2D 47			       DCB 0x47	; G
ROM_ORIG:16E2E 00			       DCB    0
ROM_ORIG:16E2F 00			       DCB    0
ROM_ORIG:16E30 00			       DCB    0
ROM_ORIG:16E31 B1			       DCB 0xB1	; ±
ROM_ORIG:16E32 01			       DCB    1
ROM_ORIG:16E33 00			       DCB    0
ROM_ORIG:16E34 06			       DCB    6
ROM_ORIG:16E35 49			       DCB 0x49	; I
ROM_ORIG:16E36 01			       DCB    1
ROM_ORIG:16E37 EB			       DCB 0xEB	; Î
ROM_ORIG:16E38 80			       DCB 0x80	; Ä
ROM_ORIG:16E39 00			       DCB    0
ROM_ORIG:16E3A 50			       DCB 0x50	; P
ROM_ORIG:16E3B F8			       DCB 0xF8	; ¯
ROM_ORIG:16E3C 04			       DCB    4
ROM_ORIG:16E3D 0C			       DCB  0xC
ROM_ORIG:16E3E D0			       DCB 0xD0	; –
ROM_ORIG:16E3F F8			       DCB 0xF8	; ¯
ROM_ORIG:16E40 34			       DCB 0x34	; 4
ROM_ORIG:16E41 11			       DCB 0x11
ROM_ORIG:16E42 41			       DCB 0x41	; A
ROM_ORIG:16E43 F4			       DCB 0xF4	; Ù
ROM_ORIG:16E44 00			       DCB    0
ROM_ORIG:16E45 11			       DCB 0x11
ROM_ORIG:16E46 C0			       DCB 0xC0	; ¿
ROM_ORIG:16E47 F8			       DCB 0xF8	; ¯
ROM_ORIG:16E48 34			       DCB 0x34	; 4
ROM_ORIG:16E49 11			       DCB 0x11
ROM_ORIG:16E4A 00			       DCB    0
ROM_ORIG:16E4B 20			       DCB 0x20
ROM_ORIG:16E4C 70			       DCB 0x70	; p
ROM_ORIG:16E4D 47			       DCB 0x47	; G
ROM_ORIG:16E4E 00			       DCB    0
ROM_ORIG:16E4F 00			       DCB    0
ROM_ORIG:16E50 00			       DCB    0
ROM_ORIG:16E51 B1			       DCB 0xB1	; ±
ROM_ORIG:16E52 01			       DCB    1
ROM_ORIG:16E53 00			       DCB    0
ROM_ORIG:16E54 33			       DCB 0x33	; 3
ROM_ORIG:16E55 49	       unk_16E55       DCB 0x49	; I
ROM_ORIG:16E56 30			       DCB 0x30	; 0
ROM_ORIG:16E57 B5			       DCB 0xB5	; µ
ROM_ORIG:16E58 01			       DCB    1
ROM_ORIG:16E59 EB			       DCB 0xEB	; Î
ROM_ORIG:16E5A 80			       DCB 0x80	; Ä
ROM_ORIG:16E5B 04			       DCB    4
ROM_ORIG:16E5C 54			       DCB 0x54	; T
ROM_ORIG:16E5D F8			       DCB 0xF8	; ¯
ROM_ORIG:16E5E 04			       DCB    4
ROM_ORIG:16E5F 1C			       DCB 0x1C
ROM_ORIG:16E60 0A			       DCB  0xA
ROM_ORIG:16E61 69			       DCB 0x69	; i
ROM_ORIG:16E62 42			       DCB 0x42	; B
ROM_ORIG:16E63 F0			       DCB 0xF0	; 
ROM_ORIG:16E64 02			       DCB    2
ROM_ORIG:16E65 02			       DCB    2
ROM_ORIG:16E66 0A			       DCB  0xA
ROM_ORIG:16E67 61			       DCB 0x61	; a
ROM_ORIG:16E68 54			       DCB 0x54	; T
ROM_ORIG:16E69 F8			       DCB 0xF8	; ¯
ROM_ORIG:16E6A 04			       DCB    4
ROM_ORIG:16E6B 1C			       DCB 0x1C
ROM_ORIG:16E6C 4A			       DCB 0x4A	; J
ROM_ORIG:16E6D 69			       DCB 0x69	; i
ROM_ORIG:16E6E D2			       DCB 0xD2	; “
ROM_ORIG:16E6F 07			       DCB    7
ROM_ORIG:16E70 FC			       DCB 0xFC	; ¸
ROM_ORIG:16E71 D0			       DCB 0xD0	; –
ROM_ORIG:16E72 D1			       DCB 0xD1	; —
ROM_ORIG:16E73 F8			       DCB 0xF8	; ¯
ROM_ORIG:16E74 2C			       DCB 0x2C	; ,
ROM_ORIG:16E75 21			       DCB 0x21	; !
ROM_ORIG:16E76 42			       DCB 0x42	; B
ROM_ORIG:16E77 F0			       DCB 0xF0	; 
ROM_ORIG:16E78 80			       DCB 0x80	; Ä
ROM_ORIG:16E79 72			       DCB 0x72	; r
ROM_ORIG:16E7A C1			       DCB 0xC1	; ¡
ROM_ORIG:16E7B F8			       DCB 0xF8	; ¯
ROM_ORIG:16E7C 2C			       DCB 0x2C	; ,
ROM_ORIG:16E7D 21			       DCB 0x21	; !
ROM_ORIG:16E7E 54			       DCB 0x54	; T
ROM_ORIG:16E7F F8			       DCB 0xF8	; ¯
ROM_ORIG:16E80 04			       DCB    4
ROM_ORIG:16E81 1C			       DCB 0x1C
ROM_ORIG:16E82 D1			       DCB 0xD1	; —
ROM_ORIG:16E83 F8			       DCB 0xF8	; ¯
ROM_ORIG:16E84 2C			       DCB 0x2C	; ,
ROM_ORIG:16E85 21			       DCB 0x21	; !
ROM_ORIG:16E86 D2			       DCB 0xD2	; “
ROM_ORIG:16E87 01			       DCB    1
ROM_ORIG:16E88 FB			       DCB 0xFB	; ˚
ROM_ORIG:16E89 D4			       DCB 0xD4	; ‘
ROM_ORIG:16E8A D1			       DCB 0xD1	; —
ROM_ORIG:16E8B F8			       DCB 0xF8	; ¯
ROM_ORIG:16E8C FC			       DCB 0xFC	; ¸
ROM_ORIG:16E8D 21			       DCB 0x21	; !
ROM_ORIG:16E8E 4F			       DCB 0x4F	; O
ROM_ORIG:16E8F F4			       DCB 0xF4	; Ù
ROM_ORIG:16E90 40			       DCB 0x40	; @
ROM_ORIG:16E91 62			       DCB 0x62	; b
ROM_ORIG:16E92 C1			       DCB 0xC1	; ¡
ROM_ORIG:16E93 F8			       DCB 0xF8	; ¯
ROM_ORIG:16E94 28			       DCB 0x28	; (
ROM_ORIG:16E95 21			       DCB 0x21	; !
ROM_ORIG:16E96 54			       DCB 0x54	; T
ROM_ORIG:16E97 F8			       DCB 0xF8	; ¯
ROM_ORIG:16E98 04			       DCB    4
ROM_ORIG:16E99 1C			       DCB 0x1C
ROM_ORIG:16E9A D1			       DCB 0xD1	; —
ROM_ORIG:16E9B F8			       DCB 0xF8	; ¯
ROM_ORIG:16E9C 40			       DCB 0x40	; @
ROM_ORIG:16E9D 21			       DCB 0x21	; !
ROM_ORIG:16E9E 42			       DCB 0x42	; B
ROM_ORIG:16E9F F0			       DCB 0xF0	; 
ROM_ORIG:16EA0 00			       DCB    0
ROM_ORIG:16EA1 72			       DCB 0x72	; r
ROM_ORIG:16EA2 C1			       DCB 0xC1	; ¡
ROM_ORIG:16EA3 F8			       DCB 0xF8	; ¯
ROM_ORIG:16EA4 40			       DCB 0x40	; @
ROM_ORIG:16EA5 21			       DCB 0x21	; !
ROM_ORIG:16EA6 00			       DCB    0
ROM_ORIG:16EA7 25			       DCB 0x25	; %
ROM_ORIG:16EA8 54			       DCB 0x54	; T
ROM_ORIG:16EA9 F8			       DCB 0xF8	; ¯
ROM_ORIG:16EAA 04			       DCB    4
ROM_ORIG:16EAB 1C			       DCB 0x1C
ROM_ORIG:16EAC CD			       DCB 0xCD	; Õ
ROM_ORIG:16EAD 62			       DCB 0x62	; b
ROM_ORIG:16EAE 2A			       DCB 0x2A	; *
ROM_ORIG:16EAF 46			       DCB 0x46	; F
ROM_ORIG:16EB0 29			       DCB 0x29	; )
ROM_ORIG:16EB1 46			       DCB 0x46	; F
ROM_ORIG:16EB2 00			       DCB    0
ROM_ORIG:16EB3 F0			       DCB 0xF0	; 
ROM_ORIG:16EB4 D5			       DCB 0xD5	; ’
ROM_ORIG:16EB5 F8			       DCB 0xF8	; ¯
ROM_ORIG:16EB6 08			       DCB    8
ROM_ORIG:16EB7 B1			       DCB 0xB1	; ±
ROM_ORIG:16EB8 01			       DCB    1
ROM_ORIG:16EB9 20			       DCB 0x20
ROM_ORIG:16EBA 30			       DCB 0x30	; 0
ROM_ORIG:16EBB BD			       DCB 0xBD	; Ω
ROM_ORIG:16EBC 54			       DCB 0x54	; T
ROM_ORIG:16EBD F8			       DCB 0xF8	; ¯
ROM_ORIG:16EBE 04			       DCB    4
ROM_ORIG:16EBF 0D			       DCB  0xD
ROM_ORIG:16EC0 D0			       DCB 0xD0	; –
ROM_ORIG:16EC1 F8			       DCB 0xF8	; ¯
ROM_ORIG:16EC2 28			       DCB 0x28	; (
ROM_ORIG:16EC3 11			       DCB 0x11
ROM_ORIG:16EC4 41			       DCB 0x41	; A
ROM_ORIG:16EC5 F4			       DCB 0xF4	; Ù
ROM_ORIG:16EC6 80			       DCB 0x80	; Ä
ROM_ORIG:16EC7 71			       DCB 0x71	; q
ROM_ORIG:16EC8 C0			       DCB 0xC0	; ¿
ROM_ORIG:16EC9 F8			       DCB 0xF8	; ¯
ROM_ORIG:16ECA 28			       DCB 0x28	; (
ROM_ORIG:16ECB 11			       DCB 0x11
ROM_ORIG:16ECC 21			       DCB 0x21	; !
ROM_ORIG:16ECD 68			       DCB 0x68	; h
ROM_ORIG:16ECE 16			       DCB 0x16
ROM_ORIG:16ECF 48			       DCB 0x48	; H
ROM_ORIG:16ED0 C1			       DCB 0xC1	; ¡
ROM_ORIG:16ED1 F8			       DCB 0xF8	; ¯
ROM_ORIG:16ED2 34			       DCB 0x34	; 4
ROM_ORIG:16ED3 01			       DCB    1
ROM_ORIG:16ED4 02			       DCB    2
ROM_ORIG:16ED5 20			       DCB 0x20
ROM_ORIG:16ED6 21			       DCB 0x21	; !
ROM_ORIG:16ED7 68			       DCB 0x68	; h
ROM_ORIG:16ED8 C8			       DCB 0xC8	; »
ROM_ORIG:16ED9 62			       DCB 0x62	; b
ROM_ORIG:16EDA 01			       DCB    1
ROM_ORIG:16EDB CC			       DCB 0xCC	; Ã
ROM_ORIG:16EDC C0			       DCB 0xC0	; ¿
ROM_ORIG:16EDD F8			       DCB 0xF8	; ¯
ROM_ORIG:16EDE 0C			       DCB  0xC
ROM_ORIG:16EDF 51			       DCB 0x51	; Q
ROM_ORIG:16EE0 54			       DCB 0x54	; T
ROM_ORIG:16EE1 F8			       DCB 0xF8	; ¯
ROM_ORIG:16EE2 04			       DCB    4
ROM_ORIG:16EE3 0C			       DCB  0xC
ROM_ORIG:16EE4 D0			       DCB 0xD0	; –
ROM_ORIG:16EE5 F8			       DCB 0xF8	; ¯
ROM_ORIG:16EE6 30			       DCB 0x30	; 0
ROM_ORIG:16EE7 11			       DCB 0x11
ROM_ORIG:16EE8 C9			       DCB 0xC9	; …
ROM_ORIG:16EE9 07			       DCB    7
ROM_ORIG:16EEA FB			       DCB 0xFB	; ˚
ROM_ORIG:16EEB D0			       DCB 0xD0	; –
ROM_ORIG:16EEC 01			       DCB    1
ROM_ORIG:16EED 21			       DCB 0x21	; !
ROM_ORIG:16EEE C0			       DCB 0xC0	; ¿
ROM_ORIG:16EEF F8			       DCB 0xF8	; ¯
ROM_ORIG:16EF0 30			       DCB 0x30	; 0
ROM_ORIG:16EF1 11			       DCB 0x11
ROM_ORIG:16EF2 54			       DCB 0x54	; T
ROM_ORIG:16EF3 F8			       DCB 0xF8	; ¯
ROM_ORIG:16EF4 04			       DCB    4
ROM_ORIG:16EF5 0C			       DCB  0xC
ROM_ORIG:16EF6 C0			       DCB 0xC0	; ¿
ROM_ORIG:16EF7 F8			       DCB 0xF8	; ¯
ROM_ORIG:16EF8 0C			       DCB  0xC
ROM_ORIG:16EF9 51			       DCB 0x51	; Q
ROM_ORIG:16EFA 54			       DCB 0x54	; T
ROM_ORIG:16EFB F8			       DCB 0xF8	; ¯
ROM_ORIG:16EFC 04			       DCB    4
ROM_ORIG:16EFD 0C			       DCB  0xC
ROM_ORIG:16EFE D0			       DCB 0xD0	; –
ROM_ORIG:16EFF F8			       DCB 0xF8	; ¯
ROM_ORIG:16F00 30			       DCB 0x30	; 0
ROM_ORIG:16F01 11			       DCB 0x11
ROM_ORIG:16F02 C9			       DCB 0xC9	; …
ROM_ORIG:16F03 07			       DCB    7
ROM_ORIG:16F04 FB			       DCB 0xFB	; ˚
ROM_ORIG:16F05 D0			       DCB 0xD0	; –
ROM_ORIG:16F06 D0			       DCB 0xD0	; –
ROM_ORIG:16F07 F8			       DCB 0xF8	; ¯
ROM_ORIG:16F08 30			       DCB 0x30	; 0
ROM_ORIG:16F09 11			       DCB 0x11
ROM_ORIG:16F0A 41			       DCB 0x41	; A
ROM_ORIG:16F0B F0			       DCB 0xF0	; 
ROM_ORIG:16F0C 01			       DCB    1
ROM_ORIG:16F0D 01			       DCB    1
ROM_ORIG:16F0E C0			       DCB 0xC0	; ¿
ROM_ORIG:16F0F F8			       DCB 0xF8	; ¯
ROM_ORIG:16F10 30			       DCB 0x30	; 0
ROM_ORIG:16F11 11			       DCB 0x11
ROM_ORIG:16F12 54			       DCB 0x54	; T
ROM_ORIG:16F13 F8			       DCB 0xF8	; ¯
ROM_ORIG:16F14 04			       DCB    4
ROM_ORIG:16F15 0C			       DCB  0xC
ROM_ORIG:16F16 C1			       DCB 0xC1	; ¡
ROM_ORIG:16F17 6A			       DCB 0x6A	; j
ROM_ORIG:16F18 21			       DCB 0x21	; !
ROM_ORIG:16F19 F0			       DCB 0xF0	; 
ROM_ORIG:16F1A 02			       DCB    2
ROM_ORIG:16F1B 01			       DCB    1
ROM_ORIG:16F1C C1			       DCB 0xC1	; ¡
ROM_ORIG:16F1D 62			       DCB 0x62	; b
ROM_ORIG:16F1E 00			       DCB    0
ROM_ORIG:16F1F 20			       DCB 0x20
ROM_ORIG:16F20 30			       DCB 0x30	; 0
ROM_ORIG:16F21 BD			       DCB 0xBD	; Ω
ROM_ORIG:16F22 00			       DCB    0
ROM_ORIG:16F23 00			       DCB    0
ROM_ORIG:16F24 00			       DCB    0
ROM_ORIG:16F25 B1			       DCB 0xB1	; ±
ROM_ORIG:16F26 01			       DCB    1
ROM_ORIG:16F27 00			       DCB    0
ROM_ORIG:16F28 33			       DCB 0x33	; 3
ROM_ORIG:16F29 00			       DCB    0
ROM_ORIG:16F2A 7F			       DCB 0x7F	; 
ROM_ORIG:16F2B 30			       DCB 0x30	; 0
ROM_ORIG:16F2C 15			       DCB 0x15
ROM_ORIG:16F2D 4A			       DCB 0x4A	; J
ROM_ORIG:16F2E 10			       DCB 0x10
ROM_ORIG:16F2F B5			       DCB 0xB5	; µ
ROM_ORIG:16F30 02			       DCB    2
ROM_ORIG:16F31 EB			       DCB 0xEB	; Î
ROM_ORIG:16F32 80			       DCB 0x80	; Ä
ROM_ORIG:16F33 03			       DCB    3
ROM_ORIG:16F34 53			       DCB 0x53	; S
ROM_ORIG:16F35 F8			       DCB 0xF8	; ¯
ROM_ORIG:16F36 04			       DCB    4
ROM_ORIG:16F37 2C			       DCB 0x2C	; ,
ROM_ORIG:16F38 D2			       DCB 0xD2	; “
ROM_ORIG:16F39 F8			       DCB 0xF8	; ¯
ROM_ORIG:16F3A 30			       DCB 0x30	; 0
ROM_ORIG:16F3B 01			       DCB    1
ROM_ORIG:16F3C 00			       DCB    0
ROM_ORIG:16F3D 28			       DCB 0x28	; (
ROM_ORIG:16F3E F9			       DCB 0xF9	; ˘
ROM_ORIG:16F3F D0			       DCB 0xD0	; –
ROM_ORIG:16F40 04			       DCB    4
ROM_ORIG:16F41 04			       DCB    4
ROM_ORIG:16F42 01			       DCB    1
ROM_ORIG:16F43 D5			       DCB 0xD5	; ’
ROM_ORIG:16F44 01			       DCB    1
ROM_ORIG:16F45 20			       DCB 0x20
ROM_ORIG:16F46 10			       DCB 0x10
ROM_ORIG:16F47 BD			       DCB 0xBD	; Ω
ROM_ORIG:16F48 84			       DCB 0x84	; Ñ
ROM_ORIG:16F49 06			       DCB    6
ROM_ORIG:16F4A 0B			       DCB  0xB
ROM_ORIG:16F4B D5			       DCB 0xD5	; ’
ROM_ORIG:16F4C 20			       DCB 0x20
ROM_ORIG:16F4D 24			       DCB 0x24	; $
ROM_ORIG:16F4E C2			       DCB 0xC2	; ¬
ROM_ORIG:16F4F F8			       DCB 0xF8	; ¯
ROM_ORIG:16F50 30			       DCB 0x30	; 0
ROM_ORIG:16F51 41			       DCB 0x41	; A
ROM_ORIG:16F52 00			       DCB    0
ROM_ORIG:16F53 22			       DCB 0x22	; "
ROM_ORIG:16F54 53			       DCB 0x53	; S
ROM_ORIG:16F55 F8			       DCB 0xF8	; ¯
ROM_ORIG:16F56 04			       DCB    4
ROM_ORIG:16F57 4C			       DCB 0x4C	; L
ROM_ORIG:16F58 D4			       DCB 0xD4	; ‘
ROM_ORIG:16F59 F8			       DCB 0xF8	; ¯
ROM_ORIG:16F5A 20			       DCB 0x20
ROM_ORIG:16F5B 41			       DCB 0x41	; A
ROM_ORIG:16F5C 52			       DCB 0x52	; R
ROM_ORIG:16F5D 1C			       DCB 0x1C
ROM_ORIG:16F5E 80			       DCB 0x80	; Ä
ROM_ORIG:16F5F 2A			       DCB 0x2A	; *
ROM_ORIG:16F60 10			       DCB 0x10
ROM_ORIG:16F61 C1			       DCB 0xC1	; ¡
ROM_ORIG:16F62 F7			       DCB 0xF7	; ˜
ROM_ORIG:16F63 D3			       DCB 0xD3	; ”
ROM_ORIG:16F64 C2			       DCB 0xC2	; ¬
ROM_ORIG:16F65 06			       DCB    6
ROM_ORIG:16F66 04			       DCB    4
ROM_ORIG:16F67 D5			       DCB 0xD5	; ’
ROM_ORIG:16F68 53			       DCB 0x53	; S
ROM_ORIG:16F69 F8			       DCB 0xF8	; ¯
ROM_ORIG:16F6A 04			       DCB    4
ROM_ORIG:16F6B 4C			       DCB 0x4C	; L
ROM_ORIG:16F6C 10			       DCB 0x10
ROM_ORIG:16F6D 22			       DCB 0x22	; "
ROM_ORIG:16F6E C4			       DCB 0xC4	; ƒ
ROM_ORIG:16F6F F8			       DCB 0xF8	; ¯
ROM_ORIG:16F70 30			       DCB 0x30	; 0
ROM_ORIG:16F71 21			       DCB 0x21	; !
ROM_ORIG:16F72 80			       DCB 0x80	; Ä
ROM_ORIG:16F73 07			       DCB    7
ROM_ORIG:16F74 DE			       DCB 0xDE	; ﬁ
ROM_ORIG:16F75 D5			       DCB 0xD5	; ’
ROM_ORIG:16F76 53			       DCB 0x53	; S
ROM_ORIG:16F77 F8			       DCB 0xF8	; ¯
ROM_ORIG:16F78 04			       DCB    4
ROM_ORIG:16F79 1C			       DCB 0x1C
ROM_ORIG:16F7A 02			       DCB    2
ROM_ORIG:16F7B 20			       DCB 0x20
ROM_ORIG:16F7C C1			       DCB 0xC1	; ¡
ROM_ORIG:16F7D F8			       DCB 0xF8	; ¯
ROM_ORIG:16F7E 30			       DCB 0x30	; 0
ROM_ORIG:16F7F 01			       DCB    1
ROM_ORIG:16F80 00			       DCB    0
ROM_ORIG:16F81 20			       DCB 0x20
ROM_ORIG:16F82 10			       DCB 0x10
ROM_ORIG:16F83 BD			       DCB 0xBD	; Ω
ROM_ORIG:16F84 00			       DCB    0
ROM_ORIG:16F85 B1			       DCB 0xB1	; ±
ROM_ORIG:16F86 01			       DCB    1
ROM_ORIG:16F87 00			       DCB    0
ROM_ORIG:16F88
ROM_ORIG:16F88		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:16F88
ROM_ORIG:16F88
ROM_ORIG:16F88		       sub_16F88							     ; CODE XREF: sub_17164+28p
ROM_ORIG:16F88											     ; sub_17164:loc_171D8p
ROM_ORIG:16F88 000 30 B5		       PUSH	       {R4,R5,LR}			     ; Push registers
ROM_ORIG:16F8A 00C 20 4C		       LDR	       R4, =unk_1B100			     ; Load from Memory
ROM_ORIG:16F8C 00C 04 EB 80 00		       ADD.W	       R0, R4, R0,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:16F90 00C 50 F8 04 4C		       LDR.W	       R4, [R0,#-4]			     ; Load from Memory
ROM_ORIG:16F90 00C
ROM_ORIG:16F94
ROM_ORIG:16F94		       loc_16F94							     ; CODE XREF: sub_16F88+12j
ROM_ORIG:16F94 00C D4 F8 24 51		       LDR.W	       R5, [R4,#0x124]			     ; Load from Memory
ROM_ORIG:16F98 00C AD 07		       LSLS	       R5, R5, #0x1E			     ; Logical Shift Left
ROM_ORIG:16F9A 00C FB D4		       BMI	       loc_16F94			     ; Branch
ROM_ORIG:16F9A
ROM_ORIG:16F9C 00C 4F F4 00 75		       MOV.W	       R5, #0x200			     ; Rd = Op2
ROM_ORIG:16FA0 00C C4 F8 04 51		       STR.W	       R5, [R4,#0x104]			     ; Store to	Memory
ROM_ORIG:16FA4 00C 4F F0 FF 34		       MOV.W	       R4, #0xFFFFFFFF			     ; Rd = Op2
ROM_ORIG:16FA8 00C 50 F8 04 5D		       LDR.W	       R5, [R0,#-4]!			     ; Load from Memory
ROM_ORIG:16FAC 00C C5 F8 30 41		       STR.W	       R4, [R5,#0x130]			     ; Store to	Memory
ROM_ORIG:16FB0 00C 04 68		       LDR	       R4, [R0]				     ; Load from Memory
ROM_ORIG:16FB2 00C C4 F8 08 21		       STR.W	       R2, [R4,#0x108]			     ; Store to	Memory
ROM_ORIG:16FB6 00C 04 C8		       LDMIA	       R0!, {R2}			     ; Load Block from Memory
ROM_ORIG:16FB8 00C C2 F8 0C 11		       STR.W	       R1, [R2,#0x10C]			     ; Store to	Memory
ROM_ORIG:16FBC 00C 50 F8 04 4C		       LDR.W	       R4, [R0,#-4]			     ; Load from Memory
ROM_ORIG:16FBC 00C
ROM_ORIG:16FC0
ROM_ORIG:16FC0		       loc_16FC0							     ; CODE XREF: sub_16F88+3Ej
ROM_ORIG:16FC0											     ; sub_16F88+4Aj
ROM_ORIG:16FC0 00C D4 F8 30 21		       LDR.W	       R2, [R4,#0x130]			     ; Load from Memory
ROM_ORIG:16FC4 00C 00 2A		       CMP	       R2, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16FC6 00C FB D0		       BEQ	       loc_16FC0			     ; Branch
ROM_ORIG:16FC6
ROM_ORIG:16FC8 00C 15 04		       LSLS	       R5, R2, #0x10			     ; Logical Shift Left
ROM_ORIG:16FCA 00C 01 D5		       BPL	       loc_16FD0			     ; Branch
ROM_ORIG:16FCA
ROM_ORIG:16FCC 00C 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:16FCE 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:16FCE
ROM_ORIG:16FD0		       ; ---------------------------------------------------------------------------
ROM_ORIG:16FD0
ROM_ORIG:16FD0		       loc_16FD0							     ; CODE XREF: sub_16F88+42j
ROM_ORIG:16FD0 00C D2 07		       LSLS	       R2, R2, #0x1F			     ; Logical Shift Left
ROM_ORIG:16FD2 00C F5 D0		       BEQ	       loc_16FC0			     ; Branch
ROM_ORIG:16FD2
ROM_ORIG:16FD4 00C 01 22		       MOVS	       R2, #1				     ; Rd = Op2
ROM_ORIG:16FD6 00C C4 F8 30 21		       STR.W	       R2, [R4,#0x130]			     ; Store to	Memory
ROM_ORIG:16FDA 00C 50 F8 04 2C		       LDR.W	       R2, [R0,#-4]			     ; Load from Memory
ROM_ORIG:16FDE 00C D2 F8 10 21		       LDR.W	       R2, [R2,#0x110]			     ; Load from Memory
ROM_ORIG:16FE2 00C C1 F3 01 41		       UBFX.W	       R1, R1, #0x10, #2		     ; Unsigned	Bit Field Extract
ROM_ORIG:16FE6 00C 01 29		       CMP	       R1, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:16FE8 00C 1A 60		       STR	       R2, [R3]				     ; Store to	Memory
ROM_ORIG:16FEA 00C 0C D1		       BNE	       loc_17006			     ; Branch
ROM_ORIG:16FEA
ROM_ORIG:16FEC 00C 50 F8 04 1D		       LDR.W	       R1, [R0,#-4]!			     ; Load from Memory
ROM_ORIG:16FF0 00C D1 F8 14 11		       LDR.W	       R1, [R1,#0x114]			     ; Load from Memory
ROM_ORIG:16FF4 00C 59 60		       STR	       R1, [R3,#4]			     ; Store to	Memory
ROM_ORIG:16FF6 00C 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:16FF8 00C D1 F8 18 11		       LDR.W	       R1, [R1,#0x118]			     ; Load from Memory
ROM_ORIG:16FFC 00C 99 60		       STR	       R1, [R3,#8]			     ; Store to	Memory
ROM_ORIG:16FFE 00C 00 68		       LDR	       R0, [R0]				     ; Load from Memory
ROM_ORIG:17000 00C D0 F8 1C 01		       LDR.W	       R0, [R0,#0x11C]			     ; Load from Memory
ROM_ORIG:17004 00C D8 60		       STR	       R0, [R3,#0xC]			     ; Store to	Memory
ROM_ORIG:17004
ROM_ORIG:17006
ROM_ORIG:17006		       loc_17006							     ; CODE XREF: sub_16F88+62j
ROM_ORIG:17006 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17008 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:17008
ROM_ORIG:17008		       ; End of	function sub_16F88
ROM_ORIG:17008
ROM_ORIG:17008		       ; ---------------------------------------------------------------------------
ROM_ORIG:1700A 00			       DCB    0
ROM_ORIG:1700B 00			       DCB    0
ROM_ORIG:1700C 00 B1 01	00     off_1700C       DCD unk_1B100					     ; DATA XREF: sub_16F88+2r
ROM_ORIG:17010
ROM_ORIG:17010		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17010
ROM_ORIG:17010
ROM_ORIG:17010		       sub_17010							     ; CODE XREF: sub_17164+12p
ROM_ORIG:17010 000 01 29		       CMP	       R1, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17012 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:17014 008 06 D0		       BEQ	       loc_17024			     ; Branch
ROM_ORIG:17014
ROM_ORIG:17016 008 02 29		       CMP	       R1, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17018 008 05 D0		       BEQ	       loc_17026			     ; Branch
ROM_ORIG:17018
ROM_ORIG:1701A 008 04 29		       CMP	       R1, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1701C 008 1C D1		       BNE	       loc_17058			     ; Branch
ROM_ORIG:1701C
ROM_ORIG:1701E 008 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:17020 008 20 22		       MOVS	       R2, #0x20 ; ' '			     ; Rd = Op2
ROM_ORIG:17022 008 01 E0		       B	       loc_17028			     ; Branch
ROM_ORIG:17022
ROM_ORIG:17024		       ; ---------------------------------------------------------------------------
ROM_ORIG:17024
ROM_ORIG:17024		       loc_17024							     ; CODE XREF: sub_17010+4j
ROM_ORIG:17024 008 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:17024
ROM_ORIG:17026
ROM_ORIG:17026		       loc_17026							     ; CODE XREF: sub_17010+8j
ROM_ORIG:17026 008 00 22		       MOVS	       R2, #0				     ; Rd = Op2
ROM_ORIG:17026
ROM_ORIG:17028
ROM_ORIG:17028		       loc_17028							     ; CODE XREF: sub_17010+12j
ROM_ORIG:17028 008 0C 4B		       LDR	       R3, =unk_1B100			     ; Load from Memory
ROM_ORIG:1702A 008 03 EB 80 00		       ADD.W	       R0, R3, R0,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:1702E 008 50 F8 04 3D		       LDR.W	       R3, [R0,#-4]!			     ; Load from Memory
ROM_ORIG:17032 008 DC 6A		       LDR	       R4, [R3,#0x2C]			     ; Load from Memory
ROM_ORIG:17034 008 02 F0 20 02		       AND.W	       R2, R2, #0x20			     ; Rd = Op1	& Op2
ROM_ORIG:17038 008 24 F0 20 04		       BIC.W	       R4, R4, #0x20			     ; Rd = Op1	& ~Op2
ROM_ORIG:1703C 008 14 43		       ORRS	       R4, R2				     ; Rd = Op1	| Op2
ROM_ORIG:1703E 008 DC 62		       STR	       R4, [R3,#0x2C]			     ; Store to	Memory
ROM_ORIG:17040 008 00 68		       LDR	       R0, [R0]				     ; Load from Memory
ROM_ORIG:17042 008 D0 F8 28 21		       LDR.W	       R2, [R0,#0x128]			     ; Load from Memory
ROM_ORIG:17046 008 01 F0 02 01		       AND.W	       R1, R1, #2			     ; Rd = Op1	& Op2
ROM_ORIG:1704A 008 22 F0 02 02		       BIC.W	       R2, R2, #2			     ; Rd = Op1	& ~Op2
ROM_ORIG:1704E 008 0A 43		       ORRS	       R2, R1				     ; Rd = Op1	| Op2
ROM_ORIG:17050 008 C0 F8 28 21		       STR.W	       R2, [R0,#0x128]			     ; Store to	Memory
ROM_ORIG:17054 008 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17056 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:17056
ROM_ORIG:17058		       ; ---------------------------------------------------------------------------
ROM_ORIG:17058
ROM_ORIG:17058		       loc_17058							     ; CODE XREF: sub_17010+Cj
ROM_ORIG:17058 008 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1705A 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:1705A
ROM_ORIG:1705A		       ; End of	function sub_17010
ROM_ORIG:1705A
ROM_ORIG:1705A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1705C 00 B1 01	00     off_1705C       DCD unk_1B100					     ; DATA XREF: sub_17010:loc_17028r
ROM_ORIG:17060
ROM_ORIG:17060		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17060
ROM_ORIG:17060
ROM_ORIG:17060		       sub_17060							     ; CODE XREF: sub_17208+8j
ROM_ORIG:17060 000 1A 4B		       LDR	       R3, =unk_1B100			     ; Load from Memory
ROM_ORIG:17062 000 30 B5		       PUSH	       {R4,R5,LR}			     ; Push registers
ROM_ORIG:17064 00C 03 EB 80 00		       ADD.W	       R0, R3, R0,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:17068 00C 50 F8 04 3C		       LDR.W	       R3, [R0,#-4]			     ; Load from Memory
ROM_ORIG:1706C 00C D3 F8 2C 41		       LDR.W	       R4, [R3,#0x12C]			     ; Load from Memory
ROM_ORIG:17070 00C 17 4D		       LDR	       R5, =0xFFF0FFFA			     ; Load from Memory
ROM_ORIG:17072 00C 2C 40		       ANDS	       R4, R5				     ; Rd = Op1	& Op2
ROM_ORIG:17074 00C 44 F4 60 24		       ORR.W	       R4, R4, #0xE0000			     ; Rd = Op1	| Op2
ROM_ORIG:17078 00C C3 F8 2C 41		       STR.W	       R4, [R3,#0x12C]			     ; Store to	Memory
ROM_ORIG:1707C 00C 29 B1		       CBZ	       R1, loc_1708A			     ; Compare and Branch on Zero
ROM_ORIG:1707C
ROM_ORIG:1707E 00C 01 29		       CMP	       R1, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17080 00C 06 D0		       BEQ	       loc_17090			     ; Branch
ROM_ORIG:17080
ROM_ORIG:17082 00C 02 29		       CMP	       R1, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17084 00C 05 D0		       BEQ	       loc_17092			     ; Branch
ROM_ORIG:17084
ROM_ORIG:17086 00C 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:17088 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:17088
ROM_ORIG:1708A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1708A
ROM_ORIG:1708A		       loc_1708A							     ; CODE XREF: sub_17060+1Cj
ROM_ORIG:1708A 00C 4F F4 16 72		       MOV.W	       R2, #0x258			     ; Rd = Op2
ROM_ORIG:1708E 00C 00 E0		       B	       loc_17092			     ; Branch
ROM_ORIG:1708E
ROM_ORIG:17090		       ; ---------------------------------------------------------------------------
ROM_ORIG:17090
ROM_ORIG:17090		       loc_17090							     ; CODE XREF: sub_17060+20j
ROM_ORIG:17090 00C F0 22		       MOVS	       R2, #0xF0 ; ''			     ; Rd = Op2
ROM_ORIG:17090
ROM_ORIG:17092
ROM_ORIG:17092		       loc_17092							     ; CODE XREF: sub_17060+24j
ROM_ORIG:17092											     ; sub_17060+2Ej
ROM_ORIG:17092 00C 50 F8 04 1C		       LDR.W	       R1, [R0,#-4]			     ; Load from Memory
ROM_ORIG:17096 00C D1 F8 2C 31		       LDR.W	       R3, [R1,#0x12C]			     ; Load from Memory
ROM_ORIG:1709A 00C 01 25		       MOVS	       R5, #1				     ; Rd = Op2
ROM_ORIG:1709C 00C 4F F6 C1 74		       MOVW	       R4, #0xFFC1			     ; Rd = Op2
ROM_ORIG:170A0 00C 05 EB 82 12		       ADD.W	       R2, R5, R2,LSL#6			     ; Rd = Op1	+ Op2
ROM_ORIG:170A4 00C A3 43		       BICS	       R3, R4				     ; Rd = Op1	& ~Op2
ROM_ORIG:170A6 00C 22 40		       ANDS	       R2, R4				     ; Rd = Op1	& Op2
ROM_ORIG:170A8 00C 13 43		       ORRS	       R3, R2				     ; Rd = Op1	| Op2
ROM_ORIG:170AA 00C C1 F8 2C 31		       STR.W	       R3, [R1,#0x12C]			     ; Store to	Memory
ROM_ORIG:170AE 00C 50 F8 04 0C		       LDR.W	       R0, [R0,#-4]			     ; Load from Memory
ROM_ORIG:170AE 00C
ROM_ORIG:170B2
ROM_ORIG:170B2		       loc_170B2							     ; CODE XREF: sub_17060+58j
ROM_ORIG:170B2 00C D0 F8 2C 11		       LDR.W	       R1, [R0,#0x12C]			     ; Load from Memory
ROM_ORIG:170B6 00C 89 07		       LSLS	       R1, R1, #0x1E			     ; Logical Shift Left
ROM_ORIG:170B8 00C FB D5		       BPL	       loc_170B2			     ; Branch
ROM_ORIG:170B8
ROM_ORIG:170BA 00C D0 F8 2C 11		       LDR.W	       R1, [R0,#0x12C]			     ; Load from Memory
ROM_ORIG:170BE 00C 41 F0 04 01		       ORR.W	       R1, R1, #4			     ; Rd = Op1	| Op2
ROM_ORIG:170C2 00C C0 F8 2C 11		       STR.W	       R1, [R0,#0x12C]			     ; Store to	Memory
ROM_ORIG:170C6 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:170C8 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:170C8
ROM_ORIG:170C8		       ; End of	function sub_17060
ROM_ORIG:170C8
ROM_ORIG:170C8		       ; ---------------------------------------------------------------------------
ROM_ORIG:170CA 00			       DCB    0
ROM_ORIG:170CB 00			       DCB    0
ROM_ORIG:170CC 00 B1 01	00     off_170CC       DCD unk_1B100					     ; DATA XREF: sub_17060r
ROM_ORIG:170D0 FA FF F0	FF     dword_170D0     DCD 0xFFF0FFFA					     ; DATA XREF: sub_17060+10r
ROM_ORIG:170D4 01			       DCB    1
ROM_ORIG:170D5 29			       DCB 0x29	; )
ROM_ORIG:170D6 00			       DCB    0
ROM_ORIG:170D7 D0			       DCB 0xD0	; –
ROM_ORIG:170D8 00			       DCB    0
ROM_ORIG:170D9 21			       DCB 0x21	; !
ROM_ORIG:170DA 05			       DCB    5
ROM_ORIG:170DB 4A			       DCB 0x4A	; J
ROM_ORIG:170DC 02			       DCB    2
ROM_ORIG:170DD EB			       DCB 0xEB	; Î
ROM_ORIG:170DE 80			       DCB 0x80	; Ä
ROM_ORIG:170DF 00			       DCB    0
ROM_ORIG:170E0 50			       DCB 0x50	; P
ROM_ORIG:170E1 F8			       DCB 0xF8	; ¯
ROM_ORIG:170E2 04			       DCB    4
ROM_ORIG:170E3 0C			       DCB  0xC
ROM_ORIG:170E4 C2			       DCB 0xC2	; ¬
ROM_ORIG:170E5 6A			       DCB 0x6A	; j
ROM_ORIG:170E6 61			       DCB 0x61	; a
ROM_ORIG:170E7 F3			       DCB 0xF3	; Û
ROM_ORIG:170E8 00			       DCB    0
ROM_ORIG:170E9 02			       DCB    2
ROM_ORIG:170EA C2			       DCB 0xC2	; ¬
ROM_ORIG:170EB 62			       DCB 0x62	; b
ROM_ORIG:170EC 00			       DCB    0
ROM_ORIG:170ED 20			       DCB 0x20
ROM_ORIG:170EE 70			       DCB 0x70	; p
ROM_ORIG:170EF 47			       DCB 0x47	; G
ROM_ORIG:170F0 00			       DCB    0
ROM_ORIG:170F1 B1			       DCB 0xB1	; ±
ROM_ORIG:170F2 01			       DCB    1
ROM_ORIG:170F3 00			       DCB    0
ROM_ORIG:170F4 2D			       DCB 0x2D	; -
ROM_ORIG:170F5 E9	       unk_170F5       DCB 0xE9	; È
ROM_ORIG:170F6 FE			       DCB 0xFE	; ˛
ROM_ORIG:170F7 43			       DCB 0x43	; C
ROM_ORIG:170F8 80			       DCB 0x80	; Ä
ROM_ORIG:170F9 46			       DCB 0x46	; F
ROM_ORIG:170FA 86			       DCB 0x86	; Ü
ROM_ORIG:170FB 69			       DCB 0x69	; i
ROM_ORIG:170FC 0D			       DCB  0xD
ROM_ORIG:170FD 46			       DCB 0x46	; F
ROM_ORIG:170FE 88			       DCB 0x88	; à
ROM_ORIG:170FF 68			       DCB 0x68	; h
ROM_ORIG:17100 06			       DCB    6
ROM_ORIG:17101 F1			       DCB 0xF1	; Ò
ROM_ORIG:17102 20			       DCB 0x20
ROM_ORIG:17103 07			       DCB    7
ROM_ORIG:17104 02			       DCB    2
ROM_ORIG:17105 90			       DCB 0x90	; ê
ROM_ORIG:17106 01			       DCB    1
ROM_ORIG:17107 20			       DCB 0x20
ROM_ORIG:17108 01			       DCB    1
ROM_ORIG:17109 90			       DCB 0x90	; ê
ROM_ORIG:1710A F0			       DCB 0xF0	; 
ROM_ORIG:1710B 69			       DCB 0x69	; i
ROM_ORIG:1710C 40			       DCB 0x40	; @
ROM_ORIG:1710D B9			       DCB 0xB9	; π
ROM_ORIG:1710E 28			       DCB 0x28	; (
ROM_ORIG:1710F 68			       DCB 0x68	; h
ROM_ORIG:17110 D7			       DCB 0xD7	; ◊
ROM_ORIG:17111 F8			       DCB 0xF8	; ¯
ROM_ORIG:17112 00			       DCB    0
ROM_ORIG:17113 14			       DCB 0x14
ROM_ORIG:17114 88			       DCB 0x88	; à
ROM_ORIG:17115 42			       DCB 0x42	; B
ROM_ORIG:17116 17			       DCB 0x17
ROM_ORIG:17117 D8			       DCB 0xD8	; ÿ
ROM_ORIG:17118 6A			       DCB 0x6A	; j
ROM_ORIG:17119 68			       DCB 0x68	; h
ROM_ORIG:1711A 10			       DCB 0x10
ROM_ORIG:1711B 44			       DCB 0x44	; D
ROM_ORIG:1711C 88			       DCB 0x88	; à
ROM_ORIG:1711D 42			       DCB 0x42	; B
ROM_ORIG:1711E 13			       DCB 0x13
ROM_ORIG:1711F D8			       DCB 0xD8	; ÿ
ROM_ORIG:17120 00			       DCB    0
ROM_ORIG:17121 24			       DCB 0x24	; $
ROM_ORIG:17122 19			       DCB 0x19
ROM_ORIG:17123 E0			       DCB 0xE0	; ‡
ROM_ORIG:17124 F0			       DCB 0xF0	; 
ROM_ORIG:17125 69			       DCB 0x69	; i
ROM_ORIG:17126 28			       DCB 0x28	; (
ROM_ORIG:17127 B1			       DCB 0xB1	; ±
ROM_ORIG:17128 40			       DCB 0x40	; @
ROM_ORIG:17129 1E			       DCB 0x1E
ROM_ORIG:1712A 29			       DCB 0x29	; )
ROM_ORIG:1712B 68			       DCB 0x68	; h
ROM_ORIG:1712C 04			       DCB    4
ROM_ORIG:1712D EB			       DCB 0xEB	; Î
ROM_ORIG:1712E 00			       DCB    0
ROM_ORIG:1712F 20			       DCB 0x20
ROM_ORIG:17130 08			       DCB    8
ROM_ORIG:17131 44			       DCB 0x44	; D
ROM_ORIG:17132 03			       DCB    3
ROM_ORIG:17133 E0			       DCB 0xE0	; ‡
ROM_ORIG:17134 28			       DCB 0x28	; (
ROM_ORIG:17135 68			       DCB 0x68	; h
ROM_ORIG:17136 20			       DCB 0x20
ROM_ORIG:17137 44			       DCB 0x44	; D
ROM_ORIG:17138 57			       DCB 0x57	; W
ROM_ORIG:17139 F8			       DCB 0xF8	; ¯
ROM_ORIG:1713A 20			       DCB 0x20
ROM_ORIG:1713B 00			       DCB    0
ROM_ORIG:1713C 69			       DCB 0x69	; i
ROM_ORIG:1713D 46			       DCB 0x46	; F
ROM_ORIG:1713E 00			       DCB    0
ROM_ORIG:1713F 90			       DCB 0x90	; ê
ROM_ORIG:17140 40			       DCB 0x40	; @
ROM_ORIG:17141 46			       DCB 0x46	; F
ROM_ORIG:17142 02			       DCB    2
ROM_ORIG:17143 F0			       DCB 0xF0	; 
ROM_ORIG:17144 5D			       DCB 0x5D	; ]
ROM_ORIG:17145 FB			       DCB 0xFB	; ˚
ROM_ORIG:17146 10			       DCB 0x10
ROM_ORIG:17147 B1			       DCB 0xB1	; ±
ROM_ORIG:17148 01			       DCB    1
ROM_ORIG:17149 20			       DCB 0x20
ROM_ORIG:1714A BD			       DCB 0xBD	; Ω
ROM_ORIG:1714B E8			       DCB 0xE8	; Ë
ROM_ORIG:1714C FE			       DCB 0xFE	; ˛
ROM_ORIG:1714D 83			       DCB 0x83	; É
ROM_ORIG:1714E 02			       DCB    2
ROM_ORIG:1714F 98			       DCB 0x98	; ò
ROM_ORIG:17150 64			       DCB 0x64	; d
ROM_ORIG:17151 1C			       DCB 0x1C
ROM_ORIG:17152 00			       DCB    0
ROM_ORIG:17153 F5			       DCB 0xF5	; ı
ROM_ORIG:17154 00			       DCB    0
ROM_ORIG:17155 70			       DCB 0x70	; p
ROM_ORIG:17156 02			       DCB    2
ROM_ORIG:17157 90			       DCB 0x90	; ê
ROM_ORIG:17158 68			       DCB 0x68	; h
ROM_ORIG:17159 68			       DCB 0x68	; h
ROM_ORIG:1715A A0			       DCB 0xA0	; †
ROM_ORIG:1715B 42			       DCB 0x42	; B
ROM_ORIG:1715C E2			       DCB 0xE2	; ‚
ROM_ORIG:1715D D8			       DCB 0xD8	; ÿ
ROM_ORIG:1715E 00			       DCB    0
ROM_ORIG:1715F 20			       DCB 0x20
ROM_ORIG:17160 F3			       DCB 0xF3	; Û
ROM_ORIG:17161 E7			       DCB 0xE7	; Á
ROM_ORIG:17162 00			       DCB    0
ROM_ORIG:17163 00			       DCB    0
ROM_ORIG:17164
ROM_ORIG:17164		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17164
ROM_ORIG:17164
ROM_ORIG:17164		       sub_17164							     ; CODE XREF: sub_15A08+DAp
ROM_ORIG:17164 000 7F B5		       PUSH	       {R0-R6,LR}			     ; Push registers
ROM_ORIG:17166 020 06 46		       MOV	       R6, R0				     ; Rd = Op2
ROM_ORIG:17168 020 84 69		       LDR	       R4, [R0,#0x18]			     ; Load from Memory
ROM_ORIG:1716A 020 0D 46		       MOV	       R5, R1				     ; Rd = Op2
ROM_ORIG:1716C 020 20 69		       LDR	       R0, [R4,#0x10]			     ; Load from Memory
ROM_ORIG:1716E 020 08 42		       TST	       R0, R1				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:17170 020 36 D0		       BEQ	       loc_171E0			     ; Branch
ROM_ORIG:17170
ROM_ORIG:17172 020 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:17174 020 29 46		       MOV	       R1, R5				     ; Rd = Op2
ROM_ORIG:17176 020 FF F7 4B FF		       BL	       sub_17010			     ; Branch with Link
ROM_ORIG:17176 020
ROM_ORIG:1717A 020 88 BB		       CBNZ	       R0, loc_171E0			     ; Compare and Branch on Non-Zero
ROM_ORIG:1717A
ROM_ORIG:1717C 020 60 68		       LDR	       R0, [R4,#4]			     ; Load from Memory
ROM_ORIG:1717E 020 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17180 020 12 D1		       BNE	       loc_171A8			     ; Branch
ROM_ORIG:17180
ROM_ORIG:17182 020 A0 69		       LDR	       R0, [R4,#0x18]			     ; Load from Memory
ROM_ORIG:17184 020 1A 49		       LDR	       R1, =0x371A0000			     ; Load from Memory
ROM_ORIG:17186 020 6B 46		       MOV	       R3, SP				     ; Rd = Op2
ROM_ORIG:17188 020 02 04		       LSLS	       R2, R0, #0x10			     ; Logical Shift Left
ROM_ORIG:1718A 020 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:1718C 020 FF F7 FC FE		       BL	       sub_16F88			     ; Branch with Link
ROM_ORIG:1718C 020
ROM_ORIG:17190 020 30 BB		       CBNZ	       R0, loc_171E0			     ; Compare and Branch on Non-Zero
ROM_ORIG:17190
ROM_ORIG:17192 020 01 2D		       CMP	       R5, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17194 020 06 D0		       BEQ	       loc_171A4			     ; Branch
ROM_ORIG:17194
ROM_ORIG:17196 020 02 2D		       CMP	       R5, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17198 020 22 D1		       BNE	       loc_171E0			     ; Branch
ROM_ORIG:17198
ROM_ORIG:1719A 020 02 22		       MOVS	       R2, #2				     ; Rd = Op2
ROM_ORIG:1719A
ROM_ORIG:1719C
ROM_ORIG:1719C		       loc_1719C							     ; CODE XREF: sub_17164+42j
ROM_ORIG:1719C 020 15 49		       LDR	       R1, =0x61A0000			     ; Load from Memory
ROM_ORIG:1719E 020 6B 46		       MOV	       R3, SP				     ; Rd = Op2
ROM_ORIG:171A0 020 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:171A2 020 19 E0		       B	       loc_171D8			     ; Branch
ROM_ORIG:171A2
ROM_ORIG:171A4		       ; ---------------------------------------------------------------------------
ROM_ORIG:171A4
ROM_ORIG:171A4		       loc_171A4							     ; CODE XREF: sub_17164+30j
ROM_ORIG:171A4 020 00 22		       MOVS	       R2, #0				     ; Rd = Op2
ROM_ORIG:171A6 020 F9 E7		       B	       loc_1719C			     ; Branch
ROM_ORIG:171A6
ROM_ORIG:171A8		       ; ---------------------------------------------------------------------------
ROM_ORIG:171A8
ROM_ORIG:171A8		       loc_171A8							     ; CODE XREF: sub_17164+1Cj
ROM_ORIG:171A8 020 D0 B9		       CBNZ	       R0, loc_171E0			     ; Compare and Branch on Non-Zero
ROM_ORIG:171A8
ROM_ORIG:171AA 020 01 2D		       CMP	       R5, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:171AC 020 1B D0		       BEQ	       loc_171E6			     ; Branch
ROM_ORIG:171AC
ROM_ORIG:171AE 020 02 2D		       CMP	       R5, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:171B0 020 1B D0		       BEQ	       loc_171EA			     ; Branch
ROM_ORIG:171B0
ROM_ORIG:171B2 020 04 2D		       CMP	       R5, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:171B4 020 14 D1		       BNE	       loc_171E0			     ; Branch
ROM_ORIG:171B4
ROM_ORIG:171B6 020 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:171B8 020 0F 4D		       LDR	       R5, =0x1B70200			     ; Load from Memory
ROM_ORIG:171BA 020 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:171BC 020 08 D1		       BNE	       loc_171D0			     ; Branch
ROM_ORIG:171BC
ROM_ORIG:171BE 020 FF F7 8F FA		       BL	       sub_166E0			     ; Branch with Link
ROM_ORIG:171BE 020
ROM_ORIG:171C2 020 F1 69		       LDR	       R1, [R6,#0x1C]			     ; Load from Memory
ROM_ORIG:171C4 020 04 20		       MOVS	       R0, #4				     ; Rd = Op2
ROM_ORIG:171C6 020 01 F0 4B F8		       BL	       sub_18260			     ; Branch with Link
ROM_ORIG:171C6 020
ROM_ORIG:171CA 020 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:171CC 020 FF F7 44 FA		       BL	       sub_16658			     ; Branch with Link
ROM_ORIG:171CC 020
ROM_ORIG:171D0
ROM_ORIG:171D0		       loc_171D0							     ; CODE XREF: sub_17164+58j
ROM_ORIG:171D0											     ; sub_17164+84j ...
ROM_ORIG:171D0 020 6B 46		       MOV	       R3, SP				     ; Rd = Op2
ROM_ORIG:171D2 020 0A 49		       LDR	       R1, =0x61B0000			     ; Load from Memory
ROM_ORIG:171D4 020 2A 46		       MOV	       R2, R5				     ; Rd = Op2
ROM_ORIG:171D6 020 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:171D6
ROM_ORIG:171D8
ROM_ORIG:171D8		       loc_171D8							     ; CODE XREF: sub_17164+3Ej
ROM_ORIG:171D8 020 FF F7 D6 FE		       BL	       sub_16F88			     ; Branch with Link
ROM_ORIG:171D8 020
ROM_ORIG:171DC 020 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:171DE 020 00 D0		       BEQ	       loc_171E2			     ; Branch
ROM_ORIG:171DE
ROM_ORIG:171E0
ROM_ORIG:171E0		       loc_171E0							     ; CODE XREF: sub_17164+Cj
ROM_ORIG:171E0											     ; sub_17164+16j ...
ROM_ORIG:171E0 020 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:171E0
ROM_ORIG:171E2
ROM_ORIG:171E2		       loc_171E2							     ; CODE XREF: sub_17164+7Aj
ROM_ORIG:171E2 020 04 B0		       ADD	       SP, SP, #0x10			     ; Rd = Op1	+ Op2
ROM_ORIG:171E4 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:171E4
ROM_ORIG:171E6		       ; ---------------------------------------------------------------------------
ROM_ORIG:171E6
ROM_ORIG:171E6		       loc_171E6							     ; CODE XREF: sub_17164+48j
ROM_ORIG:171E6 020 06 4D		       LDR	       R5, =0x1B70000			     ; Load from Memory
ROM_ORIG:171E8 020 F2 E7		       B	       loc_171D0			     ; Branch
ROM_ORIG:171E8
ROM_ORIG:171EA		       ; ---------------------------------------------------------------------------
ROM_ORIG:171EA
ROM_ORIG:171EA		       loc_171EA							     ; CODE XREF: sub_17164+4Cj
ROM_ORIG:171EA 020 06 4D		       LDR	       R5, =0x1B70100			     ; Load from Memory
ROM_ORIG:171EC 020 F0 E7		       B	       loc_171D0			     ; Branch
ROM_ORIG:171EC
ROM_ORIG:171EC		       ; End of	function sub_17164
ROM_ORIG:171EC
ROM_ORIG:171EC		       ; ---------------------------------------------------------------------------
ROM_ORIG:171EE 00			       DCB    0
ROM_ORIG:171EF 00			       DCB    0
ROM_ORIG:171F0 00 00 1A	37     dword_171F0     DCD 0x371A0000					     ; DATA XREF: sub_17164+20r
ROM_ORIG:171F4 00 00 1A	06     dword_171F4     DCD 0x61A0000					     ; DATA XREF: sub_17164:loc_1719Cr
ROM_ORIG:171F8 00 02 B7	01     dword_171F8     DCD 0x1B70200					     ; DATA XREF: sub_17164+54r
ROM_ORIG:171FC 00 00 1B	06     dword_171FC     DCD 0x61B0000					     ; DATA XREF: sub_17164+6Er
ROM_ORIG:17200 00 00 B7	01     dword_17200     DCD 0x1B70000					     ; DATA XREF: sub_17164:loc_171E6r
ROM_ORIG:17204 00 01 B7	01     dword_17204     DCD 0x1B70100					     ; DATA XREF: sub_17164:loc_171EAr
ROM_ORIG:17208
ROM_ORIG:17208		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17208
ROM_ORIG:17208
ROM_ORIG:17208		       sub_17208							     ; CODE XREF: sub_15A08+BEp
ROM_ORIG:17208 000 80 69		       LDR	       R0, [R0,#0x18]			     ; Load from Memory
ROM_ORIG:1720A 000 8A B2		       UXTH	       R2, R1				     ; Unsigned	extend halfword	to word
ROM_ORIG:1720C 000 02 21		       MOVS	       R1, #2				     ; Rd = Op2
ROM_ORIG:1720E 000 00 68		       LDR	       R0, [R0]				     ; Load from Memory
ROM_ORIG:17210 000 FF F7 26 BF		       B.W	       sub_17060			     ; Branch
ROM_ORIG:17210 000
ROM_ORIG:17210		       ; End of	function sub_17208
ROM_ORIG:17210
ROM_ORIG:17214
ROM_ORIG:17214		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17214
ROM_ORIG:17214
ROM_ORIG:17214		       sub_17214							     ; CODE XREF: sub_1766C+Cp
ROM_ORIG:17214 000 2D E9 FE 43		       PUSH.W	       {R1-R9,LR}			     ; Push registers
ROM_ORIG:17218 028 04 46		       MOV	       R4, R0				     ; Rd = Op2
ROM_ORIG:1721A 028 40 7B		       LDRB	       R0, [R0,#0xD]			     ; Load from Memory
ROM_ORIG:1721C 028 01 26		       MOVS	       R6, #1				     ; Rd = Op2
ROM_ORIG:1721E 028 00 25		       MOVS	       R5, #0				     ; Rd = Op2
ROM_ORIG:17220 028 09 28		       CMP	       R0, #9				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17222 028 04 D1		       BNE	       loc_1722E			     ; Branch
ROM_ORIG:17222
ROM_ORIG:17224 028 22 7B		       LDRB	       R2, [R4,#0xC]			     ; Load from Memory
ROM_ORIG:17226 028 21 26		       MOVS	       R6, #0x21 ; '!'			     ; Rd = Op2
ROM_ORIG:17228 028 08 2A		       CMP	       R2, #8				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1722A 028 00 D1		       BNE	       loc_1722E			     ; Branch
ROM_ORIG:1722A
ROM_ORIG:1722C 028 20 26		       MOVS	       R6, #0x20 ; ' '			     ; Rd = Op2
ROM_ORIG:1722C
ROM_ORIG:1722E
ROM_ORIG:1722E		       loc_1722E							     ; CODE XREF: sub_17214+Ej
ROM_ORIG:1722E											     ; sub_17214+16j
ROM_ORIG:1722E 028 A2 7B		       LDRB	       R2, [R4,#0xE]			     ; Load from Memory
ROM_ORIG:17230 028 4F F4 80 78		       MOV.W	       R8, #0x100			     ; Rd = Op2
ROM_ORIG:17234 028 4F F0 DC 49		       MOV.W	       R9, #0x6E000000			     ; Rd = Op2
ROM_ORIG:17238 028 10 44		       ADD	       R0, R2				     ; Rd = Op1	+ Op2
ROM_ORIG:1723A 028 01 FA 00 F7		       LSL.W	       R7, R1, R0			     ; Logical Shift Left
ROM_ORIG:1723A 028
ROM_ORIG:1723E
ROM_ORIG:1723E		       loc_1723E							     ; CODE XREF: sub_17214+8Cj
ROM_ORIG:1723E 028 C9 F8 18 80		       STR.W	       R8, [R9,#0x18]			     ; Store to	Memory
ROM_ORIG:17242 028 01 23		       MOVS	       R3, #1				     ; Rd = Op2
ROM_ORIG:17244 028 6A 46		       MOV	       R2, SP				     ; Rd = Op2
ROM_ORIG:17246 028 39 46		       MOV	       R1, R7				     ; Rd = Op2
ROM_ORIG:17248 028 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:1724A 028 00 F0 2C F8		       BL	       sub_172A6			     ; Branch with Link
ROM_ORIG:1724A 028
ROM_ORIG:1724E 028 02 46		       MOV	       R2, R0				     ; Rd = Op2
ROM_ORIG:17250 028 69 46		       MOV	       R1, SP				     ; Rd = Op2
ROM_ORIG:17252 028 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:17254 028 00 F0 5E F9		       BL	       sub_17514			     ; Branch with Link
ROM_ORIG:17254 028
ROM_ORIG:17258 028 00 F0 76 F9		       BL	       sub_17548			     ; Branch with Link
ROM_ORIG:17258 028
ROM_ORIG:1725C 028 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1725E 028 11 D0		       BEQ	       loc_17284			     ; Branch
ROM_ORIG:1725E
ROM_ORIG:17260 028 94 F8 0C C0		       LDRB.W	       R12, [R4,#0xC]			     ; Load from Memory
ROM_ORIG:17264 028 21 68		       LDR	       R1, [R4]				     ; Load from Memory
ROM_ORIG:17266 028 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:17268 028 4F F6 FF 7E		       MOVW	       LR, #0xFFFF			     ; Rd = Op2
ROM_ORIG:17268 028
ROM_ORIG:1726C
ROM_ORIG:1726C		       loc_1726C							     ; CODE XREF: sub_17214+7Cj
ROM_ORIG:1726C 028 BC F1 08 0F		       CMP.W	       R12, #8				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17270 028 03 D1		       BNE	       loc_1727A			     ; Branch
ROM_ORIG:17270
ROM_ORIG:17272 028 0A 78		       LDRB	       R2, [R1]				     ; Load from Memory
ROM_ORIG:17274 028 42 F4 7F 42		       ORR.W	       R2, R2, #0xFF00			     ; Rd = Op1	| Op2
ROM_ORIG:17278 028 00 E0		       B	       loc_1727C			     ; Branch
ROM_ORIG:17278
ROM_ORIG:1727A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1727A
ROM_ORIG:1727A		       loc_1727A							     ; CODE XREF: sub_17214+5Cj
ROM_ORIG:1727A 028 0A 88		       LDRH	       R2, [R1]				     ; Load from Memory
ROM_ORIG:1727A
ROM_ORIG:1727C
ROM_ORIG:1727C		       loc_1727C							     ; CODE XREF: sub_17214+64j
ROM_ORIG:1727C 028 06 42		       TST	       R6, R0				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:1727E 028 04 D0		       BEQ	       loc_1728A			     ; Branch
ROM_ORIG:1727E
ROM_ORIG:17280 028 72 45		       CMP	       R2, LR				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17282 028 02 D0		       BEQ	       loc_1728A			     ; Branch
ROM_ORIG:17282
ROM_ORIG:17284
ROM_ORIG:17284		       loc_17284							     ; CODE XREF: sub_17214+4Aj
ROM_ORIG:17284 028 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:17284
ROM_ORIG:17286
ROM_ORIG:17286		       locret_17286							     ; CODE XREF: sub_17214+90j
ROM_ORIG:17286 028 BD E8 FE 83		       POP.W	       {R1-R9,PC}			     ; Pop registers
ROM_ORIG:17286 028
ROM_ORIG:1728A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1728A
ROM_ORIG:1728A		       loc_1728A							     ; CODE XREF: sub_17214+6Aj
ROM_ORIG:1728A											     ; sub_17214+6Ej
ROM_ORIG:1728A 028 40 06		       LSLS	       R0, R0, #0x19			     ; Logical Shift Left
ROM_ORIG:1728C 028 00 0E		       LSRS	       R0, R0, #0x18			     ; Logical Shift Right
ROM_ORIG:1728E 028 40 28		       CMP	       R0, #0x40 ; '@'			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17290 028 EC D9		       BLS	       loc_1726C			     ; Branch
ROM_ORIG:17290
ROM_ORIG:17292 028 61 7B		       LDRB	       R1, [R4,#0xD]			     ; Load from Memory
ROM_ORIG:17294 028 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:17296 028 6D 1C		       ADDS	       R5, R5, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:17298 028 ED B2		       UXTB	       R5, R5				     ; Unsigned	extend byte to word
ROM_ORIG:1729A 028 88 40		       LSLS	       R0, R1				     ; Logical Shift Left
ROM_ORIG:1729C 028 02 2D		       CMP	       R5, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1729E 028 07 44		       ADD	       R7, R0				     ; Rd = Op1	+ Op2
ROM_ORIG:172A0 028 CD D3		       BCC	       loc_1723E			     ; Branch
ROM_ORIG:172A0
ROM_ORIG:172A2 028 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:172A4 028 EF E7		       B	       locret_17286			     ; Branch
ROM_ORIG:172A4
ROM_ORIG:172A4		       ; End of	function sub_17214
ROM_ORIG:172A4
ROM_ORIG:172A6
ROM_ORIG:172A6		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:172A6
ROM_ORIG:172A6
ROM_ORIG:172A6		       sub_172A6							     ; CODE XREF: sub_17214+36p
ROM_ORIG:172A6											     ; sub_17630+18p
ROM_ORIG:172A6 000 F0 B5		       PUSH	       {R4-R7,LR}			     ; Push registers
ROM_ORIG:172A8 014 01 27		       MOVS	       R7, #1				     ; Rd = Op2
ROM_ORIG:172AA 014 C4 7B		       LDRB	       R4, [R0,#0xF]			     ; Load from Memory
ROM_ORIG:172AC 014 46 7B		       LDRB	       R6, [R0,#0xD]			     ; Load from Memory
ROM_ORIG:172AE 014 64 1C		       ADDS	       R4, R4, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:172B0 014 E5 B2		       UXTB	       R5, R4				     ; Unsigned	extend byte to word
ROM_ORIG:172B2 014 00 24		       MOVS	       R4, #0				     ; Rd = Op2
ROM_ORIG:172B4 014 0B 2E		       CMP	       R6, #0xB				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:172B6 014 29 D3		       BCC	       loc_1730C			     ; Branch
ROM_ORIG:172B6
ROM_ORIG:172B8 014 14 70		       STRB	       R4, [R2]				     ; Store to	Memory
ROM_ORIG:172BA 014 44 7B		       LDRB	       R4, [R0,#0xD]			     ; Load from Memory
ROM_ORIG:172BC 014 10 34		       ADDS	       R4, #0x10			     ; Rd = Op1	+ Op2
ROM_ORIG:172BE 014 21 FA 04 F4		       LSR.W	       R4, R1, R4			     ; Logical Shift Right
ROM_ORIG:172C2 014 54 71		       STRB	       R4, [R2,#5]			     ; Store to	Memory
ROM_ORIG:172C4 014 44 7B		       LDRB	       R4, [R0,#0xD]			     ; Load from Memory
ROM_ORIG:172C6 014 08 34		       ADDS	       R4, #8				     ; Rd = Op1	+ Op2
ROM_ORIG:172C8 014 21 FA 04 F4		       LSR.W	       R4, R1, R4			     ; Logical Shift Right
ROM_ORIG:172CC 014 14 71		       STRB	       R4, [R2,#4]			     ; Store to	Memory
ROM_ORIG:172CE 014 44 7B		       LDRB	       R4, [R0,#0xD]			     ; Load from Memory
ROM_ORIG:172D0 014 21 FA 04 F4		       LSR.W	       R4, R1, R4			     ; Logical Shift Right
ROM_ORIG:172D4 014 D4 70		       STRB	       R4, [R2,#3]			     ; Store to	Memory
ROM_ORIG:172D6 014 44 7B		       LDRB	       R4, [R0,#0xD]			     ; Load from Memory
ROM_ORIG:172D8 014 07 FA 04 F6		       LSL.W	       R6, R7, R4			     ; Logical Shift Left
ROM_ORIG:172DC 014 74 1E		       SUBS	       R4, R6, #1			     ; Rd = Op1	- Op2
ROM_ORIG:172DE 014 0C 40		       ANDS	       R4, R1				     ; Rd = Op1	& Op2
ROM_ORIG:172E0 014 E1 0A		       LSRS	       R1, R4, #0xB			     ; Logical Shift Right
ROM_ORIG:172E2 014 23 B1		       CBZ	       R3, loc_172EE			     ; Compare and Branch on Zero
ROM_ORIG:172E2
ROM_ORIG:172E4 014 04 F0 7F 03		       AND.W	       R3, R4, #0x7F			     ; Rd = Op1	& Op2
ROM_ORIG:172E8 014 1E 43		       ORRS	       R6, R3				     ; Rd = Op1	| Op2
ROM_ORIG:172EA 014 06 EB 81 14		       ADD.W	       R4, R6, R1,LSL#6			     ; Rd = Op1	+ Op2
ROM_ORIG:172EA 014
ROM_ORIG:172EE
ROM_ORIG:172EE		       loc_172EE							     ; CODE XREF: sub_172A6+3Cj
ROM_ORIG:172EE 014 00 7B		       LDRB	       R0, [R0,#0xC]			     ; Load from Memory
ROM_ORIG:172F0 014 10 28		       CMP	       R0, #0x10			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:172F2 014 00 D1		       BNE	       loc_172F6			     ; Branch
ROM_ORIG:172F2
ROM_ORIG:172F4 014 64 08		       LSRS	       R4, R4, #1			     ; Logical Shift Right
ROM_ORIG:172F4
ROM_ORIG:172F6
ROM_ORIG:172F6		       loc_172F6							     ; CODE XREF: sub_172A6+4Cj
ROM_ORIG:172F6 014 AF 40		       LSLS	       R7, R5				     ; Logical Shift Left
ROM_ORIG:172F8 014 20 0A		       LSRS	       R0, R4, #8			     ; Logical Shift Right
ROM_ORIG:172FA 014 7F 1C		       ADDS	       R7, R7, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:172FC 014 90 70		       STRB	       R0, [R2,#2]			     ; Store to	Memory
ROM_ORIG:172FE 014 30 20		       MOVS	       R0, #0x30 ; '0'			     ; Rd = Op2
ROM_ORIG:17300 014 54 70		       STRB	       R4, [R2,#1]			     ; Store to	Memory
ROM_ORIG:17302 014 50 55		       STRB	       R0, [R2,R5]			     ; Store to	Memory
ROM_ORIG:17304 014 6D 1C		       ADDS	       R5, R5, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:17306 014 17 72		       STRB	       R7, [R2,#8]			     ; Store to	Memory
ROM_ORIG:17308 014 E8 B2		       UXTB	       R0, R5				     ; Unsigned	extend byte to word
ROM_ORIG:1730A 014 F0 BD		       POP	       {R4-R7,PC}			     ; Pop registers
ROM_ORIG:1730A
ROM_ORIG:1730C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1730C
ROM_ORIG:1730C		       loc_1730C							     ; CODE XREF: sub_172A6+10j
ROM_ORIG:1730C 014 13 B1		       CBZ	       R3, loc_17314			     ; Compare and Branch on Zero
ROM_ORIG:1730C
ROM_ORIG:1730E 014 50 23		       MOVS	       R3, #0x50 ; 'P'			     ; Rd = Op2
ROM_ORIG:17310 014 13 70		       STRB	       R3, [R2]				     ; Store to	Memory
ROM_ORIG:17312 014 07 E0		       B	       loc_17324			     ; Branch
ROM_ORIG:17312
ROM_ORIG:17314		       ; ---------------------------------------------------------------------------
ROM_ORIG:17314
ROM_ORIG:17314		       loc_17314							     ; CODE XREF: sub_172A6:loc_1730Cj
ROM_ORIG:17314 014 03 7B		       LDRB	       R3, [R0,#0xC]			     ; Load from Memory
ROM_ORIG:17316 014 10 2B		       CMP	       R3, #0x10			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17318 014 01 D0		       BEQ	       loc_1731E			     ; Branch
ROM_ORIG:17318
ROM_ORIG:1731A 014 CB 05		       LSLS	       R3, R1, #0x17			     ; Logical Shift Left
ROM_ORIG:1731C 014 01 D4		       BMI	       loc_17322			     ; Branch
ROM_ORIG:1731C
ROM_ORIG:1731E
ROM_ORIG:1731E		       loc_1731E							     ; CODE XREF: sub_172A6+72j
ROM_ORIG:1731E 014 14 70		       STRB	       R4, [R2]				     ; Store to	Memory
ROM_ORIG:17320 014 00 E0		       B	       loc_17324			     ; Branch
ROM_ORIG:17320
ROM_ORIG:17322		       ; ---------------------------------------------------------------------------
ROM_ORIG:17322
ROM_ORIG:17322		       loc_17322							     ; CODE XREF: sub_172A6+76j
ROM_ORIG:17322 014 17 70		       STRB	       R7, [R2]				     ; Store to	Memory
ROM_ORIG:17322
ROM_ORIG:17324
ROM_ORIG:17324		       loc_17324							     ; CODE XREF: sub_172A6+6Cj
ROM_ORIG:17324											     ; sub_172A6+7Aj
ROM_ORIG:17324 014 4B 0E		       LSRS	       R3, R1, #0x19			     ; Logical Shift Right
ROM_ORIG:17326 014 17 72		       STRB	       R7, [R2,#8]			     ; Store to	Memory
ROM_ORIG:17328 014 13 71		       STRB	       R3, [R2,#4]			     ; Store to	Memory
ROM_ORIG:1732A 014 C1 F3 47 43		       UBFX.W	       R3, R1, #0x11, #8		     ; Unsigned	Bit Field Extract
ROM_ORIG:1732E 014 D3 70		       STRB	       R3, [R2,#3]			     ; Store to	Memory
ROM_ORIG:17330 014 C1 F3 47 23		       UBFX.W	       R3, R1, #9, #8			     ; Unsigned	Bit Field Extract
ROM_ORIG:17334 014 93 70		       STRB	       R3, [R2,#2]			     ; Store to	Memory
ROM_ORIG:17336 014 00 7B		       LDRB	       R0, [R0,#0xC]			     ; Load from Memory
ROM_ORIG:17338 014 10 28		       CMP	       R0, #0x10			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1733A 014 00 D1		       BNE	       loc_1733E			     ; Branch
ROM_ORIG:1733A
ROM_ORIG:1733C 014 49 08		       LSRS	       R1, R1, #1			     ; Logical Shift Right
ROM_ORIG:1733C
ROM_ORIG:1733E
ROM_ORIG:1733E		       loc_1733E							     ; CODE XREF: sub_172A6+94j
ROM_ORIG:1733E 014 28 46		       MOV	       R0, R5				     ; Rd = Op2
ROM_ORIG:17340 014 51 70		       STRB	       R1, [R2,#1]			     ; Store to	Memory
ROM_ORIG:17342 014 F0 BD		       POP	       {R4-R7,PC}			     ; Pop registers
ROM_ORIG:17342
ROM_ORIG:17342		       ; End of	function sub_172A6
ROM_ORIG:17342
ROM_ORIG:17342		       ; ---------------------------------------------------------------------------
ROM_ORIG:17344 2D			       DCB 0x2D	; -
ROM_ORIG:17345 E9	       unk_17345       DCB 0xE9	; È
ROM_ORIG:17346 F0			       DCB 0xF0	; 
ROM_ORIG:17347 4F			       DCB 0x4F	; O
ROM_ORIG:17348 05			       DCB    5
ROM_ORIG:17349 46			       DCB 0x46	; F
ROM_ORIG:1734A 0C			       DCB  0xC
ROM_ORIG:1734B 46			       DCB 0x46	; F
ROM_ORIG:1734C 00			       DCB    0
ROM_ORIG:1734D 20			       DCB 0x20
ROM_ORIG:1734E E9			       DCB 0xE9	; È
ROM_ORIG:1734F 69			       DCB 0x69	; i
ROM_ORIG:17350 87			       DCB 0x87	; á
ROM_ORIG:17351 B0			       DCB 0xB0	; ∞
ROM_ORIG:17352 92			       DCB 0x92	; í
ROM_ORIG:17353 46			       DCB 0x46	; F
ROM_ORIG:17354 1E			       DCB 0x1E
ROM_ORIG:17355 46			       DCB 0x46	; F
ROM_ORIG:17356 00			       DCB    0
ROM_ORIG:17357 29			       DCB 0x29	; )
ROM_ORIG:17358 07			       DCB    7
ROM_ORIG:17359 46			       DCB 0x46	; F
ROM_ORIG:1735A 81			       DCB 0x81	; Å
ROM_ORIG:1735B 46			       DCB 0x46	; F
ROM_ORIG:1735C 4F			       DCB 0x4F	; O
ROM_ORIG:1735D F0			       DCB 0xF0	; 
ROM_ORIG:1735E DC			       DCB 0xDC	; ‹
ROM_ORIG:1735F 4B			       DCB 0x4B	; K
ROM_ORIG:17360 76			       DCB 0x76	; v
ROM_ORIG:17361 D1			       DCB 0xD1	; —
ROM_ORIG:17362 69			       DCB 0x69	; i
ROM_ORIG:17363 7B			       DCB 0x7B	; {
ROM_ORIG:17364 0B			       DCB  0xB
ROM_ORIG:17365 29			       DCB 0x29	; )
ROM_ORIG:17366 00			       DCB    0
ROM_ORIG:17367 D3			       DCB 0xD3	; ”
ROM_ORIG:17368 03			       DCB    3
ROM_ORIG:17369 27			       DCB 0x27	; '
ROM_ORIG:1736A 29			       DCB 0x29	; )
ROM_ORIG:1736B 7B			       DCB 0x7B	; {
ROM_ORIG:1736C 4F			       DCB 0x4F	; O
ROM_ORIG:1736D F0			       DCB 0xF0	; 
ROM_ORIG:1736E 01			       DCB    1
ROM_ORIG:1736F 09			       DCB    9
ROM_ORIG:17370 10			       DCB 0x10
ROM_ORIG:17371 29			       DCB 0x29	; )
ROM_ORIG:17372 6D			       DCB 0x6D	; m
ROM_ORIG:17373 D1			       DCB 0xD1	; —
ROM_ORIG:17374 4F			       DCB 0x4F	; O
ROM_ORIG:17375 F0			       DCB 0xF0	; 
ROM_ORIG:17376 02			       DCB    2
ROM_ORIG:17377 09			       DCB    9
ROM_ORIG:17378 6A			       DCB 0x6A	; j
ROM_ORIG:17379 E0			       DCB 0xE0	; ‡
ROM_ORIG:1737A D0			       DCB 0xD0	; –
ROM_ORIG:1737B B9			       DCB 0xB9	; π
ROM_ORIG:1737C E8			       DCB 0xE8	; Ë
ROM_ORIG:1737D 69			       DCB 0x69	; i
ROM_ORIG:1737E C0			       DCB 0xC0	; ¿
ROM_ORIG:1737F B9			       DCB 0xB9	; π
ROM_ORIG:17380 4F			       DCB 0x4F	; O
ROM_ORIG:17381 F4			       DCB 0xF4	; Ù
ROM_ORIG:17382 80			       DCB 0x80	; Ä
ROM_ORIG:17383 70			       DCB 0x70	; p
ROM_ORIG:17384 CB			       DCB 0xCB	; À
ROM_ORIG:17385 F8			       DCB 0xF8	; ¯
ROM_ORIG:17386 18			       DCB 0x18
ROM_ORIG:17387 00			       DCB    0
ROM_ORIG:17388 01			       DCB    1
ROM_ORIG:17389 23			       DCB 0x23	; #
ROM_ORIG:1738A 04			       DCB    4
ROM_ORIG:1738B EB			       DCB 0xEB	; Î
ROM_ORIG:1738C 09			       DCB    9
ROM_ORIG:1738D 01			       DCB    1
ROM_ORIG:1738E 6A			       DCB 0x6A	; j
ROM_ORIG:1738F 46			       DCB 0x46	; F
ROM_ORIG:17390 28			       DCB 0x28	; (
ROM_ORIG:17391 46			       DCB 0x46	; F
ROM_ORIG:17392 FF			       DCB 0xFF
ROM_ORIG:17393 F7			       DCB 0xF7	; ˜
ROM_ORIG:17394 88			       DCB 0x88	; à
ROM_ORIG:17395 FF			       DCB 0xFF
ROM_ORIG:17396 02			       DCB    2
ROM_ORIG:17397 46			       DCB 0x46	; F
ROM_ORIG:17398 69			       DCB 0x69	; i
ROM_ORIG:17399 46			       DCB 0x46	; F
ROM_ORIG:1739A 28			       DCB 0x28	; (
ROM_ORIG:1739B 46			       DCB 0x46	; F
ROM_ORIG:1739C 00			       DCB    0
ROM_ORIG:1739D F0			       DCB 0xF0	; 
ROM_ORIG:1739E BA			       DCB 0xBA	; ∫
ROM_ORIG:1739F F8			       DCB 0xF8	; ¯
ROM_ORIG:173A0 00			       DCB    0
ROM_ORIG:173A1 F0			       DCB 0xF0	; 
ROM_ORIG:173A2 D2			       DCB 0xD2	; “
ROM_ORIG:173A3 F8			       DCB 0xF8	; ¯
ROM_ORIG:173A4 01			       DCB    1
ROM_ORIG:173A5 28			       DCB 0x28	; (
ROM_ORIG:173A6 45			       DCB 0x45	; E
ROM_ORIG:173A7 D0			       DCB 0xD0	; –
ROM_ORIG:173A8 0C			       DCB  0xC
ROM_ORIG:173A9 21			       DCB 0x21	; !
ROM_ORIG:173AA 03			       DCB    3
ROM_ORIG:173AB AA			       DCB 0xAA	; ™
ROM_ORIG:173AC 28			       DCB 0x28	; (
ROM_ORIG:173AD 46			       DCB 0x46	; F
ROM_ORIG:173AE 02			       DCB    2
ROM_ORIG:173AF F0			       DCB 0xF0	; 
ROM_ORIG:173B0 41			       DCB 0x41	; A
ROM_ORIG:173B1 FA			       DCB 0xFA	; ˙
ROM_ORIG:173B2 4F			       DCB 0x4F	; O
ROM_ORIG:173B3 F4			       DCB 0xF4	; Ù
ROM_ORIG:173B4 80			       DCB 0x80	; Ä
ROM_ORIG:173B5 70			       DCB 0x70	; p
ROM_ORIG:173B6 07			       DCB    7
ROM_ORIG:173B7 EA			       DCB 0xEA	; Í
ROM_ORIG:173B8 54			       DCB 0x54	; T
ROM_ORIG:173B9 28			       DCB 0x28	; (
ROM_ORIG:173BA CB			       DCB 0xCB	; À
ROM_ORIG:173BB F8			       DCB 0xF8	; ¯
ROM_ORIG:173BC 18			       DCB 0x18
ROM_ORIG:173BD 00			       DCB    0
ROM_ORIG:173BE 00			       DCB    0
ROM_ORIG:173BF 23			       DCB 0x23	; #
ROM_ORIG:173C0 6A			       DCB 0x6A	; j
ROM_ORIG:173C1 46			       DCB 0x46	; F
ROM_ORIG:173C2 21			       DCB 0x21	; !
ROM_ORIG:173C3 46			       DCB 0x46	; F
ROM_ORIG:173C4 28			       DCB 0x28	; (
ROM_ORIG:173C5 46			       DCB 0x46	; F
ROM_ORIG:173C6 FF			       DCB 0xFF
ROM_ORIG:173C7 F7			       DCB 0xF7	; ˜
ROM_ORIG:173C8 6E			       DCB 0x6E	; n
ROM_ORIG:173C9 FF			       DCB 0xFF
ROM_ORIG:173CA 02			       DCB    2
ROM_ORIG:173CB 46			       DCB 0x46	; F
ROM_ORIG:173CC 69			       DCB 0x69	; i
ROM_ORIG:173CD 46			       DCB 0x46	; F
ROM_ORIG:173CE 28			       DCB 0x28	; (
ROM_ORIG:173CF 46			       DCB 0x46	; F
ROM_ORIG:173D0 00			       DCB    0
ROM_ORIG:173D1 F0			       DCB 0xF0	; 
ROM_ORIG:173D2 A0			       DCB 0xA0	; †
ROM_ORIG:173D3 F8			       DCB 0xF8	; ¯
ROM_ORIG:173D4 00			       DCB    0
ROM_ORIG:173D5 F0			       DCB 0xF0	; 
ROM_ORIG:173D6 B8			       DCB 0xB8	; ∏
ROM_ORIG:173D7 F8			       DCB 0xF8	; ¯
ROM_ORIG:173D8 01			       DCB    1
ROM_ORIG:173D9 28			       DCB 0x28	; (
ROM_ORIG:173DA 2B			       DCB 0x2B	; +
ROM_ORIG:173DB D0			       DCB 0xD0	; –
ROM_ORIG:173DC FD			       DCB 0xFD	; ˝
ROM_ORIG:173DD F7			       DCB 0xF7	; ˜
ROM_ORIG:173DE 86			       DCB 0x86	; Ü
ROM_ORIG:173DF F8			       DCB 0xF8	; ¯
ROM_ORIG:173E0 52			       DCB 0x52	; R
ROM_ORIG:173E1 46			       DCB 0x46	; F
ROM_ORIG:173E2 4F			       DCB 0x4F	; O
ROM_ORIG:173E3 F4			       DCB 0xF4	; Ù
ROM_ORIG:173E4 00			       DCB    0
ROM_ORIG:173E5 71			       DCB 0x71	; q
ROM_ORIG:173E6 28			       DCB 0x28	; (
ROM_ORIG:173E7 46			       DCB 0x46	; F
ROM_ORIG:173E8 02			       DCB    2
ROM_ORIG:173E9 F0			       DCB 0xF0	; 
ROM_ORIG:173EA 30			       DCB 0x30	; 0
ROM_ORIG:173EB FA			       DCB 0xFA	; ˙
ROM_ORIG:173EC E8			       DCB 0xE8	; Ë
ROM_ORIG:173ED 69			       DCB 0x69	; i
ROM_ORIG:173EE 28			       DCB 0x28	; (
ROM_ORIG:173EF BB			       DCB 0xBB	; ª
ROM_ORIG:173F0 DB			       DCB 0xDB	; €
ROM_ORIG:173F1 F8			       DCB 0xF8	; ¯
ROM_ORIG:173F2 00			       DCB    0
ROM_ORIG:173F3 02			       DCB    2
ROM_ORIG:173F4 06			       DCB    6
ROM_ORIG:173F5 A9			       DCB 0xA9	; ©
ROM_ORIG:173F6 FE			       DCB 0xFE	; ˛
ROM_ORIG:173F7 F7			       DCB 0xF7	; ˜
ROM_ORIG:173F8 6A			       DCB 0x6A	; j
ROM_ORIG:173F9 FE			       DCB 0xFE	; ˛
ROM_ORIG:173FA 08			       DCB    8
ROM_ORIG:173FB EB			       DCB 0xEB	; Î
ROM_ORIG:173FC 48			       DCB 0x48	; H
ROM_ORIG:173FD 00			       DCB    0
ROM_ORIG:173FE 03			       DCB    3
ROM_ORIG:173FF AA			       DCB 0xAA	; ™
ROM_ORIG:17400 9D			       DCB 0x9D	; ù
ROM_ORIG:17401 F8			       DCB 0xF8	; ¯
ROM_ORIG:17402 18			       DCB 0x18
ROM_ORIG:17403 10			       DCB 0x10
ROM_ORIG:17404 13			       DCB 0x13
ROM_ORIG:17405 5C			       DCB 0x5C	; \
ROM_ORIG:17406 99			       DCB 0x99	; ô
ROM_ORIG:17407 42			       DCB 0x42	; B
ROM_ORIG:17408 0B			       DCB  0xB
ROM_ORIG:17409 D1			       DCB 0xD1	; —
ROM_ORIG:1740A 81			       DCB 0x81	; Å
ROM_ORIG:1740B 18			       DCB 0x18
ROM_ORIG:1740C 9D			       DCB 0x9D	; ù
ROM_ORIG:1740D F8			       DCB 0xF8	; ¯
ROM_ORIG:1740E 19			       DCB 0x19
ROM_ORIG:1740F 30			       DCB 0x30	; 0
ROM_ORIG:17410 91			       DCB 0x91	; ë
ROM_ORIG:17411 F8			       DCB 0xF8	; ¯
ROM_ORIG:17412 01			       DCB    1
ROM_ORIG:17413 C0			       DCB 0xC0	; ¿
ROM_ORIG:17414 63			       DCB 0x63	; c
ROM_ORIG:17415 45			       DCB 0x45	; E
ROM_ORIG:17416 04			       DCB    4
ROM_ORIG:17417 D1			       DCB 0xD1	; —
ROM_ORIG:17418 9D			       DCB 0x9D	; ù
ROM_ORIG:17419 F8			       DCB 0xF8	; ¯
ROM_ORIG:1741A 1A			       DCB 0x1A
ROM_ORIG:1741B 30			       DCB 0x30	; 0
ROM_ORIG:1741C 89			       DCB 0x89	; â
ROM_ORIG:1741D 78			       DCB 0x78	; x
ROM_ORIG:1741E 8B			       DCB 0x8B	; ã
ROM_ORIG:1741F 42			       DCB 0x42	; B
ROM_ORIG:17420 0C			       DCB  0xC
ROM_ORIG:17421 D0			       DCB 0xD0	; –
ROM_ORIG:17422 10			       DCB 0x10
ROM_ORIG:17423 44			       DCB 0x44	; D
ROM_ORIG:17424 52			       DCB 0x52	; R
ROM_ORIG:17425 46			       DCB 0x46	; F
ROM_ORIG:17426 06			       DCB    6
ROM_ORIG:17427 A9			       DCB 0xA9	; ©
ROM_ORIG:17428 FE			       DCB 0xFE	; ˛
ROM_ORIG:17429 F7			       DCB 0xF7	; ˜
ROM_ORIG:1742A 40			       DCB 0x40	; @
ROM_ORIG:1742B FD			       DCB 0xFD	; ˝
ROM_ORIG:1742C 03			       DCB    3
ROM_ORIG:1742D 28			       DCB 0x28	; (
ROM_ORIG:1742E 01			       DCB    1
ROM_ORIG:1742F D0			       DCB 0xD0	; –
ROM_ORIG:17430 02			       DCB    2
ROM_ORIG:17431 28			       DCB 0x28	; (
ROM_ORIG:17432 03			       DCB    3
ROM_ORIG:17433 D1			       DCB 0xD1	; —
ROM_ORIG:17434 01			       DCB    1
ROM_ORIG:17435 20			       DCB 0x20
ROM_ORIG:17436 07			       DCB    7
ROM_ORIG:17437 B0			       DCB 0xB0	; ∞
ROM_ORIG:17438 BD			       DCB 0xBD	; Ω
ROM_ORIG:17439 E8			       DCB 0xE8	; Ë
ROM_ORIG:1743A F0			       DCB 0xF0	; 
ROM_ORIG:1743B 8F			       DCB 0x8F	; è
ROM_ORIG:1743C 08			       DCB    8
ROM_ORIG:1743D F1			       DCB 0xF1	; Ò
ROM_ORIG:1743E 01			       DCB    1
ROM_ORIG:1743F 08			       DCB    8
ROM_ORIG:17440 76			       DCB 0x76	; v
ROM_ORIG:17441 1E			       DCB 0x1E
ROM_ORIG:17442 08			       DCB    8
ROM_ORIG:17443 F0			       DCB 0xF0	; 
ROM_ORIG:17444 FF			       DCB 0xFF
ROM_ORIG:17445 00			       DCB    0
ROM_ORIG:17446 0A			       DCB  0xA
ROM_ORIG:17447 F5			       DCB 0xF5	; ı
ROM_ORIG:17448 00			       DCB    0
ROM_ORIG:17449 7A			       DCB 0x7A	; z
ROM_ORIG:1744A 38			       DCB 0x38	; 8
ROM_ORIG:1744B 40			       DCB 0x40	; @
ROM_ORIG:1744C 04			       DCB    4
ROM_ORIG:1744D F5			       DCB 0xF5	; ı
ROM_ORIG:1744E 00			       DCB    0
ROM_ORIG:1744F 74			       DCB 0x74	; t
ROM_ORIG:17450 00			       DCB    0
ROM_ORIG:17451 2E			       DCB 0x2E	; .
ROM_ORIG:17452 92			       DCB 0x92	; í
ROM_ORIG:17453 D1			       DCB 0xD1	; —
ROM_ORIG:17454 00			       DCB    0
ROM_ORIG:17455 20			       DCB 0x20
ROM_ORIG:17456 EE			       DCB 0xEE	; Ó
ROM_ORIG:17457 E7			       DCB 0xE7	; Á
ROM_ORIG:17458
ROM_ORIG:17458		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17458
ROM_ORIG:17458
ROM_ORIG:17458		       sub_17458							     ; CODE XREF: sub_17694+18p
ROM_ORIG:17458 000 30 B5		       PUSH	       {R4,R5,LR}			     ; Push registers
ROM_ORIG:1745A 00C 04 46		       MOV	       R4, R0				     ; Rd = Op2
ROM_ORIG:1745C 00C 0D 46		       MOV	       R5, R1				     ; Rd = Op2
ROM_ORIG:1745E 00C 4F F4 00 40		       MOV.W	       R0, #0x8000			     ; Rd = Op2
ROM_ORIG:17462 00C 00 F0 85 F8		       BL	       sub_17570			     ; Branch with Link
ROM_ORIG:17462 00C
ROM_ORIG:17466 00C 4F F0 DC 41		       MOV.W	       R1, #0x6E000000			     ; Rd = Op2
ROM_ORIG:1746A 00C 4F F4 80 70		       MOV.W	       R0, #0x100			     ; Rd = Op2
ROM_ORIG:1746E 00C 88 61		       STR	       R0, [R1,#0x18]			     ; Store to	Memory
ROM_ORIG:17470 00C 5A 20		       MOVS	       R0, #0x5A ; 'Z'			     ; Rd = Op2
ROM_ORIG:17472 00C 61 68		       LDR	       R1, [R4,#4]			     ; Load from Memory
ROM_ORIG:17474 00C 08 70		       STRB	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:17476 00C FF 20		       MOVS	       R0, #0xFF			     ; Rd = Op2
ROM_ORIG:17478 00C 61 68		       LDR	       R1, [R4,#4]			     ; Load from Memory
ROM_ORIG:1747A 00C 08 70		       STRB	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:1747C 00C 41 F6 99 10		       MOVW	       R0, #0x1999			     ; Rd = Op2
ROM_ORIG:17480 00C 00 F0 76 F8		       BL	       sub_17570			     ; Branch with Link
ROM_ORIG:17480 00C
ROM_ORIG:17484 00C 90 20		       MOVS	       R0, #0x90 ; 'ê'			     ; Rd = Op2
ROM_ORIG:17486 00C 61 68		       LDR	       R1, [R4,#4]			     ; Load from Memory
ROM_ORIG:17488 00C 08 70		       STRB	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:1748A 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:1748C 00C A1 68		       LDR	       R1, [R4,#8]			     ; Load from Memory
ROM_ORIG:1748E 00C 08 70		       STRB	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:17490 00C 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:17492 00C 00 78		       LDRB	       R0, [R0]				     ; Load from Memory
ROM_ORIG:17494 00C 28 70		       STRB	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:17496 00C 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:17498 00C 00 78		       LDRB	       R0, [R0]				     ; Load from Memory
ROM_ORIG:1749A 00C 68 70		       STRB	       R0, [R5,#1]			     ; Store to	Memory
ROM_ORIG:1749C 00C 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:1749E 00C 00 78		       LDRB	       R0, [R0]				     ; Load from Memory
ROM_ORIG:174A0 00C A8 70		       STRB	       R0, [R5,#2]			     ; Store to	Memory
ROM_ORIG:174A2 00C 20 68		       LDR	       R0, [R4]				     ; Load from Memory
ROM_ORIG:174A4 00C 00 78		       LDRB	       R0, [R0]				     ; Load from Memory
ROM_ORIG:174A6 00C E8 70		       STRB	       R0, [R5,#3]			     ; Store to	Memory
ROM_ORIG:174A8 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:174AA 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:174AA
ROM_ORIG:174AA		       ; End of	function sub_17458
ROM_ORIG:174AA
ROM_ORIG:174AC
ROM_ORIG:174AC		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:174AC
ROM_ORIG:174AC
ROM_ORIG:174AC		       sub_174AC							     ; CODE XREF: sub_17694+4Ep
ROM_ORIG:174AC 000 F0 B5		       PUSH	       {R4-R7,LR}			     ; Push registers
ROM_ORIG:174AE 014 4F F0 DC 47		       MOV.W	       R7, #0x6E000000			     ; Rd = Op2
ROM_ORIG:174B2 014 4F F4 80 76		       MOV.W	       R6, #0x100			     ; Rd = Op2
ROM_ORIG:174B6 014 04 46		       MOV	       R4, R0				     ; Rd = Op2
ROM_ORIG:174B8 014 0D 46		       MOV	       R5, R1				     ; Rd = Op2
ROM_ORIG:174BA 014 BE 61		       STR	       R6, [R7,#0x18]			     ; Store to	Memory
ROM_ORIG:174BC 014 40 68		       LDR	       R0, [R0,#4]			     ; Load from Memory
ROM_ORIG:174BE 014 30 22		       MOVS	       R2, #0x30 ; '0'			     ; Rd = Op2
ROM_ORIG:174C0 014 02 70		       STRB	       R2, [R0]				     ; Store to	Memory
ROM_ORIG:174C2 014 65 20		       MOVS	       R0, #0x65 ; 'e'			     ; Rd = Op2
ROM_ORIG:174C4 014 61 68		       LDR	       R1, [R4,#4]			     ; Load from Memory
ROM_ORIG:174C6 014 08 70		       STRB	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:174C8 014 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:174CA 014 61 68		       LDR	       R1, [R4,#4]			     ; Load from Memory
ROM_ORIG:174CC 014 08 70		       STRB	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:174CE 014 A1 68		       LDR	       R1, [R4,#8]			     ; Load from Memory
ROM_ORIG:174D0 014 08 70		       STRB	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:174D2 014 02 21		       MOVS	       R1, #2				     ; Rd = Op2
ROM_ORIG:174D4 014 A3 68		       LDR	       R3, [R4,#8]			     ; Load from Memory
ROM_ORIG:174D6 014 19 70		       STRB	       R1, [R3]				     ; Store to	Memory
ROM_ORIG:174D8 014 A3 68		       LDR	       R3, [R4,#8]			     ; Load from Memory
ROM_ORIG:174DA 014 19 70		       STRB	       R1, [R3]				     ; Store to	Memory
ROM_ORIG:174DC 014 A1 68		       LDR	       R1, [R4,#8]			     ; Load from Memory
ROM_ORIG:174DE 014 08 70		       STRB	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:174E0 014 60 68		       LDR	       R0, [R4,#4]			     ; Load from Memory
ROM_ORIG:174E2 014 02 70		       STRB	       R2, [R0]				     ; Store to	Memory
ROM_ORIG:174E4 014 00 F0 30 F8		       BL	       sub_17548			     ; Branch with Link
ROM_ORIG:174E4 014
ROM_ORIG:174E8 014 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:174EA 014 0F D0		       BEQ	       loc_1750C			     ; Branch
ROM_ORIG:174EA
ROM_ORIG:174EC 014 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:174EC
ROM_ORIG:174EE
ROM_ORIG:174EE		       loc_174EE							     ; CODE XREF: sub_174AC+4Ej
ROM_ORIG:174EE 014 21 68		       LDR	       R1, [R4]				     ; Load from Memory
ROM_ORIG:174F0 014 09 78		       LDRB	       R1, [R1]				     ; Load from Memory
ROM_ORIG:174F2 014 29 54		       STRB	       R1, [R5,R0]			     ; Store to	Memory
ROM_ORIG:174F4 014 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:174F6 014 C0 B2		       UXTB	       R0, R0				     ; Unsigned	extend byte to word
ROM_ORIG:174F8 014 08 28		       CMP	       R0, #8				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:174FA 014 F8 D3		       BCC	       loc_174EE			     ; Branch
ROM_ORIG:174FA
ROM_ORIG:174FC 014 BE 61		       STR	       R6, [R7,#0x18]			     ; Store to	Memory
ROM_ORIG:174FE 014 61 68		       LDR	       R1, [R4,#4]			     ; Load from Memory
ROM_ORIG:17500 014 FF 20		       MOVS	       R0, #0xFF			     ; Rd = Op2
ROM_ORIG:17502 014 08 70		       STRB	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:17504 014 00 F0 20 F8		       BL	       sub_17548			     ; Branch with Link
ROM_ORIG:17504 014
ROM_ORIG:17508 014 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1750A 014 01 D1		       BNE	       loc_17510			     ; Branch
ROM_ORIG:1750A
ROM_ORIG:1750C
ROM_ORIG:1750C		       loc_1750C							     ; CODE XREF: sub_174AC+3Ej
ROM_ORIG:1750C 014 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1750E 014 F0 BD		       POP	       {R4-R7,PC}			     ; Pop registers
ROM_ORIG:1750E
ROM_ORIG:17510		       ; ---------------------------------------------------------------------------
ROM_ORIG:17510
ROM_ORIG:17510		       loc_17510							     ; CODE XREF: sub_174AC+5Ej
ROM_ORIG:17510 014 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17512 014 F0 BD		       POP	       {R4-R7,PC}			     ; Pop registers
ROM_ORIG:17512
ROM_ORIG:17512		       ; End of	function sub_174AC
ROM_ORIG:17512
ROM_ORIG:17514
ROM_ORIG:17514		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17514
ROM_ORIG:17514
ROM_ORIG:17514		       sub_17514							     ; CODE XREF: sub_17214+40p
ROM_ORIG:17514											     ; sub_17630+2Cp
ROM_ORIG:17514 000 30 B5		       PUSH	       {R4,R5,LR}			     ; Push registers
ROM_ORIG:17516 00C 00 23		       MOVS	       R3, #0				     ; Rd = Op2
ROM_ORIG:17518 00C 12 E0		       B	       loc_17540			     ; Branch
ROM_ORIG:17518
ROM_ORIG:1751A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1751A
ROM_ORIG:1751A		       loc_1751A							     ; CODE XREF: sub_17514+2Ej
ROM_ORIG:1751A 00C 0C 7A		       LDRB	       R4, [R1,#8]			     ; Load from Memory
ROM_ORIG:1751C 00C E4 07		       LSLS	       R4, R4, #0x1F			     ; Logical Shift Left
ROM_ORIG:1751E 00C 02 D0		       BEQ	       loc_17526			     ; Branch
ROM_ORIG:1751E
ROM_ORIG:17520 00C CC 5C		       LDRB	       R4, [R1,R3]			     ; Load from Memory
ROM_ORIG:17522 00C 45 68		       LDR	       R5, [R0,#4]			     ; Load from Memory
ROM_ORIG:17524 00C 06 E0		       B	       loc_17534			     ; Branch
ROM_ORIG:17524
ROM_ORIG:17526		       ; ---------------------------------------------------------------------------
ROM_ORIG:17526
ROM_ORIG:17526		       loc_17526							     ; CODE XREF: sub_17514+Aj
ROM_ORIG:17526 00C 04 7B		       LDRB	       R4, [R0,#0xC]			     ; Load from Memory
ROM_ORIG:17528 00C 85 68		       LDR	       R5, [R0,#8]			     ; Load from Memory
ROM_ORIG:1752A 00C 10 2C		       CMP	       R4, #0x10			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1752C 00C CC 5C		       LDRB	       R4, [R1,R3]			     ; Load from Memory
ROM_ORIG:1752E 00C 01 D1		       BNE	       loc_17534			     ; Branch
ROM_ORIG:1752E
ROM_ORIG:17530 00C 2C 80		       STRH	       R4, [R5]				     ; Store to	Memory
ROM_ORIG:17532 00C 00 E0		       B	       loc_17536			     ; Branch
ROM_ORIG:17532
ROM_ORIG:17534		       ; ---------------------------------------------------------------------------
ROM_ORIG:17534
ROM_ORIG:17534		       loc_17534							     ; CODE XREF: sub_17514+10j
ROM_ORIG:17534											     ; sub_17514+1Aj
ROM_ORIG:17534 00C 2C 70		       STRB	       R4, [R5]				     ; Store to	Memory
ROM_ORIG:17534
ROM_ORIG:17536
ROM_ORIG:17536		       loc_17536							     ; CODE XREF: sub_17514+1Ej
ROM_ORIG:17536 00C 0C 7A		       LDRB	       R4, [R1,#8]			     ; Load from Memory
ROM_ORIG:17538 00C 64 08		       LSRS	       R4, R4, #1			     ; Logical Shift Right
ROM_ORIG:1753A 00C 5B 1C		       ADDS	       R3, R3, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1753C 00C 0C 72		       STRB	       R4, [R1,#8]			     ; Store to	Memory
ROM_ORIG:1753E 00C DB B2		       UXTB	       R3, R3				     ; Unsigned	extend byte to word
ROM_ORIG:1753E
ROM_ORIG:17540
ROM_ORIG:17540		       loc_17540							     ; CODE XREF: sub_17514+4j
ROM_ORIG:17540 00C 93 42		       CMP	       R3, R2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17542 00C EA D3		       BCC	       loc_1751A			     ; Branch
ROM_ORIG:17542
ROM_ORIG:17544 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:17544
ROM_ORIG:17544		       ; End of	function sub_17514
ROM_ORIG:17544
ROM_ORIG:17544		       ; ---------------------------------------------------------------------------
ROM_ORIG:17546 00			       DCB    0
ROM_ORIG:17547 00			       DCB    0
ROM_ORIG:17548
ROM_ORIG:17548		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17548
ROM_ORIG:17548
ROM_ORIG:17548		       sub_17548							     ; CODE XREF: sub_17214+44p
ROM_ORIG:17548											     ; sub_174AC+38p ...
ROM_ORIG:17548 000 08 48		       LDR	       R0, =0x48320000			     ; Load from Memory
ROM_ORIG:1754A 000 01 69		       LDR	       R1, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:1754C 000 4F F0 DC 42		       MOV.W	       R2, #0x6E000000			     ; Rd = Op2
ROM_ORIG:17550 000 01 F2 47 11		       ADDW	       R1, R1, #0x147			     ; Rd = Op1	+ Op2
ROM_ORIG:17554 000 04 E0		       B	       loc_17560			     ; Branch
ROM_ORIG:17554
ROM_ORIG:17556		       ; ---------------------------------------------------------------------------
ROM_ORIG:17556
ROM_ORIG:17556		       loc_17556							     ; CODE XREF: sub_17548+1Cj
ROM_ORIG:17556 000 03 69		       LDR	       R3, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:17558 000 8B 42		       CMP	       R3, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1755A 000 01 D1		       BNE	       loc_17560			     ; Branch
ROM_ORIG:1755A
ROM_ORIG:1755C 000 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1755E 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:1755E
ROM_ORIG:17560		       ; ---------------------------------------------------------------------------
ROM_ORIG:17560
ROM_ORIG:17560		       loc_17560							     ; CODE XREF: sub_17548+Cj
ROM_ORIG:17560											     ; sub_17548+12j
ROM_ORIG:17560 000 93 69		       LDR	       R3, [R2,#0x18]			     ; Load from Memory
ROM_ORIG:17562 000 DB 05		       LSLS	       R3, R3, #0x17			     ; Logical Shift Left
ROM_ORIG:17564 000 F7 D5		       BPL	       loc_17556			     ; Branch
ROM_ORIG:17564
ROM_ORIG:17566 000 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17568 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:17568
ROM_ORIG:17568		       ; End of	function sub_17548
ROM_ORIG:17568
ROM_ORIG:17568		       ; ---------------------------------------------------------------------------
ROM_ORIG:1756A 00			       DCB    0
ROM_ORIG:1756B 00			       DCB    0
ROM_ORIG:1756C 00 00 32	48     off_1756C       DCD 0x48320000					     ; DATA XREF: sub_17548r
ROM_ORIG:17570
ROM_ORIG:17570		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17570
ROM_ORIG:17570
ROM_ORIG:17570		       sub_17570							     ; CODE XREF: sub_17458+Ap
ROM_ORIG:17570											     ; sub_17458+28p
ROM_ORIG:17570 000 07 49		       LDR	       R1, =0x48320000			     ; Load from Memory
ROM_ORIG:17572 000 0A 69		       LDR	       R2, [R1,#0x10]			     ; Load from Memory
ROM_ORIG:17574 000 10 44		       ADD	       R0, R2				     ; Rd = Op1	+ Op2
ROM_ORIG:17576 000 4F F0 DC 42		       MOV.W	       R2, #0x6E000000			     ; Rd = Op2
ROM_ORIG:1757A 000 04 E0		       B	       loc_17586			     ; Branch
ROM_ORIG:1757A
ROM_ORIG:1757C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1757C
ROM_ORIG:1757C		       loc_1757C							     ; CODE XREF: sub_17570+1Aj
ROM_ORIG:1757C 000 0B 69		       LDR	       R3, [R1,#0x10]			     ; Load from Memory
ROM_ORIG:1757E 000 83 42		       CMP	       R3, R0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17580 000 01 D1		       BNE	       loc_17586			     ; Branch
ROM_ORIG:17580
ROM_ORIG:17582 000 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:17584 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:17584
ROM_ORIG:17586		       ; ---------------------------------------------------------------------------
ROM_ORIG:17586
ROM_ORIG:17586		       loc_17586							     ; CODE XREF: sub_17570+Aj
ROM_ORIG:17586											     ; sub_17570+10j
ROM_ORIG:17586 000 53 6D		       LDR	       R3, [R2,#0x54]			     ; Load from Memory
ROM_ORIG:17588 000 DB 05		       LSLS	       R3, R3, #0x17			     ; Logical Shift Left
ROM_ORIG:1758A 000 F7 D5		       BPL	       loc_1757C			     ; Branch
ROM_ORIG:1758A
ROM_ORIG:1758C 000 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:1758E 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:1758E
ROM_ORIG:1758E		       ; End of	function sub_17570
ROM_ORIG:1758E
ROM_ORIG:1758E		       ; ---------------------------------------------------------------------------
ROM_ORIG:17590 00 00 32	48     off_17590       DCD 0x48320000					     ; DATA XREF: sub_17570r
ROM_ORIG:17594 2D			       DCB 0x2D	; -
ROM_ORIG:17595 E9	       unk_17595       DCB 0xE9	; È					     ; DATA XREF: ROM:40014348o
ROM_ORIG:17596 FF			       DCB 0xFF
ROM_ORIG:17597 4F			       DCB 0x4F	; O
ROM_ORIG:17598 05			       DCB    5
ROM_ORIG:17599 46			       DCB 0x46	; F
ROM_ORIG:1759A 80			       DCB 0x80	; Ä
ROM_ORIG:1759B 7B			       DCB 0x7B	; {
ROM_ORIG:1759C 90			       DCB 0x90	; ê
ROM_ORIG:1759D 46			       DCB 0x46	; F
ROM_ORIG:1759E 6A			       DCB 0x6A	; j
ROM_ORIG:1759F 7B			       DCB 0x7B	; {
ROM_ORIG:175A0 4F			       DCB 0x4F	; O
ROM_ORIG:175A1 F0			       DCB 0xF0	; 
ROM_ORIG:175A2 01			       DCB    1
ROM_ORIG:175A3 0A			       DCB  0xA
ROM_ORIG:175A4 83			       DCB 0x83	; É
ROM_ORIG:175A5 B0			       DCB 0xB0	; ∞
ROM_ORIG:175A6 02			       DCB    2
ROM_ORIG:175A7 44			       DCB 0x44	; D
ROM_ORIG:175A8 0A			       DCB  0xA
ROM_ORIG:175A9 FA			       DCB 0xFA	; ˙
ROM_ORIG:175AA 02			       DCB    2
ROM_ORIG:175AB F0			       DCB 0xF0	; 
ROM_ORIG:175AC 40			       DCB 0x40	; @
ROM_ORIG:175AD 1E			       DCB 0x1E
ROM_ORIG:175AE 21			       DCB 0x21	; !
ROM_ORIG:175AF EA			       DCB 0xEA	; Í
ROM_ORIG:175B0 00			       DCB    0
ROM_ORIG:175B1 09			       DCB    9
ROM_ORIG:175B2 08			       DCB    8
ROM_ORIG:175B3 40			       DCB 0x40	; @
ROM_ORIG:175B4 46			       DCB 0x46	; F
ROM_ORIG:175B5 0A			       DCB  0xA
ROM_ORIG:175B6 00			       DCB    0
ROM_ORIG:175B7 27			       DCB 0x27	; '
ROM_ORIG:175B8 35			       DCB 0x35	; 5
ROM_ORIG:175B9 E0			       DCB 0xE0	; ‡
ROM_ORIG:175BA 00			       DCB    0
ROM_ORIG:175BB 24			       DCB 0x24	; $
ROM_ORIG:175BC 4F			       DCB 0x4F	; O
ROM_ORIG:175BD F4			       DCB 0xF4	; Ù
ROM_ORIG:175BE 80			       DCB 0x80	; Ä
ROM_ORIG:175BF 7B			       DCB 0x7B	; {
ROM_ORIG:175C0 95			       DCB 0x95	; ï
ROM_ORIG:175C1 F8			       DCB 0xF8	; ¯
ROM_ORIG:175C2 21			       DCB 0x21	; !
ROM_ORIG:175C3 00			       DCB    0
ROM_ORIG:175C4 6A			       DCB 0x6A	; j
ROM_ORIG:175C5 7B			       DCB 0x7B	; {
ROM_ORIG:175C6 06			       DCB    6
ROM_ORIG:175C7 FB			       DCB 0xFB	; ˚
ROM_ORIG:175C8 00			       DCB    0
ROM_ORIG:175C9 40			       DCB 0x40	; @
ROM_ORIG:175CA 09			       DCB    9
ROM_ORIG:175CB 3A			       DCB 0x3A	; :
ROM_ORIG:175CC 0A			       DCB  0xA
ROM_ORIG:175CD FA			       DCB 0xFA	; ˙
ROM_ORIG:175CE 02			       DCB    2
ROM_ORIG:175CF F1			       DCB 0xF1	; Ò
ROM_ORIG:175D0 40			       DCB 0x40	; @
ROM_ORIG:175D1 00			       DCB    0
ROM_ORIG:175D2 49			       DCB 0x49	; I
ROM_ORIG:175D3 1E			       DCB 0x1E
ROM_ORIG:175D4 01			       DCB    1
ROM_ORIG:175D5 40			       DCB 0x40	; @
ROM_ORIG:175D6 09			       DCB    9
ROM_ORIG:175D7 EB			       DCB 0xEB	; Î
ROM_ORIG:175D8 C1			       DCB 0xC1	; ¡
ROM_ORIG:175D9 01			       DCB    1
ROM_ORIG:175DA 01			       DCB    1
ROM_ORIG:175DB EB			       DCB 0xEB	; Î
ROM_ORIG:175DC 40			       DCB 0x40	; @
ROM_ORIG:175DD 21			       DCB 0x21	; !
ROM_ORIG:175DE 4F			       DCB 0x4F	; O
ROM_ORIG:175DF F0			       DCB 0xF0	; 
ROM_ORIG:175E0 DC			       DCB 0xDC	; ‹
ROM_ORIG:175E1 40			       DCB 0x40	; @
ROM_ORIG:175E2 C0			       DCB 0xC0	; ¿
ROM_ORIG:175E3 F8			       DCB 0xF8	; ¯
ROM_ORIG:175E4 18			       DCB 0x18
ROM_ORIG:175E5 B0			       DCB 0xB0	; ∞
ROM_ORIG:175E6 00			       DCB    0
ROM_ORIG:175E7 23			       DCB 0x23	; #
ROM_ORIG:175E8 6A			       DCB 0x6A	; j
ROM_ORIG:175E9 46			       DCB 0x46	; F
ROM_ORIG:175EA 28			       DCB 0x28	; (
ROM_ORIG:175EB 46			       DCB 0x46	; F
ROM_ORIG:175EC FF			       DCB 0xFF
ROM_ORIG:175ED F7			       DCB 0xF7	; ˜
ROM_ORIG:175EE 5B			       DCB 0x5B	; [
ROM_ORIG:175EF FE			       DCB 0xFE	; ˛
ROM_ORIG:175F0 02			       DCB    2
ROM_ORIG:175F1 46			       DCB 0x46	; F
ROM_ORIG:175F2 69			       DCB 0x69	; i
ROM_ORIG:175F3 46			       DCB 0x46	; F
ROM_ORIG:175F4 28			       DCB 0x28	; (
ROM_ORIG:175F5 46			       DCB 0x46	; F
ROM_ORIG:175F6 FF			       DCB 0xFF
ROM_ORIG:175F7 F7			       DCB 0xF7	; ˜
ROM_ORIG:175F8 8D			       DCB 0x8D	; ç
ROM_ORIG:175F9 FF			       DCB 0xFF
ROM_ORIG:175FA FF			       DCB 0xFF
ROM_ORIG:175FB F7			       DCB 0xF7	; ˜
ROM_ORIG:175FC A5			       DCB 0xA5	; •
ROM_ORIG:175FD FF			       DCB 0xFF
ROM_ORIG:175FE 01			       DCB    1
ROM_ORIG:175FF 28			       DCB 0x28	; (
ROM_ORIG:17600 09			       DCB    9
ROM_ORIG:17601 D0			       DCB 0xD0	; –
ROM_ORIG:17602 41			       DCB 0x41	; A
ROM_ORIG:17603 46			       DCB 0x46	; F
ROM_ORIG:17604 28			       DCB 0x28	; (
ROM_ORIG:17605 46			       DCB 0x46	; F
ROM_ORIG:17606 02			       DCB    2
ROM_ORIG:17607 F0			       DCB 0xF0	; 
ROM_ORIG:17608 2E			       DCB 0x2E	; .
ROM_ORIG:17609 E9			       DCB 0xE9	; È
ROM_ORIG:1760A 40			       DCB 0x40	; @
ROM_ORIG:1760B B1			       DCB 0xB1	; ±
ROM_ORIG:1760C 95			       DCB 0x95	; ï
ROM_ORIG:1760D F8			       DCB 0xF8	; ¯
ROM_ORIG:1760E 21			       DCB 0x21	; !
ROM_ORIG:1760F 00			       DCB    0
ROM_ORIG:17610 64			       DCB 0x64	; d
ROM_ORIG:17611 1C			       DCB 0x1C
ROM_ORIG:17612 A0			       DCB 0xA0	; †
ROM_ORIG:17613 42			       DCB 0x42	; B
ROM_ORIG:17614 D4			       DCB 0xD4	; ‘
ROM_ORIG:17615 D8			       DCB 0xD8	; ÿ
ROM_ORIG:17616 01			       DCB    1
ROM_ORIG:17617 20			       DCB 0x20
ROM_ORIG:17618 07			       DCB    7
ROM_ORIG:17619 B0			       DCB 0xB0	; ∞
ROM_ORIG:1761A BD			       DCB 0xBD	; Ω
ROM_ORIG:1761B E8			       DCB 0xE8	; Ë
ROM_ORIG:1761C F0			       DCB 0xF0	; 
ROM_ORIG:1761D 8F			       DCB 0x8F	; è
ROM_ORIG:1761E 76			       DCB 0x76	; v
ROM_ORIG:1761F 1C			       DCB 0x1C
ROM_ORIG:17620 7F			       DCB 0x7F	; 
ROM_ORIG:17621 1C			       DCB 0x1C
ROM_ORIG:17622 08			       DCB    8
ROM_ORIG:17623 F5			       DCB 0xF5	; ı
ROM_ORIG:17624 00			       DCB    0
ROM_ORIG:17625 78			       DCB 0x78	; x
ROM_ORIG:17626 06			       DCB    6
ROM_ORIG:17627 98			       DCB 0x98	; ò
ROM_ORIG:17628 87			       DCB 0x87	; á
ROM_ORIG:17629 42			       DCB 0x42	; B
ROM_ORIG:1762A C6			       DCB 0xC6	; ∆
ROM_ORIG:1762B D3			       DCB 0xD3	; ”
ROM_ORIG:1762C 00			       DCB    0
ROM_ORIG:1762D 20			       DCB 0x20
ROM_ORIG:1762E F3			       DCB 0xF3	; Û
ROM_ORIG:1762F E7			       DCB 0xE7	; Á
ROM_ORIG:17630
ROM_ORIG:17630		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17630
ROM_ORIG:17630
ROM_ORIG:17630		       sub_17630							     ; CODE XREF: sub_176F0+A4p
ROM_ORIG:17630											     ; DATA XREF: ROM:40014348o
ROM_ORIG:17630 000 3E B5		       PUSH	       {R1-R5,LR}			     ; Push registers
ROM_ORIG:17632 018 04 46		       MOV	       R4, R0				     ; Rd = Op2
ROM_ORIG:17634 018 80 7B		       LDRB	       R0, [R0,#0xE]			     ; Load from Memory
ROM_ORIG:17636 018 00 23		       MOVS	       R3, #0				     ; Rd = Op2
ROM_ORIG:17638 018 62 7B		       LDRB	       R2, [R4,#0xD]			     ; Load from Memory
ROM_ORIG:1763A 018 02 44		       ADD	       R2, R0				     ; Rd = Op1	+ Op2
ROM_ORIG:1763C 018 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1763E 018 90 40		       LSLS	       R0, R2				     ; Logical Shift Left
ROM_ORIG:17640 018 6A 46		       MOV	       R2, SP				     ; Rd = Op2
ROM_ORIG:17642 018 40 1E		       SUBS	       R0, R0, #1			     ; Rd = Op1	- Op2
ROM_ORIG:17644 018 81 43		       BICS	       R1, R0				     ; Rd = Op1	& ~Op2
ROM_ORIG:17646 018 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:17648 018 FF F7 2D FE		       BL	       sub_172A6			     ; Branch with Link
ROM_ORIG:17648 018
ROM_ORIG:1764C 018 4F F0 DC 42		       MOV.W	       R2, #0x6E000000			     ; Rd = Op2
ROM_ORIG:17650 018 4F F4 80 71		       MOV.W	       R1, #0x100			     ; Rd = Op2
ROM_ORIG:17654 018 91 61		       STR	       R1, [R2,#0x18]			     ; Store to	Memory
ROM_ORIG:17656 018 02 46		       MOV	       R2, R0				     ; Rd = Op2
ROM_ORIG:17658 018 69 46		       MOV	       R1, SP				     ; Rd = Op2
ROM_ORIG:1765A 018 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:1765C 018 FF F7 5A FF		       BL	       sub_17514			     ; Branch with Link
ROM_ORIG:1765C 018
ROM_ORIG:17660 018 FF F7 72 FF		       BL	       sub_17548			     ; Branch with Link
ROM_ORIG:17660 018
ROM_ORIG:17664 018 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:17666 018 02 F0 F4 E9		       BLX	       sub_19A50			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:17666 018
ROM_ORIG:1766A 018 3E BD		       POP	       {R1-R5,PC}			     ; Pop registers
ROM_ORIG:1766A
ROM_ORIG:1766A		       ; End of	function sub_17630
ROM_ORIG:1766A
ROM_ORIG:1766C
ROM_ORIG:1766C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1766C
ROM_ORIG:1766C
ROM_ORIG:1766C		       sub_1766C							     ; CODE XREF: sub_176F0+52p
ROM_ORIG:1766C 000 70 B5		       PUSH	       {R4-R6,LR}			     ; Push registers
ROM_ORIG:1766E 010 00 24		       MOVS	       R4, #0				     ; Rd = Op2
ROM_ORIG:17670 010 01 26		       MOVS	       R6, #1				     ; Rd = Op2
ROM_ORIG:17672 010 05 46		       MOV	       R5, R0				     ; Rd = Op2
ROM_ORIG:17672
ROM_ORIG:17674
ROM_ORIG:17674		       loc_17674							     ; CODE XREF: sub_1766C+22j
ROM_ORIG:17674 010 21 46		       MOV	       R1, R4				     ; Rd = Op2
ROM_ORIG:17676 010 28 46		       MOV	       R0, R5				     ; Rd = Op2
ROM_ORIG:17678 010 FF F7 CC FD		       BL	       sub_17214			     ; Branch with Link
ROM_ORIG:17678 010
ROM_ORIG:1767C 010 20 B9		       CBNZ	       R0, loc_17688			     ; Compare and Branch on Non-Zero
ROM_ORIG:1767C
ROM_ORIG:1767E 010 28 7C		       LDRB	       R0, [R5,#0x10]			     ; Load from Memory
ROM_ORIG:17680 010 06 FA 04 F1		       LSL.W	       R1, R6, R4			     ; Logical Shift Left
ROM_ORIG:17684 010 08 43		       ORRS	       R0, R1				     ; Rd = Op1	| Op2
ROM_ORIG:17686 010 28 74		       STRB	       R0, [R5,#0x10]			     ; Store to	Memory
ROM_ORIG:17686
ROM_ORIG:17688
ROM_ORIG:17688		       loc_17688							     ; CODE XREF: sub_1766C+10j
ROM_ORIG:17688 010 64 1C		       ADDS	       R4, R4, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1768A 010 E4 B2		       UXTB	       R4, R4				     ; Unsigned	extend byte to word
ROM_ORIG:1768C 010 04 2C		       CMP	       R4, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1768E 010 F1 D3		       BCC	       loc_17674			     ; Branch
ROM_ORIG:1768E
ROM_ORIG:17690 010 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17692 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:17692
ROM_ORIG:17692		       ; End of	function sub_1766C
ROM_ORIG:17692
ROM_ORIG:17694
ROM_ORIG:17694		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17694
ROM_ORIG:17694
ROM_ORIG:17694		       sub_17694							     ; CODE XREF: sub_176F0+2Cp
ROM_ORIG:17694
ROM_ORIG:17694		       var_18	       = -0x18
ROM_ORIG:17694
ROM_ORIG:17694 000 7C B5		       PUSH	       {R2-R6,LR}			     ; Push registers
ROM_ORIG:17696 018 00 25		       MOVS	       R5, #0				     ; Rd = Op2
ROM_ORIG:17698 018 04 46		       MOV	       R4, R0				     ; Rd = Op2
ROM_ORIG:1769A 018 69 46		       MOV	       R1, SP				     ; Rd = Op2
ROM_ORIG:1769C 018 8D F8 00 50		       STRB.W	       R5, [SP,#0x18+var_18]		     ; Store to	Memory
ROM_ORIG:176A0 018 05 74		       STRB	       R5, [R0,#0x10]			     ; Store to	Memory
ROM_ORIG:176A2 018 C5 73		       STRB	       R5, [R0,#0xF]			     ; Store to	Memory
ROM_ORIG:176A4 018 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:176A6 018 84 F8 20 00		       STRB.W	       R0, [R4,#0x20]			     ; Store to	Memory
ROM_ORIG:176AA 018 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:176AC 018 FF F7 D4 FE		       BL	       sub_17458			     ; Branch with Link
ROM_ORIG:176AC 018
ROM_ORIG:176B0 018 69 46		       MOV	       R1, SP				     ; Rd = Op2
ROM_ORIG:176B2 018 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:176B4 018 02 F0 3E FA		       BL	       sub_19B34			     ; Branch with Link
ROM_ORIG:176B4 018
ROM_ORIG:176B8 018 80 B9		       CBNZ	       R0, loc_176DC			     ; Compare and Branch on Non-Zero
ROM_ORIG:176B8
ROM_ORIG:176BA 018 E1 7B		       LDRB	       R1, [R4,#0xF]			     ; Load from Memory
ROM_ORIG:176BC 018 04 29		       CMP	       R1, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:176BE 018 0C D9		       BLS	       locret_176DA			     ; Branch
ROM_ORIG:176BE
ROM_ORIG:176C0 018 9D F8 03 10		       LDRB.W	       R1, [SP,#0x18+var_18+3]		     ; Load from Memory
ROM_ORIG:176C4 018 01 F0 03 01		       AND.W	       R1, R1, #3			     ; Rd = Op1	& Op2
ROM_ORIG:176C8 018 0A 31		       ADDS	       R1, #0xA				     ; Rd = Op1	+ Op2
ROM_ORIG:176CA 018 61 73		       STRB	       R1, [R4,#0xD]			     ; Store to	Memory
ROM_ORIG:176CC 018 9D F8 03 20		       LDRB.W	       R2, [SP,#0x18+var_18+3]		     ; Load from Memory
ROM_ORIG:176D0 018 C2 F3 01 12		       UBFX.W	       R2, R2, #4, #2			     ; Unsigned	Bit Field Extract
ROM_ORIG:176D4 018 51 1A		       SUBS	       R1, R2, R1			     ; Rd = Op1	- Op2
ROM_ORIG:176D6 018 10 31		       ADDS	       R1, #0x10			     ; Rd = Op1	+ Op2
ROM_ORIG:176D8 018 A1 73		       STRB	       R1, [R4,#0xE]			     ; Store to	Memory
ROM_ORIG:176D8
ROM_ORIG:176DA
ROM_ORIG:176DA		       locret_176DA							     ; CODE XREF: sub_17694+2Aj
ROM_ORIG:176DA 018 7C BD		       POP	       {R2-R6,PC}			     ; Pop registers
ROM_ORIG:176DA
ROM_ORIG:176DC		       ; ---------------------------------------------------------------------------
ROM_ORIG:176DC
ROM_ORIG:176DC		       loc_176DC							     ; CODE XREF: sub_17694+24j
ROM_ORIG:176DC 018 00 95		       STR	       R5, [SP,#0x18+var_18]		     ; Store to	Memory
ROM_ORIG:176DE 018 69 46		       MOV	       R1, SP				     ; Rd = Op2
ROM_ORIG:176E0 018 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:176E2 018 FF F7 E3 FE		       BL	       sub_174AC			     ; Branch with Link
ROM_ORIG:176E2 018
ROM_ORIG:176E6 018 69 46		       MOV	       R1, SP				     ; Rd = Op2
ROM_ORIG:176E8 018 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:176EA 018 02 F0 01 FA		       BL	       sub_19AF0			     ; Branch with Link
ROM_ORIG:176EA 018
ROM_ORIG:176EE 018 7C BD		       POP	       {R2-R6,PC}			     ; Pop registers
ROM_ORIG:176EE
ROM_ORIG:176EE		       ; End of	function sub_17694
ROM_ORIG:176EE
ROM_ORIG:176F0
ROM_ORIG:176F0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:176F0
ROM_ORIG:176F0
ROM_ORIG:176F0		       sub_176F0							     ; DATA XREF: ROM:4001AE94o
ROM_ORIG:176F0 000 2D E9 F0 41		       PUSH.W	       {R4-R8,LR}			     ; Push registers
ROM_ORIG:176F4 018 05 46		       MOV	       R5, R0				     ; Rd = Op2
ROM_ORIG:176F6 018 84 69		       LDR	       R4, [R0,#0x18]			     ; Load from Memory
ROM_ORIG:176F8 018 01 27		       MOVS	       R7, #1				     ; Rd = Op2
ROM_ORIG:176FA 018 00 68		       LDR	       R0, [R0]				     ; Load from Memory
ROM_ORIG:176FC 018 2F 4E		       LDR	       R6, =dword_4020FFB4		     ; Load from Memory
ROM_ORIG:176FE 018 88 BB		       CBNZ	       R0, loc_17764			     ; Compare and Branch on Non-Zero
ROM_ORIG:176FE
ROM_ORIG:17700 018 FC F7 E8 FE		       BL	       loc_144D4			     ; Branch with Link
ROM_ORIG:17700 018
ROM_ORIG:17704 018 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:17706 018 2E 48		       LDR	       R0, =unk_146C8			     ; Load from Memory
ROM_ORIG:17708 018 FC F7 32 FF		       BL	       sub_14570			     ; Branch with Link
ROM_ORIG:17708 018
ROM_ORIG:1770C 018 2D 48		       LDR	       R0, =0x6E000084			     ; Load from Memory
ROM_ORIG:1770E 018 20 60		       STR	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:17710 018 2C 48		       LDR	       R0, =0x6E000084			     ; Load from Memory
ROM_ORIG:17712 018 08 38		       SUBS	       R0, #8				     ; Rd = Op1	- Op2
ROM_ORIG:17714 018 60 60		       STR	       R0, [R4,#4]			     ; Store to	Memory
ROM_ORIG:17716 018 00 1D		       ADDS	       R0, R0, #4			     ; Rd = Op1	+ Op2
ROM_ORIG:17718 018 A0 60		       STR	       R0, [R4,#8]			     ; Store to	Memory
ROM_ORIG:1771A 018 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:1771C 018 FF F7 BA FF		       BL	       sub_17694			     ; Branch with Link
ROM_ORIG:1771C 018
ROM_ORIG:17720 018 30 B1		       CBZ	       R0, loc_17730			     ; Compare and Branch on Zero
ROM_ORIG:17720
ROM_ORIG:17722 018 30 68		       LDR	       R0, [R6]				     ; Load from Memory
ROM_ORIG:17724 018 40 F4 00 40		       ORR.W	       R0, R0, #0x8000			     ; Rd = Op1	| Op2
ROM_ORIG:17728 018 30 60		       STR	       R0, [R6]				     ; Store to	Memory
ROM_ORIG:1772A 018 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1772A
ROM_ORIG:1772C
ROM_ORIG:1772C		       locret_1772C							     ; CODE XREF: sub_176F0+CAj
ROM_ORIG:1772C 018 BD E8 F0 81		       POP.W	       {R4-R8,PC}			     ; Pop registers
ROM_ORIG:1772C 018
ROM_ORIG:17730		       ; ---------------------------------------------------------------------------
ROM_ORIG:17730
ROM_ORIG:17730		       loc_17730							     ; CODE XREF: sub_176F0+30j
ROM_ORIG:17730 018 21 7B		       LDRB	       R1, [R4,#0xC]			     ; Load from Memory
ROM_ORIG:17732 018 38 46		       MOV	       R0, R7				     ; Rd = Op2
ROM_ORIG:17734 018 10 29		       CMP	       R1, #0x10			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17736 018 00 D0		       BEQ	       loc_1773A			     ; Branch
ROM_ORIG:17736
ROM_ORIG:17738 018 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17738
ROM_ORIG:1773A
ROM_ORIG:1773A		       loc_1773A							     ; CODE XREF: sub_176F0+46j
ROM_ORIG:1773A 018 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:1773C 018 FC F7 E2 FE		       BL	       sub_14504			     ; Branch with Link
ROM_ORIG:1773C 018
ROM_ORIG:17740 018 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:17742 018 FF F7 93 FF		       BL	       sub_1766C			     ; Branch with Link
ROM_ORIG:17742 018
ROM_ORIG:17746 018 04 20		       MOVS	       R0, #4				     ; Rd = Op2
ROM_ORIG:17748 018 4F F4 00 72		       MOV.W	       R2, #0x200			     ; Rd = Op2
ROM_ORIG:1774C 018 68 71		       STRB	       R0, [R5,#5]			     ; Store to	Memory
ROM_ORIG:1774E 018 40 06		       LSLS	       R0, R0, #0x19			     ; Logical Shift Left
ROM_ORIG:17750 018 28 61		       STR	       R0, [R5,#0x10]			     ; Store to	Memory
ROM_ORIG:17752 018 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17754 018 AF 82		       STRH	       R7, [R5,#0x14]			     ; Store to	Memory
ROM_ORIG:17756 018 01 46		       MOV	       R1, R0				     ; Rd = Op2
ROM_ORIG:17758 018 2F 60		       STR	       R7, [R5]				     ; Store to	Memory
ROM_ORIG:1775A 018 60 61		       STR	       R0, [R4,#0x14]			     ; Store to	Memory
ROM_ORIG:1775C 018 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1775E 018 FC F7 73 FE		       BL	       sub_14448			     ; Branch with Link
ROM_ORIG:1775E 018
ROM_ORIG:17762 018 03 E0		       B	       loc_1776C			     ; Branch
ROM_ORIG:17762
ROM_ORIG:17764		       ; ---------------------------------------------------------------------------
ROM_ORIG:17764
ROM_ORIG:17764		       loc_17764							     ; CODE XREF: sub_176F0+Ej
ROM_ORIG:17764 018 FF E7		       B	       loc_17766			     ; Branch
ROM_ORIG:17766
ROM_ORIG:17766		       loc_17766							     ; Load from Memory
ROM_ORIG:17766 018 60 69		       LDR	       R0, [R4,#0x14]
ROM_ORIG:17768 018 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1776A 018 60 61		       STR	       R0, [R4,#0x14]			     ; Store to	Memory
ROM_ORIG:1776A
ROM_ORIG:1776C
ROM_ORIG:1776C		       loc_1776C							     ; CODE XREF: sub_176F0+72j
ROM_ORIG:1776C 018 62 69		       LDR	       R2, [R4,#0x14]			     ; Load from Memory
ROM_ORIG:1776E 018 11 32		       ADDS	       R2, #0x11			     ; Rd = Op1	+ Op2
ROM_ORIG:17770 018 07 FA 02 F0		       LSL.W	       R0, R7, R2			     ; Logical Shift Left
ROM_ORIG:17774 018 32 68		       LDR	       R2, [R6]				     ; Load from Memory
ROM_ORIG:17776 018 10 43		       ORRS	       R0, R2				     ; Rd = Op1	| Op2
ROM_ORIG:17778 018 30 60		       STR	       R0, [R6]				     ; Store to	Memory
ROM_ORIG:1777A 018 60 7B		       LDRB	       R0, [R4,#0xD]			     ; Load from Memory
ROM_ORIG:1777C 018 09 38		       SUBS	       R0, #9				     ; Rd = Op1	- Op2
ROM_ORIG:1777E 018 07 FA 00 F1		       LSL.W	       R1, R7, R0			     ; Logical Shift Left
ROM_ORIG:17782 018 A0 7B		       LDRB	       R0, [R4,#0xE]			     ; Load from Memory
ROM_ORIG:17784 018 81 40		       LSLS	       R1, R0				     ; Logical Shift Left
ROM_ORIG:17786 018 A9 81		       STRH	       R1, [R5,#0xC]			     ; Store to	Memory
ROM_ORIG:17788 018 A0 7B		       LDRB	       R0, [R4,#0xE]			     ; Load from Memory
ROM_ORIG:1778A 018 61 7B		       LDRB	       R1, [R4,#0xD]			     ; Load from Memory
ROM_ORIG:1778C 018 08 44		       ADD	       R0, R1				     ; Rd = Op1	+ Op2
ROM_ORIG:1778E 018 61 69		       LDR	       R1, [R4,#0x14]			     ; Load from Memory
ROM_ORIG:17790 018 81 40		       LSLS	       R1, R0				     ; Logical Shift Left
ROM_ORIG:17792 018 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:17794 018 FF F7 4C FF		       BL	       sub_17630			     ; Branch with Link
ROM_ORIG:17794 018
ROM_ORIG:17798 018 70 B9		       CBNZ	       R0, loc_177B8			     ; Compare and Branch on Non-Zero
ROM_ORIG:17798
ROM_ORIG:1779A 018 30 68		       LDR	       R0, [R6]				     ; Load from Memory
ROM_ORIG:1779C 018 40 F4 80 30		       ORR.W	       R0, R0, #0x10000			     ; Rd = Op1	| Op2
ROM_ORIG:177A0 018 30 60		       STR	       R0, [R6]				     ; Store to	Memory
ROM_ORIG:177A2 018 10 34		       ADDS	       R4, #0x10			     ; Rd = Op1	+ Op2
ROM_ORIG:177A4 018 03 20		       MOVS	       R0, #3				     ; Rd = Op2
ROM_ORIG:177A6 018 E7 60		       STR	       R7, [R4,#0xC]			     ; Store to	Memory
ROM_ORIG:177A8 018 20 74		       STRB	       R0, [R4,#0x10]			     ; Store to	Memory
ROM_ORIG:177AA 018 02 20		       MOVS	       R0, #2				     ; Rd = Op2
ROM_ORIG:177AC 018 60 74		       STRB	       R0, [R4,#0x11]			     ; Store to	Memory
ROM_ORIG:177AE 018 61 68		       LDR	       R1, [R4,#4]			     ; Load from Memory
ROM_ORIG:177B0 018 20 78		       LDRB	       R0, [R4]				     ; Load from Memory
ROM_ORIG:177B2 018 8F 40		       LSLS	       R7, R1				     ; Logical Shift Left
ROM_ORIG:177B4 018 38 43		       ORRS	       R0, R7				     ; Rd = Op1	| Op2
ROM_ORIG:177B6 018 20 70		       STRB	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:177B6
ROM_ORIG:177B8
ROM_ORIG:177B8		       loc_177B8							     ; CODE XREF: sub_176F0+A8j
ROM_ORIG:177B8 018 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:177BA 018 B7 E7		       B	       locret_1772C			     ; Branch
ROM_ORIG:177BA
ROM_ORIG:177BA		       ; End of	function sub_176F0
ROM_ORIG:177BA
ROM_ORIG:177BA		       ; ---------------------------------------------------------------------------
ROM_ORIG:177BC B4 FF 20	40     off_177BC       DCD dword_4020FFB4				     ; DATA XREF: sub_176F0+Cr
ROM_ORIG:177C0 C8 46 01	00     off_177C0       DCD unk_146C8					     ; DATA XREF: sub_176F0+16r
ROM_ORIG:177C4 84 00 00	6E     off_177C4       DCD 0x6E000084					     ; DATA XREF: sub_176F0+1Cr
ROM_ORIG:177C4											     ; sub_176F0+20r
ROM_ORIG:177C8 30			       DCB 0x30	; 0
ROM_ORIG:177C9 B4	       unk_177C9       DCB 0xB4	; ¥
ROM_ORIG:177CA 01			       DCB    1
ROM_ORIG:177CB 23			       DCB 0x23	; #
ROM_ORIG:177CC 80			       DCB 0x80	; Ä
ROM_ORIG:177CD 69			       DCB 0x69	; i
ROM_ORIG:177CE 42			       DCB 0x42	; B
ROM_ORIG:177CF 69			       DCB 0x69	; i
ROM_ORIG:177D0 04			       DCB    4
ROM_ORIG:177D1 7C			       DCB 0x7C	; |
ROM_ORIG:177D2 93			       DCB 0x93	; ì
ROM_ORIG:177D3 40			       DCB 0x40	; @
ROM_ORIG:177D4 1C			       DCB 0x1C
ROM_ORIG:177D5 42			       DCB 0x42	; B
ROM_ORIG:177D6 02			       DCB    2
ROM_ORIG:177D7 D1			       DCB 0xD1	; —
ROM_ORIG:177D8 30			       DCB 0x30	; 0
ROM_ORIG:177D9 BC			       DCB 0xBC	; º
ROM_ORIG:177DA 01			       DCB    1
ROM_ORIG:177DB 20			       DCB 0x20
ROM_ORIG:177DC 70			       DCB 0x70	; p
ROM_ORIG:177DD 47			       DCB 0x47	; G
ROM_ORIG:177DE 83			       DCB 0x83	; É
ROM_ORIG:177DF 7B			       DCB 0x7B	; {
ROM_ORIG:177E0 44			       DCB 0x44	; D
ROM_ORIG:177E1 7B			       DCB 0x7B	; {
ROM_ORIG:177E2 23			       DCB 0x23	; #
ROM_ORIG:177E3 44			       DCB 0x44	; D
ROM_ORIG:177E4 9A			       DCB 0x9A	; ö
ROM_ORIG:177E5 40			       DCB 0x40	; @
ROM_ORIG:177E6 0B			       DCB  0xB
ROM_ORIG:177E7 68			       DCB 0x68	; h
ROM_ORIG:177E8 02			       DCB    2
ROM_ORIG:177E9 EB			       DCB 0xEB	; Î
ROM_ORIG:177EA 43			       DCB 0x43	; C
ROM_ORIG:177EB 24			       DCB 0x24	; $
ROM_ORIG:177EC 90			       DCB 0x90	; ê
ROM_ORIG:177ED F8			       DCB 0xF8	; ¯
ROM_ORIG:177EE 20			       DCB 0x20
ROM_ORIG:177EF 20			       DCB 0x20
ROM_ORIG:177F0 03			       DCB    3
ROM_ORIG:177F1 2A			       DCB 0x2A	; *
ROM_ORIG:177F2 D1			       DCB 0xD1	; —
ROM_ORIG:177F3 E9			       DCB 0xE9	; È
ROM_ORIG:177F4 01			       DCB    1
ROM_ORIG:177F5 32			       DCB 0x32	; 2
ROM_ORIG:177F6 21			       DCB 0x21	; !
ROM_ORIG:177F7 46			       DCB 0x46	; F
ROM_ORIG:177F8 02			       DCB    2
ROM_ORIG:177F9 D1			       DCB 0xD1	; —
ROM_ORIG:177FA 30			       DCB 0x30	; 0
ROM_ORIG:177FB BC			       DCB 0xBC	; º
ROM_ORIG:177FC FF			       DCB 0xFF
ROM_ORIG:177FD F7			       DCB 0xF7	; ˜
ROM_ORIG:177FE CA			       DCB 0xCA	;  
ROM_ORIG:177FF BE			       DCB 0xBE	; æ
ROM_ORIG:17800 30			       DCB 0x30	; 0
ROM_ORIG:17801 BC			       DCB 0xBC	; º
ROM_ORIG:17802 FF			       DCB 0xFF
ROM_ORIG:17803 F7			       DCB 0xF7	; ˜
ROM_ORIG:17804 9F			       DCB 0x9F	; ü
ROM_ORIG:17805 BD			       DCB 0xBD	; Ω
ROM_ORIG:17806 00			       DCB    0
ROM_ORIG:17807 00			       DCB    0
ROM_ORIG:17808
ROM_ORIG:17808		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17808
ROM_ORIG:17808
ROM_ORIG:17808		       sub_17808							     ; CODE XREF: sub_1584C+E8p
ROM_ORIG:17808 000 05 48		       LDR	       R0, =0x48314000			     ; Load from Memory
ROM_ORIG:1780A 000 4A F6 AA 21		       MOVW	       R1, #0xAAAA			     ; Rd = Op2
ROM_ORIG:1780E 000 81 64		       STR	       R1, [R0,#0x48]			     ; Store to	Memory
ROM_ORIG:1780E
ROM_ORIG:17810
ROM_ORIG:17810		       loc_17810							     ; CODE XREF: sub_17808+Cj
ROM_ORIG:17810 000 41 6B		       LDR	       R1, [R0,#0x34]			     ; Load from Memory
ROM_ORIG:17812 000 00 29		       CMP	       R1, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17814 000 FC D1		       BNE	       loc_17810			     ; Branch
ROM_ORIG:17814
ROM_ORIG:17816 000 45 F2 55 51		       MOVW	       R1, #0x5555			     ; Rd = Op2
ROM_ORIG:1781A 000 81 64		       STR	       R1, [R0,#0x48]			     ; Store to	Memory
ROM_ORIG:1781C 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:1781C
ROM_ORIG:1781C		       ; End of	function sub_17808
ROM_ORIG:1781C
ROM_ORIG:1781C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1781E 00			       DCB    0
ROM_ORIG:1781F 00			       DCB    0
ROM_ORIG:17820 00 40 31	48     dword_17820     DCD 0x48314000					     ; DATA XREF: sub_17808r
ROM_ORIG:17824
ROM_ORIG:17824		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17824
ROM_ORIG:17824
ROM_ORIG:17824		       sub_17824							     ; CODE XREF: sub_1584C+108p
ROM_ORIG:17824 000 06 48		       LDR	       R0, =0x48314000			     ; Load from Memory
ROM_ORIG:17824
ROM_ORIG:17826
ROM_ORIG:17826		       loc_17826							     ; CODE XREF: sub_17824+6j
ROM_ORIG:17826 000 41 6B		       LDR	       R1, [R0,#0x34]			     ; Load from Memory
ROM_ORIG:17828 000 00 29		       CMP	       R1, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1782A 000 FC D1		       BNE	       loc_17826			     ; Branch
ROM_ORIG:1782A
ROM_ORIG:1782C 000 4B F6 BB 31		       MOVW	       R1, #0xBBBB			     ; Rd = Op2
ROM_ORIG:17830 000 81 64		       STR	       R1, [R0,#0x48]			     ; Store to	Memory
ROM_ORIG:17830
ROM_ORIG:17832
ROM_ORIG:17832		       loc_17832							     ; CODE XREF: sub_17824+12j
ROM_ORIG:17832 000 41 6B		       LDR	       R1, [R0,#0x34]			     ; Load from Memory
ROM_ORIG:17834 000 00 29		       CMP	       R1, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17836 000 FC D1		       BNE	       loc_17832			     ; Branch
ROM_ORIG:17836
ROM_ORIG:17838 000 44 F2 44 41		       MOVW	       R1, #0x4444			     ; Rd = Op2
ROM_ORIG:1783C 000 81 64		       STR	       R1, [R0,#0x48]			     ; Store to	Memory
ROM_ORIG:1783E 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:1783E
ROM_ORIG:1783E		       ; End of	function sub_17824
ROM_ORIG:1783E
ROM_ORIG:1783E		       ; ---------------------------------------------------------------------------
ROM_ORIG:17840 00 40 31	48     dword_17840     DCD 0x48314000					     ; DATA XREF: sub_17824r
ROM_ORIG:17844
ROM_ORIG:17844		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17844
ROM_ORIG:17844
ROM_ORIG:17844		       sub_17844							     ; CODE XREF: sub_160FC+18p
ROM_ORIG:17844											     ; sub_16A9C:loc_16B78p ...
ROM_ORIG:17844 000 04 48		       LDR	       R0, =OMAP3430_reg_CONTROL_STATUS	     ; Control Module Status register: latches system information at reset time
ROM_ORIG:17846 000 00 68		       LDR	       R0, [R0]				     ; Control Module Status register: latches system information at reset time
ROM_ORIG:17848 000 C0 F3 02 20		       UBFX.W	       R0, R0, #8, #3			     ; Unsigned	Bit Field Extract
ROM_ORIG:1784C 000 03 28		       CMP	       R0, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1784E 000 01 D1		       BNE	       loc_17854			     ; Branch
ROM_ORIG:1784E
ROM_ORIG:17850 000 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17852 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:17852
ROM_ORIG:17854		       ; ---------------------------------------------------------------------------
ROM_ORIG:17854
ROM_ORIG:17854		       loc_17854							     ; CODE XREF: sub_17844+Aj
ROM_ORIG:17854 000 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:17856 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:17856
ROM_ORIG:17856		       ; End of	function sub_17844
ROM_ORIG:17856
ROM_ORIG:17856		       ; ---------------------------------------------------------------------------
ROM_ORIG:17858 F0 22 00	48     off_17858       DCD OMAP3430_reg_CONTROL_STATUS			     ; DATA XREF: sub_17844r
ROM_ORIG:17858											     ; Control Module Status register: latches system information at reset time
ROM_ORIG:1785C
ROM_ORIG:1785C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1785C
ROM_ORIG:1785C
ROM_ORIG:1785C		       sub_1785C							     ; CODE XREF: sub_18644+74p
ROM_ORIG:1785C 000 03 48		       LDR	       R0, =OMAP3430_reg_CONTROL_STATUS	     ; Control Module Status register: latches system information at reset time
ROM_ORIG:1785E 000 00 68		       LDR	       R0, [R0]				     ; Control Module Status register: latches system information at reset time
ROM_ORIG:17860 000 C0 F3 02 20		       UBFX.W	       R0, R0, #8, #3			     ; Unsigned	Bit Field Extract
ROM_ORIG:17864 000 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17866 000 00 D0		       BEQ	       locret_1786A			     ; Branch
ROM_ORIG:17866
ROM_ORIG:17868 000 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17868
ROM_ORIG:1786A
ROM_ORIG:1786A		       locret_1786A							     ; CODE XREF: sub_1785C+Aj
ROM_ORIG:1786A 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:1786A
ROM_ORIG:1786A		       ; End of	function sub_1785C
ROM_ORIG:1786A
ROM_ORIG:1786A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1786C F0 22 00	48     off_1786C       DCD OMAP3430_reg_CONTROL_STATUS			     ; DATA XREF: sub_1785Cr
ROM_ORIG:1786C											     ; Control Module Status register: latches system information at reset time
ROM_ORIG:17870
ROM_ORIG:17870		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17870
ROM_ORIG:17870
ROM_ORIG:17870		       sub_17870							     ; CODE XREF: sub_19208+14p
ROM_ORIG:17870											     ; DATA XREF: HS:40014200o
ROM_ORIG:17870 000 02 48		       LDR	       R0, =0x48307258			     ; Load from Memory
ROM_ORIG:17872 000 00 68		       LDR	       R0, [R0]				     ; Load from Memory
ROM_ORIG:17874 000 00 F0 7B 00		       AND.W	       R0, R0, #0x7B			     ; Rd = Op1	& Op2
ROM_ORIG:17878 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:17878
ROM_ORIG:17878		       ; End of	function sub_17870
ROM_ORIG:17878
ROM_ORIG:17878		       ; ---------------------------------------------------------------------------
ROM_ORIG:1787A 00			       DCB    0
ROM_ORIG:1787B 00			       DCB    0
ROM_ORIG:1787C 58 72 30	48     dword_1787C     DCD 0x48307258					     ; DATA XREF: sub_17870r
ROM_ORIG:17880
ROM_ORIG:17880		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17880
ROM_ORIG:17880
ROM_ORIG:17880		       sub_17880							     ; CODE XREF: sub_15E08:loc_15E4Ap
ROM_ORIG:17880											     ; DATA XREF: HS:40014200o
ROM_ORIG:17880 000 02 48		       LDR	       R0, =OMAP3430_reg_CONTROL_STATUS	     ; Control Module Status register: latches system information at reset time
ROM_ORIG:17882 000 00 68		       LDR	       R0, [R0]				     ; Control Module Status register: latches system information at reset time
ROM_ORIG:17884 000 00 F0 3F 00		       AND.W	       R0, R0, #0x3F			     ; Rd = Op1	& Op2
ROM_ORIG:17888 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:17888
ROM_ORIG:17888		       ; End of	function sub_17880
ROM_ORIG:17888
ROM_ORIG:17888		       ; ---------------------------------------------------------------------------
ROM_ORIG:1788A 00			       DCB    0
ROM_ORIG:1788B 00			       DCB    0
ROM_ORIG:1788C F0 22 00	48     off_1788C       DCD OMAP3430_reg_CONTROL_STATUS			     ; DATA XREF: sub_17880r
ROM_ORIG:1788C											     ; Control Module Status register: latches system information at reset time
ROM_ORIG:17890
ROM_ORIG:17890		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17890
ROM_ORIG:17890
ROM_ORIG:17890		       sub_17890							     ; CODE XREF: sub_19208+10p
ROM_ORIG:17890 000 0A 48		       LDR	       R0, =0x48004C00			     ; Load from Memory
ROM_ORIG:17892 000 01 69		       LDR	       R1, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:17894 000 41 F0 20 01		       ORR.W	       R1, R1, #0x20			     ; Rd = Op1	| Op2
ROM_ORIG:17898 000 01 61		       STR	       R1, [R0,#0x10]			     ; Store to	Memory
ROM_ORIG:1789A 000 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:1789C 000 41 F0 20 01		       ORR.W	       R1, R1, #0x20			     ; Rd = Op1	| Op2
ROM_ORIG:178A0 000 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:178A2 000 A0 F5 40 60		       SUB.W	       R0, R0, #0xC00			     ; Rd = Op1	- Op2
ROM_ORIG:178A2 000
ROM_ORIG:178A6
ROM_ORIG:178A6		       loc_178A6							     ; CODE XREF: sub_17890+1Cj
ROM_ORIG:178A6 000 D0 F8 20 1C		       LDR.W	       R1, [R0,#0xC20]			     ; Load from Memory
ROM_ORIG:178AA 000 89 06		       LSLS	       R1, R1, #0x1A			     ; Logical Shift Left
ROM_ORIG:178AC 000 FB D4		       BMI	       loc_178A6			     ; Branch
ROM_ORIG:178AC
ROM_ORIG:178AE 000 02 21		       MOVS	       R1, #2				     ; Rd = Op2
ROM_ORIG:178B0 000 03 48		       LDR	       R0, =0x48314000			     ; Load from Memory
ROM_ORIG:178B2 000 01 61		       STR	       R1, [R0,#0x10]			     ; Store to	Memory
ROM_ORIG:178B2
ROM_ORIG:178B4
ROM_ORIG:178B4		       loc_178B4							     ; CODE XREF: sub_17890+28j
ROM_ORIG:178B4 000 41 69		       LDR	       R1, [R0,#0x14]			     ; Load from Memory
ROM_ORIG:178B6 000 C9 07		       LSLS	       R1, R1, #0x1F			     ; Logical Shift Left
ROM_ORIG:178B8 000 FC D0		       BEQ	       loc_178B4			     ; Branch
ROM_ORIG:178B8
ROM_ORIG:178BA 000 70 47		       BX	       LR				     ; Branch to/from Thumb mode
ROM_ORIG:178BA
ROM_ORIG:178BA		       ; End of	function sub_17890
ROM_ORIG:178BA
ROM_ORIG:178BA		       ; ---------------------------------------------------------------------------
ROM_ORIG:178BC 00 4C 00	48     dword_178BC     DCD 0x48004C00					     ; DATA XREF: sub_17890r
ROM_ORIG:178C0 00 40 31	48     dword_178C0     DCD 0x48314000					     ; DATA XREF: sub_17890+20r
ROM_ORIG:178C4 70			       DCB 0x70	; p
ROM_ORIG:178C5 B5	       unk_178C5       DCB 0xB5	; µ
ROM_ORIG:178C6 04			       DCB    4
ROM_ORIG:178C7 46			       DCB 0x46	; F
ROM_ORIG:178C8 85			       DCB 0x85	; Ö
ROM_ORIG:178C9 69			       DCB 0x69	; i
ROM_ORIG:178CA 00			       DCB    0
ROM_ORIG:178CB 68			       DCB 0x68	; h
ROM_ORIG:178CC B0			       DCB 0xB0	; ∞
ROM_ORIG:178CD B9			       DCB 0xB9	; π
ROM_ORIG:178CE FC			       DCB 0xFC	; ¸
ROM_ORIG:178CF F7			       DCB 0xF7	; ˜
ROM_ORIG:178D0 01			       DCB    1
ROM_ORIG:178D1 FE			       DCB 0xFE	; ˛
ROM_ORIG:178D2 00			       DCB    0
ROM_ORIG:178D3 21			       DCB 0x21	; !
ROM_ORIG:178D4 0F			       DCB  0xF
ROM_ORIG:178D5 48			       DCB 0x48	; H
ROM_ORIG:178D6 FC			       DCB 0xFC	; ¸
ROM_ORIG:178D7 F7			       DCB 0xF7	; ˜
ROM_ORIG:178D8 4B			       DCB 0x4B	; K
ROM_ORIG:178D9 FE			       DCB 0xFE	; ˛
ROM_ORIG:178DA 4F			       DCB 0x4F	; O
ROM_ORIG:178DB F0			       DCB 0xF0	; 
ROM_ORIG:178DC 00			       DCB    0
ROM_ORIG:178DD 66			       DCB 0x66	; f
ROM_ORIG:178DE 30			       DCB 0x30	; 0
ROM_ORIG:178DF 46			       DCB 0x46	; F
ROM_ORIG:178E0 02			       DCB    2
ROM_ORIG:178E1 F0			       DCB 0xF0	; 
ROM_ORIG:178E2 58			       DCB 0x58	; X
ROM_ORIG:178E3 F9			       DCB 0xF9	; ˘
ROM_ORIG:178E4 08			       DCB    8
ROM_ORIG:178E5 B1			       DCB 0xB1	; ±
ROM_ORIG:178E6 01			       DCB    1
ROM_ORIG:178E7 20			       DCB 0x20
ROM_ORIG:178E8 70			       DCB 0x70	; p
ROM_ORIG:178E9 BD			       DCB 0xBD	; Ω
ROM_ORIG:178EA 04			       DCB    4
ROM_ORIG:178EB 20			       DCB 0x20
ROM_ORIG:178EC 60			       DCB 0x60	; `
ROM_ORIG:178ED 71			       DCB 0x71	; q
ROM_ORIG:178EE 01			       DCB    1
ROM_ORIG:178EF 20			       DCB 0x20
ROM_ORIG:178F0 26			       DCB 0x26	; &
ROM_ORIG:178F1 61			       DCB 0x61	; a
ROM_ORIG:178F2 00			       DCB    0
ROM_ORIG:178F3 21			       DCB 0x21	; !
ROM_ORIG:178F4 A0			       DCB 0xA0	; †
ROM_ORIG:178F5 82			       DCB 0x82	; Ç
ROM_ORIG:178F6 29			       DCB 0x29	; )
ROM_ORIG:178F7 60			       DCB 0x60	; `
ROM_ORIG:178F8 20			       DCB 0x20
ROM_ORIG:178F9 60			       DCB 0x60	; `
ROM_ORIG:178FA 02			       DCB    2
ROM_ORIG:178FB E0			       DCB 0xE0	; ‡
ROM_ORIG:178FC 28			       DCB 0x28	; (
ROM_ORIG:178FD 68			       DCB 0x68	; h
ROM_ORIG:178FE 40			       DCB 0x40	; @
ROM_ORIG:178FF 1C			       DCB 0x1C
ROM_ORIG:17900 28			       DCB 0x28	; (
ROM_ORIG:17901 60			       DCB 0x60	; `
ROM_ORIG:17902 08			       DCB    8
ROM_ORIG:17903 20			       DCB 0x20
ROM_ORIG:17904 A0			       DCB 0xA0	; †
ROM_ORIG:17905 81			       DCB 0x81	; Å
ROM_ORIG:17906 29			       DCB 0x29	; )
ROM_ORIG:17907 68			       DCB 0x68	; h
ROM_ORIG:17908 20			       DCB 0x20
ROM_ORIG:17909 69			       DCB 0x69	; i
ROM_ORIG:1790A 00			       DCB    0
ROM_ORIG:1790B F0			       DCB 0xF0	; 
ROM_ORIG:1790C 2F			       DCB 0x2F	; /
ROM_ORIG:1790D F8			       DCB 0xF8	; ¯
ROM_ORIG:1790E A8			       DCB 0xA8	; ®
ROM_ORIG:1790F 60			       DCB 0x60	; `
ROM_ORIG:17910 00			       DCB    0
ROM_ORIG:17911 20			       DCB 0x20
ROM_ORIG:17912 70			       DCB 0x70	; p
ROM_ORIG:17913 BD			       DCB 0xBD	; Ω
ROM_ORIG:17914 90			       DCB 0x90	; ê
ROM_ORIG:17915 46			       DCB 0x46	; F
ROM_ORIG:17916 01			       DCB    1
ROM_ORIG:17917 00			       DCB    0
ROM_ORIG:17918 2D			       DCB 0x2D	; -
ROM_ORIG:17919 E9	       unk_17919       DCB 0xE9	; È
ROM_ORIG:1791A F0			       DCB 0xF0	; 
ROM_ORIG:1791B 47			       DCB 0x47	; G
ROM_ORIG:1791C 80			       DCB 0x80	; Ä
ROM_ORIG:1791D 46			       DCB 0x46	; F
ROM_ORIG:1791E 80			       DCB 0x80	; Ä
ROM_ORIG:1791F 69			       DCB 0x69	; i
ROM_ORIG:17920 8F			       DCB 0x8F	; è
ROM_ORIG:17921 68			       DCB 0x68	; h
ROM_ORIG:17922 D1			       DCB 0xD1	; —
ROM_ORIG:17923 E9			       DCB 0xE9	; È
ROM_ORIG:17924 00			       DCB    0
ROM_ORIG:17925 41			       DCB 0x41	; A
ROM_ORIG:17926 06			       DCB    6
ROM_ORIG:17927 68			       DCB 0x68	; h
ROM_ORIG:17928 80			       DCB 0x80	; Ä
ROM_ORIG:17929 68			       DCB 0x68	; h
ROM_ORIG:1792A 1F			       DCB 0x1F
ROM_ORIG:1792B FA			       DCB 0xFA	; ˙
ROM_ORIG:1792C 81			       DCB 0x81	; Å
ROM_ORIG:1792D F9			       DCB 0xF9	; ˘
ROM_ORIG:1792E 01			       DCB    1
ROM_ORIG:1792F 28			       DCB 0x28	; (
ROM_ORIG:17930 0B			       DCB  0xB
ROM_ORIG:17931 D1			       DCB 0xD1	; —
ROM_ORIG:17932 00			       DCB    0
ROM_ORIG:17933 25			       DCB 0x25	; %
ROM_ORIG:17934 4F			       DCB 0x4F	; O
ROM_ORIG:17935 F4			       DCB 0xF4	; Ù
ROM_ORIG:17936 80			       DCB 0x80	; Ä
ROM_ORIG:17937 7A			       DCB 0x7A	; z
ROM_ORIG:17938 14			       DCB 0x14
ROM_ORIG:17939 E0			       DCB 0xE0	; ‡
ROM_ORIG:1793A B2			       DCB 0xB2	; ≤
ROM_ORIG:1793B B2			       DCB 0xB2	; ≤
ROM_ORIG:1793C A1			       DCB 0xA1	; °
ROM_ORIG:1793D B2			       DCB 0xB2	; ≤
ROM_ORIG:1793E D8			       DCB 0xD8	; ÿ
ROM_ORIG:1793F F8			       DCB 0xF8	; ¯
ROM_ORIG:17940 10			       DCB 0x10
ROM_ORIG:17941 00			       DCB    0
ROM_ORIG:17942 3B			       DCB 0x3B	; ;
ROM_ORIG:17943 46			       DCB 0x46	; F
ROM_ORIG:17944 00			       DCB    0
ROM_ORIG:17945 F0			       DCB 0xF0	; 
ROM_ORIG:17946 34			       DCB 0x34	; 4
ROM_ORIG:17947 F8			       DCB 0xF8	; ¯
ROM_ORIG:17948 10			       DCB 0x10
ROM_ORIG:17949 B1			       DCB 0xB1	; ±
ROM_ORIG:1794A 01			       DCB    1
ROM_ORIG:1794B 20			       DCB 0x20
ROM_ORIG:1794C BD			       DCB 0xBD	; Ω
ROM_ORIG:1794D E8			       DCB 0xE8	; Ë
ROM_ORIG:1794E F0			       DCB 0xF0	; 
ROM_ORIG:1794F 87			       DCB 0x87	; á
ROM_ORIG:17950 54			       DCB 0x54	; T
ROM_ORIG:17951 45			       DCB 0x45	; E
ROM_ORIG:17952 07			       DCB    7
ROM_ORIG:17953 F5			       DCB 0xF5	; ı
ROM_ORIG:17954 00			       DCB    0
ROM_ORIG:17955 77			       DCB 0x77	; w
ROM_ORIG:17956 02			       DCB    2
ROM_ORIG:17957 D1			       DCB 0xD1	; —
ROM_ORIG:17958 01			       DCB    1
ROM_ORIG:17959 24			       DCB 0x24	; $
ROM_ORIG:1795A 76			       DCB 0x76	; v
ROM_ORIG:1795B 1C			       DCB 0x1C
ROM_ORIG:1795C 00			       DCB    0
ROM_ORIG:1795D E0			       DCB 0xE0	; ‡
ROM_ORIG:1795E 64			       DCB 0x64	; d
ROM_ORIG:1795F 1C			       DCB 0x1C
ROM_ORIG:17960 6D			       DCB 0x6D	; m
ROM_ORIG:17961 1C			       DCB 0x1C
ROM_ORIG:17962 AD			       DCB 0xAD	; ≠
ROM_ORIG:17963 B2			       DCB 0xB2	; ≤
ROM_ORIG:17964 4D			       DCB 0x4D	; M
ROM_ORIG:17965 45			       DCB 0x45	; E
ROM_ORIG:17966 E8			       DCB 0xE8	; Ë
ROM_ORIG:17967 D3			       DCB 0xD3	; ”
ROM_ORIG:17968 00			       DCB    0
ROM_ORIG:17969 20			       DCB 0x20
ROM_ORIG:1796A EF			       DCB 0xEF	; Ô
ROM_ORIG:1796B E7			       DCB 0xE7	; Á
ROM_ORIG:1796C 10			       DCB 0x10
ROM_ORIG:1796D B5			       DCB 0xB5	; µ
ROM_ORIG:1796E 00			       DCB    0
ROM_ORIG:1796F F5			       DCB 0xF5	; ı
ROM_ORIG:17970 80			       DCB 0x80	; Ä
ROM_ORIG:17971 34			       DCB 0x34	; 4
ROM_ORIG:17972 20			       DCB 0x20
ROM_ORIG:17973 34			       DCB 0x34	; 4
ROM_ORIG:17974 00			       DCB    0
ROM_ORIG:17975 22			       DCB 0x22	; "
ROM_ORIG:17976 89			       DCB 0x89	; â
ROM_ORIG:17977 B2			       DCB 0xB2	; ≤
ROM_ORIG:17978 22			       DCB 0x22	; "
ROM_ORIG:17979 80			       DCB 0x80	; Ä
ROM_ORIG:1797A 02			       DCB    2
ROM_ORIG:1797B F0			       DCB 0xF0	; 
ROM_ORIG:1797C 27			       DCB 0x27	; '
ROM_ORIG:1797D F9			       DCB 0xF9	; ˘
ROM_ORIG:1797E 20			       DCB 0x20
ROM_ORIG:1797F 88			       DCB 0x88	; à
ROM_ORIG:17980 A0			       DCB 0xA0	; †
ROM_ORIG:17981 F5			       DCB 0xF5	; ı
ROM_ORIG:17982 7F			       DCB 0x7F	; 
ROM_ORIG:17983 41			       DCB 0x41	; A
ROM_ORIG:17984 FF			       DCB 0xFF
ROM_ORIG:17985 39			       DCB 0x39	; 9
ROM_ORIG:17986 01			       DCB    1
ROM_ORIG:17987 D0			       DCB 0xD0	; –
ROM_ORIG:17988 00			       DCB    0
ROM_ORIG:17989 20			       DCB 0x20
ROM_ORIG:1798A 10			       DCB 0x10
ROM_ORIG:1798B BD			       DCB 0xBD	; Ω
ROM_ORIG:1798C 01			       DCB    1
ROM_ORIG:1798D 20			       DCB 0x20
ROM_ORIG:1798E 10			       DCB 0x10
ROM_ORIG:1798F BD			       DCB 0xBD	; Ω
ROM_ORIG:17990 90			       DCB 0x90	; ê
ROM_ORIG:17991 23	       unk_17991       DCB 0x23	; #
ROM_ORIG:17992 03			       DCB    3
ROM_ORIG:17993 80			       DCB 0x80	; Ä
ROM_ORIG:17994 03			       DCB    3
ROM_ORIG:17995 88			       DCB 0x88	; à
ROM_ORIG:17996 0B			       DCB  0xB
ROM_ORIG:17997 80			       DCB 0x80	; Ä
ROM_ORIG:17998 40			       DCB 0x40	; @
ROM_ORIG:17999 88			       DCB 0x88	; à
ROM_ORIG:1799A 10			       DCB 0x10
ROM_ORIG:1799B 80			       DCB 0x80	; Ä
ROM_ORIG:1799C 00			       DCB    0
ROM_ORIG:1799D 20			       DCB 0x20
ROM_ORIG:1799E 70			       DCB 0x70	; p
ROM_ORIG:1799F 47			       DCB 0x47	; G
ROM_ORIG:179A0 00			       DCB    0
ROM_ORIG:179A1 F5	       unk_179A1       DCB 0xF5	; ı
ROM_ORIG:179A2 F0			       DCB 0xF0	; 
ROM_ORIG:179A3 30			       DCB 0x30	; 0
ROM_ORIG:179A4 03			       DCB    3
ROM_ORIG:179A5 88			       DCB 0x88	; à
ROM_ORIG:179A6 0B			       DCB  0xB
ROM_ORIG:179A7 80			       DCB 0x80	; Ä
ROM_ORIG:179A8 40			       DCB 0x40	; @
ROM_ORIG:179A9 88			       DCB 0x88	; à
ROM_ORIG:179AA 10			       DCB 0x10
ROM_ORIG:179AB 80			       DCB 0x80	; Ä
ROM_ORIG:179AC 00			       DCB    0
ROM_ORIG:179AD 20			       DCB 0x20
ROM_ORIG:179AE 70			       DCB 0x70	; p
ROM_ORIG:179AF 47			       DCB 0x47	; G
ROM_ORIG:179B0 70			       DCB 0x70	; p
ROM_ORIG:179B1 B5	       unk_179B1       DCB 0xB5	; µ
ROM_ORIG:179B2 06			       DCB    6
ROM_ORIG:179B3 46			       DCB 0x46	; F
ROM_ORIG:179B4 08			       DCB    8
ROM_ORIG:179B5 46			       DCB 0x46	; F
ROM_ORIG:179B6 11			       DCB 0x11
ROM_ORIG:179B7 46			       DCB 0x46	; F
ROM_ORIG:179B8 02			       DCB    2
ROM_ORIG:179B9 46			       DCB 0x46	; F
ROM_ORIG:179BA 1D			       DCB 0x1D
ROM_ORIG:179BB 46			       DCB 0x46	; F
ROM_ORIG:179BC 06			       DCB    6
ROM_ORIG:179BD F5			       DCB 0xF5	; ı
ROM_ORIG:179BE 80			       DCB 0x80	; Ä
ROM_ORIG:179BF 64			       DCB 0x64	; d
ROM_ORIG:179C0 30			       DCB 0x30	; 0
ROM_ORIG:179C1 46			       DCB 0x46	; F
ROM_ORIG:179C2 02			       DCB    2
ROM_ORIG:179C3 F0			       DCB 0xF0	; 
ROM_ORIG:179C4 03			       DCB    3
ROM_ORIG:179C5 F9			       DCB 0xF9	; ˘
ROM_ORIG:179C6 58			       DCB 0x58	; X
ROM_ORIG:179C7 B9			       DCB 0xB9	; π
ROM_ORIG:179C8 06			       DCB    6
ROM_ORIG:179C9 F5			       DCB 0xF5	; ı
ROM_ORIG:179CA F8			       DCB 0xF8	; ¯
ROM_ORIG:179CB 36			       DCB 0x36	; 6
ROM_ORIG:179CC B6			       DCB 0xB6	; ∂
ROM_ORIG:179CD F8			       DCB 0xF8	; ¯
ROM_ORIG:179CE 00			       DCB    0
ROM_ORIG:179CF 0E			       DCB  0xE
ROM_ORIG:179D0 C0			       DCB 0xC0	; ¿
ROM_ORIG:179D1 F3			       DCB 0xF3	; Û
ROM_ORIG:179D2 81			       DCB 0x81	; Å
ROM_ORIG:179D3 01			       DCB    1
ROM_ORIG:179D4 01			       DCB    1
ROM_ORIG:179D5 29			       DCB 0x29	; )
ROM_ORIG:179D6 03			       DCB    3
ROM_ORIG:179D7 D8			       DCB 0xD8	; ÿ
ROM_ORIG:179D8 00			       DCB    0
ROM_ORIG:179D9 F0			       DCB 0xF0	; 
ROM_ORIG:179DA 03			       DCB    3
ROM_ORIG:179DB 00			       DCB    0
ROM_ORIG:179DC 01			       DCB    1
ROM_ORIG:179DD 28			       DCB 0x28	; (
ROM_ORIG:179DE 01			       DCB    1
ROM_ORIG:179DF D9			       DCB 0xD9	; Ÿ
ROM_ORIG:179E0 01			       DCB    1
ROM_ORIG:179E1 20			       DCB 0x20
ROM_ORIG:179E2 70			       DCB 0x70	; p
ROM_ORIG:179E3 BD			       DCB 0xBD	; Ω
ROM_ORIG:179E4 00			       DCB    0
ROM_ORIG:179E5 20			       DCB 0x20
ROM_ORIG:179E6 02			       DCB    2
ROM_ORIG:179E7 CC			       DCB 0xCC	; Ã
ROM_ORIG:179E8 40			       DCB 0x40	; @
ROM_ORIG:179E9 1C			       DCB 0x1C
ROM_ORIG:179EA 80			       DCB 0x80	; Ä
ROM_ORIG:179EB B2			       DCB 0xB2	; ≤
ROM_ORIG:179EC 80			       DCB 0x80	; Ä
ROM_ORIG:179ED 28			       DCB 0x28	; (
ROM_ORIG:179EE 02			       DCB    2
ROM_ORIG:179EF C5			       DCB 0xC5	; ≈
ROM_ORIG:179F0 F9			       DCB 0xF9	; ˘
ROM_ORIG:179F1 D3			       DCB 0xD3	; ”
ROM_ORIG:179F2 00			       DCB    0
ROM_ORIG:179F3 20			       DCB 0x20
ROM_ORIG:179F4 70			       DCB 0x70	; p
ROM_ORIG:179F5 BD			       DCB 0xBD	; Ω
ROM_ORIG:179F6 00			       DCB    0
ROM_ORIG:179F7 00			       DCB    0
ROM_ORIG:179F8
ROM_ORIG:179F8		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:179F8
ROM_ORIG:179F8
ROM_ORIG:179F8		       sub_179F8							     ; CODE XREF: sub_1584C+104p
ROM_ORIG:179F8
ROM_ORIG:179F8		       var_58	       = -0x58
ROM_ORIG:179F8		       var_54	       = -0x54
ROM_ORIG:179F8		       var_50	       = -0x50
ROM_ORIG:179F8		       var_4C	       = -0x4C
ROM_ORIG:179F8		       var_48	       = -0x48
ROM_ORIG:179F8		       var_44	       = -0x44
ROM_ORIG:179F8		       var_40	       = -0x40
ROM_ORIG:179F8		       var_3C	       = -0x3C
ROM_ORIG:179F8		       var_38	       = -0x38
ROM_ORIG:179F8		       var_34	       = -0x34
ROM_ORIG:179F8		       arg_0	       =  0
ROM_ORIG:179F8
ROM_ORIG:179F8 000 2D E9 FF 4F		       PUSH.W	       {R0-R11,LR}			     ; Push registers
ROM_ORIG:179FC 034 A1 F1 10 00		       SUB.W	       R0, R1, #0x10			     ; Rd = Op1	- Op2
ROM_ORIG:17A00 034 0F 46		       MOV	       R7, R1				     ; Rd = Op2
ROM_ORIG:17A02 034 01 46		       MOV	       R1, R0				     ; Rd = Op2
ROM_ORIG:17A04 034 04 29		       CMP	       R1, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17A06 034 89 B0		       SUB	       SP, SP, #0x24			     ; Rd = Op1	- Op2
ROM_ORIG:17A08 058 14 46		       MOV	       R4, R2				     ; Rd = Op2
ROM_ORIG:17A0A 058 9A 46		       MOV	       R10, R3				     ; Rd = Op2
ROM_ORIG:17A0C 058 C0 B2		       UXTB	       R0, R0				     ; Unsigned	extend byte to word
ROM_ORIG:17A0E 058 03 D3		       BCC	       loc_17A18			     ; Branch
ROM_ORIG:17A0E
ROM_ORIG:17A10
ROM_ORIG:17A10		       loc_17A10							     ; CODE XREF: sub_179F8+1ACj
ROM_ORIG:17A10 058 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:17A10
ROM_ORIG:17A12
ROM_ORIG:17A12		       loc_17A12							     ; CODE XREF: sub_179F8+19Aj
ROM_ORIG:17A12 058 0D B0		       ADD	       SP, SP, #0x34			     ; Rd = Op1	+ Op2
ROM_ORIG:17A14 024 BD E8 F0 8F		       POP.W	       {R4-R11,PC}			     ; Pop registers
ROM_ORIG:17A14 024
ROM_ORIG:17A18		       ; ---------------------------------------------------------------------------
ROM_ORIG:17A18
ROM_ORIG:17A18		       loc_17A18							     ; CODE XREF: sub_179F8+16j
ROM_ORIG:17A18 058 63 49		       LDR	       R1, =0x1AF28			     ; Load from Memory
ROM_ORIG:17A1A 058 DF F8 90 81		       LDR.W	       R8, =memory_buffer		     ; Load from Memory
ROM_ORIG:17A1E 058 51 F8 20 20		       LDR.W	       R2, [R1,R0,LSL#2]		     ; Load from Memory
ROM_ORIG:17A22 058 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:17A24 058 91 40		       LSLS	       R1, R2				     ; Logical Shift Left
ROM_ORIG:17A26 058 D8 F8 00 20		       LDR.W	       R2, [R8]				     ; Load from Memory
ROM_ORIG:17A2A 058 11 43		       ORRS	       R1, R2				     ; Rd = Op1	| Op2
ROM_ORIG:17A2C 058 C8 F8 00 10		       STR.W	       R1, [R8]				     ; Store to	Memory
ROM_ORIG:17A30 058 5D 49		       LDR	       R1, =0x1AF28			     ; Load from Memory
ROM_ORIG:17A32 058 5C 39		       SUBS	       R1, #0x5C ; '\'			     ; Rd = Op1	- Op2
ROM_ORIG:17A34 058 51 F8 20 B0		       LDR.W	       R11, [R1,R0,LSL#2]		     ; Load from Memory
ROM_ORIG:17A38 058 14 31		       ADDS	       R1, #0x14			     ; Rd = Op1	+ Op2
ROM_ORIG:17A3A 058 51 F8 20 60		       LDR.W	       R6, [R1,R0,LSL#2]		     ; Load from Memory
ROM_ORIG:17A3E 058 14 31		       ADDS	       R1, #0x14			     ; Rd = Op1	+ Op2
ROM_ORIG:17A40 058 51 F8 20 90		       LDR.W	       R9, [R1,R0,LSL#2]		     ; Load from Memory
ROM_ORIG:17A44 058 14 31		       ADDS	       R1, #0x14			     ; Rd = Op1	+ Op2
ROM_ORIG:17A46 058 51 F8 20 00		       LDR.W	       R0, [R1,R0,LSL#2]		     ; Load from Memory
ROM_ORIG:17A4A 058 05 97		       STR	       R7, [SP,#0x58+var_44]		     ; Store to	Memory
ROM_ORIG:17A4C 058 07 90		       STR	       R0, [SP,#0x58+var_3C]		     ; Store to	Memory
ROM_ORIG:17A4E 058 FF F7 F9 FE		       BL	       sub_17844			     ; Branch with Link
ROM_ORIG:17A4E 058
ROM_ORIG:17A52 058 08 B9		       CBNZ	       R0, loc_17A58			     ; Compare and Branch on Non-Zero
ROM_ORIG:17A52
ROM_ORIG:17A54 058 56 4D		       LDR	       R5, =downloaded_image		     ; Load from Memory
ROM_ORIG:17A56 058 00 E0		       B	       loc_17A5A			     ; Branch
ROM_ORIG:17A56
ROM_ORIG:17A58		       ; ---------------------------------------------------------------------------
ROM_ORIG:17A58
ROM_ORIG:17A58		       loc_17A58							     ; CODE XREF: sub_179F8+5Aj
ROM_ORIG:17A58 058 56 4D		       LDR	       R5, =(downloaded_image+0x8000)	     ; Load from Memory
ROM_ORIG:17A58
ROM_ORIG:17A5A
ROM_ORIG:17A5A		       loc_17A5A							     ; CODE XREF: sub_179F8+5Ej
ROM_ORIG:17A5A 058 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17A5C 058 00 90		       STR	       R0, [SP,#0x58+var_58]		     ; Store to	Memory
ROM_ORIG:17A5E 058 01 90		       STR	       R0, [SP,#0x58+var_54]		     ; Store to	Memory
ROM_ORIG:17A60 058 09 98		       LDR	       R0, [SP,#0x58+var_34]		     ; Load from Memory
ROM_ORIG:17A62 058 04 90		       STR	       R0, [SP,#0x58+var_48]		     ; Store to	Memory
ROM_ORIG:17A64 058 68 46		       MOV	       R0, SP				     ; Rd = Op2
ROM_ORIG:17A66 058 D8 47		       BLX	       R11				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:17A66
ROM_ORIG:17A68 058 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17A6A 058 7E D1		       BNE	       loc_17B6A			     ; Branch
ROM_ORIG:17A6A
ROM_ORIG:17A6C 058 D8 F8 00 00		       LDR.W	       R0, [R8]				     ; Load from Memory
ROM_ORIG:17A70 058 40 F4 80 50		       ORR.W	       R0, R0, #0x1000			     ; Rd = Op1	| Op2
ROM_ORIG:17A74 058 C8 F8 00 00		       STR.W	       R0, [R8]				     ; Store to	Memory
ROM_ORIG:17A78 058 4F F0 04 0B		       MOV.W	       R11, #4				     ; Rd = Op2
ROM_ORIG:17A7C 058 CD F8 18 B0		       STR.W	       R11, [SP,#0x58+var_40]		     ; Store to	Memory
ROM_ORIG:17A80 058 02 94		       STR	       R4, [SP,#0x58+var_50]		     ; Store to	Memory
ROM_ORIG:17A82 058 45 20		       MOVS	       R0, #0x45 ; 'E'			     ; Rd = Op2
ROM_ORIG:17A84 058 03 90		       STR	       R0, [SP,#0x58+var_4C]		     ; Store to	Memory
ROM_ORIG:17A86 058 20 78		       LDRB	       R0, [R4]				     ; Load from Memory
ROM_ORIG:17A88 058 04 28		       CMP	       R0, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17A8A 058 01 D1		       BNE	       loc_17A90			     ; Branch
ROM_ORIG:17A8A
ROM_ORIG:17A8C 058 3A 20		       MOVS	       R0, #0x3A ; ':'			     ; Rd = Op2
ROM_ORIG:17A8E 058 03 90		       STR	       R0, [SP,#0x58+var_4C]		     ; Store to	Memory
ROM_ORIG:17A8E
ROM_ORIG:17A90
ROM_ORIG:17A90		       loc_17A90							     ; CODE XREF: sub_179F8+92j
ROM_ORIG:17A90 058 68 46		       MOV	       R0, SP				     ; Rd = Op2
ROM_ORIG:17A92 058 C8 47		       BLX	       R9				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:17A92
ROM_ORIG:17A94 058 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17A96 058 7D D1		       BNE	       loc_17B94			     ; Branch
ROM_ORIG:17A96
ROM_ORIG:17A98 058 DF F8 1C 91		       LDR.W	       R9, =0x48320000			     ; Load from Memory
ROM_ORIG:17A9C 058 D9 F8 10 00		       LDR.W	       R0, [R9,#0x10]			     ; Load from Memory
ROM_ORIG:17AA0 058 42 F2 66 64		       MOVW	       R4, #0x2666			     ; Rd = Op2
ROM_ORIG:17AA0 058
ROM_ORIG:17AA4
ROM_ORIG:17AA4		       loc_17AA4							     ; CODE XREF: sub_179F8+BAj
ROM_ORIG:17AA4 058 06 99		       LDR	       R1, [SP,#0x58+var_40]		     ; Load from Memory
ROM_ORIG:17AA6 058 04 29		       CMP	       R1, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17AA8 058 04 D1		       BNE	       loc_17AB4			     ; Branch
ROM_ORIG:17AA8
ROM_ORIG:17AAA 058 D9 F8 10 10		       LDR.W	       R1, [R9,#0x10]			     ; Load from Memory
ROM_ORIG:17AAE 058 09 1A		       SUBS	       R1, R1, R0			     ; Rd = Op1	- Op2
ROM_ORIG:17AB0 058 A1 42		       CMP	       R1, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17AB2 058 F7 D3		       BCC	       loc_17AA4			     ; Branch
ROM_ORIG:17AB2
ROM_ORIG:17AB4
ROM_ORIG:17AB4		       loc_17AB4							     ; CODE XREF: sub_179F8+B0j
ROM_ORIG:17AB4 058 06 98		       LDR	       R0, [SP,#0x58+var_40]		     ; Load from Memory
ROM_ORIG:17AB6 058 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17AB8 058 6C D1		       BNE	       loc_17B94			     ; Branch
ROM_ORIG:17AB8
ROM_ORIG:17ABA 058 D8 F8 00 00		       LDR.W	       R0, [R8]				     ; Load from Memory
ROM_ORIG:17ABE 058 40 F4 00 50		       ORR.W	       R0, R0, #0x2000			     ; Rd = Op1	| Op2
ROM_ORIG:17AC2 058 C8 F8 00 00		       STR.W	       R0, [R8]				     ; Store to	Memory
ROM_ORIG:17AC6 058 CD E9 02 AB		       STRD.W	       R10, R11, [SP,#8]		     ; Store pair of registers
ROM_ORIG:17ACA 058 CD F8 18 B0		       STR.W	       R11, [SP,#0x58+var_40]		     ; Store to	Memory
ROM_ORIG:17ACE 058 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17AD0 058 01 90		       STR	       R0, [SP,#0x58+var_54]		     ; Store to	Memory
ROM_ORIG:17AD2 058 68 46		       MOV	       R0, SP				     ; Rd = Op2
ROM_ORIG:17AD4 058 B0 47		       BLX	       R6				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:17AD4
ROM_ORIG:17AD6 058 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17AD8 058 5C D1		       BNE	       loc_17B94			     ; Branch
ROM_ORIG:17AD8
ROM_ORIG:17ADA 058 D9 F8 10 00		       LDR.W	       R0, [R9,#0x10]			     ; Load from Memory
ROM_ORIG:17ADA 058
ROM_ORIG:17ADE
ROM_ORIG:17ADE		       loc_17ADE							     ; CODE XREF: sub_179F8+F4j
ROM_ORIG:17ADE 058 06 99		       LDR	       R1, [SP,#0x58+var_40]		     ; Load from Memory
ROM_ORIG:17AE0 058 04 29		       CMP	       R1, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17AE2 058 04 D1		       BNE	       loc_17AEE			     ; Branch
ROM_ORIG:17AE2
ROM_ORIG:17AE4 058 D9 F8 10 10		       LDR.W	       R1, [R9,#0x10]			     ; Load from Memory
ROM_ORIG:17AE8 058 09 1A		       SUBS	       R1, R1, R0			     ; Rd = Op1	- Op2
ROM_ORIG:17AEA 058 A1 42		       CMP	       R1, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17AEC 058 F7 D3		       BCC	       loc_17ADE			     ; Branch
ROM_ORIG:17AEC
ROM_ORIG:17AEE
ROM_ORIG:17AEE		       loc_17AEE							     ; CODE XREF: sub_179F8+EAj
ROM_ORIG:17AEE 058 DA F8 00 00		       LDR.W	       R0, [R10]			     ; Load from Memory
ROM_ORIG:17AF2 058 32 49		       LDR	       R1, =0xF0030002			     ; Load from Memory
ROM_ORIG:17AF4 058 88 42		       CMP	       R0, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17AF6 058 4D D1		       BNE	       loc_17B94			     ; Branch
ROM_ORIG:17AF6
ROM_ORIG:17AF8 058 06 98		       LDR	       R0, [SP,#0x58+var_40]		     ; Load from Memory
ROM_ORIG:17AFA 058 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17AFC 058 4A D1		       BNE	       loc_17B94			     ; Branch
ROM_ORIG:17AFC
ROM_ORIG:17AFE 058 D8 F8 00 00		       LDR.W	       R0, [R8]				     ; Load from Memory
ROM_ORIG:17B02 058 40 F4 80 40		       ORR.W	       R0, R0, #0x4000			     ; Rd = Op1	| Op2
ROM_ORIG:17B06 058 C8 F8 00 00		       STR.W	       R0, [R8]				     ; Store to	Memory
ROM_ORIG:17B0A 058 08 A8		       ADD	       R0, SP, #0x58+var_38		     ; Rd = Op1	+ Op2
ROM_ORIG:17B0C 058 02 90		       STR	       R0, [SP,#0x58+var_50]		     ; Store to	Memory
ROM_ORIG:17B0E 058 04 20		       MOVS	       R0, #4				     ; Rd = Op2
ROM_ORIG:17B10 058 03 90		       STR	       R0, [SP,#0x58+var_4C]		     ; Store to	Memory
ROM_ORIG:17B12 058 06 90		       STR	       R0, [SP,#0x58+var_40]		     ; Store to	Memory
ROM_ORIG:17B14 058 4F F0 00 0B		       MOV.W	       R11, #0				     ; Rd = Op2
ROM_ORIG:17B18 058 68 46		       MOV	       R0, SP				     ; Rd = Op2
ROM_ORIG:17B1A 058 CD F8 04 B0		       STR.W	       R11, [SP,#0x58+var_54]		     ; Store to	Memory
ROM_ORIG:17B1E 058 B0 47		       BLX	       R6				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:17B1E
ROM_ORIG:17B20 058 18 BB		       CBNZ	       R0, loc_17B6A			     ; Compare and Branch on Non-Zero
ROM_ORIG:17B20
ROM_ORIG:17B22 058 D9 F8 10 40		       LDR.W	       R4, [R9,#0x10]			     ; Load from Memory
ROM_ORIG:17B26 058 4F F4 F0 1A		       MOV.W	       R10, #0x1E0000			     ; Rd = Op2
ROM_ORIG:17B26 058
ROM_ORIG:17B2A
ROM_ORIG:17B2A		       loc_17B2A							     ; CODE XREF: sub_179F8+140j
ROM_ORIG:17B2A 058 06 98		       LDR	       R0, [SP,#0x58+var_40]		     ; Load from Memory
ROM_ORIG:17B2C 058 04 28		       CMP	       R0, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17B2E 058 04 D1		       BNE	       loc_17B3A			     ; Branch
ROM_ORIG:17B2E
ROM_ORIG:17B30 058 D9 F8 10 00		       LDR.W	       R0, [R9,#0x10]			     ; Load from Memory
ROM_ORIG:17B34 058 00 1B		       SUBS	       R0, R0, R4			     ; Rd = Op1	- Op2
ROM_ORIG:17B36 058 50 45		       CMP	       R0, R10				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17B38 058 F7 D3		       BCC	       loc_17B2A			     ; Branch
ROM_ORIG:17B38
ROM_ORIG:17B3A
ROM_ORIG:17B3A		       loc_17B3A							     ; CODE XREF: sub_179F8+136j
ROM_ORIG:17B3A 058 06 98		       LDR	       R0, [SP,#0x58+var_40]		     ; Load from Memory
ROM_ORIG:17B3C 058 A8 B9		       CBNZ	       R0, loc_17B6A			     ; Compare and Branch on Non-Zero
ROM_ORIG:17B3C
ROM_ORIG:17B3E 058 20 48		       LDR	       R0, =0x4020EFFF			     ; Load from Memory
ROM_ORIG:17B40 058 41 1B		       SUBS	       R1, R0, R5			     ; Rd = Op1	- Op2
ROM_ORIG:17B42 058 08 98		       LDR	       R0, [SP,#0x58+var_38]		     ; Load from Memory
ROM_ORIG:17B44 058 81 42		       CMP	       R1, R0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17B46 058 25 D3		       BCC	       loc_17B94			     ; Branch
ROM_ORIG:17B46
ROM_ORIG:17B48 058 CD E9 02 50		       STRD.W	       R5, R0, [SP,#8]			     ; Store pair of registers
ROM_ORIG:17B4C 058 04 20		       MOVS	       R0, #4				     ; Rd = Op2
ROM_ORIG:17B4E 058 06 90		       STR	       R0, [SP,#0x58+var_40]		     ; Store to	Memory
ROM_ORIG:17B50 058 68 46		       MOV	       R0, SP				     ; Rd = Op2
ROM_ORIG:17B52 058 CD F8 04 B0		       STR.W	       R11, [SP,#0x58+var_54]		     ; Store to	Memory
ROM_ORIG:17B56 058 B0 47		       BLX	       R6				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:17B56
ROM_ORIG:17B58 058 38 B9		       CBNZ	       R0, loc_17B6A			     ; Compare and Branch on Non-Zero
ROM_ORIG:17B58
ROM_ORIG:17B5A
ROM_ORIG:17B5A		       loc_17B5A							     ; CODE XREF: sub_179F8:loc_17B6Cj
ROM_ORIG:17B5A 058 06 98		       LDR	       R0, [SP,#0x58+var_40]		     ; Load from Memory
ROM_ORIG:17B5C 058 04 28		       CMP	       R0, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17B5E 058 06 D1		       BNE	       loc_17B6E			     ; Branch
ROM_ORIG:17B5E
ROM_ORIG:17B60 058 D9 F8 10 00		       LDR.W	       R0, [R9,#0x10]			     ; Load from Memory
ROM_ORIG:17B64 058 00 1B		       SUBS	       R0, R0, R4			     ; Rd = Op1	- Op2
ROM_ORIG:17B66 058 50 45		       CMP	       R0, R10				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17B68 058 00 E0		       B	       loc_17B6C			     ; Branch
ROM_ORIG:17B68
ROM_ORIG:17B6A		       ; ---------------------------------------------------------------------------
ROM_ORIG:17B6A
ROM_ORIG:17B6A		       loc_17B6A							     ; CODE XREF: sub_179F8+72j
ROM_ORIG:17B6A											     ; sub_179F8+128j ...
ROM_ORIG:17B6A 058 13 E0		       B	       loc_17B94			     ; Branch
ROM_ORIG:17B6A
ROM_ORIG:17B6C		       ; ---------------------------------------------------------------------------
ROM_ORIG:17B6C
ROM_ORIG:17B6C		       loc_17B6C							     ; CODE XREF: sub_179F8+170j
ROM_ORIG:17B6C 058 F5 D3		       BCC	       loc_17B5A			     ; Branch
ROM_ORIG:17B6C
ROM_ORIG:17B6E
ROM_ORIG:17B6E		       loc_17B6E							     ; CODE XREF: sub_179F8+166j
ROM_ORIG:17B6E 058 06 98		       LDR	       R0, [SP,#0x58+var_40]		     ; Load from Memory
ROM_ORIG:17B70 058 80 B9		       CBNZ	       R0, loc_17B94			     ; Compare and Branch on Non-Zero
ROM_ORIG:17B70
ROM_ORIG:17B72 058 D8 F8 00 00		       LDR.W	       R0, [R8]				     ; Load from Memory
ROM_ORIG:17B76 058 40 F4 00 40		       ORR.W	       R0, R0, #0x8000			     ; Rd = Op1	| Op2
ROM_ORIG:17B7A 058 C8 F8 00 00		       STR.W	       R0, [R8]				     ; Store to	Memory
ROM_ORIG:17B7E 058 2A 46		       MOV	       R2, R5				     ; Rd = Op2
ROM_ORIG:17B80 058 16 98		       LDR	       R0, [SP,#0x58+arg_0]		     ; Load from Memory
ROM_ORIG:17B82 058 39 46		       MOV	       R1, R7				     ; Rd = Op2
ROM_ORIG:17B84 058 07 71		       STRB	       R7, [R0,#4]			     ; Store to	Memory
ROM_ORIG:17B86 058 09 98		       LDR	       R0, [SP,#0x58+var_34]		     ; Load from Memory
ROM_ORIG:17B88 058 16 9B		       LDR	       R3, [SP,#0x58+arg_0]		     ; Load from Memory
ROM_ORIG:17B8A 058 00 88		       LDRH	       R0, [R0]				     ; Load from Memory
ROM_ORIG:17B8C 058 02 F0 46 F8		       BL	       sub_19C1C			     ; Branch with Link
ROM_ORIG:17B8C 058
ROM_ORIG:17B90 058 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17B92 058 3E E7		       B	       loc_17A12			     ; Branch
ROM_ORIG:17B92
ROM_ORIG:17B94		       ; ---------------------------------------------------------------------------
ROM_ORIG:17B94
ROM_ORIG:17B94		       loc_17B94							     ; CODE XREF: sub_179F8+9Ej
ROM_ORIG:17B94											     ; sub_179F8+C0j ...
ROM_ORIG:17B94 058 D8 F8 00 00		       LDR.W	       R0, [R8]				     ; Load from Memory
ROM_ORIG:17B98 058 40 F4 80 30		       ORR.W	       R0, R0, #0x10000			     ; Rd = Op1	| Op2
ROM_ORIG:17B9C 058 C8 F8 00 00		       STR.W	       R0, [R8]				     ; Store to	Memory
ROM_ORIG:17BA0 058 07 98		       LDR	       R0, [SP,#0x58+var_3C]		     ; Load from Memory
ROM_ORIG:17BA2 058 80 47		       BLX	       R0				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:17BA2
ROM_ORIG:17BA4 058 34 E7		       B	       loc_17A10			     ; Branch
ROM_ORIG:17BA4
ROM_ORIG:17BA4		       ; End of	function sub_179F8
ROM_ORIG:17BA4
ROM_ORIG:17BA4		       ; ---------------------------------------------------------------------------
ROM_ORIG:17BA6 00			       DCB    0
ROM_ORIG:17BA7 00			       DCB    0
ROM_ORIG:17BA8 28 AF 01	00     dword_17BA8     DCD 0x1AF28					     ; DATA XREF: sub_179F8:loc_17A18r
ROM_ORIG:17BA8											     ; sub_179F8+38r
ROM_ORIG:17BAC B0 FF 20	40     off_17BAC       DCD memory_buffer				     ; DATA XREF: sub_179F8+22r
ROM_ORIG:17BB0 00 00 20	40     off_17BB0       DCD downloaded_image				     ; DATA XREF: sub_179F8+5Cr
ROM_ORIG:17BB4 00 80 20	40     off_17BB4       DCD downloaded_image+0x8000			     ; DATA XREF: sub_179F8:loc_17A58r
ROM_ORIG:17BB8 00 00 32	48     dword_17BB8     DCD 0x48320000					     ; DATA XREF: sub_179F8+A0r
ROM_ORIG:17BBC 02 00 03	F0     dword_17BBC     DCD 0xF0030002					     ; DATA XREF: sub_179F8+FAr
ROM_ORIG:17BC0 FF EF 20	40     dword_17BC0     DCD 0x4020EFFF					     ; DATA XREF: sub_179F8+146r
ROM_ORIG:17BC4 10			       DCB 0x10
ROM_ORIG:17BC5 B5			       DCB 0xB5	; µ
ROM_ORIG:17BC6 0A			       DCB  0xA
ROM_ORIG:17BC7 68			       DCB 0x68	; h
ROM_ORIG:17BC8 00			       DCB    0
ROM_ORIG:17BC9 69			       DCB 0x69	; i
ROM_ORIG:17BCA 00			       DCB    0
ROM_ORIG:17BCB EB			       DCB 0xEB	; Î
ROM_ORIG:17BCC 42			       DCB 0x42	; B
ROM_ORIG:17BCD 23			       DCB 0x23	; #
ROM_ORIG:17BCE 48			       DCB 0x48	; H
ROM_ORIG:17BCF 68			       DCB 0x68	; h
ROM_ORIG:17BD0 42			       DCB 0x42	; B
ROM_ORIG:17BD1 02			       DCB    2
ROM_ORIG:17BD2 88			       DCB 0x88	; à
ROM_ORIG:17BD3 68			       DCB 0x68	; h
ROM_ORIG:17BD4 19			       DCB 0x19
ROM_ORIG:17BD5 46			       DCB 0x46	; F
ROM_ORIG:17BD6 FC			       DCB 0xFC	; ¸
ROM_ORIG:17BD7 F7			       DCB 0xF7	; ˜
ROM_ORIG:17BD8 74			       DCB 0x74	; t
ROM_ORIG:17BD9 EF			       DCB 0xEF	; Ô
ROM_ORIG:17BDA 00			       DCB    0
ROM_ORIG:17BDB 20			       DCB 0x20
ROM_ORIG:17BDC 10			       DCB 0x10
ROM_ORIG:17BDD BD			       DCB 0xBD	; Ω
ROM_ORIG:17BDE 00			       DCB    0
ROM_ORIG:17BDF 00			       DCB    0
ROM_ORIG:17BE0
ROM_ORIG:17BE0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17BE0
ROM_ORIG:17BE0
ROM_ORIG:17BE0		       sub_17BE0							     ; CODE XREF: sub_15A08+58p
ROM_ORIG:17BE0 000 70 B5		       PUSH	       {R4-R6,LR}			     ; Push registers
ROM_ORIG:17BE2 010 4F F0 DA 45		       MOV.W	       R5, #0x6D000000			     ; Rd = Op2
ROM_ORIG:17BE6 010 04 46		       MOV	       R4, R0				     ; Rd = Op2
ROM_ORIG:17BE8 010 28 68		       LDR	       R0, [R5]				     ; Load from Memory
ROM_ORIG:17BEA 010 20 6D		       LDR	       R0, [R4,#0x50]			     ; Load from Memory
ROM_ORIG:17BEC 010 80 07		       LSLS	       R0, R0, #0x1E			     ; Logical Shift Left
ROM_ORIG:17BEE 010 01 D1		       BNE	       loc_17BF4			     ; Branch
ROM_ORIG:17BEE
ROM_ORIG:17BF0 010 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:17BF2 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:17BF2
ROM_ORIG:17BF4		       ; ---------------------------------------------------------------------------
ROM_ORIG:17BF4
ROM_ORIG:17BF4		       loc_17BF4							     ; CODE XREF: sub_17BE0+Ej
ROM_ORIG:17BF4 010 FC F7 C4 EE		       BLX	       sub_14980			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:17BF4 010
ROM_ORIG:17BF8 010 28 69		       LDR	       R0, [R5,#0x10]			     ; Load from Memory
ROM_ORIG:17BFA 010 21 88		       LDRH	       R1, [R4]				     ; Load from Memory
ROM_ORIG:17BFC 010 20 F0 18 00		       BIC.W	       R0, R0, #0x18			     ; Rd = Op1	& ~Op2
ROM_ORIG:17C00 010 01 F0 18 01		       AND.W	       R1, R1, #0x18			     ; Rd = Op1	& Op2
ROM_ORIG:17C04 010 08 43		       ORRS	       R0, R1				     ; Rd = Op1	| Op2
ROM_ORIG:17C06 010 28 61		       STR	       R0, [R5,#0x10]			     ; Store to	Memory
ROM_ORIG:17C08 010 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:17C0A 010 02 F0 31 F8		       BL	       sub_19C70			     ; Branch with Link
ROM_ORIG:17C0A 010
ROM_ORIG:17C0E 010 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:17C10 010 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:17C12 010 02 F0 63 F8		       BL	       sub_19CDC			     ; Branch with Link
ROM_ORIG:17C12 010
ROM_ORIG:17C16 010 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:17C18 010 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:17C1A 010 02 F0 5F F8		       BL	       sub_19CDC			     ; Branch with Link
ROM_ORIG:17C1A 010
ROM_ORIG:17C1E 010 C1 20		       MOVS	       R0, #0xC1 ; '¡'			     ; Rd = Op2
ROM_ORIG:17C20 010 28 67		       STR	       R0, [R5,#0x70]			     ; Store to	Memory
ROM_ORIG:17C22 010 60 69		       LDR	       R0, [R4,#0x14]			     ; Load from Memory
ROM_ORIG:17C24 010 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17C26 010 06 D0		       BEQ	       loc_17C36			     ; Branch
ROM_ORIG:17C26
ROM_ORIG:17C28 010 03 28		       CMP	       R0, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17C2A 010 04 D0		       BEQ	       loc_17C36			     ; Branch
ROM_ORIG:17C2A
ROM_ORIG:17C2C 010 20 6B		       LDR	       R0, [R4,#0x30]			     ; Load from Memory
ROM_ORIG:17C2E 010 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17C30 010 01 D0		       BEQ	       loc_17C36			     ; Branch
ROM_ORIG:17C30
ROM_ORIG:17C32 010 03 28		       CMP	       R0, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17C34 010 05 D1		       BNE	       loc_17C42			     ; Branch
ROM_ORIG:17C34
ROM_ORIG:17C36
ROM_ORIG:17C36		       loc_17C36							     ; CODE XREF: sub_17BE0+46j
ROM_ORIG:17C36											     ; sub_17BE0+4Aj ...
ROM_ORIG:17C36 010 0A 49		       LDR	       R1, =0x48320000			     ; Load from Memory
ROM_ORIG:17C38 010 08 69		       LDR	       R0, [R1,#0x10]			     ; Load from Memory
ROM_ORIG:17C38
ROM_ORIG:17C3A
ROM_ORIG:17C3A		       loc_17C3A							     ; CODE XREF: sub_17BE0+60j
ROM_ORIG:17C3A 010 0A 69		       LDR	       R2, [R1,#0x10]			     ; Load from Memory
ROM_ORIG:17C3C 010 12 1A		       SUBS	       R2, R2, R0			     ; Rd = Op1	- Op2
ROM_ORIG:17C3E 010 0D 2A		       CMP	       R2, #0xD				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17C40 010 FB D3		       BCC	       loc_17C3A			     ; Branch
ROM_ORIG:17C40
ROM_ORIG:17C42
ROM_ORIG:17C42		       loc_17C42							     ; CODE XREF: sub_17BE0+54j
ROM_ORIG:17C42 010 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:17C44 010 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:17C46 010 02 F0 75 F8		       BL	       sub_19D34			     ; Branch with Link
ROM_ORIG:17C46 010
ROM_ORIG:17C4A 010 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:17C4C 010 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:17C4E 010 02 F0 71 F8		       BL	       sub_19D34			     ; Branch with Link
ROM_ORIG:17C4E 010
ROM_ORIG:17C52 010 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17C54 010 E8 64		       STR	       R0, [R5,#0x4C]			     ; Store to	Memory
ROM_ORIG:17C56 010 FC F7 A6 EE		       BLX	       sub_149A4			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:17C56 010
ROM_ORIG:17C5A 010 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17C5C 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:17C5C
ROM_ORIG:17C5C		       ; End of	function sub_17BE0
ROM_ORIG:17C5C
ROM_ORIG:17C5C		       ; ---------------------------------------------------------------------------
ROM_ORIG:17C5E 00			       DCB    0
ROM_ORIG:17C5F 00			       DCB    0
ROM_ORIG:17C60 00 00 32	48     dword_17C60     DCD 0x48320000					     ; DATA XREF: sub_17BE0:loc_17C36r
ROM_ORIG:17C64
ROM_ORIG:17C64		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17C64
ROM_ORIG:17C64
ROM_ORIG:17C64		       sub_17C64							     ; CODE XREF: sub_162B8+Cp
ROM_ORIG:17C64 000 1C B5		       PUSH	       {R2-R4,LR}			     ; Push registers
ROM_ORIG:17C66 010 02 23		       MOVS	       R3, #2				     ; Rd = Op2
ROM_ORIG:17C68 010 01 22		       MOVS	       R2, #1				     ; Rd = Op2
ROM_ORIG:17C6A 010 CD E9 00 01		       STRD.W	       R0, R1, [SP]			     ; Store pair of registers
ROM_ORIG:17C6E 010 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:17C70 010 04 20		       MOVS	       R0, #4				     ; Rd = Op2
ROM_ORIG:17C72 010 00 F0 0A F8		       BL	       unk_17C8A			     ; Branch with Link
ROM_ORIG:17C72 010
ROM_ORIG:17C76 010 1C BD		       POP	       {R2-R4,PC}			     ; Pop registers
ROM_ORIG:17C76
ROM_ORIG:17C76		       ; End of	function sub_17C64
ROM_ORIG:17C76
ROM_ORIG:17C78
ROM_ORIG:17C78		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17C78
ROM_ORIG:17C78
ROM_ORIG:17C78		       sub_17C78							     ; CODE XREF: sub_161E8+88p
ROM_ORIG:17C78
ROM_ORIG:17C78		       var_8	       = -8
ROM_ORIG:17C78
ROM_ORIG:17C78 000 08 B5		       PUSH	       {R3,LR}				     ; Push registers
ROM_ORIG:17C7A 008 00 22		       MOVS	       R2, #0				     ; Rd = Op2
ROM_ORIG:17C7C 008 01 23		       MOVS	       R3, #1				     ; Rd = Op2
ROM_ORIG:17C7E 008 11 46		       MOV	       R1, R2				     ; Rd = Op2
ROM_ORIG:17C80 008 00 90		       STR	       R0, [SP,#8+var_8]		     ; Store to	Memory
ROM_ORIG:17C82 008 03 20		       MOVS	       R0, #3				     ; Rd = Op2
ROM_ORIG:17C84 008 00 F0 01 F8		       BL	       unk_17C8A			     ; Branch with Link
ROM_ORIG:17C84 008
ROM_ORIG:17C88 008 08 BD		       POP	       {R3,PC}				     ; Pop registers
ROM_ORIG:17C88
ROM_ORIG:17C88		       ; End of	function sub_17C78
ROM_ORIG:17C88
ROM_ORIG:17C88		       ; ---------------------------------------------------------------------------
ROM_ORIG:17C8A 0F	       unk_17C8A       DCB  0xF						     ; CODE XREF: sub_17C64+Ep
ROM_ORIG:17C8A											     ; sub_17C78+Cp ...
ROM_ORIG:17C8B B4 10 B5	05     dword_17C8B     DCD 0x5B510B4					     ; DATA XREF: HS:40014200o
ROM_ORIG:17C8F AB			       DCB 0xAB	; ´
ROM_ORIG:17C90 04			       DCB    4
ROM_ORIG:17C91 9A			       DCB 0x9A	; ö
ROM_ORIG:17C92 FD			       DCB 0xFD	; ˝
ROM_ORIG:17C93 F7			       DCB 0xF7	; ˜
ROM_ORIG:17C94 74			       DCB 0x74	; t
ROM_ORIG:17C95 EB			       DCB 0xEB	; Î
ROM_ORIG:17C96 10			       DCB 0x10
ROM_ORIG:17C97 BC			       DCB 0xBC	; º
ROM_ORIG:17C98 5D			       DCB 0x5D	; ]
ROM_ORIG:17C99 F8			       DCB 0xF8	; ¯
ROM_ORIG:17C9A 14			       DCB 0x14
ROM_ORIG:17C9B FB			       DCB 0xFB	; ˚
ROM_ORIG:17C9C
ROM_ORIG:17C9C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17C9C
ROM_ORIG:17C9C
ROM_ORIG:17C9C		       sub_17C9C							     ; CODE XREF: sub_161E8+64p
ROM_ORIG:17C9C
ROM_ORIG:17C9C		       var_8	       = -8
ROM_ORIG:17C9C
ROM_ORIG:17C9C 000 08 B5		       PUSH	       {R3,LR}				     ; Push registers
ROM_ORIG:17C9E 008 01 23		       MOVS	       R3, #1				     ; Rd = Op2
ROM_ORIG:17CA0 008 00 22		       MOVS	       R2, #0				     ; Rd = Op2
ROM_ORIG:17CA2 008 00 90		       STR	       R0, [SP,#8+var_8]		     ; Store to	Memory
ROM_ORIG:17CA4 008 11 46		       MOV	       R1, R2				     ; Rd = Op2
ROM_ORIG:17CA6 008 18 46		       MOV	       R0, R3				     ; Rd = Op2
ROM_ORIG:17CA8 008 FF F7 EF FF		       BL	       unk_17C8A			     ; Branch with Link
ROM_ORIG:17CA8 008
ROM_ORIG:17CAC 008 08 BD		       POP	       {R3,PC}				     ; Pop registers
ROM_ORIG:17CAC
ROM_ORIG:17CAC		       ; End of	function sub_17C9C
ROM_ORIG:17CAC
ROM_ORIG:17CAE
ROM_ORIG:17CAE		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17CAE
ROM_ORIG:17CAE
ROM_ORIG:17CAE		       sub_17CAE							     ; CODE XREF: sub_18644+7Ep
ROM_ORIG:17CAE
ROM_ORIG:17CAE		       var_8	       = -8
ROM_ORIG:17CAE
ROM_ORIG:17CAE 000 08 B5		       PUSH	       {R3,LR}				     ; Push registers
ROM_ORIG:17CB0 008 00 22		       MOVS	       R2, #0				     ; Rd = Op2
ROM_ORIG:17CB2 008 01 23		       MOVS	       R3, #1				     ; Rd = Op2
ROM_ORIG:17CB4 008 11 46		       MOV	       R1, R2				     ; Rd = Op2
ROM_ORIG:17CB6 008 00 90		       STR	       R0, [SP,#8+var_8]		     ; Store to	Memory
ROM_ORIG:17CB8 008 1E 20		       MOVS	       R0, #0x1E			     ; Rd = Op2
ROM_ORIG:17CBA 008 FF F7 E6 FF		       BL	       unk_17C8A			     ; Branch with Link
ROM_ORIG:17CBA 008
ROM_ORIG:17CBE 008 08 BD		       POP	       {R3,PC}				     ; Pop registers
ROM_ORIG:17CBE
ROM_ORIG:17CBE		       ; End of	function sub_17CAE
ROM_ORIG:17CBE
ROM_ORIG:17CC0
ROM_ORIG:17CC0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17CC0
ROM_ORIG:17CC0
ROM_ORIG:17CC0		       sub_17CC0							     ; CODE XREF: sub_161E8+7Ap
ROM_ORIG:17CC0
ROM_ORIG:17CC0		       var_8	       = -8
ROM_ORIG:17CC0
ROM_ORIG:17CC0 000 08 B5		       PUSH	       {R3,LR}				     ; Push registers
ROM_ORIG:17CC2 008 00 22		       MOVS	       R2, #0				     ; Rd = Op2
ROM_ORIG:17CC4 008 01 23		       MOVS	       R3, #1				     ; Rd = Op2
ROM_ORIG:17CC6 008 11 46		       MOV	       R1, R2				     ; Rd = Op2
ROM_ORIG:17CC8 008 00 90		       STR	       R0, [SP,#8+var_8]		     ; Store to	Memory
ROM_ORIG:17CCA 008 02 20		       MOVS	       R0, #2				     ; Rd = Op2
ROM_ORIG:17CCC 008 FF F7 DD FF		       BL	       unk_17C8A			     ; Branch with Link
ROM_ORIG:17CCC 008
ROM_ORIG:17CD0 008 08 BD		       POP	       {R3,PC}				     ; Pop registers
ROM_ORIG:17CD0
ROM_ORIG:17CD0		       ; End of	function sub_17CC0
ROM_ORIG:17CD0
ROM_ORIG:17CD2
ROM_ORIG:17CD2		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17CD2
ROM_ORIG:17CD2
ROM_ORIG:17CD2		       sub_17CD2							     ; CODE XREF: sub_18644+84p
ROM_ORIG:17CD2
ROM_ORIG:17CD2		       var_8	       = -8
ROM_ORIG:17CD2
ROM_ORIG:17CD2 000 08 B5		       PUSH	       {R3,LR}				     ; Push registers
ROM_ORIG:17CD4 008 00 22		       MOVS	       R2, #0				     ; Rd = Op2
ROM_ORIG:17CD6 008 01 23		       MOVS	       R3, #1				     ; Rd = Op2
ROM_ORIG:17CD8 008 11 46		       MOV	       R1, R2				     ; Rd = Op2
ROM_ORIG:17CDA 008 00 90		       STR	       R0, [SP,#8+var_8]		     ; Store to	Memory
ROM_ORIG:17CDC 008 1F 20		       MOVS	       R0, #0x1F			     ; Rd = Op2
ROM_ORIG:17CDE 008 FF F7 D4 FF		       BL	       unk_17C8A			     ; Branch with Link
ROM_ORIG:17CDE 008
ROM_ORIG:17CE2 008 08 BD		       POP	       {R3,PC}				     ; Pop registers
ROM_ORIG:17CE2
ROM_ORIG:17CE2		       ; End of	function sub_17CD2
ROM_ORIG:17CE2
ROM_ORIG:17CE4
ROM_ORIG:17CE4		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17CE4
ROM_ORIG:17CE4
ROM_ORIG:17CE4		       sub_17CE4							     ; CODE XREF: sub_18644+94p
ROM_ORIG:17CE4 000 01 23		       MOVS	       R3, #1				     ; Rd = Op2
ROM_ORIG:17CE6 000 00 22		       MOVS	       R2, #0				     ; Rd = Op2
ROM_ORIG:17CE8 000 22 20		       MOVS	       R0, #0x22 ; '"'                       ; Rd = Op2
ROM_ORIG:17CEA 000 11 46		       MOV	       R1, R2				     ; Rd = Op2
ROM_ORIG:17CEC 000 FF F7 CD BF		       B.W	       unk_17C8A			     ; Branch
ROM_ORIG:17CEC 000
ROM_ORIG:17CEC		       ; End of	function sub_17CE4
ROM_ORIG:17CEC
ROM_ORIG:17CF0
ROM_ORIG:17CF0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:17CF0
ROM_ORIG:17CF0
ROM_ORIG:17CF0		       sub_17CF0							     ; CODE XREF: sub_161E8:loc_16246p
ROM_ORIG:17CF0
ROM_ORIG:17CF0		       var_124	       = -0x124
ROM_ORIG:17CF0		       var_120	       = -0x120
ROM_ORIG:17CF0		       var_1C	       = -0x1C
ROM_ORIG:17CF0		       var_18	       = -0x18
ROM_ORIG:17CF0
ROM_ORIG:17CF0 000 35 49		       LDR	       R1, =memory_buffer		     ; Load from Memory
ROM_ORIG:17CF2 000 F0 B5		       PUSH	       {R4-R7,LR}			     ; Push registers
ROM_ORIG:17CF4 014 0A 68		       LDR	       R2, [R1]				     ; Load from Memory
ROM_ORIG:17CF6 014 C5 B0		       SUB	       SP, SP, #0x114			     ; Rd = Op1	- Op2
ROM_ORIG:17CF8 128 42 F0 00 62		       ORR.W	       R2, R2, #0x8000000		     ; Rd = Op1	| Op2
ROM_ORIG:17CFC 128 0A 60		       STR	       R2, [R1]				     ; Store to	Memory
ROM_ORIG:17CFE 128 33 4B		       LDR	       R3, =0x16793A22			     ; Load from Memory
ROM_ORIG:17D00 128 02 68		       LDR	       R2, [R0]				     ; Load from Memory
ROM_ORIG:17D02 128 9A 42		       CMP	       R2, R3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17D04 128 06 D0		       BEQ	       loc_17D14			     ; Branch
ROM_ORIG:17D04
ROM_ORIG:17D06 128 08 68		       LDR	       R0, [R1]				     ; Load from Memory
ROM_ORIG:17D08 128 40 F0 80 50		       ORR.W	       R0, R0, #0x10000000		     ; Rd = Op1	| Op2
ROM_ORIG:17D0C 128 08 60		       STR	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:17D0E 128 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:17D0E
ROM_ORIG:17D10
ROM_ORIG:17D10		       loc_17D10							     ; CODE XREF: sub_17CF0+D4j
ROM_ORIG:17D10 128 45 B0		       ADD	       SP, SP, #0x114			     ; Rd = Op1	+ Op2
ROM_ORIG:17D12 014 F0 BD		       POP	       {R4-R7,PC}			     ; Pop registers
ROM_ORIG:17D12
ROM_ORIG:17D14		       ; ---------------------------------------------------------------------------
ROM_ORIG:17D14
ROM_ORIG:17D14		       loc_17D14							     ; CODE XREF: sub_17CF0+14j
ROM_ORIG:17D14 128 01 46		       MOV	       R1, R0				     ; Rd = Op2
ROM_ORIG:17D16 128 4F F4 88 72		       MOV.W	       R2, #0x110			     ; Rd = Op2
ROM_ORIG:17D1A 128 01 A8		       ADD	       R0, SP, #0x128+var_124		     ; Rd = Op1	+ Op2
ROM_ORIG:17D1C 128 FC F7 3A EF		       BLX	       sub_14B94			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:17D1C 128
ROM_ORIG:17D20 128 2B 4C		       LDR	       R4, =0x3FFE8000			     ; Load from Memory
ROM_ORIG:17D22 128 00 22		       MOVS	       R2, #0				     ; Rd = Op2
ROM_ORIG:17D24 128 01 26		       MOVS	       R6, #1				     ; Rd = Op2
ROM_ORIG:17D26 128 01 AD		       ADD	       R5, SP, #0x128+var_124		     ; Rd = Op1	+ Op2
ROM_ORIG:17D26
ROM_ORIG:17D28
ROM_ORIG:17D28		       loc_17D28							     ; CODE XREF: sub_17CF0+D0j
ROM_ORIG:17D28 128 05 EB C2 01		       ADD.W	       R1, R5, R2,LSL#3			     ; Rd = Op1	+ Op2
ROM_ORIG:17D2C 128 02 9B		       LDR	       R3, [SP,#0x128+var_120]		     ; Load from Memory
ROM_ORIG:17D2E 128 88 68		       LDR	       R0, [R1,#8]			     ; Load from Memory
ROM_ORIG:17D30 128 06 FA 02 FC		       LSL.W	       R12, R6,	R2			     ; Logical Shift Left
ROM_ORIG:17D34 128 C9 68		       LDR	       R1, [R1,#0xC]			     ; Load from Memory
ROM_ORIG:17D36 128 13 EA 0C 0F		       TST.W	       R3, R12				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:17D3A 128 20 F0 01 07		       BIC.W	       R7, R0, #1			     ; Rd = Op1	& ~Op2
ROM_ORIG:17D3E 128 3D D0		       BEQ	       loc_17DBC			     ; Branch
ROM_ORIG:17D3E
ROM_ORIG:17D40 128 A0 F1 90 43		       SUB.W	       R3, R0, #0x48000000		     ; Rd = Op1	- Op2
ROM_ORIG:17D44 128 B3 F5 84 2F		       CMP.W	       R3, #0x42000			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17D48 128 0D D3		       BCC	       loc_17D66			     ; Branch
ROM_ORIG:17D48
ROM_ORIG:17D4A 128 A0 F5 C0 33		       SUB.W	       R3, R0, #0x18000			     ; Rd = Op1	- Op2
ROM_ORIG:17D4E 128 A3 42		       CMP	       R3, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17D50 128 09 D3		       BCC	       loc_17D66			     ; Branch
ROM_ORIG:17D50
ROM_ORIG:17D52 128 A0 F1 DA 43		       SUB.W	       R3, R0, #0x6D000000		     ; Rd = Op1	- Op2
ROM_ORIG:17D56 128 E8 2B		       CMP	       R3, #0xE8 ; 'Ë'			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17D58 128 05 D3		       BCC	       loc_17D66			     ; Branch
ROM_ORIG:17D58
ROM_ORIG:17D5A 128 A0 F1 DC 43		       SUB.W	       R3, R0, #0x6E000000		     ; Rd = Op1	- Op2
ROM_ORIG:17D5E 128 40 F2 3A 2C		       MOVW	       R12, #0x23A			     ; Rd = Op2
ROM_ORIG:17D62 128 63 45		       CMP	       R3, R12				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17D64 128 2A D2		       BCS	       loc_17DBC			     ; Branch
ROM_ORIG:17D64
ROM_ORIG:17D66
ROM_ORIG:17D66		       loc_17D66							     ; CODE XREF: sub_17CF0+58j
ROM_ORIG:17D66											     ; sub_17CF0+60j ...
ROM_ORIG:17D66 128 DD F8 10 C1		       LDR.W	       R12, [SP,#0x128+var_18]		     ; Load from Memory
ROM_ORIG:17D6A 128 43 9B		       LDR	       R3, [SP,#0x128+var_1C]		     ; Load from Memory
ROM_ORIG:17D6C 128 2C FA 02 FC		       LSR.W	       R12, R12, R2			     ; Logical Shift Right
ROM_ORIG:17D70 128 D3 40		       LSRS	       R3, R2				     ; Logical Shift Right
ROM_ORIG:17D72 128 0C F0 01 0C		       AND.W	       R12, R12, #1			     ; Rd = Op1	& Op2
ROM_ORIG:17D76 128 03 F0 01 03		       AND.W	       R3, R3, #1			     ; Rd = Op1	& Op2
ROM_ORIG:17D7A 128 53 EA 4C 03		       ORRS.W	       R3, R3, R12,LSL#1		     ; Rd = Op1	| Op2
ROM_ORIG:17D7E 128 06 D0		       BEQ	       loc_17D8E			     ; Branch
ROM_ORIG:17D7E
ROM_ORIG:17D80 128 01 2B		       CMP	       R3, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17D82 128 12 D0		       BEQ	       loc_17DAA			     ; Branch
ROM_ORIG:17D82
ROM_ORIG:17D84 128 02 2B		       CMP	       R3, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17D86 128 15 D0		       BEQ	       loc_17DB4			     ; Branch
ROM_ORIG:17D86
ROM_ORIG:17D88 128 03 2B		       CMP	       R3, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17D8A 128 17 D1		       BNE	       loc_17DBC			     ; Branch
ROM_ORIG:17D8A
ROM_ORIG:17D8C 128 09 E0		       B	       loc_17DA2			     ; Branch
ROM_ORIG:17D8C
ROM_ORIG:17D8E		       ; ---------------------------------------------------------------------------
ROM_ORIG:17D8E
ROM_ORIG:17D8E		       loc_17D8E							     ; CODE XREF: sub_17CF0+8Ej
ROM_ORIG:17D8E 128 A0 F5 C0 33		       SUB.W	       R3, R0, #0x18000			     ; Rd = Op1	- Op2
ROM_ORIG:17D92 128 A3 42		       CMP	       R3, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17D94 128 03 D2		       BCS	       loc_17D9E			     ; Branch
ROM_ORIG:17D94
ROM_ORIG:17D96 128 C3 07		       LSLS	       R3, R0, #0x1F			     ; Logical Shift Left
ROM_ORIG:17D98 128 01 D0		       BEQ	       loc_17D9E			     ; Branch
ROM_ORIG:17D98
ROM_ORIG:17D9A 128 39 80		       STRH	       R1, [R7]				     ; Store to	Memory
ROM_ORIG:17D9C 128 0E E0		       B	       loc_17DBC			     ; Branch
ROM_ORIG:17D9C
ROM_ORIG:17D9E		       ; ---------------------------------------------------------------------------
ROM_ORIG:17D9E
ROM_ORIG:17D9E		       loc_17D9E							     ; CODE XREF: sub_17CF0+A4j
ROM_ORIG:17D9E											     ; sub_17CF0+A8j
ROM_ORIG:17D9E 128 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:17DA0 128 0C E0		       B	       loc_17DBC			     ; Branch
ROM_ORIG:17DA0
ROM_ORIG:17DA2		       ; ---------------------------------------------------------------------------
ROM_ORIG:17DA2
ROM_ORIG:17DA2		       loc_17DA2							     ; CODE XREF: sub_17CF0+9Cj
ROM_ORIG:17DA2											     ; sub_17CF0+B6j
ROM_ORIG:17DA2 128 03 68		       LDR	       R3, [R0]				     ; Load from Memory
ROM_ORIG:17DA4 128 8B 42		       CMP	       R3, R1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17DA6 128 FC D1		       BNE	       loc_17DA2			     ; Branch
ROM_ORIG:17DA6
ROM_ORIG:17DA8 128 08 E0		       B	       loc_17DBC			     ; Branch
ROM_ORIG:17DA8
ROM_ORIG:17DAA		       ; ---------------------------------------------------------------------------
ROM_ORIG:17DAA
ROM_ORIG:17DAA		       loc_17DAA							     ; CODE XREF: sub_17CF0+92j
ROM_ORIG:17DAA											     ; sub_17CF0+C0j
ROM_ORIG:17DAA 128 03 68		       LDR	       R3, [R0]				     ; Load from Memory
ROM_ORIG:17DAC 128 CB 40		       LSRS	       R3, R1				     ; Logical Shift Right
ROM_ORIG:17DAE 128 DB 07		       LSLS	       R3, R3, #0x1F			     ; Logical Shift Left
ROM_ORIG:17DB0 128 FB D1		       BNE	       loc_17DAA			     ; Branch
ROM_ORIG:17DB0
ROM_ORIG:17DB2 128 03 E0		       B	       loc_17DBC			     ; Branch
ROM_ORIG:17DB2
ROM_ORIG:17DB4		       ; ---------------------------------------------------------------------------
ROM_ORIG:17DB4
ROM_ORIG:17DB4		       loc_17DB4							     ; CODE XREF: sub_17CF0+96j
ROM_ORIG:17DB4											     ; sub_17CF0+CAj
ROM_ORIG:17DB4 128 03 68		       LDR	       R3, [R0]				     ; Load from Memory
ROM_ORIG:17DB6 128 CB 40		       LSRS	       R3, R1				     ; Logical Shift Right
ROM_ORIG:17DB8 128 DB 07		       LSLS	       R3, R3, #0x1F			     ; Logical Shift Left
ROM_ORIG:17DBA 128 FB D0		       BEQ	       loc_17DB4			     ; Branch
ROM_ORIG:17DBA
ROM_ORIG:17DBC
ROM_ORIG:17DBC		       loc_17DBC							     ; CODE XREF: sub_17CF0+4Ej
ROM_ORIG:17DBC											     ; sub_17CF0+74j ...
ROM_ORIG:17DBC 128 52 1C		       ADDS	       R2, R2, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:17DBE 128 20 2A		       CMP	       R2, #0x20 ; ' '			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:17DC0 128 B2 D3		       BCC	       loc_17D28			     ; Branch
ROM_ORIG:17DC0
ROM_ORIG:17DC2 128 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:17DC4 128 A4 E7		       B	       loc_17D10			     ; Branch
ROM_ORIG:17DC4
ROM_ORIG:17DC4		       ; End of	function sub_17CF0
ROM_ORIG:17DC4
ROM_ORIG:17DC4		       ; ---------------------------------------------------------------------------
ROM_ORIG:17DC6 00			       DCB    0
ROM_ORIG:17DC7 00			       DCB    0
ROM_ORIG:17DC8 B0 FF 20	40     off_17DC8       DCD memory_buffer				     ; DATA XREF: sub_17CF0r
ROM_ORIG:17DCC 22 3A 79	16     dword_17DCC     DCD 0x16793A22					     ; DATA XREF: sub_17CF0+Er
ROM_ORIG:17DD0 00 80 FE	3F     dword_17DD0     DCD 0x3FFE8000					     ; DATA XREF: sub_17CF0+30r
ROM_ORIG:17DD4 F0			       DCB 0xF0	; 
ROM_ORIG:17DD5 B5	       unk_17DD5       DCB 0xB5	; µ
ROM_ORIG:17DD6 06			       DCB    6
ROM_ORIG:17DD7 46			       DCB 0x46	; F
ROM_ORIG:17DD8 00			       DCB    0
ROM_ORIG:17DD9 69			       DCB 0x69	; i
ROM_ORIG:17DDA 89			       DCB 0x89	; â
ROM_ORIG:17DDB B0			       DCB 0xB0	; ∞
ROM_ORIG:17DDC 1A			       DCB 0x1A
ROM_ORIG:17DDD 4C			       DCB 0x4C	; L
ROM_ORIG:17DDE 00			       DCB    0
ROM_ORIG:17DDF 88			       DCB 0x88	; à
ROM_ORIG:17DE0 40			       DCB 0x40	; @
ROM_ORIG:17DE1 05			       DCB    5
ROM_ORIG:17DE2 0E			       DCB  0xE
ROM_ORIG:17DE3 D4			       DCB 0xD4	; ‘
ROM_ORIG:17DE4 25			       DCB 0x25	; %
ROM_ORIG:17DE5 69			       DCB 0x69	; i
ROM_ORIG:17DE6 01			       DCB    1
ROM_ORIG:17DE7 20			       DCB 0x20
ROM_ORIG:17DE8 C7			       DCB 0xC7	; «
ROM_ORIG:17DE9 03			       DCB    3
ROM_ORIG:17DEA 01			       DCB    1
ROM_ORIG:17DEB E0			       DCB 0xE0	; ‡
ROM_ORIG:17DEC 00			       DCB    0
ROM_ORIG:17DED F0			       DCB 0xF0	; 
ROM_ORIG:17DEE 5E			       DCB 0x5E	; ^
ROM_ORIG:17DEF F8			       DCB 0xF8	; ¯
ROM_ORIG:17DF0 21			       DCB 0x21	; !
ROM_ORIG:17DF1 69			       DCB 0x69	; i
ROM_ORIG:17DF2 49			       DCB 0x49	; I
ROM_ORIG:17DF3 1B			       DCB 0x1B
ROM_ORIG:17DF4 B9			       DCB 0xB9	; π
ROM_ORIG:17DF5 42			       DCB 0x42	; B
ROM_ORIG:17DF6 02			       DCB    2
ROM_ORIG:17DF7 D2			       DCB 0xD2	; “
ROM_ORIG:17DF8 01			       DCB    1
ROM_ORIG:17DF9 28			       DCB 0x28	; (
ROM_ORIG:17DFA F7			       DCB 0xF7	; ˜
ROM_ORIG:17DFB D0			       DCB 0xD0	; –
ROM_ORIG:17DFC 01			       DCB    1
ROM_ORIG:17DFD E0			       DCB 0xE0	; ‡
ROM_ORIG:17DFE 01			       DCB    1
ROM_ORIG:17DFF 28			       DCB 0x28	; (
ROM_ORIG:17E00 18			       DCB 0x18
ROM_ORIG:17E01 D0			       DCB 0xD0	; –
ROM_ORIG:17E02 00			       DCB    0
ROM_ORIG:17E03 F0			       DCB 0xF0	; 
ROM_ORIG:17E04 C7			       DCB 0xC7	; «
ROM_ORIG:17E05 F8			       DCB 0xF8	; ¯
ROM_ORIG:17E06 11			       DCB 0x11
ROM_ORIG:17E07 48			       DCB 0x48	; H
ROM_ORIG:17E08 00			       DCB    0
ROM_ORIG:17E09 F0			       DCB 0xF0	; 
ROM_ORIG:17E0A 0E			       DCB  0xE
ROM_ORIG:17E0B F9			       DCB 0xF9	; ˘
ROM_ORIG:17E0C 01			       DCB    1
ROM_ORIG:17E0D A8			       DCB 0xA8	; ®
ROM_ORIG:17E0E 04			       DCB    4
ROM_ORIG:17E0F 90			       DCB 0x90	; ê
ROM_ORIG:17E10 04			       DCB    4
ROM_ORIG:17E11 20			       DCB 0x20
ROM_ORIG:17E12 05			       DCB    5
ROM_ORIG:17E13 90			       DCB 0x90	; ê
ROM_ORIG:17E14 00			       DCB    0
ROM_ORIG:17E15 20			       DCB 0x20
ROM_ORIG:17E16 03			       DCB    3
ROM_ORIG:17E17 90			       DCB 0x90	; ê
ROM_ORIG:17E18 02			       DCB    2
ROM_ORIG:17E19 A8			       DCB 0xA8	; ®
ROM_ORIG:17E1A 00			       DCB    0
ROM_ORIG:17E1B F0			       DCB 0xF0	; 
ROM_ORIG:17E1C 9F			       DCB 0x9F	; ü
ROM_ORIG:17E1D F8			       DCB 0xF8	; ¯
ROM_ORIG:17E1E 20			       DCB 0x20
ROM_ORIG:17E1F 69			       DCB 0x69	; i
ROM_ORIG:17E20 40			       DCB 0x40	; @
ROM_ORIG:17E21 F2			       DCB 0xF2	; Ú
ROM_ORIG:17E22 8F			       DCB 0x8F	; è
ROM_ORIG:17E23 21			       DCB 0x21	; !
ROM_ORIG:17E24 08			       DCB    8
ROM_ORIG:17E25 9A			       DCB 0x9A	; ö
ROM_ORIG:17E26 1A			       DCB 0x1A
ROM_ORIG:17E27 B1			       DCB 0xB1	; ±
ROM_ORIG:17E28 22			       DCB 0x22	; "
ROM_ORIG:17E29 69			       DCB 0x69	; i
ROM_ORIG:17E2A 12			       DCB 0x12
ROM_ORIG:17E2B 1A			       DCB 0x1A
ROM_ORIG:17E2C 8A			       DCB 0x8A	; ä
ROM_ORIG:17E2D 42			       DCB 0x42	; B
ROM_ORIG:17E2E F9			       DCB 0xF9	; ˘
ROM_ORIG:17E2F D3			       DCB 0xD3	; ”
ROM_ORIG:17E30 08			       DCB    8
ROM_ORIG:17E31 98			       DCB 0x98	; ò
ROM_ORIG:17E32 10			       DCB 0x10
ROM_ORIG:17E33 B1			       DCB 0xB1	; ±
ROM_ORIG:17E34 02			       DCB    2
ROM_ORIG:17E35 20			       DCB 0x20
ROM_ORIG:17E36 09			       DCB    9
ROM_ORIG:17E37 B0			       DCB 0xB0	; ∞
ROM_ORIG:17E38 F0			       DCB 0xF0	; 
ROM_ORIG:17E39 BD			       DCB 0xBD	; Ω
ROM_ORIG:17E3A B1			       DCB 0xB1	; ±
ROM_ORIG:17E3B 68			       DCB 0x68	; h
ROM_ORIG:17E3C 01			       DCB    1
ROM_ORIG:17E3D 98			       DCB 0x98	; ò
ROM_ORIG:17E3E 08			       DCB    8
ROM_ORIG:17E3F 60			       DCB 0x60	; `
ROM_ORIG:17E40 01			       DCB    1
ROM_ORIG:17E41 20			       DCB 0x20
ROM_ORIG:17E42 03			       DCB    3
ROM_ORIG:17E43 49			       DCB 0x49	; I
ROM_ORIG:17E44 F7			       DCB 0xF7	; ˜
ROM_ORIG:17E45 E7			       DCB 0xE7	; Á
ROM_ORIG:17E46 00			       DCB    0
ROM_ORIG:17E47 00			       DCB    0
ROM_ORIG:17E48 00			       DCB    0
ROM_ORIG:17E49 00			       DCB    0
ROM_ORIG:17E4A 32			       DCB 0x32	; 2
ROM_ORIG:17E4B 48			       DCB 0x48	; H
ROM_ORIG:17E4C 02			       DCB    2
ROM_ORIG:17E4D 00			       DCB    0
ROM_ORIG:17E4E 03			       DCB    3
ROM_ORIG:17E4F F0			       DCB 0xF0	; 
ROM_ORIG:17E50 02			       DCB    2
ROM_ORIG:17E51 00			       DCB    0
ROM_ORIG:17E52 03			       DCB    3
ROM_ORIG:17E53 B0			       DCB 0xB0	; ∞
ROM_ORIG:17E54 10			       DCB 0x10
ROM_ORIG:17E55 B5	       unk_17E55       DCB 0xB5	; µ
ROM_ORIG:17E56 00			       DCB    0
ROM_ORIG:17E57 F0			       DCB 0xF0	; 
ROM_ORIG:17E58 0D			       DCB  0xD
ROM_ORIG:17E59 F8			       DCB 0xF8	; ¯
ROM_ORIG:17E5A BD			       DCB 0xBD	; Ω
ROM_ORIG:17E5B E8			       DCB 0xE8	; Ë
ROM_ORIG:17E5C 10			       DCB 0x10
ROM_ORIG:17E5D 40			       DCB 0x40	; @
ROM_ORIG:17E5E 01			       DCB    1
ROM_ORIG:17E5F 48			       DCB 0x48	; H
ROM_ORIG:17E60 00			       DCB    0
ROM_ORIG:17E61 F0			       DCB 0xF0	; 
ROM_ORIG:17E62 38			       DCB 0x38	; 8
ROM_ORIG:17E63 B8			       DCB 0xB8	; ∏
ROM_ORIG:17E64 7C			       DCB 0x7C	; |
ROM_ORIG:17E65 B0			       DCB 0xB0	; ∞
ROM_ORIG:17E66 01			       DCB    1
ROM_ORIG:17E67 00			       DCB    0
ROM_ORIG:17E68 70			       DCB 0x70	; p
ROM_ORIG:17E69 47			       DCB 0x47
ROM_ORIG:17E6A 00			       DCB    0
ROM_ORIG:17E6B 21	       byte_17E6B      DCB 0x21
ROM_ORIG:17E6C 81			       DCB 0x81	; Å
ROM_ORIG:17E6D 61			       DCB 0x61	; a
ROM_ORIG:17E6E 08			       DCB    8
ROM_ORIG:17E6F 46			       DCB 0x46	; F
ROM_ORIG:17E70 70			       DCB 0x70	; p
ROM_ORIG:17E71 47			       DCB 0x47	; G
ROM_ORIG:17E72 00			       DCB    0
ROM_ORIG:17E73 00			       DCB    0
ROM_ORIG:17E74 0B			       DCB  0xB
ROM_ORIG:17E75 48	       unk_17E75       DCB 0x48	; H
ROM_ORIG:17E76 10			       DCB 0x10
ROM_ORIG:17E77 B5			       DCB 0xB5	; µ
ROM_ORIG:17E78 01			       DCB    1
ROM_ORIG:17E79 68			       DCB 0x68	; h
ROM_ORIG:17E7A 21			       DCB 0x21	; !
ROM_ORIG:17E7B F0			       DCB 0xF0	; 
ROM_ORIG:17E7C 01			       DCB    1
ROM_ORIG:17E7D 01			       DCB    1
ROM_ORIG:17E7E 01			       DCB    1
ROM_ORIG:17E7F 60			       DCB 0x60	; `
ROM_ORIG:17E80 81			       DCB 0x81	; Å
ROM_ORIG:17E81 68			       DCB 0x68	; h
ROM_ORIG:17E82 21			       DCB 0x21	; !
ROM_ORIG:17E83 F4			       DCB 0xF4	; Ù
ROM_ORIG:17E84 80			       DCB 0x80	; Ä
ROM_ORIG:17E85 71			       DCB 0x71	; q
ROM_ORIG:17E86 81			       DCB 0x81	; Å
ROM_ORIG:17E87 60			       DCB 0x60	; `
ROM_ORIG:17E88 00			       DCB    0
ROM_ORIG:17E89 20			       DCB 0x20
ROM_ORIG:17E8A 07			       DCB    7
ROM_ORIG:17E8B 49			       DCB 0x49	; I
ROM_ORIG:17E8C C8			       DCB 0xC8	; »
ROM_ORIG:17E8D 60			       DCB 0x60	; `
ROM_ORIG:17E8E C1			       DCB 0xC1	; ¡
ROM_ORIG:17E8F F8			       DCB 0xF8	; ¯
ROM_ORIG:17E90 0C			       DCB  0xC
ROM_ORIG:17E91 08			       DCB    8
ROM_ORIG:17E92 43			       DCB 0x43	; C
ROM_ORIG:17E93 20			       DCB 0x20
ROM_ORIG:17E94 FE			       DCB 0xFE	; ˛
ROM_ORIG:17E95 F7			       DCB 0xF7	; ˜
ROM_ORIG:17E96 E0			       DCB 0xE0	; ‡
ROM_ORIG:17E97 FD			       DCB 0xFD	; ˝
ROM_ORIG:17E98 44			       DCB 0x44	; D
ROM_ORIG:17E99 20			       DCB 0x20
ROM_ORIG:17E9A BD			       DCB 0xBD	; Ω
ROM_ORIG:17E9B E8			       DCB 0xE8	; Ë
ROM_ORIG:17E9C 10			       DCB 0x10
ROM_ORIG:17E9D 40			       DCB 0x40	; @
ROM_ORIG:17E9E FE			       DCB 0xFE	; ˛
ROM_ORIG:17E9F F7			       DCB 0xF7	; ˜
ROM_ORIG:17EA0 DB			       DCB 0xDB	; €
ROM_ORIG:17EA1 BD			       DCB 0xBD	; Ω
ROM_ORIG:17EA2 00			       DCB    0
ROM_ORIG:17EA3 00			       DCB    0
ROM_ORIG:17EA4 0C			       DCB  0xC
ROM_ORIG:17EA5 88			       DCB 0x88	; à
ROM_ORIG:17EA6 05			       DCB    5
ROM_ORIG:17EA7 48			       DCB 0x48	; H
ROM_ORIG:17EA8 00			       DCB    0
ROM_ORIG:17EA9 A0			       DCB 0xA0	; †
ROM_ORIG:17EAA 05			       DCB    5
ROM_ORIG:17EAB 48			       DCB 0x48	; H
ROM_ORIG:17EAC 05			       DCB    5
ROM_ORIG:17EAD 48			       DCB 0x48	; H
ROM_ORIG:17EAE D0			       DCB 0xD0	; –
ROM_ORIG:17EAF F8			       DCB 0xF8	; ¯
ROM_ORIG:17EB0 1C			       DCB 0x1C
ROM_ORIG:17EB1 18			       DCB 0x18
ROM_ORIG:17EB2 C9			       DCB 0xC9	; …
ROM_ORIG:17EB3 07			       DCB    7
ROM_ORIG:17EB4 04			       DCB    4
ROM_ORIG:17EB5 D0			       DCB 0xD0	; –
ROM_ORIG:17EB6 00			       DCB    0
ROM_ORIG:17EB7 21			       DCB 0x21	; !
ROM_ORIG:17EB8 C0			       DCB 0xC0	; ¿
ROM_ORIG:17EB9 F8			       DCB 0xF8	; ¯
ROM_ORIG:17EBA 1C			       DCB 0x1C
ROM_ORIG:17EBB 18			       DCB 0x18
ROM_ORIG:17EBC 08			       DCB    8
ROM_ORIG:17EBD 46			       DCB 0x46	; F
ROM_ORIG:17EBE 70			       DCB 0x70	; p
ROM_ORIG:17EBF 47			       DCB 0x47	; G
ROM_ORIG:17EC0 01			       DCB    1
ROM_ORIG:17EC1 20			       DCB 0x20
ROM_ORIG:17EC2 70			       DCB 0x70	; p
ROM_ORIG:17EC3 47			       DCB 0x47	; G
ROM_ORIG:17EC4 00			       DCB    0
ROM_ORIG:17EC5 A0			       DCB 0xA0	; †
ROM_ORIG:17EC6 05			       DCB    5
ROM_ORIG:17EC7 48			       DCB 0x48	; H
ROM_ORIG:17EC8 01			       DCB    1
ROM_ORIG:17EC9 48	       unk_17EC9       DCB 0x48	; H
ROM_ORIG:17ECA 00			       DCB    0
ROM_ORIG:17ECB F0			       DCB 0xF0	; 
ROM_ORIG:17ECC 03			       DCB    3
ROM_ORIG:17ECD B8			       DCB 0xB8	; ∏
ROM_ORIG:17ECE 00			       DCB    0
ROM_ORIG:17ECF 00			       DCB    0
ROM_ORIG:17ED0 38			       DCB 0x38	; 8
ROM_ORIG:17ED1 B0			       DCB 0xB0	; ∞
ROM_ORIG:17ED2 01			       DCB    1
ROM_ORIG:17ED3 00			       DCB    0
ROM_ORIG:17ED4 1E			       DCB 0x1E
ROM_ORIG:17ED5 49	       unk_17ED5       DCB 0x49	; I
ROM_ORIG:17ED6 10			       DCB 0x10
ROM_ORIG:17ED7 B5			       DCB 0xB5	; µ
ROM_ORIG:17ED8 00			       DCB    0
ROM_ORIG:17ED9 24			       DCB 0x24	; $
ROM_ORIG:17EDA 02			       DCB    2
ROM_ORIG:17EDB 68			       DCB 0x68	; h
ROM_ORIG:17EDC C1			       DCB 0xC1	; ¡
ROM_ORIG:17EDD F8			       DCB 0xF8	; ¯
ROM_ORIG:17EDE 04			       DCB    4
ROM_ORIG:17EDF 28			       DCB 0x28	; (
ROM_ORIG:17EE0 42			       DCB 0x42	; B
ROM_ORIG:17EE1 68			       DCB 0x68	; h
ROM_ORIG:17EE2 C1			       DCB 0xC1	; ¡
ROM_ORIG:17EE3 F8			       DCB 0xF8	; ¯
ROM_ORIG:17EE4 08			       DCB    8
ROM_ORIG:17EE5 28			       DCB 0x28	; (
ROM_ORIG:17EE6 82			       DCB 0x82	; Ç
ROM_ORIG:17EE7 68			       DCB 0x68	; h
ROM_ORIG:17EE8 C1			       DCB 0xC1	; ¡
ROM_ORIG:17EE9 F8			       DCB 0xF8	; ¯
ROM_ORIG:17EEA 28			       DCB 0x28	; (
ROM_ORIG:17EEB 28			       DCB 0x28	; (
ROM_ORIG:17EEC C2			       DCB 0xC2	; ¬
ROM_ORIG:17EED 68			       DCB 0x68	; h
ROM_ORIG:17EEE C1			       DCB 0xC1	; ¡
ROM_ORIG:17EEF F8			       DCB 0xF8	; ¯
ROM_ORIG:17EF0 34			       DCB 0x34	; 4
ROM_ORIG:17EF1 28			       DCB 0x28	; (
ROM_ORIG:17EF2 02			       DCB    2
ROM_ORIG:17EF3 69			       DCB 0x69	; i
ROM_ORIG:17EF4 C1			       DCB 0xC1	; ¡
ROM_ORIG:17EF5 F8			       DCB 0xF8	; ¯
ROM_ORIG:17EF6 0C			       DCB  0xC
ROM_ORIG:17EF7 28			       DCB 0x28	; (
ROM_ORIG:17EF8 42			       DCB 0x42	; B
ROM_ORIG:17EF9 69			       DCB 0x69	; i
ROM_ORIG:17EFA C1			       DCB 0xC1	; ¡
ROM_ORIG:17EFB F8			       DCB 0xF8	; ¯
ROM_ORIG:17EFC 10			       DCB 0x10
ROM_ORIG:17EFD 28			       DCB 0x28	; (
ROM_ORIG:17EFE 82			       DCB 0x82	; Ç
ROM_ORIG:17EFF 69			       DCB 0x69	; i
ROM_ORIG:17F00 C1			       DCB 0xC1	; ¡
ROM_ORIG:17F01 F8			       DCB 0xF8	; ¯
ROM_ORIG:17F02 1C			       DCB 0x1C
ROM_ORIG:17F03 28			       DCB 0x28	; (
ROM_ORIG:17F04 C2			       DCB 0xC2	; ¬
ROM_ORIG:17F05 69			       DCB 0x69	; i
ROM_ORIG:17F06 C1			       DCB 0xC1	; ¡
ROM_ORIG:17F07 F8			       DCB 0xF8	; ¯
ROM_ORIG:17F08 24			       DCB 0x24	; $
ROM_ORIG:17F09 28			       DCB 0x28	; (
ROM_ORIG:17F0A 02			       DCB    2
ROM_ORIG:17F0B 6A			       DCB 0x6A	; j
ROM_ORIG:17F0C C1			       DCB 0xC1	; ¡
ROM_ORIG:17F0D F8			       DCB 0xF8	; ¯
ROM_ORIG:17F0E 2C			       DCB 0x2C	; ,
ROM_ORIG:17F0F 28			       DCB 0x28	; (
ROM_ORIG:17F10 42			       DCB 0x42	; B
ROM_ORIG:17F11 6A			       DCB 0x6A	; j
ROM_ORIG:17F12 C1			       DCB 0xC1	; ¡
ROM_ORIG:17F13 F8			       DCB 0xF8	; ¯
ROM_ORIG:17F14 30			       DCB 0x30	; 0
ROM_ORIG:17F15 28			       DCB 0x28	; (
ROM_ORIG:17F16 82			       DCB 0x82	; Ç
ROM_ORIG:17F17 6A			       DCB 0x6A	; j
ROM_ORIG:17F18 4A			       DCB 0x4A	; J
ROM_ORIG:17F19 60			       DCB 0x60	; `
ROM_ORIG:17F1A C2			       DCB 0xC2	; ¬
ROM_ORIG:17F1B 6A			       DCB 0x6A	; j
ROM_ORIG:17F1C 8A			       DCB 0x8A	; ä
ROM_ORIG:17F1D 60			       DCB 0x60	; `
ROM_ORIG:17F1E 02			       DCB    2
ROM_ORIG:17F1F 6B			       DCB 0x6B	; k
ROM_ORIG:17F20 4A			       DCB 0x4A	; J
ROM_ORIG:17F21 62			       DCB 0x62	; b
ROM_ORIG:17F22 42			       DCB 0x42	; B
ROM_ORIG:17F23 6B			       DCB 0x6B	; k
ROM_ORIG:17F24 8A			       DCB 0x8A	; ä
ROM_ORIG:17F25 61			       DCB 0x61	; a
ROM_ORIG:17F26 82			       DCB 0x82	; Ç
ROM_ORIG:17F27 6B			       DCB 0x6B	; k
ROM_ORIG:17F28 8A			       DCB 0x8A	; ä
ROM_ORIG:17F29 62			       DCB 0x62	; b
ROM_ORIG:17F2A C2			       DCB 0xC2	; ¬
ROM_ORIG:17F2B 6B			       DCB 0x6B	; k
ROM_ORIG:17F2C CA			       DCB 0xCA	;  
ROM_ORIG:17F2D 60			       DCB 0x60	; `
ROM_ORIG:17F2E 00			       DCB    0
ROM_ORIG:17F2F 6C			       DCB 0x6C	; l
ROM_ORIG:17F30 08			       DCB    8
ROM_ORIG:17F31 61			       DCB 0x61	; a
ROM_ORIG:17F32 00			       DCB    0
ROM_ORIG:17F33 22			       DCB 0x22	; "
ROM_ORIG:17F34 07			       DCB    7
ROM_ORIG:17F35 48			       DCB 0x48	; H
ROM_ORIG:17F36 43			       DCB 0x43	; C
ROM_ORIG:17F37 21			       DCB 0x21	; !
ROM_ORIG:17F38 FE			       DCB 0xFE	; ˛
ROM_ORIG:17F39 F7			       DCB 0xF7	; ˜
ROM_ORIG:17F3A 3E			       DCB 0x3E	; >
ROM_ORIG:17F3B FD			       DCB 0xFD	; ˝
ROM_ORIG:17F3C 28			       DCB 0x28	; (
ROM_ORIG:17F3D B9			       DCB 0xB9	; π
ROM_ORIG:17F3E 06			       DCB    6
ROM_ORIG:17F3F 48			       DCB 0x48	; H
ROM_ORIG:17F40 00			       DCB    0
ROM_ORIG:17F41 22			       DCB 0x22	; "
ROM_ORIG:17F42 44			       DCB 0x44	; D
ROM_ORIG:17F43 21			       DCB 0x21	; !
ROM_ORIG:17F44 FE			       DCB 0xFE	; ˛
ROM_ORIG:17F45 F7			       DCB 0xF7	; ˜
ROM_ORIG:17F46 38			       DCB 0x38	; 8
ROM_ORIG:17F47 FD			       DCB 0xFD	; ˝
ROM_ORIG:17F48 00			       DCB    0
ROM_ORIG:17F49 B1			       DCB 0xB1	; ±
ROM_ORIG:17F4A 01			       DCB    1
ROM_ORIG:17F4B 24			       DCB 0x24	; $
ROM_ORIG:17F4C 20			       DCB 0x20
ROM_ORIG:17F4D 46			       DCB 0x46	; F
ROM_ORIG:17F4E 10			       DCB 0x10
ROM_ORIG:17F4F BD			       DCB 0xBD	; Ω
ROM_ORIG:17F50 00			       DCB    0
ROM_ORIG:17F51 A0			       DCB 0xA0	; †
ROM_ORIG:17F52 05			       DCB    5
ROM_ORIG:17F53 48			       DCB 0x48	; H
ROM_ORIG:17F54 89			       DCB 0x89	; â
ROM_ORIG:17F55 9E			       DCB 0x9E	; û
ROM_ORIG:17F56 01			       DCB    1
ROM_ORIG:17F57 00			       DCB    0
ROM_ORIG:17F58 F5			       DCB 0xF5	; ı
ROM_ORIG:17F59 9D			       DCB 0x9D	; ù
ROM_ORIG:17F5A 01			       DCB    1
ROM_ORIG:17F5B 00			       DCB    0
ROM_ORIG:17F5C 10			       DCB 0x10
ROM_ORIG:17F5D B5	       unk_17F5D       DCB 0xB5	; µ
ROM_ORIG:17F5E C1			       DCB 0xC1	; ¡
ROM_ORIG:17F5F 68			       DCB 0x68	; h
ROM_ORIG:17F60 0A			       DCB  0xA
ROM_ORIG:17F61 4B			       DCB 0x4B	; K
ROM_ORIG:17F62 89			       DCB 0x89	; â
ROM_ORIG:17F63 B2			       DCB 0xB2	; ≤
ROM_ORIG:17F64 99			       DCB 0x99	; ô
ROM_ORIG:17F65 82			       DCB 0x82	; Ç
ROM_ORIG:17F66 82			       DCB 0x82	; Ç
ROM_ORIG:17F67 68			       DCB 0x68	; h
ROM_ORIG:17F68 1A			       DCB 0x1A
ROM_ORIG:17F69 61			       DCB 0x61	; a
ROM_ORIG:17F6A 18			       DCB 0x18
ROM_ORIG:17F6B 60			       DCB 0x60	; `
ROM_ORIG:17F6C 0A			       DCB  0xA
ROM_ORIG:17F6D B9			       DCB 0xB9	; π
ROM_ORIG:17F6E 01			       DCB    1
ROM_ORIG:17F6F 20			       DCB 0x20
ROM_ORIG:17F70 10			       DCB 0x10
ROM_ORIG:17F71 BD			       DCB 0xBD	; Ω
ROM_ORIG:17F72 19			       DCB 0x19
ROM_ORIG:17F73 B9			       DCB 0xB9	; π
ROM_ORIG:17F74 01			       DCB    1
ROM_ORIG:17F75 20			       DCB 0x20
ROM_ORIG:17F76 01			       DCB    1
ROM_ORIG:17F77 F0			       DCB 0xF0	; 
ROM_ORIG:17F78 69			       DCB 0x69	; i
ROM_ORIG:17F79 FF			       DCB 0xFF
ROM_ORIG:17F7A 04			       DCB    4
ROM_ORIG:17F7B E0			       DCB 0xE0	; ‡
ROM_ORIG:17F7C 04			       DCB    4
ROM_ORIG:17F7D 21			       DCB 0x21	; !
ROM_ORIG:17F7E 81			       DCB 0x81	; Å
ROM_ORIG:17F7F 61			       DCB 0x61	; a
ROM_ORIG:17F80 88			       DCB 0x88	; à
ROM_ORIG:17F81 01			       DCB    1
ROM_ORIG:17F82 03			       DCB    3
ROM_ORIG:17F83 49			       DCB 0x49	; I
ROM_ORIG:17F84 08			       DCB    8
ROM_ORIG:17F85 60			       DCB 0x60	; `
ROM_ORIG:17F86 00			       DCB    0
ROM_ORIG:17F87 20			       DCB 0x20
ROM_ORIG:17F88 10			       DCB 0x10
ROM_ORIG:17F89 BD			       DCB 0xBD	; Ω
ROM_ORIG:17F8A 00			       DCB    0
ROM_ORIG:17F8B 00			       DCB    0
ROM_ORIG:17F8C EC			       DCB 0xEC	; Ï
ROM_ORIG:17F8D FC			       DCB 0xFC	; ¸
ROM_ORIG:17F8E 20			       DCB 0x20
ROM_ORIG:17F8F 40			       DCB 0x40	; @
ROM_ORIG:17F90 14			       DCB 0x14
ROM_ORIG:17F91 88			       DCB 0x88	; à
ROM_ORIG:17F92 05			       DCB    5
ROM_ORIG:17F93 48			       DCB 0x48	; H
ROM_ORIG:17F94 03			       DCB    3
ROM_ORIG:17F95 48			       DCB 0x48	; H
ROM_ORIG:17F96 01			       DCB    1
ROM_ORIG:17F97 21			       DCB 0x21	; !
ROM_ORIG:17F98 01			       DCB    1
ROM_ORIG:17F99 62			       DCB 0x62	; b
ROM_ORIG:17F9A 01			       DCB    1
ROM_ORIG:17F9B 6A			       DCB 0x6A	; j
ROM_ORIG:17F9C 01			       DCB    1
ROM_ORIG:17F9D 29			       DCB 0x29	; )
ROM_ORIG:17F9E FC			       DCB 0xFC	; ¸
ROM_ORIG:17F9F D0			       DCB 0xD0	; –
ROM_ORIG:17FA0 00			       DCB    0
ROM_ORIG:17FA1 20			       DCB 0x20
ROM_ORIG:17FA2 70			       DCB 0x70	; p
ROM_ORIG:17FA3 47			       DCB 0x47	; G
ROM_ORIG:17FA4 00			       DCB    0
ROM_ORIG:17FA5 A0			       DCB 0xA0	; †
ROM_ORIG:17FA6 05			       DCB    5
ROM_ORIG:17FA7 48			       DCB 0x48	; H
ROM_ORIG:17FA8 70			       DCB 0x70	; p
ROM_ORIG:17FA9 B5	       unk_17FA9       DCB 0xB5	; µ
ROM_ORIG:17FAA C1			       DCB 0xC1	; ¡
ROM_ORIG:17FAB 68			       DCB 0x68	; h
ROM_ORIG:17FAC 1B			       DCB 0x1B
ROM_ORIG:17FAD 4B			       DCB 0x4B	; K
ROM_ORIG:17FAE 8C			       DCB 0x8C	; å
ROM_ORIG:17FAF B2			       DCB 0xB2	; ≤
ROM_ORIG:17FB0 9C			       DCB 0x9C	; ú
ROM_ORIG:17FB1 81			       DCB 0x81	; Å
ROM_ORIG:17FB2 81			       DCB 0x81	; Å
ROM_ORIG:17FB3 68			       DCB 0x68	; h
ROM_ORIG:17FB4 99			       DCB 0x99	; ô
ROM_ORIG:17FB5 60			       DCB 0x60	; `
ROM_ORIG:17FB6 18			       DCB 0x18
ROM_ORIG:17FB7 60			       DCB 0x60	; `
ROM_ORIG:17FB8 09			       DCB    9
ROM_ORIG:17FB9 B9			       DCB 0xB9	; π
ROM_ORIG:17FBA 01			       DCB    1
ROM_ORIG:17FBB 20			       DCB 0x20
ROM_ORIG:17FBC 70			       DCB 0x70	; p
ROM_ORIG:17FBD BD			       DCB 0xBD	; Ω
ROM_ORIG:17FBE 34			       DCB 0x34	; 4
ROM_ORIG:17FBF B3			       DCB 0xB3	; ≥
ROM_ORIG:17FC0 D8			       DCB 0xD8	; ÿ
ROM_ORIG:17FC1 88			       DCB 0x88	; à
ROM_ORIG:17FC2 6F			       DCB 0x6F	; o
ROM_ORIG:17FC3 F3			       DCB 0xF3	; Û
ROM_ORIG:17FC4 0B			       DCB  0xB
ROM_ORIG:17FC5 00			       DCB    0
ROM_ORIG:17FC6 40			       DCB 0x40	; @
ROM_ORIG:17FC7 F4			       DCB 0xF4	; Ù
ROM_ORIG:17FC8 70			       DCB 0x70	; p
ROM_ORIG:17FC9 45			       DCB 0x45	; E
ROM_ORIG:17FCA 6D			       DCB 0x6D	; m
ROM_ORIG:17FCB 1C			       DCB 0x1C
ROM_ORIG:17FCC DD			       DCB 0xDD	; ›
ROM_ORIG:17FCD 80			       DCB 0x80	; Ä
ROM_ORIG:17FCE 31			       DCB 0x31	; 1
ROM_ORIG:17FCF F8			       DCB 0xF8	; ¯
ROM_ORIG:17FD0 02			       DCB    2
ROM_ORIG:17FD1 0B			       DCB  0xB
ROM_ORIG:17FD2 98			       DCB 0x98	; ò
ROM_ORIG:17FD3 80			       DCB 0x80	; Ä
ROM_ORIG:17FD4 12			       DCB 0x12
ROM_ORIG:17FD5 48			       DCB 0x48	; H
ROM_ORIG:17FD6 99			       DCB 0x99	; ô
ROM_ORIG:17FD7 61			       DCB 0x61	; a
ROM_ORIG:17FD8 02			       DCB    2
ROM_ORIG:17FD9 69			       DCB 0x69	; i
ROM_ORIG:17FDA D2			       DCB 0xD2	; “
ROM_ORIG:17FDB 07			       DCB    7
ROM_ORIG:17FDC FC			       DCB 0xFC	; ¸
ROM_ORIG:17FDD D1			       DCB 0xD1	; —
ROM_ORIG:17FDE 5A			       DCB 0x5A	; Z
ROM_ORIG:17FDF 68			       DCB 0x68	; h
ROM_ORIG:17FE0 C0			       DCB 0xC0	; ¿
ROM_ORIG:17FE1 F8			       DCB 0xF8	; ¯
ROM_ORIG:17FE2 80			       DCB 0x80	; Ä
ROM_ORIG:17FE3 20			       DCB 0x20
ROM_ORIG:17FE4 A4			       DCB 0xA4	; §
ROM_ORIG:17FE5 1E			       DCB 0x1E
ROM_ORIG:17FE6 A2			       DCB 0xA2	; ¢
ROM_ORIG:17FE7 B2			       DCB 0xB2	; ≤
ROM_ORIG:17FE8 02			       DCB    2
ROM_ORIG:17FE9 2A			       DCB 0x2A	; *
ROM_ORIG:17FEA 9A			       DCB 0x9A	; ö
ROM_ORIG:17FEB 81			       DCB 0x81	; Å
ROM_ORIG:17FEC 10			       DCB 0x10
ROM_ORIG:17FED D8			       DCB 0xD8	; ÿ
ROM_ORIG:17FEE 31			       DCB 0x31	; 1
ROM_ORIG:17FEF F8			       DCB 0xF8	; ¯
ROM_ORIG:17FF0 02			       DCB    2
ROM_ORIG:17FF1 4B			       DCB 0x4B	; K
ROM_ORIG:17FF2 9C			       DCB 0x9C	; ú
ROM_ORIG:17FF3 80			       DCB 0x80	; Ä
ROM_ORIG:17FF4 99			       DCB 0x99	; ô
ROM_ORIG:17FF5 61			       DCB 0x61	; a
ROM_ORIG:17FF6 25			       DCB 0x25	; %
ROM_ORIG:17FF7 F0			       DCB 0xF0	; 
ROM_ORIG:17FF8 FF			       DCB 0xFF
ROM_ORIG:17FF9 01			       DCB    1
ROM_ORIG:17FFA 89			       DCB 0x89	; â
ROM_ORIG:17FFB 1C			       DCB 0x1C
ROM_ORIG:17FFC D9			       DCB 0xD9	; Ÿ
ROM_ORIG:17FFD 80			       DCB 0x80	; Ä
ROM_ORIG:17FFE 59			       DCB 0x59	; Y
ROM_ORIG:17FFF 68			       DCB 0x68	; h
ROM_ORIG:18000 C0			       DCB 0xC0	; ¿
ROM_ORIG:18001 F8			       DCB 0xF8	; ¯
ROM_ORIG:18002 80			       DCB 0x80	; Ä
ROM_ORIG:18003 10			       DCB 0x10
ROM_ORIG:18004 92			       DCB 0x92	; í
ROM_ORIG:18005 1E			       DCB 0x1E
ROM_ORIG:18006 9A			       DCB 0x9A	; ö
ROM_ORIG:18007 81			       DCB 0x81	; Å
ROM_ORIG:18008 00			       DCB    0
ROM_ORIG:18009 20			       DCB 0x20
ROM_ORIG:1800A 01			       DCB    1
ROM_ORIG:1800B F0			       DCB 0xF0	; 
ROM_ORIG:1800C 1F			       DCB 0x1F
ROM_ORIG:1800D FF			       DCB 0xFF
ROM_ORIG:1800E 02			       DCB    2
ROM_ORIG:1800F E0			       DCB 0xE0	; ‡
ROM_ORIG:18010 04			       DCB    4
ROM_ORIG:18011 49			       DCB 0x49	; I
ROM_ORIG:18012 01			       DCB    1
ROM_ORIG:18013 20			       DCB 0x20
ROM_ORIG:18014 08			       DCB    8
ROM_ORIG:18015 60			       DCB 0x60	; `
ROM_ORIG:18016 00			       DCB    0
ROM_ORIG:18017 20			       DCB 0x20
ROM_ORIG:18018 70			       DCB 0x70	; p
ROM_ORIG:18019 BD			       DCB 0xBD	; Ω
ROM_ORIG:1801A 00			       DCB    0
ROM_ORIG:1801B 00			       DCB    0
ROM_ORIG:1801C EC			       DCB 0xEC	; Ï
ROM_ORIG:1801D FC			       DCB 0xFC	; ¸
ROM_ORIG:1801E 20			       DCB 0x20
ROM_ORIG:1801F 40			       DCB 0x40	; @
ROM_ORIG:18020 00			       DCB    0
ROM_ORIG:18021 A0			       DCB 0xA0	; †
ROM_ORIG:18022 05			       DCB    5
ROM_ORIG:18023 48			       DCB 0x48	; H
ROM_ORIG:18024 0C			       DCB  0xC
ROM_ORIG:18025 88			       DCB 0x88	; à
ROM_ORIG:18026 05			       DCB    5
ROM_ORIG:18027 48			       DCB 0x48	; H
ROM_ORIG:18028 03			       DCB    3
ROM_ORIG:18029 49			       DCB 0x49	; I
ROM_ORIG:1802A 0A			       DCB  0xA
ROM_ORIG:1802B 69			       DCB 0x69	; i
ROM_ORIG:1802C D2			       DCB 0xD2	; “
ROM_ORIG:1802D 07			       DCB    7
ROM_ORIG:1802E FC			       DCB 0xFC	; ¸
ROM_ORIG:1802F D1			       DCB 0xD1	; —
ROM_ORIG:18030 C1			       DCB 0xC1	; ¡
ROM_ORIG:18031 F8			       DCB 0xF8	; ¯
ROM_ORIG:18032 80			       DCB 0x80	; Ä
ROM_ORIG:18033 00			       DCB    0
ROM_ORIG:18034 00			       DCB    0
ROM_ORIG:18035 20			       DCB 0x20
ROM_ORIG:18036 70			       DCB 0x70	; p
ROM_ORIG:18037 47			       DCB 0x47	; G
ROM_ORIG:18038 00			       DCB    0
ROM_ORIG:18039 A0			       DCB 0xA0	; †
ROM_ORIG:1803A 05			       DCB    5
ROM_ORIG:1803B 48			       DCB 0x48	; H
ROM_ORIG:1803C
ROM_ORIG:1803C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1803C
ROM_ORIG:1803C
ROM_ORIG:1803C		       sub_1803C							     ; CODE XREF: sub_1584C+1Ep
ROM_ORIG:1803C											     ; sub_15BC8+10p ...
ROM_ORIG:1803C 000 2D E9 F0 41		       PUSH.W	       {R4-R8,LR}			     ; Push registers
ROM_ORIG:18040 018 06 46		       MOV	       R6, R0				     ; Rd = Op2
ROM_ORIG:18042 018 1B 48		       LDR	       R0, =OMAP3430_reg_CONTROL_REVISION    ; Control module revision
ROM_ORIG:18044 018 88 46		       MOV	       R8, R1				     ; Rd = Op2
ROM_ORIG:18046 018 D0 F8 10 19		       LDR.W	       R1, [R0,#(mmio_SBC_BASE - 0x48002000)] ;	Load from Memory
ROM_ORIG:1804A 018 1A 4A		       LDR	       R2, =mmio_SBC_BASE		     ; Load from Memory
ROM_ORIG:1804C 018 91 42		       CMP	       R1, R2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1804E 018 2C D9		       BLS	       loc_180AA			     ; Branch
ROM_ORIG:1804E
ROM_ORIG:18050 018 D0 F8 10 19		       LDR.W	       R1, [R0,#(mmio_SBC_BASE - 0x48002000)] ;	Load from Memory
ROM_ORIG:18054 018 17 4D		       LDR	       R5, =mmio_SBC_BASE		     ; Load from Memory
ROM_ORIG:18056 018 EC 35		       ADDS	       R5, #0xEC ; 'Ï'			     ; Rd = Op1	+ Op2
ROM_ORIG:18058 018 A9 42		       CMP	       R1, R5				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1805A 018 26 D8		       BHI	       loc_180AA			     ; Branch
ROM_ORIG:1805A
ROM_ORIG:1805C 018 D0 F8 10 49		       LDR.W	       R4, [R0,#(mmio_SBC_BASE - 0x48002000)] ;	Load from Memory
ROM_ORIG:18060 018 15 4F		       LDR	       R7, =0xCF00AA			     ; Load from Memory
ROM_ORIG:18060
ROM_ORIG:18062
ROM_ORIG:18062		       loc_18062							     ; CODE XREF: sub_1803C+6Cj
ROM_ORIG:18062 018 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:18064 018 FC F7 0C EE		       BLX	       sub_14C80			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:18064 018
ROM_ORIG:18068 018 B7 EB 10 2F		       CMP.W	       R7, R0,LSR#8			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1806C 018 1D D1		       BNE	       loc_180AA			     ; Branch
ROM_ORIG:1806C
ROM_ORIG:1806E 018 C0 B2		       UXTB	       R0, R0				     ; Unsigned	extend byte to word
ROM_ORIG:18070 018 B0 42		       CMP	       R0, R6				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:18072 018 13 D1		       BNE	       loc_1809C			     ; Branch
ROM_ORIG:18072
ROM_ORIG:18074 018 20 1D		       ADDS	       R0, R4, #4			     ; Rd = Op1	+ Op2
ROM_ORIG:18076 018 FC F7 04 EE		       BLX	       sub_14C80			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:18076 018
ROM_ORIG:1807A 018 04 F1 08 01		       ADD.W	       R1, R4, #8			     ; Rd = Op1	+ Op2
ROM_ORIG:1807E 018 08 44		       ADD	       R0, R1				     ; Rd = Op1	+ Op2
ROM_ORIG:18080 018 A8 42		       CMP	       R0, R5				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:18082 018 0B D8		       BHI	       loc_1809C			     ; Branch
ROM_ORIG:18082
ROM_ORIG:18084 018 20 1D		       ADDS	       R0, R4, #4			     ; Rd = Op1	+ Op2
ROM_ORIG:18086 018 FC F7 FC ED		       BLX	       sub_14C80			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:18086 018
ROM_ORIG:1808A 018 41 46		       MOV	       R1, R8				     ; Rd = Op2
ROM_ORIG:1808C 018 82 08		       LSRS	       R2, R0, #2			     ; Logical Shift Right
ROM_ORIG:1808E 018 04 F1 08 00		       ADD.W	       R0, R4, #8			     ; Rd = Op1	+ Op2
ROM_ORIG:18092 018 01 F0 2F FF		       BL	       sub_19EF4			     ; Branch with Link
ROM_ORIG:18092 018
ROM_ORIG:18096 018 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:18096
ROM_ORIG:18098
ROM_ORIG:18098		       locret_18098							     ; CODE XREF: sub_1803C+70j
ROM_ORIG:18098 018 BD E8 F0 81		       POP.W	       {R4-R8,PC}			     ; Pop registers
ROM_ORIG:18098 018
ROM_ORIG:1809C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1809C
ROM_ORIG:1809C		       loc_1809C							     ; CODE XREF: sub_1803C+36j
ROM_ORIG:1809C											     ; sub_1803C+46j
ROM_ORIG:1809C 018 20 1D		       ADDS	       R0, R4, #4			     ; Rd = Op1	+ Op2
ROM_ORIG:1809E 018 FC F7 F0 ED		       BLX	       sub_14C80			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:1809E 018
ROM_ORIG:180A2 018 08 34		       ADDS	       R4, #8				     ; Rd = Op1	+ Op2
ROM_ORIG:180A4 018 04 44		       ADD	       R4, R0				     ; Rd = Op1	+ Op2
ROM_ORIG:180A6 018 AC 42		       CMP	       R4, R5				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:180A8 018 DB D3		       BCC	       loc_18062			     ; Branch
ROM_ORIG:180A8
ROM_ORIG:180AA
ROM_ORIG:180AA		       loc_180AA							     ; CODE XREF: sub_1803C+12j
ROM_ORIG:180AA											     ; sub_1803C+1Ej ...
ROM_ORIG:180AA 018 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:180AC 018 F4 E7		       B	       locret_18098			     ; Branch
ROM_ORIG:180AC
ROM_ORIG:180AC		       ; End of	function sub_1803C
ROM_ORIG:180AC
ROM_ORIG:180AC		       ; ---------------------------------------------------------------------------
ROM_ORIG:180AE 00			       DCB    0
ROM_ORIG:180AF 00			       DCB    0
ROM_ORIG:180B0 00 20 00	48     off_180B0       DCD OMAP3430_reg_CONTROL_REVISION		     ; DATA XREF: sub_1803C+6r
ROM_ORIG:180B0											     ; Control module revision
ROM_ORIG:180B4 10 29 00	48     off_180B4       DCD mmio_SBC_BASE				     ; DATA XREF: sub_1803C+Er
ROM_ORIG:180B4											     ; sub_1803C+18r
ROM_ORIG:180B8 AA 00 CF	00     dword_180B8     DCD 0xCF00AA					     ; DATA XREF: sub_1803C+24r
ROM_ORIG:180BC
ROM_ORIG:180BC		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:180BC
ROM_ORIG:180BC
ROM_ORIG:180BC		       sub_180BC							     ; CODE XREF: sub_18130+58p
ROM_ORIG:180BC											     ; sub_192E0+DAp
ROM_ORIG:180BC 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:180BE 008 02 68		       LDR	       R2, [R0]				     ; Load from Memory
ROM_ORIG:180C0 008 D3 05		       LSLS	       R3, R2, #0x17			     ; Logical Shift Left
ROM_ORIG:180C2 008 01 D1		       BNE	       loc_180C8			     ; Branch
ROM_ORIG:180C2
ROM_ORIG:180C4 008 02 68		       LDR	       R2, [R0]				     ; Load from Memory
ROM_ORIG:180C6 008 02 E0		       B	       loc_180CE			     ; Branch
ROM_ORIG:180C6
ROM_ORIG:180C8		       ; ---------------------------------------------------------------------------
ROM_ORIG:180C8
ROM_ORIG:180C8		       loc_180C8							     ; CODE XREF: sub_180BC+6j
ROM_ORIG:180C8 008 6F F3 08 02		       BFC.W	       R2, #0, #9			     ; Bit Field Clear
ROM_ORIG:180CC 008 02 60		       STR	       R2, [R0]				     ; Store to	Memory
ROM_ORIG:180CC
ROM_ORIG:180CE
ROM_ORIG:180CE		       loc_180CE							     ; CODE XREF: sub_180BC+Aj
ROM_ORIG:180CE 008 A2 F5 C0 33		       SUB.W	       R3, R2, #0x18000			     ; Rd = Op1	- Op2
ROM_ORIG:180D2 008 14 4C		       LDR	       R4, =0x3FFE7FFF			     ; Load from Memory
ROM_ORIG:180D4 008 A3 42		       CMP	       R3, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:180D6 008 04 D8		       BHI	       loc_180E2			     ; Branch
ROM_ORIG:180D6
ROM_ORIG:180D8 008 4F F4 C0 32		       MOV.W	       R2, #0x18000			     ; Rd = Op2
ROM_ORIG:180DC 008 6F F0 40 43		       MOV	       R3, #0x3FFFFFFF
ROM_ORIG:180E0 008 11 E0		       B	       loc_18106			     ; Branch
ROM_ORIG:180E0
ROM_ORIG:180E2		       ; ---------------------------------------------------------------------------
ROM_ORIG:180E2
ROM_ORIG:180E2		       loc_180E2							     ; CODE XREF: sub_180BC+1Aj
ROM_ORIG:180E2 008 A2 F1 00 43		       SUB.W	       R3, R2, #0x80000000		     ; Rd = Op1	- Op2
ROM_ORIG:180E6 008 B3 F1 80 4F		       CMP.W	       R3, #0x40000000			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:180EA 008 04 D2		       BCS	       loc_180F6			     ; Branch
ROM_ORIG:180EA
ROM_ORIG:180EC 008 4F F0 00 42		       MOV.W	       R2, #0x80000000			     ; Rd = Op2
ROM_ORIG:180F0 008 6F F0 80 43		       MOV	       R3, #0xBFFFFFFF
ROM_ORIG:180F4 008 07 E0		       B	       loc_18106			     ; Branch
ROM_ORIG:180F4
ROM_ORIG:180F6		       ; ---------------------------------------------------------------------------
ROM_ORIG:180F6
ROM_ORIG:180F6		       loc_180F6							     ; CODE XREF: sub_180BC+2Ej
ROM_ORIG:180F6 008 0C 4B		       LDR	       R3, =0xBFDF8000			     ; Load from Memory
ROM_ORIG:180F8 008 D4 18		       ADDS	       R4, R2, R3			     ; Rd = Op1	+ Op2
ROM_ORIG:180FA 008 5A 42		       NEGS	       R2, R3				     ; Negate
ROM_ORIG:180FC 008 0B 4B		       LDR	       R3, =0x4020EFFF			     ; Load from Memory
ROM_ORIG:180FE 008 B4 F5 E0 4F		       CMP.W	       R4, #0x7000			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:18102 008 00 D3		       BCC	       loc_18106			     ; Branch
ROM_ORIG:18102
ROM_ORIG:18104 008 02 60		       STR	       R2, [R0]				     ; Store to	Memory
ROM_ORIG:18104
ROM_ORIG:18106
ROM_ORIG:18106		       loc_18106							     ; CODE XREF: sub_180BC+24j
ROM_ORIG:18106											     ; sub_180BC+38j ...
ROM_ORIG:18106 008 0C 68		       LDR	       R4, [R1]				     ; Load from Memory
ROM_ORIG:18108 008 98 1A		       SUBS	       R0, R3, R2			     ; Rd = Op1	- Op2
ROM_ORIG:1810A 008 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1810C 008 84 42		       CMP	       R4, R0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1810E 008 01 D8		       BHI	       loc_18114			     ; Branch
ROM_ORIG:1810E
ROM_ORIG:18110 008 08 68		       LDR	       R0, [R1]				     ; Load from Memory
ROM_ORIG:18112 008 00 E0		       B	       loc_18116			     ; Branch
ROM_ORIG:18112
ROM_ORIG:18114		       ; ---------------------------------------------------------------------------
ROM_ORIG:18114
ROM_ORIG:18114		       loc_18114							     ; CODE XREF: sub_180BC+52j
ROM_ORIG:18114 008 08 60		       STR	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:18114
ROM_ORIG:18116
ROM_ORIG:18116		       loc_18116							     ; CODE XREF: sub_180BC+56j
ROM_ORIG:18116 008 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:18118 008 02 D1		       BNE	       locret_18120			     ; Branch
ROM_ORIG:18118
ROM_ORIG:1811A 008 4F F4 00 70		       MOV.W	       R0, #0x200			     ; Rd = Op2
ROM_ORIG:1811E 008 08 60		       STR	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:1811E
ROM_ORIG:18120
ROM_ORIG:18120		       locret_18120							     ; CODE XREF: sub_180BC+5Cj
ROM_ORIG:18120 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:18120
ROM_ORIG:18120		       ; End of	function sub_180BC
ROM_ORIG:18120
ROM_ORIG:18120		       ; ---------------------------------------------------------------------------
ROM_ORIG:18122 00			       DCB    0
ROM_ORIG:18123 00			       DCB    0
ROM_ORIG:18124 FF 7F FE	3F     dword_18124     DCD 0x3FFE7FFF					     ; DATA XREF: sub_180BC+16r
ROM_ORIG:18128 00 80 DF	BF     dword_18128     DCD 0xBFDF8000					     ; DATA XREF: sub_180BC:loc_180F6r
ROM_ORIG:1812C FF EF 20	40     dword_1812C     DCD 0x4020EFFF					     ; DATA XREF: sub_180BC+40r
ROM_ORIG:18130
ROM_ORIG:18130		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:18130
ROM_ORIG:18130
ROM_ORIG:18130		       sub_18130							     ; CODE XREF: sub_19264+18p
ROM_ORIG:18130											     ; sub_19C1C+38p
ROM_ORIG:18130 000 2D E9 F0 47		       PUSH.W	       {R4-R10,LR}			     ; Push registers
ROM_ORIG:18134 020 06 46		       MOV	       R6, R0				     ; Rd = Op2
ROM_ORIG:18136 020 1D 68		       LDR	       R5, [R3]				     ; Load from Memory
ROM_ORIG:18138 020 89 46		       MOV	       R9, R1				     ; Rd = Op2
ROM_ORIG:1813A 020 92 46		       MOV	       R10, R2				     ; Rd = Op2
ROM_ORIG:1813C 020 1F 46		       MOV	       R7, R3				     ; Rd = Op2
ROM_ORIG:1813E 020 FF F7 81 FB		       BL	       sub_17844			     ; Branch with Link
ROM_ORIG:1813E 020
ROM_ORIG:18142 020 50 B9		       CBNZ	       R0, loc_1815A			     ; Compare and Branch on Non-Zero
ROM_ORIG:18142
ROM_ORIG:18144 020 D9 F8 00 00		       LDR.W	       R0, [R9]				     ; Load from Memory
ROM_ORIG:18148 020 41 1C		       ADDS	       R1, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1814A 020 2A D0		       BEQ	       loc_181A2			     ; Branch
ROM_ORIG:1814A
ROM_ORIG:1814C 020 48 B3		       CBZ	       R0, loc_181A2			     ; Compare and Branch on Zero
ROM_ORIG:1814C
ROM_ORIG:1814E 020 38 60		       STR	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:18150 020 D9 F8 04 00		       LDR.W	       R0, [R9,#4]			     ; Load from Memory
ROM_ORIG:18154 020 CA F8 00 00		       STR.W	       R0, [R10]			     ; Store to	Memory
ROM_ORIG:18158 020 1C E0		       B	       loc_18194			     ; Branch
ROM_ORIG:18158
ROM_ORIG:1815A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1815A
ROM_ORIG:1815A		       loc_1815A							     ; CODE XREF: sub_18130+12j
ROM_ORIG:1815A 020 00 24		       MOVS	       R4, #0				     ; Rd = Op2
ROM_ORIG:1815C 020 4F F0 01 08		       MOV.W	       R8, #1				     ; Rd = Op2
ROM_ORIG:1815C 020
ROM_ORIG:18160
ROM_ORIG:18160		       loc_18160							     ; CODE XREF: sub_18130+70j
ROM_ORIG:18160 020 28 5D		       LDRB	       R0, [R5,R4]			     ; Load from Memory
ROM_ORIG:18162 020 FF 28		       CMP	       R0, #0xFF			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:18164 020 19 D0		       BEQ	       loc_1819A			     ; Branch
ROM_ORIG:18164
ROM_ORIG:18166 020 31 88		       LDRH	       R1, [R6]				     ; Load from Memory
ROM_ORIG:18168 020 08 FA 04 F0		       LSL.W	       R0, R8, R4			     ; Logical Shift Left
ROM_ORIG:1816C 020 08 42		       TST	       R0, R1				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:1816E 020 14 D0		       BEQ	       loc_1819A			     ; Branch
ROM_ORIG:1816E
ROM_ORIG:18170 020 29 5D		       LDRB	       R1, [R5,R4]			     ; Load from Memory
ROM_ORIG:18172 020 09 EB 41 10		       ADD.W	       R0, R9, R1,LSL#5			     ; Rd = Op1	+ Op2
ROM_ORIG:18176 020 00 69		       LDR	       R0, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:18178 020 CA F8 00 00		       STR.W	       R0, [R10]			     ; Store to	Memory
ROM_ORIG:1817C 020 48 46		       MOV	       R0, R9				     ; Rd = Op2
ROM_ORIG:1817E 020 01 F0 C4 FE		       BL	       sub_19F0A			     ; Branch with Link
ROM_ORIG:1817E 020
ROM_ORIG:18182 020 39 46		       MOV	       R1, R7				     ; Rd = Op2
ROM_ORIG:18184 020 38 60		       STR	       R0, [R7]				     ; Store to	Memory
ROM_ORIG:18186 020 50 46		       MOV	       R0, R10				     ; Rd = Op2
ROM_ORIG:18188 020 FF F7 98 FF		       BL	       sub_180BC			     ; Branch with Link
ROM_ORIG:18188 020
ROM_ORIG:1818C 020 08 FA 04 F8		       LSL.W	       R8, R8, R4			     ; Logical Shift Left
ROM_ORIG:18190 020 A6 F8 00 80		       STRH.W	       R8, [R6]				     ; Store to	Memory
ROM_ORIG:18190 020
ROM_ORIG:18194
ROM_ORIG:18194		       loc_18194							     ; CODE XREF: sub_18130+28j
ROM_ORIG:18194 020 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:18194
ROM_ORIG:18196
ROM_ORIG:18196		       locret_18196							     ; CODE XREF: sub_18130+74j
ROM_ORIG:18196 020 BD E8 F0 87		       POP.W	       {R4-R10,PC}			     ; Pop registers
ROM_ORIG:18196 020
ROM_ORIG:1819A		       ; ---------------------------------------------------------------------------
ROM_ORIG:1819A
ROM_ORIG:1819A		       loc_1819A							     ; CODE XREF: sub_18130+34j
ROM_ORIG:1819A											     ; sub_18130+3Ej
ROM_ORIG:1819A 020 64 1C		       ADDS	       R4, R4, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1819C 020 E4 B2		       UXTB	       R4, R4				     ; Unsigned	extend byte to word
ROM_ORIG:1819E 020 0D 2C		       CMP	       R4, #0xD				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:181A0 020 DE D3		       BCC	       loc_18160			     ; Branch
ROM_ORIG:181A0
ROM_ORIG:181A2
ROM_ORIG:181A2		       loc_181A2							     ; CODE XREF: sub_18130+1Aj
ROM_ORIG:181A2											     ; sub_18130+1Cj
ROM_ORIG:181A2 020 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:181A4 020 F7 E7		       B	       locret_18196			     ; Branch
ROM_ORIG:181A4
ROM_ORIG:181A4		       ; End of	function sub_18130
ROM_ORIG:181A4
ROM_ORIG:181A4		       ; ---------------------------------------------------------------------------
ROM_ORIG:181A6 00			       DCB    0
ROM_ORIG:181A7 00			       DCB    0
ROM_ORIG:181A8
ROM_ORIG:181A8		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:181A8
ROM_ORIG:181A8
ROM_ORIG:181A8		       sub_181A8							     ; CODE XREF: sub_16A9C+A2p
ROM_ORIG:181A8											     ; sub_19C1C+1Ap
ROM_ORIG:181A8 000 2D E9 F0 47		       PUSH.W	       {R4-R10,LR}			     ; Push registers
ROM_ORIG:181AC 020 17 00		       MOVS	       R7, R2				     ; Rd = Op2
ROM_ORIG:181AE 020 82 46		       MOV	       R10, R0				     ; Rd = Op2
ROM_ORIG:181B0 020 4F F0 01 09		       MOV.W	       R9, #1				     ; Rd = Op2
ROM_ORIG:181B4 020 0D 46		       MOV	       R5, R1				     ; Rd = Op2
ROM_ORIG:181B6 020 4F F0 00 06		       MOV.W	       R6, #0				     ; Rd = Op2
ROM_ORIG:181BA 020 04 D0		       BEQ	       loc_181C6			     ; Branch
ROM_ORIG:181BA
ROM_ORIG:181BC 020 FF 22		       MOVS	       R2, #0xFF			     ; Rd = Op2
ROM_ORIG:181BE 020 0D 21		       MOVS	       R1, #0xD				     ; Rd = Op2
ROM_ORIG:181C0 020 38 46		       MOV	       R0, R7				     ; Rd = Op2
ROM_ORIG:181C2 020 FC F7 76 EC		       BLX	       sub_14AB0			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:181C2 020
ROM_ORIG:181C6
ROM_ORIG:181C6		       loc_181C6							     ; CODE XREF: sub_181A8+12j
ROM_ORIG:181C6 020 DF F8 58 80		       LDR.W	       R8, =0x1AF3C			     ; Load from Memory
ROM_ORIG:181C6 020
ROM_ORIG:181CA
ROM_ORIG:181CA		       loc_181CA							     ; CODE XREF: sub_181A8+70j
ROM_ORIG:181CA 020 28 68		       LDR	       R0, [R5]				     ; Load from Memory
ROM_ORIG:181CC 020 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:181CE 020 24 D0		       BEQ	       loc_1821A			     ; Branch
ROM_ORIG:181CE
ROM_ORIG:181D0 020 00 24		       MOVS	       R4, #0				     ; Rd = Op2
ROM_ORIG:181D0
ROM_ORIG:181D2
ROM_ORIG:181D2		       loc_181D2							     ; CODE XREF: sub_181A8+66j
ROM_ORIG:181D2 020 29 7D		       LDRB	       R1, [R5,#0x14]			     ; Load from Memory
ROM_ORIG:181D4 020 58 F8 24 00		       LDR.W	       R0, [R8,R4,LSL#2]		     ; Load from Memory
ROM_ORIG:181D8 020 02 78		       LDRB	       R2, [R0]				     ; Load from Memory
ROM_ORIG:181DA 020 91 42		       CMP	       R1, R2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:181DC 020 14 D1		       BNE	       loc_18208			     ; Branch
ROM_ORIG:181DC
ROM_ORIG:181DE 020 FC F7 2B FD		       BL	       sub_14C38			     ; Branch with Link
ROM_ORIG:181DE 020
ROM_ORIG:181E2 020 58 F8 24 10		       LDR.W	       R1, [R8,R4,LSL#2]		     ; Load from Memory
ROM_ORIG:181E6 020 42 1C		       ADDS	       R2, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:181E8 020 05 F1 14 00		       ADD.W	       R0, R5, #0x14			     ; Rd = Op1	+ Op2
ROM_ORIG:181EC 020 FC F7 34 FC		       BL	       sub_14A58			     ; Branch with Link
ROM_ORIG:181EC 020
ROM_ORIG:181F0 020 10 F0 FF 0F		       TST.W	       R0, #0xFF			     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:181F4 020 08 D1		       BNE	       loc_18208			     ; Branch
ROM_ORIG:181F4
ROM_ORIG:181F6 020 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:181F8 020 A0 40		       LSLS	       R0, R4				     ; Logical Shift Left
ROM_ORIG:181FA 020 10 EA 0A 0F		       TST.W	       R0, R10				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:181FE 020 01 D0		       BEQ	       loc_18204			     ; Branch
ROM_ORIG:181FE
ROM_ORIG:18200 020 4F F0 00 09		       MOV.W	       R9, #0				     ; Rd = Op2
ROM_ORIG:18200 020
ROM_ORIG:18204
ROM_ORIG:18204		       loc_18204							     ; CODE XREF: sub_181A8+56j
ROM_ORIG:18204 020 07 B1		       CBZ	       R7, loc_18208			     ; Compare and Branch on Zero
ROM_ORIG:18204
ROM_ORIG:18206 020 3E 55		       STRB	       R6, [R7,R4]			     ; Store to	Memory
ROM_ORIG:18206
ROM_ORIG:18208
ROM_ORIG:18208		       loc_18208							     ; CODE XREF: sub_181A8+34j
ROM_ORIG:18208											     ; sub_181A8+4Cj ...
ROM_ORIG:18208 020 64 1C		       ADDS	       R4, R4, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1820A 020 A4 B2		       UXTH	       R4, R4				     ; Unsigned	extend halfword	to word
ROM_ORIG:1820C 020 0D 2C		       CMP	       R4, #0xD				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1820E 020 E0 D3		       BCC	       loc_181D2			     ; Branch
ROM_ORIG:1820E
ROM_ORIG:18210 020 76 1C		       ADDS	       R6, R6, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:18212 020 20 35		       ADDS	       R5, #0x20 ; ' '			     ; Rd = Op1	+ Op2
ROM_ORIG:18214 020 F6 B2		       UXTB	       R6, R6				     ; Unsigned	extend byte to word
ROM_ORIG:18216 020 10 2E		       CMP	       R6, #0x10			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:18218 020 D7 D3		       BCC	       loc_181CA			     ; Branch
ROM_ORIG:18218
ROM_ORIG:1821A
ROM_ORIG:1821A		       loc_1821A							     ; CODE XREF: sub_181A8+26j
ROM_ORIG:1821A 020 48 46		       MOV	       R0, R9				     ; Rd = Op2
ROM_ORIG:1821C 020 BD E8 F0 87		       POP.W	       {R4-R10,PC}			     ; Pop registers
ROM_ORIG:1821C 020
ROM_ORIG:1821C		       ; End of	function sub_181A8
ROM_ORIG:1821C
ROM_ORIG:1821C		       ; ---------------------------------------------------------------------------
ROM_ORIG:18220 3C AF 01	00     dword_18220     DCD 0x1AF3C					     ; DATA XREF: sub_181A8:loc_181C6r
ROM_ORIG:18224
ROM_ORIG:18224		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:18224
ROM_ORIG:18224
ROM_ORIG:18224		       sub_18224							     ; CODE XREF: sub_160FC+68p
ROM_ORIG:18224											     ; sub_160FC+7Ep ...
ROM_ORIG:18224
ROM_ORIG:18224		       arg_0	       =  0
ROM_ORIG:18224
ROM_ORIG:18224 000 01 EB 40 10		       ADD.W	       R0, R1, R0,LSL#5			     ; Rd = Op1	+ Op2
ROM_ORIG:18228 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:1822A 008 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:1822C 008 02 9C		       LDR	       R4, [SP,#8+arg_0]		     ; Load from Memory
ROM_ORIG:1822E 008 11 60		       STR	       R1, [R2]				     ; Store to	Memory
ROM_ORIG:18230 008 41 68		       LDR	       R1, [R0,#4]			     ; Load from Memory
ROM_ORIG:18232 008 19 60		       STR	       R1, [R3]				     ; Store to	Memory
ROM_ORIG:18234 008 0C B1		       CBZ	       R4, loc_1823A			     ; Compare and Branch on Zero
ROM_ORIG:18234
ROM_ORIG:18236 008 00 69		       LDR	       R0, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:18238 008 20 60		       STR	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:18238
ROM_ORIG:1823A
ROM_ORIG:1823A		       loc_1823A							     ; CODE XREF: sub_18224+10j
ROM_ORIG:1823A 008 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:1823C 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:1823C
ROM_ORIG:1823C		       ; End of	function sub_18224
ROM_ORIG:1823C
ROM_ORIG:1823E
ROM_ORIG:1823E		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1823E
ROM_ORIG:1823E
ROM_ORIG:1823E		       sub_1823E							     ; CODE XREF: sub_160FC+3Ap
ROM_ORIG:1823E											     ; sub_16A9C+104p
ROM_ORIG:1823E 000 03 46		       MOV	       R3, R0				     ; Rd = Op2
ROM_ORIG:18240 000 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:18242 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:18244 008 01 24		       MOVS	       R4, #1				     ; Rd = Op2
ROM_ORIG:18244
ROM_ORIG:18246
ROM_ORIG:18246		       loc_18246							     ; CODE XREF: sub_1823E+1Aj
ROM_ORIG:18246 008 1A 5C		       LDRB	       R2, [R3,R0]			     ; Load from Memory
ROM_ORIG:18248 008 FF 2A		       CMP	       R2, #0xFF			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1824A 008 03 D0		       BEQ	       loc_18254			     ; Branch
ROM_ORIG:1824A
ROM_ORIG:1824C 008 04 FA 00 F2		       LSL.W	       R2, R4, R0			     ; Logical Shift Left
ROM_ORIG:18250 008 0A 42		       TST	       R2, R1				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:18252 008 03 D1		       BNE	       locret_1825C			     ; Branch
ROM_ORIG:18252
ROM_ORIG:18254
ROM_ORIG:18254		       loc_18254							     ; CODE XREF: sub_1823E+Cj
ROM_ORIG:18254 008 40 1C		       ADDS	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:18256 008 0D 28		       CMP	       R0, #0xD				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:18258 008 F5 D3		       BCC	       loc_18246			     ; Branch
ROM_ORIG:18258
ROM_ORIG:1825A 008 FF 20		       MOVS	       R0, #0xFF			     ; Rd = Op2
ROM_ORIG:1825A
ROM_ORIG:1825C
ROM_ORIG:1825C		       locret_1825C							     ; CODE XREF: sub_1823E+14j
ROM_ORIG:1825C 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:1825C
ROM_ORIG:1825C		       ; End of	function sub_1823E
ROM_ORIG:1825C
ROM_ORIG:1825C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1825E 00			       DCB    0
ROM_ORIG:1825F 00			       DCB    0
ROM_ORIG:18260
ROM_ORIG:18260		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:18260
ROM_ORIG:18260
ROM_ORIG:18260		       sub_18260							     ; CODE XREF: sub_17164+62p
ROM_ORIG:18260											     ; DATA XREF: HS:40014200o
ROM_ORIG:18260 000 70 B5		       PUSH	       {R4-R6,LR}			     ; Push registers
ROM_ORIG:18262 010 06 46		       MOV	       R6, R0				     ; Rd = Op2
ROM_ORIG:18264 010 08 88		       LDRH	       R0, [R1]				     ; Load from Memory
ROM_ORIG:18266 010 0C 46		       MOV	       R4, R1				     ; Rd = Op2
ROM_ORIG:18268 010 C1 04		       LSLS	       R1, R0, #0x13			     ; Logical Shift Left
ROM_ORIG:1826A 010 02 D5		       BPL	       loc_18272			     ; Branch
ROM_ORIG:1826A
ROM_ORIG:1826C 010 C0 43		       MVNS	       R0, R0				     ; Rd = ~Op2
ROM_ORIG:1826E 010 80 04		       LSLS	       R0, R0, #0x12			     ; Logical Shift Left
ROM_ORIG:18270 010 4B D4		       BMI	       loc_1830A			     ; jumptable 000182A8 default case
ROM_ORIG:18270
ROM_ORIG:18272
ROM_ORIG:18272		       loc_18272							     ; CODE XREF: sub_18260+Aj
ROM_ORIG:18272 010 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:18274 010 FE F7 80 FA		       BL	       sub_16778			     ; Branch with Link
ROM_ORIG:18274 010
ROM_ORIG:18278 010 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1827A 010 46 D1		       BNE	       loc_1830A			     ; jumptable 000182A8 default case
ROM_ORIG:1827A
ROM_ORIG:1827C 010 20 88		       LDRH	       R0, [R4]				     ; Load from Memory
ROM_ORIG:1827E 010 26 4D		       LDR	       R5, =0x48320000			     ; Load from Memory
ROM_ORIG:18280 010 C0 04		       LSLS	       R0, R0, #0x13			     ; Logical Shift Left
ROM_ORIG:18282 010 0F D4		       BMI	       loc_182A4			     ; Branch
ROM_ORIG:18282
ROM_ORIG:18284 010 28 69		       LDR	       R0, [R5,#0x10]			     ; Load from Memory
ROM_ORIG:18286 010 25 49		       LDR	       R1, =dword_4020FD58		     ; Load from Memory
ROM_ORIG:18288 010 08 60		       STR	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:1828A 010 01 F0 FF FE		       BL	       sub_1A08C			     ; Branch with Link
ROM_ORIG:1828A 010
ROM_ORIG:1828E 010 21 88		       LDRH	       R1, [R4]				     ; Load from Memory
ROM_ORIG:18290 010 41 F4 80 51		       ORR.W	       R1, R1, #0x1000			     ; Rd = Op1	| Op2
ROM_ORIG:18294 010 21 80		       STRH	       R1, [R4]				     ; Store to	Memory
ROM_ORIG:18296 010 60 B9		       CBNZ	       R0, loc_182B2			     ; Compare and Branch on Non-Zero
ROM_ORIG:18296
ROM_ORIG:18298 010 41 F4 00 50		       ORR.W	       R0, R1, #0x2000			     ; Rd = Op1	| Op2
ROM_ORIG:1829C 010 20 80		       STRH	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:1829E 010 01 F0 47 FE		       BL	       sub_19F30			     ; Branch with Link
ROM_ORIG:1829E 010
ROM_ORIG:182A2 010 90 BB		       CBNZ	       R0, loc_1830A			     ; jumptable 000182A8 default case
ROM_ORIG:182A2
ROM_ORIG:182A4
ROM_ORIG:182A4		       loc_182A4							     ; CODE XREF: sub_18260+22j
ROM_ORIG:182A4 010 05 2E		       CMP	       R6, #5				     ; switch 5	cases
ROM_ORIG:182A6 010 30 D2		       BCS	       loc_1830A			     ; jumptable 000182A8 default case
ROM_ORIG:182A6
ROM_ORIG:182A8 010 DF E8 06 F0		       TBB.W	       [PC,R6]				     ; switch jump
ROM_ORIG:182A8 010
ROM_ORIG:182A8		       ; ---------------------------------------------------------------------------
ROM_ORIG:182AC 010 06	       jpt_182A8       DCB 6						     ; jump table for switch statement
ROM_ORIG:182AD 010 09			       DCB 9
ROM_ORIG:182AE 010 1F			       DCB 0x1F
ROM_ORIG:182AF 010 12			       DCB 0x12
ROM_ORIG:182B0 010 16			       DCB 0x16
ROM_ORIG:182B1 010 00			       ALIGN 2
ROM_ORIG:182B2
ROM_ORIG:182B2		       loc_182B2							     ; CODE XREF: sub_18260+36j
ROM_ORIG:182B2 010 21 F4 00 50		       BIC.W	       R0, R1, #0x2000			     ; Rd = Op1	& ~Op2
ROM_ORIG:182B6 010 2C E0		       B	       loc_18312			     ; Branch
ROM_ORIG:182B6
ROM_ORIG:182B8		       ; ---------------------------------------------------------------------------
ROM_ORIG:182B8
ROM_ORIG:182B8		       loc_182B8							     ; CODE XREF: sub_18260+48j
ROM_ORIG:182B8 010 01 F0 76 FE		       BL	       sub_19FA8			     ; jumptable 000182A8 case 0
ROM_ORIG:182B8 010
ROM_ORIG:182BC 010 13 E0		       B	       loc_182E6			     ; Branch
ROM_ORIG:182BC
ROM_ORIG:182BE		       ; ---------------------------------------------------------------------------
ROM_ORIG:182BE
ROM_ORIG:182BE		       loc_182BE							     ; CODE XREF: sub_18260+48j
ROM_ORIG:182BE 010 00 20		       MOVS	       R0, #0				     ; jumptable 000182A8 case 1
ROM_ORIG:182C0 010 01 F0 AC FE		       BL	       sub_1A01C			     ; Branch with Link
ROM_ORIG:182C0 010
ROM_ORIG:182C4 010 2A 69		       LDR	       R2, [R5,#0x10]			     ; Load from Memory
ROM_ORIG:182C4
ROM_ORIG:182C6
ROM_ORIG:182C6		       loc_182C6							     ; CODE XREF: sub_18260+6Cj
ROM_ORIG:182C6 010 29 69		       LDR	       R1, [R5,#0x10]			     ; Load from Memory
ROM_ORIG:182C8 010 89 1A		       SUBS	       R1, R1, R2			     ; Rd = Op1	- Op2
ROM_ORIG:182CA 010 20 29		       CMP	       R1, #0x20 ; ' '			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:182CC 010 FB D3		       BCC	       loc_182C6			     ; Branch
ROM_ORIG:182CC
ROM_ORIG:182CE 010 0A E0		       B	       loc_182E6			     ; Branch
ROM_ORIG:182CE
ROM_ORIG:182D0		       ; ---------------------------------------------------------------------------
ROM_ORIG:182D0
ROM_ORIG:182D0		       loc_182D0							     ; CODE XREF: sub_18260+48j
ROM_ORIG:182D0 010 01 20		       MOVS	       R0, #1				     ; jumptable 000182A8 case 3
ROM_ORIG:182D2 010 01 F0 A3 FE		       BL	       sub_1A01C			     ; Branch with Link
ROM_ORIG:182D2 010
ROM_ORIG:182D6 010 06 E0		       B	       loc_182E6			     ; Branch
ROM_ORIG:182D6
ROM_ORIG:182D8		       ; ---------------------------------------------------------------------------
ROM_ORIG:182D8
ROM_ORIG:182D8		       loc_182D8							     ; CODE XREF: sub_18260+48j
ROM_ORIG:182D8 010 01 F0 C4 FE		       BL	       sub_1A064			     ; jumptable 000182A8 case 4
ROM_ORIG:182D8 010
ROM_ORIG:182DC 010 29 69		       LDR	       R1, [R5,#0x10]			     ; Load from Memory
ROM_ORIG:182DC
ROM_ORIG:182DE
ROM_ORIG:182DE		       loc_182DE							     ; CODE XREF: sub_18260+84j
ROM_ORIG:182DE 010 2A 69		       LDR	       R2, [R5,#0x10]			     ; Load from Memory
ROM_ORIG:182E0 010 52 1A		       SUBS	       R2, R2, R1			     ; Rd = Op1	- Op2
ROM_ORIG:182E2 010 20 2A		       CMP	       R2, #0x20 ; ' '			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:182E4 010 FB D3		       BCC	       loc_182DE			     ; Branch
ROM_ORIG:182E4
ROM_ORIG:182E6
ROM_ORIG:182E6		       loc_182E6							     ; CODE XREF: sub_18260+5Cj
ROM_ORIG:182E6											     ; sub_18260+6Ej ...
ROM_ORIG:182E6 010 80 B9		       CBNZ	       R0, loc_1830A			     ; jumptable 000182A8 default case
ROM_ORIG:182E6
ROM_ORIG:182E8 010 0A E0		       B	       loc_18300			     ; Branch
ROM_ORIG:182E8
ROM_ORIG:182EA		       ; ---------------------------------------------------------------------------
ROM_ORIG:182EA
ROM_ORIG:182EA		       loc_182EA							     ; CODE XREF: sub_18260+48j
ROM_ORIG:182EA 010 20 88		       LDRH	       R0, [R4]				     ; jumptable 000182A8 case 2
ROM_ORIG:182EC 010 40 04		       LSLS	       R0, R0, #0x11			     ; Logical Shift Left
ROM_ORIG:182EE 010 07 D4		       BMI	       loc_18300			     ; Branch
ROM_ORIG:182EE
ROM_ORIG:182F0 010 01 F0 80 FE		       BL	       sub_19FF4			     ; Branch with Link
ROM_ORIG:182F0 010
ROM_ORIG:182F4 010 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:182F6 010 20 88		       LDRH	       R0, [R4]				     ; Load from Memory
ROM_ORIG:182F8 010 09 D1		       BNE	       loc_1830E			     ; Branch
ROM_ORIG:182F8
ROM_ORIG:182FA 010 40 F4 80 40		       ORR.W	       R0, R0, #0x4000			     ; Rd = Op1	| Op2
ROM_ORIG:182FE 010 20 80		       STRH	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:182FE
ROM_ORIG:18300
ROM_ORIG:18300		       loc_18300							     ; CODE XREF: sub_18260+88j
ROM_ORIG:18300											     ; sub_18260+8Ej
ROM_ORIG:18300 010 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:18302 010 FE F7 0B FA		       BL	       sub_1671C			     ; Branch with Link
ROM_ORIG:18302 010
ROM_ORIG:18306 010 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:18308 010 00 D0		       BEQ	       locret_1830C			     ; Branch
ROM_ORIG:18308
ROM_ORIG:1830A
ROM_ORIG:1830A		       loc_1830A							     ; CODE XREF: sub_18260+10j
ROM_ORIG:1830A											     ; sub_18260+1Aj ...
ROM_ORIG:1830A 010 01 20		       MOVS	       R0, #1				     ; jumptable 000182A8 default case
ROM_ORIG:1830A
ROM_ORIG:1830C
ROM_ORIG:1830C		       locret_1830C							     ; CODE XREF: sub_18260+A8j
ROM_ORIG:1830C 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:1830C
ROM_ORIG:1830E		       ; ---------------------------------------------------------------------------
ROM_ORIG:1830E
ROM_ORIG:1830E		       loc_1830E							     ; CODE XREF: sub_18260+98j
ROM_ORIG:1830E 010 20 F4 80 40		       BIC.W	       R0, R0, #0x4000			     ; Rd = Op1	& ~Op2
ROM_ORIG:1830E 010
ROM_ORIG:18312
ROM_ORIG:18312		       loc_18312							     ; CODE XREF: sub_18260+56j
ROM_ORIG:18312 010 20 80		       STRH	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:18314 010 F9 E7		       B	       loc_1830A			     ; jumptable 000182A8 default case
ROM_ORIG:18314
ROM_ORIG:18314		       ; End of	function sub_18260
ROM_ORIG:18314
ROM_ORIG:18314		       ; ---------------------------------------------------------------------------
ROM_ORIG:18316 00			       DCB    0
ROM_ORIG:18317 00			       DCB    0
ROM_ORIG:18318 00 00 32	48     dword_18318     DCD 0x48320000					     ; DATA XREF: sub_18260+1Er
ROM_ORIG:1831C 58 FD 20	40     off_1831C       DCD dword_4020FD58				     ; DATA XREF: sub_18260+26r
ROM_ORIG:18320 70			       DCB 0x70	; p
ROM_ORIG:18321 B5	       unk_18321       DCB 0xB5	; µ					     ; DATA XREF: HS:40014200o
ROM_ORIG:18322 00			       DCB    0
ROM_ORIG:18323 24			       DCB 0x24	; $
ROM_ORIG:18324 01			       DCB    1
ROM_ORIG:18325 68			       DCB 0x68	; h
ROM_ORIG:18326 01			       DCB    1
ROM_ORIG:18327 B9			       DCB 0xB9	; π
ROM_ORIG:18328 36			       DCB 0x36	; 6
ROM_ORIG:18329 49			       DCB 0x49	; I
ROM_ORIG:1832A 02			       DCB    2
ROM_ORIG:1832B 22			       DCB 0x22	; "
ROM_ORIG:1832C 36			       DCB 0x36	; 6
ROM_ORIG:1832D 48			       DCB 0x48	; H
ROM_ORIG:1832E 42			       DCB 0x42	; B
ROM_ORIG:1832F 65			       DCB 0x65	; e
ROM_ORIG:18330 82			       DCB 0x82	; Ç
ROM_ORIG:18331 6D			       DCB 0x6D	; m
ROM_ORIG:18332 07			       DCB    7
ROM_ORIG:18333 22			       DCB 0x22	; "
ROM_ORIG:18334 82			       DCB 0x82	; Ç
ROM_ORIG:18335 60			       DCB 0x60	; `
ROM_ORIG:18336 BF			       DCB 0xBF	; ø
ROM_ORIG:18337 23			       DCB 0x23	; #
ROM_ORIG:18338 C3			       DCB 0xC3	; √
ROM_ORIG:18339 60			       DCB 0x60	; `
ROM_ORIG:1833A 10			       DCB 0x10
ROM_ORIG:1833B 22			       DCB 0x22	; "
ROM_ORIG:1833C 82			       DCB 0x82	; Ç
ROM_ORIG:1833D 60			       DCB 0x60	; `
ROM_ORIG:1833E 00			       DCB    0
ROM_ORIG:1833F 22			       DCB 0x22	; "
ROM_ORIG:18340 C2			       DCB 0xC2	; ¬
ROM_ORIG:18341 60			       DCB 0x60	; `
ROM_ORIG:18342 40			       DCB 0x40	; @
ROM_ORIG:18343 25			       DCB 0x25	; %
ROM_ORIG:18344 05			       DCB    5
ROM_ORIG:18345 61			       DCB 0x61	; a
ROM_ORIG:18346 C2			       DCB 0xC2	; ¬
ROM_ORIG:18347 61			       DCB 0x61	; a
ROM_ORIG:18348 02			       DCB    2
ROM_ORIG:18349 64			       DCB 0x64	; d
ROM_ORIG:1834A 4D			       DCB 0x4D	; M
ROM_ORIG:1834B 7C			       DCB 0x7C	; |
ROM_ORIG:1834C 38			       DCB 0x38	; 8
ROM_ORIG:1834D 2D			       DCB 0x2D	; -
ROM_ORIG:1834E C5			       DCB 0xC5	; ≈
ROM_ORIG:1834F 69			       DCB 0x69	; i
ROM_ORIG:18350 2E			       DCB 0x2E	; .
ROM_ORIG:18351 D1			       DCB 0xD1	; —
ROM_ORIG:18352 45			       DCB 0x45	; E
ROM_ORIG:18353 F0			       DCB 0xF0	; 
ROM_ORIG:18354 0E			       DCB  0xE
ROM_ORIG:18355 05			       DCB    5
ROM_ORIG:18356 C5			       DCB 0xC5	; ≈
ROM_ORIG:18357 61			       DCB 0x61	; a
ROM_ORIG:18358 05			       DCB    5
ROM_ORIG:18359 6C			       DCB 0x6C	; l
ROM_ORIG:1835A 45			       DCB 0x45	; E
ROM_ORIG:1835B F0			       DCB 0xF0	; 
ROM_ORIG:1835C 80			       DCB 0x80	; Ä
ROM_ORIG:1835D 05			       DCB    5
ROM_ORIG:1835E 05			       DCB    5
ROM_ORIG:1835F 64			       DCB 0x64	; d
ROM_ORIG:18360 41			       DCB 0x41	; A
ROM_ORIG:18361 25			       DCB 0x25	; %
ROM_ORIG:18362 85			       DCB 0x85	; Ö
ROM_ORIG:18363 60			       DCB 0x60	; `
ROM_ORIG:18364 4C			       DCB 0x4C	; L
ROM_ORIG:18365 25			       DCB 0x25	; %
ROM_ORIG:18366 85			       DCB 0x85	; Ö
ROM_ORIG:18367 61			       DCB 0x61	; a
ROM_ORIG:18368 C3			       DCB 0xC3	; √
ROM_ORIG:18369 60			       DCB 0x60	; `
ROM_ORIG:1836A 85			       DCB 0x85	; Ö
ROM_ORIG:1836B 68			       DCB 0x68	; h
ROM_ORIG:1836C 45			       DCB 0x45	; E
ROM_ORIG:1836D F0			       DCB 0xF0	; 
ROM_ORIG:1836E 08			       DCB    8
ROM_ORIG:1836F 05			       DCB    5
ROM_ORIG:18370 85			       DCB 0x85	; Ö
ROM_ORIG:18371 60			       DCB 0x60	; `
ROM_ORIG:18372 C3			       DCB 0xC3	; √
ROM_ORIG:18373 60			       DCB 0x60	; `
ROM_ORIG:18374 83			       DCB 0x83	; É
ROM_ORIG:18375 68			       DCB 0x68	; h
ROM_ORIG:18376 23			       DCB 0x23	; #
ROM_ORIG:18377 F0			       DCB 0xF0	; 
ROM_ORIG:18378 10			       DCB 0x10
ROM_ORIG:18379 03			       DCB    3
ROM_ORIG:1837A 83			       DCB 0x83	; É
ROM_ORIG:1837B 60			       DCB 0x60	; `
ROM_ORIG:1837C C3			       DCB 0xC3	; √
ROM_ORIG:1837D 68			       DCB 0x68	; h
ROM_ORIG:1837E 23			       DCB 0x23	; #
ROM_ORIG:1837F F0			       DCB 0xF0	; 
ROM_ORIG:18380 80			       DCB 0x80	; Ä
ROM_ORIG:18381 03			       DCB    3
ROM_ORIG:18382 C3			       DCB 0xC3	; √
ROM_ORIG:18383 60			       DCB 0x60	; `
ROM_ORIG:18384 03			       DCB    3
ROM_ORIG:18385 69			       DCB 0x69	; i
ROM_ORIG:18386 23			       DCB 0x23	; #
ROM_ORIG:18387 F0			       DCB 0xF0	; 
ROM_ORIG:18388 40			       DCB 0x40	; @
ROM_ORIG:18389 03			       DCB    3
ROM_ORIG:1838A 03			       DCB    3
ROM_ORIG:1838B 61			       DCB 0x61	; a
ROM_ORIG:1838C C3			       DCB 0xC3	; √
ROM_ORIG:1838D 68			       DCB 0x68	; h
ROM_ORIG:1838E 43			       DCB 0x43	; C
ROM_ORIG:1838F F0			       DCB 0xF0	; 
ROM_ORIG:18390 80			       DCB 0x80	; Ä
ROM_ORIG:18391 03			       DCB    3
ROM_ORIG:18392 C3			       DCB 0xC3	; √
ROM_ORIG:18393 60			       DCB 0x60	; `
ROM_ORIG:18394 11			       DCB 0x11
ROM_ORIG:18395 23			       DCB 0x23	; #
ROM_ORIG:18396 03			       DCB    3
ROM_ORIG:18397 61			       DCB 0x61	; a
ROM_ORIG:18398 13			       DCB 0x13
ROM_ORIG:18399 23			       DCB 0x23	; #
ROM_ORIG:1839A 83			       DCB 0x83	; É
ROM_ORIG:1839B 61			       DCB 0x61	; a
ROM_ORIG:1839C 4F			       DCB 0x4F	; O
ROM_ORIG:1839D F4			       DCB 0xF4	; Ù
ROM_ORIG:1839E 61			       DCB 0x61	; a
ROM_ORIG:1839F 25			       DCB 0x25	; %
ROM_ORIG:183A0 0B			       DCB  0xB
ROM_ORIG:183A1 68			       DCB 0x68	; h
ROM_ORIG:183A2 B3			       DCB 0xB3	; ≥
ROM_ORIG:183A3 F5			       DCB 0xF5	; ı
ROM_ORIG:183A4 61			       DCB 0x61	; a
ROM_ORIG:183A5 3F			       DCB 0x3F	; ?
ROM_ORIG:183A6 06			       DCB    6
ROM_ORIG:183A7 D0			       DCB 0xD0	; –
ROM_ORIG:183A8 AB			       DCB 0xAB	; ´
ROM_ORIG:183A9 42			       DCB 0x42	; B
ROM_ORIG:183AA 17			       DCB 0x17
ROM_ORIG:183AB D1			       DCB 0xD1	; —
ROM_ORIG:183AC 04			       DCB    4
ROM_ORIG:183AD 23			       DCB 0x23	; #
ROM_ORIG:183AE 03			       DCB    3
ROM_ORIG:183AF E0			       DCB 0xE0	; ‡
ROM_ORIG:183B0 45			       DCB 0x45	; E
ROM_ORIG:183B1 F0			       DCB 0xF0	; 
ROM_ORIG:183B2 0F			       DCB  0xF
ROM_ORIG:183B3 05			       DCB    5
ROM_ORIG:183B4 CF			       DCB 0xCF	; œ
ROM_ORIG:183B5 E7			       DCB 0xE7	; Á
ROM_ORIG:183B6 0D			       DCB  0xD
ROM_ORIG:183B7 23			       DCB 0x23	; #
ROM_ORIG:183B8 03			       DCB    3
ROM_ORIG:183B9 60			       DCB 0x60	; `
ROM_ORIG:183BA 42			       DCB 0x42	; B
ROM_ORIG:183BB 60			       DCB 0x60	; `
ROM_ORIG:183BC 83			       DCB 0x83	; É
ROM_ORIG:183BD 68			       DCB 0x68	; h
ROM_ORIG:183BE 23			       DCB 0x23	; #
ROM_ORIG:183BF F0			       DCB 0xF0	; 
ROM_ORIG:183C0 C0			       DCB 0xC0	; ¿
ROM_ORIG:183C1 03			       DCB    3
ROM_ORIG:183C2 83			       DCB 0x83	; É
ROM_ORIG:183C3 60			       DCB 0x60	; `
ROM_ORIG:183C4 C3			       DCB 0xC3	; √
ROM_ORIG:183C5 68			       DCB 0x68	; h
ROM_ORIG:183C6 23			       DCB 0x23	; #
ROM_ORIG:183C7 F0			       DCB 0xF0	; 
ROM_ORIG:183C8 80			       DCB 0x80	; Ä
ROM_ORIG:183C9 03			       DCB    3
ROM_ORIG:183CA C3			       DCB 0xC3	; √
ROM_ORIG:183CB 60			       DCB 0x60	; `
ROM_ORIG:183CC 03			       DCB    3
ROM_ORIG:183CD 26			       DCB 0x26	; &
ROM_ORIG:183CE 8B			       DCB 0x8B	; ã
ROM_ORIG:183CF 68			       DCB 0x68	; h
ROM_ORIG:183D0 33			       DCB 0x33	; 3
ROM_ORIG:183D1 B1			       DCB 0xB1	; ±
ROM_ORIG:183D2 02			       DCB    2
ROM_ORIG:183D3 2B			       DCB 0x2B	; +
ROM_ORIG:183D4 0A			       DCB  0xA
ROM_ORIG:183D5 D1			       DCB 0xD1	; —
ROM_ORIG:183D6 0B			       DCB  0xB
ROM_ORIG:183D7 23			       DCB 0x23	; #
ROM_ORIG:183D8 C3			       DCB 0xC3	; √
ROM_ORIG:183D9 60			       DCB 0x60	; `
ROM_ORIG:183DA 02			       DCB    2
ROM_ORIG:183DB E0			       DCB 0xE0	; ‡
ROM_ORIG:183DC 1A			       DCB 0x1A
ROM_ORIG:183DD 23			       DCB 0x23	; #
ROM_ORIG:183DE EB			       DCB 0xEB	; Î
ROM_ORIG:183DF E7			       DCB 0xE7	; Á
ROM_ORIG:183E0 C6			       DCB 0xC6	; ∆
ROM_ORIG:183E1 60			       DCB 0x60	; `
ROM_ORIG:183E2 09			       DCB    9
ROM_ORIG:183E3 68			       DCB 0x68	; h
ROM_ORIG:183E4 A9			       DCB 0xA9	; ©
ROM_ORIG:183E5 42			       DCB 0x42	; B
ROM_ORIG:183E6 03			       DCB    3
ROM_ORIG:183E7 D1			       DCB 0xD1	; —
ROM_ORIG:183E8 06			       DCB    6
ROM_ORIG:183E9 62			       DCB 0x62	; b
ROM_ORIG:183EA 02			       DCB    2
ROM_ORIG:183EB E0			       DCB 0xE0	; ‡
ROM_ORIG:183EC 1B			       DCB 0x1B
ROM_ORIG:183ED 23			       DCB 0x23	; #
ROM_ORIG:183EE F3			       DCB 0xF3	; Û
ROM_ORIG:183EF E7			       DCB 0xE7	; Á
ROM_ORIG:183F0 02			       DCB    2
ROM_ORIG:183F1 62			       DCB 0x62	; b
ROM_ORIG:183F2 00			       DCB    0
ROM_ORIG:183F3 22			       DCB 0x22	; "
ROM_ORIG:183F4 05			       DCB    5
ROM_ORIG:183F5 48			       DCB 0x48	; H
ROM_ORIG:183F6 4A			       DCB 0x4A	; J
ROM_ORIG:183F7 21			       DCB 0x21	; !
ROM_ORIG:183F8 FE			       DCB 0xFE	; ˛
ROM_ORIG:183F9 F7			       DCB 0xF7	; ˜
ROM_ORIG:183FA DE			       DCB 0xDE	; ﬁ
ROM_ORIG:183FB FA			       DCB 0xFA	; ˙
ROM_ORIG:183FC 00			       DCB    0
ROM_ORIG:183FD B1			       DCB 0xB1	; ±
ROM_ORIG:183FE 01			       DCB    1
ROM_ORIG:183FF 24			       DCB 0x24	; $
ROM_ORIG:18400 20			       DCB 0x20
ROM_ORIG:18401 46			       DCB 0x46	; F
ROM_ORIG:18402 70			       DCB 0x70	; p
ROM_ORIG:18403 BD			       DCB 0xBD	; Ω
ROM_ORIG:18404 24			       DCB 0x24	; $
ROM_ORIG:18405 B0			       DCB 0xB0	; ∞
ROM_ORIG:18406 01			       DCB    1
ROM_ORIG:18407 00			       DCB    0
ROM_ORIG:18408 00			       DCB    0
ROM_ORIG:18409 00			       DCB    0
ROM_ORIG:1840A 02			       DCB    2
ROM_ORIG:1840B 49			       DCB 0x49	; I
ROM_ORIG:1840C 35			       DCB 0x35	; 5
ROM_ORIG:1840D A2			       DCB 0xA2	; ¢
ROM_ORIG:1840E 01			       DCB    1
ROM_ORIG:1840F 00			       DCB    0
ROM_ORIG:18410 70			       DCB 0x70	; p
ROM_ORIG:18411 B5	       unk_18411       DCB 0xB5	; µ					     ; DATA XREF: HS:40014200o
ROM_ORIG:18412 05			       DCB    5
ROM_ORIG:18413 23			       DCB 0x23	; #
ROM_ORIG:18414 C1			       DCB 0xC1	; ¡
ROM_ORIG:18415 68			       DCB 0x68	; h
ROM_ORIG:18416 05			       DCB    5
ROM_ORIG:18417 46			       DCB 0x46	; F
ROM_ORIG:18418 0A			       DCB  0xA
ROM_ORIG:18419 4C			       DCB 0x4C	; L
ROM_ORIG:1841A 89			       DCB 0x89	; â
ROM_ORIG:1841B B2			       DCB 0xB2	; ≤
ROM_ORIG:1841C 21			       DCB 0x21	; !
ROM_ORIG:1841D 81			       DCB 0x81	; Å
ROM_ORIG:1841E 82			       DCB 0x82	; Ç
ROM_ORIG:1841F 68			       DCB 0x68	; h
ROM_ORIG:18420 C4			       DCB 0xC4	; ƒ
ROM_ORIG:18421 E9			       DCB 0xE9	; È
ROM_ORIG:18422 00			       DCB    0
ROM_ORIG:18423 20			       DCB 0x20
ROM_ORIG:18424 A3			       DCB 0xA3	; £
ROM_ORIG:18425 72			       DCB 0x72	; r
ROM_ORIG:18426 0A			       DCB  0xA
ROM_ORIG:18427 B9			       DCB 0xB9	; π
ROM_ORIG:18428 01			       DCB    1
ROM_ORIG:18429 20			       DCB 0x20
ROM_ORIG:1842A 70			       DCB 0x70	; p
ROM_ORIG:1842B BD			       DCB 0xBD	; Ω
ROM_ORIG:1842C 11			       DCB 0x11
ROM_ORIG:1842D B9			       DCB 0xB9	; π
ROM_ORIG:1842E 00			       DCB    0
ROM_ORIG:1842F 20			       DCB 0x20
ROM_ORIG:18430 01			       DCB    1
ROM_ORIG:18431 F0			       DCB 0xF0	; 
ROM_ORIG:18432 46			       DCB 0x46	; F
ROM_ORIG:18433 FF			       DCB 0xFF
ROM_ORIG:18434 04			       DCB    4
ROM_ORIG:18435 20			       DCB 0x20
ROM_ORIG:18436 A8			       DCB 0xA8	; ®
ROM_ORIG:18437 61			       DCB 0x61	; a
ROM_ORIG:18438 03			       DCB    3
ROM_ORIG:18439 49			       DCB 0x49	; I
ROM_ORIG:1843A A0			       DCB 0xA0	; †
ROM_ORIG:1843B 7A			       DCB 0x7A	; z
ROM_ORIG:1843C 48			       DCB 0x48	; H
ROM_ORIG:1843D 60			       DCB 0x60	; `
ROM_ORIG:1843E 00			       DCB    0
ROM_ORIG:1843F 20			       DCB 0x20
ROM_ORIG:18440 70			       DCB 0x70	; p
ROM_ORIG:18441 BD			       DCB 0xBD	; Ω
ROM_ORIG:18442 00			       DCB    0
ROM_ORIG:18443 00			       DCB    0
ROM_ORIG:18444 E0			       DCB 0xE0	; ‡
ROM_ORIG:18445 FC			       DCB 0xFC	; ¸
ROM_ORIG:18446 20			       DCB 0x20
ROM_ORIG:18447 40			       DCB 0x40	; @
ROM_ORIG:18448 00			       DCB    0
ROM_ORIG:18449 00			       DCB    0
ROM_ORIG:1844A 02			       DCB    2
ROM_ORIG:1844B 49			       DCB 0x49	; I
ROM_ORIG:1844C 0A			       DCB  0xA
ROM_ORIG:1844D 48	       unk_1844D       DCB 0x48	; H					     ; DATA XREF: HS:40014200o
ROM_ORIG:1844E 41			       DCB 0x41	; A
ROM_ORIG:1844F 68			       DCB 0x68	; h
ROM_ORIG:18450 0A			       DCB  0xA
ROM_ORIG:18451 4A			       DCB 0x4A	; J
ROM_ORIG:18452 92			       DCB 0x92	; í
ROM_ORIG:18453 7A			       DCB 0x7A	; z
ROM_ORIG:18454 91			       DCB 0x91	; ë
ROM_ORIG:18455 43			       DCB 0x43	; C
ROM_ORIG:18456 41			       DCB 0x41	; A
ROM_ORIG:18457 60			       DCB 0x60	; `
ROM_ORIG:18458 C1			       DCB 0xC1	; ¡
ROM_ORIG:18459 68			       DCB 0x68	; h
ROM_ORIG:1845A 41			       DCB 0x41	; A
ROM_ORIG:1845B F0			       DCB 0xF0	; 
ROM_ORIG:1845C 80			       DCB 0x80	; Ä
ROM_ORIG:1845D 01			       DCB    1
ROM_ORIG:1845E C1			       DCB 0xC1	; ¡
ROM_ORIG:1845F 60			       DCB 0x60	; `
ROM_ORIG:18460 00			       DCB    0
ROM_ORIG:18461 21			       DCB 0x21	; !
ROM_ORIG:18462 01			       DCB    1
ROM_ORIG:18463 60			       DCB 0x60	; `
ROM_ORIG:18464 41			       DCB 0x41	; A
ROM_ORIG:18465 60			       DCB 0x60	; `
ROM_ORIG:18466 07			       DCB    7
ROM_ORIG:18467 21			       DCB 0x21	; !
ROM_ORIG:18468 81			       DCB 0x81	; Å
ROM_ORIG:18469 60			       DCB 0x60	; `
ROM_ORIG:1846A C1			       DCB 0xC1	; ¡
ROM_ORIG:1846B 68			       DCB 0x68	; h
ROM_ORIG:1846C 21			       DCB 0x21	; !
ROM_ORIG:1846D F0			       DCB 0xF0	; 
ROM_ORIG:1846E 80			       DCB 0x80	; Ä
ROM_ORIG:1846F 01			       DCB    1
ROM_ORIG:18470 C1			       DCB 0xC1	; ¡
ROM_ORIG:18471 60			       DCB 0x60	; `
ROM_ORIG:18472 4A			       DCB 0x4A	; J
ROM_ORIG:18473 20			       DCB 0x20
ROM_ORIG:18474 FE			       DCB 0xFE	; ˛
ROM_ORIG:18475 F7			       DCB 0xF7	; ˜
ROM_ORIG:18476 F0			       DCB 0xF0	; 
ROM_ORIG:18477 BA			       DCB 0xBA	; ∫
ROM_ORIG:18478 00			       DCB    0
ROM_ORIG:18479 00			       DCB    0
ROM_ORIG:1847A 02			       DCB    2
ROM_ORIG:1847B 49			       DCB 0x49	; I
ROM_ORIG:1847C E0			       DCB 0xE0	; ‡
ROM_ORIG:1847D FC			       DCB 0xFC	; ¸
ROM_ORIG:1847E 20			       DCB 0x20
ROM_ORIG:1847F 40			       DCB 0x40	; @
ROM_ORIG:18480 70			       DCB 0x70	; p
ROM_ORIG:18481 B5	       unk_18481       DCB 0xB5	; µ					     ; DATA XREF: HS:40014200o
ROM_ORIG:18482 00			       DCB    0
ROM_ORIG:18483 21			       DCB 0x21	; !
ROM_ORIG:18484 13			       DCB 0x13
ROM_ORIG:18485 4B			       DCB 0x4B	; K
ROM_ORIG:18486 02			       DCB    2
ROM_ORIG:18487 24			       DCB 0x24	; $
ROM_ORIG:18488 C2			       DCB 0xC2	; ¬
ROM_ORIG:18489 68			       DCB 0x68	; h
ROM_ORIG:1848A 1A			       DCB 0x1A
ROM_ORIG:1848B 81			       DCB 0x81	; Å
ROM_ORIG:1848C 82			       DCB 0x82	; Ç
ROM_ORIG:1848D 68			       DCB 0x68	; h
ROM_ORIG:1848E C3			       DCB 0xC3	; √
ROM_ORIG:1848F E9			       DCB 0xE9	; È
ROM_ORIG:18490 00			       DCB    0
ROM_ORIG:18491 20			       DCB 0x20
ROM_ORIG:18492 9C			       DCB 0x9C	; ú
ROM_ORIG:18493 72			       DCB 0x72	; r
ROM_ORIG:18494 0A			       DCB  0xA
ROM_ORIG:18495 B9			       DCB 0xB9	; π
ROM_ORIG:18496 01			       DCB    1
ROM_ORIG:18497 20			       DCB 0x20
ROM_ORIG:18498 70			       DCB 0x70	; p
ROM_ORIG:18499 BD			       DCB 0xBD	; Ω
ROM_ORIG:1849A 04			       DCB    4
ROM_ORIG:1849B 22			       DCB 0x22	; "
ROM_ORIG:1849C 82			       DCB 0x82	; Ç
ROM_ORIG:1849D 61			       DCB 0x61	; a
ROM_ORIG:1849E 0E			       DCB  0xE
ROM_ORIG:1849F 4D			       DCB 0x4D	; M
ROM_ORIG:184A0 0A			       DCB  0xA
ROM_ORIG:184A1 E0			       DCB 0xE0	; ‡
ROM_ORIG:184A2 18			       DCB 0x18
ROM_ORIG:184A3 68			       DCB 0x68	; h
ROM_ORIG:184A4 10			       DCB 0x10
ROM_ORIG:184A5 F8			       DCB 0xF8	; ¯
ROM_ORIG:184A6 01			       DCB    1
ROM_ORIG:184A7 6B			       DCB 0x6B	; k
ROM_ORIG:184A8 2E			       DCB 0x2E	; .
ROM_ORIG:184A9 60			       DCB 0x60	; `
ROM_ORIG:184AA 49			       DCB 0x49	; I
ROM_ORIG:184AB 1C			       DCB 0x1C
ROM_ORIG:184AC 52			       DCB 0x52	; R
ROM_ORIG:184AD 1E			       DCB 0x1E
ROM_ORIG:184AE C9			       DCB 0xC9	; …
ROM_ORIG:184AF B2			       DCB 0xB2	; ≤
ROM_ORIG:184B0 1A			       DCB 0x1A
ROM_ORIG:184B1 81			       DCB 0x81	; Å
ROM_ORIG:184B2 40			       DCB 0x40	; @
ROM_ORIG:184B3 29			       DCB 0x29	; )
ROM_ORIG:184B4 18			       DCB 0x18
ROM_ORIG:184B5 60			       DCB 0x60	; `
ROM_ORIG:184B6 03			       DCB    3
ROM_ORIG:184B7 D2			       DCB 0xD2	; “
ROM_ORIG:184B8 1A			       DCB 0x1A
ROM_ORIG:184B9 89			       DCB 0x89	; â
ROM_ORIG:184BA 00			       DCB    0
ROM_ORIG:184BB 2A			       DCB 0x2A	; *
ROM_ORIG:184BC F1			       DCB 0xF1	; Ò
ROM_ORIG:184BD D1			       DCB 0xD1	; —
ROM_ORIG:184BE 01			       DCB    1
ROM_ORIG:184BF E0			       DCB 0xE0	; ‡
ROM_ORIG:184C0 18			       DCB 0x18
ROM_ORIG:184C1 89			       DCB 0x89	; â
ROM_ORIG:184C2 18			       DCB 0x18
ROM_ORIG:184C3 B9			       DCB 0xB9	; π
ROM_ORIG:184C4 00			       DCB    0
ROM_ORIG:184C5 20			       DCB 0x20
ROM_ORIG:184C6 01			       DCB    1
ROM_ORIG:184C7 F0			       DCB 0xF0	; 
ROM_ORIG:184C8 FB			       DCB 0xFB	; ˚
ROM_ORIG:184C9 FE			       DCB 0xFE	; ˛
ROM_ORIG:184CA 00			       DCB    0
ROM_ORIG:184CB E0			       DCB 0xE0	; ‡
ROM_ORIG:184CC 6C			       DCB 0x6C	; l
ROM_ORIG:184CD 60			       DCB 0x60	; `
ROM_ORIG:184CE 00			       DCB    0
ROM_ORIG:184CF 20			       DCB 0x20
ROM_ORIG:184D0 70			       DCB 0x70	; p
ROM_ORIG:184D1 BD			       DCB 0xBD	; Ω
ROM_ORIG:184D2 00			       DCB    0
ROM_ORIG:184D3 00			       DCB    0
ROM_ORIG:184D4 E0			       DCB 0xE0	; ‡
ROM_ORIG:184D5 FC			       DCB 0xFC	; ¸
ROM_ORIG:184D6 20			       DCB 0x20
ROM_ORIG:184D7 40			       DCB 0x40	; @
ROM_ORIG:184D8 00			       DCB    0
ROM_ORIG:184D9 00			       DCB    0
ROM_ORIG:184DA 02			       DCB    2
ROM_ORIG:184DB 49			       DCB 0x49	; I
ROM_ORIG:184DC 09			       DCB    9
ROM_ORIG:184DD 49	       unk_184DD       DCB 0x49	; I
ROM_ORIG:184DE 00			       DCB    0
ROM_ORIG:184DF 20			       DCB 0x20
ROM_ORIG:184E0 10			       DCB 0x10
ROM_ORIG:184E1 B5			       DCB 0xB5	; µ
ROM_ORIG:184E2 08			       DCB    8
ROM_ORIG:184E3 60			       DCB 0x60	; `
ROM_ORIG:184E4 48			       DCB 0x48	; H
ROM_ORIG:184E5 60			       DCB 0x60	; `
ROM_ORIG:184E6 88			       DCB 0x88	; à
ROM_ORIG:184E7 60			       DCB 0x60	; `
ROM_ORIG:184E8 C8			       DCB 0xC8	; »
ROM_ORIG:184E9 60			       DCB 0x60	; `
ROM_ORIG:184EA 08			       DCB    8
ROM_ORIG:184EB 61			       DCB 0x61	; a
ROM_ORIG:184EC 48			       DCB 0x48	; H
ROM_ORIG:184ED 61			       DCB 0x61	; a
ROM_ORIG:184EE 02			       DCB    2
ROM_ORIG:184EF F0			       DCB 0xF0	; 
ROM_ORIG:184F0 7B			       DCB 0x7B	; {
ROM_ORIG:184F1 FA			       DCB 0xFA	; ˙
ROM_ORIG:184F2 5C			       DCB 0x5C	; \
ROM_ORIG:184F3 20			       DCB 0x20
ROM_ORIG:184F4 FE			       DCB 0xFE	; ˛
ROM_ORIG:184F5 F7			       DCB 0xF7	; ˜
ROM_ORIG:184F6 B0			       DCB 0xB0	; ∞
ROM_ORIG:184F7 FA			       DCB 0xFA	; ˙
ROM_ORIG:184F8 5D			       DCB 0x5D	; ]
ROM_ORIG:184F9 20			       DCB 0x20
ROM_ORIG:184FA BD			       DCB 0xBD	; Ω
ROM_ORIG:184FB E8			       DCB 0xE8	; Ë
ROM_ORIG:184FC 10			       DCB 0x10
ROM_ORIG:184FD 40			       DCB 0x40	; @
ROM_ORIG:184FE FE			       DCB 0xFE	; ˛
ROM_ORIG:184FF F7			       DCB 0xF7	; ˜
ROM_ORIG:18500 AB			       DCB 0xAB	; ´
ROM_ORIG:18501 BA			       DCB 0xBA	; ∫
ROM_ORIG:18502 00			       DCB    0
ROM_ORIG:18503 00			       DCB    0
ROM_ORIG:18504 08			       DCB    8
ROM_ORIG:18505 FD			       DCB 0xFD	; ˝
ROM_ORIG:18506 20			       DCB 0x20
ROM_ORIG:18507 40			       DCB 0x40	; @
ROM_ORIG:18508 70			       DCB 0x70	; p
ROM_ORIG:18509 B5	       unk_18509       DCB 0xB5	; µ
ROM_ORIG:1850A 01			       DCB    1
ROM_ORIG:1850B 69			       DCB 0x69	; i
ROM_ORIG:1850C 00			       DCB    0
ROM_ORIG:1850D 20			       DCB 0x20
ROM_ORIG:1850E FF			       DCB 0xFF
ROM_ORIG:1850F F7			       DCB 0xF7	; ˜
ROM_ORIG:18510 A7			       DCB 0xA7	; ß
ROM_ORIG:18511 FE			       DCB 0xFE	; ˛
ROM_ORIG:18512 00			       DCB    0
ROM_ORIG:18513 20			       DCB 0x20
ROM_ORIG:18514 19			       DCB 0x19
ROM_ORIG:18515 4D			       DCB 0x4D	; M
ROM_ORIG:18516 02			       DCB    2
ROM_ORIG:18517 46			       DCB 0x46	; F
ROM_ORIG:18518 5C			       DCB 0x5C	; \
ROM_ORIG:18519 21			       DCB 0x21	; !
ROM_ORIG:1851A 28			       DCB 0x28	; (
ROM_ORIG:1851B 60			       DCB 0x60	; `
ROM_ORIG:1851C 68			       DCB 0x68	; h
ROM_ORIG:1851D 60			       DCB 0x60	; `
ROM_ORIG:1851E A8			       DCB 0xA8	; ®
ROM_ORIG:1851F 60			       DCB 0x60	; `
ROM_ORIG:18520 E8			       DCB 0xE8	; Ë
ROM_ORIG:18521 60			       DCB 0x60	; `
ROM_ORIG:18522 28			       DCB 0x28	; (
ROM_ORIG:18523 61			       DCB 0x61	; a
ROM_ORIG:18524 68			       DCB 0x68	; h
ROM_ORIG:18525 61			       DCB 0x61	; a
ROM_ORIG:18526 16			       DCB 0x16
ROM_ORIG:18527 48			       DCB 0x48	; H
ROM_ORIG:18528 FE			       DCB 0xFE	; ˛
ROM_ORIG:18529 F7			       DCB 0xF7	; ˜
ROM_ORIG:1852A 46			       DCB 0x46	; F
ROM_ORIG:1852B FA			       DCB 0xFA	; ˙
ROM_ORIG:1852C 18			       DCB 0x18
ROM_ORIG:1852D BB			       DCB 0xBB	; ª
ROM_ORIG:1852E 15			       DCB 0x15
ROM_ORIG:1852F 48			       DCB 0x48	; H
ROM_ORIG:18530 00			       DCB    0
ROM_ORIG:18531 22			       DCB 0x22	; "
ROM_ORIG:18532 5D			       DCB 0x5D	; ]
ROM_ORIG:18533 21			       DCB 0x21	; !
ROM_ORIG:18534 FE			       DCB 0xFE	; ˛
ROM_ORIG:18535 F7			       DCB 0xF7	; ˜
ROM_ORIG:18536 40			       DCB 0x40	; @
ROM_ORIG:18537 FA			       DCB 0xFA	; ˙
ROM_ORIG:18538 18			       DCB 0x18
ROM_ORIG:18539 B1			       DCB 0xB1	; ±
ROM_ORIG:1853A 5D			       DCB 0x5D	; ]
ROM_ORIG:1853B 20			       DCB 0x20
ROM_ORIG:1853C FE			       DCB 0xFE	; ˛
ROM_ORIG:1853D F7			       DCB 0xF7	; ˜
ROM_ORIG:1853E 8C			       DCB 0x8C	; å
ROM_ORIG:1853F FA			       DCB 0xFA	; ˙
ROM_ORIG:18540 19			       DCB 0x19
ROM_ORIG:18541 E0			       DCB 0xE0	; ‡
ROM_ORIG:18542 11			       DCB 0x11
ROM_ORIG:18543 4C			       DCB 0x4C	; L
ROM_ORIG:18544 20			       DCB 0x20
ROM_ORIG:18545 69			       DCB 0x69	; i
ROM_ORIG:18546 A8			       DCB 0xA8	; ®
ROM_ORIG:18547 61			       DCB 0x61	; a
ROM_ORIG:18548 4F			       DCB 0x4F	; O
ROM_ORIG:18549 F4			       DCB 0xF4	; Ù
ROM_ORIG:1854A C0			       DCB 0xC0	; ¿
ROM_ORIG:1854B 30			       DCB 0x30	; 0
ROM_ORIG:1854C E8			       DCB 0xE8	; Ë
ROM_ORIG:1854D 61			       DCB 0x61	; a
ROM_ORIG:1854E 02			       DCB    2
ROM_ORIG:1854F F0			       DCB 0xF0	; 
ROM_ORIG:18550 51			       DCB 0x51	; Q
ROM_ORIG:18551 F9			       DCB 0xF9	; ˘
ROM_ORIG:18552 70			       DCB 0x70	; p
ROM_ORIG:18553 B9			       DCB 0xB9	; π
ROM_ORIG:18554 D5			       DCB 0xD5	; ’
ROM_ORIG:18555 E9			       DCB 0xE9	; È
ROM_ORIG:18556 06			       DCB    6
ROM_ORIG:18557 12			       DCB 0x12
ROM_ORIG:18558 0C			       DCB  0xC
ROM_ORIG:18559 48			       DCB 0x48	; H
ROM_ORIG:1855A 03			       DCB    3
ROM_ORIG:1855B 78			       DCB 0x78	; x
ROM_ORIG:1855C 04			       DCB    4
ROM_ORIG:1855D 2B			       DCB 0x2B	; +
ROM_ORIG:1855E 03			       DCB    3
ROM_ORIG:1855F D0			       DCB 0xD0	; –
ROM_ORIG:18560 23			       DCB 0x23	; #
ROM_ORIG:18561 69			       DCB 0x69	; i
ROM_ORIG:18562 5B			       DCB 0x5B	; [
ROM_ORIG:18563 1A			       DCB 0x1A
ROM_ORIG:18564 93			       DCB 0x93	; ì
ROM_ORIG:18565 42			       DCB 0x42	; B
ROM_ORIG:18566 F8			       DCB 0xF8	; ¯
ROM_ORIG:18567 D3			       DCB 0xD3	; ”
ROM_ORIG:18568 00			       DCB    0
ROM_ORIG:18569 78			       DCB 0x78	; x
ROM_ORIG:1856A 04			       DCB    4
ROM_ORIG:1856B 28			       DCB 0x28	; (
ROM_ORIG:1856C 01			       DCB    1
ROM_ORIG:1856D D1			       DCB 0xD1	; —
ROM_ORIG:1856E 00			       DCB    0
ROM_ORIG:1856F 20			       DCB 0x20
ROM_ORIG:18570 70			       DCB 0x70	; p
ROM_ORIG:18571 BD			       DCB 0xBD	; Ω
ROM_ORIG:18572 FF			       DCB 0xFF
ROM_ORIG:18573 F7			       DCB 0xF7	; ˜
ROM_ORIG:18574 B3			       DCB 0xB3	; ≥
ROM_ORIG:18575 FF			       DCB 0xFF
ROM_ORIG:18576 01			       DCB    1
ROM_ORIG:18577 20			       DCB 0x20
ROM_ORIG:18578 70			       DCB 0x70	; p
ROM_ORIG:18579 BD			       DCB 0xBD	; Ω
ROM_ORIG:1857A 00			       DCB    0
ROM_ORIG:1857B 00			       DCB    0
ROM_ORIG:1857C 08			       DCB    8
ROM_ORIG:1857D FD			       DCB 0xFD	; ˝
ROM_ORIG:1857E 20			       DCB 0x20
ROM_ORIG:1857F 40			       DCB 0x40	; @
ROM_ORIG:18580 C1			       DCB 0xC1	; ¡
ROM_ORIG:18581 A8			       DCB 0xA8	; ®
ROM_ORIG:18582 01			       DCB    1
ROM_ORIG:18583 00			       DCB    0
ROM_ORIG:18584 E5			       DCB 0xE5	; Â
ROM_ORIG:18585 A3			       DCB 0xA3	; £
ROM_ORIG:18586 01			       DCB    1
ROM_ORIG:18587 00			       DCB    0
ROM_ORIG:18588 00			       DCB    0
ROM_ORIG:18589 00			       DCB    0
ROM_ORIG:1858A 32			       DCB 0x32	; 2
ROM_ORIG:1858B 48			       DCB 0x48	; H
ROM_ORIG:1858C 84			       DCB 0x84	; Ñ
ROM_ORIG:1858D FD			       DCB 0xFD	; ˝
ROM_ORIG:1858E 20			       DCB 0x20
ROM_ORIG:1858F 40			       DCB 0x40	; @
ROM_ORIG:18590 07			       DCB    7
ROM_ORIG:18591 49	       unk_18591       DCB 0x49	; I
ROM_ORIG:18592 04			       DCB    4
ROM_ORIG:18593 22			       DCB 0x22	; "
ROM_ORIG:18594 10			       DCB 0x10
ROM_ORIG:18595 B5			       DCB 0xB5	; µ
ROM_ORIG:18596 C8			       DCB 0xC8	; »
ROM_ORIG:18597 60			       DCB 0x60	; `
ROM_ORIG:18598 82			       DCB 0x82	; Ç
ROM_ORIG:18599 61			       DCB 0x61	; a
ROM_ORIG:1859A C2			       DCB 0xC2	; ¬
ROM_ORIG:1859B 68			       DCB 0x68	; h
ROM_ORIG:1859C 4A			       DCB 0x4A	; J
ROM_ORIG:1859D 61			       DCB 0x61	; a
ROM_ORIG:1859E 80			       DCB 0x80	; Ä
ROM_ORIG:1859F 68			       DCB 0x68	; h
ROM_ORIG:185A0 08			       DCB    8
ROM_ORIG:185A1 61			       DCB 0x61	; a
ROM_ORIG:185A2 0C			       DCB  0xC
ROM_ORIG:185A3 31			       DCB 0x31	; 1
ROM_ORIG:185A4 01			       DCB    1
ROM_ORIG:185A5 20			       DCB 0x20
ROM_ORIG:185A6 02			       DCB    2
ROM_ORIG:185A7 F0			       DCB 0xF0	; 
ROM_ORIG:185A8 51			       DCB 0x51	; Q
ROM_ORIG:185A9 FB			       DCB 0xFB	; ˚
ROM_ORIG:185AA 00			       DCB    0
ROM_ORIG:185AB 20			       DCB 0x20
ROM_ORIG:185AC 10			       DCB 0x10
ROM_ORIG:185AD BD			       DCB 0xBD	; Ω
ROM_ORIG:185AE 00			       DCB    0
ROM_ORIG:185AF 00			       DCB    0
ROM_ORIG:185B0 08			       DCB    8
ROM_ORIG:185B1 FD			       DCB 0xFD	; ˝
ROM_ORIG:185B2 20			       DCB 0x20
ROM_ORIG:185B3 40			       DCB 0x40	; @
ROM_ORIG:185B4 06			       DCB    6
ROM_ORIG:185B5 49	       unk_185B5       DCB 0x49	; I
ROM_ORIG:185B6 04			       DCB    4
ROM_ORIG:185B7 22			       DCB 0x22	; "
ROM_ORIG:185B8 10			       DCB 0x10
ROM_ORIG:185B9 B5			       DCB 0xB5	; µ
ROM_ORIG:185BA 08			       DCB    8
ROM_ORIG:185BB 60			       DCB 0x60	; `
ROM_ORIG:185BC 82			       DCB 0x82	; Ç
ROM_ORIG:185BD 61			       DCB 0x61	; a
ROM_ORIG:185BE C2			       DCB 0xC2	; ¬
ROM_ORIG:185BF 68			       DCB 0x68	; h
ROM_ORIG:185C0 8A			       DCB 0x8A	; ä
ROM_ORIG:185C1 60			       DCB 0x60	; `
ROM_ORIG:185C2 80			       DCB 0x80	; Ä
ROM_ORIG:185C3 68			       DCB 0x68	; h
ROM_ORIG:185C4 48			       DCB 0x48	; H
ROM_ORIG:185C5 60			       DCB 0x60	; `
ROM_ORIG:185C6 01			       DCB    1
ROM_ORIG:185C7 20			       DCB 0x20
ROM_ORIG:185C8 02			       DCB    2
ROM_ORIG:185C9 F0			       DCB 0xF0	; 
ROM_ORIG:185CA 68			       DCB 0x68	; h
ROM_ORIG:185CB FB			       DCB 0xFB	; ˚
ROM_ORIG:185CC 00			       DCB    0
ROM_ORIG:185CD 20			       DCB 0x20
ROM_ORIG:185CE 10			       DCB 0x10
ROM_ORIG:185CF BD			       DCB 0xBD	; Ω
ROM_ORIG:185D0 08			       DCB    8
ROM_ORIG:185D1 FD			       DCB 0xFD	; ˝
ROM_ORIG:185D2 20			       DCB 0x20
ROM_ORIG:185D3 40			       DCB 0x40	; @
ROM_ORIG:185D4 10			       DCB 0x10
ROM_ORIG:185D5 B5	       unk_185D5       DCB 0xB5	; µ					     ; DATA XREF: HS:40014200o
ROM_ORIG:185D6 04			       DCB    4
ROM_ORIG:185D7 46			       DCB 0x46	; F
ROM_ORIG:185D8 00			       DCB    0
ROM_ORIG:185D9 68			       DCB 0x68	; h
ROM_ORIG:185DA D0			       DCB 0xD0	; –
ROM_ORIG:185DB B9			       DCB 0xB9	; π
ROM_ORIG:185DC FB			       DCB 0xFB	; ˚
ROM_ORIG:185DD F7			       DCB 0xF7	; ˜
ROM_ORIG:185DE 7A			       DCB 0x7A	; z
ROM_ORIG:185DF FF			       DCB 0xFF
ROM_ORIG:185E0 00			       DCB    0
ROM_ORIG:185E1 21			       DCB 0x21	; !
ROM_ORIG:185E2 0D			       DCB  0xD
ROM_ORIG:185E3 48			       DCB 0x48	; H
ROM_ORIG:185E4 FB			       DCB 0xFB	; ˚
ROM_ORIG:185E5 F7			       DCB 0xF7	; ˜
ROM_ORIG:185E6 C4			       DCB 0xC4	; ƒ
ROM_ORIG:185E7 FF			       DCB 0xFF
ROM_ORIG:185E8 38			       DCB 0x38	; 8
ROM_ORIG:185E9 B9			       DCB 0xB9	; π
ROM_ORIG:185EA 20			       DCB 0x20
ROM_ORIG:185EB 79			       DCB 0x79	; y
ROM_ORIG:185EC 07			       DCB    7
ROM_ORIG:185ED 28			       DCB 0x28	; (
ROM_ORIG:185EE 06			       DCB    6
ROM_ORIG:185EF D1			       DCB 0xD1	; —
ROM_ORIG:185F0 00			       DCB    0
ROM_ORIG:185F1 21			       DCB 0x21	; !
ROM_ORIG:185F2 01			       DCB    1
ROM_ORIG:185F3 20			       DCB 0x20
ROM_ORIG:185F4 FB			       DCB 0xFB	; ˚
ROM_ORIG:185F5 F7			       DCB 0xF7	; ˜
ROM_ORIG:185F6 52			       DCB 0x52	; R
ROM_ORIG:185F7 FF			       DCB 0xFF
ROM_ORIG:185F8 08			       DCB    8
ROM_ORIG:185F9 B1			       DCB 0xB1	; ±
ROM_ORIG:185FA 01			       DCB    1
ROM_ORIG:185FB 20			       DCB 0x20
ROM_ORIG:185FC 10			       DCB 0x10
ROM_ORIG:185FD BD			       DCB 0xBD	; Ω
ROM_ORIG:185FE 01			       DCB    1
ROM_ORIG:185FF 20			       DCB 0x20
ROM_ORIG:18600 A0			       DCB 0xA0	; †
ROM_ORIG:18601 60			       DCB 0x60	; `
ROM_ORIG:18602 60			       DCB 0x60	; `
ROM_ORIG:18603 71			       DCB 0x71	; q
ROM_ORIG:18604 C1			       DCB 0xC1	; ¡
ROM_ORIG:18605 06			       DCB    6
ROM_ORIG:18606 A0			       DCB 0xA0	; †
ROM_ORIG:18607 81			       DCB 0x81	; Å
ROM_ORIG:18608 21			       DCB 0x21	; !
ROM_ORIG:18609 61			       DCB 0x61	; a
ROM_ORIG:1860A 00			       DCB    0
ROM_ORIG:1860B 21			       DCB 0x21	; !
ROM_ORIG:1860C A0			       DCB 0xA0	; †
ROM_ORIG:1860D 82			       DCB 0x82	; Ç
ROM_ORIG:1860E A1			       DCB 0xA1	; °
ROM_ORIG:1860F 61			       DCB 0x61	; a
ROM_ORIG:18610 20			       DCB 0x20
ROM_ORIG:18611 60			       DCB 0x60	; `
ROM_ORIG:18612 00			       DCB    0
ROM_ORIG:18613 20			       DCB 0x20
ROM_ORIG:18614 10			       DCB 0x10
ROM_ORIG:18615 BD			       DCB 0xBD	; Ω
ROM_ORIG:18616 00			       DCB    0
ROM_ORIG:18617 00			       DCB    0
ROM_ORIG:18618 90			       DCB 0x90	; ê
ROM_ORIG:18619 46			       DCB 0x46	; F
ROM_ORIG:1861A 01			       DCB    1
ROM_ORIG:1861B 00			       DCB    0
ROM_ORIG:1861C 10			       DCB 0x10
ROM_ORIG:1861D B5	       unk_1861D       DCB 0xB5	; µ
ROM_ORIG:1861E 0A			       DCB  0xA
ROM_ORIG:1861F 68			       DCB 0x68	; h
ROM_ORIG:18620 00			       DCB    0
ROM_ORIG:18621 69			       DCB 0x69	; i
ROM_ORIG:18622 00			       DCB    0
ROM_ORIG:18623 EB			       DCB 0xEB	; Î
ROM_ORIG:18624 42			       DCB 0x42	; B
ROM_ORIG:18625 23			       DCB 0x23	; #
ROM_ORIG:18626 48			       DCB 0x48	; H
ROM_ORIG:18627 68			       DCB 0x68	; h
ROM_ORIG:18628 42			       DCB 0x42	; B
ROM_ORIG:18629 02			       DCB    2
ROM_ORIG:1862A 88			       DCB 0x88	; à
ROM_ORIG:1862B 68			       DCB 0x68	; h
ROM_ORIG:1862C 19			       DCB 0x19
ROM_ORIG:1862D 46			       DCB 0x46	; F
ROM_ORIG:1862E FC			       DCB 0xFC	; ¸
ROM_ORIG:1862F F7			       DCB 0xF7	; ˜
ROM_ORIG:18630 48			       DCB 0x48	; H
ROM_ORIG:18631 EA			       DCB 0xEA	; Í
ROM_ORIG:18632 00			       DCB    0
ROM_ORIG:18633 20			       DCB 0x20
ROM_ORIG:18634 10			       DCB 0x10
ROM_ORIG:18635 BD			       DCB 0xBD	; Ω
ROM_ORIG:18636 00			       DCB    0
ROM_ORIG:18637 00			       DCB    0
ROM_ORIG:18638
ROM_ORIG:18638		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:18638
ROM_ORIG:18638
ROM_ORIG:18638		       sub_18638							     ; CODE XREF: sub_14D24j
ROM_ORIG:18638 000 01 C0 8F E2		       ADR	       R12, 0x18641			     ; Load address
ROM_ORIG:1863C 000 1C FF 2F E1		       BX	       R12 ; loc_18640			     ; Branch to/from Thumb mode
ROM_ORIG:1863C 000
ROM_ORIG:18640
ROM_ORIG:18640		       loc_18640							     ; CODE XREF: sub_18638:loc_18640j
ROM_ORIG:18640 000 FE E7		       B	       loc_18640			     ; Branch
ROM_ORIG:18640
ROM_ORIG:18640		       ; End of	function sub_18638
ROM_ORIG:18640
ROM_ORIG:18640		       ; ---------------------------------------------------------------------------
ROM_ORIG:18642 00			       DCB    0
ROM_ORIG:18643 00			       DCB    0
ROM_ORIG:18644
ROM_ORIG:18644		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:18644
ROM_ORIG:18644
ROM_ORIG:18644		       sub_18644							     ; CODE XREF: sub_1584C+F0p
ROM_ORIG:18644
ROM_ORIG:18644		       var_24	       = -0x24
ROM_ORIG:18644
ROM_ORIG:18644 000 70 B5		       PUSH	       {R4-R6,LR}			     ; Push registers
ROM_ORIG:18646 010 06 46		       MOV	       R6, R0				     ; Rd = Op2
ROM_ORIG:18648 010 08 78		       LDRB	       R0, [R1]				     ; Load from Memory
ROM_ORIG:1864A 010 05 25		       MOVS	       R5, #5				     ; Rd = Op2
ROM_ORIG:1864C 010 86 B0		       SUB	       SP, SP, #0x18			     ; Rd = Op1	- Op2
ROM_ORIG:1864E 028 0C 46		       MOV	       R4, R1				     ; Rd = Op2
ROM_ORIG:18650 028 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:18652 028 47 D1		       BNE	       loc_186E4			     ; Branch
ROM_ORIG:18652
ROM_ORIG:18654 028 45 21		       MOVS	       R1, #0x45 ; 'E'			     ; Rd = Op2
ROM_ORIG:18656 028 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:18658 028 FC F7 CE EA		       BLX	       sub_14BF8			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:18658 028
ROM_ORIG:1865C 028 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1865E 028 34 21		       MOVS	       R1, #0x34 ; '4'			     ; Rd = Op2
ROM_ORIG:18660 028 60 70		       STRB	       R0, [R4,#1]			     ; Store to	Memory
ROM_ORIG:18662 028 14 22		       MOVS	       R2, #0x14			     ; Rd = Op2
ROM_ORIG:18664 028 A5 70		       STRB	       R5, [R4,#2]			     ; Store to	Memory
ROM_ORIG:18666 028 E0 70		       STRB	       R0, [R4,#3]			     ; Store to	Memory
ROM_ORIG:18668 028 21 71		       STRB	       R1, [R4,#4]			     ; Store to	Memory
ROM_ORIG:1866A 028 30 21		       MOVS	       R1, #0x30 ; '0'			     ; Rd = Op2
ROM_ORIG:1866C 028 61 71		       STRB	       R1, [R4,#5]			     ; Store to	Memory
ROM_ORIG:1866E 028 07 21		       MOVS	       R1, #7				     ; Rd = Op2
ROM_ORIG:18670 028 A1 71		       STRB	       R1, [R4,#6]			     ; Store to	Memory
ROM_ORIG:18672 028 20 49		       LDR	       R1, =dword_1BFFC			     ; Load from Memory
ROM_ORIG:18674 028 09 68		       LDR	       R1, [R1]				     ; Load from Memory
ROM_ORIG:18676 028 E1 71		       STRB	       R1, [R4,#7]			     ; Store to	Memory
ROM_ORIG:18678 028 13 21		       MOVS	       R1, #0x13			     ; Rd = Op2
ROM_ORIG:1867A 028 21 72		       STRB	       R1, [R4,#8]			     ; Store to	Memory
ROM_ORIG:1867C 028 02 21		       MOVS	       R1, #2				     ; Rd = Op2
ROM_ORIG:1867E 028 61 72		       STRB	       R1, [R4,#9]			     ; Store to	Memory
ROM_ORIG:18680 028 12 21		       MOVS	       R1, #0x12			     ; Rd = Op2
ROM_ORIG:18682 028 A0 72		       STRB	       R0, [R4,#0xA]			     ; Store to	Memory
ROM_ORIG:18684 028 21 73		       STRB	       R1, [R4,#0xC]			     ; Store to	Memory
ROM_ORIG:18686 028 15 21		       MOVS	       R1, #0x15			     ; Rd = Op2
ROM_ORIG:18688 028 61 73		       STRB	       R1, [R4,#0xD]			     ; Store to	Memory
ROM_ORIG:1868A 028 A0 73		       STRB	       R0, [R4,#0xE]			     ; Store to	Memory
ROM_ORIG:1868C 028 84 F8 23 20		       STRB.W	       R2, [R4,#0x23]			     ; Store to	Memory
ROM_ORIG:18690 028 84 F8 24 10		       STRB.W	       R1, [R4,#0x24]			     ; Store to	Memory
ROM_ORIG:18694 028 84 F8 25 00		       STRB.W	       R0, [R4,#0x25]			     ; Store to	Memory
ROM_ORIG:18698 028 84 F8 3A 10		       STRB.W	       R1, [R4,#0x3A]			     ; Store to	Memory
ROM_ORIG:1869C 028 09 21		       MOVS	       R1, #9				     ; Rd = Op2
ROM_ORIG:1869E 028 84 F8 3B 10		       STRB.W	       R1, [R4,#0x3B]			     ; Store to	Memory
ROM_ORIG:186A2 028 04 F1 3D 01		       ADD.W	       R1, R4, #0x3D			     ; Rd = Op1	+ Op2
ROM_ORIG:186A6 028 84 F8 3C 00		       STRB.W	       R0, [R4,#0x3C]			     ; Store to	Memory
ROM_ORIG:186AA 028 13 48		       LDR	       R0, =dword_14020			     ; Load from Memory
ROM_ORIG:186AC 028 00 68		       LDR	       R0, [R0]				     ; Load from Memory
ROM_ORIG:186AE 028 FC F7 F8 EA		       BLX	       sub_14CA0			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:186AE 028
ROM_ORIG:186B2 028 FF F7 C7 F8		       BL	       sub_17844			     ; Branch with Link
ROM_ORIG:186B2 028
ROM_ORIG:186B6 028 A8 B1		       CBZ	       R0, loc_186E4			     ; Compare and Branch on Zero
ROM_ORIG:186B6
ROM_ORIG:186B8 028 FF F7 D0 F8		       BL	       sub_1785C			     ; Branch with Link
ROM_ORIG:186B8 028
ROM_ORIG:186BC 028 E0 72		       STRB	       R0, [R4,#0xB]			     ; Store to	Memory
ROM_ORIG:186BE 028 04 F1 0F 00		       ADD.W	       R0, R4, #0xF			     ; Rd = Op1	+ Op2
ROM_ORIG:186C2 028 FF F7 F4 FA		       BL	       sub_17CAE			     ; Branch with Link
ROM_ORIG:186C2 028
ROM_ORIG:186C6 028 01 A8		       ADD	       R0, SP, #0x28+var_24		     ; Rd = Op1	+ Op2
ROM_ORIG:186C8 028 FF F7 03 FB		       BL	       sub_17CD2			     ; Branch with Link
ROM_ORIG:186C8 028
ROM_ORIG:186CC 028 14 22		       MOVS	       R2, #0x14			     ; Rd = Op2
ROM_ORIG:186CE 028 01 A9		       ADD	       R1, SP, #0x28+var_24		     ; Rd = Op1	+ Op2
ROM_ORIG:186D0 028 04 F1 26 00		       ADD.W	       R0, R4, #0x26			     ; Rd = Op1	+ Op2
ROM_ORIG:186D4 028 FC F7 F4 E9		       BLX	       sub_14AC0			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:186D4 028
ROM_ORIG:186D8 028 FF F7 04 FB		       BL	       sub_17CE4			     ; Branch with Link
ROM_ORIG:186D8 028
ROM_ORIG:186DC 028 04 F1 41 01		       ADD.W	       R1, R4, #0x41			     ; Rd = Op1	+ Op2
ROM_ORIG:186E0 028 FC F7 DE EA		       BLX	       sub_14CA0			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:186E0 028
ROM_ORIG:186E4
ROM_ORIG:186E4		       loc_186E4							     ; CODE XREF: sub_18644+Ej
ROM_ORIG:186E4											     ; sub_18644+72j
ROM_ORIG:186E4 028 10 2E		       CMP	       R6, #0x10			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:186E6 028 03 D1		       BNE	       loc_186F0			     ; Branch
ROM_ORIG:186E6
ROM_ORIG:186E8 028 04 20		       MOVS	       R0, #4				     ; Rd = Op2
ROM_ORIG:186EA 028 20 70		       STRB	       R0, [R4]				     ; Store to	Memory
ROM_ORIG:186EA
ROM_ORIG:186EC
ROM_ORIG:186EC		       loc_186EC							     ; CODE XREF: sub_18644+AEj
ROM_ORIG:186EC 028 06 B0		       ADD	       SP, SP, #0x18			     ; Rd = Op1	+ Op2
ROM_ORIG:186EE 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:186EE
ROM_ORIG:186F0		       ; ---------------------------------------------------------------------------
ROM_ORIG:186F0
ROM_ORIG:186F0		       loc_186F0							     ; CODE XREF: sub_18644+A2j
ROM_ORIG:186F0 028 25 70		       STRB	       R5, [R4]				     ; Store to	Memory
ROM_ORIG:186F2 028 FB E7		       B	       loc_186EC			     ; Branch
ROM_ORIG:186F2
ROM_ORIG:186F2		       ; End of	function sub_18644
ROM_ORIG:186F2
ROM_ORIG:186F2		       ; ---------------------------------------------------------------------------
ROM_ORIG:186F4 FC BF 01	00     off_186F4       DCD dword_1BFFC					     ; DATA XREF: sub_18644+2Er
ROM_ORIG:186F8 20 40 01	00     off_186F8       DCD dword_14020					     ; DATA XREF: sub_18644+66r
ROM_ORIG:186FC 2D			       DCB 0x2D	; -
ROM_ORIG:186FD E9			       DCB 0xE9	; È
ROM_ORIG:186FE F3			       DCB 0xF3	; Û
ROM_ORIG:186FF 4F			       DCB 0x4F	; O
ROM_ORIG:18700 00			       DCB    0
ROM_ORIG:18701 20			       DCB 0x20
ROM_ORIG:18702 B3			       DCB 0xB3	; ≥
ROM_ORIG:18703 B0			       DCB 0xB0	; ∞
ROM_ORIG:18704 01			       DCB    1
ROM_ORIG:18705 46			       DCB 0x46	; F
ROM_ORIG:18706 01			       DCB    1
ROM_ORIG:18707 AC			       DCB 0xAC	; ¨
ROM_ORIG:18708 02			       DCB    2
ROM_ORIG:18709 46			       DCB 0x46	; F
ROM_ORIG:1870A 18			       DCB 0x18
ROM_ORIG:1870B AE			       DCB 0xAE	; Æ
ROM_ORIG:1870C 1B			       DCB 0x1B
ROM_ORIG:1870D AD			       DCB 0xAD	; ≠
ROM_ORIG:1870E 32			       DCB 0x32	; 2
ROM_ORIG:1870F 90			       DCB 0x90	; ê
ROM_ORIG:18710 01			       DCB    1
ROM_ORIG:18711 EB			       DCB 0xEB	; Î
ROM_ORIG:18712 81			       DCB 0x81	; Å
ROM_ORIG:18713 03			       DCB    3
ROM_ORIG:18714 00			       DCB    0
ROM_ORIG:18715 20			       DCB 0x20
ROM_ORIG:18716 72			       DCB 0x72	; r
ROM_ORIG:18717 54			       DCB 0x54	; T
ROM_ORIG:18718 05			       DCB    5
ROM_ORIG:18719 EB			       DCB 0xEB	; Î
ROM_ORIG:1871A 43			       DCB 0x43	; C
ROM_ORIG:1871B 07			       DCB    7
ROM_ORIG:1871C 04			       DCB    4
ROM_ORIG:1871D EB			       DCB 0xEB	; Î
ROM_ORIG:1871E 43			       DCB 0x43	; C
ROM_ORIG:1871F 03			       DCB    3
ROM_ORIG:18720 00			       DCB    0
ROM_ORIG:18721 22			       DCB 0x22	; "
ROM_ORIG:18722 3A			       DCB 0x3A	; :
ROM_ORIG:18723 54			       DCB 0x54	; T
ROM_ORIG:18724 1A			       DCB 0x1A
ROM_ORIG:18725 54			       DCB 0x54	; T
ROM_ORIG:18726 40			       DCB 0x40	; @
ROM_ORIG:18727 1C			       DCB 0x1C
ROM_ORIG:18728 04			       DCB    4
ROM_ORIG:18729 28			       DCB 0x28	; (
ROM_ORIG:1872A F9			       DCB 0xF9	; ˘
ROM_ORIG:1872B D9			       DCB 0xD9	; Ÿ
ROM_ORIG:1872C 49			       DCB 0x49	; I
ROM_ORIG:1872D 1C			       DCB 0x1C
ROM_ORIG:1872E 04			       DCB    4
ROM_ORIG:1872F 29			       DCB 0x29	; )
ROM_ORIG:18730 EE			       DCB 0xEE	; Ó
ROM_ORIG:18731 D9			       DCB 0xD9	; Ÿ
ROM_ORIG:18732 34			       DCB 0x34	; 4
ROM_ORIG:18733 98			       DCB 0x98	; ò
ROM_ORIG:18734 01			       DCB    1
ROM_ORIG:18735 21			       DCB 0x21	; !
ROM_ORIG:18736 8D			       DCB 0x8D	; ç
ROM_ORIG:18737 F8			       DCB 0xF8	; ¯
ROM_ORIG:18738 76			       DCB 0x76	; v
ROM_ORIG:18739 10			       DCB 0x10
ROM_ORIG:1873A 40			       DCB 0x40	; @
ROM_ORIG:1873B 78			       DCB 0x78	; x
ROM_ORIG:1873C 8D			       DCB 0x8D	; ç
ROM_ORIG:1873D F8			       DCB 0xF8	; ¯
ROM_ORIG:1873E 77			       DCB 0x77	; w
ROM_ORIG:1873F 00			       DCB    0
ROM_ORIG:18740 8D			       DCB 0x8D	; ç
ROM_ORIG:18741 F8			       DCB 0xF8	; ¯
ROM_ORIG:18742 61			       DCB 0x61	; a
ROM_ORIG:18743 10			       DCB 0x10
ROM_ORIG:18744 60			       DCB 0x60	; `
ROM_ORIG:18745 B1			       DCB 0xB1	; ±
ROM_ORIG:18746 65			       DCB 0x65	; e
ROM_ORIG:18747 49			       DCB 0x49	; I
ROM_ORIG:18748 08			       DCB    8
ROM_ORIG:18749 5C			       DCB 0x5C	; \
ROM_ORIG:1874A 3F			       DCB 0x3F	; ?
ROM_ORIG:1874B 21			       DCB 0x21	; !
ROM_ORIG:1874C C0			       DCB 0xC0	; ¿
ROM_ORIG:1874D F1			       DCB 0xF1	; Ò
ROM_ORIG:1874E 3F			       DCB 0x3F	; ?
ROM_ORIG:1874F 00			       DCB    0
ROM_ORIG:18750 FC			       DCB 0xFC	; ¸
ROM_ORIG:18751 F7			       DCB 0xF7	; ˜
ROM_ORIG:18752 24			       DCB 0x24	; $
ROM_ORIG:18753 E8			       DCB 0xE8	; Ë
ROM_ORIG:18754 61			       DCB 0x61	; a
ROM_ORIG:18755 49			       DCB 0x49	; I
ROM_ORIG:18756 40			       DCB 0x40	; @
ROM_ORIG:18757 39			       DCB 0x39	; 9
ROM_ORIG:18758 08			       DCB    8
ROM_ORIG:18759 5C			       DCB 0x5C	; \
ROM_ORIG:1875A 8D			       DCB 0x8D	; ç
ROM_ORIG:1875B F8			       DCB 0xF8	; ¯
ROM_ORIG:1875C 0E			       DCB  0xE
ROM_ORIG:1875D 00			       DCB    0
ROM_ORIG:1875E 01			       DCB    1
ROM_ORIG:1875F E0			       DCB 0xE0	; ‡
ROM_ORIG:18760 8D			       DCB 0x8D	; ç
ROM_ORIG:18761 F8			       DCB 0xF8	; ¯
ROM_ORIG:18762 0E			       DCB  0xE
ROM_ORIG:18763 20			       DCB 0x20
ROM_ORIG:18764 03			       DCB    3
ROM_ORIG:18765 27			       DCB 0x27	; '
ROM_ORIG:18766 34			       DCB 0x34	; 4
ROM_ORIG:18767 98			       DCB 0x98	; ò
ROM_ORIG:18768 18			       DCB 0x18
ROM_ORIG:18769 AE			       DCB 0xAE	; Æ
ROM_ORIG:1876A 4F			       DCB 0x4F	; O
ROM_ORIG:1876B F0			       DCB 0xF0	; 
ROM_ORIG:1876C 01			       DCB    1
ROM_ORIG:1876D 0A			       DCB  0xA
ROM_ORIG:1876E 06			       DCB    6
ROM_ORIG:1876F EB			       DCB 0xEB	; Î
ROM_ORIG:18770 07			       DCB    7
ROM_ORIG:18771 09			       DCB    9
ROM_ORIG:18772 10			       DCB 0x10
ROM_ORIG:18773 F8			       DCB 0xF8	; ¯
ROM_ORIG:18774 07			       DCB    7
ROM_ORIG:18775 80			       DCB 0x80	; Ä
ROM_ORIG:18776 1A			       DCB 0x1A
ROM_ORIG:18777 E0			       DCB 0xE0	; ‡
ROM_ORIG:18778 34			       DCB 0x34	; 4
ROM_ORIG:18779 99			       DCB 0x99	; ô
ROM_ORIG:1877A A7			       DCB 0xA7	; ß
ROM_ORIG:1877B EB			       DCB 0xEB	; Î
ROM_ORIG:1877C 0A			       DCB  0xA
ROM_ORIG:1877D 00			       DCB    0
ROM_ORIG:1877E 08			       DCB    8
ROM_ORIG:1877F 5C			       DCB 0x5C	; \
ROM_ORIG:18780 98			       DCB 0x98	; ò
ROM_ORIG:18781 B1			       DCB 0xB1	; ±
ROM_ORIG:18782 07			       DCB    7
ROM_ORIG:18783 EB			       DCB 0xEB	; Î
ROM_ORIG:18784 87			       DCB 0x87	; á
ROM_ORIG:18785 01			       DCB    1
ROM_ORIG:18786 05			       DCB    5
ROM_ORIG:18787 EB			       DCB 0xEB	; Î
ROM_ORIG:18788 41			       DCB 0x41	; A
ROM_ORIG:18789 01			       DCB    1
ROM_ORIG:1878A 51			       DCB 0x51	; Q
ROM_ORIG:1878B 44			       DCB 0x44	; D
ROM_ORIG:1878C 11			       DCB 0x11
ROM_ORIG:1878D F8			       DCB 0xF8	; ¯
ROM_ORIG:1878E 14			       DCB 0x14
ROM_ORIG:1878F 1C			       DCB 0x1C
ROM_ORIG:18790 59			       DCB 0x59	; Y
ROM_ORIG:18791 B1			       DCB 0xB1	; ±
ROM_ORIG:18792 52			       DCB 0x52	; R
ROM_ORIG:18793 4A			       DCB 0x4A	; J
ROM_ORIG:18794 10			       DCB 0x10
ROM_ORIG:18795 5C			       DCB 0x5C	; \
ROM_ORIG:18796 51			       DCB 0x51	; Q
ROM_ORIG:18797 5C			       DCB 0x5C	; \
ROM_ORIG:18798 08			       DCB    8
ROM_ORIG:18799 44			       DCB 0x44	; D
ROM_ORIG:1879A 3F			       DCB 0x3F	; ?
ROM_ORIG:1879B 21			       DCB 0x21	; !
ROM_ORIG:1879C FB			       DCB 0xFB	; ˚
ROM_ORIG:1879D F7			       DCB 0xF7	; ˜
ROM_ORIG:1879E FE			       DCB 0xFE	; ˛
ROM_ORIG:1879F EF			       DCB 0xEF	; Ô
ROM_ORIG:187A0 4E			       DCB 0x4E	; N
ROM_ORIG:187A1 49			       DCB 0x49	; I
ROM_ORIG:187A2 40			       DCB 0x40	; @
ROM_ORIG:187A3 39			       DCB 0x39	; 9
ROM_ORIG:187A4 08			       DCB    8
ROM_ORIG:187A5 5C			       DCB 0x5C	; \
ROM_ORIG:187A6 80			       DCB 0x80	; Ä
ROM_ORIG:187A7 EA			       DCB 0xEA	; Í
ROM_ORIG:187A8 08			       DCB    8
ROM_ORIG:187A9 08			       DCB    8
ROM_ORIG:187AA 0A			       DCB  0xA
ROM_ORIG:187AB F1			       DCB 0xF1	; Ò
ROM_ORIG:187AC 01			       DCB    1
ROM_ORIG:187AD 0A			       DCB  0xA
ROM_ORIG:187AE 19			       DCB 0x19
ROM_ORIG:187AF F8			       DCB 0xF8	; ¯
ROM_ORIG:187B0 02			       DCB    2
ROM_ORIG:187B1 1C			       DCB 0x1C
ROM_ORIG:187B2 32			       DCB 0x32	; 2
ROM_ORIG:187B3 46			       DCB 0x46	; F
ROM_ORIG:187B4 51			       DCB 0x51	; Q
ROM_ORIG:187B5 45			       DCB 0x45	; E
ROM_ORIG:187B6 DF			       DCB 0xDF	; ﬂ
ROM_ORIG:187B7 D2			       DCB 0xD2	; “
ROM_ORIG:187B8 B8			       DCB 0xB8	; ∏
ROM_ORIG:187B9 F1			       DCB 0xF1	; Ò
ROM_ORIG:187BA 00			       DCB    0
ROM_ORIG:187BB 0F			       DCB  0xF
ROM_ORIG:187BC 17			       DCB 0x17
ROM_ORIG:187BD D1			       DCB 0xD1	; —
ROM_ORIG:187BE 19			       DCB 0x19
ROM_ORIG:187BF F8			       DCB 0xF8	; ¯
ROM_ORIG:187C0 02			       DCB    2
ROM_ORIG:187C1 0C			       DCB  0xC
ROM_ORIG:187C2 07			       DCB    7
ROM_ORIG:187C3 EB			       DCB 0xEB	; Î
ROM_ORIG:187C4 87			       DCB 0x87	; á
ROM_ORIG:187C5 02			       DCB    2
ROM_ORIG:187C6 F0			       DCB 0xF0	; 
ROM_ORIG:187C7 55			       DCB 0x55	; U
ROM_ORIG:187C8 00			       DCB    0
ROM_ORIG:187C9 20			       DCB 0x20
ROM_ORIG:187CA 04			       DCB    4
ROM_ORIG:187CB EB			       DCB 0xEB	; Î
ROM_ORIG:187CC 42			       DCB 0x42	; B
ROM_ORIG:187CD 06			       DCB    6
ROM_ORIG:187CE 05			       DCB    5
ROM_ORIG:187CF EB			       DCB 0xEB	; Î
ROM_ORIG:187D0 42			       DCB 0x42	; B
ROM_ORIG:187D1 03			       DCB    3
ROM_ORIG:187D2 09			       DCB    9
ROM_ORIG:187D3 E0			       DCB 0xE0	; ‡
ROM_ORIG:187D4 1A			       DCB 0x1A
ROM_ORIG:187D5 18			       DCB 0x18
ROM_ORIG:187D6 12			       DCB 0x12
ROM_ORIG:187D7 F8			       DCB 0xF8	; ¯
ROM_ORIG:187D8 14			       DCB 0x14
ROM_ORIG:187D9 2C			       DCB 0x2C	; ,
ROM_ORIG:187DA 1A			       DCB 0x1A
ROM_ORIG:187DB 54			       DCB 0x54	; T
ROM_ORIG:187DC 32			       DCB 0x32	; 2
ROM_ORIG:187DD 18			       DCB 0x18
ROM_ORIG:187DE 40			       DCB 0x40	; @
ROM_ORIG:187DF 1C			       DCB 0x1C
ROM_ORIG:187E0 12			       DCB 0x12
ROM_ORIG:187E1 F8			       DCB 0xF8	; ¯
ROM_ORIG:187E2 14			       DCB 0x14
ROM_ORIG:187E3 CC			       DCB 0xCC	; Ã
ROM_ORIG:187E4 82			       DCB 0x82	; Ç
ROM_ORIG:187E5 F8			       DCB 0xF8	; ¯
ROM_ORIG:187E6 02			       DCB    2
ROM_ORIG:187E7 C0			       DCB 0xC0	; ¿
ROM_ORIG:187E8 81			       DCB 0x81	; Å
ROM_ORIG:187E9 42			       DCB 0x42	; B
ROM_ORIG:187EA F3			       DCB 0xF3	; Û
ROM_ORIG:187EB D2			       DCB 0xD2	; “
ROM_ORIG:187EC 5B			       DCB 0x5B	; [
ROM_ORIG:187ED E0			       DCB 0xE0	; ‡
ROM_ORIG:187EE 07			       DCB    7
ROM_ORIG:187EF EB			       DCB 0xEB	; Î
ROM_ORIG:187F0 87			       DCB 0x87	; á
ROM_ORIG:187F1 0B			       DCB  0xB
ROM_ORIG:187F2 00			       DCB    0
ROM_ORIG:187F3 20			       DCB 0x20
ROM_ORIG:187F4 05			       DCB    5
ROM_ORIG:187F5 EB			       DCB 0xEB	; Î
ROM_ORIG:187F6 4B			       DCB 0x4B	; K
ROM_ORIG:187F7 0A			       DCB  0xA
ROM_ORIG:187F8 06			       DCB    6
ROM_ORIG:187F9 E0			       DCB 0xE0	; ‡
ROM_ORIG:187FA 0A			       DCB  0xA
ROM_ORIG:187FB EB			       DCB 0xEB	; Î
ROM_ORIG:187FC 00			       DCB    0
ROM_ORIG:187FD 03			       DCB    3
ROM_ORIG:187FE 13			       DCB 0x13
ROM_ORIG:187FF F8			       DCB 0xF8	; ¯
ROM_ORIG:18800 14			       DCB 0x14
ROM_ORIG:18801 3C			       DCB 0x3C	; <
ROM_ORIG:18802 0A			       DCB  0xA
ROM_ORIG:18803 F8			       DCB 0xF8	; ¯
ROM_ORIG:18804 00			       DCB    0
ROM_ORIG:18805 30			       DCB 0x30	; 0
ROM_ORIG:18806 40			       DCB 0x40	; @
ROM_ORIG:18807 1C			       DCB 0x1C
ROM_ORIG:18808 81			       DCB 0x81	; Å
ROM_ORIG:18809 42			       DCB 0x42	; B
ROM_ORIG:1880A F6			       DCB 0xF6	; ˆ
ROM_ORIG:1880B D2			       DCB 0xD2	; “
ROM_ORIG:1880C 00			       DCB    0
ROM_ORIG:1880D 26			       DCB 0x26	; &
ROM_ORIG:1880E 16			       DCB 0x16
ROM_ORIG:1880F E0			       DCB 0xE0	; ‡
ROM_ORIG:18810 04			       DCB    4
ROM_ORIG:18811 EB			       DCB 0xEB	; Î
ROM_ORIG:18812 4B			       DCB 0x4B	; K
ROM_ORIG:18813 00			       DCB    0
ROM_ORIG:18814 30			       DCB 0x30	; 0
ROM_ORIG:18815 44			       DCB 0x44	; D
ROM_ORIG:18816 10			       DCB 0x10
ROM_ORIG:18817 F8			       DCB 0xF8	; ¯
ROM_ORIG:18818 14			       DCB 0x14
ROM_ORIG:18819 0C			       DCB  0xC
ROM_ORIG:1881A 78			       DCB 0x78	; x
ROM_ORIG:1881B B1			       DCB 0xB1	; ±
ROM_ORIG:1881C 2F			       DCB 0x2F	; /
ROM_ORIG:1881D 49			       DCB 0x49	; I
ROM_ORIG:1881E 08			       DCB    8
ROM_ORIG:1881F 5C			       DCB 0x5C	; \
ROM_ORIG:18820 11			       DCB 0x11
ROM_ORIG:18821 F8			       DCB 0xF8	; ¯
ROM_ORIG:18822 08			       DCB    8
ROM_ORIG:18823 10			       DCB 0x10
ROM_ORIG:18824 08			       DCB    8
ROM_ORIG:18825 44			       DCB 0x44	; D
ROM_ORIG:18826 3F			       DCB 0x3F	; ?
ROM_ORIG:18827 21			       DCB 0x21	; !
ROM_ORIG:18828 FB			       DCB 0xFB	; ˚
ROM_ORIG:18829 F7			       DCB 0xF7	; ˜
ROM_ORIG:1882A B8			       DCB 0xB8	; ∏
ROM_ORIG:1882B EF			       DCB 0xEF	; Ô
ROM_ORIG:1882C 2B			       DCB 0x2B	; +
ROM_ORIG:1882D 49			       DCB 0x49	; I
ROM_ORIG:1882E 40			       DCB 0x40	; @
ROM_ORIG:1882F 39			       DCB 0x39	; 9
ROM_ORIG:18830 09			       DCB    9
ROM_ORIG:18831 5C			       DCB 0x5C	; \
ROM_ORIG:18832 0A			       DCB  0xA
ROM_ORIG:18833 EB			       DCB 0xEB	; Î
ROM_ORIG:18834 06			       DCB    6
ROM_ORIG:18835 00			       DCB    0
ROM_ORIG:18836 82			       DCB 0x82	; Ç
ROM_ORIG:18837 78			       DCB 0x78	; x
ROM_ORIG:18838 51			       DCB 0x51	; Q
ROM_ORIG:18839 40			       DCB 0x40	; @
ROM_ORIG:1883A 81			       DCB 0x81	; Å
ROM_ORIG:1883B 70			       DCB 0x70	; p
ROM_ORIG:1883C 76			       DCB 0x76	; v
ROM_ORIG:1883D 1C			       DCB 0x1C
ROM_ORIG:1883E 19			       DCB 0x19
ROM_ORIG:1883F F8			       DCB 0xF8	; ¯
ROM_ORIG:18840 02			       DCB    2
ROM_ORIG:18841 1C			       DCB 0x1C
ROM_ORIG:18842 B1			       DCB 0xB1	; ±
ROM_ORIG:18843 42			       DCB 0x42	; B
ROM_ORIG:18844 E4			       DCB 0xE4	; ‰
ROM_ORIG:18845 D2			       DCB 0xD2	; “
ROM_ORIG:18846 19			       DCB 0x19
ROM_ORIG:18847 F8			       DCB 0xF8	; ¯
ROM_ORIG:18848 02			       DCB    2
ROM_ORIG:18849 2C			       DCB 0x2C	; ,
ROM_ORIG:1884A 18			       DCB 0x18
ROM_ORIG:1884B A8			       DCB 0xA8	; ®
ROM_ORIG:1884C B7			       DCB 0xB7	; ∑
ROM_ORIG:1884D EB			       DCB 0xEB	; Î
ROM_ORIG:1884E 42			       DCB 0x42	; B
ROM_ORIG:1884F 0F			       DCB  0xF
ROM_ORIG:18850 0C			       DCB  0xC
ROM_ORIG:18851 D8			       DCB 0xD8	; ÿ
ROM_ORIG:18852 C1			       DCB 0xC1	; ¡
ROM_ORIG:18853 55			       DCB 0x55	; U
ROM_ORIG:18854 00			       DCB    0
ROM_ORIG:18855 20			       DCB 0x20
ROM_ORIG:18856 04			       DCB    4
ROM_ORIG:18857 EB			       DCB 0xEB	; Î
ROM_ORIG:18858 4B			       DCB 0x4B	; K
ROM_ORIG:18859 03			       DCB    3
ROM_ORIG:1885A 04			       DCB    4
ROM_ORIG:1885B E0			       DCB 0xE0	; ‡
ROM_ORIG:1885C 1A			       DCB 0x1A
ROM_ORIG:1885D 18			       DCB 0x18
ROM_ORIG:1885E 40			       DCB 0x40	; @
ROM_ORIG:1885F 1C			       DCB 0x1C
ROM_ORIG:18860 12			       DCB 0x12
ROM_ORIG:18861 F8			       DCB 0xF8	; ¯
ROM_ORIG:18862 14			       DCB 0x14
ROM_ORIG:18863 6C			       DCB 0x6C	; l
ROM_ORIG:18864 96			       DCB 0x96	; ñ
ROM_ORIG:18865 70			       DCB 0x70	; p
ROM_ORIG:18866 81			       DCB 0x81	; Å
ROM_ORIG:18867 42			       DCB 0x42	; B
ROM_ORIG:18868 F8			       DCB 0xF8	; ¯
ROM_ORIG:18869 D2			       DCB 0xD2	; “
ROM_ORIG:1886A 1C			       DCB 0x1C
ROM_ORIG:1886B E0			       DCB 0xE0	; ‡
ROM_ORIG:1886C 79			       DCB 0x79	; y
ROM_ORIG:1886D 1A			       DCB 0x1A
ROM_ORIG:1886E 00			       DCB    0
ROM_ORIG:1886F 26			       DCB 0x26	; &
ROM_ORIG:18870 C1			       DCB 0xC1	; ¡
ROM_ORIG:18871 55			       DCB 0x55	; U
ROM_ORIG:18872 14			       DCB 0x14
ROM_ORIG:18873 E0			       DCB 0xE0	; ‡
ROM_ORIG:18874 0A			       DCB  0xA
ROM_ORIG:18875 EB			       DCB 0xEB	; Î
ROM_ORIG:18876 06			       DCB    6
ROM_ORIG:18877 00			       DCB    0
ROM_ORIG:18878 10			       DCB 0x10
ROM_ORIG:18879 F8			       DCB 0xF8	; ¯
ROM_ORIG:1887A 14			       DCB 0x14
ROM_ORIG:1887B 0C			       DCB  0xC
ROM_ORIG:1887C 58			       DCB 0x58	; X
ROM_ORIG:1887D B1			       DCB 0xB1	; ±
ROM_ORIG:1887E 17			       DCB 0x17
ROM_ORIG:1887F 49			       DCB 0x49	; I
ROM_ORIG:18880 08			       DCB    8
ROM_ORIG:18881 5C			       DCB 0x5C	; \
ROM_ORIG:18882 11			       DCB 0x11
ROM_ORIG:18883 F8			       DCB 0xF8	; ¯
ROM_ORIG:18884 08			       DCB    8
ROM_ORIG:18885 10			       DCB 0x10
ROM_ORIG:18886 40			       DCB 0x40	; @
ROM_ORIG:18887 1A			       DCB 0x1A
ROM_ORIG:18888 3F			       DCB 0x3F	; ?
ROM_ORIG:18889 21			       DCB 0x21	; !
ROM_ORIG:1888A 3F			       DCB 0x3F	; ?
ROM_ORIG:1888B 30			       DCB 0x30	; 0
ROM_ORIG:1888C FB			       DCB 0xFB	; ˚
ROM_ORIG:1888D F7			       DCB 0xF7	; ˜
ROM_ORIG:1888E 86			       DCB 0x86	; Ü
ROM_ORIG:1888F EF			       DCB 0xEF	; Ô
ROM_ORIG:18890 12			       DCB 0x12
ROM_ORIG:18891 49			       DCB 0x49	; I
ROM_ORIG:18892 40			       DCB 0x40	; @
ROM_ORIG:18893 39			       DCB 0x39	; 9
ROM_ORIG:18894 08			       DCB    8
ROM_ORIG:18895 5C			       DCB 0x5C	; \
ROM_ORIG:18896 04			       DCB    4
ROM_ORIG:18897 EB			       DCB 0xEB	; Î
ROM_ORIG:18898 4B			       DCB 0x4B	; K
ROM_ORIG:18899 01			       DCB    1
ROM_ORIG:1889A 88			       DCB 0x88	; à
ROM_ORIG:1889B 55			       DCB 0x55	; U
ROM_ORIG:1889C 76			       DCB 0x76	; v
ROM_ORIG:1889D 1C			       DCB 0x1C
ROM_ORIG:1889E 19			       DCB 0x19
ROM_ORIG:1889F F8			       DCB 0xF8	; ¯
ROM_ORIG:188A0 02			       DCB    2
ROM_ORIG:188A1 0C			       DCB  0xC
ROM_ORIG:188A2 B0			       DCB 0xB0	; ∞
ROM_ORIG:188A3 42			       DCB 0x42	; B
ROM_ORIG:188A4 E6			       DCB 0xE6	; Ê
ROM_ORIG:188A5 D2			       DCB 0xD2	; “
ROM_ORIG:188A6 BF			       DCB 0xBF	; ø
ROM_ORIG:188A7 1C			       DCB 0x1C
ROM_ORIG:188A8 03			       DCB    3
ROM_ORIG:188A9 2F			       DCB 0x2F	; /
ROM_ORIG:188AA 7F			       DCB 0x7F	; 
ROM_ORIG:188AB F6			       DCB 0xF6	; ˆ
ROM_ORIG:188AC 5C			       DCB 0x5C	; \
ROM_ORIG:188AD AF			       DCB 0xAF	; Ø
ROM_ORIG:188AE 9D			       DCB 0x9D	; ù
ROM_ORIG:188AF F8			       DCB 0xF8	; ¯
ROM_ORIG:188B0 63			       DCB 0x63	; c
ROM_ORIG:188B1 10			       DCB 0x10
ROM_ORIG:188B2 02			       DCB    2
ROM_ORIG:188B3 29			       DCB 0x29	; )
ROM_ORIG:188B4 04			       DCB    4
ROM_ORIG:188B5 D9			       DCB 0xD9	; Ÿ
ROM_ORIG:188B6 01			       DCB    1
ROM_ORIG:188B7 20			       DCB 0x20
ROM_ORIG:188B8 32			       DCB 0x32	; 2
ROM_ORIG:188B9 90			       DCB 0x90	; ê
ROM_ORIG:188BA 35			       DCB 0x35	; 5
ROM_ORIG:188BB B0			       DCB 0xB0	; ∞
ROM_ORIG:188BC BD			       DCB 0xBD	; Ω
ROM_ORIG:188BD E8			       DCB 0xE8	; Ë
ROM_ORIG:188BE F0			       DCB 0xF0	; 
ROM_ORIG:188BF 8F			       DCB 0x8F	; è
ROM_ORIG:188C0 33			       DCB 0x33	; 3
ROM_ORIG:188C1 98			       DCB 0x98	; ò
ROM_ORIG:188C2 01			       DCB    1
ROM_ORIG:188C3 70			       DCB 0x70	; p
ROM_ORIG:188C4 01			       DCB    1
ROM_ORIG:188C5 20			       DCB 0x20
ROM_ORIG:188C6 04			       DCB    4
ROM_ORIG:188C7 E0			       DCB 0xE0	; ‡
ROM_ORIG:188C8 2A			       DCB 0x2A	; *
ROM_ORIG:188C9 18			       DCB 0x18
ROM_ORIG:188CA 33			       DCB 0x33	; 3
ROM_ORIG:188CB 9B			       DCB 0x9B	; õ
ROM_ORIG:188CC 92			       DCB 0x92	; í
ROM_ORIG:188CD 7F			       DCB 0x7F	; 
ROM_ORIG:188CE 1A			       DCB 0x1A
ROM_ORIG:188CF 54			       DCB 0x54	; T
ROM_ORIG:188D0 40			       DCB 0x40	; @
ROM_ORIG:188D1 1C			       DCB 0x1C
ROM_ORIG:188D2 81			       DCB 0x81	; Å
ROM_ORIG:188D3 42			       DCB 0x42	; B
ROM_ORIG:188D4 F8			       DCB 0xF8	; ¯
ROM_ORIG:188D5 D2			       DCB 0xD2	; “
ROM_ORIG:188D6 32			       DCB 0x32	; 2
ROM_ORIG:188D7 98			       DCB 0x98	; ò
ROM_ORIG:188D8 EF			       DCB 0xEF	; Ô
ROM_ORIG:188D9 E7			       DCB 0xE7	; Á
ROM_ORIG:188DA 00			       DCB    0
ROM_ORIG:188DB 00			       DCB    0
ROM_ORIG:188DC C0			       DCB 0xC0	; ¿
ROM_ORIG:188DD B3			       DCB 0xB3	; ≥
ROM_ORIG:188DE 01			       DCB    1
ROM_ORIG:188DF 00			       DCB    0
ROM_ORIG:188E0 2D			       DCB 0x2D	; -
ROM_ORIG:188E1 E9			       DCB 0xE9	; È
ROM_ORIG:188E2 F7			       DCB 0xF7	; ˜
ROM_ORIG:188E3 4F			       DCB 0x4F	; O
ROM_ORIG:188E4 00			       DCB    0
ROM_ORIG:188E5 20			       DCB 0x20
ROM_ORIG:188E6 DF			       DCB 0xDF	; ﬂ
ROM_ORIG:188E7 F8			       DCB 0xF8	; ¯
ROM_ORIG:188E8 68			       DCB 0x68	; h
ROM_ORIG:188E9 B0			       DCB 0xB0	; ∞
ROM_ORIG:188EA 82			       DCB 0x82	; Ç
ROM_ORIG:188EB B0			       DCB 0xB0	; ∞
ROM_ORIG:188EC 92			       DCB 0x92	; í
ROM_ORIG:188ED F8			       DCB 0xF8	; ¯
ROM_ORIG:188EE 00			       DCB    0
ROM_ORIG:188EF 90			       DCB 0x90	; ê
ROM_ORIG:188F0 00			       DCB    0
ROM_ORIG:188F1 27			       DCB 0x27	; '
ROM_ORIG:188F2 01			       DCB    1
ROM_ORIG:188F3 90			       DCB 0x90	; ê
ROM_ORIG:188F4 0B			       DCB  0xB
ROM_ORIG:188F5 F1			       DCB 0xF1	; Ò
ROM_ORIG:188F6 40			       DCB 0x40	; @
ROM_ORIG:188F7 00			       DCB    0
ROM_ORIG:188F8 01			       DCB    1
ROM_ORIG:188F9 26			       DCB 0x26	; &
ROM_ORIG:188FA 90			       DCB 0x90	; ê
ROM_ORIG:188FB 46			       DCB 0x46	; F
ROM_ORIG:188FC 4F			       DCB 0x4F	; O
ROM_ORIG:188FD F0			       DCB 0xF0	; 
ROM_ORIG:188FE 3F			       DCB 0x3F	; ?
ROM_ORIG:188FF 0A			       DCB  0xA
ROM_ORIG:18900 00			       DCB    0
ROM_ORIG:18901 90			       DCB 0x90	; ê
ROM_ORIG:18902 01			       DCB    1
ROM_ORIG:18903 25			       DCB 0x25	; %
ROM_ORIG:18904 2C			       DCB 0x2C	; ,
ROM_ORIG:18905 46			       DCB 0x46	; F
ROM_ORIG:18906 0E			       DCB  0xE
ROM_ORIG:18907 E0			       DCB 0xE0	; ‡
ROM_ORIG:18908 18			       DCB 0x18
ROM_ORIG:18909 F8			       DCB 0xF8	; ¯
ROM_ORIG:1890A 04			       DCB    4
ROM_ORIG:1890B 00			       DCB    0
ROM_ORIG:1890C 50			       DCB 0x50	; P
ROM_ORIG:1890D B1			       DCB 0xB1	; ±
ROM_ORIG:1890E 00			       DCB    0
ROM_ORIG:1890F 99			       DCB 0x99	; ô
ROM_ORIG:18910 08			       DCB    8
ROM_ORIG:18911 5C			       DCB 0x5C	; \
ROM_ORIG:18912 51			       DCB 0x51	; Q
ROM_ORIG:18913 46			       DCB 0x46	; F
ROM_ORIG:18914 20			       DCB 0x20
ROM_ORIG:18915 44			       DCB 0x44	; D
ROM_ORIG:18916 FB			       DCB 0xFB	; ˚
ROM_ORIG:18917 F7			       DCB 0xF7	; ˜
ROM_ORIG:18918 42			       DCB 0x42	; B
ROM_ORIG:18919 EF			       DCB 0xEF	; Ô
ROM_ORIG:1891A 1B			       DCB 0x1B
ROM_ORIG:1891B F8			       DCB 0xF8	; ¯
ROM_ORIG:1891C 00			       DCB    0
ROM_ORIG:1891D 00			       DCB    0
ROM_ORIG:1891E 45			       DCB 0x45	; E
ROM_ORIG:1891F 40			       DCB 0x40	; @
ROM_ORIG:18920 08			       DCB    8
ROM_ORIG:18921 F8			       DCB 0xF8	; ¯
ROM_ORIG:18922 04			       DCB    4
ROM_ORIG:18923 00			       DCB    0
ROM_ORIG:18924 64			       DCB 0x64	; d
ROM_ORIG:18925 1C			       DCB 0x1C
ROM_ORIG:18926 4C			       DCB 0x4C	; L
ROM_ORIG:18927 45			       DCB 0x45	; E
ROM_ORIG:18928 EE			       DCB 0xEE	; Ó
ROM_ORIG:18929 D9			       DCB 0xD9	; Ÿ
ROM_ORIG:1892A 25			       DCB 0x25	; %
ROM_ORIG:1892B B9			       DCB 0xB9	; π
ROM_ORIG:1892C 02			       DCB    2
ROM_ORIG:1892D 99			       DCB 0x99	; ô
ROM_ORIG:1892E AA			       DCB 0xAA	; ™
ROM_ORIG:1892F EB			       DCB 0xEB	; Î
ROM_ORIG:18930 06			       DCB    6
ROM_ORIG:18931 00			       DCB    0
ROM_ORIG:18932 C8			       DCB 0xC8	; »
ROM_ORIG:18933 55			       DCB 0x55	; U
ROM_ORIG:18934 7F			       DCB 0x7F	; 
ROM_ORIG:18935 1C			       DCB 0x1C
ROM_ORIG:18936 76			       DCB 0x76	; v
ROM_ORIG:18937 1C			       DCB 0x1C
ROM_ORIG:18938 56			       DCB 0x56	; V
ROM_ORIG:18939 45			       DCB 0x45	; E
ROM_ORIG:1893A E2			       DCB 0xE2	; ‚
ROM_ORIG:1893B D9			       DCB 0xD9	; Ÿ
ROM_ORIG:1893C 4F			       DCB 0x4F	; O
ROM_ORIG:1893D 45			       DCB 0x45	; E
ROM_ORIG:1893E 01			       DCB    1
ROM_ORIG:1893F D0			       DCB 0xD0	; –
ROM_ORIG:18940 01			       DCB    1
ROM_ORIG:18941 20			       DCB 0x20
ROM_ORIG:18942 01			       DCB    1
ROM_ORIG:18943 90			       DCB 0x90	; ê
ROM_ORIG:18944 03			       DCB    3
ROM_ORIG:18945 98			       DCB 0x98	; ò
ROM_ORIG:18946 07			       DCB    7
ROM_ORIG:18947 60			       DCB 0x60	; `
ROM_ORIG:18948 01			       DCB    1
ROM_ORIG:18949 98			       DCB 0x98	; ò
ROM_ORIG:1894A 05			       DCB    5
ROM_ORIG:1894B B0			       DCB 0xB0	; ∞
ROM_ORIG:1894C BD			       DCB 0xBD	; Ω
ROM_ORIG:1894D E8			       DCB 0xE8	; Ë
ROM_ORIG:1894E F0			       DCB 0xF0	; 
ROM_ORIG:1894F 8F			       DCB 0x8F	; è
ROM_ORIG:18950 80			       DCB 0x80	; Ä
ROM_ORIG:18951 B3			       DCB 0xB3	; ≥
ROM_ORIG:18952 01			       DCB    1
ROM_ORIG:18953 00			       DCB    0
ROM_ORIG:18954 2D			       DCB 0x2D	; -
ROM_ORIG:18955 E9			       DCB 0xE9	; È
ROM_ORIG:18956 F3			       DCB 0xF3	; Û
ROM_ORIG:18957 5F			       DCB 0x5F	; _
ROM_ORIG:18958 4F			       DCB 0x4F	; O
ROM_ORIG:18959 F0			       DCB 0xF0	; 
ROM_ORIG:1895A 01			       DCB    1
ROM_ORIG:1895B 0B			       DCB  0xB
ROM_ORIG:1895C DF			       DCB 0xDF	; ﬂ
ROM_ORIG:1895D F8			       DCB 0xF8	; ¯
ROM_ORIG:1895E 78			       DCB 0x78	; x
ROM_ORIG:1895F 80			       DCB 0x80	; Ä
ROM_ORIG:18960 05			       DCB    5
ROM_ORIG:18961 46			       DCB 0x46	; F
ROM_ORIG:18962 5C			       DCB 0x5C	; \
ROM_ORIG:18963 46			       DCB 0x46	; F
ROM_ORIG:18964 4F			       DCB 0x4F	; O
ROM_ORIG:18965 F0			       DCB 0xF0	; 
ROM_ORIG:18966 00			       DCB    0
ROM_ORIG:18967 0A			       DCB  0xA
ROM_ORIG:18968 08			       DCB    8
ROM_ORIG:18969 F1			       DCB 0xF1	; Ò
ROM_ORIG:1896A 40			       DCB 0x40	; @
ROM_ORIG:1896B 09			       DCB    9
ROM_ORIG:1896C 00			       DCB    0
ROM_ORIG:1896D 27			       DCB 0x27	; '
ROM_ORIG:1896E 05			       DCB    5
ROM_ORIG:1896F F8			       DCB 0xF8	; ¯
ROM_ORIG:18970 04			       DCB    4
ROM_ORIG:18971 A0			       DCB 0xA0	; †
ROM_ORIG:18972 01			       DCB    1
ROM_ORIG:18973 9E			       DCB 0x9E	; û
ROM_ORIG:18974 F0			       DCB 0xF0	; 
ROM_ORIG:18975 07			       DCB    7
ROM_ORIG:18976 0D			       DCB  0xD
ROM_ORIG:18977 D0			       DCB 0xD0	; –
ROM_ORIG:18978 06			       DCB    6
ROM_ORIG:18979 F0			       DCB 0xF0	; 
ROM_ORIG:1897A 01			       DCB    1
ROM_ORIG:1897B 00			       DCB    0
ROM_ORIG:1897C 3F			       DCB 0x3F	; ?
ROM_ORIG:1897D 21			       DCB 0x21	; !
ROM_ORIG:1897E 19			       DCB 0x19
ROM_ORIG:1897F F8			       DCB 0xF8	; ¯
ROM_ORIG:18980 00			       DCB    0
ROM_ORIG:18981 00			       DCB    0
ROM_ORIG:18982 04			       DCB    4
ROM_ORIG:18983 FB			       DCB 0xFB	; ˚
ROM_ORIG:18984 07			       DCB    7
ROM_ORIG:18985 00			       DCB    0
ROM_ORIG:18986 FB			       DCB 0xFB	; ˚
ROM_ORIG:18987 F7			       DCB 0xF7	; ˜
ROM_ORIG:18988 0A			       DCB  0xA
ROM_ORIG:18989 EF			       DCB 0xEF	; Ô
ROM_ORIG:1898A 29			       DCB 0x29	; )
ROM_ORIG:1898B 5D			       DCB 0x5D	; ]
ROM_ORIG:1898C 18			       DCB 0x18
ROM_ORIG:1898D F8			       DCB 0xF8	; ¯
ROM_ORIG:1898E 00			       DCB    0
ROM_ORIG:1898F 00			       DCB    0
ROM_ORIG:18990 48			       DCB 0x48	; H
ROM_ORIG:18991 40			       DCB 0x40	; @
ROM_ORIG:18992 28			       DCB 0x28	; (
ROM_ORIG:18993 55			       DCB 0x55	; U
ROM_ORIG:18994 7F			       DCB 0x7F	; 
ROM_ORIG:18995 1C			       DCB 0x1C
ROM_ORIG:18996 76			       DCB 0x76	; v
ROM_ORIG:18997 08			       DCB    8
ROM_ORIG:18998 0C			       DCB  0xC
ROM_ORIG:18999 2F			       DCB 0x2F	; /
ROM_ORIG:1899A EB			       DCB 0xEB	; Î
ROM_ORIG:1899B D3			       DCB 0xD3	; ”
ROM_ORIG:1899C 28			       DCB 0x28	; (
ROM_ORIG:1899D 5D			       DCB 0x5D	; ]
ROM_ORIG:1899E 08			       DCB    8
ROM_ORIG:1899F B1			       DCB 0xB1	; ±
ROM_ORIG:189A0 4F			       DCB 0x4F	; O
ROM_ORIG:189A1 F0			       DCB 0xF0	; 
ROM_ORIG:189A2 02			       DCB    2
ROM_ORIG:189A3 0B			       DCB  0xB
ROM_ORIG:189A4 A4			       DCB 0xA4	; §
ROM_ORIG:189A5 1C			       DCB 0x1C
ROM_ORIG:189A6 03			       DCB    3
ROM_ORIG:189A7 2C			       DCB 0x2C	; ,
ROM_ORIG:189A8 E0			       DCB 0xE0	; ‡
ROM_ORIG:189A9 D9			       DCB 0xD9	; Ÿ
ROM_ORIG:189AA 02			       DCB    2
ROM_ORIG:189AB 24			       DCB 0x24	; $
ROM_ORIG:189AC 60			       DCB 0x60	; `
ROM_ORIG:189AD 08			       DCB    8
ROM_ORIG:189AE 28			       DCB 0x28	; (
ROM_ORIG:189AF 5C			       DCB 0x5C	; \
ROM_ORIG:189B0 10			       DCB 0x10
ROM_ORIG:189B1 B9			       DCB 0xB9	; π
ROM_ORIG:189B2 05			       DCB    5
ROM_ORIG:189B3 F8			       DCB 0xF8	; ¯
ROM_ORIG:189B4 04			       DCB    4
ROM_ORIG:189B5 A0			       DCB 0xA0	; †
ROM_ORIG:189B6 08			       DCB    8
ROM_ORIG:189B7 E0			       DCB 0xE0	; ‡
ROM_ORIG:189B8 19			       DCB 0x19
ROM_ORIG:189B9 F8			       DCB 0xF8	; ¯
ROM_ORIG:189BA 00			       DCB    0
ROM_ORIG:189BB 00			       DCB    0
ROM_ORIG:189BC 3F			       DCB 0x3F	; ?
ROM_ORIG:189BD 21			       DCB 0x21	; !
ROM_ORIG:189BE 40			       DCB 0x40	; @
ROM_ORIG:189BF 00			       DCB    0
ROM_ORIG:189C0 FB			       DCB 0xFB	; ˚
ROM_ORIG:189C1 F7			       DCB 0xF7	; ˜
ROM_ORIG:189C2 EC			       DCB 0xEC	; Ï
ROM_ORIG:189C3 EE			       DCB 0xEE	; Ó
ROM_ORIG:189C4 18			       DCB 0x18
ROM_ORIG:189C5 F8			       DCB 0xF8	; ¯
ROM_ORIG:189C6 00			       DCB    0
ROM_ORIG:189C7 00			       DCB    0
ROM_ORIG:189C8 28			       DCB 0x28	; (
ROM_ORIG:189C9 55			       DCB 0x55	; U
ROM_ORIG:189CA A4			       DCB 0xA4	; §
ROM_ORIG:189CB 1C			       DCB 0x1C
ROM_ORIG:189CC 04			       DCB    4
ROM_ORIG:189CD 2C			       DCB 0x2C	; ,
ROM_ORIG:189CE ED			       DCB 0xED	; Ì
ROM_ORIG:189CF D9			       DCB 0xD9	; Ÿ
ROM_ORIG:189D0 58			       DCB 0x58	; X
ROM_ORIG:189D1 46			       DCB 0x46	; F
ROM_ORIG:189D2 BD			       DCB 0xBD	; Ω
ROM_ORIG:189D3 E8			       DCB 0xE8	; Ë
ROM_ORIG:189D4 FC			       DCB 0xFC	; ¸
ROM_ORIG:189D5 9F			       DCB 0x9F	; ü
ROM_ORIG:189D6 00			       DCB    0
ROM_ORIG:189D7 00			       DCB    0
ROM_ORIG:189D8 80			       DCB 0x80	; Ä
ROM_ORIG:189D9 B3			       DCB 0xB3	; ≥
ROM_ORIG:189DA 01			       DCB    1
ROM_ORIG:189DB 00			       DCB    0
ROM_ORIG:189DC 2D			       DCB 0x2D	; -
ROM_ORIG:189DD E9			       DCB 0xE9	; È
ROM_ORIG:189DE F0			       DCB 0xF0	; 
ROM_ORIG:189DF 41			       DCB 0x41	; A
ROM_ORIG:189E0 4F			       DCB 0x4F	; O
ROM_ORIG:189E1 F0			       DCB 0xF0	; 
ROM_ORIG:189E2 04			       DCB    4
ROM_ORIG:189E3 0C			       DCB  0xC
ROM_ORIG:189E4 42			       DCB 0x42	; B
ROM_ORIG:189E5 78			       DCB 0x78	; x
ROM_ORIG:189E6 01			       DCB    1
ROM_ORIG:189E7 78			       DCB 0x78	; x
ROM_ORIG:189E8 41			       DCB 0x41	; A
ROM_ORIG:189E9 EA			       DCB 0xEA	; Í
ROM_ORIG:189EA 02			       DCB    2
ROM_ORIG:189EB 41			       DCB 0x41	; A
ROM_ORIG:189EC 82			       DCB 0x82	; Ç
ROM_ORIG:189ED 78			       DCB 0x78	; x
ROM_ORIG:189EE 02			       DCB    2
ROM_ORIG:189EF F0			       DCB 0xF0	; 
ROM_ORIG:189F0 F0			       DCB 0xF0	; 
ROM_ORIG:189F1 03			       DCB    3
ROM_ORIG:189F2 02			       DCB    2
ROM_ORIG:189F3 F0			       DCB 0xF0	; 
ROM_ORIG:189F4 0F			       DCB  0xF
ROM_ORIG:189F5 02			       DCB    2
ROM_ORIG:189F6 1B			       DCB 0x1B
ROM_ORIG:189F7 05			       DCB    5
ROM_ORIG:189F8 43			       DCB 0x43	; C
ROM_ORIG:189F9 EA			       DCB 0xEA	; Í
ROM_ORIG:189FA 02			       DCB    2
ROM_ORIG:189FB 22			       DCB 0x22	; "
ROM_ORIG:189FC 11			       DCB 0x11
ROM_ORIG:189FD 43			       DCB 0x43	; C
ROM_ORIG:189FE 80			       DCB 0x80	; Ä
ROM_ORIG:189FF 22			       DCB 0x22	; "
ROM_ORIG:18A00 01			       DCB    1
ROM_ORIG:18A01 F0			       DCB 0xF0	; 
ROM_ORIG:18A02 40			       DCB 0x40	; @
ROM_ORIG:18A03 03			       DCB    3
ROM_ORIG:18A04 02			       DCB    2
ROM_ORIG:18A05 EA			       DCB 0xEA	; Í
ROM_ORIG:18A06 D1			       DCB 0xD1	; —
ROM_ORIG:18A07 37			       DCB 0x37	; 7
ROM_ORIG:18A08 1F			       DCB 0x1F
ROM_ORIG:18A09 43			       DCB 0x43	; C
ROM_ORIG:18A0A 20			       DCB 0x20
ROM_ORIG:18A0B 23			       DCB 0x23	; #
ROM_ORIG:18A0C 03			       DCB    3
ROM_ORIG:18A0D EA			       DCB 0xEA	; Í
ROM_ORIG:18A0E 11			       DCB 0x11
ROM_ORIG:18A0F 44			       DCB 0x44	; D
ROM_ORIG:18A10 27			       DCB 0x27	; '
ROM_ORIG:18A11 43			       DCB 0x43	; C
ROM_ORIG:18A12 10			       DCB 0x10
ROM_ORIG:18A13 24			       DCB 0x24	; $
ROM_ORIG:18A14 04			       DCB    4
ROM_ORIG:18A15 EA			       DCB 0xEA	; Í
ROM_ORIG:18A16 51			       DCB 0x51	; Q
ROM_ORIG:18A17 05			       DCB    5
ROM_ORIG:18A18 2F			       DCB 0x2F	; /
ROM_ORIG:18A19 43			       DCB 0x43	; C
ROM_ORIG:18A1A 08			       DCB    8
ROM_ORIG:18A1B 25			       DCB 0x25	; %
ROM_ORIG:18A1C 05			       DCB    5
ROM_ORIG:18A1D EA			       DCB 0xEA	; Í
ROM_ORIG:18A1E 51			       DCB 0x51	; Q
ROM_ORIG:18A1F 46			       DCB 0x46	; F
ROM_ORIG:18A20 37			       DCB 0x37	; 7
ROM_ORIG:18A21 43			       DCB 0x43	; C
ROM_ORIG:18A22 0C			       DCB  0xC
ROM_ORIG:18A23 EA			       DCB 0xEA	; Í
ROM_ORIG:18A24 91			       DCB 0x91	; ë
ROM_ORIG:18A25 06			       DCB    6
ROM_ORIG:18A26 37			       DCB 0x37	; 7
ROM_ORIG:18A27 43			       DCB 0x43	; C
ROM_ORIG:18A28 02			       DCB    2
ROM_ORIG:18A29 26			       DCB 0x26	; &
ROM_ORIG:18A2A 06			       DCB    6
ROM_ORIG:18A2B EA			       DCB 0xEA	; Í
ROM_ORIG:18A2C 91			       DCB 0x91	; ë
ROM_ORIG:18A2D 4E			       DCB 0x4E	; N
ROM_ORIG:18A2E 0C			       DCB  0xC
ROM_ORIG:18A2F EA			       DCB 0xEA	; Í
ROM_ORIG:18A30 91			       DCB 0x91	; ë
ROM_ORIG:18A31 1C			       DCB 0x1C
ROM_ORIG:18A32 47			       DCB 0x47	; G
ROM_ORIG:18A33 EA			       DCB 0xEA	; Í
ROM_ORIG:18A34 0E			       DCB  0xE
ROM_ORIG:18A35 07			       DCB    7
ROM_ORIG:18A36 C1			       DCB 0xC1	; ¡
ROM_ORIG:18A37 F3			       DCB 0xF3	; Û
ROM_ORIG:18A38 C0			       DCB 0xC0	; ¿
ROM_ORIG:18A39 0E			       DCB  0xE
ROM_ORIG:18A3A 47			       DCB 0x47	; G
ROM_ORIG:18A3B EA			       DCB 0xEA	; Í
ROM_ORIG:18A3C 0E			       DCB  0xE
ROM_ORIG:18A3D 07			       DCB    7
ROM_ORIG:18A3E 4F			       DCB 0x4F	; O
ROM_ORIG:18A3F F0			       DCB 0xF0	; 
ROM_ORIG:18A40 40			       DCB 0x40	; @
ROM_ORIG:18A41 0E			       DCB  0xE
ROM_ORIG:18A42 FF			       DCB 0xFF
ROM_ORIG:18A43 43			       DCB 0x43	; C
ROM_ORIG:18A44 0E			       DCB  0xE
ROM_ORIG:18A45 EA			       DCB 0xEA	; Í
ROM_ORIG:18A46 11			       DCB 0x11
ROM_ORIG:18A47 18			       DCB 0x18
ROM_ORIG:18A48 07			       DCB    7
ROM_ORIG:18A49 70			       DCB 0x70	; p
ROM_ORIG:18A4A 02			       DCB    2
ROM_ORIG:18A4B EA			       DCB 0xEA	; Í
ROM_ORIG:18A4C D1			       DCB 0xD1	; —
ROM_ORIG:18A4D 47			       DCB 0x47	; G
ROM_ORIG:18A4E 47			       DCB 0x47	; G
ROM_ORIG:18A4F EA			       DCB 0xEA	; Í
ROM_ORIG:18A50 08			       DCB    8
ROM_ORIG:18A51 07			       DCB    7
ROM_ORIG:18A52 03			       DCB    3
ROM_ORIG:18A53 EA			       DCB 0xEA	; Í
ROM_ORIG:18A54 11			       DCB 0x11
ROM_ORIG:18A55 58			       DCB 0x58	; X
ROM_ORIG:18A56 47			       DCB 0x47	; G
ROM_ORIG:18A57 EA			       DCB 0xEA	; Í
ROM_ORIG:18A58 08			       DCB    8
ROM_ORIG:18A59 07			       DCB    7
ROM_ORIG:18A5A 04			       DCB    4
ROM_ORIG:18A5B EA			       DCB 0xEA	; Í
ROM_ORIG:18A5C 51			       DCB 0x51	; Q
ROM_ORIG:18A5D 18			       DCB 0x18
ROM_ORIG:18A5E 47			       DCB 0x47	; G
ROM_ORIG:18A5F EA			       DCB 0xEA	; Í
ROM_ORIG:18A60 08			       DCB    8
ROM_ORIG:18A61 07			       DCB    7
ROM_ORIG:18A62 05			       DCB    5
ROM_ORIG:18A63 EA			       DCB 0xEA	; Í
ROM_ORIG:18A64 51			       DCB 0x51	; Q
ROM_ORIG:18A65 58			       DCB 0x58	; X
ROM_ORIG:18A66 47			       DCB 0x47	; G
ROM_ORIG:18A67 EA			       DCB 0xEA	; Í
ROM_ORIG:18A68 08			       DCB    8
ROM_ORIG:18A69 07			       DCB    7
ROM_ORIG:18A6A 02			       DCB    2
ROM_ORIG:18A6B EA			       DCB 0xEA	; Í
ROM_ORIG:18A6C D1			       DCB 0xD1	; —
ROM_ORIG:18A6D 22			       DCB 0x22	; "
ROM_ORIG:18A6E 47			       DCB 0x47	; G
ROM_ORIG:18A6F EA			       DCB 0xEA	; Í
ROM_ORIG:18A70 0C			       DCB  0xC
ROM_ORIG:18A71 07			       DCB    7
ROM_ORIG:18A72 06			       DCB    6
ROM_ORIG:18A73 EA			       DCB 0xEA	; Í
ROM_ORIG:18A74 91			       DCB 0x91	; ë
ROM_ORIG:18A75 5C			       DCB 0x5C	; \
ROM_ORIG:18A76 47			       DCB 0x47	; G
ROM_ORIG:18A77 EA			       DCB 0xEA	; Í
ROM_ORIG:18A78 0C			       DCB  0xC
ROM_ORIG:18A79 07			       DCB    7
ROM_ORIG:18A7A 03			       DCB    3
ROM_ORIG:18A7B EA			       DCB 0xEA	; Í
ROM_ORIG:18A7C 11			       DCB 0x11
ROM_ORIG:18A7D 33			       DCB 0x33	; 3
ROM_ORIG:18A7E C1			       DCB 0xC1	; ¡
ROM_ORIG:18A7F F3			       DCB 0xF3	; Û
ROM_ORIG:18A80 C0			       DCB 0xC0	; ¿
ROM_ORIG:18A81 1C			       DCB 0x1C
ROM_ORIG:18A82 47			       DCB 0x47	; G
ROM_ORIG:18A83 EA			       DCB 0xEA	; Í
ROM_ORIG:18A84 0C			       DCB  0xC
ROM_ORIG:18A85 07			       DCB    7
ROM_ORIG:18A86 FF			       DCB 0xFF
ROM_ORIG:18A87 43			       DCB 0x43	; C
ROM_ORIG:18A88 47			       DCB 0x47	; G
ROM_ORIG:18A89 70			       DCB 0x70	; p
ROM_ORIG:18A8A 0E			       DCB  0xE
ROM_ORIG:18A8B EA			       DCB 0xEA	; Í
ROM_ORIG:18A8C 01			       DCB    1
ROM_ORIG:18A8D 17			       DCB 0x17
ROM_ORIG:18A8E 3A			       DCB 0x3A	; :
ROM_ORIG:18A8F 43			       DCB 0x43	; C
ROM_ORIG:18A90 1A			       DCB 0x1A
ROM_ORIG:18A91 43			       DCB 0x43	; C
ROM_ORIG:18A92 04			       DCB    4
ROM_ORIG:18A93 EA			       DCB 0xEA	; Í
ROM_ORIG:18A94 C1			       DCB 0xC1	; ¡
ROM_ORIG:18A95 03			       DCB    3
ROM_ORIG:18A96 1A			       DCB 0x1A
ROM_ORIG:18A97 43			       DCB 0x43	; C
ROM_ORIG:18A98 05			       DCB    5
ROM_ORIG:18A99 EA			       DCB 0xEA	; Í
ROM_ORIG:18A9A 51			       DCB 0x51	; Q
ROM_ORIG:18A9B 33			       DCB 0x33	; 3
ROM_ORIG:18A9C 1A			       DCB 0x1A
ROM_ORIG:18A9D 43			       DCB 0x43	; C
ROM_ORIG:18A9E 01			       DCB    1
ROM_ORIG:18A9F F0			       DCB 0xF0	; 
ROM_ORIG:18AA0 01			       DCB    1
ROM_ORIG:18AA1 03			       DCB    3
ROM_ORIG:18AA2 42			       DCB 0x42	; B
ROM_ORIG:18AA3 EA			       DCB 0xEA	; Í
ROM_ORIG:18AA4 83			       DCB 0x83	; É
ROM_ORIG:18AA5 02			       DCB    2
ROM_ORIG:18AA6 06			       DCB    6
ROM_ORIG:18AA7 EA			       DCB 0xEA	; Í
ROM_ORIG:18AA8 91			       DCB 0x91	; ë
ROM_ORIG:18AA9 63			       DCB 0x63	; c
ROM_ORIG:18AAA 1A			       DCB 0x1A
ROM_ORIG:18AAB 43			       DCB 0x43	; C
ROM_ORIG:18AAC C1			       DCB 0xC1	; ¡
ROM_ORIG:18AAD F3			       DCB 0xF3	; Û
ROM_ORIG:18AAE C0			       DCB 0xC0	; ¿
ROM_ORIG:18AAF 21			       DCB 0x21	; !
ROM_ORIG:18AB0 0A			       DCB  0xA
ROM_ORIG:18AB1 43			       DCB 0x43	; C
ROM_ORIG:18AB2 D1			       DCB 0xD1	; —
ROM_ORIG:18AB3 43			       DCB 0x43	; C
ROM_ORIG:18AB4 81			       DCB 0x81	; Å
ROM_ORIG:18AB5 70			       DCB 0x70	; p
ROM_ORIG:18AB6 BD			       DCB 0xBD	; Ω
ROM_ORIG:18AB7 E8			       DCB 0xE8	; Ë
ROM_ORIG:18AB8 F0			       DCB 0xF0	; 
ROM_ORIG:18AB9 81			       DCB 0x81	; Å
ROM_ORIG:18ABA 02			       DCB    2
ROM_ORIG:18ABB 46			       DCB 0x46	; F
ROM_ORIG:18ABC 08			       DCB    8
ROM_ORIG:18ABD 46			       DCB 0x46	; F
ROM_ORIG:18ABE 10			       DCB 0x10
ROM_ORIG:18ABF B5			       DCB 0xB5	; µ
ROM_ORIG:18AC0 90			       DCB 0x90	; ê
ROM_ORIG:18AC1 47			       DCB 0x47	; G
ROM_ORIG:18AC2 01			       DCB    1
ROM_ORIG:18AC3 20			       DCB 0x20
ROM_ORIG:18AC4 10			       DCB 0x10
ROM_ORIG:18AC5 BD			       DCB 0xBD	; Ω
ROM_ORIG:18AC6 2D			       DCB 0x2D	; -
ROM_ORIG:18AC7 E9			       DCB 0xE9	; È
ROM_ORIG:18AC8 F0			       DCB 0xF0	; 
ROM_ORIG:18AC9 4F			       DCB 0x4F	; O
ROM_ORIG:18ACA 06			       DCB    6
ROM_ORIG:18ACB 46			       DCB 0x46	; F
ROM_ORIG:18ACC 87			       DCB 0x87	; á
ROM_ORIG:18ACD B0			       DCB 0xB0	; ∞
ROM_ORIG:18ACE 00			       DCB    0
ROM_ORIG:18ACF 20			       DCB 0x20
ROM_ORIG:18AD0 0D			       DCB  0xD
ROM_ORIG:18AD1 46			       DCB 0x46	; F
ROM_ORIG:18AD2 02			       DCB    2
ROM_ORIG:18AD3 90			       DCB 0x90	; ê
ROM_ORIG:18AD4 B0			       DCB 0xB0	; ∞
ROM_ORIG:18AD5 69			       DCB 0x69	; i
ROM_ORIG:18AD6 60			       DCB 0x60	; `
ROM_ORIG:18AD7 B1			       DCB 0xB1	; ±
ROM_ORIG:18AD8 01			       DCB    1
ROM_ORIG:18AD9 28			       DCB 0x28	; (
ROM_ORIG:18ADA 16			       DCB 0x16
ROM_ORIG:18ADB D0			       DCB 0xD0	; –
ROM_ORIG:18ADC 02			       DCB    2
ROM_ORIG:18ADD 28			       DCB 0x28	; (
ROM_ORIG:18ADE 7E			       DCB 0x7E	; ~
ROM_ORIG:18ADF D1			       DCB 0xD1	; —
ROM_ORIG:18AE0 28			       DCB 0x28	; (
ROM_ORIG:18AE1 68			       DCB 0x68	; h
ROM_ORIG:18AE2 4F			       DCB 0x4F	; O
ROM_ORIG:18AE3 F0			       DCB 0xF0	; 
ROM_ORIG:18AE4 04			       DCB    4
ROM_ORIG:18AE5 0A			       DCB  0xA
ROM_ORIG:18AE6 4F			       DCB 0x4F	; O
ROM_ORIG:18AE7 EA			       DCB 0xEA	; Í
ROM_ORIG:18AE8 80			       DCB 0x80	; Ä
ROM_ORIG:18AE9 08			       DCB    8
ROM_ORIG:18AEA 00			       DCB    0
ROM_ORIG:18AEB 27			       DCB 0x27	; '
ROM_ORIG:18AEC 0D			       DCB  0xD
ROM_ORIG:18AED F1			       DCB 0xF1	; Ò
ROM_ORIG:18AEE 18			       DCB 0x18
ROM_ORIG:18AEF 0B			       DCB  0xB
ROM_ORIG:18AF0 48			       DCB 0x48	; H
ROM_ORIG:18AF1 E0			       DCB 0xE0	; ‡
ROM_ORIG:18AF2 29			       DCB 0x29	; )
ROM_ORIG:18AF3 68			       DCB 0x68	; h
ROM_ORIG:18AF4 4F			       DCB 0x4F	; O
ROM_ORIG:18AF5 F0			       DCB 0xF0	; 
ROM_ORIG:18AF6 03			       DCB    3
ROM_ORIG:18AF7 0A			       DCB  0xA
ROM_ORIG:18AF8 48			       DCB 0x48	; H
ROM_ORIG:18AF9 08			       DCB    8
ROM_ORIG:18AFA B1			       DCB 0xB1	; ±
ROM_ORIG:18AFB EB			       DCB 0xEB	; Î
ROM_ORIG:18AFC 40			       DCB 0x40	; @
ROM_ORIG:18AFD 0F			       DCB  0xF
ROM_ORIG:18AFE 01			       DCB    1
ROM_ORIG:18AFF D0			       DCB 0xD0	; –
ROM_ORIG:18B00 01			       DCB    1
ROM_ORIG:18B01 21			       DCB 0x21	; !
ROM_ORIG:18B02 02			       DCB    2
ROM_ORIG:18B03 91			       DCB 0x91	; ë
ROM_ORIG:18B04 00			       DCB    0
ROM_ORIG:18B05 EB			       DCB 0xEB	; Î
ROM_ORIG:18B06 40			       DCB 0x40	; @
ROM_ORIG:18B07 08			       DCB    8
ROM_ORIG:18B08 EF			       DCB 0xEF	; Ô
ROM_ORIG:18B09 E7			       DCB 0xE7	; Á
ROM_ORIG:18B0A 28			       DCB 0x28	; (
ROM_ORIG:18B0B 68			       DCB 0x68	; h
ROM_ORIG:18B0C 4F			       DCB 0x4F	; O
ROM_ORIG:18B0D F0			       DCB 0xF0	; 
ROM_ORIG:18B0E 02			       DCB    2
ROM_ORIG:18B0F 0A			       DCB  0xA
ROM_ORIG:18B10 4F			       DCB 0x4F	; O
ROM_ORIG:18B11 EA			       DCB 0xEA	; Í
ROM_ORIG:18B12 40			       DCB 0x40	; @
ROM_ORIG:18B13 08			       DCB    8
ROM_ORIG:18B14 E9			       DCB 0xE9	; È
ROM_ORIG:18B15 E7			       DCB 0xE7	; Á
ROM_ORIG:18B16 00			       DCB    0
ROM_ORIG:18B17 24			       DCB 0x24	; $
ROM_ORIG:18B18 4F			       DCB 0x4F	; O
ROM_ORIG:18B19 EA			       DCB 0xEA	; Í
ROM_ORIG:18B1A 58			       DCB 0x58	; X
ROM_ORIG:18B1B 29			       DCB 0x29	; )
ROM_ORIG:18B1C D5			       DCB 0xD5	; ’
ROM_ORIG:18B1D F8			       DCB 0xF8	; ¯
ROM_ORIG:18B1E 04			       DCB    4
ROM_ORIG:18B1F 04			       DCB    4
ROM_ORIG:18B20 48			       DCB 0x48	; H
ROM_ORIG:18B21 45			       DCB 0x45	; E
ROM_ORIG:18B22 11			       DCB 0x11
ROM_ORIG:18B23 D0			       DCB 0xD0	; –
ROM_ORIG:18B24 06			       DCB    6
ROM_ORIG:18B25 EB			       DCB 0xEB	; Î
ROM_ORIG:18B26 84			       DCB 0x84	; Ñ
ROM_ORIG:18B27 00			       DCB    0
ROM_ORIG:18B28 03			       DCB    3
ROM_ORIG:18B29 A9			       DCB 0xA9	; ©
ROM_ORIG:18B2A D0			       DCB 0xD0	; –
ROM_ORIG:18B2B F8			       DCB 0xF8	; ¯
ROM_ORIG:18B2C 44			       DCB 0x44	; D
ROM_ORIG:18B2D 04			       DCB    4
ROM_ORIG:18B2E 48			       DCB 0x48	; H
ROM_ORIG:18B2F 44			       DCB 0x44	; D
ROM_ORIG:18B30 03			       DCB    3
ROM_ORIG:18B31 90			       DCB 0x90	; ê
ROM_ORIG:18B32 01			       DCB    1
ROM_ORIG:18B33 20			       DCB 0x20
ROM_ORIG:18B34 04			       DCB    4
ROM_ORIG:18B35 90			       DCB 0x90	; ê
ROM_ORIG:18B36 05			       DCB    5
ROM_ORIG:18B37 EB			       DCB 0xEB	; Î
ROM_ORIG:18B38 44			       DCB 0x44	; D
ROM_ORIG:18B39 20			       DCB 0x20
ROM_ORIG:18B3A 00			       DCB    0
ROM_ORIG:18B3B 1D			       DCB 0x1D
ROM_ORIG:18B3C 05			       DCB    5
ROM_ORIG:18B3D 90			       DCB 0x90	; ê
ROM_ORIG:18B3E D6			       DCB 0xD6	; ÷
ROM_ORIG:18B3F E9			       DCB 0xE9	; È
ROM_ORIG:18B40 00			       DCB    0
ROM_ORIG:18B41 02			       DCB    2
ROM_ORIG:18B42 90			       DCB 0x90	; ê
ROM_ORIG:18B43 47			       DCB 0x47	; G
ROM_ORIG:18B44 00			       DCB    0
ROM_ORIG:18B45 28			       DCB 0x28	; (
ROM_ORIG:18B46 4C			       DCB 0x4C	; L
ROM_ORIG:18B47 D1			       DCB 0xD1	; —
ROM_ORIG:18B48 05			       DCB    5
ROM_ORIG:18B49 EB			       DCB 0xEB	; Î
ROM_ORIG:18B4A 44			       DCB 0x44	; D
ROM_ORIG:18B4B 20			       DCB 0x20
ROM_ORIG:18B4C C8			       DCB 0xC8	; »
ROM_ORIG:18B4D F3			       DCB 0xF3	; Û
ROM_ORIG:18B4E 08			       DCB    8
ROM_ORIG:18B4F 01			       DCB    1
ROM_ORIG:18B50 08			       DCB    8
ROM_ORIG:18B51 44			       DCB 0x44	; D
ROM_ORIG:18B52 01			       DCB    1
ROM_ORIG:18B53 A9			       DCB 0xA9	; ©
ROM_ORIG:18B54 00			       DCB    0
ROM_ORIG:18B55 79			       DCB 0x79	; y
ROM_ORIG:18B56 08			       DCB    8
ROM_ORIG:18B57 55			       DCB 0x55	; U
ROM_ORIG:18B58 64			       DCB 0x64	; d
ROM_ORIG:18B59 1C			       DCB 0x1C
ROM_ORIG:18B5A 02			       DCB    2
ROM_ORIG:18B5B 2C			       DCB 0x2C	; ,
ROM_ORIG:18B5C DE			       DCB 0xDE	; ﬁ
ROM_ORIG:18B5D D3			       DCB 0xD3	; ”
ROM_ORIG:18B5E C5			       DCB 0xC5	; ≈
ROM_ORIG:18B5F F8			       DCB 0xF8	; ¯
ROM_ORIG:18B60 04			       DCB    4
ROM_ORIG:18B61 94			       DCB 0x94	; î
ROM_ORIG:18B62 B0			       DCB 0xB0	; ∞
ROM_ORIG:18B63 6A			       DCB 0x6A	; j
ROM_ORIG:18B64 03			       DCB    3
ROM_ORIG:18B65 28			       DCB 0x28	; (
ROM_ORIG:18B66 17			       DCB 0x17
ROM_ORIG:18B67 D1			       DCB 0xD1	; —
ROM_ORIG:18B68 9D			       DCB 0x9D	; ù
ROM_ORIG:18B69 F8			       DCB 0xF8	; ¯
ROM_ORIG:18B6A 04			       DCB    4
ROM_ORIG:18B6B 00			       DCB    0
ROM_ORIG:18B6C 9D			       DCB 0x9D	; ù
ROM_ORIG:18B6D F8			       DCB 0xF8	; ¯
ROM_ORIG:18B6E 05			       DCB    5
ROM_ORIG:18B6F 10			       DCB 0x10
ROM_ORIG:18B70 88			       DCB 0x88	; à
ROM_ORIG:18B71 42			       DCB 0x42	; B
ROM_ORIG:18B72 02			       DCB    2
ROM_ORIG:18B73 D0			       DCB 0xD0	; –
ROM_ORIG:18B74 0B			       DCB  0xB
ROM_ORIG:18B75 F8			       DCB 0xF8	; ¯
ROM_ORIG:18B76 07			       DCB    7
ROM_ORIG:18B77 10			       DCB 0x10
ROM_ORIG:18B78 01			       DCB    1
ROM_ORIG:18B79 E0			       DCB 0xE0	; ‡
ROM_ORIG:18B7A 0B			       DCB  0xB
ROM_ORIG:18B7B F8			       DCB 0xF8	; ¯
ROM_ORIG:18B7C 07			       DCB    7
ROM_ORIG:18B7D 00			       DCB    0
ROM_ORIG:18B7E 7F			       DCB 0x7F	; 
ROM_ORIG:18B7F 1C			       DCB 0x1C
ROM_ORIG:18B80 08			       DCB    8
ROM_ORIG:18B81 F1			       DCB 0xF1	; Ò
ROM_ORIG:18B82 01			       DCB    1
ROM_ORIG:18B83 08			       DCB    8
ROM_ORIG:18B84 57			       DCB 0x57	; W
ROM_ORIG:18B85 45			       DCB 0x45	; E
ROM_ORIG:18B86 C6			       DCB 0xC6	; ∆
ROM_ORIG:18B87 D3			       DCB 0xD3	; ”
ROM_ORIG:18B88 B0			       DCB 0xB0	; ∞
ROM_ORIG:18B89 69			       DCB 0x69	; i
ROM_ORIG:18B8A 40			       DCB 0x40	; @
ROM_ORIG:18B8B B1			       DCB 0xB1	; ±
ROM_ORIG:18B8C 01			       DCB    1
ROM_ORIG:18B8D 28			       DCB 0x28	; (
ROM_ORIG:18B8E 2C			       DCB 0x2C	; ,
ROM_ORIG:18B8F D0			       DCB 0xD0	; –
ROM_ORIG:18B90 02			       DCB    2
ROM_ORIG:18B91 28			       DCB 0x28	; (
ROM_ORIG:18B92 26			       DCB 0x26	; &
ROM_ORIG:18B93 D1			       DCB 0xD1	; —
ROM_ORIG:18B94 06			       DCB    6
ROM_ORIG:18B95 98			       DCB 0x98	; ò
ROM_ORIG:18B96 14			       DCB 0x14
ROM_ORIG:18B97 E0			       DCB 0xE0	; ‡
ROM_ORIG:18B98 01			       DCB    1
ROM_ORIG:18B99 A9			       DCB 0xA9	; ©
ROM_ORIG:18B9A 08			       DCB    8
ROM_ORIG:18B9B 5C			       DCB 0x5C	; \
ROM_ORIG:18B9C ED			       DCB 0xED	; Ì
ROM_ORIG:18B9D E7			       DCB 0xE7	; Á
ROM_ORIG:18B9E 02			       DCB    2
ROM_ORIG:18B9F 98			       DCB 0x98	; ò
ROM_ORIG:18BA0 40			       DCB 0x40	; @
ROM_ORIG:18BA1 B9			       DCB 0xB9	; π
ROM_ORIG:18BA2 9D			       DCB 0x9D	; ù
ROM_ORIG:18BA3 F8			       DCB 0xF8	; ¯
ROM_ORIG:18BA4 19			       DCB 0x19
ROM_ORIG:18BA5 10			       DCB 0x10
ROM_ORIG:18BA6 9D			       DCB 0x9D	; ù
ROM_ORIG:18BA7 F8			       DCB 0xF8	; ¯
ROM_ORIG:18BA8 18			       DCB 0x18
ROM_ORIG:18BA9 00			       DCB    0
ROM_ORIG:18BAA 01			       DCB    1
ROM_ORIG:18BAB F0			       DCB 0xF0	; 
ROM_ORIG:18BAC 0F			       DCB  0xF
ROM_ORIG:18BAD 01			       DCB    1
ROM_ORIG:18BAE 40			       DCB 0x40	; @
ROM_ORIG:18BAF EA			       DCB 0xEA	; Í
ROM_ORIG:18BB0 01			       DCB    1
ROM_ORIG:18BB1 20			       DCB 0x20
ROM_ORIG:18BB2 06			       DCB    6
ROM_ORIG:18BB3 E0			       DCB 0xE0	; ‡
ROM_ORIG:18BB4 9D			       DCB 0x9D	; ù
ROM_ORIG:18BB5 F8			       DCB 0xF8	; ¯
ROM_ORIG:18BB6 1A			       DCB 0x1A
ROM_ORIG:18BB7 00			       DCB    0
ROM_ORIG:18BB8 9D			       DCB 0x9D	; ù
ROM_ORIG:18BB9 F8			       DCB 0xF8	; ¯
ROM_ORIG:18BBA 19			       DCB 0x19
ROM_ORIG:18BBB 10			       DCB 0x10
ROM_ORIG:18BBC 00			       DCB    0
ROM_ORIG:18BBD 01			       DCB    1
ROM_ORIG:18BBE 40			       DCB 0x40	; @
ROM_ORIG:18BBF EA			       DCB 0xEA	; Í
ROM_ORIG:18BC0 11			       DCB 0x11
ROM_ORIG:18BC1 10			       DCB 0x10
ROM_ORIG:18BC2 01			       DCB    1
ROM_ORIG:18BC3 46			       DCB 0x46	; F
ROM_ORIG:18BC4 28			       DCB 0x28	; (
ROM_ORIG:18BC5 60			       DCB 0x60	; `
ROM_ORIG:18BC6 30			       DCB 0x30	; 0
ROM_ORIG:18BC7 46			       DCB 0x46	; F
ROM_ORIG:18BC8 00			       DCB    0
ROM_ORIG:18BC9 F0			       DCB 0xF0	; 
ROM_ORIG:18BCA EC			       DCB 0xEC	; Ï
ROM_ORIG:18BCB F9			       DCB 0xF9	; ˘
ROM_ORIG:18BCC 38			       DCB 0x38	; 8
ROM_ORIG:18BCD B9			       DCB 0xB9	; π
ROM_ORIG:18BCE 29			       DCB 0x29	; )
ROM_ORIG:18BCF 68			       DCB 0x68	; h
ROM_ORIG:18BD0 F0			       DCB 0xF0	; 
ROM_ORIG:18BD1 6A			       DCB 0x6A	; j
ROM_ORIG:18BD2 81			       DCB 0x81	; Å
ROM_ORIG:18BD3 42			       DCB 0x42	; B
ROM_ORIG:18BD4 0C			       DCB  0xC
ROM_ORIG:18BD5 D3			       DCB 0xD3	; ”
ROM_ORIG:18BD6 30			       DCB 0x30	; 0
ROM_ORIG:18BD7 46			       DCB 0x46	; F
ROM_ORIG:18BD8 00			       DCB    0
ROM_ORIG:18BD9 F0			       DCB 0xF0	; 
ROM_ORIG:18BDA 26			       DCB 0x26	; &
ROM_ORIG:18BDB F8			       DCB 0xF8	; ¯
ROM_ORIG:18BDC 00			       DCB    0
ROM_ORIG:18BDD E0			       DCB 0xE0	; ‡
ROM_ORIG:18BDE 00			       DCB    0
ROM_ORIG:18BDF E0			       DCB 0xE0	; ‡
ROM_ORIG:18BE0 30			       DCB 0x30	; 0
ROM_ORIG:18BE1 B9			       DCB 0xB9	; π
ROM_ORIG:18BE2 01			       DCB    1
ROM_ORIG:18BE3 20			       DCB 0x20
ROM_ORIG:18BE4 07			       DCB    7
ROM_ORIG:18BE5 B0			       DCB 0xB0	; ∞
ROM_ORIG:18BE6 BD			       DCB 0xBD	; Ω
ROM_ORIG:18BE7 E8			       DCB 0xE8	; Ë
ROM_ORIG:18BE8 F0			       DCB 0xF0	; 
ROM_ORIG:18BE9 8F			       DCB 0x8F	; è
ROM_ORIG:18BEA BD			       DCB 0xBD	; Ω
ROM_ORIG:18BEB F8			       DCB 0xF8	; ¯
ROM_ORIG:18BEC 18			       DCB 0x18
ROM_ORIG:18BED 00			       DCB    0
ROM_ORIG:18BEE E8			       DCB 0xE8	; Ë
ROM_ORIG:18BEF E7			       DCB 0xE7	; Á
ROM_ORIG:18BF0 00			       DCB    0
ROM_ORIG:18BF1 20			       DCB 0x20
ROM_ORIG:18BF2 F7			       DCB 0xF7	; ˜
ROM_ORIG:18BF3 E7			       DCB 0xE7	; Á
ROM_ORIG:18BF4 C3			       DCB 0xC3	; √
ROM_ORIG:18BF5 6A			       DCB 0x6A	; j
ROM_ORIG:18BF6 93			       DCB 0x93	; ì
ROM_ORIG:18BF7 42			       DCB 0x42	; B
ROM_ORIG:18BF8 14			       DCB 0x14
ROM_ORIG:18BF9 D9			       DCB 0xD9	; Ÿ
ROM_ORIG:18BFA 0A			       DCB  0xA
ROM_ORIG:18BFB 60			       DCB 0x60	; `
ROM_ORIG:18BFC 80			       DCB 0x80	; Ä
ROM_ORIG:18BFD 69			       DCB 0x69	; i
ROM_ORIG:18BFE 30			       DCB 0x30	; 0
ROM_ORIG:18BFF B1			       DCB 0xB1	; ±
ROM_ORIG:18C00 01			       DCB    1
ROM_ORIG:18C01 28			       DCB 0x28	; (
ROM_ORIG:18C02 07			       DCB    7
ROM_ORIG:18C03 D0			       DCB 0xD0	; –
ROM_ORIG:18C04 02			       DCB    2
ROM_ORIG:18C05 28			       DCB 0x28	; (
ROM_ORIG:18C06 0D			       DCB  0xD
ROM_ORIG:18C07 D1			       DCB 0xD1	; —
ROM_ORIG:18C08 22			       DCB 0x22	; "
ROM_ORIG:18C09 F0			       DCB 0xF0	; 
ROM_ORIG:18C0A 70			       DCB 0x70	; p
ROM_ORIG:18C0B 40			       DCB 0x40	; @
ROM_ORIG:18C0C 03			       DCB    3
ROM_ORIG:18C0D E0			       DCB 0xE0	; ‡
ROM_ORIG:18C0E C2			       DCB 0xC2	; ¬
ROM_ORIG:18C0F F3			       DCB 0xF3	; Û
ROM_ORIG:18C10 0B			       DCB  0xB
ROM_ORIG:18C11 00			       DCB    0
ROM_ORIG:18C12 00			       DCB    0
ROM_ORIG:18C13 E0			       DCB 0xE0	; ‡
ROM_ORIG:18C14 90			       DCB 0x90	; ê
ROM_ORIG:18C15 B2			       DCB 0xB2	; ≤
ROM_ORIG:18C16 08			       DCB    8
ROM_ORIG:18C17 60			       DCB 0x60	; `
ROM_ORIG:18C18 4F			       DCB 0x4F	; O
ROM_ORIG:18C19 F0			       DCB 0xF0	; 
ROM_ORIG:18C1A FF			       DCB 0xFF
ROM_ORIG:18C1B 30			       DCB 0x30	; 0
ROM_ORIG:18C1C C1			       DCB 0xC1	; ¡
ROM_ORIG:18C1D F8			       DCB 0xF8	; ¯
ROM_ORIG:18C1E 04			       DCB    4
ROM_ORIG:18C1F 04			       DCB    4
ROM_ORIG:18C20 00			       DCB    0
ROM_ORIG:18C21 20			       DCB 0x20
ROM_ORIG:18C22 70			       DCB 0x70	; p
ROM_ORIG:18C23 47			       DCB 0x47	; G
ROM_ORIG:18C24 01			       DCB    1
ROM_ORIG:18C25 20			       DCB 0x20
ROM_ORIG:18C26 70			       DCB 0x70	; p
ROM_ORIG:18C27 47			       DCB 0x47	; G
ROM_ORIG:18C28 80			       DCB 0x80	; Ä
ROM_ORIG:18C29 69			       DCB 0x69	; i
ROM_ORIG:18C2A 48			       DCB 0x48	; H
ROM_ORIG:18C2B B1			       DCB 0xB1	; ±
ROM_ORIG:18C2C 01			       DCB    1
ROM_ORIG:18C2D 28			       DCB 0x28	; (
ROM_ORIG:18C2E 0A			       DCB  0xA
ROM_ORIG:18C2F D0			       DCB 0xD0	; –
ROM_ORIG:18C30 02			       DCB    2
ROM_ORIG:18C31 28			       DCB 0x28	; (
ROM_ORIG:18C32 0D			       DCB  0xD
ROM_ORIG:18C33 D1			       DCB 0xD1	; —
ROM_ORIG:18C34 07			       DCB    7
ROM_ORIG:18C35 48			       DCB 0x48	; H
ROM_ORIG:18C36 08			       DCB    8
ROM_ORIG:18C37 44			       DCB 0x44	; D
ROM_ORIG:18C38 07			       DCB    7
ROM_ORIG:18C39 28			       DCB 0x28	; (
ROM_ORIG:18C3A 09			       DCB    9
ROM_ORIG:18C3B D8			       DCB 0xD8	; ÿ
ROM_ORIG:18C3C 01			       DCB    1
ROM_ORIG:18C3D 20			       DCB 0x20
ROM_ORIG:18C3E 70			       DCB 0x70	; p
ROM_ORIG:18C3F 47			       DCB 0x47	; G
ROM_ORIG:18C40 A1			       DCB 0xA1	; °
ROM_ORIG:18C41 F6			       DCB 0xF6	; ˆ
ROM_ORIG:18C42 F8			       DCB 0xF8	; ¯
ROM_ORIG:18C43 71			       DCB 0x71	; q
ROM_ORIG:18C44 02			       DCB    2
ROM_ORIG:18C45 E0			       DCB 0xE0	; ‡
ROM_ORIG:18C46 A1			       DCB 0xA1	; °
ROM_ORIG:18C47 F5			       DCB 0xF5	; ı
ROM_ORIG:18C48 7F			       DCB 0x7F	; 
ROM_ORIG:18C49 41			       DCB 0x41	; A
ROM_ORIG:18C4A F8			       DCB 0xF8	; ¯
ROM_ORIG:18C4B 39			       DCB 0x39	; 9
ROM_ORIG:18C4C 07			       DCB    7
ROM_ORIG:18C4D 29			       DCB 0x29	; )
ROM_ORIG:18C4E F5			       DCB 0xF5	; ı
ROM_ORIG:18C4F D9			       DCB 0xD9	; Ÿ
ROM_ORIG:18C50 00			       DCB    0
ROM_ORIG:18C51 20			       DCB 0x20
ROM_ORIG:18C52 70			       DCB 0x70	; p
ROM_ORIG:18C53 47			       DCB 0x47	; G
ROM_ORIG:18C54 08			       DCB    8
ROM_ORIG:18C55 00			       DCB    0
ROM_ORIG:18C56 00			       DCB    0
ROM_ORIG:18C57 F0			       DCB 0xF0	; 
ROM_ORIG:18C58 2D			       DCB 0x2D	; -
ROM_ORIG:18C59 E9			       DCB 0xE9	; È
ROM_ORIG:18C5A F0			       DCB 0xF0	; 
ROM_ORIG:18C5B 47			       DCB 0x47	; G
ROM_ORIG:18C5C 81			       DCB 0x81	; Å
ROM_ORIG:18C5D 46			       DCB 0x46	; F
ROM_ORIG:18C5E AD			       DCB 0xAD	; ≠
ROM_ORIG:18C5F F5			       DCB 0xF5	; ı
ROM_ORIG:18C60 00			       DCB    0
ROM_ORIG:18C61 7D			       DCB 0x7D	; }
ROM_ORIG:18C62 8A			       DCB 0x8A	; ä
ROM_ORIG:18C63 46			       DCB 0x46	; F
ROM_ORIG:18C64 17			       DCB 0x17
ROM_ORIG:18C65 46			       DCB 0x46	; F
ROM_ORIG:18C66 98			       DCB 0x98	; ò
ROM_ORIG:18C67 46			       DCB 0x46	; F
ROM_ORIG:18C68 08			       DCB    8
ROM_ORIG:18C69 46			       DCB 0x46	; F
ROM_ORIG:18C6A 00			       DCB    0
ROM_ORIG:18C6B F0			       DCB 0xF0	; 
ROM_ORIG:18C6C 84			       DCB 0x84	; Ñ
ROM_ORIG:18C6D F9			       DCB 0xF9	; ˘
ROM_ORIG:18C6E C0			       DCB 0xC0	; ¿
ROM_ORIG:18C6F B9			       DCB 0xB9	; π
ROM_ORIG:18C70 69			       DCB 0x69	; i
ROM_ORIG:18C71 46			       DCB 0x46	; F
ROM_ORIG:18C72 50			       DCB 0x50	; P
ROM_ORIG:18C73 46			       DCB 0x46	; F
ROM_ORIG:18C74 00			       DCB    0
ROM_ORIG:18C75 F0			       DCB 0xF0	; 
ROM_ORIG:18C76 49			       DCB 0x49	; I
ROM_ORIG:18C77 F9			       DCB 0xF9	; ˘
ROM_ORIG:18C78 98			       DCB 0x98	; ò
ROM_ORIG:18C79 B9			       DCB 0xB9	; π
ROM_ORIG:18C7A 00			       DCB    0
ROM_ORIG:18C7B 24			       DCB 0x24	; $
ROM_ORIG:18C7C 6E			       DCB 0x6E	; n
ROM_ORIG:18C7D 46			       DCB 0x46	; F
ROM_ORIG:18C7E 06			       DCB    6
ROM_ORIG:18C7F EB			       DCB 0xEB	; Î
ROM_ORIG:18C80 44			       DCB 0x44	; D
ROM_ORIG:18C81 15			       DCB 0x15
ROM_ORIG:18C82 28			       DCB 0x28	; (
ROM_ORIG:18C83 78			       DCB 0x78	; x
ROM_ORIG:18C84 68			       DCB 0x68	; h
ROM_ORIG:18C85 B1			       DCB 0xB1	; ±
ROM_ORIG:18C86 E5			       DCB 0xE5	; Â
ROM_ORIG:18C87 28			       DCB 0x28	; (
ROM_ORIG:18C88 1B			       DCB 0x1B
ROM_ORIG:18C89 D0			       DCB 0xD0	; –
ROM_ORIG:18C8A 0B			       DCB  0xB
ROM_ORIG:18C8B 22			       DCB 0x22	; "
ROM_ORIG:18C8C 49			       DCB 0x49	; I
ROM_ORIG:18C8D 46			       DCB 0x46	; F
ROM_ORIG:18C8E 28			       DCB 0x28	; (
ROM_ORIG:18C8F 46			       DCB 0x46	; F
ROM_ORIG:18C90 FB			       DCB 0xFB	; ˚
ROM_ORIG:18C91 F7			       DCB 0xF7	; ˜
ROM_ORIG:18C92 E2			       DCB 0xE2	; ‚
ROM_ORIG:18C93 FE			       DCB 0xFE	; ˛
ROM_ORIG:18C94 A8			       DCB 0xA8	; ®
ROM_ORIG:18C95 B9			       DCB 0xB9	; π
ROM_ORIG:18C96 E8			       DCB 0xE8	; Ë
ROM_ORIG:18C97 7A			       DCB 0x7A	; z
ROM_ORIG:18C98 10			       DCB 0x10
ROM_ORIG:18C99 F0			       DCB 0xF0	; 
ROM_ORIG:18C9A 18			       DCB 0x18
ROM_ORIG:18C9B 0F			       DCB  0xF
ROM_ORIG:18C9C 01			       DCB    1
ROM_ORIG:18C9D D1			       DCB 0xD1	; —
ROM_ORIG:18C9E E8			       DCB 0xE8	; Ë
ROM_ORIG:18C9F 69			       DCB 0x69	; i
ROM_ORIG:18CA0 20			       DCB 0x20
ROM_ORIG:18CA1 B9			       DCB 0xB9	; π
ROM_ORIG:18CA2 01			       DCB    1
ROM_ORIG:18CA3 20			       DCB 0x20
ROM_ORIG:18CA4 0D			       DCB  0xD
ROM_ORIG:18CA5 F5			       DCB 0xF5	; ı
ROM_ORIG:18CA6 00			       DCB    0
ROM_ORIG:18CA7 7D			       DCB 0x7D	; }
ROM_ORIG:18CA8 BD			       DCB 0xBD	; Ω
ROM_ORIG:18CA9 E8			       DCB 0xE8	; Ë
ROM_ORIG:18CAA F0			       DCB 0xF0	; 
ROM_ORIG:18CAB 87			       DCB 0x87	; á
ROM_ORIG:18CAC 14			       DCB 0x14
ROM_ORIG:18CAD 35			       DCB 0x35	; 5
ROM_ORIG:18CAE 29			       DCB 0x29	; )
ROM_ORIG:18CAF 88			       DCB 0x88	; à
ROM_ORIG:18CB0 E8			       DCB 0xE8	; Ë
ROM_ORIG:18CB1 88			       DCB 0x88	; à
ROM_ORIG:18CB2 40			       DCB 0x40	; @
ROM_ORIG:18CB3 EA			       DCB 0xEA	; Í
ROM_ORIG:18CB4 01			       DCB    1
ROM_ORIG:18CB5 40			       DCB 0x40	; @
ROM_ORIG:18CB6 38			       DCB 0x38	; 8
ROM_ORIG:18CB7 60			       DCB 0x60	; `
ROM_ORIG:18CB8 A8			       DCB 0xA8	; ®
ROM_ORIG:18CB9 68			       DCB 0x68	; h
ROM_ORIG:18CBA C8			       DCB 0xC8	; »
ROM_ORIG:18CBB F8			       DCB 0xF8	; ¯
ROM_ORIG:18CBC 00			       DCB    0
ROM_ORIG:18CBD 00			       DCB    0
ROM_ORIG:18CBE 00			       DCB    0
ROM_ORIG:18CBF 20			       DCB 0x20
ROM_ORIG:18CC0 F0			       DCB 0xF0	; 
ROM_ORIG:18CC1 E7			       DCB 0xE7	; Á
ROM_ORIG:18CC2 64			       DCB 0x64	; d
ROM_ORIG:18CC3 1C			       DCB 0x1C
ROM_ORIG:18CC4 10			       DCB 0x10
ROM_ORIG:18CC5 2C			       DCB 0x2C	; ,
ROM_ORIG:18CC6 DA			       DCB 0xDA	; ⁄
ROM_ORIG:18CC7 D3			       DCB 0xD3	; ”
ROM_ORIG:18CC8 D2			       DCB 0xD2	; “
ROM_ORIG:18CC9 E7			       DCB 0xE7	; Á
ROM_ORIG:18CCA 2D			       DCB 0x2D	; -
ROM_ORIG:18CCB E9			       DCB 0xE9	; È
ROM_ORIG:18CCC F0			       DCB 0xF0	; 
ROM_ORIG:18CCD 41			       DCB 0x41	; A
ROM_ORIG:18CCE 04			       DCB    4
ROM_ORIG:18CCF 46			       DCB 0x46	; F
ROM_ORIG:18CD0 80			       DCB 0x80	; Ä
ROM_ORIG:18CD1 7C			       DCB 0x7C	; |
ROM_ORIG:18CD2 0D			       DCB  0xD
ROM_ORIG:18CD3 46			       DCB 0x46	; F
ROM_ORIG:18CD4 61			       DCB 0x61	; a
ROM_ORIG:18CD5 7C			       DCB 0x7C	; |
ROM_ORIG:18CD6 41			       DCB 0x41	; A
ROM_ORIG:18CD7 EA			       DCB 0xEA	; Í
ROM_ORIG:18CD8 00			       DCB    0
ROM_ORIG:18CD9 20			       DCB 0x20
ROM_ORIG:18CDA 40			       DCB 0x40	; @
ROM_ORIG:18CDB F2			       DCB 0xF2	; Ú
ROM_ORIG:18CDC FF			       DCB 0xFF
ROM_ORIG:18CDD 11			       DCB 0x11
ROM_ORIG:18CDE 01			       DCB    1
ROM_ORIG:18CDF EB			       DCB 0xEB	; Î
ROM_ORIG:18CE0 40			       DCB 0x40	; @
ROM_ORIG:18CE1 10			       DCB 0x10
ROM_ORIG:18CE2 47			       DCB 0x47	; G
ROM_ORIG:18CE3 0A			       DCB  0xA
ROM_ORIG:18CE4 6F			       DCB 0x6F	; o
ROM_ORIG:18CE5 63			       DCB 0x63	; c
ROM_ORIG:18CE6 20			       DCB 0x20
ROM_ORIG:18CE7 7D			       DCB 0x7D	; }
ROM_ORIG:18CE8 E1			       DCB 0xE1	; ·
ROM_ORIG:18CE9 7C			       DCB 0x7C	; |
ROM_ORIG:18CEA 51			       DCB 0x51	; Q
ROM_ORIG:18CEB EA			       DCB 0xEA	; Í
ROM_ORIG:18CEC 00			       DCB    0
ROM_ORIG:18CED 26			       DCB 0x26	; &
ROM_ORIG:18CEE 04			       DCB    4
ROM_ORIG:18CEF D1			       DCB 0xD1	; —
ROM_ORIG:18CF0 04			       DCB    4
ROM_ORIG:18CF1 F1			       DCB 0xF1	; Ò
ROM_ORIG:18CF2 20			       DCB 0x20
ROM_ORIG:18CF3 00			       DCB    0
ROM_ORIG:18CF4 FB			       DCB 0xFB	; ˚
ROM_ORIG:18CF5 F7			       DCB 0xF7	; ˜
ROM_ORIG:18CF6 C4			       DCB 0xC4	; ƒ
ROM_ORIG:18CF7 EF			       DCB 0xEF	; Ô
ROM_ORIG:18CF8 06			       DCB    6
ROM_ORIG:18CF9 46			       DCB 0x46	; F
ROM_ORIG:18CFA E0			       DCB 0xE0	; ‡
ROM_ORIG:18CFB 7D			       DCB 0x7D	; }
ROM_ORIG:18CFC A1			       DCB 0xA1	; °
ROM_ORIG:18CFD 7D			       DCB 0x7D	; }
ROM_ORIG:18CFE 51			       DCB 0x51	; Q
ROM_ORIG:18CFF EA			       DCB 0xEA	; Í
ROM_ORIG:18D00 00			       DCB    0
ROM_ORIG:18D01 20			       DCB 0x20
ROM_ORIG:18D02 03			       DCB    3
ROM_ORIG:18D03 D1			       DCB 0xD1	; —
ROM_ORIG:18D04 04			       DCB    4
ROM_ORIG:18D05 F1			       DCB 0xF1	; Ò
ROM_ORIG:18D06 24			       DCB 0x24	; $
ROM_ORIG:18D07 00			       DCB    0
ROM_ORIG:18D08 FB			       DCB 0xFB	; ˚
ROM_ORIG:18D09 F7			       DCB 0xF7	; ˜
ROM_ORIG:18D0A BA			       DCB 0xBA	; ∫
ROM_ORIG:18D0B EF			       DCB 0xEF	; Ô
ROM_ORIG:18D0C 68			       DCB 0x68	; h
ROM_ORIG:18D0D 62			       DCB 0x62	; b
ROM_ORIG:18D0E E0			       DCB 0xE0	; ‡
ROM_ORIG:18D0F 7B			       DCB 0x7B	; {
ROM_ORIG:18D10 A1			       DCB 0xA1	; °
ROM_ORIG:18D11 7B			       DCB 0x7B	; {
ROM_ORIG:18D12 6A			       DCB 0x6A	; j
ROM_ORIG:18D13 6A			       DCB 0x6A	; j
ROM_ORIG:18D14 41			       DCB 0x41	; A
ROM_ORIG:18D15 EA			       DCB 0xEA	; Í
ROM_ORIG:18D16 00			       DCB    0
ROM_ORIG:18D17 20			       DCB 0x20
ROM_ORIG:18D18 21			       DCB 0x21	; !
ROM_ORIG:18D19 7C			       DCB 0x7C	; |
ROM_ORIG:18D1A 01			       DCB    1
ROM_ORIG:18D1B FB			       DCB 0xFB	; ˚
ROM_ORIG:18D1C 02			       DCB    2
ROM_ORIG:18D1D 00			       DCB    0
ROM_ORIG:18D1E 38			       DCB 0x38	; 8
ROM_ORIG:18D1F 44			       DCB 0x44	; D
ROM_ORIG:18D20 32			       DCB 0x32	; 2
ROM_ORIG:18D21 1A			       DCB 0x1A
ROM_ORIG:18D22 60			       DCB 0x60	; `
ROM_ORIG:18D23 7B			       DCB 0x7B	; {
ROM_ORIG:18D24 00			       DCB    0
ROM_ORIG:18D25 21			       DCB 0x21	; !
ROM_ORIG:18D26 02			       DCB    2
ROM_ORIG:18D27 E0			       DCB 0xE0	; ‡
ROM_ORIG:18D28 49			       DCB 0x49	; I
ROM_ORIG:18D29 1C			       DCB 0x1C
ROM_ORIG:18D2A 40			       DCB 0x40	; @
ROM_ORIG:18D2B 08			       DCB    8
ROM_ORIG:18D2C C9			       DCB 0xC9	; …
ROM_ORIG:18D2D B2			       DCB 0xB2	; ≤
ROM_ORIG:18D2E 01			       DCB    1
ROM_ORIG:18D2F 28			       DCB 0x28	; (
ROM_ORIG:18D30 FA			       DCB 0xFA	; ˙
ROM_ORIG:18D31 D8			       DCB 0xD8	; ÿ
ROM_ORIG:18D32 CA			       DCB 0xCA	;  
ROM_ORIG:18D33 40			       DCB 0x40	; @
ROM_ORIG:18D34 EA			       DCB 0xEA	; Í
ROM_ORIG:18D35 62			       DCB 0x62	; b
ROM_ORIG:18D36 BD			       DCB 0xBD	; Ω
ROM_ORIG:18D37 E8			       DCB 0xE8	; Ë
ROM_ORIG:18D38 F0			       DCB 0xF0	; 
ROM_ORIG:18D39 81			       DCB 0x81	; Å
ROM_ORIG:18D3A 70			       DCB 0x70	; p
ROM_ORIG:18D3B B5			       DCB 0xB5	; µ
ROM_ORIG:18D3C 05			       DCB    5
ROM_ORIG:18D3D 46			       DCB 0x46	; F
ROM_ORIG:18D3E 90			       DCB 0x90	; ê
ROM_ORIG:18D3F F8			       DCB 0xF8	; ¯
ROM_ORIG:18D40 FF			       DCB 0xFF
ROM_ORIG:18D41 01			       DCB    1
ROM_ORIG:18D42 0C			       DCB  0xC
ROM_ORIG:18D43 46			       DCB 0x46	; F
ROM_ORIG:18D44 95			       DCB 0x95	; ï
ROM_ORIG:18D45 F8			       DCB 0xF8	; ¯
ROM_ORIG:18D46 FE			       DCB 0xFE	; ˛
ROM_ORIG:18D47 11			       DCB 0x11
ROM_ORIG:18D48 41			       DCB 0x41	; A
ROM_ORIG:18D49 EA			       DCB 0xEA	; Í
ROM_ORIG:18D4A 00			       DCB    0
ROM_ORIG:18D4B 20			       DCB 0x20
ROM_ORIG:18D4C A0			       DCB 0xA0	; †
ROM_ORIG:18D4D F5			       DCB 0xF5	; ı
ROM_ORIG:18D4E 2A			       DCB 0x2A	; *
ROM_ORIG:18D4F 41			       DCB 0x41	; A
ROM_ORIG:18D50 55			       DCB 0x55	; U
ROM_ORIG:18D51 39			       DCB 0x39	; 9
ROM_ORIG:18D52 3C			       DCB 0x3C	; <
ROM_ORIG:18D53 D1			       DCB 0xD1	; —
ROM_ORIG:18D54 28			       DCB 0x28	; (
ROM_ORIG:18D55 7B			       DCB 0x7B	; {
ROM_ORIG:18D56 E9			       DCB 0xE9	; È
ROM_ORIG:18D57 7A			       DCB 0x7A	; z
ROM_ORIG:18D58 41			       DCB 0x41	; A
ROM_ORIG:18D59 EA			       DCB 0xEA	; Í
ROM_ORIG:18D5A 00			       DCB    0
ROM_ORIG:18D5B 20			       DCB 0x20
ROM_ORIG:18D5C B0			       DCB 0xB0	; ∞
ROM_ORIG:18D5D F5			       DCB 0xF5	; ı
ROM_ORIG:18D5E 00			       DCB    0
ROM_ORIG:18D5F 7F			       DCB 0x7F	; 
ROM_ORIG:18D60 35			       DCB 0x35	; 5
ROM_ORIG:18D61 D1			       DCB 0xD1	; —
ROM_ORIG:18D62 69			       DCB 0x69	; i
ROM_ORIG:18D63 7B			       DCB 0x7B	; {
ROM_ORIG:18D64 01			       DCB    1
ROM_ORIG:18D65 29			       DCB 0x29	; )
ROM_ORIG:18D66 0D			       DCB  0xD
ROM_ORIG:18D67 D0			       DCB 0xD0	; –
ROM_ORIG:18D68 02			       DCB    2
ROM_ORIG:18D69 29			       DCB 0x29	; )
ROM_ORIG:18D6A 0B			       DCB  0xB
ROM_ORIG:18D6B D0			       DCB 0xD0	; –
ROM_ORIG:18D6C 04			       DCB    4
ROM_ORIG:18D6D 29			       DCB 0x29	; )
ROM_ORIG:18D6E 09			       DCB    9
ROM_ORIG:18D6F D0			       DCB 0xD0	; –
ROM_ORIG:18D70 08			       DCB    8
ROM_ORIG:18D71 29			       DCB 0x29	; )
ROM_ORIG:18D72 07			       DCB    7
ROM_ORIG:18D73 D0			       DCB 0xD0	; –
ROM_ORIG:18D74 10			       DCB 0x10
ROM_ORIG:18D75 29			       DCB 0x29	; )
ROM_ORIG:18D76 05			       DCB    5
ROM_ORIG:18D77 D0			       DCB 0xD0	; –
ROM_ORIG:18D78 20			       DCB 0x20
ROM_ORIG:18D79 29			       DCB 0x29	; )
ROM_ORIG:18D7A 03			       DCB    3
ROM_ORIG:18D7B D0			       DCB 0xD0	; –
ROM_ORIG:18D7C 40			       DCB 0x40	; @
ROM_ORIG:18D7D 29			       DCB 0x29	; )
ROM_ORIG:18D7E 01			       DCB    1
ROM_ORIG:18D7F D0			       DCB 0xD0	; –
ROM_ORIG:18D80 80			       DCB 0x80	; Ä
ROM_ORIG:18D81 29			       DCB 0x29	; )
ROM_ORIG:18D82 24			       DCB 0x24	; $
ROM_ORIG:18D83 D1			       DCB 0xD1	; —
ROM_ORIG:18D84 E1			       DCB 0xE1	; ·
ROM_ORIG:18D85 61			       DCB 0x61	; a
ROM_ORIG:18D86 E8			       DCB 0xE8	; Ë
ROM_ORIG:18D87 7B			       DCB 0x7B	; {
ROM_ORIG:18D88 AA			       DCB 0xAA	; ™
ROM_ORIG:18D89 7B			       DCB 0x7B	; {
ROM_ORIG:18D8A 52			       DCB 0x52	; R
ROM_ORIG:18D8B EA			       DCB 0xEA	; Í
ROM_ORIG:18D8C 00			       DCB    0
ROM_ORIG:18D8D 21			       DCB 0x21	; !
ROM_ORIG:18D8E 1E			       DCB 0x1E
ROM_ORIG:18D8F D0			       DCB 0xD0	; –
ROM_ORIG:18D90 21			       DCB 0x21	; !
ROM_ORIG:18D91 62			       DCB 0x62	; b
ROM_ORIG:18D92 28			       DCB 0x28	; (
ROM_ORIG:18D93 7C			       DCB 0x7C	; |
ROM_ORIG:18D94 02			       DCB    2
ROM_ORIG:18D95 28			       DCB 0x28	; (
ROM_ORIG:18D96 1A			       DCB 0x1A
ROM_ORIG:18D97 D1			       DCB 0xD1	; —
ROM_ORIG:18D98 A8			       DCB 0xA8	; ®
ROM_ORIG:18D99 7C			       DCB 0x7C	; |
ROM_ORIG:18D9A 6A			       DCB 0x6A	; j
ROM_ORIG:18D9B 7C			       DCB 0x7C	; |
ROM_ORIG:18D9C 52			       DCB 0x52	; R
ROM_ORIG:18D9D EA			       DCB 0xEA	; Í
ROM_ORIG:18D9E 00			       DCB    0
ROM_ORIG:18D9F 21			       DCB 0x21	; !
ROM_ORIG:18DA0 02			       DCB    2
ROM_ORIG:18DA1 D0			       DCB 0xD0	; –
ROM_ORIG:18DA2 11			       DCB 0x11
ROM_ORIG:18DA3 F0			       DCB 0xF0	; 
ROM_ORIG:18DA4 0F			       DCB  0xF
ROM_ORIG:18DA5 0F			       DCB  0xF
ROM_ORIG:18DA6 12			       DCB 0x12
ROM_ORIG:18DA7 D1			       DCB 0xD1	; —
ROM_ORIG:18DA8 28			       DCB 0x28	; (
ROM_ORIG:18DA9 7D			       DCB 0x7D	; }
ROM_ORIG:18DAA E9			       DCB 0xE9	; È
ROM_ORIG:18DAB 7C			       DCB 0x7C	; |
ROM_ORIG:18DAC 51			       DCB 0x51	; Q
ROM_ORIG:18DAD EA			       DCB 0xEA	; Í
ROM_ORIG:18DAE 00			       DCB    0
ROM_ORIG:18DAF 26			       DCB 0x26	; &
ROM_ORIG:18DB0 05			       DCB    5
ROM_ORIG:18DB1 F1			       DCB 0xF1	; Ò
ROM_ORIG:18DB2 20			       DCB 0x20
ROM_ORIG:18DB3 00			       DCB    0
ROM_ORIG:18DB4 04			       DCB    4
ROM_ORIG:18DB5 D0			       DCB 0xD0	; –
ROM_ORIG:18DB6 FB			       DCB 0xFB	; ˚
ROM_ORIG:18DB7 F7			       DCB 0xF7	; ˜
ROM_ORIG:18DB8 64			       DCB 0x64	; d
ROM_ORIG:18DB9 EF			       DCB 0xEF	; Ô
ROM_ORIG:18DBA 40			       DCB 0x40	; @
ROM_ORIG:18DBB B9			       DCB 0xB9	; π
ROM_ORIG:18DBC 30			       DCB 0x30	; 0
ROM_ORIG:18DBD 46			       DCB 0x46	; F
ROM_ORIG:18DBE 02			       DCB    2
ROM_ORIG:18DBF E0			       DCB 0xE0	; ‡
ROM_ORIG:18DC0 FB			       DCB 0xFB	; ˚
ROM_ORIG:18DC1 F7			       DCB 0xF7	; ˜
ROM_ORIG:18DC2 5E			       DCB 0x5E	; ^
ROM_ORIG:18DC3 EF			       DCB 0xEF	; Ô
ROM_ORIG:18DC4 18			       DCB 0x18
ROM_ORIG:18DC5 B1			       DCB 0xB1	; ±
ROM_ORIG:18DC6 61			       DCB 0x61	; a
ROM_ORIG:18DC7 69			       DCB 0x69	; i
ROM_ORIG:18DC8 19			       DCB 0x19
ROM_ORIG:18DC9 B1			       DCB 0xB1	; ±
ROM_ORIG:18DCA 81			       DCB 0x81	; Å
ROM_ORIG:18DCB 42			       DCB 0x42	; B
ROM_ORIG:18DCC 04			       DCB    4
ROM_ORIG:18DCD D0			       DCB 0xD0	; –
ROM_ORIG:18DCE 01			       DCB    1
ROM_ORIG:18DCF 20			       DCB 0x20
ROM_ORIG:18DD0 70			       DCB 0x70	; p
ROM_ORIG:18DD1 BD			       DCB 0xBD	; Ω
ROM_ORIG:18DD2 A0			       DCB 0xA0	; †
ROM_ORIG:18DD3 82			       DCB 0x82	; Ç
ROM_ORIG:18DD4 00			       DCB    0
ROM_ORIG:18DD5 0C			       DCB  0xC
ROM_ORIG:18DD6 E0			       DCB 0xE0	; ‡
ROM_ORIG:18DD7 82			       DCB 0x82	; Ç
ROM_ORIG:18DD8 21			       DCB 0x21	; !
ROM_ORIG:18DD9 46			       DCB 0x46	; F
ROM_ORIG:18DDA 28			       DCB 0x28	; (
ROM_ORIG:18DDB 46			       DCB 0x46	; F
ROM_ORIG:18DDC FF			       DCB 0xFF
ROM_ORIG:18DDD F7			       DCB 0xF7	; ˜
ROM_ORIG:18DDE 75			       DCB 0x75	; u
ROM_ORIG:18DDF FF			       DCB 0xFF
ROM_ORIG:18DE0 21			       DCB 0x21	; !
ROM_ORIG:18DE1 6A			       DCB 0x6A	; j
ROM_ORIG:18DE2 40			       DCB 0x40	; @
ROM_ORIG:18DE3 F6			       DCB 0xF6	; ˆ
ROM_ORIG:18DE4 F5			       DCB 0xF5	; ı
ROM_ORIG:18DE5 73			       DCB 0x73	; s
ROM_ORIG:18DE6 20			       DCB 0x20
ROM_ORIG:18DE7 69			       DCB 0x69	; i
ROM_ORIG:18DE8 08			       DCB    8
ROM_ORIG:18DE9 44			       DCB 0x44	; D
ROM_ORIG:18DEA C4			       DCB 0xC4	; ƒ
ROM_ORIG:18DEB F8			       DCB 0xF8	; ¯
ROM_ORIG:18DEC 44			       DCB 0x44	; D
ROM_ORIG:18DED 04			       DCB    4
ROM_ORIG:18DEE 61			       DCB 0x61	; a
ROM_ORIG:18DEF 6A			       DCB 0x6A	; j
ROM_ORIG:18DF0 42			       DCB 0x42	; B
ROM_ORIG:18DF1 18			       DCB 0x18
ROM_ORIG:18DF2 00			       DCB    0
ROM_ORIG:18DF3 EB			       DCB 0xEB	; Î
ROM_ORIG:18DF4 41			       DCB 0x41	; A
ROM_ORIG:18DF5 00			       DCB    0
ROM_ORIG:18DF6 C4			       DCB 0xC4	; ƒ
ROM_ORIG:18DF7 F8			       DCB 0xF8	; ¯
ROM_ORIG:18DF8 48			       DCB 0x48	; H
ROM_ORIG:18DF9 24			       DCB 0x24	; $
ROM_ORIG:18DFA C4			       DCB 0xC4	; ƒ
ROM_ORIG:18DFB F8			       DCB 0xF8	; ¯
ROM_ORIG:18DFC 4C			       DCB 0x4C	; L
ROM_ORIG:18DFD 04			       DCB    4
ROM_ORIG:18DFE 03			       DCB    3
ROM_ORIG:18DFF 22			       DCB 0x22	; "
ROM_ORIG:18E00 E1			       DCB 0xE1	; ·
ROM_ORIG:18E01 6A			       DCB 0x6A	; j
ROM_ORIG:18E02 99			       DCB 0x99	; ô
ROM_ORIG:18E03 42			       DCB 0x42	; B
ROM_ORIG:18E04 02			       DCB    2
ROM_ORIG:18E05 D2			       DCB 0xD2	; “
ROM_ORIG:18E06 00			       DCB    0
ROM_ORIG:18E07 21			       DCB 0x21	; !
ROM_ORIG:18E08 A1			       DCB 0xA1	; °
ROM_ORIG:18E09 61			       DCB 0x61	; a
ROM_ORIG:18E0A 05			       DCB    5
ROM_ORIG:18E0B E0			       DCB 0xE0	; ‡
ROM_ORIG:18E0C 4F			       DCB 0x4F	; O
ROM_ORIG:18E0D F6			       DCB 0xF6	; ˆ
ROM_ORIG:18E0E F5			       DCB 0xF5	; ı
ROM_ORIG:18E0F 76			       DCB 0x76	; v
ROM_ORIG:18E10 01			       DCB    1
ROM_ORIG:18E11 23			       DCB 0x23	; #
ROM_ORIG:18E12 B1			       DCB 0xB1	; ±
ROM_ORIG:18E13 42			       DCB 0x42	; B
ROM_ORIG:18E14 0A			       DCB  0xA
ROM_ORIG:18E15 D2			       DCB 0xD2	; “
ROM_ORIG:18E16 A3			       DCB 0xA3	; £
ROM_ORIG:18E17 61			       DCB 0x61	; a
ROM_ORIG:18E18 A2			       DCB 0xA2	; ¢
ROM_ORIG:18E19 62			       DCB 0x62	; b
ROM_ORIG:18E1A 61			       DCB 0x61	; a
ROM_ORIG:18E1B 6B			       DCB 0x6B	; k
ROM_ORIG:18E1C 08			       DCB    8
ROM_ORIG:18E1D 44			       DCB 0x44	; D
ROM_ORIG:18E1E E1			       DCB 0xE1	; ·
ROM_ORIG:18E1F 69			       DCB 0x69	; i
ROM_ORIG:18E20 49			       DCB 0x49	; I
ROM_ORIG:18E21 42			       DCB 0x42	; B
ROM_ORIG:18E22 00			       DCB    0
ROM_ORIG:18E23 EB			       DCB 0xEB	; Î
ROM_ORIG:18E24 41			       DCB 0x41	; A
ROM_ORIG:18E25 00			       DCB    0
ROM_ORIG:18E26 C4			       DCB 0xC4	; ƒ
ROM_ORIG:18E27 F8			       DCB 0xF8	; ¯
ROM_ORIG:18E28 50			       DCB 0x50	; P
ROM_ORIG:18E29 04			       DCB    4
ROM_ORIG:18E2A 1A			       DCB 0x1A
ROM_ORIG:18E2B E0			       DCB 0xE0	; ‡
ROM_ORIG:18E2C 02			       DCB    2
ROM_ORIG:18E2D 21			       DCB 0x21	; !
ROM_ORIG:18E2E A1			       DCB 0xA1	; °
ROM_ORIG:18E2F 61			       DCB 0x61	; a
ROM_ORIG:18E30 95			       DCB 0x95	; ï
ROM_ORIG:18E31 F8			       DCB 0xF8	; ¯
ROM_ORIG:18E32 29			       DCB 0x29	; )
ROM_ORIG:18E33 10			       DCB 0x10
ROM_ORIG:18E34 95			       DCB 0x95	; ï
ROM_ORIG:18E35 F8			       DCB 0xF8	; ¯
ROM_ORIG:18E36 28			       DCB 0x28	; (
ROM_ORIG:18E37 60			       DCB 0x60	; `
ROM_ORIG:18E38 46			       DCB 0x46	; F
ROM_ORIG:18E39 EA			       DCB 0xEA	; Í
ROM_ORIG:18E3A 01			       DCB    1
ROM_ORIG:18E3B 21			       DCB 0x21	; !
ROM_ORIG:18E3C 0E			       DCB  0xE
ROM_ORIG:18E3D 06			       DCB    6
ROM_ORIG:18E3E 01			       DCB    1
ROM_ORIG:18E3F D5			       DCB 0xD5	; ’
ROM_ORIG:18E40 A2			       DCB 0xA2	; ¢
ROM_ORIG:18E41 62			       DCB 0x62	; b
ROM_ORIG:18E42 03			       DCB    3
ROM_ORIG:18E43 E0			       DCB 0xE0	; ‡
ROM_ORIG:18E44 01			       DCB    1
ROM_ORIG:18E45 F0			       DCB 0xF0	; 
ROM_ORIG:18E46 0F			       DCB  0xF
ROM_ORIG:18E47 01			       DCB    1
ROM_ORIG:18E48 8B			       DCB 0x8B	; ã
ROM_ORIG:18E49 40			       DCB 0x40	; @
ROM_ORIG:18E4A A3			       DCB 0xA3	; £
ROM_ORIG:18E4B 62			       DCB 0x62	; b
ROM_ORIG:18E4C E1			       DCB 0xE1	; ·
ROM_ORIG:18E4D 69			       DCB 0x69	; i
ROM_ORIG:18E4E 49			       DCB 0x49	; I
ROM_ORIG:18E4F 42			       DCB 0x42	; B
ROM_ORIG:18E50 00			       DCB    0
ROM_ORIG:18E51 EB			       DCB 0xEB	; Î
ROM_ORIG:18E52 41			       DCB 0x41	; A
ROM_ORIG:18E53 00			       DCB    0
ROM_ORIG:18E54 C4			       DCB 0xC4	; ƒ
ROM_ORIG:18E55 F8			       DCB 0xF8	; ¯
ROM_ORIG:18E56 50			       DCB 0x50	; P
ROM_ORIG:18E57 04			       DCB    4
ROM_ORIG:18E58 05			       DCB    5
ROM_ORIG:18E59 F1			       DCB 0xF1	; Ò
ROM_ORIG:18E5A 2C			       DCB 0x2C	; ,
ROM_ORIG:18E5B 00			       DCB    0
ROM_ORIG:18E5C FB			       DCB 0xFB	; ˚
ROM_ORIG:18E5D F7			       DCB 0xF7	; ˜
ROM_ORIG:18E5E 10			       DCB 0x10
ROM_ORIG:18E5F EF			       DCB 0xEF	; Ô
ROM_ORIG:18E60 20			       DCB 0x20
ROM_ORIG:18E61 63			       DCB 0x63	; c
ROM_ORIG:18E62 00			       DCB    0
ROM_ORIG:18E63 20			       DCB 0x20
ROM_ORIG:18E64 70			       DCB 0x70	; p
ROM_ORIG:18E65 BD			       DCB 0xBD	; Ω
ROM_ORIG:18E66 2D			       DCB 0x2D	; -
ROM_ORIG:18E67 E9			       DCB 0xE9	; È
ROM_ORIG:18E68 F0			       DCB 0xF0	; 
ROM_ORIG:18E69 41			       DCB 0x41	; A
ROM_ORIG:18E6A 00			       DCB    0
ROM_ORIG:18E6B 27			       DCB 0x27	; '
ROM_ORIG:18E6C 0D			       DCB  0xD
ROM_ORIG:18E6D 46			       DCB 0x46	; F
ROM_ORIG:18E6E 00			       DCB    0
ROM_ORIG:18E6F F5			       DCB 0xF5	; ı
ROM_ORIG:18E70 DF			       DCB 0xDF	; ﬂ
ROM_ORIG:18E71 74			       DCB 0x74	; t
ROM_ORIG:18E72 3E			       DCB 0x3E	; >
ROM_ORIG:18E73 46			       DCB 0x46	; F
ROM_ORIG:18E74 20			       DCB 0x20
ROM_ORIG:18E75 79			       DCB 0x79	; y
ROM_ORIG:18E76 10			       DCB 0x10
ROM_ORIG:18E77 28			       DCB 0x28	; (
ROM_ORIG:18E78 1F			       DCB 0x1F
ROM_ORIG:18E79 D2			       DCB 0xD2	; “
ROM_ORIG:18E7A DF			       DCB 0xDF	; ﬂ
ROM_ORIG:18E7B E8			       DCB 0xE8	; Ë
ROM_ORIG:18E7C 00			       DCB    0
ROM_ORIG:18E7D F0			       DCB 0xF0	; 
ROM_ORIG:18E7E 1E			       DCB 0x1E
ROM_ORIG:18E7F 08			       DCB    8
ROM_ORIG:18E80 1E			       DCB 0x1E
ROM_ORIG:18E81 1E			       DCB 0x1E
ROM_ORIG:18E82 08			       DCB    8
ROM_ORIG:18E83 1E			       DCB 0x1E
ROM_ORIG:18E84 08			       DCB    8
ROM_ORIG:18E85 1E			       DCB 0x1E
ROM_ORIG:18E86 1E			       DCB 0x1E
ROM_ORIG:18E87 1E			       DCB 0x1E
ROM_ORIG:18E88 1E			       DCB 0x1E
ROM_ORIG:18E89 08			       DCB    8
ROM_ORIG:18E8A 08			       DCB    8
ROM_ORIG:18E8B 1E			       DCB 0x1E
ROM_ORIG:18E8C 08			       DCB    8
ROM_ORIG:18E8D 08			       DCB    8
ROM_ORIG:18E8E 20			       DCB 0x20
ROM_ORIG:18E8F 78			       DCB 0x78	; x
ROM_ORIG:18E90 80			       DCB 0x80	; Ä
ROM_ORIG:18E91 28			       DCB 0x28	; (
ROM_ORIG:18E92 12			       DCB 0x12
ROM_ORIG:18E93 D1			       DCB 0xD1	; —
ROM_ORIG:18E94 01			       DCB    1
ROM_ORIG:18E95 2F			       DCB 0x2F	; /
ROM_ORIG:18E96 15			       DCB 0x15
ROM_ORIG:18E97 D0			       DCB 0xD0	; –
ROM_ORIG:18E98 20			       DCB 0x20
ROM_ORIG:18E99 89			       DCB 0x89	; â
ROM_ORIG:18E9A 01			       DCB    1
ROM_ORIG:18E9B 27			       DCB 0x27	; '
ROM_ORIG:18E9C 28			       DCB 0x28	; (
ROM_ORIG:18E9D 81			       DCB 0x81	; Å
ROM_ORIG:18E9E 04			       DCB    4
ROM_ORIG:18E9F F1			       DCB 0xF1	; Ò
ROM_ORIG:18EA0 08			       DCB    8
ROM_ORIG:18EA1 00			       DCB    0
ROM_ORIG:18EA2 FB			       DCB 0xFB	; ˚
ROM_ORIG:18EA3 F7			       DCB 0xF7	; ˜
ROM_ORIG:18EA4 EE			       DCB 0xEE	; Ó
ROM_ORIG:18EA5 EE			       DCB 0xEE	; Ó
ROM_ORIG:18EA6 00			       DCB    0
ROM_ORIG:18EA7 0C			       DCB  0xC
ROM_ORIG:18EA8 68			       DCB 0x68	; h
ROM_ORIG:18EA9 81			       DCB 0x81	; Å
ROM_ORIG:18EAA A0			       DCB 0xA0	; †
ROM_ORIG:18EAB 89			       DCB 0x89	; â
ROM_ORIG:18EAC A8			       DCB 0xA8	; ®
ROM_ORIG:18EAD 81			       DCB 0x81	; Å
ROM_ORIG:18EAE 04			       DCB    4
ROM_ORIG:18EAF F1			       DCB 0xF1	; Ò
ROM_ORIG:18EB0 0C			       DCB  0xC
ROM_ORIG:18EB1 00			       DCB    0
ROM_ORIG:18EB2 FB			       DCB 0xFB	; ˚
ROM_ORIG:18EB3 F7			       DCB 0xF7	; ˜
ROM_ORIG:18EB4 E6			       DCB 0xE6	; Ê
ROM_ORIG:18EB5 EE			       DCB 0xEE	; Ó
ROM_ORIG:18EB6 00			       DCB    0
ROM_ORIG:18EB7 0C			       DCB  0xC
ROM_ORIG:18EB8 E8			       DCB 0xE8	; Ë
ROM_ORIG:18EB9 81			       DCB 0x81	; Å
ROM_ORIG:18EBA 76			       DCB 0x76	; v
ROM_ORIG:18EBB 1C			       DCB 0x1C
ROM_ORIG:18EBC 10			       DCB 0x10
ROM_ORIG:18EBD 34			       DCB 0x34	; 4
ROM_ORIG:18EBE 04			       DCB    4
ROM_ORIG:18EBF 2E			       DCB 0x2E	; .
ROM_ORIG:18EC0 D8			       DCB 0xD8	; ÿ
ROM_ORIG:18EC1 DB			       DCB 0xDB	; €
ROM_ORIG:18EC2 17			       DCB 0x17
ROM_ORIG:18EC3 B9			       DCB 0xB9	; π
ROM_ORIG:18EC4 01			       DCB    1
ROM_ORIG:18EC5 20			       DCB 0x20
ROM_ORIG:18EC6 BD			       DCB 0xBD	; Ω
ROM_ORIG:18EC7 E8			       DCB 0xE8	; Ë
ROM_ORIG:18EC8 F0			       DCB 0xF0	; 
ROM_ORIG:18EC9 81			       DCB 0x81	; Å
ROM_ORIG:18ECA 00			       DCB    0
ROM_ORIG:18ECB 20			       DCB 0x20
ROM_ORIG:18ECC FB			       DCB 0xFB	; ˚
ROM_ORIG:18ECD E7			       DCB 0xE7	; Á
ROM_ORIG:18ECE 70			       DCB 0x70	; p
ROM_ORIG:18ECF B5			       DCB 0xB5	; µ
ROM_ORIG:18ED0 0E			       DCB  0xE
ROM_ORIG:18ED1 46			       DCB 0x46	; F
ROM_ORIG:18ED2 B0			       DCB 0xB0	; ∞
ROM_ORIG:18ED3 F8			       DCB 0xF8	; ¯
ROM_ORIG:18ED4 FE			       DCB 0xFE	; ˛
ROM_ORIG:18ED5 11			       DCB 0x11
ROM_ORIG:18ED6 A1			       DCB 0xA1	; °
ROM_ORIG:18ED7 F5			       DCB 0xF5	; ı
ROM_ORIG:18ED8 2A			       DCB 0x2A	; *
ROM_ORIG:18ED9 42			       DCB 0x42	; B
ROM_ORIG:18EDA 55			       DCB 0x55	; U
ROM_ORIG:18EDB 3A			       DCB 0x3A	; :
ROM_ORIG:18EDC 0D			       DCB  0xD
ROM_ORIG:18EDD D1			       DCB 0xD1	; —
ROM_ORIG:18EDE 00			       DCB    0
ROM_ORIG:18EDF 25			       DCB 0x25	; %
ROM_ORIG:18EE0 00			       DCB    0
ROM_ORIG:18EE1 F5			       DCB 0xF5	; ı
ROM_ORIG:18EE2 DF			       DCB 0xDF	; ﬂ
ROM_ORIG:18EE3 74			       DCB 0x74	; t
ROM_ORIG:18EE4 20			       DCB 0x20
ROM_ORIG:18EE5 79			       DCB 0x79	; y
ROM_ORIG:18EE6 18			       DCB 0x18
ROM_ORIG:18EE7 B9			       DCB 0xB9	; π
ROM_ORIG:18EE8 20			       DCB 0x20
ROM_ORIG:18EE9 46			       DCB 0x46	; F
ROM_ORIG:18EEA 00			       DCB    0
ROM_ORIG:18EEB F0			       DCB 0xF0	; 
ROM_ORIG:18EEC 73			       DCB 0x73	; s
ROM_ORIG:18EED F8			       DCB 0xF8	; ¯
ROM_ORIG:18EEE 03			       DCB    3
ROM_ORIG:18EEF E0			       DCB 0xE0	; ‡
ROM_ORIG:18EF0 31			       DCB 0x31	; 1
ROM_ORIG:18EF1 46			       DCB 0x46	; F
ROM_ORIG:18EF2 20			       DCB 0x20
ROM_ORIG:18EF3 46			       DCB 0x46	; F
ROM_ORIG:18EF4 00			       DCB    0
ROM_ORIG:18EF5 F0			       DCB 0xF0	; 
ROM_ORIG:18EF6 78			       DCB 0x78	; x
ROM_ORIG:18EF7 F8			       DCB 0xF8	; ¯
ROM_ORIG:18EF8 08			       DCB    8
ROM_ORIG:18EF9 B1			       DCB 0xB1	; ±
ROM_ORIG:18EFA 01			       DCB    1
ROM_ORIG:18EFB 20			       DCB 0x20
ROM_ORIG:18EFC 70			       DCB 0x70	; p
ROM_ORIG:18EFD BD			       DCB 0xBD	; Ω
ROM_ORIG:18EFE 6D			       DCB 0x6D	; m
ROM_ORIG:18EFF 1C			       DCB 0x1C
ROM_ORIG:18F00 10			       DCB 0x10
ROM_ORIG:18F01 34			       DCB 0x34	; 4
ROM_ORIG:18F02 04			       DCB    4
ROM_ORIG:18F03 2D			       DCB 0x2D	; -
ROM_ORIG:18F04 EE			       DCB 0xEE	; Ó
ROM_ORIG:18F05 D3			       DCB 0xD3	; ”
ROM_ORIG:18F06 00			       DCB    0
ROM_ORIG:18F07 20			       DCB 0x20
ROM_ORIG:18F08 70			       DCB 0x70	; p
ROM_ORIG:18F09 BD			       DCB 0xBD	; Ω
ROM_ORIG:18F0A FE			       DCB 0xFE	; ˛
ROM_ORIG:18F0B B5			       DCB 0xB5	; µ
ROM_ORIG:18F0C 04			       DCB    4
ROM_ORIG:18F0D 46			       DCB 0x46	; F
ROM_ORIG:18F0E 80			       DCB 0x80	; Ä
ROM_ORIG:18F0F 69			       DCB 0x69	; i
ROM_ORIG:18F10 0E			       DCB  0xE
ROM_ORIG:18F11 46			       DCB 0x46	; F
ROM_ORIG:18F12 30			       DCB 0x30	; 0
ROM_ORIG:18F13 B3			       DCB 0xB3	; ≥
ROM_ORIG:18F14 01			       DCB    1
ROM_ORIG:18F15 28			       DCB 0x28	; (
ROM_ORIG:18F16 24			       DCB 0x24	; $
ROM_ORIG:18F17 D0			       DCB 0xD0	; –
ROM_ORIG:18F18 02			       DCB    2
ROM_ORIG:18F19 28			       DCB 0x28	; (
ROM_ORIG:18F1A 20			       DCB 0x20
ROM_ORIG:18F1B D1			       DCB 0xD1	; —
ROM_ORIG:18F1C A1			       DCB 0xA1	; °
ROM_ORIG:18F1D 6B			       DCB 0x6B	; k
ROM_ORIG:18F1E 20			       DCB 0x20
ROM_ORIG:18F1F 46			       DCB 0x46	; F
ROM_ORIG:18F20 FF			       DCB 0xFF
ROM_ORIG:18F21 F7			       DCB 0xF7	; ˜
ROM_ORIG:18F22 82			       DCB 0x82	; Ç
ROM_ORIG:18F23 FE			       DCB 0xFE	; ˛
ROM_ORIG:18F24 D8			       DCB 0xD8	; ÿ
ROM_ORIG:18F25 B9			       DCB 0xB9	; π
ROM_ORIG:18F26 A2			       DCB 0xA2	; ¢
ROM_ORIG:18F27 6B			       DCB 0x6B	; k
ROM_ORIG:18F28 E1			       DCB 0xE1	; ·
ROM_ORIG:18F29 69			       DCB 0x69	; i
ROM_ORIG:18F2A D4			       DCB 0xD4	; ‘
ROM_ORIG:18F2B F8			       DCB 0xF8	; ¯
ROM_ORIG:18F2C 50			       DCB 0x50	; P
ROM_ORIG:18F2D 04			       DCB    4
ROM_ORIG:18F2E 02			       DCB    2
ROM_ORIG:18F2F FB			       DCB 0xFB	; ˚
ROM_ORIG:18F30 01			       DCB    1
ROM_ORIG:18F31 05			       DCB    5
ROM_ORIG:18F32 D4			       DCB 0xD4	; ‘
ROM_ORIG:18F33 F8			       DCB 0xF8	; ¯
ROM_ORIG:18F34 40			       DCB 0x40	; @
ROM_ORIG:18F35 04			       DCB    4
ROM_ORIG:18F36 40			       DCB 0x40	; @
ROM_ORIG:18F37 1C			       DCB 0x1C
ROM_ORIG:18F38 88			       DCB 0x88	; à
ROM_ORIG:18F39 42			       DCB 0x42	; B
ROM_ORIG:18F3A 05			       DCB    5
ROM_ORIG:18F3B D1			       DCB 0xD1	; —
ROM_ORIG:18F3C 04			       DCB    4
ROM_ORIG:18F3D F1			       DCB 0xF1	; Ò
ROM_ORIG:18F3E 38			       DCB 0x38	; 8
ROM_ORIG:18F3F 01			       DCB    1
ROM_ORIG:18F40 20			       DCB 0x20
ROM_ORIG:18F41 46			       DCB 0x46	; F
ROM_ORIG:18F42 FF			       DCB 0xFF
ROM_ORIG:18F43 F7			       DCB 0xF7	; ˜
ROM_ORIG:18F44 C0			       DCB 0xC0	; ¿
ROM_ORIG:18F45 FD			       DCB 0xFD	; ˝
ROM_ORIG:18F46 50			       DCB 0x50	; P
ROM_ORIG:18F47 B9			       DCB 0xB9	; π
ROM_ORIG:18F48 C4			       DCB 0xC4	; ƒ
ROM_ORIG:18F49 F8			       DCB 0xF8	; ¯
ROM_ORIG:18F4A 40			       DCB 0x40	; @
ROM_ORIG:18F4B 04			       DCB    4
ROM_ORIG:18F4C 01			       DCB    1
ROM_ORIG:18F4D 20			       DCB 0x20
ROM_ORIG:18F4E CD			       DCB 0xCD	; Õ
ROM_ORIG:18F4F E9			       DCB 0xE9	; È
ROM_ORIG:18F50 01			       DCB    1
ROM_ORIG:18F51 06			       DCB    6
ROM_ORIG:18F52 69			       DCB 0x69	; i
ROM_ORIG:18F53 46			       DCB 0x46	; F
ROM_ORIG:18F54 00			       DCB    0
ROM_ORIG:18F55 95			       DCB 0x95	; ï
ROM_ORIG:18F56 05			       DCB    5
ROM_ORIG:18F57 CC			       DCB 0xCC	; Ã
ROM_ORIG:18F58 90			       DCB 0x90	; ê
ROM_ORIG:18F59 47			       DCB 0x47	; G
ROM_ORIG:18F5A 00			       DCB    0
ROM_ORIG:18F5B 28			       DCB 0x28	; (
ROM_ORIG:18F5C 00			       DCB    0
ROM_ORIG:18F5D D0			       DCB 0xD0	; –
ROM_ORIG:18F5E 01			       DCB    1
ROM_ORIG:18F5F 20			       DCB 0x20
ROM_ORIG:18F60 FE			       DCB 0xFE	; ˛
ROM_ORIG:18F61 BD			       DCB 0xBD	; Ω
ROM_ORIG:18F62 61			       DCB 0x61	; a
ROM_ORIG:18F63 6B			       DCB 0x6B	; k
ROM_ORIG:18F64 D4			       DCB 0xD4	; ‘
ROM_ORIG:18F65 F8			       DCB 0xF8	; ¯
ROM_ORIG:18F66 40			       DCB 0x40	; @
ROM_ORIG:18F67 04			       DCB    4
ROM_ORIG:18F68 88			       DCB 0x88	; à
ROM_ORIG:18F69 42			       DCB 0x42	; B
ROM_ORIG:18F6A F8			       DCB 0xF8	; ¯
ROM_ORIG:18F6B D2			       DCB 0xD2	; “
ROM_ORIG:18F6C D4			       DCB 0xD4	; ‘
ROM_ORIG:18F6D F8			       DCB 0xF8	; ¯
ROM_ORIG:18F6E 4C			       DCB 0x4C	; L
ROM_ORIG:18F6F 14			       DCB 0x14
ROM_ORIG:18F70 0D			       DCB  0xD
ROM_ORIG:18F71 18			       DCB 0x18
ROM_ORIG:18F72 40			       DCB 0x40	; @
ROM_ORIG:18F73 1C			       DCB 0x1C
ROM_ORIG:18F74 E8			       DCB 0xE8	; Ë
ROM_ORIG:18F75 E7			       DCB 0xE7	; Á
ROM_ORIG:18F76 10			       DCB 0x10
ROM_ORIG:18F77 B5			       DCB 0xB5	; µ
ROM_ORIG:18F78 00			       DCB    0
ROM_ORIG:18F79 22			       DCB 0x22	; "
ROM_ORIG:18F7A 81			       DCB 0x81	; Å
ROM_ORIG:18F7B 69			       DCB 0x69	; i
ROM_ORIG:18F7C 69			       DCB 0x69	; i
ROM_ORIG:18F7D B1			       DCB 0xB1	; ±
ROM_ORIG:18F7E 01			       DCB    1
ROM_ORIG:18F7F 29			       DCB 0x29	; )
ROM_ORIG:18F80 0B			       DCB  0xB
ROM_ORIG:18F81 D0			       DCB 0xD0	; –
ROM_ORIG:18F82 02			       DCB    2
ROM_ORIG:18F83 29			       DCB 0x29	; )
ROM_ORIG:18F84 07			       DCB    7
ROM_ORIG:18F85 D1			       DCB 0xD1	; —
ROM_ORIG:18F86 C0			       DCB 0xC0	; ¿
ROM_ORIG:18F87 F8			       DCB 0xF8	; ¯
ROM_ORIG:18F88 40			       DCB 0x40	; @
ROM_ORIG:18F89 24			       DCB 0x24	; $
ROM_ORIG:18F8A 02			       DCB    2
ROM_ORIG:18F8B 6B			       DCB 0x6B	; k
ROM_ORIG:18F8C 00			       DCB    0
ROM_ORIG:18F8D F1			       DCB 0xF1	; Ò
ROM_ORIG:18F8E 38			       DCB 0x38	; 8
ROM_ORIG:18F8F 01			       DCB    1
ROM_ORIG:18F90 FF			       DCB 0xFF
ROM_ORIG:18F91 F7			       DCB 0xF7	; ˜
ROM_ORIG:18F92 30			       DCB 0x30	; 0
ROM_ORIG:18F93 FE			       DCB 0xFE	; ˛
ROM_ORIG:18F94 18			       DCB 0x18
ROM_ORIG:18F95 B1			       DCB 0xB1	; ±
ROM_ORIG:18F96 01			       DCB    1
ROM_ORIG:18F97 20			       DCB 0x20
ROM_ORIG:18F98 10			       DCB 0x10
ROM_ORIG:18F99 BD			       DCB 0xBD	; Ω
ROM_ORIG:18F9A C0			       DCB 0xC0	; ¿
ROM_ORIG:18F9B F8			       DCB 0xF8	; ¯
ROM_ORIG:18F9C 40			       DCB 0x40	; @
ROM_ORIG:18F9D 24			       DCB 0x24	; $
ROM_ORIG:18F9E 00			       DCB    0
ROM_ORIG:18F9F 20			       DCB 0x20
ROM_ORIG:18FA0 10			       DCB 0x10
ROM_ORIG:18FA1 BD			       DCB 0xBD	; Ω
ROM_ORIG:18FA2 00			       DCB    0
ROM_ORIG:18FA3 00			       DCB    0
ROM_ORIG:18FA4 80			       DCB 0x80	; Ä
ROM_ORIG:18FA5 69			       DCB 0x69	; i
ROM_ORIG:18FA6 48			       DCB 0x48	; H
ROM_ORIG:18FA7 B1			       DCB 0xB1	; ±
ROM_ORIG:18FA8 01			       DCB    1
ROM_ORIG:18FA9 28			       DCB 0x28	; (
ROM_ORIG:18FAA 0A			       DCB  0xA
ROM_ORIG:18FAB D0			       DCB 0xD0	; –
ROM_ORIG:18FAC 02			       DCB    2
ROM_ORIG:18FAD 28			       DCB 0x28	; (
ROM_ORIG:18FAE 0D			       DCB  0xD
ROM_ORIG:18FAF D1			       DCB 0xD1	; —
ROM_ORIG:18FB0 07			       DCB    7
ROM_ORIG:18FB1 48			       DCB 0x48	; H
ROM_ORIG:18FB2 08			       DCB    8
ROM_ORIG:18FB3 44			       DCB 0x44	; D
ROM_ORIG:18FB4 07			       DCB    7
ROM_ORIG:18FB5 28			       DCB 0x28	; (
ROM_ORIG:18FB6 09			       DCB    9
ROM_ORIG:18FB7 D8			       DCB 0xD8	; ÿ
ROM_ORIG:18FB8 01			       DCB    1
ROM_ORIG:18FB9 20			       DCB 0x20
ROM_ORIG:18FBA 70			       DCB 0x70	; p
ROM_ORIG:18FBB 47			       DCB 0x47	; G
ROM_ORIG:18FBC A1			       DCB 0xA1	; °
ROM_ORIG:18FBD F5			       DCB 0xF5	; ı
ROM_ORIG:18FBE 7F			       DCB 0x7F	; 
ROM_ORIG:18FBF 61			       DCB 0x61	; a
ROM_ORIG:18FC0 02			       DCB    2
ROM_ORIG:18FC1 E0			       DCB 0xE0	; ‡
ROM_ORIG:18FC2 A1			       DCB 0xA1	; °
ROM_ORIG:18FC3 F5			       DCB 0xF5	; ı
ROM_ORIG:18FC4 7F			       DCB 0x7F	; 
ROM_ORIG:18FC5 41			       DCB 0x41	; A
ROM_ORIG:18FC6 F0			       DCB 0xF0	; 
ROM_ORIG:18FC7 39			       DCB 0x39	; 9
ROM_ORIG:18FC8 07			       DCB    7
ROM_ORIG:18FC9 29			       DCB 0x29	; )
ROM_ORIG:18FCA F5			       DCB 0xF5	; ı
ROM_ORIG:18FCB D9			       DCB 0xD9	; Ÿ
ROM_ORIG:18FCC 00			       DCB    0
ROM_ORIG:18FCD 20			       DCB 0x20
ROM_ORIG:18FCE 70			       DCB 0x70	; p
ROM_ORIG:18FCF 47			       DCB 0x47	; G
ROM_ORIG:18FD0 10			       DCB 0x10
ROM_ORIG:18FD1 00			       DCB    0
ROM_ORIG:18FD2 00			       DCB    0
ROM_ORIG:18FD3 F0			       DCB 0xF0	; 
ROM_ORIG:18FD4 00			       DCB    0
ROM_ORIG:18FD5 21			       DCB 0x21	; !
ROM_ORIG:18FD6 42			       DCB 0x42	; B
ROM_ORIG:18FD7 5C			       DCB 0x5C	; \
ROM_ORIG:18FD8 0A			       DCB  0xA
ROM_ORIG:18FD9 B1			       DCB 0xB1	; ±
ROM_ORIG:18FDA 01			       DCB    1
ROM_ORIG:18FDB 20			       DCB 0x20
ROM_ORIG:18FDC 70			       DCB 0x70	; p
ROM_ORIG:18FDD 47			       DCB 0x47	; G
ROM_ORIG:18FDE 49			       DCB 0x49	; I
ROM_ORIG:18FDF 1C			       DCB 0x1C
ROM_ORIG:18FE0 10			       DCB 0x10
ROM_ORIG:18FE1 29			       DCB 0x29	; )
ROM_ORIG:18FE2 F8			       DCB 0xF8	; ¯
ROM_ORIG:18FE3 D3			       DCB 0xD3	; ”
ROM_ORIG:18FE4 00			       DCB    0
ROM_ORIG:18FE5 20			       DCB 0x20
ROM_ORIG:18FE6 70			       DCB 0x70	; p
ROM_ORIG:18FE7 47			       DCB 0x47	; G
ROM_ORIG:18FE8 F0			       DCB 0xF0	; 
ROM_ORIG:18FE9 B5			       DCB 0xB5	; µ
ROM_ORIG:18FEA 05			       DCB    5
ROM_ORIG:18FEB 46			       DCB 0x46	; F
ROM_ORIG:18FEC AD			       DCB 0xAD	; ≠
ROM_ORIG:18FED F5			       DCB 0xF5	; ı
ROM_ORIG:18FEE 03			       DCB    3
ROM_ORIG:18FEF 7D			       DCB 0x7D	; }
ROM_ORIG:18FF0 0C			       DCB  0xC
ROM_ORIG:18FF1 46			       DCB 0x46	; F
ROM_ORIG:18FF2 00			       DCB    0
ROM_ORIG:18FF3 F0			       DCB 0xF0	; 
ROM_ORIG:18FF4 21			       DCB 0x21	; !
ROM_ORIG:18FF5 F8			       DCB 0xF8	; ¯
ROM_ORIG:18FF6 D8			       DCB 0xD8	; ÿ
ROM_ORIG:18FF7 B9			       DCB 0xB9	; π
ROM_ORIG:18FF8 05			       DCB    5
ROM_ORIG:18FF9 F1			       DCB 0xF1	; Ò
ROM_ORIG:18FFA 08			       DCB    8
ROM_ORIG:18FFB 00			       DCB    0
ROM_ORIG:18FFC FB			       DCB 0xFB	; ˚
ROM_ORIG:18FFD F7			       DCB 0xF7	; ˜
ROM_ORIG:18FFE 40			       DCB 0x40	; @
ROM_ORIG:18FFF EE			       DCB 0xEE	; Ó
ROM_ORIG:19000 06			       DCB    6
ROM_ORIG:19001 46			       DCB 0x46	; F
ROM_ORIG:19002 05			       DCB    5
ROM_ORIG:19003 F1			       DCB 0xF1	; Ò
ROM_ORIG:19004 0C			       DCB  0xC
ROM_ORIG:19005 00			       DCB    0
ROM_ORIG:19006 FB			       DCB 0xFB	; ˚
ROM_ORIG:19007 F7			       DCB 0xF7	; ˜
ROM_ORIG:19008 3C			       DCB 0x3C	; <
ROM_ORIG:19009 EE			       DCB 0xEE	; Ó
ROM_ORIG:1900A 35			       DCB 0x35	; 5
ROM_ORIG:1900B 18			       DCB 0x18
ROM_ORIG:1900C 6D			       DCB 0x6D	; m
ROM_ORIG:1900D 1E			       DCB 0x1E
ROM_ORIG:1900E 03			       DCB    3
ROM_ORIG:1900F AF			       DCB 0xAF	; Ø
ROM_ORIG:19010 00			       DCB    0
ROM_ORIG:19011 96			       DCB 0x96	; ñ
ROM_ORIG:19012 01			       DCB    1
ROM_ORIG:19013 26			       DCB 0x26	; &
ROM_ORIG:19014 CD			       DCB 0xCD	; Õ
ROM_ORIG:19015 E9			       DCB 0xE9	; È
ROM_ORIG:19016 01			       DCB    1
ROM_ORIG:19017 67			       DCB 0x67	; g
ROM_ORIG:19018 69			       DCB 0x69	; i
ROM_ORIG:19019 46			       DCB 0x46	; F
ROM_ORIG:1901A D4			       DCB 0xD4	; ‘
ROM_ORIG:1901B E9			       DCB 0xE9	; È
ROM_ORIG:1901C 00			       DCB    0
ROM_ORIG:1901D 02			       DCB    2
ROM_ORIG:1901E 90			       DCB 0x90	; ê
ROM_ORIG:1901F 47			       DCB 0x47	; G
ROM_ORIG:19020 30			       DCB 0x30	; 0
ROM_ORIG:19021 B9			       DCB 0xB9	; π
ROM_ORIG:19022 8D			       DCB 0x8D	; ç
ROM_ORIG:19023 E8			       DCB 0xE8	; Ë
ROM_ORIG:19024 E0			       DCB 0xE0	; ‡
ROM_ORIG:19025 00			       DCB    0
ROM_ORIG:19026 69			       DCB 0x69	; i
ROM_ORIG:19027 46			       DCB 0x46	; F
ROM_ORIG:19028 05			       DCB    5
ROM_ORIG:19029 CC			       DCB 0xCC	; Ã
ROM_ORIG:1902A 90			       DCB 0x90	; ê
ROM_ORIG:1902B 47			       DCB 0x47	; G
ROM_ORIG:1902C 00			       DCB    0
ROM_ORIG:1902D 28			       DCB 0x28	; (
ROM_ORIG:1902E 00			       DCB    0
ROM_ORIG:1902F D0			       DCB 0xD0	; –
ROM_ORIG:19030 01			       DCB    1
ROM_ORIG:19031 20			       DCB 0x20
ROM_ORIG:19032 0D			       DCB  0xD
ROM_ORIG:19033 F5			       DCB 0xF5	; ı
ROM_ORIG:19034 03			       DCB    3
ROM_ORIG:19035 7D			       DCB 0x7D	; }
ROM_ORIG:19036 F0			       DCB 0xF0	; 
ROM_ORIG:19037 BD			       DCB 0xBD	; Ω
ROM_ORIG:19038 70			       DCB 0x70	; p
ROM_ORIG:19039 B5			       DCB 0xB5	; µ
ROM_ORIG:1903A 04			       DCB    4
ROM_ORIG:1903B 46			       DCB 0x46	; F
ROM_ORIG:1903C 08			       DCB    8
ROM_ORIG:1903D 30			       DCB 0x30	; 0
ROM_ORIG:1903E 06			       DCB    6
ROM_ORIG:1903F 46			       DCB 0x46	; F
ROM_ORIG:19040 FB			       DCB 0xFB	; ˚
ROM_ORIG:19041 F7			       DCB 0xF7	; ˜
ROM_ORIG:19042 1E			       DCB 0x1E
ROM_ORIG:19043 EE			       DCB 0xEE	; Ó
ROM_ORIG:19044 08			       DCB    8
ROM_ORIG:19045 B1			       DCB 0xB1	; ±
ROM_ORIG:19046 00			       DCB    0
ROM_ORIG:19047 20			       DCB 0x20
ROM_ORIG:19048 70			       DCB 0x70	; p
ROM_ORIG:19049 BD			       DCB 0xBD	; Ω
ROM_ORIG:1904A 60			       DCB 0x60	; `
ROM_ORIG:1904B 88			       DCB 0x88	; à
ROM_ORIG:1904C 00			       DCB    0
ROM_ORIG:1904D F0			       DCB 0xF0	; 
ROM_ORIG:1904E 3F			       DCB 0x3F	; ?
ROM_ORIG:1904F 03			       DCB    3
ROM_ORIG:19050 C0			       DCB 0xC0	; ¿
ROM_ORIG:19051 F3			       DCB 0xF3	; Û
ROM_ORIG:19052 81			       DCB 0x81	; Å
ROM_ORIG:19053 11			       DCB 0x11
ROM_ORIG:19054 41			       DCB 0x41	; A
ROM_ORIG:19055 EA			       DCB 0xEA	; Í
ROM_ORIG:19056 10			       DCB 0x10
ROM_ORIG:19057 22			       DCB 0x22	; "
ROM_ORIG:19058 E0			       DCB 0xE0	; ‡
ROM_ORIG:19059 88			       DCB 0x88	; à
ROM_ORIG:1905A 00			       DCB    0
ROM_ORIG:1905B F0			       DCB 0xF0	; 
ROM_ORIG:1905C 3F			       DCB 0x3F	; ?
ROM_ORIG:1905D 01			       DCB    1
ROM_ORIG:1905E C0			       DCB 0xC0	; ¿
ROM_ORIG:1905F F3			       DCB 0xF3	; Û
ROM_ORIG:19060 81			       DCB 0x81	; Å
ROM_ORIG:19061 15			       DCB 0x15
ROM_ORIG:19062 45			       DCB 0x45	; E
ROM_ORIG:19063 EA			       DCB 0xEA	; Í
ROM_ORIG:19064 10			       DCB 0x10
ROM_ORIG:19065 25			       DCB 0x25	; %
ROM_ORIG:19066 C2			       DCB 0xC2	; ¬
ROM_ORIG:19067 EB			       DCB 0xEB	; Î
ROM_ORIG:19068 02			       DCB    2
ROM_ORIG:19069 20			       DCB 0x20
ROM_ORIG:1906A 62			       DCB 0x62	; b
ROM_ORIG:1906B 78			       DCB 0x78	; x
ROM_ORIG:1906C 10			       DCB 0x10
ROM_ORIG:1906D 44			       DCB 0x44	; D
ROM_ORIG:1906E C0			       DCB 0xC0	; ¿
ROM_ORIG:1906F EB			       DCB 0xEB	; Î
ROM_ORIG:19070 80			       DCB 0x80	; Ä
ROM_ORIG:19071 10			       DCB 0x10
ROM_ORIG:19072 18			       DCB 0x18
ROM_ORIG:19073 44			       DCB 0x44	; D
ROM_ORIG:19074 40			       DCB 0x40	; @
ROM_ORIG:19075 1E			       DCB 0x1E
ROM_ORIG:19076 20			       DCB 0x20
ROM_ORIG:19077 81			       DCB 0x81	; Å
ROM_ORIG:19078 00			       DCB    0
ROM_ORIG:19079 0C			       DCB  0xC
ROM_ORIG:1907A 60			       DCB 0x60	; `
ROM_ORIG:1907B 81			       DCB 0x81	; Å
ROM_ORIG:1907C C5			       DCB 0xC5	; ≈
ROM_ORIG:1907D EB			       DCB 0xEB	; Î
ROM_ORIG:1907E 05			       DCB    5
ROM_ORIG:1907F 20			       DCB 0x20
ROM_ORIG:19080 62			       DCB 0x62	; b
ROM_ORIG:19081 79			       DCB 0x79	; y
ROM_ORIG:19082 10			       DCB 0x10
ROM_ORIG:19083 44			       DCB 0x44	; D
ROM_ORIG:19084 C0			       DCB 0xC0	; ¿
ROM_ORIG:19085 EB			       DCB 0xEB	; Î
ROM_ORIG:19086 80			       DCB 0x80	; Ä
ROM_ORIG:19087 10			       DCB 0x10
ROM_ORIG:19088 45			       DCB 0x45	; E
ROM_ORIG:19089 18			       DCB 0x18
ROM_ORIG:1908A 30			       DCB 0x30	; 0
ROM_ORIG:1908B 46			       DCB 0x46	; F
ROM_ORIG:1908C 6D			       DCB 0x6D	; m
ROM_ORIG:1908D 1E			       DCB 0x1E
ROM_ORIG:1908E FB			       DCB 0xFB	; ˚
ROM_ORIG:1908F F7			       DCB 0xF7	; ˜
ROM_ORIG:19090 F8			       DCB 0xF8	; ¯
ROM_ORIG:19091 ED			       DCB 0xED	; Ì
ROM_ORIG:19092 A8			       DCB 0xA8	; ®
ROM_ORIG:19093 42			       DCB 0x42	; B
ROM_ORIG:19094 01			       DCB    1
ROM_ORIG:19095 D9			       DCB 0xD9	; Ÿ
ROM_ORIG:19096 01			       DCB    1
ROM_ORIG:19097 20			       DCB 0x20
ROM_ORIG:19098 70			       DCB 0x70	; p
ROM_ORIG:19099 BD			       DCB 0xBD	; Ω
ROM_ORIG:1909A 28			       DCB 0x28	; (
ROM_ORIG:1909B 1A			       DCB 0x1A
ROM_ORIG:1909C 40			       DCB 0x40	; @
ROM_ORIG:1909D 1C			       DCB 0x1C
ROM_ORIG:1909E A0			       DCB 0xA0	; †
ROM_ORIG:1909F 81			       DCB 0x81	; Å
ROM_ORIG:190A0 00			       DCB    0
ROM_ORIG:190A1 0C			       DCB  0xC
ROM_ORIG:190A2 E0			       DCB 0xE0	; ‡
ROM_ORIG:190A3 81			       DCB 0x81	; Å
ROM_ORIG:190A4 CF			       DCB 0xCF	; œ
ROM_ORIG:190A5 E7			       DCB 0xE7	; Á
ROM_ORIG:190A6 00			       DCB    0
ROM_ORIG:190A7 00			       DCB    0
ROM_ORIG:190A8 3F			       DCB 0x3F	; ?
ROM_ORIG:190A9 4B	       unk_190A9       DCB 0x4B	; K					     ; DATA XREF: i2c_init+72o
ROM_ORIG:190A9											     ; ROM:function_addresso
ROM_ORIG:190AA 00			       DCB    0
ROM_ORIG:190AB 21			       DCB 0x21	; !
ROM_ORIG:190AC 70			       DCB 0x70	; p
ROM_ORIG:190AD B5			       DCB 0xB5	; µ
ROM_ORIG:190AE 01			       DCB    1
ROM_ORIG:190AF 22			       DCB 0x22	; "
ROM_ORIG:190B0 03			       DCB    3
ROM_ORIG:190B1 EB			       DCB 0xEB	; Î
ROM_ORIG:190B2 82			       DCB 0x82	; Ç
ROM_ORIG:190B3 04			       DCB    4
ROM_ORIG:190B4 54			       DCB 0x54	; T
ROM_ORIG:190B5 F8			       DCB 0xF8	; ¯
ROM_ORIG:190B6 04			       DCB    4
ROM_ORIG:190B7 4C			       DCB 0x4C	; L
ROM_ORIG:190B8 84			       DCB 0x84	; Ñ
ROM_ORIG:190B9 42			       DCB 0x42	; B
ROM_ORIG:190BA 00			       DCB    0
ROM_ORIG:190BB D1			       DCB 0xD1	; —
ROM_ORIG:190BC 11			       DCB 0x11
ROM_ORIG:190BD 46			       DCB 0x46	; F
ROM_ORIG:190BE 52			       DCB 0x52	; R
ROM_ORIG:190BF 1C			       DCB 0x1C
ROM_ORIG:190C0 03			       DCB    3
ROM_ORIG:190C1 2A			       DCB 0x2A	; *
ROM_ORIG:190C2 F5			       DCB 0xF5	; ı
ROM_ORIG:190C3 D9			       DCB 0xD9	; Ÿ
ROM_ORIG:190C4 00			       DCB    0
ROM_ORIG:190C5 29			       DCB 0x29	; )
ROM_ORIG:190C6 6D			       DCB 0x6D	; m
ROM_ORIG:190C7 D0			       DCB 0xD0	; –
ROM_ORIG:190C8 39			       DCB 0x39	; 9
ROM_ORIG:190C9 48			       DCB 0x48	; H
ROM_ORIG:190CA 38			       DCB 0x38	; 8
ROM_ORIG:190CB 4D			       DCB 0x4D	; M
ROM_ORIG:190CC 00			       DCB    0
ROM_ORIG:190CD EB			       DCB 0xEB	; Î
ROM_ORIG:190CE 81			       DCB 0x81	; Å
ROM_ORIG:190CF 00			       DCB    0
ROM_ORIG:190D0 62			       DCB 0x62	; b
ROM_ORIG:190D1 E0			       DCB 0xE0	; ‡
ROM_ORIG:190D2 1A			       DCB 0x1A
ROM_ORIG:190D3 89			       DCB 0x89	; â
ROM_ORIG:190D4 D4			       DCB 0xD4	; ‘
ROM_ORIG:190D5 07			       DCB    7
ROM_ORIG:190D6 0B			       DCB  0xB
ROM_ORIG:190D7 D0			       DCB 0xD0	; –
ROM_ORIG:190D8 05			       DCB    5
ROM_ORIG:190D9 EB			       DCB 0xEB	; Î
ROM_ORIG:190DA 01			       DCB    1
ROM_ORIG:190DB 14			       DCB 0x14
ROM_ORIG:190DC 14			       DCB 0x14
ROM_ORIG:190DD F8			       DCB 0xF8	; ¯
ROM_ORIG:190DE 10			       DCB 0x10
ROM_ORIG:190DF 6D			       DCB 0x6D	; m
ROM_ORIG:190E0 76			       DCB 0x76	; v
ROM_ORIG:190E1 1C			       DCB 0x1C
ROM_ORIG:190E2 26			       DCB 0x26	; &
ROM_ORIG:190E3 70			       DCB 0x70	; p
ROM_ORIG:190E4 03			       DCB    3
ROM_ORIG:190E5 26			       DCB 0x26	; &
ROM_ORIG:190E6 E6			       DCB 0xE6	; Ê
ROM_ORIG:190E7 60			       DCB 0x60	; `
ROM_ORIG:190E8 1C			       DCB 0x1C
ROM_ORIG:190E9 89			       DCB 0x89	; â
ROM_ORIG:190EA 04			       DCB    4
ROM_ORIG:190EB F0			       DCB 0xF0	; 
ROM_ORIG:190EC 01			       DCB    1
ROM_ORIG:190ED 04			       DCB    4
ROM_ORIG:190EE 1C			       DCB 0x1C
ROM_ORIG:190EF 81			       DCB 0x81	; Å
ROM_ORIG:190F0 93			       DCB 0x93	; ì
ROM_ORIG:190F1 07			       DCB    7
ROM_ORIG:190F2 15			       DCB 0x15
ROM_ORIG:190F3 D5			       DCB 0xD5	; ’
ROM_ORIG:190F4 05			       DCB    5
ROM_ORIG:190F5 EB			       DCB 0xEB	; Î
ROM_ORIG:190F6 01			       DCB    1
ROM_ORIG:190F7 13			       DCB 0x13
ROM_ORIG:190F8 10			       DCB 0x10
ROM_ORIG:190F9 3B			       DCB 0x3B	; ;
ROM_ORIG:190FA 5C			       DCB 0x5C	; \
ROM_ORIG:190FB 78			       DCB 0x78	; x
ROM_ORIG:190FC 64			       DCB 0x64	; d
ROM_ORIG:190FD 1C			       DCB 0x1C
ROM_ORIG:190FE 5C			       DCB 0x5C	; \
ROM_ORIG:190FF 70			       DCB 0x70	; p
ROM_ORIG:19100 50			       DCB 0x50	; P
ROM_ORIG:19101 F8			       DCB 0xF8	; ¯
ROM_ORIG:19102 04			       DCB    4
ROM_ORIG:19103 4C			       DCB 0x4C	; L
ROM_ORIG:19104 26			       DCB 0x26	; &
ROM_ORIG:19105 89			       DCB 0x89	; â
ROM_ORIG:19106 06			       DCB    6
ROM_ORIG:19107 F0			       DCB 0xF0	; 
ROM_ORIG:19108 02			       DCB    2
ROM_ORIG:19109 06			       DCB    6
ROM_ORIG:1910A 26			       DCB 0x26	; &
ROM_ORIG:1910B 81			       DCB 0x81	; Å
ROM_ORIG:1910C 04			       DCB    4
ROM_ORIG:1910D 24			       DCB 0x24	; $
ROM_ORIG:1910E DC			       DCB 0xDC	; ‹
ROM_ORIG:1910F 60			       DCB 0x60	; `
ROM_ORIG:19110 50			       DCB 0x50	; P
ROM_ORIG:19111 F8			       DCB 0xF8	; ¯
ROM_ORIG:19112 04			       DCB    4
ROM_ORIG:19113 3C			       DCB 0x3C	; <
ROM_ORIG:19114 9C			       DCB 0x9C	; ú
ROM_ORIG:19115 8C			       DCB 0x8C	; å
ROM_ORIG:19116 04			       DCB    4
ROM_ORIG:19117 F0			       DCB 0xF0	; 
ROM_ORIG:19118 03			       DCB    3
ROM_ORIG:19119 04			       DCB    4
ROM_ORIG:1911A 44			       DCB 0x44	; D
ROM_ORIG:1911B F0			       DCB 0xF0	; 
ROM_ORIG:1911C 02			       DCB    2
ROM_ORIG:1911D 04			       DCB    4
ROM_ORIG:1911E 9C			       DCB 0x9C	; ú
ROM_ORIG:1911F 84			       DCB 0x84	; Ñ
ROM_ORIG:19120 13			       DCB 0x13
ROM_ORIG:19121 07			       DCB    7
ROM_ORIG:19122 16			       DCB 0x16
ROM_ORIG:19123 D5			       DCB 0xD5	; ’
ROM_ORIG:19124 05			       DCB    5
ROM_ORIG:19125 EB			       DCB 0xEB	; Î
ROM_ORIG:19126 01			       DCB    1
ROM_ORIG:19127 13			       DCB 0x13
ROM_ORIG:19128 33			       DCB 0x33	; 3
ROM_ORIG:19129 F8			       DCB 0xF8	; ¯
ROM_ORIG:1912A 08			       DCB    8
ROM_ORIG:1912B 4C			       DCB 0x4C	; L
ROM_ORIG:1912C 8C			       DCB 0x8C	; å
ROM_ORIG:1912D B1			       DCB 0xB1	; ±
ROM_ORIG:1912E 50			       DCB 0x50	; P
ROM_ORIG:1912F F8			       DCB 0xF8	; ¯
ROM_ORIG:19130 04			       DCB    4
ROM_ORIG:19131 4C			       DCB 0x4C	; L
ROM_ORIG:19132 A4			       DCB 0xA4	; §
ROM_ORIG:19133 8B			       DCB 0x8B	; ã
ROM_ORIG:19134 53			       DCB 0x53	; S
ROM_ORIG:19135 F8			       DCB 0xF8	; ¯
ROM_ORIG:19136 0C			       DCB  0xC
ROM_ORIG:19137 6D			       DCB 0x6D	; m
ROM_ORIG:19138 34			       DCB 0x34	; 4
ROM_ORIG:19139 70			       DCB 0x70	; p
ROM_ORIG:1913A 1C			       DCB 0x1C
ROM_ORIG:1913B 68			       DCB 0x68	; h
ROM_ORIG:1913C 64			       DCB 0x64	; d
ROM_ORIG:1913D 1C			       DCB 0x1C
ROM_ORIG:1913E 1C			       DCB 0x1C
ROM_ORIG:1913F 60			       DCB 0x60	; `
ROM_ORIG:19140 9C			       DCB 0x9C	; ú
ROM_ORIG:19141 88			       DCB 0x88	; à
ROM_ORIG:19142 64			       DCB 0x64	; d
ROM_ORIG:19143 1E			       DCB 0x1E
ROM_ORIG:19144 9C			       DCB 0x9C	; ú
ROM_ORIG:19145 80			       DCB 0x80	; Ä
ROM_ORIG:19146 50			       DCB 0x50	; P
ROM_ORIG:19147 F8			       DCB 0xF8	; ¯
ROM_ORIG:19148 04			       DCB    4
ROM_ORIG:19149 3C			       DCB 0x3C	; <
ROM_ORIG:1914A 1C			       DCB 0x1C
ROM_ORIG:1914B 89			       DCB 0x89	; â
ROM_ORIG:1914C 04			       DCB    4
ROM_ORIG:1914D F0			       DCB 0xF0	; 
ROM_ORIG:1914E 08			       DCB    8
ROM_ORIG:1914F 04			       DCB    4
ROM_ORIG:19150 1C			       DCB 0x1C
ROM_ORIG:19151 81			       DCB 0x81	; Å
ROM_ORIG:19152 D3			       DCB 0xD3	; ”
ROM_ORIG:19153 06			       DCB    6
ROM_ORIG:19154 10			       DCB 0x10
ROM_ORIG:19155 D5			       DCB 0xD5	; ’
ROM_ORIG:19156 05			       DCB    5
ROM_ORIG:19157 EB			       DCB 0xEB	; Î
ROM_ORIG:19158 01			       DCB    1
ROM_ORIG:19159 13			       DCB 0x13
ROM_ORIG:1915A 53			       DCB 0x53	; S
ROM_ORIG:1915B F8			       DCB 0xF8	; ¯
ROM_ORIG:1915C 0C			       DCB  0xC
ROM_ORIG:1915D 4D			       DCB 0x4D	; M
ROM_ORIG:1915E 24			       DCB 0x24	; $
ROM_ORIG:1915F 78			       DCB 0x78	; x
ROM_ORIG:19160 50			       DCB 0x50	; P
ROM_ORIG:19161 F8			       DCB 0xF8	; ¯
ROM_ORIG:19162 04			       DCB    4
ROM_ORIG:19163 6C			       DCB 0x6C	; l
ROM_ORIG:19164 B4			       DCB 0xB4	; ¥
ROM_ORIG:19165 83			       DCB 0x83	; É
ROM_ORIG:19166 1C			       DCB 0x1C
ROM_ORIG:19167 68			       DCB 0x68	; h
ROM_ORIG:19168 64			       DCB 0x64	; d
ROM_ORIG:19169 1C			       DCB 0x1C
ROM_ORIG:1916A 1C			       DCB 0x1C
ROM_ORIG:1916B 60			       DCB 0x60	; `
ROM_ORIG:1916C 50			       DCB 0x50	; P
ROM_ORIG:1916D F8			       DCB 0xF8	; ¯
ROM_ORIG:1916E 04			       DCB    4
ROM_ORIG:1916F 3C			       DCB 0x3C	; <
ROM_ORIG:19170 1C			       DCB 0x1C
ROM_ORIG:19171 89			       DCB 0x89	; â
ROM_ORIG:19172 04			       DCB    4
ROM_ORIG:19173 F0			       DCB 0xF0	; 
ROM_ORIG:19174 10			       DCB 0x10
ROM_ORIG:19175 04			       DCB    4
ROM_ORIG:19176 1C			       DCB 0x1C
ROM_ORIG:19177 81			       DCB 0x81	; Å
ROM_ORIG:19178 52			       DCB 0x52	; R
ROM_ORIG:19179 07			       DCB    7
ROM_ORIG:1917A 0D			       DCB  0xD
ROM_ORIG:1917B D5			       DCB 0xD5	; ’
ROM_ORIG:1917C 05			       DCB    5
ROM_ORIG:1917D EB			       DCB 0xEB	; Î
ROM_ORIG:1917E 01			       DCB    1
ROM_ORIG:1917F 13			       DCB 0x13
ROM_ORIG:19180 00			       DCB    0
ROM_ORIG:19181 22			       DCB 0x22	; "
ROM_ORIG:19182 43			       DCB 0x43	; C
ROM_ORIG:19183 F8			       DCB 0xF8	; ¯
ROM_ORIG:19184 04			       DCB    4
ROM_ORIG:19185 2C			       DCB 0x2C	; ,
ROM_ORIG:19186 50			       DCB 0x50	; P
ROM_ORIG:19187 F8			       DCB 0xF8	; ¯
ROM_ORIG:19188 04			       DCB    4
ROM_ORIG:19189 3C			       DCB 0x3C	; <
ROM_ORIG:1918A 9A			       DCB 0x9A	; ö
ROM_ORIG:1918B 80			       DCB 0x80	; Ä
ROM_ORIG:1918C 50			       DCB 0x50	; P
ROM_ORIG:1918D F8			       DCB 0xF8	; ¯
ROM_ORIG:1918E 04			       DCB    4
ROM_ORIG:1918F 2C			       DCB 0x2C	; ,
ROM_ORIG:19190 13			       DCB 0x13
ROM_ORIG:19191 89			       DCB 0x89	; â
ROM_ORIG:19192 03			       DCB    3
ROM_ORIG:19193 F0			       DCB 0xF0	; 
ROM_ORIG:19194 04			       DCB    4
ROM_ORIG:19195 03			       DCB    3
ROM_ORIG:19196 13			       DCB 0x13
ROM_ORIG:19197 81			       DCB 0x81	; Å
ROM_ORIG:19198 50			       DCB 0x50	; P
ROM_ORIG:19199 F8			       DCB 0xF8	; ¯
ROM_ORIG:1919A 04			       DCB    4
ROM_ORIG:1919B 3C			       DCB 0x3C	; <
ROM_ORIG:1919C 1A			       DCB 0x1A
ROM_ORIG:1919D 89			       DCB 0x89	; â
ROM_ORIG:1919E 9C			       DCB 0x9C	; ú
ROM_ORIG:1919F 88			       DCB 0x88	; à
ROM_ORIG:191A0 22			       DCB 0x22	; "
ROM_ORIG:191A1 42			       DCB 0x42	; B
ROM_ORIG:191A2 96			       DCB 0x96	; ñ
ROM_ORIG:191A3 D1			       DCB 0xD1	; —
ROM_ORIG:191A4 70			       DCB 0x70	; p
ROM_ORIG:191A5 BD			       DCB 0xBD	; Ω
ROM_ORIG:191A6 00			       DCB    0
ROM_ORIG:191A7 00			       DCB    0
ROM_ORIG:191A8 D0			       DCB 0xD0	; –
ROM_ORIG:191A9 B0			       DCB 0xB0	; ∞
ROM_ORIG:191AA 01			       DCB    1
ROM_ORIG:191AB 00			       DCB    0
ROM_ORIG:191AC 28			       DCB 0x28	; (
ROM_ORIG:191AD FD			       DCB 0xFD	; ˝
ROM_ORIG:191AE 20			       DCB 0x20
ROM_ORIG:191AF 40			       DCB 0x40	; @
ROM_ORIG:191B0 B0			       DCB 0xB0	; ∞
ROM_ORIG:191B1 FC			       DCB 0xFC	; ¸
ROM_ORIG:191B2 20			       DCB 0x20
ROM_ORIG:191B3 40			       DCB 0x40	; @
ROM_ORIG:191B4
ROM_ORIG:191B4		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:191B4
ROM_ORIG:191B4
ROM_ORIG:191B4		       sub_191B4							     ; CODE XREF: sub_14A00+2Cp
ROM_ORIG:191B4 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:191B6 008 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:191B8 008 11 4C		       LDR	       R4, =OMAP3430_reg_INTCPS_REVISION     ; This register contains the IP revision code
ROM_ORIG:191BA 008 20 6C		       LDR	       R0, [R4,#(OMAP3430_reg_INTCPS_SIR_IRQ - 0x48200000)] ; This register supplies the currently active IRQ interrupt	number
ROM_ORIG:191BC 008 11 4A		       LDR	       R2, =0x4020FD64			     ; Load from Memory
ROM_ORIG:191BE 008 00 F0 7F 00		       AND.W	       R0, R0, #0x7F			     ; Rd = Op1	& Op2
ROM_ORIG:191BE 008
ROM_ORIG:191C2
ROM_ORIG:191C2		       loc_191C2							     ; CODE XREF: sub_191B4+40j
ROM_ORIG:191C2 008 52 F8 31 30		       LDR.W	       R3, [R2,R1,LSL#3]		     ; Load from Memory
ROM_ORIG:191C6 008 83 42		       CMP	       R3, R0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:191C8 008 12 D1		       BNE	       loc_191F0			     ; Branch
ROM_ORIG:191C8
ROM_ORIG:191CA 008 02 EB C1 03		       ADD.W	       R3, R2, R1,LSL#3			     ; Rd = Op1	+ Op2
ROM_ORIG:191CE 008 5B 68		       LDR	       R3, [R3,#4]			     ; Load from Memory
ROM_ORIG:191D0 008 0B B1		       CBZ	       R3, loc_191D6			     ; Compare and Branch on Zero
ROM_ORIG:191D0
ROM_ORIG:191D2 008 98 47		       BLX	       R3				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:191D2
ROM_ORIG:191D4 008 0F E0		       B	       loc_191F6			     ; Branch
ROM_ORIG:191D4
ROM_ORIG:191D6		       ; ---------------------------------------------------------------------------
ROM_ORIG:191D6
ROM_ORIG:191D6		       loc_191D6							     ; CODE XREF: sub_191B4+1Cj
ROM_ORIG:191D6 008 00 23		       MOVS	       R3, #0				     ; Rd = Op2
ROM_ORIG:191D8 008 42 F8 31 30		       STR.W	       R3, [R2,R1,LSL#3]		     ; Store to	Memory
ROM_ORIG:191DC 008 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:191DE 008 00 F0 1F 02		       AND.W	       R2, R0, #0x1F			     ; Rd = Op1	& Op2
ROM_ORIG:191E2 008 20 F0 1F 00		       BIC.W	       R0, R0, #0x1F			     ; Rd = Op1	& ~Op2
ROM_ORIG:191E6 008 20 44		       ADD	       R0, R4				     ; Rd = Op1	+ Op2
ROM_ORIG:191E8 008 91 40		       LSLS	       R1, R2				     ; Logical Shift Left
ROM_ORIG:191EA 008 C0 F8 8C 10		       STR.W	       R1, [R0,#0x8C]			     ; Store to	Memory
ROM_ORIG:191EE 008 02 E0		       B	       loc_191F6			     ; Branch
ROM_ORIG:191EE
ROM_ORIG:191F0		       ; ---------------------------------------------------------------------------
ROM_ORIG:191F0
ROM_ORIG:191F0		       loc_191F0							     ; CODE XREF: sub_191B4+14j
ROM_ORIG:191F0 008 49 1C		       ADDS	       R1, R1, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:191F2 008 04 29		       CMP	       R1, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:191F4 008 E5 D3		       BCC	       loc_191C2			     ; Branch
ROM_ORIG:191F4
ROM_ORIG:191F6
ROM_ORIG:191F6		       loc_191F6							     ; CODE XREF: sub_191B4+20j
ROM_ORIG:191F6											     ; sub_191B4+3Aj
ROM_ORIG:191F6 008 A0 6C		       LDR	       R0, [R4,#0x48]			     ; Load from Memory
ROM_ORIG:191F8 008 40 F0 01 00		       ORR.W	       R0, R0, #1			     ; Rd = Op1	| Op2
ROM_ORIG:191FC 008 A0 64		       STR	       R0, [R4,#0x48]			     ; Store to	Memory
ROM_ORIG:191FE 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:191FE
ROM_ORIG:191FE		       ; End of	function sub_191B4
ROM_ORIG:191FE
ROM_ORIG:191FE		       ; ---------------------------------------------------------------------------
ROM_ORIG:19200 00 00 20	48     off_19200       DCD OMAP3430_reg_INTCPS_REVISION			     ; DATA XREF: sub_191B4+4r
ROM_ORIG:19200											     ; This register contains the IP revision code
ROM_ORIG:19204 64 FD 20	40     dword_19204     DCD 0x4020FD64					     ; DATA XREF: sub_191B4+8r
ROM_ORIG:19208
ROM_ORIG:19208		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19208
ROM_ORIG:19208
ROM_ORIG:19208		       sub_19208							     ; CODE XREF: sub_148C0+438p
ROM_ORIG:19208											     ; DATA XREF: sub_148C0+428o ...
ROM_ORIG:19208
ROM_ORIG:19208		       var_18	       = -0x18
ROM_ORIG:19208
ROM_ORIG:19208 000 F8 B5		       PUSH	       {R3-R7,LR}			     ; Push registers
ROM_ORIG:1920A 018 00 26		       MOVS	       R6, #0				     ; Rd = Op2
ROM_ORIG:1920C 018 12 4D		       LDR	       R5, =memory_buffer		     ; Load from Memory
ROM_ORIG:1920E 018 00 96		       STR	       R6, [SP,#0x18+var_18]		     ; Store to	Memory
ROM_ORIG:19210 018 28 68		       LDR	       R0, [R5]				     ; Load from Memory
ROM_ORIG:19212 018 40 F0 02 00		       ORR.W	       R0, R0, #2			     ; Rd = Op1	| Op2
ROM_ORIG:19216 018 28 60		       STR	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:19218 018 FE F7 3A FB		       BL	       sub_17890			     ; Branch with Link
ROM_ORIG:19218 018
ROM_ORIG:1921C 018 FE F7 28 FB		       BL	       sub_17870			     ; Branch with Link
ROM_ORIG:1921C 018
ROM_ORIG:19220 018 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19222 018 04 46		       MOV	       R4, R0				     ; Rd = Op2
ROM_ORIG:19224 018 0A D1		       BNE	       loc_1923C			     ; Branch
ROM_ORIG:19224
ROM_ORIG:19226 018 28 68		       LDR	       R0, [R5]				     ; Load from Memory
ROM_ORIG:19228 018 40 F0 04 00		       ORR.W	       R0, R0, #4			     ; Rd = Op1	| Op2
ROM_ORIG:1922C 018 28 60		       STR	       R0, [R5]				     ; Store to	Memory
ROM_ORIG:1922E 018 BD F8 00 00		       LDRH.W	       R0, [SP,#0x18+var_18]		     ; Load from Memory
ROM_ORIG:19232 018 40 F0 01 00		       ORR.W	       R0, R0, #1			     ; Rd = Op1	| Op2
ROM_ORIG:19236 018 00 90		       STR	       R0, [SP,#0x18+var_18]		     ; Store to	Memory
ROM_ORIG:19238 018 08 48		       LDR	       R0, =SDRC_MODULE_SEMAPHORE	     ; Load from Memory
ROM_ORIG:1923A 018 06 60		       STR	       R6, [R0]				     ; Store to	Memory
ROM_ORIG:1923A
ROM_ORIG:1923C
ROM_ORIG:1923C		       loc_1923C							     ; CODE XREF: sub_19208+1Cj
ROM_ORIG:1923C 018 08 48		       LDR	       R0, =0x48004C10			     ; Load from Memory
ROM_ORIG:1923E 018 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:19240 018 41 F0 04 01		       ORR.W	       R1, R1, #4			     ; Rd = Op1	| Op2
ROM_ORIG:19244 018 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:19246 018 68 46		       MOV	       R0, SP				     ; Rd = Op2
ROM_ORIG:19248 018 FC F7 BE FC		       BL	       sub_15BC8			     ; Branch with Link
ROM_ORIG:19248 018
ROM_ORIG:1924C 018 21 46		       MOV	       R1, R4				     ; Rd = Op2
ROM_ORIG:1924E 018 68 46		       MOV	       R0, SP				     ; Rd = Op2
ROM_ORIG:19250 018 FC F7 FC FA		       BL	       sub_1584C			     ; Branch with Link
ROM_ORIG:19250 018
ROM_ORIG:19254 018 F8 BD		       POP	       {R3-R7,PC}			     ; Pop registers
ROM_ORIG:19254
ROM_ORIG:19254		       ; End of	function sub_19208
ROM_ORIG:19254
ROM_ORIG:19254		       ; ---------------------------------------------------------------------------
ROM_ORIG:19256 00			       DCB    0
ROM_ORIG:19257 00			       DCB    0
ROM_ORIG:19258 B0 FF 20	40     off_19258       DCD memory_buffer				     ; DATA XREF: sub_19208+4r
ROM_ORIG:1925C 1C 29 00	48     off_1925C       DCD SDRC_MODULE_SEMAPHORE			     ; DATA XREF: sub_19208+30r
ROM_ORIG:19260 10 4C 00	48     dword_19260     DCD 0x48004C10					     ; DATA XREF: sub_19208:loc_1923Cr
ROM_ORIG:19264
ROM_ORIG:19264		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19264
ROM_ORIG:19264
ROM_ORIG:19264		       sub_19264							     ; CODE XREF: sub_16A9C+F2p
ROM_ORIG:19264
ROM_ORIG:19264		       var_30	       = -0x30
ROM_ORIG:19264		       var_2C	       = -0x2C
ROM_ORIG:19264		       var_28	       = -0x28
ROM_ORIG:19264		       var_24	       = -0x24
ROM_ORIG:19264		       var_20	       = -0x20
ROM_ORIG:19264		       var_1C	       = -0x1C
ROM_ORIG:19264		       arg_0	       =  0
ROM_ORIG:19264
ROM_ORIG:19264 000 2D E9 F0 41		       PUSH.W	       {R4-R8,LR}			     ; Push registers
ROM_ORIG:19268 018 80 46		       MOV	       R8, R0				     ; Rd = Op2
ROM_ORIG:1926A 018 86 B0		       SUB	       SP, SP, #0x18			     ; Rd = Op1	- Op2
ROM_ORIG:1926C 030 0C 46		       MOV	       R4, R1				     ; Rd = Op2
ROM_ORIG:1926E 030 15 46		       MOV	       R5, R2				     ; Rd = Op2
ROM_ORIG:19270 030 1E 46		       MOV	       R6, R3				     ; Rd = Op2
ROM_ORIG:19272 030 0C 9F		       LDR	       R7, [SP,#0x30+arg_0]		     ; Load from Memory
ROM_ORIG:19274 030 01 46		       MOV	       R1, R0				     ; Rd = Op2
ROM_ORIG:19276 030 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:19278 030 01 AB		       ADD	       R3, SP, #0x30+var_2C		     ; Rd = Op1	+ Op2
ROM_ORIG:1927A 030 02 AA		       ADD	       R2, SP, #0x30+var_28		     ; Rd = Op1	+ Op2
ROM_ORIG:1927C 030 FE F7 58 FF		       BL	       sub_18130			     ; Branch with Link
ROM_ORIG:1927C 030
ROM_ORIG:19280 030 48 BB		       CBNZ	       R0, loc_192D6			     ; Compare and Branch on Non-Zero
ROM_ORIG:19280
ROM_ORIG:19282 030 16 48		       LDR	       R0, =memory_buffer		     ; Load from Memory
ROM_ORIG:19284 030 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:19286 030 41 F4 00 61		       ORR.W	       R1, R1, #0x800			     ; Rd = Op1	| Op2
ROM_ORIG:1928A 030 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:1928C 030 A0 68		       LDR	       R0, [R4,#8]			     ; Load from Memory
ROM_ORIG:1928E 030 B0 B9		       CBNZ	       R0, loc_192BE			     ; Compare and Branch on Non-Zero
ROM_ORIG:1928E
ROM_ORIG:19290 030 02 98		       LDR	       R0, [SP,#0x30+var_28]		     ; Load from Memory
ROM_ORIG:19292 030 69 46		       MOV	       R1, SP				     ; Rd = Op2
ROM_ORIG:19294 030 00 90		       STR	       R0, [SP,#0x30+var_30]		     ; Store to	Memory
ROM_ORIG:19296 030 40 46		       MOV	       R0, R8				     ; Rd = Op2
ROM_ORIG:19298 030 00 F0 BC F8		       BL	       sub_19414			     ; Branch with Link
ROM_ORIG:19298 030
ROM_ORIG:1929C 030 6D 1C		       ADDS	       R5, R5, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1929E 030 01 98		       LDR	       R0, [SP,#0x30+var_2C]		     ; Load from Memory
ROM_ORIG:192A0 030 03 95		       STR	       R5, [SP,#0x30+var_24]		     ; Store to	Memory
ROM_ORIG:192A2 030 C1 05		       LSLS	       R1, R0, #0x17			     ; Logical Shift Left
ROM_ORIG:192A4 030 00 D0		       BEQ	       loc_192A8			     ; Branch
ROM_ORIG:192A4
ROM_ORIG:192A6 030 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:192A6
ROM_ORIG:192A8
ROM_ORIG:192A8		       loc_192A8							     ; CODE XREF: sub_19264+40j
ROM_ORIG:192A8 030 01 EB 50 20		       ADD.W	       R0, R1, R0,LSR#9			     ; Rd = Op1	+ Op2
ROM_ORIG:192AC 030 03 A9		       ADD	       R1, SP, #0x30+var_24		     ; Rd = Op1	+ Op2
ROM_ORIG:192AE 030 40 1E		       SUBS	       R0, R0, #1			     ; Rd = Op1	- Op2
ROM_ORIG:192B0 030 04 90		       STR	       R0, [SP,#0x30+var_20]		     ; Store to	Memory
ROM_ORIG:192B2 030 00 98		       LDR	       R0, [SP,#0x30+var_30]		     ; Load from Memory
ROM_ORIG:192B4 030 05 90		       STR	       R0, [SP,#0x30+var_1C]		     ; Store to	Memory
ROM_ORIG:192B6 030 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:192B8 030 B8 47		       BLX	       R7				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:192B8
ROM_ORIG:192BA 030 40 B9		       CBNZ	       R0, loc_192CE			     ; Compare and Branch on Non-Zero
ROM_ORIG:192BA
ROM_ORIG:192BC 030 03 E0		       B	       loc_192C6			     ; Branch
ROM_ORIG:192BC
ROM_ORIG:192BE		       ; ---------------------------------------------------------------------------
ROM_ORIG:192BE
ROM_ORIG:192BE		       loc_192BE							     ; CODE XREF: sub_19264+2Aj
ROM_ORIG:192BE 030 20 69		       LDR	       R0, [R4,#0x10]			     ; Load from Memory
ROM_ORIG:192C0 030 00 EB 45 20		       ADD.W	       R0, R0, R5,LSL#9			     ; Rd = Op1	+ Op2
ROM_ORIG:192C4 030 02 90		       STR	       R0, [SP,#0x30+var_28]		     ; Store to	Memory
ROM_ORIG:192C4
ROM_ORIG:192C6
ROM_ORIG:192C6		       loc_192C6							     ; CODE XREF: sub_19264+58j
ROM_ORIG:192C6 030 31 46		       MOV	       R1, R6				     ; Rd = Op2
ROM_ORIG:192C8 030 02 98		       LDR	       R0, [SP,#0x30+var_28]		     ; Load from Memory
ROM_ORIG:192CA 030 FC F7 0B FF		       BL	       sub_160E4			     ; Branch with Link
ROM_ORIG:192CA 030
ROM_ORIG:192CE
ROM_ORIG:192CE		       loc_192CE							     ; CODE XREF: sub_19264+56j
ROM_ORIG:192CE 030 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:192CE
ROM_ORIG:192D0
ROM_ORIG:192D0		       loc_192D0							     ; CODE XREF: sub_19264+74j
ROM_ORIG:192D0 030 06 B0		       ADD	       SP, SP, #0x18			     ; Rd = Op1	+ Op2
ROM_ORIG:192D2 018 BD E8 F0 81		       POP.W	       {R4-R8,PC}			     ; Pop registers
ROM_ORIG:192D2 018
ROM_ORIG:192D6		       ; ---------------------------------------------------------------------------
ROM_ORIG:192D6
ROM_ORIG:192D6		       loc_192D6							     ; CODE XREF: sub_19264+1Cj
ROM_ORIG:192D6 030 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:192D8 030 FA E7		       B	       loc_192D0			     ; Branch
ROM_ORIG:192D8
ROM_ORIG:192D8		       ; End of	function sub_19264
ROM_ORIG:192D8
ROM_ORIG:192D8		       ; ---------------------------------------------------------------------------
ROM_ORIG:192DA 00			       DCB    0
ROM_ORIG:192DB 00			       DCB    0
ROM_ORIG:192DC B0 FF 20	40     off_192DC       DCD memory_buffer				     ; DATA XREF: sub_19264+1Er
ROM_ORIG:192E0
ROM_ORIG:192E0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:192E0
ROM_ORIG:192E0
ROM_ORIG:192E0		       sub_192E0							     ; CODE XREF: sub_16A9C:loc_16BC2p
ROM_ORIG:192E0
ROM_ORIG:192E0		       var_98	       = -0x98
ROM_ORIG:192E0		       var_94	       = -0x94
ROM_ORIG:192E0		       var_8C	       = -0x8C
ROM_ORIG:192E0		       var_80	       = -0x80
ROM_ORIG:192E0		       var_7C	       = -0x7C
ROM_ORIG:192E0		       var_74	       = -0x74
ROM_ORIG:192E0		       var_68	       = -0x68
ROM_ORIG:192E0		       var_64	       = -0x64
ROM_ORIG:192E0		       var_50	       = -0x50
ROM_ORIG:192E0		       var_4C	       = -0x4C
ROM_ORIG:192E0		       var_48	       = -0x48
ROM_ORIG:192E0		       var_44	       = -0x44
ROM_ORIG:192E0		       var_40	       = -0x40
ROM_ORIG:192E0		       var_3C	       = -0x3C
ROM_ORIG:192E0		       var_38	       = -0x38
ROM_ORIG:192E0		       var_34	       = -0x34
ROM_ORIG:192E0		       var_30	       = -0x30
ROM_ORIG:192E0		       var_2C	       = -0x2C
ROM_ORIG:192E0		       var_28	       = -0x28
ROM_ORIG:192E0		       arg_0	       =  0
ROM_ORIG:192E0		       arg_4	       =  4
ROM_ORIG:192E0
ROM_ORIG:192E0 000 2D E9 F0 4F		       PUSH.W	       {R4-R11,LR}			     ; Push registers
ROM_ORIG:192E4 024 83 46		       MOV	       R11, R0				     ; Rd = Op2
ROM_ORIG:192E6 024 9D B0		       SUB	       SP, SP, #0x74			     ; Rd = Op1	- Op2
ROM_ORIG:192E8 098 0F 46		       MOV	       R7, R1				     ; Rd = Op2
ROM_ORIG:192EA 098 59 79		       LDRB	       R1, [R3,#5]			     ; Load from Memory
ROM_ORIG:192EC 098 00 24		       MOVS	       R4, #0				     ; Rd = Op2
ROM_ORIG:192EE 098 DD E9 28 09		       LDRD.W	       R0, R9, [SP,#0xA0]		     ; Load pair of registers
ROM_ORIG:192F2 098 16 46		       MOV	       R6, R2				     ; Rd = Op2
ROM_ORIG:192F4 098 01 91		       STR	       R1, [SP,#0x98+var_94]		     ; Store to	Memory
ROM_ORIG:192F6 098 0D F1 04 0A		       ADD.W	       R10, SP,	#0x98+var_94		     ; Rd = Op1	+ Op2
ROM_ORIG:192FA 098 99 79		       LDRB	       R1, [R3,#6]			     ; Load from Memory
ROM_ORIG:192FC 098 DD F8 9C 80		       LDR.W	       R8, [SP,#0x98+arg_4]		     ; Load from Memory
ROM_ORIG:19300 098 07 91		       STR	       R1, [SP,#0x98+var_7C]		     ; Store to	Memory
ROM_ORIG:19302 098 D9 79		       LDRB	       R1, [R3,#7]			     ; Load from Memory
ROM_ORIG:19304 098 0D 91		       STR	       R1, [SP,#0x98+var_64]		     ; Store to	Memory
ROM_ORIG:19306 098 18 5C		       LDRB	       R0, [R3,R0]			     ; Load from Memory
ROM_ORIG:19308 098 13 90		       STR	       R0, [SP,#0x98+var_4C]		     ; Store to	Memory
ROM_ORIG:1930A 098 38 69		       LDR	       R0, [R7,#0x10]			     ; Load from Memory
ROM_ORIG:1930C 098 00 EB 42 25		       ADD.W	       R5, R0, R2,LSL#9			     ; Rd = Op1	+ Op2
ROM_ORIG:1930C 098
ROM_ORIG:19310
ROM_ORIG:19310		       loc_19310							     ; CODE XREF: sub_192E0+44j
ROM_ORIG:19310 098 04 EB 44 00		       ADD.W	       R0, R4, R4,LSL#1			     ; Rd = Op1	+ Op2
ROM_ORIG:19314 098 2A 46		       MOV	       R2, R5				     ; Rd = Op2
ROM_ORIG:19316 098 0A EB C0 01		       ADD.W	       R1, R10,	R0,LSL#3		     ; Rd = Op1	+ Op2
ROM_ORIG:1931A 098 58 46		       MOV	       R0, R11				     ; Rd = Op2
ROM_ORIG:1931C 098 00 F0 8F F8		       BL	       sub_1943E			     ; Branch with Link
ROM_ORIG:1931C 098
ROM_ORIG:19320 098 64 1C		       ADDS	       R4, R4, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:19322 098 04 2C		       CMP	       R4, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19324 098 F4 D3		       BCC	       loc_19310			     ; Branch
ROM_ORIG:19324
ROM_ORIG:19326 098 09 98		       LDR	       R0, [SP,#0x98+var_74]		     ; Load from Memory
ROM_ORIG:19328 098 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1932A 098 66 D0		       BEQ	       loc_193FA			     ; Branch
ROM_ORIG:1932A
ROM_ORIG:1932C 098 03 98		       LDR	       R0, [SP,#0x98+var_8C]		     ; Load from Memory
ROM_ORIG:1932E 098 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19330 098 63 D0		       BEQ	       loc_193FA			     ; Branch
ROM_ORIG:19330
ROM_ORIG:19332 098 15 98		       LDR	       R0, [SP,#0x98+var_44]		     ; Load from Memory
ROM_ORIG:19334 098 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19336 098 60 D0		       BEQ	       loc_193FA			     ; Branch
ROM_ORIG:19336
ROM_ORIG:19338 098 B8 68		       LDR	       R0, [R7,#8]			     ; Load from Memory
ROM_ORIG:1933A 098 48 BB		       CBNZ	       R0, loc_19390			     ; Compare and Branch on Non-Zero
ROM_ORIG:1933A
ROM_ORIG:1933C 098 31 48		       LDR	       R0, =(downloaded_image+0x8000)	     ; Load from Memory
ROM_ORIG:1933E 098 00 24		       MOVS	       R4, #0				     ; Rd = Op2
ROM_ORIG:19340 098 1C 90		       STR	       R0, [SP,#0x98+var_28]		     ; Store to	Memory
ROM_ORIG:19340
ROM_ORIG:19342
ROM_ORIG:19342		       loc_19342							     ; CODE XREF: sub_192E0+AEj
ROM_ORIG:19342 098 04 EB 44 00		       ADD.W	       R0, R4, R4,LSL#1			     ; Rd = Op1	+ Op2
ROM_ORIG:19346 098 0A EB C0 05		       ADD.W	       R5, R10,	R0,LSL#3		     ; Rd = Op1	+ Op2
ROM_ORIG:1934A 098 A8 68		       LDR	       R0, [R5,#8]			     ; Load from Memory
ROM_ORIG:1934C 098 E8 B1		       CBZ	       R0, loc_1938A			     ; Compare and Branch on Zero
ROM_ORIG:1934C
ROM_ORIG:1934E 098 69 68		       LDR	       R1, [R5,#4]			     ; Load from Memory
ROM_ORIG:19350 098 03 2C		       CMP	       R4, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19352 098 31 44		       ADD	       R1, R6				     ; Rd = Op1	+ Op2
ROM_ORIG:19354 098 CD E9 1A 10		       STRD.W	       R1, R0, [SP,#0x68]		     ; Store pair of registers
ROM_ORIG:19358 098 01 D0		       BEQ	       loc_1935E			     ; Branch
ROM_ORIG:19358
ROM_ORIG:1935A 098 1B 98		       LDR	       R0, [SP,#0x98+var_2C]		     ; Load from Memory
ROM_ORIG:1935C 098 01 E0		       B	       loc_19362			     ; Branch
ROM_ORIG:1935C
ROM_ORIG:1935E		       ; ---------------------------------------------------------------------------
ROM_ORIG:1935E
ROM_ORIG:1935E		       loc_1935E							     ; CODE XREF: sub_192E0+78j
ROM_ORIG:1935E 098 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:19360 098 1B 90		       STR	       R0, [SP,#0x98+var_2C]		     ; Store to	Memory
ROM_ORIG:19360
ROM_ORIG:19362
ROM_ORIG:19362		       loc_19362							     ; CODE XREF: sub_192E0+7Cj
ROM_ORIG:19362 098 29 4A		       LDR	       R2, =0x4020EFFF			     ; Load from Memory
ROM_ORIG:19364 098 1C 99		       LDR	       R1, [SP,#0x98+var_28]		     ; Load from Memory
ROM_ORIG:19366 098 51 1A		       SUBS	       R1, R2, R1			     ; Rd = Op1	- Op2
ROM_ORIG:19368 098 B0 EB 51 2F		       CMP.W	       R0, R1,LSR#9			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1936C 098 45 D8		       BHI	       loc_193FA			     ; Branch
ROM_ORIG:1936C
ROM_ORIG:1936E 098 1A A9		       ADD	       R1, SP, #0x98+var_30		     ; Rd = Op1	+ Op2
ROM_ORIG:19370 098 38 46		       MOV	       R0, R7				     ; Rd = Op2
ROM_ORIG:19372 098 C0 47		       BLX	       R8				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:19372
ROM_ORIG:19374 098 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19376 098 40 D1		       BNE	       loc_193FA			     ; Branch
ROM_ORIG:19376
ROM_ORIG:19378 098 28 69		       LDR	       R0, [R5,#0x10]			     ; Load from Memory
ROM_ORIG:1937A 098 1C 99		       LDR	       R1, [SP,#0x98+var_28]		     ; Load from Memory
ROM_ORIG:1937C 098 08 44		       ADD	       R0, R1				     ; Rd = Op1	+ Op2
ROM_ORIG:1937E 098 68 61		       STR	       R0, [R5,#0x14]			     ; Store to	Memory
ROM_ORIG:19380 098 DD E9 1B 10		       LDRD.W	       R1, R0, [SP,#0x6C]		     ; Load pair of registers
ROM_ORIG:19384 098 00 EB 41 20		       ADD.W	       R0, R0, R1,LSL#9			     ; Rd = Op1	+ Op2
ROM_ORIG:19388 098 1C 90		       STR	       R0, [SP,#0x98+var_28]		     ; Store to	Memory
ROM_ORIG:19388
ROM_ORIG:1938A
ROM_ORIG:1938A		       loc_1938A							     ; CODE XREF: sub_192E0+6Cj
ROM_ORIG:1938A 098 64 1C		       ADDS	       R4, R4, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1938C 098 04 2C		       CMP	       R4, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1938E 098 D8 D3		       BCC	       loc_19342			     ; Branch
ROM_ORIG:1938E
ROM_ORIG:19390
ROM_ORIG:19390		       loc_19390							     ; CODE XREF: sub_192E0+5Aj
ROM_ORIG:19390 098 B9 F8 00 00		       LDRH.W	       R0, [R9]				     ; Load from Memory
ROM_ORIG:19394 098 00 05		       LSLS	       R0, R0, #0x14			     ; Logical Shift Left
ROM_ORIG:19396 098 07 D4		       BMI	       loc_193A8			     ; Branch
ROM_ORIG:19396
ROM_ORIG:19398 098 18 9B		       LDR	       R3, [SP,#0x98+var_38]		     ; Load from Memory
ROM_ORIG:1939A 098 12 9A		       LDR	       R2, [SP,#0x98+var_50]		     ; Load from Memory
ROM_ORIG:1939C 098 0C 99		       LDR	       R1, [SP,#0x98+var_68]		     ; Load from Memory
ROM_ORIG:1939E 098 06 98		       LDR	       R0, [SP,#0x98+var_80]		     ; Load from Memory
ROM_ORIG:193A0 098 CD F8 00 90		       STR.W	       R9, [SP,#0x98+var_98]		     ; Store to	Memory
ROM_ORIG:193A4 098 FC F7 20 FF		       BL	       sub_161E8			     ; Branch with Link
ROM_ORIG:193A4 098
ROM_ORIG:193A8
ROM_ORIG:193A8		       loc_193A8							     ; CODE XREF: sub_192E0+B6j
ROM_ORIG:193A8 098 B8 68		       LDR	       R0, [R7,#8]			     ; Load from Memory
ROM_ORIG:193AA 098 B0 B9		       CBNZ	       R0, loc_193DA			     ; Compare and Branch on Non-Zero
ROM_ORIG:193AA
ROM_ORIG:193AC 098 15 98		       LDR	       R0, [SP,#0x98+var_44]		     ; Load from Memory
ROM_ORIG:193AE 098 19 A9		       ADD	       R1, SP, #0x98+var_34		     ; Rd = Op1	+ Op2
ROM_ORIG:193B0 098 40 02		       LSLS	       R0, R0, #9			     ; Logical Shift Left
ROM_ORIG:193B2 098 19 90		       STR	       R0, [SP,#0x98+var_34]		     ; Store to	Memory
ROM_ORIG:193B4 098 16 98		       LDR	       R0, [SP,#0x98+var_40]		     ; Load from Memory
ROM_ORIG:193B6 098 1C 90		       STR	       R0, [SP,#0x98+var_28]		     ; Store to	Memory
ROM_ORIG:193B8 098 1C A8		       ADD	       R0, SP, #0x98+var_28		     ; Rd = Op1	+ Op2
ROM_ORIG:193BA 098 FE F7 7F FE		       BL	       sub_180BC			     ; Branch with Link
ROM_ORIG:193BA 098
ROM_ORIG:193BE 098 1A A9		       ADD	       R1, SP, #0x98+var_30		     ; Rd = Op1	+ Op2
ROM_ORIG:193C0 098 14 98		       LDR	       R0, [SP,#0x98+var_48]		     ; Load from Memory
ROM_ORIG:193C2 098 30 44		       ADD	       R0, R6				     ; Rd = Op1	+ Op2
ROM_ORIG:193C4 098 1A 90		       STR	       R0, [SP,#0x98+var_30]		     ; Store to	Memory
ROM_ORIG:193C6 098 19 98		       LDR	       R0, [SP,#0x98+var_34]		     ; Load from Memory
ROM_ORIG:193C8 098 40 0A		       LSRS	       R0, R0, #9			     ; Logical Shift Right
ROM_ORIG:193CA 098 1B 90		       STR	       R0, [SP,#0x98+var_2C]		     ; Store to	Memory
ROM_ORIG:193CC 098 38 46		       MOV	       R0, R7				     ; Rd = Op2
ROM_ORIG:193CE 098 C0 47		       BLX	       R8				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:193CE
ROM_ORIG:193D0 098 98 B9		       CBNZ	       R0, loc_193FA			     ; Compare and Branch on Non-Zero
ROM_ORIG:193D0
ROM_ORIG:193D2 098 1C 99		       LDR	       R1, [SP,#0x98+var_28]		     ; Load from Memory
ROM_ORIG:193D4 098 17 98		       LDR	       R0, [SP,#0x98+var_3C]		     ; Load from Memory
ROM_ORIG:193D6 098 08 44		       ADD	       R0, R1				     ; Rd = Op1	+ Op2
ROM_ORIG:193D8 098 18 90		       STR	       R0, [SP,#0x98+var_38]		     ; Store to	Memory
ROM_ORIG:193D8
ROM_ORIG:193DA
ROM_ORIG:193DA		       loc_193DA							     ; CODE XREF: sub_192E0+CAj
ROM_ORIG:193DA 098 B9 F8 00 00		       LDRH.W	       R0, [R9]				     ; Load from Memory
ROM_ORIG:193DE 098 00 05		       LSLS	       R0, R0, #0x14			     ; Logical Shift Left
ROM_ORIG:193E0 098 0B D5		       BPL	       loc_193FA			     ; Branch
ROM_ORIG:193E0
ROM_ORIG:193E2 098 26 99		       LDR	       R1, [SP,#0x98+arg_0]		     ; Load from Memory
ROM_ORIG:193E4 098 18 98		       LDR	       R0, [SP,#0x98+var_38]		     ; Load from Memory
ROM_ORIG:193E6 098 FC F7 67 FF		       BL	       sub_162B8			     ; Branch with Link
ROM_ORIG:193E6 098
ROM_ORIG:193EA 098 08 48		       LDR	       R0, =memory_buffer		     ; Load from Memory
ROM_ORIG:193EC 098 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:193EE 098 41 F0 80 71		       ORR.W	       R1, R1, #0x1000000		     ; Rd = Op1	| Op2
ROM_ORIG:193F2 098 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:193F4 098 06 48		       LDR	       R0, =0x140A8			     ; Load from Memory
ROM_ORIG:193F6 098 FA F7 64 EE		       BLX	       sub_140C0			     ; Branch with Link	and Exchange (immediate	address)
ROM_ORIG:193F6 098
ROM_ORIG:193FA
ROM_ORIG:193FA		       loc_193FA							     ; CODE XREF: sub_192E0+4Aj
ROM_ORIG:193FA											     ; sub_192E0+50j ...
ROM_ORIG:193FA 098 1D B0		       ADD	       SP, SP, #0x74			     ; Rd = Op1	+ Op2
ROM_ORIG:193FC 024 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:193FE 024 BD E8 F0 8F		       POP.W	       {R4-R11,PC}			     ; Pop registers
ROM_ORIG:193FE 024
ROM_ORIG:193FE		       ; End of	function sub_192E0
ROM_ORIG:193FE
ROM_ORIG:193FE		       ; ---------------------------------------------------------------------------
ROM_ORIG:19402 00			       DCB    0
ROM_ORIG:19403 00			       DCB    0
ROM_ORIG:19404 00 80 20	40     off_19404       DCD downloaded_image+0x8000			     ; DATA XREF: sub_192E0+5Cr
ROM_ORIG:19408 FF EF 20	40     dword_19408     DCD 0x4020EFFF					     ; DATA XREF: sub_192E0:loc_19362r
ROM_ORIG:1940C B0 FF 20	40     off_1940C       DCD memory_buffer				     ; DATA XREF: sub_192E0+10Ar
ROM_ORIG:19410 A8 40 01	00     dword_19410     DCD 0x140A8					     ; DATA XREF: sub_192E0+114r
ROM_ORIG:19414
ROM_ORIG:19414		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19414
ROM_ORIG:19414
ROM_ORIG:19414		       sub_19414							     ; CODE XREF: sub_19264+34p
ROM_ORIG:19414 000 70 B5		       PUSH	       {R4-R6,LR}			     ; Push registers
ROM_ORIG:19416 010 80 25		       MOVS	       R5, #0x80 ; 'Ä'			     ; Rd = Op2
ROM_ORIG:19418 010 04 46		       MOV	       R4, R0				     ; Rd = Op2
ROM_ORIG:1941A 010 0E 46		       MOV	       R6, R1				     ; Rd = Op2
ROM_ORIG:1941C 010 FE F7 12 FA		       BL	       sub_17844			     ; Branch with Link
ROM_ORIG:1941C 010
ROM_ORIG:19420 010 08 B9		       CBNZ	       R0, loc_19426			     ; Compare and Branch on Non-Zero
ROM_ORIG:19420
ROM_ORIG:19422 010 7E 25		       MOVS	       R5, #0x7E ; '~'			     ; Rd = Op2
ROM_ORIG:19424 010 08 34		       ADDS	       R4, #8				     ; Rd = Op1	+ Op2
ROM_ORIG:19424
ROM_ORIG:19426
ROM_ORIG:19426		       loc_19426							     ; CODE XREF: sub_19414+Cj
ROM_ORIG:19426											     ; sub_19414+24j
ROM_ORIG:19426 010 31 68		       LDR	       R1, [R6]				     ; Load from Memory
ROM_ORIG:19428 010 01 CC		       LDMIA	       R4!, {R0}			     ; Load Block from Memory
ROM_ORIG:1942A 010 08 60		       STR	       R0, [R1]				     ; Store to	Memory
ROM_ORIG:1942C 010 30 68		       LDR	       R0, [R6]				     ; Load from Memory
ROM_ORIG:1942E 010 00 1D		       ADDS	       R0, R0, #4			     ; Rd = Op1	+ Op2
ROM_ORIG:19430 010 6D 1E		       SUBS	       R5, R5, #1			     ; Rd = Op1	- Op2
ROM_ORIG:19432 010 15 F0 FF 05		       ANDS.W	       R5, R5, #0xFF			     ; Rd = Op1	& Op2
ROM_ORIG:19436 010 30 60		       STR	       R0, [R6]				     ; Store to	Memory
ROM_ORIG:19438 010 F5 D1		       BNE	       loc_19426			     ; Branch
ROM_ORIG:19438
ROM_ORIG:1943A 010 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:1943C 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:1943C
ROM_ORIG:1943C		       ; End of	function sub_19414
ROM_ORIG:1943C
ROM_ORIG:1943E
ROM_ORIG:1943E		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1943E
ROM_ORIG:1943E
ROM_ORIG:1943E		       sub_1943E							     ; CODE XREF: sub_192E0+3Cp
ROM_ORIG:1943E											     ; sub_19494+38p
ROM_ORIG:1943E
ROM_ORIG:1943E		       var_20	       = -0x20
ROM_ORIG:1943E		       var_1C	       = -0x1C
ROM_ORIG:1943E		       var_18	       = -0x18
ROM_ORIG:1943E
ROM_ORIG:1943E 000 FE B5		       PUSH	       {R1-R7,LR}			     ; Push registers
ROM_ORIG:19440 020 06 46		       MOV	       R6, R0				     ; Rd = Op2
ROM_ORIG:19442 020 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:19444 020 0C 46		       MOV	       R4, R1				     ; Rd = Op2
ROM_ORIG:19446 020 88 60		       STR	       R0, [R1,#8]			     ; Store to	Memory
ROM_ORIG:19448 020 15 46		       MOV	       R5, R2				     ; Rd = Op2
ROM_ORIG:1944A 020 08 61		       STR	       R0, [R1,#0x10]			     ; Store to	Memory
ROM_ORIG:1944C 020 48 61		       STR	       R0, [R1,#0x14]			     ; Store to	Memory
ROM_ORIG:1944E 020 08 68		       LDR	       R0, [R1]				     ; Load from Memory
ROM_ORIG:19450 020 FF 28		       CMP	       R0, #0xFF			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19452 020 09 D0		       BEQ	       loc_19468			     ; Branch
ROM_ORIG:19452
ROM_ORIG:19454 020 04 F1 0C 03		       ADD.W	       R3, R4, #0xC			     ; Rd = Op1	+ Op2
ROM_ORIG:19458 020 00 93		       STR	       R3, [SP,#0x20+var_20]		     ; Store to	Memory
ROM_ORIG:1945A 020 02 AB		       ADD	       R3, SP, #0x20+var_18		     ; Rd = Op1	+ Op2
ROM_ORIG:1945C 020 01 AA		       ADD	       R2, SP, #0x20+var_1C		     ; Rd = Op1	+ Op2
ROM_ORIG:1945E 020 31 46		       MOV	       R1, R6				     ; Rd = Op2
ROM_ORIG:19460 020 FE F7 E0 FE		       BL	       sub_18224			     ; Branch with Link
ROM_ORIG:19460 020
ROM_ORIG:19464 020 02 99		       LDR	       R1, [SP,#0x20+var_18]		     ; Load from Memory
ROM_ORIG:19466 020 09 B9		       CBNZ	       R1, loc_1946C			     ; Compare and Branch on Non-Zero
ROM_ORIG:19466
ROM_ORIG:19468
ROM_ORIG:19468		       loc_19468							     ; CODE XREF: sub_1943E+14j
ROM_ORIG:19468 020 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1946A 020 FE BD		       POP	       {R1-R7,PC}			     ; Pop registers
ROM_ORIG:1946A
ROM_ORIG:1946C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1946C
ROM_ORIG:1946C		       loc_1946C							     ; CODE XREF: sub_1943E+28j
ROM_ORIG:1946C 020 01 98		       LDR	       R0, [SP,#0x20+var_1C]		     ; Load from Memory
ROM_ORIG:1946E 020 01 44		       ADD	       R1, R0				     ; Rd = Op1	+ Op2
ROM_ORIG:19470 020 49 1E		       SUBS	       R1, R1, #1			     ; Rd = Op1	- Op2
ROM_ORIG:19472 020 42 0A		       LSRS	       R2, R0, #9			     ; Logical Shift Right
ROM_ORIG:19474 020 49 0A		       LSRS	       R1, R1, #9			     ; Logical Shift Right
ROM_ORIG:19476 020 A1 EB 50 21		       SUB.W	       R1, R1, R0,LSR#9			     ; Rd = Op1	- Op2
ROM_ORIG:1947A 020 49 1C		       ADDS	       R1, R1, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1947C 020 C4 E9 01 21		       STRD.W	       R2, R1, [R4,#4]			     ; Store pair of registers
ROM_ORIG:19480 020 C0 F3 08 01		       UBFX.W	       R1, R0, #0, #9			     ; Unsigned	Bit Field Extract
ROM_ORIG:19484 020 21 61		       STR	       R1, [R4,#0x10]			     ; Store to	Memory
ROM_ORIG:19486 020 0D B1		       CBZ	       R5, loc_1948C			     ; Compare and Branch on Zero
ROM_ORIG:19486
ROM_ORIG:19488 020 28 44		       ADD	       R0, R5				     ; Rd = Op1	+ Op2
ROM_ORIG:1948A 020 00 E0		       B	       loc_1948E			     ; Branch
ROM_ORIG:1948A
ROM_ORIG:1948C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1948C
ROM_ORIG:1948C		       loc_1948C							     ; CODE XREF: sub_1943E+48j
ROM_ORIG:1948C 020 30 44		       ADD	       R0, R6				     ; Rd = Op1	+ Op2
ROM_ORIG:1948C
ROM_ORIG:1948E
ROM_ORIG:1948E		       loc_1948E							     ; CODE XREF: sub_1943E+4Cj
ROM_ORIG:1948E 020 60 61		       STR	       R0, [R4,#0x14]			     ; Store to	Memory
ROM_ORIG:19490 020 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:19492 020 FE BD		       POP	       {R1-R7,PC}			     ; Pop registers
ROM_ORIG:19492
ROM_ORIG:19492		       ; End of	function sub_1943E
ROM_ORIG:19492
ROM_ORIG:19494
ROM_ORIG:19494		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19494
ROM_ORIG:19494
ROM_ORIG:19494		       sub_19494							     ; CODE XREF: sub_16A9C+CCp
ROM_ORIG:19494
ROM_ORIG:19494		       var_A0	       = -0xA0
ROM_ORIG:19494		       var_9C	       = -0x9C
ROM_ORIG:19494		       var_8C	       = -0x8C
ROM_ORIG:19494		       var_88	       = -0x88
ROM_ORIG:19494		       var_74	       = -0x74
ROM_ORIG:19494		       var_70	       = -0x70
ROM_ORIG:19494		       var_5C	       = -0x5C
ROM_ORIG:19494		       var_58	       = -0x58
ROM_ORIG:19494		       var_44	       = -0x44
ROM_ORIG:19494		       var_40	       = -0x40
ROM_ORIG:19494		       var_3C	       = -0x3C
ROM_ORIG:19494		       var_38	       = -0x38
ROM_ORIG:19494		       var_30	       = -0x30
ROM_ORIG:19494		       arg_0	       =  0
ROM_ORIG:19494
ROM_ORIG:19494 000 2D E9 FF 4F		       PUSH.W	       {R0-R11,LR}			     ; Push registers
ROM_ORIG:19498 034 82 46		       MOV	       R10, R0				     ; Rd = Op2
ROM_ORIG:1949A 034 9F B0		       SUB	       SP, SP, #0x7C			     ; Rd = Op1	- Op2
ROM_ORIG:1949C 0B0 1F 48		       LDR	       R0, =(downloaded_image+0x8000)	     ; Load from Memory
ROM_ORIG:1949E 0B0 00 24		       MOVS	       R4, #0				     ; Rd = Op2
ROM_ORIG:194A0 0B0 17 46		       MOV	       R7, R2				     ; Rd = Op2
ROM_ORIG:194A2 0B0 DD E9 2D 89		       LDRD.W	       R8, R9, [SP,#0xB4]		     ; Load pair of registers
ROM_ORIG:194A6 0B0 25 46		       MOV	       R5, R4				     ; Rd = Op2
ROM_ORIG:194A8 0B0 1E 90		       STR	       R0, [SP,#0xB0+var_38]		     ; Store to	Memory
ROM_ORIG:194AA 0B0 04 AE		       ADD	       R6, SP, #0xB0+var_A0		     ; Rd = Op1	+ Op2
ROM_ORIG:194AC 0B0 58 7A		       LDRB	       R0, [R3,#9]			     ; Load from Memory
ROM_ORIG:194AE 0B0 04 90		       STR	       R0, [SP,#0xB0+var_A0]		     ; Store to	Memory
ROM_ORIG:194B0 0B0 98 7A		       LDRB	       R0, [R3,#0xA]			     ; Load from Memory
ROM_ORIG:194B2 0B0 0A 90		       STR	       R0, [SP,#0xB0+var_88]		     ; Store to	Memory
ROM_ORIG:194B4 0B0 D8 7A		       LDRB	       R0, [R3,#0xB]			     ; Load from Memory
ROM_ORIG:194B6 0B0 10 90		       STR	       R0, [SP,#0xB0+var_70]		     ; Store to	Memory
ROM_ORIG:194B8 0B0 18 7B		       LDRB	       R0, [R3,#0xC]			     ; Load from Memory
ROM_ORIG:194BA 0B0 16 90		       STR	       R0, [SP,#0xB0+var_58]		     ; Store to	Memory
ROM_ORIG:194BA
ROM_ORIG:194BC
ROM_ORIG:194BC		       loc_194BC							     ; CODE XREF: sub_19494+4Ej
ROM_ORIG:194BC 0B0 04 EB 44 00		       ADD.W	       R0, R4, R4,LSL#1			     ; Rd = Op1	+ Op2
ROM_ORIG:194C0 0B0 00 22		       MOVS	       R2, #0				     ; Rd = Op2
ROM_ORIG:194C2 0B0 06 EB C0 01		       ADD.W	       R1, R6, R0,LSL#3			     ; Rd = Op1	+ Op2
ROM_ORIG:194C6 0B0 50 46		       MOV	       R0, R10				     ; Rd = Op2
ROM_ORIG:194C8 0B0 8B 46		       MOV	       R11, R1				     ; Rd = Op2
ROM_ORIG:194CA 0B0 4D 61		       STR	       R5, [R1,#0x14]			     ; Store to	Memory
ROM_ORIG:194CC 0B0 FF F7 B7 FF		       BL	       sub_1943E			     ; Branch with Link
ROM_ORIG:194CC 0B0
ROM_ORIG:194D0 0B0 28 B9		       CBNZ	       R0, loc_194DE			     ; Compare and Branch on Non-Zero
ROM_ORIG:194D0
ROM_ORIG:194D2 0B0 DB F8 10 00		       LDR.W	       R0, [R11,#0x10]			     ; Load from Memory
ROM_ORIG:194D6 0B0 1E 99		       LDR	       R1, [SP,#0xB0+var_38]		     ; Load from Memory
ROM_ORIG:194D8 0B0 08 44		       ADD	       R0, R1				     ; Rd = Op1	+ Op2
ROM_ORIG:194DA 0B0 CB F8 14 00		       STR.W	       R0, [R11,#0x14]			     ; Store to	Memory
ROM_ORIG:194DA 0B0
ROM_ORIG:194DE
ROM_ORIG:194DE		       loc_194DE							     ; CODE XREF: sub_19494+3Cj
ROM_ORIG:194DE 0B0 64 1C		       ADDS	       R4, R4, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:194E0 0B0 04 2C		       CMP	       R4, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:194E2 0B0 EB D3		       BCC	       loc_194BC			     ; Branch
ROM_ORIG:194E2
ROM_ORIG:194E4 0B0 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:194E6 0B0 1D 90		       STR	       R0, [SP,#0xB0+var_3C]		     ; Store to	Memory
ROM_ORIG:194E8 0B0 1C A9		       ADD	       R1, SP, #0xB0+var_40		     ; Rd = Op1	+ Op2
ROM_ORIG:194EA 0B0 05 98		       LDR	       R0, [SP,#0xB0+var_9C]		     ; Load from Memory
ROM_ORIG:194EC 0B0 38 44		       ADD	       R0, R7				     ; Rd = Op1	+ Op2
ROM_ORIG:194EE 0B0 1C 90		       STR	       R0, [SP,#0xB0+var_40]		     ; Store to	Memory
ROM_ORIG:194F0 0B0 20 98		       LDR	       R0, [SP,#0xB0+var_30]		     ; Load from Memory
ROM_ORIG:194F2 0B0 C0 47		       BLX	       R8				     ; Branch with Link	and Exchange (register indirect)
ROM_ORIG:194F2
ROM_ORIG:194F4 0B0 18 B1		       CBZ	       R0, loc_194FE			     ; Compare and Branch on Zero
ROM_ORIG:194F4
ROM_ORIG:194F6 0B0 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:194F6
ROM_ORIG:194F8
ROM_ORIG:194F8		       loc_194F8							     ; CODE XREF: sub_19494+84j
ROM_ORIG:194F8 0B0 23 B0		       ADD	       SP, SP, #0x8C			     ; Rd = Op1	+ Op2
ROM_ORIG:194FA 024 BD E8 F0 8F		       POP.W	       {R4-R11,PC}			     ; Pop registers
ROM_ORIG:194FA 024
ROM_ORIG:194FE		       ; ---------------------------------------------------------------------------
ROM_ORIG:194FE
ROM_ORIG:194FE		       loc_194FE							     ; CODE XREF: sub_19494+60j
ROM_ORIG:194FE 0B0 1B 9B		       LDR	       R3, [SP,#0xB0+var_44]		     ; Load from Memory
ROM_ORIG:19500 0B0 15 9A		       LDR	       R2, [SP,#0xB0+var_5C]		     ; Load from Memory
ROM_ORIG:19502 0B0 0F 99		       LDR	       R1, [SP,#0xB0+var_74]		     ; Load from Memory
ROM_ORIG:19504 0B0 8D E8 0E 00		       STMEA.W	       SP, {R1-R3}			     ; Store Block to Memory
ROM_ORIG:19508 0B0 B9 F8 00 00		       LDRH.W	       R0, [R9]				     ; Load from Memory
ROM_ORIG:1950C 0B0 09 9B		       LDR	       R3, [SP,#0xB0+var_8C]		     ; Load from Memory
ROM_ORIG:1950E 0B0 2C 9A		       LDR	       R2, [SP,#0xB0+arg_0]		     ; Load from Memory
ROM_ORIG:19510 0B0 20 99		       LDR	       R1, [SP,#0xB0+var_30]		     ; Load from Memory
ROM_ORIG:19512 0B0 FC F7 79 FA		       BL	       sub_15A08			     ; Branch with Link
ROM_ORIG:19512 0B0
ROM_ORIG:19516 0B0 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:19518 0B0 EE E7		       B	       loc_194F8			     ; Branch
ROM_ORIG:19518
ROM_ORIG:19518		       ; End of	function sub_19494
ROM_ORIG:19518
ROM_ORIG:19518		       ; ---------------------------------------------------------------------------
ROM_ORIG:1951A 00			       DCB    0
ROM_ORIG:1951B 00			       DCB    0
ROM_ORIG:1951C 00 80 20	40     off_1951C       DCD downloaded_image+0x8000			     ; DATA XREF: sub_19494+8r
ROM_ORIG:19520 70			       DCB 0x70	; p
ROM_ORIG:19521 B5			       DCB 0xB5	; µ
ROM_ORIG:19522 06			       DCB    6
ROM_ORIG:19523 46			       DCB 0x46	; F
ROM_ORIG:19524 85			       DCB 0x85	; Ö
ROM_ORIG:19525 69			       DCB 0x69	; i
ROM_ORIG:19526 88			       DCB 0x88	; à
ROM_ORIG:19527 B0			       DCB 0xB0	; ∞
ROM_ORIG:19528 01			       DCB    1
ROM_ORIG:19529 20			       DCB 0x20
ROM_ORIG:1952A 20			       DCB 0x20
ROM_ORIG:1952B 35			       DCB 0x35	; 5
ROM_ORIG:1952C 00			       DCB    0
ROM_ORIG:1952D 24			       DCB 0x24	; $
ROM_ORIG:1952E CD			       DCB 0xCD	; Õ
ROM_ORIG:1952F E9			       DCB 0xE9	; È
ROM_ORIG:19530 02			       DCB    2
ROM_ORIG:19531 05			       DCB    5
ROM_ORIG:19532 20			       DCB 0x20
ROM_ORIG:19533 02			       DCB    2
ROM_ORIG:19534 01			       DCB    1
ROM_ORIG:19535 90			       DCB 0x90	; ê
ROM_ORIG:19536 01			       DCB    1
ROM_ORIG:19537 A9			       DCB 0xA9	; ©
ROM_ORIG:19538 30			       DCB 0x30	; 0
ROM_ORIG:19539 46			       DCB 0x46	; F
ROM_ORIG:1953A 00			       DCB    0
ROM_ORIG:1953B F0			       DCB 0xF0	; 
ROM_ORIG:1953C 61			       DCB 0x61	; a
ROM_ORIG:1953D F9			       DCB 0xF9	; ˘
ROM_ORIG:1953E 90			       DCB 0x90	; ê
ROM_ORIG:1953F B9			       DCB 0xB9	; π
ROM_ORIG:19540 00			       DCB    0
ROM_ORIG:19541 20			       DCB 0x20
ROM_ORIG:19542 04			       DCB    4
ROM_ORIG:19543 AA			       DCB 0xAA	; ™
ROM_ORIG:19544 29			       DCB 0x29	; )
ROM_ORIG:19545 46			       DCB 0x46	; F
ROM_ORIG:19546 FE			       DCB 0xFE	; ˛
ROM_ORIG:19547 F7			       DCB 0xF7	; ˜
ROM_ORIG:19548 2F			       DCB 0x2F	; /
ROM_ORIG:19549 FE			       DCB 0xFE	; ˛
ROM_ORIG:1954A 9D			       DCB 0x9D	; ù
ROM_ORIG:1954B F8			       DCB 0xF8	; ¯
ROM_ORIG:1954C 13			       DCB 0x13
ROM_ORIG:1954D 00			       DCB    0
ROM_ORIG:1954E FF			       DCB 0xFF
ROM_ORIG:1954F 28			       DCB 0x28	; (
ROM_ORIG:19550 03			       DCB    3
ROM_ORIG:19551 D1			       DCB 0xD1	; —
ROM_ORIG:19552 9D			       DCB 0x9D	; ù
ROM_ORIG:19553 F8			       DCB 0xF8	; ¯
ROM_ORIG:19554 19			       DCB 0x19
ROM_ORIG:19555 00			       DCB    0
ROM_ORIG:19556 FF			       DCB 0xFF
ROM_ORIG:19557 28			       DCB 0x28	; (
ROM_ORIG:19558 02			       DCB    2
ROM_ORIG:19559 D0			       DCB 0xD0	; –
ROM_ORIG:1955A 00			       DCB    0
ROM_ORIG:1955B 20			       DCB 0x20
ROM_ORIG:1955C 08			       DCB    8
ROM_ORIG:1955D B0			       DCB 0xB0	; ∞
ROM_ORIG:1955E 70			       DCB 0x70	; p
ROM_ORIG:1955F BD			       DCB 0xBD	; Ω
ROM_ORIG:19560 64			       DCB 0x64	; d
ROM_ORIG:19561 1C			       DCB 0x1C
ROM_ORIG:19562 02			       DCB    2
ROM_ORIG:19563 2C			       DCB 0x2C	; ,
ROM_ORIG:19564 E5			       DCB 0xE5	; Â
ROM_ORIG:19565 D3			       DCB 0xD3	; ”
ROM_ORIG:19566 01			       DCB    1
ROM_ORIG:19567 20			       DCB 0x20
ROM_ORIG:19568 F8			       DCB 0xF8	; ¯
ROM_ORIG:19569 E7			       DCB 0xE7	; Á
ROM_ORIG:1956A 00			       DCB    0
ROM_ORIG:1956B 00			       DCB    0
ROM_ORIG:1956C 30			       DCB 0x30	; 0
ROM_ORIG:1956D B5	       unk_1956D       DCB 0xB5	; µ					     ; DATA XREF: ROM:40014348o
ROM_ORIG:1956E 04			       DCB    4
ROM_ORIG:1956F 46			       DCB 0x46	; F
ROM_ORIG:19570 40			       DCB 0x40	; @
ROM_ORIG:19571 68			       DCB 0x68	; h
ROM_ORIG:19572 01			       DCB    1
ROM_ORIG:19573 25			       DCB 0x25	; %
ROM_ORIG:19574 AD			       DCB 0xAD	; ≠
ROM_ORIG:19575 F5			       DCB 0xF5	; ı
ROM_ORIG:19576 05			       DCB    5
ROM_ORIG:19577 7D			       DCB 0x7D	; }
ROM_ORIG:19578 01			       DCB    1
ROM_ORIG:19579 28			       DCB 0x28	; (
ROM_ORIG:1957A 2D			       DCB 0x2D	; -
ROM_ORIG:1957B D1			       DCB 0xD1	; —
ROM_ORIG:1957C A0			       DCB 0xA0	; †
ROM_ORIG:1957D 69			       DCB 0x69	; i
ROM_ORIG:1957E 20			       DCB 0x20
ROM_ORIG:1957F 49			       DCB 0x49	; I
ROM_ORIG:19580 81			       DCB 0x81	; Å
ROM_ORIG:19581 AB			       DCB 0xAB	; ´
ROM_ORIG:19582 02			       DCB    2
ROM_ORIG:19583 04			       DCB    4
ROM_ORIG:19584 20			       DCB 0x20
ROM_ORIG:19585 68			       DCB 0x68	; h
ROM_ORIG:19586 FD			       DCB 0xFD	; ˝
ROM_ORIG:19587 F7			       DCB 0xF7	; ˜
ROM_ORIG:19588 FF			       DCB 0xFF
ROM_ORIG:19589 FC			       DCB 0xFC	; ¸
ROM_ORIG:1958A 78			       DCB 0x78	; x
ROM_ORIG:1958B BB			       DCB 0xBB	; ª
ROM_ORIG:1958C 20			       DCB 0x20
ROM_ORIG:1958D 68			       DCB 0x68	; h
ROM_ORIG:1958E FD			       DCB 0xFD	; ˝
ROM_ORIG:1958F F7			       DCB 0xF7	; ˜
ROM_ORIG:19590 41			       DCB 0x41	; A
ROM_ORIG:19591 FC			       DCB 0xFC	; ¸
ROM_ORIG:19592 00			       DCB    0
ROM_ORIG:19593 22			       DCB 0x22	; "
ROM_ORIG:19594 1B			       DCB 0x1B
ROM_ORIG:19595 49			       DCB 0x49	; I
ROM_ORIG:19596 81			       DCB 0x81	; Å
ROM_ORIG:19597 AB			       DCB 0xAB	; ´
ROM_ORIG:19598 20			       DCB 0x20
ROM_ORIG:19599 68			       DCB 0x68	; h
ROM_ORIG:1959A FD			       DCB 0xFD	; ˝
ROM_ORIG:1959B F7			       DCB 0xF7	; ˜
ROM_ORIG:1959C F5			       DCB 0xF5	; ı
ROM_ORIG:1959D FC			       DCB 0xFC	; ¸
ROM_ORIG:1959E 28			       DCB 0x28	; (
ROM_ORIG:1959F BB			       DCB 0xBB	; ª
ROM_ORIG:195A0 20			       DCB 0x20
ROM_ORIG:195A1 68			       DCB 0x68	; h
ROM_ORIG:195A2 01			       DCB    1
ROM_ORIG:195A3 A9			       DCB 0xA9	; ©
ROM_ORIG:195A4 FD			       DCB 0xFD	; ˝
ROM_ORIG:195A5 F7			       DCB 0xF7	; ˜
ROM_ORIG:195A6 C2			       DCB 0xC2	; ¬
ROM_ORIG:195A7 FC			       DCB 0xFC	; ¸
ROM_ORIG:195A8 00			       DCB    0
ROM_ORIG:195A9 BB			       DCB 0xBB	; ª
ROM_ORIG:195AA 20			       DCB 0x20
ROM_ORIG:195AB 68			       DCB 0x68	; h
ROM_ORIG:195AC FD			       DCB 0xFD	; ˝
ROM_ORIG:195AD F7			       DCB 0xF7	; ˜
ROM_ORIG:195AE 42			       DCB 0x42	; B
ROM_ORIG:195AF FC			       DCB 0xFC	; ¸
ROM_ORIG:195B0 00			       DCB    0
ROM_ORIG:195B1 20			       DCB 0x20
ROM_ORIG:195B2 20			       DCB 0x20
ROM_ORIG:195B3 61			       DCB 0x61	; a
ROM_ORIG:195B4 01			       DCB    1
ROM_ORIG:195B5 98			       DCB 0x98	; ò
ROM_ORIG:195B6 00			       DCB    0
ROM_ORIG:195B7 0A			       DCB  0xA
ROM_ORIG:195B8 C0			       DCB 0xC0	; ¿
ROM_ORIG:195B9 07			       DCB    7
ROM_ORIG:195BA 00			       DCB    0
ROM_ORIG:195BB D0			       DCB 0xD0	; –
ROM_ORIG:195BC 25			       DCB 0x25	; %
ROM_ORIG:195BD 61			       DCB 0x61	; a
ROM_ORIG:195BE 01			       DCB    1
ROM_ORIG:195BF 98			       DCB 0x98	; ò
ROM_ORIG:195C0 00			       DCB    0
ROM_ORIG:195C1 0A			       DCB  0xA
ROM_ORIG:195C2 40			       DCB 0x40	; @
ROM_ORIG:195C3 07			       DCB    7
ROM_ORIG:195C4 03			       DCB    3
ROM_ORIG:195C5 D5			       DCB 0xD5	; ’
ROM_ORIG:195C6 20			       DCB 0x20
ROM_ORIG:195C7 69			       DCB 0x69	; i
ROM_ORIG:195C8 40			       DCB 0x40	; @
ROM_ORIG:195C9 F0			       DCB 0xF0	; 
ROM_ORIG:195CA 02			       DCB    2
ROM_ORIG:195CB 00			       DCB    0
ROM_ORIG:195CC 20			       DCB 0x20
ROM_ORIG:195CD 61			       DCB 0x61	; a
ROM_ORIG:195CE 01			       DCB    1
ROM_ORIG:195CF 98			       DCB 0x98	; ò
ROM_ORIG:195D0 00			       DCB    0
ROM_ORIG:195D1 F0			       DCB 0xF0	; 
ROM_ORIG:195D2 0F			       DCB  0xF
ROM_ORIG:195D3 00			       DCB    0
ROM_ORIG:195D4 A0			       DCB 0xA0	; †
ROM_ORIG:195D5 60			       DCB 0x60	; `
ROM_ORIG:195D6 0C			       DCB  0xC
ROM_ORIG:195D7 E0			       DCB 0xE0	; ‡
ROM_ORIG:195D8 A0			       DCB 0xA0	; †
ROM_ORIG:195D9 68			       DCB 0x68	; h
ROM_ORIG:195DA 05			       DCB    5
ROM_ORIG:195DB 28			       DCB 0x28	; (
ROM_ORIG:195DC 0D			       DCB  0xD
ROM_ORIG:195DD D2			       DCB 0xD2	; “
ROM_ORIG:195DE DF			       DCB 0xDF	; ﬂ
ROM_ORIG:195DF E8			       DCB 0xE8	; Ë
ROM_ORIG:195E0 00			       DCB    0
ROM_ORIG:195E1 F0			       DCB 0xF0	; 
ROM_ORIG:195E2 03			       DCB    3
ROM_ORIG:195E3 03			       DCB    3
ROM_ORIG:195E4 03			       DCB    3
ROM_ORIG:195E5 03			       DCB    3
ROM_ORIG:195E6 06			       DCB    6
ROM_ORIG:195E7 00			       DCB    0
ROM_ORIG:195E8 25			       DCB 0x25	; %
ROM_ORIG:195E9 61			       DCB 0x61	; a
ROM_ORIG:195EA 02			       DCB    2
ROM_ORIG:195EB E0			       DCB 0xE0	; ‡
ROM_ORIG:195EC 05			       DCB    5
ROM_ORIG:195ED E0			       DCB 0xE0	; ‡
ROM_ORIG:195EE 07			       DCB    7
ROM_ORIG:195EF 20			       DCB 0x20
ROM_ORIG:195F0 20			       DCB 0x20
ROM_ORIG:195F1 61			       DCB 0x61	; a
ROM_ORIG:195F2 00			       DCB    0
ROM_ORIG:195F3 20			       DCB 0x20
ROM_ORIG:195F4 0D			       DCB  0xD
ROM_ORIG:195F5 F5			       DCB 0xF5	; ı
ROM_ORIG:195F6 05			       DCB    5
ROM_ORIG:195F7 7D			       DCB 0x7D	; }
ROM_ORIG:195F8 30			       DCB 0x30	; 0
ROM_ORIG:195F9 BD			       DCB 0xBD	; Ω
ROM_ORIG:195FA 01			       DCB    1
ROM_ORIG:195FB 20			       DCB 0x20
ROM_ORIG:195FC FA			       DCB 0xFA	; ˙
ROM_ORIG:195FD E7			       DCB 0xE7	; Á
ROM_ORIG:195FE 00			       DCB    0
ROM_ORIG:195FF 00			       DCB    0
ROM_ORIG:19600 00			       DCB    0
ROM_ORIG:19601 00			       DCB    0
ROM_ORIG:19602 1A			       DCB 0x1A
ROM_ORIG:19603 37			       DCB 0x37	; 7
ROM_ORIG:19604 10			       DCB 0x10
ROM_ORIG:19605 00			       DCB    0
ROM_ORIG:19606 3A			       DCB 0x3A	; :
ROM_ORIG:19607 33			       DCB 0x33	; 3
ROM_ORIG:19608 70			       DCB 0x70	; p
ROM_ORIG:19609 B5	       unk_19609       DCB 0xB5	; µ					     ; DATA XREF: ROM:40014348o
ROM_ORIG:1960A 04			       DCB    4
ROM_ORIG:1960B 46			       DCB 0x46	; F
ROM_ORIG:1960C C0			       DCB 0xC0	; ¿
ROM_ORIG:1960D 68			       DCB 0x68	; h
ROM_ORIG:1960E AD			       DCB 0xAD	; ≠
ROM_ORIG:1960F F5			       DCB 0xF5	; ı
ROM_ORIG:19610 04			       DCB    4
ROM_ORIG:19611 7D			       DCB 0x7D	; }
ROM_ORIG:19612 01			       DCB    1
ROM_ORIG:19613 28			       DCB 0x28	; (
ROM_ORIG:19614 1C			       DCB 0x1C
ROM_ORIG:19615 D1			       DCB 0xD1	; —
ROM_ORIG:19616 60			       DCB 0x60	; `
ROM_ORIG:19617 68			       DCB 0x68	; h
ROM_ORIG:19618 01			       DCB    1
ROM_ORIG:19619 28			       DCB 0x28	; (
ROM_ORIG:1961A 06			       DCB    6
ROM_ORIG:1961B D1			       DCB 0xD1	; —
ROM_ORIG:1961C 48			       DCB 0x48	; H
ROM_ORIG:1961D 68			       DCB 0x68	; h
ROM_ORIG:1961E 02			       DCB    2
ROM_ORIG:1961F 0C			       DCB  0xC
ROM_ORIG:19620 88			       DCB 0x88	; à
ROM_ORIG:19621 68			       DCB 0x68	; h
ROM_ORIG:19622 42			       DCB 0x42	; B
ROM_ORIG:19623 EA			       DCB 0xEA	; Í
ROM_ORIG:19624 00			       DCB    0
ROM_ORIG:19625 40			       DCB 0x40	; @
ROM_ORIG:19626 80			       DCB 0x80	; Ä
ROM_ORIG:19627 02			       DCB    2
ROM_ORIG:19628 28			       DCB 0x28	; (
ROM_ORIG:19629 E0			       DCB 0xE0	; ‡
ROM_ORIG:1962A 18			       DCB 0x18
ROM_ORIG:1962B 49			       DCB 0x49	; I
ROM_ORIG:1962C 00			       DCB    0
ROM_ORIG:1962D 22			       DCB 0x22	; "
ROM_ORIG:1962E 20			       DCB 0x20
ROM_ORIG:1962F 68			       DCB 0x68	; h
ROM_ORIG:19630 80			       DCB 0x80	; Ä
ROM_ORIG:19631 AB			       DCB 0xAB	; ´
ROM_ORIG:19632 FD			       DCB 0xFD	; ˝
ROM_ORIG:19633 F7			       DCB 0xF7	; ˜
ROM_ORIG:19634 A9			       DCB 0xA9	; ©
ROM_ORIG:19635 FC			       DCB 0xFC	; ¸
ROM_ORIG:19636 18			       DCB 0x18
ROM_ORIG:19637 BB			       DCB 0xBB	; ª
ROM_ORIG:19638 20			       DCB 0x20
ROM_ORIG:19639 68			       DCB 0x68	; h
ROM_ORIG:1963A 69			       DCB 0x69	; i
ROM_ORIG:1963B 46			       DCB 0x46	; F
ROM_ORIG:1963C FD			       DCB 0xFD	; ˝
ROM_ORIG:1963D F7			       DCB 0xF7	; ˜
ROM_ORIG:1963E 76			       DCB 0x76	; v
ROM_ORIG:1963F FC			       DCB 0xFC	; ¸
ROM_ORIG:19640 F0			       DCB 0xF0	; 
ROM_ORIG:19641 B9			       DCB 0xB9	; π
ROM_ORIG:19642 35			       DCB 0x35	; 5
ROM_ORIG:19643 98			       DCB 0x98	; ò
ROM_ORIG:19644 60			       DCB 0x60	; `
ROM_ORIG:19645 61			       DCB 0x61	; a
ROM_ORIG:19646 F8			       DCB 0xF8	; ¯
ROM_ORIG:19647 B9			       DCB 0xB9	; π
ROM_ORIG:19648 4F			       DCB 0x4F	; O
ROM_ORIG:19649 F4			       DCB 0xF4	; Ù
ROM_ORIG:1964A 00			       DCB    0
ROM_ORIG:1964B 00			       DCB    0
ROM_ORIG:1964C 60			       DCB 0x60	; `
ROM_ORIG:1964D 61			       DCB 0x61	; a
ROM_ORIG:1964E 1B			       DCB 0x1B
ROM_ORIG:1964F E0			       DCB 0xE0	; ‡
ROM_ORIG:19650 88			       DCB 0x88	; à
ROM_ORIG:19651 68			       DCB 0x68	; h
ROM_ORIG:19652 C0			       DCB 0xC0	; ¿
ROM_ORIG:19653 F3			       DCB 0xF3	; Û
ROM_ORIG:19654 03			       DCB    3
ROM_ORIG:19655 42			       DCB 0x42	; B
ROM_ORIG:19656 0C			       DCB  0xC
ROM_ORIG:19657 2A			       DCB 0x2A	; *
ROM_ORIG:19658 12			       DCB 0x12
ROM_ORIG:19659 D2			       DCB 0xD2	; “
ROM_ORIG:1965A 49			       DCB 0x49	; I
ROM_ORIG:1965B 68			       DCB 0x68	; h
ROM_ORIG:1965C 01			       DCB    1
ROM_ORIG:1965D 25			       DCB 0x25	; %
ROM_ORIG:1965E C0			       DCB 0xC0	; ¿
ROM_ORIG:1965F F3			       DCB 0xF3	; Û
ROM_ORIG:19660 09			       DCB    9
ROM_ORIG:19661 00			       DCB    0
ROM_ORIG:19662 C1			       DCB 0xC1	; ¡
ROM_ORIG:19663 F3			       DCB 0xF3	; Û
ROM_ORIG:19664 C2			       DCB 0xC2	; ¬
ROM_ORIG:19665 36			       DCB 0x36	; 6
ROM_ORIG:19666 B6			       DCB 0xB6	; ∂
ROM_ORIG:19667 1C			       DCB 0x1C
ROM_ORIG:19668 89			       DCB 0x89	; â
ROM_ORIG:19669 0F			       DCB  0xF
ROM_ORIG:1966A 41			       DCB 0x41	; A
ROM_ORIG:1966B EA			       DCB 0xEA	; Í
ROM_ORIG:1966C 80			       DCB 0x80	; Ä
ROM_ORIG:1966D 00			       DCB    0
ROM_ORIG:1966E 40			       DCB 0x40	; @
ROM_ORIG:1966F 1C			       DCB 0x1C
ROM_ORIG:19670 05			       DCB    5
ROM_ORIG:19671 FA			       DCB 0xFA	; ˙
ROM_ORIG:19672 06			       DCB    6
ROM_ORIG:19673 F3			       DCB 0xF3	; Û
ROM_ORIG:19674 95			       DCB 0x95	; ï
ROM_ORIG:19675 40			       DCB 0x40	; @
ROM_ORIG:19676 58			       DCB 0x58	; X
ROM_ORIG:19677 43			       DCB 0x43	; C
ROM_ORIG:19678 68			       DCB 0x68	; h
ROM_ORIG:19679 43			       DCB 0x43	; C
ROM_ORIG:1967A 40			       DCB 0x40	; @
ROM_ORIG:1967B 0A			       DCB  0xA
ROM_ORIG:1967C 60			       DCB 0x60	; `
ROM_ORIG:1967D 61			       DCB 0x61	; a
ROM_ORIG:1967E 18			       DCB 0x18
ROM_ORIG:1967F B9			       DCB 0xB9	; π
ROM_ORIG:19680 01			       DCB    1
ROM_ORIG:19681 20			       DCB 0x20
ROM_ORIG:19682 0D			       DCB  0xD
ROM_ORIG:19683 F5			       DCB 0xF5	; ı
ROM_ORIG:19684 04			       DCB    4
ROM_ORIG:19685 7D			       DCB 0x7D	; }
ROM_ORIG:19686 70			       DCB 0x70	; p
ROM_ORIG:19687 BD			       DCB 0xBD	; Ω
ROM_ORIG:19688 00			       DCB    0
ROM_ORIG:19689 20			       DCB 0x20
ROM_ORIG:1968A FA			       DCB 0xFA	; ˙
ROM_ORIG:1968B E7			       DCB 0xE7	; Á
ROM_ORIG:1968C 10			       DCB 0x10
ROM_ORIG:1968D 00			       DCB    0
ROM_ORIG:1968E 3A			       DCB 0x3A	; :
ROM_ORIG:1968F 08			       DCB    8
ROM_ORIG:19690 2D			       DCB 0x2D	; -
ROM_ORIG:19691 E9	       unk_19691       DCB 0xE9	; È					     ; DATA XREF: ROM:40014348o
ROM_ORIG:19692 FF			       DCB 0xFF
ROM_ORIG:19693 5F			       DCB 0x5F	; _
ROM_ORIG:19694 00			       DCB    0
ROM_ORIG:19695 25			       DCB 0x25	; %
ROM_ORIG:19696 04			       DCB    4
ROM_ORIG:19697 46			       DCB 0x46	; F
ROM_ORIG:19698 00			       DCB    0
ROM_ORIG:19699 68			       DCB 0x68	; h
ROM_ORIG:1969A 01			       DCB    1
ROM_ORIG:1969B 21			       DCB 0x21	; !
ROM_ORIG:1969C 2A			       DCB 0x2A	; *
ROM_ORIG:1969D 46			       DCB 0x46	; F
ROM_ORIG:1969E FD			       DCB 0xFD	; ˝
ROM_ORIG:1969F F7			       DCB 0xF7	; ˜
ROM_ORIG:196A0 DF			       DCB 0xDF	; ﬂ
ROM_ORIG:196A1 FC			       DCB 0xFC	; ¸
ROM_ORIG:196A2 00			       DCB    0
ROM_ORIG:196A3 28			       DCB 0x28	; (
ROM_ORIG:196A4 5C			       DCB 0x5C	; \
ROM_ORIG:196A5 D1			       DCB 0xD1	; —
ROM_ORIG:196A6 41			       DCB 0x41	; A
ROM_ORIG:196A7 F2			       DCB 0xF2	; Ú
ROM_ORIG:196A8 34			       DCB 0x34	; 4
ROM_ORIG:196A9 20			       DCB 0x20
ROM_ORIG:196AA A0			       DCB 0xA0	; †
ROM_ORIG:196AB 61			       DCB 0x61	; a
ROM_ORIG:196AC 00			       DCB    0
ROM_ORIG:196AD 21			       DCB 0x21	; !
ROM_ORIG:196AE 20			       DCB 0x20
ROM_ORIG:196AF 68			       DCB 0x68	; h
ROM_ORIG:196B0 6B			       DCB 0x6B	; k
ROM_ORIG:196B1 46			       DCB 0x46	; F
ROM_ORIG:196B2 2A			       DCB 0x2A	; *
ROM_ORIG:196B3 46			       DCB 0x46	; F
ROM_ORIG:196B4 FD			       DCB 0xFD	; ˝
ROM_ORIG:196B5 F7			       DCB 0xF7	; ˜
ROM_ORIG:196B6 68			       DCB 0x68	; h
ROM_ORIG:196B7 FC			       DCB 0xFC	; ¸
ROM_ORIG:196B8 00			       DCB    0
ROM_ORIG:196B9 28			       DCB 0x28	; (
ROM_ORIG:196BA 51			       DCB 0x51	; Q
ROM_ORIG:196BB D1			       DCB 0xD1	; —
ROM_ORIG:196BC 20			       DCB 0x20
ROM_ORIG:196BD 68			       DCB 0x68	; h
ROM_ORIG:196BE 48			       DCB 0x48	; H
ROM_ORIG:196BF 49			       DCB 0x49	; I
ROM_ORIG:196C0 4F			       DCB 0x4F	; O
ROM_ORIG:196C1 F4			       DCB 0xF4	; Ù
ROM_ORIG:196C2 D5			       DCB 0xD5	; ’
ROM_ORIG:196C3 72			       DCB 0x72	; r
ROM_ORIG:196C4 6B			       DCB 0x6B	; k
ROM_ORIG:196C5 46			       DCB 0x46	; F
ROM_ORIG:196C6 FD			       DCB 0xFD	; ˝
ROM_ORIG:196C7 F7			       DCB 0xF7	; ˜
ROM_ORIG:196C8 5F			       DCB 0x5F	; _
ROM_ORIG:196C9 FC			       DCB 0xFC	; ¸
ROM_ORIG:196CA 10			       DCB 0x10
ROM_ORIG:196CB B9			       DCB 0xB9	; π
ROM_ORIG:196CC 4F			       DCB 0x4F	; O
ROM_ORIG:196CD F0			       DCB 0xF0	; 
ROM_ORIG:196CE 80			       DCB 0x80	; Ä
ROM_ORIG:196CF 45			       DCB 0x45	; E
ROM_ORIG:196D0 00			       DCB    0
ROM_ORIG:196D1 E0			       DCB 0xE0	; ‡
ROM_ORIG:196D2 00			       DCB    0
ROM_ORIG:196D3 25			       DCB 0x25	; %
ROM_ORIG:196D4 DF			       DCB 0xDF	; ﬂ
ROM_ORIG:196D5 F8			       DCB 0xF8	; ¯
ROM_ORIG:196D6 0C			       DCB  0xC
ROM_ORIG:196D7 B1			       DCB 0xB1	; ±
ROM_ORIG:196D8 20			       DCB 0x20
ROM_ORIG:196D9 68			       DCB 0x68	; h
ROM_ORIG:196DA 00			       DCB    0
ROM_ORIG:196DB 22			       DCB 0x22	; "
ROM_ORIG:196DC 6B			       DCB 0x6B	; k
ROM_ORIG:196DD 46			       DCB 0x46	; F
ROM_ORIG:196DE 59			       DCB 0x59	; Y
ROM_ORIG:196DF 46			       DCB 0x46	; F
ROM_ORIG:196E0 FD			       DCB 0xFD	; ˝
ROM_ORIG:196E1 F7			       DCB 0xF7	; ˜
ROM_ORIG:196E2 52			       DCB 0x52	; R
ROM_ORIG:196E3 FC			       DCB 0xFC	; ¸
ROM_ORIG:196E4 01			       DCB    1
ROM_ORIG:196E5 27			       DCB 0x27	; '
ROM_ORIG:196E6 4F			       DCB 0x4F	; O
ROM_ORIG:196E7 F0			       DCB 0xF0	; 
ROM_ORIG:196E8 00			       DCB    0
ROM_ORIG:196E9 08			       DCB    8
ROM_ORIG:196EA 38			       DCB 0x38	; 8
ROM_ORIG:196EB B9			       DCB 0xB9	; π
ROM_ORIG:196EC 03			       DCB    3
ROM_ORIG:196ED 20			       DCB 0x20
ROM_ORIG:196EE 67			       DCB 0x67	; g
ROM_ORIG:196EF 60			       DCB 0x60	; `
ROM_ORIG:196F0 20			       DCB 0x20
ROM_ORIG:196F1 61			       DCB 0x61	; a
ROM_ORIG:196F2 3D			       DCB 0x3D	; =
ROM_ORIG:196F3 48			       DCB 0x48	; H
ROM_ORIG:196F4 DF			       DCB 0xDF	; ﬂ
ROM_ORIG:196F5 F8			       DCB 0xF8	; ¯
ROM_ORIG:196F6 F4			       DCB 0xF4	; Ù
ROM_ORIG:196F7 90			       DCB 0x90	; ê
ROM_ORIG:196F8 05			       DCB    5
ROM_ORIG:196F9 43			       DCB 0x43	; C
ROM_ORIG:196FA 09			       DCB    9
ROM_ORIG:196FB E0			       DCB 0xE0	; ‡
ROM_ORIG:196FC C4			       DCB 0xC4	; ƒ
ROM_ORIG:196FD F8			       DCB 0xF8	; ¯
ROM_ORIG:196FE 04			       DCB    4
ROM_ORIG:196FF 80			       DCB 0x80	; Ä
ROM_ORIG:19700 01			       DCB    1
ROM_ORIG:19701 21			       DCB 0x21	; !
ROM_ORIG:19702 27			       DCB 0x27	; '
ROM_ORIG:19703 61			       DCB 0x61	; a
ROM_ORIG:19704 4F			       DCB 0x4F	; O
ROM_ORIG:19705 F0			       DCB 0xF0	; 
ROM_ORIG:19706 81			       DCB 0x81	; Å
ROM_ORIG:19707 79			       DCB 0x79	; y
ROM_ORIG:19708 39			       DCB 0x39	; 9
ROM_ORIG:19709 4D			       DCB 0x4D	; M
ROM_ORIG:1970A 20			       DCB 0x20
ROM_ORIG:1970B 68			       DCB 0x68	; h
ROM_ORIG:1970C FD			       DCB 0xFD	; ˝
ROM_ORIG:1970D F7			       DCB 0xF7	; ˜
ROM_ORIG:1970E E2			       DCB 0xE2	; ‚
ROM_ORIG:1970F FC			       DCB 0xFC	; ¸
ROM_ORIG:19710 6B			       DCB 0x6B	; k
ROM_ORIG:19711 46			       DCB 0x46	; F
ROM_ORIG:19712 20			       DCB 0x20
ROM_ORIG:19713 68			       DCB 0x68	; h
ROM_ORIG:19714 2A			       DCB 0x2A	; *
ROM_ORIG:19715 46			       DCB 0x46	; F
ROM_ORIG:19716 49			       DCB 0x49	; I
ROM_ORIG:19717 46			       DCB 0x46	; F
ROM_ORIG:19718 FD			       DCB 0xFD	; ˝
ROM_ORIG:19719 F7			       DCB 0xF7	; ˜
ROM_ORIG:1971A 36			       DCB 0x36	; 6
ROM_ORIG:1971B FC			       DCB 0xFC	; ¸
ROM_ORIG:1971C 00			       DCB    0
ROM_ORIG:1971D 28			       DCB 0x28	; (
ROM_ORIG:1971E 51			       DCB 0x51	; Q
ROM_ORIG:1971F D1			       DCB 0xD1	; —
ROM_ORIG:19720 00			       DCB    0
ROM_ORIG:19721 98			       DCB 0x98	; ò
ROM_ORIG:19722 DF			       DCB 0xDF	; ﬂ
ROM_ORIG:19723 F8			       DCB 0xF8	; ¯
ROM_ORIG:19724 D0			       DCB 0xD0	; –
ROM_ORIG:19725 A0			       DCB 0xA0	; †
ROM_ORIG:19726 DA			       DCB 0xDA	; ⁄
ROM_ORIG:19727 F8			       DCB 0xF8	; ¯
ROM_ORIG:19728 10			       DCB 0x10
ROM_ORIG:19729 60			       DCB 0x60	; `
ROM_ORIG:1972A 4F			       DCB 0x4F	; O
ROM_ORIG:1972B F4			       DCB 0xF4	; Ù
ROM_ORIG:1972C 00			       DCB    0
ROM_ORIG:1972D 4B			       DCB 0x4B	; K
ROM_ORIG:1972E 10			       DCB 0x10
ROM_ORIG:1972F E0			       DCB 0xE0	; ‡
ROM_ORIG:19730 60			       DCB 0x60	; `
ROM_ORIG:19731 68			       DCB 0x68	; h
ROM_ORIG:19732 01			       DCB    1
ROM_ORIG:19733 28			       DCB 0x28	; (
ROM_ORIG:19734 05			       DCB    5
ROM_ORIG:19735 D1			       DCB 0xD1	; —
ROM_ORIG:19736 20			       DCB 0x20
ROM_ORIG:19737 68			       DCB 0x68	; h
ROM_ORIG:19738 2A			       DCB 0x2A	; *
ROM_ORIG:19739 49			       DCB 0x49	; I
ROM_ORIG:1973A 00			       DCB    0
ROM_ORIG:1973B 22			       DCB 0x22	; "
ROM_ORIG:1973C 6B			       DCB 0x6B	; k
ROM_ORIG:1973D 46			       DCB 0x46	; F
ROM_ORIG:1973E FD			       DCB 0xFD	; ˝
ROM_ORIG:1973F F7			       DCB 0xF7	; ˜
ROM_ORIG:19740 23			       DCB 0x23	; #
ROM_ORIG:19741 FC			       DCB 0xFC	; ¸
ROM_ORIG:19742 20			       DCB 0x20
ROM_ORIG:19743 68			       DCB 0x68	; h
ROM_ORIG:19744 6B			       DCB 0x6B	; k
ROM_ORIG:19745 46			       DCB 0x46	; F
ROM_ORIG:19746 2A			       DCB 0x2A	; *
ROM_ORIG:19747 46			       DCB 0x46	; F
ROM_ORIG:19748 49			       DCB 0x49	; I
ROM_ORIG:19749 46			       DCB 0x46	; F
ROM_ORIG:1974A FD			       DCB 0xFD	; ˝
ROM_ORIG:1974B F7			       DCB 0xF7	; ˜
ROM_ORIG:1974C 1D			       DCB 0x1D
ROM_ORIG:1974D FC			       DCB 0xFC	; ¸
ROM_ORIG:1974E 38			       DCB 0x38	; 8
ROM_ORIG:1974F B9			       DCB 0xB9	; π
ROM_ORIG:19750 00			       DCB    0
ROM_ORIG:19751 98			       DCB 0x98	; ò
ROM_ORIG:19752 00			       DCB    0
ROM_ORIG:19753 28			       DCB 0x28	; (
ROM_ORIG:19754 05			       DCB    5
ROM_ORIG:19755 DB			       DCB 0xDB	; €
ROM_ORIG:19756 DA			       DCB 0xDA	; ⁄
ROM_ORIG:19757 F8			       DCB 0xF8	; ¯
ROM_ORIG:19758 10			       DCB 0x10
ROM_ORIG:19759 00			       DCB    0
ROM_ORIG:1975A 80			       DCB 0x80	; Ä
ROM_ORIG:1975B 1B			       DCB 0x1B
ROM_ORIG:1975C 58			       DCB 0x58	; X
ROM_ORIG:1975D 45			       DCB 0x45	; E
ROM_ORIG:1975E E7			       DCB 0xE7	; Á
ROM_ORIG:1975F D3			       DCB 0xD3	; ”
ROM_ORIG:19760 30			       DCB 0x30	; 0
ROM_ORIG:19761 E0			       DCB 0xE0	; ‡
ROM_ORIG:19762 61			       DCB 0x61	; a
ROM_ORIG:19763 68			       DCB 0x68	; h
ROM_ORIG:19764 51			       DCB 0x51	; Q
ROM_ORIG:19765 B9			       DCB 0xB9	; π
ROM_ORIG:19766 C0			       DCB 0xC0	; ¿
ROM_ORIG:19767 F3			       DCB 0xF3	; Û
ROM_ORIG:19768 41			       DCB 0x41	; A
ROM_ORIG:19769 71			       DCB 0x71	; q
ROM_ORIG:1976A 02			       DCB    2
ROM_ORIG:1976B 29			       DCB 0x29	; )
ROM_ORIG:1976C 01			       DCB    1
ROM_ORIG:1976D D1			       DCB 0xD1	; —
ROM_ORIG:1976E E7			       DCB 0xE7	; Á
ROM_ORIG:1976F 60			       DCB 0x60	; `
ROM_ORIG:19770 01			       DCB    1
ROM_ORIG:19771 E0			       DCB 0xE0	; ‡
ROM_ORIG:19772 C4			       DCB 0xC4	; ƒ
ROM_ORIG:19773 F8			       DCB 0xF8	; ¯
ROM_ORIG:19774 0C			       DCB  0xC
ROM_ORIG:19775 80			       DCB 0x80	; Ä
ROM_ORIG:19776 20			       DCB 0x20
ROM_ORIG:19777 F0			       DCB 0xF0	; 
ROM_ORIG:19778 C0			       DCB 0xC0	; ¿
ROM_ORIG:19779 40			       DCB 0x40	; @
ROM_ORIG:1977A 07			       DCB    7
ROM_ORIG:1977B E0			       DCB 0xE0	; ‡
ROM_ORIG:1977C 41			       DCB 0x41	; A
ROM_ORIG:1977D 00			       DCB    0
ROM_ORIG:1977E 01			       DCB    1
ROM_ORIG:1977F D5			       DCB 0xD5	; ’
ROM_ORIG:19780 E7			       DCB 0xE7	; Á
ROM_ORIG:19781 60			       DCB 0x60	; `
ROM_ORIG:19782 01			       DCB    1
ROM_ORIG:19783 E0			       DCB 0xE0	; ‡
ROM_ORIG:19784 C4			       DCB 0xC4	; ƒ
ROM_ORIG:19785 F8			       DCB 0xF8	; ¯
ROM_ORIG:19786 0C			       DCB  0xC
ROM_ORIG:19787 80			       DCB 0x80	; Ä
ROM_ORIG:19788 20			       DCB 0x20
ROM_ORIG:19789 F0			       DCB 0xF0	; 
ROM_ORIG:1978A 80			       DCB 0x80	; Ä
ROM_ORIG:1978B 40			       DCB 0x40	; @
ROM_ORIG:1978C 20			       DCB 0x20
ROM_ORIG:1978D F0			       DCB 0xF0	; 
ROM_ORIG:1978E 00			       DCB    0
ROM_ORIG:1978F 40			       DCB 0x40	; @
ROM_ORIG:19790 28			       DCB 0x28	; (
ROM_ORIG:19791 42			       DCB 0x42	; B
ROM_ORIG:19792 17			       DCB 0x17
ROM_ORIG:19793 D0			       DCB 0xD0	; –
ROM_ORIG:19794 20			       DCB 0x20
ROM_ORIG:19795 68			       DCB 0x68	; h
ROM_ORIG:19796 18			       DCB 0x18
ROM_ORIG:19797 49			       DCB 0x49	; I
ROM_ORIG:19798 6B			       DCB 0x6B	; k
ROM_ORIG:19799 46			       DCB 0x46	; F
ROM_ORIG:1979A 2A			       DCB 0x2A	; *
ROM_ORIG:1979B 46			       DCB 0x46	; F
ROM_ORIG:1979C FD			       DCB 0xFD	; ˝
ROM_ORIG:1979D F7			       DCB 0xF7	; ˜
ROM_ORIG:1979E F4			       DCB 0xF4	; Ù
ROM_ORIG:1979F FB			       DCB 0xFB	; ˚
ROM_ORIG:197A0 80			       DCB 0x80	; Ä
ROM_ORIG:197A1 B9			       DCB 0xB9	; π
ROM_ORIG:197A2 16			       DCB 0x16
ROM_ORIG:197A3 49			       DCB 0x49	; I
ROM_ORIG:197A4 60			       DCB 0x60	; `
ROM_ORIG:197A5 68			       DCB 0x68	; h
ROM_ORIG:197A6 38			       DCB 0x38	; 8
ROM_ORIG:197A7 B9			       DCB 0xB9	; π
ROM_ORIG:197A8 A0			       DCB 0xA0	; †
ROM_ORIG:197A9 69			       DCB 0x69	; i
ROM_ORIG:197AA 6B			       DCB 0x6B	; k
ROM_ORIG:197AB 46			       DCB 0x46	; F
ROM_ORIG:197AC 02			       DCB    2
ROM_ORIG:197AD 04			       DCB    4
ROM_ORIG:197AE 20			       DCB 0x20
ROM_ORIG:197AF 68			       DCB 0x68	; h
ROM_ORIG:197B0 FD			       DCB 0xFD	; ˝
ROM_ORIG:197B1 F7			       DCB 0xF7	; ˜
ROM_ORIG:197B2 EA			       DCB 0xEA	; Í
ROM_ORIG:197B3 FB			       DCB 0xFB	; ˚
ROM_ORIG:197B4 68			       DCB 0x68	; h
ROM_ORIG:197B5 B1			       DCB 0xB1	; ±
ROM_ORIG:197B6 05			       DCB    5
ROM_ORIG:197B7 E0			       DCB 0xE0	; ‡
ROM_ORIG:197B8 20			       DCB 0x20
ROM_ORIG:197B9 68			       DCB 0x68	; h
ROM_ORIG:197BA 00			       DCB    0
ROM_ORIG:197BB 22			       DCB 0x22	; "
ROM_ORIG:197BC 6B			       DCB 0x6B	; k
ROM_ORIG:197BD 46			       DCB 0x46	; F
ROM_ORIG:197BE FD			       DCB 0xFD	; ˝
ROM_ORIG:197BF F7			       DCB 0xF7	; ˜
ROM_ORIG:197C0 E3			       DCB 0xE3	; „
ROM_ORIG:197C1 FB			       DCB 0xFB	; ˚
ROM_ORIG:197C2 18			       DCB 0x18
ROM_ORIG:197C3 B1			       DCB 0xB1	; ±
ROM_ORIG:197C4 01			       DCB    1
ROM_ORIG:197C5 20			       DCB 0x20
ROM_ORIG:197C6 04			       DCB    4
ROM_ORIG:197C7 B0			       DCB 0xB0	; ∞
ROM_ORIG:197C8 BD			       DCB 0xBD	; Ω
ROM_ORIG:197C9 E8			       DCB 0xE8	; Ë
ROM_ORIG:197CA F0			       DCB 0xF0	; 
ROM_ORIG:197CB 9F			       DCB 0x9F	; ü
ROM_ORIG:197CC BD			       DCB 0xBD	; Ω
ROM_ORIG:197CD F8			       DCB 0xF8	; ¯
ROM_ORIG:197CE 02			       DCB    2
ROM_ORIG:197CF 00			       DCB    0
ROM_ORIG:197D0 A0			       DCB 0xA0	; †
ROM_ORIG:197D1 61			       DCB 0x61	; a
ROM_ORIG:197D2 00			       DCB    0
ROM_ORIG:197D3 21			       DCB 0x21	; !
ROM_ORIG:197D4 20			       DCB 0x20
ROM_ORIG:197D5 68			       DCB 0x68	; h
ROM_ORIG:197D6 FD			       DCB 0xFD	; ˝
ROM_ORIG:197D7 F7			       DCB 0xF7	; ˜
ROM_ORIG:197D8 7D			       DCB 0x7D	; }
ROM_ORIG:197D9 FC			       DCB 0xFC	; ¸
ROM_ORIG:197DA 00			       DCB    0
ROM_ORIG:197DB 20			       DCB 0x20
ROM_ORIG:197DC F3			       DCB 0xF3	; Û
ROM_ORIG:197DD E7			       DCB 0xE7	; Á
ROM_ORIG:197DE 00			       DCB    0
ROM_ORIG:197DF 00			       DCB    0
ROM_ORIG:197E0 00			       DCB    0
ROM_ORIG:197E1 00			       DCB    0
ROM_ORIG:197E2 1A			       DCB 0x1A
ROM_ORIG:197E3 08			       DCB    8
ROM_ORIG:197E4 00			       DCB    0
ROM_ORIG:197E5 00			       DCB    0
ROM_ORIG:197E6 1A			       DCB 0x1A
ROM_ORIG:197E7 37			       DCB 0x37	; 7
ROM_ORIG:197E8 00			       DCB    0
ROM_ORIG:197E9 80			       DCB 0x80	; Ä
ROM_ORIG:197EA FF			       DCB 0xFF
ROM_ORIG:197EB 00			       DCB    0
ROM_ORIG:197EC 00			       DCB    0
ROM_ORIG:197ED 00			       DCB    0
ROM_ORIG:197EE 02			       DCB    2
ROM_ORIG:197EF 29			       DCB 0x29	; )
ROM_ORIG:197F0 00			       DCB    0
ROM_ORIG:197F1 80			       DCB 0x80	; Ä
ROM_ORIG:197F2 FF			       DCB 0xFF
ROM_ORIG:197F3 40			       DCB 0x40	; @
ROM_ORIG:197F4 00			       DCB    0
ROM_ORIG:197F5 00			       DCB    0
ROM_ORIG:197F6 32			       DCB 0x32	; 2
ROM_ORIG:197F7 48			       DCB 0x48	; H
ROM_ORIG:197F8 00			       DCB    0
ROM_ORIG:197F9 00			       DCB    0
ROM_ORIG:197FA 09			       DCB    9
ROM_ORIG:197FB 02			       DCB    2
ROM_ORIG:197FC 00			       DCB    0
ROM_ORIG:197FD 00			       DCB    0
ROM_ORIG:197FE 1A			       DCB 0x1A
ROM_ORIG:197FF 03			       DCB    3
ROM_ORIG:19800 7F			       DCB 0x7F	; 
ROM_ORIG:19801 B5	       unk_19801       DCB 0xB5	; µ					     ; DATA XREF: ROM:40014348o
ROM_ORIG:19802 0D			       DCB  0xD
ROM_ORIG:19803 46			       DCB 0x46	; F
ROM_ORIG:19804 84			       DCB 0x84	; Ñ
ROM_ORIG:19805 69			       DCB 0x69	; i
ROM_ORIG:19806 0A			       DCB  0xA
ROM_ORIG:19807 68			       DCB 0x68	; h
ROM_ORIG:19808 E0			       DCB 0xE0	; ‡
ROM_ORIG:19809 68			       DCB 0x68	; h
ROM_ORIG:1980A 01			       DCB    1
ROM_ORIG:1980B 28			       DCB 0x28	; (
ROM_ORIG:1980C 00			       DCB    0
ROM_ORIG:1980D D0			       DCB 0xD0	; –
ROM_ORIG:1980E 52			       DCB 0x52	; R
ROM_ORIG:1980F 02			       DCB    2
ROM_ORIG:19810 07			       DCB    7
ROM_ORIG:19811 49			       DCB 0x49	; I
ROM_ORIG:19812 6B			       DCB 0x6B	; k
ROM_ORIG:19813 46			       DCB 0x46	; F
ROM_ORIG:19814 20			       DCB 0x20
ROM_ORIG:19815 68			       DCB 0x68	; h
ROM_ORIG:19816 FD			       DCB 0xFD	; ˝
ROM_ORIG:19817 F7			       DCB 0xF7	; ˜
ROM_ORIG:19818 B7			       DCB 0xB7	; ∑
ROM_ORIG:19819 FB			       DCB 0xFB	; ˚
ROM_ORIG:1981A 28			       DCB 0x28	; (
ROM_ORIG:1981B B9			       DCB 0xB9	; π
ROM_ORIG:1981C A9			       DCB 0xA9	; ©
ROM_ORIG:1981D 68			       DCB 0x68	; h
ROM_ORIG:1981E 20			       DCB 0x20
ROM_ORIG:1981F 68			       DCB 0x68	; h
ROM_ORIG:19820 FD			       DCB 0xFD	; ˝
ROM_ORIG:19821 F7			       DCB 0xF7	; ˜
ROM_ORIG:19822 84			       DCB 0x84	; Ñ
ROM_ORIG:19823 FB			       DCB 0xFB	; ˚
ROM_ORIG:19824 00			       DCB    0
ROM_ORIG:19825 28			       DCB 0x28	; (
ROM_ORIG:19826 00			       DCB    0
ROM_ORIG:19827 D0			       DCB 0xD0	; –
ROM_ORIG:19828 01			       DCB    1
ROM_ORIG:19829 20			       DCB 0x20
ROM_ORIG:1982A 04			       DCB    4
ROM_ORIG:1982B B0			       DCB 0xB0	; ∞
ROM_ORIG:1982C 70			       DCB 0x70	; p
ROM_ORIG:1982D BD			       DCB 0xBD	; Ω
ROM_ORIG:1982E 00			       DCB    0
ROM_ORIG:1982F 00			       DCB    0
ROM_ORIG:19830 10			       DCB 0x10
ROM_ORIG:19831 00			       DCB    0
ROM_ORIG:19832 3A			       DCB 0x3A	; :
ROM_ORIG:19833 11			       DCB 0x11
ROM_ORIG:19834 03			       DCB    3
ROM_ORIG:19835 68			       DCB 0x68	; h
ROM_ORIG:19836 21			       DCB 0x21	; !
ROM_ORIG:19837 F0			       DCB 0xF0	; 
ROM_ORIG:19838 01			       DCB    1
ROM_ORIG:19839 00			       DCB    0
ROM_ORIG:1983A 04			       DCB    4
ROM_ORIG:1983B E0			       DCB 0xE0	; ‡
ROM_ORIG:1983C 19			       DCB 0x19
ROM_ORIG:1983D 88			       DCB 0x88	; à
ROM_ORIG:1983E 80			       DCB 0x80	; Ä
ROM_ORIG:1983F 1E			       DCB 0x1E
ROM_ORIG:19840 80			       DCB 0x80	; Ä
ROM_ORIG:19841 B2			       DCB 0xB2	; ≤
ROM_ORIG:19842 22			       DCB 0x22	; "
ROM_ORIG:19843 F8			       DCB 0xF8	; ¯
ROM_ORIG:19844 02			       DCB    2
ROM_ORIG:19845 1B			       DCB 0x1B
ROM_ORIG:19846 00			       DCB    0
ROM_ORIG:19847 28			       DCB 0x28	; (
ROM_ORIG:19848 F8			       DCB 0xF8	; ¯
ROM_ORIG:19849 D1			       DCB 0xD1	; —
ROM_ORIG:1984A 70			       DCB 0x70	; p
ROM_ORIG:1984B 47			       DCB 0x47	; G
ROM_ORIG:1984C 03			       DCB    3
ROM_ORIG:1984D 68			       DCB 0x68	; h
ROM_ORIG:1984E 21			       DCB 0x21	; !
ROM_ORIG:1984F F0			       DCB 0xF0	; 
ROM_ORIG:19850 03			       DCB    3
ROM_ORIG:19851 00			       DCB    0
ROM_ORIG:19852 03			       DCB    3
ROM_ORIG:19853 E0			       DCB 0xE0	; ‡
ROM_ORIG:19854 19			       DCB 0x19
ROM_ORIG:19855 68			       DCB 0x68	; h
ROM_ORIG:19856 00			       DCB    0
ROM_ORIG:19857 1F			       DCB 0x1F
ROM_ORIG:19858 80			       DCB 0x80	; Ä
ROM_ORIG:19859 B2			       DCB 0xB2	; ≤
ROM_ORIG:1985A 02			       DCB    2
ROM_ORIG:1985B C2			       DCB 0xC2	; ¬
ROM_ORIG:1985C 00			       DCB    0
ROM_ORIG:1985D 28			       DCB 0x28	; (
ROM_ORIG:1985E F9			       DCB 0xF9	; ˘
ROM_ORIG:1985F D1			       DCB 0xD1	; —
ROM_ORIG:19860 70			       DCB 0x70	; p
ROM_ORIG:19861 47			       DCB 0x47	; G
ROM_ORIG:19862 00			       DCB    0
ROM_ORIG:19863 00			       DCB    0
ROM_ORIG:19864 FC			       DCB 0xFC	; ¸
ROM_ORIG:19865 5F			       DCB 0x5F	; _
ROM_ORIG:19866 2D			       DCB 0x2D	; -
ROM_ORIG:19867 E9			       DCB 0xE9	; È
ROM_ORIG:19868 00			       DCB    0
ROM_ORIG:19869 60			       DCB 0x60	; `
ROM_ORIG:1986A A0			       DCB 0xA0	; †
ROM_ORIG:1986B E3			       DCB 0xE3	; „
ROM_ORIG:1986C 00			       DCB    0
ROM_ORIG:1986D 00			       DCB    0
ROM_ORIG:1986E 90			       DCB 0x90	; ê
ROM_ORIG:1986F E5			       DCB 0xE5	; Â
ROM_ORIG:19870 01			       DCB    1
ROM_ORIG:19871 50			       DCB 0x50	; P
ROM_ORIG:19872 A0			       DCB 0xA0	; †
ROM_ORIG:19873 E1			       DCB 0xE1	; ·
ROM_ORIG:19874 06			       DCB    6
ROM_ORIG:19875 40			       DCB 0x40	; @
ROM_ORIG:19876 A0			       DCB 0xA0	; †
ROM_ORIG:19877 E1			       DCB 0xE1	; ·
ROM_ORIG:19878 96			       DCB 0x96	; ñ
ROM_ORIG:19879 70			       DCB 0x70	; p
ROM_ORIG:1987A A0			       DCB 0xA0	; †
ROM_ORIG:1987B E3			       DCB 0xE3	; „
ROM_ORIG:1987C D1			       DCB 0xD1	; —
ROM_ORIG:1987D 81			       DCB 0x81	; Å
ROM_ORIG:1987E 00			       DCB    0
ROM_ORIG:1987F E3			       DCB 0xE3	; „
ROM_ORIG:19880 A2			       DCB 0xA2	; ¢
ROM_ORIG:19881 93			       DCB 0x93	; ì
ROM_ORIG:19882 00			       DCB    0
ROM_ORIG:19883 E3			       DCB 0xE3	; „
ROM_ORIG:19884 14			       DCB 0x14
ROM_ORIG:19885 AB			       DCB 0xAB	; ´
ROM_ORIG:19886 00			       DCB    0
ROM_ORIG:19887 E3			       DCB 0xE3	; „
ROM_ORIG:19888 28			       DCB 0x28	; (
ROM_ORIG:19889 B6			       DCB 0xB6	; ∂
ROM_ORIG:1988A 00			       DCB    0
ROM_ORIG:1988B E3			       DCB 0xE3	; „
ROM_ORIG:1988C 00			       DCB    0
ROM_ORIG:1988D 00			       DCB    0
ROM_ORIG:1988E 8D			       DCB 0x8D	; ç
ROM_ORIG:1988F E5			       DCB 0xE5	; Â
ROM_ORIG:19890 00			       DCB    0
ROM_ORIG:19891 00			       DCB    0
ROM_ORIG:19892 9D			       DCB 0x9D	; ù
ROM_ORIG:19893 E5			       DCB 0xE5	; Â
ROM_ORIG:19894 00			       DCB    0
ROM_ORIG:19895 00			       DCB    0
ROM_ORIG:19896 90			       DCB 0x90	; ê
ROM_ORIG:19897 E5			       DCB 0xE5	; Â
ROM_ORIG:19898 00			       DCB    0
ROM_ORIG:19899 20			       DCB 0x20
ROM_ORIG:1989A A0			       DCB 0xA0	; †
ROM_ORIG:1989B E3			       DCB 0xE3	; „
ROM_ORIG:1989C 0F			       DCB  0xF
ROM_ORIG:1989D 1A			       DCB 0x1A
ROM_ORIG:1989E C0			       DCB 0xC0	; ¿
ROM_ORIG:1989F E3			       DCB 0xE3	; „
ROM_ORIG:198A0 03			       DCB    3
ROM_ORIG:198A1 00			       DCB    0
ROM_ORIG:198A2 A0			       DCB 0xA0	; †
ROM_ORIG:198A3 E3			       DCB 0xE3	; „
ROM_ORIG:198A4 C5			       DCB 0xC5	; ≈
ROM_ORIG:198A5 3E			       DCB 0x3E	; >
ROM_ORIG:198A6 02			       DCB    2
ROM_ORIG:198A7 E2			       DCB 0xE2	; ‚
ROM_ORIG:198A8 23			       DCB 0x23	; #
ROM_ORIG:198A9 33			       DCB 0x33	; 3
ROM_ORIG:198AA 23			       DCB 0x23	; #
ROM_ORIG:198AB E0			       DCB 0xE0	; ‡
ROM_ORIG:198AC A3			       DCB 0xA3	; £
ROM_ORIG:198AD 31			       DCB 0x31	; 1
ROM_ORIG:198AE 23			       DCB 0x23	; #
ROM_ORIG:198AF E0			       DCB 0xE0	; ‡
ROM_ORIG:198B0 07			       DCB    7
ROM_ORIG:198B1 30			       DCB 0x30	; 0
ROM_ORIG:198B2 03			       DCB    3
ROM_ORIG:198B3 E2			       DCB 0xE2	; ‚
ROM_ORIG:198B4 37			       DCB 0x37	; 7
ROM_ORIG:198B5 33			       DCB 0x33	; 3
ROM_ORIG:198B6 A0			       DCB 0xA0	; †
ROM_ORIG:198B7 E1			       DCB 0xE1	; ·
ROM_ORIG:198B8 01			       DCB    1
ROM_ORIG:198B9 C0			       DCB 0xC0	; ¿
ROM_ORIG:198BA 03			       DCB    3
ROM_ORIG:198BB E2			       DCB 0xE2	; ‚
ROM_ORIG:198BC 8A			       DCB 0x8A	; ä
ROM_ORIG:198BD 3E			       DCB 0x3E	; >
ROM_ORIG:198BE 02			       DCB    2
ROM_ORIG:198BF E2			       DCB 0xE2	; ‚
ROM_ORIG:198C0 23			       DCB 0x23	; #
ROM_ORIG:198C1 33			       DCB 0x33	; 3
ROM_ORIG:198C2 23			       DCB 0x23	; #
ROM_ORIG:198C3 E0			       DCB 0xE0	; ‡
ROM_ORIG:198C4 A3			       DCB 0xA3	; £
ROM_ORIG:198C5 31			       DCB 0x31	; 1
ROM_ORIG:198C6 23			       DCB 0x23	; #
ROM_ORIG:198C7 E0			       DCB 0xE0	; ‡
ROM_ORIG:198C8 07			       DCB    7
ROM_ORIG:198C9 30			       DCB 0x30	; 0
ROM_ORIG:198CA 03			       DCB    3
ROM_ORIG:198CB E2			       DCB 0xE2	; ‚
ROM_ORIG:198CC 37			       DCB 0x37	; 7
ROM_ORIG:198CD 33			       DCB 0x33	; 3
ROM_ORIG:198CE A0			       DCB 0xA0	; †
ROM_ORIG:198CF E1			       DCB 0xE1	; ·
ROM_ORIG:198D0 01			       DCB    1
ROM_ORIG:198D1 30			       DCB 0x30	; 0
ROM_ORIG:198D2 03			       DCB    3
ROM_ORIG:198D3 E2			       DCB 0xE2	; ‚
ROM_ORIG:198D4 83			       DCB 0x83	; É
ROM_ORIG:198D5 C0			       DCB 0xC0	; ¿
ROM_ORIG:198D6 8C			       DCB 0x8C	; å
ROM_ORIG:198D7 E1			       DCB 0xE1	; ·
ROM_ORIG:198D8 05			       DCB    5
ROM_ORIG:198D9 3D			       DCB 0x3D	; =
ROM_ORIG:198DA 02			       DCB    2
ROM_ORIG:198DB E2			       DCB 0xE2	; ‚
ROM_ORIG:198DC 23			       DCB 0x23	; #
ROM_ORIG:198DD 33			       DCB 0x33	; 3
ROM_ORIG:198DE 23			       DCB 0x23	; #
ROM_ORIG:198DF E0			       DCB 0xE0	; ‡
ROM_ORIG:198E0 A3			       DCB 0xA3	; £
ROM_ORIG:198E1 31			       DCB 0x31	; 1
ROM_ORIG:198E2 23			       DCB 0x23	; #
ROM_ORIG:198E3 E0			       DCB 0xE0	; ‡
ROM_ORIG:198E4 07			       DCB    7
ROM_ORIG:198E5 30			       DCB 0x30	; 0
ROM_ORIG:198E6 03			       DCB    3
ROM_ORIG:198E7 E2			       DCB 0xE2	; ‚
ROM_ORIG:198E8 37			       DCB 0x37	; 7
ROM_ORIG:198E9 33			       DCB 0x33	; 3
ROM_ORIG:198EA A0			       DCB 0xA0	; †
ROM_ORIG:198EB E1			       DCB 0xE1	; ·
ROM_ORIG:198EC 01			       DCB    1
ROM_ORIG:198ED 30			       DCB 0x30	; 0
ROM_ORIG:198EE 03			       DCB    3
ROM_ORIG:198EF E2			       DCB 0xE2	; ‚
ROM_ORIG:198F0 03			       DCB    3
ROM_ORIG:198F1 C1			       DCB 0xC1	; ¡
ROM_ORIG:198F2 8C			       DCB 0x8C	; å
ROM_ORIG:198F3 E1			       DCB 0xE1	; ·
ROM_ORIG:198F4 ED			       DCB 0xED	; Ì
ROM_ORIG:198F5 3E			       DCB 0x3E	; >
ROM_ORIG:198F6 02			       DCB    2
ROM_ORIG:198F7 E2			       DCB 0xE2	; ‚
ROM_ORIG:198F8 23			       DCB 0x23	; #
ROM_ORIG:198F9 33			       DCB 0x33	; 3
ROM_ORIG:198FA 23			       DCB 0x23	; #
ROM_ORIG:198FB E0			       DCB 0xE0	; ‡
ROM_ORIG:198FC A3			       DCB 0xA3	; £
ROM_ORIG:198FD 31			       DCB 0x31	; 1
ROM_ORIG:198FE 23			       DCB 0x23	; #
ROM_ORIG:198FF E0			       DCB 0xE0	; ‡
ROM_ORIG:19900 07			       DCB    7
ROM_ORIG:19901 30			       DCB 0x30	; 0
ROM_ORIG:19902 03			       DCB    3
ROM_ORIG:19903 E2			       DCB 0xE2	; ‚
ROM_ORIG:19904 37			       DCB 0x37	; 7
ROM_ORIG:19905 33			       DCB 0x33	; 3
ROM_ORIG:19906 A0			       DCB 0xA0	; †
ROM_ORIG:19907 E1			       DCB 0xE1	; ·
ROM_ORIG:19908 01			       DCB    1
ROM_ORIG:19909 30			       DCB 0x30	; 0
ROM_ORIG:1990A 03			       DCB    3
ROM_ORIG:1990B E2			       DCB 0xE2	; ‚
ROM_ORIG:1990C 83			       DCB 0x83	; É
ROM_ORIG:1990D C1			       DCB 0xC1	; ¡
ROM_ORIG:1990E 8C			       DCB 0x8C	; å
ROM_ORIG:1990F E1			       DCB 0xE1	; ·
ROM_ORIG:19910 1F			       DCB 0x1F
ROM_ORIG:19911 3E			       DCB 0x3E	; >
ROM_ORIG:19912 02			       DCB    2
ROM_ORIG:19913 E2			       DCB 0xE2	; ‚
ROM_ORIG:19914 23			       DCB 0x23	; #
ROM_ORIG:19915 33			       DCB 0x33	; 3
ROM_ORIG:19916 23			       DCB 0x23	; #
ROM_ORIG:19917 E0			       DCB 0xE0	; ‡
ROM_ORIG:19918 A3			       DCB 0xA3	; £
ROM_ORIG:19919 31			       DCB 0x31	; 1
ROM_ORIG:1991A 23			       DCB 0x23	; #
ROM_ORIG:1991B E0			       DCB 0xE0	; ‡
ROM_ORIG:1991C 07			       DCB    7
ROM_ORIG:1991D 30			       DCB 0x30	; 0
ROM_ORIG:1991E 03			       DCB    3
ROM_ORIG:1991F E2			       DCB 0xE2	; ‚
ROM_ORIG:19920 37			       DCB 0x37	; 7
ROM_ORIG:19921 33			       DCB 0x33	; 3
ROM_ORIG:19922 A0			       DCB 0xA0	; †
ROM_ORIG:19923 E1			       DCB 0xE1	; ·
ROM_ORIG:19924 01			       DCB    1
ROM_ORIG:19925 30			       DCB 0x30	; 0
ROM_ORIG:19926 03			       DCB    3
ROM_ORIG:19927 E2			       DCB 0xE2	; ‚
ROM_ORIG:19928 03			       DCB    3
ROM_ORIG:19929 C2			       DCB 0xC2	; ¬
ROM_ORIG:1992A 8C			       DCB 0x8C	; å
ROM_ORIG:1992B E1			       DCB 0xE1	; ·
ROM_ORIG:1992C FB			       DCB 0xFB	; ˚
ROM_ORIG:1992D 3E			       DCB 0x3E	; >
ROM_ORIG:1992E 02			       DCB    2
ROM_ORIG:1992F E2			       DCB 0xE2	; ‚
ROM_ORIG:19930 23			       DCB 0x23	; #
ROM_ORIG:19931 33			       DCB 0x33	; 3
ROM_ORIG:19932 23			       DCB 0x23	; #
ROM_ORIG:19933 E0			       DCB 0xE0	; ‡
ROM_ORIG:19934 A3			       DCB 0xA3	; £
ROM_ORIG:19935 31			       DCB 0x31	; 1
ROM_ORIG:19936 23			       DCB 0x23	; #
ROM_ORIG:19937 E0			       DCB 0xE0	; ‡
ROM_ORIG:19938 07			       DCB    7
ROM_ORIG:19939 30			       DCB 0x30	; 0
ROM_ORIG:1993A 03			       DCB    3
ROM_ORIG:1993B E2			       DCB 0xE2	; ‚
ROM_ORIG:1993C 37			       DCB 0x37	; 7
ROM_ORIG:1993D 33			       DCB 0x33	; 3
ROM_ORIG:1993E A0			       DCB 0xA0	; †
ROM_ORIG:1993F E1			       DCB 0xE1	; ·
ROM_ORIG:19940 01			       DCB    1
ROM_ORIG:19941 30			       DCB 0x30	; 0
ROM_ORIG:19942 03			       DCB    3
ROM_ORIG:19943 E2			       DCB 0xE2	; ‚
ROM_ORIG:19944 83			       DCB 0x83	; É
ROM_ORIG:19945 C2			       DCB 0xC2	; ¬
ROM_ORIG:19946 8C			       DCB 0x8C	; å
ROM_ORIG:19947 E1			       DCB 0xE1	; ·
ROM_ORIG:19948 F6			       DCB 0xF6	; ˆ
ROM_ORIG:19949 3E			       DCB 0x3E	; >
ROM_ORIG:1994A 02			       DCB    2
ROM_ORIG:1994B E2			       DCB 0xE2	; ‚
ROM_ORIG:1994C 23			       DCB 0x23	; #
ROM_ORIG:1994D 33			       DCB 0x33	; 3
ROM_ORIG:1994E 23			       DCB 0x23	; #
ROM_ORIG:1994F E0			       DCB 0xE0	; ‡
ROM_ORIG:19950 A3			       DCB 0xA3	; £
ROM_ORIG:19951 31			       DCB 0x31	; 1
ROM_ORIG:19952 23			       DCB 0x23	; #
ROM_ORIG:19953 E0			       DCB 0xE0	; ‡
ROM_ORIG:19954 07			       DCB    7
ROM_ORIG:19955 30			       DCB 0x30	; 0
ROM_ORIG:19956 03			       DCB    3
ROM_ORIG:19957 E2			       DCB 0xE2	; ‚
ROM_ORIG:19958 37			       DCB 0x37	; 7
ROM_ORIG:19959 33			       DCB 0x33	; 3
ROM_ORIG:1995A A0			       DCB 0xA0	; †
ROM_ORIG:1995B E1			       DCB 0xE1	; ·
ROM_ORIG:1995C 01			       DCB    1
ROM_ORIG:1995D 30			       DCB 0x30	; 0
ROM_ORIG:1995E 03			       DCB    3
ROM_ORIG:1995F E2			       DCB 0xE2	; ‚
ROM_ORIG:19960 03			       DCB    3
ROM_ORIG:19961 C3			       DCB 0xC3	; √
ROM_ORIG:19962 8C			       DCB 0x8C	; å
ROM_ORIG:19963 E1			       DCB 0xE1	; ·
ROM_ORIG:19964 3B			       DCB 0x3B	; ;
ROM_ORIG:19965 3D			       DCB 0x3D	; =
ROM_ORIG:19966 02			       DCB    2
ROM_ORIG:19967 E2			       DCB 0xE2	; ‚
ROM_ORIG:19968 23			       DCB 0x23	; #
ROM_ORIG:19969 33			       DCB 0x33	; 3
ROM_ORIG:1996A 23			       DCB 0x23	; #
ROM_ORIG:1996B E0			       DCB 0xE0	; ‡
ROM_ORIG:1996C A3			       DCB 0xA3	; £
ROM_ORIG:1996D 31			       DCB 0x31	; 1
ROM_ORIG:1996E 23			       DCB 0x23	; #
ROM_ORIG:1996F E0			       DCB 0xE0	; ‡
ROM_ORIG:19970 07			       DCB    7
ROM_ORIG:19971 30			       DCB 0x30	; 0
ROM_ORIG:19972 03			       DCB    3
ROM_ORIG:19973 E2			       DCB 0xE2	; ‚
ROM_ORIG:19974 37			       DCB 0x37	; 7
ROM_ORIG:19975 33			       DCB 0x33	; 3
ROM_ORIG:19976 A0			       DCB 0xA0	; †
ROM_ORIG:19977 E1			       DCB 0xE1	; ·
ROM_ORIG:19978 01			       DCB    1
ROM_ORIG:19979 30			       DCB 0x30	; 0
ROM_ORIG:1997A 03			       DCB    3
ROM_ORIG:1997B E2			       DCB 0xE2	; ‚
ROM_ORIG:1997C 83			       DCB 0x83	; É
ROM_ORIG:1997D C3			       DCB 0xC3	; √
ROM_ORIG:1997E 8C			       DCB 0x8C	; å
ROM_ORIG:1997F E1			       DCB 0xE1	; ·
ROM_ORIG:19980 08			       DCB    8
ROM_ORIG:19981 30			       DCB 0x30	; 0
ROM_ORIG:19982 02			       DCB    2
ROM_ORIG:19983 E0			       DCB 0xE0	; ‡
ROM_ORIG:19984 23			       DCB 0x23	; #
ROM_ORIG:19985 33			       DCB 0x33	; 3
ROM_ORIG:19986 23			       DCB 0x23	; #
ROM_ORIG:19987 E0			       DCB 0xE0	; ‡
ROM_ORIG:19988 A3			       DCB 0xA3	; £
ROM_ORIG:19989 31			       DCB 0x31	; 1
ROM_ORIG:1998A 23			       DCB 0x23	; #
ROM_ORIG:1998B E0			       DCB 0xE0	; ‡
ROM_ORIG:1998C 07			       DCB    7
ROM_ORIG:1998D 30			       DCB 0x30	; 0
ROM_ORIG:1998E 03			       DCB    3
ROM_ORIG:1998F E2			       DCB 0xE2	; ‚
ROM_ORIG:19990 37			       DCB 0x37	; 7
ROM_ORIG:19991 33			       DCB 0x33	; 3
ROM_ORIG:19992 A0			       DCB 0xA0	; †
ROM_ORIG:19993 E1			       DCB 0xE1	; ·
ROM_ORIG:19994 01			       DCB    1
ROM_ORIG:19995 30			       DCB 0x30	; 0
ROM_ORIG:19996 03			       DCB    3
ROM_ORIG:19997 E2			       DCB 0xE2	; ‚
ROM_ORIG:19998 03			       DCB    3
ROM_ORIG:19999 C4			       DCB 0xC4	; ƒ
ROM_ORIG:1999A 8C			       DCB 0x8C	; å
ROM_ORIG:1999B E1			       DCB 0xE1	; ·
ROM_ORIG:1999C 09			       DCB    9
ROM_ORIG:1999D 30			       DCB 0x30	; 0
ROM_ORIG:1999E 02			       DCB    2
ROM_ORIG:1999F E0			       DCB 0xE0	; ‡
ROM_ORIG:199A0 23			       DCB 0x23	; #
ROM_ORIG:199A1 33			       DCB 0x33	; 3
ROM_ORIG:199A2 23			       DCB 0x23	; #
ROM_ORIG:199A3 E0			       DCB 0xE0	; ‡
ROM_ORIG:199A4 A3			       DCB 0xA3	; £
ROM_ORIG:199A5 31			       DCB 0x31	; 1
ROM_ORIG:199A6 23			       DCB 0x23	; #
ROM_ORIG:199A7 E0			       DCB 0xE0	; ‡
ROM_ORIG:199A8 07			       DCB    7
ROM_ORIG:199A9 30			       DCB 0x30	; 0
ROM_ORIG:199AA 03			       DCB    3
ROM_ORIG:199AB E2			       DCB 0xE2	; ‚
ROM_ORIG:199AC 37			       DCB 0x37	; 7
ROM_ORIG:199AD 33			       DCB 0x33	; 3
ROM_ORIG:199AE A0			       DCB 0xA0	; †
ROM_ORIG:199AF E1			       DCB 0xE1	; ·
ROM_ORIG:199B0 01			       DCB    1
ROM_ORIG:199B1 30			       DCB 0x30	; 0
ROM_ORIG:199B2 03			       DCB    3
ROM_ORIG:199B3 E2			       DCB 0xE2	; ‚
ROM_ORIG:199B4 83			       DCB 0x83	; É
ROM_ORIG:199B5 C4			       DCB 0xC4	; ƒ
ROM_ORIG:199B6 8C			       DCB 0x8C	; å
ROM_ORIG:199B7 E1			       DCB 0xE1	; ·
ROM_ORIG:199B8 0A			       DCB  0xA
ROM_ORIG:199B9 30			       DCB 0x30	; 0
ROM_ORIG:199BA 02			       DCB    2
ROM_ORIG:199BB E0			       DCB 0xE0	; ‡
ROM_ORIG:199BC 23			       DCB 0x23	; #
ROM_ORIG:199BD 33			       DCB 0x33	; 3
ROM_ORIG:199BE 23			       DCB 0x23	; #
ROM_ORIG:199BF E0			       DCB 0xE0	; ‡
ROM_ORIG:199C0 A3			       DCB 0xA3	; £
ROM_ORIG:199C1 31			       DCB 0x31	; 1
ROM_ORIG:199C2 23			       DCB 0x23	; #
ROM_ORIG:199C3 E0			       DCB 0xE0	; ‡
ROM_ORIG:199C4 07			       DCB    7
ROM_ORIG:199C5 30			       DCB 0x30	; 0
ROM_ORIG:199C6 03			       DCB    3
ROM_ORIG:199C7 E2			       DCB 0xE2	; ‚
ROM_ORIG:199C8 37			       DCB 0x37	; 7
ROM_ORIG:199C9 33			       DCB 0x33	; 3
ROM_ORIG:199CA A0			       DCB 0xA0	; †
ROM_ORIG:199CB E1			       DCB 0xE1	; ·
ROM_ORIG:199CC 01			       DCB    1
ROM_ORIG:199CD 30			       DCB 0x30	; 0
ROM_ORIG:199CE 03			       DCB    3
ROM_ORIG:199CF E2			       DCB 0xE2	; ‚
ROM_ORIG:199D0 0B			       DCB  0xB
ROM_ORIG:199D1 20			       DCB 0x20
ROM_ORIG:199D2 02			       DCB    2
ROM_ORIG:199D3 E0			       DCB 0xE0	; ‡
ROM_ORIG:199D4 22			       DCB 0x22	; "
ROM_ORIG:199D5 23			       DCB 0x23	; #
ROM_ORIG:199D6 22			       DCB 0x22	; "
ROM_ORIG:199D7 E0			       DCB 0xE0	; ‡
ROM_ORIG:199D8 03			       DCB    3
ROM_ORIG:199D9 35			       DCB 0x35	; 5
ROM_ORIG:199DA 8C			       DCB 0x8C	; å
ROM_ORIG:199DB E1			       DCB 0xE1	; ·
ROM_ORIG:199DC A2			       DCB 0xA2	; ¢
ROM_ORIG:199DD 21			       DCB 0x21	; !
ROM_ORIG:199DE 22			       DCB 0x22	; "
ROM_ORIG:199DF E0			       DCB 0xE0	; ‡
ROM_ORIG:199E0 07			       DCB    7
ROM_ORIG:199E1 20			       DCB 0x20
ROM_ORIG:199E2 02			       DCB    2
ROM_ORIG:199E3 E2			       DCB 0xE2	; ‚
ROM_ORIG:199E4 37			       DCB 0x37	; 7
ROM_ORIG:199E5 22			       DCB 0x22	; "
ROM_ORIG:199E6 A0			       DCB 0xA0	; †
ROM_ORIG:199E7 E1			       DCB 0xE1	; ·
ROM_ORIG:199E8 01			       DCB    1
ROM_ORIG:199E9 20			       DCB 0x20
ROM_ORIG:199EA 02			       DCB    2
ROM_ORIG:199EB E2			       DCB 0xE2	; ‚
ROM_ORIG:199EC 82			       DCB 0x82	; Ç
ROM_ORIG:199ED 25			       DCB 0x25	; %
ROM_ORIG:199EE 83			       DCB 0x83	; É
ROM_ORIG:199EF E1			       DCB 0xE1	; ·
ROM_ORIG:199F0 80			       DCB 0x80	; Ä
ROM_ORIG:199F1 31			       DCB 0x31	; 1
ROM_ORIG:199F2 A0			       DCB 0xA0	; †
ROM_ORIG:199F3 E1			       DCB 0xE1	; ·
ROM_ORIG:199F4 01			       DCB    1
ROM_ORIG:199F5 00			       DCB    0
ROM_ORIG:199F6 50			       DCB 0x50	; P
ROM_ORIG:199F7 E2			       DCB 0xE2	; ‚
ROM_ORIG:199F8 31			       DCB 0x31	; 1
ROM_ORIG:199F9 33			       DCB 0x33	; 3
ROM_ORIG:199FA A0			       DCB 0xA0	; †
ROM_ORIG:199FB E1			       DCB 0xE1	; ·
ROM_ORIG:199FC FF			       DCB 0xFF
ROM_ORIG:199FD 30			       DCB 0x30	; 0
ROM_ORIG:199FE 03			       DCB    3
ROM_ORIG:199FF E2			       DCB 0xE2	; ‚
ROM_ORIG:19A00 03			       DCB    3
ROM_ORIG:19A01 20			       DCB 0x20
ROM_ORIG:19A02 22			       DCB 0x22	; "
ROM_ORIG:19A03 E0			       DCB 0xE0	; ‡
ROM_ORIG:19A04 A6			       DCB 0xA6	; ¶
ROM_ORIG:19A05 FF			       DCB 0xFF
ROM_ORIG:19A06 FF			       DCB 0xFF
ROM_ORIG:19A07 2A			       DCB 0x2A	; *
ROM_ORIG:19A08 00			       DCB    0
ROM_ORIG:19A09 00			       DCB    0
ROM_ORIG:19A0A 52			       DCB 0x52	; R
ROM_ORIG:19A0B E3			       DCB 0xE3	; „
ROM_ORIG:19A0C 02			       DCB    2
ROM_ORIG:19A0D 00			       DCB    0
ROM_ORIG:19A0E 00			       DCB    0
ROM_ORIG:19A0F 0A			       DCB  0xA
ROM_ORIG:19A10 04			       DCB    4
ROM_ORIG:19A11 00			       DCB    0
ROM_ORIG:19A12 8D			       DCB 0x8D	; ç
ROM_ORIG:19A13 E2			       DCB 0xE2	; ‚
ROM_ORIG:19A14 E4			       DCB 0xE4	; ‰
ROM_ORIG:19A15 F0			       DCB 0xF0	; 
ROM_ORIG:19A16 FF			       DCB 0xFF
ROM_ORIG:19A17 FA			       DCB 0xFA	; ˙
ROM_ORIG:19A18 04			       DCB    4
ROM_ORIG:19A19 10			       DCB 0x10
ROM_ORIG:19A1A 9D			       DCB 0x9D	; ù
ROM_ORIG:19A1B E5			       DCB 0xE5	; Â
ROM_ORIG:19A1C 01			       DCB    1
ROM_ORIG:19A1D 0C			       DCB  0xC
ROM_ORIG:19A1E 54			       DCB 0x54	; T
ROM_ORIG:19A1F E3			       DCB 0xE3	; „
ROM_ORIG:19A20 01			       DCB    1
ROM_ORIG:19A21 40			       DCB 0x40	; @
ROM_ORIG:19A22 84			       DCB 0x84	; Ñ
ROM_ORIG:19A23 E2			       DCB 0xE2	; ‚
ROM_ORIG:19A24 21			       DCB 0x21	; !
ROM_ORIG:19A25 08			       DCB    8
ROM_ORIG:19A26 A0			       DCB 0xA0	; †
ROM_ORIG:19A27 E1			       DCB 0xE1	; ·
ROM_ORIG:19A28 B2			       DCB 0xB2	; ≤
ROM_ORIG:19A29 00			       DCB    0
ROM_ORIG:19A2A C5			       DCB 0xC5	; ≈
ROM_ORIG:19A2B E0			       DCB 0xE0	; ‡
ROM_ORIG:19A2C 06			       DCB    6
ROM_ORIG:19A2D 00			       DCB    0
ROM_ORIG:19A2E 80			       DCB 0x80	; Ä
ROM_ORIG:19A2F 30			       DCB 0x30	; 0
ROM_ORIG:19A30 70			       DCB 0x70	; p
ROM_ORIG:19A31 60			       DCB 0x60	; `
ROM_ORIG:19A32 FF			       DCB 0xFF
ROM_ORIG:19A33 36			       DCB 0x36	; 6
ROM_ORIG:19A34 02			       DCB    2
ROM_ORIG:19A35 01			       DCB    1
ROM_ORIG:19A36 00			       DCB    0
ROM_ORIG:19A37 E3			       DCB 0xE3	; „
ROM_ORIG:19A38 00			       DCB    0
ROM_ORIG:19A39 00			       DCB    0
ROM_ORIG:19A3A 54			       DCB 0x54	; T
ROM_ORIG:19A3B E1			       DCB 0xE1	; ·
ROM_ORIG:19A3C 93			       DCB 0x93	; ì
ROM_ORIG:19A3D FF			       DCB 0xFF
ROM_ORIG:19A3E FF			       DCB 0xFF
ROM_ORIG:19A3F 3A			       DCB 0x3A	; :
ROM_ORIG:19A40 B4			       DCB 0xB4	; ¥
ROM_ORIG:19A41 00			       DCB    0
ROM_ORIG:19A42 55			       DCB 0x55	; U
ROM_ORIG:19A43 E1			       DCB 0xE1	; ·
ROM_ORIG:19A44 06			       DCB    6
ROM_ORIG:19A45 00			       DCB    0
ROM_ORIG:19A46 50			       DCB 0x50	; P
ROM_ORIG:19A47 E0			       DCB 0xE0	; ‡
ROM_ORIG:19A48 01			       DCB    1
ROM_ORIG:19A49 00			       DCB    0
ROM_ORIG:19A4A A0			       DCB 0xA0	; †
ROM_ORIG:19A4B 13			       DCB 0x13
ROM_ORIG:19A4C FC			       DCB 0xFC	; ¸
ROM_ORIG:19A4D 9F			       DCB 0x9F	; ü
ROM_ORIG:19A4E BD			       DCB 0xBD	; Ω
ROM_ORIG:19A4F E8			       DCB 0xE8	; Ë
ROM_ORIG:19A50
ROM_ORIG:19A50		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19A50
ROM_ORIG:19A50
ROM_ORIG:19A50		       sub_19A50							     ; CODE XREF: sub_17630+36p
ROM_ORIG:19A50 000 F0 41 2D E9		       STMFD	       SP!, {R4-R8,LR}			     ; Store Block to Memory
ROM_ORIG:19A54 018 00 60 A0 E3		       MOV	       R6, #0				     ; Rd = Op2
ROM_ORIG:19A58 018 8C C0 9F E5		       LDR	       R12, =0x1AFF4			     ; Load from Memory
ROM_ORIG:19A5C 018 06 50 A0 E1		       MOV	       R5, R6				     ; Rd = Op2
ROM_ORIG:19A60 018 00 80 90 E5		       LDR	       R8, [R0]				     ; Load from Memory
ROM_ORIG:19A64 018 96 E0 A0 E3		       MOV	       LR, #0x96 ; 'ñ'			     ; Rd = Op2
ROM_ORIG:19A64 018
ROM_ORIG:19A68
ROM_ORIG:19A68		       loc_19A68							     ; CODE XREF: sub_19A50+88j
ROM_ORIG:19A68 018 00 00 98 E5		       LDR	       R0, [R8]				     ; Load from Memory
ROM_ORIG:19A6C 018 00 40 A0 E3		       MOV	       R4, #0				     ; Rd = Op2
ROM_ORIG:19A70 018 03 10 A0 E3		       MOV	       R1, #3				     ; Rd = Op2
ROM_ORIG:19A74 018 0F 7A C0 E3		       BIC	       R7, R0, #0xF000			     ; Rd = Op1	& ~Op2
ROM_ORIG:19A74 018
ROM_ORIG:19A78
ROM_ORIG:19A78		       loc_19A78							     ; CODE XREF: sub_19A50+70j
ROM_ORIG:19A78 018 00 20 A0 E3		       MOV	       R2, #0				     ; Rd = Op2
ROM_ORIG:19A7C 018 02 00 A0 E1		       MOV	       R0, R2				     ; Rd = Op2
ROM_ORIG:19A7C 018
ROM_ORIG:19A80
ROM_ORIG:19A80		       loc_19A80							     ; CODE XREF: sub_19A50+58j
ROM_ORIG:19A80 018 00 31 9C E7		       LDR	       R3, [R12,R0,LSL#2]		     ; Load from Memory
ROM_ORIG:19A84 018 04 30 03 E0		       AND	       R3, R3, R4			     ; Rd = Op1	& Op2
ROM_ORIG:19A88 018 23 33 23 E0		       EOR	       R3, R3, R3,LSR#6			     ; Rd = Op1	^ Op2
ROM_ORIG:19A8C 018 A3 31 23 E0		       EOR	       R3, R3, R3,LSR#3			     ; Rd = Op1	^ Op2
ROM_ORIG:19A90 018 07 30 03 E2		       AND	       R3, R3, #7			     ; Rd = Op1	& Op2
ROM_ORIG:19A94 018 3E 33 A0 E1		       MOV	       R3, LR,LSR R3			     ; Rd = Op2
ROM_ORIG:19A98 018 01 30 03 E2		       AND	       R3, R3, #1			     ; Rd = Op1	& Op2
ROM_ORIG:19A9C 018 13 20 82 E1		       ORR	       R2, R2, R3,LSL R0		     ; Rd = Op1	| Op2
ROM_ORIG:19AA0 018 01 00 80 E2		       ADD	       R0, R0, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:19AA4 018 0C 00 50 E3		       CMP	       R0, #0xC				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19AA8 018 F4 FF FF 3A		       BCC	       loc_19A80			     ; Branch
ROM_ORIG:19AA8 018
ROM_ORIG:19AAC 018 81 01 A0 E1		       MOV	       R0, R1,LSL#3			     ; Rd = Op2
ROM_ORIG:19AB0 018 01 10 51 E2		       SUBS	       R1, R1, #1			     ; Rd = Op1	- Op2
ROM_ORIG:19AB4 018 37 00 A0 E1		       MOV	       R0, R7,LSR R0			     ; Rd = Op2
ROM_ORIG:19AB8 018 FF 00 00 E2		       AND	       R0, R0, #0xFF			     ; Rd = Op1	& Op2
ROM_ORIG:19ABC 018 02 40 20 E0		       EOR	       R4, R0, R2			     ; Rd = Op1	^ Op2
ROM_ORIG:19AC0 018 EC FF FF 2A		       BCS	       loc_19A78			     ; Branch
ROM_ORIG:19AC0 018
ROM_ORIG:19AC4 018 00 00 54 E3		       CMP	       R4, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19AC8 018 01 50 85 E2		       ADD	       R5, R5, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:19ACC 018 01 00 86 12		       ADDNE	       R0, R6, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:19AD0 018 70 60 FF 16		       UXTHNE	       R6, R0				     ; Unsigned	extend halfword	to word
ROM_ORIG:19AD4 018 0F 00 55 E3		       CMP	       R5, #0xF				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19AD8 018 E2 FF FF 3A		       BCC	       loc_19A68			     ; Branch
ROM_ORIG:19AD8 018
ROM_ORIG:19ADC 018 05 00 56 E3		       CMP	       R6, #5				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19AE0 018 00 00 A0 93		       MOVLS	       R0, #0				     ; Rd = Op2
ROM_ORIG:19AE4 018 01 00 A0 83		       MOVHI	       R0, #1				     ; Rd = Op2
ROM_ORIG:19AE8 018 F0 81 BD E8		       LDMFD	       SP!, {R4-R8,PC}			     ; Load Block from Memory
ROM_ORIG:19AE8 018
ROM_ORIG:19AE8		       ; End of	function sub_19A50
ROM_ORIG:19AE8
ROM_ORIG:19AE8		       ; ---------------------------------------------------------------------------
ROM_ORIG:19AEC F4 AF 01	00     dword_19AEC     DCD 0x1AFF4					     ; DATA XREF: sub_19A50+8r
ROM_ORIG:19AF0
ROM_ORIG:19AF0		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19AF0
ROM_ORIG:19AF0
ROM_ORIG:19AF0		       sub_19AF0							     ; CODE XREF: sub_17694+56p
ROM_ORIG:19AF0 000 30 B5		       PUSH	       {R4,R5,LR}			     ; Push registers
ROM_ORIG:19AF2 00C 0A 78		       LDRB	       R2, [R1]				     ; Load from Memory
ROM_ORIG:19AF4 00C 4B 78		       LDRB	       R3, [R1,#1]			     ; Load from Memory
ROM_ORIG:19AF6 00C 0C 79		       LDRB	       R4, [R1,#4]			     ; Load from Memory
ROM_ORIG:19AF8 00C 49 79		       LDRB	       R1, [R1,#5]			     ; Load from Memory
ROM_ORIG:19AFA 00C 04 F0 0F 05		       AND.W	       R5, R4, #0xF			     ; Rd = Op1	& Op2
ROM_ORIG:19AFE 00C 01 F0 0F 01		       AND.W	       R1, R1, #0xF			     ; Rd = Op1	& Op2
ROM_ORIG:19B02 00C 05 EB 14 14		       ADD.W	       R4, R5, R4,LSR#4			     ; Rd = Op1	+ Op2
ROM_ORIG:19B06 00C 03 29		       CMP	       R1, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19B08 00C 01 D0		       BEQ	       loc_19B0E			     ; Branch
ROM_ORIG:19B08
ROM_ORIG:19B0A 00C 04 29		       CMP	       R1, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19B0C 00C 10 D1		       BNE	       loc_19B30			     ; Branch
ROM_ORIG:19B0C
ROM_ORIG:19B0E
ROM_ORIG:19B0E		       loc_19B0E							     ; CODE XREF: sub_19AF0+18j
ROM_ORIG:19B0E 00C 09 2A		       CMP	       R2, #9				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19B10 00C 01 D0		       BEQ	       loc_19B16			     ; Branch
ROM_ORIG:19B10
ROM_ORIG:19B12 00C 0B 2A		       CMP	       R2, #0xB				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19B14 00C 0C D1		       BNE	       loc_19B30			     ; Branch
ROM_ORIG:19B14
ROM_ORIG:19B16
ROM_ORIG:19B16		       loc_19B16							     ; CODE XREF: sub_19AF0+20j
ROM_ORIG:19B16 00C 93 42		       CMP	       R3, R2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19B18 00C 0A D9		       BLS	       loc_19B30			     ; Branch
ROM_ORIG:19B18
ROM_ORIG:19B1A 00C 05 2C		       CMP	       R4, #5				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19B1C 00C 08 D8		       BHI	       loc_19B30			     ; Branch
ROM_ORIG:19B1C
ROM_ORIG:19B1E 00C 42 73		       STRB	       R2, [R0,#0xD]			     ; Store to	Memory
ROM_ORIG:19B20 00C 9A 1A		       SUBS	       R2, R3, R2			     ; Rd = Op1	- Op2
ROM_ORIG:19B22 00C 82 73		       STRB	       R2, [R0,#0xE]			     ; Store to	Memory
ROM_ORIG:19B24 00C 01 22		       MOVS	       R2, #1				     ; Rd = Op2
ROM_ORIG:19B26 00C C4 73		       STRB	       R4, [R0,#0xF]			     ; Store to	Memory
ROM_ORIG:19B28 00C 8A 40		       LSLS	       R2, R1				     ; Logical Shift Left
ROM_ORIG:19B2A 00C 02 73		       STRB	       R2, [R0,#0xC]			     ; Store to	Memory
ROM_ORIG:19B2C 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:19B2E 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:19B2E
ROM_ORIG:19B30		       ; ---------------------------------------------------------------------------
ROM_ORIG:19B30
ROM_ORIG:19B30		       loc_19B30							     ; CODE XREF: sub_19AF0+1Cj
ROM_ORIG:19B30											     ; sub_19AF0+24j ...
ROM_ORIG:19B30 00C 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:19B32 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:19B32
ROM_ORIG:19B32		       ; End of	function sub_19AF0
ROM_ORIG:19B32
ROM_ORIG:19B34
ROM_ORIG:19B34		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19B34
ROM_ORIG:19B34
ROM_ORIG:19B34		       sub_19B34							     ; CODE XREF: sub_17694+20p
ROM_ORIG:19B34 000 70 B5		       PUSH	       {R4-R6,LR}			     ; Push registers
ROM_ORIG:19B36 010 00 25		       MOVS	       R5, #0				     ; Rd = Op2
ROM_ORIG:19B38 010 15 4C		       LDR	       R4, =0x1AF86			     ; Load from Memory
ROM_ORIG:19B3A 010 2A 46		       MOV	       R2, R5				     ; Rd = Op2
ROM_ORIG:19B3C 010 C5 61		       STR	       R5, [R0,#0x1C]			     ; Store to	Memory
ROM_ORIG:19B3E 010 1F E0		       B	       loc_19B80			     ; Branch
ROM_ORIG:19B3E
ROM_ORIG:19B40		       ; ---------------------------------------------------------------------------
ROM_ORIG:19B40
ROM_ORIG:19B40		       loc_19B40							     ; CODE XREF: sub_19B34+52j
ROM_ORIG:19B40 010 4E 78		       LDRB	       R6, [R1,#1]			     ; Load from Memory
ROM_ORIG:19B42 010 9E 42		       CMP	       R6, R3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19B44 010 1A D1		       BNE	       loc_19B7C			     ; Branch
ROM_ORIG:19B44
ROM_ORIG:19B46 010 04 EB 42 01		       ADD.W	       R1, R4, R2,LSL#1			     ; Rd = Op1	+ Op2
ROM_ORIG:19B4A 010 11 4B		       LDR	       R3, =0x1AF86			     ; Load from Memory
ROM_ORIG:19B4C 010 49 78		       LDRB	       R1, [R1,#1]			     ; Load from Memory
ROM_ORIG:19B4E 010 16 3B		       SUBS	       R3, #0x16			     ; Rd = Op1	- Op2
ROM_ORIG:19B50 010 03 EB 41 02		       ADD.W	       R2, R3, R1,LSL#1			     ; Rd = Op1	+ Op2
ROM_ORIG:19B54 010 54 78		       LDRB	       R4, [R2,#1]			     ; Load from Memory
ROM_ORIG:19B56 010 24 09		       LSRS	       R4, R4, #4			     ; Logical Shift Right
ROM_ORIG:19B58 010 44 73		       STRB	       R4, [R0,#0xD]			     ; Store to	Memory
ROM_ORIG:19B5A 010 52 78		       LDRB	       R2, [R2,#1]			     ; Load from Memory
ROM_ORIG:19B5C 010 02 F0 0F 02		       AND.W	       R2, R2, #0xF			     ; Rd = Op1	& Op2
ROM_ORIG:19B60 010 82 73		       STRB	       R2, [R0,#0xE]			     ; Store to	Memory
ROM_ORIG:19B62 010 13 F8 11 20		       LDRB.W	       R2, [R3,R1,LSL#1]		     ; Load from Memory
ROM_ORIG:19B66 010 02 F0 0F 02		       AND.W	       R2, R2, #0xF			     ; Rd = Op1	& Op2
ROM_ORIG:19B6A 010 C2 73		       STRB	       R2, [R0,#0xF]			     ; Store to	Memory
ROM_ORIG:19B6C 010 08 22		       MOVS	       R2, #8				     ; Rd = Op2
ROM_ORIG:19B6E 010 13 F8 11 10		       LDRB.W	       R1, [R3,R1,LSL#1]		     ; Load from Memory
ROM_ORIG:19B72 010 02 EB 11 11		       ADD.W	       R1, R2, R1,LSR#4			     ; Rd = Op1	+ Op2
ROM_ORIG:19B76 010 01 73		       STRB	       R1, [R0,#0xC]			     ; Store to	Memory
ROM_ORIG:19B78 010 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:19B7A 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:19B7A
ROM_ORIG:19B7C		       ; ---------------------------------------------------------------------------
ROM_ORIG:19B7C
ROM_ORIG:19B7C		       loc_19B7C							     ; CODE XREF: sub_19B34+10j
ROM_ORIG:19B7C 010 52 1C		       ADDS	       R2, R2, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:19B7E 010 D2 B2		       UXTB	       R2, R2				     ; Unsigned	extend byte to word
ROM_ORIG:19B7E
ROM_ORIG:19B80
ROM_ORIG:19B80		       loc_19B80							     ; CODE XREF: sub_19B34+Aj
ROM_ORIG:19B80 010 14 F8 12 30		       LDRB.W	       R3, [R4,R2,LSL#1]		     ; Load from Memory
ROM_ORIG:19B84 010 00 2B		       CMP	       R3, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19B86 010 DB D1		       BNE	       loc_19B40			     ; Branch
ROM_ORIG:19B86
ROM_ORIG:19B88 010 C5 73		       STRB	       R5, [R0,#0xF]			     ; Store to	Memory
ROM_ORIG:19B8A 010 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:19B8C 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:19B8C
ROM_ORIG:19B8C		       ; End of	function sub_19B34
ROM_ORIG:19B8C
ROM_ORIG:19B8C		       ; ---------------------------------------------------------------------------
ROM_ORIG:19B8E 00			       DCB    0
ROM_ORIG:19B8F 00			       DCB    0
ROM_ORIG:19B90 86 AF 01	00     dword_19B90     DCD 0x1AF86					     ; DATA XREF: sub_19B34+4r
ROM_ORIG:19B90											     ; sub_19B34+16r
ROM_ORIG:19B94 1F			       DCB 0x1F
ROM_ORIG:19B95 B5			       DCB 0xB5	; µ
ROM_ORIG:19B96 04			       DCB    4
ROM_ORIG:19B97 46			       DCB 0x46	; F
ROM_ORIG:19B98 02			       DCB    2
ROM_ORIG:19B99 AA			       DCB 0xAA	; ™
ROM_ORIG:19B9A 03			       DCB    3
ROM_ORIG:19B9B A9			       DCB 0xA9	; ©
ROM_ORIG:19B9C FD			       DCB 0xFD	; ˝
ROM_ORIG:19B9D F7			       DCB 0xF7	; ˜
ROM_ORIG:19B9E 00			       DCB    0
ROM_ORIG:19B9F FF			       DCB 0xFF
ROM_ORIG:19BA0 6A			       DCB 0x6A	; j
ROM_ORIG:19BA1 46			       DCB 0x46	; F
ROM_ORIG:19BA2 01			       DCB    1
ROM_ORIG:19BA3 A9			       DCB 0xA9	; ©
ROM_ORIG:19BA4 20			       DCB 0x20
ROM_ORIG:19BA5 46			       DCB 0x46	; F
ROM_ORIG:19BA6 FD			       DCB 0xFD	; ˝
ROM_ORIG:19BA7 F7			       DCB 0xF7	; ˜
ROM_ORIG:19BA8 F3			       DCB 0xF3	; Û
ROM_ORIG:19BA9 FE			       DCB 0xFE	; ˛
ROM_ORIG:19BAA BD			       DCB 0xBD	; Ω
ROM_ORIG:19BAB F8			       DCB 0xF8	; ¯
ROM_ORIG:19BAC 0C			       DCB  0xC
ROM_ORIG:19BAD 00			       DCB    0
ROM_ORIG:19BAE BD			       DCB 0xBD	; Ω
ROM_ORIG:19BAF F8			       DCB 0xF8	; ¯
ROM_ORIG:19BB0 04			       DCB    4
ROM_ORIG:19BB1 10			       DCB 0x10
ROM_ORIG:19BB2 88			       DCB 0x88	; à
ROM_ORIG:19BB3 42			       DCB 0x42	; B
ROM_ORIG:19BB4 08			       DCB    8
ROM_ORIG:19BB5 D1			       DCB 0xD1	; —
ROM_ORIG:19BB6 BD			       DCB 0xBD	; Ω
ROM_ORIG:19BB7 F8			       DCB 0xF8	; ¯
ROM_ORIG:19BB8 08			       DCB    8
ROM_ORIG:19BB9 00			       DCB    0
ROM_ORIG:19BBA BD			       DCB 0xBD	; Ω
ROM_ORIG:19BBB F8			       DCB 0xF8	; ¯
ROM_ORIG:19BBC 00			       DCB    0
ROM_ORIG:19BBD 10			       DCB 0x10
ROM_ORIG:19BBE 88			       DCB 0x88	; à
ROM_ORIG:19BBF 42			       DCB 0x42	; B
ROM_ORIG:19BC0 02			       DCB    2
ROM_ORIG:19BC1 D1			       DCB 0xD1	; —
ROM_ORIG:19BC2 00			       DCB    0
ROM_ORIG:19BC3 20			       DCB 0x20
ROM_ORIG:19BC4 04			       DCB    4
ROM_ORIG:19BC5 B0			       DCB 0xB0	; ∞
ROM_ORIG:19BC6 10			       DCB 0x10
ROM_ORIG:19BC7 BD			       DCB 0xBD	; Ω
ROM_ORIG:19BC8 01			       DCB    1
ROM_ORIG:19BC9 20			       DCB 0x20
ROM_ORIG:19BCA FB			       DCB 0xFB	; ˚
ROM_ORIG:19BCB E7			       DCB 0xE7	; Á
ROM_ORIG:19BCC C1			       DCB 0xC1	; ¡
ROM_ORIG:19BCD F3	       unk_19BCD       DCB 0xF3	; Û
ROM_ORIG:19BCE 08			       DCB    8
ROM_ORIG:19BCF 03			       DCB    3
ROM_ORIG:19BD0 00			       DCB    0
ROM_ORIG:19BD1 F5			       DCB 0xF5	; ı
ROM_ORIG:19BD2 F1			       DCB 0xF1	; Ò
ROM_ORIG:19BD3 31			       DCB 0x31	; 1
ROM_ORIG:19BD4 00			       DCB    0
ROM_ORIG:19BD5 B5			       DCB 0xB5	; µ
ROM_ORIG:19BD6 0B			       DCB  0xB
ROM_ORIG:19BD7 80			       DCB 0x80	; Ä
ROM_ORIG:19BD8 00			       DCB    0
ROM_ORIG:19BD9 23			       DCB 0x23	; #
ROM_ORIG:19BDA 4B			       DCB 0x4B	; K
ROM_ORIG:19BDB 80			       DCB 0x80	; Ä
ROM_ORIG:19BDC D2			       DCB 0xD2	; “
ROM_ORIG:19BDD B2			       DCB 0xB2	; ≤
ROM_ORIG:19BDE CA			       DCB 0xCA	;  
ROM_ORIG:19BDF 81			       DCB 0x81	; Å
ROM_ORIG:19BE0 40			       DCB 0x40	; @
ROM_ORIG:19BE1 F6			       DCB 0xF6	; ˆ
ROM_ORIG:19BE2 01			       DCB    1
ROM_ORIG:19BE3 02			       DCB    2
ROM_ORIG:19BE4 A1			       DCB 0xA1	; °
ROM_ORIG:19BE5 F8			       DCB 0xF8	; ¯
ROM_ORIG:19BE6 00			       DCB    0
ROM_ORIG:19BE7 22			       DCB 0x22	; "
ROM_ORIG:19BE8 A1			       DCB 0xA1	; °
ROM_ORIG:19BE9 F8			       DCB 0xF8	; ¯
ROM_ORIG:19BEA 40			       DCB 0x40	; @
ROM_ORIG:19BEB 32			       DCB 0x32	; 2
ROM_ORIG:19BEC 00			       DCB    0
ROM_ORIG:19BED F0			       DCB 0xF0	; 
ROM_ORIG:19BEE 04			       DCB    4
ROM_ORIG:19BEF F8			       DCB 0xF8	; ¯
ROM_ORIG:19BF0 00			       DCB    0
ROM_ORIG:19BF1 28			       DCB 0x28	; (
ROM_ORIG:19BF2 00			       DCB    0
ROM_ORIG:19BF3 D0			       DCB 0xD0	; –
ROM_ORIG:19BF4 01			       DCB    1
ROM_ORIG:19BF5 20			       DCB 0x20
ROM_ORIG:19BF6 00			       DCB    0
ROM_ORIG:19BF7 BD			       DCB 0xBD	; Ω
ROM_ORIG:19BF8 00			       DCB    0
ROM_ORIG:19BF9 F5	       unk_19BF9       DCB 0xF5	; ı
ROM_ORIG:19BFA F0			       DCB 0xF0	; 
ROM_ORIG:19BFB 30			       DCB 0x30	; 0
ROM_ORIG:19BFC B0			       DCB 0xB0	; ∞
ROM_ORIG:19BFD F8			       DCB 0xF8	; ¯
ROM_ORIG:19BFE 80			       DCB 0x80	; Ä
ROM_ORIG:19BFF 14			       DCB 0x14
ROM_ORIG:19C00 01			       DCB    1
ROM_ORIG:19C01 F4			       DCB 0xF4	; Ù
ROM_ORIG:19C02 24			       DCB 0x24	; $
ROM_ORIG:19C03 41			       DCB 0x41	; A
ROM_ORIG:19C04 4A			       DCB 0x4A	; J
ROM_ORIG:19C05 05			       DCB    5
ROM_ORIG:19C06 06			       DCB    6
ROM_ORIG:19C07 D4			       DCB 0xD4	; ‘
ROM_ORIG:19C08 00			       DCB    0
ROM_ORIG:19C09 29			       DCB 0x29	; )
ROM_ORIG:19C0A F7			       DCB 0xF7	; ˜
ROM_ORIG:19C0B D1			       DCB 0xD1	; —
ROM_ORIG:19C0C B0			       DCB 0xB0	; ∞
ROM_ORIG:19C0D F8			       DCB 0xF8	; ¯
ROM_ORIG:19C0E 80			       DCB 0x80	; Ä
ROM_ORIG:19C0F 04			       DCB    4
ROM_ORIG:19C10 10			       DCB 0x10
ROM_ORIG:19C11 F0			       DCB 0xF0	; 
ROM_ORIG:19C12 01			       DCB    1
ROM_ORIG:19C13 00			       DCB    0
ROM_ORIG:19C14 00			       DCB    0
ROM_ORIG:19C15 D0			       DCB 0xD0	; –
ROM_ORIG:19C16 01			       DCB    1
ROM_ORIG:19C17 20			       DCB 0x20
ROM_ORIG:19C18 70			       DCB 0x70	; p
ROM_ORIG:19C19 47			       DCB 0x47	; G
ROM_ORIG:19C1A 00			       DCB    0
ROM_ORIG:19C1B 00			       DCB    0
ROM_ORIG:19C1C
ROM_ORIG:19C1C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19C1C
ROM_ORIG:19C1C
ROM_ORIG:19C1C		       sub_19C1C							     ; CODE XREF: sub_179F8+194p
ROM_ORIG:19C1C
ROM_ORIG:19C1C		       var_38	       = -0x38
ROM_ORIG:19C1C		       var_30	       = -0x30
ROM_ORIG:19C1C		       var_2C	       = -0x2C
ROM_ORIG:19C1C		       var_28	       = -0x28
ROM_ORIG:19C1C		       var_24	       = -0x24
ROM_ORIG:19C1C
ROM_ORIG:19C1C 000 F0 B5		       PUSH	       {R4-R7,LR}			     ; Push registers
ROM_ORIG:19C1E 014 05 46		       MOV	       R5, R0				     ; Rd = Op2
ROM_ORIG:19C20 014 89 B0		       SUB	       SP, SP, #0x24			     ; Rd = Op1	- Op2
ROM_ORIG:19C22 038 0C 46		       MOV	       R4, R1				     ; Rd = Op2
ROM_ORIG:19C24 038 16 46		       MOV	       R6, R2				     ; Rd = Op2
ROM_ORIG:19C26 038 1F 46		       MOV	       R7, R3				     ; Rd = Op2
ROM_ORIG:19C28 038 FD F7 0C FE		       BL	       sub_17844			     ; Branch with Link
ROM_ORIG:19C28 038
ROM_ORIG:19C2C 038 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19C2E 038 13 D1		       BNE	       loc_19C58			     ; Branch
ROM_ORIG:19C2E
ROM_ORIG:19C30 038 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:19C32 038 05 AA		       ADD	       R2, SP, #0x38+var_24		     ; Rd = Op1	+ Op2
ROM_ORIG:19C34 038 31 46		       MOV	       R1, R6				     ; Rd = Op2
ROM_ORIG:19C36 038 FE F7 B7 FA		       BL	       sub_181A8			     ; Branch with Link
ROM_ORIG:19C36 038
ROM_ORIG:19C3A 038 05 A8		       ADD	       R0, SP, #0x38+var_24		     ; Rd = Op1	+ Op2
ROM_ORIG:19C3C 038 02 90		       STR	       R0, [SP,#0x38+var_30]		     ; Store to	Memory
ROM_ORIG:19C3E 038 02 AB		       ADD	       R3, SP, #0x38+var_30		     ; Rd = Op1	+ Op2
ROM_ORIG:19C40 038 0A 49		       LDR	       R1, =0x1AF1C			     ; Load from Memory
ROM_ORIG:19C42 038 03 AA		       ADD	       R2, SP, #0x38+var_2C		     ; Rd = Op1	+ Op2
ROM_ORIG:19C44 038 E0 B2		       UXTB	       R0, R4				     ; Unsigned	extend byte to word
ROM_ORIG:19C46 038 01 EB 40 00		       ADD.W	       R0, R1, R0,LSL#1			     ; Rd = Op1	+ Op2
ROM_ORIG:19C4A 038 31 46		       MOV	       R1, R6				     ; Rd = Op2
ROM_ORIG:19C4C 038 30 F8 20 0C		       LDRH.W	       R0, [R0,#-0x20]			     ; Load from Memory
ROM_ORIG:19C50 038 04 90		       STR	       R0, [SP,#0x38+var_28]		     ; Store to	Memory
ROM_ORIG:19C52 038 04 A8		       ADD	       R0, SP, #0x38+var_28		     ; Rd = Op1	+ Op2
ROM_ORIG:19C54 038 FE F7 6C FA		       BL	       sub_18130			     ; Branch with Link
ROM_ORIG:19C54 038
ROM_ORIG:19C58
ROM_ORIG:19C58		       loc_19C58							     ; CODE XREF: sub_19C1C+12j
ROM_ORIG:19C58 038 05 AB		       ADD	       R3, SP, #0x38+var_24		     ; Rd = Op1	+ Op2
ROM_ORIG:19C5A 038 BD F8 10 20		       LDRH.W	       R2, [SP,#0x38+var_28]		     ; Load from Memory
ROM_ORIG:19C5E 038 39 46		       MOV	       R1, R7				     ; Rd = Op2
ROM_ORIG:19C60 038 00 95		       STR	       R5, [SP,#0x38+var_38]		     ; Store to	Memory
ROM_ORIG:19C62 038 30 46		       MOV	       R0, R6				     ; Rd = Op2
ROM_ORIG:19C64 038 FC F7 4A FA		       BL	       sub_160FC			     ; Branch with Link
ROM_ORIG:19C64 038
ROM_ORIG:19C68 038 09 B0		       ADD	       SP, SP, #0x24			     ; Rd = Op1	+ Op2
ROM_ORIG:19C6A 014 F0 BD		       POP	       {R4-R7,PC}			     ; Pop registers
ROM_ORIG:19C6A
ROM_ORIG:19C6A		       ; End of	function sub_19C1C
ROM_ORIG:19C6A
ROM_ORIG:19C6A		       ; ---------------------------------------------------------------------------
ROM_ORIG:19C6C 1C AF 01	00     dword_19C6C     DCD 0x1AF1C					     ; DATA XREF: sub_19C1C+24r
ROM_ORIG:19C70
ROM_ORIG:19C70		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19C70
ROM_ORIG:19C70
ROM_ORIG:19C70		       sub_19C70							     ; CODE XREF: sub_17BE0+2Ap
ROM_ORIG:19C70 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:19C72 008 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:19C74 008 42 69		       LDR	       R2, [R0,#0x14]			     ; Load from Memory
ROM_ORIG:19C76 008 02 2A		       CMP	       R2, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19C78 008 02 D0		       BEQ	       loc_19C80			     ; Branch
ROM_ORIG:19C78
ROM_ORIG:19C7A 008 03 2A		       CMP	       R2, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19C7C 008 00 D0		       BEQ	       loc_19C80			     ; Branch
ROM_ORIG:19C7C
ROM_ORIG:19C7E 008 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:19C7E
ROM_ORIG:19C80
ROM_ORIG:19C80		       loc_19C80							     ; CODE XREF: sub_19C70+8j
ROM_ORIG:19C80											     ; sub_19C70+Cj
ROM_ORIG:19C80 008 02 6D		       LDR	       R2, [R0,#0x50]			     ; Load from Memory
ROM_ORIG:19C82 008 11 42		       TST	       R1, R2				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:19C84 008 23 D0		       BEQ	       loc_19CCE			     ; Branch
ROM_ORIG:19C84
ROM_ORIG:19C86 008 4F F0 DA 44		       MOV.W	       R4, #0x6D000000			     ; Rd = Op2
ROM_ORIG:19C8A 008 21 6E		       LDR	       R1, [R4,#0x60]			     ; Load from Memory
ROM_ORIG:19C8C 008 11 4A		       LDR	       R2, =0xF0FFFF75			     ; Load from Memory
ROM_ORIG:19C8E 008 11 4B		       LDR	       R3, =0xF0FFFF75			     ; Load from Memory
ROM_ORIG:19C90 008 11 40		       ANDS	       R1, R2				     ; Rd = Op1	& Op2
ROM_ORIG:19C92 008 82 68		       LDR	       R2, [R0,#8]			     ; Load from Memory
ROM_ORIG:19C94 008 DB 43		       MVNS	       R3, R3				     ; Rd = ~Op2
ROM_ORIG:19C96 008 1A 40		       ANDS	       R2, R3				     ; Rd = Op1	& Op2
ROM_ORIG:19C98 008 11 43		       ORRS	       R1, R2				     ; Rd = Op1	| Op2
ROM_ORIG:19C9A 008 21 66		       STR	       R1, [R4,#0x60]			     ; Store to	Memory
ROM_ORIG:19C9C 008 81 68		       LDR	       R1, [R0,#8]			     ; Load from Memory
ROM_ORIG:19C9E 008 0A 06		       LSLS	       R2, R1, #0x18			     ; Logical Shift Left
ROM_ORIG:19CA0 008 15 D5		       BPL	       loc_19CCE			     ; Branch
ROM_ORIG:19CA0
ROM_ORIG:19CA2 008 09 07		       LSLS	       R1, R1, #0x1C			     ; Logical Shift Left
ROM_ORIG:19CA4 008 13 D5		       BPL	       loc_19CCE			     ; Branch
ROM_ORIG:19CA4
ROM_ORIG:19CA6 008 0C 4A		       LDR	       R2, =0x48320000			     ; Load from Memory
ROM_ORIG:19CA8 008 11 69		       LDR	       R1, [R2,#0x10]			     ; Load from Memory
ROM_ORIG:19CA8
ROM_ORIG:19CAA
ROM_ORIG:19CAA		       loc_19CAA							     ; CODE XREF: sub_19C70+40j
ROM_ORIG:19CAA 008 13 69		       LDR	       R3, [R2,#0x10]			     ; Load from Memory
ROM_ORIG:19CAC 008 5B 1A		       SUBS	       R3, R3, R1			     ; Rd = Op1	- Op2
ROM_ORIG:19CAE 008 06 2B		       CMP	       R3, #6				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19CB0 008 FB D3		       BCC	       loc_19CAA			     ; Branch
ROM_ORIG:19CB0
ROM_ORIG:19CB2 008 21 6E		       LDR	       R1, [R4,#0x60]			     ; Load from Memory
ROM_ORIG:19CB4 008 41 F0 04 01		       ORR.W	       R1, R1, #4			     ; Rd = Op1	| Op2
ROM_ORIG:19CB8 008 21 66		       STR	       R1, [R4,#0x60]			     ; Store to	Memory
ROM_ORIG:19CBA 008 80 68		       LDR	       R0, [R0,#8]			     ; Load from Memory
ROM_ORIG:19CBC 008 40 07		       LSLS	       R0, R0, #0x1D			     ; Logical Shift Left
ROM_ORIG:19CBE 008 20 6E		       LDR	       R0, [R4,#0x60]			     ; Load from Memory
ROM_ORIG:19CC0 008 02 D4		       BMI	       loc_19CC8			     ; Branch
ROM_ORIG:19CC0
ROM_ORIG:19CC2 008 20 F0 04 00		       BIC.W	       R0, R0, #4			     ; Rd = Op1	& ~Op2
ROM_ORIG:19CC6 008 01 E0		       B	       loc_19CCC			     ; Branch
ROM_ORIG:19CC6
ROM_ORIG:19CC8		       ; ---------------------------------------------------------------------------
ROM_ORIG:19CC8
ROM_ORIG:19CC8		       loc_19CC8							     ; CODE XREF: sub_19C70+50j
ROM_ORIG:19CC8 008 40 F0 08 00		       ORR.W	       R0, R0, #8			     ; Rd = Op1	| Op2
ROM_ORIG:19CC8 008
ROM_ORIG:19CCC
ROM_ORIG:19CCC		       loc_19CCC							     ; CODE XREF: sub_19C70+56j
ROM_ORIG:19CCC 008 20 66		       STR	       R0, [R4,#0x60]			     ; Store to	Memory
ROM_ORIG:19CCC
ROM_ORIG:19CCE
ROM_ORIG:19CCE		       loc_19CCE							     ; CODE XREF: sub_19C70+14j
ROM_ORIG:19CCE											     ; sub_19C70+30j ...
ROM_ORIG:19CCE 008 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:19CD0 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:19CD0
ROM_ORIG:19CD0		       ; End of	function sub_19C70
ROM_ORIG:19CD0
ROM_ORIG:19CD0		       ; ---------------------------------------------------------------------------
ROM_ORIG:19CD2 00			       DCB    0
ROM_ORIG:19CD3 00			       DCB    0
ROM_ORIG:19CD4 75 FF FF	F0     dword_19CD4     DCD 0xF0FFFF75					     ; DATA XREF: sub_19C70+1Cr
ROM_ORIG:19CD4											     ; sub_19C70+1Er
ROM_ORIG:19CD8 00 00 32	48     dword_19CD8     DCD 0x48320000					     ; DATA XREF: sub_19C70+36r
ROM_ORIG:19CDC
ROM_ORIG:19CDC		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19CDC
ROM_ORIG:19CDC
ROM_ORIG:19CDC		       sub_19CDC							     ; CODE XREF: sub_17BE0+32p
ROM_ORIG:19CDC											     ; sub_17BE0+3Ap
ROM_ORIG:19CDC 000 01 23		       MOVS	       R3, #1				     ; Rd = Op2
ROM_ORIG:19CDE 000 70 B5		       PUSH	       {R4-R6,LR}			     ; Push registers
ROM_ORIG:19CE0 010 02 6D		       LDR	       R2, [R0,#0x50]			     ; Load from Memory
ROM_ORIG:19CE2 010 8B 40		       LSLS	       R3, R1				     ; Logical Shift Left
ROM_ORIG:19CE4 010 1A 42		       TST	       R2, R3				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:19CE6 010 01 D1		       BNE	       loc_19CEC			     ; Branch
ROM_ORIG:19CE6
ROM_ORIG:19CE8 010 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:19CEA 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:19CEA
ROM_ORIG:19CEC		       ; ---------------------------------------------------------------------------
ROM_ORIG:19CEC
ROM_ORIG:19CEC		       loc_19CEC							     ; CODE XREF: sub_19CDC+Aj
ROM_ORIG:19CEC 010 4F F0 DA 45		       MOV.W	       R5, #0x6D000000			     ; Rd = Op2
ROM_ORIG:19CF0 010 6A 6C		       LDR	       R2, [R5,#0x44]			     ; Load from Memory
ROM_ORIG:19CF2 010 C1 EB C1 03		       RSB.W	       R3, R1, R1,LSL#3			     ; Rd = Op2	- Op1
ROM_ORIG:19CF6 010 01 EB 81 04		       ADD.W	       R4, R1, R1,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:19CFA 010 00 EB 83 03		       ADD.W	       R3, R0, R3,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:19CFE 010 05 EB C4 04		       ADD.W	       R4, R5, R4,LSL#3			     ; Rd = Op1	+ Op2
ROM_ORIG:19D02 010 5E 6A		       LDR	       R6, [R3,#0x24]			     ; Load from Memory
ROM_ORIG:19D04 010 44 F8 9C 6F		       STR.W	       R6, [R4,#0x9C]!			     ; Store to	Memory
ROM_ORIG:19D08 010 9B 6A		       LDR	       R3, [R3,#0x28]			     ; Load from Memory
ROM_ORIG:19D0A 010 63 60		       STR	       R3, [R4,#4]			     ; Store to	Memory
ROM_ORIG:19D0C 010 29 B9		       CBNZ	       R1, loc_19D1A			     ; Compare and Branch on Non-Zero
ROM_ORIG:19D0C
ROM_ORIG:19D0E 010 80 88		       LDRH	       R0, [R0,#4]			     ; Load from Memory
ROM_ORIG:19D10 010 22 F4 60 61		       BIC.W	       R1, R2, #0xE00			     ; Rd = Op1	& ~Op2
ROM_ORIG:19D14 010 00 F4 60 60		       AND.W	       R0, R0, #0xE00			     ; Rd = Op1	& Op2
ROM_ORIG:19D18 010 06 E0		       B	       loc_19D28			     ; Branch
ROM_ORIG:19D18
ROM_ORIG:19D1A		       ; ---------------------------------------------------------------------------
ROM_ORIG:19D1A
ROM_ORIG:19D1A		       loc_19D1A							     ; CODE XREF: sub_19CDC+30j
ROM_ORIG:19D1A 010 41 88		       LDRH	       R1, [R0,#2]			     ; Load from Memory
ROM_ORIG:19D1C 010 29 64		       STR	       R1, [R5,#0x40]			     ; Store to	Memory
ROM_ORIG:19D1E 010 22 F4 E0 41		       BIC.W	       R1, R2, #0x7000			     ; Rd = Op1	& ~Op2
ROM_ORIG:19D22 010 80 88		       LDRH	       R0, [R0,#4]			     ; Load from Memory
ROM_ORIG:19D24 010 00 F4 E0 40		       AND.W	       R0, R0, #0x7000			     ; Rd = Op1	& Op2
ROM_ORIG:19D24 010
ROM_ORIG:19D28
ROM_ORIG:19D28		       loc_19D28							     ; CODE XREF: sub_19CDC+3Cj
ROM_ORIG:19D28 010 01 43		       ORRS	       R1, R0				     ; Rd = Op1	| Op2
ROM_ORIG:19D2A 010 41 F4 80 70		       ORR.W	       R0, R1, #0x100			     ; Rd = Op1	| Op2
ROM_ORIG:19D2E 010 68 64		       STR	       R0, [R5,#0x44]			     ; Store to	Memory
ROM_ORIG:19D30 010 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:19D32 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:19D32
ROM_ORIG:19D32		       ; End of	function sub_19CDC
ROM_ORIG:19D32
ROM_ORIG:19D34
ROM_ORIG:19D34		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19D34
ROM_ORIG:19D34
ROM_ORIG:19D34		       sub_19D34							     ; CODE XREF: sub_17BE0+66p
ROM_ORIG:19D34											     ; sub_17BE0+6Ep
ROM_ORIG:19D34 000 30 B5		       PUSH	       {R4,R5,LR}			     ; Push registers
ROM_ORIG:19D36 00C 01 24		       MOVS	       R4, #1				     ; Rd = Op2
ROM_ORIG:19D38 00C C1 EB C1 02		       RSB.W	       R2, R1, R1,LSL#3			     ; Rd = Op2	- Op1
ROM_ORIG:19D3C 00C 00 EB 82 02		       ADD.W	       R2, R0, R2,LSL#2			     ; Rd = Op1	+ Op2
ROM_ORIG:19D40 00C 00 6D		       LDR	       R0, [R0,#0x50]			     ; Load from Memory
ROM_ORIG:19D42 00C 04 FA 01 F3		       LSL.W	       R3, R4, R1			     ; Logical Shift Left
ROM_ORIG:19D46 00C 14 32		       ADDS	       R2, #0x14			     ; Rd = Op1	+ Op2
ROM_ORIG:19D48 00C 18 42		       TST	       R0, R3				     ; Set cond. codes on Op1 &	Op2
ROM_ORIG:19D4A 00C 35 D0		       BEQ	       loc_19DB8			     ; Branch
ROM_ORIG:19D4A
ROM_ORIG:19D4C 00C 01 EB 41 01		       ADD.W	       R1, R1, R1,LSL#1			     ; Rd = Op1	+ Op2
ROM_ORIG:19D50 00C 4F F0 DA 40		       MOV.W	       R0, #0x6D000000			     ; Rd = Op2
ROM_ORIG:19D54 00C 93 69		       LDR	       R3, [R2,#0x18]			     ; Load from Memory
ROM_ORIG:19D56 00C 00 EB 01 10		       ADD.W	       R0, R0, R1,LSL#4			     ; Rd = Op1	+ Op2
ROM_ORIG:19D5A 00C C0 F8 A4 30		       STR.W	       R3, [R0,#0xA4]			     ; Store to	Memory
ROM_ORIG:19D5E 00C 11 68		       LDR	       R1, [R2]				     ; Load from Memory
ROM_ORIG:19D60 00C 41 B1		       CBZ	       R1, loc_19D74			     ; Compare and Branch on Zero
ROM_ORIG:19D60
ROM_ORIG:19D62 00C 01 29		       CMP	       R1, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19D64 00C 05 D0		       BEQ	       loc_19D72			     ; Branch
ROM_ORIG:19D64
ROM_ORIG:19D66 00C 02 29		       CMP	       R1, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19D68 00C 01 D0		       BEQ	       loc_19D6E			     ; Branch
ROM_ORIG:19D68
ROM_ORIG:19D6A 00C 03 29		       CMP	       R1, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19D6C 00C 24 D1		       BNE	       loc_19DB8			     ; Branch
ROM_ORIG:19D6C
ROM_ORIG:19D6E
ROM_ORIG:19D6E		       loc_19D6E							     ; CODE XREF: sub_19D34+34j
ROM_ORIG:19D6E 00C 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:19D70 00C 00 E0		       B	       loc_19D74			     ; Branch
ROM_ORIG:19D70
ROM_ORIG:19D72		       ; ---------------------------------------------------------------------------
ROM_ORIG:19D72
ROM_ORIG:19D72		       loc_19D72							     ; CODE XREF: sub_19D34+30j
ROM_ORIG:19D72 00C 00 21		       MOVS	       R1, #0				     ; Rd = Op2
ROM_ORIG:19D72
ROM_ORIG:19D74
ROM_ORIG:19D74		       loc_19D74							     ; CODE XREF: sub_19D34+2Cj
ROM_ORIG:19D74											     ; sub_19D34+3Cj
ROM_ORIG:19D74 00C 53 68		       LDR	       R3, [R2,#4]			     ; Load from Memory
ROM_ORIG:19D76 00C 23 F0 07 03		       BIC.W	       R3, R3, #7			     ; Rd = Op1	& ~Op2
ROM_ORIG:19D7A 00C 0B 43		       ORRS	       R3, R1				     ; Rd = Op1	| Op2
ROM_ORIG:19D7C 00C 40 F8 80 3F		       STR.W	       R3, [R0,#0x80]!			     ; Store to	Memory
ROM_ORIG:19D80 00C 00 25		       MOVS	       R5, #0				     ; Rd = Op2
ROM_ORIG:19D82 00C 85 62		       STR	       R5, [R0,#0x28]			     ; Store to	Memory
ROM_ORIG:19D84 00C 84 62		       STR	       R4, [R0,#0x28]			     ; Store to	Memory
ROM_ORIG:19D86 00C 80 38		       SUBS	       R0, #0x80 ; 'Ä'			     ; Rd = Op1	- Op2
ROM_ORIG:19D88 00C 11 68		       LDR	       R1, [R2]				     ; Load from Memory
ROM_ORIG:19D8A 00C 02 29		       CMP	       R1, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19D8C 00C 08 D1		       BNE	       loc_19DA0			     ; Branch
ROM_ORIG:19D8C
ROM_ORIG:19D8E 00C 51 89		       LDRH	       R1, [R2,#0xA]			     ; Load from Memory
ROM_ORIG:19D90 00C 84 30		       ADDS	       R0, #0x84 ; 'Ñ'			     ; Rd = Op1	+ Op2
ROM_ORIG:19D92 00C 41 60		       STR	       R1, [R0,#4]			     ; Store to	Memory
ROM_ORIG:19D94 00C 11 89		       LDRH	       R1, [R2,#8]			     ; Load from Memory
ROM_ORIG:19D96 00C 41 F4 80 71		       ORR.W	       R1, R1, #0x100			     ; Rd = Op1	| Op2
ROM_ORIG:19D9A 00C 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:19D9C 00C 44 62		       STR	       R4, [R0,#0x24]			     ; Store to	Memory
ROM_ORIG:19D9E 00C 84 38		       SUBS	       R0, #0x84 ; 'Ñ'			     ; Rd = Op1	- Op2
ROM_ORIG:19D9E
ROM_ORIG:19DA0
ROM_ORIG:19DA0		       loc_19DA0							     ; CODE XREF: sub_19D34+58j
ROM_ORIG:19DA0 00C 02 21		       MOVS	       R1, #2				     ; Rd = Op2
ROM_ORIG:19DA2 00C C0 F8 A8 10		       STR.W	       R1, [R0,#0xA8]			     ; Store to	Memory
ROM_ORIG:19DA6 00C C0 F8 A8 10		       STR.W	       R1, [R0,#0xA8]			     ; Store to	Memory
ROM_ORIG:19DAA 00C 13 68		       LDR	       R3, [R2]				     ; Load from Memory
ROM_ORIG:19DAC 00C 02 2B		       CMP	       R3, #2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19DAE 00C 13 89		       LDRH	       R3, [R2,#8]			     ; Load from Memory
ROM_ORIG:19DB0 00C 04 D1		       BNE	       loc_19DBC			     ; Branch
ROM_ORIG:19DB0
ROM_ORIG:19DB2 00C 23 F4 80 73		       BIC.W	       R3, R3, #0x100			     ; Rd = Op1	& ~Op2
ROM_ORIG:19DB6 00C 01 E0		       B	       loc_19DBC			     ; Branch
ROM_ORIG:19DB6
ROM_ORIG:19DB8		       ; ---------------------------------------------------------------------------
ROM_ORIG:19DB8
ROM_ORIG:19DB8		       loc_19DB8							     ; CODE XREF: sub_19D34+16j
ROM_ORIG:19DB8											     ; sub_19D34+38j
ROM_ORIG:19DB8 00C 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:19DBA 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:19DBA
ROM_ORIG:19DBC		       ; ---------------------------------------------------------------------------
ROM_ORIG:19DBC
ROM_ORIG:19DBC		       loc_19DBC							     ; CODE XREF: sub_19D34+7Cj
ROM_ORIG:19DBC											     ; sub_19D34+82j
ROM_ORIG:19DBC 00C C0 F8 84 30		       STR.W	       R3, [R0,#0x84]			     ; Store to	Memory
ROM_ORIG:19DC0 00C 13 68		       LDR	       R3, [R2]				     ; Load from Memory
ROM_ORIG:19DC2 00C 01 2B		       CMP	       R3, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19DC4 00C 01 D0		       BEQ	       loc_19DCA			     ; Branch
ROM_ORIG:19DC4
ROM_ORIG:19DC6 00C 03 2B		       CMP	       R3, #3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19DC8 00C 02 D1		       BNE	       loc_19DD0			     ; Branch
ROM_ORIG:19DC8
ROM_ORIG:19DCA
ROM_ORIG:19DCA		       loc_19DCA							     ; CODE XREF: sub_19D34+90j
ROM_ORIG:19DCA 00C 92 89		       LDRH	       R2, [R2,#0xC]			     ; Load from Memory
ROM_ORIG:19DCC 00C C0 F8 8C 20		       STR.W	       R2, [R0,#0x8C]			     ; Store to	Memory
ROM_ORIG:19DCC 00C
ROM_ORIG:19DD0
ROM_ORIG:19DD0		       loc_19DD0							     ; CODE XREF: sub_19D34+94j
ROM_ORIG:19DD0 00C 40 F8 A8 5F		       STR.W	       R5, [R0,#0xA8]!			     ; Store to	Memory
ROM_ORIG:19DD4 00C 04 60		       STR	       R4, [R0]				     ; Store to	Memory
ROM_ORIG:19DD6 00C 05 60		       STR	       R5, [R0]				     ; Store to	Memory
ROM_ORIG:19DD8 00C 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:19DDA 00C 05 60		       STR	       R5, [R0]				     ; Store to	Memory
ROM_ORIG:19DDC 00C 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:19DDE 00C 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:19DE0 00C 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:19DE2 00C 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:19DE4 00C 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:19DE6 00C 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:19DE8 00C 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:19DEA 00C 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:19DEC 00C 01 60		       STR	       R1, [R0]				     ; Store to	Memory
ROM_ORIG:19DEE 00C 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:19DF0 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:19DF0
ROM_ORIG:19DF0		       ; End of	function sub_19D34
ROM_ORIG:19DF0
ROM_ORIG:19DF0		       ; ---------------------------------------------------------------------------
ROM_ORIG:19DF2 00			       DCB    0
ROM_ORIG:19DF3 00			       DCB    0
ROM_ORIG:19DF4 2D			       DCB 0x2D	; -
ROM_ORIG:19DF5 E9	       unk_19DF5       DCB 0xE9	; È					     ; DATA XREF: L4_unkn_init+6Ao
ROM_ORIG:19DF5											     ; ROM:off_40017F58o
ROM_ORIG:19DF6 F0			       DCB 0xF0	; 
ROM_ORIG:19DF7 41			       DCB 0x41	; A
ROM_ORIG:19DF8 11			       DCB 0x11
ROM_ORIG:19DF9 4F			       DCB 0x4F	; O
ROM_ORIG:19DFA D7			       DCB 0xD7	; ◊
ROM_ORIG:19DFB F8			       DCB 0xF8	; ¯
ROM_ORIG:19DFC 10			       DCB 0x10
ROM_ORIG:19DFD 08			       DCB    8
ROM_ORIG:19DFE 00			       DCB    0
ROM_ORIG:19DFF 24			       DCB 0x24	; $
ROM_ORIG:19E00 10			       DCB 0x10
ROM_ORIG:19E01 4D			       DCB 0x4D	; M
ROM_ORIG:19E02 4F			       DCB 0x4F	; O
ROM_ORIG:19E03 F4			       DCB 0xF4	; Ù
ROM_ORIG:19E04 80			       DCB 0x80	; Ä
ROM_ORIG:19E05 78			       DCB 0x78	; x
ROM_ORIG:19E06 10			       DCB 0x10
ROM_ORIG:19E07 4E			       DCB 0x4E	; N
ROM_ORIG:19E08 13			       DCB 0x13
ROM_ORIG:19E09 E0			       DCB 0xE0	; ‡
ROM_ORIG:19E0A A8			       DCB 0xA8	; ®
ROM_ORIG:19E0B 8A			       DCB 0x8A	; ä
ROM_ORIG:19E0C 68			       DCB 0x68	; h
ROM_ORIG:19E0D B1			       DCB 0xB1	; ±
ROM_ORIG:19E0E D6			       DCB 0xD6	; ÷
ROM_ORIG:19E0F F8			       DCB 0xF8	; ¯
ROM_ORIG:19E10 80			       DCB 0x80	; Ä
ROM_ORIG:19E11 28			       DCB 0x28	; (
ROM_ORIG:19E12 00			       DCB    0
ROM_ORIG:19E13 1F			       DCB 0x1F
ROM_ORIG:19E14 29			       DCB 0x29	; )
ROM_ORIG:19E15 69			       DCB 0x69	; i
ROM_ORIG:19E16 00			       DCB    0
ROM_ORIG:19E17 04			       DCB    4
ROM_ORIG:19E18 04			       DCB    4
ROM_ORIG:19E19 C1			       DCB 0xC1	; ¡
ROM_ORIG:19E1A 00			       DCB    0
ROM_ORIG:19E1B 0C			       DCB  0xC
ROM_ORIG:19E1C 29			       DCB 0x29	; )
ROM_ORIG:19E1D 61			       DCB 0x61	; a
ROM_ORIG:19E1E A8			       DCB 0xA8	; ®
ROM_ORIG:19E1F 82			       DCB 0x82	; Ç
ROM_ORIG:19E20 03			       DCB    3
ROM_ORIG:19E21 D1			       DCB 0xD1	; —
ROM_ORIG:19E22 01			       DCB    1
ROM_ORIG:19E23 24			       DCB 0x24	; $
ROM_ORIG:19E24 20			       DCB 0x20
ROM_ORIG:19E25 46			       DCB 0x46	; F
ROM_ORIG:19E26 00			       DCB    0
ROM_ORIG:19E27 F0			       DCB 0xF0	; 
ROM_ORIG:19E28 11			       DCB 0x11
ROM_ORIG:19E29 F8			       DCB 0xF8	; ¯
ROM_ORIG:19E2A C7			       DCB 0xC7	; «
ROM_ORIG:19E2B F8			       DCB 0xF8	; ¯
ROM_ORIG:19E2C 10			       DCB 0x10
ROM_ORIG:19E2D 88			       DCB 0x88	; à
ROM_ORIG:19E2E D7			       DCB 0xD7	; ◊
ROM_ORIG:19E2F F8			       DCB 0xF8	; ¯
ROM_ORIG:19E30 10			       DCB 0x10
ROM_ORIG:19E31 08			       DCB    8
ROM_ORIG:19E32 C0			       DCB 0xC0	; ¿
ROM_ORIG:19E33 05			       DCB    5
ROM_ORIG:19E34 01			       DCB    1
ROM_ORIG:19E35 D5			       DCB 0xD5	; ’
ROM_ORIG:19E36 00			       DCB    0
ROM_ORIG:19E37 2C			       DCB 0x2C	; ,
ROM_ORIG:19E38 E7			       DCB 0xE7	; Á
ROM_ORIG:19E39 D0			       DCB 0xD0	; –
ROM_ORIG:19E3A BD			       DCB 0xBD	; Ω
ROM_ORIG:19E3B E8			       DCB 0xE8	; Ë
ROM_ORIG:19E3C F0			       DCB 0xF0	; 
ROM_ORIG:19E3D 81			       DCB 0x81	; Å
ROM_ORIG:19E3E 00			       DCB    0
ROM_ORIG:19E3F 00			       DCB    0
ROM_ORIG:19E40 00			       DCB    0
ROM_ORIG:19E41 80			       DCB 0x80	; Ä
ROM_ORIG:19E42 05			       DCB    5
ROM_ORIG:19E43 48			       DCB 0x48	; H
ROM_ORIG:19E44 EC			       DCB 0xEC	; Ï
ROM_ORIG:19E45 FC			       DCB 0xFC	; ¸
ROM_ORIG:19E46 20			       DCB 0x20
ROM_ORIG:19E47 40			       DCB 0x40	; @
ROM_ORIG:19E48 00			       DCB    0
ROM_ORIG:19E49 A0			       DCB 0xA0	; †
ROM_ORIG:19E4A 05			       DCB    5
ROM_ORIG:19E4B 48			       DCB 0x48	; H
ROM_ORIG:19E4C 03			       DCB    3
ROM_ORIG:19E4D 46			       DCB 0x46	; F
ROM_ORIG:19E4E 0C			       DCB  0xC
ROM_ORIG:19E4F 48			       DCB 0x48	; H
ROM_ORIG:19E50 0C			       DCB  0xC
ROM_ORIG:19E51 49			       DCB 0x49	; I
ROM_ORIG:19E52 00			       DCB    0
ROM_ORIG:19E53 22			       DCB 0x22	; "
ROM_ORIG:19E54 01			       DCB    1
ROM_ORIG:19E55 2B			       DCB 0x2B	; +
ROM_ORIG:19E56 00			       DCB    0
ROM_ORIG:19E57 68			       DCB 0x68	; h
ROM_ORIG:19E58 0A			       DCB  0xA
ROM_ORIG:19E59 D1			       DCB 0xD1	; —
ROM_ORIG:19E5A D1			       DCB 0xD1	; —
ROM_ORIG:19E5B F8			       DCB 0xF8	; ¯
ROM_ORIG:19E5C 14			       DCB 0x14
ROM_ORIG:19E5D 38			       DCB 0x38	; 8
ROM_ORIG:19E5E 23			       DCB 0x23	; #
ROM_ORIG:19E5F F4			       DCB 0xF4	; Ù
ROM_ORIG:19E60 80			       DCB 0x80	; Ä
ROM_ORIG:19E61 73			       DCB 0x73	; s
ROM_ORIG:19E62 C1			       DCB 0xC1	; ¡
ROM_ORIG:19E63 F8			       DCB 0xF8	; ¯
ROM_ORIG:19E64 14			       DCB 0x14
ROM_ORIG:19E65 38			       DCB 0x38	; 8
ROM_ORIG:19E66 82			       DCB 0x82	; Ç
ROM_ORIG:19E67 61			       DCB 0x61	; a
ROM_ORIG:19E68 41			       DCB 0x41	; A
ROM_ORIG:19E69 68			       DCB 0x68	; h
ROM_ORIG:19E6A 00			       DCB    0
ROM_ORIG:19E6B 29			       DCB 0x29	; )
ROM_ORIG:19E6C 07			       DCB    7
ROM_ORIG:19E6D D0			       DCB 0xD0	; –
ROM_ORIG:19E6E 08			       DCB    8
ROM_ORIG:19E6F 47			       DCB 0x47	; G
ROM_ORIG:19E70 D1			       DCB 0xD1	; —
ROM_ORIG:19E71 F8			       DCB 0xF8	; ¯
ROM_ORIG:19E72 0C			       DCB  0xC
ROM_ORIG:19E73 38			       DCB 0x38	; 8
ROM_ORIG:19E74 23			       DCB 0x23	; #
ROM_ORIG:19E75 F0			       DCB 0xF0	; 
ROM_ORIG:19E76 01			       DCB    1
ROM_ORIG:19E77 03			       DCB    3
ROM_ORIG:19E78 C1			       DCB 0xC1	; ¡
ROM_ORIG:19E79 F8			       DCB 0xF8	; ¯
ROM_ORIG:19E7A 0C			       DCB  0xC
ROM_ORIG:19E7B 38			       DCB 0x38	; 8
ROM_ORIG:19E7C 82			       DCB 0x82	; Ç
ROM_ORIG:19E7D 61			       DCB 0x61	; a
ROM_ORIG:19E7E 70			       DCB 0x70	; p
ROM_ORIG:19E7F 47			       DCB 0x47	; G
ROM_ORIG:19E80 EC			       DCB 0xEC	; Ï
ROM_ORIG:19E81 FC			       DCB 0xFC	; ¸
ROM_ORIG:19E82 20			       DCB 0x20
ROM_ORIG:19E83 40			       DCB 0x40	; @
ROM_ORIG:19E84 00			       DCB    0
ROM_ORIG:19E85 80			       DCB 0x80	; Ä
ROM_ORIG:19E86 05			       DCB    5
ROM_ORIG:19E87 48			       DCB 0x48	; H
ROM_ORIG:19E88 2D			       DCB 0x2D	; -
ROM_ORIG:19E89 E9	       unk_19E89       DCB 0xE9	; È					     ; DATA XREF: L4_unkn_init+60o
ROM_ORIG:19E89											     ; ROM:off_40017F54o
ROM_ORIG:19E8A F0			       DCB 0xF0	; 
ROM_ORIG:19E8B 41			       DCB 0x41	; A
ROM_ORIG:19E8C 16			       DCB 0x16
ROM_ORIG:19E8D 4E			       DCB 0x4E	; N
ROM_ORIG:19E8E D6			       DCB 0xD6	; ÷
ROM_ORIG:19E8F F8			       DCB 0xF8	; ¯
ROM_ORIG:19E90 08			       DCB    8
ROM_ORIG:19E91 08			       DCB    8
ROM_ORIG:19E92 00			       DCB    0
ROM_ORIG:19E93 27			       DCB 0x27	; '
ROM_ORIG:19E94 15			       DCB 0x15
ROM_ORIG:19E95 4C			       DCB 0x4C	; L
ROM_ORIG:19E96 16			       DCB 0x16
ROM_ORIG:19E97 4D			       DCB 0x4D	; M
ROM_ORIG:19E98 20			       DCB 0x20
ROM_ORIG:19E99 E0			       DCB 0xE0	; ‡
ROM_ORIG:19E9A A1			       DCB 0xA1	; °
ROM_ORIG:19E9B 69			       DCB 0x69	; i
ROM_ORIG:19E9C A0			       DCB 0xA0	; †
ROM_ORIG:19E9D 89			       DCB 0x89	; â
ROM_ORIG:19E9E 31			       DCB 0x31	; 1
ROM_ORIG:19E9F F8			       DCB 0xF8	; ¯
ROM_ORIG:19EA0 02			       DCB    2
ROM_ORIG:19EA1 2B			       DCB 0x2B	; +
ROM_ORIG:19EA2 02			       DCB    2
ROM_ORIG:19EA3 28			       DCB 0x28	; (
ROM_ORIG:19EA4 A2			       DCB 0xA2	; ¢
ROM_ORIG:19EA5 80			       DCB 0x80	; Ä
ROM_ORIG:19EA6 A1			       DCB 0xA1	; °
ROM_ORIG:19EA7 61			       DCB 0x61	; a
ROM_ORIG:19EA8 0E			       DCB  0xE
ROM_ORIG:19EA9 D8			       DCB 0xD8	; ÿ
ROM_ORIG:19EAA E1			       DCB 0xE1	; ·
ROM_ORIG:19EAB 88			       DCB 0x88	; à
ROM_ORIG:19EAC 21			       DCB 0x21	; !
ROM_ORIG:19EAD F0			       DCB 0xF0	; 
ROM_ORIG:19EAE FF			       DCB 0xFF
ROM_ORIG:19EAF 01			       DCB    1
ROM_ORIG:19EB0 89			       DCB 0x89	; â
ROM_ORIG:19EB1 1C			       DCB 0x1C
ROM_ORIG:19EB2 E1			       DCB 0xE1	; ·
ROM_ORIG:19EB3 80			       DCB 0x80	; Ä
ROM_ORIG:19EB4 61			       DCB 0x61	; a
ROM_ORIG:19EB5 68			       DCB 0x68	; h
ROM_ORIG:19EB6 C5			       DCB 0xC5	; ≈
ROM_ORIG:19EB7 F8			       DCB 0xF8	; ¯
ROM_ORIG:19EB8 80			       DCB 0x80	; Ä
ROM_ORIG:19EB9 10			       DCB 0x10
ROM_ORIG:19EBA 80			       DCB 0x80	; Ä
ROM_ORIG:19EBB 1E			       DCB 0x1E
ROM_ORIG:19EBC A0			       DCB 0xA0	; †
ROM_ORIG:19EBD 81			       DCB 0x81	; Å
ROM_ORIG:19EBE 01			       DCB    1
ROM_ORIG:19EBF 27			       DCB 0x27	; '
ROM_ORIG:19EC0 00			       DCB    0
ROM_ORIG:19EC1 20			       DCB 0x20
ROM_ORIG:19EC2 FF			       DCB 0xFF
ROM_ORIG:19EC3 F7			       DCB 0xF7	; ˜
ROM_ORIG:19EC4 C3			       DCB 0xC3	; √
ROM_ORIG:19EC5 FF			       DCB 0xFF
ROM_ORIG:19EC6 04			       DCB    4
ROM_ORIG:19EC7 E0			       DCB 0xE0	; ‡
ROM_ORIG:19EC8 61			       DCB 0x61	; a
ROM_ORIG:19EC9 68			       DCB 0x68	; h
ROM_ORIG:19ECA C5			       DCB 0xC5	; ≈
ROM_ORIG:19ECB F8			       DCB 0xF8	; ¯
ROM_ORIG:19ECC 80			       DCB 0x80	; Ä
ROM_ORIG:19ECD 10			       DCB 0x10
ROM_ORIG:19ECE 80			       DCB 0x80	; Ä
ROM_ORIG:19ECF 1E			       DCB 0x1E
ROM_ORIG:19ED0 A0			       DCB 0xA0	; †
ROM_ORIG:19ED1 81			       DCB 0x81	; Å
ROM_ORIG:19ED2 01			       DCB    1
ROM_ORIG:19ED3 20			       DCB 0x20
ROM_ORIG:19ED4 C6			       DCB 0xC6	; ∆
ROM_ORIG:19ED5 F8			       DCB 0xF8	; ¯
ROM_ORIG:19ED6 08			       DCB    8
ROM_ORIG:19ED7 08			       DCB    8
ROM_ORIG:19ED8 D6			       DCB 0xD6	; ÷
ROM_ORIG:19ED9 F8			       DCB 0xF8	; ¯
ROM_ORIG:19EDA 08			       DCB    8
ROM_ORIG:19EDB 08			       DCB    8
ROM_ORIG:19EDC C0			       DCB 0xC0	; ¿
ROM_ORIG:19EDD 07			       DCB    7
ROM_ORIG:19EDE 01			       DCB    1
ROM_ORIG:19EDF D0			       DCB 0xD0	; –
ROM_ORIG:19EE0 00			       DCB    0
ROM_ORIG:19EE1 2F			       DCB 0x2F	; /
ROM_ORIG:19EE2 DA			       DCB 0xDA	; ⁄
ROM_ORIG:19EE3 D0			       DCB 0xD0	; –
ROM_ORIG:19EE4 BD			       DCB 0xBD	; Ω
ROM_ORIG:19EE5 E8			       DCB 0xE8	; Ë
ROM_ORIG:19EE6 F0			       DCB 0xF0	; 
ROM_ORIG:19EE7 81			       DCB 0x81	; Å
ROM_ORIG:19EE8 00			       DCB    0
ROM_ORIG:19EE9 80			       DCB 0x80	; Ä
ROM_ORIG:19EEA 05			       DCB    5
ROM_ORIG:19EEB 48			       DCB 0x48	; H
ROM_ORIG:19EEC EC			       DCB 0xEC	; Ï
ROM_ORIG:19EED FC			       DCB 0xFC	; ¸
ROM_ORIG:19EEE 20			       DCB 0x20
ROM_ORIG:19EEF 40			       DCB 0x40	; @
ROM_ORIG:19EF0 00			       DCB    0
ROM_ORIG:19EF1 A0			       DCB 0xA0	; †
ROM_ORIG:19EF2 05			       DCB    5
ROM_ORIG:19EF3 48			       DCB 0x48	; H
ROM_ORIG:19EF4
ROM_ORIG:19EF4		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19EF4
ROM_ORIG:19EF4
ROM_ORIG:19EF4		       sub_19EF4							     ; CODE XREF: sub_1803C+56p
ROM_ORIG:19EF4 000 00 23		       MOVS	       R3, #0				     ; Rd = Op2
ROM_ORIG:19EF6 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:19EF8 008 04 E0		       B	       loc_19F04			     ; Branch
ROM_ORIG:19EF8
ROM_ORIG:19EFA		       ; ---------------------------------------------------------------------------
ROM_ORIG:19EFA
ROM_ORIG:19EFA		       loc_19EFA							     ; CODE XREF: sub_19EF4+12j
ROM_ORIG:19EFA 008 50 F8 23 40		       LDR.W	       R4, [R0,R3,LSL#2]		     ; Load from Memory
ROM_ORIG:19EFE 008 41 F8 23 40		       STR.W	       R4, [R1,R3,LSL#2]		     ; Store to	Memory
ROM_ORIG:19F02 008 5B 1C		       ADDS	       R3, R3, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:19F02
ROM_ORIG:19F04
ROM_ORIG:19F04		       loc_19F04							     ; CODE XREF: sub_19EF4+4j
ROM_ORIG:19F04 008 93 42		       CMP	       R3, R2				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19F06 008 F8 D3		       BCC	       loc_19EFA			     ; Branch
ROM_ORIG:19F06
ROM_ORIG:19F08 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:19F08
ROM_ORIG:19F08		       ; End of	function sub_19EF4
ROM_ORIG:19F08
ROM_ORIG:19F0A
ROM_ORIG:19F0A		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19F0A
ROM_ORIG:19F0A
ROM_ORIG:19F0A		       sub_19F0A							     ; CODE XREF: sub_18130+4Ep
ROM_ORIG:19F0A 000 30 B5		       PUSH	       {R4,R5,LR}			     ; Push registers
ROM_ORIG:19F0C 00C 00 24		       MOVS	       R4, #0				     ; Rd = Op2
ROM_ORIG:19F0E 00C 23 46		       MOV	       R3, R4				     ; Rd = Op2
ROM_ORIG:19F10 00C 22 46		       MOV	       R2, R4				     ; Rd = Op2
ROM_ORIG:19F12 00C 06 E0		       B	       loc_19F22			     ; Branch
ROM_ORIG:19F12
ROM_ORIG:19F14		       ; ---------------------------------------------------------------------------
ROM_ORIG:19F14
ROM_ORIG:19F14		       loc_19F14							     ; CODE XREF: sub_19F0A+20j
ROM_ORIG:19F14 00C 99 42		       CMP	       R1, R3				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19F16 00C 02 D9		       BLS	       loc_19F1E			     ; Branch
ROM_ORIG:19F16
ROM_ORIG:19F18 00C 44 68		       LDR	       R4, [R0,#4]			     ; Load from Memory
ROM_ORIG:19F1A 00C 0B 46		       MOV	       R3, R1				     ; Rd = Op2
ROM_ORIG:19F1C 00C 0C 44		       ADD	       R4, R1				     ; Rd = Op1	+ Op2
ROM_ORIG:19F1C
ROM_ORIG:19F1E
ROM_ORIG:19F1E		       loc_19F1E							     ; CODE XREF: sub_19F0A+Cj
ROM_ORIG:19F1E 00C 20 30		       ADDS	       R0, #0x20 ; ' '			     ; Rd = Op1	+ Op2
ROM_ORIG:19F20 00C 52 1C		       ADDS	       R2, R2, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:19F20
ROM_ORIG:19F22
ROM_ORIG:19F22		       loc_19F22							     ; CODE XREF: sub_19F0A+8j
ROM_ORIG:19F22 00C 01 68		       LDR	       R1, [R0]				     ; Load from Memory
ROM_ORIG:19F24 00C 4D 1C		       ADDS	       R5, R1, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:19F26 00C 01 D0		       BEQ	       loc_19F2C			     ; Branch
ROM_ORIG:19F26
ROM_ORIG:19F28 00C 10 2A		       CMP	       R2, #0x10			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19F2A 00C F3 D3		       BCC	       loc_19F14			     ; Branch
ROM_ORIG:19F2A
ROM_ORIG:19F2C
ROM_ORIG:19F2C		       loc_19F2C							     ; CODE XREF: sub_19F0A+1Cj
ROM_ORIG:19F2C 00C 20 46		       MOV	       R0, R4				     ; Rd = Op2
ROM_ORIG:19F2E 00C 30 BD		       POP	       {R4,R5,PC}			     ; Pop registers
ROM_ORIG:19F2E
ROM_ORIG:19F2E		       ; End of	function sub_19F0A
ROM_ORIG:19F2E
ROM_ORIG:19F30
ROM_ORIG:19F30		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19F30
ROM_ORIG:19F30
ROM_ORIG:19F30		       sub_19F30							     ; CODE XREF: sub_18260+3Ep
ROM_ORIG:19F30											     ; DATA XREF: HS:40014200o
ROM_ORIG:19F30
ROM_ORIG:19F30		       var_10	       = -0x10
ROM_ORIG:19F30		       var_C	       = -0xC
ROM_ORIG:19F30
ROM_ORIG:19F30 000 1C B5		       PUSH	       {R2-R4,LR}			     ; Push registers
ROM_ORIG:19F32 010 40 F6 3B 00		       MOVW	       R0, #0x83B			     ; Rd = Op2
ROM_ORIG:19F36 010 01 90		       STR	       R0, [SP,#0x10+var_C]		     ; Store to	Memory
ROM_ORIG:19F38 010 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:19F3A 010 00 F0 E5 F8		       BL	       sub_1A108			     ; Branch with Link
ROM_ORIG:19F3A 010
ROM_ORIG:19F3E 010 20 BB		       CBNZ	       R0, loc_19F8A			     ; Compare and Branch on Non-Zero
ROM_ORIG:19F3E
ROM_ORIG:19F40 010 FB F7 3C FE		       BL	       sub_15BBC			     ; Branch with Link
ROM_ORIG:19F40 010
ROM_ORIG:19F44 010 04 28		       CMP	       R0, #4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19F46 010 04 46		       MOV	       R4, R0				     ; Rd = Op2
ROM_ORIG:19F48 010 21 D0		       BEQ	       loc_19F8E			     ; Branch
ROM_ORIG:19F48
ROM_ORIG:19F4A 010 05 28		       CMP	       R0, #5				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19F4C 010 24 D0		       BEQ	       loc_19F98			     ; Branch
ROM_ORIG:19F4C
ROM_ORIG:19F4E 010 06 28		       CMP	       R0, #6				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19F50 010 16 D1		       BNE	       loc_19F80			     ; Branch
ROM_ORIG:19F50
ROM_ORIG:19F52 010 BD F8 04 00		       LDRH.W	       R0, [SP,#0x10+var_C]		     ; Load from Memory
ROM_ORIG:19F56 010 40 F4 40 70		       ORR.W	       R0, R0, #0x300			     ; Rd = Op1	| Op2
ROM_ORIG:19F56 010
ROM_ORIG:19F5A
ROM_ORIG:19F5A		       loc_19F5A							     ; CODE XREF: sub_19F30+66j
ROM_ORIG:19F5A 010 01 90		       STR	       R0, [SP,#0x10+var_C]		     ; Store to	Memory
ROM_ORIG:19F5C 010 00 F0 C4 F8		       BL	       sub_1A0E8			     ; Branch with Link
ROM_ORIG:19F5C 010
ROM_ORIG:19F60 010 98 B9		       CBNZ	       R0, loc_19F8A			     ; Compare and Branch on Non-Zero
ROM_ORIG:19F60
ROM_ORIG:19F62
ROM_ORIG:19F62		       loc_19F62							     ; CODE XREF: sub_19F30+72j
ROM_ORIG:19F62 010 10 48		       LDR	       R0, =dword_4020FD58		     ; Load from Memory
ROM_ORIG:19F64 010 40 F2 1E 53		       MOVW	       R3, #0x51E			     ; Rd = Op2
ROM_ORIG:19F68 010 00 93		       STR	       R3, [SP,#0x10+var_10]		     ; Store to	Memory
ROM_ORIG:19F6A 010 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:19F6C 010 01 AA		       ADD	       R2, SP, #0x10+var_C		     ; Rd = Op1	+ Op2
ROM_ORIG:19F6E 010 03 68		       LDR	       R3, [R0]				     ; Load from Memory
ROM_ORIG:19F70 010 4B 20		       MOVS	       R0, #0x4B ; 'K'			     ; Rd = Op2
ROM_ORIG:19F72 010 00 F0 43 F9		       BL	       sub_1A1FC			     ; Branch with Link
ROM_ORIG:19F72 010
ROM_ORIG:19F76 010 40 B9		       CBNZ	       R0, loc_19F8A			     ; Compare and Branch on Non-Zero
ROM_ORIG:19F76
ROM_ORIG:19F78 010 05 2C		       CMP	       R4, #5				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19F7A 010 01 D1		       BNE	       loc_19F80			     ; Branch
ROM_ORIG:19F7A
ROM_ORIG:19F7C 010 00 F0 B4 F8		       BL	       sub_1A0E8			     ; Branch with Link
ROM_ORIG:19F7C 010
ROM_ORIG:19F80
ROM_ORIG:19F80		       loc_19F80							     ; CODE XREF: sub_19F30+20j
ROM_ORIG:19F80											     ; sub_19F30+4Aj
ROM_ORIG:19F80 010 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:19F82 010 00 F0 C1 F8		       BL	       sub_1A108			     ; Branch with Link
ROM_ORIG:19F82 010
ROM_ORIG:19F86 010 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19F88 010 00 D0		       BEQ	       locret_19F8C			     ; Branch
ROM_ORIG:19F88
ROM_ORIG:19F8A
ROM_ORIG:19F8A		       loc_19F8A							     ; CODE XREF: sub_19F30+Ej
ROM_ORIG:19F8A											     ; sub_19F30+30j ...
ROM_ORIG:19F8A 010 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:19F8A
ROM_ORIG:19F8C
ROM_ORIG:19F8C		       locret_19F8C							     ; CODE XREF: sub_19F30+58j
ROM_ORIG:19F8C 010 1C BD		       POP	       {R2-R4,PC}			     ; Pop registers
ROM_ORIG:19F8C
ROM_ORIG:19F8E		       ; ---------------------------------------------------------------------------
ROM_ORIG:19F8E
ROM_ORIG:19F8E		       loc_19F8E							     ; CODE XREF: sub_19F30+18j
ROM_ORIG:19F8E 010 BD F8 04 00		       LDRH.W	       R0, [SP,#0x10+var_C]		     ; Load from Memory
ROM_ORIG:19F92 010 40 F4 80 70		       ORR.W	       R0, R0, #0x100			     ; Rd = Op1	| Op2
ROM_ORIG:19F96 010 E0 E7		       B	       loc_19F5A			     ; Branch
ROM_ORIG:19F96
ROM_ORIG:19F98		       ; ---------------------------------------------------------------------------
ROM_ORIG:19F98
ROM_ORIG:19F98		       loc_19F98							     ; CODE XREF: sub_19F30+1Cj
ROM_ORIG:19F98 010 BD F8 04 00		       LDRH.W	       R0, [SP,#0x10+var_C]		     ; Load from Memory
ROM_ORIG:19F9C 010 40 F4 00 70		       ORR.W	       R0, R0, #0x200			     ; Rd = Op1	| Op2
ROM_ORIG:19FA0 010 01 90		       STR	       R0, [SP,#0x10+var_C]		     ; Store to	Memory
ROM_ORIG:19FA2 010 DE E7		       B	       loc_19F62			     ; Branch
ROM_ORIG:19FA2
ROM_ORIG:19FA2		       ; End of	function sub_19F30
ROM_ORIG:19FA2
ROM_ORIG:19FA2		       ; ---------------------------------------------------------------------------
ROM_ORIG:19FA4 58 FD 20	40     off_19FA4       DCD dword_4020FD58				     ; DATA XREF: sub_19F30:loc_19F62r
ROM_ORIG:19FA8
ROM_ORIG:19FA8		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19FA8
ROM_ORIG:19FA8
ROM_ORIG:19FA8		       sub_19FA8							     ; CODE XREF: sub_18260:loc_182B8p
ROM_ORIG:19FA8											     ; DATA XREF: HS:40014200o
ROM_ORIG:19FA8 000 10 B5		       PUSH	       {R4,LR}				     ; Push registers
ROM_ORIG:19FAA 008 00 F0 0B F8		       BL	       sub_19FC4			     ; Branch with Link
ROM_ORIG:19FAA 008
ROM_ORIG:19FAE 008 30 B9		       CBNZ	       R0, loc_19FBE			     ; Compare and Branch on Non-Zero
ROM_ORIG:19FAE
ROM_ORIG:19FB0 008 00 F0 DC F8		       BL	       sub_1A16C			     ; Branch with Link
ROM_ORIG:19FB0 008
ROM_ORIG:19FB4 008 18 B9		       CBNZ	       R0, loc_19FBE			     ; Compare and Branch on Non-Zero
ROM_ORIG:19FB4
ROM_ORIG:19FB6 008 00 F0 C5 F8		       BL	       sub_1A144			     ; Branch with Link
ROM_ORIG:19FB6 008
ROM_ORIG:19FBA 008 00 28		       CMP	       R0, #0				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:19FBC 008 00 D0		       BEQ	       locret_19FC0			     ; Branch
ROM_ORIG:19FBC
ROM_ORIG:19FBE
ROM_ORIG:19FBE		       loc_19FBE							     ; CODE XREF: sub_19FA8+6j
ROM_ORIG:19FBE											     ; sub_19FA8+Cj
ROM_ORIG:19FBE 008 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:19FBE
ROM_ORIG:19FC0
ROM_ORIG:19FC0		       locret_19FC0							     ; CODE XREF: sub_19FA8+14j
ROM_ORIG:19FC0 008 10 BD		       POP	       {R4,PC}				     ; Pop registers
ROM_ORIG:19FC0
ROM_ORIG:19FC0		       ; End of	function sub_19FA8
ROM_ORIG:19FC0
ROM_ORIG:19FC0		       ; ---------------------------------------------------------------------------
ROM_ORIG:19FC2 00			       DCB    0
ROM_ORIG:19FC3 00			       DCB    0
ROM_ORIG:19FC4
ROM_ORIG:19FC4		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19FC4
ROM_ORIG:19FC4
ROM_ORIG:19FC4		       sub_19FC4							     ; CODE XREF: sub_19FA8+2p
ROM_ORIG:19FC4
ROM_ORIG:19FC4		       var_18	       = -0x18
ROM_ORIG:19FC4		       var_14	       = -0x14
ROM_ORIG:19FC4
ROM_ORIG:19FC4 000 09 49		       LDR	       R1, =unk_1B0F0			     ; Load from Memory
ROM_ORIG:19FC6 000 00 B5		       PUSH	       {LR}				     ; Push registers
ROM_ORIG:19FC8 004 85 B0		       SUB	       SP, SP, #0x14			     ; Rd = Op1	- Op2
ROM_ORIG:19FCA 018 91 E8 0C 50		       LDMIA.W	       R1, {R2,R3,R12,LR}		     ; Load Block from Memory
ROM_ORIG:19FCE 018 01 A8		       ADD	       R0, SP, #0x18+var_14		     ; Rd = Op1	+ Op2
ROM_ORIG:19FD0 018 07 21		       MOVS	       R1, #7				     ; Rd = Op2
ROM_ORIG:19FD2 018 80 E8 0C 50		       STMIA.W	       R0, {R2,R3,R12,LR}		     ; Store Block to Memory
ROM_ORIG:19FD6 018 40 F2 1E 53		       MOVW	       R3, #0x51E			     ; Rd = Op2
ROM_ORIG:19FDA 018 05 48		       LDR	       R0, =dword_4020FD58		     ; Load from Memory
ROM_ORIG:19FDC 018 01 AA		       ADD	       R2, SP, #0x18+var_14		     ; Rd = Op1	+ Op2
ROM_ORIG:19FDE 018 00 93		       STR	       R3, [SP,#0x18+var_18]		     ; Store to	Memory
ROM_ORIG:19FE0 018 03 68		       LDR	       R3, [R0]				     ; Load from Memory
ROM_ORIG:19FE2 018 4B 20		       MOVS	       R0, #0x4B ; 'K'			     ; Rd = Op2
ROM_ORIG:19FE4 018 00 F0 0A F9		       BL	       sub_1A1FC			     ; Branch with Link
ROM_ORIG:19FE4 018
ROM_ORIG:19FE8 018 05 B0		       ADD	       SP, SP, #0x14			     ; Rd = Op1	+ Op2
ROM_ORIG:19FEA 004 00 BD		       POP	       {PC}				     ; Pop registers
ROM_ORIG:19FEA
ROM_ORIG:19FEA		       ; End of	function sub_19FC4
ROM_ORIG:19FEA
ROM_ORIG:19FEA		       ; ---------------------------------------------------------------------------
ROM_ORIG:19FEC F0 B0 01	00     off_19FEC       DCD unk_1B0F0					     ; DATA XREF: sub_19FC4r
ROM_ORIG:19FF0 58 FD 20	40     off_19FF0       DCD dword_4020FD58				     ; DATA XREF: sub_19FC4+16r
ROM_ORIG:19FF4
ROM_ORIG:19FF4		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:19FF4
ROM_ORIG:19FF4
ROM_ORIG:19FF4		       sub_19FF4							     ; CODE XREF: sub_18260+90p
ROM_ORIG:19FF4											     ; DATA XREF: HS:40014200o
ROM_ORIG:19FF4
ROM_ORIG:19FF4		       var_C	       = -0xC
ROM_ORIG:19FF4		       var_8	       = -8
ROM_ORIG:19FF4
ROM_ORIG:19FF4 000 07 48		       LDR	       R0, =unk_1B0DC			     ; Load from Memory
ROM_ORIG:19FF6 000 0E B5		       PUSH	       {R1-R3,LR}			     ; Push registers
ROM_ORIG:19FF8 010 40 F2 1E 53		       MOVW	       R3, #0x51E			     ; Rd = Op2
ROM_ORIG:19FFC 010 03 C8		       LDMIA	       R0, {R0,R1}			     ; Load Block from Memory
ROM_ORIG:19FFE 010 01 AA		       ADD	       R2, SP, #0x10+var_C		     ; Rd = Op1	+ Op2
ROM_ORIG:1A000 010 CD E9 00 30		       STRD.W	       R3, R0, [SP]			     ; Store pair of registers
ROM_ORIG:1A004 010 04 48		       LDR	       R0, =dword_4020FD58		     ; Load from Memory
ROM_ORIG:1A006 010 02 91		       STR	       R1, [SP,#0x10+var_8]		     ; Store to	Memory
ROM_ORIG:1A008 010 03 21		       MOVS	       R1, #3				     ; Rd = Op2
ROM_ORIG:1A00A 010 03 68		       LDR	       R3, [R0]				     ; Load from Memory
ROM_ORIG:1A00C 010 4B 20		       MOVS	       R0, #0x4B ; 'K'			     ; Rd = Op2
ROM_ORIG:1A00E 010 00 F0 F5 F8		       BL	       sub_1A1FC			     ; Branch with Link
ROM_ORIG:1A00E 010
ROM_ORIG:1A012 010 0E BD		       POP	       {R1-R3,PC}			     ; Pop registers
ROM_ORIG:1A012
ROM_ORIG:1A012		       ; End of	function sub_19FF4
ROM_ORIG:1A012
ROM_ORIG:1A012		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A014 DC B0 01	00     off_1A014       DCD unk_1B0DC					     ; DATA XREF: sub_19FF4r
ROM_ORIG:1A018 58 FD 20	40     off_1A018       DCD dword_4020FD58				     ; DATA XREF: sub_19FF4+10r
ROM_ORIG:1A01C
ROM_ORIG:1A01C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1A01C
ROM_ORIG:1A01C
ROM_ORIG:1A01C		       sub_1A01C							     ; CODE XREF: sub_18260+60p
ROM_ORIG:1A01C											     ; sub_18260+72p
ROM_ORIG:1A01C											     ; DATA XREF: ...
ROM_ORIG:1A01C
ROM_ORIG:1A01C		       var_10	       = -0x10
ROM_ORIG:1A01C		       var_C	       = -0xC
ROM_ORIG:1A01C		       var_A	       = -0xA
ROM_ORIG:1A01C		       var_8	       = -8
ROM_ORIG:1A01C
ROM_ORIG:1A01C 000 0E B5		       PUSH	       {R1-R3,LR}			     ; Push registers
ROM_ORIG:1A01E 010 48 B9		       CBNZ	       R0, loc_1A034			     ; Compare and Branch on Non-Zero
ROM_ORIG:1A01E
ROM_ORIG:1A020 010 4E F2 82 00		       MOVW	       R0, #0xE082			     ; Rd = Op2
ROM_ORIG:1A024 010 AD F8 04 00		       STRH.W	       R0, [SP,#0x10+var_C]		     ; Store to	Memory
ROM_ORIG:1A028 010 83 20		       MOVS	       R0, #0x83 ; 'É'			     ; Rd = Op2
ROM_ORIG:1A02A 010 AD F8 06 00		       STRH.W	       R0, [SP,#0x10+var_A]		     ; Store to	Memory
ROM_ORIG:1A02E 010 40 F2 85 20		       MOVW	       R0, #0x285			     ; Rd = Op2
ROM_ORIG:1A032 010 08 E0		       B	       loc_1A046			     ; Branch
ROM_ORIG:1A032
ROM_ORIG:1A034		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A034
ROM_ORIG:1A034		       loc_1A034							     ; CODE XREF: sub_1A01C+2j
ROM_ORIG:1A034 010 4E F2 86 00		       MOVW	       R0, #0xE086			     ; Rd = Op2
ROM_ORIG:1A038 010 AD F8 04 00		       STRH.W	       R0, [SP,#0x10+var_C]		     ; Store to	Memory
ROM_ORIG:1A03C 010 87 20		       MOVS	       R0, #0x87 ; 'á'			     ; Rd = Op2
ROM_ORIG:1A03E 010 AD F8 06 00		       STRH.W	       R0, [SP,#0x10+var_A]		     ; Store to	Memory
ROM_ORIG:1A042 010 40 F6 89 30		       MOVW	       R0, #0xB89			     ; Rd = Op2
ROM_ORIG:1A042 010
ROM_ORIG:1A046
ROM_ORIG:1A046		       loc_1A046							     ; CODE XREF: sub_1A01C+16j
ROM_ORIG:1A046 010 AD F8 08 00		       STRH.W	       R0, [SP,#0x10+var_8]		     ; Store to	Memory
ROM_ORIG:1A04A 010 40 F2 1E 53		       MOVW	       R3, #0x51E			     ; Rd = Op2
ROM_ORIG:1A04E 010 04 48		       LDR	       R0, =dword_4020FD58		     ; Load from Memory
ROM_ORIG:1A050 010 03 21		       MOVS	       R1, #3				     ; Rd = Op2
ROM_ORIG:1A052 010 00 93		       STR	       R3, [SP,#0x10+var_10]		     ; Store to	Memory
ROM_ORIG:1A054 010 01 AA		       ADD	       R2, SP, #0x10+var_C		     ; Rd = Op1	+ Op2
ROM_ORIG:1A056 010 03 68		       LDR	       R3, [R0]				     ; Load from Memory
ROM_ORIG:1A058 010 4B 20		       MOVS	       R0, #0x4B ; 'K'			     ; Rd = Op2
ROM_ORIG:1A05A 010 00 F0 CF F8		       BL	       sub_1A1FC			     ; Branch with Link
ROM_ORIG:1A05A 010
ROM_ORIG:1A05E 010 0E BD		       POP	       {R1-R3,PC}			     ; Pop registers
ROM_ORIG:1A05E
ROM_ORIG:1A05E		       ; End of	function sub_1A01C
ROM_ORIG:1A05E
ROM_ORIG:1A05E		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A060 58 FD 20	40     off_1A060       DCD dword_4020FD58				     ; DATA XREF: sub_1A01C+32r
ROM_ORIG:1A064
ROM_ORIG:1A064		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1A064
ROM_ORIG:1A064
ROM_ORIG:1A064		       sub_1A064							     ; CODE XREF: sub_18260:loc_182D8p
ROM_ORIG:1A064
ROM_ORIG:1A064		       var_C	       = -0xC
ROM_ORIG:1A064		       var_8	       = -8
ROM_ORIG:1A064
ROM_ORIG:1A064 000 07 48		       LDR	       R0, =unk_1B0E4			     ; Load from Memory
ROM_ORIG:1A066 000 0E B5		       PUSH	       {R1-R3,LR}			     ; Push registers
ROM_ORIG:1A068 010 40 F2 1E 53		       MOVW	       R3, #0x51E			     ; Rd = Op2
ROM_ORIG:1A06C 010 03 C8		       LDMIA	       R0, {R0,R1}			     ; Load Block from Memory
ROM_ORIG:1A06E 010 CD E9 00 30		       STRD.W	       R3, R0, [SP]			     ; Store pair of registers
ROM_ORIG:1A072 010 05 48		       LDR	       R0, =0x48320000			     ; Load from Memory
ROM_ORIG:1A074 010 02 91		       STR	       R1, [SP,#0x10+var_8]		     ; Store to	Memory
ROM_ORIG:1A076 010 03 69		       LDR	       R3, [R0,#0x10]			     ; Load from Memory
ROM_ORIG:1A078 010 03 21		       MOVS	       R1, #3				     ; Rd = Op2
ROM_ORIG:1A07A 010 4B 20		       MOVS	       R0, #0x4B ; 'K'			     ; Rd = Op2
ROM_ORIG:1A07C 010 01 AA		       ADD	       R2, SP, #0x10+var_C		     ; Rd = Op1	+ Op2
ROM_ORIG:1A07E 010 00 F0 BD F8		       BL	       sub_1A1FC			     ; Branch with Link
ROM_ORIG:1A07E 010
ROM_ORIG:1A082 010 0E BD		       POP	       {R1-R3,PC}			     ; Pop registers
ROM_ORIG:1A082
ROM_ORIG:1A082		       ; End of	function sub_1A064
ROM_ORIG:1A082
ROM_ORIG:1A082		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A084 E4 B0 01	00     off_1A084       DCD unk_1B0E4					     ; DATA XREF: sub_1A064r
ROM_ORIG:1A088 00 00 32	48     dword_1A088     DCD 0x48320000					     ; DATA XREF: sub_1A064+Er
ROM_ORIG:1A08C
ROM_ORIG:1A08C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1A08C
ROM_ORIG:1A08C
ROM_ORIG:1A08C		       sub_1A08C							     ; CODE XREF: sub_18260+2Ap
ROM_ORIG:1A08C											     ; DATA XREF: HS:40014200o
ROM_ORIG:1A08C
ROM_ORIG:1A08C		       var_18	       = -0x18
ROM_ORIG:1A08C		       var_14	       = -0x14
ROM_ORIG:1A08C
ROM_ORIG:1A08C 000 7F B5		       PUSH	       {R0-R6,LR}			     ; Push registers
ROM_ORIG:1A08E 020 85 20		       MOVS	       R0, #0x85 ; 'Ö'			     ; Rd = Op2
ROM_ORIG:1A090 020 12 4C		       LDR	       R4, =dword_4020FD58		     ; Load from Memory
ROM_ORIG:1A092 020 40 F2 1E 55		       MOVW	       R5, #0x51E			     ; Rd = Op2
ROM_ORIG:1A096 020 02 90		       STR	       R0, [SP,#0x20+var_18]		     ; Store to	Memory
ROM_ORIG:1A098 020 49 21		       MOVS	       R1, #0x49 ; 'I'			     ; Rd = Op2
ROM_ORIG:1A09A 020 02 AB		       ADD	       R3, SP, #0x20+var_18		     ; Rd = Op1	+ Op2
ROM_ORIG:1A09C 020 22 68		       LDR	       R2, [R4]				     ; Load from Memory
ROM_ORIG:1A09E 020 CD E9 00 25		       STRD.W	       R2, R5, [SP]			     ; Store pair of registers
ROM_ORIG:1A0A2 020 01 22		       MOVS	       R2, #1				     ; Rd = Op2
ROM_ORIG:1A0A4 020 10 46		       MOV	       R0, R2				     ; Rd = Op2
ROM_ORIG:1A0A6 020 FC F7 FB FB		       BL	       sub_168A0			     ; Branch with Link
ROM_ORIG:1A0A6 020
ROM_ORIG:1A0AA 020 90 B9		       CBNZ	       R0, loc_1A0D2			     ; Compare and Branch on Non-Zero
ROM_ORIG:1A0AA
ROM_ORIG:1A0AC 020 22 68		       LDR	       R2, [R4]				     ; Load from Memory
ROM_ORIG:1A0AE 020 49 21		       MOVS	       R1, #0x49 ; 'I'			     ; Rd = Op2
ROM_ORIG:1A0B0 020 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1A0B2 020 03 AB		       ADD	       R3, SP, #0x20+var_14		     ; Rd = Op1	+ Op2
ROM_ORIG:1A0B4 020 CD E9 00 25		       STRD.W	       R2, R5, [SP]			     ; Store pair of registers
ROM_ORIG:1A0B8 020 04 22		       MOVS	       R2, #4				     ; Rd = Op2
ROM_ORIG:1A0BA 020 FC F7 A7 FB		       BL	       sub_1680C			     ; Branch with Link
ROM_ORIG:1A0BA 020
ROM_ORIG:1A0BE 020 40 B9		       CBNZ	       R0, loc_1A0D2			     ; Compare and Branch on Non-Zero
ROM_ORIG:1A0BE
ROM_ORIG:1A0C0 020 03 98		       LDR	       R0, [SP,#0x20+var_14]		     ; Load from Memory
ROM_ORIG:1A0C2 020 07 49		       LDR	       R1, =0x9002F0			     ; Load from Memory
ROM_ORIG:1A0C4 020 B1 EB 00 1F		       CMP.W	       R1, R0,LSL#4			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1A0C8 020 06 D0		       BEQ	       loc_1A0D8			     ; Branch
ROM_ORIG:1A0C8
ROM_ORIG:1A0CA 020 06 49		       LDR	       R1, =0xB77802F0			     ; Load from Memory
ROM_ORIG:1A0CC 020 B1 EB 00 1F		       CMP.W	       R1, R0,LSL#4			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1A0D0 020 02 D0		       BEQ	       loc_1A0D8			     ; Branch
ROM_ORIG:1A0D0
ROM_ORIG:1A0D2
ROM_ORIG:1A0D2		       loc_1A0D2							     ; CODE XREF: sub_1A08C+1Ej
ROM_ORIG:1A0D2											     ; sub_1A08C+32j
ROM_ORIG:1A0D2 020 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1A0D2
ROM_ORIG:1A0D4
ROM_ORIG:1A0D4		       loc_1A0D4							     ; CODE XREF: sub_1A08C+4Ej
ROM_ORIG:1A0D4 020 04 B0		       ADD	       SP, SP, #0x10			     ; Rd = Op1	+ Op2
ROM_ORIG:1A0D6 010 70 BD		       POP	       {R4-R6,PC}			     ; Pop registers
ROM_ORIG:1A0D6
ROM_ORIG:1A0D8		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A0D8
ROM_ORIG:1A0D8		       loc_1A0D8							     ; CODE XREF: sub_1A08C+3Cj
ROM_ORIG:1A0D8											     ; sub_1A08C+44j
ROM_ORIG:1A0D8 020 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:1A0DA 020 FB E7		       B	       loc_1A0D4			     ; Branch
ROM_ORIG:1A0DA
ROM_ORIG:1A0DA		       ; End of	function sub_1A08C
ROM_ORIG:1A0DA
ROM_ORIG:1A0DA		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A0DC 58 FD 20	40     off_1A0DC       DCD dword_4020FD58				     ; DATA XREF: sub_1A08C+4r
ROM_ORIG:1A0E0 F0 02 90	00     dword_1A0E0     DCD 0x9002F0					     ; DATA XREF: sub_1A08C+36r
ROM_ORIG:1A0E4 F0 02 78	B7     dword_1A0E4     DCD 0xB77802F0					     ; DATA XREF: sub_1A08C+3Er
ROM_ORIG:1A0E8
ROM_ORIG:1A0E8		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1A0E8
ROM_ORIG:1A0E8
ROM_ORIG:1A0E8		       sub_1A0E8							     ; CODE XREF: sub_19F30+2Cp
ROM_ORIG:1A0E8											     ; sub_19F30+4Cp
ROM_ORIG:1A0E8
ROM_ORIG:1A0E8		       var_C	       = -0xC
ROM_ORIG:1A0E8
ROM_ORIG:1A0E8 000 1C B5		       PUSH	       {R2-R4,LR}			     ; Push registers
ROM_ORIG:1A0EA 010 91 20		       MOVS	       R0, #0x91 ; 'ë'			     ; Rd = Op2
ROM_ORIG:1A0EC 010 40 F2 1E 53		       MOVW	       R3, #0x51E			     ; Rd = Op2
ROM_ORIG:1A0F0 010 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:1A0F2 010 CD E9 00 30		       STRD.W	       R3, R0, [SP]			     ; Store pair of registers
ROM_ORIG:1A0F6 010 01 AA		       ADD	       R2, SP, #0x10+var_C		     ; Rd = Op1	+ Op2
ROM_ORIG:1A0F8 010 02 48		       LDR	       R0, =dword_4020FD58		     ; Load from Memory
ROM_ORIG:1A0FA 010 03 68		       LDR	       R3, [R0]				     ; Load from Memory
ROM_ORIG:1A0FC 010 49 20		       MOVS	       R0, #0x49 ; 'I'			     ; Rd = Op2
ROM_ORIG:1A0FE 010 00 F0 7D F8		       BL	       sub_1A1FC			     ; Branch with Link
ROM_ORIG:1A0FE 010
ROM_ORIG:1A102 010 1C BD		       POP	       {R2-R4,PC}			     ; Pop registers
ROM_ORIG:1A102
ROM_ORIG:1A102		       ; End of	function sub_1A0E8
ROM_ORIG:1A102
ROM_ORIG:1A102		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A104 58 FD 20	40     off_1A104       DCD dword_4020FD58				     ; DATA XREF: sub_1A0E8+10r
ROM_ORIG:1A108
ROM_ORIG:1A108		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1A108
ROM_ORIG:1A108
ROM_ORIG:1A108		       sub_1A108							     ; CODE XREF: sub_19F30+Ap
ROM_ORIG:1A108											     ; sub_19F30+52p
ROM_ORIG:1A108											     ; DATA XREF: ...
ROM_ORIG:1A108
ROM_ORIG:1A108		       var_10	       = -0x10
ROM_ORIG:1A108		       var_C	       = -0xC
ROM_ORIG:1A108		       var_8	       = -8
ROM_ORIG:1A108
ROM_ORIG:1A108 000 0E B5		       PUSH	       {R1-R3,LR}			     ; Push registers
ROM_ORIG:1A10A 010 0B A1		       ADR	       R1, 0x1A138			     ; Load address
ROM_ORIG:1A10C 010 40 F2 1E 53		       MOVW	       R3, #0x51E			     ; Rd = Op2
ROM_ORIG:1A110 010 01 28		       CMP	       R0, #1				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1A112 010 09 68		       LDR	       R1, [R1]				     ; Load from Memory
ROM_ORIG:1A114 010 02 91		       STR	       R1, [SP,#0x10+var_8]		     ; Store to	Memory
ROM_ORIG:1A116 010 09 A1		       ADR	       R1, 0x1A13C			     ; Load address
ROM_ORIG:1A118 010 09 68		       LDR	       R1, [R1]				     ; Load from Memory
ROM_ORIG:1A11A 010 01 91		       STR	       R1, [SP,#0x10+var_C]		     ; Store to	Memory
ROM_ORIG:1A11C 010 08 49		       LDR	       R1, =dword_4020FD58		     ; Load from Memory
ROM_ORIG:1A11E 010 09 68		       LDR	       R1, [R1]				     ; Load from Memory
ROM_ORIG:1A120 010 00 93		       STR	       R3, [SP,#0x10+var_10]		     ; Store to	Memory
ROM_ORIG:1A122 010 0B 46		       MOV	       R3, R1				     ; Rd = Op2
ROM_ORIG:1A124 010 02 D1		       BNE	       loc_1A12C			     ; Branch
ROM_ORIG:1A124
ROM_ORIG:1A126 010 02 21		       MOVS	       R1, #2				     ; Rd = Op2
ROM_ORIG:1A128 010 02 AA		       ADD	       R2, SP, #0x10+var_8		     ; Rd = Op1	+ Op2
ROM_ORIG:1A12A 010 01 E0		       B	       loc_1A130			     ; Branch
ROM_ORIG:1A12A
ROM_ORIG:1A12C		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A12C
ROM_ORIG:1A12C		       loc_1A12C							     ; CODE XREF: sub_1A108+1Cj
ROM_ORIG:1A12C 010 01 21		       MOVS	       R1, #1				     ; Rd = Op2
ROM_ORIG:1A12E 010 01 AA		       ADD	       R2, SP, #0x10+var_C		     ; Rd = Op1	+ Op2
ROM_ORIG:1A12E
ROM_ORIG:1A130
ROM_ORIG:1A130		       loc_1A130							     ; CODE XREF: sub_1A108+22j
ROM_ORIG:1A130 010 4B 20		       MOVS	       R0, #0x4B ; 'K'			     ; Rd = Op2
ROM_ORIG:1A132 010 00 F0 63 F8		       BL	       sub_1A1FC			     ; Branch with Link
ROM_ORIG:1A132 010
ROM_ORIG:1A136 010 0E BD		       POP	       {R1-R3,PC}			     ; Pop registers
ROM_ORIG:1A136
ROM_ORIG:1A136		       ; End of	function sub_1A108
ROM_ORIG:1A136
ROM_ORIG:1A136		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A138 44			       DCB 0x44	; D
ROM_ORIG:1A139 CE			       DCB 0xCE	; Œ
ROM_ORIG:1A13A 44			       DCB 0x44	; D
ROM_ORIG:1A13B EC			       DCB 0xEC	; Ï
ROM_ORIG:1A13C 44			       DCB 0x44	; D
ROM_ORIG:1A13D 00			       DCB    0
ROM_ORIG:1A13E 00			       DCB    0
ROM_ORIG:1A13F 00			       DCB    0
ROM_ORIG:1A140 58 FD 20	40     off_1A140       DCD dword_4020FD58				     ; DATA XREF: sub_1A108+14r
ROM_ORIG:1A144
ROM_ORIG:1A144		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1A144
ROM_ORIG:1A144
ROM_ORIG:1A144		       sub_1A144							     ; CODE XREF: sub_19FA8+Ep
ROM_ORIG:1A144											     ; DATA XREF: HS:40014200o
ROM_ORIG:1A144
ROM_ORIG:1A144		       var_C	       = -0xC
ROM_ORIG:1A144
ROM_ORIG:1A144 000 07 48		       LDR	       R0, =dword_1B0EC			     ; Load from Memory
ROM_ORIG:1A146 000 02 21		       MOVS	       R1, #2				     ; Rd = Op2
ROM_ORIG:1A148 000 1C B5		       PUSH	       {R2-R4,LR}			     ; Push registers
ROM_ORIG:1A14A 010 40 F2 1E 53		       MOVW	       R3, #0x51E			     ; Rd = Op2
ROM_ORIG:1A14E 010 00 68		       LDR	       R0, [R0]				     ; Load from Memory
ROM_ORIG:1A150 010 01 AA		       ADD	       R2, SP, #0x10+var_C		     ; Rd = Op1	+ Op2
ROM_ORIG:1A152 010 CD E9 00 30		       STRD.W	       R3, R0, [SP]			     ; Store pair of registers
ROM_ORIG:1A156 010 04 48		       LDR	       R0, =dword_4020FD58		     ; Load from Memory
ROM_ORIG:1A158 010 03 68		       LDR	       R3, [R0]				     ; Load from Memory
ROM_ORIG:1A15A 010 48 20		       MOVS	       R0, #0x48 ; 'H'			     ; Rd = Op2
ROM_ORIG:1A15C 010 00 F0 4E F8		       BL	       sub_1A1FC			     ; Branch with Link
ROM_ORIG:1A15C 010
ROM_ORIG:1A160 010 1C BD		       POP	       {R2-R4,PC}			     ; Pop registers
ROM_ORIG:1A160
ROM_ORIG:1A160		       ; End of	function sub_1A144
ROM_ORIG:1A160
ROM_ORIG:1A160		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A162 00			       DCB    0
ROM_ORIG:1A163 00			       DCB    0
ROM_ORIG:1A164 EC B0 01	00     off_1A164       DCD dword_1B0EC					     ; DATA XREF: sub_1A144r
ROM_ORIG:1A168 58 FD 20	40     off_1A168       DCD dword_4020FD58				     ; DATA XREF: sub_1A144+12r
ROM_ORIG:1A16C
ROM_ORIG:1A16C		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1A16C
ROM_ORIG:1A16C
ROM_ORIG:1A16C		       sub_1A16C							     ; CODE XREF: sub_19FA8+8p
ROM_ORIG:1A16C											     ; DATA XREF: HS:40014200o
ROM_ORIG:1A16C
ROM_ORIG:1A16C		       var_20	       = -0x20
ROM_ORIG:1A16C		       var_1C	       = -0x1C
ROM_ORIG:1A16C
ROM_ORIG:1A16C 000 2D E9 FF 41		       PUSH.W	       {R0-R8,LR}			     ; Push registers
ROM_ORIG:1A170 028 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:1A172 028 03 90		       STR	       R0, [SP,#0x28+var_1C]		     ; Store to	Memory
ROM_ORIG:1A174 028 FF 27		       MOVS	       R7, #0xFF			     ; Rd = Op2
ROM_ORIG:1A176 028 1F 4D		       LDR	       R5, =dword_4020FD58		     ; Load from Memory
ROM_ORIG:1A178 028 40 F2 1E 54		       MOVW	       R4, #0x51E			     ; Rd = Op2
ROM_ORIG:1A17C 028 1E 4E		       LDR	       R6, =0x48320000			     ; Load from Memory
ROM_ORIG:1A17E 028 17 E0		       B	       loc_1A1B0			     ; Branch
ROM_ORIG:1A17E
ROM_ORIG:1A180		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A180
ROM_ORIG:1A180		       loc_1A180							     ; CODE XREF: sub_1A16C+52j
ROM_ORIG:1A180 028 8D E8 94 00		       STMEA.W	       SP, {R2,R4,R7}			     ; Store Block to Memory
ROM_ORIG:1A184 028 01 22		       MOVS	       R2, #1				     ; Rd = Op2
ROM_ORIG:1A186 028 48 21		       MOVS	       R1, #0x48 ; 'H'			     ; Rd = Op2
ROM_ORIG:1A188 028 02 AB		       ADD	       R3, SP, #0x28+var_20		     ; Rd = Op1	+ Op2
ROM_ORIG:1A18A 028 10 46		       MOV	       R0, R2				     ; Rd = Op2
ROM_ORIG:1A18C 028 FC F7 88 FB		       BL	       sub_168A0			     ; Branch with Link
ROM_ORIG:1A18C 028
ROM_ORIG:1A190 028 48 BB		       CBNZ	       R0, loc_1A1E6			     ; Compare and Branch on Non-Zero
ROM_ORIG:1A190
ROM_ORIG:1A192 028 2A 68		       LDR	       R2, [R5]				     ; Load from Memory
ROM_ORIG:1A194 028 48 21		       MOVS	       R1, #0x48 ; 'H'			     ; Rd = Op2
ROM_ORIG:1A196 028 03 AB		       ADD	       R3, SP, #0x28+var_1C		     ; Rd = Op1	+ Op2
ROM_ORIG:1A198 028 CD E9 00 24		       STRD.W	       R2, R4, [SP]			     ; Store pair of registers
ROM_ORIG:1A19C 028 01 22		       MOVS	       R2, #1				     ; Rd = Op2
ROM_ORIG:1A19E 028 10 46		       MOV	       R0, R2				     ; Rd = Op2
ROM_ORIG:1A1A0 028 FC F7 34 FB		       BL	       sub_1680C			     ; Branch with Link
ROM_ORIG:1A1A0 028
ROM_ORIG:1A1A4 028 F8 B9		       CBNZ	       R0, loc_1A1E6			     ; Compare and Branch on Non-Zero
ROM_ORIG:1A1A4
ROM_ORIG:1A1A6 028 9D F8 0C 00		       LDRB.W	       R0, [SP,#0x28+var_1C]		     ; Load from Memory
ROM_ORIG:1A1AA 028 00 F0 01 00		       AND.W	       R0, R0, #1			     ; Rd = Op1	& Op2
ROM_ORIG:1A1AE 028 03 90		       STR	       R0, [SP,#0x28+var_1C]		     ; Store to	Memory
ROM_ORIG:1A1AE
ROM_ORIG:1A1B0
ROM_ORIG:1A1B0		       loc_1A1B0							     ; CODE XREF: sub_1A16C+12j
ROM_ORIG:1A1B0 028 9D F8 0C 00		       LDRB.W	       R0, [SP,#0x28+var_1C]		     ; Load from Memory
ROM_ORIG:1A1B4 028 20 B9		       CBNZ	       R0, loc_1A1C0			     ; Compare and Branch on Non-Zero
ROM_ORIG:1A1B4
ROM_ORIG:1A1B6 028 30 69		       LDR	       R0, [R6,#0x10]			     ; Load from Memory
ROM_ORIG:1A1B8 028 2A 68		       LDR	       R2, [R5]				     ; Load from Memory
ROM_ORIG:1A1BA 028 80 1A		       SUBS	       R0, R0, R2			     ; Rd = Op1	- Op2
ROM_ORIG:1A1BC 028 A0 42		       CMP	       R0, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1A1BE 028 DF D3		       BCC	       loc_1A180			     ; Branch
ROM_ORIG:1A1BE
ROM_ORIG:1A1C0
ROM_ORIG:1A1C0		       loc_1A1C0							     ; CODE XREF: sub_1A16C+48j
ROM_ORIG:1A1C0 028 31 69		       LDR	       R1, [R6,#0x10]			     ; Load from Memory
ROM_ORIG:1A1C2 028 28 68		       LDR	       R0, [R5]				     ; Load from Memory
ROM_ORIG:1A1C4 028 09 1A		       SUBS	       R1, R1, R0			     ; Rd = Op1	- Op2
ROM_ORIG:1A1C6 028 A1 42		       CMP	       R1, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1A1C8 028 0D D2		       BCS	       loc_1A1E6			     ; Branch
ROM_ORIG:1A1C8
ROM_ORIG:1A1CA 028 31 69		       LDR	       R1, [R6,#0x10]			     ; Load from Memory
ROM_ORIG:1A1CC 028 69 60		       STR	       R1, [R5,#4]			     ; Store to	Memory
ROM_ORIG:1A1CC
ROM_ORIG:1A1CE
ROM_ORIG:1A1CE		       loc_1A1CE							     ; CODE XREF: sub_1A16C+70j
ROM_ORIG:1A1CE 028 32 69		       LDR	       R2, [R6,#0x10]			     ; Load from Memory
ROM_ORIG:1A1D0 028 12 1A		       SUBS	       R2, R2, R0			     ; Rd = Op1	- Op2
ROM_ORIG:1A1D2 028 A2 42		       CMP	       R2, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1A1D4 028 03 D2		       BCS	       loc_1A1DE			     ; Branch
ROM_ORIG:1A1D4
ROM_ORIG:1A1D6 028 32 69		       LDR	       R2, [R6,#0x10]			     ; Load from Memory
ROM_ORIG:1A1D8 028 52 1A		       SUBS	       R2, R2, R1			     ; Rd = Op1	- Op2
ROM_ORIG:1A1DA 028 20 2A		       CMP	       R2, #0x20 ; ' '			     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1A1DC 028 F7 D3		       BCC	       loc_1A1CE			     ; Branch
ROM_ORIG:1A1DC
ROM_ORIG:1A1DE
ROM_ORIG:1A1DE		       loc_1A1DE							     ; CODE XREF: sub_1A16C+68j
ROM_ORIG:1A1DE 028 31 69		       LDR	       R1, [R6,#0x10]			     ; Load from Memory
ROM_ORIG:1A1E0 028 08 1A		       SUBS	       R0, R1, R0			     ; Rd = Op1	- Op2
ROM_ORIG:1A1E2 028 A0 42		       CMP	       R0, R4				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1A1E4 028 03 D3		       BCC	       loc_1A1EE			     ; Branch
ROM_ORIG:1A1E4
ROM_ORIG:1A1E6
ROM_ORIG:1A1E6		       loc_1A1E6							     ; CODE XREF: sub_1A16C+24j
ROM_ORIG:1A1E6											     ; sub_1A16C+38j ...
ROM_ORIG:1A1E6 028 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1A1E6
ROM_ORIG:1A1E8
ROM_ORIG:1A1E8		       loc_1A1E8							     ; CODE XREF: sub_1A16C+84j
ROM_ORIG:1A1E8 028 04 B0		       ADD	       SP, SP, #0x10			     ; Rd = Op1	+ Op2
ROM_ORIG:1A1EA 018 BD E8 F0 81		       POP.W	       {R4-R8,PC}			     ; Pop registers
ROM_ORIG:1A1EA 018
ROM_ORIG:1A1EE		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A1EE
ROM_ORIG:1A1EE		       loc_1A1EE							     ; CODE XREF: sub_1A16C+78j
ROM_ORIG:1A1EE 028 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:1A1F0 028 FA E7		       B	       loc_1A1E8			     ; Branch
ROM_ORIG:1A1F0
ROM_ORIG:1A1F0		       ; End of	function sub_1A16C
ROM_ORIG:1A1F0
ROM_ORIG:1A1F0		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A1F2 00			       DCB    0
ROM_ORIG:1A1F3 00			       DCB    0
ROM_ORIG:1A1F4 58 FD 20	40     off_1A1F4       DCD dword_4020FD58				     ; DATA XREF: sub_1A16C+Ar
ROM_ORIG:1A1F8 00 00 32	48     dword_1A1F8     DCD 0x48320000					     ; DATA XREF: sub_1A16C+10r
ROM_ORIG:1A1FC
ROM_ORIG:1A1FC		       ; =============== S U B R O U T I N E =======================================
ROM_ORIG:1A1FC
ROM_ORIG:1A1FC
ROM_ORIG:1A1FC		       sub_1A1FC							     ; CODE XREF: sub_19F30+42p
ROM_ORIG:1A1FC											     ; sub_19FC4+20p ...
ROM_ORIG:1A1FC
ROM_ORIG:1A1FC		       arg_0	       =  0
ROM_ORIG:1A1FC
ROM_ORIG:1A1FC 000 2D E9 FC 47		       PUSH.W	       {R2-R10,LR}			     ; Push registers
ROM_ORIG:1A200 028 00 24		       MOVS	       R4, #0				     ; Rd = Op2
ROM_ORIG:1A202 028 07 46		       MOV	       R7, R0				     ; Rd = Op2
ROM_ORIG:1A204 028 0E 46		       MOV	       R6, R1				     ; Rd = Op2
ROM_ORIG:1A206 028 DD F8 28 90		       LDR.W	       R9, [SP,#0x28+arg_0]		     ; Load from Memory
ROM_ORIG:1A20A 028 98 46		       MOV	       R8, R3				     ; Rd = Op2
ROM_ORIG:1A20C 028 15 46		       MOV	       R5, R2				     ; Rd = Op2
ROM_ORIG:1A20E 028 0D E0		       B	       loc_1A22C			     ; Branch
ROM_ORIG:1A20E
ROM_ORIG:1A210		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A210
ROM_ORIG:1A210		       loc_1A210							     ; CODE XREF: sub_1A1FC+32j
ROM_ORIG:1A210 028 CD E9 00 89		       STRD.W	       R8, R9, [SP]			     ; Store pair of registers
ROM_ORIG:1A214 028 02 22		       MOVS	       R2, #2				     ; Rd = Op2
ROM_ORIG:1A216 028 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1A218 028 2B 46		       MOV	       R3, R5				     ; Rd = Op2
ROM_ORIG:1A21A 028 39 46		       MOV	       R1, R7				     ; Rd = Op2
ROM_ORIG:1A21C 028 FC F7 40 FB		       BL	       sub_168A0			     ; Branch with Link
ROM_ORIG:1A21C 028
ROM_ORIG:1A220 028 10 B1		       CBZ	       R0, loc_1A228			     ; Compare and Branch on Zero
ROM_ORIG:1A220
ROM_ORIG:1A222 028 01 20		       MOVS	       R0, #1				     ; Rd = Op2
ROM_ORIG:1A222
ROM_ORIG:1A224
ROM_ORIG:1A224		       locret_1A224							     ; CODE XREF: sub_1A1FC+36j
ROM_ORIG:1A224 028 BD E8 FC 87		       POP.W	       {R2-R10,PC}			     ; Pop registers
ROM_ORIG:1A224 028
ROM_ORIG:1A228		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A228
ROM_ORIG:1A228		       loc_1A228							     ; CODE XREF: sub_1A1FC+24j
ROM_ORIG:1A228 028 AD 1C		       ADDS	       R5, R5, #2			     ; Rd = Op1	+ Op2
ROM_ORIG:1A22A 028 64 1C		       ADDS	       R4, R4, #1			     ; Rd = Op1	+ Op2
ROM_ORIG:1A22A
ROM_ORIG:1A22C
ROM_ORIG:1A22C		       loc_1A22C							     ; CODE XREF: sub_1A1FC+12j
ROM_ORIG:1A22C 028 B4 42		       CMP	       R4, R6				     ; Set cond. codes on Op1 -	Op2
ROM_ORIG:1A22E 028 EF D3		       BCC	       loc_1A210			     ; Branch
ROM_ORIG:1A22E
ROM_ORIG:1A230 028 00 20		       MOVS	       R0, #0				     ; Rd = Op2
ROM_ORIG:1A232 028 F7 E7		       B	       locret_1A224			     ; Branch
ROM_ORIG:1A232
ROM_ORIG:1A232		       ; End of	function sub_1A1FC
ROM_ORIG:1A232
ROM_ORIG:1A232		       ; ---------------------------------------------------------------------------
ROM_ORIG:1A234 70			       DCB 0x70	; p
ROM_ORIG:1A235 B5			       DCB 0xB5	; µ
ROM_ORIG:1A236 20			       DCB 0x20
ROM_ORIG:1A237 4C			       DCB 0x4C	; L
ROM_ORIG:1A238 20			       DCB 0x20
ROM_ORIG:1A239 4D			       DCB 0x4D	; M
ROM_ORIG:1A23A 66			       DCB 0x66	; f
ROM_ORIG:1A23B 68			       DCB 0x68	; h
ROM_ORIG:1A23C 33			       DCB 0x33	; 3
ROM_ORIG:1A23D E0			       DCB 0xE0	; ‡
ROM_ORIG:1A23E C0			       DCB 0xC0	; ¿
ROM_ORIG:1A23F F3			       DCB 0xF3	; Û
ROM_ORIG:1A240 41			       DCB 0x41	; A
ROM_ORIG:1A241 01			       DCB    1
ROM_ORIG:1A242 03			       DCB    3
ROM_ORIG:1A243 29			       DCB 0x29	; )
ROM_ORIG:1A244 0B			       DCB  0xB
ROM_ORIG:1A245 D1			       DCB 0xD1	; —
ROM_ORIG:1A246 02			       DCB    2
ROM_ORIG:1A247 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A248 29			       DCB 0x29	; )
ROM_ORIG:1A249 68			       DCB 0x68	; h
ROM_ORIG:1A24A 40			       DCB 0x40	; @
ROM_ORIG:1A24B 1E			       DCB 0x1E
ROM_ORIG:1A24C 20			       DCB 0x20
ROM_ORIG:1A24D 81			       DCB 0x81	; Å
ROM_ORIG:1A24E 68			       DCB 0x68	; h
ROM_ORIG:1A24F 69			       DCB 0x69	; i
ROM_ORIG:1A250 00			       DCB    0
ROM_ORIG:1A251 06			       DCB    6
ROM_ORIG:1A252 02			       DCB    2
ROM_ORIG:1A253 D5			       DCB 0xD5	; ’
ROM_ORIG:1A254 20			       DCB 0x20
ROM_ORIG:1A255 89			       DCB 0x89	; â
ROM_ORIG:1A256 00			       DCB    0
ROM_ORIG:1A257 28			       DCB 0x28	; (
ROM_ORIG:1A258 F6			       DCB 0xF6	; ˆ
ROM_ORIG:1A259 D1			       DCB 0xD1	; —
ROM_ORIG:1A25A 01			       DCB    1
ROM_ORIG:1A25B 20			       DCB 0x20
ROM_ORIG:1A25C 21			       DCB 0x21	; !
ROM_ORIG:1A25D E0			       DCB 0xE0	; ‡
ROM_ORIG:1A25E 41			       DCB 0x41	; A
ROM_ORIG:1A25F 07			       DCB    7
ROM_ORIG:1A260 09			       DCB    9
ROM_ORIG:1A261 D5			       DCB 0xD5	; ’
ROM_ORIG:1A262 28			       DCB 0x28	; (
ROM_ORIG:1A263 68			       DCB 0x68	; h
ROM_ORIG:1A264 21			       DCB 0x21	; !
ROM_ORIG:1A265 68			       DCB 0x68	; h
ROM_ORIG:1A266 01			       DCB    1
ROM_ORIG:1A267 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A268 01			       DCB    1
ROM_ORIG:1A269 0B			       DCB  0xB
ROM_ORIG:1A26A 20			       DCB 0x20
ROM_ORIG:1A26B 89			       DCB 0x89	; â
ROM_ORIG:1A26C 40			       DCB 0x40	; @
ROM_ORIG:1A26D 1E			       DCB 0x1E
ROM_ORIG:1A26E 80			       DCB 0x80	; Ä
ROM_ORIG:1A26F B2			       DCB 0xB2	; ≤
ROM_ORIG:1A270 20			       DCB 0x20
ROM_ORIG:1A271 81			       DCB 0x81	; Å
ROM_ORIG:1A272 21			       DCB 0x21	; !
ROM_ORIG:1A273 60			       DCB 0x60	; `
ROM_ORIG:1A274 13			       DCB 0x13
ROM_ORIG:1A275 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A276 80			       DCB 0x80	; Ä
ROM_ORIG:1A277 07			       DCB    7
ROM_ORIG:1A278 15			       DCB 0x15
ROM_ORIG:1A279 D5			       DCB 0xD5	; ’
ROM_ORIG:1A27A 00			       DCB    0
ROM_ORIG:1A27B 20			       DCB 0x20
ROM_ORIG:1A27C 0A			       DCB  0xA
ROM_ORIG:1A27D E0			       DCB 0xE0	; ‡
ROM_ORIG:1A27E 21			       DCB 0x21	; !
ROM_ORIG:1A27F 68			       DCB 0x68	; h
ROM_ORIG:1A280 11			       DCB 0x11
ROM_ORIG:1A281 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A282 01			       DCB    1
ROM_ORIG:1A283 3B			       DCB 0x3B	; ;
ROM_ORIG:1A284 2B			       DCB 0x2B	; +
ROM_ORIG:1A285 60			       DCB 0x60	; `
ROM_ORIG:1A286 40			       DCB 0x40	; @
ROM_ORIG:1A287 1C			       DCB 0x1C
ROM_ORIG:1A288 52			       DCB 0x52	; R
ROM_ORIG:1A289 1E			       DCB 0x1E
ROM_ORIG:1A28A C0			       DCB 0xC0	; ¿
ROM_ORIG:1A28B B2			       DCB 0xB2	; ≤
ROM_ORIG:1A28C 22			       DCB 0x22	; "
ROM_ORIG:1A28D 81			       DCB 0x81	; Å
ROM_ORIG:1A28E 40			       DCB 0x40	; @
ROM_ORIG:1A28F 28			       DCB 0x28	; (
ROM_ORIG:1A290 21			       DCB 0x21	; !
ROM_ORIG:1A291 60			       DCB 0x60	; `
ROM_ORIG:1A292 03			       DCB    3
ROM_ORIG:1A293 D2			       DCB 0xD2	; “
ROM_ORIG:1A294 22			       DCB 0x22	; "
ROM_ORIG:1A295 89			       DCB 0x89	; â
ROM_ORIG:1A296 00			       DCB    0
ROM_ORIG:1A297 2A			       DCB 0x2A	; *
ROM_ORIG:1A298 F1			       DCB 0xF1	; Ò
ROM_ORIG:1A299 D1			       DCB 0xD1	; —
ROM_ORIG:1A29A 01			       DCB    1
ROM_ORIG:1A29B E0			       DCB 0xE0	; ‡
ROM_ORIG:1A29C 20			       DCB 0x20
ROM_ORIG:1A29D 89			       DCB 0x89	; â
ROM_ORIG:1A29E 10			       DCB 0x10
ROM_ORIG:1A29F B9			       DCB 0xB9	; π
ROM_ORIG:1A2A0 00			       DCB    0
ROM_ORIG:1A2A1 20			       DCB 0x20
ROM_ORIG:1A2A2 00			       DCB    0
ROM_ORIG:1A2A3 F0			       DCB 0xF0	; 
ROM_ORIG:1A2A4 0D			       DCB  0xD
ROM_ORIG:1A2A5 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A2A6 A8			       DCB 0xA8	; ®
ROM_ORIG:1A2A7 68			       DCB 0x68	; h
ROM_ORIG:1A2A8 B1			       DCB 0xB1	; ±
ROM_ORIG:1A2A9 69			       DCB 0x69	; i
ROM_ORIG:1A2AA C0			       DCB 0xC0	; ¿
ROM_ORIG:1A2AB B2			       DCB 0xB2	; ≤
ROM_ORIG:1A2AC 04			       DCB    4
ROM_ORIG:1A2AD 29			       DCB 0x29	; )
ROM_ORIG:1A2AE 01			       DCB    1
ROM_ORIG:1A2AF D1			       DCB 0xD1	; —
ROM_ORIG:1A2B0 C1			       DCB 0xC1	; ¡
ROM_ORIG:1A2B1 07			       DCB    7
ROM_ORIG:1A2B2 C4			       DCB 0xC4	; ƒ
ROM_ORIG:1A2B3 D0			       DCB 0xD0	; –
ROM_ORIG:1A2B4 70			       DCB 0x70	; p
ROM_ORIG:1A2B5 BD			       DCB 0xBD	; Ω
ROM_ORIG:1A2B6 00			       DCB    0
ROM_ORIG:1A2B7 00			       DCB    0
ROM_ORIG:1A2B8 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A2B9 FC			       DCB 0xFC	; ¸
ROM_ORIG:1A2BA 20			       DCB 0x20
ROM_ORIG:1A2BB 40			       DCB 0x40	; @
ROM_ORIG:1A2BC 00			       DCB    0
ROM_ORIG:1A2BD 00			       DCB    0
ROM_ORIG:1A2BE 02			       DCB    2
ROM_ORIG:1A2BF 49			       DCB 0x49	; I
ROM_ORIG:1A2C0 08			       DCB    8
ROM_ORIG:1A2C1 4B			       DCB 0x4B	; K
ROM_ORIG:1A2C2 09			       DCB    9
ROM_ORIG:1A2C3 49			       DCB 0x49	; I
ROM_ORIG:1A2C4 30			       DCB 0x30	; 0
ROM_ORIG:1A2C5 B4			       DCB 0xB4	; ¥
ROM_ORIG:1A2C6 04			       DCB    4
ROM_ORIG:1A2C7 46			       DCB 0x46	; F
ROM_ORIG:1A2C8 58			       DCB 0x58	; X
ROM_ORIG:1A2C9 68			       DCB 0x68	; h
ROM_ORIG:1A2CA 4A			       DCB 0x4A	; J
ROM_ORIG:1A2CB 68			       DCB 0x68	; h
ROM_ORIG:1A2CC 9B			       DCB 0x9B	; õ
ROM_ORIG:1A2CD 7A			       DCB 0x7A	; z
ROM_ORIG:1A2CE 9A			       DCB 0x9A	; ö
ROM_ORIG:1A2CF 43			       DCB 0x43	; C
ROM_ORIG:1A2D0 4A			       DCB 0x4A	; J
ROM_ORIG:1A2D1 60			       DCB 0x60	; `
ROM_ORIG:1A2D2 84			       DCB 0x84	; Ñ
ROM_ORIG:1A2D3 61			       DCB 0x61	; a
ROM_ORIG:1A2D4 41			       DCB 0x41	; A
ROM_ORIG:1A2D5 68			       DCB 0x68	; h
ROM_ORIG:1A2D6 00			       DCB    0
ROM_ORIG:1A2D7 29			       DCB 0x29	; )
ROM_ORIG:1A2D8 01			       DCB    1
ROM_ORIG:1A2D9 D0			       DCB 0xD0	; –
ROM_ORIG:1A2DA 30			       DCB 0x30	; 0
ROM_ORIG:1A2DB BC			       DCB 0xBC	; º
ROM_ORIG:1A2DC 08			       DCB    8
ROM_ORIG:1A2DD 47			       DCB 0x47	; G
ROM_ORIG:1A2DE 30			       DCB 0x30	; 0
ROM_ORIG:1A2DF BC			       DCB 0xBC	; º
ROM_ORIG:1A2E0 70			       DCB 0x70	; p
ROM_ORIG:1A2E1 47			       DCB 0x47	; G
ROM_ORIG:1A2E2 00			       DCB    0
ROM_ORIG:1A2E3 00			       DCB    0
ROM_ORIG:1A2E4 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A2E5 FC			       DCB 0xFC	; ¸
ROM_ORIG:1A2E6 20			       DCB 0x20
ROM_ORIG:1A2E7 40			       DCB 0x40	; @
ROM_ORIG:1A2E8 00			       DCB    0
ROM_ORIG:1A2E9 00			       DCB    0
ROM_ORIG:1A2EA 02			       DCB    2
ROM_ORIG:1A2EB 49			       DCB 0x49	; I
ROM_ORIG:1A2EC 2B			       DCB 0x2B	; +
ROM_ORIG:1A2ED 4B			       DCB 0x4B	; K
ROM_ORIG:1A2EE 18			       DCB 0x18
ROM_ORIG:1A2EF 78			       DCB 0x78	; x
ROM_ORIG:1A2F0 2B			       DCB 0x2B	; +
ROM_ORIG:1A2F1 4A			       DCB 0x4A	; J
ROM_ORIG:1A2F2 03			       DCB    3
ROM_ORIG:1A2F3 28			       DCB 0x28	; (
ROM_ORIG:1A2F4 02			       DCB    2
ROM_ORIG:1A2F5 D0			       DCB 0xD0	; –
ROM_ORIG:1A2F6 18			       DCB 0x18
ROM_ORIG:1A2F7 78			       DCB 0x78	; x
ROM_ORIG:1A2F8 04			       DCB    4
ROM_ORIG:1A2F9 28			       DCB 0x28	; (
ROM_ORIG:1A2FA 47			       DCB 0x47	; G
ROM_ORIG:1A2FB D1			       DCB 0xD1	; —
ROM_ORIG:1A2FC 27			       DCB 0x27	; '
ROM_ORIG:1A2FD 48			       DCB 0x48	; H
ROM_ORIG:1A2FE 80			       DCB 0x80	; Ä
ROM_ORIG:1A2FF 1D			       DCB 0x1D
ROM_ORIG:1A300 01			       DCB    1
ROM_ORIG:1A301 78			       DCB 0x78	; x
ROM_ORIG:1A302 01			       DCB    1
ROM_ORIG:1A303 F0			       DCB 0xF0	; 
ROM_ORIG:1A304 1F			       DCB 0x1F
ROM_ORIG:1A305 01			       DCB    1
ROM_ORIG:1A306 02			       DCB    2
ROM_ORIG:1A307 29			       DCB 0x29	; )
ROM_ORIG:1A308 40			       DCB 0x40	; @
ROM_ORIG:1A309 D1			       DCB 0xD1	; —
ROM_ORIG:1A30A 41			       DCB 0x41	; A
ROM_ORIG:1A30B 88			       DCB 0x88	; à
ROM_ORIG:1A30C 09			       DCB    9
ROM_ORIG:1A30D BB			       DCB 0xBB	; ª
ROM_ORIG:1A30E 81			       DCB 0x81	; Å
ROM_ORIG:1A30F 88			       DCB 0x88	; à
ROM_ORIG:1A310 40			       DCB 0x40	; @
ROM_ORIG:1A311 78			       DCB 0x78	; x
ROM_ORIG:1A312 A9			       DCB 0xA9	; ©
ROM_ORIG:1A313 B1			       DCB 0xB1	; ±
ROM_ORIG:1A314 01			       DCB    1
ROM_ORIG:1A315 29			       DCB 0x29	; )
ROM_ORIG:1A316 26			       DCB 0x26	; &
ROM_ORIG:1A317 D0			       DCB 0xD0	; –
ROM_ORIG:1A318 80			       DCB 0x80	; Ä
ROM_ORIG:1A319 29			       DCB 0x29	; )
ROM_ORIG:1A31A 11			       DCB 0x11
ROM_ORIG:1A31B D0			       DCB 0xD0	; –
ROM_ORIG:1A31C 81			       DCB 0x81	; Å
ROM_ORIG:1A31D 29			       DCB 0x29	; )
ROM_ORIG:1A31E 35			       DCB 0x35	; 5
ROM_ORIG:1A31F D1			       DCB 0xD1	; —
ROM_ORIG:1A320 19			       DCB 0x19
ROM_ORIG:1A321 78			       DCB 0x78	; x
ROM_ORIG:1A322 04			       DCB    4
ROM_ORIG:1A323 29			       DCB 0x29	; )
ROM_ORIG:1A324 32			       DCB 0x32	; 2
ROM_ORIG:1A325 D1			       DCB 0xD1	; —
ROM_ORIG:1A326 01			       DCB    1
ROM_ORIG:1A327 28			       DCB 0x28	; (
ROM_ORIG:1A328 14			       DCB 0x14
ROM_ORIG:1A329 D1			       DCB 0xD1	; —
ROM_ORIG:1A32A 02			       DCB    2
ROM_ORIG:1A32B F5			       DCB 0xF5	; ı
ROM_ORIG:1A32C 8B			       DCB 0x8B	; ã
ROM_ORIG:1A32D 72			       DCB 0x72	; r
ROM_ORIG:1A32E 10			       DCB 0x10
ROM_ORIG:1A32F 88			       DCB 0x88	; à
ROM_ORIG:1A330 20			       DCB 0x20
ROM_ORIG:1A331 F0			       DCB 0xF0	; 
ROM_ORIG:1A332 20			       DCB 0x20
ROM_ORIG:1A333 00			       DCB    0
ROM_ORIG:1A334 10			       DCB 0x10
ROM_ORIG:1A335 80			       DCB 0x80	; Ä
ROM_ORIG:1A336 10			       DCB 0x10
ROM_ORIG:1A337 88			       DCB 0x88	; à
ROM_ORIG:1A338 40			       DCB 0x40	; @
ROM_ORIG:1A339 F0			       DCB 0xF0	; 
ROM_ORIG:1A33A 80			       DCB 0x80	; Ä
ROM_ORIG:1A33B 00			       DCB    0
ROM_ORIG:1A33C 10			       DCB 0x10
ROM_ORIG:1A33D 80			       DCB 0x80	; Ä
ROM_ORIG:1A33E 70			       DCB 0x70	; p
ROM_ORIG:1A33F 47			       DCB 0x47	; G
ROM_ORIG:1A340 01			       DCB    1
ROM_ORIG:1A341 28			       DCB 0x28	; (
ROM_ORIG:1A342 04			       DCB    4
ROM_ORIG:1A343 D1			       DCB 0xD1	; —
ROM_ORIG:1A344 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A345 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A346 02			       DCB    2
ROM_ORIG:1A347 01			       DCB    1
ROM_ORIG:1A348 20			       DCB 0x20
ROM_ORIG:1A349 F0			       DCB 0xF0	; 
ROM_ORIG:1A34A 04			       DCB    4
ROM_ORIG:1A34B 00			       DCB    0
ROM_ORIG:1A34C 22			       DCB 0x22	; "
ROM_ORIG:1A34D E0			       DCB 0xE0	; ‡
ROM_ORIG:1A34E 03			       DCB    3
ROM_ORIG:1A34F 28			       DCB 0x28	; (
ROM_ORIG:1A350 F5			       DCB 0xF5	; ı
ROM_ORIG:1A351 D1			       DCB 0xD1	; —
ROM_ORIG:1A352 1B			       DCB 0x1B
ROM_ORIG:1A353 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A354 03			       DCB    3
ROM_ORIG:1A355 28			       DCB 0x28	; (
ROM_ORIG:1A356 F2			       DCB 0xF2	; Ú
ROM_ORIG:1A357 D1			       DCB 0xD1	; —
ROM_ORIG:1A358 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A359 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A35A 16			       DCB 0x16
ROM_ORIG:1A35B 01			       DCB    1
ROM_ORIG:1A35C 40			       DCB 0x40	; @
ROM_ORIG:1A35D F0			       DCB 0xF0	; 
ROM_ORIG:1A35E 20			       DCB 0x20
ROM_ORIG:1A35F 00			       DCB    0
ROM_ORIG:1A360 A2			       DCB 0xA2	; ¢
ROM_ORIG:1A361 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A362 16			       DCB 0x16
ROM_ORIG:1A363 01			       DCB    1
ROM_ORIG:1A364 70			       DCB 0x70	; p
ROM_ORIG:1A365 47			       DCB 0x47	; G
ROM_ORIG:1A366 19			       DCB 0x19
ROM_ORIG:1A367 78			       DCB 0x78	; x
ROM_ORIG:1A368 04			       DCB    4
ROM_ORIG:1A369 29			       DCB 0x29	; )
ROM_ORIG:1A36A 0F			       DCB  0xF
ROM_ORIG:1A36B D1			       DCB 0xD1	; —
ROM_ORIG:1A36C 01			       DCB    1
ROM_ORIG:1A36D 28			       DCB 0x28	; (
ROM_ORIG:1A36E 04			       DCB    4
ROM_ORIG:1A36F D1			       DCB 0xD1	; —
ROM_ORIG:1A370 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A371 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A372 12			       DCB 0x12
ROM_ORIG:1A373 01			       DCB    1
ROM_ORIG:1A374 20			       DCB 0x20
ROM_ORIG:1A375 F0			       DCB 0xF0	; 
ROM_ORIG:1A376 10			       DCB 0x10
ROM_ORIG:1A377 00			       DCB    0
ROM_ORIG:1A378 05			       DCB    5
ROM_ORIG:1A379 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A37A 03			       DCB    3
ROM_ORIG:1A37B 28			       DCB 0x28	; (
ROM_ORIG:1A37C F2			       DCB 0xF2	; Ú
ROM_ORIG:1A37D D1			       DCB 0xD1	; —
ROM_ORIG:1A37E B2			       DCB 0xB2	; ≤
ROM_ORIG:1A37F F8			       DCB 0xF8	; ¯
ROM_ORIG:1A380 12			       DCB 0x12
ROM_ORIG:1A381 01			       DCB    1
ROM_ORIG:1A382 40			       DCB 0x40	; @
ROM_ORIG:1A383 F0			       DCB 0xF0	; 
ROM_ORIG:1A384 10			       DCB 0x10
ROM_ORIG:1A385 00			       DCB    0
ROM_ORIG:1A386 A2			       DCB 0xA2	; ¢
ROM_ORIG:1A387 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A388 12			       DCB 0x12
ROM_ORIG:1A389 01			       DCB    1
ROM_ORIG:1A38A 70			       DCB 0x70	; p
ROM_ORIG:1A38B 47			       DCB 0x47	; G
ROM_ORIG:1A38C B2			       DCB 0xB2	; ≤
ROM_ORIG:1A38D F8			       DCB 0xF8	; ¯
ROM_ORIG:1A38E 02			       DCB    2
ROM_ORIG:1A38F 01			       DCB    1
ROM_ORIG:1A390 40			       DCB 0x40	; @
ROM_ORIG:1A391 F0			       DCB 0xF0	; 
ROM_ORIG:1A392 20			       DCB 0x20
ROM_ORIG:1A393 00			       DCB    0
ROM_ORIG:1A394 A2			       DCB 0xA2	; ¢
ROM_ORIG:1A395 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A396 02			       DCB    2
ROM_ORIG:1A397 01			       DCB    1
ROM_ORIG:1A398 70			       DCB 0x70	; p
ROM_ORIG:1A399 47			       DCB 0x47	; G
ROM_ORIG:1A39A 00			       DCB    0
ROM_ORIG:1A39B 00			       DCB    0
ROM_ORIG:1A39C 84			       DCB 0x84	; Ñ
ROM_ORIG:1A39D FD			       DCB 0xFD	; ˝
ROM_ORIG:1A39E 20			       DCB 0x20
ROM_ORIG:1A39F 40			       DCB 0x40	; @
ROM_ORIG:1A3A0 00			       DCB    0
ROM_ORIG:1A3A1 B0			       DCB 0xB0	; ∞
ROM_ORIG:1A3A2 0A			       DCB  0xA
ROM_ORIG:1A3A3 48			       DCB 0x48	; H
ROM_ORIG:1A3A4 0D			       DCB  0xD
ROM_ORIG:1A3A5 4B			       DCB 0x4B	; K
ROM_ORIG:1A3A6 18			       DCB 0x18
ROM_ORIG:1A3A7 6A			       DCB 0x6A	; j
ROM_ORIG:1A3A8 0D			       DCB  0xD
ROM_ORIG:1A3A9 49			       DCB 0x49	; I
ROM_ORIG:1A3AA 02			       DCB    2
ROM_ORIG:1A3AB 0A			       DCB  0xA
ROM_ORIG:1A3AC 08			       DCB    8
ROM_ORIG:1A3AD 70			       DCB 0x70	; p
ROM_ORIG:1A3AE 4A			       DCB 0x4A	; J
ROM_ORIG:1A3AF 70			       DCB 0x70	; p
ROM_ORIG:1A3B0 C0			       DCB 0xC0	; ¿
ROM_ORIG:1A3B1 F3			       DCB 0xF3	; Û
ROM_ORIG:1A3B2 07			       DCB    7
ROM_ORIG:1A3B3 42			       DCB 0x42	; B
ROM_ORIG:1A3B4 00			       DCB    0
ROM_ORIG:1A3B5 F0			       DCB 0xF0	; 
ROM_ORIG:1A3B6 7F			       DCB 0x7F	; 
ROM_ORIG:1A3B7 40			       DCB 0x40	; @
ROM_ORIG:1A3B8 42			       DCB 0x42	; B
ROM_ORIG:1A3B9 EA			       DCB 0xEA	; Í
ROM_ORIG:1A3BA 10			       DCB 0x10
ROM_ORIG:1A3BB 40			       DCB 0x40	; @
ROM_ORIG:1A3BC 48			       DCB 0x48	; H
ROM_ORIG:1A3BD 80			       DCB 0x80	; Ä
ROM_ORIG:1A3BE 18			       DCB 0x18
ROM_ORIG:1A3BF 6A			       DCB 0x6A	; j
ROM_ORIG:1A3C0 00			       DCB    0
ROM_ORIG:1A3C1 F4			       DCB 0xF4	; Ù
ROM_ORIG:1A3C2 7F			       DCB 0x7F	; 
ROM_ORIG:1A3C3 43			       DCB 0x43	; C
ROM_ORIG:1A3C4 C2			       DCB 0xC2	; ¬
ROM_ORIG:1A3C5 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A3C6 1A			       DCB 0x1A
ROM_ORIG:1A3C7 43			       DCB 0x43	; C
ROM_ORIG:1A3C8 8A			       DCB 0x8A	; ä
ROM_ORIG:1A3C9 80			       DCB 0x80	; Ä
ROM_ORIG:1A3CA C0			       DCB 0xC0	; ¿
ROM_ORIG:1A3CB F3			       DCB 0xF3	; Û
ROM_ORIG:1A3CC 07			       DCB    7
ROM_ORIG:1A3CD 42			       DCB 0x42	; B
ROM_ORIG:1A3CE 00			       DCB    0
ROM_ORIG:1A3CF F0			       DCB 0xF0	; 
ROM_ORIG:1A3D0 7F			       DCB 0x7F	; 
ROM_ORIG:1A3D1 40			       DCB 0x40	; @
ROM_ORIG:1A3D2 42			       DCB 0x42	; B
ROM_ORIG:1A3D3 EA			       DCB 0xEA	; Í
ROM_ORIG:1A3D4 10			       DCB 0x10
ROM_ORIG:1A3D5 40			       DCB 0x40	; @
ROM_ORIG:1A3D6 C8			       DCB 0xC8	; »
ROM_ORIG:1A3D7 80			       DCB 0x80	; Ä
ROM_ORIG:1A3D8 70			       DCB 0x70	; p
ROM_ORIG:1A3D9 47			       DCB 0x47	; G
ROM_ORIG:1A3DA 00			       DCB    0
ROM_ORIG:1A3DB 00			       DCB    0
ROM_ORIG:1A3DC 00			       DCB    0
ROM_ORIG:1A3DD B0			       DCB 0xB0	; ∞
ROM_ORIG:1A3DE 0A			       DCB  0xA
ROM_ORIG:1A3DF 48			       DCB 0x48	; H
ROM_ORIG:1A3E0 8A			       DCB 0x8A	; ä
ROM_ORIG:1A3E1 FD			       DCB 0xFD	; ˝
ROM_ORIG:1A3E2 20			       DCB 0x20
ROM_ORIG:1A3E3 40			       DCB 0x40	; @
ROM_ORIG:1A3E4 1D			       DCB 0x1D
ROM_ORIG:1A3E5 49			       DCB 0x49	; I
ROM_ORIG:1A3E6 D1			       DCB 0xD1	; —
ROM_ORIG:1A3E7 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A3E8 00			       DCB    0
ROM_ORIG:1A3E9 02			       DCB    2
ROM_ORIG:1A3EA C2			       DCB 0xC2	; ¬
ROM_ORIG:1A3EB 07			       DCB    7
ROM_ORIG:1A3EC 0A			       DCB  0xA
ROM_ORIG:1A3ED D0			       DCB 0xD0	; –
ROM_ORIG:1A3EE 01			       DCB    1
ROM_ORIG:1A3EF F5			       DCB 0xF5	; ı
ROM_ORIG:1A3F0 89			       DCB 0x89	; â
ROM_ORIG:1A3F1 71			       DCB 0x71	; q
ROM_ORIG:1A3F2 08			       DCB    8
ROM_ORIG:1A3F3 88			       DCB 0x88	; à
ROM_ORIG:1A3F4 20			       DCB 0x20
ROM_ORIG:1A3F5 F4			       DCB 0xF4	; Ù
ROM_ORIG:1A3F6 A0			       DCB 0xA0	; †
ROM_ORIG:1A3F7 50			       DCB 0x50	; P
ROM_ORIG:1A3F8 08			       DCB    8
ROM_ORIG:1A3F9 80			       DCB 0x80	; Ä
ROM_ORIG:1A3FA 08			       DCB    8
ROM_ORIG:1A3FB 88			       DCB 0x88	; à
ROM_ORIG:1A3FC 40			       DCB 0x40	; @
ROM_ORIG:1A3FD F0			       DCB 0xF0	; 
ROM_ORIG:1A3FE 01			       DCB    1
ROM_ORIG:1A3FF 00			       DCB    0
ROM_ORIG:1A400 08			       DCB    8
ROM_ORIG:1A401 80			       DCB 0x80	; Ä
ROM_ORIG:1A402 70			       DCB 0x70	; p
ROM_ORIG:1A403 47			       DCB 0x47	; G
ROM_ORIG:1A404 80			       DCB 0x80	; Ä
ROM_ORIG:1A405 07			       DCB    7
ROM_ORIG:1A406 FC			       DCB 0xFC	; ¸
ROM_ORIG:1A407 D5			       DCB 0xD5	; ’
ROM_ORIG:1A408 B1			       DCB 0xB1	; ±
ROM_ORIG:1A409 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A40A 18			       DCB 0x18
ROM_ORIG:1A40B 21			       DCB 0x21	; !
ROM_ORIG:1A40C 14			       DCB 0x14
ROM_ORIG:1A40D 48			       DCB 0x48	; H
ROM_ORIG:1A40E C0			       DCB 0xC0	; ¿
ROM_ORIG:1A40F 68			       DCB 0x68	; h
ROM_ORIG:1A410 AA			       DCB 0xAA	; ™
ROM_ORIG:1A411 B1			       DCB 0xB1	; ±
ROM_ORIG:1A412 01			       DCB    1
ROM_ORIG:1A413 F5			       DCB 0xF5	; ı
ROM_ORIG:1A414 8A			       DCB 0x8A	; ä
ROM_ORIG:1A415 71			       DCB 0x71	; q
ROM_ORIG:1A416 4A			       DCB 0x4A	; J
ROM_ORIG:1A417 88			       DCB 0x88	; à
ROM_ORIG:1A418 42			       DCB 0x42	; B
ROM_ORIG:1A419 F0			       DCB 0xF0	; 
ROM_ORIG:1A41A 10			       DCB 0x10
ROM_ORIG:1A41B 02			       DCB    2
ROM_ORIG:1A41C 4A			       DCB 0x4A	; J
ROM_ORIG:1A41D 80			       DCB 0x80	; Ä
ROM_ORIG:1A41E 4A			       DCB 0x4A	; J
ROM_ORIG:1A41F 88			       DCB 0x88	; à
ROM_ORIG:1A420 42			       DCB 0x42	; B
ROM_ORIG:1A421 F0			       DCB 0xF0	; 
ROM_ORIG:1A422 20			       DCB 0x20
ROM_ORIG:1A423 02			       DCB    2
ROM_ORIG:1A424 4A			       DCB 0x4A	; J
ROM_ORIG:1A425 80			       DCB 0x80	; Ä
ROM_ORIG:1A426 4A			       DCB 0x4A	; J
ROM_ORIG:1A427 88			       DCB 0x88	; à
ROM_ORIG:1A428 22			       DCB 0x22	; "
ROM_ORIG:1A429 F4			       DCB 0xF4	; Ù
ROM_ORIG:1A42A 00			       DCB    0
ROM_ORIG:1A42B 52			       DCB 0x52	; R
ROM_ORIG:1A42C 4A			       DCB 0x4A	; J
ROM_ORIG:1A42D 80			       DCB 0x80	; Ä
ROM_ORIG:1A42E D1			       DCB 0xD1	; —
ROM_ORIG:1A42F F8			       DCB 0xF8	; ¯
ROM_ORIG:1A430 00			       DCB    0
ROM_ORIG:1A431 21			       DCB 0x21	; !
ROM_ORIG:1A432 22			       DCB 0x22	; "
ROM_ORIG:1A433 F0			       DCB 0xF0	; 
ROM_ORIG:1A434 09			       DCB    9
ROM_ORIG:1A435 02			       DCB    2
ROM_ORIG:1A436 C1			       DCB 0xC1	; ¡
ROM_ORIG:1A437 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A438 00			       DCB    0
ROM_ORIG:1A439 21			       DCB 0x21	; !
ROM_ORIG:1A43A 01			       DCB    1
ROM_ORIG:1A43B 21			       DCB 0x21	; !
ROM_ORIG:1A43C 08			       DCB    8
ROM_ORIG:1A43D E0			       DCB 0xE0	; ‡
ROM_ORIG:1A43E D1			       DCB 0xD1	; —
ROM_ORIG:1A43F F8			       DCB 0xF8	; ¯
ROM_ORIG:1A440 14			       DCB 0x14
ROM_ORIG:1A441 22			       DCB 0x22	; "
ROM_ORIG:1A442 22			       DCB 0x22	; "
ROM_ORIG:1A443 F0			       DCB 0xF0	; 
ROM_ORIG:1A444 09			       DCB    9
ROM_ORIG:1A445 02			       DCB    2
ROM_ORIG:1A446 C1			       DCB 0xC1	; ¡
ROM_ORIG:1A447 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A448 14			       DCB 0x14
ROM_ORIG:1A449 22			       DCB 0x22	; "
ROM_ORIG:1A44A 11			       DCB 0x11
ROM_ORIG:1A44B 21			       DCB 0x21	; !
ROM_ORIG:1A44C 41			       DCB 0x41	; A
ROM_ORIG:1A44D 61			       DCB 0x61	; a
ROM_ORIG:1A44E 00			       DCB    0
ROM_ORIG:1A44F 21			       DCB 0x21	; !
ROM_ORIG:1A450 81			       DCB 0x81	; Å
ROM_ORIG:1A451 61			       DCB 0x61	; a
ROM_ORIG:1A452 41			       DCB 0x41	; A
ROM_ORIG:1A453 68			       DCB 0x68	; h
ROM_ORIG:1A454 00			       DCB    0
ROM_ORIG:1A455 29			       DCB 0x29	; )
ROM_ORIG:1A456 D4			       DCB 0xD4	; ‘
ROM_ORIG:1A457 D0			       DCB 0xD0	; –
ROM_ORIG:1A458 08			       DCB    8
ROM_ORIG:1A459 47			       DCB 0x47	; G
ROM_ORIG:1A45A 00			       DCB    0
ROM_ORIG:1A45B 00			       DCB    0
ROM_ORIG:1A45C 00			       DCB    0
ROM_ORIG:1A45D B0			       DCB 0xB0	; ∞
ROM_ORIG:1A45E 0A			       DCB  0xA
ROM_ORIG:1A45F 48			       DCB 0x48	; H
ROM_ORIG:1A460 08			       DCB    8
ROM_ORIG:1A461 FD			       DCB 0xFD	; ˝
ROM_ORIG:1A462 20			       DCB 0x20
ROM_ORIG:1A463 40			       DCB 0x40	; @
ROM_ORIG:1A464 1B			       DCB 0x1B
ROM_ORIG:1A465 4A			       DCB 0x4A	; J
ROM_ORIG:1A466 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A467 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A468 02			       DCB    2
ROM_ORIG:1A469 01			       DCB    1
ROM_ORIG:1A46A 4F			       DCB 0x4F	; O
ROM_ORIG:1A46B F0			       DCB 0xF0	; 
ROM_ORIG:1A46C 00			       DCB    0
ROM_ORIG:1A46D 01			       DCB    1
ROM_ORIG:1A46E 1A			       DCB 0x1A
ROM_ORIG:1A46F 4B			       DCB 0x4B	; K
ROM_ORIG:1A470 40			       DCB 0x40	; @
ROM_ORIG:1A471 07			       DCB    7
ROM_ORIG:1A472 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A473 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A474 02			       DCB    2
ROM_ORIG:1A475 01			       DCB    1
ROM_ORIG:1A476 02			       DCB    2
ROM_ORIG:1A477 D5			       DCB 0xD5	; ’
ROM_ORIG:1A478 20			       DCB 0x20
ROM_ORIG:1A479 F0			       DCB 0xF0	; 
ROM_ORIG:1A47A 04			       DCB    4
ROM_ORIG:1A47B 00			       DCB    0
ROM_ORIG:1A47C 05			       DCB    5
ROM_ORIG:1A47D E0			       DCB 0xE0	; ‡
ROM_ORIG:1A47E C0			       DCB 0xC0	; ¿
ROM_ORIG:1A47F 06			       DCB    6
ROM_ORIG:1A480 06			       DCB    6
ROM_ORIG:1A481 D5			       DCB 0xD5	; ’
ROM_ORIG:1A482 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A483 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A484 02			       DCB    2
ROM_ORIG:1A485 01			       DCB    1
ROM_ORIG:1A486 40			       DCB 0x40	; @
ROM_ORIG:1A487 F0			       DCB 0xF0	; 
ROM_ORIG:1A488 80			       DCB 0x80	; Ä
ROM_ORIG:1A489 00			       DCB    0
ROM_ORIG:1A48A A2			       DCB 0xA2	; ¢
ROM_ORIG:1A48B F8			       DCB 0xF8	; ¯
ROM_ORIG:1A48C 02			       DCB    2
ROM_ORIG:1A48D 01			       DCB    1
ROM_ORIG:1A48E 0D			       DCB  0xD
ROM_ORIG:1A48F E0			       DCB 0xE0	; ‡
ROM_ORIG:1A490 18			       DCB 0x18
ROM_ORIG:1A491 78			       DCB 0x78	; x
ROM_ORIG:1A492 28			       DCB 0x28	; (
ROM_ORIG:1A493 B9			       DCB 0xB9	; π
ROM_ORIG:1A494 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A495 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A496 02			       DCB    2
ROM_ORIG:1A497 01			       DCB    1
ROM_ORIG:1A498 C0			       DCB 0xC0	; ¿
ROM_ORIG:1A499 07			       DCB    7
ROM_ORIG:1A49A 0B			       DCB  0xB
ROM_ORIG:1A49B D0			       DCB 0xD0	; –
ROM_ORIG:1A49C 00			       DCB    0
ROM_ORIG:1A49D F0			       DCB 0xF0	; 
ROM_ORIG:1A49E 1E			       DCB 0x1E
ROM_ORIG:1A49F B8			       DCB 0xB8	; ∏
ROM_ORIG:1A4A0 01			       DCB    1
ROM_ORIG:1A4A1 28			       DCB 0x28	; (
ROM_ORIG:1A4A2 01			       DCB    1
ROM_ORIG:1A4A3 D1			       DCB 0xD1	; —
ROM_ORIG:1A4A4 00			       DCB    0
ROM_ORIG:1A4A5 F0			       DCB 0xF0	; 
ROM_ORIG:1A4A6 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A4A7 BA			       DCB 0xBA	; ∫
ROM_ORIG:1A4A8 02			       DCB    2
ROM_ORIG:1A4A9 28			       DCB 0x28	; (
ROM_ORIG:1A4AA 01			       DCB    1
ROM_ORIG:1A4AB D1			       DCB 0xD1	; —
ROM_ORIG:1A4AC 19			       DCB 0x19
ROM_ORIG:1A4AD 70			       DCB 0x70	; p
ROM_ORIG:1A4AE 70			       DCB 0x70	; p
ROM_ORIG:1A4AF 47			       DCB 0x47	; G
ROM_ORIG:1A4B0 00			       DCB    0
ROM_ORIG:1A4B1 28			       DCB 0x28	; (
ROM_ORIG:1A4B2 FC			       DCB 0xFC	; ¸
ROM_ORIG:1A4B3 D1			       DCB 0xD1	; —
ROM_ORIG:1A4B4 08			       DCB    8
ROM_ORIG:1A4B5 48			       DCB 0x48	; H
ROM_ORIG:1A4B6 10			       DCB 0x10
ROM_ORIG:1A4B7 38			       DCB 0x38	; 8
ROM_ORIG:1A4B8 83			       DCB 0x83	; É
ROM_ORIG:1A4B9 78			       DCB 0x78	; x
ROM_ORIG:1A4BA 00			       DCB    0
ROM_ORIG:1A4BB 2B			       DCB 0x2B	; +
ROM_ORIG:1A4BC F7			       DCB 0xF7	; ˜
ROM_ORIG:1A4BD D0			       DCB 0xD0	; –
ROM_ORIG:1A4BE 03			       DCB    3
ROM_ORIG:1A4BF 79			       DCB 0x79	; y
ROM_ORIG:1A4C0 01			       DCB    1
ROM_ORIG:1A4C1 2B			       DCB 0x2B	; +
ROM_ORIG:1A4C2 02			       DCB    2
ROM_ORIG:1A4C3 D1			       DCB 0xD1	; —
ROM_ORIG:1A4C4 01			       DCB    1
ROM_ORIG:1A4C5 71			       DCB 0x71	; q
ROM_ORIG:1A4C6 C3			       DCB 0xC3	; √
ROM_ORIG:1A4C7 78			       DCB 0x78	; x
ROM_ORIG:1A4C8 13			       DCB 0x13
ROM_ORIG:1A4C9 70			       DCB 0x70	; p
ROM_ORIG:1A4CA 42			       DCB 0x42	; B
ROM_ORIG:1A4CB 78			       DCB 0x78	; x
ROM_ORIG:1A4CC 02			       DCB    2
ROM_ORIG:1A4CD 70			       DCB 0x70	; p
ROM_ORIG:1A4CE 81			       DCB 0x81	; Å
ROM_ORIG:1A4CF 70			       DCB 0x70	; p
ROM_ORIG:1A4D0 70			       DCB 0x70	; p
ROM_ORIG:1A4D1 47			       DCB 0x47	; G
ROM_ORIG:1A4D2 00			       DCB    0
ROM_ORIG:1A4D3 00			       DCB    0
ROM_ORIG:1A4D4 00			       DCB    0
ROM_ORIG:1A4D5 B0			       DCB 0xB0	; ∞
ROM_ORIG:1A4D6 0A			       DCB  0xA
ROM_ORIG:1A4D7 48			       DCB 0x48	; H
ROM_ORIG:1A4D8 94			       DCB 0x94	; î
ROM_ORIG:1A4D9 FD			       DCB 0xFD	; ˝
ROM_ORIG:1A4DA 20			       DCB 0x20
ROM_ORIG:1A4DB 40			       DCB 0x40	; @
ROM_ORIG:1A4DC 05			       DCB    5
ROM_ORIG:1A4DD 48			       DCB 0x48	; H
ROM_ORIG:1A4DE 00			       DCB    0
ROM_ORIG:1A4DF B5			       DCB 0xB5	; µ
ROM_ORIG:1A4E0 00			       DCB    0
ROM_ORIG:1A4E1 88			       DCB 0x88	; à
ROM_ORIG:1A4E2 00			       DCB    0
ROM_ORIG:1A4E3 28			       DCB 0x28	; (
ROM_ORIG:1A4E4 05			       DCB    5
ROM_ORIG:1A4E5 D0			       DCB 0xD0	; –
ROM_ORIG:1A4E6 FF			       DCB 0xFF
ROM_ORIG:1A4E7 F7			       DCB 0xF7	; ˜
ROM_ORIG:1A4E8 5D			       DCB 0x5D	; ]
ROM_ORIG:1A4E9 FF			       DCB 0xFF
ROM_ORIG:1A4EA 5D			       DCB 0x5D	; ]
ROM_ORIG:1A4EB F8			       DCB 0xF8	; ¯
ROM_ORIG:1A4EC 04			       DCB    4
ROM_ORIG:1A4ED EB			       DCB 0xEB	; Î
ROM_ORIG:1A4EE 00			       DCB    0
ROM_ORIG:1A4EF F0			       DCB 0xF0	; 
ROM_ORIG:1A4F0 21			       DCB 0x21	; !
ROM_ORIG:1A4F1 BA			       DCB 0xBA	; ∫
ROM_ORIG:1A4F2 00			       DCB    0
ROM_ORIG:1A4F3 BD			       DCB 0xBD	; Ω
ROM_ORIG:1A4F4 08			       DCB    8
ROM_ORIG:1A4F5 B1			       DCB 0xB1	; ±
ROM_ORIG:1A4F6 0A			       DCB  0xA
ROM_ORIG:1A4F7 48			       DCB 0x48	; H
ROM_ORIG:1A4F8 F0			       DCB 0xF0	; 
ROM_ORIG:1A4F9 B4			       DCB 0xB4	; ¥
ROM_ORIG:1A4FA 01			       DCB    1
ROM_ORIG:1A4FB 21			       DCB 0x21	; !
ROM_ORIG:1A4FC 2F			       DCB 0x2F	; /
ROM_ORIG:1A4FD 4E			       DCB 0x4E	; N
ROM_ORIG:1A4FE B6			       DCB 0xB6	; ∂
ROM_ORIG:1A4FF F8			       DCB 0xF8	; ¯
ROM_ORIG:1A500 16			       DCB 0x16
ROM_ORIG:1A501 01			       DCB    1
ROM_ORIG:1A502 2F			       DCB 0x2F	; /
ROM_ORIG:1A503 4F			       DCB 0x4F	; O
ROM_ORIG:1A504 40			       DCB 0x40	; @
ROM_ORIG:1A505 06			       DCB    6
ROM_ORIG:1A506 04			       DCB    4
ROM_ORIG:1A507 D5			       DCB 0xD5	; ’
ROM_ORIG:1A508 B6			       DCB 0xB6	; ∂
ROM_ORIG:1A509 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A50A 16			       DCB 0x16
ROM_ORIG:1A50B 01			       DCB    1
ROM_ORIG:1A50C 20			       DCB 0x20
ROM_ORIG:1A50D F0			       DCB 0xF0	; 
ROM_ORIG:1A50E 40			       DCB 0x40	; @
ROM_ORIG:1A50F 00			       DCB    0
ROM_ORIG:1A510 1C			       DCB 0x1C
ROM_ORIG:1A511 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A512 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A513 68			       DCB 0x68	; h
ROM_ORIG:1A514 80			       DCB 0x80	; Ä
ROM_ORIG:1A515 69			       DCB 0x69	; i
ROM_ORIG:1A516 04			       DCB    4
ROM_ORIG:1A517 28			       DCB 0x28	; (
ROM_ORIG:1A518 B6			       DCB 0xB6	; ∂
ROM_ORIG:1A519 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A51A 16			       DCB 0x16
ROM_ORIG:1A51B 01			       DCB    1
ROM_ORIG:1A51C 05			       DCB    5
ROM_ORIG:1A51D D0			       DCB 0xD0	; –
ROM_ORIG:1A51E 20			       DCB 0x20
ROM_ORIG:1A51F F0			       DCB 0xF0	; 
ROM_ORIG:1A520 01			       DCB    1
ROM_ORIG:1A521 00			       DCB    0
ROM_ORIG:1A522 A6			       DCB 0xA6	; ¶
ROM_ORIG:1A523 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A524 16			       DCB 0x16
ROM_ORIG:1A525 01			       DCB    1
ROM_ORIG:1A526 F0			       DCB 0xF0	; 
ROM_ORIG:1A527 BC			       DCB 0xBC	; º
ROM_ORIG:1A528 70			       DCB 0x70	; p
ROM_ORIG:1A529 47			       DCB 0x47	; G
ROM_ORIG:1A52A C0			       DCB 0xC0	; ¿
ROM_ORIG:1A52B 07			       DCB    7
ROM_ORIG:1A52C 3E			       DCB 0x3E	; >
ROM_ORIG:1A52D D0			       DCB 0xD0	; –
ROM_ORIG:1A52E B6			       DCB 0xB6	; ∂
ROM_ORIG:1A52F F8			       DCB 0xF8	; ¯
ROM_ORIG:1A530 18			       DCB 0x18
ROM_ORIG:1A531 21			       DCB 0x21	; !
ROM_ORIG:1A532 D6			       DCB 0xD6	; ÷
ROM_ORIG:1A533 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A534 18			       DCB 0x18
ROM_ORIG:1A535 02			       DCB    2
ROM_ORIG:1A536 3B			       DCB 0x3B	; ;
ROM_ORIG:1A537 69			       DCB 0x69	; i
ROM_ORIG:1A538 C0			       DCB 0xC0	; ¿
ROM_ORIG:1A539 1A			       DCB 0x1A
ROM_ORIG:1A53A 7B			       DCB 0x7B	; {
ROM_ORIG:1A53B 69			       DCB 0x69	; i
ROM_ORIG:1A53C 10			       DCB 0x10
ROM_ORIG:1A53D 44			       DCB 0x44	; D
ROM_ORIG:1A53E 80			       DCB 0x80	; Ä
ROM_ORIG:1A53F B2			       DCB 0xB2	; ≤
ROM_ORIG:1A540 83			       DCB 0x83	; É
ROM_ORIG:1A541 42			       DCB 0x42	; B
ROM_ORIG:1A542 06			       DCB    6
ROM_ORIG:1A543 D0			       DCB 0xD0	; –
ROM_ORIG:1A544 B6			       DCB 0xB6	; ∂
ROM_ORIG:1A545 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A546 16			       DCB 0x16
ROM_ORIG:1A547 01			       DCB    1
ROM_ORIG:1A548 40			       DCB 0x40	; @
ROM_ORIG:1A549 F0			       DCB 0xF0	; 
ROM_ORIG:1A54A 10			       DCB 0x10
ROM_ORIG:1A54B 00			       DCB    0
ROM_ORIG:1A54C A6			       DCB 0xA6	; ¶
ROM_ORIG:1A54D F8			       DCB 0xF8	; ¯
ROM_ORIG:1A54E 16			       DCB 0x16
ROM_ORIG:1A54F 01			       DCB    1
ROM_ORIG:1A550 2C			       DCB 0x2C	; ,
ROM_ORIG:1A551 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A552 D6			       DCB 0xD6	; ÷
ROM_ORIG:1A553 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A554 18			       DCB 0x18
ROM_ORIG:1A555 12			       DCB 0x12
ROM_ORIG:1A556 00			       DCB    0
ROM_ORIG:1A557 20			       DCB 0x20
ROM_ORIG:1A558 02			       DCB    2
ROM_ORIG:1A559 F0			       DCB 0xF0	; 
ROM_ORIG:1A55A 03			       DCB    3
ROM_ORIG:1A55B 03			       DCB    3
ROM_ORIG:1A55C 92			       DCB 0x92	; í
ROM_ORIG:1A55D 08			       DCB    8
ROM_ORIG:1A55E 04			       DCB    4
ROM_ORIG:1A55F 46			       DCB 0x46	; F
ROM_ORIG:1A560 03			       DCB    3
ROM_ORIG:1A561 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A562 75			       DCB 0x75	; u
ROM_ORIG:1A563 6A			       DCB 0x6A	; j
ROM_ORIG:1A564 52			       DCB 0x52	; R
ROM_ORIG:1A565 1E			       DCB 0x1E
ROM_ORIG:1A566 92			       DCB 0x92	; í
ROM_ORIG:1A567 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A568 20			       DCB 0x20
ROM_ORIG:1A569 C1			       DCB 0xC1	; ¡
ROM_ORIG:1A56A 00			       DCB    0
ROM_ORIG:1A56B 2A			       DCB 0x2A	; *
ROM_ORIG:1A56C F9			       DCB 0xF9	; ˘
ROM_ORIG:1A56D D1			       DCB 0xD1	; —
ROM_ORIG:1A56E 03			       DCB    3
ROM_ORIG:1A56F B1			       DCB 0xB1	; ±
ROM_ORIG:1A570 74			       DCB 0x74	; t
ROM_ORIG:1A571 6A			       DCB 0x6A	; j
ROM_ORIG:1A572 4F			       DCB 0x4F	; O
ROM_ORIG:1A573 F0			       DCB 0xF0	; 
ROM_ORIG:1A574 FF			       DCB 0xFF
ROM_ORIG:1A575 0C			       DCB  0xC
ROM_ORIG:1A576 07			       DCB    7
ROM_ORIG:1A577 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A578 C2			       DCB 0xC2	; ¬
ROM_ORIG:1A579 00			       DCB    0
ROM_ORIG:1A57A 0C			       DCB  0xC
ROM_ORIG:1A57B FA			       DCB 0xFA	; ˙
ROM_ORIG:1A57C 02			       DCB    2
ROM_ORIG:1A57D F5			       DCB 0xF5	; ı
ROM_ORIG:1A57E 25			       DCB 0x25	; %
ROM_ORIG:1A57F 40			       DCB 0x40	; @
ROM_ORIG:1A580 D5			       DCB 0xD5	; ’
ROM_ORIG:1A581 40			       DCB 0x40	; @
ROM_ORIG:1A582 40			       DCB 0x40	; @
ROM_ORIG:1A583 1C			       DCB 0x1C
ROM_ORIG:1A584 0D			       DCB  0xD
ROM_ORIG:1A585 70			       DCB 0x70	; p
ROM_ORIG:1A586 80			       DCB 0x80	; Ä
ROM_ORIG:1A587 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A588 98			       DCB 0x98	; ò
ROM_ORIG:1A589 42			       DCB 0x42	; B
ROM_ORIG:1A58A F5			       DCB 0xF5	; ı
ROM_ORIG:1A58B D3			       DCB 0xD3	; ”
ROM_ORIG:1A58C B6			       DCB 0xB6	; ∂
ROM_ORIG:1A58D F8			       DCB 0xF8	; ¯
ROM_ORIG:1A58E 16			       DCB 0x16
ROM_ORIG:1A58F 01			       DCB    1
ROM_ORIG:1A590 20			       DCB 0x20
ROM_ORIG:1A591 F0			       DCB 0xF0	; 
ROM_ORIG:1A592 01			       DCB    1
ROM_ORIG:1A593 00			       DCB    0
ROM_ORIG:1A594 A6			       DCB 0xA6	; ¶
ROM_ORIG:1A595 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A596 16			       DCB 0x16
ROM_ORIG:1A597 01			       DCB    1
ROM_ORIG:1A598 D6			       DCB 0xD6	; ÷
ROM_ORIG:1A599 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A59A 14			       DCB 0x14
ROM_ORIG:1A59B 02			       DCB    2
ROM_ORIG:1A59C 20			       DCB 0x20
ROM_ORIG:1A59D F0			       DCB 0xF0	; 
ROM_ORIG:1A59E 09			       DCB    9
ROM_ORIG:1A59F 00			       DCB    0
ROM_ORIG:1A5A0 C6			       DCB 0xC6	; ∆
ROM_ORIG:1A5A1 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A5A2 14			       DCB 0x14
ROM_ORIG:1A5A3 02			       DCB    2
ROM_ORIG:1A5A4 11			       DCB 0x11
ROM_ORIG:1A5A5 20			       DCB 0x20
ROM_ORIG:1A5A6 F9			       DCB 0xF9	; ˘
ROM_ORIG:1A5A7 68			       DCB 0x68	; h
ROM_ORIG:1A5A8 48			       DCB 0x48	; H
ROM_ORIG:1A5A9 61			       DCB 0x61	; a
ROM_ORIG:1A5AA 00			       DCB    0
ROM_ORIG:1A5AB 21			       DCB 0x21	; !
ROM_ORIG:1A5AC F8			       DCB 0xF8	; ¯
ROM_ORIG:1A5AD 68			       DCB 0x68	; h
ROM_ORIG:1A5AE 81			       DCB 0x81	; Å
ROM_ORIG:1A5AF 61			       DCB 0x61	; a
ROM_ORIG:1A5B0 41			       DCB 0x41	; A
ROM_ORIG:1A5B1 68			       DCB 0x68	; h
ROM_ORIG:1A5B2 00			       DCB    0
ROM_ORIG:1A5B3 29			       DCB 0x29	; )
ROM_ORIG:1A5B4 B7			       DCB 0xB7	; ∑
ROM_ORIG:1A5B5 D0			       DCB 0xD0	; –
ROM_ORIG:1A5B6 F0			       DCB 0xF0	; 
ROM_ORIG:1A5B7 BC			       DCB 0xBC	; º
ROM_ORIG:1A5B8 08			       DCB    8
ROM_ORIG:1A5B9 47			       DCB 0x47	; G
ROM_ORIG:1A5BA 00			       DCB    0
ROM_ORIG:1A5BB 00			       DCB    0
ROM_ORIG:1A5BC 00			       DCB    0
ROM_ORIG:1A5BD B0			       DCB 0xB0	; ∞
ROM_ORIG:1A5BE 0A			       DCB  0xA
ROM_ORIG:1A5BF 48			       DCB 0x48	; H
ROM_ORIG:1A5C0 08			       DCB    8
ROM_ORIG:1A5C1 FD			       DCB 0xFD	; ˝
ROM_ORIG:1A5C2 20			       DCB 0x20
ROM_ORIG:1A5C3 40			       DCB 0x40	; @
ROM_ORIG:1A5C4 0D			       DCB  0xD
ROM_ORIG:1A5C5 4A			       DCB 0x4A	; J
ROM_ORIG:1A5C6 01			       DCB    1
ROM_ORIG:1A5C7 21			       DCB 0x21	; !
ROM_ORIG:1A5C8 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A5C9 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A5CA 12			       DCB 0x12
ROM_ORIG:1A5CB 01			       DCB    1
ROM_ORIG:1A5CC 83			       DCB 0x83	; É
ROM_ORIG:1A5CD 06			       DCB    6
ROM_ORIG:1A5CE 0C			       DCB  0xC
ROM_ORIG:1A5CF 48			       DCB 0x48	; H
ROM_ORIG:1A5D0 00			       DCB    0
ROM_ORIG:1A5D1 68			       DCB 0x68	; h
ROM_ORIG:1A5D2 06			       DCB    6
ROM_ORIG:1A5D3 D5			       DCB 0xD5	; ’
ROM_ORIG:1A5D4 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A5D5 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A5D6 12			       DCB 0x12
ROM_ORIG:1A5D7 31			       DCB 0x31	; 1
ROM_ORIG:1A5D8 23			       DCB 0x23	; #
ROM_ORIG:1A5D9 F0			       DCB 0xF0	; 
ROM_ORIG:1A5DA 20			       DCB 0x20
ROM_ORIG:1A5DB 03			       DCB    3
ROM_ORIG:1A5DC A2			       DCB 0xA2	; ¢
ROM_ORIG:1A5DD F8			       DCB 0xF8	; ¯
ROM_ORIG:1A5DE 12			       DCB 0x12
ROM_ORIG:1A5DF 31			       DCB 0x31	; 1
ROM_ORIG:1A5E0 06			       DCB    6
ROM_ORIG:1A5E1 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A5E2 B2			       DCB 0xB2	; ≤
ROM_ORIG:1A5E3 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A5E4 12			       DCB 0x12
ROM_ORIG:1A5E5 21			       DCB 0x21	; !
ROM_ORIG:1A5E6 D2			       DCB 0xD2	; “
ROM_ORIG:1A5E7 07			       DCB    7
ROM_ORIG:1A5E8 02			       DCB    2
ROM_ORIG:1A5E9 D1			       DCB 0xD1	; —
ROM_ORIG:1A5EA 11			       DCB 0x11
ROM_ORIG:1A5EB 21			       DCB 0x21	; !
ROM_ORIG:1A5EC 41			       DCB 0x41	; A
ROM_ORIG:1A5ED 61			       DCB 0x61	; a
ROM_ORIG:1A5EE 00			       DCB    0
ROM_ORIG:1A5EF 21			       DCB 0x21	; !
ROM_ORIG:1A5F0 81			       DCB 0x81	; Å
ROM_ORIG:1A5F1 61			       DCB 0x61	; a
ROM_ORIG:1A5F2 41			       DCB 0x41	; A
ROM_ORIG:1A5F3 68			       DCB 0x68	; h
ROM_ORIG:1A5F4 00			       DCB    0
ROM_ORIG:1A5F5 29			       DCB 0x29	; )
ROM_ORIG:1A5F6 00			       DCB    0
ROM_ORIG:1A5F7 D0			       DCB 0xD0	; –
ROM_ORIG:1A5F8 08			       DCB    8
ROM_ORIG:1A5F9 47			       DCB 0x47	; G
ROM_ORIG:1A5FA 70			       DCB 0x70	; p
ROM_ORIG:1A5FB 47			       DCB 0x47	; G
ROM_ORIG:1A5FC 00			       DCB    0
ROM_ORIG:1A5FD B0			       DCB 0xB0	; ∞
ROM_ORIG:1A5FE 0A			       DCB  0xA
ROM_ORIG:1A5FF 48			       DCB 0x48	; H
ROM_ORIG:1A600 08			       DCB    8
ROM_ORIG:1A601 FD			       DCB 0xFD	; ˝
ROM_ORIG:1A602 20			       DCB 0x20
ROM_ORIG:1A603 40			       DCB 0x40	; @
ROM_ORIG:1A604 0C			       DCB  0xC
ROM_ORIG:1A605 49			       DCB 0x49	; I
ROM_ORIG:1A606 0A			       DCB  0xA
ROM_ORIG:1A607 78			       DCB 0x78	; x
ROM_ORIG:1A608 01			       DCB    1
ROM_ORIG:1A609 F1			       DCB 0xF1	; Ò
ROM_ORIG:1A60A 10			       DCB 0x10
ROM_ORIG:1A60B 00			       DCB    0
ROM_ORIG:1A60C 03			       DCB    3
ROM_ORIG:1A60D 2A			       DCB 0x2A	; *
ROM_ORIG:1A60E 01			       DCB    1
ROM_ORIG:1A60F D1			       DCB 0xD1	; —
ROM_ORIG:1A610 0A			       DCB  0xA
ROM_ORIG:1A611 49			       DCB 0x49	; I
ROM_ORIG:1A612 04			       DCB    4
ROM_ORIG:1A613 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A614 09			       DCB    9
ROM_ORIG:1A615 78			       DCB 0x78	; x
ROM_ORIG:1A616 04			       DCB    4
ROM_ORIG:1A617 29			       DCB 0x29	; )
ROM_ORIG:1A618 06			       DCB    6
ROM_ORIG:1A619 D1			       DCB 0xD1	; —
ROM_ORIG:1A61A 08			       DCB    8
ROM_ORIG:1A61B 49			       DCB 0x49	; I
ROM_ORIG:1A61C 89			       DCB 0x89	; â
ROM_ORIG:1A61D 1C			       DCB 0x1C
ROM_ORIG:1A61E 41			       DCB 0x41	; A
ROM_ORIG:1A61F 60			       DCB 0x60	; `
ROM_ORIG:1A620 01			       DCB    1
ROM_ORIG:1A621 21			       DCB 0x21	; !
ROM_ORIG:1A622 01			       DCB    1
ROM_ORIG:1A623 81			       DCB 0x81	; Å
ROM_ORIG:1A624 00			       DCB    0
ROM_ORIG:1A625 20			       DCB 0x20
ROM_ORIG:1A626 70			       DCB 0x70	; p
ROM_ORIG:1A627 47			       DCB 0x47	; G
ROM_ORIG:1A628 05			       DCB    5
ROM_ORIG:1A629 48			       DCB 0x48	; H
ROM_ORIG:1A62A 01			       DCB    1
ROM_ORIG:1A62B 88			       DCB 0x88	; à
ROM_ORIG:1A62C 41			       DCB 0x41	; A
ROM_ORIG:1A62D F0			       DCB 0xF0	; 
ROM_ORIG:1A62E 20			       DCB 0x20
ROM_ORIG:1A62F 01			       DCB    1
ROM_ORIG:1A630 01			       DCB    1
ROM_ORIG:1A631 80			       DCB 0x80	; Ä
ROM_ORIG:1A632 01			       DCB    1
ROM_ORIG:1A633 20			       DCB 0x20
ROM_ORIG:1A634 70			       DCB 0x70	; p
ROM_ORIG:1A635 47			       DCB 0x47	; G
ROM_ORIG:1A636 00			       DCB    0
ROM_ORIG:1A637 00			       DCB    0
ROM_ORIG:1A638 84			       DCB 0x84	; Ñ
ROM_ORIG:1A639 FD			       DCB 0xFD	; ˝
ROM_ORIG:1A63A 20			       DCB 0x20
ROM_ORIG:1A63B 40			       DCB 0x40	; @
ROM_ORIG:1A63C BC			       DCB 0xBC	; º
ROM_ORIG:1A63D FC			       DCB 0xFC	; ¸
ROM_ORIG:1A63E 20			       DCB 0x20
ROM_ORIG:1A63F 40			       DCB 0x40	; @
ROM_ORIG:1A640 02			       DCB    2
ROM_ORIG:1A641 B1			       DCB 0xB1	; ±
ROM_ORIG:1A642 0A			       DCB  0xA
ROM_ORIG:1A643 48			       DCB 0x48	; H
ROM_ORIG:1A644 32			       DCB 0x32	; 2
ROM_ORIG:1A645 49			       DCB 0x49	; I
ROM_ORIG:1A646 01			       DCB    1
ROM_ORIG:1A647 20			       DCB 0x20
ROM_ORIG:1A648 70			       DCB 0x70	; p
ROM_ORIG:1A649 B5			       DCB 0xB5	; µ
ROM_ORIG:1A64A 0A			       DCB  0xA
ROM_ORIG:1A64B 78			       DCB 0x78	; x
ROM_ORIG:1A64C 31			       DCB 0x31	; 1
ROM_ORIG:1A64D 4C			       DCB 0x4C	; L
ROM_ORIG:1A64E 03			       DCB    3
ROM_ORIG:1A64F 2A			       DCB 0x2A	; *
ROM_ORIG:1A650 05			       DCB    5
ROM_ORIG:1A651 D0			       DCB 0xD0	; –
ROM_ORIG:1A652 0A			       DCB  0xA
ROM_ORIG:1A653 78			       DCB 0x78	; x
ROM_ORIG:1A654 04			       DCB    4
ROM_ORIG:1A655 2A			       DCB 0x2A	; *
ROM_ORIG:1A656 02			       DCB    2
ROM_ORIG:1A657 D0			       DCB 0xD0	; –
ROM_ORIG:1A658 09			       DCB    9
ROM_ORIG:1A659 78			       DCB 0x78	; x
ROM_ORIG:1A65A 02			       DCB    2
ROM_ORIG:1A65B 29			       DCB 0x29	; )
ROM_ORIG:1A65C 4A			       DCB 0x4A	; J
ROM_ORIG:1A65D D1			       DCB 0xD1	; —
ROM_ORIG:1A65E 20			       DCB 0x20
ROM_ORIG:1A65F 22			       DCB 0x22	; "
ROM_ORIG:1A660 2B			       DCB 0x2B	; +
ROM_ORIG:1A661 4D			       DCB 0x4D	; M
ROM_ORIG:1A662 AD			       DCB 0xAD	; ≠
ROM_ORIG:1A663 1D			       DCB 0x1D
ROM_ORIG:1A664 05			       DCB    5
ROM_ORIG:1A665 F1			       DCB 0xF1	; Ò
ROM_ORIG:1A666 0A			       DCB  0xA
ROM_ORIG:1A667 03			       DCB    3
ROM_ORIG:1A668 69			       DCB 0x69	; i
ROM_ORIG:1A669 88			       DCB 0x88	; à
ROM_ORIG:1A66A 0E			       DCB  0xE
ROM_ORIG:1A66B 0A			       DCB  0xA
ROM_ORIG:1A66C 08			       DCB    8
ROM_ORIG:1A66D 2E			       DCB 0x2E	; .
ROM_ORIG:1A66E 3F			       DCB 0x3F	; ?
ROM_ORIG:1A66F D2			       DCB 0xD2	; “
ROM_ORIG:1A670 DF			       DCB 0xDF	; ﬂ
ROM_ORIG:1A671 E8			       DCB 0xE8	; Ë
ROM_ORIG:1A672 06			       DCB    6
ROM_ORIG:1A673 F0			       DCB 0xF0	; 
ROM_ORIG:1A674 3E			       DCB 0x3E	; >
ROM_ORIG:1A675 04			       DCB    4
ROM_ORIG:1A676 08			       DCB    8
ROM_ORIG:1A677 22			       DCB 0x22	; "
ROM_ORIG:1A678 3E			       DCB 0x3E	; >
ROM_ORIG:1A679 3E			       DCB 0x3E	; >
ROM_ORIG:1A67A 1D			       DCB 0x1D
ROM_ORIG:1A67B 12			       DCB 0x12
ROM_ORIG:1A67C 26			       DCB 0x26	; &
ROM_ORIG:1A67D 48			       DCB 0x48	; H
ROM_ORIG:1A67E 58			       DCB 0x58	; X
ROM_ORIG:1A67F 60			       DCB 0x60	; `
ROM_ORIG:1A680 12			       DCB 0x12
ROM_ORIG:1A681 20			       DCB 0x20
ROM_ORIG:1A682 27			       DCB 0x27	; '
ROM_ORIG:1A683 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A684 60			       DCB 0x60	; `
ROM_ORIG:1A685 78			       DCB 0x78	; x
ROM_ORIG:1A686 C0			       DCB 0xC0	; ¿
ROM_ORIG:1A687 06			       DCB    6
ROM_ORIG:1A688 01			       DCB    1
ROM_ORIG:1A689 D5			       DCB 0xD5	; ’
ROM_ORIG:1A68A 24			       DCB 0x24	; $
ROM_ORIG:1A68B 48			       DCB 0x48	; H
ROM_ORIG:1A68C 0C			       DCB  0xC
ROM_ORIG:1A68D E0			       DCB 0xE0	; ‡
ROM_ORIG:1A68E 23			       DCB 0x23	; #
ROM_ORIG:1A68F 48			       DCB 0x48	; H
ROM_ORIG:1A690 20			       DCB 0x20
ROM_ORIG:1A691 30			       DCB 0x30	; 0
ROM_ORIG:1A692 09			       DCB    9
ROM_ORIG:1A693 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A694 00			       DCB    0
ROM_ORIG:1A695 20			       DCB 0x20
ROM_ORIG:1A696 34			       DCB 0x34	; 4
ROM_ORIG:1A697 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A698 60			       DCB 0x60	; `
ROM_ORIG:1A699 78			       DCB 0x78	; x
ROM_ORIG:1A69A C0			       DCB 0xC0	; ¿
ROM_ORIG:1A69B 06			       DCB    6
ROM_ORIG:1A69C 02			       DCB    2
ROM_ORIG:1A69D D5			       DCB 0xD5	; ’
ROM_ORIG:1A69E 1F			       DCB 0x1F
ROM_ORIG:1A69F 48			       DCB 0x48	; H
ROM_ORIG:1A6A0 40			       DCB 0x40	; @
ROM_ORIG:1A6A1 30			       DCB 0x30	; 0
ROM_ORIG:1A6A2 01			       DCB    1
ROM_ORIG:1A6A3 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A6A4 1D			       DCB 0x1D
ROM_ORIG:1A6A5 48			       DCB 0x48	; H
ROM_ORIG:1A6A6 60			       DCB 0x60	; `
ROM_ORIG:1A6A7 30			       DCB 0x30	; 0
ROM_ORIG:1A6A8 58			       DCB 0x58	; X
ROM_ORIG:1A6A9 60			       DCB 0x60	; `
ROM_ORIG:1A6AA 1A			       DCB 0x1A
ROM_ORIG:1A6AB 81			       DCB 0x81	; Å
ROM_ORIG:1A6AC F2			       DCB 0xF2	; Ú
ROM_ORIG:1A6AD E7			       DCB 0xE7	; Á
ROM_ORIG:1A6AE 1B			       DCB 0x1B
ROM_ORIG:1A6AF 48			       DCB 0x48	; H
ROM_ORIG:1A6B0 80			       DCB 0x80	; Ä
ROM_ORIG:1A6B1 30			       DCB 0x30	; 0
ROM_ORIG:1A6B2 58			       DCB 0x58	; X
ROM_ORIG:1A6B3 60			       DCB 0x60	; `
ROM_ORIG:1A6B4 0A			       DCB  0xA
ROM_ORIG:1A6B5 20			       DCB 0x20
ROM_ORIG:1A6B6 0D			       DCB  0xD
ROM_ORIG:1A6B7 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A6B8 11			       DCB 0x11
ROM_ORIG:1A6B9 F0			       DCB 0xF0	; 
ROM_ORIG:1A6BA FF			       DCB 0xFF
ROM_ORIG:1A6BB 00			       DCB    0
ROM_ORIG:1A6BC 06			       DCB    6
ROM_ORIG:1A6BD D0			       DCB 0xD0	; –
ROM_ORIG:1A6BE 08			       DCB    8
ROM_ORIG:1A6BF 24			       DCB 0x24	; $
ROM_ORIG:1A6C0 01			       DCB    1
ROM_ORIG:1A6C1 28			       DCB 0x28	; (
ROM_ORIG:1A6C2 09			       DCB    9
ROM_ORIG:1A6C3 D0			       DCB 0xD0	; –
ROM_ORIG:1A6C4 02			       DCB    2
ROM_ORIG:1A6C5 28			       DCB 0x28	; (
ROM_ORIG:1A6C6 0A			       DCB  0xA
ROM_ORIG:1A6C7 D1			       DCB 0xD1	; —
ROM_ORIG:1A6C8 15			       DCB 0x15
ROM_ORIG:1A6C9 48			       DCB 0x48	; H
ROM_ORIG:1A6CA 0E			       DCB  0xE
ROM_ORIG:1A6CB E0			       DCB 0xE0	; ‡
ROM_ORIG:1A6CC 13			       DCB 0x13
ROM_ORIG:1A6CD 48			       DCB 0x48	; H
ROM_ORIG:1A6CE 8A			       DCB 0x8A	; ä
ROM_ORIG:1A6CF 30			       DCB 0x30	; 0
ROM_ORIG:1A6D0 58			       DCB 0x58	; X
ROM_ORIG:1A6D1 60			       DCB 0x60	; `
ROM_ORIG:1A6D2 04			       DCB    4
ROM_ORIG:1A6D3 20			       DCB 0x20
ROM_ORIG:1A6D4 18			       DCB 0x18
ROM_ORIG:1A6D5 81			       DCB 0x81	; Å
ROM_ORIG:1A6D6 DD			       DCB 0xDD	; ›
ROM_ORIG:1A6D7 E7			       DCB 0xE7	; Á
ROM_ORIG:1A6D8 11			       DCB 0x11
ROM_ORIG:1A6D9 48			       DCB 0x48	; H
ROM_ORIG:1A6DA 32			       DCB 0x32	; 2
ROM_ORIG:1A6DB 38			       DCB 0x38	; 8
ROM_ORIG:1A6DC 05			       DCB    5
ROM_ORIG:1A6DD E0			       DCB 0xE0	; ‡
ROM_ORIG:1A6DE 00			       DCB    0
ROM_ORIG:1A6DF F0			       DCB 0xF0	; 
ROM_ORIG:1A6E0 35			       DCB 0x35	; 5
ROM_ORIG:1A6E1 FB			       DCB 0xFB	; ˚
ROM_ORIG:1A6E2 00			       DCB    0
ROM_ORIG:1A6E3 28			       DCB 0x28	; (
ROM_ORIG:1A6E4 D6			       DCB 0xD6	; ÷
ROM_ORIG:1A6E5 D1			       DCB 0xD1	; —
ROM_ORIG:1A6E6 0E			       DCB  0xE
ROM_ORIG:1A6E7 48			       DCB 0x48	; H
ROM_ORIG:1A6E8 64			       DCB 0x64	; d
ROM_ORIG:1A6E9 38			       DCB 0x38	; 8
ROM_ORIG:1A6EA 58			       DCB 0x58	; X
ROM_ORIG:1A6EB 60			       DCB 0x60	; `
ROM_ORIG:1A6EC 1C			       DCB 0x1C
ROM_ORIG:1A6ED 81			       DCB 0x81	; Å
ROM_ORIG:1A6EE D1			       DCB 0xD1	; —
ROM_ORIG:1A6EF E7			       DCB 0xE7	; Á
ROM_ORIG:1A6F0 01			       DCB    1
ROM_ORIG:1A6F1 28			       DCB 0x28	; (
ROM_ORIG:1A6F2 06			       DCB    6
ROM_ORIG:1A6F3 D1			       DCB 0xD1	; —
ROM_ORIG:1A6F4 B4			       DCB 0xB4	; ¥
ROM_ORIG:1A6F5 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A6F6 02			       DCB    2
ROM_ORIG:1A6F7 11			       DCB 0x11
ROM_ORIG:1A6F8 41			       DCB 0x41	; A
ROM_ORIG:1A6F9 F0			       DCB 0xF0	; 
ROM_ORIG:1A6FA 20			       DCB 0x20
ROM_ORIG:1A6FB 01			       DCB    1
ROM_ORIG:1A6FC A4			       DCB 0xA4	; §
ROM_ORIG:1A6FD F8			       DCB 0xF8	; ¯
ROM_ORIG:1A6FE 02			       DCB    2
ROM_ORIG:1A6FF 11			       DCB 0x11
ROM_ORIG:1A700 70			       DCB 0x70	; p
ROM_ORIG:1A701 BD			       DCB 0xBD	; Ω
ROM_ORIG:1A702 1A			       DCB 0x1A
ROM_ORIG:1A703 89			       DCB 0x89	; â
ROM_ORIG:1A704 E9			       DCB 0xE9	; È
ROM_ORIG:1A705 88			       DCB 0x88	; à
ROM_ORIG:1A706 8A			       DCB 0x8A	; ä
ROM_ORIG:1A707 42			       DCB 0x42	; B
ROM_ORIG:1A708 FA			       DCB 0xFA	; ˙
ROM_ORIG:1A709 D9			       DCB 0xD9	; Ÿ
ROM_ORIG:1A70A 19			       DCB 0x19
ROM_ORIG:1A70B 81			       DCB 0x81	; Å
ROM_ORIG:1A70C 70			       DCB 0x70	; p
ROM_ORIG:1A70D BD			       DCB 0xBD	; Ω
ROM_ORIG:1A70E 00			       DCB    0
ROM_ORIG:1A70F 00			       DCB    0
ROM_ORIG:1A710 84			       DCB 0x84	; Ñ
ROM_ORIG:1A711 FD			       DCB 0xFD	; ˝
ROM_ORIG:1A712 20			       DCB 0x20
ROM_ORIG:1A713 40			       DCB 0x40	; @
ROM_ORIG:1A714 00			       DCB    0
ROM_ORIG:1A715 B0			       DCB 0xB0	; ∞
ROM_ORIG:1A716 0A			       DCB  0xA
ROM_ORIG:1A717 48			       DCB 0x48	; H
ROM_ORIG:1A718 C0			       DCB 0xC0	; ¿
ROM_ORIG:1A719 FC			       DCB 0xFC	; ¸
ROM_ORIG:1A71A 20			       DCB 0x20
ROM_ORIG:1A71B 40			       DCB 0x40	; @
ROM_ORIG:1A71C 90			       DCB 0x90	; ê
ROM_ORIG:1A71D B6			       DCB 0xB6	; ∂
ROM_ORIG:1A71E 01			       DCB    1
ROM_ORIG:1A71F 00			       DCB    0
ROM_ORIG:1A720 B0			       DCB 0xB0	; ∞
ROM_ORIG:1A721 B7			       DCB 0xB7	; ∑
ROM_ORIG:1A722 01			       DCB    1
ROM_ORIG:1A723 00			       DCB    0
ROM_ORIG:1A724 09			       DCB    9
ROM_ORIG:1A725 48			       DCB 0x48	; H
ROM_ORIG:1A726 00			       DCB    0
ROM_ORIG:1A727 78			       DCB 0x78	; x
ROM_ORIG:1A728 04			       DCB    4
ROM_ORIG:1A729 28			       DCB 0x28	; (
ROM_ORIG:1A72A 07			       DCB    7
ROM_ORIG:1A72B D1			       DCB 0xD1	; —
ROM_ORIG:1A72C 07			       DCB    7
ROM_ORIG:1A72D 48			       DCB 0x48	; H
ROM_ORIG:1A72E 08			       DCB    8
ROM_ORIG:1A72F 49			       DCB 0x49	; I
ROM_ORIG:1A730 10			       DCB 0x10
ROM_ORIG:1A731 30			       DCB 0x30	; 0
ROM_ORIG:1A732 41			       DCB 0x41	; A
ROM_ORIG:1A733 60			       DCB 0x60	; `
ROM_ORIG:1A734 01			       DCB    1
ROM_ORIG:1A735 21			       DCB 0x21	; !
ROM_ORIG:1A736 01			       DCB    1
ROM_ORIG:1A737 81			       DCB 0x81	; Å
ROM_ORIG:1A738 00			       DCB    0
ROM_ORIG:1A739 20			       DCB 0x20
ROM_ORIG:1A73A 70			       DCB 0x70	; p
ROM_ORIG:1A73B 47			       DCB 0x47	; G
ROM_ORIG:1A73C 05			       DCB    5
ROM_ORIG:1A73D 48			       DCB 0x48	; H
ROM_ORIG:1A73E 01			       DCB    1
ROM_ORIG:1A73F 88			       DCB 0x88	; à
ROM_ORIG:1A740 41			       DCB 0x41	; A
ROM_ORIG:1A741 F0			       DCB 0xF0	; 
ROM_ORIG:1A742 20			       DCB 0x20
ROM_ORIG:1A743 01			       DCB    1
ROM_ORIG:1A744 01			       DCB    1
ROM_ORIG:1A745 80			       DCB 0x80	; Ä
ROM_ORIG:1A746 01			       DCB    1
ROM_ORIG:1A747 20			       DCB 0x20
ROM_ORIG:1A748 70			       DCB 0x70	; p
ROM_ORIG:1A749 47			       DCB 0x47	; G
ROM_ORIG:1A74A 00			       DCB    0
ROM_ORIG:1A74B 00			       DCB    0
ROM_ORIG:1A74C 84			       DCB 0x84	; Ñ
ROM_ORIG:1A74D FD			       DCB 0xFD	; ˝
ROM_ORIG:1A74E 20			       DCB 0x20
ROM_ORIG:1A74F 40			       DCB 0x40	; @
ROM_ORIG:1A750 BC			       DCB 0xBC	; º
ROM_ORIG:1A751 FC			       DCB 0xFC	; ¸
ROM_ORIG:1A752 20			       DCB 0x20
ROM_ORIG:1A753 40			       DCB 0x40	; @
ROM_ORIG:1A754 02			       DCB    2
ROM_ORIG:1A755 B1			       DCB 0xB1	; ±
ROM_ORIG:1A756 0A			       DCB  0xA
ROM_ORIG:1A757 48			       DCB 0x48	; H
ROM_ORIG:1A758 F0			       DCB 0xF0	; 
ROM_ORIG:1A759 B5			       DCB 0xB5	; µ
ROM_ORIG:1A75A 01			       DCB    1
ROM_ORIG:1A75B 20			       DCB 0x20
ROM_ORIG:1A75C 22			       DCB 0x22	; "
ROM_ORIG:1A75D 4F			       DCB 0x4F	; O
ROM_ORIG:1A75E 39			       DCB 0x39	; 9
ROM_ORIG:1A75F 78			       DCB 0x78	; x
ROM_ORIG:1A760 22			       DCB 0x22	; "
ROM_ORIG:1A761 4D			       DCB 0x4D	; M
ROM_ORIG:1A762 03			       DCB    3
ROM_ORIG:1A763 29			       DCB 0x29	; )
ROM_ORIG:1A764 02			       DCB    2
ROM_ORIG:1A765 D0			       DCB 0xD0	; –
ROM_ORIG:1A766 39			       DCB 0x39	; 9
ROM_ORIG:1A767 78			       DCB 0x78	; x
ROM_ORIG:1A768 04			       DCB    4
ROM_ORIG:1A769 29			       DCB 0x29	; )
ROM_ORIG:1A76A 35			       DCB 0x35	; 5
ROM_ORIG:1A76B D1			       DCB 0xD1	; —
ROM_ORIG:1A76C 1E			       DCB 0x1E
ROM_ORIG:1A76D 49			       DCB 0x49	; I
ROM_ORIG:1A76E 1E			       DCB 0x1E
ROM_ORIG:1A76F 4B			       DCB 0x4B	; K
ROM_ORIG:1A770 89			       DCB 0x89	; â
ROM_ORIG:1A771 1D			       DCB 0x1D
ROM_ORIG:1A772 1F			       DCB 0x1F
ROM_ORIG:1A773 4A			       DCB 0x4A	; J
ROM_ORIG:1A774 03			       DCB    3
ROM_ORIG:1A775 F1			       DCB 0xF1	; Ò
ROM_ORIG:1A776 10			       DCB 0x10
ROM_ORIG:1A777 03			       DCB    3
ROM_ORIG:1A778 09			       DCB    9
ROM_ORIG:1A779 78			       DCB 0x78	; x
ROM_ORIG:1A77A 11			       DCB 0x11
ROM_ORIG:1A77B F0			       DCB 0xF0	; 
ROM_ORIG:1A77C 1F			       DCB 0x1F
ROM_ORIG:1A77D 04			       DCB    4
ROM_ORIG:1A77E 27			       DCB 0x27	; '
ROM_ORIG:1A77F D0			       DCB 0xD0	; –
ROM_ORIG:1A780 A3			       DCB 0xA3	; £
ROM_ORIG:1A781 F1			       DCB 0xF1	; Ò
ROM_ORIG:1A782 0A			       DCB  0xA
ROM_ORIG:1A783 01			       DCB    1
ROM_ORIG:1A784 96			       DCB 0x96	; ñ
ROM_ORIG:1A785 1E			       DCB 0x1E
ROM_ORIG:1A786 01			       DCB    1
ROM_ORIG:1A787 2C			       DCB 0x2C	; ,
ROM_ORIG:1A788 89			       DCB 0x89	; â
ROM_ORIG:1A789 88			       DCB 0x88	; à
ROM_ORIG:1A78A 08			       DCB    8
ROM_ORIG:1A78B D0			       DCB 0xD0	; –
ROM_ORIG:1A78C 02			       DCB    2
ROM_ORIG:1A78D 2C			       DCB 0x2C	; ,
ROM_ORIG:1A78E 23			       DCB 0x23	; #
ROM_ORIG:1A78F D1			       DCB 0xD1	; —
ROM_ORIG:1A790 0C			       DCB  0xC
ROM_ORIG:1A791 07			       DCB    7
ROM_ORIG:1A792 0C			       DCB  0xC
ROM_ORIG:1A793 D1			       DCB 0xD1	; —
ROM_ORIG:1A794 B5			       DCB 0xB5	; µ
ROM_ORIG:1A795 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A796 02			       DCB    2
ROM_ORIG:1A797 01			       DCB    1
ROM_ORIG:1A798 80			       DCB 0x80	; Ä
ROM_ORIG:1A799 06			       DCB    6
ROM_ORIG:1A79A 1B			       DCB 0x1B
ROM_ORIG:1A79B D5			       DCB 0xD5	; ’
ROM_ORIG:1A79C 18			       DCB 0x18
ROM_ORIG:1A79D E0			       DCB 0xE0	; ‡
ROM_ORIG:1A79E 11			       DCB 0x11
ROM_ORIG:1A79F F0			       DCB 0xF0	; 
ROM_ORIG:1A7A0 FF			       DCB 0xFF
ROM_ORIG:1A7A1 0F			       DCB  0xF
ROM_ORIG:1A7A2 19			       DCB 0x19
ROM_ORIG:1A7A3 D1			       DCB 0xD1	; —
ROM_ORIG:1A7A4 16			       DCB 0x16
ROM_ORIG:1A7A5 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A7A6 00			       DCB    0
ROM_ORIG:1A7A7 20			       DCB 0x20
ROM_ORIG:1A7A8 02			       DCB    2
ROM_ORIG:1A7A9 21			       DCB 0x21	; !
ROM_ORIG:1A7AA 19			       DCB 0x19
ROM_ORIG:1A7AB 81			       DCB 0x81	; Å
ROM_ORIG:1A7AC F0			       DCB 0xF0	; 
ROM_ORIG:1A7AD BD			       DCB 0xBD	; Ω
ROM_ORIG:1A7AE 3C			       DCB 0x3C	; <
ROM_ORIG:1A7AF 78			       DCB 0x78	; x
ROM_ORIG:1A7B0 04			       DCB    4
ROM_ORIG:1A7B1 2C			       DCB 0x2C	; ,
ROM_ORIG:1A7B2 11			       DCB 0x11
ROM_ORIG:1A7B3 D1			       DCB 0xD1	; —
ROM_ORIG:1A7B4 CC			       DCB 0xCC	; Ã
ROM_ORIG:1A7B5 07			       DCB    7
ROM_ORIG:1A7B6 0F			       DCB  0xF
ROM_ORIG:1A7B7 D0			       DCB 0xD0	; –
ROM_ORIG:1A7B8 08			       DCB    8
ROM_ORIG:1A7B9 06			       DCB    6
ROM_ORIG:1A7BA 04			       DCB    4
ROM_ORIG:1A7BB D5			       DCB 0xD5	; ’
ROM_ORIG:1A7BC B5			       DCB 0xB5	; µ
ROM_ORIG:1A7BD F8			       DCB 0xF8	; ¯
ROM_ORIG:1A7BE 16			       DCB 0x16
ROM_ORIG:1A7BF 01			       DCB    1
ROM_ORIG:1A7C0 00			       DCB    0
ROM_ORIG:1A7C1 F0			       DCB 0xF0	; 
ROM_ORIG:1A7C2 20			       DCB 0x20
ROM_ORIG:1A7C3 00			       DCB    0
ROM_ORIG:1A7C4 03			       DCB    3
ROM_ORIG:1A7C5 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A7C6 B5			       DCB 0xB5	; µ
ROM_ORIG:1A7C7 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A7C8 12			       DCB 0x12
ROM_ORIG:1A7C9 01			       DCB    1
ROM_ORIG:1A7CA 00			       DCB    0
ROM_ORIG:1A7CB F0			       DCB 0xF0	; 
ROM_ORIG:1A7CC 10			       DCB 0x10
ROM_ORIG:1A7CD 00			       DCB    0
ROM_ORIG:1A7CE 08			       DCB    8
ROM_ORIG:1A7CF B1			       DCB 0xB1	; ±
ROM_ORIG:1A7D0 5A			       DCB 0x5A	; Z
ROM_ORIG:1A7D1 60			       DCB 0x60	; `
ROM_ORIG:1A7D2 E8			       DCB 0xE8	; Ë
ROM_ORIG:1A7D3 E7			       DCB 0xE7	; Á
ROM_ORIG:1A7D4 5E			       DCB 0x5E	; ^
ROM_ORIG:1A7D5 60			       DCB 0x60	; `
ROM_ORIG:1A7D6 E6			       DCB 0xE6	; Ê
ROM_ORIG:1A7D7 E7			       DCB 0xE7	; Á
ROM_ORIG:1A7D8 B5			       DCB 0xB5	; µ
ROM_ORIG:1A7D9 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A7DA 02			       DCB    2
ROM_ORIG:1A7DB 11			       DCB 0x11
ROM_ORIG:1A7DC 41			       DCB 0x41	; A
ROM_ORIG:1A7DD F0			       DCB 0xF0	; 
ROM_ORIG:1A7DE 20			       DCB 0x20
ROM_ORIG:1A7DF 01			       DCB    1
ROM_ORIG:1A7E0 A5			       DCB 0xA5	; •
ROM_ORIG:1A7E1 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A7E2 02			       DCB    2
ROM_ORIG:1A7E3 11			       DCB 0x11
ROM_ORIG:1A7E4 F0			       DCB 0xF0	; 
ROM_ORIG:1A7E5 BD			       DCB 0xBD	; Ω
ROM_ORIG:1A7E6 00			       DCB    0
ROM_ORIG:1A7E7 00			       DCB    0
ROM_ORIG:1A7E8 84			       DCB 0x84	; Ñ
ROM_ORIG:1A7E9 FD			       DCB 0xFD	; ˝
ROM_ORIG:1A7EA 20			       DCB 0x20
ROM_ORIG:1A7EB 40			       DCB 0x40	; @
ROM_ORIG:1A7EC 00			       DCB    0
ROM_ORIG:1A7ED B0			       DCB 0xB0	; ∞
ROM_ORIG:1A7EE 0A			       DCB  0xA
ROM_ORIG:1A7EF 48			       DCB 0x48	; H
ROM_ORIG:1A7F0 BE			       DCB 0xBE	; æ
ROM_ORIG:1A7F1 FC			       DCB 0xFC	; ¸
ROM_ORIG:1A7F2 20			       DCB 0x20
ROM_ORIG:1A7F3 40			       DCB 0x40	; @
ROM_ORIG:1A7F4 10			       DCB 0x10
ROM_ORIG:1A7F5 B5			       DCB 0xB5	; µ
ROM_ORIG:1A7F6 00			       DCB    0
ROM_ORIG:1A7F7 F0			       DCB 0xF0	; 
ROM_ORIG:1A7F8 69			       DCB 0x69	; i
ROM_ORIG:1A7F9 FA			       DCB 0xFA	; ˙
ROM_ORIG:1A7FA 2D			       DCB 0x2D	; -
ROM_ORIG:1A7FB 48			       DCB 0x48	; H
ROM_ORIG:1A7FC D0			       DCB 0xD0	; –
ROM_ORIG:1A7FD F8			       DCB 0xF8	; ¯
ROM_ORIG:1A7FE 08			       DCB    8
ROM_ORIG:1A7FF 14			       DCB 0x14
ROM_ORIG:1A800 00			       DCB    0
ROM_ORIG:1A801 29			       DCB 0x29	; )
ROM_ORIG:1A802 FB			       DCB 0xFB	; ˚
ROM_ORIG:1A803 D0			       DCB 0xD0	; –
ROM_ORIG:1A804 00			       DCB    0
ROM_ORIG:1A805 21			       DCB 0x21	; !
ROM_ORIG:1A806 C0			       DCB 0xC0	; ¿
ROM_ORIG:1A807 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A808 14			       DCB 0x14
ROM_ORIG:1A809 14			       DCB 0x14
ROM_ORIG:1A80A 41			       DCB 0x41	; A
ROM_ORIG:1A80B F2			       DCB 0xF2	; Ú
ROM_ORIG:1A80C 08			       DCB    8
ROM_ORIG:1A80D 02			       DCB    2
ROM_ORIG:1A80E C0			       DCB 0xC0	; ¿
ROM_ORIG:1A80F F8			       DCB 0xF8	; ¯
ROM_ORIG:1A810 04			       DCB    4
ROM_ORIG:1A811 24			       DCB 0x24	; $
ROM_ORIG:1A812 D0			       DCB 0xD0	; –
ROM_ORIG:1A813 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A814 0C			       DCB  0xC
ROM_ORIG:1A815 24			       DCB 0x24	; $
ROM_ORIG:1A816 22			       DCB 0x22	; "
ROM_ORIG:1A817 F0			       DCB 0xF0	; 
ROM_ORIG:1A818 03			       DCB    3
ROM_ORIG:1A819 02			       DCB    2
ROM_ORIG:1A81A 52			       DCB 0x52	; R
ROM_ORIG:1A81B 1C			       DCB 0x1C
ROM_ORIG:1A81C C0			       DCB 0xC0	; ¿
ROM_ORIG:1A81D F8			       DCB 0xF8	; ¯
ROM_ORIG:1A81E 0C			       DCB  0xC
ROM_ORIG:1A81F 24			       DCB 0x24	; $
ROM_ORIG:1A820 C2			       DCB 0xC2	; ¬
ROM_ORIG:1A821 88			       DCB 0x88	; à
ROM_ORIG:1A822 42			       DCB 0x42	; B
ROM_ORIG:1A823 F0			       DCB 0xF0	; 
ROM_ORIG:1A824 01			       DCB    1
ROM_ORIG:1A825 02			       DCB    2
ROM_ORIG:1A826 C2			       DCB 0xC2	; ¬
ROM_ORIG:1A827 80			       DCB 0x80	; Ä
ROM_ORIG:1A828 04			       DCB    4
ROM_ORIG:1A829 22			       DCB 0x22	; "
ROM_ORIG:1A82A C2			       DCB 0xC2	; ¬
ROM_ORIG:1A82B 72			       DCB 0x72	; r
ROM_ORIG:1A82C 81			       DCB 0x81	; Å
ROM_ORIG:1A82D 73			       DCB 0x73	; s
ROM_ORIG:1A82E 03			       DCB    3
ROM_ORIG:1A82F 22			       DCB 0x22	; "
ROM_ORIG:1A830 80			       DCB 0x80	; Ä
ROM_ORIG:1A831 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A832 62			       DCB 0x62	; b
ROM_ORIG:1A833 20			       DCB 0x20
ROM_ORIG:1A834 80			       DCB 0x80	; Ä
ROM_ORIG:1A835 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A836 63			       DCB 0x63	; c
ROM_ORIG:1A837 20			       DCB 0x20
ROM_ORIG:1A838 A0			       DCB 0xA0	; †
ROM_ORIG:1A839 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A83A 64			       DCB 0x64	; d
ROM_ORIG:1A83B 10			       DCB 0x10
ROM_ORIG:1A83C A0			       DCB 0xA0	; †
ROM_ORIG:1A83D F8			       DCB 0xF8	; ¯
ROM_ORIG:1A83E 66			       DCB 0x66	; f
ROM_ORIG:1A83F 10			       DCB 0x10
ROM_ORIG:1A840 20			       DCB 0x20
ROM_ORIG:1A841 21			       DCB 0x21	; !
ROM_ORIG:1A842 41			       DCB 0x41	; A
ROM_ORIG:1A843 70			       DCB 0x70	; p
ROM_ORIG:1A844 41			       DCB 0x41	; A
ROM_ORIG:1A845 78			       DCB 0x78	; x
ROM_ORIG:1A846 41			       DCB 0x41	; A
ROM_ORIG:1A847 F0			       DCB 0xF0	; 
ROM_ORIG:1A848 40			       DCB 0x40	; @
ROM_ORIG:1A849 01			       DCB    1
ROM_ORIG:1A84A 41			       DCB 0x41	; A
ROM_ORIG:1A84B 70			       DCB 0x70	; p
ROM_ORIG:1A84C 01			       DCB    1
ROM_ORIG:1A84D 22			       DCB 0x22	; "
ROM_ORIG:1A84E 19			       DCB 0x19
ROM_ORIG:1A84F 49			       DCB 0x49	; I
ROM_ORIG:1A850 0A			       DCB  0xA
ROM_ORIG:1A851 70			       DCB 0x70	; p
ROM_ORIG:1A852 19			       DCB 0x19
ROM_ORIG:1A853 4B			       DCB 0x4B	; K
ROM_ORIG:1A854 19			       DCB 0x19
ROM_ORIG:1A855 69			       DCB 0x69	; i
ROM_ORIG:1A856 40			       DCB 0x40	; @
ROM_ORIG:1A857 F2			       DCB 0xF2	; Ú
ROM_ORIG:1A858 1E			       DCB 0x1E
ROM_ORIG:1A859 52			       DCB 0x52	; R
ROM_ORIG:1A85A 90			       DCB 0x90	; ê
ROM_ORIG:1A85B F8			       DCB 0xF8	; ¯
ROM_ORIG:1A85C 60			       DCB 0x60	; `
ROM_ORIG:1A85D 40			       DCB 0x40	; @
ROM_ORIG:1A85E C4			       DCB 0xC4	; ƒ
ROM_ORIG:1A85F F3			       DCB 0xF3	; Û
ROM_ORIG:1A860 C1			       DCB 0xC1	; ¡
ROM_ORIG:1A861 04			       DCB    4
ROM_ORIG:1A862 03			       DCB    3
ROM_ORIG:1A863 2C			       DCB 0x2C	; ,
ROM_ORIG:1A864 03			       DCB    3
ROM_ORIG:1A865 D0			       DCB 0xD0	; –
ROM_ORIG:1A866 1C			       DCB 0x1C
ROM_ORIG:1A867 69			       DCB 0x69	; i
ROM_ORIG:1A868 64			       DCB 0x64	; d
ROM_ORIG:1A869 1A			       DCB 0x1A
ROM_ORIG:1A86A 94			       DCB 0x94	; î
ROM_ORIG:1A86B 42			       DCB 0x42	; B
ROM_ORIG:1A86C F5			       DCB 0xF5	; ı
ROM_ORIG:1A86D D3			       DCB 0xD3	; ”
ROM_ORIG:1A86E 90			       DCB 0x90	; ê
ROM_ORIG:1A86F F8			       DCB 0xF8	; ¯
ROM_ORIG:1A870 60			       DCB 0x60	; `
ROM_ORIG:1A871 10			       DCB 0x10
ROM_ORIG:1A872 C1			       DCB 0xC1	; ¡
ROM_ORIG:1A873 F3			       DCB 0xF3	; Û
ROM_ORIG:1A874 C1			       DCB 0xC1	; ¡
ROM_ORIG:1A875 01			       DCB    1
ROM_ORIG:1A876 03			       DCB    3
ROM_ORIG:1A877 29			       DCB 0x29	; )
ROM_ORIG:1A878 16			       DCB 0x16
ROM_ORIG:1A879 D1			       DCB 0xD1	; —
ROM_ORIG:1A87A 10			       DCB 0x10
ROM_ORIG:1A87B 4A			       DCB 0x4A	; J
ROM_ORIG:1A87C D2			       DCB 0xD2	; “
ROM_ORIG:1A87D E9			       DCB 0xE9	; È
ROM_ORIG:1A87E 06			       DCB    6
ROM_ORIG:1A87F 12			       DCB 0x12
ROM_ORIG:1A880 90			       DCB 0x90	; ê
ROM_ORIG:1A881 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A882 60			       DCB 0x60	; `
ROM_ORIG:1A883 40			       DCB 0x40	; @
ROM_ORIG:1A884 E4			       DCB 0xE4	; ‰
ROM_ORIG:1A885 07			       DCB    7
ROM_ORIG:1A886 03			       DCB    3
ROM_ORIG:1A887 D1			       DCB 0xD1	; —
ROM_ORIG:1A888 1C			       DCB 0x1C
ROM_ORIG:1A889 69			       DCB 0x69	; i
ROM_ORIG:1A88A 64			       DCB 0x64	; d
ROM_ORIG:1A88B 1A			       DCB 0x1A
ROM_ORIG:1A88C 94			       DCB 0x94	; î
ROM_ORIG:1A88D 42			       DCB 0x42	; B
ROM_ORIG:1A88E F7			       DCB 0xF7	; ˜
ROM_ORIG:1A88F D3			       DCB 0xD3	; ”
ROM_ORIG:1A890 1B			       DCB 0x1B
ROM_ORIG:1A891 69			       DCB 0x69	; i
ROM_ORIG:1A892 59			       DCB 0x59	; Y
ROM_ORIG:1A893 1A			       DCB 0x1A
ROM_ORIG:1A894 91			       DCB 0x91	; ë
ROM_ORIG:1A895 42			       DCB 0x42	; B
ROM_ORIG:1A896 07			       DCB    7
ROM_ORIG:1A897 D2			       DCB 0xD2	; “
ROM_ORIG:1A898 90			       DCB 0x90	; ê
ROM_ORIG:1A899 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A89A 60			       DCB 0x60	; `
ROM_ORIG:1A89B 10			       DCB 0x10
ROM_ORIG:1A89C C9			       DCB 0xC9	; …
ROM_ORIG:1A89D 07			       DCB    7
ROM_ORIG:1A89E 05			       DCB    5
ROM_ORIG:1A89F D0			       DCB 0xD0	; –
ROM_ORIG:1A8A0 90			       DCB 0x90	; ê
ROM_ORIG:1A8A1 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A8A2 60			       DCB 0x60	; `
ROM_ORIG:1A8A3 00			       DCB    0
ROM_ORIG:1A8A4 00			       DCB    0
ROM_ORIG:1A8A5 06			       DCB    6
ROM_ORIG:1A8A6 01			       DCB    1
ROM_ORIG:1A8A7 D4			       DCB 0xD4	; ‘
ROM_ORIG:1A8A8 01			       DCB    1
ROM_ORIG:1A8A9 20			       DCB 0x20
ROM_ORIG:1A8AA 10			       DCB 0x10
ROM_ORIG:1A8AB BD			       DCB 0xBD	; Ω
ROM_ORIG:1A8AC 00			       DCB    0
ROM_ORIG:1A8AD 20			       DCB 0x20
ROM_ORIG:1A8AE 10			       DCB 0x10
ROM_ORIG:1A8AF BD			       DCB 0xBD	; Ω
ROM_ORIG:1A8B0 00			       DCB    0
ROM_ORIG:1A8B1 B0			       DCB 0xB0	; ∞
ROM_ORIG:1A8B2 0A			       DCB  0xA
ROM_ORIG:1A8B3 48			       DCB 0x48	; H
ROM_ORIG:1A8B4 84			       DCB 0x84	; Ñ
ROM_ORIG:1A8B5 FD			       DCB 0xFD	; ˝
ROM_ORIG:1A8B6 20			       DCB 0x20
ROM_ORIG:1A8B7 40			       DCB 0x40	; @
ROM_ORIG:1A8B8 00			       DCB    0
ROM_ORIG:1A8B9 00			       DCB    0
ROM_ORIG:1A8BA 32			       DCB 0x32	; 2
ROM_ORIG:1A8BB 48			       DCB 0x48	; H
ROM_ORIG:1A8BC 08			       DCB    8
ROM_ORIG:1A8BD FD			       DCB 0xFD	; ˝
ROM_ORIG:1A8BE 20			       DCB 0x20
ROM_ORIG:1A8BF 40			       DCB 0x40	; @
ROM_ORIG:1A8C0 19			       DCB 0x19
ROM_ORIG:1A8C1 49			       DCB 0x49	; I
ROM_ORIG:1A8C2 10			       DCB 0x10
ROM_ORIG:1A8C3 B5			       DCB 0xB5	; µ
ROM_ORIG:1A8C4 91			       DCB 0x91	; ë
ROM_ORIG:1A8C5 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A8C6 60			       DCB 0x60	; `
ROM_ORIG:1A8C7 00			       DCB    0
ROM_ORIG:1A8C8 00			       DCB    0
ROM_ORIG:1A8C9 06			       DCB    6
ROM_ORIG:1A8CA 1E			       DCB 0x1E
ROM_ORIG:1A8CB D5			       DCB 0xD5	; ’
ROM_ORIG:1A8CC 91			       DCB 0x91	; ë
ROM_ORIG:1A8CD F8			       DCB 0xF8	; ¯
ROM_ORIG:1A8CE 60			       DCB 0x60	; `
ROM_ORIG:1A8CF 00			       DCB    0
ROM_ORIG:1A8D0 40			       DCB 0x40	; @
ROM_ORIG:1A8D1 07			       DCB    7
ROM_ORIG:1A8D2 1A			       DCB 0x1A
ROM_ORIG:1A8D3 D4			       DCB 0xD4	; ‘
ROM_ORIG:1A8D4 88			       DCB 0x88	; à
ROM_ORIG:1A8D5 7A			       DCB 0x7A	; z
ROM_ORIG:1A8D6 40			       DCB 0x40	; @
ROM_ORIG:1A8D7 07			       DCB    7
ROM_ORIG:1A8D8 03			       DCB    3
ROM_ORIG:1A8D9 D5			       DCB 0xD5	; ’
ROM_ORIG:1A8DA 02			       DCB    2
ROM_ORIG:1A8DB 20			       DCB 0x20
ROM_ORIG:1A8DC 13			       DCB 0x13
ROM_ORIG:1A8DD 49			       DCB 0x49	; I
ROM_ORIG:1A8DE 08			       DCB    8
ROM_ORIG:1A8DF 70			       DCB 0x70	; p
ROM_ORIG:1A8E0 10			       DCB 0x10
ROM_ORIG:1A8E1 BD			       DCB 0xBD	; Ω
ROM_ORIG:1A8E2 48			       DCB 0x48	; H
ROM_ORIG:1A8E3 88			       DCB 0x88	; à
ROM_ORIG:1A8E4 C2			       DCB 0xC2	; ¬
ROM_ORIG:1A8E5 07			       DCB    7
ROM_ORIG:1A8E6 03			       DCB    3
ROM_ORIG:1A8E7 D0			       DCB 0xD0	; –
ROM_ORIG:1A8E8 BD			       DCB 0xBD	; Ω
ROM_ORIG:1A8E9 E8			       DCB 0xE8	; Ë
ROM_ORIG:1A8EA 10			       DCB 0x10
ROM_ORIG:1A8EB 40			       DCB 0x40	; @
ROM_ORIG:1A8EC FF			       DCB 0xFF
ROM_ORIG:1A8ED F7			       DCB 0xF7	; ˜
ROM_ORIG:1A8EE BA			       DCB 0xBA	; ∫
ROM_ORIG:1A8EF BD			       DCB 0xBD	; Ω
ROM_ORIG:1A8F0 89			       DCB 0x89	; â
ROM_ORIG:1A8F1 88			       DCB 0x88	; à
ROM_ORIG:1A8F2 89			       DCB 0x89	; â
ROM_ORIG:1A8F3 07			       DCB    7
ROM_ORIG:1A8F4 03			       DCB    3
ROM_ORIG:1A8F5 D5			       DCB 0xD5	; ’
ROM_ORIG:1A8F6 BD			       DCB 0xBD	; Ω
ROM_ORIG:1A8F7 E8			       DCB 0xE8	; Ë
ROM_ORIG:1A8F8 10			       DCB 0x10
ROM_ORIG:1A8F9 40			       DCB 0x40	; @
ROM_ORIG:1A8FA FF			       DCB 0xFF
ROM_ORIG:1A8FB F7			       DCB 0xF7	; ˜
ROM_ORIG:1A8FC FD			       DCB 0xFD	; ˝
ROM_ORIG:1A8FD BD			       DCB 0xBD	; Ω
ROM_ORIG:1A8FE 80			       DCB 0x80	; Ä
ROM_ORIG:1A8FF 07			       DCB    7
ROM_ORIG:1A900 EE			       DCB 0xEE	; Ó
ROM_ORIG:1A901 D5			       DCB 0xD5	; ’
ROM_ORIG:1A902 BD			       DCB 0xBD	; Ω
ROM_ORIG:1A903 E8			       DCB 0xE8	; Ë
ROM_ORIG:1A904 10			       DCB 0x10
ROM_ORIG:1A905 40			       DCB 0x40	; @
ROM_ORIG:1A906 FF			       DCB 0xFF
ROM_ORIG:1A907 F7			       DCB 0xF7	; ˜
ROM_ORIG:1A908 5D			       DCB 0x5D	; ]
ROM_ORIG:1A909 BE			       DCB 0xBE	; æ
ROM_ORIG:1A90A 00			       DCB    0
ROM_ORIG:1A90B F0			       DCB 0xF0	; 
ROM_ORIG:1A90C 6D			       DCB 0x6D	; m
ROM_ORIG:1A90D F8			       DCB 0xF8	; ¯
ROM_ORIG:1A90E 08			       DCB    8
ROM_ORIG:1A90F 4A			       DCB 0x4A	; J
ROM_ORIG:1A910 10			       DCB 0x10
ROM_ORIG:1A911 68			       DCB 0x68	; h
ROM_ORIG:1A912 83			       DCB 0x83	; É
ROM_ORIG:1A913 69			       DCB 0x69	; i
ROM_ORIG:1A914 01			       DCB    1
ROM_ORIG:1A915 21			       DCB 0x21	; !
ROM_ORIG:1A916 04			       DCB    4
ROM_ORIG:1A917 2B			       DCB 0x2B	; +
ROM_ORIG:1A918 03			       DCB    3
ROM_ORIG:1A919 D0			       DCB 0xD0	; –
ROM_ORIG:1A91A D0			       DCB 0xD0	; –
ROM_ORIG:1A91B 68			       DCB 0x68	; h
ROM_ORIG:1A91C 82			       DCB 0x82	; Ç
ROM_ORIG:1A91D 69			       DCB 0x69	; i
ROM_ORIG:1A91E 04			       DCB    4
ROM_ORIG:1A91F 2A			       DCB 0x2A	; *
ROM_ORIG:1A920 DE			       DCB 0xDE	; ﬁ
ROM_ORIG:1A921 D1			       DCB 0xD1	; —
ROM_ORIG:1A922 81			       DCB 0x81	; Å
ROM_ORIG:1A923 61			       DCB 0x61	; a
ROM_ORIG:1A924 10			       DCB 0x10
ROM_ORIG:1A925 BD			       DCB 0xBD	; Ω
ROM_ORIG:1A926 00			       DCB    0
ROM_ORIG:1A927 00			       DCB    0
ROM_ORIG:1A928 00			       DCB    0
ROM_ORIG:1A929 B0			       DCB 0xB0	; ∞
ROM_ORIG:1A92A 0A			       DCB  0xA
ROM_ORIG:1A92B 48			       DCB 0x48	; H
ROM_ORIG:1A92C 84			       DCB 0x84	; Ñ
ROM_ORIG:1A92D FD			       DCB 0xFD	; ˝
ROM_ORIG:1A92E 20			       DCB 0x20
ROM_ORIG:1A92F 40			       DCB 0x40	; @
ROM_ORIG:1A930 08			       DCB    8
ROM_ORIG:1A931 FD			       DCB 0xFD	; ˝
ROM_ORIG:1A932 20			       DCB 0x20
ROM_ORIG:1A933 40			       DCB 0x40	; @
ROM_ORIG:1A934 2A			       DCB 0x2A	; *
ROM_ORIG:1A935 49			       DCB 0x49	; I
ROM_ORIG:1A936 01			       DCB    1
ROM_ORIG:1A937 20			       DCB 0x20
ROM_ORIG:1A938 10			       DCB 0x10
ROM_ORIG:1A939 B5			       DCB 0xB5	; µ
ROM_ORIG:1A93A 2A			       DCB 0x2A	; *
ROM_ORIG:1A93B 4C			       DCB 0x4C	; L
ROM_ORIG:1A93C 09			       DCB    9
ROM_ORIG:1A93D 78			       DCB 0x78	; x
ROM_ORIG:1A93E 0A			       DCB  0xA
ROM_ORIG:1A93F 06			       DCB    6
ROM_ORIG:1A940 27			       DCB 0x27	; '
ROM_ORIG:1A941 49			       DCB 0x49	; I
ROM_ORIG:1A942 49			       DCB 0x49	; I
ROM_ORIG:1A943 78			       DCB 0x78	; x
ROM_ORIG:1A944 24			       DCB 0x24	; $
ROM_ORIG:1A945 D5			       DCB 0xD5	; ’
ROM_ORIG:1A946 71			       DCB 0x71	; q
ROM_ORIG:1A947 B1			       DCB 0xB1	; ±
ROM_ORIG:1A948 06			       DCB    6
ROM_ORIG:1A949 29			       DCB 0x29	; )
ROM_ORIG:1A94A 09			       DCB    9
ROM_ORIG:1A94B D0			       DCB 0xD0	; –
ROM_ORIG:1A94C 08			       DCB    8
ROM_ORIG:1A94D 29			       DCB 0x29	; )
ROM_ORIG:1A94E 04			       DCB    4
ROM_ORIG:1A94F D0			       DCB 0xD0	; –
ROM_ORIG:1A950 0A			       DCB  0xA
ROM_ORIG:1A951 29			       DCB 0x29	; )
ROM_ORIG:1A952 0B			       DCB  0xB
ROM_ORIG:1A953 D1			       DCB 0xD1	; —
ROM_ORIG:1A954 FF			       DCB 0xFF
ROM_ORIG:1A955 F7			       DCB 0xF7	; ˜
ROM_ORIG:1A956 E6			       DCB 0xE6	; Ê
ROM_ORIG:1A957 FE			       DCB 0xFE	; ˛
ROM_ORIG:1A958 0E			       DCB  0xE
ROM_ORIG:1A959 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A95A FF			       DCB 0xFF
ROM_ORIG:1A95B F7			       DCB 0xF7	; ˜
ROM_ORIG:1A95C 53			       DCB 0x53	; S
ROM_ORIG:1A95D FE			       DCB 0xFE	; ˛
ROM_ORIG:1A95E 0B			       DCB  0xB
ROM_ORIG:1A95F E0			       DCB 0xE0	; ‡
ROM_ORIG:1A960 FF			       DCB 0xFF
ROM_ORIG:1A961 F7			       DCB 0xF7	; ˜
ROM_ORIG:1A962 70			       DCB 0x70	; p
ROM_ORIG:1A963 FE			       DCB 0xFE	; ˛
ROM_ORIG:1A964 08			       DCB    8
ROM_ORIG:1A965 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A966 FF			       DCB 0xFF
ROM_ORIG:1A967 F7			       DCB 0xF7	; ˜
ROM_ORIG:1A968 F7			       DCB 0xF7	; ˜
ROM_ORIG:1A969 FE			       DCB 0xFE	; ˛
ROM_ORIG:1A96A 05			       DCB    5
ROM_ORIG:1A96B E0			       DCB 0xE0	; ‡
ROM_ORIG:1A96C B4			       DCB 0xB4	; ¥
ROM_ORIG:1A96D F8			       DCB 0xF8	; ¯
ROM_ORIG:1A96E 02			       DCB    2
ROM_ORIG:1A96F 11			       DCB 0x11
ROM_ORIG:1A970 41			       DCB 0x41	; A
ROM_ORIG:1A971 F0			       DCB 0xF0	; 
ROM_ORIG:1A972 20			       DCB 0x20
ROM_ORIG:1A973 01			       DCB    1
ROM_ORIG:1A974 A4			       DCB 0xA4	; §
ROM_ORIG:1A975 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A976 02			       DCB    2
ROM_ORIG:1A977 11			       DCB 0x11
ROM_ORIG:1A978 B4			       DCB 0xB4	; ¥
ROM_ORIG:1A979 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A97A 02			       DCB    2
ROM_ORIG:1A97B 11			       DCB 0x11
ROM_ORIG:1A97C 41			       DCB 0x41	; A
ROM_ORIG:1A97D F0			       DCB 0xF0	; 
ROM_ORIG:1A97E 40			       DCB 0x40	; @
ROM_ORIG:1A97F 01			       DCB    1
ROM_ORIG:1A980 A4			       DCB 0xA4	; §
ROM_ORIG:1A981 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A982 02			       DCB    2
ROM_ORIG:1A983 11			       DCB 0x11
ROM_ORIG:1A984 00			       DCB    0
ROM_ORIG:1A985 28			       DCB 0x28	; (
ROM_ORIG:1A986 2A			       DCB 0x2A	; *
ROM_ORIG:1A987 D1			       DCB 0xD1	; —
ROM_ORIG:1A988 BD			       DCB 0xBD	; Ω
ROM_ORIG:1A989 E8			       DCB 0xE8	; Ë
ROM_ORIG:1A98A 10			       DCB 0x10
ROM_ORIG:1A98B 40			       DCB 0x40	; @
ROM_ORIG:1A98C 00			       DCB    0
ROM_ORIG:1A98D F0			       DCB 0xF0	; 
ROM_ORIG:1A98E 6C			       DCB 0x6C	; l
ROM_ORIG:1A98F B8			       DCB 0xB8	; ∏
ROM_ORIG:1A990 05			       DCB    5
ROM_ORIG:1A991 29			       DCB 0x29	; )
ROM_ORIG:1A992 11			       DCB 0x11
ROM_ORIG:1A993 D0			       DCB 0xD0	; –
ROM_ORIG:1A994 06			       DCB    6
ROM_ORIG:1A995 DC			       DCB 0xDC	; ‹
ROM_ORIG:1A996 01			       DCB    1
ROM_ORIG:1A997 29			       DCB 0x29	; )
ROM_ORIG:1A998 01			       DCB    1
ROM_ORIG:1A999 D0			       DCB 0xD0	; –
ROM_ORIG:1A99A 03			       DCB    3
ROM_ORIG:1A99B 29			       DCB 0x29	; )
ROM_ORIG:1A99C 0F			       DCB  0xF
ROM_ORIG:1A99D D1			       DCB 0xD1	; —
ROM_ORIG:1A99E FF			       DCB 0xFF
ROM_ORIG:1A99F F7			       DCB 0xF7	; ˜
ROM_ORIG:1A9A0 A5			       DCB 0xA5	; •
ROM_ORIG:1A9A1 FC			       DCB 0xFC	; ¸
ROM_ORIG:1A9A2 12			       DCB 0x12
ROM_ORIG:1A9A3 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A9A4 09			       DCB    9
ROM_ORIG:1A9A5 29			       DCB 0x29	; )
ROM_ORIG:1A9A6 04			       DCB    4
ROM_ORIG:1A9A7 D0			       DCB 0xD0	; –
ROM_ORIG:1A9A8 0B			       DCB  0xB
ROM_ORIG:1A9A9 29			       DCB 0x29	; )
ROM_ORIG:1A9AA 08			       DCB    8
ROM_ORIG:1A9AB D1			       DCB 0xD1	; —
ROM_ORIG:1A9AC 00			       DCB    0
ROM_ORIG:1A9AD F0			       DCB 0xF0	; 
ROM_ORIG:1A9AE 38			       DCB 0x38	; 8
ROM_ORIG:1A9AF F9			       DCB 0xF9	; ˘
ROM_ORIG:1A9B0 0B			       DCB  0xB
ROM_ORIG:1A9B1 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A9B2 00			       DCB    0
ROM_ORIG:1A9B3 F0			       DCB 0xF0	; 
ROM_ORIG:1A9B4 B1			       DCB 0xB1	; ±
ROM_ORIG:1A9B5 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A9B6 08			       DCB    8
ROM_ORIG:1A9B7 E0			       DCB 0xE0	; ‡
ROM_ORIG:1A9B8 00			       DCB    0
ROM_ORIG:1A9B9 F0			       DCB 0xF0	; 
ROM_ORIG:1A9BA 8A			       DCB 0x8A	; ä
ROM_ORIG:1A9BB F8			       DCB 0xF8	; ¯
ROM_ORIG:1A9BC 05			       DCB    5
ROM_ORIG:1A9BD E0			       DCB 0xE0	; ‡
ROM_ORIG:1A9BE B4			       DCB 0xB4	; ¥
ROM_ORIG:1A9BF F8			       DCB 0xF8	; ¯
ROM_ORIG:1A9C0 02			       DCB    2
ROM_ORIG:1A9C1 01			       DCB    1
ROM_ORIG:1A9C2 40			       DCB 0x40	; @
ROM_ORIG:1A9C3 F0			       DCB 0xF0	; 
ROM_ORIG:1A9C4 20			       DCB 0x20
ROM_ORIG:1A9C5 00			       DCB    0
ROM_ORIG:1A9C6 A4			       DCB 0xA4	; §
ROM_ORIG:1A9C7 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A9C8 02			       DCB    2
ROM_ORIG:1A9C9 01			       DCB    1
ROM_ORIG:1A9CA B4			       DCB 0xB4	; ¥
ROM_ORIG:1A9CB F8			       DCB 0xF8	; ¯
ROM_ORIG:1A9CC 02			       DCB    2
ROM_ORIG:1A9CD 01			       DCB    1
ROM_ORIG:1A9CE 40			       DCB 0x40	; @
ROM_ORIG:1A9CF F0			       DCB 0xF0	; 
ROM_ORIG:1A9D0 48			       DCB 0x48	; H
ROM_ORIG:1A9D1 00			       DCB    0
ROM_ORIG:1A9D2 A4			       DCB 0xA4	; §
ROM_ORIG:1A9D3 F8			       DCB 0xF8	; ¯
ROM_ORIG:1A9D4 02			       DCB    2
ROM_ORIG:1A9D5 01			       DCB    1
ROM_ORIG:1A9D6 00			       DCB    0
ROM_ORIG:1A9D7 20			       DCB 0x20
ROM_ORIG:1A9D8 01			       DCB    1
ROM_ORIG:1A9D9 49			       DCB 0x49	; I
ROM_ORIG:1A9DA 0A			       DCB  0xA
ROM_ORIG:1A9DB 31			       DCB 0x31	; 1
ROM_ORIG:1A9DC 08			       DCB    8
ROM_ORIG:1A9DD 70			       DCB 0x70	; p
ROM_ORIG:1A9DE 10			       DCB 0x10
ROM_ORIG:1A9DF BD			       DCB 0xBD	; Ω
ROM_ORIG:1A9E0 8A			       DCB 0x8A	; ä
ROM_ORIG:1A9E1 FD			       DCB 0xFD	; ˝
ROM_ORIG:1A9E2 20			       DCB 0x20
ROM_ORIG:1A9E3 40			       DCB 0x40	; @
ROM_ORIG:1A9E4 00			       DCB    0
ROM_ORIG:1A9E5 B0			       DCB 0xB0	; ∞
ROM_ORIG:1A9E6 0A			       DCB  0xA
ROM_ORIG:1A9E7 48			       DCB 0x48	; H
ROM_ORIG:1A9E8 1D			       DCB 0x1D
ROM_ORIG:1A9E9 48			       DCB 0x48	; H
ROM_ORIG:1A9EA C1			       DCB 0xC1	; ¡
ROM_ORIG:1A9EB 88			       DCB 0x88	; à
ROM_ORIG:1A9EC 21			       DCB 0x21	; !
ROM_ORIG:1A9ED F0			       DCB 0xF0	; 
ROM_ORIG:1A9EE 03			       DCB    3
ROM_ORIG:1A9EF 01			       DCB    1
ROM_ORIG:1A9F0 C1			       DCB 0xC1	; ¡
ROM_ORIG:1A9F1 80			       DCB 0x80	; Ä
ROM_ORIG:1A9F2 01			       DCB    1
ROM_ORIG:1A9F3 89			       DCB 0x89	; â
ROM_ORIG:1A9F4 21			       DCB 0x21	; !
ROM_ORIG:1A9F5 F0			       DCB 0xF0	; 
ROM_ORIG:1A9F6 02			       DCB    2
ROM_ORIG:1A9F7 01			       DCB    1
ROM_ORIG:1A9F8 01			       DCB    1
ROM_ORIG:1A9F9 81			       DCB 0x81	; Å
ROM_ORIG:1A9FA C1			       DCB 0xC1	; ¡
ROM_ORIG:1A9FB 7A			       DCB 0x7A	; z
ROM_ORIG:1A9FC 21			       DCB 0x21	; !
ROM_ORIG:1A9FD F0			       DCB 0xF0	; 
ROM_ORIG:1A9FE 04			       DCB    4
ROM_ORIG:1A9FF 01			       DCB    1
ROM_ORIG:1AA00 C1			       DCB 0xC1	; ¡
ROM_ORIG:1AA01 72			       DCB 0x72	; r
ROM_ORIG:1AA02 00			       DCB    0
ROM_ORIG:1AA03 21			       DCB 0x21	; !
ROM_ORIG:1AA04 17			       DCB 0x17
ROM_ORIG:1AA05 4A			       DCB 0x4A	; J
ROM_ORIG:1AA06 D1			       DCB 0xD1	; —
ROM_ORIG:1AA07 70			       DCB 0x70	; p
ROM_ORIG:1AA08 11			       DCB 0x11
ROM_ORIG:1AA09 71			       DCB 0x71	; q
ROM_ORIG:1AA0A 01			       DCB    1
ROM_ORIG:1AA0B 70			       DCB 0x70	; p
ROM_ORIG:1AA0C B0			       DCB 0xB0	; ∞
ROM_ORIG:1AA0D F8			       DCB 0xF8	; ¯
ROM_ORIG:1AA0E 02			       DCB    2
ROM_ORIG:1AA0F 31			       DCB 0x31	; 1
ROM_ORIG:1AA10 43			       DCB 0x43	; C
ROM_ORIG:1AA11 F4			       DCB 0xF4	; Ù
ROM_ORIG:1AA12 80			       DCB 0x80	; Ä
ROM_ORIG:1AA13 73			       DCB 0x73	; s
ROM_ORIG:1AA14 A0			       DCB 0xA0	; †
ROM_ORIG:1AA15 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AA16 02			       DCB    2
ROM_ORIG:1AA17 31			       DCB 0x31	; 1
ROM_ORIG:1AA18 B0			       DCB 0xB0	; ∞
ROM_ORIG:1AA19 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AA1A 12			       DCB 0x12
ROM_ORIG:1AA1B 31			       DCB 0x31	; 1
ROM_ORIG:1AA1C 43			       DCB 0x43	; C
ROM_ORIG:1AA1D F0			       DCB 0xF0	; 
ROM_ORIG:1AA1E 08			       DCB    8
ROM_ORIG:1AA1F 03			       DCB    3
ROM_ORIG:1AA20 A0			       DCB 0xA0	; †
ROM_ORIG:1AA21 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AA22 12			       DCB 0x12
ROM_ORIG:1AA23 31			       DCB 0x31	; 1
ROM_ORIG:1AA24 B0			       DCB 0xB0	; ∞
ROM_ORIG:1AA25 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AA26 16			       DCB 0x16
ROM_ORIG:1AA27 31			       DCB 0x31	; 1
ROM_ORIG:1AA28 43			       DCB 0x43	; C
ROM_ORIG:1AA29 F0			       DCB 0xF0	; 
ROM_ORIG:1AA2A 10			       DCB 0x10
ROM_ORIG:1AA2B 03			       DCB    3
ROM_ORIG:1AA2C A0			       DCB 0xA0	; †
ROM_ORIG:1AA2D F8			       DCB 0xF8	; ¯
ROM_ORIG:1AA2E 16			       DCB 0x16
ROM_ORIG:1AA2F 31			       DCB 0x31	; 1
ROM_ORIG:1AA30 81			       DCB 0x81	; Å
ROM_ORIG:1AA31 73			       DCB 0x73	; s
ROM_ORIG:1AA32 80			       DCB 0x80	; Ä
ROM_ORIG:1AA33 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AA34 62			       DCB 0x62	; b
ROM_ORIG:1AA35 10			       DCB 0x10
ROM_ORIG:1AA36 80			       DCB 0x80	; Ä
ROM_ORIG:1AA37 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AA38 63			       DCB 0x63	; c
ROM_ORIG:1AA39 10			       DCB 0x10
ROM_ORIG:1AA3A 01			       DCB    1
ROM_ORIG:1AA3B 23			       DCB 0x23	; #
ROM_ORIG:1AA3C 83			       DCB 0x83	; É
ROM_ORIG:1AA3D 73			       DCB 0x73	; s
ROM_ORIG:1AA3E 80			       DCB 0x80	; Ä
ROM_ORIG:1AA3F F8			       DCB 0xF8	; ¯
ROM_ORIG:1AA40 62			       DCB 0x62	; b
ROM_ORIG:1AA41 10			       DCB 0x10
ROM_ORIG:1AA42 80			       DCB 0x80	; Ä
ROM_ORIG:1AA43 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AA44 63			       DCB 0x63	; c
ROM_ORIG:1AA45 10			       DCB 0x10
ROM_ORIG:1AA46 A0			       DCB 0xA0	; †
ROM_ORIG:1AA47 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AA48 64			       DCB 0x64	; d
ROM_ORIG:1AA49 10			       DCB 0x10
ROM_ORIG:1AA4A A0			       DCB 0xA0	; †
ROM_ORIG:1AA4B F8			       DCB 0xF8	; ¯
ROM_ORIG:1AA4C 66			       DCB 0x66	; f
ROM_ORIG:1AA4D 10			       DCB 0x10
ROM_ORIG:1AA4E 43			       DCB 0x43	; C
ROM_ORIG:1AA4F 78			       DCB 0x78	; x
ROM_ORIG:1AA50 23			       DCB 0x23	; #
ROM_ORIG:1AA51 F0			       DCB 0xF0	; 
ROM_ORIG:1AA52 40			       DCB 0x40	; @
ROM_ORIG:1AA53 03			       DCB    3
ROM_ORIG:1AA54 43			       DCB 0x43	; C
ROM_ORIG:1AA55 70			       DCB 0x70	; p
ROM_ORIG:1AA56 11			       DCB 0x11
ROM_ORIG:1AA57 70			       DCB 0x70	; p
ROM_ORIG:1AA58 51			       DCB 0x51	; Q
ROM_ORIG:1AA59 70			       DCB 0x70	; p
ROM_ORIG:1AA5A 00			       DCB    0
ROM_ORIG:1AA5B 20			       DCB 0x20
ROM_ORIG:1AA5C 70			       DCB 0x70	; p
ROM_ORIG:1AA5D 47			       DCB 0x47	; G
ROM_ORIG:1AA5E 00			       DCB    0
ROM_ORIG:1AA5F 00			       DCB    0
ROM_ORIG:1AA60 00			       DCB    0
ROM_ORIG:1AA61 B0			       DCB 0xB0	; ∞
ROM_ORIG:1AA62 0A			       DCB  0xA
ROM_ORIG:1AA63 48			       DCB 0x48	; H
ROM_ORIG:1AA64 84			       DCB 0x84	; Ñ
ROM_ORIG:1AA65 FD			       DCB 0xFD	; ˝
ROM_ORIG:1AA66 20			       DCB 0x20
ROM_ORIG:1AA67 40			       DCB 0x40	; @
ROM_ORIG:1AA68 17			       DCB 0x17
ROM_ORIG:1AA69 4A			       DCB 0x4A	; J
ROM_ORIG:1AA6A 40			       DCB 0x40	; @
ROM_ORIG:1AA6B 21			       DCB 0x21	; !
ROM_ORIG:1AA6C 70			       DCB 0x70	; p
ROM_ORIG:1AA6D B5			       DCB 0xB5	; µ
ROM_ORIG:1AA6E 00			       DCB    0
ROM_ORIG:1AA6F 20			       DCB 0x20
ROM_ORIG:1AA70 13			       DCB 0x13
ROM_ORIG:1AA71 89			       DCB 0x89	; â
ROM_ORIG:1AA72 05			       DCB    5
ROM_ORIG:1AA73 46			       DCB 0x46	; F
ROM_ORIG:1AA74 FB			       DCB 0xFB	; ˚
ROM_ORIG:1AA75 B1			       DCB 0xB1	; ±
ROM_ORIG:1AA76 01			       DCB    1
ROM_ORIG:1AA77 24			       DCB 0x24	; $
ROM_ORIG:1AA78 40			       DCB 0x40	; @
ROM_ORIG:1AA79 2B			       DCB 0x2B	; +
ROM_ORIG:1AA7A 14			       DCB 0x14
ROM_ORIG:1AA7B 70			       DCB 0x70	; p
ROM_ORIG:1AA7C 00			       DCB    0
ROM_ORIG:1AA7D D2			       DCB 0xD2	; “
ROM_ORIG:1AA7E 19			       DCB 0x19
ROM_ORIG:1AA7F 46			       DCB 0x46	; F
ROM_ORIG:1AA80 12			       DCB 0x12
ROM_ORIG:1AA81 4C			       DCB 0x4C	; L
ROM_ORIG:1AA82 5B			       DCB 0x5B	; [
ROM_ORIG:1AA83 1A			       DCB 0x1A
ROM_ORIG:1AA84 13			       DCB 0x13
ROM_ORIG:1AA85 81			       DCB 0x81	; Å
ROM_ORIG:1AA86 09			       DCB    9
ROM_ORIG:1AA87 E0			       DCB 0xE0	; ‡
ROM_ORIG:1AA88 53			       DCB 0x53	; S
ROM_ORIG:1AA89 68			       DCB 0x68	; h
ROM_ORIG:1AA8A 00			       DCB    0
ROM_ORIG:1AA8B F0			       DCB 0xF0	; 
ROM_ORIG:1AA8C 03			       DCB    3
ROM_ORIG:1AA8D 06			       DCB    6
ROM_ORIG:1AA8E 1B			       DCB 0x1B
ROM_ORIG:1AA8F 78			       DCB 0x78	; x
ROM_ORIG:1AA90 A3			       DCB 0xA3	; £
ROM_ORIG:1AA91 55			       DCB 0x55	; U
ROM_ORIG:1AA92 53			       DCB 0x53	; S
ROM_ORIG:1AA93 68			       DCB 0x68	; h
ROM_ORIG:1AA94 5B			       DCB 0x5B	; [
ROM_ORIG:1AA95 1C			       DCB 0x1C
ROM_ORIG:1AA96 40			       DCB 0x40	; @
ROM_ORIG:1AA97 1C			       DCB 0x1C
ROM_ORIG:1AA98 53			       DCB 0x53	; S
ROM_ORIG:1AA99 60			       DCB 0x60	; `
ROM_ORIG:1AA9A 80			       DCB 0x80	; Ä
ROM_ORIG:1AA9B B2			       DCB 0xB2	; ≤
ROM_ORIG:1AA9C 88			       DCB 0x88	; à
ROM_ORIG:1AA9D 42			       DCB 0x42	; B
ROM_ORIG:1AA9E F3			       DCB 0xF3	; Û
ROM_ORIG:1AA9F D3			       DCB 0xD3	; ”
ROM_ORIG:1AAA0 11			       DCB 0x11
ROM_ORIG:1AAA1 89			       DCB 0x89	; â
ROM_ORIG:1AAA2 0A			       DCB  0xA
ROM_ORIG:1AAA3 48			       DCB 0x48	; H
ROM_ORIG:1AAA4 20			       DCB 0x20
ROM_ORIG:1AAA5 38			       DCB 0x38	; 8
ROM_ORIG:1AAA6 00			       DCB    0
ROM_ORIG:1AAA7 29			       DCB 0x29	; )
ROM_ORIG:1AAA8 B0			       DCB 0xB0	; ∞
ROM_ORIG:1AAA9 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AAAA 02			       DCB    2
ROM_ORIG:1AAAB 11			       DCB 0x11
ROM_ORIG:1AAAC 06			       DCB    6
ROM_ORIG:1AAAD D1			       DCB 0xD1	; —
ROM_ORIG:1AAAE 41			       DCB 0x41	; A
ROM_ORIG:1AAAF F0			       DCB 0xF0	; 
ROM_ORIG:1AAB0 0A			       DCB  0xA
ROM_ORIG:1AAB1 01			       DCB    1
ROM_ORIG:1AAB2 A0			       DCB 0xA0	; †
ROM_ORIG:1AAB3 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AAB4 02			       DCB    2
ROM_ORIG:1AAB5 11			       DCB 0x11
ROM_ORIG:1AAB6 15			       DCB 0x15
ROM_ORIG:1AAB7 70			       DCB 0x70	; p
ROM_ORIG:1AAB8 55			       DCB 0x55	; U
ROM_ORIG:1AAB9 60			       DCB 0x60	; `
ROM_ORIG:1AABA 70			       DCB 0x70	; p
ROM_ORIG:1AABB BD			       DCB 0xBD	; Ω
ROM_ORIG:1AABC 41			       DCB 0x41	; A
ROM_ORIG:1AABD F0			       DCB 0xF0	; 
ROM_ORIG:1AABE 02			       DCB    2
ROM_ORIG:1AABF 01			       DCB    1
ROM_ORIG:1AAC0 A0			       DCB 0xA0	; †
ROM_ORIG:1AAC1 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AAC2 02			       DCB    2
ROM_ORIG:1AAC3 11			       DCB 0x11
ROM_ORIG:1AAC4 70			       DCB 0x70	; p
ROM_ORIG:1AAC5 BD			       DCB 0xBD	; Ω
ROM_ORIG:1AAC6 00			       DCB    0
ROM_ORIG:1AAC7 00			       DCB    0
ROM_ORIG:1AAC8 94			       DCB 0x94	; î
ROM_ORIG:1AAC9 FD			       DCB 0xFD	; ˝
ROM_ORIG:1AACA 20			       DCB 0x20
ROM_ORIG:1AACB 40			       DCB 0x40	; @
ROM_ORIG:1AACC 20			       DCB 0x20
ROM_ORIG:1AACD B0			       DCB 0xB0	; ∞
ROM_ORIG:1AACE 0A			       DCB  0xA
ROM_ORIG:1AACF 48			       DCB 0x48	; H
ROM_ORIG:1AAD0 0F			       DCB  0xF
ROM_ORIG:1AAD1 49			       DCB 0x49	; I
ROM_ORIG:1AAD2 08			       DCB    8
ROM_ORIG:1AAD3 78			       DCB 0x78	; x
ROM_ORIG:1AAD4 02			       DCB    2
ROM_ORIG:1AAD5 28			       DCB 0x28	; (
ROM_ORIG:1AAD6 02			       DCB    2
ROM_ORIG:1AAD7 D0			       DCB 0xD0	; –
ROM_ORIG:1AAD8 08			       DCB    8
ROM_ORIG:1AAD9 78			       DCB 0x78	; x
ROM_ORIG:1AADA 03			       DCB    3
ROM_ORIG:1AADB 28			       DCB 0x28	; (
ROM_ORIG:1AADC 12			       DCB 0x12
ROM_ORIG:1AADD D1			       DCB 0xD1	; —
ROM_ORIG:1AADE 01			       DCB    1
ROM_ORIG:1AADF 22			       DCB 0x22	; "
ROM_ORIG:1AAE0 0B			       DCB  0xB
ROM_ORIG:1AAE1 48			       DCB 0x48	; H
ROM_ORIG:1AAE2 80			       DCB 0x80	; Ä
ROM_ORIG:1AAE3 1D			       DCB 0x1D
ROM_ORIG:1AAE4 40			       DCB 0x40	; @
ROM_ORIG:1AAE5 88			       DCB 0x88	; à
ROM_ORIG:1AAE6 43			       DCB 0x43	; C
ROM_ORIG:1AAE7 1E			       DCB 0x1E
ROM_ORIG:1AAE8 7E			       DCB 0x7E	; ~
ROM_ORIG:1AAE9 2B			       DCB 0x2B	; +
ROM_ORIG:1AAEA 03			       DCB    3
ROM_ORIG:1AAEB D8			       DCB 0xD8	; ÿ
ROM_ORIG:1AAEC C8			       DCB 0xC8	; »
ROM_ORIG:1AAED 70			       DCB 0x70	; p
ROM_ORIG:1AAEE 0A			       DCB  0xA
ROM_ORIG:1AAEF 71			       DCB 0x71	; q
ROM_ORIG:1AAF0 03			       DCB    3
ROM_ORIG:1AAF1 20			       DCB 0x20
ROM_ORIG:1AAF2 04			       DCB    4
ROM_ORIG:1AAF3 E0			       DCB 0xE0	; ‡
ROM_ORIG:1AAF4 30			       DCB 0x30	; 0
ROM_ORIG:1AAF5 B9			       DCB 0xB9	; π
ROM_ORIG:1AAF6 00			       DCB    0
ROM_ORIG:1AAF7 20			       DCB 0x20
ROM_ORIG:1AAF8 C8			       DCB 0xC8	; »
ROM_ORIG:1AAF9 70			       DCB 0x70	; p
ROM_ORIG:1AAFA 0A			       DCB  0xA
ROM_ORIG:1AAFB 71			       DCB 0x71	; q
ROM_ORIG:1AAFC 02			       DCB    2
ROM_ORIG:1AAFD 20			       DCB 0x20
ROM_ORIG:1AAFE 48			       DCB 0x48	; H
ROM_ORIG:1AAFF 70			       DCB 0x70	; p
ROM_ORIG:1AB00 8A			       DCB 0x8A	; ä
ROM_ORIG:1AB01 70			       DCB 0x70	; p
ROM_ORIG:1AB02 70			       DCB 0x70	; p
ROM_ORIG:1AB03 47			       DCB 0x47	; G
ROM_ORIG:1AB04 03			       DCB    3
ROM_ORIG:1AB05 48			       DCB 0x48	; H
ROM_ORIG:1AB06 01			       DCB    1
ROM_ORIG:1AB07 88			       DCB 0x88	; à
ROM_ORIG:1AB08 41			       DCB 0x41	; A
ROM_ORIG:1AB09 F0			       DCB 0xF0	; 
ROM_ORIG:1AB0A 20			       DCB 0x20
ROM_ORIG:1AB0B 01			       DCB    1
ROM_ORIG:1AB0C 01			       DCB    1
ROM_ORIG:1AB0D 80			       DCB 0x80	; Ä
ROM_ORIG:1AB0E 70			       DCB 0x70	; p
ROM_ORIG:1AB0F 47			       DCB 0x47	; G
ROM_ORIG:1AB10 84			       DCB 0x84	; Ñ
ROM_ORIG:1AB11 FD			       DCB 0xFD	; ˝
ROM_ORIG:1AB12 20			       DCB 0x20
ROM_ORIG:1AB13 40			       DCB 0x40	; @
ROM_ORIG:1AB14 02			       DCB    2
ROM_ORIG:1AB15 B1			       DCB 0xB1	; ±
ROM_ORIG:1AB16 0A			       DCB  0xA
ROM_ORIG:1AB17 48			       DCB 0x48	; H
ROM_ORIG:1AB18 3F			       DCB 0x3F	; ?
ROM_ORIG:1AB19 4A			       DCB 0x4A	; J
ROM_ORIG:1AB1A 30			       DCB 0x30	; 0
ROM_ORIG:1AB1B B5			       DCB 0xB5	; µ
ROM_ORIG:1AB1C 11			       DCB 0x11
ROM_ORIG:1AB1D 78			       DCB 0x78	; x
ROM_ORIG:1AB1E 3F			       DCB 0x3F	; ?
ROM_ORIG:1AB1F 48			       DCB 0x48	; H
ROM_ORIG:1AB20 03			       DCB    3
ROM_ORIG:1AB21 29			       DCB 0x29	; )
ROM_ORIG:1AB22 02			       DCB    2
ROM_ORIG:1AB23 D0			       DCB 0xD0	; –
ROM_ORIG:1AB24 11			       DCB 0x11
ROM_ORIG:1AB25 78			       DCB 0x78	; x
ROM_ORIG:1AB26 04			       DCB    4
ROM_ORIG:1AB27 29			       DCB 0x29	; )
ROM_ORIG:1AB28 6E			       DCB 0x6E	; n
ROM_ORIG:1AB29 D1			       DCB 0xD1	; —
ROM_ORIG:1AB2A 03			       DCB    3
ROM_ORIG:1AB2B 24			       DCB 0x24	; $
ROM_ORIG:1AB2C 3A			       DCB 0x3A	; :
ROM_ORIG:1AB2D 49			       DCB 0x49	; I
ROM_ORIG:1AB2E 01			       DCB    1
ROM_ORIG:1AB2F 23			       DCB 0x23	; #
ROM_ORIG:1AB30 89			       DCB 0x89	; â
ROM_ORIG:1AB31 1D			       DCB 0x1D
ROM_ORIG:1AB32 49			       DCB 0x49	; I
ROM_ORIG:1AB33 88			       DCB 0x88	; à
ROM_ORIG:1AB34 01			       DCB    1
ROM_ORIG:1AB35 29			       DCB 0x29	; )
ROM_ORIG:1AB36 41			       DCB 0x41	; A
ROM_ORIG:1AB37 D1			       DCB 0xD1	; —
ROM_ORIG:1AB38 83			       DCB 0x83	; É
ROM_ORIG:1AB39 73			       DCB 0x73	; s
ROM_ORIG:1AB3A 08			       DCB    8
ROM_ORIG:1AB3B 21			       DCB 0x21	; !
ROM_ORIG:1AB3C A0			       DCB 0xA0	; †
ROM_ORIG:1AB3D F8			       DCB 0xF8	; ¯
ROM_ORIG:1AB3E 64			       DCB 0x64	; d
ROM_ORIG:1AB3F 10			       DCB 0x10
ROM_ORIG:1AB40 41			       DCB 0x41	; A
ROM_ORIG:1AB41 78			       DCB 0x78	; x
ROM_ORIG:1AB42 C9			       DCB 0xC9	; …
ROM_ORIG:1AB43 06			       DCB    6
ROM_ORIG:1AB44 07			       DCB    7
ROM_ORIG:1AB45 D5			       DCB 0xD5	; ’
ROM_ORIG:1AB46 06			       DCB    6
ROM_ORIG:1AB47 21			       DCB 0x21	; !
ROM_ORIG:1AB48 00			       DCB    0
ROM_ORIG:1AB49 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AB4A 62			       DCB 0x62	; b
ROM_ORIG:1AB4B 1F			       DCB 0x1F
ROM_ORIG:1AB4C 41			       DCB 0x41	; A
ROM_ORIG:1AB4D 70			       DCB 0x70	; p
ROM_ORIG:1AB4E 48			       DCB 0x48	; H
ROM_ORIG:1AB4F 21			       DCB 0x21	; !
ROM_ORIG:1AB50 81			       DCB 0x81	; Å
ROM_ORIG:1AB51 80			       DCB 0x80	; Ä
ROM_ORIG:1AB52 59			       DCB 0x59	; Y
ROM_ORIG:1AB53 02			       DCB    2
ROM_ORIG:1AB54 05			       DCB    5
ROM_ORIG:1AB55 E0			       DCB 0xE0	; ‡
ROM_ORIG:1AB56 00			       DCB    0
ROM_ORIG:1AB57 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AB58 62			       DCB 0x62	; b
ROM_ORIG:1AB59 4F			       DCB 0x4F	; O
ROM_ORIG:1AB5A 44			       DCB 0x44	; D
ROM_ORIG:1AB5B 70			       DCB 0x70	; p
ROM_ORIG:1AB5C 10			       DCB 0x10
ROM_ORIG:1AB5D 21			       DCB 0x21	; !
ROM_ORIG:1AB5E 81			       DCB 0x81	; Å
ROM_ORIG:1AB5F 80			       DCB 0x80	; Ä
ROM_ORIG:1AB60 40			       DCB 0x40	; @
ROM_ORIG:1AB61 21			       DCB 0x21	; !
ROM_ORIG:1AB62 A0			       DCB 0xA0	; †
ROM_ORIG:1AB63 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AB64 AE			       DCB 0xAE	; Æ
ROM_ORIG:1AB65 10			       DCB 0x10
ROM_ORIG:1AB66 A0			       DCB 0xA0	; †
ROM_ORIG:1AB67 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AB68 B2			       DCB 0xB2	; ≤
ROM_ORIG:1AB69 10			       DCB 0x10
ROM_ORIG:1AB6A 86			       DCB 0x86	; Ü
ROM_ORIG:1AB6B 30			       DCB 0x30	; 0
ROM_ORIG:1AB6C 41			       DCB 0x41	; A
ROM_ORIG:1AB6D 8D			       DCB 0x8D	; ç
ROM_ORIG:1AB6E 48			       DCB 0x48	; H
ROM_ORIG:1AB6F F2			       DCB 0xF2	; Ú
ROM_ORIG:1AB70 08			       DCB    8
ROM_ORIG:1AB71 04			       DCB    4
ROM_ORIG:1AB72 21			       DCB 0x21	; !
ROM_ORIG:1AB73 43			       DCB 0x43	; C
ROM_ORIG:1AB74 41			       DCB 0x41	; A
ROM_ORIG:1AB75 85			       DCB 0x85	; Ö
ROM_ORIG:1AB76 41			       DCB 0x41	; A
ROM_ORIG:1AB77 8D			       DCB 0x8D	; ç
ROM_ORIG:1AB78 21			       DCB 0x21	; !
ROM_ORIG:1AB79 F0			       DCB 0xF0	; 
ROM_ORIG:1AB7A 50			       DCB 0x50	; P
ROM_ORIG:1AB7B 01			       DCB    1
ROM_ORIG:1AB7C 41			       DCB 0x41	; A
ROM_ORIG:1AB7D 85			       DCB 0x85	; Ö
ROM_ORIG:1AB7E 41			       DCB 0x41	; A
ROM_ORIG:1AB7F 8D			       DCB 0x8D	; ç
ROM_ORIG:1AB80 41			       DCB 0x41	; A
ROM_ORIG:1AB81 F0			       DCB 0xF0	; 
ROM_ORIG:1AB82 40			       DCB 0x40	; @
ROM_ORIG:1AB83 01			       DCB    1
ROM_ORIG:1AB84 41			       DCB 0x41	; A
ROM_ORIG:1AB85 85			       DCB 0x85	; Ö
ROM_ORIG:1AB86 30			       DCB 0x30	; 0
ROM_ORIG:1AB87 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AB88 E2			       DCB 0xE2	; ‚
ROM_ORIG:1AB89 1C			       DCB 0x1C
ROM_ORIG:1AB8A 41			       DCB 0x41	; A
ROM_ORIG:1AB8B F0			       DCB 0xF0	; 
ROM_ORIG:1AB8C 02			       DCB    2
ROM_ORIG:1AB8D 01			       DCB    1
ROM_ORIG:1AB8E 20			       DCB 0x20
ROM_ORIG:1AB8F F8			       DCB 0xF8	; ¯
ROM_ORIG:1AB90 E2			       DCB 0xE2	; ‚
ROM_ORIG:1AB91 1C			       DCB 0x1C
ROM_ORIG:1AB92 C1			       DCB 0xC1	; ¡
ROM_ORIG:1AB93 8D			       DCB 0x8D	; ç
ROM_ORIG:1AB94 48			       DCB 0x48	; H
ROM_ORIG:1AB95 F2			       DCB 0xF2	; Ú
ROM_ORIG:1AB96 10			       DCB 0x10
ROM_ORIG:1AB97 04			       DCB    4
ROM_ORIG:1AB98 21			       DCB 0x21	; !
ROM_ORIG:1AB99 43			       DCB 0x43	; C
ROM_ORIG:1AB9A C1			       DCB 0xC1	; ¡
ROM_ORIG:1AB9B 85			       DCB 0x85	; Ö
ROM_ORIG:1AB9C C1			       DCB 0xC1	; ¡
ROM_ORIG:1AB9D 8D			       DCB 0x8D	; ç
ROM_ORIG:1AB9E 21			       DCB 0x21	; !
ROM_ORIG:1AB9F F0			       DCB 0xF0	; 
ROM_ORIG:1ABA0 A0			       DCB 0xA0	; †
ROM_ORIG:1ABA1 01			       DCB    1
ROM_ORIG:1ABA2 C1			       DCB 0xC1	; ¡
ROM_ORIG:1ABA3 85			       DCB 0x85	; Ö
ROM_ORIG:1ABA4 C1			       DCB 0xC1	; ¡
ROM_ORIG:1ABA5 8D			       DCB 0x8D	; ç
ROM_ORIG:1ABA6 41			       DCB 0x41	; A
ROM_ORIG:1ABA7 F0			       DCB 0xF0	; 
ROM_ORIG:1ABA8 80			       DCB 0x80	; Ä
ROM_ORIG:1ABA9 01			       DCB    1
ROM_ORIG:1ABAA C1			       DCB 0xC1	; ¡
ROM_ORIG:1ABAB 85			       DCB 0x85	; Ö
ROM_ORIG:1ABAC 30			       DCB 0x30	; 0
ROM_ORIG:1ABAD F8			       DCB 0xF8	; ¯
ROM_ORIG:1ABAE E0			       DCB 0xE0	; ‡
ROM_ORIG:1ABAF 1D			       DCB 0x1D
ROM_ORIG:1ABB0 41			       DCB 0x41	; A
ROM_ORIG:1ABB1 F0			       DCB 0xF0	; 
ROM_ORIG:1ABB2 02			       DCB    2
ROM_ORIG:1ABB3 01			       DCB    1
ROM_ORIG:1ABB4 01			       DCB    1
ROM_ORIG:1ABB5 80			       DCB 0x80	; Ä
ROM_ORIG:1ABB6 04			       DCB    4
ROM_ORIG:1ABB7 20			       DCB 0x20
ROM_ORIG:1ABB8 50			       DCB 0x50	; P
ROM_ORIG:1ABB9 70			       DCB 0x70	; p
ROM_ORIG:1ABBA 23			       DCB 0x23	; #
ROM_ORIG:1ABBB E0			       DCB 0xE0	; ‡
ROM_ORIG:1ABBC 21			       DCB 0x21	; !
ROM_ORIG:1ABBD BB			       DCB 0xBB	; ª
ROM_ORIG:1ABBE 00			       DCB    0
ROM_ORIG:1ABBF 21			       DCB 0x21	; !
ROM_ORIG:1ABC0 A0			       DCB 0xA0	; †
ROM_ORIG:1ABC1 F8			       DCB 0xF8	; ¯
ROM_ORIG:1ABC2 10			       DCB 0x10
ROM_ORIG:1ABC3 11			       DCB 0x11
ROM_ORIG:1ABC4 A0			       DCB 0xA0	; †
ROM_ORIG:1ABC5 F8			       DCB 0xF8	; ¯
ROM_ORIG:1ABC6 14			       DCB 0x14
ROM_ORIG:1ABC7 11			       DCB 0x11
ROM_ORIG:1ABC8 B0			       DCB 0xB0	; ∞
ROM_ORIG:1ABC9 F8			       DCB 0xF8	; ¯
ROM_ORIG:1ABCA 12			       DCB 0x12
ROM_ORIG:1ABCB 51			       DCB 0x51	; Q
ROM_ORIG:1ABCC 45			       DCB 0x45	; E
ROM_ORIG:1ABCD F0			       DCB 0xF0	; 
ROM_ORIG:1ABCE 08			       DCB    8
ROM_ORIG:1ABCF 05			       DCB    5
ROM_ORIG:1ABD0 A0			       DCB 0xA0	; †
ROM_ORIG:1ABD1 F8			       DCB 0xF8	; ¯
ROM_ORIG:1ABD2 12			       DCB 0x12
ROM_ORIG:1ABD3 51			       DCB 0x51	; Q
ROM_ORIG:1ABD4 B0			       DCB 0xB0	; ∞
ROM_ORIG:1ABD5 F8			       DCB 0xF8	; ¯
ROM_ORIG:1ABD6 16			       DCB 0x16
ROM_ORIG:1ABD7 51			       DCB 0x51	; Q
ROM_ORIG:1ABD8 45			       DCB 0x45	; E
ROM_ORIG:1ABD9 F0			       DCB 0xF0	; 
ROM_ORIG:1ABDA 10			       DCB 0x10
ROM_ORIG:1ABDB 05			       DCB    5
ROM_ORIG:1ABDC A0			       DCB 0xA0	; †
ROM_ORIG:1ABDD F8			       DCB 0xF8	; ¯
ROM_ORIG:1ABDE 16			       DCB 0x16
ROM_ORIG:1ABDF 51			       DCB 0x51	; Q
ROM_ORIG:1ABE0 C5			       DCB 0xC5	; ≈
ROM_ORIG:1ABE1 88			       DCB 0x88	; à
ROM_ORIG:1ABE2 25			       DCB 0x25	; %
ROM_ORIG:1ABE3 F0			       DCB 0xF0	; 
ROM_ORIG:1ABE4 02			       DCB    2
ROM_ORIG:1ABE5 05			       DCB    5
ROM_ORIG:1ABE6 C5			       DCB 0xC5	; ≈
ROM_ORIG:1ABE7 80			       DCB 0x80	; Ä
ROM_ORIG:1ABE8 05			       DCB    5
ROM_ORIG:1ABE9 89			       DCB 0x89	; â
ROM_ORIG:1ABEA 25			       DCB 0x25	; %
ROM_ORIG:1ABEB F0			       DCB 0xF0	; 
ROM_ORIG:1ABEC 02			       DCB    2
ROM_ORIG:1ABED 05			       DCB    5
ROM_ORIG:1ABEE 05			       DCB    5
ROM_ORIG:1ABEF 81			       DCB 0x81	; Å
ROM_ORIG:1ABF0 83			       DCB 0x83	; É
ROM_ORIG:1ABF1 73			       DCB 0x73	; s
ROM_ORIG:1ABF2 80			       DCB 0x80	; Ä
ROM_ORIG:1ABF3 F8			       DCB 0xF8	; ¯
ROM_ORIG:1ABF4 62			       DCB 0x62	; b
ROM_ORIG:1ABF5 10			       DCB 0x10
ROM_ORIG:1ABF6 80			       DCB 0x80	; Ä
ROM_ORIG:1ABF7 F8			       DCB 0xF8	; ¯
ROM_ORIG:1ABF8 63			       DCB 0x63	; c
ROM_ORIG:1ABF9 10			       DCB 0x10
ROM_ORIG:1ABFA A0			       DCB 0xA0	; †
ROM_ORIG:1ABFB F8			       DCB 0xF8	; ¯
ROM_ORIG:1ABFC 64			       DCB 0x64	; d
ROM_ORIG:1ABFD 10			       DCB 0x10
ROM_ORIG:1ABFE A0			       DCB 0xA0	; †
ROM_ORIG:1ABFF F8			       DCB 0xF8	; ¯
ROM_ORIG:1AC00 66			       DCB 0x66	; f
ROM_ORIG:1AC01 10			       DCB 0x10
ROM_ORIG:1AC02 54			       DCB 0x54	; T
ROM_ORIG:1AC03 70			       DCB 0x70	; p
ROM_ORIG:1AC04 93			       DCB 0x93	; ì
ROM_ORIG:1AC05 70			       DCB 0x70	; p
ROM_ORIG:1AC06 30			       DCB 0x30	; 0
ROM_ORIG:1AC07 BD			       DCB 0xBD	; Ω
ROM_ORIG:1AC08 B0			       DCB 0xB0	; ∞
ROM_ORIG:1AC09 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AC0A 02			       DCB    2
ROM_ORIG:1AC0B 11			       DCB 0x11
ROM_ORIG:1AC0C 41			       DCB 0x41	; A
ROM_ORIG:1AC0D F0			       DCB 0xF0	; 
ROM_ORIG:1AC0E 20			       DCB 0x20
ROM_ORIG:1AC0F 01			       DCB    1
ROM_ORIG:1AC10 A0			       DCB 0xA0	; †
ROM_ORIG:1AC11 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AC12 02			       DCB    2
ROM_ORIG:1AC13 11			       DCB 0x11
ROM_ORIG:1AC14 30			       DCB 0x30	; 0
ROM_ORIG:1AC15 BD			       DCB 0xBD	; Ω
ROM_ORIG:1AC16 00			       DCB    0
ROM_ORIG:1AC17 00			       DCB    0
ROM_ORIG:1AC18 84			       DCB 0x84	; Ñ
ROM_ORIG:1AC19 FD			       DCB 0xFD	; ˝
ROM_ORIG:1AC1A 20			       DCB 0x20
ROM_ORIG:1AC1B 40			       DCB 0x40	; @
ROM_ORIG:1AC1C 00			       DCB    0
ROM_ORIG:1AC1D B0			       DCB 0xB0	; ∞
ROM_ORIG:1AC1E 0A			       DCB  0xA
ROM_ORIG:1AC1F 48			       DCB 0x48	; H
ROM_ORIG:1AC20 08			       DCB    8
ROM_ORIG:1AC21 48			       DCB 0x48	; H
ROM_ORIG:1AC22 00			       DCB    0
ROM_ORIG:1AC23 78			       DCB 0x78	; x
ROM_ORIG:1AC24 04			       DCB    4
ROM_ORIG:1AC25 28			       DCB 0x28	; (
ROM_ORIG:1AC26 06			       DCB    6
ROM_ORIG:1AC27 D1			       DCB 0xD1	; —
ROM_ORIG:1AC28 06			       DCB    6
ROM_ORIG:1AC29 48			       DCB 0x48	; H
ROM_ORIG:1AC2A 80			       DCB 0x80	; Ä
ROM_ORIG:1AC2B 1D			       DCB 0x1D
ROM_ORIG:1AC2C 41			       DCB 0x41	; A
ROM_ORIG:1AC2D 88			       DCB 0x88	; à
ROM_ORIG:1AC2E 11			       DCB 0x11
ROM_ORIG:1AC2F B9			       DCB 0xB9	; π
ROM_ORIG:1AC30 80			       DCB 0x80	; Ä
ROM_ORIG:1AC31 88			       DCB 0x88	; à
ROM_ORIG:1AC32 00			       DCB    0
ROM_ORIG:1AC33 28			       DCB 0x28	; (
ROM_ORIG:1AC34 04			       DCB    4
ROM_ORIG:1AC35 D0			       DCB 0xD0	; –
ROM_ORIG:1AC36 04			       DCB    4
ROM_ORIG:1AC37 48			       DCB 0x48	; H
ROM_ORIG:1AC38 01			       DCB    1
ROM_ORIG:1AC39 88			       DCB 0x88	; à
ROM_ORIG:1AC3A 41			       DCB 0x41	; A
ROM_ORIG:1AC3B F0			       DCB 0xF0	; 
ROM_ORIG:1AC3C 20			       DCB 0x20
ROM_ORIG:1AC3D 01			       DCB    1
ROM_ORIG:1AC3E 01			       DCB    1
ROM_ORIG:1AC3F 80			       DCB 0x80	; Ä
ROM_ORIG:1AC40 70			       DCB 0x70	; p
ROM_ORIG:1AC41 47			       DCB 0x47	; G
ROM_ORIG:1AC42 00			       DCB    0
ROM_ORIG:1AC43 00			       DCB    0
ROM_ORIG:1AC44 84			       DCB 0x84	; Ñ
ROM_ORIG:1AC45 FD			       DCB 0xFD	; ˝
ROM_ORIG:1AC46 20			       DCB 0x20
ROM_ORIG:1AC47 40			       DCB 0x40	; @
ROM_ORIG:1AC48 02			       DCB    2
ROM_ORIG:1AC49 B1			       DCB 0xB1	; ±
ROM_ORIG:1AC4A 0A			       DCB  0xA
ROM_ORIG:1AC4B 48			       DCB 0x48	; H
ROM_ORIG:1AC4C 12			       DCB 0x12
ROM_ORIG:1AC4D 4A			       DCB 0x4A	; J
ROM_ORIG:1AC4E 4B			       DCB 0x4B	; K
ROM_ORIG:1AC4F 68			       DCB 0x68	; h
ROM_ORIG:1AC50 C2			       DCB 0xC2	; ¬
ROM_ORIG:1AC51 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AC52 18			       DCB 0x18
ROM_ORIG:1AC53 32			       DCB 0x32	; 2
ROM_ORIG:1AC54 89			       DCB 0x89	; â
ROM_ORIG:1AC55 68			       DCB 0x68	; h
ROM_ORIG:1AC56 C2			       DCB 0xC2	; ¬
ROM_ORIG:1AC57 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AC58 1C			       DCB 0x1C
ROM_ORIG:1AC59 12			       DCB 0x12
ROM_ORIG:1AC5A 00			       DCB    0
ROM_ORIG:1AC5B 07			       DCB    7
ROM_ORIG:1AC5C 00			       DCB    0
ROM_ORIG:1AC5D 0E			       DCB  0xE
ROM_ORIG:1AC5E 00			       DCB    0
ROM_ORIG:1AC5F 1D			       DCB 0x1D
ROM_ORIG:1AC60 C2			       DCB 0xC2	; ¬
ROM_ORIG:1AC61 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AC62 14			       DCB 0x14
ROM_ORIG:1AC63 02			       DCB    2
ROM_ORIG:1AC64 D2			       DCB 0xD2	; “
ROM_ORIG:1AC65 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AC66 14			       DCB 0x14
ROM_ORIG:1AC67 02			       DCB    2
ROM_ORIG:1AC68 20			       DCB 0x20
ROM_ORIG:1AC69 F0			       DCB 0xF0	; 
ROM_ORIG:1AC6A 02			       DCB    2
ROM_ORIG:1AC6B 00			       DCB    0
ROM_ORIG:1AC6C C2			       DCB 0xC2	; ¬
ROM_ORIG:1AC6D F8			       DCB 0xF8	; ¯
ROM_ORIG:1AC6E 14			       DCB 0x14
ROM_ORIG:1AC6F 02			       DCB    2
ROM_ORIG:1AC70 50			       DCB 0x50	; P
ROM_ORIG:1AC71 78			       DCB 0x78	; x
ROM_ORIG:1AC72 C0			       DCB 0xC0	; ¿
ROM_ORIG:1AC73 06			       DCB    6
ROM_ORIG:1AC74 B2			       DCB 0xB2	; ≤
ROM_ORIG:1AC75 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AC76 16			       DCB 0x16
ROM_ORIG:1AC77 01			       DCB    1
ROM_ORIG:1AC78 02			       DCB    2
ROM_ORIG:1AC79 D5			       DCB 0xD5	; ’
ROM_ORIG:1AC7A 40			       DCB 0x40	; @
ROM_ORIG:1AC7B F4			       DCB 0xF4	; Ù
ROM_ORIG:1AC7C 38			       DCB 0x38	; 8
ROM_ORIG:1AC7D 40			       DCB 0x40	; @
ROM_ORIG:1AC7E 01			       DCB    1
ROM_ORIG:1AC7F E0			       DCB 0xE0	; ‡
ROM_ORIG:1AC80 40			       DCB 0x40	; @
ROM_ORIG:1AC81 F4			       DCB 0xF4	; Ù
ROM_ORIG:1AC82 28			       DCB 0x28	; (
ROM_ORIG:1AC83 40			       DCB 0x40	; @
ROM_ORIG:1AC84 A2			       DCB 0xA2	; ¢
ROM_ORIG:1AC85 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AC86 16			       DCB 0x16
ROM_ORIG:1AC87 01			       DCB    1
ROM_ORIG:1AC88 D2			       DCB 0xD2	; “
ROM_ORIG:1AC89 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AC8A 14			       DCB 0x14
ROM_ORIG:1AC8B 02			       DCB    2
ROM_ORIG:1AC8C 40			       DCB 0x40	; @
ROM_ORIG:1AC8D F0			       DCB 0xF0	; 
ROM_ORIG:1AC8E 09			       DCB    9
ROM_ORIG:1AC8F 00			       DCB    0
ROM_ORIG:1AC90 C2			       DCB 0xC2	; ¬
ROM_ORIG:1AC91 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AC92 14			       DCB 0x14
ROM_ORIG:1AC93 02			       DCB    2
ROM_ORIG:1AC94 00			       DCB    0
ROM_ORIG:1AC95 20			       DCB 0x20
ROM_ORIG:1AC96 70			       DCB 0x70	; p
ROM_ORIG:1AC97 47			       DCB 0x47	; G
ROM_ORIG:1AC98 00			       DCB    0
ROM_ORIG:1AC99 B0			       DCB 0xB0	; ∞
ROM_ORIG:1AC9A 0A			       DCB  0xA
ROM_ORIG:1AC9B 48			       DCB 0x48	; H
ROM_ORIG:1AC9C 00			       DCB    0
ROM_ORIG:1AC9D 07			       DCB    7
ROM_ORIG:1AC9E 02			       DCB    2
ROM_ORIG:1AC9F 0E			       DCB  0xE
ROM_ORIG:1ACA0 09			       DCB    9
ROM_ORIG:1ACA1 48			       DCB 0x48	; H
ROM_ORIG:1ACA2 92			       DCB 0x92	; í
ROM_ORIG:1ACA3 1D			       DCB 0x1D
ROM_ORIG:1ACA4 02			       DCB    2
ROM_ORIG:1ACA5 60			       DCB 0x60	; `
ROM_ORIG:1ACA6 30			       DCB 0x30	; 0
ROM_ORIG:1ACA7 F8			       DCB 0xF8	; ¯
ROM_ORIG:1ACA8 F2			       DCB 0xF2	; Ú
ROM_ORIG:1ACA9 2C			       DCB 0x2C	; ,
ROM_ORIG:1ACAA 42			       DCB 0x42	; B
ROM_ORIG:1ACAB F4			       DCB 0xF4	; Ù
ROM_ORIG:1ACAC 34			       DCB 0x34	; 4
ROM_ORIG:1ACAD 42			       DCB 0x42	; B
ROM_ORIG:1ACAE 20			       DCB 0x20
ROM_ORIG:1ACAF F8			       DCB 0xF8	; ¯
ROM_ORIG:1ACB0 F2			       DCB 0xF2	; Ú
ROM_ORIG:1ACB1 2C			       DCB 0x2C	; ,
ROM_ORIG:1ACB2 4A			       DCB 0x4A	; J
ROM_ORIG:1ACB3 68			       DCB 0x68	; h
ROM_ORIG:1ACB4 42			       DCB 0x42	; B
ROM_ORIG:1ACB5 60			       DCB 0x60	; `
ROM_ORIG:1ACB6 89			       DCB 0x89	; â
ROM_ORIG:1ACB7 68			       DCB 0x68	; h
ROM_ORIG:1ACB8 81			       DCB 0x81	; Å
ROM_ORIG:1ACB9 60			       DCB 0x60	; `
ROM_ORIG:1ACBA 01			       DCB    1
ROM_ORIG:1ACBB 68			       DCB 0x68	; h
ROM_ORIG:1ACBC 41			       DCB 0x41	; A
ROM_ORIG:1ACBD F0			       DCB 0xF0	; 
ROM_ORIG:1ACBE 09			       DCB    9
ROM_ORIG:1ACBF 01			       DCB    1
ROM_ORIG:1ACC0 01			       DCB    1
ROM_ORIG:1ACC1 60			       DCB 0x60	; `
ROM_ORIG:1ACC2 00			       DCB    0
ROM_ORIG:1ACC3 20			       DCB 0x20
ROM_ORIG:1ACC4 70			       DCB 0x70	; p
ROM_ORIG:1ACC5 47			       DCB 0x47	; G
ROM_ORIG:1ACC6 00			       DCB    0
ROM_ORIG:1ACC7 00			       DCB    0
ROM_ORIG:1ACC8 04			       DCB    4
ROM_ORIG:1ACC9 B2			       DCB 0xB2	; ≤
ROM_ORIG:1ACCA 0A			       DCB  0xA
ROM_ORIG:1ACCB 48			       DCB 0x48	; H
ROM_ORIG:1ACCC 1C			       DCB 0x1C
ROM_ORIG:1ACCD 48			       DCB 0x48	; H
ROM_ORIG:1ACCE 00			       DCB    0
ROM_ORIG:1ACCF 22			       DCB 0x22	; "
ROM_ORIG:1ACD0 70			       DCB 0x70	; p
ROM_ORIG:1ACD1 B5			       DCB 0xB5	; µ
ROM_ORIG:1ACD2 01			       DCB    1
ROM_ORIG:1ACD3 68			       DCB 0x68	; h
ROM_ORIG:1ACD4 00			       DCB    0
ROM_ORIG:1ACD5 68			       DCB 0x68	; h
ROM_ORIG:1ACD6 09			       DCB    9
ROM_ORIG:1ACD7 04			       DCB    4
ROM_ORIG:1ACD8 09			       DCB    9
ROM_ORIG:1ACD9 0C			       DCB  0xC
ROM_ORIG:1ACDA 1A			       DCB 0x1A
ROM_ORIG:1ACDB 4C			       DCB 0x4C	; L
ROM_ORIG:1ACDC 1A			       DCB 0x1A
ROM_ORIG:1ACDD 4B			       DCB 0x4B	; K
ROM_ORIG:1ACDE 4F			       DCB 0x4F	; O
ROM_ORIG:1ACDF EA			       DCB 0xEA	; Í
ROM_ORIG:1ACE0 10			       DCB 0x10
ROM_ORIG:1ACE1 46			       DCB 0x46	; F
ROM_ORIG:1ACE2 03			       DCB    3
ROM_ORIG:1ACE3 D0			       DCB 0xD0	; –
ROM_ORIG:1ACE4 A1			       DCB 0xA1	; °
ROM_ORIG:1ACE5 F5			       DCB 0xF5	; ı
ROM_ORIG:1ACE6 7F			       DCB 0x7F	; 
ROM_ORIG:1ACE7 40			       DCB 0x40	; @
ROM_ORIG:1ACE8 FF			       DCB 0xFF
ROM_ORIG:1ACE9 38			       DCB 0x38	; 8
ROM_ORIG:1ACEA 07			       DCB    7
ROM_ORIG:1ACEB D1			       DCB 0xD1	; —
ROM_ORIG:1ACEC E0			       DCB 0xE0	; ‡
ROM_ORIG:1ACED 89			       DCB 0x89	; â
ROM_ORIG:1ACEE 01			       DCB    1
ROM_ORIG:1ACEF 22			       DCB 0x22	; "
ROM_ORIG:1ACF0 18			       DCB 0x18
ROM_ORIG:1ACF1 81			       DCB 0x81	; Å
ROM_ORIG:1ACF2 14			       DCB 0x14
ROM_ORIG:1ACF3 48			       DCB 0x48	; H
ROM_ORIG:1ACF4 10			       DCB 0x10
ROM_ORIG:1ACF5 30			       DCB 0x30	; 0
ROM_ORIG:1ACF6 00			       DCB    0
ROM_ORIG:1ACF7 88			       DCB 0x88	; à
ROM_ORIG:1ACF8 58			       DCB 0x58	; X
ROM_ORIG:1ACF9 81			       DCB 0x81	; Å
ROM_ORIG:1ACFA 0D			       DCB  0xD
ROM_ORIG:1ACFB E0			       DCB 0xE0	; ‡
ROM_ORIG:1ACFC 00			       DCB    0
ROM_ORIG:1ACFD 20			       DCB 0x20
ROM_ORIG:1ACFE C0			       DCB 0xC0	; ¿
ROM_ORIG:1ACFF EB			       DCB 0xEB	; Î
ROM_ORIG:1AD00 C0			       DCB 0xC0	; ¿
ROM_ORIG:1AD01 05			       DCB    5
ROM_ORIG:1AD02 34			       DCB 0x34	; 4
ROM_ORIG:1AD03 F8			       DCB 0xF8	; ¯
ROM_ORIG:1AD04 15			       DCB 0x15
ROM_ORIG:1AD05 50			       DCB 0x50	; P
ROM_ORIG:1AD06 8D			       DCB 0x8D	; ç
ROM_ORIG:1AD07 42			       DCB 0x42	; B
ROM_ORIG:1AD08 01			       DCB    1
ROM_ORIG:1AD09 D1			       DCB 0xD1	; —
ROM_ORIG:1AD0A 02			       DCB    2
ROM_ORIG:1AD0B 46			       DCB 0x46	; F
ROM_ORIG:1AD0C 02			       DCB    2
ROM_ORIG:1AD0D E0			       DCB 0xE0	; ‡
ROM_ORIG:1AD0E 40			       DCB 0x40	; @
ROM_ORIG:1AD0F 1C			       DCB 0x1C
ROM_ORIG:1AD10 04			       DCB    4
ROM_ORIG:1AD11 28			       DCB 0x28	; (
ROM_ORIG:1AD12 F4			       DCB 0xF4	; Ù
ROM_ORIG:1AD13 D3			       DCB 0xD3	; ”
ROM_ORIG:1AD14 19			       DCB 0x19
ROM_ORIG:1AD15 81			       DCB 0x81	; Å
ROM_ORIG:1AD16 5E			       DCB 0x5E	; ^
ROM_ORIG:1AD17 81			       DCB 0x81	; Å
ROM_ORIG:1AD18 C2			       DCB 0xC2	; ¬
ROM_ORIG:1AD19 EB			       DCB 0xEB	; Î
ROM_ORIG:1AD1A C2			       DCB 0xC2	; ¬
ROM_ORIG:1AD1B 00			       DCB    0
ROM_ORIG:1AD1C 04			       DCB    4
ROM_ORIG:1AD1D EB			       DCB 0xEB	; Î
ROM_ORIG:1AD1E 40			       DCB 0x40	; @
ROM_ORIG:1AD1F 00			       DCB    0
ROM_ORIG:1AD20 01			       DCB    1
ROM_ORIG:1AD21 79			       DCB 0x79	; y
ROM_ORIG:1AD22 19			       DCB 0x19
ROM_ORIG:1AD23 71			       DCB 0x71	; q
ROM_ORIG:1AD24 41			       DCB 0x41	; A
ROM_ORIG:1AD25 79			       DCB 0x79	; y
ROM_ORIG:1AD26 59			       DCB 0x59	; Y
ROM_ORIG:1AD27 71			       DCB 0x71	; q
ROM_ORIG:1AD28 81			       DCB 0x81	; Å
ROM_ORIG:1AD29 79			       DCB 0x79	; y
ROM_ORIG:1AD2A 99			       DCB 0x99	; ô
ROM_ORIG:1AD2B 71			       DCB 0x71	; q
ROM_ORIG:1AD2C 01			       DCB    1
ROM_ORIG:1AD2D 89			       DCB 0x89	; â
ROM_ORIG:1AD2E 99			       DCB 0x99	; ô
ROM_ORIG:1AD2F 81			       DCB 0x81	; Å
ROM_ORIG:1AD30 81			       DCB 0x81	; Å
ROM_ORIG:1AD31 7A			       DCB 0x7A	; z
ROM_ORIG:1AD32 99			       DCB 0x99	; ô
ROM_ORIG:1AD33 73			       DCB 0x73	; s
ROM_ORIG:1AD34 C1			       DCB 0xC1	; ¡
ROM_ORIG:1AD35 7A			       DCB 0x7A	; z
ROM_ORIG:1AD36 D9			       DCB 0xD9	; Ÿ
ROM_ORIG:1AD37 73			       DCB 0x73	; s
ROM_ORIG:1AD38 00			       DCB    0
ROM_ORIG:1AD39 7B			       DCB 0x7B	; {
ROM_ORIG:1AD3A 18			       DCB 0x18
ROM_ORIG:1AD3B 74			       DCB 0x74	; t
ROM_ORIG:1AD3C 70			       DCB 0x70	; p
ROM_ORIG:1AD3D BD			       DCB 0xBD	; Ω
ROM_ORIG:1AD3E 00			       DCB    0
ROM_ORIG:1AD3F 00			       DCB    0
ROM_ORIG:1AD40 70			       DCB 0x70	; p
ROM_ORIG:1AD41 23			       DCB 0x23	; #
ROM_ORIG:1AD42 00			       DCB    0
ROM_ORIG:1AD43 48			       DCB 0x48	; H
ROM_ORIG:1AD44 00			       DCB    0
ROM_ORIG:1AD45 B4			       DCB 0xB4	; ¥
ROM_ORIG:1AD46 01			       DCB    1
ROM_ORIG:1AD47 00			       DCB    0
ROM_ORIG:1AD48 C0			       DCB 0xC0	; ¿
ROM_ORIG:1AD49 FC			       DCB 0xFC	; ¸
ROM_ORIG:1AD4A 20			       DCB 0x20
ROM_ORIG:1AD4B 40			       DCB 0x40	; @
ROM_ORIG:1AD4C 19			       DCB 0x19
ROM_ORIG:1AD4D 21			       DCB 0x21	; !
ROM_ORIG:1AD4E A0			       DCB 0xA0	; †
ROM_ORIG:1AD4F F1			       DCB 0xF1	; Ò
ROM_ORIG:1AD50 20			       DCB 0x20
ROM_ORIG:1AD51 02			       DCB    2
ROM_ORIG:1AD52 41			       DCB 0x41	; A
ROM_ORIG:1AD53 43			       DCB 0x43	; C
ROM_ORIG:1AD54 04			       DCB    4
ROM_ORIG:1AD55 2A			       DCB 0x2A	; *
ROM_ORIG:1AD56 05			       DCB    5
ROM_ORIG:1AD57 D2			       DCB 0xD2	; “
ROM_ORIG:1AD58 10			       DCB 0x10
ROM_ORIG:1AD59 48			       DCB 0x48	; H
ROM_ORIG:1AD5A 00			       DCB    0
ROM_ORIG:1AD5B EB			       DCB 0xEB	; Î
ROM_ORIG:1AD5C 41			       DCB 0x41	; A
ROM_ORIG:1AD5D 00			       DCB    0
ROM_ORIG:1AD5E A0			       DCB 0xA0	; †
ROM_ORIG:1AD5F F5			       DCB 0xF5	; ı
ROM_ORIG:1AD60 C8			       DCB 0xC8	; »
ROM_ORIG:1AD61 60			       DCB 0x60	; `
ROM_ORIG:1AD62 12			       DCB 0x12
ROM_ORIG:1AD63 E0			       DCB 0xE0	; ‡
ROM_ORIG:1AD64 A0			       DCB 0xA0	; †
ROM_ORIG:1AD65 F1			       DCB 0xF1	; Ò
ROM_ORIG:1AD66 24			       DCB 0x24	; $
ROM_ORIG:1AD67 02			       DCB    2
ROM_ORIG:1AD68 04			       DCB    4
ROM_ORIG:1AD69 2A			       DCB 0x2A	; *
ROM_ORIG:1AD6A 06			       DCB    6
ROM_ORIG:1AD6B D2			       DCB 0xD2	; “
ROM_ORIG:1AD6C 0B			       DCB  0xB
ROM_ORIG:1AD6D 48			       DCB 0x48	; H
ROM_ORIG:1AD6E C8			       DCB 0xC8	; »
ROM_ORIG:1AD6F 30			       DCB 0x30	; 0
ROM_ORIG:1AD70 00			       DCB    0
ROM_ORIG:1AD71 EB			       DCB 0xEB	; Î
ROM_ORIG:1AD72 41			       DCB 0x41	; A
ROM_ORIG:1AD73 00			       DCB    0
ROM_ORIG:1AD74 A0			       DCB 0xA0	; †
ROM_ORIG:1AD75 F5			       DCB 0xF5	; ı
ROM_ORIG:1AD76 E1			       DCB 0xE1	; ·
ROM_ORIG:1AD77 60			       DCB 0x60	; `
ROM_ORIG:1AD78 07			       DCB    7
ROM_ORIG:1AD79 E0			       DCB 0xE0	; ‡
ROM_ORIG:1AD7A 28			       DCB 0x28	; (
ROM_ORIG:1AD7B 38			       DCB 0x38	; 8
ROM_ORIG:1AD7C 04			       DCB    4
ROM_ORIG:1AD7D 28			       DCB 0x28	; (
ROM_ORIG:1AD7E 0B			       DCB  0xB
ROM_ORIG:1AD7F D2			       DCB 0xD2	; “
ROM_ORIG:1AD80 07			       DCB    7
ROM_ORIG:1AD81 48			       DCB 0x48	; H
ROM_ORIG:1AD82 00			       DCB    0
ROM_ORIG:1AD83 EB			       DCB 0xEB	; Î
ROM_ORIG:1AD84 41			       DCB 0x41	; A
ROM_ORIG:1AD85 00			       DCB    0
ROM_ORIG:1AD86 A0			       DCB 0xA0	; †
ROM_ORIG:1AD87 F5			       DCB 0xF5	; ı
ROM_ORIG:1AD88 FA			       DCB 0xFA	; ˙
ROM_ORIG:1AD89 60			       DCB 0x60	; `
ROM_ORIG:1AD8A 28			       DCB 0x28	; (
ROM_ORIG:1AD8B B1			       DCB 0xB1	; ±
ROM_ORIG:1AD8C 05			       DCB    5
ROM_ORIG:1AD8D 49			       DCB 0x49	; I
ROM_ORIG:1AD8E 48			       DCB 0x48	; H
ROM_ORIG:1AD8F 60			       DCB 0x60	; `
ROM_ORIG:1AD90 00			       DCB    0
ROM_ORIG:1AD91 78			       DCB 0x78	; x
ROM_ORIG:1AD92 08			       DCB    8
ROM_ORIG:1AD93 81			       DCB 0x81	; Å
ROM_ORIG:1AD94 01			       DCB    1
ROM_ORIG:1AD95 20			       DCB 0x20
ROM_ORIG:1AD96 70			       DCB 0x70	; p
ROM_ORIG:1AD97 47			       DCB 0x47	; G
ROM_ORIG:1AD98 00			       DCB    0
ROM_ORIG:1AD99 20			       DCB 0x20
ROM_ORIG:1AD9A 70			       DCB 0x70	; p
ROM_ORIG:1AD9B 47			       DCB 0x47	; G
ROM_ORIG:1AD9C 38			       DCB 0x38	; 8
ROM_ORIG:1AD9D B4			       DCB 0xB4	; ¥
ROM_ORIG:1AD9E 01			       DCB    1
ROM_ORIG:1AD9F 00			       DCB    0
ROM_ORIG:1ADA0 C8			       DCB 0xC8	; »
ROM_ORIG:1ADA1 B5			       DCB 0xB5	; µ
ROM_ORIG:1ADA2 01			       DCB    1
ROM_ORIG:1ADA3 00			       DCB    0
ROM_ORIG:1ADA4 94			       DCB 0x94	; î
ROM_ORIG:1ADA5 FD			       DCB 0xFD	; ˝
ROM_ORIG:1ADA6 20			       DCB 0x20
ROM_ORIG:1ADA7 40			       DCB 0x40	; @
ROM_ORIG:1ADA8		       ; [00000004 BYTES: COLLAPSED FUNCTION nullsub_1.	PRESS KEYPAD CTRL-"+" TO EXPAND]
ROM_ORIG:1ADAC FD	       unk_1ADAC       DCB 0xFD	; ˝					     ; DATA XREF: something_with_scratchpad:loc_40015BFAo
ROM_ORIG:1ADAC											     ; something_with_scratchpad+42o ...
ROM_ORIG:1ADAD 01			       DCB    1
ROM_ORIG:1ADAE 00			       DCB    0
ROM_ORIG:1ADAF 00			       DCB    0
ROM_ORIG:1ADB0 40			       DCB 0x40	; @
ROM_ORIG:1ADB1 00			       DCB    0
ROM_ORIG:1ADB2 00			       DCB    0
ROM_ORIG:1ADB3 00			       DCB    0
ROM_ORIG:1ADB4 00			       DCB    0
ROM_ORIG:1ADB5 00			       DCB    0
ROM_ORIG:1ADB6 00			       DCB    0
ROM_ORIG:1ADB7 00			       DCB    0
ROM_ORIG:1ADB8 50			       DCB 0x50	; P
ROM_ORIG:1ADB9 0A			       DCB  0xA
ROM_ORIG:1ADBA 03			       DCB    3
ROM_ORIG:1ADBB 02			       DCB    2
ROM_ORIG:1ADBC 0A			       DCB  0xA
ROM_ORIG:1ADBD 04			       DCB    4
ROM_ORIG:1ADBE 00			       DCB    0
ROM_ORIG:1ADBF 00			       DCB    0
ROM_ORIG:1ADC0 04			       DCB    4
ROM_ORIG:1ADC1 00			       DCB    0
ROM_ORIG:1ADC2 00			       DCB    0
ROM_ORIG:1ADC3 00			       DCB    0
ROM_ORIG:1ADC4 30			       DCB 0x30	; 0
ROM_ORIG:1ADC5 00			       DCB    0
ROM_ORIG:1ADC6 30			       DCB 0x30	; 0
ROM_ORIG:1ADC7 00			       DCB    0
ROM_ORIG:1ADC8 00			       DCB    0
ROM_ORIG:1ADC9 00			       DCB    0
ROM_ORIG:1ADCA 00			       DCB    0
ROM_ORIG:1ADCB 00			       DCB    0
ROM_ORIG:1ADCC 00			       DCB    0
ROM_ORIG:1ADCD 00			       DCB    0
ROM_ORIG:1ADCE 00			       DCB    0
ROM_ORIG:1ADCF 08			       DCB    8
ROM_ORIG:1ADD0 30			       DCB 0x30	; 0
ROM_ORIG:1ADD1 00			       DCB    0
ROM_ORIG:1ADD2 30			       DCB 0x30	; 0
ROM_ORIG:1ADD3 00			       DCB    0
ROM_ORIG:1ADD4 00			       DCB    0
ROM_ORIG:1ADD5 00			       DCB    0
ROM_ORIG:1ADD6 00			       DCB    0
ROM_ORIG:1ADD7 00			       DCB    0
ROM_ORIG:1ADD8 00			       DCB    0
ROM_ORIG:1ADD9 00			       DCB    0
ROM_ORIG:1ADDA 00			       DCB    0
ROM_ORIG:1ADDB 00			       DCB    0
ROM_ORIG:1ADDC 00			       DCB    0
ROM_ORIG:1ADDD 00			       DCB    0
ROM_ORIG:1ADDE 00			       DCB    0
ROM_ORIG:1ADDF 00			       DCB    0
ROM_ORIG:1ADE0 30			       DCB 0x30	; 0
ROM_ORIG:1ADE1 00			       DCB    0
ROM_ORIG:1ADE2 00			       DCB    0
ROM_ORIG:1ADE3 00			       DCB    0
ROM_ORIG:1ADE4 00			       DCB    0
ROM_ORIG:1ADE5 00			       DCB    0
ROM_ORIG:1ADE6 00			       DCB    0
ROM_ORIG:1ADE7 00			       DCB    0
ROM_ORIG:1ADE8 00			       DCB    0
ROM_ORIG:1ADE9 00			       DCB    0
ROM_ORIG:1ADEA 10			       DCB 0x10
ROM_ORIG:1ADEB 00			       DCB    0
ROM_ORIG:1ADEC 01			       DCB    1
ROM_ORIG:1ADED 00			       DCB    0
ROM_ORIG:1ADEE 00			       DCB    0
ROM_ORIG:1ADEF 00			       DCB    0
ROM_ORIG:1ADF0 00			       DCB    0
ROM_ORIG:1ADF1 00			       DCB    0
ROM_ORIG:1ADF2 00			       DCB    0
ROM_ORIG:1ADF3 00			       DCB    0
ROM_ORIG:1ADF4 60			       DCB 0x60	; `
ROM_ORIG:1ADF5 00			       DCB    0
ROM_ORIG:1ADF6 00			       DCB    0
ROM_ORIG:1ADF7 00			       DCB    0
ROM_ORIG:1ADF8 0B			       DCB  0xB
ROM_ORIG:1ADF9 00			       DCB    0
ROM_ORIG:1ADFA 00			       DCB    0
ROM_ORIG:1ADFB 00			       DCB    0
ROM_ORIG:1ADFC 02			       DCB    2
ROM_ORIG:1ADFD 00			       DCB    0
ROM_ORIG:1ADFE 00			       DCB    0
ROM_ORIG:1ADFF 00			       DCB    0
ROM_ORIG:1AE00 C0			       DCB 0xC0	; ¿
ROM_ORIG:1AE01 00			       DCB    0
ROM_ORIG:1AE02 00			       DCB    0
ROM_ORIG:1AE03 00			       DCB    0
ROM_ORIG:1AE04 0B			       DCB  0xB
ROM_ORIG:1AE05 00			       DCB    0
ROM_ORIG:1AE06 00			       DCB    0
ROM_ORIG:1AE07 00			       DCB    0
ROM_ORIG:1AE08 00			       DCB    0
ROM_ORIG:1AE09 00			       DCB    0
ROM_ORIG:1AE0A 00			       DCB    0
ROM_ORIG:1AE0B 00			       DCB    0
ROM_ORIG:1AE0C 60			       DCB 0x60	; `
ROM_ORIG:1AE0D 00			       DCB    0
ROM_ORIG:1AE0E 00			       DCB    0
ROM_ORIG:1AE0F 00			       DCB    0
ROM_ORIG:1AE10 0C			       DCB  0xC
ROM_ORIG:1AE11 00			       DCB    0
ROM_ORIG:1AE12 00			       DCB    0
ROM_ORIG:1AE13 00			       DCB    0
ROM_ORIG:1AE14 02			       DCB    2
ROM_ORIG:1AE15 00			       DCB    0
ROM_ORIG:1AE16 00			       DCB    0
ROM_ORIG:1AE17 00			       DCB    0
ROM_ORIG:1AE18 C0			       DCB 0xC0	; ¿
ROM_ORIG:1AE19 00			       DCB    0
ROM_ORIG:1AE1A 00			       DCB    0
ROM_ORIG:1AE1B 00			       DCB    0
ROM_ORIG:1AE1C 0C			       DCB  0xC
ROM_ORIG:1AE1D 00			       DCB    0
ROM_ORIG:1AE1E 00			       DCB    0
ROM_ORIG:1AE1F 00			       DCB    0
ROM_ORIG:1AE20 01			       DCB    1
ROM_ORIG:1AE21 00			       DCB    0
ROM_ORIG:1AE22 00			       DCB    0
ROM_ORIG:1AE23 00			       DCB    0
ROM_ORIG:1AE24 78			       DCB 0x78	; x
ROM_ORIG:1AE25 00			       DCB    0
ROM_ORIG:1AE26 00			       DCB    0
ROM_ORIG:1AE27 00			       DCB    0
ROM_ORIG:1AE28 14			       DCB 0x14
ROM_ORIG:1AE29 00			       DCB    0
ROM_ORIG:1AE2A 00			       DCB    0
ROM_ORIG:1AE2B 00			       DCB    0
ROM_ORIG:1AE2C 02			       DCB    2
ROM_ORIG:1AE2D 00			       DCB    0
ROM_ORIG:1AE2E 00			       DCB    0
ROM_ORIG:1AE2F 00			       DCB    0
ROM_ORIG:1AE30 F0			       DCB 0xF0	; 
ROM_ORIG:1AE31 00			       DCB    0
ROM_ORIG:1AE32 00			       DCB    0
ROM_ORIG:1AE33 00			       DCB    0
ROM_ORIG:1AE34 14			       DCB 0x14
ROM_ORIG:1AE35 00			       DCB    0
ROM_ORIG:1AE36 00			       DCB    0
ROM_ORIG:1AE37 00			       DCB    0
ROM_ORIG:1AE38 02			       DCB    2
ROM_ORIG:1AE39 00			       DCB    0
ROM_ORIG:1AE3A 00			       DCB    0
ROM_ORIG:1AE3B 00			       DCB    0
ROM_ORIG:1AE3C 64			       DCB 0x64	; d
ROM_ORIG:1AE3D 00			       DCB    0
ROM_ORIG:1AE3E 00			       DCB    0
ROM_ORIG:1AE3F 00			       DCB    0
ROM_ORIG:1AE40 13			       DCB 0x13
ROM_ORIG:1AE41 00			       DCB    0
ROM_ORIG:1AE42 00			       DCB    0
ROM_ORIG:1AE43 00			       DCB    0
ROM_ORIG:1AE44 02			       DCB    2
ROM_ORIG:1AE45 00			       DCB    0
ROM_ORIG:1AE46 00			       DCB    0
ROM_ORIG:1AE47 00			       DCB    0
ROM_ORIG:1AE48 C8			       DCB 0xC8	; »
ROM_ORIG:1AE49 00			       DCB    0
ROM_ORIG:1AE4A 00			       DCB    0
ROM_ORIG:1AE4B 00			       DCB    0
ROM_ORIG:1AE4C 13			       DCB 0x13
ROM_ORIG:1AE4D 00			       DCB    0
ROM_ORIG:1AE4E 00			       DCB    0
ROM_ORIG:1AE4F 00			       DCB    0
ROM_ORIG:1AE50 02			       DCB    2
ROM_ORIG:1AE51 00			       DCB    0
ROM_ORIG:1AE52 00			       DCB    0
ROM_ORIG:1AE53 00			       DCB    0
ROM_ORIG:1AE54 60			       DCB 0x60	; `
ROM_ORIG:1AE55 00			       DCB    0
ROM_ORIG:1AE56 00			       DCB    0
ROM_ORIG:1AE57 00			       DCB    0
ROM_ORIG:1AE58 19			       DCB 0x19
ROM_ORIG:1AE59 00			       DCB    0
ROM_ORIG:1AE5A 00			       DCB    0
ROM_ORIG:1AE5B 00			       DCB    0
ROM_ORIG:1AE5C 02			       DCB    2
ROM_ORIG:1AE5D 00			       DCB    0
ROM_ORIG:1AE5E 00			       DCB    0
ROM_ORIG:1AE5F 00			       DCB    0
ROM_ORIG:1AE60 C0			       DCB 0xC0	; ¿
ROM_ORIG:1AE61 00			       DCB    0
ROM_ORIG:1AE62 00			       DCB    0
ROM_ORIG:1AE63 00			       DCB    0
ROM_ORIG:1AE64 19			       DCB 0x19
ROM_ORIG:1AE65 00			       DCB    0
ROM_ORIG:1AE66 00			       DCB    0
ROM_ORIG:1AE67 00			       DCB    0
ROM_ORIG:1AE68 03			       DCB    3
ROM_ORIG:1AE69 00			       DCB    0
ROM_ORIG:1AE6A 00			       DCB    0
ROM_ORIG:1AE6B 00			       DCB    0
ROM_ORIG:1AE6C 64			       DCB 0x64	; d
ROM_ORIG:1AE6D 00			       DCB    0
ROM_ORIG:1AE6E 00			       DCB    0
ROM_ORIG:1AE6F 00			       DCB    0
ROM_ORIG:1AE70 27			       DCB 0x27	; '
ROM_ORIG:1AE71 00			       DCB    0
ROM_ORIG:1AE72 00			       DCB    0
ROM_ORIG:1AE73 00			       DCB    0
ROM_ORIG:1AE74 02			       DCB    2
ROM_ORIG:1AE75 00			       DCB    0
ROM_ORIG:1AE76 00			       DCB    0
ROM_ORIG:1AE77 00			       DCB    0
ROM_ORIG:1AE78 C8			       DCB 0xC8	; »
ROM_ORIG:1AE79 00			       DCB    0
ROM_ORIG:1AE7A 00			       DCB    0
ROM_ORIG:1AE7B 00			       DCB    0
ROM_ORIG:1AE7C 27			       DCB 0x27	; '
ROM_ORIG:1AE7D 00			       DCB    0
ROM_ORIG:1AE7E 00			       DCB    0
ROM_ORIG:1AE7F 00			       DCB    0
ROM_ORIG:1AE80 04			       DCB    4
ROM_ORIG:1AE81 00			       DCB    0
ROM_ORIG:1AE82 00			       DCB    0
ROM_ORIG:1AE83 00			       DCB    0
ROM_ORIG:1AE84 20			       DCB 0x20
ROM_ORIG:1AE85 21			       DCB 0x21	; !
ROM_ORIG:1AE86 22			       DCB 0x22	; "
ROM_ORIG:1AE87 23			       DCB 0x23	; #
ROM_ORIG:1AE88 24			       DCB 0x24	; $
ROM_ORIG:1AE89 25			       DCB 0x25	; %
ROM_ORIG:1AE8A 26			       DCB 0x26	; &
ROM_ORIG:1AE8B 27			       DCB 0x27	; '
ROM_ORIG:1AE8C 00	       memory_boot_jmp_table DCB    0					     ; DATA XREF: process_memory_dev_bootup+16o
ROM_ORIG:1AE8C											     ; ROM:off_40016C04o
ROM_ORIG:1AE8D 00			       DCB    0
ROM_ORIG:1AE8E 00			       DCB    0
ROM_ORIG:1AE8F 00			       DCB    0
ROM_ORIG:1AE90 D5			       DCB 0xD5	; ’
ROM_ORIG:1AE91 85			       DCB 0x85	; Ö
ROM_ORIG:1AE92 01			       DCB    1
ROM_ORIG:1AE93 00			       DCB    0
ROM_ORIG:1AE94 F1			       DCB 0xF1	; Ò
ROM_ORIG:1AE95 76			       DCB 0x76	; v
ROM_ORIG:1AE96 01			       DCB    1
ROM_ORIG:1AE97 00			       DCB    0
ROM_ORIG:1AE98 C5			       DCB 0xC5	; ≈
ROM_ORIG:1AE99 78			       DCB 0x78	; x
ROM_ORIG:1AE9A 01			       DCB    1
ROM_ORIG:1AE9B 00			       DCB    0
ROM_ORIG:1AE9C 0D			       DCB  0xD
ROM_ORIG:1AE9D 6C			       DCB 0x6C	; l
ROM_ORIG:1AE9E 01			       DCB    1
ROM_ORIG:1AE9F 00			       DCB    0
ROM_ORIG:1AEA0 85			       DCB 0x85	; Ö
ROM_ORIG:1AEA1 6C			       DCB 0x6C	; l
ROM_ORIG:1AEA2 01			       DCB    1
ROM_ORIG:1AEA3 00			       DCB    0
ROM_ORIG:1AEA4 85			       DCB 0x85	; Ö
ROM_ORIG:1AEA5 6C			       DCB 0x6C	; l
ROM_ORIG:1AEA6 01			       DCB    1
ROM_ORIG:1AEA7 00			       DCB    0
ROM_ORIG:1AEA8 D5			       DCB 0xD5	; ’
ROM_ORIG:1AEA9 85			       DCB 0x85	; Ö
ROM_ORIG:1AEAA 01			       DCB    1
ROM_ORIG:1AEAB 00			       DCB    0
ROM_ORIG:1AEAC 00			       DCB    0
ROM_ORIG:1AEAD 00			       DCB    0
ROM_ORIG:1AEAE 00			       DCB    0
ROM_ORIG:1AEAF 00			       DCB    0
ROM_ORIG:1AEB0 1D			       DCB 0x1D
ROM_ORIG:1AEB1 86			       DCB 0x86	; Ü
ROM_ORIG:1AEB2 01			       DCB    1
ROM_ORIG:1AEB3 00			       DCB    0
ROM_ORIG:1AEB4 C9			       DCB 0xC9	; …
ROM_ORIG:1AEB5 77			       DCB 0x77	; w
ROM_ORIG:1AEB6 01			       DCB    1
ROM_ORIG:1AEB7 00			       DCB    0
ROM_ORIG:1AEB8 19			       DCB 0x19
ROM_ORIG:1AEB9 79			       DCB 0x79	; y
ROM_ORIG:1AEBA 01			       DCB    1
ROM_ORIG:1AEBB 00			       DCB    0
ROM_ORIG:1AEBC 5D			       DCB 0x5D	; ]
ROM_ORIG:1AEBD 6C			       DCB 0x6C	; l
ROM_ORIG:1AEBE 01			       DCB    1
ROM_ORIG:1AEBF 00			       DCB    0
ROM_ORIG:1AEC0 F5			       DCB 0xF5	; ı
ROM_ORIG:1AEC1 70			       DCB 0x70	; p
ROM_ORIG:1AEC2 01			       DCB    1
ROM_ORIG:1AEC3 00			       DCB    0
ROM_ORIG:1AEC4 F5			       DCB 0xF5	; ı
ROM_ORIG:1AEC5 70			       DCB 0x70	; p
ROM_ORIG:1AEC6 01			       DCB    1
ROM_ORIG:1AEC7 00			       DCB    0
ROM_ORIG:1AEC8 1D			       DCB 0x1D
ROM_ORIG:1AEC9 86			       DCB 0x86	; Ü
ROM_ORIG:1AECA 01			       DCB    1
ROM_ORIG:1AECB 00			       DCB    0
ROM_ORIG:1AECC 21			       DCB 0x21	; !
ROM_ORIG:1AECD 83			       DCB 0x83	; É
ROM_ORIG:1AECE 01			       DCB    1
ROM_ORIG:1AECF 00			       DCB    0
ROM_ORIG:1AED0 09			       DCB    9
ROM_ORIG:1AED1 85			       DCB 0x85	; Ö
ROM_ORIG:1AED2 01			       DCB    1
ROM_ORIG:1AED3 00			       DCB    0
ROM_ORIG:1AED4 C9			       DCB 0xC9	; …
ROM_ORIG:1AED5 7E			       DCB 0x7E	; ~
ROM_ORIG:1AED6 01			       DCB    1
ROM_ORIG:1AED7 00			       DCB    0
ROM_ORIG:1AED8 55			       DCB 0x55	; U
ROM_ORIG:1AED9 7E			       DCB 0x7E	; ~
ROM_ORIG:1AEDA 01			       DCB    1
ROM_ORIG:1AEDB 00			       DCB    0
ROM_ORIG:1AEDC 00			       DCB    0
ROM_ORIG:1AEDD 00			       DCB    0
ROM_ORIG:1AEDE 00			       DCB    0
ROM_ORIG:1AEDF 00			       DCB    0
ROM_ORIG:1AEE0 11			       DCB 0x11
ROM_ORIG:1AEE1 84			       DCB 0x84	; Ñ
ROM_ORIG:1AEE2 01			       DCB    1
ROM_ORIG:1AEE3 00			       DCB    0
ROM_ORIG:1AEE4 91			       DCB 0x91	; ë
ROM_ORIG:1AEE5 85			       DCB 0x85	; Ö
ROM_ORIG:1AEE6 01			       DCB    1
ROM_ORIG:1AEE7 00			       DCB    0
ROM_ORIG:1AEE8 5D			       DCB 0x5D	; ]
ROM_ORIG:1AEE9 7F			       DCB 0x7F	; 
ROM_ORIG:1AEEA 01			       DCB    1
ROM_ORIG:1AEEB 00			       DCB    0
ROM_ORIG:1AEEC D5			       DCB 0xD5	; ’
ROM_ORIG:1AEED 7D			       DCB 0x7D	; }
ROM_ORIG:1AEEE 01			       DCB    1
ROM_ORIG:1AEEF 00			       DCB    0
ROM_ORIG:1AEF0 00			       DCB    0
ROM_ORIG:1AEF1 00			       DCB    0
ROM_ORIG:1AEF2 00			       DCB    0
ROM_ORIG:1AEF3 00			       DCB    0
ROM_ORIG:1AEF4 81			       DCB 0x81	; Å
ROM_ORIG:1AEF5 84			       DCB 0x84	; Ñ
ROM_ORIG:1AEF6 01			       DCB    1
ROM_ORIG:1AEF7 00			       DCB    0
ROM_ORIG:1AEF8 B5			       DCB 0xB5	; µ
ROM_ORIG:1AEF9 85			       DCB 0x85	; Ö
ROM_ORIG:1AEFA 01			       DCB    1
ROM_ORIG:1AEFB 00			       DCB    0
ROM_ORIG:1AEFC A9			       DCB 0xA9	; ©
ROM_ORIG:1AEFD 7F			       DCB 0x7F	; 
ROM_ORIG:1AEFE 01			       DCB    1
ROM_ORIG:1AEFF 00			       DCB    0
ROM_ORIG:1AF00 6B			       DCB 0x6B	; k
ROM_ORIG:1AF01 7E			       DCB 0x7E	; ~
ROM_ORIG:1AF02 01			       DCB    1
ROM_ORIG:1AF03 00			       DCB    0
ROM_ORIG:1AF04 00			       DCB    0
ROM_ORIG:1AF05 00			       DCB    0
ROM_ORIG:1AF06 00			       DCB    0
ROM_ORIG:1AF07 00			       DCB    0
ROM_ORIG:1AF08 4D			       DCB 0x4D	; M
ROM_ORIG:1AF09 84			       DCB 0x84	; Ñ
ROM_ORIG:1AF0A 01			       DCB    1
ROM_ORIG:1AF0B 00			       DCB    0
ROM_ORIG:1AF0C DD			       DCB 0xDD	; ›
ROM_ORIG:1AF0D 84			       DCB 0x84	; Ñ
ROM_ORIG:1AF0E 01			       DCB    1
ROM_ORIG:1AF0F 00			       DCB    0
ROM_ORIG:1AF10 75			       DCB 0x75	; u
ROM_ORIG:1AF11 7E			       DCB 0x7E	; ~
ROM_ORIG:1AF12 01			       DCB    1
ROM_ORIG:1AF13 00			       DCB    0
ROM_ORIG:1AF14 69			       DCB 0x69	; i
ROM_ORIG:1AF15 7E			       DCB 0x7E	; ~
ROM_ORIG:1AF16 01			       DCB    1
ROM_ORIG:1AF17 00			       DCB    0
ROM_ORIG:1AF18 00			       DCB    0
ROM_ORIG:1AF19 00			       DCB    0
ROM_ORIG:1AF1A 00			       DCB    0
ROM_ORIG:1AF1B 00			       DCB    0
ROM_ORIG:1AF1C 02			       DCB    2
ROM_ORIG:1AF1D 00			       DCB    0
ROM_ORIG:1AF1E 06			       DCB    6
ROM_ORIG:1AF1F 00			       DCB    0
ROM_ORIG:1AF20 02			       DCB    2
ROM_ORIG:1AF21 00			       DCB    0
ROM_ORIG:1AF22 02			       DCB    2
ROM_ORIG:1AF23 00			       DCB    0
ROM_ORIG:1AF24 02			       DCB    2
ROM_ORIG:1AF25 00			       DCB    0
ROM_ORIG:1AF26 00			       DCB    0
ROM_ORIG:1AF27 00			       DCB    0
ROM_ORIG:1AF28 11			       DCB 0x11
ROM_ORIG:1AF29 00			       DCB    0
ROM_ORIG:1AF2A 00			       DCB    0
ROM_ORIG:1AF2B 00			       DCB    0
ROM_ORIG:1AF2C 12			       DCB 0x12
ROM_ORIG:1AF2D 00			       DCB    0
ROM_ORIG:1AF2E 00			       DCB    0
ROM_ORIG:1AF2F 00			       DCB    0
ROM_ORIG:1AF30 13			       DCB 0x13
ROM_ORIG:1AF31 00			       DCB    0
ROM_ORIG:1AF32 00			       DCB    0
ROM_ORIG:1AF33 00			       DCB    0
ROM_ORIG:1AF34 14			       DCB 0x14
ROM_ORIG:1AF35 00			       DCB    0
ROM_ORIG:1AF36 00			       DCB    0
ROM_ORIG:1AF37 00			       DCB    0
ROM_ORIG:1AF38 15			       DCB 0x15
ROM_ORIG:1AF39 00			       DCB    0
ROM_ORIG:1AF3A 00			       DCB    0
ROM_ORIG:1AF3B 00			       DCB    0
ROM_ORIG:1AF3C 17			       DCB 0x17
ROM_ORIG:1AF3D B8			       DCB 0xB8	; ∏
ROM_ORIG:1AF3E 01			       DCB    1
ROM_ORIG:1AF3F 00			       DCB    0
ROM_ORIG:1AF40 E6			       DCB 0xE6	; Ê
ROM_ORIG:1AF41 B7			       DCB 0xB7	; ∑
ROM_ORIG:1AF42 01			       DCB    1
ROM_ORIG:1AF43 00			       DCB    0
ROM_ORIG:1AF44 0B			       DCB  0xB
ROM_ORIG:1AF45 B8			       DCB 0xB8	; ∏
ROM_ORIG:1AF46 01			       DCB    1
ROM_ORIG:1AF47 00			       DCB    0
ROM_ORIG:1AF48 07			       DCB    7
ROM_ORIG:1AF49 B8			       DCB 0xB8	; ∏
ROM_ORIG:1AF4A 01			       DCB    1
ROM_ORIG:1AF4B 00			       DCB    0
ROM_ORIG:1AF4C 03			       DCB    3
ROM_ORIG:1AF4D B8			       DCB 0xB8	; ∏
ROM_ORIG:1AF4E 01			       DCB    1
ROM_ORIG:1AF4F 00			       DCB    0
ROM_ORIG:1AF50 2B			       DCB 0x2B	; +
ROM_ORIG:1AF51 B8			       DCB 0xB8	; ∏
ROM_ORIG:1AF52 01			       DCB    1
ROM_ORIG:1AF53 00			       DCB    0
ROM_ORIG:1AF54 0F			       DCB  0xF
ROM_ORIG:1AF55 B8			       DCB 0xB8	; ∏
ROM_ORIG:1AF56 01			       DCB    1
ROM_ORIG:1AF57 00			       DCB    0
ROM_ORIG:1AF58 E2			       DCB 0xE2	; ‚
ROM_ORIG:1AF59 B7			       DCB 0xB7	; ∑
ROM_ORIG:1AF5A 01			       DCB    1
ROM_ORIG:1AF5B 00			       DCB    0
ROM_ORIG:1AF5C F2			       DCB 0xF2	; Ú
ROM_ORIG:1AF5D B7			       DCB 0xB7	; ∑
ROM_ORIG:1AF5E 01			       DCB    1
ROM_ORIG:1AF5F 00			       DCB    0
ROM_ORIG:1AF60 20			       DCB 0x20
ROM_ORIG:1AF61 B8			       DCB 0xB8	; ∏
ROM_ORIG:1AF62 01			       DCB    1
ROM_ORIG:1AF63 00			       DCB    0
ROM_ORIG:1AF64 FD			       DCB 0xFD	; ˝
ROM_ORIG:1AF65 B7			       DCB 0xB7	; ∑
ROM_ORIG:1AF66 01			       DCB    1
ROM_ORIG:1AF67 00			       DCB    0
ROM_ORIG:1AF68 F5			       DCB 0xF5	; ı
ROM_ORIG:1AF69 B7			       DCB 0xB7	; ∑
ROM_ORIG:1AF6A 01			       DCB    1
ROM_ORIG:1AF6B 00			       DCB    0
ROM_ORIG:1AF6C EA			       DCB 0xEA	; Í
ROM_ORIG:1AF6D B7			       DCB 0xB7	; ∑
ROM_ORIG:1AF6E 01			       DCB    1
ROM_ORIG:1AF6F 00			       DCB    0
ROM_ORIG:1AF70 04			       DCB    4
ROM_ORIG:1AF71 B6			       DCB 0xB6	; ∂
ROM_ORIG:1AF72 84			       DCB 0x84	; Ñ
ROM_ORIG:1AF73 B6			       DCB 0xB6	; ∂
ROM_ORIG:1AF74 05			       DCB    5
ROM_ORIG:1AF75 B6			       DCB 0xB6	; ∂
ROM_ORIG:1AF76 85			       DCB 0x85	; Ö
ROM_ORIG:1AF77 B6			       DCB 0xB6	; ∂
ROM_ORIG:1AF78 04			       DCB    4
ROM_ORIG:1AF79 95			       DCB 0x95	; ï
ROM_ORIG:1AF7A 84			       DCB 0x84	; Ñ
ROM_ORIG:1AF7B 95			       DCB 0x95	; ï
ROM_ORIG:1AF7C 03			       DCB    3
ROM_ORIG:1AF7D 95			       DCB 0x95	; ï
ROM_ORIG:1AF7E 83			       DCB 0x83	; É
ROM_ORIG:1AF7F 95			       DCB 0x95	; ï
ROM_ORIG:1AF80 03			       DCB    3
ROM_ORIG:1AF81 95			       DCB 0x95	; ï
ROM_ORIG:1AF82 83			       DCB 0x83	; É
ROM_ORIG:1AF83 95			       DCB 0x95	; ï
ROM_ORIG:1AF84 03			       DCB    3
ROM_ORIG:1AF85 94			       DCB 0x94	; î
ROM_ORIG:1AF86 F1	       unk_1AF86       DCB 0xF1	; Ò					     ; DATA XREF: nand_check_id+16o
ROM_ORIG:1AF87 00			       DCB    0
ROM_ORIG:1AF88 B1			       DCB 0xB1	; ±
ROM_ORIG:1AF89 01			       DCB    1
ROM_ORIG:1AF8A C1			       DCB 0xC1	; ¡
ROM_ORIG:1AF8B 01			       DCB    1
ROM_ORIG:1AF8C AA			       DCB 0xAA	; ™
ROM_ORIG:1AF8D 02			       DCB    2
ROM_ORIG:1AF8E DA			       DCB 0xDA	; ⁄
ROM_ORIG:1AF8F 02			       DCB    2
ROM_ORIG:1AF90 BA			       DCB 0xBA	; ∫
ROM_ORIG:1AF91 03			       DCB    3
ROM_ORIG:1AF92 CA			       DCB 0xCA	;  
ROM_ORIG:1AF93 03			       DCB    3
ROM_ORIG:1AF94 36			       DCB 0x36	; 6
ROM_ORIG:1AF95 04			       DCB    4
ROM_ORIG:1AF96 76			       DCB 0x76	; v
ROM_ORIG:1AF97 04			       DCB    4
ROM_ORIG:1AF98 46			       DCB 0x46	; F
ROM_ORIG:1AF99 05			       DCB    5
ROM_ORIG:1AF9A 56			       DCB 0x56	; V
ROM_ORIG:1AF9B 05			       DCB    5
ROM_ORIG:1AF9C 35			       DCB 0x35	; 5
ROM_ORIG:1AF9D 06			       DCB    6
ROM_ORIG:1AF9E 75			       DCB 0x75	; u
ROM_ORIG:1AF9F 06			       DCB    6
ROM_ORIG:1AFA0 45			       DCB 0x45	; E
ROM_ORIG:1AFA1 07			       DCB    7
ROM_ORIG:1AFA2 F5			       DCB 0xF5	; ı
ROM_ORIG:1AFA3 07			       DCB    7
ROM_ORIG:1AFA4 55			       DCB 0x55	; U
ROM_ORIG:1AFA5 07			       DCB    7
ROM_ORIG:1AFA6 33			       DCB 0x33	; 3
ROM_ORIG:1AFA7 08			       DCB    8
ROM_ORIG:1AFA8 73			       DCB 0x73	; s
ROM_ORIG:1AFA9 08			       DCB    8
ROM_ORIG:1AFAA 43			       DCB 0x43	; C
ROM_ORIG:1AFAB 09			       DCB    9
ROM_ORIG:1AFAC 53			       DCB 0x53	; S
ROM_ORIG:1AFAD 09			       DCB    9
ROM_ORIG:1AFAE E3			       DCB 0xE3	; „
ROM_ORIG:1AFAF 0A			       DCB  0xA
ROM_ORIG:1AFB0 E6			       DCB 0xE6	; Ê
ROM_ORIG:1AFB1 0A			       DCB  0xA
ROM_ORIG:1AFB2 79			       DCB 0x79	; y
ROM_ORIG:1AFB3 04			       DCB    4
ROM_ORIG:1AFB4 78			       DCB 0x78	; x
ROM_ORIG:1AFB5 04			       DCB    4
ROM_ORIG:1AFB6 A1			       DCB 0xA1	; °
ROM_ORIG:1AFB7 00			       DCB    0
ROM_ORIG:1AFB8 72			       DCB 0x72	; r
ROM_ORIG:1AFB9 05			       DCB    5
ROM_ORIG:1AFBA 74			       DCB 0x74	; t
ROM_ORIG:1AFBB 05			       DCB    5
ROM_ORIG:1AFBC AC			       DCB 0xAC	; ¨
ROM_ORIG:1AFBD 02			       DCB    2
ROM_ORIG:1AFBE DC			       DCB 0xDC	; ‹
ROM_ORIG:1AFBF 02			       DCB    2
ROM_ORIG:1AFC0 BC			       DCB 0xBC	; º
ROM_ORIG:1AFC1 03			       DCB    3
ROM_ORIG:1AFC2 CC			       DCB 0xCC	; Ã
ROM_ORIG:1AFC3 03			       DCB    3
ROM_ORIG:1AFC4 A3			       DCB 0xA3	; £
ROM_ORIG:1AFC5 02			       DCB    2
ROM_ORIG:1AFC6 D3			       DCB 0xD3	; ”
ROM_ORIG:1AFC7 02			       DCB    2
ROM_ORIG:1AFC8 B3			       DCB 0xB3	; ≥
ROM_ORIG:1AFC9 03			       DCB    3
ROM_ORIG:1AFCA C3			       DCB 0xC3	; √
ROM_ORIG:1AFCB 03			       DCB    3
ROM_ORIG:1AFCC A5			       DCB 0xA5	; •
ROM_ORIG:1AFCD 02			       DCB    2
ROM_ORIG:1AFCE D5			       DCB 0xD5	; ’
ROM_ORIG:1AFCF 02			       DCB    2
ROM_ORIG:1AFD0 B5			       DCB 0xB5	; µ
ROM_ORIG:1AFD1 03			       DCB    3
ROM_ORIG:1AFD2 C5			       DCB 0xC5	; ≈
ROM_ORIG:1AFD3 03			       DCB    3
ROM_ORIG:1AFD4 A7			       DCB 0xA7	; ß
ROM_ORIG:1AFD5 02			       DCB    2
ROM_ORIG:1AFD6 B7			       DCB 0xB7	; ∑
ROM_ORIG:1AFD7 03			       DCB    3
ROM_ORIG:1AFD8 AE			       DCB 0xAE	; Æ
ROM_ORIG:1AFD9 02			       DCB    2
ROM_ORIG:1AFDA BE			       DCB 0xBE	; æ
ROM_ORIG:1AFDB 03			       DCB    3
ROM_ORIG:1AFDC A2			       DCB 0xA2	; ¢
ROM_ORIG:1AFDD 00			       DCB    0
ROM_ORIG:1AFDE F2			       DCB 0xF2	; Ú
ROM_ORIG:1AFDF 00			       DCB    0
ROM_ORIG:1AFE0 B2			       DCB 0xB2	; ≤
ROM_ORIG:1AFE1 01			       DCB    1
ROM_ORIG:1AFE2 C2			       DCB 0xC2	; ¬
ROM_ORIG:1AFE3 01			       DCB    1
ROM_ORIG:1AFE4 39			       DCB 0x39	; 9
ROM_ORIG:1AFE5 04			       DCB    4
ROM_ORIG:1AFE6 49			       DCB 0x49	; I
ROM_ORIG:1AFE7 05			       DCB    5
ROM_ORIG:1AFE8 59			       DCB 0x59	; Y
ROM_ORIG:1AFE9 05			       DCB    5
ROM_ORIG:1AFEA 71			       DCB 0x71	; q
ROM_ORIG:1AFEB 04			       DCB    4
ROM_ORIG:1AFEC 51			       DCB 0x51	; Q
ROM_ORIG:1AFED 05			       DCB    5
ROM_ORIG:1AFEE 31			       DCB 0x31	; 1
ROM_ORIG:1AFEF 04			       DCB    4
ROM_ORIG:1AFF0 41			       DCB 0x41	; A
ROM_ORIG:1AFF1 05			       DCB    5
ROM_ORIG:1AFF2 00			       DCB    0
ROM_ORIG:1AFF3 00			       DCB    0
ROM_ORIG:1AFF4 50			       DCB 0x50	; P
ROM_ORIG:1AFF5 0C			       DCB  0xC
ROM_ORIG:1AFF6 00			       DCB    0
ROM_ORIG:1AFF7 00			       DCB    0
ROM_ORIG:1AFF8 A0			       DCB 0xA0	; †
ROM_ORIG:1AFF9 08			       DCB    8
ROM_ORIG:1AFFA 00			       DCB    0
ROM_ORIG:1AFFB 00			       DCB    0
ROM_ORIG:1AFFC 40			       DCB 0x40	; @
ROM_ORIG:1AFFD 01			       DCB    1
ROM_ORIG:1AFFE 00			       DCB    0
ROM_ORIG:1AFFF 00			       DCB    0
ROM_ORIG:1B000 D0			       DCB 0xD0	; –
ROM_ORIG:1B001 0E			       DCB  0xE
ROM_ORIG:1B002 00			       DCB    0
ROM_ORIG:1B003 00			       DCB    0
ROM_ORIG:1B004 F0			       DCB 0xF0	; 
ROM_ORIG:1B005 01			       DCB    1
ROM_ORIG:1B006 00			       DCB    0
ROM_ORIG:1B007 00			       DCB    0
ROM_ORIG:1B008 B0			       DCB 0xB0	; ∞
ROM_ORIG:1B009 0F			       DCB  0xF
ROM_ORIG:1B00A 00			       DCB    0
ROM_ORIG:1B00B 00			       DCB    0
ROM_ORIG:1B00C 60			       DCB 0x60	; `
ROM_ORIG:1B00D 0F			       DCB  0xF
ROM_ORIG:1B00E 00			       DCB    0
ROM_ORIG:1B00F 00			       DCB    0
ROM_ORIG:1B010 C0			       DCB 0xC0	; ¿
ROM_ORIG:1B011 0E			       DCB  0xE
ROM_ORIG:1B012 00			       DCB    0
ROM_ORIG:1B013 00			       DCB    0
ROM_ORIG:1B014 D1			       DCB 0xD1	; —
ROM_ORIG:1B015 01			       DCB    1
ROM_ORIG:1B016 00			       DCB    0
ROM_ORIG:1B017 00			       DCB    0
ROM_ORIG:1B018 A2			       DCB 0xA2	; ¢
ROM_ORIG:1B019 03			       DCB    3
ROM_ORIG:1B01A 00			       DCB    0
ROM_ORIG:1B01B 00			       DCB    0
ROM_ORIG:1B01C 14			       DCB 0x14
ROM_ORIG:1B01D 0B			       DCB  0xB
ROM_ORIG:1B01E 00			       DCB    0
ROM_ORIG:1B01F 00			       DCB    0
ROM_ORIG:1B020 28			       DCB 0x28	; (
ROM_ORIG:1B021 06			       DCB    6
ROM_ORIG:1B022 00			       DCB    0
ROM_ORIG:1B023 00			       DCB    0
ROM_ORIG:1B024 00			       DCB    0
ROM_ORIG:1B025 C2			       DCB 0xC2	; ¬
ROM_ORIG:1B026 01			       DCB    1
ROM_ORIG:1B027 00			       DCB    0
ROM_ORIG:1B028 08			       DCB    8
ROM_ORIG:1B029 00			       DCB    0
ROM_ORIG:1B02A 00			       DCB    0
ROM_ORIG:1B02B 00			       DCB    0
ROM_ORIG:1B02C 01			       DCB    1
ROM_ORIG:1B02D 00			       DCB    0
ROM_ORIG:1B02E 00			       DCB    0
ROM_ORIG:1B02F 00			       DCB    0
ROM_ORIG:1B030 00			       DCB    0
ROM_ORIG:1B031 00			       DCB    0
ROM_ORIG:1B032 00			       DCB    0
ROM_ORIG:1B033 00			       DCB    0
ROM_ORIG:1B034 01			       DCB    1
ROM_ORIG:1B035 3C			       DCB 0x3C	; <
ROM_ORIG:1B036 00			       DCB    0
ROM_ORIG:1B037 00			       DCB    0
ROM_ORIG:1B038 01			       DCB    1
ROM_ORIG:1B039 00			       DCB    0
ROM_ORIG:1B03A 00			       DCB    0
ROM_ORIG:1B03B 00			       DCB    0
ROM_ORIG:1B03C 1F			       DCB 0x1F
ROM_ORIG:1B03D 00			       DCB    0
ROM_ORIG:1B03E 00			       DCB    0
ROM_ORIG:1B03F 00			       DCB    0
ROM_ORIG:1B040 01			       DCB    1
ROM_ORIG:1B041 00			       DCB    0
ROM_ORIG:1B042 00			       DCB    0
ROM_ORIG:1B043 00			       DCB    0
ROM_ORIG:1B044 00			       DCB    0
ROM_ORIG:1B045 00			       DCB    0
ROM_ORIG:1B046 00			       DCB    0
ROM_ORIG:1B047 00			       DCB    0
ROM_ORIG:1B048 00			       DCB    0
ROM_ORIG:1B049 00			       DCB    0
ROM_ORIG:1B04A 00			       DCB    0
ROM_ORIG:1B04B 00			       DCB    0
ROM_ORIG:1B04C 00			       DCB    0
ROM_ORIG:1B04D 00			       DCB    0
ROM_ORIG:1B04E 00			       DCB    0
ROM_ORIG:1B04F 00			       DCB    0
ROM_ORIG:1B050 00			       DCB    0
ROM_ORIG:1B051 00			       DCB    0
ROM_ORIG:1B052 00			       DCB    0
ROM_ORIG:1B053 00			       DCB    0
ROM_ORIG:1B054 00			       DCB    0
ROM_ORIG:1B055 00			       DCB    0
ROM_ORIG:1B056 00			       DCB    0
ROM_ORIG:1B057 00			       DCB    0
ROM_ORIG:1B058 00			       DCB    0
ROM_ORIG:1B059 00			       DCB    0
ROM_ORIG:1B05A 00			       DCB    0
ROM_ORIG:1B05B 00			       DCB    0
ROM_ORIG:1B05C 00			       DCB    0
ROM_ORIG:1B05D 00			       DCB    0
ROM_ORIG:1B05E 00			       DCB    0
ROM_ORIG:1B05F 00			       DCB    0
ROM_ORIG:1B060 01			       DCB    1
ROM_ORIG:1B061 00			       DCB    0
ROM_ORIG:1B062 00			       DCB    0
ROM_ORIG:1B063 00			       DCB    0
ROM_ORIG:1B064 1F			       DCB 0x1F
ROM_ORIG:1B065 00			       DCB    0
ROM_ORIG:1B066 00			       DCB    0
ROM_ORIG:1B067 00			       DCB    0
ROM_ORIG:1B068 01			       DCB    1
ROM_ORIG:1B069 00			       DCB    0
ROM_ORIG:1B06A 00			       DCB    0
ROM_ORIG:1B06B 00			       DCB    0
ROM_ORIG:1B06C 13			       DCB 0x13
ROM_ORIG:1B06D 00			       DCB    0
ROM_ORIG:1B06E 00			       DCB    0
ROM_ORIG:1B06F 00			       DCB    0
ROM_ORIG:1B070 00			       DCB    0
ROM_ORIG:1B071 00			       DCB    0
ROM_ORIG:1B072 00			       DCB    0
ROM_ORIG:1B073 00			       DCB    0
ROM_ORIG:1B074 00			       DCB    0
ROM_ORIG:1B075 00			       DCB    0
ROM_ORIG:1B076 00			       DCB    0
ROM_ORIG:1B077 00			       DCB    0
ROM_ORIG:1B078 00			       DCB    0
ROM_ORIG:1B079 00			       DCB    0
ROM_ORIG:1B07A 00			       DCB    0
ROM_ORIG:1B07B 00			       DCB    0
ROM_ORIG:1B07C 02	       unk_1B07C       DCB    2						     ; DATA XREF: L4_unkn_setup+Ao
ROM_ORIG:1B07D 00			       DCB    0
ROM_ORIG:1B07E 00			       DCB    0
ROM_ORIG:1B07F 00			       DCB    0
ROM_ORIG:1B080 1F			       DCB 0x1F
ROM_ORIG:1B081 00			       DCB    0
ROM_ORIG:1B082 00			       DCB    0
ROM_ORIG:1B083 00			       DCB    0
ROM_ORIG:1B084 01			       DCB    1
ROM_ORIG:1B085 00			       DCB    0
ROM_ORIG:1B086 00			       DCB    0
ROM_ORIG:1B087 00			       DCB    0
ROM_ORIG:1B088 00			       DCB    0
ROM_ORIG:1B089 00			       DCB    0
ROM_ORIG:1B08A 00			       DCB    0
ROM_ORIG:1B08B 00			       DCB    0
ROM_ORIG:1B08C 00			       DCB    0
ROM_ORIG:1B08D 00			       DCB    0
ROM_ORIG:1B08E 00			       DCB    0
ROM_ORIG:1B08F 00			       DCB    0
ROM_ORIG:1B090 00			       DCB    0
ROM_ORIG:1B091 00			       DCB    0
ROM_ORIG:1B092 00			       DCB    0
ROM_ORIG:1B093 00			       DCB    0
ROM_ORIG:1B094 00			       DCB    0
ROM_ORIG:1B095 00			       DCB    0
ROM_ORIG:1B096 00			       DCB    0
ROM_ORIG:1B097 00			       DCB    0
ROM_ORIG:1B098 00			       DCB    0
ROM_ORIG:1B099 00			       DCB    0
ROM_ORIG:1B09A 00			       DCB    0
ROM_ORIG:1B09B 00			       DCB    0
ROM_ORIG:1B09C 00			       DCB    0
ROM_ORIG:1B09D 00			       DCB    0
ROM_ORIG:1B09E 00			       DCB    0
ROM_ORIG:1B09F 00			       DCB    0
ROM_ORIG:1B0A0 00			       DCB    0
ROM_ORIG:1B0A1 00			       DCB    0
ROM_ORIG:1B0A2 00			       DCB    0
ROM_ORIG:1B0A3 00			       DCB    0
ROM_ORIG:1B0A4 02			       DCB    2
ROM_ORIG:1B0A5 00			       DCB    0
ROM_ORIG:1B0A6 00			       DCB    0
ROM_ORIG:1B0A7 00			       DCB    0
ROM_ORIG:1B0A8 1F			       DCB 0x1F
ROM_ORIG:1B0A9 00			       DCB    0
ROM_ORIG:1B0AA 00			       DCB    0
ROM_ORIG:1B0AB 00			       DCB    0
ROM_ORIG:1B0AC 01			       DCB    1
ROM_ORIG:1B0AD 00			       DCB    0
ROM_ORIG:1B0AE 00			       DCB    0
ROM_ORIG:1B0AF 00			       DCB    0
ROM_ORIG:1B0B0 13			       DCB 0x13
ROM_ORIG:1B0B1 00			       DCB    0
ROM_ORIG:1B0B2 00			       DCB    0
ROM_ORIG:1B0B3 00			       DCB    0
ROM_ORIG:1B0B4 00			       DCB    0
ROM_ORIG:1B0B5 00			       DCB    0
ROM_ORIG:1B0B6 00			       DCB    0
ROM_ORIG:1B0B7 00			       DCB    0
ROM_ORIG:1B0B8 00			       DCB    0
ROM_ORIG:1B0B9 00			       DCB    0
ROM_ORIG:1B0BA 00			       DCB    0
ROM_ORIG:1B0BB 00			       DCB    0
ROM_ORIG:1B0BC 00			       DCB    0
ROM_ORIG:1B0BD 00			       DCB    0
ROM_ORIG:1B0BE 00			       DCB    0
ROM_ORIG:1B0BF 00			       DCB    0
ROM_ORIG:1B0C0 07	       unk_1B0C0       DCB    7						     ; DATA XREF: i2c_init:loc_400167A2o
ROM_ORIG:1B0C0											     ; i2c_init+3Ao ...
ROM_ORIG:1B0C1 00			       DCB    0
ROM_ORIG:1B0C2 00			       DCB    0
ROM_ORIG:1B0C3 00			       DCB    0
ROM_ORIG:1B0C4 00			       DCB    0
ROM_ORIG:1B0C5 01			       DCB    1
ROM_ORIG:1B0C6 02			       DCB    2
ROM_ORIG:1B0C7 0F			       DCB  0xF
ROM_ORIG:1B0C8 0F			       DCB  0xF
ROM_ORIG:1B0C9 11			       DCB 0x11
ROM_ORIG:1B0CA 15			       DCB 0x15
ROM_ORIG:1B0CB 18			       DCB 0x18
ROM_ORIG:1B0CC 11			       DCB 0x11
ROM_ORIG:1B0CD 10			       DCB 0x10
ROM_ORIG:1B0CE 00			       DCB    0
ROM_ORIG:1B0CF 00			       DCB    0
ROM_ORIG:1B0D0 38	       unk_1B0D0       DCB 0x38	; 8					     ; DATA XREF: i2c_some+3Ao
ROM_ORIG:1B0D0											     ; ROM:off_40016774o
ROM_ORIG:1B0D1 00			       DCB    0
ROM_ORIG:1B0D2 00			       DCB    0
ROM_ORIG:1B0D3 00			       DCB    0
ROM_ORIG:1B0D4 39			       DCB 0x39	; 9
ROM_ORIG:1B0D5 00			       DCB    0
ROM_ORIG:1B0D6 00			       DCB    0
ROM_ORIG:1B0D7 00			       DCB    0
ROM_ORIG:1B0D8 3D			       DCB 0x3D	; =
ROM_ORIG:1B0D9 00			       DCB    0
ROM_ORIG:1B0DA 00			       DCB    0
ROM_ORIG:1B0DB 00			       DCB    0
ROM_ORIG:1B0DC 96	       unk_1B0DC       DCB 0x96	; ñ					     ; DATA XREF: sub_19FF4o
ROM_ORIG:1B0DC											     ; sub_19FF4+8o ...
ROM_ORIG:1B0DD E0			       DCB 0xE0	; ‡
ROM_ORIG:1B0DE 97			       DCB 0x97	; ó
ROM_ORIG:1B0DF 00			       DCB    0
ROM_ORIG:1B0E0 99			       DCB 0x99	; ô
ROM_ORIG:1B0E1 02			       DCB    2
ROM_ORIG:1B0E2 00			       DCB    0
ROM_ORIG:1B0E3 00			       DCB    0
ROM_ORIG:1B0E4 92	       unk_1B0E4       DCB 0x92	; í					     ; DATA XREF: sub_1A064o
ROM_ORIG:1B0E4											     ; sub_1A064+8o ...
ROM_ORIG:1B0E5 E0			       DCB 0xE0	; ‡
ROM_ORIG:1B0E6 93			       DCB 0x93	; ì
ROM_ORIG:1B0E7 00			       DCB    0
ROM_ORIG:1B0E8 95			       DCB 0x95	; ï
ROM_ORIG:1B0E9 05			       DCB    5
ROM_ORIG:1B0EA 00			       DCB    0
ROM_ORIG:1B0EB 00			       DCB    0
ROM_ORIG:1B0EC AD 20 34	04     dword_1B0EC     DCD 0x43420AD					     ; DATA XREF: sub_1A144o
ROM_ORIG:1B0EC											     ; sub_1A144+Ar ...
ROM_ORIG:1B0F0 D9	       unk_1B0F0       DCB 0xD9	; Ÿ					     ; DATA XREF: sub_19FC4o
ROM_ORIG:1B0F0											     ; sub_19FC4+6o ...
ROM_ORIG:1B0F1 00			       DCB    0
ROM_ORIG:1B0F2 D2			       DCB 0xD2	; “
ROM_ORIG:1B0F3 E0			       DCB 0xE0	; ‡
ROM_ORIG:1B0F4 CC			       DCB 0xCC	; Ã
ROM_ORIG:1B0F5 E0			       DCB 0xE0	; ‡
ROM_ORIG:1B0F6 CD			       DCB 0xCD	; Õ
ROM_ORIG:1B0F7 00			       DCB    0
ROM_ORIG:1B0F8 CF			       DCB 0xCF	; œ
ROM_ORIG:1B0F9 E0			       DCB 0xE0	; ‡
ROM_ORIG:1B0FA D0			       DCB 0xD0	; –
ROM_ORIG:1B0FB 00			       DCB    0
ROM_ORIG:1B0FC D8			       DCB 0xD8	; ÿ
ROM_ORIG:1B0FD 14			       DCB 0x14
ROM_ORIG:1B0FE 00			       DCB    0
ROM_ORIG:1B0FF 00			       DCB    0
ROM_ORIG:1B100 00	       unk_1B100       DCB    0						     ; DATA XREF: sub_16F88+2o
ROM_ORIG:1B100											     ; ROM_ORIG:off_1700Co ...
ROM_ORIG:1B101 C0			       DCB 0xC0	; ¿
ROM_ORIG:1B102 09			       DCB    9
ROM_ORIG:1B103 48			       DCB 0x48	; H
ROM_ORIG:1B104 00			       DCB    0
ROM_ORIG:1B105 40			       DCB 0x40	; @
ROM_ORIG:1B106 0B			       DCB  0xB
ROM_ORIG:1B107 48			       DCB 0x48	; H
ROM_ORIG:1B108 C1	       unk_1B108       DCB 0xC1	; ¡					     ; DATA XREF: ROM:40016D50o
ROM_ORIG:1B108											     ; ROM:off_40016DF8o
ROM_ORIG:1B109 03			       DCB    3
ROM_ORIG:1B10A 61			       DCB 0x61	; a
ROM_ORIG:1B10B 00			       DCB    0
ROM_ORIG:1B10C 0A			       DCB  0xA
ROM_ORIG:1B10D 00			       DCB    0
ROM_ORIG:1B10E 01			       DCB    1
ROM_ORIG:1B10F 00			       DCB    0
ROM_ORIG:1B110 21			       DCB 0x21	; !
ROM_ORIG:1B111 03			       DCB    3
ROM_ORIG:1B112 51			       DCB 0x51	; Q
ROM_ORIG:1B113 00			       DCB    0
ROM_ORIG:1B114 09			       DCB    9
ROM_ORIG:1B115 00			       DCB    0
ROM_ORIG:1B116 01			       DCB    1
ROM_ORIG:1B117 00			       DCB    0
ROM_ORIG:1B118 E3			       DCB 0xE3	; „
ROM_ORIG:1B119 02			       DCB    2
ROM_ORIG:1B11A 4A			       DCB 0x4A	; J
ROM_ORIG:1B11B 00			       DCB    0
ROM_ORIG:1B11C 08			       DCB    8
ROM_ORIG:1B11D 00			       DCB    0
ROM_ORIG:1B11E 01			       DCB    1
ROM_ORIG:1B11F 00			       DCB    0
ROM_ORIG:1B120 81			       DCB 0x81	; Å
ROM_ORIG:1B121 02			       DCB    2
ROM_ORIG:1B122 41			       DCB 0x41	; A
ROM_ORIG:1B123 00			       DCB    0
ROM_ORIG:1B124 07			       DCB    7
ROM_ORIG:1B125 00			       DCB    0
ROM_ORIG:1B126 01			       DCB    1
ROM_ORIG:1B127 00			       DCB    0
ROM_ORIG:1B128 E1			       DCB 0xE1	; ·
ROM_ORIG:1B129 01			       DCB    1
ROM_ORIG:1B12A 31			       DCB 0x31	; 1
ROM_ORIG:1B12B 00			       DCB    0
ROM_ORIG:1B12C 05			       DCB    5
ROM_ORIG:1B12D 00			       DCB    0
ROM_ORIG:1B12E 01			       DCB    1
ROM_ORIG:1B12F 00			       DCB    0
ROM_ORIG:1B130 72			       DCB 0x72	; r
ROM_ORIG:1B131 01			       DCB    1
ROM_ORIG:1B132 25			       DCB 0x25	; %
ROM_ORIG:1B133 00			       DCB    0
ROM_ORIG:1B134 04			       DCB    4
ROM_ORIG:1B135 00			       DCB    0
ROM_ORIG:1B136 01			       DCB    1
ROM_ORIG:1B137 00			       DCB    0
ROM_ORIG:1B138 41			       DCB 0x41	; A
ROM_ORIG:1B139 01			       DCB    1
ROM_ORIG:1B13A 21			       DCB 0x21	; !
ROM_ORIG:1B13B 00			       DCB    0
ROM_ORIG:1B13C 04			       DCB    4
ROM_ORIG:1B13D 00			       DCB    0
ROM_ORIG:1B13E 01			       DCB    1
ROM_ORIG:1B13F 00			       DCB    0
ROM_ORIG:1B140 13			       DCB 0x13
ROM_ORIG:1B141 01			       DCB    1
ROM_ORIG:1B142 1C			       DCB 0x1C
ROM_ORIG:1B143 00			       DCB    0
ROM_ORIG:1B144 03			       DCB    3
ROM_ORIG:1B145 00			       DCB    0
ROM_ORIG:1B146 01			       DCB    1
ROM_ORIG:1B147 00			       DCB    0
ROM_ORIG:1B148 F1			       DCB 0xF1	; Ò
ROM_ORIG:1B149 00			       DCB    0
ROM_ORIG:1B14A 19			       DCB 0x19
ROM_ORIG:1B14B 00			       DCB    0
ROM_ORIG:1B14C 03			       DCB    3
ROM_ORIG:1B14D 00			       DCB    0
ROM_ORIG:1B14E 01			       DCB    1
ROM_ORIG:1B14F 00			       DCB    0
ROM_ORIG:1B150 D6			       DCB 0xD6	; ÷
ROM_ORIG:1B151 00			       DCB    0
ROM_ORIG:1B152 16			       DCB 0x16
ROM_ORIG:1B153 00			       DCB    0
ROM_ORIG:1B154 03			       DCB    3
ROM_ORIG:1B155 00			       DCB    0
ROM_ORIG:1B156 01			       DCB    1
ROM_ORIG:1B157 00			       DCB    0
ROM_ORIG:1B158 B9			       DCB 0xB9	; π
ROM_ORIG:1B159 00			       DCB    0
ROM_ORIG:1B15A 13			       DCB 0x13
ROM_ORIG:1B15B 00			       DCB    0
ROM_ORIG:1B15C 02			       DCB    2
ROM_ORIG:1B15D 00			       DCB    0
ROM_ORIG:1B15E 01			       DCB    1
ROM_ORIG:1B15F 00			       DCB    0
ROM_ORIG:1B160 AF			       DCB 0xAF	; Ø
ROM_ORIG:1B161 00			       DCB    0
ROM_ORIG:1B162 12			       DCB 0x12
ROM_ORIG:1B163 00			       DCB    0
ROM_ORIG:1B164 02			       DCB    2
ROM_ORIG:1B165 00			       DCB    0
ROM_ORIG:1B166 01			       DCB    1
ROM_ORIG:1B167 00			       DCB    0
ROM_ORIG:1B168 A1			       DCB 0xA1	; °
ROM_ORIG:1B169 00			       DCB    0
ROM_ORIG:1B16A 11			       DCB 0x11
ROM_ORIG:1B16B 00			       DCB    0
ROM_ORIG:1B16C 02			       DCB    2
ROM_ORIG:1B16D 00			       DCB    0
ROM_ORIG:1B16E 01			       DCB    1
ROM_ORIG:1B16F 00			       DCB    0
ROM_ORIG:1B170 8A			       DCB 0x8A	; ä
ROM_ORIG:1B171 00			       DCB    0
ROM_ORIG:1B172 0E			       DCB  0xE
ROM_ORIG:1B173 00			       DCB    0
ROM_ORIG:1B174 02			       DCB    2
ROM_ORIG:1B175 00			       DCB    0
ROM_ORIG:1B176 01			       DCB    1
ROM_ORIG:1B177 00			       DCB    0
ROM_ORIG:1B178 79			       DCB 0x79	; y
ROM_ORIG:1B179 00			       DCB    0
ROM_ORIG:1B17A 0D			       DCB  0xD
ROM_ORIG:1B17B 00			       DCB    0
ROM_ORIG:1B17C 02			       DCB    2
ROM_ORIG:1B17D 00			       DCB    0
ROM_ORIG:1B17E 01			       DCB    1
ROM_ORIG:1B17F 00			       DCB    0
ROM_ORIG:1B180 03	       unk_1B180       DCB    3						     ; DATA XREF: sub_15E08+4Ao
ROM_ORIG:1B180											     ; ROM_ORIG:off_15EA8o ...
ROM_ORIG:1B181 80			       DCB 0x80	; Ä
ROM_ORIG:1B182 12			       DCB 0x12
ROM_ORIG:1B183 13			       DCB 0x13
ROM_ORIG:1B184 11			       DCB 0x11
ROM_ORIG:1B185 00			       DCB    0
ROM_ORIG:1B186 00			       DCB    0
ROM_ORIG:1B187 00			       DCB    0
ROM_ORIG:1B188 12			       DCB 0x12
ROM_ORIG:1B189 93			       DCB 0x93	; ì
ROM_ORIG:1B18A 11			       DCB 0x11
ROM_ORIG:1B18B 00			       DCB    0
ROM_ORIG:1B18C 03			       DCB    3
ROM_ORIG:1B18D 80			       DCB 0x80	; Ä
ROM_ORIG:1B18E 00			       DCB    0
ROM_ORIG:1B18F 00			       DCB    0
ROM_ORIG:1B190 02			       DCB    2
ROM_ORIG:1B191 80			       DCB 0x80	; Ä
ROM_ORIG:1B192 12			       DCB 0x12
ROM_ORIG:1B193 13			       DCB 0x13
ROM_ORIG:1B194 11			       DCB 0x11
ROM_ORIG:1B195 00			       DCB    0
ROM_ORIG:1B196 00			       DCB    0
ROM_ORIG:1B197 00			       DCB    0
ROM_ORIG:1B198 12			       DCB 0x12
ROM_ORIG:1B199 93			       DCB 0x93	; ì
ROM_ORIG:1B19A 11			       DCB 0x11
ROM_ORIG:1B19B 00			       DCB    0
ROM_ORIG:1B19C 02			       DCB    2
ROM_ORIG:1B19D 80			       DCB 0x80	; Ä
ROM_ORIG:1B19E 00			       DCB    0
ROM_ORIG:1B19F 00			       DCB    0
ROM_ORIG:1B1A0 03			       DCB    3
ROM_ORIG:1B1A1 80			       DCB 0x80	; Ä
ROM_ORIG:1B1A2 12			       DCB 0x12
ROM_ORIG:1B1A3 13			       DCB 0x13
ROM_ORIG:1B1A4 11			       DCB 0x11
ROM_ORIG:1B1A5 00			       DCB    0
ROM_ORIG:1B1A6 06			       DCB    6
ROM_ORIG:1B1A7 00			       DCB    0
ROM_ORIG:1B1A8 12			       DCB 0x12
ROM_ORIG:1B1A9 93			       DCB 0x93	; ì
ROM_ORIG:1B1AA 11			       DCB 0x11
ROM_ORIG:1B1AB 00			       DCB    0
ROM_ORIG:1B1AC 06			       DCB    6
ROM_ORIG:1B1AD 00			       DCB    0
ROM_ORIG:1B1AE 03			       DCB    3
ROM_ORIG:1B1AF 80			       DCB 0x80	; Ä
ROM_ORIG:1B1B0 05			       DCB    5
ROM_ORIG:1B1B1 80			       DCB 0x80	; Ä
ROM_ORIG:1B1B2 12			       DCB 0x12
ROM_ORIG:1B1B3 13			       DCB 0x13
ROM_ORIG:1B1B4 11			       DCB 0x11
ROM_ORIG:1B1B5 00			       DCB    0
ROM_ORIG:1B1B6 06			       DCB    6
ROM_ORIG:1B1B7 00			       DCB    0
ROM_ORIG:1B1B8 12			       DCB 0x12
ROM_ORIG:1B1B9 93			       DCB 0x93	; ì
ROM_ORIG:1B1BA 11			       DCB 0x11
ROM_ORIG:1B1BB 00			       DCB    0
ROM_ORIG:1B1BC 06			       DCB    6
ROM_ORIG:1B1BD 00			       DCB    0
ROM_ORIG:1B1BE 05			       DCB    5
ROM_ORIG:1B1BF 80			       DCB 0x80	; Ä
ROM_ORIG:1B1C0 03			       DCB    3
ROM_ORIG:1B1C1 80			       DCB 0x80	; Ä
ROM_ORIG:1B1C2 11			       DCB 0x11
ROM_ORIG:1B1C3 00			       DCB    0
ROM_ORIG:1B1C4 00			       DCB    0
ROM_ORIG:1B1C5 00			       DCB    0
ROM_ORIG:1B1C6 00			       DCB    0
ROM_ORIG:1B1C7 00			       DCB    0
ROM_ORIG:1B1C8 11			       DCB 0x11
ROM_ORIG:1B1C9 00			       DCB    0
ROM_ORIG:1B1CA 03			       DCB    3
ROM_ORIG:1B1CB 80			       DCB 0x80	; Ä
ROM_ORIG:1B1CC 00			       DCB    0
ROM_ORIG:1B1CD 00			       DCB    0
ROM_ORIG:1B1CE 00			       DCB    0
ROM_ORIG:1B1CF 00			       DCB    0
ROM_ORIG:1B1D0 05			       DCB    5
ROM_ORIG:1B1D1 80			       DCB 0x80	; Ä
ROM_ORIG:1B1D2 11			       DCB 0x11
ROM_ORIG:1B1D3 00			       DCB    0
ROM_ORIG:1B1D4 00			       DCB    0
ROM_ORIG:1B1D5 00			       DCB    0
ROM_ORIG:1B1D6 00			       DCB    0
ROM_ORIG:1B1D7 00			       DCB    0
ROM_ORIG:1B1D8 11			       DCB 0x11
ROM_ORIG:1B1D9 00			       DCB    0
ROM_ORIG:1B1DA 05			       DCB    5
ROM_ORIG:1B1DB 80			       DCB 0x80	; Ä
ROM_ORIG:1B1DC 00			       DCB    0
ROM_ORIG:1B1DD 00			       DCB    0
ROM_ORIG:1B1DE 00			       DCB    0
ROM_ORIG:1B1DF 00			       DCB    0
ROM_ORIG:1B1E0 06			       DCB    6
ROM_ORIG:1B1E1 80			       DCB 0x80	; Ä
ROM_ORIG:1B1E2 11			       DCB 0x11
ROM_ORIG:1B1E3 00			       DCB    0
ROM_ORIG:1B1E4 00			       DCB    0
ROM_ORIG:1B1E5 00			       DCB    0
ROM_ORIG:1B1E6 00			       DCB    0
ROM_ORIG:1B1E7 00			       DCB    0
ROM_ORIG:1B1E8 11			       DCB 0x11
ROM_ORIG:1B1E9 00			       DCB    0
ROM_ORIG:1B1EA 06			       DCB    6
ROM_ORIG:1B1EB 80			       DCB 0x80	; Ä
ROM_ORIG:1B1EC 00			       DCB    0
ROM_ORIG:1B1ED 00			       DCB    0
ROM_ORIG:1B1EE 00			       DCB    0
ROM_ORIG:1B1EF 00			       DCB    0
ROM_ORIG:1B1F0 01			       DCB    1
ROM_ORIG:1B1F1 80			       DCB 0x80	; Ä
ROM_ORIG:1B1F2 12			       DCB 0x12
ROM_ORIG:1B1F3 13			       DCB 0x13
ROM_ORIG:1B1F4 11			       DCB 0x11
ROM_ORIG:1B1F5 00			       DCB    0
ROM_ORIG:1B1F6 00			       DCB    0
ROM_ORIG:1B1F7 00			       DCB    0
ROM_ORIG:1B1F8 12			       DCB 0x12
ROM_ORIG:1B1F9 93			       DCB 0x93	; ì
ROM_ORIG:1B1FA 11			       DCB 0x11
ROM_ORIG:1B1FB 00			       DCB    0
ROM_ORIG:1B1FC 01			       DCB    1
ROM_ORIG:1B1FD 80			       DCB 0x80	; Ä
ROM_ORIG:1B1FE 00			       DCB    0
ROM_ORIG:1B1FF 00			       DCB    0
ROM_ORIG:1B200 07			       DCB    7
ROM_ORIG:1B201 84			       DCB 0x84	; Ñ
ROM_ORIG:1B202 12			       DCB 0x12
ROM_ORIG:1B203 13			       DCB 0x13
ROM_ORIG:1B204 11			       DCB 0x11
ROM_ORIG:1B205 00			       DCB    0
ROM_ORIG:1B206 00			       DCB    0
ROM_ORIG:1B207 00			       DCB    0
ROM_ORIG:1B208 12			       DCB 0x12
ROM_ORIG:1B209 93			       DCB 0x93	; ì
ROM_ORIG:1B20A 11			       DCB 0x11
ROM_ORIG:1B20B 00			       DCB    0
ROM_ORIG:1B20C 07			       DCB    7
ROM_ORIG:1B20D 84			       DCB 0x84	; Ñ
ROM_ORIG:1B20E 00			       DCB    0
ROM_ORIG:1B20F 00			       DCB    0
ROM_ORIG:1B210 05			       DCB    5
ROM_ORIG:1B211 80			       DCB 0x80	; Ä
ROM_ORIG:1B212 12			       DCB 0x12
ROM_ORIG:1B213 13			       DCB 0x13
ROM_ORIG:1B214 11			       DCB 0x11
ROM_ORIG:1B215 00			       DCB    0
ROM_ORIG:1B216 00			       DCB    0
ROM_ORIG:1B217 00			       DCB    0
ROM_ORIG:1B218 12			       DCB 0x12
ROM_ORIG:1B219 93			       DCB 0x93	; ì
ROM_ORIG:1B21A 11			       DCB 0x11
ROM_ORIG:1B21B 00			       DCB    0
ROM_ORIG:1B21C 05			       DCB    5
ROM_ORIG:1B21D 80			       DCB 0x80	; Ä
ROM_ORIG:1B21E 00			       DCB    0
ROM_ORIG:1B21F 00			       DCB    0
ROM_ORIG:1B220 01			       DCB    1
ROM_ORIG:1B221 80			       DCB 0x80	; Ä
ROM_ORIG:1B222 12			       DCB 0x12
ROM_ORIG:1B223 13			       DCB 0x13
ROM_ORIG:1B224 11			       DCB 0x11
ROM_ORIG:1B225 00			       DCB    0
ROM_ORIG:1B226 06			       DCB    6
ROM_ORIG:1B227 00			       DCB    0
ROM_ORIG:1B228 12			       DCB 0x12
ROM_ORIG:1B229 93			       DCB 0x93	; ì
ROM_ORIG:1B22A 11			       DCB 0x11
ROM_ORIG:1B22B 00			       DCB    0
ROM_ORIG:1B22C 06			       DCB    6
ROM_ORIG:1B22D 00			       DCB    0
ROM_ORIG:1B22E 01			       DCB    1
ROM_ORIG:1B22F 80			       DCB 0x80	; Ä
ROM_ORIG:1B230 07			       DCB    7
ROM_ORIG:1B231 84			       DCB 0x84	; Ñ
ROM_ORIG:1B232 12			       DCB 0x12
ROM_ORIG:1B233 13			       DCB 0x13
ROM_ORIG:1B234 11			       DCB 0x11
ROM_ORIG:1B235 00			       DCB    0
ROM_ORIG:1B236 06			       DCB    6
ROM_ORIG:1B237 00			       DCB    0
ROM_ORIG:1B238 12			       DCB 0x12
ROM_ORIG:1B239 93			       DCB 0x93	; ì
ROM_ORIG:1B23A 11			       DCB 0x11
ROM_ORIG:1B23B 00			       DCB    0
ROM_ORIG:1B23C 06			       DCB    6
ROM_ORIG:1B23D 00			       DCB    0
ROM_ORIG:1B23E 07			       DCB    7
ROM_ORIG:1B23F 84			       DCB 0x84	; Ñ
ROM_ORIG:1B240 02			       DCB    2
ROM_ORIG:1B241 80			       DCB 0x80	; Ä
ROM_ORIG:1B242 12			       DCB 0x12
ROM_ORIG:1B243 13			       DCB 0x13
ROM_ORIG:1B244 11			       DCB 0x11
ROM_ORIG:1B245 00			       DCB    0
ROM_ORIG:1B246 06			       DCB    6
ROM_ORIG:1B247 00			       DCB    0
ROM_ORIG:1B248 12			       DCB 0x12
ROM_ORIG:1B249 93			       DCB 0x93	; ì
ROM_ORIG:1B24A 11			       DCB 0x11
ROM_ORIG:1B24B 00			       DCB    0
ROM_ORIG:1B24C 06			       DCB    6
ROM_ORIG:1B24D 00			       DCB    0
ROM_ORIG:1B24E 02			       DCB    2
ROM_ORIG:1B24F 80			       DCB 0x80	; Ä
ROM_ORIG:1B250 01			       DCB    1
ROM_ORIG:1B251 80			       DCB 0x80	; Ä
ROM_ORIG:1B252 11			       DCB 0x11
ROM_ORIG:1B253 00			       DCB    0
ROM_ORIG:1B254 10			       DCB 0x10
ROM_ORIG:1B255 00			       DCB    0
ROM_ORIG:1B256 06			       DCB    6
ROM_ORIG:1B257 00			       DCB    0
ROM_ORIG:1B258 11			       DCB 0x11
ROM_ORIG:1B259 00			       DCB    0
ROM_ORIG:1B25A 10			       DCB 0x10
ROM_ORIG:1B25B 00			       DCB    0
ROM_ORIG:1B25C 06			       DCB    6
ROM_ORIG:1B25D 00			       DCB    0
ROM_ORIG:1B25E 01			       DCB    1
ROM_ORIG:1B25F 80			       DCB 0x80	; Ä
ROM_ORIG:1B260 07			       DCB    7
ROM_ORIG:1B261 84			       DCB 0x84	; Ñ
ROM_ORIG:1B262 11			       DCB 0x11
ROM_ORIG:1B263 00			       DCB    0
ROM_ORIG:1B264 10			       DCB 0x10
ROM_ORIG:1B265 00			       DCB    0
ROM_ORIG:1B266 06			       DCB    6
ROM_ORIG:1B267 00			       DCB    0
ROM_ORIG:1B268 11			       DCB 0x11
ROM_ORIG:1B269 00			       DCB    0
ROM_ORIG:1B26A 10			       DCB 0x10
ROM_ORIG:1B26B 00			       DCB    0
ROM_ORIG:1B26C 06			       DCB    6
ROM_ORIG:1B26D 00			       DCB    0
ROM_ORIG:1B26E 07			       DCB    7
ROM_ORIG:1B26F 84			       DCB 0x84	; Ñ
ROM_ORIG:1B270 02			       DCB    2
ROM_ORIG:1B271 80			       DCB 0x80	; Ä
ROM_ORIG:1B272 11			       DCB 0x11
ROM_ORIG:1B273 00			       DCB    0
ROM_ORIG:1B274 10			       DCB 0x10
ROM_ORIG:1B275 00			       DCB    0
ROM_ORIG:1B276 06			       DCB    6
ROM_ORIG:1B277 00			       DCB    0
ROM_ORIG:1B278 11			       DCB 0x11
ROM_ORIG:1B279 00			       DCB    0
ROM_ORIG:1B27A 10			       DCB 0x10
ROM_ORIG:1B27B 00			       DCB    0
ROM_ORIG:1B27C 06			       DCB    6
ROM_ORIG:1B27D 00			       DCB    0
ROM_ORIG:1B27E 02			       DCB    2
ROM_ORIG:1B27F 80			       DCB 0x80	; Ä
ROM_ORIG:1B280 03			       DCB    3
ROM_ORIG:1B281 80			       DCB 0x80	; Ä
ROM_ORIG:1B282 11			       DCB 0x11
ROM_ORIG:1B283 00			       DCB    0
ROM_ORIG:1B284 10			       DCB 0x10
ROM_ORIG:1B285 00			       DCB    0
ROM_ORIG:1B286 06			       DCB    6
ROM_ORIG:1B287 00			       DCB    0
ROM_ORIG:1B288 11			       DCB 0x11
ROM_ORIG:1B289 00			       DCB    0
ROM_ORIG:1B28A 10			       DCB 0x10
ROM_ORIG:1B28B 00			       DCB    0
ROM_ORIG:1B28C 06			       DCB    6
ROM_ORIG:1B28D 00			       DCB    0
ROM_ORIG:1B28E 03			       DCB    3
ROM_ORIG:1B28F 80			       DCB 0x80	; Ä
ROM_ORIG:1B290 05			       DCB    5
ROM_ORIG:1B291 80			       DCB 0x80	; Ä
ROM_ORIG:1B292 11			       DCB 0x11
ROM_ORIG:1B293 00			       DCB    0
ROM_ORIG:1B294 10			       DCB 0x10
ROM_ORIG:1B295 00			       DCB    0
ROM_ORIG:1B296 06			       DCB    6
ROM_ORIG:1B297 00			       DCB    0
ROM_ORIG:1B298 11			       DCB 0x11
ROM_ORIG:1B299 00			       DCB    0
ROM_ORIG:1B29A 10			       DCB 0x10
ROM_ORIG:1B29B 00			       DCB    0
ROM_ORIG:1B29C 06			       DCB    6
ROM_ORIG:1B29D 00			       DCB    0
ROM_ORIG:1B29E 05			       DCB    5
ROM_ORIG:1B29F 80			       DCB 0x80	; Ä
ROM_ORIG:1B2A0 06			       DCB    6
ROM_ORIG:1B2A1 80			       DCB 0x80	; Ä
ROM_ORIG:1B2A2 11			       DCB 0x11
ROM_ORIG:1B2A3 00			       DCB    0
ROM_ORIG:1B2A4 10			       DCB 0x10
ROM_ORIG:1B2A5 00			       DCB    0
ROM_ORIG:1B2A6 00			       DCB    0
ROM_ORIG:1B2A7 00			       DCB    0
ROM_ORIG:1B2A8 11			       DCB 0x11
ROM_ORIG:1B2A9 00			       DCB    0
ROM_ORIG:1B2AA 10			       DCB 0x10
ROM_ORIG:1B2AB 00			       DCB    0
ROM_ORIG:1B2AC 06			       DCB    6
ROM_ORIG:1B2AD 80			       DCB 0x80	; Ä
ROM_ORIG:1B2AE 00			       DCB    0
ROM_ORIG:1B2AF 00			       DCB    0
ROM_ORIG:1B2B0 01			       DCB    1
ROM_ORIG:1B2B1 80			       DCB 0x80	; Ä
ROM_ORIG:1B2B2 10			       DCB 0x10
ROM_ORIG:1B2B3 00			       DCB    0
ROM_ORIG:1B2B4 00			       DCB    0
ROM_ORIG:1B2B5 00			       DCB    0
ROM_ORIG:1B2B6 00			       DCB    0
ROM_ORIG:1B2B7 00			       DCB    0
ROM_ORIG:1B2B8 10			       DCB 0x10
ROM_ORIG:1B2B9 00			       DCB    0
ROM_ORIG:1B2BA 01			       DCB    1
ROM_ORIG:1B2BB 80			       DCB 0x80	; Ä
ROM_ORIG:1B2BC 00			       DCB    0
ROM_ORIG:1B2BD 00			       DCB    0
ROM_ORIG:1B2BE 00			       DCB    0
ROM_ORIG:1B2BF 00			       DCB    0
ROM_ORIG:1B2C0 07			       DCB    7
ROM_ORIG:1B2C1 84			       DCB 0x84	; Ñ
ROM_ORIG:1B2C2 10			       DCB 0x10
ROM_ORIG:1B2C3 00			       DCB    0
ROM_ORIG:1B2C4 00			       DCB    0
ROM_ORIG:1B2C5 00			       DCB    0
ROM_ORIG:1B2C6 00			       DCB    0
ROM_ORIG:1B2C7 00			       DCB    0
ROM_ORIG:1B2C8 10			       DCB 0x10
ROM_ORIG:1B2C9 00			       DCB    0
ROM_ORIG:1B2CA 07			       DCB    7
ROM_ORIG:1B2CB 84			       DCB 0x84	; Ñ
ROM_ORIG:1B2CC 00			       DCB    0
ROM_ORIG:1B2CD 00			       DCB    0
ROM_ORIG:1B2CE 00			       DCB    0
ROM_ORIG:1B2CF 00			       DCB    0
ROM_ORIG:1B2D0 02			       DCB    2
ROM_ORIG:1B2D1 80			       DCB 0x80	; Ä
ROM_ORIG:1B2D2 10			       DCB 0x10
ROM_ORIG:1B2D3 00			       DCB    0
ROM_ORIG:1B2D4 00			       DCB    0
ROM_ORIG:1B2D5 00			       DCB    0
ROM_ORIG:1B2D6 00			       DCB    0
ROM_ORIG:1B2D7 00			       DCB    0
ROM_ORIG:1B2D8 10			       DCB 0x10
ROM_ORIG:1B2D9 00			       DCB    0
ROM_ORIG:1B2DA 02			       DCB    2
ROM_ORIG:1B2DB 80			       DCB 0x80	; Ä
ROM_ORIG:1B2DC 00			       DCB    0
ROM_ORIG:1B2DD 00			       DCB    0
ROM_ORIG:1B2DE 00			       DCB    0
ROM_ORIG:1B2DF 00			       DCB    0
ROM_ORIG:1B2E0 03			       DCB    3
ROM_ORIG:1B2E1 80			       DCB 0x80	; Ä
ROM_ORIG:1B2E2 10			       DCB 0x10
ROM_ORIG:1B2E3 00			       DCB    0
ROM_ORIG:1B2E4 00			       DCB    0
ROM_ORIG:1B2E5 00			       DCB    0
ROM_ORIG:1B2E6 00			       DCB    0
ROM_ORIG:1B2E7 00			       DCB    0
ROM_ORIG:1B2E8 10			       DCB 0x10
ROM_ORIG:1B2E9 00			       DCB    0
ROM_ORIG:1B2EA 03			       DCB    3
ROM_ORIG:1B2EB 80			       DCB 0x80	; Ä
ROM_ORIG:1B2EC 00			       DCB    0
ROM_ORIG:1B2ED 00			       DCB    0
ROM_ORIG:1B2EE 00			       DCB    0
ROM_ORIG:1B2EF 00			       DCB    0
ROM_ORIG:1B2F0 05			       DCB    5
ROM_ORIG:1B2F1 80			       DCB 0x80	; Ä
ROM_ORIG:1B2F2 10			       DCB 0x10
ROM_ORIG:1B2F3 00			       DCB    0
ROM_ORIG:1B2F4 00			       DCB    0
ROM_ORIG:1B2F5 00			       DCB    0
ROM_ORIG:1B2F6 00			       DCB    0
ROM_ORIG:1B2F7 00			       DCB    0
ROM_ORIG:1B2F8 10			       DCB 0x10
ROM_ORIG:1B2F9 00			       DCB    0
ROM_ORIG:1B2FA 05			       DCB    5
ROM_ORIG:1B2FB 80			       DCB 0x80	; Ä
ROM_ORIG:1B2FC 00			       DCB    0
ROM_ORIG:1B2FD 00			       DCB    0
ROM_ORIG:1B2FE 00			       DCB    0
ROM_ORIG:1B2FF 00			       DCB    0
ROM_ORIG:1B300 06			       DCB    6
ROM_ORIG:1B301 80			       DCB 0x80	; Ä
ROM_ORIG:1B302 10			       DCB 0x10
ROM_ORIG:1B303 00			       DCB    0
ROM_ORIG:1B304 00			       DCB    0
ROM_ORIG:1B305 00			       DCB    0
ROM_ORIG:1B306 00			       DCB    0
ROM_ORIG:1B307 00			       DCB    0
ROM_ORIG:1B308 10			       DCB 0x10
ROM_ORIG:1B309 00			       DCB    0
ROM_ORIG:1B30A 06			       DCB    6
ROM_ORIG:1B30B 80			       DCB 0x80	; Ä
ROM_ORIG:1B30C 00			       DCB    0
ROM_ORIG:1B30D 00			       DCB    0
ROM_ORIG:1B30E 00			       DCB    0
ROM_ORIG:1B30F 00			       DCB    0
ROM_ORIG:1B310 01			       DCB    1
ROM_ORIG:1B311 80			       DCB 0x80	; Ä
ROM_ORIG:1B312 11			       DCB 0x11
ROM_ORIG:1B313 00			       DCB    0
ROM_ORIG:1B314 00			       DCB    0
ROM_ORIG:1B315 00			       DCB    0
ROM_ORIG:1B316 00			       DCB    0
ROM_ORIG:1B317 00			       DCB    0
ROM_ORIG:1B318 11			       DCB 0x11
ROM_ORIG:1B319 00			       DCB    0
ROM_ORIG:1B31A 01			       DCB    1
ROM_ORIG:1B31B 80			       DCB 0x80	; Ä
ROM_ORIG:1B31C 00			       DCB    0
ROM_ORIG:1B31D 00			       DCB    0
ROM_ORIG:1B31E 00			       DCB    0
ROM_ORIG:1B31F 00			       DCB    0
ROM_ORIG:1B320 07			       DCB    7
ROM_ORIG:1B321 84			       DCB 0x84	; Ñ
ROM_ORIG:1B322 11			       DCB 0x11
ROM_ORIG:1B323 00			       DCB    0
ROM_ORIG:1B324 00			       DCB    0
ROM_ORIG:1B325 00			       DCB    0
ROM_ORIG:1B326 00			       DCB    0
ROM_ORIG:1B327 00			       DCB    0
ROM_ORIG:1B328 11			       DCB 0x11
ROM_ORIG:1B329 00			       DCB    0
ROM_ORIG:1B32A 07			       DCB    7
ROM_ORIG:1B32B 84			       DCB 0x84	; Ñ
ROM_ORIG:1B32C 00			       DCB    0
ROM_ORIG:1B32D 00			       DCB    0
ROM_ORIG:1B32E 00			       DCB    0
ROM_ORIG:1B32F 00			       DCB    0
ROM_ORIG:1B330 02			       DCB    2
ROM_ORIG:1B331 80			       DCB 0x80	; Ä
ROM_ORIG:1B332 11			       DCB 0x11
ROM_ORIG:1B333 00			       DCB    0
ROM_ORIG:1B334 00			       DCB    0
ROM_ORIG:1B335 00			       DCB    0
ROM_ORIG:1B336 00			       DCB    0
ROM_ORIG:1B337 00			       DCB    0
ROM_ORIG:1B338 11			       DCB 0x11
ROM_ORIG:1B339 00			       DCB    0
ROM_ORIG:1B33A 02			       DCB    2
ROM_ORIG:1B33B 80			       DCB 0x80	; Ä
ROM_ORIG:1B33C 00			       DCB    0
ROM_ORIG:1B33D 00			       DCB    0
ROM_ORIG:1B33E 00			       DCB    0
ROM_ORIG:1B33F 00			       DCB    0
ROM_ORIG:1B340 00			       DCB    0
ROM_ORIG:1B341 00			       DCB    0
ROM_ORIG:1B342 00			       DCB    0
ROM_ORIG:1B343 00			       DCB    0
ROM_ORIG:1B344 00			       DCB    0
ROM_ORIG:1B345 00			       DCB    0
ROM_ORIG:1B346 00			       DCB    0
ROM_ORIG:1B347 00			       DCB    0
ROM_ORIG:1B348 00			       DCB    0
ROM_ORIG:1B349 00			       DCB    0
ROM_ORIG:1B34A 00			       DCB    0
ROM_ORIG:1B34B 00			       DCB    0
ROM_ORIG:1B34C 00			       DCB    0
ROM_ORIG:1B34D 00			       DCB    0
ROM_ORIG:1B34E 00			       DCB    0
ROM_ORIG:1B34F 00			       DCB    0
ROM_ORIG:1B350 00			       DCB    0
ROM_ORIG:1B351 00			       DCB    0
ROM_ORIG:1B352 00			       DCB    0
ROM_ORIG:1B353 00			       DCB    0
ROM_ORIG:1B354 00			       DCB    0
ROM_ORIG:1B355 00			       DCB    0
ROM_ORIG:1B356 00			       DCB    0
ROM_ORIG:1B357 00			       DCB    0
ROM_ORIG:1B358 00			       DCB    0
ROM_ORIG:1B359 00			       DCB    0
ROM_ORIG:1B35A 00			       DCB    0
ROM_ORIG:1B35B 00			       DCB    0
ROM_ORIG:1B35C 00			       DCB    0
ROM_ORIG:1B35D 00			       DCB    0
ROM_ORIG:1B35E 00			       DCB    0
ROM_ORIG:1B35F 00			       DCB    0
ROM_ORIG:1B360 00			       DCB    0
ROM_ORIG:1B361 00			       DCB    0
ROM_ORIG:1B362 00			       DCB    0
ROM_ORIG:1B363 00			       DCB    0
ROM_ORIG:1B364 00			       DCB    0
ROM_ORIG:1B365 00			       DCB    0
ROM_ORIG:1B366 00			       DCB    0
ROM_ORIG:1B367 00			       DCB    0
ROM_ORIG:1B368 00			       DCB    0
ROM_ORIG:1B369 00			       DCB    0
ROM_ORIG:1B36A 00			       DCB    0
ROM_ORIG:1B36B 00			       DCB    0
ROM_ORIG:1B36C 00			       DCB    0
ROM_ORIG:1B36D 00			       DCB    0
ROM_ORIG:1B36E 00			       DCB    0
ROM_ORIG:1B36F 00			       DCB    0
ROM_ORIG:1B370 11			       DCB 0x11
ROM_ORIG:1B371 00			       DCB    0
ROM_ORIG:1B372 10			       DCB 0x10
ROM_ORIG:1B373 00			       DCB    0
ROM_ORIG:1B374 00			       DCB    0
ROM_ORIG:1B375 00			       DCB    0
ROM_ORIG:1B376 00			       DCB    0
ROM_ORIG:1B377 00			       DCB    0
ROM_ORIG:1B378 11			       DCB 0x11
ROM_ORIG:1B379 00			       DCB    0
ROM_ORIG:1B37A 10			       DCB 0x10
ROM_ORIG:1B37B 00			       DCB    0
ROM_ORIG:1B37C 00			       DCB    0
ROM_ORIG:1B37D 00			       DCB    0
ROM_ORIG:1B37E 00			       DCB    0
ROM_ORIG:1B37F 00			       DCB    0
ROM_ORIG:1B380 01	       unk_1B380       DCB    1						     ; DATA XREF: sub_400188E0+6o
ROM_ORIG:1B380											     ; ROM:off_40018950o ...
ROM_ORIG:1B381 02			       DCB    2
ROM_ORIG:1B382 04			       DCB    4
ROM_ORIG:1B383 08			       DCB    8
ROM_ORIG:1B384 10			       DCB 0x10
ROM_ORIG:1B385 20			       DCB 0x20
ROM_ORIG:1B386 03			       DCB    3
ROM_ORIG:1B387 06			       DCB    6
ROM_ORIG:1B388 0C			       DCB  0xC
ROM_ORIG:1B389 18			       DCB 0x18
ROM_ORIG:1B38A 30			       DCB 0x30	; 0
ROM_ORIG:1B38B 23			       DCB 0x23	; #
ROM_ORIG:1B38C 05			       DCB    5
ROM_ORIG:1B38D 0A			       DCB  0xA
ROM_ORIG:1B38E 14			       DCB 0x14
ROM_ORIG:1B38F 28			       DCB 0x28	; (
ROM_ORIG:1B390 13			       DCB 0x13
ROM_ORIG:1B391 26			       DCB 0x26	; &
ROM_ORIG:1B392 0F			       DCB  0xF
ROM_ORIG:1B393 1E			       DCB 0x1E
ROM_ORIG:1B394 3C			       DCB 0x3C	; <
ROM_ORIG:1B395 3B			       DCB 0x3B	; ;
ROM_ORIG:1B396 35			       DCB 0x35	; 5
ROM_ORIG:1B397 29			       DCB 0x29	; )
ROM_ORIG:1B398 11			       DCB 0x11
ROM_ORIG:1B399 22			       DCB 0x22	; "
ROM_ORIG:1B39A 07			       DCB    7
ROM_ORIG:1B39B 0E			       DCB  0xE
ROM_ORIG:1B39C 1C			       DCB 0x1C
ROM_ORIG:1B39D 38			       DCB 0x38	; 8
ROM_ORIG:1B39E 33			       DCB 0x33	; 3
ROM_ORIG:1B39F 25			       DCB 0x25	; %
ROM_ORIG:1B3A0 09			       DCB    9
ROM_ORIG:1B3A1 12			       DCB 0x12
ROM_ORIG:1B3A2 24			       DCB 0x24	; $
ROM_ORIG:1B3A3 0B			       DCB  0xB
ROM_ORIG:1B3A4 16			       DCB 0x16
ROM_ORIG:1B3A5 2C			       DCB 0x2C	; ,
ROM_ORIG:1B3A6 1B			       DCB 0x1B
ROM_ORIG:1B3A7 36			       DCB 0x36	; 6
ROM_ORIG:1B3A8 2F			       DCB 0x2F	; /
ROM_ORIG:1B3A9 1D			       DCB 0x1D
ROM_ORIG:1B3AA 3A			       DCB 0x3A	; :
ROM_ORIG:1B3AB 37			       DCB 0x37	; 7
ROM_ORIG:1B3AC 2D			       DCB 0x2D	; -
ROM_ORIG:1B3AD 19			       DCB 0x19
ROM_ORIG:1B3AE 32			       DCB 0x32	; 2
ROM_ORIG:1B3AF 27			       DCB 0x27	; '
ROM_ORIG:1B3B0 0D			       DCB  0xD
ROM_ORIG:1B3B1 1A			       DCB 0x1A
ROM_ORIG:1B3B2 34			       DCB 0x34	; 4
ROM_ORIG:1B3B3 2B			       DCB 0x2B	; +
ROM_ORIG:1B3B4 15			       DCB 0x15
ROM_ORIG:1B3B5 2A			       DCB 0x2A	; *
ROM_ORIG:1B3B6 17			       DCB 0x17
ROM_ORIG:1B3B7 2E			       DCB 0x2E	; .
ROM_ORIG:1B3B8 1F			       DCB 0x1F
ROM_ORIG:1B3B9 3E			       DCB 0x3E	; >
ROM_ORIG:1B3BA 3F			       DCB 0x3F	; ?
ROM_ORIG:1B3BB 3D			       DCB 0x3D	; =
ROM_ORIG:1B3BC 39			       DCB 0x39	; 9
ROM_ORIG:1B3BD 31			       DCB 0x31	; 1
ROM_ORIG:1B3BE 21			       DCB 0x21	; !
ROM_ORIG:1B3BF 00			       DCB    0
ROM_ORIG:1B3C0 FF	       unk_1B3C0       DCB 0xFF						     ; DATA XREF: sub_400186FC+58o
ROM_ORIG:1B3C0											     ; sub_400186FC+96o ...
ROM_ORIG:1B3C1 00			       DCB    0
ROM_ORIG:1B3C2 01			       DCB    1
ROM_ORIG:1B3C3 06			       DCB    6
ROM_ORIG:1B3C4 02			       DCB    2
ROM_ORIG:1B3C5 0C			       DCB  0xC
ROM_ORIG:1B3C6 07			       DCB    7
ROM_ORIG:1B3C7 1A			       DCB 0x1A
ROM_ORIG:1B3C8 03			       DCB    3
ROM_ORIG:1B3C9 20			       DCB 0x20
ROM_ORIG:1B3CA 0D			       DCB  0xD
ROM_ORIG:1B3CB 23			       DCB 0x23	; #
ROM_ORIG:1B3CC 08			       DCB    8
ROM_ORIG:1B3CD 30			       DCB 0x30	; 0
ROM_ORIG:1B3CE 1B			       DCB 0x1B
ROM_ORIG:1B3CF 12			       DCB 0x12
ROM_ORIG:1B3D0 04			       DCB    4
ROM_ORIG:1B3D1 18			       DCB 0x18
ROM_ORIG:1B3D2 21			       DCB 0x21	; !
ROM_ORIG:1B3D3 10			       DCB 0x10
ROM_ORIG:1B3D4 0E			       DCB  0xE
ROM_ORIG:1B3D5 34			       DCB 0x34	; 4
ROM_ORIG:1B3D6 24			       DCB 0x24	; $
ROM_ORIG:1B3D7 36			       DCB 0x36	; 6
ROM_ORIG:1B3D8 09			       DCB    9
ROM_ORIG:1B3D9 2D			       DCB 0x2D	; -
ROM_ORIG:1B3DA 31			       DCB 0x31	; 1
ROM_ORIG:1B3DB 26			       DCB 0x26	; &
ROM_ORIG:1B3DC 1C			       DCB 0x1C
ROM_ORIG:1B3DD 29			       DCB 0x29	; )
ROM_ORIG:1B3DE 13			       DCB 0x13
ROM_ORIG:1B3DF 38			       DCB 0x38	; 8
ROM_ORIG:1B3E0 05			       DCB    5
ROM_ORIG:1B3E1 3E			       DCB 0x3E	; >
ROM_ORIG:1B3E2 19			       DCB 0x19
ROM_ORIG:1B3E3 0B			       DCB  0xB
ROM_ORIG:1B3E4 22			       DCB 0x22	; "
ROM_ORIG:1B3E5 1F			       DCB 0x1F
ROM_ORIG:1B3E6 11			       DCB 0x11
ROM_ORIG:1B3E7 2F			       DCB 0x2F	; /
ROM_ORIG:1B3E8 0F			       DCB  0xF
ROM_ORIG:1B3E9 17			       DCB 0x17
ROM_ORIG:1B3EA 35			       DCB 0x35	; 5
ROM_ORIG:1B3EB 33			       DCB 0x33	; 3
ROM_ORIG:1B3EC 25			       DCB 0x25	; %
ROM_ORIG:1B3ED 2C			       DCB 0x2C	; ,
ROM_ORIG:1B3EE 37			       DCB 0x37	; 7
ROM_ORIG:1B3EF 28			       DCB 0x28	; (
ROM_ORIG:1B3F0 0A			       DCB  0xA
ROM_ORIG:1B3F1 3D			       DCB 0x3D	; =
ROM_ORIG:1B3F2 2E			       DCB 0x2E	; .
ROM_ORIG:1B3F3 1E			       DCB 0x1E
ROM_ORIG:1B3F4 32			       DCB 0x32	; 2
ROM_ORIG:1B3F5 16			       DCB 0x16
ROM_ORIG:1B3F6 27			       DCB 0x27	; '
ROM_ORIG:1B3F7 2B			       DCB 0x2B	; +
ROM_ORIG:1B3F8 1D			       DCB 0x1D
ROM_ORIG:1B3F9 3C			       DCB 0x3C	; <
ROM_ORIG:1B3FA 2A			       DCB 0x2A	; *
ROM_ORIG:1B3FB 15			       DCB 0x15
ROM_ORIG:1B3FC 14			       DCB 0x14
ROM_ORIG:1B3FD 3B			       DCB 0x3B	; ;
ROM_ORIG:1B3FE 39			       DCB 0x39	; 9
ROM_ORIG:1B3FF 3A			       DCB 0x3A	; :
ROM_ORIG:1B400 00			       DCB    0
ROM_ORIG:1B401 00			       DCB    0
ROM_ORIG:1B402 00			       DCB    0
ROM_ORIG:1B403 00			       DCB    0
ROM_ORIG:1B404 FF			       DCB 0xFF
ROM_ORIG:1B405 FF			       DCB 0xFF
ROM_ORIG:1B406 FF			       DCB 0xFF
ROM_ORIG:1B407 00			       DCB    0
ROM_ORIG:1B408 00			       DCB    0
ROM_ORIG:1B409 00			       DCB    0
ROM_ORIG:1B40A 20			       DCB 0x20
ROM_ORIG:1B40B 24			       DCB 0x24	; $
ROM_ORIG:1B40C 00			       DCB    0
ROM_ORIG:1B40D 00			       DCB    0
ROM_ORIG:1B40E 51			       DCB 0x51	; Q
ROM_ORIG:1B40F 04			       DCB    4
ROM_ORIG:1B410 09			       DCB    9
ROM_ORIG:1B411 D0			       DCB 0xD0	; –
ROM_ORIG:1B412 FF			       DCB 0xFF
ROM_ORIG:1B413 FF			       DCB 0xFF
ROM_ORIG:1B414 FF			       DCB 0xFF
ROM_ORIG:1B415 00			       DCB    0
ROM_ORIG:1B416 00			       DCB    0
ROM_ORIG:1B417 00			       DCB    0
ROM_ORIG:1B418 21			       DCB 0x21	; !
ROM_ORIG:1B419 25			       DCB 0x25	; %
ROM_ORIG:1B41A 00			       DCB    0
ROM_ORIG:1B41B 00			       DCB    0
ROM_ORIG:1B41C 21			       DCB 0x21	; !
ROM_ORIG:1B41D 04			       DCB    4
ROM_ORIG:1B41E 00			       DCB    0
ROM_ORIG:1B41F 00			       DCB    0
ROM_ORIG:1B420 FF			       DCB 0xFF
ROM_ORIG:1B421 FF			       DCB 0xFF
ROM_ORIG:1B422 FF			       DCB 0xFF
ROM_ORIG:1B423 00			       DCB    0
ROM_ORIG:1B424 07			       DCB    7
ROM_ORIG:1B425 00			       DCB    0
ROM_ORIG:1B426 22			       DCB 0x22	; "
ROM_ORIG:1B427 26			       DCB 0x26	; &
ROM_ORIG:1B428 00			       DCB    0
ROM_ORIG:1B429 00			       DCB    0
ROM_ORIG:1B42A B8			       DCB 0xB8	; ∏
ROM_ORIG:1B42B 22			       DCB 0x22	; "
ROM_ORIG:1B42C 00			       DCB    0
ROM_ORIG:1B42D 00			       DCB    0
ROM_ORIG:1B42E FF			       DCB 0xFF
ROM_ORIG:1B42F FF			       DCB 0xFF
ROM_ORIG:1B430 FF			       DCB 0xFF
ROM_ORIG:1B431 00			       DCB    0
ROM_ORIG:1B432 00			       DCB    0
ROM_ORIG:1B433 00			       DCB    0
ROM_ORIG:1B434 23			       DCB 0x23	; #
ROM_ORIG:1B435 27			       DCB 0x27	; '
ROM_ORIG:1B436 00			       DCB    0
ROM_ORIG:1B437 00			       DCB    0
ROM_ORIG:1B438 08	       unk_1B438       DCB    8						     ; DATA XREF: process_usb_descriptors+20o
ROM_ORIG:1B439 03			       DCB    3
ROM_ORIG:1B43A 4E 00	       aN	       DCB "N",0
ROM_ORIG:1B43C 2F 00			       DCB "/",0
ROM_ORIG:1B43E 41 00	       aA	       DCB "A",0
ROM_ORIG:1B440 00			       DCB    0
ROM_ORIG:1B441 00			       DCB    0
ROM_ORIG:1B442 00			       DCB    0
ROM_ORIG:1B443 00			       DCB    0
ROM_ORIG:1B444 00			       DCB    0
ROM_ORIG:1B445 00			       DCB    0
ROM_ORIG:1B446 00			       DCB    0
ROM_ORIG:1B447 00			       DCB    0
ROM_ORIG:1B448 00			       DCB    0
ROM_ORIG:1B449 00			       DCB    0
ROM_ORIG:1B44A 00			       DCB    0
ROM_ORIG:1B44B 00			       DCB    0
ROM_ORIG:1B44C 00			       DCB    0
ROM_ORIG:1B44D 00			       DCB    0
ROM_ORIG:1B44E 00			       DCB    0
ROM_ORIG:1B44F 00			       DCB    0
ROM_ORIG:1B450 00			       DCB    0
ROM_ORIG:1B451 00			       DCB    0
ROM_ORIG:1B452 00			       DCB    0
ROM_ORIG:1B453 00			       DCB    0
ROM_ORIG:1B454 00			       DCB    0
ROM_ORIG:1B455 00			       DCB    0
ROM_ORIG:1B456 00			       DCB    0
ROM_ORIG:1B457 00			       DCB    0
ROM_ORIG:1B458 00			       DCB    0
ROM_ORIG:1B459 00			       DCB    0
ROM_ORIG:1B45A 00			       DCB    0
ROM_ORIG:1B45B 00			       DCB    0
ROM_ORIG:1B45C 00			       DCB    0
ROM_ORIG:1B45D 00			       DCB    0
ROM_ORIG:1B45E 00			       DCB    0
ROM_ORIG:1B45F 00			       DCB    0
ROM_ORIG:1B460 00			       DCB    0
ROM_ORIG:1B461 00			       DCB    0
ROM_ORIG:1B462 00			       DCB    0
ROM_ORIG:1B463 00			       DCB    0
ROM_ORIG:1B464 00			       DCB    0
ROM_ORIG:1B465 00			       DCB    0
ROM_ORIG:1B466 00			       DCB    0
ROM_ORIG:1B467 00			       DCB    0
ROM_ORIG:1B468 00			       DCB    0
ROM_ORIG:1B469 00			       DCB    0
ROM_ORIG:1B46A 24			       DCB 0x24
ROM_ORIG:1B46B 03			       DCB    3
ROM_ORIG:1B46C 54 00	       aT	       DCB "T",0
ROM_ORIG:1B46E 65 00	       aE	       DCB "e",0
ROM_ORIG:1B470 78 00	       aX	       DCB "x",0
ROM_ORIG:1B472 61 00	       aA_0	       DCB "a",0
ROM_ORIG:1B474 73 00	       aS	       DCB "s",0
ROM_ORIG:1B476 20 00			       DCB " ",0
ROM_ORIG:1B478 49 00	       aI	       DCB "I",0
ROM_ORIG:1B47A 6E 00	       aN_0	       DCB "n",0
ROM_ORIG:1B47C 73 00	       aS_0	       DCB "s",0
ROM_ORIG:1B47E 74 00	       aT_0	       DCB "t",0
ROM_ORIG:1B480 72 00	       aR	       DCB "r",0
ROM_ORIG:1B482 75 00	       aU	       DCB "u",0
ROM_ORIG:1B484 6D 00	       aM	       DCB "m",0
ROM_ORIG:1B486 65 00	       aE_0	       DCB "e",0
ROM_ORIG:1B488 6E 00	       aN_1	       DCB "n",0
ROM_ORIG:1B48A 74 00	       aT_1	       DCB "t",0
ROM_ORIG:1B48C 73 00	       aS_1	       DCB "s",0
ROM_ORIG:1B48E 00			       DCB    0
ROM_ORIG:1B48F 00			       DCB    0
ROM_ORIG:1B490 00			       DCB    0
ROM_ORIG:1B491 00			       DCB    0
ROM_ORIG:1B492 00			       DCB    0
ROM_ORIG:1B493 00			       DCB    0
ROM_ORIG:1B494 00			       DCB    0
ROM_ORIG:1B495 00			       DCB    0
ROM_ORIG:1B496 00			       DCB    0
ROM_ORIG:1B497 00			       DCB    0
ROM_ORIG:1B498 00			       DCB    0
ROM_ORIG:1B499 00			       DCB    0
ROM_ORIG:1B49A 00			       DCB    0
ROM_ORIG:1B49B 00			       DCB    0
ROM_ORIG:1B49C 0C			       DCB  0xC
ROM_ORIG:1B49D 03			       DCB    3
ROM_ORIG:1B49E 4E 00	       aN_2	       DCB "N",0
ROM_ORIG:1B4A0 6F 00	       aO	       DCB "o",0
ROM_ORIG:1B4A2 6B 00	       aK	       DCB "k",0
ROM_ORIG:1B4A4 69 00	       aI_0	       DCB "i",0
ROM_ORIG:1B4A6 61 00	       aA_1	       DCB "a",0
ROM_ORIG:1B4A8 00			       DCB    0
ROM_ORIG:1B4A9 00			       DCB    0
ROM_ORIG:1B4AA 00			       DCB    0
ROM_ORIG:1B4AB 00			       DCB    0
ROM_ORIG:1B4AC 00			       DCB    0
ROM_ORIG:1B4AD 00			       DCB    0
ROM_ORIG:1B4AE 00			       DCB    0
ROM_ORIG:1B4AF 00			       DCB    0
ROM_ORIG:1B4B0 00			       DCB    0
ROM_ORIG:1B4B1 00			       DCB    0
ROM_ORIG:1B4B2 00			       DCB    0
ROM_ORIG:1B4B3 00			       DCB    0
ROM_ORIG:1B4B4 00			       DCB    0
ROM_ORIG:1B4B5 00			       DCB    0
ROM_ORIG:1B4B6 00			       DCB    0
ROM_ORIG:1B4B7 00			       DCB    0
ROM_ORIG:1B4B8 00			       DCB    0
ROM_ORIG:1B4B9 00			       DCB    0
ROM_ORIG:1B4BA 00			       DCB    0
ROM_ORIG:1B4BB 00			       DCB    0
ROM_ORIG:1B4BC 00			       DCB    0
ROM_ORIG:1B4BD 00			       DCB    0
ROM_ORIG:1B4BE 00			       DCB    0
ROM_ORIG:1B4BF 00			       DCB    0
ROM_ORIG:1B4C0 00			       DCB    0
ROM_ORIG:1B4C1 00			       DCB    0
ROM_ORIG:1B4C2 00			       DCB    0
ROM_ORIG:1B4C3 00			       DCB    0
ROM_ORIG:1B4C4 00			       DCB    0
ROM_ORIG:1B4C5 00			       DCB    0
ROM_ORIG:1B4C6 00			       DCB    0
ROM_ORIG:1B4C7 00			       DCB    0
ROM_ORIG:1B4C8 00			       DCB    0
ROM_ORIG:1B4C9 00			       DCB    0
ROM_ORIG:1B4CA 00			       DCB    0
ROM_ORIG:1B4CB 00			       DCB    0
ROM_ORIG:1B4CC 00			       DCB    0
ROM_ORIG:1B4CD 00			       DCB    0
ROM_ORIG:1B4CE 12			       DCB 0x12
ROM_ORIG:1B4CF 03			       DCB    3
ROM_ORIG:1B4D0 4D			       DCB 0x4D	; M
ROM_ORIG:1B4D1 00			       DCB    0
ROM_ORIG:1B4D2 6F			       DCB 0x6F	; o
ROM_ORIG:1B4D3 00			       DCB    0
ROM_ORIG:1B4D4 74			       DCB 0x74	; t
ROM_ORIG:1B4D5 00			       DCB    0
ROM_ORIG:1B4D6 6F			       DCB 0x6F	; o
ROM_ORIG:1B4D7 00			       DCB    0
ROM_ORIG:1B4D8 72			       DCB 0x72	; r
ROM_ORIG:1B4D9 00			       DCB    0
ROM_ORIG:1B4DA 6F			       DCB 0x6F	; o
ROM_ORIG:1B4DB 00			       DCB    0
ROM_ORIG:1B4DC 6C			       DCB 0x6C	; l
ROM_ORIG:1B4DD 00			       DCB    0
ROM_ORIG:1B4DE 61			       DCB 0x61	; a
ROM_ORIG:1B4DF 00			       DCB    0
ROM_ORIG:1B4E0 00			       DCB    0
ROM_ORIG:1B4E1 00			       DCB    0
ROM_ORIG:1B4E2 00			       DCB    0
ROM_ORIG:1B4E3 00			       DCB    0
ROM_ORIG:1B4E4 00			       DCB    0
ROM_ORIG:1B4E5 00			       DCB    0
ROM_ORIG:1B4E6 00			       DCB    0
ROM_ORIG:1B4E7 00			       DCB    0
ROM_ORIG:1B4E8 00			       DCB    0
ROM_ORIG:1B4E9 00			       DCB    0
ROM_ORIG:1B4EA 00			       DCB    0
ROM_ORIG:1B4EB 00			       DCB    0
ROM_ORIG:1B4EC 00			       DCB    0
ROM_ORIG:1B4ED 00			       DCB    0
ROM_ORIG:1B4EE 00			       DCB    0
ROM_ORIG:1B4EF 00			       DCB    0
ROM_ORIG:1B4F0 00			       DCB    0
ROM_ORIG:1B4F1 00			       DCB    0
ROM_ORIG:1B4F2 00			       DCB    0
ROM_ORIG:1B4F3 00			       DCB    0
ROM_ORIG:1B4F4 00			       DCB    0
ROM_ORIG:1B4F5 00			       DCB    0
ROM_ORIG:1B4F6 00			       DCB    0
ROM_ORIG:1B4F7 00			       DCB    0
ROM_ORIG:1B4F8 00			       DCB    0
ROM_ORIG:1B4F9 00			       DCB    0
ROM_ORIG:1B4FA 00			       DCB    0
ROM_ORIG:1B4FB 00			       DCB    0
ROM_ORIG:1B4FC 00			       DCB    0
ROM_ORIG:1B4FD 00			       DCB    0
ROM_ORIG:1B4FE 00			       DCB    0
ROM_ORIG:1B4FF 00			       DCB    0
ROM_ORIG:1B500 12			       DCB 0x12
ROM_ORIG:1B501 03			       DCB    3
ROM_ORIG:1B502 4F			       DCB 0x4F	; O
ROM_ORIG:1B503 00			       DCB    0
ROM_ORIG:1B504 4D			       DCB 0x4D	; M
ROM_ORIG:1B505 00			       DCB    0
ROM_ORIG:1B506 41			       DCB 0x41	; A
ROM_ORIG:1B507 00			       DCB    0
ROM_ORIG:1B508 50			       DCB 0x50	; P
ROM_ORIG:1B509 00			       DCB    0
ROM_ORIG:1B50A 33			       DCB 0x33	; 3
ROM_ORIG:1B50B 00			       DCB    0
ROM_ORIG:1B50C 34			       DCB 0x34	; 4
ROM_ORIG:1B50D 00			       DCB    0
ROM_ORIG:1B50E 33			       DCB 0x33	; 3
ROM_ORIG:1B50F 00			       DCB    0
ROM_ORIG:1B510 30			       DCB 0x30	; 0
ROM_ORIG:1B511 00			       DCB    0
ROM_ORIG:1B512 00			       DCB    0
ROM_ORIG:1B513 00			       DCB    0
ROM_ORIG:1B514 00			       DCB    0
ROM_ORIG:1B515 00			       DCB    0
ROM_ORIG:1B516 00			       DCB    0
ROM_ORIG:1B517 00			       DCB    0
ROM_ORIG:1B518 00			       DCB    0
ROM_ORIG:1B519 00			       DCB    0
ROM_ORIG:1B51A 00			       DCB    0
ROM_ORIG:1B51B 00			       DCB    0
ROM_ORIG:1B51C 00			       DCB    0
ROM_ORIG:1B51D 00			       DCB    0
ROM_ORIG:1B51E 00			       DCB    0
ROM_ORIG:1B51F 00			       DCB    0
ROM_ORIG:1B520 00			       DCB    0
ROM_ORIG:1B521 00			       DCB    0
ROM_ORIG:1B522 00			       DCB    0
ROM_ORIG:1B523 00			       DCB    0
ROM_ORIG:1B524 00			       DCB    0
ROM_ORIG:1B525 00			       DCB    0
ROM_ORIG:1B526 00			       DCB    0
ROM_ORIG:1B527 00			       DCB    0
ROM_ORIG:1B528 00			       DCB    0
ROM_ORIG:1B529 00			       DCB    0
ROM_ORIG:1B52A 00			       DCB    0
ROM_ORIG:1B52B 00			       DCB    0
ROM_ORIG:1B52C 00			       DCB    0
ROM_ORIG:1B52D 00			       DCB    0
ROM_ORIG:1B52E 00			       DCB    0
ROM_ORIG:1B52F 00			       DCB    0
ROM_ORIG:1B530 00			       DCB    0
ROM_ORIG:1B531 00			       DCB    0
ROM_ORIG:1B532 12			       DCB 0x12
ROM_ORIG:1B533 03			       DCB    3
ROM_ORIG:1B534 4F			       DCB 0x4F	; O
ROM_ORIG:1B535 00			       DCB    0
ROM_ORIG:1B536 4D			       DCB 0x4D	; M
ROM_ORIG:1B537 00			       DCB    0
ROM_ORIG:1B538 41			       DCB 0x41	; A
ROM_ORIG:1B539 00			       DCB    0
ROM_ORIG:1B53A 50			       DCB 0x50	; P
ROM_ORIG:1B53B 00			       DCB    0
ROM_ORIG:1B53C 33			       DCB 0x33	; 3
ROM_ORIG:1B53D 00			       DCB    0
ROM_ORIG:1B53E 34			       DCB 0x34	; 4
ROM_ORIG:1B53F 00			       DCB    0
ROM_ORIG:1B540 33			       DCB 0x33	; 3
ROM_ORIG:1B541 00			       DCB    0
ROM_ORIG:1B542 30			       DCB 0x30	; 0
ROM_ORIG:1B543 00			       DCB    0
ROM_ORIG:1B544 00			       DCB    0
ROM_ORIG:1B545 00			       DCB    0
ROM_ORIG:1B546 00			       DCB    0
ROM_ORIG:1B547 00			       DCB    0
ROM_ORIG:1B548 00			       DCB    0
ROM_ORIG:1B549 00			       DCB    0
ROM_ORIG:1B54A 00			       DCB    0
ROM_ORIG:1B54B 00			       DCB    0
ROM_ORIG:1B54C 00			       DCB    0
ROM_ORIG:1B54D 00			       DCB    0
ROM_ORIG:1B54E 00			       DCB    0
ROM_ORIG:1B54F 00			       DCB    0
ROM_ORIG:1B550 00			       DCB    0
ROM_ORIG:1B551 00			       DCB    0
ROM_ORIG:1B552 00			       DCB    0
ROM_ORIG:1B553 00			       DCB    0
ROM_ORIG:1B554 00			       DCB    0
ROM_ORIG:1B555 00			       DCB    0
ROM_ORIG:1B556 00			       DCB    0
ROM_ORIG:1B557 00			       DCB    0
ROM_ORIG:1B558 00			       DCB    0
ROM_ORIG:1B559 00			       DCB    0
ROM_ORIG:1B55A 00			       DCB    0
ROM_ORIG:1B55B 00			       DCB    0
ROM_ORIG:1B55C 00			       DCB    0
ROM_ORIG:1B55D 00			       DCB    0
ROM_ORIG:1B55E 00			       DCB    0
ROM_ORIG:1B55F 00			       DCB    0
ROM_ORIG:1B560 00			       DCB    0
ROM_ORIG:1B561 00			       DCB    0
ROM_ORIG:1B562 00			       DCB    0
ROM_ORIG:1B563 00			       DCB    0
ROM_ORIG:1B564 1C			       DCB 0x1C
ROM_ORIG:1B565 03			       DCB    3
ROM_ORIG:1B566 4E			       DCB 0x4E	; N
ROM_ORIG:1B567 00			       DCB    0
ROM_ORIG:1B568 6F			       DCB 0x6F	; o
ROM_ORIG:1B569 00			       DCB    0
ROM_ORIG:1B56A 6B			       DCB 0x6B	; k
ROM_ORIG:1B56B 00			       DCB    0
ROM_ORIG:1B56C 69			       DCB 0x69	; i
ROM_ORIG:1B56D 00			       DCB    0
ROM_ORIG:1B56E 61			       DCB 0x61	; a
ROM_ORIG:1B56F 00			       DCB    0
ROM_ORIG:1B570 20			       DCB 0x20
ROM_ORIG:1B571 00			       DCB    0
ROM_ORIG:1B572 55			       DCB 0x55	; U
ROM_ORIG:1B573 00			       DCB    0
ROM_ORIG:1B574 53			       DCB 0x53	; S
ROM_ORIG:1B575 00			       DCB    0
ROM_ORIG:1B576 42			       DCB 0x42	; B
ROM_ORIG:1B577 00			       DCB    0
ROM_ORIG:1B578 20			       DCB 0x20
ROM_ORIG:1B579 00			       DCB    0
ROM_ORIG:1B57A 52			       DCB 0x52	; R
ROM_ORIG:1B57B 00			       DCB    0
ROM_ORIG:1B57C 4F			       DCB 0x4F	; O
ROM_ORIG:1B57D 00			       DCB    0
ROM_ORIG:1B57E 4D			       DCB 0x4D	; M
ROM_ORIG:1B57F 00			       DCB    0
ROM_ORIG:1B580 00			       DCB    0
ROM_ORIG:1B581 00			       DCB    0
ROM_ORIG:1B582 00			       DCB    0
ROM_ORIG:1B583 00			       DCB    0
ROM_ORIG:1B584 00			       DCB    0
ROM_ORIG:1B585 00			       DCB    0
ROM_ORIG:1B586 00			       DCB    0
ROM_ORIG:1B587 00			       DCB    0
ROM_ORIG:1B588 00			       DCB    0
ROM_ORIG:1B589 00			       DCB    0
ROM_ORIG:1B58A 00			       DCB    0
ROM_ORIG:1B58B 00			       DCB    0
ROM_ORIG:1B58C 00			       DCB    0
ROM_ORIG:1B58D 00			       DCB    0
ROM_ORIG:1B58E 00			       DCB    0
ROM_ORIG:1B58F 00			       DCB    0
ROM_ORIG:1B590 00			       DCB    0
ROM_ORIG:1B591 00			       DCB    0
ROM_ORIG:1B592 00			       DCB    0
ROM_ORIG:1B593 00			       DCB    0
ROM_ORIG:1B594 00			       DCB    0
ROM_ORIG:1B595 00			       DCB    0
ROM_ORIG:1B596 22			       DCB 0x22	; "
ROM_ORIG:1B597 03			       DCB    3
ROM_ORIG:1B598 53			       DCB 0x53	; S
ROM_ORIG:1B599 00			       DCB    0
ROM_ORIG:1B59A 20			       DCB 0x20
ROM_ORIG:1B59B 00			       DCB    0
ROM_ORIG:1B59C 42			       DCB 0x42	; B
ROM_ORIG:1B59D 00			       DCB    0
ROM_ORIG:1B59E 6C			       DCB 0x6C	; l
ROM_ORIG:1B59F 00			       DCB    0
ROM_ORIG:1B5A0 61			       DCB 0x61	; a
ROM_ORIG:1B5A1 00			       DCB    0
ROM_ORIG:1B5A2 6E			       DCB 0x6E	; n
ROM_ORIG:1B5A3 00			       DCB    0
ROM_ORIG:1B5A4 6B			       DCB 0x6B	; k
ROM_ORIG:1B5A5 00			       DCB    0
ROM_ORIG:1B5A6 20			       DCB 0x20
ROM_ORIG:1B5A7 00			       DCB    0
ROM_ORIG:1B5A8 4F			       DCB 0x4F	; O
ROM_ORIG:1B5A9 00			       DCB    0
ROM_ORIG:1B5AA 4D			       DCB 0x4D	; M
ROM_ORIG:1B5AB 00			       DCB    0
ROM_ORIG:1B5AC 41			       DCB 0x41	; A
ROM_ORIG:1B5AD 00			       DCB    0
ROM_ORIG:1B5AE 50			       DCB 0x50	; P
ROM_ORIG:1B5AF 00			       DCB    0
ROM_ORIG:1B5B0 33			       DCB 0x33	; 3
ROM_ORIG:1B5B1 00			       DCB    0
ROM_ORIG:1B5B2 34			       DCB 0x34	; 4
ROM_ORIG:1B5B3 00			       DCB    0
ROM_ORIG:1B5B4 33			       DCB 0x33	; 3
ROM_ORIG:1B5B5 00			       DCB    0
ROM_ORIG:1B5B6 30			       DCB 0x30	; 0
ROM_ORIG:1B5B7 00			       DCB    0
ROM_ORIG:1B5B8 00			       DCB    0
ROM_ORIG:1B5B9 00			       DCB    0
ROM_ORIG:1B5BA 00			       DCB    0
ROM_ORIG:1B5BB 00			       DCB    0
ROM_ORIG:1B5BC 00			       DCB    0
ROM_ORIG:1B5BD 00			       DCB    0
ROM_ORIG:1B5BE 00			       DCB    0
ROM_ORIG:1B5BF 00			       DCB    0
ROM_ORIG:1B5C0 00			       DCB    0
ROM_ORIG:1B5C1 00			       DCB    0
ROM_ORIG:1B5C2 00			       DCB    0
ROM_ORIG:1B5C3 00			       DCB    0
ROM_ORIG:1B5C4 00			       DCB    0
ROM_ORIG:1B5C5 00			       DCB    0
ROM_ORIG:1B5C6 00			       DCB    0
ROM_ORIG:1B5C7 00			       DCB    0
ROM_ORIG:1B5C8 08			       DCB    8
ROM_ORIG:1B5C9 03			       DCB    3
ROM_ORIG:1B5CA 4E			       DCB 0x4E	; N
ROM_ORIG:1B5CB 00			       DCB    0
ROM_ORIG:1B5CC 2F			       DCB 0x2F	; /
ROM_ORIG:1B5CD 00			       DCB    0
ROM_ORIG:1B5CE 41			       DCB 0x41	; A
ROM_ORIG:1B5CF 00			       DCB    0
ROM_ORIG:1B5D0 00			       DCB    0
ROM_ORIG:1B5D1 00			       DCB    0
ROM_ORIG:1B5D2 00			       DCB    0
ROM_ORIG:1B5D3 00			       DCB    0
ROM_ORIG:1B5D4 00			       DCB    0
ROM_ORIG:1B5D5 00			       DCB    0
ROM_ORIG:1B5D6 00			       DCB    0
ROM_ORIG:1B5D7 00			       DCB    0
ROM_ORIG:1B5D8 00			       DCB    0
ROM_ORIG:1B5D9 00			       DCB    0
ROM_ORIG:1B5DA 00			       DCB    0
ROM_ORIG:1B5DB 00			       DCB    0
ROM_ORIG:1B5DC 00			       DCB    0
ROM_ORIG:1B5DD 00			       DCB    0
ROM_ORIG:1B5DE 00			       DCB    0
ROM_ORIG:1B5DF 00			       DCB    0
ROM_ORIG:1B5E0 00			       DCB    0
ROM_ORIG:1B5E1 00			       DCB    0
ROM_ORIG:1B5E2 00			       DCB    0
ROM_ORIG:1B5E3 00			       DCB    0
ROM_ORIG:1B5E4 00			       DCB    0
ROM_ORIG:1B5E5 00			       DCB    0
ROM_ORIG:1B5E6 00			       DCB    0
ROM_ORIG:1B5E7 00			       DCB    0
ROM_ORIG:1B5E8 00			       DCB    0
ROM_ORIG:1B5E9 00			       DCB    0
ROM_ORIG:1B5EA 00			       DCB    0
ROM_ORIG:1B5EB 00			       DCB    0
ROM_ORIG:1B5EC 00			       DCB    0
ROM_ORIG:1B5ED 00			       DCB    0
ROM_ORIG:1B5EE 00			       DCB    0
ROM_ORIG:1B5EF 00			       DCB    0
ROM_ORIG:1B5F0 00			       DCB    0
ROM_ORIG:1B5F1 00			       DCB    0
ROM_ORIG:1B5F2 00			       DCB    0
ROM_ORIG:1B5F3 00			       DCB    0
ROM_ORIG:1B5F4 00			       DCB    0
ROM_ORIG:1B5F5 00			       DCB    0
ROM_ORIG:1B5F6 00			       DCB    0
ROM_ORIG:1B5F7 00			       DCB    0
ROM_ORIG:1B5F8 00			       DCB    0
ROM_ORIG:1B5F9 00			       DCB    0
ROM_ORIG:1B5FA 08			       DCB    8
ROM_ORIG:1B5FB 03			       DCB    3
ROM_ORIG:1B5FC 4E			       DCB 0x4E	; N
ROM_ORIG:1B5FD 00			       DCB    0
ROM_ORIG:1B5FE 2F			       DCB 0x2F	; /
ROM_ORIG:1B5FF 00			       DCB    0
ROM_ORIG:1B600 41			       DCB 0x41	; A
ROM_ORIG:1B601 00			       DCB    0
ROM_ORIG:1B602 00			       DCB    0
ROM_ORIG:1B603 00			       DCB    0
ROM_ORIG:1B604 00			       DCB    0
ROM_ORIG:1B605 00			       DCB    0
ROM_ORIG:1B606 00			       DCB    0
ROM_ORIG:1B607 00			       DCB    0
ROM_ORIG:1B608 00			       DCB    0
ROM_ORIG:1B609 00			       DCB    0
ROM_ORIG:1B60A 00			       DCB    0
ROM_ORIG:1B60B 00			       DCB    0
ROM_ORIG:1B60C 00			       DCB    0
ROM_ORIG:1B60D 00			       DCB    0
ROM_ORIG:1B60E 00			       DCB    0
ROM_ORIG:1B60F 00			       DCB    0
ROM_ORIG:1B610 00			       DCB    0
ROM_ORIG:1B611 00			       DCB    0
ROM_ORIG:1B612 00			       DCB    0
ROM_ORIG:1B613 00			       DCB    0
ROM_ORIG:1B614 00			       DCB    0
ROM_ORIG:1B615 00			       DCB    0
ROM_ORIG:1B616 00			       DCB    0
ROM_ORIG:1B617 00			       DCB    0
ROM_ORIG:1B618 00			       DCB    0
ROM_ORIG:1B619 00			       DCB    0
ROM_ORIG:1B61A 00			       DCB    0
ROM_ORIG:1B61B 00			       DCB    0
ROM_ORIG:1B61C 00			       DCB    0
ROM_ORIG:1B61D 00			       DCB    0
ROM_ORIG:1B61E 00			       DCB    0
ROM_ORIG:1B61F 00			       DCB    0
ROM_ORIG:1B620 00			       DCB    0
ROM_ORIG:1B621 00			       DCB    0
ROM_ORIG:1B622 00			       DCB    0
ROM_ORIG:1B623 00			       DCB    0
ROM_ORIG:1B624 00			       DCB    0
ROM_ORIG:1B625 00			       DCB    0
ROM_ORIG:1B626 00			       DCB    0
ROM_ORIG:1B627 00			       DCB    0
ROM_ORIG:1B628 00			       DCB    0
ROM_ORIG:1B629 00			       DCB    0
ROM_ORIG:1B62A 00			       DCB    0
ROM_ORIG:1B62B 00			       DCB    0
ROM_ORIG:1B62C 00			       DCB    0
ROM_ORIG:1B62D 00			       DCB    0
ROM_ORIG:1B62E 00			       DCB    0
ROM_ORIG:1B62F 00			       DCB    0
ROM_ORIG:1B630 00			       DCB    0
ROM_ORIG:1B631 00			       DCB    0
ROM_ORIG:1B632 00			       DCB    0
ROM_ORIG:1B633 00			       DCB    0
ROM_ORIG:1B634 00			       DCB    0
ROM_ORIG:1B635 00			       DCB    0
ROM_ORIG:1B636 00			       DCB    0
ROM_ORIG:1B637 00			       DCB    0
ROM_ORIG:1B638 00			       DCB    0
ROM_ORIG:1B639 00			       DCB    0
ROM_ORIG:1B63A 00			       DCB    0
ROM_ORIG:1B63B 00			       DCB    0
ROM_ORIG:1B63C 00			       DCB    0
ROM_ORIG:1B63D 00			       DCB    0
ROM_ORIG:1B63E 00			       DCB    0
ROM_ORIG:1B63F 00			       DCB    0
ROM_ORIG:1B640 00			       DCB    0
ROM_ORIG:1B641 00			       DCB    0
ROM_ORIG:1B642 00			       DCB    0
ROM_ORIG:1B643 00			       DCB    0
ROM_ORIG:1B644 00			       DCB    0
ROM_ORIG:1B645 00			       DCB    0
ROM_ORIG:1B646 00			       DCB    0
ROM_ORIG:1B647 00			       DCB    0
ROM_ORIG:1B648 00			       DCB    0
ROM_ORIG:1B649 00			       DCB    0
ROM_ORIG:1B64A 00			       DCB    0
ROM_ORIG:1B64B 00			       DCB    0
ROM_ORIG:1B64C 00			       DCB    0
ROM_ORIG:1B64D 00			       DCB    0
ROM_ORIG:1B64E 00			       DCB    0
ROM_ORIG:1B64F 00			       DCB    0
ROM_ORIG:1B650 00			       DCB    0
ROM_ORIG:1B651 00			       DCB    0
ROM_ORIG:1B652 00			       DCB    0
ROM_ORIG:1B653 00			       DCB    0
ROM_ORIG:1B654 00			       DCB    0
ROM_ORIG:1B655 00			       DCB    0
ROM_ORIG:1B656 00			       DCB    0
ROM_ORIG:1B657 00			       DCB    0
ROM_ORIG:1B658 00			       DCB    0
ROM_ORIG:1B659 00			       DCB    0
ROM_ORIG:1B65A 00			       DCB    0
ROM_ORIG:1B65B 00			       DCB    0
ROM_ORIG:1B65C 00			       DCB    0
ROM_ORIG:1B65D 00			       DCB    0
ROM_ORIG:1B65E 00			       DCB    0
ROM_ORIG:1B65F 00			       DCB    0
ROM_ORIG:1B660 00			       DCB    0
ROM_ORIG:1B661 00			       DCB    0
ROM_ORIG:1B662 00			       DCB    0
ROM_ORIG:1B663 00			       DCB    0
ROM_ORIG:1B664 00			       DCB    0
ROM_ORIG:1B665 00			       DCB    0
ROM_ORIG:1B666 00			       DCB    0
ROM_ORIG:1B667 00			       DCB    0
ROM_ORIG:1B668 00			       DCB    0
ROM_ORIG:1B669 00			       DCB    0
ROM_ORIG:1B66A 00			       DCB    0
ROM_ORIG:1B66B 00			       DCB    0
ROM_ORIG:1B66C 00			       DCB    0
ROM_ORIG:1B66D 00			       DCB    0
ROM_ORIG:1B66E 00			       DCB    0
ROM_ORIG:1B66F 00			       DCB    0
ROM_ORIG:1B670 00			       DCB    0
ROM_ORIG:1B671 00			       DCB    0
ROM_ORIG:1B672 00			       DCB    0
ROM_ORIG:1B673 00			       DCB    0
ROM_ORIG:1B674 00			       DCB    0
ROM_ORIG:1B675 00			       DCB    0
ROM_ORIG:1B676 00			       DCB    0
ROM_ORIG:1B677 00			       DCB    0
ROM_ORIG:1B678 00			       DCB    0
ROM_ORIG:1B679 00			       DCB    0
ROM_ORIG:1B67A 00			       DCB    0
ROM_ORIG:1B67B 00			       DCB    0
ROM_ORIG:1B67C 00			       DCB    0
ROM_ORIG:1B67D 00			       DCB    0
ROM_ORIG:1B67E 00			       DCB    0
ROM_ORIG:1B67F 00			       DCB    0
ROM_ORIG:1B680 00			       DCB    0
ROM_ORIG:1B681 00			       DCB    0
ROM_ORIG:1B682 00			       DCB    0
ROM_ORIG:1B683 00			       DCB    0
ROM_ORIG:1B684 00			       DCB    0
ROM_ORIG:1B685 00			       DCB    0
ROM_ORIG:1B686 00			       DCB    0
ROM_ORIG:1B687 00			       DCB    0
ROM_ORIG:1B688 00			       DCB    0
ROM_ORIG:1B689 00			       DCB    0
ROM_ORIG:1B68A 00			       DCB    0
ROM_ORIG:1B68B 00			       DCB    0
ROM_ORIG:1B68C 00			       DCB    0
ROM_ORIG:1B68D 00			       DCB    0
ROM_ORIG:1B68E 00			       DCB    0
ROM_ORIG:1B68F 00			       DCB    0
ROM_ORIG:1B690 09	       unk_1B690       DCB    9						     ; DATA XREF: usb_descriptors_parse+5Ao
ROM_ORIG:1B690											     ; usb_descriptors_parse:loc_4001A6A4o ...
ROM_ORIG:1B691 02			       DCB    2
ROM_ORIG:1B692 20			       DCB 0x20
ROM_ORIG:1B693 00			       DCB    0
ROM_ORIG:1B694 01			       DCB    1
ROM_ORIG:1B695 01			       DCB    1
ROM_ORIG:1B696 01			       DCB    1
ROM_ORIG:1B697 C0			       DCB 0xC0	; ¿
ROM_ORIG:1B698 32			       DCB 0x32	; 2
ROM_ORIG:1B699 09			       DCB    9
ROM_ORIG:1B69A 04			       DCB    4
ROM_ORIG:1B69B 00			       DCB    0
ROM_ORIG:1B69C 00			       DCB    0
ROM_ORIG:1B69D 02			       DCB    2
ROM_ORIG:1B69E FF			       DCB 0xFF
ROM_ORIG:1B69F FF			       DCB 0xFF
ROM_ORIG:1B6A0 FF			       DCB 0xFF
ROM_ORIG:1B6A1 02			       DCB    2
ROM_ORIG:1B6A2 07			       DCB    7
ROM_ORIG:1B6A3 05			       DCB    5
ROM_ORIG:1B6A4 81			       DCB 0x81	; Å
ROM_ORIG:1B6A5 02			       DCB    2
ROM_ORIG:1B6A6 00			       DCB    0
ROM_ORIG:1B6A7 02			       DCB    2
ROM_ORIG:1B6A8 00			       DCB    0
ROM_ORIG:1B6A9 07			       DCB    7
ROM_ORIG:1B6AA 05			       DCB    5
ROM_ORIG:1B6AB 01			       DCB    1
ROM_ORIG:1B6AC 02			       DCB    2
ROM_ORIG:1B6AD 00			       DCB    0
ROM_ORIG:1B6AE 02			       DCB    2
ROM_ORIG:1B6AF 00			       DCB    0
ROM_ORIG:1B6B0 09			       DCB    9
ROM_ORIG:1B6B1 02			       DCB    2
ROM_ORIG:1B6B2 20			       DCB 0x20
ROM_ORIG:1B6B3 00			       DCB    0
ROM_ORIG:1B6B4 01			       DCB    1
ROM_ORIG:1B6B5 01			       DCB    1
ROM_ORIG:1B6B6 01			       DCB    1
ROM_ORIG:1B6B7 C0			       DCB 0xC0	; ¿
ROM_ORIG:1B6B8 32			       DCB 0x32	; 2
ROM_ORIG:1B6B9 09			       DCB    9
ROM_ORIG:1B6BA 04			       DCB    4
ROM_ORIG:1B6BB 00			       DCB    0
ROM_ORIG:1B6BC 00			       DCB    0
ROM_ORIG:1B6BD 02			       DCB    2
ROM_ORIG:1B6BE FF			       DCB 0xFF
ROM_ORIG:1B6BF FF			       DCB 0xFF
ROM_ORIG:1B6C0 FF			       DCB 0xFF
ROM_ORIG:1B6C1 02			       DCB    2
ROM_ORIG:1B6C2 07			       DCB    7
ROM_ORIG:1B6C3 05			       DCB    5
ROM_ORIG:1B6C4 81			       DCB 0x81	; Å
ROM_ORIG:1B6C5 02			       DCB    2
ROM_ORIG:1B6C6 40			       DCB 0x40	; @
ROM_ORIG:1B6C7 00			       DCB    0
ROM_ORIG:1B6C8 00			       DCB    0
ROM_ORIG:1B6C9 07			       DCB    7
ROM_ORIG:1B6CA 05			       DCB    5
ROM_ORIG:1B6CB 01			       DCB    1
ROM_ORIG:1B6CC 02			       DCB    2
ROM_ORIG:1B6CD 40			       DCB 0x40	; @
ROM_ORIG:1B6CE 00			       DCB    0
ROM_ORIG:1B6CF 00			       DCB    0
ROM_ORIG:1B6D0 09			       DCB    9
ROM_ORIG:1B6D1 07			       DCB    7
ROM_ORIG:1B6D2 20			       DCB 0x20
ROM_ORIG:1B6D3 00			       DCB    0
ROM_ORIG:1B6D4 01			       DCB    1
ROM_ORIG:1B6D5 01			       DCB    1
ROM_ORIG:1B6D6 01			       DCB    1
ROM_ORIG:1B6D7 C0			       DCB 0xC0	; ¿
ROM_ORIG:1B6D8 32			       DCB 0x32	; 2
ROM_ORIG:1B6D9 09			       DCB    9
ROM_ORIG:1B6DA 04			       DCB    4
ROM_ORIG:1B6DB 00			       DCB    0
ROM_ORIG:1B6DC 00			       DCB    0
ROM_ORIG:1B6DD 02			       DCB    2
ROM_ORIG:1B6DE FF			       DCB 0xFF
ROM_ORIG:1B6DF FF			       DCB 0xFF
ROM_ORIG:1B6E0 FF			       DCB 0xFF
ROM_ORIG:1B6E1 02			       DCB    2
ROM_ORIG:1B6E2 07			       DCB    7
ROM_ORIG:1B6E3 05			       DCB    5
ROM_ORIG:1B6E4 81			       DCB 0x81	; Å
ROM_ORIG:1B6E5 02			       DCB    2
ROM_ORIG:1B6E6 40			       DCB 0x40	; @
ROM_ORIG:1B6E7 00			       DCB    0
ROM_ORIG:1B6E8 00			       DCB    0
ROM_ORIG:1B6E9 07			       DCB    7
ROM_ORIG:1B6EA 05			       DCB    5
ROM_ORIG:1B6EB 01			       DCB    1
ROM_ORIG:1B6EC 02			       DCB    2
ROM_ORIG:1B6ED 40			       DCB 0x40	; @
ROM_ORIG:1B6EE 00			       DCB    0
ROM_ORIG:1B6EF 00			       DCB    0
ROM_ORIG:1B6F0 09			       DCB    9
ROM_ORIG:1B6F1 07			       DCB    7
ROM_ORIG:1B6F2 20			       DCB 0x20
ROM_ORIG:1B6F3 00			       DCB    0
ROM_ORIG:1B6F4 01			       DCB    1
ROM_ORIG:1B6F5 01			       DCB    1
ROM_ORIG:1B6F6 01			       DCB    1
ROM_ORIG:1B6F7 C0			       DCB 0xC0	; ¿
ROM_ORIG:1B6F8 32			       DCB 0x32	; 2
ROM_ORIG:1B6F9 09			       DCB    9
ROM_ORIG:1B6FA 04			       DCB    4
ROM_ORIG:1B6FB 00			       DCB    0
ROM_ORIG:1B6FC 00			       DCB    0
ROM_ORIG:1B6FD 02			       DCB    2
ROM_ORIG:1B6FE FF			       DCB 0xFF
ROM_ORIG:1B6FF FF			       DCB 0xFF
ROM_ORIG:1B700 FF			       DCB 0xFF
ROM_ORIG:1B701 02			       DCB    2
ROM_ORIG:1B702 07			       DCB    7
ROM_ORIG:1B703 05			       DCB    5
ROM_ORIG:1B704 81			       DCB 0x81	; Å
ROM_ORIG:1B705 02			       DCB    2
ROM_ORIG:1B706 00			       DCB    0
ROM_ORIG:1B707 02			       DCB    2
ROM_ORIG:1B708 00			       DCB    0
ROM_ORIG:1B709 07			       DCB    7
ROM_ORIG:1B70A 05			       DCB    5
ROM_ORIG:1B70B 01			       DCB    1
ROM_ORIG:1B70C 02			       DCB    2
ROM_ORIG:1B70D 00			       DCB    0
ROM_ORIG:1B70E 02			       DCB    2
ROM_ORIG:1B70F 00			       DCB    0
ROM_ORIG:1B710 0A			       DCB  0xA
ROM_ORIG:1B711 06			       DCB    6
ROM_ORIG:1B712 10			       DCB 0x10
ROM_ORIG:1B713 02			       DCB    2
ROM_ORIG:1B714 FF			       DCB 0xFF
ROM_ORIG:1B715 FF			       DCB 0xFF
ROM_ORIG:1B716 FF			       DCB 0xFF
ROM_ORIG:1B717 40			       DCB 0x40	; @
ROM_ORIG:1B718 01			       DCB    1
ROM_ORIG:1B719 00			       DCB    0
ROM_ORIG:1B71A 04			       DCB    4
ROM_ORIG:1B71B 03			       DCB    3
ROM_ORIG:1B71C 09			       DCB    9
ROM_ORIG:1B71D 04			       DCB    4
ROM_ORIG:1B71E 00			       DCB    0
ROM_ORIG:1B71F 00			       DCB    0
ROM_ORIG:1B720 00			       DCB    0
ROM_ORIG:1B721 00			       DCB    0
ROM_ORIG:1B722 00			       DCB    0
ROM_ORIG:1B723 00			       DCB    0
ROM_ORIG:1B724 00			       DCB    0
ROM_ORIG:1B725 00			       DCB    0
ROM_ORIG:1B726 00			       DCB    0
ROM_ORIG:1B727 00			       DCB    0
ROM_ORIG:1B728 00			       DCB    0
ROM_ORIG:1B729 00			       DCB    0
ROM_ORIG:1B72A 00			       DCB    0
ROM_ORIG:1B72B 00			       DCB    0
ROM_ORIG:1B72C 00			       DCB    0
ROM_ORIG:1B72D 00			       DCB    0
ROM_ORIG:1B72E 00			       DCB    0
ROM_ORIG:1B72F 00			       DCB    0
ROM_ORIG:1B730 00			       DCB    0
ROM_ORIG:1B731 00			       DCB    0
ROM_ORIG:1B732 00			       DCB    0
ROM_ORIG:1B733 00			       DCB    0
ROM_ORIG:1B734 00			       DCB    0
ROM_ORIG:1B735 00			       DCB    0
ROM_ORIG:1B736 00			       DCB    0
ROM_ORIG:1B737 00			       DCB    0
ROM_ORIG:1B738 00			       DCB    0
ROM_ORIG:1B739 00			       DCB    0
ROM_ORIG:1B73A 00			       DCB    0
ROM_ORIG:1B73B 00			       DCB    0
ROM_ORIG:1B73C 00			       DCB    0
ROM_ORIG:1B73D 00			       DCB    0
ROM_ORIG:1B73E 00			       DCB    0
ROM_ORIG:1B73F 00			       DCB    0
ROM_ORIG:1B740 00			       DCB    0
ROM_ORIG:1B741 00			       DCB    0
ROM_ORIG:1B742 00			       DCB    0
ROM_ORIG:1B743 00			       DCB    0
ROM_ORIG:1B744 00			       DCB    0
ROM_ORIG:1B745 00			       DCB    0
ROM_ORIG:1B746 00			       DCB    0
ROM_ORIG:1B747 00			       DCB    0
ROM_ORIG:1B748 00			       DCB    0
ROM_ORIG:1B749 00			       DCB    0
ROM_ORIG:1B74A 00			       DCB    0
ROM_ORIG:1B74B 00			       DCB    0
ROM_ORIG:1B74C 08			       DCB    8
ROM_ORIG:1B74D 03			       DCB    3
ROM_ORIG:1B74E 4E			       DCB 0x4E	; N
ROM_ORIG:1B74F 00			       DCB    0
ROM_ORIG:1B750 2F			       DCB 0x2F	; /
ROM_ORIG:1B751 00			       DCB    0
ROM_ORIG:1B752 41			       DCB 0x41	; A
ROM_ORIG:1B753 00			       DCB    0
ROM_ORIG:1B754 00			       DCB    0
ROM_ORIG:1B755 00			       DCB    0
ROM_ORIG:1B756 00			       DCB    0
ROM_ORIG:1B757 00			       DCB    0
ROM_ORIG:1B758 00			       DCB    0
ROM_ORIG:1B759 00			       DCB    0
ROM_ORIG:1B75A 00			       DCB    0
ROM_ORIG:1B75B 00			       DCB    0
ROM_ORIG:1B75C 00			       DCB    0
ROM_ORIG:1B75D 00			       DCB    0
ROM_ORIG:1B75E 00			       DCB    0
ROM_ORIG:1B75F 00			       DCB    0
ROM_ORIG:1B760 00			       DCB    0
ROM_ORIG:1B761 00			       DCB    0
ROM_ORIG:1B762 00			       DCB    0
ROM_ORIG:1B763 00			       DCB    0
ROM_ORIG:1B764 00			       DCB    0
ROM_ORIG:1B765 00			       DCB    0
ROM_ORIG:1B766 00			       DCB    0
ROM_ORIG:1B767 00			       DCB    0
ROM_ORIG:1B768 00			       DCB    0
ROM_ORIG:1B769 00			       DCB    0
ROM_ORIG:1B76A 00			       DCB    0
ROM_ORIG:1B76B 00			       DCB    0
ROM_ORIG:1B76C 00			       DCB    0
ROM_ORIG:1B76D 00			       DCB    0
ROM_ORIG:1B76E 00			       DCB    0
ROM_ORIG:1B76F 00			       DCB    0
ROM_ORIG:1B770 00			       DCB    0
ROM_ORIG:1B771 00			       DCB    0
ROM_ORIG:1B772 00			       DCB    0
ROM_ORIG:1B773 00			       DCB    0
ROM_ORIG:1B774 00			       DCB    0
ROM_ORIG:1B775 00			       DCB    0
ROM_ORIG:1B776 00			       DCB    0
ROM_ORIG:1B777 00			       DCB    0
ROM_ORIG:1B778 00			       DCB    0
ROM_ORIG:1B779 00			       DCB    0
ROM_ORIG:1B77A 00			       DCB    0
ROM_ORIG:1B77B 00			       DCB    0
ROM_ORIG:1B77C 00			       DCB    0
ROM_ORIG:1B77D 00			       DCB    0
ROM_ORIG:1B77E 08			       DCB    8
ROM_ORIG:1B77F 03			       DCB    3
ROM_ORIG:1B780 70			       DCB 0x70	; p
ROM_ORIG:1B781 00			       DCB    0
ROM_ORIG:1B782 62			       DCB 0x62	; b
ROM_ORIG:1B783 00			       DCB    0
ROM_ORIG:1B784 63			       DCB 0x63	; c
ROM_ORIG:1B785 00			       DCB    0
ROM_ORIG:1B786 00			       DCB    0
ROM_ORIG:1B787 00			       DCB    0
ROM_ORIG:1B788 00			       DCB    0
ROM_ORIG:1B789 00			       DCB    0
ROM_ORIG:1B78A 00			       DCB    0
ROM_ORIG:1B78B 00			       DCB    0
ROM_ORIG:1B78C 00			       DCB    0
ROM_ORIG:1B78D 00			       DCB    0
ROM_ORIG:1B78E 00			       DCB    0
ROM_ORIG:1B78F 00			       DCB    0
ROM_ORIG:1B790 00			       DCB    0
ROM_ORIG:1B791 00			       DCB    0
ROM_ORIG:1B792 00			       DCB    0
ROM_ORIG:1B793 00			       DCB    0
ROM_ORIG:1B794 00			       DCB    0
ROM_ORIG:1B795 00			       DCB    0
ROM_ORIG:1B796 00			       DCB    0
ROM_ORIG:1B797 00			       DCB    0
ROM_ORIG:1B798 00			       DCB    0
ROM_ORIG:1B799 00			       DCB    0
ROM_ORIG:1B79A 00			       DCB    0
ROM_ORIG:1B79B 00			       DCB    0
ROM_ORIG:1B79C 00			       DCB    0
ROM_ORIG:1B79D 00			       DCB    0
ROM_ORIG:1B79E 00			       DCB    0
ROM_ORIG:1B79F 00			       DCB    0
ROM_ORIG:1B7A0 00			       DCB    0
ROM_ORIG:1B7A1 00			       DCB    0
ROM_ORIG:1B7A2 00			       DCB    0
ROM_ORIG:1B7A3 00			       DCB    0
ROM_ORIG:1B7A4 00			       DCB    0
ROM_ORIG:1B7A5 00			       DCB    0
ROM_ORIG:1B7A6 00			       DCB    0
ROM_ORIG:1B7A7 00			       DCB    0
ROM_ORIG:1B7A8 00			       DCB    0
ROM_ORIG:1B7A9 00			       DCB    0
ROM_ORIG:1B7AA 00			       DCB    0
ROM_ORIG:1B7AB 00			       DCB    0
ROM_ORIG:1B7AC 00			       DCB    0
ROM_ORIG:1B7AD 00			       DCB    0
ROM_ORIG:1B7AE 00			       DCB    0
ROM_ORIG:1B7AF 00			       DCB    0
ROM_ORIG:1B7B0 08	       unk_1B7B0       DCB    8						     ; DATA XREF: usb_descriptors_parse:loc_4001A6D8o
ROM_ORIG:1B7B0											     ; usb_descriptors_parse+A2o
ROM_ORIG:1B7B1 03			       DCB    3
ROM_ORIG:1B7B2 70			       DCB 0x70	; p
ROM_ORIG:1B7B3 00			       DCB    0
ROM_ORIG:1B7B4 62			       DCB 0x62	; b
ROM_ORIG:1B7B5 00			       DCB    0
ROM_ORIG:1B7B6 69			       DCB 0x69	; i
ROM_ORIG:1B7B7 00			       DCB    0
ROM_ORIG:1B7B8 00			       DCB    0
ROM_ORIG:1B7B9 00			       DCB    0
ROM_ORIG:1B7BA 00			       DCB    0
ROM_ORIG:1B7BB 00			       DCB    0
ROM_ORIG:1B7BC 00			       DCB    0
ROM_ORIG:1B7BD 00			       DCB    0
ROM_ORIG:1B7BE 00			       DCB    0
ROM_ORIG:1B7BF 00			       DCB    0
ROM_ORIG:1B7C0 00			       DCB    0
ROM_ORIG:1B7C1 00			       DCB    0
ROM_ORIG:1B7C2 00			       DCB    0
ROM_ORIG:1B7C3 00			       DCB    0
ROM_ORIG:1B7C4 00			       DCB    0
ROM_ORIG:1B7C5 00			       DCB    0
ROM_ORIG:1B7C6 00			       DCB    0
ROM_ORIG:1B7C7 00			       DCB    0
ROM_ORIG:1B7C8 00			       DCB    0
ROM_ORIG:1B7C9 00			       DCB    0
ROM_ORIG:1B7CA 00			       DCB    0
ROM_ORIG:1B7CB 00			       DCB    0
ROM_ORIG:1B7CC 00			       DCB    0
ROM_ORIG:1B7CD 00			       DCB    0
ROM_ORIG:1B7CE 00			       DCB    0
ROM_ORIG:1B7CF 00			       DCB    0
ROM_ORIG:1B7D0 00			       DCB    0
ROM_ORIG:1B7D1 00			       DCB    0
ROM_ORIG:1B7D2 00			       DCB    0
ROM_ORIG:1B7D3 00			       DCB    0
ROM_ORIG:1B7D4 00			       DCB    0
ROM_ORIG:1B7D5 00			       DCB    0
ROM_ORIG:1B7D6 00			       DCB    0
ROM_ORIG:1B7D7 00			       DCB    0
ROM_ORIG:1B7D8 00			       DCB    0
ROM_ORIG:1B7D9 00			       DCB    0
ROM_ORIG:1B7DA 00			       DCB    0
ROM_ORIG:1B7DB 00			       DCB    0
ROM_ORIG:1B7DC 00			       DCB    0
ROM_ORIG:1B7DD 00			       DCB    0
ROM_ORIG:1B7DE 00			       DCB    0
ROM_ORIG:1B7DF 00			       DCB    0
ROM_ORIG:1B7E0 00			       DCB    0
ROM_ORIG:1B7E1 00			       DCB    0
ROM_ORIG:1B7E2 52 26 44	00     _RD	       DCB "R&D",0                                           ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B7E6 32 4E 44	00     _2ND	       DCB "2ND",0                                           ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B7EA 43 48 4D	4D+    _CHMMCSD	       DCB "CHMMCSD",0                                       ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B7F2 43 48 00	       _CH	       DCB "CH",0                                            ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B7F5 43 48 46	4C+    _CHFLASH	       DCB "CHFLASH",0                                       ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B7FD 43 48 52	41+    _CHRAM	       DCB "CHRAM",0                                         ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B803 48 4C 4F	00     _HLO	       DCB "HLO",0                                           ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B807 4D 4C 4F	00     _MLO	       DCB "MLO",0                                           ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B80B 55 4C 4F	00     _ULO	       DCB "ULO",0                                           ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B80F 50 52 49	4D+    _PRIMAPP	       DCB "PRIMAPP",0                                       ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B817 58 2D 4C	4F+    _XLOADER	       DCB "X-LOADER",0                                      ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B820 43 48 53	45+    _CHSETTINGS     DCB "CHSETTINGS",0                                    ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B82B 4B 45 59	53+    _KEYS	       DCB "KEYS",0                                          ; DATA XREF: ROM:ISW_markso
ROM_ORIG:1B830 60			       DCB 0x60	; `
ROM_ORIG:1B831 B8			       DCB 0xB8	; ∏
ROM_ORIG:1B832 01			       DCB    1
ROM_ORIG:1B833 00			       DCB    0
ROM_ORIG:1B834 B0			       DCB 0xB0	; ∞
ROM_ORIG:1B835 FC			       DCB 0xFC	; ¸
ROM_ORIG:1B836 20			       DCB 0x20
ROM_ORIG:1B837 40			       DCB 0x40	; @
ROM_ORIG:1B838 2C			       DCB 0x2C	; ,
ROM_ORIG:1B839 00			       DCB    0
ROM_ORIG:1B83A 00			       DCB    0
ROM_ORIG:1B83B 00			       DCB    0
ROM_ORIG:1B83C 48			       DCB 0x48	; H
ROM_ORIG:1B83D 47			       DCB 0x47	; G
ROM_ORIG:1B83E 01			       DCB    1
ROM_ORIG:1B83F 00			       DCB    0
ROM_ORIG:1B840 8C			       DCB 0x8C	; å
ROM_ORIG:1B841 B8			       DCB 0xB8	; ∏
ROM_ORIG:1B842 01			       DCB    1
ROM_ORIG:1B843 00			       DCB    0
ROM_ORIG:1B844 C8			       DCB 0xC8	; »
ROM_ORIG:1B845 FF			       DCB 0xFF
ROM_ORIG:1B846 20			       DCB 0x20
ROM_ORIG:1B847 40			       DCB 0x40	; @
ROM_ORIG:1B848 38			       DCB 0x38	; 8
ROM_ORIG:1B849 00			       DCB    0
ROM_ORIG:1B84A 00			       DCB    0
ROM_ORIG:1B84B 00			       DCB    0
ROM_ORIG:1B84C 48			       DCB 0x48	; H
ROM_ORIG:1B84D 47			       DCB 0x47	; G
ROM_ORIG:1B84E 01			       DCB    1
ROM_ORIG:1B84F 00			       DCB    0
ROM_ORIG:1B850 8C			       DCB 0x8C	; å
ROM_ORIG:1B851 B8			       DCB 0xB8	; ∏
ROM_ORIG:1B852 01			       DCB    1
ROM_ORIG:1B853 00			       DCB    0
ROM_ORIG:1B854 DC			       DCB 0xDC	; ‹
ROM_ORIG:1B855 FC			       DCB 0xFC	; ¸
ROM_ORIG:1B856 20			       DCB 0x20
ROM_ORIG:1B857 40			       DCB 0x40	; @
ROM_ORIG:1B858 24			       DCB 0x24	; $
ROM_ORIG:1B859 01			       DCB    1
ROM_ORIG:1B85A 00			       DCB    0
ROM_ORIG:1B85B 00			       DCB    0
ROM_ORIG:1B85C 70			       DCB 0x70	; p
ROM_ORIG:1B85D 47			       DCB 0x47	; G
ROM_ORIG:1B85E 01			       DCB    1
ROM_ORIG:1B85F 00			       DCB    0
ROM_ORIG:1B860 00			       DCB    0
ROM_ORIG:1B861 00			       DCB    0
ROM_ORIG:1B862 07			       DCB    7
ROM_ORIG:1B863 48			       DCB 0x48	; H
ROM_ORIG:1B864 00			       DCB    0
ROM_ORIG:1B865 20			       DCB 0x20
ROM_ORIG:1B866 07			       DCB    7
ROM_ORIG:1B867 48			       DCB 0x48	; H
ROM_ORIG:1B868 00			       DCB    0
ROM_ORIG:1B869 00			       DCB    0
ROM_ORIG:1B86A 06			       DCB    6
ROM_ORIG:1B86B 48			       DCB 0x48	; H
ROM_ORIG:1B86C 00			       DCB    0
ROM_ORIG:1B86D 00			       DCB    0
ROM_ORIG:1B86E 01			       DCB    1
ROM_ORIG:1B86F 00			       DCB    0
ROM_ORIG:1B870 12			       DCB 0x12
ROM_ORIG:1B871 01			       DCB    1
ROM_ORIG:1B872 10			       DCB 0x10
ROM_ORIG:1B873 02			       DCB    2
ROM_ORIG:1B874 00			       DCB    0
ROM_ORIG:1B875 00			       DCB    0
ROM_ORIG:1B876 00			       DCB    0
ROM_ORIG:1B877 40			       DCB 0x40	; @
ROM_ORIG:1B878 00			       DCB    0
ROM_ORIG:1B879 00			       DCB    0
ROM_ORIG:1B87A 00			       DCB    0
ROM_ORIG:1B87B 00			       DCB    0
ROM_ORIG:1B87C 00			       DCB    0
ROM_ORIG:1B87D 00			       DCB    0
ROM_ORIG:1B87E 00			       DCB    0
ROM_ORIG:1B87F 00			       DCB    0
ROM_ORIG:1B880 00			       DCB    0
ROM_ORIG:1B881 01			       DCB    1
ROM_ORIG:1B882 00			       DCB    0
ROM_ORIG:1B883 00			       DCB    0
ROM_ORIG:1B884 00			       DCB    0
ROM_ORIG:1B885 00			       DCB    0
ROM_ORIG:1B886 00			       DCB    0
ROM_ORIG:1B887 00			       DCB    0
ROM_ORIG:1B888 00			       DCB    0
ROM_ORIG:1B889 00			       DCB    0
ROM_ORIG:1B88A 00			       DCB    0
ROM_ORIG:1B88B 00			       DCB    0
ROM_ORIG:1B88C 14			       DCB 0x14
ROM_ORIG:1B88D F0			       DCB 0xF0	; 
ROM_ORIG:1B88E 9F			       DCB 0x9F	; ü
ROM_ORIG:1B88F E5			       DCB 0xE5	; Â
ROM_ORIG:1B890 14			       DCB 0x14
ROM_ORIG:1B891 F0			       DCB 0xF0	; 
ROM_ORIG:1B892 9F			       DCB 0x9F	; ü
ROM_ORIG:1B893 E5			       DCB 0xE5	; Â
ROM_ORIG:1B894 14			       DCB 0x14
ROM_ORIG:1B895 F0			       DCB 0xF0	; 
ROM_ORIG:1B896 9F			       DCB 0x9F	; ü
ROM_ORIG:1B897 E5			       DCB 0xE5	; Â
ROM_ORIG:1B898 14			       DCB 0x14
ROM_ORIG:1B899 F0			       DCB 0xF0	; 
ROM_ORIG:1B89A 9F			       DCB 0x9F	; ü
ROM_ORIG:1B89B E5			       DCB 0xE5	; Â
ROM_ORIG:1B89C 14			       DCB 0x14
ROM_ORIG:1B89D F0			       DCB 0xF0	; 
ROM_ORIG:1B89E 9F			       DCB 0x9F	; ü
ROM_ORIG:1B89F E5			       DCB 0xE5	; Â
ROM_ORIG:1B8A0 14			       DCB 0x14
ROM_ORIG:1B8A1 F0			       DCB 0xF0	; 
ROM_ORIG:1B8A2 9F			       DCB 0x9F	; ü
ROM_ORIG:1B8A3 E5			       DCB 0xE5	; Â
ROM_ORIG:1B8A4 14			       DCB 0x14
ROM_ORIG:1B8A5 F0			       DCB 0xF0	; 
ROM_ORIG:1B8A6 9F			       DCB 0x9F	; ü
ROM_ORIG:1B8A7 E5			       DCB 0xE5	; Â
ROM_ORIG:1B8A8 80			       DCB 0x80	; Ä
ROM_ORIG:1B8A9 40			       DCB 0x40	; @
ROM_ORIG:1B8AA 01			       DCB    1
ROM_ORIG:1B8AB 00			       DCB    0
ROM_ORIG:1B8AC 84			       DCB 0x84	; Ñ
ROM_ORIG:1B8AD 40			       DCB 0x40	; @
ROM_ORIG:1B8AE 01			       DCB    1
ROM_ORIG:1B8AF 00			       DCB    0
ROM_ORIG:1B8B0 30			       DCB 0x30	; 0
ROM_ORIG:1B8B1 49			       DCB 0x49	; I
ROM_ORIG:1B8B2 01			       DCB    1
ROM_ORIG:1B8B3 00			       DCB    0
ROM_ORIG:1B8B4 3C			       DCB 0x3C	; <
ROM_ORIG:1B8B5 49			       DCB 0x49	; I
ROM_ORIG:1B8B6 01			       DCB    1
ROM_ORIG:1B8B7 00			       DCB    0
ROM_ORIG:1B8B8 90			       DCB 0x90	; ê
ROM_ORIG:1B8B9 40			       DCB 0x40	; @
ROM_ORIG:1B8BA 01			       DCB    1
ROM_ORIG:1B8BB 00			       DCB    0
ROM_ORIG:1B8BC 00			       DCB    0
ROM_ORIG:1B8BD 4A			       DCB 0x4A	; J
ROM_ORIG:1B8BE 01			       DCB    1
ROM_ORIG:1B8BF 00			       DCB    0
ROM_ORIG:1B8C0 98			       DCB 0x98	; ò
ROM_ORIG:1B8C1 40			       DCB 0x40	; @
ROM_ORIG:1B8C2 01			       DCB    1
ROM_ORIG:1B8C3 00			       DCB    0
ROM_ORIG:1B8C4 00			       DCB    0
ROM_ORIG:1B8C5 00			       DCB    0
ROM_ORIG:1B8C6 00			       DCB    0
ROM_ORIG:1B8C7 00			       DCB    0
ROM_ORIG:1B8C8 00			       DCB    0
ROM_ORIG:1B8C9 00			       DCB    0
ROM_ORIG:1B8CA 00			       DCB    0
ROM_ORIG:1B8CB 00			       DCB    0
ROM_ORIG:1B8CC 00			       DCB    0
ROM_ORIG:1B8CD 00			       DCB    0
ROM_ORIG:1B8CE 00			       DCB    0
ROM_ORIG:1B8CF 00			       DCB    0
ROM_ORIG:1B8D0 00			       DCB    0
ROM_ORIG:1B8D1 00			       DCB    0
ROM_ORIG:1B8D2 00			       DCB    0
ROM_ORIG:1B8D3 00			       DCB    0
ROM_ORIG:1B8D4 00			       DCB    0
ROM_ORIG:1B8D5 00			       DCB    0
ROM_ORIG:1B8D6 00			       DCB    0
ROM_ORIG:1B8D7 00			       DCB    0
ROM_ORIG:1B8D8 00			       DCB    0
ROM_ORIG:1B8D9 00			       DCB    0
ROM_ORIG:1B8DA 00			       DCB    0
ROM_ORIG:1B8DB 00			       DCB    0
ROM_ORIG:1B8DC 00			       DCB    0
ROM_ORIG:1B8DD 00			       DCB    0
ROM_ORIG:1B8DE 00			       DCB    0
ROM_ORIG:1B8DF 00			       DCB    0
ROM_ORIG:1B8E0 00			       DCB    0
ROM_ORIG:1B8E1 00			       DCB    0
ROM_ORIG:1B8E2 00			       DCB    0
ROM_ORIG:1B8E3 00			       DCB    0
ROM_ORIG:1B8E4 00			       DCB    0
ROM_ORIG:1B8E5 00			       DCB    0
ROM_ORIG:1B8E6 00			       DCB    0
ROM_ORIG:1B8E7 00			       DCB    0
ROM_ORIG:1B8E8 00			       DCB    0
ROM_ORIG:1B8E9 00			       DCB    0
ROM_ORIG:1B8EA 00			       DCB    0
ROM_ORIG:1B8EB 00			       DCB    0
ROM_ORIG:1B8EC 00			       DCB    0
ROM_ORIG:1B8ED 00			       DCB    0
ROM_ORIG:1B8EE 00			       DCB    0
ROM_ORIG:1B8EF 00			       DCB    0
ROM_ORIG:1B8F0 00			       DCB    0
ROM_ORIG:1B8F1 00			       DCB    0
ROM_ORIG:1B8F2 00			       DCB    0
ROM_ORIG:1B8F3 00			       DCB    0
ROM_ORIG:1B8F4 00			       DCB    0
ROM_ORIG:1B8F5 00			       DCB    0
ROM_ORIG:1B8F6 00			       DCB    0
ROM_ORIG:1B8F7 00			       DCB    0
ROM_ORIG:1B8F8 00			       DCB    0
ROM_ORIG:1B8F9 00			       DCB    0
ROM_ORIG:1B8FA 00			       DCB    0
ROM_ORIG:1B8FB 00			       DCB    0
ROM_ORIG:1B8FC 00			       DCB    0
ROM_ORIG:1B8FD 00			       DCB    0
ROM_ORIG:1B8FE 00			       DCB    0
ROM_ORIG:1B8FF 00			       DCB    0
ROM_ORIG:1B900 00			       DCB    0
ROM_ORIG:1B901 00			       DCB    0
ROM_ORIG:1B902 00			       DCB    0
ROM_ORIG:1B903 00			       DCB    0
ROM_ORIG:1B904 00			       DCB    0
ROM_ORIG:1B905 00			       DCB    0
ROM_ORIG:1B906 00			       DCB    0
ROM_ORIG:1B907 00			       DCB    0
ROM_ORIG:1B908 00			       DCB    0
ROM_ORIG:1B909 00			       DCB    0
ROM_ORIG:1B90A 00			       DCB    0
ROM_ORIG:1B90B 00			       DCB    0
ROM_ORIG:1B90C 00			       DCB    0
ROM_ORIG:1B90D 00			       DCB    0
ROM_ORIG:1B90E 00			       DCB    0
ROM_ORIG:1B90F 00			       DCB    0
ROM_ORIG:1B910 00			       DCB    0
ROM_ORIG:1B911 00			       DCB    0
ROM_ORIG:1B912 00			       DCB    0
ROM_ORIG:1B913 00			       DCB    0
ROM_ORIG:1B914 00			       DCB    0
ROM_ORIG:1B915 00			       DCB    0
ROM_ORIG:1B916 00			       DCB    0
ROM_ORIG:1B917 00			       DCB    0
ROM_ORIG:1B918 00			       DCB    0
ROM_ORIG:1B919 00			       DCB    0
ROM_ORIG:1B91A 00			       DCB    0
ROM_ORIG:1B91B 00			       DCB    0
ROM_ORIG:1B91C 00			       DCB    0
ROM_ORIG:1B91D 00			       DCB    0
ROM_ORIG:1B91E 00			       DCB    0
ROM_ORIG:1B91F 00			       DCB    0
ROM_ORIG:1B920 00			       DCB    0
ROM_ORIG:1B921 00			       DCB    0
ROM_ORIG:1B922 00			       DCB    0
ROM_ORIG:1B923 00			       DCB    0
ROM_ORIG:1B924 00			       DCB    0
ROM_ORIG:1B925 00			       DCB    0
ROM_ORIG:1B926 00			       DCB    0
ROM_ORIG:1B927 00			       DCB    0
ROM_ORIG:1B928 00			       DCB    0
ROM_ORIG:1B929 00			       DCB    0
ROM_ORIG:1B92A 00			       DCB    0
ROM_ORIG:1B92B 00			       DCB    0
ROM_ORIG:1B92C 00			       DCB    0
ROM_ORIG:1B92D 00			       DCB    0
ROM_ORIG:1B92E 00			       DCB    0
ROM_ORIG:1B92F 00			       DCB    0
ROM_ORIG:1B930 00			       DCB    0
ROM_ORIG:1B931 00			       DCB    0
ROM_ORIG:1B932 00			       DCB    0
ROM_ORIG:1B933 00			       DCB    0
ROM_ORIG:1B934 00			       DCB    0
ROM_ORIG:1B935 00			       DCB    0
ROM_ORIG:1B936 00			       DCB    0
ROM_ORIG:1B937 00			       DCB    0
ROM_ORIG:1B938 00			       DCB    0
ROM_ORIG:1B939 00			       DCB    0
ROM_ORIG:1B93A 00			       DCB    0
ROM_ORIG:1B93B 00			       DCB    0
ROM_ORIG:1B93C 00			       DCB    0
ROM_ORIG:1B93D 00			       DCB    0
ROM_ORIG:1B93E 00			       DCB    0
ROM_ORIG:1B93F 00			       DCB    0
ROM_ORIG:1B940 00			       DCB    0
ROM_ORIG:1B941 00			       DCB    0
ROM_ORIG:1B942 00			       DCB    0
ROM_ORIG:1B943 00			       DCB    0
ROM_ORIG:1B944 00			       DCB    0
ROM_ORIG:1B945 00			       DCB    0
ROM_ORIG:1B946 00			       DCB    0
ROM_ORIG:1B947 00			       DCB    0
ROM_ORIG:1B948 00			       DCB    0
ROM_ORIG:1B949 00			       DCB    0
ROM_ORIG:1B94A 00			       DCB    0
ROM_ORIG:1B94B 00			       DCB    0
ROM_ORIG:1B94C 00			       DCB    0
ROM_ORIG:1B94D 00			       DCB    0
ROM_ORIG:1B94E 00			       DCB    0
ROM_ORIG:1B94F 00			       DCB    0
ROM_ORIG:1B950 00			       DCB    0
ROM_ORIG:1B951 00			       DCB    0
ROM_ORIG:1B952 00			       DCB    0
ROM_ORIG:1B953 00			       DCB    0
ROM_ORIG:1B954 00			       DCB    0
ROM_ORIG:1B955 00			       DCB    0
ROM_ORIG:1B956 00			       DCB    0
ROM_ORIG:1B957 00			       DCB    0
ROM_ORIG:1B958 00			       DCB    0
ROM_ORIG:1B959 00			       DCB    0
ROM_ORIG:1B95A 00			       DCB    0
ROM_ORIG:1B95B 00			       DCB    0
ROM_ORIG:1B95C 00			       DCB    0
ROM_ORIG:1B95D 00			       DCB    0
ROM_ORIG:1B95E 00			       DCB    0
ROM_ORIG:1B95F 00			       DCB    0
ROM_ORIG:1B960 00			       DCB    0
ROM_ORIG:1B961 00			       DCB    0
ROM_ORIG:1B962 00			       DCB    0
ROM_ORIG:1B963 00			       DCB    0
ROM_ORIG:1B964 00			       DCB    0
ROM_ORIG:1B965 00			       DCB    0
ROM_ORIG:1B966 00			       DCB    0
ROM_ORIG:1B967 00			       DCB    0
ROM_ORIG:1B968 00			       DCB    0
ROM_ORIG:1B969 00			       DCB    0
ROM_ORIG:1B96A 00			       DCB    0
ROM_ORIG:1B96B 00			       DCB    0
ROM_ORIG:1B96C 00			       DCB    0
ROM_ORIG:1B96D 00			       DCB    0
ROM_ORIG:1B96E 00			       DCB    0
ROM_ORIG:1B96F 00			       DCB    0
ROM_ORIG:1B970 00			       DCB    0
ROM_ORIG:1B971 00			       DCB    0
ROM_ORIG:1B972 00			       DCB    0
ROM_ORIG:1B973 00			       DCB    0
ROM_ORIG:1B974 00			       DCB    0
ROM_ORIG:1B975 00			       DCB    0
ROM_ORIG:1B976 00			       DCB    0
ROM_ORIG:1B977 00			       DCB    0
ROM_ORIG:1B978 00			       DCB    0
ROM_ORIG:1B979 00			       DCB    0
ROM_ORIG:1B97A 00			       DCB    0
ROM_ORIG:1B97B 00			       DCB    0
ROM_ORIG:1B97C 00			       DCB    0
ROM_ORIG:1B97D 00			       DCB    0
ROM_ORIG:1B97E 00			       DCB    0
ROM_ORIG:1B97F 00			       DCB    0
ROM_ORIG:1B980 00			       DCB    0
ROM_ORIG:1B981 00			       DCB    0
ROM_ORIG:1B982 00			       DCB    0
ROM_ORIG:1B983 00			       DCB    0
ROM_ORIG:1B984 00			       DCB    0
ROM_ORIG:1B985 00			       DCB    0
ROM_ORIG:1B986 00			       DCB    0
ROM_ORIG:1B987 00			       DCB    0
ROM_ORIG:1B988 00			       DCB    0
ROM_ORIG:1B989 00			       DCB    0
ROM_ORIG:1B98A 00			       DCB    0
ROM_ORIG:1B98B 00			       DCB    0
ROM_ORIG:1B98C 00			       DCB    0
ROM_ORIG:1B98D 00			       DCB    0
ROM_ORIG:1B98E 00			       DCB    0
ROM_ORIG:1B98F 00			       DCB    0
ROM_ORIG:1B990 00			       DCB    0
ROM_ORIG:1B991 00			       DCB    0
ROM_ORIG:1B992 00			       DCB    0
ROM_ORIG:1B993 00			       DCB    0
ROM_ORIG:1B994 00			       DCB    0
ROM_ORIG:1B995 00			       DCB    0
ROM_ORIG:1B996 00			       DCB    0
ROM_ORIG:1B997 00			       DCB    0
ROM_ORIG:1B998 00			       DCB    0
ROM_ORIG:1B999 00			       DCB    0
ROM_ORIG:1B99A 00			       DCB    0
ROM_ORIG:1B99B 00			       DCB    0
ROM_ORIG:1B99C 00			       DCB    0
ROM_ORIG:1B99D 00			       DCB    0
ROM_ORIG:1B99E 00			       DCB    0
ROM_ORIG:1B99F 00			       DCB    0
ROM_ORIG:1B9A0 00			       DCB    0
ROM_ORIG:1B9A1 00			       DCB    0
ROM_ORIG:1B9A2 00			       DCB    0
ROM_ORIG:1B9A3 00			       DCB    0
ROM_ORIG:1B9A4 00			       DCB    0
ROM_ORIG:1B9A5 00			       DCB    0
ROM_ORIG:1B9A6 00			       DCB    0
ROM_ORIG:1B9A7 00			       DCB    0
ROM_ORIG:1B9A8 00			       DCB    0
ROM_ORIG:1B9A9 00			       DCB    0
ROM_ORIG:1B9AA 00			       DCB    0
ROM_ORIG:1B9AB 00			       DCB    0
ROM_ORIG:1B9AC 00			       DCB    0
ROM_ORIG:1B9AD 00			       DCB    0
ROM_ORIG:1B9AE 00			       DCB    0
ROM_ORIG:1B9AF 00			       DCB    0
ROM_ORIG:1B9B0 00			       DCB    0
ROM_ORIG:1B9B1 00			       DCB    0
ROM_ORIG:1B9B2 00			       DCB    0
ROM_ORIG:1B9B3 00			       DCB    0
ROM_ORIG:1B9B4 00			       DCB    0
ROM_ORIG:1B9B5 00			       DCB    0
ROM_ORIG:1B9B6 00			       DCB    0
ROM_ORIG:1B9B7 00			       DCB    0
ROM_ORIG:1B9B8 00			       DCB    0
ROM_ORIG:1B9B9 00			       DCB    0
ROM_ORIG:1B9BA 00			       DCB    0
ROM_ORIG:1B9BB 00			       DCB    0
ROM_ORIG:1B9BC 00			       DCB    0
ROM_ORIG:1B9BD 00			       DCB    0
ROM_ORIG:1B9BE 00			       DCB    0
ROM_ORIG:1B9BF 00			       DCB    0
ROM_ORIG:1B9C0 00			       DCB    0
ROM_ORIG:1B9C1 00			       DCB    0
ROM_ORIG:1B9C2 00			       DCB    0
ROM_ORIG:1B9C3 00			       DCB    0
ROM_ORIG:1B9C4 00			       DCB    0
ROM_ORIG:1B9C5 00			       DCB    0
ROM_ORIG:1B9C6 00			       DCB    0
ROM_ORIG:1B9C7 00			       DCB    0
ROM_ORIG:1B9C8 00			       DCB    0
ROM_ORIG:1B9C9 00			       DCB    0
ROM_ORIG:1B9CA 00			       DCB    0
ROM_ORIG:1B9CB 00			       DCB    0
ROM_ORIG:1B9CC 00			       DCB    0
ROM_ORIG:1B9CD 00			       DCB    0
ROM_ORIG:1B9CE 00			       DCB    0
ROM_ORIG:1B9CF 00			       DCB    0
ROM_ORIG:1B9D0 00			       DCB    0
ROM_ORIG:1B9D1 00			       DCB    0
ROM_ORIG:1B9D2 00			       DCB    0
ROM_ORIG:1B9D3 00			       DCB    0
ROM_ORIG:1B9D4 00			       DCB    0
ROM_ORIG:1B9D5 00			       DCB    0
ROM_ORIG:1B9D6 00			       DCB    0
ROM_ORIG:1B9D7 00			       DCB    0
ROM_ORIG:1B9D8 00			       DCB    0
ROM_ORIG:1B9D9 00			       DCB    0
ROM_ORIG:1B9DA 00			       DCB    0
ROM_ORIG:1B9DB 00			       DCB    0
ROM_ORIG:1B9DC 00			       DCB    0
ROM_ORIG:1B9DD 00			       DCB    0
ROM_ORIG:1B9DE 00			       DCB    0
ROM_ORIG:1B9DF 00			       DCB    0
ROM_ORIG:1B9E0 00			       DCB    0
ROM_ORIG:1B9E1 00			       DCB    0
ROM_ORIG:1B9E2 00			       DCB    0
ROM_ORIG:1B9E3 00			       DCB    0
ROM_ORIG:1B9E4 00			       DCB    0
ROM_ORIG:1B9E5 00			       DCB    0
ROM_ORIG:1B9E6 00			       DCB    0
ROM_ORIG:1B9E7 00			       DCB    0
ROM_ORIG:1B9E8 00			       DCB    0
ROM_ORIG:1B9E9 00			       DCB    0
ROM_ORIG:1B9EA 00			       DCB    0
ROM_ORIG:1B9EB 00			       DCB    0
ROM_ORIG:1B9EC 00			       DCB    0
ROM_ORIG:1B9ED 00			       DCB    0
ROM_ORIG:1B9EE 00			       DCB    0
ROM_ORIG:1B9EF 00			       DCB    0
ROM_ORIG:1B9F0 00			       DCB    0
ROM_ORIG:1B9F1 00			       DCB    0
ROM_ORIG:1B9F2 00			       DCB    0
ROM_ORIG:1B9F3 00			       DCB    0
ROM_ORIG:1B9F4 00			       DCB    0
ROM_ORIG:1B9F5 00			       DCB    0
ROM_ORIG:1B9F6 00			       DCB    0
ROM_ORIG:1B9F7 00			       DCB    0
ROM_ORIG:1B9F8 00			       DCB    0
ROM_ORIG:1B9F9 00			       DCB    0
ROM_ORIG:1B9FA 00			       DCB    0
ROM_ORIG:1B9FB 00			       DCB    0
ROM_ORIG:1B9FC 00			       DCB    0
ROM_ORIG:1B9FD 00			       DCB    0
ROM_ORIG:1B9FE 00			       DCB    0
ROM_ORIG:1B9FF 00			       DCB    0
ROM_ORIG:1BA00 00			       DCB    0
ROM_ORIG:1BA01 00			       DCB    0
ROM_ORIG:1BA02 00			       DCB    0
ROM_ORIG:1BA03 00			       DCB    0
ROM_ORIG:1BA04 00			       DCB    0
ROM_ORIG:1BA05 00			       DCB    0
ROM_ORIG:1BA06 00			       DCB    0
ROM_ORIG:1BA07 00			       DCB    0
ROM_ORIG:1BA08 00			       DCB    0
ROM_ORIG:1BA09 00			       DCB    0
ROM_ORIG:1BA0A 00			       DCB    0
ROM_ORIG:1BA0B 00			       DCB    0
ROM_ORIG:1BA0C 00			       DCB    0
ROM_ORIG:1BA0D 00			       DCB    0
ROM_ORIG:1BA0E 00			       DCB    0
ROM_ORIG:1BA0F 00			       DCB    0
ROM_ORIG:1BA10 00			       DCB    0
ROM_ORIG:1BA11 00			       DCB    0
ROM_ORIG:1BA12 00			       DCB    0
ROM_ORIG:1BA13 00			       DCB    0
ROM_ORIG:1BA14 00			       DCB    0
ROM_ORIG:1BA15 00			       DCB    0
ROM_ORIG:1BA16 00			       DCB    0
ROM_ORIG:1BA17 00			       DCB    0
ROM_ORIG:1BA18 00			       DCB    0
ROM_ORIG:1BA19 00			       DCB    0
ROM_ORIG:1BA1A 00			       DCB    0
ROM_ORIG:1BA1B 00			       DCB    0
ROM_ORIG:1BA1C 00			       DCB    0
ROM_ORIG:1BA1D 00			       DCB    0
ROM_ORIG:1BA1E 00			       DCB    0
ROM_ORIG:1BA1F 00			       DCB    0
ROM_ORIG:1BA20 00			       DCB    0
ROM_ORIG:1BA21 00			       DCB    0
ROM_ORIG:1BA22 00			       DCB    0
ROM_ORIG:1BA23 00			       DCB    0
ROM_ORIG:1BA24 00			       DCB    0
ROM_ORIG:1BA25 00			       DCB    0
ROM_ORIG:1BA26 00			       DCB    0
ROM_ORIG:1BA27 00			       DCB    0
ROM_ORIG:1BA28 00			       DCB    0
ROM_ORIG:1BA29 00			       DCB    0
ROM_ORIG:1BA2A 00			       DCB    0
ROM_ORIG:1BA2B 00			       DCB    0
ROM_ORIG:1BA2C 00			       DCB    0
ROM_ORIG:1BA2D 00			       DCB    0
ROM_ORIG:1BA2E 00			       DCB    0
ROM_ORIG:1BA2F 00			       DCB    0
ROM_ORIG:1BA30 00			       DCB    0
ROM_ORIG:1BA31 00			       DCB    0
ROM_ORIG:1BA32 00			       DCB    0
ROM_ORIG:1BA33 00			       DCB    0
ROM_ORIG:1BA34 00			       DCB    0
ROM_ORIG:1BA35 00			       DCB    0
ROM_ORIG:1BA36 00			       DCB    0
ROM_ORIG:1BA37 00			       DCB    0
ROM_ORIG:1BA38 00			       DCB    0
ROM_ORIG:1BA39 00			       DCB    0
ROM_ORIG:1BA3A 00			       DCB    0
ROM_ORIG:1BA3B 00			       DCB    0
ROM_ORIG:1BA3C 00			       DCB    0
ROM_ORIG:1BA3D 00			       DCB    0
ROM_ORIG:1BA3E 00			       DCB    0
ROM_ORIG:1BA3F 00			       DCB    0
ROM_ORIG:1BA40 00			       DCB    0
ROM_ORIG:1BA41 00			       DCB    0
ROM_ORIG:1BA42 00			       DCB    0
ROM_ORIG:1BA43 00			       DCB    0
ROM_ORIG:1BA44 00			       DCB    0
ROM_ORIG:1BA45 00			       DCB    0
ROM_ORIG:1BA46 00			       DCB    0
ROM_ORIG:1BA47 00			       DCB    0
ROM_ORIG:1BA48 00			       DCB    0
ROM_ORIG:1BA49 00			       DCB    0
ROM_ORIG:1BA4A 00			       DCB    0
ROM_ORIG:1BA4B 00			       DCB    0
ROM_ORIG:1BA4C 00			       DCB    0
ROM_ORIG:1BA4D 00			       DCB    0
ROM_ORIG:1BA4E 00			       DCB    0
ROM_ORIG:1BA4F 00			       DCB    0
ROM_ORIG:1BA50 00			       DCB    0
ROM_ORIG:1BA51 00			       DCB    0
ROM_ORIG:1BA52 00			       DCB    0
ROM_ORIG:1BA53 00			       DCB    0
ROM_ORIG:1BA54 00			       DCB    0
ROM_ORIG:1BA55 00			       DCB    0
ROM_ORIG:1BA56 00			       DCB    0
ROM_ORIG:1BA57 00			       DCB    0
ROM_ORIG:1BA58 00			       DCB    0
ROM_ORIG:1BA59 00			       DCB    0
ROM_ORIG:1BA5A 00			       DCB    0
ROM_ORIG:1BA5B 00			       DCB    0
ROM_ORIG:1BA5C 00			       DCB    0
ROM_ORIG:1BA5D 00			       DCB    0
ROM_ORIG:1BA5E 00			       DCB    0
ROM_ORIG:1BA5F 00			       DCB    0
ROM_ORIG:1BA60 00			       DCB    0
ROM_ORIG:1BA61 00			       DCB    0
ROM_ORIG:1BA62 00			       DCB    0
ROM_ORIG:1BA63 00			       DCB    0
ROM_ORIG:1BA64 00			       DCB    0
ROM_ORIG:1BA65 00			       DCB    0
ROM_ORIG:1BA66 00			       DCB    0
ROM_ORIG:1BA67 00			       DCB    0
ROM_ORIG:1BA68 00			       DCB    0
ROM_ORIG:1BA69 00			       DCB    0
ROM_ORIG:1BA6A 00			       DCB    0
ROM_ORIG:1BA6B 00			       DCB    0
ROM_ORIG:1BA6C 00			       DCB    0
ROM_ORIG:1BA6D 00			       DCB    0
ROM_ORIG:1BA6E 00			       DCB    0
ROM_ORIG:1BA6F 00			       DCB    0
ROM_ORIG:1BA70 00			       DCB    0
ROM_ORIG:1BA71 00			       DCB    0
ROM_ORIG:1BA72 00			       DCB    0
ROM_ORIG:1BA73 00			       DCB    0
ROM_ORIG:1BA74 00			       DCB    0
ROM_ORIG:1BA75 00			       DCB    0
ROM_ORIG:1BA76 00			       DCB    0
ROM_ORIG:1BA77 00			       DCB    0
ROM_ORIG:1BA78 00			       DCB    0
ROM_ORIG:1BA79 00			       DCB    0
ROM_ORIG:1BA7A 00			       DCB    0
ROM_ORIG:1BA7B 00			       DCB    0
ROM_ORIG:1BA7C 00			       DCB    0
ROM_ORIG:1BA7D 00			       DCB    0
ROM_ORIG:1BA7E 00			       DCB    0
ROM_ORIG:1BA7F 00			       DCB    0
ROM_ORIG:1BA80 00			       DCB    0
ROM_ORIG:1BA81 00			       DCB    0
ROM_ORIG:1BA82 00			       DCB    0
ROM_ORIG:1BA83 00			       DCB    0
ROM_ORIG:1BA84 00			       DCB    0
ROM_ORIG:1BA85 00			       DCB    0
ROM_ORIG:1BA86 00			       DCB    0
ROM_ORIG:1BA87 00			       DCB    0
ROM_ORIG:1BA88 00			       DCB    0
ROM_ORIG:1BA89 00			       DCB    0
ROM_ORIG:1BA8A 00			       DCB    0
ROM_ORIG:1BA8B 00			       DCB    0
ROM_ORIG:1BA8C 00			       DCB    0
ROM_ORIG:1BA8D 00			       DCB    0
ROM_ORIG:1BA8E 00			       DCB    0
ROM_ORIG:1BA8F 00			       DCB    0
ROM_ORIG:1BA90 00			       DCB    0
ROM_ORIG:1BA91 00			       DCB    0
ROM_ORIG:1BA92 00			       DCB    0
ROM_ORIG:1BA93 00			       DCB    0
ROM_ORIG:1BA94 00			       DCB    0
ROM_ORIG:1BA95 00			       DCB    0
ROM_ORIG:1BA96 00			       DCB    0
ROM_ORIG:1BA97 00			       DCB    0
ROM_ORIG:1BA98 00			       DCB    0
ROM_ORIG:1BA99 00			       DCB    0
ROM_ORIG:1BA9A 00			       DCB    0
ROM_ORIG:1BA9B 00			       DCB    0
ROM_ORIG:1BA9C 00			       DCB    0
ROM_ORIG:1BA9D 00			       DCB    0
ROM_ORIG:1BA9E 00			       DCB    0
ROM_ORIG:1BA9F 00			       DCB    0
ROM_ORIG:1BAA0 00			       DCB    0
ROM_ORIG:1BAA1 00			       DCB    0
ROM_ORIG:1BAA2 00			       DCB    0
ROM_ORIG:1BAA3 00			       DCB    0
ROM_ORIG:1BAA4 00			       DCB    0
ROM_ORIG:1BAA5 00			       DCB    0
ROM_ORIG:1BAA6 00			       DCB    0
ROM_ORIG:1BAA7 00			       DCB    0
ROM_ORIG:1BAA8 00			       DCB    0
ROM_ORIG:1BAA9 00			       DCB    0
ROM_ORIG:1BAAA 00			       DCB    0
ROM_ORIG:1BAAB 00			       DCB    0
ROM_ORIG:1BAAC 00			       DCB    0
ROM_ORIG:1BAAD 00			       DCB    0
ROM_ORIG:1BAAE 00			       DCB    0
ROM_ORIG:1BAAF 00			       DCB    0
ROM_ORIG:1BAB0 00			       DCB    0
ROM_ORIG:1BAB1 00			       DCB    0
ROM_ORIG:1BAB2 00			       DCB    0
ROM_ORIG:1BAB3 00			       DCB    0
ROM_ORIG:1BAB4 00			       DCB    0
ROM_ORIG:1BAB5 00			       DCB    0
ROM_ORIG:1BAB6 00			       DCB    0
ROM_ORIG:1BAB7 00			       DCB    0
ROM_ORIG:1BAB8 00			       DCB    0
ROM_ORIG:1BAB9 00			       DCB    0
ROM_ORIG:1BABA 00			       DCB    0
ROM_ORIG:1BABB 00			       DCB    0
ROM_ORIG:1BABC 00			       DCB    0
ROM_ORIG:1BABD 00			       DCB    0
ROM_ORIG:1BABE 00			       DCB    0
ROM_ORIG:1BABF 00			       DCB    0
ROM_ORIG:1BAC0 00			       DCB    0
ROM_ORIG:1BAC1 00			       DCB    0
ROM_ORIG:1BAC2 00			       DCB    0
ROM_ORIG:1BAC3 00			       DCB    0
ROM_ORIG:1BAC4 00			       DCB    0
ROM_ORIG:1BAC5 00			       DCB    0
ROM_ORIG:1BAC6 00			       DCB    0
ROM_ORIG:1BAC7 00			       DCB    0
ROM_ORIG:1BAC8 00			       DCB    0
ROM_ORIG:1BAC9 00			       DCB    0
ROM_ORIG:1BACA 00			       DCB    0
ROM_ORIG:1BACB 00			       DCB    0
ROM_ORIG:1BACC 00			       DCB    0
ROM_ORIG:1BACD 00			       DCB    0
ROM_ORIG:1BACE 00			       DCB    0
ROM_ORIG:1BACF 00			       DCB    0
ROM_ORIG:1BAD0 00			       DCB    0
ROM_ORIG:1BAD1 00			       DCB    0
ROM_ORIG:1BAD2 00			       DCB    0
ROM_ORIG:1BAD3 00			       DCB    0
ROM_ORIG:1BAD4 00			       DCB    0
ROM_ORIG:1BAD5 00			       DCB    0
ROM_ORIG:1BAD6 00			       DCB    0
ROM_ORIG:1BAD7 00			       DCB    0
ROM_ORIG:1BAD8 00			       DCB    0
ROM_ORIG:1BAD9 00			       DCB    0
ROM_ORIG:1BADA 00			       DCB    0
ROM_ORIG:1BADB 00			       DCB    0
ROM_ORIG:1BADC 00			       DCB    0
ROM_ORIG:1BADD 00			       DCB    0
ROM_ORIG:1BADE 00			       DCB    0
ROM_ORIG:1BADF 00			       DCB    0
ROM_ORIG:1BAE0 00			       DCB    0
ROM_ORIG:1BAE1 00			       DCB    0
ROM_ORIG:1BAE2 00			       DCB    0
ROM_ORIG:1BAE3 00			       DCB    0
ROM_ORIG:1BAE4 00			       DCB    0
ROM_ORIG:1BAE5 00			       DCB    0
ROM_ORIG:1BAE6 00			       DCB    0
ROM_ORIG:1BAE7 00			       DCB    0
ROM_ORIG:1BAE8 00			       DCB    0
ROM_ORIG:1BAE9 00			       DCB    0
ROM_ORIG:1BAEA 00			       DCB    0
ROM_ORIG:1BAEB 00			       DCB    0
ROM_ORIG:1BAEC 00			       DCB    0
ROM_ORIG:1BAED 00			       DCB    0
ROM_ORIG:1BAEE 00			       DCB    0
ROM_ORIG:1BAEF 00			       DCB    0
ROM_ORIG:1BAF0 00			       DCB    0
ROM_ORIG:1BAF1 00			       DCB    0
ROM_ORIG:1BAF2 00			       DCB    0
ROM_ORIG:1BAF3 00			       DCB    0
ROM_ORIG:1BAF4 00			       DCB    0
ROM_ORIG:1BAF5 00			       DCB    0
ROM_ORIG:1BAF6 00			       DCB    0
ROM_ORIG:1BAF7 00			       DCB    0
ROM_ORIG:1BAF8 00			       DCB    0
ROM_ORIG:1BAF9 00			       DCB    0
ROM_ORIG:1BAFA 00			       DCB    0
ROM_ORIG:1BAFB 00			       DCB    0
ROM_ORIG:1BAFC 00			       DCB    0
ROM_ORIG:1BAFD 00			       DCB    0
ROM_ORIG:1BAFE 00			       DCB    0
ROM_ORIG:1BAFF 00			       DCB    0
ROM_ORIG:1BB00 00			       DCB    0
ROM_ORIG:1BB01 00			       DCB    0
ROM_ORIG:1BB02 00			       DCB    0
ROM_ORIG:1BB03 00			       DCB    0
ROM_ORIG:1BB04 00			       DCB    0
ROM_ORIG:1BB05 00			       DCB    0
ROM_ORIG:1BB06 00			       DCB    0
ROM_ORIG:1BB07 00			       DCB    0
ROM_ORIG:1BB08 00			       DCB    0
ROM_ORIG:1BB09 00			       DCB    0
ROM_ORIG:1BB0A 00			       DCB    0
ROM_ORIG:1BB0B 00			       DCB    0
ROM_ORIG:1BB0C 00			       DCB    0
ROM_ORIG:1BB0D 00			       DCB    0
ROM_ORIG:1BB0E 00			       DCB    0
ROM_ORIG:1BB0F 00			       DCB    0
ROM_ORIG:1BB10 00			       DCB    0
ROM_ORIG:1BB11 00			       DCB    0
ROM_ORIG:1BB12 00			       DCB    0
ROM_ORIG:1BB13 00			       DCB    0
ROM_ORIG:1BB14 00			       DCB    0
ROM_ORIG:1BB15 00			       DCB    0
ROM_ORIG:1BB16 00			       DCB    0
ROM_ORIG:1BB17 00			       DCB    0
ROM_ORIG:1BB18 00			       DCB    0
ROM_ORIG:1BB19 00			       DCB    0
ROM_ORIG:1BB1A 00			       DCB    0
ROM_ORIG:1BB1B 00			       DCB    0
ROM_ORIG:1BB1C 00			       DCB    0
ROM_ORIG:1BB1D 00			       DCB    0
ROM_ORIG:1BB1E 00			       DCB    0
ROM_ORIG:1BB1F 00			       DCB    0
ROM_ORIG:1BB20 00			       DCB    0
ROM_ORIG:1BB21 00			       DCB    0
ROM_ORIG:1BB22 00			       DCB    0
ROM_ORIG:1BB23 00			       DCB    0
ROM_ORIG:1BB24 00			       DCB    0
ROM_ORIG:1BB25 00			       DCB    0
ROM_ORIG:1BB26 00			       DCB    0
ROM_ORIG:1BB27 00			       DCB    0
ROM_ORIG:1BB28 00			       DCB    0
ROM_ORIG:1BB29 00			       DCB    0
ROM_ORIG:1BB2A 00			       DCB    0
ROM_ORIG:1BB2B 00			       DCB    0
ROM_ORIG:1BB2C 00			       DCB    0
ROM_ORIG:1BB2D 00			       DCB    0
ROM_ORIG:1BB2E 00			       DCB    0
ROM_ORIG:1BB2F 00			       DCB    0
ROM_ORIG:1BB30 00			       DCB    0
ROM_ORIG:1BB31 00			       DCB    0
ROM_ORIG:1BB32 00			       DCB    0
ROM_ORIG:1BB33 00			       DCB    0
ROM_ORIG:1BB34 00			       DCB    0
ROM_ORIG:1BB35 00			       DCB    0
ROM_ORIG:1BB36 00			       DCB    0
ROM_ORIG:1BB37 00			       DCB    0
ROM_ORIG:1BB38 00			       DCB    0
ROM_ORIG:1BB39 00			       DCB    0
ROM_ORIG:1BB3A 00			       DCB    0
ROM_ORIG:1BB3B 00			       DCB    0
ROM_ORIG:1BB3C 00			       DCB    0
ROM_ORIG:1BB3D 00			       DCB    0
ROM_ORIG:1BB3E 00			       DCB    0
ROM_ORIG:1BB3F 00			       DCB    0
ROM_ORIG:1BB40 00			       DCB    0
ROM_ORIG:1BB41 00			       DCB    0
ROM_ORIG:1BB42 00			       DCB    0
ROM_ORIG:1BB43 00			       DCB    0
ROM_ORIG:1BB44 00			       DCB    0
ROM_ORIG:1BB45 00			       DCB    0
ROM_ORIG:1BB46 00			       DCB    0
ROM_ORIG:1BB47 00			       DCB    0
ROM_ORIG:1BB48 00			       DCB    0
ROM_ORIG:1BB49 00			       DCB    0
ROM_ORIG:1BB4A 00			       DCB    0
ROM_ORIG:1BB4B 00			       DCB    0
ROM_ORIG:1BB4C 00			       DCB    0
ROM_ORIG:1BB4D 00			       DCB    0
ROM_ORIG:1BB4E 00			       DCB    0
ROM_ORIG:1BB4F 00			       DCB    0
ROM_ORIG:1BB50 00			       DCB    0
ROM_ORIG:1BB51 00			       DCB    0
ROM_ORIG:1BB52 00			       DCB    0
ROM_ORIG:1BB53 00			       DCB    0
ROM_ORIG:1BB54 00			       DCB    0
ROM_ORIG:1BB55 00			       DCB    0
ROM_ORIG:1BB56 00			       DCB    0
ROM_ORIG:1BB57 00			       DCB    0
ROM_ORIG:1BB58 00			       DCB    0
ROM_ORIG:1BB59 00			       DCB    0
ROM_ORIG:1BB5A 00			       DCB    0
ROM_ORIG:1BB5B 00			       DCB    0
ROM_ORIG:1BB5C 00			       DCB    0
ROM_ORIG:1BB5D 00			       DCB    0
ROM_ORIG:1BB5E 00			       DCB    0
ROM_ORIG:1BB5F 00			       DCB    0
ROM_ORIG:1BB60 00			       DCB    0
ROM_ORIG:1BB61 00			       DCB    0
ROM_ORIG:1BB62 00			       DCB    0
ROM_ORIG:1BB63 00			       DCB    0
ROM_ORIG:1BB64 00			       DCB    0
ROM_ORIG:1BB65 00			       DCB    0
ROM_ORIG:1BB66 00			       DCB    0
ROM_ORIG:1BB67 00			       DCB    0
ROM_ORIG:1BB68 00			       DCB    0
ROM_ORIG:1BB69 00			       DCB    0
ROM_ORIG:1BB6A 00			       DCB    0
ROM_ORIG:1BB6B 00			       DCB    0
ROM_ORIG:1BB6C 00			       DCB    0
ROM_ORIG:1BB6D 00			       DCB    0
ROM_ORIG:1BB6E 00			       DCB    0
ROM_ORIG:1BB6F 00			       DCB    0
ROM_ORIG:1BB70 00			       DCB    0
ROM_ORIG:1BB71 00			       DCB    0
ROM_ORIG:1BB72 00			       DCB    0
ROM_ORIG:1BB73 00			       DCB    0
ROM_ORIG:1BB74 00			       DCB    0
ROM_ORIG:1BB75 00			       DCB    0
ROM_ORIG:1BB76 00			       DCB    0
ROM_ORIG:1BB77 00			       DCB    0
ROM_ORIG:1BB78 00			       DCB    0
ROM_ORIG:1BB79 00			       DCB    0
ROM_ORIG:1BB7A 00			       DCB    0
ROM_ORIG:1BB7B 00			       DCB    0
ROM_ORIG:1BB7C 00			       DCB    0
ROM_ORIG:1BB7D 00			       DCB    0
ROM_ORIG:1BB7E 00			       DCB    0
ROM_ORIG:1BB7F 00			       DCB    0
ROM_ORIG:1BB80 00			       DCB    0
ROM_ORIG:1BB81 00			       DCB    0
ROM_ORIG:1BB82 00			       DCB    0
ROM_ORIG:1BB83 00			       DCB    0
ROM_ORIG:1BB84 00			       DCB    0
ROM_ORIG:1BB85 00			       DCB    0
ROM_ORIG:1BB86 00			       DCB    0
ROM_ORIG:1BB87 00			       DCB    0
ROM_ORIG:1BB88 00			       DCB    0
ROM_ORIG:1BB89 00			       DCB    0
ROM_ORIG:1BB8A 00			       DCB    0
ROM_ORIG:1BB8B 00			       DCB    0
ROM_ORIG:1BB8C 00			       DCB    0
ROM_ORIG:1BB8D 00			       DCB    0
ROM_ORIG:1BB8E 00			       DCB    0
ROM_ORIG:1BB8F 00			       DCB    0
ROM_ORIG:1BB90 00			       DCB    0
ROM_ORIG:1BB91 00			       DCB    0
ROM_ORIG:1BB92 00			       DCB    0
ROM_ORIG:1BB93 00			       DCB    0
ROM_ORIG:1BB94 00			       DCB    0
ROM_ORIG:1BB95 00			       DCB    0
ROM_ORIG:1BB96 00			       DCB    0
ROM_ORIG:1BB97 00			       DCB    0
ROM_ORIG:1BB98 00			       DCB    0
ROM_ORIG:1BB99 00			       DCB    0
ROM_ORIG:1BB9A 00			       DCB    0
ROM_ORIG:1BB9B 00			       DCB    0
ROM_ORIG:1BB9C 00			       DCB    0
ROM_ORIG:1BB9D 00			       DCB    0
ROM_ORIG:1BB9E 00			       DCB    0
ROM_ORIG:1BB9F 00			       DCB    0
ROM_ORIG:1BBA0 00			       DCB    0
ROM_ORIG:1BBA1 00			       DCB    0
ROM_ORIG:1BBA2 00			       DCB    0
ROM_ORIG:1BBA3 00			       DCB    0
ROM_ORIG:1BBA4 00			       DCB    0
ROM_ORIG:1BBA5 00			       DCB    0
ROM_ORIG:1BBA6 00			       DCB    0
ROM_ORIG:1BBA7 00			       DCB    0
ROM_ORIG:1BBA8 00			       DCB    0
ROM_ORIG:1BBA9 00			       DCB    0
ROM_ORIG:1BBAA 00			       DCB    0
ROM_ORIG:1BBAB 00			       DCB    0
ROM_ORIG:1BBAC 00			       DCB    0
ROM_ORIG:1BBAD 00			       DCB    0
ROM_ORIG:1BBAE 00			       DCB    0
ROM_ORIG:1BBAF 00			       DCB    0
ROM_ORIG:1BBB0 00			       DCB    0
ROM_ORIG:1BBB1 00			       DCB    0
ROM_ORIG:1BBB2 00			       DCB    0
ROM_ORIG:1BBB3 00			       DCB    0
ROM_ORIG:1BBB4 00			       DCB    0
ROM_ORIG:1BBB5 00			       DCB    0
ROM_ORIG:1BBB6 00			       DCB    0
ROM_ORIG:1BBB7 00			       DCB    0
ROM_ORIG:1BBB8 00			       DCB    0
ROM_ORIG:1BBB9 00			       DCB    0
ROM_ORIG:1BBBA 00			       DCB    0
ROM_ORIG:1BBBB 00			       DCB    0
ROM_ORIG:1BBBC 00			       DCB    0
ROM_ORIG:1BBBD 00			       DCB    0
ROM_ORIG:1BBBE 00			       DCB    0
ROM_ORIG:1BBBF 00			       DCB    0
ROM_ORIG:1BBC0 00			       DCB    0
ROM_ORIG:1BBC1 00			       DCB    0
ROM_ORIG:1BBC2 00			       DCB    0
ROM_ORIG:1BBC3 00			       DCB    0
ROM_ORIG:1BBC4 00			       DCB    0
ROM_ORIG:1BBC5 00			       DCB    0
ROM_ORIG:1BBC6 00			       DCB    0
ROM_ORIG:1BBC7 00			       DCB    0
ROM_ORIG:1BBC8 00			       DCB    0
ROM_ORIG:1BBC9 00			       DCB    0
ROM_ORIG:1BBCA 00			       DCB    0
ROM_ORIG:1BBCB 00			       DCB    0
ROM_ORIG:1BBCC 00			       DCB    0
ROM_ORIG:1BBCD 00			       DCB    0
ROM_ORIG:1BBCE 00			       DCB    0
ROM_ORIG:1BBCF 00			       DCB    0
ROM_ORIG:1BBD0 00			       DCB    0
ROM_ORIG:1BBD1 00			       DCB    0
ROM_ORIG:1BBD2 00			       DCB    0
ROM_ORIG:1BBD3 00			       DCB    0
ROM_ORIG:1BBD4 00			       DCB    0
ROM_ORIG:1BBD5 00			       DCB    0
ROM_ORIG:1BBD6 00			       DCB    0
ROM_ORIG:1BBD7 00			       DCB    0
ROM_ORIG:1BBD8 00			       DCB    0
ROM_ORIG:1BBD9 00			       DCB    0
ROM_ORIG:1BBDA 00			       DCB    0
ROM_ORIG:1BBDB 00			       DCB    0
ROM_ORIG:1BBDC 00			       DCB    0
ROM_ORIG:1BBDD 00			       DCB    0
ROM_ORIG:1BBDE 00			       DCB    0
ROM_ORIG:1BBDF 00			       DCB    0
ROM_ORIG:1BBE0 00			       DCB    0
ROM_ORIG:1BBE1 00			       DCB    0
ROM_ORIG:1BBE2 00			       DCB    0
ROM_ORIG:1BBE3 00			       DCB    0
ROM_ORIG:1BBE4 00			       DCB    0
ROM_ORIG:1BBE5 00			       DCB    0
ROM_ORIG:1BBE6 00			       DCB    0
ROM_ORIG:1BBE7 00			       DCB    0
ROM_ORIG:1BBE8 00			       DCB    0
ROM_ORIG:1BBE9 00			       DCB    0
ROM_ORIG:1BBEA 00			       DCB    0
ROM_ORIG:1BBEB 00			       DCB    0
ROM_ORIG:1BBEC 00			       DCB    0
ROM_ORIG:1BBED 00			       DCB    0
ROM_ORIG:1BBEE 00			       DCB    0
ROM_ORIG:1BBEF 00			       DCB    0
ROM_ORIG:1BBF0 00			       DCB    0
ROM_ORIG:1BBF1 00			       DCB    0
ROM_ORIG:1BBF2 00			       DCB    0
ROM_ORIG:1BBF3 00			       DCB    0
ROM_ORIG:1BBF4 00			       DCB    0
ROM_ORIG:1BBF5 00			       DCB    0
ROM_ORIG:1BBF6 00			       DCB    0
ROM_ORIG:1BBF7 00			       DCB    0
ROM_ORIG:1BBF8 00			       DCB    0
ROM_ORIG:1BBF9 00			       DCB    0
ROM_ORIG:1BBFA 00			       DCB    0
ROM_ORIG:1BBFB 00			       DCB    0
ROM_ORIG:1BBFC 00			       DCB    0
ROM_ORIG:1BBFD 00			       DCB    0
ROM_ORIG:1BBFE 00			       DCB    0
ROM_ORIG:1BBFF 00			       DCB    0
ROM_ORIG:1BC00 00			       DCB    0
ROM_ORIG:1BC01 00			       DCB    0
ROM_ORIG:1BC02 00			       DCB    0
ROM_ORIG:1BC03 00			       DCB    0
ROM_ORIG:1BC04 00			       DCB    0
ROM_ORIG:1BC05 00			       DCB    0
ROM_ORIG:1BC06 00			       DCB    0
ROM_ORIG:1BC07 00			       DCB    0
ROM_ORIG:1BC08 00			       DCB    0
ROM_ORIG:1BC09 00			       DCB    0
ROM_ORIG:1BC0A 00			       DCB    0
ROM_ORIG:1BC0B 00			       DCB    0
ROM_ORIG:1BC0C 00			       DCB    0
ROM_ORIG:1BC0D 00			       DCB    0
ROM_ORIG:1BC0E 00			       DCB    0
ROM_ORIG:1BC0F 00			       DCB    0
ROM_ORIG:1BC10 00			       DCB    0
ROM_ORIG:1BC11 00			       DCB    0
ROM_ORIG:1BC12 00			       DCB    0
ROM_ORIG:1BC13 00			       DCB    0
ROM_ORIG:1BC14 00			       DCB    0
ROM_ORIG:1BC15 00			       DCB    0
ROM_ORIG:1BC16 00			       DCB    0
ROM_ORIG:1BC17 00			       DCB    0
ROM_ORIG:1BC18 00			       DCB    0
ROM_ORIG:1BC19 00			       DCB    0
ROM_ORIG:1BC1A 00			       DCB    0
ROM_ORIG:1BC1B 00			       DCB    0
ROM_ORIG:1BC1C 00			       DCB    0
ROM_ORIG:1BC1D 00			       DCB    0
ROM_ORIG:1BC1E 00			       DCB    0
ROM_ORIG:1BC1F 00			       DCB    0
ROM_ORIG:1BC20 00			       DCB    0
ROM_ORIG:1BC21 00			       DCB    0
ROM_ORIG:1BC22 00			       DCB    0
ROM_ORIG:1BC23 00			       DCB    0
ROM_ORIG:1BC24 00			       DCB    0
ROM_ORIG:1BC25 00			       DCB    0
ROM_ORIG:1BC26 00			       DCB    0
ROM_ORIG:1BC27 00			       DCB    0
ROM_ORIG:1BC28 00			       DCB    0
ROM_ORIG:1BC29 00			       DCB    0
ROM_ORIG:1BC2A 00			       DCB    0
ROM_ORIG:1BC2B 00			       DCB    0
ROM_ORIG:1BC2C 00			       DCB    0
ROM_ORIG:1BC2D 00			       DCB    0
ROM_ORIG:1BC2E 00			       DCB    0
ROM_ORIG:1BC2F 00			       DCB    0
ROM_ORIG:1BC30 00			       DCB    0
ROM_ORIG:1BC31 00			       DCB    0
ROM_ORIG:1BC32 00			       DCB    0
ROM_ORIG:1BC33 00			       DCB    0
ROM_ORIG:1BC34 00			       DCB    0
ROM_ORIG:1BC35 00			       DCB    0
ROM_ORIG:1BC36 00			       DCB    0
ROM_ORIG:1BC37 00			       DCB    0
ROM_ORIG:1BC38 00			       DCB    0
ROM_ORIG:1BC39 00			       DCB    0
ROM_ORIG:1BC3A 00			       DCB    0
ROM_ORIG:1BC3B 00			       DCB    0
ROM_ORIG:1BC3C 00			       DCB    0
ROM_ORIG:1BC3D 00			       DCB    0
ROM_ORIG:1BC3E 00			       DCB    0
ROM_ORIG:1BC3F 00			       DCB    0
ROM_ORIG:1BC40 00			       DCB    0
ROM_ORIG:1BC41 00			       DCB    0
ROM_ORIG:1BC42 00			       DCB    0
ROM_ORIG:1BC43 00			       DCB    0
ROM_ORIG:1BC44 00			       DCB    0
ROM_ORIG:1BC45 00			       DCB    0
ROM_ORIG:1BC46 00			       DCB    0
ROM_ORIG:1BC47 00			       DCB    0
ROM_ORIG:1BC48 00			       DCB    0
ROM_ORIG:1BC49 00			       DCB    0
ROM_ORIG:1BC4A 00			       DCB    0
ROM_ORIG:1BC4B 00			       DCB    0
ROM_ORIG:1BC4C 00			       DCB    0
ROM_ORIG:1BC4D 00			       DCB    0
ROM_ORIG:1BC4E 00			       DCB    0
ROM_ORIG:1BC4F 00			       DCB    0
ROM_ORIG:1BC50 00			       DCB    0
ROM_ORIG:1BC51 00			       DCB    0
ROM_ORIG:1BC52 00			       DCB    0
ROM_ORIG:1BC53 00			       DCB    0
ROM_ORIG:1BC54 00			       DCB    0
ROM_ORIG:1BC55 00			       DCB    0
ROM_ORIG:1BC56 00			       DCB    0
ROM_ORIG:1BC57 00			       DCB    0
ROM_ORIG:1BC58 00			       DCB    0
ROM_ORIG:1BC59 00			       DCB    0
ROM_ORIG:1BC5A 00			       DCB    0
ROM_ORIG:1BC5B 00			       DCB    0
ROM_ORIG:1BC5C 00			       DCB    0
ROM_ORIG:1BC5D 00			       DCB    0
ROM_ORIG:1BC5E 00			       DCB    0
ROM_ORIG:1BC5F 00			       DCB    0
ROM_ORIG:1BC60 00			       DCB    0
ROM_ORIG:1BC61 00			       DCB    0
ROM_ORIG:1BC62 00			       DCB    0
ROM_ORIG:1BC63 00			       DCB    0
ROM_ORIG:1BC64 00			       DCB    0
ROM_ORIG:1BC65 00			       DCB    0
ROM_ORIG:1BC66 00			       DCB    0
ROM_ORIG:1BC67 00			       DCB    0
ROM_ORIG:1BC68 00			       DCB    0
ROM_ORIG:1BC69 00			       DCB    0
ROM_ORIG:1BC6A 00			       DCB    0
ROM_ORIG:1BC6B 00			       DCB    0
ROM_ORIG:1BC6C 00			       DCB    0
ROM_ORIG:1BC6D 00			       DCB    0
ROM_ORIG:1BC6E 00			       DCB    0
ROM_ORIG:1BC6F 00			       DCB    0
ROM_ORIG:1BC70 00			       DCB    0
ROM_ORIG:1BC71 00			       DCB    0
ROM_ORIG:1BC72 00			       DCB    0
ROM_ORIG:1BC73 00			       DCB    0
ROM_ORIG:1BC74 00			       DCB    0
ROM_ORIG:1BC75 00			       DCB    0
ROM_ORIG:1BC76 00			       DCB    0
ROM_ORIG:1BC77 00			       DCB    0
ROM_ORIG:1BC78 00			       DCB    0
ROM_ORIG:1BC79 00			       DCB    0
ROM_ORIG:1BC7A 00			       DCB    0
ROM_ORIG:1BC7B 00			       DCB    0
ROM_ORIG:1BC7C 00			       DCB    0
ROM_ORIG:1BC7D 00			       DCB    0
ROM_ORIG:1BC7E 00			       DCB    0
ROM_ORIG:1BC7F 00			       DCB    0
ROM_ORIG:1BC80 00			       DCB    0
ROM_ORIG:1BC81 00			       DCB    0
ROM_ORIG:1BC82 00			       DCB    0
ROM_ORIG:1BC83 00			       DCB    0
ROM_ORIG:1BC84 00			       DCB    0
ROM_ORIG:1BC85 00			       DCB    0
ROM_ORIG:1BC86 00			       DCB    0
ROM_ORIG:1BC87 00			       DCB    0
ROM_ORIG:1BC88 00			       DCB    0
ROM_ORIG:1BC89 00			       DCB    0
ROM_ORIG:1BC8A 00			       DCB    0
ROM_ORIG:1BC8B 00			       DCB    0
ROM_ORIG:1BC8C 00			       DCB    0
ROM_ORIG:1BC8D 00			       DCB    0
ROM_ORIG:1BC8E 00			       DCB    0
ROM_ORIG:1BC8F 00			       DCB    0
ROM_ORIG:1BC90 00			       DCB    0
ROM_ORIG:1BC91 00			       DCB    0
ROM_ORIG:1BC92 00			       DCB    0
ROM_ORIG:1BC93 00			       DCB    0
ROM_ORIG:1BC94 00			       DCB    0
ROM_ORIG:1BC95 00			       DCB    0
ROM_ORIG:1BC96 00			       DCB    0
ROM_ORIG:1BC97 00			       DCB    0
ROM_ORIG:1BC98 00			       DCB    0
ROM_ORIG:1BC99 00			       DCB    0
ROM_ORIG:1BC9A 00			       DCB    0
ROM_ORIG:1BC9B 00			       DCB    0
ROM_ORIG:1BC9C 00			       DCB    0
ROM_ORIG:1BC9D 00			       DCB    0
ROM_ORIG:1BC9E 00			       DCB    0
ROM_ORIG:1BC9F 00			       DCB    0
ROM_ORIG:1BCA0 00			       DCB    0
ROM_ORIG:1BCA1 00			       DCB    0
ROM_ORIG:1BCA2 00			       DCB    0
ROM_ORIG:1BCA3 00			       DCB    0
ROM_ORIG:1BCA4 00			       DCB    0
ROM_ORIG:1BCA5 00			       DCB    0
ROM_ORIG:1BCA6 00			       DCB    0
ROM_ORIG:1BCA7 00			       DCB    0
ROM_ORIG:1BCA8 00			       DCB    0
ROM_ORIG:1BCA9 00			       DCB    0
ROM_ORIG:1BCAA 00			       DCB    0
ROM_ORIG:1BCAB 00			       DCB    0
ROM_ORIG:1BCAC 00			       DCB    0
ROM_ORIG:1BCAD 00			       DCB    0
ROM_ORIG:1BCAE 00			       DCB    0
ROM_ORIG:1BCAF 00			       DCB    0
ROM_ORIG:1BCB0 00			       DCB    0
ROM_ORIG:1BCB1 00			       DCB    0
ROM_ORIG:1BCB2 00			       DCB    0
ROM_ORIG:1BCB3 00			       DCB    0
ROM_ORIG:1BCB4 00			       DCB    0
ROM_ORIG:1BCB5 00			       DCB    0
ROM_ORIG:1BCB6 00			       DCB    0
ROM_ORIG:1BCB7 00			       DCB    0
ROM_ORIG:1BCB8 00			       DCB    0
ROM_ORIG:1BCB9 00			       DCB    0
ROM_ORIG:1BCBA 00			       DCB    0
ROM_ORIG:1BCBB 00			       DCB    0
ROM_ORIG:1BCBC 00			       DCB    0
ROM_ORIG:1BCBD 00			       DCB    0
ROM_ORIG:1BCBE 00			       DCB    0
ROM_ORIG:1BCBF 00			       DCB    0
ROM_ORIG:1BCC0 00			       DCB    0
ROM_ORIG:1BCC1 00			       DCB    0
ROM_ORIG:1BCC2 00			       DCB    0
ROM_ORIG:1BCC3 00			       DCB    0
ROM_ORIG:1BCC4 00			       DCB    0
ROM_ORIG:1BCC5 00			       DCB    0
ROM_ORIG:1BCC6 00			       DCB    0
ROM_ORIG:1BCC7 00			       DCB    0
ROM_ORIG:1BCC8 00			       DCB    0
ROM_ORIG:1BCC9 00			       DCB    0
ROM_ORIG:1BCCA 00			       DCB    0
ROM_ORIG:1BCCB 00			       DCB    0
ROM_ORIG:1BCCC 00			       DCB    0
ROM_ORIG:1BCCD 00			       DCB    0
ROM_ORIG:1BCCE 00			       DCB    0
ROM_ORIG:1BCCF 00			       DCB    0
ROM_ORIG:1BCD0 00			       DCB    0
ROM_ORIG:1BCD1 00			       DCB    0
ROM_ORIG:1BCD2 00			       DCB    0
ROM_ORIG:1BCD3 00			       DCB    0
ROM_ORIG:1BCD4 00			       DCB    0
ROM_ORIG:1BCD5 00			       DCB    0
ROM_ORIG:1BCD6 00			       DCB    0
ROM_ORIG:1BCD7 00			       DCB    0
ROM_ORIG:1BCD8 00			       DCB    0
ROM_ORIG:1BCD9 00			       DCB    0
ROM_ORIG:1BCDA 00			       DCB    0
ROM_ORIG:1BCDB 00			       DCB    0
ROM_ORIG:1BCDC 00			       DCB    0
ROM_ORIG:1BCDD 00			       DCB    0
ROM_ORIG:1BCDE 00			       DCB    0
ROM_ORIG:1BCDF 00			       DCB    0
ROM_ORIG:1BCE0 00			       DCB    0
ROM_ORIG:1BCE1 00			       DCB    0
ROM_ORIG:1BCE2 00			       DCB    0
ROM_ORIG:1BCE3 00			       DCB    0
ROM_ORIG:1BCE4 00			       DCB    0
ROM_ORIG:1BCE5 00			       DCB    0
ROM_ORIG:1BCE6 00			       DCB    0
ROM_ORIG:1BCE7 00			       DCB    0
ROM_ORIG:1BCE8 00			       DCB    0
ROM_ORIG:1BCE9 00			       DCB    0
ROM_ORIG:1BCEA 00			       DCB    0
ROM_ORIG:1BCEB 00			       DCB    0
ROM_ORIG:1BCEC 00			       DCB    0
ROM_ORIG:1BCED 00			       DCB    0
ROM_ORIG:1BCEE 00			       DCB    0
ROM_ORIG:1BCEF 00			       DCB    0
ROM_ORIG:1BCF0 00			       DCB    0
ROM_ORIG:1BCF1 00			       DCB    0
ROM_ORIG:1BCF2 00			       DCB    0
ROM_ORIG:1BCF3 00			       DCB    0
ROM_ORIG:1BCF4 00			       DCB    0
ROM_ORIG:1BCF5 00			       DCB    0
ROM_ORIG:1BCF6 00			       DCB    0
ROM_ORIG:1BCF7 00			       DCB    0
ROM_ORIG:1BCF8 00			       DCB    0
ROM_ORIG:1BCF9 00			       DCB    0
ROM_ORIG:1BCFA 00			       DCB    0
ROM_ORIG:1BCFB 00			       DCB    0
ROM_ORIG:1BCFC 00			       DCB    0
ROM_ORIG:1BCFD 00			       DCB    0
ROM_ORIG:1BCFE 00			       DCB    0
ROM_ORIG:1BCFF 00			       DCB    0
ROM_ORIG:1BD00 00			       DCB    0
ROM_ORIG:1BD01 00			       DCB    0
ROM_ORIG:1BD02 00			       DCB    0
ROM_ORIG:1BD03 00			       DCB    0
ROM_ORIG:1BD04 00			       DCB    0
ROM_ORIG:1BD05 00			       DCB    0
ROM_ORIG:1BD06 00			       DCB    0
ROM_ORIG:1BD07 00			       DCB    0
ROM_ORIG:1BD08 00			       DCB    0
ROM_ORIG:1BD09 00			       DCB    0
ROM_ORIG:1BD0A 00			       DCB    0
ROM_ORIG:1BD0B 00			       DCB    0
ROM_ORIG:1BD0C 00			       DCB    0
ROM_ORIG:1BD0D 00			       DCB    0
ROM_ORIG:1BD0E 00			       DCB    0
ROM_ORIG:1BD0F 00			       DCB    0
ROM_ORIG:1BD10 00			       DCB    0
ROM_ORIG:1BD11 00			       DCB    0
ROM_ORIG:1BD12 00			       DCB    0
ROM_ORIG:1BD13 00			       DCB    0
ROM_ORIG:1BD14 00			       DCB    0
ROM_ORIG:1BD15 00			       DCB    0
ROM_ORIG:1BD16 00			       DCB    0
ROM_ORIG:1BD17 00			       DCB    0
ROM_ORIG:1BD18 00			       DCB    0
ROM_ORIG:1BD19 00			       DCB    0
ROM_ORIG:1BD1A 00			       DCB    0
ROM_ORIG:1BD1B 00			       DCB    0
ROM_ORIG:1BD1C 00			       DCB    0
ROM_ORIG:1BD1D 00			       DCB    0
ROM_ORIG:1BD1E 00			       DCB    0
ROM_ORIG:1BD1F 00			       DCB    0
ROM_ORIG:1BD20 00			       DCB    0
ROM_ORIG:1BD21 00			       DCB    0
ROM_ORIG:1BD22 00			       DCB    0
ROM_ORIG:1BD23 00			       DCB    0
ROM_ORIG:1BD24 00			       DCB    0
ROM_ORIG:1BD25 00			       DCB    0
ROM_ORIG:1BD26 00			       DCB    0
ROM_ORIG:1BD27 00			       DCB    0
ROM_ORIG:1BD28 00			       DCB    0
ROM_ORIG:1BD29 00			       DCB    0
ROM_ORIG:1BD2A 00			       DCB    0
ROM_ORIG:1BD2B 00			       DCB    0
ROM_ORIG:1BD2C 00			       DCB    0
ROM_ORIG:1BD2D 00			       DCB    0
ROM_ORIG:1BD2E 00			       DCB    0
ROM_ORIG:1BD2F 00			       DCB    0
ROM_ORIG:1BD30 00			       DCB    0
ROM_ORIG:1BD31 00			       DCB    0
ROM_ORIG:1BD32 00			       DCB    0
ROM_ORIG:1BD33 00			       DCB    0
ROM_ORIG:1BD34 00			       DCB    0
ROM_ORIG:1BD35 00			       DCB    0
ROM_ORIG:1BD36 00			       DCB    0
ROM_ORIG:1BD37 00			       DCB    0
ROM_ORIG:1BD38 00			       DCB    0
ROM_ORIG:1BD39 00			       DCB    0
ROM_ORIG:1BD3A 00			       DCB    0
ROM_ORIG:1BD3B 00			       DCB    0
ROM_ORIG:1BD3C 00			       DCB    0
ROM_ORIG:1BD3D 00			       DCB    0
ROM_ORIG:1BD3E 00			       DCB    0
ROM_ORIG:1BD3F 00			       DCB    0
ROM_ORIG:1BD40 00			       DCB    0
ROM_ORIG:1BD41 00			       DCB    0
ROM_ORIG:1BD42 00			       DCB    0
ROM_ORIG:1BD43 00			       DCB    0
ROM_ORIG:1BD44 00			       DCB    0
ROM_ORIG:1BD45 00			       DCB    0
ROM_ORIG:1BD46 00			       DCB    0
ROM_ORIG:1BD47 00			       DCB    0
ROM_ORIG:1BD48 00			       DCB    0
ROM_ORIG:1BD49 00			       DCB    0
ROM_ORIG:1BD4A 00			       DCB    0
ROM_ORIG:1BD4B 00			       DCB    0
ROM_ORIG:1BD4C 00			       DCB    0
ROM_ORIG:1BD4D 00			       DCB    0
ROM_ORIG:1BD4E 00			       DCB    0
ROM_ORIG:1BD4F 00			       DCB    0
ROM_ORIG:1BD50 00			       DCB    0
ROM_ORIG:1BD51 00			       DCB    0
ROM_ORIG:1BD52 00			       DCB    0
ROM_ORIG:1BD53 00			       DCB    0
ROM_ORIG:1BD54 00			       DCB    0
ROM_ORIG:1BD55 00			       DCB    0
ROM_ORIG:1BD56 00			       DCB    0
ROM_ORIG:1BD57 00			       DCB    0
ROM_ORIG:1BD58 00			       DCB    0
ROM_ORIG:1BD59 00			       DCB    0
ROM_ORIG:1BD5A 00			       DCB    0
ROM_ORIG:1BD5B 00			       DCB    0
ROM_ORIG:1BD5C 00			       DCB    0
ROM_ORIG:1BD5D 00			       DCB    0
ROM_ORIG:1BD5E 00			       DCB    0
ROM_ORIG:1BD5F 00			       DCB    0
ROM_ORIG:1BD60 00			       DCB    0
ROM_ORIG:1BD61 00			       DCB    0
ROM_ORIG:1BD62 00			       DCB    0
ROM_ORIG:1BD63 00			       DCB    0
ROM_ORIG:1BD64 00			       DCB    0
ROM_ORIG:1BD65 00			       DCB    0
ROM_ORIG:1BD66 00			       DCB    0
ROM_ORIG:1BD67 00			       DCB    0
ROM_ORIG:1BD68 00			       DCB    0
ROM_ORIG:1BD69 00			       DCB    0
ROM_ORIG:1BD6A 00			       DCB    0
ROM_ORIG:1BD6B 00			       DCB    0
ROM_ORIG:1BD6C 00			       DCB    0
ROM_ORIG:1BD6D 00			       DCB    0
ROM_ORIG:1BD6E 00			       DCB    0
ROM_ORIG:1BD6F 00			       DCB    0
ROM_ORIG:1BD70 00			       DCB    0
ROM_ORIG:1BD71 00			       DCB    0
ROM_ORIG:1BD72 00			       DCB    0
ROM_ORIG:1BD73 00			       DCB    0
ROM_ORIG:1BD74 00			       DCB    0
ROM_ORIG:1BD75 00			       DCB    0
ROM_ORIG:1BD76 00			       DCB    0
ROM_ORIG:1BD77 00			       DCB    0
ROM_ORIG:1BD78 00			       DCB    0
ROM_ORIG:1BD79 00			       DCB    0
ROM_ORIG:1BD7A 00			       DCB    0
ROM_ORIG:1BD7B 00			       DCB    0
ROM_ORIG:1BD7C 00			       DCB    0
ROM_ORIG:1BD7D 00			       DCB    0
ROM_ORIG:1BD7E 00			       DCB    0
ROM_ORIG:1BD7F 00			       DCB    0
ROM_ORIG:1BD80 00			       DCB    0
ROM_ORIG:1BD81 00			       DCB    0
ROM_ORIG:1BD82 00			       DCB    0
ROM_ORIG:1BD83 00			       DCB    0
ROM_ORIG:1BD84 00			       DCB    0
ROM_ORIG:1BD85 00			       DCB    0
ROM_ORIG:1BD86 00			       DCB    0
ROM_ORIG:1BD87 00			       DCB    0
ROM_ORIG:1BD88 00			       DCB    0
ROM_ORIG:1BD89 00			       DCB    0
ROM_ORIG:1BD8A 00			       DCB    0
ROM_ORIG:1BD8B 00			       DCB    0
ROM_ORIG:1BD8C 00			       DCB    0
ROM_ORIG:1BD8D 00			       DCB    0
ROM_ORIG:1BD8E 00			       DCB    0
ROM_ORIG:1BD8F 00			       DCB    0
ROM_ORIG:1BD90 00			       DCB    0
ROM_ORIG:1BD91 00			       DCB    0
ROM_ORIG:1BD92 00			       DCB    0
ROM_ORIG:1BD93 00			       DCB    0
ROM_ORIG:1BD94 00			       DCB    0
ROM_ORIG:1BD95 00			       DCB    0
ROM_ORIG:1BD96 00			       DCB    0
ROM_ORIG:1BD97 00			       DCB    0
ROM_ORIG:1BD98 00			       DCB    0
ROM_ORIG:1BD99 00			       DCB    0
ROM_ORIG:1BD9A 00			       DCB    0
ROM_ORIG:1BD9B 00			       DCB    0
ROM_ORIG:1BD9C 00			       DCB    0
ROM_ORIG:1BD9D 00			       DCB    0
ROM_ORIG:1BD9E 00			       DCB    0
ROM_ORIG:1BD9F 00			       DCB    0
ROM_ORIG:1BDA0 00			       DCB    0
ROM_ORIG:1BDA1 00			       DCB    0
ROM_ORIG:1BDA2 00			       DCB    0
ROM_ORIG:1BDA3 00			       DCB    0
ROM_ORIG:1BDA4 00			       DCB    0
ROM_ORIG:1BDA5 00			       DCB    0
ROM_ORIG:1BDA6 00			       DCB    0
ROM_ORIG:1BDA7 00			       DCB    0
ROM_ORIG:1BDA8 00			       DCB    0
ROM_ORIG:1BDA9 00			       DCB    0
ROM_ORIG:1BDAA 00			       DCB    0
ROM_ORIG:1BDAB 00			       DCB    0
ROM_ORIG:1BDAC 00			       DCB    0
ROM_ORIG:1BDAD 00			       DCB    0
ROM_ORIG:1BDAE 00			       DCB    0
ROM_ORIG:1BDAF 00			       DCB    0
ROM_ORIG:1BDB0 00			       DCB    0
ROM_ORIG:1BDB1 00			       DCB    0
ROM_ORIG:1BDB2 00			       DCB    0
ROM_ORIG:1BDB3 00			       DCB    0
ROM_ORIG:1BDB4 00			       DCB    0
ROM_ORIG:1BDB5 00			       DCB    0
ROM_ORIG:1BDB6 00			       DCB    0
ROM_ORIG:1BDB7 00			       DCB    0
ROM_ORIG:1BDB8 00			       DCB    0
ROM_ORIG:1BDB9 00			       DCB    0
ROM_ORIG:1BDBA 00			       DCB    0
ROM_ORIG:1BDBB 00			       DCB    0
ROM_ORIG:1BDBC 00			       DCB    0
ROM_ORIG:1BDBD 00			       DCB    0
ROM_ORIG:1BDBE 00			       DCB    0
ROM_ORIG:1BDBF 00			       DCB    0
ROM_ORIG:1BDC0 00			       DCB    0
ROM_ORIG:1BDC1 00			       DCB    0
ROM_ORIG:1BDC2 00			       DCB    0
ROM_ORIG:1BDC3 00			       DCB    0
ROM_ORIG:1BDC4 00			       DCB    0
ROM_ORIG:1BDC5 00			       DCB    0
ROM_ORIG:1BDC6 00			       DCB    0
ROM_ORIG:1BDC7 00			       DCB    0
ROM_ORIG:1BDC8 00			       DCB    0
ROM_ORIG:1BDC9 00			       DCB    0
ROM_ORIG:1BDCA 00			       DCB    0
ROM_ORIG:1BDCB 00			       DCB    0
ROM_ORIG:1BDCC 00			       DCB    0
ROM_ORIG:1BDCD 00			       DCB    0
ROM_ORIG:1BDCE 00			       DCB    0
ROM_ORIG:1BDCF 00			       DCB    0
ROM_ORIG:1BDD0 00			       DCB    0
ROM_ORIG:1BDD1 00			       DCB    0
ROM_ORIG:1BDD2 00			       DCB    0
ROM_ORIG:1BDD3 00			       DCB    0
ROM_ORIG:1BDD4 00			       DCB    0
ROM_ORIG:1BDD5 00			       DCB    0
ROM_ORIG:1BDD6 00			       DCB    0
ROM_ORIG:1BDD7 00			       DCB    0
ROM_ORIG:1BDD8 00			       DCB    0
ROM_ORIG:1BDD9 00			       DCB    0
ROM_ORIG:1BDDA 00			       DCB    0
ROM_ORIG:1BDDB 00			       DCB    0
ROM_ORIG:1BDDC 00			       DCB    0
ROM_ORIG:1BDDD 00			       DCB    0
ROM_ORIG:1BDDE 00			       DCB    0
ROM_ORIG:1BDDF 00			       DCB    0
ROM_ORIG:1BDE0 00			       DCB    0
ROM_ORIG:1BDE1 00			       DCB    0
ROM_ORIG:1BDE2 00			       DCB    0
ROM_ORIG:1BDE3 00			       DCB    0
ROM_ORIG:1BDE4 00			       DCB    0
ROM_ORIG:1BDE5 00			       DCB    0
ROM_ORIG:1BDE6 00			       DCB    0
ROM_ORIG:1BDE7 00			       DCB    0
ROM_ORIG:1BDE8 00			       DCB    0
ROM_ORIG:1BDE9 00			       DCB    0
ROM_ORIG:1BDEA 00			       DCB    0
ROM_ORIG:1BDEB 00			       DCB    0
ROM_ORIG:1BDEC 00			       DCB    0
ROM_ORIG:1BDED 00			       DCB    0
ROM_ORIG:1BDEE 00			       DCB    0
ROM_ORIG:1BDEF 00			       DCB    0
ROM_ORIG:1BDF0 00			       DCB    0
ROM_ORIG:1BDF1 00			       DCB    0
ROM_ORIG:1BDF2 00			       DCB    0
ROM_ORIG:1BDF3 00			       DCB    0
ROM_ORIG:1BDF4 00			       DCB    0
ROM_ORIG:1BDF5 00			       DCB    0
ROM_ORIG:1BDF6 00			       DCB    0
ROM_ORIG:1BDF7 00			       DCB    0
ROM_ORIG:1BDF8 00			       DCB    0
ROM_ORIG:1BDF9 00			       DCB    0
ROM_ORIG:1BDFA 00			       DCB    0
ROM_ORIG:1BDFB 00			       DCB    0
ROM_ORIG:1BDFC 00			       DCB    0
ROM_ORIG:1BDFD 00			       DCB    0
ROM_ORIG:1BDFE 00			       DCB    0
ROM_ORIG:1BDFF 00			       DCB    0
ROM_ORIG:1BE00 00			       DCB    0
ROM_ORIG:1BE01 00			       DCB    0
ROM_ORIG:1BE02 00			       DCB    0
ROM_ORIG:1BE03 00			       DCB    0
ROM_ORIG:1BE04 00			       DCB    0
ROM_ORIG:1BE05 00			       DCB    0
ROM_ORIG:1BE06 00			       DCB    0
ROM_ORIG:1BE07 00			       DCB    0
ROM_ORIG:1BE08 00			       DCB    0
ROM_ORIG:1BE09 00			       DCB    0
ROM_ORIG:1BE0A 00			       DCB    0
ROM_ORIG:1BE0B 00			       DCB    0
ROM_ORIG:1BE0C 00			       DCB    0
ROM_ORIG:1BE0D 00			       DCB    0
ROM_ORIG:1BE0E 00			       DCB    0
ROM_ORIG:1BE0F 00			       DCB    0
ROM_ORIG:1BE10 00			       DCB    0
ROM_ORIG:1BE11 00			       DCB    0
ROM_ORIG:1BE12 00			       DCB    0
ROM_ORIG:1BE13 00			       DCB    0
ROM_ORIG:1BE14 00			       DCB    0
ROM_ORIG:1BE15 00			       DCB    0
ROM_ORIG:1BE16 00			       DCB    0
ROM_ORIG:1BE17 00			       DCB    0
ROM_ORIG:1BE18 00			       DCB    0
ROM_ORIG:1BE19 00			       DCB    0
ROM_ORIG:1BE1A 00			       DCB    0
ROM_ORIG:1BE1B 00			       DCB    0
ROM_ORIG:1BE1C 00			       DCB    0
ROM_ORIG:1BE1D 00			       DCB    0
ROM_ORIG:1BE1E 00			       DCB    0
ROM_ORIG:1BE1F 00			       DCB    0
ROM_ORIG:1BE20 00			       DCB    0
ROM_ORIG:1BE21 00			       DCB    0
ROM_ORIG:1BE22 00			       DCB    0
ROM_ORIG:1BE23 00			       DCB    0
ROM_ORIG:1BE24 00			       DCB    0
ROM_ORIG:1BE25 00			       DCB    0
ROM_ORIG:1BE26 00			       DCB    0
ROM_ORIG:1BE27 00			       DCB    0
ROM_ORIG:1BE28 00			       DCB    0
ROM_ORIG:1BE29 00			       DCB    0
ROM_ORIG:1BE2A 00			       DCB    0
ROM_ORIG:1BE2B 00			       DCB    0
ROM_ORIG:1BE2C 00			       DCB    0
ROM_ORIG:1BE2D 00			       DCB    0
ROM_ORIG:1BE2E 00			       DCB    0
ROM_ORIG:1BE2F 00			       DCB    0
ROM_ORIG:1BE30 00			       DCB    0
ROM_ORIG:1BE31 00			       DCB    0
ROM_ORIG:1BE32 00			       DCB    0
ROM_ORIG:1BE33 00			       DCB    0
ROM_ORIG:1BE34 00			       DCB    0
ROM_ORIG:1BE35 00			       DCB    0
ROM_ORIG:1BE36 00			       DCB    0
ROM_ORIG:1BE37 00			       DCB    0
ROM_ORIG:1BE38 00			       DCB    0
ROM_ORIG:1BE39 00			       DCB    0
ROM_ORIG:1BE3A 00			       DCB    0
ROM_ORIG:1BE3B 00			       DCB    0
ROM_ORIG:1BE3C 00			       DCB    0
ROM_ORIG:1BE3D 00			       DCB    0
ROM_ORIG:1BE3E 00			       DCB    0
ROM_ORIG:1BE3F 00			       DCB    0
ROM_ORIG:1BE40 00			       DCB    0
ROM_ORIG:1BE41 00			       DCB    0
ROM_ORIG:1BE42 00			       DCB    0
ROM_ORIG:1BE43 00			       DCB    0
ROM_ORIG:1BE44 00			       DCB    0
ROM_ORIG:1BE45 00			       DCB    0
ROM_ORIG:1BE46 00			       DCB    0
ROM_ORIG:1BE47 00			       DCB    0
ROM_ORIG:1BE48 00			       DCB    0
ROM_ORIG:1BE49 00			       DCB    0
ROM_ORIG:1BE4A 00			       DCB    0
ROM_ORIG:1BE4B 00			       DCB    0
ROM_ORIG:1BE4C 00			       DCB    0
ROM_ORIG:1BE4D 00			       DCB    0
ROM_ORIG:1BE4E 00			       DCB    0
ROM_ORIG:1BE4F 00			       DCB    0
ROM_ORIG:1BE50 00			       DCB    0
ROM_ORIG:1BE51 00			       DCB    0
ROM_ORIG:1BE52 00			       DCB    0
ROM_ORIG:1BE53 00			       DCB    0
ROM_ORIG:1BE54 00			       DCB    0
ROM_ORIG:1BE55 00			       DCB    0
ROM_ORIG:1BE56 00			       DCB    0
ROM_ORIG:1BE57 00			       DCB    0
ROM_ORIG:1BE58 00			       DCB    0
ROM_ORIG:1BE59 00			       DCB    0
ROM_ORIG:1BE5A 00			       DCB    0
ROM_ORIG:1BE5B 00			       DCB    0
ROM_ORIG:1BE5C 00			       DCB    0
ROM_ORIG:1BE5D 00			       DCB    0
ROM_ORIG:1BE5E 00			       DCB    0
ROM_ORIG:1BE5F 00			       DCB    0
ROM_ORIG:1BE60 00			       DCB    0
ROM_ORIG:1BE61 00			       DCB    0
ROM_ORIG:1BE62 00			       DCB    0
ROM_ORIG:1BE63 00			       DCB    0
ROM_ORIG:1BE64 00			       DCB    0
ROM_ORIG:1BE65 00			       DCB    0
ROM_ORIG:1BE66 00			       DCB    0
ROM_ORIG:1BE67 00			       DCB    0
ROM_ORIG:1BE68 00			       DCB    0
ROM_ORIG:1BE69 00			       DCB    0
ROM_ORIG:1BE6A 00			       DCB    0
ROM_ORIG:1BE6B 00			       DCB    0
ROM_ORIG:1BE6C 00			       DCB    0
ROM_ORIG:1BE6D 00			       DCB    0
ROM_ORIG:1BE6E 00			       DCB    0
ROM_ORIG:1BE6F 00			       DCB    0
ROM_ORIG:1BE70 00			       DCB    0
ROM_ORIG:1BE71 00			       DCB    0
ROM_ORIG:1BE72 00			       DCB    0
ROM_ORIG:1BE73 00			       DCB    0
ROM_ORIG:1BE74 00			       DCB    0
ROM_ORIG:1BE75 00			       DCB    0
ROM_ORIG:1BE76 00			       DCB    0
ROM_ORIG:1BE77 00			       DCB    0
ROM_ORIG:1BE78 00			       DCB    0
ROM_ORIG:1BE79 00			       DCB    0
ROM_ORIG:1BE7A 00			       DCB    0
ROM_ORIG:1BE7B 00			       DCB    0
ROM_ORIG:1BE7C 00			       DCB    0
ROM_ORIG:1BE7D 00			       DCB    0
ROM_ORIG:1BE7E 00			       DCB    0
ROM_ORIG:1BE7F 00			       DCB    0
ROM_ORIG:1BE80 00			       DCB    0
ROM_ORIG:1BE81 00			       DCB    0
ROM_ORIG:1BE82 00			       DCB    0
ROM_ORIG:1BE83 00			       DCB    0
ROM_ORIG:1BE84 00			       DCB    0
ROM_ORIG:1BE85 00			       DCB    0
ROM_ORIG:1BE86 00			       DCB    0
ROM_ORIG:1BE87 00			       DCB    0
ROM_ORIG:1BE88 00			       DCB    0
ROM_ORIG:1BE89 00			       DCB    0
ROM_ORIG:1BE8A 00			       DCB    0
ROM_ORIG:1BE8B 00			       DCB    0
ROM_ORIG:1BE8C 00			       DCB    0
ROM_ORIG:1BE8D 00			       DCB    0
ROM_ORIG:1BE8E 00			       DCB    0
ROM_ORIG:1BE8F 00			       DCB    0
ROM_ORIG:1BE90 00			       DCB    0
ROM_ORIG:1BE91 00			       DCB    0
ROM_ORIG:1BE92 00			       DCB    0
ROM_ORIG:1BE93 00			       DCB    0
ROM_ORIG:1BE94 00			       DCB    0
ROM_ORIG:1BE95 00			       DCB    0
ROM_ORIG:1BE96 00			       DCB    0
ROM_ORIG:1BE97 00			       DCB    0
ROM_ORIG:1BE98 00			       DCB    0
ROM_ORIG:1BE99 00			       DCB    0
ROM_ORIG:1BE9A 00			       DCB    0
ROM_ORIG:1BE9B 00			       DCB    0
ROM_ORIG:1BE9C 00			       DCB    0
ROM_ORIG:1BE9D 00			       DCB    0
ROM_ORIG:1BE9E 00			       DCB    0
ROM_ORIG:1BE9F 00			       DCB    0
ROM_ORIG:1BEA0 00			       DCB    0
ROM_ORIG:1BEA1 00			       DCB    0
ROM_ORIG:1BEA2 00			       DCB    0
ROM_ORIG:1BEA3 00			       DCB    0
ROM_ORIG:1BEA4 00			       DCB    0
ROM_ORIG:1BEA5 00			       DCB    0
ROM_ORIG:1BEA6 00			       DCB    0
ROM_ORIG:1BEA7 00			       DCB    0
ROM_ORIG:1BEA8 00			       DCB    0
ROM_ORIG:1BEA9 00			       DCB    0
ROM_ORIG:1BEAA 00			       DCB    0
ROM_ORIG:1BEAB 00			       DCB    0
ROM_ORIG:1BEAC 00			       DCB    0
ROM_ORIG:1BEAD 00			       DCB    0
ROM_ORIG:1BEAE 00			       DCB    0
ROM_ORIG:1BEAF 00			       DCB    0
ROM_ORIG:1BEB0 00			       DCB    0
ROM_ORIG:1BEB1 00			       DCB    0
ROM_ORIG:1BEB2 00			       DCB    0
ROM_ORIG:1BEB3 00			       DCB    0
ROM_ORIG:1BEB4 00			       DCB    0
ROM_ORIG:1BEB5 00			       DCB    0
ROM_ORIG:1BEB6 00			       DCB    0
ROM_ORIG:1BEB7 00			       DCB    0
ROM_ORIG:1BEB8 00			       DCB    0
ROM_ORIG:1BEB9 00			       DCB    0
ROM_ORIG:1BEBA 00			       DCB    0
ROM_ORIG:1BEBB 00			       DCB    0
ROM_ORIG:1BEBC 00			       DCB    0
ROM_ORIG:1BEBD 00			       DCB    0
ROM_ORIG:1BEBE 00			       DCB    0
ROM_ORIG:1BEBF 00			       DCB    0
ROM_ORIG:1BEC0 00			       DCB    0
ROM_ORIG:1BEC1 00			       DCB    0
ROM_ORIG:1BEC2 00			       DCB    0
ROM_ORIG:1BEC3 00			       DCB    0
ROM_ORIG:1BEC4 00			       DCB    0
ROM_ORIG:1BEC5 00			       DCB    0
ROM_ORIG:1BEC6 00			       DCB    0
ROM_ORIG:1BEC7 00			       DCB    0
ROM_ORIG:1BEC8 00			       DCB    0
ROM_ORIG:1BEC9 00			       DCB    0
ROM_ORIG:1BECA 00			       DCB    0
ROM_ORIG:1BECB 00			       DCB    0
ROM_ORIG:1BECC 00			       DCB    0
ROM_ORIG:1BECD 00			       DCB    0
ROM_ORIG:1BECE 00			       DCB    0
ROM_ORIG:1BECF 00			       DCB    0
ROM_ORIG:1BED0 00			       DCB    0
ROM_ORIG:1BED1 00			       DCB    0
ROM_ORIG:1BED2 00			       DCB    0
ROM_ORIG:1BED3 00			       DCB    0
ROM_ORIG:1BED4 00			       DCB    0
ROM_ORIG:1BED5 00			       DCB    0
ROM_ORIG:1BED6 00			       DCB    0
ROM_ORIG:1BED7 00			       DCB    0
ROM_ORIG:1BED8 00			       DCB    0
ROM_ORIG:1BED9 00			       DCB    0
ROM_ORIG:1BEDA 00			       DCB    0
ROM_ORIG:1BEDB 00			       DCB    0
ROM_ORIG:1BEDC 00			       DCB    0
ROM_ORIG:1BEDD 00			       DCB    0
ROM_ORIG:1BEDE 00			       DCB    0
ROM_ORIG:1BEDF 00			       DCB    0
ROM_ORIG:1BEE0 00			       DCB    0
ROM_ORIG:1BEE1 00			       DCB    0
ROM_ORIG:1BEE2 00			       DCB    0
ROM_ORIG:1BEE3 00			       DCB    0
ROM_ORIG:1BEE4 00			       DCB    0
ROM_ORIG:1BEE5 00			       DCB    0
ROM_ORIG:1BEE6 00			       DCB    0
ROM_ORIG:1BEE7 00			       DCB    0
ROM_ORIG:1BEE8 00			       DCB    0
ROM_ORIG:1BEE9 00			       DCB    0
ROM_ORIG:1BEEA 00			       DCB    0
ROM_ORIG:1BEEB 00			       DCB    0
ROM_ORIG:1BEEC 00			       DCB    0
ROM_ORIG:1BEED 00			       DCB    0
ROM_ORIG:1BEEE 00			       DCB    0
ROM_ORIG:1BEEF 00			       DCB    0
ROM_ORIG:1BEF0 00			       DCB    0
ROM_ORIG:1BEF1 00			       DCB    0
ROM_ORIG:1BEF2 00			       DCB    0
ROM_ORIG:1BEF3 00			       DCB    0
ROM_ORIG:1BEF4 00			       DCB    0
ROM_ORIG:1BEF5 00			       DCB    0
ROM_ORIG:1BEF6 00			       DCB    0
ROM_ORIG:1BEF7 00			       DCB    0
ROM_ORIG:1BEF8 00			       DCB    0
ROM_ORIG:1BEF9 00			       DCB    0
ROM_ORIG:1BEFA 00			       DCB    0
ROM_ORIG:1BEFB 00			       DCB    0
ROM_ORIG:1BEFC 00			       DCB    0
ROM_ORIG:1BEFD 00			       DCB    0
ROM_ORIG:1BEFE 00			       DCB    0
ROM_ORIG:1BEFF 00			       DCB    0
ROM_ORIG:1BF00 00			       DCB    0
ROM_ORIG:1BF01 00			       DCB    0
ROM_ORIG:1BF02 00			       DCB    0
ROM_ORIG:1BF03 00			       DCB    0
ROM_ORIG:1BF04 00			       DCB    0
ROM_ORIG:1BF05 00			       DCB    0
ROM_ORIG:1BF06 00			       DCB    0
ROM_ORIG:1BF07 00			       DCB    0
ROM_ORIG:1BF08 00			       DCB    0
ROM_ORIG:1BF09 00			       DCB    0
ROM_ORIG:1BF0A 00			       DCB    0
ROM_ORIG:1BF0B 00			       DCB    0
ROM_ORIG:1BF0C 00			       DCB    0
ROM_ORIG:1BF0D 00			       DCB    0
ROM_ORIG:1BF0E 00			       DCB    0
ROM_ORIG:1BF0F 00			       DCB    0
ROM_ORIG:1BF10 00			       DCB    0
ROM_ORIG:1BF11 00			       DCB    0
ROM_ORIG:1BF12 00			       DCB    0
ROM_ORIG:1BF13 00			       DCB    0
ROM_ORIG:1BF14 00			       DCB    0
ROM_ORIG:1BF15 00			       DCB    0
ROM_ORIG:1BF16 00			       DCB    0
ROM_ORIG:1BF17 00			       DCB    0
ROM_ORIG:1BF18 00			       DCB    0
ROM_ORIG:1BF19 00			       DCB    0
ROM_ORIG:1BF1A 00			       DCB    0
ROM_ORIG:1BF1B 00			       DCB    0
ROM_ORIG:1BF1C 00			       DCB    0
ROM_ORIG:1BF1D 00			       DCB    0
ROM_ORIG:1BF1E 00			       DCB    0
ROM_ORIG:1BF1F 00			       DCB    0
ROM_ORIG:1BF20 00			       DCB    0
ROM_ORIG:1BF21 00			       DCB    0
ROM_ORIG:1BF22 00			       DCB    0
ROM_ORIG:1BF23 00			       DCB    0
ROM_ORIG:1BF24 00			       DCB    0
ROM_ORIG:1BF25 00			       DCB    0
ROM_ORIG:1BF26 00			       DCB    0
ROM_ORIG:1BF27 00			       DCB    0
ROM_ORIG:1BF28 00			       DCB    0
ROM_ORIG:1BF29 00			       DCB    0
ROM_ORIG:1BF2A 00			       DCB    0
ROM_ORIG:1BF2B 00			       DCB    0
ROM_ORIG:1BF2C 00			       DCB    0
ROM_ORIG:1BF2D 00			       DCB    0
ROM_ORIG:1BF2E 00			       DCB    0
ROM_ORIG:1BF2F 00			       DCB    0
ROM_ORIG:1BF30 00			       DCB    0
ROM_ORIG:1BF31 00			       DCB    0
ROM_ORIG:1BF32 00			       DCB    0
ROM_ORIG:1BF33 00			       DCB    0
ROM_ORIG:1BF34 00			       DCB    0
ROM_ORIG:1BF35 00			       DCB    0
ROM_ORIG:1BF36 00			       DCB    0
ROM_ORIG:1BF37 00			       DCB    0
ROM_ORIG:1BF38 00			       DCB    0
ROM_ORIG:1BF39 00			       DCB    0
ROM_ORIG:1BF3A 00			       DCB    0
ROM_ORIG:1BF3B 00			       DCB    0
ROM_ORIG:1BF3C 00			       DCB    0
ROM_ORIG:1BF3D 00			       DCB    0
ROM_ORIG:1BF3E 00			       DCB    0
ROM_ORIG:1BF3F 00			       DCB    0
ROM_ORIG:1BF40 00			       DCB    0
ROM_ORIG:1BF41 00			       DCB    0
ROM_ORIG:1BF42 00			       DCB    0
ROM_ORIG:1BF43 00			       DCB    0
ROM_ORIG:1BF44 00			       DCB    0
ROM_ORIG:1BF45 00			       DCB    0
ROM_ORIG:1BF46 00			       DCB    0
ROM_ORIG:1BF47 00			       DCB    0
ROM_ORIG:1BF48 00			       DCB    0
ROM_ORIG:1BF49 00			       DCB    0
ROM_ORIG:1BF4A 00			       DCB    0
ROM_ORIG:1BF4B 00			       DCB    0
ROM_ORIG:1BF4C 00			       DCB    0
ROM_ORIG:1BF4D 00			       DCB    0
ROM_ORIG:1BF4E 00			       DCB    0
ROM_ORIG:1BF4F 00			       DCB    0
ROM_ORIG:1BF50 00			       DCB    0
ROM_ORIG:1BF51 00			       DCB    0
ROM_ORIG:1BF52 00			       DCB    0
ROM_ORIG:1BF53 00			       DCB    0
ROM_ORIG:1BF54 00			       DCB    0
ROM_ORIG:1BF55 00			       DCB    0
ROM_ORIG:1BF56 00			       DCB    0
ROM_ORIG:1BF57 00			       DCB    0
ROM_ORIG:1BF58 00			       DCB    0
ROM_ORIG:1BF59 00			       DCB    0
ROM_ORIG:1BF5A 00			       DCB    0
ROM_ORIG:1BF5B 00			       DCB    0
ROM_ORIG:1BF5C 00			       DCB    0
ROM_ORIG:1BF5D 00			       DCB    0
ROM_ORIG:1BF5E 00			       DCB    0
ROM_ORIG:1BF5F 00			       DCB    0
ROM_ORIG:1BF60 00			       DCB    0
ROM_ORIG:1BF61 00			       DCB    0
ROM_ORIG:1BF62 00			       DCB    0
ROM_ORIG:1BF63 00			       DCB    0
ROM_ORIG:1BF64 00			       DCB    0
ROM_ORIG:1BF65 00			       DCB    0
ROM_ORIG:1BF66 00			       DCB    0
ROM_ORIG:1BF67 00			       DCB    0
ROM_ORIG:1BF68 00			       DCB    0
ROM_ORIG:1BF69 00			       DCB    0
ROM_ORIG:1BF6A 00			       DCB    0
ROM_ORIG:1BF6B 00			       DCB    0
ROM_ORIG:1BF6C 00			       DCB    0
ROM_ORIG:1BF6D 00			       DCB    0
ROM_ORIG:1BF6E 00			       DCB    0
ROM_ORIG:1BF6F 00			       DCB    0
ROM_ORIG:1BF70 00			       DCB    0
ROM_ORIG:1BF71 00			       DCB    0
ROM_ORIG:1BF72 00			       DCB    0
ROM_ORIG:1BF73 00			       DCB    0
ROM_ORIG:1BF74 00			       DCB    0
ROM_ORIG:1BF75 00			       DCB    0
ROM_ORIG:1BF76 00			       DCB    0
ROM_ORIG:1BF77 00			       DCB    0
ROM_ORIG:1BF78 00			       DCB    0
ROM_ORIG:1BF79 00			       DCB    0
ROM_ORIG:1BF7A 00			       DCB    0
ROM_ORIG:1BF7B 00			       DCB    0
ROM_ORIG:1BF7C 00			       DCB    0
ROM_ORIG:1BF7D 00			       DCB    0
ROM_ORIG:1BF7E 00			       DCB    0
ROM_ORIG:1BF7F 00			       DCB    0
ROM_ORIG:1BF80 00			       DCB    0
ROM_ORIG:1BF81 00			       DCB    0
ROM_ORIG:1BF82 00			       DCB    0
ROM_ORIG:1BF83 00			       DCB    0
ROM_ORIG:1BF84 00			       DCB    0
ROM_ORIG:1BF85 00			       DCB    0
ROM_ORIG:1BF86 00			       DCB    0
ROM_ORIG:1BF87 00			       DCB    0
ROM_ORIG:1BF88 00			       DCB    0
ROM_ORIG:1BF89 00			       DCB    0
ROM_ORIG:1BF8A 00			       DCB    0
ROM_ORIG:1BF8B 00			       DCB    0
ROM_ORIG:1BF8C 00			       DCB    0
ROM_ORIG:1BF8D 00			       DCB    0
ROM_ORIG:1BF8E 00			       DCB    0
ROM_ORIG:1BF8F 00			       DCB    0
ROM_ORIG:1BF90 00			       DCB    0
ROM_ORIG:1BF91 00			       DCB    0
ROM_ORIG:1BF92 00			       DCB    0
ROM_ORIG:1BF93 00			       DCB    0
ROM_ORIG:1BF94 00			       DCB    0
ROM_ORIG:1BF95 00			       DCB    0
ROM_ORIG:1BF96 00			       DCB    0
ROM_ORIG:1BF97 00			       DCB    0
ROM_ORIG:1BF98 00			       DCB    0
ROM_ORIG:1BF99 00			       DCB    0
ROM_ORIG:1BF9A 00			       DCB    0
ROM_ORIG:1BF9B 00			       DCB    0
ROM_ORIG:1BF9C 00			       DCB    0
ROM_ORIG:1BF9D 00			       DCB    0
ROM_ORIG:1BF9E 00			       DCB    0
ROM_ORIG:1BF9F 00			       DCB    0
ROM_ORIG:1BFA0 00			       DCB    0
ROM_ORIG:1BFA1 00			       DCB    0
ROM_ORIG:1BFA2 00			       DCB    0
ROM_ORIG:1BFA3 00			       DCB    0
ROM_ORIG:1BFA4 00			       DCB    0
ROM_ORIG:1BFA5 00			       DCB    0
ROM_ORIG:1BFA6 00			       DCB    0
ROM_ORIG:1BFA7 00			       DCB    0
ROM_ORIG:1BFA8 00			       DCB    0
ROM_ORIG:1BFA9 00			       DCB    0
ROM_ORIG:1BFAA 00			       DCB    0
ROM_ORIG:1BFAB 00			       DCB    0
ROM_ORIG:1BFAC 00			       DCB    0
ROM_ORIG:1BFAD 00			       DCB    0
ROM_ORIG:1BFAE 00			       DCB    0
ROM_ORIG:1BFAF 00			       DCB    0
ROM_ORIG:1BFB0 00			       DCB    0
ROM_ORIG:1BFB1 00			       DCB    0
ROM_ORIG:1BFB2 00			       DCB    0
ROM_ORIG:1BFB3 00			       DCB    0
ROM_ORIG:1BFB4 00			       DCB    0
ROM_ORIG:1BFB5 00			       DCB    0
ROM_ORIG:1BFB6 00			       DCB    0
ROM_ORIG:1BFB7 00			       DCB    0
ROM_ORIG:1BFB8 00			       DCB    0
ROM_ORIG:1BFB9 00			       DCB    0
ROM_ORIG:1BFBA 00			       DCB    0
ROM_ORIG:1BFBB 00			       DCB    0
ROM_ORIG:1BFBC 00			       DCB    0
ROM_ORIG:1BFBD 00			       DCB    0
ROM_ORIG:1BFBE 00			       DCB    0
ROM_ORIG:1BFBF 00			       DCB    0
ROM_ORIG:1BFC0 00			       DCB    0
ROM_ORIG:1BFC1 00			       DCB    0
ROM_ORIG:1BFC2 00			       DCB    0
ROM_ORIG:1BFC3 00			       DCB    0
ROM_ORIG:1BFC4 00			       DCB    0
ROM_ORIG:1BFC5 00			       DCB    0
ROM_ORIG:1BFC6 00			       DCB    0
ROM_ORIG:1BFC7 00			       DCB    0
ROM_ORIG:1BFC8 00			       DCB    0
ROM_ORIG:1BFC9 00			       DCB    0
ROM_ORIG:1BFCA 00			       DCB    0
ROM_ORIG:1BFCB 00			       DCB    0
ROM_ORIG:1BFCC 00			       DCB    0
ROM_ORIG:1BFCD 00			       DCB    0
ROM_ORIG:1BFCE 00			       DCB    0
ROM_ORIG:1BFCF 00			       DCB    0
ROM_ORIG:1BFD0 00			       DCB    0
ROM_ORIG:1BFD1 00			       DCB    0
ROM_ORIG:1BFD2 00			       DCB    0
ROM_ORIG:1BFD3 00			       DCB    0
ROM_ORIG:1BFD4 00			       DCB    0
ROM_ORIG:1BFD5 00			       DCB    0
ROM_ORIG:1BFD6 00			       DCB    0
ROM_ORIG:1BFD7 00			       DCB    0
ROM_ORIG:1BFD8 00			       DCB    0
ROM_ORIG:1BFD9 00			       DCB    0
ROM_ORIG:1BFDA 00			       DCB    0
ROM_ORIG:1BFDB 00			       DCB    0
ROM_ORIG:1BFDC 00			       DCB    0
ROM_ORIG:1BFDD 00			       DCB    0
ROM_ORIG:1BFDE 00			       DCB    0
ROM_ORIG:1BFDF 00			       DCB    0
ROM_ORIG:1BFE0 00			       DCB    0
ROM_ORIG:1BFE1 00			       DCB    0
ROM_ORIG:1BFE2 00			       DCB    0
ROM_ORIG:1BFE3 00			       DCB    0
ROM_ORIG:1BFE4 00			       DCB    0
ROM_ORIG:1BFE5 00			       DCB    0
ROM_ORIG:1BFE6 00			       DCB    0
ROM_ORIG:1BFE7 00			       DCB    0
ROM_ORIG:1BFE8 00			       DCB    0
ROM_ORIG:1BFE9 00			       DCB    0
ROM_ORIG:1BFEA 00			       DCB    0
ROM_ORIG:1BFEB 00			       DCB    0
ROM_ORIG:1BFEC 00			       DCB    0
ROM_ORIG:1BFED 00			       DCB    0
ROM_ORIG:1BFEE 00			       DCB    0
ROM_ORIG:1BFEF 00			       DCB    0
ROM_ORIG:1BFF0 00			       DCB    0
ROM_ORIG:1BFF1 00			       DCB    0
ROM_ORIG:1BFF2 00			       DCB    0
ROM_ORIG:1BFF3 00			       DCB    0
ROM_ORIG:1BFF4 00			       DCB    0
ROM_ORIG:1BFF5 00			       DCB    0
ROM_ORIG:1BFF6 00			       DCB    0
ROM_ORIG:1BFF7 00			       DCB    0
ROM_ORIG:1BFF8 00			       DCB    0
ROM_ORIG:1BFF9 00			       DCB    0
ROM_ORIG:1BFFA 00			       DCB    0
ROM_ORIG:1BFFB 00			       DCB    0
ROM_ORIG:1BFFC 57 14 00	00     dword_1BFFC     DCD 0x1457					     ; DATA XREF: sub_18644+2Eo
ROM_ORIG:1BFFC											     ; sub_18644+30r ...
ROM_ORIG:1BFFC		       ; ROM_ORIG      ends
ROM_ORIG:1BFFC
MMU_IVA2:05D00000		  ; ===========================================================================
MMU_IVA2:05D00000
MMU_IVA2:05D00000		  ; Segment type: Regular
MMU_IVA2:05D00000				  AREA MMU_IVA2, DATA, ABS
MMU_IVA2:05D00000				  ORG 0x5D00000
MMU_IVA2:05D00000 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_REVISION % 4					; This register	contains the IP	revision code
MMU_IVA2:05D00004 ??				  % 1
MMU_IVA2:05D00005 ??				  % 1
MMU_IVA2:05D00006 ??				  % 1
MMU_IVA2:05D00007 ??				  % 1
MMU_IVA2:05D00008 ??				  % 1
MMU_IVA2:05D00009 ??				  % 1
MMU_IVA2:05D0000A ??				  % 1
MMU_IVA2:05D0000B ??				  % 1
MMU_IVA2:05D0000C ??				  % 1
MMU_IVA2:05D0000D ??				  % 1
MMU_IVA2:05D0000E ??				  % 1
MMU_IVA2:05D0000F ??				  % 1
MMU_IVA2:05D00010 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_SYSCONFIG % 4					; This register	contains the various parameters	of the interconnect interface
MMU_IVA2:05D00014 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_SYSSTATUS % 4					; This register	provides status	information about the modules, excluding the interrupt status information
MMU_IVA2:05D00018 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_IRQSTATUS % 4					; This interrupt status	register regroups all the status of the	module internal	events that can	generate an interrupt
MMU_IVA2:05D0001C ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_IRQENABLE % 4					; The interrupt	enable register	allows the module's internal sources of	interrupt to be	masked and unmasked on an event-by-event basis
MMU_IVA2:05D00020 ??				  % 1
MMU_IVA2:05D00021 ??				  % 1
MMU_IVA2:05D00022 ??				  % 1
MMU_IVA2:05D00023 ??				  % 1
MMU_IVA2:05D00024 ??				  % 1
MMU_IVA2:05D00025 ??				  % 1
MMU_IVA2:05D00026 ??				  % 1
MMU_IVA2:05D00027 ??				  % 1
MMU_IVA2:05D00028 ??				  % 1
MMU_IVA2:05D00029 ??				  % 1
MMU_IVA2:05D0002A ??				  % 1
MMU_IVA2:05D0002B ??				  % 1
MMU_IVA2:05D0002C ??				  % 1
MMU_IVA2:05D0002D ??				  % 1
MMU_IVA2:05D0002E ??				  % 1
MMU_IVA2:05D0002F ??				  % 1
MMU_IVA2:05D00030 ??				  % 1
MMU_IVA2:05D00031 ??				  % 1
MMU_IVA2:05D00032 ??				  % 1
MMU_IVA2:05D00033 ??				  % 1
MMU_IVA2:05D00034 ??				  % 1
MMU_IVA2:05D00035 ??				  % 1
MMU_IVA2:05D00036 ??				  % 1
MMU_IVA2:05D00037 ??				  % 1
MMU_IVA2:05D00038 ??				  % 1
MMU_IVA2:05D00039 ??				  % 1
MMU_IVA2:05D0003A ??				  % 1
MMU_IVA2:05D0003B ??				  % 1
MMU_IVA2:05D0003C ??				  % 1
MMU_IVA2:05D0003D ??				  % 1
MMU_IVA2:05D0003E ??				  % 1
MMU_IVA2:05D0003F ??				  % 1
MMU_IVA2:05D00040 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_WALKING_ST % 4					; This register	provides status	information about the table walking logic
MMU_IVA2:05D00044 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_CNTL % 4					; This register	programs the MMU features
MMU_IVA2:05D00048 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_FAULT_AD % 4					; This register	contains the virtual address that generated the	interrupt
MMU_IVA2:05D0004C ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_TTB % 4						; This register	contains the resolution	table base address
MMU_IVA2:05D00050 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_LOCK % 4					; This register	locks some of the TLB entries or specifies the TLB entry to be read
MMU_IVA2:05D00054 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_LD_TLB % 4					; This register	loads a	TLB entry (CAM+RAM)
MMU_IVA2:05D00058 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_CAM % 4						; This register	holds a	CAM entry
MMU_IVA2:05D0005C ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_RAM % 4						; This register	holds a	RAM entry
MMU_IVA2:05D00060 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_GFLUSH % 4					; This register	flushes	all the	non-protected TLB entries
MMU_IVA2:05D00064 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_FLUSH_ENTRY % 4					; This register	flushes	the entry pointed to by	the CAM	virtual	address
MMU_IVA2:05D00068 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_READ_CAM % 4					; This register	read CAM data from a CAM entry
MMU_IVA2:05D0006C ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_READ_RAM % 4					; This register	read RAM data from a RAM entry
MMU_IVA2:05D00070 ?? ??	?? ??	  OMAP3430_reg_IVA2_MMU_EMU_FAULT_AD % 4				; This register	contains the last virtual address of a fault caused by the debugger
MMU_IVA2:05D00074 ??				  % 1
MMU_IVA2:05D00075 ??				  % 1
MMU_IVA2:05D00076 ??				  % 1
MMU_IVA2:05D00077 ??				  % 1
MMU_IVA2:05D00078 ??				  % 1
MMU_IVA2:05D00079 ??				  % 1
MMU_IVA2:05D0007A ??				  % 1
MMU_IVA2:05D0007B ??				  % 1
MMU_IVA2:05D0007C ??				  % 1
MMU_IVA2:05D0007D ??				  % 1
MMU_IVA2:05D0007E ??				  % 1
MMU_IVA2:05D0007F ??				  % 1
MMU_IVA2:05D00080 ??				  % 1
MMU_IVA2:05D00081 ??				  % 1
MMU_IVA2:05D00082 ??				  % 1
MMU_IVA2:05D00083 ??				  % 1
MMU_IVA2:05D00084 ??				  % 1
MMU_IVA2:05D00085 ??				  % 1
MMU_IVA2:05D00086 ??				  % 1
MMU_IVA2:05D00087 ??				  % 1
MMU_IVA2:05D00088 ??				  % 1
MMU_IVA2:05D00089 ??				  % 1
MMU_IVA2:05D0008A ??				  % 1
MMU_IVA2:05D0008B ??				  % 1
MMU_IVA2:05D0008C ??				  % 1
MMU_IVA2:05D0008D ??				  % 1
MMU_IVA2:05D0008E ??				  % 1
MMU_IVA2:05D0008F ??				  % 1
MMU_IVA2:05D00090 ??				  % 1
MMU_IVA2:05D00091 ??				  % 1
MMU_IVA2:05D00092 ??				  % 1
MMU_IVA2:05D00093 ??				  % 1
MMU_IVA2:05D00094 ??				  % 1
MMU_IVA2:05D00095 ??				  % 1
MMU_IVA2:05D00096 ??				  % 1
MMU_IVA2:05D00097 ??				  % 1
MMU_IVA2:05D00098 ??				  % 1
MMU_IVA2:05D00099 ??				  % 1
MMU_IVA2:05D0009A ??				  % 1
MMU_IVA2:05D0009B ??				  % 1
MMU_IVA2:05D0009C ??				  % 1
MMU_IVA2:05D0009D ??				  % 1
MMU_IVA2:05D0009E ??				  % 1
MMU_IVA2:05D0009F ??				  % 1
MMU_IVA2:05D000A0 ??				  % 1
MMU_IVA2:05D000A1 ??				  % 1
MMU_IVA2:05D000A2 ??				  % 1
MMU_IVA2:05D000A3 ??				  % 1
MMU_IVA2:05D000A4 ??				  % 1
MMU_IVA2:05D000A5 ??				  % 1
MMU_IVA2:05D000A6 ??				  % 1
MMU_IVA2:05D000A7 ??				  % 1
MMU_IVA2:05D000A8 ??				  % 1
MMU_IVA2:05D000A9 ??				  % 1
MMU_IVA2:05D000AA ??				  % 1
MMU_IVA2:05D000AB ??				  % 1
MMU_IVA2:05D000AC ??				  % 1
MMU_IVA2:05D000AD ??				  % 1
MMU_IVA2:05D000AE ??				  % 1
MMU_IVA2:05D000AF ??				  % 1
MMU_IVA2:05D000B0 ??				  % 1
MMU_IVA2:05D000B1 ??				  % 1
MMU_IVA2:05D000B2 ??				  % 1
MMU_IVA2:05D000B3 ??				  % 1
MMU_IVA2:05D000B4 ??				  % 1
MMU_IVA2:05D000B5 ??				  % 1
MMU_IVA2:05D000B6 ??				  % 1
MMU_IVA2:05D000B7 ??				  % 1
MMU_IVA2:05D000B8 ??				  % 1
MMU_IVA2:05D000B9 ??				  % 1
MMU_IVA2:05D000BA ??				  % 1
MMU_IVA2:05D000BB ??				  % 1
MMU_IVA2:05D000BC ??				  % 1
MMU_IVA2:05D000BD ??				  % 1
MMU_IVA2:05D000BE ??				  % 1
MMU_IVA2:05D000BF ??				  % 1
MMU_IVA2:05D000C0 ??				  % 1
MMU_IVA2:05D000C1 ??				  % 1
MMU_IVA2:05D000C2 ??				  % 1
MMU_IVA2:05D000C3 ??				  % 1
MMU_IVA2:05D000C4 ??				  % 1
MMU_IVA2:05D000C5 ??				  % 1
MMU_IVA2:05D000C6 ??				  % 1
MMU_IVA2:05D000C7 ??				  % 1
MMU_IVA2:05D000C8 ??				  % 1
MMU_IVA2:05D000C9 ??				  % 1
MMU_IVA2:05D000CA ??				  % 1
MMU_IVA2:05D000CB ??				  % 1
MMU_IVA2:05D000CC ??				  % 1
MMU_IVA2:05D000CD ??				  % 1
MMU_IVA2:05D000CE ??				  % 1
MMU_IVA2:05D000CF ??				  % 1
MMU_IVA2:05D000D0 ??				  % 1
MMU_IVA2:05D000D1 ??				  % 1
MMU_IVA2:05D000D2 ??				  % 1
MMU_IVA2:05D000D3 ??				  % 1
MMU_IVA2:05D000D4 ??				  % 1
MMU_IVA2:05D000D5 ??				  % 1
MMU_IVA2:05D000D6 ??				  % 1
MMU_IVA2:05D000D7 ??				  % 1
MMU_IVA2:05D000D8 ??				  % 1
MMU_IVA2:05D000D9 ??				  % 1
MMU_IVA2:05D000DA ??				  % 1
MMU_IVA2:05D000DB ??				  % 1
MMU_IVA2:05D000DC ??				  % 1
MMU_IVA2:05D000DD ??				  % 1
MMU_IVA2:05D000DE ??				  % 1
MMU_IVA2:05D000DF ??				  % 1
MMU_IVA2:05D000E0 ??				  % 1
MMU_IVA2:05D000E1 ??				  % 1
MMU_IVA2:05D000E2 ??				  % 1
MMU_IVA2:05D000E3 ??				  % 1
MMU_IVA2:05D000E4 ??				  % 1
MMU_IVA2:05D000E5 ??				  % 1
MMU_IVA2:05D000E6 ??				  % 1
MMU_IVA2:05D000E7 ??				  % 1
MMU_IVA2:05D000E8 ??				  % 1
MMU_IVA2:05D000E9 ??				  % 1
MMU_IVA2:05D000EA ??				  % 1
MMU_IVA2:05D000EB ??				  % 1
MMU_IVA2:05D000EC ??				  % 1
MMU_IVA2:05D000ED ??				  % 1
MMU_IVA2:05D000EE ??				  % 1
MMU_IVA2:05D000EF ??				  % 1
MMU_IVA2:05D000F0 ??				  % 1
MMU_IVA2:05D000F1 ??				  % 1
MMU_IVA2:05D000F2 ??				  % 1
MMU_IVA2:05D000F3 ??				  % 1
MMU_IVA2:05D000F4 ??				  % 1
MMU_IVA2:05D000F5 ??				  % 1
MMU_IVA2:05D000F6 ??				  % 1
MMU_IVA2:05D000F7 ??				  % 1
MMU_IVA2:05D000F8 ??				  % 1
MMU_IVA2:05D000F9 ??				  % 1
MMU_IVA2:05D000FA ??				  % 1
MMU_IVA2:05D000FB ??				  % 1
MMU_IVA2:05D000FC ??				  % 1
MMU_IVA2:05D000FD ??				  % 1
MMU_IVA2:05D000FE ??				  % 1
MMU_IVA2:05D000FE		  ; MMU_IVA2	  ends
MMU_IVA2:05D000FE
ROM_EXP:40014000		 ; File	Name   : Z:\home\xvilka\Documents\android\hack\bootloader\rom\milestone.rom
ROM_EXP:40014000		 ; Format      : Binary	file
ROM_EXP:40014000		 ; Base	Address: 0000h Range: 14000h - 1C000h Loaded length: 8000h
ROM_EXP:40014000		 ; ===========================================================================
ROM_EXP:40014000
ROM_EXP:40014000		 ; Segment type: Pure code
ROM_EXP:40014000				 AREA ROM_EXP, CODE, READWRITE,	ALIGN=0
ROM_EXP:40014000				 ; ORG 0x40014000
ROM_EXP:40014000				 CODE32
ROM_EXP:40014000
ROM_EXP:40014000		 ; =============== S U B R O U T I N E =======================================
ROM_EXP:40014000
ROM_EXP:40014000
ROM_EXP:40014000		 rom_exception
ROM_EXP:40014000 000 2E	02 00 EA		 B		 rom_start			       ; Branch
ROM_EXP:40014000 000
ROM_EXP:40014004		 ; ---------------------------------------------------------------------------
ROM_EXP:40014004 000 18	F0 9F E5		 LDR		 PC, =exceptions_in_ram		       ; Indirect Jump
ROM_EXP:40014004 000
ROM_EXP:40014008		 ; ---------------------------------------------------------------------------
ROM_EXP:40014008 000 18	F0 9F E5		 LDR		 PC, =dword_4020FFCC		       ; Indirect Jump
ROM_EXP:40014008 000
ROM_EXP:4001400C		 ; ---------------------------------------------------------------------------
ROM_EXP:4001400C 000 18	F0 9F E5		 LDR		 PC, =dword_4020FFD0		       ; Indirect Jump
ROM_EXP:4001400C 000
ROM_EXP:40014010		 ; ---------------------------------------------------------------------------
ROM_EXP:40014010 000 18	F0 9F E5		 LDR		 PC, =dword_4020FFD4		       ; Indirect Jump
ROM_EXP:40014010 000
ROM_EXP:40014014		 ; ---------------------------------------------------------------------------
ROM_EXP:40014014 000 18	F0 9F E5		 LDR		 PC, =dword_4020FFD8		       ; Indirect Jump
ROM_EXP:40014014 000
ROM_EXP:40014018		 ; ---------------------------------------------------------------------------
ROM_EXP:40014018 000 18	F0 9F E5		 LDR		 PC, =dword_4020FFDC		       ; Indirect Jump
ROM_EXP:40014018 000
ROM_EXP:4001401C		 ; ---------------------------------------------------------------------------
ROM_EXP:4001401C 000 18	F0 9F E5		 LDR		 PC, =dword_4020FFE0		       ; Indirect Jump
ROM_EXP:4001401C 000
ROM_EXP:4001401C		 ; End of function rom_exception
ROM_EXP:4001401C
ROM_EXP:4001401C		 ; ROM_EXP	 ends
ROM_EXP:4001401C
ROM_CRC32:40014020
ROM_CRC32:40014020		    ================ CRC32 SUM + Exception vectors ============
ROM_CRC32:40014020
ROM_CRC32:40014020
ROM_CRC32:40014020		   ; ===========================================================================
ROM_CRC32:40014020
ROM_CRC32:40014020		   ; Segment type: Regular
ROM_CRC32:40014020				   AREA	ROM_CRC32, DATA, ALIGN=0
ROM_CRC32:40014020				   ; ORG 0x40014020
ROM_CRC32:40014020 F7 48 8F 28	   r_exp	   DCD 0x288F48F7					 ; DATA	XREF: ROM:ROM_EXCEPTIONS_ADDRo
ROM_CRC32:40014024 C8 FF 20 40	   off_40014024	   DCD exceptions_in_ram				 ; DATA	XREF: rom_exception+4r
ROM_CRC32:40014028 CC FF 20 40	   off_40014028	   DCD dword_4020FFCC					 ; DATA	XREF: rom_exception+8r
ROM_CRC32:4001402C D0 FF 20 40	   off_4001402C	   DCD dword_4020FFD0					 ; DATA	XREF: rom_exception+Cr
ROM_CRC32:40014030 D4 FF 20 40	   off_40014030	   DCD dword_4020FFD4					 ; DATA	XREF: rom_exception+10r
ROM_CRC32:40014034 D8 FF 20 40	   off_40014034	   DCD dword_4020FFD8					 ; DATA	XREF: rom_exception+14r
ROM_CRC32:40014038 DC FF 20 40	   off_40014038	   DCD dword_4020FFDC					 ; DATA	XREF: rom_exception+18r
ROM_CRC32:4001403C E0 FF 20 40	   off_4001403C	   DCD dword_4020FFE0					 ; DATA	XREF: rom_exception+1Cr
ROM_CRC32:40014040 00 00 00 00			   DCD 0
ROM_CRC32:40014044 00 00 00 00			   DCD 0
ROM_CRC32:40014048 00 00 00 00			   DCD 0
ROM_CRC32:4001404C 00 00 00 00			   DCD 0
ROM_CRC32:40014050 00 00 00 00			   DCD 0
ROM_CRC32:40014054 00 00 00 00			   DCD 0
ROM_CRC32:40014058 00 00 00 00			   DCD 0
ROM_CRC32:4001405C 00 00 00 00			   DCD 0
ROM_CRC32:40014060 00 00 00 00			   DCD 0
ROM_CRC32:40014064 00 00 00 00			   DCD 0
ROM_CRC32:40014068 00 00 00 00			   DCD 0
ROM_CRC32:4001406C 00 00 00 00			   DCD 0
ROM_CRC32:40014070 00 00 00 00			   DCD 0
ROM_CRC32:40014074 00 00 00 00			   DCD 0
ROM_CRC32:40014078 00 00 00 00			   DCD 0
ROM_CRC32:4001407C 00 00 00 00			   DCD 0
ROM_CRC32:4001407C		   ; ROM_CRC32	   ends
ROM_CRC32:4001407C
SWI:40014080		     ; ===========================================================================
SWI:40014080
SWI:40014080		     ; Segment type: Pure code
SWI:40014080				     AREA SWI, CODE, READWRITE,	ALIGN=0
SWI:40014080				     ; ORG 0x40014080
SWI:40014080				     CODE32
SWI:40014080
SWI:40014080		     ; =============== S U B R O U T I N E =======================================
SWI:40014080
SWI:40014080
SWI:40014080		     exp_UNDEFINED							   ; CODE XREF:	exp_UNDEFINEDj
SWI:40014080											   ; DATA XREF:	EXP_TBL:exceptions_table_0o
SWI:40014080 000 FE FF FF EA		     B		     exp_UNDEFINED			   ; Undefined exception default handler
SWI:40014080 000
SWI:40014080		     ; End of function exp_UNDEFINED
SWI:40014080
SWI:40014084
SWI:40014084		     ; =============== S U B R O U T I N E =======================================
SWI:40014084
SWI:40014084
SWI:40014084		     exp_SWI								   ; CODE XREF:	exp_SWIj
SWI:40014084											   ; DATA XREF:	EXP_TBL:off_4001B8ACo
SWI:40014084 000 FE FF FF EA		     B		     exp_SWI				   ; SWI Exception Default Handler
SWI:40014084 000
SWI:40014084		     ; End of function exp_SWI
SWI:40014084
SWI:40014088
SWI:40014088		     ; =============== S U B R O U T I N E =======================================
SWI:40014088
SWI:40014088		     ; Attributes: noreturn
SWI:40014088
SWI:40014088		     exp_PREFETCH_ABORT							   ; CODE XREF:	exp_PREFETCH_ABORTj
SWI:40014088 000 FE FF FF EA		     B		     exp_PREFETCH_ABORT			   ; Prefetch abort exeption default handler
SWI:40014088 000
SWI:40014088		     ; End of function exp_PREFETCH_ABORT
SWI:40014088
SWI:4001408C
SWI:4001408C		     ; =============== S U B R O U T I N E =======================================
SWI:4001408C
SWI:4001408C		     ; Attributes: noreturn
SWI:4001408C
SWI:4001408C		     exp_DATA_ABORT							   ; CODE XREF:	exp_DATA_ABORTj
SWI:4001408C 000 FE FF FF EA		     B		     exp_DATA_ABORT			   ; Data abort	exception default handler
SWI:4001408C 000
SWI:4001408C		     ; End of function exp_DATA_ABORT
SWI:4001408C
SWI:40014090
SWI:40014090		     ; =============== S U B R O U T I N E =======================================
SWI:40014090
SWI:40014090
SWI:40014090		     exp_UNUSED								   ; CODE XREF:	exp_UNUSEDj
SWI:40014090											   ; DATA XREF:	EXP_TBL:off_4001B8B8o
SWI:40014090 000 FE FF FF EA		     B		     exp_UNUSED				   ; Unused exception default handler
SWI:40014090 000
SWI:40014090		     ; End of function exp_UNUSED
SWI:40014090
SWI:40014094
SWI:40014094		     ; =============== S U B R O U T I N E =======================================
SWI:40014094
SWI:40014094
SWI:40014094		     exp_IRQ								   ; CODE XREF:	exp_IRQj
SWI:40014094 000 FE FF FF EA		     B		     exp_IRQ				   ; IRQ exception default handler
SWI:40014094 000
SWI:40014094		     ; End of function exp_IRQ
SWI:40014094
SWI:40014098
SWI:40014098		     ; =============== S U B R O U T I N E =======================================
SWI:40014098
SWI:40014098
SWI:40014098		     exp_FIQ								   ; CODE XREF:	exp_FIQj
SWI:40014098											   ; DATA XREF:	EXP_TBL:off_4001B8C0o
SWI:40014098 000 FE FF FF EA		     B		     exp_FIQ				   ; FIQ exception default handler
SWI:40014098 000
SWI:40014098		     ; End of function exp_FIQ
SWI:40014098
SWI:4001409C
SWI:4001409C		     ; =============== S U B R O U T I N E =======================================
SWI:4001409C
SWI:4001409C
SWI:4001409C		     exp_VALID_PASS							   ; CODE XREF:	exp_VALID_PASSj
SWI:4001409C 000 FE FF FF EA		     B		     exp_VALID_PASS			   ; Validation	tests PASS
SWI:4001409C 000
SWI:4001409C		     ; End of function exp_VALID_PASS
SWI:4001409C
SWI:400140A0
SWI:400140A0		     ; =============== S U B R O U T I N E =======================================
SWI:400140A0
SWI:400140A0
SWI:400140A0		     exp_VALID_FAIL							   ; CODE XREF:	exp_VALID_FAILj
SWI:400140A0 000 FE FF FF EA		     B		     exp_VALID_FAIL			   ; Validation	tests FAIL
SWI:400140A0 000
SWI:400140A0		     ; End of function exp_VALID_FAIL
SWI:400140A0
SWI:400140A4
SWI:400140A4		     ; =============== S U B R O U T I N E =======================================
SWI:400140A4
SWI:400140A4
SWI:400140A4		     exp_BOOT_FAIL							   ; CODE XREF:	exp_BOOT_FAILj
SWI:400140A4 000 FE FF FF EA		     B		     exp_BOOT_FAIL			   ; Booting failed: No	more devices
SWI:400140A4 000
SWI:400140A4		     ; End of function exp_BOOT_FAIL
SWI:400140A4
SWI:400140A8
SWI:400140A8		     ; =============== S U B R O U T I N E =======================================
SWI:400140A8
SWI:400140A8
SWI:400140A8		     exp_IMAGE_NOT_EXEC							   ; CODE XREF:	exp_IMAGE_NOT_EXECj
SWI:400140A8 000 FE FF FF EA		     B		     exp_IMAGE_NOT_EXEC			   ; Image not executed	or returned
SWI:400140A8 000
SWI:400140A8		     ; End of function exp_IMAGE_NOT_EXEC
SWI:400140A8
SWI:400140AC
SWI:400140AC		     ; =============== S U B R O U T I N E =======================================
SWI:400140AC
SWI:400140AC
SWI:400140AC		     exp_RESERVED1							   ; CODE XREF:	exp_RESERVED1j
SWI:400140AC 000 FE FF FF EA		     B		     exp_RESERVED1			   ; Reserved
SWI:400140AC 000
SWI:400140AC		     ; End of function exp_RESERVED1
SWI:400140AC
SWI:400140B0
SWI:400140B0		     ; =============== S U B R O U T I N E =======================================
SWI:400140B0
SWI:400140B0
SWI:400140B0		     exp_RESERVED2							   ; CODE XREF:	exp_RESERVED2j
SWI:400140B0 000 FE FF FF EA		     B		     exp_RESERVED2			   ; Reserved
SWI:400140B0 000
SWI:400140B0		     ; End of function exp_RESERVED2
SWI:400140B0
SWI:400140B4
SWI:400140B4		     ; =============== S U B R O U T I N E =======================================
SWI:400140B4
SWI:400140B4
SWI:400140B4		     exp_RESERVED3							   ; CODE XREF:	exp_RESERVED3j
SWI:400140B4 000 FE FF FF EA		     B		     exp_RESERVED3			   ; Reserved
SWI:400140B4 000
SWI:400140B4		     ; End of function exp_RESERVED3
SWI:400140B4
SWI:400140B8
SWI:400140B8		     ; =============== S U B R O U T I N E =======================================
SWI:400140B8
SWI:400140B8
SWI:400140B8		     exp_RESERVED4							   ; CODE XREF:	exp_RESERVED4j
SWI:400140B8 000 FE FF FF EA		     B		     exp_RESERVED4			   ; Reserved
SWI:400140B8 000
SWI:400140B8		     ; End of function exp_RESERVED4
SWI:400140B8
SWI:400140BC
SWI:400140BC		     ; =============== S U B R O U T I N E =======================================
SWI:400140BC
SWI:400140BC
SWI:400140BC		     exp_RESERVED5							   ; CODE XREF:	exp_RESERVED5j
SWI:400140BC 000 FE FF FF EA		     B		     exp_RESERVED5			   ; Reserved
SWI:400140BC 000
SWI:400140BC		     ; End of function exp_RESERVED5
SWI:400140BC
SWI:400140C0
SWI:400140C0		     ; =============== S U B R O U T I N E =======================================
SWI:400140C0
SWI:400140C0		     ; jump at address,	stored in R0
SWI:400140C0
SWI:400140C0		     ; int __cdecl call_dead_loops(int (__cdecl	*func)())
SWI:400140C0		     call_dead_loops							   ; CODE XREF:	boot_main+1A0p
SWI:400140C0											   ; boot_HS_image_exec+DCp ...
SWI:400140C0 000 2C 10 9F E5		     LDR	     R1, =OMAP3430_reg_CONTROL_STATUS	   ; Control Module Status register: latches system information	at reset time
SWI:400140C4 000 00 10 91 E5		     LDR	     R1, [R1]				   ; Control Module Status register: latches system information	at reset time
SWI:400140C8 000 21 14 A0 E1		     MOV	     R1, R1,LSR#8			   ; Rd	= Op2
SWI:400140CC 000 07 10 01 E2		     AND	     R1, R1, #7				   ; Rd	= Op1 &	Op2
SWI:400140D0 000 03 00 51 E3		     CMP	     R1, #3				   ; Set cond. codes on	Op1 - Op2
SWI:400140D4 000 05 00 00 1A		     BNE	     return				   ; Branch
SWI:400140D4 000
SWI:400140D8 000 18 10 9F E5		     LDR	     R1, =OMAP3430_reg_PRM_RSTST	   ; This register logs	the global reset sources. Each bit is set upon release of the domain reset signal. Must	be cleared by software
SWI:400140DC 000 01 20 A0 E3		     MOV	     R2, #1				   ; Rd	= Op2
SWI:400140E0 000 00 20 81 E5		     STR	     R2, [R1]				   ; Store to Memory
SWI:400140E4 000 10 10 9F E5		     LDR	     R1, =OMAP3430_reg_PRM_RSTCTRL	   ; Global software and DPLL3 reset control. This register is auto-cleared/ Only write	1 is possible. A read returns 0	only
SWI:400140E8 000 02 20 A0 E3		     MOV	     R2, #2				   ; Rd	= Op2
SWI:400140EC 000 00 20 81 E5		     STR	     R2, [R1]				   ; Store to Memory
SWI:400140EC 000
SWI:400140F0
SWI:400140F0		     return								   ; CODE XREF:	call_dead_loops+14j
SWI:400140F0 000 10 FF 2F E1		     BX		     R0					   ; Branch to/from Thumb mode
SWI:400140F0 000
SWI:400140F0		     ; End of function call_dead_loops
SWI:400140F0
SWI:400140F0		     ; ---------------------------------------------------------------------------
SWI:400140F4 F0	22 00 48     _control_status DCD OMAP3430_reg_CONTROL_STATUS			   ; DATA XREF:	call_dead_loopsr
SWI:400140F4											   ; Control Module Status register: latches system information	at reset time
SWI:400140F8 58	72 30 48     _prm_rstst	     DCD OMAP3430_reg_PRM_RSTST				   ; DATA XREF:	call_dead_loops+18r
SWI:400140F8											   ; This register logs	the global reset sources. Each bit is set upon release of the domain reset signal. Must	be cleared by software
SWI:400140FC 50	72 30 48     _prm_rstctrl    DCD OMAP3430_reg_PRM_RSTCTRL			   ; DATA XREF:	call_dead_loops+24r
SWI:400140FC		     ; SWI	     ends						   ; Global software and DPLL3 reset control. This register is auto-cleared/ Only write	1 is possible. A read returns 0	only
SWI:400140FC
Code:40014100		      ;	===========================================================================
Code:40014100
Code:40014100		      ;	Segment	type: Pure code
Code:40014100				      AREA Code, CODE, READWRITE, ALIGN=0
Code:40014100				      ;	ORG 0x40014100
Code:40014100				      CODE32
Code:40014100
Code:40014100		      ;	===============	S U B R	O U T I	N E =======================================
Code:40014100
Code:40014100		      ;	Attributes: noreturn
Code:40014100
Code:40014100		      ;	int __cdecl L4_Emu_Unkn_some_0()
Code:40014100		      L4_Emu_Unkn_some_0
Code:40014100 000 18 10	9F E5		      LDR	      R1, =0x54004228			    ; some with	reserved 8Kb from L4-Emulation module
Code:40014104 000 10 20	A0 E3		      MOV	      R2, #0x10				    ; Rd = Op2
Code:40014108 000 00 00	91 E5		      LDR	      R0, [R1]				    ; Load from	Memory
Code:4001410C 000 02 00	00 E0		      AND	      R0, R0, R2			    ; Rd = Op1 & Op2
Code:40014110 000 02 00	50 E1		      CMP	      R0, R2				    ; Set cond.	codes on Op1 - Op2
Code:40014114 000 B1 03	00 0A		      BEQ	      gpio_4_some			    ; Branch
Code:40014114 000
Code:40014118 000 38 04	00 1A		      BNE	      L4_Emu_Unkn_some_1		    ; Branch
Code:40014118 000
Code:4001411C
Code:4001411C		      some_check_code_deadloop						    ; CODE XREF: L4_Emu_Unkn_some_0:some_check_code_deadloopj
Code:4001411C 000 FE FF	FF EA		      B		      some_check_code_deadloop		    ; Branch
Code:4001411C 000
Code:4001411C		      ;	End of function	L4_Emu_Unkn_some_0
Code:4001411C
Code:4001411C		      ;	---------------------------------------------------------------------------
Code:40014120 28 42 00 54     tmp_var	      DCD 0x54004228					    ; DATA XREF: L4_Emu_Unkn_some_0r
Code:40014124 00 00 00 00+		      ALIGN 0x100
Code:40014124 00 00 00 00+    ;	Code	      ends
Code:40014124 00 00 00 00+
HS:40014200		    ; ===========================================================================
HS:40014200
HS:40014200		    ; Segment type: Pure code
HS:40014200				    AREA HS, CODE, READWRITE, ALIGN=0
HS:40014200				    ; ORG 0x40014200
HS:40014200				    CODE32
HS:40014200 8B 7C 01 00+		    DCD	dword_17C8B, sub_19208+1, sub_15AFC+1, sub_15BC8+1, sub_15C64+1
HS:40014200 09 92 01 00+		    DCD	sub_17880+1, sub_17844+1, sub_17870+1, sub_1803C+1, sub_18260+1
HS:40014200 FD 5A 01 00+		    DCD	sub_1A08C+1, sub_19FA8+1, sub_1A108+1, sub_1A01C+1, sub_19F30+1
HS:40014200 C9 5B 01 00+		    DCD	sub_19FF4+1, sub_1A16C+1, sub_1A144+1, sub_1A1FC+1, unk_18321
HS:40014200 65 5C 01 00+		    DCD	unk_18481, unk_18411, unk_1844D, unk_185D5
HS:40014200 81 78 01 00+    ; HS	    ends
HS:40014200 45 78 01 00+
ROM:40014260		     ; ===========================================================================
ROM:40014260
ROM:40014260		     ; Segment type: Pure code
ROM:40014260				     AREA ROM, CODE, READWRITE,	ALIGN=0
ROM:40014260				     ; ORG 0x40014260
ROM:40014260				     CODE32
ROM:40014260 1D	86 01 00+		     DCD unk_1861D, sub_1584C+1, sub_16438+1, sub_16A9C+1, sub_179F8+1
ROM:40014260 4D	58 01 00+		     DCD sub_181A8+1, loc_144D4+1, sub_14570+1,	unk_1449D, sub_14504+1
ROM:40014260 39	64 01 00+		     DCD sub_14448+1, sub_144EC+1, unk_145DD, sub_16778+1, sub_168A0+1
ROM:40014260 9D	6A 01 00+		     DCD sub_1680C+1, sub_1671C+1, unk_16C0D, unk_16C5D, unk_15EAD, unk_160CF
ROM:40014260 F9	79 01 00+		     DCD sub_176F0+1, unk_177C9, sub_17458+1, sub_174AC+1, unk_17345
ROM:40014260 A9	81 01 00+		     DCD sub_17694+1, unk_178C5, unk_17919, unk_179A1, unk_17991, unk_179B1
ROM:40014260 D5	44 01 00+		     DCD unk_19BF9, unk_19BCD, sub_17BE0+1, unk_17EC9, unk_17ED5, unk_17FA9
ROM:40014260 71	45 01 00+		     DCD unk_17F5D, unk_17E75, unk_17E55, unk_17DD5, byte_17E6B, unk_16377
ROM:40014260 9D	44 01 00+		     DCD unk_16C85, unk_170F5, sub_17208+1, sub_17164+1, unk_16C7F, unk_18509
ROM:40014260 05	45 01 00+		     DCD unk_185B5, unk_18591, unk_184DD, unk_162DD, unk_16E55,	sub_16F88+1
ROM:40014260 49	44 01 00+		     DCD sub_17060+1, 0
ROM:40014348 91	96 01 00+		     DCD unk_19691, unk_19609, unk_1956D, unk_19801, sub_17630+1, unk_17595
ROM:40014360
ROM:40014360		     ; =============== S U B R O U T I N E =======================================
ROM:40014360
ROM:40014360
ROM:40014360		     ; void __cdecl gpmc_setup()
ROM:40014360		     gpmc_setup								   ; CODE XREF:	boot_fast_XIP+4p
ROM:40014360 000 D4 00 9F E5		     LDR	     R0, =OMAP3430_reg_RM_RSTST_CORE	   ; This register logs	the different reset sources of the CORE	domain.	Each bit is set	upon release of	thee domain reset signal. Must be cleared by software
ROM:40014364 000 00 00 90 E5		     LDR	     R0, [R0]				   ; Load from Memory
ROM:40014368 000 07 00 10 E2		     ANDS	     R0, R0, #7				   ; Rd	= Op1 &	Op2
ROM:4001436C 000 00 00 0F E1		     MRS	     R0, CPSR				   ; Transfer PSR to Register
ROM:40014370 000 01 10 A0 E3		     MOV	     R1, #1				   ; Rd	= Op2
ROM:40014374 000 01 0F 10 E1		     TST	     R0, R1,LSL#30			   ; check [30]	bit for	true
ROM:40014374 000										   ;
ROM:40014374											   ; Is	set to 1 if the	result of the instruction is zero (which often indicates an equal result from a	comparison), and to 0 otherwise.
ROM:40014374											   ;
ROM:40014378 000 0D 00 00 1A		     BNE	     previous_not_zero			   ; Branch
ROM:40014378 000
ROM:4001437C 000 BC 10 9F E5		     LDR	     R1, =OMAP3430_reg_CM_CLKEN_PLL	   ; This register allows controlling the DPLL3	and DPLL4 modes
ROM:40014380 000 00 00 91 E5		     LDR	     R0, [R1]				   ; Load from Memory
ROM:40014384 000 07 00 C0 E3		     BIC	     R0, R0, #7				   ; Rd	= Op1 &	~Op2
ROM:40014388 000 05 00 80 E3		     ORR	     R0, R0, #5				   ; Rd	= Op1 |	Op2
ROM:4001438C 000 00 00 81 E5		     STR	     R0, [R1]				   ; Store to Memory
ROM:40014390 000 68 03 9F E5		     LDR	     R0, =OMAP3430_GPMC_BASE		   ; Load from Memory
ROM:40014394 000 60 10 90 E5		     LDR	     R1, [R0,#0x60]			   ; GPMC_CONFIG1_0
ROM:40014398 000 A4 20 9F E5		     LDR	     R2, =0x403200			   ; Load from Memory
ROM:4001439C 000 02 10 C1 E1		     BIC	     R1, R1, R2				   ; Rd	= Op1 &	~Op2
ROM:400143A0 000 12 2C A0 E3		     MOV	     R2, #0b1001000000000		   ; Rd	= Op2
ROM:400143A4 000 02 10 81 E1		     ORR	     R1, R1, R2				   ; Rd	= Op1 |	Op2
ROM:400143A8 000 60 10 80 E5		     STR	     R1, [R0,#0x60]			   ; Store to Memory
ROM:400143AC 000 48 1F 00 E3		     MOV	     R1, #0xF48				   ; Rd	= Op2
ROM:400143B0 000 78 10 80 E5		     STR	     R1, [R0,#0x78]			   ; GPMC_CONFIG7_0
ROM:400143B0 000
ROM:400143B4
ROM:400143B4		     previous_not_zero							   ; CODE XREF:	gpmc_setup+18j
ROM:400143B4 000 0E 50 A0 E1		     MOV	     R5, LR				   ; Rd	= Op2
ROM:400143B8 000 44 03 9F E5		     LDR	     R0, =OMAP3430_reg_CONTROL_REVISION	   ; arg_1
ROM:400143BC 000 7A 10 A0 E3		     MOV	     R1, #0x7A ; 'z'			   ; arg_2
ROM:400143C0 000 8C 20 A0 E3		     MOV	     R2, #0x8C ; 'å'			   ; arg_3
ROM:400143C4 000 00 30 A0 E3		     MOV	     R3, #0				   ; arg_4
ROM:400143C8 000 13 00 00 EB		     BL		     loc_4001441C			   ; Branch with Link
ROM:400143C8 000
ROM:400143CC 000 9E 10 A0 E3		     MOV	     R1, #0x9E ; 'û'			   ; arg_2
ROM:400143D0 000 AC 20 A0 E3		     MOV	     R2, #0xAC ; '¨'			   ; arg_3
ROM:400143D4 000 18 30 A0 E3		     MOV	     R3, #0x18				   ; arg_4
ROM:400143D8 000 0F 00 00 EB		     BL		     loc_4001441C			   ; Branch with Link
ROM:400143D8 000
ROM:400143DC 000 15 FF 2F E1		     BX		     R5					   ; Branch to/from Thumb mode
ROM:400143DC 000
ROM:400143DC		     ; End of function gpmc_setup
ROM:400143DC
ROM:400143E0
ROM:400143E0		     ; =============== S U B R O U T I N E =======================================
ROM:400143E0
ROM:400143E0
ROM:400143E0		     ; void __cdecl gpmc_enable_wait_read_monitoring()
ROM:400143E0		     gpmc_enable_wait_read_monitoring					   ; CODE XREF:	boot_fast_XIP+10p
ROM:400143E0 000 18 03 9F E5		     LDR	     R0, =OMAP3430_GPMC_BASE		   ; Load from Memory
ROM:400143E4 000 40 10 90 E5		     LDR	     R1, [R0,#0x40]			   ; Load from Memory
ROM:400143E8 000 01 10 C1 E3		     BIC	     R1, R1, #1				   ; Rd	= Op1 &	~Op2
ROM:400143EC 000 00 10 81 E3		     ORR	     R1, R1, #0				   ; Rd	= Op1 |	Op2
ROM:400143F0 000 40 10 80 E5		     STR	     R1, [R0,#0x40]			   ; Store to Memory
ROM:400143F4 000 60 10 90 E5		     LDR	     R1, [R0,#0x60]			   ; Load from Memory
ROM:400143F8 000 43 28 A0 E3		     MOV	     R2, #0x430000			   ; Rd	= Op2
ROM:400143FC 000 02 10 C1 E1		     BIC	     R1, R1, R2				   ; Rd	= Op1 &	~Op2
ROM:40014400 000 01 25 A0 E3		     MOV	     R2, #0x400000			   ; Rd	= Op2
ROM:40014404 000 02 10 81 E1		     ORR	     R1, R1, R2				   ; Rd	= Op1 |	Op2
ROM:40014408 000 60 10 80 E5		     STR	     R1, [R0,#0x60]			   ; Store to Memory
ROM:40014408 000
ROM:4001440C
ROM:4001440C		     loop								   ; CODE XREF:	gpmc_enable_wait_read_monitoring+34j
ROM:4001440C 000 54 10 90 E5		     LDR	     R1, [R0,#0x54]			   ; Load from Memory
ROM:40014410 000 01 1C 11 E2		     ANDS	     R1, R1, #0x100			   ; Rd	= Op1 &	Op2
ROM:40014414 000 FC FF FF 0A		     BEQ	     loop				   ; Branch
ROM:40014414 000
ROM:40014418 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014418 000
ROM:40014418		     ; End of function gpmc_enable_wait_read_monitoring
ROM:40014418
ROM:4001441C		     ; ---------------------------------------------------------------------------
ROM:4001441C
ROM:4001441C		     ; int __cdecl loc_4001441C(int arg_1, int arg_2, int arg_3, int arg_4)
ROM:4001441C		     loc_4001441C							   ; CODE XREF:	gpmc_setup+68p
ROM:4001441C											   ; gpmc_setup+78p
ROM:4001441C B1	40 90 E1		     LDRH	     R4, [R0,R1]			   ; Load from Memory
ROM:40014420 1F	40 C4 E3		     BIC	     R4, R4, #0x1F			   ; Rd	= Op1 &	~Op2
ROM:40014424 03	40 84 E1		     ORR	     R4, R4, R3				   ; Rd	= Op1 |	Op2
ROM:40014424
ROM:40014424		     ; ---------------------------------------------------------------------------
ROM:40014428 B1	40 80 E1+		     DCD 0xE18040B1, 0xE2811002, 0xE1520001, 0x312FFF1E
ROM:40014438 F7	FF FF EA		     DCD 0xEAFFFFF7
ROM:4001443C 58	6A 30 48     off_4001443C    DCD OMAP3430_reg_RM_RSTST_CORE			   ; DATA XREF:	gpmc_setupr
ROM:4001443C											   ; This register logs	the different reset sources of the CORE	domain.	Each bit is set	upon release of	thee domain reset signal. Must be cleared by software
ROM:40014440 00	4D 00 48     off_40014440    DCD OMAP3430_reg_CM_CLKEN_PLL			   ; DATA XREF:	gpmc_setup+1Cr
ROM:40014440											   ; This register allows controlling the DPLL3	and DPLL4 modes
ROM:40014444 00	32 40 00     dword_40014444  DCD 0x403200					   ; DATA XREF:	gpmc_setup+38r
ROM:40014448
ROM:40014448		     ; =============== S U B R O U T I N E =======================================
ROM:40014448
ROM:40014448
ROM:40014448		     nand_ecc_config							   ; CODE XREF:	nand_start+6Ep
ROM:40014448 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:4001444A 00C 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:4001444C 00C 0C 46			     MOV	     R4, R1				   ; Rd	= Op2
ROM:4001444E 00C 13 46			     MOV	     R3, R2				   ; Rd	= Op2
ROM:40014450 00C 00 F0 4C F8		     BL		     nand_ecc_result_handler		   ; Branch with Link
ROM:40014450 00C
ROM:40014454 00C 01 2D			     CMP	     R5, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40014456 00C 4F F0 DC 40		     MOV.W	     R0, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:4001445A 00C 14 D1			     BNE	     loc_40014486			   ; Branch
ROM:4001445A
ROM:4001445C 00C 00 F5 FA 70		     ADD.W	     R0, R0, #0x1F4			   ; Rd	= Op1 +	Op2
ROM:40014460 00C 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:40014462 00C 21 F0 8F 02		     BIC.W	     R2, R1, #0x8F			   ; Rd	= Op1 &	~Op2
ROM:40014466 00C 0E 21			     MOVS	     R1, #0xE				   ; Rd	= Op2
ROM:40014468 00C 01 EA 44 01		     AND.W	     R1, R1, R4,LSL#1			   ; Rd	= Op1 &	Op2
ROM:4001446C 00C 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:4001446E 00C 0A 43			     ORRS	     R2, R1				   ; Rd	= Op1 |	Op2
ROM:40014470 00C 02 60			     STR	     R2, [R0]				   ; Store to Memory
ROM:40014472 00C 81 68			     LDR	     R1, [R0,#8]			   ; Load from Memory
ROM:40014474 00C 08 4A			     LDR	     R2, =0xFFF00E00			   ; Load from Memory
ROM:40014476 00C 11 40			     ANDS	     R1, R2				   ; Rd	= Op1 &	Op2
ROM:40014478 00C 9B 1E			     SUBS	     R3, R3, #2				   ; Rd	= Op1 -	Op2
ROM:4001447A 00C C3 F3 47 02		     UBFX.W	     R2, R3, #1, #8			   ; Unsigned Bit Field	Extract
ROM:4001447E 00C 41 EA 02 31		     ORR.W	     R1, R1, R2,LSL#12			   ; Rd	= Op1 |	Op2
ROM:40014482 00C 81 60			     STR	     R1, [R0,#8]			   ; Store to Memory
ROM:40014484 00C 05 E0			     B		     return_0				   ; Branch
ROM:40014484
ROM:40014486		     ; ---------------------------------------------------------------------------
ROM:40014486
ROM:40014486		     loc_40014486							   ; CODE XREF:	nand_ecc_config+12j
ROM:40014486 00C D0 F8 F4 11		     LDR.W	     R1, [R0,#0x1F4]			   ; Load from Memory
ROM:4001448A 00C 21 F0 01 01		     BIC.W	     R1, R1, #1				   ; Rd	= Op1 &	~Op2
ROM:4001448E 00C C0 F8 F4 11		     STR.W	     R1, [R0,#0x1F4]			   ; Store to Memory
ROM:4001448E 00C
ROM:40014492
ROM:40014492		     return_0								   ; CODE XREF:	nand_ecc_config+3Cj
ROM:40014492 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40014494 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40014494
ROM:40014494		     ; End of function nand_ecc_config
ROM:40014494
ROM:40014494		     ; ---------------------------------------------------------------------------
ROM:40014496 00	00			     DCW 0
ROM:40014498 00	0E F0 FF     dword_40014498  DCD 0xFFF00E00					   ; DATA XREF:	nand_ecc_config+2Cr
ROM:4001449C
ROM:4001449C		     ; =============== S U B R O U T I N E =======================================
ROM:4001449C
ROM:4001449C
ROM:4001449C		     ; int __cdecl gpmc_disable_wait_read_monitoring(int arg_1,	int arg_2)
ROM:4001449C		     gpmc_disable_wait_read_monitoring					   ; CODE XREF:	DoC_start+18p
ROM:4001449C											   ; nor_start+20p
ROM:4001449C 000 02 46			     MOV	     R2, R0				   ; Rd	= Op2
ROM:4001449E 000 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:400144A0 000 01 2A			     CMP	     R2, #1				   ; Set cond. codes on	Op1 - Op2
ROM:400144A2 000 08 46			     MOV	     R0, R1				   ; Rd	= Op2
ROM:400144A4 000 00 B5			     PUSH	     {LR}				   ; Push registers
ROM:400144A6 004 01 D1			     BNE	     loc_400144AC			   ; Branch
ROM:400144A6
ROM:400144A8 004 4F F4 80 03		     MOV.W	     R3, #0x400000			   ; Rd	= Op2
ROM:400144A8 004
ROM:400144AC
ROM:400144AC		     loc_400144AC							   ; CODE XREF:	gpmc_disable_wait_read_monitoring+Aj
ROM:400144AC 004 00 EB 40 01		     ADD.W	     R1, R0, R0,LSL#1			   ; Rd	= Op1 +	Op2
ROM:400144B0 004 4F F0 DC 42		     MOV.W	     R2, #0x6E000000			   ; Rd	= Op2
ROM:400144B4 004 02 EB 01 12		     ADD.W	     R2, R2, R1,LSL#4			   ; Rd	= Op1 +	Op2
ROM:400144B8 004 11 6E			     LDR	     R1, [R2,#0x60]			   ; Load from Memory
ROM:400144BA 004 03 F4 80 03		     AND.W	     R3, R3, #0x400000			   ; Rd	= Op1 &	Op2
ROM:400144BE 004 21 F4 80 01		     BIC.W	     R1, R1, #0x400000			   ; Rd	= Op1 &	~Op2
ROM:400144C2 004 41 EA 03 01		     ORR.W	     R1, R1, R3				   ; Rd	= Op1 |	Op2
ROM:400144C6 004 11 66			     STR	     R1, [R2,#0x60]			   ; Store to Memory
ROM:400144C8 004 11 6E			     LDR	     R1, [R2,#0x60]			   ; Load from Memory
ROM:400144CA 004 01 D1			     BNE	     return_0				   ; Branch
ROM:400144CA
ROM:400144CC 004 00 F0 90 F8		     BL		     gpmc_check_WAIT0			   ; Branch with Link
ROM:400144CC 004
ROM:400144D0
ROM:400144D0		     return_0								   ; CODE XREF:	gpmc_disable_wait_read_monitoring+2Ej
ROM:400144D0 004 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400144D2 004 00 BD			     POP	     {PC}				   ; Pop registers
ROM:400144D2
ROM:400144D2		     ; End of function gpmc_disable_wait_read_monitoring
ROM:400144D2
ROM:400144D4
ROM:400144D4		     ; =============== S U B R O U T I N E =======================================
ROM:400144D4
ROM:400144D4
ROM:400144D4		     ; bool __cdecl gpmc_reset()
ROM:400144D4		     gpmc_reset								   ; CODE XREF:	DoC_start+8p
ROM:400144D4											   ; nand_start+10p ...
ROM:400144D4 000 4F F0 DC 40		     MOV.W	     R0, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:400144D8 000 01 69			     LDR	     R1, [R0,#0x10]			   ; Load from Memory
ROM:400144DA 000 41 F0 02 01		     ORR.W	     R1, R1, #2				   ; Rd	= Op1 |	Op2
ROM:400144DE 000 01 61			     STR	     R1, [R0,#0x10]			   ; Store to Memory
ROM:400144DE
ROM:400144E0
ROM:400144E0		     loop								   ; CODE XREF:	gpmc_reset+10j
ROM:400144E0 000 41 69			     LDR	     R1, [R0,#0x14]			   ; Load from Memory
ROM:400144E2 000 C9 07			     LSLS	     R1, R1, #0x1F			   ; Logical Shift Left
ROM:400144E4 000 FC D0			     BEQ	     loop				   ; Branch
ROM:400144E4
ROM:400144E6 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400144E8 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:400144E8
ROM:400144E8		     ; End of function gpmc_reset
ROM:400144E8
ROM:400144E8		     ; ---------------------------------------------------------------------------
ROM:400144EA 00	00			     DCW 0
ROM:400144EC
ROM:400144EC		     ; =============== S U B R O U T I N E =======================================
ROM:400144EC
ROM:400144EC
ROM:400144EC		     ; bool __cdecl nand_ecc_result_handler()
ROM:400144EC		     nand_ecc_result_handler						   ; CODE XREF:	nand_ecc_config+8p
ROM:400144EC											   ; nand_some_0+98p
ROM:400144EC 000 04 48			     LDR	     R0, =GPMC_ECC_CONTROL		   ; Load from Memory
ROM:400144EE 000 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:400144F0 000 40 F2 01 12		     MOVW	     R2, #0x101				   ; Rd	= Op2
ROM:400144F4 000 21 F0 0E 01		     BIC.W	     R1, R1, #0xE			   ; Rd	= Op1 &	~Op2
ROM:400144F8 000 11 43			     ORRS	     R1, R2				   ; Rd	= Op1 |	Op2
ROM:400144FA 000 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:400144FC 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400144FE 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:400144FE
ROM:400144FE		     ; End of function nand_ecc_result_handler
ROM:400144FE
ROM:400144FE		     ; ---------------------------------------------------------------------------
ROM:40014500 F8	01 00 6E     dword_40014500  DCD GPMC_ECC_CONTROL				   ; DATA XREF:	nand_ecc_result_handlerr
ROM:40014504
ROM:40014504		     ; =============== S U B R O U T I N E =======================================
ROM:40014504
ROM:40014504
ROM:40014504		     setups_device_bus_size						   ; CODE XREF:	flash_setup_from_CHFLASH:loc_40014656p
ROM:40014504											   ; nand_start+4Cp
ROM:40014504 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:40014506 014 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:40014508 014 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001450A 014 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:4001450C 014 0F 46			     MOV	     R7, R1				   ; Rd	= Op2
ROM:4001450E 014 00 D1			     BNE	     loc_40014512			   ; Branch
ROM:4001450E
ROM:40014510 014 04 03			     LSLS	     R4, R0, #0xC			   ; Logical Shift Left
ROM:40014510
ROM:40014512
ROM:40014512		     loc_40014512							   ; CODE XREF:	setups_device_bus_size+Aj
ROM:40014512 014 16 48			     LDR	     R0, =OMAP3430_reg_CONTROL_PADCONF_GPMC_D7 ; Load from Memory
ROM:40014514 014 15 49			     LDR	     R1, =OMAP3430_reg_CONTROL_PADCONF_GPMC_D7 ; Load from Memory
ROM:40014516 014 18 22			     MOVS	     R2, #0x18				   ; Rd	= Op2
ROM:40014518 014 0E 38			     SUBS	     R0, #0xE				   ; Rd	= Op1 -	Op2
ROM:4001451A 014 00 F0 73 F8		     BL		     standard_extract_high_bits		   ; Branch with Link
ROM:4001451A 014
ROM:4001451E 014 13 49			     LDR	     R1, =OMAP3430_reg_CONTROL_PADCONF_GPMC_D7 ; Load from Memory
ROM:40014520 014 12 48			     LDR	     R0, =OMAP3430_reg_CONTROL_PADCONF_GPMC_D7 ; Load from Memory
ROM:40014522 014 12 4E			     LDR	     R6, =OMAP3430_reg_CONTROL_PADCONF_GPMC_D7 ; Load from Memory
ROM:40014524 014 10 31			     ADDS	     R1, #0x10				   ; Rd	= Op1 +	Op2
ROM:40014526 014 80 1C			     ADDS	     R0, R0, #2				   ; Rd	= Op1 +	Op2
ROM:40014528 014 9C 3E			     SUBS	     R6, #0x9C ; 'ú'			   ; Rd	= Op1 -	Op2
ROM:4001452A 014 01 2D			     CMP	     R5, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001452C 014 07 D1			     BNE	     loc_4001453E			   ; Branch
ROM:4001452C
ROM:4001452E 014 18 22			     MOVS	     R2, #0x18				   ; Rd	= Op2
ROM:40014530 014 00 F0 68 F8		     BL		     standard_extract_high_bits		   ; Branch with Link
ROM:40014530 014
ROM:40014534 014 36 F8 C8 0F		     LDRH.W	     R0, [R6,#0xC8]!			   ; Load from Memory
ROM:40014538 014 20 F0 1F 00		     BIC.W	     R0, R0, #0x1F			   ; Rd	= Op1 &	~Op2
ROM:4001453C 014 06 E0			     B		     loc_4001454C			   ; Branch
ROM:4001453C
ROM:4001453E		     ; ---------------------------------------------------------------------------
ROM:4001453E
ROM:4001453E		     loc_4001453E							   ; CODE XREF:	setups_device_bus_size+28j
ROM:4001453E 014 1F 22			     MOVS	     R2, #0x1F				   ; Rd	= Op2
ROM:40014540 014 00 F0 60 F8		     BL		     standard_extract_high_bits		   ; Branch with Link
ROM:40014540 014
ROM:40014544 014 36 F8 C8 0F		     LDRH.W	     R0, [R6,#0xC8]!			   ; Load from Memory
ROM:40014548 014 40 F0 1F 00		     ORR.W	     R0, R0, #0x1F			   ; Rd	= Op1 |	Op2
ROM:40014548 014
ROM:4001454C
ROM:4001454C		     loc_4001454C							   ; CODE XREF:	setups_device_bus_size+38j
ROM:4001454C 014 30 80			     STRH	     R0, [R6]				   ; Store to Memory
ROM:4001454E 014 07 EB 47 01		     ADD.W	     R1, R7, R7,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40014552 014 4F F0 DC 40		     MOV.W	     R0, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:40014556 014 00 EB 01 10		     ADD.W	     R0, R0, R1,LSL#4			   ; Rd	= Op1 +	Op2
ROM:4001455A 014 01 6E			     LDR	     R1, [R0,#0x60]			   ; Load from Memory
ROM:4001455C 014 04 F4 40 52		     AND.W	     R2, R4, #0x3000			   ; Rd	= Op1 &	Op2
ROM:40014560 014 21 F4 40 51		     BIC.W	     R1, R1, #0x3000			   ; Rd	= Op1 &	~Op2
ROM:40014564 014 11 43			     ORRS	     R1, R2				   ; Rd	= Op1 |	Op2
ROM:40014566 014 01 66			     STR	     R1, [R0,#0x60]			   ; Store to Memory
ROM:40014568 014 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001456A 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:4001456A
ROM:4001456A		     ; End of function setups_device_bus_size
ROM:4001456A
ROM:4001456A		     ; ---------------------------------------------------------------------------
ROM:4001456C 9C	20 00 48     off_4001456C    DCD OMAP3430_reg_CONTROL_PADCONF_GPMC_D7		   ; DATA XREF:	setups_device_bus_size:loc_40014512r
ROM:4001456C											   ; setups_device_bus_size+10r ...
ROM:40014570
ROM:40014570		     ; =============== S U B R O U T I N E =======================================
ROM:40014570
ROM:40014570
ROM:40014570		     ; bool __cdecl parse_CHFLASH(int arg_1, int arg_2)
ROM:40014570		     parse_CHFLASH							   ; CODE XREF:	parse_CH_table+88p
ROM:40014570											   ; DoC_start+10p ...
ROM:40014570 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40014572 010 4F F0 DC 44		     MOV.W	     R4, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:40014576 010 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:40014578 010 0E 46			     MOV	     R6, R1				   ; Rd	= Op2
ROM:4001457A 010 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:4001457C 010 20 6C			     LDR	     R0, [R4,#0x40]			   ; Load from Memory
ROM:4001457E 010 20 F0 01 00		     BIC.W	     R0, R0, #1				   ; Rd	= Op1 &	~Op2
ROM:40014582 010 20 64			     STR	     R0, [R4,#0x40]			   ; Store to Memory
ROM:40014584 010 20 6D			     LDR	     R0, [R4,#0x50]			   ; Load from Memory
ROM:40014586 010 E9 88			     LDRH	     R1, [R5,#6]			   ; Load from Memory
ROM:40014588 010 20 F4 80 70		     BIC.W	     R0, R0, #0b100000000		   ; Rd	= Op1 &	~Op2
ROM:4001458C 010 01 F4 80 71		     AND.W	     R1, R1, #0b100000000		   ; Rd	= Op1 &	Op2
ROM:40014590 010 08 43			     ORRS	     R0, R1				   ; Rd	= Op1 |	Op2
ROM:40014592 010 20 65			     STR	     R0, [R4,#0x50]			   ; Store to Memory
ROM:40014594 010 31 46			     MOV	     R1, R6				   ; arg_2
ROM:40014596 010 05 F1 08 00		     ADD.W	     R0, R5, #0b1000			   ; addr
ROM:4001459A 010 00 F0 41 F8		     BL		     flash_setup_from_CHFLASH		   ; Branch with Link
ROM:4001459A 010
ROM:4001459E 010 E0 69			     LDR	     R0, [R4,#0x1C]			   ; Load from Memory
ROM:400145A0 010 40 F4 80 70		     ORR.W	     R0, R0, #0x100			   ; Rd	= Op1 |	Op2
ROM:400145A4 010 E0 61			     STR	     R0, [R4,#0x1C]			   ; Store to Memory
ROM:400145A6 010 A0 69			     LDR	     R0, [R4,#0x18]			   ; Load from Memory
ROM:400145A8 010 40 F4 80 70		     ORR.W	     R0, R0, #0x100			   ; Rd	= Op1 |	Op2
ROM:400145AC 010 A0 61			     STR	     R0, [R4,#0x18]			   ; Store to Memory
ROM:400145AE 010 68 6B			     LDR	     R0, [R5,#0x34]			   ; Load from Memory
ROM:400145B0 010 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:400145B2 010 05 D1			     BNE	     loc_400145C0			   ; Branch
ROM:400145B2
ROM:400145B4 010 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:400145B6 010 08 48			     LDR	     R0, =OMAP3430_reg_CONTROL_PADCONF_GPMC_A10	; Load from Memory
ROM:400145B8 010 07 49			     LDR	     R1, =OMAP3430_reg_CONTROL_PADCONF_GPMC_A10	; Load from Memory
ROM:400145BA 010 12 38			     SUBS	     R0, #0x12				   ; Rd	= Op1 -	Op2
ROM:400145BC 010 00 F0 22 F8		     BL		     standard_extract_high_bits		   ; Branch with Link
ROM:400145BC 010
ROM:400145C0
ROM:400145C0		     loc_400145C0							   ; CODE XREF:	parse_CHFLASH+42j
ROM:400145C0 010 05 48			     LDR	     R0, =OMAP3430_reg_CONTROL_PADCONF_GPMC_A10	; Load from Memory
ROM:400145C2 010 8C 38			     SUBS	     R0, #0x8C ; 'å'			   ; Rd	= Op1 -	Op2
ROM:400145C4 010 00 EB 46 00		     ADD.W	     R0, R0, R6,LSL#1			   ; Rd	= Op1 +	Op2
ROM:400145C8 010 30 F8 AE 1F		     LDRH.W	     R1, [R0,#0xAE]!			   ; Load from Memory
ROM:400145CC 010 21 F0 1F 01		     BIC.W	     R1, R1, #0x1F			   ; Rd	= Op1 &	~Op2
ROM:400145D0 010 01 80			     STRH	     R1, [R0]				   ; Store to Memory
ROM:400145D2 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400145D4 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:400145D4
ROM:400145D4		     ; End of function parse_CHFLASH
ROM:400145D4
ROM:400145D4		     ; ---------------------------------------------------------------------------
ROM:400145D6 00	00			     DCW 0
ROM:400145D8 8C	20 00 48     set_ecc_pointer DCD OMAP3430_reg_CONTROL_PADCONF_GPMC_A10		   ; DATA XREF:	parse_CHFLASH+46r
ROM:400145D8											   ; parse_CHFLASH+48r	...
ROM:400145DC
ROM:400145DC		     ; =============== S U B R O U T I N E =======================================
ROM:400145DC
ROM:400145DC
ROM:400145DC		     ; bool __cdecl ECC_control_check(int arg)
ROM:400145DC		     ECC_control_check
ROM:400145DC 000 03 4A			     LDR	     R2, =GPMC_ECC_CONTROL		   ; Load from Memory
ROM:400145DE 000 11 68			     LDR	     R1, [R2]				   ; Load from Memory
ROM:400145E0 000 60 F3 03 01		     BFI.W	     R1, R0, #0, #4			   ; Bit Field Insert
ROM:400145E4 000 11 60			     STR	     R1, [R2]				   ; Store to Memory
ROM:400145E6 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400145E8 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:400145E8
ROM:400145E8		     ; End of function ECC_control_check
ROM:400145E8
ROM:400145E8		     ; ---------------------------------------------------------------------------
ROM:400145EA 00	00			     DCW 0
ROM:400145EC F8	01 00 6E     dword_400145EC  DCD GPMC_ECC_CONTROL				   ; DATA XREF:	ECC_control_checkr
ROM:400145F0
ROM:400145F0		     ; =============== S U B R O U T I N E =======================================
ROM:400145F0
ROM:400145F0
ROM:400145F0		     ; bool __cdecl gpmc_check_WAIT0()
ROM:400145F0		     gpmc_check_WAIT0							   ; CODE XREF:	gpmc_disable_wait_read_monitoring+30p
ROM:400145F0 000 4F F4 80 71		     MOV.W	     R1, #0x100				   ; [8] WAIT0STATUS Is	a copy of input	pin WAIT0. (Reset value	is WAIT0 input pin sampled at IC reset)
ROM:400145F0 000										   ; 0x0: WAIT0	asserted (inactive state)
ROM:400145F0											   ; 0x1: WAIT0	de-asserted
ROM:400145F4 000 4F F0 DC 42		     MOV.W	     R2, #0x6E000000			   ; GPMC registers
ROM:400145F8 000 81 40			     LSLS	     R1, R0				   ; Logical Shift Left
ROM:400145F8
ROM:400145FA
ROM:400145FA		     wait_for_status							   ; CODE XREF:	gpmc_check_WAIT0+Ej
ROM:400145FA 000 50 6D			     LDR	     R0, [R2,#0x54]			   ; GMPC_STATUS
ROM:400145FC 000 08 42			     TST	     R0, R1				   ; Set cond. codes on	Op1 & Op2
ROM:400145FE 000 FC D0			     BEQ	     wait_for_status			   ; Branch
ROM:400145FE
ROM:40014600 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40014602 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014602
ROM:40014602		     ; End of function gpmc_check_WAIT0
ROM:40014602
ROM:40014604
ROM:40014604		     ; =============== S U B R O U T I N E =======================================
ROM:40014604
ROM:40014604
ROM:40014604		     standard_extract_high_bits						   ; CODE XREF:	setups_device_bus_size+16p
ROM:40014604											   ; setups_device_bus_size+2Cp ...
ROM:40014604 000 02 F0 1F 03		     AND.W	     R3, R2, #0b11111			   ; Rd	= Op1 &	Op2
ROM:40014604 000
ROM:40014604		     ; End of function standard_extract_high_bits
ROM:40014604
ROM:40014604		     ; ---------------------------------------------------------------------------
ROM:40014608 05	E0			     DCW 0xE005
ROM:4001460A
ROM:4001460A		     ; =============== S U B R O U T I N E =======================================
ROM:4001460A
ROM:4001460A
ROM:4001460A		     ; int __cdecl sub_4001460A(int arg_1, int arg_2, int arg_3)
ROM:4001460A		     sub_4001460A							   ; CODE XREF:	sub_4001460A+Ej
ROM:4001460A 000 02 88			     LDRH	     R2, [R0]				   ; Load from Memory
ROM:4001460C 000 22 F0 1F 02		     BIC.W	     R2, R2, #0b11111			   ; Rd	= Op1 &	~Op2
ROM:40014610 000 1A 43			     ORRS	     R2, R3				   ; arg_3
ROM:40014612 000 20 F8 02 2B		     STRH.W	     R2, [R0],#2			   ; Store to Memory
ROM:40014616 000 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40014618 000 F7 D9			     BLS	     sub_4001460A			   ; Branch
ROM:40014618
ROM:4001461A 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001461C 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001461C
ROM:4001461C		     ; End of function sub_4001460A
ROM:4001461C
ROM:4001461C		     ; ---------------------------------------------------------------------------
ROM:4001461E 00	00			     DCB 0, 0
ROM:40014620
ROM:40014620		     ; =============== S U B R O U T I N E =======================================
ROM:40014620
ROM:40014620
ROM:40014620		     ; int __cdecl flash_setup_from_CHFLASH(void *addr,	int arg_2)
ROM:40014620		     flash_setup_from_CHFLASH						   ; CODE XREF:	parse_CHFLASH+2Ap
ROM:40014620 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:40014622 00C 01 EB 41 02		     ADD.W	     R2, R1, R1,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40014626 00C 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:40014628 00C 4F F0 DC 40		     MOV.W	     R0, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:4001462C 00C 00 EB 02 14		     ADD.W	     R4, R0, R2,LSL#4			   ; Rd	= Op1 +	Op2
ROM:40014630 00C 20 6E			     LDR	     R0, [R4,#0x60]			   ; Load from Memory
ROM:40014632 00C 20 F4 40 30		     BIC.W	     R0, R0, #0b110000000000000000	   ; Rd	= Op1 &	~Op2
ROM:40014636 00C 20 66			     STR	     R0, [R4,#0x60]			   ; Store to Memory
ROM:40014638 00C 20 6E			     LDR	     R0, [R4,#0x60]			   ; Load from Memory
ROM:4001463A 00C 14 4A			     LDR	     R2, =0x1833F1EC			   ; Load from Memory
ROM:4001463C 00C 13 4B			     LDR	     R3, =0x1833F1EC			   ; Load from Memory
ROM:4001463E 00C 10 40			     ANDS	     R0, R2				   ; Rd	= Op1 &	Op2
ROM:40014640 00C 2A 68			     LDR	     R2, [R5]				   ; Load from Memory
ROM:40014642 00C DB 43			     MVNS	     R3, R3				   ; Rd	= ~Op2
ROM:40014644 00C 1A 40			     ANDS	     R2, R3				   ; Rd	= Op1 &	Op2
ROM:40014646 00C 10 43			     ORRS	     R0, R2				   ; Rd	= Op1 |	Op2
ROM:40014648 00C 20 66			     STR	     R0, [R4,#0x60]			   ; Store to Memory
ROM:4001464A 00C 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:4001464C 00C C0 F3 01 30		     UBFX.W	     R0, R0, #0xC, #2			   ; Unsigned Bit Field	Extract
ROM:40014650 00C 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40014652 00C 00 D0			     BEQ	     loc_40014656			   ; Branch
ROM:40014652
ROM:40014654 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40014654
ROM:40014656
ROM:40014656		     loc_40014656							   ; CODE XREF:	flash_setup_from_CHFLASH+32j
ROM:40014656 00C FF F7 55 FF		     BL		     setups_device_bus_size		   ; Branch with Link
ROM:40014656 00C
ROM:4001465A 00C 68 68			     LDR	     R0, [R5,#4]			   ; Load from Memory
ROM:4001465C 00C 60 66			     STR	     R0, [R4,#0x64]			   ; Store to Memory
ROM:4001465E 00C A8 68			     LDR	     R0, [R5,#8]			   ; Load from Memory
ROM:40014660 00C A0 66			     STR	     R0, [R4,#0x68]			   ; Store to Memory
ROM:40014662 00C E8 68			     LDR	     R0, [R5,#0xC]			   ; Load from Memory
ROM:40014664 00C E0 66			     STR	     R0, [R4,#0x6C]			   ; Store to Memory
ROM:40014666 00C 28 69			     LDR	     R0, [R5,#0x10]			   ; Load from Memory
ROM:40014668 00C 20 67			     STR	     R0, [R4,#0x70]			   ; Store to Memory
ROM:4001466A 00C 68 69			     LDR	     R0, [R5,#0x14]			   ; Load from Memory
ROM:4001466C 00C 60 67			     STR	     R0, [R4,#0x74]			   ; Store to Memory
ROM:4001466E 00C A1 6F			     LDR	     R1, [R4,#0x78]			   ; Load from Memory
ROM:40014670 00C 40 F6 3F 70		     MOVW	     R0, #0xF3F				   ; Rd	= Op2
ROM:40014674 00C AA 69			     LDR	     R2, [R5,#0x18]			   ; Load from Memory
ROM:40014676 00C 81 43			     BICS	     R1, R0				   ; Rd	= Op1 &	~Op2
ROM:40014678 00C 02 40			     ANDS	     R2, R0				   ; Rd	= Op1 &	Op2
ROM:4001467A 00C 11 43			     ORRS	     R1, R2				   ; Rd	= Op1 |	Op2
ROM:4001467C 00C A1 67			     STR	     R1, [R4,#0x78]			   ; Store to Memory
ROM:4001467E 00C A0 6F			     LDR	     R0, [R4,#0x78]			   ; Load from Memory
ROM:40014680 00C 40 F0 40 00		     ORR.W	     R0, R0, #0x40			   ; Rd	= Op1 |	Op2
ROM:40014684 00C A0 67			     STR	     R0, [R4,#0x78]			   ; Store to Memory
ROM:40014686 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40014688 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40014688
ROM:40014688		     ; End of function flash_setup_from_CHFLASH
ROM:40014688
ROM:40014688		     ; ---------------------------------------------------------------------------
ROM:4001468A 00	00			     DCW 0
ROM:4001468C EC	F1 33 18     dword_4001468C  DCD 0x1833F1EC					   ; DATA XREF:	flash_setup_from_CHFLASH+1Ar
ROM:4001468C											   ; flash_setup_from_CHFLASH+1Cr
ROM:40014690 00	00 00 00     dword_40014690  DCD 0						   ; DATA XREF:	ROM:off_40018618o
ROM:40014694 00	00			     DCB 0, 0
ROM:40014696 00	00 10 12		     DCD 0x12100000
ROM:4001469A 00	00 01 10		     DCD 0x10010000
ROM:4001469E 10	00 01 02		     DCD 0x2010010
ROM:400146A2 02	00 03 10		     DCD 0x10030002
ROM:400146A6 03	0F 11 11		     DCD 0x11110F03
ROM:400146AA 0F	00 80 00		     DCD 0x80000F
ROM:400146AE 03	0F 08 0F		     DCD 0xF080F03
ROM:400146B2 00	00 00 00		     DCD 0
ROM:400146B6 00	00 00 00		     DCD 0
ROM:400146BA 00	00 00 00		     DCD 0
ROM:400146BE 00	00 00 00		     DCD 0
ROM:400146C2 00	00 01 00		     DCD 0x10000
ROM:400146C6 00				     DCB 0
ROM:400146C7 00				     DCB 0
ROM:400146C8 00	00 00 00     dword_400146C8  DCD 0
ROM:400146CC 00				     DCB 0
ROM:400146CD 00				     DCB 0
ROM:400146CE 00	00 10 08		     DCD 0x8100000
ROM:400146D2 00	00 00 14		     DCD 0x14000000
ROM:400146D6 14	00 00 14		     DCD 0x14000014
ROM:400146DA 14	00 05 10		     DCD 0x10050014
ROM:400146DE 01	0F 14 14		     DCD 0x14140F01
ROM:400146E2 0E	00 80 0A		     DCD 0xA80000E
ROM:400146E6 00	0F 08 0F		     DCD 0xF080F00
ROM:400146EA 00	00 00 00		     DCD 0
ROM:400146EE 00	00 00 00		     DCD 0
ROM:400146F2 00	00 00 00		     DCD 0
ROM:400146F6 00	00 00 00		     DCD 0
ROM:400146FA 00	00 00 00		     DCD 0
ROM:400146FE 00	00			     DCW 0
ROM:40014700 00	00 00 6E     dword_40014700  DCD OMAP3430_GPMC_BASE				   ; DATA XREF:	gpmc_setup+30r
ROM:40014700											   ; gpmc_enable_wait_read_monitoringr
ROM:40014704		     ; int off_40014704
ROM:40014704 00	20 00 48     off_40014704    DCD OMAP3430_reg_CONTROL_REVISION			   ; DATA XREF:	gpmc_setup+58r
ROM:40014704											   ; Control module revision
ROM:40014708				     CODE32
ROM:40014708
ROM:40014708		     ; =============== S U B R O U T I N E =======================================
ROM:40014708
ROM:40014708
ROM:40014708		     memory_init							   ; CODE XREF:	rom_start:memory_initj
ROM:40014708 000 00 00 00 EA		     B		     loc_40014710			   ; Branch
ROM:40014708 000
ROM:4001470C		     ; ---------------------------------------------------------------------------
ROM:4001470C 000 6B 01 00 EA		     B		     pre_main				   ; Branch
ROM:4001470C 000
ROM:40014710		     ; ---------------------------------------------------------------------------
ROM:40014710
ROM:40014710		     loc_40014710							   ; CODE XREF:	memory_initj
ROM:40014710 000 28 00 8F E2		     ADR	     R0, dword_40014740			   ; Load address
ROM:40014714 000 00 0C 90 E8		     LDMIA	     R0, {R10,R11}			   ; Load Block	from Memory
ROM:40014718 000 00 A0 8A E0		     ADD	     R10, R10, R0			   ; Rd	= Op1 +	Op2
ROM:4001471C 000 00 B0 8B E0		     ADD	     R11, R11, R0			   ; Rd	= Op1 +	Op2
ROM:40014720 000 01 70 4A E2		     SUB	     R7, R10, #1			   ; Rd	= Op1 -	Op2
ROM:40014720 000
ROM:40014724
ROM:40014724		     loc_40014724							   ; DATA XREF:	memory_init+28o
ROM:40014724 000 0B 00 5A E1		     CMP	     R10, R11				   ; Set cond. codes on	Op1 - Op2
ROM:40014728 000 64 01 00 0A		     BEQ	     pre_main				   ; Branch
ROM:40014728 000
ROM:4001472C
ROM:4001472C		     loc_4001472C							   ; Load Block	from Memory
ROM:4001472C 000 0F 00 BA E8		     LDMIA	     R10!, {R0-R3}
ROM:40014730 000 14 E0 4F E2		     ADR	     LR, loc_40014724			   ; Load address
ROM:40014734 000 01 00 13 E3		     TST	     R3, #1				   ; Set cond. codes on	Op1 & Op2
ROM:40014738 000 03 F0 47 10		     SUBNE	     PC, R7, R3				   ; Rd	= Op1 -	Op2
ROM:4001473C 000 13 FF 2F E1		     BX		     R3					   ; Branch to/from Thumb mode
ROM:4001473C 000
ROM:4001473C		     ; End of function memory_init
ROM:4001473C
ROM:4001473C		     ; ---------------------------------------------------------------------------
ROM:40014740 F0	70 00 00     dword_40014740  DCD 0x70F0						   ; DATA XREF:	memory_init:loc_40014710o
ROM:40014744 20	71 00 00		     DCD 0x7120
ROM:40014748
ROM:40014748		     ; =============== S U B R O U T I N E =======================================
ROM:40014748
ROM:40014748
ROM:40014748		     standard_scatterload_copy						   ; CODE XREF:	standard_scatterload_copy+Cj
ROM:40014748											   ; DATA XREF:	ROM:off_4001B830o
ROM:40014748 000 10 20 52 E2		     SUBS	     R2, R2, #0x10			   ; Rd	= Op1 -	Op2
ROM:4001474C 000 78 00 B0 28		     LDMCSIA	     R0!, {R3-R6}			   ; Load Block	from Memory
ROM:40014750 000 78 00 A1 28		     STMCSIA	     R1!, {R3-R6}			   ; Store Block to Memory
ROM:40014754 000 FB FF FF 8A		     BHI	     standard_scatterload_copy		   ; Branch
ROM:40014754 000
ROM:40014758 000 82 2E B0 E1		     MOVS	     R2, R2,LSL#29			   ; Rd	= Op2
ROM:4001475C 000 30 00 B0 28		     LDMCSIA	     R0!, {R4,R5}			   ; Load Block	from Memory
ROM:40014760 000 30 00 A1 28		     STMCSIA	     R1!, {R4,R5}			   ; Store Block to Memory
ROM:40014764 000 00 40 90 45		     LDRMI	     R4, [R0]				   ; Load from Memory
ROM:40014768 000 00 40 81 45		     STRMI	     R4, [R1]				   ; Store to Memory
ROM:4001476C 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001476C 000
ROM:4001476C		     ; End of function standard_scatterload_copy
ROM:4001476C
ROM:40014770
ROM:40014770		     ; =============== S U B R O U T I N E =======================================
ROM:40014770
ROM:40014770
ROM:40014770		     standard_memory_clear						   ; DATA XREF:	ROM:off_4001B830o
ROM:40014770 000 00 30 A0 E3		     MOV	     R3, #0				   ; Rd	= Op2
ROM:40014774 000 00 40 A0 E3		     MOV	     R4, #0				   ; Rd	= Op2
ROM:40014778 000 00 50 A0 E3		     MOV	     R5, #0				   ; Rd	= Op2
ROM:4001477C 000 00 60 A0 E3		     MOV	     R6, #0				   ; Rd	= Op2
ROM:4001477C 000
ROM:40014780
ROM:40014780		     loop								   ; CODE XREF:	standard_memory_clear+18j
ROM:40014780 000 10 20 52 E2		     SUBS	     R2, R2, #0x10			   ; Rd	= Op1 -	Op2
ROM:40014784 000 78 00 A1 28		     STMCSIA	     R1!, {R3-R6}			   ; Store Block to Memory
ROM:40014788 000 FC FF FF 8A		     BHI	     loop				   ; Branch
ROM:40014788 000
ROM:4001478C 000 82 2E B0 E1		     MOVS	     R2, R2,LSL#29			   ; Rd	= Op2
ROM:40014790 000 30 00 A1 28		     STMCSIA	     R1!, {R4,R5}			   ; Store Block to Memory
ROM:40014794 000 00 30 81 45		     STRMI	     R3, [R1]				   ; Store to Memory
ROM:40014798 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014798 000
ROM:40014798		     ; End of function standard_memory_clear
ROM:40014798
ROM:4001479C
ROM:4001479C		     ; =============== S U B R O U T I N E =======================================
ROM:4001479C
ROM:4001479C
ROM:4001479C		     sub_4001479C							   ; CODE XREF:	sub_400186FC+54p
ROM:4001479C											   ; sub_400186FC+A0p ...
ROM:4001479C 000 02 40 2D E9		     STMFD	     SP!, {R1,LR}			   ; Store Block to Memory
ROM:400147A0 008 0D 20 A0 E1		     MOV	     R2, SP				   ; Rd	= Op2
ROM:400147A4 008 00 00 00 EB		     BL		     sub_400147AC			   ; Branch with Link
ROM:400147A4 008
ROM:400147A8 008 01 80 BD E8		     LDMFD	     SP!, {R0,PC}			   ; Load Block	from Memory
ROM:400147A8 008
ROM:400147A8		     ; End of function sub_4001479C
ROM:400147A8
ROM:400147AC
ROM:400147AC		     ; =============== S U B R O U T I N E =======================================
ROM:400147AC
ROM:400147AC
ROM:400147AC		     sub_400147AC							   ; CODE XREF:	sub_4001479C+8p
ROM:400147AC 000 30 00 2D E9		     STMFD	     SP!, {R4,R5}			   ; Store Block to Memory
ROM:400147B0 008 00 00 51 E3		     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400147B4 008 00 00 A0 03		     MOVEQ	     R0, #0				   ; Rd	= Op2
ROM:400147B8 008 16 00 00 0A		     BEQ	     return				   ; Branch
ROM:400147B8 008
ROM:400147BC 008 01 00 50 E1		     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:400147C0 008 00 00 82 35		     STRCC	     R0, [R2]				   ; Store to Memory
ROM:400147C4 008 00 00 A0 33		     MOVCC	     R0, #0				   ; Rd	= Op2
ROM:400147C8 008 12 00 00 3A		     BCC	     return				   ; Branch
ROM:400147C8 008
ROM:400147CC 008 02 50 A0 E1		     MOV	     R5, R2				   ; Rd	= Op2
ROM:400147D0 008 10 2F 6F E1		     CLZ	     R2, R0				   ; Count Leading Zeros
ROM:400147D4 008 11 3F 6F E1		     CLZ	     R3, R1				   ; Count Leading Zeros
ROM:400147D8 008 02 30 43 E0		     SUB	     R3, R3, R2				   ; Rd	= Op1 -	Op2
ROM:400147DC 008 00 40 A0 E3		     MOV	     R4, #0				   ; Rd	= Op2
ROM:400147E0 008 01 20 A0 E3		     MOV	     R2, #1				   ; Rd	= Op2
ROM:400147E4 008 12 23 A0 E1		     MOV	     R2, R2,LSL	R3			   ; Rd	= Op2
ROM:400147E8 008 11 13 A0 E1		     MOV	     R1, R1,LSL	R3			   ; Rd	= Op2
ROM:400147EC 008 01 00 50 E1		     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:400147F0 008 A2 20 A0 31		     MOVCC	     R2, R2,LSR#1			   ; Rd	= Op2
ROM:400147F4 008 A1 10 A0 31		     MOVCC	     R1, R1,LSR#1			   ; Rd	= Op2
ROM:400147F4 008
ROM:400147F8
ROM:400147F8		     loop								   ; CODE XREF:	sub_400147AC+60j
ROM:400147F8 008 01 00 50 E1		     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:400147FC 008 01 00 40 20		     SUBCS	     R0, R0, R1				   ; Rd	= Op1 -	Op2
ROM:40014800 008 02 40 84 20		     ADDCS	     R4, R4, R2				   ; Rd	= Op1 +	Op2
ROM:40014804 008 A2 20 B0 E1		     MOVS	     R2, R2,LSR#1			   ; Rd	= Op2
ROM:40014808 008 A1 10 A0 31		     MOVCC	     R1, R1,LSR#1			   ; Rd	= Op2
ROM:4001480C 008 F9 FF FF 3A		     BCC	     loop				   ; Branch
ROM:4001480C 008
ROM:40014810 008 00 00 85 E5		     STR	     R0, [R5]				   ; Store to Memory
ROM:40014814 008 04 00 A0 E1		     MOV	     R0, R4				   ; Rd	= Op2
ROM:40014814 008
ROM:40014818
ROM:40014818		     return								   ; CODE XREF:	sub_400147AC+Cj
ROM:40014818											   ; sub_400147AC+1Cj
ROM:40014818 008 30 00 BD E8		     LDMFD	     SP!, {R4,R5}			   ; Load Block	from Memory
ROM:4001481C 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001481C 000
ROM:4001481C		     ; End of function sub_400147AC
ROM:4001481C
ROM:40014820
ROM:40014820		     ; =============== S U B R O U T I N E =======================================
ROM:40014820
ROM:40014820		     ; Attributes: thunk
ROM:40014820
ROM:40014820		     standard_argv_veneer						   ; CODE XREF:	sub_40014E44+1Ep
ROM:40014820 000 04 30 9F E5		     LDR	     R3, =(standard_get_argv_stub+1 - off_4001482C) ; Load from	Memory
ROM:40014824 000 03 30 8F E0		     ADD	     R3, PC, R3				   ; Rd	= Op1 +	Op2
ROM:40014828 000 13 FF 2F E1		     BX		     R3					   ; Branch to/from Thumb mode
ROM:40014828 000
ROM:40014828		     ; End of function standard_argv_veneer
ROM:40014828
ROM:40014828		     ; ---------------------------------------------------------------------------
ROM:4001482C 99	07 00 00     off_4001482C    DCD standard_get_argv_stub+1 - off_4001482C	   ; DATA XREF:	standard_argv_veneerr
ROM:4001482C											   ; ROM:off_4001482Co
ROM:40014830
ROM:40014830		     ; =============== S U B R O U T I N E =======================================
ROM:40014830
ROM:40014830
ROM:40014830		     prepare_tracing_data						   ; CODE XREF:	rom_start+40p
ROM:40014830 000 68 00 9F E5		     LDR	     R0, =OMAP3430_reg_PRM_RSTST	   ; This register logs	the global reset sources. Each bit is set upon release of the domain reset signal. Must	be cleared by software
ROM:40014834 000 00 00 90 E5		     LDR	     R0, [R0]				   ; Load from Memory
ROM:40014838 000 01 00 00 E2		     AND	     R0, R0, #1				   ; Rd	= Op1 &	Op2
ROM:4001483C 000 01 00 50 E3		     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40014840 000 04 00 00 1A		     BNE	     loc_40014858			   ; Branch
ROM:40014840 000
ROM:40014844 000 58 00 9F E5		     LDR	     R0, =dword_4020FFBC		   ; Load from Memory
ROM:40014848 000 00 10 A0 E3		     MOV	     R1, #0				   ; Rd	= Op2
ROM:4001484C 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:40014850 000 04 10 80 E5		     STR	     R1, [R0,#(dword_4020FFC0 -	0x4020FFBC)] ; Store to	Memory
ROM:40014854 000 08 00 00 EA		     B		     loc_4001487C			   ; Branch
ROM:40014854 000
ROM:40014858		     ; ---------------------------------------------------------------------------
ROM:40014858
ROM:40014858		     loc_40014858							   ; CODE XREF:	prepare_tracing_data+10j
ROM:40014858 000 44 00 9F E5		     LDR	     R0, =dword_4020FFBC		   ; Load from Memory
ROM:4001485C 000 00 10 90 E5		     LDR	     R1, [R0]				   ; Load from Memory
ROM:40014860 000 00 00 51 E3		     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40014864 000 04 00 00 1A		     BNE	     loc_4001487C			   ; Branch
ROM:40014864 000
ROM:40014868 000 0C 10 10 E5		     LDR	     R1, [R0,#(memory_buffer - 0x4020FFBC)] ; Load from	Memory
ROM:4001486C 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:40014870 000 04 00 80 E2		     ADD	     R0, R0, #4				   ; Rd	= Op1 +	Op2
ROM:40014874 000 0C 10 10 E5		     LDR	     R1, [R0,#-0xC]			   ; Load from Memory
ROM:40014878 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:40014878 000
ROM:4001487C
ROM:4001487C		     loc_4001487C							   ; CODE XREF:	prepare_tracing_data+24j
ROM:4001487C											   ; prepare_tracing_data+34j
ROM:4001487C 000 24 00 9F E5		     LDR	     R0, =memory_buffer			   ; Load from Memory
ROM:40014880 000 00 10 A0 E3		     MOV	     R1, #0				   ; Rd	= Op2
ROM:40014884 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:40014888 000 04 10 80 E5		     STR	     R1, [R0,#(dword_4020FFB4 -	0x4020FFB0)] ; Store to	Memory
ROM:4001488C 000 0C 00 9F E5		     LDR	     R0, =OMAP3430_reg_PRM_RSTST	   ; This register logs	the global reset sources. Each bit is set upon release of the domain reset signal. Must	be cleared by software
ROM:40014890 000 00 10 90 E5		     LDR	     R1, [R0]				   ; Load from Memory
ROM:40014894 000 10 00 9F E5		     LDR	     R0, =dword_4020FFB8		   ; Load from Memory
ROM:40014898 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:4001489C 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001489C 000
ROM:4001489C		     ; End of function prepare_tracing_data
ROM:4001489C
ROM:4001489C		     ; ---------------------------------------------------------------------------
ROM:400148A0 58	72 30 48     off_400148A0    DCD OMAP3430_reg_PRM_RSTST				   ; DATA XREF:	prepare_tracing_datar
ROM:400148A0											   ; prepare_tracing_data+5Cr
ROM:400148A0											   ; This register logs	the global reset sources. Each bit is set upon release of the domain reset signal. Must	be cleared by software
ROM:400148A4 BC	FF 20 40     off_400148A4    DCD dword_4020FFBC					   ; DATA XREF:	prepare_tracing_data+14r
ROM:400148A4											   ; prepare_tracing_data:loc_40014858r
ROM:400148A8 B0	FF 20 40     off_400148A8    DCD memory_buffer					   ; DATA XREF:	prepare_tracing_data:loc_4001487Cr
ROM:400148AC B8	FF 20 40     off_400148AC    DCD dword_4020FFB8					   ; DATA XREF:	prepare_tracing_data+64r
ROM:400148B0 00	00 00 00		     DCD 0
ROM:400148B4 00	00 00 00		     DCD 0
ROM:400148B8 00	00 00 00		     DCD 0
ROM:400148BC 00	00 00 00		     DCD 0
ROM:400148C0
ROM:400148C0		     ; =============== S U B R O U T I N E =======================================
ROM:400148C0
ROM:400148C0
ROM:400148C0		     rom_start								   ; CODE XREF:	rom_exceptionj
ROM:400148C0 000 94 00 9F E5		     LDR	     R0, =OMAP3430_reg_CONTROL_STATUS	   ; Control Module Status register: latches system information	at reset time
ROM:400148C4 000 00 00 90 E5		     LDR	     R0, [R0]				   ; Control Module Status register: latches system information	at reset time
ROM:400148C8 000 20 04 A0 E1		     MOV	     R0, R0,LSR#8			   ; R0	= R0 * 256;
ROM:400148CC 000 07 00 00 E2		     AND	     R0, R0, #0b111			   ; Rd	= Op1 &	Op2
ROM:400148D0 000 03 00 50 E3		     CMP	     R0, #0b11				   ; Set cond. codes on	Op1 - Op2
ROM:400148D4 000 05 00 00 1A		     BNE	     boot_normal			   ; go	if R0 is not equal [xxxxx011]
ROM:400148D4 000
ROM:400148D8
ROM:400148D8		     boot_fast								   ; Control Module Status register: latches system information	at reset time
ROM:400148D8 000 7C 00 9F E5		     LDR	     R0, =OMAP3430_reg_CONTROL_STATUS
ROM:400148DC 000 00 00 90 E5		     LDR	     R0, [R0]				   ; Control Module Status register: latches system information	at reset time
ROM:400148E0 000 00 60 A0 E1		     MOV	     R6, R0				   ; Rd	= Op2
ROM:400148E4 000 1F 00 00 E2		     AND	     R0, R0, #0b11111			   ; Rd	= Op1 &	Op2
ROM:400148E8 000 1F 00 50 E3		     CMP	     R0, #0b11111			   ; if	CONTROL	STATUS register	is [xxx11111] bits
ROM:400148EC 000 33 00 00 0B		     BLEQ	     boot_fast_XIP			   ; Branch with Link
ROM:400148EC 000
ROM:400148F0
ROM:400148F0		     boot_normal							   ; CODE XREF:	rom_start+14j
ROM:400148F0 000 D3 F0 21 E3		     MSR	     CPSR_c, #0b11010011		   ; Transfer Register to PSR
ROM:400148F4 000 64 D0 9F E5		     LDR	     SP, =dword_4020FCAC		   ; Load from Memory
ROM:400148F8 000 64 40 9F E5		     LDR	     R4, =ROM_LOAD_START		   ; Set Nonsecure Vector Base
ROM:400148FC 000 10 4F 0C EE		     MCR	     p15, 0, R4,c12,c0,	0		   ; Write Secure or Nonsecure Vector Base Address Register
ROM:40014900 000 CA FF FF EB		     BL		     prepare_tracing_data		   ; Branch with Link
ROM:40014900 000
ROM:40014904 000 5C 00 9F E5		     LDR	     R0, =memory_buffer			   ; Load from Memory
ROM:40014908 000 00 10 90 E5		     LDR	     R1, [R0]				   ; Load from Memory
ROM:4001490C 000 01 00 A0 E3		     MOV	     R0, #tracing_Reset			   ; Rd	= Op2
ROM:40014910 000 00 10 81 E1		     ORR	     R1, R1, R0				   ; Public ROM	code C main
ROM:40014914 000 4C 00 9F E5		     LDR	     R0, =memory_buffer			   ; Load from Memory
ROM:40014918 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:4001491C 000 10 0F 11 EE		     MRC	     p15, 0, R0,c1,c0, 0		   ; Read Control Register
ROM:40014920 000 06 0B 80 E3		     ORR	     R0, R0, #0b1100000000000		   ; [13] - High exception vectors selected, address range = 0xFFFF0000-0xFFFF001C.
ROM:40014920 000										   ; [12] - instruction	caching	enabling.
ROM:40014924 000 10 0F 01 EE		     MCR	     p15, 0, R0,c1,c0, 0		   ; Write Control Register
ROM:40014928 000 FF FF FF EA		     B		     memory_init			   ; Branch
ROM:4001492C
ROM:4001492C		     memory_init							   ; Branch
ROM:4001492C 000 75 FF FF EA		     B		     memory_init
ROM:4001492C 000
ROM:4001492C		     ; End of function rom_start
ROM:4001492C
ROM:40014930
ROM:40014930		     ; =============== S U B R O U T I N E =======================================
ROM:40014930
ROM:40014930
ROM:40014930		     instruction_fault_read						   ; DATA XREF:	EXP_TBL:off_4001B8B0o
ROM:40014930 000 50 0F 16 EE		     MRC	     p15, 0, R0,c6,c0, 2		   ; Move from Coprocessor to ARM Register
ROM:40014934 000 30 1F 15 EE		     MRC	     p15, 0, R1,c5,c0, 1		   ; Read Instruction Fault Status Register
ROM:40014934 000										   ;
ROM:40014934											   ; The purpose of the	Instruction Fault Status Register (IFSR) is to hold the	source of the last instruction fault.
ROM:40014938 000 2C F0 9F E5		     LDR	     PC, =dead_loop_0			   ; Indirect Jump
ROM:40014938 000
ROM:40014938		     ; End of function instruction_fault_read
ROM:40014938
ROM:4001493C
ROM:4001493C		     ; =============== S U B R O U T I N E =======================================
ROM:4001493C
ROM:4001493C		     ; store Data Fault	Address	in R0, Data Fault Status in R1
ROM:4001493C
ROM:4001493C		     data_fault_read							   ; DATA XREF:	EXP_TBL:off_4001B8B4o
ROM:4001493C 000 10 0F 16 EE		     MRC	     p15, 0, R0,c6,c0, 0		   ; Read Data Fault Address Register
ROM:4001493C 000										   ;
ROM:4001493C											   ; The purpose of the	Data Fault Address Register (DFAR) is to hold the Modified Virtual
ROM:4001493C											   ; Address (MVA) of the fault	when a precise abort occurs.
ROM:40014940 000 10 1F 15 EE		     MRC	     p15, 0, R1,c5,c0, 0		   ; Read Data Fault Status Register
ROM:40014940 000										   ;
ROM:40014940											   ; The purpose of the	Data Fault Status Register (DFSR) is to	hold the source	of the last data fault.
ROM:40014944 000 24 F0 9F E5		     LDR	     PC, =dead_loop_1			   ; Indirect Jump
ROM:40014944 000
ROM:40014944		     ; End of function data_fault_read
ROM:40014944
ROM:40014948
ROM:40014948		     ; =============== S U B R O U T I N E =======================================
ROM:40014948
ROM:40014948		     ; return R0 and R1
ROM:40014948
ROM:40014948		     load_something_from_internal_SRAM					   ; CODE XREF:	something_with_internal_SRAM_0+28p
ROM:40014948 000 04 00 9F E5		     LDR	     R0, =unk_4020F800			   ; SRAM internal
ROM:4001494C 000 04 10 9F E5		     LDR	     R1, =dword_4020FCA8		   ; SRAM internal
ROM:40014950 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014950 000
ROM:40014950		     ; End of function load_something_from_internal_SRAM
ROM:40014950
ROM:40014950		     ; ---------------------------------------------------------------------------
ROM:40014954 00	F8 20 40     off_40014954    DCD unk_4020F800					   ; DATA XREF:	load_something_from_internal_SRAMr
ROM:40014958 A8	FC 20 40     off_40014958    DCD dword_4020FCA8					   ; DATA XREF:	load_something_from_internal_SRAM+4r
ROM:4001495C F0	22 00 48     off_4001495C    DCD OMAP3430_reg_CONTROL_STATUS			   ; DATA XREF:	rom_startr
ROM:4001495C											   ; rom_start:boot_fastr
ROM:4001495C											   ; Control Module Status register: latches system information	at reset time
ROM:40014960 AC	FC 20 40     off_40014960    DCD dword_4020FCAC					   ; DATA XREF:	rom_start+34r
ROM:40014964 00	40 01 00     ROM_START	     DCD ROM_LOAD_START					   ; DATA XREF:	rom_start+38r
ROM:40014968 B0	FF 20 40     off_40014968    DCD memory_buffer					   ; DATA XREF:	rom_start+44r
ROM:40014968											   ; rom_start+54r
ROM:4001496C 88	40 01 00     off_4001496C    DCD dead_loop_0					   ; DATA XREF:	instruction_fault_read+8r
ROM:40014970 8C	40 01 00     off_40014970    DCD dead_loop_1					   ; DATA XREF:	data_fault_read+8r
ROM:40014974 00	00 00 00		     DCD 0
ROM:40014978 00	00 00 00		     DCD 0
ROM:4001497C 00	00 00 00		     DCD 0
ROM:40014980
ROM:40014980		     ; =============== S U B R O U T I N E =======================================
ROM:40014980
ROM:40014980
ROM:40014980		     wakeup_wait_for_0_SDRC_semaphore					   ; CODE XREF:	parse_CHRAM_block:continuep
ROM:40014980 000 01 20 A0 E3		     MOV	     R2, #1				   ; Rd	= Op2
ROM:40014984 000 28 30 9F E5		     LDR	     R3, =SDRC_module_semaphore		   ; Load from Memory
ROM:40014984 000
ROM:40014988
ROM:40014988		     wait_SDRC_semaphore						   ; CODE XREF:	wakeup_wait_for_0_SDRC_semaphore+10j
ROM:40014988											   ; wakeup_wait_for_0_SDRC_semaphore+1Cj
ROM:40014988 000 00 10 93 E5		     LDR	     R1, [R3]				   ; Load from Memory
ROM:4001498C 000 02 00 51 E1		     CMP	     R1, R2				   ; Set cond. codes on	Op1 - Op2
ROM:40014990 000 FC FF FF 0A		     BEQ	     wait_SDRC_semaphore		   ; Branch
ROM:40014990 000
ROM:40014994 000 92 10 03 E1		     SWP	     R1, R2, [R3]			   ; Single Data Swap
ROM:40014998 000 02 00 51 E1		     CMP	     R1, R2				   ; Set cond. codes on	Op1 - Op2
ROM:4001499C 000 F9 FF FF 0A		     BEQ	     wait_SDRC_semaphore		   ; Branch
ROM:4001499C 000
ROM:400149A0 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:400149A0 000
ROM:400149A0		     ; End of function wakeup_wait_for_0_SDRC_semaphore
ROM:400149A0
ROM:400149A4
ROM:400149A4		     ; =============== S U B R O U T I N E =======================================
ROM:400149A4
ROM:400149A4
ROM:400149A4		     wakeup_set_0_to_SDRC_module_semaphore				   ; CODE XREF:	parse_CHRAM_block+76p
ROM:400149A4 000 08 30 9F E5		     LDR	     R3, =SDRC_module_semaphore		   ; load some from MEM_WKUP memory
ROM:400149A8 000 00 20 A0 E3		     MOV	     R2, #0				   ; Rd	= Op2
ROM:400149AC 000 00 20 83 E5		     STR	     R2, [R3]				   ; Store to Memory
ROM:400149B0 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:400149B0 000
ROM:400149B0		     ; End of function wakeup_set_0_to_SDRC_module_semaphore
ROM:400149B0
ROM:400149B0		     ; ---------------------------------------------------------------------------
ROM:400149B4 1C	29 00 48     dword_400149B4  DCD SDRC_module_semaphore				   ; DATA XREF:	wakeup_wait_for_0_SDRC_semaphore+4r
ROM:400149B4											   ; wakeup_set_0_to_SDRC_module_semaphorer
ROM:400149B8 00	00 00 00		     DCD 0
ROM:400149BC 00	00 00 00		     DCD 0
ROM:400149C0
ROM:400149C0		     ; =============== S U B R O U T I N E =======================================
ROM:400149C0
ROM:400149C0
ROM:400149C0		     ; void __cdecl boot_fast_XIP()
ROM:400149C0		     boot_fast_XIP							   ; CODE XREF:	rom_start+2Cp
ROM:400149C0 000 0E 70 A0 E1		     MOV	     R7, LR				   ; Rd	= Op2
ROM:400149C4 000 65 FE FF EB		     BL		     gpmc_setup				   ; Branch with Link
ROM:400149C4 000
ROM:400149C8 000 20 60 06 E2		     AND	     R6, R6, #0b100000			   ; Rd	= Op1 &	Op2
ROM:400149CC 000 20 00 56 E3		     CMP	     R6, #0b100000			   ; Set cond. codes on	Op1 - Op2
ROM:400149D0 000 82 FE FF 0B		     BLEQ	     gpmc_enable_wait_read_monitoring	   ; Branch with Link
ROM:400149D0 000
ROM:400149D4 000 02 03 A0 E3		     MOV	     R0, #CH_BASE			   ; Rd	= Op2
ROM:400149D8 000 00 10 90 E5		     LDR	     R1, [R0]				   ; Load from Memory
ROM:400149DC 000 14 30 9F E5		     LDR	     R3, =0				   ; Load from Memory
ROM:400149E0 000 03 00 51 E1		     CMP	     R1, R3				   ; Set cond. codes on	Op1 - Op2
ROM:400149E4 000 17 FF 2F 01		     BXEQ	     R7					   ; return
ROM:400149E8 000 0C 30 9F E5		     LDR	     R3, =0xFFFFFFFF			   ; Load from Memory
ROM:400149EC 000 03 00 51 E1		     CMP	     R1, R3				   ; Set cond. codes on	Op1 - Op2
ROM:400149F0 000 17 FF 2F 01		     BXEQ	     R7					   ; return
ROM:400149F4 000 00 F0 A0 E1		     MOV	     PC, R0				   ; Rd	= Op2
ROM:400149F4 000
ROM:400149F4		     ; End of function boot_fast_XIP
ROM:400149F4
ROM:400149F4		     ; ---------------------------------------------------------------------------
ROM:400149F8 00	00 00 00     dword_400149F8  DCD 0						   ; DATA XREF:	boot_fast_XIP+1Cr
ROM:400149FC FF	FF FF FF     dword_400149FC  DCD 0xFFFFFFFF					   ; DATA XREF:	boot_fast_XIP+28r
ROM:40014A00
ROM:40014A00		     ; =============== S U B R O U T I N E =======================================
ROM:40014A00
ROM:40014A00
ROM:40014A00		     IRQ_handler							   ; DATA XREF:	EXP_TBL:off_4001B8BCo
ROM:40014A00 000 48 D0 9F E5		     LDR	     SP, =dword_4020FCD8		   ; Load from Memory
ROM:40014A04 000 C0 00 2D E8		     STMED	     SP!, {R6,R7}			   ; Store Block to Memory
ROM:40014A08 000 00 60 4F E1		     MRS	     R6, SPSR				   ; Transfer PSR to Register
ROM:40014A0C 000 C0 60 86 E3		     ORR	     R6, R6, #0xC0			   ; Rd	= Op1 |	Op2
ROM:40014A10 000 20 60 D6 E3		     BICS	     R6, R6, #0x20			   ; Rd	= Op1 &	~Op2
ROM:40014A14 000 00 70 0F E1		     MRS	     R7, CPSR				   ; Transfer PSR to Register
ROM:40014A18 000 06 F0 2F E1		     MSR	     CPSR_cxsf,	R6			   ; Transfer Register to PSR
ROM:40014A1C 000 0D 60 A0 E1		     MOV	     R6, SP				   ; Rd	= Op2
ROM:40014A20 000 07 F0 2F E1		     MSR	     CPSR_cxsf,	R7			   ; Transfer Register to PSR
ROM:40014A24 000 06 D0 A0 E1		     MOV	     SP, R6				   ; Rd	= Op2
ROM:40014A28 000 FF 5F 2D E9		     STMFD	     SP!, {R0-R12,LR}			   ; Store Block to Memory
ROM:40014A2C 038 E0 11 00 FA		     BLX	     i2c_something			   ; Branch with Link and Exchange (immediate address)
ROM:40014A2C 038
ROM:40014A30 038 00 F0 20 E3		     NOP						   ; No	Operation
ROM:40014A34 038 00 F0 20 E3		     NOP						   ; No	Operation
ROM:40014A38 038 FF 5F BD E8		     LDMFD	     SP!, {R0-R12,LR}			   ; Load Block	from Memory
ROM:40014A3C 000 10 D0 9F E5		     LDR	     SP, =dword_4020FCD4		   ; Load from Memory
ROM:40014A40 000 C0 00 BD E8		     LDMFD	     SP!, {R6,R7}			   ; Load Block	from Memory
ROM:40014A44 -08 04 F0 5E E2		     SUBS	     PC, LR, #4				   ; Rd	= Op1 -	Op2
ROM:40014A44 -08
ROM:40014A44		     ; End of function IRQ_handler
ROM:40014A44
ROM:40014A44		     ; ---------------------------------------------------------------------------
ROM:40014A48 00	F0 20 E3		     DCD 0xE320F000
ROM:40014A4C 00	F0 20 E3		     DCD 0xE320F000
ROM:40014A50 D8	FC 20 40     off_40014A50    DCD dword_4020FCD8					   ; DATA XREF:	IRQ_handlerr
ROM:40014A54 D4	FC 20 40     off_40014A54    DCD dword_4020FCD4					   ; DATA XREF:	IRQ_handler+3Cr
ROM:40014A58				     CODE16
ROM:40014A58
ROM:40014A58		     ; =============== S U B R O U T I N E =======================================
ROM:40014A58
ROM:40014A58
ROM:40014A58		     standard_memcmp							   ; CODE XREF:	security_check_CertISW+2Ep
ROM:40014A58											   ; search_for_sect_name+44p ...
ROM:40014A58 000 10 B4			     PUSH	     {R4}				   ; Push registers
ROM:40014A5A 004 04 2A			     CMP	     R2, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40014A5C 004 0E D3			     BCC	     loc_40014A7C			   ; Branch
ROM:40014A5C
ROM:40014A5E 004 03 00			     MOVS	     R3, R0				   ; Rd	= Op2
ROM:40014A60 004 0B 43			     ORRS	     R3, R1				   ; Rd	= Op1 |	Op2
ROM:40014A62 004 9B 07			     LSLS	     R3, R3, #0x1E			   ; Logical Shift Left
ROM:40014A64 004 0A D1			     BNE	     loc_40014A7C			   ; Branch
ROM:40014A64
ROM:40014A66
ROM:40014A66		     loc_40014A66							   ; CODE XREF:	standard_memcmp+1Aj
ROM:40014A66 004 08 C8			     LDMIA	     R0!, {R3}				   ; Load Block	from Memory
ROM:40014A68 004 10 C9			     LDMIA	     R1!, {R4}				   ; Load Block	from Memory
ROM:40014A6A 004 A3 42			     CMP	     R3, R4				   ; Set cond. codes on	Op1 - Op2
ROM:40014A6C 004 02 D1			     BNE	     loc_40014A74			   ; Branch
ROM:40014A6C
ROM:40014A6E 004 12 1F			     SUBS	     R2, R2, #4				   ; Rd	= Op1 -	Op2
ROM:40014A70 004 04 2A			     CMP	     R2, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40014A72 004 F8 D2			     BCS	     loc_40014A66			   ; Branch
ROM:40014A72
ROM:40014A74
ROM:40014A74		     loc_40014A74							   ; CODE XREF:	standard_memcmp+14j
ROM:40014A74 004 A3 42			     CMP	     R3, R4				   ; Set cond. codes on	Op1 - Op2
ROM:40014A76 004 01 D0			     BEQ	     loc_40014A7C			   ; Branch
ROM:40014A76
ROM:40014A78 004 00 1F			     SUBS	     R0, R0, #4				   ; Rd	= Op1 -	Op2
ROM:40014A7A 004 09 1F			     SUBS	     R1, R1, #4				   ; Rd	= Op1 -	Op2
ROM:40014A7A
ROM:40014A7C
ROM:40014A7C		     loc_40014A7C							   ; CODE XREF:	standard_memcmp+4j
ROM:40014A7C											   ; standard_memcmp+Cj ...
ROM:40014A7C 004 00 2A			     CMP	     R2, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40014A7E 004 02 D1			     BNE	     loc_40014A86			   ; Branch
ROM:40014A7E
ROM:40014A80 004 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40014A80
ROM:40014A82
ROM:40014A82		     return								   ; CODE XREF:	standard_memcmp+54j
ROM:40014A82 004 10 BC			     POP	     {R4}				   ; Pop registers
ROM:40014A84 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014A84
ROM:40014A86		     ; ---------------------------------------------------------------------------
ROM:40014A86
ROM:40014A86		     loc_40014A86							   ; CODE XREF:	standard_memcmp+26j
ROM:40014A86 004 D3 07			     LSLS	     R3, R2, #0x1F			   ; Logical Shift Left
ROM:40014A88 004 01 D0			     BEQ	     loc_40014A8E			   ; Branch
ROM:40014A88
ROM:40014A8A 004 52 1C			     ADDS	     R2, R2, #1				   ; Rd	= Op1 +	Op2
ROM:40014A8C 004 05 E0			     B		     loc_40014A9A			   ; Branch
ROM:40014A8C
ROM:40014A8E		     ; ---------------------------------------------------------------------------
ROM:40014A8E
ROM:40014A8E		     loc_40014A8E							   ; CODE XREF:	standard_memcmp+30j
ROM:40014A8E											   ; standard_memcmp+50j
ROM:40014A8E 004 03 78			     LDRB	     R3, [R0]				   ; Load from Memory
ROM:40014A90 004 0C 78			     LDRB	     R4, [R1]				   ; Load from Memory
ROM:40014A92 004 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40014A94 004 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:40014A96 004 A3 42			     CMP	     R3, R4				   ; Set cond. codes on	Op1 - Op2
ROM:40014A98 004 07 D1			     BNE	     loc_40014AAA			   ; Branch
ROM:40014A98
ROM:40014A9A
ROM:40014A9A		     loc_40014A9A							   ; CODE XREF:	standard_memcmp+34j
ROM:40014A9A 004 03 78			     LDRB	     R3, [R0]				   ; Load from Memory
ROM:40014A9C 004 0C 78			     LDRB	     R4, [R1]				   ; Load from Memory
ROM:40014A9E 004 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40014AA0 004 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:40014AA2 004 A3 42			     CMP	     R3, R4				   ; Set cond. codes on	Op1 - Op2
ROM:40014AA4 004 01 D1			     BNE	     loc_40014AAA			   ; Branch
ROM:40014AA4
ROM:40014AA6 004 92 1E			     SUBS	     R2, R2, #2				   ; Rd	= Op1 -	Op2
ROM:40014AA8 004 F1 D1			     BNE	     loc_40014A8E			   ; Branch
ROM:40014AA8
ROM:40014AAA
ROM:40014AAA		     loc_40014AAA							   ; CODE XREF:	standard_memcmp+40j
ROM:40014AAA											   ; standard_memcmp+4Cj
ROM:40014AAA 004 18 1B			     SUBS	     R0, R3, R4				   ; Rd	= Op1 -	Op2
ROM:40014AAC 004 E9 E7			     B		     return				   ; Branch
ROM:40014AAC
ROM:40014AAC		     ; End of function standard_memcmp
ROM:40014AAC
ROM:40014AAC		     ; ---------------------------------------------------------------------------
ROM:40014AAE 00	00			     DCW 0
ROM:40014AB0				     CODE32
ROM:40014AB0
ROM:40014AB0		     ; =============== S U B R O U T I N E =======================================
ROM:40014AB0
ROM:40014AB0
ROM:40014AB0		     standard_memset							   ; CODE XREF:	search_for_sect_name+1Ap
ROM:40014AB0 000 FF 30 02 E2		     AND	     R3, R2, #0xFF			   ; Rd	= Op1 &	Op2
ROM:40014AB4 000 03 24 83 E1		     ORR	     R2, R3, R3,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40014AB8 000 02 28 82 E1		     ORR	     R2, R2, R2,LSL#16			   ; Rd	= Op1 |	Op2
ROM:40014ABC 000 4E 00 00 EA		     B		     _memset				   ; Branch
ROM:40014ABC 000
ROM:40014ABC		     ; End of function standard_memset
ROM:40014ABC
ROM:40014AC0
ROM:40014AC0		     ; =============== S U B R O U T I N E =======================================
ROM:40014AC0
ROM:40014AC0
ROM:40014AC0		     ; void *__cdecl standard_memmove(void *destination, const void *source, __int32 num)
ROM:40014AC0		     standard_memmove							   ; CODE XREF:	sub_40017BC4+12p
ROM:40014AC0											   ; xip_get_data+12p ...
ROM:40014AC0 000 03 00 52 E3		     CMP	     R2, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40014AC4 000 2A 00 00 9A		     BLS	     loc_40014B74			   ; Branch
ROM:40014AC4 000
ROM:40014AC8 000 03 C0 10 E2		     ANDS	     R12, R0, #3			   ; Rd	= Op1 &	Op2
ROM:40014ACC 000 08 00 00 0A		     BEQ	     loc_40014AF4			   ; Branch
ROM:40014ACC 000
ROM:40014AD0 000 01 30 D1 E4		     LDRB	     R3, [R1],#1			   ; Load from Memory
ROM:40014AD4 000 02 00 5C E3		     CMP	     R12, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40014AD8 000 0C 20 82 E0		     ADD	     R2, R2, R12			   ; Rd	= Op1 +	Op2
ROM:40014ADC 000 01 C0 D1 94		     LDRLSB	     R12, [R1],#1			   ; Load from Memory
ROM:40014AE0 000 01 30 C0 E4		     STRB	     R3, [R0],#1			   ; Store to Memory
ROM:40014AE4 000 01 30 D1 34		     LDRCCB	     R3, [R1],#1			   ; source
ROM:40014AE8 000 01 C0 C0 94		     STRLSB	     R12, [R0],#1			   ; Store to Memory
ROM:40014AEC 000 04 20 42 E2		     SUB	     R2, R2, #4				   ; num
ROM:40014AF0 000 01 30 C0 34		     STRCCB	     R3, [R0],#1			   ; Store to Memory
ROM:40014AF0 000
ROM:40014AF4
ROM:40014AF4		     loc_40014AF4							   ; CODE XREF:	standard_memmove+Cj
ROM:40014AF4 000 03 30 11 E2		     ANDS	     R3, R1, #3				   ; Rd	= Op1 &	Op2
ROM:40014AF8 000 25 00 00 0A		     BEQ	     standard_memcpy_word		   ; Branch
ROM:40014AF8 000
ROM:40014AFC 000 04 20 52 E2		     SUBS	     R2, R2, #4				   ; Rd	= Op1 -	Op2
ROM:40014B00 000 1B 00 00 3A		     BCC	     loc_40014B74			   ; Branch
ROM:40014B00 000
ROM:40014B04 000 03 C0 31 E7		     LDR	     R12, [R1,-R3]!			   ; Load from Memory
ROM:40014B08 000 02 00 53 E3		     CMP	     R3, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40014B0C 000 08 00 00 0A		     BEQ	     loc_40014B34			   ; Branch
ROM:40014B0C 000
ROM:40014B10 000 0F 00 00 8A		     BHI	     loc_40014B54			   ; Branch
ROM:40014B10 000
ROM:40014B14
ROM:40014B14		     loc_40014B14							   ; CODE XREF:	standard_memmove+68j
ROM:40014B14 000 2C 34 A0 E1		     MOV	     R3, R12,LSR#8			   ; Rd	= Op2
ROM:40014B18 000 04 C0 B1 E5		     LDR	     R12, [R1,#4]!			   ; Load from Memory
ROM:40014B1C 000 04 20 52 E2		     SUBS	     R2, R2, #4				   ; Rd	= Op1 -	Op2
ROM:40014B20 000 0C 3C 83 E1		     ORR	     R3, R3, R12,LSL#24			   ; Rd	= Op1 |	Op2
ROM:40014B24 000 04 30 80 E4		     STR	     R3, [R0],#4			   ; Store to Memory
ROM:40014B28 000 F9 FF FF 2A		     BCS	     loc_40014B14			   ; Branch
ROM:40014B28 000
ROM:40014B2C 000 01 10 81 E2		     ADD	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:40014B30 000 0F 00 00 EA		     B		     loc_40014B74			   ; Branch
ROM:40014B30 000
ROM:40014B34		     ; ---------------------------------------------------------------------------
ROM:40014B34
ROM:40014B34		     loc_40014B34							   ; CODE XREF:	standard_memmove+4Cj
ROM:40014B34											   ; standard_memmove+88j
ROM:40014B34 000 2C 38 A0 E1		     MOV	     R3, R12,LSR#16			   ; Rd	= Op2
ROM:40014B38 000 04 C0 B1 E5		     LDR	     R12, [R1,#4]!			   ; Load from Memory
ROM:40014B3C 000 04 20 52 E2		     SUBS	     R2, R2, #4				   ; Rd	= Op1 -	Op2
ROM:40014B40 000 0C 38 83 E1		     ORR	     R3, R3, R12,LSL#16			   ; Rd	= Op1 |	Op2
ROM:40014B44 000 04 30 80 E4		     STR	     R3, [R0],#4			   ; Store to Memory
ROM:40014B48 000 F9 FF FF 2A		     BCS	     loc_40014B34			   ; Branch
ROM:40014B48 000
ROM:40014B4C 000 02 10 81 E2		     ADD	     R1, R1, #2				   ; Rd	= Op1 +	Op2
ROM:40014B50 000 07 00 00 EA		     B		     loc_40014B74			   ; Branch
ROM:40014B50 000
ROM:40014B54		     ; ---------------------------------------------------------------------------
ROM:40014B54
ROM:40014B54		     loc_40014B54							   ; CODE XREF:	standard_memmove+50j
ROM:40014B54											   ; standard_memmove+A8j
ROM:40014B54 000 2C 3C A0 E1		     MOV	     R3, R12,LSR#24			   ; Rd	= Op2
ROM:40014B58 000 04 C0 B1 E5		     LDR	     R12, [R1,#4]!			   ; Load from Memory
ROM:40014B5C 000 04 20 52 E2		     SUBS	     R2, R2, #4				   ; Rd	= Op1 -	Op2
ROM:40014B60 000 0C 34 83 E1		     ORR	     R3, R3, R12,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40014B64 000 04 30 80 E4		     STR	     R3, [R0],#4			   ; Store to Memory
ROM:40014B68 000 F9 FF FF 2A		     BCS	     loc_40014B54			   ; Branch
ROM:40014B68 000
ROM:40014B6C 000 03 10 81 E2		     ADD	     R1, R1, #3				   ; Rd	= Op1 +	Op2
ROM:40014B70 000 00 00 A0 E1		     NOP						   ; No	Operation
ROM:40014B70 000
ROM:40014B74
ROM:40014B74		     loc_40014B74							   ; CODE XREF:	standard_memmove+4j
ROM:40014B74											   ; standard_memmove+40j ...
ROM:40014B74 000 82 2F B0 E1		     MOVS	     R2, R2,LSL#31			   ; Rd	= Op2
ROM:40014B78 000 01 30 D1 24		     LDRCSB	     R3, [R1],#1			   ; Load from Memory
ROM:40014B7C 000 01 C0 D1 24		     LDRCSB	     R12, [R1],#1			   ; Load from Memory
ROM:40014B80 000 01 20 D1 44		     LDRMIB	     R2, [R1],#1			   ; Load from Memory
ROM:40014B84 000 01 30 C0 24		     STRCSB	     R3, [R0],#1			   ; Store to Memory
ROM:40014B88 000 01 C0 C0 24		     STRCSB	     R12, [R0],#1			   ; Store to Memory
ROM:40014B8C 000 01 20 C0 44		     STRMIB	     R2, [R0],#1			   ; Store to Memory
ROM:40014B90 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014B90 000
ROM:40014B90		     ; End of function standard_memmove
ROM:40014B90
ROM:40014B94
ROM:40014B94		     ; =============== S U B R O U T I N E =======================================
ROM:40014B94
ROM:40014B94
ROM:40014B94		     ; int __cdecl standard_memcpy_word(void *destination, void	*source, __int32 num)
ROM:40014B94		     standard_memcpy_word						   ; CODE XREF:	standard_memmove+38j
ROM:40014B94											   ; something_with_scratchpad+38p ...
ROM:40014B94 000 10 40 2D E9		     STMFD	     SP!, {R4,LR}			   ; Store Block to Memory
ROM:40014B98 008 20 20 52 E2		     SUBS	     R2, R2, #0x20			   ; Rd	= Op1 -	Op2
ROM:40014B9C 008 05 00 00 3A		     BCC	     simple_copy			   ; Branch
ROM:40014B9C 008
ROM:40014BA0
ROM:40014BA0		     copy_loop								   ; CODE XREF:	standard_memcpy_word+20j
ROM:40014BA0 008 18 50 B1 28		     LDMCSIA	     R1!, {R3,R4,R12,LR}		   ; Load Block	from Memory
ROM:40014BA4 008 18 50 A0 28		     STMCSIA	     R0!, {R3,R4,R12,LR}		   ; Store Block to Memory
ROM:40014BA8 008 18 50 B1 28		     LDMCSIA	     R1!, {R3,R4,R12,LR}		   ; Load Block	from Memory
ROM:40014BAC
ROM:40014BAC		     loc_40014BAC							   ; Store Block to Memory
ROM:40014BAC 008 18 50 A0 28		     STMCSIA	     R0!, {R3,R4,R12,LR}
ROM:40014BB0 008 20 20 52 22		     SUBCSS	     R2, R2, #0x20			   ; Rd	= Op1 -	Op2
ROM:40014BB4 008 F9 FF FF 2A		     BCS	     copy_loop				   ; Branch
ROM:40014BB4 008
ROM:40014BB8
ROM:40014BB8		     simple_copy							   ; CODE XREF:	standard_memcpy_word+8j
ROM:40014BB8 008 02 CE B0 E1		     MOVS	     R12, R2,LSL#28			   ; Rd	= Op2
ROM:40014BBC 008 18 50 B1 28		     LDMCSIA	     R1!, {R3,R4,R12,LR}		   ; Load Block	from Memory
ROM:40014BC0 008 18 50 A0 28		     STMCSIA	     R0!, {R3,R4,R12,LR}		   ; Store Block to Memory
ROM:40014BC4 008 18 00 B1 48		     LDMMIIA	     R1!, {R3,R4}			   ; Load Block	from Memory
ROM:40014BC8 008 18 00 A0 48		     STMMIIA	     R0!, {R3,R4}			   ; Store Block to Memory
ROM:40014BCC 008 10 40 BD E8		     LDMFD	     SP!, {R4,LR}			   ; Load Block	from Memory
ROM:40014BD0 000 02 CF B0 E1		     MOVS	     R12, R2,LSL#30			   ; Rd	= Op2
ROM:40014BD4 000 04 30 91 24		     LDRCS	     R3, [R1],#4			   ; Load from Memory
ROM:40014BD8 000 04 30 80 24		     STRCS	     R3, [R0],#4			   ; Store to Memory
ROM:40014BDC 000 1E FF 2F 01		     BXEQ	     LR					   ; Branch to/from Thumb mode
ROM:40014BDC 000
ROM:40014BE0
ROM:40014BE0		     _memcpy_lastbytes_aligned						   ; Rd	= Op2
ROM:40014BE0 000 82 2F B0 E1		     MOVS	     R2, R2,LSL#31
ROM:40014BE4 000 B2 30 D1 20		     LDRCSH	     R3, [R1],#2			   ; Load from Memory
ROM:40014BE8 000 01 20 D1 44		     LDRMIB	     R2, [R1],#1			   ; Load from Memory
ROM:40014BEC 000 B2 30 C0 20		     STRCSH	     R3, [R0],#2			   ; Store to Memory
ROM:40014BF0
ROM:40014BF0		     return								   ; Store to Memory
ROM:40014BF0 000 01 20 C0 44		     STRMIB	     R2, [R0],#1
ROM:40014BF4 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014BF4 000
ROM:40014BF4		     ; End of function standard_memcpy_word
ROM:40014BF4
ROM:40014BF8
ROM:40014BF8		     ; =============== S U B R O U T I N E =======================================
ROM:40014BF8
ROM:40014BF8
ROM:40014BF8		     ; int __cdecl standard_memclr(void	*mem, __int32 size)
ROM:40014BF8		     standard_memclr							   ; CODE XREF:	boot_table_build+10p
ROM:40014BF8											   ; ROM_CRC_check+14p
ROM:40014BF8 000 00 20 A0 E3		     MOV	     R2, #0				   ; Rd	= Op2
ROM:40014BF8 000
ROM:40014BFC
ROM:40014BFC		     _memset								   ; CODE XREF:	standard_memset+Cj
ROM:40014BFC 000 04 00 51 E3		     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40014C00 000 07 00 00 3A		     BCC	     loc_40014C24			   ; Branch
ROM:40014C00 000
ROM:40014C04 000 03 C0 10 E2		     ANDS	     R12, R0, #3			   ; Rd	= Op1 &	Op2
ROM:40014C08 000 47 00 00 0A		     BEQ	     sub_40014D2C			   ; Branch
ROM:40014C08 000
ROM:40014C0C 000 04 C0 6C E2		     RSB	     R12, R12, #4			   ; Rd	= Op2 -	Op1
ROM:40014C10 000 02 00 5C E3		     CMP	     R12, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40014C14 000 01 20 C0 14		     STRNEB	     R2, [R0],#1			   ; Store to Memory
ROM:40014C18 000 0C 10 41 E0		     SUB	     R1, R1, R12			   ; Rd	= Op1 -	Op2
ROM:40014C1C 000 B2 20 C0 A0		     STRGEH	     R2, [R0],#2			   ; Store to Memory
ROM:40014C20 000 41 00 00 EA		     B		     sub_40014D2C			   ; Branch
ROM:40014C20 000
ROM:40014C24		     ; ---------------------------------------------------------------------------
ROM:40014C24
ROM:40014C24		     loc_40014C24							   ; CODE XREF:	standard_memclr+8j
ROM:40014C24 000 81 CF B0 E1		     MOVS	     R12, R1,LSL#31			   ; Rd	= Op2
ROM:40014C28 000 01 20 C0 24		     STRCSB	     R2, [R0],#1			   ; Store to Memory
ROM:40014C2C 000 01 20 C0 24		     STRCSB	     R2, [R0],#1			   ; Store to Memory
ROM:40014C30 000 01 20 C0 44		     STRMIB	     R2, [R0],#1			   ; Store to Memory
ROM:40014C34 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014C34 000
ROM:40014C34		     ; End of function standard_memclr
ROM:40014C34
ROM:40014C38				     CODE16
ROM:40014C38
ROM:40014C38		     ; =============== S U B R O U T I N E =======================================
ROM:40014C38
ROM:40014C38
ROM:40014C38		     standard_strlen							   ; CODE XREF:	search_for_sect_name+36p
ROM:40014C38 000 30 B4			     PUSH	     {R4,R5}				   ; Push registers
ROM:40014C3A 008 43 1C			     ADDS	     R3, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40014C3C 008 06 E0			     B		     loc_40014C4C			   ; Branch
ROM:40014C3C
ROM:40014C3E		     ; ---------------------------------------------------------------------------
ROM:40014C3E
ROM:40014C3E		     loc_40014C3E							   ; CODE XREF:	standard_strlen+16j
ROM:40014C3E 008 01 78			     LDRB	     R1, [R0]				   ; Load from Memory
ROM:40014C40 008 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40014C42 008 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40014C44 008 02 D1			     BNE	     loc_40014C4C			   ; Branch
ROM:40014C44
ROM:40014C46 008 C0 1A			     SUBS	     R0, R0, R3				   ; Rd	= Op1 -	Op2
ROM:40014C46
ROM:40014C48
ROM:40014C48		     return								   ; CODE XREF:	standard_strlen+2Ej
ROM:40014C48											   ; standard_strlen+38j ...
ROM:40014C48 008 30 BC			     POP	     {R4,R5}				   ; Pop registers
ROM:40014C4A 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014C4A
ROM:40014C4C		     ; ---------------------------------------------------------------------------
ROM:40014C4C
ROM:40014C4C		     loc_40014C4C							   ; CODE XREF:	standard_strlen+4j
ROM:40014C4C											   ; standard_strlen+Cj
ROM:40014C4C 008 81 07			     LSLS	     R1, R0, #0x1E			   ; Logical Shift Left
ROM:40014C4E 008 F6 D1			     BNE	     loc_40014C3E			   ; Branch
ROM:40014C4E
ROM:40014C50 008 0A 4A			     LDR	     R2, =0x1010101			   ; Load from Memory
ROM:40014C52 008 D4 01			     LSLS	     R4, R2, #7				   ; Logical Shift Left
ROM:40014C52
ROM:40014C54
ROM:40014C54		     loc_40014C54							   ; CODE XREF:	standard_strlen+24j
ROM:40014C54 008 02 C8			     LDMIA	     R0!, {R1}				   ; Load Block	from Memory
ROM:40014C56 008 8D 1A			     SUBS	     R5, R1, R2				   ; Rd	= Op1 -	Op2
ROM:40014C58 008 8D 43			     BICS	     R5, R1				   ; Rd	= Op1 &	~Op2
ROM:40014C5A 008 25 42			     TST	     R5, R4				   ; Set cond. codes on	Op1 & Op2
ROM:40014C5C 008 FA D0			     BEQ	     loc_40014C54			   ; Branch
ROM:40014C5C
ROM:40014C5E 008 C0 1A			     SUBS	     R0, R0, R3				   ; Rd	= Op1 -	Op2
ROM:40014C60 008 0A 06			     LSLS	     R2, R1, #0x18			   ; Logical Shift Left
ROM:40014C62 008 01 D1			     BNE	     loc_40014C68			   ; Branch
ROM:40014C62
ROM:40014C64 008 C0 1E			     SUBS	     R0, R0, #3				   ; Rd	= Op1 -	Op2
ROM:40014C66 008 EF E7			     B		     return				   ; Branch
ROM:40014C66
ROM:40014C68		     ; ---------------------------------------------------------------------------
ROM:40014C68
ROM:40014C68		     loc_40014C68							   ; CODE XREF:	standard_strlen+2Aj
ROM:40014C68 008 0A 04			     LSLS	     R2, R1, #0x10			   ; Logical Shift Left
ROM:40014C6A 008 12 0E			     LSRS	     R2, R2, #0x18			   ; Logical Shift Right
ROM:40014C6C 008 01 D1			     BNE	     loc_40014C72			   ; Branch
ROM:40014C6C
ROM:40014C6E 008 80 1E			     SUBS	     R0, R0, #2				   ; Rd	= Op1 -	Op2
ROM:40014C70 008 EA E7			     B		     return				   ; Branch
ROM:40014C70
ROM:40014C72		     ; ---------------------------------------------------------------------------
ROM:40014C72
ROM:40014C72		     loc_40014C72							   ; CODE XREF:	standard_strlen+34j
ROM:40014C72 008 09 02			     LSLS	     R1, R1, #8				   ; Logical Shift Left
ROM:40014C74 008 09 0E			     LSRS	     R1, R1, #0x18			   ; Logical Shift Right
ROM:40014C76 008 E7 D1			     BNE	     return				   ; Branch
ROM:40014C76
ROM:40014C78 008 40 1E			     SUBS	     R0, R0, #1				   ; Rd	= Op1 -	Op2
ROM:40014C7A 008 E5 E7			     B		     return				   ; Branch
ROM:40014C7A
ROM:40014C7A		     ; End of function standard_strlen
ROM:40014C7A
ROM:40014C7A		     ; ---------------------------------------------------------------------------
ROM:40014C7C 01	01 01 01     dword_40014C7C  DCD 0x1010101					   ; DATA XREF:	standard_strlen+18r
ROM:40014C80				     CODE32
ROM:40014C80
ROM:40014C80		     ; =============== S U B R O U T I N E =======================================
ROM:40014C80
ROM:40014C80
ROM:40014C80		     standard_uread4							   ; CODE XREF:	parse_CH_table+1Ap
ROM:40014C80											   ; parse_CH_table+46p ...
ROM:40014C80 000 01 20 D0 E5		     LDRB	     R2, [R0,#1]			   ; Load from Memory
ROM:40014C84 000 00 10 D0 E5		     LDRB	     R1, [R0]				   ; Load from Memory
ROM:40014C88 000 02 30 D0 E5		     LDRB	     R3, [R0,#2]			   ; Load from Memory
ROM:40014C8C 000 03 00 D0 E5		     LDRB	     R0, [R0,#3]			   ; Load from Memory
ROM:40014C90 000 02 14 81 E1		     ORR	     R1, R1, R2,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40014C94 000 03 18 81 E1		     ORR	     R1, R1, R3,LSL#16			   ; Rd	= Op1 |	Op2
ROM:40014C98 000 00 0C 81 E1		     ORR	     R0, R1, R0,LSL#24			   ; Rd	= Op1 |	Op2
ROM:40014C9C 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014C9C 000
ROM:40014C9C		     ; End of function standard_uread4
ROM:40014C9C
ROM:40014CA0
ROM:40014CA0		     ; =============== S U B R O U T I N E =======================================
ROM:40014CA0
ROM:40014CA0
ROM:40014CA0		     ; int __cdecl standard_uwrite4(int	arg1, int arg2)
ROM:40014CA0		     standard_uwrite4							   ; CODE XREF:	process_memory_dev_bootup+70p
ROM:40014CA0											   ; ROM_CRC_check+6Ap	...
ROM:40014CA0 000 20 24 A0 E1		     MOV	     R2, R0,LSR#8			   ; Rd	= Op2
ROM:40014CA4 000 00 00 C1 E5		     STRB	     R0, [R1]				   ; Store to Memory
ROM:40014CA8 000 01 20 C1 E5		     STRB	     R2, [R1,#1]			   ; Store to Memory
ROM:40014CAC 000 20 28 A0 E1		     MOV	     R2, R0,LSR#16			   ; Rd	= Op2
ROM:40014CB0 000 02 20 C1 E5		     STRB	     R2, [R1,#2]			   ; Store to Memory
ROM:40014CB4 000 20 2C A0 E1		     MOV	     R2, R0,LSR#24			   ; Rd	= Op2
ROM:40014CB8 000 03 20 C1 E5		     STRB	     R2, [R1,#3]			   ; Store to Memory
ROM:40014CBC 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014CBC 000
ROM:40014CBC		     ; End of function standard_uwrite4
ROM:40014CBC
ROM:40014CC0
ROM:40014CC0		     ; =============== S U B R O U T I N E =======================================
ROM:40014CC0
ROM:40014CC0		     ; Attributes: noreturn
ROM:40014CC0
ROM:40014CC0		     pre_main								   ; CODE XREF:	memory_init+4j
ROM:40014CC0											   ; memory_init+20j
ROM:40014CC0 000 00 00 A0 E1		     NOP						   ; No	Operation
ROM:40014CC4 000 32 00 00 EB		     BL		     pre_main_				   ; Branch with Link
ROM:40014CC4 000
ROM:40014CC4		     ; End of function pre_main
ROM:40014CC4
ROM:40014CC8
ROM:40014CC8		     ; =============== S U B R O U T I N E =======================================
ROM:40014CC8
ROM:40014CC8		     ; Attributes: noreturn
ROM:40014CC8
ROM:40014CC8		     stack_setup
ROM:40014CC8 000 03 00 2D E9		     STMFD	     SP!, {R0,R1}			   ; Store Block to Memory
ROM:40014CCC 008 92 00 00 EB		     BL		     standard_post_stackheap_init	   ; Branch with Link
ROM:40014CCC 008
ROM:40014CD0 008 03 00 BD E8		     LDMFD	     SP!, {R0,R1}			   ; Load Block	from Memory
ROM:40014CD4 000 5A 00 00 FA		     BLX	     sub_40014E44			   ; Branch with Link and Exchange (immediate address)
ROM:40014CD4 000
ROM:40014CD8 000 0F 00 2D E9		     STMFD	     SP!, {R0-R3}			   ; Store Block to Memory
ROM:40014CDC 010 91 00 00 EB		     BL		     sub_40014F28			   ; Branch with Link
ROM:40014CDC 010
ROM:40014CE0 010 0F 00 BD E8		     LDMFD	     SP!, {R0-R3}			   ; Load Block	from Memory
ROM:40014CE4 000 1C C0 9F E5		     LDR	     R12, =(main+1 - loc_40014CF0)	   ; Load from Memory
ROM:40014CE8 000 0F C0 8C E0		     ADD	     R12, R12, PC			   ; Rd	= Op1 +	Op2
ROM:40014CEC 000 01 00 1C E3		     TST	     R12, #1				   ; Set cond. codes on	Op1 & Op2
ROM:40014CEC 000
ROM:40014CF0
ROM:40014CF0		     loc_40014CF0							   ; DATA XREF:	stack_setup:off_40014D08o
ROM:40014CF0 000 0D E0 8F 12		     ADRNE	     LR, (error+1)			   ; Load address
ROM:40014CF4 000 0F E0 A0 01		     MOVEQ	     LR, PC				   ; Rd	= Op2
ROM:40014CF8 000 1C FF 2F E1		     BX		     R12 ; main				   ; Branch to/from Thumb mode
ROM:40014CF8 000
ROM:40014CFC 000 01 C0 8F E2		     ADR	     R12, (error+1)			   ; Load address
ROM:40014D00 000 1C FF 2F E1		     BX		     R12 ; error			   ; Branch to/from Thumb mode
ROM:40014D04				     CODE16
ROM:40014D04
ROM:40014D04		     error								   ; DATA XREF:	stack_setup:loc_40014CF0o
ROM:40014D04											   ; stack_setup+34o
ROM:40014D04 000 00 F0 3A F8		     BL		     error_wait_dead_loop		   ; Branch with Link
ROM:40014D04 000
ROM:40014D04		     ; ---------------------------------------------------------------------------
ROM:40014D08 000 19 45 00 00 off_40014D08    DCD main+1	- loc_40014CF0				   ; DATA XREF:	stack_setup+1Cr
ROM:40014D08 000	     ; End of function stack_setup
ROM:40014D08
ROM:40014D0C				     CODE32
ROM:40014D0C
ROM:40014D0C		     ; =============== S U B R O U T I N E =======================================
ROM:40014D0C
ROM:40014D0C
ROM:40014D0C		     wait_dead								   ; CODE XREF:	error_wait_dead_loop+Ep
ROM:40014D0C 000 01 40 2D E9		     STMFD	     SP!, {R0,LR}			   ; Store Block to Memory
ROM:40014D10 008 00 00 A0 E1		     NOP						   ; No	Operation
ROM:40014D14 008 79 00 00 FA		     BLX	     wait				   ; Branch with Link and Exchange (immediate address)
ROM:40014D14 008
ROM:40014D18 008 01 40 BD E8		     LDMFD	     SP!, {R0,LR}			   ; Load Block	from Memory
ROM:40014D1C 000 00 00 00 EA		     B		     j_dead_loop_0_0			   ; Branch
ROM:40014D1C 000
ROM:40014D1C		     ; End of function wait_dead
ROM:40014D1C
ROM:40014D1C		     ; ---------------------------------------------------------------------------
ROM:40014D20 00	00 E0 E3		     DCD 0xE3E00000
ROM:40014D24
ROM:40014D24		     ; =============== S U B R O U T I N E =======================================
ROM:40014D24
ROM:40014D24		     ; Attributes: thunk
ROM:40014D24
ROM:40014D24		     j_dead_loop_0_0							   ; CODE XREF:	wait_dead+10p
ROM:40014D24 000 43 0E 00 EA		     B		     dead_loop_0_0			   ; Branch
ROM:40014D24 000
ROM:40014D24		     ; End of function j_dead_loop_0_0
ROM:40014D24
ROM:40014D24		     ; ---------------------------------------------------------------------------
ROM:40014D28 00	20 A0 E3		     DCD 0xE3A02000
ROM:40014D2C
ROM:40014D2C		     ; =============== S U B R O U T I N E =======================================
ROM:40014D2C
ROM:40014D2C
ROM:40014D2C		     sub_40014D2C							   ; CODE XREF:	standard_memclr+10j
ROM:40014D2C											   ; standard_memclr+28j
ROM:40014D2C 000 00 40 2D E9		     STMFD	     SP!, {LR}				   ; Store Block to Memory
ROM:40014D30 004 02 30 A0 E1		     MOV	     R3, R2				   ; Rd	= Op2
ROM:40014D34 004 02 C0 A0 E1		     MOV	     R12, R2				   ; Rd	= Op2
ROM:40014D38 004 02 E0 A0 E1		     MOV	     LR, R2				   ; Rd	= Op2
ROM:40014D3C 004 20 10 51 E2		     SUBS	     R1, R1, #0x20			   ; Rd	= Op1 -	Op2
ROM:40014D3C 004
ROM:40014D40
ROM:40014D40		     loc_40014D40							   ; CODE XREF:	sub_40014D2C+20j
ROM:40014D40 004 0C 50 A0 28		     STMCSIA	     R0!, {R2,R3,R12,LR}		   ; Store Block to Memory
ROM:40014D44 004 0C 50 A0 28		     STMCSIA	     R0!, {R2,R3,R12,LR}		   ; Store Block to Memory
ROM:40014D48 004 20 10 51 22		     SUBCSS	     R1, R1, #0x20			   ; Rd	= Op1 -	Op2
ROM:40014D4C 004 FB FF FF 2A		     BCS	     loc_40014D40			   ; Branch
ROM:40014D4C 004
ROM:40014D50 004 01 1E B0 E1		     MOVS	     R1, R1,LSL#28			   ; Rd	= Op2
ROM:40014D54 004 0C 50 A0 28		     STMCSIA	     R0!, {R2,R3,R12,LR}		   ; Store Block to Memory
ROM:40014D58 004 0C 00 A0 48		     STMMIIA	     R0!, {R2,R3}			   ; Store Block to Memory
ROM:40014D5C 004 00 40 BD E8		     LDMFD	     SP!, {LR}				   ; Load Block	from Memory
ROM:40014D60 000 01 11 B0 E1		     MOVS	     R1, R1,LSL#2			   ; Rd	= Op2
ROM:40014D64 000 04 20 80 24		     STRCS	     R2, [R0],#4			   ; Store to Memory
ROM:40014D68 000 1E FF 2F 01		     BXEQ	     LR					   ; Branch to/from Thumb mode
ROM:40014D68 000
ROM:40014D6C 000 B2 20 C0 40		     STRMIH	     R2, [R0],#2			   ; Store to Memory
ROM:40014D70 000 01 01 11 E3		     TST	     R1, #OMAP3430_IVA_INTC_BASE	   ; Set cond. codes on	Op1 & Op2
ROM:40014D74 000 01 20 C0 14		     STRNEB	     R2, [R0],#1			   ; Store to Memory
ROM:40014D78 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014D78 000
ROM:40014D78		     ; End of function sub_40014D2C
ROM:40014D78
ROM:40014D7C				     CODE16
ROM:40014D7C
ROM:40014D7C		     ; =============== S U B R O U T I N E =======================================
ROM:40014D7C
ROM:40014D7C
ROM:40014D7C		     error_wait_dead_loop						   ; CODE XREF:	stack_setup:errorp
ROM:40014D7C 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40014D7E 008 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014D82 008 04 00			     MOVS	     R4, R0				   ; Rd	= Op2
ROM:40014D84 008 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014D88 008 20 00			     MOVS	     R0, R4				   ; Rd	= Op2
ROM:40014D8A 008 FF F7 C0 EF		     BLX	     wait_dead				   ; Branch with Link and Exchange (immediate address)
ROM:40014D8A 008
ROM:40014D8E 008 10 BC			     POP	     {R4}				   ; Pop registers
ROM:40014D90 004 08 BC			     POP	     {R3}				   ; Pop registers
ROM:40014D92 000 18 47			     BX		     R3					   ; Branch to/from Thumb mode
ROM:40014D92
ROM:40014D92		     ; End of function error_wait_dead_loop
ROM:40014D92
ROM:40014D94				     CODE32
ROM:40014D94
ROM:40014D94		     ; =============== S U B R O U T I N E =======================================
ROM:40014D94
ROM:40014D94		     ; Attributes: noreturn
ROM:40014D94
ROM:40014D94		     pre_main_								   ; CODE XREF:	pre_main+4p
ROM:40014D94 000 0E 40 A0 E1		     MOV	     R4, LR				   ; Rd	= Op2
ROM:40014D98 000 67 00 00 EB		     BL		     something_with_internal_SRAM_0	   ; Branch with Link
ROM:40014D98 000
ROM:40014D9C 000 04 E0 A0 E1		     MOV	     LR, R4				   ; Rd	= Op2
ROM:40014DA0 000 01 40 2D E9		     STMFD	     SP!, {R0,LR}			   ; Store Block to Memory
ROM:40014DA4 008 7C 00 00 EB		     BL		     read_SMRAM_0xFDB0			   ; read from 0x4020FDB0
ROM:40014DA4 008
ROM:40014DA8 008 00 40 A0 E1		     MOV	     R4, R0				   ; Rd	= Op2
ROM:40014DAC 008 01 40 BD E8		     LDMFD	     SP!, {R0,LR}			   ; Load Block	from Memory
ROM:40014DB0 000 13 40 2D E9		     STMFD	     SP!, {R0,R1,R4,LR}			   ; Store Block to Memory
ROM:40014DB4 010 01 00 A0 E3		     MOV	     R0, #1				   ; Rd	= Op2
ROM:40014DB8 010 12 1D A0 E3		     MOV	     R1, #0x480				   ; Rd	= Op2
ROM:40014DBC 010 08 10 84 E5		     STR	     R1, [R4,#8]			   ; Store to Memory
ROM:40014DC0 010 00 00 84 E5		     STR	     R0, [R4]				   ; Store to Memory
ROM:40014DC4 010 13 40 BD E8		     LDMFD	     SP!, {R0,R1,R4,LR}			   ; Load Block	from Memory
ROM:40014DC8 000 00 10 A0 E1		     MOV	     R1, R0				   ; Rd	= Op2
ROM:40014DCC 000 04 00 84 E5		     STR	     R0, [R4,#4]			   ; Store to Memory
ROM:40014DD0 000 0E F0 A0 E1		     RET						   ; Return from Subroutine
ROM:40014DD0 000
ROM:40014DD0		     ; End of function pre_main_
ROM:40014DD0
ROM:40014DD4
ROM:40014DD4		     ; =============== S U B R O U T I N E =======================================
ROM:40014DD4
ROM:40014DD4
ROM:40014DD4		     sub_40014DD4
ROM:40014DD4 000 10 40 2D E9		     STMFD	     SP!, {R4,LR}			   ; Store Block to Memory
ROM:40014DD8 008 03 00 2D E9		     STMFD	     SP!, {R0,R1}			   ; Store Block to Memory
ROM:40014DDC 010 6E 00 00 EB		     BL		     read_SMRAM_0xFDB0			   ; read from 0x4020FDB0
ROM:40014DDC 010
ROM:40014DE0 010 00 40 A0 E1		     MOV	     R4, R0				   ; Rd	= Op2
ROM:40014DE4 010 03 00 BD E8		     LDMFD	     SP!, {R0,R1}			   ; Load Block	from Memory
ROM:40014DE8 008 04 20 94 E5		     LDR	     R2, [R4,#4]			   ; Load from Memory
ROM:40014DEC 008 0D 30 A0 E1		     MOV	     R3, SP				   ; Rd	= Op2
ROM:40014DF0 008 00 E0 82 E0		     ADD	     LR, R2, R0				   ; Rd	= Op1 +	Op2
ROM:40014DF4 008 03 00 5E E1		     CMP	     LR, R3				   ; Set cond. codes on	Op1 - Op2
ROM:40014DF8 008 00 20 81 E5		     STR	     R2, [R1]				   ; Store to Memory
ROM:40014DFC 008 0B 00 00 8A		     BHI	     loc_40014E30			   ; Branch
ROM:40014DFC 008
ROM:40014E00 008 0E 30 93 E0		     ADDS	     R3, R3, LR				   ; Rd	= Op1 +	Op2
ROM:40014E04 008 01 1A 8E E2		     ADD	     R1, LR, #0x1000			   ; Rd	= Op1 +	Op2
ROM:40014E08 008 63 30 A0 E1		     MOV	     R3, R3,RRX				   ; Rd	= Op2
ROM:40014E0C 008 07 10 81 E2		     ADD	     R1, R1, #7				   ; Rd	= Op1 +	Op2
ROM:40014E10 008 07 30 C3 E3		     BIC	     R3, R3, #7				   ; Rd	= Op1 &	~Op2
ROM:40014E14 008 07 10 C1 E3		     BIC	     R1, R1, #7				   ; Rd	= Op1 &	~Op2
ROM:40014E18 008 03 00 51 E1		     CMP	     R1, R3				   ; Set cond. codes on	Op1 - Op2
ROM:40014E1C 008 03 10 A0 81		     MOVHI	     R1, R3				   ; Rd	= Op2
ROM:40014E20 008 04 10 84 E5		     STR	     R1, [R4,#4]			   ; Store to Memory
ROM:40014E24 008 10 40 BD E8		     LDMFD	     SP!, {R4,LR}			   ; Load Block	from Memory
ROM:40014E28 000 02 00 41 E0		     SUB	     R0, R1, R2				   ; Rd	= Op1 -	Op2
ROM:40014E2C 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014E2C 000
ROM:40014E30		     ; ---------------------------------------------------------------------------
ROM:40014E30
ROM:40014E30		     loc_40014E30							   ; CODE XREF:	sub_40014DD4+28j
ROM:40014E30 008 00 20 A0 E1		     MOV	     R2, R0				   ; Rd	= Op2
ROM:40014E34 008 00 00 A0 E3		     MOV	     R0, #0				   ; Rd	= Op2
ROM:40014E38 008 00 00 A0 E1		     NOP						   ; No	Operation
ROM:40014E3C 008 10 40 BD E8		     LDMFD	     SP!, {R4,LR}			   ; Load Block	from Memory
ROM:40014E40 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014E40 000
ROM:40014E40		     ; End of function sub_40014DD4
ROM:40014E40
ROM:40014E44				     CODE16
ROM:40014E44
ROM:40014E44		     ; =============== S U B R O U T I N E =======================================
ROM:40014E44
ROM:40014E44
ROM:40014E44		     sub_40014E44							   ; CODE XREF:	stack_setup+Cp
ROM:40014E44
ROM:40014E44		     var_28	     = -0x28
ROM:40014E44		     var_24	     = -0x24
ROM:40014E44		     var_20	     = -0x20
ROM:40014E44		     var_1C	     = -0x1C
ROM:40014E44		     var_18	     = -0x18
ROM:40014E44		     var_4	     = -4
ROM:40014E44
ROM:40014E44 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:40014E46 014 85 B0			     SUB	     SP, SP, #0x14			   ; Rd	= Op1 -	Op2
ROM:40014E48 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014E4C 028 05 00			     MOVS	     R5, R0				   ; Rd	= Op2
ROM:40014E4E 028 0C 00			     MOVS	     R4, R1				   ; Rd	= Op2
ROM:40014E50 028 05 F0 AA EF		     BLX	     nullsub_2				   ; Branch with Link and Exchange (immediate address)
ROM:40014E50 028
ROM:40014E54 028 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40014E56 028 01 95			     STR	     R5, [SP,#0x28+var_24]		   ; Store to Memory
ROM:40014E58 028 02 94			     STR	     R4, [SP,#0x28+var_20]		   ; Store to Memory
ROM:40014E5A 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014E5E 028 03 90			     STR	     R0, [SP,#0x28+var_1C]		   ; Store to Memory
ROM:40014E60 028 01 A8			     ADD	     R0, SP, #0x28+var_24		   ; Rd	= Op1 +	Op2
ROM:40014E62 028 FF F7 DE EC		     BLX	     standard_argv_veneer		   ; Branch with Link and Exchange (immediate address)
ROM:40014E62 028
ROM:40014E66 028 04 00			     MOVS	     R4, R0				   ; Rd	= Op2
ROM:40014E68 028 01 A8			     ADD	     R0, SP, #0x28+var_24		   ; Rd	= Op1 +	Op2
ROM:40014E6A 028 0D 00			     MOVS	     R5, R1				   ; Rd	= Op2
ROM:40014E6C 028 00 93			     STR	     R3, [SP,#0x28+var_28]		   ; Store to Memory
ROM:40014E6E 028 03 C8			     LDMIA	     R0, {R0,R1}			   ; Load Block	from Memory
ROM:40014E70 028 16 00			     MOVS	     R6, R2				   ; Rd	= Op2
ROM:40014E72 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014E76 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014E7A 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014E7E 028 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40014E80 028 08 00			     MOVS	     R0, R1				   ; Rd	= Op2
ROM:40014E82 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014E86 028 07 00			     MOVS	     R7, R0				   ; Rd	= Op2
ROM:40014E88 028 00 F0 90 E8		     BLX	     read_SMRAM_0xFDC0			   ; read from 0x4020FDC0
ROM:40014E88 028
ROM:40014E8C 028 04 90			     STR	     R0, [SP,#0x28+var_18]		   ; Store to Memory
ROM:40014E8E 028 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40014E90 028 07 60			     STR	     R7, [R0]				   ; Store to Memory
ROM:40014E92 028 08 00			     MOVS	     R0, R1				   ; Rd	= Op2
ROM:40014E94 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014E98 028 41 1C			     ADDS	     R1, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40014E9A 028 04 98			     LDR	     R0, [SP,#0x28+var_18]		   ; Load from Memory
ROM:40014E9C 028 41 60			     STR	     R1, [R0,#4]			   ; Store to Memory
ROM:40014E9E 028 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40014EA0 028 08 00			     MOVS	     R0, R1				   ; Rd	= Op2
ROM:40014EA2 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014EA6 028 01 00			     MOVS	     R1, R0				   ; Rd	= Op2
ROM:40014EA8 028 04 98			     LDR	     R0, [SP,#0x28+var_18]		   ; Load from Memory
ROM:40014EAA 028 81 60			     STR	     R1, [R0,#8]			   ; Store to Memory
ROM:40014EAC 028 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40014EAE 028 08 00			     MOVS	     R0, R1				   ; Rd	= Op2
ROM:40014EB0 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014EB4 028 01 00			     MOVS	     R1, R0				   ; Rd	= Op2
ROM:40014EB6 028 04 98			     LDR	     R0, [SP,#0x28+var_18]		   ; Load from Memory
ROM:40014EB8 028 C1 60			     STR	     R1, [R0,#0xC]			   ; Store to Memory
ROM:40014EBA 028 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40014EBC 028 08 00			     MOVS	     R0, R1				   ; Rd	= Op2
ROM:40014EBE 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014EC2 028 01 00			     MOVS	     R1, R0				   ; Rd	= Op2
ROM:40014EC4 028 04 98			     LDR	     R0, [SP,#0x28+var_18]		   ; Load from Memory
ROM:40014EC6 028 01 61			     STR	     R1, [R0,#0x10]			   ; Store to Memory
ROM:40014EC8 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014ECC 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014ED0 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014ED4 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014ED8 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014EDC 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014EE0 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014EE4 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014EE8 028 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014EEC 028 00 9B			     LDR	     R3, [SP,#0x28+var_28]		   ; Load from Memory
ROM:40014EEE 028 05 B0			     ADD	     SP, SP, #0x14			   ; Rd	= Op1 +	Op2
ROM:40014EF0 014 20 00			     MOVS	     R0, R4				   ; Rd	= Op2
ROM:40014EF2 014 04 9C			     LDR	     R4, [SP,#0x14+var_4]		   ; Load from Memory
ROM:40014EF4 014 29 00			     MOVS	     R1, R5				   ; Rd	= Op2
ROM:40014EF6 014 32 00			     MOVS	     R2, R6				   ; Rd	= Op2
ROM:40014EF8 014 A6 46			     MOV	     LR, R4				   ; Rd	= Op2
ROM:40014EFA 014 F0 BC			     POP	     {R4-R7}				   ; Pop registers
ROM:40014EFC 004 01 B0			     ADD	     SP, SP, #4				   ; Rd	= Op1 +	Op2
ROM:40014EFE 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014EFE
ROM:40014EFE		     ; End of function sub_40014E44
ROM:40014EFE
ROM:40014F00
ROM:40014F00		     ; =============== S U B R O U T I N E =======================================
ROM:40014F00
ROM:40014F00
ROM:40014F00		     ; void __cdecl wait()
ROM:40014F00		     wait								   ; CODE XREF:	wait_dead+8p
ROM:40014F00 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40014F02 008 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014F06 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40014F08 008 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014F0C 008 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014F10 008 AF F3 00 80		     NOP.W						   ; No	Operation
ROM:40014F14 008 10 BC			     POP	     {R4}				   ; Pop registers
ROM:40014F16 004 08 BC			     POP	     {R3}				   ; Pop registers
ROM:40014F18 000 18 47			     BX		     R3					   ; Branch to/from Thumb mode
ROM:40014F18
ROM:40014F18		     ; End of function wait
ROM:40014F18
ROM:40014F18		     ; ---------------------------------------------------------------------------
ROM:40014F1A 00	00			     DCW 0
ROM:40014F1C				     CODE32
ROM:40014F1C
ROM:40014F1C		     ; =============== S U B R O U T I N E =======================================
ROM:40014F1C
ROM:40014F1C
ROM:40014F1C		     standard_post_stackheap_init					   ; CODE XREF:	stack_setup+4p
ROM:40014F1C 000 00 00 E0 E3		     MOV	     R0, #0xFFFFFFFF
ROM:40014F20 000 02 10 E0 E3		     MOV	     R1, #0xFFFFFFFD
ROM:40014F24 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014F24 000
ROM:40014F24		     ; End of function standard_post_stackheap_init
ROM:40014F24
ROM:40014F28
ROM:40014F28		     ; =============== S U B R O U T I N E =======================================
ROM:40014F28
ROM:40014F28
ROM:40014F28		     sub_40014F28							   ; CODE XREF:	stack_setup+14p
ROM:40014F28 000 10 40 2D E9		     STMFD	     SP!, {R4,LR}			   ; Store Block to Memory
ROM:40014F2C 008 00 00 A0 E1		     NOP						   ; No	Operation
ROM:40014F30 008 10 40 BD E8		     LDMFD	     SP!, {R4,LR}			   ; Load Block	from Memory
ROM:40014F34 000 1E FF 2F E1		     BX		     LR					   ; RealView 3.1 RTL little-endian
ROM:40014F34 000
ROM:40014F34		     ; End of function sub_40014F28
ROM:40014F34
ROM:40014F34		     ; ---------------------------------------------------------------------------
ROM:40014F38 1E	FF 2F E1		     DCD 0xE12FFF1E
ROM:40014F3C
ROM:40014F3C		     ; =============== S U B R O U T I N E =======================================
ROM:40014F3C
ROM:40014F3C
ROM:40014F3C		     something_with_internal_SRAM_0					   ; CODE XREF:	pre_main_+4p
ROM:40014F3C 000 0E 50 A0 E1		     MOV	     R5, LR				   ; Rd	= Op2
ROM:40014F40 000 21 00 00 EB		     BL		     read_SMRAM_0xFDA0			   ; read from 0x4020FDA0
ROM:40014F40 000
ROM:40014F44 000 05 E0 A0 E1		     MOV	     LR, R5				   ; Rd	= Op2
ROM:40014F48 000 00 50 A0 E1		     MOV	     R5, R0				   ; Rd	= Op2
ROM:40014F4C 000 07 00 C0 E3		     BIC	     R0, R0, #7				   ; Rd	= Op1 &	~Op2
ROM:40014F50 000 0D 10 A0 E1		     MOV	     R1, SP				   ; Rd	= Op2
ROM:40014F54 000 0A 30 A0 E1		     MOV	     R3, R10				   ; Rd	= Op2
ROM:40014F58 000 00 D0 A0 E1		     MOV	     SP, R0				   ; Rd	= Op2
ROM:40014F5C 000 60 D0 8D E2		     ADD	     SP, SP, #0x60			   ; Rd	= Op1 +	Op2
ROM:40014F60 -60 20 40 2D E9		     STMFD	     SP!, {R5,LR}			   ; Store Block to Memory
ROM:40014F64 -58 77 FE FF EB		     BL		     load_something_from_internal_SRAM	   ; return R0 and R1
ROM:40014F64 -58
ROM:40014F68 -58 20 40 BD E8		     LDMFD	     SP!, {R5,LR}			   ; Load Block	from Memory
ROM:40014F6C -60 00 60 A0 E3		     MOV	     R6, #0				   ; Rd	= Op2
ROM:40014F70 -60 00 70 A0 E3		     MOV	     R7, #0				   ; Rd	= Op2
ROM:40014F74 -60 00 80 A0 E3		     MOV	     R8, #0				   ; Rd	= Op2
ROM:40014F78 -60 00 B0 A0 E3		     MOV	     R11, #0				   ; Rd	= Op2
ROM:40014F7C -60 07 10 C1 E3		     BIC	     R1, R1, #7				   ; Rd	= Op1 &	~Op2
ROM:40014F80 -60 05 C0 A0 E1		     MOV	     R12, R5				   ; Rd	= Op2
ROM:40014F84 -60 C0 09 AC E8		     STMIA	     R12!, {R6-R8,R11}			   ; Store Block to Memory
ROM:40014F88 -60 C0 09 AC E8		     STMIA	     R12!, {R6-R8,R11}			   ; Store Block to Memory
ROM:40014F8C -60 C0 09 AC E8		     STMIA	     R12!, {R6-R8,R11}			   ; Store Block to Memory
ROM:40014F90 -60 C0 09 AC E8		     STMIA	     R12!, {R6-R8,R11}			   ; Store Block to Memory
ROM:40014F94 -60 01 D0 A0 E1		     MOV	     SP, R1				   ; Rd	= Op2
ROM:40014F98 -60 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014F98 -60
ROM:40014F98		     ; End of function something_with_internal_SRAM_0
ROM:40014F98
ROM:40014F9C
ROM:40014F9C		     ; =============== S U B R O U T I N E =======================================
ROM:40014F9C
ROM:40014F9C		     ; read from 0x4020FDB0
ROM:40014F9C
ROM:40014F9C		     ; int __cdecl read_SMRAM_0xFDB0()
ROM:40014F9C		     read_SMRAM_0xFDB0							   ; CODE XREF:	pre_main_+10p
ROM:40014F9C											   ; sub_40014DD4+8p
ROM:40014F9C 000 04 00 9F E5		     LDR	     R0, =dword_4020FDB0		   ; Load from Memory
ROM:40014FA0 000 1E FF 2F E1		     BX		     LR					   ; RealView 3.1 RTL little-endian
ROM:40014FA0 000
ROM:40014FA0		     ; End of function read_SMRAM_0xFDB0
ROM:40014FA0
ROM:40014FA0		     ; ---------------------------------------------------------------------------
ROM:40014FA4 1E	FF 2F E1		     DCD 0xE12FFF1E
ROM:40014FA8 B0	FD 20 40     off_40014FA8    DCD dword_4020FDB0					   ; DATA XREF:	read_SMRAM_0xFDB0r
ROM:40014FAC
ROM:40014FAC		     ; =============== S U B R O U T I N E =======================================
ROM:40014FAC
ROM:40014FAC		     ; read from 0x4020FDC0
ROM:40014FAC
ROM:40014FAC		     ; int __cdecl read_SMRAM_0xFDC0()
ROM:40014FAC		     read_SMRAM_0xFDC0							   ; CODE XREF:	sub_40014E44+44p
ROM:40014FAC 000 04 00 9F E5		     LDR	     R0, =dword_4020FDC0		   ; Load from Memory
ROM:40014FB0 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014FB0 000
ROM:40014FB0		     ; End of function read_SMRAM_0xFDC0
ROM:40014FB0
ROM:40014FB0		     ; ---------------------------------------------------------------------------
ROM:40014FB4 1E	FF 2F E1		     DCD 0xE12FFF1E
ROM:40014FB8 C0	FD 20 40     off_40014FB8    DCD dword_4020FDC0					   ; DATA XREF:	read_SMRAM_0xFDC0r
ROM:40014FBC				     CODE16
ROM:40014FBC 70	47			     DCW 0x4770
ROM:40014FBE 70	47			     DCW 0x4770
ROM:40014FC0 70	47			     DCW 0x4770
ROM:40014FC2 70	47			     DCW 0x4770
ROM:40014FC4
ROM:40014FC4		     ; =============== S U B R O U T I N E =======================================
ROM:40014FC4
ROM:40014FC4
ROM:40014FC4		     standard_get_argv_stub						   ; CODE XREF:	standard_argv_veneer+8j
ROM:40014FC4											   ; DATA XREF:	standard_argv_veneer+4o ...
ROM:40014FC4 000 10 B4			     PUSH	     {R4}				   ; Push registers
ROM:40014FC6 004 10 BC			     POP	     {R4}				   ; Pop registers
ROM:40014FC8 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014FC8
ROM:40014FC8		     ; End of function standard_get_argv_stub
ROM:40014FC8
ROM:40014FC8		     ; ---------------------------------------------------------------------------
ROM:40014FCA 00	00			     DCW 0
ROM:40014FCC				     CODE32
ROM:40014FCC
ROM:40014FCC		     ; =============== S U B R O U T I N E =======================================
ROM:40014FCC
ROM:40014FCC		     ; read from 0x4020FDA0
ROM:40014FCC
ROM:40014FCC		     ; int __cdecl read_SMRAM_0xFDA0()
ROM:40014FCC		     read_SMRAM_0xFDA0							   ; CODE XREF:	something_with_internal_SRAM_0+4p
ROM:40014FCC 000 00 00 9F E5		     LDR	     R0, =dword_4020FDA0		   ; Load from Memory
ROM:40014FD0 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:40014FD0 000
ROM:40014FD0		     ; End of function read_SMRAM_0xFDA0
ROM:40014FD0
ROM:40014FD0		     ; ---------------------------------------------------------------------------
ROM:40014FD4 A0	FD 20 40     off_40014FD4    DCD dword_4020FDA0					   ; DATA XREF:	read_SMRAM_0xFDA0r
ROM:40014FD8 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0
ROM:40014FE0
ROM:40014FE0		     ; =============== S U B R O U T I N E =======================================
ROM:40014FE0
ROM:40014FE0		     ; Attributes: noreturn
ROM:40014FE0
ROM:40014FE0		     ; void __cdecl gpio_4_some()
ROM:40014FE0		     gpio_4_some							   ; CODE XREF:	L4_Emu_Unkn_some_0+14j
ROM:40014FE0 000 21 10 A0 E3		     MOV	     R1, #0x21 ; '!'			   ; Rd	= Op2
ROM:40014FE4 000 B8 01 9F E5		     LDR	     R0, =0x54004104			   ; Read something from L4-Emu	reserved space (8Kb, range 0x54004000 -	0x54005FFF)
ROM:40014FE8 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:40014FEC 000 00 40 A0 E3		     MOV	     R4, #0				   ; Rd	= Op2
ROM:40014FF0 000 15 4F 07 EE		     MCR	     p15, 0, R4,c7,c5, 0		   ; Invalidate	all instruction	caches to PoU. Also flushes branch target cache.
ROM:40014FF4 000 00 10 A0 E3		     MOV	     R1, #0				   ; Rd	= Op2
ROM:40014FF8 000 17 1F 08 EE		     MCR	     p15, 0, R1,c8,c7, 0		   ; Invalidate	Inst-TLB and Data-TLB
ROM:40014FFC 000 10 1F 11 EE		     MRC	     p15, 0, R1,c1,c0, 0		   ; Read Control Register
ROM:40015000 000 01 1A 81 E3		     ORR	     R1, R1, #0b1000000000000		   ; instruction caching enabled.
ROM:40015004 000 10 1F 01 EE		     MCR	     p15, 0, R1,c1,c0, 0		   ; Write Control Register
ROM:40015008 000 50 1F 12 EE		     MRC	     p15, 0, R1,c2,c0, 2		   ; Read Translation Table Base Control Register
ROM:4001500C 000 07 00 A0 E3		     MOV	     R0, #0b111				   ; Set size of Translation Table Base	Register 0 to 16Kb
ROM:40015010 000 00 10 C1 E1		     BIC	     R1, R1, R0				   ; Rd	= Op1 &	~Op2
ROM:40015014 000 50 1F 02 EE		     MCR	     p15, 0, R1,c2,c0, 2		   ; Write Translation Table Base Control Register
ROM:40015018 000 88 11 9F E5		     LDR	     R1, =downloaded_image		   ; Load from Memory
ROM:4001501C 000 10 1F 02 EE		     MCR	     p15, 0, R1,c2,c0, 0		   ; Write Translation Table Base Register
ROM:40015020 000 00 10 A0 E3		     MOV	     R1, #0				   ; Writing Domain Access Control:
ROM:40015020 000										   ; b=11
ROM:40015020											   ; Manager. Accesses are not checked against the access permission bits in the TLB entry, so a permission fault cannot be generated. Attempting to execute code in a page that has the TLB eXecute Never (XN)	attribute set does not generate	an abort.
ROM:40015020											   ;
ROM:40015024 000 01 10 E0 E1		     MVN	     R1, R1				   ; Rd	= ~Op2
ROM:40015028 000 10 1F 03 EE		     MCR	     p15, 0, R1,c3,c0, 0		   ; Write Domain Access Control Register
ROM:4001502C 000 78 01 9F E5		     LDR	     R0, =0x54004200			   ; Read something from L4-Emu	reserved space (8Kb, range 0x54004000 -	0x54005FFF)
ROM:40015030 000 00 70 90 E5		     LDR	     R7, [R0]				   ; Load from Memory
ROM:40015034 000 74 01 9F E5		     LDR	     R0, =OMAP3430_CONTROL_STATUS	   ; ---------------------------
ROM:40015034 000										   ; Bits:
ROM:40015034											   ; [31:11] - Reserved
ROM:40015034											   ; [10:8] - Device Type
ROM:40015034											   ; [7:6] - Reserved
ROM:40015034											   ; [5:0] - SYS_BOOT
ROM:40015038 000 00 00 90 E5		     LDR	     R0, [R0]				   ; Control Module Status register: latches system information	at reset time
ROM:4001503C 000 07 1C A0 E3		     MOV	     R1, #0b11100000000			   ; Rd	= Op2
ROM:40015040 000 01 00 00 E0		     AND	     R0, R0, R1				   ; Rd	= Op1 &	Op2
ROM:40015044 000 03 1C A0 E3		     MOV	     R1, #0b1100000000			   ; Rd	= Op2
ROM:40015048 000 01 00 50 E1		     CMP	     R0, R1				   ; check device type
ROM:4001504C 000 01 00 00 1A		     BNE	     is_0x22				   ; Branch
ROM:4001504C 000
ROM:40015050 000 27 10 A0 E3		     MOV	     R1, #0x27 ; '''			   ; Rd	= Op2
ROM:40015054 000 00 00 00 0A		     BEQ	     is_0x27				   ; Branch
ROM:40015054 000
ROM:40015058
ROM:40015058		     is_0x22								   ; CODE XREF:	gpio_4_some+6Cj
ROM:40015058 000 22 10 A0 E3		     MOV	     R1, #0x22 ; '"'                       ; Rd = Op2
ROM:40015058 000
ROM:4001505C
ROM:4001505C		     is_0x27								   ; CODE XREF:	gpio_4_some+74j
ROM:4001505C 000 40 01 9F E5		     LDR	     R0, =0x54004104			   ; Read something from L4-Emu	reserved space (8Kb, range 0x54004000 -	0x54005FFF)
ROM:40015060 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:40015064 000 48 11 9F E5		     LDR	     R1, =GPIO4_RISINGDETECT		   ; Load from Memory
ROM:40015068 000 00 00 91 E5		     LDR	     R0, [R1]				   ; Load from Memory
ROM:4001506C 000 80 00 80 E3		     ORR	     R0, R0, #0x80			   ; Rd	= Op1 |	Op2
ROM:40015070 000 00 00 81 E5		     STR	     R0, [R1]				   ; Store to Memory
ROM:40015074 000 3C 11 9F E5		     LDR	     R1, =GPIO4_IRQENABLE1		   ; Load from Memory
ROM:40015078 000 00 00 91 E5		     LDR	     R0, [R1]				   ; Load from Memory
ROM:4001507C 000 80 00 80 E3		     ORR	     R0, R0, #0x80			   ; Rd	= Op1 |	Op2
ROM:40015080 000 00 00 81 E5		     STR	     R0, [R1]				   ; Store to Memory
ROM:40015084 000 30 11 9F E5		     LDR	     R1, =GPIO4_IRQENABLE2		   ; Load from Memory
ROM:40015088 000 00 00 91 E5		     LDR	     R0, [R1]				   ; Load from Memory
ROM:4001508C 000 80 00 80 E3		     ORR	     R0, R0, #0x80			   ; Rd	= Op1 |	Op2
ROM:40015090 000 00 00 81 E5		     STR	     R0, [R1]				   ; Store to Memory
ROM:40015094 000 24 11 9F E5		     LDR	     R1, =GPIO4_IRQSTATUS1		   ; Load from Memory
ROM:40015098 000 00 00 81 E5		     STR	     R0, [R1]				   ; Store to Memory
ROM:4001509C 000 20 11 9F E5		     LDR	     R1, =GPIO4_IRQSTATUS2		   ; Load from Memory
ROM:400150A0 000 00 00 81 E5		     STR	     R0, [R1]				   ; Store to Memory
ROM:400150A4 000 2F 00 00 EB		     BL		     gpio_4_enable_disable_6_pin	   ; Branch with Link
ROM:400150A4 000
ROM:400150A8 000 00 01 9F E5		     LDR	     R0, =OMAP3430_CONTROL_STATUS	   ; Control Module Status register: latches system information	at reset time
ROM:400150AC 000 00 00 90 E5		     LDR	     R0, [R0]				   ; Control Module Status register: latches system information	at reset time
ROM:400150B0 000 07 1C A0 E3		     MOV	     R1, #0b11100000000			   ; Rd	= Op2
ROM:400150B4 000 01 00 00 E0		     AND	     R0, R0, R1				   ; Rd	= Op1 &	Op2
ROM:400150B8 000 03 1C A0 E3		     MOV	     R1, #0b1100000000			   ; Rd	= Op2
ROM:400150BC 000 01 00 50 E1		     CMP	     R0, R1				   ; check device type
ROM:400150C0 000 01 00 00 1A		     BNE	     is_0x23				   ; Branch
ROM:400150C0 000
ROM:400150C4 000 28 10 A0 E3		     MOV	     R1, #0x28 ; '('			   ; Rd	= Op2
ROM:400150C8 000 00 00 00 0A		     BEQ	     is_0x28				   ; Branch
ROM:400150C8 000
ROM:400150CC
ROM:400150CC		     is_0x23								   ; CODE XREF:	gpio_4_some+E0j
ROM:400150CC 000 23 10 A0 E3		     MOV	     R1, #0x23 ; '#'			   ; Rd	= Op2
ROM:400150CC 000
ROM:400150D0
ROM:400150D0		     is_0x28								   ; CODE XREF:	gpio_4_some+E8j
ROM:400150D0 000 CC 00 9F E5		     LDR	     R0, =0x54004104			   ; Read something from L4-Emu	reserved space (8Kb, range 0x54004000 -	0x54005FFF)
ROM:400150D4 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:400150D8 000 E0 50 9F E5		     LDR	     R5, =GPIO4_IRQSTATUS1		   ; Load from Memory
ROM:400150DC 000 E0 60 9F E5		     LDR	     R6, =GPIO4_IRQSTATUS2		   ; Load from Memory
ROM:400150E0 000 80 10 A0 E3		     MOV	     R1, #0x80 ; 'Ä'			   ; Rd	= Op2
ROM:400150E4 000 C4 00 9F E5		     LDR	     R0, =OMAP3430_reg_CONTROL_STATUS	   ; Control Module Status register: latches system information	at reset time
ROM:400150E8 000 00 00 90 E5		     LDR	     R0, [R0]				   ; Control Module Status register: latches system information	at reset time
ROM:400150EC 000 07 0C 00 E2		     AND	     R0, R0, #0b11100000000		   ; Rd	= Op1 &	Op2
ROM:400150F0 000 03 0C 50 E3		     CMP	     R0, #0b1100000000			   ; Set cond. codes on	Op1 - Op2
ROM:400150F4 000 29 A0 A0 03		     MOVEQ	     R10, #0x29	; ')'			   ; Rd	= Op2
ROM:400150F8 000 24 A0 A0 13		     MOVNE	     R10, #0x24	; '$'                      ; Rd = Op2
ROM:400150FC 000 2A B0 A0 03		     MOVEQ	     R11, #0x2A	; '*'			   ; Rd	= Op2
ROM:40015100 000 25 B0 A0 13		     MOVNE	     R11, #0x25	; '%'			   ; Rd	= Op2
ROM:40015104 000 2B C0 A0 03		     MOVEQ	     R12, #0x2B	; '+'			   ; Rd	= Op2
ROM:40015108 000 26 C0 A0 13		     MOVNE	     R12, #0x26	; '&'			   ; Rd	= Op2
ROM:40015108 000
ROM:4001510C
ROM:4001510C		     loop								   ; CODE XREF:	gpio_4_some+184j
ROM:4001510C 000 00 20 95 E5		     LDR	     R2, [R5]				   ; Load from Memory
ROM:40015110 000 00 30 96 E5		     LDR	     R3, [R6]				   ; Load from Memory
ROM:40015114 000 03 20 82 E1		     ORR	     R2, R2, R3				   ; Rd	= Op1 |	Op2
ROM:40015118 000 01 00 12 E1		     TST	     R2, R1				   ; Set cond. codes on	Op1 & Op2
ROM:4001511C 000 00 00 A0 13		     MOVNE	     R0, #0				   ; Rd	= Op2
ROM:40015120 000 00 00 85 15		     STRNE	     R0, [R5]				   ; Store to Memory
ROM:40015124 000 00 00 86 15		     STRNE	     R0, [R6]				   ; Store to Memory
ROM:40015128 000 74 00 9F 15		     LDRNE	     R0, =0x54004104			   ; Read something from L4-Emu	reserved space (8Kb, range 0x54004000 -	0x54005FFF)
ROM:4001512C 000 00 A0 80 15		     STRNE	     R10, [R0]				   ; Store to Memory
ROM:40015130 000 90 00 9F 15		     LDRNE	     R0, =GPIO4_DATAOUT			   ; Load from Memory
ROM:40015134 000 00 10 90 15		     LDRNE	     R1, [R0]				   ; Load from Memory
ROM:40015138 000 40 20 A0 13		     MOVNE	     R2, #0b1000000			   ; Rd	= Op2
ROM:4001513C 000 02 10 81 11		     ORRNE	     R1, R1, R2				   ; Rd	= Op1 |	Op2
ROM:40015140 000 00 10 80 15		     STRNE	     R1, [R0]				   ; Store to Memory
ROM:40015144 000 10 1F 11 1E		     MRCNE	     p15, 0, R1,c1,c0, 0		   ; Move from Coprocessor to ARM Register
ROM:40015148 000 01 10 81 13		     ORRNE	     R1, R1, #1				   ; Rd	= Op1 |	Op2
ROM:4001514C 000 10 1F 01 1E		     MCRNE	     p15, 0, R1,c1,c0, 0		   ; Move from ARM to Coprocessor Register
ROM:40015150 000 4C 00 9F 15		     LDRNE	     R0, =0x54004104			   ; Read something from L4-Emu	reserved space (8Kb, range 0x54004000 -	0x54005FFF)
ROM:40015154 000 00 B0 80 15		     STRNE	     R11, [R0]				   ; Store to Memory
ROM:40015158 000 44 00 9F 15		     LDRNE	     R0, =0x54004104			   ; Read something from L4-Emu	reserved space (8Kb, range 0x54004000 -	0x54005FFF)
ROM:4001515C 000 00 C0 80 15		     STRNE	     R12, [R0]				   ; Store to Memory
ROM:40015160 000 17 FF 2F 11		     BXNE	     R7					   ; Branch to/from Thumb mode
ROM:40015164 000 E8 FF FF EA		     B		     loop				   ; Branch
ROM:40015164 000
ROM:40015164		     ; End of function gpio_4_some
ROM:40015164
ROM:40015168
ROM:40015168		     ; =============== S U B R O U T I N E =======================================
ROM:40015168
ROM:40015168
ROM:40015168		     ; void __cdecl gpio_4_enable_disable_6_pin()
ROM:40015168		     gpio_4_enable_disable_6_pin					   ; CODE XREF:	gpio_4_some+C4p
ROM:40015168											   ; L4_Emu_Unkn_some_1+Cp
ROM:40015168 000 0E A0 A0 E1		     MOV	     R10, LR				   ; Rd	= Op2
ROM:4001516C 000 54 00 9F E5		     LDR	     R0, =GPIO4_DATAOUT			   ; Load from Memory
ROM:40015170 000 00 10 90 E5		     LDR	     R1, [R0]				   ; Load from Memory
ROM:40015174 000 40 20 A0 E3		     MOV	     R2, #0b1000000			   ; set [6] bit
ROM:40015178 000 02 10 81 E1		     ORR	     R1, R1, R2				   ; Rd	= Op1 |	Op2
ROM:4001517C 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:40015180 000 0A 40 A0 E3		     MOV	     R4, #0xA				   ; Rd	= Op2
ROM:40015180 000
ROM:40015184
ROM:40015184		     wait								   ; CODE XREF:	gpio_4_enable_disable_6_pin+20j
ROM:40015184 000 01 40 54 E2		     SUBS	     R4, R4, #1				   ; Rd	= Op1 -	Op2
ROM:40015188 000 FD FF FF 1A		     BNE	     wait				   ; Branch
ROM:40015188 000
ROM:4001518C 000 34 00 9F E5		     LDR	     R0, =GPIO4_DATAOUT			   ; Load from Memory
ROM:40015190 000 00 10 90 E5		     LDR	     R1, [R0]				   ; Load from Memory
ROM:40015194 000 40 20 A0 E3		     MOV	     R2, #0b1000000			   ; Rd	= Op2
ROM:40015198 000 02 10 C1 E1		     BIC	     R1, R1, R2				   ; unset [6] bit
ROM:4001519C 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:400151A0 000 1A FF 2F E1		     BX		     R10				   ; Branch to/from Thumb mode
ROM:400151A0 000
ROM:400151A0		     ; End of function gpio_4_enable_disable_6_pin
ROM:400151A0
ROM:400151A0		     ; ---------------------------------------------------------------------------
ROM:400151A4 04	41 00 54     dword_400151A4  DCD 0x54004104					   ; DATA XREF:	gpio_4_some+4r
ROM:400151A4											   ; gpio_4_some:is_0x27r ...
ROM:400151A8 00	00 20 40     off_400151A8    DCD downloaded_image				   ; DATA XREF:	gpio_4_some+38r
ROM:400151AC 00	42 00 54     dword_400151AC  DCD 0x54004200					   ; DATA XREF:	gpio_4_some+4Cr
ROM:400151B0 F0	22 00 48     off_400151B0    DCD OMAP3430_reg_CONTROL_STATUS			   ; DATA XREF:	gpio_4_some+54r
ROM:400151B0											   ; gpio_4_some+C8r ...
ROM:400151B0											   ; Control Module Status register: latches system information	at reset time
ROM:400151B4				     CODE16
ROM:400151B4 48	40 05 49     dword_400151B4  DCD GPIO4_RISINGDETECT				   ; DATA XREF:	gpio_4_some+84r
ROM:400151B8 1C	40 05 49     dword_400151B8  DCD GPIO4_IRQENABLE1				   ; DATA XREF:	gpio_4_some+94r
ROM:400151BC 2C	40 05 49     dword_400151BC  DCD GPIO4_IRQENABLE2				   ; DATA XREF:	gpio_4_some+A4r
ROM:400151C0 18	40 05 49     dword_400151C0  DCD GPIO4_IRQSTATUS1				   ; DATA XREF:	gpio_4_some+B4r
ROM:400151C0											   ; gpio_4_some+F8r
ROM:400151C4 28	40 05 49     dword_400151C4  DCD GPIO4_IRQSTATUS2				   ; DATA XREF:	gpio_4_some+BCr
ROM:400151C4											   ; gpio_4_some+FCr
ROM:400151C8 3C	40 05 49     dword_400151C8  DCD GPIO4_DATAOUT					   ; DATA XREF:	gpio_4_some+150r
ROM:400151C8											   ; gpio_4_enable_disable_6_pin+4r ...
ROM:400151CC 00	00 00 00+		     DCD 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0
ROM:400151FC 00	00 00 00		     DCD 0
ROM:40015200				     CODE32
ROM:40015200
ROM:40015200		     ; =============== S U B R O U T I N E =======================================
ROM:40015200
ROM:40015200		     ; Attributes: noreturn
ROM:40015200
ROM:40015200		     ; int __cdecl L4_Emu_Unkn_some_1()
ROM:40015200		     L4_Emu_Unkn_some_1							   ; CODE XREF:	L4_Emu_Unkn_some_0+18j
ROM:40015200 000 12 10 A0 E3		     MOV	     R1, #0x12				   ; Rd	= Op2
ROM:40015204 000 38 01 9F E5		     LDR	     R0, =0x54004104			   ; undocumented register from	L4-Emu reserved	space (8Kb, range 0x54004000 - 0x54005FFF)
ROM:40015208 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:4001520C 000 D5 FF FF EB		     BL		     gpio_4_enable_disable_6_pin	   ; Branch with Link
ROM:4001520C 000
ROM:40015210 000 30 01 9F E5		     LDR	     R0, =OMAP3430_reg_CONTROL_STATUS	   ; Control Module Status register: latches system information	at reset time
ROM:40015214 000 00 00 90 E5		     LDR	     R0, [R0]				   ; Control Module Status register: latches system information	at reset time
ROM:40015218 000 07 1C A0 E3		     MOV	     R1, #0b11100000000			   ; [10:8] - Device Type Mask
ROM:4001521C 000 01 00 00 E0		     AND	     R0, R0, R1				   ; Rd	= Op1 &	Op2
ROM:40015220 000 03 1C A0 E3		     MOV	     R1, #0x300				   ; is	this GP	device?
ROM:40015224 000 01 00 50 E1		     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40015228 000 01 00 00 1A		     BNE	     not_GP_device			   ; Branch
ROM:40015228 000
ROM:4001522C 000 1D 10 A0 E3		     MOV	     R1, #0x1D				   ; Rd	= Op2
ROM:40015230 000 00 00 00 0A		     BEQ	     GP_device				   ; Branch
ROM:40015230 000
ROM:40015234
ROM:40015234		     not_GP_device							   ; CODE XREF:	L4_Emu_Unkn_some_1+28j
ROM:40015234 000 13 10 A0 E3		     MOV	     R1, #0x13				   ; Rd	= Op2
ROM:40015234 000
ROM:40015238
ROM:40015238		     GP_device								   ; CODE XREF:	L4_Emu_Unkn_some_1+30j
ROM:40015238 000 04 01 9F E5		     LDR	     R0, =0x54004104			   ; Read something from L4-Emu	reserved space (8Kb, range 0x54004000 -	0x54005FFF)
ROM:4001523C 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:40015240 000 08 01 9F E5		     LDR	     R0, =OMAP3430_reg_CONTROL_REVISION	   ; addr
ROM:40015244 000 7A 10 A0 E3		     MOV	     R1, #0x7A ; 'z'			   ; offset CONTROL_PADCONF_GPMC_D13
ROM:40015248 000 8C 20 A0 E3		     MOV	     R2, #0x8C ; 'å'			   ; end CONTROL_PADCONF_GPMC_NCS7
ROM:4001524C 000 00 30 A0 E3		     MOV	     R3, #0				   ; mask
ROM:40015250 000 32 00 00 EB		     BL		     memory_cell_mask_applier		   ; Branch with Link
ROM:40015250 000
ROM:40015254 000 9E 10 A0 E3		     MOV	     R1, #0x9E ; 'û'			   ; offset
ROM:40015258 000 AC 20 A0 E3		     MOV	     R2, #0xAC ; '¨'			   ; end
ROM:4001525C 000 18 30 A0 E3		     MOV	     R3, #0b11000			   ; mask
ROM:40015260 000 2E 00 00 EB		     BL		     memory_cell_mask_applier		   ; Branch with Link
ROM:40015260 000
ROM:40015264 000 B4 10 A0 E3		     MOV	     R1, #0xB4 ; '¥'			   ; offset CONTROL_PADCONF_DSS_DATA4
ROM:40015268 000 B4 20 A0 E3		     MOV	     R2, #0xB4 ; '¥'			   ; end
ROM:4001526C 000 00 30 A0 E3		     MOV	     R3, #0				   ; mask
ROM:40015270 000 2A 00 00 EB		     BL		     memory_cell_mask_applier		   ; Branch with Link
ROM:40015270 000
ROM:40015274 000 6E 04 A0 E3		     MOV	     R0, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:40015278 000 F0 10 90 E5		     LDR	     R1, [R0,#0xF0]			   ; GPMC_CONFIG1_3
ROM:4001527C 000 D0 20 9F E5		     LDR	     R2, =0x403200			   ; Load from Memory
ROM:40015280 000 02 10 C1 E1		     BIC	     R1, R1, R2				   ; Rd	= Op1 &	~Op2
ROM:40015284 000 12 2C A0 E3		     MOV	     R2, #0x1200			   ; Rd	= Op2
ROM:40015288 000 02 10 81 E1		     ORR	     R1, R1, R2				   ; Rd	= Op1 |	Op2
ROM:4001528C 000 F0 10 80 E5		     STR	     R1, [R0,#0xF0]			   ; Store to Memory
ROM:40015290 000 58 1F 00 E3		     MOV	     R1, #0xF58				   ; Rd	= Op2
ROM:40015294 000 08 11 80 E5		     STR	     R1, [R0,#0x108]			   ; Store to Memory
ROM:40015298 000 AC 00 9F E5		     LDR	     R0, =0x54004200			   ; Read something from L4-Emu	reserved space (8Kb, range 0x54004000 -	0x54005FFF)
ROM:4001529C 000 00 00 90 E5		     LDR	     R0, [R0]				   ; Load from Memory
ROM:400152A0 000 04 31 02 E3		     MOV	     R3, #0x2104			   ; Rd	= Op2
ROM:400152A4 000 03 00 80 E0		     ADD	     R0, R0, R3				   ; Rd	= Op1 +	Op2
ROM:400152A8 000 60 30 A0 E3		     MOV	     R3, #0x60 ; '`'			   ; Rd	= Op2
ROM:400152AC 000 03 40 A0 E3		     MOV	     R4, #3				   ; Rd	= Op2
ROM:400152B0 000 B0 30 C0 E1		     STRH	     R3, [R0]				   ; Store to Memory
ROM:400152B4 000 B0 40 C0 E1		     STRH	     R4, [R0]				   ; Store to Memory
ROM:400152B8 000 6E 04 A0 E3		     MOV	     R0, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:400152BC 000 98 10 9F E5		     LDR	     R1, =0x78E01211			   ; Load from Memory
ROM:400152C0 000 F0 10 80 E5		     STR	     R1, [R0,#0xF0]			   ; Store to Memory
ROM:400152C4 000 94 10 9F E5		     LDR	     R1, =0x50501			   ; Load from Memory
ROM:400152C8 000 F4 10 80 E5		     STR	     R1, [R0,#0xF4]			   ; Store to Memory
ROM:400152CC 000 90 10 9F E5		     LDR	     R1, =0x20201			   ; Load from Memory
ROM:400152D0 000 F8 10 80 E5		     STR	     R1, [R0,#0xF8]			   ; Store to Memory
ROM:400152D4 000 8C 10 9F E5		     LDR	     R1, =0x5030503			   ; Load from Memory
ROM:400152D8 000 FC 10 80 E5		     STR	     R1, [R0,#0xFC]			   ; Store to Memory
ROM:400152DC 000 88 10 9F E5		     LDR	     R1, =0x1040505			   ; Load from Memory
ROM:400152E0 000 00 11 80 E5		     STR	     R1, [R0,#0x100]			   ; Store to Memory
ROM:400152E4 000 60 00 9F E5		     LDR	     R0, =0x54004200			   ; undocumented register from	L4-Emu reserved	space (8Kb, range 0x54004000 - 0x54005FFF)
ROM:400152E8 000 00 70 90 E5		     LDR	     R7, [R0]				   ; Load from Memory
ROM:400152EC 000 54 00 9F E5		     LDR	     R0, =OMAP3430_reg_CONTROL_STATUS	   ; Control Module Status register: latches system information	at reset time
ROM:400152F0 000 00 00 90 E5		     LDR	     R0, [R0]				   ; Control Module Status register: latches system information	at reset time
ROM:400152F4 000 07 1C A0 E3		     MOV	     R1, #0x700				   ; Rd	= Op2
ROM:400152F8 000 01 00 00 E0		     AND	     R0, R0, R1				   ; Rd	= Op1 &	Op2
ROM:400152FC 000 03 1C A0 E3		     MOV	     R1, #0x300				   ; Rd	= Op2
ROM:40015300 000 01 00 50 E1		     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40015304 000 01 00 00 1A		     BNE	     return_0x14			   ; Branch
ROM:40015304 000
ROM:40015308 000 1E 10 A0 E3		     MOV	     R1, #0x1E				   ; Rd	= Op2
ROM:4001530C 000 00 00 00 0A		     BEQ	     return				   ; Branch
ROM:4001530C 000
ROM:40015310
ROM:40015310		     return_0x14							   ; CODE XREF:	L4_Emu_Unkn_some_1+104j
ROM:40015310 000 14 10 A0 E3		     MOV	     R1, #0x14				   ; Rd	= Op2
ROM:40015310 000
ROM:40015314
ROM:40015314		     return								   ; CODE XREF:	L4_Emu_Unkn_some_1+10Cj
ROM:40015314 000 28 00 9F E5		     LDR	     R0, =0x54004104			   ; undocumented register from	L4-Emu reserved	space (8Kb, range 0x54004000 - 0x54005FFF)
ROM:40015318 000 00 10 80 E5		     STR	     R1, [R0]				   ; Store to Memory
ROM:4001531C 000 07 F0 B0 E1		     MOVS	     PC, R7				   ; Rd	= Op2
ROM:4001531C 000
ROM:4001531C		     ; End of function L4_Emu_Unkn_some_1
ROM:4001531C
ROM:40015320
ROM:40015320		     ; =============== S U B R O U T I N E =======================================
ROM:40015320
ROM:40015320
ROM:40015320		     ; int __cdecl memory_cell_mask_applier(__int64 addr, int offset, int size,	int mask)
ROM:40015320		     memory_cell_mask_applier						   ; CODE XREF:	L4_Emu_Unkn_some_1+50p
ROM:40015320											   ; L4_Emu_Unkn_some_1+60p ...
ROM:40015320
ROM:40015320		     mask	     =	0
ROM:40015320
ROM:40015320 000 B1 40 90 E1		     LDRH	     R4, [R0,R1]			   ; R4	= LDR [addr+offset]
ROM:40015324 000 1F 50 A0 E3		     MOV	     R5, #0b11111			   ; \
ROM:40015328 000 05 40 C4 E1		     BIC	     R4, R4, R5				   ;  |	- clear	[0-4] bits and add MASK
ROM:4001532C 000 03 40 84 E1		     ORR	     R4, R4, R3				   ; /
ROM:40015330 000 B1 40 80 E1		     STRH	     R4, [R0,R1]			   ; STR [addr+offset] R4
ROM:40015334 000 02 10 81 E2		     ADD	     R1, R1, #2				   ; offset += 2;
ROM:40015338 000 01 00 52 E1		     CMP	     R2, R1				   ; Set cond. codes on	Op1 - Op2
ROM:4001533C 000 1E FF 2F 31		     BXCC	     LR					   ; Branch to/from Thumb mode
ROM:4001533C 000
ROM:40015340 000 F6 FF FF EA		     B		     memory_cell_mask_applier		   ; Branch
ROM:40015340 000
ROM:40015340		     ; End of function memory_cell_mask_applier
ROM:40015340
ROM:40015340		     ; ---------------------------------------------------------------------------
ROM:40015344 04	41 00 54     dword_40015344  DCD 0x54004104					   ; DATA XREF:	L4_Emu_Unkn_some_1+4r
ROM:40015344											   ; L4_Emu_Unkn_some_1:GP_devicer ...
ROM:40015348 F0	22 00 48     off_40015348    DCD OMAP3430_reg_CONTROL_STATUS			   ; DATA XREF:	L4_Emu_Unkn_some_1+10r
ROM:40015348											   ; L4_Emu_Unkn_some_1+ECr
ROM:40015348											   ; Control Module Status register: latches system information	at reset time
ROM:4001534C 00	42 00 54     dword_4001534C  DCD 0x54004200					   ; DATA XREF:	L4_Emu_Unkn_some_1+98r
ROM:4001534C											   ; L4_Emu_Unkn_some_1+E4r
ROM:40015350		     ; __int64 addr
ROM:40015350 00	20 00 48     addr	     DCD OMAP3430_reg_CONTROL_REVISION			   ; DATA XREF:	L4_Emu_Unkn_some_1+40r
ROM:40015350											   ; Control module revision
ROM:40015354 00	32 40 00     dword_40015354  DCD 0x403200					   ; DATA XREF:	L4_Emu_Unkn_some_1+7Cr
ROM:40015358 00	00 00 00		     DCD 0
ROM:4001535C 11	12 E0 78     dword_4001535C  DCD 0x78E01211					   ; DATA XREF:	L4_Emu_Unkn_some_1+BCr
ROM:40015360 01	05 05 00     dword_40015360  DCD 0x50501					   ; DATA XREF:	L4_Emu_Unkn_some_1+C4r
ROM:40015364 01	02 02 00     dword_40015364  DCD 0x20201					   ; DATA XREF:	L4_Emu_Unkn_some_1+CCr
ROM:40015368 03	05 03 05     dword_40015368  DCD 0x5030503					   ; DATA XREF:	L4_Emu_Unkn_some_1+D4r
ROM:4001536C 05	05 04 01     dword_4001536C  DCD 0x1040505					   ; DATA XREF:	L4_Emu_Unkn_some_1+DCr
ROM:40015370 00	00 00 00		     DCD 0
ROM:40015374 00	00 00 00		     DCD 0
ROM:40015378 00	00 00 00		     DCD 0
ROM:4001537C
ROM:4001537C		     ; =============== S U B R O U T I N E =======================================
ROM:4001537C
ROM:4001537C
ROM:4001537C		     ; __int32 __cdecl security_monitor_call(__int32 secure_service_id,	__int32	proc_id, __int32 flags,	__int32	param_count, void *params)
ROM:4001537C		     security_monitor_call						   ; CODE XREF:	security_monitor_parse_flags_and_call+8p
ROM:4001537C
ROM:4001537C		     params	     =	0
ROM:4001537C
ROM:4001537C 000 F0 5F 2D E9		     STMFD	     SP!, {R4-R12,LR}			   ; Store Block to Memory
ROM:40015380 028 FF 60 A0 E3		     MOV	     R6, #0xFF				   ; Rd	= Op2
ROM:40015384 028 00 C0 A0 E3		     MOV	     R12, #0				   ; Rd	= Op2
ROM:40015388 028 95 0F 07 EE		     MCR	     p15, 0, R0,c7,c5, 4		   ; prefetch flush
ROM:4001538C 028 9A 0F 07 EE		     MCR	     p15, 0, R0,c7,c10,	4		   ; data synchronisation barrier
ROM:40015390 028 71 00 60 E1		     SMC	     #1					   ; Secure Monitor Call
ROM:40015394 028 02 00 00 EA		     B		     service_end			   ; Branch
ROM:40015394 028
ROM:40015398		     ; ---------------------------------------------------------------------------
ROM:40015398 028 00 F0 20 E3		     NOP						   ; No	Operation
ROM:4001539C 028 FE C0 A0 E3		     MOV	     R12, #SMC_IRQ_END			   ; Rd	= Op2
ROM:400153A0 028 71 00 60 E1		     SMC	     #1					   ; Secure Monitor Call
ROM:400153A0 028
ROM:400153A4
ROM:400153A4		     service_end							   ; CODE XREF:	security_monitor_call+18j
ROM:400153A4 028 F0 5F BD E8		     LDMFD	     SP!, {R4-R12,LR}			   ; Load Block	from Memory
ROM:400153A8 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:400153A8 000
ROM:400153A8		     ; End of function security_monitor_call
ROM:400153A8
ROM:400153AC				     CODE16
ROM:400153AC
ROM:400153AC		     ; =============== S U B R O U T I N E =======================================
ROM:400153AC
ROM:400153AC
ROM:400153AC		     DoC_something							   ; CODE XREF:	DoC_start+24p
ROM:400153AC											   ; DoC_data_read+12p
ROM:400153AC 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:400153AE 014 43 46			     MOV	     R3, R8				   ; Rd	= Op2
ROM:400153B0 014 4C 46			     MOV	     R4, R9				   ; Rd	= Op2
ROM:400153B2 014 55 46			     MOV	     R5, R10				   ; Rd	= Op2
ROM:400153B4 014 5E 46			     MOV	     R6, R11				   ; Rd	= Op2
ROM:400153B6 014 67 46			     MOV	     R7, R12				   ; Rd	= Op2
ROM:400153B8 014 F8 B4			     PUSH	     {R3-R7}				   ; Push registers
ROM:400153BA 028 04 B4			     PUSH	     {R2}				   ; Push registers
ROM:400153BC 02C 83 46			     MOV	     R11, R0				   ; Rd	= Op2
ROM:400153BE 02C 8C 46			     MOV	     R12, R1				   ; Rd	= Op2
ROM:400153C0 02C 14 1C			     MOVS	     R4, R2				   ; Rd	= Op2
ROM:400153C2 02C 93 44			     ADD	     R11, R2				   ; Rd	= Op1 +	Op2
ROM:400153C4 02C 15 49			     LDR	     R1, =0x8000800			   ; Load from Memory
ROM:400153C6 02C 88 46			     MOV	     R8, R1				   ; Rd	= Op2
ROM:400153C8 02C 15 49			     LDR	     R1, =0x8001000			   ; Load from Memory
ROM:400153CA 02C 8A 46			     MOV	     R10, R1				   ; Rd	= Op2
ROM:400153CC 02C 15 49			     LDR	     R1, =CH_BASE			   ; Load from Memory
ROM:400153CE 02C 52 40			     EORS	     R2, R2				   ; Rd	= Op1 ^	Op2
ROM:400153D0 02C 0A 70			     STRB	     R2, [R1]				   ; Store to Memory
ROM:400153D2 02C 03 27			     MOVS	     R7, #3				   ; Rd	= Op2
ROM:400153D4 02C 71 26			     MOVS	     R6, #0x71 ; 'q'			   ; Rd	= Op2
ROM:400153D6 02C 30 25			     MOVS	     R5, #0x30 ; '0'			   ; Rd	= Op2
ROM:400153D8 02C 4E 55			     STRB	     R6, [R1,R5]			   ; Store to Memory
ROM:400153DA 02C 00 26			     MOVS	     R6, #0				   ; Rd	= Op2
ROM:400153DC 02C 70 25			     MOVS	     R5, #0x70 ; 'p'			   ; Rd	= Op2
ROM:400153DE 02C 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:400153E0 02C 11 4D			     LDR	     R5, =0x400				   ; Load from Memory
ROM:400153E2 02C 14 20			     MOVS	     R0, #0x14				   ; Rd	= Op2
ROM:400153E2
ROM:400153E4
ROM:400153E4		     loc_400153E4							   ; CODE XREF:	DoC_something+3Cj
ROM:400153E4 02C 4E 5D			     LDRB	     R6, [R1,R5]			   ; Load from Memory
ROM:400153E6 02C 01 38			     SUBS	     R0, #1				   ; Rd	= Op1 -	Op2
ROM:400153E8 02C FC D1			     BNE	     loc_400153E4			   ; Branch
ROM:400153E8
ROM:400153EA 02C 00 E0			     B		     loc_400153EE			   ; Branch
ROM:400153EA
ROM:400153EC		     ; ---------------------------------------------------------------------------
ROM:400153EC
ROM:400153EC		     loc_400153EC							   ; CODE XREF:	DoC_something+4Cj
ROM:400153EC 02C 01 27			     MOVS	     R7, #1				   ; Rd	= Op2
ROM:400153EC
ROM:400153EE
ROM:400153EE		     loc_400153EE							   ; CODE XREF:	DoC_something+3Ej
ROM:400153EE 02C 48 5D			     LDRB	     R0, [R1,R5]			   ; Load from Memory
ROM:400153F0 02C 4E 5D			     LDRB	     R6, [R1,R5]			   ; Load from Memory
ROM:400153F2 02C 70 40			     EORS	     R0, R6				   ; Rd	= Op1 ^	Op2
ROM:400153F4 02C 01 26			     MOVS	     R6, #1				   ; Rd	= Op2
ROM:400153F6 02C 30 42			     TST	     R0, R6				   ; Set cond. codes on	Op1 & Op2
ROM:400153F8 02C F8 D1			     BNE	     loc_400153EC			   ; Branch
ROM:400153F8
ROM:400153FA 02C 01 2F			     CMP	     R7, #1				   ; Set cond. codes on	Op1 - Op2
ROM:400153FC 02C 18 D0			     BEQ	     loc_40015430			   ; Branch
ROM:400153FC
ROM:400153FE 02C 08 49			     LDR	     R1, =0x8001000			   ; Load from Memory
ROM:40015400 02C 0C 25			     MOVS	     R5, #0xC				   ; Rd	= Op2
ROM:40015402 02C 05 22			     MOVS	     R2, #5				   ; Rd	= Op2
ROM:40015404 02C 4A 53			     STRH	     R2, [R1,R5]			   ; Store to Memory
ROM:40015406 02C D2 43			     MVNS	     R2, R2				   ; Rd	= ~Op2
ROM:40015408 02C 72 25			     MOVS	     R5, #0x72 ; 'r'			   ; Rd	= Op2
ROM:4001540A 02C 4A 53			     STRH	     R2, [R1,R5]			   ; Store to Memory
ROM:4001540C 02C 1A 25			     MOVS	     R5, #0x1A				   ; Rd	= Op2
ROM:4001540E 02C 49 53			     STRH	     R1, [R1,R5]			   ; Store to Memory
ROM:40015410 02C 0A 88			     LDRH	     R2, [R1]				   ; Load from Memory
ROM:40015412 02C 12 09			     LSRS	     R2, R2, #4				   ; Logical Shift Right
ROM:40015414 02C 05 4F			     LDR	     R7, =0xFFFF			   ; Load from Memory
ROM:40015416 02C 20 2A			     CMP	     R2, #0x20 ; ' '			   ; Set cond. codes on	Op1 - Op2
ROM:40015418 02C 0B D0			     BEQ	     loc_40015432			   ; Branch
ROM:40015418
ROM:4001541A 02C 15 E0			     B		     loc_40015448			   ; Branch
ROM:4001541A
ROM:4001541A		     ; ---------------------------------------------------------------------------
ROM:4001541C 02C 00 08 00 08 dword_4001541C  DCD 0x8000800					   ; DATA XREF:	DoC_something+18r
ROM:40015420 02C 00 10 00 08 dword_40015420  DCD 0x8001000					   ; DATA XREF:	DoC_something+1Cr
ROM:40015420 02C										   ; DoC_something+52r
ROM:40015424 02C 00 00 00 08 dword_40015424  DCD CH_BASE					   ; DATA XREF:	DoC_something+20r
ROM:40015428 02C 00 04 00 00 dword_40015428  DCD 0x400						   ; DATA XREF:	DoC_something+34r
ROM:4001542C 02C FF FF 00 00 dword_4001542C  DCD 0xFFFF						   ; DATA XREF:	DoC_something+68r
ROM:40015430		     ; ---------------------------------------------------------------------------
ROM:40015430
ROM:40015430		     loc_40015430							   ; CODE XREF:	DoC_something+50j
ROM:40015430 02C 1E E1			     B		     loc_40015670			   ; Branch
ROM:40015430
ROM:40015432		     ; ---------------------------------------------------------------------------
ROM:40015432
ROM:40015432		     loc_40015432							   ; CODE XREF:	DoC_something+6Cj
ROM:40015432 02C 1A 25			     MOVS	     R5, #0x1A				   ; Rd	= Op2
ROM:40015434 02C 0F 1C			     MOVS	     R7, R1				   ; Rd	= Op2
ROM:40015436 02C 74 37			     ADDS	     R7, #0x74 ; 't'			   ; Rd	= Op1 +	Op2
ROM:40015438 02C 4F 53			     STRH	     R7, [R1,R5]			   ; Store to Memory
ROM:4001543A 02C 0A 88			     LDRH	     R2, [R1]				   ; Load from Memory
ROM:4001543C 02C D2 43			     MVNS	     R2, R2				   ; Rd	= ~Op2
ROM:4001543E 02C FA 4F			     LDR	     R7, =0xFFFF			   ; Load from Memory
ROM:40015440 02C 3A 40			     ANDS	     R2, R7				   ; Rd	= Op1 &	Op2
ROM:40015442 02C 12 09			     LSRS	     R2, R2, #4				   ; Logical Shift Right
ROM:40015444 02C 20 2A			     CMP	     R2, #0x20 ; ' '			   ; Set cond. codes on	Op1 - Op2
ROM:40015446 02C 14 D0			     BEQ	     loc_40015472			   ; Branch
ROM:40015446
ROM:40015448
ROM:40015448		     loc_40015448							   ; CODE XREF:	DoC_something+6Ej
ROM:40015448 02C 0A 78			     LDRB	     R2, [R1]				   ; Load from Memory
ROM:4001544A 02C AA 2A			     CMP	     R2, #0xAA ; '™'			   ; Set cond. codes on	Op1 - Op2
ROM:4001544C 02C 00 D0			     BEQ	     loc_40015450			   ; Branch
ROM:4001544C
ROM:4001544E 02C 88 E1			     B		     return_0				   ; Branch
ROM:4001544E
ROM:40015450		     ; ---------------------------------------------------------------------------
ROM:40015450
ROM:40015450		     loc_40015450							   ; CODE XREF:	DoC_something+A0j
ROM:40015450 02C 74 25			     MOVS	     R5, #0x74 ; 't'			   ; Rd	= Op2
ROM:40015452 02C 4A 5D			     LDRB	     R2, [R1,R5]			   ; Load from Memory
ROM:40015454 02C 55 2A			     CMP	     R2, #0x55 ; 'U'			   ; Set cond. codes on	Op1 - Op2
ROM:40015456 02C 00 D0			     BEQ	     loc_4001545A			   ; Branch
ROM:40015456
ROM:40015458 02C 83 E1			     B		     return_0				   ; Branch
ROM:40015458
ROM:4001545A		     ; ---------------------------------------------------------------------------
ROM:4001545A
ROM:4001545A		     loc_4001545A							   ; CODE XREF:	DoC_something+AAj
ROM:4001545A 02C 8F E0			     B		     loc_4001557C			   ; Branch
ROM:4001545A
ROM:4001545C		     ; ---------------------------------------------------------------------------
ROM:4001545C 02C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001545E 02C 00 E0			     B		     loc_40015462			   ; Branch
ROM:4001545E
ROM:40015460		     ; ---------------------------------------------------------------------------
ROM:40015460
ROM:40015460		     loc_40015460							   ; CODE XREF:	DoC_something+CAj
ROM:40015460 02C 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40015460
ROM:40015462
ROM:40015462		     loc_40015462							   ; CODE XREF:	DoC_something+B2j
ROM:40015462 02C 04 BC			     POP	     {R2}				   ; Pop registers
ROM:40015464 028 F8 BC			     POP	     {R3-R7}				   ; Pop registers
ROM:40015466 014 98 46			     MOV	     R8, R3				   ; Rd	= Op2
ROM:40015468 014 A1 46			     MOV	     R9, R4				   ; Rd	= Op2
ROM:4001546A 014 AA 46			     MOV	     R10, R5				   ; Rd	= Op2
ROM:4001546C 014 B3 46			     MOV	     R11, R6				   ; Rd	= Op2
ROM:4001546E 014 BC 46			     MOV	     R12, R7				   ; Rd	= Op2
ROM:40015470 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:40015470
ROM:40015472		     ; ---------------------------------------------------------------------------
ROM:40015472
ROM:40015472		     loc_40015472							   ; CODE XREF:	DoC_something+9Aj
ROM:40015472 02C 58 46			     MOV	     R0, R11				   ; Rd	= Op2
ROM:40015474 02C 00 43			     ORRS	     R0, R0				   ; Rd	= Op1 |	Op2
ROM:40015476 02C F3 D0			     BEQ	     loc_40015460			   ; Branch
ROM:40015476
ROM:40015478 02C 80 23 9B 00		     MOVS	     R3, #0x200
ROM:4001547C 02C 3F 26			     MOVS	     R6, #0x3F ; '?'			   ; Rd	= Op2
ROM:4001547E 02C 76 08			     LSRS	     R6, R6, #1				   ; Logical Shift Right
ROM:40015480 02C B1 46			     MOV	     R9, R6				   ; Rd	= Op2
ROM:40015482 02C 0A 25			     MOVS	     R5, #0xA				   ; Rd	= Op2
ROM:40015484 02C 49 55			     STRB	     R1, [R1,R5]			   ; Store to Memory
ROM:40015486 02C 39 20			     MOVS	     R0, #0x39 ; '9'			   ; Rd	= Op2
ROM:40015488 02C 38 25			     MOVS	     R5, #0x38 ; '8'			   ; Rd	= Op2
ROM:4001548A 02C 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:4001548A
ROM:4001548C
ROM:4001548C		     loc_4001548C							   ; CODE XREF:	DoC_something+112j
ROM:4001548C											   ; DoC_something+1CEj
ROM:4001548C 02C 00 27			     MOVS	     R7, #0				   ; Rd	= Op2
ROM:4001548E 02C FF 26			     MOVS	     R6, #0xFF				   ; Rd	= Op2
ROM:40015490 02C 00 F0 B9 F9		     BL		     DoC_something_10			   ; Branch with Link
ROM:40015490 02C
ROM:40015494 02C 00 F0 70 F9		     BL		     DoC_something_3			   ; Branch with Link
ROM:40015494 02C
ROM:40015498 02C 3E 25			     MOVS	     R5, #0x3E ; '>'			   ; Rd	= Op2
ROM:4001549A 02C 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:4001549C 02C 09 27			     MOVS	     R7, #9				   ; Rd	= Op2
ROM:4001549E 02C A2 26			     MOVS	     R6, #0xA2 ; '¢'			   ; Rd	= Op2
ROM:400154A0 02C 00 F0 B1 F9		     BL		     DoC_something_10			   ; Branch with Link
ROM:400154A0 02C
ROM:400154A4 02C 22 26			     MOVS	     R6, #0x22 ; '"'                       ; Rd = Op2
ROM:400154A6 02C 00 F0 B0 F9		     BL		     DoC_something_11			   ; Branch with Link
ROM:400154A6 02C
ROM:400154AA
ROM:400154AA		     loc_400154AA							   ; CODE XREF:	DoC_something+156j
ROM:400154AA 02C 80 33			     ADDS	     R3, #0x80 ; 'Ä'			   ; Rd	= Op1 +	Op2
ROM:400154AC 02C 00 F0 98 F9		     BL		     DoC_something_9			   ; Branch with Link
ROM:400154AC 02C
ROM:400154B0 02C 1A 25			     MOVS	     R5, #0x1A				   ; Rd	= Op2
ROM:400154B2 02C 0F 1C			     MOVS	     R7, R1				   ; Rd	= Op2
ROM:400154B4 02C 38 37			     ADDS	     R7, #0x38 ; '8'			   ; Rd	= Op1 +	Op2
ROM:400154B6 02C 4F 53			     STRH	     R7, [R1,R5]			   ; Store to Memory
ROM:400154B8 02C 38 78			     LDRB	     R0, [R7]				   ; Load from Memory
ROM:400154BA 02C 06 25			     MOVS	     R5, #6				   ; Rd	= Op2
ROM:400154BC 02C 28 42			     TST	     R0, R5				   ; Set cond. codes on	Op1 & Op2
ROM:400154BE 02C E5 D1			     BNE	     loc_4001548C			   ; Branch
ROM:400154BE
ROM:400154C0 02C 80 20			     MOVS	     R0, #0x80 ; 'Ä'			   ; Rd	= Op2
ROM:400154C2 02C 80 46			     MOV	     R8, R0				   ; Rd	= Op2
ROM:400154C4 02C 00 F0 04 F9		     BL		     DoC_something_0			   ; Branch with Link
ROM:400154C4 02C
ROM:400154C8 02C D8 4E			     LDR	     R6, =0x54424954			   ; Load from Memory
ROM:400154CA 02C 78 88			     LDRH	     R0, [R7,#2]			   ; Load from Memory
ROM:400154CC 02C 7A 88			     LDRH	     R2, [R7,#2]			   ; Load from Memory
ROM:400154CE 02C 1E 25			     MOVS	     R5, #0x1E				   ; Rd	= Op2
ROM:400154D0 02C 49 53			     STRH	     R1, [R1,R5]			   ; Store to Memory
ROM:400154D2 02C 3E 25			     MOVS	     R5, #0x3E ; '>'			   ; Rd	= Op2
ROM:400154D4 02C 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:400154D6 02C 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:400154D8 02C 12 04			     LSLS	     R2, R2, #0x10			   ; Logical Shift Left
ROM:400154DA 02C 02 43			     ORRS	     R2, R0				   ; Rd	= Op1 |	Op2
ROM:400154DC 02C 96 42			     CMP	     R6, R2				   ; Set cond. codes on	Op1 - Op2
ROM:400154DE 02C 11 D0			     BEQ	     loc_40015504			   ; Branch
ROM:400154DE
ROM:400154E0 02C 10 1C			     MOVS	     R0, R2				   ; Rd	= Op2
ROM:400154E2 02C 70 40			     EORS	     R0, R6				   ; Rd	= Op1 ^	Op2
ROM:400154E4 02C 01 26			     MOVS	     R6, #1				   ; Rd	= Op2
ROM:400154E6 02C 20 25			     MOVS	     R5, #0x20 ; ' '			   ; Rd	= Op2
ROM:400154E8 02C 52 40			     EORS	     R2, R2				   ; Rd	= Op1 ^	Op2
ROM:400154EA 02C 03 E0			     B		     loc_400154F4			   ; Branch
ROM:400154EA
ROM:400154EC		     ; ---------------------------------------------------------------------------
ROM:400154EC
ROM:400154EC		     loc_400154EC							   ; CODE XREF:	DoC_something+14Cj
ROM:400154EC											   ; DoC_something+150j
ROM:400154EC 02C 40 08			     LSRS	     R0, R0, #1				   ; Logical Shift Right
ROM:400154EE 02C 01 3D			     SUBS	     R5, #1				   ; Rd	= Op1 -	Op2
ROM:400154F0 02C 00 2D			     CMP	     R5, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400154F2 02C 04 D0			     BEQ	     loc_400154FE			   ; Branch
ROM:400154F2
ROM:400154F4
ROM:400154F4		     loc_400154F4							   ; CODE XREF:	DoC_something+13Ej
ROM:400154F4 02C 30 42			     TST	     R0, R6				   ; Set cond. codes on	Op1 & Op2
ROM:400154F6 02C 00 D1			     BNE	     loc_400154FA			   ; Branch
ROM:400154F6
ROM:400154F8 02C F8 E7			     B		     loc_400154EC			   ; Branch
ROM:400154F8
ROM:400154FA		     ; ---------------------------------------------------------------------------
ROM:400154FA
ROM:400154FA		     loc_400154FA							   ; CODE XREF:	DoC_something+14Aj
ROM:400154FA 02C 01 32			     ADDS	     R2, #1				   ; Rd	= Op1 +	Op2
ROM:400154FC 02C F6 E7			     B		     loc_400154EC			   ; Branch
ROM:400154FC
ROM:400154FE		     ; ---------------------------------------------------------------------------
ROM:400154FE
ROM:400154FE		     loc_400154FE							   ; CODE XREF:	DoC_something+146j
ROM:400154FE 02C 03 2A			     CMP	     R2, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40015500 02C 00 D3			     BCC	     loc_40015504			   ; Branch
ROM:40015500
ROM:40015502 02C D2 E7			     B		     loc_400154AA			   ; Branch
ROM:40015502
ROM:40015504		     ; ---------------------------------------------------------------------------
ROM:40015504
ROM:40015504		     loc_40015504							   ; CODE XREF:	DoC_something+132j
ROM:40015504											   ; DoC_something+154j
ROM:40015504 02C 04 BC			     POP	     {R2}				   ; Pop registers
ROM:40015506 028 04 B4			     PUSH	     {R2}				   ; Push registers
ROM:40015508 02C 94 42			     CMP	     R4, R2				   ; Set cond. codes on	Op1 - Op2
ROM:4001550A 02C 02 D1			     BNE	     loc_40015512			   ; Branch
ROM:4001550A
ROM:4001550C 02C 52 00			     LSLS	     R2, R2, #1				   ; Logical Shift Left
ROM:4001550E 02C 9B 18			     ADDS	     R3, R3, R2				   ; Rd	= Op1 +	Op2
ROM:40015510 02C 01 34			     ADDS	     R4, #1				   ; Rd	= Op1 +	Op2
ROM:40015510
ROM:40015512
ROM:40015512		     loc_40015512							   ; CODE XREF:	DoC_something+15Ej
ROM:40015512											   ; DoC_something+1CAj
ROM:40015512 02C 40 40			     EORS	     R0, R0				   ; Rd	= Op1 ^	Op2
ROM:40015514 02C 00 E0			     B		     loc_40015518			   ; Branch
ROM:40015514
ROM:40015516		     ; ---------------------------------------------------------------------------
ROM:40015516
ROM:40015516		     loc_40015516							   ; CODE XREF:	DoC_something+1B8j
ROM:40015516 02C 84 20			     MOVS	     R0, #0x84 ; 'Ñ'			   ; Rd	= Op2
ROM:40015516
ROM:40015518
ROM:40015518		     loc_40015518							   ; CODE XREF:	DoC_something+168j
ROM:40015518 02C 80 46			     MOV	     R8, R0				   ; Rd	= Op2
ROM:4001551A 02C 00 F0 61 F9		     BL		     DoC_something_9			   ; Branch with Link
ROM:4001551A 02C
ROM:4001551E 02C 00 F0 D7 F8		     BL		     DoC_something_0			   ; Branch with Link
ROM:4001551E 02C
ROM:40015522 02C C3 48			     LDR	     R0, =0x200				   ; Load from Memory
ROM:40015524 02C 62 46			     MOV	     R2, R12				   ; Rd	= Op2
ROM:40015524
ROM:40015526
ROM:40015526		     loc_40015526							   ; CODE XREF:	DoC_something+182j
ROM:40015526 02C 7D 88			     LDRH	     R5, [R7,#2]			   ; Load from Memory
ROM:40015528 02C 15 80			     STRH	     R5, [R2]				   ; Store to Memory
ROM:4001552A 02C 02 32			     ADDS	     R2, #2				   ; Rd	= Op1 +	Op2
ROM:4001552C 02C 02 38			     SUBS	     R0, #2				   ; Rd	= Op1 -	Op2
ROM:4001552E 02C FA D1			     BNE	     loc_40015526			   ; Branch
ROM:4001552E
ROM:40015530 02C 10 20			     MOVS	     R0, #0x10				   ; Rd	= Op2
ROM:40015530
ROM:40015532
ROM:40015532		     loc_40015532							   ; CODE XREF:	DoC_something+18Aj
ROM:40015532 02C 7D 88			     LDRH	     R5, [R7,#2]			   ; Load from Memory
ROM:40015534 02C 02 38			     SUBS	     R0, #2				   ; Rd	= Op1 -	Op2
ROM:40015536 02C FC D1			     BNE	     loc_40015532			   ; Branch
ROM:40015536
ROM:40015538 02C 1E 25			     MOVS	     R5, #0x1E				   ; Rd	= Op2
ROM:4001553A 02C 49 53			     STRH	     R1, [R1,R5]			   ; Store to Memory
ROM:4001553C 02C 3E 25			     MOVS	     R5, #0x3E ; '>'			   ; Rd	= Op2
ROM:4001553E 02C 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:40015540 02C 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:40015542 02C 46 46			     MOV	     R6, R8				   ; Rd	= Op2
ROM:40015544 02C 00 2E			     CMP	     R6, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40015546 02C 0B D1			     BNE	     loc_40015560			   ; Branch
ROM:40015546
ROM:40015548 02C 01 26			     MOVS	     R6, #1				   ; Rd	= Op2
ROM:4001554A 02C 1A 25			     MOVS	     R5, #0x1A				   ; Rd	= Op2
ROM:4001554C 02C 08 1C			     MOVS	     R0, R1				   ; Rd	= Op2
ROM:4001554E 02C 42 30			     ADDS	     R0, #0x42 ; 'B'			   ; Rd	= Op1 +	Op2
ROM:40015550 02C 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:40015552 02C 00 78			     LDRB	     R0, [R0]				   ; Load from Memory
ROM:40015554 02C 80 25			     MOVS	     R5, #0x80 ; 'Ä'			   ; Rd	= Op2
ROM:40015556 02C 28 42			     TST	     R0, R5				   ; Set cond. codes on	Op1 & Op2
ROM:40015558 02C 02 D0			     BEQ	     loc_40015560			   ; Branch
ROM:40015558
ROM:4001555A 02C B5 4D			     LDR	     R5, =0x200				   ; Load from Memory
ROM:4001555C 02C 52 1B			     SUBS	     R2, R2, R5				   ; Rd	= Op1 -	Op2
ROM:4001555E 02C 01 3E			     SUBS	     R6, #1				   ; Rd	= Op1 -	Op2
ROM:4001555E
ROM:40015560
ROM:40015560		     loc_40015560							   ; CODE XREF:	DoC_something+19Aj
ROM:40015560											   ; DoC_something+1ACj
ROM:40015560 02C 94 46			     MOV	     R12, R2				   ; Rd	= Op2
ROM:40015562 02C 00 2E			     CMP	     R6, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40015564 02C D7 D0			     BEQ	     loc_40015516			   ; Branch
ROM:40015564
ROM:40015566 02C 5C 45			     CMP	     R4, R11				   ; Set cond. codes on	Op1 - Op2
ROM:40015568 02C 00 D1			     BNE	     loc_4001556C			   ; Branch
ROM:40015568
ROM:4001556A 02C FC E0			     B		     return_1				   ; Branch
ROM:4001556A
ROM:4001556C		     ; ---------------------------------------------------------------------------
ROM:4001556C
ROM:4001556C		     loc_4001556C							   ; CODE XREF:	DoC_something+1BCj
ROM:4001556C 02C 02 33			     ADDS	     R3, #2				   ; Rd	= Op1 +	Op2
ROM:4001556E 02C 48 46			     MOV	     R0, R9				   ; Rd	= Op2
ROM:40015570 02C 20 40			     ANDS	     R0, R4				   ; Rd	= Op1 &	Op2
ROM:40015572 02C 01 34			     ADDS	     R4, #1				   ; Rd	= Op1 +	Op2
ROM:40015574 02C 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40015576 02C CC D1			     BNE	     loc_40015512			   ; Branch
ROM:40015576
ROM:40015578 02C 40 3B			     SUBS	     R3, #0x40 ; '@'			   ; Rd	= Op1 -	Op2
ROM:4001557A 02C 87 E7			     B		     loc_4001548C			   ; Branch
ROM:4001557A
ROM:4001557C		     ; ---------------------------------------------------------------------------
ROM:4001557C
ROM:4001557C		     loc_4001557C							   ; CODE XREF:	DoC_something:loc_4001545Aj
ROM:4001557C 02C 58 46			     MOV	     R0, R11				   ; Rd	= Op2
ROM:4001557E 02C 00 43			     ORRS	     R0, R0				   ; Rd	= Op1 |	Op2
ROM:40015580 02C 75 D0			     BEQ	     loc_4001566E			   ; Branch
ROM:40015580
ROM:40015582 02C 40 23 9B 00		     MOVS	     R3, #0x100
ROM:40015586 02C 0A 25			     MOVS	     R5, #0xA				   ; Rd	= Op2
ROM:40015588 02C 49 55			     STRB	     R1, [R1,R5]			   ; Store to Memory
ROM:4001558A 02C 51 20			     MOVS	     R0, #0x51 ; 'Q'			   ; base_addr
ROM:4001558C 02C 38 25			     MOVS	     R5, #0x38 ; '8'			   ; Rd	= Op2
ROM:4001558E 02C 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:40015590 02C 07 27			     MOVS	     R7, #7				   ; Rd	= Op2
ROM:40015592 02C FF 26			     MOVS	     R6, #0xFF				   ; Rd	= Op2
ROM:40015594 02C 00 F0 FD F8		     BL		     DoC_something_4			   ; Branch with Link
ROM:40015594 02C
ROM:40015598 02C 00 F0 03 F9		     BL		     DoC_something_6			   ; Branch with Link
ROM:40015598 02C
ROM:4001559C 02C 02 25			     MOVS	     R5, #2				   ; Rd	= Op2
ROM:4001559E 02C 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:4001559E
ROM:400155A0
ROM:400155A0		     loc_400155A0							   ; CODE XREF:	DoC_something+20Ej
ROM:400155A0											   ; DoC_something+250j
ROM:400155A0 02C 80 33			     ADDS	     R3, #0x80 ; 'Ä'			   ; Rd	= Op1 +	Op2
ROM:400155A2 02C 80 20			     MOVS	     R0, #0x80 ; 'Ä'			   ; Rd	= Op2
ROM:400155A4 02C 80 46			     MOV	     R8, R0				   ; Rd	= Op2
ROM:400155A6 02C 00 F0 B7 F8		     BL		     DoC_something_2			   ; Branch with Link
ROM:400155A6 02C
ROM:400155AA 02C 3A 25			     MOVS	     R5, #0x3A ; ':'			   ; Rd	= Op2
ROM:400155AC 02C 48 5D			     LDRB	     R0, [R1,R5]			   ; base_addr
ROM:400155AE 02C 30 25			     MOVS	     R5, #0x30 ; '0'			   ; Rd	= Op2
ROM:400155B0 02C 28 42			     TST	     R0, R5				   ; Set cond. codes on	Op1 & Op2
ROM:400155B2 02C 03 D0			     BEQ	     loc_400155BC			   ; Branch
ROM:400155B2
ROM:400155B4 02C FF 26			     MOVS	     R6, #0xFF				   ; Rd	= Op2
ROM:400155B6 02C 00 F0 EE F8		     BL		     DoC_something_5			   ; Branch with Link
ROM:400155B6 02C
ROM:400155BA 02C F1 E7			     B		     loc_400155A0			   ; Branch
ROM:400155BA
ROM:400155BC		     ; ---------------------------------------------------------------------------
ROM:400155BC
ROM:400155BC		     loc_400155BC							   ; CODE XREF:	DoC_something+206j
ROM:400155BC 02C 00 F0 F1 F8		     BL		     DoC_something_6			   ; Branch with Link
ROM:400155BC 02C
ROM:400155C0 02C 00 F0 29 F9		     BL		     DoC_something_12			   ; Branch with Link
ROM:400155C0 02C
ROM:400155C4 02C 99 4E			     LDR	     R6, =0x54424954			   ; Load from Memory
ROM:400155C6 02C 9B 4F			     LDR	     R7, =0x8000800			   ; Load from Memory
ROM:400155C8 02C 78 88			     LDRH	     R0, [R7,#2]			   ; Load from Memory
ROM:400155CA 02C 7A 88			     LDRH	     R2, [R7,#2]			   ; Load from Memory
ROM:400155CC 02C 02 25			     MOVS	     R5, #2				   ; Rd	= Op2
ROM:400155CE 02C 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:400155D0 02C 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:400155D2 02C 12 04			     LSLS	     R2, R2, #0x10			   ; Logical Shift Left
ROM:400155D4 02C 02 43			     ORRS	     R2, R0				   ; Rd	= Op1 |	Op2
ROM:400155D6 02C 96 42			     CMP	     R6, R2				   ; Set cond. codes on	Op1 - Op2
ROM:400155D8 02C 11 D0			     BEQ	     loc_400155FE			   ; Branch
ROM:400155D8
ROM:400155DA 02C 10 1C			     MOVS	     R0, R2				   ; Rd	= Op2
ROM:400155DC 02C 70 40			     EORS	     R0, R6				   ; Rd	= Op1 ^	Op2
ROM:400155DE 02C 01 26			     MOVS	     R6, #1				   ; Rd	= Op2
ROM:400155E0 02C 20 25			     MOVS	     R5, #0x20 ; ' '			   ; Rd	= Op2
ROM:400155E2 02C 52 40			     EORS	     R2, R2				   ; Rd	= Op1 ^	Op2
ROM:400155E4 02C 03 E0			     B		     loc_400155EE			   ; Branch
ROM:400155E4
ROM:400155E6		     ; ---------------------------------------------------------------------------
ROM:400155E6
ROM:400155E6		     loc_400155E6							   ; CODE XREF:	DoC_something+246j
ROM:400155E6											   ; DoC_something+24Aj
ROM:400155E6 02C 40 08			     LSRS	     R0, R0, #1				   ; Logical Shift Right
ROM:400155E8 02C 01 3D			     SUBS	     R5, #1				   ; Rd	= Op1 -	Op2
ROM:400155EA 02C 00 2D			     CMP	     R5, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400155EC 02C 04 D0			     BEQ	     loc_400155F8			   ; Branch
ROM:400155EC
ROM:400155EE
ROM:400155EE		     loc_400155EE							   ; CODE XREF:	DoC_something+238j
ROM:400155EE 02C 30 42			     TST	     R0, R6				   ; Set cond. codes on	Op1 & Op2
ROM:400155F0 02C 00 D1			     BNE	     loc_400155F4			   ; Branch
ROM:400155F0
ROM:400155F2 02C F8 E7			     B		     loc_400155E6			   ; Branch
ROM:400155F2
ROM:400155F4		     ; ---------------------------------------------------------------------------
ROM:400155F4
ROM:400155F4		     loc_400155F4							   ; CODE XREF:	DoC_something+244j
ROM:400155F4 02C 01 32			     ADDS	     R2, #1				   ; Rd	= Op1 +	Op2
ROM:400155F6 02C F6 E7			     B		     loc_400155E6			   ; Branch
ROM:400155F6
ROM:400155F8		     ; ---------------------------------------------------------------------------
ROM:400155F8
ROM:400155F8		     loc_400155F8							   ; CODE XREF:	DoC_something+240j
ROM:400155F8 02C 03 2A			     CMP	     R2, #3				   ; Set cond. codes on	Op1 - Op2
ROM:400155FA 02C 00 D3			     BCC	     loc_400155FE			   ; Branch
ROM:400155FA
ROM:400155FC 02C D0 E7			     B		     loc_400155A0			   ; Branch
ROM:400155FC
ROM:400155FE		     ; ---------------------------------------------------------------------------
ROM:400155FE
ROM:400155FE		     loc_400155FE							   ; CODE XREF:	DoC_something+22Cj
ROM:400155FE											   ; DoC_something+24Ej
ROM:400155FE 02C 04 BC			     POP	     {R2}				   ; Pop registers
ROM:40015600 028 04 B4			     PUSH	     {R2}				   ; Push registers
ROM:40015602 02C 58 46			     MOV	     R0, R11				   ; Rd	= Op2
ROM:40015604 02C 80 1A			     SUBS	     R0, R0, R2				   ; Rd	= Op1 -	Op2
ROM:40015606 02C 83 46			     MOV	     R11, R0				   ; Rd	= Op2
ROM:40015608 02C 64 40			     EORS	     R4, R4				   ; Rd	= Op1 ^	Op2
ROM:4001560A 02C A1 46			     MOV	     R9, R4				   ; Rd	= Op2
ROM:4001560C 02C 9B 18			     ADDS	     R3, R3, R2				   ; Rd	= Op1 +	Op2
ROM:4001560C
ROM:4001560E
ROM:4001560E		     loc_4001560E							   ; CODE XREF:	DoC_something:loc_4001566Cj
ROM:4001560E 02C C8 46			     MOV	     R8, R9				   ; Rd	= Op2
ROM:40015610 02C 00 F0 82 F8		     BL		     DoC_something_2			   ; Branch with Link
ROM:40015610 02C
ROM:40015614 02C 00 F0 C5 F8		     BL		     DoC_something_6			   ; Branch with Link
ROM:40015614 02C
ROM:40015618 02C 00 F0 D0 F8		     BL		     DoC_something_7			   ; Branch with Link
ROM:40015618 02C
ROM:4001561C 02C 84 48			     LDR	     R0, =0x200				   ; Load from Memory
ROM:4001561E 02C 62 46			     MOV	     R2, R12				   ; Rd	= Op2
ROM:40015620 02C 84 4F			     LDR	     R7, =0x8000800			   ; Load from Memory
ROM:40015620
ROM:40015622
ROM:40015622		     loc_40015622							   ; CODE XREF:	DoC_something+27Ej
ROM:40015622 02C 7D 88			     LDRH	     R5, [R7,#2]			   ; Load from Memory
ROM:40015624 02C 15 80			     STRH	     R5, [R2]				   ; Store to Memory
ROM:40015626 02C 02 32			     ADDS	     R2, #2				   ; Rd	= Op1 +	Op2
ROM:40015628 02C 02 38			     SUBS	     R0, #2				   ; Rd	= Op1 -	Op2
ROM:4001562A 02C FA D1			     BNE	     loc_40015622			   ; Branch
ROM:4001562A
ROM:4001562C 02C 3C 27			     MOVS	     R7, #0x3C ; '<'			   ; Rd	= Op2
ROM:4001562E 02C 0F 20			     MOVS	     R0, #0xF				   ; Rd	= Op2
ROM:4001562E
ROM:40015630
ROM:40015630		     loc_40015630							   ; CODE XREF:	DoC_something+288j
ROM:40015630 02C CD 5D			     LDRB	     R5, [R1,R7]			   ; Load from Memory
ROM:40015632 02C 01 38			     SUBS	     R0, #1				   ; Rd	= Op1 -	Op2
ROM:40015634 02C FC D1			     BNE	     loc_40015630			   ; Branch
ROM:40015634
ROM:40015636 02C CD 5D			     LDRB	     R5, [R1,R7]			   ; Load from Memory
ROM:40015638 02C 02 25			     MOVS	     R5, #2				   ; Rd	= Op2
ROM:4001563A 02C 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:4001563C 02C 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:4001563E 02C 4E 46			     MOV	     R6, R9				   ; Rd	= Op2
ROM:40015640 02C 03 2E			     CMP	     R6, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40015642 02C 0B D0			     BEQ	     loc_4001565C			   ; Branch
ROM:40015642
ROM:40015644 02C 42 25			     MOVS	     R5, #0x42 ; 'B'			   ; Rd	= Op2
ROM:40015646 02C 48 5D			     LDRB	     R0, [R1,R5]			   ; Load from Memory
ROM:40015648 02C 80 25			     MOVS	     R5, #0x80 ; 'Ä'			   ; Rd	= Op2
ROM:4001564A 02C 28 42			     TST	     R0, R5				   ; Set cond. codes on	Op1 & Op2
ROM:4001564C 02C 06 D0			     BEQ	     loc_4001565C			   ; Branch
ROM:4001564C
ROM:4001564E 02C 78 4D			     LDR	     R5, =0x200				   ; Load from Memory
ROM:40015650 02C 52 1B			     SUBS	     R2, R2, R5				   ; Rd	= Op1 -	Op2
ROM:40015652 02C 01 3C			     SUBS	     R4, #1				   ; Rd	= Op1 -	Op2
ROM:40015654 02C 48 46			     MOV	     R0, R9				   ; Rd	= Op2
ROM:40015656 02C 01 30			     ADDS	     R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015658 02C 81 46			     MOV	     R9, R0				   ; Rd	= Op2
ROM:4001565A 02C 02 E0			     B		     loc_40015662			   ; Branch
ROM:4001565A
ROM:4001565C		     ; ---------------------------------------------------------------------------
ROM:4001565C
ROM:4001565C		     loc_4001565C							   ; CODE XREF:	DoC_something+296j
ROM:4001565C											   ; DoC_something+2A0j
ROM:4001565C 02C 01 33			     ADDS	     R3, #1				   ; Rd	= Op1 +	Op2
ROM:4001565E 02C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015660 02C 81 46			     MOV	     R9, R0				   ; Rd	= Op2
ROM:40015660
ROM:40015662
ROM:40015662		     loc_40015662							   ; CODE XREF:	DoC_something+2AEj
ROM:40015662 02C 94 46			     MOV	     R12, R2				   ; Rd	= Op2
ROM:40015664 02C 01 34			     ADDS	     R4, #1				   ; Rd	= Op1 +	Op2
ROM:40015666 02C 5C 45			     CMP	     R4, R11				   ; Set cond. codes on	Op1 - Op2
ROM:40015668 02C 00 D1			     BNE	     loc_4001566C			   ; Branch
ROM:40015668
ROM:4001566A 02C 7C E0			     B		     return_1				   ; Branch
ROM:4001566A
ROM:4001566C		     ; ---------------------------------------------------------------------------
ROM:4001566C
ROM:4001566C		     loc_4001566C							   ; CODE XREF:	DoC_something+2BCj
ROM:4001566C 02C CF E7			     B		     loc_4001560E			   ; Branch
ROM:4001566C
ROM:4001566E		     ; ---------------------------------------------------------------------------
ROM:4001566E
ROM:4001566E		     loc_4001566E							   ; CODE XREF:	DoC_something+1D4j
ROM:4001566E 02C 7A E0			     B		     return_1				   ; Branch
ROM:4001566E
ROM:40015670		     ; ---------------------------------------------------------------------------
ROM:40015670
ROM:40015670		     loc_40015670							   ; CODE XREF:	DoC_something:loc_40015430j
ROM:40015670 02C 58 46			     MOV	     R0, R11				   ; Rd	= Op2
ROM:40015672 02C 00 43			     ORRS	     R0, R0				   ; Rd	= Op1 |	Op2
ROM:40015674 02C 77 D0			     BEQ	     return_1				   ; Branch
ROM:40015674
ROM:40015676 02C 70 49			     LDR	     R1, =CH_BASE			   ; Load from Memory
ROM:40015678 02C 62 46			     MOV	     R2, R12				   ; Rd	= Op2
ROM:4001567A 02C 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:4001567C 02C 00 27			     MOVS	     R7, #0				   ; Rd	= Op2
ROM:4001567C
ROM:4001567E
ROM:4001567E		     loc_4001567E							   ; CODE XREF:	DoC_something+320j
ROM:4001567E 02C 01 26			     MOVS	     R6, #1				   ; Rd	= Op2
ROM:40015680 02C 33 42			     TST	     R3, R6				   ; Set cond. codes on	Op1 & Op2
ROM:40015682 02C 16 D1			     BNE	     loc_400156B2			   ; Branch
ROM:40015682
ROM:40015684 02C 02 2B			     CMP	     R3, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40015686 02C 14 D3			     BCC	     loc_400156B2			   ; Branch
ROM:40015686
ROM:40015688 02C 6C 4F			     LDR	     R7, =0x400				   ; Load from Memory
ROM:4001568A 02C 71 26			     MOVS	     R6, #0x71 ; 'q'			   ; Rd	= Op2
ROM:4001568C 02C 30 25			     MOVS	     R5, #0x30 ; '0'			   ; Rd	= Op2
ROM:4001568E 02C 4E 55			     STRB	     R6, [R1,R5]			   ; Store to Memory
ROM:40015690 02C 00 26			     MOVS	     R6, #0				   ; Rd	= Op2
ROM:40015692 02C 70 25			     MOVS	     R5, #0x70 ; 'p'			   ; Rd	= Op2
ROM:40015694 02C 02 2B			     CMP	     R3, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40015696 02C 00 D0			     BEQ	     loc_4001569A			   ; Branch
ROM:40015696
ROM:40015698 02C 80 26			     MOVS	     R6, #0x80 ; 'Ä'			   ; Rd	= Op2
ROM:40015698
ROM:4001569A
ROM:4001569A		     loc_4001569A							   ; CODE XREF:	DoC_something+2EAj
ROM:4001569A 02C 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:4001569C 02C 67 4D			     LDR	     R5, =0x400				   ; Load from Memory
ROM:4001569E 02C 14 20			     MOVS	     R0, #0x14				   ; Rd	= Op2
ROM:4001569E
ROM:400156A0
ROM:400156A0		     loc_400156A0							   ; CODE XREF:	DoC_something+2F8j
ROM:400156A0 02C 4E 5D			     LDRB	     R6, [R1,R5]			   ; Load from Memory
ROM:400156A2 02C 01 38			     SUBS	     R0, #1				   ; Rd	= Op1 -	Op2
ROM:400156A4 02C FC D1			     BNE	     loc_400156A0			   ; Branch
ROM:400156A4
ROM:400156A6
ROM:400156A6		     loc_400156A6							   ; CODE XREF:	DoC_something+304j
ROM:400156A6 02C 48 5D			     LDRB	     R0, [R1,R5]			   ; Load from Memory
ROM:400156A8 02C 4E 5D			     LDRB	     R6, [R1,R5]			   ; Load from Memory
ROM:400156AA 02C 70 40			     EORS	     R0, R6				   ; Rd	= Op1 ^	Op2
ROM:400156AC 02C 01 26			     MOVS	     R6, #1				   ; Rd	= Op2
ROM:400156AE 02C 30 42			     TST	     R0, R6				   ; Set cond. codes on	Op1 & Op2
ROM:400156B0 02C F9 D1			     BNE	     loc_400156A6			   ; Branch
ROM:400156B0
ROM:400156B2
ROM:400156B2		     loc_400156B2							   ; CODE XREF:	DoC_something+2D6j
ROM:400156B2											   ; DoC_something+2DAj
ROM:400156B2 02C 5F 48			     LDR	     R0, =0x200				   ; Load from Memory
ROM:400156B4 02C A3 42			     CMP	     R3, R4				   ; Set cond. codes on	Op1 - Op2
ROM:400156B6 02C 06 D1			     BNE	     loc_400156C6			   ; Branch
ROM:400156B6
ROM:400156B8 02C 01 34			     ADDS	     R4, #1				   ; Rd	= Op1 +	Op2
ROM:400156B8
ROM:400156BA
ROM:400156BA		     loc_400156BA							   ; CODE XREF:	DoC_something+318j
ROM:400156BA 02C CD 5B			     LDRH	     R5, [R1,R7]			   ; Load from Memory
ROM:400156BC 02C 15 80			     STRH	     R5, [R2]				   ; Store to Memory
ROM:400156BE 02C 02 32			     ADDS	     R2, #2				   ; Rd	= Op1 +	Op2
ROM:400156C0 02C 02 37			     ADDS	     R7, #2				   ; Rd	= Op1 +	Op2
ROM:400156C2 02C 02 38			     SUBS	     R0, #2				   ; Rd	= Op1 -	Op2
ROM:400156C4 02C F9 D1			     BNE	     loc_400156BA			   ; Branch
ROM:400156C4
ROM:400156C6
ROM:400156C6		     loc_400156C6							   ; CODE XREF:	DoC_something+30Aj
ROM:400156C6 02C 3F 18			     ADDS	     R7, R7, R0				   ; Rd	= Op1 +	Op2
ROM:400156C8 02C 01 33			     ADDS	     R3, #1				   ; Rd	= Op1 +	Op2
ROM:400156CA 02C 5C 45			     CMP	     R4, R11				   ; Set cond. codes on	Op1 - Op2
ROM:400156CC 02C D7 D1			     BNE	     loc_4001567E			   ; Branch
ROM:400156CC
ROM:400156CE 02C 4A E0			     B		     return_1				   ; Branch
ROM:400156CE
ROM:400156CE		     ; End of function DoC_something
ROM:400156CE
ROM:400156D0
ROM:400156D0		     ; =============== S U B R O U T I N E =======================================
ROM:400156D0
ROM:400156D0
ROM:400156D0		     DoC_something_0							   ; CODE XREF:	DoC_something+118p
ROM:400156D0											   ; DoC_something+172p
ROM:400156D0 000 F2 46			     MOV	     R10, LR				   ; Rd	= Op2
ROM:400156D2 000 30 26			     MOVS	     R6, #0x30 ; '0'			   ; Rd	= Op2
ROM:400156D4 000 00 F0 99 F8		     BL		     DoC_something_11			   ; Branch with Link
ROM:400156D4 000
ROM:400156D8 000 00 F0 4E F8		     BL		     DoC_something_3			   ; Branch with Link
ROM:400156D8 000
ROM:400156DC 000 05 26			     MOVS	     R6, #5				   ; Rd	= Op2
ROM:400156DE 000 00 F0 94 F8		     BL		     DoC_something_11			   ; Branch with Link
ROM:400156DE 000
ROM:400156E2 000 36 25			     MOVS	     R5, #0x36 ; '6'			   ; Rd	= Op2
ROM:400156E4 000 47 46			     MOV	     R7, R8				   ; Rd	= Op2
ROM:400156E6 000 4F 55			     STRB	     R7, [R1,R5]			   ; Store to Memory
ROM:400156E8 000 3E 25			     MOVS	     R5, #0x3E ; '>'			   ; Rd	= Op2
ROM:400156EA 000 4F 53			     STRH	     R7, [R1,R5]			   ; Store to Memory
ROM:400156EC 000 E0 26			     MOVS	     R6, #0xE0 ; '‡'			   ; Rd	= Op2
ROM:400156EE 000 00 F0 8C F8		     BL		     DoC_something_11			   ; Branch with Link
ROM:400156EE 000
ROM:400156F2 000 00 F0 6B F8		     BL		     DoC_something_8			   ; Branch with Link
ROM:400156F2 000
ROM:400156F6 000 1A 25			     MOVS	     R5, #0x1A				   ; Rd	= Op2
ROM:400156F8 000 4E 4F			     LDR	     R7, =0x8000800			   ; Load from Memory
ROM:400156FA 000 4F 53			     STRH	     R7, [R1,R5]			   ; Store to Memory
ROM:400156FC 000 D7 46			     MOV	     PC, R10				   ; Rd	= Op2
ROM:400156FC
ROM:400156FC		     ; End of function DoC_something_0
ROM:400156FC
ROM:400156FE
ROM:400156FE		     ; =============== S U B R O U T I N E =======================================
ROM:400156FE
ROM:400156FE
ROM:400156FE		     DoC_something_1							   ; CODE XREF:	DoC_something_9+14p
ROM:400156FE											   ; DoC_something_9+20p
ROM:400156FE 000 36 25			     MOVS	     R5, #0x36 ; '6'			   ; Rd	= Op2
ROM:40015700 000 18 1C			     MOVS	     R0, R3				   ; Rd	= Op2
ROM:40015702 000 30 43			     ORRS	     R0, R6				   ; Rd	= Op1 |	Op2
ROM:40015704 000 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:40015706 000 00 0A			     LSRS	     R0, R0, #8				   ; Logical Shift Right
ROM:40015708 000 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:4001570A 000 00 0A			     LSRS	     R0, R0, #8				   ; Logical Shift Right
ROM:4001570C 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001570E 000 28 D0			     BEQ	     return_0				   ; Branch
ROM:4001570E
ROM:40015710 000 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:40015712 000 3E 25			     MOVS	     R5, #0x3E ; '>'			   ; Rd	= Op2
ROM:40015714 000 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:40015716 000 F7 46			     MOV	     PC, LR				   ; Rd	= Op2
ROM:40015716
ROM:40015716		     ; End of function DoC_something_1
ROM:40015716
ROM:40015718
ROM:40015718		     ; =============== S U B R O U T I N E =======================================
ROM:40015718
ROM:40015718
ROM:40015718		     DoC_something_2							   ; CODE XREF:	DoC_something+1FAp
ROM:40015718											   ; DoC_something+264p
ROM:40015718 000 F2 46			     MOV	     R10, LR				   ; Rd	= Op2
ROM:4001571A 000 00 27			     MOVS	     R7, #0				   ; Rd	= Op2
ROM:4001571C 000 00 26			     MOVS	     R6, #0				   ; Rd	= Op2
ROM:4001571E 000 00 F0 38 F8		     BL		     DoC_something_4			   ; Branch with Link
ROM:4001571E 000
ROM:40015722 000 36 25			     MOVS	     R5, #0x36 ; '6'			   ; Rd	= Op2
ROM:40015724 000 80 20			     MOVS	     R0, #0x80 ; 'Ä'			   ; Rd	= Op2
ROM:40015726 000 46 46			     MOV	     R6, R8				   ; Rd	= Op2
ROM:40015728 000 06 42			     TST	     R6, R0				   ; Set cond. codes on	Op1 & Op2
ROM:4001572A 000 04 D0			     BEQ	     loc_40015736			   ; Branch
ROM:4001572A
ROM:4001572C 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001572E 000 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:40015730 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40015732 000 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:40015734 000 06 E0			     B		     loc_40015744			   ; Branch
ROM:40015734
ROM:40015736		     ; ---------------------------------------------------------------------------
ROM:40015736
ROM:40015736		     loc_40015736							   ; CODE XREF:	DoC_something_2+12j
ROM:40015736 000 40 46			     MOV	     R0, R8				   ; Rd	= Op2
ROM:40015738 000 7F 26			     MOVS	     R6, #0x7F ; ''			   ; Rd	= Op2
ROM:4001573A 000 30 40			     ANDS	     R0, R6				   ; Rd	= Op1 &	Op2
ROM:4001573C 000 C0 00			     LSLS	     R0, R0, #3				   ; Logical Shift Left
ROM:4001573E 000 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:40015740 000 40 46			     MOV	     R0, R8				   ; Rd	= Op2
ROM:40015742 000 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:40015742
ROM:40015744
ROM:40015744		     loc_40015744							   ; CODE XREF:	DoC_something_2+1Cj
ROM:40015744 000 18 1C			     MOVS	     R0, R3				   ; Rd	= Op2
ROM:40015746 000 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:40015748 000 00 0A			     LSRS	     R0, R0, #8				   ; Logical Shift Right
ROM:4001574A 000 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:4001574C 000 00 0A			     LSRS	     R0, R0, #8				   ; Logical Shift Right
ROM:4001574E 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40015750 000 07 D0			     BEQ	     return_0				   ; Branch
ROM:40015750
ROM:40015752 000 48 55			     STRB	     R0, [R1,R5]			   ; Store to Memory
ROM:40015754 000 02 25			     MOVS	     R5, #2				   ; Rd	= Op2
ROM:40015756 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:40015758 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:4001575A 000 30 26			     MOVS	     R6, #0x30 ; '0'			   ; Rd	= Op2
ROM:4001575C 000 00 F0 1B F8		     BL		     DoC_something_5			   ; Branch with Link
ROM:4001575C 000
ROM:40015760 000 D7 46			     MOV	     PC, R10				   ; Rd	= Op2
ROM:40015760
ROM:40015762		     ; ---------------------------------------------------------------------------
ROM:40015762
ROM:40015762		     return_0								   ; CODE XREF:	DoC_something+A2j
ROM:40015762											   ; DoC_something+ACj	...
ROM:40015762 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015764 000 00 E0			     B		     return				   ; Branch
ROM:40015764
ROM:40015766		     ; ---------------------------------------------------------------------------
ROM:40015766
ROM:40015766		     return_1								   ; CODE XREF:	DoC_something+1BEj
ROM:40015766											   ; DoC_something+2BEj ...
ROM:40015766 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40015766
ROM:40015768
ROM:40015768		     return								   ; CODE XREF:	DoC_something_2+4Cj
ROM:40015768 000 04 BC			     POP	     {R2}				   ; Pop registers
ROM:4001576A -04 F8 BC			     POP	     {R3-R7}				   ; Pop registers
ROM:4001576C -18 98 46			     MOV	     R8, R3				   ; Rd	= Op2
ROM:4001576E -18 A1 46			     MOV	     R9, R4				   ; Rd	= Op2
ROM:40015770 -18 AA 46			     MOV	     R10, R5				   ; Rd	= Op2
ROM:40015772 -18 B3 46			     MOV	     R11, R6				   ; Rd	= Op2
ROM:40015774 -18 BC 46			     MOV	     R12, R7				   ; Rd	= Op2
ROM:40015776 -18 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:40015776
ROM:40015776		     ; End of function DoC_something_2
ROM:40015776
ROM:40015778
ROM:40015778		     ; =============== S U B R O U T I N E =======================================
ROM:40015778
ROM:40015778
ROM:40015778		     DoC_something_3							   ; CODE XREF:	DoC_something+E8p
ROM:40015778											   ; DoC_something_0+8p
ROM:40015778 000 3E 25			     MOVS	     R5, #0x3E ; '>'			   ; Rd	= Op2
ROM:4001577A 000 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:4001577C 000 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:4001577E 000 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:40015780 000 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:40015782 000 1A 25			     MOVS	     R5, #0x1A				   ; Rd	= Op2
ROM:40015784 000 0F 1C			     MOVS	     R7, R1				   ; Rd	= Op2
ROM:40015786 000 38 37			     ADDS	     R7, #0x38 ; '8'			   ; Rd	= Op1 +	Op2
ROM:40015788 000 4F 53			     STRH	     R7, [R1,R5]			   ; Store to Memory
ROM:40015788
ROM:4001578A
ROM:4001578A		     wait_loop								   ; CODE XREF:	DoC_something_3+16j
ROM:4001578A 000 38 78			     LDRB	     R0, [R7]				   ; Load from Memory
ROM:4001578C 000 C0 07			     LSLS	     R0, R0, #0x1F			   ; Logical Shift Left
ROM:4001578E 000 FC D0			     BEQ	     wait_loop				   ; Branch
ROM:4001578E
ROM:40015790 000 F7 46			     MOV	     PC, LR				   ; Rd	= Op2
ROM:40015790
ROM:40015790		     ; End of function DoC_something_3
ROM:40015790
ROM:40015792
ROM:40015792		     ; =============== S U B R O U T I N E =======================================
ROM:40015792
ROM:40015792
ROM:40015792		     ; int __cdecl DoC_something_4(__int32 base_addr)
ROM:40015792		     DoC_something_4							   ; CODE XREF:	DoC_something+1E8p
ROM:40015792											   ; DoC_something_2+6p
ROM:40015792 000 32 25			     MOVS	     R5, #0x32 ; '2'			   ; Rd	= Op2
ROM:40015794 000 4F 53			     STRH	     R7, [R1,R5]			   ; Store to Memory
ROM:40015794
ROM:40015794		     ; End of function DoC_something_4
ROM:40015794
ROM:40015796
ROM:40015796		     ; =============== S U B R O U T I N E =======================================
ROM:40015796
ROM:40015796
ROM:40015796		     ; int __cdecl DoC_something_5(__int32 base_addr)
ROM:40015796		     DoC_something_5							   ; CODE XREF:	DoC_something+20Ap
ROM:40015796											   ; DoC_something_2+44p
ROM:40015796 000 34 25			     MOVS	     R5, #0x34 ; '4'			   ; Rd	= Op2
ROM:40015798 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:4001579A 000 02 25			     MOVS	     R5, #2				   ; Rd	= Op2
ROM:4001579C 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:4001579E 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:400157A0 000 F7 46			     MOV	     PC, LR				   ; Rd	= Op2
ROM:400157A0
ROM:400157A0		     ; End of function DoC_something_5
ROM:400157A0
ROM:400157A2
ROM:400157A2		     ; =============== S U B R O U T I N E =======================================
ROM:400157A2
ROM:400157A2
ROM:400157A2		     ; int __cdecl DoC_something_6(__int32 value, __int32 base_addr)
ROM:400157A2		     DoC_something_6							   ; CODE XREF:	DoC_something+1ECp
ROM:400157A2											   ; DoC_something:loc_400155BCp ...
ROM:400157A2 000 02 25			     MOVS	     R5, #2				   ; Rd	= Op2
ROM:400157A4 000 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:400157A6 000 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:400157A8 000 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:400157AA 000 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:400157AC 000 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:400157AE 000 48 53			     STRH	     R0, [R1,R5]			   ; Store to Memory
ROM:400157B0 000 0F 1C			     MOVS	     R7, R1				   ; Rd	= Op2
ROM:400157B2 000 3A 37			     ADDS	     R7, #0x3A ; ':'			   ; Rd	= Op1 +	Op2
ROM:400157B2
ROM:400157B4
ROM:400157B4		     wait_loop								   ; CODE XREF:	DoC_something_6+16j
ROM:400157B4 000 38 78			     LDRB	     R0, [R7]				   ; Load from Memory
ROM:400157B6 000 C0 07			     LSLS	     R0, R0, #0x1F			   ; Logical Shift Left
ROM:400157B8 000 FC D0			     BEQ	     wait_loop				   ; Branch
ROM:400157B8
ROM:400157BA 000 F7 46			     MOV	     PC, LR				   ; Rd	= Op2
ROM:400157BA
ROM:400157BA		     ; End of function DoC_something_6
ROM:400157BA
ROM:400157BC
ROM:400157BC		     ; =============== S U B R O U T I N E =======================================
ROM:400157BC
ROM:400157BC
ROM:400157BC		     ; int __cdecl DoC_something_7(__int32 addr)
ROM:400157BC		     DoC_something_7							   ; CODE XREF:	DoC_something+26Cp
ROM:400157BC 000 20 4E			     LDR	     R6, =0x9A0F			   ; Load from Memory
ROM:400157BE 000 40 25			     MOVS	     R5, #0x40 ; '@'			   ; Rd	= Op2
ROM:400157C0 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:400157C2 000 02 25			     MOVS	     R5, #2				   ; Rd	= Op2
ROM:400157C4 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:400157C6 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:400157C8 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:400157CA 000 F7 46			     MOV	     PC, LR				   ; Rd	= Op2
ROM:400157CA
ROM:400157CA		     ; End of function DoC_something_7
ROM:400157CA
ROM:400157CC
ROM:400157CC		     ; =============== S U B R O U T I N E =======================================
ROM:400157CC
ROM:400157CC
ROM:400157CC		     ; int __cdecl DoC_something_8(__int32 base_addr)
ROM:400157CC		     DoC_something_8							   ; CODE XREF:	DoC_something_0+22p
ROM:400157CC 000 1D 4E			     LDR	     R6, =0x8A0F			   ; Load from Memory
ROM:400157CE 000 40 25			     MOVS	     R5, #0x40 ; '@'			   ; Rd	= Op2
ROM:400157D0 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:400157D2 000 3E 25			     MOVS	     R5, #0x3E ; '>'			   ; Rd	= Op2
ROM:400157D4 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:400157D6 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:400157D8 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:400157DA 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:400157DC 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:400157DE 000 F7 46			     MOV	     PC, LR				   ; Rd	= Op2
ROM:400157DE
ROM:400157DE		     ; End of function DoC_something_8
ROM:400157DE
ROM:400157E0
ROM:400157E0		     ; =============== S U B R O U T I N E =======================================
ROM:400157E0
ROM:400157E0
ROM:400157E0		     DoC_something_9							   ; CODE XREF:	DoC_something+100p
ROM:400157E0											   ; DoC_something+16Ep
ROM:400157E0 000 F2 46			     MOV	     R10, LR				   ; Rd	= Op2
ROM:400157E2 000 0E 27			     MOVS	     R7, #0xE				   ; Rd	= Op2
ROM:400157E4 000 00 26			     MOVS	     R6, #0				   ; Rd	= Op2
ROM:400157E6 000 00 F0 0E F8		     BL		     DoC_something_10			   ; Branch with Link
ROM:400157E6 000
ROM:400157EA 000 12 27			     MOVS	     R7, #0x12				   ; Rd	= Op2
ROM:400157EC 000 60 26			     MOVS	     R6, #0x60 ; '`'			   ; Rd	= Op2
ROM:400157EE 000 00 F0 0A F8		     BL		     DoC_something_10			   ; Branch with Link
ROM:400157EE 000
ROM:400157F2 000 00 26			     MOVS	     R6, #0				   ; Rd	= Op2
ROM:400157F4 000 FF F7 83 FF		     BL		     DoC_something_1			   ; Branch with Link
ROM:400157F4 000
ROM:400157F8 000 60 26			     MOVS	     R6, #0x60 ; '`'			   ; Rd	= Op2
ROM:400157FA 000 00 F0 06 F8		     BL		     DoC_something_11			   ; Branch with Link
ROM:400157FA 000
ROM:400157FE 000 40 26			     MOVS	     R6, #0x40 ; '@'			   ; Rd	= Op2
ROM:40015800 000 FF F7 7D FF		     BL		     DoC_something_1			   ; Branch with Link
ROM:40015800 000
ROM:40015804 000 D7 46			     MOV	     PC, R10				   ; Rd	= Op2
ROM:40015804
ROM:40015804		     ; End of function DoC_something_9
ROM:40015804
ROM:40015806
ROM:40015806		     ; =============== S U B R O U T I N E =======================================
ROM:40015806
ROM:40015806
ROM:40015806		     DoC_something_10							   ; CODE XREF:	DoC_something+E4p
ROM:40015806											   ; DoC_something+F4p	...
ROM:40015806 000 32 25			     MOVS	     R5, #0x32 ; '2'			   ; Rd	= Op2
ROM:40015808 000 4F 53			     STRH	     R7, [R1,R5]			   ; Store to Memory
ROM:40015808
ROM:40015808		     ; End of function DoC_something_10
ROM:40015808
ROM:4001580A
ROM:4001580A		     ; =============== S U B R O U T I N E =======================================
ROM:4001580A
ROM:4001580A
ROM:4001580A		     DoC_something_11							   ; CODE XREF:	DoC_something+FAp
ROM:4001580A											   ; DoC_something_0+4p ...
ROM:4001580A 000 34 25			     MOVS	     R5, #0x34 ; '4'			   ; Rd	= Op2
ROM:4001580C 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:4001580E 000 3E 25			     MOVS	     R5, #0x3E ; '>'			   ; Rd	= Op2
ROM:40015810 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:40015812 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:40015814 000 F7 46			     MOV	     PC, LR				   ; Rd	= Op2
ROM:40015814
ROM:40015814		     ; End of function DoC_something_11
ROM:40015814
ROM:40015816
ROM:40015816		     ; =============== S U B R O U T I N E =======================================
ROM:40015816
ROM:40015816
ROM:40015816		     DoC_something_12							   ; CODE XREF:	DoC_something+214p
ROM:40015816 000 0C 4E			     LDR	     R6, =0x8004			   ; Load from Memory
ROM:40015818 000 40 25			     MOVS	     R5, #0x40 ; '@'			   ; Rd	= Op2
ROM:4001581A 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:4001581C 000 02 25			     MOVS	     R5, #2				   ; Rd	= Op2
ROM:4001581E 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:40015820 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:40015822 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:40015824 000 4E 53			     STRH	     R6, [R1,R5]			   ; Store to Memory
ROM:40015826 000 F7 46			     MOV	     PC, LR				   ; Rd	= Op2
ROM:40015826
ROM:40015826		     ; End of function DoC_something_12
ROM:40015826
ROM:40015826		     ; ---------------------------------------------------------------------------
ROM:40015828 FF	FF 00 00     dword_40015828  DCD 0xFFFF						   ; DATA XREF:	DoC_something+92r
ROM:4001582C 54	49 42 54     dword_4001582C  DCD 0x54424954					   ; DATA XREF:	DoC_something+11Cr
ROM:4001582C											   ; DoC_something+218r
ROM:40015830 00	02 00 00     dword_40015830  DCD 0x200						   ; DATA XREF:	DoC_something+176r
ROM:40015830											   ; DoC_something+1AEr ...
ROM:40015834 00	08 00 08     dword_40015834  DCD 0x8000800					   ; DATA XREF:	DoC_something+21Ar
ROM:40015834											   ; DoC_something+274r ...
ROM:40015838 00	00 00 08     dword_40015838  DCD CH_BASE					   ; DATA XREF:	DoC_something+2CAr
ROM:4001583C 00	04 00 00     dword_4001583C  DCD 0x400						   ; DATA XREF:	DoC_something+2DCr
ROM:4001583C											   ; DoC_something+2F0r
ROM:40015840 0F	9A 00 00     dword_40015840  DCD 0x9A0F						   ; DATA XREF:	DoC_something_7r
ROM:40015844 0F	8A 00 00     dword_40015844  DCD 0x8A0F						   ; DATA XREF:	DoC_something_8r
ROM:40015848 04	80 00 00     dword_40015848  DCD 0x8004						   ; DATA XREF:	DoC_something_12r
ROM:4001584C
ROM:4001584C		     ; =============== S U B R O U T I N E =======================================
ROM:4001584C
ROM:4001584C
ROM:4001584C		     boot_main								   ; CODE XREF:	main+48p
ROM:4001584C
ROM:4001584C		     var_90	     = -0x90
ROM:4001584C		     memory	     = -0x8C
ROM:4001584C		     var_44	     = -0x44
ROM:4001584C		     var_38	     = -0x38
ROM:4001584C		     var_34	     = -0x34
ROM:4001584C		     var_2C	     = -0x2C
ROM:4001584C		     var_28	     = -0x28
ROM:4001584C		     var_27	     = -0x27
ROM:4001584C		     var_26	     = -0x26
ROM:4001584C		     var_25	     = -0x25
ROM:4001584C
ROM:4001584C 000 2D E9 F0 47		     PUSH.W	     {R4-R10,LR}			   ; Push registers
ROM:40015850 020 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:40015852 020 69 4F			     LDR	     R7, =memory_buffer			   ; Load from Memory
ROM:40015854 020 9C B0			     SUB	     SP, SP, #112			   ; Rd	= Op1 -	Op2
ROM:40015856 090 8A 46			     MOV	     R10, R1				   ; Rd	= Op2
ROM:40015858 090 38 68			     LDR	     R0, [R7]				   ; Load from Memory
ROM:4001585A 090 40 F0 08 00		     ORR.W	     R0, R0, #tracing_Booting_started	   ; Booting started
ROM:4001585E 090 38 60			     STR	     R0, [R7]				   ; Store to Memory
ROM:40015860 090 28 88			     LDRH	     R0, [R5]				   ; Load from Memory
ROM:40015862 090 C0 07			     LSLS	     R0, R0, #31			   ; Logical Shift Left
ROM:40015864 090 36 D1			     BNE	     loc_400158D4			   ; Branch
ROM:40015864
ROM:40015866 090 01 20			     MOVS	     R0, #1				   ; arg_1
ROM:40015868 090 13 A9			     ADD	     R1, SP, #0x90+var_44		   ; arg_2
ROM:4001586A 090 02 F0 E7 FB		     BL		     boot_SBC_scratchpad_check		   ; Branch with Link
ROM:4001586A 090
ROM:4001586E 090 88 BB			     CBNZ	     R0, loc_400158D4			   ; Compare and Branch	on Non-Zero
ROM:4001586E
ROM:40015870 090 38 68			     LDR	     R0, [R7]				   ; Load from Memory
ROM:40015872 090 40 F0 00 50		     ORR.W	     R0, R0, #0x20000000		   ; Rd	= Op1 |	Op2
ROM:40015876 090 38 60			     STR	     R0, [R7]				   ; Store to Memory
ROM:40015878 090 08 22			     MOVS	     R2, #8				   ; Rd	= Op2
ROM:4001587A 090 28 88			     LDRH	     R0, [R5]				   ; Load from Memory
ROM:4001587C 090 40 F4 00 70		     ORR.W	     R0, R0, #0x200			   ; Rd	= Op1 |	Op2
ROM:40015880 090 28 80			     STRH	     R0, [R5]				   ; Store to Memory
ROM:40015882 090 BD F8 4C 10		     LDRH.W	     R1, [SP,#0x90+var_44]		   ; Load from Memory
ROM:40015886 090 02 EA 51 11		     AND.W	     R1, R2, R1,LSR#5			   ; Rd	= Op1 &	Op2
ROM:4001588A 090 20 22			     MOVS	     R2, #0x20 ; ' '			   ; Rd	= Op2
ROM:4001588C 090 08 43			     ORRS	     R0, R1				   ; Rd	= Op1 |	Op2
ROM:4001588E 090 28 80			     STRH	     R0, [R5]				   ; Store to Memory
ROM:40015890 090 BD F8 4C 10		     LDRH.W	     R1, [SP,#0x90+var_44]		   ; Load from Memory
ROM:40015894 090 01 F0 01 01		     AND.W	     R1, R1, #1				   ; Rd	= Op1 &	Op2
ROM:40015898 090 40 EA 01 10		     ORR.W	     R0, R0, R1,LSL#4			   ; Rd	= Op1 |	Op2
ROM:4001589C 090 28 80			     STRH	     R0, [R5]				   ; Store to Memory
ROM:4001589E 090 BD F8 4C 10		     LDRH.W	     R1, [SP,#0x90+var_44]		   ; Load from Memory
ROM:400158A2 090 02 EA 01 11		     AND.W	     R1, R2, R1,LSL#4			   ; Rd	= Op1 &	Op2
ROM:400158A6 090 40 22			     MOVS	     R2, #0x40 ; '@'			   ; Rd	= Op2
ROM:400158A8 090 08 43			     ORRS	     R0, R1				   ; Rd	= Op1 |	Op2
ROM:400158AA 090 28 80			     STRH	     R0, [R5]				   ; Store to Memory
ROM:400158AC 090 BD F8 4C 10		     LDRH.W	     R1, [SP,#0x90+var_44]		   ; Load from Memory
ROM:400158B0 090 02 EA 01 11		     AND.W	     R1, R2, R1,LSL#4			   ; Rd	= Op1 &	Op2
ROM:400158B4 090 80 22			     MOVS	     R2, #0x80 ; 'Ä'			   ; Rd	= Op2
ROM:400158B6 090 08 43			     ORRS	     R0, R1				   ; Rd	= Op1 |	Op2
ROM:400158B8 090 28 80			     STRH	     R0, [R5]				   ; Store to Memory
ROM:400158BA 090 BD F8 4C 10		     LDRH.W	     R1, [SP,#0x90+var_44]		   ; Load from Memory
ROM:400158BE 090 02 EA 01 11		     AND.W	     R1, R2, R1,LSL#4			   ; Rd	= Op1 &	Op2
ROM:400158C2 090 52 00			     LSLS	     R2, R2, #1				   ; Logical Shift Left
ROM:400158C4 090 08 43			     ORRS	     R0, R1				   ; Rd	= Op1 |	Op2
ROM:400158C6 090 28 80			     STRH	     R0, [R5]				   ; Store to Memory
ROM:400158C8 090 BD F8 4C 10		     LDRH.W	     R1, [SP,#0x90+var_44]		   ; Load from Memory
ROM:400158CC 090 02 EA 01 11		     AND.W	     R1, R2, R1,LSL#4			   ; Rd	= Op1 &	Op2
ROM:400158D0 090 08 43			     ORRS	     R0, R1				   ; Rd	= Op1 |	Op2
ROM:400158D2 090 28 80			     STRH	     R0, [R5]				   ; Store to Memory
ROM:400158D2
ROM:400158D4
ROM:400158D4		     loc_400158D4							   ; CODE XREF:	boot_main+18j
ROM:400158D4											   ; boot_main+22j
ROM:400158D4 090 13 AA			     ADD	     R2, SP, #0x90+var_44		   ; Rd	= Op1 +	Op2
ROM:400158D6 090 28 88			     LDRH	     R0, [R5]				   ; Load from Memory
ROM:400158D8 090 17 A9			     ADD	     R1, SP, #0x90+var_34		   ; Rd	= Op1 +	Op2
ROM:400158DA 090 00 F0 95 FA		     BL		     boot_table_build			   ; Branch with Link
ROM:400158DA 090
ROM:400158DE 090 4F F0 00 08		     MOV.W	     R8, #0				   ; Rd	= Op2
ROM:400158E2 090 4F F0 FF 39		     MOV.W	     R9, #0xFFFFFFFF			   ; Rd	= Op2
ROM:400158E6 090 8D F8 69 80		     STRB.W	     R8, [SP,#0x90+var_27]		   ; Store to Memory
ROM:400158EA 090 44 46			     MOV	     R4, R8				   ; Rd	= Op2
ROM:400158EC 090 17 AE			     ADD	     R6, SP, #0x90+var_34		   ; Rd	= Op1 +	Op2
ROM:400158EE 090 CD F8 64 90		     STR.W	     R9, [SP,#0x90+var_2C]		   ; Store to Memory
ROM:400158F2 090 8D F8 04 80		     STRB.W	     R8, [SP,#0x90+memory]		   ; Store to Memory
ROM:400158F2 090
ROM:400158F6
ROM:400158F6		     loc_400158F6							   ; CODE XREF:	boot_main+194j
ROM:400158F6 090 30 5D			     LDRB	     R0, [R6,R4]			   ; arg
ROM:400158F8 090 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400158FA 090 6E D0			     BEQ	     loc_400159DA			   ; Branch
ROM:400158FA
ROM:400158FC 090 07 28			     CMP	     R0, #7				   ; Set cond. codes on	Op1 - Op2
ROM:400158FE 090 11 D8			     BHI	     loc_40015924			   ; Branch
ROM:400158FE
ROM:40015900 090 39 68			     LDR	     R1, [R7]				   ; Load from Memory
ROM:40015902 090 41 F0 10 01		     ORR.W	     R1, R1, #0x10			   ; Rd	= Op1 |	Op2
ROM:40015906 090 39 60			     STR	     R1, [R7]				   ; Store to Memory
ROM:40015908 090 8D F8 6A A0		     STRB.W	     R10, [SP,#0x90+var_26]		   ; Store to Memory
ROM:4001590C 090 8D F8 68 80		     STRB.W	     R8, [SP,#0x90+var_28]		   ; Store to Memory
ROM:40015910 090 8D F8 6B 80		     STRB.W	     R8, [SP,#0x90+var_25]		   ; Store to Memory
ROM:40015914 090 00 F0 90 FD		     BL		     sub_40016438			   ; Branch with Link
ROM:40015914 090
ROM:40015918 090 19 AA			     ADD	     R2, SP, #0x90+var_2C		   ; Rd	= Op1 +	Op2
ROM:4001591A 090 31 5D			     LDRB	     R1, [R6,R4]			   ; Load from Memory
ROM:4001591C 090 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:4001591E 090 01 F0 BD F8		     BL		     process_memory_dev_bootup		   ; Branch with Link
ROM:4001591E 090
ROM:40015922 090 5A E0			     B		     loc_400159DA			   ; Branch
ROM:40015922
ROM:40015924		     ; ---------------------------------------------------------------------------
ROM:40015924
ROM:40015924		     loc_40015924							   ; CODE XREF:	boot_main+B2j
ROM:40015924 090 10 28			     CMP	     R0, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:40015926 090 58 D3			     BCC	     loc_400159DA			   ; Branch
ROM:40015926
ROM:40015928 090 39 68			     LDR	     R1, [R7]				   ; Load from Memory
ROM:4001592A 090 41 F0 40 01		     ORR.W	     R1, R1, #0x40			   ; Rd	= Op1 |	Op2
ROM:4001592E 090 39 60			     STR	     R1, [R7]				   ; Store to Memory
ROM:40015930 090 00 F0 82 FD		     BL		     sub_40016438			   ; Branch with Link
ROM:40015930 090
ROM:40015934 090 01 F0 68 FF		     BL		     wdt_2_stop				   ; Branch with Link
ROM:40015934 090
ROM:40015938 090 01 A9			     ADD	     R1, SP, #0x90+memory		   ; memory
ROM:4001593A 090 30 5D			     LDRB	     R0, [R6,R4]			   ; arg_1
ROM:4001593C 090 02 F0 82 FE		     BL		     ROM_CRC_check			   ; Branch with Link
ROM:4001593C 090
ROM:40015940 090 19 AB			     ADD	     R3, SP, #0x90+var_2C		   ; Rd	= Op1 +	Op2
ROM:40015942 090 CD F8 58 90		     STR.W	     R9, [SP,#0x90+var_38]		   ; Store to Memory
ROM:40015946 090 01 AA			     ADD	     R2, SP, #0x90+memory		   ; Rd	= Op1 +	Op2
ROM:40015948 090 00 93			     STR	     R3, [SP,#0x90+var_90]		   ; Store to Memory
ROM:4001594A 090 16 AB			     ADD	     R3, SP, #0x90+var_38		   ; Rd	= Op1 +	Op2
ROM:4001594C 090 31 5D			     LDRB	     R1, [R6,R4]			   ; Load from Memory
ROM:4001594E 090 28 46			     MOV	     R0, R5				   ; int
ROM:40015950 090 02 F0 52 F8		     BL		     process_non_memory_bootup		   ; Branch with Link
ROM:40015950 090
ROM:40015954 090 01 F0 66 FF		     BL		     wdt_2_start			   ; Branch with Link
ROM:40015954 090
ROM:40015958 090 16 98			     LDR	     R0, [SP,#0x90+var_38]		   ; Load from Memory
ROM:4001595A 090 41 1C			     ADDS	     R1, R0, #1				   ; Rd	= Op1 +	Op2
ROM:4001595C 090 33 D0			     BEQ	     loc_400159C6			   ; Branch
ROM:4001595C
ROM:4001595E 090 20 F4 7F 41		     BIC.W	     R1, R0, #0xFF00			   ; Rd	= Op1 &	~Op2
ROM:40015962 090 26 4A			     LDR	     R2, =BOOTCH_TO_VOID		   ; Load from Memory
ROM:40015964 090 19 90			     STR	     R0, [SP,#0x90+var_2C]		   ; Store to Memory
ROM:40015966 090 91 42			     CMP	     R1, R2				   ; Set cond. codes on	Op1 - Op2
ROM:40015968 090 07 D1			     BNE	     loc_4001597A			   ; Branch
ROM:40015968
ROM:4001596A 090 39 68			     LDR	     R1, [R7]				   ; Load from Memory
ROM:4001596C 090 41 F0 80 01		     ORR.W	     R1, R1, #0x80			   ; Rd	= Op1 |	Op2
ROM:40015970 090 39 60			     STR	     R1, [R7]				   ; Store to Memory
ROM:40015972 090 00 0A			     LSRS	     R0, R0, #8				   ; Logical Shift Right
ROM:40015974 090 31 19			     ADDS	     R1, R6, R4				   ; Rd	= Op1 +	Op2
ROM:40015976 090 48 70			     STRB	     R0, [R1,#1]			   ; Store to Memory
ROM:40015978 090 25 E0			     B		     loc_400159C6			   ; Branch
ROM:40015978
ROM:4001597A		     ; ---------------------------------------------------------------------------
ROM:4001597A
ROM:4001597A		     loc_4001597A							   ; CODE XREF:	boot_main+11Cj
ROM:4001597A 090 21 49			     LDR	     R1, =0xB0030002			   ; Load from Memory
ROM:4001597C 090 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:4001597E 090 07 D1			     BNE	     loc_40015990			   ; Branch
ROM:4001597E
ROM:40015980 090 38 68			     LDR	     R0, [R7]				   ; Load from Memory
ROM:40015982 090 40 F4 00 70		     ORR.W	     R0, R0, #0x200			   ; Rd	= Op1 |	Op2
ROM:40015986 090 38 60			     STR	     R0, [R7]				   ; Store to Memory
ROM:40015988 090 02 20			     MOVS	     R0, #2				   ; Rd	= Op2
ROM:4001598A 090 8D F8 69 00		     STRB.W	     R0, [SP,#0x90+var_27]		   ; Store to Memory
ROM:4001598E 090 1A E0			     B		     loc_400159C6			   ; Branch
ROM:4001598E
ROM:40015990		     ; ---------------------------------------------------------------------------
ROM:40015990
ROM:40015990		     loc_40015990							   ; CODE XREF:	boot_main+132j
ROM:40015990 090 38 B9			     CBNZ	     R0, loc_400159A2			   ; Compare and Branch	on Non-Zero
ROM:40015990
ROM:40015992 090 30 5D			     LDRB	     R0, [R6,R4]			   ; Load from Memory
ROM:40015994 090 12 28			     CMP	     R0, #0x12				   ; Set cond. codes on	Op1 - Op2
ROM:40015996 090 08 D1			     BNE	     loc_400159AA			   ; Branch
ROM:40015996
ROM:40015998 090 28 88			     LDRH	     R0, [R5]				   ; Load from Memory
ROM:4001599A 090 40 F4 80 60		     ORR.W	     R0, R0, #0x400			   ; Rd	= Op1 |	Op2
ROM:4001599E 090 28 80			     STRH	     R0, [R5]				   ; Store to Memory
ROM:400159A0 090 11 E0			     B		     loc_400159C6			   ; Branch
ROM:400159A0
ROM:400159A2		     ; ---------------------------------------------------------------------------
ROM:400159A2
ROM:400159A2		     loc_400159A2							   ; CODE XREF:	boot_main:loc_40015990j
ROM:400159A2 090 16 49			     LDR	     R1, =BOOTCH_TO_VOID		   ; Load from Memory
ROM:400159A4 090 09 1F			     SUBS	     R1, R1, #4				   ; Rd	= Op1 -	Op2
ROM:400159A6 090 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:400159A8 090 0D D0			     BEQ	     loc_400159C6			   ; Branch
ROM:400159A8
ROM:400159AA
ROM:400159AA		     loc_400159AA							   ; CODE XREF:	boot_main+14Aj
ROM:400159AA 090 38 68			     LDR	     R0, [R7]				   ; Load from Memory
ROM:400159AC 090 40 F4 80 70		     ORR.W	     R0, R0, #0x100			   ; Rd	= Op1 |	Op2
ROM:400159B0 090 38 60			     STR	     R0, [R7]				   ; Store to Memory
ROM:400159B2 090 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400159B2
ROM:400159B4
ROM:400159B4		     loc_400159B4							   ; CODE XREF:	boot_main+178j
ROM:400159B4 090 31 5C			     LDRB	     R1, [R6,R0]			   ; Load from Memory
ROM:400159B6 090 10 29			     CMP	     R1, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:400159B8 090 01 D3			     BCC	     loc_400159BE			   ; Branch
ROM:400159B8
ROM:400159BA 090 06 F8 00 80		     STRB.W	     R8, [R6,R0]			   ; Store to Memory
ROM:400159BA 090
ROM:400159BE
ROM:400159BE		     loc_400159BE							   ; CODE XREF:	boot_main+16Cj
ROM:400159BE 090 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:400159C0 090 C0 B2			     UXTB	     R0, R0				   ; Unsigned extend byte to word
ROM:400159C2 090 08 28			     CMP	     R0, #8				   ; Set cond. codes on	Op1 - Op2
ROM:400159C4 090 F6 D3			     BCC	     loc_400159B4			   ; Branch
ROM:400159C4
ROM:400159C6
ROM:400159C6		     loc_400159C6							   ; CODE XREF:	boot_main+110j
ROM:400159C6											   ; boot_main+12Cj ...
ROM:400159C6 090 30 5D			     LDRB	     R0, [R6,R4]			   ; Load from Memory
ROM:400159C8 090 13 28			     CMP	     R0, #0x13				   ; Set cond. codes on	Op1 - Op2
ROM:400159CA 090 06 D1			     BNE	     loc_400159DA			   ; Branch
ROM:400159CA
ROM:400159CC 090 9D F8 69 00		     LDRB.W	     R0, [SP,#0x90+var_27]		   ; Load from Memory
ROM:400159D0 090 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:400159D2 090 02 D0			     BEQ	     loc_400159DA			   ; Branch
ROM:400159D2
ROM:400159D4 090 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400159D6 090 8D F8 69 00		     STRB.W	     R0, [SP,#0x90+var_27]		   ; Store to Memory
ROM:400159D6 090
ROM:400159DA
ROM:400159DA		     loc_400159DA							   ; CODE XREF:	boot_main+AEj
ROM:400159DA											   ; boot_main+D6j ...
ROM:400159DA 090 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:400159DC 090 E4 B2			     UXTB	     R4, R4				   ; Unsigned extend byte to word
ROM:400159DE 090 08 2C			     CMP	     R4, #8				   ; Set cond. codes on	Op1 - Op2
ROM:400159E0 090 89 D3			     BCC	     loc_400158F6			   ; Branch
ROM:400159E0
ROM:400159E2 090 38 68			     LDR	     R0, [R7]				   ; Load from Memory
ROM:400159E4 090 40 F0 20 00		     ORR.W	     R0, R0, #0x20			   ; Rd	= Op1 |	Op2
ROM:400159E8 090 38 60			     STR	     R0, [R7]				   ; Store to Memory
ROM:400159EA 090 06 48			     LDR	     R0, =exp_BOOT_FAIL_		   ; func
ROM:400159EC 090 FE F7 68 EB		     BLX	     call_dead_loops			   ; jump at address, stored in	R0
ROM:400159EC 090
ROM:400159F0 090 1C B0			     ADD	     SP, SP, #0x70			   ; Rd	= Op1 +	Op2
ROM:400159F2 020 BD E8 F0 87		     POP.W	     {R4-R10,PC}			   ; Pop registers
ROM:400159F2 020
ROM:400159F2		     ; End of function boot_main
ROM:400159F2
ROM:400159F2		     ; ---------------------------------------------------------------------------
ROM:400159F6 00	00			     DCW 0
ROM:400159F8 B0	FF 20 40     off_400159F8    DCD memory_buffer					   ; DATA XREF:	boot_main+6r
ROM:400159FC 06	00 03 F0     dword_400159FC  DCD BOOTCH_TO_VOID					   ; DATA XREF:	boot_main+116r
ROM:400159FC											   ; boot_main:loc_400159A2r
ROM:40015A00 02	00 03 B0     dword_40015A00  DCD 0xB0030002					   ; DATA XREF:	boot_main:loc_4001597Ar
ROM:40015A04		     ; int (__cdecl *func)()
ROM:40015A04 A4	40 01 00     func	     DCD exp_BOOT_FAIL_					   ; DATA XREF:	boot_main+19Er
ROM:40015A08
ROM:40015A08		     ; =============== S U B R O U T I N E =======================================
ROM:40015A08
ROM:40015A08
ROM:40015A08		     ; int __cdecl parse_CH_table(int, int, int)
ROM:40015A08		     parse_CH_table							   ; CODE XREF:	sub_40019494+7Ep
ROM:40015A08
ROM:40015A08		     arg_8	     =	8
ROM:40015A08
ROM:40015A08 000 2D E9 F0 47		     PUSH.W	     {R4-R10,LR}			   ; Push registers
ROM:40015A0C 020 1D 00			     MOVS	     R5, R3				   ; Rd	= Op2
ROM:40015A0E 020 07 46			     MOV	     R7, R0				   ; Rd	= Op2
ROM:40015A10 020 88 46			     MOV	     R8, R1				   ; Rd	= Op2
ROM:40015A12 020 DD E9 08 A9		     LDRD.W	     R10, R9, [SP,#0x20]		   ; Load pair of registers
ROM:40015A16 020 14 46			     MOV	     R4, R2				   ; Rd	= Op2
ROM:40015A18 020 0A 9E			     LDR	     R6, [SP,#0x20+arg_8]		   ; Load from Memory
ROM:40015A1A 020 12 D0			     BEQ	     parse_CHRAM			   ; Branch
ROM:40015A1A
ROM:40015A1C 020 B8 06			     LSLS	     R0, R7, #0x1A			   ; Logical Shift Left
ROM:40015A1E 020 10 D4			     BMI	     parse_CHRAM			   ; Branch
ROM:40015A1E
ROM:40015A20 020 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:40015A22 020 FF F7 2E E9		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40015A22 020
ROM:40015A26 020 10 F1 3F 3F		     CMN.W	     R0, #0x3F3F3F3F			   ; Set cond. codes on	Op1 + Op2
ROM:40015A2A 020 0A D1			     BNE	     parse_CHRAM			   ; Branch
ROM:40015A2A
ROM:40015A2C 020 28 79			     LDRB	     R0, [R5,#4]			   ; Load from Memory
ROM:40015A2E 020 40 B1			     CBZ	     R0, parse_CHRAM			   ; Compare and Branch	on Zero
ROM:40015A2E
ROM:40015A30 020 05 F1 08 00		     ADD.W	     R0, R5, #8				   ; arg
ROM:40015A34 020 00 F0 16 F9		     BL		     parse_CHSETTINGS			   ; Branch with Link
ROM:40015A34 020
ROM:40015A38 020 18 B9			     CBNZ	     R0, parse_CHRAM			   ; Compare and Branch	on Non-Zero
ROM:40015A38
ROM:40015A3A 020 E0 79			     LDRB	     R0, [R4,#7]			   ; Load from Memory
ROM:40015A3C 020 40 F0 01 00		     ORR.W	     R0, R0, #1				   ; Rd	= Op1 |	Op2
ROM:40015A40 020 E0 71			     STRB	     R0, [R4,#7]			   ; Store to Memory
ROM:40015A40
ROM:40015A42
ROM:40015A42		     parse_CHRAM							   ; CODE XREF:	parse_CH_table+12j
ROM:40015A42											   ; parse_CH_table+16j ...
ROM:40015A42 020 5F EA 0A 05		     MOVS.W	     R5, R10				   ; Rd	= Op2
ROM:40015A46 020 12 D0			     BEQ	     parse_CHFLASH			   ; Branch
ROM:40015A46
ROM:40015A48 020 78 06			     LSLS	     R0, R7, #0x19			   ; Logical Shift Left
ROM:40015A4A 020 10 D4			     BMI	     parse_CHFLASH			   ; Branch
ROM:40015A4A
ROM:40015A4C 020 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:40015A4E 020 FF F7 18 E9		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40015A4E 020
ROM:40015A52 020 29 49			     LDR	     R1, =CH_RAM_KEY			   ; Load from Memory
ROM:40015A54 020 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40015A56 020 0A D1			     BNE	     parse_CHFLASH			   ; Branch
ROM:40015A56
ROM:40015A58 020 28 79			     LDRB	     R0, [R5,#4]			   ; Load from Memory
ROM:40015A5A 020 40 B1			     CBZ	     R0, parse_CHFLASH			   ; Compare and Branch	on Zero
ROM:40015A5A
ROM:40015A5C 020 05 F1 08 00		     ADD.W	     R0, R5, #8				   ; Rd	= Op1 +	Op2
ROM:40015A60 020 02 F0 BE F8		     BL		     parse_CHRAM_block			   ; Branch with Link
ROM:40015A60 020
ROM:40015A64 020 18 B9			     CBNZ	     R0, parse_CHFLASH			   ; Compare and Branch	on Non-Zero
ROM:40015A64
ROM:40015A66 020 E0 79			     LDRB	     R0, [R4,#7]			   ; Load from Memory
ROM:40015A68 020 40 F0 02 00		     ORR.W	     R0, R0, #2				   ; Rd	= Op1 |	Op2
ROM:40015A6C 020 E0 71			     STRB	     R0, [R4,#7]			   ; Store to Memory
ROM:40015A6C
ROM:40015A6E
ROM:40015A6E		     parse_CHFLASH							   ; CODE XREF:	parse_CH_table+3Ej
ROM:40015A6E											   ; parse_CH_table+42j ...
ROM:40015A6E 020 5F EA 09 05		     MOVS.W	     R5, R9				   ; Rd	= Op2
ROM:40015A72 020 14 D0			     BEQ	     parse_CHMMCSD			   ; Branch
ROM:40015A72
ROM:40015A74 020 38 06			     LSLS	     R0, R7, #0x18			   ; Logical Shift Left
ROM:40015A76 020 12 D4			     BMI	     parse_CHMMCSD			   ; Branch
ROM:40015A76
ROM:40015A78 020 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:40015A7A 020 FF F7 02 E9		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40015A7A 020
ROM:40015A7E 020 1E 49			     LDR	     R1, =CH_RAM_KEY			   ; Load from Memory
ROM:40015A80 020 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:40015A82 020 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40015A84 020 0B D1			     BNE	     parse_CHMMCSD			   ; Branch
ROM:40015A84
ROM:40015A86 020 28 79			     LDRB	     R0, [R5,#4]			   ; Load from Memory
ROM:40015A88 020 48 B1			     CBZ	     R0, parse_CHMMCSD			   ; Compare and Branch	on Zero
ROM:40015A88
ROM:40015A8A 020 00 21			     MOVS	     R1, #0				   ; arg_2
ROM:40015A8C 020 05 F1 08 00		     ADD.W	     R0, R5, #8				   ; arg_1
ROM:40015A90 020 FE F7 6E FD		     BL		     parse_CHFLASH			   ; Branch with Link
ROM:40015A90 020
ROM:40015A94 020 18 B9			     CBNZ	     R0, parse_CHMMCSD			   ; Compare and Branch	on Non-Zero
ROM:40015A94
ROM:40015A96 020 E0 79			     LDRB	     R0, [R4,#7]			   ; Load from Memory
ROM:40015A98 020 40 F0 04 00		     ORR.W	     R0, R0, #4				   ; Rd	= Op1 |	Op2
ROM:40015A9C 020 E0 71			     STRB	     R0, [R4,#7]			   ; Store to Memory
ROM:40015A9C
ROM:40015A9E
ROM:40015A9E		     parse_CHMMCSD							   ; CODE XREF:	parse_CH_table+6Aj
ROM:40015A9E											   ; parse_CH_table+6Ej ...
ROM:40015A9E 020 3E B3			     CBZ	     R6, return_0			   ; Compare and Branch	on Zero
ROM:40015A9E
ROM:40015AA0 020 F8 05			     LSLS	     R0, R7, #0x17			   ; Logical Shift Left
ROM:40015AA2 020 25 D4			     BMI	     return_0				   ; Branch
ROM:40015AA2
ROM:40015AA4 020 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:40015AA6 020 FF F7 EC E8		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40015AA6 020
ROM:40015AAA 020 13 49			     LDR	     R1, =CH_RAM_KEY			   ; Load from Memory
ROM:40015AAC 020 89 1C			     ADDS	     R1, R1, #2				   ; Rd	= Op1 +	Op2
ROM:40015AAE 020 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40015AB0 020 1E D1			     BNE	     return_0				   ; Branch
ROM:40015AB0
ROM:40015AB2 020 30 79			     LDRB	     R0, [R6,#4]			   ; Load from Memory
ROM:40015AB4 020 E0 B1			     CBZ	     R0, return_0			   ; Compare and Branch	on Zero
ROM:40015AB4
ROM:40015AB6 020 08 36			     ADDS	     R6, #8				   ; Rd	= Op1 +	Op2
ROM:40015AB8 020 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:40015ABA 020 FF F7 E2 E8		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40015ABA 020
ROM:40015ABE 020 41 1C			     ADDS	     R1, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015AC0 020 08 D0			     BEQ	     loc_40015AD4			   ; Branch
ROM:40015AC0
ROM:40015AC2 020 01 46			     MOV	     R1, R0				   ; Rd	= Op2
ROM:40015AC4 020 40 46			     MOV	     R0, R8				   ; Rd	= Op2
ROM:40015AC6 020 01 F0 9F FB		     BL		     parse_CHMMCSD			   ; Branch with Link
ROM:40015AC6 020
ROM:40015ACA 020 18 B9			     CBNZ	     R0, loc_40015AD4			   ; Compare and Branch	on Non-Zero
ROM:40015ACA
ROM:40015ACC 020 E0 79			     LDRB	     R0, [R4,#7]			   ; Load from Memory
ROM:40015ACE 020 40 F0 08 00		     ORR.W	     R0, R0, #8				   ; Rd	= Op1 |	Op2
ROM:40015AD2 020 E0 71			     STRB	     R0, [R4,#7]			   ; Store to Memory
ROM:40015AD2
ROM:40015AD4
ROM:40015AD4		     loc_40015AD4							   ; CODE XREF:	parse_CH_table+B8j
ROM:40015AD4											   ; parse_CH_table+C2j
ROM:40015AD4 020 30 1D			     ADDS	     R0, R6, #4				   ; Rd	= Op1 +	Op2
ROM:40015AD6 020 FF F7 D4 E8		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40015AD6 020
ROM:40015ADA 020 41 1C			     ADDS	     R1, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015ADC 020 08 D0			     BEQ	     return_0				   ; Branch
ROM:40015ADC
ROM:40015ADE 020 01 46			     MOV	     R1, R0				   ; arg_2
ROM:40015AE0 020 40 46			     MOV	     R0, R8				   ; arg_1
ROM:40015AE2 020 01 F0 3F FB		     BL		     mmc_something_4			   ; Branch with Link
ROM:40015AE2 020
ROM:40015AE6 020 18 B9			     CBNZ	     R0, return_0			   ; Compare and Branch	on Non-Zero
ROM:40015AE6
ROM:40015AE8 020 E0 79			     LDRB	     R0, [R4,#7]			   ; Load from Memory
ROM:40015AEA 020 40 F0 08 00		     ORR.W	     R0, R0, #8				   ; Rd	= Op1 |	Op2
ROM:40015AEE 020 E0 71			     STRB	     R0, [R4,#7]			   ; Store to Memory
ROM:40015AEE
ROM:40015AF0
ROM:40015AF0		     return_0								   ; CODE XREF:	parse_CH_table:parse_CHMMCSDj
ROM:40015AF0											   ; parse_CH_table+9Aj ...
ROM:40015AF0 020 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015AF2 020 BD E8 F0 87		     POP.W	     {R4-R10,PC}			   ; Pop registers
ROM:40015AF2 020
ROM:40015AF2		     ; End of function parse_CH_table
ROM:40015AF2
ROM:40015AF2		     ; ---------------------------------------------------------------------------
ROM:40015AF6 00	00			     DCW 0
ROM:40015AF8 C2	C0 C0 C0     dword_40015AF8  DCD CH_RAM_KEY					   ; DATA XREF:	parse_CH_table+4Ar
ROM:40015AF8											   ; parse_CH_table+76r ...
ROM:40015AFC
ROM:40015AFC		     ; =============== S U B R O U T I N E =======================================
ROM:40015AFC
ROM:40015AFC
ROM:40015AFC		     gptimer1_init							   ; CODE XREF:	something_with_scratchpad+3Cp
ROM:40015AFC 000 2D 4A			     LDR	     R2, =CM_WKUP			   ; Load from Memory
ROM:40015AFE 000 10 68			     LDR	     R0, [R2]				   ; Load from Memory
ROM:40015B00 000 40 F0 01 00		     ORR.W	     R0, R0, #1				   ; Rd	= Op1 |	Op2
ROM:40015B04 000 10 60			     STR	     R0, [R2]				   ; Store to Memory
ROM:40015B06 000 10 69			     LDR	     R0, [R2,#0x10]			   ; Load from Memory
ROM:40015B08 000 40 F0 01 00		     ORR.W	     R0, R0, #1				   ; Rd	= Op1 |	Op2
ROM:40015B0C 000 10 61			     STR	     R0, [R2,#0x10]			   ; Store to Memory
ROM:40015B0E 000 10 6C			     LDR	     R0, [R2,#0x40]			   ; Load from Memory
ROM:40015B10 000 40 F0 01 00		     ORR.W	     R0, R0, #1				   ; Rd	= Op1 |	Op2
ROM:40015B14 000 10 64			     STR	     R0, [R2,#0x40]			   ; Store to Memory
ROM:40015B16 000 A2 F5 40 62		     SUB.W	     R2, R2, #0xC00			   ; Rd	= Op1 -	Op2
ROM:40015B16 000
ROM:40015B1A
ROM:40015B1A		     loc_40015B1A							   ; CODE XREF:	gptimer1_init+24j
ROM:40015B1A 000 D2 F8 20 0C		     LDR.W	     R0, [R2,#0xC20]			   ; Load from Memory
ROM:40015B1E 000 C0 07			     LSLS	     R0, R0, #0x1F			   ; Logical Shift Left
ROM:40015B20 000 FB D1			     BNE	     loc_40015B1A			   ; Branch
ROM:40015B20
ROM:40015B22 000 02 20			     MOVS	     R0, #2				   ; Rd	= Op2
ROM:40015B24 000 24 49			     LDR	     R1, =GPTIMER1_BASE			   ; Load from Memory
ROM:40015B26 000 08 61			     STR	     R0, [R1,#0x10]			   ; Store to Memory
ROM:40015B26
ROM:40015B28
ROM:40015B28		     loc_40015B28							   ; CODE XREF:	gptimer1_init+30j
ROM:40015B28 000 48 69			     LDR	     R0, [R1,#0x14]			   ; Load from Memory
ROM:40015B2A 000 C0 07			     LSLS	     R0, R0, #0x1F			   ; Logical Shift Left
ROM:40015B2C 000 FC D0			     BEQ	     loc_40015B28			   ; Branch
ROM:40015B2C
ROM:40015B2E 000 08 6C			     LDR	     R0, [R1,#0x40]			   ; Load from Memory
ROM:40015B30 000 20 F0 04 00		     BIC.W	     R0, R0, #4				   ; Rd	= Op1 &	~Op2
ROM:40015B34 000 08 64			     STR	     R0, [R1,#0x40]			   ; Store to Memory
ROM:40015B36 000 42 F2 01 10		     MOVW	     R0, #0x2101			   ; Rd	= Op2
ROM:40015B3A 000 48 62			     STR	     R0, [R1,#0x24]			   ; Store to Memory
ROM:40015B3A
ROM:40015B3C
ROM:40015B3C		     loc_40015B3C							   ; CODE XREF:	gptimer1_init+44j
ROM:40015B3C 000 48 6C			     LDR	     R0, [R1,#0x44]			   ; here we always load zero in qemu
ROM:40015B3E 000 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40015B40 000 FC D0			     BEQ	     loc_40015B3C			   ; Branch
ROM:40015B40
ROM:40015B42 000 48 6C			     LDR	     R0, [R1,#0x44]			   ; Load from Memory
ROM:40015B44 000 CB 6B			     LDR	     R3, [R1,#0x3C]			   ; Load from Memory
ROM:40015B46 000 C0 1A			     SUBS	     R0, R0, R3				   ; Rd	= Op1 -	Op2
ROM:40015B48 000 4B 6A			     LDR	     R3, [R1,#0x24]			   ; Load from Memory
ROM:40015B4A 000 23 F0 01 03		     BIC.W	     R3, R3, #1				   ; Rd	= Op1 &	~Op2
ROM:40015B4E 000 4B 62			     STR	     R3, [R1,#0x24]			   ; Store to Memory
ROM:40015B50 000 04 23			     MOVS	     R3, #4				   ; Rd	= Op2
ROM:40015B52 000 8B 61			     STR	     R3, [R1,#0x18]			   ; Store to Memory
ROM:40015B54 000 40 F2 D6 33		     MOVW	     R3, #0x3D6				   ; Rd	= Op2
ROM:40015B58 000 98 42			     CMP	     R0, R3				   ; Set cond. codes on	Op1 - Op2
ROM:40015B5A 000 01 D9			     BLS	     loc_40015B60			   ; Branch
ROM:40015B5A
ROM:40015B5C 000 06 20			     MOVS	     R0, #6				   ; Rd	= Op2
ROM:40015B5E 000 16 E0			     B		     loc_40015B8E			   ; Branch
ROM:40015B5E
ROM:40015B60		     ; ---------------------------------------------------------------------------
ROM:40015B60
ROM:40015B60		     loc_40015B60							   ; CODE XREF:	gptimer1_init+5Ej
ROM:40015B60 000 40 F2 B2 23		     MOVW	     R3, #0x2B2				   ; Rd	= Op2
ROM:40015B64 000 98 42			     CMP	     R0, R3				   ; Set cond. codes on	Op1 - Op2
ROM:40015B66 000 01 D9			     BLS	     loc_40015B6C			   ; Branch
ROM:40015B66
ROM:40015B68 000 05 20			     MOVS	     R0, #5				   ; Rd	= Op2
ROM:40015B6A 000 10 E0			     B		     loc_40015B8E			   ; Branch
ROM:40015B6A
ROM:40015B6C		     ; ---------------------------------------------------------------------------
ROM:40015B6C
ROM:40015B6C		     loc_40015B6C							   ; CODE XREF:	gptimer1_init+6Aj
ROM:40015B6C 000 40 F2 25 23		     MOVW	     R3, #0x225				   ; Rd	= Op2
ROM:40015B70 000 98 42			     CMP	     R0, R3				   ; Set cond. codes on	Op1 - Op2
ROM:40015B72 000 01 D9			     BLS	     loc_40015B78			   ; Branch
ROM:40015B72
ROM:40015B74 000 04 20			     MOVS	     R0, #4				   ; Rd	= Op2
ROM:40015B76 000 0A E0			     B		     loc_40015B8E			   ; Branch
ROM:40015B76
ROM:40015B78		     ; ---------------------------------------------------------------------------
ROM:40015B78
ROM:40015B78		     loc_40015B78							   ; CODE XREF:	gptimer1_init+76j
ROM:40015B78 000 B0 F5 E4 7F		     CMP.W	     R0, #0x1C8				   ; Set cond. codes on	Op1 - Op2
ROM:40015B7C 000 01 D3			     BCC	     loc_40015B82			   ; Branch
ROM:40015B7C
ROM:40015B7E 000 03 20			     MOVS	     R0, #3				   ; Rd	= Op2
ROM:40015B80 000 05 E0			     B		     loc_40015B8E			   ; Branch
ROM:40015B80
ROM:40015B82		     ; ---------------------------------------------------------------------------
ROM:40015B82
ROM:40015B82		     loc_40015B82							   ; CODE XREF:	gptimer1_init+80j
ROM:40015B82 000 B0 F5 BE 7F		     CMP.W	     R0, #0x17C				   ; Set cond. codes on	Op1 - Op2
ROM:40015B86 000 01 D9			     BLS	     loc_40015B8C			   ; Branch
ROM:40015B86
ROM:40015B88 000 02 20			     MOVS	     R0, #2				   ; Rd	= Op2
ROM:40015B8A 000 00 E0			     B		     loc_40015B8E			   ; Branch
ROM:40015B8A
ROM:40015B8C		     ; ---------------------------------------------------------------------------
ROM:40015B8C
ROM:40015B8C		     loc_40015B8C							   ; CODE XREF:	gptimer1_init+8Aj
ROM:40015B8C 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40015B8C
ROM:40015B8E
ROM:40015B8E		     loc_40015B8E							   ; CODE XREF:	gptimer1_init+62j
ROM:40015B8E											   ; gptimer1_init+6Ej	...
ROM:40015B8E 000 0B 6C			     LDR	     R3, [R1,#0x40]			   ; Load from Memory
ROM:40015B90 000 43 F0 04 03		     ORR.W	     R3, R3, #4				   ; Rd	= Op1 |	Op2
ROM:40015B94 000 0B 64			     STR	     R3, [R1,#0x40]			   ; Store to Memory
ROM:40015B96 000 02 F5 40 62		     ADD.W	     R2, R2, #0xC00			   ; Rd	= Op1 +	Op2
ROM:40015B9A 000 11 68			     LDR	     R1, [R2]				   ; Load from Memory
ROM:40015B9C 000 21 F0 01 01		     BIC.W	     R1, R1, #1				   ; Rd	= Op1 &	~Op2
ROM:40015BA0 000 11 60			     STR	     R1, [R2]				   ; Store to Memory
ROM:40015BA2 000 11 69			     LDR	     R1, [R2,#0x10]			   ; Load from Memory
ROM:40015BA4 000 21 F0 01 01		     BIC.W	     R1, R1, #1				   ; Rd	= Op1 &	~Op2
ROM:40015BA8 000 11 61			     STR	     R1, [R2,#0x10]			   ; Store to Memory
ROM:40015BAA 000 11 6C			     LDR	     R1, [R2,#0x40]			   ; Load from Memory
ROM:40015BAC 000 21 F0 01 01		     BIC.W	     R1, R1, #1				   ; Rd	= Op1 &	~Op2
ROM:40015BB0 000 11 64			     STR	     R1, [R2,#0x40]			   ; Store to Memory
ROM:40015BB2 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40015BB2
ROM:40015BB2		     ; End of function gptimer1_init
ROM:40015BB2
ROM:40015BB2		     ; ---------------------------------------------------------------------------
ROM:40015BB4 00	4C 00 48     dword_40015BB4  DCD CM_WKUP					   ; DATA XREF:	gptimer1_initr
ROM:40015BB8 00	80 31 48     dword_40015BB8  DCD GPTIMER1_BASE					   ; DATA XREF:	gptimer1_init+28r
ROM:40015BBC
ROM:40015BBC		     ; =============== S U B R O U T I N E =======================================
ROM:40015BBC
ROM:40015BBC		     ; Attributes: library function
ROM:40015BBC
ROM:40015BBC		     standard_read_errno						   ; CODE XREF:	i2c_init+22p
ROM:40015BBC											   ; sub_40019F30+10p
ROM:40015BBC 000 01 48			     LDR	     R0, =dword_4020FCDC		   ; Load from Memory
ROM:40015BBE 000 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:40015BC0 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40015BC0
ROM:40015BC0		     ; End of function standard_read_errno
ROM:40015BC0
ROM:40015BC0		     ; ---------------------------------------------------------------------------
ROM:40015BC2 00	00			     DCW 0
ROM:40015BC4 DC	FC 20 40     off_40015BC4    DCD dword_4020FCDC					   ; DATA XREF:	standard_read_errnor
ROM:40015BC8
ROM:40015BC8		     ; =============== S U B R O U T I N E =======================================
ROM:40015BC8
ROM:40015BC8
ROM:40015BC8		     ; int __cdecl something_with_scratchpad(void *addr)
ROM:40015BC8		     something_with_scratchpad						   ; CODE XREF:	main+40p
ROM:40015BC8
ROM:40015BC8		     var_5C	     = -0x5C
ROM:40015BC8		     destination     = -0x50
ROM:40015BC8		     var_48	     = -0x48
ROM:40015BC8		     var_30	     = -0x30
ROM:40015BC8		     var_24	     = -0x24
ROM:40015BC8		     var_20	     = -0x20
ROM:40015BC8
ROM:40015BC8 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40015BCA 008 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:40015BCC 008 00 88			     LDRH	     R0, [R0]				   ; Load from Memory
ROM:40015BCE 008 96 B0			     SUB	     SP, SP, #0x58			   ; Rd	= Op1 -	Op2
ROM:40015BD0 060 C0 07			     LSLS	     R0, R0, #0x1F			   ; Logical Shift Left
ROM:40015BD2 060 12 D1			     BNE	     loc_40015BFA			   ; Branch
ROM:40015BD2
ROM:40015BD4 060 01 20			     MOVS	     R0, #1				   ; arg_1
ROM:40015BD6 060 01 A9			     ADD	     R1, SP, #0x60+var_5C		   ; arg_2
ROM:40015BD8 060 02 F0 30 FA		     BL		     boot_SBC_scratchpad_check		   ; Branch with Link
ROM:40015BD8 060
ROM:40015BDC 060 02 20			     MOVS	     R0, #2				   ; arg_1
ROM:40015BDE 060 04 A9			     ADD	     R1, SP, #0x60+destination		   ; arg_2
ROM:40015BE0 060 02 F0 2C FA		     BL		     boot_SBC_scratchpad_check		   ; Branch with Link
ROM:40015BE0 060
ROM:40015BE4 060 48 B9			     CBNZ	     R0, loc_40015BFA			   ; Compare and Branch	on Non-Zero
ROM:40015BE4
ROM:40015BE6 060 20 88			     LDRH	     R0, [R4]				   ; Load from Memory
ROM:40015BE8 060 40 F0 04 00		     ORR.W	     R0, R0, #4				   ; Rd	= Op1 |	Op2
ROM:40015BEC 060 20 80			     STRH	     R0, [R4]				   ; Store to Memory
ROM:40015BEE 060 1B 48			     LDR	     R0, =memory_buffer			   ; Load from Memory
ROM:40015BF0 060 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:40015BF2 060 41 F0 80 41		     ORR.W	     R1, R1, #tracing_SW_booting_configuration_clocking_section_found ;	Rd = Op1 | Op2
ROM:40015BF6 060 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40015BF8 060 2A E0			     B		     setup_CHSETTINGS			   ; Branch
ROM:40015BF8
ROM:40015BFA		     ; ---------------------------------------------------------------------------
ROM:40015BFA
ROM:40015BFA		     loc_40015BFA							   ; CODE XREF:	something_with_scratchpad+Aj
ROM:40015BFA											   ; something_with_scratchpad+1Cj
ROM:40015BFA 060 19 49			     LDR	     R1, =unk_1ADAC			   ; source
ROM:40015BFC 060 48 22			     MOVS	     R2, #0x48 ; 'H'			   ; num
ROM:40015BFE 060 04 A8			     ADD	     R0, SP, #0x60+destination		   ; destination
ROM:40015C00 060 FE F7 C8 EF		     BLX	     standard_memcpy_word		   ; Branch with Link and Exchange (immediate address)
ROM:40015C00 060
ROM:40015C04 060 FF F7 7A FF		     BL		     gptimer1_init			   ; Branch with Link
ROM:40015C04 060
ROM:40015C08 060 04 99			     LDR	     R1, [SP,#0x60+destination]		   ; Load from Memory
ROM:40015C0A 060 15 4A			     LDR	     R2, =unk_1ADAC			   ; Load from Memory
ROM:40015C0C 060 41 EA 00 61		     ORR.W	     R1, R1, R0,LSL#24			   ; Rd	= Op1 |	Op2
ROM:40015C10 060 40 1E			     SUBS	     R0, R0, #1				   ; Rd	= Op1 -	Op2
ROM:40015C12 060 04 91			     STR	     R1, [SP,#0x60+destination]		   ; Store to Memory
ROM:40015C14 060 48 32			     ADDS	     R2, #0x48 ; 'H'			   ; Rd	= Op1 +	Op2
ROM:40015C16 060 C0 B2			     UXTB	     R0, R0				   ; Unsigned extend byte to word
ROM:40015C18 060 0C 9B			     LDR	     R3, [SP,#0x60+var_30]		   ; Load from Memory
ROM:40015C1A 060 00 EB 40 01		     ADD.W	     R1, R0, R0,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40015C1E 060 02 EB C1 00		     ADD.W	     R0, R2, R1,LSL#3			   ; Rd	= Op1 +	Op2
ROM:40015C22 060 04 69			     LDR	     R4, [R0,#0x10]			   ; Load from Memory
ROM:40015C24 060 64 F3 0E 23		     BFI.W	     R3, R4, #8, #7			   ; Bit Field Insert
ROM:40015C28 060 0C 93			     STR	     R3, [SP,#0x60+var_30]		   ; Store to Memory
ROM:40015C2A 060 C4 68			     LDR	     R4, [R0,#0xC]			   ; Load from Memory
ROM:40015C2C 060 64 F3 1A 43		     BFI.W	     R3, R4, #0x10, #0xB		   ; Bit Field Insert
ROM:40015C30 060 0C 93			     STR	     R3, [SP,#0x60+var_30]		   ; Store to Memory
ROM:40015C32 060 44 68			     LDR	     R4, [R0,#4]			   ; Load from Memory
ROM:40015C34 060 0F 9B			     LDR	     R3, [SP,#0x60+var_24]		   ; Load from Memory
ROM:40015C36 060 64 F3 06 03		     BFI.W	     R3, R4, #0, #7			   ; Bit Field Insert
ROM:40015C3A 060 0F 93			     STR	     R3, [SP,#0x60+var_24]		   ; Store to Memory
ROM:40015C3C 060 52 F8 31 20		     LDR.W	     R2, [R2,R1,LSL#3]			   ; Load from Memory
ROM:40015C40 060 19 46			     MOV	     R1, R3				   ; Rd	= Op2
ROM:40015C42 060 62 F3 12 21		     BFI.W	     R1, R2, #8, #0xB			   ; Bit Field Insert
ROM:40015C46 060 0F 91			     STR	     R1, [SP,#0x60+var_24]		   ; Store to Memory
ROM:40015C48 060 81 68			     LDR	     R1, [R0,#8]			   ; Load from Memory
ROM:40015C4A 060 10 91			     STR	     R1, [SP,#0x60+var_20]		   ; Store to Memory
ROM:40015C4C 060 40 69			     LDR	     R0, [R0,#0x14]			   ; Load from Memory
ROM:40015C4E 060 06 90			     STR	     R0, [SP,#0x60+var_48]		   ; Store to Memory
ROM:40015C4E
ROM:40015C50
ROM:40015C50		     setup_CHSETTINGS							   ; CODE XREF:	something_with_scratchpad+30j
ROM:40015C50 060 04 A8			     ADD	     R0, SP, #0x60+destination		   ; arg
ROM:40015C52 060 00 F0 07 F8		     BL		     parse_CHSETTINGS			   ; Branch with Link
ROM:40015C52 060
ROM:40015C56 060 16 B0			     ADD	     SP, SP, #0x58			   ; Rd	= Op1 +	Op2
ROM:40015C58 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015C5A 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40015C5A
ROM:40015C5A		     ; End of function something_with_scratchpad
ROM:40015C5A
ROM:40015C5A		     ; ---------------------------------------------------------------------------
ROM:40015C5C B0	FF 20 40     off_40015C5C    DCD memory_buffer					   ; DATA XREF:	something_with_scratchpad+26r
ROM:40015C60		     ; void *source
ROM:40015C60 AC	AD 01 00     source	     DCD unk_1ADAC					   ; DATA XREF:	something_with_scratchpad:loc_40015BFAr
ROM:40015C60											   ; something_with_scratchpad+42r
ROM:40015C64
ROM:40015C64		     ; =============== S U B R O U T I N E =======================================
ROM:40015C64
ROM:40015C64
ROM:40015C64		     ; int __cdecl parse_CHSETTINGS(__int32 arg)
ROM:40015C64		     parse_CHSETTINGS							   ; CODE XREF:	parse_CH_table+2Cp
ROM:40015C64											   ; something_with_scratchpad+8Ap
ROM:40015C64 000 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:40015C66 000 CA 07			     LSLS	     R2, R1, #0x1F			   ; Logical Shift Left
ROM:40015C68 000 01 D1			     BNE	     continue				   ; Branch
ROM:40015C68
ROM:40015C6A 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40015C6C 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40015C6C
ROM:40015C6E		     ; ---------------------------------------------------------------------------
ROM:40015C6E
ROM:40015C6E		     continue								   ; CODE XREF:	parse_CHSETTINGS+4j
ROM:40015C6E 000 0A 0E			     LSRS	     R2, R1, #0x18			   ; Logical Shift Right
ROM:40015C70 000 06 2A			     CMP	     R2, #6				   ; Set cond. codes on	Op1 - Op2
ROM:40015C72 000 01 D8			     BHI	     loc_40015C78			   ; Branch
ROM:40015C72
ROM:40015C74 000 46 4B			     LDR	     R3, =dword_4020FCDC		   ; Load from Memory
ROM:40015C76 000 1A 60			     STR	     R2, [R3]				   ; Store to Memory
ROM:40015C76
ROM:40015C78
ROM:40015C78		     loc_40015C78							   ; CODE XREF:	parse_CHSETTINGS+Ej
ROM:40015C78 000 CA 05			     LSLS	     R2, R1, #0x17			   ; Logical Shift Left
ROM:40015C7A 000 46 49			     LDR	     R1, =OMAP3430_reg_CM_FCLKEN_IVA2	   ; This register controls the	IVA2 domain functional clock activity
ROM:40015C7C 000 06 D5			     BPL	     loc_40015C8C			   ; Branch
ROM:40015C7C
ROM:40015C7E 000 D1 F8 00 2D		     LDR.W	     R2, [R1,#0xD00]			   ; Load from Memory
ROM:40015C82 000 22 F0 07 02		     BIC.W	     R2, R2, #7				   ; Rd	= Op1 &	~Op2
ROM:40015C86 000 52 1D			     ADDS	     R2, R2, #5				   ; Rd	= Op1 +	Op2
ROM:40015C88 000 C1 F8 00 2D		     STR.W	     R2, [R1,#0xD00]			   ; Store to Memory
ROM:40015C88 000
ROM:40015C8C
ROM:40015C8C		     loc_40015C8C							   ; CODE XREF:	parse_CHSETTINGS+18j
ROM:40015C8C 000 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:40015C8E 000 52 06			     LSLS	     R2, R2, #0x19			   ; Logical Shift Left
ROM:40015C90 000 07 D5			     BPL	     loc_40015CA2			   ; Branch
ROM:40015C90
ROM:40015C92 000 D1 F8 00 2D		     LDR.W	     R2, [R1,#0xD00]			   ; Load from Memory
ROM:40015C96 000 22 F4 E0 22		     BIC.W	     R2, R2, #0x70000			   ; Rd	= Op1 &	~Op2
ROM:40015C9A 000 42 F4 80 32		     ORR.W	     R2, R2, #0x10000			   ; Rd	= Op1 |	Op2
ROM:40015C9E 000 C1 F8 00 2D		     STR.W	     R2, [R1,#0xD00]			   ; Store to Memory
ROM:40015C9E 000
ROM:40015CA2
ROM:40015CA2		     loc_40015CA2							   ; CODE XREF:	parse_CHSETTINGS+2Cj
ROM:40015CA2 000 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:40015CA4 000 12 06			     LSLS	     R2, R2, #0x18			   ; Logical Shift Left
ROM:40015CA6 000 06 D5			     BPL	     loc_40015CB6			   ; Branch
ROM:40015CA6
ROM:40015CA8 000 D1 F8 04 29		     LDR.W	     R2, [R1,#0x904]			   ; Load from Memory
ROM:40015CAC 000 22 F0 07 02		     BIC.W	     R2, R2, #7				   ; Rd	= Op1 &	~Op2
ROM:40015CB0 000 52 1D			     ADDS	     R2, R2, #5				   ; Rd	= Op1 +	Op2
ROM:40015CB2 000 C1 F8 04 29		     STR.W	     R2, [R1,#0x904]			   ; Store to Memory
ROM:40015CB2 000
ROM:40015CB6
ROM:40015CB6		     loc_40015CB6							   ; CODE XREF:	parse_CHSETTINGS+42j
ROM:40015CB6 000 38 4B			     LDR	     R3, =OMAP3430_reg_PRM_CLKSRC_CTRL	   ; This register provides control over the device source clock
ROM:40015CB8 000 42 68			     LDR	     R2, [R0,#4]			   ; Load from Memory
ROM:40015CBA 000 1A 60			     STR	     R2, [R3]				   ; Store to Memory
ROM:40015CBC 000 37 4B			     LDR	     R3, =OMAP3430_reg_PRM_CLKSEL	   ; This register controls the	selection of the system	clock frequency. This register is reset	on power-up only
ROM:40015CBE 000 82 68			     LDR	     R2, [R0,#8]			   ; Load from Memory
ROM:40015CC0 000 1A 60			     STR	     R2, [R3]				   ; Store to Memory
ROM:40015CC2 000 37 4B			     LDR	     R3, =OMAP3430_reg_CM_CLKSEL1_EMU	   ; Modules clock selection
ROM:40015CC4 000 C2 68			     LDR	     R2, [R0,#0xC]			   ; Load from Memory
ROM:40015CC6 000 1A 60			     STR	     R2, [R3]				   ; Store to Memory
ROM:40015CC8 000 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:40015CCA 000 52 07			     LSLS	     R2, R2, #0x1D			   ; Logical Shift Left
ROM:40015CCC 000 05 D5			     BPL	     loc_40015CDA			   ; Branch
ROM:40015CCC
ROM:40015CCE 000 02 69			     LDR	     R2, [R0,#0x10]			   ; Load from Memory
ROM:40015CD0 000 C1 F8 40 2A		     STR.W	     R2, [R1,#0xA40]			   ; Store to Memory
ROM:40015CD4 000 42 69			     LDR	     R2, [R0,#0x14]			   ; Load from Memory
ROM:40015CD6 000 C1 F8 40 2C		     STR.W	     R2, [R1,#0xC40]			   ; Store to Memory
ROM:40015CD6 000
ROM:40015CDA
ROM:40015CDA		     loc_40015CDA							   ; CODE XREF:	parse_CHSETTINGS+68j
ROM:40015CDA 000 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:40015CDC 000 13 07			     LSLS	     R3, R2, #0x1C			   ; Logical Shift Left
ROM:40015CDE 000 31 4A			     LDR	     R2, =0x7FF00			   ; Load from Memory
ROM:40015CE0 000 17 D5			     BPL	     loc_40015D12			   ; Branch
ROM:40015CE0
ROM:40015CE2 000 43 6A			     LDR	     R3, [R0,#0x24]			   ; Load from Memory
ROM:40015CE4 000 01 F5 50 61		     ADD.W	     R1, R1, #0xD00			   ; Rd	= Op1 +	Op2
ROM:40015CE8 000 23 F4 E0 23		     BIC.W	     R3, R3, #0x70000			   ; Rd	= Op1 &	~Op2
ROM:40015CEC 000 43 F4 80 33		     ORR.W	     R3, R3, #0x10000			   ; Rd	= Op1 |	Op2
ROM:40015CF0 000 0B 60			     STR	     R3, [R1]				   ; Store to Memory
ROM:40015CF2 000 83 6A			     LDR	     R3, [R0,#0x28]			   ; Load from Memory
ROM:40015CF4 000 0B 63			     STR	     R3, [R1,#0x30]			   ; Store to Memory
ROM:40015CF6 000 C3 6A			     LDR	     R3, [R0,#0x2C]			   ; Load from Memory
ROM:40015CF8 000 4B 64			     STR	     R3, [R1,#0x44]			   ; Store to Memory
ROM:40015CFA 000 03 6B			     LDR	     R3, [R0,#0x30]			   ; Load from Memory
ROM:40015CFC 000 8B 64			     STR	     R3, [R1,#0x48]			   ; Store to Memory
ROM:40015CFE 000 4B 6C			     LDR	     R3, [R1,#0x44]			   ; Load from Memory
ROM:40015D00 000 A1 F5 50 61		     SUB.W	     R1, R1, #0xD00			   ; Rd	= Op1 -	Op2
ROM:40015D04 000 13 42			     TST	     R3, R2				   ; Set cond. codes on	Op1 & Op2
ROM:40015D06 000 04 D0			     BEQ	     loc_40015D12			   ; Branch
ROM:40015D06
ROM:40015D08 000 43 6A			     LDR	     R3, [R0,#0x24]			   ; Load from Memory
ROM:40015D0A 000 43 F4 E0 23		     ORR.W	     R3, R3, #0x70000			   ; Rd	= Op1 |	Op2
ROM:40015D0E 000 C1 F8 00 3D		     STR.W	     R3, [R1,#0xD00]			   ; Store to Memory
ROM:40015D0E 000
ROM:40015D12
ROM:40015D12		     loc_40015D12							   ; CODE XREF:	parse_CHSETTINGS+7Cj
ROM:40015D12											   ; parse_CHSETTINGS+A2j
ROM:40015D12 000 03 68			     LDR	     R3, [R0]				   ; Load from Memory
ROM:40015D14 000 DB 06			     LSLS	     R3, R3, #0x1B			   ; Logical Shift Left
ROM:40015D16 000 1C D5			     BPL	     loc_40015D52			   ; Branch
ROM:40015D16
ROM:40015D18 000 43 6B			     LDR	     R3, [R0,#0x34]			   ; Load from Memory
ROM:40015D1A 000 01 F6 04 11		     ADDW	     R1, R1, #0x904			   ; Rd	= Op1 +	Op2
ROM:40015D1E 000 23 F0 07 03		     BIC.W	     R3, R3, #7				   ; Rd	= Op1 &	~Op2
ROM:40015D22 000 5B 1D			     ADDS	     R3, R3, #5				   ; Rd	= Op1 +	Op2
ROM:40015D24 000 0B 60			     STR	     R3, [R1]				   ; Store to Memory
ROM:40015D26 000 83 6B			     LDR	     R3, [R0,#0x38]			   ; Load from Memory
ROM:40015D28 000 0B 63			     STR	     R3, [R1,#0x30]			   ; Store to Memory
ROM:40015D2A 000 C3 6B			     LDR	     R3, [R0,#0x3C]			   ; Load from Memory
ROM:40015D2C 000 CB 63			     STR	     R3, [R1,#0x3C]			   ; Store to Memory
ROM:40015D2E 000 03 6C			     LDR	     R3, [R0,#0x40]			   ; Load from Memory
ROM:40015D30 000 0B 64			     STR	     R3, [R1,#0x40]			   ; Store to Memory
ROM:40015D32 000 43 6C			     LDR	     R3, [R0,#0x44]			   ; Load from Memory
ROM:40015D34 000 4B 64			     STR	     R3, [R1,#0x44]			   ; Store to Memory
ROM:40015D36 000 CB 6B			     LDR	     R3, [R1,#0x3C]			   ; Load from Memory
ROM:40015D38 000 A1 F6 04 11		     SUBW	     R1, R1, #0x904			   ; Rd	= Op1 -	Op2
ROM:40015D3C 000 13 42			     TST	     R3, R2				   ; Set cond. codes on	Op1 & Op2
ROM:40015D3E 000 08 D0			     BEQ	     loc_40015D52			   ; Branch
ROM:40015D3E
ROM:40015D40 000 42 6B			     LDR	     R2, [R0,#0x34]			   ; Load from Memory
ROM:40015D42 000 42 F0 07 02		     ORR.W	     R2, R2, #7				   ; Rd	= Op1 |	Op2
ROM:40015D46 000 C1 F8 04 29		     STR.W	     R2, [R1,#0x904]			   ; Store to Memory
ROM:40015D46 000
ROM:40015D4A
ROM:40015D4A		     loc_40015D4A							   ; CODE XREF:	parse_CHSETTINGS+ECj
ROM:40015D4A 000 D1 F8 24 29		     LDR.W	     R2, [R1,#0x924]			   ; Load from Memory
ROM:40015D4E 000 D2 07			     LSLS	     R2, R2, #0x1F			   ; Logical Shift Left
ROM:40015D50 000 FB D0			     BEQ	     loc_40015D4A			   ; Branch
ROM:40015D50
ROM:40015D52
ROM:40015D52		     loc_40015D52							   ; CODE XREF:	parse_CHSETTINGS+B2j
ROM:40015D52											   ; parse_CHSETTINGS+DAj
ROM:40015D52 000 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:40015D54 000 92 06			     LSLS	     R2, R2, #0x1A			   ; Logical Shift Left
ROM:40015D56 000 19 D5			     BPL	     return_0				   ; Branch
ROM:40015D56
ROM:40015D58 000 82 69			     LDR	     R2, [R0,#0x18]			   ; Load from Memory
ROM:40015D5A 000 22 F0 07 02		     BIC.W	     R2, R2, #7				   ; Rd	= Op1 &	~Op2
ROM:40015D5E 000 52 1D			     ADDS	     R2, R2, #5				   ; Rd	= Op1 +	Op2
ROM:40015D60 000 C1 F8 00 2D		     STR.W	     R2, [R1,#0xD00]			   ; Store to Memory
ROM:40015D64 000 C2 69			     LDR	     R2, [R0,#0x1C]			   ; Load from Memory
ROM:40015D66 000 C1 F8 30 2D		     STR.W	     R2, [R1,#0xD30]			   ; Store to Memory
ROM:40015D6A 000 02 6A			     LDR	     R2, [R0,#0x20]			   ; Load from Memory
ROM:40015D6C 000 C1 F8 40 2D		     STR.W	     R2, [R1,#0xD40]			   ; Store to Memory
ROM:40015D70 000 D1 F8 40 2D		     LDR.W	     R2, [R1,#0xD40]			   ; Load from Memory
ROM:40015D74 000 0C 4B			     LDR	     R3, =0x7FF0000			   ; Load from Memory
ROM:40015D76 000 1A 42			     TST	     R2, R3				   ; Set cond. codes on	Op1 & Op2
ROM:40015D78 000 08 D0			     BEQ	     return_0				   ; Branch
ROM:40015D78
ROM:40015D7A 000 80 69			     LDR	     R0, [R0,#0x18]			   ; Load from Memory
ROM:40015D7C 000 40 F0 07 00		     ORR.W	     R0, R0, #7				   ; Rd	= Op1 |	Op2
ROM:40015D80 000 C1 F8 00 0D		     STR.W	     R0, [R1,#0xD00]			   ; Store to Memory
ROM:40015D80 000
ROM:40015D84
ROM:40015D84		     loc_40015D84							   ; CODE XREF:	parse_CHSETTINGS+126j
ROM:40015D84 000 D1 F8 20 0D		     LDR.W	     R0, [R1,#0xD20]			   ; Load from Memory
ROM:40015D88 000 C0 07			     LSLS	     R0, R0, #0x1F			   ; Logical Shift Left
ROM:40015D8A 000 FB D0			     BEQ	     loc_40015D84			   ; Branch
ROM:40015D8A
ROM:40015D8C
ROM:40015D8C		     return_0								   ; CODE XREF:	parse_CHSETTINGS+F2j
ROM:40015D8C											   ; parse_CHSETTINGS+114j
ROM:40015D8C 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015D8E 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40015D8E
ROM:40015D8E		     ; End of function parse_CHSETTINGS
ROM:40015D8E
ROM:40015D8E		     ; ---------------------------------------------------------------------------
ROM:40015D90 DC	FC 20 40     off_40015D90    DCD dword_4020FCDC					   ; DATA XREF:	parse_CHSETTINGS+10r
ROM:40015D94 00	40 00 48     off_40015D94    DCD OMAP3430_reg_CM_FCLKEN_IVA2			   ; DATA XREF:	parse_CHSETTINGS+16r
ROM:40015D94											   ; This register controls the	IVA2 domain functional clock activity
ROM:40015D98 70	72 30 48     off_40015D98    DCD OMAP3430_reg_PRM_CLKSRC_CTRL			   ; DATA XREF:	parse_CHSETTINGS:loc_40015CB6r
ROM:40015D98											   ; This register provides control over the device source clock
ROM:40015D9C 40	6D 30 48     off_40015D9C    DCD OMAP3430_reg_PRM_CLKSEL			   ; DATA XREF:	parse_CHSETTINGS+58r
ROM:40015D9C											   ; This register controls the	selection of the system	clock frequency. This register is reset	on power-up only
ROM:40015DA0 40	51 00 48     off_40015DA0    DCD OMAP3430_reg_CM_CLKSEL1_EMU			   ; DATA XREF:	parse_CHSETTINGS+5Er
ROM:40015DA0											   ; Modules clock selection
ROM:40015DA4 00	FF 07 00     dword_40015DA4  DCD 0x7FF00					   ; DATA XREF:	parse_CHSETTINGS+7Ar
ROM:40015DA8 00	00 FF 07     dword_40015DA8  DCD 0x7FF0000					   ; DATA XREF:	parse_CHSETTINGS+110r
ROM:40015DAC
ROM:40015DAC		     ; =============== S U B R O U T I N E =======================================
ROM:40015DAC
ROM:40015DAC
ROM:40015DAC		     sub_40015DAC							   ; CODE XREF:	sub_40019864+1B0p
ROM:40015DAC
ROM:40015DAC		     var_2C	     = -0x2C
ROM:40015DAC		     var_28	     = -0x28
ROM:40015DAC		     var_24	     = -0x24
ROM:40015DAC		     var_20	     = -0x20
ROM:40015DAC
ROM:40015DAC 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:40015DAE 014 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40015DB0 014 87 B0			     SUB	     SP, SP, #0x1C			   ; Rd	= Op1 -	Op2
ROM:40015DB2 030 0C 46			     MOV	     R4, R1				   ; Rd	= Op2
ROM:40015DB4 030 00 25			     MOVS	     R5, #0				   ; Rd	= Op2
ROM:40015DB6 030 11 46			     MOV	     R1, R2				   ; Rd	= Op2
ROM:40015DB8 030 04 A8			     ADD	     R0, SP, #0x30+var_20		   ; Rd	= Op1 +	Op2
ROM:40015DBA 030 02 F0 CB FD		     BL		     sub_40018954			   ; Branch with Link
ROM:40015DBA 030
ROM:40015DBE 030 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40015DC0 030 1A D1			     BNE	     loc_40015DF8			   ; Branch
ROM:40015DC0
ROM:40015DC2 030 04 A9			     ADD	     R1, SP, #0x30+var_20		   ; Rd	= Op1 +	Op2
ROM:40015DC4 030 03 A8			     ADD	     R0, SP, #0x30+var_24		   ; Rd	= Op1 +	Op2
ROM:40015DC6 030 02 F0 99 FC		     BL		     sub_400186FC			   ; Branch with Link
ROM:40015DC6 030
ROM:40015DCA 030 B8 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40015DCA
ROM:40015DCC 030 03 AA			     ADD	     R2, SP, #0x30+var_24		   ; Rd	= Op1 +	Op2
ROM:40015DCE 030 01 A9			     ADD	     R1, SP, #0x30+var_2C		   ; Rd	= Op1 +	Op2
ROM:40015DD0 030 02 A8			     ADD	     R0, SP, #0x30+var_28		   ; Rd	= Op1 +	Op2
ROM:40015DD2 030 02 F0 85 FD		     BL		     sub_400188E0			   ; Branch with Link
ROM:40015DD2 030
ROM:40015DD6 030 88 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40015DD6
ROM:40015DD8 030 01 9D			     LDR	     R5, [SP,#0x30+var_2C]		   ; Load from Memory
ROM:40015DDA 030 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015DDC 030 01 27			     MOVS	     R7, #1				   ; Rd	= Op2
ROM:40015DDE 030 02 AB			     ADD	     R3, SP, #0x30+var_28		   ; Rd	= Op1 +	Op2
ROM:40015DE0 030 06 E0			     B		     loc_40015DF0			   ; Branch
ROM:40015DE0
ROM:40015DE2		     ; ---------------------------------------------------------------------------
ROM:40015DE2
ROM:40015DE2		     loc_40015DE2							   ; CODE XREF:	sub_40015DAC+46j
ROM:40015DE2 030 19 5C			     LDRB	     R1, [R3,R0]			   ; Load from Memory
ROM:40015DE4 030 20 29			     CMP	     R1, #0x20 ; ' '			   ; Set cond. codes on	Op1 - Op2
ROM:40015DE6 030 02 D2			     BCS	     loc_40015DEE			   ; Branch
ROM:40015DE6
ROM:40015DE8 030 07 FA 01 F2		     LSL.W	     R2, R7, R1				   ; Logical Shift Left
ROM:40015DEC 030 54 40			     EORS	     R4, R2				   ; Rd	= Op1 ^	Op2
ROM:40015DEC
ROM:40015DEE
ROM:40015DEE		     loc_40015DEE							   ; CODE XREF:	sub_40015DAC+3Aj
ROM:40015DEE 030 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015DEE
ROM:40015DF0
ROM:40015DF0		     loc_40015DF0							   ; CODE XREF:	sub_40015DAC+34j
ROM:40015DF0 030 A8 42			     CMP	     R0, R5				   ; Set cond. codes on	Op1 - Op2
ROM:40015DF2 030 F6 D3			     BCC	     loc_40015DE2			   ; Branch
ROM:40015DF2
ROM:40015DF4 030 00 25			     MOVS	     R5, #0				   ; Rd	= Op2
ROM:40015DF6 030 02 E0			     B		     store_and_return			   ; Branch
ROM:40015DF6
ROM:40015DF8		     ; ---------------------------------------------------------------------------
ROM:40015DF8
ROM:40015DF8		     loc_40015DF8							   ; CODE XREF:	sub_40015DAC+14j
ROM:40015DF8 030 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40015DFA 030 00 D0			     BEQ	     store_and_return			   ; Branch
ROM:40015DFA
ROM:40015DFC
ROM:40015DFC		     return_1								   ; CODE XREF:	sub_40015DAC+1Ej
ROM:40015DFC											   ; sub_40015DAC+2Aj
ROM:40015DFC 030 01 25			     MOVS	     R5, #1				   ; Rd	= Op2
ROM:40015DFC
ROM:40015DFE
ROM:40015DFE		     store_and_return							   ; CODE XREF:	sub_40015DAC+4Aj
ROM:40015DFE											   ; sub_40015DAC+4Ej
ROM:40015DFE 030 34 60			     STR	     R4, [R6]				   ; Store to Memory
ROM:40015E00 030 07 B0			     ADD	     SP, SP, #0x1C			   ; Rd	= Op1 +	Op2
ROM:40015E02 014 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:40015E04 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:40015E04
ROM:40015E04		     ; End of function sub_40015DAC
ROM:40015E04
ROM:40015E04		     ; ---------------------------------------------------------------------------
ROM:40015E06 00	00			     DCW 0
ROM:40015E08
ROM:40015E08		     ; =============== S U B R O U T I N E =======================================
ROM:40015E08
ROM:40015E08
ROM:40015E08		     boot_table_build							   ; CODE XREF:	boot_main+8Ep
ROM:40015E08 000 2D E9 F0 41		     PUSH.W	     {R4-R8,LR}				   ; Push registers
ROM:40015E0C 018 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40015E0E 018 0D 46			     MOV	     R5, R1				   ; Rd	= Op2
ROM:40015E10 018 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:40015E12 018 08 21			     MOVS	     R1, #8				   ; size
ROM:40015E14 018 17 46			     MOV	     R7, R2				   ; Rd	= Op2
ROM:40015E16 018 28 46			     MOV	     R0, R5				   ; mem
ROM:40015E18 018 FE F7 EE EE		     BLX	     standard_memclr			   ; Branch with Link and Exchange (immediate address)
ROM:40015E18 018
ROM:40015E1C 018 B0 05			     LSLS	     R0, R6, #0x16			   ; Logical Shift Left
ROM:40015E1E 018 14 D5			     BPL	     loc_40015E4A			   ; Branch
ROM:40015E1E
ROM:40015E20 018 F8 78			     LDRB	     R0, [R7,#3]			   ; Load from Memory
ROM:40015E22 018 B9 78			     LDRB	     R1, [R7,#2]			   ; Load from Memory
ROM:40015E24 018 41 EA 00 20		     ORR.W	     R0, R1, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40015E28 018 28 70			     STRB	     R0, [R5]				   ; Store to Memory
ROM:40015E2A 018 78 79			     LDRB	     R0, [R7,#5]			   ; Load from Memory
ROM:40015E2C 018 39 79			     LDRB	     R1, [R7,#4]			   ; Load from Memory
ROM:40015E2E 018 41 EA 00 20		     ORR.W	     R0, R1, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40015E32 018 68 70			     STRB	     R0, [R5,#1]			   ; Store to Memory
ROM:40015E34 018 F8 79			     LDRB	     R0, [R7,#7]			   ; Load from Memory
ROM:40015E36 018 B9 79			     LDRB	     R1, [R7,#6]			   ; Load from Memory
ROM:40015E38 018 41 EA 00 20		     ORR.W	     R0, R1, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40015E3C 018 A8 70			     STRB	     R0, [R5,#2]			   ; Store to Memory
ROM:40015E3E 018 78 7A			     LDRB	     R0, [R7,#9]			   ; Load from Memory
ROM:40015E40 018 39 7A			     LDRB	     R1, [R7,#8]			   ; Load from Memory
ROM:40015E42 018 41 EA 00 20		     ORR.W	     R0, R1, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40015E46 018 E8 70			     STRB	     R0, [R5,#3]			   ; Store to Memory
ROM:40015E48 018 2B E0			     B		     return_0				   ; Branch
ROM:40015E48
ROM:40015E4A		     ; ---------------------------------------------------------------------------
ROM:40015E4A
ROM:40015E4A		     loc_40015E4A							   ; CODE XREF:	boot_table_build+16j
ROM:40015E4A 018 01 F0 19 FD		     BL		     security_read_status		   ; Branch with Link
ROM:40015E4A 018
ROM:40015E4E 018 00 F0 1F 02		     AND.W	     R2, R0, #0x1F			   ; Rd	= Op1 &	Op2
ROM:40015E52 018 15 4B			     LDR	     R3, =unk_1B180			   ; Load from Memory
ROM:40015E54 018 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40015E56 018 06 F0 01 07		     AND.W	     R7, R6, #1				   ; Rd	= Op1 &	Op2
ROM:40015E5A 018 03 EB 02 12		     ADD.W	     R2, R3, R2,LSL#4			   ; Rd	= Op1 +	Op2
ROM:40015E5E 018 00 F0 20 03		     AND.W	     R3, R0, #0x20			   ; Rd	= Op1 &	Op2
ROM:40015E5E 018
ROM:40015E62
ROM:40015E62		     loc_40015E62							   ; CODE XREF:	boot_table_build+98j
ROM:40015E62 018 01 EB D3 00		     ADD.W	     R0, R1, R3,LSR#3			   ; Rd	= Op1 +	Op2
ROM:40015E66 018 32 F8 10 00		     LDRH.W	     R0, [R2,R0,LSL#1]			   ; Load from Memory
ROM:40015E6A 018 00 F4 00 4C		     AND.W	     R12, R0, #0x8000			   ; Rd	= Op1 &	Op2
ROM:40015E6E 018 57 EA 0C 0C		     ORRS.W	     R12, R7, R12			   ; Rd	= Op1 |	Op2
ROM:40015E72 018 12 D0			     BEQ	     loc_40015E9A			   ; Branch
ROM:40015E72
ROM:40015E74 018 20 F4 00 40		     BIC.W	     R0, R0, #0x8000			   ; Rd	= Op1 &	~Op2
ROM:40015E78 018 A0 F5 90 5C		     SUB.W	     R12, R0, #0x1200			   ; Rd	= Op1 -	Op2
ROM:40015E7C 018 BC F5 89 7C		     SUBS.W	     R12, R12, #0x112			   ; Rd	= Op1 -	Op2
ROM:40015E80 018 03 D1			     BNE	     loc_40015E8A			   ; Branch
ROM:40015E80
ROM:40015E82 018 5F EA C6 7C		     MOVS.W	     R12, R6,LSL#31			   ; Rd	= Op2
ROM:40015E86 018 00 D1			     BNE	     loc_40015E8A			   ; Branch
ROM:40015E86
ROM:40015E88 018 13 20			     MOVS	     R0, #0x13				   ; Rd	= Op2
ROM:40015E88
ROM:40015E8A
ROM:40015E8A		     loc_40015E8A							   ; CODE XREF:	boot_table_build+78j
ROM:40015E8A											   ; boot_table_build+7Ej
ROM:40015E8A 018 28 55			     STRB	     R0, [R5,R4]			   ; Store to Memory
ROM:40015E8C 018 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:40015E8E 018 00 0A			     LSRS	     R0, R0, #8				   ; Logical Shift Right
ROM:40015E90 018 E4 B2			     UXTB	     R4, R4				   ; Unsigned extend byte to word
ROM:40015E92 018 02 D0			     BEQ	     loc_40015E9A			   ; Branch
ROM:40015E92
ROM:40015E94 018 28 55			     STRB	     R0, [R5,R4]			   ; Store to Memory
ROM:40015E96 018 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:40015E98 018 E4 B2			     UXTB	     R4, R4				   ; Unsigned extend byte to word
ROM:40015E98
ROM:40015E9A
ROM:40015E9A		     loc_40015E9A							   ; CODE XREF:	boot_table_build+6Aj
ROM:40015E9A											   ; boot_table_build+8Aj
ROM:40015E9A 018 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:40015E9C 018 C9 B2			     UXTB	     R1, R1				   ; Unsigned extend byte to word
ROM:40015E9E 018 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40015EA0 018 DF D3			     BCC	     loc_40015E62			   ; Branch
ROM:40015EA0
ROM:40015EA2
ROM:40015EA2		     return_0								   ; CODE XREF:	boot_table_build+40j
ROM:40015EA2 018 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015EA4 018 BD E8 F0 81		     POP.W	     {R4-R8,PC}				   ; Pop registers
ROM:40015EA4 018
ROM:40015EA4		     ; End of function boot_table_build
ROM:40015EA4
ROM:40015EA4		     ; ---------------------------------------------------------------------------
ROM:40015EA8 80	B1 01 00     off_40015EA8    DCD unk_1B180					   ; DATA XREF:	boot_table_build+4Ar
ROM:40015EAC
ROM:40015EAC		     ; =============== S U B R O U T I N E =======================================
ROM:40015EAC
ROM:40015EAC
ROM:40015EAC		     sub_40015EAC							   ; CODE XREF:	nand_some_0+E4p
ROM:40015EAC
ROM:40015EAC		     var_67	     = -0x67
ROM:40015EAC		     var_65	     = -0x65
ROM:40015EAC		     var_63	     = -0x63
ROM:40015EAC		     var_61	     = -0x61
ROM:40015EAC		     var_5F	     = -0x5F
ROM:40015EAC		     var_5D	     = -0x5D
ROM:40015EAC		     var_5B	     = -0x5B
ROM:40015EAC		     var_59	     = -0x59
ROM:40015EAC		     var_57	     = -0x57
ROM:40015EAC		     var_55	     = -0x55
ROM:40015EAC		     var_53	     = -0x53
ROM:40015EAC		     var_52	     = -0x52
ROM:40015EAC		     var_51	     = -0x51
ROM:40015EAC		     var_50	     = -0x50
ROM:40015EAC		     var_4C	     = -0x4C
ROM:40015EAC		     var_4B	     = -0x4B
ROM:40015EAC		     var_44	     = -0x44
ROM:40015EAC		     var_3C	     = -0x3C
ROM:40015EAC		     var_34	     = -0x34
ROM:40015EAC		     var_33	     = -0x33
ROM:40015EAC		     var_2C	     = -0x2C
ROM:40015EAC		     var_24	     = -0x24
ROM:40015EAC		     var_23	     = -0x23
ROM:40015EAC		     var_22	     = -0x22
ROM:40015EAC		     var_21	     = -0x21
ROM:40015EAC		     var_20	     = -0x20
ROM:40015EAC		     var_1F	     = -0x1F
ROM:40015EAC		     var_1E	     = -0x1E
ROM:40015EAC		     var_1D	     = -0x1D
ROM:40015EAC
ROM:40015EAC 000 2D E9 F0 43		     PUSH.W	     {R4-R9,LR}				   ; Push registers
ROM:40015EB0 01C 00 26			     MOVS	     R6, #0				   ; Rd	= Op2
ROM:40015EB2 01C 93 B0			     SUB	     SP, SP, #0x4C			   ; Rd	= Op1 -	Op2
ROM:40015EB4 068 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:40015EB6 068 0D 46			     MOV	     R5, R1				   ; Rd	= Op2
ROM:40015EB8 068 17 46			     MOV	     R7, R2				   ; Rd	= Op2
ROM:40015EBA 068 02 F0 8F FD		     BL		     sub_400189DC			   ; Branch with Link
ROM:40015EBA 068
ROM:40015EBE 068 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:40015EC0 068 02 F0 8C FD		     BL		     sub_400189DC			   ; Branch with Link
ROM:40015EC0 068
ROM:40015EC4 068 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015EC4
ROM:40015EC6
ROM:40015EC6		     loc_40015EC6							   ; CODE XREF:	sub_40015EAC+2Aj
ROM:40015EC6 068 21 5C			     LDRB	     R1, [R4,R0]			   ; Load from Memory
ROM:40015EC8 068 C9 43			     MVNS	     R1, R1				   ; Rd	= ~Op2
ROM:40015ECA 068 21 54			     STRB	     R1, [R4,R0]			   ; Store to Memory
ROM:40015ECC 068 29 5C			     LDRB	     R1, [R5,R0]			   ; Load from Memory
ROM:40015ECE 068 C9 43			     MVNS	     R1, R1				   ; Rd	= ~Op2
ROM:40015ED0 068 29 54			     STRB	     R1, [R5,R0]			   ; Store to Memory
ROM:40015ED2 068 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015ED4 068 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40015ED6 068 F6 D9			     BLS	     loc_40015EC6			   ; Branch
ROM:40015ED6
ROM:40015ED8 068 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015EDA 068 11 A9			     ADD	     R1, SP, #0x68+var_24		   ; Rd	= Op1 +	Op2
ROM:40015EDA
ROM:40015EDC
ROM:40015EDC		     loc_40015EDC							   ; CODE XREF:	sub_40015EAC+42j
ROM:40015EDC 068 22 78			     LDRB	     R2, [R4]				   ; Load from Memory
ROM:40015EDE 068 02 F0 01 02		     AND.W	     R2, R2, #1				   ; Rd	= Op1 &	Op2
ROM:40015EE2 068 0A 54			     STRB	     R2, [R1,R0]			   ; Store to Memory
ROM:40015EE4 068 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015EE6 068 22 78			     LDRB	     R2, [R4]				   ; Load from Memory
ROM:40015EE8 068 52 08			     LSRS	     R2, R2, #1				   ; Logical Shift Right
ROM:40015EEA 068 08 28			     CMP	     R0, #8				   ; Set cond. codes on	Op1 - Op2
ROM:40015EEC 068 22 70			     STRB	     R2, [R4]				   ; Store to Memory
ROM:40015EEE 068 F5 D3			     BCC	     loc_40015EDC			   ; Branch
ROM:40015EEE
ROM:40015EF0 068 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015EF2 068 0F AA			     ADD	     R2, SP, #0x68+var_2C		   ; Rd	= Op1 +	Op2
ROM:40015EF2
ROM:40015EF4
ROM:40015EF4		     loc_40015EF4							   ; CODE XREF:	sub_40015EAC+5Aj
ROM:40015EF4 068 63 78			     LDRB	     R3, [R4,#1]			   ; Load from Memory
ROM:40015EF6 068 03 F0 01 03		     AND.W	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:40015EFA 068 13 54			     STRB	     R3, [R2,R0]			   ; Store to Memory
ROM:40015EFC 068 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015EFE 068 63 78			     LDRB	     R3, [R4,#1]			   ; Load from Memory
ROM:40015F00 068 5B 08			     LSRS	     R3, R3, #1				   ; Logical Shift Right
ROM:40015F02 068 08 28			     CMP	     R0, #8				   ; Set cond. codes on	Op1 - Op2
ROM:40015F04 068 63 70			     STRB	     R3, [R4,#1]			   ; Store to Memory
ROM:40015F06 068 F5 D3			     BCC	     loc_40015EF4			   ; Branch
ROM:40015F06
ROM:40015F08 068 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015F0A 068 0D F1 34 0C		     ADD.W	     R12, SP, #0x68+var_34		   ; Rd	= Op1 +	Op2
ROM:40015F0A 068
ROM:40015F0E
ROM:40015F0E		     loc_40015F0E							   ; CODE XREF:	sub_40015EAC+76j
ROM:40015F0E 068 A3 78			     LDRB	     R3, [R4,#2]			   ; Load from Memory
ROM:40015F10 068 03 F0 01 03		     AND.W	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:40015F14 068 0C F8 00 30		     STRB.W	     R3, [R12,R0]			   ; Store to Memory
ROM:40015F18 068 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015F1A 068 A3 78			     LDRB	     R3, [R4,#2]			   ; Load from Memory
ROM:40015F1C 068 5B 08			     LSRS	     R3, R3, #1				   ; Logical Shift Right
ROM:40015F1E 068 08 28			     CMP	     R0, #8				   ; Set cond. codes on	Op1 - Op2
ROM:40015F20 068 A3 70			     STRB	     R3, [R4,#2]			   ; Store to Memory
ROM:40015F22 068 F4 D3			     BCC	     loc_40015F0E			   ; Branch
ROM:40015F22
ROM:40015F24 068 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015F26 068 0B AC			     ADD	     R4, SP, #0x68+var_3C		   ; Rd	= Op1 +	Op2
ROM:40015F26
ROM:40015F28
ROM:40015F28		     loc_40015F28							   ; CODE XREF:	sub_40015EAC+8Ej
ROM:40015F28 068 2B 78			     LDRB	     R3, [R5]				   ; Load from Memory
ROM:40015F2A 068 03 F0 01 03		     AND.W	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:40015F2E 068 23 54			     STRB	     R3, [R4,R0]			   ; Store to Memory
ROM:40015F30 068 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015F32 068 2B 78			     LDRB	     R3, [R5]				   ; Load from Memory
ROM:40015F34 068 5B 08			     LSRS	     R3, R3, #1				   ; Logical Shift Right
ROM:40015F36 068 08 28			     CMP	     R0, #8				   ; Set cond. codes on	Op1 - Op2
ROM:40015F38 068 2B 70			     STRB	     R3, [R5]				   ; Store to Memory
ROM:40015F3A 068 F5 D3			     BCC	     loc_40015F28			   ; Branch
ROM:40015F3A
ROM:40015F3C 068 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015F3E 068 0D F1 24 0E		     ADD.W	     LR, SP, #0x68+var_44		   ; Rd	= Op1 +	Op2
ROM:40015F3E 068
ROM:40015F42
ROM:40015F42		     loc_40015F42							   ; CODE XREF:	sub_40015EAC+AAj
ROM:40015F42 068 6B 78			     LDRB	     R3, [R5,#1]			   ; Load from Memory
ROM:40015F44 068 03 F0 01 03		     AND.W	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:40015F48 068 0E F8 00 30		     STRB.W	     R3, [LR,R0]			   ; Store to Memory
ROM:40015F4C 068 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015F4E 068 6B 78			     LDRB	     R3, [R5,#1]			   ; Load from Memory
ROM:40015F50 068 5B 08			     LSRS	     R3, R3, #1				   ; Logical Shift Right
ROM:40015F52 068 08 28			     CMP	     R0, #8				   ; Set cond. codes on	Op1 - Op2
ROM:40015F54 068 6B 70			     STRB	     R3, [R5,#1]			   ; Store to Memory
ROM:40015F56 068 F4 D3			     BCC	     loc_40015F42			   ; Branch
ROM:40015F56
ROM:40015F58 068 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015F5A 068 0D F1 1C 08		     ADD.W	     R8, SP, #0x68+var_4C		   ; Rd	= Op1 +	Op2
ROM:40015F5A 068
ROM:40015F5E
ROM:40015F5E		     loc_40015F5E							   ; CODE XREF:	sub_40015EAC+C6j
ROM:40015F5E 068 AB 78			     LDRB	     R3, [R5,#2]			   ; Load from Memory
ROM:40015F60 068 03 F0 01 03		     AND.W	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:40015F64 068 08 F8 00 30		     STRB.W	     R3, [R8,R0]			   ; Store to Memory
ROM:40015F68 068 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015F6A 068 AB 78			     LDRB	     R3, [R5,#2]			   ; Load from Memory
ROM:40015F6C 068 5B 08			     LSRS	     R3, R3, #1				   ; Logical Shift Right
ROM:40015F6E 068 08 28			     CMP	     R0, #8				   ; Set cond. codes on	Op1 - Op2
ROM:40015F70 068 AB 70			     STRB	     R3, [R5,#2]			   ; Store to Memory
ROM:40015F72 068 F4 D3			     BCC	     loc_40015F5E			   ; Branch
ROM:40015F72
ROM:40015F74 068 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015F76 068 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:40015F76
ROM:40015F78
ROM:40015F78		     loc_40015F78							   ; CODE XREF:	sub_40015EAC+E4j
ROM:40015F78 068 0C EB 00 05		     ADD.W	     R5, R12, R0			   ; Rd	= Op1 +	Op2
ROM:40015F7C 068 08 EB 00 09		     ADD.W	     R9, R8, R0				   ; Rd	= Op1 +	Op2
ROM:40015F80 068 AD 78			     LDRB	     R5, [R5,#2]			   ; Load from Memory
ROM:40015F82 068 99 F8 02 90		     LDRB.W	     R9, [R9,#2]			   ; Load from Memory
ROM:40015F86 068 85 EA 09 05		     EOR.W	     R5, R5, R9				   ; Rd	= Op1 ^	Op2
ROM:40015F8A 068 1D 54			     STRB	     R5, [R3,R0]			   ; Store to Memory
ROM:40015F8C 068 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015F8E 068 06 28			     CMP	     R0, #6				   ; Set cond. codes on	Op1 - Op2
ROM:40015F90 068 F2 D3			     BCC	     loc_40015F78			   ; Branch
ROM:40015F90
ROM:40015F92 068 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015F92
ROM:40015F94
ROM:40015F94		     loc_40015F94							   ; CODE XREF:	sub_40015EAC+FEj
ROM:40015F94 068 0D 5C			     LDRB	     R5, [R1,R0]			   ; Load from Memory
ROM:40015F96 068 14 F8 00 C0		     LDRB.W	     R12, [R4,R0]			   ; Load from Memory
ROM:40015F9A 068 85 EA 0C 05		     EOR.W	     R5, R5, R12			   ; Rd	= Op1 ^	Op2
ROM:40015F9E 068 03 EB 00 0C		     ADD.W	     R12, R3, R0			   ; Rd	= Op1 +	Op2
ROM:40015FA2 068 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015FA4 068 08 28			     CMP	     R0, #8				   ; Set cond. codes on	Op1 - Op2
ROM:40015FA6 068 8C F8 06 50		     STRB.W	     R5, [R12,#6]			   ; Store to Memory
ROM:40015FAA 068 F3 D3			     BCC	     loc_40015F94			   ; Branch
ROM:40015FAA
ROM:40015FAC 068 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015FAC
ROM:40015FAE
ROM:40015FAE		     loc_40015FAE							   ; CODE XREF:	sub_40015EAC+112j
ROM:40015FAE 068 14 5C			     LDRB	     R4, [R2,R0]			   ; Load from Memory
ROM:40015FB0 068 1E F8 00 50		     LDRB.W	     R5, [LR,R0]			   ; Load from Memory
ROM:40015FB4 068 6C 40			     EORS	     R4, R5				   ; Rd	= Op1 ^	Op2
ROM:40015FB6 068 1D 18			     ADDS	     R5, R3, R0				   ; Rd	= Op1 +	Op2
ROM:40015FB8 068 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015FBA 068 08 28			     CMP	     R0, #8				   ; Set cond. codes on	Op1 - Op2
ROM:40015FBC 068 AC 73			     STRB	     R4, [R5,#0xE]			   ; Store to Memory
ROM:40015FBE 068 F6 D3			     BCC	     loc_40015FAE			   ; Branch
ROM:40015FBE
ROM:40015FC0 068 9D F8 34 00		     LDRB.W	     R0, [SP,#0x68+var_34]		   ; Load from Memory
ROM:40015FC4 068 9D F8 1C 20		     LDRB.W	     R2, [SP,#0x68+var_4C]		   ; Load from Memory
ROM:40015FC8 068 50 40			     EORS	     R0, R2				   ; Rd	= Op1 ^	Op2
ROM:40015FCA 068 9D F8 35 20		     LDRB.W	     R2, [SP,#0x68+var_33]		   ; Load from Memory
ROM:40015FCE 068 8D F8 16 00		     STRB.W	     R0, [SP,#0x68+var_52]		   ; Store to Memory
ROM:40015FD2 068 9D F8 1D 00		     LDRB.W	     R0, [SP,#0x68+var_4B]		   ; Load from Memory
ROM:40015FD6 068 42 40			     EORS	     R2, R0				   ; Rd	= Op1 ^	Op2
ROM:40015FD8 068 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40015FDA 068 8D F8 17 20		     STRB.W	     R2, [SP,#0x68+var_51]		   ; Store to Memory
ROM:40015FDA 068
ROM:40015FDE
ROM:40015FDE		     loc_40015FDE							   ; CODE XREF:	sub_40015EAC+13Cj
ROM:40015FDE 068 1C 5C			     LDRB	     R4, [R3,R0]			   ; Load from Memory
ROM:40015FE0 068 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40015FE2 068 18 28			     CMP	     R0, #0x18				   ; Set cond. codes on	Op1 - Op2
ROM:40015FE4 068 34 44			     ADD	     R4, R6				   ; Rd	= Op1 +	Op2
ROM:40015FE6 068 E6 B2			     UXTB	     R6, R4				   ; Unsigned extend byte to word
ROM:40015FE8 068 F9 D3			     BCC	     loc_40015FDE			   ; Branch
ROM:40015FE8
ROM:40015FEA 068 B6 B3			     CBZ	     R6, return_0_			   ; Compare and Branch	on Zero
ROM:40015FEA
ROM:40015FEC 068 01 2E			     CMP	     R6, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40015FEE 068 39 D0			     BEQ	     return_2				   ; Branch
ROM:40015FEE
ROM:40015FF0 068 0C 2E			     CMP	     R6, #0xC				   ; Set cond. codes on	Op1 - Op2
ROM:40015FF2 068 6A D1			     BNE	     return_3				   ; Branch
ROM:40015FF2
ROM:40015FF4 068 10 02			     LSLS	     R0, R2, #8				   ; Logical Shift Left
ROM:40015FF6 068 9D F8 15 20		     LDRB.W	     R2, [SP,#0x68+var_53]		   ; Load from Memory
ROM:40015FFA 068 00 EB C2 10		     ADD.W	     R0, R0, R2,LSL#7			   ; Rd	= Op1 +	Op2
ROM:40015FFE 068 9D F8 13 20		     LDRB.W	     R2, [SP,#0x68+var_55]		   ; Load from Memory
ROM:40016002 068 00 EB 82 10		     ADD.W	     R0, R0, R2,LSL#6			   ; Rd	= Op1 +	Op2
ROM:40016006 068 9D F8 11 20		     LDRB.W	     R2, [SP,#0x68+var_57]		   ; Load from Memory
ROM:4001600A 068 00 EB 42 10		     ADD.W	     R0, R0, R2,LSL#5			   ; Rd	= Op1 +	Op2
ROM:4001600E 068 9D F8 0F 20		     LDRB.W	     R2, [SP,#0x68+var_59]		   ; Load from Memory
ROM:40016012 068 00 EB 02 10		     ADD.W	     R0, R0, R2,LSL#4			   ; Rd	= Op1 +	Op2
ROM:40016016 068 9D F8 0D 20		     LDRB.W	     R2, [SP,#0x68+var_5B]		   ; Load from Memory
ROM:4001601A 068 00 EB C2 00		     ADD.W	     R0, R0, R2,LSL#3			   ; Rd	= Op1 +	Op2
ROM:4001601E 068 9D F8 0B 20		     LDRB.W	     R2, [SP,#0x68+var_5D]		   ; Load from Memory
ROM:40016022 068 00 EB 82 00		     ADD.W	     R0, R0, R2,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40016026 068 9D F8 09 20		     LDRB.W	     R2, [SP,#0x68+var_5F]		   ; Load from Memory
ROM:4001602A 068 00 EB 42 00		     ADD.W	     R0, R0, R2,LSL#1			   ; Rd	= Op1 +	Op2
ROM:4001602E 068 9D F8 07 20		     LDRB.W	     R2, [SP,#0x68+var_61]		   ; Load from Memory
ROM:40016032 068 84 18			     ADDS	     R4, R0, R2				   ; Rd	= Op1 +	Op2
ROM:40016034 068 9D F8 05 00		     LDRB.W	     R0, [SP,#0x68+var_63]		   ; Load from Memory
ROM:40016038 068 9D F8 03 20		     LDRB.W	     R2, [SP,#0x68+var_65]		   ; Load from Memory
ROM:4001603C 068 80 00			     LSLS	     R0, R0, #2				   ; Logical Shift Left
ROM:4001603E 068 00 EB 42 00		     ADD.W	     R0, R0, R2,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40016042 068 9D F8 01 20		     LDRB.W	     R2, [SP,#0x68+var_67]		   ; Load from Memory
ROM:40016046 068 10 44			     ADD	     R0, R2				   ; Rd	= Op1 +	Op2
ROM:40016048 068 C3 B2			     UXTB	     R3, R0				   ; Unsigned extend byte to word
ROM:4001604A 068 38 5D			     LDRB	     R0, [R7,R4]			   ; Load from Memory
ROM:4001604C 068 20 FA 03 F2		     LSR.W	     R2, R0, R3				   ; Logical Shift Right
ROM:40016050 068 12 F0 01 0F		     TST.W	     R2, #1				   ; Set cond. codes on	Op1 & Op2
ROM:40016054 068 08 D1			     BNE	     loc_40016068			   ; Branch
ROM:40016054
ROM:40016056 068 01 25			     MOVS	     R5, #1				   ; Rd	= Op2
ROM:40016058 068 07 E0			     B		     loc_4001606A			   ; Branch
ROM:40016058
ROM:4001605A		     ; ---------------------------------------------------------------------------
ROM:4001605A
ROM:4001605A		     return_0_								   ; CODE XREF:	sub_40015EAC+13Ej
ROM:4001605A 068 FF E7			     B		     return_0				   ; Branch
ROM:4001605C
ROM:4001605C		     return_0								   ; Rd	= Op2
ROM:4001605C 068 00 20			     MOVS	     R0, #0
ROM:4001605C
ROM:4001605E
ROM:4001605E		     return								   ; CODE XREF:	sub_40015EAC+1BAj
ROM:4001605E											   ; sub_40015EAC+21Cj	...
ROM:4001605E 068 13 B0			     ADD	     SP, SP, #0x4C			   ; Rd	= Op1 +	Op2
ROM:40016060 01C BD E8 F0 83		     POP.W	     {R4-R9,PC}				   ; Pop registers
ROM:40016060 01C
ROM:40016064		     ; ---------------------------------------------------------------------------
ROM:40016064
ROM:40016064		     return_2								   ; CODE XREF:	sub_40015EAC+142j
ROM:40016064 068 02 20			     MOVS	     R0, #2				   ; Rd	= Op2
ROM:40016066 068 FA E7			     B		     return				   ; Branch
ROM:40016066
ROM:40016068		     ; ---------------------------------------------------------------------------
ROM:40016068
ROM:40016068		     loc_40016068							   ; CODE XREF:	sub_40015EAC+1A8j
ROM:40016068 068 00 25			     MOVS	     R5, #0				   ; Rd	= Op2
ROM:40016068
ROM:4001606A
ROM:4001606A		     loc_4001606A							   ; CODE XREF:	sub_40015EAC+1ACj
ROM:4001606A 068 8D F8 18 00		     STRB.W	     R0, [SP,#0x68+var_50]		   ; Store to Memory
ROM:4001606E 068 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001606E
ROM:40016070
ROM:40016070		     loc_40016070							   ; CODE XREF:	sub_40015EAC+1D8j
ROM:40016070 068 9D F8 18 20		     LDRB.W	     R2, [SP,#0x68+var_50]		   ; Load from Memory
ROM:40016074 068 02 F0 01 06		     AND.W	     R6, R2, #1				   ; Rd	= Op1 &	Op2
ROM:40016078 068 52 08			     LSRS	     R2, R2, #1				   ; Logical Shift Right
ROM:4001607A 068 0E 54			     STRB	     R6, [R1,R0]			   ; Store to Memory
ROM:4001607C 068 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:4001607E 068 8D F8 18 20		     STRB.W	     R2, [SP,#0x68+var_50]		   ; Store to Memory
ROM:40016082 068 08 28			     CMP	     R0, #8				   ; Set cond. codes on	Op1 - Op2
ROM:40016084 068 F4 D3			     BCC	     loc_40016070			   ; Branch
ROM:40016084
ROM:40016086 068 CD 54			     STRB	     R5, [R1,R3]			   ; Store to Memory
ROM:40016088 068 9D F8 4B 00		     LDRB.W	     R0, [SP,#0x68+var_1D]		   ; Load from Memory
ROM:4001608C 068 9D F8 4A 10		     LDRB.W	     R1, [SP,#0x68+var_1E]		   ; Load from Memory
ROM:40016090 068 C0 01			     LSLS	     R0, R0, #7				   ; Logical Shift Left
ROM:40016092 068 00 EB 81 10		     ADD.W	     R0, R0, R1,LSL#6			   ; Rd	= Op1 +	Op2
ROM:40016096 068 9D F8 49 10		     LDRB.W	     R1, [SP,#0x68+var_1F]		   ; Load from Memory
ROM:4001609A 068 00 EB 41 10		     ADD.W	     R0, R0, R1,LSL#5			   ; Rd	= Op1 +	Op2
ROM:4001609E 068 9D F8 48 10		     LDRB.W	     R1, [SP,#0x68+var_20]		   ; Load from Memory
ROM:400160A2 068 00 EB 01 10		     ADD.W	     R0, R0, R1,LSL#4			   ; Rd	= Op1 +	Op2
ROM:400160A6 068 9D F8 47 10		     LDRB.W	     R1, [SP,#0x68+var_21]		   ; Load from Memory
ROM:400160AA 068 00 EB C1 00		     ADD.W	     R0, R0, R1,LSL#3			   ; Rd	= Op1 +	Op2
ROM:400160AE 068 9D F8 46 10		     LDRB.W	     R1, [SP,#0x68+var_22]		   ; Load from Memory
ROM:400160B2 068 00 EB 81 00		     ADD.W	     R0, R0, R1,LSL#2			   ; Rd	= Op1 +	Op2
ROM:400160B6 068 9D F8 45 10		     LDRB.W	     R1, [SP,#0x68+var_23]		   ; Load from Memory
ROM:400160BA 068 00 EB 41 00		     ADD.W	     R0, R0, R1,LSL#1			   ; Rd	= Op1 +	Op2
ROM:400160BE 068 9D F8 44 10		     LDRB.W	     R1, [SP,#0x68+var_24]		   ; Load from Memory
ROM:400160C2 068 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:400160C4 068 38 55			     STRB	     R0, [R7,R4]			   ; Store to Memory
ROM:400160C6 068 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400160C8 068 C9 E7			     B		     return				   ; Branch
ROM:400160C8
ROM:400160CA		     ; ---------------------------------------------------------------------------
ROM:400160CA
ROM:400160CA		     return_3								   ; CODE XREF:	sub_40015EAC+146j
ROM:400160CA 068 03 20			     MOVS	     R0, #3				   ; Rd	= Op2
ROM:400160CC 068 C7 E7			     B		     return				   ; Branch
ROM:400160CC
ROM:400160CC		     ; End of function sub_40015EAC
ROM:400160CC
ROM:400160CE
ROM:400160CE		     ; =============== S U B R O U T I N E =======================================
ROM:400160CE
ROM:400160CE
ROM:400160CE		     sub_400160CE							   ; CODE XREF:	nand_some_0+B2p
ROM:400160CE 000 02 0C			     LSRS	     R2, R0, #0x10			   ; Logical Shift Right
ROM:400160D0 000 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:400160D2 000 4A 70			     STRB	     R2, [R1,#1]			   ; Store to Memory
ROM:400160D4 000 00 F0 70 62		     AND.W	     R2, R0, #0xF000000			   ; Rd	= Op1 &	Op2
ROM:400160D8 000 C0 F3 03 20		     UBFX.W	     R0, R0, #8, #4			   ; Unsigned Bit Field	Extract
ROM:400160DC 000 40 EA 12 50		     ORR.W	     R0, R0, R2,LSR#20			   ; Rd	= Op1 |	Op2
ROM:400160E0 000 88 70			     STRB	     R0, [R1,#2]			   ; Store to Memory
ROM:400160E2 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:400160E2
ROM:400160E2		     ; End of function sub_400160CE
ROM:400160E2
ROM:400160E4
ROM:400160E4		     ; =============== S U B R O U T I N E =======================================
ROM:400160E4
ROM:400160E4
ROM:400160E4		     boot_GP_image_exec_debug						   ; CODE XREF:	boot_GP_image_exec+66p
ROM:400160E4 000 04 4B			     LDR	     R3, =memory_buffer			   ; Load from Memory
ROM:400160E6 000 02 46			     MOV	     R2, R0				   ; Rd	= Op2
ROM:400160E8 000 30 B4			     PUSH	     {R4,R5}				   ; Push registers
ROM:400160EA 008 08 46			     MOV	     R0, R1				   ; Rd	= Op2
ROM:400160EC 008 1C 68			     LDR	     R4, [R3]				   ; Load from Memory
ROM:400160EE 008 44 F4 80 04		     ORR.W	     R4, R4, #tracing_GP_image_executed	   ; Rd	= Op1 |	Op2
ROM:400160F2 008 1C 60			     STR	     R4, [R3]				   ; Store to Memory
ROM:400160F4 008 30 BC			     POP	     {R4,R5}				   ; Pop registers
ROM:400160F6 000 10 47			     BX		     R2					   ; Branch to/from Thumb mode
ROM:400160F6
ROM:400160F6		     ; End of function boot_GP_image_exec_debug
ROM:400160F6
ROM:400160F6		     ; ---------------------------------------------------------------------------
ROM:400160F8 B0	FF 20 40     off_400160F8    DCD memory_buffer					   ; DATA XREF:	boot_GP_image_exec_debugr
ROM:400160FC
ROM:400160FC		     ; =============== S U B R O U T I N E =======================================
ROM:400160FC
ROM:400160FC
ROM:400160FC		     boot_HS_image_exec							   ; CODE XREF:	boot_peripheral_image_auth_exec+48p
ROM:400160FC
ROM:400160FC		     var_30	     = -0x30
ROM:400160FC		     var_2C	     = -0x2C
ROM:400160FC		     var_28	     = -0x28
ROM:400160FC		     var_24	     = -0x24
ROM:400160FC		     var_20	     = -0x20
ROM:400160FC		     membuf	     = -0x1C
ROM:400160FC		     arg_0	     =	0
ROM:400160FC
ROM:400160FC		     R7_tracing	= R7
ROM:400160FC 000 2D E9 F0 41		     PUSH.W	     {R4-R8,LR}				   ; See spruf98 p.3284	24.4.2,	figure 24-6. Overall Booting Sequence.
ROM:40016100 018 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:40016102 018 86 B0			     SUB	     SP, SP, #0x18			   ; Rd	= Op1 -	Op2
ROM:40016104 030 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016106 030 0E 46			     MOV	     R6, R1				   ; Rd	= Op2
ROM:40016108 030 90 46			     MOV	     R8, R2				   ; Rd	= Op2
ROM:4001610A 030 05 90			     STR	     R0, [SP,#0x30+membuf]		   ; Store to Memory
ROM:4001610C 030 1C 46			     MOV	     R4, R3				   ; Rd	= Op2
ROM:4001610E 030 04 90			     STR	     R0, [SP,#0x30+var_20]		   ; Store to Memory
ROM:40016110 030 03 90			     STR	     R0, [SP,#0x30+var_24]		   ; Store to Memory
ROM:40016112 030 02 90			     STR	     R0, [SP,#0x30+var_28]		   ; Store to Memory
ROM:40016114 030 01 F0 96 FB		     BL		     security_check_GP_mode		   ; Return 1 if non-GP	mode, return 0 if GP mode
ROM:40016114 030
ROM:40016118 030 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001611A 030 31 4F			     LDR	     R7_tracing, =memory_buffer		   ; Load from Memory
ROM:4001611C 030 38 68			     LDR	     R0, [R7_tracing]			   ; Load from Memory
ROM:4001611E 030 05 D1			     BNE	     is_secured_device			   ; HS	device
ROM:4001611E
ROM:40016120 030 40 F4 80 00		     ORR.W	     R0, R0, #tracing_GP_image_executed	   ; Rd	= Op1 |	Op2
ROM:40016124 030 38 60			     STR	     R0, [R7_tracing]			   ; Store to Memory
ROM:40016126 030 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:40016128 030 A8 47			     BLX	     R5					   ; Branch with Link and Exchange (register indirect)
ROM:40016128
ROM:4001612A 030 54 E0			     B		     failed_boot			   ; Branch
ROM:4001612A
ROM:4001612C		     ; ---------------------------------------------------------------------------
ROM:4001612C
ROM:4001612C		     is_secured_device							   ; CODE XREF:	boot_HS_image_exec+22j
ROM:4001612C 030 40 F4 00 00		     ORR.W	     R0, R0, #tracing_Image_authentication_started ; HS	device
ROM:40016130 030 38 60			     STR	     R0, [R7_tracing]			   ; Store to Memory
ROM:40016132 030 41 46			     MOV	     R1, R8				   ; arg_2
ROM:40016134 030 20 46			     MOV	     R0, R4				   ; addr
ROM:40016136 030 02 F0 82 F8		     BL		     read_14_bytes_from_addr		   ; Branch with Link
ROM:40016136 030
ROM:4001613A 030 C0 B2			     UXTB	     R0, R0				   ; Unsigned extend byte to word
ROM:4001613C 030 FF 28			     CMP	     R0, #0xFF				   ; Set cond. codes on	Op1 - Op2
ROM:4001613E 030 03 D1			     BNE	     boot_continue			   ; Branch
ROM:4001613E
ROM:40016140
ROM:40016140		     return_ERROR							   ; CODE XREF:	boot_HS_image_exec+E0j
ROM:40016140 030 06 B0			     ADD	     SP, SP, #0x18			   ; Rd	= Op1 +	Op2
ROM:40016142 018 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016144 018 BD E8 F0 81		     POP.W	     {R4-R8,PC}				   ; Pop registers
ROM:40016144 018
ROM:40016148		     ; ---------------------------------------------------------------------------
ROM:40016148
ROM:40016148		     boot_continue							   ; CODE XREF:	boot_HS_image_exec+42j
ROM:40016148 030 20 5C			     LDRB	     R0, [R4,R0]			   ; source_addr
ROM:4001614A 030 FF 28			     CMP	     R0, #0xFF				   ; Set cond. codes on	Op1 - Op2
ROM:4001614C 030 3F D0			     BEQ	     failed_auth			   ; Branch
ROM:4001614C
ROM:4001614E 030 61 79			     LDRB	     R1, [R4,#5]			   ; Load from Memory
ROM:40016150 030 FF 29			     CMP	     R1, #0xFF				   ; Set cond. codes on	Op1 - Op2
ROM:40016152 030 3C D0			     BEQ	     failed_auth			   ; Branch
ROM:40016152
ROM:40016154 030 A1 79			     LDRB	     R1, [R4,#6]			   ; Load from Memory
ROM:40016156 030 FF 29			     CMP	     R1, #0xFF				   ; Set cond. codes on	Op1 - Op2
ROM:40016158 030 39 D0			     BEQ	     failed_auth			   ; Branch
ROM:40016158
ROM:4001615A 030 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:4001615C 030 00 93			     STR	     R3, [SP,#0x30+var_30]		   ; Store to Memory
ROM:4001615E 030 01 AB			     ADD	     R3, SP, #0x30+var_2C		   ; arg_4
ROM:40016160 030 05 AA			     ADD	     R2, SP, #0x30+membuf		   ; arg_3
ROM:40016162 030 29 46			     MOV	     R1, R5				   ; dest_addr
ROM:40016164 030 02 F0 5E F8		     BL		     sub_40018224			   ; Branch with Link
ROM:40016164 030
ROM:40016168 030 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:4001616A 030 05 98			     LDR	     R0, [SP,#0x30+membuf]		   ; Load from Memory
ROM:4001616C 030 04 AA			     ADD	     R2, SP, #0x30+var_20		   ; arg_3
ROM:4001616E 030 00 93			     STR	     R3, [SP,#0x30+var_30]		   ; Store to Memory
ROM:40016170 030 01 AB			     ADD	     R3, SP, #0x30+var_2C		   ; arg_4
ROM:40016172 030 28 44			     ADD	     R0, R5				   ; Rd	= Op1 +	Op2
ROM:40016174 030 29 46			     MOV	     R1, R5				   ; dest_addr
ROM:40016176 030 05 90			     STR	     R0, [SP,#0x30+membuf]		   ; Store to Memory
ROM:40016178 030 60 79			     LDRB	     R0, [R4,#5]			   ; source_addr
ROM:4001617A 030 02 F0 53 F8		     BL		     sub_40018224			   ; Branch with Link
ROM:4001617A 030
ROM:4001617E 030 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:40016180 030 04 98			     LDR	     R0, [SP,#0x30+var_20]		   ; Load from Memory
ROM:40016182 030 03 AA			     ADD	     R2, SP, #0x30+var_24		   ; arg_3
ROM:40016184 030 00 93			     STR	     R3, [SP,#0x30+var_30]		   ; Store to Memory
ROM:40016186 030 01 AB			     ADD	     R3, SP, #0x30+var_2C		   ; arg_4
ROM:40016188 030 28 44			     ADD	     R0, R5				   ; Rd	= Op1 +	Op2
ROM:4001618A 030 29 46			     MOV	     R1, R5				   ; dest_addr
ROM:4001618C 030 04 90			     STR	     R0, [SP,#0x30+var_20]		   ; Store to Memory
ROM:4001618E 030 A0 79			     LDRB	     R0, [R4,#6]			   ; source_addr
ROM:40016190 030 02 F0 48 F8		     BL		     sub_40018224			   ; Branch with Link
ROM:40016190 030
ROM:40016194 030 03 98			     LDR	     R0, [SP,#0x30+var_24]		   ; Load from Memory
ROM:40016196 030 28 44			     ADD	     R0, R5				   ; Rd	= Op1 +	Op2
ROM:40016198 030 03 90			     STR	     R0, [SP,#0x30+var_24]		   ; Store to Memory
ROM:4001619A 030 E0 79			     LDRB	     R0, [R4,#7]			   ; source_addr
ROM:4001619C 030 FF 28			     CMP	     R0, #0xFF				   ; Set cond. codes on	Op1 - Op2
ROM:4001619E 030 09 D0			     BEQ	     loc_400161B4			   ; Branch
ROM:4001619E
ROM:400161A0 030 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:400161A2 030 00 93			     STR	     R3, [SP,#0x30+var_30]		   ; Store to Memory
ROM:400161A4 030 01 AB			     ADD	     R3, SP, #0x30+var_2C		   ; arg_4
ROM:400161A6 030 02 AA			     ADD	     R2, SP, #0x30+var_28		   ; arg_3
ROM:400161A8 030 29 46			     MOV	     R1, R5				   ; dest_addr
ROM:400161AA 030 02 F0 3B F8		     BL		     sub_40018224			   ; Branch with Link
ROM:400161AA 030
ROM:400161AE 030 02 98			     LDR	     R0, [SP,#0x30+var_28]		   ; Load from Memory
ROM:400161B0 030 28 44			     ADD	     R0, R5				   ; Rd	= Op1 +	Op2
ROM:400161B2 030 02 90			     STR	     R0, [SP,#0x30+var_28]		   ; Store to Memory
ROM:400161B2
ROM:400161B4
ROM:400161B4		     loc_400161B4							   ; CODE XREF:	boot_HS_image_exec+A2j
ROM:400161B4 030 0C AB			     ADD	     R3, SP, #0x30+arg_0		   ; arg_4
ROM:400161B6 030 00 93			     STR	     R3, [SP,#0x30+var_30]		   ; Store to Memory
ROM:400161B8 030 DD E9 04 03		     LDRD.W	     R0, R3, [SP,#0x10]			   ; Load pair of registers
ROM:400161BC 030 DD E9 02 21		     LDRD.W	     R2, R1, [SP,#8]			   ; Load pair of registers
ROM:400161C0 030 00 F0 12 F8		     BL		     security_check_CertISW		   ; Branch with Link
ROM:400161C0 030
ROM:400161C4 030 18 B9			     CBNZ	     R0, failed_auth			   ; Compare and Branch	on Non-Zero
ROM:400161C4
ROM:400161C6 030 05 98			     LDR	     R0, [SP,#0x30+membuf]		   ; membuf
ROM:400161C8 030 31 46			     MOV	     R1, R6				   ; Rd	= Op2
ROM:400161CA 030 00 F0 75 F8		     BL		     security_ISW_authentication	   ; Branch with Link
ROM:400161CA 030
ROM:400161CE
ROM:400161CE		     failed_auth							   ; CODE XREF:	boot_HS_image_exec+50j
ROM:400161CE											   ; boot_HS_image_exec+56j ...
ROM:400161CE 030 38 68			     LDR	     R0, [R7_tracing]			   ; Load from Memory
ROM:400161D0 030 40 F0 80 70		     ORR.W	     R0, R0, #tracing_Image_authentication_failed ; Rd = Op1 | Op2
ROM:400161D4 030 38 60			     STR	     R0, [R7_tracing]			   ; Store to Memory
ROM:400161D4
ROM:400161D6
ROM:400161D6		     failed_boot							   ; CODE XREF:	boot_HS_image_exec+2Ej
ROM:400161D6 030 03 48			     LDR	     R0, =exp_IMAGE_NOT_EXEC_		   ; func
ROM:400161D8 030 FD F7 72 EF		     BLX	     call_dead_loops			   ; jump at address, stored in	R0
ROM:400161D8 030
ROM:400161DC 030 B0 E7			     B		     return_ERROR			   ; Branch
ROM:400161DC
ROM:400161DC		     ; End of function boot_HS_image_exec
ROM:400161DC
ROM:400161DC		     ; ---------------------------------------------------------------------------
ROM:400161DE 00	00			     DCB 0, 0
ROM:400161E0 B0	FF 20 40     off_400161E0    DCD memory_buffer					   ; DATA XREF:	boot_HS_image_exec+1Er
ROM:400161E4		     ; int (__cdecl *off_400161E4)()
ROM:400161E4 A8	40 01 00     off_400161E4    DCD exp_IMAGE_NOT_EXEC_				   ; DATA XREF:	boot_HS_image_exec:failed_bootr
ROM:400161E8
ROM:400161E8		     ; =============== S U B R O U T I N E =======================================
ROM:400161E8
ROM:400161E8
ROM:400161E8		     ; int __cdecl security_check_CertISW(void *arg1, int arg2,	char *RDcert, __int32 arg4)
ROM:400161E8		     security_check_CertISW						   ; CODE XREF:	boot_HS_image_exec+C4p
ROM:400161E8											   ; boot_memory_image_auth_exec+C4p
ROM:400161E8
ROM:400161E8		     arg_0	     =	0
ROM:400161E8
ROM:400161E8 000 2D E9 F0 47		     PUSH.W	     {R4-R10,LR}			   ; count
ROM:400161EC 020 8A 46			     MOV	     R10, R1				   ; Rd	= Op2
ROM:400161EE 020 2C 4D			     LDR	     R5, =dword_4020FFB4		   ; Load from Memory
ROM:400161F0 020 81 46			     MOV	     R9, R0				   ; Rd	= Op2
ROM:400161F2 020 08 9F			     LDR	     R7, [SP,#0x20+arg_0]		   ; Load from Memory
ROM:400161F4 020 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400161F6 020 90 46			     MOV	     R8, R2				   ; Rd	= Op2
ROM:400161F8 020 1E 46			     MOV	     R6, R3				   ; Rd	= Op2
ROM:400161FA 020 29 68			     LDR	     R1, [R5]				   ; Load from Memory
ROM:400161FC 020 41 F4 80 71		     ORR.W	     R1, R1, #tracing2_Reserved2	   ; Rd	= Op1 |	Op2
ROM:40016200 020 29 60			     STR	     R1, [R5]				   ; Store to Memory
ROM:40016202 020 01 24			     MOVS	     R4, #1				   ; Rd	= Op2
ROM:40016204 020 27 4A			     LDR	     R2, =0x809795A3			   ; Load from Memory
ROM:40016206 020 19 68			     LDR	     R1, [R3]				   ; Load from Memory
ROM:40016208 020 91 42			     CMP	     R1, R2				   ; Set cond. codes on	Op1 - Op2
ROM:4001620A 020 00 D0			     BEQ	     search_CertISW_mark		   ; Branch
ROM:4001620A
ROM:4001620C 020 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:4001620C
ROM:4001620E
ROM:4001620E		     search_CertISW_mark						   ; CODE XREF:	security_check_CertISW+22j
ROM:4001620E 020 44 B9			     CBNZ	     R4, found				   ; Compare and Branch	on Non-Zero
ROM:4001620E
ROM:40016210 020 08 22			     MOVS	     R2, #CH_STRINGS.CHMMCSD		   ; source
ROM:40016212 020 31 46			     MOV	     R1, R6				   ; void *
ROM:40016214 020 24 A0			     ADR	     R0, CertISW_mark			   ; "CertISW"
ROM:40016216 020 FE F7 1F FC		     BL		     standard_memcmp			   ; Branch with Link
ROM:40016216 020
ROM:4001621A 020 08 B9			     CBNZ	     R0, not_found			   ; Compare and Branch	on Non-Zero
ROM:4001621A
ROM:4001621C 020 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001621E 020 00 E0			     B		     found				   ; Branch
ROM:4001621E
ROM:40016220		     ; ---------------------------------------------------------------------------
ROM:40016220
ROM:40016220		     not_found								   ; CODE XREF:	security_check_CertISW+32j
ROM:40016220 020 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016220
ROM:40016222
ROM:40016222		     found								   ; CODE XREF:	security_check_CertISW:search_CertISW_markj
ROM:40016222											   ; security_check_CertISW+36j
ROM:40016222 020 20 43			     ORRS	     R0, R4				   ; Rd	= Op1 |	Op2
ROM:40016224 020 35 D0			     BEQ	     return_1				   ; Branch
ROM:40016224
ROM:40016226 020 38 88			     LDRH	     R0, [R7]				   ; Load from Memory
ROM:40016228 020 00 07			     LSLS	     R0, R0, #28			   ; Logical Shift Left
ROM:4001622A 020 0E D4			     BMI	     Load_keys_and_search_for_RnD_certificate ;	Branch
ROM:4001622A
ROM:4001622C 020 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:4001622E 020 2C B1			     CBZ	     R4, loc_4001623C			   ; Compare and Branch	on Zero
ROM:4001622E
ROM:40016230 020 40 F4 00 70		     ORR.W	     R0, R0, #0b1000000000		   ; Rd	= Op1 |	Op2
ROM:40016234 020 28 60			     STR	     R0, [R5]				   ; Store to Memory
ROM:40016236 020 06 F1 38 00		     ADD.W	     R0, R6, #0x38			   ; Rd	= Op1 +	Op2
ROM:4001623A 020 04 E0			     B		     enable_speedup			   ; Branch
ROM:4001623A
ROM:4001623C		     ; ---------------------------------------------------------------------------
ROM:4001623C
ROM:4001623C		     loc_4001623C							   ; CODE XREF:	security_check_CertISW+46j
ROM:4001623C 020 40 F4 80 60		     ORR.W	     R0, R0, #0b10000000000		   ; Rd	= Op1 |	Op2
ROM:40016240 020 28 60			     STR	     R0, [R5]				   ; Store to Memory
ROM:40016242 020 06 F1 A4 00		     ADD.W	     R0, R6, #0xA4			   ; arg
ROM:40016242 020
ROM:40016246
ROM:40016246		     enable_speedup							   ; CODE XREF:	security_check_CertISW+52j
ROM:40016246 020 01 F0 53 FD		     BL		     load_speedup_table			   ; Branch with Link
ROM:40016246 020
ROM:4001624A
ROM:4001624A		     Load_keys_and_search_for_RnD_certificate				   ; CODE XREF:	security_check_CertISW+42j
ROM:4001624A 020 48 46			     MOV	     R0, R9				   ; Rd	= Op2
ROM:4001624C 020 01 F0 26 FD		     BL		     security_call_SSID_0x01		   ; SECURITY SERVICE: Load Keys (CertPK) to Secure RAM
ROM:4001624C 020
ROM:40016250 020 B8 F1 00 0F		     CMP.W	     R8, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016254 020 07 D0			     BEQ	     Keys_loaded_without_RnD		   ; Branch
ROM:40016254
ROM:40016256 020 16 48			     LDR	     R0, =memory_buffer			   ; Load from Memory
ROM:40016258 020 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:4001625A 020 41 F0 00 71		     ORR.W	     R1, R1, #tracing_R&D_certificate_found ; Rd = Op1 | Op2
ROM:4001625E 020 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40016260 020 40 46			     MOV	     R0, R8				   ; arg_1
ROM:40016262 020 01 F0 2D FD		     BL		     security_call_SSID_0x02		   ; verify R&D	certificate
ROM:40016262 020
ROM:40016266
ROM:40016266		     Keys_loaded_without_RnD						   ; CODE XREF:	security_check_CertISW+6Cj
ROM:40016266 020 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:40016268 020 40 F4 00 60		     ORR.W	     R0, R0, #0x800			   ; Rd	= Op1 |	Op2
ROM:4001626C 020 28 60			     STR	     R0, [R5]				   ; Store to Memory
ROM:4001626E 020 50 46			     MOV	     R0, R10				   ; arg_1
ROM:40016270 020 01 F0 02 FD		     BL		     security_call_SSID_0x03		   ; load and authenticate PPA
ROM:40016270 020
ROM:40016274 020 30 B9			     CBNZ	     R0, return_error			   ; Compare and Branch	on Non-Zero
ROM:40016274
ROM:40016276 020 38 88			     LDRH	     R0, [R7]				   ; Load from Memory
ROM:40016278 020 40 F4 00 60		     ORR.W	     R0, R0, #0x800			   ; Rd	= Op1 |	Op2
ROM:4001627C 020 38 80			     STRH	     R0, [R7]				   ; Store to Memory
ROM:4001627E 020 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001627E
ROM:40016280
ROM:40016280		     return								   ; CODE XREF:	security_check_CertISW+B4j
ROM:40016280 020 BD E8 F0 87		     POP.W	     {R4-R10,PC}			   ; Pop registers
ROM:40016280 020
ROM:40016284		     ; ---------------------------------------------------------------------------
ROM:40016284
ROM:40016284		     return_error							   ; CODE XREF:	security_check_CertISW+8Cj
ROM:40016284 020 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:40016286 020 40 F4 80 50		     ORR.W	     R0, R0, #0b1000000000000		   ; set bit #12
ROM:4001628A 020 28 60			     STR	     R0, [R5]				   ; Store to Memory
ROM:4001628C 020 09 48			     LDR	     R0, =exp_IMAGE_NOT_EXEC_		   ; func
ROM:4001628E 020 FD F7 18 EF		     BLX	     call_dead_loops			   ; jump at address, stored in	R0
ROM:4001628E 020
ROM:40016292
ROM:40016292		     return_1								   ; CODE XREF:	security_check_CertISW+3Cj
ROM:40016292 020 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:40016294 020 40 F4 00 50		     ORR.W	     R0, R0, #0b10000000000000		   ; set bit #13
ROM:40016298 020 28 60			     STR	     R0, [R5]				   ; Store to Memory
ROM:4001629A 020 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001629C 020 F0 E7			     B		     return				   ; Branch
ROM:4001629C
ROM:4001629C		     ; End of function security_check_CertISW
ROM:4001629C
ROM:4001629C		     ; ---------------------------------------------------------------------------
ROM:4001629E 00	00			     DCW 0
ROM:400162A0 B4	FF 20 40     off_400162A0    DCD dword_4020FFB4					   ; DATA XREF:	security_check_CertISW+6r
ROM:400162A4 A3	95 97 80     dword_400162A4  DCD 0x809795A3					   ; DATA XREF:	security_check_CertISW+1Cr
ROM:400162A8 43	65 72 74+    CertISW_mark    DCB "CertISW",0                                       ; DATA XREF: security_check_CertISW+2Co
ROM:400162B0 B0	FF 20 40     off_400162B0    DCD memory_buffer					   ; DATA XREF:	security_check_CertISW+6Er
ROM:400162B4		     ; int (__cdecl *image_cant_exec)()
ROM:400162B4 A8	40 01 00     image_cant_exec DCD exp_IMAGE_NOT_EXEC_				   ; DATA XREF:	security_check_CertISW+A4r
ROM:400162B8
ROM:400162B8		     ; =============== S U B R O U T I N E =======================================
ROM:400162B8
ROM:400162B8
ROM:400162B8		     ; int __cdecl security_ISW_authentication(void *membuf)
ROM:400162B8		     security_ISW_authentication					   ; CODE XREF:	boot_HS_image_exec+CEp
ROM:400162B8											   ; boot_memory_image_auth_exec+106p
ROM:400162B8 000 06 4A			     LDR	     R2, =memory_buffer			   ; Load from Memory
ROM:400162BA 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:400162BC 008 13 68			     LDR	     R3, [R2]				   ; Load from Memory
ROM:400162BE 008 43 F0 80 63		     ORR.W	     R3, R3, #tracing_Initial_SW_authentication_started	; Rd = Op1 | Op2
ROM:400162C2 008 13 60			     STR	     R3, [R2]				   ; Store to Memory
ROM:400162C4 008 01 F0 CE FC		     BL		     security_call_SSID_0x04		   ; Initial Software Image auth
ROM:400162C4 008
ROM:400162C8 008 03 48			     LDR	     R0, =dword_4020FFB4		   ; Load from Memory
ROM:400162CA 008 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:400162CC 008 41 F4 80 41		     ORR.W	     R1, R1, #tracing2_No_known_NAND_was_detected ; Rd = Op1 | Op2
ROM:400162D0 008 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:400162D2 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:400162D2
ROM:400162D2		     ; End of function security_ISW_authentication
ROM:400162D2
ROM:400162D2		     ; ---------------------------------------------------------------------------
ROM:400162D4 B0	FF 20 40     off_400162D4    DCD memory_buffer					   ; DATA XREF:	security_ISW_authenticationr
ROM:400162D8 B4	FF 20 40     off_400162D8    DCD dword_4020FFB4					   ; DATA XREF:	security_ISW_authentication+10r
ROM:400162DC
ROM:400162DC		     ; =============== S U B R O U T I N E =======================================
ROM:400162DC
ROM:400162DC
ROM:400162DC		     sub_400162DC							   ; CODE XREF:	sub_40016376+A4p
ROM:400162DC
ROM:400162DC		     var_418	     = -0x418
ROM:400162DC
ROM:400162DC 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:400162DE 010 16 46			     MOV	     R6, R2				   ; Rd	= Op2
ROM:400162E0 010 AD F5 81 6D		     SUB.W	     SP, SP, #0x408			   ; Rd	= Op1 -	Op2
ROM:400162E4 418 1D 46			     MOV	     R5, R3				   ; Rd	= Op2
ROM:400162E6 418 F1 B3			     CBZ	     R1, return_1_			   ; Compare and Branch	on Zero
ROM:400162E6
ROM:400162E8 418 01 F2 FF 11		     ADDW	     R1, R1, #0x1FF			   ; Rd	= Op1 +	Op2
ROM:400162EC 418 49 0A			     LSRS	     R1, R1, #9				   ; Logical Shift Right
ROM:400162EE 418 C5 F8 00 14		     STR.W	     R1, [R5,#0x400]			   ; Store to Memory
ROM:400162F2 418 D5 F8 08 24		     LDR.W	     R2, [R5,#0x408]			   ; Load from Memory
ROM:400162F6 418 0A B9			     CBNZ	     R2, loc_400162FC			   ; Compare and Branch	on Non-Zero
ROM:400162F6
ROM:400162F8 418 C5 F8 08 14		     STR.W	     R1, [R5,#0x408]			   ; Store to Memory
ROM:400162F8 418
ROM:400162FC
ROM:400162FC		     loc_400162FC							   ; CODE XREF:	sub_400162DC+1Aj
ROM:400162FC 418 B1 F5 80 7F		     CMP.W	     R1, #0x100				   ; Set cond. codes on	Op1 - Op2
ROM:40016300 418 33 D8			     BHI	     return_1				   ; Branch
ROM:40016300
ROM:40016302 418 02 46			     MOV	     R2, R0				   ; Rd	= Op2
ROM:40016304 418 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:40016306 418 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:40016308 418 02 F0 74 FC		     BL		     sub_40018BF4			   ; Branch with Link
ROM:40016308 418
ROM:4001630C 418 58 BB			     CBNZ	     R0, return_1_			   ; Compare and Branch	on Non-Zero
ROM:4001630C
ROM:4001630E 418 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:40016310 418 1F E0			     B		     loc_40016352			   ; Branch
ROM:40016310
ROM:40016312		     ; ---------------------------------------------------------------------------
ROM:40016312
ROM:40016312		     loc_40016312							   ; CODE XREF:	sub_400162DC+80j
ROM:40016312 418 D5 F8 00 04		     LDR.W	     R0, [R5,#0x400]			   ; Load from Memory
ROM:40016316 418 A0 42			     CMP	     R0, R4				   ; Set cond. codes on	Op1 - Op2
ROM:40016318 418 27 D9			     BLS	     return_1				   ; Branch
ROM:40016318
ROM:4001631A 418 00 99			     LDR	     R1, [SP,#0x418+var_418]		   ; Load from Memory
ROM:4001631C 418 F2 69			     LDR	     R2, [R6,#0x1C]			   ; Load from Memory
ROM:4001631E 418 D6 F8 50 04		     LDR.W	     R0, [R6,#0x450]			   ; Load from Memory
ROM:40016322 418 01 FB 02 01		     MLA.W	     R1, R1, R2, R0			   ; Multiply-Accumulate
ROM:40016326 418 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016328 418 08 E0			     B		     loc_4001633C			   ; Branch
ROM:40016328
ROM:4001632A		     ; ---------------------------------------------------------------------------
ROM:4001632A
ROM:4001632A		     loc_4001632A							   ; CODE XREF:	sub_400162DC+64j
ROM:4001632A 418 D5 F8 00 24		     LDR.W	     R2, [R5,#0x400]			   ; Load from Memory
ROM:4001632E 418 A2 42			     CMP	     R2, R4				   ; Set cond. codes on	Op1 - Op2
ROM:40016330 418 03 D9			     BLS	     loc_4001633A			   ; Branch
ROM:40016330
ROM:40016332 418 45 F8 24 10		     STR.W	     R1, [R5,R4,LSL#2]			   ; Store to Memory
ROM:40016336 418 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:40016338 418 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:40016338
ROM:4001633A
ROM:4001633A		     loc_4001633A							   ; CODE XREF:	sub_400162DC+54j
ROM:4001633A 418 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:4001633A
ROM:4001633C
ROM:4001633C		     loc_4001633C							   ; CODE XREF:	sub_400162DC+4Cj
ROM:4001633C 418 F2 69			     LDR	     R2, [R6,#0x1C]			   ; Load from Memory
ROM:4001633E 418 82 42			     CMP	     R2, R0				   ; Set cond. codes on	Op1 - Op2
ROM:40016340 418 F3 D8			     BHI	     loc_4001632A			   ; Branch
ROM:40016340
ROM:40016342 418 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:40016344 418 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:40016346 418 02 F0 BE FB		     BL		     sub_40018AC6			   ; Branch with Link
ROM:40016346 418
ROM:4001634A 418 60 B9			     CBNZ	     R0, return_1_			   ; Compare and Branch	on Non-Zero
ROM:4001634A
ROM:4001634C 418 00 98			     LDR	     R0, [SP,#0x418+var_418]		   ; Load from Memory
ROM:4001634E 418 C6 F8 54 04		     STR.W	     R0, [R6,#0x454]			   ; Store to Memory
ROM:4001634E 418
ROM:40016352
ROM:40016352		     loc_40016352							   ; CODE XREF:	sub_400162DC+34j
ROM:40016352 418 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:40016354 418 00 99			     LDR	     R1, [SP,#0x418+var_418]		   ; Load from Memory
ROM:40016356 418 02 F0 67 FC		     BL		     sub_40018C28			   ; Branch with Link
ROM:40016356 418
ROM:4001635A 418 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001635C 418 D9 D0			     BEQ	     loc_40016312			   ; Branch
ROM:4001635C
ROM:4001635E 418 D5 F8 00 04		     LDR.W	     R0, [R5,#0x400]			   ; Load from Memory
ROM:40016362 418 A0 42			     CMP	     R0, R4				   ; Set cond. codes on	Op1 - Op2
ROM:40016364 418 00 E0			     B		     return_0_				   ; Branch
ROM:40016364
ROM:40016366		     ; ---------------------------------------------------------------------------
ROM:40016366
ROM:40016366		     return_1_								   ; CODE XREF:	sub_400162DC+Aj
ROM:40016366											   ; sub_400162DC+30j ...
ROM:40016366 418 00 E0			     B		     return_1				   ; Branch
ROM:40016366
ROM:40016368		     ; ---------------------------------------------------------------------------
ROM:40016368
ROM:40016368		     return_0_								   ; CODE XREF:	sub_400162DC+88j
ROM:40016368 418 03 D0			     BEQ	     return_0				   ; Branch
ROM:40016368
ROM:4001636A
ROM:4001636A		     return_1								   ; CODE XREF:	sub_400162DC+24j
ROM:4001636A											   ; sub_400162DC+3Cj ...
ROM:4001636A 418 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001636A
ROM:4001636C
ROM:4001636C		     return								   ; CODE XREF:	sub_400162DC+98j
ROM:4001636C 418 0D F5 81 6D		     ADD.W	     SP, SP, #0x408			   ; Rd	= Op1 +	Op2
ROM:40016370 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40016370
ROM:40016372		     ; ---------------------------------------------------------------------------
ROM:40016372
ROM:40016372		     return_0								   ; CODE XREF:	sub_400162DC:return_0_j
ROM:40016372 418 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016374 418 FA E7			     B		     return				   ; Branch
ROM:40016374
ROM:40016374		     ; End of function sub_400162DC
ROM:40016374
ROM:40016376
ROM:40016376		     ; =============== S U B R O U T I N E =======================================
ROM:40016376
ROM:40016376
ROM:40016376		     sub_40016376							   ; CODE XREF:	ROM:40016DCCp
ROM:40016376
ROM:40016376		     var_67C	     = -0x67C
ROM:40016376		     var_678	     = -0x678
ROM:40016376		     source	     = -0x674
ROM:40016376		     var_66C	     = -0x66C
ROM:40016376		     var_664	     = -0x664
ROM:40016376		     var_660	     = -0x660
ROM:40016376		     var_65E	     = -0x65E
ROM:40016376		     var_220	     = -0x220
ROM:40016376		     var_21C	     = -0x21C
ROM:40016376		     arg_0	     =	0
ROM:40016376
ROM:40016376 000 2D E9 F0 43		     PUSH.W	     {R4-R9,LR}				   ; Push registers
ROM:4001637A 01C 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:4001637C 01C AD F2 6C 6D		     SUBW	     SP, SP, #0x66C			   ; Rd	= Op1 -	Op2
ROM:40016380 688 01 27			     MOVS	     R7, #1				   ; Rd	= Op2
ROM:40016382 688 0D F2 6C 49		     ADDW	     R9, SP, #0x688+var_21C		   ; Rd	= Op1 +	Op2
ROM:40016386 688 90 46			     MOV	     R8, R2				   ; Rd	= Op2
ROM:40016388 688 AD F8 24 40		     STRH.W	     R4, [SP,#0x688+var_664]		   ; Store to Memory
ROM:4001638C 688 1D 46			     MOV	     R5, R3				   ; Rd	= Op2
ROM:4001638E 688 AD F8 28 40		     STRH.W	     R4, [SP,#0x688+var_660]		   ; Store to Memory
ROM:40016392 688 DD F8 88 66		     LDR.W	     R6, [SP,#0x688+arg_0]		   ; Load from Memory
ROM:40016396 688 AD F8 26 40		     STRH.W	     R4, [SP,#0x688+var_664+2]		   ; Store to Memory
ROM:4001639A 688 AD F8 2A 40		     STRH.W	     R4, [SP,#0x688+var_65E]		   ; Store to Memory
ROM:4001639E 688 CD E9 05 01		     STRD.W	     R0, R1, [SP,#0x14]			   ; Store pair	of registers
ROM:400163A2 688 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:400163A4 688 C3 F8 00 44		     STR.W	     R4, [R3,#0x400]			   ; Store to Memory
ROM:400163A8 688 8D E8 90 02		     STMEA.W	     SP, {R4,R7,R9}			   ; Store Block to Memory
ROM:400163AC 688 DD E9 05 02		     LDRD.W	     R0, R2, [SP,#0x14]			   ; Load pair of registers
ROM:400163B0 688 90 47			     BLX	     R2					   ; Branch with Link and Exchange (register indirect)
ROM:400163B0
ROM:400163B2 688 A8 BB			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:400163B2
ROM:400163B4 688 05 A9			     ADD	     R1, SP, #0x688+source		   ; Rd	= Op1 +	Op2
ROM:400163B6 688 48 46			     MOV	     R0, R9				   ; Rd	= Op2
ROM:400163B8 688 02 F0 BF FC		     BL		     parse_mbr_table			   ; Branch with Link
ROM:400163B8 688
ROM:400163BC 688 B0 B1			     CBZ	     R0, loc_400163EC			   ; Compare and Branch	on Zero
ROM:400163BC
ROM:400163BE 688 05 A9			     ADD	     R1, SP, #0x688+source		   ; Rd	= Op1 +	Op2
ROM:400163C0 688 48 46			     MOV	     R0, R9				   ; Rd	= Op2
ROM:400163C2 688 02 F0 84 FD		     BL		     parse_partition_table		   ; Branch with Link
ROM:400163C2 688
ROM:400163C6 688 58 BB			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:400163C6
ROM:400163C8 688 07 A9			     ADD	     R1, SP, #0x688+var_66C		   ; Rd	= Op1 +	Op2
ROM:400163CA 688 48 46			     MOV	     R0, R9				   ; Rd	= Op2
ROM:400163CC 688 02 F0 4B FD		     BL		     sub_40018E66			   ; Branch with Link
ROM:400163CC 688
ROM:400163D0 688 30 BB			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:400163D0
ROM:400163D2 688 09 98			     LDR	     R0, [SP,#0x688+var_664]		   ; Load from Memory
ROM:400163D4 688 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:400163D6 688 8D E8 81 02		     STMEA.W	     SP, {R0,R7,R9}			   ; Store Block to Memory
ROM:400163DA 688 DD E9 05 02		     LDRD.W	     R0, R2, [SP,#0x14]			   ; Load pair of registers
ROM:400163DE 688 90 47			     BLX	     R2					   ; Branch with Link and Exchange (register indirect)
ROM:400163DE
ROM:400163E0 688 F0 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:400163E0
ROM:400163E2 688 05 A9			     ADD	     R1, SP, #0x688+source		   ; Rd	= Op1 +	Op2
ROM:400163E4 688 48 46			     MOV	     R0, R9				   ; Rd	= Op2
ROM:400163E6 688 02 F0 A8 FC		     BL		     parse_mbr_table			   ; Branch with Link
ROM:400163E6 688
ROM:400163EA 688 C8 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:400163EA
ROM:400163EC
ROM:400163EC		     loc_400163EC							   ; CODE XREF:	sub_40016376+46j
ROM:400163EC 688 03 AB			     ADD	     R3, SP, #0x688+var_67C		   ; Rd	= Op1 +	Op2
ROM:400163EE 688 04 AA			     ADD	     R2, SP, #0x688+var_678		   ; Rd	= Op1 +	Op2
ROM:400163F0 688 05 A9			     ADD	     R1, SP, #0x688+source		   ; Rd	= Op1 +	Op2
ROM:400163F2 688 40 46			     MOV	     R0, R8				   ; Rd	= Op2
ROM:400163F4 688 02 F0 30 FC		     BL		     sub_40018C58			   ; Branch with Link
ROM:400163F4 688
ROM:400163F8 688 90 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:400163F8
ROM:400163FA 688 03 98			     LDR	     R0, [SP,#0x688+var_67C]		   ; Load from Memory
ROM:400163FC 688 C5 F8 04 04		     STR.W	     R0, [R5,#0x404]			   ; Store to Memory
ROM:40016400 688 2E B1			     CBZ	     R6, loc_4001640E			   ; Compare and Branch	on Zero
ROM:40016400
ROM:40016402 688 4F F4 8B 62		     MOV.W	     R2, #0x458				   ; num
ROM:40016406 688 05 A9			     ADD	     R1, SP, #0x688+source		   ; source
ROM:40016408 688 30 46			     MOV	     R0, R6				   ; destination
ROM:4001640A 688 FE F7 C4 EB		     BLX	     standard_memcpy_word		   ; Branch with Link and Exchange (immediate address)
ROM:4001640A 688
ROM:4001640E
ROM:4001640E		     loc_4001640E							   ; CODE XREF:	sub_40016376+8Aj
ROM:4001640E 688 C5 F8 08 44		     STR.W	     R4, [R5,#0x408]			   ; Store to Memory
ROM:40016412 688 2B 46			     MOV	     R3, R5				   ; arg_4
ROM:40016414 688 DD E9 03 10		     LDRD.W	     R1, R0, [SP,#0xC]			   ; Load pair of registers
ROM:40016418 688 05 AA			     ADD	     R2, SP, #0x688+source		   ; arg_3
ROM:4001641A 688 FF F7 5F FF		     BL		     sub_400162DC			   ; Branch with Link
ROM:4001641A 688
ROM:4001641E 688 20 B1			     CBZ	     R0, loc_4001642A			   ; Compare and Branch	on Zero
ROM:4001641E
ROM:40016420
ROM:40016420		     return_1								   ; CODE XREF:	sub_40016376+3Cj
ROM:40016420											   ; sub_40016376+50j ...
ROM:40016420 688 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016420
ROM:40016422
ROM:40016422		     return								   ; CODE XREF:	sub_40016376+C0j
ROM:40016422 688 0D F2 6C 6D		     ADDW	     SP, SP, #0x66C			   ; Rd	= Op1 +	Op2
ROM:40016426 01C BD E8 F0 83		     POP.W	     {R4-R9,PC}				   ; Pop registers
ROM:40016426 01C
ROM:4001642A		     ; ---------------------------------------------------------------------------
ROM:4001642A
ROM:4001642A		     loc_4001642A							   ; CODE XREF:	sub_40016376+A8j
ROM:4001642A 688 1E B1			     CBZ	     R6, return_0			   ; Compare and Branch	on Zero
ROM:4001642A
ROM:4001642C 688 DD F8 68 04		     LDR.W	     R0, [SP,#0x688+var_220]		   ; Load from Memory
ROM:40016430 688 C6 F8 54 04		     STR.W	     R0, [R6,#0x454]			   ; Store to Memory
ROM:40016430 688
ROM:40016434
ROM:40016434		     return_0								   ; CODE XREF:	sub_40016376:loc_4001642Aj
ROM:40016434 688 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016436 688 F4 E7			     B		     return				   ; Branch
ROM:40016436
ROM:40016436		     ; End of function sub_40016376
ROM:40016436
ROM:40016438
ROM:40016438		     ; =============== S U B R O U T I N E =======================================
ROM:40016438
ROM:40016438
ROM:40016438		     sub_40016438							   ; CODE XREF:	boot_main+C8p
ROM:40016438											   ; boot_main+E4p
ROM:40016438 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:4001643A 010 11 28			     CMP	     R0, #0x11				   ; Set cond. codes on	Op1 - Op2
ROM:4001643C 010 65 4D			     LDR	     R5, =OMAP3430_reg_CONTROL_REVISION	   ; Control module revision
ROM:4001643E 010 66 4C			     LDR	     R4, =OMAP3430_reg_CM_FCLKEN_IVA2	   ; This register controls the	IVA2 domain functional clock activity
ROM:40016440 010 40 D0			     BEQ	     arg_is_0x11			   ; Branch
ROM:40016440
ROM:40016442 010 1C DC			     BGT	     arg_is_more_0x11			   ; Branch
ROM:40016442
ROM:40016444 010 05 28			     CMP	     R0, #5				   ; Set cond. codes on	Op1 - Op2
ROM:40016446 010 7E D0			     BEQ	     arg_is_0x5				   ; Branch
ROM:40016446
ROM:40016448 010 06 28			     CMP	     R0, #6				   ; Set cond. codes on	Op1 - Op2
ROM:4001644A 010 52 D0			     BEQ	     arg_is_0x6				   ; Branch
ROM:4001644A
ROM:4001644C 010 10 28			     CMP	     R0, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:4001644E 010 37 D1			     BNE	     return_0				   ; Branch
ROM:4001644E
ROM:40016450 010 00 F0 84 FA		     BL		     INT_config				   ; Branch with Link
ROM:40016450 010
ROM:40016454 010 4F F4 8C 70		     MOV.W	     R0, #0x118				   ; Rd	= Op2
ROM:40016458 010 A5 F8 9E 01		     STRH.W	     R0, [R5,#(unk_4800219E - 0x48002000)] ; Store to Memory
ROM:4001645C 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001645E 010 A5 F8 A0 01		     STRH.W	     R0, [R5,#(OMAP3430_reg_CONTROL_PADCONF_UART3_TX_IRTX - 0x48002000)] ; Store to Memory
ROM:40016462 010 5E 48			     LDR	     R0, =CM_PER			   ; Load from Memory
ROM:40016464 010 01 6B			     LDR	     R1, [R0,#0x30]			   ; Load from Memory
ROM:40016466 010 21 F4 00 61		     BIC.W	     R1, R1, #0x800			   ; Rd	= Op1 &	~Op2
ROM:4001646A 010 01 63			     STR	     R1, [R0,#0x30]			   ; Store to Memory
ROM:4001646C 010 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:4001646E 010 41 F4 00 61		     ORR.W	     R1, R1, #0x800			   ; Rd	= Op1 |	Op2
ROM:40016472 010 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40016474 010 01 69			     LDR	     R1, [R0,#0x10]			   ; Load from Memory
ROM:40016476 010 41 F4 00 61		     ORR.W	     R1, R1, #0x800			   ; Rd	= Op1 |	Op2
ROM:4001647A 010 01 61			     STR	     R1, [R0,#0x10]			   ; Store to Memory
ROM:4001647C 010 20 E0			     B		     return_0				   ; Branch
ROM:4001647C
ROM:4001647E		     ; ---------------------------------------------------------------------------
ROM:4001647E
ROM:4001647E		     arg_is_more_0x11							   ; CODE XREF:	sub_40016438+Aj
ROM:4001647E 010 12 28			     CMP	     R0, #0x12				   ; Set cond. codes on	Op1 - Op2
ROM:40016480 010 01 D0			     BEQ	     arg_is_0x12			   ; Branch
ROM:40016480
ROM:40016482 010 13 28			     CMP	     R0, #0x13				   ; Set cond. codes on	Op1 - Op2
ROM:40016484 010 1C D1			     BNE	     return_0				   ; Branch
ROM:40016484
ROM:40016486
ROM:40016486		     arg_is_0x12							   ; CODE XREF:	sub_40016438+48j
ROM:40016486 010 00 F0 69 FA		     BL		     INT_config				   ; Branch with Link
ROM:40016486 010
ROM:4001648A 010 05 F5 BE 75		     ADD.W	     R5, R5, #0x17C			   ; Rd	= Op1 +	Op2
ROM:4001648E 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016490 010 28 80			     STRH	     R0, [R5]				   ; Store to Memory
ROM:40016492 010 68 80			     STRH	     R0, [R5,#2]			   ; Store to Memory
ROM:40016494 010 40 F2 09 11		     MOVW	     R1, #0x109				   ; Rd	= Op2
ROM:40016498 010 A9 80			     STRH	     R1, [R5,#4]			   ; Store to Memory
ROM:4001649A 010 40 F2 01 11		     MOVW	     R1, #0x101				   ; Rd	= Op2
ROM:4001649E 010 29 81			     STRH	     R1, [R5,#8]			   ; Store to Memory
ROM:400164A0 010 69 81			     STRH	     R1, [R5,#0xA]			   ; Store to Memory
ROM:400164A2 010 A8 81			     STRH	     R0, [R5,#0xC]			   ; Store to Memory
ROM:400164A4 010 04 F5 20 64		     ADD.W	     R4, R4, #0xA00			   ; Rd	= Op1 +	Op2
ROM:400164A8 010 20 6B			     LDR	     R0, [R4,#0x30]			   ; Load from Memory
ROM:400164AA 010 20 F0 01 00		     BIC.W	     R0, R0, #1				   ; Rd	= Op1 &	~Op2
ROM:400164AE 010 20 63			     STR	     R0, [R4,#0x30]			   ; Store to Memory
ROM:400164B0 010 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:400164B2 010 40 F0 01 00		     ORR.W	     R0, R0, #1				   ; Rd	= Op1 |	Op2
ROM:400164B6 010 20 60			     STR	     R0, [R4]				   ; Store to Memory
ROM:400164B8 010 20 69			     LDR	     R0, [R4,#0x10]			   ; Load from Memory
ROM:400164BA 010 40 F0 01 00		     ORR.W	     R0, R0, #1				   ; Rd	= Op1 |	Op2
ROM:400164BE 010 20 61			     STR	     R0, [R4,#0x10]			   ; Store to Memory
ROM:400164BE
ROM:400164C0
ROM:400164C0		     return_0								   ; CODE XREF:	sub_40016438+16j
ROM:400164C0											   ; sub_40016438+44j ...
ROM:400164C0 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400164C2 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:400164C2
ROM:400164C4		     ; ---------------------------------------------------------------------------
ROM:400164C4
ROM:400164C4		     arg_is_0x11							   ; CODE XREF:	sub_40016438+8j
ROM:400164C4 010 00 F0 4A FA		     BL		     INT_config				   ; Branch with Link
ROM:400164C4 010
ROM:400164C8 010 45 49			     LDR	     R1, =CONTROL_PADCONF_UART3_INPUT	   ; Load from Memory
ROM:400164CA 010 45 48			     LDR	     R0, =CONTROL_PADCONF_UART3_INPUT	   ; Load from Memory
ROM:400164CC 010 16 31			     ADDS	     R1, #0x16				   ; Rd	= Op1 +	Op2
ROM:400164CC
ROM:400164CE
ROM:400164CE		     loop								   ; CODE XREF:	sub_40016438+A2j
ROM:400164CE 010 02 88			     LDRH	     R2, [R0]				   ; Load from Memory
ROM:400164D0 010 22 F0 07 02		     BIC.W	     R2, R2, #7				   ; Rd	= Op1 &	~Op2
ROM:400164D4 010 20 F8 02 2B		     STRH.W	     R2, [R0],#2			   ; Store to Memory
ROM:400164D8 010 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:400164DA 010 F8 D9			     BLS	     loop				   ; Branch
ROM:400164DA
ROM:400164DC 010 04 F5 21 64		     ADD.W	     R4, R4, #0xA10			   ; Rd	= Op1 +	Op2
ROM:400164E0 010 20 6A			     LDR	     R0, [R4,#0x20]			   ; Load from Memory
ROM:400164E2 010 20 F0 10 00		     BIC.W	     R0, R0, #0x10			   ; Rd	= Op1 &	~Op2
ROM:400164E6 010 20 62			     STR	     R0, [R4,#0x20]			   ; Store to Memory
ROM:400164E8 010 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:400164EA 010 40 F0 10 00		     ORR.W	     R0, R0, #0x10			   ; Rd	= Op1 |	Op2
ROM:400164EE 010 20 60			     STR	     R0, [R4]				   ; Store to Memory
ROM:400164F0 010 36 E0			     B		     loc_40016560			   ; Branch
ROM:400164F0
ROM:400164F2		     ; ---------------------------------------------------------------------------
ROM:400164F2
ROM:400164F2		     arg_is_0x6								   ; CODE XREF:	sub_40016438+12j
ROM:400164F2 010 00 F0 33 FA		     BL		     INT_config				   ; Branch with Link
ROM:400164F2 010
ROM:400164F6 010 01 21			     MOVS	     R1, #1				   ; mode
ROM:400164F8 010 08 46			     MOV	     R0, R1				   ; arg_1
ROM:400164FA 010 00 F0 91 F8		     BL		     check_mmc_configuration		   ; Branch with Link
ROM:400164FA 010
ROM:400164FE 010 B5 F8 44 01		     LDRH.W	     R0, [R5,#(OMAP3430_reg_CONTROL_PADCONF_MMC1_CLK - 0x48002000)] ; Load from	Memory
ROM:40016502 010 20 F0 1F 00		     BIC.W	     R0, R0, #0x1F			   ; Rd	= Op1 &	~Op2
ROM:40016506 010 40 F0 10 00		     ORR.W	     R0, R0, #0x10			   ; Rd	= Op1 |	Op2
ROM:4001650A 010 A5 F8 44 01		     STRH.W	     R0, [R5,#(OMAP3430_reg_CONTROL_PADCONF_MMC1_CLK - 0x48002000)] ; Store to Memory
ROM:4001650E 010 34 48			     LDR	     R0, =CONTROL_PADCONF_UART3_INPUT	   ; Load from Memory
ROM:40016510 010 33 49			     LDR	     R1, =CONTROL_PADCONF_UART3_INPUT	   ; Load from Memory
ROM:40016512 010 5A 38			     SUBS	     R0, #0x5A ; 'Z'			   ; Rd	= Op1 -	Op2
ROM:40016514 010 4C 39			     SUBS	     R1, #0x4C ; 'L'			   ; Rd	= Op1 -	Op2
ROM:40016514
ROM:40016516
ROM:40016516		     loc_40016516							   ; CODE XREF:	sub_40016438+EEj
ROM:40016516 010 02 88			     LDRH	     R2, [R0]				   ; Load from Memory
ROM:40016518 010 22 F0 1F 02		     BIC.W	     R2, R2, #0x1F			   ; Rd	= Op1 &	~Op2
ROM:4001651C 010 42 F0 18 02		     ORR.W	     R2, R2, #0x18			   ; Rd	= Op1 |	Op2
ROM:40016520 010 20 F8 02 2B		     STRH.W	     R2, [R0],#2			   ; Store to Memory
ROM:40016524 010 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40016526 010 F6 D9			     BLS	     loc_40016516			   ; Branch
ROM:40016526
ROM:40016528 010 04 F5 20 64		     ADD.W	     R4, R4, #0xA00			   ; Rd	= Op1 +	Op2
ROM:4001652C 010 20 6B			     LDR	     R0, [R4,#0x30]			   ; Load from Memory
ROM:4001652E 010 20 F0 80 70		     BIC.W	     R0, R0, #0x1000000			   ; Rd	= Op1 &	~Op2
ROM:40016532 010 20 63			     STR	     R0, [R4,#0x30]			   ; Store to Memory
ROM:40016534 010 20 69			     LDR	     R0, [R4,#0x10]			   ; Load from Memory
ROM:40016536 010 40 F0 80 70		     ORR.W	     R0, R0, #0x1000000			   ; Rd	= Op1 |	Op2
ROM:4001653A 010 20 61			     STR	     R0, [R4,#0x10]			   ; Store to Memory
ROM:4001653C 010 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:4001653E 010 40 F0 80 70		     ORR.W	     R0, R0, #0x1000000			   ; Rd	= Op1 |	Op2
ROM:40016542 010 20 60			     STR	     R0, [R4]				   ; Store to Memory
ROM:40016544 010 00 E0			     B		     loc_40016548			   ; Branch
ROM:40016544
ROM:40016546		     ; ---------------------------------------------------------------------------
ROM:40016546
ROM:40016546		     arg_is_0x5								   ; CODE XREF:	sub_40016438+Ej
ROM:40016546 010 0E E0			     B		     loc_40016566			   ; Branch
ROM:40016546
ROM:40016548		     ; ---------------------------------------------------------------------------
ROM:40016548
ROM:40016548		     loc_40016548							   ; CODE XREF:	sub_40016438+10Cj
ROM:40016548 010 D5 F8 74 02		     LDR.W	     R0, [R5,#(OMAP3430_reg_CONTROL_DEVCONF0 - 0x48002000)] ; Static device configuration register-0. Module dedicated functions
ROM:4001654C 010 A4 F5 20 64		     SUB.W	     R4, R4, #0xA00			   ; Rd	= Op1 -	Op2
ROM:40016550 010 40 F0 80 70		     ORR.W	     R0, R0, #0x1000000			   ; Rd	= Op1 |	Op2
ROM:40016554 010 C5 F8 74 02		     STR.W	     R0, [R5,#(OMAP3430_reg_CONTROL_DEVCONF0 - 0x48002000)] ; Static device configuration register-0. Module dedicated functions
ROM:40016554 010
ROM:40016558
ROM:40016558		     loc_40016558							   ; CODE XREF:	sub_40016438+126j
ROM:40016558 010 D4 F8 20 0A		     LDR.W	     R0, [R4,#0xA20]			   ; Load from Memory
ROM:4001655C 010 C0 01			     LSLS	     R0, R0, #7				   ; Logical Shift Left
ROM:4001655E 010 FB D4			     BMI	     loc_40016558			   ; Branch
ROM:4001655E
ROM:40016560
ROM:40016560		     loc_40016560							   ; CODE XREF:	sub_40016438+B8j
ROM:40016560											   ; sub_40016438+198j
ROM:40016560 010 00 F0 40 F8		     BL		     something_with_i2c1		   ; Branch with Link
ROM:40016560 010
ROM:40016564 010 AC E7			     B		     return_0				   ; Branch
ROM:40016564
ROM:40016566		     ; ---------------------------------------------------------------------------
ROM:40016566
ROM:40016566		     loc_40016566							   ; CODE XREF:	sub_40016438:arg_is_0x5j
ROM:40016566 010 00 F0 F9 F9		     BL		     INT_config				   ; Branch with Link
ROM:40016566 010
ROM:4001656A 010 01 21			     MOVS	     R1, #1				   ; mode
ROM:4001656C 010 02 20			     MOVS	     R0, #2				   ; arg_1
ROM:4001656E 010 00 F0 57 F8		     BL		     check_mmc_configuration		   ; Branch with Link
ROM:4001656E 010
ROM:40016572 010 B5 F8 58 01		     LDRH.W	     R0, [R5,#(OMAP3430_reg_CONTROL_PADCONF_MMC2_CLK - 0x48002000)] ; Load from	Memory
ROM:40016576 010 20 F0 1F 00		     BIC.W	     R0, R0, #0x1F			   ; Rd	= Op1 &	~Op2
ROM:4001657A 010 40 F0 10 00		     ORR.W	     R0, R0, #0x10			   ; Rd	= Op1 |	Op2
ROM:4001657E 010 A5 F8 58 01		     STRH.W	     R0, [R5,#(OMAP3430_reg_CONTROL_PADCONF_MMC2_CLK - 0x48002000)] ; Store to Memory
ROM:40016582 010 17 48			     LDR	     R0, =CONTROL_PADCONF_UART3_INPUT	   ; Load from Memory
ROM:40016584 010 16 49			     LDR	     R1, =CONTROL_PADCONF_UART3_INPUT	   ; Load from Memory
ROM:40016586 010 46 38			     SUBS	     R0, #0x46 ; 'F'			   ; Rd	= Op1 -	Op2
ROM:40016588 010 38 39			     SUBS	     R1, #0x38 ; '8'			   ; Rd	= Op1 -	Op2
ROM:40016588
ROM:4001658A
ROM:4001658A		     loc_4001658A							   ; CODE XREF:	sub_40016438+162j
ROM:4001658A 010 02 88			     LDRH	     R2, [R0]				   ; Load from Memory
ROM:4001658C 010 22 F0 1F 02		     BIC.W	     R2, R2, #0x1F			   ; Rd	= Op1 &	~Op2
ROM:40016590 010 42 F0 18 02		     ORR.W	     R2, R2, #0x18			   ; Rd	= Op1 |	Op2
ROM:40016594 010 20 F8 02 2B		     STRH.W	     R2, [R0],#2			   ; Store to Memory
ROM:40016598 010 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:4001659A 010 F6 D9			     BLS	     loc_4001658A			   ; Branch
ROM:4001659A
ROM:4001659C 010 04 F5 20 64		     ADD.W	     R4, R4, #0xA00			   ; Rd	= Op1 +	Op2
ROM:400165A0 010 20 6B			     LDR	     R0, [R4,#0x30]			   ; Load from Memory
ROM:400165A2 010 20 F0 00 70		     BIC.W	     R0, R0, #0x2000000			   ; Rd	= Op1 &	~Op2
ROM:400165A6 010 20 63			     STR	     R0, [R4,#0x30]			   ; Store to Memory
ROM:400165A8 010 20 69			     LDR	     R0, [R4,#0x10]			   ; Load from Memory
ROM:400165AA 010 40 F0 00 70		     ORR.W	     R0, R0, #0x2000000			   ; Rd	= Op1 |	Op2
ROM:400165AE 010 20 61			     STR	     R0, [R4,#0x10]			   ; Store to Memory
ROM:400165B0 010 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:400165B2 010 40 F0 00 70		     ORR.W	     R0, R0, #0x2000000			   ; Rd	= Op1 |	Op2
ROM:400165B6 010 20 60			     STR	     R0, [R4]				   ; Store to Memory
ROM:400165B8 010 A4 F5 20 64		     SUB.W	     R4, R4, #0xA00			   ; Rd	= Op1 -	Op2
ROM:400165BC 010 D5 F8 D8 02		     LDR.W	     R0, [R5,#(OMAP3430_reg_CONTROL_DEVCONF1 - 0x48002000)] ; Static device configuration register-1, Module dedicated functions
ROM:400165C0 010 40 F0 40 00		     ORR.W	     R0, R0, #0x40			   ; Rd	= Op1 |	Op2
ROM:400165C4 010 C5 F8 D8 02		     STR.W	     R0, [R5,#(OMAP3430_reg_CONTROL_DEVCONF1 - 0x48002000)] ; Static device configuration register-1, Module dedicated functions
ROM:400165C4 010
ROM:400165C8
ROM:400165C8		     loc_400165C8							   ; CODE XREF:	sub_40016438+196j
ROM:400165C8 010 D4 F8 20 0A		     LDR.W	     R0, [R4,#0xA20]			   ; Load from Memory
ROM:400165CC 010 80 01			     LSLS	     R0, R0, #6				   ; Logical Shift Left
ROM:400165CE 010 FB D4			     BMI	     loc_400165C8			   ; Branch
ROM:400165CE
ROM:400165D0 010 C6 E7			     B		     loc_40016560			   ; Branch
ROM:400165D0
ROM:400165D0		     ; End of function sub_40016438
ROM:400165D0
ROM:400165D0		     ; ---------------------------------------------------------------------------
ROM:400165D2 00	00			     DCW 0
ROM:400165D4 00	20 00 48     off_400165D4    DCD OMAP3430_reg_CONTROL_REVISION			   ; DATA XREF:	sub_40016438+4r
ROM:400165D4											   ; Control module revision
ROM:400165D8 00	40 00 48     off_400165D8    DCD OMAP3430_reg_CM_FCLKEN_IVA2			   ; DATA XREF:	sub_40016438+6r
ROM:400165D8											   ; This register controls the	IVA2 domain functional clock activity
ROM:400165DC 00	50 00 48     dword_400165DC  DCD CM_PER						   ; DATA XREF:	sub_40016438+2Ar
ROM:400165E0 A2	21 00 48     dword_400165E0  DCD CONTROL_PADCONF_UART3_INPUT			   ; DATA XREF:	sub_40016438+90r
ROM:400165E0											   ; sub_40016438+92r ...
ROM:400165E4
ROM:400165E4		     ; =============== S U B R O U T I N E =======================================
ROM:400165E4
ROM:400165E4
ROM:400165E4		     something_with_i2c1						   ; CODE XREF:	sub_40016438:loc_40016560p
ROM:400165E4 000 0C 49			     LDR	     R1, =unk_480021BA			   ; Load from Memory
ROM:400165E6 000 4F F4 8C 70		     MOV.W	     R0, #0x118				   ; Rd	= Op2
ROM:400165EA 000 48 80			     STRH	     R0, [R1,#(OMAP3430_reg_CONTROL_PADCONF_I2C1_SDA - 0x480021BA)] ; write to I2C1
ROM:400165EC 000 08 80			     STRH	     R0, [R1]				   ; Store to Memory
ROM:400165EE 000 0B 48			     LDR	     R0, =OMAP3430_reg_CM_FCLKEN1_CORE	   ; Controls the module functional clock activity
ROM:400165F0 000 01 6B			     LDR	     R1, [R0,#0x30]			   ; Load from Memory
ROM:400165F2 000 21 F4 00 41		     BIC.W	     R1, R1, #0x8000			   ; Rd	= Op1 &	~Op2
ROM:400165F6 000 01 63			     STR	     R1, [R0,#0x30]			   ; Store to Memory
ROM:400165F8 000 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:400165FA 000 41 F4 00 41		     ORR.W	     R1, R1, #0x8000			   ; Rd	= Op1 |	Op2
ROM:400165FE 000 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40016600 000 01 69			     LDR	     R1, [R0,#0x10]			   ; Load from Memory
ROM:40016602 000 41 F4 00 41		     ORR.W	     R1, R1, #0x8000			   ; Rd	= Op1 |	Op2
ROM:40016606 000 01 61			     STR	     R1, [R0,#0x10]			   ; Store to Memory
ROM:40016608 000 A0 F5 20 60		     SUB.W	     R0, R0, #0xA00			   ; Rd	= Op1 -	Op2
ROM:40016608 000
ROM:4001660C
ROM:4001660C		     loop								   ; CODE XREF:	something_with_i2c1+2Ej
ROM:4001660C 000 D0 F8 20 1A		     LDR.W	     R1, [R0,#0xA20]			   ; Load from Memory
ROM:40016610 000 09 04			     LSLS	     R1, R1, #0x10			   ; Logical Shift Left
ROM:40016612 000 FB D4			     BMI	     loop				   ; Branch
ROM:40016612
ROM:40016614 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016616 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40016616
ROM:40016616		     ; End of function something_with_i2c1
ROM:40016616
ROM:40016616		     ; ---------------------------------------------------------------------------
ROM:40016618 BA	21 00 48     off_40016618    DCD unk_480021BA					   ; DATA XREF:	something_with_i2c1r
ROM:4001661C 00	4A 00 48     off_4001661C    DCD OMAP3430_reg_CM_FCLKEN1_CORE			   ; DATA XREF:	something_with_i2c1+Ar
ROM:4001661C											   ; Controls the module functional clock activity
ROM:40016620
ROM:40016620		     ; =============== S U B R O U T I N E =======================================
ROM:40016620
ROM:40016620
ROM:40016620		     check_mmc_configuration						   ; CODE XREF:	sub_40016438+C2p
ROM:40016620											   ; sub_40016438+136p
ROM:40016620 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40016622 000 03 D0			     BEQ	     arg_is_0x1				   ; Branch
ROM:40016622
ROM:40016624 000 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40016626 000 07 D1			     BNE	     return_1				   ; Branch
ROM:40016626
ROM:40016628 000 0A 48			     LDR	     R0, =0x4800215A			   ; Load from Memory
ROM:4001662A 000 01 E0			     B		     check_mode				   ; Branch
ROM:4001662A
ROM:4001662C		     ; ---------------------------------------------------------------------------
ROM:4001662C
ROM:4001662C		     arg_is_0x1								   ; CODE XREF:	check_mmc_configuration+2j
ROM:4001662C 000 09 48			     LDR	     R0, =0x4800215A			   ; Load from Memory
ROM:4001662E 000 14 38			     SUBS	     R0, #0x14				   ; Rd	= Op1 -	Op2
ROM:4001662E
ROM:40016630
ROM:40016630		     check_mode								   ; CODE XREF:	check_mmc_configuration+Aj
ROM:40016630 000 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40016632 000 03 D1			     BNE	     mode_null				   ; Branch
ROM:40016632
ROM:40016634 000 08 21			     MOVS	     R1, #8				   ; Rd	= Op2
ROM:40016636 000 02 E0			     B		     work				   ; Branch
ROM:40016636
ROM:40016638		     ; ---------------------------------------------------------------------------
ROM:40016638
ROM:40016638		     return_1								   ; CODE XREF:	check_mmc_configuration+6j
ROM:40016638 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001663A 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001663A
ROM:4001663C		     ; ---------------------------------------------------------------------------
ROM:4001663C
ROM:4001663C		     mode_null								   ; CODE XREF:	check_mmc_configuration+12j
ROM:4001663C 000 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:4001663C
ROM:4001663E
ROM:4001663E		     work								   ; CODE XREF:	check_mmc_configuration+16j
ROM:4001663E 000 02 88			     LDRH	     R2, [R0]				   ; Load from Memory
ROM:40016640 000 01 F0 1F 01		     AND.W	     R1, R1, #0b11111			   ; Rd	= Op1 &	Op2
ROM:40016644 000 41 F0 10 01		     ORR.W	     R1, R1, #0b10000			   ; Rd	= Op1 |	Op2
ROM:40016648 000 22 F0 1F 02		     BIC.W	     R2, R2, #0b11111			   ; Rd	= Op1 &	~Op2
ROM:4001664C 000 0A 43			     ORRS	     R2, R1				   ; Rd	= Op1 |	Op2
ROM:4001664E 000 02 80			     STRH	     R2, [R0]				   ; Store to Memory
ROM:40016650 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016652 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40016652
ROM:40016652		     ; End of function check_mmc_configuration
ROM:40016652
ROM:40016652		     ; ---------------------------------------------------------------------------
ROM:40016654 5A	21 00 48     dword_40016654  DCD 0x4800215A					   ; DATA XREF:	check_mmc_configuration+8r
ROM:40016654											   ; check_mmc_configuration:arg_is_0x1r
ROM:40016658
ROM:40016658		     ; =============== S U B R O U T I N E =======================================
ROM:40016658
ROM:40016658
ROM:40016658		     sub_40016658							   ; CODE XREF:	ROM:40016CC8p
ROM:40016658											   ; mmc_something_4+68p
ROM:40016658 000 1F 4B			     LDR	     R3, =OMAP3430_reg_CONTROL_REVISION	   ; Control module revision
ROM:4001665A 000 50 B1			     CBZ	     R0, loc_40016672			   ; Compare and Branch	on Zero
ROM:4001665A
ROM:4001665C 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001665E 000 38 D1			     BNE	     return_1				   ; Branch
ROM:4001665E
ROM:40016660 000 D3 F8 20 05		     LDR.W	     R0, [R3,#(OMAP3430_reg_CONTROL_PBIAS_LITE - 0x48002000)] ;	This register controls the settings for	PBIAS LITE MMC/SD/SDIO1	pins
ROM:40016664 000 C0 07			     LSLS	     R0, R0, #0x1F			   ; Logical Shift Left
ROM:40016666 000 D3 F8 20 05		     LDR.W	     R0, [R3,#(OMAP3430_reg_CONTROL_PBIAS_LITE - 0x48002000)] ;	This register controls the settings for	PBIAS LITE MMC/SD/SDIO1	pins
ROM:4001666A 000 26 D0			     BEQ	     loc_400166BA			   ; Branch
ROM:4001666A
ROM:4001666C 000 40 F4 80 70		     ORR.W	     R0, R0, #0x100			   ; Rd	= Op1 |	Op2
ROM:40016670 000 25 E0			     B		     loc_400166BE			   ; Branch
ROM:40016670
ROM:40016672		     ; ---------------------------------------------------------------------------
ROM:40016672
ROM:40016672		     loc_40016672							   ; CODE XREF:	sub_40016658+2j
ROM:40016672 000 D3 F8 20 05		     LDR.W	     R0, [R3,#(OMAP3430_reg_CONTROL_PBIAS_LITE - 0x48002000)] ;	This register controls the settings for	PBIAS LITE MMC/SD/SDIO1	pins
ROM:40016676 000 40 F0 02 00		     ORR.W	     R0, R0, #2				   ; Rd	= Op1 |	Op2
ROM:4001667A 000 C3 F8 20 05		     STR.W	     R0, [R3,#(OMAP3430_reg_CONTROL_PBIAS_LITE - 0x48002000)] ;	This register controls the settings for	PBIAS LITE MMC/SD/SDIO1	pins
ROM:4001667E 000 17 48			     LDR	     R0, =TIMER_32K_BASE		   ; Load from Memory
ROM:40016680 000 01 69			     LDR	     R1, [R0,#0x10]			   ; Load from Memory
ROM:40016680
ROM:40016682
ROM:40016682		     loc_40016682							   ; CODE XREF:	sub_40016658+30j
ROM:40016682 000 02 69			     LDR	     R2, [R0,#0x10]			   ; Load from Memory
ROM:40016684 000 52 1A			     SUBS	     R2, R2, R1				   ; Rd	= Op1 -	Op2
ROM:40016686 000 03 2A			     CMP	     R2, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40016688 000 FB D3			     BCC	     loc_40016682			   ; Branch
ROM:40016688
ROM:4001668A 000 D3 F8 20 15		     LDR.W	     R1, [R3,#(OMAP3430_reg_CONTROL_PBIAS_LITE - 0x48002000)] ;	This register controls the settings for	PBIAS LITE MMC/SD/SDIO1	pins
ROM:4001668E 000 09 06			     LSLS	     R1, R1, #0x18			   ; Logical Shift Left
ROM:40016690 000 1D D4			     BMI	     return_0				   ; Branch
ROM:40016690
ROM:40016692 000 03 F5 A4 63		     ADD.W	     R3, R3, #0x520			   ; Rd	= Op1 +	Op2
ROM:40016696 000 19 68			     LDR	     R1, [R3]				   ; Load from Memory
ROM:40016698 000 21 F0 02 01		     BIC.W	     R1, R1, #2				   ; Rd	= Op1 &	~Op2
ROM:4001669C 000 19 60			     STR	     R1, [R3]				   ; Store to Memory
ROM:4001669E 000 19 68			     LDR	     R1, [R3]				   ; Load from Memory
ROM:400166A0 000 21 F0 01 01		     BIC.W	     R1, R1, #1				   ; Rd	= Op1 &	~Op2
ROM:400166A4 000 19 60			     STR	     R1, [R3]				   ; Store to Memory
ROM:400166A6 000 19 68			     LDR	     R1, [R3]				   ; Load from Memory
ROM:400166A8 000 41 F0 02 01		     ORR.W	     R1, R1, #2				   ; Rd	= Op1 |	Op2
ROM:400166AC 000 19 60			     STR	     R1, [R3]				   ; Store to Memory
ROM:400166AE 000 02 69			     LDR	     R2, [R0,#0x10]			   ; Load from Memory
ROM:400166AE
ROM:400166B0
ROM:400166B0		     loc_400166B0							   ; CODE XREF:	sub_40016658+5Ej
ROM:400166B0 000 01 69			     LDR	     R1, [R0,#0x10]			   ; Load from Memory
ROM:400166B2 000 89 1A			     SUBS	     R1, R1, R2				   ; Rd	= Op1 -	Op2
ROM:400166B4 000 02 29			     CMP	     R1, #2				   ; Set cond. codes on	Op1 - Op2
ROM:400166B6 000 FB D3			     BCC	     loc_400166B0			   ; Branch
ROM:400166B6
ROM:400166B8 000 09 E0			     B		     return_0				   ; Branch
ROM:400166B8
ROM:400166BA		     ; ---------------------------------------------------------------------------
ROM:400166BA
ROM:400166BA		     loc_400166BA							   ; CODE XREF:	sub_40016658+12j
ROM:400166BA 000 20 F4 80 70		     BIC.W	     R0, R0, #0x100			   ; Rd	= Op1 &	~Op2
ROM:400166BA 000
ROM:400166BE
ROM:400166BE		     loc_400166BE							   ; CODE XREF:	sub_40016658+18j
ROM:400166BE 000 C3 F8 20 05		     STR.W	     R0, [R3,#0x520]			   ; Store to Memory
ROM:400166C2 000 D3 F8 20 05		     LDR.W	     R0, [R3,#0x520]			   ; Load from Memory
ROM:400166C6 000 40 F4 00 70		     ORR.W	     R0, R0, #0x200			   ; Rd	= Op1 |	Op2
ROM:400166CA 000 C3 F8 20 05		     STR.W	     R0, [R3,#0x520]			   ; Store to Memory
ROM:400166CA 000
ROM:400166CE
ROM:400166CE		     return_0								   ; CODE XREF:	sub_40016658+38j
ROM:400166CE											   ; sub_40016658+60j
ROM:400166CE 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400166D0 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:400166D0
ROM:400166D2		     ; ---------------------------------------------------------------------------
ROM:400166D2
ROM:400166D2		     return_1								   ; CODE XREF:	sub_40016658+6j
ROM:400166D2 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400166D4 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:400166D4
ROM:400166D4		     ; End of function sub_40016658
ROM:400166D4
ROM:400166D4		     ; ---------------------------------------------------------------------------
ROM:400166D6 00	00			     DCW 0
ROM:400166D8 00	20 00 48     off_400166D8    DCD OMAP3430_reg_CONTROL_REVISION			   ; DATA XREF:	sub_40016658r
ROM:400166D8											   ; Control module revision
ROM:400166DC 00	00 32 48     dword_400166DC  DCD TIMER_32K_BASE					   ; DATA XREF:	sub_40016658+26r
ROM:400166E0
ROM:400166E0		     ; =============== S U B R O U T I N E =======================================
ROM:400166E0
ROM:400166E0
ROM:400166E0		     sub_400166E0							   ; CODE XREF:	ROM:40016CBAp
ROM:400166E0											   ; mmc_something_4+5Ap
ROM:400166E0 000 0D 49			     LDR	     R1, =OMAP3430_reg_CONTROL_REVISION	   ; Control module revision
ROM:400166E2 000 68 B1			     CBZ	     R0, loc_40016700			   ; Compare and Branch	on Zero
ROM:400166E2
ROM:400166E4 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:400166E6 000 15 D1			     BNE	     return_1				   ; Branch
ROM:400166E6
ROM:400166E8 000 01 F5 A4 61		     ADD.W	     R1, R1, #0x520			   ; Rd	= Op1 +	Op2
ROM:400166EC 000 08 68			     LDR	     R0, [R1]				   ; Load from Memory
ROM:400166EE 000 20 F4 00 70		     BIC.W	     R0, R0, #0x200			   ; Rd	= Op1 &	~Op2
ROM:400166F2 000 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:400166F4 000 08 68			     LDR	     R0, [R1]				   ; Load from Memory
ROM:400166F6 000 40 F4 80 70		     ORR.W	     R0, R0, #0x100			   ; Rd	= Op1 |	Op2
ROM:400166F6 000
ROM:400166FA
ROM:400166FA		     return_0								   ; CODE XREF:	sub_400166E0+32j
ROM:400166FA 000 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:400166FC 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400166FE 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:400166FE
ROM:40016700		     ; ---------------------------------------------------------------------------
ROM:40016700
ROM:40016700		     loc_40016700							   ; CODE XREF:	sub_400166E0+2j
ROM:40016700 000 01 F5 A4 61		     ADD.W	     R1, R1, #0x520			   ; Rd	= Op1 +	Op2
ROM:40016704 000 08 68			     LDR	     R0, [R1]				   ; Load from Memory
ROM:40016706 000 20 F0 02 00		     BIC.W	     R0, R0, #2				   ; Rd	= Op1 &	~Op2
ROM:4001670A 000 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:4001670C 000 08 68			     LDR	     R0, [R1]				   ; Load from Memory
ROM:4001670E 000 40 F0 01 00		     ORR.W	     R0, R0, #1				   ; Rd	= Op1 |	Op2
ROM:40016712 000 F2 E7			     B		     return_0				   ; Branch
ROM:40016712
ROM:40016714		     ; ---------------------------------------------------------------------------
ROM:40016714
ROM:40016714		     return_1								   ; CODE XREF:	sub_400166E0+6j
ROM:40016714 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016716 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40016716
ROM:40016716		     ; End of function sub_400166E0
ROM:40016716
ROM:40016716		     ; ---------------------------------------------------------------------------
ROM:40016718 00	20 00 48     off_40016718    DCD OMAP3430_reg_CONTROL_REVISION			   ; DATA XREF:	sub_400166E0r
ROM:40016718											   ; Control module revision
ROM:4001671C
ROM:4001671C		     ; =============== S U B R O U T I N E =======================================
ROM:4001671C
ROM:4001671C
ROM:4001671C		     i2c_some								   ; CODE XREF:	sub_40018260+A2p
ROM:4001671C 000 13 49			     LDR	     R1, =dword_4020FD28		   ; Load from Memory
ROM:4001671E 000 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:40016720 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40016722 008 01 EB 00 11		     ADD.W	     R1, R1, R0,LSL#4			   ; Rd	= Op1 +	Op2
ROM:40016726 008 01 F8 10 3D		     STRB.W	     R3, [R1,#-0x10]!			   ; Store to Memory
ROM:4001672A 008 4B 70			     STRB	     R3, [R1,#1]			   ; Store to Memory
ROM:4001672C 008 4B 80			     STRH	     R3, [R1,#2]			   ; Store to Memory
ROM:4001672E 008 4B 60			     STR	     R3, [R1,#4]			   ; Store to Memory
ROM:40016730 008 0B 81			     STRH	     R3, [R1,#8]			   ; Store to Memory
ROM:40016732 008 CB 60			     STR	     R3, [R1,#0xC]			   ; Store to Memory
ROM:40016734 008 02 22			     MOVS	     R2, #2				   ; Rd	= Op2
ROM:40016736 008 0E 49			     LDR	     R1, =dword_4020FCB0		   ; Load from Memory
ROM:40016738 008 01 EB 80 01		     ADD.W	     R1, R1, R0,LSL#2			   ; Rd	= Op1 +	Op2
ROM:4001673C 008 51 F8 04 4C		     LDR.W	     R4, [R1,#-4]			   ; Load from Memory
ROM:40016740 008 22 84			     STRH	     R2, [R4,#0x20]			   ; Store to Memory
ROM:40016742 008 92 03			     LSLS	     R2, R2, #0xE			   ; Logical Shift Left
ROM:40016744 008 51 F8 04 4C		     LDR.W	     R4, [R1,#-4]			   ; Load from Memory
ROM:40016748 008 A2 84			     STRH	     R2, [R4,#0x24]			   ; Store to Memory
ROM:4001674A 008 51 F8 04 1C		     LDR.W	     R1, [R1,#-4]			   ; Load from Memory
ROM:4001674A 008
ROM:4001674E
ROM:4001674E		     loc_4001674E							   ; CODE XREF:	i2c_some+36j
ROM:4001674E 008 0A 8A			     LDRH	     R2, [R1,#0x10]			   ; Load from Memory
ROM:40016750 008 D2 07			     LSLS	     R2, R2, #0x1F			   ; Logical Shift Left
ROM:40016752 008 FC D0			     BEQ	     loc_4001674E			   ; Branch
ROM:40016752
ROM:40016754 008 8B 84			     STRH	     R3, [R1,#0x24]			   ; Store to Memory
ROM:40016756 008 07 49			     LDR	     R1, =unk_1B0D0			   ; Load from Memory
ROM:40016758 008 01 EB 80 00		     ADD.W	     R0, R1, R0,LSL#2			   ; Rd	= Op1 +	Op2
ROM:4001675C 008 50 F8 04 0C		     LDR.W	     R0, [R0,#-4]			   ; irq_number
ROM:40016760 008 00 F0 7A F9		     BL		     uninstall_IRQ_handler		   ; Branch with Link
ROM:40016760 008
ROM:40016764 008 00 28			     CMP	     R0, #0				   ; return zero
ROM:40016766 008 00 D0			     BEQ	     return				   ; Branch
ROM:40016766
ROM:40016768 008 01 20			     MOVS	     R0, #1				   ; return 1
ROM:40016768
ROM:4001676A
ROM:4001676A		     return								   ; CODE XREF:	i2c_some+4Aj
ROM:4001676A 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:4001676A
ROM:4001676A		     ; End of function i2c_some
ROM:4001676A
ROM:4001676A		     ; ---------------------------------------------------------------------------
ROM:4001676C 28	FD 20 40     off_4001676C    DCD dword_4020FD28					   ; DATA XREF:	i2c_somer
ROM:40016770 B0	FC 20 40     off_40016770    DCD dword_4020FCB0					   ; DATA XREF:	i2c_some+1Ar
ROM:40016774 D0	B0 01 00     off_40016774    DCD unk_1B0D0					   ; DATA XREF:	i2c_some+3Ar
ROM:40016778
ROM:40016778		     ; =============== S U B R O U T I N E =======================================
ROM:40016778
ROM:40016778
ROM:40016778		     ; bool __cdecl i2c_init(int flags)
ROM:40016778		     i2c_init								   ; CODE XREF:	sub_40018260+14p
ROM:40016778 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:4001677A 010 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:4001677C 010 1E 48			     LDR	     R0, =dword_4020FD28		   ; Load from Memory
ROM:4001677E 010 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40016780 010 00 EB 04 10		     ADD.W	     R0, R0, R4,LSL#4			   ; Rd	= Op1 +	Op2
ROM:40016784 010 00 F8 10 1D		     STRB.W	     R1, [R0,#-0x10]!			   ; Store to Memory
ROM:40016788 010 41 70			     STRB	     R1, [R0,#1]			   ; Store to Memory
ROM:4001678A 010 41 80			     STRH	     R1, [R0,#2]			   ; Store to Memory
ROM:4001678C 010 41 60			     STR	     R1, [R0,#4]			   ; Store to Memory
ROM:4001678E 010 01 81			     STRH	     R1, [R0,#8]			   ; Store to Memory
ROM:40016790 010 C1 60			     STR	     R1, [R0,#0xC]			   ; Store to Memory
ROM:40016792 010 1A 48			     LDR	     R0, =OMAP3430_reg_CM_CLKSEL1_PLL	   ; This register controls the	selection of the master	clock frequencies
ROM:40016794 010 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:40016796 010 40 06			     LSLS	     R0, R0, #0x19			   ; Logical Shift Left
ROM:40016798 010 02 D5			     BPL	     loc_400167A0			   ; Branch
ROM:40016798
ROM:4001679A 010 FF F7 0F FA		     BL		     standard_read_errno		   ; Branch with Link
ROM:4001679A 010
ROM:4001679E 010 00 E0			     B		     loc_400167A2			   ; Branch
ROM:4001679E
ROM:400167A0		     ; ---------------------------------------------------------------------------
ROM:400167A0
ROM:400167A0		     loc_400167A0							   ; CODE XREF:	i2c_init+20j
ROM:400167A0 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400167A0
ROM:400167A2
ROM:400167A2		     loc_400167A2							   ; CODE XREF:	i2c_init+26j
ROM:400167A2 010 17 49			     LDR	     R1, =unk_1B0C0			   ; Load from Memory
ROM:400167A4 010 0A 5C			     LDRB	     R2, [R1,R0]			   ; Load from Memory
ROM:400167A6 010 17 49			     LDR	     R1, =dword_4020FCB0		   ; Load from Memory
ROM:400167A8 010 01 EB 84 01		     ADD.W	     R1, R1, R4,LSL#2			   ; Rd	= Op1 +	Op2
ROM:400167AC 010 51 F8 04 3D		     LDR.W	     R3, [R1,#-4]!			   ; Load from Memory
ROM:400167B0 010 1A 86			     STRH	     R2, [R3,#0x30]			   ; Store to Memory
ROM:400167B2 010 13 4B			     LDR	     R3, =unk_1B0C0			   ; Load from Memory
ROM:400167B4 010 0D 68			     LDR	     R5, [R1]				   ; Load from Memory
ROM:400167B6 010 DB 1D			     ADDS	     R3, R3, #7				   ; Rd	= Op1 +	Op2
ROM:400167B8 010 1A 5C			     LDRB	     R2, [R3,R0]			   ; Load from Memory
ROM:400167BA 010 D2 1F			     SUBS	     R2, R2, #7				   ; Rd	= Op1 -	Op2
ROM:400167BC 010 AA 86			     STRH	     R2, [R5,#0x34]			   ; Store to Memory
ROM:400167BE 010 18 5C			     LDRB	     R0, [R3,R0]			   ; Load from Memory
ROM:400167C0 010 0A 68			     LDR	     R2, [R1]				   ; Load from Memory
ROM:400167C2 010 40 1F			     SUBS	     R0, R0, #5				   ; Rd	= Op1 -	Op2
ROM:400167C4 010 10 87			     STRH	     R0, [R2,#0x38]			   ; Store to Memory
ROM:400167C6 010 4F F4 00 40		     MOV.W	     R0, #0x8000			   ; Rd	= Op2
ROM:400167CA 010 04 C9			     LDMIA	     R1!, {R2}				   ; Load Block	from Memory
ROM:400167CC 010 90 84			     STRH	     R0, [R2,#0x24]			   ; Store to Memory
ROM:400167CE 010 51 F8 04 0C		     LDR.W	     R0, [R1,#-4]			   ; Load from Memory
ROM:400167CE 010
ROM:400167D2
ROM:400167D2		     loc_400167D2							   ; CODE XREF:	i2c_init+5Ej
ROM:400167D2 010 01 8A			     LDRH	     R1, [R0,#0x10]			   ; Load from Memory
ROM:400167D4 010 C9 07			     LSLS	     R1, R1, #0x1F			   ; Logical Shift Left
ROM:400167D6 010 FC D0			     BEQ	     loc_400167D2			   ; Branch
ROM:400167D6
ROM:400167D8 010 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:400167DA 010 01 85			     STRH	     R1, [R0,#0x28]			   ; Store to Memory
ROM:400167DC 010 00 22			     MOVS	     R2, #0				   ; flags
ROM:400167DE 010 08 48			     LDR	     R0, =unk_1B0C0			   ; Load from Memory
ROM:400167E0 010 10 30			     ADDS	     R0, #0x10				   ; Rd	= Op1 +	Op2
ROM:400167E2 010 00 EB 84 00		     ADD.W	     R0, R0, R4,LSL#2			   ; Rd	= Op1 +	Op2
ROM:400167E6 010 50 F8 04 1C		     LDR.W	     R1, [R0,#-4]			   ; irq
ROM:400167EA 010 07 48			     LDR	     R0, =unk_190A9			   ; function_address
ROM:400167EC 010 00 F0 E4 F8		     BL		     IRQ_handler_install		   ; Branch with Link
ROM:400167EC 010
ROM:400167F0 010 00 28			     CMP	     R0, #0				   ; return 0
ROM:400167F2 010 00 D0			     BEQ	     return				   ; Branch
ROM:400167F2
ROM:400167F4 010 01 20			     MOVS	     R0, #1				   ; return 1
ROM:400167F4
ROM:400167F6
ROM:400167F6		     return								   ; CODE XREF:	i2c_init+7Aj
ROM:400167F6 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:400167F6
ROM:400167F6		     ; End of function i2c_init
ROM:400167F6
ROM:400167F6		     ; ---------------------------------------------------------------------------
ROM:400167F8 28	FD 20 40     off_400167F8    DCD dword_4020FD28					   ; DATA XREF:	i2c_init+4r
ROM:400167FC 40	4D 00 48     off_400167FC    DCD OMAP3430_reg_CM_CLKSEL1_PLL			   ; DATA XREF:	i2c_init+1Ar
ROM:400167FC											   ; This register controls the	selection of the master	clock frequencies
ROM:40016800 C0	B0 01 00     off_40016800    DCD unk_1B0C0					   ; DATA XREF:	i2c_init:loc_400167A2r
ROM:40016800											   ; i2c_init+3Ar ...
ROM:40016804 B0	FC 20 40     off_40016804    DCD dword_4020FCB0					   ; DATA XREF:	i2c_init+2Er
ROM:40016808		     ; void *function_address
ROM:40016808 A9	90 01 00     function_address DCD unk_190A9					   ; DATA XREF:	i2c_init+72r
ROM:4001680C
ROM:4001680C		     ; =============== S U B R O U T I N E =======================================
ROM:4001680C
ROM:4001680C
ROM:4001680C		     sub_4001680C							   ; CODE XREF:	sub_4001A08C+2Ep
ROM:4001680C											   ; sub_4001A16C+34p
ROM:4001680C 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:4001680E 014 21 4C			     LDR	     R4, =dword_4020FD28		   ; Load from Memory
ROM:40016810 014 DD E9 05 65		     LDRD.W	     R6, R5, [SP,#0x14]			   ; Load pair of registers
ROM:40016814 014 04 EB 00 14		     ADD.W	     R4, R4, R0,LSL#4			   ; Rd	= Op1 +	Op2
ROM:40016818 014 54 F8 04 7C		     LDR.W	     R7, [R4,#-4]			   ; Load from Memory
ROM:4001681C 014 BF BB			     CBNZ	     R7, return_1			   ; Compare and Branch	on Non-Zero
ROM:4001681C
ROM:4001681E 014 B3 B3			     CBZ	     R3, return_1			   ; Compare and Branch	on Zero
ROM:4001681E
ROM:40016820 014 AA B3			     CBZ	     R2, return_1			   ; Compare and Branch	on Zero
ROM:40016820
ROM:40016822 014 01 27			     MOVS	     R7, #1				   ; Rd	= Op2
ROM:40016824 014 10 3C			     SUBS	     R4, #0x10				   ; Rd	= Op1 -	Op2
ROM:40016826 014 E7 60			     STR	     R7, [R4,#0xC]			   ; Store to Memory
ROM:40016828 014 00 27			     MOVS	     R7, #0				   ; Rd	= Op2
ROM:4001682A 014 67 70			     STRB	     R7, [R4,#1]			   ; Store to Memory
ROM:4001682C 014 27 70			     STRB	     R7, [R4]				   ; Store to Memory
ROM:4001682E 014 63 60			     STR	     R3, [R4,#4]			   ; Store to Memory
ROM:40016830 014 61 80			     STRH	     R1, [R4,#2]			   ; Store to Memory
ROM:40016832 014 22 81			     STRH	     R2, [R4,#8]			   ; Store to Memory
ROM:40016834 014 10 34			     ADDS	     R4, #0x10				   ; Rd	= Op1 +	Op2
ROM:40016836 014 18 4A			     LDR	     R2, =dword_4020FCB0		   ; Load from Memory
ROM:40016838 014 02 EB 80 00		     ADD.W	     R0, R2, R0,LSL#2			   ; Rd	= Op1 +	Op2
ROM:4001683C 014 50 F8 04 2D		     LDR.W	     R2, [R0,#-4]!			   ; Load from Memory
ROM:40016840 014 91 85			     STRH	     R1, [R2,#0x2C]			   ; Store to Memory
ROM:40016842 014 34 F8 08 1C		     LDRH.W	     R1, [R4,#-8]			   ; Load from Memory
ROM:40016846 014 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:40016848 014 11 83			     STRH	     R1, [R2,#0x18]			   ; Store to Memory
ROM:4001684A 014 0F 21			     MOVS	     R1, #0xF				   ; Rd	= Op2
ROM:4001684C 014 04 C8			     LDMIA	     R0!, {R2}				   ; Load Block	from Memory
ROM:4001684E 014 91 80			     STRH	     R1, [R2,#4]			   ; Store to Memory
ROM:40016850 014 12 49			     LDR	     R1, =TIMER_32K_BASE		   ; Load from Memory
ROM:40016852 014 0A 69			     LDR	     R2, [R1,#0x10]			   ; Load from Memory
ROM:40016854 014 50 F8 04 0C		     LDR.W	     R0, [R0,#-4]			   ; Load from Memory
ROM:40016858 014 03 E0			     B		     loc_40016862			   ; Branch
ROM:40016858
ROM:4001685A		     ; ---------------------------------------------------------------------------
ROM:4001685A
ROM:4001685A		     loc_4001685A							   ; CODE XREF:	sub_4001680C+5Aj
ROM:4001685A 014 0B 69			     LDR	     R3, [R1,#0x10]			   ; Load from Memory
ROM:4001685C 014 9B 1A			     SUBS	     R3, R3, R2				   ; Rd	= Op1 -	Op2
ROM:4001685E 014 A3 2B			     CMP	     R3, #0xA3 ; '£'			   ; Set cond. codes on	Op1 - Op2
ROM:40016860 014 15 D2			     BCS	     return_1				   ; Branch
ROM:40016860
ROM:40016862
ROM:40016862		     loc_40016862							   ; CODE XREF:	sub_4001680C+4Cj
ROM:40016862 014 03 89			     LDRH	     R3, [R0,#8]			   ; Load from Memory
ROM:40016864 014 DB 04			     LSLS	     R3, R3, #0x13			   ; Logical Shift Left
ROM:40016866 014 F8 D4			     BMI	     loc_4001685A			   ; Branch
ROM:40016866
ROM:40016868 014 48 F2 03 42		     MOVW	     R2, #0x8403			   ; Rd	= Op2
ROM:4001686C 014 82 84			     STRH	     R2, [R0,#0x24]			   ; Store to Memory
ROM:4001686C
ROM:4001686E
ROM:4001686E		     loc_4001686E							   ; CODE XREF:	sub_4001680C+72j
ROM:4001686E 014 1D B1			     CBZ	     R5, loc_40016878			   ; Compare and Branch	on Zero
ROM:4001686E
ROM:40016870 014 08 69			     LDR	     R0, [R1,#0x10]			   ; Load from Memory
ROM:40016872 014 80 1B			     SUBS	     R0, R0, R6				   ; Rd	= Op1 -	Op2
ROM:40016874 014 A8 42			     CMP	     R0, R5				   ; Set cond. codes on	Op1 - Op2
ROM:40016876 014 0A D2			     BCS	     return_1				   ; Branch
ROM:40016876
ROM:40016878
ROM:40016878		     loc_40016878							   ; CODE XREF:	sub_4001680C:loc_4001686Ej
ROM:40016878 014 54 F8 04 0C		     LDR.W	     R0, [R4,#-4]			   ; Load from Memory
ROM:4001687C 014 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001687E 014 F6 D0			     BEQ	     loc_4001686E			   ; Branch
ROM:4001687E
ROM:40016880 014 54 F8 04 0C		     LDR.W	     R0, [R4,#-4]			   ; Load from Memory
ROM:40016884 014 18 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40016884
ROM:40016886 014 14 F8 0F 0C		     LDRB.W	     R0, [R4,#-0xF]			   ; Load from Memory
ROM:4001688A 014 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001688C 014 00 D0			     BEQ	     return				   ; Branch
ROM:4001688C
ROM:4001688E
ROM:4001688E		     return_1								   ; CODE XREF:	sub_4001680C+10j
ROM:4001688E											   ; sub_4001680C+12j ...
ROM:4001688E 014 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001688E
ROM:40016890
ROM:40016890		     return								   ; CODE XREF:	sub_4001680C+80j
ROM:40016890 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:40016890
ROM:40016890		     ; End of function sub_4001680C
ROM:40016890
ROM:40016890		     ; ---------------------------------------------------------------------------
ROM:40016892 00	00			     DCB 0, 0
ROM:40016894 28	FD 20 40     off_40016894    DCD dword_4020FD28					   ; DATA XREF:	sub_4001680C+2r
ROM:40016898 B0	FC 20 40     off_40016898    DCD dword_4020FCB0					   ; DATA XREF:	sub_4001680C+2Ar
ROM:4001689C 00	00 32 48     dword_4001689C  DCD TIMER_32K_BASE					   ; DATA XREF:	sub_4001680C+44r
ROM:400168A0
ROM:400168A0		     ; =============== S U B R O U T I N E =======================================
ROM:400168A0
ROM:400168A0
ROM:400168A0		     timer_for_something						   ; CODE XREF:	sub_4001A08C+1Ap
ROM:400168A0											   ; sub_4001A16C+20p ...
ROM:400168A0 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:400168A2 014 2B 4C			     LDR	     R4, =dword_4020FD28		   ; Load from Memory
ROM:400168A4 014 DD E9 05 65		     LDRD.W	     R6, R5, [SP,#0x14]			   ; Load pair of registers
ROM:400168A8 014 04 EB 00 14		     ADD.W	     R4, R4, R0,LSL#4			   ; Rd	= Op1 +	Op2
ROM:400168AC 014 54 F8 04 7C		     LDR.W	     R7, [R4,#-4]			   ; Load from Memory
ROM:400168B0 014 00 2F			     CMP	     R7, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400168B2 014 4A D1			     BNE	     return_1				   ; Branch
ROM:400168B2
ROM:400168B4 014 00 2B			     CMP	     R3, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400168B6 014 48 D0			     BEQ	     return_1				   ; Branch
ROM:400168B6
ROM:400168B8 014 00 2A			     CMP	     R2, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400168BA 014 46 D0			     BEQ	     return_1				   ; Branch
ROM:400168BA
ROM:400168BC 014 02 27			     MOVS	     R7, #2				   ; Rd	= Op2
ROM:400168BE 014 10 3C			     SUBS	     R4, #0x10				   ; Rd	= Op1 -	Op2
ROM:400168C0 014 E7 60			     STR	     R7, [R4,#0xC]			   ; Store to Memory
ROM:400168C2 014 00 27			     MOVS	     R7, #0				   ; Rd	= Op2
ROM:400168C4 014 67 70			     STRB	     R7, [R4,#1]			   ; Store to Memory
ROM:400168C6 014 27 70			     STRB	     R7, [R4]				   ; Store to Memory
ROM:400168C8 014 63 60			     STR	     R3, [R4,#4]			   ; Store to Memory
ROM:400168CA 014 61 80			     STRH	     R1, [R4,#2]			   ; Store to Memory
ROM:400168CC 014 22 81			     STRH	     R2, [R4,#8]			   ; Store to Memory
ROM:400168CE 014 10 34			     ADDS	     R4, #0x10				   ; Rd	= Op1 +	Op2
ROM:400168D0 014 20 49			     LDR	     R1, =dword_4020FCB0		   ; Load from Memory
ROM:400168D2 014 01 EB 80 00		     ADD.W	     R0, R1, R0,LSL#2			   ; Rd	= Op1 +	Op2
ROM:400168D6 014 50 F8 04 1D		     LDR.W	     R1, [R0,#-4]!			   ; Load from Memory
ROM:400168DA 014 31 F8 14 2F		     LDRH.W	     R2, [R1,#0x14]!			   ; Load from Memory
ROM:400168DE 014 42 F0 40 02		     ORR.W	     R2, R2, #0x40			   ; Rd	= Op1 |	Op2
ROM:400168E2 014 0A 80			     STRH	     R2, [R1]				   ; Store to Memory
ROM:400168E4 014 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:400168E6 014 34 F8 0E 1C		     LDRH.W	     R1, [R4,#-0xE]			   ; Load from Memory
ROM:400168EA 014 91 85			     STRH	     R1, [R2,#0x2C]			   ; Store to Memory
ROM:400168EC 014 34 F8 08 1C		     LDRH.W	     R1, [R4,#-8]			   ; Load from Memory
ROM:400168F0 014 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:400168F2 014 11 83			     STRH	     R1, [R2,#0x18]			   ; Store to Memory
ROM:400168F4 014 54 F8 0C 1D		     LDR.W	     R1, [R4,#-0xC]!			   ; Load from Memory
ROM:400168F8 014 09 78			     LDRB	     R1, [R1]				   ; Load from Memory
ROM:400168FA 014 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:400168FC 014 91 83			     STRH	     R1, [R2,#0x1C]			   ; Store to Memory
ROM:400168FE 014 21 68			     LDR	     R1, [R4]				   ; Load from Memory
ROM:40016900 014 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:40016902 014 44 F8 0C 1B		     STR.W	     R1, [R4],#0xC			   ; Store to Memory
ROM:40016906 014 17 21			     MOVS	     R1, #0x17				   ; Rd	= Op2
ROM:40016908 014 04 C8			     LDMIA	     R0!, {R2}				   ; Load Block	from Memory
ROM:4001690A 014 91 80			     STRH	     R1, [R2,#4]			   ; Store to Memory
ROM:4001690C 014 12 49			     LDR	     R1, =TIMER_32K_BASE		   ; Load from Memory
ROM:4001690E 014 0A 69			     LDR	     R2, [R1,#0x10]			   ; Load from Memory
ROM:40016910 014 50 F8 04 0C		     LDR.W	     R0, [R0,#-4]			   ; Load from Memory
ROM:40016914 014 03 E0			     B		     loc_4001691E			   ; Branch
ROM:40016914
ROM:40016916		     ; ---------------------------------------------------------------------------
ROM:40016916
ROM:40016916		     loc_40016916							   ; CODE XREF:	timer_for_something+82j
ROM:40016916 014 0B 69			     LDR	     R3, [R1,#0x10]			   ; Load from Memory
ROM:40016918 014 9B 1A			     SUBS	     R3, R3, R2				   ; Rd	= Op1 -	Op2
ROM:4001691A 014 A3 2B			     CMP	     R3, #0xA3 ; '£'			   ; Set cond. codes on	Op1 - Op2
ROM:4001691C 014 15 D2			     BCS	     return_1				   ; Branch
ROM:4001691C
ROM:4001691E
ROM:4001691E		     loc_4001691E							   ; CODE XREF:	timer_for_something+74j
ROM:4001691E 014 03 89			     LDRH	     R3, [R0,#8]			   ; Load from Memory
ROM:40016920 014 DB 04			     LSLS	     R3, R3, #0x13			   ; Logical Shift Left
ROM:40016922 014 F8 D4			     BMI	     loc_40016916			   ; Branch
ROM:40016922
ROM:40016924 014 48 F2 03 62		     MOVW	     R2, #0x8603			   ; Rd	= Op2
ROM:40016928 014 82 84			     STRH	     R2, [R0,#0x24]			   ; Store to Memory
ROM:40016928
ROM:4001692A
ROM:4001692A		     loc_4001692A							   ; CODE XREF:	timer_for_something+9Aj
ROM:4001692A 014 1D B1			     CBZ	     R5, loc_40016934			   ; Compare and Branch	on Zero
ROM:4001692A
ROM:4001692C 014 08 69			     LDR	     R0, [R1,#0x10]			   ; Load from Memory
ROM:4001692E 014 80 1B			     SUBS	     R0, R0, R6				   ; Rd	= Op1 -	Op2
ROM:40016930 014 A8 42			     CMP	     R0, R5				   ; Set cond. codes on	Op1 - Op2
ROM:40016932 014 0A D2			     BCS	     return_1				   ; Branch
ROM:40016932
ROM:40016934
ROM:40016934		     loc_40016934							   ; CODE XREF:	timer_for_something:loc_4001692Aj
ROM:40016934 014 54 F8 04 0C		     LDR.W	     R0, [R4,#-4]			   ; Load from Memory
ROM:40016938 014 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:4001693A 014 F6 D0			     BEQ	     loc_4001692A			   ; Branch
ROM:4001693A
ROM:4001693C 014 54 F8 04 0C		     LDR.W	     R0, [R4,#-4]			   ; Load from Memory
ROM:40016940 014 18 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40016940
ROM:40016942 014 14 F8 0F 0C		     LDRB.W	     R0, [R4,#-0xF]			   ; Load from Memory
ROM:40016946 014 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016948 014 00 D0			     BEQ	     return				   ; Branch
ROM:40016948
ROM:4001694A
ROM:4001694A		     return_1								   ; CODE XREF:	timer_for_something+12j
ROM:4001694A											   ; timer_for_something+16j ...
ROM:4001694A 014 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001694A
ROM:4001694C
ROM:4001694C		     return								   ; CODE XREF:	timer_for_something+A8j
ROM:4001694C 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:4001694C
ROM:4001694C		     ; End of function timer_for_something
ROM:4001694C
ROM:4001694C		     ; ---------------------------------------------------------------------------
ROM:4001694E 00	00			     DCW 0
ROM:40016950 28	FD 20 40     off_40016950    DCD dword_4020FD28					   ; DATA XREF:	timer_for_something+2r
ROM:40016954 B0	FC 20 40     off_40016954    DCD dword_4020FCB0					   ; DATA XREF:	timer_for_something+30r
ROM:40016958 00	00 32 48     dword_40016958  DCD TIMER_32K_BASE					   ; DATA XREF:	timer_for_something+6Cr
ROM:4001695C
ROM:4001695C		     ; =============== S U B R O U T I N E =======================================
ROM:4001695C
ROM:4001695C
ROM:4001695C		     INT_config								   ; CODE XREF:	sub_40016438+18p
ROM:4001695C											   ; sub_40016438:arg_is_0x12p	...
ROM:4001695C 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:4001695E 00C 14 4C			     LDR	     R4, =dword_4020FD60		   ; Load from Memory
ROM:40016960 00C 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:40016962 00C 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40016964 00C 01 D1			     BNE	     loc_4001696A			   ; Branch
ROM:40016964
ROM:40016966
ROM:40016966		     return_0								   ; CODE XREF:	INT_config+52j
ROM:40016966 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016968 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40016968
ROM:4001696A		     ; ---------------------------------------------------------------------------
ROM:4001696A
ROM:4001696A		     loc_4001696A							   ; CODE XREF:	INT_config+8j
ROM:4001696A 00C 12 4B			     LDR	     R3, =OMAP3430_reg_INTCPS_REVISION	   ; This register contains the	IP revision code
ROM:4001696A
ROM:4001696C
ROM:4001696C		     loc_4001696C							   ; CODE XREF:	INT_config+14j
ROM:4001696C 00C 58 69			     LDR	     R0, [R3,#0x14]			   ; Load from Memory
ROM:4001696E 00C C0 07			     LSLS	     R0, R0, #0x1F			   ; Logical Shift Left
ROM:40016970 00C FC D0			     BEQ	     loc_4001696C			   ; Branch
ROM:40016970
ROM:40016972 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016974 00C 0E 4A			     LDR	     R2, =dword_4020FD60		   ; Load from Memory
ROM:40016976 00C 01 46			     MOV	     R1, R0				   ; Rd	= Op2
ROM:40016978 00C 12 1D			     ADDS	     R2, R2, #4				   ; Rd	= Op1 +	Op2
ROM:40016978
ROM:4001697A
ROM:4001697A		     loc_4001697A							   ; CODE XREF:	INT_config+2Cj
ROM:4001697A 00C 02 EB C0 05		     ADD.W	     R5, R2, R0,LSL#3			   ; Rd	= Op1 +	Op2
ROM:4001697E 00C 42 F8 30 10		     STR.W	     R1, [R2,R0,LSL#3]			   ; Store to Memory
ROM:40016982 00C 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40016984 00C 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40016986 00C 69 60			     STR	     R1, [R5,#4]			   ; Store to Memory
ROM:40016988 00C F7 D3			     BCC	     loc_4001697A			   ; Branch
ROM:40016988
ROM:4001698A 00C 19 65			     STR	     R1, [R3,#0x50]			   ; Store to Memory
ROM:4001698C 00C 99 64			     STR	     R1, [R3,#0x48]			   ; Store to Memory
ROM:4001698E 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016990 00C 41 1E			     SUBS	     R1, R0, #1				   ; Rd	= Op1 -	Op2
ROM:40016990
ROM:40016992
ROM:40016992		     loc_40016992							   ; CODE XREF:	INT_config+42j
ROM:40016992 00C 03 EB 40 12		     ADD.W	     R2, R3, R0,LSL#5			   ; Rd	= Op1 +	Op2
ROM:40016996 00C C2 F8 8C 10		     STR.W	     R1, [R2,#0x8C]			   ; Store to Memory
ROM:4001699A 00C 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:4001699C 00C 03 28			     CMP	     R0, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001699E 00C F8 D3			     BCC	     loc_40016992			   ; Branch
ROM:4001699E
ROM:400169A0 00C 98 6C			     LDR	     R0, [R3,#0x48]			   ; Load from Memory
ROM:400169A2 00C 40 F0 01 00		     ORR.W	     R0, R0, #1				   ; Rd	= Op1 |	Op2
ROM:400169A6 00C 98 64			     STR	     R0, [R3,#0x48]			   ; Store to Memory
ROM:400169A8 00C 62 B6			     CPSIE	     I					   ; Enable Interrupts
ROM:400169AA 00C 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400169AC 00C 20 60			     STR	     R0, [R4]				   ; Store to Memory
ROM:400169AE 00C DA E7			     B		     return_0				   ; Branch
ROM:400169AE
ROM:400169AE		     ; End of function INT_config
ROM:400169AE
ROM:400169AE		     ; ---------------------------------------------------------------------------
ROM:400169B0 60	FD 20 40     off_400169B0    DCD dword_4020FD60					   ; DATA XREF:	INT_config+2r
ROM:400169B0											   ; INT_config+18r
ROM:400169B4 00	00 20 48     off_400169B4    DCD OMAP3430_reg_INTCPS_REVISION			   ; DATA XREF:	INT_config:loc_4001696Ar
ROM:400169B4											   ; This register contains the	IP revision code
ROM:400169B8
ROM:400169B8		     ; =============== S U B R O U T I N E =======================================
ROM:400169B8
ROM:400169B8
ROM:400169B8		     ; int __cdecl IRQ_handler_install(void *function_address, int irq,	int flags)
ROM:400169B8		     IRQ_handler_install						   ; CODE XREF:	i2c_init+74p
ROM:400169B8											   ; L4_unkn_init+64p ...
ROM:400169B8 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:400169BA 00C 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:400169BC 00C 10 4C			     LDR	     R4, =dword_4020FD64		   ; Load from Memory
ROM:400169BC
ROM:400169BE
ROM:400169BE		     loc_400169BE							   ; CODE XREF:	IRQ_handler_install+40j
ROM:400169BE 00C 04 EB C3 05		     ADD.W	     R5, R4, R3,LSL#3			   ; Rd	= Op1 +	Op2
ROM:400169C2 00C 6D 68			     LDR	     R5, [R5,#4]			   ; Load from Memory
ROM:400169C4 00C B5 B9			     CBNZ	     R5, loc_400169F4			   ; Compare and Branch	on Non-Zero
ROM:400169C4
ROM:400169C6 00C 04 EB C3 05		     ADD.W	     R5, R4, R3,LSL#3			   ; Rd	= Op1 +	Op2
ROM:400169CA 00C 68 60			     STR	     R0, [R5,#4]			   ; Store to Memory
ROM:400169CC 00C 90 06			     LSLS	     R0, R2, #0x1A			   ; Logical Shift Left
ROM:400169CE 00C 44 F8 33 10		     STR.W	     R1, [R4,R3,LSL#3]			   ; Store to Memory
ROM:400169D2 00C 02 0E			     LSRS	     R2, R0, #0x18			   ; Logical Shift Right
ROM:400169D4 00C 0B 48			     LDR	     R0, =OMAP3430_reg_INTCPS_REVISION	   ; This register contains the	IP revision code
ROM:400169D6 00C 00 EB 81 03		     ADD.W	     R3, R0, R1,LSL#2			   ; Rd	= Op1 +	Op2
ROM:400169DA 00C C3 F8 00 21		     STR.W	     R2, [R3,#0x100]			   ; Store to Memory
ROM:400169DE 00C 01 22			     MOVS	     R2, #1				   ; Rd	= Op2
ROM:400169E0 00C 01 F0 1F 03		     AND.W	     R3, R1, #0x1F			   ; Rd	= Op1 &	Op2
ROM:400169E4 00C 21 F0 1F 01		     BIC.W	     R1, R1, #0x1F			   ; Rd	= Op1 &	~Op2
ROM:400169E8 00C 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:400169EA 00C 9A 40			     LSLS	     R2, R3				   ; Logical Shift Left
ROM:400169EC 00C C0 F8 88 20		     STR.W	     R2, [R0,#0x88]			   ; Store to Memory
ROM:400169F0 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400169F2 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:400169F2
ROM:400169F4		     ; ---------------------------------------------------------------------------
ROM:400169F4
ROM:400169F4		     loc_400169F4							   ; CODE XREF:	IRQ_handler_install+Cj
ROM:400169F4 00C 5B 1C			     ADDS	     R3, R3, #1				   ; Rd	= Op1 +	Op2
ROM:400169F6 00C 04 2B			     CMP	     R3, #4				   ; Set cond. codes on	Op1 - Op2
ROM:400169F8 00C E1 D3			     BCC	     loc_400169BE			   ; Branch
ROM:400169F8
ROM:400169FA 00C 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400169FC 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:400169FC
ROM:400169FC		     ; End of function IRQ_handler_install
ROM:400169FC
ROM:400169FC		     ; ---------------------------------------------------------------------------
ROM:400169FE 00	00			     DCB 0, 0
ROM:40016A00 64	FD 20 40     off_40016A00    DCD dword_4020FD64					   ; DATA XREF:	IRQ_handler_install+4r
ROM:40016A04 00	00 20 48     off_40016A04    DCD OMAP3430_reg_INTCPS_REVISION			   ; DATA XREF:	IRQ_handler_install+1Cr
ROM:40016A04											   ; This register contains the	IP revision code
ROM:40016A08
ROM:40016A08		     ; =============== S U B R O U T I N E =======================================
ROM:40016A08
ROM:40016A08
ROM:40016A08		     sub_40016A08
ROM:40016A08 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:40016A0A 00C 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:40016A0C 00C 10 4C			     LDR	     R4, =dword_4020FD64		   ; Load from Memory
ROM:40016A0C
ROM:40016A0E
ROM:40016A0E		     loc_40016A0E							   ; CODE XREF:	sub_40016A08+42j
ROM:40016A0E 00C 04 EB C3 05		     ADD.W	     R5, R4, R3,LSL#3			   ; Rd	= Op1 +	Op2
ROM:40016A12 00C 6D 68			     LDR	     R5, [R5,#4]			   ; Load from Memory
ROM:40016A14 00C BD B9			     CBNZ	     R5, loc_40016A46			   ; Compare and Branch	on Non-Zero
ROM:40016A14
ROM:40016A16 00C 04 EB C3 05		     ADD.W	     R5, R4, R3,LSL#3			   ; Rd	= Op1 +	Op2
ROM:40016A1A 00C 68 60			     STR	     R0, [R5,#4]			   ; Store to Memory
ROM:40016A1C 00C 90 06			     LSLS	     R0, R2, #0x1A			   ; Logical Shift Left
ROM:40016A1E 00C 44 F8 33 10		     STR.W	     R1, [R4,R3,LSL#3]			   ; Store to Memory
ROM:40016A22 00C 02 0E			     LSRS	     R2, R0, #0x18			   ; Logical Shift Right
ROM:40016A24 00C 0B 48			     LDR	     R0, =OMAP3430_reg_INTCPS_REVISION	   ; This register contains the	IP revision code
ROM:40016A26 00C 52 1C			     ADDS	     R2, R2, #1				   ; Rd	= Op1 +	Op2
ROM:40016A28 00C 00 EB 81 03		     ADD.W	     R3, R0, R1,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40016A2C 00C C3 F8 00 21		     STR.W	     R2, [R3,#0x100]			   ; Store to Memory
ROM:40016A30 00C 01 22			     MOVS	     R2, #1				   ; Rd	= Op2
ROM:40016A32 00C 01 F0 1F 03		     AND.W	     R3, R1, #0x1F			   ; Rd	= Op1 &	Op2
ROM:40016A36 00C 21 F0 1F 01		     BIC.W	     R1, R1, #0x1F			   ; Rd	= Op1 &	~Op2
ROM:40016A3A 00C 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:40016A3C 00C 9A 40			     LSLS	     R2, R3				   ; Logical Shift Left
ROM:40016A3E 00C C0 F8 88 20		     STR.W	     R2, [R0,#0x88]			   ; Store to Memory
ROM:40016A42 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016A44 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40016A44
ROM:40016A46		     ; ---------------------------------------------------------------------------
ROM:40016A46
ROM:40016A46		     loc_40016A46							   ; CODE XREF:	sub_40016A08+Cj
ROM:40016A46 00C 5B 1C			     ADDS	     R3, R3, #1				   ; Rd	= Op1 +	Op2
ROM:40016A48 00C 04 2B			     CMP	     R3, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40016A4A 00C E0 D3			     BCC	     loc_40016A0E			   ; Branch
ROM:40016A4A
ROM:40016A4C 00C 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016A4E 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40016A4E
ROM:40016A4E		     ; End of function sub_40016A08
ROM:40016A4E
ROM:40016A4E		     ; ---------------------------------------------------------------------------
ROM:40016A50 64	FD 20 40     off_40016A50    DCD dword_4020FD64					   ; DATA XREF:	sub_40016A08+4r
ROM:40016A54 00	00 20 48     off_40016A54    DCD OMAP3430_reg_INTCPS_REVISION			   ; DATA XREF:	sub_40016A08+1Cr
ROM:40016A54											   ; This register contains the	IP revision code
ROM:40016A58
ROM:40016A58		     ; =============== S U B R O U T I N E =======================================
ROM:40016A58
ROM:40016A58
ROM:40016A58		     ; int __cdecl uninstall_IRQ_handler(int irq_number)
ROM:40016A58		     uninstall_IRQ_handler						   ; CODE XREF:	i2c_some+44p
ROM:40016A58											   ; L4_unkn_reset+20p	...
ROM:40016A58 000 0E 4A			     LDR	     R2, =dword_4020FD64		   ; Load from Memory
ROM:40016A5A 000 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40016A5C 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40016A5C
ROM:40016A5E
ROM:40016A5E		     loop								   ; CODE XREF:	uninstall_IRQ_handler+36j
ROM:40016A5E 008 52 F8 31 30		     LDR.W	     R3, [R2,R1,LSL#3]			   ; Load from Memory
ROM:40016A62 008 83 42			     CMP	     R3, R0				   ; Set cond. codes on	Op1 - Op2
ROM:40016A64 008 11 D1			     BNE	     wait_loop				   ; Branch
ROM:40016A64
ROM:40016A66 008 02 EB C1 04		     ADD.W	     R4, R2, R1,LSL#3			   ; Rd	= Op1 +	Op2
ROM:40016A6A 008 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:40016A6C 008 63 60			     STR	     R3, [R4,#4]			   ; Store to Memory
ROM:40016A6E 008 42 F8 31 30		     STR.W	     R3, [R2,R1,LSL#3]			   ; Store to Memory
ROM:40016A72 008 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:40016A74 008 00 F0 1F 02		     AND.W	     R2, R0, #0x1F			   ; Rd	= Op1 &	Op2
ROM:40016A78 008 20 F0 1F 00		     BIC.W	     R0, R0, #0x1F			   ; Rd	= Op1 &	~Op2
ROM:40016A7C 008 91 40			     LSLS	     R1, R2				   ; Logical Shift Left
ROM:40016A7E 008 06 4A			     LDR	     R2, =OMAP3430_reg_INTCPS_REVISION	   ; This register contains the	IP revision code
ROM:40016A80 008 10 44			     ADD	     R0, R2				   ; Rd	= Op1 +	Op2
ROM:40016A82 008 C0 F8 8C 10		     STR.W	     R1, [R0,#0x8C]			   ; Store to Memory
ROM:40016A86 008 18 46			     MOV	     R0, R3				   ; Rd	= Op2
ROM:40016A88 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40016A88
ROM:40016A8A		     ; ---------------------------------------------------------------------------
ROM:40016A8A
ROM:40016A8A		     wait_loop								   ; CODE XREF:	uninstall_IRQ_handler+Cj
ROM:40016A8A 008 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:40016A8C 008 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40016A8E 008 E6 D3			     BCC	     loop				   ; Branch
ROM:40016A8E
ROM:40016A90 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016A92 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40016A92
ROM:40016A92		     ; End of function uninstall_IRQ_handler
ROM:40016A92
ROM:40016A92		     ; ---------------------------------------------------------------------------
ROM:40016A94 64	FD 20 40     off_40016A94    DCD dword_4020FD64					   ; DATA XREF:	uninstall_IRQ_handlerr
ROM:40016A98 00	00 20 48     off_40016A98    DCD OMAP3430_reg_INTCPS_REVISION			   ; DATA XREF:	uninstall_IRQ_handler+26r
ROM:40016A98											   ; This register contains the	IP revision code
ROM:40016A9C
ROM:40016A9C		     ; =============== S U B R O U T I N E =======================================
ROM:40016A9C
ROM:40016A9C
ROM:40016A9C		     process_memory_dev_bootup						   ; CODE XREF:	boot_main+D2p
ROM:40016A9C
ROM:40016A9C		     var_700	     = -0x700
ROM:40016A9C		     var_6EC	     = -0x6EC
ROM:40016A9C		     var_6E3	     = -0x6E3
ROM:40016A9C		     var_6DC	     = -0x6DC
ROM:40016A9C		     var_25C	     = -0x25C
ROM:40016A9C		     var_4C	     = -0x4C
ROM:40016A9C		     var_48	     = -0x48
ROM:40016A9C		     var_44	     = -0x44
ROM:40016A9C		     var_40	     = -0x40
ROM:40016A9C		     var_3C	     = -0x3C
ROM:40016A9C		     var_3B	     = -0x3B
ROM:40016A9C		     var_38	     = -0x38
ROM:40016A9C		     var_34	     = -0x34
ROM:40016A9C		     var_30	     = -0x30
ROM:40016A9C		     var_2C	     = -0x2C
ROM:40016A9C		     var_28	     = -0x28
ROM:40016A9C
ROM:40016A9C 000 2D E9 F0 47		     PUSH.W	     {R4-R10,LR}			   ; Push registers
ROM:40016AA0 020 82 46			     MOV	     R10, R0				   ; Rd	= Op2
ROM:40016AA2 020 57 4F			     LDR	     R7, =memory_buffer			   ; Load from Memory
ROM:40016AA4 020 AD F5 DC 6D		     SUB.W	     SP, SP, #1760			   ; Rd	= Op1 -	Op2
ROM:40016AA8 700 91 46			     MOV	     R9, R2				   ; Rd	= Op2
ROM:40016AAA 700 38 68			     LDR	     R0, [R7]				   ; Load from Memory
ROM:40016AAC 700 40 F0 10 00		     ORR.W	     R0, R0, #tracing_Memory_booting_started ; Rd = Op1	| Op2
ROM:40016AB0 700 38 60			     STR	     R0, [R7]				   ; Store to Memory
ROM:40016AB2 700 54 48			     LDR	     R0, =memory_boot_jmp_table		   ; Load from Memory
ROM:40016AB4 700 50 F8 21 50		     LDR.W	     R5, [R0,R1,LSL#2]			   ; R5	is func	tbl to jmp
ROM:40016AB8 700 20 30			     ADDS	     R0, #0x20 ; ' '			   ; Rd	= Op1 +	Op2
ROM:40016ABA 700 50 F8 21 60		     LDR.W	     R6, [R0,R1,LSL#2]			   ; R6	is trace value
ROM:40016ABE 700 00 2D			     CMP	     R5, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016AC0 700 7E D0			     BEQ	     return_1_				   ; Branch
ROM:40016AC0
ROM:40016AC2 700 28 38			     SUBS	     R0, #0x28 ; '('			   ; Rd	= Op1 -	Op2
ROM:40016AC4 700 42 5C			     LDRB	     R2, [R0,R1]			   ; Load from Memory
ROM:40016AC6 700 20 3A			     SUBS	     R2, #0x20 ; ' '			   ; Rd	= Op1 -	Op2
ROM:40016AC8 700 01 24			     MOVS	     R4, #1				   ; Rd	= Op2
ROM:40016ACA 700 04 FA 02 F0		     LSL.W	     R0, R4, R2				   ; Logical Shift Left
ROM:40016ACE 700 4E 4A			     LDR	     R2, =dword_4020FFB4		   ; Load from Memory
ROM:40016AD0 700 13 68			     LDR	     R3, [R2]				   ; Load from Memory
ROM:40016AD2 700 18 43			     ORRS	     R0, R3				   ; Rd	= Op1 |	Op2
ROM:40016AD4 700 10 60			     STR	     R0, [R2]				   ; Store to Memory
ROM:40016AD6 700 4F F0 00 08		     MOV.W	     R8, #0				   ; Rd	= Op2
ROM:40016ADA 700 0D F5 DB 62		     ADD.W	     R2, SP, #0x700+var_28		   ; Rd	= Op1 +	Op2
ROM:40016ADE 700 CD F8 C0 86		     STR.W	     R8, [SP,#0x700+var_40]		   ; Store to Memory
ROM:40016AE2 700 8D F8 C4 16		     STRB.W	     R1, [SP,#0x700+var_3C]		   ; Store to Memory
ROM:40016AE6 700 09 A8			     ADD	     R0, SP, #0x700+var_6DC		   ; Rd	= Op1 +	Op2
ROM:40016AE8 700 8D F8 C5 86		     STRB.W	     R8, [SP,#0x700+var_3B]		   ; Store to Memory
ROM:40016AEC 700 CD F8 C8 86		     STR.W	     R8, [SP,#0x700+var_38]		   ; Store to Memory
ROM:40016AF0 700 AD F8 CC 86		     STRH.W	     R8, [SP,#0x700+var_34]		   ; Store to Memory
ROM:40016AF4 700 CD F8 D0 86		     STR.W	     R8, [SP,#0x700+var_30]		   ; Store to Memory
ROM:40016AF8 700 AD F8 D4 86		     STRH.W	     R8, [SP,#0x700+var_2C]		   ; Store to Memory
ROM:40016AFC 700 A2 E8 01 04		     STMIA.W	     R2!, {R0,R10}			   ; Store Block to Memory
ROM:40016B00 700 0D F5 D8 60		     ADD.W	     R0, SP, #0x700+var_40		   ; arg1
ROM:40016B04 700 89 F8 04 10		     STRB.W	     R1, [R9,#4]			   ; Store to Memory
ROM:40016B08 700 09 F1 08 01		     ADD.W	     R1, R9, #8				   ; arg2
ROM:40016B0C 700 FE F7 C8 E8		     BLX	     standard_uwrite4			   ; Branch with Link and Exchange (immediate address)
ROM:40016B0C 700
ROM:40016B10
ROM:40016B10		     loop_start								   ; CODE XREF:	process_memory_dev_bootup+156j
ROM:40016B10 700 0D F5 D8 60		     ADD.W	     R0, SP, #0x700+var_40		   ; Rd	= Op1 +	Op2
ROM:40016B14 700 A8 47			     BLX	     R5					   ; Branch with Link and Exchange (register indirect)
ROM:40016B14
ROM:40016B16 700 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016B18 700 6C D1			     BNE	     return_1				   ; Branch
ROM:40016B18
ROM:40016B1A 700 0D F2 A4 40		     ADDW	     R0, SP, #0x700+var_25C		   ; Rd	= Op1 +	Op2
ROM:40016B1E 700 CD F8 B4 86		     STR.W	     R8, [SP,#0x700+var_4C]		   ; Store to Memory
ROM:40016B22 700 CD F8 B8 46		     STR.W	     R4, [SP,#0x700+var_48]		   ; Store to Memory
ROM:40016B26 700 CD F8 BC 06		     STR.W	     R0, [SP,#0x700+var_44]		   ; Store to Memory
ROM:40016B26 700
ROM:40016B2A
ROM:40016B2A		     inner_loop_start							   ; CODE XREF:	process_memory_dev_bootup+146j
ROM:40016B2A 700 0D F2 B4 61		     ADDW	     R1, SP, #0x700+var_4C		   ; Rd	= Op1 +	Op2
ROM:40016B2E 700 0D F5 D8 60		     ADD.W	     R0, SP, #0x700+var_40		   ; Rd	= Op1 +	Op2
ROM:40016B32 700 B0 47			     BLX	     R6					   ; Branch with Link and Exchange (register indirect)
ROM:40016B32
ROM:40016B34 700 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016B36 700 55 D1			     BNE	     loop_end				   ; Branch
ROM:40016B36
ROM:40016B38 700 05 AA			     ADD	     R2, SP, #0x700+var_6EC		   ; Rd	= Op1 +	Op2
ROM:40016B3A 700 0D F2 A4 41		     ADDW	     R1, SP, #0x700+var_25C		   ; Rd	= Op1 +	Op2
ROM:40016B3E 700 01 F0 33 FB		     BL		     search_for_sect_name		   ; Branch with Link
ROM:40016B3E 700
ROM:40016B42 700 9D F8 1D 00		     LDRB.W	     R0, [SP,#0x700+var_6E3]		   ; Load from Memory
ROM:40016B46 700 FF 28			     CMP	     R0, #0xFF				   ; Set cond. codes on	Op1 - Op2
ROM:40016B48 700 16 D0			     BEQ	     Directly_boot_image_if_non_HS	   ; Branch
ROM:40016B48
ROM:40016B4A 700 38 68			     LDR	     R0, [R7]				   ; Load from Memory
ROM:40016B4C 700 40 F4 80 60		     ORR.W	     R0, R0, #0x400			   ; Rd	= Op1 |	Op2
ROM:40016B50 700 38 60			     STR	     R0, [R7]				   ; Store to Memory
ROM:40016B52 700 05 AB			     ADD	     R3, SP, #0x700+var_6EC		   ; Rd	= Op1 +	Op2
ROM:40016B54 700 CD E9 01 6A		     STRD.W	     R6, R10, [SP,#4]			   ; Store pair	of registers
ROM:40016B58 700 0D F5 D8 61		     ADD.W	     R1, SP, #0x700+var_40		   ; Rd	= Op1 +	Op2
ROM:40016B5C 700 DD F8 B4 26		     LDR.W	     R2, [SP,#0x700+var_4C]		   ; Load from Memory
ROM:40016B60 700 0D F2 A4 40		     ADDW	     R0, SP, #0x700+var_25C		   ; Rd	= Op1 +	Op2
ROM:40016B64 700 CD F8 00 90		     STR.W	     R9, [SP,#0x700+var_700]		   ; Store to Memory
ROM:40016B68 700 02 F0 94 FC		     BL		     sub_40019494			   ; Branch with Link
ROM:40016B68 700
ROM:40016B6C 700 BD F8 CC 06		     LDRH.W	     R0, [SP,#0x700+var_34]		   ; Load from Memory
ROM:40016B70 700 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40016B72 700 AD F8 CC 06		     STRH.W	     R0, [SP,#0x700+var_34]		   ; Store to Memory
ROM:40016B76 700 0D E0			     B		     HS_type_memory_boot		   ; Branch
ROM:40016B76
ROM:40016B78		     ; ---------------------------------------------------------------------------
ROM:40016B78
ROM:40016B78		     Directly_boot_image_if_non_HS					   ; CODE XREF:	process_memory_dev_bootup+ACj
ROM:40016B78 700 00 F0 64 FE		     BL		     security_check_GP_mode		   ; Return 1 if non-GP	mode, return 0 if GP mode
ROM:40016B78 700
ROM:40016B7C 700 50 B9			     CBNZ	     R0, HS_type_memory_boot		   ; Compare and Branch	on Non-Zero
ROM:40016B7C
ROM:40016B7E 700 DD F8 B4 26		     LDR.W	     R2, [SP,#0x700+var_4C]		   ; Load from Memory
ROM:40016B82 700 4B 46			     MOV	     R3, R9				   ; Rd	= Op2
ROM:40016B84 700 00 96			     STR	     R6, [SP,#0x700+var_700]		   ; Store to Memory
ROM:40016B86 700 0D F5 D8 61		     ADD.W	     R1, SP, #0x700+var_40		   ; Rd	= Op1 +	Op2
ROM:40016B8A 700 0D F2 A4 40		     ADDW	     R0, SP, #0x700+var_25C		   ; int
ROM:40016B8E 700 02 F0 69 FB		     BL		     boot_GP_image_exec			   ; Branch with Link
ROM:40016B8E 700
ROM:40016B92 700 38 BB			     CBNZ	     R0, loop_end			   ; Compare and Branch	on Non-Zero
ROM:40016B92
ROM:40016B94
ROM:40016B94		     HS_type_memory_boot						   ; CODE XREF:	process_memory_dev_bootup+DAj
ROM:40016B94											   ; process_memory_dev_bootup+E0j
ROM:40016B94 700 00 F0 56 FE		     BL		     security_check_GP_mode		   ; Return 1 if non-GP	mode, return 0 if GP mode
ROM:40016B94 700
ROM:40016B98 700 B8 B1			     CBZ	     R0, inner_loop_end			   ; Compare and Branch	on Zero
ROM:40016B98
ROM:40016B9A 700 BD F8 D4 16		     LDRH.W	     R1, [SP,#0x700+var_2C]		   ; arg_2
ROM:40016B9E 700 05 A8			     ADD	     R0, SP, #0x700+var_6EC		   ; addr
ROM:40016BA0 700 01 F0 4D FB		     BL		     read_14_bytes_from_addr		   ; Branch with Link
ROM:40016BA0 700
ROM:40016BA4 700 FF 28			     CMP	     R0, #0xFF				   ; Set cond. codes on	Op1 - Op2
ROM:40016BA6 700 10 D0			     BEQ	     inner_loop_end			   ; Branch
ROM:40016BA6
ROM:40016BA8 700 DD F8 B4 26		     LDR.W	     R2, [SP,#0x700+var_4C]		   ; Load from Memory
ROM:40016BAC 700 CD E9 02 0A		     STRD.W	     R0, R10, [SP,#8]			   ; Store pair	of registers
ROM:40016BB0 700 05 AB			     ADD	     R3, SP, #0x700+var_6EC		   ; Rd	= Op1 +	Op2
ROM:40016BB2 700 CD E9 00 96		     STRD.W	     R9, R6, [SP]			   ; Store pair	of registers
ROM:40016BB6 700 0D F5 D8 61		     ADD.W	     R1, SP, #0x700+var_40		   ; Rd	= Op1 +	Op2
ROM:40016BBA 700 0D F2 A4 40		     ADDW	     R0, SP, #0x700+var_25C		   ; Rd	= Op1 +	Op2
ROM:40016BBE 700 00 E0			     B		     go_boot				   ; Branch
ROM:40016BBE
ROM:40016BC0		     ; ---------------------------------------------------------------------------
ROM:40016BC0
ROM:40016BC0		     return_1_								   ; CODE XREF:	process_memory_dev_bootup+24j
ROM:40016BC0 700 18 E0			     B		     return_1				   ; Branch
ROM:40016BC0
ROM:40016BC2		     ; ---------------------------------------------------------------------------
ROM:40016BC2
ROM:40016BC2		     go_boot								   ; CODE XREF:	process_memory_dev_bootup+122j
ROM:40016BC2 700 02 F0 8D FB		     BL		     boot_memory_image_auth_exec	   ; Branch with Link
ROM:40016BC2 700
ROM:40016BC6 700 AD F8 CC 46		     STRH.W	     R4, [SP,#0x700+var_34]		   ; Store to Memory
ROM:40016BC6 700
ROM:40016BCA
ROM:40016BCA		     inner_loop_end							   ; CODE XREF:	process_memory_dev_bootup+FCj
ROM:40016BCA											   ; process_memory_dev_bootup+10Aj
ROM:40016BCA 700 DD F8 B4 06		     LDR.W	     R0, [SP,#0x700+var_4C]		   ; Load from Memory
ROM:40016BCE 700 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40016BD0 700 CD F8 B4 06		     STR.W	     R0, [SP,#0x700+var_4C]		   ; Store to Memory
ROM:40016BD4 700 BD F8 CC 06		     LDRH.W	     R0, [SP,#0x700+var_34]		   ; Load from Memory
ROM:40016BD8 700 40 1E			     SUBS	     R0, R0, #1				   ; Rd	= Op1 -	Op2
ROM:40016BDA 700 00 04			     LSLS	     R0, R0, #0x10			   ; Logical Shift Left
ROM:40016BDC 700 00 0C			     LSRS	     R0, R0, #0x10			   ; Logical Shift Right
ROM:40016BDE 700 AD F8 CC 06		     STRH.W	     R0, [SP,#0x700+var_34]		   ; Store to Memory
ROM:40016BE2 700 A2 D1			     BNE	     inner_loop_start			   ; Branch
ROM:40016BE2
ROM:40016BE4
ROM:40016BE4		     loop_end								   ; CODE XREF:	process_memory_dev_bootup+9Aj
ROM:40016BE4											   ; process_memory_dev_bootup+F6j
ROM:40016BE4 700 9D F8 C5 06		     LDRB.W	     R0, [SP,#0x700+var_3B]		   ; Load from Memory
ROM:40016BE8 700 40 1E			     SUBS	     R0, R0, #1				   ; Rd	= Op1 -	Op2
ROM:40016BEA 700 10 F0 FF 00		     ANDS.W	     R0, R0, #0xFF			   ; Rd	= Op1 &	Op2
ROM:40016BEE 700 8D F8 C5 06		     STRB.W	     R0, [SP,#0x700+var_3B]		   ; Store to Memory
ROM:40016BF2 700 8D D1			     BNE	     loop_start				   ; Branch
ROM:40016BF2
ROM:40016BF4
ROM:40016BF4		     return_1								   ; CODE XREF:	process_memory_dev_bootup+7Cj
ROM:40016BF4											   ; process_memory_dev_bootup:return_1_j
ROM:40016BF4 700 0D F5 DC 6D		     ADD.W	     SP, SP, #0x6E0			   ; Rd	= Op1 +	Op2
ROM:40016BF8 020 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016BFA 020 BD E8 F0 87		     POP.W	     {R4-R10,PC}			   ; Pop registers
ROM:40016BFA 020
ROM:40016BFA		     ; End of function process_memory_dev_bootup
ROM:40016BFA
ROM:40016BFA		     ; ---------------------------------------------------------------------------
ROM:40016BFE 00	00			     DCW 0
ROM:40016C00 B0	FF 20 40     off_40016C00    DCD memory_buffer					   ; DATA XREF:	process_memory_dev_bootup+6r
ROM:40016C04 8C	AE 01 00     off_40016C04    DCD memory_boot_jmp_table				   ; DATA XREF:	process_memory_dev_bootup+16r
ROM:40016C08 B4	FF 20 40     off_40016C08    DCD dword_4020FFB4					   ; DATA XREF:	process_memory_dev_bootup+32r
ROM:40016C0C
ROM:40016C0C		     ; =============== S U B R O U T I N E =======================================
ROM:40016C0C
ROM:40016C0C
ROM:40016C0C		     DoC_start								   ; DATA XREF:	ROM:4001AE9Co
ROM:40016C0C 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40016C0E 008 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:40016C10 008 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:40016C12 008 E0 B9			     CBNZ	     R0, loc_40016C4E			   ; Compare and Branch	on Non-Zero
ROM:40016C12
ROM:40016C14 008 FD F7 5E FC		     BL		     gpmc_reset				   ; Branch with Link
ROM:40016C14 008
ROM:40016C18 008 00 21			     MOVS	     R1, #0				   ; arg_2
ROM:40016C1A 008 0F 48			     LDR	     R0, =unk_14690			   ; arg_1
ROM:40016C1C 008 FD F7 A8 FC		     BL		     parse_CHFLASH			   ; Branch with Link
ROM:40016C1C 008
ROM:40016C20 008 00 21			     MOVS	     R1, #0				   ; arg_2
ROM:40016C22 008 01 20			     MOVS	     R0, #1				   ; arg_1
ROM:40016C24 008 FD F7 3A FC		     BL		     gpmc_disable_wait_read_monitoring	   ; Branch with Link
ROM:40016C24 008
ROM:40016C28 008 30 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40016C28
ROM:40016C2A 008 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:40016C2C 008 11 46			     MOV	     R1, R2				   ; Rd	= Op2
ROM:40016C2E 008 10 46			     MOV	     R0, R2				   ; Rd	= Op2
ROM:40016C30 008 FE F7 BC FB		     BL		     DoC_something			   ; Branch with Link
ROM:40016C30 008
ROM:40016C34 008 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40016C36 008 01 D0			     BEQ	     loc_40016C3C			   ; Branch
ROM:40016C36
ROM:40016C38
ROM:40016C38		     return_1								   ; CODE XREF:	DoC_start+1Cj
ROM:40016C38 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016C3A 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40016C3A
ROM:40016C3C		     ; ---------------------------------------------------------------------------
ROM:40016C3C
ROM:40016C3C		     loc_40016C3C							   ; CODE XREF:	DoC_start+2Aj
ROM:40016C3C 008 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40016C3E 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016C40 008 A1 60			     STR	     R1, [R4,#8]			   ; Store to Memory
ROM:40016C42 008 C2 06			     LSLS	     R2, R0, #0x1B			   ; Logical Shift Left
ROM:40016C44 008 60 71			     STRB	     R0, [R4,#5]			   ; Store to Memory
ROM:40016C46 008 22 61			     STR	     R2, [R4,#0x10]			   ; Store to Memory
ROM:40016C48 008 A0 82			     STRH	     R0, [R4,#0x14]			   ; Store to Memory
ROM:40016C4A 008 A1 61			     STR	     R1, [R4,#0x18]			   ; Store to Memory
ROM:40016C4C 008 20 60			     STR	     R0, [R4]				   ; Store to Memory
ROM:40016C4C
ROM:40016C4E
ROM:40016C4E		     loc_40016C4E							   ; CODE XREF:	DoC_start+6j
ROM:40016C4E 008 04 20			     MOVS	     R0, #4				   ; Rd	= Op2
ROM:40016C50 008 A0 81			     STRH	     R0, [R4,#0xC]			   ; Store to Memory
ROM:40016C52 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016C54 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40016C54
ROM:40016C54		     ; End of function DoC_start
ROM:40016C54
ROM:40016C54		     ; ---------------------------------------------------------------------------
ROM:40016C56 00	00			     DCW 0
ROM:40016C58		     ; int bits_mode
ROM:40016C58 90	46 01 00     bits_mode	     DCD unk_14690					   ; DATA XREF:	DoC_start+Er
ROM:40016C5C
ROM:40016C5C		     ; =============== S U B R O U T I N E =======================================
ROM:40016C5C
ROM:40016C5C
ROM:40016C5C		     DoC_data_read							   ; DATA XREF:	ROM:4001AEB0o
ROM:40016C5C 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40016C5E 008 D1 E9 01 03		     LDRD.W	     R0, R3, [R1,#4]			   ; Load pair of registers
ROM:40016C62 008 0A 68			     LDR	     R2, [R1]				   ; Load from Memory
ROM:40016C64 008 00 04			     LSLS	     R0, R0, #0x10			   ; Logical Shift Left
ROM:40016C66 008 52 1C			     ADDS	     R2, R2, #1				   ; Rd	= Op1 +	Op2
ROM:40016C68 008 00 0C			     LSRS	     R0, R0, #0x10			   ; Logical Shift Right
ROM:40016C6A 008 06 D0			     BEQ	     return_0				   ; Branch
ROM:40016C6A
ROM:40016C6C 008 19 46			     MOV	     R1, R3				   ; Rd	= Op2
ROM:40016C6E 008 FE F7 9D FB		     BL		     DoC_something			   ; Branch with Link
ROM:40016C6E 008
ROM:40016C72 008 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40016C74 008 01 D0			     BEQ	     return_0				   ; Branch
ROM:40016C74
ROM:40016C76 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016C78 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40016C78
ROM:40016C7A		     ; ---------------------------------------------------------------------------
ROM:40016C7A
ROM:40016C7A		     return_0								   ; CODE XREF:	DoC_data_read+Ej
ROM:40016C7A											   ; DoC_data_read+18j
ROM:40016C7A 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016C7C 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40016C7C
ROM:40016C7C		     ; End of function DoC_data_read
ROM:40016C7C
ROM:40016C7C		     ; ---------------------------------------------------------------------------
ROM:40016C7E 00	20 70 47     dword_40016C7E  DCD 0x47702000
ROM:40016C82 00	00			     DCW 0
ROM:40016C84		     ; ---------------------------------------------------------------------------
ROM:40016C84
ROM:40016C84		     mmc_start								   ; DATA XREF:	ROM:4001AEA0o
ROM:40016C84											   ; ROM:4001AEA4o
ROM:40016C84 2D	E9 F0 43		     PUSH.W	     {R4-R9,LR}				   ; Push registers
ROM:40016C88 05	46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:40016C8A 84	69			     LDR	     R4, [R0,#0x18]			   ; Load from Memory
ROM:40016C8C 01	27			     MOVS	     R7, #1				   ; Rd	= Op2
ROM:40016C8E 00	68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:40016C90 89	B0			     SUB	     SP, SP, #0x24			   ; Rd	= Op1 -	Op2
ROM:40016C92 00	28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016C94 7E	D1			     BNE	     loc_40016D94			   ; Branch
ROM:40016C94
ROM:40016C96 80	46			     MOV	     R8, R0				   ; Rd	= Op2
ROM:40016C98 C5	F8 08 80		     STR.W	     R8, [R5,#8]			   ; Store to Memory
ROM:40016C9C 08	20			     MOVS	     R0, #8				   ; Rd	= Op2
ROM:40016C9E 6F	71			     STRB	     R7, [R5,#5]			   ; Store to Memory
ROM:40016CA0 02	26			     MOVS	     R6, #2				   ; Rd	= Op2
ROM:40016CA2 AF	81			     STRH	     R7, [R5,#0xC]			   ; Store to Memory
ROM:40016CA4 B1	46			     MOV	     R9, R6				   ; Rd	= Op2
ROM:40016CA6 C5	F8 10 80		     STR.W	     R8, [R5,#0x10]			   ; Store to Memory
ROM:40016CAA A8	82			     STRH	     R0, [R5,#0x14]			   ; Store to Memory
ROM:40016CAC 28	79			     LDRB	     R0, [R5,#4]			   ; Load from Memory
ROM:40016CAE 05	28			     CMP	     R0, #5				   ; Set cond. codes on	Op1 - Op2
ROM:40016CB0 0D	D0			     BEQ	     loc_40016CCE			   ; Branch
ROM:40016CB0
ROM:40016CB2 06	28			     CMP	     R0, #6				   ; Set cond. codes on	Op1 - Op2
ROM:40016CB2
ROM:40016CB4
ROM:40016CB4		     loc_40016CB4							   ; CODE XREF:	ROM:40016CE2j
ROM:40016CB4 6F	D1			     BNE	     loc_40016D96			   ; Branch
ROM:40016CB4
ROM:40016CB6 27	60			     STR	     R7, [R4]				   ; Store to Memory
ROM:40016CB8 00	20			     MOVS	     R0, #0				   ; arg_1
ROM:40016CBA FF	F7 11 FD		     BL		     sub_400166E0			   ; Branch with Link
ROM:40016CBA
ROM:40016CBE E9	69			     LDR	     R1, [R5,#0x1C]			   ; Load from Memory
ROM:40016CC0 01	20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016CC2 01	F0 CD FA		     BL		     sub_40018260			   ; Branch with Link
ROM:40016CC2
ROM:40016CC6 00	20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016CC8 FF	F7 C6 FC		     BL		     sub_40016658			   ; Branch with Link
ROM:40016CC8
ROM:40016CCC 05	E0			     B		     loc_40016CDA			   ; Branch
ROM:40016CCC
ROM:40016CCE		     ; ---------------------------------------------------------------------------
ROM:40016CCE
ROM:40016CCE		     loc_40016CCE							   ; CODE XREF:	ROM:40016CB0j
ROM:40016CCE C4	F8 00 90		     STR.W	     R9, [R4]				   ; Store to Memory
ROM:40016CD2 03	20			     MOVS	     R0, #3				   ; Rd	= Op2
ROM:40016CD4 E9	69			     LDR	     R1, [R5,#0x1C]			   ; Load from Memory
ROM:40016CD4
ROM:40016CD4		     ; ---------------------------------------------------------------------------
ROM:40016CD6 01				     DCB    1
ROM:40016CD7 F0				     DCB 0xF0 ;	
ROM:40016CD8 C3	FA			     DCB 0xC3, 0xFA
ROM:40016CDA		     ; ---------------------------------------------------------------------------
ROM:40016CDA
ROM:40016CDA		     loc_40016CDA							   ; CODE XREF:	ROM:40016CCCj
ROM:40016CDA 20	68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:40016CDC 00	F0 BA F8		     BL		     mmc_something_1			   ; Branch with Link
ROM:40016CDC
ROM:40016CE0 00	28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016CE2 E7	D1			     BNE	     loc_40016CB4			   ; Branch
ROM:40016CE2
ROM:40016CE4
ROM:40016CE4		     loc_40016CE4							   ; CODE XREF:	ROM:40016CF0j
ROM:40016CE4 20	46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40016CE6 02	F0 D3 FC		     BL		     mmc_something_2_2			   ; Branch with Link
ROM:40016CE6
ROM:40016CEA 76	1E			     SUBS	     R6, R6, #1				   ; Rd	= Op1 -	Op2
ROM:40016CEC 02	D0			     BEQ	     loc_40016CF4			   ; Branch
ROM:40016CEC
ROM:40016CEE 00	28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016CF0 F8	D1			     BNE	     loc_40016CE4			   ; Branch
ROM:40016CF0
ROM:40016CF2 01	E0			     B		     loc_40016CF8			   ; Branch
ROM:40016CF2
ROM:40016CF4		     ; ---------------------------------------------------------------------------
ROM:40016CF4
ROM:40016CF4		     loc_40016CF4							   ; CODE XREF:	ROM:40016CECj
ROM:40016CF4 00	28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016CF6 78	D1			     BNE	     loc_40016DEA			   ; Branch
ROM:40016CF6
ROM:40016CF8
ROM:40016CF8		     loc_40016CF8							   ; CODE XREF:	ROM:40016CF2j
ROM:40016CF8 A0	69			     LDR	     R0, [R4,#0x18]			   ; Load from Memory
ROM:40016CFA 3D	49			     LDR	     R1, =0x9090000			   ; Load from Memory
ROM:40016CFC 05	AB			     ADD	     R3, SP, #0x14			   ; Rd	= Op1 +	Op2
ROM:40016CFE 02	04			     LSLS	     R2, R0, #0x10			   ; Logical Shift Left
ROM:40016D00 20	68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:40016D02 00	F0 41 F9		     BL		     mmc_do_something			   ; Branch with Link
ROM:40016D02
ROM:40016D06 00	28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016D08 6F	D1			     BNE	     loc_40016DEA			   ; Branch
ROM:40016D08
ROM:40016D0A 08	98			     LDR	     R0, [SP,#0x20]			   ; Load from Memory
ROM:40016D0C 04	90			     STR	     R0, [SP,#0x10]			   ; Store to Memory
ROM:40016D0E 07	98			     LDR	     R0, [SP,#0x1C]			   ; Load from Memory
ROM:40016D10 03	90			     STR	     R0, [SP,#0xC]			   ; Store to Memory
ROM:40016D12 06	98			     LDR	     R0, [SP,#0x18]			   ; Load from Memory
ROM:40016D14 02	90			     STR	     R0, [SP,#8]			   ; Store to Memory
ROM:40016D16 05	98			     LDR	     R0, [SP,#0x14]			   ; Load from Memory
ROM:40016D18 01	90			     STR	     R0, [SP,#4]			   ; Store to Memory
ROM:40016D1A 60	68			     LDR	     R0, [R4,#4]			   ; Load from Memory
ROM:40016D1C 18	B9			     CBNZ	     R0, loc_40016D26			   ; Compare and Branch	on Non-Zero
ROM:40016D1C
ROM:40016D1E 04	98			     LDR	     R0, [SP,#0x10]			   ; Load from Memory
ROM:40016D20 C0	F3 83 60		     UBFX.W	     R0, R0, #0x1A, #4			   ; Unsigned Bit Field	Extract
ROM:40016D24 A0	60			     STR	     R0, [R4,#8]			   ; Store to Memory
ROM:40016D24
ROM:40016D26
ROM:40016D26		     loc_40016D26							   ; CODE XREF:	ROM:40016D1Cj
ROM:40016D26 05	AB			     ADD	     R3, SP, #0x14			   ; Rd	= Op1 +	Op2
ROM:40016D28 04	98			     LDR	     R0, [SP,#0x10]			   ; Load from Memory
ROM:40016D2A 32	4A			     LDR	     R2, =0x4040000			   ; Load from Memory
ROM:40016D2C C6	B2			     UXTB	     R6, R0				   ; Unsigned extend byte to word
ROM:40016D2E 20	68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:40016D30 11	02			     LSLS	     R1, R2, #8				   ; Logical Shift Left
ROM:40016D32 00	F0 29 F9		     BL		     mmc_do_something			   ; Branch with Link
ROM:40016D32
ROM:40016D36 00	28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016D38 57	D1			     BNE	     loc_40016DEA			   ; Branch
ROM:40016D38
ROM:40016D3A 06	F0 07 00		     AND.W	     R0, R6, #7				   ; Rd	= Op1 &	Op2
ROM:40016D3E 03	28			     CMP	     R0, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40016D40 06	F0 78 01		     AND.W	     R1, R6, #0x78			   ; Rd	= Op1 &	Op2
ROM:40016D44 51	D8			     BHI	     loc_40016DEA			   ; Branch
ROM:40016D44
ROM:40016D46 A1	F1 08 02		     SUB.W	     R2, R1, #8				   ; Rd	= Op1 -	Op2
ROM:40016D4A 71	2A			     CMP	     R2, #0x71 ; 'q'			   ; Set cond. codes on	Op1 - Op2
ROM:40016D4C 4D	D2			     BCS	     loc_40016DEA			   ; Branch
ROM:40016D4C
ROM:40016D4E C9	08			     LSRS	     R1, R1, #3				   ; Logical Shift Right
ROM:40016D50 29	4A			     LDR	     R2, =unk_1B108			   ; Load from Memory
ROM:40016D52 02	EB C1 01		     ADD.W	     R1, R2, R1,LSL#3			   ; Rd	= Op1 +	Op2
ROM:40016D56 01	EB 40 00		     ADD.W	     R0, R1, R0,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40016D5A 02	21			     MOVS	     R1, #2				   ; Rd	= Op2
ROM:40016D5C 30	F8 08 0C		     LDRH.W	     R0, [R0,#-8]			   ; Load from Memory
ROM:40016D60 40	04			     LSLS	     R0, R0, #0x11			   ; Logical Shift Left
ROM:40016D62 02	0C			     LSRS	     R2, R0, #0x10			   ; Logical Shift Right
ROM:40016D64 20	68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:40016D66 00	F0 7B F9		     BL		     mmc_some_10			   ; Branch with Link
ROM:40016D66
ROM:40016D6A 00	28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016D6C 3D	D1			     BNE	     loc_40016DEA			   ; Branch
ROM:40016D6C
ROM:40016D6E A0	69			     LDR	     R0, [R4,#0x18]			   ; Load from Memory
ROM:40016D70 22	49			     LDR	     R1, =0x71B0000			   ; Load from Memory
ROM:40016D72 05	AB			     ADD	     R3, SP, #0x14			   ; Rd	= Op1 +	Op2
ROM:40016D74 02	04			     LSLS	     R2, R0, #0x10			   ; Logical Shift Left
ROM:40016D76 20	68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:40016D78 00	F0 06 F9		     BL		     mmc_do_something			   ; Branch with Link
ROM:40016D78
ROM:40016D7C 58	B9			     CBNZ	     R0, loc_40016D96			   ; Compare and Branch	on Non-Zero
ROM:40016D7C
ROM:40016D7E 20	49			     LDR	     R1, =0x101A0000			   ; Load from Memory
ROM:40016D80 4F	F4 00 72		     MOV.W	     R2, #0x200				   ; Rd	= Op2
ROM:40016D84 20	68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:40016D86 05	AB			     ADD	     R3, SP, #0x14			   ; Rd	= Op1 +	Op2
ROM:40016D88 00	F0 FE F8		     BL		     mmc_do_something			   ; Branch with Link
ROM:40016D88
ROM:40016D8C 18	B9			     CBNZ	     R0, loc_40016D96			   ; Compare and Branch	on Non-Zero
ROM:40016D8C
ROM:40016D8E 01	A9			     ADD	     R1, SP, #4				   ; Rd	= Op1 +	Op2
ROM:40016D90 20	46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40016D92 01	E0			     B		     loc_40016D98			   ; Branch
ROM:40016D92
ROM:40016D94		     ; ---------------------------------------------------------------------------
ROM:40016D94
ROM:40016D94		     loc_40016D94							   ; CODE XREF:	ROM:40016C94j
ROM:40016D94 1F	E0			     B		     loc_40016DD6			   ; Branch
ROM:40016D94
ROM:40016D96		     ; ---------------------------------------------------------------------------
ROM:40016D96
ROM:40016D96		     loc_40016D96							   ; CODE XREF:	ROM:loc_40016CB4j
ROM:40016D96											   ; ROM:40016D7Cj ...
ROM:40016D96 28	E0			     B		     loc_40016DEA			   ; Branch
ROM:40016D96
ROM:40016D98		     ; ---------------------------------------------------------------------------
ROM:40016D98
ROM:40016D98		     loc_40016D98							   ; CODE XREF:	ROM:40016D92j
ROM:40016D98 02	F0 36 FC		     BL		     mmc_something_2_1			   ; Branch with Link
ROM:40016D98
ROM:40016D9C 28	BB			     CBNZ	     R0, loc_40016DEA			   ; Compare and Branch	on Non-Zero
ROM:40016D9C
ROM:40016D9E 01	A9			     ADD	     R1, SP, #4				   ; Rd	= Op1 +	Op2
ROM:40016DA0 20	46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40016DA2 02	F0 E3 FB		     BL		     mmc_something_2_0			   ; Branch with Link
ROM:40016DA2
ROM:40016DA6 00	BB			     CBNZ	     R0, loc_40016DEA			   ; Compare and Branch	on Non-Zero
ROM:40016DA6
ROM:40016DA8 28	46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:40016DAA 02	F0 B9 FB		     BL		     sub_40019520			   ; Branch with Link
ROM:40016DAA
ROM:40016DAE 20	B9			     CBNZ	     R0, loc_40016DBA			   ; Compare and Branch	on Non-Zero
ROM:40016DAE
ROM:40016DB0 85	F8 05 90		     STRB.W	     R9, [R5,#5]			   ; Store to Memory
ROM:40016DB4 AF	81			     STRH	     R7, [R5,#0xC]			   ; Store to Memory
ROM:40016DB6 E7	61			     STR	     R7, [R4,#0x1C]			   ; Store to Memory
ROM:40016DB8 0B	E0			     B		     loc_40016DD2			   ; Branch
ROM:40016DB8
ROM:40016DBA		     ; ---------------------------------------------------------------------------
ROM:40016DBA
ROM:40016DBA		     loc_40016DBA							   ; CODE XREF:	ROM:40016DAEj
ROM:40016DBA 00	23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:40016DBC C4	F8 1C 80		     STR.W	     R8, [R4,#0x1C]			   ; Store to Memory
ROM:40016DC0 13	49			     LDR	     R1, =0x19801			   ; Load from Memory
ROM:40016DC2 10	A2			     ADR	     R2, dword_40016E04			   ; Load address
ROM:40016DC4 00	93			     STR	     R3, [SP]				   ; Store to Memory
ROM:40016DC6 04	F1 20 03		     ADD.W	     R3, R4, #0x20			   ; Rd	= Op1 +	Op2
ROM:40016DCA 28	46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:40016DCC FF	F7 D3 FA		     BL		     sub_40016376			   ; Branch with Link
ROM:40016DCC
ROM:40016DD0 58	B9			     CBNZ	     R0, loc_40016DEA			   ; Compare and Branch	on Non-Zero
ROM:40016DD0
ROM:40016DD2
ROM:40016DD2		     loc_40016DD2							   ; CODE XREF:	ROM:40016DB8j
ROM:40016DD2 2F	60			     STR	     R7, [R5]				   ; Store to Memory
ROM:40016DD4 05	E0			     B		     loc_40016DE2			   ; Branch
ROM:40016DD4
ROM:40016DD6		     ; ---------------------------------------------------------------------------
ROM:40016DD6
ROM:40016DD6		     loc_40016DD6							   ; CODE XREF:	ROM:loc_40016D94j
ROM:40016DD6 E0	69			     LDR	     R0, [R4,#0x1C]			   ; Load from Memory
ROM:40016DD8 38	B1			     CBZ	     R0, loc_40016DEA			   ; Compare and Branch	on Zero
ROM:40016DD8
ROM:40016DDA AF	81			     STRH	     R7, [R5,#0xC]			   ; Store to Memory
ROM:40016DDC E0	69			     LDR	     R0, [R4,#0x1C]			   ; Load from Memory
ROM:40016DDE 40	1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40016DE0 E0	61			     STR	     R0, [R4,#0x1C]			   ; Store to Memory
ROM:40016DE0
ROM:40016DE2
ROM:40016DE2		     loc_40016DE2							   ; CODE XREF:	ROM:40016DD4j
ROM:40016DE2 00	20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016DE2
ROM:40016DE4
ROM:40016DE4		     loc_40016DE4							   ; CODE XREF:	ROM:40016DECj
ROM:40016DE4 09	B0			     ADD	     SP, SP, #0x24			   ; Rd	= Op1 +	Op2
ROM:40016DE6 BD	E8 F0 83		     POP.W	     {R4-R9,PC}				   ; Pop registers
ROM:40016DE6
ROM:40016DEA		     ; ---------------------------------------------------------------------------
ROM:40016DEA
ROM:40016DEA		     loc_40016DEA							   ; CODE XREF:	ROM:40016CF6j
ROM:40016DEA											   ; ROM:40016D08j ...
ROM:40016DEA 01	20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016DEC FA	E7			     B		     loc_40016DE4			   ; Branch
ROM:40016DEC
ROM:40016DEC		     ; ---------------------------------------------------------------------------
ROM:40016DEE 00	00			     DCB 0, 0
ROM:40016DF0 00	00 09 09     dword_40016DF0  DCD 0x9090000					   ; DATA XREF:	ROM:40016CFAr
ROM:40016DF4 00	00 04 04     dword_40016DF4  DCD 0x4040000					   ; DATA XREF:	ROM:40016D2Ar
ROM:40016DF8 08	B1 01 00     off_40016DF8    DCD unk_1B108					   ; DATA XREF:	ROM:40016D50r
ROM:40016DFC 00	00 1B 07     dword_40016DFC  DCD 0x71B0000					   ; DATA XREF:	ROM:40016D70r
ROM:40016E00 00	00 1A 10     dword_40016E00  DCD 0x101A0000					   ; DATA XREF:	ROM:40016D7Er
ROM:40016E04 4D	4C 4F 20+    dword_40016E04  DCD 0x204F4C4D, 0x20202020, 0x202020		   ; DATA XREF:	ROM:40016DC2o
ROM:40016E10 01	98 01 00     dword_40016E10  DCD 0x19801					   ; DATA XREF:	ROM:40016DC0r
ROM:40016E14
ROM:40016E14		     ; =============== S U B R O U T I N E =======================================
ROM:40016E14
ROM:40016E14
ROM:40016E14		     ; int __cdecl mms_some_8(__int32 offset)
ROM:40016E14		     mms_some_8								   ; CODE XREF:	mmc_something_2_0+22p
ROM:40016E14 000 06 49			     LDR	     R1, =(mmc_sd_sdio_bases - 0x40000000) ; Load from Memory
ROM:40016E16 000 01 EB 80 00		     ADD.W	     R0, R1, R0,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40016E1A 000 50 F8 04 0C		     LDR.W	     R0, [R0,#-4]			   ; Load from Memory
ROM:40016E1E 000 D0 F8 34 11		     LDR.W	     R1, [R0,#0x134]			   ; Load from Memory
ROM:40016E22 000 21 F4 00 11		     BIC.W	     R1, R1, #0x200000			   ; Rd	= Op1 &	~Op2
ROM:40016E26 000 C0 F8 34 11		     STR.W	     R1, [R0,#0x134]			   ; Store to Memory
ROM:40016E2A 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016E2C 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40016E2C
ROM:40016E2C		     ; End of function mms_some_8
ROM:40016E2C
ROM:40016E2C		     ; ---------------------------------------------------------------------------
ROM:40016E2E 00	00			     DCW 0
ROM:40016E30 00	B1 01 00     off_40016E30    DCD mmc_sd_sdio_bases - 0x40000000			   ; DATA XREF:	mms_some_8r
ROM:40016E34
ROM:40016E34		     ; =============== S U B R O U T I N E =======================================
ROM:40016E34
ROM:40016E34
ROM:40016E34		     ; int __cdecl mmc_something_0(__int32 offset)
ROM:40016E34		     mmc_something_0							   ; CODE XREF:	mmc_something_2_0+40p
ROM:40016E34 000 06 49			     LDR	     R1, =(mmc_sd_sdio_bases - 0x40000000) ; Load from Memory
ROM:40016E36 000 01 EB 80 00		     ADD.W	     R0, R1, R0,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40016E3A 000 50 F8 04 0C		     LDR.W	     R0, [R0,#-4]			   ; Load from Memory
ROM:40016E3E 000 D0 F8 34 11		     LDR.W	     R1, [R0,#0x134]			   ; Load from Memory
ROM:40016E42 000 41 F4 00 11		     ORR.W	     R1, R1, #0x200000			   ; Rd	= Op1 |	Op2
ROM:40016E46 000 C0 F8 34 11		     STR.W	     R1, [R0,#0x134]			   ; Store to Memory
ROM:40016E4A 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016E4C 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40016E4C
ROM:40016E4C		     ; End of function mmc_something_0
ROM:40016E4C
ROM:40016E4C		     ; ---------------------------------------------------------------------------
ROM:40016E4E 00	00			     DCW 0
ROM:40016E50 00	B1 01 00     off_40016E50    DCD mmc_sd_sdio_bases - 0x40000000			   ; DATA XREF:	mmc_something_0r
ROM:40016E54
ROM:40016E54		     ; =============== S U B R O U T I N E =======================================
ROM:40016E54
ROM:40016E54
ROM:40016E54		     ; int __cdecl mmc_something_1(__int32 offset)
ROM:40016E54		     mmc_something_1							   ; CODE XREF:	ROM:40016CDCp
ROM:40016E54 000 33 49			     LDR	     R1, =(mmc_sd_sdio_bases - 0x40000000) ; Load from Memory
ROM:40016E56 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:40016E58 00C 01 EB 80 04		     ADD.W	     R4, R1, R0,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40016E5C 00C 54 F8 04 1C		     LDR.W	     R1, [R4,#-4]			   ; Load from Memory
ROM:40016E60 00C 0A 69			     LDR	     R2, [R1,#0x10]			   ; Load from Memory
ROM:40016E62 00C 42 F0 02 02		     ORR.W	     R2, R2, #2				   ; Rd	= Op1 |	Op2
ROM:40016E66 00C 0A 61			     STR	     R2, [R1,#0x10]			   ; Store to Memory
ROM:40016E68 00C 54 F8 04 1C		     LDR.W	     R1, [R4,#-4]			   ; Load from Memory
ROM:40016E68 00C
ROM:40016E6C
ROM:40016E6C		     loc_40016E6C							   ; CODE XREF:	mmc_something_1+1Cj
ROM:40016E6C 00C 4A 69			     LDR	     R2, [R1,#0x14]			   ; Load from Memory
ROM:40016E6E 00C D2 07			     LSLS	     R2, R2, #0x1F			   ; Logical Shift Left
ROM:40016E70 00C FC D0			     BEQ	     loc_40016E6C			   ; Branch
ROM:40016E70
ROM:40016E72 00C D1 F8 2C 21		     LDR.W	     R2, [R1,#0x12C]			   ; Load from Memory
ROM:40016E76 00C 42 F0 80 72		     ORR.W	     R2, R2, #0x1000000			   ; Rd	= Op1 |	Op2
ROM:40016E7A 00C C1 F8 2C 21		     STR.W	     R2, [R1,#0x12C]			   ; Store to Memory
ROM:40016E7E 00C 54 F8 04 1C		     LDR.W	     R1, [R4,#-4]			   ; Load from Memory
ROM:40016E7E 00C
ROM:40016E82
ROM:40016E82		     loc_40016E82							   ; CODE XREF:	mmc_something_1+34j
ROM:40016E82 00C D1 F8 2C 21		     LDR.W	     R2, [R1,#0x12C]			   ; Load from Memory
ROM:40016E86 00C D2 01			     LSLS	     R2, R2, #7				   ; Logical Shift Left
ROM:40016E88 00C FB D4			     BMI	     loc_40016E82			   ; Branch
ROM:40016E88
ROM:40016E8A 00C D1 F8 FC 21		     LDR.W	     R2, [R1,#0x1FC]			   ; Load from Memory
ROM:40016E8E 00C 4F F4 40 62		     MOV.W	     R2, #0xC00				   ; Rd	= Op2
ROM:40016E92 00C C1 F8 28 21		     STR.W	     R2, [R1,#0x128]			   ; Store to Memory
ROM:40016E96 00C 54 F8 04 1C		     LDR.W	     R1, [R4,#-4]			   ; Load from Memory
ROM:40016E9A 00C D1 F8 40 21		     LDR.W	     R2, [R1,#0x140]			   ; Load from Memory
ROM:40016E9E 00C 42 F0 00 72		     ORR.W	     R2, R2, #0x2000000			   ; Rd	= Op1 |	Op2
ROM:40016EA2 00C C1 F8 40 21		     STR.W	     R2, [R1,#0x140]			   ; Store to Memory
ROM:40016EA6 00C 00 25			     MOVS	     R5, #0				   ; Rd	= Op2
ROM:40016EA8 00C 54 F8 04 1C		     LDR.W	     R1, [R4,#-4]			   ; Load from Memory
ROM:40016EAC 00C CD 62			     STR	     R5, [R1,#0x2C]			   ; Store to Memory
ROM:40016EAE 00C 2A 46			     MOV	     R2, R5				   ; Rd	= Op2
ROM:40016EB0 00C 29 46			     MOV	     R1, R5				   ; Rd	= Op2
ROM:40016EB2 00C 00 F0 D5 F8		     BL		     mmc_some_10			   ; Branch with Link
ROM:40016EB2 00C
ROM:40016EB6 00C 08 B1			     CBZ	     R0, loc_40016EBC			   ; Compare and Branch	on Zero
ROM:40016EB6
ROM:40016EB8 00C 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016EBA 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40016EBA
ROM:40016EBC		     ; ---------------------------------------------------------------------------
ROM:40016EBC
ROM:40016EBC		     loc_40016EBC							   ; CODE XREF:	mmc_something_1+62j
ROM:40016EBC 00C 54 F8 04 0D		     LDR.W	     R0, [R4,#-4]!			   ; Load from Memory
ROM:40016EC0 00C D0 F8 28 11		     LDR.W	     R1, [R0,#0x128]			   ; Load from Memory
ROM:40016EC4 00C 41 F4 80 71		     ORR.W	     R1, R1, #0x100			   ; Rd	= Op1 |	Op2
ROM:40016EC8 00C C0 F8 28 11		     STR.W	     R1, [R0,#0x128]			   ; Store to Memory
ROM:40016ECC 00C 21 68			     LDR	     R1, [R4]				   ; Load from Memory
ROM:40016ECE 00C 16 48			     LDR	     R0, =0x307F0033			   ; Load from Memory
ROM:40016ED0 00C C1 F8 34 01		     STR.W	     R0, [R1,#0x134]			   ; Store to Memory
ROM:40016ED4 00C 02 20			     MOVS	     R0, #2				   ; Rd	= Op2
ROM:40016ED6 00C 21 68			     LDR	     R1, [R4]				   ; Load from Memory
ROM:40016ED8 00C C8 62			     STR	     R0, [R1,#0x2C]			   ; Store to Memory
ROM:40016EDA 00C 01 CC			     LDMIA	     R4!, {R0}				   ; Load Block	from Memory
ROM:40016EDC 00C C0 F8 0C 51		     STR.W	     R5, [R0,#0x10C]			   ; Store to Memory
ROM:40016EE0 00C 54 F8 04 0C		     LDR.W	     R0, [R4,#-4]			   ; Load from Memory
ROM:40016EE0 00C
ROM:40016EE4
ROM:40016EE4		     loc_40016EE4							   ; CODE XREF:	mmc_something_1+96j
ROM:40016EE4 00C D0 F8 30 11		     LDR.W	     R1, [R0,#0x130]			   ; Load from Memory
ROM:40016EE8 00C C9 07			     LSLS	     R1, R1, #0x1F			   ; Logical Shift Left
ROM:40016EEA 00C FB D0			     BEQ	     loc_40016EE4			   ; Branch
ROM:40016EEA
ROM:40016EEC 00C 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:40016EEE 00C C0 F8 30 11		     STR.W	     R1, [R0,#0x130]			   ; Store to Memory
ROM:40016EF2 00C 54 F8 04 0C		     LDR.W	     R0, [R4,#-4]			   ; Load from Memory
ROM:40016EF6 00C C0 F8 0C 51		     STR.W	     R5, [R0,#0x10C]			   ; Store to Memory
ROM:40016EFA 00C 54 F8 04 0C		     LDR.W	     R0, [R4,#-4]			   ; Load from Memory
ROM:40016EFA 00C
ROM:40016EFE
ROM:40016EFE		     loc_40016EFE							   ; CODE XREF:	mmc_something_1+B0j
ROM:40016EFE 00C D0 F8 30 11		     LDR.W	     R1, [R0,#0x130]			   ; Load from Memory
ROM:40016F02 00C C9 07			     LSLS	     R1, R1, #0x1F			   ; Logical Shift Left
ROM:40016F04 00C FB D0			     BEQ	     loc_40016EFE			   ; Branch
ROM:40016F04
ROM:40016F06 00C D0 F8 30 11		     LDR.W	     R1, [R0,#0x130]			   ; Load from Memory
ROM:40016F0A 00C 41 F0 01 01		     ORR.W	     R1, R1, #1				   ; Rd	= Op1 |	Op2
ROM:40016F0E 00C C0 F8 30 11		     STR.W	     R1, [R0,#0x130]			   ; Store to Memory
ROM:40016F12 00C 54 F8 04 0C		     LDR.W	     R0, [R4,#-4]			   ; Load from Memory
ROM:40016F16 00C C1 6A			     LDR	     R1, [R0,#0x2C]			   ; Load from Memory
ROM:40016F18 00C 21 F0 02 01		     BIC.W	     R1, R1, #2				   ; Rd	= Op1 &	~Op2
ROM:40016F1C 00C C1 62			     STR	     R1, [R0,#0x2C]			   ; Store to Memory
ROM:40016F1E 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016F20 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40016F20
ROM:40016F20		     ; End of function mmc_something_1
ROM:40016F20
ROM:40016F20		     ; ---------------------------------------------------------------------------
ROM:40016F22 00	00			     DCW 0
ROM:40016F24 00	B1 01 00     off_40016F24    DCD mmc_sd_sdio_bases - 0x40000000			   ; DATA XREF:	mmc_something_1r
ROM:40016F28 33	00 7F 30     dword_40016F28  DCD 0x307F0033					   ; DATA XREF:	mmc_something_1+7Ar
ROM:40016F2C
ROM:40016F2C		     ; =============== S U B R O U T I N E =======================================
ROM:40016F2C
ROM:40016F2C
ROM:40016F2C		     ; int __cdecl mmc_do_something_0(__int32 offset)
ROM:40016F2C		     mmc_do_something_0							   ; CODE XREF:	mmc_something_2_0+38p
ROM:40016F2C											   ; mmc_something_2_1+34p ...
ROM:40016F2C 000 15 4A			     LDR	     R2, =(mmc_sd_sdio_bases - 0x40000000) ; Load from Memory
ROM:40016F2E 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40016F30 008 02 EB 80 03		     ADD.W	     R3, R2, R0,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40016F30 008
ROM:40016F34
ROM:40016F34		     loc_40016F34							   ; CODE XREF:	mmc_do_something_0+12j
ROM:40016F34											   ; mmc_do_something_0+48j
ROM:40016F34 008 53 F8 04 2C		     LDR.W	     R2, [R3,#-4]			   ; Load from Memory
ROM:40016F38 008 D2 F8 30 01		     LDR.W	     R0, [R2,#0x130]			   ; Load from Memory
ROM:40016F3C 008 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016F3E 008 F9 D0			     BEQ	     loc_40016F34			   ; Branch
ROM:40016F3E
ROM:40016F40 008 04 04			     LSLS	     R4, R0, #0x10			   ; Logical Shift Left
ROM:40016F42 008 01 D5			     BPL	     loc_40016F48			   ; Branch
ROM:40016F42
ROM:40016F44 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016F46 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40016F46
ROM:40016F48		     ; ---------------------------------------------------------------------------
ROM:40016F48
ROM:40016F48		     loc_40016F48							   ; CODE XREF:	mmc_do_something_0+16j
ROM:40016F48 008 84 06			     LSLS	     R4, R0, #0x1A			   ; Logical Shift Left
ROM:40016F4A 008 0B D5			     BPL	     loc_40016F64			   ; Branch
ROM:40016F4A
ROM:40016F4C 008 20 24			     MOVS	     R4, #0x20 ; ' '			   ; Rd	= Op2
ROM:40016F4E 008 C2 F8 30 41		     STR.W	     R4, [R2,#0x130]			   ; Store to Memory
ROM:40016F52 008 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:40016F52
ROM:40016F54
ROM:40016F54		     loc_40016F54							   ; CODE XREF:	mmc_do_something_0+36j
ROM:40016F54 008 53 F8 04 4C		     LDR.W	     R4, [R3,#-4]			   ; Load from Memory
ROM:40016F58 008 D4 F8 20 41		     LDR.W	     R4, [R4,#0x120]			   ; Load from Memory
ROM:40016F5C 008 52 1C			     ADDS	     R2, R2, #1				   ; Rd	= Op1 +	Op2
ROM:40016F5E 008 80 2A			     CMP	     R2, #0x80 ; 'Ä'			   ; Set cond. codes on	Op1 - Op2
ROM:40016F60 008 10 C1			     STMIA	     R1!, {R4}				   ; Store Block to Memory
ROM:40016F62 008 F7 D3			     BCC	     loc_40016F54			   ; Branch
ROM:40016F62
ROM:40016F64
ROM:40016F64		     loc_40016F64							   ; CODE XREF:	mmc_do_something_0+1Ej
ROM:40016F64 008 C2 06			     LSLS	     R2, R0, #0x1B			   ; Logical Shift Left
ROM:40016F66 008 04 D5			     BPL	     loc_40016F72			   ; Branch
ROM:40016F66
ROM:40016F68 008 53 F8 04 4C		     LDR.W	     R4, [R3,#-4]			   ; Load from Memory
ROM:40016F6C 008 10 22			     MOVS	     R2, #0x10				   ; Rd	= Op2
ROM:40016F6E 008 C4 F8 30 21		     STR.W	     R2, [R4,#0x130]			   ; Store to Memory
ROM:40016F6E 008
ROM:40016F72
ROM:40016F72		     loc_40016F72							   ; CODE XREF:	mmc_do_something_0+3Aj
ROM:40016F72 008 80 07			     LSLS	     R0, R0, #0x1E			   ; Logical Shift Left
ROM:40016F74 008 DE D5			     BPL	     loc_40016F34			   ; Branch
ROM:40016F74
ROM:40016F76 008 53 F8 04 1C		     LDR.W	     R1, [R3,#-4]			   ; Load from Memory
ROM:40016F7A 008 02 20			     MOVS	     R0, #2				   ; Rd	= Op2
ROM:40016F7C 008 C1 F8 30 01		     STR.W	     R0, [R1,#0x130]			   ; Store to Memory
ROM:40016F80 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40016F82 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40016F82
ROM:40016F82		     ; End of function mmc_do_something_0
ROM:40016F82
ROM:40016F82		     ; ---------------------------------------------------------------------------
ROM:40016F84 00	B1 01 00     off_40016F84    DCD mmc_sd_sdio_bases - 0x40000000			   ; DATA XREF:	mmc_do_something_0r
ROM:40016F88
ROM:40016F88		     ; =============== S U B R O U T I N E =======================================
ROM:40016F88
ROM:40016F88
ROM:40016F88		     ; int __cdecl mmc_do_something(__int32 offset)
ROM:40016F88		     mmc_do_something							   ; CODE XREF:	ROM:40016D02p
ROM:40016F88											   ; ROM:40016D32p ...
ROM:40016F88 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:40016F8A 00C 20 4C			     LDR	     R4, =(mmc_sd_sdio_bases - 0x40000000) ; Load from Memory
ROM:40016F8C 00C 04 EB 80 00		     ADD.W	     R0, R4, R0,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40016F90 00C 50 F8 04 4C		     LDR.W	     R4, [R0,#-4]			   ; Load from Memory
ROM:40016F90 00C
ROM:40016F94
ROM:40016F94		     loc_40016F94							   ; CODE XREF:	mmc_do_something+12j
ROM:40016F94 00C D4 F8 24 51		     LDR.W	     R5, [R4,#0x124]			   ; Load from Memory
ROM:40016F98 00C AD 07			     LSLS	     R5, R5, #0x1E			   ; Logical Shift Left
ROM:40016F9A 00C FB D4			     BMI	     loc_40016F94			   ; Branch
ROM:40016F9A
ROM:40016F9C 00C 4F F4 00 75		     MOV.W	     R5, #0x200				   ; Rd	= Op2
ROM:40016FA0 00C C4 F8 04 51		     STR.W	     R5, [R4,#0x104]			   ; Store to Memory
ROM:40016FA4 00C 4F F0 FF 34		     MOV.W	     R4, #0xFFFFFFFF			   ; Rd	= Op2
ROM:40016FA8 00C 50 F8 04 5D		     LDR.W	     R5, [R0,#-4]!			   ; Load from Memory
ROM:40016FAC 00C C5 F8 30 41		     STR.W	     R4, [R5,#0x130]			   ; Store to Memory
ROM:40016FB0 00C 04 68			     LDR	     R4, [R0]				   ; Load from Memory
ROM:40016FB2 00C C4 F8 08 21		     STR.W	     R2, [R4,#0x108]			   ; Store to Memory
ROM:40016FB6 00C 04 C8			     LDMIA	     R0!, {R2}				   ; Load Block	from Memory
ROM:40016FB8 00C C2 F8 0C 11		     STR.W	     R1, [R2,#0x10C]			   ; Store to Memory
ROM:40016FBC 00C 50 F8 04 4C		     LDR.W	     R4, [R0,#-4]			   ; Load from Memory
ROM:40016FBC 00C
ROM:40016FC0
ROM:40016FC0		     loc_40016FC0							   ; CODE XREF:	mmc_do_something+3Ej
ROM:40016FC0											   ; mmc_do_something+4Aj
ROM:40016FC0 00C D4 F8 30 21		     LDR.W	     R2, [R4,#0x130]			   ; Load from Memory
ROM:40016FC4 00C 00 2A			     CMP	     R2, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40016FC6 00C FB D0			     BEQ	     loc_40016FC0			   ; Branch
ROM:40016FC6
ROM:40016FC8 00C 15 04			     LSLS	     R5, R2, #0x10			   ; Logical Shift Left
ROM:40016FCA 00C 01 D5			     BPL	     loc_40016FD0			   ; Branch
ROM:40016FCA
ROM:40016FCC 00C 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40016FCE 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40016FCE
ROM:40016FD0		     ; ---------------------------------------------------------------------------
ROM:40016FD0
ROM:40016FD0		     loc_40016FD0							   ; CODE XREF:	mmc_do_something+42j
ROM:40016FD0 00C D2 07			     LSLS	     R2, R2, #0x1F			   ; Logical Shift Left
ROM:40016FD2 00C F5 D0			     BEQ	     loc_40016FC0			   ; Branch
ROM:40016FD2
ROM:40016FD4 00C 01 22			     MOVS	     R2, #1				   ; Rd	= Op2
ROM:40016FD6 00C C4 F8 30 21		     STR.W	     R2, [R4,#0x130]			   ; Store to Memory
ROM:40016FDA 00C 50 F8 04 2C		     LDR.W	     R2, [R0,#-4]			   ; Load from Memory
ROM:40016FDE 00C D2 F8 10 21		     LDR.W	     R2, [R2,#0x110]			   ; Load from Memory
ROM:40016FE2 00C C1 F3 01 41		     UBFX.W	     R1, R1, #0x10, #2			   ; Unsigned Bit Field	Extract
ROM:40016FE6 00C 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40016FE8 00C 1A 60			     STR	     R2, [R3]				   ; Store to Memory
ROM:40016FEA 00C 0C D1			     BNE	     return_0				   ; Branch
ROM:40016FEA
ROM:40016FEC 00C 50 F8 04 1D		     LDR.W	     R1, [R0,#-4]!			   ; Load from Memory
ROM:40016FF0 00C D1 F8 14 11		     LDR.W	     R1, [R1,#0x114]			   ; Load from Memory
ROM:40016FF4 00C 59 60			     STR	     R1, [R3,#4]			   ; Store to Memory
ROM:40016FF6 00C 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:40016FF8 00C D1 F8 18 11		     LDR.W	     R1, [R1,#0x118]			   ; Load from Memory
ROM:40016FFC 00C 99 60			     STR	     R1, [R3,#8]			   ; Store to Memory
ROM:40016FFE 00C 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:40017000 00C D0 F8 1C 01		     LDR.W	     R0, [R0,#0x11C]			   ; Load from Memory
ROM:40017004 00C D8 60			     STR	     R0, [R3,#0xC]			   ; Store to Memory
ROM:40017004
ROM:40017006
ROM:40017006		     return_0								   ; CODE XREF:	mmc_do_something+62j
ROM:40017006 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017008 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40017008
ROM:40017008		     ; End of function mmc_do_something
ROM:40017008
ROM:40017008		     ; ---------------------------------------------------------------------------
ROM:4001700A 00	00			     DCW 0
ROM:4001700C 00	B1 01 00     off_4001700C    DCD mmc_sd_sdio_bases - 0x40000000			   ; DATA XREF:	mmc_do_something+2r
ROM:40017010
ROM:40017010		     ; =============== S U B R O U T I N E =======================================
ROM:40017010
ROM:40017010
ROM:40017010		     mmc_something_2							   ; CODE XREF:	mmc_something_4+12p
ROM:40017010 000 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017012 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40017014 008 06 D0			     BEQ	     loc_40017024			   ; Branch
ROM:40017014
ROM:40017016 008 02 29			     CMP	     R1, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40017018 008 05 D0			     BEQ	     loc_40017026			   ; Branch
ROM:40017018
ROM:4001701A 008 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001701C 008 1C D1			     BNE	     return_1				   ; Branch
ROM:4001701C
ROM:4001701E 008 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40017020 008 20 22			     MOVS	     R2, #0x20 ; ' '			   ; Rd	= Op2
ROM:40017022 008 01 E0			     B		     loc_40017028			   ; Branch
ROM:40017022
ROM:40017024		     ; ---------------------------------------------------------------------------
ROM:40017024
ROM:40017024		     loc_40017024							   ; CODE XREF:	mmc_something_2+4j
ROM:40017024 008 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40017024
ROM:40017026
ROM:40017026		     loc_40017026							   ; CODE XREF:	mmc_something_2+8j
ROM:40017026 008 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:40017026
ROM:40017028
ROM:40017028		     loc_40017028							   ; CODE XREF:	mmc_something_2+12j
ROM:40017028 008 0C 4B			     LDR	     R3, =(mmc_sd_sdio_bases - 0x40000000) ; Load from Memory
ROM:4001702A 008 03 EB 80 00		     ADD.W	     R0, R3, R0,LSL#2			   ; Rd	= Op1 +	Op2
ROM:4001702E 008 50 F8 04 3D		     LDR.W	     R3, [R0,#-4]!			   ; Load from Memory
ROM:40017032 008 DC 6A			     LDR	     R4, [R3,#0x2C]			   ; Load from Memory
ROM:40017034 008 02 F0 20 02		     AND.W	     R2, R2, #0x20			   ; Rd	= Op1 &	Op2
ROM:40017038 008 24 F0 20 04		     BIC.W	     R4, R4, #0x20			   ; Rd	= Op1 &	~Op2
ROM:4001703C 008 14 43			     ORRS	     R4, R2				   ; Rd	= Op1 |	Op2
ROM:4001703E 008 DC 62			     STR	     R4, [R3,#0x2C]			   ; Store to Memory
ROM:40017040 008 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:40017042 008 D0 F8 28 21		     LDR.W	     R2, [R0,#0x128]			   ; Load from Memory
ROM:40017046 008 01 F0 02 01		     AND.W	     R1, R1, #2				   ; Rd	= Op1 &	Op2
ROM:4001704A 008 22 F0 02 02		     BIC.W	     R2, R2, #2				   ; Rd	= Op1 &	~Op2
ROM:4001704E 008 0A 43			     ORRS	     R2, R1				   ; Rd	= Op1 |	Op2
ROM:40017050 008 C0 F8 28 21		     STR.W	     R2, [R0,#0x128]			   ; Store to Memory
ROM:40017054 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017056 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40017056
ROM:40017058		     ; ---------------------------------------------------------------------------
ROM:40017058
ROM:40017058		     return_1								   ; CODE XREF:	mmc_something_2+Cj
ROM:40017058 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001705A 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:4001705A
ROM:4001705A		     ; End of function mmc_something_2
ROM:4001705A
ROM:4001705A		     ; ---------------------------------------------------------------------------
ROM:4001705C 00	B1 01 00     off_4001705C    DCD mmc_sd_sdio_bases - 0x40000000			   ; DATA XREF:	mmc_something_2:loc_40017028r
ROM:40017060
ROM:40017060		     ; =============== S U B R O U T I N E =======================================
ROM:40017060
ROM:40017060
ROM:40017060		     mmc_some_10							   ; CODE XREF:	ROM:40016D66p
ROM:40017060											   ; mmc_something_1+5Ep ...
ROM:40017060 000 1A 4B			     LDR	     R3, =(mmc_sd_sdio_bases - 0x40000000) ; Load from Memory
ROM:40017062 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:40017064 00C 03 EB 80 00		     ADD.W	     R0, R3, R0,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40017068 00C 50 F8 04 3C		     LDR.W	     R3, [R0,#-4]			   ; Load from Memory
ROM:4001706C 00C D3 F8 2C 41		     LDR.W	     R4, [R3,#0x12C]			   ; Load from Memory
ROM:40017070 00C 17 4D			     LDR	     R5, =0xFFF0FFFA			   ; Load from Memory
ROM:40017072 00C 2C 40			     ANDS	     R4, R5				   ; Rd	= Op1 &	Op2
ROM:40017074 00C 44 F4 60 24		     ORR.W	     R4, R4, #0xE0000			   ; Rd	= Op1 |	Op2
ROM:40017078 00C C3 F8 2C 41		     STR.W	     R4, [R3,#0x12C]			   ; Store to Memory
ROM:4001707C 00C 29 B1			     CBZ	     R1, loc_4001708A			   ; Compare and Branch	on Zero
ROM:4001707C
ROM:4001707E 00C 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017080 00C 06 D0			     BEQ	     loc_40017090			   ; Branch
ROM:40017080
ROM:40017082 00C 02 29			     CMP	     R1, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40017084 00C 05 D0			     BEQ	     loc_40017092			   ; Branch
ROM:40017084
ROM:40017086 00C 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017088 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40017088
ROM:4001708A		     ; ---------------------------------------------------------------------------
ROM:4001708A
ROM:4001708A		     loc_4001708A							   ; CODE XREF:	mmc_some_10+1Cj
ROM:4001708A 00C 4F F4 16 72		     MOV.W	     R2, #0x258				   ; Rd	= Op2
ROM:4001708E 00C 00 E0			     B		     loc_40017092			   ; Branch
ROM:4001708E
ROM:40017090		     ; ---------------------------------------------------------------------------
ROM:40017090
ROM:40017090		     loc_40017090							   ; CODE XREF:	mmc_some_10+20j
ROM:40017090 00C F0 22			     MOVS	     R2, #0xF0 ; ''			   ; Rd	= Op2
ROM:40017090
ROM:40017092
ROM:40017092		     loc_40017092							   ; CODE XREF:	mmc_some_10+24j
ROM:40017092											   ; mmc_some_10+2Ej
ROM:40017092 00C 50 F8 04 1C		     LDR.W	     R1, [R0,#-4]			   ; Load from Memory
ROM:40017096 00C D1 F8 2C 31		     LDR.W	     R3, [R1,#0x12C]			   ; Load from Memory
ROM:4001709A 00C 01 25			     MOVS	     R5, #1				   ; Rd	= Op2
ROM:4001709C 00C 4F F6 C1 74		     MOVW	     R4, #0xFFC1			   ; Rd	= Op2
ROM:400170A0 00C 05 EB 82 12		     ADD.W	     R2, R5, R2,LSL#6			   ; Rd	= Op1 +	Op2
ROM:400170A4 00C A3 43			     BICS	     R3, R4				   ; Rd	= Op1 &	~Op2
ROM:400170A6 00C 22 40			     ANDS	     R2, R4				   ; Rd	= Op1 &	Op2
ROM:400170A8 00C 13 43			     ORRS	     R3, R2				   ; Rd	= Op1 |	Op2
ROM:400170AA 00C C1 F8 2C 31		     STR.W	     R3, [R1,#0x12C]			   ; Store to Memory
ROM:400170AE 00C 50 F8 04 0C		     LDR.W	     R0, [R0,#-4]			   ; Load from Memory
ROM:400170AE 00C
ROM:400170B2
ROM:400170B2		     loc_400170B2							   ; CODE XREF:	mmc_some_10+58j
ROM:400170B2 00C D0 F8 2C 11		     LDR.W	     R1, [R0,#0x12C]			   ; Load from Memory
ROM:400170B6 00C 89 07			     LSLS	     R1, R1, #0x1E			   ; Logical Shift Left
ROM:400170B8 00C FB D5			     BPL	     loc_400170B2			   ; Branch
ROM:400170B8
ROM:400170BA 00C D0 F8 2C 11		     LDR.W	     R1, [R0,#0x12C]			   ; Load from Memory
ROM:400170BE 00C 41 F0 04 01		     ORR.W	     R1, R1, #4				   ; Rd	= Op1 |	Op2
ROM:400170C2 00C C0 F8 2C 11		     STR.W	     R1, [R0,#0x12C]			   ; Store to Memory
ROM:400170C6 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400170C8 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:400170C8
ROM:400170C8		     ; End of function mmc_some_10
ROM:400170C8
ROM:400170C8		     ; ---------------------------------------------------------------------------
ROM:400170CA 00	00			     DCB 0, 0
ROM:400170CC 00	B1 01 00     off_400170CC    DCD mmc_sd_sdio_bases - 0x40000000			   ; DATA XREF:	mmc_some_10r
ROM:400170D0 FA	FF F0 FF     dword_400170D0  DCD 0xFFF0FFFA					   ; DATA XREF:	mmc_some_10+10r
ROM:400170D4
ROM:400170D4		     ; =============== S U B R O U T I N E =======================================
ROM:400170D4
ROM:400170D4
ROM:400170D4		     mmc_some_9								   ; CODE XREF:	mmc_something_2_2+7Cp
ROM:400170D4											   ; mmc_something_2_2+146p
ROM:400170D4 000 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:400170D6 000 00 D0			     BEQ	     loc_400170DA			   ; Branch
ROM:400170D6
ROM:400170D8 000 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:400170D8
ROM:400170DA
ROM:400170DA		     loc_400170DA							   ; CODE XREF:	mmc_some_9+2j
ROM:400170DA 000 05 4A			     LDR	     R2, =(mmc_sd_sdio_bases - 0x40000000) ; Load from Memory
ROM:400170DC 000 02 EB 80 00		     ADD.W	     R0, R2, R0,LSL#2			   ; Rd	= Op1 +	Op2
ROM:400170E0 000 50 F8 04 0C		     LDR.W	     R0, [R0,#-4]			   ; Load from Memory
ROM:400170E4 000 C2 6A			     LDR	     R2, [R0,#0x2C]			   ; Load from Memory
ROM:400170E6 000 61 F3 00 02		     BFI.W	     R2, R1, #0, #1			   ; Bit Field Insert
ROM:400170EA 000 C2 62			     STR	     R2, [R0,#0x2C]			   ; Store to Memory
ROM:400170EC 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400170EE 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:400170EE
ROM:400170EE		     ; End of function mmc_some_9
ROM:400170EE
ROM:400170EE		     ; ---------------------------------------------------------------------------
ROM:400170F0 00	B1 01 00     off_400170F0    DCD mmc_sd_sdio_bases - 0x40000000			   ; DATA XREF:	mmc_some_9:loc_400170DAr
ROM:400170F4
ROM:400170F4		     ; =============== S U B R O U T I N E =======================================
ROM:400170F4
ROM:400170F4
ROM:400170F4		     mmc_get_data							   ; DATA XREF:	ROM:4001AEB0o
ROM:400170F4
ROM:400170F4		     var_28	     = -0x28
ROM:400170F4		     var_24	     = -0x24
ROM:400170F4		     var_20	     = -0x20
ROM:400170F4
ROM:400170F4 000 2D E9 FE 43		     PUSH.W	     {R1-R9,LR}				   ; Push registers
ROM:400170F8 028 80 46			     MOV	     R8, R0				   ; Rd	= Op2
ROM:400170FA 028 86 69			     LDR	     R6, [R0,#0x18]			   ; Load from Memory
ROM:400170FC 028 0D 46			     MOV	     R5, R1				   ; Rd	= Op2
ROM:400170FE 028 88 68			     LDR	     R0, [R1,#8]			   ; Load from Memory
ROM:40017100 028 06 F1 20 07		     ADD.W	     R7, R6, #0x20			   ; Rd	= Op1 +	Op2
ROM:40017104 028 02 90			     STR	     R0, [SP,#0x28+var_20]		   ; Store to Memory
ROM:40017106 028 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017108 028 01 90			     STR	     R0, [SP,#0x28+var_24]		   ; Store to Memory
ROM:4001710A 028 F0 69			     LDR	     R0, [R6,#0x1C]			   ; Load from Memory
ROM:4001710C 028 40 B9			     CBNZ	     R0, loc_40017120			   ; Compare and Branch	on Non-Zero
ROM:4001710C
ROM:4001710E 028 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:40017110 028 D7 F8 00 14		     LDR.W	     R1, [R7,#0x400]			   ; Load from Memory
ROM:40017114 028 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40017116 028 17 D8			     BHI	     return_1				   ; Branch
ROM:40017116
ROM:40017118 028 6A 68			     LDR	     R2, [R5,#4]			   ; Load from Memory
ROM:4001711A 028 10 44			     ADD	     R0, R2				   ; Rd	= Op1 +	Op2
ROM:4001711C 028 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:4001711E 028 13 D8			     BHI	     return_1				   ; Branch
ROM:4001711E
ROM:40017120
ROM:40017120		     loc_40017120							   ; CODE XREF:	mmc_get_data+18j
ROM:40017120 028 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:40017122 028 19 E0			     B		     loc_40017158			   ; Branch
ROM:40017122
ROM:40017124		     ; ---------------------------------------------------------------------------
ROM:40017124
ROM:40017124		     loc_40017124							   ; CODE XREF:	mmc_get_data+68j
ROM:40017124 028 F0 69			     LDR	     R0, [R6,#0x1C]			   ; Load from Memory
ROM:40017126 028 28 B1			     CBZ	     R0, loc_40017134			   ; Compare and Branch	on Zero
ROM:40017126
ROM:40017128 028 40 1E			     SUBS	     R0, R0, #1				   ; Rd	= Op1 -	Op2
ROM:4001712A 028 29 68			     LDR	     R1, [R5]				   ; Load from Memory
ROM:4001712C 028 04 EB 00 20		     ADD.W	     R0, R4, R0,LSL#8			   ; Rd	= Op1 +	Op2
ROM:40017130 028 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:40017132 028 03 E0			     B		     loc_4001713C			   ; Branch
ROM:40017132
ROM:40017134		     ; ---------------------------------------------------------------------------
ROM:40017134
ROM:40017134		     loc_40017134							   ; CODE XREF:	mmc_get_data+32j
ROM:40017134 028 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:40017136 028 20 44			     ADD	     R0, R4				   ; Rd	= Op1 +	Op2
ROM:40017138 028 57 F8 20 00		     LDR.W	     R0, [R7,R0,LSL#2]			   ; Load from Memory
ROM:40017138 028
ROM:4001713C
ROM:4001713C		     loc_4001713C							   ; CODE XREF:	mmc_get_data+3Ej
ROM:4001713C 028 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:4001713E 028 00 90			     STR	     R0, [SP,#0x28+var_28]		   ; Store to Memory
ROM:40017140 028 40 46			     MOV	     R0, R8				   ; Rd	= Op2
ROM:40017142 028 02 F0 5D FB		     BL		     mmc_do_something_1			   ; Branch with Link
ROM:40017142 028
ROM:40017146 028 10 B1			     CBZ	     R0, loc_4001714E			   ; Compare and Branch	on Zero
ROM:40017146
ROM:40017148
ROM:40017148		     return_1								   ; CODE XREF:	mmc_get_data+22j
ROM:40017148											   ; mmc_get_data+2Aj
ROM:40017148 028 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017148
ROM:4001714A
ROM:4001714A		     return								   ; CODE XREF:	mmc_get_data+6Cj
ROM:4001714A 028 BD E8 FE 83		     POP.W	     {R1-R9,PC}				   ; Pop registers
ROM:4001714A 028
ROM:4001714E		     ; ---------------------------------------------------------------------------
ROM:4001714E
ROM:4001714E		     loc_4001714E							   ; CODE XREF:	mmc_get_data+52j
ROM:4001714E 028 02 98			     LDR	     R0, [SP,#0x28+var_20]		   ; Load from Memory
ROM:40017150 028 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:40017152 028 00 F5 00 70		     ADD.W	     R0, R0, #0x200			   ; Rd	= Op1 +	Op2
ROM:40017156 028 02 90			     STR	     R0, [SP,#0x28+var_20]		   ; Store to Memory
ROM:40017156
ROM:40017158
ROM:40017158		     loc_40017158							   ; CODE XREF:	mmc_get_data+2Ej
ROM:40017158 028 68 68			     LDR	     R0, [R5,#4]			   ; Load from Memory
ROM:4001715A 028 A0 42			     CMP	     R0, R4				   ; Set cond. codes on	Op1 - Op2
ROM:4001715C 028 E2 D8			     BHI	     loc_40017124			   ; Branch
ROM:4001715C
ROM:4001715E 028 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017160 028 F3 E7			     B		     return				   ; Branch
ROM:40017160
ROM:40017160		     ; End of function mmc_get_data
ROM:40017160
ROM:40017160		     ; ---------------------------------------------------------------------------
ROM:40017162 00	00			     DCB 0, 0
ROM:40017164
ROM:40017164		     ; =============== S U B R O U T I N E =======================================
ROM:40017164
ROM:40017164
ROM:40017164		     mmc_something_4							   ; CODE XREF:	parse_CH_table+DAp
ROM:40017164 000 7F B5			     PUSH	     {R0-R6,LR}				   ; Push registers
ROM:40017166 020 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40017168 020 84 69			     LDR	     R4, [R0,#0x18]			   ; Load from Memory
ROM:4001716A 020 0D 46			     MOV	     R5, R1				   ; Rd	= Op2
ROM:4001716C 020 20 69			     LDR	     R0, [R4,#0x10]			   ; Load from Memory
ROM:4001716E 020 08 42			     TST	     R0, R1				   ; Set cond. codes on	Op1 & Op2
ROM:40017170 020 36 D0			     BEQ	     return_1				   ; Branch
ROM:40017170
ROM:40017172 020 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:40017174 020 29 46			     MOV	     R1, R5				   ; Rd	= Op2
ROM:40017176 020 FF F7 4B FF		     BL		     mmc_something_2			   ; Branch with Link
ROM:40017176 020
ROM:4001717A 020 88 BB			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:4001717A
ROM:4001717C 020 60 68			     LDR	     R0, [R4,#4]			   ; Load from Memory
ROM:4001717E 020 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017180 020 12 D1			     BNE	     loc_400171A8			   ; Branch
ROM:40017180
ROM:40017182 020 A0 69			     LDR	     R0, [R4,#0x18]			   ; Load from Memory
ROM:40017184 020 1A 49			     LDR	     R1, =0x371A0000			   ; Load from Memory
ROM:40017186 020 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:40017188 020 02 04			     LSLS	     R2, R0, #0x10			   ; Logical Shift Left
ROM:4001718A 020 20 68			     LDR	     R0, [R4]				   ; offset
ROM:4001718C 020 FF F7 FC FE		     BL		     mmc_do_something			   ; Branch with Link
ROM:4001718C 020
ROM:40017190 020 30 BB			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40017190
ROM:40017192 020 01 2D			     CMP	     R5, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017194 020 06 D0			     BEQ	     loc_400171A4			   ; Branch
ROM:40017194
ROM:40017196 020 02 2D			     CMP	     R5, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40017198 020 22 D1			     BNE	     return_1				   ; Branch
ROM:40017198
ROM:4001719A 020 02 22			     MOVS	     R2, #2				   ; Rd	= Op2
ROM:4001719A
ROM:4001719C
ROM:4001719C		     loc_4001719C							   ; CODE XREF:	mmc_something_4+42j
ROM:4001719C 020 15 49			     LDR	     R1, =0x61A0000			   ; Load from Memory
ROM:4001719E 020 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:400171A0 020 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:400171A2 020 19 E0			     B		     loc_400171D8			   ; Branch
ROM:400171A2
ROM:400171A4		     ; ---------------------------------------------------------------------------
ROM:400171A4
ROM:400171A4		     loc_400171A4							   ; CODE XREF:	mmc_something_4+30j
ROM:400171A4 020 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:400171A6 020 F9 E7			     B		     loc_4001719C			   ; Branch
ROM:400171A6
ROM:400171A8		     ; ---------------------------------------------------------------------------
ROM:400171A8
ROM:400171A8		     loc_400171A8							   ; CODE XREF:	mmc_something_4+1Cj
ROM:400171A8 020 D0 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:400171A8
ROM:400171AA 020 01 2D			     CMP	     R5, #1				   ; Set cond. codes on	Op1 - Op2
ROM:400171AC 020 1B D0			     BEQ	     loc_400171E6			   ; Branch
ROM:400171AC
ROM:400171AE 020 02 2D			     CMP	     R5, #2				   ; Set cond. codes on	Op1 - Op2
ROM:400171B0 020 1B D0			     BEQ	     loc_400171EA			   ; Branch
ROM:400171B0
ROM:400171B2 020 04 2D			     CMP	     R5, #4				   ; Set cond. codes on	Op1 - Op2
ROM:400171B4 020 14 D1			     BNE	     return_1				   ; Branch
ROM:400171B4
ROM:400171B6 020 20 68			     LDR	     R0, [R4]				   ; arg_1
ROM:400171B8 020 0F 4D			     LDR	     R5, =0x1B70200			   ; Load from Memory
ROM:400171BA 020 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:400171BC 020 08 D1			     BNE	     loc_400171D0			   ; Branch
ROM:400171BC
ROM:400171BE 020 FF F7 8F FA		     BL		     sub_400166E0			   ; Branch with Link
ROM:400171BE 020
ROM:400171C2 020 F1 69			     LDR	     R1, [R6,#0x1C]			   ; arg_2
ROM:400171C4 020 04 20			     MOVS	     R0, #4				   ; arg_1
ROM:400171C6 020 01 F0 4B F8		     BL		     sub_40018260			   ; Branch with Link
ROM:400171C6 020
ROM:400171CA 020 01 20			     MOVS	     R0, #1				   ; arg_1
ROM:400171CC 020 FF F7 44 FA		     BL		     sub_40016658			   ; Branch with Link
ROM:400171CC 020
ROM:400171D0
ROM:400171D0		     loc_400171D0							   ; CODE XREF:	mmc_something_4+58j
ROM:400171D0											   ; mmc_something_4+84j ...
ROM:400171D0 020 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:400171D2 020 0A 49			     LDR	     R1, =0x61B0000			   ; Load from Memory
ROM:400171D4 020 2A 46			     MOV	     R2, R5				   ; Rd	= Op2
ROM:400171D6 020 20 68			     LDR	     R0, [R4]				   ; offset
ROM:400171D6
ROM:400171D8
ROM:400171D8		     loc_400171D8							   ; CODE XREF:	mmc_something_4+3Ej
ROM:400171D8 020 FF F7 D6 FE		     BL		     mmc_do_something			   ; Branch with Link
ROM:400171D8 020
ROM:400171DC 020 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400171DE 020 00 D0			     BEQ	     return				   ; Branch
ROM:400171DE
ROM:400171E0
ROM:400171E0		     return_1								   ; CODE XREF:	mmc_something_4+Cj
ROM:400171E0											   ; mmc_something_4+16j ...
ROM:400171E0 020 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400171E0
ROM:400171E2
ROM:400171E2		     return								   ; CODE XREF:	mmc_something_4+7Aj
ROM:400171E2 020 04 B0			     ADD	     SP, SP, #0x10			   ; Rd	= Op1 +	Op2
ROM:400171E4 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:400171E4
ROM:400171E6		     ; ---------------------------------------------------------------------------
ROM:400171E6
ROM:400171E6		     loc_400171E6							   ; CODE XREF:	mmc_something_4+48j
ROM:400171E6 020 06 4D			     LDR	     R5, =0x1B70000			   ; Load from Memory
ROM:400171E8 020 F2 E7			     B		     loc_400171D0			   ; Branch
ROM:400171E8
ROM:400171EA		     ; ---------------------------------------------------------------------------
ROM:400171EA
ROM:400171EA		     loc_400171EA							   ; CODE XREF:	mmc_something_4+4Cj
ROM:400171EA 020 06 4D			     LDR	     R5, =0x1B70100			   ; Load from Memory
ROM:400171EC 020 F0 E7			     B		     loc_400171D0			   ; Branch
ROM:400171EC
ROM:400171EC		     ; End of function mmc_something_4
ROM:400171EC
ROM:400171EC		     ; ---------------------------------------------------------------------------
ROM:400171EE 00	00			     DCW 0
ROM:400171F0 00	00 1A 37     dword_400171F0  DCD 0x371A0000					   ; DATA XREF:	mmc_something_4+20r
ROM:400171F4 00	00 1A 06     dword_400171F4  DCD 0x61A0000					   ; DATA XREF:	mmc_something_4:loc_4001719Cr
ROM:400171F8 00	02 B7 01     dword_400171F8  DCD 0x1B70200					   ; DATA XREF:	mmc_something_4+54r
ROM:400171FC 00	00 1B 06     dword_400171FC  DCD 0x61B0000					   ; DATA XREF:	mmc_something_4+6Er
ROM:40017200 00	00 B7 01     dword_40017200  DCD 0x1B70000					   ; DATA XREF:	mmc_something_4:loc_400171E6r
ROM:40017204 00	01 B7 01     dword_40017204  DCD 0x1B70100					   ; DATA XREF:	mmc_something_4:loc_400171EAr
ROM:40017208
ROM:40017208		     ; =============== S U B R O U T I N E =======================================
ROM:40017208
ROM:40017208
ROM:40017208		     parse_CHMMCSD							   ; CODE XREF:	parse_CH_table+BEp
ROM:40017208 000 80 69			     LDR	     R0, [R0,#0x18]			   ; Load from Memory
ROM:4001720A 000 8A B2			     UXTH	     R2, R1				   ; Unsigned extend halfword to word
ROM:4001720C 000 02 21			     MOVS	     R1, #2				   ; Rd	= Op2
ROM:4001720E 000 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:40017210 000 FF F7 26 BF		     B.W	     mmc_some_10			   ; Branch
ROM:40017210 000
ROM:40017210		     ; End of function parse_CHMMCSD
ROM:40017210
ROM:40017214
ROM:40017214		     ; =============== S U B R O U T I N E =======================================
ROM:40017214
ROM:40017214
ROM:40017214		     sub_40017214							   ; CODE XREF:	sub_4001766C+Cp
ROM:40017214 000 2D E9 FE 43		     PUSH.W	     {R1-R9,LR}				   ; Push registers
ROM:40017218 028 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:4001721A 028 40 7B			     LDRB	     R0, [R0,#0xD]			   ; Load from Memory
ROM:4001721C 028 01 26			     MOVS	     R6, #1				   ; Rd	= Op2
ROM:4001721E 028 00 25			     MOVS	     R5, #0				   ; Rd	= Op2
ROM:40017220 028 09 28			     CMP	     R0, #9				   ; Set cond. codes on	Op1 - Op2
ROM:40017222 028 04 D1			     BNE	     loc_4001722E			   ; Branch
ROM:40017222
ROM:40017224 028 22 7B			     LDRB	     R2, [R4,#0xC]			   ; Load from Memory
ROM:40017226 028 21 26			     MOVS	     R6, #0x21 ; '!'			   ; Rd	= Op2
ROM:40017228 028 08 2A			     CMP	     R2, #8				   ; Set cond. codes on	Op1 - Op2
ROM:4001722A 028 00 D1			     BNE	     loc_4001722E			   ; Branch
ROM:4001722A
ROM:4001722C 028 20 26			     MOVS	     R6, #0x20 ; ' '			   ; Rd	= Op2
ROM:4001722C
ROM:4001722E
ROM:4001722E		     loc_4001722E							   ; CODE XREF:	sub_40017214+Ej
ROM:4001722E											   ; sub_40017214+16j
ROM:4001722E 028 A2 7B			     LDRB	     R2, [R4,#0xE]			   ; Load from Memory
ROM:40017230 028 4F F4 80 78		     MOV.W	     R8, #0x100				   ; Rd	= Op2
ROM:40017234 028 4F F0 DC 49		     MOV.W	     R9, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:40017238 028 10 44			     ADD	     R0, R2				   ; Rd	= Op1 +	Op2
ROM:4001723A 028 01 FA 00 F7		     LSL.W	     R7, R1, R0				   ; Logical Shift Left
ROM:4001723A 028
ROM:4001723E
ROM:4001723E		     loc_4001723E							   ; CODE XREF:	sub_40017214+8Cj
ROM:4001723E 028 C9 F8 18 80		     STR.W	     R8, [R9,#0x18]			   ; Store to Memory
ROM:40017242 028 01 23			     MOVS	     R3, #1				   ; Rd	= Op2
ROM:40017244 028 6A 46			     MOV	     R2, SP				   ; Rd	= Op2
ROM:40017246 028 39 46			     MOV	     R1, R7				   ; Rd	= Op2
ROM:40017248 028 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:4001724A 028 00 F0 2C F8		     BL		     nand_read				   ; Branch with Link
ROM:4001724A 028
ROM:4001724E 028 02 46			     MOV	     R2, R0				   ; Rd	= Op2
ROM:40017250 028 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:40017252 028 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40017254 028 00 F0 5E F9		     BL		     sub_40017514			   ; Branch with Link
ROM:40017254 028
ROM:40017258 028 00 F0 76 F9		     BL		     nand_wait_something		   ; Branch with Link
ROM:40017258 028
ROM:4001725C 028 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001725E 028 11 D0			     BEQ	     return_1				   ; Branch
ROM:4001725E
ROM:40017260 028 94 F8 0C C0		     LDRB.W	     R12, [R4,#0xC]			   ; Load from Memory
ROM:40017264 028 21 68			     LDR	     R1, [R4]				   ; Load from Memory
ROM:40017266 028 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017268 028 4F F6 FF 7E		     MOVW	     LR, #0xFFFF			   ; Rd	= Op2
ROM:40017268 028
ROM:4001726C
ROM:4001726C		     loc_4001726C							   ; CODE XREF:	sub_40017214+7Cj
ROM:4001726C 028 BC F1 08 0F		     CMP.W	     R12, #8				   ; Set cond. codes on	Op1 - Op2
ROM:40017270 028 03 D1			     BNE	     loc_4001727A			   ; Branch
ROM:40017270
ROM:40017272 028 0A 78			     LDRB	     R2, [R1]				   ; Load from Memory
ROM:40017274 028 42 F4 7F 42		     ORR.W	     R2, R2, #0xFF00			   ; Rd	= Op1 |	Op2
ROM:40017278 028 00 E0			     B		     loc_4001727C			   ; Branch
ROM:40017278
ROM:4001727A		     ; ---------------------------------------------------------------------------
ROM:4001727A
ROM:4001727A		     loc_4001727A							   ; CODE XREF:	sub_40017214+5Cj
ROM:4001727A 028 0A 88			     LDRH	     R2, [R1]				   ; Load from Memory
ROM:4001727A
ROM:4001727C
ROM:4001727C		     loc_4001727C							   ; CODE XREF:	sub_40017214+64j
ROM:4001727C 028 06 42			     TST	     R6, R0				   ; Set cond. codes on	Op1 & Op2
ROM:4001727E 028 04 D0			     BEQ	     loc_4001728A			   ; Branch
ROM:4001727E
ROM:40017280 028 72 45			     CMP	     R2, LR				   ; Set cond. codes on	Op1 - Op2
ROM:40017282 028 02 D0			     BEQ	     loc_4001728A			   ; Branch
ROM:40017282
ROM:40017284
ROM:40017284		     return_1								   ; CODE XREF:	sub_40017214+4Aj
ROM:40017284 028 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017284
ROM:40017286
ROM:40017286		     return								   ; CODE XREF:	sub_40017214+90j
ROM:40017286 028 BD E8 FE 83		     POP.W	     {R1-R9,PC}				   ; Pop registers
ROM:40017286 028
ROM:4001728A		     ; ---------------------------------------------------------------------------
ROM:4001728A
ROM:4001728A		     loc_4001728A							   ; CODE XREF:	sub_40017214+6Aj
ROM:4001728A											   ; sub_40017214+6Ej
ROM:4001728A 028 40 06			     LSLS	     R0, R0, #0x19			   ; Logical Shift Left
ROM:4001728C 028 00 0E			     LSRS	     R0, R0, #0x18			   ; Logical Shift Right
ROM:4001728E 028 40 28			     CMP	     R0, #0x40 ; '@'			   ; Set cond. codes on	Op1 - Op2
ROM:40017290 028 EC D9			     BLS	     loc_4001726C			   ; Branch
ROM:40017290
ROM:40017292 028 61 7B			     LDRB	     R1, [R4,#0xD]			   ; Load from Memory
ROM:40017294 028 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017296 028 6D 1C			     ADDS	     R5, R5, #1				   ; Rd	= Op1 +	Op2
ROM:40017298 028 ED B2			     UXTB	     R5, R5				   ; Unsigned extend byte to word
ROM:4001729A 028 88 40			     LSLS	     R0, R1				   ; Logical Shift Left
ROM:4001729C 028 02 2D			     CMP	     R5, #2				   ; Set cond. codes on	Op1 - Op2
ROM:4001729E 028 07 44			     ADD	     R7, R0				   ; Rd	= Op1 +	Op2
ROM:400172A0 028 CD D3			     BCC	     loc_4001723E			   ; Branch
ROM:400172A0
ROM:400172A2 028 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400172A4 028 EF E7			     B		     return				   ; Branch
ROM:400172A4
ROM:400172A4		     ; End of function sub_40017214
ROM:400172A4
ROM:400172A6
ROM:400172A6		     ; =============== S U B R O U T I N E =======================================
ROM:400172A6
ROM:400172A6
ROM:400172A6		     nand_read								   ; CODE XREF:	sub_40017214+36p
ROM:400172A6											   ; nand_some_0+4Ep ...
ROM:400172A6 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:400172A8 014 01 27			     MOVS	     R7, #1				   ; Rd	= Op2
ROM:400172AA 014 C4 7B			     LDRB	     R4, [R0,#0xF]			   ; Load from Memory
ROM:400172AC 014 46 7B			     LDRB	     R6, [R0,#0xD]			   ; Load from Memory
ROM:400172AE 014 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:400172B0 014 E5 B2			     UXTB	     R5, R4				   ; Unsigned extend byte to word
ROM:400172B2 014 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:400172B4 014 0B 2E			     CMP	     R6, #0xB				   ; Set cond. codes on	Op1 - Op2
ROM:400172B6 014 29 D3			     BCC	     loc_4001730C			   ; Branch
ROM:400172B6
ROM:400172B8 014 14 70			     STRB	     R4, [R2]				   ; Store to Memory
ROM:400172BA 014 44 7B			     LDRB	     R4, [R0,#0xD]			   ; Load from Memory
ROM:400172BC 014 10 34			     ADDS	     R4, #0x10				   ; Rd	= Op1 +	Op2
ROM:400172BE 014 21 FA 04 F4		     LSR.W	     R4, R1, R4				   ; Logical Shift Right
ROM:400172C2 014 54 71			     STRB	     R4, [R2,#5]			   ; Store to Memory
ROM:400172C4 014 44 7B			     LDRB	     R4, [R0,#0xD]			   ; Load from Memory
ROM:400172C6 014 08 34			     ADDS	     R4, #8				   ; Rd	= Op1 +	Op2
ROM:400172C8 014 21 FA 04 F4		     LSR.W	     R4, R1, R4				   ; Logical Shift Right
ROM:400172CC 014 14 71			     STRB	     R4, [R2,#4]			   ; Store to Memory
ROM:400172CE 014 44 7B			     LDRB	     R4, [R0,#0xD]			   ; Load from Memory
ROM:400172D0 014 21 FA 04 F4		     LSR.W	     R4, R1, R4				   ; Logical Shift Right
ROM:400172D4 014 D4 70			     STRB	     R4, [R2,#3]			   ; Store to Memory
ROM:400172D6 014 44 7B			     LDRB	     R4, [R0,#0xD]			   ; Load from Memory
ROM:400172D8 014 07 FA 04 F6		     LSL.W	     R6, R7, R4				   ; Logical Shift Left
ROM:400172DC 014 74 1E			     SUBS	     R4, R6, #1				   ; Rd	= Op1 -	Op2
ROM:400172DE 014 0C 40			     ANDS	     R4, R1				   ; Rd	= Op1 &	Op2
ROM:400172E0 014 E1 0A			     LSRS	     R1, R4, #0xB			   ; Logical Shift Right
ROM:400172E2 014 23 B1			     CBZ	     R3, loc_400172EE			   ; Compare and Branch	on Zero
ROM:400172E2
ROM:400172E4 014 04 F0 7F 03		     AND.W	     R3, R4, #0x7F			   ; Rd	= Op1 &	Op2
ROM:400172E8 014 1E 43			     ORRS	     R6, R3				   ; Rd	= Op1 |	Op2
ROM:400172EA 014 06 EB 81 14		     ADD.W	     R4, R6, R1,LSL#6			   ; Rd	= Op1 +	Op2
ROM:400172EA 014
ROM:400172EE
ROM:400172EE		     loc_400172EE							   ; CODE XREF:	nand_read+3Cj
ROM:400172EE 014 00 7B			     LDRB	     R0, [R0,#0xC]			   ; Load from Memory
ROM:400172F0 014 10 28			     CMP	     R0, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:400172F2 014 00 D1			     BNE	     loc_400172F6			   ; Branch
ROM:400172F2
ROM:400172F4 014 64 08			     LSRS	     R4, R4, #1				   ; Logical Shift Right
ROM:400172F4
ROM:400172F6
ROM:400172F6		     loc_400172F6							   ; CODE XREF:	nand_read+4Cj
ROM:400172F6 014 AF 40			     LSLS	     R7, R5				   ; Logical Shift Left
ROM:400172F8 014 20 0A			     LSRS	     R0, R4, #8				   ; Logical Shift Right
ROM:400172FA 014 7F 1C			     ADDS	     R7, R7, #1				   ; Rd	= Op1 +	Op2
ROM:400172FC 014 90 70			     STRB	     R0, [R2,#2]			   ; Store to Memory
ROM:400172FE 014 30 20			     MOVS	     R0, #0x30 ; '0'			   ; Rd	= Op2
ROM:40017300 014 54 70			     STRB	     R4, [R2,#1]			   ; Store to Memory
ROM:40017302 014 50 55			     STRB	     R0, [R2,R5]			   ; Store to Memory
ROM:40017304 014 6D 1C			     ADDS	     R5, R5, #1				   ; Rd	= Op1 +	Op2
ROM:40017306 014 17 72			     STRB	     R7, [R2,#8]			   ; Store to Memory
ROM:40017308 014 E8 B2			     UXTB	     R0, R5				   ; Unsigned extend byte to word
ROM:4001730A 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:4001730A
ROM:4001730C		     ; ---------------------------------------------------------------------------
ROM:4001730C
ROM:4001730C		     loc_4001730C							   ; CODE XREF:	nand_read+10j
ROM:4001730C 014 13 B1			     CBZ	     R3, loc_40017314			   ; Compare and Branch	on Zero
ROM:4001730C
ROM:4001730E 014 50 23			     MOVS	     R3, #0x50 ; 'P'			   ; Rd	= Op2
ROM:40017310 014 13 70			     STRB	     R3, [R2]				   ; Store to Memory
ROM:40017312 014 07 E0			     B		     loc_40017324			   ; Branch
ROM:40017312
ROM:40017314		     ; ---------------------------------------------------------------------------
ROM:40017314
ROM:40017314		     loc_40017314							   ; CODE XREF:	nand_read:loc_4001730Cj
ROM:40017314 014 03 7B			     LDRB	     R3, [R0,#0xC]			   ; Load from Memory
ROM:40017316 014 10 2B			     CMP	     R3, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:40017318 014 01 D0			     BEQ	     loc_4001731E			   ; Branch
ROM:40017318
ROM:4001731A 014 CB 05			     LSLS	     R3, R1, #0x17			   ; Logical Shift Left
ROM:4001731C 014 01 D4			     BMI	     loc_40017322			   ; Branch
ROM:4001731C
ROM:4001731E
ROM:4001731E		     loc_4001731E							   ; CODE XREF:	nand_read+72j
ROM:4001731E 014 14 70			     STRB	     R4, [R2]				   ; Store to Memory
ROM:40017320 014 00 E0			     B		     loc_40017324			   ; Branch
ROM:40017320
ROM:40017322		     ; ---------------------------------------------------------------------------
ROM:40017322
ROM:40017322		     loc_40017322							   ; CODE XREF:	nand_read+76j
ROM:40017322 014 17 70			     STRB	     R7, [R2]				   ; Store to Memory
ROM:40017322
ROM:40017324
ROM:40017324		     loc_40017324							   ; CODE XREF:	nand_read+6Cj
ROM:40017324											   ; nand_read+7Aj
ROM:40017324 014 4B 0E			     LSRS	     R3, R1, #0x19			   ; Logical Shift Right
ROM:40017326 014 17 72			     STRB	     R7, [R2,#8]			   ; Store to Memory
ROM:40017328 014 13 71			     STRB	     R3, [R2,#4]			   ; Store to Memory
ROM:4001732A 014 C1 F3 47 43		     UBFX.W	     R3, R1, #0x11, #8			   ; Unsigned Bit Field	Extract
ROM:4001732E 014 D3 70			     STRB	     R3, [R2,#3]			   ; Store to Memory
ROM:40017330 014 C1 F3 47 23		     UBFX.W	     R3, R1, #9, #8			   ; Unsigned Bit Field	Extract
ROM:40017334 014 93 70			     STRB	     R3, [R2,#2]			   ; Store to Memory
ROM:40017336 014 00 7B			     LDRB	     R0, [R0,#0xC]			   ; Load from Memory
ROM:40017338 014 10 28			     CMP	     R0, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:4001733A 014 00 D1			     BNE	     loc_4001733E			   ; Branch
ROM:4001733A
ROM:4001733C 014 49 08			     LSRS	     R1, R1, #1				   ; Logical Shift Right
ROM:4001733C
ROM:4001733E
ROM:4001733E		     loc_4001733E							   ; CODE XREF:	nand_read+94j
ROM:4001733E 014 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:40017340 014 51 70			     STRB	     R1, [R2,#1]			   ; Store to Memory
ROM:40017342 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:40017342
ROM:40017342		     ; End of function nand_read
ROM:40017342
ROM:40017344
ROM:40017344		     ; =============== S U B R O U T I N E =======================================
ROM:40017344
ROM:40017344
ROM:40017344		     nand_some_0							   ; CODE XREF:	nand_get_data+3Ap
ROM:40017344
ROM:40017344		     var_34	     = -0x34
ROM:40017344		     var_28	     = -0x28
ROM:40017344		     var_27	     = -0x27
ROM:40017344		     var_26	     = -0x26
ROM:40017344
ROM:40017344 000 2D E9 F0 4F		     PUSH.W	     {R4-R11,LR}			   ; Push registers
ROM:40017348 024 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:4001734A 024 0C 46			     MOV	     R4, R1				   ; Rd	= Op2
ROM:4001734C 024 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001734E 024 E9 69			     LDR	     R1, [R5,#0x1C]			   ; Load from Memory
ROM:40017350 024 87 B0			     SUB	     SP, SP, #0x1C			   ; Rd	= Op1 -	Op2
ROM:40017352 040 92 46			     MOV	     R10, R2				   ; Rd	= Op2
ROM:40017354 040 1E 46			     MOV	     R6, R3				   ; Rd	= Op2
ROM:40017356 040 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40017358 040 07 46			     MOV	     R7, R0				   ; Rd	= Op2
ROM:4001735A 040 81 46			     MOV	     R9, R0				   ; Rd	= Op2
ROM:4001735C 040 4F F0 DC 4B		     MOV.W	     R11, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:40017360 040 76 D1			     BNE	     loc_40017450			   ; Branch
ROM:40017360
ROM:40017362 040 69 7B			     LDRB	     R1, [R5,#0xD]			   ; Load from Memory
ROM:40017364 040 0B 29			     CMP	     R1, #0xB				   ; Set cond. codes on	Op1 - Op2
ROM:40017366 040 00 D3			     BCC	     loc_4001736A			   ; Branch
ROM:40017366
ROM:40017368 040 03 27			     MOVS	     R7, #3				   ; Rd	= Op2
ROM:40017368
ROM:4001736A
ROM:4001736A		     loc_4001736A							   ; CODE XREF:	nand_some_0+22j
ROM:4001736A 040 29 7B			     LDRB	     R1, [R5,#0xC]			   ; Load from Memory
ROM:4001736C 040 4F F0 01 09		     MOV.W	     R9, #1				   ; Rd	= Op2
ROM:40017370 040 10 29			     CMP	     R1, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:40017372 040 6D D1			     BNE	     loc_40017450			   ; Branch
ROM:40017372
ROM:40017374 040 4F F0 02 09		     MOV.W	     R9, #2				   ; Rd	= Op2
ROM:40017378 040 6A E0			     B		     loc_40017450			   ; Branch
ROM:40017378
ROM:4001737A		     ; ---------------------------------------------------------------------------
ROM:4001737A
ROM:4001737A		     loc_4001737A							   ; CODE XREF:	nand_some_0+10Ej
ROM:4001737A 040 D0 B9			     CBNZ	     R0, loc_400173B2			   ; Compare and Branch	on Non-Zero
ROM:4001737A
ROM:4001737C 040 E8 69			     LDR	     R0, [R5,#0x1C]			   ; Load from Memory
ROM:4001737E 040 C0 B9			     CBNZ	     R0, loc_400173B2			   ; Compare and Branch	on Non-Zero
ROM:4001737E
ROM:40017380 040 4F F4 80 70		     MOV.W	     R0, #0x100				   ; Rd	= Op2
ROM:40017384 040 CB F8 18 00		     STR.W	     R0, [R11,#0x18]			   ; Store to Memory
ROM:40017388 040 01 23			     MOVS	     R3, #1				   ; Rd	= Op2
ROM:4001738A 040 04 EB 09 01		     ADD.W	     R1, R4, R9				   ; Rd	= Op1 +	Op2
ROM:4001738E 040 6A 46			     MOV	     R2, SP				   ; Rd	= Op2
ROM:40017390 040 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:40017392 040 FF F7 88 FF		     BL		     nand_read				   ; Branch with Link
ROM:40017392 040
ROM:40017396 040 02 46			     MOV	     R2, R0				   ; Rd	= Op2
ROM:40017398 040 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:4001739A 040 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:4001739C 040 00 F0 BA F8		     BL		     sub_40017514			   ; Branch with Link
ROM:4001739C 040
ROM:400173A0 040 00 F0 D2 F8		     BL		     nand_wait_something		   ; Branch with Link
ROM:400173A0 040
ROM:400173A4 040 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:400173A6 040 45 D0			     BEQ	     return_1				   ; Branch
ROM:400173A6
ROM:400173A8 040 0C 21			     MOVS	     R1, #0xC				   ; Rd	= Op2
ROM:400173AA 040 03 AA			     ADD	     R2, SP, #0x40+var_34		   ; Rd	= Op1 +	Op2
ROM:400173AC 040 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:400173AE 040 02 F0 41 FA		     BL		     sub_40019834			   ; Branch with Link
ROM:400173AE 040
ROM:400173B2
ROM:400173B2		     loc_400173B2							   ; CODE XREF:	nand_some_0:loc_4001737Aj
ROM:400173B2											   ; nand_some_0+3Aj
ROM:400173B2 040 4F F4 80 70		     MOV.W	     R0, #0x100				   ; Rd	= Op2
ROM:400173B6 040 07 EA 54 28		     AND.W	     R8, R7, R4,LSR#9			   ; Rd	= Op1 &	Op2
ROM:400173BA 040 CB F8 18 00		     STR.W	     R0, [R11,#0x18]			   ; Store to Memory
ROM:400173BE 040 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:400173C0 040 6A 46			     MOV	     R2, SP				   ; Rd	= Op2
ROM:400173C2 040 21 46			     MOV	     R1, R4				   ; Rd	= Op2
ROM:400173C4 040 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:400173C6 040 FF F7 6E FF		     BL		     nand_read				   ; Branch with Link
ROM:400173C6 040
ROM:400173CA 040 02 46			     MOV	     R2, R0				   ; Rd	= Op2
ROM:400173CC 040 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:400173CE 040 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:400173D0 040 00 F0 A0 F8		     BL		     sub_40017514			   ; Branch with Link
ROM:400173D0 040
ROM:400173D4 040 00 F0 B8 F8		     BL		     nand_wait_something		   ; Branch with Link
ROM:400173D4 040
ROM:400173D8 040 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:400173DA 040 2B D0			     BEQ	     return_1				   ; Branch
ROM:400173DA
ROM:400173DC 040 FD F7 86 F8		     BL		     nand_ecc_result_handler		   ; Branch with Link
ROM:400173DC 040
ROM:400173E0 040 52 46			     MOV	     R2, R10				   ; Rd	= Op2
ROM:400173E2 040 4F F4 00 71		     MOV.W	     R1, #0x200				   ; Rd	= Op2
ROM:400173E6 040 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:400173E8 040 02 F0 30 FA		     BL		     sub_4001984C			   ; Branch with Link
ROM:400173E8 040
ROM:400173EC 040 E8 69			     LDR	     R0, [R5,#0x1C]			   ; Load from Memory
ROM:400173EE 040 28 BB			     CBNZ	     R0, loc_4001743C			   ; Compare and Branch	on Non-Zero
ROM:400173EE
ROM:400173F0 040 DB F8 00 02		     LDR.W	     R0, [R11,#0x200]			   ; Load from Memory
ROM:400173F4 040 06 A9			     ADD	     R1, SP, #0x40+var_28		   ; Rd	= Op1 +	Op2
ROM:400173F6 040 FE F7 6A FE		     BL		     sub_400160CE			   ; Branch with Link
ROM:400173F6 040
ROM:400173FA 040 08 EB 48 00		     ADD.W	     R0, R8, R8,LSL#1			   ; Rd	= Op1 +	Op2
ROM:400173FE 040 03 AA			     ADD	     R2, SP, #0x40+var_34		   ; Rd	= Op1 +	Op2
ROM:40017400 040 9D F8 18 10		     LDRB.W	     R1, [SP,#0x40+var_28]		   ; Load from Memory
ROM:40017404 040 13 5C			     LDRB	     R3, [R2,R0]			   ; Load from Memory
ROM:40017406 040 99 42			     CMP	     R1, R3				   ; Set cond. codes on	Op1 - Op2
ROM:40017408 040 0B D1			     BNE	     loc_40017422			   ; Branch
ROM:40017408
ROM:4001740A 040 81 18			     ADDS	     R1, R0, R2				   ; Rd	= Op1 +	Op2
ROM:4001740C 040 9D F8 19 30		     LDRB.W	     R3, [SP,#0x40+var_27]		   ; Load from Memory
ROM:40017410 040 91 F8 01 C0		     LDRB.W	     R12, [R1,#1]			   ; Load from Memory
ROM:40017414 040 63 45			     CMP	     R3, R12				   ; Set cond. codes on	Op1 - Op2
ROM:40017416 040 04 D1			     BNE	     loc_40017422			   ; Branch
ROM:40017416
ROM:40017418 040 9D F8 1A 30		     LDRB.W	     R3, [SP,#0x40+var_26]		   ; Load from Memory
ROM:4001741C 040 89 78			     LDRB	     R1, [R1,#2]			   ; Load from Memory
ROM:4001741E 040 8B 42			     CMP	     R3, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40017420 040 0C D0			     BEQ	     loc_4001743C			   ; Branch
ROM:40017420
ROM:40017422
ROM:40017422		     loc_40017422							   ; CODE XREF:	nand_some_0+C4j
ROM:40017422											   ; nand_some_0+D2j
ROM:40017422 040 10 44			     ADD	     R0, R2				   ; Rd	= Op1 +	Op2
ROM:40017424 040 52 46			     MOV	     R2, R10				   ; Rd	= Op2
ROM:40017426 040 06 A9			     ADD	     R1, SP, #0x40+var_28		   ; Rd	= Op1 +	Op2
ROM:40017428 040 FE F7 40 FD		     BL		     sub_40015EAC			   ; Branch with Link
ROM:40017428 040
ROM:4001742C 040 03 28			     CMP	     R0, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001742E 040 01 D0			     BEQ	     return_1				   ; Branch
ROM:4001742E
ROM:40017430 040 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40017432 040 03 D1			     BNE	     loc_4001743C			   ; Branch
ROM:40017432
ROM:40017434
ROM:40017434		     return_1								   ; CODE XREF:	nand_some_0+62j
ROM:40017434											   ; nand_some_0+96j ...
ROM:40017434 040 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017434
ROM:40017436
ROM:40017436		     return								   ; CODE XREF:	nand_some_0+112j
ROM:40017436 040 07 B0			     ADD	     SP, SP, #0x1C			   ; Rd	= Op1 +	Op2
ROM:40017438 024 BD E8 F0 8F		     POP.W	     {R4-R11,PC}			   ; Pop registers
ROM:40017438 024
ROM:4001743C		     ; ---------------------------------------------------------------------------
ROM:4001743C
ROM:4001743C		     loc_4001743C							   ; CODE XREF:	nand_some_0+AAj
ROM:4001743C											   ; nand_some_0+DCj ...
ROM:4001743C 040 08 F1 01 08		     ADD.W	     R8, R8, #1				   ; Rd	= Op1 +	Op2
ROM:40017440 040 76 1E			     SUBS	     R6, R6, #1				   ; Rd	= Op1 -	Op2
ROM:40017442 040 08 F0 FF 00		     AND.W	     R0, R8, #0xFF			   ; Rd	= Op1 &	Op2
ROM:40017446 040 0A F5 00 7A		     ADD.W	     R10, R10, #0x200			   ; Rd	= Op1 +	Op2
ROM:4001744A 040 38 40			     ANDS	     R0, R7				   ; Rd	= Op1 &	Op2
ROM:4001744C 040 04 F5 00 74		     ADD.W	     R4, R4, #0x200			   ; Rd	= Op1 +	Op2
ROM:4001744C 040
ROM:40017450
ROM:40017450		     loc_40017450							   ; CODE XREF:	nand_some_0+1Cj
ROM:40017450											   ; nand_some_0+2Ej ...
ROM:40017450 040 00 2E			     CMP	     R6, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40017452 040 92 D1			     BNE	     loc_4001737A			   ; Branch
ROM:40017452
ROM:40017454 040 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017456 040 EE E7			     B		     return				   ; Branch
ROM:40017456
ROM:40017456		     ; End of function nand_some_0
ROM:40017456
ROM:40017458
ROM:40017458		     ; =============== S U B R O U T I N E =======================================
ROM:40017458
ROM:40017458
ROM:40017458		     ; int __cdecl nand_init_and_get_id(__int32	addr)
ROM:40017458		     nand_init_and_get_id						   ; CODE XREF:	nand_config+18p
ROM:40017458 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:4001745A 00C 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:4001745C 00C 0D 46			     MOV	     R5, R1				   ; Rd	= Op2
ROM:4001745E 00C 4F F4 00 40		     MOV.W	     R0, #0x8000			   ; delay
ROM:40017462 00C 00 F0 85 F8		     BL		     nand_wait				   ; Branch with Link
ROM:40017462 00C
ROM:40017466 00C 4F F0 DC 41		     MOV.W	     R1, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:4001746A 00C 4F F4 80 70		     MOV.W	     R0, #0x100				   ; [8] WAIT0EDGEDETECTIONSTATUS
ROM:4001746E 00C 88 61			     STR	     R0, [R1,#0x18]			   ; GPMC_IRQSTATUS
ROM:40017470 00C 5A 20			     MOVS	     R0, #0x5A ; 'Z'			   ; Rd	= Op2
ROM:40017472 00C 61 68			     LDR	     R1, [R4,#4]			   ; Load from Memory
ROM:40017474 00C 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:40017476 00C FF 20			     MOVS	     R0, #0xFF				   ; Rd	= Op2
ROM:40017478 00C 61 68			     LDR	     R1, [R4,#4]			   ; Load from Memory
ROM:4001747A 00C 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:4001747C 00C 41 F6 99 10		     MOVW	     R0, #0x1999			   ; delay
ROM:40017480 00C 00 F0 76 F8		     BL		     nand_wait				   ; Branch with Link
ROM:40017480 00C
ROM:40017484 00C 90 20			     MOVS	     R0, #0x90 ; 'ê'			   ; Rd	= Op2
ROM:40017486 00C 61 68			     LDR	     R1, [R4,#4]			   ; Load from Memory
ROM:40017488 00C 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:4001748A 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001748C 00C A1 68			     LDR	     R1, [R4,#8]			   ; Load from Memory
ROM:4001748E 00C 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:40017490 00C 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:40017492 00C 00 78			     LDRB	     R0, [R0]				   ; Load from Memory
ROM:40017494 00C 28 70			     STRB	     R0, [R5]				   ; Store to Memory
ROM:40017496 00C 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:40017498 00C 00 78			     LDRB	     R0, [R0]				   ; Load from Memory
ROM:4001749A 00C 68 70			     STRB	     R0, [R5,#1]			   ; Store to Memory
ROM:4001749C 00C 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:4001749E 00C 00 78			     LDRB	     R0, [R0]				   ; Load from Memory
ROM:400174A0 00C A8 70			     STRB	     R0, [R5,#2]			   ; Store to Memory
ROM:400174A2 00C 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:400174A4 00C 00 78			     LDRB	     R0, [R0]				   ; Load from Memory
ROM:400174A6 00C E8 70			     STRB	     R0, [R5,#3]			   ; Store to Memory
ROM:400174A8 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400174AA 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:400174AA
ROM:400174AA		     ; End of function nand_init_and_get_id
ROM:400174AA
ROM:400174AC
ROM:400174AC		     ; =============== S U B R O U T I N E =======================================
ROM:400174AC
ROM:400174AC
ROM:400174AC		     ; int __cdecl nand_read_id_2(__int32 addr)
ROM:400174AC		     nand_read_id_2							   ; CODE XREF:	nand_config+4Ep
ROM:400174AC 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:400174AE 014 4F F0 DC 47		     MOV.W	     R7, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:400174B2 014 4F F4 80 76		     MOV.W	     R6, #0x100				   ; [8] WAIT0EDGEDETECTIONSTATUS - reset WAIT0	detection status
ROM:400174B6 014 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:400174B8 014 0D 46			     MOV	     R5, R1				   ; Rd	= Op2
ROM:400174BA 014 BE 61			     STR	     R6, [R7,#0x18]			   ; GPMC_IRQSTATUS
ROM:400174BC 014 40 68			     LDR	     R0, [R0,#4]			   ; Load from Memory
ROM:400174BE 014 30 22			     MOVS	     R2, #0x30 ; '0'			   ; Rd	= Op2
ROM:400174C0 014 02 70			     STRB	     R2, [R0]				   ; Store to Memory
ROM:400174C2 014 65 20			     MOVS	     R0, #0x65 ; 'e'			   ; Rd	= Op2
ROM:400174C4 014 61 68			     LDR	     R1, [R4,#4]			   ; Load from Memory
ROM:400174C6 014 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:400174C8 014 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400174CA 014 61 68			     LDR	     R1, [R4,#4]			   ; Load from Memory
ROM:400174CC 014 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:400174CE 014 A1 68			     LDR	     R1, [R4,#8]			   ; Load from Memory
ROM:400174D0 014 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:400174D2 014 02 21			     MOVS	     R1, #2				   ; Rd	= Op2
ROM:400174D4 014 A3 68			     LDR	     R3, [R4,#8]			   ; Load from Memory
ROM:400174D6 014 19 70			     STRB	     R1, [R3]				   ; Store to Memory
ROM:400174D8 014 A3 68			     LDR	     R3, [R4,#8]			   ; Load from Memory
ROM:400174DA 014 19 70			     STRB	     R1, [R3]				   ; Store to Memory
ROM:400174DC 014 A1 68			     LDR	     R1, [R4,#8]			   ; Load from Memory
ROM:400174DE 014 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:400174E0 014 60 68			     LDR	     R0, [R4,#4]			   ; Load from Memory
ROM:400174E2 014 02 70			     STRB	     R2, [R0]				   ; Store to Memory
ROM:400174E4 014 00 F0 30 F8		     BL		     nand_wait_something		   ; Branch with Link
ROM:400174E4 014
ROM:400174E8 014 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:400174EA 014 0F D0			     BEQ	     return_1				   ; Branch
ROM:400174EA
ROM:400174EC 014 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400174EC
ROM:400174EE
ROM:400174EE		     loc_400174EE							   ; CODE XREF:	nand_read_id_2+4Ej
ROM:400174EE 014 21 68			     LDR	     R1, [R4]				   ; Load from Memory
ROM:400174F0 014 09 78			     LDRB	     R1, [R1]				   ; Load from Memory
ROM:400174F2 014 29 54			     STRB	     R1, [R5,R0]			   ; Store to Memory
ROM:400174F4 014 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:400174F6 014 C0 B2			     UXTB	     R0, R0				   ; Unsigned extend byte to word
ROM:400174F8 014 08 28			     CMP	     R0, #8				   ; Set cond. codes on	Op1 - Op2
ROM:400174FA 014 F8 D3			     BCC	     loc_400174EE			   ; Branch
ROM:400174FA
ROM:400174FC 014 BE 61			     STR	     R6, [R7,#0x18]			   ; Store to Memory
ROM:400174FE 014 61 68			     LDR	     R1, [R4,#4]			   ; Load from Memory
ROM:40017500 014 FF 20			     MOVS	     R0, #0xFF				   ; Rd	= Op2
ROM:40017502 014 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:40017504 014 00 F0 20 F8		     BL		     nand_wait_something		   ; Branch with Link
ROM:40017504 014
ROM:40017508 014 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001750A 014 01 D1			     BNE	     return_0				   ; Branch
ROM:4001750A
ROM:4001750C
ROM:4001750C		     return_1								   ; CODE XREF:	nand_read_id_2+3Ej
ROM:4001750C 014 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001750E 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:4001750E
ROM:40017510		     ; ---------------------------------------------------------------------------
ROM:40017510
ROM:40017510		     return_0								   ; CODE XREF:	nand_read_id_2+5Ej
ROM:40017510 014 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017512 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:40017512
ROM:40017512		     ; End of function nand_read_id_2
ROM:40017512
ROM:40017514
ROM:40017514		     ; =============== S U B R O U T I N E =======================================
ROM:40017514
ROM:40017514
ROM:40017514		     sub_40017514							   ; CODE XREF:	sub_40017214+40p
ROM:40017514											   ; nand_some_0+58p ...
ROM:40017514 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:40017516 00C 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:40017518 00C 12 E0			     B		     loc_40017540			   ; Branch
ROM:40017518
ROM:4001751A		     ; ---------------------------------------------------------------------------
ROM:4001751A
ROM:4001751A		     loc_4001751A							   ; CODE XREF:	sub_40017514+2Ej
ROM:4001751A 00C 0C 7A			     LDRB	     R4, [R1,#8]			   ; Load from Memory
ROM:4001751C 00C E4 07			     LSLS	     R4, R4, #0x1F			   ; Logical Shift Left
ROM:4001751E 00C 02 D0			     BEQ	     loc_40017526			   ; Branch
ROM:4001751E
ROM:40017520 00C CC 5C			     LDRB	     R4, [R1,R3]			   ; Load from Memory
ROM:40017522 00C 45 68			     LDR	     R5, [R0,#4]			   ; Load from Memory
ROM:40017524 00C 06 E0			     B		     loc_40017534			   ; Branch
ROM:40017524
ROM:40017526		     ; ---------------------------------------------------------------------------
ROM:40017526
ROM:40017526		     loc_40017526							   ; CODE XREF:	sub_40017514+Aj
ROM:40017526 00C 04 7B			     LDRB	     R4, [R0,#0xC]			   ; Load from Memory
ROM:40017528 00C 85 68			     LDR	     R5, [R0,#8]			   ; Load from Memory
ROM:4001752A 00C 10 2C			     CMP	     R4, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:4001752C 00C CC 5C			     LDRB	     R4, [R1,R3]			   ; Load from Memory
ROM:4001752E 00C 01 D1			     BNE	     loc_40017534			   ; Branch
ROM:4001752E
ROM:40017530 00C 2C 80			     STRH	     R4, [R5]				   ; Store to Memory
ROM:40017532 00C 00 E0			     B		     loc_40017536			   ; Branch
ROM:40017532
ROM:40017534		     ; ---------------------------------------------------------------------------
ROM:40017534
ROM:40017534		     loc_40017534							   ; CODE XREF:	sub_40017514+10j
ROM:40017534											   ; sub_40017514+1Aj
ROM:40017534 00C 2C 70			     STRB	     R4, [R5]				   ; Store to Memory
ROM:40017534
ROM:40017536
ROM:40017536		     loc_40017536							   ; CODE XREF:	sub_40017514+1Ej
ROM:40017536 00C 0C 7A			     LDRB	     R4, [R1,#8]			   ; Load from Memory
ROM:40017538 00C 64 08			     LSRS	     R4, R4, #1				   ; Logical Shift Right
ROM:4001753A 00C 5B 1C			     ADDS	     R3, R3, #1				   ; Rd	= Op1 +	Op2
ROM:4001753C 00C 0C 72			     STRB	     R4, [R1,#8]			   ; Store to Memory
ROM:4001753E 00C DB B2			     UXTB	     R3, R3				   ; Unsigned extend byte to word
ROM:4001753E
ROM:40017540
ROM:40017540		     loc_40017540							   ; CODE XREF:	sub_40017514+4j
ROM:40017540 00C 93 42			     CMP	     R3, R2				   ; Set cond. codes on	Op1 - Op2
ROM:40017542 00C EA D3			     BCC	     loc_4001751A			   ; Branch
ROM:40017542
ROM:40017544 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40017544
ROM:40017544		     ; End of function sub_40017514
ROM:40017544
ROM:40017544		     ; ---------------------------------------------------------------------------
ROM:40017546 00	00			     DCB 0, 0
ROM:40017548
ROM:40017548		     ; =============== S U B R O U T I N E =======================================
ROM:40017548
ROM:40017548
ROM:40017548		     ; int __cdecl nand_wait_something()
ROM:40017548		     nand_wait_something						   ; CODE XREF:	sub_40017214+44p
ROM:40017548											   ; nand_some_0+5Cp ...
ROM:40017548 000 08 48			     LDR	     R0, =TIMER_32K_BASE		   ; Load from Memory
ROM:4001754A 000 01 69			     LDR	     R1, [R0,#0x10]			   ; REG_32KSYNCNT_CR -	This register contains the 32-kHz sync counter value
ROM:4001754C 000 4F F0 DC 42		     MOV.W	     R2, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:40017550 000 01 F2 47 11		     ADDW	     R1, R1, #0x147			   ; Rd	= Op1 +	Op2
ROM:40017554 000 04 E0			     B		     check_GMPC_status			   ; Branch
ROM:40017554
ROM:40017556		     ; ---------------------------------------------------------------------------
ROM:40017556
ROM:40017556		     check_timer_hz							   ; CODE XREF:	nand_wait_something+1Cj
ROM:40017556 000 03 69			     LDR	     R3, [R0,#0x10]			   ; REG_32KSYNCNT_CR -	This register contains the 32-kHz sync counter value
ROM:40017558 000 8B 42			     CMP	     R3, R1				   ; Set cond. codes on	Op1 - Op2
ROM:4001755A 000 01 D1			     BNE	     check_GMPC_status			   ; Branch
ROM:4001755A
ROM:4001755C 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001755E 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001755E
ROM:40017560		     ; ---------------------------------------------------------------------------
ROM:40017560
ROM:40017560		     check_GMPC_status							   ; CODE XREF:	nand_wait_something+Cj
ROM:40017560											   ; nand_wait_something+12j
ROM:40017560 000 93 69			     LDR	     R3, [R2,#0x18]			   ; GPMC_IRQSTATUS - This interrupt status register regroups all the status of	the module internal events that	can generate an	interrupt.
ROM:40017562 000 DB 05			     LSLS	     R3, R3, #23			   ; Logical Shift Left
ROM:40017564 000 F7 D5			     BPL	     check_timer_hz			   ; Branch
ROM:40017564
ROM:40017566 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017568 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40017568
ROM:40017568		     ; End of function nand_wait_something
ROM:40017568
ROM:40017568		     ; ---------------------------------------------------------------------------
ROM:4001756A 00	00			     DCB 0, 0
ROM:4001756C 00	00 32 48     dword_4001756C  DCD TIMER_32K_BASE					   ; DATA XREF:	nand_wait_somethingr
ROM:40017570
ROM:40017570		     ; =============== S U B R O U T I N E =======================================
ROM:40017570
ROM:40017570
ROM:40017570		     ; int __cdecl nand_wait(__int32 delay)
ROM:40017570		     nand_wait								   ; CODE XREF:	nand_init_and_get_id+Ap
ROM:40017570											   ; nand_init_and_get_id+28p
ROM:40017570 000 07 49			     LDR	     R1, =TIMER_32K_BASE		   ; Load from Memory
ROM:40017572 000 0A 69			     LDR	     R2, [R1,#0x10]			   ; REG_32KSYNCNT_CR -	This register contains the 32-kHz sync counter value
ROM:40017574 000 10 44			     ADD	     R0, R2				   ; Rd	= Op1 +	Op2
ROM:40017576 000 4F F0 DC 42		     MOV.W	     R2, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:4001757A 000 04 E0			     B		     check_gpmc_status			   ; Branch
ROM:4001757A
ROM:4001757C		     ; ---------------------------------------------------------------------------
ROM:4001757C
ROM:4001757C		     check_timer_hz							   ; CODE XREF:	nand_wait+1Aj
ROM:4001757C 000 0B 69			     LDR	     R3, [R1,#0x10]			   ; REG_32KSYNCNT_CR -	This register contains the 32-kHz sync counter value
ROM:4001757E 000 83 42			     CMP	     R3, R0				   ; Set cond. codes on	Op1 - Op2
ROM:40017580 000 01 D1			     BNE	     check_gpmc_status			   ; Branch
ROM:40017580
ROM:40017582 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017584 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40017584
ROM:40017586		     ; ---------------------------------------------------------------------------
ROM:40017586
ROM:40017586		     check_gpmc_status							   ; CODE XREF:	nand_wait+Aj
ROM:40017586											   ; nand_wait+10j
ROM:40017586 000 53 6D			     LDR	     R3, [R2,#0x54]			   ; GPMC_STATUS - The status register provides	global status bits of the GPMC
ROM:40017588 000 DB 05			     LSLS	     R3, R3, #0x17			   ; Logical Shift Left
ROM:4001758A 000 F7 D5			     BPL	     check_timer_hz			   ; Branch
ROM:4001758A
ROM:4001758C 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001758E 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001758E
ROM:4001758E		     ; End of function nand_wait
ROM:4001758E
ROM:4001758E		     ; ---------------------------------------------------------------------------
ROM:40017590 00	00 32 48     dword_40017590  DCD TIMER_32K_BASE					   ; DATA XREF:	nand_waitr
ROM:40017594
ROM:40017594		     ; =============== S U B R O U T I N E =======================================
ROM:40017594
ROM:40017594
ROM:40017594		     ; int __cdecl nand_some_1(__int32 arg)
ROM:40017594		     nand_some_1							   ; CODE XREF:	nand_get_data+34p
ROM:40017594
ROM:40017594		     var_28	     = -0x28
ROM:40017594
ROM:40017594 000 2D E9 FF 4F		     PUSH.W	     {R0-R11,LR}			   ; Push registers
ROM:40017598 034 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:4001759A 034 80 7B			     LDRB	     R0, [R0,#0xE]			   ; Load from Memory
ROM:4001759C 034 90 46			     MOV	     R8, R2				   ; Rd	= Op2
ROM:4001759E 034 6A 7B			     LDRB	     R2, [R5,#0xD]			   ; Load from Memory
ROM:400175A0 034 4F F0 01 0A		     MOV.W	     R10, #1				   ; Rd	= Op2
ROM:400175A4 034 83 B0			     SUB	     SP, SP, #0xC			   ; Rd	= Op1 -	Op2
ROM:400175A6 040 02 44			     ADD	     R2, R0				   ; Rd	= Op1 +	Op2
ROM:400175A8 040 0A FA 02 F0		     LSL.W	     R0, R10, R2			   ; Logical Shift Left
ROM:400175AC 040 40 1E			     SUBS	     R0, R0, #1				   ; Rd	= Op1 -	Op2
ROM:400175AE 040 21 EA 00 09		     BIC.W	     R9, R1, R0				   ; Rd	= Op1 &	~Op2
ROM:400175B2 040 08 40			     ANDS	     R0, R1				   ; Rd	= Op1 &	Op2
ROM:400175B4 040 46 0A			     LSRS	     R6, R0, #9				   ; Logical Shift Right
ROM:400175B6 040 00 27			     MOVS	     R7, #0				   ; Rd	= Op2
ROM:400175B8 040 35 E0			     B		     loc_40017626			   ; Branch
ROM:400175B8
ROM:400175BA		     ; ---------------------------------------------------------------------------
ROM:400175BA
ROM:400175BA		     loc_400175BA							   ; CODE XREF:	nand_some_1+96j
ROM:400175BA 040 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:400175BC 040 4F F4 80 7B		     MOV.W	     R11, #0x100			   ; Rd	= Op2
ROM:400175BC 040
ROM:400175C0
ROM:400175C0		     loc_400175C0							   ; CODE XREF:	nand_some_1+80j
ROM:400175C0 040 95 F8 21 00		     LDRB.W	     R0, [R5,#0x21]			   ; Load from Memory
ROM:400175C4 040 6A 7B			     LDRB	     R2, [R5,#0xD]			   ; Load from Memory
ROM:400175C6 040 06 FB 00 40		     MLA.W	     R0, R6, R0, R4			   ; Multiply-Accumulate
ROM:400175CA 040 09 3A			     SUBS	     R2, #9				   ; Rd	= Op1 -	Op2
ROM:400175CC 040 0A FA 02 F1		     LSL.W	     R1, R10, R2			   ; Logical Shift Left
ROM:400175D0 040 40 00			     LSLS	     R0, R0, #1				   ; Logical Shift Left
ROM:400175D2 040 49 1E			     SUBS	     R1, R1, #1				   ; Rd	= Op1 -	Op2
ROM:400175D4 040 01 40			     ANDS	     R1, R0				   ; Rd	= Op1 &	Op2
ROM:400175D6 040 09 EB C1 01		     ADD.W	     R1, R9, R1,LSL#3			   ; Rd	= Op1 +	Op2
ROM:400175DA 040 01 EB 40 21		     ADD.W	     R1, R1, R0,LSL#9			   ; Rd	= Op1 +	Op2
ROM:400175DE 040 4F F0 DC 40		     MOV.W	     R0, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:400175E2 040 C0 F8 18 B0		     STR.W	     R11, [R0,#0x18]			   ; Store to Memory
ROM:400175E6 040 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:400175E8 040 6A 46			     MOV	     R2, SP				   ; Rd	= Op2
ROM:400175EA 040 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:400175EC 040 FF F7 5B FE		     BL		     nand_read				   ; Branch with Link
ROM:400175EC 040
ROM:400175F0 040 02 46			     MOV	     R2, R0				   ; Rd	= Op2
ROM:400175F2 040 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:400175F4 040 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:400175F6 040 FF F7 8D FF		     BL		     sub_40017514			   ; Branch with Link
ROM:400175F6 040
ROM:400175FA 040 FF F7 A5 FF		     BL		     nand_wait_something		   ; Branch with Link
ROM:400175FA 040
ROM:400175FE 040 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017600 040 09 D0			     BEQ	     return_1				   ; Branch
ROM:40017600
ROM:40017602 040 41 46			     MOV	     R1, R8				   ; Rd	= Op2
ROM:40017604 040 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:40017606 040 02 F0 2E E9		     BLX	     sub_40019864			   ; Branch with Link and Exchange (immediate address)
ROM:40017606 040
ROM:4001760A 040 40 B1			     CBZ	     R0, loc_4001761E			   ; Compare and Branch	on Zero
ROM:4001760A
ROM:4001760C 040 95 F8 21 00		     LDRB.W	     R0, [R5,#0x21]			   ; Load from Memory
ROM:40017610 040 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:40017612 040 A0 42			     CMP	     R0, R4				   ; Set cond. codes on	Op1 - Op2
ROM:40017614 040 D4 D8			     BHI	     loc_400175C0			   ; Branch
ROM:40017614
ROM:40017616
ROM:40017616		     return_1								   ; CODE XREF:	nand_some_1+6Cj
ROM:40017616 040 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017616
ROM:40017618
ROM:40017618		     return								   ; CODE XREF:	nand_some_1+9Aj
ROM:40017618 040 07 B0			     ADD	     SP, SP, #0x1C			   ; Rd	= Op1 +	Op2
ROM:4001761A 024 BD E8 F0 8F		     POP.W	     {R4-R11,PC}			   ; Pop registers
ROM:4001761A 024
ROM:4001761E		     ; ---------------------------------------------------------------------------
ROM:4001761E
ROM:4001761E		     loc_4001761E							   ; CODE XREF:	nand_some_1+76j
ROM:4001761E 040 76 1C			     ADDS	     R6, R6, #1				   ; Rd	= Op1 +	Op2
ROM:40017620 040 7F 1C			     ADDS	     R7, R7, #1				   ; Rd	= Op1 +	Op2
ROM:40017622 040 08 F5 00 78		     ADD.W	     R8, R8, #0x200			   ; Rd	= Op1 +	Op2
ROM:40017622 040
ROM:40017626
ROM:40017626		     loc_40017626							   ; CODE XREF:	nand_some_1+24j
ROM:40017626 040 06 98			     LDR	     R0, [SP,#0x40+var_28]		   ; Load from Memory
ROM:40017628 040 87 42			     CMP	     R7, R0				   ; Set cond. codes on	Op1 - Op2
ROM:4001762A 040 C6 D3			     BCC	     loc_400175BA			   ; Branch
ROM:4001762A
ROM:4001762C 040 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001762E 040 F3 E7			     B		     return				   ; Branch
ROM:4001762E
ROM:4001762E		     ; End of function nand_some_1
ROM:4001762E
ROM:40017630
ROM:40017630		     ; =============== S U B R O U T I N E =======================================
ROM:40017630
ROM:40017630
ROM:40017630		     sub_40017630							   ; CODE XREF:	nand_start+A4p
ROM:40017630 000 3E B5			     PUSH	     {R1-R5,LR}				   ; Push registers
ROM:40017632 018 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:40017634 018 80 7B			     LDRB	     R0, [R0,#0xE]			   ; Load from Memory
ROM:40017636 018 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:40017638 018 62 7B			     LDRB	     R2, [R4,#0xD]			   ; Load from Memory
ROM:4001763A 018 02 44			     ADD	     R2, R0				   ; Rd	= Op1 +	Op2
ROM:4001763C 018 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001763E 018 90 40			     LSLS	     R0, R2				   ; Logical Shift Left
ROM:40017640 018 6A 46			     MOV	     R2, SP				   ; Rd	= Op2
ROM:40017642 018 40 1E			     SUBS	     R0, R0, #1				   ; Rd	= Op1 -	Op2
ROM:40017644 018 81 43			     BICS	     R1, R0				   ; Rd	= Op1 &	~Op2
ROM:40017646 018 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40017648 018 FF F7 2D FE		     BL		     nand_read				   ; Branch with Link
ROM:40017648 018
ROM:4001764C 018 4F F0 DC 42		     MOV.W	     R2, #OMAP3430_GPMC_BASE		   ; Rd	= Op2
ROM:40017650 018 4F F4 80 71		     MOV.W	     R1, #0x100				   ; Rd	= Op2
ROM:40017654 018 91 61			     STR	     R1, [R2,#0x18]			   ; Store to Memory
ROM:40017656 018 02 46			     MOV	     R2, R0				   ; Rd	= Op2
ROM:40017658 018 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:4001765A 018 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:4001765C 018 FF F7 5A FF		     BL		     sub_40017514			   ; Branch with Link
ROM:4001765C 018
ROM:40017660 018 FF F7 72 FF		     BL		     nand_wait_something		   ; Branch with Link
ROM:40017660 018
ROM:40017664 018 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40017666 018 02 F0 F4 E9		     BLX	     sub_40019A50			   ; Branch with Link and Exchange (immediate address)
ROM:40017666 018
ROM:4001766A 018 3E BD			     POP	     {R1-R5,PC}				   ; Pop registers
ROM:4001766A
ROM:4001766A		     ; End of function sub_40017630
ROM:4001766A
ROM:4001766C
ROM:4001766C		     ; =============== S U B R O U T I N E =======================================
ROM:4001766C
ROM:4001766C
ROM:4001766C		     sub_4001766C							   ; CODE XREF:	nand_start+52p
ROM:4001766C 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:4001766E 010 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:40017670 010 01 26			     MOVS	     R6, #1				   ; Rd	= Op2
ROM:40017672 010 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:40017672
ROM:40017674
ROM:40017674		     loc_40017674							   ; CODE XREF:	sub_4001766C+22j
ROM:40017674 010 21 46			     MOV	     R1, R4				   ; Rd	= Op2
ROM:40017676 010 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:40017678 010 FF F7 CC FD		     BL		     sub_40017214			   ; Branch with Link
ROM:40017678 010
ROM:4001767C 010 20 B9			     CBNZ	     R0, loc_40017688			   ; Compare and Branch	on Non-Zero
ROM:4001767C
ROM:4001767E 010 28 7C			     LDRB	     R0, [R5,#0x10]			   ; Load from Memory
ROM:40017680 010 06 FA 04 F1		     LSL.W	     R1, R6, R4				   ; Logical Shift Left
ROM:40017684 010 08 43			     ORRS	     R0, R1				   ; Rd	= Op1 |	Op2
ROM:40017686 010 28 74			     STRB	     R0, [R5,#0x10]			   ; Store to Memory
ROM:40017686
ROM:40017688
ROM:40017688		     loc_40017688							   ; CODE XREF:	sub_4001766C+10j
ROM:40017688 010 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:4001768A 010 E4 B2			     UXTB	     R4, R4				   ; Unsigned extend byte to word
ROM:4001768C 010 04 2C			     CMP	     R4, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001768E 010 F1 D3			     BCC	     loc_40017674			   ; Branch
ROM:4001768E
ROM:40017690 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017692 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40017692
ROM:40017692		     ; End of function sub_4001766C
ROM:40017692
ROM:40017694
ROM:40017694		     ; =============== S U B R O U T I N E =======================================
ROM:40017694
ROM:40017694
ROM:40017694		     ; int __cdecl nand_config(__int32 addr)
ROM:40017694		     nand_config							   ; CODE XREF:	nand_start+2Cp
ROM:40017694
ROM:40017694		     var_18	     = -0x18
ROM:40017694
ROM:40017694 000 7C B5			     PUSH	     {R2-R6,LR}				   ; Push registers
ROM:40017696 018 00 25			     MOVS	     R5, #0				   ; Rd	= Op2
ROM:40017698 018 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:4001769A 018 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:4001769C 018 8D F8 00 50		     STRB.W	     R5, [SP,#0x18+var_18]		   ; Store to Memory
ROM:400176A0 018 05 74			     STRB	     R5, [R0,#0x10]			   ; Store to Memory
ROM:400176A2 018 C5 73			     STRB	     R5, [R0,#0xF]			   ; Store to Memory
ROM:400176A4 018 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400176A6 018 84 F8 20 00		     STRB.W	     R0, [R4,#0x20]			   ; Store to Memory
ROM:400176AA 018 20 46			     MOV	     R0, R4				   ; addr
ROM:400176AC 018 FF F7 D4 FE		     BL		     nand_init_and_get_id		   ; Branch with Link
ROM:400176AC 018
ROM:400176B0 018 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:400176B2 018 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:400176B4 018 02 F0 3E FA		     BL		     nand_check_id			   ; Branch with Link
ROM:400176B4 018
ROM:400176B8 018 80 B9			     CBNZ	     R0, loc_400176DC			   ; Compare and Branch	on Non-Zero
ROM:400176B8
ROM:400176BA 018 E1 7B			     LDRB	     R1, [R4,#0xF]			   ; Load from Memory
ROM:400176BC 018 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:400176BE 018 0C D9			     BLS	     return				   ; Branch
ROM:400176BE
ROM:400176C0 018 9D F8 03 10		     LDRB.W	     R1, [SP,#0x18+var_18+3]		   ; Load from Memory
ROM:400176C4 018 01 F0 03 01		     AND.W	     R1, R1, #3				   ; Rd	= Op1 &	Op2
ROM:400176C8 018 0A 31			     ADDS	     R1, #0xA				   ; Rd	= Op1 +	Op2
ROM:400176CA 018 61 73			     STRB	     R1, [R4,#0xD]			   ; Store to Memory
ROM:400176CC 018 9D F8 03 20		     LDRB.W	     R2, [SP,#0x18+var_18+3]		   ; Load from Memory
ROM:400176D0 018 C2 F3 01 12		     UBFX.W	     R2, R2, #4, #2			   ; Unsigned Bit Field	Extract
ROM:400176D4 018 51 1A			     SUBS	     R1, R2, R1				   ; Rd	= Op1 -	Op2
ROM:400176D6 018 10 31			     ADDS	     R1, #0x10				   ; Rd	= Op1 +	Op2
ROM:400176D8 018 A1 73			     STRB	     R1, [R4,#0xE]			   ; Store to Memory
ROM:400176D8
ROM:400176DA
ROM:400176DA		     return								   ; CODE XREF:	nand_config+2Aj
ROM:400176DA 018 7C BD			     POP	     {R2-R6,PC}				   ; Pop registers
ROM:400176DA
ROM:400176DC		     ; ---------------------------------------------------------------------------
ROM:400176DC
ROM:400176DC		     loc_400176DC							   ; CODE XREF:	nand_config+24j
ROM:400176DC 018 00 95			     STR	     R5, [SP,#0x18+var_18]		   ; Store to Memory
ROM:400176DE 018 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:400176E0 018 20 46			     MOV	     R0, R4				   ; addr
ROM:400176E2 018 FF F7 E3 FE		     BL		     nand_read_id_2			   ; Branch with Link
ROM:400176E2 018
ROM:400176E6 018 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:400176E8 018 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:400176EA 018 02 F0 01 FA		     BL		     nand_params_from_id		   ; Branch with Link
ROM:400176EA 018
ROM:400176EE 018 7C BD			     POP	     {R2-R6,PC}				   ; Pop registers
ROM:400176EE
ROM:400176EE		     ; End of function nand_config
ROM:400176EE
ROM:400176F0
ROM:400176F0		     ; =============== S U B R O U T I N E =======================================
ROM:400176F0
ROM:400176F0
ROM:400176F0		     nand_start
ROM:400176F0 000 2D E9 F0 41		     PUSH.W	     {R4-R8,LR}				   ; Push registers
ROM:400176F4 018 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:400176F6 018 84 69			     LDR	     R4, [R0,#0x18]			   ; Load from Memory
ROM:400176F8 018 01 27			     MOVS	     R7, #1				   ; Rd	= Op2
ROM:400176FA 018 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:400176FC 018 2F 4E			     LDR	     R6, =dword_4020FFB4		   ; Load from Memory
ROM:400176FE 018 88 BB			     CBNZ	     R0, loc_40017764			   ; Compare and Branch	on Non-Zero
ROM:400176FE
ROM:40017700 018 FC F7 E8 FE		     BL		     gpmc_reset				   ; Branch with Link
ROM:40017700 018
ROM:40017704 018 00 21			     MOVS	     R1, #0				   ; arg_2
ROM:40017706 018 2E 48			     LDR	     R0, =unk_146C8			   ; arg_1
ROM:40017708 018 FC F7 32 FF		     BL		     parse_CHFLASH			   ; Branch with Link
ROM:40017708 018
ROM:4001770C 018 2D 48			     LDR	     R0, =0x6E000084			   ; GPMC_NAND_DATA0
ROM:4001770E 018 20 60			     STR	     R0, [R4]				   ; Store to Memory
ROM:40017710 018 2C 48			     LDR	     R0, =0x6E000084			   ; GPMC_NAND_DATA0
ROM:40017712 018 08 38			     SUBS	     R0, #8				   ; Rd	= Op1 -	Op2
ROM:40017714 018 60 60			     STR	     R0, [R4,#4]			   ; Store to Memory
ROM:40017716 018 00 1D			     ADDS	     R0, R0, #4				   ; Rd	= Op1 +	Op2
ROM:40017718 018 A0 60			     STR	     R0, [R4,#8]			   ; Store to Memory
ROM:4001771A 018 20 46			     MOV	     R0, R4				   ; addr
ROM:4001771C 018 FF F7 BA FF		     BL		     nand_config			   ; Branch with Link
ROM:4001771C 018
ROM:40017720 018 30 B1			     CBZ	     R0, loc_40017730			   ; Compare and Branch	on Zero
ROM:40017720
ROM:40017722 018 30 68			     LDR	     R0, [R6]				   ; Load from Memory
ROM:40017724 018 40 F4 00 40		     ORR.W	     R0, R0, #tracing2_MLC_NAND_image_was_detected ; Rd	= Op1 |	Op2
ROM:40017728 018 30 60			     STR	     R0, [R6]				   ; Store to Memory
ROM:4001772A 018 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001772A
ROM:4001772C
ROM:4001772C		     return								   ; CODE XREF:	nand_start+CAj
ROM:4001772C 018 BD E8 F0 81		     POP.W	     {R4-R8,PC}				   ; Pop registers
ROM:4001772C 018
ROM:40017730		     ; ---------------------------------------------------------------------------
ROM:40017730
ROM:40017730		     loc_40017730							   ; CODE XREF:	nand_start+30j
ROM:40017730 018 21 7B			     LDRB	     R1, [R4,#0xC]			   ; Load from Memory
ROM:40017732 018 38 46			     MOV	     R0, R7				   ; Rd	= Op2
ROM:40017734 018 10 29			     CMP	     R1, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:40017736 018 00 D0			     BEQ	     loc_4001773A			   ; Branch
ROM:40017736
ROM:40017738 018 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017738
ROM:4001773A
ROM:4001773A		     loc_4001773A							   ; CODE XREF:	nand_start+46j
ROM:4001773A 018 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:4001773C 018 FC F7 E2 FE		     BL		     setups_device_bus_size		   ; Branch with Link
ROM:4001773C 018
ROM:40017740 018 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40017742 018 FF F7 93 FF		     BL		     sub_4001766C			   ; Branch with Link
ROM:40017742 018
ROM:40017746 018 04 20			     MOVS	     R0, #4				   ; Rd	= Op2
ROM:40017748 018 4F F4 00 72		     MOV.W	     R2, #0x200				   ; arg_3
ROM:4001774C 018 68 71			     STRB	     R0, [R5,#5]			   ; Store to Memory
ROM:4001774E 018 40 06			     LSLS	     R0, R0, #0x19			   ; Logical Shift Left
ROM:40017750 018 28 61			     STR	     R0, [R5,#0x10]			   ; Store to Memory
ROM:40017752 018 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017754 018 AF 82			     STRH	     R7, [R5,#0x14]			   ; Store to Memory
ROM:40017756 018 01 46			     MOV	     R1, R0				   ; arg_2
ROM:40017758 018 2F 60			     STR	     R7, [R5]				   ; Store to Memory
ROM:4001775A 018 60 61			     STR	     R0, [R4,#0x14]			   ; Store to Memory
ROM:4001775C 018 01 20			     MOVS	     R0, #1				   ; arg_1
ROM:4001775E 018 FC F7 73 FE		     BL		     nand_ecc_config			   ; Branch with Link
ROM:4001775E 018
ROM:40017762 018 03 E0			     B		     loc_4001776C			   ; Branch
ROM:40017762
ROM:40017764		     ; ---------------------------------------------------------------------------
ROM:40017764
ROM:40017764		     loc_40017764							   ; CODE XREF:	nand_start+Ej
ROM:40017764 018 FF E7			     B		     loc_40017766			   ; Branch
ROM:40017766
ROM:40017766		     loc_40017766							   ; Load from Memory
ROM:40017766 018 60 69			     LDR	     R0, [R4,#0x14]
ROM:40017768 018 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:4001776A 018 60 61			     STR	     R0, [R4,#0x14]			   ; Store to Memory
ROM:4001776A
ROM:4001776C
ROM:4001776C		     loc_4001776C							   ; CODE XREF:	nand_start+72j
ROM:4001776C 018 62 69			     LDR	     R2, [R4,#0x14]			   ; Load from Memory
ROM:4001776E 018 11 32			     ADDS	     R2, #0x11				   ; Rd	= Op1 +	Op2
ROM:40017770 018 07 FA 02 F0		     LSL.W	     R0, R7, R2				   ; Logical Shift Left
ROM:40017774 018 32 68			     LDR	     R2, [R6]				   ; Load from Memory
ROM:40017776 018 10 43			     ORRS	     R0, R2				   ; Rd	= Op1 |	Op2
ROM:40017778 018 30 60			     STR	     R0, [R6]				   ; Store to Memory
ROM:4001777A 018 60 7B			     LDRB	     R0, [R4,#0xD]			   ; Load from Memory
ROM:4001777C 018 09 38			     SUBS	     R0, #9				   ; Rd	= Op1 -	Op2
ROM:4001777E 018 07 FA 00 F1		     LSL.W	     R1, R7, R0				   ; Logical Shift Left
ROM:40017782 018 A0 7B			     LDRB	     R0, [R4,#0xE]			   ; Load from Memory
ROM:40017784 018 81 40			     LSLS	     R1, R0				   ; Logical Shift Left
ROM:40017786 018 A9 81			     STRH	     R1, [R5,#0xC]			   ; Store to Memory
ROM:40017788 018 A0 7B			     LDRB	     R0, [R4,#0xE]			   ; Load from Memory
ROM:4001778A 018 61 7B			     LDRB	     R1, [R4,#0xD]			   ; Load from Memory
ROM:4001778C 018 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:4001778E 018 61 69			     LDR	     R1, [R4,#0x14]			   ; Load from Memory
ROM:40017790 018 81 40			     LSLS	     R1, R0				   ; Logical Shift Left
ROM:40017792 018 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40017794 018 FF F7 4C FF		     BL		     sub_40017630			   ; Branch with Link
ROM:40017794 018
ROM:40017798 018 70 B9			     CBNZ	     R0, return_0			   ; Compare and Branch	on Non-Zero
ROM:40017798
ROM:4001779A 018 30 68			     LDR	     R0, [R6]				   ; Load from Memory
ROM:4001779C 018 40 F4 80 30		     ORR.W	     R0, R0, #0x10000			   ; Rd	= Op1 |	Op2
ROM:400177A0 018 30 60			     STR	     R0, [R6]				   ; Store to Memory
ROM:400177A2 018 10 34			     ADDS	     R4, #0x10				   ; Rd	= Op1 +	Op2
ROM:400177A4 018 03 20			     MOVS	     R0, #3				   ; Rd	= Op2
ROM:400177A6 018 E7 60			     STR	     R7, [R4,#0xC]			   ; Store to Memory
ROM:400177A8 018 20 74			     STRB	     R0, [R4,#0x10]			   ; Store to Memory
ROM:400177AA 018 02 20			     MOVS	     R0, #2				   ; Rd	= Op2
ROM:400177AC 018 60 74			     STRB	     R0, [R4,#0x11]			   ; Store to Memory
ROM:400177AE 018 61 68			     LDR	     R1, [R4,#4]			   ; Load from Memory
ROM:400177B0 018 20 78			     LDRB	     R0, [R4]				   ; Load from Memory
ROM:400177B2 018 8F 40			     LSLS	     R7, R1				   ; Logical Shift Left
ROM:400177B4 018 38 43			     ORRS	     R0, R7				   ; Rd	= Op1 |	Op2
ROM:400177B6 018 20 70			     STRB	     R0, [R4]				   ; Store to Memory
ROM:400177B6
ROM:400177B8
ROM:400177B8		     return_0								   ; CODE XREF:	nand_start+A8j
ROM:400177B8 018 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400177BA 018 B7 E7			     B		     return				   ; Branch
ROM:400177BA
ROM:400177BA		     ; End of function nand_start
ROM:400177BA
ROM:400177BA		     ; ---------------------------------------------------------------------------
ROM:400177BC B4	FF 20 40     off_400177BC    DCD dword_4020FFB4					   ; DATA XREF:	nand_start+Cr
ROM:400177C0		     ; int off_400177C0
ROM:400177C0 C8	46 01 00     off_400177C0    DCD unk_146C8					   ; DATA XREF:	nand_start+16r
ROM:400177C4 84	00 00 6E     dword_400177C4  DCD 0x6E000084					   ; DATA XREF:	nand_start+1Cr
ROM:400177C4											   ; nand_start+20r
ROM:400177C8
ROM:400177C8		     ; =============== S U B R O U T I N E =======================================
ROM:400177C8
ROM:400177C8
ROM:400177C8		     ; int __cdecl nand_get_data(__int32 addr)
ROM:400177C8		     nand_get_data							   ; DATA XREF:	ROM:4001AEB0o
ROM:400177C8 000 30 B4			     PUSH	     {R4,R5}				   ; Push registers
ROM:400177CA 008 01 23			     MOVS	     R3, #1				   ; Rd	= Op2
ROM:400177CC 008 80 69			     LDR	     R0, [R0,#0x18]			   ; arg
ROM:400177CE 008 42 69			     LDR	     R2, [R0,#0x14]			   ; Load from Memory
ROM:400177D0 008 04 7C			     LDRB	     R4, [R0,#0x10]			   ; Load from Memory
ROM:400177D2 008 93 40			     LSLS	     R3, R2				   ; Logical Shift Left
ROM:400177D4 008 1C 42			     TST	     R4, R3				   ; Set cond. codes on	Op1 & Op2
ROM:400177D6 008 02 D1			     BNE	     loc_400177DE			   ; Branch
ROM:400177D6
ROM:400177D8 008 30 BC			     POP	     {R4,R5}				   ; Pop registers
ROM:400177DA 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400177DC 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:400177DC
ROM:400177DE		     ; ---------------------------------------------------------------------------
ROM:400177DE
ROM:400177DE		     loc_400177DE							   ; CODE XREF:	nand_get_data+Ej
ROM:400177DE 008 83 7B			     LDRB	     R3, [R0,#0xE]			   ; Load from Memory
ROM:400177E0 008 44 7B			     LDRB	     R4, [R0,#0xD]			   ; Load from Memory
ROM:400177E2 008 23 44			     ADD	     R3, R4				   ; Rd	= Op1 +	Op2
ROM:400177E4 008 9A 40			     LSLS	     R2, R3				   ; Logical Shift Left
ROM:400177E6 008 0B 68			     LDR	     R3, [R1]				   ; Load from Memory
ROM:400177E8 008 02 EB 43 24		     ADD.W	     R4, R2, R3,LSL#9			   ; Rd	= Op1 +	Op2
ROM:400177EC 008 90 F8 20 20		     LDRB.W	     R2, [R0,#0x20]			   ; Load from Memory
ROM:400177F0 008 03 2A			     CMP	     R2, #3				   ; Set cond. codes on	Op1 - Op2
ROM:400177F2 008 D1 E9 01 32		     LDRD.W	     R3, R2, [R1,#4]			   ; Load pair of registers
ROM:400177F6 008 21 46			     MOV	     R1, R4				   ; Rd	= Op2
ROM:400177F8 008 02 D1			     BNE	     return				   ; Branch
ROM:400177F8
ROM:400177FA 008 30 BC			     POP	     {R4,R5}				   ; Pop registers
ROM:400177FC 000 FF F7 CA BE		     B.W	     nand_some_1			   ; Branch
ROM:400177FC 000
ROM:40017800		     ; ---------------------------------------------------------------------------
ROM:40017800
ROM:40017800		     return								   ; CODE XREF:	nand_get_data+30j
ROM:40017800 008 30 BC			     POP	     {R4,R5}				   ; Pop registers
ROM:40017802 000 FF F7 9F BD		     B.W	     nand_some_0			   ; Branch
ROM:40017802 000
ROM:40017802		     ; End of function nand_get_data
ROM:40017802
ROM:40017802		     ; ---------------------------------------------------------------------------
ROM:40017806 00	00			     DCW 0
ROM:40017808
ROM:40017808		     ; =============== S U B R O U T I N E =======================================
ROM:40017808
ROM:40017808
ROM:40017808		     ; int __cdecl wdt_2_stop()
ROM:40017808		     wdt_2_stop								   ; CODE XREF:	boot_main+E8p
ROM:40017808 000 05 48			     LDR	     R0, =WDTIMER2			   ; Load from Memory
ROM:4001780A 000 4A F6 AA 21		     MOVW	     R1, #0xAAAA			   ; Rd	= Op2
ROM:4001780E 000 81 64			     STR	     R1, [R0,#0x48]			   ; Store to Memory
ROM:4001780E
ROM:40017810
ROM:40017810		     loop								   ; CODE XREF:	wdt_2_stop+Cj
ROM:40017810 000 41 6B			     LDR	     R1, [R0,#0x34]			   ; Load from Memory
ROM:40017812 000 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40017814 000 FC D1			     BNE	     loop				   ; Branch
ROM:40017814
ROM:40017816 000 45 F2 55 51		     MOVW	     R1, #0x5555			   ; Rd	= Op2
ROM:4001781A 000 81 64			     STR	     R1, [R0,#0x48]			   ; Store to Memory
ROM:4001781C 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001781C
ROM:4001781C		     ; End of function wdt_2_stop
ROM:4001781C
ROM:4001781C		     ; ---------------------------------------------------------------------------
ROM:4001781E 00	00			     ALIGN 0x10
ROM:40017820 00	40 31 48     dword_40017820  DCD WDTIMER2					   ; DATA XREF:	wdt_2_stopr
ROM:40017824
ROM:40017824		     ; =============== S U B R O U T I N E =======================================
ROM:40017824
ROM:40017824
ROM:40017824		     wdt_2_start							   ; CODE XREF:	boot_main+108p
ROM:40017824 000 06 48			     LDR	     R0, =0x48314000			   ; Load from Memory
ROM:40017824
ROM:40017826
ROM:40017826		     loc_40017826							   ; CODE XREF:	wdt_2_start+6j
ROM:40017826 000 41 6B			     LDR	     R1, [R0,#0x34]			   ; Load from Memory
ROM:40017828 000 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001782A 000 FC D1			     BNE	     loc_40017826			   ; Branch
ROM:4001782A
ROM:4001782C 000 4B F6 BB 31		     MOVW	     R1, #0xBBBB			   ; Rd	= Op2
ROM:40017830 000 81 64			     STR	     R1, [R0,#0x48]			   ; Store to Memory
ROM:40017830
ROM:40017832
ROM:40017832		     loc_40017832							   ; CODE XREF:	wdt_2_start+12j
ROM:40017832 000 41 6B			     LDR	     R1, [R0,#0x34]			   ; Load from Memory
ROM:40017834 000 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40017836 000 FC D1			     BNE	     loc_40017832			   ; Branch
ROM:40017836
ROM:40017838 000 44 F2 44 41		     MOVW	     R1, #0x4444			   ; Rd	= Op2
ROM:4001783C 000 81 64			     STR	     R1, [R0,#0x48]			   ; Store to Memory
ROM:4001783E 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001783E
ROM:4001783E		     ; End of function wdt_2_start
ROM:4001783E
ROM:4001783E		     ; ---------------------------------------------------------------------------
ROM:40017840 00	40 31 48     dword_40017840  DCD 0x48314000					   ; DATA XREF:	wdt_2_startr
ROM:40017844
ROM:40017844		     ; =============== S U B R O U T I N E =======================================
ROM:40017844
ROM:40017844		     ; Return 1	if non-GP mode,	return 0 if GP mode
ROM:40017844
ROM:40017844		     ; bool __cdecl security_check_GP_mode()
ROM:40017844		     security_check_GP_mode						   ; CODE XREF:	boot_HS_image_exec+18p
ROM:40017844											   ; process_memory_dev_bootup:Directly_boot_image_if_non_HSp ...
ROM:40017844 000 04 48			     LDR	     R0, =OMAP3430_CONTROL_STATUS	   ; ---------------------------
ROM:40017844											   ; Bits:
ROM:40017844											   ; [31:11] - Reserved
ROM:40017844											   ; [10:8] - Device Type
ROM:40017844											   ; [7:6] - Reserved
ROM:40017844											   ; [5:0] - SYS_BOOT
ROM:40017846 000 00 68			     LDR	     R0, [R0]				   ; Control Module Status register: latches system information	at reset time
ROM:40017848 000 C0 F3 02 20		     UBFX.W	     R0, R0, #8, #3			   ; DEVICETYPE	- GP, HS, or other
ROM:4001784C 000 03 28			     CMP	     R0, #3				   ; GP_DEVICE is 0x300
ROM:4001784E 000 01 D1			     BNE	     return_non_GP			   ; non GP
ROM:4001784E
ROM:40017850 000 00 20			     MOVS	     R0, #0				   ; GP
ROM:40017852 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40017852
ROM:40017854		     ; ---------------------------------------------------------------------------
ROM:40017854
ROM:40017854		     return_non_GP							   ; CODE XREF:	security_check_GP_mode+Aj
ROM:40017854 000 01 20			     MOVS	     R0, #1				   ; non GP
ROM:40017856 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40017856
ROM:40017856		     ; End of function security_check_GP_mode
ROM:40017856
ROM:40017856		     ; ---------------------------------------------------------------------------
ROM:40017858 F0	22 00 48     dword_40017858  DCD OMAP3430_CONTROL_STATUS			   ; DATA XREF:	security_check_GP_moder
ROM:40017858											   ; ---------------------------
ROM:40017858											   ; Bits:
ROM:40017858											   ; [31:11] - Reserved
ROM:40017858											   ; [10:8] - Device Type
ROM:40017858											   ; [7:6] - Reserved
ROM:40017858											   ; [5:0] - SYS_BOOT
ROM:4001785C
ROM:4001785C		     ; =============== S U B R O U T I N E =======================================
ROM:4001785C
ROM:4001785C		     ; check SYS_BOOT
ROM:4001785C
ROM:4001785C		     ; bool __cdecl security_check_HS_mode()
ROM:4001785C		     security_check_HS_mode						   ; CODE XREF:	ROM_CRC_check+74p
ROM:4001785C 000 03 48			     LDR	     R0, =OMAP3430_CONTROL_STATUS	   ; ---------------------------
ROM:4001785C											   ; Bits:
ROM:4001785C											   ; [31:11] - Reserved
ROM:4001785C											   ; [10:8] - Device Type
ROM:4001785C											   ; [7:6] - Reserved
ROM:4001785C											   ; [5:0] - SYS_BOOT
ROM:4001785E 000 00 68			     LDR	     R0, [R0]				   ; Control Module Status register: latches system information	at reset time
ROM:40017860 000 C0 F3 02 20		     UBFX.W	     R0, R0, #8, #3			   ; Unsigned Bit Field	Extract
ROM:40017864 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017866 000 00 D0			     BEQ	     return				   ; Branch
ROM:40017866
ROM:40017868 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017868
ROM:4001786A
ROM:4001786A		     return								   ; CODE XREF:	security_check_HS_mode+Aj
ROM:4001786A 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001786A
ROM:4001786A		     ; End of function security_check_HS_mode
ROM:4001786A
ROM:4001786A		     ; ---------------------------------------------------------------------------
ROM:4001786C F0	22 00 48     dword_4001786C  DCD OMAP3430_CONTROL_STATUS			   ; DATA XREF:	security_check_HS_moder
ROM:4001786C											   ; ---------------------------
ROM:4001786C											   ; Bits:
ROM:4001786C											   ; [31:11] - Reserved
ROM:4001786C											   ; [10:8] - Device Type
ROM:4001786C											   ; [7:6] - Reserved
ROM:4001786C											   ; [5:0] - SYS_BOOT
ROM:40017870
ROM:40017870		     ; =============== S U B R O U T I N E =======================================
ROM:40017870
ROM:40017870		     ; Each bit	is set upon release of the domain reset	signal
ROM:40017870
ROM:40017870		     ; int __cdecl prm_read_reset_status()
ROM:40017870		     prm_read_reset_status						   ; CODE XREF:	main+14p
ROM:40017870 000 02 48			     LDR	     R0, =PRM_RSTST			   ; Load from Memory
ROM:40017872 000 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:40017874 000 00 F0 7B 00		     AND.W	     R0, R0, #0b1111011			   ; [2] bit marked as RESERVED
ROM:40017878 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40017878
ROM:40017878		     ; End of function prm_read_reset_status
ROM:40017878
ROM:40017878		     ; ---------------------------------------------------------------------------
ROM:4001787A 00	00			     DCB 0, 0
ROM:4001787C 58	72 30 48     dword_4001787C  DCD PRM_RSTST					   ; DATA XREF:	prm_read_reset_statusr
ROM:40017880
ROM:40017880		     ; =============== S U B R O U T I N E =======================================
ROM:40017880
ROM:40017880
ROM:40017880		     security_read_status						   ; CODE XREF:	boot_table_build:loc_40015E4Ap
ROM:40017880 000 02 48			     LDR	     R0, =OMAP3430_reg_CONTROL_STATUS	   ; Control Module Status register: latches system information	at reset time
ROM:40017882 000 00 68			     LDR	     R0, [R0]				   ; Control Module Status register: latches system information	at reset time
ROM:40017884 000 00 F0 3F 00		     AND.W	     R0, R0, #0x3F			   ; Rd	= Op1 &	Op2
ROM:40017888 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40017888
ROM:40017888		     ; End of function security_read_status
ROM:40017888
ROM:40017888		     ; ---------------------------------------------------------------------------
ROM:4001788A 00	00			     DCB 0, 0
ROM:4001788C F0	22 00 48     init_clocks     DCD OMAP3430_reg_CONTROL_STATUS			   ; DATA XREF:	security_read_statusr
ROM:4001788C											   ; Control Module Status register: latches system information	at reset time
ROM:40017890
ROM:40017890		     ; =============== S U B R O U T I N E =======================================
ROM:40017890
ROM:40017890
ROM:40017890		     init_clocks_wkup							   ; CODE XREF:	main+10p
ROM:40017890 000 0A 48			     LDR	     R0, =CM_WKUP			   ; Load from Memory
ROM:40017892 000 01 69			     LDR	     R1, [R0,#0x10]			   ; Load from Memory
ROM:40017894 000 41 F0 20 01		     ORR.W	     R1, R1, #0x20			   ; Rd	= Op1 |	Op2
ROM:40017898 000 01 61			     STR	     R1, [R0,#0x10]			   ; Store to Memory
ROM:4001789A 000 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:4001789C 000 41 F0 20 01		     ORR.W	     R1, R1, #0x20			   ; Rd	= Op1 |	Op2
ROM:400178A0 000 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:400178A2 000 A0 F5 40 60		     SUB.W	     R0, R0, #0xC00			   ; Rd	= Op1 -	Op2
ROM:400178A2 000
ROM:400178A6
ROM:400178A6		     loc_400178A6							   ; CODE XREF:	init_clocks_wkup+1Cj
ROM:400178A6 000 D0 F8 20 1C		     LDR.W	     R1, [R0,#0xC20]			   ; Load from Memory
ROM:400178AA 000 89 06			     LSLS	     R1, R1, #0x1A			   ; Logical Shift Left
ROM:400178AC 000 FB D4			     BMI	     loc_400178A6			   ; Branch
ROM:400178AC
ROM:400178AE 000 02 21			     MOVS	     R1, #2				   ; Rd	= Op2
ROM:400178B0 000 03 48			     LDR	     R0, =WDTIMER2			   ; Load from Memory
ROM:400178B2 000 01 61			     STR	     R1, [R0,#0x10]			   ; Store to Memory
ROM:400178B2
ROM:400178B4
ROM:400178B4		     loc_400178B4							   ; CODE XREF:	init_clocks_wkup+28j
ROM:400178B4 000 41 69			     LDR	     R1, [R0,#0x14]			   ; Load from Memory
ROM:400178B6 000 C9 07			     LSLS	     R1, R1, #0x1F			   ; Logical Shift Left
ROM:400178B8 000 FC D0			     BEQ	     loc_400178B4			   ; Branch
ROM:400178B8
ROM:400178BA 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:400178BA
ROM:400178BA		     ; End of function init_clocks_wkup
ROM:400178BA
ROM:400178BA		     ; ---------------------------------------------------------------------------
ROM:400178BC 00	4C 00 48     dword_400178BC  DCD CM_WKUP					   ; DATA XREF:	init_clocks_wkupr
ROM:400178C0 00	40 31 48     dword_400178C0  DCD WDTIMER2					   ; DATA XREF:	init_clocks_wkup+20r
ROM:400178C4
ROM:400178C4		     ; =============== S U B R O U T I N E =======================================
ROM:400178C4
ROM:400178C4
ROM:400178C4		     onenand_start							   ; DATA XREF:	ROM:4001AE98o
ROM:400178C4 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:400178C6 010 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:400178C8 010 85 69			     LDR	     R5, [R0,#0x18]			   ; Load from Memory
ROM:400178CA 010 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:400178CC 010 B0 B9			     CBNZ	     R0, loc_400178FC			   ; Compare and Branch	on Non-Zero
ROM:400178CC
ROM:400178CE 010 FC F7 01 FE		     BL		     gpmc_reset				   ; Branch with Link
ROM:400178CE 010
ROM:400178D2 010 00 21			     MOVS	     R1, #0				   ; arg_2
ROM:400178D4 010 0F 48			     LDR	     R0, =unk_14690			   ; arg_1
ROM:400178D6 010 FC F7 4B FE		     BL		     parse_CHFLASH			   ; Branch with Link
ROM:400178D6 010
ROM:400178DA 010 4F F0 00 66		     MOV.W	     R6, #0x8000000			   ; Rd	= Op2
ROM:400178DE 010 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:400178E0 010 02 F0 58 F9		     BL		     sub_40019B94			   ; Branch with Link
ROM:400178E0 010
ROM:400178E4 010 08 B1			     CBZ	     R0, loc_400178EA			   ; Compare and Branch	on Zero
ROM:400178E4
ROM:400178E6 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400178E8 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:400178E8
ROM:400178EA		     ; ---------------------------------------------------------------------------
ROM:400178EA
ROM:400178EA		     loc_400178EA							   ; CODE XREF:	onenand_start+20j
ROM:400178EA 010 04 20			     MOVS	     R0, #4				   ; Rd	= Op2
ROM:400178EC 010 60 71			     STRB	     R0, [R4,#5]			   ; Store to Memory
ROM:400178EE 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400178F0 010 26 61			     STR	     R6, [R4,#0x10]			   ; Store to Memory
ROM:400178F2 010 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:400178F4 010 A0 82			     STRH	     R0, [R4,#0x14]			   ; Store to Memory
ROM:400178F6 010 29 60			     STR	     R1, [R5]				   ; Store to Memory
ROM:400178F8 010 20 60			     STR	     R0, [R4]				   ; Store to Memory
ROM:400178FA 010 02 E0			     B		     loc_40017902			   ; Branch
ROM:400178FA
ROM:400178FC		     ; ---------------------------------------------------------------------------
ROM:400178FC
ROM:400178FC		     loc_400178FC							   ; CODE XREF:	onenand_start+8j
ROM:400178FC 010 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:400178FE 010 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40017900 010 28 60			     STR	     R0, [R5]				   ; Store to Memory
ROM:40017900
ROM:40017902
ROM:40017902		     loc_40017902							   ; CODE XREF:	onenand_start+36j
ROM:40017902 010 08 20			     MOVS	     R0, #8				   ; Rd	= Op2
ROM:40017904 010 A0 81			     STRH	     R0, [R4,#0xC]			   ; Store to Memory
ROM:40017906 010 29 68			     LDR	     R1, [R5]				   ; arg_2
ROM:40017908 010 20 69			     LDR	     R0, [R4,#0x10]			   ; arg_1
ROM:4001790A 010 00 F0 2F F8		     BL		     sub_4001796C			   ; Branch with Link
ROM:4001790A 010
ROM:4001790E 010 A8 60			     STR	     R0, [R5,#8]			   ; Store to Memory
ROM:40017910 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017912 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40017912
ROM:40017912		     ; End of function onenand_start
ROM:40017912
ROM:40017912		     ; ---------------------------------------------------------------------------
ROM:40017914		     ; int off_40017914
ROM:40017914 90	46 01 00     off_40017914    DCD unk_14690					   ; DATA XREF:	onenand_start+10r
ROM:40017918
ROM:40017918		     ; =============== S U B R O U T I N E =======================================
ROM:40017918
ROM:40017918
ROM:40017918		     onenand_get_data							   ; DATA XREF:	ROM:4001AEB0o
ROM:40017918 000 2D E9 F0 47		     PUSH.W	     {R4-R10,LR}			   ; Push registers
ROM:4001791C 020 80 46			     MOV	     R8, R0				   ; Rd	= Op2
ROM:4001791E 020 80 69			     LDR	     R0, [R0,#0x18]			   ; Load from Memory
ROM:40017920 020 8F 68			     LDR	     R7, [R1,#8]			   ; Load from Memory
ROM:40017922 020 D1 E9 00 41		     LDRD.W	     R4, R1, [R1]			   ; Load pair of registers
ROM:40017926 020 06 68			     LDR	     R6, [R0]				   ; Load from Memory
ROM:40017928 020 80 68			     LDR	     R0, [R0,#8]			   ; Load from Memory
ROM:4001792A 020 1F FA 81 F9		     UXTH.W	     R9, R1				   ; Unsigned extend halfword to word
ROM:4001792E 020 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017930 020 0B D1			     BNE	     return_1				   ; Branch
ROM:40017930
ROM:40017932 020 00 25			     MOVS	     R5, #0				   ; Rd	= Op2
ROM:40017934 020 4F F4 80 7A		     MOV.W	     R10, #0x100			   ; Rd	= Op2
ROM:40017938 020 14 E0			     B		     loc_40017964			   ; Branch
ROM:40017938
ROM:4001793A		     ; ---------------------------------------------------------------------------
ROM:4001793A
ROM:4001793A		     loc_4001793A							   ; CODE XREF:	onenand_get_data+4Ej
ROM:4001793A 020 B2 B2			     UXTH	     R2, R6				   ; Unsigned extend halfword to word
ROM:4001793C 020 A1 B2			     UXTH	     R1, R4				   ; Unsigned extend halfword to word
ROM:4001793E 020 D8 F8 10 00		     LDR.W	     R0, [R8,#0x10]			   ; Load from Memory
ROM:40017942 020 3B 46			     MOV	     R3, R7				   ; Rd	= Op2
ROM:40017944 020 00 F0 34 F8		     BL		     sub_400179B0			   ; Branch with Link
ROM:40017944 020
ROM:40017948 020 10 B1			     CBZ	     R0, loc_40017950			   ; Compare and Branch	on Zero
ROM:40017948
ROM:4001794A
ROM:4001794A		     return_1								   ; CODE XREF:	onenand_get_data+18j
ROM:4001794A 020 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001794A
ROM:4001794C
ROM:4001794C		     return								   ; CODE XREF:	onenand_get_data+52j
ROM:4001794C 020 BD E8 F0 87		     POP.W	     {R4-R10,PC}			   ; Pop registers
ROM:4001794C 020
ROM:40017950		     ; ---------------------------------------------------------------------------
ROM:40017950
ROM:40017950		     loc_40017950							   ; CODE XREF:	onenand_get_data+30j
ROM:40017950 020 54 45			     CMP	     R4, R10				   ; Set cond. codes on	Op1 - Op2
ROM:40017952 020 07 F5 00 77		     ADD.W	     R7, R7, #0x200			   ; Rd	= Op1 +	Op2
ROM:40017956 020 02 D1			     BNE	     loc_4001795E			   ; Branch
ROM:40017956
ROM:40017958 020 01 24			     MOVS	     R4, #1				   ; Rd	= Op2
ROM:4001795A 020 76 1C			     ADDS	     R6, R6, #1				   ; Rd	= Op1 +	Op2
ROM:4001795C 020 00 E0			     B		     loc_40017960			   ; Branch
ROM:4001795C
ROM:4001795E		     ; ---------------------------------------------------------------------------
ROM:4001795E
ROM:4001795E		     loc_4001795E							   ; CODE XREF:	onenand_get_data+3Ej
ROM:4001795E 020 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:4001795E
ROM:40017960
ROM:40017960		     loc_40017960							   ; CODE XREF:	onenand_get_data+44j
ROM:40017960 020 6D 1C			     ADDS	     R5, R5, #1				   ; Rd	= Op1 +	Op2
ROM:40017962 020 AD B2			     UXTH	     R5, R5				   ; Unsigned extend halfword to word
ROM:40017962
ROM:40017964
ROM:40017964		     loc_40017964							   ; CODE XREF:	onenand_get_data+20j
ROM:40017964 020 4D 45			     CMP	     R5, R9				   ; Set cond. codes on	Op1 - Op2
ROM:40017966 020 E8 D3			     BCC	     loc_4001793A			   ; Branch
ROM:40017966
ROM:40017968 020 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001796A 020 EF E7			     B		     return				   ; Branch
ROM:4001796A
ROM:4001796A		     ; End of function onenand_get_data
ROM:4001796A
ROM:4001796C
ROM:4001796C		     ; =============== S U B R O U T I N E =======================================
ROM:4001796C
ROM:4001796C
ROM:4001796C		     sub_4001796C							   ; CODE XREF:	onenand_start+46p
ROM:4001796C 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:4001796E 008 00 F5 80 34		     ADD.W	     R4, R0, #0x10000			   ; Rd	= Op1 +	Op2
ROM:40017972 008 20 34			     ADDS	     R4, #0x20 ; ' '			   ; Rd	= Op1 +	Op2
ROM:40017974 008 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:40017976 008 89 B2			     UXTH	     R1, R1				   ; Unsigned extend halfword to word
ROM:40017978 008 22 80			     STRH	     R2, [R4]				   ; Store to Memory
ROM:4001797A 008 02 F0 27 F9		     BL		     sub_40019BCC			   ; Branch with Link
ROM:4001797A 008
ROM:4001797E 008 20 88			     LDRH	     R0, [R4]				   ; Load from Memory
ROM:40017980 008 A0 F5 7F 41		     SUB.W	     R1, R0, #0xFF00			   ; Rd	= Op1 -	Op2
ROM:40017984 008 FF 39			     SUBS	     R1, #0xFF				   ; Rd	= Op1 -	Op2
ROM:40017986 008 01 D0			     BEQ	     return_1				   ; Branch
ROM:40017986
ROM:40017988 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001798A 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:4001798A
ROM:4001798C		     ; ---------------------------------------------------------------------------
ROM:4001798C
ROM:4001798C		     return_1								   ; CODE XREF:	sub_4001796C+1Aj
ROM:4001798C 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001798E 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:4001798E
ROM:4001798E		     ; End of function sub_4001796C
ROM:4001798E
ROM:40017990
ROM:40017990		     ; =============== S U B R O U T I N E =======================================
ROM:40017990
ROM:40017990
ROM:40017990		     sub_40017990							   ; CODE XREF:	sub_40019B94+12p
ROM:40017990 000 90 23			     MOVS	     R3, #0x90 ; 'ê'			   ; Rd	= Op2
ROM:40017992 000 03 80			     STRH	     R3, [R0]				   ; Store to Memory
ROM:40017994 000 03 88			     LDRH	     R3, [R0]				   ; Load from Memory
ROM:40017996 000 0B 80			     STRH	     R3, [R1]				   ; Store to Memory
ROM:40017998 000 40 88			     LDRH	     R0, [R0,#2]			   ; Load from Memory
ROM:4001799A 000 10 80			     STRH	     R0, [R2]				   ; Store to Memory
ROM:4001799C 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001799E 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001799E
ROM:4001799E		     ; End of function sub_40017990
ROM:4001799E
ROM:400179A0
ROM:400179A0		     ; =============== S U B R O U T I N E =======================================
ROM:400179A0
ROM:400179A0
ROM:400179A0		     sub_400179A0							   ; CODE XREF:	sub_40019B94+8p
ROM:400179A0 000 00 F5 F0 30		     ADD.W	     R0, R0, #0x1E000			   ; Rd	= Op1 +	Op2
ROM:400179A4 000 03 88			     LDRH	     R3, [R0]				   ; Load from Memory
ROM:400179A6 000 0B 80			     STRH	     R3, [R1]				   ; Store to Memory
ROM:400179A8 000 40 88			     LDRH	     R0, [R0,#2]			   ; Load from Memory
ROM:400179AA 000 10 80			     STRH	     R0, [R2]				   ; Store to Memory
ROM:400179AC 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400179AE 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:400179AE
ROM:400179AE		     ; End of function sub_400179A0
ROM:400179AE
ROM:400179B0
ROM:400179B0		     ; =============== S U B R O U T I N E =======================================
ROM:400179B0
ROM:400179B0
ROM:400179B0		     sub_400179B0							   ; CODE XREF:	onenand_get_data+2Cp
ROM:400179B0 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:400179B2 010 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:400179B4 010 08 46			     MOV	     R0, R1				   ; Rd	= Op2
ROM:400179B6 010 11 46			     MOV	     R1, R2				   ; Rd	= Op2
ROM:400179B8 010 02 46			     MOV	     R2, R0				   ; Rd	= Op2
ROM:400179BA 010 1D 46			     MOV	     R5, R3				   ; Rd	= Op2
ROM:400179BC 010 06 F5 80 64		     ADD.W	     R4, R6, #0x400			   ; Rd	= Op1 +	Op2
ROM:400179C0 010 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:400179C2 010 02 F0 03 F9		     BL		     sub_40019BCC			   ; Branch with Link
ROM:400179C2 010
ROM:400179C6 010 58 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:400179C6
ROM:400179C8 010 06 F5 F8 36		     ADD.W	     R6, R6, #0x1F000			   ; Rd	= Op1 +	Op2
ROM:400179CC 010 B6 F8 00 0E		     LDRH.W	     R0, [R6,#0xE00]			   ; Load from Memory
ROM:400179D0 010 C0 F3 81 01		     UBFX.W	     R1, R0, #2, #2			   ; Unsigned Bit Field	Extract
ROM:400179D4 010 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:400179D6 010 03 D8			     BHI	     return_1				   ; Branch
ROM:400179D6
ROM:400179D8 010 00 F0 03 00		     AND.W	     R0, R0, #3				   ; Rd	= Op1 &	Op2
ROM:400179DC 010 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:400179DE 010 01 D9			     BLS	     loc_400179E4			   ; Branch
ROM:400179DE
ROM:400179E0
ROM:400179E0		     return_1								   ; CODE XREF:	sub_400179B0+16j
ROM:400179E0											   ; sub_400179B0+26j
ROM:400179E0 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400179E2 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:400179E2
ROM:400179E4		     ; ---------------------------------------------------------------------------
ROM:400179E4
ROM:400179E4		     loc_400179E4							   ; CODE XREF:	sub_400179B0+2Ej
ROM:400179E4 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400179E4
ROM:400179E6
ROM:400179E6		     loc_400179E6							   ; CODE XREF:	sub_400179B0+40j
ROM:400179E6 010 02 CC			     LDMIA	     R4!, {R1}				   ; Load Block	from Memory
ROM:400179E8 010 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:400179EA 010 80 B2			     UXTH	     R0, R0				   ; Unsigned extend halfword to word
ROM:400179EC 010 80 28			     CMP	     R0, #0x80 ; 'Ä'			   ; Set cond. codes on	Op1 - Op2
ROM:400179EE 010 02 C5			     STMIA	     R5!, {R1}				   ; Store Block to Memory
ROM:400179F0 010 F9 D3			     BCC	     loc_400179E6			   ; Branch
ROM:400179F0
ROM:400179F2 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400179F4 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:400179F4
ROM:400179F4		     ; End of function sub_400179B0
ROM:400179F4
ROM:400179F4		     ; ---------------------------------------------------------------------------
ROM:400179F6 00	00			     DCW 0
ROM:400179F8
ROM:400179F8		     ; =============== S U B R O U T I N E =======================================
ROM:400179F8
ROM:400179F8
ROM:400179F8		     process_non_memory_bootup						   ; CODE XREF:	boot_main+104p
ROM:400179F8
ROM:400179F8		     var_58	     = -0x58
ROM:400179F8		     var_54	     = -0x54
ROM:400179F8		     var_50	     = -0x50
ROM:400179F8		     var_4C	     = -0x4C
ROM:400179F8		     var_48	     = -0x48
ROM:400179F8		     var_44	     = -0x44
ROM:400179F8		     var_40	     = -0x40
ROM:400179F8		     var_3C	     = -0x3C
ROM:400179F8		     var_38	     = -0x38
ROM:400179F8		     var_34	     = -0x34
ROM:400179F8		     arg_0	     =	0
ROM:400179F8
ROM:400179F8 000 2D E9 FF 4F		     PUSH.W	     {R0-R11,LR}			   ; Push registers
ROM:400179FC 034 A1 F1 10 00		     SUB.W	     R0, R1, #0x10			   ; Rd	= Op1 -	Op2
ROM:40017A00 034 0F 46			     MOV	     R7, R1				   ; Rd	= Op2
ROM:40017A02 034 01 46			     MOV	     R1, R0				   ; Rd	= Op2
ROM:40017A04 034 04 29			     CMP	     R1, #4				   ; bit 15 - image received
ROM:40017A06 034 89 B0			     SUB	     SP, SP, #0x24			   ; Rd	= Op1 -	Op2
ROM:40017A08 058 14 46			     MOV	     R4, R2				   ; Rd	= Op2
ROM:40017A0A 058 9A 46			     MOV	     R10, R3				   ; Rd	= Op2
ROM:40017A0C 058 C0 B2			     UXTB	     R0, R0				   ; Unsigned extend byte to word
ROM:40017A0E 058 03 D3			     BCC	     loc_40017A18			   ; tracing info de-multiplexing
ROM:40017A0E
ROM:40017A10
ROM:40017A10		     boot_cycle_next							   ; CODE XREF:	process_non_memory_bootup+1ACj
ROM:40017A10 058 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017A10
ROM:40017A12
ROM:40017A12		     loc_40017A12							   ; CODE XREF:	process_non_memory_bootup+19Aj
ROM:40017A12 058 0D B0			     ADD	     SP, SP, #0x34			   ; Rd	= Op1 +	Op2
ROM:40017A14 024 BD E8 F0 8F		     POP.W	     {R4-R11,PC}			   ; Pop registers
ROM:40017A14 024
ROM:40017A18		     ; ---------------------------------------------------------------------------
ROM:40017A18
ROM:40017A18		     loc_40017A18							   ; CODE XREF:	process_non_memory_bootup+16j
ROM:40017A18 058 63 49			     LDR	     R1, =0x1AF28			   ; tracing info de-multiplexing
ROM:40017A1A 058 DF F8 90 81		     LDR.W	     R8, =memory_buffer			   ; Load from Memory
ROM:40017A1E 058 51 F8 20 20		     LDR.W	     R2, [R1,R0,LSL#2]			   ; Load from Memory
ROM:40017A22 058 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:40017A24 058 91 40			     LSLS	     R1, R2				   ; Logical Shift Left
ROM:40017A26 058 D8 F8 00 20		     LDR.W	     R2, [R8]				   ; Load from Memory
ROM:40017A2A 058 11 43			     ORRS	     R1, R2				   ; Rd	= Op1 |	Op2
ROM:40017A2C 058 C8 F8 00 10		     STR.W	     R1, [R8]				   ; Store to Memory
ROM:40017A30 058 5D 49			     LDR	     R1, =0x1AF28			   ; Load from Memory
ROM:40017A32 058 5C 39			     SUBS	     R1, #0x5C ; '\'			   ; Rd	= Op1 -	Op2
ROM:40017A34 058 51 F8 20 B0		     LDR.W	     R11, [R1,R0,LSL#2]			   ; Load from Memory
ROM:40017A38 058 14 31			     ADDS	     R1, #0x14				   ; Rd	= Op1 +	Op2
ROM:40017A3A 058 51 F8 20 60		     LDR.W	     R6, [R1,R0,LSL#2]			   ; Load from Memory
ROM:40017A3E 058 14 31			     ADDS	     R1, #0x14				   ; Rd	= Op1 +	Op2
ROM:40017A40 058 51 F8 20 90		     LDR.W	     R9, [R1,R0,LSL#2]			   ; Load from Memory
ROM:40017A44 058 14 31			     ADDS	     R1, #0x14				   ; Rd	= Op1 +	Op2
ROM:40017A46 058 51 F8 20 00		     LDR.W	     R0, [R1,R0,LSL#2]			   ; Load from Memory
ROM:40017A4A 058 05 97			     STR	     R7, [SP,#0x58+var_44]		   ; Store to Memory
ROM:40017A4C 058 07 90			     STR	     R0, [SP,#0x58+var_3C]		   ; Store to Memory
ROM:40017A4E 058 FF F7 F9 FE		     BL		     security_check_GP_mode		   ; Return 1 if non-GP	mode, return 0 if GP mode
ROM:40017A4E 058
ROM:40017A52 058 08 B9			     CBNZ	     R0, loc_40017A58			   ; Compare and Branch	on Non-Zero
ROM:40017A52
ROM:40017A54 058 56 4D			     LDR	     R5, =downloaded_image		   ; Load from Memory
ROM:40017A56 058 00 E0			     B		     loc_40017A5A			   ; Branch
ROM:40017A56
ROM:40017A58		     ; ---------------------------------------------------------------------------
ROM:40017A58
ROM:40017A58		     loc_40017A58							   ; CODE XREF:	process_non_memory_bootup+5Aj
ROM:40017A58 058 56 4D			     LDR	     R5, =(downloaded_image+0x8000)	   ; Load from Memory
ROM:40017A58
ROM:40017A5A
ROM:40017A5A		     loc_40017A5A							   ; CODE XREF:	process_non_memory_bootup+5Ej
ROM:40017A5A 058 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017A5C 058 00 90			     STR	     R0, [SP,#0x58+var_58]		   ; Store to Memory
ROM:40017A5E 058 01 90			     STR	     R0, [SP,#0x58+var_54]		   ; Store to Memory
ROM:40017A60 058 09 98			     LDR	     R0, [SP,#0x58+var_34]		   ; Load from Memory
ROM:40017A62 058 04 90			     STR	     R0, [SP,#0x58+var_48]		   ; Store to Memory
ROM:40017A64 058 68 46			     MOV	     R0, SP				   ; Rd	= Op2
ROM:40017A66 058 D8 47			     BLX	     R11				   ; Branch with Link and Exchange (register indirect)
ROM:40017A66
ROM:40017A68 058 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40017A6A 058 7E D1			     BNE	     loc_40017B6A			   ; Branch
ROM:40017A6A
ROM:40017A6C 058 D8 F8 00 00		     LDR.W	     R0, [R8]				   ; Load from Memory
ROM:40017A70 058 40 F4 80 50		     ORR.W	     R0, R0, #0x1000			   ; Rd	= Op1 |	Op2
ROM:40017A74 058 C8 F8 00 00		     STR.W	     R0, [R8]				   ; Store to Memory
ROM:40017A78 058 4F F0 04 0B		     MOV.W	     R11, #4				   ; Rd	= Op2
ROM:40017A7C 058 CD F8 18 B0		     STR.W	     R11, [SP,#0x58+var_40]		   ; Store to Memory
ROM:40017A80 058 02 94			     STR	     R4, [SP,#0x58+var_50]		   ; Store to Memory
ROM:40017A82 058 45 20			     MOVS	     R0, #0x45 ; 'E'			   ; Rd	= Op2
ROM:40017A84 058 03 90			     STR	     R0, [SP,#0x58+var_4C]		   ; Store to Memory
ROM:40017A86 058 20 78			     LDRB	     R0, [R4]				   ; Load from Memory
ROM:40017A88 058 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40017A8A 058 01 D1			     BNE	     loc_40017A90			   ; Branch
ROM:40017A8A
ROM:40017A8C 058 3A 20			     MOVS	     R0, #0x3A ; ':'			   ; Rd	= Op2
ROM:40017A8E 058 03 90			     STR	     R0, [SP,#0x58+var_4C]		   ; Store to Memory
ROM:40017A8E
ROM:40017A90
ROM:40017A90		     loc_40017A90							   ; CODE XREF:	process_non_memory_bootup+92j
ROM:40017A90 058 68 46			     MOV	     R0, SP				   ; Rd	= Op2
ROM:40017A92 058 C8 47			     BLX	     R9					   ; Branch with Link and Exchange (register indirect)
ROM:40017A92
ROM:40017A94 058 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40017A96 058 7D D1			     BNE	     loc_40017B94			   ; Branch
ROM:40017A96
ROM:40017A98 058 DF F8 1C 91		     LDR.W	     R9, =TIMER_32K_BASE		   ; Load from Memory
ROM:40017A9C 058 D9 F8 10 00		     LDR.W	     R0, [R9,#0x10]			   ; Load from Memory
ROM:40017AA0 058 42 F2 66 64		     MOVW	     R4, #0x2666			   ; Rd	= Op2
ROM:40017AA0 058
ROM:40017AA4
ROM:40017AA4		     loc_40017AA4							   ; CODE XREF:	process_non_memory_bootup+BAj
ROM:40017AA4 058 06 99			     LDR	     R1, [SP,#0x58+var_40]		   ; Load from Memory
ROM:40017AA6 058 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40017AA8 058 04 D1			     BNE	     loc_40017AB4			   ; Branch
ROM:40017AA8
ROM:40017AAA 058 D9 F8 10 10		     LDR.W	     R1, [R9,#0x10]			   ; Load from Memory
ROM:40017AAE 058 09 1A			     SUBS	     R1, R1, R0				   ; Rd	= Op1 -	Op2
ROM:40017AB0 058 A1 42			     CMP	     R1, R4				   ; Set cond. codes on	Op1 - Op2
ROM:40017AB2 058 F7 D3			     BCC	     loc_40017AA4			   ; Branch
ROM:40017AB2
ROM:40017AB4
ROM:40017AB4		     loc_40017AB4							   ; CODE XREF:	process_non_memory_bootup+B0j
ROM:40017AB4 058 06 98			     LDR	     R0, [SP,#0x58+var_40]		   ; Load from Memory
ROM:40017AB6 058 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40017AB8 058 6C D1			     BNE	     loc_40017B94			   ; Branch
ROM:40017AB8
ROM:40017ABA 058 D8 F8 00 00		     LDR.W	     R0, [R8]				   ; Load from Memory
ROM:40017ABE 058 40 F4 00 50		     ORR.W	     R0, R0, #0x2000			   ; Rd	= Op1 |	Op2
ROM:40017AC2 058 C8 F8 00 00		     STR.W	     R0, [R8]				   ; Store to Memory
ROM:40017AC6 058 CD E9 02 AB		     STRD.W	     R10, R11, [SP,#8]			   ; Store pair	of registers
ROM:40017ACA 058 CD F8 18 B0		     STR.W	     R11, [SP,#0x58+var_40]		   ; Store to Memory
ROM:40017ACE 058 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017AD0 058 01 90			     STR	     R0, [SP,#0x58+var_54]		   ; Store to Memory
ROM:40017AD2 058 68 46			     MOV	     R0, SP				   ; Rd	= Op2
ROM:40017AD4 058 B0 47			     BLX	     R6					   ; Branch with Link and Exchange (register indirect)
ROM:40017AD4
ROM:40017AD6 058 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40017AD8 058 5C D1			     BNE	     loc_40017B94			   ; Branch
ROM:40017AD8
ROM:40017ADA 058 D9 F8 10 00		     LDR.W	     R0, [R9,#0x10]			   ; Load from Memory
ROM:40017ADA 058
ROM:40017ADE
ROM:40017ADE		     loc_40017ADE							   ; CODE XREF:	process_non_memory_bootup+F4j
ROM:40017ADE 058 06 99			     LDR	     R1, [SP,#0x58+var_40]		   ; Load from Memory
ROM:40017AE0 058 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40017AE2 058 04 D1			     BNE	     loc_40017AEE			   ; Branch
ROM:40017AE2
ROM:40017AE4 058 D9 F8 10 10		     LDR.W	     R1, [R9,#0x10]			   ; Load from Memory
ROM:40017AE8 058 09 1A			     SUBS	     R1, R1, R0				   ; Rd	= Op1 -	Op2
ROM:40017AEA 058 A1 42			     CMP	     R1, R4				   ; Set cond. codes on	Op1 - Op2
ROM:40017AEC 058 F7 D3			     BCC	     loc_40017ADE			   ; Branch
ROM:40017AEC
ROM:40017AEE
ROM:40017AEE		     loc_40017AEE							   ; CODE XREF:	process_non_memory_bootup+EAj
ROM:40017AEE 058 DA F8 00 00		     LDR.W	     R0, [R10]				   ; Load from Memory
ROM:40017AF2 058 32 49			     LDR	     R1, =PERIPHERAL_BOOT		   ; Load from Memory
ROM:40017AF4 058 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40017AF6 058 4D D1			     BNE	     loc_40017B94			   ; Branch
ROM:40017AF6
ROM:40017AF8 058 06 98			     LDR	     R0, [SP,#0x58+var_40]		   ; Load from Memory
ROM:40017AFA 058 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40017AFC 058 4A D1			     BNE	     loc_40017B94			   ; Branch
ROM:40017AFC
ROM:40017AFE 058 D8 F8 00 00		     LDR.W	     R0, [R8]				   ; Load from Memory
ROM:40017B02 058 40 F4 80 40		     ORR.W	     R0, R0, #0x4000			   ; Rd	= Op1 |	Op2
ROM:40017B06 058 C8 F8 00 00		     STR.W	     R0, [R8]				   ; Store to Memory
ROM:40017B0A 058 08 A8			     ADD	     R0, SP, #0x58+var_38		   ; Rd	= Op1 +	Op2
ROM:40017B0C 058 02 90			     STR	     R0, [SP,#0x58+var_50]		   ; Store to Memory
ROM:40017B0E 058 04 20			     MOVS	     R0, #4				   ; Rd	= Op2
ROM:40017B10 058 03 90			     STR	     R0, [SP,#0x58+var_4C]		   ; Store to Memory
ROM:40017B12 058 06 90			     STR	     R0, [SP,#0x58+var_40]		   ; Store to Memory
ROM:40017B14 058 4F F0 00 0B		     MOV.W	     R11, #0				   ; Rd	= Op2
ROM:40017B18 058 68 46			     MOV	     R0, SP				   ; Rd	= Op2
ROM:40017B1A 058 CD F8 04 B0		     STR.W	     R11, [SP,#0x58+var_54]		   ; Store to Memory
ROM:40017B1E 058 B0 47			     BLX	     R6					   ; Branch with Link and Exchange (register indirect)
ROM:40017B1E
ROM:40017B20 058 18 BB			     CBNZ	     R0, loc_40017B6A			   ; Compare and Branch	on Non-Zero
ROM:40017B20
ROM:40017B22 058 D9 F8 10 40		     LDR.W	     R4, [R9,#0x10]			   ; Load from Memory
ROM:40017B26 058 4F F4 F0 1A		     MOV.W	     R10, #0x1E0000			   ; Rd	= Op2
ROM:40017B26 058
ROM:40017B2A
ROM:40017B2A		     loc_40017B2A							   ; CODE XREF:	process_non_memory_bootup+140j
ROM:40017B2A 058 06 98			     LDR	     R0, [SP,#0x58+var_40]		   ; Load from Memory
ROM:40017B2C 058 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40017B2E 058 04 D1			     BNE	     loc_40017B3A			   ; Branch
ROM:40017B2E
ROM:40017B30 058 D9 F8 10 00		     LDR.W	     R0, [R9,#0x10]			   ; Load from Memory
ROM:40017B34 058 00 1B			     SUBS	     R0, R0, R4				   ; Rd	= Op1 -	Op2
ROM:40017B36 058 50 45			     CMP	     R0, R10				   ; Set cond. codes on	Op1 - Op2
ROM:40017B38 058 F7 D3			     BCC	     loc_40017B2A			   ; Branch
ROM:40017B38
ROM:40017B3A
ROM:40017B3A		     loc_40017B3A							   ; CODE XREF:	process_non_memory_bootup+136j
ROM:40017B3A 058 06 98			     LDR	     R0, [SP,#0x58+var_40]		   ; Load from Memory
ROM:40017B3C 058 A8 B9			     CBNZ	     R0, loc_40017B6A			   ; Compare and Branch	on Non-Zero
ROM:40017B3C
ROM:40017B3E 058 20 48			     LDR	     R0, =(downloaded_image+0xEFFF)	   ; Load from Memory
ROM:40017B40 058 41 1B			     SUBS	     R1, R0, R5				   ; Rd	= Op1 -	Op2
ROM:40017B42 058 08 98			     LDR	     R0, [SP,#0x58+var_38]		   ; Load from Memory
ROM:40017B44 058 81 42			     CMP	     R1, R0				   ; Set cond. codes on	Op1 - Op2
ROM:40017B46 058 25 D3			     BCC	     loc_40017B94			   ; Branch
ROM:40017B46
ROM:40017B48 058 CD E9 02 50		     STRD.W	     R5, R0, [SP,#8]			   ; Store pair	of registers
ROM:40017B4C 058 04 20			     MOVS	     R0, #4				   ; Rd	= Op2
ROM:40017B4E 058 06 90			     STR	     R0, [SP,#0x58+var_40]		   ; Store to Memory
ROM:40017B50 058 68 46			     MOV	     R0, SP				   ; Rd	= Op2
ROM:40017B52 058 CD F8 04 B0		     STR.W	     R11, [SP,#0x58+var_54]		   ; Store to Memory
ROM:40017B56 058 B0 47			     BLX	     R6					   ; Branch with Link and Exchange (register indirect)
ROM:40017B56
ROM:40017B58 058 38 B9			     CBNZ	     R0, loc_40017B6A			   ; Compare and Branch	on Non-Zero
ROM:40017B58
ROM:40017B5A
ROM:40017B5A		     loc_40017B5A							   ; CODE XREF:	process_non_memory_bootup:loc_40017B6Cj
ROM:40017B5A 058 06 98			     LDR	     R0, [SP,#0x58+var_40]		   ; Load from Memory
ROM:40017B5C 058 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40017B5E 058 06 D1			     BNE	     loc_40017B6E			   ; Branch
ROM:40017B5E
ROM:40017B60 058 D9 F8 10 00		     LDR.W	     R0, [R9,#0x10]			   ; Load from Memory
ROM:40017B64 058 00 1B			     SUBS	     R0, R0, R4				   ; Rd	= Op1 -	Op2
ROM:40017B66 058 50 45			     CMP	     R0, R10				   ; Set cond. codes on	Op1 - Op2
ROM:40017B68 058 00 E0			     B		     loc_40017B6C			   ; Branch
ROM:40017B68
ROM:40017B6A		     ; ---------------------------------------------------------------------------
ROM:40017B6A
ROM:40017B6A		     loc_40017B6A							   ; CODE XREF:	process_non_memory_bootup+72j
ROM:40017B6A											   ; process_non_memory_bootup+128j ...
ROM:40017B6A 058 13 E0			     B		     loc_40017B94			   ; Branch
ROM:40017B6A
ROM:40017B6C		     ; ---------------------------------------------------------------------------
ROM:40017B6C
ROM:40017B6C		     loc_40017B6C							   ; CODE XREF:	process_non_memory_bootup+170j
ROM:40017B6C 058 F5 D3			     BCC	     loc_40017B5A			   ; Branch
ROM:40017B6C
ROM:40017B6E
ROM:40017B6E		     loc_40017B6E							   ; CODE XREF:	process_non_memory_bootup+166j
ROM:40017B6E 058 06 98			     LDR	     R0, [SP,#0x58+var_40]		   ; Load from Memory
ROM:40017B70 058 80 B9			     CBNZ	     R0, loc_40017B94			   ; Compare and Branch	on Non-Zero
ROM:40017B70
ROM:40017B72 058 D8 F8 00 00		     LDR.W	     R0, [R8]				   ; Load from Memory
ROM:40017B76 058 40 F4 00 40		     ORR.W	     R0, R0, #0x8000			   ; Rd	= Op1 |	Op2
ROM:40017B7A 058 C8 F8 00 00		     STR.W	     R0, [R8]				   ; Store to Memory
ROM:40017B7E 058 2A 46			     MOV	     R2, R5				   ; Rd	= Op2
ROM:40017B80 058 16 98			     LDR	     R0, [SP,#0x58+arg_0]		   ; Load from Memory
ROM:40017B82 058 39 46			     MOV	     R1, R7				   ; Rd	= Op2
ROM:40017B84 058 07 71			     STRB	     R7, [R0,#4]			   ; Store to Memory
ROM:40017B86 058 09 98			     LDR	     R0, [SP,#0x58+var_34]		   ; Load from Memory
ROM:40017B88 058 16 9B			     LDR	     R3, [SP,#0x58+arg_0]		   ; Load from Memory
ROM:40017B8A 058 00 88			     LDRH	     R0, [R0]				   ; Load from Memory
ROM:40017B8C 058 02 F0 46 F8		     BL		     boot_peripheral_image_auth_exec	   ; Branch with Link
ROM:40017B8C 058
ROM:40017B90 058 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017B92 058 3E E7			     B		     loc_40017A12			   ; Branch
ROM:40017B92
ROM:40017B94		     ; ---------------------------------------------------------------------------
ROM:40017B94
ROM:40017B94		     loc_40017B94							   ; CODE XREF:	process_non_memory_bootup+9Ej
ROM:40017B94											   ; process_non_memory_bootup+C0j ...
ROM:40017B94 058 D8 F8 00 00		     LDR.W	     R0, [R8]				   ; Load from Memory
ROM:40017B98 058 40 F4 80 30		     ORR.W	     R0, R0, #0x10000			   ; Rd	= Op1 |	Op2
ROM:40017B9C 058 C8 F8 00 00		     STR.W	     R0, [R8]				   ; Store to Memory
ROM:40017BA0 058 07 98			     LDR	     R0, [SP,#0x58+var_3C]		   ; Load from Memory
ROM:40017BA2 058 80 47			     BLX	     R0					   ; Branch with Link and Exchange (register indirect)
ROM:40017BA2
ROM:40017BA4 058 34 E7			     B		     boot_cycle_next			   ; Branch
ROM:40017BA4
ROM:40017BA4		     ; End of function process_non_memory_bootup
ROM:40017BA4
ROM:40017BA4		     ; ---------------------------------------------------------------------------
ROM:40017BA6 00	00			     DCB 0, 0
ROM:40017BA8 28	AF 01 00     dword_40017BA8  DCD 0x1AF28					   ; DATA XREF:	process_non_memory_bootup:loc_40017A18r
ROM:40017BA8											   ; process_non_memory_bootup+38r
ROM:40017BAC B0	FF 20 40     off_40017BAC    DCD memory_buffer					   ; DATA XREF:	process_non_memory_bootup+22r
ROM:40017BB0 00	00 20 40     off_40017BB0    DCD downloaded_image				   ; DATA XREF:	process_non_memory_bootup+5Cr
ROM:40017BB4 00	80 20 40     off_40017BB4    DCD downloaded_image+0x8000			   ; DATA XREF:	process_non_memory_bootup:loc_40017A58r
ROM:40017BB8 00	00 32 48     dword_40017BB8  DCD TIMER_32K_BASE					   ; DATA XREF:	process_non_memory_bootup+A0r
ROM:40017BBC 02	00 03 F0     dword_40017BBC  DCD PERIPHERAL_BOOT				   ; DATA XREF:	process_non_memory_bootup+FAr
ROM:40017BC0 FF	EF 20 40     off_40017BC0    DCD downloaded_image+0xEFFF			   ; DATA XREF:	process_non_memory_bootup+146r
ROM:40017BC4
ROM:40017BC4		     ; =============== S U B R O U T I N E =======================================
ROM:40017BC4
ROM:40017BC4
ROM:40017BC4		     sub_40017BC4
ROM:40017BC4 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40017BC6 008 0A 68			     LDR	     R2, [R1]				   ; Load from Memory
ROM:40017BC8 008 00 69			     LDR	     R0, [R0,#0x10]			   ; Load from Memory
ROM:40017BCA 008 00 EB 42 23		     ADD.W	     R3, R0, R2,LSL#9			   ; Rd	= Op1 +	Op2
ROM:40017BCE 008 48 68			     LDR	     R0, [R1,#4]			   ; Load from Memory
ROM:40017BD0 008 42 02			     LSLS	     R2, R0, #9				   ; num
ROM:40017BD2 008 88 68			     LDR	     R0, [R1,#8]			   ; destination
ROM:40017BD4 008 19 46			     MOV	     R1, R3				   ; source
ROM:40017BD6 008 FC F7 74 EF		     BLX	     standard_memmove			   ; Branch with Link and Exchange (immediate address)
ROM:40017BD6 008
ROM:40017BDA 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017BDC 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40017BDC
ROM:40017BDC		     ; End of function sub_40017BC4
ROM:40017BDC
ROM:40017BDC		     ; ---------------------------------------------------------------------------
ROM:40017BDE 00	00			     DCB 0, 0
ROM:40017BE0
ROM:40017BE0		     ; =============== S U B R O U T I N E =======================================
ROM:40017BE0
ROM:40017BE0
ROM:40017BE0		     parse_CHRAM_block							   ; CODE XREF:	parse_CH_table+58p
ROM:40017BE0 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40017BE2 010 4F F0 DA 45		     MOV.W	     R5, #OMAP3430_SDRC_BASE		   ; Rd	= Op2
ROM:40017BE6 010 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:40017BE8 010 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:40017BEA 010 20 6D			     LDR	     R0, [R4,#0x50]			   ; Load from Memory
ROM:40017BEC 010 80 07			     LSLS	     R0, R0, #0x1E			   ; Logical Shift Left
ROM:40017BEE 010 01 D1			     BNE	     continue				   ; Branch
ROM:40017BEE
ROM:40017BF0 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017BF2 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40017BF2
ROM:40017BF4		     ; ---------------------------------------------------------------------------
ROM:40017BF4
ROM:40017BF4		     continue								   ; CODE XREF:	parse_CHRAM_block+Ej
ROM:40017BF4 010 FC F7 C4 EE		     BLX	     wakeup_wait_for_0_SDRC_semaphore	   ; Branch with Link and Exchange (immediate address)
ROM:40017BF4 010
ROM:40017BF8 010 28 69			     LDR	     R0, [R5,#0x10]			   ; Load from Memory
ROM:40017BFA 010 21 88			     LDRH	     R1, [R4]				   ; Load from Memory
ROM:40017BFC 010 20 F0 18 00		     BIC.W	     R0, R0, #0x18			   ; Rd	= Op1 &	~Op2
ROM:40017C00 010 01 F0 18 01		     AND.W	     R1, R1, #0x18			   ; Rd	= Op1 &	Op2
ROM:40017C04 010 08 43			     ORRS	     R0, R1				   ; Rd	= Op1 |	Op2
ROM:40017C06 010 28 61			     STR	     R0, [R5,#0x10]			   ; Store to Memory
ROM:40017C08 010 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40017C0A 010 02 F0 31 F8		     BL		     sub_40019C70			   ; Branch with Link
ROM:40017C0A 010
ROM:40017C0E 010 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40017C10 010 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40017C12 010 02 F0 63 F8		     BL		     sub_40019CDC			   ; Branch with Link
ROM:40017C12 010
ROM:40017C16 010 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:40017C18 010 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40017C1A 010 02 F0 5F F8		     BL		     sub_40019CDC			   ; Branch with Link
ROM:40017C1A 010
ROM:40017C1E 010 C1 20			     MOVS	     R0, #0xC1 ; '¡'			   ; Rd	= Op2
ROM:40017C20 010 28 67			     STR	     R0, [R5,#0x70]			   ; Store to Memory
ROM:40017C22 010 60 69			     LDR	     R0, [R4,#0x14]			   ; Load from Memory
ROM:40017C24 010 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017C26 010 06 D0			     BEQ	     loc_40017C36			   ; Branch
ROM:40017C26
ROM:40017C28 010 03 28			     CMP	     R0, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40017C2A 010 04 D0			     BEQ	     loc_40017C36			   ; Branch
ROM:40017C2A
ROM:40017C2C 010 20 6B			     LDR	     R0, [R4,#0x30]			   ; Load from Memory
ROM:40017C2E 010 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017C30 010 01 D0			     BEQ	     loc_40017C36			   ; Branch
ROM:40017C30
ROM:40017C32 010 03 28			     CMP	     R0, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40017C34 010 05 D1			     BNE	     loc_40017C42			   ; Branch
ROM:40017C34
ROM:40017C36
ROM:40017C36		     loc_40017C36							   ; CODE XREF:	parse_CHRAM_block+46j
ROM:40017C36											   ; parse_CHRAM_block+4Aj ...
ROM:40017C36 010 0A 49			     LDR	     R1, =TIMER_32K_BASE		   ; Load from Memory
ROM:40017C38 010 08 69			     LDR	     R0, [R1,#0x10]			   ; Load from Memory
ROM:40017C38
ROM:40017C3A
ROM:40017C3A		     loc_40017C3A							   ; CODE XREF:	parse_CHRAM_block+60j
ROM:40017C3A 010 0A 69			     LDR	     R2, [R1,#0x10]			   ; Load from Memory
ROM:40017C3C 010 12 1A			     SUBS	     R2, R2, R0				   ; Rd	= Op1 -	Op2
ROM:40017C3E 010 0D 2A			     CMP	     R2, #0xD				   ; Set cond. codes on	Op1 - Op2
ROM:40017C40 010 FB D3			     BCC	     loc_40017C3A			   ; Branch
ROM:40017C40
ROM:40017C42
ROM:40017C42		     loc_40017C42							   ; CODE XREF:	parse_CHRAM_block+54j
ROM:40017C42 010 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40017C44 010 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40017C46 010 02 F0 75 F8		     BL		     sub_40019D34			   ; Branch with Link
ROM:40017C46 010
ROM:40017C4A 010 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:40017C4C 010 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40017C4E 010 02 F0 71 F8		     BL		     sub_40019D34			   ; Branch with Link
ROM:40017C4E 010
ROM:40017C52 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017C54 010 E8 64			     STR	     R0, [R5,#0x4C]			   ; Store to Memory
ROM:40017C56 010 FC F7 A6 EE		     BLX	     wakeup_set_0_to_SDRC_module_semaphore ; Branch with Link and Exchange (immediate address)
ROM:40017C56 010
ROM:40017C5A 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017C5C 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40017C5C
ROM:40017C5C		     ; End of function parse_CHRAM_block
ROM:40017C5C
ROM:40017C5C		     ; ---------------------------------------------------------------------------
ROM:40017C5E 00	00			     DCW 0
ROM:40017C60 00	00 32 48     dword_40017C60  DCD TIMER_32K_BASE					   ; DATA XREF:	parse_CHRAM_block:loc_40017C36r
ROM:40017C64
ROM:40017C64		     ; =============== S U B R O U T I N E =======================================
ROM:40017C64
ROM:40017C64
ROM:40017C64		     ; int __cdecl security_call_SSID_0x04(void	*pa)
ROM:40017C64		     security_call_SSID_0x04						   ; CODE XREF:	security_ISW_authentication+Cp
ROM:40017C64 000 1C B5			     PUSH	     {R2-R4,LR}				   ; stack = stack + [R2, R3, R4, LR] stack_head
ROM:40017C66 010 02 23			     MOVS	     R3, #2				   ; params_count
ROM:40017C68 010 01 22			     MOVS	     R2, #1				   ; flag
ROM:40017C6A 010 CD E9 00 01		     STRD.W	     R0, R1, [SP]			   ; Store pair	of registers
ROM:40017C6E 010 00 21			     MOVS	     R1, #0				   ; proc_id
ROM:40017C70 010 04 20			     MOVS	     R0, #4				   ; ssid
ROM:40017C72 010 00 F0 0A F8		     BL		     security_monitor_parse_flags_and_call ; Branch with Link
ROM:40017C72 010
ROM:40017C76 010 1C BD			     POP	     {R2-R4,PC}				   ; Pop registers
ROM:40017C76
ROM:40017C76		     ; End of function security_call_SSID_0x04
ROM:40017C76
ROM:40017C78
ROM:40017C78		     ; =============== S U B R O U T I N E =======================================
ROM:40017C78
ROM:40017C78
ROM:40017C78		     ; int __cdecl security_call_SSID_0x03(void	*pa)
ROM:40017C78		     security_call_SSID_0x03						   ; CODE XREF:	security_check_CertISW+88p
ROM:40017C78
ROM:40017C78		     params	     = -8
ROM:40017C78
ROM:40017C78 000 08 B5			     PUSH	     {R3,LR}				   ; params_addr
ROM:40017C7A 008 00 22			     MOVS	     R2, #0				   ; flag
ROM:40017C7C 008 01 23			     MOVS	     R3, #1				   ; params_count
ROM:40017C7E 008 11 46			     MOV	     R1, R2				   ; proc_id
ROM:40017C80 008 00 90			     STR	     R0, [SP,#8+params]			   ; params_addr
ROM:40017C82 008 03 20			     MOVS	     R0, #3				   ; ssid
ROM:40017C84 008 00 F0 01 F8		     BL		     security_monitor_parse_flags_and_call ; Branch with Link
ROM:40017C84 008
ROM:40017C88 008 08 BD			     POP	     {R3,PC}				   ; Pop registers
ROM:40017C88
ROM:40017C88		     ; End of function security_call_SSID_0x03
ROM:40017C88
ROM:40017C8A
ROM:40017C8A		     ; =============== S U B R O U T I N E =======================================
ROM:40017C8A
ROM:40017C8A
ROM:40017C8A		     ; __int32 __fastcall security_monitor_parse_flags_and_call(__int32	ssid, __int32 proc_id, __int32 flag, __int32 params_count, void	*params)
ROM:40017C8A		     security_monitor_parse_flags_and_call				   ; CODE XREF:	security_call_SSID_0x04+Ep
ROM:40017C8A											   ; security_call_SSID_0x03+Cp ...
ROM:40017C8A
ROM:40017C8A		     caller_address  = -0x14
ROM:40017C8A		     ssid	     = -0x10
ROM:40017C8A		     proc_id	     = -0xC
ROM:40017C8A		     flag	     = -8
ROM:40017C8A		     params_count    = -4
ROM:40017C8A		     params	     =	0
ROM:40017C8A
ROM:40017C8A 000 0F B4			     PUSH	     {R0-R3}				   ; stack = [R0,R1,R2,R3,R4,LR] stack_head
ROM:40017C8C 010 10 B5			     PUSH	     {R4,LR}				   ; params
ROM:40017C8E 018 05 AB			     ADD	     R3, SP, #0x18+params_count		   ; params_count
ROM:40017C90 018 04 9A			     LDR	     R2, [SP,#0x18+flag]		   ; flag
ROM:40017C92 018 FD F7 74 EB		     BLX	     security_monitor_call		   ; Branch with Link and Exchange (immediate address)
ROM:40017C92 018
ROM:40017C96 018 10 BC			     POP	     {R4}				   ; Pop registers
ROM:40017C98 014 5D F8 14 FB		     LDR.W	     PC, [SP+0x14+caller_address],#0x14	   ; returning back to the caller function
ROM:40017C98 014
ROM:40017C98		     ; End of function security_monitor_parse_flags_and_call
ROM:40017C98
ROM:40017C9C
ROM:40017C9C		     ; =============== S U B R O U T I N E =======================================
ROM:40017C9C
ROM:40017C9C		     ; SECURITY	SERVICE: Load Keys (CertPK) to Secure RAM
ROM:40017C9C
ROM:40017C9C		     ; int __cdecl security_call_SSID_0x01(void	*pa)
ROM:40017C9C		     security_call_SSID_0x01						   ; CODE XREF:	security_check_CertISW+64p
ROM:40017C9C
ROM:40017C9C		     params	     = -8
ROM:40017C9C
ROM:40017C9C 000 08 B5			     PUSH	     {R3,LR}				   ; params_addr
ROM:40017C9E 008 01 23			     MOVS	     R3, #1				   ; params_count
ROM:40017CA0 008 00 22			     MOVS	     R2, #0				   ; long ProcID = 0;
ROM:40017CA2 008 00 90			     STR	     R0, [SP,#8+params]			   ; params_addr
ROM:40017CA4 008 11 46			     MOV	     R1, R2				   ; long ProcID = 0;
ROM:40017CA6 008 18 46			     MOV	     R0, R3				   ; long SSID = 1;
ROM:40017CA8 008 FF F7 EF FF		     BL		     security_monitor_parse_flags_and_call ; Branch with Link
ROM:40017CA8 008
ROM:40017CAC 008 08 BD			     POP	     {R3,PC}				   ; Pop registers
ROM:40017CAC
ROM:40017CAC		     ; End of function security_call_SSID_0x01
ROM:40017CAC
ROM:40017CAE
ROM:40017CAE		     ; =============== S U B R O U T I N E =======================================
ROM:40017CAE
ROM:40017CAE
ROM:40017CAE		     ; int __cdecl security_call_SSID_0x1E(void	*pa)
ROM:40017CAE		     security_call_SSID_0x1E						   ; CODE XREF:	ROM_CRC_check+7Ep
ROM:40017CAE
ROM:40017CAE		     params	     = -8
ROM:40017CAE
ROM:40017CAE 000 08 B5			     PUSH	     {R3,LR}				   ; params_addr
ROM:40017CB0 008 00 22			     MOVS	     R2, #0				   ; flag
ROM:40017CB2 008 01 23			     MOVS	     R3, #1				   ; params_count
ROM:40017CB4 008 11 46			     MOV	     R1, R2				   ; long ProcID = 0;
ROM:40017CB6 008 00 90			     STR	     R0, [SP,#8+params]			   ; params_addr
ROM:40017CB8 008 1E 20			     MOVS	     R0, #0x1E				   ; long SSID = 0x1E;
ROM:40017CBA 008 FF F7 E6 FF		     BL		     security_monitor_parse_flags_and_call ; Branch with Link
ROM:40017CBA 008
ROM:40017CBE 008 08 BD			     POP	     {R3,PC}				   ; Pop registers
ROM:40017CBE
ROM:40017CBE		     ; End of function security_call_SSID_0x1E
ROM:40017CBE
ROM:40017CC0
ROM:40017CC0		     ; =============== S U B R O U T I N E =======================================
ROM:40017CC0
ROM:40017CC0
ROM:40017CC0		     ; int __cdecl security_call_SSID_0x02(void	*pa)
ROM:40017CC0		     security_call_SSID_0x02						   ; CODE XREF:	security_check_CertISW+7Ap
ROM:40017CC0
ROM:40017CC0		     params	     = -8
ROM:40017CC0
ROM:40017CC0 000 08 B5			     PUSH	     {R3,LR}				   ; params_addr
ROM:40017CC2 008 00 22			     MOVS	     R2, #0				   ; flag
ROM:40017CC4 008 01 23			     MOVS	     R3, #1				   ; params_count
ROM:40017CC6 008 11 46			     MOV	     R1, R2				   ; long ProcID = 0;
ROM:40017CC8 008 00 90			     STR	     R0, [SP,#8+params]			   ; params_addr
ROM:40017CCA 008 02 20			     MOVS	     R0, #2				   ; long SSID = 2;
ROM:40017CCC 008 FF F7 DD FF		     BL		     security_monitor_parse_flags_and_call ; Branch with Link
ROM:40017CCC 008
ROM:40017CD0 008 08 BD			     POP	     {R3,PC}				   ; Pop registers
ROM:40017CD0
ROM:40017CD0		     ; End of function security_call_SSID_0x02
ROM:40017CD0
ROM:40017CD2
ROM:40017CD2		     ; =============== S U B R O U T I N E =======================================
ROM:40017CD2
ROM:40017CD2
ROM:40017CD2		     ; int __cdecl security_call_SSID_0x1F(void	*pa)
ROM:40017CD2		     security_call_SSID_0x1F						   ; CODE XREF:	ROM_CRC_check+84p
ROM:40017CD2
ROM:40017CD2		     params	     = -8
ROM:40017CD2
ROM:40017CD2 000 08 B5			     PUSH	     {R3,LR}				   ; params_addr
ROM:40017CD4 008 00 22			     MOVS	     R2, #0				   ; flag
ROM:40017CD6 008 01 23			     MOVS	     R3, #1				   ; params_count
ROM:40017CD8 008 11 46			     MOV	     R1, R2				   ; long ProcID = 0;
ROM:40017CDA 008 00 90			     STR	     R0, [SP,#8+params]			   ; params_addr
ROM:40017CDC 008 1F 20			     MOVS	     R0, #0x1F				   ; long SSID = 0x1F;
ROM:40017CDE 008 FF F7 D4 FF		     BL		     security_monitor_parse_flags_and_call ; Branch with Link
ROM:40017CDE 008
ROM:40017CE2 008 08 BD			     POP	     {R3,PC}				   ; Pop registers
ROM:40017CE2
ROM:40017CE2		     ; End of function security_call_SSID_0x1F
ROM:40017CE2
ROM:40017CE4
ROM:40017CE4		     ; =============== S U B R O U T I N E =======================================
ROM:40017CE4
ROM:40017CE4		     ; API_HAL_KM_CRC_READ
ROM:40017CE4
ROM:40017CE4		     ; int __cdecl security_call_SSID_0x22(void	*pa)
ROM:40017CE4		     security_call_SSID_0x22						   ; CODE XREF:	ROM_CRC_check+94p
ROM:40017CE4 000 01 23			     MOVS	     R3, #1				   ; params_count
ROM:40017CE6 000 00 22			     MOVS	     R2, #0				   ; flag
ROM:40017CE8 000 22 20			     MOVS	     R0, #0x22 ; '"'                       ; long SSID = 0x22;
ROM:40017CEA 000 11 46			     MOV	     R1, R2				   ; long ProcID = 0;
ROM:40017CEC 000 FF F7 CD BF		     B.W	     security_monitor_parse_flags_and_call ; Branch
ROM:40017CEC 000
ROM:40017CEC		     ; End of function security_call_SSID_0x22
ROM:40017CEC
ROM:40017CF0
ROM:40017CF0		     ; =============== S U B R O U T I N E =======================================
ROM:40017CF0
ROM:40017CF0
ROM:40017CF0		     ; int __cdecl load_speedup_table(int arg)
ROM:40017CF0		     load_speedup_table							   ; CODE XREF:	security_check_CertISW:enable_speedupp
ROM:40017CF0
ROM:40017CF0		     speedup_struc   = -0x124
ROM:40017CF0		     var_120	     = -0x120
ROM:40017CF0		     var_1C	     = -0x1C
ROM:40017CF0		     var_18	     = -0x18
ROM:40017CF0
ROM:40017CF0 000 35 49			     LDR	     R1, =memory_buffer			   ; Load from Memory
ROM:40017CF2 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:40017CF4 014 0A 68			     LDR	     R2, [R1]				   ; Load from Memory
ROM:40017CF6 014 C5 B0			     SUB	     SP, SP, #0x114			   ; Rd	= Op1 -	Op2
ROM:40017CF8 128 42 F0 00 62		     ORR.W	     R2, R2, #tracing_Speedup_parsing	   ; Rd	= Op1 |	Op2
ROM:40017CFC 128 0A 60			     STR	     R2, [R1]				   ; Store to Memory
ROM:40017CFE 128 33 4B			     LDR	     R3, =0x16793A22			   ; search for	magic value in ISW for finding base of SPEED_UP	structure
ROM:40017D00 128 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:40017D02 128 9A 42			     CMP	     R2, R3				   ; Set cond. codes on	Op1 - Op2
ROM:40017D04 128 06 D0			     BEQ	     parse_speedup			   ; magic found!
ROM:40017D04
ROM:40017D06 128 08 68			     LDR	     R0, [R1]				   ; Load from Memory
ROM:40017D08 128 40 F0 80 50		     ORR.W	     R0, R0, #0x10000000		   ; Rd	= Op1 |	Op2
ROM:40017D0C 128 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:40017D0E 128 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017D0E
ROM:40017D10
ROM:40017D10		     return								   ; CODE XREF:	load_speedup_table+D4j
ROM:40017D10 128 45 B0			     ADD	     SP, SP, #0x114			   ; Rd	= Op1 +	Op2
ROM:40017D12 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:40017D12
ROM:40017D14		     ; ---------------------------------------------------------------------------
ROM:40017D14
ROM:40017D14		     parse_speedup							   ; CODE XREF:	load_speedup_table+14j
ROM:40017D14 128 01 46			     MOV	     R1, R0				   ; source
ROM:40017D16 128 4F F4 88 72		     MOV.W	     R2, #0x110				   ; num
ROM:40017D1A 128 01 A8			     ADD	     R0, SP, #0x128+speedup_struc	   ; destination
ROM:40017D1C 128 FC F7 3A EF		     BLX	     standard_memcpy_word		   ; Branch with Link and Exchange (immediate address)
ROM:40017D1C 128
ROM:40017D20 128 2B 4C			     LDR	     R4, =0x3FFE8000			   ; Load from Memory
ROM:40017D22 128 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:40017D24 128 01 26			     MOVS	     R6, #1				   ; Rd	= Op2
ROM:40017D26 128 01 AD			     ADD	     R5, SP, #0x128+speedup_struc	   ; Rd	= Op1 +	Op2
ROM:40017D26
ROM:40017D28
ROM:40017D28		     entry_set_loop							   ; CODE XREF:	load_speedup_table+D0j
ROM:40017D28 128 05 EB C2 01		     ADD.W	     R1, R5, R2,LSL#3			   ; Rd	= Op1 +	Op2
ROM:40017D2C 128 02 9B			     LDR	     R3, [SP,#0x128+var_120]		   ; Load from Memory
ROM:40017D2E 128 88 68			     LDR	     R0, [R1,#8]			   ; Load from Memory
ROM:40017D30 128 06 FA 02 FC		     LSL.W	     R12, R6, R2			   ; Logical Shift Left
ROM:40017D34 128 C9 68			     LDR	     R1, [R1,#0xC]			   ; Load from Memory
ROM:40017D36 128 13 EA 0C 0F		     TST.W	     R3, R12				   ; Set cond. codes on	Op1 & Op2
ROM:40017D3A 128 20 F0 01 07		     BIC.W	     R7, R0, #1				   ; Rd	= Op1 &	~Op2
ROM:40017D3E 128 3D D0			     BEQ	     next_entry				   ; Branch
ROM:40017D3E
ROM:40017D40 128 A0 F1 90 43		     SUB.W	     R3, R0, #OMAP3430_L4_BASE		   ; Rd	= Op1 -	Op2
ROM:40017D44 128 B3 F5 84 2F		     CMP.W	     R3, #0x42000			   ; Set cond. codes on	Op1 - Op2
ROM:40017D48 128 0D D3			     BCC	     memory_entry			   ; Branch
ROM:40017D48
ROM:40017D4A 128 A0 F5 C0 33		     SUB.W	     R3, R0, #0x18000			   ; Rd	= Op1 -	Op2
ROM:40017D4E 128 A3 42			     CMP	     R3, R4				   ; Set cond. codes on	Op1 - Op2
ROM:40017D50 128 09 D3			     BCC	     memory_entry			   ; Branch
ROM:40017D50
ROM:40017D52 128 A0 F1 DA 43		     SUB.W	     R3, R0, #OMAP3430_SDRC_BASE	   ; Rd	= Op1 -	Op2
ROM:40017D56 128 E8 2B			     CMP	     R3, #0xE8 ; 'Ë'			   ; Set cond. codes on	Op1 - Op2
ROM:40017D58 128 05 D3			     BCC	     memory_entry			   ; Branch
ROM:40017D58
ROM:40017D5A 128 A0 F1 DC 43		     SUB.W	     R3, R0, #OMAP3430_GPMC_BASE	   ; Rd	= Op1 -	Op2
ROM:40017D5E 128 40 F2 3A 2C		     MOVW	     R12, #0x23A			   ; Rd	= Op2
ROM:40017D62 128 63 45			     CMP	     R3, R12				   ; Set cond. codes on	Op1 - Op2
ROM:40017D64 128 2A D2			     BCS	     next_entry				   ; Branch
ROM:40017D64
ROM:40017D66
ROM:40017D66		     memory_entry							   ; CODE XREF:	load_speedup_table+58j
ROM:40017D66											   ; load_speedup_table+60j ...
ROM:40017D66 128 DD F8 10 C1		     LDR.W	     R12, [SP,#0x128+var_18]		   ; Load from Memory
ROM:40017D6A 128 43 9B			     LDR	     R3, [SP,#0x128+var_1C]		   ; Load from Memory
ROM:40017D6C 128 2C FA 02 FC		     LSR.W	     R12, R12, R2			   ; Logical Shift Right
ROM:40017D70 128 D3 40			     LSRS	     R3, R2				   ; Logical Shift Right
ROM:40017D72 128 0C F0 01 0C		     AND.W	     R12, R12, #1			   ; Rd	= Op1 &	Op2
ROM:40017D76 128 03 F0 01 03		     AND.W	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:40017D7A 128 53 EA 4C 03		     ORRS.W	     R3, R3, R12,LSL#1			   ; Rd	= Op1 |	Op2
ROM:40017D7E 128 06 D0			     BEQ	     loc_40017D8E			   ; Branch
ROM:40017D7E
ROM:40017D80 128 01 2B			     CMP	     R3, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017D82 128 12 D0			     BEQ	     loc_40017DAA			   ; Branch
ROM:40017D82
ROM:40017D84 128 02 2B			     CMP	     R3, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40017D86 128 15 D0			     BEQ	     loc_40017DB4			   ; Branch
ROM:40017D86
ROM:40017D88 128 03 2B			     CMP	     R3, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40017D8A 128 17 D1			     BNE	     next_entry				   ; Branch
ROM:40017D8A
ROM:40017D8C 128 09 E0			     B		     loc_40017DA2			   ; Branch
ROM:40017D8C
ROM:40017D8E		     ; ---------------------------------------------------------------------------
ROM:40017D8E
ROM:40017D8E		     loc_40017D8E							   ; CODE XREF:	load_speedup_table+8Ej
ROM:40017D8E 128 A0 F5 C0 33		     SUB.W	     R3, R0, #0x18000			   ; Rd	= Op1 -	Op2
ROM:40017D92 128 A3 42			     CMP	     R3, R4				   ; Set cond. codes on	Op1 - Op2
ROM:40017D94 128 03 D2			     BCS	     loc_40017D9E			   ; Branch
ROM:40017D94
ROM:40017D96 128 C3 07			     LSLS	     R3, R0, #0x1F			   ; Logical Shift Left
ROM:40017D98 128 01 D0			     BEQ	     loc_40017D9E			   ; Branch
ROM:40017D98
ROM:40017D9A 128 39 80			     STRH	     R1, [R7]				   ; Store to Memory
ROM:40017D9C 128 0E E0			     B		     next_entry				   ; Branch
ROM:40017D9C
ROM:40017D9E		     ; ---------------------------------------------------------------------------
ROM:40017D9E
ROM:40017D9E		     loc_40017D9E							   ; CODE XREF:	load_speedup_table+A4j
ROM:40017D9E											   ; load_speedup_table+A8j
ROM:40017D9E 128 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40017DA0 128 0C E0			     B		     next_entry				   ; Branch
ROM:40017DA0
ROM:40017DA2		     ; ---------------------------------------------------------------------------
ROM:40017DA2
ROM:40017DA2		     loc_40017DA2							   ; CODE XREF:	load_speedup_table+9Cj
ROM:40017DA2											   ; load_speedup_table+B6j
ROM:40017DA2 128 03 68			     LDR	     R3, [R0]				   ; Load from Memory
ROM:40017DA4 128 8B 42			     CMP	     R3, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40017DA6 128 FC D1			     BNE	     loc_40017DA2			   ; Branch
ROM:40017DA6
ROM:40017DA8 128 08 E0			     B		     next_entry				   ; Branch
ROM:40017DA8
ROM:40017DAA		     ; ---------------------------------------------------------------------------
ROM:40017DAA
ROM:40017DAA		     loc_40017DAA							   ; CODE XREF:	load_speedup_table+92j
ROM:40017DAA											   ; load_speedup_table+C0j
ROM:40017DAA 128 03 68			     LDR	     R3, [R0]				   ; Load from Memory
ROM:40017DAC 128 CB 40			     LSRS	     R3, R1				   ; Logical Shift Right
ROM:40017DAE 128 DB 07			     LSLS	     R3, R3, #0x1F			   ; Logical Shift Left
ROM:40017DB0 128 FB D1			     BNE	     loc_40017DAA			   ; Branch
ROM:40017DB0
ROM:40017DB2 128 03 E0			     B		     next_entry				   ; Branch
ROM:40017DB2
ROM:40017DB4		     ; ---------------------------------------------------------------------------
ROM:40017DB4
ROM:40017DB4		     loc_40017DB4							   ; CODE XREF:	load_speedup_table+96j
ROM:40017DB4											   ; load_speedup_table+CAj
ROM:40017DB4 128 03 68			     LDR	     R3, [R0]				   ; Load from Memory
ROM:40017DB6 128 CB 40			     LSRS	     R3, R1				   ; Logical Shift Right
ROM:40017DB8 128 DB 07			     LSLS	     R3, R3, #0x1F			   ; Logical Shift Left
ROM:40017DBA 128 FB D0			     BEQ	     loc_40017DB4			   ; Branch
ROM:40017DBA
ROM:40017DBC
ROM:40017DBC		     next_entry								   ; CODE XREF:	load_speedup_table+4Ej
ROM:40017DBC											   ; load_speedup_table+74j ...
ROM:40017DBC 128 52 1C			     ADDS	     R2, R2, #1				   ; Rd	= Op1 +	Op2
ROM:40017DBE 128 20 2A			     CMP	     R2, #32				   ; Set cond. codes on	Op1 - Op2
ROM:40017DC0 128 B2 D3			     BCC	     entry_set_loop			   ; Branch
ROM:40017DC0
ROM:40017DC2 128 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017DC4 128 A4 E7			     B		     return				   ; Branch
ROM:40017DC4
ROM:40017DC4		     ; End of function load_speedup_table
ROM:40017DC4
ROM:40017DC4		     ; ---------------------------------------------------------------------------
ROM:40017DC6 00	00			     DCW 0
ROM:40017DC8 B0	FF 20 40     memory_buffer_ptr DCD memory_buffer				   ; DATA XREF:	load_speedup_tabler
ROM:40017DCC 22	3A 79 16     magic_value     DCD 0x16793A22					   ; DATA XREF:	load_speedup_table+Er
ROM:40017DD0 00	80 FE 3F     dword_40017DD0  DCD 0x3FFE8000					   ; DATA XREF:	load_speedup_table+30r
ROM:40017DD4
ROM:40017DD4		     ; =============== S U B R O U T I N E =======================================
ROM:40017DD4
ROM:40017DD4
ROM:40017DD4		     L4_unkn_boot							   ; DATA XREF:	ROM:4001AEE0o
ROM:40017DD4
ROM:40017DD4		     var_34	     = -0x34
ROM:40017DD4		     var_30	     = -0x30
ROM:40017DD4		     var_2C	     = -0x2C
ROM:40017DD4		     var_28	     = -0x28
ROM:40017DD4		     var_24	     = -0x24
ROM:40017DD4		     var_18	     = -0x18
ROM:40017DD4
ROM:40017DD4 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:40017DD6 014 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40017DD8 014 00 69			     LDR	     R0, [R0,#0x10]			   ; Load from Memory
ROM:40017DDA 014 89 B0			     SUB	     SP, SP, #0x24			   ; Rd	= Op1 -	Op2
ROM:40017DDC 038 1A 4C			     LDR	     R4, =TIMER_32K_BASE		   ; Load from Memory
ROM:40017DDE 038 00 88			     LDRH	     R0, [R0]				   ; Load from Memory
ROM:40017DE0 038 40 05			     LSLS	     R0, R0, #0x15			   ; Logical Shift Left
ROM:40017DE2 038 0E D4			     BMI	     L4_unkn_start_talk			   ; Branch
ROM:40017DE2
ROM:40017DE4 038 25 69			     LDR	     R5, [R4,#0x10]			   ; Load from Memory
ROM:40017DE6 038 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017DE8 038 C7 03			     LSLS	     R7, R0, #15			   ; Logical Shift Left
ROM:40017DEA 038 01 E0			     B		     loc_40017DF0			   ; Branch
ROM:40017DEA
ROM:40017DEC		     ; ---------------------------------------------------------------------------
ROM:40017DEC
ROM:40017DEC		     L4_unkn_check_status						   ; CODE XREF:	L4_unkn_boot+26j
ROM:40017DEC 038 00 F0 5E F8		     BL		     L4_unkn_check_status		   ; Branch with Link
ROM:40017DEC 038
ROM:40017DF0
ROM:40017DF0		     loc_40017DF0							   ; CODE XREF:	L4_unkn_boot+16j
ROM:40017DF0 038 21 69			     LDR	     R1, [R4,#0x10]			   ; Load from Memory
ROM:40017DF2 038 49 1B			     SUBS	     R1, R1, R5				   ; Rd	= Op1 -	Op2
ROM:40017DF4 038 B9 42			     CMP	     R1, R7				   ; Set cond. codes on	Op1 - Op2
ROM:40017DF6 038 02 D2			     BCS	     verify_state			   ; Branch
ROM:40017DF6
ROM:40017DF8 038 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017DFA 038 F7 D0			     BEQ	     L4_unkn_check_status		   ; Branch
ROM:40017DFA
ROM:40017DFC 038 01 E0			     B		     L4_unkn_start_talk			   ; Branch
ROM:40017DFC
ROM:40017DFE		     ; ---------------------------------------------------------------------------
ROM:40017DFE
ROM:40017DFE		     verify_state							   ; CODE XREF:	L4_unkn_boot+22j
ROM:40017DFE 038 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017E00 038 18 D0			     BEQ	     return_2				   ; Branch
ROM:40017E00
ROM:40017E02
ROM:40017E02		     L4_unkn_start_talk							   ; CODE XREF:	L4_unkn_boot+Ej
ROM:40017E02											   ; L4_unkn_boot+28j
ROM:40017E02 038 00 F0 C7 F8		     BL		     L4_unkn_wait_READY			   ; Branch with Link
ROM:40017E02 038
ROM:40017E06 038 11 48			     LDR	     R0, =PERIPHERAL_BOOT		   ; boot_msg
ROM:40017E08 038 00 F0 0E F9		     BL		     L4_unkn_wait_for_boot_msg		   ; Branch with Link
ROM:40017E08 038
ROM:40017E0C 038 01 A8			     ADD	     R0, SP, #0x38+var_34		   ; Rd	= Op1 +	Op2
ROM:40017E0E 038 04 90			     STR	     R0, [SP,#0x38+var_28]		   ; Store to Memory
ROM:40017E10 038 04 20			     MOVS	     R0, #4				   ; Rd	= Op2
ROM:40017E12 038 05 90			     STR	     R0, [SP,#0x38+var_24]		   ; Store to Memory
ROM:40017E14 038 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017E16 038 03 90			     STR	     R0, [SP,#0x38+var_2C]		   ; Store to Memory
ROM:40017E18 038 02 A8			     ADD	     R0, SP, #0x38+var_30		   ; Rd	= Op1 +	Op2
ROM:40017E1A 038 00 F0 9F F8		     BL		     something_with_undocumented_L4_32Kb_memory_2 ; Branch with	Link
ROM:40017E1A 038
ROM:40017E1E 038 20 69			     LDR	     R0, [R4,#0x10]			   ; Load from Memory
ROM:40017E20 038 40 F2 8F 21		     MOVW	     R1, #0x28F				   ; Rd	= Op2
ROM:40017E20 038
ROM:40017E24
ROM:40017E24		     loc_40017E24							   ; CODE XREF:	L4_unkn_boot+5Aj
ROM:40017E24 038 08 9A			     LDR	     R2, [SP,#0x38+var_18]		   ; Load from Memory
ROM:40017E26 038 1A B1			     CBZ	     R2, loc_40017E30			   ; Compare and Branch	on Zero
ROM:40017E26
ROM:40017E28 038 22 69			     LDR	     R2, [R4,#0x10]			   ; Load from Memory
ROM:40017E2A 038 12 1A			     SUBS	     R2, R2, R0				   ; Rd	= Op1 -	Op2
ROM:40017E2C 038 8A 42			     CMP	     R2, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40017E2E 038 F9 D3			     BCC	     loc_40017E24			   ; Branch
ROM:40017E2E
ROM:40017E30
ROM:40017E30		     loc_40017E30							   ; CODE XREF:	L4_unkn_boot+52j
ROM:40017E30 038 08 98			     LDR	     R0, [SP,#0x38+var_18]		   ; Load from Memory
ROM:40017E32 038 10 B1			     CBZ	     R0, loc_40017E3A			   ; Compare and Branch	on Zero
ROM:40017E32
ROM:40017E34
ROM:40017E34		     return_2								   ; CODE XREF:	L4_unkn_boot+2Cj
ROM:40017E34 038 02 20			     MOVS	     R0, #2				   ; Rd	= Op2
ROM:40017E34
ROM:40017E36
ROM:40017E36		     return								   ; CODE XREF:	L4_unkn_boot+70j
ROM:40017E36 038 09 B0			     ADD	     SP, SP, #0x24			   ; Rd	= Op1 +	Op2
ROM:40017E38 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:40017E38
ROM:40017E3A		     ; ---------------------------------------------------------------------------
ROM:40017E3A
ROM:40017E3A		     loc_40017E3A							   ; CODE XREF:	L4_unkn_boot+5Ej
ROM:40017E3A 038 B1 68			     LDR	     R1, [R6,#8]			   ; Load from Memory
ROM:40017E3C 038 01 98			     LDR	     R0, [SP,#0x38+var_34]		   ; Load from Memory
ROM:40017E3E 038 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:40017E40 038 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017E42 038 03 49			     LDR	     R1, =0xB0030002			   ; Load from Memory
ROM:40017E44 038 F7 E7			     B		     return				   ; Branch
ROM:40017E44
ROM:40017E44		     ; End of function L4_unkn_boot
ROM:40017E44
ROM:40017E44		     ; ---------------------------------------------------------------------------
ROM:40017E46 00	00			     DCW 0
ROM:40017E48 00	00 32 48     dword_40017E48  DCD TIMER_32K_BASE					   ; DATA XREF:	L4_unkn_boot+8r
ROM:40017E4C		     ; void *dword_40017E4C
ROM:40017E4C 02	00 03 F0     dword_40017E4C  DCD PERIPHERAL_BOOT				   ; DATA XREF:	L4_unkn_boot+32r
ROM:40017E50 02	00 03 B0     dword_40017E50  DCD 0xB0030002					   ; DATA XREF:	L4_unkn_boot+6Er
ROM:40017E54
ROM:40017E54		     ; =============== S U B R O U T I N E =======================================
ROM:40017E54
ROM:40017E54
ROM:40017E54		     L4_unkn_setup							   ; DATA XREF:	ROM:4001AEB0o
ROM:40017E54 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40017E56 008 00 F0 0D F8		     BL		     L4_unkn_reset			   ; Branch with Link
ROM:40017E56 008
ROM:40017E5A 008 BD E8 10 40		     POP.W	     {R4,LR}				   ; Pop registers
ROM:40017E5E 000 01 48			     LDR	     R0, =unk_1B07C			   ; arg
ROM:40017E60 000 00 F0 38 B8		     B.W	     L4_unkn_init			   ; Branch
ROM:40017E60 000
ROM:40017E60		     ; End of function L4_unkn_setup
ROM:40017E60
ROM:40017E60		     ; ---------------------------------------------------------------------------
ROM:40017E64		     ; int L4_unkn_init_chain
ROM:40017E64 7C	B0 01 00     L4_unkn_init_chain	DCD unk_1B07C					   ; DATA XREF:	L4_unkn_setup+Ar
ROM:40017E68 70	47 00 21     dword_40017E68  DCD 0x21004770					   ; DATA XREF:	ROM:4001AF08o
ROM:40017E68											   ; ROM:4001AF00o
ROM:40017E6C 81	61 08 46		     DCD 0x46086181
ROM:40017E70 70	47 00 00		     DCD 0x4770
ROM:40017E74
ROM:40017E74		     ; =============== S U B R O U T I N E =======================================
ROM:40017E74
ROM:40017E74
ROM:40017E74		     ; void __cdecl L4_unkn_reset()
ROM:40017E74		     L4_unkn_reset							   ; CODE XREF:	L4_unkn_setup+2p
ROM:40017E74											   ; DATA XREF:	ROM:4001AF08o
ROM:40017E74 000 0B 48			     LDR	     R0, =0x4805880C			   ; irq_number
ROM:40017E76 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40017E78 008 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:40017E7A 008 21 F0 01 01		     BIC.W	     R1, R1, #1				   ; Rd	= Op1 &	~Op2
ROM:40017E7E 008 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40017E80 008 81 68			     LDR	     R1, [R0,#8]			   ; Load from Memory
ROM:40017E82 008 21 F4 80 71		     BIC.W	     R1, R1, #0x100			   ; Rd	= Op1 &	~Op2
ROM:40017E86 008 81 60			     STR	     R1, [R0,#8]			   ; Store to Memory
ROM:40017E88 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017E8A 008 07 49			     LDR	     R1, =0x4805A000			   ; Load from Memory
ROM:40017E8C 008 C8 60			     STR	     R0, [R1,#0xC]			   ; Store to Memory
ROM:40017E8E 008 C1 F8 0C 08		     STR.W	     R0, [R1,#0x80C]			   ; Store to Memory
ROM:40017E92 008 43 20			     MOVS	     R0, #0x43 ; 'C'			   ; irq_number
ROM:40017E94 008 FE F7 E0 FD		     BL		     uninstall_IRQ_handler		   ; Branch with Link
ROM:40017E94 008
ROM:40017E98 008 44 20			     MOVS	     R0, #0x44 ; 'D'			   ; Rd	= Op2
ROM:40017E9A 008 BD E8 10 40		     POP.W	     {R4,LR}				   ; Pop registers
ROM:40017E9E 000 FE F7 DB BD		     B.W	     uninstall_IRQ_handler		   ; Branch
ROM:40017E9E 000
ROM:40017E9E		     ; End of function L4_unkn_reset
ROM:40017E9E
ROM:40017E9E		     ; ---------------------------------------------------------------------------
ROM:40017EA2 00	00			     DCW 0
ROM:40017EA4		     ; int irq_number
ROM:40017EA4 0C	88 05 48     irq_number	     DCD 0x4805880C					   ; DATA XREF:	L4_unkn_resetr
ROM:40017EA8 00	A0 05 48     dword_40017EA8  DCD 0x4805A000					   ; DATA XREF:	L4_unkn_reset+16r
ROM:40017EAC
ROM:40017EAC		     ; =============== S U B R O U T I N E =======================================
ROM:40017EAC
ROM:40017EAC
ROM:40017EAC		     ; bool __cdecl L4_unkn_check_status()
ROM:40017EAC		     L4_unkn_check_status						   ; CODE XREF:	L4_unkn_boot:L4_unkn_check_statusp
ROM:40017EAC 000 05 48			     LDR	     R0, =0x4805A000			   ; Load from Memory
ROM:40017EAE 000 D0 F8 1C 18		     LDR.W	     R1, [R0,#0x81C]			   ; Load from Memory
ROM:40017EB2 000 C9 07			     LSLS	     R1, R1, #31			   ; Logical Shift Left
ROM:40017EB4 000 04 D0			     BEQ	     return_1				   ; Branch
ROM:40017EB4
ROM:40017EB6 000 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40017EB8 000 C0 F8 1C 18		     STR.W	     R1, [R0,#0x81C]			   ; Store to Memory
ROM:40017EBC
ROM:40017EBC		     return_0								   ; Rd	= Op2
ROM:40017EBC 000 08 46			     MOV	     R0, R1
ROM:40017EBE 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40017EBE
ROM:40017EC0		     ; ---------------------------------------------------------------------------
ROM:40017EC0
ROM:40017EC0		     return_1								   ; CODE XREF:	L4_unkn_check_status+8j
ROM:40017EC0 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017EC2 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40017EC2
ROM:40017EC2		     ; End of function L4_unkn_check_status
ROM:40017EC2
ROM:40017EC2		     ; ---------------------------------------------------------------------------
ROM:40017EC4 00	A0 05 48     dword_40017EC4  DCD 0x4805A000					   ; DATA XREF:	L4_unkn_check_statusr
ROM:40017EC8 01	48 00 F0     dword_40017EC8  DCD 0xF0004801					   ; DATA XREF:	ROM:4001AEB0o
ROM:40017ECC 03	B8 00 00		     DCD 0xB803
ROM:40017ED0 38	B0 01 00		     DCD 0x1B038
ROM:40017ED4
ROM:40017ED4		     ; =============== S U B R O U T I N E =======================================
ROM:40017ED4
ROM:40017ED4
ROM:40017ED4		     ; bool __cdecl L4_unkn_init(int arg)
ROM:40017ED4		     L4_unkn_init							   ; CODE XREF:	L4_unkn_setup+Cj
ROM:40017ED4 000 1E 49			     LDR	     R1, =0x4805A000			   ; Load from Memory
ROM:40017ED6 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40017ED8 008 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:40017EDA 008 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:40017EDC 008 C1 F8 04 28		     STR.W	     R2, [R1,#0x804]			   ; Store to Memory
ROM:40017EE0 008 42 68			     LDR	     R2, [R0,#4]			   ; Load from Memory
ROM:40017EE2 008 C1 F8 08 28		     STR.W	     R2, [R1,#0x808]			   ; Store to Memory
ROM:40017EE6 008 82 68			     LDR	     R2, [R0,#8]			   ; Load from Memory
ROM:40017EE8 008 C1 F8 28 28		     STR.W	     R2, [R1,#0x828]			   ; Store to Memory
ROM:40017EEC 008 C2 68			     LDR	     R2, [R0,#0xC]			   ; Load from Memory
ROM:40017EEE 008 C1 F8 34 28		     STR.W	     R2, [R1,#0x834]			   ; Store to Memory
ROM:40017EF2 008 02 69			     LDR	     R2, [R0,#0x10]			   ; Load from Memory
ROM:40017EF4 008 C1 F8 0C 28		     STR.W	     R2, [R1,#0x80C]			   ; Store to Memory
ROM:40017EF8 008 42 69			     LDR	     R2, [R0,#0x14]			   ; Load from Memory
ROM:40017EFA 008 C1 F8 10 28		     STR.W	     R2, [R1,#0x810]			   ; Store to Memory
ROM:40017EFE 008 82 69			     LDR	     R2, [R0,#0x18]			   ; Load from Memory
ROM:40017F00 008 C1 F8 1C 28		     STR.W	     R2, [R1,#0x81C]			   ; Store to Memory
ROM:40017F04 008 C2 69			     LDR	     R2, [R0,#0x1C]			   ; Load from Memory
ROM:40017F06 008 C1 F8 24 28		     STR.W	     R2, [R1,#0x824]			   ; Store to Memory
ROM:40017F0A 008 02 6A			     LDR	     R2, [R0,#0x20]			   ; Load from Memory
ROM:40017F0C 008 C1 F8 2C 28		     STR.W	     R2, [R1,#0x82C]			   ; Store to Memory
ROM:40017F10 008 42 6A			     LDR	     R2, [R0,#0x24]			   ; Load from Memory
ROM:40017F12 008 C1 F8 30 28		     STR.W	     R2, [R1,#0x830]			   ; Store to Memory
ROM:40017F16 008 82 6A			     LDR	     R2, [R0,#0x28]			   ; Load from Memory
ROM:40017F18 008 4A 60			     STR	     R2, [R1,#4]			   ; Store to Memory
ROM:40017F1A 008 C2 6A			     LDR	     R2, [R0,#0x2C]			   ; Load from Memory
ROM:40017F1C 008 8A 60			     STR	     R2, [R1,#8]			   ; Store to Memory
ROM:40017F1E 008 02 6B			     LDR	     R2, [R0,#0x30]			   ; Load from Memory
ROM:40017F20 008 4A 62			     STR	     R2, [R1,#0x24]			   ; Store to Memory
ROM:40017F22 008 42 6B			     LDR	     R2, [R0,#0x34]			   ; Load from Memory
ROM:40017F24 008 8A 61			     STR	     R2, [R1,#0x18]			   ; Store to Memory
ROM:40017F26 008 82 6B			     LDR	     R2, [R0,#0x38]			   ; Load from Memory
ROM:40017F28 008 8A 62			     STR	     R2, [R1,#0x28]			   ; Store to Memory
ROM:40017F2A 008 C2 6B			     LDR	     R2, [R0,#0x3C]			   ; Load from Memory
ROM:40017F2C 008 CA 60			     STR	     R2, [R1,#0xC]			   ; Store to Memory
ROM:40017F2E 008 00 6C			     LDR	     R0, [R0,#0x40]			   ; Load from Memory
ROM:40017F30 008 08 61			     STR	     R0, [R1,#0x10]			   ; Store to Memory
ROM:40017F32 008 00 22			     MOVS	     R2, #0				   ; flags
ROM:40017F34 008 07 48			     LDR	     R0, =unk_19E89			   ; function_address
ROM:40017F36 008 43 21			     MOVS	     R1, #0x43 ; 'C'			   ; irq
ROM:40017F38 008 FE F7 3E FD		     BL		     IRQ_handler_install		   ; Branch with Link
ROM:40017F38 008
ROM:40017F3C 008 28 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40017F3C
ROM:40017F3E 008 06 48			     LDR	     R0, =unk_19DF5			   ; function_address
ROM:40017F40 008 00 22			     MOVS	     R2, #0				   ; flags
ROM:40017F42 008 44 21			     MOVS	     R1, #0x44 ; 'D'			   ; irq
ROM:40017F44 008 FE F7 38 FD		     BL		     IRQ_handler_install		   ; Branch with Link
ROM:40017F44 008
ROM:40017F48 008 00 B1			     CBZ	     R0, return				   ; Compare and Branch	on Zero
ROM:40017F48
ROM:40017F4A
ROM:40017F4A		     return_1								   ; CODE XREF:	L4_unkn_init+68j
ROM:40017F4A 008 01 24			     MOVS	     R4, #1				   ; Rd	= Op2
ROM:40017F4A
ROM:40017F4C
ROM:40017F4C		     return								   ; CODE XREF:	L4_unkn_init+74j
ROM:40017F4C 008 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40017F4E 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40017F4E
ROM:40017F4E		     ; End of function L4_unkn_init
ROM:40017F4E
ROM:40017F4E		     ; ---------------------------------------------------------------------------
ROM:40017F50 00	A0 05 48     dword_40017F50  DCD 0x4805A000					   ; DATA XREF:	L4_unkn_initr
ROM:40017F54		     ; void *off_40017F54
ROM:40017F54 89	9E 01 00     off_40017F54    DCD unk_19E89					   ; DATA XREF:	L4_unkn_init+60r
ROM:40017F58		     ; void *off_40017F58
ROM:40017F58 F5	9D 01 00     off_40017F58    DCD unk_19DF5					   ; DATA XREF:	L4_unkn_init+6Ar
ROM:40017F5C
ROM:40017F5C		     ; =============== S U B R O U T I N E =======================================
ROM:40017F5C
ROM:40017F5C
ROM:40017F5C		     something_with_undocumented_L4_32Kb_memory_2			   ; CODE XREF:	L4_unkn_boot+46p
ROM:40017F5C											   ; DATA XREF:	ROM:4001AEE0o
ROM:40017F5C 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40017F5E 008 C1 68			     LDR	     R1, [R0,#0xC]			   ; Load from Memory
ROM:40017F60 008 0A 4B			     LDR	     R3, =dword_4020FCEC		   ; Load from Memory
ROM:40017F62 008 89 B2			     UXTH	     R1, R1				   ; Unsigned extend halfword to word
ROM:40017F64 008 99 82			     STRH	     R1, [R3,#(dword_4020FD00 -	0x4020FCEC)] ; Store to	Memory
ROM:40017F66 008 82 68			     LDR	     R2, [R0,#8]			   ; Load from Memory
ROM:40017F68 008 1A 61			     STR	     R2, [R3,#(dword_4020FCFC -	0x4020FCEC)] ; Store to	Memory
ROM:40017F6A 008 18 60			     STR	     R0, [R3]				   ; Store to Memory
ROM:40017F6C 008 0A B9			     CBNZ	     R2, loc_40017F72			   ; Compare and Branch	on Non-Zero
ROM:40017F6C
ROM:40017F6E 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017F70 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40017F70
ROM:40017F72		     ; ---------------------------------------------------------------------------
ROM:40017F72
ROM:40017F72		     loc_40017F72							   ; CODE XREF:	something_with_undocumented_L4_32Kb_memory_2+10j
ROM:40017F72 008 19 B9			     CBNZ	     R1, loc_40017F7C			   ; Compare and Branch	on Non-Zero
ROM:40017F72
ROM:40017F74 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017F76 008 01 F0 69 FF		     BL		     L4_unkn_something			   ; Branch with Link
ROM:40017F76 008
ROM:40017F7A 008 04 E0			     B		     return_0				   ; Branch
ROM:40017F7A
ROM:40017F7C		     ; ---------------------------------------------------------------------------
ROM:40017F7C
ROM:40017F7C		     loc_40017F7C							   ; CODE XREF:	something_with_undocumented_L4_32Kb_memory_2:loc_40017F72j
ROM:40017F7C 008 04 21			     MOVS	     R1, #4				   ; Rd	= Op2
ROM:40017F7E 008 81 61			     STR	     R1, [R0,#0x18]			   ; Store to Memory
ROM:40017F80 008 88 01			     LSLS	     R0, R1, #6				   ; Logical Shift Left
ROM:40017F82 008 03 49			     LDR	     R1, =0x48058814			   ; Load from Memory
ROM:40017F84 008 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:40017F84
ROM:40017F86
ROM:40017F86		     return_0								   ; CODE XREF:	something_with_undocumented_L4_32Kb_memory_2+1Ej
ROM:40017F86 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017F88 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40017F88
ROM:40017F88		     ; End of function something_with_undocumented_L4_32Kb_memory_2
ROM:40017F88
ROM:40017F88		     ; ---------------------------------------------------------------------------
ROM:40017F8A 00	00			     DCW 0
ROM:40017F8C EC	FC 20 40     off_40017F8C    DCD dword_4020FCEC					   ; DATA XREF:	something_with_undocumented_L4_32Kb_memory_2+4r
ROM:40017F90 14	88 05 48     dword_40017F90  DCD 0x48058814					   ; DATA XREF:	something_with_undocumented_L4_32Kb_memory_2+26r
ROM:40017F94
ROM:40017F94		     ; =============== S U B R O U T I N E =======================================
ROM:40017F94
ROM:40017F94
ROM:40017F94		     ; int __cdecl L4_unkn_wait_READY()
ROM:40017F94		     L4_unkn_wait_READY							   ; CODE XREF:	L4_unkn_boot:L4_unkn_start_talkp
ROM:40017F94 000 03 48			     LDR	     R0, =0x4805A000			   ; Load from Memory
ROM:40017F96 000 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:40017F98 000 01 62			     STR	     R1, [R0,#0x20]			   ; Store to Memory
ROM:40017F98
ROM:40017F9A
ROM:40017F9A		     wait								   ; CODE XREF:	L4_unkn_wait_READY+Aj
ROM:40017F9A 000 01 6A			     LDR	     R1, [R0,#0x20]			   ; Load from Memory
ROM:40017F9C 000 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40017F9E 000 FC D0			     BEQ	     wait				   ; Branch
ROM:40017F9E
ROM:40017FA0 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40017FA2 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40017FA2
ROM:40017FA2		     ; End of function L4_unkn_wait_READY
ROM:40017FA2
ROM:40017FA2		     ; ---------------------------------------------------------------------------
ROM:40017FA4 00	A0 05 48     dword_40017FA4  DCD 0x4805A000					   ; DATA XREF:	L4_unkn_wait_READYr
ROM:40017FA8
ROM:40017FA8		     ; =============== S U B R O U T I N E =======================================
ROM:40017FA8
ROM:40017FA8
ROM:40017FA8		     something_with_undocumented_L4_32Kb_memory_4			   ; DATA XREF:	ROM:4001AEFCo
ROM:40017FA8 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40017FAA 010 C1 68			     LDR	     R1, [R0,#0xC]			   ; Load from Memory
ROM:40017FAC 010 1B 4B			     LDR	     R3, =dword_4020FCEC		   ; Load from Memory
ROM:40017FAE 010 8C B2			     UXTH	     R4, R1				   ; Unsigned extend halfword to word
ROM:40017FB0 010 9C 81			     STRH	     R4, [R3,#(dword_4020FCF8 -	0x4020FCEC)] ; Store to	Memory
ROM:40017FB2 010 81 68			     LDR	     R1, [R0,#8]			   ; Load from Memory
ROM:40017FB4 010 99 60			     STR	     R1, [R3,#(dword_4020FCF4 -	0x4020FCEC)] ; Store to	Memory
ROM:40017FB6 010 18 60			     STR	     R0, [R3]				   ; Store to Memory
ROM:40017FB8 010 09 B9			     CBNZ	     R1, loc_40017FBE			   ; Compare and Branch	on Non-Zero
ROM:40017FB8
ROM:40017FBA 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40017FBC 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40017FBC
ROM:40017FBE		     ; ---------------------------------------------------------------------------
ROM:40017FBE
ROM:40017FBE		     loc_40017FBE							   ; CODE XREF:	something_with_undocumented_L4_32Kb_memory_4+10j
ROM:40017FBE 010 34 B3			     CBZ	     R4, return_0_			   ; Compare and Branch	on Zero
ROM:40017FBE
ROM:40017FC0 010 D8 88			     LDRH	     R0, [R3,#(word_4020FCF2 - 0x4020FCEC)] ; Load from	Memory
ROM:40017FC2 010 6F F3 0B 00		     BFC.W	     R0, #0, #0xC			   ; Bit Field Clear
ROM:40017FC6 010 40 F4 70 45		     ORR.W	     R5, R0, #0xF000			   ; Rd	= Op1 |	Op2
ROM:40017FCA 010 6D 1C			     ADDS	     R5, R5, #1				   ; Rd	= Op1 +	Op2
ROM:40017FCC 010 DD 80			     STRH	     R5, [R3,#(word_4020FCF2 - 0x4020FCEC)] ; Store to Memory
ROM:40017FCE 010 31 F8 02 0B		     LDRH.W	     R0, [R1],#2			   ; Load from Memory
ROM:40017FD2 010 98 80			     STRH	     R0, [R3,#(byte_4020FCF0 - 0x4020FCEC)] ; Store to Memory
ROM:40017FD4 010 12 48			     LDR	     R0, =0x4805A000			   ; Load from Memory
ROM:40017FD6 010 99 61			     STR	     R1, [R3,#(dword_4020FD04 -	0x4020FCEC)] ; Store to	Memory
ROM:40017FD6
ROM:40017FD8
ROM:40017FD8		     wait								   ; CODE XREF:	something_with_undocumented_L4_32Kb_memory_4+34j
ROM:40017FD8 010 02 69			     LDR	     R2, [R0,#0x10]			   ; Load from Memory
ROM:40017FDA 010 D2 07			     LSLS	     R2, R2, #31			   ; Logical Shift Left
ROM:40017FDC 010 FC D1			     BNE	     wait				   ; Branch
ROM:40017FDC
ROM:40017FDE 010 5A 68			     LDR	     R2, [R3,#(byte_4020FCF0 - 0x4020FCEC)] ; Load from	Memory
ROM:40017FE0 010 C0 F8 80 20		     STR.W	     R2, [R0,#0x80]			   ; Store to Memory
ROM:40017FE4 010 A4 1E			     SUBS	     R4, R4, #2				   ; Rd	= Op1 -	Op2
ROM:40017FE6 010 A2 B2			     UXTH	     R2, R4				   ; Unsigned extend halfword to word
ROM:40017FE8 010 02 2A			     CMP	     R2, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40017FEA 010 9A 81			     STRH	     R2, [R3,#(dword_4020FCF8 -	0x4020FCEC)] ; Store to	Memory
ROM:40017FEC 010 10 D8			     BHI	     return_1				   ; Branch
ROM:40017FEC
ROM:40017FEE 010 31 F8 02 4B		     LDRH.W	     R4, [R1],#2			   ; Load from Memory
ROM:40017FF2 010 9C 80			     STRH	     R4, [R3,#(byte_4020FCF0 - 0x4020FCEC)] ; Store to Memory
ROM:40017FF4 010 99 61			     STR	     R1, [R3,#(dword_4020FD04 -	0x4020FCEC)] ; Store to	Memory
ROM:40017FF6 010 25 F0 FF 01		     BIC.W	     R1, R5, #0xFF			   ; Rd	= Op1 &	~Op2
ROM:40017FFA 010 89 1C			     ADDS	     R1, R1, #2				   ; Rd	= Op1 +	Op2
ROM:40017FFC 010 D9 80			     STRH	     R1, [R3,#(word_4020FCF2 - 0x4020FCEC)] ; Store to Memory
ROM:40017FFE 010 59 68			     LDR	     R1, [R3,#(byte_4020FCF0 - 0x4020FCEC)] ; Load from	Memory
ROM:40018000 010 C0 F8 80 10		     STR.W	     R1, [R0,#0x80]			   ; Store to Memory
ROM:40018004 010 92 1E			     SUBS	     R2, R2, #2				   ; Rd	= Op1 -	Op2
ROM:40018006 010 9A 81			     STRH	     R2, [R3,#(dword_4020FCF8 -	0x4020FCEC)] ; Store to	Memory
ROM:40018008 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001800A 010 01 F0 1F FF		     BL		     L4_unkn_something			   ; Branch with Link
ROM:4001800A 010
ROM:4001800E
ROM:4001800E		     return_0_								   ; CODE XREF:	something_with_undocumented_L4_32Kb_memory_4:loc_40017FBEj
ROM:4001800E 010 02 E0			     B		     return_0				   ; Branch
ROM:4001800E
ROM:40018010		     ; ---------------------------------------------------------------------------
ROM:40018010
ROM:40018010		     return_1								   ; CODE XREF:	something_with_undocumented_L4_32Kb_memory_4+44j
ROM:40018010 010 04 49			     LDR	     R1, =0x4805880C			   ; Load from Memory
ROM:40018012 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018014 010 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:40018014
ROM:40018016
ROM:40018016		     return_0								   ; CODE XREF:	something_with_undocumented_L4_32Kb_memory_4:return_0_j
ROM:40018016 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018018 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40018018
ROM:40018018		     ; End of function something_with_undocumented_L4_32Kb_memory_4
ROM:40018018
ROM:40018018		     ; ---------------------------------------------------------------------------
ROM:4001801A 00	00			     DCW 0
ROM:4001801C EC	FC 20 40     off_4001801C    DCD dword_4020FCEC					   ; DATA XREF:	something_with_undocumented_L4_32Kb_memory_4+4r
ROM:40018020 00	A0 05 48     dword_40018020  DCD 0x4805A000					   ; DATA XREF:	something_with_undocumented_L4_32Kb_memory_4+2Cr
ROM:40018024 0C	88 05 48     dword_40018024  DCD 0x4805880C					   ; DATA XREF:	something_with_undocumented_L4_32Kb_memory_4:return_1r
ROM:40018028
ROM:40018028		     ; =============== S U B R O U T I N E =======================================
ROM:40018028
ROM:40018028
ROM:40018028		     ; int __cdecl L4_unkn_wait_for_boot_msg(__int64 boot_msg)
ROM:40018028		     L4_unkn_wait_for_boot_msg						   ; CODE XREF:	L4_unkn_boot+34p
ROM:40018028 000 03 49			     LDR	     R1, =0x4805A000			   ; Load from Memory
ROM:40018028
ROM:4001802A
ROM:4001802A		     wait_for_31_bit							   ; CODE XREF:	L4_unkn_wait_for_boot_msg+6j
ROM:4001802A 000 0A 69			     LDR	     R2, [R1,#0x10]			   ; Load from Memory
ROM:4001802C 000 D2 07			     LSLS	     R2, R2, #31			   ; R2	= R2*2^31
ROM:4001802E 000 FC D1			     BNE	     wait_for_31_bit			   ; Branch
ROM:4001802E
ROM:40018030 000 C1 F8 80 00		     STR.W	     R0, [R1,#0x80]			   ; Store to Memory
ROM:40018034 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018036 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40018036
ROM:40018036		     ; End of function L4_unkn_wait_for_boot_msg
ROM:40018036
ROM:40018036		     ; ---------------------------------------------------------------------------
ROM:40018038 00	A0 05 48     dword_40018038  DCD 0x4805A000					   ; DATA XREF:	L4_unkn_wait_for_boot_msgr
ROM:4001803C
ROM:4001803C		     ; =============== S U B R O U T I N E =======================================
ROM:4001803C
ROM:4001803C
ROM:4001803C		     ; int __cdecl boot_SBC_scratchpad_check(int arg_1,	int arg_2)
ROM:4001803C		     boot_SBC_scratchpad_check						   ; CODE XREF:	boot_main+1Ep
ROM:4001803C											   ; something_with_scratchpad+10p ...
ROM:4001803C 000 2D E9 F0 41		     PUSH.W	     {R4-R8,LR}				   ; checking software booting configuration
ROM:40018040 018 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40018042 018 1B 48			     LDR	     R0, =OMAP3430_SCM_BASE		   ; Load from Memory
ROM:40018044 018 88 46			     MOV	     R8, R1				   ; Rd	= Op2
ROM:40018046 018 D0 F8 10 19		     LDR.W	     R1, [R0,#(mmio_SBC_BASE - 0x48002000)] ; Load from	Memory
ROM:4001804A 018 1A 4A			     LDR	     R2, =mmio_SBC_BASE			   ; Load from Memory
ROM:4001804C 018 91 42			     CMP	     R1, R2				   ; Set cond. codes on	Op1 - Op2
ROM:4001804E 018 2C D9			     BLS	     return_1				   ; Branch
ROM:4001804E
ROM:40018050 018 D0 F8 10 19		     LDR.W	     R1, [R0,#(mmio_SBC_BASE - 0x48002000)] ; Load from	Memory
ROM:40018054 018 17 4D			     LDR	     R5, =mmio_SBC_BASE			   ; Load from Memory
ROM:40018056 018 EC 35			     ADDS	     R5, #0xEC ; 'Ï'			   ; Rd	= Op1 +	Op2
ROM:40018058 018 A9 42			     CMP	     R1, R5				   ; Set cond. codes on	Op1 - Op2
ROM:4001805A 018 26 D8			     BHI	     return_1				   ; Branch
ROM:4001805A
ROM:4001805C 018 D0 F8 10 49		     LDR.W	     R4, [R0,#(mmio_SBC_BASE - 0x48002000)] ; Load from	Memory
ROM:40018060 018 15 4F			     LDR	     R7, =0xCF00AA			   ; Load from Memory
ROM:40018060
ROM:40018062
ROM:40018062		     loc_40018062							   ; CODE XREF:	boot_SBC_scratchpad_check+6Cj
ROM:40018062 018 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40018064 018 FC F7 0C EE		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40018064 018
ROM:40018068 018 B7 EB 10 2F		     CMP.W	     R7, R0,LSR#8			   ; Set cond. codes on	Op1 - Op2
ROM:4001806C 018 1D D1			     BNE	     return_1				   ; Branch
ROM:4001806C
ROM:4001806E 018 C0 B2			     UXTB	     R0, R0				   ; Unsigned extend byte to word
ROM:40018070 018 B0 42			     CMP	     R0, R6				   ; Set cond. codes on	Op1 - Op2
ROM:40018072 018 13 D1			     BNE	     loc_4001809C			   ; Branch
ROM:40018072
ROM:40018074 018 20 1D			     ADDS	     R0, R4, #4				   ; Rd	= Op1 +	Op2
ROM:40018076 018 FC F7 04 EE		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40018076 018
ROM:4001807A 018 04 F1 08 01		     ADD.W	     R1, R4, #8				   ; Rd	= Op1 +	Op2
ROM:4001807E 018 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:40018080 018 A8 42			     CMP	     R0, R5				   ; Set cond. codes on	Op1 - Op2
ROM:40018082 018 0B D8			     BHI	     loc_4001809C			   ; Branch
ROM:40018082
ROM:40018084 018 20 1D			     ADDS	     R0, R4, #4				   ; Rd	= Op1 +	Op2
ROM:40018086 018 FC F7 FC ED		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40018086 018
ROM:4001808A 018 41 46			     MOV	     R1, R8				   ; Rd	= Op2
ROM:4001808C 018 82 08			     LSRS	     R2, R0, #2				   ; Logical Shift Right
ROM:4001808E 018 04 F1 08 00		     ADD.W	     R0, R4, #8				   ; Rd	= Op1 +	Op2
ROM:40018092 018 01 F0 2F FF		     BL		     copy_dwords_r0_to_r1		   ; Branch with Link
ROM:40018092 018
ROM:40018096 018 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018096
ROM:40018098
ROM:40018098		     return								   ; CODE XREF:	boot_SBC_scratchpad_check+70j
ROM:40018098 018 BD E8 F0 81		     POP.W	     {R4-R8,PC}				   ; Pop registers
ROM:40018098 018
ROM:4001809C		     ; ---------------------------------------------------------------------------
ROM:4001809C
ROM:4001809C		     loc_4001809C							   ; CODE XREF:	boot_SBC_scratchpad_check+36j
ROM:4001809C											   ; boot_SBC_scratchpad_check+46j
ROM:4001809C 018 20 1D			     ADDS	     R0, R4, #4				   ; Rd	= Op1 +	Op2
ROM:4001809E 018 FC F7 F0 ED		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:4001809E 018
ROM:400180A2 018 08 34			     ADDS	     R4, #8				   ; Rd	= Op1 +	Op2
ROM:400180A4 018 04 44			     ADD	     R4, R0				   ; Rd	= Op1 +	Op2
ROM:400180A6 018 AC 42			     CMP	     R4, R5				   ; Set cond. codes on	Op1 - Op2
ROM:400180A8 018 DB D3			     BCC	     loc_40018062			   ; Branch
ROM:400180A8
ROM:400180AA
ROM:400180AA		     return_1								   ; CODE XREF:	boot_SBC_scratchpad_check+12j
ROM:400180AA											   ; boot_SBC_scratchpad_check+1Ej ...
ROM:400180AA 018 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400180AC 018 F4 E7			     B		     return				   ; Branch
ROM:400180AC
ROM:400180AC		     ; End of function boot_SBC_scratchpad_check
ROM:400180AC
ROM:400180AC		     ; ---------------------------------------------------------------------------
ROM:400180AE 00	00			     DCW 0
ROM:400180B0 00	20 00 48     dword_400180B0  DCD OMAP3430_SCM_BASE				   ; DATA XREF:	boot_SBC_scratchpad_check+6r
ROM:400180B4 10	29 00 48     off_400180B4    DCD mmio_SBC_BASE					   ; DATA XREF:	boot_SBC_scratchpad_check+Er
ROM:400180B4											   ; boot_SBC_scratchpad_check+18r
ROM:400180B8 AA	00 CF 00     dword_400180B8  DCD 0xCF00AA					   ; DATA XREF:	boot_SBC_scratchpad_check+24r
ROM:400180BC
ROM:400180BC		     ; =============== S U B R O U T I N E =======================================
ROM:400180BC
ROM:400180BC
ROM:400180BC		     sub_400180BC							   ; CODE XREF:	boot_image_header_check+58p
ROM:400180BC											   ; boot_memory_image_auth_exec+DAp
ROM:400180BC 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:400180BE 008 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:400180C0 008 D3 05			     LSLS	     R3, R2, #0x17			   ; Logical Shift Left
ROM:400180C2 008 01 D1			     BNE	     loc_400180C8			   ; Branch
ROM:400180C2
ROM:400180C4 008 02 68			     LDR	     R2, [R0]				   ; Load from Memory
ROM:400180C6 008 02 E0			     B		     loc_400180CE			   ; Branch
ROM:400180C6
ROM:400180C8		     ; ---------------------------------------------------------------------------
ROM:400180C8
ROM:400180C8		     loc_400180C8							   ; CODE XREF:	sub_400180BC+6j
ROM:400180C8 008 6F F3 08 02		     BFC.W	     R2, #0, #9				   ; Bit Field Clear
ROM:400180CC 008 02 60			     STR	     R2, [R0]				   ; Store to Memory
ROM:400180CC
ROM:400180CE
ROM:400180CE		     loc_400180CE							   ; CODE XREF:	sub_400180BC+Aj
ROM:400180CE 008 A2 F5 C0 33		     SUB.W	     R3, R2, #0x18000			   ; Rd	= Op1 -	Op2
ROM:400180D2 008 14 4C			     LDR	     R4, =0x3FFE7FFF			   ; Load from Memory
ROM:400180D4 008 A3 42			     CMP	     R3, R4				   ; Set cond. codes on	Op1 - Op2
ROM:400180D6 008 04 D8			     BHI	     loc_400180E2			   ; Branch
ROM:400180D6
ROM:400180D8 008 4F F4 C0 32		     MOV.W	     R2, #0x18000			   ; Rd	= Op2
ROM:400180DC 008 6F F0 40 43		     MOV	     R3, #0x3FFFFFFF
ROM:400180E0 008 11 E0			     B		     loc_40018106			   ; Branch
ROM:400180E0
ROM:400180E2		     ; ---------------------------------------------------------------------------
ROM:400180E2
ROM:400180E2		     loc_400180E2							   ; CODE XREF:	sub_400180BC+1Aj
ROM:400180E2 008 A2 F1 00 43		     SUB.W	     R3, R2, #0x80000000		   ; Rd	= Op1 -	Op2
ROM:400180E6 008 B3 F1 80 4F		     CMP.W	     R3, #OMAP3430_IVA_INTC_BASE	   ; Set cond. codes on	Op1 - Op2
ROM:400180EA 008 04 D2			     BCS	     loc_400180F6			   ; Branch
ROM:400180EA
ROM:400180EC 008 4F F0 00 42		     MOV.W	     R2, #0x80000000			   ; Rd	= Op2
ROM:400180F0 008 6F F0 80 43		     MOV	     R3, #0xBFFFFFFF
ROM:400180F4 008 07 E0			     B		     loc_40018106			   ; Branch
ROM:400180F4
ROM:400180F6		     ; ---------------------------------------------------------------------------
ROM:400180F6
ROM:400180F6		     loc_400180F6							   ; CODE XREF:	sub_400180BC+2Ej
ROM:400180F6 008 0C 4B			     LDR	     R3, =0xBFDF8000			   ; Load from Memory
ROM:400180F8 008 D4 18			     ADDS	     R4, R2, R3				   ; Rd	= Op1 +	Op2
ROM:400180FA 008 5A 42			     NEGS	     R2, R3				   ; Negate
ROM:400180FC 008 0B 4B			     LDR	     R3, =(downloaded_image+0xEFFF)	   ; Load from Memory
ROM:400180FE 008 B4 F5 E0 4F		     CMP.W	     R4, #0x7000			   ; Set cond. codes on	Op1 - Op2
ROM:40018102 008 00 D3			     BCC	     loc_40018106			   ; Branch
ROM:40018102
ROM:40018104 008 02 60			     STR	     R2, [R0]				   ; Store to Memory
ROM:40018104
ROM:40018106
ROM:40018106		     loc_40018106							   ; CODE XREF:	sub_400180BC+24j
ROM:40018106											   ; sub_400180BC+38j ...
ROM:40018106 008 0C 68			     LDR	     R4, [R1]				   ; Load from Memory
ROM:40018108 008 98 1A			     SUBS	     R0, R3, R2				   ; Rd	= Op1 -	Op2
ROM:4001810A 008 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:4001810C 008 84 42			     CMP	     R4, R0				   ; Set cond. codes on	Op1 - Op2
ROM:4001810E 008 01 D8			     BHI	     loc_40018114			   ; Branch
ROM:4001810E
ROM:40018110 008 08 68			     LDR	     R0, [R1]				   ; Load from Memory
ROM:40018112 008 00 E0			     B		     loc_40018116			   ; Branch
ROM:40018112
ROM:40018114		     ; ---------------------------------------------------------------------------
ROM:40018114
ROM:40018114		     loc_40018114							   ; CODE XREF:	sub_400180BC+52j
ROM:40018114 008 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:40018114
ROM:40018116
ROM:40018116		     loc_40018116							   ; CODE XREF:	sub_400180BC+56j
ROM:40018116 008 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40018118 008 02 D1			     BNE	     return				   ; Branch
ROM:40018118
ROM:4001811A 008 4F F4 00 70		     MOV.W	     R0, #0x200				   ; Rd	= Op2
ROM:4001811E 008 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:4001811E
ROM:40018120
ROM:40018120		     return								   ; CODE XREF:	sub_400180BC+5Cj
ROM:40018120 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40018120
ROM:40018120		     ; End of function sub_400180BC
ROM:40018120
ROM:40018120		     ; ---------------------------------------------------------------------------
ROM:40018122 00	00			     DCW 0
ROM:40018124 FF	7F FE 3F     dword_40018124  DCD 0x3FFE7FFF					   ; DATA XREF:	sub_400180BC+16r
ROM:40018128 00	80 DF BF     dword_40018128  DCD 0xBFDF8000					   ; DATA XREF:	sub_400180BC:loc_400180F6r
ROM:4001812C FF	EF 20 40     off_4001812C    DCD downloaded_image+0xEFFF			   ; DATA XREF:	sub_400180BC+40r
ROM:40018130
ROM:40018130		     ; =============== S U B R O U T I N E =======================================
ROM:40018130
ROM:40018130
ROM:40018130		     ; int __cdecl boot_image_header_check(int arg_1, void *addr, int arg_2, int arg_3)
ROM:40018130		     boot_image_header_check						   ; CODE XREF:	boot_GP_image_exec+18p
ROM:40018130											   ; boot_peripheral_image_auth_exec+38p
ROM:40018130 000 2D E9 F0 47		     PUSH.W	     {R4-R10,LR}			   ; Push registers
ROM:40018134 020 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40018136 020 1D 68			     LDR	     R5, [R3]				   ; Load from Memory
ROM:40018138 020 89 46			     MOV	     R9, R1				   ; Rd	= Op2
ROM:4001813A 020 92 46			     MOV	     R10, R2				   ; Rd	= Op2
ROM:4001813C 020 1F 46			     MOV	     R7, R3				   ; Rd	= Op2
ROM:4001813E 020 FF F7 81 FB		     BL		     security_check_GP_mode		   ; Return 1 if non-GP	mode, return 0 if GP mode
ROM:4001813E 020
ROM:40018142 020 50 B9			     CBNZ	     R0, HS_mode			   ; Compare and Branch	on Non-Zero
ROM:40018142
ROM:40018144 020 D9 F8 00 00		     LDR.W	     R0, [R9]				   ; Load from Memory
ROM:40018148 020 41 1C			     ADDS	     R1, R0, #1				   ; Rd	= Op1 +	Op2
ROM:4001814A 020 2A D0			     BEQ	     return_1				   ; Branch
ROM:4001814A
ROM:4001814C 020 48 B3			     CBZ	     R0, return_1			   ; Compare and Branch	on Zero
ROM:4001814C
ROM:4001814E 020 38 60			     STR	     R0, [R7]				   ; Store to Memory
ROM:40018150 020 D9 F8 04 00		     LDR.W	     R0, [R9,#4]			   ; Load from Memory
ROM:40018154 020 CA F8 00 00		     STR.W	     R0, [R10]				   ; Store to Memory
ROM:40018158 020 1C E0			     B		     return_0				   ; Branch
ROM:40018158
ROM:4001815A		     ; ---------------------------------------------------------------------------
ROM:4001815A
ROM:4001815A		     HS_mode								   ; CODE XREF:	boot_image_header_check+12j
ROM:4001815A 020 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:4001815C 020 4F F0 01 08		     MOV.W	     R8, #1				   ; Rd	= Op2
ROM:4001815C 020
ROM:40018160
ROM:40018160		     search_TOC								   ; CODE XREF:	boot_image_header_check+70j
ROM:40018160 020 28 5D			     LDRB	     R0, [R5,R4]			   ; Load from Memory
ROM:40018162 020 FF 28			     CMP	     R0, #0xFF				   ; Set cond. codes on	Op1 - Op2
ROM:40018164 020 19 D0			     BEQ	     invalid_TOC			   ; Branch
ROM:40018164
ROM:40018166 020 31 88			     LDRH	     R1, [R6]				   ; Load from Memory
ROM:40018168 020 08 FA 04 F0		     LSL.W	     R0, R8, R4				   ; Logical Shift Left
ROM:4001816C 020 08 42			     TST	     R0, R1				   ; Set cond. codes on	Op1 & Op2
ROM:4001816E 020 14 D0			     BEQ	     invalid_TOC			   ; Branch
ROM:4001816E
ROM:40018170 020 29 5D			     LDRB	     R1, [R5,R4]			   ; Load from Memory
ROM:40018172 020 09 EB 41 10		     ADD.W	     R0, R9, R1,LSL#5			   ; Rd	= Op1 +	Op2
ROM:40018176 020 00 69			     LDR	     R0, [R0,#0x10]			   ; Load from Memory
ROM:40018178 020 CA F8 00 00		     STR.W	     R0, [R10]				   ; Store to Memory
ROM:4001817C 020 48 46			     MOV	     R0, R9				   ; arg
ROM:4001817E 020 01 F0 C4 FE		     BL		     check_some_addr_not_null_read_0x4	   ; Branch with Link
ROM:4001817E 020
ROM:40018182 020 39 46			     MOV	     R1, R7				   ; Rd	= Op2
ROM:40018184 020 38 60			     STR	     R0, [R7]				   ; Store to Memory
ROM:40018186 020 50 46			     MOV	     R0, R10				   ; Rd	= Op2
ROM:40018188 020 FF F7 98 FF		     BL		     sub_400180BC			   ; Branch with Link
ROM:40018188 020
ROM:4001818C 020 08 FA 04 F8		     LSL.W	     R8, R8, R4				   ; Logical Shift Left
ROM:40018190 020 A6 F8 00 80		     STRH.W	     R8, [R6]				   ; Store to Memory
ROM:40018190 020
ROM:40018194
ROM:40018194		     return_0								   ; CODE XREF:	boot_image_header_check+28j
ROM:40018194 020 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018194
ROM:40018196
ROM:40018196		     return								   ; CODE XREF:	boot_image_header_check+74j
ROM:40018196 020 BD E8 F0 87		     POP.W	     {R4-R10,PC}			   ; Pop registers
ROM:40018196 020
ROM:4001819A		     ; ---------------------------------------------------------------------------
ROM:4001819A
ROM:4001819A		     invalid_TOC							   ; CODE XREF:	boot_image_header_check+34j
ROM:4001819A											   ; boot_image_header_check+3Ej
ROM:4001819A 020 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:4001819C 020 E4 B2			     UXTB	     R4, R4				   ; Unsigned extend byte to word
ROM:4001819E 020 0D 2C			     CMP	     R4, #0xD				   ; Set cond. codes on	Op1 - Op2
ROM:400181A0 020 DE D3			     BCC	     search_TOC				   ; Branch
ROM:400181A0
ROM:400181A2
ROM:400181A2		     return_1								   ; CODE XREF:	boot_image_header_check+1Aj
ROM:400181A2											   ; boot_image_header_check+1Cj
ROM:400181A2 020 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400181A4 020 F7 E7			     B		     return				   ; Branch
ROM:400181A4
ROM:400181A4		     ; End of function boot_image_header_check
ROM:400181A4
ROM:400181A4		     ; ---------------------------------------------------------------------------
ROM:400181A6 00	00			     DCW 0
ROM:400181A8
ROM:400181A8		     ; =============== S U B R O U T I N E =======================================
ROM:400181A8
ROM:400181A8
ROM:400181A8		     search_for_sect_name						   ; CODE XREF:	process_memory_dev_bootup+A2p
ROM:400181A8											   ; sub_40019520+26p ...
ROM:400181A8		     R8_sect_tbl = R8
ROM:400181A8		     R5_input =	R5
ROM:400181A8		     R4_tbl_idx	= R4
ROM:400181A8		     isFound = R9
ROM:400181A8 000 2D E9 F0 47		     PUSH.W	     {R4_tbl_idx-R10,LR}		   ; count
ROM:400181AC 020 17 00			     MOVS	     R7, R2				   ; Rd	= Op2
ROM:400181AE 020 82 46			     MOV	     R10, R0				   ; Rd	= Op2
ROM:400181B0 020 4F F0 01 09		     MOV.W	     isFound, #1			   ; Rd	= Op2
ROM:400181B4 020 0D 46			     MOV	     R5_input, R1			   ; Rd	= Op2
ROM:400181B6 020 4F F0 00 06		     MOV.W	     R6, #0				   ; Rd	= Op2
ROM:400181BA 020 04 D0			     BEQ	     loc_400181C6			   ; Branch
ROM:400181BA
ROM:400181BC 020 FF 22			     MOVS	     R2, #0xFF				   ; int
ROM:400181BE 020 0D 21			     MOVS	     R1, #0xD				   ; Rd	= Op2
ROM:400181C0 020 38 46			     MOV	     R0, R7				   ; void *
ROM:400181C2 020 FC F7 76 EC		     BLX	     standard_memset			   ; Branch with Link and Exchange (immediate address)
ROM:400181C2 020
ROM:400181C6
ROM:400181C6		     loc_400181C6							   ; CODE XREF:	search_for_sect_name+12j
ROM:400181C6 020 DF F8 58 80		     LDR.W	     R8_sect_tbl, =(ISW_marks -	0x40000000) ; Load from	Memory
ROM:400181C6 020
ROM:400181CA
ROM:400181CA		     loc_400181CA							   ; CODE XREF:	search_for_sect_name+70j
ROM:400181CA 020 28 68			     LDR	     R0, [R5_input]			   ; Load from Memory
ROM:400181CC 020 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:400181CE 020 24 D0			     BEQ	     return_result			   ; Branch
ROM:400181CE
ROM:400181D0 020 00 24			     MOVS	     R4_tbl_idx, #0			   ; Rd	= Op2
ROM:400181D0
ROM:400181D2
ROM:400181D2		     loc_400181D2							   ; CODE XREF:	search_for_sect_name+66j
ROM:400181D2 020 29 7D			     LDRB	     R1, [R5_input,#0x14]		   ; Load from Memory
ROM:400181D4 020 58 F8 24 00		     LDR.W	     R0, [R8_sect_tbl,R4_tbl_idx,LSL#2]	   ; char *
ROM:400181D8 020 02 78			     LDRB	     R2, [R0]				   ; Load from Memory
ROM:400181DA 020 91 42			     CMP	     R1, R2				   ; Set cond. codes on	Op1 - Op2
ROM:400181DC 020 14 D1			     BNE	     loc_40018208			   ; Branch
ROM:400181DC
ROM:400181DE 020 FC F7 2B FD		     BL		     standard_strlen			   ; Branch with Link
ROM:400181DE 020
ROM:400181E2 020 58 F8 24 10		     LDR.W	     R1, [R8_sect_tbl,R4_tbl_idx,LSL#2]	   ; Load from Memory
ROM:400181E6 020 42 1C			     ADDS	     R2, R0, #1				   ; source
ROM:400181E8 020 05 F1 14 00		     ADD.W	     R0, R5_input, #0x14		   ; destination
ROM:400181EC 020 FC F7 34 FC		     BL		     standard_memcmp			   ; Branch with Link
ROM:400181EC 020
ROM:400181F0 020 10 F0 FF 0F		     TST.W	     R0, #0xFF				   ; Set cond. codes on	Op1 & Op2
ROM:400181F4 020 08 D1			     BNE	     loc_40018208			   ; Branch
ROM:400181F4
ROM:400181F6 020 01 20			     MOVS	     R0, #1				   ; match
ROM:400181F8 020 A0 40			     LSLS	     R0, R4_tbl_idx			   ; Logical Shift Left
ROM:400181FA 020 10 EA 0A 0F		     TST.W	     R0, R10				   ; Set cond. codes on	Op1 & Op2
ROM:400181FE 020 01 D0			     BEQ	     loc_40018204			   ; Branch
ROM:400181FE
ROM:40018200 020 4F F0 00 09		     MOV.W	     isFound, #0			   ; Rd	= Op2
ROM:40018200 020
ROM:40018204
ROM:40018204		     loc_40018204							   ; CODE XREF:	search_for_sect_name+56j
ROM:40018204 020 07 B1			     CBZ	     R7, loc_40018208			   ; Compare and Branch	on Zero
ROM:40018204
ROM:40018206 020 3E 55			     STRB	     R6, [R7,R4_tbl_idx]		   ; Store to Memory
ROM:40018206
ROM:40018208
ROM:40018208		     loc_40018208							   ; CODE XREF:	search_for_sect_name+34j
ROM:40018208											   ; search_for_sect_name+4Cj ...
ROM:40018208 020 64 1C			     ADDS	     R4_tbl_idx, R4_tbl_idx, #1		   ; Rd	= Op1 +	Op2
ROM:4001820A 020 A4 B2			     UXTH	     R4_tbl_idx, R4_tbl_idx		   ; Unsigned extend halfword to word
ROM:4001820C 020 0D 2C			     CMP	     R4_tbl_idx, #0xD			   ; Set cond. codes on	Op1 - Op2
ROM:4001820E 020 E0 D3			     BCC	     loc_400181D2			   ; Branch
ROM:4001820E
ROM:40018210 020 76 1C			     ADDS	     R6, R6, #1				   ; Rd	= Op1 +	Op2
ROM:40018212 020 20 35			     ADDS	     R5_input, #0x20 ; ' '		   ; Rd	= Op1 +	Op2
ROM:40018214 020 F6 B2			     UXTB	     R6, R6				   ; Unsigned extend byte to word
ROM:40018216 020 10 2E			     CMP	     R6, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:40018218 020 D7 D3			     BCC	     loc_400181CA			   ; Branch
ROM:40018218
ROM:4001821A
ROM:4001821A		     return_result							   ; CODE XREF:	search_for_sect_name+26j
ROM:4001821A 020 48 46			     MOV	     R0, isFound			   ; Rd	= Op2
ROM:4001821C 020 BD E8 F0 87		     POP.W	     {R4_tbl_idx-R10,PC}		   ; Pop registers
ROM:4001821C 020
ROM:4001821C		     ; End of function search_for_sect_name
ROM:4001821C
ROM:4001821C		     ; ---------------------------------------------------------------------------
ROM:40018220 3C	AF 01 00     off_40018220    DCD ISW_marks - 0x40000000				   ; DATA XREF:	search_for_sect_name:loc_400181C6r
ROM:40018224
ROM:40018224		     ; =============== S U B R O U T I N E =======================================
ROM:40018224
ROM:40018224
ROM:40018224		     sub_40018224							   ; CODE XREF:	boot_HS_image_exec+68p
ROM:40018224											   ; boot_HS_image_exec+7Ep ...
ROM:40018224
ROM:40018224		     arg_0	     =	0
ROM:40018224
ROM:40018224 000 01 EB 40 10		     ADD.W	     R0, R1, R0,LSL#5			   ; R0	= R1 + R0*2^5
ROM:40018228 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:4001822A 008 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:4001822C 008 02 9C			     LDR	     R4, [SP,#8+arg_0]			   ; Load from Memory
ROM:4001822E 008 11 60			     STR	     R1, [R2]				   ; Store to Memory
ROM:40018230 008 41 68			     LDR	     R1, [R0,#4]			   ; Load from Memory
ROM:40018232 008 19 60			     STR	     R1, [R3]				   ; Store to Memory
ROM:40018234 008 0C B1			     CBZ	     R4, return				   ; Compare and Branch	on Zero
ROM:40018234
ROM:40018236 008 00 69			     LDR	     R0, [R0,#0x10]			   ; Load from Memory
ROM:40018238 008 20 60			     STR	     R0, [R4]				   ; Store to Memory
ROM:40018238
ROM:4001823A
ROM:4001823A		     return								   ; CODE XREF:	sub_40018224+10j
ROM:4001823A 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001823C 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:4001823C
ROM:4001823C		     ; End of function sub_40018224
ROM:4001823C
ROM:4001823E
ROM:4001823E		     ; =============== S U B R O U T I N E =======================================
ROM:4001823E
ROM:4001823E
ROM:4001823E		     read_14_bytes_from_addr						   ; CODE XREF:	boot_HS_image_exec+3Ap
ROM:4001823E											   ; process_memory_dev_bootup+104p
ROM:4001823E 000 03 46			     MOV	     R3, R0				   ; Rd	= Op2
ROM:40018240 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018242 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40018244 008 01 24			     MOVS	     R4, #1				   ; Rd	= Op2
ROM:40018244
ROM:40018246
ROM:40018246		     loop_start								   ; CODE XREF:	read_14_bytes_from_addr+1Aj
ROM:40018246 008 1A 5C			     LDRB	     R2, [R3,R0]			   ; Load from Memory
ROM:40018248 008 FF 2A			     CMP	     R2, #0xFF				   ; Set cond. codes on	Op1 - Op2
ROM:4001824A 008 03 D0			     BEQ	     loop_end				   ; Branch
ROM:4001824A
ROM:4001824C 008 04 FA 00 F2		     LSL.W	     R2, R4, R0				   ; Logical Shift Left
ROM:40018250 008 0A 42			     TST	     R2, R1				   ; Set cond. codes on	Op1 & Op2
ROM:40018252 008 03 D1			     BNE	     return				   ; Branch
ROM:40018252
ROM:40018254
ROM:40018254		     loop_end								   ; CODE XREF:	read_14_bytes_from_addr+Cj
ROM:40018254 008 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40018256 008 0D 28			     CMP	     R0, #0xD				   ; Set cond. codes on	Op1 - Op2
ROM:40018258 008 F5 D3			     BCC	     loop_start				   ; JNA
ROM:40018258
ROM:4001825A 008 FF 20			     MOVS	     R0, #0xFF				   ; Rd	= Op2
ROM:4001825A
ROM:4001825C
ROM:4001825C		     return								   ; CODE XREF:	read_14_bytes_from_addr+14j
ROM:4001825C 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:4001825C
ROM:4001825C		     ; End of function read_14_bytes_from_addr
ROM:4001825C
ROM:4001825C		     ; ---------------------------------------------------------------------------
ROM:4001825E 00	00			     DCW 0
ROM:40018260
ROM:40018260		     ; =============== S U B R O U T I N E =======================================
ROM:40018260
ROM:40018260
ROM:40018260		     ; int __cdecl sub_40018260(int arg_1, int arg_2)
ROM:40018260		     sub_40018260							   ; CODE XREF:	ROM:40016CC2p
ROM:40018260											   ; mmc_something_4+62p ...
ROM:40018260 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40018262 010 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40018264 010 08 88			     LDRH	     R0, [R1]				   ; Load from Memory
ROM:40018266 010 0C 46			     MOV	     R4, R1				   ; Rd	= Op2
ROM:40018268 010 C1 04			     LSLS	     R1, R0, #19			   ; Logical Shift Left
ROM:4001826A 010 02 D5			     BPL	     try_I2C				   ; Branch
ROM:4001826A
ROM:4001826C 010 C0 43			     MVNS	     R0, R0				   ; Rd	= ~Op2
ROM:4001826E 010 80 04			     LSLS	     R0, R0, #18			   ; Logical Shift Left
ROM:40018270 010 4B D4			     BMI	     return_1				   ; default
ROM:40018270
ROM:40018272
ROM:40018272		     try_I2C								   ; CODE XREF:	sub_40018260+Aj
ROM:40018272 010 01 20			     MOVS	     R0, #1				   ; arg_1
ROM:40018274 010 FE F7 80 FA		     BL		     i2c_init				   ; Branch with Link
ROM:40018274 010
ROM:40018278 010 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001827A 010 46 D1			     BNE	     return_1				   ; default
ROM:4001827A
ROM:4001827C 010 20 88			     LDRH	     R0, [R4]				   ; Load from Memory
ROM:4001827E 010 26 4D			     LDR	     R5, =TIMER_32K_BASE		   ; Load from Memory
ROM:40018280 010 C0 04			     LSLS	     R0, R0, #19			   ; Logical Shift Left
ROM:40018282 010 0F D4			     BMI	     loc_400182A4			   ; Branch
ROM:40018282
ROM:40018284 010 28 69			     LDR	     R0, [R5,#0x10]			   ; Load from Memory
ROM:40018286 010 25 49			     LDR	     R1, =dword_4020FD58		   ; Load from Memory
ROM:40018288 010 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:4001828A 010 01 F0 FF FE		     BL		     sub_4001A08C			   ; Branch with Link
ROM:4001828A 010
ROM:4001828E 010 21 88			     LDRH	     R1, [R4]				   ; Load from Memory
ROM:40018290 010 41 F4 80 51		     ORR.W	     R1, R1, #0b1000000000000		   ; Rd	= Op1 |	Op2
ROM:40018294 010 21 80			     STRH	     R1, [R4]				   ; Store to Memory
ROM:40018296 010 60 B9			     CBNZ	     R0, loc_400182B2			   ; Compare and Branch	on Non-Zero
ROM:40018296
ROM:40018298 010 41 F4 00 50		     ORR.W	     R0, R1, #0b10000000000000		   ; Rd	= Op1 |	Op2
ROM:4001829C 010 20 80			     STRH	     R0, [R4]				   ; Store to Memory
ROM:4001829E 010 01 F0 47 FE		     BL		     sub_40019F30			   ; Branch with Link
ROM:4001829E 010
ROM:400182A2 010 90 BB			     CBNZ	     R0, return_1			   ; default
ROM:400182A2
ROM:400182A4
ROM:400182A4		     loc_400182A4							   ; CODE XREF:	sub_40018260+22j
ROM:400182A4 010 05 2E			     CMP	     R6, #5				   ; switch 5 cases
ROM:400182A6 010 30 D2			     BCS	     return_1				   ; default
ROM:400182A6
ROM:400182A8 010 DF E8 06 F0		     TBB.W	     [PC,R6]				   ; switch jump
ROM:400182A8 010
ROM:400182A8		     ; ---------------------------------------------------------------------------
ROM:400182AC 010 06	     jpt_400182A8    DCB 6						   ; jump table	for switch statement
ROM:400182AD 010 09			     DCB 9
ROM:400182AE 010 1F			     DCB 0x1F
ROM:400182AF 010 12			     DCB 0x12
ROM:400182B0 010 16			     DCB 0x16
ROM:400182B1 010 00			     ALIGN 2
ROM:400182B2
ROM:400182B2		     loc_400182B2							   ; CODE XREF:	sub_40018260+36j
ROM:400182B2 010 21 F4 00 50		     BIC.W	     R0, R1, #0x2000			   ; Rd	= Op1 &	~Op2
ROM:400182B6 010 2C E0			     B		     loc_40018312			   ; Branch
ROM:400182B6
ROM:400182B8		     ; ---------------------------------------------------------------------------
ROM:400182B8
ROM:400182B8		     loc_400182B8							   ; CODE XREF:	sub_40018260+48j
ROM:400182B8 010 01 F0 76 FE		     BL		     sub_40019FA8			   ; jumptable 000182A8	case 0
ROM:400182B8 010										   ; jumptable 400182A8	case 0
ROM:400182B8
ROM:400182BC 010 13 E0			     B		     loc_400182E6			   ; Branch
ROM:400182BC
ROM:400182BE		     ; ---------------------------------------------------------------------------
ROM:400182BE
ROM:400182BE		     loc_400182BE							   ; CODE XREF:	sub_40018260+48j
ROM:400182BE 010 00 20			     MOVS	     R0, #0				   ; jumptable 000182A8	case 1
ROM:400182BE											   ; jumptable 400182A8	case 1
ROM:400182C0 010 01 F0 AC FE		     BL		     sub_4001A01C			   ; Branch with Link
ROM:400182C0 010
ROM:400182C4 010 2A 69			     LDR	     R2, [R5,#0x10]			   ; Load from Memory
ROM:400182C4
ROM:400182C6
ROM:400182C6		     loc_400182C6							   ; CODE XREF:	sub_40018260+6Cj
ROM:400182C6 010 29 69			     LDR	     R1, [R5,#0x10]			   ; Load from Memory
ROM:400182C8 010 89 1A			     SUBS	     R1, R1, R2				   ; Rd	= Op1 -	Op2
ROM:400182CA 010 20 29			     CMP	     R1, #0x20 ; ' '			   ; Set cond. codes on	Op1 - Op2
ROM:400182CC 010 FB D3			     BCC	     loc_400182C6			   ; Branch
ROM:400182CC
ROM:400182CE 010 0A E0			     B		     loc_400182E6			   ; Branch
ROM:400182CE
ROM:400182D0		     ; ---------------------------------------------------------------------------
ROM:400182D0
ROM:400182D0		     loc_400182D0							   ; CODE XREF:	sub_40018260+48j
ROM:400182D0 010 01 20			     MOVS	     R0, #1				   ; jumptable 000182A8	case 3
ROM:400182D0											   ; jumptable 400182A8	case 3
ROM:400182D2 010 01 F0 A3 FE		     BL		     sub_4001A01C			   ; Branch with Link
ROM:400182D2 010
ROM:400182D6 010 06 E0			     B		     loc_400182E6			   ; Branch
ROM:400182D6
ROM:400182D8		     ; ---------------------------------------------------------------------------
ROM:400182D8
ROM:400182D8		     loc_400182D8							   ; CODE XREF:	sub_40018260+48j
ROM:400182D8 010 01 F0 C4 FE		     BL		     sub_4001A064			   ; jumptable 000182A8	case 4
ROM:400182D8 010										   ; jumptable 400182A8	case 4
ROM:400182D8
ROM:400182DC 010 29 69			     LDR	     R1, [R5,#0x10]			   ; Load from Memory
ROM:400182DC
ROM:400182DE
ROM:400182DE		     loc_400182DE							   ; CODE XREF:	sub_40018260+84j
ROM:400182DE 010 2A 69			     LDR	     R2, [R5,#0x10]			   ; Load from Memory
ROM:400182E0 010 52 1A			     SUBS	     R2, R2, R1				   ; Rd	= Op1 -	Op2
ROM:400182E2 010 20 2A			     CMP	     R2, #0x20 ; ' '			   ; Set cond. codes on	Op1 - Op2
ROM:400182E4 010 FB D3			     BCC	     loc_400182DE			   ; Branch
ROM:400182E4
ROM:400182E6
ROM:400182E6		     loc_400182E6							   ; CODE XREF:	sub_40018260+5Cj
ROM:400182E6											   ; sub_40018260+6Ej ...
ROM:400182E6 010 80 B9			     CBNZ	     R0, return_1			   ; default
ROM:400182E6
ROM:400182E8 010 0A E0			     B		     loc_40018300			   ; Branch
ROM:400182E8
ROM:400182EA		     ; ---------------------------------------------------------------------------
ROM:400182EA
ROM:400182EA		     loc_400182EA							   ; CODE XREF:	sub_40018260+48j
ROM:400182EA 010 20 88			     LDRH	     R0, [R4]				   ; jumptable 000182A8	case 2
ROM:400182EA											   ; jumptable 400182A8	case 2
ROM:400182EC 010 40 04			     LSLS	     R0, R0, #0x11			   ; Logical Shift Left
ROM:400182EE 010 07 D4			     BMI	     loc_40018300			   ; Branch
ROM:400182EE
ROM:400182F0 010 01 F0 80 FE		     BL		     sub_40019FF4			   ; Branch with Link
ROM:400182F0 010
ROM:400182F4 010 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400182F6 010 20 88			     LDRH	     R0, [R4]				   ; Load from Memory
ROM:400182F8 010 09 D1			     BNE	     loc_4001830E			   ; Branch
ROM:400182F8
ROM:400182FA 010 40 F4 80 40		     ORR.W	     R0, R0, #0x4000			   ; Rd	= Op1 |	Op2
ROM:400182FE 010 20 80			     STRH	     R0, [R4]				   ; Store to Memory
ROM:400182FE
ROM:40018300
ROM:40018300		     loc_40018300							   ; CODE XREF:	sub_40018260+88j
ROM:40018300											   ; sub_40018260+8Ej
ROM:40018300 010 01 20			     MOVS	     R0, #1				   ; arg_1
ROM:40018302 010 FE F7 0B FA		     BL		     i2c_some				   ; Branch with Link
ROM:40018302 010
ROM:40018306 010 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40018308 010 00 D0			     BEQ	     return				   ; Branch
ROM:40018308
ROM:4001830A
ROM:4001830A		     return_1								   ; CODE XREF:	sub_40018260+10j
ROM:4001830A											   ; sub_40018260+1Aj ...
ROM:4001830A 010 01 20			     MOVS	     R0, #1				   ; default
ROM:4001830A
ROM:4001830C
ROM:4001830C		     return								   ; CODE XREF:	sub_40018260+A8j
ROM:4001830C 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:4001830C
ROM:4001830E		     ; ---------------------------------------------------------------------------
ROM:4001830E
ROM:4001830E		     loc_4001830E							   ; CODE XREF:	sub_40018260+98j
ROM:4001830E 010 20 F4 80 40		     BIC.W	     R0, R0, #0x4000			   ; Rd	= Op1 &	~Op2
ROM:4001830E 010
ROM:40018312
ROM:40018312		     loc_40018312							   ; CODE XREF:	sub_40018260+56j
ROM:40018312 010 20 80			     STRH	     R0, [R4]				   ; Store to Memory
ROM:40018314 010 F9 E7			     B		     return_1				   ; default
ROM:40018314
ROM:40018314		     ; End of function sub_40018260
ROM:40018314
ROM:40018314		     ; ---------------------------------------------------------------------------
ROM:40018316 00	00			     DCW 0
ROM:40018318 00	00 32 48     dword_40018318  DCD TIMER_32K_BASE					   ; DATA XREF:	sub_40018260+1Er
ROM:4001831C 58	FD 20 40     off_4001831C    DCD dword_4020FD58					   ; DATA XREF:	sub_40018260+26r
ROM:40018320
ROM:40018320		     ; =============== S U B R O U T I N E =======================================
ROM:40018320
ROM:40018320
ROM:40018320		     ; bool __cdecl uart_3_start()
ROM:40018320		     uart_3_start							   ; DATA XREF:	ROM:4001AEB0o
ROM:40018320 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40018322 010 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:40018324 010 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:40018326 010 01 B9			     CBNZ	     R1, loc_4001832A			   ; Compare and Branch	on Non-Zero
ROM:40018326
ROM:40018328 010 36 49			     LDR	     R1, =(UART_some - 0x40000000)	   ; Load from Memory
ROM:40018328
ROM:4001832A
ROM:4001832A		     loc_4001832A							   ; CODE XREF:	uart_3_start+6j
ROM:4001832A 010 02 22			     MOVS	     R2, #2				   ; Rd	= Op2
ROM:4001832C 010 36 48			     LDR	     R0, =UART3_DLL_REG			   ; Load from Memory
ROM:4001832E 010 42 65			     STR	     R2, [R0,#0x54]			   ; UART3 SYSC_REG
ROM:40018330 010 82 6D			     LDR	     R2, [R0,#0x58]			   ; UART3 SYSS_REG
ROM:40018332 010 07 22			     MOVS	     R2, #7				   ; Rd	= Op2
ROM:40018334 010 82 60			     STR	     R2, [R0,#8]			   ; Store to Memory
ROM:40018336 010 BF 23			     MOVS	     R3, #0xBF ; 'ø'			   ; Rd	= Op2
ROM:40018338 010 C3 60			     STR	     R3, [R0,#0xC]			   ; Store to Memory
ROM:4001833A 010 10 22			     MOVS	     R2, #0x10				   ; Rd	= Op2
ROM:4001833C 010 82 60			     STR	     R2, [R0,#8]			   ; Store to Memory
ROM:4001833E 010 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:40018340 010 C2 60			     STR	     R2, [R0,#0xC]			   ; Store to Memory
ROM:40018342 010 40 25			     MOVS	     R5, #0x40 ; '@'			   ; Rd	= Op2
ROM:40018344 010 05 61			     STR	     R5, [R0,#0x10]			   ; Store to Memory
ROM:40018346 010 C2 61			     STR	     R2, [R0,#0x1C]			   ; Store to Memory
ROM:40018348 010 02 64			     STR	     R2, [R0,#0x40]			   ; Store to Memory
ROM:4001834A 010 4D 7C			     LDRB	     R5, [R1,#0x11]			   ; Load from Memory
ROM:4001834C 010 38 2D			     CMP	     R5, #0x38 ; '8'			   ; Set cond. codes on	Op1 - Op2
ROM:4001834E 010 C5 69			     LDR	     R5, [R0,#0x1C]			   ; Load from Memory
ROM:40018350 010 2E D1			     BNE	     loc_400183B0			   ; Branch
ROM:40018350
ROM:40018352 010 45 F0 0E 05		     ORR.W	     R5, R5, #0xE			   ; Rd	= Op1 |	Op2
ROM:40018352 010
ROM:40018356
ROM:40018356		     loc_40018356							   ; CODE XREF:	uart_3_start+94j
ROM:40018356 010 C5 61			     STR	     R5, [R0,#0x1C]			   ; Store to Memory
ROM:40018358 010 05 6C			     LDR	     R5, [R0,#0x40]			   ; Load from Memory
ROM:4001835A 010 45 F0 80 05		     ORR.W	     R5, R5, #0x80			   ; Rd	= Op1 |	Op2
ROM:4001835E 010 05 64			     STR	     R5, [R0,#0x40]			   ; Store to Memory
ROM:40018360 010 41 25			     MOVS	     R5, #0x41 ; 'A'			   ; Rd	= Op2
ROM:40018362 010 85 60			     STR	     R5, [R0,#8]			   ; Store to Memory
ROM:40018364 010 4C 25			     MOVS	     R5, #0x4C ; 'L'			   ; Rd	= Op2
ROM:40018366 010 85 61			     STR	     R5, [R0,#0x18]			   ; Store to Memory
ROM:40018368 010 C3 60			     STR	     R3, [R0,#0xC]			   ; Store to Memory
ROM:4001836A 010 85 68			     LDR	     R5, [R0,#8]			   ; Load from Memory
ROM:4001836C 010 45 F0 08 05		     ORR.W	     R5, R5, #8				   ; Rd	= Op1 |	Op2
ROM:40018370 010 85 60			     STR	     R5, [R0,#8]			   ; Store to Memory
ROM:40018372 010 C3 60			     STR	     R3, [R0,#0xC]			   ; Store to Memory
ROM:40018374 010 83 68			     LDR	     R3, [R0,#8]			   ; Load from Memory
ROM:40018376 010 23 F0 10 03		     BIC.W	     R3, R3, #0x10			   ; Rd	= Op1 &	~Op2
ROM:4001837A 010 83 60			     STR	     R3, [R0,#8]			   ; Store to Memory
ROM:4001837C 010 C3 68			     LDR	     R3, [R0,#0xC]			   ; Load from Memory
ROM:4001837E 010 23 F0 80 03		     BIC.W	     R3, R3, #0x80			   ; Rd	= Op1 &	~Op2
ROM:40018382 010 C3 60			     STR	     R3, [R0,#0xC]			   ; Store to Memory
ROM:40018384 010 03 69			     LDR	     R3, [R0,#0x10]			   ; Load from Memory
ROM:40018386 010 23 F0 40 03		     BIC.W	     R3, R3, #0x40			   ; Rd	= Op1 &	~Op2
ROM:4001838A 010 03 61			     STR	     R3, [R0,#0x10]			   ; Store to Memory
ROM:4001838C 010 C3 68			     LDR	     R3, [R0,#0xC]			   ; Load from Memory
ROM:4001838E 010 43 F0 80 03		     ORR.W	     R3, R3, #0x80			   ; Rd	= Op1 |	Op2
ROM:40018392 010 C3 60			     STR	     R3, [R0,#0xC]			   ; Store to Memory
ROM:40018394 010 11 23			     MOVS	     R3, #0x11				   ; Rd	= Op2
ROM:40018396 010 03 61			     STR	     R3, [R0,#0x10]			   ; Store to Memory
ROM:40018398 010 13 23			     MOVS	     R3, #0x13				   ; Rd	= Op2
ROM:4001839A 010 83 61			     STR	     R3, [R0,#0x18]			   ; Store to Memory
ROM:4001839C 010 4F F4 61 25		     MOV.W	     R5, #0xE1000			   ; Rd	= Op2
ROM:400183A0 010 0B 68			     LDR	     R3, [R1]				   ; Load from Memory
ROM:400183A2 010 B3 F5 61 3F		     CMP.W	     R3, #0x38400			   ; Set cond. codes on	Op1 - Op2
ROM:400183A6 010 06 D0			     BEQ	     loc_400183B6			   ; Branch
ROM:400183A6
ROM:400183A8 010 AB 42			     CMP	     R3, R5				   ; Set cond. codes on	Op1 - Op2
ROM:400183AA 010 17 D1			     BNE	     loc_400183DC			   ; Branch
ROM:400183AA
ROM:400183AC 010 04 23			     MOVS	     R3, #4				   ; Rd	= Op2
ROM:400183AE 010 03 E0			     B		     loc_400183B8			   ; Branch
ROM:400183AE
ROM:400183B0		     ; ---------------------------------------------------------------------------
ROM:400183B0
ROM:400183B0		     loc_400183B0							   ; CODE XREF:	uart_3_start+30j
ROM:400183B0 010 45 F0 0F 05		     ORR.W	     R5, R5, #0xF			   ; Rd	= Op1 |	Op2
ROM:400183B4 010 CF E7			     B		     loc_40018356			   ; Branch
ROM:400183B4
ROM:400183B6		     ; ---------------------------------------------------------------------------
ROM:400183B6
ROM:400183B6		     loc_400183B6							   ; CODE XREF:	uart_3_start+86j
ROM:400183B6 010 0D 23			     MOVS	     R3, #0xD				   ; Rd	= Op2
ROM:400183B6
ROM:400183B8
ROM:400183B8		     loc_400183B8							   ; CODE XREF:	uart_3_start+8Ej
ROM:400183B8											   ; uart_3_start+BEj
ROM:400183B8 010 03 60			     STR	     R3, [R0]				   ; Store to Memory
ROM:400183BA 010 42 60			     STR	     R2, [R0,#4]			   ; Store to Memory
ROM:400183BC 010 83 68			     LDR	     R3, [R0,#8]			   ; Load from Memory
ROM:400183BE 010 23 F0 C0 03		     BIC.W	     R3, R3, #0xC0			   ; Rd	= Op1 &	~Op2
ROM:400183C2 010 83 60			     STR	     R3, [R0,#8]			   ; Store to Memory
ROM:400183C4 010 C3 68			     LDR	     R3, [R0,#0xC]			   ; Load from Memory
ROM:400183C6 010 23 F0 80 03		     BIC.W	     R3, R3, #0x80			   ; Rd	= Op1 &	~Op2
ROM:400183CA 010 C3 60			     STR	     R3, [R0,#0xC]			   ; Store to Memory
ROM:400183CC 010 03 26			     MOVS	     R6, #3				   ; Rd	= Op2
ROM:400183CE 010 8B 68			     LDR	     R3, [R1,#8]			   ; Load from Memory
ROM:400183D0 010 33 B1			     CBZ	     R3, loc_400183E0			   ; Compare and Branch	on Zero
ROM:400183D0
ROM:400183D2 010 02 2B			     CMP	     R3, #2				   ; Set cond. codes on	Op1 - Op2
ROM:400183D4 010 0A D1			     BNE	     loc_400183EC			   ; Branch
ROM:400183D4
ROM:400183D6 010 0B 23			     MOVS	     R3, #0xB				   ; Rd	= Op2
ROM:400183D6
ROM:400183D8
ROM:400183D8		     loc_400183D8							   ; CODE XREF:	uart_3_start+CEj
ROM:400183D8 010 C3 60			     STR	     R3, [R0,#0xC]			   ; Store to Memory
ROM:400183DA 010 02 E0			     B		     loc_400183E2			   ; Branch
ROM:400183DA
ROM:400183DC		     ; ---------------------------------------------------------------------------
ROM:400183DC
ROM:400183DC		     loc_400183DC							   ; CODE XREF:	uart_3_start+8Aj
ROM:400183DC 010 1A 23			     MOVS	     R3, #0x1A				   ; Rd	= Op2
ROM:400183DE 010 EB E7			     B		     loc_400183B8			   ; Branch
ROM:400183DE
ROM:400183E0		     ; ---------------------------------------------------------------------------
ROM:400183E0
ROM:400183E0		     loc_400183E0							   ; CODE XREF:	uart_3_start+B0j
ROM:400183E0 010 C6 60			     STR	     R6, [R0,#0xC]			   ; Store to Memory
ROM:400183E0
ROM:400183E2
ROM:400183E2		     loc_400183E2							   ; CODE XREF:	uart_3_start+BAj
ROM:400183E2 010 09 68			     LDR	     R1, [R1]				   ; Load from Memory
ROM:400183E4 010 A9 42			     CMP	     R1, R5				   ; Set cond. codes on	Op1 - Op2
ROM:400183E6 010 03 D1			     BNE	     loc_400183F0			   ; Branch
ROM:400183E6
ROM:400183E8 010 06 62			     STR	     R6, [R0,#0x20]			   ; Store to Memory
ROM:400183EA 010 02 E0			     B		     loc_400183F2			   ; Branch
ROM:400183EA
ROM:400183EC		     ; ---------------------------------------------------------------------------
ROM:400183EC
ROM:400183EC		     loc_400183EC							   ; CODE XREF:	uart_3_start+B4j
ROM:400183EC 010 1B 23			     MOVS	     R3, #0x1B				   ; Rd	= Op2
ROM:400183EE 010 F3 E7			     B		     loc_400183D8			   ; Branch
ROM:400183EE
ROM:400183F0		     ; ---------------------------------------------------------------------------
ROM:400183F0
ROM:400183F0		     loc_400183F0							   ; CODE XREF:	uart_3_start+C6j
ROM:400183F0 010 02 62			     STR	     R2, [R0,#0x20]			   ; Store to Memory
ROM:400183F0
ROM:400183F2
ROM:400183F2		     loc_400183F2							   ; CODE XREF:	uart_3_start+CAj
ROM:400183F2 010 00 22			     MOVS	     R2, #0				   ; flags
ROM:400183F4 010 05 48			     LDR	     R0, =(uart_3_IRQ_handler+1	- 0x40000000) ;	function_address
ROM:400183F6 010 4A 21			     MOVS	     R1, #0x4A ; 'J'			   ; irq
ROM:400183F8 010 FE F7 DE FA		     BL		     IRQ_handler_install		   ; Branch with Link
ROM:400183F8 010
ROM:400183FC 010 00 B1			     CBZ	     R0, return				   ; Compare and Branch	on Zero
ROM:400183FC
ROM:400183FE 010 01 24			     MOVS	     R4, #1				   ; Rd	= Op2
ROM:400183FE
ROM:40018400
ROM:40018400		     return								   ; CODE XREF:	uart_3_start+DCj
ROM:40018400 010 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40018402 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40018402
ROM:40018402		     ; End of function uart_3_start
ROM:40018402
ROM:40018402		     ; ---------------------------------------------------------------------------
ROM:40018404 24	B0 01 00     off_40018404    DCD UART_some - 0x40000000				   ; DATA XREF:	uart_3_start+8r
ROM:40018408 00	00 02 49     dword_40018408  DCD UART3_DLL_REG					   ; DATA XREF:	uart_3_start+Cr
ROM:4001840C		     ; void *off_4001840C
ROM:4001840C 35	A2 01 00     off_4001840C    DCD uart_3_IRQ_handler+1 -	0x40000000		   ; DATA XREF:	uart_3_start+D4r
ROM:40018410
ROM:40018410		     ; =============== S U B R O U T I N E =======================================
ROM:40018410
ROM:40018410
ROM:40018410		     ; int __cdecl uart_do_something_1(void *addr)
ROM:40018410		     uart_do_something_1						   ; DATA XREF:	ROM:4001AEE0o
ROM:40018410 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40018412 010 05 23			     MOVS	     R3, #5				   ; Rd	= Op2
ROM:40018414 010 C1 68			     LDR	     R1, [R0,#0xC]			   ; Load from Memory
ROM:40018416 010 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:40018418 010 0A 4C			     LDR	     R4, =dword_4020FCE0		   ; Load from Memory
ROM:4001841A 010 89 B2			     UXTH	     R1, R1				   ; Unsigned extend halfword to word
ROM:4001841C 010 21 81			     STRH	     R1, [R4,#(byte_4020FCE8 - 0x4020FCE0)] ; Store to Memory
ROM:4001841E 010 82 68			     LDR	     R2, [R0,#8]			   ; Load from Memory
ROM:40018420 010 C4 E9 00 20		     STRD.W	     R2, R0, [R4]			   ; Store pair	of registers
ROM:40018424 010 A3 72			     STRB	     R3, [R4,#(word_4020FCEA - 0x4020FCE0)] ; Store to Memory
ROM:40018426 010 0A B9			     CBNZ	     R2, loc_4001842C			   ; Compare and Branch	on Non-Zero
ROM:40018426
ROM:40018428 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001842A 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:4001842A
ROM:4001842C		     ; ---------------------------------------------------------------------------
ROM:4001842C
ROM:4001842C		     loc_4001842C							   ; CODE XREF:	uart_do_something_1+16j
ROM:4001842C 010 11 B9			     CBNZ	     R1, loc_40018434			   ; Compare and Branch	on Non-Zero
ROM:4001842C
ROM:4001842E 010 00 20			     MOVS	     R0, #0				   ; arg
ROM:40018430 010 01 F0 46 FF		     BL		     uart_set_DLH_REG			   ; Branch with Link
ROM:40018430 010
ROM:40018434
ROM:40018434		     loc_40018434							   ; CODE XREF:	uart_do_something_1:loc_4001842Cj
ROM:40018434 010 04 20			     MOVS	     R0, #4				   ; Rd	= Op2
ROM:40018436 010 A8 61			     STR	     R0, [R5,#0x18]			   ; Store to Memory
ROM:40018438 010 03 49			     LDR	     R1, =UART3_DLL_REG			   ; Load from Memory
ROM:4001843A 010 A0 7A			     LDRB	     R0, [R4,#0xA]			   ; Load from Memory
ROM:4001843C 010 48 60			     STR	     R0, [R1,#4]			   ; UART3 DLH_REG
ROM:4001843E 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018440 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40018440
ROM:40018440		     ; End of function uart_do_something_1
ROM:40018440
ROM:40018440		     ; ---------------------------------------------------------------------------
ROM:40018442 00	00			     DCB 0, 0
ROM:40018444 E0	FC 20 40     off_40018444    DCD dword_4020FCE0					   ; DATA XREF:	uart_do_something_1+8r
ROM:40018448 00	00 02 49     dword_40018448  DCD UART3_DLL_REG					   ; DATA XREF:	uart_do_something_1+28r
ROM:4001844C
ROM:4001844C		     ; =============== S U B R O U T I N E =======================================
ROM:4001844C
ROM:4001844C
ROM:4001844C		     uart_3_stop							   ; DATA XREF:	ROM:4001AF08o
ROM:4001844C 000 0A 48			     LDR	     R0, =UART3_DLL_REG			   ; Load from Memory
ROM:4001844E 000 41 68			     LDR	     R1, [R0,#4]			   ; UART3 DLH_REG
ROM:40018450 000 0A 4A			     LDR	     R2, =dword_4020FCE0		   ; Load from Memory
ROM:40018452 000 92 7A			     LDRB	     R2, [R2,#(word_4020FCEA - 0x4020FCE0)] ; Load from	Memory
ROM:40018454 000 91 43			     BICS	     R1, R2				   ; Rd	= Op1 &	~Op2
ROM:40018456 000 41 60			     STR	     R1, [R0,#4]			   ; UART3 DLH_REG
ROM:40018458 000 C1 68			     LDR	     R1, [R0,#0xC]			   ; UART3 LCR_REG
ROM:4001845A 000 41 F0 80 01		     ORR.W	     R1, R1, #0b10000000		   ; Rd	= Op1 |	Op2
ROM:4001845E 000 C1 60			     STR	     R1, [R0,#0xC]			   ; UART3 LCR_REG
ROM:40018460 000 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40018462 000 01 60			     STR	     R1, [R0]				   ; UART3 DLL_REG
ROM:40018464 000 41 60			     STR	     R1, [R0,#4]			   ; UART3 DLH_REG
ROM:40018466 000 07 21			     MOVS	     R1, #7				   ; Rd	= Op2
ROM:40018468 000 81 60			     STR	     R1, [R0,#8]			   ; UARt3 FCR_REG
ROM:4001846A 000 C1 68			     LDR	     R1, [R0,#0xC]			   ; UART3 LCR_REG
ROM:4001846C 000 21 F0 80 01		     BIC.W	     R1, R1, #0b10000000		   ; Rd	= Op1 &	~Op2
ROM:40018470 000 C1 60			     STR	     R1, [R0,#0xC]			   ; UART3 LCR_REG
ROM:40018472 000 4A 20			     MOVS	     R0, #0x4A ; 'J'			   ; irq_number
ROM:40018474 000 FE F7 F0 BA		     B.W	     uninstall_IRQ_handler		   ; Branch
ROM:40018474 000
ROM:40018474		     ; End of function uart_3_stop
ROM:40018474
ROM:40018474		     ; ---------------------------------------------------------------------------
ROM:40018478 00	00 02 49     dword_40018478  DCD UART3_DLL_REG					   ; DATA XREF:	uart_3_stopr
ROM:4001847C E0	FC 20 40     off_4001847C    DCD dword_4020FCE0					   ; DATA XREF:	uart_3_stop+4r
ROM:40018480
ROM:40018480		     ; =============== S U B R O U T I N E =======================================
ROM:40018480
ROM:40018480
ROM:40018480		     ; int __cdecl uart_set_baud_rate(void *addr)
ROM:40018480		     uart_set_baud_rate							   ; DATA XREF:	ROM:4001AEF4o
ROM:40018480 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40018482 010 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40018484 010 13 4B			     LDR	     R3, =dword_4020FCE0		   ; Load from Memory
ROM:40018486 010 02 24			     MOVS	     R4, #2				   ; Rd	= Op2
ROM:40018488 010 C2 68			     LDR	     R2, [R0,#0xC]			   ; UART LCR_REG
ROM:4001848A 010 1A 81			     STRH	     R2, [R3,#(byte_4020FCE8 - 0x4020FCE0)] ; Store to Memory
ROM:4001848C 010 82 68			     LDR	     R2, [R0,#8]			   ; Load from Memory
ROM:4001848E 010 C3 E9 00 20		     STRD.W	     R2, R0, [R3]			   ; Store pair	of registers
ROM:40018492 010 9C 72			     STRB	     R4, [R3,#(word_4020FCEA - 0x4020FCE0)] ; Store to Memory
ROM:40018494 010 0A B9			     CBNZ	     R2, set_bauds_continue		   ; Compare and Branch	on Non-Zero
ROM:40018494
ROM:40018496 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018498 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40018498
ROM:4001849A		     ; ---------------------------------------------------------------------------
ROM:4001849A
ROM:4001849A		     set_bauds_continue							   ; CODE XREF:	uart_set_baud_rate+14j
ROM:4001849A 010 04 22			     MOVS	     R2, #4				   ; Rd	= Op2
ROM:4001849C 010 82 61			     STR	     R2, [R0,#0x18]			   ; Store to Memory
ROM:4001849E 010 0E 4D			     LDR	     R5, =UART3_DLL_REG			   ; Load from Memory
ROM:400184A0 010 0A E0			     B		     loc_400184B8			   ; Branch
ROM:400184A0
ROM:400184A2		     ; ---------------------------------------------------------------------------
ROM:400184A2
ROM:400184A2		     loc_400184A2							   ; CODE XREF:	uart_set_baud_rate+3Cj
ROM:400184A2 010 18 68			     LDR	     R0, [R3]				   ; Load from Memory
ROM:400184A4 010 10 F8 01 6B		     LDRB.W	     R6, [R0],#1			   ; Load from Memory
ROM:400184A8 010 2E 60			     STR	     R6, [R5]				   ; Store to Memory
ROM:400184AA 010 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:400184AC 010 52 1E			     SUBS	     R2, R2, #1				   ; Rd	= Op1 -	Op2
ROM:400184AE 010 C9 B2			     UXTB	     R1, R1				   ; Unsigned extend byte to word
ROM:400184B0 010 1A 81			     STRH	     R2, [R3,#8]			   ; Store to Memory
ROM:400184B2 010 40 29			     CMP	     R1, #0x40 ; '@'			   ; Set cond. codes on	Op1 - Op2
ROM:400184B4 010 18 60			     STR	     R0, [R3]				   ; Store to Memory
ROM:400184B6 010 03 D2			     BCS	     loc_400184C0			   ; Branch
ROM:400184B6
ROM:400184B8
ROM:400184B8		     loc_400184B8							   ; CODE XREF:	uart_set_baud_rate+20j
ROM:400184B8 010 1A 89			     LDRH	     R2, [R3,#8]			   ; Load from Memory
ROM:400184BA 010 00 2A			     CMP	     R2, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400184BC 010 F1 D1			     BNE	     loc_400184A2			   ; Branch
ROM:400184BC
ROM:400184BE 010 01 E0			     B		     loc_400184C4			   ; Branch
ROM:400184BE
ROM:400184C0		     ; ---------------------------------------------------------------------------
ROM:400184C0
ROM:400184C0		     loc_400184C0							   ; CODE XREF:	uart_set_baud_rate+36j
ROM:400184C0 010 18 89			     LDRH	     R0, [R3,#8]			   ; Load from Memory
ROM:400184C2 010 18 B9			     CBNZ	     R0, set_baud_rate			   ; Compare and Branch	on Non-Zero
ROM:400184C2
ROM:400184C4
ROM:400184C4		     loc_400184C4							   ; CODE XREF:	uart_set_baud_rate+3Ej
ROM:400184C4 010 00 20			     MOVS	     R0, #0				   ; arg
ROM:400184C6 010 01 F0 FB FE		     BL		     uart_set_DLH_REG			   ; Branch with Link
ROM:400184C6 010
ROM:400184CA 010 00 E0			     B		     return_0				   ; Branch
ROM:400184CA
ROM:400184CC		     ; ---------------------------------------------------------------------------
ROM:400184CC
ROM:400184CC		     set_baud_rate							   ; CODE XREF:	uart_set_baud_rate+42j
ROM:400184CC 010 6C 60			     STR	     R4, [R5,#4]			   ; store 2 to	UART3 DLH_REG -	set 4.8	Kbps baud rate
ROM:400184CC
ROM:400184CE
ROM:400184CE		     return_0								   ; CODE XREF:	uart_set_baud_rate+4Aj
ROM:400184CE 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400184D0 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:400184D0
ROM:400184D0		     ; End of function uart_set_baud_rate
ROM:400184D0
ROM:400184D0		     ; ---------------------------------------------------------------------------
ROM:400184D2 00	00			     DCW 0
ROM:400184D4 E0	FC 20 40     off_400184D4    DCD dword_4020FCE0					   ; DATA XREF:	uart_set_baud_rate+4r
ROM:400184D8 00	00 02 49     dword_400184D8  DCD UART3_DLL_REG					   ; DATA XREF:	uart_set_baud_rate+1Er
ROM:400184DC
ROM:400184DC		     ; =============== S U B R O U T I N E =======================================
ROM:400184DC
ROM:400184DC
ROM:400184DC		     usb_stop								   ; CODE XREF:	usb_start:stop_usbp
ROM:400184DC											   ; DATA XREF:	ROM:4001AF08o
ROM:400184DC 000 09 49			     LDR	     R1, =dword_4020FD08		   ; Load from Memory
ROM:400184DE 000 00 20			     MOVS	     R0, #0				   ; irq_number
ROM:400184E0 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:400184E2 008 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:400184E4 008 48 60			     STR	     R0, [R1,#(dword_4020FD0C -	0x4020FD08)] ; Store to	Memory
ROM:400184E6 008 88 60			     STR	     R0, [R1,#(dword_4020FD10 -	0x4020FD08)] ; Store to	Memory
ROM:400184E8 008 C8 60			     STR	     R0, [R1,#(dword_4020FD14 -	0x4020FD08)] ; Store to	Memory
ROM:400184EA 008 08 61			     STR	     R0, [R1,#(dword_4020FD18 -	0x4020FD08)] ; Store to	Memory
ROM:400184EC 008 48 61			     STR	     R0, [R1,#(dword_4020FD1C -	0x4020FD08)] ; Store to	Memory
ROM:400184EE 008 02 F0 7B FA		     BL		     usb_do_something_2			   ; Branch with Link
ROM:400184EE 008
ROM:400184F2 008 5C 20			     MOVS	     R0, #0x5C ; '\'			   ; irq_number
ROM:400184F4 008 FE F7 B0 FA		     BL		     uninstall_IRQ_handler		   ; Branch with Link
ROM:400184F4 008
ROM:400184F8 008 5D 20			     MOVS	     R0, #0x5D ; ']'			   ; Rd	= Op2
ROM:400184FA 008 BD E8 10 40		     POP.W	     {R4,LR}				   ; Pop registers
ROM:400184FE 000 FE F7 AB BA		     B.W	     uninstall_IRQ_handler		   ; Branch
ROM:400184FE 000
ROM:400184FE		     ; End of function usb_stop
ROM:400184FE
ROM:400184FE		     ; ---------------------------------------------------------------------------
ROM:40018502 00	00			     DCW 0
ROM:40018504 08	FD 20 40     off_40018504    DCD dword_4020FD08					   ; DATA XREF:	usb_stopr
ROM:40018508
ROM:40018508		     ; =============== S U B R O U T I N E =======================================
ROM:40018508
ROM:40018508
ROM:40018508		     usb_start								   ; DATA XREF:	ROM:4001AEB0o
ROM:40018508 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:4001850A 010 01 69			     LDR	     R1, [R0,#0x10]			   ; arg_2
ROM:4001850C 010 00 20			     MOVS	     R0, #0				   ; arg_1
ROM:4001850E 010 FF F7 A7 FE		     BL		     sub_40018260			   ; Branch with Link
ROM:4001850E 010
ROM:40018512 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018514 010 19 4D			     LDR	     R5, =dword_4020FD08		   ; Load from Memory
ROM:40018516 010 02 46			     MOV	     R2, R0				   ; flags
ROM:40018518 010 5C 21			     MOVS	     R1, #0x5C ; '\'			   ; irq
ROM:4001851A 010 28 60			     STR	     R0, [R5]				   ; Store to Memory
ROM:4001851C 010 68 60			     STR	     R0, [R5,#(dword_4020FD0C -	0x4020FD08)] ; Store to	Memory
ROM:4001851E 010 A8 60			     STR	     R0, [R5,#(dword_4020FD10 -	0x4020FD08)] ; Store to	Memory
ROM:40018520 010 E8 60			     STR	     R0, [R5,#(dword_4020FD14 -	0x4020FD08)] ; Store to	Memory
ROM:40018522 010 28 61			     STR	     R0, [R5,#(dword_4020FD18 -	0x4020FD08)] ; Store to	Memory
ROM:40018524 010 68 61			     STR	     R0, [R5,#(dword_4020FD1C -	0x4020FD08)] ; Store to	Memory
ROM:40018526 010 16 48			     LDR	     R0, =(usb_otg_irq_handler+1 - 0x40000000) ; function_address
ROM:40018528 010 FE F7 46 FA		     BL		     IRQ_handler_install		   ; Branch with Link
ROM:40018528 010
ROM:4001852C 010 18 BB			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:4001852C
ROM:4001852E 010 15 48			     LDR	     R0, =(usb_otg_dma_irq_handler+1 - 0x40000000) ; function_address
ROM:40018530 010 00 22			     MOVS	     R2, #0				   ; flags
ROM:40018532 010 5D 21			     MOVS	     R1, #0x5D ; ']'			   ; irq
ROM:40018534 010 FE F7 40 FA		     BL		     IRQ_handler_install		   ; Branch with Link
ROM:40018534 010
ROM:40018538 010 18 B1			     CBZ	     R0, loc_40018542			   ; Compare and Branch	on Zero
ROM:40018538
ROM:4001853A 010 5D 20			     MOVS	     R0, #0x5D ; ']'			   ; irq_number
ROM:4001853C 010 FE F7 8C FA		     BL		     uninstall_IRQ_handler		   ; Branch with Link
ROM:4001853C 010
ROM:40018540 010 19 E0			     B		     return_1				   ; Branch
ROM:40018540
ROM:40018542		     ; ---------------------------------------------------------------------------
ROM:40018542
ROM:40018542		     loc_40018542							   ; CODE XREF:	usb_start+30j
ROM:40018542 010 11 4C			     LDR	     R4, =TIMER_32K_BASE		   ; Load from Memory
ROM:40018544 010 20 69			     LDR	     R0, [R4,#0x10]			   ; Load from Memory
ROM:40018546 010 A8 61			     STR	     R0, [R5,#(dword_4020FD20 -	0x4020FD08)] ; Store to	Memory
ROM:40018548 010 4F F4 C0 30		     MOV.W	     R0, #0x18000			   ; Rd	= Op2
ROM:4001854C 010 E8 61			     STR	     R0, [R5,#(dword_4020FD24 -	0x4020FD08)] ; Store to	Memory
ROM:4001854E 010 02 F0 51 F9		     BL		     usb_something_8			   ; Branch with Link
ROM:4001854E 010
ROM:40018552 010 70 B9			     CBNZ	     R0, stop_usb			   ; Compare and Branch	on Non-Zero
ROM:40018552
ROM:40018554 010 D5 E9 06 12		     LDRD.W	     R1, R2, [R5,#0x18]			   ; Load pair of registers
ROM:40018558 010 0C 48			     LDR	     R0, =byte_4020FD84			   ; Load from Memory
ROM:40018558
ROM:4001855A
ROM:4001855A		     loc_4001855A							   ; CODE XREF:	usb_start+5Ej
ROM:4001855A 010 03 78			     LDRB	     R3, [R0]				   ; Load from Memory
ROM:4001855C 010 04 2B			     CMP	     R3, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001855E 010 03 D0			     BEQ	     loc_40018568			   ; Branch
ROM:4001855E
ROM:40018560 010 23 69			     LDR	     R3, [R4,#0x10]			   ; Load from Memory
ROM:40018562 010 5B 1A			     SUBS	     R3, R3, R1				   ; Rd	= Op1 -	Op2
ROM:40018564 010 93 42			     CMP	     R3, R2				   ; Set cond. codes on	Op1 - Op2
ROM:40018566 010 F8 D3			     BCC	     loc_4001855A			   ; Branch
ROM:40018566
ROM:40018568
ROM:40018568		     loc_40018568							   ; CODE XREF:	usb_start+56j
ROM:40018568 010 00 78			     LDRB	     R0, [R0]				   ; Load from Memory
ROM:4001856A 010 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001856C 010 01 D1			     BNE	     stop_usb				   ; Branch
ROM:4001856C
ROM:4001856E 010 00 20			     MOVS	     R0, #0				   ; arg
ROM:40018570 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40018570
ROM:40018572		     ; ---------------------------------------------------------------------------
ROM:40018572
ROM:40018572		     stop_usb								   ; CODE XREF:	usb_start+4Aj
ROM:40018572											   ; usb_start+64j
ROM:40018572 010 FF F7 B3 FF		     BL		     usb_stop				   ; something wrong, stopping...
ROM:40018572 010
ROM:40018576
ROM:40018576		     return_1								   ; CODE XREF:	usb_start+24j
ROM:40018576											   ; usb_start+38j
ROM:40018576 010 01 20			     MOVS	     R0, #1				   ; successfully started!
ROM:40018578 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40018578
ROM:40018578		     ; End of function usb_start
ROM:40018578
ROM:40018578		     ; ---------------------------------------------------------------------------
ROM:4001857A 00	00			     DCB 0, 0
ROM:4001857C 08	FD 20 40     off_4001857C    DCD dword_4020FD08					   ; DATA XREF:	usb_start+Cr
ROM:40018580		     ; void *off_40018580
ROM:40018580 C1	A8 01 00     off_40018580    DCD usb_otg_irq_handler+1 - 0x40000000		   ; DATA XREF:	usb_start+1Er
ROM:40018584		     ; void *off_40018584
ROM:40018584 E5	A3 01 00     off_40018584    DCD usb_otg_dma_irq_handler+1 - 0x40000000		   ; DATA XREF:	usb_start+26r
ROM:40018588 00	00 32 48     dword_40018588  DCD TIMER_32K_BASE					   ; DATA XREF:	usb_start:loc_40018542r
ROM:4001858C 84	FD 20 40     off_4001858C    DCD byte_4020FD84					   ; DATA XREF:	usb_start+50r
ROM:40018590
ROM:40018590		     ; =============== S U B R O U T I N E =======================================
ROM:40018590
ROM:40018590		     ; Attributes: noreturn
ROM:40018590
ROM:40018590		     usb_someth_0							   ; DATA XREF:	ROM:4001AEE0o
ROM:40018590 000 07 49			     LDR	     R1, =dword_4020FD08		   ; Load from Memory
ROM:40018592 000 04 22			     MOVS	     R2, #4				   ; Rd	= Op2
ROM:40018594 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40018596 008 C8 60			     STR	     R0, [R1,#(dword_4020FD14 -	0x4020FD08)] ; Store to	Memory
ROM:40018598 008 82 61			     STR	     R2, [R0,#0x18]			   ; Store to Memory
ROM:4001859A 008 C2 68			     LDR	     R2, [R0,#0xC]			   ; Load from Memory
ROM:4001859C 008 4A 61			     STR	     R2, [R1,#(dword_4020FD1C -	0x4020FD08)] ; Store to	Memory
ROM:4001859E 008 80 68			     LDR	     R0, [R0,#8]			   ; Load from Memory
ROM:400185A0 008 08 61			     STR	     R0, [R1,#(dword_4020FD18 -	0x4020FD08)] ; Store to	Memory
ROM:400185A2 008 0C 31			     ADDS	     R1, #0xC				   ; Rd	= Op1 +	Op2
ROM:400185A4 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400185A6 008 02 F0 51 FB		     BL		     usb_some_yet_another		   ; Branch with Link
ROM:400185A6 008
ROM:400185AA 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400185AC 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:400185AC
ROM:400185AC		     ; End of function usb_someth_0
ROM:400185AC
ROM:400185AC		     ; ---------------------------------------------------------------------------
ROM:400185AE 00	00			     DCB 0, 0
ROM:400185B0 08	FD 20 40     off_400185B0    DCD dword_4020FD08					   ; DATA XREF:	usb_someth_0r
ROM:400185B4
ROM:400185B4		     ; =============== S U B R O U T I N E =======================================
ROM:400185B4
ROM:400185B4
ROM:400185B4		     usb_something_2							   ; DATA XREF:	ROM:4001AEF8o
ROM:400185B4 000 06 49			     LDR	     R1, =dword_4020FD08		   ; Load from Memory
ROM:400185B6 000 04 22			     MOVS	     R2, #4				   ; Rd	= Op2
ROM:400185B8 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:400185BA 008 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:400185BC 008 82 61			     STR	     R2, [R0,#0x18]			   ; Store to Memory
ROM:400185BE 008 C2 68			     LDR	     R2, [R0,#0xC]			   ; Load from Memory
ROM:400185C0 008 8A 60			     STR	     R2, [R1,#(dword_4020FD10 -	0x4020FD08)] ; Store to	Memory
ROM:400185C2 008 80 68			     LDR	     R0, [R0,#8]			   ; Load from Memory
ROM:400185C4 008 48 60			     STR	     R0, [R1,#(dword_4020FD0C -	0x4020FD08)] ; Store to	Memory
ROM:400185C6 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400185C8 008 02 F0 68 FB		     BL		     usb_do_something_1			   ; Branch with Link
ROM:400185C8 008
ROM:400185CC 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400185CE 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:400185CE
ROM:400185CE		     ; End of function usb_something_2
ROM:400185CE
ROM:400185CE		     ; ---------------------------------------------------------------------------
ROM:400185D0 08	FD 20 40     off_400185D0    DCD dword_4020FD08					   ; DATA XREF:	usb_something_2r
ROM:400185D4
ROM:400185D4		     ; =============== S U B R O U T I N E =======================================
ROM:400185D4
ROM:400185D4
ROM:400185D4		     nor_start								   ; DATA XREF:	ROM:4001AE90o
ROM:400185D4											   ; ROM:4001AEA8o
ROM:400185D4 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:400185D6 008 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:400185D8 008 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:400185DA 008 D0 B9			     CBNZ	     R0, return_0			   ; Compare and Branch	on Non-Zero
ROM:400185DA
ROM:400185DC 008 FB F7 7A FF		     BL		     gpmc_reset				   ; Branch with Link
ROM:400185DC 008
ROM:400185E0 008 00 21			     MOVS	     R1, #0				   ; arg_2
ROM:400185E2 008 0D 48			     LDR	     R0, =(dword_40014690 - 0x40000000)	   ; arg_1
ROM:400185E4 008 FB F7 C4 FF		     BL		     parse_CHFLASH			   ; Branch with Link
ROM:400185E4 008
ROM:400185E8 008 38 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:400185E8
ROM:400185EA 008 20 79			     LDRB	     R0, [R4,#4]			   ; Load from Memory
ROM:400185EC 008 07 28			     CMP	     R0, #7				   ; Set cond. codes on	Op1 - Op2
ROM:400185EE 008 06 D1			     BNE	     nor_deinitialisation		   ; Branch
ROM:400185EE
ROM:400185F0 008 00 21			     MOVS	     R1, #0				   ; arg_2
ROM:400185F2 008 01 20			     MOVS	     R0, #1				   ; arg_1
ROM:400185F4 008 FB F7 52 FF		     BL		     gpmc_disable_wait_read_monitoring	   ; Branch with Link
ROM:400185F4 008
ROM:400185F8 008 08 B1			     CBZ	     R0, nor_deinitialisation		   ; Compare and Branch	on Zero
ROM:400185F8
ROM:400185FA
ROM:400185FA		     return_1								   ; CODE XREF:	nor_start+14j
ROM:400185FA 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400185FC 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:400185FC
ROM:400185FE		     ; ---------------------------------------------------------------------------
ROM:400185FE
ROM:400185FE		     nor_deinitialisation						   ; CODE XREF:	nor_start+1Aj
ROM:400185FE											   ; nor_start+24j
ROM:400185FE 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018600 008 A0 60			     STR	     R0, [R4,#8]			   ; Store to Memory
ROM:40018602 008 60 71			     STRB	     R0, [R4,#5]			   ; Store to Memory
ROM:40018604 008 C1 06			     LSLS	     R1, R0, #0x1B			   ; Logical Shift Left
ROM:40018606 008 A0 81			     STRH	     R0, [R4,#0xC]			   ; Store to Memory
ROM:40018608 008 21 61			     STR	     R1, [R4,#0x10]			   ; Store to Memory
ROM:4001860A 008 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:4001860C 008 A0 82			     STRH	     R0, [R4,#0x14]			   ; Store to Memory
ROM:4001860E 008 A1 61			     STR	     R1, [R4,#0x18]			   ; Store to Memory
ROM:40018610 008 20 60			     STR	     R0, [R4]				   ; Store to Memory
ROM:40018610
ROM:40018612
ROM:40018612		     return_0								   ; CODE XREF:	nor_start+6j
ROM:40018612 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018614 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40018614
ROM:40018614		     ; End of function nor_start
ROM:40018614
ROM:40018614		     ; ---------------------------------------------------------------------------
ROM:40018616 00	00			     DCW 0
ROM:40018618		     ; int off_40018618
ROM:40018618 90	46 01 00     off_40018618    DCD dword_40014690	- 0x40000000			   ; DATA XREF:	nor_start+Er
ROM:4001861C
ROM:4001861C		     ; =============== S U B R O U T I N E =======================================
ROM:4001861C
ROM:4001861C
ROM:4001861C		     xip_get_data							   ; DATA XREF:	ROM:4001AEB0o
ROM:4001861C 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:4001861E 008 0A 68			     LDR	     R2, [R1]				   ; Load from Memory
ROM:40018620 008 00 69			     LDR	     R0, [R0,#0x10]			   ; Load from Memory
ROM:40018622 008 00 EB 42 23		     ADD.W	     R3, R0, R2,LSL#9			   ; Rd	= Op1 +	Op2
ROM:40018626 008 48 68			     LDR	     R0, [R1,#4]			   ; Load from Memory
ROM:40018628 008 42 02			     LSLS	     R2, R0, #9				   ; Logical Shift Left
ROM:4001862A 008 88 68			     LDR	     R0, [R1,#8]			   ; destination
ROM:4001862C 008 19 46			     MOV	     R1, R3				   ; source
ROM:4001862E 008 FC F7 48 EA		     BLX	     standard_memmove			   ; Branch with Link and Exchange (immediate address)
ROM:4001862E 008
ROM:40018632 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018634 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40018634
ROM:40018634		     ; End of function xip_get_data
ROM:40018634
ROM:40018634		     ; ---------------------------------------------------------------------------
ROM:40018636 00	00			     DCW 0
ROM:40018638				     CODE32
ROM:40018638
ROM:40018638		     ; =============== S U B R O U T I N E =======================================
ROM:40018638
ROM:40018638
ROM:40018638		     dead_loop_0_0							   ; CODE XREF:	j_dead_loop_0_0j
ROM:40018638 000 01 C0 8F E2		     ADR	     R12, (dead_loop+1)			   ; Load address
ROM:4001863C 000 1C FF 2F E1		     BX		     R12 ; dead_loop			   ; Branch to/from Thumb mode
ROM:4001863C 000
ROM:40018640				     CODE16
ROM:40018640
ROM:40018640		     dead_loop								   ; CODE XREF:	dead_loop_0_0:dead_loopj
ROM:40018640											   ; DATA XREF:	dead_loop_0_0o
ROM:40018640 000 FE E7			     B		     dead_loop				   ; Branch
ROM:40018640
ROM:40018640		     ; End of function dead_loop_0_0
ROM:40018640
ROM:40018640		     ; ---------------------------------------------------------------------------
ROM:40018642 00	00			     DCW 0
ROM:40018644
ROM:40018644		     ; =============== S U B R O U T I N E =======================================
ROM:40018644
ROM:40018644
ROM:40018644		     ; int __cdecl ROM_CRC_check(int bits_mode,	char *memory)
ROM:40018644		     ROM_CRC_check							   ; CODE XREF:	boot_main+F0p
ROM:40018644
ROM:40018644		     pa		     = -0x24
ROM:40018644
ROM:40018644 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40018646 010 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40018648 010 08 78			     LDRB	     R0, [R1]				   ; Load from Memory
ROM:4001864A 010 05 25			     MOVS	     R5, #5				   ; Rd	= Op2
ROM:4001864C 010 86 B0			     SUB	     SP, SP, #0x18			   ; Rd	= Op1 -	Op2
ROM:4001864E 028 0C 46			     MOV	     R4, R1				   ; Rd	= Op2
ROM:40018650 028 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40018652 028 47 D1			     BNE	     is_GP_mode				   ; Branch
ROM:40018652
ROM:40018654 028 45 21			     MOVS	     R1, #0x45 ; 'E'			   ; size
ROM:40018656 028 20 46			     MOV	     R0, R4				   ; mem
ROM:40018658 028 FC F7 CE EA		     BLX	     standard_memclr			   ; Branch with Link and Exchange (immediate address)
ROM:40018658 028
ROM:4001865C 028 01 20			     MOVS	     R0, #1				   ; Writing header for	the structure
ROM:4001865E 028 34 21			     MOVS	     R1, #0x34 ; '4'			   ; 00	01 R5 01 34 30 07 RV 13	02 01 00 12 15 01 00
ROM:40018660 028 60 70			     STRB	     R0, [R4,#1]			   ; Store to Memory
ROM:40018662 028 14 22			     MOVS	     R2, #0x14				   ; Rd	= Op2
ROM:40018664 028 A5 70			     STRB	     R5, [R4,#2]			   ; Store to Memory
ROM:40018666 028 E0 70			     STRB	     R0, [R4,#3]			   ; Store to Memory
ROM:40018668 028 21 71			     STRB	     R1, [R4,#4]			   ; Store to Memory
ROM:4001866A 028 30 21			     MOVS	     R1, #0x30 ; '0'			   ; Rd	= Op2
ROM:4001866C 028 61 71			     STRB	     R1, [R4,#5]			   ; Store to Memory
ROM:4001866E 028 07 21			     MOVS	     R1, #7				   ; Rd	= Op2
ROM:40018670 028 A1 71			     STRB	     R1, [R4,#6]			   ; Store to Memory
ROM:40018672 028 20 49			     LDR	     R1, =(version - 0x40000000)	   ; ROM version
ROM:40018674 028 09 68			     LDR	     R1, [R1]				   ; Load from Memory
ROM:40018676 028 E1 71			     STRB	     R1, [R4,#7]			   ; Store to Memory
ROM:40018678 028 13 21			     MOVS	     R1, #0x13				   ; Rd	= Op2
ROM:4001867A 028 21 72			     STRB	     R1, [R4,#8]			   ; Store to Memory
ROM:4001867C 028 02 21			     MOVS	     R1, #2				   ; Rd	= Op2
ROM:4001867E 028 61 72			     STRB	     R1, [R4,#9]			   ; Store to Memory
ROM:40018680 028 12 21			     MOVS	     R1, #0x12				   ; Rd	= Op2
ROM:40018682 028 A0 72			     STRB	     R0, [R4,#0xA]			   ; Store to Memory
ROM:40018684 028 21 73			     STRB	     R1, [R4,#0xC]			   ; Store to Memory
ROM:40018686 028 15 21			     MOVS	     R1, #0x15				   ; Rd	= Op2
ROM:40018688 028 61 73			     STRB	     R1, [R4,#0xD]			   ; Store to Memory
ROM:4001868A 028 A0 73			     STRB	     R0, [R4,#0xE]			   ; Store to Memory
ROM:4001868C 028 84 F8 23 20		     STRB.W	     R2, [R4,#0x23]			   ; Store to Memory
ROM:40018690 028 84 F8 24 10		     STRB.W	     R1, [R4,#0x24]			   ; Store to Memory
ROM:40018694 028 84 F8 25 00		     STRB.W	     R0, [R4,#0x25]			   ; Store to Memory
ROM:40018698 028 84 F8 3A 10		     STRB.W	     R1, [R4,#0x3A]			   ; Store to Memory
ROM:4001869C 028 09 21			     MOVS	     R1, #9				   ; Rd	= Op2
ROM:4001869E 028 84 F8 3B 10		     STRB.W	     R1, [R4,#0x3B]			   ; Store to Memory
ROM:400186A2 028 04 F1 3D 01		     ADD.W	     R1, R4, #0x3D			   ; arg2
ROM:400186A6 028 84 F8 3C 00		     STRB.W	     R0, [R4,#0x3C]			   ; Store to Memory
ROM:400186AA 028 13 48			     LDR	     R0, =(r_exp - 0x40000000)		   ; load CRC32	data
ROM:400186AC 028 00 68			     LDR	     R0, [R0]				   ; arg1
ROM:400186AE 028 FC F7 F8 EA		     BLX	     standard_uwrite4			   ; Branch with Link and Exchange (immediate address)
ROM:400186AE 028
ROM:400186B2 028 FF F7 C7 F8		     BL		     security_check_GP_mode		   ; Return 1 if non-GP	mode, return 0 if GP mode
ROM:400186B2 028
ROM:400186B6 028 A8 B1			     CBZ	     R0, is_GP_mode			   ; Compare and Branch	on Zero
ROM:400186B6
ROM:400186B8 028 FF F7 D0 F8		     BL		     security_check_HS_mode		   ; check SYS_BOOT
ROM:400186B8 028
ROM:400186BC 028 E0 72			     STRB	     R0, [R4,#0xB]			   ; Store to Memory
ROM:400186BE 028 04 F1 0F 00		     ADD.W	     R0, R4, #0xF			   ; pa
ROM:400186C2 028 FF F7 F4 FA		     BL		     security_call_SSID_0x1E		   ; Branch with Link
ROM:400186C2 028
ROM:400186C6 028 01 A8			     ADD	     R0, SP, #0x28+pa			   ; pa
ROM:400186C8 028 FF F7 03 FB		     BL		     security_call_SSID_0x1F		   ; Branch with Link
ROM:400186C8 028
ROM:400186CC 028 14 22			     MOVS	     R2, #20				   ; num
ROM:400186CE 028 01 A9			     ADD	     R1, SP, #0x28+pa			   ; source
ROM:400186D0 028 04 F1 26 00		     ADD.W	     R0, R4, #38			   ; destination
ROM:400186D4 028 FC F7 F4 E9		     BLX	     standard_memmove			   ; Branch with Link and Exchange (immediate address)
ROM:400186D4 028
ROM:400186D8 028 FF F7 04 FB		     BL		     security_call_SSID_0x22		   ; API_HAL_KM_CRC_READ
ROM:400186D8 028
ROM:400186DC 028 04 F1 41 01		     ADD.W	     R1, R4, #0x41			   ; arg2
ROM:400186E0 028 FC F7 DE EA		     BLX	     standard_uwrite4			   ; Branch with Link and Exchange (immediate address)
ROM:400186E0 028
ROM:400186E4
ROM:400186E4		     is_GP_mode								   ; CODE XREF:	ROM_CRC_check+Ej
ROM:400186E4											   ; ROM_CRC_check+72j
ROM:400186E4 028 10 2E			     CMP	     R6, #0x10				   ; R6	- arg_1
ROM:400186E6 028 03 D1			     BNE	     write_R5				   ; Branch
ROM:400186E6
ROM:400186E8
ROM:400186E8		     write_4								   ; Rd	= Op2
ROM:400186E8 028 04 20			     MOVS	     R0, #4
ROM:400186EA 028 20 70			     STRB	     R0, [R4]				   ; Store to Memory
ROM:400186EA
ROM:400186EC
ROM:400186EC		     return								   ; CODE XREF:	ROM_CRC_check+AEj
ROM:400186EC 028 06 B0			     ADD	     SP, SP, #0x18			   ; Rd	= Op1 +	Op2
ROM:400186EE 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:400186EE
ROM:400186F0		     ; ---------------------------------------------------------------------------
ROM:400186F0
ROM:400186F0		     write_R5								   ; CODE XREF:	ROM_CRC_check+A2j
ROM:400186F0 028 25 70			     STRB	     R5, [R4]				   ; Store to Memory
ROM:400186F2 028 FB E7			     B		     return				   ; Branch
ROM:400186F2
ROM:400186F2		     ; End of function ROM_CRC_check
ROM:400186F2
ROM:400186F2		     ; ---------------------------------------------------------------------------
ROM:400186F4 FC	BF 01 00     ROM_VERSION_ADDR DCD version - 0x40000000				   ; DATA XREF:	ROM_CRC_check+2Er
ROM:400186F8 20	40 01 00     ROM_EXCEPTIONS_ADDR DCD r_exp - 0x40000000				   ; DATA XREF:	ROM_CRC_check+66r
ROM:400186FC
ROM:400186FC		     ; =============== S U B R O U T I N E =======================================
ROM:400186FC
ROM:400186FC
ROM:400186FC		     sub_400186FC							   ; CODE XREF:	sub_40015DAC+1Ap
ROM:400186FC
ROM:400186FC		     var_F4	     = -0xF4
ROM:400186FC		     var_EA	     = -0xEA
ROM:400186FC		     var_98	     = -0x98
ROM:400186FC		     var_97	     = -0x97
ROM:400186FC		     var_95	     = -0x95
ROM:400186FC		     var_8C	     = -0x8C
ROM:400186FC		     var_82	     = -0x82
ROM:400186FC		     var_81	     = -0x81
ROM:400186FC		     var_30	     = -0x30
ROM:400186FC		     var_2C	     = -0x2C
ROM:400186FC		     var_28	     = -0x28
ROM:400186FC
ROM:400186FC 000 2D E9 F3 4F		     PUSH.W	     {R0,R1,R4-R11,LR}			   ; Push registers
ROM:40018700 02C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018702 02C B3 B0			     SUB	     SP, SP, #0xCC			   ; Rd	= Op1 -	Op2
ROM:40018704 0F8 01 46			     MOV	     R1, R0				   ; Rd	= Op2
ROM:40018706 0F8 01 AC			     ADD	     R4, SP, #0xF8+var_F4		   ; Rd	= Op1 +	Op2
ROM:40018708 0F8 02 46			     MOV	     R2, R0				   ; Rd	= Op2
ROM:4001870A 0F8 18 AE			     ADD	     R6, SP, #0xF8+var_98		   ; Rd	= Op1 +	Op2
ROM:4001870C 0F8 1B AD			     ADD	     R5, SP, #0xF8+var_8C		   ; Rd	= Op1 +	Op2
ROM:4001870E 0F8 32 90			     STR	     R0, [SP,#0xF8+var_30]		   ; Store to Memory
ROM:4001870E
ROM:40018710
ROM:40018710		     loc_40018710							   ; CODE XREF:	sub_400186FC+34j
ROM:40018710 0F8 01 EB 81 03		     ADD.W	     R3, R1, R1,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40018714 0F8 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018716 0F8 72 54			     STRB	     R2, [R6,R1]			   ; Store to Memory
ROM:40018718 0F8 05 EB 43 07		     ADD.W	     R7, R5, R3,LSL#1			   ; Rd	= Op1 +	Op2
ROM:4001871C 0F8 04 EB 43 03		     ADD.W	     R3, R4, R3,LSL#1			   ; Rd	= Op1 +	Op2
ROM:4001871C 0F8
ROM:40018720
ROM:40018720		     loc_40018720							   ; CODE XREF:	sub_400186FC+2Ej
ROM:40018720 0F8 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:40018722 0F8 3A 54			     STRB	     R2, [R7,R0]			   ; Store to Memory
ROM:40018724 0F8 1A 54			     STRB	     R2, [R3,R0]			   ; Store to Memory
ROM:40018726 0F8 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40018728 0F8 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001872A 0F8 F9 D9			     BLS	     loc_40018720			   ; Branch
ROM:4001872A
ROM:4001872C 0F8 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:4001872E 0F8 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40018730 0F8 EE D9			     BLS	     loc_40018710			   ; Branch
ROM:40018730
ROM:40018732 0F8 34 98			     LDR	     R0, [SP,#0xF8+var_28]		   ; Load from Memory
ROM:40018734 0F8 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:40018736 0F8 8D F8 76 10		     STRB.W	     R1, [SP,#0xF8+var_82]		   ; Store to Memory
ROM:4001873A 0F8 40 78			     LDRB	     R0, [R0,#1]			   ; Load from Memory
ROM:4001873C 0F8 8D F8 77 00		     STRB.W	     R0, [SP,#0xF8+var_81]		   ; Store to Memory
ROM:40018740 0F8 8D F8 61 10		     STRB.W	     R1, [SP,#0xF8+var_97]		   ; Store to Memory
ROM:40018744 0F8 60 B1			     CBZ	     R0, loc_40018760			   ; Compare and Branch	on Zero
ROM:40018744
ROM:40018746 0F8 65 49			     LDR	     R1, =(dword_4001B3C0 - 0x40000000)	   ; Load from Memory
ROM:40018748 0F8 08 5C			     LDRB	     R0, [R1,R0]			   ; Load from Memory
ROM:4001874A 0F8 3F 21			     MOVS	     R1, #0x3F ; '?'			   ; Rd	= Op2
ROM:4001874C 0F8 C0 F1 3F 00		     RSB.W	     R0, R0, #0x3F			   ; Rd	= Op2 -	Op1
ROM:40018750 0F8 FC F7 24 E8		     BLX	     sub_4001479C			   ; Branch with Link and Exchange (immediate address)
ROM:40018750 0F8
ROM:40018754 0F8 61 49			     LDR	     R1, =(dword_4001B3C0 - 0x40000000)	   ; Load from Memory
ROM:40018756 0F8 40 39			     SUBS	     R1, #0x40 ; '@'			   ; Rd	= Op1 -	Op2
ROM:40018758 0F8 08 5C			     LDRB	     R0, [R1,R0]			   ; Load from Memory
ROM:4001875A 0F8 8D F8 0E 00		     STRB.W	     R0, [SP,#0xF8+var_EA]		   ; Store to Memory
ROM:4001875E 0F8 01 E0			     B		     loc_40018764			   ; Branch
ROM:4001875E
ROM:40018760		     ; ---------------------------------------------------------------------------
ROM:40018760
ROM:40018760		     loc_40018760							   ; CODE XREF:	sub_400186FC+48j
ROM:40018760 0F8 8D F8 0E 20		     STRB.W	     R2, [SP,#0xF8+var_EA]		   ; Store to Memory
ROM:40018760 0F8
ROM:40018764
ROM:40018764		     loc_40018764							   ; CODE XREF:	sub_400186FC+62j
ROM:40018764 0F8 03 27			     MOVS	     R7, #3				   ; Rd	= Op2
ROM:40018764
ROM:40018766
ROM:40018766		     loc_40018766							   ; CODE XREF:	sub_400186FC+1AEj
ROM:40018766 0F8 34 98			     LDR	     R0, [SP,#0xF8+var_28]		   ; Load from Memory
ROM:40018768 0F8 18 AE			     ADD	     R6, SP, #0xF8+var_98		   ; Rd	= Op1 +	Op2
ROM:4001876A 0F8 4F F0 01 0A		     MOV.W	     R10, #1				   ; Rd	= Op2
ROM:4001876E 0F8 06 EB 07 09		     ADD.W	     R9, R6, R7				   ; Rd	= Op1 +	Op2
ROM:40018772 0F8 10 F8 07 80		     LDRB.W	     R8, [R0,R7]			   ; Load from Memory
ROM:40018776 0F8 1A E0			     B		     loc_400187AE			   ; Branch
ROM:40018776
ROM:40018778		     ; ---------------------------------------------------------------------------
ROM:40018778
ROM:40018778		     loc_40018778							   ; CODE XREF:	sub_400186FC+BAj
ROM:40018778 0F8 34 99			     LDR	     R1, [SP,#0xF8+var_28]		   ; Load from Memory
ROM:4001877A 0F8 A7 EB 0A 00		     SUB.W	     R0, R7, R10			   ; Rd	= Op1 -	Op2
ROM:4001877E 0F8 08 5C			     LDRB	     R0, [R1,R0]			   ; Load from Memory
ROM:40018780 0F8 98 B1			     CBZ	     R0, loc_400187AA			   ; Compare and Branch	on Zero
ROM:40018780
ROM:40018782 0F8 07 EB 87 01		     ADD.W	     R1, R7, R7,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40018786 0F8 05 EB 41 01		     ADD.W	     R1, R5, R1,LSL#1			   ; Rd	= Op1 +	Op2
ROM:4001878A 0F8 51 44			     ADD	     R1, R10				   ; Rd	= Op1 +	Op2
ROM:4001878C 0F8 11 F8 14 1C		     LDRB.W	     R1, [R1,#-0x14]			   ; Load from Memory
ROM:40018790 0F8 59 B1			     CBZ	     R1, loc_400187AA			   ; Compare and Branch	on Zero
ROM:40018790
ROM:40018792 0F8 52 4A			     LDR	     R2, =(dword_4001B3C0 - 0x40000000)	   ; Load from Memory
ROM:40018794 0F8 10 5C			     LDRB	     R0, [R2,R0]			   ; Load from Memory
ROM:40018796 0F8 51 5C			     LDRB	     R1, [R2,R1]			   ; Load from Memory
ROM:40018798 0F8 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:4001879A 0F8 3F 21			     MOVS	     R1, #0x3F ; '?'			   ; Rd	= Op2
ROM:4001879C 0F8 FB F7 FE EF		     BLX	     sub_4001479C			   ; Branch with Link and Exchange (immediate address)
ROM:4001879C 0F8
ROM:400187A0 0F8 4E 49			     LDR	     R1, =(dword_4001B3C0 - 0x40000000)	   ; Load from Memory
ROM:400187A2 0F8 40 39			     SUBS	     R1, #0x40 ; '@'			   ; Rd	= Op1 -	Op2
ROM:400187A4 0F8 08 5C			     LDRB	     R0, [R1,R0]			   ; Load from Memory
ROM:400187A6 0F8 80 EA 08 08		     EOR.W	     R8, R0, R8				   ; Rd	= Op1 ^	Op2
ROM:400187A6 0F8
ROM:400187AA
ROM:400187AA		     loc_400187AA							   ; CODE XREF:	sub_400186FC+84j
ROM:400187AA											   ; sub_400186FC+94j
ROM:400187AA 0F8 0A F1 01 0A		     ADD.W	     R10, R10, #1			   ; Rd	= Op1 +	Op2
ROM:400187AA 0F8
ROM:400187AE
ROM:400187AE		     loc_400187AE							   ; CODE XREF:	sub_400186FC+7Aj
ROM:400187AE 0F8 19 F8 02 1C		     LDRB.W	     R1, [R9,#-2]			   ; Load from Memory
ROM:400187B2 0F8 32 46			     MOV	     R2, R6				   ; Rd	= Op2
ROM:400187B4 0F8 51 45			     CMP	     R1, R10				   ; Set cond. codes on	Op1 - Op2
ROM:400187B6 0F8 DF D2			     BCS	     loc_40018778			   ; Branch
ROM:400187B6
ROM:400187B8 0F8 B8 F1 00 0F		     CMP.W	     R8, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400187BC 0F8 17 D1			     BNE	     loc_400187EE			   ; Branch
ROM:400187BC
ROM:400187BE 0F8 19 F8 02 0C		     LDRB.W	     R0, [R9,#-2]			   ; Load from Memory
ROM:400187C2 0F8 07 EB 87 02		     ADD.W	     R2, R7, R7,LSL#2			   ; Rd	= Op1 +	Op2
ROM:400187C6 0F8 F0 55			     STRB	     R0, [R6,R7]			   ; Store to Memory
ROM:400187C8 0F8 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400187CA 0F8 04 EB 42 06		     ADD.W	     R6, R4, R2,LSL#1			   ; Rd	= Op1 +	Op2
ROM:400187CE 0F8 05 EB 42 03		     ADD.W	     R3, R5, R2,LSL#1			   ; Rd	= Op1 +	Op2
ROM:400187D2 0F8 09 E0			     B		     loc_400187E8			   ; Branch
ROM:400187D2
ROM:400187D4		     ; ---------------------------------------------------------------------------
ROM:400187D4
ROM:400187D4		     loc_400187D4							   ; CODE XREF:	sub_400186FC+EEj
ROM:400187D4 0F8 1A 18			     ADDS	     R2, R3, R0				   ; Rd	= Op1 +	Op2
ROM:400187D6 0F8 12 F8 14 2C		     LDRB.W	     R2, [R2,#-0x14]			   ; Load from Memory
ROM:400187DA 0F8 1A 54			     STRB	     R2, [R3,R0]			   ; Store to Memory
ROM:400187DC 0F8 32 18			     ADDS	     R2, R6, R0				   ; Rd	= Op1 +	Op2
ROM:400187DE 0F8 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:400187E0 0F8 12 F8 14 CC		     LDRB.W	     R12, [R2,#-0x14]			   ; Load from Memory
ROM:400187E4 0F8 82 F8 02 C0		     STRB.W	     R12, [R2,#2]			   ; Store to Memory
ROM:400187E4 0F8
ROM:400187E8
ROM:400187E8		     loc_400187E8							   ; CODE XREF:	sub_400186FC+D6j
ROM:400187E8 0F8 81 42			     CMP	     R1, R0				   ; Set cond. codes on	Op1 - Op2
ROM:400187EA 0F8 F3 D2			     BCS	     loc_400187D4			   ; Branch
ROM:400187EA
ROM:400187EC 0F8 5B E0			     B		     loc_400188A6			   ; Branch
ROM:400187EC
ROM:400187EE		     ; ---------------------------------------------------------------------------
ROM:400187EE
ROM:400187EE		     loc_400187EE							   ; CODE XREF:	sub_400186FC+C0j
ROM:400187EE 0F8 07 EB 87 0B		     ADD.W	     R11, R7, R7,LSL#2			   ; Rd	= Op1 +	Op2
ROM:400187F2 0F8 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400187F4 0F8 05 EB 4B 0A		     ADD.W	     R10, R5, R11,LSL#1			   ; Rd	= Op1 +	Op2
ROM:400187F8 0F8 06 E0			     B		     loc_40018808			   ; Branch
ROM:400187F8
ROM:400187FA		     ; ---------------------------------------------------------------------------
ROM:400187FA
ROM:400187FA		     loc_400187FA							   ; CODE XREF:	sub_400186FC+10Ej
ROM:400187FA 0F8 0A EB 00 03		     ADD.W	     R3, R10, R0			   ; Rd	= Op1 +	Op2
ROM:400187FE 0F8 13 F8 14 3C		     LDRB.W	     R3, [R3,#-0x14]			   ; Load from Memory
ROM:40018802 0F8 0A F8 00 30		     STRB.W	     R3, [R10,R0]			   ; Store to Memory
ROM:40018806 0F8 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40018806
ROM:40018808
ROM:40018808		     loc_40018808							   ; CODE XREF:	sub_400186FC+FCj
ROM:40018808 0F8 81 42			     CMP	     R1, R0				   ; Set cond. codes on	Op1 - Op2
ROM:4001880A 0F8 F6 D2			     BCS	     loc_400187FA			   ; Branch
ROM:4001880A
ROM:4001880C 0F8 00 26			     MOVS	     R6, #0				   ; Rd	= Op2
ROM:4001880E 0F8 16 E0			     B		     loc_4001883E			   ; Branch
ROM:4001880E
ROM:40018810		     ; ---------------------------------------------------------------------------
ROM:40018810
ROM:40018810		     loc_40018810							   ; CODE XREF:	sub_400186FC+148j
ROM:40018810 0F8 04 EB 4B 00		     ADD.W	     R0, R4, R11,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40018814 0F8 30 44			     ADD	     R0, R6				   ; Rd	= Op1 +	Op2
ROM:40018816 0F8 10 F8 14 0C		     LDRB.W	     R0, [R0,#-0x14]			   ; Load from Memory
ROM:4001881A 0F8 78 B1			     CBZ	     R0, loc_4001883C			   ; Compare and Branch	on Zero
ROM:4001881A
ROM:4001881C 0F8 2F 49			     LDR	     R1, =(dword_4001B3C0 - 0x40000000)	   ; Load from Memory
ROM:4001881E 0F8 08 5C			     LDRB	     R0, [R1,R0]			   ; Load from Memory
ROM:40018820 0F8 11 F8 08 10		     LDRB.W	     R1, [R1,R8]			   ; Load from Memory
ROM:40018824 0F8 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:40018826 0F8 3F 21			     MOVS	     R1, #0x3F ; '?'			   ; Rd	= Op2
ROM:40018828 0F8 FB F7 B8 EF		     BLX	     sub_4001479C			   ; Branch with Link and Exchange (immediate address)
ROM:40018828 0F8
ROM:4001882C 0F8 2B 49			     LDR	     R1, =(dword_4001B3C0 - 0x40000000)	   ; Load from Memory
ROM:4001882E 0F8 40 39			     SUBS	     R1, #0x40 ; '@'			   ; Rd	= Op1 -	Op2
ROM:40018830 0F8 09 5C			     LDRB	     R1, [R1,R0]			   ; Load from Memory
ROM:40018832 0F8 0A EB 06 00		     ADD.W	     R0, R10, R6			   ; Rd	= Op1 +	Op2
ROM:40018836 0F8 82 78			     LDRB	     R2, [R0,#2]			   ; Load from Memory
ROM:40018838 0F8 51 40			     EORS	     R1, R2				   ; Rd	= Op1 ^	Op2
ROM:4001883A 0F8 81 70			     STRB	     R1, [R0,#2]			   ; Store to Memory
ROM:4001883A
ROM:4001883C
ROM:4001883C		     loc_4001883C							   ; CODE XREF:	sub_400186FC+11Ej
ROM:4001883C 0F8 76 1C			     ADDS	     R6, R6, #1				   ; Rd	= Op1 +	Op2
ROM:4001883C
ROM:4001883E
ROM:4001883E		     loc_4001883E							   ; CODE XREF:	sub_400186FC+112j
ROM:4001883E 0F8 19 F8 02 1C		     LDRB.W	     R1, [R9,#-2]			   ; Load from Memory
ROM:40018842 0F8 B1 42			     CMP	     R1, R6				   ; Set cond. codes on	Op1 - Op2
ROM:40018844 0F8 E4 D2			     BCS	     loc_40018810			   ; Branch
ROM:40018844
ROM:40018846 0F8 19 F8 02 2C		     LDRB.W	     R2, [R9,#-2]			   ; Load from Memory
ROM:4001884A 0F8 18 A8			     ADD	     R0, SP, #0xF8+var_98		   ; Rd	= Op1 +	Op2
ROM:4001884C 0F8 B7 EB 42 0F		     CMP.W	     R7, R2,LSL#1			   ; Set cond. codes on	Op1 - Op2
ROM:40018850 0F8 0C D8			     BHI	     loc_4001886C			   ; Branch
ROM:40018850
ROM:40018852 0F8 C1 55			     STRB	     R1, [R0,R7]			   ; Store to Memory
ROM:40018854 0F8 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018856 0F8 04 EB 4B 03		     ADD.W	     R3, R4, R11,LSL#1			   ; Rd	= Op1 +	Op2
ROM:4001885A 0F8 04 E0			     B		     loc_40018866			   ; Branch
ROM:4001885A
ROM:4001885C		     ; ---------------------------------------------------------------------------
ROM:4001885C
ROM:4001885C		     loc_4001885C							   ; CODE XREF:	sub_400186FC+16Cj
ROM:4001885C 0F8 1A 18			     ADDS	     R2, R3, R0				   ; Rd	= Op1 +	Op2
ROM:4001885E 0F8 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40018860 0F8 12 F8 14 6C		     LDRB.W	     R6, [R2,#-0x14]			   ; Load from Memory
ROM:40018864 0F8 96 70			     STRB	     R6, [R2,#2]			   ; Store to Memory
ROM:40018864
ROM:40018866
ROM:40018866		     loc_40018866							   ; CODE XREF:	sub_400186FC+15Ej
ROM:40018866 0F8 81 42			     CMP	     R1, R0				   ; Set cond. codes on	Op1 - Op2
ROM:40018868 0F8 F8 D2			     BCS	     loc_4001885C			   ; Branch
ROM:40018868
ROM:4001886A 0F8 1C E0			     B		     loc_400188A6			   ; Branch
ROM:4001886A
ROM:4001886C		     ; ---------------------------------------------------------------------------
ROM:4001886C
ROM:4001886C		     loc_4001886C							   ; CODE XREF:	sub_400186FC+154j
ROM:4001886C 0F8 79 1A			     SUBS	     R1, R7, R1				   ; Rd	= Op1 -	Op2
ROM:4001886E 0F8 00 26			     MOVS	     R6, #0				   ; Rd	= Op2
ROM:40018870 0F8 C1 55			     STRB	     R1, [R0,R7]			   ; Store to Memory
ROM:40018872 0F8 14 E0			     B		     loc_4001889E			   ; Branch
ROM:40018872
ROM:40018874		     ; ---------------------------------------------------------------------------
ROM:40018874
ROM:40018874		     loc_40018874							   ; CODE XREF:	sub_400186FC+1A8j
ROM:40018874 0F8 0A EB 06 00		     ADD.W	     R0, R10, R6			   ; Rd	= Op1 +	Op2
ROM:40018878 0F8 10 F8 14 0C		     LDRB.W	     R0, [R0,#-0x14]			   ; Load from Memory
ROM:4001887C 0F8 58 B1			     CBZ	     R0, loc_40018896			   ; Compare and Branch	on Zero
ROM:4001887C
ROM:4001887E 0F8 17 49			     LDR	     R1, =(dword_4001B3C0 - 0x40000000)	   ; Load from Memory
ROM:40018880 0F8 08 5C			     LDRB	     R0, [R1,R0]			   ; Load from Memory
ROM:40018882 0F8 11 F8 08 10		     LDRB.W	     R1, [R1,R8]			   ; Load from Memory
ROM:40018886 0F8 40 1A			     SUBS	     R0, R0, R1				   ; Rd	= Op1 -	Op2
ROM:40018888 0F8 3F 21			     MOVS	     R1, #0x3F ; '?'			   ; Rd	= Op2
ROM:4001888A 0F8 3F 30			     ADDS	     R0, #0x3F ; '?'			   ; Rd	= Op1 +	Op2
ROM:4001888C 0F8 FB F7 86 EF		     BLX	     sub_4001479C			   ; Branch with Link and Exchange (immediate address)
ROM:4001888C 0F8
ROM:40018890 0F8 12 49			     LDR	     R1, =(dword_4001B3C0 - 0x40000000)	   ; Load from Memory
ROM:40018892 0F8 40 39			     SUBS	     R1, #0x40 ; '@'			   ; Rd	= Op1 -	Op2
ROM:40018894 0F8 08 5C			     LDRB	     R0, [R1,R0]			   ; Load from Memory
ROM:40018894
ROM:40018896
ROM:40018896		     loc_40018896							   ; CODE XREF:	sub_400186FC+180j
ROM:40018896 0F8 04 EB 4B 01		     ADD.W	     R1, R4, R11,LSL#1			   ; Rd	= Op1 +	Op2
ROM:4001889A 0F8 88 55			     STRB	     R0, [R1,R6]			   ; Store to Memory
ROM:4001889C 0F8 76 1C			     ADDS	     R6, R6, #1				   ; Rd	= Op1 +	Op2
ROM:4001889C
ROM:4001889E
ROM:4001889E		     loc_4001889E							   ; CODE XREF:	sub_400186FC+176j
ROM:4001889E 0F8 19 F8 02 0C		     LDRB.W	     R0, [R9,#-2]			   ; Load from Memory
ROM:400188A2 0F8 B0 42			     CMP	     R0, R6				   ; Set cond. codes on	Op1 - Op2
ROM:400188A4 0F8 E6 D2			     BCS	     loc_40018874			   ; Branch
ROM:400188A4
ROM:400188A6
ROM:400188A6		     loc_400188A6							   ; CODE XREF:	sub_400186FC+F0j
ROM:400188A6											   ; sub_400186FC+16Ej
ROM:400188A6 0F8 BF 1C			     ADDS	     R7, R7, #2				   ; Rd	= Op1 +	Op2
ROM:400188A8 0F8 03 2F			     CMP	     R7, #3				   ; Set cond. codes on	Op1 - Op2
ROM:400188AA 0F8 7F F6 5C AF		     BLS.W	     loc_40018766			   ; Branch
ROM:400188AA 0F8
ROM:400188AE 0F8 9D F8 63 10		     LDRB.W	     R1, [SP,#0xF8+var_95]		   ; Load from Memory
ROM:400188B2 0F8 02 29			     CMP	     R1, #2				   ; Set cond. codes on	Op1 - Op2
ROM:400188B4 0F8 04 D9			     BLS	     loc_400188C0			   ; Branch
ROM:400188B4
ROM:400188B6 0F8 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400188B8 0F8 32 90			     STR	     R0, [SP,#0xF8+var_30]		   ; Store to Memory
ROM:400188B8
ROM:400188BA
ROM:400188BA		     return								   ; CODE XREF:	sub_400186FC+1DCj
ROM:400188BA 0F8 35 B0			     ADD	     SP, SP, #0xD4			   ; Rd	= Op1 +	Op2
ROM:400188BC 024 BD E8 F0 8F		     POP.W	     {R4-R11,PC}			   ; Pop registers
ROM:400188BC 024
ROM:400188C0		     ; ---------------------------------------------------------------------------
ROM:400188C0
ROM:400188C0		     loc_400188C0							   ; CODE XREF:	sub_400186FC+1B8j
ROM:400188C0 0F8 33 98			     LDR	     R0, [SP,#0xF8+var_2C]		   ; Load from Memory
ROM:400188C2 0F8 01 70			     STRB	     R1, [R0]				   ; Store to Memory
ROM:400188C4 0F8 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400188C6 0F8 04 E0			     B		     loc_400188D2			   ; Branch
ROM:400188C6
ROM:400188C8		     ; ---------------------------------------------------------------------------
ROM:400188C8
ROM:400188C8		     loc_400188C8							   ; CODE XREF:	sub_400186FC+1D8j
ROM:400188C8 0F8 2A 18			     ADDS	     R2, R5, R0				   ; Rd	= Op1 +	Op2
ROM:400188CA 0F8 33 9B			     LDR	     R3, [SP,#0xF8+var_2C]		   ; Load from Memory
ROM:400188CC 0F8 92 7F			     LDRB	     R2, [R2,#0x1E]			   ; Load from Memory
ROM:400188CE 0F8 1A 54			     STRB	     R2, [R3,R0]			   ; Store to Memory
ROM:400188D0 0F8 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:400188D0
ROM:400188D2
ROM:400188D2		     loc_400188D2							   ; CODE XREF:	sub_400186FC+1CAj
ROM:400188D2 0F8 81 42			     CMP	     R1, R0				   ; Set cond. codes on	Op1 - Op2
ROM:400188D4 0F8 F8 D2			     BCS	     loc_400188C8			   ; Branch
ROM:400188D4
ROM:400188D6 0F8 32 98			     LDR	     R0, [SP,#0xF8+var_30]		   ; Load from Memory
ROM:400188D8 0F8 EF E7			     B		     return				   ; Branch
ROM:400188D8
ROM:400188D8		     ; End of function sub_400186FC
ROM:400188D8
ROM:400188D8		     ; ---------------------------------------------------------------------------
ROM:400188DA 00	00			     ALIGN 4
ROM:400188DC C0	B3 01 00     off_400188DC    DCD dword_4001B3C0	- 0x40000000			   ; DATA XREF:	sub_400186FC+4Ar
ROM:400188DC											   ; sub_400186FC+58r ...
ROM:400188E0
ROM:400188E0		     ; =============== S U B R O U T I N E =======================================
ROM:400188E0
ROM:400188E0
ROM:400188E0		     sub_400188E0							   ; CODE XREF:	sub_40015DAC+26p
ROM:400188E0
ROM:400188E0		     var_38	     = -0x38
ROM:400188E0		     var_34	     = -0x34
ROM:400188E0		     var_30	     = -0x30
ROM:400188E0		     var_2C	     = -0x2C
ROM:400188E0
ROM:400188E0 000 2D E9 F7 4F		     PUSH.W	     {R0-R2,R4-R11,LR}			   ; Push registers
ROM:400188E4 030 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400188E6 030 DF F8 68 B0		     LDR.W	     R11, =unk_1B380			   ; Load from Memory
ROM:400188EA 030 82 B0			     SUB	     SP, SP, #8				   ; Rd	= Op1 -	Op2
ROM:400188EC 038 92 F8 00 90		     LDRB.W	     R9, [R2]				   ; Load from Memory
ROM:400188F0 038 00 27			     MOVS	     R7, #0				   ; Rd	= Op2
ROM:400188F2 038 01 90			     STR	     R0, [SP,#0x38+var_34]		   ; Store to Memory
ROM:400188F4 038 0B F1 40 00		     ADD.W	     R0, R11, #0x40			   ; Rd	= Op1 +	Op2
ROM:400188F8 038 01 26			     MOVS	     R6, #1				   ; Rd	= Op2
ROM:400188FA 038 90 46			     MOV	     R8, R2				   ; Rd	= Op2
ROM:400188FC 038 4F F0 3F 0A		     MOV.W	     R10, #0x3F	; '?'			   ; Rd	= Op2
ROM:40018900 038 00 90			     STR	     R0, [SP,#0x38+var_38]		   ; Store to Memory
ROM:40018900
ROM:40018902
ROM:40018902		     loc_40018902							   ; CODE XREF:	sub_400188E0+5Aj
ROM:40018902 038 01 25			     MOVS	     R5, #1				   ; Rd	= Op2
ROM:40018904 038 2C 46			     MOV	     R4, R5				   ; Rd	= Op2
ROM:40018906 038 0E E0			     B		     loc_40018926			   ; Branch
ROM:40018906
ROM:40018908		     ; ---------------------------------------------------------------------------
ROM:40018908
ROM:40018908		     loc_40018908							   ; CODE XREF:	sub_400188E0+48j
ROM:40018908 038 18 F8 04 00		     LDRB.W	     R0, [R8,R4]			   ; Load from Memory
ROM:4001890C 038 50 B1			     CBZ	     R0, loc_40018924			   ; Compare and Branch	on Zero
ROM:4001890C
ROM:4001890E 038 00 99			     LDR	     R1, [SP,#0x38+var_38]		   ; Load from Memory
ROM:40018910 038 08 5C			     LDRB	     R0, [R1,R0]			   ; Load from Memory
ROM:40018912 038 51 46			     MOV	     R1, R10				   ; Rd	= Op2
ROM:40018914 038 20 44			     ADD	     R0, R4				   ; Rd	= Op1 +	Op2
ROM:40018916 038 FB F7 42 EF		     BLX	     sub_4001479C			   ; Branch with Link and Exchange (immediate address)
ROM:40018916 038
ROM:4001891A 038 1B F8 00 00		     LDRB.W	     R0, [R11,R0]			   ; Load from Memory
ROM:4001891E 038 45 40			     EORS	     R5, R0				   ; Rd	= Op1 ^	Op2
ROM:40018920 038 08 F8 04 00		     STRB.W	     R0, [R8,R4]			   ; Store to Memory
ROM:40018920 038
ROM:40018924
ROM:40018924		     loc_40018924							   ; CODE XREF:	sub_400188E0+2Cj
ROM:40018924 038 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:40018924
ROM:40018926
ROM:40018926		     loc_40018926							   ; CODE XREF:	sub_400188E0+26j
ROM:40018926 038 4C 45			     CMP	     R4, R9				   ; Set cond. codes on	Op1 - Op2
ROM:40018928 038 EE D9			     BLS	     loc_40018908			   ; Branch
ROM:40018928
ROM:4001892A 038 25 B9			     CBNZ	     R5, loc_40018936			   ; Compare and Branch	on Non-Zero
ROM:4001892A
ROM:4001892C 038 02 99			     LDR	     R1, [SP,#0x38+var_30]		   ; Load from Memory
ROM:4001892E 038 AA EB 06 00		     SUB.W	     R0, R10, R6			   ; Rd	= Op1 -	Op2
ROM:40018932 038 C8 55			     STRB	     R0, [R1,R7]			   ; Store to Memory
ROM:40018934 038 7F 1C			     ADDS	     R7, R7, #1				   ; Rd	= Op1 +	Op2
ROM:40018934
ROM:40018936
ROM:40018936		     loc_40018936							   ; CODE XREF:	sub_400188E0+4Aj
ROM:40018936 038 76 1C			     ADDS	     R6, R6, #1				   ; Rd	= Op1 +	Op2
ROM:40018938 038 56 45			     CMP	     R6, R10				   ; Set cond. codes on	Op1 - Op2
ROM:4001893A 038 E2 D9			     BLS	     loc_40018902			   ; Branch
ROM:4001893A
ROM:4001893C 038 4F 45			     CMP	     R7, R9				   ; Set cond. codes on	Op1 - Op2
ROM:4001893E 038 01 D0			     BEQ	     loc_40018944			   ; Branch
ROM:4001893E
ROM:40018940 038 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018942 038 01 90			     STR	     R0, [SP,#0x38+var_34]		   ; Store to Memory
ROM:40018942
ROM:40018944
ROM:40018944		     loc_40018944							   ; CODE XREF:	sub_400188E0+5Ej
ROM:40018944 038 03 98			     LDR	     R0, [SP,#0x38+var_2C]		   ; Load from Memory
ROM:40018946 038 07 60			     STR	     R7, [R0]				   ; Store to Memory
ROM:40018948 038 01 98			     LDR	     R0, [SP,#0x38+var_34]		   ; Load from Memory
ROM:4001894A 038 05 B0			     ADD	     SP, SP, #0x14			   ; Rd	= Op1 +	Op2
ROM:4001894C 024 BD E8 F0 8F		     POP.W	     {R4-R11,PC}			   ; Pop registers
ROM:4001894C 024
ROM:4001894C		     ; End of function sub_400188E0
ROM:4001894C
ROM:4001894C		     ; ---------------------------------------------------------------------------
ROM:40018950 80	B3 01 00     off_40018950    DCD unk_1B380					   ; DATA XREF:	sub_400188E0+6r
ROM:40018954
ROM:40018954		     ; =============== S U B R O U T I N E =======================================
ROM:40018954
ROM:40018954
ROM:40018954		     sub_40018954							   ; CODE XREF:	sub_40015DAC+Ep
ROM:40018954
ROM:40018954		     var_2C	     = -0x2C
ROM:40018954
ROM:40018954 000 2D E9 F3 5F		     PUSH.W	     {R0,R1,R4-R12,LR}			   ; Push registers
ROM:40018958 030 4F F0 01 0B		     MOV.W	     R11, #1				   ; Rd	= Op2
ROM:4001895C 030 DF F8 78 80		     LDR.W	     R8, =unk_1B380			   ; Load from Memory
ROM:40018960 030 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:40018962 030 5C 46			     MOV	     R4, R11				   ; Rd	= Op2
ROM:40018964 030 4F F0 00 0A		     MOV.W	     R10, #0				   ; Rd	= Op2
ROM:40018968 030 08 F1 40 09		     ADD.W	     R9, R8, #0x40			   ; Rd	= Op1 +	Op2
ROM:40018968 030
ROM:4001896C
ROM:4001896C		     loc_4001896C							   ; CODE XREF:	sub_40018954+54j
ROM:4001896C 030 00 27			     MOVS	     R7, #0				   ; Rd	= Op2
ROM:4001896E 030 05 F8 04 A0		     STRB.W	     R10, [R5,R4]			   ; Store to Memory
ROM:40018972 030 01 9E			     LDR	     R6, [SP,#0x30+var_2C]		   ; Load from Memory
ROM:40018972
ROM:40018974
ROM:40018974		     loc_40018974							   ; CODE XREF:	sub_40018954+46j
ROM:40018974 030 F0 07			     LSLS	     R0, R6, #0x1F			   ; Logical Shift Left
ROM:40018976 030 0D D0			     BEQ	     loc_40018994			   ; Branch
ROM:40018976
ROM:40018978 030 06 F0 01 00		     AND.W	     R0, R6, #1				   ; Rd	= Op1 &	Op2
ROM:4001897C 030 3F 21			     MOVS	     R1, #0x3F ; '?'			   ; Rd	= Op2
ROM:4001897E 030 19 F8 00 00		     LDRB.W	     R0, [R9,R0]			   ; Load from Memory
ROM:40018982 030 04 FB 07 00		     MLA.W	     R0, R4, R7, R0			   ; Multiply-Accumulate
ROM:40018986 030 FB F7 0A EF		     BLX	     sub_4001479C			   ; Branch with Link and Exchange (immediate address)
ROM:40018986 030
ROM:4001898A 030 29 5D			     LDRB	     R1, [R5,R4]			   ; Load from Memory
ROM:4001898C 030 18 F8 00 00		     LDRB.W	     R0, [R8,R0]			   ; Load from Memory
ROM:40018990 030 48 40			     EORS	     R0, R1				   ; Rd	= Op1 ^	Op2
ROM:40018992 030 28 55			     STRB	     R0, [R5,R4]			   ; Store to Memory
ROM:40018992
ROM:40018994
ROM:40018994		     loc_40018994							   ; CODE XREF:	sub_40018954+22j
ROM:40018994 030 7F 1C			     ADDS	     R7, R7, #1				   ; Rd	= Op1 +	Op2
ROM:40018996 030 76 08			     LSRS	     R6, R6, #1				   ; Logical Shift Right
ROM:40018998 030 0C 2F			     CMP	     R7, #0xC				   ; Set cond. codes on	Op1 - Op2
ROM:4001899A 030 EB D3			     BCC	     loc_40018974			   ; Branch
ROM:4001899A
ROM:4001899C 030 28 5D			     LDRB	     R0, [R5,R4]			   ; Load from Memory
ROM:4001899E 030 08 B1			     CBZ	     R0, loc_400189A4			   ; Compare and Branch	on Zero
ROM:4001899E
ROM:400189A0 030 4F F0 02 0B		     MOV.W	     R11, #2				   ; Rd	= Op2
ROM:400189A0 030
ROM:400189A4
ROM:400189A4		     loc_400189A4							   ; CODE XREF:	sub_40018954+4Aj
ROM:400189A4 030 A4 1C			     ADDS	     R4, R4, #2				   ; Rd	= Op1 +	Op2
ROM:400189A6 030 03 2C			     CMP	     R4, #3				   ; Set cond. codes on	Op1 - Op2
ROM:400189A8 030 E0 D9			     BLS	     loc_4001896C			   ; Branch
ROM:400189A8
ROM:400189AA 030 02 24			     MOVS	     R4, #2				   ; Rd	= Op2
ROM:400189AA
ROM:400189AC
ROM:400189AC		     loc_400189AC							   ; CODE XREF:	sub_40018954+7Aj
ROM:400189AC 030 60 08			     LSRS	     R0, R4, #1				   ; Logical Shift Right
ROM:400189AE 030 28 5C			     LDRB	     R0, [R5,R0]			   ; Load from Memory
ROM:400189B0 030 10 B9			     CBNZ	     R0, loc_400189B8			   ; Compare and Branch	on Non-Zero
ROM:400189B0
ROM:400189B2 030 05 F8 04 A0		     STRB.W	     R10, [R5,R4]			   ; Store to Memory
ROM:400189B6 030 08 E0			     B		     loc_400189CA			   ; Branch
ROM:400189B6
ROM:400189B8		     ; ---------------------------------------------------------------------------
ROM:400189B8
ROM:400189B8		     loc_400189B8							   ; CODE XREF:	sub_40018954+5Cj
ROM:400189B8 030 19 F8 00 00		     LDRB.W	     R0, [R9,R0]			   ; Load from Memory
ROM:400189BC 030 3F 21			     MOVS	     R1, #0x3F ; '?'			   ; Rd	= Op2
ROM:400189BE 030 40 00			     LSLS	     R0, R0, #1				   ; Logical Shift Left
ROM:400189C0 030 FB F7 EC EE		     BLX	     sub_4001479C			   ; Branch with Link and Exchange (immediate address)
ROM:400189C0 030
ROM:400189C4 030 18 F8 00 00		     LDRB.W	     R0, [R8,R0]			   ; Load from Memory
ROM:400189C8 030 28 55			     STRB	     R0, [R5,R4]			   ; Store to Memory
ROM:400189C8
ROM:400189CA
ROM:400189CA		     loc_400189CA							   ; CODE XREF:	sub_40018954+62j
ROM:400189CA 030 A4 1C			     ADDS	     R4, R4, #2				   ; Rd	= Op1 +	Op2
ROM:400189CC 030 04 2C			     CMP	     R4, #4				   ; Set cond. codes on	Op1 - Op2
ROM:400189CE 030 ED D9			     BLS	     loc_400189AC			   ; Branch
ROM:400189CE
ROM:400189D0 030 58 46			     MOV	     R0, R11				   ; Rd	= Op2
ROM:400189D2 030 BD E8 FC 9F		     POP.W	     {R2-R12,PC}			   ; Pop registers
ROM:400189D2 030
ROM:400189D2		     ; End of function sub_40018954
ROM:400189D2
ROM:400189D2		     ; ---------------------------------------------------------------------------
ROM:400189D6 00	00			     ALIGN 4
ROM:400189D8 80	B3 01 00     off_400189D8    DCD unk_1B380					   ; DATA XREF:	sub_40018954+8r
ROM:400189DC
ROM:400189DC		     ; =============== S U B R O U T I N E =======================================
ROM:400189DC
ROM:400189DC
ROM:400189DC		     sub_400189DC							   ; CODE XREF:	sub_40015EAC+Ep
ROM:400189DC											   ; sub_40015EAC+14p
ROM:400189DC 000 2D E9 F0 41		     PUSH.W	     {R4-R8,LR}				   ; Push registers
ROM:400189E0 018 4F F0 04 0C		     MOV.W	     R12, #4				   ; Rd	= Op2
ROM:400189E4 018 42 78			     LDRB	     R2, [R0,#1]			   ; Load from Memory
ROM:400189E6 018 01 78			     LDRB	     R1, [R0]				   ; Load from Memory
ROM:400189E8 018 41 EA 02 41		     ORR.W	     R1, R1, R2,LSL#16			   ; Rd	= Op1 |	Op2
ROM:400189EC 018 82 78			     LDRB	     R2, [R0,#2]			   ; Load from Memory
ROM:400189EE 018 02 F0 F0 03		     AND.W	     R3, R2, #0xF0			   ; Rd	= Op1 &	Op2
ROM:400189F2 018 02 F0 0F 02		     AND.W	     R2, R2, #0xF			   ; Rd	= Op1 &	Op2
ROM:400189F6 018 1B 05			     LSLS	     R3, R3, #0x14			   ; Logical Shift Left
ROM:400189F8 018 43 EA 02 22		     ORR.W	     R2, R3, R2,LSL#8			   ; Rd	= Op1 |	Op2
ROM:400189FC 018 11 43			     ORRS	     R1, R2				   ; Rd	= Op1 |	Op2
ROM:400189FE 018 80 22			     MOVS	     R2, #0x80 ; 'Ä'			   ; Rd	= Op2
ROM:40018A00 018 01 F0 40 03		     AND.W	     R3, R1, #0x40			   ; Rd	= Op1 &	Op2
ROM:40018A04 018 02 EA D1 37		     AND.W	     R7, R2, R1,LSR#15			   ; Rd	= Op1 &	Op2
ROM:40018A08 018 1F 43			     ORRS	     R7, R3				   ; Rd	= Op1 |	Op2
ROM:40018A0A 018 20 23			     MOVS	     R3, #0x20 ; ' '			   ; Rd	= Op2
ROM:40018A0C 018 03 EA 11 44		     AND.W	     R4, R3, R1,LSR#16			   ; Rd	= Op1 &	Op2
ROM:40018A10 018 27 43			     ORRS	     R7, R4				   ; Rd	= Op1 |	Op2
ROM:40018A12 018 10 24			     MOVS	     R4, #0x10				   ; Rd	= Op2
ROM:40018A14 018 04 EA 51 05		     AND.W	     R5, R4, R1,LSR#1			   ; Rd	= Op1 &	Op2
ROM:40018A18 018 2F 43			     ORRS	     R7, R5				   ; Rd	= Op1 |	Op2
ROM:40018A1A 018 08 25			     MOVS	     R5, #8				   ; Rd	= Op2
ROM:40018A1C 018 05 EA 51 46		     AND.W	     R6, R5, R1,LSR#17			   ; Rd	= Op1 &	Op2
ROM:40018A20 018 37 43			     ORRS	     R7, R6				   ; Rd	= Op1 |	Op2
ROM:40018A22 018 0C EA 91 06		     AND.W	     R6, R12, R1,LSR#2			   ; Rd	= Op1 &	Op2
ROM:40018A26 018 37 43			     ORRS	     R7, R6				   ; Rd	= Op1 |	Op2
ROM:40018A28 018 02 26			     MOVS	     R6, #2				   ; Rd	= Op2
ROM:40018A2A 018 06 EA 91 4E		     AND.W	     LR, R6, R1,LSR#18			   ; Rd	= Op1 &	Op2
ROM:40018A2E 018 0C EA 91 1C		     AND.W	     R12, R12, R1,LSR#6			   ; Rd	= Op1 &	Op2
ROM:40018A32 018 47 EA 0E 07		     ORR.W	     R7, R7, LR				   ; Rd	= Op1 |	Op2
ROM:40018A36 018 C1 F3 C0 0E		     UBFX.W	     LR, R1, #3, #1			   ; Unsigned Bit Field	Extract
ROM:40018A3A 018 47 EA 0E 07		     ORR.W	     R7, R7, LR				   ; Rd	= Op1 |	Op2
ROM:40018A3E 018 4F F0 40 0E		     MOV.W	     LR, #0x40 ; '@'			   ; Rd	= Op2
ROM:40018A42 018 FF 43			     MVNS	     R7, R7				   ; Rd	= ~Op2
ROM:40018A44 018 0E EA 11 18		     AND.W	     R8, LR, R1,LSR#4			   ; Rd	= Op1 &	Op2
ROM:40018A48 018 07 70			     STRB	     R7, [R0]				   ; Store to Memory
ROM:40018A4A 018 02 EA D1 47		     AND.W	     R7, R2, R1,LSR#19			   ; Rd	= Op1 &	Op2
ROM:40018A4E 018 47 EA 08 07		     ORR.W	     R7, R7, R8				   ; Rd	= Op1 |	Op2
ROM:40018A52 018 03 EA 11 58		     AND.W	     R8, R3, R1,LSR#20			   ; Rd	= Op1 &	Op2
ROM:40018A56 018 47 EA 08 07		     ORR.W	     R7, R7, R8				   ; Rd	= Op1 |	Op2
ROM:40018A5A 018 04 EA 51 18		     AND.W	     R8, R4, R1,LSR#5			   ; Rd	= Op1 &	Op2
ROM:40018A5E 018 47 EA 08 07		     ORR.W	     R7, R7, R8				   ; Rd	= Op1 |	Op2
ROM:40018A62 018 05 EA 51 58		     AND.W	     R8, R5, R1,LSR#21			   ; Rd	= Op1 &	Op2
ROM:40018A66 018 47 EA 08 07		     ORR.W	     R7, R7, R8				   ; Rd	= Op1 |	Op2
ROM:40018A6A 018 02 EA D1 22		     AND.W	     R2, R2, R1,LSR#11			   ; Rd	= Op1 &	Op2
ROM:40018A6E 018 47 EA 0C 07		     ORR.W	     R7, R7, R12			   ; Rd	= Op1 |	Op2
ROM:40018A72 018 06 EA 91 5C		     AND.W	     R12, R6, R1,LSR#22			   ; Rd	= Op1 &	Op2
ROM:40018A76 018 47 EA 0C 07		     ORR.W	     R7, R7, R12			   ; Rd	= Op1 |	Op2
ROM:40018A7A 018 03 EA 11 33		     AND.W	     R3, R3, R1,LSR#12			   ; Rd	= Op1 &	Op2
ROM:40018A7E 018 C1 F3 C0 1C		     UBFX.W	     R12, R1, #7, #1			   ; Unsigned Bit Field	Extract
ROM:40018A82 018 47 EA 0C 07		     ORR.W	     R7, R7, R12			   ; Rd	= Op1 |	Op2
ROM:40018A86 018 FF 43			     MVNS	     R7, R7				   ; Rd	= ~Op2
ROM:40018A88 018 47 70			     STRB	     R7, [R0,#1]			   ; Store to Memory
ROM:40018A8A 018 0E EA 01 17		     AND.W	     R7, LR, R1,LSL#4			   ; Rd	= Op1 &	Op2
ROM:40018A8E 018 3A 43			     ORRS	     R2, R7				   ; Rd	= Op1 |	Op2
ROM:40018A90 018 1A 43			     ORRS	     R2, R3				   ; Rd	= Op1 |	Op2
ROM:40018A92 018 04 EA C1 03		     AND.W	     R3, R4, R1,LSL#3			   ; Rd	= Op1 &	Op2
ROM:40018A96 018 1A 43			     ORRS	     R2, R3				   ; Rd	= Op1 |	Op2
ROM:40018A98 018 05 EA 51 33		     AND.W	     R3, R5, R1,LSR#13			   ; Rd	= Op1 &	Op2
ROM:40018A9C 018 1A 43			     ORRS	     R2, R3				   ; Rd	= Op1 |	Op2
ROM:40018A9E 018 01 F0 01 03		     AND.W	     R3, R1, #1				   ; Rd	= Op1 &	Op2
ROM:40018AA2 018 42 EA 83 02		     ORR.W	     R2, R2, R3,LSL#2			   ; Rd	= Op1 |	Op2
ROM:40018AA6 018 06 EA 91 63		     AND.W	     R3, R6, R1,LSR#26			   ; Rd	= Op1 &	Op2
ROM:40018AAA 018 1A 43			     ORRS	     R2, R3				   ; Rd	= Op1 |	Op2
ROM:40018AAC 018 C1 F3 C0 21		     UBFX.W	     R1, R1, #0xB, #1			   ; Unsigned Bit Field	Extract
ROM:40018AB0 018 0A 43			     ORRS	     R2, R1				   ; Rd	= Op1 |	Op2
ROM:40018AB2 018 D1 43			     MVNS	     R1, R2				   ; Rd	= ~Op2
ROM:40018AB4 018 81 70			     STRB	     R1, [R0,#2]			   ; Store to Memory
ROM:40018AB6 018 BD E8 F0 81		     POP.W	     {R4-R8,PC}				   ; Pop registers
ROM:40018AB6 018
ROM:40018AB6		     ; End of function sub_400189DC
ROM:40018AB6
ROM:40018AB6		     ; ---------------------------------------------------------------------------
ROM:40018ABA 02	46 08 46		     DCD 0x46084602
ROM:40018ABE 10	B5 90 47		     DCD 0x4790B510
ROM:40018AC2 01	20 10 BD		     DCD 0xBD102001
ROM:40018AC6
ROM:40018AC6		     ; =============== S U B R O U T I N E =======================================
ROM:40018AC6
ROM:40018AC6
ROM:40018AC6		     sub_40018AC6							   ; CODE XREF:	sub_400162DC+6Ap
ROM:40018AC6											   ; sub_40018F0A+38p
ROM:40018AC6
ROM:40018AC6		     var_3C	     = -0x3C
ROM:40018AC6		     var_3B	     = -0x3B
ROM:40018AC6		     var_38	     = -0x38
ROM:40018AC6		     var_34	     = -0x34
ROM:40018AC6		     var_30	     = -0x30
ROM:40018AC6		     var_2C	     = -0x2C
ROM:40018AC6		     var_28	     = -0x28
ROM:40018AC6
ROM:40018AC6 000 2D E9 F0 4F		     PUSH.W	     {R4-R11,LR}			   ; Push registers
ROM:40018ACA 024 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40018ACC 024 87 B0			     SUB	     SP, SP, #0x1C			   ; Rd	= Op1 -	Op2
ROM:40018ACE 040 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018AD0 040 0D 46			     MOV	     R5, R1				   ; Rd	= Op2
ROM:40018AD2 040 02 90			     STR	     R0, [SP,#0x40+var_38]		   ; Store to Memory
ROM:40018AD4 040 B0 69			     LDR	     R0, [R6,#0x18]			   ; Load from Memory
ROM:40018AD6 040 60 B1			     CBZ	     R0, loc_40018AF2			   ; Compare and Branch	on Zero
ROM:40018AD6
ROM:40018AD8 040 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40018ADA 040 16 D0			     BEQ	     loc_40018B0A			   ; Branch
ROM:40018ADA
ROM:40018ADC 040 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40018ADE 040 7E D1			     BNE	     loc_40018BDE			   ; Branch
ROM:40018ADE
ROM:40018AE0 040 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:40018AE2 040 4F F0 04 0A		     MOV.W	     R10, #4				   ; Rd	= Op2
ROM:40018AE6 040 4F EA 80 08		     MOV.W	     R8, R0,LSL#2			   ; Rd	= Op2
ROM:40018AE6 040
ROM:40018AEA
ROM:40018AEA		     loc_40018AEA							   ; CODE XREF:	sub_40018AC6+42j
ROM:40018AEA											   ; sub_40018AC6+4Ej
ROM:40018AEA 040 00 27			     MOVS	     R7, #0				   ; Rd	= Op2
ROM:40018AEC 040 0D F1 18 0B		     ADD.W	     R11, SP, #0x40+var_28		   ; Rd	= Op1 +	Op2
ROM:40018AF0 040 48 E0			     B		     loc_40018B84			   ; Branch
ROM:40018AF0
ROM:40018AF2		     ; ---------------------------------------------------------------------------
ROM:40018AF2
ROM:40018AF2		     loc_40018AF2							   ; CODE XREF:	sub_40018AC6+10j
ROM:40018AF2 040 29 68			     LDR	     R1, [R5]				   ; Load from Memory
ROM:40018AF4 040 4F F0 03 0A		     MOV.W	     R10, #3				   ; Rd	= Op2
ROM:40018AF8 040 48 08			     LSRS	     R0, R1, #1				   ; Logical Shift Right
ROM:40018AFA 040 B1 EB 40 0F		     CMP.W	     R1, R0,LSL#1			   ; Set cond. codes on	Op1 - Op2
ROM:40018AFE 040 01 D0			     BEQ	     loc_40018B04			   ; Branch
ROM:40018AFE
ROM:40018B00 040 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:40018B02 040 02 91			     STR	     R1, [SP,#0x40+var_38]		   ; Store to Memory
ROM:40018B02
ROM:40018B04
ROM:40018B04		     loc_40018B04							   ; CODE XREF:	sub_40018AC6+38j
ROM:40018B04 040 00 EB 40 08		     ADD.W	     R8, R0, R0,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40018B08 040 EF E7			     B		     loc_40018AEA			   ; Branch
ROM:40018B08
ROM:40018B0A		     ; ---------------------------------------------------------------------------
ROM:40018B0A
ROM:40018B0A		     loc_40018B0A							   ; CODE XREF:	sub_40018AC6+14j
ROM:40018B0A 040 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:40018B0C 040 4F F0 02 0A		     MOV.W	     R10, #2				   ; Rd	= Op2
ROM:40018B10 040 4F EA 40 08		     MOV.W	     R8, R0,LSL#1			   ; Rd	= Op2
ROM:40018B14 040 E9 E7			     B		     loc_40018AEA			   ; Branch
ROM:40018B14
ROM:40018B16		     ; ---------------------------------------------------------------------------
ROM:40018B16
ROM:40018B16		     loc_40018B16							   ; CODE XREF:	sub_40018AC6+C0j
ROM:40018B16 040 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:40018B18 040 4F EA 58 29		     MOV.W	     R9, R8,LSR#9			   ; Rd	= Op2
ROM:40018B18 040
ROM:40018B1C
ROM:40018B1C		     loc_40018B1C							   ; CODE XREF:	sub_40018AC6+96j
ROM:40018B1C 040 D5 F8 04 04		     LDR.W	     R0, [R5,#0x404]			   ; Load from Memory
ROM:40018B20 040 48 45			     CMP	     R0, R9				   ; Set cond. codes on	Op1 - Op2
ROM:40018B22 040 11 D0			     BEQ	     loc_40018B48			   ; Branch
ROM:40018B22
ROM:40018B24 040 06 EB 84 00		     ADD.W	     R0, R6, R4,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40018B28 040 03 A9			     ADD	     R1, SP, #0x40+var_34		   ; Rd	= Op1 +	Op2
ROM:40018B2A 040 D0 F8 44 04		     LDR.W	     R0, [R0,#0x444]			   ; Load from Memory
ROM:40018B2E 040 48 44			     ADD	     R0, R9				   ; Rd	= Op1 +	Op2
ROM:40018B30 040 03 90			     STR	     R0, [SP,#0x40+var_34]		   ; Store to Memory
ROM:40018B32 040 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018B34 040 04 90			     STR	     R0, [SP,#0x40+var_30]		   ; Store to Memory
ROM:40018B36 040 05 EB 44 20		     ADD.W	     R0, R5, R4,LSL#9			   ; Rd	= Op1 +	Op2
ROM:40018B3A 040 00 1D			     ADDS	     R0, R0, #4				   ; Rd	= Op1 +	Op2
ROM:40018B3C 040 05 90			     STR	     R0, [SP,#0x40+var_2C]		   ; Store to Memory
ROM:40018B3E 040 D6 E9 00 02		     LDRD.W	     R0, R2, [R6]			   ; Load pair of registers
ROM:40018B42 040 90 47			     BLX	     R2					   ; Branch with Link and Exchange (register indirect)
ROM:40018B42
ROM:40018B44 040 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40018B46 040 4C D1			     BNE	     return_1				   ; Branch
ROM:40018B46
ROM:40018B48
ROM:40018B48		     loc_40018B48							   ; CODE XREF:	sub_40018AC6+5Cj
ROM:40018B48 040 05 EB 44 20		     ADD.W	     R0, R5, R4,LSL#9			   ; Rd	= Op1 +	Op2
ROM:40018B4C 040 C8 F3 08 01		     UBFX.W	     R1, R8, #0, #9			   ; Unsigned Bit Field	Extract
ROM:40018B50 040 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:40018B52 040 01 A9			     ADD	     R1, SP, #0x40+var_3C		   ; Rd	= Op1 +	Op2
ROM:40018B54 040 00 79			     LDRB	     R0, [R0,#4]			   ; Load from Memory
ROM:40018B56 040 08 55			     STRB	     R0, [R1,R4]			   ; Store to Memory
ROM:40018B58 040 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:40018B5A 040 02 2C			     CMP	     R4, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40018B5C 040 DE D3			     BCC	     loc_40018B1C			   ; Branch
ROM:40018B5C
ROM:40018B5E 040 C5 F8 04 94		     STR.W	     R9, [R5,#0x404]			   ; Store to Memory
ROM:40018B62 040 B0 6A			     LDR	     R0, [R6,#0x28]			   ; Load from Memory
ROM:40018B64 040 03 28			     CMP	     R0, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40018B66 040 17 D1			     BNE	     loc_40018B98			   ; Branch
ROM:40018B66
ROM:40018B68 040 9D F8 04 00		     LDRB.W	     R0, [SP,#0x40+var_3C]		   ; Load from Memory
ROM:40018B6C 040 9D F8 05 10		     LDRB.W	     R1, [SP,#0x40+var_3B]		   ; Load from Memory
ROM:40018B70 040 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40018B72 040 02 D0			     BEQ	     loc_40018B7A			   ; Branch
ROM:40018B72
ROM:40018B74 040 0B F8 07 10		     STRB.W	     R1, [R11,R7]			   ; Store to Memory
ROM:40018B78 040 01 E0			     B		     loc_40018B7E			   ; Branch
ROM:40018B78
ROM:40018B7A		     ; ---------------------------------------------------------------------------
ROM:40018B7A
ROM:40018B7A		     loc_40018B7A							   ; CODE XREF:	sub_40018AC6+ACj
ROM:40018B7A											   ; sub_40018AC6+D6j
ROM:40018B7A 040 0B F8 07 00		     STRB.W	     R0, [R11,R7]			   ; Store to Memory
ROM:40018B7A 040
ROM:40018B7E
ROM:40018B7E		     loc_40018B7E							   ; CODE XREF:	sub_40018AC6+B2j
ROM:40018B7E 040 7F 1C			     ADDS	     R7, R7, #1				   ; Rd	= Op1 +	Op2
ROM:40018B80 040 08 F1 01 08		     ADD.W	     R8, R8, #1				   ; Rd	= Op1 +	Op2
ROM:40018B80 040
ROM:40018B84
ROM:40018B84		     loc_40018B84							   ; CODE XREF:	sub_40018AC6+2Aj
ROM:40018B84 040 57 45			     CMP	     R7, R10				   ; Set cond. codes on	Op1 - Op2
ROM:40018B86 040 C6 D3			     BCC	     loc_40018B16			   ; Branch
ROM:40018B86
ROM:40018B88 040 B0 69			     LDR	     R0, [R6,#0x18]			   ; Load from Memory
ROM:40018B8A 040 40 B1			     CBZ	     R0, loc_40018B9E			   ; Compare and Branch	on Zero
ROM:40018B8A
ROM:40018B8C 040 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40018B8E 040 2C D0			     BEQ	     loc_40018BEA			   ; Branch
ROM:40018B8E
ROM:40018B90 040 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40018B92 040 26 D1			     BNE	     return_1				   ; Branch
ROM:40018B92
ROM:40018B94 040 06 98			     LDR	     R0, [SP,#0x40+var_28]		   ; Load from Memory
ROM:40018B96 040 14 E0			     B		     loc_40018BC2			   ; Branch
ROM:40018B96
ROM:40018B98		     ; ---------------------------------------------------------------------------
ROM:40018B98
ROM:40018B98		     loc_40018B98							   ; CODE XREF:	sub_40018AC6+A0j
ROM:40018B98 040 01 A9			     ADD	     R1, SP, #0x40+var_3C		   ; Rd	= Op1 +	Op2
ROM:40018B9A 040 08 5C			     LDRB	     R0, [R1,R0]			   ; Load from Memory
ROM:40018B9C 040 ED E7			     B		     loc_40018B7A			   ; Branch
ROM:40018B9C
ROM:40018B9E		     ; ---------------------------------------------------------------------------
ROM:40018B9E
ROM:40018B9E		     loc_40018B9E							   ; CODE XREF:	sub_40018AC6+C4j
ROM:40018B9E 040 02 98			     LDR	     R0, [SP,#0x40+var_38]		   ; Load from Memory
ROM:40018BA0 040 40 B9			     CBNZ	     R0, loc_40018BB4			   ; Compare and Branch	on Non-Zero
ROM:40018BA0
ROM:40018BA2 040 9D F8 19 10		     LDRB.W	     R1, [SP,#0x40+var_28+1]		   ; Load from Memory
ROM:40018BA6 040 9D F8 18 00		     LDRB.W	     R0, [SP,#0x40+var_28]		   ; Load from Memory
ROM:40018BAA 040 01 F0 0F 01		     AND.W	     R1, R1, #0xF			   ; Rd	= Op1 &	Op2
ROM:40018BAE 040 40 EA 01 20		     ORR.W	     R0, R0, R1,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40018BB2 040 06 E0			     B		     loc_40018BC2			   ; Branch
ROM:40018BB2
ROM:40018BB4		     ; ---------------------------------------------------------------------------
ROM:40018BB4
ROM:40018BB4		     loc_40018BB4							   ; CODE XREF:	sub_40018AC6+DAj
ROM:40018BB4 040 9D F8 1A 00		     LDRB.W	     R0, [SP,#0x40+var_28+2]		   ; Load from Memory
ROM:40018BB8 040 9D F8 19 10		     LDRB.W	     R1, [SP,#0x40+var_28+1]		   ; Load from Memory
ROM:40018BBC 040 00 01			     LSLS	     R0, R0, #4				   ; Logical Shift Left
ROM:40018BBE 040 40 EA 11 10		     ORR.W	     R0, R0, R1,LSR#4			   ; Rd	= Op1 |	Op2
ROM:40018BBE 040
ROM:40018BC2
ROM:40018BC2		     loc_40018BC2							   ; CODE XREF:	sub_40018AC6+D0j
ROM:40018BC2											   ; sub_40018AC6+ECj ...
ROM:40018BC2 040 01 46			     MOV	     R1, R0				   ; Rd	= Op2
ROM:40018BC4 040 28 60			     STR	     R0, [R5]				   ; Store to Memory
ROM:40018BC6 040 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:40018BC8 040 00 F0 EC F9		     BL		     sub_40018FA4			   ; Branch with Link
ROM:40018BC8 040
ROM:40018BCC 040 38 B9			     CBNZ	     R0, loc_40018BDE			   ; Compare and Branch	on Non-Zero
ROM:40018BCC
ROM:40018BCE 040 29 68			     LDR	     R1, [R5]				   ; Load from Memory
ROM:40018BD0 040 F0 6A			     LDR	     R0, [R6,#0x2C]			   ; Load from Memory
ROM:40018BD2 040 81 42			     CMP	     R1, R0				   ; Set cond. codes on	Op1 - Op2
ROM:40018BD4 040 0C D3			     BCC	     return_0				   ; Branch
ROM:40018BD4
ROM:40018BD6 040 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:40018BD8 040 00 F0 26 F8		     BL		     sub_40018C28			   ; Branch with Link
ROM:40018BD8 040
ROM:40018BDC 040 00 E0			     B		     loc_40018BE0			   ; Branch
ROM:40018BDC
ROM:40018BDE		     ; ---------------------------------------------------------------------------
ROM:40018BDE
ROM:40018BDE		     loc_40018BDE							   ; CODE XREF:	sub_40018AC6+18j
ROM:40018BDE											   ; sub_40018AC6+106j
ROM:40018BDE 040 00 E0			     B		     return_1				   ; Branch
ROM:40018BDE
ROM:40018BE0		     ; ---------------------------------------------------------------------------
ROM:40018BE0
ROM:40018BE0		     loc_40018BE0							   ; CODE XREF:	sub_40018AC6+116j
ROM:40018BE0 040 30 B9			     CBNZ	     R0, return_0			   ; Compare and Branch	on Non-Zero
ROM:40018BE0
ROM:40018BE2
ROM:40018BE2		     return_1								   ; CODE XREF:	sub_40018AC6+80j
ROM:40018BE2											   ; sub_40018AC6+CCj ...
ROM:40018BE2 040 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018BE2
ROM:40018BE4
ROM:40018BE4		     return								   ; CODE XREF:	sub_40018AC6+12Cj
ROM:40018BE4 040 07 B0			     ADD	     SP, SP, #0x1C			   ; Rd	= Op1 +	Op2
ROM:40018BE6 024 BD E8 F0 8F		     POP.W	     {R4-R11,PC}			   ; Pop registers
ROM:40018BE6 024
ROM:40018BEA		     ; ---------------------------------------------------------------------------
ROM:40018BEA
ROM:40018BEA		     loc_40018BEA							   ; CODE XREF:	sub_40018AC6+C8j
ROM:40018BEA 040 BD F8 18 00		     LDRH.W	     R0, [SP,#0x40+var_28]		   ; Load from Memory
ROM:40018BEE 040 E8 E7			     B		     loc_40018BC2			   ; Branch
ROM:40018BEE
ROM:40018BF0		     ; ---------------------------------------------------------------------------
ROM:40018BF0
ROM:40018BF0		     return_0								   ; CODE XREF:	sub_40018AC6+10Ej
ROM:40018BF0											   ; sub_40018AC6:loc_40018BE0j
ROM:40018BF0 040 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018BF2 040 F7 E7			     B		     return				   ; Branch
ROM:40018BF2
ROM:40018BF2		     ; End of function sub_40018AC6
ROM:40018BF2
ROM:40018BF4
ROM:40018BF4		     ; =============== S U B R O U T I N E =======================================
ROM:40018BF4
ROM:40018BF4
ROM:40018BF4		     sub_40018BF4							   ; CODE XREF:	sub_400162DC+2Cp
ROM:40018BF4											   ; sub_40018F76+1Ap
ROM:40018BF4 000 C3 6A			     LDR	     R3, [R0,#0x2C]			   ; Load from Memory
ROM:40018BF6 000 93 42			     CMP	     R3, R2				   ; Set cond. codes on	Op1 - Op2
ROM:40018BF8 000 14 D9			     BLS	     return_1				   ; Branch
ROM:40018BF8
ROM:40018BFA 000 0A 60			     STR	     R2, [R1]				   ; Store to Memory
ROM:40018BFC 000 80 69			     LDR	     R0, [R0,#0x18]			   ; Load from Memory
ROM:40018BFE 000 30 B1			     CBZ	     R0, loc_40018C0E			   ; Compare and Branch	on Zero
ROM:40018BFE
ROM:40018C00 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40018C02 000 07 D0			     BEQ	     loc_40018C14			   ; Branch
ROM:40018C02
ROM:40018C04 000 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40018C06 000 0D D1			     BNE	     return_1				   ; Branch
ROM:40018C06
ROM:40018C08 000 22 F0 70 40		     BIC.W	     R0, R2, #0xF0000000		   ; Rd	= Op1 &	~Op2
ROM:40018C0C 000 03 E0			     B		     loc_40018C16			   ; Branch
ROM:40018C0C
ROM:40018C0E		     ; ---------------------------------------------------------------------------
ROM:40018C0E
ROM:40018C0E		     loc_40018C0E							   ; CODE XREF:	sub_40018BF4+Aj
ROM:40018C0E 000 C2 F3 0B 00		     UBFX.W	     R0, R2, #0, #0xC			   ; Unsigned Bit Field	Extract
ROM:40018C12 000 00 E0			     B		     loc_40018C16			   ; Branch
ROM:40018C12
ROM:40018C14		     ; ---------------------------------------------------------------------------
ROM:40018C14
ROM:40018C14		     loc_40018C14							   ; CODE XREF:	sub_40018BF4+Ej
ROM:40018C14 000 90 B2			     UXTH	     R0, R2				   ; Unsigned extend halfword to word
ROM:40018C14
ROM:40018C16
ROM:40018C16		     loc_40018C16							   ; CODE XREF:	sub_40018BF4+18j
ROM:40018C16											   ; sub_40018BF4+1Ej
ROM:40018C16 000 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:40018C18 000 4F F0 FF 30		     MOV.W	     R0, #0xFFFFFFFF			   ; Rd	= Op2
ROM:40018C1C 000 C1 F8 04 04		     STR.W	     R0, [R1,#0x404]			   ; Store to Memory
ROM:40018C20 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018C22 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40018C22
ROM:40018C24		     ; ---------------------------------------------------------------------------
ROM:40018C24
ROM:40018C24		     return_1								   ; CODE XREF:	sub_40018BF4+4j
ROM:40018C24											   ; sub_40018BF4+12j
ROM:40018C24 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018C26 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40018C26
ROM:40018C26		     ; End of function sub_40018BF4
ROM:40018C26
ROM:40018C28
ROM:40018C28		     ; =============== S U B R O U T I N E =======================================
ROM:40018C28
ROM:40018C28
ROM:40018C28		     sub_40018C28							   ; CODE XREF:	sub_400162DC+7Ap
ROM:40018C28											   ; sub_40018AC6+112p	...
ROM:40018C28 000 80 69			     LDR	     R0, [R0,#0x18]			   ; Load from Memory
ROM:40018C2A 000 48 B1			     CBZ	     R0, loc_40018C40			   ; Compare and Branch	on Zero
ROM:40018C2A
ROM:40018C2C 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40018C2E 000 0A D0			     BEQ	     loc_40018C46			   ; Branch
ROM:40018C2E
ROM:40018C30 000 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40018C32 000 0D D1			     BNE	     return_0				   ; Branch
ROM:40018C32
ROM:40018C34 000 07 48			     LDR	     R0, =0xF0000008			   ; Load from Memory
ROM:40018C36 000 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:40018C38 000 07 28			     CMP	     R0, #7				   ; Set cond. codes on	Op1 - Op2
ROM:40018C3A 000 09 D8			     BHI	     return_0				   ; Branch
ROM:40018C3A
ROM:40018C3C
ROM:40018C3C		     return_1								   ; CODE XREF:	sub_40018C28+26j
ROM:40018C3C 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018C3E 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40018C3E
ROM:40018C40		     ; ---------------------------------------------------------------------------
ROM:40018C40
ROM:40018C40		     loc_40018C40							   ; CODE XREF:	sub_40018C28+2j
ROM:40018C40 000 A1 F6 F8 71		     SUBW	     R1, R1, #0xFF8			   ; Rd	= Op1 -	Op2
ROM:40018C44 000 02 E0			     B		     loc_40018C4C			   ; Branch
ROM:40018C44
ROM:40018C46		     ; ---------------------------------------------------------------------------
ROM:40018C46
ROM:40018C46		     loc_40018C46							   ; CODE XREF:	sub_40018C28+6j
ROM:40018C46 000 A1 F5 7F 41		     SUB.W	     R1, R1, #0xFF00			   ; Rd	= Op1 -	Op2
ROM:40018C4A 000 F8 39			     SUBS	     R1, #0xF8 ; '¯'			   ; Rd	= Op1 -	Op2
ROM:40018C4A
ROM:40018C4C
ROM:40018C4C		     loc_40018C4C							   ; CODE XREF:	sub_40018C28+1Cj
ROM:40018C4C 000 07 29			     CMP	     R1, #7				   ; Set cond. codes on	Op1 - Op2
ROM:40018C4E 000 F5 D9			     BLS	     return_1				   ; Branch
ROM:40018C4E
ROM:40018C50
ROM:40018C50		     return_0								   ; CODE XREF:	sub_40018C28+Aj
ROM:40018C50											   ; sub_40018C28+12j
ROM:40018C50 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018C52 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40018C52
ROM:40018C52		     ; End of function sub_40018C28
ROM:40018C52
ROM:40018C52		     ; ---------------------------------------------------------------------------
ROM:40018C54 08	00 00 F0     dword_40018C54  DCD 0xF0000008					   ; DATA XREF:	sub_40018C28+Cr
ROM:40018C58
ROM:40018C58		     ; =============== S U B R O U T I N E =======================================
ROM:40018C58
ROM:40018C58
ROM:40018C58		     sub_40018C58							   ; CODE XREF:	sub_40016376+7Ep
ROM:40018C58 000 2D E9 F0 47		     PUSH.W	     {R4-R10,LR}			   ; Push registers
ROM:40018C5C 020 81 46			     MOV	     R9, R0				   ; Rd	= Op2
ROM:40018C5E 020 AD F5 00 7D		     SUB.W	     SP, SP, #0x200			   ; count
ROM:40018C62 220 8A 46			     MOV	     R10, R1				   ; Rd	= Op2
ROM:40018C64 220 17 46			     MOV	     R7, R2				   ; Rd	= Op2
ROM:40018C66 220 98 46			     MOV	     R8, R3				   ; Rd	= Op2
ROM:40018C68 220 08 46			     MOV	     R0, R1				   ; Rd	= Op2
ROM:40018C6A 220 00 F0 84 F9		     BL		     sub_40018F76			   ; Branch with Link
ROM:40018C6A 220
ROM:40018C6E 220 C0 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40018C6E
ROM:40018C70
ROM:40018C70		     loc_40018C70							   ; CODE XREF:	sub_40018C58+70j
ROM:40018C70 220 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:40018C72 220 50 46			     MOV	     R0, R10				   ; Rd	= Op2
ROM:40018C74 220 00 F0 49 F9		     BL		     sub_40018F0A			   ; Branch with Link
ROM:40018C74 220
ROM:40018C78 220 98 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40018C78
ROM:40018C7A 220 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:40018C7C 220 6E 46			     MOV	     R6, SP				   ; Rd	= Op2
ROM:40018C7C
ROM:40018C7E
ROM:40018C7E		     loc_40018C7E							   ; CODE XREF:	sub_40018C58+6Ej
ROM:40018C7E 220 06 EB 44 15		     ADD.W	     R5, R6, R4,LSL#5			   ; Rd	= Op1 +	Op2
ROM:40018C82 220 28 78			     LDRB	     R0, [R5]				   ; Load from Memory
ROM:40018C84 220 68 B1			     CBZ	     R0, return_1			   ; Compare and Branch	on Zero
ROM:40018C84
ROM:40018C86 220 E5 28			     CMP	     R0, #0xE5 ; 'Â'			   ; Set cond. codes on	Op1 - Op2
ROM:40018C88 220 1B D0			     BEQ	     loc_40018CC2			   ; Branch
ROM:40018C88
ROM:40018C8A 220 0B 22			     MOVS	     R2, #reserved_B			   ; source
ROM:40018C8C 220 49 46			     MOV	     R1, R9				   ; Rd	= Op2
ROM:40018C8E 220 28 46			     MOV	     R0, R5				   ; destination
ROM:40018C90 220 FB F7 E2 FE		     BL		     standard_memcmp			   ; Branch with Link
ROM:40018C90 220
ROM:40018C94 220 A8 B9			     CBNZ	     R0, loc_40018CC2			   ; Compare and Branch	on Non-Zero
ROM:40018C94
ROM:40018C96 220 E8 7A			     LDRB	     R0, [R5,#reserved_B]		   ; Load from Memory
ROM:40018C98 220 10 F0 18 0F		     TST.W	     R0, #0x18				   ; Set cond. codes on	Op1 & Op2
ROM:40018C9C 220 01 D1			     BNE	     return_1				   ; Branch
ROM:40018C9C
ROM:40018C9E 220 E8 69			     LDR	     R0, [R5,#0x1C]			   ; Load from Memory
ROM:40018CA0 220 20 B9			     CBNZ	     R0, loc_40018CAC			   ; Compare and Branch	on Non-Zero
ROM:40018CA0
ROM:40018CA2
ROM:40018CA2		     return_1								   ; CODE XREF:	sub_40018C58+16j
ROM:40018CA2											   ; sub_40018C58+20j ...
ROM:40018CA2 220 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018CA2
ROM:40018CA4
ROM:40018CA4		     return								   ; CODE XREF:	sub_40018C58+68j
ROM:40018CA4 220 0D F5 00 7D		     ADD.W	     SP, SP, #0x200			   ; Rd	= Op1 +	Op2
ROM:40018CA8 020 BD E8 F0 87		     POP.W	     {R4-R10,PC}			   ; Pop registers
ROM:40018CA8 020
ROM:40018CAC		     ; ---------------------------------------------------------------------------
ROM:40018CAC
ROM:40018CAC		     loc_40018CAC							   ; CODE XREF:	sub_40018C58+48j
ROM:40018CAC 220 14 35			     ADDS	     R5, #0x14				   ; Rd	= Op1 +	Op2
ROM:40018CAE 220 29 88			     LDRH	     R1, [R5]				   ; Load from Memory
ROM:40018CB0 220 E8 88			     LDRH	     R0, [R5,#6]			   ; Load from Memory
ROM:40018CB2 220 40 EA 01 40		     ORR.W	     R0, R0, R1,LSL#16			   ; Rd	= Op1 |	Op2
ROM:40018CB6 220 38 60			     STR	     R0, [R7]				   ; Store to Memory
ROM:40018CB8 220 A8 68			     LDR	     R0, [R5,#8]			   ; Load from Memory
ROM:40018CBA 220 C8 F8 00 00		     STR.W	     R0, [R8]				   ; Store to Memory
ROM:40018CBE 220 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018CC0 220 F0 E7			     B		     return				   ; Branch
ROM:40018CC0
ROM:40018CC2		     ; ---------------------------------------------------------------------------
ROM:40018CC2
ROM:40018CC2		     loc_40018CC2							   ; CODE XREF:	sub_40018C58+30j
ROM:40018CC2											   ; sub_40018C58+3Cj
ROM:40018CC2 220 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:40018CC4 220 10 2C			     CMP	     R4, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:40018CC6 220 DA D3			     BCC	     loc_40018C7E			   ; Branch
ROM:40018CC6
ROM:40018CC8 220 D2 E7			     B		     loc_40018C70			   ; Branch
ROM:40018CC8
ROM:40018CC8		     ; End of function sub_40018C58
ROM:40018CC8
ROM:40018CCA
ROM:40018CCA		     ; =============== S U B R O U T I N E =======================================
ROM:40018CCA
ROM:40018CCA
ROM:40018CCA		     sub_40018CCA							   ; CODE XREF:	parse_mbr_table+A2p
ROM:40018CCA 000 2D E9 F0 41		     PUSH.W	     {R4-R8,LR}				   ; Push registers
ROM:40018CCE 018 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:40018CD0 018 80 7C			     LDRB	     R0, [R0,#0x12]			   ; Load from Memory
ROM:40018CD2 018 0D 46			     MOV	     R5, R1				   ; Rd	= Op2
ROM:40018CD4 018 61 7C			     LDRB	     R1, [R4,#0x11]			   ; Load from Memory
ROM:40018CD6 018 41 EA 00 20		     ORR.W	     R0, R1, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40018CDA 018 40 F2 FF 11		     MOVW	     R1, #0x1FF				   ; Rd	= Op2
ROM:40018CDE 018 01 EB 40 10		     ADD.W	     R0, R1, R0,LSL#5			   ; Rd	= Op1 +	Op2
ROM:40018CE2 018 47 0A			     LSRS	     R7, R0, #9				   ; Logical Shift Right
ROM:40018CE4 018 6F 63			     STR	     R7, [R5,#0x34]			   ; Store to Memory
ROM:40018CE6 018 20 7D			     LDRB	     R0, [R4,#0x14]			   ; Load from Memory
ROM:40018CE8 018 E1 7C			     LDRB	     R1, [R4,#0x13]			   ; Load from Memory
ROM:40018CEA 018 51 EA 00 26		     ORRS.W	     R6, R1, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40018CEE 018 04 D1			     BNE	     loc_40018CFA			   ; Branch
ROM:40018CEE
ROM:40018CF0 018 04 F1 20 00		     ADD.W	     R0, R4, #0x20			   ; Rd	= Op1 +	Op2
ROM:40018CF4 018 FB F7 C4 EF		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40018CF4 018
ROM:40018CF8 018 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40018CF8
ROM:40018CFA
ROM:40018CFA		     loc_40018CFA							   ; CODE XREF:	sub_40018CCA+24j
ROM:40018CFA 018 E0 7D			     LDRB	     R0, [R4,#0x17]			   ; Load from Memory
ROM:40018CFC 018 A1 7D			     LDRB	     R1, [R4,#0x16]			   ; Load from Memory
ROM:40018CFE 018 51 EA 00 20		     ORRS.W	     R0, R1, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40018D02 018 03 D1			     BNE	     loc_40018D0C			   ; Branch
ROM:40018D02
ROM:40018D04 018 04 F1 24 00		     ADD.W	     R0, R4, #0x24			   ; Rd	= Op1 +	Op2
ROM:40018D08 018 FB F7 BA EF		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40018D08 018
ROM:40018D0C
ROM:40018D0C		     loc_40018D0C							   ; CODE XREF:	sub_40018CCA+38j
ROM:40018D0C 018 68 62			     STR	     R0, [R5,#0x24]			   ; Store to Memory
ROM:40018D0E 018 E0 7B			     LDRB	     R0, [R4,#0xF]			   ; Load from Memory
ROM:40018D10 018 A1 7B			     LDRB	     R1, [R4,#0xE]			   ; Load from Memory
ROM:40018D12 018 6A 6A			     LDR	     R2, [R5,#0x24]			   ; Load from Memory
ROM:40018D14 018 41 EA 00 20		     ORR.W	     R0, R1, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40018D18 018 21 7C			     LDRB	     R1, [R4,#0x10]			   ; Load from Memory
ROM:40018D1A 018 01 FB 02 00		     MLA.W	     R0, R1, R2, R0			   ; Multiply-Accumulate
ROM:40018D1E 018 38 44			     ADD	     R0, R7				   ; Rd	= Op1 +	Op2
ROM:40018D20 018 32 1A			     SUBS	     R2, R6, R0				   ; Rd	= Op1 -	Op2
ROM:40018D22 018 60 7B			     LDRB	     R0, [R4,#0xD]			   ; Load from Memory
ROM:40018D24 018 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40018D26 018 02 E0			     B		     loc_40018D2E			   ; Branch
ROM:40018D26
ROM:40018D28		     ; ---------------------------------------------------------------------------
ROM:40018D28
ROM:40018D28		     loc_40018D28							   ; CODE XREF:	sub_40018CCA+66j
ROM:40018D28 018 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:40018D2A 018 40 08			     LSRS	     R0, R0, #1				   ; Logical Shift Right
ROM:40018D2C 018 C9 B2			     UXTB	     R1, R1				   ; Unsigned extend byte to word
ROM:40018D2C
ROM:40018D2E
ROM:40018D2E		     loc_40018D2E							   ; CODE XREF:	sub_40018CCA+5Cj
ROM:40018D2E 018 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40018D30 018 FA D8			     BHI	     loc_40018D28			   ; Branch
ROM:40018D30
ROM:40018D32 018 CA 40			     LSRS	     R2, R1				   ; Logical Shift Right
ROM:40018D34 018 EA 62			     STR	     R2, [R5,#0x2C]			   ; Store to Memory
ROM:40018D36 018 BD E8 F0 81		     POP.W	     {R4-R8,PC}				   ; Pop registers
ROM:40018D36 018
ROM:40018D36		     ; End of function sub_40018CCA
ROM:40018D36
ROM:40018D3A
ROM:40018D3A		     ; =============== S U B R O U T I N E =======================================
ROM:40018D3A
ROM:40018D3A
ROM:40018D3A		     parse_mbr_table							   ; CODE XREF:	sub_40016376+42p
ROM:40018D3A											   ; sub_40016376+70p
ROM:40018D3A 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40018D3C 010 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:40018D3E 010 90 F8 FF 01		     LDRB.W	     R0, [R0,#0x1FF]			   ; Load from Memory
ROM:40018D42 010 0C 46			     MOV	     R4, R1				   ; Rd	= Op2
ROM:40018D44 010 95 F8 FE 11		     LDRB.W	     R1, [R5,#0x1FE]			   ; Load from Memory
ROM:40018D48 010 41 EA 00 20		     ORR.W	     R0, R1, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40018D4C 010 A0 F5 2A 41		     SUB.W	     R1, R0, #0xAA00			   ; Rd	= Op1 -	Op2
ROM:40018D50 010 55 39			     SUBS	     R1, #0x55 ; 'U'			   ; Rd	= Op1 -	Op2
ROM:40018D52 010 3C D1			     BNE	     return_1				   ; Branch
ROM:40018D52
ROM:40018D54 010 28 7B			     LDRB	     R0, [R5,#0xC]			   ; Load from Memory
ROM:40018D56 010 E9 7A			     LDRB	     R1, [R5,#0xB]			   ; Load from Memory
ROM:40018D58 010 41 EA 00 20		     ORR.W	     R0, R1, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40018D5C 010 B0 F5 00 7F		     CMP.W	     R0, #0x200				   ; Set cond. codes on	Op1 - Op2
ROM:40018D60 010 35 D1			     BNE	     return_1				   ; Branch
ROM:40018D60
ROM:40018D62 010 69 7B			     LDRB	     R1, [R5,#0xD]			   ; Load from Memory
ROM:40018D64 010 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40018D66 010 0D D0			     BEQ	     loc_40018D84			   ; Branch
ROM:40018D66
ROM:40018D68 010 02 29			     CMP	     R1, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40018D6A 010 0B D0			     BEQ	     loc_40018D84			   ; Branch
ROM:40018D6A
ROM:40018D6C 010 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40018D6E 010 09 D0			     BEQ	     loc_40018D84			   ; Branch
ROM:40018D6E
ROM:40018D70 010 08 29			     CMP	     R1, #8				   ; Set cond. codes on	Op1 - Op2
ROM:40018D72 010 07 D0			     BEQ	     loc_40018D84			   ; Branch
ROM:40018D72
ROM:40018D74 010 10 29			     CMP	     R1, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:40018D76 010 05 D0			     BEQ	     loc_40018D84			   ; Branch
ROM:40018D76
ROM:40018D78 010 20 29			     CMP	     R1, #0x20 ; ' '			   ; Set cond. codes on	Op1 - Op2
ROM:40018D7A 010 03 D0			     BEQ	     loc_40018D84			   ; Branch
ROM:40018D7A
ROM:40018D7C 010 40 29			     CMP	     R1, #0x40 ; '@'			   ; Set cond. codes on	Op1 - Op2
ROM:40018D7E 010 01 D0			     BEQ	     loc_40018D84			   ; Branch
ROM:40018D7E
ROM:40018D80 010 80 29			     CMP	     R1, #0x80 ; 'Ä'			   ; Set cond. codes on	Op1 - Op2
ROM:40018D82 010 24 D1			     BNE	     return_1				   ; Branch
ROM:40018D82
ROM:40018D84
ROM:40018D84		     loc_40018D84							   ; CODE XREF:	parse_mbr_table+2Cj
ROM:40018D84											   ; parse_mbr_table+30j ...
ROM:40018D84 010 E1 61			     STR	     R1, [R4,#0x1C]			   ; Store to Memory
ROM:40018D86 010 E8 7B			     LDRB	     R0, [R5,#0xF]			   ; Load from Memory
ROM:40018D88 010 AA 7B			     LDRB	     R2, [R5,#0xE]			   ; Load from Memory
ROM:40018D8A 010 52 EA 00 21		     ORRS.W	     R1, R2, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40018D8E 010 1E D0			     BEQ	     return_1				   ; Branch
ROM:40018D8E
ROM:40018D90 010 21 62			     STR	     R1, [R4,#0x20]			   ; Store to Memory
ROM:40018D92 010 28 7C			     LDRB	     R0, [R5,#0x10]			   ; Load from Memory
ROM:40018D94 010 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40018D96 010 1A D1			     BNE	     return_1				   ; Branch
ROM:40018D96
ROM:40018D98 010 A8 7C			     LDRB	     R0, [R5,#0x12]			   ; Load from Memory
ROM:40018D9A 010 6A 7C			     LDRB	     R2, [R5,#0x11]			   ; Load from Memory
ROM:40018D9C 010 52 EA 00 21		     ORRS.W	     R1, R2, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40018DA0 010 02 D0			     BEQ	     loc_40018DA8			   ; Branch
ROM:40018DA0
ROM:40018DA2 010 11 F0 0F 0F		     TST.W	     R1, #0xF				   ; Set cond. codes on	Op1 & Op2
ROM:40018DA6 010 12 D1			     BNE	     return_1				   ; Branch
ROM:40018DA6
ROM:40018DA8
ROM:40018DA8		     loc_40018DA8							   ; CODE XREF:	parse_mbr_table+66j
ROM:40018DA8 010 28 7D			     LDRB	     R0, [R5,#0x14]			   ; Load from Memory
ROM:40018DAA 010 E9 7C			     LDRB	     R1, [R5,#0x13]			   ; Load from Memory
ROM:40018DAC 010 51 EA 00 26		     ORRS.W	     R6, R1, R0,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40018DB0 010 05 F1 20 00		     ADD.W	     R0, R5, #0x20			   ; Rd	= Op1 +	Op2
ROM:40018DB4 010 04 D0			     BEQ	     loc_40018DC0			   ; Branch
ROM:40018DB4
ROM:40018DB6 010 FB F7 64 EF		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40018DB6 010
ROM:40018DBA 010 40 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40018DBA
ROM:40018DBC 010 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:40018DBE 010 02 E0			     B		     loc_40018DC6			   ; Branch
ROM:40018DBE
ROM:40018DC0		     ; ---------------------------------------------------------------------------
ROM:40018DC0
ROM:40018DC0		     loc_40018DC0							   ; CODE XREF:	parse_mbr_table+7Aj
ROM:40018DC0 010 FB F7 5E EF		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40018DC0 010
ROM:40018DC4 010 18 B1			     CBZ	     R0, return_1			   ; Compare and Branch	on Zero
ROM:40018DC4
ROM:40018DC6
ROM:40018DC6		     loc_40018DC6							   ; CODE XREF:	parse_mbr_table+84j
ROM:40018DC6 010 61 69			     LDR	     R1, [R4,#0x14]			   ; Load from Memory
ROM:40018DC8 010 19 B1			     CBZ	     R1, loc_40018DD2			   ; Compare and Branch	on Zero
ROM:40018DC8
ROM:40018DCA 010 81 42			     CMP	     R1, R0				   ; Set cond. codes on	Op1 - Op2
ROM:40018DCC 010 04 D0			     BEQ	     loc_40018DD8			   ; Branch
ROM:40018DCC
ROM:40018DCE
ROM:40018DCE		     return_1								   ; CODE XREF:	parse_mbr_table+18j
ROM:40018DCE											   ; parse_mbr_table+26j ...
ROM:40018DCE 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018DD0 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40018DD0
ROM:40018DD2		     ; ---------------------------------------------------------------------------
ROM:40018DD2
ROM:40018DD2		     loc_40018DD2							   ; CODE XREF:	parse_mbr_table+8Ej
ROM:40018DD2 010 A0 82			     STRH	     R0, [R4,#0x14]			   ; Store to Memory
ROM:40018DD4 010 00 0C			     LSRS	     R0, R0, #0x10			   ; Logical Shift Right
ROM:40018DD6 010 E0 82			     STRH	     R0, [R4,#0x16]			   ; Store to Memory
ROM:40018DD6
ROM:40018DD8
ROM:40018DD8		     loc_40018DD8							   ; CODE XREF:	parse_mbr_table+92j
ROM:40018DD8 010 21 46			     MOV	     R1, R4				   ; Rd	= Op2
ROM:40018DDA 010 28 46			     MOV	     R0, R5				   ; Rd	= Op2
ROM:40018DDC 010 FF F7 75 FF		     BL		     sub_40018CCA			   ; Branch with Link
ROM:40018DDC 010
ROM:40018DE0 010 21 6A			     LDR	     R1, [R4,#0x20]			   ; Load from Memory
ROM:40018DE2 010 40 F6 F5 73		     MOVW	     R3, #0xFF5				   ; Rd	= Op2
ROM:40018DE6 010 20 69			     LDR	     R0, [R4,#0x10]			   ; Load from Memory
ROM:40018DE8 010 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:40018DEA 010 C4 F8 44 04		     STR.W	     R0, [R4,#0x444]			   ; Store to Memory
ROM:40018DEE 010 61 6A			     LDR	     R1, [R4,#0x24]			   ; Load from Memory
ROM:40018DF0 010 42 18			     ADDS	     R2, R0, R1				   ; Rd	= Op1 +	Op2
ROM:40018DF2 010 00 EB 41 00		     ADD.W	     R0, R0, R1,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40018DF6 010 C4 F8 48 24		     STR.W	     R2, [R4,#0x448]			   ; Store to Memory
ROM:40018DFA 010 C4 F8 4C 04		     STR.W	     R0, [R4,#0x44C]			   ; Store to Memory
ROM:40018DFE 010 03 22			     MOVS	     R2, #3				   ; Rd	= Op2
ROM:40018E00 010 E1 6A			     LDR	     R1, [R4,#0x2C]			   ; Load from Memory
ROM:40018E02 010 99 42			     CMP	     R1, R3				   ; Set cond. codes on	Op1 - Op2
ROM:40018E04 010 02 D2			     BCS	     loc_40018E0C			   ; Branch
ROM:40018E04
ROM:40018E06 010 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40018E08 010 A1 61			     STR	     R1, [R4,#0x18]			   ; Store to Memory
ROM:40018E0A 010 05 E0			     B		     loc_40018E18			   ; Branch
ROM:40018E0A
ROM:40018E0C		     ; ---------------------------------------------------------------------------
ROM:40018E0C
ROM:40018E0C		     loc_40018E0C							   ; CODE XREF:	parse_mbr_table+CAj
ROM:40018E0C 010 4F F6 F5 76		     MOVW	     R6, #0xFFF5			   ; Rd	= Op2
ROM:40018E10 010 01 23			     MOVS	     R3, #1				   ; Rd	= Op2
ROM:40018E12 010 B1 42			     CMP	     R1, R6				   ; Set cond. codes on	Op1 - Op2
ROM:40018E14 010 0A D2			     BCS	     loc_40018E2C			   ; Branch
ROM:40018E14
ROM:40018E16 010 A3 61			     STR	     R3, [R4,#0x18]			   ; Store to Memory
ROM:40018E16
ROM:40018E18
ROM:40018E18		     loc_40018E18							   ; CODE XREF:	parse_mbr_table+D0j
ROM:40018E18 010 A2 62			     STR	     R2, [R4,#0x28]			   ; Store to Memory
ROM:40018E1A 010 61 6B			     LDR	     R1, [R4,#0x34]			   ; Load from Memory
ROM:40018E1C 010 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:40018E1E 010 E1 69			     LDR	     R1, [R4,#0x1C]			   ; Load from Memory
ROM:40018E20 010 49 42			     NEGS	     R1, R1				   ; Negate
ROM:40018E22 010 00 EB 41 00		     ADD.W	     R0, R0, R1,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40018E26 010 C4 F8 50 04		     STR.W	     R0, [R4,#0x450]			   ; Store to Memory
ROM:40018E2A 010 1A E0			     B		     return_0				   ; Branch
ROM:40018E2A
ROM:40018E2C		     ; ---------------------------------------------------------------------------
ROM:40018E2C
ROM:40018E2C		     loc_40018E2C							   ; CODE XREF:	parse_mbr_table+DAj
ROM:40018E2C 010 02 21			     MOVS	     R1, #2				   ; Rd	= Op2
ROM:40018E2E 010 A1 61			     STR	     R1, [R4,#0x18]			   ; Store to Memory
ROM:40018E30 010 95 F8 29 10		     LDRB.W	     R1, [R5,#0x29]			   ; Load from Memory
ROM:40018E34 010 95 F8 28 60		     LDRB.W	     R6, [R5,#0x28]			   ; Load from Memory
ROM:40018E38 010 46 EA 01 21		     ORR.W	     R1, R6, R1,LSL#8			   ; Rd	= Op1 |	Op2
ROM:40018E3C 010 0E 06			     LSLS	     R6, R1, #0x18			   ; Logical Shift Left
ROM:40018E3E 010 01 D5			     BPL	     loc_40018E44			   ; Branch
ROM:40018E3E
ROM:40018E40 010 A2 62			     STR	     R2, [R4,#0x28]			   ; Store to Memory
ROM:40018E42 010 03 E0			     B		     loc_40018E4C			   ; Branch
ROM:40018E42
ROM:40018E44		     ; ---------------------------------------------------------------------------
ROM:40018E44
ROM:40018E44		     loc_40018E44							   ; CODE XREF:	parse_mbr_table+104j
ROM:40018E44 010 01 F0 0F 01		     AND.W	     R1, R1, #0xF			   ; Rd	= Op1 &	Op2
ROM:40018E48 010 8B 40			     LSLS	     R3, R1				   ; Logical Shift Left
ROM:40018E4A 010 A3 62			     STR	     R3, [R4,#0x28]			   ; Store to Memory
ROM:40018E4A
ROM:40018E4C
ROM:40018E4C		     loc_40018E4C							   ; CODE XREF:	parse_mbr_table+108j
ROM:40018E4C 010 E1 69			     LDR	     R1, [R4,#0x1C]			   ; Load from Memory
ROM:40018E4E 010 49 42			     NEGS	     R1, R1				   ; Negate
ROM:40018E50 010 00 EB 41 00		     ADD.W	     R0, R0, R1,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40018E54 010 C4 F8 50 04		     STR.W	     R0, [R4,#0x450]			   ; Store to Memory
ROM:40018E58 010 05 F1 2C 00		     ADD.W	     R0, R5, #0x2C			   ; Rd	= Op1 +	Op2
ROM:40018E5C 010 FB F7 10 EF		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40018E5C 010
ROM:40018E60 010 20 63			     STR	     R0, [R4,#0x30]			   ; Store to Memory
ROM:40018E60
ROM:40018E62
ROM:40018E62		     return_0								   ; CODE XREF:	parse_mbr_table+F0j
ROM:40018E62 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018E64 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40018E64
ROM:40018E64		     ; End of function parse_mbr_table
ROM:40018E64
ROM:40018E66
ROM:40018E66		     ; =============== S U B R O U T I N E =======================================
ROM:40018E66
ROM:40018E66
ROM:40018E66		     sub_40018E66							   ; CODE XREF:	sub_40016376+56p
ROM:40018E66 000 2D E9 F0 41		     PUSH.W	     {R4-R8,LR}				   ; Push registers
ROM:40018E6A 018 00 27			     MOVS	     R7, #0				   ; Rd	= Op2
ROM:40018E6C 018 0D 46			     MOV	     R5, R1				   ; Rd	= Op2
ROM:40018E6E 018 00 F5 DF 74		     ADD.W	     R4, R0, #0x1BE			   ; Rd	= Op1 +	Op2
ROM:40018E72 018 3E 46			     MOV	     R6, R7				   ; Rd	= Op2
ROM:40018E72
ROM:40018E74
ROM:40018E74		     loc_40018E74							   ; CODE XREF:	sub_40018E66+5Aj
ROM:40018E74 018 20 79			     LDRB	     R0, [R4,#4]			   ; Load from Memory
ROM:40018E76 018 10 28			     CMP	     R0, #0x10				   ; switch 16 cases
ROM:40018E78 018 1F D2			     BCS	     def_40018E7A			   ; default
ROM:40018E78											   ; jumptable 00018E7A	cases 0,2,3,5,7-10,13
ROM:40018E78
ROM:40018E7A 018 DF E8 00 F0		     TBB.W	     [PC,R0]				   ; switch jump
ROM:40018E7A 018
ROM:40018E7A		     ; ---------------------------------------------------------------------------
ROM:40018E7E 018 1E	     jpt_40018E7A    DCB 0x1E						   ; jump table	for switch statement
ROM:40018E7F 018 08			     DCB 8
ROM:40018E80 018 1E			     DCB 0x1E
ROM:40018E81 018 1E			     DCB 0x1E
ROM:40018E82 018 08			     DCB 8
ROM:40018E83 018 1E			     DCB 0x1E
ROM:40018E84 018 08			     DCB 8
ROM:40018E85 018 1E			     DCB 0x1E
ROM:40018E86 018 1E			     DCB 0x1E
ROM:40018E87 018 1E			     DCB 0x1E
ROM:40018E88 018 1E			     DCB 0x1E
ROM:40018E89 018 08			     DCB 8
ROM:40018E8A 018 08			     DCB 8
ROM:40018E8B 018 1E			     DCB 0x1E
ROM:40018E8C 018 08			     DCB 8
ROM:40018E8D 018 08			     DCB 8
ROM:40018E8E		     ; ---------------------------------------------------------------------------
ROM:40018E8E
ROM:40018E8E		     loc_40018E8E							   ; CODE XREF:	sub_40018E66+14j
ROM:40018E8E 018 20 78			     LDRB	     R0, [R4]				   ; jumptable 00018E7A	cases 1,4,6,11,12,14,15
ROM:40018E8E											   ; jumptable 40018E7A	cases 1,4,6,11,12,14,15
ROM:40018E90 018 80 28			     CMP	     R0, #0x80 ; 'Ä'			   ; Set cond. codes on	Op1 - Op2
ROM:40018E92 018 12 D1			     BNE	     def_40018E7A			   ; default
ROM:40018E92											   ; jumptable 00018E7A	cases 0,2,3,5,7-10,13
ROM:40018E92
ROM:40018E94 018 01 2F			     CMP	     R7, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40018E96 018 15 D0			     BEQ	     return_1				   ; Branch
ROM:40018E96
ROM:40018E98 018 20 89			     LDRH	     R0, [R4,#8]			   ; Load from Memory
ROM:40018E9A 018 01 27			     MOVS	     R7, #1				   ; Rd	= Op2
ROM:40018E9C 018 28 81			     STRH	     R0, [R5,#8]			   ; Store to Memory
ROM:40018E9E 018 04 F1 08 00		     ADD.W	     R0, R4, #8				   ; Rd	= Op1 +	Op2
ROM:40018EA2 018 FB F7 EE EE		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40018EA2 018
ROM:40018EA6 018 00 0C			     LSRS	     R0, R0, #0x10			   ; Logical Shift Right
ROM:40018EA8 018 68 81			     STRH	     R0, [R5,#0xA]			   ; Store to Memory
ROM:40018EAA 018 A0 89			     LDRH	     R0, [R4,#0xC]			   ; Load from Memory
ROM:40018EAC 018 A8 81			     STRH	     R0, [R5,#0xC]			   ; Store to Memory
ROM:40018EAE 018 04 F1 0C 00		     ADD.W	     R0, R4, #0xC			   ; Rd	= Op1 +	Op2
ROM:40018EB2 018 FB F7 E6 EE		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40018EB2 018
ROM:40018EB6 018 00 0C			     LSRS	     R0, R0, #0x10			   ; Logical Shift Right
ROM:40018EB8 018 E8 81			     STRH	     R0, [R5,#0xE]			   ; Store to Memory
ROM:40018EB8
ROM:40018EBA
ROM:40018EBA		     def_40018E7A							   ; CODE XREF:	sub_40018E66+12j
ROM:40018EBA											   ; sub_40018E66+14j ...
ROM:40018EBA 018 76 1C			     ADDS	     R6, R6, #1				   ; default
ROM:40018EBA											   ; jumptable 00018E7A	cases 0,2,3,5,7-10,13
ROM:40018EBC 018 10 34			     ADDS	     R4, #0x10				   ; Rd	= Op1 +	Op2
ROM:40018EBE 018 04 2E			     CMP	     R6, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40018EC0 018 D8 DB			     BLT	     loc_40018E74			   ; Branch
ROM:40018EC0
ROM:40018EC2 018 17 B9			     CBNZ	     R7, return_0			   ; Compare and Branch	on Non-Zero
ROM:40018EC2
ROM:40018EC4
ROM:40018EC4		     return_1								   ; CODE XREF:	sub_40018E66+30j
ROM:40018EC4 018 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018EC4
ROM:40018EC6
ROM:40018EC6		     return								   ; CODE XREF:	sub_40018E66+66j
ROM:40018EC6 018 BD E8 F0 81		     POP.W	     {R4-R8,PC}				   ; Pop registers
ROM:40018EC6 018
ROM:40018ECA		     ; ---------------------------------------------------------------------------
ROM:40018ECA
ROM:40018ECA		     return_0								   ; CODE XREF:	sub_40018E66+5Cj
ROM:40018ECA 018 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018ECC 018 FB E7			     B		     return				   ; Branch
ROM:40018ECC
ROM:40018ECC		     ; End of function sub_40018E66
ROM:40018ECC
ROM:40018ECE
ROM:40018ECE		     ; =============== S U B R O U T I N E =======================================
ROM:40018ECE
ROM:40018ECE
ROM:40018ECE		     parse_partition_table						   ; CODE XREF:	sub_40016376+4Cp
ROM:40018ECE 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40018ED0 010 0E 46			     MOV	     R6, R1				   ; Rd	= Op2
ROM:40018ED2 010 B0 F8 FE 11		     LDRH.W	     R1, [R0,#0x1FE]			   ; Load from Memory
ROM:40018ED6 010 A1 F5 2A 42		     SUB.W	     R2, R1, #0xAA00			   ; Rd	= Op1 -	Op2
ROM:40018EDA 010 55 3A			     SUBS	     R2, #0x55 ; 'U'			   ; Rd	= Op1 -	Op2
ROM:40018EDC 010 0D D1			     BNE	     return_1				   ; Branch
ROM:40018EDC
ROM:40018EDE 010 00 25			     MOVS	     R5, #0				   ; Rd	= Op2
ROM:40018EE0 010 00 F5 DF 74		     ADD.W	     R4, R0, #0x1BE			   ; Rd	= Op1 +	Op2
ROM:40018EE0 010
ROM:40018EE4
ROM:40018EE4		     loc_40018EE4							   ; CODE XREF:	parse_partition_table+36j
ROM:40018EE4 010 20 79			     LDRB	     R0, [R4,#4]			   ; Load from Memory
ROM:40018EE6 010 18 B9			     CBNZ	     R0, loc_40018EF0			   ; Compare and Branch	on Non-Zero
ROM:40018EE6
ROM:40018EE8 010 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40018EEA 010 00 F0 73 F8		     BL		     parse_partition_table_check_empty	   ; Branch with Link
ROM:40018EEA 010
ROM:40018EEE 010 03 E0			     B		     loc_40018EF8			   ; Branch
ROM:40018EEE
ROM:40018EF0		     ; ---------------------------------------------------------------------------
ROM:40018EF0
ROM:40018EF0		     loc_40018EF0							   ; CODE XREF:	parse_partition_table+18j
ROM:40018EF0 010 31 46			     MOV	     R1, R6				   ; Rd	= Op2
ROM:40018EF2 010 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40018EF4 010 00 F0 78 F8		     BL		     sub_40018FE8			   ; Branch with Link
ROM:40018EF4 010
ROM:40018EF8
ROM:40018EF8		     loc_40018EF8							   ; CODE XREF:	parse_partition_table+20j
ROM:40018EF8 010 08 B1			     CBZ	     R0, loc_40018EFE			   ; Compare and Branch	on Zero
ROM:40018EF8
ROM:40018EFA
ROM:40018EFA		     return_1								   ; CODE XREF:	parse_partition_table+Ej
ROM:40018EFA 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018EFC 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40018EFC
ROM:40018EFE		     ; ---------------------------------------------------------------------------
ROM:40018EFE
ROM:40018EFE		     loc_40018EFE							   ; CODE XREF:	parse_partition_table:loc_40018EF8j
ROM:40018EFE 010 6D 1C			     ADDS	     R5, R5, #1				   ; Rd	= Op1 +	Op2
ROM:40018F00 010 10 34			     ADDS	     R4, #0x10				   ; Rd	= Op1 +	Op2
ROM:40018F02 010 04 2D			     CMP	     R5, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40018F04 010 EE D3			     BCC	     loc_40018EE4			   ; Branch
ROM:40018F04
ROM:40018F06 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018F08 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40018F08
ROM:40018F08		     ; End of function parse_partition_table
ROM:40018F08
ROM:40018F0A
ROM:40018F0A		     ; =============== S U B R O U T I N E =======================================
ROM:40018F0A
ROM:40018F0A
ROM:40018F0A		     sub_40018F0A							   ; CODE XREF:	sub_40018C58+1Cp
ROM:40018F0A
ROM:40018F0A		     var_20	     = -0x20
ROM:40018F0A
ROM:40018F0A 000 FE B5			     PUSH	     {R1-R7,LR}				   ; Push registers
ROM:40018F0C 020 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:40018F0E 020 80 69			     LDR	     R0, [R0,#0x18]			   ; Load from Memory
ROM:40018F10 020 0E 46			     MOV	     R6, R1				   ; Rd	= Op2
ROM:40018F12 020 30 B3			     CBZ	     R0, loc_40018F62			   ; Compare and Branch	on Zero
ROM:40018F12
ROM:40018F14 020 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40018F16 020 24 D0			     BEQ	     loc_40018F62			   ; Branch
ROM:40018F16
ROM:40018F18 020 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40018F1A 020 20 D1			     BNE	     return_1				   ; Branch
ROM:40018F1A
ROM:40018F1C 020 A1 6B			     LDR	     R1, [R4,#0x38]			   ; Load from Memory
ROM:40018F1E 020 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40018F20 020 FF F7 82 FE		     BL		     sub_40018C28			   ; Branch with Link
ROM:40018F20 020
ROM:40018F24 020 D8 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40018F24
ROM:40018F26 020 A2 6B			     LDR	     R2, [R4,#0x38]			   ; Load from Memory
ROM:40018F28 020 E1 69			     LDR	     R1, [R4,#0x1C]			   ; Load from Memory
ROM:40018F2A 020 D4 F8 50 04		     LDR.W	     R0, [R4,#0x450]			   ; Load from Memory
ROM:40018F2E 020 02 FB 01 05		     MLA.W	     R5, R2, R1, R0			   ; Multiply-Accumulate
ROM:40018F32 020 D4 F8 40 04		     LDR.W	     R0, [R4,#0x440]			   ; Load from Memory
ROM:40018F36 020 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40018F38 020 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40018F3A 020 05 D1			     BNE	     loc_40018F48			   ; Branch
ROM:40018F3A
ROM:40018F3C 020 04 F1 38 01		     ADD.W	     R1, R4, #0x38			   ; Rd	= Op1 +	Op2
ROM:40018F40 020 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40018F42 020 FF F7 C0 FD		     BL		     sub_40018AC6			   ; Branch with Link
ROM:40018F42 020
ROM:40018F46 020 50 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40018F46
ROM:40018F48
ROM:40018F48		     loc_40018F48							   ; CODE XREF:	sub_40018F0A+30j
ROM:40018F48											   ; sub_40018F0A+6Aj
ROM:40018F48 020 C4 F8 40 04		     STR.W	     R0, [R4,#0x440]			   ; Store to Memory
ROM:40018F4C 020 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018F4E 020 CD E9 01 06		     STRD.W	     R0, R6, [SP,#4]			   ; Store pair	of registers
ROM:40018F52 020 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:40018F54 020 00 95			     STR	     R5, [SP,#0x20+var_20]		   ; Store to Memory
ROM:40018F56 020 05 CC			     LDMIA	     R4!, {R0,R2}			   ; Load Block	from Memory
ROM:40018F58 020 90 47			     BLX	     R2					   ; Branch with Link and Exchange (register indirect)
ROM:40018F58
ROM:40018F5A 020 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40018F5C 020 00 D0			     BEQ	     return				   ; Branch
ROM:40018F5C
ROM:40018F5E
ROM:40018F5E		     return_1								   ; CODE XREF:	sub_40018F0A+10j
ROM:40018F5E											   ; sub_40018F0A+1Aj ...
ROM:40018F5E 020 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018F5E
ROM:40018F60
ROM:40018F60		     return								   ; CODE XREF:	sub_40018F0A+52j
ROM:40018F60 020 FE BD			     POP	     {R1-R7,PC}				   ; Pop registers
ROM:40018F60
ROM:40018F62		     ; ---------------------------------------------------------------------------
ROM:40018F62
ROM:40018F62		     loc_40018F62							   ; CODE XREF:	sub_40018F0A+8j
ROM:40018F62											   ; sub_40018F0A+Cj
ROM:40018F62 020 61 6B			     LDR	     R1, [R4,#0x34]			   ; Load from Memory
ROM:40018F64 020 D4 F8 40 04		     LDR.W	     R0, [R4,#0x440]			   ; Load from Memory
ROM:40018F68 020 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40018F6A 020 F8 D2			     BCS	     return_1				   ; Branch
ROM:40018F6A
ROM:40018F6C 020 D4 F8 4C 14		     LDR.W	     R1, [R4,#0x44C]			   ; Load from Memory
ROM:40018F70 020 0D 18			     ADDS	     R5, R1, R0				   ; Rd	= Op1 +	Op2
ROM:40018F72 020 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40018F74 020 E8 E7			     B		     loc_40018F48			   ; Branch
ROM:40018F74
ROM:40018F74		     ; End of function sub_40018F0A
ROM:40018F74
ROM:40018F76
ROM:40018F76		     ; =============== S U B R O U T I N E =======================================
ROM:40018F76
ROM:40018F76
ROM:40018F76		     sub_40018F76							   ; CODE XREF:	sub_40018C58+12p
ROM:40018F76 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40018F78 008 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:40018F7A 008 81 69			     LDR	     R1, [R0,#0x18]			   ; Load from Memory
ROM:40018F7C 008 69 B1			     CBZ	     R1, loc_40018F9A			   ; Compare and Branch	on Zero
ROM:40018F7C
ROM:40018F7E 008 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40018F80 008 0B D0			     BEQ	     loc_40018F9A			   ; Branch
ROM:40018F80
ROM:40018F82 008 02 29			     CMP	     R1, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40018F84 008 07 D1			     BNE	     return_1				   ; Branch
ROM:40018F84
ROM:40018F86 008 C0 F8 40 24		     STR.W	     R2, [R0,#0x440]			   ; Store to Memory
ROM:40018F8A 008 02 6B			     LDR	     R2, [R0,#0x30]			   ; Load from Memory
ROM:40018F8C 008 00 F1 38 01		     ADD.W	     R1, R0, #0x38			   ; Rd	= Op1 +	Op2
ROM:40018F90 008 FF F7 30 FE		     BL		     sub_40018BF4			   ; Branch with Link
ROM:40018F90 008
ROM:40018F94 008 18 B1			     CBZ	     R0, return_0			   ; Compare and Branch	on Zero
ROM:40018F94
ROM:40018F96
ROM:40018F96		     return_1								   ; CODE XREF:	sub_40018F76+Ej
ROM:40018F96 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018F98 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40018F98
ROM:40018F9A		     ; ---------------------------------------------------------------------------
ROM:40018F9A
ROM:40018F9A		     loc_40018F9A							   ; CODE XREF:	sub_40018F76+6j
ROM:40018F9A											   ; sub_40018F76+Aj
ROM:40018F9A 008 C0 F8 40 24		     STR.W	     R2, [R0,#0x440]			   ; Store to Memory
ROM:40018F9A 008
ROM:40018F9E
ROM:40018F9E		     return_0								   ; CODE XREF:	sub_40018F76+1Ej
ROM:40018F9E 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018FA0 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40018FA0
ROM:40018FA0		     ; End of function sub_40018F76
ROM:40018FA0
ROM:40018FA0		     ; ---------------------------------------------------------------------------
ROM:40018FA2 00	00			     DCW 0
ROM:40018FA4
ROM:40018FA4		     ; =============== S U B R O U T I N E =======================================
ROM:40018FA4
ROM:40018FA4
ROM:40018FA4		     sub_40018FA4							   ; CODE XREF:	sub_40018AC6+102p
ROM:40018FA4 000 80 69			     LDR	     R0, [R0,#0x18]			   ; Load from Memory
ROM:40018FA6 000 48 B1			     CBZ	     R0, loc_40018FBC			   ; Compare and Branch	on Zero
ROM:40018FA6
ROM:40018FA8 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40018FAA 000 0A D0			     BEQ	     loc_40018FC2			   ; Branch
ROM:40018FAA
ROM:40018FAC 000 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40018FAE 000 0D D1			     BNE	     return_0				   ; Branch
ROM:40018FAE
ROM:40018FB0 000 07 48			     LDR	     R0, =0xF0000010			   ; Load from Memory
ROM:40018FB2 000 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:40018FB4 000 07 28			     CMP	     R0, #7				   ; Set cond. codes on	Op1 - Op2
ROM:40018FB6 000 09 D8			     BHI	     return_0				   ; Branch
ROM:40018FB6
ROM:40018FB8
ROM:40018FB8		     return_1								   ; CODE XREF:	sub_40018FA4+26j
ROM:40018FB8 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018FBA 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40018FBA
ROM:40018FBC		     ; ---------------------------------------------------------------------------
ROM:40018FBC
ROM:40018FBC		     loc_40018FBC							   ; CODE XREF:	sub_40018FA4+2j
ROM:40018FBC 000 A1 F5 7F 61		     SUB.W	     R1, R1, #0xFF0			   ; Rd	= Op1 -	Op2
ROM:40018FC0 000 02 E0			     B		     loc_40018FC8			   ; Branch
ROM:40018FC0
ROM:40018FC2		     ; ---------------------------------------------------------------------------
ROM:40018FC2
ROM:40018FC2		     loc_40018FC2							   ; CODE XREF:	sub_40018FA4+6j
ROM:40018FC2 000 A1 F5 7F 41		     SUB.W	     R1, R1, #0xFF00			   ; Rd	= Op1 -	Op2
ROM:40018FC6 000 F0 39			     SUBS	     R1, #0xF0 ; ''			   ; Rd	= Op1 -	Op2
ROM:40018FC6
ROM:40018FC8
ROM:40018FC8		     loc_40018FC8							   ; CODE XREF:	sub_40018FA4+1Cj
ROM:40018FC8 000 07 29			     CMP	     R1, #7				   ; Set cond. codes on	Op1 - Op2
ROM:40018FCA 000 F5 D9			     BLS	     return_1				   ; Branch
ROM:40018FCA
ROM:40018FCC
ROM:40018FCC		     return_0								   ; CODE XREF:	sub_40018FA4+Aj
ROM:40018FCC											   ; sub_40018FA4+12j
ROM:40018FCC 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018FCE 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40018FCE
ROM:40018FCE		     ; End of function sub_40018FA4
ROM:40018FCE
ROM:40018FCE		     ; ---------------------------------------------------------------------------
ROM:40018FD0 10	00 00 F0     dword_40018FD0  DCD 0xF0000010					   ; DATA XREF:	sub_40018FA4+Cr
ROM:40018FD4
ROM:40018FD4		     ; =============== S U B R O U T I N E =======================================
ROM:40018FD4
ROM:40018FD4
ROM:40018FD4		     parse_partition_table_check_empty					   ; CODE XREF:	parse_partition_table+1Cp
ROM:40018FD4 000 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40018FD4
ROM:40018FD6
ROM:40018FD6		     loc_40018FD6							   ; CODE XREF:	parse_partition_table_check_empty+Ej
ROM:40018FD6 000 42 5C			     LDRB	     R2, [R0,R1]			   ; Load from Memory
ROM:40018FD8 000 0A B1			     CBZ	     R2, loc_40018FDE			   ; Compare and Branch	on Zero
ROM:40018FD8
ROM:40018FDA 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40018FDC 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40018FDC
ROM:40018FDE		     ; ---------------------------------------------------------------------------
ROM:40018FDE
ROM:40018FDE		     loc_40018FDE							   ; CODE XREF:	parse_partition_table_check_empty+4j
ROM:40018FDE 000 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:40018FE0 000 10 29			     CMP	     R1, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:40018FE2 000 F8 D3			     BCC	     loc_40018FD6			   ; Branch
ROM:40018FE2
ROM:40018FE4 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40018FE6 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40018FE6
ROM:40018FE6		     ; End of function parse_partition_table_check_empty
ROM:40018FE6
ROM:40018FE8
ROM:40018FE8		     ; =============== S U B R O U T I N E =======================================
ROM:40018FE8
ROM:40018FE8
ROM:40018FE8		     sub_40018FE8							   ; CODE XREF:	parse_partition_table+26p
ROM:40018FE8
ROM:40018FE8		     var_220	     = -0x220
ROM:40018FE8		     var_214	     = -0x214
ROM:40018FE8
ROM:40018FE8 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:40018FEA 014 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:40018FEC 014 AD F5 03 7D		     SUB.W	     SP, SP, #0x20C			   ; Rd	= Op1 -	Op2
ROM:40018FF0 220 0C 46			     MOV	     R4, R1				   ; Rd	= Op2
ROM:40018FF2 220 00 F0 21 F8		     BL		     sub_40019038			   ; Branch with Link
ROM:40018FF2 220
ROM:40018FF6 220 D8 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40018FF6
ROM:40018FF8 220 05 F1 08 00		     ADD.W	     R0, R5, #8				   ; Rd	= Op1 +	Op2
ROM:40018FFC 220 FB F7 40 EE		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40018FFC 220
ROM:40019000 220 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40019002 220 05 F1 0C 00		     ADD.W	     R0, R5, #0xC			   ; Rd	= Op1 +	Op2
ROM:40019006 220 FB F7 3C EE		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40019006 220
ROM:4001900A 220 35 18			     ADDS	     R5, R6, R0				   ; Rd	= Op1 +	Op2
ROM:4001900C 220 6D 1E			     SUBS	     R5, R5, #1				   ; Rd	= Op1 -	Op2
ROM:4001900E 220 03 AF			     ADD	     R7, SP, #0x220+var_214		   ; Rd	= Op1 +	Op2
ROM:40019010 220 00 96			     STR	     R6, [SP,#0x220+var_220]		   ; Store to Memory
ROM:40019012 220 01 26			     MOVS	     R6, #1				   ; Rd	= Op2
ROM:40019014 220 CD E9 01 67		     STRD.W	     R6, R7, [SP,#4]			   ; Store pair	of registers
ROM:40019018 220 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:4001901A 220 D4 E9 00 02		     LDRD.W	     R0, R2, [R4]			   ; Load pair of registers
ROM:4001901E 220 90 47			     BLX	     R2					   ; Branch with Link and Exchange (register indirect)
ROM:4001901E
ROM:40019020 220 30 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40019020
ROM:40019022 220 8D E8 E0 00		     STMEA.W	     SP, {R5-R7}			   ; Store Block to Memory
ROM:40019026 220 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:40019028 220 05 CC			     LDMIA	     R4!, {R0,R2}			   ; Load Block	from Memory
ROM:4001902A 220 90 47			     BLX	     R2					   ; Branch with Link and Exchange (register indirect)
ROM:4001902A
ROM:4001902C 220 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001902E 220 00 D0			     BEQ	     return				   ; Branch
ROM:4001902E
ROM:40019030
ROM:40019030		     return_1								   ; CODE XREF:	sub_40018FE8+Ej
ROM:40019030											   ; sub_40018FE8+38j
ROM:40019030 220 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019030
ROM:40019032
ROM:40019032		     return								   ; CODE XREF:	sub_40018FE8+46j
ROM:40019032 220 0D F5 03 7D		     ADD.W	     SP, SP, #0x20C			   ; Rd	= Op1 +	Op2
ROM:40019036 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:40019036
ROM:40019036		     ; End of function sub_40018FE8
ROM:40019036
ROM:40019038
ROM:40019038		     ; =============== S U B R O U T I N E =======================================
ROM:40019038
ROM:40019038
ROM:40019038		     sub_40019038							   ; CODE XREF:	sub_40018FE8+Ap
ROM:40019038 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:4001903A 010 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:4001903C 010 08 30			     ADDS	     R0, #8				   ; Rd	= Op1 +	Op2
ROM:4001903E 010 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40019040 010 FB F7 1E EE		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:40019040 010
ROM:40019044 010 08 B1			     CBZ	     R0, loc_4001904A			   ; Compare and Branch	on Zero
ROM:40019044
ROM:40019046
ROM:40019046		     return_0								   ; CODE XREF:	sub_40019038+6Cj
ROM:40019046 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019048 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40019048
ROM:4001904A		     ; ---------------------------------------------------------------------------
ROM:4001904A
ROM:4001904A		     loc_4001904A							   ; CODE XREF:	sub_40019038+Cj
ROM:4001904A 010 60 88			     LDRH	     R0, [R4,#2]			   ; Load from Memory
ROM:4001904C 010 00 F0 3F 03		     AND.W	     R3, R0, #0x3F			   ; Rd	= Op1 &	Op2
ROM:40019050 010 C0 F3 81 11		     UBFX.W	     R1, R0, #6, #2			   ; Unsigned Bit Field	Extract
ROM:40019054 010 41 EA 10 22		     ORR.W	     R2, R1, R0,LSR#8			   ; Rd	= Op1 |	Op2
ROM:40019058 010 E0 88			     LDRH	     R0, [R4,#6]			   ; Load from Memory
ROM:4001905A 010 00 F0 3F 01		     AND.W	     R1, R0, #0x3F			   ; Rd	= Op1 &	Op2
ROM:4001905E 010 C0 F3 81 15		     UBFX.W	     R5, R0, #6, #2			   ; Unsigned Bit Field	Extract
ROM:40019062 010 45 EA 10 25		     ORR.W	     R5, R5, R0,LSR#8			   ; Rd	= Op1 |	Op2
ROM:40019066 010 C2 EB 02 20		     RSB.W	     R0, R2, R2,LSL#8			   ; Rd	= Op2 -	Op1
ROM:4001906A 010 62 78			     LDRB	     R2, [R4,#1]			   ; Load from Memory
ROM:4001906C 010 10 44			     ADD	     R0, R2				   ; Rd	= Op1 +	Op2
ROM:4001906E 010 C0 EB 80 10		     RSB.W	     R0, R0, R0,LSL#6			   ; Rd	= Op2 -	Op1
ROM:40019072 010 18 44			     ADD	     R0, R3				   ; Rd	= Op1 +	Op2
ROM:40019074 010 40 1E			     SUBS	     R0, R0, #1				   ; Rd	= Op1 -	Op2
ROM:40019076 010 20 81			     STRH	     R0, [R4,#8]			   ; Store to Memory
ROM:40019078 010 00 0C			     LSRS	     R0, R0, #0x10			   ; Logical Shift Right
ROM:4001907A 010 60 81			     STRH	     R0, [R4,#0xA]			   ; Store to Memory
ROM:4001907C 010 C5 EB 05 20		     RSB.W	     R0, R5, R5,LSL#8			   ; Rd	= Op2 -	Op1
ROM:40019080 010 62 79			     LDRB	     R2, [R4,#5]			   ; Load from Memory
ROM:40019082 010 10 44			     ADD	     R0, R2				   ; Rd	= Op1 +	Op2
ROM:40019084 010 C0 EB 80 10		     RSB.W	     R0, R0, R0,LSL#6			   ; Rd	= Op2 -	Op1
ROM:40019088 010 45 18			     ADDS	     R5, R0, R1				   ; Rd	= Op1 +	Op2
ROM:4001908A 010 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:4001908C 010 6D 1E			     SUBS	     R5, R5, #1				   ; Rd	= Op1 -	Op2
ROM:4001908E 010 FB F7 F8 ED		     BLX	     standard_uread4			   ; Branch with Link and Exchange (immediate address)
ROM:4001908E 010
ROM:40019092 010 A8 42			     CMP	     R0, R5				   ; Set cond. codes on	Op1 - Op2
ROM:40019094 010 01 D9			     BLS	     loc_4001909A			   ; Branch
ROM:40019094
ROM:40019096 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019098 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40019098
ROM:4001909A		     ; ---------------------------------------------------------------------------
ROM:4001909A
ROM:4001909A		     loc_4001909A							   ; CODE XREF:	sub_40019038+5Cj
ROM:4001909A 010 28 1A			     SUBS	     R0, R5, R0				   ; Rd	= Op1 -	Op2
ROM:4001909C 010 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:4001909E 010 A0 81			     STRH	     R0, [R4,#0xC]			   ; Store to Memory
ROM:400190A0 010 00 0C			     LSRS	     R0, R0, #0x10			   ; Logical Shift Right
ROM:400190A2 010 E0 81			     STRH	     R0, [R4,#0xE]			   ; Store to Memory
ROM:400190A4 010 CF E7			     B		     return_0				   ; Branch
ROM:400190A4
ROM:400190A4		     ; End of function sub_40019038
ROM:400190A4
ROM:400190A4		     ; ---------------------------------------------------------------------------
ROM:400190A6 00	00			     DCW 0
ROM:400190A8
ROM:400190A8		     ; =============== S U B R O U T I N E =======================================
ROM:400190A8
ROM:400190A8
ROM:400190A8		     i2c_irq_handler
ROM:400190A8 000 3F 4B			     LDR	     R3, =(dword_4001B0D0 - 0x40000000)	   ; Load from Memory
ROM:400190AA 000 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:400190AC 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:400190AE 010 01 22			     MOVS	     R2, #1				   ; Rd	= Op2
ROM:400190AE
ROM:400190B0
ROM:400190B0		     loc_400190B0							   ; CODE XREF:	i2c_irq_handler+1Aj
ROM:400190B0 010 03 EB 82 04		     ADD.W	     R4, R3, R2,LSL#2			   ; Rd	= Op1 +	Op2
ROM:400190B4 010 54 F8 04 4C		     LDR.W	     R4, [R4,#-4]			   ; Load from Memory
ROM:400190B8 010 84 42			     CMP	     R4, R0				   ; Set cond. codes on	Op1 - Op2
ROM:400190BA 010 00 D1			     BNE	     loc_400190BE			   ; Branch
ROM:400190BA
ROM:400190BC 010 11 46			     MOV	     R1, R2				   ; Rd	= Op2
ROM:400190BC
ROM:400190BE
ROM:400190BE		     loc_400190BE							   ; CODE XREF:	i2c_irq_handler+12j
ROM:400190BE 010 52 1C			     ADDS	     R2, R2, #1				   ; Rd	= Op1 +	Op2
ROM:400190C0 010 03 2A			     CMP	     R2, #3				   ; Set cond. codes on	Op1 - Op2
ROM:400190C2 010 F5 D9			     BLS	     loc_400190B0			   ; Branch
ROM:400190C2
ROM:400190C4 010 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400190C6 010 6D D0			     BEQ	     return				   ; Branch
ROM:400190C6
ROM:400190C8 010 39 48			     LDR	     R0, =dword_4020FCB0		   ; Load from Memory
ROM:400190CA 010 38 4D			     LDR	     R5, =dword_4020FD28		   ; Load from Memory
ROM:400190CC 010 00 EB 81 00		     ADD.W	     R0, R0, R1,LSL#2			   ; Rd	= Op1 +	Op2
ROM:400190D0 010 62 E0			     B		     loc_40019198			   ; Branch
ROM:400190D0
ROM:400190D2		     ; ---------------------------------------------------------------------------
ROM:400190D2
ROM:400190D2		     loc_400190D2							   ; CODE XREF:	i2c_irq_handler+FAj
ROM:400190D2 010 1A 89			     LDRH	     R2, [R3,#8]			   ; Load from Memory
ROM:400190D4 010 D4 07			     LSLS	     R4, R2, #0x1F			   ; Logical Shift Left
ROM:400190D6 010 0B D0			     BEQ	     loc_400190F0			   ; Branch
ROM:400190D6
ROM:400190D8 010 05 EB 01 14		     ADD.W	     R4, R5, R1,LSL#4			   ; Rd	= Op1 +	Op2
ROM:400190DC 010 14 F8 10 6D		     LDRB.W	     R6, [R4,#-0x10]!			   ; Load from Memory
ROM:400190E0 010 76 1C			     ADDS	     R6, R6, #1				   ; Rd	= Op1 +	Op2
ROM:400190E2 010 26 70			     STRB	     R6, [R4]				   ; Store to Memory
ROM:400190E4 010 03 26			     MOVS	     R6, #3				   ; Rd	= Op2
ROM:400190E6 010 E6 60			     STR	     R6, [R4,#0xC]			   ; Store to Memory
ROM:400190E8 010 1C 89			     LDRH	     R4, [R3,#8]			   ; Load from Memory
ROM:400190EA 010 04 F0 01 04		     AND.W	     R4, R4, #1				   ; Rd	= Op1 &	Op2
ROM:400190EE 010 1C 81			     STRH	     R4, [R3,#8]			   ; Store to Memory
ROM:400190EE
ROM:400190F0
ROM:400190F0		     loc_400190F0							   ; CODE XREF:	i2c_irq_handler+2Ej
ROM:400190F0 010 93 07			     LSLS	     R3, R2, #0x1E			   ; Logical Shift Left
ROM:400190F2 010 15 D5			     BPL	     loc_40019120			   ; Branch
ROM:400190F2
ROM:400190F4 010 05 EB 01 13		     ADD.W	     R3, R5, R1,LSL#4			   ; Rd	= Op1 +	Op2
ROM:400190F8 010 10 3B			     SUBS	     R3, #0x10				   ; Rd	= Op1 -	Op2
ROM:400190FA 010 5C 78			     LDRB	     R4, [R3,#1]			   ; Load from Memory
ROM:400190FC 010 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:400190FE 010 5C 70			     STRB	     R4, [R3,#1]			   ; Store to Memory
ROM:40019100 010 50 F8 04 4C		     LDR.W	     R4, [R0,#-4]			   ; Load from Memory
ROM:40019104 010 26 89			     LDRH	     R6, [R4,#8]			   ; Load from Memory
ROM:40019106 010 06 F0 02 06		     AND.W	     R6, R6, #2				   ; Rd	= Op1 &	Op2
ROM:4001910A 010 26 81			     STRH	     R6, [R4,#8]			   ; Store to Memory
ROM:4001910C 010 04 24			     MOVS	     R4, #4				   ; Rd	= Op2
ROM:4001910E 010 DC 60			     STR	     R4, [R3,#0xC]			   ; Store to Memory
ROM:40019110 010 50 F8 04 3C		     LDR.W	     R3, [R0,#-4]			   ; Load from Memory
ROM:40019114 010 9C 8C			     LDRH	     R4, [R3,#0x24]			   ; Load from Memory
ROM:40019116 010 04 F0 03 04		     AND.W	     R4, R4, #3				   ; Rd	= Op1 &	Op2
ROM:4001911A 010 44 F0 02 04		     ORR.W	     R4, R4, #2				   ; Rd	= Op1 |	Op2
ROM:4001911E 010 9C 84			     STRH	     R4, [R3,#0x24]			   ; Store to Memory
ROM:4001911E
ROM:40019120
ROM:40019120		     loc_40019120							   ; CODE XREF:	i2c_irq_handler+4Aj
ROM:40019120 010 13 07			     LSLS	     R3, R2, #0x1C			   ; Logical Shift Left
ROM:40019122 010 16 D5			     BPL	     loc_40019152			   ; Branch
ROM:40019122
ROM:40019124 010 05 EB 01 13		     ADD.W	     R3, R5, R1,LSL#4			   ; Rd	= Op1 +	Op2
ROM:40019128 010 33 F8 08 4C		     LDRH.W	     R4, [R3,#-8]			   ; Load from Memory
ROM:4001912C 010 8C B1			     CBZ	     R4, loc_40019152			   ; Compare and Branch	on Zero
ROM:4001912C
ROM:4001912E 010 50 F8 04 4C		     LDR.W	     R4, [R0,#-4]			   ; Load from Memory
ROM:40019132 010 A4 8B			     LDRH	     R4, [R4,#0x1C]			   ; Load from Memory
ROM:40019134 010 53 F8 0C 6D		     LDR.W	     R6, [R3,#-0xC]!			   ; Load from Memory
ROM:40019138 010 34 70			     STRB	     R4, [R6]				   ; Store to Memory
ROM:4001913A 010 1C 68			     LDR	     R4, [R3]				   ; Load from Memory
ROM:4001913C 010 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:4001913E 010 1C 60			     STR	     R4, [R3]				   ; Store to Memory
ROM:40019140 010 9C 88			     LDRH	     R4, [R3,#4]			   ; Load from Memory
ROM:40019142 010 64 1E			     SUBS	     R4, R4, #1				   ; Rd	= Op1 -	Op2
ROM:40019144 010 9C 80			     STRH	     R4, [R3,#4]			   ; Store to Memory
ROM:40019146 010 50 F8 04 3C		     LDR.W	     R3, [R0,#-4]			   ; Load from Memory
ROM:4001914A 010 1C 89			     LDRH	     R4, [R3,#8]			   ; Load from Memory
ROM:4001914C 010 04 F0 08 04		     AND.W	     R4, R4, #8				   ; Rd	= Op1 &	Op2
ROM:40019150 010 1C 81			     STRH	     R4, [R3,#8]			   ; Store to Memory
ROM:40019150
ROM:40019152
ROM:40019152		     loc_40019152							   ; CODE XREF:	i2c_irq_handler+7Aj
ROM:40019152											   ; i2c_irq_handler+84j
ROM:40019152 010 D3 06			     LSLS	     R3, R2, #0x1B			   ; Logical Shift Left
ROM:40019154 010 10 D5			     BPL	     loc_40019178			   ; Branch
ROM:40019154
ROM:40019156 010 05 EB 01 13		     ADD.W	     R3, R5, R1,LSL#4			   ; Rd	= Op1 +	Op2
ROM:4001915A 010 53 F8 0C 4D		     LDR.W	     R4, [R3,#-0xC]!			   ; Load from Memory
ROM:4001915E 010 24 78			     LDRB	     R4, [R4]				   ; Load from Memory
ROM:40019160 010 50 F8 04 6C		     LDR.W	     R6, [R0,#-4]			   ; Load from Memory
ROM:40019164 010 B4 83			     STRH	     R4, [R6,#0x1C]			   ; Store to Memory
ROM:40019166 010 1C 68			     LDR	     R4, [R3]				   ; Load from Memory
ROM:40019168 010 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:4001916A 010 1C 60			     STR	     R4, [R3]				   ; Store to Memory
ROM:4001916C 010 50 F8 04 3C		     LDR.W	     R3, [R0,#-4]			   ; Load from Memory
ROM:40019170 010 1C 89			     LDRH	     R4, [R3,#8]			   ; Load from Memory
ROM:40019172 010 04 F0 10 04		     AND.W	     R4, R4, #0x10			   ; Rd	= Op1 &	Op2
ROM:40019176 010 1C 81			     STRH	     R4, [R3,#8]			   ; Store to Memory
ROM:40019176
ROM:40019178
ROM:40019178		     loc_40019178							   ; CODE XREF:	i2c_irq_handler+ACj
ROM:40019178 010 52 07			     LSLS	     R2, R2, #0x1D			   ; Logical Shift Left
ROM:4001917A 010 0D D5			     BPL	     loc_40019198			   ; Branch
ROM:4001917A
ROM:4001917C 010 05 EB 01 13		     ADD.W	     R3, R5, R1,LSL#4			   ; Rd	= Op1 +	Op2
ROM:40019180 010 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:40019182 010 43 F8 04 2C		     STR.W	     R2, [R3,#-4]			   ; Store to Memory
ROM:40019186 010 50 F8 04 3C		     LDR.W	     R3, [R0,#-4]			   ; Load from Memory
ROM:4001918A 010 9A 80			     STRH	     R2, [R3,#4]			   ; Store to Memory
ROM:4001918C 010 50 F8 04 2C		     LDR.W	     R2, [R0,#-4]			   ; Load from Memory
ROM:40019190 010 13 89			     LDRH	     R3, [R2,#8]			   ; Load from Memory
ROM:40019192 010 03 F0 04 03		     AND.W	     R3, R3, #4				   ; Rd	= Op1 &	Op2
ROM:40019196 010 13 81			     STRH	     R3, [R2,#8]			   ; Store to Memory
ROM:40019196
ROM:40019198
ROM:40019198		     loc_40019198							   ; CODE XREF:	i2c_irq_handler+28j
ROM:40019198											   ; i2c_irq_handler+D2j
ROM:40019198 010 50 F8 04 3C		     LDR.W	     R3, [R0,#-4]			   ; Load from Memory
ROM:4001919C 010 1A 89			     LDRH	     R2, [R3,#8]			   ; Load from Memory
ROM:4001919E 010 9C 88			     LDRH	     R4, [R3,#4]			   ; Load from Memory
ROM:400191A0 010 22 42			     TST	     R2, R4				   ; Set cond. codes on	Op1 & Op2
ROM:400191A2 010 96 D1			     BNE	     loc_400190D2			   ; Branch
ROM:400191A2
ROM:400191A4
ROM:400191A4		     return								   ; CODE XREF:	i2c_irq_handler+1Ej
ROM:400191A4 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:400191A4
ROM:400191A4		     ; End of function i2c_irq_handler
ROM:400191A4
ROM:400191A4		     ; ---------------------------------------------------------------------------
ROM:400191A6 00				     DCB 0
ROM:400191A7 00				     DCB 0
ROM:400191A8 D0	B0 01 00     off_400191A8    DCD dword_4001B0D0	- 0x40000000			   ; DATA XREF:	i2c_irq_handlerr
ROM:400191AC 28	FD 20 40     off_400191AC    DCD dword_4020FD28					   ; DATA XREF:	i2c_irq_handler+22r
ROM:400191B0 B0	FC 20 40     off_400191B0    DCD dword_4020FCB0					   ; DATA XREF:	i2c_irq_handler+20r
ROM:400191B4
ROM:400191B4		     ; =============== S U B R O U T I N E =======================================
ROM:400191B4
ROM:400191B4
ROM:400191B4		     i2c_something							   ; CODE XREF:	IRQ_handler+2Cp
ROM:400191B4 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:400191B6 008 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:400191B8 008 11 4C			     LDR	     R4, =OMAP3430_IC_BASE		   ; Load from Memory
ROM:400191BA 008 20 6C			     LDR	     R0, [R4,#0x40]			   ; Load from Memory
ROM:400191BC 008 11 4A			     LDR	     R2, =dword_4020FD64		   ; Load from Memory
ROM:400191BE 008 00 F0 7F 00		     AND.W	     R0, R0, #0x7F			   ; Rd	= Op1 &	Op2
ROM:400191BE 008
ROM:400191C2
ROM:400191C2		     loc_400191C2							   ; CODE XREF:	i2c_something+40j
ROM:400191C2 008 52 F8 31 30		     LDR.W	     R3, [R2,R1,LSL#3]			   ; Load from Memory
ROM:400191C6 008 83 42			     CMP	     R3, R0				   ; Set cond. codes on	Op1 - Op2
ROM:400191C8 008 12 D1			     BNE	     loc_400191F0			   ; Branch
ROM:400191C8
ROM:400191CA 008 02 EB C1 03		     ADD.W	     R3, R2, R1,LSL#3			   ; Rd	= Op1 +	Op2
ROM:400191CE 008 5B 68			     LDR	     R3, [R3,#4]			   ; Load from Memory
ROM:400191D0 008 0B B1			     CBZ	     R3, loc_400191D6			   ; Compare and Branch	on Zero
ROM:400191D0
ROM:400191D2 008 98 47			     BLX	     R3					   ; Branch with Link and Exchange (register indirect)
ROM:400191D2
ROM:400191D4 008 0F E0			     B		     loc_400191F6			   ; Branch
ROM:400191D4
ROM:400191D6		     ; ---------------------------------------------------------------------------
ROM:400191D6
ROM:400191D6		     loc_400191D6							   ; CODE XREF:	i2c_something+1Cj
ROM:400191D6 008 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:400191D8 008 42 F8 31 30		     STR.W	     R3, [R2,R1,LSL#3]			   ; Store to Memory
ROM:400191DC 008 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:400191DE 008 00 F0 1F 02		     AND.W	     R2, R0, #0x1F			   ; Rd	= Op1 &	Op2
ROM:400191E2 008 20 F0 1F 00		     BIC.W	     R0, R0, #0x1F			   ; Rd	= Op1 &	~Op2
ROM:400191E6 008 20 44			     ADD	     R0, R4				   ; Rd	= Op1 +	Op2
ROM:400191E8 008 91 40			     LSLS	     R1, R2				   ; Logical Shift Left
ROM:400191EA 008 C0 F8 8C 10		     STR.W	     R1, [R0,#0x8C]			   ; Store to Memory
ROM:400191EE 008 02 E0			     B		     loc_400191F6			   ; Branch
ROM:400191EE
ROM:400191F0		     ; ---------------------------------------------------------------------------
ROM:400191F0
ROM:400191F0		     loc_400191F0							   ; CODE XREF:	i2c_something+14j
ROM:400191F0 008 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:400191F2 008 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:400191F4 008 E5 D3			     BCC	     loc_400191C2			   ; Branch
ROM:400191F4
ROM:400191F6
ROM:400191F6		     loc_400191F6							   ; CODE XREF:	i2c_something+20j
ROM:400191F6											   ; i2c_something+3Aj
ROM:400191F6 008 A0 6C			     LDR	     R0, [R4,#0x48]			   ; Load from Memory
ROM:400191F8 008 40 F0 01 00		     ORR.W	     R0, R0, #1				   ; Rd	= Op1 |	Op2
ROM:400191FC 008 A0 64			     STR	     R0, [R4,#0x48]			   ; Store to Memory
ROM:400191FE 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:400191FE
ROM:400191FE		     ; End of function i2c_something
ROM:400191FE
ROM:400191FE		     ; ---------------------------------------------------------------------------
ROM:40019200 00	00 20 48     dword_40019200  DCD OMAP3430_IC_BASE				   ; DATA XREF:	i2c_something+4r
ROM:40019204 64	FD 20 40     off_40019204    DCD dword_4020FD64					   ; DATA XREF:	i2c_something+8r
ROM:40019208
ROM:40019208		     ; =============== S U B R O U T I N E =======================================
ROM:40019208
ROM:40019208
ROM:40019208		     main								   ; CODE XREF:	stack_setup+30p
ROM:40019208											   ; DATA XREF:	stack_setup+20o ...
ROM:40019208
ROM:40019208		     var_18	     = -0x18
ROM:40019208
ROM:40019208 000 F8 B5			     PUSH	     {R3-R7,LR}				   ; Push registers
ROM:4001920A 018 00 26			     MOVS	     R6, #0				   ; Rd	= Op2
ROM:4001920C 018 12 4D			     LDR	     R5, =memory_buffer			   ; Load from Memory
ROM:4001920E 018 00 96			     STR	     R6, [SP,#0x18+var_18]		   ; Store to Memory
ROM:40019210 018 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:40019212 018 40 F0 02 00		     ORR.W	     R0, R0, #tracing_Public_ROM_code_C_main ; Rd = Op1	| Op2
ROM:40019216 018 28 60			     STR	     R0, [R5]				   ; Store to Memory
ROM:40019218 018 FE F7 3A FB		     BL		     init_clocks_wkup			   ; Branch with Link
ROM:40019218 018
ROM:4001921C 018 FE F7 28 FB		     BL		     prm_read_reset_status		   ; Each bit is set upon release of the domain	reset signal
ROM:4001921C 018
ROM:40019220 018 01 28			     CMP	     R0, #1				   ; [0] GLOBAL_COLD_RST -  Power-on reset occurred.
ROM:40019222 018 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:40019224 018 0A D1			     BNE	     not_cold_reset			   ; Branch
ROM:40019224
ROM:40019226 018 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:40019228 018 40 F0 04 00		     ORR.W	     R0, R0, #4				   ; Rd	= Op1 |	Op2
ROM:4001922C 018 28 60			     STR	     R0, [R5]				   ; Store to Memory
ROM:4001922E 018 BD F8 00 00		     LDRH.W	     R0, [SP,#0x18+var_18]		   ; Load from Memory
ROM:40019232 018 40 F0 01 00		     ORR.W	     R0, R0, #1				   ; Rd	= Op1 |	Op2
ROM:40019236 018 00 90			     STR	     R0, [SP,#0x18+var_18]		   ; Store to Memory
ROM:40019238 018 08 48			     LDR	     R0, =SDRC_MODULE_SEMAPHORE		   ; CONTROL_SAVE_RESTORE_MEM // 0x48002600 - 0x480029FC
ROM:4001923A 018 06 60			     STR	     R6, [R0]				   ; 0x4800291C	- SDRC module semaphore
ROM:4001923A											   ;
ROM:4001923A											   ; In	CORE OFF power state, all configurations outside the WKUP power	domain are reset and must be restored to restart the system in the condition it	was in before being stopped. After an MPU and CORE power domain	wake-up	reset, the ROM code restores the SDRC and clock	settings to allow a jump to a public restore function. This public restore function is specifically implemented	by users to restore their own hardware and software environments. Users	must set the public restore function address in	the public
ROM:4001923A											   ; restore pointer field of the CONTROL_SAVE_RESTORE_MEM structure.
ROM:4001923A											   ;
ROM:4001923A											   ; The CONTROL_SAVE_RESTORE_MEM memory of the	SCM saves and restores the mandatory information to automatically reconfigure the SDRC and PRCM	registers. The SDRC and	clock registers	must be	saved by users in the respective structures (see Table 26-50 and Table 26-51) in the SCM (scratchpad memory) before going to off mode to be automatically restored on wake-up boot by the ROM code.
ROM:4001923A											   ;
ROM:4001923A											   ; The size of CONTROL_SAVE_RE
ROM:4001923A
ROM:4001923C
ROM:4001923C		     not_cold_reset							   ; CODE XREF:	main+1Cj
ROM:4001923C 018 08 48			     LDR	     R0, =OMAP3430_reg_CM_ICLKEN_WKUP	   ; Controls the modules interface clock activity
ROM:4001923E 018 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:40019240 018 41 F0 04 01		     ORR.W	     R1, R1, #4				   ; Rd	= Op1 |	Op2
ROM:40019244 018 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40019246 018 68 46			     MOV	     R0, SP				   ; addr
ROM:40019248 018 FC F7 BE FC		     BL		     something_with_scratchpad		   ; Branch with Link
ROM:40019248 018
ROM:4001924C 018 21 46			     MOV	     R1, R4				   ; Rd	= Op2
ROM:4001924E 018 68 46			     MOV	     R0, SP				   ; Rd	= Op2
ROM:40019250 018 FC F7 FC FA		     BL		     boot_main				   ; Branch with Link
ROM:40019250 018
ROM:40019254 018 F8 BD			     POP	     {R3-R7,PC}				   ; Pop registers
ROM:40019254
ROM:40019254		     ; End of function main
ROM:40019254
ROM:40019254		     ; ---------------------------------------------------------------------------
ROM:40019256 00	00			     DCW 0
ROM:40019258 B0	FF 20 40     off_40019258    DCD memory_buffer					   ; DATA XREF:	main+4r
ROM:4001925C 1C	29 00 48     off_4001925C    DCD SDRC_MODULE_SEMAPHORE				   ; DATA XREF:	main+30r
ROM:40019260 10	4C 00 48     off_40019260    DCD OMAP3430_reg_CM_ICLKEN_WKUP			   ; DATA XREF:	main:not_cold_resetr
ROM:40019260											   ; Controls the modules interface clock activity
ROM:40019264
ROM:40019264		     ; =============== S U B R O U T I N E =======================================
ROM:40019264
ROM:40019264
ROM:40019264		     boot_GP_image_exec							   ; CODE XREF:	process_memory_dev_bootup+F2p
ROM:40019264
ROM:40019264		     var_30	     = -0x30
ROM:40019264		     var_2C	     = -0x2C
ROM:40019264		     var_28	     = -0x28
ROM:40019264		     var_24	     = -0x24
ROM:40019264		     var_20	     = -0x20
ROM:40019264		     var_1C	     = -0x1C
ROM:40019264		     arg_0	     =	0
ROM:40019264
ROM:40019264 000 2D E9 F0 41		     PUSH.W	     {R4-R8,LR}				   ; Push registers
ROM:40019268 018 80 46			     MOV	     R8, R0				   ; Rd	= Op2
ROM:4001926A 018 86 B0			     SUB	     SP, SP, #0x18			   ; Rd	= Op1 -	Op2
ROM:4001926C 030 0C 46			     MOV	     R4, R1				   ; Rd	= Op2
ROM:4001926E 030 15 46			     MOV	     R5, R2				   ; Rd	= Op2
ROM:40019270 030 1E 46			     MOV	     R6, R3				   ; Rd	= Op2
ROM:40019272 030 0C 9F			     LDR	     R7, [SP,#0x30+arg_0]		   ; Load from Memory
ROM:40019274 030 01 46			     MOV	     R1, R0				   ; addr
ROM:40019276 030 00 20			     MOVS	     R0, #0				   ; arg_1
ROM:40019278 030 01 AB			     ADD	     R3, SP, #0x30+var_2C		   ; arg_3
ROM:4001927A 030 02 AA			     ADD	     R2, SP, #0x30+var_28		   ; arg_2
ROM:4001927C 030 FE F7 58 FF		     BL		     boot_image_header_check		   ; Branch with Link
ROM:4001927C 030
ROM:40019280 030 48 BB			     CBNZ	     R0, return_0			   ; Compare and Branch	on Non-Zero
ROM:40019280
ROM:40019282 030 16 48			     LDR	     R0, =memory_buffer			   ; Load from Memory
ROM:40019284 030 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:40019286 030 41 F4 00 61		     ORR.W	     R1, R1, #tracing_Image_header_correct ; Rd	= Op1 |	Op2
ROM:4001928A 030 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:4001928C 030 A0 68			     LDR	     R0, [R4,#8]			   ; Load from Memory
ROM:4001928E 030 B0 B9			     CBNZ	     R0, loc_400192BE			   ; Compare and Branch	on Non-Zero
ROM:4001928E
ROM:40019290 030 02 98			     LDR	     R0, [SP,#0x30+var_28]		   ; Load from Memory
ROM:40019292 030 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:40019294 030 00 90			     STR	     R0, [SP,#0x30+var_30]		   ; Store to Memory
ROM:40019296 030 40 46			     MOV	     R0, R8				   ; Rd	= Op2
ROM:40019298 030 00 F0 BC F8		     BL		     sub_40019414			   ; Branch with Link
ROM:40019298 030
ROM:4001929C 030 6D 1C			     ADDS	     R5, R5, #1				   ; Rd	= Op1 +	Op2
ROM:4001929E 030 01 98			     LDR	     R0, [SP,#0x30+var_2C]		   ; Load from Memory
ROM:400192A0 030 03 95			     STR	     R5, [SP,#0x30+var_24]		   ; Store to Memory
ROM:400192A2 030 C1 05			     LSLS	     R1, R0, #0x17			   ; Logical Shift Left
ROM:400192A4 030 00 D0			     BEQ	     loc_400192A8			   ; Branch
ROM:400192A4
ROM:400192A6 030 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:400192A6
ROM:400192A8
ROM:400192A8		     loc_400192A8							   ; CODE XREF:	boot_GP_image_exec+40j
ROM:400192A8 030 01 EB 50 20		     ADD.W	     R0, R1, R0,LSR#9			   ; Rd	= Op1 +	Op2
ROM:400192AC 030 03 A9			     ADD	     R1, SP, #0x30+var_24		   ; Rd	= Op1 +	Op2
ROM:400192AE 030 40 1E			     SUBS	     R0, R0, #1				   ; Rd	= Op1 -	Op2
ROM:400192B0 030 04 90			     STR	     R0, [SP,#0x30+var_20]		   ; Store to Memory
ROM:400192B2 030 00 98			     LDR	     R0, [SP,#0x30+var_30]		   ; Load from Memory
ROM:400192B4 030 05 90			     STR	     R0, [SP,#0x30+var_1C]		   ; Store to Memory
ROM:400192B6 030 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:400192B8 030 B8 47			     BLX	     R7					   ; Branch with Link and Exchange (register indirect)
ROM:400192B8
ROM:400192BA 030 40 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:400192BA
ROM:400192BC 030 03 E0			     B		     loc_400192C6			   ; Branch
ROM:400192BC
ROM:400192BE		     ; ---------------------------------------------------------------------------
ROM:400192BE
ROM:400192BE		     loc_400192BE							   ; CODE XREF:	boot_GP_image_exec+2Aj
ROM:400192BE 030 20 69			     LDR	     R0, [R4,#0x10]			   ; Load from Memory
ROM:400192C0 030 00 EB 45 20		     ADD.W	     R0, R0, R5,LSL#9			   ; Rd	= Op1 +	Op2
ROM:400192C4 030 02 90			     STR	     R0, [SP,#0x30+var_28]		   ; Store to Memory
ROM:400192C4
ROM:400192C6
ROM:400192C6		     loc_400192C6							   ; CODE XREF:	boot_GP_image_exec+58j
ROM:400192C6 030 31 46			     MOV	     R1, R6				   ; Rd	= Op2
ROM:400192C8 030 02 98			     LDR	     R0, [SP,#0x30+var_28]		   ; Load from Memory
ROM:400192CA 030 FC F7 0B FF		     BL		     boot_GP_image_exec_debug		   ; Branch with Link
ROM:400192CA 030
ROM:400192CE
ROM:400192CE		     return_1								   ; CODE XREF:	boot_GP_image_exec+56j
ROM:400192CE 030 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400192CE
ROM:400192D0
ROM:400192D0		     return								   ; CODE XREF:	boot_GP_image_exec+74j
ROM:400192D0 030 06 B0			     ADD	     SP, SP, #0x18			   ; Rd	= Op1 +	Op2
ROM:400192D2 018 BD E8 F0 81		     POP.W	     {R4-R8,PC}				   ; Pop registers
ROM:400192D2 018
ROM:400192D6		     ; ---------------------------------------------------------------------------
ROM:400192D6
ROM:400192D6		     return_0								   ; CODE XREF:	boot_GP_image_exec+1Cj
ROM:400192D6 030 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400192D8 030 FA E7			     B		     return				   ; Branch
ROM:400192D8
ROM:400192D8		     ; End of function boot_GP_image_exec
ROM:400192D8
ROM:400192D8		     ; ---------------------------------------------------------------------------
ROM:400192DA 00	00			     DCW 0
ROM:400192DC B0	FF 20 40     off_400192DC    DCD memory_buffer					   ; DATA XREF:	boot_GP_image_exec+1Er
ROM:400192E0
ROM:400192E0		     ; =============== S U B R O U T I N E =======================================
ROM:400192E0
ROM:400192E0
ROM:400192E0		     boot_memory_image_auth_exec					   ; CODE XREF:	process_memory_dev_bootup:go_bootp
ROM:400192E0
ROM:400192E0		     var_98	     = -0x98
ROM:400192E0		     var_94	     = -0x94
ROM:400192E0		     var_8C	     = -0x8C
ROM:400192E0		     arg1	     = -0x80
ROM:400192E0		     var_7C	     = -0x7C
ROM:400192E0		     var_74	     = -0x74
ROM:400192E0		     arg2	     = -0x68
ROM:400192E0		     var_64	     = -0x64
ROM:400192E0		     arg3	     = -0x50
ROM:400192E0		     var_4C	     = -0x4C
ROM:400192E0		     var_48	     = -0x48
ROM:400192E0		     var_44	     = -0x44
ROM:400192E0		     var_40	     = -0x40
ROM:400192E0		     var_3C	     = -0x3C
ROM:400192E0		     mem_1	     = -0x38
ROM:400192E0		     var_34	     = -0x34
ROM:400192E0		     var_30	     = -0x30
ROM:400192E0		     var_2C	     = -0x2C
ROM:400192E0		     var_28	     = -0x28
ROM:400192E0		     mem_2	     =	0
ROM:400192E0		     arg_4	     =	4
ROM:400192E0
ROM:400192E0 000 2D E9 F0 4F		     PUSH.W	     {R4-R11,LR}			   ; Push registers
ROM:400192E4 024 83 46			     MOV	     R11, R0				   ; Rd	= Op2
ROM:400192E6 024 9D B0			     SUB	     SP, SP, #0x74			   ; Rd	= Op1 -	Op2
ROM:400192E8 098 0F 46			     MOV	     R7, R1				   ; Rd	= Op2
ROM:400192EA 098 59 79			     LDRB	     R1, [R3,#5]			   ; Load from Memory
ROM:400192EC 098 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:400192EE 098 DD E9 28 09		     LDRD.W	     R0, R9, [SP,#0xA0]			   ; Load pair of registers
ROM:400192F2 098 16 46			     MOV	     R6, R2				   ; Rd	= Op2
ROM:400192F4 098 01 91			     STR	     R1, [SP,#0x98+var_94]		   ; Store to Memory
ROM:400192F6 098 0D F1 04 0A		     ADD.W	     R10, SP, #0x98+var_94		   ; Rd	= Op1 +	Op2
ROM:400192FA 098 99 79			     LDRB	     R1, [R3,#6]			   ; Load from Memory
ROM:400192FC 098 DD F8 9C 80		     LDR.W	     R8, [SP,#0x98+arg_4]		   ; Load from Memory
ROM:40019300 098 07 91			     STR	     R1, [SP,#0x98+var_7C]		   ; Store to Memory
ROM:40019302 098 D9 79			     LDRB	     R1, [R3,#7]			   ; Load from Memory
ROM:40019304 098 0D 91			     STR	     R1, [SP,#0x98+var_64]		   ; Store to Memory
ROM:40019306 098 18 5C			     LDRB	     R0, [R3,R0]			   ; Load from Memory
ROM:40019308 098 13 90			     STR	     R0, [SP,#0x98+var_4C]		   ; Store to Memory
ROM:4001930A 098 38 69			     LDR	     R0, [R7,#0x10]			   ; Load from Memory
ROM:4001930C 098 00 EB 42 25		     ADD.W	     R5, R0, R2,LSL#9			   ; Rd	= Op1 +	Op2
ROM:4001930C 098
ROM:40019310
ROM:40019310		     loc_40019310							   ; CODE XREF:	boot_memory_image_auth_exec+44j
ROM:40019310 098 04 EB 44 00		     ADD.W	     R0, R4, R4,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40019314 098 2A 46			     MOV	     R2, R5				   ; arg_3
ROM:40019316 098 0A EB C0 01		     ADD.W	     R1, R10, R0,LSL#3			   ; arg_2
ROM:4001931A 098 58 46			     MOV	     R0, R11				   ; arg_1
ROM:4001931C 098 00 F0 8F F8		     BL		     sub_4001943E			   ; Branch with Link
ROM:4001931C 098
ROM:40019320 098 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:40019322 098 04 2C			     CMP	     R4, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40019324 098 F4 D3			     BCC	     loc_40019310			   ; Branch
ROM:40019324
ROM:40019326 098 09 98			     LDR	     R0, [SP,#0x98+var_74]		   ; Load from Memory
ROM:40019328 098 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001932A 098 66 D0			     BEQ	     return_success			   ; Branch
ROM:4001932A
ROM:4001932C 098 03 98			     LDR	     R0, [SP,#0x98+var_8C]		   ; Load from Memory
ROM:4001932E 098 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019330 098 63 D0			     BEQ	     return_success			   ; Branch
ROM:40019330
ROM:40019332 098 15 98			     LDR	     R0, [SP,#0x98+var_44]		   ; Load from Memory
ROM:40019334 098 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019336 098 60 D0			     BEQ	     return_success			   ; Branch
ROM:40019336
ROM:40019338 098 B8 68			     LDR	     R0, [R7,#8]			   ; Load from Memory
ROM:4001933A 098 48 BB			     CBNZ	     R0, loc_40019390			   ; Compare and Branch	on Non-Zero
ROM:4001933A
ROM:4001933C 098 31 48			     LDR	     R0, =(downloaded_image+0x8000)	   ; Load from Memory
ROM:4001933E 098 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:40019340 098 1C 90			     STR	     R0, [SP,#0x98+var_28]		   ; Store to Memory
ROM:40019340
ROM:40019342
ROM:40019342		     loc_40019342							   ; CODE XREF:	boot_memory_image_auth_exec+AEj
ROM:40019342 098 04 EB 44 00		     ADD.W	     R0, R4, R4,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40019346 098 0A EB C0 05		     ADD.W	     R5, R10, R0,LSL#3			   ; Rd	= Op1 +	Op2
ROM:4001934A 098 A8 68			     LDR	     R0, [R5,#8]			   ; Load from Memory
ROM:4001934C 098 E8 B1			     CBZ	     R0, loc_4001938A			   ; Compare and Branch	on Zero
ROM:4001934C
ROM:4001934E 098 69 68			     LDR	     R1, [R5,#4]			   ; Load from Memory
ROM:40019350 098 03 2C			     CMP	     R4, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40019352 098 31 44			     ADD	     R1, R6				   ; Rd	= Op1 +	Op2
ROM:40019354 098 CD E9 1A 10		     STRD.W	     R1, R0, [SP,#0x68]			   ; Store pair	of registers
ROM:40019358 098 01 D0			     BEQ	     loc_4001935E			   ; Branch
ROM:40019358
ROM:4001935A 098 1B 98			     LDR	     R0, [SP,#0x98+var_2C]		   ; Load from Memory
ROM:4001935C 098 01 E0			     B		     loc_40019362			   ; Branch
ROM:4001935C
ROM:4001935E		     ; ---------------------------------------------------------------------------
ROM:4001935E
ROM:4001935E		     loc_4001935E							   ; CODE XREF:	boot_memory_image_auth_exec+78j
ROM:4001935E 098 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019360 098 1B 90			     STR	     R0, [SP,#0x98+var_2C]		   ; Store to Memory
ROM:40019360
ROM:40019362
ROM:40019362		     loc_40019362							   ; CODE XREF:	boot_memory_image_auth_exec+7Cj
ROM:40019362 098 29 4A			     LDR	     R2, =(downloaded_image+0xEFFF)	   ; Load from Memory
ROM:40019364 098 1C 99			     LDR	     R1, [SP,#0x98+var_28]		   ; Load from Memory
ROM:40019366 098 51 1A			     SUBS	     R1, R2, R1				   ; Rd	= Op1 -	Op2
ROM:40019368 098 B0 EB 51 2F		     CMP.W	     R0, R1,LSR#9			   ; Set cond. codes on	Op1 - Op2
ROM:4001936C 098 45 D8			     BHI	     return_success			   ; Branch
ROM:4001936C
ROM:4001936E 098 1A A9			     ADD	     R1, SP, #0x98+var_30		   ; Rd	= Op1 +	Op2
ROM:40019370 098 38 46			     MOV	     R0, R7				   ; Rd	= Op2
ROM:40019372 098 C0 47			     BLX	     R8					   ; Branch with Link and Exchange (register indirect)
ROM:40019372
ROM:40019374 098 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019376 098 40 D1			     BNE	     return_success			   ; Branch
ROM:40019376
ROM:40019378 098 28 69			     LDR	     R0, [R5,#0x10]			   ; Load from Memory
ROM:4001937A 098 1C 99			     LDR	     R1, [SP,#0x98+var_28]		   ; Load from Memory
ROM:4001937C 098 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:4001937E 098 68 61			     STR	     R0, [R5,#0x14]			   ; Store to Memory
ROM:40019380 098 DD E9 1B 10		     LDRD.W	     R1, R0, [SP,#0x6C]			   ; Load pair of registers
ROM:40019384 098 00 EB 41 20		     ADD.W	     R0, R0, R1,LSL#9			   ; Rd	= Op1 +	Op2
ROM:40019388 098 1C 90			     STR	     R0, [SP,#0x98+var_28]		   ; Store to Memory
ROM:40019388
ROM:4001938A
ROM:4001938A		     loc_4001938A							   ; CODE XREF:	boot_memory_image_auth_exec+6Cj
ROM:4001938A 098 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:4001938C 098 04 2C			     CMP	     R4, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001938E 098 D8 D3			     BCC	     loc_40019342			   ; Branch
ROM:4001938E
ROM:40019390
ROM:40019390		     loc_40019390							   ; CODE XREF:	boot_memory_image_auth_exec+5Aj
ROM:40019390 098 B9 F8 00 00		     LDRH.W	     R0, [R9]				   ; Load from Memory
ROM:40019394 098 00 05			     LSLS	     R0, R0, #0x14			   ; Logical Shift Left
ROM:40019396 098 07 D4			     BMI	     loc_400193A8			   ; Branch
ROM:40019396
ROM:40019398 098 18 9B			     LDR	     R3, [SP,#0x98+mem_1]		   ; arg_4
ROM:4001939A 098 12 9A			     LDR	     R2, [SP,#0x98+arg3]		   ; arg_3
ROM:4001939C 098 0C 99			     LDR	     R1, [SP,#0x98+arg2]		   ; arg_2
ROM:4001939E 098 06 98			     LDR	     R0, [SP,#0x98+arg1]		   ; arg_1
ROM:400193A0 098 CD F8 00 90		     STR.W	     R9, [SP,#0x98+var_98]		   ; Store to Memory
ROM:400193A4 098 FC F7 20 FF		     BL		     security_check_CertISW		   ; Branch with Link
ROM:400193A4 098
ROM:400193A8
ROM:400193A8		     loc_400193A8							   ; CODE XREF:	boot_memory_image_auth_exec+B6j
ROM:400193A8 098 B8 68			     LDR	     R0, [R7,#8]			   ; Load from Memory
ROM:400193AA 098 B0 B9			     CBNZ	     R0, loc_400193DA			   ; Compare and Branch	on Non-Zero
ROM:400193AA
ROM:400193AC 098 15 98			     LDR	     R0, [SP,#0x98+var_44]		   ; Load from Memory
ROM:400193AE 098 19 A9			     ADD	     R1, SP, #0x98+var_34		   ; Rd	= Op1 +	Op2
ROM:400193B0 098 40 02			     LSLS	     R0, R0, #9				   ; Logical Shift Left
ROM:400193B2 098 19 90			     STR	     R0, [SP,#0x98+var_34]		   ; Store to Memory
ROM:400193B4 098 16 98			     LDR	     R0, [SP,#0x98+var_40]		   ; Load from Memory
ROM:400193B6 098 1C 90			     STR	     R0, [SP,#0x98+var_28]		   ; Store to Memory
ROM:400193B8 098 1C A8			     ADD	     R0, SP, #0x98+var_28		   ; Rd	= Op1 +	Op2
ROM:400193BA 098 FE F7 7F FE		     BL		     sub_400180BC			   ; Branch with Link
ROM:400193BA 098
ROM:400193BE 098 1A A9			     ADD	     R1, SP, #0x98+var_30		   ; Rd	= Op1 +	Op2
ROM:400193C0 098 14 98			     LDR	     R0, [SP,#0x98+var_48]		   ; Load from Memory
ROM:400193C2 098 30 44			     ADD	     R0, R6				   ; Rd	= Op1 +	Op2
ROM:400193C4 098 1A 90			     STR	     R0, [SP,#0x98+var_30]		   ; Store to Memory
ROM:400193C6 098 19 98			     LDR	     R0, [SP,#0x98+var_34]		   ; Load from Memory
ROM:400193C8 098 40 0A			     LSRS	     R0, R0, #9				   ; Logical Shift Right
ROM:400193CA 098 1B 90			     STR	     R0, [SP,#0x98+var_2C]		   ; Store to Memory
ROM:400193CC 098 38 46			     MOV	     R0, R7				   ; Rd	= Op2
ROM:400193CE 098 C0 47			     BLX	     R8					   ; Branch with Link and Exchange (register indirect)
ROM:400193CE
ROM:400193D0 098 98 B9			     CBNZ	     R0, return_success			   ; Compare and Branch	on Non-Zero
ROM:400193D0
ROM:400193D2 098 1C 99			     LDR	     R1, [SP,#0x98+var_28]		   ; Load from Memory
ROM:400193D4 098 17 98			     LDR	     R0, [SP,#0x98+var_3C]		   ; Load from Memory
ROM:400193D6 098 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:400193D8 098 18 90			     STR	     R0, [SP,#0x98+mem_1]		   ; Store to Memory
ROM:400193D8
ROM:400193DA
ROM:400193DA		     loc_400193DA							   ; CODE XREF:	boot_memory_image_auth_exec+CAj
ROM:400193DA 098 B9 F8 00 00		     LDRH.W	     R0, [R9]				   ; Load from Memory
ROM:400193DE 098 00 05			     LSLS	     R0, R0, #0x14			   ; Logical Shift Left
ROM:400193E0 098 0B D5			     BPL	     return_success			   ; Branch
ROM:400193E0
ROM:400193E2 098 26 99			     LDR	     R1, [SP,#0x98+mem_2]		   ; arg_2
ROM:400193E4 098 18 98			     LDR	     R0, [SP,#0x98+mem_1]		   ; arg_1
ROM:400193E6 098 FC F7 67 FF		     BL		     security_ISW_authentication	   ; Branch with Link
ROM:400193E6 098
ROM:400193EA 098 08 48			     LDR	     R0, =memory_buffer			   ; Load from Memory
ROM:400193EC 098 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:400193EE 098 41 F0 80 71		     ORR.W	     R1, R1, #tracing_Image_authentication_failed ; Rd = Op1 | Op2
ROM:400193F2 098 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:400193F4 098 06 48			     LDR	     R0, =exp_IMAGE_NOT_EXEC_		   ; func
ROM:400193F6 098 FA F7 64 EE		     BLX	     call_dead_loops			   ; jump at address, stored in	R0
ROM:400193F6 098
ROM:400193FA
ROM:400193FA		     return_success							   ; CODE XREF:	boot_memory_image_auth_exec+4Aj
ROM:400193FA											   ; boot_memory_image_auth_exec+50j ...
ROM:400193FA 098 1D B0			     ADD	     SP, SP, #0x74			   ; Rd	= Op1 +	Op2
ROM:400193FC 024 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400193FE 024 BD E8 F0 8F		     POP.W	     {R4-R11,PC}			   ; Pop registers
ROM:400193FE 024
ROM:400193FE		     ; ---------------------------------------------------------------------------
ROM:40019402 024 00 00			     DCW 0
ROM:40019404		     downloaded_image_body_start					   ; DATA XREF:	boot_memory_image_auth_exec+5Cr
ROM:40019404 024 00 80 20 40		     DCD downloaded_image+0x8000
ROM:40019408		     downloaded_image_end						   ; DATA XREF:	boot_memory_image_auth_exec:loc_40019362r
ROM:40019408 024 FF EF 20 40		     DCD downloaded_image+0xEFFF
ROM:4001940C		     memory_buffer_ptr							   ; DATA XREF:	boot_memory_image_auth_exec+10Ar
ROM:4001940C 024 B0 FF 20 40		     DCD memory_buffer
ROM:40019410		     image_noexec_function_ptr						   ; DATA XREF:	boot_memory_image_auth_exec+114r
ROM:40019410		     ; int (__cdecl *image_noexec_function_ptr)()
ROM:40019410 024 A8 40 01 00		     DCD exp_IMAGE_NOT_EXEC_
ROM:40019410 024	     ; End of function boot_memory_image_auth_exec
ROM:40019410
ROM:40019414
ROM:40019414		     ; =============== S U B R O U T I N E =======================================
ROM:40019414
ROM:40019414
ROM:40019414		     sub_40019414							   ; CODE XREF:	boot_GP_image_exec+34p
ROM:40019414 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40019416 010 80 25			     MOVS	     R5, #0x80 ; 'Ä'			   ; Rd	= Op2
ROM:40019418 010 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:4001941A 010 0E 46			     MOV	     R6, R1				   ; Rd	= Op2
ROM:4001941C 010 FE F7 12 FA		     BL		     security_check_GP_mode		   ; Return 1 if non-GP	mode, return 0 if GP mode
ROM:4001941C 010
ROM:40019420 010 08 B9			     CBNZ	     R0, loc_40019426			   ; Compare and Branch	on Non-Zero
ROM:40019420
ROM:40019422 010 7E 25			     MOVS	     R5, #0x7E ; '~'			   ; Rd	= Op2
ROM:40019424 010 08 34			     ADDS	     R4, #8				   ; Rd	= Op1 +	Op2
ROM:40019424
ROM:40019426
ROM:40019426		     loc_40019426							   ; CODE XREF:	sub_40019414+Cj
ROM:40019426											   ; sub_40019414+24j
ROM:40019426 010 31 68			     LDR	     R1, [R6]				   ; Load from Memory
ROM:40019428 010 01 CC			     LDMIA	     R4!, {R0}				   ; Load Block	from Memory
ROM:4001942A 010 08 60			     STR	     R0, [R1]				   ; Store to Memory
ROM:4001942C 010 30 68			     LDR	     R0, [R6]				   ; Load from Memory
ROM:4001942E 010 00 1D			     ADDS	     R0, R0, #4				   ; Rd	= Op1 +	Op2
ROM:40019430 010 6D 1E			     SUBS	     R5, R5, #1				   ; Rd	= Op1 -	Op2
ROM:40019432 010 15 F0 FF 05		     ANDS.W	     R5, R5, #0xFF			   ; Rd	= Op1 &	Op2
ROM:40019436 010 30 60			     STR	     R0, [R6]				   ; Store to Memory
ROM:40019438 010 F5 D1			     BNE	     loc_40019426			   ; Branch
ROM:40019438
ROM:4001943A 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001943C 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:4001943C
ROM:4001943C		     ; End of function sub_40019414
ROM:4001943C
ROM:4001943E
ROM:4001943E		     ; =============== S U B R O U T I N E =======================================
ROM:4001943E
ROM:4001943E
ROM:4001943E		     sub_4001943E							   ; CODE XREF:	boot_memory_image_auth_exec+3Cp
ROM:4001943E											   ; sub_40019494+38p
ROM:4001943E
ROM:4001943E		     var_20	     = -0x20
ROM:4001943E		     var_1C	     = -0x1C
ROM:4001943E		     var_18	     = -0x18
ROM:4001943E
ROM:4001943E 000 FE B5			     PUSH	     {R1-R7,LR}				   ; Push registers
ROM:40019440 020 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40019442 020 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019444 020 0C 46			     MOV	     R4, R1				   ; Rd	= Op2
ROM:40019446 020 88 60			     STR	     R0, [R1,#8]			   ; Store to Memory
ROM:40019448 020 15 46			     MOV	     R5, R2				   ; Rd	= Op2
ROM:4001944A 020 08 61			     STR	     R0, [R1,#0x10]			   ; Store to Memory
ROM:4001944C 020 48 61			     STR	     R0, [R1,#0x14]			   ; Store to Memory
ROM:4001944E 020 08 68			     LDR	     R0, [R1]				   ; source_addr
ROM:40019450 020 FF 28			     CMP	     R0, #0xFF				   ; Set cond. codes on	Op1 - Op2
ROM:40019452 020 09 D0			     BEQ	     return_1				   ; Branch
ROM:40019452
ROM:40019454 020 04 F1 0C 03		     ADD.W	     R3, R4, #0xC			   ; Rd	= Op1 +	Op2
ROM:40019458 020 00 93			     STR	     R3, [SP,#0x20+var_20]		   ; Store to Memory
ROM:4001945A 020 02 AB			     ADD	     R3, SP, #0x20+var_18		   ; arg_4
ROM:4001945C 020 01 AA			     ADD	     R2, SP, #0x20+var_1C		   ; arg_3
ROM:4001945E 020 31 46			     MOV	     R1, R6				   ; dest_addr
ROM:40019460 020 FE F7 E0 FE		     BL		     sub_40018224			   ; Branch with Link
ROM:40019460 020
ROM:40019464 020 02 99			     LDR	     R1, [SP,#0x20+var_18]		   ; Load from Memory
ROM:40019466 020 09 B9			     CBNZ	     R1, loc_4001946C			   ; Compare and Branch	on Non-Zero
ROM:40019466
ROM:40019468
ROM:40019468		     return_1								   ; CODE XREF:	sub_4001943E+14j
ROM:40019468 020 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001946A 020 FE BD			     POP	     {R1-R7,PC}				   ; Pop registers
ROM:4001946A
ROM:4001946C		     ; ---------------------------------------------------------------------------
ROM:4001946C
ROM:4001946C		     loc_4001946C							   ; CODE XREF:	sub_4001943E+28j
ROM:4001946C 020 01 98			     LDR	     R0, [SP,#0x20+var_1C]		   ; Load from Memory
ROM:4001946E 020 01 44			     ADD	     R1, R0				   ; Rd	= Op1 +	Op2
ROM:40019470 020 49 1E			     SUBS	     R1, R1, #1				   ; R1--;
ROM:40019472 020 42 0A			     LSRS	     R2, R0, #9				   ; Logical Shift Right
ROM:40019474 020 49 0A			     LSRS	     R1, R1, #9				   ; Logical Shift Right
ROM:40019476 020 A1 EB 50 21		     SUB.W	     R1, R1, R0,LSR#9			   ; Rd	= Op1 -	Op2
ROM:4001947A 020 49 1C			     ADDS	     R1, R1, #1				   ; Rd	= Op1 +	Op2
ROM:4001947C 020 C4 E9 01 21		     STRD.W	     R2, R1, [R4,#4]			   ; Store pair	of registers
ROM:40019480 020 C0 F3 08 01		     UBFX.W	     R1, R0, #0, #9			   ; Unsigned Bit Field	Extract
ROM:40019484 020 21 61			     STR	     R1, [R4,#0x10]			   ; Store to Memory
ROM:40019486 020 0D B1			     CBZ	     R5, loc_4001948C			   ; Compare and Branch	on Zero
ROM:40019486
ROM:40019488 020 28 44			     ADD	     R0, R5				   ; R0	+= R5;
ROM:4001948A 020 00 E0			     B		     return_0				   ; Branch
ROM:4001948A
ROM:4001948C		     ; ---------------------------------------------------------------------------
ROM:4001948C
ROM:4001948C		     loc_4001948C							   ; CODE XREF:	sub_4001943E+48j
ROM:4001948C 020 30 44			     ADD	     R0, R6				   ; Rd	= Op1 +	Op2
ROM:4001948C
ROM:4001948E
ROM:4001948E		     return_0								   ; CODE XREF:	sub_4001943E+4Cj
ROM:4001948E 020 60 61			     STR	     R0, [R4,#0x14]			   ; Store to Memory
ROM:40019490 020 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019492 020 FE BD			     POP	     {R1-R7,PC}				   ; Pop registers
ROM:40019492
ROM:40019492		     ; End of function sub_4001943E
ROM:40019492
ROM:40019494
ROM:40019494		     ; =============== S U B R O U T I N E =======================================
ROM:40019494
ROM:40019494
ROM:40019494		     sub_40019494							   ; CODE XREF:	process_memory_dev_bootup+CCp
ROM:40019494
ROM:40019494		     var_A0	     = -0xA0
ROM:40019494		     var_9C	     = -0x9C
ROM:40019494		     var_8C	     = -0x8C
ROM:40019494		     var_88	     = -0x88
ROM:40019494		     var_74	     = -0x74
ROM:40019494		     var_70	     = -0x70
ROM:40019494		     var_5C	     = -0x5C
ROM:40019494		     var_58	     = -0x58
ROM:40019494		     var_44	     = -0x44
ROM:40019494		     var_40	     = -0x40
ROM:40019494		     var_3C	     = -0x3C
ROM:40019494		     var_38	     = -0x38
ROM:40019494		     var_30	     = -0x30
ROM:40019494		     arg_0	     =	0
ROM:40019494
ROM:40019494 000 2D E9 FF 4F		     PUSH.W	     {R0-R11,LR}			   ; Push registers
ROM:40019498 034 82 46			     MOV	     R10, R0				   ; Rd	= Op2
ROM:4001949A 034 9F B0			     SUB	     SP, SP, #0x7C			   ; Rd	= Op1 -	Op2
ROM:4001949C 0B0 1F 48			     LDR	     R0, =(downloaded_image+0x8000)	   ; Load from Memory
ROM:4001949E 0B0 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:400194A0 0B0 17 46			     MOV	     R7, R2				   ; Rd	= Op2
ROM:400194A2 0B0 DD E9 2D 89		     LDRD.W	     R8, R9, [SP,#0xB4]			   ; Load pair of registers
ROM:400194A6 0B0 25 46			     MOV	     R5, R4				   ; Rd	= Op2
ROM:400194A8 0B0 1E 90			     STR	     R0, [SP,#0xB0+var_38]		   ; Store to Memory
ROM:400194AA 0B0 04 AE			     ADD	     R6, SP, #0xB0+var_A0		   ; Rd	= Op1 +	Op2
ROM:400194AC 0B0 58 7A			     LDRB	     R0, [R3,#9]			   ; Load from Memory
ROM:400194AE 0B0 04 90			     STR	     R0, [SP,#0xB0+var_A0]		   ; Store to Memory
ROM:400194B0 0B0 98 7A			     LDRB	     R0, [R3,#0xA]			   ; Load from Memory
ROM:400194B2 0B0 0A 90			     STR	     R0, [SP,#0xB0+var_88]		   ; Store to Memory
ROM:400194B4 0B0 D8 7A			     LDRB	     R0, [R3,#0xB]			   ; Load from Memory
ROM:400194B6 0B0 10 90			     STR	     R0, [SP,#0xB0+var_70]		   ; Store to Memory
ROM:400194B8 0B0 18 7B			     LDRB	     R0, [R3,#0xC]			   ; Load from Memory
ROM:400194BA 0B0 16 90			     STR	     R0, [SP,#0xB0+var_58]		   ; Store to Memory
ROM:400194BA
ROM:400194BC
ROM:400194BC		     loc_400194BC							   ; CODE XREF:	sub_40019494+4Ej
ROM:400194BC 0B0 04 EB 44 00		     ADD.W	     R0, R4, R4,LSL#1			   ; Rd	= Op1 +	Op2
ROM:400194C0 0B0 00 22			     MOVS	     R2, #0				   ; arg_3
ROM:400194C2 0B0 06 EB C0 01		     ADD.W	     R1, R6, R0,LSL#3			   ; arg_2
ROM:400194C6 0B0 50 46			     MOV	     R0, R10				   ; arg_1
ROM:400194C8 0B0 8B 46			     MOV	     R11, R1				   ; Rd	= Op2
ROM:400194CA 0B0 4D 61			     STR	     R5, [R1,#0x14]			   ; Store to Memory
ROM:400194CC 0B0 FF F7 B7 FF		     BL		     sub_4001943E			   ; Branch with Link
ROM:400194CC 0B0
ROM:400194D0 0B0 28 B9			     CBNZ	     R0, loc_400194DE			   ; Compare and Branch	on Non-Zero
ROM:400194D0
ROM:400194D2 0B0 DB F8 10 00		     LDR.W	     R0, [R11,#0x10]			   ; Load from Memory
ROM:400194D6 0B0 1E 99			     LDR	     R1, [SP,#0xB0+var_38]		   ; Load from Memory
ROM:400194D8 0B0 08 44			     ADD	     R0, R1				   ; Rd	= Op1 +	Op2
ROM:400194DA 0B0 CB F8 14 00		     STR.W	     R0, [R11,#0x14]			   ; Store to Memory
ROM:400194DA 0B0
ROM:400194DE
ROM:400194DE		     loc_400194DE							   ; CODE XREF:	sub_40019494+3Cj
ROM:400194DE 0B0 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:400194E0 0B0 04 2C			     CMP	     R4, #4				   ; Set cond. codes on	Op1 - Op2
ROM:400194E2 0B0 EB D3			     BCC	     loc_400194BC			   ; Branch
ROM:400194E2
ROM:400194E4 0B0 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400194E6 0B0 1D 90			     STR	     R0, [SP,#0xB0+var_3C]		   ; Store to Memory
ROM:400194E8 0B0 1C A9			     ADD	     R1, SP, #0xB0+var_40		   ; Rd	= Op1 +	Op2
ROM:400194EA 0B0 05 98			     LDR	     R0, [SP,#0xB0+var_9C]		   ; Load from Memory
ROM:400194EC 0B0 38 44			     ADD	     R0, R7				   ; Rd	= Op1 +	Op2
ROM:400194EE 0B0 1C 90			     STR	     R0, [SP,#0xB0+var_40]		   ; Store to Memory
ROM:400194F0 0B0 20 98			     LDR	     R0, [SP,#0xB0+var_30]		   ; Load from Memory
ROM:400194F2 0B0 C0 47			     BLX	     R8					   ; Branch with Link and Exchange (register indirect)
ROM:400194F2
ROM:400194F4 0B0 18 B1			     CBZ	     R0, loc_400194FE			   ; Compare and Branch	on Zero
ROM:400194F4
ROM:400194F6 0B0 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400194F6
ROM:400194F8
ROM:400194F8		     return								   ; CODE XREF:	sub_40019494+84j
ROM:400194F8 0B0 23 B0			     ADD	     SP, SP, #0x8C			   ; Rd	= Op1 +	Op2
ROM:400194FA 024 BD E8 F0 8F		     POP.W	     {R4-R11,PC}			   ; Pop registers
ROM:400194FA 024
ROM:400194FE		     ; ---------------------------------------------------------------------------
ROM:400194FE
ROM:400194FE		     loc_400194FE							   ; CODE XREF:	sub_40019494+60j
ROM:400194FE 0B0 1B 9B			     LDR	     R3, [SP,#0xB0+var_44]		   ; Load from Memory
ROM:40019500 0B0 15 9A			     LDR	     R2, [SP,#0xB0+var_5C]		   ; Load from Memory
ROM:40019502 0B0 0F 99			     LDR	     R1, [SP,#0xB0+var_74]		   ; Load from Memory
ROM:40019504 0B0 8D E8 0E 00		     STMEA.W	     SP, {R1-R3}			   ; Store Block to Memory
ROM:40019508 0B0 B9 F8 00 00		     LDRH.W	     R0, [R9]				   ; arg_1
ROM:4001950C 0B0 09 9B			     LDR	     R3, [SP,#0xB0+var_8C]		   ; arg_4
ROM:4001950E 0B0 2C 9A			     LDR	     R2, [SP,#0xB0+arg_0]		   ; arg_3
ROM:40019510 0B0 20 99			     LDR	     R1, [SP,#0xB0+var_30]		   ; arg_2
ROM:40019512 0B0 FC F7 79 FA		     BL		     parse_CH_table			   ; Branch with Link
ROM:40019512 0B0
ROM:40019516 0B0 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019518 0B0 EE E7			     B		     return				   ; Branch
ROM:40019518
ROM:40019518		     ; End of function sub_40019494
ROM:40019518
ROM:40019518		     ; ---------------------------------------------------------------------------
ROM:4001951A 00	00			     DCW 0
ROM:4001951C 00	80 20 40     off_4001951C    DCD downloaded_image+0x8000			   ; DATA XREF:	sub_40019494+8r
ROM:40019520
ROM:40019520		     ; =============== S U B R O U T I N E =======================================
ROM:40019520
ROM:40019520
ROM:40019520		     sub_40019520							   ; CODE XREF:	ROM:40016DAAp
ROM:40019520
ROM:40019520		     var_2C	     = -0x2C
ROM:40019520		     var_20	     = -0x20
ROM:40019520		     var_1D	     = -0x1D
ROM:40019520		     var_17	     = -0x17
ROM:40019520
ROM:40019520 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40019522 010 06 46			     MOV	     R6, R0				   ; Rd	= Op2
ROM:40019524 010 85 69			     LDR	     R5, [R0,#0x18]			   ; Load from Memory
ROM:40019526 010 88 B0			     SUB	     SP, SP, #0x20			   ; Rd	= Op1 -	Op2
ROM:40019528 030 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001952A 030 20 35			     ADDS	     R5, #0x20 ; ' '			   ; Rd	= Op1 +	Op2
ROM:4001952C 030 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:4001952E 030 CD E9 02 05		     STRD.W	     R0, R5, [SP,#8]			   ; Store pair	of registers
ROM:4001952E 030
ROM:40019532
ROM:40019532		     loc_40019532							   ; CODE XREF:	sub_40019520+44j
ROM:40019532 030 20 02			     LSLS	     R0, R4, #8				   ; Logical Shift Left
ROM:40019534 030 01 90			     STR	     R0, [SP,#0x30+var_2C]		   ; Store to Memory
ROM:40019536 030 01 A9			     ADD	     R1, SP, #0x30+var_2C		   ; Rd	= Op1 +	Op2
ROM:40019538 030 30 46			     MOV	     R0, R6				   ; Rd	= Op2
ROM:4001953A 030 00 F0 61 F9		     BL		     mmc_do_something_1			   ; Branch with Link
ROM:4001953A 030
ROM:4001953E 030 90 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:4001953E
ROM:40019540 030 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019542 030 04 AA			     ADD	     R2, SP, #0x30+var_20		   ; Rd	= Op1 +	Op2
ROM:40019544 030 29 46			     MOV	     R1, R5				   ; Rd	= Op2
ROM:40019546 030 FE F7 2F FE		     BL		     search_for_sect_name		   ; Branch with Link
ROM:40019546 030
ROM:4001954A 030 9D F8 13 00		     LDRB.W	     R0, [SP,#0x30+var_1D]		   ; Load from Memory
ROM:4001954E 030 FF 28			     CMP	     R0, #0xFF				   ; Set cond. codes on	Op1 - Op2
ROM:40019550 030 03 D1			     BNE	     return_0				   ; Branch
ROM:40019550
ROM:40019552 030 9D F8 19 00		     LDRB.W	     R0, [SP,#0x30+var_17]		   ; Load from Memory
ROM:40019556 030 FF 28			     CMP	     R0, #0xFF				   ; Set cond. codes on	Op1 - Op2
ROM:40019558 030 02 D0			     BEQ	     loc_40019560			   ; Branch
ROM:40019558
ROM:4001955A
ROM:4001955A		     return_0								   ; CODE XREF:	sub_40019520+30j
ROM:4001955A 030 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001955A
ROM:4001955C
ROM:4001955C		     return								   ; CODE XREF:	sub_40019520+48j
ROM:4001955C 030 08 B0			     ADD	     SP, SP, #0x20			   ; Rd	= Op1 +	Op2
ROM:4001955E 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:4001955E
ROM:40019560		     ; ---------------------------------------------------------------------------
ROM:40019560
ROM:40019560		     loc_40019560							   ; CODE XREF:	sub_40019520+38j
ROM:40019560 030 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:40019562 030 02 2C			     CMP	     R4, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40019564 030 E5 D3			     BCC	     loc_40019532			   ; Branch
ROM:40019564
ROM:40019566
ROM:40019566		     return_1								   ; CODE XREF:	sub_40019520+1Ej
ROM:40019566 030 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019568 030 F8 E7			     B		     return				   ; Branch
ROM:40019568
ROM:40019568		     ; End of function sub_40019520
ROM:40019568
ROM:40019568		     ; ---------------------------------------------------------------------------
ROM:4001956A 00	00			     DCW 0
ROM:4001956C
ROM:4001956C		     ; =============== S U B R O U T I N E =======================================
ROM:4001956C
ROM:4001956C
ROM:4001956C		     mmc_something_2_0							   ; CODE XREF:	ROM:40016DA2p
ROM:4001956C
ROM:4001956C		     var_21C	     = -0x21C
ROM:4001956C		     var_1C	     = -0x1C
ROM:4001956C
ROM:4001956C 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:4001956E 00C 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:40019570 00C 40 68			     LDR	     R0, [R0,#4]			   ; Load from Memory
ROM:40019572 00C 01 25			     MOVS	     R5, #1				   ; Rd	= Op2
ROM:40019574 00C AD F5 05 7D		     SUB.W	     SP, SP, #0x214			   ; Rd	= Op1 -	Op2
ROM:40019578 220 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001957A 220 2D D1			     BNE	     loc_400195D8			   ; Branch
ROM:4001957A
ROM:4001957C 220 A0 69			     LDR	     R0, [R4,#0x18]			   ; Load from Memory
ROM:4001957E 220 20 49			     LDR	     R1, =0x371A0000			   ; Load from Memory
ROM:40019580 220 81 AB			     ADD	     R3, SP, #0x220+var_1C		   ; Rd	= Op1 +	Op2
ROM:40019582 220 02 04			     LSLS	     R2, R0, #0x10			   ; Logical Shift Left
ROM:40019584 220 20 68			     LDR	     R0, [R4]				   ; offset
ROM:40019586 220 FD F7 FF FC		     BL		     mmc_do_something			   ; Branch with Link
ROM:40019586 220
ROM:4001958A 220 78 BB			     CBNZ	     R0, return_1_			   ; Compare and Branch	on Non-Zero
ROM:4001958A
ROM:4001958C 220 20 68			     LDR	     R0, [R4]				   ; offset
ROM:4001958E 220 FD F7 41 FC		     BL		     mms_some_8				   ; Branch with Link
ROM:4001958E 220
ROM:40019592 220 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:40019594 220 1B 49			     LDR	     R1, =0x333A0010			   ; Load from Memory
ROM:40019596 220 81 AB			     ADD	     R3, SP, #0x220+var_1C		   ; Rd	= Op1 +	Op2
ROM:40019598 220 20 68			     LDR	     R0, [R4]				   ; offset
ROM:4001959A 220 FD F7 F5 FC		     BL		     mmc_do_something			   ; Branch with Link
ROM:4001959A 220
ROM:4001959E 220 28 BB			     CBNZ	     R0, return_1_			   ; Compare and Branch	on Non-Zero
ROM:4001959E
ROM:400195A0 220 20 68			     LDR	     R0, [R4]				   ; offset
ROM:400195A2 220 01 A9			     ADD	     R1, SP, #0x220+var_21C		   ; Rd	= Op1 +	Op2
ROM:400195A4 220 FD F7 C2 FC		     BL		     mmc_do_something_0			   ; Branch with Link
ROM:400195A4 220
ROM:400195A8 220 00 BB			     CBNZ	     R0, return_1_			   ; Compare and Branch	on Non-Zero
ROM:400195A8
ROM:400195AA 220 20 68			     LDR	     R0, [R4]				   ; offset
ROM:400195AC 220 FD F7 42 FC		     BL		     mmc_something_0			   ; Branch with Link
ROM:400195AC 220
ROM:400195B0 220 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400195B2 220 20 61			     STR	     R0, [R4,#0x10]			   ; Store to Memory
ROM:400195B4 220 01 98			     LDR	     R0, [SP,#0x220+var_21C]		   ; Load from Memory
ROM:400195B6 220 00 0A			     LSRS	     R0, R0, #8				   ; Logical Shift Right
ROM:400195B8 220 C0 07			     LSLS	     R0, R0, #0x1F			   ; Logical Shift Left
ROM:400195BA 220 00 D0			     BEQ	     loc_400195BE			   ; Branch
ROM:400195BA
ROM:400195BC 220 25 61			     STR	     R5, [R4,#0x10]			   ; Store to Memory
ROM:400195BC
ROM:400195BE
ROM:400195BE		     loc_400195BE							   ; CODE XREF:	mmc_something_2_0+4Ej
ROM:400195BE 220 01 98			     LDR	     R0, [SP,#0x220+var_21C]		   ; Load from Memory
ROM:400195C0 220 00 0A			     LSRS	     R0, R0, #8				   ; Logical Shift Right
ROM:400195C2 220 40 07			     LSLS	     R0, R0, #0x1D			   ; Logical Shift Left
ROM:400195C4 220 03 D5			     BPL	     loc_400195CE			   ; Branch
ROM:400195C4
ROM:400195C6 220 20 69			     LDR	     R0, [R4,#0x10]			   ; Load from Memory
ROM:400195C8 220 40 F0 02 00		     ORR.W	     R0, R0, #2				   ; Rd	= Op1 |	Op2
ROM:400195CC 220 20 61			     STR	     R0, [R4,#0x10]			   ; Store to Memory
ROM:400195CC
ROM:400195CE
ROM:400195CE		     loc_400195CE							   ; CODE XREF:	mmc_something_2_0+58j
ROM:400195CE 220 01 98			     LDR	     R0, [SP,#0x220+var_21C]		   ; Load from Memory
ROM:400195D0 220 00 F0 0F 00		     AND.W	     R0, R0, #0xF			   ; Rd	= Op1 &	Op2
ROM:400195D4 220 A0 60			     STR	     R0, [R4,#8]			   ; Store to Memory
ROM:400195D6 220 0C E0			     B		     return_0				   ; Branch
ROM:400195D6
ROM:400195D8		     ; ---------------------------------------------------------------------------
ROM:400195D8
ROM:400195D8		     loc_400195D8							   ; CODE XREF:	mmc_something_2_0+Ej
ROM:400195D8 220 A0 68			     LDR	     R0, [R4,#8]			   ; Load from Memory
ROM:400195DA 220 05 28			     CMP	     R0, #5				   ; switch 5 cases
ROM:400195DC 220 0D D2			     BCS	     def_400195DE			   ; default
ROM:400195DC
ROM:400195DE 220 DF E8 00 F0		     TBB.W	     [PC,R0]				   ; switch jump
ROM:400195DE 220
ROM:400195DE		     ; ---------------------------------------------------------------------------
ROM:400195E2 220 03	     jpt_400195DE    DCB 3						   ; jump table	for switch statement
ROM:400195E3 220 03			     DCB 3
ROM:400195E4 220 03			     DCB 3
ROM:400195E5 220 03			     DCB 3
ROM:400195E6 220 06			     DCB 6
ROM:400195E7 220 00			     ALIGN 2
ROM:400195E8
ROM:400195E8		     loc_400195E8							   ; CODE XREF:	mmc_something_2_0+72j
ROM:400195E8 220 25 61			     STR	     R5, [R4,#0x10]			   ; jumptable 000195DE	cases 0-3
ROM:400195E8											   ; jumptable 400195DE	cases 0-3
ROM:400195EA 220 02 E0			     B		     return_0				   ; Branch
ROM:400195EA
ROM:400195EC		     ; ---------------------------------------------------------------------------
ROM:400195EC
ROM:400195EC		     return_1_								   ; CODE XREF:	mmc_something_2_0+1Ej
ROM:400195EC											   ; mmc_something_2_0+32j ...
ROM:400195EC 220 05 E0			     B		     def_400195DE			   ; default
ROM:400195EC
ROM:400195EE		     ; ---------------------------------------------------------------------------
ROM:400195EE
ROM:400195EE		     loc_400195EE							   ; CODE XREF:	mmc_something_2_0+72j
ROM:400195EE 220 07 20			     MOVS	     R0, #7				   ; jumptable 000195DE	case 4
ROM:400195EE											   ; jumptable 400195DE	case 4
ROM:400195F0 220 20 61			     STR	     R0, [R4,#0x10]			   ; Store to Memory
ROM:400195F0
ROM:400195F2
ROM:400195F2		     return_0								   ; CODE XREF:	mmc_something_2_0+6Aj
ROM:400195F2											   ; mmc_something_2_0+7Ej
ROM:400195F2 220 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400195F2
ROM:400195F4
ROM:400195F4		     return								   ; CODE XREF:	mmc_something_2_0+90j
ROM:400195F4 220 0D F5 05 7D		     ADD.W	     SP, SP, #0x214			   ; Rd	= Op1 +	Op2
ROM:400195F8 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:400195F8
ROM:400195FA		     ; ---------------------------------------------------------------------------
ROM:400195FA
ROM:400195FA		     def_400195DE							   ; CODE XREF:	mmc_something_2_0+70j
ROM:400195FA											   ; mmc_something_2_0:return_1_j
ROM:400195FA 220 01 20			     MOVS	     R0, #1				   ; default
ROM:400195FC 220 FA E7			     B		     return				   ; Branch
ROM:400195FC
ROM:400195FC		     ; End of function mmc_something_2_0
ROM:400195FC
ROM:400195FC		     ; ---------------------------------------------------------------------------
ROM:400195FE 00	00			     DCW 0
ROM:40019600 00	00 1A 37     dword_40019600  DCD 0x371A0000					   ; DATA XREF:	mmc_something_2_0+12r
ROM:40019604 10	00 3A 33     dword_40019604  DCD 0x333A0010					   ; DATA XREF:	mmc_something_2_0+28r
ROM:40019608
ROM:40019608		     ; =============== S U B R O U T I N E =======================================
ROM:40019608
ROM:40019608
ROM:40019608		     mmc_something_2_1							   ; CODE XREF:	ROM:loc_40016D98p
ROM:40019608
ROM:40019608		     var_14C	     = -0x14C
ROM:40019608		     var_20	     = -0x20
ROM:40019608
ROM:40019608 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:4001960A 010 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:4001960C 010 C0 68			     LDR	     R0, [R0,#0xC]			   ; Load from Memory
ROM:4001960E 010 AD F5 04 7D		     SUB.W	     SP, SP, #0x210			   ; Rd	= Op1 -	Op2
ROM:40019612 220 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40019614 220 1C D1			     BNE	     loc_40019650			   ; Branch
ROM:40019614
ROM:40019616 220 60 68			     LDR	     R0, [R4,#4]			   ; Load from Memory
ROM:40019618 220 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001961A 220 06 D1			     BNE	     loc_4001962A			   ; Branch
ROM:4001961A
ROM:4001961C 220 48 68			     LDR	     R0, [R1,#4]			   ; Load from Memory
ROM:4001961E 220 02 0C			     LSRS	     R2, R0, #0x10			   ; Logical Shift Right
ROM:40019620 220 88 68			     LDR	     R0, [R1,#8]			   ; Load from Memory
ROM:40019622 220 42 EA 00 40		     ORR.W	     R0, R2, R0,LSL#16			   ; Rd	= Op1 |	Op2
ROM:40019626 220 80 02			     LSLS	     R0, R0, #0xA			   ; Logical Shift Left
ROM:40019628 220 28 E0			     B		     loc_4001967C			   ; Branch
ROM:40019628
ROM:4001962A		     ; ---------------------------------------------------------------------------
ROM:4001962A
ROM:4001962A		     loc_4001962A							   ; CODE XREF:	mmc_something_2_1+12j
ROM:4001962A 220 18 49			     LDR	     R1, =0x83A0010			   ; Load from Memory
ROM:4001962C 220 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:4001962E 220 20 68			     LDR	     R0, [R4]				   ; offset
ROM:40019630 220 80 AB			     ADD	     R3, SP, #0x220+var_20		   ; Rd	= Op1 +	Op2
ROM:40019632 220 FD F7 A9 FC		     BL		     mmc_do_something			   ; Branch with Link
ROM:40019632 220
ROM:40019636 220 18 BB			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40019636
ROM:40019638 220 20 68			     LDR	     R0, [R4]				   ; offset
ROM:4001963A 220 69 46			     MOV	     R1, SP				   ; Rd	= Op2
ROM:4001963C 220 FD F7 76 FC		     BL		     mmc_do_something_0			   ; Branch with Link
ROM:4001963C 220
ROM:40019640 220 F0 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40019640
ROM:40019642 220 35 98			     LDR	     R0, [SP,#0x220+var_14C]		   ; Load from Memory
ROM:40019644 220 60 61			     STR	     R0, [R4,#0x14]			   ; Store to Memory
ROM:40019646 220 F8 B9			     CBNZ	     R0, return_0			   ; Compare and Branch	on Non-Zero
ROM:40019646
ROM:40019648 220 4F F4 00 00		     MOV.W	     R0, #0x800000			   ; Rd	= Op2
ROM:4001964C 220 60 61			     STR	     R0, [R4,#0x14]			   ; Store to Memory
ROM:4001964E 220 1B E0			     B		     return_0				   ; Branch
ROM:4001964E
ROM:40019650		     ; ---------------------------------------------------------------------------
ROM:40019650
ROM:40019650		     loc_40019650							   ; CODE XREF:	mmc_something_2_1+Cj
ROM:40019650 220 88 68			     LDR	     R0, [R1,#8]			   ; Load from Memory
ROM:40019652 220 C0 F3 03 42		     UBFX.W	     R2, R0, #0x10, #4			   ; Unsigned Bit Field	Extract
ROM:40019656 220 0C 2A			     CMP	     R2, #0xC				   ; Set cond. codes on	Op1 - Op2
ROM:40019658 220 12 D2			     BCS	     return_1				   ; Branch
ROM:40019658
ROM:4001965A 220 49 68			     LDR	     R1, [R1,#4]			   ; Load from Memory
ROM:4001965C 220 01 25			     MOVS	     R5, #1				   ; Rd	= Op2
ROM:4001965E 220 C0 F3 09 00		     UBFX.W	     R0, R0, #0, #0xA			   ; Unsigned Bit Field	Extract
ROM:40019662 220 C1 F3 C2 36		     UBFX.W	     R6, R1, #0xF, #3			   ; Unsigned Bit Field	Extract
ROM:40019666 220 B6 1C			     ADDS	     R6, R6, #2				   ; Rd	= Op1 +	Op2
ROM:40019668 220 89 0F			     LSRS	     R1, R1, #0x1E			   ; Logical Shift Right
ROM:4001966A 220 41 EA 80 00		     ORR.W	     R0, R1, R0,LSL#2			   ; Rd	= Op1 |	Op2
ROM:4001966E 220 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40019670 220 05 FA 06 F3		     LSL.W	     R3, R5, R6				   ; Logical Shift Left
ROM:40019674 220 95 40			     LSLS	     R5, R2				   ; Logical Shift Left
ROM:40019676 220 58 43			     MULS	     R0, R3				   ; Multiply
ROM:40019678 220 68 43			     MULS	     R0, R5				   ; Multiply
ROM:4001967A 220 40 0A			     LSRS	     R0, R0, #9				   ; Logical Shift Right
ROM:4001967A
ROM:4001967C
ROM:4001967C		     loc_4001967C							   ; CODE XREF:	mmc_something_2_1+20j
ROM:4001967C 220 60 61			     STR	     R0, [R4,#0x14]			   ; Store to Memory
ROM:4001967E 220 18 B9			     CBNZ	     R0, return_0			   ; Compare and Branch	on Non-Zero
ROM:4001967E
ROM:40019680
ROM:40019680		     return_1								   ; CODE XREF:	mmc_something_2_1+2Ej
ROM:40019680											   ; mmc_something_2_1+38j ...
ROM:40019680 220 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019680
ROM:40019682
ROM:40019682		     return								   ; CODE XREF:	mmc_something_2_1+82j
ROM:40019682 220 0D F5 04 7D		     ADD.W	     SP, SP, #0x210			   ; Rd	= Op1 +	Op2
ROM:40019686 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40019686
ROM:40019688		     ; ---------------------------------------------------------------------------
ROM:40019688
ROM:40019688		     return_0								   ; CODE XREF:	mmc_something_2_1+3Ej
ROM:40019688											   ; mmc_something_2_1+46j ...
ROM:40019688 220 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001968A 220 FA E7			     B		     return				   ; Branch
ROM:4001968A
ROM:4001968A		     ; End of function mmc_something_2_1
ROM:4001968A
ROM:4001968A		     ; ---------------------------------------------------------------------------
ROM:4001968C 10	00 3A 08     dword_4001968C  DCD 0x83A0010					   ; DATA XREF:	mmc_something_2_1:loc_4001962Ar
ROM:40019690
ROM:40019690		     ; =============== S U B R O U T I N E =======================================
ROM:40019690
ROM:40019690
ROM:40019690		     mmc_something_2_2							   ; CODE XREF:	ROM:40016CE6p
ROM:40019690
ROM:40019690		     var_38	     = -0x38
ROM:40019690
ROM:40019690 000 2D E9 FF 5F		     PUSH.W	     {R0-R12,LR}			   ; Push registers
ROM:40019694 038 00 25			     MOVS	     R5, #0				   ; Rd	= Op2
ROM:40019696 038 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:40019698 038 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:4001969A 038 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:4001969C 038 2A 46			     MOV	     R2, R5				   ; Rd	= Op2
ROM:4001969E 038 FD F7 DF FC		     BL		     mmc_some_10			   ; Branch with Link
ROM:4001969E 038
ROM:400196A2 038 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400196A4 038 5C D1			     BNE	     loc_40019760			   ; Branch
ROM:400196A4
ROM:400196A6 038 41 F2 34 20		     MOVW	     R0, #0x1234			   ; Rd	= Op2
ROM:400196AA 038 A0 61			     STR	     R0, [R4,#0x18]			   ; Store to Memory
ROM:400196AC 038 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:400196AE 038 20 68			     LDR	     R0, [R4]				   ; offset
ROM:400196B0 038 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:400196B2 038 2A 46			     MOV	     R2, R5				   ; Rd	= Op2
ROM:400196B4 038 FD F7 68 FC		     BL		     mmc_do_something			   ; Branch with Link
ROM:400196B4 038
ROM:400196B8 038 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:400196BA 038 51 D1			     BNE	     loc_40019760			   ; Branch
ROM:400196BA
ROM:400196BC 038 20 68			     LDR	     R0, [R4]				   ; offset
ROM:400196BE 038 48 49			     LDR	     R1, =0x81A0000			   ; Load from Memory
ROM:400196C0 038 4F F4 D5 72		     MOV.W	     R2, #0x1AA				   ; Rd	= Op2
ROM:400196C4 038 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:400196C6 038 FD F7 5F FC		     BL		     mmc_do_something			   ; Branch with Link
ROM:400196C6 038
ROM:400196CA 038 10 B9			     CBNZ	     R0, loc_400196D2			   ; Compare and Branch	on Non-Zero
ROM:400196CA
ROM:400196CC 038 4F F0 80 45		     MOV.W	     R5, #OMAP3430_IVA_INTC_BASE	   ; Rd	= Op2
ROM:400196D0 038 00 E0			     B		     loc_400196D4			   ; Branch
ROM:400196D0
ROM:400196D2		     ; ---------------------------------------------------------------------------
ROM:400196D2
ROM:400196D2		     loc_400196D2							   ; CODE XREF:	mmc_something_2_2+3Aj
ROM:400196D2 038 00 25			     MOVS	     R5, #0				   ; Rd	= Op2
ROM:400196D2
ROM:400196D4
ROM:400196D4		     loc_400196D4							   ; CODE XREF:	mmc_something_2_2+40j
ROM:400196D4 038 DF F8 0C B1		     LDR.W	     R11, =0x371A0000			   ; Load from Memory
ROM:400196D8 038 20 68			     LDR	     R0, [R4]				   ; offset
ROM:400196DA 038 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:400196DC 038 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:400196DE 038 59 46			     MOV	     R1, R11				   ; Rd	= Op2
ROM:400196E0 038 FD F7 52 FC		     BL		     mmc_do_something			   ; Branch with Link
ROM:400196E0 038
ROM:400196E4 038 01 27			     MOVS	     R7, #1				   ; Rd	= Op2
ROM:400196E6 038 4F F0 00 08		     MOV.W	     R8, #0				   ; Rd	= Op2
ROM:400196EA 038 38 B9			     CBNZ	     R0, loc_400196FC			   ; Compare and Branch	on Non-Zero
ROM:400196EA
ROM:400196EC 038 03 20			     MOVS	     R0, #3				   ; Rd	= Op2
ROM:400196EE 038 67 60			     STR	     R7, [R4,#4]			   ; Store to Memory
ROM:400196F0 038 20 61			     STR	     R0, [R4,#0x10]			   ; Store to Memory
ROM:400196F2 038 3D 48			     LDR	     R0, =0xFF8000			   ; Load from Memory
ROM:400196F4 038 DF F8 F4 90		     LDR.W	     R9, =0x29020000			   ; Load from Memory
ROM:400196F8 038 05 43			     ORRS	     R5, R0				   ; Rd	= Op1 |	Op2
ROM:400196FA 038 09 E0			     B		     loc_40019710			   ; Branch
ROM:400196FA
ROM:400196FC		     ; ---------------------------------------------------------------------------
ROM:400196FC
ROM:400196FC		     loc_400196FC							   ; CODE XREF:	mmc_something_2_2+5Aj
ROM:400196FC 038 C4 F8 04 80		     STR.W	     R8, [R4,#4]			   ; Store to Memory
ROM:40019700 038 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:40019702 038 27 61			     STR	     R7, [R4,#0x10]			   ; Store to Memory
ROM:40019704 038 4F F0 81 79		     MOV.W	     R9, #0x1020000			   ; Rd	= Op2
ROM:40019708 038 39 4D			     LDR	     R5, =0x40FF8000			   ; Load from Memory
ROM:4001970A 038 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:4001970C 038 FD F7 E2 FC		     BL		     mmc_some_9				   ; Branch with Link
ROM:4001970C 038
ROM:40019710
ROM:40019710		     loc_40019710							   ; CODE XREF:	mmc_something_2_2+6Aj
ROM:40019710 038 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:40019712 038 20 68			     LDR	     R0, [R4]				   ; offset
ROM:40019714 038 2A 46			     MOV	     R2, R5				   ; Rd	= Op2
ROM:40019716 038 49 46			     MOV	     R1, R9				   ; Rd	= Op2
ROM:40019718 038 FD F7 36 FC		     BL		     mmc_do_something			   ; Branch with Link
ROM:40019718 038
ROM:4001971C 038 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001971E 038 51 D1			     BNE	     return_1				   ; Branch
ROM:4001971E
ROM:40019720 038 00 98			     LDR	     R0, [SP,#0x38+var_38]		   ; Load from Memory
ROM:40019722 038 DF F8 D0 A0		     LDR.W	     R10, =TIMER_32K_BASE		   ; Load from Memory
ROM:40019726 038 DA F8 10 60		     LDR.W	     R6, [R10,#0x10]			   ; Load from Memory
ROM:4001972A 038 4F F4 00 4B		     MOV.W	     R11, #0x8000			   ; Rd	= Op2
ROM:4001972E 038 10 E0			     B		     loc_40019752			   ; Branch
ROM:4001972E
ROM:40019730		     ; ---------------------------------------------------------------------------
ROM:40019730
ROM:40019730		     loc_40019730							   ; CODE XREF:	mmc_something_2_2+CEj
ROM:40019730 038 60 68			     LDR	     R0, [R4,#4]			   ; Load from Memory
ROM:40019732 038 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40019734 038 05 D1			     BNE	     loc_40019742			   ; Branch
ROM:40019734
ROM:40019736 038 20 68			     LDR	     R0, [R4]				   ; offset
ROM:40019738 038 2A 49			     LDR	     R1, =0x371A0000			   ; Load from Memory
ROM:4001973A 038 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:4001973C 038 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:4001973E 038 FD F7 23 FC		     BL		     mmc_do_something			   ; Branch with Link
ROM:4001973E 038
ROM:40019742
ROM:40019742		     loc_40019742							   ; CODE XREF:	mmc_something_2_2+A4j
ROM:40019742 038 20 68			     LDR	     R0, [R4]				   ; offset
ROM:40019744 038 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:40019746 038 2A 46			     MOV	     R2, R5				   ; Rd	= Op2
ROM:40019748 038 49 46			     MOV	     R1, R9				   ; Rd	= Op2
ROM:4001974A 038 FD F7 1D FC		     BL		     mmc_do_something			   ; Branch with Link
ROM:4001974A 038
ROM:4001974E 038 38 B9			     CBNZ	     R0, loc_40019760			   ; Compare and Branch	on Non-Zero
ROM:4001974E
ROM:40019750 038 00 98			     LDR	     R0, [SP,#0x38+var_38]		   ; Load from Memory
ROM:40019750
ROM:40019752
ROM:40019752		     loc_40019752							   ; CODE XREF:	mmc_something_2_2+9Ej
ROM:40019752 038 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019754 038 05 DB			     BLT	     loc_40019762			   ; Branch
ROM:40019754
ROM:40019756 038 DA F8 10 00		     LDR.W	     R0, [R10,#0x10]			   ; Load from Memory
ROM:4001975A 038 80 1B			     SUBS	     R0, R0, R6				   ; Rd	= Op1 -	Op2
ROM:4001975C 038 58 45			     CMP	     R0, R11				   ; Set cond. codes on	Op1 - Op2
ROM:4001975E 038 E7 D3			     BCC	     loc_40019730			   ; Branch
ROM:4001975E
ROM:40019760
ROM:40019760		     loc_40019760							   ; CODE XREF:	mmc_something_2_2+14j
ROM:40019760											   ; mmc_something_2_2+2Aj ...
ROM:40019760 038 30 E0			     B		     return_1				   ; Branch
ROM:40019760
ROM:40019762		     ; ---------------------------------------------------------------------------
ROM:40019762
ROM:40019762		     loc_40019762							   ; CODE XREF:	mmc_something_2_2+C4j
ROM:40019762 038 61 68			     LDR	     R1, [R4,#4]			   ; Load from Memory
ROM:40019764 038 51 B9			     CBNZ	     R1, loc_4001977C			   ; Compare and Branch	on Non-Zero
ROM:40019764
ROM:40019766 038 C0 F3 41 71		     UBFX.W	     R1, R0, #0x1D, #2			   ; Unsigned Bit Field	Extract
ROM:4001976A 038 02 29			     CMP	     R1, #2				   ; Set cond. codes on	Op1 - Op2
ROM:4001976C 038 01 D1			     BNE	     loc_40019772			   ; Branch
ROM:4001976C
ROM:4001976E 038 E7 60			     STR	     R7, [R4,#0xC]			   ; Store to Memory
ROM:40019770 038 01 E0			     B		     loc_40019776			   ; Branch
ROM:40019770
ROM:40019772		     ; ---------------------------------------------------------------------------
ROM:40019772
ROM:40019772		     loc_40019772							   ; CODE XREF:	mmc_something_2_2+DCj
ROM:40019772 038 C4 F8 0C 80		     STR.W	     R8, [R4,#0xC]			   ; Store to Memory
ROM:40019772 038
ROM:40019776
ROM:40019776		     loc_40019776							   ; CODE XREF:	mmc_something_2_2+E0j
ROM:40019776 038 20 F0 C0 40		     BIC.W	     R0, R0, #0x60000000		   ; Rd	= Op1 &	~Op2
ROM:4001977A 038 07 E0			     B		     loc_4001978C			   ; Branch
ROM:4001977A
ROM:4001977C		     ; ---------------------------------------------------------------------------
ROM:4001977C
ROM:4001977C		     loc_4001977C							   ; CODE XREF:	mmc_something_2_2+D4j
ROM:4001977C 038 41 00			     LSLS	     R1, R0, #1				   ; Logical Shift Left
ROM:4001977E 038 01 D5			     BPL	     loc_40019784			   ; Branch
ROM:4001977E
ROM:40019780 038 E7 60			     STR	     R7, [R4,#0xC]			   ; Store to Memory
ROM:40019782 038 01 E0			     B		     loc_40019788			   ; Branch
ROM:40019782
ROM:40019784		     ; ---------------------------------------------------------------------------
ROM:40019784
ROM:40019784		     loc_40019784							   ; CODE XREF:	mmc_something_2_2+EEj
ROM:40019784 038 C4 F8 0C 80		     STR.W	     R8, [R4,#0xC]			   ; Store to Memory
ROM:40019784 038
ROM:40019788
ROM:40019788		     loc_40019788							   ; CODE XREF:	mmc_something_2_2+F2j
ROM:40019788 038 20 F0 80 40		     BIC.W	     R0, R0, #OMAP3430_IVA_INTC_BASE	   ; Rd	= Op1 &	~Op2
ROM:40019788 038
ROM:4001978C
ROM:4001978C		     loc_4001978C							   ; CODE XREF:	mmc_something_2_2+EAj
ROM:4001978C 038 20 F0 00 40		     BIC.W	     R0, R0, #0x80000000		   ; Rd	= Op1 &	~Op2
ROM:40019790 038 28 42			     TST	     R0, R5				   ; Set cond. codes on	Op1 & Op2
ROM:40019792 038 17 D0			     BEQ	     return_1				   ; Branch
ROM:40019792
ROM:40019794 038 20 68			     LDR	     R0, [R4]				   ; offset
ROM:40019796 038 18 49			     LDR	     R1, =0x2090000			   ; Load from Memory
ROM:40019798 038 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:4001979A 038 2A 46			     MOV	     R2, R5				   ; Rd	= Op2
ROM:4001979C 038 FD F7 F4 FB		     BL		     mmc_do_something			   ; Branch with Link
ROM:4001979C 038
ROM:400197A0 038 80 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:400197A0
ROM:400197A2 038 16 49			     LDR	     R1, =0x31A0000			   ; Load from Memory
ROM:400197A4 038 60 68			     LDR	     R0, [R4,#4]			   ; Load from Memory
ROM:400197A6 038 38 B9			     CBNZ	     R0, loc_400197B8			   ; Compare and Branch	on Non-Zero
ROM:400197A6
ROM:400197A8 038 A0 69			     LDR	     R0, [R4,#0x18]			   ; Load from Memory
ROM:400197AA 038 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:400197AC 038 02 04			     LSLS	     R2, R0, #0x10			   ; Logical Shift Left
ROM:400197AE 038 20 68			     LDR	     R0, [R4]				   ; offset
ROM:400197B0 038 FD F7 EA FB		     BL		     mmc_do_something			   ; Branch with Link
ROM:400197B0 038
ROM:400197B4 038 68 B1			     CBZ	     R0, loc_400197D2			   ; Compare and Branch	on Zero
ROM:400197B4
ROM:400197B6 038 05 E0			     B		     return_1				   ; Branch
ROM:400197B6
ROM:400197B8		     ; ---------------------------------------------------------------------------
ROM:400197B8
ROM:400197B8		     loc_400197B8							   ; CODE XREF:	mmc_something_2_2+116j
ROM:400197B8 038 20 68			     LDR	     R0, [R4]				   ; offset
ROM:400197BA 038 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:400197BC 038 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:400197BE 038 FD F7 E3 FB		     BL		     mmc_do_something			   ; Branch with Link
ROM:400197BE 038
ROM:400197C2 038 18 B1			     CBZ	     R0, loc_400197CC			   ; Compare and Branch	on Zero
ROM:400197C2
ROM:400197C4
ROM:400197C4		     return_1								   ; CODE XREF:	mmc_something_2_2+8Ej
ROM:400197C4											   ; mmc_something_2_2:loc_40019760j ...
ROM:400197C4 038 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:400197C4
ROM:400197C6
ROM:400197C6		     return								   ; CODE XREF:	mmc_something_2_2+14Cj
ROM:400197C6 038 04 B0			     ADD	     SP, SP, #0x10			   ; Rd	= Op1 +	Op2
ROM:400197C8 028 BD E8 F0 9F		     POP.W	     {R4-R12,PC}			   ; Pop registers
ROM:400197C8 028
ROM:400197CC		     ; ---------------------------------------------------------------------------
ROM:400197CC
ROM:400197CC		     loc_400197CC							   ; CODE XREF:	mmc_something_2_2+132j
ROM:400197CC 038 BD F8 02 00		     LDRH.W	     R0, [SP,#0x38+var_38+2]		   ; Load from Memory
ROM:400197D0 038 A0 61			     STR	     R0, [R4,#0x18]			   ; Store to Memory
ROM:400197D0
ROM:400197D2
ROM:400197D2		     loc_400197D2							   ; CODE XREF:	mmc_something_2_2+124j
ROM:400197D2 038 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:400197D4 038 20 68			     LDR	     R0, [R4]				   ; Load from Memory
ROM:400197D6 038 FD F7 7D FC		     BL		     mmc_some_9				   ; Branch with Link
ROM:400197D6 038
ROM:400197DA 038 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:400197DC 038 F3 E7			     B		     return				   ; Branch
ROM:400197DC
ROM:400197DC		     ; End of function mmc_something_2_2
ROM:400197DC
ROM:400197DC		     ; ---------------------------------------------------------------------------
ROM:400197DE 00	00			     DCW 0
ROM:400197E0 00	00 1A 08     dword_400197E0  DCD 0x81A0000					   ; DATA XREF:	mmc_something_2_2+2Er
ROM:400197E4 00	00 1A 37     dword_400197E4  DCD 0x371A0000					   ; DATA XREF:	mmc_something_2_2:loc_400196D4r
ROM:400197E4											   ; mmc_something_2_2+A8r
ROM:400197E8 00	80 FF 00     dword_400197E8  DCD 0xFF8000					   ; DATA XREF:	mmc_something_2_2+62r
ROM:400197EC 00	00 02 29     dword_400197EC  DCD 0x29020000					   ; DATA XREF:	mmc_something_2_2+64r
ROM:400197F0 00	80 FF 40     dword_400197F0  DCD 0x40FF8000					   ; DATA XREF:	mmc_something_2_2+78r
ROM:400197F4 00	00 32 48     dword_400197F4  DCD TIMER_32K_BASE					   ; DATA XREF:	mmc_something_2_2+92r
ROM:400197F8 00	00 09 02     dword_400197F8  DCD 0x2090000					   ; DATA XREF:	mmc_something_2_2+106r
ROM:400197FC 00	00 1A 03     dword_400197FC  DCD 0x31A0000					   ; DATA XREF:	mmc_something_2_2+112r
ROM:40019800
ROM:40019800		     ; =============== S U B R O U T I N E =======================================
ROM:40019800
ROM:40019800
ROM:40019800		     mmc_do_something_1							   ; CODE XREF:	mmc_get_data+4Ep
ROM:40019800											   ; sub_40019520+1Ap
ROM:40019800 000 7F B5			     PUSH	     {R0-R6,LR}				   ; Push registers
ROM:40019802 020 0D 46			     MOV	     R5, R1				   ; Rd	= Op2
ROM:40019804 020 84 69			     LDR	     R4, [R0,#0x18]			   ; Load from Memory
ROM:40019806 020 0A 68			     LDR	     R2, [R1]				   ; Load from Memory
ROM:40019808 020 E0 68			     LDR	     R0, [R4,#0xC]			   ; Load from Memory
ROM:4001980A 020 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001980C 020 00 D0			     BEQ	     loc_40019810			   ; Branch
ROM:4001980C
ROM:4001980E 020 52 02			     LSLS	     R2, R2, #9				   ; Logical Shift Left
ROM:4001980E
ROM:40019810
ROM:40019810		     loc_40019810							   ; CODE XREF:	mmc_do_something_1+Cj
ROM:40019810 020 07 49			     LDR	     R1, =0x113A0010			   ; Load from Memory
ROM:40019812 020 6B 46			     MOV	     R3, SP				   ; Rd	= Op2
ROM:40019814 020 20 68			     LDR	     R0, [R4]				   ; offset
ROM:40019816 020 FD F7 B7 FB		     BL		     mmc_do_something			   ; Branch with Link
ROM:40019816 020
ROM:4001981A 020 28 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:4001981A
ROM:4001981C 020 A9 68			     LDR	     R1, [R5,#8]			   ; Load from Memory
ROM:4001981E 020 20 68			     LDR	     R0, [R4]				   ; offset
ROM:40019820 020 FD F7 84 FB		     BL		     mmc_do_something_0			   ; Branch with Link
ROM:40019820 020
ROM:40019824 020 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019826 020 00 D0			     BEQ	     return				   ; Branch
ROM:40019826
ROM:40019828
ROM:40019828		     return_1								   ; CODE XREF:	mmc_do_something_1+1Aj
ROM:40019828 020 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019828
ROM:4001982A
ROM:4001982A		     return								   ; CODE XREF:	mmc_do_something_1+26j
ROM:4001982A 020 04 B0			     ADD	     SP, SP, #0x10			   ; Rd	= Op1 +	Op2
ROM:4001982C 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:4001982C
ROM:4001982C		     ; End of function mmc_do_something_1
ROM:4001982C
ROM:4001982C		     ; ---------------------------------------------------------------------------
ROM:4001982E 00	00			     DCW 0
ROM:40019830 10	00 3A 11     dword_40019830  DCD 0x113A0010					   ; DATA XREF:	mmc_do_something_1:loc_40019810r
ROM:40019834
ROM:40019834		     ; =============== S U B R O U T I N E =======================================
ROM:40019834
ROM:40019834
ROM:40019834		     sub_40019834							   ; CODE XREF:	nand_some_0+6Ap
ROM:40019834 000 03 68			     LDR	     R3, [R0]				   ; Load from Memory
ROM:40019836 000 21 F0 01 00		     BIC.W	     R0, R1, #1				   ; Rd	= Op1 &	~Op2
ROM:4001983A 000 04 E0			     B		     loc_40019846			   ; Branch
ROM:4001983A
ROM:4001983C		     ; ---------------------------------------------------------------------------
ROM:4001983C
ROM:4001983C		     loc_4001983C							   ; CODE XREF:	sub_40019834+14j
ROM:4001983C 000 19 88			     LDRH	     R1, [R3]				   ; Load from Memory
ROM:4001983E 000 80 1E			     SUBS	     R0, R0, #2				   ; Rd	= Op1 -	Op2
ROM:40019840 000 80 B2			     UXTH	     R0, R0				   ; Unsigned extend halfword to word
ROM:40019842 000 22 F8 02 1B		     STRH.W	     R1, [R2],#2			   ; Store to Memory
ROM:40019842 000
ROM:40019846
ROM:40019846		     loc_40019846							   ; CODE XREF:	sub_40019834+6j
ROM:40019846 000 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019848 000 F8 D1			     BNE	     loc_4001983C			   ; Branch
ROM:40019848
ROM:4001984A 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001984A
ROM:4001984A		     ; End of function sub_40019834
ROM:4001984A
ROM:4001984C
ROM:4001984C		     ; =============== S U B R O U T I N E =======================================
ROM:4001984C
ROM:4001984C
ROM:4001984C		     sub_4001984C							   ; CODE XREF:	nand_some_0+A4p
ROM:4001984C 000 03 68			     LDR	     R3, [R0]				   ; Load from Memory
ROM:4001984E 000 21 F0 03 00		     BIC.W	     R0, R1, #3				   ; Rd	= Op1 &	~Op2
ROM:40019852 000 03 E0			     B		     loc_4001985C			   ; Branch
ROM:40019852
ROM:40019854		     ; ---------------------------------------------------------------------------
ROM:40019854
ROM:40019854		     loc_40019854							   ; CODE XREF:	sub_4001984C+12j
ROM:40019854 000 19 68			     LDR	     R1, [R3]				   ; Load from Memory
ROM:40019856 000 00 1F			     SUBS	     R0, R0, #4				   ; Rd	= Op1 -	Op2
ROM:40019858 000 80 B2			     UXTH	     R0, R0				   ; Unsigned extend halfword to word
ROM:4001985A 000 02 C2			     STMIA	     R2!, {R1}				   ; Store Block to Memory
ROM:4001985A
ROM:4001985C
ROM:4001985C		     loc_4001985C							   ; CODE XREF:	sub_4001984C+6j
ROM:4001985C 000 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001985E 000 F9 D1			     BNE	     loc_40019854			   ; Branch
ROM:4001985E
ROM:40019860 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40019860
ROM:40019860		     ; End of function sub_4001984C
ROM:40019860
ROM:40019860		     ; ---------------------------------------------------------------------------
ROM:40019862 00	00			     DCW 0
ROM:40019864				     CODE32
ROM:40019864
ROM:40019864		     ; =============== S U B R O U T I N E =======================================
ROM:40019864
ROM:40019864
ROM:40019864		     sub_40019864							   ; CODE XREF:	nand_some_1+72p
ROM:40019864
ROM:40019864		     var_30	     = -0x30
ROM:40019864		     var_2C	     = -0x2C
ROM:40019864
ROM:40019864 000 FC 5F 2D E9		     STMFD	     SP!, {R2-R12,LR}			   ; Store Block to Memory
ROM:40019868 030 00 60 A0 E3		     MOV	     R6, #0				   ; Rd	= Op2
ROM:4001986C 030 00 00 90 E5		     LDR	     R0, [R0]				   ; Load from Memory
ROM:40019870 030 01 50 A0 E1		     MOV	     R5, R1				   ; Rd	= Op2
ROM:40019874 030 06 40 A0 E1		     MOV	     R4, R6				   ; Rd	= Op2
ROM:40019878 030 96 70 A0 E3		     MOV	     R7, #0x96 ; 'ñ'			   ; Rd	= Op2
ROM:4001987C 030 D1 81 00 E3		     MOV	     R8, #0x1D1				   ; Rd	= Op2
ROM:40019880 030 A2 93 00 E3		     MOV	     R9, #0x3A2				   ; Rd	= Op2
ROM:40019884 030 14 AB 00 E3		     MOV	     R10, #0xB14			   ; Rd	= Op2
ROM:40019888 030 28 B6 00 E3		     MOV	     R11, #0x628			   ; Rd	= Op2
ROM:4001988C 030 00 00 8D E5		     STR	     R0, [SP,#0x30+var_30]		   ; Store to Memory
ROM:4001988C 030
ROM:40019890
ROM:40019890		     loc_40019890							   ; CODE XREF:	sub_40019864+1D8j
ROM:40019890 030 00 00 9D E5		     LDR	     R0, [SP,#0x30+var_30]		   ; Load from Memory
ROM:40019894 030 00 00 90 E5		     LDR	     R0, [R0]				   ; Load from Memory
ROM:40019898 030 00 20 A0 E3		     MOV	     R2, #0				   ; Rd	= Op2
ROM:4001989C 030 0F 1A C0 E3		     BIC	     R1, R0, #0xF000			   ; Rd	= Op1 &	~Op2
ROM:400198A0 030 03 00 A0 E3		     MOV	     R0, #3				   ; Rd	= Op2
ROM:400198A0 030
ROM:400198A4
ROM:400198A4		     loc_400198A4							   ; CODE XREF:	sub_40019864+1A0j
ROM:400198A4 030 C5 3E 02 E2		     AND	     R3, R2, #0xC50			   ; Rd	= Op1 &	Op2
ROM:400198A8 030 23 33 23 E0		     EOR	     R3, R3, R3,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:400198AC 030 A3 31 23 E0		     EOR	     R3, R3, R3,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:400198B0 030 07 30 03 E2		     AND	     R3, R3, #7				   ; Rd	= Op1 &	Op2
ROM:400198B4 030 37 33 A0 E1		     MOV	     R3, R7,LSR	R3			   ; Rd	= Op2
ROM:400198B8 030 01 C0 03 E2		     AND	     R12, R3, #1			   ; Rd	= Op1 &	Op2
ROM:400198BC 030 8A 3E 02 E2		     AND	     R3, R2, #0x8A0			   ; Rd	= Op1 &	Op2
ROM:400198C0 030 23 33 23 E0		     EOR	     R3, R3, R3,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:400198C4 030 A3 31 23 E0		     EOR	     R3, R3, R3,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:400198C8 030 07 30 03 E2		     AND	     R3, R3, #7				   ; Rd	= Op1 &	Op2
ROM:400198CC 030 37 33 A0 E1		     MOV	     R3, R7,LSR	R3			   ; Rd	= Op2
ROM:400198D0 030 01 30 03 E2		     AND	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:400198D4 030 83 C0 8C E1		     ORR	     R12, R12, R3,LSL#1			   ; Rd	= Op1 |	Op2
ROM:400198D8 030 05 3D 02 E2		     AND	     R3, R2, #0x140			   ; Rd	= Op1 &	Op2
ROM:400198DC 030 23 33 23 E0		     EOR	     R3, R3, R3,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:400198E0 030 A3 31 23 E0		     EOR	     R3, R3, R3,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:400198E4 030 07 30 03 E2		     AND	     R3, R3, #7				   ; Rd	= Op1 &	Op2
ROM:400198E8 030 37 33 A0 E1		     MOV	     R3, R7,LSR	R3			   ; Rd	= Op2
ROM:400198EC 030 01 30 03 E2		     AND	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:400198F0 030 03 C1 8C E1		     ORR	     R12, R12, R3,LSL#2			   ; Rd	= Op1 |	Op2
ROM:400198F4 030 ED 3E 02 E2		     AND	     R3, R2, #0xED0			   ; Rd	= Op1 &	Op2
ROM:400198F8 030 23 33 23 E0		     EOR	     R3, R3, R3,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:400198FC 030 A3 31 23 E0		     EOR	     R3, R3, R3,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:40019900 030 07 30 03 E2		     AND	     R3, R3, #7				   ; Rd	= Op1 &	Op2
ROM:40019904 030 37 33 A0 E1		     MOV	     R3, R7,LSR	R3			   ; Rd	= Op2
ROM:40019908 030 01 30 03 E2		     AND	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:4001990C 030 83 C1 8C E1		     ORR	     R12, R12, R3,LSL#3			   ; Rd	= Op1 |	Op2
ROM:40019910 030 1F 3E 02 E2		     AND	     R3, R2, #0x1F0			   ; Rd	= Op1 &	Op2
ROM:40019914 030 23 33 23 E0		     EOR	     R3, R3, R3,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:40019918 030 A3 31 23 E0		     EOR	     R3, R3, R3,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:4001991C 030 07 30 03 E2		     AND	     R3, R3, #7				   ; Rd	= Op1 &	Op2
ROM:40019920 030 37 33 A0 E1		     MOV	     R3, R7,LSR	R3			   ; Rd	= Op2
ROM:40019924 030 01 30 03 E2		     AND	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:40019928 030 03 C2 8C E1		     ORR	     R12, R12, R3,LSL#4			   ; Rd	= Op1 |	Op2
ROM:4001992C 030 FB 3E 02 E2		     AND	     R3, R2, #0xFB0			   ; Rd	= Op1 &	Op2
ROM:40019930 030 23 33 23 E0		     EOR	     R3, R3, R3,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:40019934 030 A3 31 23 E0		     EOR	     R3, R3, R3,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:40019938 030 07 30 03 E2		     AND	     R3, R3, #7				   ; Rd	= Op1 &	Op2
ROM:4001993C 030 37 33 A0 E1		     MOV	     R3, R7,LSR	R3			   ; Rd	= Op2
ROM:40019940 030 01 30 03 E2		     AND	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:40019944 030 83 C2 8C E1		     ORR	     R12, R12, R3,LSL#5			   ; Rd	= Op1 |	Op2
ROM:40019948 030 F6 3E 02 E2		     AND	     R3, R2, #0xF60			   ; Rd	= Op1 &	Op2
ROM:4001994C 030 23 33 23 E0		     EOR	     R3, R3, R3,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:40019950 030 A3 31 23 E0		     EOR	     R3, R3, R3,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:40019954 030 07 30 03 E2		     AND	     R3, R3, #7				   ; Rd	= Op1 &	Op2
ROM:40019958 030 37 33 A0 E1		     MOV	     R3, R7,LSR	R3			   ; Rd	= Op2
ROM:4001995C 030 01 30 03 E2		     AND	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:40019960 030 03 C3 8C E1		     ORR	     R12, R12, R3,LSL#6			   ; Rd	= Op1 |	Op2
ROM:40019964 030 3B 3D 02 E2		     AND	     R3, R2, #0xEC0			   ; Rd	= Op1 &	Op2
ROM:40019968 030 23 33 23 E0		     EOR	     R3, R3, R3,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:4001996C 030 A3 31 23 E0		     EOR	     R3, R3, R3,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:40019970 030 07 30 03 E2		     AND	     R3, R3, #7				   ; Rd	= Op1 &	Op2
ROM:40019974 030 37 33 A0 E1		     MOV	     R3, R7,LSR	R3			   ; Rd	= Op2
ROM:40019978 030 01 30 03 E2		     AND	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:4001997C 030 83 C3 8C E1		     ORR	     R12, R12, R3,LSL#7			   ; Rd	= Op1 |	Op2
ROM:40019980 030 08 30 02 E0		     AND	     R3, R2, R8				   ; Rd	= Op1 &	Op2
ROM:40019984 030 23 33 23 E0		     EOR	     R3, R3, R3,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:40019988 030 A3 31 23 E0		     EOR	     R3, R3, R3,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:4001998C 030 07 30 03 E2		     AND	     R3, R3, #7				   ; Rd	= Op1 &	Op2
ROM:40019990 030 37 33 A0 E1		     MOV	     R3, R7,LSR	R3			   ; Rd	= Op2
ROM:40019994 030 01 30 03 E2		     AND	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:40019998 030 03 C4 8C E1		     ORR	     R12, R12, R3,LSL#8			   ; Rd	= Op1 |	Op2
ROM:4001999C 030 09 30 02 E0		     AND	     R3, R2, R9				   ; Rd	= Op1 &	Op2
ROM:400199A0 030 23 33 23 E0		     EOR	     R3, R3, R3,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:400199A4 030 A3 31 23 E0		     EOR	     R3, R3, R3,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:400199A8 030 07 30 03 E2		     AND	     R3, R3, #7				   ; Rd	= Op1 &	Op2
ROM:400199AC 030 37 33 A0 E1		     MOV	     R3, R7,LSR	R3			   ; Rd	= Op2
ROM:400199B0 030 01 30 03 E2		     AND	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:400199B4 030 83 C4 8C E1		     ORR	     R12, R12, R3,LSL#9			   ; Rd	= Op1 |	Op2
ROM:400199B8 030 0A 30 02 E0		     AND	     R3, R2, R10			   ; Rd	= Op1 &	Op2
ROM:400199BC 030 23 33 23 E0		     EOR	     R3, R3, R3,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:400199C0 030 A3 31 23 E0		     EOR	     R3, R3, R3,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:400199C4 030 07 30 03 E2		     AND	     R3, R3, #7				   ; Rd	= Op1 &	Op2
ROM:400199C8 030 37 33 A0 E1		     MOV	     R3, R7,LSR	R3			   ; Rd	= Op2
ROM:400199CC 030 01 30 03 E2		     AND	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:400199D0 030 0B 20 02 E0		     AND	     R2, R2, R11			   ; Rd	= Op1 &	Op2
ROM:400199D4 030 22 23 22 E0		     EOR	     R2, R2, R2,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:400199D8 030 03 35 8C E1		     ORR	     R3, R12, R3,LSL#10			   ; Rd	= Op1 |	Op2
ROM:400199DC 030 A2 21 22 E0		     EOR	     R2, R2, R2,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:400199E0 030 07 20 02 E2		     AND	     R2, R2, #7				   ; Rd	= Op1 &	Op2
ROM:400199E4 030 37 22 A0 E1		     MOV	     R2, R7,LSR	R2			   ; Rd	= Op2
ROM:400199E8 030 01 20 02 E2		     AND	     R2, R2, #1				   ; Rd	= Op1 &	Op2
ROM:400199EC 030 82 25 83 E1		     ORR	     R2, R3, R2,LSL#11			   ; Rd	= Op1 |	Op2
ROM:400199F0 030 80 31 A0 E1		     MOV	     R3, R0,LSL#3			   ; Rd	= Op2
ROM:400199F4 030 01 00 50 E2		     SUBS	     R0, R0, #1				   ; Rd	= Op1 -	Op2
ROM:400199F8 030 31 33 A0 E1		     MOV	     R3, R1,LSR	R3			   ; Rd	= Op2
ROM:400199FC 030 FF 30 03 E2		     AND	     R3, R3, #0xFF			   ; Rd	= Op1 &	Op2
ROM:40019A00 030 03 20 22 E0		     EOR	     R2, R2, R3				   ; Rd	= Op1 ^	Op2
ROM:40019A04 030 A6 FF FF 2A		     BCS	     loc_400198A4			   ; Branch
ROM:40019A04 030
ROM:40019A08 030 00 00 52 E3		     CMP	     R2, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019A0C 030 02 00 00 0A		     BEQ	     loc_40019A1C			   ; Branch
ROM:40019A0C 030
ROM:40019A10 030 04 00 8D E2		     ADD	     R0, SP, #0x30+var_2C		   ; Rd	= Op1 +	Op2
ROM:40019A14 030 E4 F0 FF FA		     BLX	     sub_40015DAC			   ; Branch with Link and Exchange (immediate address)
ROM:40019A14 030
ROM:40019A18 030 04 10 9D E5		     LDR	     R1, [SP,#0x30+var_2C]		   ; Load from Memory
ROM:40019A18 030
ROM:40019A1C
ROM:40019A1C		     loc_40019A1C							   ; CODE XREF:	sub_40019864+1A8j
ROM:40019A1C 030 01 0C 54 E3		     CMP	     R4, #0x100				   ; Set cond. codes on	Op1 - Op2
ROM:40019A20 030 01 40 84 E2		     ADD	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:40019A24 030 21 08 A0 E1		     MOV	     R0, R1,LSR#16			   ; Rd	= Op2
ROM:40019A28 030 B2 00 C5 E0		     STRH	     R0, [R5],#2			   ; Store to Memory
ROM:40019A2C 030 06 00 80 30		     ADDCC	     R0, R0, R6				   ; Rd	= Op1 +	Op2
ROM:40019A30 030 70 60 FF 36		     UXTHCC	     R6, R0				   ; Unsigned extend halfword to word
ROM:40019A34 030 02 01 00 E3		     MOV	     R0, #0x102				   ; Rd	= Op2
ROM:40019A38 030 00 00 54 E1		     CMP	     R4, R0				   ; Set cond. codes on	Op1 - Op2
ROM:40019A3C 030 93 FF FF 3A		     BCC	     loc_40019890			   ; Branch
ROM:40019A3C 030
ROM:40019A40 030 B4 00 55 E1		     LDRH	     R0, [R5,#-4]			   ; Load from Memory
ROM:40019A44 030 06 00 50 E0		     SUBS	     R0, R0, R6				   ; Rd	= Op1 -	Op2
ROM:40019A48 030 01 00 A0 13		     MOVNE	     R0, #1				   ; Rd	= Op2
ROM:40019A4C 030 FC 9F BD E8		     LDMFD	     SP!, {R2-R12,PC}			   ; Load Block	from Memory
ROM:40019A4C 030
ROM:40019A4C		     ; End of function sub_40019864
ROM:40019A4C
ROM:40019A50
ROM:40019A50		     ; =============== S U B R O U T I N E =======================================
ROM:40019A50
ROM:40019A50
ROM:40019A50		     sub_40019A50							   ; CODE XREF:	sub_40017630+36p
ROM:40019A50 000 F0 41 2D E9		     STMFD	     SP!, {R4-R8,LR}			   ; Store Block to Memory
ROM:40019A54 018 00 60 A0 E3		     MOV	     R6, #0				   ; Rd	= Op2
ROM:40019A58 018 8C C0 9F E5		     LDR	     R12, =(dword_4001AFF4 - 0x40000000)   ; Load from Memory
ROM:40019A5C 018 06 50 A0 E1		     MOV	     R5, R6				   ; Rd	= Op2
ROM:40019A60 018 00 80 90 E5		     LDR	     R8, [R0]				   ; Load from Memory
ROM:40019A64 018 96 E0 A0 E3		     MOV	     LR, #0x96 ; 'ñ'			   ; Rd	= Op2
ROM:40019A64 018
ROM:40019A68
ROM:40019A68		     loc_40019A68							   ; CODE XREF:	sub_40019A50+88j
ROM:40019A68 018 00 00 98 E5		     LDR	     R0, [R8]				   ; Load from Memory
ROM:40019A6C 018 00 40 A0 E3		     MOV	     R4, #0				   ; Rd	= Op2
ROM:40019A70 018 03 10 A0 E3		     MOV	     R1, #3				   ; Rd	= Op2
ROM:40019A74 018 0F 7A C0 E3		     BIC	     R7, R0, #0xF000			   ; Rd	= Op1 &	~Op2
ROM:40019A74 018
ROM:40019A78
ROM:40019A78		     loc_40019A78							   ; CODE XREF:	sub_40019A50+70j
ROM:40019A78 018 00 20 A0 E3		     MOV	     R2, #0				   ; Rd	= Op2
ROM:40019A7C 018 02 00 A0 E1		     MOV	     R0, R2				   ; Rd	= Op2
ROM:40019A7C 018
ROM:40019A80
ROM:40019A80		     loc_40019A80							   ; CODE XREF:	sub_40019A50+58j
ROM:40019A80 018 00 31 9C E7		     LDR	     R3, [R12,R0,LSL#2]			   ; Load from Memory
ROM:40019A84 018 04 30 03 E0		     AND	     R3, R3, R4				   ; Rd	= Op1 &	Op2
ROM:40019A88 018 23 33 23 E0		     EOR	     R3, R3, R3,LSR#6			   ; Rd	= Op1 ^	Op2
ROM:40019A8C 018 A3 31 23 E0		     EOR	     R3, R3, R3,LSR#3			   ; Rd	= Op1 ^	Op2
ROM:40019A90 018 07 30 03 E2		     AND	     R3, R3, #7				   ; Rd	= Op1 &	Op2
ROM:40019A94 018 3E 33 A0 E1		     MOV	     R3, LR,LSR	R3			   ; Rd	= Op2
ROM:40019A98 018 01 30 03 E2		     AND	     R3, R3, #1				   ; Rd	= Op1 &	Op2
ROM:40019A9C 018 13 20 82 E1		     ORR	     R2, R2, R3,LSL R0			   ; Rd	= Op1 |	Op2
ROM:40019AA0 018 01 00 80 E2		     ADD	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:40019AA4 018 0C 00 50 E3		     CMP	     R0, #0xC				   ; Set cond. codes on	Op1 - Op2
ROM:40019AA8 018 F4 FF FF 3A		     BCC	     loc_40019A80			   ; Branch
ROM:40019AA8 018
ROM:40019AAC 018 81 01 A0 E1		     MOV	     R0, R1,LSL#3			   ; Rd	= Op2
ROM:40019AB0 018 01 10 51 E2		     SUBS	     R1, R1, #1				   ; Rd	= Op1 -	Op2
ROM:40019AB4 018 37 00 A0 E1		     MOV	     R0, R7,LSR	R0			   ; Rd	= Op2
ROM:40019AB8 018 FF 00 00 E2		     AND	     R0, R0, #0xFF			   ; Rd	= Op1 &	Op2
ROM:40019ABC 018 02 40 20 E0		     EOR	     R4, R0, R2				   ; Rd	= Op1 ^	Op2
ROM:40019AC0 018 EC FF FF 2A		     BCS	     loc_40019A78			   ; Branch
ROM:40019AC0 018
ROM:40019AC4 018 00 00 54 E3		     CMP	     R4, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019AC8 018 01 50 85 E2		     ADD	     R5, R5, #1				   ; Rd	= Op1 +	Op2
ROM:40019ACC 018 01 00 86 12		     ADDNE	     R0, R6, #1				   ; Rd	= Op1 +	Op2
ROM:40019AD0 018 70 60 FF 16		     UXTHNE	     R6, R0				   ; Unsigned extend halfword to word
ROM:40019AD4 018 0F 00 55 E3		     CMP	     R5, #0xF				   ; Set cond. codes on	Op1 - Op2
ROM:40019AD8 018 E2 FF FF 3A		     BCC	     loc_40019A68			   ; Branch
ROM:40019AD8 018
ROM:40019ADC 018 05 00 56 E3		     CMP	     R6, #5				   ; Set cond. codes on	Op1 - Op2
ROM:40019AE0 018 00 00 A0 93		     MOVLS	     R0, #0				   ; Rd	= Op2
ROM:40019AE4 018 01 00 A0 83		     MOVHI	     R0, #1				   ; Rd	= Op2
ROM:40019AE8
ROM:40019AE8		     return								   ; Load Block	from Memory
ROM:40019AE8 018 F0 81 BD E8		     LDMFD	     SP!, {R4-R8,PC}
ROM:40019AE8 018
ROM:40019AE8		     ; End of function sub_40019A50
ROM:40019AE8
ROM:40019AE8		     ; ---------------------------------------------------------------------------
ROM:40019AEC F4	AF 01 00     off_40019AEC    DCD dword_4001AFF4	- 0x40000000			   ; DATA XREF:	sub_40019A50+8r
ROM:40019AF0				     CODE16
ROM:40019AF0
ROM:40019AF0		     ; =============== S U B R O U T I N E =======================================
ROM:40019AF0
ROM:40019AF0
ROM:40019AF0		     nand_params_from_id						   ; CODE XREF:	nand_config+56p
ROM:40019AF0 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:40019AF2 00C 0A 78			     LDRB	     R2, [R1]				   ; Load from Memory
ROM:40019AF4 00C 4B 78			     LDRB	     R3, [R1,#1]			   ; Load from Memory
ROM:40019AF6 00C 0C 79			     LDRB	     R4, [R1,#4]			   ; Load from Memory
ROM:40019AF8 00C 49 79			     LDRB	     R1, [R1,#5]			   ; Load from Memory
ROM:40019AFA 00C 04 F0 0F 05		     AND.W	     R5, R4, #0xF			   ; Rd	= Op1 &	Op2
ROM:40019AFE 00C 01 F0 0F 01		     AND.W	     R1, R1, #0xF			   ; Rd	= Op1 &	Op2
ROM:40019B02 00C 05 EB 14 14		     ADD.W	     R4, R5, R4,LSR#4			   ; Rd	= Op1 +	Op2
ROM:40019B06 00C 03 29			     CMP	     R1, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40019B08 00C 01 D0			     BEQ	     loc_40019B0E			   ; Branch
ROM:40019B08
ROM:40019B0A 00C 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40019B0C 00C 10 D1			     BNE	     return_1				   ; Branch
ROM:40019B0C
ROM:40019B0E
ROM:40019B0E		     loc_40019B0E							   ; CODE XREF:	nand_params_from_id+18j
ROM:40019B0E 00C 09 2A			     CMP	     R2, #9				   ; Set cond. codes on	Op1 - Op2
ROM:40019B10 00C 01 D0			     BEQ	     loc_40019B16			   ; Branch
ROM:40019B10
ROM:40019B12 00C 0B 2A			     CMP	     R2, #0xB				   ; Set cond. codes on	Op1 - Op2
ROM:40019B14 00C 0C D1			     BNE	     return_1				   ; Branch
ROM:40019B14
ROM:40019B16
ROM:40019B16		     loc_40019B16							   ; CODE XREF:	nand_params_from_id+20j
ROM:40019B16 00C 93 42			     CMP	     R3, R2				   ; Set cond. codes on	Op1 - Op2
ROM:40019B18 00C 0A D9			     BLS	     return_1				   ; Branch
ROM:40019B18
ROM:40019B1A 00C 05 2C			     CMP	     R4, #5				   ; Set cond. codes on	Op1 - Op2
ROM:40019B1C 00C 08 D8			     BHI	     return_1				   ; Branch
ROM:40019B1C
ROM:40019B1E 00C 42 73			     STRB	     R2, [R0,#0xD]			   ; Store to Memory
ROM:40019B20 00C 9A 1A			     SUBS	     R2, R3, R2				   ; Rd	= Op1 -	Op2
ROM:40019B22 00C 82 73			     STRB	     R2, [R0,#0xE]			   ; Store to Memory
ROM:40019B24 00C 01 22			     MOVS	     R2, #1				   ; Rd	= Op2
ROM:40019B26 00C C4 73			     STRB	     R4, [R0,#0xF]			   ; Store to Memory
ROM:40019B28 00C 8A 40			     LSLS	     R2, R1				   ; Logical Shift Left
ROM:40019B2A 00C 02 73			     STRB	     R2, [R0,#0xC]			   ; Store to Memory
ROM:40019B2C 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019B2E 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40019B2E
ROM:40019B30		     ; ---------------------------------------------------------------------------
ROM:40019B30
ROM:40019B30		     return_1								   ; CODE XREF:	nand_params_from_id+1Cj
ROM:40019B30											   ; nand_params_from_id+24j ...
ROM:40019B30 00C 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019B32 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40019B32
ROM:40019B32		     ; End of function nand_params_from_id
ROM:40019B32
ROM:40019B34
ROM:40019B34		     ; =============== S U B R O U T I N E =======================================
ROM:40019B34
ROM:40019B34
ROM:40019B34		     nand_check_id							   ; CODE XREF:	nand_config+20p
ROM:40019B34 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40019B36 010 00 25			     MOVS	     R5, #0				   ; Rd	= Op2
ROM:40019B38 010 15 4C			     LDR	     R4, =(word_4001AF86 - 0x40000000)	   ; Load from Memory
ROM:40019B3A 010 2A 46			     MOV	     R2, R5				   ; Rd	= Op2
ROM:40019B3C 010 C5 61			     STR	     R5, [R0,#0x1C]			   ; Store to Memory
ROM:40019B3E 010 1F E0			     B		     loc_40019B80			   ; Branch
ROM:40019B3E
ROM:40019B40		     ; ---------------------------------------------------------------------------
ROM:40019B40
ROM:40019B40		     loc_40019B40							   ; CODE XREF:	nand_check_id+52j
ROM:40019B40 010 4E 78			     LDRB	     R6, [R1,#1]			   ; Load from Memory
ROM:40019B42 010 9E 42			     CMP	     R6, R3				   ; Set cond. codes on	Op1 - Op2
ROM:40019B44 010 1A D1			     BNE	     loc_40019B7C			   ; Branch
ROM:40019B44
ROM:40019B46 010 04 EB 42 01		     ADD.W	     R1, R4, R2,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40019B4A 010 11 4B			     LDR	     R3, =(word_4001AF86 - 0x40000000)	   ; Load from Memory
ROM:40019B4C 010 49 78			     LDRB	     R1, [R1,#1]			   ; Load from Memory
ROM:40019B4E 010 16 3B			     SUBS	     R3, #0x16				   ; Rd	= Op1 -	Op2
ROM:40019B50 010 03 EB 41 02		     ADD.W	     R2, R3, R1,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40019B54 010 54 78			     LDRB	     R4, [R2,#1]			   ; Load from Memory
ROM:40019B56 010 24 09			     LSRS	     R4, R4, #4				   ; Logical Shift Right
ROM:40019B58 010 44 73			     STRB	     R4, [R0,#0xD]			   ; Store to Memory
ROM:40019B5A 010 52 78			     LDRB	     R2, [R2,#1]			   ; Load from Memory
ROM:40019B5C 010 02 F0 0F 02		     AND.W	     R2, R2, #0xF			   ; Rd	= Op1 &	Op2
ROM:40019B60 010 82 73			     STRB	     R2, [R0,#0xE]			   ; Store to Memory
ROM:40019B62 010 13 F8 11 20		     LDRB.W	     R2, [R3,R1,LSL#1]			   ; Load from Memory
ROM:40019B66 010 02 F0 0F 02		     AND.W	     R2, R2, #0xF			   ; Rd	= Op1 &	Op2
ROM:40019B6A 010 C2 73			     STRB	     R2, [R0,#0xF]			   ; Store to Memory
ROM:40019B6C 010 08 22			     MOVS	     R2, #8				   ; Rd	= Op2
ROM:40019B6E 010 13 F8 11 10		     LDRB.W	     R1, [R3,R1,LSL#1]			   ; Load from Memory
ROM:40019B72 010 02 EB 11 11		     ADD.W	     R1, R2, R1,LSR#4			   ; Rd	= Op1 +	Op2
ROM:40019B76 010 01 73			     STRB	     R1, [R0,#0xC]			   ; Store to Memory
ROM:40019B78 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019B7A 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40019B7A
ROM:40019B7C		     ; ---------------------------------------------------------------------------
ROM:40019B7C
ROM:40019B7C		     loc_40019B7C							   ; CODE XREF:	nand_check_id+10j
ROM:40019B7C 010 52 1C			     ADDS	     R2, R2, #1				   ; Rd	= Op1 +	Op2
ROM:40019B7E 010 D2 B2			     UXTB	     R2, R2				   ; Unsigned extend byte to word
ROM:40019B7E
ROM:40019B80
ROM:40019B80		     loc_40019B80							   ; CODE XREF:	nand_check_id+Aj
ROM:40019B80 010 14 F8 12 30		     LDRB.W	     R3, [R4,R2,LSL#1]			   ; Load from Memory
ROM:40019B84 010 00 2B			     CMP	     R3, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019B86 010 DB D1			     BNE	     loc_40019B40			   ; Branch
ROM:40019B86
ROM:40019B88 010 C5 73			     STRB	     R5, [R0,#0xF]			   ; Store to Memory
ROM:40019B8A 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019B8C 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40019B8C
ROM:40019B8C		     ; End of function nand_check_id
ROM:40019B8C
ROM:40019B8C		     ; ---------------------------------------------------------------------------
ROM:40019B8E 00	00			     DCW 0
ROM:40019B90 86	AF 01 00     off_40019B90    DCD word_4001AF86 - 0x40000000			   ; DATA XREF:	nand_check_id+4r
ROM:40019B90											   ; nand_check_id+16r
ROM:40019B94
ROM:40019B94		     ; =============== S U B R O U T I N E =======================================
ROM:40019B94
ROM:40019B94
ROM:40019B94		     sub_40019B94							   ; CODE XREF:	onenand_start+1Cp
ROM:40019B94
ROM:40019B94		     var_18	     = -0x18
ROM:40019B94		     var_14	     = -0x14
ROM:40019B94		     var_10	     = -0x10
ROM:40019B94		     var_C	     = -0xC
ROM:40019B94
ROM:40019B94 000 1F B5			     PUSH	     {R0-R4,LR}				   ; Push registers
ROM:40019B96 018 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:40019B98 018 02 AA			     ADD	     R2, SP, #0x18+var_10		   ; arg_3
ROM:40019B9A 018 03 A9			     ADD	     R1, SP, #0x18+var_C		   ; arg_2
ROM:40019B9C 018 FD F7 00 FF		     BL		     sub_400179A0			   ; Branch with Link
ROM:40019B9C 018
ROM:40019BA0 018 6A 46			     MOV	     R2, SP				   ; Rd	= Op2
ROM:40019BA2 018 01 A9			     ADD	     R1, SP, #0x18+var_14		   ; arg_2
ROM:40019BA4 018 20 46			     MOV	     R0, R4				   ; arg_1
ROM:40019BA6 018 FD F7 F3 FE		     BL		     sub_40017990			   ; Branch with Link
ROM:40019BA6 018
ROM:40019BAA 018 BD F8 0C 00		     LDRH.W	     R0, [SP,#0x18+var_C]		   ; Load from Memory
ROM:40019BAE 018 BD F8 04 10		     LDRH.W	     R1, [SP,#0x18+var_14]		   ; Load from Memory
ROM:40019BB2 018 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40019BB4 018 08 D1			     BNE	     return_1				   ; Branch
ROM:40019BB4
ROM:40019BB6 018 BD F8 08 00		     LDRH.W	     R0, [SP,#0x18+var_10]		   ; Load from Memory
ROM:40019BBA 018 BD F8 00 10		     LDRH.W	     R1, [SP,#0x18+var_18]		   ; Load from Memory
ROM:40019BBE 018 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:40019BC0 018 02 D1			     BNE	     return_1				   ; Branch
ROM:40019BC0
ROM:40019BC2 018 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019BC2
ROM:40019BC4
ROM:40019BC4		     return								   ; CODE XREF:	sub_40019B94+36j
ROM:40019BC4 018 04 B0			     ADD	     SP, SP, #0x10			   ; Rd	= Op1 +	Op2
ROM:40019BC6 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40019BC6
ROM:40019BC8		     ; ---------------------------------------------------------------------------
ROM:40019BC8
ROM:40019BC8		     return_1								   ; CODE XREF:	sub_40019B94+20j
ROM:40019BC8											   ; sub_40019B94+2Cj
ROM:40019BC8 018 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019BCA 018 FB E7			     B		     return				   ; Branch
ROM:40019BCA
ROM:40019BCA		     ; End of function sub_40019B94
ROM:40019BCA
ROM:40019BCC
ROM:40019BCC		     ; =============== S U B R O U T I N E =======================================
ROM:40019BCC
ROM:40019BCC
ROM:40019BCC		     sub_40019BCC							   ; CODE XREF:	sub_4001796C+Ep
ROM:40019BCC											   ; sub_400179B0+12p
ROM:40019BCC 000 C1 F3 08 03		     UBFX.W	     R3, R1, #0, #9			   ; Unsigned Bit Field	Extract
ROM:40019BD0 000 00 F5 F1 31		     ADD.W	     R1, R0, #0x1E200			   ; Rd	= Op1 +	Op2
ROM:40019BD4 000 00 B5			     PUSH	     {LR}				   ; Push registers
ROM:40019BD6 004 0B 80			     STRH	     R3, [R1]				   ; Store to Memory
ROM:40019BD8 004 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:40019BDA 004 4B 80			     STRH	     R3, [R1,#2]			   ; Store to Memory
ROM:40019BDC 004 D2 B2			     UXTB	     R2, R2				   ; Unsigned extend byte to word
ROM:40019BDE 004 CA 81			     STRH	     R2, [R1,#0xE]			   ; Store to Memory
ROM:40019BE0 004 40 F6 01 02		     MOVW	     R2, #0x801				   ; Rd	= Op2
ROM:40019BE4 004 A1 F8 00 22		     STRH.W	     R2, [R1,#0x200]			   ; Store to Memory
ROM:40019BE8 004 A1 F8 40 32		     STRH.W	     R3, [R1,#0x240]			   ; Store to Memory
ROM:40019BEC 004 00 F0 04 F8		     BL		     sub_40019BF8			   ; Branch with Link
ROM:40019BEC 004
ROM:40019BF0 004 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019BF2 004 00 D0			     BEQ	     return				   ; Branch
ROM:40019BF2
ROM:40019BF4 004 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019BF4
ROM:40019BF6
ROM:40019BF6		     return								   ; CODE XREF:	sub_40019BCC+26j
ROM:40019BF6 004 00 BD			     POP	     {PC}				   ; Pop registers
ROM:40019BF6
ROM:40019BF6		     ; End of function sub_40019BCC
ROM:40019BF6
ROM:40019BF8
ROM:40019BF8		     ; =============== S U B R O U T I N E =======================================
ROM:40019BF8
ROM:40019BF8
ROM:40019BF8		     sub_40019BF8							   ; CODE XREF:	sub_40019BCC+20p
ROM:40019BF8 000 00 F5 F0 30		     ADD.W	     R0, R0, #0x1E000			   ; Rd	= Op1 +	Op2
ROM:40019BF8 000
ROM:40019BFC
ROM:40019BFC		     loc_40019BFC							   ; CODE XREF:	sub_40019BF8+12j
ROM:40019BFC 000 B0 F8 80 14		     LDRH.W	     R1, [R0,#0x480]			   ; Load from Memory
ROM:40019C00 000 01 F4 24 41		     AND.W	     R1, R1, #0xA400			   ; Rd	= Op1 &	Op2
ROM:40019C04 000 4A 05			     LSLS	     R2, R1, #0x15			   ; Logical Shift Left
ROM:40019C06 000 06 D4			     BMI	     return_1				   ; Branch
ROM:40019C06
ROM:40019C08 000 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019C0A 000 F7 D1			     BNE	     loc_40019BFC			   ; Branch
ROM:40019C0A
ROM:40019C0C 000 B0 F8 80 04		     LDRH.W	     R0, [R0,#0x480]			   ; Load from Memory
ROM:40019C10 000 10 F0 01 00		     ANDS.W	     R0, R0, #1				   ; Rd	= Op1 &	Op2
ROM:40019C14 000 00 D0			     BEQ	     return				   ; Branch
ROM:40019C14
ROM:40019C16
ROM:40019C16		     return_1								   ; CODE XREF:	sub_40019BF8+Ej
ROM:40019C16 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019C16
ROM:40019C18
ROM:40019C18		     return								   ; CODE XREF:	sub_40019BF8+1Cj
ROM:40019C18 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40019C18
ROM:40019C18		     ; End of function sub_40019BF8
ROM:40019C18
ROM:40019C18		     ; ---------------------------------------------------------------------------
ROM:40019C1A 00	00			     DCW 0
ROM:40019C1C
ROM:40019C1C		     ; =============== S U B R O U T I N E =======================================
ROM:40019C1C
ROM:40019C1C
ROM:40019C1C		     boot_peripheral_image_auth_exec					   ; CODE XREF:	process_non_memory_bootup+194p
ROM:40019C1C
ROM:40019C1C		     var_38	     = -0x38
ROM:40019C1C		     var_30	     = -0x30
ROM:40019C1C		     var_2C	     = -0x2C
ROM:40019C1C		     var_28	     = -0x28
ROM:40019C1C		     var_24	     = -0x24
ROM:40019C1C
ROM:40019C1C 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:40019C1E 014 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:40019C20 014 89 B0			     SUB	     SP, SP, #0x24			   ; Rd	= Op1 -	Op2
ROM:40019C22 038 0C 46			     MOV	     R4, R1				   ; Rd	= Op2
ROM:40019C24 038 16 46			     MOV	     R6, R2				   ; Rd	= Op2
ROM:40019C26 038 1F 46			     MOV	     R7, R3				   ; Rd	= Op2
ROM:40019C28 038 FD F7 0C FE		     BL		     security_check_GP_mode		   ; Return 1 if non-GP	mode, return 0 if GP mode
ROM:40019C28 038
ROM:40019C2C 038 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40019C2E 038 13 D1			     BNE	     loc_40019C58			   ; Branch
ROM:40019C2E
ROM:40019C30 038 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019C32 038 05 AA			     ADD	     R2, SP, #0x38+var_24		   ; Rd	= Op1 +	Op2
ROM:40019C34 038 31 46			     MOV	     R1, R6				   ; Rd	= Op2
ROM:40019C36 038 FE F7 B7 FA		     BL		     search_for_sect_name		   ; Branch with Link
ROM:40019C36 038
ROM:40019C3A 038 05 A8			     ADD	     R0, SP, #0x38+var_24		   ; Rd	= Op1 +	Op2
ROM:40019C3C 038 02 90			     STR	     R0, [SP,#0x38+var_30]		   ; Store to Memory
ROM:40019C3E 038 02 AB			     ADD	     R3, SP, #0x38+var_30		   ; arg_3
ROM:40019C40 038 0A 49			     LDR	     R1, =(dword_4001AF1C - 0x40000000)	   ; Load from Memory
ROM:40019C42 038 03 AA			     ADD	     R2, SP, #0x38+var_2C		   ; arg_2
ROM:40019C44 038 E0 B2			     UXTB	     R0, R4				   ; Unsigned extend byte to word
ROM:40019C46 038 01 EB 40 00		     ADD.W	     R0, R1, R0,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40019C4A 038 31 46			     MOV	     R1, R6				   ; addr
ROM:40019C4C 038 30 F8 20 0C		     LDRH.W	     R0, [R0,#-0x20]			   ; Load from Memory
ROM:40019C50 038 04 90			     STR	     R0, [SP,#0x38+var_28]		   ; Store to Memory
ROM:40019C52 038 04 A8			     ADD	     R0, SP, #0x38+var_28		   ; arg_1
ROM:40019C54 038 FE F7 6C FA		     BL		     boot_image_header_check		   ; Branch with Link
ROM:40019C54 038
ROM:40019C58
ROM:40019C58		     loc_40019C58							   ; CODE XREF:	boot_peripheral_image_auth_exec+12j
ROM:40019C58 038 05 AB			     ADD	     R3, SP, #0x38+var_24		   ; Rd	= Op1 +	Op2
ROM:40019C5A 038 BD F8 10 20		     LDRH.W	     R2, [SP,#0x38+var_28]		   ; Load from Memory
ROM:40019C5E 038 39 46			     MOV	     R1, R7				   ; Rd	= Op2
ROM:40019C60 038 00 95			     STR	     R5, [SP,#0x38+var_38]		   ; Store to Memory
ROM:40019C62 038 30 46			     MOV	     R0, R6				   ; char
ROM:40019C64 038 FC F7 4A FA		     BL		     boot_HS_image_exec			   ; Branch with Link
ROM:40019C64 038
ROM:40019C68 038 09 B0			     ADD	     SP, SP, #0x24			   ; Rd	= Op1 +	Op2
ROM:40019C6A 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:40019C6A
ROM:40019C6A		     ; End of function boot_peripheral_image_auth_exec
ROM:40019C6A
ROM:40019C6A		     ; ---------------------------------------------------------------------------
ROM:40019C6C 1C	AF 01 00     off_40019C6C    DCD dword_4001AF1C	- 0x40000000			   ; DATA XREF:	boot_peripheral_image_auth_exec+24r
ROM:40019C70
ROM:40019C70		     ; =============== S U B R O U T I N E =======================================
ROM:40019C70
ROM:40019C70
ROM:40019C70		     sub_40019C70							   ; CODE XREF:	parse_CHRAM_block+2Ap
ROM:40019C70 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40019C72 008 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:40019C74 008 42 69			     LDR	     R2, [R0,#0x14]			   ; Load from Memory
ROM:40019C76 008 02 2A			     CMP	     R2, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40019C78 008 02 D0			     BEQ	     loc_40019C80			   ; Branch
ROM:40019C78
ROM:40019C7A 008 03 2A			     CMP	     R2, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40019C7C 008 00 D0			     BEQ	     loc_40019C80			   ; Branch
ROM:40019C7C
ROM:40019C7E 008 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40019C7E
ROM:40019C80
ROM:40019C80		     loc_40019C80							   ; CODE XREF:	sub_40019C70+8j
ROM:40019C80											   ; sub_40019C70+Cj
ROM:40019C80 008 02 6D			     LDR	     R2, [R0,#0x50]			   ; Load from Memory
ROM:40019C82 008 11 42			     TST	     R1, R2				   ; Set cond. codes on	Op1 & Op2
ROM:40019C84 008 23 D0			     BEQ	     return_0				   ; Branch
ROM:40019C84
ROM:40019C86 008 4F F0 DA 44		     MOV.W	     R4, #OMAP3430_SDRC_BASE		   ; Rd	= Op2
ROM:40019C8A 008 21 6E			     LDR	     R1, [R4,#0x60]			   ; Load from Memory
ROM:40019C8C 008 11 4A			     LDR	     R2, =0xF0FFFF75			   ; Load from Memory
ROM:40019C8E 008 11 4B			     LDR	     R3, =0xF0FFFF75			   ; Load from Memory
ROM:40019C90 008 11 40			     ANDS	     R1, R2				   ; Rd	= Op1 &	Op2
ROM:40019C92 008 82 68			     LDR	     R2, [R0,#8]			   ; Load from Memory
ROM:40019C94 008 DB 43			     MVNS	     R3, R3				   ; Rd	= ~Op2
ROM:40019C96 008 1A 40			     ANDS	     R2, R3				   ; Rd	= Op1 &	Op2
ROM:40019C98 008 11 43			     ORRS	     R1, R2				   ; Rd	= Op1 |	Op2
ROM:40019C9A 008 21 66			     STR	     R1, [R4,#0x60]			   ; Store to Memory
ROM:40019C9C 008 81 68			     LDR	     R1, [R0,#8]			   ; Load from Memory
ROM:40019C9E 008 0A 06			     LSLS	     R2, R1, #0x18			   ; Logical Shift Left
ROM:40019CA0 008 15 D5			     BPL	     return_0				   ; Branch
ROM:40019CA0
ROM:40019CA2 008 09 07			     LSLS	     R1, R1, #0x1C			   ; Logical Shift Left
ROM:40019CA4 008 13 D5			     BPL	     return_0				   ; Branch
ROM:40019CA4
ROM:40019CA6 008 0C 4A			     LDR	     R2, =TIMER_32K_BASE		   ; Load from Memory
ROM:40019CA8 008 11 69			     LDR	     R1, [R2,#0x10]			   ; Load from Memory
ROM:40019CA8
ROM:40019CAA
ROM:40019CAA		     loc_40019CAA							   ; CODE XREF:	sub_40019C70+40j
ROM:40019CAA 008 13 69			     LDR	     R3, [R2,#0x10]			   ; Load from Memory
ROM:40019CAC 008 5B 1A			     SUBS	     R3, R3, R1				   ; Rd	= Op1 -	Op2
ROM:40019CAE 008 06 2B			     CMP	     R3, #6				   ; Set cond. codes on	Op1 - Op2
ROM:40019CB0 008 FB D3			     BCC	     loc_40019CAA			   ; Branch
ROM:40019CB0
ROM:40019CB2 008 21 6E			     LDR	     R1, [R4,#0x60]			   ; Load from Memory
ROM:40019CB4 008 41 F0 04 01		     ORR.W	     R1, R1, #4				   ; Rd	= Op1 |	Op2
ROM:40019CB8 008 21 66			     STR	     R1, [R4,#0x60]			   ; Store to Memory
ROM:40019CBA 008 80 68			     LDR	     R0, [R0,#8]			   ; Load from Memory
ROM:40019CBC 008 40 07			     LSLS	     R0, R0, #0x1D			   ; Logical Shift Left
ROM:40019CBE 008 20 6E			     LDR	     R0, [R4,#0x60]			   ; Load from Memory
ROM:40019CC0 008 02 D4			     BMI	     loc_40019CC8			   ; Branch
ROM:40019CC0
ROM:40019CC2 008 20 F0 04 00		     BIC.W	     R0, R0, #4				   ; Rd	= Op1 &	~Op2
ROM:40019CC6 008 01 E0			     B		     loc_40019CCC			   ; Branch
ROM:40019CC6
ROM:40019CC8		     ; ---------------------------------------------------------------------------
ROM:40019CC8
ROM:40019CC8		     loc_40019CC8							   ; CODE XREF:	sub_40019C70+50j
ROM:40019CC8 008 40 F0 08 00		     ORR.W	     R0, R0, #8				   ; Rd	= Op1 |	Op2
ROM:40019CC8 008
ROM:40019CCC
ROM:40019CCC		     loc_40019CCC							   ; CODE XREF:	sub_40019C70+56j
ROM:40019CCC 008 20 66			     STR	     R0, [R4,#0x60]			   ; Store to Memory
ROM:40019CCC
ROM:40019CCE
ROM:40019CCE		     return_0								   ; CODE XREF:	sub_40019C70+14j
ROM:40019CCE											   ; sub_40019C70+30j ...
ROM:40019CCE 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019CD0 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40019CD0
ROM:40019CD0		     ; End of function sub_40019C70
ROM:40019CD0
ROM:40019CD0		     ; ---------------------------------------------------------------------------
ROM:40019CD2 00	00			     DCW 0
ROM:40019CD4 75	FF FF F0     dword_40019CD4  DCD 0xF0FFFF75					   ; DATA XREF:	sub_40019C70+1Cr
ROM:40019CD4											   ; sub_40019C70+1Er
ROM:40019CD8 00	00 32 48     dword_40019CD8  DCD TIMER_32K_BASE					   ; DATA XREF:	sub_40019C70+36r
ROM:40019CDC
ROM:40019CDC		     ; =============== S U B R O U T I N E =======================================
ROM:40019CDC
ROM:40019CDC
ROM:40019CDC		     sub_40019CDC							   ; CODE XREF:	parse_CHRAM_block+32p
ROM:40019CDC											   ; parse_CHRAM_block+3Ap
ROM:40019CDC 000 01 23			     MOVS	     R3, #1				   ; Rd	= Op2
ROM:40019CDE 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:40019CE0 010 02 6D			     LDR	     R2, [R0,#0x50]			   ; Load from Memory
ROM:40019CE2 010 8B 40			     LSLS	     R3, R1				   ; Logical Shift Left
ROM:40019CE4 010 1A 42			     TST	     R2, R3				   ; Set cond. codes on	Op1 & Op2
ROM:40019CE6 010 01 D1			     BNE	     loc_40019CEC			   ; Branch
ROM:40019CE6
ROM:40019CE8 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019CEA 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40019CEA
ROM:40019CEC		     ; ---------------------------------------------------------------------------
ROM:40019CEC
ROM:40019CEC		     loc_40019CEC							   ; CODE XREF:	sub_40019CDC+Aj
ROM:40019CEC 010 4F F0 DA 45		     MOV.W	     R5, #OMAP3430_SDRC_BASE		   ; Rd	= Op2
ROM:40019CF0 010 6A 6C			     LDR	     R2, [R5,#0x44]			   ; Load from Memory
ROM:40019CF2 010 C1 EB C1 03		     RSB.W	     R3, R1, R1,LSL#3			   ; Rd	= Op2 -	Op1
ROM:40019CF6 010 01 EB 81 04		     ADD.W	     R4, R1, R1,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40019CFA 010 00 EB 83 03		     ADD.W	     R3, R0, R3,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40019CFE 010 05 EB C4 04		     ADD.W	     R4, R5, R4,LSL#3			   ; Rd	= Op1 +	Op2
ROM:40019D02 010 5E 6A			     LDR	     R6, [R3,#0x24]			   ; Load from Memory
ROM:40019D04 010 44 F8 9C 6F		     STR.W	     R6, [R4,#0x9C]!			   ; Store to Memory
ROM:40019D08 010 9B 6A			     LDR	     R3, [R3,#0x28]			   ; Load from Memory
ROM:40019D0A 010 63 60			     STR	     R3, [R4,#4]			   ; Store to Memory
ROM:40019D0C 010 29 B9			     CBNZ	     R1, loc_40019D1A			   ; Compare and Branch	on Non-Zero
ROM:40019D0C
ROM:40019D0E 010 80 88			     LDRH	     R0, [R0,#4]			   ; Load from Memory
ROM:40019D10 010 22 F4 60 61		     BIC.W	     R1, R2, #0xE00			   ; Rd	= Op1 &	~Op2
ROM:40019D14 010 00 F4 60 60		     AND.W	     R0, R0, #0xE00			   ; Rd	= Op1 &	Op2
ROM:40019D18 010 06 E0			     B		     loc_40019D28			   ; Branch
ROM:40019D18
ROM:40019D1A		     ; ---------------------------------------------------------------------------
ROM:40019D1A
ROM:40019D1A		     loc_40019D1A							   ; CODE XREF:	sub_40019CDC+30j
ROM:40019D1A 010 41 88			     LDRH	     R1, [R0,#2]			   ; Load from Memory
ROM:40019D1C 010 29 64			     STR	     R1, [R5,#0x40]			   ; Store to Memory
ROM:40019D1E 010 22 F4 E0 41		     BIC.W	     R1, R2, #0x7000			   ; Rd	= Op1 &	~Op2
ROM:40019D22 010 80 88			     LDRH	     R0, [R0,#4]			   ; Load from Memory
ROM:40019D24 010 00 F4 E0 40		     AND.W	     R0, R0, #0x7000			   ; Rd	= Op1 &	Op2
ROM:40019D24 010
ROM:40019D28
ROM:40019D28		     loc_40019D28							   ; CODE XREF:	sub_40019CDC+3Cj
ROM:40019D28 010 01 43			     ORRS	     R1, R0				   ; Rd	= Op1 |	Op2
ROM:40019D2A 010 41 F4 80 70		     ORR.W	     R0, R1, #0x100			   ; Rd	= Op1 |	Op2
ROM:40019D2E 010 68 64			     STR	     R0, [R5,#0x44]			   ; Store to Memory
ROM:40019D30 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019D32 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:40019D32
ROM:40019D32		     ; End of function sub_40019CDC
ROM:40019D32
ROM:40019D34
ROM:40019D34		     ; =============== S U B R O U T I N E =======================================
ROM:40019D34
ROM:40019D34
ROM:40019D34		     sub_40019D34							   ; CODE XREF:	parse_CHRAM_block+66p
ROM:40019D34											   ; parse_CHRAM_block+6Ep
ROM:40019D34 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:40019D36 00C 01 24			     MOVS	     R4, #1				   ; Rd	= Op2
ROM:40019D38 00C C1 EB C1 02		     RSB.W	     R2, R1, R1,LSL#3			   ; Rd	= Op2 -	Op1
ROM:40019D3C 00C 00 EB 82 02		     ADD.W	     R2, R0, R2,LSL#2			   ; Rd	= Op1 +	Op2
ROM:40019D40 00C 00 6D			     LDR	     R0, [R0,#0x50]			   ; Load from Memory
ROM:40019D42 00C 04 FA 01 F3		     LSL.W	     R3, R4, R1				   ; Logical Shift Left
ROM:40019D46 00C 14 32			     ADDS	     R2, #0x14				   ; Rd	= Op1 +	Op2
ROM:40019D48 00C 18 42			     TST	     R0, R3				   ; Set cond. codes on	Op1 & Op2
ROM:40019D4A 00C 35 D0			     BEQ	     loc_40019DB8			   ; Branch
ROM:40019D4A
ROM:40019D4C 00C 01 EB 41 01		     ADD.W	     R1, R1, R1,LSL#1			   ; Rd	= Op1 +	Op2
ROM:40019D50 00C 4F F0 DA 40		     MOV.W	     R0, #OMAP3430_SDRC_BASE		   ; Rd	= Op2
ROM:40019D54 00C 93 69			     LDR	     R3, [R2,#0x18]			   ; Load from Memory
ROM:40019D56 00C 00 EB 01 10		     ADD.W	     R0, R0, R1,LSL#4			   ; Rd	= Op1 +	Op2
ROM:40019D5A 00C C0 F8 A4 30		     STR.W	     R3, [R0,#0xA4]			   ; Store to Memory
ROM:40019D5E 00C 11 68			     LDR	     R1, [R2]				   ; Load from Memory
ROM:40019D60 00C 41 B1			     CBZ	     R1, loc_40019D74			   ; Compare and Branch	on Zero
ROM:40019D60
ROM:40019D62 00C 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40019D64 00C 05 D0			     BEQ	     loc_40019D72			   ; Branch
ROM:40019D64
ROM:40019D66 00C 02 29			     CMP	     R1, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40019D68 00C 01 D0			     BEQ	     loc_40019D6E			   ; Branch
ROM:40019D68
ROM:40019D6A 00C 03 29			     CMP	     R1, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40019D6C 00C 24 D1			     BNE	     loc_40019DB8			   ; Branch
ROM:40019D6C
ROM:40019D6E
ROM:40019D6E		     loc_40019D6E							   ; CODE XREF:	sub_40019D34+34j
ROM:40019D6E 00C 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:40019D70 00C 00 E0			     B		     loc_40019D74			   ; Branch
ROM:40019D70
ROM:40019D72		     ; ---------------------------------------------------------------------------
ROM:40019D72
ROM:40019D72		     loc_40019D72							   ; CODE XREF:	sub_40019D34+30j
ROM:40019D72 00C 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:40019D72
ROM:40019D74
ROM:40019D74		     loc_40019D74							   ; CODE XREF:	sub_40019D34+2Cj
ROM:40019D74											   ; sub_40019D34+3Cj
ROM:40019D74 00C 53 68			     LDR	     R3, [R2,#4]			   ; Load from Memory
ROM:40019D76 00C 23 F0 07 03		     BIC.W	     R3, R3, #7				   ; Rd	= Op1 &	~Op2
ROM:40019D7A 00C 0B 43			     ORRS	     R3, R1				   ; Rd	= Op1 |	Op2
ROM:40019D7C 00C 40 F8 80 3F		     STR.W	     R3, [R0,#0x80]!			   ; Store to Memory
ROM:40019D80 00C 00 25			     MOVS	     R5, #0				   ; Rd	= Op2
ROM:40019D82 00C 85 62			     STR	     R5, [R0,#0x28]			   ; Store to Memory
ROM:40019D84 00C 84 62			     STR	     R4, [R0,#0x28]			   ; Store to Memory
ROM:40019D86 00C 80 38			     SUBS	     R0, #0x80 ; 'Ä'			   ; Rd	= Op1 -	Op2
ROM:40019D88 00C 11 68			     LDR	     R1, [R2]				   ; Load from Memory
ROM:40019D8A 00C 02 29			     CMP	     R1, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40019D8C 00C 08 D1			     BNE	     loc_40019DA0			   ; Branch
ROM:40019D8C
ROM:40019D8E 00C 51 89			     LDRH	     R1, [R2,#0xA]			   ; Load from Memory
ROM:40019D90 00C 84 30			     ADDS	     R0, #0x84 ; 'Ñ'			   ; Rd	= Op1 +	Op2
ROM:40019D92 00C 41 60			     STR	     R1, [R0,#4]			   ; Store to Memory
ROM:40019D94 00C 11 89			     LDRH	     R1, [R2,#8]			   ; Load from Memory
ROM:40019D96 00C 41 F4 80 71		     ORR.W	     R1, R1, #0x100			   ; Rd	= Op1 |	Op2
ROM:40019D9A 00C 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40019D9C 00C 44 62			     STR	     R4, [R0,#0x24]			   ; Store to Memory
ROM:40019D9E 00C 84 38			     SUBS	     R0, #0x84 ; 'Ñ'			   ; Rd	= Op1 -	Op2
ROM:40019D9E
ROM:40019DA0
ROM:40019DA0		     loc_40019DA0							   ; CODE XREF:	sub_40019D34+58j
ROM:40019DA0 00C 02 21			     MOVS	     R1, #2				   ; Rd	= Op2
ROM:40019DA2 00C C0 F8 A8 10		     STR.W	     R1, [R0,#0xA8]			   ; Store to Memory
ROM:40019DA6 00C C0 F8 A8 10		     STR.W	     R1, [R0,#0xA8]			   ; Store to Memory
ROM:40019DAA 00C 13 68			     LDR	     R3, [R2]				   ; Load from Memory
ROM:40019DAC 00C 02 2B			     CMP	     R3, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40019DAE 00C 13 89			     LDRH	     R3, [R2,#8]			   ; Load from Memory
ROM:40019DB0 00C 04 D1			     BNE	     loc_40019DBC			   ; Branch
ROM:40019DB0
ROM:40019DB2 00C 23 F4 80 73		     BIC.W	     R3, R3, #0x100			   ; Rd	= Op1 &	~Op2
ROM:40019DB6 00C 01 E0			     B		     loc_40019DBC			   ; Branch
ROM:40019DB6
ROM:40019DB8		     ; ---------------------------------------------------------------------------
ROM:40019DB8
ROM:40019DB8		     loc_40019DB8							   ; CODE XREF:	sub_40019D34+16j
ROM:40019DB8											   ; sub_40019D34+38j
ROM:40019DB8 00C 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019DBA 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40019DBA
ROM:40019DBC		     ; ---------------------------------------------------------------------------
ROM:40019DBC
ROM:40019DBC		     loc_40019DBC							   ; CODE XREF:	sub_40019D34+7Cj
ROM:40019DBC											   ; sub_40019D34+82j
ROM:40019DBC 00C C0 F8 84 30		     STR.W	     R3, [R0,#0x84]			   ; Store to Memory
ROM:40019DC0 00C 13 68			     LDR	     R3, [R2]				   ; Load from Memory
ROM:40019DC2 00C 01 2B			     CMP	     R3, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40019DC4 00C 01 D0			     BEQ	     loc_40019DCA			   ; Branch
ROM:40019DC4
ROM:40019DC6 00C 03 2B			     CMP	     R3, #3				   ; Set cond. codes on	Op1 - Op2
ROM:40019DC8 00C 02 D1			     BNE	     loc_40019DD0			   ; Branch
ROM:40019DC8
ROM:40019DCA
ROM:40019DCA		     loc_40019DCA							   ; CODE XREF:	sub_40019D34+90j
ROM:40019DCA 00C 92 89			     LDRH	     R2, [R2,#0xC]			   ; Load from Memory
ROM:40019DCC 00C C0 F8 8C 20		     STR.W	     R2, [R0,#0x8C]			   ; Store to Memory
ROM:40019DCC 00C
ROM:40019DD0
ROM:40019DD0		     loc_40019DD0							   ; CODE XREF:	sub_40019D34+94j
ROM:40019DD0 00C 40 F8 A8 5F		     STR.W	     R5, [R0,#0xA8]!			   ; Store to Memory
ROM:40019DD4 00C 04 60			     STR	     R4, [R0]				   ; Store to Memory
ROM:40019DD6 00C 05 60			     STR	     R5, [R0]				   ; Store to Memory
ROM:40019DD8 00C 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40019DDA 00C 05 60			     STR	     R5, [R0]				   ; Store to Memory
ROM:40019DDC 00C 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40019DDE 00C 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40019DE0 00C 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40019DE2 00C 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40019DE4 00C 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40019DE6 00C 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40019DE8 00C 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40019DEA 00C 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40019DEC 00C 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:40019DEE 00C 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019DF0 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40019DF0
ROM:40019DF0		     ; End of function sub_40019D34
ROM:40019DF0
ROM:40019DF0		     ; ---------------------------------------------------------------------------
ROM:40019DF2 00	00			     DCW 0
ROM:40019DF4
ROM:40019DF4		     ; =============== S U B R O U T I N E =======================================
ROM:40019DF4
ROM:40019DF4
ROM:40019DF4		     unknown2_IRQ_handler
ROM:40019DF4 000 2D E9 F0 41		     PUSH.W	     {R4-R8,LR}				   ; Push registers
ROM:40019DF8 018 11 4F			     LDR	     R7, =0x48058000			   ; Load from Memory
ROM:40019DFA 018 D7 F8 10 08		     LDR.W	     R0, [R7,#0x810]			   ; Load from Memory
ROM:40019DFE 018 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:40019E00 018 10 4D			     LDR	     R5, =dword_4020FCEC		   ; Load from Memory
ROM:40019E02 018 4F F4 80 78		     MOV.W	     R8, #0x100				   ; Rd	= Op2
ROM:40019E06 018 10 4E			     LDR	     R6, =0x4805A000			   ; Load from Memory
ROM:40019E08 018 13 E0			     B		     loc_40019E32			   ; Branch
ROM:40019E08
ROM:40019E0A		     ; ---------------------------------------------------------------------------
ROM:40019E0A
ROM:40019E0A		     loc_40019E0A							   ; CODE XREF:	unknown2_IRQ_handler+44j
ROM:40019E0A 018 A8 8A			     LDRH	     R0, [R5,#0x14]			   ; Load from Memory
ROM:40019E0C 018 68 B1			     CBZ	     R0, loc_40019E2A			   ; Compare and Branch	on Zero
ROM:40019E0C
ROM:40019E0E 018 D6 F8 80 28		     LDR.W	     R2, [R6,#0x880]			   ; Load from Memory
ROM:40019E12 018 00 1F			     SUBS	     R0, R0, #4				   ; Rd	= Op1 -	Op2
ROM:40019E14 018 29 69			     LDR	     R1, [R5,#0x10]			   ; Load from Memory
ROM:40019E16 018 00 04			     LSLS	     R0, R0, #0x10			   ; Logical Shift Left
ROM:40019E18 018 04 C1			     STMIA	     R1!, {R2}				   ; Store Block to Memory
ROM:40019E1A 018 00 0C			     LSRS	     R0, R0, #0x10			   ; Logical Shift Right
ROM:40019E1C 018 29 61			     STR	     R1, [R5,#0x10]			   ; Store to Memory
ROM:40019E1E 018 A8 82			     STRH	     R0, [R5,#0x14]			   ; Store to Memory
ROM:40019E20 018 03 D1			     BNE	     loc_40019E2A			   ; Branch
ROM:40019E20
ROM:40019E22 018 01 24			     MOVS	     R4, #1				   ; Rd	= Op2
ROM:40019E24 018 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40019E26 018 00 F0 11 F8		     BL		     L4_unkn_something			   ; Branch with Link
ROM:40019E26 018
ROM:40019E2A
ROM:40019E2A		     loc_40019E2A							   ; CODE XREF:	unknown2_IRQ_handler+18j
ROM:40019E2A											   ; unknown2_IRQ_handler+2Cj
ROM:40019E2A 018 C7 F8 10 88		     STR.W	     R8, [R7,#0x810]			   ; Store to Memory
ROM:40019E2E 018 D7 F8 10 08		     LDR.W	     R0, [R7,#0x810]			   ; Load from Memory
ROM:40019E2E 018
ROM:40019E32
ROM:40019E32		     loc_40019E32							   ; CODE XREF:	unknown2_IRQ_handler+14j
ROM:40019E32 018 C0 05			     LSLS	     R0, R0, #0x17			   ; Logical Shift Left
ROM:40019E34 018 01 D5			     BPL	     return				   ; Branch
ROM:40019E34
ROM:40019E36 018 00 2C			     CMP	     R4, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019E38 018 E7 D0			     BEQ	     loc_40019E0A			   ; Branch
ROM:40019E38
ROM:40019E3A
ROM:40019E3A		     return								   ; CODE XREF:	unknown2_IRQ_handler+40j
ROM:40019E3A 018 BD E8 F0 81		     POP.W	     {R4-R8,PC}				   ; Pop registers
ROM:40019E3A 018
ROM:40019E3A		     ; End of function unknown2_IRQ_handler
ROM:40019E3A
ROM:40019E3A		     ; ---------------------------------------------------------------------------
ROM:40019E3E 00	00			     DCW 0
ROM:40019E40 00	80 05 48     dword_40019E40  DCD 0x48058000					   ; DATA XREF:	unknown2_IRQ_handler+4r
ROM:40019E44 EC	FC 20 40     off_40019E44    DCD dword_4020FCEC					   ; DATA XREF:	unknown2_IRQ_handler+Cr
ROM:40019E48 00	A0 05 48     dword_40019E48  DCD 0x4805A000					   ; DATA XREF:	unknown2_IRQ_handler+12r
ROM:40019E4C
ROM:40019E4C		     ; =============== S U B R O U T I N E =======================================
ROM:40019E4C
ROM:40019E4C
ROM:40019E4C		     L4_unkn_something							   ; CODE XREF:	something_with_undocumented_L4_32Kb_memory_2+1Ap
ROM:40019E4C											   ; something_with_undocumented_L4_32Kb_memory_4+62p ...
ROM:40019E4C 000 03 46			     MOV	     R3, R0				   ; Rd	= Op2
ROM:40019E4E 000 0C 48			     LDR	     R0, =dword_4020FCEC		   ; Load from Memory
ROM:40019E50 000 0C 49			     LDR	     R1, =0x48058000			   ; Load from Memory
ROM:40019E52 000 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:40019E54 000 01 2B			     CMP	     R3, #1				   ; Set cond. codes on	Op1 - Op2
ROM:40019E56 000 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:40019E58 000 0A D1			     BNE	     not_ready				   ; Branch
ROM:40019E58
ROM:40019E5A 000 D1 F8 14 38		     LDR.W	     R3, [R1,#0x814]			   ; Load from Memory
ROM:40019E5E 000 23 F4 80 73		     BIC.W	     R3, R3, #0x100			   ; Rd	= Op1 &	~Op2
ROM:40019E62 000 C1 F8 14 38		     STR.W	     R3, [R1,#0x814]			   ; Store to Memory
ROM:40019E66 000 82 61			     STR	     R2, [R0,#0x18]			   ; Store to Memory
ROM:40019E68 000 41 68			     LDR	     R1, [R0,#4]			   ; Load from Memory
ROM:40019E6A 000 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019E6C 000 07 D0			     BEQ	     return				   ; Branch
ROM:40019E6C
ROM:40019E6E 000 08 47			     BX		     R1					   ; Branch to/from Thumb mode
ROM:40019E6E
ROM:40019E70		     ; ---------------------------------------------------------------------------
ROM:40019E70
ROM:40019E70		     not_ready								   ; CODE XREF:	L4_unkn_something+Cj
ROM:40019E70 000 D1 F8 0C 38		     LDR.W	     R3, [R1,#0x80C]			   ; Load from Memory
ROM:40019E74 000 23 F0 01 03		     BIC.W	     R3, R3, #1				   ; Rd	= Op1 &	~Op2
ROM:40019E78 000 C1 F8 0C 38		     STR.W	     R3, [R1,#0x80C]			   ; Store to Memory
ROM:40019E7C 000 82 61			     STR	     R2, [R0,#0x18]			   ; Store to Memory
ROM:40019E7C
ROM:40019E7E
ROM:40019E7E		     return								   ; CODE XREF:	L4_unkn_something+20j
ROM:40019E7E 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:40019E7E
ROM:40019E7E		     ; End of function L4_unkn_something
ROM:40019E7E
ROM:40019E7E		     ; ---------------------------------------------------------------------------
ROM:40019E80 EC	FC 20 40     off_40019E80    DCD dword_4020FCEC					   ; DATA XREF:	L4_unkn_something+2r
ROM:40019E84 00	80 05 48     dword_40019E84  DCD 0x48058000					   ; DATA XREF:	L4_unkn_something+4r
ROM:40019E88
ROM:40019E88		     ; =============== S U B R O U T I N E =======================================
ROM:40019E88
ROM:40019E88
ROM:40019E88		     unknown_IRQ_handler
ROM:40019E88 000 2D E9 F0 41		     PUSH.W	     {R4-R8,LR}				   ; Push registers
ROM:40019E8C 018 16 4E			     LDR	     R6, =0x48058000			   ; Load from Memory
ROM:40019E8E 018 D6 F8 08 08		     LDR.W	     R0, [R6,#0x808]			   ; Load from Memory
ROM:40019E92 018 00 27			     MOVS	     R7, #0				   ; Rd	= Op2
ROM:40019E94 018 15 4C			     LDR	     R4, =dword_4020FCEC		   ; Load from Memory
ROM:40019E96 018 16 4D			     LDR	     R5, =0x4805A000			   ; Load from Memory
ROM:40019E98 018 20 E0			     B		     loc_40019EDC			   ; Branch
ROM:40019E98
ROM:40019E9A		     ; ---------------------------------------------------------------------------
ROM:40019E9A
ROM:40019E9A		     loc_40019E9A							   ; CODE XREF:	unknown_IRQ_handler+5Aj
ROM:40019E9A 018 A1 69			     LDR	     R1, [R4,#0x18]			   ; Load from Memory
ROM:40019E9C 018 A0 89			     LDRH	     R0, [R4,#0xC]			   ; Load from Memory
ROM:40019E9E 018 31 F8 02 2B		     LDRH.W	     R2, [R1],#2			   ; Load from Memory
ROM:40019EA2 018 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:40019EA4 018 A2 80			     STRH	     R2, [R4,#4]			   ; Store to Memory
ROM:40019EA6 018 A1 61			     STR	     R1, [R4,#0x18]			   ; Store to Memory
ROM:40019EA8 018 0E D8			     BHI	     loc_40019EC8			   ; Branch
ROM:40019EA8
ROM:40019EAA 018 E1 88			     LDRH	     R1, [R4,#6]			   ; Load from Memory
ROM:40019EAC 018 21 F0 FF 01		     BIC.W	     R1, R1, #0xFF			   ; Rd	= Op1 &	~Op2
ROM:40019EB0 018 89 1C			     ADDS	     R1, R1, #2				   ; Rd	= Op1 +	Op2
ROM:40019EB2 018 E1 80			     STRH	     R1, [R4,#6]			   ; Store to Memory
ROM:40019EB4 018 61 68			     LDR	     R1, [R4,#4]			   ; Load from Memory
ROM:40019EB6 018 C5 F8 80 10		     STR.W	     R1, [R5,#0x80]			   ; Store to Memory
ROM:40019EBA 018 80 1E			     SUBS	     R0, R0, #2				   ; Rd	= Op1 -	Op2
ROM:40019EBC 018 A0 81			     STRH	     R0, [R4,#0xC]			   ; Store to Memory
ROM:40019EBE 018 01 27			     MOVS	     R7, #1				   ; Rd	= Op2
ROM:40019EC0 018 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019EC2 018 FF F7 C3 FF		     BL		     L4_unkn_something			   ; Branch with Link
ROM:40019EC2 018
ROM:40019EC6 018 04 E0			     B		     loc_40019ED2			   ; Branch
ROM:40019EC6
ROM:40019EC8		     ; ---------------------------------------------------------------------------
ROM:40019EC8
ROM:40019EC8		     loc_40019EC8							   ; CODE XREF:	unknown_IRQ_handler+20j
ROM:40019EC8 018 61 68			     LDR	     R1, [R4,#4]			   ; Load from Memory
ROM:40019ECA 018 C5 F8 80 10		     STR.W	     R1, [R5,#0x80]			   ; Store to Memory
ROM:40019ECE 018 80 1E			     SUBS	     R0, R0, #2				   ; Rd	= Op1 -	Op2
ROM:40019ED0 018 A0 81			     STRH	     R0, [R4,#0xC]			   ; Store to Memory
ROM:40019ED0
ROM:40019ED2
ROM:40019ED2		     loc_40019ED2							   ; CODE XREF:	unknown_IRQ_handler+3Ej
ROM:40019ED2 018 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019ED4 018 C6 F8 08 08		     STR.W	     R0, [R6,#0x808]			   ; Store to Memory
ROM:40019ED8 018 D6 F8 08 08		     LDR.W	     R0, [R6,#0x808]			   ; Load from Memory
ROM:40019ED8 018
ROM:40019EDC
ROM:40019EDC		     loc_40019EDC							   ; CODE XREF:	unknown_IRQ_handler+10j
ROM:40019EDC 018 C0 07			     LSLS	     R0, R0, #0x1F			   ; Logical Shift Left
ROM:40019EDE 018 01 D0			     BEQ	     return				   ; Branch
ROM:40019EDE
ROM:40019EE0 018 00 2F			     CMP	     R7, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019EE2 018 DA D0			     BEQ	     loc_40019E9A			   ; Branch
ROM:40019EE2
ROM:40019EE4
ROM:40019EE4		     return								   ; CODE XREF:	unknown_IRQ_handler+56j
ROM:40019EE4 018 BD E8 F0 81		     POP.W	     {R4-R8,PC}				   ; Pop registers
ROM:40019EE4 018
ROM:40019EE4		     ; End of function unknown_IRQ_handler
ROM:40019EE4
ROM:40019EE4		     ; ---------------------------------------------------------------------------
ROM:40019EE8 00	80 05 48     dword_40019EE8  DCD 0x48058000					   ; DATA XREF:	unknown_IRQ_handler+4r
ROM:40019EEC EC	FC 20 40     off_40019EEC    DCD dword_4020FCEC					   ; DATA XREF:	unknown_IRQ_handler+Cr
ROM:40019EF0 00	A0 05 48     dword_40019EF0  DCD 0x4805A000					   ; DATA XREF:	unknown_IRQ_handler+Er
ROM:40019EF4
ROM:40019EF4		     ; =============== S U B R O U T I N E =======================================
ROM:40019EF4
ROM:40019EF4
ROM:40019EF4		     copy_dwords_r0_to_r1						   ; CODE XREF:	boot_SBC_scratchpad_check+56p
ROM:40019EF4 000 00 23			     MOVS	     R3, #0				   ; Rd	= Op2
ROM:40019EF6 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40019EF8 008 04 E0			     B		     loop_start				   ; Branch
ROM:40019EF8
ROM:40019EFA		     ; ---------------------------------------------------------------------------
ROM:40019EFA
ROM:40019EFA		     loop_end								   ; CODE XREF:	copy_dwords_r0_to_r1+12j
ROM:40019EFA 008 50 F8 23 40		     LDR.W	     R4, [R0,R3,LSL#2]			   ; Load from Memory
ROM:40019EFE 008 41 F8 23 40		     STR.W	     R4, [R1,R3,LSL#2]			   ; Store to Memory
ROM:40019F02 008 5B 1C			     ADDS	     R3, R3, #1				   ; Rd	= Op1 +	Op2
ROM:40019F02
ROM:40019F04
ROM:40019F04		     loop_start								   ; CODE XREF:	copy_dwords_r0_to_r1+4j
ROM:40019F04 008 93 42			     CMP	     R3, R2				   ; Set cond. codes on	Op1 - Op2
ROM:40019F06 008 F8 D3			     BCC	     loop_end				   ; Branch
ROM:40019F06
ROM:40019F08 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40019F08
ROM:40019F08		     ; End of function copy_dwords_r0_to_r1
ROM:40019F08
ROM:40019F0A
ROM:40019F0A		     ; =============== S U B R O U T I N E =======================================
ROM:40019F0A
ROM:40019F0A
ROM:40019F0A		     ; int __cdecl check_some_addr_not_null_read_0x4(int arg)
ROM:40019F0A		     check_some_addr_not_null_read_0x4					   ; CODE XREF:	boot_image_header_check+4Ep
ROM:40019F0A 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:40019F0C 00C 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:40019F0E 00C 23 46			     MOV	     R3, R4				   ; Rd	= Op2
ROM:40019F10 00C 22 46			     MOV	     R2, R4				   ; Rd	= Op2
ROM:40019F12 00C 06 E0			     B		     loc_40019F22			   ; Branch
ROM:40019F12
ROM:40019F14		     ; ---------------------------------------------------------------------------
ROM:40019F14
ROM:40019F14		     loc_40019F14							   ; CODE XREF:	check_some_addr_not_null_read_0x4+20j
ROM:40019F14 00C 99 42			     CMP	     R1, R3				   ; Set cond. codes on	Op1 - Op2
ROM:40019F16 00C 02 D9			     BLS	     loc_40019F1E			   ; Branch
ROM:40019F16
ROM:40019F18 00C 44 68			     LDR	     R4, [R0,#4]			   ; Load from Memory
ROM:40019F1A 00C 0B 46			     MOV	     R3, R1				   ; Rd	= Op2
ROM:40019F1C 00C 0C 44			     ADD	     R4, R1				   ; Rd	= Op1 +	Op2
ROM:40019F1C
ROM:40019F1E
ROM:40019F1E		     loc_40019F1E							   ; CODE XREF:	check_some_addr_not_null_read_0x4+Cj
ROM:40019F1E 00C 20 30			     ADDS	     R0, #0x20 ; ' '			   ; Rd	= Op1 +	Op2
ROM:40019F20 00C 52 1C			     ADDS	     R2, R2, #1				   ; Rd	= Op1 +	Op2
ROM:40019F20
ROM:40019F22
ROM:40019F22		     loc_40019F22							   ; CODE XREF:	check_some_addr_not_null_read_0x4+8j
ROM:40019F22 00C 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:40019F24 00C 4D 1C			     ADDS	     R5, R1, #1				   ; Rd	= Op1 +	Op2
ROM:40019F26 00C 01 D0			     BEQ	     return				   ; Branch
ROM:40019F26
ROM:40019F28 00C 10 2A			     CMP	     R2, #0x10				   ; Set cond. codes on	Op1 - Op2
ROM:40019F2A 00C F3 D3			     BCC	     loc_40019F14			   ; Branch
ROM:40019F2A
ROM:40019F2C
ROM:40019F2C		     return								   ; CODE XREF:	check_some_addr_not_null_read_0x4+1Cj
ROM:40019F2C 00C 20 46			     MOV	     R0, R4				   ; Rd	= Op2
ROM:40019F2E 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:40019F2E
ROM:40019F2E		     ; End of function check_some_addr_not_null_read_0x4
ROM:40019F2E
ROM:40019F30
ROM:40019F30		     ; =============== S U B R O U T I N E =======================================
ROM:40019F30
ROM:40019F30
ROM:40019F30		     sub_40019F30							   ; CODE XREF:	sub_40018260+3Ep
ROM:40019F30
ROM:40019F30		     var_10	     = -0x10
ROM:40019F30		     var_C	     = -0xC
ROM:40019F30
ROM:40019F30 000 1C B5			     PUSH	     {R2-R4,LR}				   ; Push registers
ROM:40019F32 010 40 F6 3B 00		     MOVW	     R0, #0x83B				   ; Rd	= Op2
ROM:40019F36 010 01 90			     STR	     R0, [SP,#0x10+var_C]		   ; Store to Memory
ROM:40019F38 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019F3A 010 00 F0 E5 F8		     BL		     sub_4001A108			   ; Branch with Link
ROM:40019F3A 010
ROM:40019F3E 010 20 BB			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40019F3E
ROM:40019F40 010 FB F7 3C FE		     BL		     standard_read_errno		   ; Branch with Link
ROM:40019F40 010
ROM:40019F44 010 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:40019F46 010 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:40019F48 010 21 D0			     BEQ	     loc_40019F8E			   ; Branch
ROM:40019F48
ROM:40019F4A 010 05 28			     CMP	     R0, #5				   ; Set cond. codes on	Op1 - Op2
ROM:40019F4C 010 24 D0			     BEQ	     loc_40019F98			   ; Branch
ROM:40019F4C
ROM:40019F4E 010 06 28			     CMP	     R0, #6				   ; Set cond. codes on	Op1 - Op2
ROM:40019F50 010 16 D1			     BNE	     loc_40019F80			   ; Branch
ROM:40019F50
ROM:40019F52 010 BD F8 04 00		     LDRH.W	     R0, [SP,#0x10+var_C]		   ; Load from Memory
ROM:40019F56 010 40 F4 40 70		     ORR.W	     R0, R0, #0x300			   ; Rd	= Op1 |	Op2
ROM:40019F56 010
ROM:40019F5A
ROM:40019F5A		     loc_40019F5A							   ; CODE XREF:	sub_40019F30+66j
ROM:40019F5A 010 01 90			     STR	     R0, [SP,#0x10+var_C]		   ; Store to Memory
ROM:40019F5C 010 00 F0 C4 F8		     BL		     sub_4001A0E8			   ; Branch with Link
ROM:40019F5C 010
ROM:40019F60 010 98 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40019F60
ROM:40019F62
ROM:40019F62		     loc_40019F62							   ; CODE XREF:	sub_40019F30+72j
ROM:40019F62 010 10 48			     LDR	     R0, =dword_4020FD58		   ; Load from Memory
ROM:40019F64 010 40 F2 1E 53		     MOVW	     R3, #0x51E				   ; Rd	= Op2
ROM:40019F68 010 00 93			     STR	     R3, [SP,#0x10+var_10]		   ; Store to Memory
ROM:40019F6A 010 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:40019F6C 010 01 AA			     ADD	     R2, SP, #0x10+var_C		   ; Rd	= Op1 +	Op2
ROM:40019F6E 010 03 68			     LDR	     R3, [R0]				   ; Load from Memory
ROM:40019F70 010 4B 20			     MOVS	     R0, #0x4B ; 'K'			   ; int
ROM:40019F72 010 00 F0 43 F9		     BL		     sub_4001A1FC			   ; Branch with Link
ROM:40019F72 010
ROM:40019F76 010 40 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40019F76
ROM:40019F78 010 05 2C			     CMP	     R4, #5				   ; Set cond. codes on	Op1 - Op2
ROM:40019F7A 010 01 D1			     BNE	     loc_40019F80			   ; Branch
ROM:40019F7A
ROM:40019F7C 010 00 F0 B4 F8		     BL		     sub_4001A0E8			   ; Branch with Link
ROM:40019F7C 010
ROM:40019F80
ROM:40019F80		     loc_40019F80							   ; CODE XREF:	sub_40019F30+20j
ROM:40019F80											   ; sub_40019F30+4Aj
ROM:40019F80 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:40019F82 010 00 F0 C1 F8		     BL		     sub_4001A108			   ; Branch with Link
ROM:40019F82 010
ROM:40019F86 010 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019F88 010 00 D0			     BEQ	     return				   ; Branch
ROM:40019F88
ROM:40019F8A
ROM:40019F8A		     return_1								   ; CODE XREF:	sub_40019F30+Ej
ROM:40019F8A											   ; sub_40019F30+30j ...
ROM:40019F8A 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019F8A
ROM:40019F8C
ROM:40019F8C		     return								   ; CODE XREF:	sub_40019F30+58j
ROM:40019F8C 010 1C BD			     POP	     {R2-R4,PC}				   ; Pop registers
ROM:40019F8C
ROM:40019F8E		     ; ---------------------------------------------------------------------------
ROM:40019F8E
ROM:40019F8E		     loc_40019F8E							   ; CODE XREF:	sub_40019F30+18j
ROM:40019F8E 010 BD F8 04 00		     LDRH.W	     R0, [SP,#0x10+var_C]		   ; Load from Memory
ROM:40019F92 010 40 F4 80 70		     ORR.W	     R0, R0, #0x100			   ; Rd	= Op1 |	Op2
ROM:40019F96 010 E0 E7			     B		     loc_40019F5A			   ; Branch
ROM:40019F96
ROM:40019F98		     ; ---------------------------------------------------------------------------
ROM:40019F98
ROM:40019F98		     loc_40019F98							   ; CODE XREF:	sub_40019F30+1Cj
ROM:40019F98 010 BD F8 04 00		     LDRH.W	     R0, [SP,#0x10+var_C]		   ; Load from Memory
ROM:40019F9C 010 40 F4 00 70		     ORR.W	     R0, R0, #0x200			   ; Rd	= Op1 |	Op2
ROM:40019FA0 010 01 90			     STR	     R0, [SP,#0x10+var_C]		   ; Store to Memory
ROM:40019FA2 010 DE E7			     B		     loc_40019F62			   ; Branch
ROM:40019FA2
ROM:40019FA2		     ; End of function sub_40019F30
ROM:40019FA2
ROM:40019FA2		     ; ---------------------------------------------------------------------------
ROM:40019FA4 58	FD 20 40     off_40019FA4    DCD dword_4020FD58					   ; DATA XREF:	sub_40019F30:loc_40019F62r
ROM:40019FA8
ROM:40019FA8		     ; =============== S U B R O U T I N E =======================================
ROM:40019FA8
ROM:40019FA8
ROM:40019FA8		     sub_40019FA8							   ; CODE XREF:	sub_40018260:loc_400182B8p
ROM:40019FA8 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:40019FAA 008 00 F0 0B F8		     BL		     sub_40019FC4			   ; Branch with Link
ROM:40019FAA 008
ROM:40019FAE 008 30 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40019FAE
ROM:40019FB0 008 00 F0 DC F8		     BL		     sub_4001A16C			   ; Branch with Link
ROM:40019FB0 008
ROM:40019FB4 008 18 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:40019FB4
ROM:40019FB6 008 00 F0 C5 F8		     BL		     sub_4001A144			   ; Branch with Link
ROM:40019FB6 008
ROM:40019FBA 008 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:40019FBC 008 00 D0			     BEQ	     return				   ; Branch
ROM:40019FBC
ROM:40019FBE
ROM:40019FBE		     return_1								   ; CODE XREF:	sub_40019FA8+6j
ROM:40019FBE											   ; sub_40019FA8+Cj
ROM:40019FBE 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:40019FBE
ROM:40019FC0
ROM:40019FC0		     return								   ; CODE XREF:	sub_40019FA8+14j
ROM:40019FC0 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:40019FC0
ROM:40019FC0		     ; End of function sub_40019FA8
ROM:40019FC0
ROM:40019FC0		     ; ---------------------------------------------------------------------------
ROM:40019FC2 00	00			     DCW 0
ROM:40019FC4
ROM:40019FC4		     ; =============== S U B R O U T I N E =======================================
ROM:40019FC4
ROM:40019FC4
ROM:40019FC4		     ; bool __cdecl sub_40019FC4()
ROM:40019FC4		     sub_40019FC4							   ; CODE XREF:	sub_40019FA8+2p
ROM:40019FC4
ROM:40019FC4		     var_18	     = -0x18
ROM:40019FC4		     var_14	     = -0x14
ROM:40019FC4
ROM:40019FC4 000 09 49			     LDR	     R1, =(dword_4001B0F0 - 0x40000000)	   ; Load from Memory
ROM:40019FC6 000 00 B5			     PUSH	     {LR}				   ; Push registers
ROM:40019FC8 004 85 B0			     SUB	     SP, SP, #0x14			   ; Rd	= Op1 -	Op2
ROM:40019FCA 018 91 E8 0C 50		     LDMIA.W	     R1, {R2,R3,R12,LR}			   ; Load Block	from Memory
ROM:40019FCE 018 01 A8			     ADD	     R0, SP, #0x18+var_14		   ; Rd	= Op1 +	Op2
ROM:40019FD0 018 07 21			     MOVS	     R1, #7				   ; Rd	= Op2
ROM:40019FD2 018 80 E8 0C 50		     STMIA.W	     R0, {R2,R3,R12,LR}			   ; Store Block to Memory
ROM:40019FD6 018 40 F2 1E 53		     MOVW	     R3, #0x51E				   ; Rd	= Op2
ROM:40019FDA 018 05 48			     LDR	     R0, =dword_4020FD58		   ; Load from Memory
ROM:40019FDC 018 01 AA			     ADD	     R2, SP, #0x18+var_14		   ; Rd	= Op1 +	Op2
ROM:40019FDE 018 00 93			     STR	     R3, [SP,#0x18+var_18]		   ; Store to Memory
ROM:40019FE0 018 03 68			     LDR	     R3, [R0]				   ; Load from Memory
ROM:40019FE2 018 4B 20			     MOVS	     R0, #0x4B ; 'K'			   ; int
ROM:40019FE4 018 00 F0 0A F9		     BL		     sub_4001A1FC			   ; Branch with Link
ROM:40019FE4 018
ROM:40019FE8 018 05 B0			     ADD	     SP, SP, #0x14			   ; Rd	= Op1 +	Op2
ROM:40019FEA 004 00 BD			     POP	     {PC}				   ; Pop registers
ROM:40019FEA
ROM:40019FEA		     ; End of function sub_40019FC4
ROM:40019FEA
ROM:40019FEA		     ; ---------------------------------------------------------------------------
ROM:40019FEC F0	B0 01 00     off_40019FEC    DCD dword_4001B0F0	- 0x40000000			   ; DATA XREF:	sub_40019FC4r
ROM:40019FF0 58	FD 20 40     off_40019FF0    DCD dword_4020FD58					   ; DATA XREF:	sub_40019FC4+16r
ROM:40019FF4
ROM:40019FF4		     ; =============== S U B R O U T I N E =======================================
ROM:40019FF4
ROM:40019FF4
ROM:40019FF4		     sub_40019FF4							   ; CODE XREF:	sub_40018260+90p
ROM:40019FF4
ROM:40019FF4		     var_C	     = -0xC
ROM:40019FF4		     var_8	     = -8
ROM:40019FF4
ROM:40019FF4 000 07 48			     LDR	     R0, =(dword_4001B0DC - 0x40000000)	   ; Load from Memory
ROM:40019FF6 000 0E B5			     PUSH	     {R1-R3,LR}				   ; Push registers
ROM:40019FF8 010 40 F2 1E 53		     MOVW	     R3, #0x51E				   ; Rd	= Op2
ROM:40019FFC 010 03 C8			     LDMIA	     R0, {R0,R1}			   ; Load Block	from Memory
ROM:40019FFE 010 01 AA			     ADD	     R2, SP, #0x10+var_C		   ; Rd	= Op1 +	Op2
ROM:4001A000 010 CD E9 00 30		     STRD.W	     R3, R0, [SP]			   ; Store pair	of registers
ROM:4001A004 010 04 48			     LDR	     R0, =dword_4020FD58		   ; Load from Memory
ROM:4001A006 010 02 91			     STR	     R1, [SP,#0x10+var_8]		   ; Store to Memory
ROM:4001A008 010 03 21			     MOVS	     R1, #3				   ; Rd	= Op2
ROM:4001A00A 010 03 68			     LDR	     R3, [R0]				   ; Load from Memory
ROM:4001A00C 010 4B 20			     MOVS	     R0, #0x4B ; 'K'			   ; int
ROM:4001A00E 010 00 F0 F5 F8		     BL		     sub_4001A1FC			   ; Branch with Link
ROM:4001A00E 010
ROM:4001A012 010 0E BD			     POP	     {R1-R3,PC}				   ; Pop registers
ROM:4001A012
ROM:4001A012		     ; End of function sub_40019FF4
ROM:4001A012
ROM:4001A012		     ; ---------------------------------------------------------------------------
ROM:4001A014 DC	B0 01 00     off_4001A014    DCD dword_4001B0DC	- 0x40000000			   ; DATA XREF:	sub_40019FF4r
ROM:4001A018 58	FD 20 40     off_4001A018    DCD dword_4020FD58					   ; DATA XREF:	sub_40019FF4+10r
ROM:4001A01C
ROM:4001A01C		     ; =============== S U B R O U T I N E =======================================
ROM:4001A01C
ROM:4001A01C
ROM:4001A01C		     sub_4001A01C							   ; CODE XREF:	sub_40018260+60p
ROM:4001A01C											   ; sub_40018260+72p
ROM:4001A01C
ROM:4001A01C		     var_10	     = -0x10
ROM:4001A01C		     var_C	     = -0xC
ROM:4001A01C		     var_A	     = -0xA
ROM:4001A01C		     var_8	     = -8
ROM:4001A01C
ROM:4001A01C 000 0E B5			     PUSH	     {R1-R3,LR}				   ; Push registers
ROM:4001A01E 010 48 B9			     CBNZ	     R0, loc_4001A034			   ; Compare and Branch	on Non-Zero
ROM:4001A01E
ROM:4001A020 010 4E F2 82 00		     MOVW	     R0, #0xE082			   ; Rd	= Op2
ROM:4001A024 010 AD F8 04 00		     STRH.W	     R0, [SP,#0x10+var_C]		   ; Store to Memory
ROM:4001A028 010 83 20			     MOVS	     R0, #0x83 ; 'É'			   ; Rd	= Op2
ROM:4001A02A 010 AD F8 06 00		     STRH.W	     R0, [SP,#0x10+var_A]		   ; Store to Memory
ROM:4001A02E 010 40 F2 85 20		     MOVW	     R0, #0x285				   ; Rd	= Op2
ROM:4001A032 010 08 E0			     B		     loc_4001A046			   ; Branch
ROM:4001A032
ROM:4001A034		     ; ---------------------------------------------------------------------------
ROM:4001A034
ROM:4001A034		     loc_4001A034							   ; CODE XREF:	sub_4001A01C+2j
ROM:4001A034 010 4E F2 86 00		     MOVW	     R0, #0xE086			   ; Rd	= Op2
ROM:4001A038 010 AD F8 04 00		     STRH.W	     R0, [SP,#0x10+var_C]		   ; Store to Memory
ROM:4001A03C 010 87 20			     MOVS	     R0, #0x87 ; 'á'			   ; Rd	= Op2
ROM:4001A03E 010 AD F8 06 00		     STRH.W	     R0, [SP,#0x10+var_A]		   ; Store to Memory
ROM:4001A042 010 40 F6 89 30		     MOVW	     R0, #0xB89				   ; Rd	= Op2
ROM:4001A042 010
ROM:4001A046
ROM:4001A046		     loc_4001A046							   ; CODE XREF:	sub_4001A01C+16j
ROM:4001A046 010 AD F8 08 00		     STRH.W	     R0, [SP,#0x10+var_8]		   ; Store to Memory
ROM:4001A04A 010 40 F2 1E 53		     MOVW	     R3, #0x51E				   ; Rd	= Op2
ROM:4001A04E 010 04 48			     LDR	     R0, =dword_4020FD58		   ; Load from Memory
ROM:4001A050 010 03 21			     MOVS	     R1, #3				   ; Rd	= Op2
ROM:4001A052 010 00 93			     STR	     R3, [SP,#0x10+var_10]		   ; Store to Memory
ROM:4001A054 010 01 AA			     ADD	     R2, SP, #0x10+var_C		   ; Rd	= Op1 +	Op2
ROM:4001A056 010 03 68			     LDR	     R3, [R0]				   ; Load from Memory
ROM:4001A058 010 4B 20			     MOVS	     R0, #0x4B ; 'K'			   ; int
ROM:4001A05A 010 00 F0 CF F8		     BL		     sub_4001A1FC			   ; Branch with Link
ROM:4001A05A 010
ROM:4001A05E 010 0E BD			     POP	     {R1-R3,PC}				   ; Pop registers
ROM:4001A05E
ROM:4001A05E		     ; End of function sub_4001A01C
ROM:4001A05E
ROM:4001A05E		     ; ---------------------------------------------------------------------------
ROM:4001A060 58	FD 20 40     off_4001A060    DCD dword_4020FD58					   ; DATA XREF:	sub_4001A01C+32r
ROM:4001A064
ROM:4001A064		     ; =============== S U B R O U T I N E =======================================
ROM:4001A064
ROM:4001A064
ROM:4001A064		     sub_4001A064							   ; CODE XREF:	sub_40018260:loc_400182D8p
ROM:4001A064
ROM:4001A064		     var_C	     = -0xC
ROM:4001A064		     var_8	     = -8
ROM:4001A064
ROM:4001A064 000 07 48			     LDR	     R0, =(dword_4001B0E4 - 0x40000000)	   ; Load from Memory
ROM:4001A066 000 0E B5			     PUSH	     {R1-R3,LR}				   ; Push registers
ROM:4001A068 010 40 F2 1E 53		     MOVW	     R3, #0x51E				   ; Rd	= Op2
ROM:4001A06C 010 03 C8			     LDMIA	     R0, {R0,R1}			   ; Load Block	from Memory
ROM:4001A06E 010 CD E9 00 30		     STRD.W	     R3, R0, [SP]			   ; Store pair	of registers
ROM:4001A072 010 05 48			     LDR	     R0, =TIMER_32K_BASE		   ; Load from Memory
ROM:4001A074 010 02 91			     STR	     R1, [SP,#0x10+var_8]		   ; Store to Memory
ROM:4001A076 010 03 69			     LDR	     R3, [R0,#0x10]			   ; Load from Memory
ROM:4001A078 010 03 21			     MOVS	     R1, #3				   ; Rd	= Op2
ROM:4001A07A 010 4B 20			     MOVS	     R0, #0x4B ; 'K'			   ; int
ROM:4001A07C 010 01 AA			     ADD	     R2, SP, #0x10+var_C		   ; Rd	= Op1 +	Op2
ROM:4001A07E 010 00 F0 BD F8		     BL		     sub_4001A1FC			   ; Branch with Link
ROM:4001A07E 010
ROM:4001A082 010 0E BD			     POP	     {R1-R3,PC}				   ; Pop registers
ROM:4001A082
ROM:4001A082		     ; End of function sub_4001A064
ROM:4001A082
ROM:4001A082		     ; ---------------------------------------------------------------------------
ROM:4001A084 E4	B0 01 00     off_4001A084    DCD dword_4001B0E4	- 0x40000000			   ; DATA XREF:	sub_4001A064r
ROM:4001A088 00	00 32 48     dword_4001A088  DCD TIMER_32K_BASE					   ; DATA XREF:	sub_4001A064+Er
ROM:4001A08C
ROM:4001A08C		     ; =============== S U B R O U T I N E =======================================
ROM:4001A08C
ROM:4001A08C
ROM:4001A08C		     ; bool __cdecl sub_4001A08C()
ROM:4001A08C		     sub_4001A08C							   ; CODE XREF:	sub_40018260+2Ap
ROM:4001A08C
ROM:4001A08C		     var_18	     = -0x18
ROM:4001A08C		     var_14	     = -0x14
ROM:4001A08C
ROM:4001A08C 000 7F B5			     PUSH	     {R0-R6,LR}				   ; Push registers
ROM:4001A08E 020 85 20			     MOVS	     R0, #0x85 ; 'Ö'			   ; Rd	= Op2
ROM:4001A090 020 12 4C			     LDR	     R4, =dword_4020FD58		   ; Load from Memory
ROM:4001A092 020 40 F2 1E 55		     MOVW	     R5, #0x51E				   ; Rd	= Op2
ROM:4001A096 020 02 90			     STR	     R0, [SP,#0x20+var_18]		   ; Store to Memory
ROM:4001A098 020 49 21			     MOVS	     R1, #0x49 ; 'I'			   ; Rd	= Op2
ROM:4001A09A 020 02 AB			     ADD	     R3, SP, #0x20+var_18		   ; Rd	= Op1 +	Op2
ROM:4001A09C 020 22 68			     LDR	     R2, [R4]				   ; Load from Memory
ROM:4001A09E 020 CD E9 00 25		     STRD.W	     R2, R5, [SP]			   ; Store pair	of registers
ROM:4001A0A2 020 01 22			     MOVS	     R2, #1				   ; Rd	= Op2
ROM:4001A0A4 020 10 46			     MOV	     R0, R2				   ; Rd	= Op2
ROM:4001A0A6 020 FC F7 FB FB		     BL		     timer_for_something		   ; Branch with Link
ROM:4001A0A6 020
ROM:4001A0AA 020 90 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:4001A0AA
ROM:4001A0AC 020 22 68			     LDR	     R2, [R4]				   ; Load from Memory
ROM:4001A0AE 020 49 21			     MOVS	     R1, #0x49 ; 'I'			   ; Rd	= Op2
ROM:4001A0B0 020 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001A0B2 020 03 AB			     ADD	     R3, SP, #0x20+var_14		   ; Rd	= Op1 +	Op2
ROM:4001A0B4 020 CD E9 00 25		     STRD.W	     R2, R5, [SP]			   ; Store pair	of registers
ROM:4001A0B8 020 04 22			     MOVS	     R2, #4				   ; Rd	= Op2
ROM:4001A0BA 020 FC F7 A7 FB		     BL		     sub_4001680C			   ; Branch with Link
ROM:4001A0BA 020
ROM:4001A0BE 020 40 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:4001A0BE
ROM:4001A0C0 020 03 98			     LDR	     R0, [SP,#0x20+var_14]		   ; Load from Memory
ROM:4001A0C2 020 07 49			     LDR	     R1, =0x9002F0			   ; Load from Memory
ROM:4001A0C4 020 B1 EB 00 1F		     CMP.W	     R1, R0,LSL#4			   ; Set cond. codes on	Op1 - Op2
ROM:4001A0C8 020 06 D0			     BEQ	     return_0				   ; Branch
ROM:4001A0C8
ROM:4001A0CA 020 06 49			     LDR	     R1, =0xB77802F0			   ; Load from Memory
ROM:4001A0CC 020 B1 EB 00 1F		     CMP.W	     R1, R0,LSL#4			   ; Set cond. codes on	Op1 - Op2
ROM:4001A0D0 020 02 D0			     BEQ	     return_0				   ; Branch
ROM:4001A0D0
ROM:4001A0D2
ROM:4001A0D2		     return_1								   ; CODE XREF:	sub_4001A08C+1Ej
ROM:4001A0D2											   ; sub_4001A08C+32j
ROM:4001A0D2 020 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001A0D2
ROM:4001A0D4
ROM:4001A0D4		     return								   ; CODE XREF:	sub_4001A08C+4Ej
ROM:4001A0D4 020 04 B0			     ADD	     SP, SP, #0x10			   ; Rd	= Op1 +	Op2
ROM:4001A0D6 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:4001A0D6
ROM:4001A0D8		     ; ---------------------------------------------------------------------------
ROM:4001A0D8
ROM:4001A0D8		     return_0								   ; CODE XREF:	sub_4001A08C+3Cj
ROM:4001A0D8											   ; sub_4001A08C+44j
ROM:4001A0D8 020 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001A0DA 020 FB E7			     B		     return				   ; Branch
ROM:4001A0DA
ROM:4001A0DA		     ; End of function sub_4001A08C
ROM:4001A0DA
ROM:4001A0DA		     ; ---------------------------------------------------------------------------
ROM:4001A0DC 58	FD 20 40     off_4001A0DC    DCD dword_4020FD58					   ; DATA XREF:	sub_4001A08C+4r
ROM:4001A0E0 F0	02 90 00     dword_4001A0E0  DCD 0x9002F0					   ; DATA XREF:	sub_4001A08C+36r
ROM:4001A0E4 F0	02 78 B7     dword_4001A0E4  DCD 0xB77802F0					   ; DATA XREF:	sub_4001A08C+3Er
ROM:4001A0E8
ROM:4001A0E8		     ; =============== S U B R O U T I N E =======================================
ROM:4001A0E8
ROM:4001A0E8
ROM:4001A0E8		     sub_4001A0E8							   ; CODE XREF:	sub_40019F30+2Cp
ROM:4001A0E8											   ; sub_40019F30+4Cp
ROM:4001A0E8
ROM:4001A0E8		     var_C	     = -0xC
ROM:4001A0E8
ROM:4001A0E8 000 1C B5			     PUSH	     {R2-R4,LR}				   ; Push registers
ROM:4001A0EA 010 91 20			     MOVS	     R0, #0x91 ; 'ë'			   ; Rd	= Op2
ROM:4001A0EC 010 40 F2 1E 53		     MOVW	     R3, #0x51E				   ; Rd	= Op2
ROM:4001A0F0 010 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:4001A0F2 010 CD E9 00 30		     STRD.W	     R3, R0, [SP]			   ; Store pair	of registers
ROM:4001A0F6 010 01 AA			     ADD	     R2, SP, #0x10+var_C		   ; Rd	= Op1 +	Op2
ROM:4001A0F8 010 02 48			     LDR	     R0, =dword_4020FD58		   ; Load from Memory
ROM:4001A0FA 010 03 68			     LDR	     R3, [R0]				   ; Load from Memory
ROM:4001A0FC 010 49 20			     MOVS	     R0, #0x49 ; 'I'			   ; int
ROM:4001A0FE 010 00 F0 7D F8		     BL		     sub_4001A1FC			   ; Branch with Link
ROM:4001A0FE 010
ROM:4001A102 010 1C BD			     POP	     {R2-R4,PC}				   ; Pop registers
ROM:4001A102
ROM:4001A102		     ; End of function sub_4001A0E8
ROM:4001A102
ROM:4001A102		     ; ---------------------------------------------------------------------------
ROM:4001A104 58	FD 20 40     off_4001A104    DCD dword_4020FD58					   ; DATA XREF:	sub_4001A0E8+10r
ROM:4001A108
ROM:4001A108		     ; =============== S U B R O U T I N E =======================================
ROM:4001A108
ROM:4001A108
ROM:4001A108		     sub_4001A108							   ; CODE XREF:	sub_40019F30+Ap
ROM:4001A108											   ; sub_40019F30+52p
ROM:4001A108
ROM:4001A108		     var_10	     = -0x10
ROM:4001A108		     var_C	     = -0xC
ROM:4001A108		     var_8	     = -8
ROM:4001A108
ROM:4001A108 000 0E B5			     PUSH	     {R1-R3,LR}				   ; Push registers
ROM:4001A10A 010 0B A1			     ADR	     R1, dword_4001A138			   ; Load address
ROM:4001A10C 010 40 F2 1E 53		     MOVW	     R3, #0x51E				   ; Rd	= Op2
ROM:4001A110 010 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001A112 010 09 68			     LDR	     R1, [R1]				   ; Load from Memory
ROM:4001A114 010 02 91			     STR	     R1, [SP,#0x10+var_8]		   ; Store to Memory
ROM:4001A116 010 09 A1			     ADR	     R1, dword_4001A13C			   ; Load address
ROM:4001A118 010 09 68			     LDR	     R1, [R1]				   ; Load from Memory
ROM:4001A11A 010 01 91			     STR	     R1, [SP,#0x10+var_C]		   ; Store to Memory
ROM:4001A11C 010 08 49			     LDR	     R1, =dword_4020FD58		   ; Load from Memory
ROM:4001A11E 010 09 68			     LDR	     R1, [R1]				   ; Load from Memory
ROM:4001A120 010 00 93			     STR	     R3, [SP,#0x10+var_10]		   ; Store to Memory
ROM:4001A122 010 0B 46			     MOV	     R3, R1				   ; Rd	= Op2
ROM:4001A124 010 02 D1			     BNE	     loc_4001A12C			   ; Branch
ROM:4001A124
ROM:4001A126 010 02 21			     MOVS	     R1, #2				   ; Rd	= Op2
ROM:4001A128 010 02 AA			     ADD	     R2, SP, #0x10+var_8		   ; Rd	= Op1 +	Op2
ROM:4001A12A 010 01 E0			     B		     loc_4001A130			   ; Branch
ROM:4001A12A
ROM:4001A12C		     ; ---------------------------------------------------------------------------
ROM:4001A12C
ROM:4001A12C		     loc_4001A12C							   ; CODE XREF:	sub_4001A108+1Cj
ROM:4001A12C 010 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:4001A12E 010 01 AA			     ADD	     R2, SP, #0x10+var_C		   ; Rd	= Op1 +	Op2
ROM:4001A12E
ROM:4001A130
ROM:4001A130		     loc_4001A130							   ; CODE XREF:	sub_4001A108+22j
ROM:4001A130 010 4B 20			     MOVS	     R0, #0x4B ; 'K'			   ; int
ROM:4001A132 010 00 F0 63 F8		     BL		     sub_4001A1FC			   ; Branch with Link
ROM:4001A132 010
ROM:4001A136 010 0E BD			     POP	     {R1-R3,PC}				   ; Pop registers
ROM:4001A136
ROM:4001A136		     ; End of function sub_4001A108
ROM:4001A136
ROM:4001A136		     ; ---------------------------------------------------------------------------
ROM:4001A138 44	CE 44 EC     dword_4001A138  DCD 0xEC44CE44					   ; DATA XREF:	sub_4001A108+2o
ROM:4001A13C 44	00 00 00     dword_4001A13C  DCD 0x44						   ; DATA XREF:	sub_4001A108+Eo
ROM:4001A140 58	FD 20 40     off_4001A140    DCD dword_4020FD58					   ; DATA XREF:	sub_4001A108+14r
ROM:4001A144
ROM:4001A144		     ; =============== S U B R O U T I N E =======================================
ROM:4001A144
ROM:4001A144
ROM:4001A144		     sub_4001A144							   ; CODE XREF:	sub_40019FA8+Ep
ROM:4001A144
ROM:4001A144		     var_C	     = -0xC
ROM:4001A144
ROM:4001A144 000 07 48			     LDR	     R0, =(dword_4001B0EC - 0x40000000)	   ; Load from Memory
ROM:4001A146 000 02 21			     MOVS	     R1, #2				   ; Rd	= Op2
ROM:4001A148 000 1C B5			     PUSH	     {R2-R4,LR}				   ; Push registers
ROM:4001A14A 010 40 F2 1E 53		     MOVW	     R3, #0x51E				   ; Rd	= Op2
ROM:4001A14E 010 00 68			     LDR	     R0, [R0]				   ; load from 0x43420AD addr
ROM:4001A150 010 01 AA			     ADD	     R2, SP, #0x10+var_C		   ; Rd	= Op1 +	Op2
ROM:4001A152 010 CD E9 00 30		     STRD.W	     R3, R0, [SP]			   ; Store pair	of registers
ROM:4001A156 010 04 48			     LDR	     R0, =dword_4020FD58		   ; Load from Memory
ROM:4001A158 010 03 68			     LDR	     R3, [R0]				   ; Load from Memory
ROM:4001A15A 010 48 20			     MOVS	     R0, #0x48 ; 'H'			   ; int
ROM:4001A15C 010 00 F0 4E F8		     BL		     sub_4001A1FC			   ; Branch with Link
ROM:4001A15C 010
ROM:4001A160 010 1C BD			     POP	     {R2-R4,PC}				   ; Pop registers
ROM:4001A160
ROM:4001A160		     ; End of function sub_4001A144
ROM:4001A160
ROM:4001A160		     ; ---------------------------------------------------------------------------
ROM:4001A162 00	00			     DCW 0
ROM:4001A164 EC	B0 01 00     off_4001A164    DCD dword_4001B0EC	- 0x40000000			   ; DATA XREF:	sub_4001A144r
ROM:4001A168 58	FD 20 40     off_4001A168    DCD dword_4020FD58					   ; DATA XREF:	sub_4001A144+12r
ROM:4001A16C
ROM:4001A16C		     ; =============== S U B R O U T I N E =======================================
ROM:4001A16C
ROM:4001A16C
ROM:4001A16C		     ; bool __cdecl sub_4001A16C()
ROM:4001A16C		     sub_4001A16C							   ; CODE XREF:	sub_40019FA8+8p
ROM:4001A16C
ROM:4001A16C		     var_20	     = -0x20
ROM:4001A16C		     var_1C	     = -0x1C
ROM:4001A16C
ROM:4001A16C 000 2D E9 FF 41		     PUSH.W	     {R0-R8,LR}				   ; Push registers
ROM:4001A170 028 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001A172 028 03 90			     STR	     R0, [SP,#0x28+var_1C]		   ; Store to Memory
ROM:4001A174 028 FF 27			     MOVS	     R7, #0xFF				   ; Rd	= Op2
ROM:4001A176 028 1F 4D			     LDR	     R5, =dword_4020FD58		   ; Load from Memory
ROM:4001A178 028 40 F2 1E 54		     MOVW	     R4, #0x51E				   ; Rd	= Op2
ROM:4001A17C 028 1E 4E			     LDR	     R6, =TIMER_32K_BASE		   ; Load from Memory
ROM:4001A17E 028 17 E0			     B		     loc_4001A1B0			   ; Branch
ROM:4001A17E
ROM:4001A180		     ; ---------------------------------------------------------------------------
ROM:4001A180
ROM:4001A180		     loc_4001A180							   ; CODE XREF:	sub_4001A16C+52j
ROM:4001A180 028 8D E8 94 00		     STMEA.W	     SP, {R2,R4,R7}			   ; Store Block to Memory
ROM:4001A184 028 01 22			     MOVS	     R2, #1				   ; Rd	= Op2
ROM:4001A186 028 48 21			     MOVS	     R1, #0x48 ; 'H'			   ; Rd	= Op2
ROM:4001A188 028 02 AB			     ADD	     R3, SP, #0x28+var_20		   ; Rd	= Op1 +	Op2
ROM:4001A18A 028 10 46			     MOV	     R0, R2				   ; Rd	= Op2
ROM:4001A18C 028 FC F7 88 FB		     BL		     timer_for_something		   ; Branch with Link
ROM:4001A18C 028
ROM:4001A190 028 48 BB			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:4001A190
ROM:4001A192 028 2A 68			     LDR	     R2, [R5]				   ; Load from Memory
ROM:4001A194 028 48 21			     MOVS	     R1, #0x48 ; 'H'			   ; Rd	= Op2
ROM:4001A196 028 03 AB			     ADD	     R3, SP, #0x28+var_1C		   ; Rd	= Op1 +	Op2
ROM:4001A198 028 CD E9 00 24		     STRD.W	     R2, R4, [SP]			   ; Store pair	of registers
ROM:4001A19C 028 01 22			     MOVS	     R2, #1				   ; Rd	= Op2
ROM:4001A19E 028 10 46			     MOV	     R0, R2				   ; Rd	= Op2
ROM:4001A1A0 028 FC F7 34 FB		     BL		     sub_4001680C			   ; Branch with Link
ROM:4001A1A0 028
ROM:4001A1A4 028 F8 B9			     CBNZ	     R0, return_1			   ; Compare and Branch	on Non-Zero
ROM:4001A1A4
ROM:4001A1A6 028 9D F8 0C 00		     LDRB.W	     R0, [SP,#0x28+var_1C]		   ; Load from Memory
ROM:4001A1AA 028 00 F0 01 00		     AND.W	     R0, R0, #1				   ; Rd	= Op1 &	Op2
ROM:4001A1AE 028 03 90			     STR	     R0, [SP,#0x28+var_1C]		   ; Store to Memory
ROM:4001A1AE
ROM:4001A1B0
ROM:4001A1B0		     loc_4001A1B0							   ; CODE XREF:	sub_4001A16C+12j
ROM:4001A1B0 028 9D F8 0C 00		     LDRB.W	     R0, [SP,#0x28+var_1C]		   ; Load from Memory
ROM:4001A1B4 028 20 B9			     CBNZ	     R0, loc_4001A1C0			   ; Compare and Branch	on Non-Zero
ROM:4001A1B4
ROM:4001A1B6 028 30 69			     LDR	     R0, [R6,#0x10]			   ; Load from Memory
ROM:4001A1B8 028 2A 68			     LDR	     R2, [R5]				   ; Load from Memory
ROM:4001A1BA 028 80 1A			     SUBS	     R0, R0, R2				   ; Rd	= Op1 -	Op2
ROM:4001A1BC 028 A0 42			     CMP	     R0, R4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A1BE 028 DF D3			     BCC	     loc_4001A180			   ; Branch
ROM:4001A1BE
ROM:4001A1C0
ROM:4001A1C0		     loc_4001A1C0							   ; CODE XREF:	sub_4001A16C+48j
ROM:4001A1C0 028 31 69			     LDR	     R1, [R6,#0x10]			   ; Load from Memory
ROM:4001A1C2 028 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:4001A1C4 028 09 1A			     SUBS	     R1, R1, R0				   ; Rd	= Op1 -	Op2
ROM:4001A1C6 028 A1 42			     CMP	     R1, R4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A1C8 028 0D D2			     BCS	     return_1				   ; Branch
ROM:4001A1C8
ROM:4001A1CA 028 31 69			     LDR	     R1, [R6,#0x10]			   ; Load from Memory
ROM:4001A1CC 028 69 60			     STR	     R1, [R5,#4]			   ; Store to Memory
ROM:4001A1CC
ROM:4001A1CE
ROM:4001A1CE		     loc_4001A1CE							   ; CODE XREF:	sub_4001A16C+70j
ROM:4001A1CE 028 32 69			     LDR	     R2, [R6,#0x10]			   ; Load from Memory
ROM:4001A1D0 028 12 1A			     SUBS	     R2, R2, R0				   ; Rd	= Op1 -	Op2
ROM:4001A1D2 028 A2 42			     CMP	     R2, R4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A1D4 028 03 D2			     BCS	     loc_4001A1DE			   ; Branch
ROM:4001A1D4
ROM:4001A1D6 028 32 69			     LDR	     R2, [R6,#0x10]			   ; Load from Memory
ROM:4001A1D8 028 52 1A			     SUBS	     R2, R2, R1				   ; Rd	= Op1 -	Op2
ROM:4001A1DA 028 20 2A			     CMP	     R2, #0x20 ; ' '			   ; Set cond. codes on	Op1 - Op2
ROM:4001A1DC 028 F7 D3			     BCC	     loc_4001A1CE			   ; Branch
ROM:4001A1DC
ROM:4001A1DE
ROM:4001A1DE		     loc_4001A1DE							   ; CODE XREF:	sub_4001A16C+68j
ROM:4001A1DE 028 31 69			     LDR	     R1, [R6,#0x10]			   ; Load from Memory
ROM:4001A1E0 028 08 1A			     SUBS	     R0, R1, R0				   ; Rd	= Op1 -	Op2
ROM:4001A1E2 028 A0 42			     CMP	     R0, R4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A1E4 028 03 D3			     BCC	     return_0				   ; Branch
ROM:4001A1E4
ROM:4001A1E6
ROM:4001A1E6		     return_1								   ; CODE XREF:	sub_4001A16C+24j
ROM:4001A1E6											   ; sub_4001A16C+38j ...
ROM:4001A1E6 028 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001A1E6
ROM:4001A1E8
ROM:4001A1E8		     return								   ; CODE XREF:	sub_4001A16C+84j
ROM:4001A1E8 028 04 B0			     ADD	     SP, SP, #0x10			   ; Rd	= Op1 +	Op2
ROM:4001A1EA 018 BD E8 F0 81		     POP.W	     {R4-R8,PC}				   ; Pop registers
ROM:4001A1EA 018
ROM:4001A1EE		     ; ---------------------------------------------------------------------------
ROM:4001A1EE
ROM:4001A1EE		     return_0								   ; CODE XREF:	sub_4001A16C+78j
ROM:4001A1EE 028 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001A1F0 028 FA E7			     B		     return				   ; Branch
ROM:4001A1F0
ROM:4001A1F0		     ; End of function sub_4001A16C
ROM:4001A1F0
ROM:4001A1F0		     ; ---------------------------------------------------------------------------
ROM:4001A1F2 00	00			     DCW 0
ROM:4001A1F4 58	FD 20 40     off_4001A1F4    DCD dword_4020FD58					   ; DATA XREF:	sub_4001A16C+Ar
ROM:4001A1F8 00	00 32 48     dword_4001A1F8  DCD TIMER_32K_BASE					   ; DATA XREF:	sub_4001A16C+10r
ROM:4001A1FC
ROM:4001A1FC		     ; =============== S U B R O U T I N E =======================================
ROM:4001A1FC
ROM:4001A1FC
ROM:4001A1FC		     ; bool __cdecl sub_4001A1FC(int)
ROM:4001A1FC		     sub_4001A1FC							   ; CODE XREF:	sub_40019F30+42p
ROM:4001A1FC											   ; sub_40019FC4+20p ...
ROM:4001A1FC
ROM:4001A1FC		     arg_0	     =	0
ROM:4001A1FC
ROM:4001A1FC 000 2D E9 FC 47		     PUSH.W	     {R2-R10,LR}			   ; Push registers
ROM:4001A200 028 00 24			     MOVS	     R4, #0				   ; Rd	= Op2
ROM:4001A202 028 07 46			     MOV	     R7, R0				   ; Rd	= Op2
ROM:4001A204 028 0E 46			     MOV	     R6, R1				   ; Rd	= Op2
ROM:4001A206 028 DD F8 28 90		     LDR.W	     R9, [SP,#0x28+arg_0]		   ; Load from Memory
ROM:4001A20A 028 98 46			     MOV	     R8, R3				   ; Rd	= Op2
ROM:4001A20C 028 15 46			     MOV	     R5, R2				   ; Rd	= Op2
ROM:4001A20E 028 0D E0			     B		     loop_end				   ; Branch
ROM:4001A20E
ROM:4001A210		     ; ---------------------------------------------------------------------------
ROM:4001A210
ROM:4001A210		     loop_start								   ; CODE XREF:	sub_4001A1FC+32j
ROM:4001A210 028 CD E9 00 89		     STRD.W	     R8, R9, [SP]			   ; Store pair	of registers
ROM:4001A214 028 02 22			     MOVS	     R2, #2				   ; Rd	= Op2
ROM:4001A216 028 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001A218 028 2B 46			     MOV	     R3, R5				   ; Rd	= Op2
ROM:4001A21A 028 39 46			     MOV	     R1, R7				   ; Rd	= Op2
ROM:4001A21C 028 FC F7 40 FB		     BL		     timer_for_something		   ; Branch with Link
ROM:4001A21C 028
ROM:4001A220 028 10 B1			     CBZ	     R0, loop_continue			   ; Compare and Branch	on Zero
ROM:4001A220
ROM:4001A222 028 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001A222
ROM:4001A224
ROM:4001A224		     return								   ; CODE XREF:	sub_4001A1FC+36j
ROM:4001A224 028 BD E8 FC 87		     POP.W	     {R2-R10,PC}			   ; Pop registers
ROM:4001A224 028
ROM:4001A228		     ; ---------------------------------------------------------------------------
ROM:4001A228
ROM:4001A228		     loop_continue							   ; CODE XREF:	sub_4001A1FC+24j
ROM:4001A228 028 AD 1C			     ADDS	     R5, R5, #2				   ; Rd	= Op1 +	Op2
ROM:4001A22A 028 64 1C			     ADDS	     R4, R4, #1				   ; Rd	= Op1 +	Op2
ROM:4001A22A
ROM:4001A22C
ROM:4001A22C		     loop_end								   ; CODE XREF:	sub_4001A1FC+12j
ROM:4001A22C 028 B4 42			     CMP	     R4, R6				   ; Set cond. codes on	Op1 - Op2
ROM:4001A22E 028 EF D3			     BCC	     loop_start				   ; Branch
ROM:4001A22E
ROM:4001A230 028 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001A232 028 F7 E7			     B		     return				   ; Branch
ROM:4001A232
ROM:4001A232		     ; End of function sub_4001A1FC
ROM:4001A232
ROM:4001A234
ROM:4001A234		     ; =============== S U B R O U T I N E =======================================
ROM:4001A234
ROM:4001A234
ROM:4001A234		     ; int __cdecl uart_3_IRQ_handler()
ROM:4001A234		     uart_3_IRQ_handler							   ; DATA XREF:	ROM:off_4001840Co
ROM:4001A234 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:4001A236 010 20 4C			     LDR	     R4, =dword_4020FCE0		   ; Load from Memory
ROM:4001A238 010 20 4D			     LDR	     R5, =UART3_DLL_REG			   ; Load from Memory
ROM:4001A23A 010 66 68			     LDR	     R6, [R4,#(dword_4020FCE4 -	0x4020FCE0)] ; Load from Memory
ROM:4001A23C 010 33 E0			     B		     loc_4001A2A6			   ; Branch
ROM:4001A23C
ROM:4001A23E		     ; ---------------------------------------------------------------------------
ROM:4001A23E
ROM:4001A23E		     loc_4001A23E							   ; CODE XREF:	uart_3_IRQ_handler+7Ej
ROM:4001A23E 010 C0 F3 41 01		     UBFX.W	     R1, R0, #1, #2			   ; Unsigned Bit Field	Extract
ROM:4001A242 010 03 29			     CMP	     R1, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001A244 010 0B D1			     BNE	     loc_4001A25E			   ; Branch
ROM:4001A244
ROM:4001A246 010 02 E0			     B		     loc_4001A24E			   ; Branch
ROM:4001A246
ROM:4001A248		     ; ---------------------------------------------------------------------------
ROM:4001A248
ROM:4001A248		     loc_4001A248							   ; CODE XREF:	uart_3_IRQ_handler+24j
ROM:4001A248 010 29 68			     LDR	     R1, [R5]				   ; Load from Memory
ROM:4001A24A 010 40 1E			     SUBS	     R0, R0, #1				   ; Rd	= Op1 -	Op2
ROM:4001A24C 010 20 81			     STRH	     R0, [R4,#8]			   ; Store to Memory
ROM:4001A24C
ROM:4001A24E
ROM:4001A24E		     loc_4001A24E							   ; CODE XREF:	uart_3_IRQ_handler+12j
ROM:4001A24E 010 68 69			     LDR	     R0, [R5,#0x14]			   ; Load from Memory
ROM:4001A250 010 00 06			     LSLS	     R0, R0, #0x18			   ; Logical Shift Left
ROM:4001A252 010 02 D5			     BPL	     loc_4001A25A			   ; Branch
ROM:4001A252
ROM:4001A254 010 20 89			     LDRH	     R0, [R4,#8]			   ; Load from Memory
ROM:4001A256 010 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A258 010 F6 D1			     BNE	     loc_4001A248			   ; Branch
ROM:4001A258
ROM:4001A25A
ROM:4001A25A		     loc_4001A25A							   ; CODE XREF:	uart_3_IRQ_handler+1Ej
ROM:4001A25A 010 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001A25C 010 21 E0			     B		     loc_4001A2A2			   ; Branch
ROM:4001A25C
ROM:4001A25E		     ; ---------------------------------------------------------------------------
ROM:4001A25E
ROM:4001A25E		     loc_4001A25E							   ; CODE XREF:	uart_3_IRQ_handler+10j
ROM:4001A25E 010 41 07			     LSLS	     R1, R0, #0x1D			   ; Logical Shift Left
ROM:4001A260 010 09 D5			     BPL	     loc_4001A276			   ; Branch
ROM:4001A260
ROM:4001A262 010 28 68			     LDR	     R0, [R5]				   ; Load from Memory
ROM:4001A264 010 21 68			     LDR	     R1, [R4]				   ; Load from Memory
ROM:4001A266 010 01 F8 01 0B		     STRB.W	     R0, [R1],#1			   ; Store to Memory
ROM:4001A26A 010 20 89			     LDRH	     R0, [R4,#8]			   ; Load from Memory
ROM:4001A26C 010 40 1E			     SUBS	     R0, R0, #1				   ; Rd	= Op1 -	Op2
ROM:4001A26E 010 80 B2			     UXTH	     R0, R0				   ; Unsigned extend halfword to word
ROM:4001A270 010 20 81			     STRH	     R0, [R4,#8]			   ; Store to Memory
ROM:4001A272 010 21 60			     STR	     R1, [R4]				   ; Store to Memory
ROM:4001A274 010 13 E0			     B		     loc_4001A29E			   ; Branch
ROM:4001A274
ROM:4001A276		     ; ---------------------------------------------------------------------------
ROM:4001A276
ROM:4001A276		     loc_4001A276							   ; CODE XREF:	uart_3_IRQ_handler+2Cj
ROM:4001A276 010 80 07			     LSLS	     R0, R0, #0x1E			   ; Logical Shift Left
ROM:4001A278 010 15 D5			     BPL	     loc_4001A2A6			   ; Branch
ROM:4001A278
ROM:4001A27A 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001A27C 010 0A E0			     B		     loc_4001A294			   ; Branch
ROM:4001A27C
ROM:4001A27E		     ; ---------------------------------------------------------------------------
ROM:4001A27E
ROM:4001A27E		     loc_4001A27E							   ; CODE XREF:	uart_3_IRQ_handler+64j
ROM:4001A27E 010 21 68			     LDR	     R1, [R4]				   ; Load from Memory
ROM:4001A280 010 11 F8 01 3B		     LDRB.W	     R3, [R1],#1			   ; Load from Memory
ROM:4001A284 010 2B 60			     STR	     R3, [R5]				   ; Store to Memory
ROM:4001A286 010 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:4001A288 010 52 1E			     SUBS	     R2, R2, #1				   ; Rd	= Op1 -	Op2
ROM:4001A28A 010 C0 B2			     UXTB	     R0, R0				   ; Unsigned extend byte to word
ROM:4001A28C 010 22 81			     STRH	     R2, [R4,#8]			   ; Store to Memory
ROM:4001A28E 010 40 28			     CMP	     R0, #0x40 ; '@'			   ; Set cond. codes on	Op1 - Op2
ROM:4001A290 010 21 60			     STR	     R1, [R4]				   ; Store to Memory
ROM:4001A292 010 03 D2			     BCS	     loc_4001A29C			   ; Branch
ROM:4001A292
ROM:4001A294
ROM:4001A294		     loc_4001A294							   ; CODE XREF:	uart_3_IRQ_handler+48j
ROM:4001A294 010 22 89			     LDRH	     R2, [R4,#8]			   ; Load from Memory
ROM:4001A296 010 00 2A			     CMP	     R2, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A298 010 F1 D1			     BNE	     loc_4001A27E			   ; Branch
ROM:4001A298
ROM:4001A29A 010 01 E0			     B		     loc_4001A2A0			   ; Branch
ROM:4001A29A
ROM:4001A29C		     ; ---------------------------------------------------------------------------
ROM:4001A29C
ROM:4001A29C		     loc_4001A29C							   ; CODE XREF:	uart_3_IRQ_handler+5Ej
ROM:4001A29C 010 20 89			     LDRH	     R0, [R4,#8]			   ; Load from Memory
ROM:4001A29C
ROM:4001A29E
ROM:4001A29E		     loc_4001A29E							   ; CODE XREF:	uart_3_IRQ_handler+40j
ROM:4001A29E 010 10 B9			     CBNZ	     R0, loc_4001A2A6			   ; Compare and Branch	on Non-Zero
ROM:4001A29E
ROM:4001A2A0
ROM:4001A2A0		     loc_4001A2A0							   ; CODE XREF:	uart_3_IRQ_handler+66j
ROM:4001A2A0 010 00 20			     MOVS	     R0, #0				   ; arg
ROM:4001A2A0
ROM:4001A2A2
ROM:4001A2A2		     loc_4001A2A2							   ; CODE XREF:	uart_3_IRQ_handler+28j
ROM:4001A2A2 010 00 F0 0D F8		     BL		     uart_set_DLH_REG			   ; Branch with Link
ROM:4001A2A2 010
ROM:4001A2A6
ROM:4001A2A6		     loc_4001A2A6							   ; CODE XREF:	uart_3_IRQ_handler+8j
ROM:4001A2A6											   ; uart_3_IRQ_handler+44j ...
ROM:4001A2A6 010 A8 68			     LDR	     R0, [R5,#8]			   ; Load from Memory
ROM:4001A2A8 010 B1 69			     LDR	     R1, [R6,#0x18]			   ; Load from Memory
ROM:4001A2AA 010 C0 B2			     UXTB	     R0, R0				   ; Unsigned extend byte to word
ROM:4001A2AC 010 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A2AE 010 01 D1			     BNE	     return				   ; Branch
ROM:4001A2AE
ROM:4001A2B0 010 C1 07			     LSLS	     R1, R0, #0x1F			   ; Logical Shift Left
ROM:4001A2B2 010 C4 D0			     BEQ	     loc_4001A23E			   ; Branch
ROM:4001A2B2
ROM:4001A2B4
ROM:4001A2B4		     return								   ; CODE XREF:	uart_3_IRQ_handler+7Aj
ROM:4001A2B4 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:4001A2B4
ROM:4001A2B4		     ; End of function uart_3_IRQ_handler
ROM:4001A2B4
ROM:4001A2B4		     ; ---------------------------------------------------------------------------
ROM:4001A2B6 00	00			     DCW 0
ROM:4001A2B8 E0	FC 20 40     off_4001A2B8    DCD dword_4020FCE0					   ; DATA XREF:	uart_3_IRQ_handler+2r
ROM:4001A2BC 00	00 02 49     dword_4001A2BC  DCD UART3_DLL_REG					   ; DATA XREF:	uart_3_IRQ_handler+4r
ROM:4001A2C0
ROM:4001A2C0		     ; =============== S U B R O U T I N E =======================================
ROM:4001A2C0
ROM:4001A2C0
ROM:4001A2C0		     ; int __cdecl uart_set_DLH_REG(int	arg)
ROM:4001A2C0		     uart_set_DLH_REG							   ; CODE XREF:	uart_do_something_1+20p
ROM:4001A2C0											   ; uart_set_baud_rate+46p ...
ROM:4001A2C0 000 08 4B			     LDR	     R3, =dword_4020FCE0		   ; Load from Memory
ROM:4001A2C2 000 09 49			     LDR	     R1, =UART3_DLL_REG			   ; Load from Memory
ROM:4001A2C4 000 30 B4			     PUSH	     {R4,R5}				   ; Push registers
ROM:4001A2C6 008 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:4001A2C8 008 58 68			     LDR	     R0, [R3,#(dword_4020FCE4 -	0x4020FCE0)] ; Load from Memory
ROM:4001A2CA 008 4A 68			     LDR	     R2, [R1,#4]			   ; UART3 DLH_REG
ROM:4001A2CC 008 9B 7A			     LDRB	     R3, [R3,#(word_4020FCEA - 0x4020FCE0)] ; Load from	Memory
ROM:4001A2CE 008 9A 43			     BICS	     R2, R3				   ; Rd	= Op1 &	~Op2
ROM:4001A2D0 008 4A 60			     STR	     R2, [R1,#4]			   ; UART3 DLH_REG
ROM:4001A2D2 008 84 61			     STR	     R4, [R0,#0x18]			   ; Store to Memory
ROM:4001A2D4 008 41 68			     LDR	     R1, [R0,#4]			   ; Load from Memory
ROM:4001A2D6 008 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A2D8 008 01 D0			     BEQ	     return				   ; Branch
ROM:4001A2D8
ROM:4001A2DA 008 30 BC			     POP	     {R4,R5}				   ; Pop registers
ROM:4001A2DC 000 08 47			     BX		     R1					   ; Branch to/from Thumb mode
ROM:4001A2DC
ROM:4001A2DE		     ; ---------------------------------------------------------------------------
ROM:4001A2DE
ROM:4001A2DE		     return								   ; CODE XREF:	uart_set_DLH_REG+18j
ROM:4001A2DE 008 30 BC			     POP	     {R4,R5}				   ; Pop registers
ROM:4001A2E0 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A2E0
ROM:4001A2E0		     ; End of function uart_set_DLH_REG
ROM:4001A2E0
ROM:4001A2E0		     ; ---------------------------------------------------------------------------
ROM:4001A2E2 00	00			     DCW 0
ROM:4001A2E4 E0	FC 20 40     off_4001A2E4    DCD dword_4020FCE0					   ; DATA XREF:	uart_set_DLH_REGr
ROM:4001A2E8 00	00 02 49     UART3_BASE_ADDR DCD UART3_DLL_REG					   ; DATA XREF:	uart_set_DLH_REG+2r
ROM:4001A2EC
ROM:4001A2EC		     ; =============== S U B R O U T I N E =======================================
ROM:4001A2EC
ROM:4001A2EC
ROM:4001A2EC		     usb_something_1							   ; CODE XREF:	sub_4001A934:loc_4001A99Ep
ROM:4001A2EC 000 2B 4B			     LDR	     R3, =byte_4020FD84			   ; Load from Memory
ROM:4001A2EE 000 18 78			     LDRB	     R0, [R3]				   ; Load from Memory
ROM:4001A2F0 000 2B 4A			     LDR	     R2, =0x480AB000			   ; USB OTG BASE
ROM:4001A2F2 000 03 28			     CMP	     R0, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001A2F4 000 02 D0			     BEQ	     loc_4001A2FC			   ; Branch
ROM:4001A2F4
ROM:4001A2F6 000 18 78			     LDRB	     R0, [R3]				   ; Load from Memory
ROM:4001A2F8 000 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A2FA 000 47 D1			     BNE	     loc_4001A38C			   ; Branch
ROM:4001A2FA
ROM:4001A2FC
ROM:4001A2FC		     loc_4001A2FC							   ; CODE XREF:	usb_something_1+8j
ROM:4001A2FC 000 27 48			     LDR	     R0, =byte_4020FD84			   ; Load from Memory
ROM:4001A2FE 000 80 1D			     ADDS	     R0, R0, #6				   ; Rd	= Op1 +	Op2
ROM:4001A300 000 01 78			     LDRB	     R1, [R0]				   ; Load from Memory
ROM:4001A302 000 01 F0 1F 01		     AND.W	     R1, R1, #0x1F			   ; Rd	= Op1 &	Op2
ROM:4001A306 000 02 29			     CMP	     R1, #2				   ; Set cond. codes on	Op1 - Op2
ROM:4001A308 000 40 D1			     BNE	     loc_4001A38C			   ; Branch
ROM:4001A308
ROM:4001A30A 000 41 88			     LDRH	     R1, [R0,#2]			   ; Load from Memory
ROM:4001A30C 000 09 BB			     CBNZ	     R1, loc_4001A352			   ; Compare and Branch	on Non-Zero
ROM:4001A30C
ROM:4001A30E 000 81 88			     LDRH	     R1, [R0,#4]			   ; Load from Memory
ROM:4001A310 000 40 78			     LDRB	     R0, [R0,#1]			   ; Load from Memory
ROM:4001A312 000 A9 B1			     CBZ	     R1, loc_4001A340			   ; Compare and Branch	on Zero
ROM:4001A312
ROM:4001A314 000 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001A316 000 26 D0			     BEQ	     loc_4001A366			   ; Branch
ROM:4001A316
ROM:4001A318 000 80 29			     CMP	     R1, #0x80 ; 'Ä'			   ; Set cond. codes on	Op1 - Op2
ROM:4001A31A 000 11 D0			     BEQ	     loc_4001A340			   ; Branch
ROM:4001A31A
ROM:4001A31C 000 81 29			     CMP	     R1, #0x81 ; 'Å'			   ; Set cond. codes on	Op1 - Op2
ROM:4001A31E 000 35 D1			     BNE	     loc_4001A38C			   ; Branch
ROM:4001A31E
ROM:4001A320 000 19 78			     LDRB	     R1, [R3]				   ; Load from Memory
ROM:4001A322 000 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A324 000 32 D1			     BNE	     loc_4001A38C			   ; Branch
ROM:4001A324
ROM:4001A326 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001A328 000 14 D1			     BNE	     loc_4001A354			   ; Branch
ROM:4001A328
ROM:4001A32A 000 02 F5 8B 72		     ADD.W	     R2, R2, #0x116			   ; Rd	= Op1 +	Op2
ROM:4001A32E 000 10 88			     LDRH	     R0, [R2]				   ; Load from Memory
ROM:4001A330 000 20 F0 20 00		     BIC.W	     R0, R0, #0x20			   ; Rd	= Op1 &	~Op2
ROM:4001A334 000 10 80			     STRH	     R0, [R2]				   ; Store to Memory
ROM:4001A336 000 10 88			     LDRH	     R0, [R2]				   ; Load from Memory
ROM:4001A338 000 40 F0 80 00		     ORR.W	     R0, R0, #0x80			   ; Rd	= Op1 |	Op2
ROM:4001A33C 000 10 80			     STRH	     R0, [R2]				   ; Store to Memory
ROM:4001A33C
ROM:4001A33E
ROM:4001A33E		     return								   ; CODE XREF:	usb_something_1+64j
ROM:4001A33E											   ; usb_something_1+6Aj
ROM:4001A33E 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A33E
ROM:4001A340		     ; ---------------------------------------------------------------------------
ROM:4001A340
ROM:4001A340		     loc_4001A340							   ; CODE XREF:	usb_something_1+26j
ROM:4001A340											   ; usb_something_1+2Ej
ROM:4001A340 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001A342 000 04 D1			     BNE	     loc_4001A34E			   ; Branch
ROM:4001A342
ROM:4001A344 000 B2 F8 02 01		     LDRH.W	     R0, [R2,#0x102]			   ; Load from Memory
ROM:4001A348 000 20 F0 04 00		     BIC.W	     R0, R0, #4				   ; Rd	= Op1 &	~Op2
ROM:4001A34C 000 22 E0			     B		     loc_4001A394			   ; Branch
ROM:4001A34C
ROM:4001A34E		     ; ---------------------------------------------------------------------------
ROM:4001A34E
ROM:4001A34E		     loc_4001A34E							   ; CODE XREF:	usb_something_1+56j
ROM:4001A34E 000 03 28			     CMP	     R0, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001A350 000 F5 D1			     BNE	     return				   ; Branch
ROM:4001A350
ROM:4001A352
ROM:4001A352		     loc_4001A352							   ; CODE XREF:	usb_something_1+20j
ROM:4001A352 000 1B E0			     B		     loc_4001A38C			   ; Branch
ROM:4001A352
ROM:4001A354		     ; ---------------------------------------------------------------------------
ROM:4001A354
ROM:4001A354		     loc_4001A354							   ; CODE XREF:	usb_something_1+3Cj
ROM:4001A354 000 03 28			     CMP	     R0, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001A356 000 F2 D1			     BNE	     return				   ; Branch
ROM:4001A356
ROM:4001A358 000 B2 F8 16 01		     LDRH.W	     R0, [R2,#0x116]			   ; Load from Memory
ROM:4001A35C 000 40 F0 20 00		     ORR.W	     R0, R0, #0x20			   ; Rd	= Op1 |	Op2
ROM:4001A360 000 A2 F8 16 01		     STRH.W	     R0, [R2,#0x116]			   ; Store to Memory
ROM:4001A360 000
ROM:4001A364
ROM:4001A364		     return_								   ; CODE XREF:	usb_something_1+90j
ROM:4001A364 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A364
ROM:4001A366		     ; ---------------------------------------------------------------------------
ROM:4001A366
ROM:4001A366		     loc_4001A366							   ; CODE XREF:	usb_something_1+2Aj
ROM:4001A366 000 19 78			     LDRB	     R1, [R3]				   ; Load from Memory
ROM:4001A368 000 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A36A 000 0F D1			     BNE	     loc_4001A38C			   ; Branch
ROM:4001A36A
ROM:4001A36C 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001A36E 000 04 D1			     BNE	     loc_4001A37A			   ; Branch
ROM:4001A36E
ROM:4001A370 000 B2 F8 12 01		     LDRH.W	     R0, [R2,#0x112]			   ; Load from Memory
ROM:4001A374 000 20 F0 10 00		     BIC.W	     R0, R0, #0x10			   ; Rd	= Op1 &	~Op2
ROM:4001A378 000 05 E0			     B		     loc_4001A386			   ; Branch
ROM:4001A378
ROM:4001A37A		     ; ---------------------------------------------------------------------------
ROM:4001A37A
ROM:4001A37A		     loc_4001A37A							   ; CODE XREF:	usb_something_1+82j
ROM:4001A37A 000 03 28			     CMP	     R0, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001A37C 000 F2 D1			     BNE	     return_				   ; Branch
ROM:4001A37C
ROM:4001A37E 000 B2 F8 12 01		     LDRH.W	     R0, [R2,#0x112]			   ; Load from Memory
ROM:4001A382 000 40 F0 10 00		     ORR.W	     R0, R0, #0x10			   ; Rd	= Op1 |	Op2
ROM:4001A382 000
ROM:4001A386
ROM:4001A386		     loc_4001A386							   ; CODE XREF:	usb_something_1+8Cj
ROM:4001A386 000 A2 F8 12 01		     STRH.W	     R0, [R2,#0x112]			   ; Store to Memory
ROM:4001A38A 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A38A
ROM:4001A38C		     ; ---------------------------------------------------------------------------
ROM:4001A38C
ROM:4001A38C		     loc_4001A38C							   ; CODE XREF:	usb_something_1+Ej
ROM:4001A38C											   ; usb_something_1+1Cj ...
ROM:4001A38C 000 B2 F8 02 01		     LDRH.W	     R0, [R2,#0x102]			   ; Load from Memory
ROM:4001A390 000 40 F0 20 00		     ORR.W	     R0, R0, #0x20			   ; Rd	= Op1 |	Op2
ROM:4001A390 000
ROM:4001A394
ROM:4001A394		     loc_4001A394							   ; CODE XREF:	usb_something_1+60j
ROM:4001A394 000 A2 F8 02 01		     STRH.W	     R0, [R2,#0x102]			   ; Store to Memory
ROM:4001A398 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A398
ROM:4001A398		     ; End of function usb_something_1
ROM:4001A398
ROM:4001A398		     ; ---------------------------------------------------------------------------
ROM:4001A39A 00	00			     DCW 0
ROM:4001A39C 84	FD 20 40     off_4001A39C    DCD byte_4020FD84					   ; DATA XREF:	usb_something_1r
ROM:4001A39C											   ; usb_something_1:loc_4001A2FCr
ROM:4001A3A0 00	B0 0A 48     dword_4001A3A0  DCD 0x480AB000					   ; DATA XREF:	usb_something_1+4r
ROM:4001A3A4
ROM:4001A3A4		     ; =============== S U B R O U T I N E =======================================
ROM:4001A3A4
ROM:4001A3A4
ROM:4001A3A4		     usb_something_0							   ; CODE XREF:	usb_something_2_0+82p
ROM:4001A3A4 000 0D 4B			     LDR	     R3, =0x480AB000			   ; Load from Memory
ROM:4001A3A6 000 18 6A			     LDR	     R0, [R3,#0x20]			   ; Load from Memory
ROM:4001A3A8 000 0D 49			     LDR	     R1, =byte_4020FD8A			   ; Load from Memory
ROM:4001A3AA 000 02 0A			     LSRS	     R2, R0, #8				   ; Logical Shift Right
ROM:4001A3AC 000 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:4001A3AE 000 4A 70			     STRB	     R2, [R1,#(byte_4020FD8B - 0x4020FD8A)] ; Store to Memory
ROM:4001A3B0 000 C0 F3 07 42		     UBFX.W	     R2, R0, #0x10, #8			   ; Unsigned Bit Field	Extract
ROM:4001A3B4 000 00 F0 7F 40		     AND.W	     R0, R0, #0xFF000000		   ; Rd	= Op1 &	Op2
ROM:4001A3B8 000 42 EA 10 40		     ORR.W	     R0, R2, R0,LSR#16			   ; Rd	= Op1 |	Op2
ROM:4001A3BC 000 48 80			     STRH	     R0, [R1,#(byte_4020FD8C - 0x4020FD8A)] ; Store to Memory
ROM:4001A3BE 000 18 6A			     LDR	     R0, [R3,#0x20]			   ; Load from Memory
ROM:4001A3C0 000 00 F4 7F 43		     AND.W	     R3, R0, #0xFF00			   ; Rd	= Op1 &	Op2
ROM:4001A3C4 000 C2 B2			     UXTB	     R2, R0				   ; Unsigned extend byte to word
ROM:4001A3C6 000 1A 43			     ORRS	     R2, R3				   ; Rd	= Op1 |	Op2
ROM:4001A3C8 000 8A 80			     STRH	     R2, [R1,#(word_4020FD8E - 0x4020FD8A)] ; Store to Memory
ROM:4001A3CA 000 C0 F3 07 42		     UBFX.W	     R2, R0, #0x10, #8			   ; Unsigned Bit Field	Extract
ROM:4001A3CE 000 00 F0 7F 40		     AND.W	     R0, R0, #0xFF000000		   ; Rd	= Op1 &	Op2
ROM:4001A3D2 000 42 EA 10 40		     ORR.W	     R0, R2, R0,LSR#16			   ; Rd	= Op1 |	Op2
ROM:4001A3D6 000 C8 80			     STRH	     R0, [R1,#(dword_4020FD90 -	0x4020FD8A)] ; Store to	Memory
ROM:4001A3D8 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A3D8
ROM:4001A3D8		     ; End of function usb_something_0
ROM:4001A3D8
ROM:4001A3D8		     ; ---------------------------------------------------------------------------
ROM:4001A3DA 00	00			     DCW 0
ROM:4001A3DC 00	B0 0A 48     dword_4001A3DC  DCD 0x480AB000					   ; DATA XREF:	usb_something_0r
ROM:4001A3E0 8A	FD 20 40     off_4001A3E0    DCD byte_4020FD8A					   ; DATA XREF:	usb_something_0+4r
ROM:4001A3E4
ROM:4001A3E4		     ; =============== S U B R O U T I N E =======================================
ROM:4001A3E4
ROM:4001A3E4
ROM:4001A3E4		     usb_otg_dma_irq_handler						   ; DATA XREF:	ROM:off_40018584o
ROM:4001A3E4 000 1D 49			     LDR	     R1, =0x480AB000			   ; Load from Memory
ROM:4001A3E6 000 D1 F8 00 02		     LDR.W	     R0, [R1,#0x200]			   ; Load from Memory
ROM:4001A3EA 000 C2 07			     LSLS	     R2, R0, #0x1F			   ; Logical Shift Left
ROM:4001A3EC 000 0A D0			     BEQ	     loc_4001A404			   ; Branch
ROM:4001A3EC
ROM:4001A3EE 000 01 F5 89 71		     ADD.W	     R1, R1, #0x112			   ; Rd	= Op1 +	Op2
ROM:4001A3F2 000 08 88			     LDRH	     R0, [R1]				   ; Load from Memory
ROM:4001A3F4 000 20 F4 A0 50		     BIC.W	     R0, R0, #0x1400			   ; Rd	= Op1 &	~Op2
ROM:4001A3F8 000 08 80			     STRH	     R0, [R1]				   ; Store to Memory
ROM:4001A3FA 000 08 88			     LDRH	     R0, [R1]				   ; Load from Memory
ROM:4001A3FC 000 40 F0 01 00		     ORR.W	     R0, R0, #1				   ; Rd	= Op1 |	Op2
ROM:4001A400 000 08 80			     STRH	     R0, [R1]				   ; Store to Memory
ROM:4001A400
ROM:4001A402
ROM:4001A402		     return								   ; CODE XREF:	usb_otg_dma_irq_handler+22j
ROM:4001A402											   ; usb_otg_dma_irq_handler+72j
ROM:4001A402 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A402
ROM:4001A404		     ; ---------------------------------------------------------------------------
ROM:4001A404
ROM:4001A404		     loc_4001A404							   ; CODE XREF:	usb_otg_dma_irq_handler+8j
ROM:4001A404 000 80 07			     LSLS	     R0, R0, #0x1E			   ; Logical Shift Left
ROM:4001A406 000 FC D5			     BPL	     return				   ; Branch
ROM:4001A406
ROM:4001A408 000 B1 F8 18 21		     LDRH.W	     R2, [R1,#0x118]			   ; Load from Memory
ROM:4001A40C 000 14 48			     LDR	     R0, =dword_4020FD08		   ; Load from Memory
ROM:4001A40E 000 C0 68			     LDR	     R0, [R0,#(dword_4020FD14 -	0x4020FD08)] ; Load from Memory
ROM:4001A410 000 AA B1			     CBZ	     R2, loc_4001A43E			   ; Compare and Branch	on Zero
ROM:4001A410
ROM:4001A412 000 01 F5 8A 71		     ADD.W	     R1, R1, #0x114			   ; Rd	= Op1 +	Op2
ROM:4001A416 000 4A 88			     LDRH	     R2, [R1,#2]			   ; Load from Memory
ROM:4001A418 000 42 F0 10 02		     ORR.W	     R2, R2, #0x10			   ; Rd	= Op1 |	Op2
ROM:4001A41C 000 4A 80			     STRH	     R2, [R1,#2]			   ; Store to Memory
ROM:4001A41E 000 4A 88			     LDRH	     R2, [R1,#2]			   ; Load from Memory
ROM:4001A420 000 42 F0 20 02		     ORR.W	     R2, R2, #0x20			   ; Rd	= Op1 |	Op2
ROM:4001A424 000 4A 80			     STRH	     R2, [R1,#2]			   ; Store to Memory
ROM:4001A426 000 4A 88			     LDRH	     R2, [R1,#2]			   ; Load from Memory
ROM:4001A428 000 22 F4 00 52		     BIC.W	     R2, R2, #0x2000			   ; Rd	= Op1 &	~Op2
ROM:4001A42C 000 4A 80			     STRH	     R2, [R1,#2]			   ; Store to Memory
ROM:4001A42E 000 D1 F8 00 21		     LDR.W	     R2, [R1,#0x100]			   ; Load from Memory
ROM:4001A432 000 22 F0 09 02		     BIC.W	     R2, R2, #9				   ; Rd	= Op1 &	~Op2
ROM:4001A436 000 C1 F8 00 21		     STR.W	     R2, [R1,#0x100]			   ; Store to Memory
ROM:4001A43A 000 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:4001A43C 000 08 E0			     B		     loc_4001A450			   ; Branch
ROM:4001A43C
ROM:4001A43E		     ; ---------------------------------------------------------------------------
ROM:4001A43E
ROM:4001A43E		     loc_4001A43E							   ; CODE XREF:	usb_otg_dma_irq_handler+2Cj
ROM:4001A43E 000 D1 F8 14 22		     LDR.W	     R2, [R1,#0x214]			   ; Load from Memory
ROM:4001A442 000 22 F0 09 02		     BIC.W	     R2, R2, #9				   ; Rd	= Op1 &	~Op2
ROM:4001A446 000 C1 F8 14 22		     STR.W	     R2, [R1,#0x214]			   ; Store to Memory
ROM:4001A44A 000 11 21			     MOVS	     R1, #0x11				   ; Rd	= Op2
ROM:4001A44C 000 41 61			     STR	     R1, [R0,#0x14]			   ; Store to Memory
ROM:4001A44E 000 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:4001A44E
ROM:4001A450
ROM:4001A450		     loc_4001A450							   ; CODE XREF:	usb_otg_dma_irq_handler+58j
ROM:4001A450 000 81 61			     STR	     R1, [R0,#0x18]			   ; Store to Memory
ROM:4001A452 000 41 68			     LDR	     R1, [R0,#4]			   ; Load from Memory
ROM:4001A454 000 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A456 000 D4 D0			     BEQ	     return				   ; Branch
ROM:4001A456
ROM:4001A458 000 08 47			     BX		     R1					   ; Branch to/from Thumb mode
ROM:4001A458
ROM:4001A458		     ; End of function usb_otg_dma_irq_handler
ROM:4001A458
ROM:4001A458		     ; ---------------------------------------------------------------------------
ROM:4001A45A 00	00			     DCW 0
ROM:4001A45C 00	B0 0A 48     dword_4001A45C  DCD 0x480AB000					   ; DATA XREF:	usb_otg_dma_irq_handlerr
ROM:4001A460 08	FD 20 40     off_4001A460    DCD dword_4020FD08					   ; DATA XREF:	usb_otg_dma_irq_handler+28r
ROM:4001A464
ROM:4001A464		     ; =============== S U B R O U T I N E =======================================
ROM:4001A464
ROM:4001A464
ROM:4001A464		     usb_something_2_0							   ; CODE XREF:	usb_otg_irq_handler+2Cp
ROM:4001A464
ROM:4001A464		     var_4	     = -4
ROM:4001A464
ROM:4001A464 000 1B 4A			     LDR	     R2, =0x480AB000			   ; Load from Memory
ROM:4001A466 000 B2 F8 02 01		     LDRH.W	     R0, [R2,#0x102]			   ; Load from Memory
ROM:4001A46A 000 4F F0 00 01		     MOV.W	     R1, #0				   ; Rd	= Op2
ROM:4001A46E 000 1A 4B			     LDR	     R3, =dword_4020FD94		   ; Load from Memory
ROM:4001A470 000 40 07			     LSLS	     R0, R0, #0x1D			   ; Logical Shift Left
ROM:4001A472 000 B2 F8 02 01		     LDRH.W	     R0, [R2,#0x102]			   ; Load from Memory
ROM:4001A476 000 02 D5			     BPL	     loc_4001A47E			   ; Branch
ROM:4001A476
ROM:4001A478 000 20 F0 04 00		     BIC.W	     R0, R0, #4				   ; Rd	= Op1 &	~Op2
ROM:4001A47C 000 05 E0			     B		     loc_4001A48A			   ; Branch
ROM:4001A47C
ROM:4001A47E		     ; ---------------------------------------------------------------------------
ROM:4001A47E
ROM:4001A47E		     loc_4001A47E							   ; CODE XREF:	usb_something_2_0+12j
ROM:4001A47E 000 C0 06			     LSLS	     R0, R0, #0x1B			   ; Logical Shift Left
ROM:4001A480 000 06 D5			     BPL	     loc_4001A490			   ; Branch
ROM:4001A480
ROM:4001A482 000 B2 F8 02 01		     LDRH.W	     R0, [R2,#0x102]			   ; Load from Memory
ROM:4001A486 000 40 F0 80 00		     ORR.W	     R0, R0, #0x80			   ; Rd	= Op1 |	Op2
ROM:4001A486 000
ROM:4001A48A
ROM:4001A48A		     loc_4001A48A							   ; CODE XREF:	usb_something_2_0+18j
ROM:4001A48A 000 A2 F8 02 01		     STRH.W	     R0, [R2,#0x102]			   ; Store to Memory
ROM:4001A48E 000 0D E0			     B		     loc_4001A4AC			   ; Branch
ROM:4001A48E
ROM:4001A490		     ; ---------------------------------------------------------------------------
ROM:4001A490
ROM:4001A490		     loc_4001A490							   ; CODE XREF:	usb_something_2_0+1Cj
ROM:4001A490 000 18 78			     LDRB	     R0, [R3]				   ; Load from Memory
ROM:4001A492 000 28 B9			     CBNZ	     R0, loc_4001A4A0			   ; Compare and Branch	on Non-Zero
ROM:4001A492
ROM:4001A494 000 B2 F8 02 01		     LDRH.W	     R0, [R2,#0x102]			   ; Load from Memory
ROM:4001A498 000 C0 07			     LSLS	     R0, R0, #0x1F			   ; Logical Shift Left
ROM:4001A49A 000 0B D0			     BEQ	     loc_4001A4B4			   ; Branch
ROM:4001A49A
ROM:4001A49C 000 00 F0 1E B8		     B.W	     loc_4001A4DC			   ; Branch
ROM:4001A49C 000
ROM:4001A4A0		     ; ---------------------------------------------------------------------------
ROM:4001A4A0
ROM:4001A4A0		     loc_4001A4A0							   ; CODE XREF:	usb_something_2_0+2Ej
ROM:4001A4A0 000 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001A4A2 000 01 D1			     BNE	     loc_4001A4A8			   ; Branch
ROM:4001A4A2
ROM:4001A4A4 000 00 F0 E0 BA		     B.W	     usb_something_9			   ; Branch
ROM:4001A4A4 000
ROM:4001A4A8		     ; ---------------------------------------------------------------------------
ROM:4001A4A8
ROM:4001A4A8		     loc_4001A4A8							   ; CODE XREF:	usb_something_2_0+3Ej
ROM:4001A4A8 000 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:4001A4AA 000 01 D1			     BNE	     loc_4001A4B0			   ; Branch
ROM:4001A4AA
ROM:4001A4AC
ROM:4001A4AC		     loc_4001A4AC							   ; CODE XREF:	usb_something_2_0+2Aj
ROM:4001A4AC 000 19 70			     STRB	     R1, [R3]				   ; Store to Memory
ROM:4001A4AC
ROM:4001A4AE
ROM:4001A4AE		     return_								   ; CODE XREF:	usb_something_2_0+4Ej
ROM:4001A4AE											   ; usb_something_2_0+58j
ROM:4001A4AE 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A4AE
ROM:4001A4B0		     ; ---------------------------------------------------------------------------
ROM:4001A4B0
ROM:4001A4B0		     loc_4001A4B0							   ; CODE XREF:	usb_something_2_0+46j
ROM:4001A4B0 000 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A4B2 000 FC D1			     BNE	     return_				   ; Branch
ROM:4001A4B2
ROM:4001A4B4
ROM:4001A4B4		     loc_4001A4B4							   ; CODE XREF:	usb_something_2_0+36j
ROM:4001A4B4 000 08 48			     LDR	     R0, =dword_4020FD94		   ; Load from Memory
ROM:4001A4B6 000 10 38			     SUBS	     R0, #0x10				   ; Rd	= Op1 -	Op2
ROM:4001A4B8 000 83 78			     LDRB	     R3, [R0,#2]			   ; Load from Memory
ROM:4001A4BA 000 00 2B			     CMP	     R3, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A4BC 000 F7 D0			     BEQ	     return_				   ; Branch
ROM:4001A4BC
ROM:4001A4BE 000 03 79			     LDRB	     R3, [R0,#4]			   ; Load from Memory
ROM:4001A4C0 000 01 2B			     CMP	     R3, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001A4C2 000 02 D1			     BNE	     loc_4001A4CA			   ; Branch
ROM:4001A4C2
ROM:4001A4C4 000 01 71			     STRB	     R1, [R0,#4]			   ; Store to Memory
ROM:4001A4C6 000 C3 78			     LDRB	     R3, [R0,#3]			   ; Load from Memory
ROM:4001A4C8 000 13 70			     STRB	     R3, [R2]				   ; Store to Memory
ROM:4001A4C8
ROM:4001A4CA
ROM:4001A4CA		     loc_4001A4CA							   ; CODE XREF:	usb_something_2_0+5Ej
ROM:4001A4CA 000 42 78			     LDRB	     R2, [R0,#1]			   ; Load from Memory
ROM:4001A4CC 000 02 70			     STRB	     R2, [R0]				   ; Store to Memory
ROM:4001A4CE 000 81 70			     STRB	     R1, [R0,#2]			   ; Store to Memory
ROM:4001A4D0 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A4D0
ROM:4001A4D0		     ; ---------------------------------------------------------------------------
ROM:4001A4D2 000 00 00			     DCW 0
ROM:4001A4D4 000 00 B0 0A 48 dword_4001A4D4  DCD 0x480AB000					   ; DATA XREF:	usb_something_2_0r
ROM:4001A4D8 000 94 FD 20 40 off_4001A4D8    DCD dword_4020FD94					   ; DATA XREF:	usb_something_2_0+Ar
ROM:4001A4D8 000										   ; usb_something_2_0:loc_4001A4B4r
ROM:4001A4DC		     ; ---------------------------------------------------------------------------
ROM:4001A4DC
ROM:4001A4DC		     loc_4001A4DC							   ; CODE XREF:	usb_something_2_0+38j
ROM:4001A4DC 000 05 48			     LDR	     R0, =0x480AB108			   ; Load from Memory
ROM:4001A4DE 000 00 B5			     PUSH	     {LR}				   ; Push registers
ROM:4001A4E0 004 00 88			     LDRH	     R0, [R0]				   ; Load from Memory
ROM:4001A4E2 004 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A4E4 004 05 D0			     BEQ	     return				   ; Branch
ROM:4001A4E4
ROM:4001A4E6 004 FF F7 5D FF		     BL		     usb_something_0			   ; Branch with Link
ROM:4001A4E6 004
ROM:4001A4EA 004 5D F8 04 EB		     LDR.W	     LR, [SP+4+var_4],#4		   ; Load from Memory
ROM:4001A4EE 000 00 F0 21 BA		     B.W	     sub_4001A934			   ; Branch
ROM:4001A4EE 000
ROM:4001A4F2		     ; ---------------------------------------------------------------------------
ROM:4001A4F2
ROM:4001A4F2		     return								   ; CODE XREF:	usb_something_2_0+80j
ROM:4001A4F2 004 00 BD			     POP	     {PC}				   ; Pop registers
ROM:4001A4F2
ROM:4001A4F2		     ; End of function usb_something_2_0
ROM:4001A4F2
ROM:4001A4F2		     ; ---------------------------------------------------------------------------
ROM:4001A4F4 08	B1 0A 48     dword_4001A4F4  DCD 0x480AB108					   ; DATA XREF:	usb_something_2_0:loc_4001A4DCr
ROM:4001A4F8
ROM:4001A4F8		     ; =============== S U B R O U T I N E =======================================
ROM:4001A4F8
ROM:4001A4F8
ROM:4001A4F8		     usb_something_3							   ; CODE XREF:	usb_otg_irq_handler+3Ap
ROM:4001A4F8 000 F0 B4			     PUSH	     {R4-R7}				   ; Push registers
ROM:4001A4FA 010 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:4001A4FC 010 2F 4E			     LDR	     R6, =0x480AB000			   ; Load from Memory
ROM:4001A4FE 010 B6 F8 16 01		     LDRH.W	     R0, [R6,#0x116]			   ; Load from Memory
ROM:4001A502 010 2F 4F			     LDR	     R7, =dword_4020FD08		   ; Load from Memory
ROM:4001A504 010 40 06			     LSLS	     R0, R0, #0x19			   ; Logical Shift Left
ROM:4001A506 010 04 D5			     BPL	     loc_4001A512			   ; Branch
ROM:4001A506
ROM:4001A508 010 B6 F8 16 01		     LDRH.W	     R0, [R6,#0x116]			   ; Load from Memory
ROM:4001A50C 010 20 F0 40 00		     BIC.W	     R0, R0, #0x40			   ; Rd	= Op1 &	~Op2
ROM:4001A510 010 1C E0			     B		     loc_4001A54C			   ; Branch
ROM:4001A510
ROM:4001A512		     ; ---------------------------------------------------------------------------
ROM:4001A512
ROM:4001A512		     loc_4001A512							   ; CODE XREF:	usb_something_3+Ej
ROM:4001A512 010 F8 68			     LDR	     R0, [R7,#(dword_4020FD14 -	0x4020FD08)] ; Load from Memory
ROM:4001A514 010 80 69			     LDR	     R0, [R0,#0x18]			   ; Load from Memory
ROM:4001A516 010 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A518 010 B6 F8 16 01		     LDRH.W	     R0, [R6,#0x116]			   ; Load from Memory
ROM:4001A51C 010 05 D0			     BEQ	     loc_4001A52A			   ; Branch
ROM:4001A51C
ROM:4001A51E 010 20 F0 01 00		     BIC.W	     R0, R0, #1				   ; Rd	= Op1 &	~Op2
ROM:4001A522 010 A6 F8 16 01		     STRH.W	     R0, [R6,#0x116]			   ; Store to Memory
ROM:4001A522 010
ROM:4001A526
ROM:4001A526		     loc_4001A526							   ; CODE XREF:	usb_something_3+BCj
ROM:4001A526 010 F0 BC			     POP	     {R4-R7}				   ; Pop registers
ROM:4001A528 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A528
ROM:4001A52A		     ; ---------------------------------------------------------------------------
ROM:4001A52A
ROM:4001A52A		     loc_4001A52A							   ; CODE XREF:	usb_something_3+24j
ROM:4001A52A 010 C0 07			     LSLS	     R0, R0, #0x1F			   ; Logical Shift Left
ROM:4001A52C 010 3E D0			     BEQ	     loc_4001A5AC			   ; Branch
ROM:4001A52C
ROM:4001A52E 010 B6 F8 18 21		     LDRH.W	     R2, [R6,#0x118]			   ; Load from Memory
ROM:4001A532 010 D6 F8 18 02		     LDR.W	     R0, [R6,#0x218]			   ; Load from Memory
ROM:4001A536 010 3B 69			     LDR	     R3, [R7,#(dword_4020FD18 -	0x4020FD08)] ; Load from Memory
ROM:4001A538 010 C0 1A			     SUBS	     R0, R0, R3				   ; Rd	= Op1 -	Op2
ROM:4001A53A 010 7B 69			     LDR	     R3, [R7,#(dword_4020FD1C -	0x4020FD08)] ; Load from Memory
ROM:4001A53C 010 10 44			     ADD	     R0, R2				   ; Rd	= Op1 +	Op2
ROM:4001A53E 010 80 B2			     UXTH	     R0, R0				   ; Unsigned extend halfword to word
ROM:4001A540 010 83 42			     CMP	     R3, R0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A542 010 06 D0			     BEQ	     loc_4001A552			   ; Branch
ROM:4001A542
ROM:4001A544 010 B6 F8 16 01		     LDRH.W	     R0, [R6,#0x116]			   ; Load from Memory
ROM:4001A548 010 40 F0 10 00		     ORR.W	     R0, R0, #0x10			   ; Rd	= Op1 |	Op2
ROM:4001A548 010
ROM:4001A54C
ROM:4001A54C		     loc_4001A54C							   ; CODE XREF:	usb_something_3+18j
ROM:4001A54C 010 A6 F8 16 01		     STRH.W	     R0, [R6,#0x116]			   ; Store to Memory
ROM:4001A550 010 2C E0			     B		     loc_4001A5AC			   ; Branch
ROM:4001A550
ROM:4001A552		     ; ---------------------------------------------------------------------------
ROM:4001A552
ROM:4001A552		     loc_4001A552							   ; CODE XREF:	usb_something_3+4Aj
ROM:4001A552 010 D6 F8 18 12		     LDR.W	     R1, [R6,#0x218]			   ; Load from Memory
ROM:4001A556 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001A558 010 02 F0 03 03		     AND.W	     R3, R2, #3				   ; Rd	= Op1 &	Op2
ROM:4001A55C 010 92 08			     LSRS	     R2, R2, #2				   ; Logical Shift Right
ROM:4001A55E 010 04 46			     MOV	     R4, R0				   ; Rd	= Op2
ROM:4001A560 010 03 E0			     B		     loc_4001A56A			   ; Branch
ROM:4001A560
ROM:4001A562		     ; ---------------------------------------------------------------------------
ROM:4001A562
ROM:4001A562		     loc_4001A562							   ; CODE XREF:	usb_something_3+74j
ROM:4001A562 010 75 6A			     LDR	     R5, [R6,#0x24]			   ; Load from Memory
ROM:4001A564 010 52 1E			     SUBS	     R2, R2, #1				   ; Rd	= Op1 -	Op2
ROM:4001A566 010 92 B2			     UXTH	     R2, R2				   ; Unsigned extend halfword to word
ROM:4001A568 010 20 C1			     STMIA	     R1!, {R5}				   ; Store Block to Memory
ROM:4001A568
ROM:4001A56A
ROM:4001A56A		     loc_4001A56A							   ; CODE XREF:	usb_something_3+68j
ROM:4001A56A 010 00 2A			     CMP	     R2, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A56C 010 F9 D1			     BNE	     loc_4001A562			   ; Branch
ROM:4001A56C
ROM:4001A56E 010 03 B1			     CBZ	     R3, loc_4001A572			   ; Compare and Branch	on Zero
ROM:4001A56E
ROM:4001A570 010 74 6A			     LDR	     R4, [R6,#0x24]			   ; Load from Memory
ROM:4001A570
ROM:4001A572
ROM:4001A572		     loc_4001A572							   ; CODE XREF:	usb_something_3+76j
ROM:4001A572 010 4F F0 FF 0C		     MOV.W	     R12, #0xFF				   ; Rd	= Op2
ROM:4001A576 010 07 E0			     B		     loc_4001A588			   ; Branch
ROM:4001A576
ROM:4001A578		     ; ---------------------------------------------------------------------------
ROM:4001A578
ROM:4001A578		     loc_4001A578							   ; CODE XREF:	usb_something_3+92j
ROM:4001A578 010 C2 00			     LSLS	     R2, R0, #3				   ; Logical Shift Left
ROM:4001A57A 010 0C FA 02 F5		     LSL.W	     R5, R12, R2			   ; Logical Shift Left
ROM:4001A57E 010 25 40			     ANDS	     R5, R4				   ; Rd	= Op1 &	Op2
ROM:4001A580 010 D5 40			     LSRS	     R5, R2				   ; Logical Shift Right
ROM:4001A582 010 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:4001A584 010 0D 70			     STRB	     R5, [R1]				   ; Store to Memory
ROM:4001A586 010 80 B2			     UXTH	     R0, R0				   ; Unsigned extend halfword to word
ROM:4001A586
ROM:4001A588
ROM:4001A588		     loc_4001A588							   ; CODE XREF:	usb_something_3+7Ej
ROM:4001A588 010 98 42			     CMP	     R0, R3				   ; Set cond. codes on	Op1 - Op2
ROM:4001A58A 010 F5 D3			     BCC	     loc_4001A578			   ; Branch
ROM:4001A58A
ROM:4001A58C 010 B6 F8 16 01		     LDRH.W	     R0, [R6,#0x116]			   ; Load from Memory
ROM:4001A590 010 20 F0 01 00		     BIC.W	     R0, R0, #1				   ; Rd	= Op1 &	~Op2
ROM:4001A594 010 A6 F8 16 01		     STRH.W	     R0, [R6,#0x116]			   ; Store to Memory
ROM:4001A598 010 D6 F8 14 02		     LDR.W	     R0, [R6,#0x214]			   ; Load from Memory
ROM:4001A59C 010 20 F0 09 00		     BIC.W	     R0, R0, #9				   ; Rd	= Op1 &	~Op2
ROM:4001A5A0 010 C6 F8 14 02		     STR.W	     R0, [R6,#0x214]			   ; Store to Memory
ROM:4001A5A4 010 11 20			     MOVS	     R0, #0x11				   ; Rd	= Op2
ROM:4001A5A6 010 F9 68			     LDR	     R1, [R7,#0xC]			   ; Load from Memory
ROM:4001A5A8 010 48 61			     STR	     R0, [R1,#0x14]			   ; Store to Memory
ROM:4001A5AA 010 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:4001A5AA
ROM:4001A5AC
ROM:4001A5AC		     loc_4001A5AC							   ; CODE XREF:	usb_something_3+34j
ROM:4001A5AC											   ; usb_something_3+58j
ROM:4001A5AC 010 F8 68			     LDR	     R0, [R7,#0xC]			   ; Load from Memory
ROM:4001A5AE 010 81 61			     STR	     R1, [R0,#0x18]			   ; Store to Memory
ROM:4001A5B0 010 41 68			     LDR	     R1, [R0,#4]			   ; Load from Memory
ROM:4001A5B2 010 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A5B4 010 B7 D0			     BEQ	     loc_4001A526			   ; Branch
ROM:4001A5B4
ROM:4001A5B6 010 F0 BC			     POP	     {R4-R7}				   ; Pop registers
ROM:4001A5B8 000 08 47			     BX		     R1					   ; Branch to/from Thumb mode
ROM:4001A5B8
ROM:4001A5B8		     ; End of function usb_something_3
ROM:4001A5B8
ROM:4001A5B8		     ; ---------------------------------------------------------------------------
ROM:4001A5BA 00	00			     DCW 0
ROM:4001A5BC 00	B0 0A 48     dword_4001A5BC  DCD 0x480AB000					   ; DATA XREF:	usb_something_3+4r
ROM:4001A5C0 08	FD 20 40     off_4001A5C0    DCD dword_4020FD08					   ; DATA XREF:	usb_something_3+Ar
ROM:4001A5C4
ROM:4001A5C4		     ; =============== S U B R O U T I N E =======================================
ROM:4001A5C4
ROM:4001A5C4
ROM:4001A5C4		     usb_something_4							   ; CODE XREF:	usb_otg_irq_handler+46p
ROM:4001A5C4 000 0D 4A			     LDR	     R2, =0x480AB000			   ; Load from Memory
ROM:4001A5C6 000 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:4001A5C8 000 B2 F8 12 01		     LDRH.W	     R0, [R2,#0x112]			   ; Load from Memory
ROM:4001A5CC 000 83 06			     LSLS	     R3, R0, #0x1A			   ; Logical Shift Left
ROM:4001A5CE 000 0C 48			     LDR	     R0, =dword_4020FD08		   ; Load from Memory
ROM:4001A5D0 000 00 68			     LDR	     R0, [R0]				   ; Load from Memory
ROM:4001A5D2 000 06 D5			     BPL	     loc_4001A5E2			   ; Branch
ROM:4001A5D2
ROM:4001A5D4 000 B2 F8 12 31		     LDRH.W	     R3, [R2,#0x112]			   ; Load from Memory
ROM:4001A5D8 000 23 F0 20 03		     BIC.W	     R3, R3, #0x20			   ; Rd	= Op1 &	~Op2
ROM:4001A5DC 000 A2 F8 12 31		     STRH.W	     R3, [R2,#0x112]			   ; Store to Memory
ROM:4001A5E0 000 06 E0			     B		     loc_4001A5F0			   ; Branch
ROM:4001A5E0
ROM:4001A5E2		     ; ---------------------------------------------------------------------------
ROM:4001A5E2
ROM:4001A5E2		     loc_4001A5E2							   ; CODE XREF:	usb_something_4+Ej
ROM:4001A5E2 000 B2 F8 12 21		     LDRH.W	     R2, [R2,#0x112]			   ; Load from Memory
ROM:4001A5E6 000 D2 07			     LSLS	     R2, R2, #0x1F			   ; Logical Shift Left
ROM:4001A5E8 000 02 D1			     BNE	     loc_4001A5F0			   ; Branch
ROM:4001A5E8
ROM:4001A5EA 000 11 21			     MOVS	     R1, #0x11				   ; Rd	= Op2
ROM:4001A5EC 000 41 61			     STR	     R1, [R0,#0x14]			   ; Store to Memory
ROM:4001A5EE 000 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:4001A5EE
ROM:4001A5F0
ROM:4001A5F0		     loc_4001A5F0							   ; CODE XREF:	usb_something_4+1Cj
ROM:4001A5F0											   ; usb_something_4+24j
ROM:4001A5F0 000 81 61			     STR	     R1, [R0,#0x18]			   ; Store to Memory
ROM:4001A5F2 000 41 68			     LDR	     R1, [R0,#4]			   ; Load from Memory
ROM:4001A5F4 000 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A5F6 000 00 D0			     BEQ	     return				   ; Branch
ROM:4001A5F6
ROM:4001A5F8 000 08 47			     BX		     R1					   ; Branch to/from Thumb mode
ROM:4001A5F8
ROM:4001A5FA		     ; ---------------------------------------------------------------------------
ROM:4001A5FA
ROM:4001A5FA		     return								   ; CODE XREF:	usb_something_4+32j
ROM:4001A5FA 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A5FA
ROM:4001A5FA		     ; End of function usb_something_4
ROM:4001A5FA
ROM:4001A5FA		     ; ---------------------------------------------------------------------------
ROM:4001A5FC 00	B0 0A 48     dword_4001A5FC  DCD 0x480AB000					   ; DATA XREF:	usb_something_4r
ROM:4001A600 08	FD 20 40     off_4001A600    DCD dword_4020FD08					   ; DATA XREF:	usb_something_4+Ar
ROM:4001A604
ROM:4001A604		     ; =============== S U B R O U T I N E =======================================
ROM:4001A604
ROM:4001A604
ROM:4001A604		     usb_something_5							   ; CODE XREF:	sub_4001A934:loc_4001A95Ap
ROM:4001A604 000 0C 49			     LDR	     R1, =byte_4020FD84			   ; Load from Memory
ROM:4001A606 000 0A 78			     LDRB	     R2, [R1]				   ; Load from Memory
ROM:4001A608 000 01 F1 10 00		     ADD.W	     R0, R1, #0x10			   ; Rd	= Op1 +	Op2
ROM:4001A60C 000 03 2A			     CMP	     R2, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001A60E 000 01 D1			     BNE	     loc_4001A614			   ; Branch
ROM:4001A60E
ROM:4001A610 000 0A 49			     LDR	     R1, =byte_4020FCBC			   ; Load from Memory
ROM:4001A612 000 04 E0			     B		     loc_4001A61E			   ; Branch
ROM:4001A612
ROM:4001A614		     ; ---------------------------------------------------------------------------
ROM:4001A614
ROM:4001A614		     loc_4001A614							   ; CODE XREF:	usb_something_5+Aj
ROM:4001A614 000 09 78			     LDRB	     R1, [R1]				   ; Load from Memory
ROM:4001A616 000 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A618 000 06 D1			     BNE	     loc_4001A628			   ; Branch
ROM:4001A618
ROM:4001A61A 000 08 49			     LDR	     R1, =byte_4020FCBC			   ; Load from Memory
ROM:4001A61C 000 89 1C			     ADDS	     R1, R1, #2				   ; Rd	= Op1 +	Op2
ROM:4001A61C
ROM:4001A61E
ROM:4001A61E		     loc_4001A61E							   ; CODE XREF:	usb_something_5+Ej
ROM:4001A61E 000 41 60			     STR	     R1, [R0,#4]			   ; Store to Memory
ROM:4001A620 000 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:4001A622 000 01 81			     STRH	     R1, [R0,#8]			   ; Store to Memory
ROM:4001A624 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001A626 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A626
ROM:4001A628		     ; ---------------------------------------------------------------------------
ROM:4001A628
ROM:4001A628		     loc_4001A628							   ; CODE XREF:	usb_something_5+14j
ROM:4001A628 000 05 48			     LDR	     R0, =0x480AB102			   ; Load from Memory
ROM:4001A62A 000 01 88			     LDRH	     R1, [R0]				   ; Load from Memory
ROM:4001A62C 000 41 F0 20 01		     ORR.W	     R1, R1, #0x20			   ; Rd	= Op1 |	Op2
ROM:4001A630 000 01 80			     STRH	     R1, [R0]				   ; Store to Memory
ROM:4001A632 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001A634 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A634
ROM:4001A634		     ; End of function usb_something_5
ROM:4001A634
ROM:4001A634		     ; ---------------------------------------------------------------------------
ROM:4001A636 00	00			     DCW 0
ROM:4001A638 84	FD 20 40     off_4001A638    DCD byte_4020FD84					   ; DATA XREF:	usb_something_5r
ROM:4001A63C BC	FC 20 40     off_4001A63C    DCD byte_4020FCBC					   ; DATA XREF:	usb_something_5+Cr
ROM:4001A63C											   ; usb_something_5+16r
ROM:4001A640 02	B1 0A 48     dword_4001A640  DCD 0x480AB102					   ; DATA XREF:	usb_something_5:loc_4001A628r
ROM:4001A644
ROM:4001A644		     ; =============== S U B R O U T I N E =======================================
ROM:4001A644
ROM:4001A644
ROM:4001A644		     usb_descriptors_parse						   ; CODE XREF:	sub_4001A934:loc_4001A960p
ROM:4001A644 000 32 49			     LDR	     R1, =byte_4020FD84			   ; Load from Memory
ROM:4001A646 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001A648 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:4001A64A 010 0A 78			     LDRB	     R2, [R1]				   ; Load from Memory
ROM:4001A64C 010 31 4C			     LDR	     R4, =0x480AB000			   ; Load from Memory
ROM:4001A64E 010 03 2A			     CMP	     R2, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001A650 010 05 D0			     BEQ	     loc_4001A65E			   ; Branch
ROM:4001A650
ROM:4001A652 010 0A 78			     LDRB	     R2, [R1]				   ; Load from Memory
ROM:4001A654 010 04 2A			     CMP	     R2, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A656 010 02 D0			     BEQ	     loc_4001A65E			   ; Branch
ROM:4001A656
ROM:4001A658 010 09 78			     LDRB	     R1, [R1]				   ; Load from Memory
ROM:4001A65A 010 02 29			     CMP	     R1, #2				   ; Set cond. codes on	Op1 - Op2
ROM:4001A65C 010 4A D1			     BNE	     loc_4001A6F4			   ; Branch
ROM:4001A65C
ROM:4001A65E
ROM:4001A65E		     loc_4001A65E							   ; CODE XREF:	usb_descriptors_parse+Cj
ROM:4001A65E											   ; usb_descriptors_parse+12j
ROM:4001A65E 010 20 22			     MOVS	     R2, #0x20 ; ' '			   ; Rd	= Op2
ROM:4001A660 010 2B 4D			     LDR	     R5, =byte_4020FD84			   ; Load from Memory
ROM:4001A662 010 AD 1D			     ADDS	     R5, R5, #6				   ; Rd	= Op1 +	Op2
ROM:4001A664 010 05 F1 0A 03		     ADD.W	     R3, R5, #0xA			   ; Rd	= Op1 +	Op2
ROM:4001A668 010 69 88			     LDRH	     R1, [R5,#2]			   ; Load from Memory
ROM:4001A66A 010 0E 0A			     LSRS	     R6, R1, #8				   ; Logical Shift Right
ROM:4001A66C 010 08 2E			     CMP	     R6, #8				   ; switch 8 cases
ROM:4001A66E 010 3F D2			     BCS	     def_4001A670			   ; default
ROM:4001A66E											   ; jumptable 0001A670	cases 0,4,5
ROM:4001A66E
ROM:4001A670 010 DF E8 06 F0		     TBB.W	     [PC,R6]				   ; switch jump
ROM:4001A670 010
ROM:4001A670		     ; ---------------------------------------------------------------------------
ROM:4001A674 010 3E	     jpt_4001A670    DCB 0x3E						   ; jump table	for switch statement
ROM:4001A675 010 04			     DCB 4
ROM:4001A676 010 08			     DCB 8
ROM:4001A677 010 22			     DCB 0x22
ROM:4001A678 010 3E			     DCB 0x3E
ROM:4001A679 010 3E			     DCB 0x3E
ROM:4001A67A 010 1D			     DCB 0x1D
ROM:4001A67B 010 12			     DCB 0x12
ROM:4001A67C		     ; ---------------------------------------------------------------------------
ROM:4001A67C
ROM:4001A67C		     loc_4001A67C							   ; CODE XREF:	usb_descriptors_parse+2Cj
ROM:4001A67C 010 26 48			     LDR	     R0, =dword_4020FCC0		   ; jumptable 0001A670	case 1
ROM:4001A67C											   ; jumptable 4001A670	case 1
ROM:4001A67E 010 58 60			     STR	     R0, [R3,#4]			   ; Store to Memory
ROM:4001A680 010 12 20			     MOVS	     R0, #0x12				   ; Rd	= Op2
ROM:4001A682 010 27 E0			     B		     loc_4001A6D4			   ; Branch
ROM:4001A682
ROM:4001A684		     ; ---------------------------------------------------------------------------
ROM:4001A684
ROM:4001A684		     loc_4001A684							   ; CODE XREF:	usb_descriptors_parse+2Cj
ROM:4001A684 010 60 78			     LDRB	     R0, [R4,#1]			   ; jumptable 0001A670	case 2
ROM:4001A684											   ; jumptable 4001A670	case 2
ROM:4001A686 010 C0 06			     LSLS	     R0, R0, #0x1B			   ; Logical Shift Left
ROM:4001A688 010 01 D5			     BPL	     loc_4001A68E			   ; Branch
ROM:4001A688
ROM:4001A68A 010 24 48			     LDR	     R0, =(unknown_desc	- 0x40000000)	   ; Load from Memory
ROM:4001A68C 010 0C E0			     B		     loc_4001A6A8			   ; Branch
ROM:4001A68C
ROM:4001A68E		     ; ---------------------------------------------------------------------------
ROM:4001A68E
ROM:4001A68E		     loc_4001A68E							   ; CODE XREF:	usb_descriptors_parse+44j
ROM:4001A68E 010 23 48			     LDR	     R0, =(unknown_desc	- 0x40000000)	   ; Load from Memory
ROM:4001A690 010 20 30			     ADDS	     R0, #0x20 ; ' '			   ; Rd	= Op1 +	Op2
ROM:4001A692 010 09 E0			     B		     loc_4001A6A8			   ; Branch
ROM:4001A692
ROM:4001A694		     ; ---------------------------------------------------------------------------
ROM:4001A694
ROM:4001A694		     loc_4001A694							   ; CODE XREF:	usb_descriptors_parse+68j
ROM:4001A694											   ; usb_descriptors_parse+92j	...
ROM:4001A694 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001A696 010 34 E0			     B		     loc_4001A702			   ; Branch
ROM:4001A696
ROM:4001A698		     ; ---------------------------------------------------------------------------
ROM:4001A698
ROM:4001A698		     loc_4001A698							   ; CODE XREF:	usb_descriptors_parse+2Cj
ROM:4001A698 010 60 78			     LDRB	     R0, [R4,#1]			   ; jumptable 0001A670	case 7
ROM:4001A698											   ; jumptable 4001A670	case 7
ROM:4001A69A 010 C0 06			     LSLS	     R0, R0, #0x1B			   ; Logical Shift Left
ROM:4001A69C 010 02 D5			     BPL	     loc_4001A6A4			   ; Branch
ROM:4001A69C
ROM:4001A69E 010 1F 48			     LDR	     R0, =(unknown_desc	- 0x40000000)	   ; Load from Memory
ROM:4001A6A0 010 40 30			     ADDS	     R0, #0x40 ; '@'			   ; Rd	= Op1 +	Op2
ROM:4001A6A2 010 01 E0			     B		     loc_4001A6A8			   ; Branch
ROM:4001A6A2
ROM:4001A6A4		     ; ---------------------------------------------------------------------------
ROM:4001A6A4
ROM:4001A6A4		     loc_4001A6A4							   ; CODE XREF:	usb_descriptors_parse+58j
ROM:4001A6A4 010 1D 48			     LDR	     R0, =(unknown_desc	- 0x40000000)	   ; Load from Memory
ROM:4001A6A6 010 60 30			     ADDS	     R0, #0x60 ; '`'			   ; Rd	= Op1 +	Op2
ROM:4001A6A6
ROM:4001A6A8
ROM:4001A6A8		     loc_4001A6A8							   ; CODE XREF:	usb_descriptors_parse+48j
ROM:4001A6A8											   ; usb_descriptors_parse+4Ej	...
ROM:4001A6A8 010 58 60			     STR	     R0, [R3,#4]			   ; Store to Memory
ROM:4001A6AA 010 1A 81			     STRH	     R2, [R3,#8]			   ; Store to Memory
ROM:4001A6AC 010 F2 E7			     B		     loc_4001A694			   ; Branch
ROM:4001A6AC
ROM:4001A6AE		     ; ---------------------------------------------------------------------------
ROM:4001A6AE
ROM:4001A6AE		     loc_4001A6AE							   ; CODE XREF:	usb_descriptors_parse+2Cj
ROM:4001A6AE 010 1B 48			     LDR	     R0, =(unknown_desc	- 0x40000000)	   ; jumptable 0001A670	case 6
ROM:4001A6AE											   ; jumptable 4001A670	case 6
ROM:4001A6B0 010 80 30			     ADDS	     R0, #0x80 ; 'Ä'			   ; Rd	= Op1 +	Op2
ROM:4001A6B2 010 58 60			     STR	     R0, [R3,#4]			   ; Store to Memory
ROM:4001A6B4 010 0A 20			     MOVS	     R0, #0xA				   ; Rd	= Op2
ROM:4001A6B6 010 0D E0			     B		     loc_4001A6D4			   ; Branch
ROM:4001A6B6
ROM:4001A6B8		     ; ---------------------------------------------------------------------------
ROM:4001A6B8
ROM:4001A6B8		     loc_4001A6B8							   ; CODE XREF:	usb_descriptors_parse+2Cj
ROM:4001A6B8 010 11 F0 FF 00		     ANDS.W	     R0, R1, #0xFF			   ; jumptable 0001A670	case 3
ROM:4001A6B8 010										   ; jumptable 4001A670	case 3
ROM:4001A6BC 010 06 D0			     BEQ	     loc_4001A6CC			   ; Branch
ROM:4001A6BC
ROM:4001A6BE 010 08 24			     MOVS	     R4, #8				   ; Rd	= Op2
ROM:4001A6C0 010 01 28			     CMP	     R0, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001A6C2 010 09 D0			     BEQ	     loc_4001A6D8			   ; Branch
ROM:4001A6C2
ROM:4001A6C4 010 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:4001A6C6 010 0A D1			     BNE	     loc_4001A6DE			   ; Branch
ROM:4001A6C6
ROM:4001A6C8 010 15 48			     LDR	     R0, =(descriptors_2.Interface.bLength - 0x40000000) ; Load	from Memory
ROM:4001A6CA 010 0E E0			     B		     loc_4001A6EA			   ; Branch
ROM:4001A6CA
ROM:4001A6CC		     ; ---------------------------------------------------------------------------
ROM:4001A6CC
ROM:4001A6CC		     loc_4001A6CC							   ; CODE XREF:	usb_descriptors_parse+78j
ROM:4001A6CC 010 13 48			     LDR	     R0, =(unknown_desc	- 0x40000000)	   ; Load from Memory
ROM:4001A6CE 010 8A 30			     ADDS	     R0, #0x8A ; 'ä'			   ; Rd	= Op1 +	Op2
ROM:4001A6D0 010 58 60			     STR	     R0, [R3,#4]			   ; Store to Memory
ROM:4001A6D2 010 04 20			     MOVS	     R0, #4				   ; Rd	= Op2
ROM:4001A6D2
ROM:4001A6D4
ROM:4001A6D4		     loc_4001A6D4							   ; CODE XREF:	usb_descriptors_parse+3Ej
ROM:4001A6D4											   ; usb_descriptors_parse+72j
ROM:4001A6D4 010 18 81			     STRH	     R0, [R3,#8]			   ; Store to Memory
ROM:4001A6D6 010 DD E7			     B		     loc_4001A694			   ; Branch
ROM:4001A6D6
ROM:4001A6D8		     ; ---------------------------------------------------------------------------
ROM:4001A6D8
ROM:4001A6D8		     loc_4001A6D8							   ; CODE XREF:	usb_descriptors_parse+7Ej
ROM:4001A6D8 010 11 48			     LDR	     R0, =(descriptors_2.Interface.bLength - 0x40000000) ; Load	from Memory
ROM:4001A6DA 010 32 38			     SUBS	     R0, #0x32 ; '2'			   ; Rd	= Op1 -	Op2
ROM:4001A6DC 010 05 E0			     B		     loc_4001A6EA			   ; Branch
ROM:4001A6DC
ROM:4001A6DE		     ; ---------------------------------------------------------------------------
ROM:4001A6DE
ROM:4001A6DE		     loc_4001A6DE							   ; CODE XREF:	usb_descriptors_parse+82j
ROM:4001A6DE 010 00 F0 35 FB		     BL		     process_usb_descriptors		   ; Branch with Link
ROM:4001A6DE 010
ROM:4001A6E2		     ; ---------------------------------------------------------------------------
ROM:4001A6E2 010 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A6E4 010 D6 D1			     BNE	     loc_4001A694			   ; Branch
ROM:4001A6E4
ROM:4001A6E6 010 0E 48			     LDR	     R0, =(descriptors_2.Interface.bLength - 0x40000000) ; Load	from Memory
ROM:4001A6E8 010 64 38			     SUBS	     R0, #0x64 ; 'd'			   ; Rd	= Op1 -	Op2
ROM:4001A6E8
ROM:4001A6EA
ROM:4001A6EA		     loc_4001A6EA							   ; CODE XREF:	usb_descriptors_parse+86j
ROM:4001A6EA											   ; usb_descriptors_parse+98j
ROM:4001A6EA 010 58 60			     STR	     R0, [R3,#4]			   ; Store to Memory
ROM:4001A6EC 010 1C 81			     STRH	     R4, [R3,#8]			   ; Store to Memory
ROM:4001A6EE 010 D1 E7			     B		     loc_4001A694			   ; Branch
ROM:4001A6EE
ROM:4001A6F0		     ; ---------------------------------------------------------------------------
ROM:4001A6F0
ROM:4001A6F0		     def_4001A670							   ; CODE XREF:	usb_descriptors_parse+2Aj
ROM:4001A6F0											   ; usb_descriptors_parse+2Cj
ROM:4001A6F0 010 01 28			     CMP	     R0, #1				   ; default
ROM:4001A6F0											   ; jumptable 0001A670	cases 0,4,5
ROM:4001A6F2 010 06 D1			     BNE	     loc_4001A702			   ; Branch
ROM:4001A6F2
ROM:4001A6F4
ROM:4001A6F4		     loc_4001A6F4							   ; CODE XREF:	usb_descriptors_parse+18j
ROM:4001A6F4 010 B4 F8 02 11		     LDRH.W	     R1, [R4,#0x102]			   ; Load from Memory
ROM:4001A6F8 010 41 F0 20 01		     ORR.W	     R1, R1, #0x20			   ; Rd	= Op1 |	Op2
ROM:4001A6FC 010 A4 F8 02 11		     STRH.W	     R1, [R4,#0x102]			   ; Store to Memory
ROM:4001A6FC 010
ROM:4001A700
ROM:4001A700		     return								   ; CODE XREF:	usb_descriptors_parse+C4j
ROM:4001A700 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:4001A700
ROM:4001A702		     ; ---------------------------------------------------------------------------
ROM:4001A702
ROM:4001A702		     loc_4001A702							   ; CODE XREF:	usb_descriptors_parse+52j
ROM:4001A702											   ; usb_descriptors_parse+AEj
ROM:4001A702 010 1A 89			     LDRH	     R2, [R3,#8]			   ; Load from Memory
ROM:4001A704 010 E9 88			     LDRH	     R1, [R5,#6]			   ; Load from Memory
ROM:4001A706 010 8A 42			     CMP	     R2, R1				   ; Set cond. codes on	Op1 - Op2
ROM:4001A708 010 FA D9			     BLS	     return				   ; Branch
ROM:4001A708
ROM:4001A70A 010 19 81			     STRH	     R1, [R3,#8]			   ; Store to Memory
ROM:4001A70C 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:4001A70C
ROM:4001A70C		     ; End of function usb_descriptors_parse
ROM:4001A70C
ROM:4001A70C		     ; ---------------------------------------------------------------------------
ROM:4001A70E 00	00			     DCW 0
ROM:4001A710 84	FD 20 40     off_4001A710    DCD byte_4020FD84					   ; DATA XREF:	usb_descriptors_parser
ROM:4001A710											   ; usb_descriptors_parse+1Cr
ROM:4001A714 00	B0 0A 48     dword_4001A714  DCD 0x480AB000					   ; DATA XREF:	usb_descriptors_parse+8r
ROM:4001A718 C0	FC 20 40     off_4001A718    DCD dword_4020FCC0					   ; DATA XREF:	usb_descriptors_parse:loc_4001A67Cr
ROM:4001A71C 90	B6 01 00     off_4001A71C    DCD unknown_desc -	0x40000000			   ; DATA XREF:	usb_descriptors_parse+46r
ROM:4001A71C											   ; usb_descriptors_parse:loc_4001A68Er ...
ROM:4001A71C											   ; "\t\x02 \x01\x01\x01¿2\t\x04\x02ˇˇˇ\x02\"...
ROM:4001A720 B0	B7 01 00     off_4001A720    DCD descriptors_2.Interface.bLength - 0x40000000	   ; DATA XREF:	usb_descriptors_parse+84r
ROM:4001A720											   ; usb_descriptors_parse:loc_4001A6D8r ...
ROM:4001A724
ROM:4001A724		     ; =============== S U B R O U T I N E =======================================
ROM:4001A724
ROM:4001A724
ROM:4001A724		     usb_something_6							   ; CODE XREF:	sub_4001A934+20p
ROM:4001A724 000 09 48			     LDR	     R0, =byte_4020FD84			   ; Load from Memory
ROM:4001A726 000 00 78			     LDRB	     R0, [R0]				   ; Load from Memory
ROM:4001A728 000 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A72A 000 07 D1			     BNE	     loc_4001A73C			   ; Branch
ROM:4001A72A
ROM:4001A72C 000 07 48			     LDR	     R0, =byte_4020FD84			   ; Load from Memory
ROM:4001A72E 000 08 49			     LDR	     R1, =byte_4020FCBC			   ; Load from Memory
ROM:4001A730 000 10 30			     ADDS	     R0, #0x10				   ; Rd	= Op1 +	Op2
ROM:4001A732 000 41 60			     STR	     R1, [R0,#4]			   ; Store to Memory
ROM:4001A734 000 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:4001A736 000 01 81			     STRH	     R1, [R0,#8]			   ; Store to Memory
ROM:4001A738 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001A73A 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A73A
ROM:4001A73C		     ; ---------------------------------------------------------------------------
ROM:4001A73C
ROM:4001A73C		     loc_4001A73C							   ; CODE XREF:	usb_something_6+6j
ROM:4001A73C 000 05 48			     LDR	     R0, =0x480AB102			   ; Load from Memory
ROM:4001A73E 000 01 88			     LDRH	     R1, [R0]				   ; Load from Memory
ROM:4001A740 000 41 F0 20 01		     ORR.W	     R1, R1, #0x20			   ; Rd	= Op1 |	Op2
ROM:4001A744 000 01 80			     STRH	     R1, [R0]				   ; Store to Memory
ROM:4001A746 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001A748 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001A748
ROM:4001A748		     ; End of function usb_something_6
ROM:4001A748
ROM:4001A748		     ; ---------------------------------------------------------------------------
ROM:4001A74A 00	00			     DCW 0
ROM:4001A74C 84	FD 20 40     off_4001A74C    DCD byte_4020FD84					   ; DATA XREF:	usb_something_6r
ROM:4001A74C											   ; usb_something_6+8r
ROM:4001A750 BC	FC 20 40     off_4001A750    DCD byte_4020FCBC					   ; DATA XREF:	usb_something_6+Ar
ROM:4001A754 02	B1 0A 48     dword_4001A754  DCD 0x480AB102					   ; DATA XREF:	usb_something_6:loc_4001A73Cr
ROM:4001A758
ROM:4001A758		     ; =============== S U B R O U T I N E =======================================
ROM:4001A758
ROM:4001A758
ROM:4001A758		     usb_something_7							   ; CODE XREF:	sub_4001A934:loc_4001A966p
ROM:4001A758 000 F0 B5			     PUSH	     {R4-R7,LR}				   ; Push registers
ROM:4001A75A 014 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001A75C 014 22 4F			     LDR	     R7, =byte_4020FD84			   ; Load from Memory
ROM:4001A75E 014 39 78			     LDRB	     R1, [R7]				   ; Load from Memory
ROM:4001A760 014 22 4D			     LDR	     R5, =0x480AB000			   ; Load from Memory
ROM:4001A762 014 03 29			     CMP	     R1, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001A764 014 02 D0			     BEQ	     loc_4001A76C			   ; Branch
ROM:4001A764
ROM:4001A766 014 39 78			     LDRB	     R1, [R7]				   ; Load from Memory
ROM:4001A768 014 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A76A 014 35 D1			     BNE	     loc_4001A7D8			   ; Branch
ROM:4001A76A
ROM:4001A76C
ROM:4001A76C		     loc_4001A76C							   ; CODE XREF:	usb_something_7+Cj
ROM:4001A76C 014 1E 49			     LDR	     R1, =byte_4020FD84			   ; Load from Memory
ROM:4001A76E 014 1E 4B			     LDR	     R3, =byte_4020FD84			   ; Load from Memory
ROM:4001A770 014 89 1D			     ADDS	     R1, R1, #6				   ; Rd	= Op1 +	Op2
ROM:4001A772 014 1F 4A			     LDR	     R2, =word_4020FCBE			   ; Load from Memory
ROM:4001A774 014 03 F1 10 03		     ADD.W	     R3, R3, #0x10			   ; Rd	= Op1 +	Op2
ROM:4001A778 014 09 78			     LDRB	     R1, [R1]				   ; Load from Memory
ROM:4001A77A 014 11 F0 1F 04		     ANDS.W	     R4, R1, #0x1F			   ; Rd	= Op1 &	Op2
ROM:4001A77E 014 27 D0			     BEQ	     loc_4001A7D0			   ; Branch
ROM:4001A77E
ROM:4001A780 014 A3 F1 0A 01		     SUB.W	     R1, R3, #0xA			   ; Rd	= Op1 -	Op2
ROM:4001A784 014 96 1E			     SUBS	     R6, R2, #2				   ; Rd	= Op1 -	Op2
ROM:4001A786 014 01 2C			     CMP	     R4, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001A788 014 89 88			     LDRH	     R1, [R1,#4]			   ; Load from Memory
ROM:4001A78A 014 08 D0			     BEQ	     loc_4001A79E			   ; Branch
ROM:4001A78A
ROM:4001A78C 014 02 2C			     CMP	     R4, #2				   ; Set cond. codes on	Op1 - Op2
ROM:4001A78E 014 23 D1			     BNE	     loc_4001A7D8			   ; Branch
ROM:4001A78E
ROM:4001A790 014 0C 07			     LSLS	     R4, R1, #0x1C			   ; Logical Shift Left
ROM:4001A792 014 0C D1			     BNE	     loc_4001A7AE			   ; Branch
ROM:4001A792
ROM:4001A794 014 B5 F8 02 01		     LDRH.W	     R0, [R5,#0x102]			   ; Load from Memory
ROM:4001A798 014 80 06			     LSLS	     R0, R0, #0x1A			   ; Logical Shift Left
ROM:4001A79A 014 1B D5			     BPL	     loc_4001A7D4			   ; Branch
ROM:4001A79A
ROM:4001A79C 014 18 E0			     B		     loc_4001A7D0			   ; Branch
ROM:4001A79C
ROM:4001A79E		     ; ---------------------------------------------------------------------------
ROM:4001A79E
ROM:4001A79E		     loc_4001A79E							   ; CODE XREF:	usb_something_7+32j
ROM:4001A79E 014 11 F0 FF 0F		     TST.W	     R1, #0xFF				   ; Set cond. codes on	Op1 & Op2
ROM:4001A7A2 014 19 D1			     BNE	     loc_4001A7D8			   ; Branch
ROM:4001A7A2
ROM:4001A7A4 014 16 E0			     B		     loc_4001A7D4			   ; Branch
ROM:4001A7A4
ROM:4001A7A6		     ; ---------------------------------------------------------------------------
ROM:4001A7A6
ROM:4001A7A6		     loc_4001A7A6							   ; CODE XREF:	usb_something_7+7Aj
ROM:4001A7A6											   ; usb_something_7+7Ej
ROM:4001A7A6 014 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001A7A8 014 02 21			     MOVS	     R1, #2				   ; Rd	= Op2
ROM:4001A7AA 014 19 81			     STRH	     R1, [R3,#8]			   ; Store to Memory
ROM:4001A7AC 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:4001A7AC
ROM:4001A7AE		     ; ---------------------------------------------------------------------------
ROM:4001A7AE
ROM:4001A7AE		     loc_4001A7AE							   ; CODE XREF:	usb_something_7+3Aj
ROM:4001A7AE 014 3C 78			     LDRB	     R4, [R7]				   ; Load from Memory
ROM:4001A7B0 014 04 2C			     CMP	     R4, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A7B2 014 11 D1			     BNE	     loc_4001A7D8			   ; Branch
ROM:4001A7B2
ROM:4001A7B4 014 CC 07			     LSLS	     R4, R1, #0x1F			   ; Logical Shift Left
ROM:4001A7B6 014 0F D0			     BEQ	     loc_4001A7D8			   ; Branch
ROM:4001A7B6
ROM:4001A7B8 014 08 06			     LSLS	     R0, R1, #0x18			   ; Logical Shift Left
ROM:4001A7BA 014 04 D5			     BPL	     loc_4001A7C6			   ; Branch
ROM:4001A7BA
ROM:4001A7BC 014 B5 F8 16 01		     LDRH.W	     R0, [R5,#0x116]			   ; Load from Memory
ROM:4001A7C0 014 00 F0 20 00		     AND.W	     R0, R0, #0x20			   ; Rd	= Op1 &	Op2
ROM:4001A7C4 014 03 E0			     B		     loc_4001A7CE			   ; Branch
ROM:4001A7C4
ROM:4001A7C6		     ; ---------------------------------------------------------------------------
ROM:4001A7C6
ROM:4001A7C6		     loc_4001A7C6							   ; CODE XREF:	usb_something_7+62j
ROM:4001A7C6 014 B5 F8 12 01		     LDRH.W	     R0, [R5,#0x112]			   ; Load from Memory
ROM:4001A7CA 014 00 F0 10 00		     AND.W	     R0, R0, #0x10			   ; Rd	= Op1 &	Op2
ROM:4001A7CA 014
ROM:4001A7CE
ROM:4001A7CE		     loc_4001A7CE							   ; CODE XREF:	usb_something_7+6Cj
ROM:4001A7CE 014 08 B1			     CBZ	     R0, loc_4001A7D4			   ; Compare and Branch	on Zero
ROM:4001A7CE
ROM:4001A7D0
ROM:4001A7D0		     loc_4001A7D0							   ; CODE XREF:	usb_something_7+26j
ROM:4001A7D0											   ; usb_something_7+44j
ROM:4001A7D0 014 5A 60			     STR	     R2, [R3,#4]			   ; Store to Memory
ROM:4001A7D2 014 E8 E7			     B		     loc_4001A7A6			   ; Branch
ROM:4001A7D2
ROM:4001A7D4		     ; ---------------------------------------------------------------------------
ROM:4001A7D4
ROM:4001A7D4		     loc_4001A7D4							   ; CODE XREF:	usb_something_7+42j
ROM:4001A7D4											   ; usb_something_7+4Cj ...
ROM:4001A7D4 014 5E 60			     STR	     R6, [R3,#4]			   ; Store to Memory
ROM:4001A7D6 014 E6 E7			     B		     loc_4001A7A6			   ; Branch
ROM:4001A7D6
ROM:4001A7D8		     ; ---------------------------------------------------------------------------
ROM:4001A7D8
ROM:4001A7D8		     loc_4001A7D8							   ; CODE XREF:	usb_something_7+12j
ROM:4001A7D8											   ; usb_something_7+36j ...
ROM:4001A7D8 014 B5 F8 02 11		     LDRH.W	     R1, [R5,#0x102]			   ; Load from Memory
ROM:4001A7DC 014 41 F0 20 01		     ORR.W	     R1, R1, #0x20			   ; Rd	= Op1 |	Op2
ROM:4001A7E0 014 A5 F8 02 11		     STRH.W	     R1, [R5,#0x102]			   ; Store to Memory
ROM:4001A7E4 014 F0 BD			     POP	     {R4-R7,PC}				   ; Pop registers
ROM:4001A7E4
ROM:4001A7E4		     ; End of function usb_something_7
ROM:4001A7E4
ROM:4001A7E4		     ; ---------------------------------------------------------------------------
ROM:4001A7E6 00	00			     DCW 0
ROM:4001A7E8 84	FD 20 40     off_4001A7E8    DCD byte_4020FD84					   ; DATA XREF:	usb_something_7+4r
ROM:4001A7E8											   ; usb_something_7:loc_4001A76Cr ...
ROM:4001A7EC 00	B0 0A 48     dword_4001A7EC  DCD 0x480AB000					   ; DATA XREF:	usb_something_7+8r
ROM:4001A7F0 BE	FC 20 40     off_4001A7F0    DCD word_4020FCBE					   ; DATA XREF:	usb_something_7+1Ar
ROM:4001A7F4
ROM:4001A7F4		     ; =============== S U B R O U T I N E =======================================
ROM:4001A7F4
ROM:4001A7F4
ROM:4001A7F4		     usb_something_8							   ; CODE XREF:	usb_start+46p
ROM:4001A7F4 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:4001A7F6 008 00 F0 69 FA		     BL		     prepare_device_descriptor		   ; Branch with Link
ROM:4001A7F6 008
ROM:4001A7FA 008 2D 48			     LDR	     R0, =0x480AB000			   ; Load from Memory
ROM:4001A7FA
ROM:4001A7FC
ROM:4001A7FC		     loc_4001A7FC							   ; CODE XREF:	usb_something_8+Ej
ROM:4001A7FC 008 D0 F8 08 14		     LDR.W	     R1, [R0,#0x408]			   ; Load from Memory
ROM:4001A800 008 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A802 008 FB D0			     BEQ	     loc_4001A7FC			   ; Branch
ROM:4001A802
ROM:4001A804 008 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:4001A806 008 C0 F8 14 14		     STR.W	     R1, [R0,#0x414]			   ; Store to Memory
ROM:4001A80A 008 41 F2 08 02		     MOVW	     R2, #0x1008			   ; Rd	= Op2
ROM:4001A80E 008 C0 F8 04 24		     STR.W	     R2, [R0,#0x404]			   ; Store to Memory
ROM:4001A812 008 D0 F8 0C 24		     LDR.W	     R2, [R0,#0x40C]			   ; Load from Memory
ROM:4001A816 008 22 F0 03 02		     BIC.W	     R2, R2, #3				   ; Rd	= Op1 &	~Op2
ROM:4001A81A 008 52 1C			     ADDS	     R2, R2, #1				   ; Rd	= Op1 +	Op2
ROM:4001A81C 008 C0 F8 0C 24		     STR.W	     R2, [R0,#0x40C]			   ; Store to Memory
ROM:4001A820 008 C2 88			     LDRH	     R2, [R0,#6]			   ; Load from Memory
ROM:4001A822 008 42 F0 01 02		     ORR.W	     R2, R2, #1				   ; Rd	= Op1 |	Op2
ROM:4001A826 008 C2 80			     STRH	     R2, [R0,#6]			   ; Store to Memory
ROM:4001A828 008 04 22			     MOVS	     R2, #4				   ; Rd	= Op2
ROM:4001A82A 008 C2 72			     STRB	     R2, [R0,#0xB]			   ; Store to Memory
ROM:4001A82C 008 81 73			     STRB	     R1, [R0,#0xE]			   ; Store to Memory
ROM:4001A82E 008 03 22			     MOVS	     R2, #3				   ; Rd	= Op2
ROM:4001A830 008 80 F8 62 20		     STRB.W	     R2, [R0,#0x62]			   ; Store to Memory
ROM:4001A834 008 80 F8 63 20		     STRB.W	     R2, [R0,#0x63]			   ; Store to Memory
ROM:4001A838 008 A0 F8 64 10		     STRH.W	     R1, [R0,#0x64]			   ; Store to Memory
ROM:4001A83C 008 A0 F8 66 10		     STRH.W	     R1, [R0,#0x66]			   ; Store to Memory
ROM:4001A840 008 20 21			     MOVS	     R1, #0x20 ; ' '			   ; Rd	= Op2
ROM:4001A842 008 41 70			     STRB	     R1, [R0,#1]			   ; Store to Memory
ROM:4001A844 008 41 78			     LDRB	     R1, [R0,#1]			   ; Load from Memory
ROM:4001A846 008 41 F0 40 01		     ORR.W	     R1, R1, #0x40			   ; Rd	= Op1 |	Op2
ROM:4001A84A 008 41 70			     STRB	     R1, [R0,#1]			   ; Store to Memory
ROM:4001A84C 008 01 22			     MOVS	     R2, #1				   ; Rd	= Op2
ROM:4001A84E 008 19 49			     LDR	     R1, =byte_4020FD84			   ; Load from Memory
ROM:4001A850 008 0A 70			     STRB	     R2, [R1]				   ; Store to Memory
ROM:4001A852 008 19 4B			     LDR	     R3, =TIMER_32K_BASE		   ; Load from Memory
ROM:4001A854 008 19 69			     LDR	     R1, [R3,#0x10]			   ; Load from Memory
ROM:4001A856 008 40 F2 1E 52		     MOVW	     R2, #0x51E				   ; Rd	= Op2
ROM:4001A856 008
ROM:4001A85A
ROM:4001A85A		     loc_4001A85A							   ; CODE XREF:	usb_something_8+78j
ROM:4001A85A 008 90 F8 60 40		     LDRB.W	     R4, [R0,#0x60]			   ; Load from Memory
ROM:4001A85E 008 C4 F3 C1 04		     UBFX.W	     R4, R4, #3, #2			   ; Unsigned Bit Field	Extract
ROM:4001A862 008 03 2C			     CMP	     R4, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001A864 008 03 D0			     BEQ	     loc_4001A86E			   ; Branch
ROM:4001A864
ROM:4001A866 008 1C 69			     LDR	     R4, [R3,#0x10]			   ; Load from Memory
ROM:4001A868 008 64 1A			     SUBS	     R4, R4, R1				   ; Rd	= Op1 -	Op2
ROM:4001A86A 008 94 42			     CMP	     R4, R2				   ; Set cond. codes on	Op1 - Op2
ROM:4001A86C 008 F5 D3			     BCC	     loc_4001A85A			   ; Branch
ROM:4001A86C
ROM:4001A86E
ROM:4001A86E		     loc_4001A86E							   ; CODE XREF:	usb_something_8+70j
ROM:4001A86E 008 90 F8 60 10		     LDRB.W	     R1, [R0,#0x60]			   ; Load from Memory
ROM:4001A872 008 C1 F3 C1 01		     UBFX.W	     R1, R1, #3, #2			   ; Unsigned Bit Field	Extract
ROM:4001A876 008 03 29			     CMP	     R1, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001A878 008 16 D1			     BNE	     return_1				   ; Branch
ROM:4001A878
ROM:4001A87A 008 10 4A			     LDR	     R2, =dword_4020FD08		   ; Load from Memory
ROM:4001A87C 008 D2 E9 06 12		     LDRD.W	     R1, R2, [R2,#0x18]			   ; Load pair of registers
ROM:4001A87C 008
ROM:4001A880
ROM:4001A880		     loc_4001A880							   ; CODE XREF:	usb_something_8+9Aj
ROM:4001A880 008 90 F8 60 40		     LDRB.W	     R4, [R0,#0x60]			   ; Load from Memory
ROM:4001A884 008 E4 07			     LSLS	     R4, R4, #0x1F			   ; Logical Shift Left
ROM:4001A886 008 03 D1			     BNE	     loc_4001A890			   ; Branch
ROM:4001A886
ROM:4001A888 008 1C 69			     LDR	     R4, [R3,#0x10]			   ; Load from Memory
ROM:4001A88A 008 64 1A			     SUBS	     R4, R4, R1				   ; Rd	= Op1 -	Op2
ROM:4001A88C 008 94 42			     CMP	     R4, R2				   ; Set cond. codes on	Op1 - Op2
ROM:4001A88E 008 F7 D3			     BCC	     loc_4001A880			   ; Branch
ROM:4001A88E
ROM:4001A890
ROM:4001A890		     loc_4001A890							   ; CODE XREF:	usb_something_8+92j
ROM:4001A890 008 1B 69			     LDR	     R3, [R3,#0x10]			   ; Load from Memory
ROM:4001A892 008 59 1A			     SUBS	     R1, R3, R1				   ; Rd	= Op1 -	Op2
ROM:4001A894 008 91 42			     CMP	     R1, R2				   ; Set cond. codes on	Op1 - Op2
ROM:4001A896 008 07 D2			     BCS	     return_1				   ; Branch
ROM:4001A896
ROM:4001A898 008 90 F8 60 10		     LDRB.W	     R1, [R0,#0x60]			   ; Load from Memory
ROM:4001A89C 008 C9 07			     LSLS	     R1, R1, #0x1F			   ; Logical Shift Left
ROM:4001A89E 008 05 D0			     BEQ	     return_0				   ; Branch
ROM:4001A89E
ROM:4001A8A0 008 90 F8 60 00		     LDRB.W	     R0, [R0,#0x60]			   ; Load from Memory
ROM:4001A8A4 008 00 06			     LSLS	     R0, R0, #0x18			   ; Logical Shift Left
ROM:4001A8A6 008 01 D4			     BMI	     return_0				   ; Branch
ROM:4001A8A6
ROM:4001A8A8
ROM:4001A8A8		     return_1								   ; CODE XREF:	usb_something_8+84j
ROM:4001A8A8											   ; usb_something_8+A2j
ROM:4001A8A8 008 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001A8AA 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:4001A8AA
ROM:4001A8AC		     ; ---------------------------------------------------------------------------
ROM:4001A8AC
ROM:4001A8AC		     return_0								   ; CODE XREF:	usb_something_8+AAj
ROM:4001A8AC											   ; usb_something_8+B2j
ROM:4001A8AC 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001A8AE 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:4001A8AE
ROM:4001A8AE		     ; End of function usb_something_8
ROM:4001A8AE
ROM:4001A8AE		     ; ---------------------------------------------------------------------------
ROM:4001A8B0 00	B0 0A 48     dword_4001A8B0  DCD 0x480AB000					   ; DATA XREF:	usb_something_8+6r
ROM:4001A8B4 84	FD 20 40     off_4001A8B4    DCD byte_4020FD84					   ; DATA XREF:	usb_something_8+5Ar
ROM:4001A8B8 00	00 32 48     dword_4001A8B8  DCD TIMER_32K_BASE					   ; DATA XREF:	usb_something_8+5Er
ROM:4001A8BC 08	FD 20 40     off_4001A8BC    DCD dword_4020FD08					   ; DATA XREF:	usb_something_8+86r
ROM:4001A8C0
ROM:4001A8C0		     ; =============== S U B R O U T I N E =======================================
ROM:4001A8C0
ROM:4001A8C0
ROM:4001A8C0		     usb_otg_irq_handler						   ; DATA XREF:	ROM:off_40018580o
ROM:4001A8C0 000 19 49			     LDR	     R1, =0x480AB000			   ; Load from Memory
ROM:4001A8C2 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:4001A8C4 008 91 F8 60 00		     LDRB.W	     R0, [R1,#0x60]			   ; Load from Memory
ROM:4001A8C8 008 00 06			     LSLS	     R0, R0, #0x18			   ; Logical Shift Left
ROM:4001A8CA 008 1E D5			     BPL	     loc_4001A90A			   ; Branch
ROM:4001A8CA
ROM:4001A8CC 008 91 F8 60 00		     LDRB.W	     R0, [R1,#0x60]			   ; Load from Memory
ROM:4001A8D0 008 40 07			     LSLS	     R0, R0, #0x1D			   ; Logical Shift Left
ROM:4001A8D2 008 1A D4			     BMI	     loc_4001A90A			   ; Branch
ROM:4001A8D2
ROM:4001A8D4 008 88 7A			     LDRB	     R0, [R1,#0xA]			   ; Load from Memory
ROM:4001A8D6 008 40 07			     LSLS	     R0, R0, #0x1D			   ; Logical Shift Left
ROM:4001A8D8 008 03 D5			     BPL	     loc_4001A8E2			   ; Branch
ROM:4001A8D8
ROM:4001A8DA 008 02 20			     MOVS	     R0, #2				   ; Rd	= Op2
ROM:4001A8DC 008 13 49			     LDR	     R1, =byte_4020FD84			   ; Load from Memory
ROM:4001A8DE 008 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:4001A8DE
ROM:4001A8E0
ROM:4001A8E0		     return								   ; CODE XREF:	usb_otg_irq_handler+40j
ROM:4001A8E0											   ; usb_otg_irq_handler+60j
ROM:4001A8E0 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:4001A8E0
ROM:4001A8E2		     ; ---------------------------------------------------------------------------
ROM:4001A8E2
ROM:4001A8E2		     loc_4001A8E2							   ; CODE XREF:	usb_otg_irq_handler+18j
ROM:4001A8E2 008 48 88			     LDRH	     R0, [R1,#2]			   ; Load from Memory
ROM:4001A8E4 008 C2 07			     LSLS	     R2, R0, #0x1F			   ; Logical Shift Left
ROM:4001A8E6 008 03 D0			     BEQ	     loc_4001A8F0			   ; Branch
ROM:4001A8E6
ROM:4001A8E8 008 BD E8 10 40		     POP.W	     {R4,LR}				   ; Pop registers
ROM:4001A8EC 000 FF F7 BA BD		     B.W	     usb_something_2_0			   ; Branch
ROM:4001A8EC 000
ROM:4001A8F0		     ; ---------------------------------------------------------------------------
ROM:4001A8F0
ROM:4001A8F0		     loc_4001A8F0							   ; CODE XREF:	usb_otg_irq_handler+26j
ROM:4001A8F0 008 89 88			     LDRH	     R1, [R1,#4]			   ; Load from Memory
ROM:4001A8F2 008 89 07			     LSLS	     R1, R1, #0x1E			   ; Logical Shift Left
ROM:4001A8F4 008 03 D5			     BPL	     loc_4001A8FE			   ; Branch
ROM:4001A8F4
ROM:4001A8F6 008 BD E8 10 40		     POP.W	     {R4,LR}				   ; Pop registers
ROM:4001A8FA 000 FF F7 FD BD		     B.W	     usb_something_3			   ; Branch
ROM:4001A8FA 000
ROM:4001A8FE		     ; ---------------------------------------------------------------------------
ROM:4001A8FE
ROM:4001A8FE		     loc_4001A8FE							   ; CODE XREF:	usb_otg_irq_handler+34j
ROM:4001A8FE 008 80 07			     LSLS	     R0, R0, #0x1E			   ; Logical Shift Left
ROM:4001A900 008 EE D5			     BPL	     return				   ; Branch
ROM:4001A900
ROM:4001A902 008 BD E8 10 40		     POP.W	     {R4,LR}				   ; Pop registers
ROM:4001A906 000 FF F7 5D BE		     B.W	     usb_something_4			   ; Branch
ROM:4001A906 000
ROM:4001A90A		     ; ---------------------------------------------------------------------------
ROM:4001A90A
ROM:4001A90A		     loc_4001A90A							   ; CODE XREF:	usb_otg_irq_handler+Aj
ROM:4001A90A											   ; usb_otg_irq_handler+12j
ROM:4001A90A 008 00 F0 6D F8		     BL		     usb_do_something_2			   ; Branch with Link
ROM:4001A90A 008
ROM:4001A90E 008 08 4A			     LDR	     R2, =dword_4020FD08		   ; Load from Memory
ROM:4001A910 008 10 68			     LDR	     R0, [R2]				   ; Load from Memory
ROM:4001A912 008 83 69			     LDR	     R3, [R0,#0x18]			   ; Load from Memory
ROM:4001A914 008 01 21			     MOVS	     R1, #1				   ; Rd	= Op2
ROM:4001A916 008 04 2B			     CMP	     R3, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A918 008 03 D0			     BEQ	     loc_4001A922			   ; Branch
ROM:4001A918
ROM:4001A91A 008 D0 68			     LDR	     R0, [R2,#(dword_4020FD14 -	0x4020FD08)] ; Load from Memory
ROM:4001A91C 008 82 69			     LDR	     R2, [R0,#0x18]			   ; Load from Memory
ROM:4001A91E 008 04 2A			     CMP	     R2, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001A920 008 DE D1			     BNE	     return				   ; Branch
ROM:4001A920
ROM:4001A922
ROM:4001A922		     loc_4001A922							   ; CODE XREF:	usb_otg_irq_handler+58j
ROM:4001A922 008 81 61			     STR	     R1, [R0,#0x18]			   ; Store to Memory
ROM:4001A924 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:4001A924
ROM:4001A924		     ; End of function usb_otg_irq_handler
ROM:4001A924
ROM:4001A924		     ; ---------------------------------------------------------------------------
ROM:4001A926 00	00			     DCW 0
ROM:4001A928 00	B0 0A 48     dword_4001A928  DCD 0x480AB000					   ; DATA XREF:	usb_otg_irq_handlerr
ROM:4001A92C 84	FD 20 40     off_4001A92C    DCD byte_4020FD84					   ; DATA XREF:	usb_otg_irq_handler+1Cr
ROM:4001A930 08	FD 20 40     off_4001A930    DCD dword_4020FD08					   ; DATA XREF:	usb_otg_irq_handler+4Er
ROM:4001A934
ROM:4001A934		     ; =============== S U B R O U T I N E =======================================
ROM:4001A934
ROM:4001A934
ROM:4001A934		     sub_4001A934							   ; CODE XREF:	usb_something_2_0+8Aj
ROM:4001A934 000 2A 49			     LDR	     R1, =byte_4020FD8A			   ; Load from Memory
ROM:4001A936 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001A938 000 10 B5			     PUSH	     {R4,LR}				   ; Push registers
ROM:4001A93A 008 2A 4C			     LDR	     R4, =0x480AB000			   ; Load from Memory
ROM:4001A93C 008 09 78			     LDRB	     R1, [R1]				   ; Load from Memory
ROM:4001A93E 008 0A 06			     LSLS	     R2, R1, #0x18			   ; Logical Shift Left
ROM:4001A940 008 27 49			     LDR	     R1, =byte_4020FD8A			   ; Load from Memory
ROM:4001A942 008 49 78			     LDRB	     R1, [R1,#(byte_4020FD8B - 0x4020FD8A)] ; Load from	Memory
ROM:4001A944 008 24 D5			     BPL	     loc_4001A990			   ; Branch
ROM:4001A944
ROM:4001A946 008 71 B1			     CBZ	     R1, loc_4001A966			   ; Compare and Branch	on Zero
ROM:4001A946
ROM:4001A948 008 06 29			     CMP	     R1, #6				   ; Set cond. codes on	Op1 - Op2
ROM:4001A94A 008 09 D0			     BEQ	     loc_4001A960			   ; Branch
ROM:4001A94A
ROM:4001A94C 008 08 29			     CMP	     R1, #8				   ; Set cond. codes on	Op1 - Op2
ROM:4001A94E 008 04 D0			     BEQ	     loc_4001A95A			   ; Branch
ROM:4001A94E
ROM:4001A950 008 0A 29			     CMP	     R1, #0xA				   ; Set cond. codes on	Op1 - Op2
ROM:4001A952 008 0B D1			     BNE	     loc_4001A96C			   ; Branch
ROM:4001A952
ROM:4001A954 008 FF F7 E6 FE		     BL		     usb_something_6			   ; Branch with Link
ROM:4001A954 008
ROM:4001A958 008 0E E0			     B		     loc_4001A978			   ; Branch
ROM:4001A958
ROM:4001A95A		     ; ---------------------------------------------------------------------------
ROM:4001A95A
ROM:4001A95A		     loc_4001A95A							   ; CODE XREF:	sub_4001A934+1Aj
ROM:4001A95A 008 FF F7 53 FE		     BL		     usb_something_5			   ; Branch with Link
ROM:4001A95A 008
ROM:4001A95E 008 0B E0			     B		     loc_4001A978			   ; Branch
ROM:4001A95E
ROM:4001A960		     ; ---------------------------------------------------------------------------
ROM:4001A960
ROM:4001A960		     loc_4001A960							   ; CODE XREF:	sub_4001A934+16j
ROM:4001A960 008 FF F7 70 FE		     BL		     usb_descriptors_parse		   ; Branch with Link
ROM:4001A960 008
ROM:4001A964 008 08 E0			     B		     loc_4001A978			   ; Branch
ROM:4001A964
ROM:4001A966		     ; ---------------------------------------------------------------------------
ROM:4001A966
ROM:4001A966		     loc_4001A966							   ; CODE XREF:	sub_4001A934+12j
ROM:4001A966 008 FF F7 F7 FE		     BL		     usb_something_7			   ; Branch with Link
ROM:4001A966 008
ROM:4001A96A 008 05 E0			     B		     loc_4001A978			   ; Branch
ROM:4001A96A
ROM:4001A96C		     ; ---------------------------------------------------------------------------
ROM:4001A96C
ROM:4001A96C		     loc_4001A96C							   ; CODE XREF:	sub_4001A934+1Ej
ROM:4001A96C 008 B4 F8 02 11		     LDRH.W	     R1, [R4,#0x102]			   ; Load from Memory
ROM:4001A970 008 41 F0 20 01		     ORR.W	     R1, R1, #0x20			   ; Rd	= Op1 |	Op2
ROM:4001A974 008 A4 F8 02 11		     STRH.W	     R1, [R4,#0x102]			   ; Store to Memory
ROM:4001A974 008
ROM:4001A978
ROM:4001A978		     loc_4001A978							   ; CODE XREF:	sub_4001A934+24j
ROM:4001A978											   ; sub_4001A934+2Aj ...
ROM:4001A978 008 B4 F8 02 11		     LDRH.W	     R1, [R4,#0x102]			   ; Load from Memory
ROM:4001A97C 008 41 F0 40 01		     ORR.W	     R1, R1, #0x40			   ; Rd	= Op1 |	Op2
ROM:4001A980 008 A4 F8 02 11		     STRH.W	     R1, [R4,#0x102]			   ; Store to Memory
ROM:4001A984 008 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001A986 008 2A D1			     BNE	     return				   ; Branch
ROM:4001A986
ROM:4001A988 008 BD E8 10 40		     POP.W	     {R4,LR}				   ; Pop registers
ROM:4001A98C 000 00 F0 6C B8		     B.W	     usb_something_9			   ; Branch
ROM:4001A98C 000
ROM:4001A990		     ; ---------------------------------------------------------------------------
ROM:4001A990
ROM:4001A990		     loc_4001A990							   ; CODE XREF:	sub_4001A934+10j
ROM:4001A990 008 05 29			     CMP	     R1, #5				   ; Set cond. codes on	Op1 - Op2
ROM:4001A992 008 11 D0			     BEQ	     loc_4001A9B8			   ; Branch
ROM:4001A992
ROM:4001A994 008 06 DC			     BGT	     loc_4001A9A4			   ; Branch
ROM:4001A994
ROM:4001A996 008 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001A998 008 01 D0			     BEQ	     loc_4001A99E			   ; Branch
ROM:4001A998
ROM:4001A99A 008 03 29			     CMP	     R1, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001A99C 008 0F D1			     BNE	     loc_4001A9BE			   ; Branch
ROM:4001A99C
ROM:4001A99E
ROM:4001A99E		     loc_4001A99E							   ; CODE XREF:	sub_4001A934+64j
ROM:4001A99E 008 FF F7 A5 FC		     BL		     usb_something_1			   ; Branch with Link
ROM:4001A99E 008
ROM:4001A9A2 008 12 E0			     B		     loc_4001A9CA			   ; Branch
ROM:4001A9A2
ROM:4001A9A4		     ; ---------------------------------------------------------------------------
ROM:4001A9A4
ROM:4001A9A4		     loc_4001A9A4							   ; CODE XREF:	sub_4001A934+60j
ROM:4001A9A4 008 09 29			     CMP	     R1, #9				   ; Set cond. codes on	Op1 - Op2
ROM:4001A9A6 008 04 D0			     BEQ	     loc_4001A9B2			   ; Branch
ROM:4001A9A6
ROM:4001A9A8 008 0B 29			     CMP	     R1, #0xB				   ; Set cond. codes on	Op1 - Op2
ROM:4001A9AA 008 08 D1			     BNE	     loc_4001A9BE			   ; Branch
ROM:4001A9AA
ROM:4001A9AC 008 00 F0 38 F9		     BL		     usb_something_12			   ; Branch with Link
ROM:4001A9AC 008
ROM:4001A9B0 008 0B E0			     B		     loc_4001A9CA			   ; Branch
ROM:4001A9B0
ROM:4001A9B2		     ; ---------------------------------------------------------------------------
ROM:4001A9B2
ROM:4001A9B2		     loc_4001A9B2							   ; CODE XREF:	sub_4001A934+72j
ROM:4001A9B2 008 00 F0 B1 F8		     BL		     usb_something_11			   ; Branch with Link
ROM:4001A9B2 008
ROM:4001A9B6 008 08 E0			     B		     loc_4001A9CA			   ; Branch
ROM:4001A9B6
ROM:4001A9B8		     ; ---------------------------------------------------------------------------
ROM:4001A9B8
ROM:4001A9B8		     loc_4001A9B8							   ; CODE XREF:	sub_4001A934+5Ej
ROM:4001A9B8 008 00 F0 8A F8		     BL		     usb_something_10			   ; Branch with Link
ROM:4001A9B8 008
ROM:4001A9BC 008 05 E0			     B		     loc_4001A9CA			   ; Branch
ROM:4001A9BC
ROM:4001A9BE		     ; ---------------------------------------------------------------------------
ROM:4001A9BE
ROM:4001A9BE		     loc_4001A9BE							   ; CODE XREF:	sub_4001A934+68j
ROM:4001A9BE											   ; sub_4001A934+76j
ROM:4001A9BE 008 B4 F8 02 01		     LDRH.W	     R0, [R4,#0x102]			   ; Load from Memory
ROM:4001A9C2 008 40 F0 20 00		     ORR.W	     R0, R0, #0x20			   ; Rd	= Op1 |	Op2
ROM:4001A9C6 008 A4 F8 02 01		     STRH.W	     R0, [R4,#0x102]			   ; Store to Memory
ROM:4001A9C6 008
ROM:4001A9CA
ROM:4001A9CA		     loc_4001A9CA							   ; CODE XREF:	sub_4001A934+6Ej
ROM:4001A9CA											   ; sub_4001A934+7Cj ...
ROM:4001A9CA 008 B4 F8 02 01		     LDRH.W	     R0, [R4,#0x102]			   ; Load from Memory
ROM:4001A9CE 008 40 F0 48 00		     ORR.W	     R0, R0, #0x48			   ; Rd	= Op1 |	Op2
ROM:4001A9D2 008 A4 F8 02 01		     STRH.W	     R0, [R4,#0x102]			   ; Store to Memory
ROM:4001A9D6 008 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001A9D8 008 01 49			     LDR	     R1, =byte_4020FD8A			   ; Load from Memory
ROM:4001A9DA 008 0A 31			     ADDS	     R1, #0xA				   ; Rd	= Op1 +	Op2
ROM:4001A9DC 008 08 70			     STRB	     R0, [R1]				   ; Store to Memory
ROM:4001A9DC
ROM:4001A9DE
ROM:4001A9DE		     return								   ; CODE XREF:	sub_4001A934+52j
ROM:4001A9DE 008 10 BD			     POP	     {R4,PC}				   ; Pop registers
ROM:4001A9DE
ROM:4001A9DE		     ; End of function sub_4001A934
ROM:4001A9DE
ROM:4001A9DE		     ; ---------------------------------------------------------------------------
ROM:4001A9E0 8A	FD 20 40     off_4001A9E0    DCD byte_4020FD8A					   ; DATA XREF:	sub_4001A934r
ROM:4001A9E0											   ; sub_4001A934+Cr ...
ROM:4001A9E4 00	B0 0A 48     dword_4001A9E4  DCD 0x480AB000					   ; DATA XREF:	sub_4001A934+6r
ROM:4001A9E8
ROM:4001A9E8		     ; =============== S U B R O U T I N E =======================================
ROM:4001A9E8
ROM:4001A9E8
ROM:4001A9E8		     usb_do_something_2							   ; CODE XREF:	usb_stop+12p
ROM:4001A9E8											   ; usb_otg_irq_handler:loc_4001A90Ap
ROM:4001A9E8 000 1D 48			     LDR	     R0, =0x480AB000			   ; Load from Memory
ROM:4001A9EA 000 C1 88			     LDRH	     R1, [R0,#6]			   ; Load from Memory
ROM:4001A9EC 000 21 F0 03 01		     BIC.W	     R1, R1, #3				   ; Rd	= Op1 &	~Op2
ROM:4001A9F0 000 C1 80			     STRH	     R1, [R0,#6]			   ; Store to Memory
ROM:4001A9F2 000 01 89			     LDRH	     R1, [R0,#8]			   ; Load from Memory
ROM:4001A9F4 000 21 F0 02 01		     BIC.W	     R1, R1, #2				   ; Rd	= Op1 &	~Op2
ROM:4001A9F8 000 01 81			     STRH	     R1, [R0,#8]			   ; Store to Memory
ROM:4001A9FA 000 C1 7A			     LDRB	     R1, [R0,#0xB]			   ; Load from Memory
ROM:4001A9FC 000 21 F0 04 01		     BIC.W	     R1, R1, #4				   ; Rd	= Op1 &	~Op2
ROM:4001AA00 000 C1 72			     STRB	     R1, [R0,#0xB]			   ; Store to Memory
ROM:4001AA02 000 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:4001AA04 000 17 4A			     LDR	     R2, =byte_4020FD84			   ; Load from Memory
ROM:4001AA06 000 D1 70			     STRB	     R1, [R2,#(byte_4020FD87 - 0x4020FD84)] ; Store to Memory
ROM:4001AA08 000 11 71			     STRB	     R1, [R2,#(byte_4020FD88 - 0x4020FD84)] ; Store to Memory
ROM:4001AA0A 000 01 70			     STRB	     R1, [R0]				   ; Store to Memory
ROM:4001AA0C 000 B0 F8 02 31		     LDRH.W	     R3, [R0,#0x102]			   ; Load from Memory
ROM:4001AA10 000 43 F4 80 73		     ORR.W	     R3, R3, #0x100			   ; Rd	= Op1 |	Op2
ROM:4001AA14 000 A0 F8 02 31		     STRH.W	     R3, [R0,#0x102]			   ; Store to Memory
ROM:4001AA18 000 B0 F8 12 31		     LDRH.W	     R3, [R0,#0x112]			   ; Load from Memory
ROM:4001AA1C 000 43 F0 08 03		     ORR.W	     R3, R3, #8				   ; Rd	= Op1 |	Op2
ROM:4001AA20 000 A0 F8 12 31		     STRH.W	     R3, [R0,#0x112]			   ; Store to Memory
ROM:4001AA24 000 B0 F8 16 31		     LDRH.W	     R3, [R0,#0x116]			   ; Load from Memory
ROM:4001AA28 000 43 F0 10 03		     ORR.W	     R3, R3, #0x10			   ; Rd	= Op1 |	Op2
ROM:4001AA2C 000 A0 F8 16 31		     STRH.W	     R3, [R0,#0x116]			   ; Store to Memory
ROM:4001AA30 000 81 73			     STRB	     R1, [R0,#0xE]			   ; Store to Memory
ROM:4001AA32 000 80 F8 62 10		     STRB.W	     R1, [R0,#0x62]			   ; Store to Memory
ROM:4001AA36 000 80 F8 63 10		     STRB.W	     R1, [R0,#0x63]			   ; Store to Memory
ROM:4001AA3A 000 01 23			     MOVS	     R3, #1				   ; Rd	= Op2
ROM:4001AA3C 000 83 73			     STRB	     R3, [R0,#0xE]			   ; Store to Memory
ROM:4001AA3E 000 80 F8 62 10		     STRB.W	     R1, [R0,#0x62]			   ; Store to Memory
ROM:4001AA42 000 80 F8 63 10		     STRB.W	     R1, [R0,#0x63]			   ; Store to Memory
ROM:4001AA46 000 A0 F8 64 10		     STRH.W	     R1, [R0,#0x64]			   ; Store to Memory
ROM:4001AA4A 000 A0 F8 66 10		     STRH.W	     R1, [R0,#0x66]			   ; Store to Memory
ROM:4001AA4E 000 43 78			     LDRB	     R3, [R0,#1]			   ; Load from Memory
ROM:4001AA50 000 23 F0 40 03		     BIC.W	     R3, R3, #0x40			   ; Rd	= Op1 &	~Op2
ROM:4001AA54 000 43 70			     STRB	     R3, [R0,#1]			   ; Store to Memory
ROM:4001AA56 000 11 70			     STRB	     R1, [R2]				   ; Store to Memory
ROM:4001AA58 000 51 70			     STRB	     R1, [R2,#(byte_4020FD85 - 0x4020FD84)] ; Store to Memory
ROM:4001AA5A 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001AA5C 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001AA5C
ROM:4001AA5C		     ; End of function usb_do_something_2
ROM:4001AA5C
ROM:4001AA5C		     ; ---------------------------------------------------------------------------
ROM:4001AA5E 00	00			     DCW 0
ROM:4001AA60 00	B0 0A 48     dword_4001AA60  DCD 0x480AB000					   ; DATA XREF:	usb_do_something_2r
ROM:4001AA64 84	FD 20 40     off_4001AA64    DCD byte_4020FD84					   ; DATA XREF:	usb_do_something_2+1Cr
ROM:4001AA68
ROM:4001AA68		     ; =============== S U B R O U T I N E =======================================
ROM:4001AA68
ROM:4001AA68
ROM:4001AA68		     usb_something_9							   ; CODE XREF:	usb_something_2_0+40j
ROM:4001AA68											   ; sub_4001A934+58p
ROM:4001AA68 000 17 4A			     LDR	     R2, =dword_4020FD94		   ; Load from Memory
ROM:4001AA6A 000 40 21			     MOVS	     R1, #0x40 ; '@'			   ; Rd	= Op2
ROM:4001AA6C 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:4001AA6E 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001AA70 010 13 89			     LDRH	     R3, [R2,#(dword_4020FD9C -	0x4020FD94)] ; Load from Memory
ROM:4001AA72 010 05 46			     MOV	     R5, R0				   ; Rd	= Op2
ROM:4001AA74 010 FB B1			     CBZ	     R3, loc_4001AAB6			   ; Compare and Branch	on Zero
ROM:4001AA74
ROM:4001AA76 010 01 24			     MOVS	     R4, #1				   ; Rd	= Op2
ROM:4001AA78 010 40 2B			     CMP	     R3, #0x40 ; '@'			   ; Set cond. codes on	Op1 - Op2
ROM:4001AA7A 010 14 70			     STRB	     R4, [R2]				   ; Store to Memory
ROM:4001AA7C 010 00 D2			     BCS	     loc_4001AA80			   ; Branch
ROM:4001AA7C
ROM:4001AA7E 010 19 46			     MOV	     R1, R3				   ; Rd	= Op2
ROM:4001AA7E
ROM:4001AA80
ROM:4001AA80		     loc_4001AA80							   ; CODE XREF:	usb_something_9+14j
ROM:4001AA80 010 12 4C			     LDR	     R4, =0x480AB020			   ; Load from Memory
ROM:4001AA82 010 5B 1A			     SUBS	     R3, R3, R1				   ; Rd	= Op1 -	Op2
ROM:4001AA84 010 13 81			     STRH	     R3, [R2,#8]			   ; Store to Memory
ROM:4001AA86 010 09 E0			     B		     loc_4001AA9C			   ; Branch
ROM:4001AA86
ROM:4001AA88		     ; ---------------------------------------------------------------------------
ROM:4001AA88
ROM:4001AA88		     loc_4001AA88							   ; CODE XREF:	usb_something_9+36j
ROM:4001AA88 010 53 68			     LDR	     R3, [R2,#4]			   ; Load from Memory
ROM:4001AA8A 010 00 F0 03 06		     AND.W	     R6, R0, #3				   ; Rd	= Op1 &	Op2
ROM:4001AA8E 010 1B 78			     LDRB	     R3, [R3]				   ; Load from Memory
ROM:4001AA90 010 A3 55			     STRB	     R3, [R4,R6]			   ; Store to Memory
ROM:4001AA92 010 53 68			     LDR	     R3, [R2,#4]			   ; Load from Memory
ROM:4001AA94 010 5B 1C			     ADDS	     R3, R3, #1				   ; Rd	= Op1 +	Op2
ROM:4001AA96 010 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:4001AA98 010 53 60			     STR	     R3, [R2,#4]			   ; Store to Memory
ROM:4001AA9A 010 80 B2			     UXTH	     R0, R0				   ; Unsigned extend halfword to word
ROM:4001AA9A
ROM:4001AA9C
ROM:4001AA9C		     loc_4001AA9C							   ; CODE XREF:	usb_something_9+1Ej
ROM:4001AA9C 010 88 42			     CMP	     R0, R1				   ; Set cond. codes on	Op1 - Op2
ROM:4001AA9E 010 F3 D3			     BCC	     loc_4001AA88			   ; Branch
ROM:4001AA9E
ROM:4001AAA0 010 11 89			     LDRH	     R1, [R2,#8]			   ; Load from Memory
ROM:4001AAA2 010 0A 48			     LDR	     R0, =0x480AB020			   ; Load from Memory
ROM:4001AAA4 010 20 38			     SUBS	     R0, #0x20 ; ' '			   ; Rd	= Op1 -	Op2
ROM:4001AAA6 010 00 29			     CMP	     R1, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001AAA8 010 B0 F8 02 11		     LDRH.W	     R1, [R0,#0x102]			   ; Load from Memory
ROM:4001AAAC 010 06 D1			     BNE	     loc_4001AABC			   ; Branch
ROM:4001AAAC
ROM:4001AAAE 010 41 F0 0A 01		     ORR.W	     R1, R1, #0xA			   ; Rd	= Op1 |	Op2
ROM:4001AAB2 010 A0 F8 02 11		     STRH.W	     R1, [R0,#0x102]			   ; Store to Memory
ROM:4001AAB2 010
ROM:4001AAB6
ROM:4001AAB6		     loc_4001AAB6							   ; CODE XREF:	usb_something_9+Cj
ROM:4001AAB6 010 15 70			     STRB	     R5, [R2]				   ; Store to Memory
ROM:4001AAB8 010 55 60			     STR	     R5, [R2,#4]			   ; Store to Memory
ROM:4001AABA 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:4001AABA
ROM:4001AABC		     ; ---------------------------------------------------------------------------
ROM:4001AABC
ROM:4001AABC		     loc_4001AABC							   ; CODE XREF:	usb_something_9+44j
ROM:4001AABC 010 41 F0 02 01		     ORR.W	     R1, R1, #2				   ; Rd	= Op1 |	Op2
ROM:4001AAC0 010 A0 F8 02 11		     STRH.W	     R1, [R0,#0x102]			   ; Store to Memory
ROM:4001AAC4 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:4001AAC4
ROM:4001AAC4		     ; End of function usb_something_9
ROM:4001AAC4
ROM:4001AAC4		     ; ---------------------------------------------------------------------------
ROM:4001AAC6 00	00			     DCW 0
ROM:4001AAC8 94	FD 20 40     off_4001AAC8    DCD dword_4020FD94					   ; DATA XREF:	usb_something_9r
ROM:4001AACC 20	B0 0A 48     dword_4001AACC  DCD 0x480AB020					   ; DATA XREF:	usb_something_9:loc_4001AA80r
ROM:4001AACC											   ; usb_something_9+3Ar
ROM:4001AAD0
ROM:4001AAD0		     ; =============== S U B R O U T I N E =======================================
ROM:4001AAD0
ROM:4001AAD0
ROM:4001AAD0		     usb_something_10							   ; CODE XREF:	sub_4001A934:loc_4001A9B8p
ROM:4001AAD0 000 0F 49			     LDR	     R1, =byte_4020FD84			   ; Load from Memory
ROM:4001AAD2 000 08 78			     LDRB	     R0, [R1]				   ; Load from Memory
ROM:4001AAD4 000 02 28			     CMP	     R0, #2				   ; Set cond. codes on	Op1 - Op2
ROM:4001AAD6 000 02 D0			     BEQ	     loc_4001AADE			   ; Branch
ROM:4001AAD6
ROM:4001AAD8 000 08 78			     LDRB	     R0, [R1]				   ; Load from Memory
ROM:4001AADA 000 03 28			     CMP	     R0, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001AADC 000 12 D1			     BNE	     loc_4001AB04			   ; Branch
ROM:4001AADC
ROM:4001AADE
ROM:4001AADE		     loc_4001AADE							   ; CODE XREF:	usb_something_10+6j
ROM:4001AADE 000 01 22			     MOVS	     R2, #1				   ; Rd	= Op2
ROM:4001AAE0 000 0B 48			     LDR	     R0, =byte_4020FD84			   ; Load from Memory
ROM:4001AAE2 000 80 1D			     ADDS	     R0, R0, #6				   ; Rd	= Op1 +	Op2
ROM:4001AAE4 000 40 88			     LDRH	     R0, [R0,#2]			   ; Load from Memory
ROM:4001AAE6 000 43 1E			     SUBS	     R3, R0, #1				   ; Rd	= Op1 -	Op2
ROM:4001AAE8 000 7E 2B			     CMP	     R3, #0x7E ; '~'			   ; Set cond. codes on	Op1 - Op2
ROM:4001AAEA 000 03 D8			     BHI	     loc_4001AAF4			   ; Branch
ROM:4001AAEA
ROM:4001AAEC 000 C8 70			     STRB	     R0, [R1,#3]			   ; Store to Memory
ROM:4001AAEE 000 0A 71			     STRB	     R2, [R1,#4]			   ; Store to Memory
ROM:4001AAF0 000 03 20			     MOVS	     R0, #3				   ; Rd	= Op2
ROM:4001AAF2 000 04 E0			     B		     loc_4001AAFE			   ; Branch
ROM:4001AAF2
ROM:4001AAF4		     ; ---------------------------------------------------------------------------
ROM:4001AAF4
ROM:4001AAF4		     loc_4001AAF4							   ; CODE XREF:	usb_something_10+1Aj
ROM:4001AAF4 000 30 B9			     CBNZ	     R0, loc_4001AB04			   ; Compare and Branch	on Non-Zero
ROM:4001AAF4
ROM:4001AAF6 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001AAF8 000 C8 70			     STRB	     R0, [R1,#3]			   ; Store to Memory
ROM:4001AAFA 000 0A 71			     STRB	     R2, [R1,#4]			   ; Store to Memory
ROM:4001AAFC 000 02 20			     MOVS	     R0, #2				   ; Rd	= Op2
ROM:4001AAFC
ROM:4001AAFE
ROM:4001AAFE		     loc_4001AAFE							   ; CODE XREF:	usb_something_10+22j
ROM:4001AAFE 000 48 70			     STRB	     R0, [R1,#1]			   ; Store to Memory
ROM:4001AB00 000 8A 70			     STRB	     R2, [R1,#2]			   ; Store to Memory
ROM:4001AB02 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001AB02
ROM:4001AB04		     ; ---------------------------------------------------------------------------
ROM:4001AB04
ROM:4001AB04		     loc_4001AB04							   ; CODE XREF:	usb_something_10+Cj
ROM:4001AB04											   ; usb_something_10:loc_4001AAF4j
ROM:4001AB04 000 03 48			     LDR	     R0, =0x480AB102			   ; Load from Memory
ROM:4001AB06 000 01 88			     LDRH	     R1, [R0]				   ; Load from Memory
ROM:4001AB08 000 41 F0 20 01		     ORR.W	     R1, R1, #0x20			   ; Rd	= Op1 |	Op2
ROM:4001AB0C 000 01 80			     STRH	     R1, [R0]				   ; Store to Memory
ROM:4001AB0E 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001AB0E
ROM:4001AB0E		     ; End of function usb_something_10
ROM:4001AB0E
ROM:4001AB0E		     ; ---------------------------------------------------------------------------
ROM:4001AB10 84	FD 20 40     off_4001AB10    DCD byte_4020FD84					   ; DATA XREF:	usb_something_10r
ROM:4001AB10											   ; usb_something_10+10r
ROM:4001AB14 02	B1 0A 48     dword_4001AB14  DCD 0x480AB102					   ; DATA XREF:	usb_something_10:loc_4001AB04r
ROM:4001AB18
ROM:4001AB18		     ; =============== S U B R O U T I N E =======================================
ROM:4001AB18
ROM:4001AB18
ROM:4001AB18		     usb_something_11							   ; CODE XREF:	sub_4001A934:loc_4001A9B2p
ROM:4001AB18 000 3F 4A			     LDR	     R2, =byte_4020FD84			   ; Load from Memory
ROM:4001AB1A 000 30 B5			     PUSH	     {R4,R5,LR}				   ; Push registers
ROM:4001AB1C 00C 11 78			     LDRB	     R1, [R2]				   ; Load from Memory
ROM:4001AB1E 00C 3F 48			     LDR	     R0, =0x480AB000			   ; Load from Memory
ROM:4001AB20 00C 03 29			     CMP	     R1, #3				   ; Set cond. codes on	Op1 - Op2
ROM:4001AB22 00C 02 D0			     BEQ	     loc_4001AB2A			   ; Branch
ROM:4001AB22
ROM:4001AB24 00C 11 78			     LDRB	     R1, [R2]				   ; Load from Memory
ROM:4001AB26 00C 04 29			     CMP	     R1, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001AB28 00C 6E D1			     BNE	     loc_4001AC08			   ; Branch
ROM:4001AB28
ROM:4001AB2A
ROM:4001AB2A		     loc_4001AB2A							   ; CODE XREF:	usb_something_11+Aj
ROM:4001AB2A 00C 03 24			     MOVS	     R4, #3				   ; Rd	= Op2
ROM:4001AB2C 00C 3A 49			     LDR	     R1, =byte_4020FD84			   ; Load from Memory
ROM:4001AB2E 00C 01 23			     MOVS	     R3, #1				   ; Rd	= Op2
ROM:4001AB30 00C 89 1D			     ADDS	     R1, R1, #6				   ; Rd	= Op1 +	Op2
ROM:4001AB32 00C 49 88			     LDRH	     R1, [R1,#2]			   ; Load from Memory
ROM:4001AB34 00C 01 29			     CMP	     R1, #1				   ; Set cond. codes on	Op1 - Op2
ROM:4001AB36 00C 41 D1			     BNE	     loc_4001ABBC			   ; Branch
ROM:4001AB36
ROM:4001AB38 00C 83 73			     STRB	     R3, [R0,#0xE]			   ; Store to Memory
ROM:4001AB3A 00C 08 21			     MOVS	     R1, #8				   ; Rd	= Op2
ROM:4001AB3C 00C A0 F8 64 10		     STRH.W	     R1, [R0,#0x64]			   ; Store to Memory
ROM:4001AB40 00C 41 78			     LDRB	     R1, [R0,#1]			   ; Load from Memory
ROM:4001AB42 00C C9 06			     LSLS	     R1, R1, #0x1B			   ; Logical Shift Left
ROM:4001AB44 00C 07 D5			     BPL	     loc_4001AB56			   ; Branch
ROM:4001AB44
ROM:4001AB46 00C 06 21			     MOVS	     R1, #6				   ; Rd	= Op2
ROM:4001AB48 00C 00 F8 62 1F		     STRB.W	     R1, [R0,#0x62]!			   ; Store to Memory
ROM:4001AB4C 00C 41 70			     STRB	     R1, [R0,#1]			   ; Store to Memory
ROM:4001AB4E 00C 48 21			     MOVS	     R1, #0x48 ; 'H'			   ; Rd	= Op2
ROM:4001AB50 00C 81 80			     STRH	     R1, [R0,#4]			   ; Store to Memory
ROM:4001AB52 00C 59 02			     LSLS	     R1, R3, #9				   ; Logical Shift Left
ROM:4001AB54 00C 05 E0			     B		     loc_4001AB62			   ; Branch
ROM:4001AB54
ROM:4001AB56		     ; ---------------------------------------------------------------------------
ROM:4001AB56
ROM:4001AB56		     loc_4001AB56							   ; CODE XREF:	usb_something_11+2Cj
ROM:4001AB56 00C 00 F8 62 4F		     STRB.W	     R4, [R0,#0x62]!			   ; Store to Memory
ROM:4001AB5A 00C 44 70			     STRB	     R4, [R0,#1]			   ; Store to Memory
ROM:4001AB5C 00C 10 21			     MOVS	     R1, #0x10				   ; Rd	= Op2
ROM:4001AB5E 00C 81 80			     STRH	     R1, [R0,#4]			   ; Store to Memory
ROM:4001AB60 00C 40 21			     MOVS	     R1, #0x40 ; '@'			   ; Rd	= Op2
ROM:4001AB60
ROM:4001AB62
ROM:4001AB62		     loc_4001AB62							   ; CODE XREF:	usb_something_11+3Cj
ROM:4001AB62 00C A0 F8 AE 10		     STRH.W	     R1, [R0,#0xAE]			   ; Store to Memory
ROM:4001AB66 00C A0 F8 B2 10		     STRH.W	     R1, [R0,#0xB2]			   ; Store to Memory
ROM:4001AB6A 00C 86 30			     ADDS	     R0, #0x86 ; 'Ü'			   ; Rd	= Op1 +	Op2
ROM:4001AB6C 00C 41 8D			     LDRH	     R1, [R0,#0x2A]			   ; Load from Memory
ROM:4001AB6E 00C 48 F2 08 04		     MOVW	     R4, #0x8008			   ; Rd	= Op2
ROM:4001AB72 00C 21 43			     ORRS	     R1, R4				   ; Rd	= Op1 |	Op2
ROM:4001AB74 00C 41 85			     STRH	     R1, [R0,#0x2A]			   ; Store to Memory
ROM:4001AB76 00C 41 8D			     LDRH	     R1, [R0,#0x2A]			   ; Load from Memory
ROM:4001AB78 00C 21 F0 50 01		     BIC.W	     R1, R1, #0x50			   ; Rd	= Op1 &	~Op2
ROM:4001AB7C 00C 41 85			     STRH	     R1, [R0,#0x2A]			   ; Store to Memory
ROM:4001AB7E 00C 41 8D			     LDRH	     R1, [R0,#0x2A]			   ; Load from Memory
ROM:4001AB80 00C 41 F0 40 01		     ORR.W	     R1, R1, #0x40			   ; Rd	= Op1 |	Op2
ROM:4001AB84 00C 41 85			     STRH	     R1, [R0,#0x2A]			   ; Store to Memory
ROM:4001AB86 00C 30 F8 E2 1C		     LDRH.W	     R1, [R0,#-0xE2]			   ; Load from Memory
ROM:4001AB8A 00C 41 F0 02 01		     ORR.W	     R1, R1, #2				   ; Rd	= Op1 |	Op2
ROM:4001AB8E 00C 20 F8 E2 1C		     STRH.W	     R1, [R0,#-0xE2]			   ; Store to Memory
ROM:4001AB92 00C C1 8D			     LDRH	     R1, [R0,#0x2E]			   ; Load from Memory
ROM:4001AB94 00C 48 F2 10 04		     MOVW	     R4, #0x8010			   ; Rd	= Op2
ROM:4001AB98 00C 21 43			     ORRS	     R1, R4				   ; Rd	= Op1 |	Op2
ROM:4001AB9A 00C C1 85			     STRH	     R1, [R0,#0x2E]			   ; Store to Memory
ROM:4001AB9C 00C C1 8D			     LDRH	     R1, [R0,#0x2E]			   ; Load from Memory
ROM:4001AB9E 00C 21 F0 A0 01		     BIC.W	     R1, R1, #0xA0			   ; Rd	= Op1 &	~Op2
ROM:4001ABA2 00C C1 85			     STRH	     R1, [R0,#0x2E]			   ; Store to Memory
ROM:4001ABA4 00C C1 8D			     LDRH	     R1, [R0,#0x2E]			   ; Load from Memory
ROM:4001ABA6 00C 41 F0 80 01		     ORR.W	     R1, R1, #0x80			   ; Rd	= Op1 |	Op2
ROM:4001ABAA 00C C1 85			     STRH	     R1, [R0,#0x2E]			   ; Store to Memory
ROM:4001ABAC 00C 30 F8 E0 1D		     LDRH.W	     R1, [R0,#-0xE0]!			   ; Load from Memory
ROM:4001ABB0 00C 41 F0 02 01		     ORR.W	     R1, R1, #2				   ; Rd	= Op1 |	Op2
ROM:4001ABB4 00C 01 80			     STRH	     R1, [R0]				   ; Store to Memory
ROM:4001ABB6 00C 04 20			     MOVS	     R0, #4				   ; Rd	= Op2
ROM:4001ABB8 00C 50 70			     STRB	     R0, [R2,#1]			   ; Store to Memory
ROM:4001ABBA 00C 23 E0			     B		     loc_4001AC04			   ; Branch
ROM:4001ABBA
ROM:4001ABBC		     ; ---------------------------------------------------------------------------
ROM:4001ABBC
ROM:4001ABBC		     loc_4001ABBC							   ; CODE XREF:	usb_something_11+1Ej
ROM:4001ABBC 00C 21 BB			     CBNZ	     R1, loc_4001AC08			   ; Compare and Branch	on Non-Zero
ROM:4001ABBC
ROM:4001ABBE 00C 00 21			     MOVS	     R1, #0				   ; Rd	= Op2
ROM:4001ABC0 00C A0 F8 10 11		     STRH.W	     R1, [R0,#0x110]			   ; Store to Memory
ROM:4001ABC4 00C A0 F8 14 11		     STRH.W	     R1, [R0,#0x114]			   ; Store to Memory
ROM:4001ABC8 00C B0 F8 12 51		     LDRH.W	     R5, [R0,#0x112]			   ; Load from Memory
ROM:4001ABCC 00C 45 F0 08 05		     ORR.W	     R5, R5, #8				   ; Rd	= Op1 |	Op2
ROM:4001ABD0 00C A0 F8 12 51		     STRH.W	     R5, [R0,#0x112]			   ; Store to Memory
ROM:4001ABD4 00C B0 F8 16 51		     LDRH.W	     R5, [R0,#0x116]			   ; Load from Memory
ROM:4001ABD8 00C 45 F0 10 05		     ORR.W	     R5, R5, #0x10			   ; Rd	= Op1 |	Op2
ROM:4001ABDC 00C A0 F8 16 51		     STRH.W	     R5, [R0,#0x116]			   ; Store to Memory
ROM:4001ABE0 00C C5 88			     LDRH	     R5, [R0,#6]			   ; Load from Memory
ROM:4001ABE2 00C 25 F0 02 05		     BIC.W	     R5, R5, #2				   ; Rd	= Op1 &	~Op2
ROM:4001ABE6 00C C5 80			     STRH	     R5, [R0,#6]			   ; Store to Memory
ROM:4001ABE8 00C 05 89			     LDRH	     R5, [R0,#8]			   ; Load from Memory
ROM:4001ABEA 00C 25 F0 02 05		     BIC.W	     R5, R5, #2				   ; Rd	= Op1 &	~Op2
ROM:4001ABEE 00C 05 81			     STRH	     R5, [R0,#8]			   ; Store to Memory
ROM:4001ABF0 00C 83 73			     STRB	     R3, [R0,#0xE]			   ; Store to Memory
ROM:4001ABF2 00C 80 F8 62 10		     STRB.W	     R1, [R0,#0x62]			   ; Store to Memory
ROM:4001ABF6 00C 80 F8 63 10		     STRB.W	     R1, [R0,#0x63]			   ; Store to Memory
ROM:4001ABFA 00C A0 F8 64 10		     STRH.W	     R1, [R0,#0x64]			   ; Store to Memory
ROM:4001ABFE 00C A0 F8 66 10		     STRH.W	     R1, [R0,#0x66]			   ; Store to Memory
ROM:4001AC02 00C 54 70			     STRB	     R4, [R2,#1]			   ; Store to Memory
ROM:4001AC02
ROM:4001AC04
ROM:4001AC04		     loc_4001AC04							   ; CODE XREF:	usb_something_11+A2j
ROM:4001AC04 00C 93 70			     STRB	     R3, [R2,#2]			   ; Store to Memory
ROM:4001AC06 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:4001AC06
ROM:4001AC08		     ; ---------------------------------------------------------------------------
ROM:4001AC08
ROM:4001AC08		     loc_4001AC08							   ; CODE XREF:	usb_something_11+10j
ROM:4001AC08											   ; usb_something_11:loc_4001ABBCj
ROM:4001AC08 00C B0 F8 02 11		     LDRH.W	     R1, [R0,#0x102]			   ; Load from Memory
ROM:4001AC0C 00C 41 F0 20 01		     ORR.W	     R1, R1, #0x20			   ; Rd	= Op1 |	Op2
ROM:4001AC10 00C A0 F8 02 11		     STRH.W	     R1, [R0,#0x102]			   ; Store to Memory
ROM:4001AC14 00C 30 BD			     POP	     {R4,R5,PC}				   ; Pop registers
ROM:4001AC14
ROM:4001AC14		     ; End of function usb_something_11
ROM:4001AC14
ROM:4001AC14		     ; ---------------------------------------------------------------------------
ROM:4001AC16 00	00			     DCW 0
ROM:4001AC18 84	FD 20 40     off_4001AC18    DCD byte_4020FD84					   ; DATA XREF:	usb_something_11r
ROM:4001AC18											   ; usb_something_11+14r
ROM:4001AC1C 00	B0 0A 48     dword_4001AC1C  DCD 0x480AB000					   ; DATA XREF:	usb_something_11+6r
ROM:4001AC20
ROM:4001AC20		     ; =============== S U B R O U T I N E =======================================
ROM:4001AC20
ROM:4001AC20
ROM:4001AC20		     usb_something_12							   ; CODE XREF:	sub_4001A934+78p
ROM:4001AC20 000 08 48			     LDR	     R0, =byte_4020FD84			   ; Load from Memory
ROM:4001AC22 000 00 78			     LDRB	     R0, [R0]				   ; Load from Memory
ROM:4001AC24 000 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001AC26 000 06 D1			     BNE	     loc_4001AC36			   ; Branch
ROM:4001AC26
ROM:4001AC28 000 06 48			     LDR	     R0, =byte_4020FD84			   ; Load from Memory
ROM:4001AC2A 000 80 1D			     ADDS	     R0, R0, #6				   ; Rd	= Op1 +	Op2
ROM:4001AC2C 000 41 88			     LDRH	     R1, [R0,#2]			   ; Load from Memory
ROM:4001AC2E 000 11 B9			     CBNZ	     R1, loc_4001AC36			   ; Compare and Branch	on Non-Zero
ROM:4001AC2E
ROM:4001AC30 000 80 88			     LDRH	     R0, [R0,#4]			   ; Load from Memory
ROM:4001AC32 000 00 28			     CMP	     R0, #0				   ; Set cond. codes on	Op1 - Op2
ROM:4001AC34 000 04 D0			     BEQ	     return				   ; Branch
ROM:4001AC34
ROM:4001AC36
ROM:4001AC36		     loc_4001AC36							   ; CODE XREF:	usb_something_12+6j
ROM:4001AC36											   ; usb_something_12+Ej
ROM:4001AC36 000 04 48			     LDR	     R0, =0x480AB102			   ; Load from Memory
ROM:4001AC38 000 01 88			     LDRH	     R1, [R0]				   ; Load from Memory
ROM:4001AC3A 000 41 F0 20 01		     ORR.W	     R1, R1, #0x20			   ; Rd	= Op1 |	Op2
ROM:4001AC3E 000 01 80			     STRH	     R1, [R0]				   ; Store to Memory
ROM:4001AC3E
ROM:4001AC40
ROM:4001AC40		     return								   ; CODE XREF:	usb_something_12+14j
ROM:4001AC40 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001AC40
ROM:4001AC40		     ; End of function usb_something_12
ROM:4001AC40
ROM:4001AC40		     ; ---------------------------------------------------------------------------
ROM:4001AC42 00	00			     DCW 0
ROM:4001AC44 84	FD 20 40     off_4001AC44    DCD byte_4020FD84					   ; DATA XREF:	usb_something_12r
ROM:4001AC44											   ; usb_something_12+8r
ROM:4001AC48 02	B1 0A 48     dword_4001AC48  DCD 0x480AB102					   ; DATA XREF:	usb_something_12:loc_4001AC36r
ROM:4001AC4C
ROM:4001AC4C		     ; =============== S U B R O U T I N E =======================================
ROM:4001AC4C
ROM:4001AC4C
ROM:4001AC4C		     usb_some_yet_another						   ; CODE XREF:	usb_someth_0+16p
ROM:4001AC4C 000 12 4A			     LDR	     R2, =0x480AB000			   ; Load from Memory
ROM:4001AC4E 000 4B 68			     LDR	     R3, [R1,#4]			   ; Load from Memory
ROM:4001AC50 000 C2 F8 18 32		     STR.W	     R3, [R2,#0x218]			   ; Store to Memory
ROM:4001AC54 000 89 68			     LDR	     R1, [R1,#8]			   ; Load from Memory
ROM:4001AC56 000 C2 F8 1C 12		     STR.W	     R1, [R2,#0x21C]			   ; Store to Memory
ROM:4001AC5A 000 00 07			     LSLS	     R0, R0, #0x1C			   ; Logical Shift Left
ROM:4001AC5C 000 00 0E			     LSRS	     R0, R0, #0x18			   ; Logical Shift Right
ROM:4001AC5E 000 00 1D			     ADDS	     R0, R0, #4				   ; Rd	= Op1 +	Op2
ROM:4001AC60 000 C2 F8 14 02		     STR.W	     R0, [R2,#0x214]			   ; Store to Memory
ROM:4001AC64 000 D2 F8 14 02		     LDR.W	     R0, [R2,#0x214]			   ; Load from Memory
ROM:4001AC68 000 20 F0 02 00		     BIC.W	     R0, R0, #2				   ; Rd	= Op1 &	~Op2
ROM:4001AC6C 000 C2 F8 14 02		     STR.W	     R0, [R2,#0x214]			   ; Store to Memory
ROM:4001AC70 000 50 78			     LDRB	     R0, [R2,#1]			   ; Load from Memory
ROM:4001AC72 000 C0 06			     LSLS	     R0, R0, #0x1B			   ; Logical Shift Left
ROM:4001AC74 000 B2 F8 16 01		     LDRH.W	     R0, [R2,#0x116]			   ; Load from Memory
ROM:4001AC78 000 02 D5			     BPL	     loc_4001AC80			   ; Branch
ROM:4001AC78
ROM:4001AC7A 000 40 F4 38 40		     ORR.W	     R0, R0, #0xB800			   ; Rd	= Op1 |	Op2
ROM:4001AC7E 000 01 E0			     B		     loc_4001AC84			   ; Branch
ROM:4001AC7E
ROM:4001AC80		     ; ---------------------------------------------------------------------------
ROM:4001AC80
ROM:4001AC80		     loc_4001AC80							   ; CODE XREF:	usb_some_yet_another+2Cj
ROM:4001AC80 000 40 F4 28 40		     ORR.W	     R0, R0, #0xA800			   ; Rd	= Op1 |	Op2
ROM:4001AC80 000
ROM:4001AC84
ROM:4001AC84		     loc_4001AC84							   ; CODE XREF:	usb_some_yet_another+32j
ROM:4001AC84 000 A2 F8 16 01		     STRH.W	     R0, [R2,#0x116]			   ; Store to Memory
ROM:4001AC88 000 D2 F8 14 02		     LDR.W	     R0, [R2,#0x214]			   ; Load from Memory
ROM:4001AC8C 000 40 F0 09 00		     ORR.W	     R0, R0, #9				   ; Rd	= Op1 |	Op2
ROM:4001AC90 000 C2 F8 14 02		     STR.W	     R0, [R2,#0x214]			   ; Store to Memory
ROM:4001AC94 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001AC96 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001AC96
ROM:4001AC96		     ; End of function usb_some_yet_another
ROM:4001AC96
ROM:4001AC96		     ; ---------------------------------------------------------------------------
ROM:4001AC98 00	B0 0A 48     dword_4001AC98  DCD 0x480AB000					   ; DATA XREF:	usb_some_yet_anotherr
ROM:4001AC9C
ROM:4001AC9C		     ; =============== S U B R O U T I N E =======================================
ROM:4001AC9C
ROM:4001AC9C
ROM:4001AC9C		     usb_do_something_1							   ; CODE XREF:	usb_something_2+14p
ROM:4001AC9C 000 00 07			     LSLS	     R0, R0, #28			   ; Logical Shift Left
ROM:4001AC9E 000 02 0E			     LSRS	     R2, R0, #24			   ; Logical Shift Right
ROM:4001ACA0 000 09 48			     LDR	     R0, =0x480AB204			   ; read some USB_OTG_DATA
ROM:4001ACA2 000 92 1D			     ADDS	     R2, R2, #6				   ; Rd	= Op1 +	Op2
ROM:4001ACA4 000 02 60			     STR	     R2, [R0]				   ; Store to Memory
ROM:4001ACA6 000 30 F8 F2 2C		     LDRH.W	     R2, [R0,#-0xF2]			   ; Load from Memory
ROM:4001ACAA 000 42 F4 34 42		     ORR.W	     R2, R2, #0xB400			   ; Rd	= Op1 |	Op2
ROM:4001ACAE 000 20 F8 F2 2C		     STRH.W	     R2, [R0,#-0xF2]			   ; Store to Memory
ROM:4001ACB2 000 4A 68			     LDR	     R2, [R1,#4]			   ; Load from Memory
ROM:4001ACB4 000 42 60			     STR	     R2, [R0,#4]			   ; Store to Memory
ROM:4001ACB6 000 89 68			     LDR	     R1, [R1,#8]			   ; Load from Memory
ROM:4001ACB8 000 81 60			     STR	     R1, [R0,#8]			   ; Store to Memory
ROM:4001ACBA 000 01 68			     LDR	     R1, [R0]				   ; Load from Memory
ROM:4001ACBC 000 41 F0 09 01		     ORR.W	     R1, R1, #9				   ; Rd	= Op1 |	Op2
ROM:4001ACC0 000 01 60			     STR	     R1, [R0]				   ; Store to Memory
ROM:4001ACC2 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001ACC4 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001ACC4
ROM:4001ACC4		     ; End of function usb_do_something_1
ROM:4001ACC4
ROM:4001ACC4		     ; ---------------------------------------------------------------------------
ROM:4001ACC6 00	00			     DCW 0
ROM:4001ACC8 04	B2 0A 48     dword_4001ACC8  DCD 0x480AB204					   ; DATA XREF:	usb_do_something_1+4r
ROM:4001ACCC
ROM:4001ACCC		     ; =============== S U B R O U T I N E =======================================
ROM:4001ACCC
ROM:4001ACCC
ROM:4001ACCC		     prepare_device_descriptor						   ; CODE XREF:	usb_something_8+2p
ROM:4001ACCC 000 1C 48			     LDR	     R0, =CONTROL_USB_CONF_0		   ; Load from Memory
ROM:4001ACCE 000 00 22			     MOVS	     R2, #0				   ; Rd	= Op2
ROM:4001ACD0 000 70 B5			     PUSH	     {R4-R6,LR}				   ; Push registers
ROM:4001ACD2 010 01 68			     LDR	     R1, [R0]				   ; USB Fuse conf [31:0], USB Product ID [31:16], Vendor ID [15:0]
ROM:4001ACD4 010 00 68			     LDR	     R0, [R0]				   ; USB Fuse conf [31:0], USB Product ID [31:16], Vendor ID [15:0]
ROM:4001ACD6 010 09 04			     LSLS	     R1, R1, #0x10			   ; Logical Shift Left
ROM:4001ACD8 010 09 0C			     LSRS	     R1, R1, #0x10			   ; Logical Shift Right
ROM:4001ACDA 010 1A 4C			     LDR	     R4, =0x1B400			   ; Load from Memory
ROM:4001ACDC 010 1A 4B			     LDR	     R3, =dword_4020FCC0		   ; Load from Memory
ROM:4001ACDE 010 4F EA 10 46		     MOV.W	     R6, R0,LSR#16			   ; Rd	= Op2
ROM:4001ACE2 010 03 D0			     BEQ	     loc_4001ACEC			   ; Branch
ROM:4001ACE2
ROM:4001ACE4 010 A1 F5 7F 40		     SUB.W	     R0, R1, #0xFF00			   ; Rd	= Op1 -	Op2
ROM:4001ACE8 010 FF 38			     SUBS	     R0, #0xFF				   ; Rd	= Op1 -	Op2
ROM:4001ACEA 010 07 D1			     BNE	     loc_4001ACFC			   ; Branch
ROM:4001ACEA
ROM:4001ACEC
ROM:4001ACEC		     loc_4001ACEC							   ; CODE XREF:	prepare_device_descriptor+16j
ROM:4001ACEC 010 E0 89			     LDRH	     R0, [R4,#0xE]			   ; Load from Memory
ROM:4001ACEE 010 01 22			     MOVS	     R2, #1				   ; Rd	= Op2
ROM:4001ACF0 010 18 81			     STRH	     R0, [R3,#8]			   ; Store to Memory
ROM:4001ACF2 010 14 48			     LDR	     R0, =0x1B400			   ; Load from Memory
ROM:4001ACF4 010 10 30			     ADDS	     R0, #0x10				   ; Rd	= Op1 +	Op2
ROM:4001ACF6 010 00 88			     LDRH	     R0, [R0]				   ; Load from Memory
ROM:4001ACF8 010 58 81			     STRH	     R0, [R3,#0xA]			   ; Store to Memory
ROM:4001ACFA 010 0D E0			     B		     loc_4001AD18			   ; Branch
ROM:4001ACFA
ROM:4001ACFC		     ; ---------------------------------------------------------------------------
ROM:4001ACFC
ROM:4001ACFC		     loc_4001ACFC							   ; CODE XREF:	prepare_device_descriptor+1Ej
ROM:4001ACFC 010 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001ACFC
ROM:4001ACFE
ROM:4001ACFE		     loc_4001ACFE							   ; CODE XREF:	prepare_device_descriptor+46j
ROM:4001ACFE 010 C0 EB C0 05		     RSB.W	     R5, R0, R0,LSL#3			   ; Rd	= Op2 -	Op1
ROM:4001AD02 010 34 F8 15 50		     LDRH.W	     R5, [R4,R5,LSL#1]			   ; Load from Memory
ROM:4001AD06 010 8D 42			     CMP	     R5, R1				   ; Set cond. codes on	Op1 - Op2
ROM:4001AD08 010 01 D1			     BNE	     loc_4001AD0E			   ; Branch
ROM:4001AD08
ROM:4001AD0A 010 02 46			     MOV	     R2, R0				   ; Rd	= Op2
ROM:4001AD0C 010 02 E0			     B		     loc_4001AD14			   ; Branch
ROM:4001AD0C
ROM:4001AD0E		     ; ---------------------------------------------------------------------------
ROM:4001AD0E
ROM:4001AD0E		     loc_4001AD0E							   ; CODE XREF:	prepare_device_descriptor+3Cj
ROM:4001AD0E 010 40 1C			     ADDS	     R0, R0, #1				   ; Rd	= Op1 +	Op2
ROM:4001AD10 010 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001AD12 010 F4 D3			     BCC	     loc_4001ACFE			   ; Branch
ROM:4001AD12
ROM:4001AD14
ROM:4001AD14		     loc_4001AD14							   ; CODE XREF:	prepare_device_descriptor+40j
ROM:4001AD14 010 19 81			     STRH	     R1, [R3,#8]			   ; Store to Memory
ROM:4001AD16 010 5E 81			     STRH	     R6, [R3,#0xA]			   ; Store to Memory
ROM:4001AD16
ROM:4001AD18
ROM:4001AD18		     loc_4001AD18							   ; CODE XREF:	prepare_device_descriptor+2Ej
ROM:4001AD18 010 C2 EB C2 00		     RSB.W	     R0, R2, R2,LSL#3			   ; Rd	= Op2 -	Op1
ROM:4001AD1C 010 04 EB 40 00		     ADD.W	     R0, R4, R0,LSL#1			   ; Rd	= Op1 +	Op2
ROM:4001AD20 010 01 79			     LDRB	     R1, [R0,#4]			   ; Load from Memory
ROM:4001AD22 010 19 71			     STRB	     R1, [R3,#4]			   ; Store to Memory
ROM:4001AD24 010 41 79			     LDRB	     R1, [R0,#5]			   ; Load from Memory
ROM:4001AD26 010 59 71			     STRB	     R1, [R3,#5]			   ; Store to Memory
ROM:4001AD28 010 81 79			     LDRB	     R1, [R0,#6]			   ; Load from Memory
ROM:4001AD2A 010 99 71			     STRB	     R1, [R3,#6]			   ; Store to Memory
ROM:4001AD2C 010 01 89			     LDRH	     R1, [R0,#8]			   ; Load from Memory
ROM:4001AD2E 010 99 81			     STRH	     R1, [R3,#0xC]			   ; Store to Memory
ROM:4001AD30 010 81 7A			     LDRB	     R1, [R0,#0xA]			   ; Load from Memory
ROM:4001AD32 010 99 73			     STRB	     R1, [R3,#0xE]			   ; Store to Memory
ROM:4001AD34 010 C1 7A			     LDRB	     R1, [R0,#0xB]			   ; Load from Memory
ROM:4001AD36 010 D9 73			     STRB	     R1, [R3,#0xF]			   ; Store to Memory
ROM:4001AD38 010 00 7B			     LDRB	     R0, [R0,#0xC]			   ; Load from Memory
ROM:4001AD3A 010 18 74			     STRB	     R0, [R3,#0x10]			   ; Store to Memory
ROM:4001AD3C 010 70 BD			     POP	     {R4-R6,PC}				   ; Pop registers
ROM:4001AD3C
ROM:4001AD3C		     ; End of function prepare_device_descriptor
ROM:4001AD3C
ROM:4001AD3C		     ; ---------------------------------------------------------------------------
ROM:4001AD3E 00	00			     ALIGN 0x10
ROM:4001AD40 70	23 00 48     dword_4001AD40  DCD CONTROL_USB_CONF_0				   ; DATA XREF:	prepare_device_descriptorr
ROM:4001AD44 00	B4 01 00     dword_4001AD44  DCD 0x1B400					   ; DATA XREF:	prepare_device_descriptor+Er
ROM:4001AD44											   ; prepare_device_descriptor+26r
ROM:4001AD48 C0	FC 20 40     off_4001AD48    DCD dword_4020FCC0					   ; DATA XREF:	prepare_device_descriptor+10r
ROM:4001AD4C
ROM:4001AD4C		     ; =============== S U B R O U T I N E =======================================
ROM:4001AD4C
ROM:4001AD4C		     ; Attributes: noreturn
ROM:4001AD4C
ROM:4001AD4C		     process_usb_descriptors						   ; CODE XREF:	usb_descriptors_parse:loc_4001A6DEp
ROM:4001AD4C 000 19 21			     MOVS	     R1, #0x19				   ; Rd	= Op2
ROM:4001AD4E 000 A0 F1 20 02		     SUB.W	     R2, R0, #0x20			   ; Rd	= Op1 -	Op2
ROM:4001AD52 000 41 43			     MULS	     R1, R0				   ; Multiply
ROM:4001AD54 000 04 2A			     CMP	     R2, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001AD56 000 05 D2			     BCS	     loc_4001AD64			   ; Branch
ROM:4001AD56
ROM:4001AD58 000 10 48			     LDR	     R0, =(descriptors_1 - 0x40000000)	   ; Load from Memory
ROM:4001AD5A 000 00 EB 41 00		     ADD.W	     R0, R0, R1,LSL#1			   ; Rd	= Op1 +	Op2
ROM:4001AD5E 000 A0 F5 C8 60		     SUB.W	     R0, R0, #0x640			   ; Rd	= Op1 -	Op2
ROM:4001AD62 000 12 E0			     B		     loc_4001AD8A			   ; Branch
ROM:4001AD62
ROM:4001AD64		     ; ---------------------------------------------------------------------------
ROM:4001AD64
ROM:4001AD64		     loc_4001AD64							   ; CODE XREF:	process_usb_descriptors+Aj
ROM:4001AD64 000 A0 F1 24 02		     SUB.W	     R2, R0, #0x24			   ; Rd	= Op1 -	Op2
ROM:4001AD68 000 04 2A			     CMP	     R2, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001AD6A 000 06 D2			     BCS	     loc_4001AD7A			   ; Branch
ROM:4001AD6A
ROM:4001AD6C 000 0B 48			     LDR	     R0, =(descriptors_1 - 0x40000000)	   ; Load from Memory
ROM:4001AD6E 000 C8 30			     ADDS	     R0, #0xC8 ; '»'			   ; Rd	= Op1 +	Op2
ROM:4001AD70 000 00 EB 41 00		     ADD.W	     R0, R0, R1,LSL#1			   ; Rd	= Op1 +	Op2
ROM:4001AD74 000 A0 F5 E1 60		     SUB.W	     R0, R0, #0x708			   ; Rd	= Op1 -	Op2
ROM:4001AD78 000 07 E0			     B		     loc_4001AD8A			   ; Branch
ROM:4001AD78
ROM:4001AD7A		     ; ---------------------------------------------------------------------------
ROM:4001AD7A
ROM:4001AD7A		     loc_4001AD7A							   ; CODE XREF:	process_usb_descriptors+1Ej
ROM:4001AD7A 000 28 38			     SUBS	     R0, #0x28 ; '('			   ; Rd	= Op1 -	Op2
ROM:4001AD7C 000 04 28			     CMP	     R0, #4				   ; Set cond. codes on	Op1 - Op2
ROM:4001AD7E 000 0B D2			     BCS	     return_0				   ; Branch
ROM:4001AD7E
ROM:4001AD80 000 07 48			     LDR	     R0, =(descriptors_1.Unknown_7.bLength - 0x40000000) ; Load	from Memory
ROM:4001AD82 000 00 EB 41 00		     ADD.W	     R0, R0, R1,LSL#1			   ; Rd	= Op1 +	Op2
ROM:4001AD86 000 A0 F5 FA 60		     SUB.W	     R0, R0, #0x7D0			   ; Rd	= Op1 -	Op2
ROM:4001AD86 000
ROM:4001AD8A
ROM:4001AD8A		     loc_4001AD8A							   ; CODE XREF:	process_usb_descriptors+16j
ROM:4001AD8A											   ; process_usb_descriptors+2Cj
ROM:4001AD8A 000 28 B1			     CBZ	     R0, return_0			   ; Compare and Branch	on Zero
ROM:4001AD8A
ROM:4001AD8C 000 05 49			     LDR	     R1, =dword_4020FD94		   ; Load from Memory
ROM:4001AD8E 000 48 60			     STR	     R0, [R1,#(dword_4020FD98 -	0x4020FD94)] ; Store to	Memory
ROM:4001AD90 000 00 78			     LDRB	     R0, [R0]				   ; Load from Memory
ROM:4001AD92 000 08 81			     STRH	     R0, [R1,#(dword_4020FD9C -	0x4020FD94)] ; Store to	Memory
ROM:4001AD94 000 01 20			     MOVS	     R0, #1				   ; Rd	= Op2
ROM:4001AD96 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001AD96
ROM:4001AD98		     ; ---------------------------------------------------------------------------
ROM:4001AD98
ROM:4001AD98		     return_0								   ; CODE XREF:	process_usb_descriptors+32j
ROM:4001AD98											   ; process_usb_descriptors:loc_4001AD8Aj
ROM:4001AD98 000 00 20			     MOVS	     R0, #0				   ; Rd	= Op2
ROM:4001AD9A 000 70 47			     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001AD9A
ROM:4001AD9A		     ; End of function process_usb_descriptors
ROM:4001AD9A
ROM:4001AD9A		     ; ---------------------------------------------------------------------------
ROM:4001AD9C 38	B4 01 00     off_4001AD9C    DCD descriptors_1 - 0x40000000			   ; DATA XREF:	process_usb_descriptors+Cr
ROM:4001AD9C											   ; process_usb_descriptors+20r
ROM:4001ADA0 C8	B5 01 00     off_4001ADA0    DCD descriptors_1.Unknown_7.bLength - 0x40000000	   ; DATA XREF:	process_usb_descriptors+34r
ROM:4001ADA4 94	FD 20 40     off_4001ADA4    DCD dword_4020FD94					   ; DATA XREF:	process_usb_descriptors+40r
ROM:4001ADA8				     CODE32
ROM:4001ADA8
ROM:4001ADA8		     ; =============== S U B R O U T I N E =======================================
ROM:4001ADA8
ROM:4001ADA8
ROM:4001ADA8		     nullsub_2								   ; CODE XREF:	sub_40014E44+Cp
ROM:4001ADA8 000 1E FF 2F E1		     BX		     LR					   ; Branch to/from Thumb mode
ROM:4001ADA8 000
ROM:4001ADA8		     ; End of function nullsub_2
ROM:4001ADA8
ROM:4001ADA8		     ; ---------------------------------------------------------------------------
ROM:4001ADAC
ROM:4001ADAC
ROM:4001ADAC		     =================== UNDECODED DATA	====================
ROM:4001ADAC
ROM:4001ADAC
ROM:4001ADAC
ROM:4001ADAC FD	01 00 00+    dword_4001ADAC  DCD 0x1FD,	0x40, 0
ROM:4001ADB8 50	0A 03 02+		     DCD 0x2030A50, 0x40A, 4, 0x300030,	0
ROM:4001ADCC 00	00 00 08+		     DCD 0x8000000, 0x300030, 0, 0, 0
ROM:4001ADE0 30	00 00 00+		     DCD 0x30, 0
ROM:4001ADE8 00	00 10 00+		     DCD 0x100000, 1, 0
ROM:4001ADF4 60	00 00 00+		     DCD 0x60, 0xB, 2, 0xC0, 0xB, 0
ROM:4001AE0C 60	00 00 00		     DCD 0x60
ROM:4001AE10 0C	00 00 00		     DCD 0xC
ROM:4001AE14 02	00 00 00		     DCD 2
ROM:4001AE18 C0	00 00 00		     DCD 0xC0
ROM:4001AE1C 0C	00 00 00		     DCD 0xC
ROM:4001AE20 01	00 00 00		     DCD 1
ROM:4001AE24 78	00 00 00		     DCD 0x78
ROM:4001AE28 14	00 00 00		     DCD 0x14
ROM:4001AE2C 02	00 00 00		     DCD 2
ROM:4001AE30 F0	00 00 00		     DCD 0xF0
ROM:4001AE34 14	00 00 00		     DCD 0x14
ROM:4001AE38 02	00 00 00		     DCD 2
ROM:4001AE3C 64	00 00 00		     DCD 0x64
ROM:4001AE40 13	00 00 00		     DCD 0x13
ROM:4001AE44 02	00 00 00		     DCD 2
ROM:4001AE48 C8	00 00 00		     DCD 0xC8
ROM:4001AE4C 13	00 00 00		     DCD 0x13
ROM:4001AE50 02	00 00 00+		     DCB 2, 0, 0, 0, 0x60, 0, 0, 0, 0x19, 0, 0,	0, 2, 0, 0, 0, 0xC0, 0
ROM:4001AE50 60	00 00 00+		     DCB 0, 0, 0x19, 0,	0, 0, 3, 0, 0, 0, 0x64,	0, 0, 0, 0x27, 0, 0, 0
ROM:4001AE50 19	00 00 00+		     DCB 2, 0, 0, 0, 0xC8, 0, 0, 0, 0x27, 0, 0,	0, 4, 0, 0, 0
ROM:4001AE84 20				     DCB 0x20						   ; Memory boot type start (null device)
ROM:4001AE85 21				     DCB 0x21						   ; XIP
ROM:4001AE86 22				     DCB 0x22						   ; NAND
ROM:4001AE87 23				     DCB 0x23						   ; OneNAND
ROM:4001AE88 24				     DCB 0x24						   ; DOC
ROM:4001AE89 25				     DCB 0x25						   ; MMC/SD2
ROM:4001AE8A 26				     DCB 0x26						   ; MMC/SD1
ROM:4001AE8B 27				     DCB 0x27						   ; XIP memory	with wait monitoring
ROM:4001AE8C 00	00 00 00     memory_boot_jump_tbl DCD 0
ROM:4001AE90 D5	85 01 00		     DCD nor_start+1 - 0x40000000
ROM:4001AE94 F1	76 01 00		     DCD sub_176F0+1
ROM:4001AE98 C5	78 01 00		     DCD onenand_start+1 - 0x40000000
ROM:4001AE9C 0D	6C 01 00		     DCD DoC_start+1 - 0x40000000
ROM:4001AEA0 85	6C 01 00		     DCD mmc_start+1 - 0x40000000
ROM:4001AEA4 85	6C 01 00		     DCD mmc_start+1 - 0x40000000
ROM:4001AEA8 D5	85 01 00		     DCD nor_start+1 - 0x40000000
ROM:4001AEAC 00	00 00 00		     DCD 0
ROM:4001AEB0 1D	86 01 00+		     DCD xip_get_data+1	- 0x40000000, nand_get_data+1 -	0x40000000, onenand_get_data+1 - 0x40000000
ROM:4001AEB0 C9	77 01 00+		     DCD DoC_data_read+1 - 0x40000000, mmc_get_data+1 -	0x40000000, mmc_get_data+1 - 0x40000000
ROM:4001AEB0 19	79 01 00+		     DCD xip_get_data+1	- 0x40000000, uart_3_start+1 - 0x40000000, usb_start+1 - 0x40000000
ROM:4001AEB0 5D	6C 01 00+		     DCD dword_40017EC8+1 - 0x40000000,	L4_unkn_setup+1	- 0x40000000
ROM:4001AEB0 F5	70 01 00+		     DCD 0
ROM:4001AEE0 11	84 01 00+		     DCD uart_do_something_1+1 - 0x40000000, usb_someth_0+1 - 0x40000000
ROM:4001AEE0 91	85 01 00+		     DCD something_with_undocumented_L4_32Kb_memory_2+1	- 0x40000000
ROM:4001AEE0 5D	7F 01 00+		     DCD L4_unkn_boot+1	- 0x40000000, 0
ROM:4001AEF4 81	84 01 00		     DCD uart_set_baud_rate+1 -	0x40000000
ROM:4001AEF8 B5	85 01 00		     DCD usb_something_2+1 - 0x40000000
ROM:4001AEFC A9	7F 01 00		     DCD something_with_undocumented_L4_32Kb_memory_4+1	- 0x40000000
ROM:4001AF00 6B	7E 01 00		     DCD dword_40017E68+3 - 0x40000000
ROM:4001AF04 00	00 00 00		     DCD 0
ROM:4001AF08 4D	84 01 00+		     DCD uart_3_stop+1 - 0x40000000, usb_stop+1	- 0x40000000, L4_unkn_reset+1 -	0x40000000
ROM:4001AF08 DD	84 01 00+		     DCD dword_40017E68+1 - 0x40000000,	0
ROM:4001AF1C 02	00 06 00+    dword_4001AF1C  DCD 0x60002, 0x20002, 2				   ; DATA XREF:	ROM:off_40019C6Co
ROM:4001AF28 11	00 00 00     tracing_image_header_correct DCD 0x11
ROM:4001AF2C 12	00 00 00     tracing_device_initialized	DCD 0x12
ROM:4001AF30 13	00 00 00     tracing_ASIC_ID_sent_0 DCD	0x13
ROM:4001AF34 14	00 00 00     tracing_boot_msg_received DCD 0x14
ROM:4001AF38 15	00 00 00     tracing_image_received DCD	0x15
ROM:4001AF3C 17	B8 01 00+    ISW_marks	     isw_marks <_XLOADER, _2ND,	_ULO, _MLO, _HLO, _KEYS, _PRIMAPP, _RD,	_CH, \
ROM:4001AF3C E6	B7 01 00+									   ; DATA XREF:	ROM:off_40018220o
ROM:4001AF3C 0B	B8 01 00+				_CHSETTINGS, _CHRAM, _CHFLASH, _CHMMCSD>   ; "R&D"
ROM:4001AF70 04	B6 84 B6		     DCD 0xB684B604
ROM:4001AF74 05	B6 85 B6		     DCD 0xB685B605
ROM:4001AF78 04	95 84 95		     DCD 0x95849504
ROM:4001AF7C 03				     DCB 3
ROM:4001AF7D 95				     DCB 0x95
ROM:4001AF7E 83				     DCB 0x83
ROM:4001AF7F 95				     DCB 0x95
ROM:4001AF80 03				     DCB 3
ROM:4001AF81 95				     DCB 0x95
ROM:4001AF82 83				     DCB 0x83
ROM:4001AF83 95				     DCB 0x95
ROM:4001AF84 03	94			     DCB 3, 0x94
ROM:4001AF86 F1	00	     word_4001AF86   DCW 0xF1						   ; DATA XREF:	ROM:off_40019B90o
ROM:4001AF88 B1	01 C1 01+		     DCD 0x1C101B1, 0x2DA02AA, 0x3CA03BA, 0x4760436, 0x5560546,	0x6750635
ROM:4001AF88 AA	02 DA 02+		     DCD 0x7F50745, 0x8330755, 0x9430873, 0xAE30953, 0x4790AE6,	0xA10478
ROM:4001AF88 BA	03 CA 03+		     DCD 0x5740572, 0x2DC02AC, 0x3CC03BC, 0x2D302A3, 0x3C303B3,	0x2D502A5
ROM:4001AF88 36	04 76 04+		     DCD 0x3C503B5, 0x3B702A7, 0x3BE02AE, 0xF200A2, 0x1C201B2, 0x5490439
ROM:4001AF88 46	05 56 05+		     DCD 0x4710559, 0x4310551, 0x541
ROM:4001AFF4 50	0C 00 00+    dword_4001AFF4  DCD 0xC50,	0x8A0, 0x140, 0xED0, 0x1F0, 0xFB0, 0xF60, 0xEC0, 0x1D1
ROM:4001AFF4 A0	08 00 00+									   ; DATA XREF:	ROM:off_40019AECo
ROM:4001AFF4 40	01 00 00+		     DCD 0x3A2,	0xB14, 0x628
ROM:4001B024 00	C2 01 00+    UART_some	     DCD 0x1C200, 8, 1,	0				   ; DATA XREF:	ROM:off_40018404o
ROM:4001B034 01	3C 00 00		     DCD 0x3C01
ROM:4001B038 01	00 00 00+		     DCD 1, 0x1F, 1, 0,	0, 0, 0, 0, 0, 0
ROM:4001B060 01	00 00 00+		     DCD 1, 0x1F, 1, 0x13, 0, 0, 0
ROM:4001B07C 02	00 00 00+    L4_unkn_init_chain_struct DCB 2, 0, 0, 0, 0x1F, 0,	0, 0, 1, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0
ROM:4001B07C 1F	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 2
ROM:4001B07C 01	00 00 00+		     DCB 0, 0, 0, 0x1F,	0, 0, 0, 1, 0, 0, 0, 0x13, 0, 0, 0, 0, 0, 0, 0
ROM:4001B07C 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0
ROM:4001B0C0 07	00 00 00+    i2c_some_data   DCB 7, 0, 0, 0, 0,	1, 2, 0xF, 0xF,	0x11, 0x15, 0x18, 0x11,	0x10
ROM:4001B0C0 00	01 02 0F+		     DCB 0, 0
ROM:4001B0D0 38	00 00 00+    dword_4001B0D0  DCD 0x38, 0x39, 0x3D				   ; DATA XREF:	ROM:off_400191A8o
ROM:4001B0DC 96	E0 97 00+    dword_4001B0DC  DCD 0x97E096, 0x299				   ; DATA XREF:	ROM:off_4001A014o
ROM:4001B0E4 92	E0 93 00+    dword_4001B0E4  DCD 0x93E092, 0x595				   ; DATA XREF:	ROM:off_4001A084o
ROM:4001B0EC AD	20 34 04     dword_4001B0EC  DCD 0x43420AD					   ; DATA XREF:	ROM:off_4001A164o
ROM:4001B0F0 D9	00 D2 E0+    dword_4001B0F0  DCD 0xE0D200D9, 0xCDE0CC, 0xD0E0CF, 0x14D8		   ; DATA XREF:	ROM:off_40019FECo
ROM:4001B100 00	C0 09 48+    mmc_sd_sdio_bases DCD 0x4809C000, 0x480B4000			   ; DATA XREF:	ROM:off_40016E30o
ROM:4001B100 00	40 0B 48									   ; ROM:off_40016E50o	...
ROM:4001B108 C1	03 61 00+		     DCD 0x6103C1, 0x1000A, 0x510321, 0x10009, 0x4A02E3, 0x10008, 0x410281
ROM:4001B108 0A	00 01 00+		     DCD 0x10007, 0x3101E1, 0x10005, 0x250172, 0x10004,	0x210141, 0x10004
ROM:4001B108 21	03 51 00+		     DCD 0x1C0113, 0x10003, 0x1900F1, 0x10003, 0x1600D6, 0x10003, 0x1300B9
ROM:4001B108 09	00 01 00+		     DCD 0x10002, 0x1200AF, 0x10002, 0x1100A1, 0x10002,	0xE008A, 0x10002
ROM:4001B108 E3	02 4A 00+		     DCD 0xD0079, 0x10002
ROM:4001B180 03	80 12 13+    dword_4001B180  DCD 0x13128003, 0x11, 0x119312, 0x8003, 0x13128002, 0x11, 0x119312
ROM:4001B180 11	00 00 00+		     DCD 0x8002, 0x13128003, 0x60011, 0x119312,	0x80030006, 0x13128005
ROM:4001B180 12	93 11 00+		     DCD 0x60011, 0x119312, 0x80050006,	0x118003, 0
ROM:4001B1C8 11	00 03 80+		     DCD 0x80030011, 0
ROM:4001B1D0 05	80 11 00+		     DCD 0x118005, 0
ROM:4001B1D8 11	00 05 80+		     DCD 0x80050011, 0
ROM:4001B1E0 06	80 11 00+		     DCD 0x118006, 0
ROM:4001B1E8 11	00 06 80+		     DCD 0x80060011, 0
ROM:4001B1F0 01	80 12 13+		     DCD 0x13128001, 0x11, 0x119312, 0x8001, 0x13128407, 0x11, 0x119312
ROM:4001B1F0 11	00 00 00+		     DCD 0x8407, 0x13128005, 0x11, 0x119312, 0x8005, 0x13128001, 0x60011
ROM:4001B1F0 12	93 11 00+		     DCD 0x119312, 0x80010006, 0x13128407, 0x60011, 0x119312, 0x84070006
ROM:4001B1F0 01	80 00 00+		     DCD 0x13128002, 0x60011, 0x119312,	0x80020006, 0x118001, 0x60010
ROM:4001B1F0 07	84 12 13+		     DCD 0x100011, 0x80010006, 0x118407, 0x60010, 0x100011, 0x84070006
ROM:4001B1F0 11	00 00 00+		     DCD 0x118002, 0x60010, 0x100011, 0x80020006, 0x118003, 0x60010, 0x100011
ROM:4001B1F0 12	93 11 00+		     DCD 0x80030006, 0x118005, 0x60010,	0x100011, 0x80050006, 0x118006
ROM:4001B1F0 07	84 00 00+		     DCD 0x10, 0x100011, 0x8006, 0x108001, 0
ROM:4001B2B8 10	00 01 80+		     DCD 0x80010010, 0
ROM:4001B2C0 07	84 10 00+		     DCD 0x108407, 0
ROM:4001B2C8 10	00 07 84+		     DCD 0x84070010, 0
ROM:4001B2D0 02	80 10 00+		     DCD 0x108002, 0
ROM:4001B2D8 10	00 02 80+		     DCD 0x80020010, 0
ROM:4001B2E0 03	80 10 00+		     DCD 0x108003, 0
ROM:4001B2E8 10	00 03 80+		     DCD 0x80030010, 0
ROM:4001B2F0 05	80 10 00+		     DCD 0x108005, 0
ROM:4001B2F8 10	00 05 80+		     DCD 0x80050010, 0
ROM:4001B300 06	80 10 00+		     DCD 0x108006, 0
ROM:4001B308 10	00 06 80+		     DCD 0x80060010, 0
ROM:4001B310 01	80 11 00+		     DCD 0x118001, 0
ROM:4001B318 11	00 01 80+		     DCD 0x80010011, 0
ROM:4001B320 07	84 11 00+		     DCD 0x118407, 0
ROM:4001B328 11	00 07 84+		     DCD 0x84070011, 0
ROM:4001B330 02	80 11 00+		     DCD 0x118002, 0
ROM:4001B338 11	00 02 80+		     DCD 0x80020011, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0
ROM:4001B370 11	00 10 00+		     DCD 0x100011, 0
ROM:4001B378 11	00 10 00+		     DCD 0x100011, 0
ROM:4001B380 01	02 04 08     dword_4001B380  DCD 0x8040201
ROM:4001B384 10	20 03 06		     DCD 0x6032010
ROM:4001B388 0C	18 30 23		     DCD 0x2330180C
ROM:4001B38C 05	0A 14 28		     DCD 0x28140A05
ROM:4001B390 13	26 0F 1E		     DCD 0x1E0F2613
ROM:4001B394 3C	3B 35 29		     DCD 0x29353B3C
ROM:4001B398 11	22 07 0E		     DCD 0xE072211
ROM:4001B39C 1C	38 33 25		     DCD 0x2533381C
ROM:4001B3A0 09	12 24 0B		     DCD 0xB241209
ROM:4001B3A4 16	2C 1B 36		     DCD 0x361B2C16
ROM:4001B3A8 2F	1D 3A 37		     DCD 0x373A1D2F
ROM:4001B3AC 2D	19 32 27		     DCD 0x2732192D
ROM:4001B3B0 0D	1A 34 2B		     DCD 0x2B341A0D
ROM:4001B3B4 15	2A 17 2E		     DCD 0x2E172A15
ROM:4001B3B8 1F	3E 3F 3D		     DCD 0x3D3F3E1F
ROM:4001B3BC 39	31 21 00		     DCD 0x213139
ROM:4001B3C0 FF	00 01 06     dword_4001B3C0  DCD 0x60100FF					   ; DATA XREF:	ROM:off_400188DCo
ROM:4001B3C4 02	0C 07 1A		     DCD 0x1A070C02
ROM:4001B3C8 03	20 0D 23		     DCD 0x230D2003
ROM:4001B3CC 08	30 1B 12		     DCD 0x121B3008
ROM:4001B3D0 04	18 21 10		     DCD 0x10211804
ROM:4001B3D4 0E	34 24 36		     DCD 0x3624340E
ROM:4001B3D8 09	2D 31 26		     DCD 0x26312D09
ROM:4001B3DC 1C	29 13 38		     DCD 0x3813291C
ROM:4001B3E0 05	3E 19 0B		     DCD 0xB193E05
ROM:4001B3E4 22	1F 11 2F		     DCD 0x2F111F22
ROM:4001B3E8 0F	17 35 33		     DCD 0x3335170F
ROM:4001B3EC 25	2C 37 28		     DCD 0x28372C25
ROM:4001B3F0 0A	3D 2E 1E		     DCD 0x1E2E3D0A
ROM:4001B3F4 32	16 27 2B		     DCD 0x2B271632
ROM:4001B3F8 1D	3C 2A 15		     DCD 0x152A3C1D
ROM:4001B3FC 14	3B 39 3A		     DCD 0x3A393B14
ROM:4001B400 00	00 00 00		     DCD 0
ROM:4001B404 FF	FF FF 00		     DCD 0xFFFFFF
ROM:4001B408 00	00 20 24		     DCD 0x24200000
ROM:4001B40C 00	00 51 04		     DCD 0x4510000
ROM:4001B410 09	D0 FF FF		     DCD 0xFFFFD009
ROM:4001B414 FF	00 00 00		     DCD 0xFF
ROM:4001B418 21	25 00 00		     DCD 0x2521
ROM:4001B41C 21	04 00 00		     DCD 0x421
ROM:4001B420 FF	FF FF 00		     DCD 0xFFFFFF
ROM:4001B424 07	00 22 26		     DCD 0x26220007
ROM:4001B428 00	00 B8 22		     DCD 0x22B80000
ROM:4001B42C 00	00 FF FF		     DCD 0xFFFF0000
ROM:4001B430 FF	00 00 00		     DCD 0xFF
ROM:4001B434 23	27 00 00		     DCD 0x2723
ROM:4001B438
ROM:4001B438		     ==========	Descriptors Section 1 =============
ROM:4001B438
ROM:4001B438
ROM:4001B438 08	03 4E 00+    descriptors_1   DCB 8						   ; Unknown_9.bLength
ROM:4001B438 2F	00 41 00+									   ; DATA XREF:	ROM:off_4001AD9Co
ROM:4001B438 00	00 00 00+		     DCB 3						   ; Unknown_9.bDescriptorType
ROM:4001B438 00	00 00 00+		     unicode 0,	<N/A>,0					   ; Unknown_9.bString
ROM:4001B438 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0;	Zero_1
ROM:4001B438 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0; Zero_1
ROM:4001B438 00	00 00 00+		     DCB 0x24						   ; ManufID.bLength
ROM:4001B438 00	00 00 00+		     DCB 3						   ; ManufID.bDescriptorType
ROM:4001B438 00	00 00 00+		     unicode 0,	<Texas Instruments>			   ; ManufID.bString
ROM:4001B438 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0	   ; Zero_2
ROM:4001B438 00	00 00 00+		     DCB 0xC						   ; Unknown_2.bLength
ROM:4001B438 00	00 00 00+		     DCB 3						   ; Unknown_2.bDescriptorType
ROM:4001B438 00	00 24 03+		     unicode 0,	<Nokia>					   ; Unknown_2.bString
ROM:4001B438 54	00 65 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0;	Zero_3
ROM:4001B438 78	00 61 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0 ; Zero_3
ROM:4001B438 73	00 20 00+		     DCB 0x12						   ; Unknown_3.bLength
ROM:4001B438 49	00 6E 00+		     DCB 3						   ; Unknown_3.bDescriptorType
ROM:4001B438 73	00 74 00+		     unicode 0,	<Motorola>,0				   ; Unknown_3.bString
ROM:4001B438 72	00 75 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0;	Zero_4
ROM:4001B438 6D	00 65 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0			   ; Zero_4
ROM:4001B438 6E	00 74 00+		     DCB 0x12						   ; ProdID.bLength
ROM:4001B438 73	00 00 00+		     DCB 3						   ; ProdID.bDescriptorType
ROM:4001B438 00	00 00 00+		     unicode 0,	<OMAP3430>,0				   ; ProdID.bString
ROM:4001B438 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0;	Zero_5
ROM:4001B438 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0			   ; Zero_5
ROM:4001B438 0C	03 4E 00+		     DCB 0x12						   ; Unknown_4.bLength
ROM:4001B438 6F	00 6B 00+		     DCB 3						   ; Unknown_4.bDescriptorType
ROM:4001B438 69	00 61 00+		     unicode 0,	<OMAP3430>,0				   ; Unknown_4.bString
ROM:4001B438 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0;	Zero_6
ROM:4001B438 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0			   ; Zero_6
ROM:4001B438 00	00 00 00+		     DCB 0x1C						   ; Unknown_5.bLength
ROM:4001B438 00	00 00 00+		     DCB 3						   ; Unknown_5.bDescriptorType
ROM:4001B438 00	00 00 00+		     unicode 0,	<Nokia USB ROM>,0			   ; Unknown_5.bString
ROM:4001B438 00	00 00 00+		     DCD 0, 0, 0, 0, 0					   ; Zero_7
ROM:4001B438 00	00 00 00+		     DCB 0x22						   ; Unknown_6.bLength
ROM:4001B438 00	00 00 00+		     DCB 3						   ; Unknown_6.bDescriptorType
ROM:4001B438 00	00 00 00+		     unicode 0,	<S Blank OMAP3430>,0			   ; Unknown_6.bString
ROM:4001B438 00	00 12 03+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0	   ; Zero_8
ROM:4001B438 4D	00 6F 00+		     DCB 8						   ; Unknown_7.bLength
ROM:4001B438 74	00 6F 00+		     DCB 3						   ; Unknown_7.bDescriptorType
ROM:4001B438 72	00 6F 00+		     unicode 0,	<N/A>,0					   ; Unknown_7.bString
ROM:4001B438 6C	00 61 00+		     DCD 0, 0, 0, 0, 0,	0, 0, 0, 0, 0			   ; Zero_9
ROM:4001B438 00	00 00 00+		     DCB 8						   ; Unknown_8.bLength
ROM:4001B438 00	00 00 00+		     DCB 3						   ; Unknown_8.bDescriptorType
ROM:4001B438 00	00 00 00+		     unicode 0,	<N/A>,0					   ; Unknown_8.bString
ROM:4001B438 00	00 00 00+		     DCW 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0;	Zero_A
ROM:4001B438 00	00 00 00+		     DCW 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0;	Zero_A
ROM:4001B438 00	00 00 00+		     DCW 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0;	Zero_A
ROM:4001B438 00	00 00 00+		     DCW 0, 0, 0, 0, 0,	0, 0				   ; Zero_A
ROM:4001B438 00	00 00 00+
ROM:4001B438 12	03 4F 00+    ================================================
ROM:4001B438 4D	00 41 00+
ROM:4001B438 50	00 33 00+
ROM:4001B690 09	02 20 00+    unknown_desc    DCB 9,2," ",0,1,1,1,"¿2",9,4,0,0,2,"ˇˇˇ",2,7,5,"Å",2,0,2,0,7,5,1,2,0,2,0,9,2," ",0,1,1,1,"¿2",9,4,0,0,2,"ˇˇˇ",2,7,5,"Å"
ROM:4001B690 01	01 01 C0+									   ; DATA XREF:	ROM:off_4001A71Co
ROM:4001B690 32	09 04 00+		     DCB 2,"@",0,0,7,5,1,2,"@",0,0,9,7," ",0,1,1,1,"¿2",9,4,0,0,2,"ˇˇˇ",2,7,5,"Å",2,"@",0,0,7,5,1,2,"@",0,0,9,7," ",0,1,1
ROM:4001B690 00	02 FF FF+		     DCB 1,"¿2",9,4,0,0,2,"ˇˇˇ",2,7,5,"Å",2,0,2,0,7,5,1,2,0,2,0,0xA
ROM:4001B690 FF	02 07 05+		     DCB 6,0x10,2,"ˇˇˇ@",1,0,4,3,9,4,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0
ROM:4001B74C
ROM:4001B74C		     ============ Descriptors Section 2	================
ROM:4001B74C
ROM:4001B74C
ROM:4001B74C 08	03 4E 00+    descriptors_2   DCB 8						   ; Unknown.bLength
ROM:4001B74C 2F	00 41 00+		     DCB 3						   ; Unknown.bDescriptorType
ROM:4001B74C 00	00 00 00+		     unicode 0,	<N/A>,0					   ; Unknown.bString
ROM:4001B74C 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0;	Zero_1
ROM:4001B74C 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0; Zero_1
ROM:4001B74C 00	00 00 00+		     DCB 8						   ; Config.bLength
ROM:4001B74C 00	00 00 00+		     DCB 3						   ; Config.bDescriptorType
ROM:4001B74C 00	00 00 00+		     unicode 0,	<pbc>,0					   ; Config.bString
ROM:4001B74C 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0;	Zero_2
ROM:4001B74C 00	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0; Zero_2
ROM:4001B74C 00	00 00 00+		     DCB 8						   ; Interface.bLength
ROM:4001B74C 00	00 00 00+		     DCB 3						   ; Interface.bDescriptorType
ROM:4001B74C 00	00 08 03+		     unicode 0,	<pbi>					   ; Interface.bString
ROM:4001B74C 70	00 62 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0;	Zero_3
ROM:4001B74C 63	00 00 00+		     DCB 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0; Zero_3
ROM:4001B74C 00	00 00 00+
ROM:4001B74C 00	00 00 00+    ====================================================
ROM:4001B74C 00	00 00 00+
ROM:4001B7E0 00	00			     DCW 0
ROM:4001B7E2
ROM:4001B7E2		     ===== This	is strings in ISW section data =====
ROM:4001B7E2
ROM:4001B7E2
ROM:4001B7E2 52	26 44 00+    CH_TABLE_STRINGS CH_STRINGS <"R&D", "2ND", "CHMMCSD", "CH", "CHFLASH", "CHRAM", "HLO", "MLO", \
ROM:4001B7E2 32	4E 44 00+				 "ULO", "PRIMAPP", "X-LOADER", "CHSETTINGS", "KEYS">
ROM:4001B7E2 43	48 4D 4D+
ROM:4001B7E2 43	53 44 00+    =========================================================
ROM:4001B7E2 43	48 00 43+
ROM:4001B7E2 48	46 4C 41+
ROM:4001B830 60	B8 01 00+    off_4001B830    DCD off_4001B830+0x30 - 0x40000000, 0x4020FCB0, 0x2C, standard_scatterload_copy - 0x40000000
ROM:4001B830 B0	FC 20 40+		     DCD j_dl_undefined_exp - 0x40000000, 0x4020FFC8, 0x38, standard_scatterload_copy -	0x40000000
ROM:4001B830 2C	00 00 00+		     DCD j_dl_undefined_exp - 0x40000000, 0x4020FCDC, 0x124, standard_memory_clear - 0x40000000
ROM:4001B830 48	47 01 00+		     DCD 0x48070000, 0x48072000, 0x48060000, 0x10000, 0x2100112, 0x40000000
ROM:4001B830 8C	B8 01 00+		     DCD 0, 0
ROM:4001B880 00	01 00 00+		     DCD 0x100,	0, 0
ROM:4001B880 00	00 00 00+    ; ROM	     ends
ROM:4001B880 00	00 00 00
EXP_TBL:4001B88C		 ; ===========================================================================
EXP_TBL:4001B88C
EXP_TBL:4001B88C		 ; Segment type: Pure code
EXP_TBL:4001B88C				 AREA EXP_TBL, CODE, READWRITE,	ALIGN=0
EXP_TBL:4001B88C				 ; ORG 0x4001B88C
EXP_TBL:4001B88C				 CODE32
EXP_TBL:4001B88C
EXP_TBL:4001B88C		 ; =============== S U B R O U T I N E =======================================
EXP_TBL:4001B88C
EXP_TBL:4001B88C		 ; Attributes: thunk
EXP_TBL:4001B88C
EXP_TBL:4001B88C		 j_dl_undefined_exp						       ; DATA XREF: ROM:off_4001B830o
EXP_TBL:4001B88C 000 14	F0 9F E5		 LDR		 PC, =(exp_UNDEFINED - 0x40000000)     ; Indirect Jump
EXP_TBL:4001B88C 000
EXP_TBL:4001B890		 ; ---------------------------------------------------------------------------
EXP_TBL:4001B890 000 14	F0 9F E5		 LDR		 PC, =(exp_SWI - 0x40000000)	       ; Indirect Jump
EXP_TBL:4001B890 000
EXP_TBL:4001B894		 ; ---------------------------------------------------------------------------
EXP_TBL:4001B894 000 14	F0 9F E5		 LDR		 PC, =(instruction_fault_read -	0x40000000) ; Indirect Jump
EXP_TBL:4001B894 000
EXP_TBL:4001B898		 ; ---------------------------------------------------------------------------
EXP_TBL:4001B898 000 14	F0 9F E5		 LDR		 PC, =(data_fault_read - 0x40000000)   ; Indirect Jump
EXP_TBL:4001B898 000
EXP_TBL:4001B89C		 ; ---------------------------------------------------------------------------
EXP_TBL:4001B89C 000 14	F0 9F E5		 LDR		 PC, =(exp_UNUSED - 0x40000000)	       ; Indirect Jump
EXP_TBL:4001B89C 000
EXP_TBL:4001B8A0		 ; ---------------------------------------------------------------------------
EXP_TBL:4001B8A0 000 14	F0 9F E5		 LDR		 PC, =(IRQ_handler - 0x40000000)       ; Indirect Jump
EXP_TBL:4001B8A0 000
EXP_TBL:4001B8A4		 ; ---------------------------------------------------------------------------
EXP_TBL:4001B8A4 000 14	F0 9F E5		 LDR		 PC, =(exp_FIQ - 0x40000000)	       ; Indirect Jump
EXP_TBL:4001B8A4 000
EXP_TBL:4001B8A4		 ; End of function j_dl_undefined_exp
EXP_TBL:4001B8A4
EXP_TBL:4001B8A4		 ; ---------------------------------------------------------------------------
EXP_TBL:4001B8A8 80 40 01 00	 exceptions_table_0 DCD	exp_UNDEFINED -	0x40000000		       ; DATA XREF: j_dl_undefined_expr
EXP_TBL:4001B8AC 84 40 01 00	 off_4001B8AC	 DCD exp_SWI - 0x40000000			       ; DATA XREF: j_dl_undefined_exp+4r
EXP_TBL:4001B8B0 30 49 01 00	 off_4001B8B0	 DCD instruction_fault_read - 0x40000000	       ; DATA XREF: j_dl_undefined_exp+8r
EXP_TBL:4001B8B4 3C 49 01 00	 off_4001B8B4	 DCD data_fault_read - 0x40000000		       ; DATA XREF: j_dl_undefined_exp+Cr
EXP_TBL:4001B8B8 90 40 01 00	 off_4001B8B8	 DCD exp_UNUSED	- 0x40000000			       ; DATA XREF: j_dl_undefined_exp+10r
EXP_TBL:4001B8BC 00 4A 01 00	 off_4001B8BC	 DCD IRQ_handler - 0x40000000			       ; DATA XREF: j_dl_undefined_exp+14r
EXP_TBL:4001B8C0 98 40 01 00	 off_4001B8C0	 DCD exp_FIQ - 0x40000000			       ; DATA XREF: j_dl_undefined_exp+18r
EXP_TBL:4001B8C0		 ; EXP_TBL	 ends
EXP_TBL:4001B8C0
ROM_EMPTY:4001B8C4		   ; ===========================================================================
ROM_EMPTY:4001B8C4
ROM_EMPTY:4001B8C4		   ; Segment type: Pure	code
ROM_EMPTY:4001B8C4				   AREA	ROM_EMPTY, CODE, READWRITE, ALIGN=5
ROM_EMPTY:4001B8C4				   ; ORG 0x4001B8C4
ROM_EMPTY:4001B8C4				   CODE32
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+			   DCD 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0, 0, 0, 0, 0, 0, 0,	0, 0
ROM_EMPTY:4001B8C4 00 00 00 00+	   ; ROM_EMPTY	   ends
ROM_EMPTY:4001B8C4 00 00 00 00+
VERSION:4001BFFC		 ; ===========================================================================
VERSION:4001BFFC
VERSION:4001BFFC		 ; Segment type: Regular
VERSION:4001BFFC				 AREA VERSION, DATA, ALIGN=0
VERSION:4001BFFC				 ; ORG 0x4001BFFC
VERSION:4001BFFC 57 14		 version	 DCW 0x1457					       ; DATA XREF: ROM:ROM_VERSION_ADDRo
VERSION:4001BFFC										       ; Version of ROM	is "14.57"
VERSION:4001BFFE 00				 DCB 0
VERSION:4001BFFE		 ; VERSION	 ends
VERSION:4001BFFE
ROM_VOID:4001BFFF		  ; ===========================================================================
ROM_VOID:4001BFFF
ROM_VOID:4001BFFF		  ; Segment type: Pure code
ROM_VOID:4001BFFF				  AREA ROM_VOID, CODE, READWRITE, ALIGN=0
ROM_VOID:4001BFFF				  ; ORG	0x4001BFFF
ROM_VOID:4001BFFF				  CODE32
ROM_VOID:4001BFFF 00		  void		  DCB 0
ROM_VOID:4001BFFF		  ; ROM_VOID	  ends
ROM_VOID:4001BFFF
RAM_DIMAGE:40200000		    ; ===========================================================================
RAM_DIMAGE:40200000
RAM_DIMAGE:40200000		    ; Segment type: Regular
RAM_DIMAGE:40200000				    AREA RAM_DIMAGE, DATA, ALIGN=0
RAM_DIMAGE:40200000				    ; ORG 0x40200000
RAM_DIMAGE:40200000 ?? ?? ?? ??+    downloaded_image % 0xF000						  ; DATA XREF: sub_179F8+5Co
RAM_DIMAGE:40200000 ?? ?? ?? ??+									  ; ROM_ORIG:off_17BB0o ...
RAM_DIMAGE:40200000 ?? ?? ?? ??+    ; RAM_DIMAGE    ends
RAM_DIMAGE:40200000 ?? ?? ?? ??+
RAM_PSTACK:4020F000		    ; ===========================================================================
RAM_PSTACK:4020F000
RAM_PSTACK:4020F000		    ; Segment type: Regular
RAM_PSTACK:4020F000				    AREA RAM_PSTACK, DATA, ALIGN=0
RAM_PSTACK:4020F000				    ; ORG 0x4020F000
RAM_PSTACK:4020F000 ?? ?? ?? ??+    ram_public_stack % 0x800
RAM_PSTACK:4020F800 ??		    unk_4020F800    % 1							  ; DATA XREF: sub_14948o
RAM_PSTACK:4020F800											  ; ROM_ORIG:off_14954o ...
RAM_PSTACK:4020F801 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F804 ??				    % 1
RAM_PSTACK:4020F805 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F808 ??				    % 1
RAM_PSTACK:4020F809 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F80C ??				    % 1
RAM_PSTACK:4020F80D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F810 ??				    % 1
RAM_PSTACK:4020F811 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F814 ??				    % 1
RAM_PSTACK:4020F815 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F818 ??				    % 1
RAM_PSTACK:4020F819 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F81C ??				    % 1
RAM_PSTACK:4020F81D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F820 ??				    % 1
RAM_PSTACK:4020F821 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F824 ??				    % 1
RAM_PSTACK:4020F825 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F828 ??				    % 1
RAM_PSTACK:4020F829 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F82C ??				    % 1
RAM_PSTACK:4020F82D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F830 ??				    % 1
RAM_PSTACK:4020F831 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F834 ??				    % 1
RAM_PSTACK:4020F835 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F838 ??				    % 1
RAM_PSTACK:4020F839 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F83C ??				    % 1
RAM_PSTACK:4020F83D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F840 ??				    % 1
RAM_PSTACK:4020F841 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F844 ??				    % 1
RAM_PSTACK:4020F845 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F848 ??				    % 1
RAM_PSTACK:4020F849 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F84C ??				    % 1
RAM_PSTACK:4020F84D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F850 ??				    % 1
RAM_PSTACK:4020F851 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F854 ??				    % 1
RAM_PSTACK:4020F855 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F858 ??				    % 1
RAM_PSTACK:4020F859 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F85C ??				    % 1
RAM_PSTACK:4020F85D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F860 ??				    % 1
RAM_PSTACK:4020F861 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F864 ??				    % 1
RAM_PSTACK:4020F865 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F868 ??				    % 1
RAM_PSTACK:4020F869 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F86C ??				    % 1
RAM_PSTACK:4020F86D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F870 ??				    % 1
RAM_PSTACK:4020F871 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F874 ??				    % 1
RAM_PSTACK:4020F875 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F878 ??				    % 1
RAM_PSTACK:4020F879 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F87C ??				    % 1
RAM_PSTACK:4020F87D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F880 ??				    % 1
RAM_PSTACK:4020F881 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F884 ??				    % 1
RAM_PSTACK:4020F885 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F888 ??				    % 1
RAM_PSTACK:4020F889 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F88C ??				    % 1
RAM_PSTACK:4020F88D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F890 ??				    % 1
RAM_PSTACK:4020F891 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F894 ??				    % 1
RAM_PSTACK:4020F895 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F898 ??				    % 1
RAM_PSTACK:4020F899 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F89C ??				    % 1
RAM_PSTACK:4020F89D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F8A0 ??				    % 1
RAM_PSTACK:4020F8A1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8A4 ??				    % 1
RAM_PSTACK:4020F8A5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8A8 ??				    % 1
RAM_PSTACK:4020F8A9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8AC ??				    % 1
RAM_PSTACK:4020F8AD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F8B0 ??				    % 1
RAM_PSTACK:4020F8B1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8B4 ??				    % 1
RAM_PSTACK:4020F8B5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8B8 ??				    % 1
RAM_PSTACK:4020F8B9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8BC ??				    % 1
RAM_PSTACK:4020F8BD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F8C0 ??				    % 1
RAM_PSTACK:4020F8C1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8C4 ??				    % 1
RAM_PSTACK:4020F8C5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8C8 ??				    % 1
RAM_PSTACK:4020F8C9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8CC ??				    % 1
RAM_PSTACK:4020F8CD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F8D0 ??				    % 1
RAM_PSTACK:4020F8D1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8D4 ??				    % 1
RAM_PSTACK:4020F8D5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8D8 ??				    % 1
RAM_PSTACK:4020F8D9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8DC ??				    % 1
RAM_PSTACK:4020F8DD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F8E0 ??				    % 1
RAM_PSTACK:4020F8E1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8E4 ??				    % 1
RAM_PSTACK:4020F8E5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8E8 ??				    % 1
RAM_PSTACK:4020F8E9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8EC ??				    % 1
RAM_PSTACK:4020F8ED ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F8F0 ??				    % 1
RAM_PSTACK:4020F8F1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8F4 ??				    % 1
RAM_PSTACK:4020F8F5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8F8 ??				    % 1
RAM_PSTACK:4020F8F9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F8FC ??				    % 1
RAM_PSTACK:4020F8FD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F900 ??				    % 1
RAM_PSTACK:4020F901 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F904 ??				    % 1
RAM_PSTACK:4020F905 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F908 ??				    % 1
RAM_PSTACK:4020F909 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F90C ??				    % 1
RAM_PSTACK:4020F90D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F910 ??				    % 1
RAM_PSTACK:4020F911 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F914 ??				    % 1
RAM_PSTACK:4020F915 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F918 ??				    % 1
RAM_PSTACK:4020F919 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F91C ??				    % 1
RAM_PSTACK:4020F91D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F920 ??				    % 1
RAM_PSTACK:4020F921 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F924 ??				    % 1
RAM_PSTACK:4020F925 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F928 ??				    % 1
RAM_PSTACK:4020F929 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F92C ??				    % 1
RAM_PSTACK:4020F92D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F930 ??				    % 1
RAM_PSTACK:4020F931 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F934 ??				    % 1
RAM_PSTACK:4020F935 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F938 ??				    % 1
RAM_PSTACK:4020F939 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F93C ??				    % 1
RAM_PSTACK:4020F93D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F940 ??				    % 1
RAM_PSTACK:4020F941 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F944 ??				    % 1
RAM_PSTACK:4020F945 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F948 ??				    % 1
RAM_PSTACK:4020F949 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F94C ??				    % 1
RAM_PSTACK:4020F94D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F950 ??				    % 1
RAM_PSTACK:4020F951 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F954 ??				    % 1
RAM_PSTACK:4020F955 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F958 ??				    % 1
RAM_PSTACK:4020F959 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F95C ??				    % 1
RAM_PSTACK:4020F95D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F960 ??				    % 1
RAM_PSTACK:4020F961 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F964 ??				    % 1
RAM_PSTACK:4020F965 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F968 ??				    % 1
RAM_PSTACK:4020F969 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F96C ??				    % 1
RAM_PSTACK:4020F96D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F970 ??				    % 1
RAM_PSTACK:4020F971 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F974 ??				    % 1
RAM_PSTACK:4020F975 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F978 ??				    % 1
RAM_PSTACK:4020F979 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F97C ??				    % 1
RAM_PSTACK:4020F97D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F980 ??				    % 1
RAM_PSTACK:4020F981 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F984 ??				    % 1
RAM_PSTACK:4020F985 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F988 ??				    % 1
RAM_PSTACK:4020F989 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F98C ??				    % 1
RAM_PSTACK:4020F98D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F990 ??				    % 1
RAM_PSTACK:4020F991 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F994 ??				    % 1
RAM_PSTACK:4020F995 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F998 ??				    % 1
RAM_PSTACK:4020F999 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F99C ??				    % 1
RAM_PSTACK:4020F99D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F9A0 ??				    % 1
RAM_PSTACK:4020F9A1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9A4 ??				    % 1
RAM_PSTACK:4020F9A5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9A8 ??				    % 1
RAM_PSTACK:4020F9A9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9AC ??				    % 1
RAM_PSTACK:4020F9AD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F9B0 ??				    % 1
RAM_PSTACK:4020F9B1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9B4 ??				    % 1
RAM_PSTACK:4020F9B5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9B8 ??				    % 1
RAM_PSTACK:4020F9B9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9BC ??				    % 1
RAM_PSTACK:4020F9BD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F9C0 ??				    % 1
RAM_PSTACK:4020F9C1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9C4 ??				    % 1
RAM_PSTACK:4020F9C5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9C8 ??				    % 1
RAM_PSTACK:4020F9C9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9CC ??				    % 1
RAM_PSTACK:4020F9CD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F9D0 ??				    % 1
RAM_PSTACK:4020F9D1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9D4 ??				    % 1
RAM_PSTACK:4020F9D5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9D8 ??				    % 1
RAM_PSTACK:4020F9D9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9DC ??				    % 1
RAM_PSTACK:4020F9DD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F9E0 ??				    % 1
RAM_PSTACK:4020F9E1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9E4 ??				    % 1
RAM_PSTACK:4020F9E5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9E8 ??				    % 1
RAM_PSTACK:4020F9E9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9EC ??				    % 1
RAM_PSTACK:4020F9ED ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020F9F0 ??				    % 1
RAM_PSTACK:4020F9F1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9F4 ??				    % 1
RAM_PSTACK:4020F9F5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9F8 ??				    % 1
RAM_PSTACK:4020F9F9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020F9FC ??				    % 1
RAM_PSTACK:4020F9FD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FA00 ??				    % 1
RAM_PSTACK:4020FA01 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA04 ??				    % 1
RAM_PSTACK:4020FA05 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA08 ??				    % 1
RAM_PSTACK:4020FA09 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA0C ??				    % 1
RAM_PSTACK:4020FA0D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FA10 ??				    % 1
RAM_PSTACK:4020FA11 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA14 ??				    % 1
RAM_PSTACK:4020FA15 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA18 ??				    % 1
RAM_PSTACK:4020FA19 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA1C ??				    % 1
RAM_PSTACK:4020FA1D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FA20 ??				    % 1
RAM_PSTACK:4020FA21 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA24 ??				    % 1
RAM_PSTACK:4020FA25 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA28 ??				    % 1
RAM_PSTACK:4020FA29 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA2C ??				    % 1
RAM_PSTACK:4020FA2D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FA30 ??				    % 1
RAM_PSTACK:4020FA31 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA34 ??				    % 1
RAM_PSTACK:4020FA35 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA38 ??				    % 1
RAM_PSTACK:4020FA39 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA3C ??				    % 1
RAM_PSTACK:4020FA3D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FA40 ??				    % 1
RAM_PSTACK:4020FA41 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA44 ??				    % 1
RAM_PSTACK:4020FA45 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA48 ??				    % 1
RAM_PSTACK:4020FA49 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA4C ??				    % 1
RAM_PSTACK:4020FA4D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FA50 ??				    % 1
RAM_PSTACK:4020FA51 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA54 ??				    % 1
RAM_PSTACK:4020FA55 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA58 ??				    % 1
RAM_PSTACK:4020FA59 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA5C ??				    % 1
RAM_PSTACK:4020FA5D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FA60 ??				    % 1
RAM_PSTACK:4020FA61 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA64 ??				    % 1
RAM_PSTACK:4020FA65 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA68 ??				    % 1
RAM_PSTACK:4020FA69 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA6C ??				    % 1
RAM_PSTACK:4020FA6D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FA70 ??				    % 1
RAM_PSTACK:4020FA71 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA74 ??				    % 1
RAM_PSTACK:4020FA75 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA78 ??				    % 1
RAM_PSTACK:4020FA79 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA7C ??				    % 1
RAM_PSTACK:4020FA7D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FA80 ??				    % 1
RAM_PSTACK:4020FA81 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA84 ??				    % 1
RAM_PSTACK:4020FA85 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA88 ??				    % 1
RAM_PSTACK:4020FA89 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA8C ??				    % 1
RAM_PSTACK:4020FA8D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FA90 ??				    % 1
RAM_PSTACK:4020FA91 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA94 ??				    % 1
RAM_PSTACK:4020FA95 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA98 ??				    % 1
RAM_PSTACK:4020FA99 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FA9C ??				    % 1
RAM_PSTACK:4020FA9D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FAA0 ??				    % 1
RAM_PSTACK:4020FAA1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAA4 ??				    % 1
RAM_PSTACK:4020FAA5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAA8 ??				    % 1
RAM_PSTACK:4020FAA9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAAC ??				    % 1
RAM_PSTACK:4020FAAD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FAB0 ??				    % 1
RAM_PSTACK:4020FAB1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAB4 ??				    % 1
RAM_PSTACK:4020FAB5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAB8 ??				    % 1
RAM_PSTACK:4020FAB9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FABC ??				    % 1
RAM_PSTACK:4020FABD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FAC0 ??				    % 1
RAM_PSTACK:4020FAC1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAC4 ??				    % 1
RAM_PSTACK:4020FAC5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAC8 ??				    % 1
RAM_PSTACK:4020FAC9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FACC ??				    % 1
RAM_PSTACK:4020FACD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FAD0 ??				    % 1
RAM_PSTACK:4020FAD1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAD4 ??				    % 1
RAM_PSTACK:4020FAD5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAD8 ??				    % 1
RAM_PSTACK:4020FAD9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FADC ??				    % 1
RAM_PSTACK:4020FADD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FAE0 ??				    % 1
RAM_PSTACK:4020FAE1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAE4 ??				    % 1
RAM_PSTACK:4020FAE5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAE8 ??				    % 1
RAM_PSTACK:4020FAE9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAEC ??				    % 1
RAM_PSTACK:4020FAED ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FAF0 ??				    % 1
RAM_PSTACK:4020FAF1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAF4 ??				    % 1
RAM_PSTACK:4020FAF5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAF8 ??				    % 1
RAM_PSTACK:4020FAF9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FAFC ??				    % 1
RAM_PSTACK:4020FAFD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FB00 ??				    % 1
RAM_PSTACK:4020FB01 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB04 ??				    % 1
RAM_PSTACK:4020FB05 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB08 ??				    % 1
RAM_PSTACK:4020FB09 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB0C ??				    % 1
RAM_PSTACK:4020FB0D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FB10 ??				    % 1
RAM_PSTACK:4020FB11 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB14 ??				    % 1
RAM_PSTACK:4020FB15 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB18 ??				    % 1
RAM_PSTACK:4020FB19 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB1C ??				    % 1
RAM_PSTACK:4020FB1D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FB20 ??				    % 1
RAM_PSTACK:4020FB21 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB24 ??				    % 1
RAM_PSTACK:4020FB25 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB28 ??				    % 1
RAM_PSTACK:4020FB29 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB2C ??				    % 1
RAM_PSTACK:4020FB2D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FB30 ??				    % 1
RAM_PSTACK:4020FB31 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB34 ??				    % 1
RAM_PSTACK:4020FB35 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB38 ??				    % 1
RAM_PSTACK:4020FB39 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB3C ??				    % 1
RAM_PSTACK:4020FB3D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FB40 ??				    % 1
RAM_PSTACK:4020FB41 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB44 ??				    % 1
RAM_PSTACK:4020FB45 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB48 ??				    % 1
RAM_PSTACK:4020FB49 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB4C ??				    % 1
RAM_PSTACK:4020FB4D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FB50 ??				    % 1
RAM_PSTACK:4020FB51 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB54 ??				    % 1
RAM_PSTACK:4020FB55 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB58 ??				    % 1
RAM_PSTACK:4020FB59 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB5C ??				    % 1
RAM_PSTACK:4020FB5D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FB60 ??				    % 1
RAM_PSTACK:4020FB61 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB64 ??				    % 1
RAM_PSTACK:4020FB65 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB68 ??				    % 1
RAM_PSTACK:4020FB69 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB6C ??				    % 1
RAM_PSTACK:4020FB6D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FB70 ??				    % 1
RAM_PSTACK:4020FB71 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB74 ??				    % 1
RAM_PSTACK:4020FB75 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB78 ??				    % 1
RAM_PSTACK:4020FB79 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB7C ??				    % 1
RAM_PSTACK:4020FB7D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FB80 ??				    % 1
RAM_PSTACK:4020FB81 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB84 ??				    % 1
RAM_PSTACK:4020FB85 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB88 ??				    % 1
RAM_PSTACK:4020FB89 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB8C ??				    % 1
RAM_PSTACK:4020FB8D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FB90 ??				    % 1
RAM_PSTACK:4020FB91 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB94 ??				    % 1
RAM_PSTACK:4020FB95 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB98 ??				    % 1
RAM_PSTACK:4020FB99 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FB9C ??				    % 1
RAM_PSTACK:4020FB9D ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FBA0 ??				    % 1
RAM_PSTACK:4020FBA1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FBA4 ??				    % 1
RAM_PSTACK:4020FBA5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FBA8 ??				    % 1
RAM_PSTACK:4020FBA9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FBAC ??				    % 1
RAM_PSTACK:4020FBAD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FBB0 ??				    % 1
RAM_PSTACK:4020FBB1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FBB4 ??				    % 1
RAM_PSTACK:4020FBB5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FBB8 ??				    % 1
RAM_PSTACK:4020FBB9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FBBC ??				    % 1
RAM_PSTACK:4020FBBD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FBC0 ??				    % 1
RAM_PSTACK:4020FBC1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FBC4 ??				    % 1
RAM_PSTACK:4020FBC5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FBC8 ??				    % 1
RAM_PSTACK:4020FBC9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FBCC ??				    % 1
RAM_PSTACK:4020FBCD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FBD0 ??				    % 1
RAM_PSTACK:4020FBD1 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FBD4 ??				    % 1
RAM_PSTACK:4020FBD5 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FBD8 ??				    % 1
RAM_PSTACK:4020FBD9 ?? ?? ??			    ALIGN 4
RAM_PSTACK:4020FBDC ??				    % 1
RAM_PSTACK:4020FBDD ?? ?? ??			    ALIGN 0x10
RAM_PSTACK:4020FBE0		    ; [BEGIN OF	STACK FRAME security_monitor_call. PRESS KEYPAD	"-" TO COLLAPSE]
RAM_PSTACK:4020FBE0 ?? ?? ?? ??+		    % 0x28
RAM_PSTACK:4020FC08 ?? ??			    % 2
RAM_PSTACK:4020FC08		    ; [END OF STACK FRAME security_monitor_call. PRESS KEYPAD "-" TO COLLAPSE]
RAM_PSTACK:4020FC0A ?? ??			    ALIGN 4
RAM_PSTACK:4020FC0C ?? ?? ?? ??+		    % 0x9C
RAM_PSTACK:4020FCA8 ?? ?? ?? ??	    dword_4020FCA8  % 4							  ; DATA XREF: sub_14948+4o
RAM_PSTACK:4020FCA8											  ; ROM_ORIG:off_14958o ...
RAM_PSTACK:4020FCAC ?? ?? ?? ??	    dword_4020FCAC  % 4							  ; DATA XREF: sub_148C0+34o
RAM_PSTACK:4020FCAC											  ; ROM_ORIG:off_14960o ...
RAM_PSTACK:4020FCAC		    ; RAM_PSTACK    ends
RAM_PSTACK:4020FCAC
RAM_RESERVED:4020FCB0		      ;	===========================================================================
RAM_RESERVED:4020FCB0
RAM_RESERVED:4020FCB0		      ;	Segment	type: Regular
RAM_RESERVED:4020FCB0				      AREA RAM_RESERVED, DATA, ALIGN=0
RAM_RESERVED:4020FCB0				      ;	ORG 0x4020FCB0
RAM_RESERVED:4020FCB0 ?? ?? ?? ??+    dword_4020FCB0  %	0xC						    ; DATA XREF: sub_1671C+1Ao
RAM_RESERVED:4020FCB0 ?? ?? ?? ??+									    ; ROM_ORIG:off_16770o ...
RAM_RESERVED:4020FCBC ?? ??	      byte_4020FCBC   %	2						    ; DATA XREF: usb_something_5+Co
RAM_RESERVED:4020FCBC											    ; usb_something_5+16o ...
RAM_RESERVED:4020FCBE ?? ??	      word_4020FCBE   %	2						    ; DATA XREF: usb_something_7+1Ao
RAM_RESERVED:4020FCBE											    ; ROM:off_4001A7F0o
RAM_RESERVED:4020FCC0 ?? ?? ?? ??+    dword_4020FCC0  %	0x14						    ; DATA XREF: usb_descriptors_parse:loc_4001A67Co
RAM_RESERVED:4020FCC0 ?? ?? ?? ??+									    ; ROM:off_4001A718o ...
RAM_RESERVED:4020FCD4 ?? ?? ?? ??     dword_4020FCD4  %	4						    ; DATA XREF: IRQ_handler+3Co
RAM_RESERVED:4020FCD4											    ; ROM:off_40014A54o
RAM_RESERVED:4020FCD8 ?? ?? ?? ??     dword_4020FCD8  %	4						    ; DATA XREF: IRQ_handlero
RAM_RESERVED:4020FCD8											    ; ROM:off_40014A50o
RAM_RESERVED:4020FCDC ?? ?? ?? ??     dword_4020FCDC  %	4						    ; DATA XREF: sub_15BBCo
RAM_RESERVED:4020FCDC											    ; sub_15BBC+2r ...
RAM_RESERVED:4020FCE0 ?? ?? ?? ??     dword_4020FCE0  %	4						    ; DATA XREF: uart_do_something_1+8o
RAM_RESERVED:4020FCE0											    ; ROM:off_40018444o ...
RAM_RESERVED:4020FCE4 ?? ?? ?? ??     dword_4020FCE4  %	4						    ; DATA XREF: uart_3_IRQ_handler+6o
RAM_RESERVED:4020FCE4											    ; uart_set_DLH_REG+8o
RAM_RESERVED:4020FCE8 ?? ??	      byte_4020FCE8   %	2						    ; DATA XREF: uart_do_something_1+Co
RAM_RESERVED:4020FCE8											    ; uart_set_baud_rate+Ao
RAM_RESERVED:4020FCEA ?? ??	      word_4020FCEA   %	2						    ; DATA XREF: uart_do_something_1+14o
RAM_RESERVED:4020FCEA											    ; uart_3_stop+6o ...
RAM_RESERVED:4020FCEC ?? ?? ?? ??     dword_4020FCEC  %	4						    ; DATA XREF: something_with_undocumented_L4_32Kb_memory_2+4o
RAM_RESERVED:4020FCEC											    ; something_with_undocumented_L4_32Kb_memory_2+Ew ...
RAM_RESERVED:4020FCF0 ?? ??	      byte_4020FCF0   %	2						    ; DATA XREF: something_with_undocumented_L4_32Kb_memory_4+2Ao
RAM_RESERVED:4020FCF0											    ; something_with_undocumented_L4_32Kb_memory_4+36o	...
RAM_RESERVED:4020FCF2 ?? ??	      word_4020FCF2   %	2						    ; DATA XREF: something_with_undocumented_L4_32Kb_memory_4+18o
RAM_RESERVED:4020FCF2											    ; something_with_undocumented_L4_32Kb_memory_4+24o	...
RAM_RESERVED:4020FCF4 ?? ?? ?? ??     dword_4020FCF4  %	4						    ; DATA XREF: something_with_undocumented_L4_32Kb_memory_4+Co
RAM_RESERVED:4020FCF8 ?? ?? ?? ??     dword_4020FCF8  %	4						    ; DATA XREF: something_with_undocumented_L4_32Kb_memory_4+8o
RAM_RESERVED:4020FCF8											    ; something_with_undocumented_L4_32Kb_memory_4+42o	...
RAM_RESERVED:4020FCFC ?? ?? ?? ??     dword_4020FCFC  %	4						    ; DATA XREF: something_with_undocumented_L4_32Kb_memory_2+Co
RAM_RESERVED:4020FD00 ?? ?? ?? ??     dword_4020FD00  %	4						    ; DATA XREF: something_with_undocumented_L4_32Kb_memory_2+8o
RAM_RESERVED:4020FD04 ?? ?? ?? ??     dword_4020FD04  %	4						    ; DATA XREF: something_with_undocumented_L4_32Kb_memory_4+2Eo
RAM_RESERVED:4020FD04											    ; something_with_undocumented_L4_32Kb_memory_4+4Co
RAM_RESERVED:4020FD08 ?? ?? ?? ??     dword_4020FD08  %	4						    ; DATA XREF: usb_stopo
RAM_RESERVED:4020FD08											    ; usb_stop+6w ...
RAM_RESERVED:4020FD0C ?? ?? ?? ??     dword_4020FD0C  %	4						    ; DATA XREF: usb_stop+8o
RAM_RESERVED:4020FD0C											    ; usb_start+14o ...
RAM_RESERVED:4020FD10 ?? ?? ?? ??     dword_4020FD10  %	4						    ; DATA XREF: usb_stop+Ao
RAM_RESERVED:4020FD10											    ; usb_start+16o ...
RAM_RESERVED:4020FD14 ?? ?? ?? ??     dword_4020FD14  %	4						    ; DATA XREF: usb_stop+Co
RAM_RESERVED:4020FD14											    ; usb_start+18o ...
RAM_RESERVED:4020FD18 ?? ?? ?? ??     dword_4020FD18  %	4						    ; DATA XREF: usb_stop+Eo
RAM_RESERVED:4020FD18											    ; usb_start+1Ao ...
RAM_RESERVED:4020FD1C ?? ?? ?? ??     dword_4020FD1C  %	4						    ; DATA XREF: usb_stop+10o
RAM_RESERVED:4020FD1C											    ; usb_start+1Co ...
RAM_RESERVED:4020FD20 ?? ?? ?? ??     dword_4020FD20  %	4						    ; DATA XREF: usb_start+3Eo
RAM_RESERVED:4020FD24 ?? ?? ?? ??     dword_4020FD24  %	4						    ; DATA XREF: usb_start+44o
RAM_RESERVED:4020FD28 ?? ?? ?? ??+    dword_4020FD28  %	0x30						    ; DATA XREF: sub_1671Co
RAM_RESERVED:4020FD28 ?? ?? ?? ??+									    ; ROM_ORIG:off_1676Co ...
RAM_RESERVED:4020FD58 ?? ?? ?? ??+    dword_4020FD58  %	8						    ; DATA XREF: sub_18260+26o
RAM_RESERVED:4020FD58 ?? ?? ?? ??									    ; sub_18260+28w ...
RAM_RESERVED:4020FD60 ?? ?? ?? ??     dword_4020FD60  %	4						    ; DATA XREF: sub_1695C+2o
RAM_RESERVED:4020FD60											    ; sub_1695C+4r ...
RAM_RESERVED:4020FD64 ?? ?? ?? ??+    dword_4020FD64  %	0x20						    ; DATA XREF: sub_169B8+4o
RAM_RESERVED:4020FD64 ?? ?? ?? ??+									    ; ROM_ORIG:off_16A00o ...
RAM_RESERVED:4020FD84 ??	      byte_4020FD84   %	1						    ; DATA XREF: usb_start+50o
RAM_RESERVED:4020FD84											    ; usb_start:loc_4001855Ar ...
RAM_RESERVED:4020FD85 ?? ??	      byte_4020FD85   %	2						    ; DATA XREF: usb_do_something_2+70o
RAM_RESERVED:4020FD87 ??	      byte_4020FD87   %	1						    ; DATA XREF: usb_do_something_2+1Eo
RAM_RESERVED:4020FD88 ?? ??	      byte_4020FD88   %	2						    ; DATA XREF: usb_do_something_2+20o
RAM_RESERVED:4020FD8A ??	      byte_4020FD8A   %	1						    ; DATA XREF: usb_something_0+4o
RAM_RESERVED:4020FD8A											    ; usb_something_0+8w ...
RAM_RESERVED:4020FD8B ??	      byte_4020FD8B   %	1						    ; DATA XREF: usb_something_0+Ao
RAM_RESERVED:4020FD8B											    ; sub_4001A934+Eo
RAM_RESERVED:4020FD8C ?? ??	      byte_4020FD8C   %	2						    ; DATA XREF: usb_something_0+18o
RAM_RESERVED:4020FD8E ?? ??	      word_4020FD8E   %	2						    ; DATA XREF: usb_something_0+24o
RAM_RESERVED:4020FD90 ?? ?? ?? ??     dword_4020FD90  %	4						    ; DATA XREF: usb_something_0+32o
RAM_RESERVED:4020FD94 ?? ?? ?? ??     dword_4020FD94  %	4						    ; DATA XREF: usb_something_2_0+Ao
RAM_RESERVED:4020FD94											    ; usb_something_2_0:loc_4001A490r ...
RAM_RESERVED:4020FD98 ?? ?? ?? ??     dword_4020FD98  %	4						    ; DATA XREF: process_usb_descriptors+42o
RAM_RESERVED:4020FD9C ?? ?? ?? ??     dword_4020FD9C  %	4						    ; DATA XREF: usb_something_9+8o
RAM_RESERVED:4020FD9C											    ; process_usb_descriptors+46o
RAM_RESERVED:4020FDA0 ?? ?? ?? ??+    dword_4020FDA0  %	0x10						    ; DATA XREF: sub_14FCCo
RAM_RESERVED:4020FDA0 ?? ?? ?? ??+									    ; ROM_ORIG:off_14FD4o ...
RAM_RESERVED:4020FDB0 ?? ?? ?? ??+    dword_4020FDB0  %	0x10						    ; DATA XREF: sub_14F9Co
RAM_RESERVED:4020FDB0 ?? ?? ?? ??+									    ; ROM_ORIG:off_14FA8o ...
RAM_RESERVED:4020FDC0 ?? ?? ?? ??+    dword_4020FDC0  %	0x1F0						    ; DATA XREF: sub_14FACo
RAM_RESERVED:4020FDC0 ?? ?? ?? ??+									    ; ROM_ORIG:off_14FB8o ...
RAM_RESERVED:4020FDC0 ?? ?? ?? ??+    ;	RAM_RESERVED  ends
RAM_RESERVED:4020FDC0 ?? ?? ?? ??+
RAM_TRACING:4020FFB0		     ; ===========================================================================
RAM_TRACING:4020FFB0
RAM_TRACING:4020FFB0		     ; Segment type: Regular
RAM_TRACING:4020FFB0				     AREA RAM_TRACING, DATA, ALIGN=0
RAM_TRACING:4020FFB0				     ; ORG 0x4020FFB0
RAM_TRACING:4020FFB0 ??	?? ?? ??     memory_buffer   % 4						   ; DATA XREF:	sub_14830+38o
RAM_TRACING:4020FFB0											   ; sub_14830:loc_1487Co ...
RAM_TRACING:4020FFB4 ??	?? ?? ??     dword_4020FFB4  % 4						   ; DATA XREF:	sub_14830+58o
RAM_TRACING:4020FFB4											   ; sub_161E8+6o ...
RAM_TRACING:4020FFB8 ??	?? ?? ??     dword_4020FFB8  % 4						   ; DATA XREF:	sub_14830+64o
RAM_TRACING:4020FFB8											   ; sub_14830+68w ...
RAM_TRACING:4020FFBC ??	?? ?? ??     dword_4020FFBC  % 4						   ; DATA XREF:	sub_14830+14o
RAM_TRACING:4020FFBC											   ; sub_14830+1Cw ...
RAM_TRACING:4020FFC0 ??	?? ?? ??+    dword_4020FFC0  % 8						   ; DATA XREF:	sub_14830+20o
RAM_TRACING:4020FFC0 ??	?? ?? ??									   ; prepare_tracing_data+20o
RAM_TRACING:4020FFC0		     ; RAM_TRACING   ends
RAM_TRACING:4020FFC0
RAM_EXCEPTIONS:4020FFC8			; ===========================================================================
RAM_EXCEPTIONS:4020FFC8
RAM_EXCEPTIONS:4020FFC8			; Segment type:	Regular
RAM_EXCEPTIONS:4020FFC8					AREA RAM_EXCEPTIONS, DATA, ALIGN=0
RAM_EXCEPTIONS:4020FFC8					; ORG 0x4020FFC8
RAM_EXCEPTIONS:4020FFC8	?? ?? ?? ??	exceptions_in_ram % 4						      ;	CODE XREF: ROM_ORIG:14004j
RAM_EXCEPTIONS:4020FFC8											      ;	rom_exception+4j
RAM_EXCEPTIONS:4020FFC8											      ;	DATA XREF: ...
RAM_EXCEPTIONS:4020FFCC	?? ?? ?? ??	dword_4020FFCC	% 4						      ;	CODE XREF: ROM_ORIG:14008j
RAM_EXCEPTIONS:4020FFCC											      ;	rom_exception+8j
RAM_EXCEPTIONS:4020FFCC											      ;	DATA XREF: ...
RAM_EXCEPTIONS:4020FFD0	?? ?? ?? ??	dword_4020FFD0	% 4						      ;	CODE XREF: ROM_ORIG:1400Cj
RAM_EXCEPTIONS:4020FFD0											      ;	rom_exception+Cj
RAM_EXCEPTIONS:4020FFD0											      ;	DATA XREF: ...
RAM_EXCEPTIONS:4020FFD4	?? ?? ?? ??	dword_4020FFD4	% 4						      ;	CODE XREF: ROM_ORIG:14010j
RAM_EXCEPTIONS:4020FFD4											      ;	rom_exception+10j
RAM_EXCEPTIONS:4020FFD4											      ;	DATA XREF: ...
RAM_EXCEPTIONS:4020FFD8	?? ?? ?? ??	dword_4020FFD8	% 4						      ;	CODE XREF: ROM_ORIG:14014j
RAM_EXCEPTIONS:4020FFD8											      ;	rom_exception+14j
RAM_EXCEPTIONS:4020FFD8											      ;	DATA XREF: ...
RAM_EXCEPTIONS:4020FFDC	?? ?? ?? ??	dword_4020FFDC	% 4						      ;	CODE XREF: ROM_ORIG:14018j
RAM_EXCEPTIONS:4020FFDC											      ;	rom_exception+18j
RAM_EXCEPTIONS:4020FFDC											      ;	DATA XREF: ...
RAM_EXCEPTIONS:4020FFE0	?? ?? ?? ??+	dword_4020FFE0	% 0x1C						      ;	CODE XREF: ROM_ORIG:1401Cj
RAM_EXCEPTIONS:4020FFE0	?? ?? ?? ??+									      ;	rom_exception+1Cj
RAM_EXCEPTIONS:4020FFE0	?? ?? ?? ??+									      ;	DATA XREF: ...
RAM_EXCEPTIONS:4020FFFC	?? ?? ??			% 3
RAM_EXCEPTIONS:4020FFFC			; RAM_EXCEPTIONS ends
RAM_EXCEPTIONS:4020FFFC
SCM:48002000		     ; ===========================================================================
SCM:48002000
SCM:48002000		     ; Segment type: Regular
SCM:48002000				     AREA SCM, DATA, ABS
SCM:48002000				     ORG 0x48002000
SCM:48002000 ??		     OMAP3430_reg_CONTROL_REVISION % 1					   ; DATA XREF:	sub_14360+58o
SCM:48002000											   ; ROM_ORIG:off_14704o ...
SCM:48002000											   ; Control module revision
SCM:48002001 ??				     % 1
SCM:48002002 ??				     % 1
SCM:48002003 ??				     % 1
SCM:48002004 ??				     % 1
SCM:48002005 ??				     % 1
SCM:48002006 ??				     % 1
SCM:48002007 ??				     % 1
SCM:48002008 ??				     % 1
SCM:48002009 ??				     % 1
SCM:4800200A ??				     % 1
SCM:4800200B ??				     % 1
SCM:4800200C ??				     % 1
SCM:4800200D ??				     % 1
SCM:4800200E ??				     % 1
SCM:4800200F ??				     % 1
SCM:48002010 ??		     OMAP3430_reg_CONTROL_SYSCONFIG % 1					   ; Set various parameters relative to	the Idle mode of the Control module
SCM:48002011 ??				     % 1
SCM:48002012 ??				     % 1
SCM:48002013 ??				     % 1
SCM:48002014 ??				     % 1
SCM:48002015 ??				     % 1
SCM:48002016 ??				     % 1
SCM:48002017 ??				     % 1
SCM:48002018 ??				     % 1
SCM:48002019 ??				     % 1
SCM:4800201A ??				     % 1
SCM:4800201B ??				     % 1
SCM:4800201C ??				     % 1
SCM:4800201D ??				     % 1
SCM:4800201E ??				     % 1
SCM:4800201F ??				     % 1
SCM:48002020 ??				     % 1
SCM:48002021 ??				     % 1
SCM:48002022 ??				     % 1
SCM:48002023 ??				     % 1
SCM:48002024 ??				     % 1
SCM:48002025 ??				     % 1
SCM:48002026 ??				     % 1
SCM:48002027 ??				     % 1
SCM:48002028 ??				     % 1
SCM:48002029 ??				     % 1
SCM:4800202A ??				     % 1
SCM:4800202B ??				     % 1
SCM:4800202C ??				     % 1
SCM:4800202D ??				     % 1
SCM:4800202E ??				     % 1
SCM:4800202F ??				     % 1
SCM:48002030 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D0 % 1
SCM:48002031 ??				     % 1
SCM:48002032 ??				     % 1
SCM:48002033 ??				     % 1
SCM:48002034 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D2 % 1
SCM:48002035 ??				     % 1
SCM:48002036 ??				     % 1
SCM:48002037 ??				     % 1
SCM:48002038 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D4 % 1
SCM:48002039 ??				     % 1
SCM:4800203A ??				     % 1
SCM:4800203B ??				     % 1
SCM:4800203C ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D6 % 1
SCM:4800203D ??				     % 1
SCM:4800203E ??				     % 1
SCM:4800203F ??				     % 1
SCM:48002040 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D8 % 1
SCM:48002041 ??				     % 1
SCM:48002042 ??				     % 1
SCM:48002043 ??				     % 1
SCM:48002044 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D10 % 1
SCM:48002045 ??				     % 1
SCM:48002046 ??				     % 1
SCM:48002047 ??				     % 1
SCM:48002048 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D12 % 1
SCM:48002049 ??				     % 1
SCM:4800204A ??				     % 1
SCM:4800204B ??				     % 1
SCM:4800204C ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D14 % 1
SCM:4800204D ??				     % 1
SCM:4800204E ??				     % 1
SCM:4800204F ??				     % 1
SCM:48002050 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D16 % 1
SCM:48002051 ??				     % 1
SCM:48002052 ??				     % 1
SCM:48002053 ??				     % 1
SCM:48002054 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D18 % 1
SCM:48002055 ??				     % 1
SCM:48002056 ??				     % 1
SCM:48002057 ??				     % 1
SCM:48002058 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D20 % 1
SCM:48002059 ??				     % 1
SCM:4800205A ??				     % 1
SCM:4800205B ??				     % 1
SCM:4800205C ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D22 % 1
SCM:4800205D ??				     % 1
SCM:4800205E ??				     % 1
SCM:4800205F ??				     % 1
SCM:48002060 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D24 % 1
SCM:48002061 ??				     % 1
SCM:48002062 ??				     % 1
SCM:48002063 ??				     % 1
SCM:48002064 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D26 % 1
SCM:48002065 ??				     % 1
SCM:48002066 ??				     % 1
SCM:48002067 ??				     % 1
SCM:48002068 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D28 % 1
SCM:48002069 ??				     % 1
SCM:4800206A ??				     % 1
SCM:4800206B ??				     % 1
SCM:4800206C ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_D30 % 1
SCM:4800206D ??				     % 1
SCM:4800206E ??				     % 1
SCM:4800206F ??				     % 1
SCM:48002070 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_CLK % 1
SCM:48002071 ??				     % 1
SCM:48002072 ??				     % 1
SCM:48002073 ??				     % 1
SCM:48002074 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_DQS1 % 1
SCM:48002075 ??				     % 1
SCM:48002076 ??				     % 1
SCM:48002077 ??				     % 1
SCM:48002078 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_DQS3 % 1
SCM:48002079 ??				     % 1
SCM:4800207A ??				     % 1
SCM:4800207B ??				     % 1
SCM:4800207C ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_A2 % 1
SCM:4800207D ??				     % 1
SCM:4800207E ??				     % 1
SCM:4800207F ??				     % 1
SCM:48002080 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_A4 % 1
SCM:48002081 ??				     % 1
SCM:48002082 ??				     % 1
SCM:48002083 ??				     % 1
SCM:48002084 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_A6 % 1
SCM:48002085 ??				     % 1
SCM:48002086 ??				     % 1
SCM:48002087 ??				     % 1
SCM:48002088 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_A8 % 1
SCM:48002089 ??				     % 1
SCM:4800208A ??				     % 1
SCM:4800208B ??				     % 1
SCM:4800208C ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_A10 % 1				   ; DATA XREF:	sub_14570+46o
SCM:4800208C											   ; sub_14570+48o ...
SCM:4800208D ??				     % 1
SCM:4800208E ??				     % 1
SCM:4800208F ??				     % 1
SCM:48002090 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_D1 % 1
SCM:48002091 ??				     % 1
SCM:48002092 ??				     % 1
SCM:48002093 ??				     % 1
SCM:48002094 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_D3 % 1
SCM:48002095 ??				     % 1
SCM:48002096 ??				     % 1
SCM:48002097 ??				     % 1
SCM:48002098 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_D5 % 1
SCM:48002099 ??				     % 1
SCM:4800209A ??				     % 1
SCM:4800209B ??				     % 1
SCM:4800209C ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_D7 % 1				   ; DATA XREF:	sub_14504:loc_14512o
SCM:4800209C											   ; sub_14504+10o ...
SCM:4800209D ??				     % 1
SCM:4800209E ??				     % 1
SCM:4800209F ??				     % 1
SCM:480020A0 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_D9 % 1
SCM:480020A1 ??				     % 1
SCM:480020A2 ??				     % 1
SCM:480020A3 ??				     % 1
SCM:480020A4 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_D11 % 1
SCM:480020A5 ??				     % 1
SCM:480020A6 ??				     % 1
SCM:480020A7 ??				     % 1
SCM:480020A8 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_D13 % 1
SCM:480020A9 ??				     % 1
SCM:480020AA ??				     % 1
SCM:480020AB ??				     % 1
SCM:480020AC ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_D15 % 1
SCM:480020AD ??				     % 1
SCM:480020AE ??				     % 1
SCM:480020AF ??				     % 1
SCM:480020B0 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_NCS1 % 1
SCM:480020B1 ??				     % 1
SCM:480020B2 ??				     % 1
SCM:480020B3 ??				     % 1
SCM:480020B4 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_NCS3 % 1
SCM:480020B5 ??				     % 1
SCM:480020B6 ??				     % 1
SCM:480020B7 ??				     % 1
SCM:480020B8 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_NCS5 % 1
SCM:480020B9 ??				     % 1
SCM:480020BA ??				     % 1
SCM:480020BB ??				     % 1
SCM:480020BC ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_NCS7 % 1
SCM:480020BD ??				     % 1
SCM:480020BE ??				     % 1
SCM:480020BF ??				     % 1
SCM:480020C0 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_NADV_ALE	% 1
SCM:480020C1 ??				     % 1
SCM:480020C2 ??				     % 1
SCM:480020C3 ??				     % 1
SCM:480020C4 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_NWE % 1
SCM:480020C5 ??				     % 1
SCM:480020C6 ??				     % 1
SCM:480020C7 ??				     % 1
SCM:480020C8 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_NBE1 % 1
SCM:480020C9 ??				     % 1
SCM:480020CA ??				     % 1
SCM:480020CB ??				     % 1
SCM:480020CC ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_WAIT0 % 1
SCM:480020CD ??				     % 1
SCM:480020CE ??				     % 1
SCM:480020CF ??				     % 1
SCM:480020D0 ??		     OMAP3430_reg_CONTROL_PADCONF_GPMC_WAIT2 % 1
SCM:480020D1 ??				     % 1
SCM:480020D2 ??				     % 1
SCM:480020D3 ??				     % 1
SCM:480020D4 ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_PCLK % 1
SCM:480020D5 ??				     % 1
SCM:480020D6 ??				     % 1
SCM:480020D7 ??				     % 1
SCM:480020D8 ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_VSYNC % 1
SCM:480020D9 ??				     % 1
SCM:480020DA ??				     % 1
SCM:480020DB ??				     % 1
SCM:480020DC ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_DATA0 % 1
SCM:480020DD ??				     % 1
SCM:480020DE ??				     % 1
SCM:480020DF ??				     % 1
SCM:480020E0 ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_DATA2 % 1
SCM:480020E1 ??				     % 1
SCM:480020E2 ??				     % 1
SCM:480020E3 ??				     % 1
SCM:480020E4 ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_DATA4 % 1
SCM:480020E5 ??				     % 1
SCM:480020E6 ??				     % 1
SCM:480020E7 ??				     % 1
SCM:480020E8 ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_DATA6 % 1
SCM:480020E9 ??				     % 1
SCM:480020EA ??				     % 1
SCM:480020EB ??				     % 1
SCM:480020EC ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_DATA8 % 1
SCM:480020ED ??				     % 1
SCM:480020EE ??				     % 1
SCM:480020EF ??				     % 1
SCM:480020F0 ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_DATA10 % 1
SCM:480020F1 ??				     % 1
SCM:480020F2 ??				     % 1
SCM:480020F3 ??				     % 1
SCM:480020F4 ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_DATA12 % 1
SCM:480020F5 ??				     % 1
SCM:480020F6 ??				     % 1
SCM:480020F7 ??				     % 1
SCM:480020F8 ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_DATA14 % 1
SCM:480020F9 ??				     % 1
SCM:480020FA ??				     % 1
SCM:480020FB ??				     % 1
SCM:480020FC ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_DATA16 % 1
SCM:480020FD ??				     % 1
SCM:480020FE ??				     % 1
SCM:480020FF ??				     % 1
SCM:48002100 ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_DATA18 % 1
SCM:48002101 ??				     % 1
SCM:48002102 ??				     % 1
SCM:48002103 ??				     % 1
SCM:48002104 ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_DATA20 % 1
SCM:48002105 ??				     % 1
SCM:48002106 ??				     % 1
SCM:48002107 ??				     % 1
SCM:48002108 ??		     OMAP3430_reg_CONTROL_PADCONF_DSS_DATA22 % 1
SCM:48002109 ??				     % 1
SCM:4800210A ??				     % 1
SCM:4800210B ??				     % 1
SCM:4800210C ??		     OMAP3430_reg_CONTROL_PADCONF_CAM_HS % 1
SCM:4800210D ??				     % 1
SCM:4800210E ??				     % 1
SCM:4800210F ??				     % 1
SCM:48002110 ??		     OMAP3430_reg_CONTROL_PADCONF_CAM_XCLKA % 1
SCM:48002111 ??				     % 1
SCM:48002112 ??				     % 1
SCM:48002113 ??				     % 1
SCM:48002114 ??		     OMAP3430_reg_CONTROL_PADCONF_CAM_FLD % 1
SCM:48002115 ??				     % 1
SCM:48002116 ??				     % 1
SCM:48002117 ??				     % 1
SCM:48002118 ??		     OMAP3430_reg_CONTROL_PADCONF_CAM_D1 % 1
SCM:48002119 ??				     % 1
SCM:4800211A ??				     % 1
SCM:4800211B ??				     % 1
SCM:4800211C ??		     OMAP3430_reg_CONTROL_PADCONF_CAM_D3 % 1
SCM:4800211D ??				     % 1
SCM:4800211E ??				     % 1
SCM:4800211F ??				     % 1
SCM:48002120 ??		     OMAP3430_reg_CONTROL_PADCONF_CAM_D5 % 1
SCM:48002121 ??				     % 1
SCM:48002122 ??				     % 1
SCM:48002123 ??				     % 1
SCM:48002124 ??		     OMAP3430_reg_CONTROL_PADCONF_CAM_D7 % 1
SCM:48002125 ??				     % 1
SCM:48002126 ??				     % 1
SCM:48002127 ??				     % 1
SCM:48002128 ??		     OMAP3430_reg_CONTROL_PADCONF_CAM_D9 % 1
SCM:48002129 ??				     % 1
SCM:4800212A ??				     % 1
SCM:4800212B ??				     % 1
SCM:4800212C ??		     OMAP3430_reg_CONTROL_PADCONF_CAM_D11 % 1
SCM:4800212D ??				     % 1
SCM:4800212E ??				     % 1
SCM:4800212F ??				     % 1
SCM:48002130 ??		     OMAP3430_reg_CONTROL_PADCONF_CAM_WEN % 1
SCM:48002131 ??				     % 1
SCM:48002132 ??				     % 1
SCM:48002133 ??				     % 1
SCM:48002134 ??		     OMAP3430_reg_CONTROL_PADCONF_CSI2_DX0 % 1
SCM:48002135 ??				     % 1
SCM:48002136 ??				     % 1
SCM:48002137 ??				     % 1
SCM:48002138 ??		     OMAP3430_reg_CONTROL_PADCONF_CSI2_DX1 % 1
SCM:48002139 ??				     % 1
SCM:4800213A ??				     % 1
SCM:4800213B ??				     % 1
SCM:4800213C ??		     OMAP3430_reg_CONTROL_PADCONF_MCBSP2_FSX % 1
SCM:4800213D ??				     % 1
SCM:4800213E ??				     % 1
SCM:4800213F ??				     % 1
SCM:48002140 ??		     OMAP3430_reg_CONTROL_PADCONF_MCBSP2_DR % 1
SCM:48002141 ??				     % 1
SCM:48002142 ??				     % 1
SCM:48002143 ??				     % 1
SCM:48002144 ??		     OMAP3430_reg_CONTROL_PADCONF_MMC1_CLK % 1				   ; DATA XREF:	sub_16438+C6o
SCM:48002144											   ; sub_16438+D2o ...
SCM:48002145 ??				     % 1
SCM:48002146 ??				     % 1
SCM:48002147 ??				     % 1
SCM:48002148 ??		     OMAP3430_reg_CONTROL_PADCONF_MMC1_DAT0 % 1
SCM:48002149 ??				     % 1
SCM:4800214A ??				     % 1
SCM:4800214B ??				     % 1
SCM:4800214C ??		     OMAP3430_reg_CONTROL_PADCONF_MMC1_DAT2 % 1
SCM:4800214D ??				     % 1
SCM:4800214E ??				     % 1
SCM:4800214F ??				     % 1
SCM:48002150 ??		     OMAP3430_reg_CONTROL_PADCONF_MMC1_DAT4 % 1
SCM:48002151 ??				     % 1
SCM:48002152 ??				     % 1
SCM:48002153 ??				     % 1
SCM:48002154 ??		     OMAP3430_reg_CONTROL_PADCONF_MMC1_DAT6 % 1
SCM:48002155 ??				     % 1
SCM:48002156 ??				     % 1
SCM:48002157 ??				     % 1
SCM:48002158 ??		     OMAP3430_reg_CONTROL_PADCONF_MMC2_CLK % 1				   ; DATA XREF:	sub_16438+13Ao
SCM:48002158											   ; sub_16438+146o ...
SCM:48002159 ??				     % 1
SCM:4800215A ??				     % 1
SCM:4800215B ??				     % 1
SCM:4800215C ??		     OMAP3430_reg_CONTROL_PADCONF_MMC2_DAT0 % 1
SCM:4800215D ??				     % 1
SCM:4800215E ??				     % 1
SCM:4800215F ??				     % 1
SCM:48002160 ??		     OMAP3430_reg_CONTROL_PADCONF_MMC2_DAT2 % 1
SCM:48002161 ??				     % 1
SCM:48002162 ??				     % 1
SCM:48002163 ??				     % 1
SCM:48002164 ??		     OMAP3430_reg_CONTROL_PADCONF_MMC2_DAT4 % 1
SCM:48002165 ??				     % 1
SCM:48002166 ??				     % 1
SCM:48002167 ??				     % 1
SCM:48002168 ??		     OMAP3430_reg_CONTROL_PADCONF_MMC2_DAT6 % 1
SCM:48002169 ??				     % 1
SCM:4800216A ??				     % 1
SCM:4800216B ??				     % 1
SCM:4800216C ??		     OMAP3430_reg_CONTROL_PADCONF_MCBSP3_DX % 1
SCM:4800216D ??				     % 1
SCM:4800216E ??				     % 1
SCM:4800216F ??				     % 1
SCM:48002170 ??		     OMAP3430_reg_CONTROL_PADCONF_MCBSP3_CLKX %	1
SCM:48002171 ??				     % 1
SCM:48002172 ??				     % 1
SCM:48002173 ??				     % 1
SCM:48002174 ??		     OMAP3430_reg_CONTROL_PADCONF_UART2_CTS % 1
SCM:48002175 ??				     % 1
SCM:48002176 ??				     % 1
SCM:48002177 ??				     % 1
SCM:48002178 ??		     OMAP3430_reg_CONTROL_PADCONF_UART2_TX % 1
SCM:48002179 ??				     % 1
SCM:4800217A ??				     % 1
SCM:4800217B ??				     % 1
SCM:4800217C ??		     OMAP3430_reg_CONTROL_PADCONF_UART1_TX % 1
SCM:4800217D ??				     % 1
SCM:4800217E ??				     % 1
SCM:4800217F ??				     % 1
SCM:48002180 ??		     OMAP3430_reg_CONTROL_PADCONF_UART1_CTS % 1
SCM:48002181 ??				     % 1
SCM:48002182 ??				     % 1
SCM:48002183 ??				     % 1
SCM:48002184 ??		     OMAP3430_reg_CONTROL_PADCONF_MCBSP4_CLKX %	1
SCM:48002185 ??				     % 1
SCM:48002186 ??				     % 1
SCM:48002187 ??				     % 1
SCM:48002188 ??		     OMAP3430_reg_CONTROL_PADCONF_MCBSP4_DX % 1
SCM:48002189 ??				     % 1
SCM:4800218A ??				     % 1
SCM:4800218B ??				     % 1
SCM:4800218C ??		     OMAP3430_reg_CONTROL_PADCONF_MCBSP1_CLKR %	1
SCM:4800218D ??				     % 1
SCM:4800218E ??				     % 1
SCM:4800218F ??				     % 1
SCM:48002190 ??		     OMAP3430_reg_CONTROL_PADCONF_MCBSP1_DX % 1
SCM:48002191 ??				     % 1
SCM:48002192 ??				     % 1
SCM:48002193 ??				     % 1
SCM:48002194 ??		     OMAP3430_reg_CONTROL_PADCONF_MCBSP_CLKS % 1
SCM:48002195 ??				     % 1
SCM:48002196 ??				     % 1
SCM:48002197 ??				     % 1
SCM:48002198 ??		     OMAP3430_reg_CONTROL_PADCONF_MCBSP1_CLKX %	1
SCM:48002199 ??				     % 1
SCM:4800219A ??				     % 1
SCM:4800219B ??				     % 1
SCM:4800219C ??		     OMAP3430_reg_CONTROL_PADCONF_UART3_RTS_SD % 1
SCM:4800219D ??				     % 1
SCM:4800219E ??		     unk_4800219E    % 1						   ; DATA XREF:	sub_16438+20o
SCM:4800219E											   ; sub_40016438+20o
SCM:4800219F ??				     % 1
SCM:480021A0 ??		     OMAP3430_reg_CONTROL_PADCONF_UART3_TX_IRTX	% 1			   ; DATA XREF:	sub_16438+26o
SCM:480021A0											   ; sub_40016438+26o
SCM:480021A1 ??				     % 1
SCM:480021A2 ??		     unk_480021A2    % 1						   ; DATA XREF:	sub_16438+90o
SCM:480021A2											   ; sub_16438+92o ...
SCM:480021A3 ??				     % 1
SCM:480021A4 ??		     OMAP3430_reg_CONTROL_PADCONF_HSUSB0_STP % 1
SCM:480021A5 ??				     % 1
SCM:480021A6 ??				     % 1
SCM:480021A7 ??				     % 1
SCM:480021A8 ??		     OMAP3430_reg_CONTROL_PADCONF_HSUSB0_NXT % 1
SCM:480021A9 ??				     % 1
SCM:480021AA ??				     % 1
SCM:480021AB ??				     % 1
SCM:480021AC ??		     OMAP3430_reg_CONTROL_PADCONF_HSUSB0_DATA1 % 1
SCM:480021AD ??				     % 1
SCM:480021AE ??				     % 1
SCM:480021AF ??				     % 1
SCM:480021B0 ??		     OMAP3430_reg_CONTROL_PADCONF_HSUSB0_DATA3 % 1
SCM:480021B1 ??				     % 1
SCM:480021B2 ??				     % 1
SCM:480021B3 ??				     % 1
SCM:480021B4 ??		     OMAP3430_reg_CONTROL_PADCONF_HSUSB0_DATA5 % 1
SCM:480021B5 ??				     % 1
SCM:480021B6 ??				     % 1
SCM:480021B7 ??				     % 1
SCM:480021B8 ??		     OMAP3430_reg_CONTROL_PADCONF_HSUSB0_DATA7 % 1
SCM:480021B9 ??				     % 1
SCM:480021BA ??		     unk_480021BA    % 1						   ; DATA XREF:	sub_165E4o
SCM:480021BA											   ; sub_165E4+8w ...
SCM:480021BB ??				     % 1
SCM:480021BC ??		     OMAP3430_reg_CONTROL_PADCONF_I2C1_SDA % 1				   ; DATA XREF:	sub_165E4+6o
SCM:480021BC											   ; something_with_i2c1+6o
SCM:480021BD ??				     % 1
SCM:480021BE ??				     % 1
SCM:480021BF ??				     % 1
SCM:480021C0 ??		     OMAP3430_reg_CONTROL_PADCONF_I2C2_SDA % 1
SCM:480021C1 ??				     % 1
SCM:480021C2 ??				     % 1
SCM:480021C3 ??				     % 1
SCM:480021C4 ??		     OMAP3430_reg_CONTROL_PADCONF_I2C3_SDA % 1
SCM:480021C5 ??				     % 1
SCM:480021C6 ??				     % 1
SCM:480021C7 ??				     % 1
SCM:480021C8 ??		     OMAP3430_reg_CONTROL_PADCONF_MCSPI1_CLK % 1
SCM:480021C9 ??				     % 1
SCM:480021CA ??				     % 1
SCM:480021CB ??				     % 1
SCM:480021CC ??		     OMAP3430_reg_CONTROL_PADCONF_MCSPI1_SOMI %	1
SCM:480021CD ??				     % 1
SCM:480021CE ??				     % 1
SCM:480021CF ??				     % 1
SCM:480021D0 ??		     OMAP3430_reg_CONTROL_PADCONF_MCSPI1_CS1 % 1
SCM:480021D1 ??				     % 1
SCM:480021D2 ??				     % 1
SCM:480021D3 ??				     % 1
SCM:480021D4 ??		     OMAP3430_reg_CONTROL_PADCONF_MCSPI1_CS3 % 1
SCM:480021D5 ??				     % 1
SCM:480021D6 ??				     % 1
SCM:480021D7 ??				     % 1
SCM:480021D8 ??		     OMAP3430_reg_CONTROL_PADCONF_MCSPI2_SIMO %	1
SCM:480021D9 ??				     % 1
SCM:480021DA ??				     % 1
SCM:480021DB ??				     % 1
SCM:480021DC ??		     OMAP3430_reg_CONTROL_PADCONF_MCSPI2_CS0 % 1
SCM:480021DD ??				     % 1
SCM:480021DE ??				     % 1
SCM:480021DF ??				     % 1
SCM:480021E0 ??		     OMAP3430_reg_CONTROL_PADCONF_SYS_NIRQ % 1
SCM:480021E1 ??				     % 1
SCM:480021E2 ??				     % 1
SCM:480021E3 ??				     % 1
SCM:480021E4 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD0 %	1
SCM:480021E5 ??				     % 1
SCM:480021E6 ??				     % 1
SCM:480021E7 ??				     % 1
SCM:480021E8 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD2 %	1
SCM:480021E9 ??				     % 1
SCM:480021EA ??				     % 1
SCM:480021EB ??				     % 1
SCM:480021EC ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD4 %	1
SCM:480021ED ??				     % 1
SCM:480021EE ??				     % 1
SCM:480021EF ??				     % 1
SCM:480021F0 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD6 %	1
SCM:480021F1 ??				     % 1
SCM:480021F2 ??				     % 1
SCM:480021F3 ??				     % 1
SCM:480021F4 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD8 %	1
SCM:480021F5 ??				     % 1
SCM:480021F6 ??				     % 1
SCM:480021F7 ??				     % 1
SCM:480021F8 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD10 % 1
SCM:480021F9 ??				     % 1
SCM:480021FA ??				     % 1
SCM:480021FB ??				     % 1
SCM:480021FC ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD12 % 1
SCM:480021FD ??				     % 1
SCM:480021FE ??				     % 1
SCM:480021FF ??				     % 1
SCM:48002200 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD14 % 1
SCM:48002201 ??				     % 1
SCM:48002202 ??				     % 1
SCM:48002203 ??				     % 1
SCM:48002204 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD16 % 1
SCM:48002205 ??				     % 1
SCM:48002206 ??				     % 1
SCM:48002207 ??				     % 1
SCM:48002208 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD18 % 1
SCM:48002209 ??				     % 1
SCM:4800220A ??				     % 1
SCM:4800220B ??				     % 1
SCM:4800220C ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD20 % 1
SCM:4800220D ??				     % 1
SCM:4800220E ??				     % 1
SCM:4800220F ??				     % 1
SCM:48002210 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD22 % 1
SCM:48002211 ??				     % 1
SCM:48002212 ??				     % 1
SCM:48002213 ??				     % 1
SCM:48002214 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD24 % 1
SCM:48002215 ??				     % 1
SCM:48002216 ??				     % 1
SCM:48002217 ??				     % 1
SCM:48002218 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD26 % 1
SCM:48002219 ??				     % 1
SCM:4800221A ??				     % 1
SCM:4800221B ??				     % 1
SCM:4800221C ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD28 % 1
SCM:4800221D ??				     % 1
SCM:4800221E ??				     % 1
SCM:4800221F ??				     % 1
SCM:48002220 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD30 % 1
SCM:48002221 ??				     % 1
SCM:48002222 ??				     % 1
SCM:48002223 ??				     % 1
SCM:48002224 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD32 % 1
SCM:48002225 ??				     % 1
SCM:48002226 ??				     % 1
SCM:48002227 ??				     % 1
SCM:48002228 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD34 % 1
SCM:48002229 ??				     % 1
SCM:4800222A ??				     % 1
SCM:4800222B ??				     % 1
SCM:4800222C ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MCAD36 % 1
SCM:4800222D ??				     % 1
SCM:4800222E ??				     % 1
SCM:4800222F ??				     % 1
SCM:48002230 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_NRESPWRON % 1
SCM:48002231 ??				     % 1
SCM:48002232 ??				     % 1
SCM:48002233 ??				     % 1
SCM:48002234 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_ARMNIRQ	% 1
SCM:48002235 ??				     % 1
SCM:48002236 ??				     % 1
SCM:48002237 ??				     % 1
SCM:48002238 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_SPINT %	1
SCM:48002239 ??				     % 1
SCM:4800223A ??				     % 1
SCM:4800223B ??				     % 1
SCM:4800223C ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_DMAREQ0	% 1
SCM:4800223D ??				     % 1
SCM:4800223E ??				     % 1
SCM:4800223F ??				     % 1
SCM:48002240 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_DMAREQ2	% 1
SCM:48002241 ??				     % 1
SCM:48002242 ??				     % 1
SCM:48002243 ??				     % 1
SCM:48002244 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_NTRST %	1
SCM:48002245 ??				     % 1
SCM:48002246 ??				     % 1
SCM:48002247 ??				     % 1
SCM:48002248 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_TDO % 1
SCM:48002249 ??				     % 1
SCM:4800224A ??				     % 1
SCM:4800224B ??				     % 1
SCM:4800224C ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_TCK % 1
SCM:4800224D ??				     % 1
SCM:4800224E ??				     % 1
SCM:4800224F ??				     % 1
SCM:48002250 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_MSTDBY % 1
SCM:48002251 ??				     % 1
SCM:48002252 ??				     % 1
SCM:48002253 ??				     % 1
SCM:48002254 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_IDLEACK	% 1
SCM:48002255 ??				     % 1
SCM:48002256 ??				     % 1
SCM:48002257 ??				     % 1
SCM:48002258 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_SWRITE % 1
SCM:48002259 ??				     % 1
SCM:4800225A ??				     % 1
SCM:4800225B ??				     % 1
SCM:4800225C ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_SREAD %	1
SCM:4800225D ??				     % 1
SCM:4800225E ??				     % 1
SCM:4800225F ??				     % 1
SCM:48002260 ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_SBUSFLAG % 1
SCM:48002261 ??				     % 1
SCM:48002262 ??				     % 1
SCM:48002263 ??				     % 1
SCM:48002264 ??		     OMAP3430_reg_CONTROL_PADCONF_SDRC_CKE1 % 1
SCM:48002265 ??				     % 1
SCM:48002266 ??				     % 1
SCM:48002267 ??				     % 1
SCM:48002268 ??				     % 1
SCM:48002269 ??				     % 1
SCM:4800226A ??				     % 1
SCM:4800226B ??				     % 1
SCM:4800226C ??				     % 1
SCM:4800226D ??				     % 1
SCM:4800226E ??				     % 1
SCM:4800226F ??				     % 1
SCM:48002270 ??		     OMAP3430_reg_CONTROL_PADCONF_OFF %	1				   ; Off mode pad configuration	register
SCM:48002271 ??				     % 1
SCM:48002272 ??				     % 1
SCM:48002273 ??				     % 1
SCM:48002274 ??		     OMAP3430_reg_CONTROL_DEVCONF0 % 1					   ; DATA XREF:	sub_16438:loc_16548o
SCM:48002274											   ; sub_16438+11Co ...
SCM:48002274											   ; Static device configuration register-0. Module dedicated functions
SCM:48002275 ??				     % 1
SCM:48002276 ??				     % 1
SCM:48002277 ??				     % 1
SCM:48002278 ??		     OMAP3430_reg_CONTROL_RESERVED_0 % 1
SCM:48002279 ??				     % 1
SCM:4800227A ??				     % 1
SCM:4800227B ??				     % 1
SCM:4800227C ??		     OMAP3430_reg_CONTROL_RESERVED_1 % 1
SCM:4800227D ??				     % 1
SCM:4800227E ??				     % 1
SCM:4800227F ??				     % 1
SCM:48002280 ??				     % 1
SCM:48002281 ??				     % 1
SCM:48002282 ??				     % 1
SCM:48002283 ??				     % 1
SCM:48002284 ??				     % 1
SCM:48002285 ??				     % 1
SCM:48002286 ??				     % 1
SCM:48002287 ??				     % 1
SCM:48002288 ??				     % 1
SCM:48002289 ??				     % 1
SCM:4800228A ??				     % 1
SCM:4800228B ??				     % 1
SCM:4800228C ??				     % 1
SCM:4800228D ??				     % 1
SCM:4800228E ??				     % 1
SCM:4800228F ??				     % 1
SCM:48002290 ??		     OMAP3430_reg_CONTROL_MSUSPENDMUX_0	% 1				   ; MSuspend Control register:	control	the use	of MSuspend signals at module level
SCM:48002291 ??				     % 1
SCM:48002292 ??				     % 1
SCM:48002293 ??				     % 1
SCM:48002294 ??		     OMAP3430_reg_CONTROL_MSUSPENDMUX_1	% 1				   ; MSuspend Control register:	control	the use	of MSuspend signals at module level
SCM:48002295 ??				     % 1
SCM:48002296 ??				     % 1
SCM:48002297 ??				     % 1
SCM:48002298 ??		     OMAP3430_reg_CONTROL_MSUSPENDMUX_2	% 1
SCM:48002299 ??				     % 1
SCM:4800229A ??				     % 1
SCM:4800229B ??				     % 1
SCM:4800229C ??		     OMAP3430_reg_CONTROL_MSUSPENDMUX_3	% 1
SCM:4800229D ??				     % 1
SCM:4800229E ??				     % 1
SCM:4800229F ??				     % 1
SCM:480022A0 ??		     OMAP3430_reg_CONTROL_MSUSPENDMUX_4	% 1
SCM:480022A1 ??				     % 1
SCM:480022A2 ??				     % 1
SCM:480022A3 ??				     % 1
SCM:480022A4 ??		     OMAP3430_reg_CONTROL_MSUSPENDMUX_5	% 1
SCM:480022A5 ??				     % 1
SCM:480022A6 ??				     % 1
SCM:480022A7 ??				     % 1
SCM:480022A8 ??				     % 1
SCM:480022A9 ??				     % 1
SCM:480022AA ??				     % 1
SCM:480022AB ??				     % 1
SCM:480022AC ??				     % 1
SCM:480022AD ??				     % 1
SCM:480022AE ??				     % 1
SCM:480022AF ??				     % 1
SCM:480022B0 ??		     OMAP3430_reg_CONTROL_PROT_CTRL % 1
SCM:480022B1 ??				     % 1
SCM:480022B2 ??				     % 1
SCM:480022B3 ??				     % 1
SCM:480022B4 ??				     % 1
SCM:480022B5 ??				     % 1
SCM:480022B6 ??				     % 1
SCM:480022B7 ??				     % 1
SCM:480022B8 ??				     % 1
SCM:480022B9 ??				     % 1
SCM:480022BA ??				     % 1
SCM:480022BB ??				     % 1
SCM:480022BC ??				     % 1
SCM:480022BD ??				     % 1
SCM:480022BE ??				     % 1
SCM:480022BF ??				     % 1
SCM:480022C0 ??				     % 1
SCM:480022C1 ??				     % 1
SCM:480022C2 ??				     % 1
SCM:480022C3 ??				     % 1
SCM:480022C4 ??				     % 1
SCM:480022C5 ??				     % 1
SCM:480022C6 ??				     % 1
SCM:480022C7 ??				     % 1
SCM:480022C8 ??				     % 1
SCM:480022C9 ??				     % 1
SCM:480022CA ??				     % 1
SCM:480022CB ??				     % 1
SCM:480022CC ??				     % 1
SCM:480022CD ??				     % 1
SCM:480022CE ??				     % 1
SCM:480022CF ??				     % 1
SCM:480022D0 ??				     % 1
SCM:480022D1 ??				     % 1
SCM:480022D2 ??				     % 1
SCM:480022D3 ??				     % 1
SCM:480022D4 ??				     % 1
SCM:480022D5 ??				     % 1
SCM:480022D6 ??				     % 1
SCM:480022D7 ??				     % 1
SCM:480022D8 ??		     OMAP3430_reg_CONTROL_DEVCONF1 % 1					   ; DATA XREF:	sub_16438+184o
SCM:480022D8											   ; sub_16438+18Co ...
SCM:480022D8											   ; Static device configuration register-1, Module dedicated functions
SCM:480022D9 ??				     % 1
SCM:480022DA ??				     % 1
SCM:480022DB ??				     % 1
SCM:480022DC ??		     OMAP3430_reg_CONTROL_CSIRXFE % 1					   ; This register makes possible to control some settings of CSIRXFE cells used in the	design
SCM:480022DD ??				     % 1
SCM:480022DE ??				     % 1
SCM:480022DF ??				     % 1
SCM:480022E0 ??				     % 1
SCM:480022E1 ??				     % 1
SCM:480022E2 ??				     % 1
SCM:480022E3 ??				     % 1
SCM:480022E4 ??		     OMAP3430_reg_CONTROL_PROT_ERR_STATUS % 1				   ; Protection	Error Status Register
SCM:480022E5 ??				     % 1
SCM:480022E6 ??				     % 1
SCM:480022E7 ??				     % 1
SCM:480022E8 ??		     OMAP3430_reg_CONTROL_PROT_ERR_STATUS_DEBUG	% 1			   ; Protection	Error Status Debug Register
SCM:480022E9 ??				     % 1
SCM:480022EA ??				     % 1
SCM:480022EB ??				     % 1
SCM:480022EC ??				     % 1
SCM:480022ED ??				     % 1
SCM:480022EE ??				     % 1
SCM:480022EF ??				     % 1
SCM:480022F0 ??		     OMAP3430_reg_CONTROL_STATUS % 1					   ; DATA XREF:	sub_140C0o
SCM:480022F0											   ; sub_140C0+4r ...
SCM:480022F0											   ; Control Module Status register: latches system information	at reset time
SCM:480022F1 ??				     % 1
SCM:480022F2 ??				     % 1
SCM:480022F3 ??				     % 1
SCM:480022F4 ??		     OMAP3430_reg_CONTROL_GENERAL_PURPOSE_STATUS % 1
SCM:480022F5 ??				     % 1
SCM:480022F6 ??				     % 1
SCM:480022F7 ??				     % 1
SCM:480022F8 ??				     % 1
SCM:480022F9 ??				     % 1
SCM:480022FA ??				     % 1
SCM:480022FB ??				     % 1
SCM:480022FC ??				     % 1
SCM:480022FD ??				     % 1
SCM:480022FE ??				     % 1
SCM:480022FF ??				     % 1
SCM:48002300 ??		     OMAP3430_reg_CONTROL_RPUB_KEY_H_0 % 1				   ; Root public key hash; B-field
SCM:48002301 ??				     % 1
SCM:48002302 ??				     % 1
SCM:48002303 ??				     % 1
SCM:48002304 ??		     OMAP3430_reg_CONTROL_RPUB_KEY_H_1 % 1				   ; Root public key hash; B-field
SCM:48002305 ??				     % 1
SCM:48002306 ??				     % 1
SCM:48002307 ??				     % 1
SCM:48002308 ??		     OMAP3430_reg_CONTROL_RPUB_KEY_H_2 % 1				   ; Root public key hash; B-field
SCM:48002309 ??				     % 1
SCM:4800230A ??				     % 1
SCM:4800230B ??				     % 1
SCM:4800230C ??		     OMAP3430_reg_CONTROL_RPUB_KEY_H_3 % 1				   ; Root public key hash; B-field
SCM:4800230D ??				     % 1
SCM:4800230E ??				     % 1
SCM:4800230F ??				     % 1
SCM:48002310 ??		     OMAP3430_reg_CONTROL_RPUB_KEY_H_4 % 1				   ; Root public key hash; B-field
SCM:48002311 ??				     % 1
SCM:48002312 ??				     % 1
SCM:48002313 ??				     % 1
SCM:48002314 ??				     % 1
SCM:48002315 ??				     % 1
SCM:48002316 ??				     % 1
SCM:48002317 ??				     % 1
SCM:48002318 ??				     % 1
SCM:48002319 ??				     % 1
SCM:4800231A ??				     % 1
SCM:4800231B ??				     % 1
SCM:4800231C ??				     % 1
SCM:4800231D ??				     % 1
SCM:4800231E ??				     % 1
SCM:4800231F ??				     % 1
SCM:48002320 ??				     % 1
SCM:48002321 ??				     % 1
SCM:48002322 ??				     % 1
SCM:48002323 ??				     % 1
SCM:48002324 ??				     % 1
SCM:48002325 ??				     % 1
SCM:48002326 ??				     % 1
SCM:48002327 ??				     % 1
SCM:48002328 ??				     % 1
SCM:48002329 ??				     % 1
SCM:4800232A ??				     % 1
SCM:4800232B ??				     % 1
SCM:4800232C ??				     % 1
SCM:4800232D ??				     % 1
SCM:4800232E ??				     % 1
SCM:4800232F ??				     % 1
SCM:48002330 ??				     % 1
SCM:48002331 ??				     % 1
SCM:48002332 ??				     % 1
SCM:48002333 ??				     % 1
SCM:48002334 ??				     % 1
SCM:48002335 ??				     % 1
SCM:48002336 ??				     % 1
SCM:48002337 ??				     % 1
SCM:48002338 ??				     % 1
SCM:48002339 ??				     % 1
SCM:4800233A ??				     % 1
SCM:4800233B ??				     % 1
SCM:4800233C ??				     % 1
SCM:4800233D ??				     % 1
SCM:4800233E ??				     % 1
SCM:4800233F ??				     % 1
SCM:48002340 ??				     % 1
SCM:48002341 ??				     % 1
SCM:48002342 ??				     % 1
SCM:48002343 ??				     % 1
SCM:48002344 ??				     % 1
SCM:48002345 ??				     % 1
SCM:48002346 ??				     % 1
SCM:48002347 ??				     % 1
SCM:48002348 ??				     % 1
SCM:48002349 ??				     % 1
SCM:4800234A ??				     % 1
SCM:4800234B ??				     % 1
SCM:4800234C ??				     % 1
SCM:4800234D ??				     % 1
SCM:4800234E ??				     % 1
SCM:4800234F ??				     % 1
SCM:48002350 ??				     % 1
SCM:48002351 ??				     % 1
SCM:48002352 ??				     % 1
SCM:48002353 ??				     % 1
SCM:48002354 ??				     % 1
SCM:48002355 ??				     % 1
SCM:48002356 ??				     % 1
SCM:48002357 ??				     % 1
SCM:48002358 ??				     % 1
SCM:48002359 ??				     % 1
SCM:4800235A ??				     % 1
SCM:4800235B ??				     % 1
SCM:4800235C ??				     % 1
SCM:4800235D ??				     % 1
SCM:4800235E ??				     % 1
SCM:4800235F ??				     % 1
SCM:48002360 ??				     % 1
SCM:48002361 ??				     % 1
SCM:48002362 ??				     % 1
SCM:48002363 ??				     % 1
SCM:48002364 ??				     % 1
SCM:48002365 ??				     % 1
SCM:48002366 ??				     % 1
SCM:48002367 ??				     % 1
SCM:48002368 ??				     % 1
SCM:48002369 ??				     % 1
SCM:4800236A ??				     % 1
SCM:4800236B ??				     % 1
SCM:4800236C ??				     % 1
SCM:4800236D ??				     % 1
SCM:4800236E ??				     % 1
SCM:4800236F ??				     % 1
SCM:48002370 ??		     OMAP3430_reg_CONTROL_USB_CONF_0 % 1				   ; DATA XREF:	prepare_device_descriptor+6r
SCM:48002370											   ; prepare_device_descriptor+8r
SCM:48002370											   ; USB Fuse conf [31:0], USB Product ID [31:16], Vendor ID [15:0]
SCM:48002371 ??				     % 1
SCM:48002372 ??				     % 1
SCM:48002373 ??				     % 1
SCM:48002374 ??		     OMAP3430_reg_CONTROL_USB_CONF_1 % 1				   ; USB Fuse conf 1, SEQ_DISADAPTCLK[1], USB PHY detection mode [0]
SCM:48002375 ??				     % 1
SCM:48002376 ??				     % 1
SCM:48002377 ??				     % 1
SCM:48002378 ??				     % 1
SCM:48002379 ??				     % 1
SCM:4800237A ??				     % 1
SCM:4800237B ??				     % 1
SCM:4800237C ??				     % 1
SCM:4800237D ??				     % 1
SCM:4800237E ??				     % 1
SCM:4800237F ??				     % 1
SCM:48002380 ??		     OMAP3430_reg_CONTROL_FUSE_OPP1_VDD1 % 1				   ; Standard Fuse OPP1	VDD1
SCM:48002381 ??				     % 1
SCM:48002382 ??				     % 1
SCM:48002383 ??				     % 1
SCM:48002384 ??		     OMAP3430_reg_CONTROL_FUSE_OPP2_VDD1 % 1				   ; Standard Fuse OPP2	VDD1
SCM:48002385 ??				     % 1
SCM:48002386 ??				     % 1
SCM:48002387 ??				     % 1
SCM:48002388 ??		     OMAP3430_reg_CONTROL_FUSE_OPP3_VDD1 % 1				   ; Standard Fuse OPP3	VDD1
SCM:48002389 ??				     % 1
SCM:4800238A ??				     % 1
SCM:4800238B ??				     % 1
SCM:4800238C ??		     OMAP3430_reg_CONTROL_FUSE_OPP4_VDD1 % 1				   ; Standard Fuse OPP4	VDD1
SCM:4800238D ??				     % 1
SCM:4800238E ??				     % 1
SCM:4800238F ??				     % 1
SCM:48002390 ??		     OMAP3430_reg_CONTROL_FUSE_OPP5_VDD1 % 1				   ; Standard Fuse OPP5	VDD1
SCM:48002391 ??				     % 1
SCM:48002392 ??				     % 1
SCM:48002393 ??				     % 1
SCM:48002394 ??		     OMAP3430_reg_CONTROL_FUSE_OPP1_VDD2 % 1				   ; Standard Fuse OPP1	VDD2
SCM:48002395 ??				     % 1
SCM:48002396 ??				     % 1
SCM:48002397 ??				     % 1
SCM:48002398 ??		     OMAP3430_reg_CONTROL_FUSE_OPP2_VDD2 % 1				   ; Standard Fuse OPP2	VDD2
SCM:48002399 ??				     % 1
SCM:4800239A ??				     % 1
SCM:4800239B ??				     % 1
SCM:4800239C ??		     OMAP3430_reg_CONTROL_FUSE_OPP3_VDD2 % 1				   ; Standard Fuse OPP3	VDD2
SCM:4800239D ??				     % 1
SCM:4800239E ??				     % 1
SCM:4800239F ??				     % 1
SCM:480023A0 ??		     OMAP3430_reg_CONTROL_RESERVED_3 % 1
SCM:480023A1 ??				     % 1
SCM:480023A2 ??				     % 1
SCM:480023A3 ??				     % 1
SCM:480023A4 ??				     % 1
SCM:480023A5 ??				     % 1
SCM:480023A6 ??				     % 1
SCM:480023A7 ??				     % 1
SCM:480023A8 ??				     % 1
SCM:480023A9 ??				     % 1
SCM:480023AA ??				     % 1
SCM:480023AB ??				     % 1
SCM:480023AC ??				     % 1
SCM:480023AD ??				     % 1
SCM:480023AE ??				     % 1
SCM:480023AF ??				     % 1
SCM:480023B0 ??				     % 1
SCM:480023B1 ??				     % 1
SCM:480023B2 ??				     % 1
SCM:480023B3 ??				     % 1
SCM:480023B4 ??				     % 1
SCM:480023B5 ??				     % 1
SCM:480023B6 ??				     % 1
SCM:480023B7 ??				     % 1
SCM:480023B8 ??				     % 1
SCM:480023B9 ??				     % 1
SCM:480023BA ??				     % 1
SCM:480023BB ??				     % 1
SCM:480023BC ??				     % 1
SCM:480023BD ??				     % 1
SCM:480023BE ??				     % 1
SCM:480023BF ??				     % 1
SCM:480023C0 ??				     % 1
SCM:480023C1 ??				     % 1
SCM:480023C2 ??				     % 1
SCM:480023C3 ??				     % 1
SCM:480023C4 ??				     % 1
SCM:480023C5 ??				     % 1
SCM:480023C6 ??				     % 1
SCM:480023C7 ??				     % 1
SCM:480023C8 ??				     % 1
SCM:480023C9 ??				     % 1
SCM:480023CA ??				     % 1
SCM:480023CB ??				     % 1
SCM:480023CC ??				     % 1
SCM:480023CD ??				     % 1
SCM:480023CE ??				     % 1
SCM:480023CF ??				     % 1
SCM:480023D0 ??				     % 1
SCM:480023D1 ??				     % 1
SCM:480023D2 ??				     % 1
SCM:480023D3 ??				     % 1
SCM:480023D4 ??				     % 1
SCM:480023D5 ??				     % 1
SCM:480023D6 ??				     % 1
SCM:480023D7 ??				     % 1
SCM:480023D8 ??				     % 1
SCM:480023D9 ??				     % 1
SCM:480023DA ??				     % 1
SCM:480023DB ??				     % 1
SCM:480023DC ??				     % 1
SCM:480023DD ??				     % 1
SCM:480023DE ??				     % 1
SCM:480023DF ??				     % 1
SCM:480023E0 ??				     % 1
SCM:480023E1 ??				     % 1
SCM:480023E2 ??				     % 1
SCM:480023E3 ??				     % 1
SCM:480023E4 ??				     % 1
SCM:480023E5 ??				     % 1
SCM:480023E6 ??				     % 1
SCM:480023E7 ??				     % 1
SCM:480023E8 ??				     % 1
SCM:480023E9 ??				     % 1
SCM:480023EA ??				     % 1
SCM:480023EB ??				     % 1
SCM:480023EC ??				     % 1
SCM:480023ED ??				     % 1
SCM:480023EE ??				     % 1
SCM:480023EF ??				     % 1
SCM:480023F0 ??				     % 1
SCM:480023F1 ??				     % 1
SCM:480023F2 ??				     % 1
SCM:480023F3 ??				     % 1
SCM:480023F4 ??				     % 1
SCM:480023F5 ??				     % 1
SCM:480023F6 ??				     % 1
SCM:480023F7 ??				     % 1
SCM:480023F8 ??				     % 1
SCM:480023F9 ??				     % 1
SCM:480023FA ??				     % 1
SCM:480023FB ??				     % 1
SCM:480023FC ??				     % 1
SCM:480023FD ??				     % 1
SCM:480023FE ??				     % 1
SCM:480023FF ??				     % 1
SCM:48002400 ??		     OMAP3430_reg_CONTROL_IVA2_BOOTADDR	% 1				   ; This register defines the physical	address	of the IVA2 boot loader
SCM:48002401 ??				     % 1
SCM:48002402 ??				     % 1
SCM:48002403 ??				     % 1
SCM:48002404 ??		     OMAP3430_reg_CONTROL_IVA2_BOOTMOD % 1				   ; This register defines the IVA2 bootmode
SCM:48002405 ??				     % 1
SCM:48002406 ??				     % 1
SCM:48002407 ??				     % 1
SCM:48002408 ??				     % 1
SCM:48002409 ??				     % 1
SCM:4800240A ??				     % 1
SCM:4800240B ??				     % 1
SCM:4800240C ??				     % 1
SCM:4800240D ??				     % 1
SCM:4800240E ??				     % 1
SCM:4800240F ??				     % 1
SCM:48002410 ??				     % 1
SCM:48002411 ??				     % 1
SCM:48002412 ??				     % 1
SCM:48002413 ??				     % 1
SCM:48002414 ??				     % 1
SCM:48002415 ??				     % 1
SCM:48002416 ??				     % 1
SCM:48002417 ??				     % 1
SCM:48002418 ??				     % 1
SCM:48002419 ??				     % 1
SCM:4800241A ??				     % 1
SCM:4800241B ??				     % 1
SCM:4800241C ??				     % 1
SCM:4800241D ??				     % 1
SCM:4800241E ??				     % 1
SCM:4800241F ??				     % 1
SCM:48002420 ??		     OMAP3430_reg_CONTROL_DEBOBS_0 % 1					   ; Select the	set of signals to be observed for hw_dbg0, hw_dbg1
SCM:48002421 ??				     % 1
SCM:48002422 ??				     % 1
SCM:48002423 ??				     % 1
SCM:48002424 ??		     OMAP3430_reg_CONTROL_DEBOBS_1 % 1					   ; Select the	set of signals to be observed for hw_dbg2, hw_dbg3
SCM:48002425 ??				     % 1
SCM:48002426 ??				     % 1
SCM:48002427 ??				     % 1
SCM:48002428 ??		     OMAP3430_reg_CONTROL_DEBOBS_2 % 1					   ; Select the	set of signals to be observed for hw_dbg4, hw_dbg5
SCM:48002429 ??				     % 1
SCM:4800242A ??				     % 1
SCM:4800242B ??				     % 1
SCM:4800242C ??		     OMAP3430_reg_CONTROL_DEBOBS_3 % 1					   ; Select the	set of signals to be observed for hw_dbg6, hw_dbg7
SCM:4800242D ??				     % 1
SCM:4800242E ??				     % 1
SCM:4800242F ??				     % 1
SCM:48002430 ??		     OMAP3430_reg_CONTROL_DEBOBS_4 % 1					   ; Select the	set of signals to be observed for hw_dbg8, hw_dbg9
SCM:48002431 ??				     % 1
SCM:48002432 ??				     % 1
SCM:48002433 ??				     % 1
SCM:48002434 ??		     OMAP3430_reg_CONTROL_DEBOBS_5 % 1					   ; Select the	set of signals to be observed for hw_dbg10, hw_dbg11
SCM:48002435 ??				     % 1
SCM:48002436 ??				     % 1
SCM:48002437 ??				     % 1
SCM:48002438 ??		     OMAP3430_reg_CONTROL_DEBOBS_6 % 1					   ; Select the	set of signals to be observed for hw_dbg12, hw_dbg13
SCM:48002439 ??				     % 1
SCM:4800243A ??				     % 1
SCM:4800243B ??				     % 1
SCM:4800243C ??		     OMAP3430_reg_CONTROL_DEBOBS_7 % 1					   ; Select the	set of signals to be observed for hw_dbg14, hw_dbg15
SCM:4800243D ??				     % 1
SCM:4800243E ??				     % 1
SCM:4800243F ??				     % 1
SCM:48002440 ??		     OMAP3430_reg_CONTROL_DEBOBS_8 % 1					   ; Select the	set of signals to be observed for hw_dbg16, hw_dbg17
SCM:48002441 ??				     % 1
SCM:48002442 ??				     % 1
SCM:48002443 ??				     % 1
SCM:48002444 ??		     OMAP3430_reg_CONTROL_PROG_IO0 % 1					   ; Configure drive strength of I/O cells
SCM:48002445 ??				     % 1
SCM:48002446 ??				     % 1
SCM:48002447 ??				     % 1
SCM:48002448 ??		     OMAP3430_reg_CONTROL_PROG_IO1 % 1					   ; Configure drive strength of I/O cells
SCM:48002449 ??				     % 1
SCM:4800244A ??				     % 1
SCM:4800244B ??				     % 1
SCM:4800244C ??				     % 1
SCM:4800244D ??				     % 1
SCM:4800244E ??				     % 1
SCM:4800244F ??				     % 1
SCM:48002450 ??		     OMAP3430_reg_CONTROL_DSS_DPLL_SPREADING % 1			   ; This register controls the	EMI Reduction feature for Display_SS/DSI DPLL
SCM:48002451 ??				     % 1
SCM:48002452 ??				     % 1
SCM:48002453 ??				     % 1
SCM:48002454 ??		     OMAP3430_reg_CONTROL_CORE_DPLL_SPREADING %	1			   ; This register controls the	EMI Reduction feature for CORE domain DPLL
SCM:48002455 ??				     % 1
SCM:48002456 ??				     % 1
SCM:48002457 ??				     % 1
SCM:48002458 ??		     OMAP3430_reg_CONTROL_PER_DPLL_SPREADING % 1			   ; This register controls the	EMI Reduction feature for PER domain DPLL
SCM:48002459 ??				     % 1
SCM:4800245A ??				     % 1
SCM:4800245B ??				     % 1
SCM:4800245C ??		     OMAP3430_reg_CONTROL_USBHOST_DPLL_SPREADING % 1			   ; This register controls the	EMI Reduction feature for USBHOST domain DPLL
SCM:4800245D ??				     % 1
SCM:4800245E ??				     % 1
SCM:4800245F ??				     % 1
SCM:48002460 ??		     OMAP3430_reg_CONTROL_SDRC_SHARING % 1				   ; SDRC Sharing configuration	register
SCM:48002461 ??				     % 1
SCM:48002462 ??				     % 1
SCM:48002463 ??				     % 1
SCM:48002464 ??		     OMAP3430_reg_CONTROL_SDRC_MCFG0 % 1				   ; SDRC MCFG Configuration register-0
SCM:48002465 ??				     % 1
SCM:48002466 ??				     % 1
SCM:48002467 ??				     % 1
SCM:48002468 ??		     OMAP3430_reg_CONTROL_SDRC_MCFG1 % 1				   ; SDRC MCFG Configuration register-1
SCM:48002469 ??				     % 1
SCM:4800246A ??				     % 1
SCM:4800246B ??				     % 1
SCM:4800246C ??		     OMAP3430_reg_CONTROL_MODEM_FW_CONFIGURATION_LOCK %	1		   ; Allows locking of the modem isolation registers in	the SCM	until the next battery removal
SCM:4800246D ??				     % 1
SCM:4800246E ??				     % 1
SCM:4800246F ??				     % 1
SCM:48002470 ??		     OMAP3430_reg_CONTROL_MODEM_MEMORY_RESOURCES_CONF %	1		   ; Modem Memory Resources configuration
SCM:48002471 ??				     % 1
SCM:48002472 ??				     % 1
SCM:48002473 ??				     % 1
SCM:48002474 ??		     OMAP3430_reg_CONTROL_MODEM_GPMC_DT_FW_REQ_INFO % 1			   ; Modem GPMC	Default	firewall request info register
SCM:48002475 ??				     % 1
SCM:48002476 ??				     % 1
SCM:48002477 ??				     % 1
SCM:48002478 ??		     OMAP3430_reg_CONTROL_MODEM_GPMC_DT_FW_RD %	1			   ; Modem GPMC	Default	firewall read permission register
SCM:48002479 ??				     % 1
SCM:4800247A ??				     % 1
SCM:4800247B ??				     % 1
SCM:4800247C ??		     OMAP3430_reg_CONTROL_MODEM_GPMC_DT_FW_WR %	1			   ; Modem GPMC	Default	firewall write permission register
SCM:4800247D ??				     % 1
SCM:4800247E ??				     % 1
SCM:4800247F ??				     % 1
SCM:48002480 ??		     OMAP3430_reg_CONTROL_MODEM_GPMC_BOOT_CODE % 1			   ; GPMC Flash	Boot Code protection register
SCM:48002481 ??				     % 1
SCM:48002482 ??				     % 1
SCM:48002483 ??				     % 1
SCM:48002484 ??		     OMAP3430_reg_CONTROL_MODEM_SMS_RG_ATT1 % 1				   ; Modem SMS Default firewall	register
SCM:48002485 ??				     % 1
SCM:48002486 ??				     % 1
SCM:48002487 ??				     % 1
SCM:48002488 ??		     OMAP3430_reg_CONTROL_MODEM_SMS_RG_RDPERM1 % 1			   ; Modem SMS Default firewall	read permission	register
SCM:48002489 ??				     % 1
SCM:4800248A ??				     % 1
SCM:4800248B ??				     % 1
SCM:4800248C ??		     OMAP3430_reg_CONTROL_MODEM_SMS_RG_WRPERM1 % 1			   ; Modem SMS Default firewall	write permission register
SCM:4800248D ??				     % 1
SCM:4800248E ??				     % 1
SCM:4800248F ??				     % 1
SCM:48002490 ??		     OMAP3430_reg_CONTROL_MODEM_D2D_FW_DEBUG_MODE % 1			   ; D2D firewall debug	mode register
SCM:48002491 ??				     % 1
SCM:48002492 ??				     % 1
SCM:48002493 ??				     % 1
SCM:48002494 ??				     % 1
SCM:48002495 ??				     % 1
SCM:48002496 ??				     % 1
SCM:48002497 ??				     % 1
SCM:48002498 ??		     OMAP3430_reg_CONTROL_DPF_OCM_RAM_FW_ADDR_MATCH % 1			   ; OCM RAM Dynamic Power Framework Handling
SCM:48002499 ??				     % 1
SCM:4800249A ??				     % 1
SCM:4800249B ??				     % 1
SCM:4800249C ??		     OMAP3430_reg_CONTROL_DPF_OCM_RAM_FW_REQINFO % 1			   ; OCM RAM Dynamic Power Framework Handling
SCM:4800249D ??				     % 1
SCM:4800249E ??				     % 1
SCM:4800249F ??				     % 1
SCM:480024A0 ??		     OMAP3430_reg_CONTROL_DPF_OCM_RAM_FW_WR % 1				   ; OCM RAM Dynamic Power Framework Handling
SCM:480024A1 ??				     % 1
SCM:480024A2 ??				     % 1
SCM:480024A3 ??				     % 1
SCM:480024A4 ??		     OMAP3430_reg_CONTROL_DPF_REGION4_GPMC_FW_ADDR_MATCH % 1		   ; GPMC Dynamic Power	Framework Handling
SCM:480024A5 ??				     % 1
SCM:480024A6 ??				     % 1
SCM:480024A7 ??				     % 1
SCM:480024A8 ??		     OMAP3430_reg_CONTROL_DPF_REGION4_GPMC_FW_REQINFO %	1		   ; GPMC Dynamic Power	Framework Handling
SCM:480024A9 ??				     % 1
SCM:480024AA ??				     % 1
SCM:480024AB ??				     % 1
SCM:480024AC ??		     OMAP3430_reg_CONTROL_DPF_REGION4_GPMC_FW_WR % 1			   ; GPMC Dynamic Power	Framework Handling
SCM:480024AD ??				     % 1
SCM:480024AE ??				     % 1
SCM:480024AF ??				     % 1
SCM:480024B0 ??		     OMAP3430_reg_CONTROL_DPF_REGION1_IVA2_FW_ADDR_MATCH % 1		   ; IVA2 Dynamic Power	Framework Handling
SCM:480024B1 ??				     % 1
SCM:480024B2 ??				     % 1
SCM:480024B3 ??				     % 1
SCM:480024B4 ??		     OMAP3430_reg_CONTROL_DPF_REGION1_IVA2_FW_REQINFO %	1		   ; IVA2 Dynamic Power	Framework Handling
SCM:480024B5 ??				     % 1
SCM:480024B6 ??				     % 1
SCM:480024B7 ??				     % 1
SCM:480024B8 ??		     OMAP3430_reg_CONTROL_DPF_REGION1_IVA2_FW_WR % 1			   ; IVA2 Dynamic Power	Framework Handling
SCM:480024B9 ??				     % 1
SCM:480024BA ??				     % 1
SCM:480024BB ??				     % 1
SCM:480024BC ??				     % 1
SCM:480024BD ??				     % 1
SCM:480024BE ??				     % 1
SCM:480024BF ??				     % 1
SCM:480024C0 ??				     % 1
SCM:480024C1 ??				     % 1
SCM:480024C2 ??				     % 1
SCM:480024C3 ??				     % 1
SCM:480024C4 ??				     % 1
SCM:480024C5 ??				     % 1
SCM:480024C6 ??				     % 1
SCM:480024C7 ??				     % 1
SCM:480024C8 ??				     % 1
SCM:480024C9 ??				     % 1
SCM:480024CA ??				     % 1
SCM:480024CB ??				     % 1
SCM:480024CC ??				     % 1
SCM:480024CD ??				     % 1
SCM:480024CE ??				     % 1
SCM:480024CF ??				     % 1
SCM:480024D0 ??				     % 1
SCM:480024D1 ??				     % 1
SCM:480024D2 ??				     % 1
SCM:480024D3 ??				     % 1
SCM:480024D4 ??				     % 1
SCM:480024D5 ??				     % 1
SCM:480024D6 ??				     % 1
SCM:480024D7 ??				     % 1
SCM:480024D8 ??				     % 1
SCM:480024D9 ??				     % 1
SCM:480024DA ??				     % 1
SCM:480024DB ??				     % 1
SCM:480024DC ??				     % 1
SCM:480024DD ??				     % 1
SCM:480024DE ??				     % 1
SCM:480024DF ??				     % 1
SCM:480024E0 ??				     % 1
SCM:480024E1 ??				     % 1
SCM:480024E2 ??				     % 1
SCM:480024E3 ??				     % 1
SCM:480024E4 ??				     % 1
SCM:480024E5 ??				     % 1
SCM:480024E6 ??				     % 1
SCM:480024E7 ??				     % 1
SCM:480024E8 ??				     % 1
SCM:480024E9 ??				     % 1
SCM:480024EA ??				     % 1
SCM:480024EB ??				     % 1
SCM:480024EC ??				     % 1
SCM:480024ED ??				     % 1
SCM:480024EE ??				     % 1
SCM:480024EF ??				     % 1
SCM:480024F0 ??				     % 1
SCM:480024F1 ??				     % 1
SCM:480024F2 ??				     % 1
SCM:480024F3 ??				     % 1
SCM:480024F4 ??				     % 1
SCM:480024F5 ??				     % 1
SCM:480024F6 ??				     % 1
SCM:480024F7 ??				     % 1
SCM:480024F8 ??				     % 1
SCM:480024F9 ??				     % 1
SCM:480024FA ??				     % 1
SCM:480024FB ??				     % 1
SCM:480024FC ??				     % 1
SCM:480024FD ??				     % 1
SCM:480024FE ??				     % 1
SCM:480024FF ??				     % 1
SCM:48002500 ??				     % 1
SCM:48002501 ??				     % 1
SCM:48002502 ??				     % 1
SCM:48002503 ??				     % 1
SCM:48002504 ??				     % 1
SCM:48002505 ??				     % 1
SCM:48002506 ??				     % 1
SCM:48002507 ??				     % 1
SCM:48002508 ??				     % 1
SCM:48002509 ??				     % 1
SCM:4800250A ??				     % 1
SCM:4800250B ??				     % 1
SCM:4800250C ??				     % 1
SCM:4800250D ??				     % 1
SCM:4800250E ??				     % 1
SCM:4800250F ??				     % 1
SCM:48002510 ??				     % 1
SCM:48002511 ??				     % 1
SCM:48002512 ??				     % 1
SCM:48002513 ??				     % 1
SCM:48002514 ??				     % 1
SCM:48002515 ??				     % 1
SCM:48002516 ??				     % 1
SCM:48002517 ??				     % 1
SCM:48002518 ??				     % 1
SCM:48002519 ??				     % 1
SCM:4800251A ??				     % 1
SCM:4800251B ??				     % 1
SCM:4800251C ??				     % 1
SCM:4800251D ??				     % 1
SCM:4800251E ??				     % 1
SCM:4800251F ??				     % 1
SCM:48002520 ??		     OMAP3430_reg_CONTROL_PBIAS_LITE % 1				   ; DATA XREF:	sub_16658+8o
SCM:48002520											   ; sub_16658+Eo ...
SCM:48002520											   ; This register controls the	settings for PBIAS LITE	MMC/SD/SDIO1 pins
SCM:48002521 ??				     % 1
SCM:48002522 ??				     % 1
SCM:48002523 ??				     % 1
SCM:48002524 ??		     OMAP3430_reg_CONTROL_TEMP_SENSOR %	1				   ; Temperature Sensor	register
SCM:48002525 ??				     % 1
SCM:48002526 ??				     % 1
SCM:48002527 ??				     % 1
SCM:48002528 ??				     % 1
SCM:48002529 ??				     % 1
SCM:4800252A ??				     % 1
SCM:4800252B ??				     % 1
SCM:4800252C ??				     % 1
SCM:4800252D ??				     % 1
SCM:4800252E ??				     % 1
SCM:4800252F ??				     % 1
SCM:48002530 ??		     OMAP3430_reg_CONTROL_CSI %	1					   ; Controls CSIb receiver trimming setting
SCM:48002531 ??				     % 1
SCM:48002532 ??				     % 1
SCM:48002533 ??				     % 1
SCM:48002534 ??				     % 1
SCM:48002535 ??				     % 1
SCM:48002536 ??				     % 1
SCM:48002537 ??				     % 1
SCM:48002538 ??		     OMAP3430_reg_CONTROL_DPF_MAD2D_FW_ADDR_MATCH % 1			   ; MAD2D Dynamic Power Framework Handling
SCM:48002539 ??				     % 1
SCM:4800253A ??				     % 1
SCM:4800253B ??				     % 1
SCM:4800253C ??		     OMAP3430_reg_CONTROL_DPF_MAD2D_FW_REQINFO % 1			   ; MAD2D Dynamic Power Framework Handling
SCM:4800253D ??				     % 1
SCM:4800253E ??				     % 1
SCM:4800253F ??				     % 1
SCM:48002540 ??		     OMAP3430_reg_CONTROL_DPF_MAD2D_FW_WR % 1				   ; MAD2D Dynamic Power Framework Handling
SCM:48002541 ??				     % 1
SCM:48002542 ??				     % 1
SCM:48002543 ??				     % 1
SCM:48002544 ??				     % 1
SCM:48002545 ??				     % 1
SCM:48002546 ??				     % 1
SCM:48002547 ??				     % 1
SCM:48002548 ??				     % 1
SCM:48002549 ??				     % 1
SCM:4800254A ??				     % 1
SCM:4800254B ??				     % 1
SCM:4800254C ??				     % 1
SCM:4800254D ??				     % 1
SCM:4800254E ??				     % 1
SCM:4800254F ??				     % 1
SCM:48002550 ??				     % 1
SCM:48002551 ??				     % 1
SCM:48002552 ??				     % 1
SCM:48002553 ??				     % 1
SCM:48002554 ??				     % 1
SCM:48002555 ??				     % 1
SCM:48002556 ??				     % 1
SCM:48002557 ??				     % 1
SCM:48002558 ??				     % 1
SCM:48002559 ??				     % 1
SCM:4800255A ??				     % 1
SCM:4800255B ??				     % 1
SCM:4800255C ??				     % 1
SCM:4800255D ??				     % 1
SCM:4800255E ??				     % 1
SCM:4800255F ??				     % 1
SCM:48002560 ??				     % 1
SCM:48002561 ??				     % 1
SCM:48002562 ??				     % 1
SCM:48002563 ??				     % 1
SCM:48002564 ??				     % 1
SCM:48002565 ??				     % 1
SCM:48002566 ??				     % 1
SCM:48002567 ??				     % 1
SCM:48002568 ??				     % 1
SCM:48002569 ??				     % 1
SCM:4800256A ??				     % 1
SCM:4800256B ??				     % 1
SCM:4800256C ??				     % 1
SCM:4800256D ??				     % 1
SCM:4800256E ??				     % 1
SCM:4800256F ??				     % 1
SCM:48002570 ??				     % 1
SCM:48002571 ??				     % 1
SCM:48002572 ??				     % 1
SCM:48002573 ??				     % 1
SCM:48002574 ??				     % 1
SCM:48002575 ??				     % 1
SCM:48002576 ??				     % 1
SCM:48002577 ??				     % 1
SCM:48002578 ??				     % 1
SCM:48002579 ??				     % 1
SCM:4800257A ??				     % 1
SCM:4800257B ??				     % 1
SCM:4800257C ??				     % 1
SCM:4800257D ??				     % 1
SCM:4800257E ??				     % 1
SCM:4800257F ??				     % 1
SCM:48002580 ??				     % 1
SCM:48002581 ??				     % 1
SCM:48002582 ??				     % 1
SCM:48002583 ??				     % 1
SCM:48002584 ??				     % 1
SCM:48002585 ??				     % 1
SCM:48002586 ??				     % 1
SCM:48002587 ??				     % 1
SCM:48002588 ??				     % 1
SCM:48002589 ??				     % 1
SCM:4800258A ??				     % 1
SCM:4800258B ??				     % 1
SCM:4800258C ??				     % 1
SCM:4800258D ??				     % 1
SCM:4800258E ??				     % 1
SCM:4800258F ??				     % 1
SCM:48002590 ??				     % 1
SCM:48002591 ??				     % 1
SCM:48002592 ??				     % 1
SCM:48002593 ??				     % 1
SCM:48002594 ??				     % 1
SCM:48002595 ??				     % 1
SCM:48002596 ??				     % 1
SCM:48002597 ??				     % 1
SCM:48002598 ??				     % 1
SCM:48002599 ??				     % 1
SCM:4800259A ??				     % 1
SCM:4800259B ??				     % 1
SCM:4800259C ??				     % 1
SCM:4800259D ??				     % 1
SCM:4800259E ??				     % 1
SCM:4800259F ??				     % 1
SCM:480025A0 ??				     % 1
SCM:480025A1 ??				     % 1
SCM:480025A2 ??				     % 1
SCM:480025A3 ??				     % 1
SCM:480025A4 ??				     % 1
SCM:480025A5 ??				     % 1
SCM:480025A6 ??				     % 1
SCM:480025A7 ??				     % 1
SCM:480025A8 ??				     % 1
SCM:480025A9 ??				     % 1
SCM:480025AA ??				     % 1
SCM:480025AB ??				     % 1
SCM:480025AC ??				     % 1
SCM:480025AD ??				     % 1
SCM:480025AE ??				     % 1
SCM:480025AF ??				     % 1
SCM:480025B0 ??				     % 1
SCM:480025B1 ??				     % 1
SCM:480025B2 ??				     % 1
SCM:480025B3 ??				     % 1
SCM:480025B4 ??				     % 1
SCM:480025B5 ??				     % 1
SCM:480025B6 ??				     % 1
SCM:480025B7 ??				     % 1
SCM:480025B8 ??				     % 1
SCM:480025B9 ??				     % 1
SCM:480025BA ??				     % 1
SCM:480025BB ??				     % 1
SCM:480025BC ??				     % 1
SCM:480025BD ??				     % 1
SCM:480025BE ??				     % 1
SCM:480025BF ??				     % 1
SCM:480025C0 ??				     % 1
SCM:480025C1 ??				     % 1
SCM:480025C2 ??				     % 1
SCM:480025C3 ??				     % 1
SCM:480025C4 ??				     % 1
SCM:480025C5 ??				     % 1
SCM:480025C6 ??				     % 1
SCM:480025C7 ??				     % 1
SCM:480025C8 ??				     % 1
SCM:480025C9 ??				     % 1
SCM:480025CA ??				     % 1
SCM:480025CB ??				     % 1
SCM:480025CC ??				     % 1
SCM:480025CD ??				     % 1
SCM:480025CE ??				     % 1
SCM:480025CF ??				     % 1
SCM:480025D0 ??				     % 1
SCM:480025D1 ??				     % 1
SCM:480025D2 ??				     % 1
SCM:480025D3 ??				     % 1
SCM:480025D4 ??				     % 1
SCM:480025D5 ??				     % 1
SCM:480025D6 ??				     % 1
SCM:480025D7 ??				     % 1
SCM:480025D8 ??		     OMAP3430_reg_CONTROL_PADCONF_ETK_CLK % 1
SCM:480025D9 ??				     % 1
SCM:480025DA ??				     % 1
SCM:480025DB ??				     % 1
SCM:480025DC ??		     OMAP3430_reg_CONTROL_PADCONF_ETK_D0 % 1
SCM:480025DD ??				     % 1
SCM:480025DE ??				     % 1
SCM:480025DF ??				     % 1
SCM:480025E0 ??		     OMAP3430_reg_CONTROL_PADCONF_ETK_D2 % 1
SCM:480025E1 ??				     % 1
SCM:480025E2 ??				     % 1
SCM:480025E3 ??				     % 1
SCM:480025E4 ??		     OMAP3430_reg_CONTROL_PADCONF_ETK_D4 % 1
SCM:480025E5 ??				     % 1
SCM:480025E6 ??				     % 1
SCM:480025E7 ??				     % 1
SCM:480025E8 ??		     OMAP3430_reg_CONTROL_PADCONF_ETK_D6 % 1
SCM:480025E9 ??				     % 1
SCM:480025EA ??				     % 1
SCM:480025EB ??				     % 1
SCM:480025EC ??		     OMAP3430_reg_CONTROL_PADCONF_ETK_D8 % 1
SCM:480025ED ??				     % 1
SCM:480025EE ??				     % 1
SCM:480025EF ??				     % 1
SCM:480025F0 ??		     OMAP3430_reg_CONTROL_PADCONF_ETK_D10 % 1
SCM:480025F1 ??				     % 1
SCM:480025F2 ??				     % 1
SCM:480025F3 ??				     % 1
SCM:480025F4 ??		     OMAP3430_reg_CONTROL_PADCONF_ETK_D12 % 1
SCM:480025F5 ??				     % 1
SCM:480025F6 ??				     % 1
SCM:480025F7 ??				     % 1
SCM:480025F8 ??		     OMAP3430_reg_CONTROL_PADCONF_ETK_D14 % 1
SCM:480025F9 ??				     % 1
SCM:480025FA ??				     % 1
SCM:480025FB ??				     % 1
SCM:480025FC ??				     % 1
SCM:480025FD ??				     % 1
SCM:480025FE ??				     % 1
SCM:480025FF ??				     % 1
SCM:48002600 ??				     % 1
SCM:48002601 ??				     % 1
SCM:48002602 ??				     % 1
SCM:48002603 ??				     % 1
SCM:48002604 ??				     % 1
SCM:48002605 ??				     % 1
SCM:48002606 ??				     % 1
SCM:48002607 ??				     % 1
SCM:48002608 ??				     % 1
SCM:48002609 ??				     % 1
SCM:4800260A ??				     % 1
SCM:4800260B ??				     % 1
SCM:4800260C ??				     % 1
SCM:4800260D ??				     % 1
SCM:4800260E ??				     % 1
SCM:4800260F ??				     % 1
SCM:48002610 ??				     % 1
SCM:48002611 ??				     % 1
SCM:48002612 ??				     % 1
SCM:48002613 ??				     % 1
SCM:48002614 ??				     % 1
SCM:48002615 ??				     % 1
SCM:48002616 ??				     % 1
SCM:48002617 ??				     % 1
SCM:48002618 ??				     % 1
SCM:48002619 ??				     % 1
SCM:4800261A ??				     % 1
SCM:4800261B ??				     % 1
SCM:4800261C ??				     % 1
SCM:4800261D ??				     % 1
SCM:4800261E ??				     % 1
SCM:4800261F ??				     % 1
SCM:48002620 ??				     % 1
SCM:48002621 ??				     % 1
SCM:48002622 ??				     % 1
SCM:48002623 ??				     % 1
SCM:48002624 ??				     % 1
SCM:48002625 ??				     % 1
SCM:48002626 ??				     % 1
SCM:48002627 ??				     % 1
SCM:48002628 ??				     % 1
SCM:48002629 ??				     % 1
SCM:4800262A ??				     % 1
SCM:4800262B ??				     % 1
SCM:4800262C ??				     % 1
SCM:4800262D ??				     % 1
SCM:4800262E ??				     % 1
SCM:4800262F ??				     % 1
SCM:48002630 ??				     % 1
SCM:48002631 ??				     % 1
SCM:48002632 ??				     % 1
SCM:48002633 ??				     % 1
SCM:48002634 ??				     % 1
SCM:48002635 ??				     % 1
SCM:48002636 ??				     % 1
SCM:48002637 ??				     % 1
SCM:48002638 ??				     % 1
SCM:48002639 ??				     % 1
SCM:4800263A ??				     % 1
SCM:4800263B ??				     % 1
SCM:4800263C ??				     % 1
SCM:4800263D ??				     % 1
SCM:4800263E ??				     % 1
SCM:4800263F ??				     % 1
SCM:48002640 ??				     % 1
SCM:48002641 ??				     % 1
SCM:48002642 ??				     % 1
SCM:48002643 ??				     % 1
SCM:48002644 ??				     % 1
SCM:48002645 ??				     % 1
SCM:48002646 ??				     % 1
SCM:48002647 ??				     % 1
SCM:48002648 ??				     % 1
SCM:48002649 ??				     % 1
SCM:4800264A ??				     % 1
SCM:4800264B ??				     % 1
SCM:4800264C ??				     % 1
SCM:4800264D ??				     % 1
SCM:4800264E ??				     % 1
SCM:4800264F ??				     % 1
SCM:48002650 ??				     % 1
SCM:48002651 ??				     % 1
SCM:48002652 ??				     % 1
SCM:48002653 ??				     % 1
SCM:48002654 ??				     % 1
SCM:48002655 ??				     % 1
SCM:48002656 ??				     % 1
SCM:48002657 ??				     % 1
SCM:48002658 ??				     % 1
SCM:48002659 ??				     % 1
SCM:4800265A ??				     % 1
SCM:4800265B ??				     % 1
SCM:4800265C ??				     % 1
SCM:4800265D ??				     % 1
SCM:4800265E ??				     % 1
SCM:4800265F ??				     % 1
SCM:48002660 ??				     % 1
SCM:48002661 ??				     % 1
SCM:48002662 ??				     % 1
SCM:48002663 ??				     % 1
SCM:48002664 ??				     % 1
SCM:48002665 ??				     % 1
SCM:48002666 ??				     % 1
SCM:48002667 ??				     % 1
SCM:48002668 ??				     % 1
SCM:48002669 ??				     % 1
SCM:4800266A ??				     % 1
SCM:4800266B ??				     % 1
SCM:4800266C ??				     % 1
SCM:4800266D ??				     % 1
SCM:4800266E ??				     % 1
SCM:4800266F ??				     % 1
SCM:48002670 ??				     % 1
SCM:48002671 ??				     % 1
SCM:48002672 ??				     % 1
SCM:48002673 ??				     % 1
SCM:48002674 ??				     % 1
SCM:48002675 ??				     % 1
SCM:48002676 ??				     % 1
SCM:48002677 ??				     % 1
SCM:48002678 ??				     % 1
SCM:48002679 ??				     % 1
SCM:4800267A ??				     % 1
SCM:4800267B ??				     % 1
SCM:4800267C ??				     % 1
SCM:4800267D ??				     % 1
SCM:4800267E ??				     % 1
SCM:4800267F ??				     % 1
SCM:48002680 ??				     % 1
SCM:48002681 ??				     % 1
SCM:48002682 ??				     % 1
SCM:48002683 ??				     % 1
SCM:48002684 ??				     % 1
SCM:48002685 ??				     % 1
SCM:48002686 ??				     % 1
SCM:48002687 ??				     % 1
SCM:48002688 ??				     % 1
SCM:48002689 ??				     % 1
SCM:4800268A ??				     % 1
SCM:4800268B ??				     % 1
SCM:4800268C ??				     % 1
SCM:4800268D ??				     % 1
SCM:4800268E ??				     % 1
SCM:4800268F ??				     % 1
SCM:48002690 ??				     % 1
SCM:48002691 ??				     % 1
SCM:48002692 ??				     % 1
SCM:48002693 ??				     % 1
SCM:48002694 ??				     % 1
SCM:48002695 ??				     % 1
SCM:48002696 ??				     % 1
SCM:48002697 ??				     % 1
SCM:48002698 ??				     % 1
SCM:48002699 ??				     % 1
SCM:4800269A ??				     % 1
SCM:4800269B ??				     % 1
SCM:4800269C ??				     % 1
SCM:4800269D ??				     % 1
SCM:4800269E ??				     % 1
SCM:4800269F ??				     % 1
SCM:480026A0 ??				     % 1
SCM:480026A1 ??				     % 1
SCM:480026A2 ??				     % 1
SCM:480026A3 ??				     % 1
SCM:480026A4 ??				     % 1
SCM:480026A5 ??				     % 1
SCM:480026A6 ??				     % 1
SCM:480026A7 ??				     % 1
SCM:480026A8 ??				     % 1
SCM:480026A9 ??				     % 1
SCM:480026AA ??				     % 1
SCM:480026AB ??				     % 1
SCM:480026AC ??				     % 1
SCM:480026AD ??				     % 1
SCM:480026AE ??				     % 1
SCM:480026AF ??				     % 1
SCM:480026B0 ??				     % 1
SCM:480026B1 ??				     % 1
SCM:480026B2 ??				     % 1
SCM:480026B3 ??				     % 1
SCM:480026B4 ??				     % 1
SCM:480026B5 ??				     % 1
SCM:480026B6 ??				     % 1
SCM:480026B7 ??				     % 1
SCM:480026B8 ??				     % 1
SCM:480026B9 ??				     % 1
SCM:480026BA ??				     % 1
SCM:480026BB ??				     % 1
SCM:480026BC ??				     % 1
SCM:480026BD ??				     % 1
SCM:480026BE ??				     % 1
SCM:480026BF ??				     % 1
SCM:480026C0 ??				     % 1
SCM:480026C1 ??				     % 1
SCM:480026C2 ??				     % 1
SCM:480026C3 ??				     % 1
SCM:480026C4 ??				     % 1
SCM:480026C5 ??				     % 1
SCM:480026C6 ??				     % 1
SCM:480026C7 ??				     % 1
SCM:480026C8 ??				     % 1
SCM:480026C9 ??				     % 1
SCM:480026CA ??				     % 1
SCM:480026CB ??				     % 1
SCM:480026CC ??				     % 1
SCM:480026CD ??				     % 1
SCM:480026CE ??				     % 1
SCM:480026CF ??				     % 1
SCM:480026D0 ??				     % 1
SCM:480026D1 ??				     % 1
SCM:480026D2 ??				     % 1
SCM:480026D3 ??				     % 1
SCM:480026D4 ??				     % 1
SCM:480026D5 ??				     % 1
SCM:480026D6 ??				     % 1
SCM:480026D7 ??				     % 1
SCM:480026D8 ??				     % 1
SCM:480026D9 ??				     % 1
SCM:480026DA ??				     % 1
SCM:480026DB ??				     % 1
SCM:480026DC ??				     % 1
SCM:480026DD ??				     % 1
SCM:480026DE ??				     % 1
SCM:480026DF ??				     % 1
SCM:480026E0 ??				     % 1
SCM:480026E1 ??				     % 1
SCM:480026E2 ??				     % 1
SCM:480026E3 ??				     % 1
SCM:480026E4 ??				     % 1
SCM:480026E5 ??				     % 1
SCM:480026E6 ??				     % 1
SCM:480026E7 ??				     % 1
SCM:480026E8 ??				     % 1
SCM:480026E9 ??				     % 1
SCM:480026EA ??				     % 1
SCM:480026EB ??				     % 1
SCM:480026EC ??				     % 1
SCM:480026ED ??				     % 1
SCM:480026EE ??				     % 1
SCM:480026EF ??				     % 1
SCM:480026F0 ??				     % 1
SCM:480026F1 ??				     % 1
SCM:480026F2 ??				     % 1
SCM:480026F3 ??				     % 1
SCM:480026F4 ??				     % 1
SCM:480026F5 ??				     % 1
SCM:480026F6 ??				     % 1
SCM:480026F7 ??				     % 1
SCM:480026F8 ??				     % 1
SCM:480026F9 ??				     % 1
SCM:480026FA ??				     % 1
SCM:480026FB ??				     % 1
SCM:480026FC ??				     % 1
SCM:480026FD ??				     % 1
SCM:480026FE ??				     % 1
SCM:480026FF ??				     % 1
SCM:48002700 ??				     % 1
SCM:48002701 ??				     % 1
SCM:48002702 ??				     % 1
SCM:48002703 ??				     % 1
SCM:48002704 ??				     % 1
SCM:48002705 ??				     % 1
SCM:48002706 ??				     % 1
SCM:48002707 ??				     % 1
SCM:48002708 ??				     % 1
SCM:48002709 ??				     % 1
SCM:4800270A ??				     % 1
SCM:4800270B ??				     % 1
SCM:4800270C ??				     % 1
SCM:4800270D ??				     % 1
SCM:4800270E ??				     % 1
SCM:4800270F ??				     % 1
SCM:48002710 ??				     % 1
SCM:48002711 ??				     % 1
SCM:48002712 ??				     % 1
SCM:48002713 ??				     % 1
SCM:48002714 ??				     % 1
SCM:48002715 ??				     % 1
SCM:48002716 ??				     % 1
SCM:48002717 ??				     % 1
SCM:48002718 ??				     % 1
SCM:48002719 ??				     % 1
SCM:4800271A ??				     % 1
SCM:4800271B ??				     % 1
SCM:4800271C ??				     % 1
SCM:4800271D ??				     % 1
SCM:4800271E ??				     % 1
SCM:4800271F ??				     % 1
SCM:48002720 ??				     % 1
SCM:48002721 ??				     % 1
SCM:48002722 ??				     % 1
SCM:48002723 ??				     % 1
SCM:48002724 ??				     % 1
SCM:48002725 ??				     % 1
SCM:48002726 ??				     % 1
SCM:48002727 ??				     % 1
SCM:48002728 ??				     % 1
SCM:48002729 ??				     % 1
SCM:4800272A ??				     % 1
SCM:4800272B ??				     % 1
SCM:4800272C ??				     % 1
SCM:4800272D ??				     % 1
SCM:4800272E ??				     % 1
SCM:4800272F ??				     % 1
SCM:48002730 ??				     % 1
SCM:48002731 ??				     % 1
SCM:48002732 ??				     % 1
SCM:48002733 ??				     % 1
SCM:48002734 ??				     % 1
SCM:48002735 ??				     % 1
SCM:48002736 ??				     % 1
SCM:48002737 ??				     % 1
SCM:48002738 ??				     % 1
SCM:48002739 ??				     % 1
SCM:4800273A ??				     % 1
SCM:4800273B ??				     % 1
SCM:4800273C ??				     % 1
SCM:4800273D ??				     % 1
SCM:4800273E ??				     % 1
SCM:4800273F ??				     % 1
SCM:48002740 ??				     % 1
SCM:48002741 ??				     % 1
SCM:48002742 ??				     % 1
SCM:48002743 ??				     % 1
SCM:48002744 ??				     % 1
SCM:48002745 ??				     % 1
SCM:48002746 ??				     % 1
SCM:48002747 ??				     % 1
SCM:48002748 ??				     % 1
SCM:48002749 ??				     % 1
SCM:4800274A ??				     % 1
SCM:4800274B ??				     % 1
SCM:4800274C ??				     % 1
SCM:4800274D ??				     % 1
SCM:4800274E ??				     % 1
SCM:4800274F ??				     % 1
SCM:48002750 ??				     % 1
SCM:48002751 ??				     % 1
SCM:48002752 ??				     % 1
SCM:48002753 ??				     % 1
SCM:48002754 ??				     % 1
SCM:48002755 ??				     % 1
SCM:48002756 ??				     % 1
SCM:48002757 ??				     % 1
SCM:48002758 ??				     % 1
SCM:48002759 ??				     % 1
SCM:4800275A ??				     % 1
SCM:4800275B ??				     % 1
SCM:4800275C ??				     % 1
SCM:4800275D ??				     % 1
SCM:4800275E ??				     % 1
SCM:4800275F ??				     % 1
SCM:48002760 ??				     % 1
SCM:48002761 ??				     % 1
SCM:48002762 ??				     % 1
SCM:48002763 ??				     % 1
SCM:48002764 ??				     % 1
SCM:48002765 ??				     % 1
SCM:48002766 ??				     % 1
SCM:48002767 ??				     % 1
SCM:48002768 ??				     % 1
SCM:48002769 ??				     % 1
SCM:4800276A ??				     % 1
SCM:4800276B ??				     % 1
SCM:4800276C ??				     % 1
SCM:4800276D ??				     % 1
SCM:4800276E ??				     % 1
SCM:4800276F ??				     % 1
SCM:48002770 ??				     % 1
SCM:48002771 ??				     % 1
SCM:48002772 ??				     % 1
SCM:48002773 ??				     % 1
SCM:48002774 ??				     % 1
SCM:48002775 ??				     % 1
SCM:48002776 ??				     % 1
SCM:48002777 ??				     % 1
SCM:48002778 ??				     % 1
SCM:48002779 ??				     % 1
SCM:4800277A ??				     % 1
SCM:4800277B ??				     % 1
SCM:4800277C ??				     % 1
SCM:4800277D ??				     % 1
SCM:4800277E ??				     % 1
SCM:4800277F ??				     % 1
SCM:48002780 ??				     % 1
SCM:48002781 ??				     % 1
SCM:48002782 ??				     % 1
SCM:48002783 ??				     % 1
SCM:48002784 ??				     % 1
SCM:48002785 ??				     % 1
SCM:48002786 ??				     % 1
SCM:48002787 ??				     % 1
SCM:48002788 ??				     % 1
SCM:48002789 ??				     % 1
SCM:4800278A ??				     % 1
SCM:4800278B ??				     % 1
SCM:4800278C ??				     % 1
SCM:4800278D ??				     % 1
SCM:4800278E ??				     % 1
SCM:4800278F ??				     % 1
SCM:48002790 ??				     % 1
SCM:48002791 ??				     % 1
SCM:48002792 ??				     % 1
SCM:48002793 ??				     % 1
SCM:48002794 ??				     % 1
SCM:48002795 ??				     % 1
SCM:48002796 ??				     % 1
SCM:48002797 ??				     % 1
SCM:48002798 ??				     % 1
SCM:48002799 ??				     % 1
SCM:4800279A ??				     % 1
SCM:4800279B ??				     % 1
SCM:4800279C ??				     % 1
SCM:4800279D ??				     % 1
SCM:4800279E ??				     % 1
SCM:4800279F ??				     % 1
SCM:480027A0 ??				     % 1
SCM:480027A1 ??				     % 1
SCM:480027A2 ??				     % 1
SCM:480027A3 ??				     % 1
SCM:480027A4 ??				     % 1
SCM:480027A5 ??				     % 1
SCM:480027A6 ??				     % 1
SCM:480027A7 ??				     % 1
SCM:480027A8 ??				     % 1
SCM:480027A9 ??				     % 1
SCM:480027AA ??				     % 1
SCM:480027AB ??				     % 1
SCM:480027AC ??				     % 1
SCM:480027AD ??				     % 1
SCM:480027AE ??				     % 1
SCM:480027AF ??				     % 1
SCM:480027B0 ??				     % 1
SCM:480027B1 ??				     % 1
SCM:480027B2 ??				     % 1
SCM:480027B3 ??				     % 1
SCM:480027B4 ??				     % 1
SCM:480027B5 ??				     % 1
SCM:480027B6 ??				     % 1
SCM:480027B7 ??				     % 1
SCM:480027B8 ??				     % 1
SCM:480027B9 ??				     % 1
SCM:480027BA ??				     % 1
SCM:480027BB ??				     % 1
SCM:480027BC ??				     % 1
SCM:480027BD ??				     % 1
SCM:480027BE ??				     % 1
SCM:480027BF ??				     % 1
SCM:480027C0 ??				     % 1
SCM:480027C1 ??				     % 1
SCM:480027C2 ??				     % 1
SCM:480027C3 ??				     % 1
SCM:480027C4 ??				     % 1
SCM:480027C5 ??				     % 1
SCM:480027C6 ??				     % 1
SCM:480027C7 ??				     % 1
SCM:480027C8 ??				     % 1
SCM:480027C9 ??				     % 1
SCM:480027CA ??				     % 1
SCM:480027CB ??				     % 1
SCM:480027CC ??				     % 1
SCM:480027CD ??				     % 1
SCM:480027CE ??				     % 1
SCM:480027CF ??				     % 1
SCM:480027D0 ??				     % 1
SCM:480027D1 ??				     % 1
SCM:480027D2 ??				     % 1
SCM:480027D3 ??				     % 1
SCM:480027D4 ??				     % 1
SCM:480027D5 ??				     % 1
SCM:480027D6 ??				     % 1
SCM:480027D7 ??				     % 1
SCM:480027D8 ??				     % 1
SCM:480027D9 ??				     % 1
SCM:480027DA ??				     % 1
SCM:480027DB ??				     % 1
SCM:480027DC ??				     % 1
SCM:480027DD ??				     % 1
SCM:480027DE ??				     % 1
SCM:480027DF ??				     % 1
SCM:480027E0 ??				     % 1
SCM:480027E1 ??				     % 1
SCM:480027E2 ??				     % 1
SCM:480027E3 ??				     % 1
SCM:480027E4 ??				     % 1
SCM:480027E5 ??				     % 1
SCM:480027E6 ??				     % 1
SCM:480027E7 ??				     % 1
SCM:480027E8 ??				     % 1
SCM:480027E9 ??				     % 1
SCM:480027EA ??				     % 1
SCM:480027EB ??				     % 1
SCM:480027EC ??				     % 1
SCM:480027ED ??				     % 1
SCM:480027EE ??				     % 1
SCM:480027EF ??				     % 1
SCM:480027F0 ??				     % 1
SCM:480027F1 ??				     % 1
SCM:480027F2 ??				     % 1
SCM:480027F3 ??				     % 1
SCM:480027F4 ??				     % 1
SCM:480027F5 ??				     % 1
SCM:480027F6 ??				     % 1
SCM:480027F7 ??				     % 1
SCM:480027F8 ??				     % 1
SCM:480027F9 ??				     % 1
SCM:480027FA ??				     % 1
SCM:480027FB ??				     % 1
SCM:480027FC ??				     % 1
SCM:480027FD ??				     % 1
SCM:480027FE ??				     % 1
SCM:480027FF ??				     % 1
SCM:48002800 ??				     % 1
SCM:48002801 ??				     % 1
SCM:48002802 ??				     % 1
SCM:48002803 ??				     % 1
SCM:48002804 ??				     % 1
SCM:48002805 ??				     % 1
SCM:48002806 ??				     % 1
SCM:48002807 ??				     % 1
SCM:48002808 ??				     % 1
SCM:48002809 ??				     % 1
SCM:4800280A ??				     % 1
SCM:4800280B ??				     % 1
SCM:4800280C ??				     % 1
SCM:4800280D ??				     % 1
SCM:4800280E ??				     % 1
SCM:4800280F ??				     % 1
SCM:48002810 ??				     % 1
SCM:48002811 ??				     % 1
SCM:48002812 ??				     % 1
SCM:48002813 ??				     % 1
SCM:48002814 ??				     % 1
SCM:48002815 ??				     % 1
SCM:48002816 ??				     % 1
SCM:48002817 ??				     % 1
SCM:48002818 ??				     % 1
SCM:48002819 ??				     % 1
SCM:4800281A ??				     % 1
SCM:4800281B ??				     % 1
SCM:4800281C ??				     % 1
SCM:4800281D ??				     % 1
SCM:4800281E ??				     % 1
SCM:4800281F ??				     % 1
SCM:48002820 ??				     % 1
SCM:48002821 ??				     % 1
SCM:48002822 ??				     % 1
SCM:48002823 ??				     % 1
SCM:48002824 ??				     % 1
SCM:48002825 ??				     % 1
SCM:48002826 ??				     % 1
SCM:48002827 ??				     % 1
SCM:48002828 ??				     % 1
SCM:48002829 ??				     % 1
SCM:4800282A ??				     % 1
SCM:4800282B ??				     % 1
SCM:4800282C ??				     % 1
SCM:4800282D ??				     % 1
SCM:4800282E ??				     % 1
SCM:4800282F ??				     % 1
SCM:48002830 ??				     % 1
SCM:48002831 ??				     % 1
SCM:48002832 ??				     % 1
SCM:48002833 ??				     % 1
SCM:48002834 ??				     % 1
SCM:48002835 ??				     % 1
SCM:48002836 ??				     % 1
SCM:48002837 ??				     % 1
SCM:48002838 ??				     % 1
SCM:48002839 ??				     % 1
SCM:4800283A ??				     % 1
SCM:4800283B ??				     % 1
SCM:4800283C ??				     % 1
SCM:4800283D ??				     % 1
SCM:4800283E ??				     % 1
SCM:4800283F ??				     % 1
SCM:48002840 ??				     % 1
SCM:48002841 ??				     % 1
SCM:48002842 ??				     % 1
SCM:48002843 ??				     % 1
SCM:48002844 ??				     % 1
SCM:48002845 ??				     % 1
SCM:48002846 ??				     % 1
SCM:48002847 ??				     % 1
SCM:48002848 ??				     % 1
SCM:48002849 ??				     % 1
SCM:4800284A ??				     % 1
SCM:4800284B ??				     % 1
SCM:4800284C ??				     % 1
SCM:4800284D ??				     % 1
SCM:4800284E ??				     % 1
SCM:4800284F ??				     % 1
SCM:48002850 ??				     % 1
SCM:48002851 ??				     % 1
SCM:48002852 ??				     % 1
SCM:48002853 ??				     % 1
SCM:48002854 ??				     % 1
SCM:48002855 ??				     % 1
SCM:48002856 ??				     % 1
SCM:48002857 ??				     % 1
SCM:48002858 ??				     % 1
SCM:48002859 ??				     % 1
SCM:4800285A ??				     % 1
SCM:4800285B ??				     % 1
SCM:4800285C ??				     % 1
SCM:4800285D ??				     % 1
SCM:4800285E ??				     % 1
SCM:4800285F ??				     % 1
SCM:48002860 ??				     % 1
SCM:48002861 ??				     % 1
SCM:48002862 ??				     % 1
SCM:48002863 ??				     % 1
SCM:48002864 ??				     % 1
SCM:48002865 ??				     % 1
SCM:48002866 ??				     % 1
SCM:48002867 ??				     % 1
SCM:48002868 ??				     % 1
SCM:48002869 ??				     % 1
SCM:4800286A ??				     % 1
SCM:4800286B ??				     % 1
SCM:4800286C ??				     % 1
SCM:4800286D ??				     % 1
SCM:4800286E ??				     % 1
SCM:4800286F ??				     % 1
SCM:48002870 ??				     % 1
SCM:48002871 ??				     % 1
SCM:48002872 ??				     % 1
SCM:48002873 ??				     % 1
SCM:48002874 ??				     % 1
SCM:48002875 ??				     % 1
SCM:48002876 ??				     % 1
SCM:48002877 ??				     % 1
SCM:48002878 ??				     % 1
SCM:48002879 ??				     % 1
SCM:4800287A ??				     % 1
SCM:4800287B ??				     % 1
SCM:4800287C ??				     % 1
SCM:4800287D ??				     % 1
SCM:4800287E ??				     % 1
SCM:4800287F ??				     % 1
SCM:48002880 ??				     % 1
SCM:48002881 ??				     % 1
SCM:48002882 ??				     % 1
SCM:48002883 ??				     % 1
SCM:48002884 ??				     % 1
SCM:48002885 ??				     % 1
SCM:48002886 ??				     % 1
SCM:48002887 ??				     % 1
SCM:48002888 ??				     % 1
SCM:48002889 ??				     % 1
SCM:4800288A ??				     % 1
SCM:4800288B ??				     % 1
SCM:4800288C ??				     % 1
SCM:4800288D ??				     % 1
SCM:4800288E ??				     % 1
SCM:4800288F ??				     % 1
SCM:48002890 ??				     % 1
SCM:48002891 ??				     % 1
SCM:48002892 ??				     % 1
SCM:48002893 ??				     % 1
SCM:48002894 ??				     % 1
SCM:48002895 ??				     % 1
SCM:48002896 ??				     % 1
SCM:48002897 ??				     % 1
SCM:48002898 ??				     % 1
SCM:48002899 ??				     % 1
SCM:4800289A ??				     % 1
SCM:4800289B ??				     % 1
SCM:4800289C ??				     % 1
SCM:4800289D ??				     % 1
SCM:4800289E ??				     % 1
SCM:4800289F ??				     % 1
SCM:480028A0 ??				     % 1
SCM:480028A1 ??				     % 1
SCM:480028A2 ??				     % 1
SCM:480028A3 ??				     % 1
SCM:480028A4 ??				     % 1
SCM:480028A5 ??				     % 1
SCM:480028A6 ??				     % 1
SCM:480028A7 ??				     % 1
SCM:480028A8 ??				     % 1
SCM:480028A9 ??				     % 1
SCM:480028AA ??				     % 1
SCM:480028AB ??				     % 1
SCM:480028AC ??				     % 1
SCM:480028AD ??				     % 1
SCM:480028AE ??				     % 1
SCM:480028AF ??				     % 1
SCM:480028B0 ??				     % 1
SCM:480028B1 ??				     % 1
SCM:480028B2 ??				     % 1
SCM:480028B3 ??				     % 1
SCM:480028B4 ??				     % 1
SCM:480028B5 ??				     % 1
SCM:480028B6 ??				     % 1
SCM:480028B7 ??				     % 1
SCM:480028B8 ??				     % 1
SCM:480028B9 ??				     % 1
SCM:480028BA ??				     % 1
SCM:480028BB ??				     % 1
SCM:480028BC ??				     % 1
SCM:480028BD ??				     % 1
SCM:480028BE ??				     % 1
SCM:480028BF ??				     % 1
SCM:480028C0 ??				     % 1
SCM:480028C1 ??				     % 1
SCM:480028C2 ??				     % 1
SCM:480028C3 ??				     % 1
SCM:480028C4 ??				     % 1
SCM:480028C5 ??				     % 1
SCM:480028C6 ??				     % 1
SCM:480028C7 ??				     % 1
SCM:480028C8 ??				     % 1
SCM:480028C9 ??				     % 1
SCM:480028CA ??				     % 1
SCM:480028CB ??				     % 1
SCM:480028CC ??				     % 1
SCM:480028CD ??				     % 1
SCM:480028CE ??				     % 1
SCM:480028CF ??				     % 1
SCM:480028D0 ??				     % 1
SCM:480028D1 ??				     % 1
SCM:480028D2 ??				     % 1
SCM:480028D3 ??				     % 1
SCM:480028D4 ??				     % 1
SCM:480028D5 ??				     % 1
SCM:480028D6 ??				     % 1
SCM:480028D7 ??				     % 1
SCM:480028D8 ??				     % 1
SCM:480028D9 ??				     % 1
SCM:480028DA ??				     % 1
SCM:480028DB ??				     % 1
SCM:480028DC ??				     % 1
SCM:480028DD ??				     % 1
SCM:480028DE ??				     % 1
SCM:480028DF ??				     % 1
SCM:480028E0 ??				     % 1
SCM:480028E1 ??				     % 1
SCM:480028E2 ??				     % 1
SCM:480028E3 ??				     % 1
SCM:480028E4 ??				     % 1
SCM:480028E5 ??				     % 1
SCM:480028E6 ??				     % 1
SCM:480028E7 ??				     % 1
SCM:480028E8 ??				     % 1
SCM:480028E9 ??				     % 1
SCM:480028EA ??				     % 1
SCM:480028EB ??				     % 1
SCM:480028EC ??				     % 1
SCM:480028ED ??				     % 1
SCM:480028EE ??				     % 1
SCM:480028EF ??				     % 1
SCM:480028F0 ??				     % 1
SCM:480028F1 ??				     % 1
SCM:480028F2 ??				     % 1
SCM:480028F3 ??				     % 1
SCM:480028F4 ??				     % 1
SCM:480028F5 ??				     % 1
SCM:480028F6 ??				     % 1
SCM:480028F7 ??				     % 1
SCM:480028F8 ??				     % 1
SCM:480028F9 ??				     % 1
SCM:480028FA ??				     % 1
SCM:480028FB ??				     % 1
SCM:480028FC ??				     % 1
SCM:480028FD ??				     % 1
SCM:480028FE ??				     % 1
SCM:480028FF ??				     % 1
SCM:48002900 ??				     % 1
SCM:48002901 ??				     % 1
SCM:48002902 ??				     % 1
SCM:48002903 ??				     % 1
SCM:48002904 ??				     % 1
SCM:48002905 ??				     % 1
SCM:48002906 ??				     % 1
SCM:48002907 ??				     % 1
SCM:48002908 ??				     % 1
SCM:48002909 ??				     % 1
SCM:4800290A ??				     % 1
SCM:4800290B ??				     % 1
SCM:4800290C ??				     % 1
SCM:4800290D ??				     % 1
SCM:4800290E ??				     % 1
SCM:4800290F ??				     % 1
SCM:48002910 ??		     mmio_SBC_BASE   % 1						   ; DATA XREF:	sub_1803C+Ao
SCM:48002910											   ; sub_1803C+Eo ...
SCM:48002911 ??				     % 1
SCM:48002912 ??				     % 1
SCM:48002913 ??				     % 1
SCM:48002914 ??				     % 1
SCM:48002915 ??				     % 1
SCM:48002916 ??				     % 1
SCM:48002917 ??				     % 1
SCM:48002918 ??				     % 1
SCM:48002919 ??				     % 1
SCM:4800291A ??				     % 1
SCM:4800291B ??				     % 1
SCM:4800291C ??		     SDRC_MODULE_SEMAPHORE % 1						   ; DATA XREF:	sub_14980+4o
SCM:4800291C											   ; sub_14980:loc_14988r ...
SCM:4800291D ??				     % 1
SCM:4800291E ??				     % 1
SCM:4800291F ??				     % 1
SCM:48002920 ??				     % 1
SCM:48002921 ??				     % 1
SCM:48002922 ??				     % 1
SCM:48002923 ??				     % 1
SCM:48002924 ??				     % 1
SCM:48002925 ??				     % 1
SCM:48002926 ??				     % 1
SCM:48002927 ??				     % 1
SCM:48002928 ??				     % 1
SCM:48002929 ??				     % 1
SCM:4800292A ??				     % 1
SCM:4800292B ??				     % 1
SCM:4800292C ??				     % 1
SCM:4800292D ??				     % 1
SCM:4800292E ??				     % 1
SCM:4800292F ??				     % 1
SCM:48002930 ??				     % 1
SCM:48002931 ??				     % 1
SCM:48002932 ??				     % 1
SCM:48002933 ??				     % 1
SCM:48002934 ??				     % 1
SCM:48002935 ??				     % 1
SCM:48002936 ??				     % 1
SCM:48002937 ??				     % 1
SCM:48002938 ??				     % 1
SCM:48002939 ??				     % 1
SCM:4800293A ??				     % 1
SCM:4800293B ??				     % 1
SCM:4800293C ??				     % 1
SCM:4800293D ??				     % 1
SCM:4800293E ??				     % 1
SCM:4800293F ??				     % 1
SCM:48002940 ??				     % 1
SCM:48002941 ??				     % 1
SCM:48002942 ??				     % 1
SCM:48002943 ??				     % 1
SCM:48002944 ??				     % 1
SCM:48002945 ??				     % 1
SCM:48002946 ??				     % 1
SCM:48002947 ??				     % 1
SCM:48002948 ??				     % 1
SCM:48002949 ??				     % 1
SCM:4800294A ??				     % 1
SCM:4800294B ??				     % 1
SCM:4800294C ??				     % 1
SCM:4800294D ??				     % 1
SCM:4800294E ??				     % 1
SCM:4800294F ??				     % 1
SCM:48002950 ??				     % 1
SCM:48002951 ??				     % 1
SCM:48002952 ??				     % 1
SCM:48002953 ??				     % 1
SCM:48002954 ??				     % 1
SCM:48002955 ??				     % 1
SCM:48002956 ??				     % 1
SCM:48002957 ??				     % 1
SCM:48002958 ??				     % 1
SCM:48002959 ??				     % 1
SCM:4800295A ??				     % 1
SCM:4800295B ??				     % 1
SCM:4800295C ??				     % 1
SCM:4800295D ??				     % 1
SCM:4800295E ??				     % 1
SCM:4800295F ??				     % 1
SCM:48002960 ??				     % 1
SCM:48002961 ??				     % 1
SCM:48002962 ??				     % 1
SCM:48002963 ??				     % 1
SCM:48002964 ??				     % 1
SCM:48002965 ??				     % 1
SCM:48002966 ??				     % 1
SCM:48002967 ??				     % 1
SCM:48002968 ??				     % 1
SCM:48002969 ??				     % 1
SCM:4800296A ??				     % 1
SCM:4800296B ??				     % 1
SCM:4800296C ??				     % 1
SCM:4800296D ??				     % 1
SCM:4800296E ??				     % 1
SCM:4800296F ??				     % 1
SCM:48002970 ??				     % 1
SCM:48002971 ??				     % 1
SCM:48002972 ??				     % 1
SCM:48002973 ??				     % 1
SCM:48002974 ??				     % 1
SCM:48002975 ??				     % 1
SCM:48002976 ??				     % 1
SCM:48002977 ??				     % 1
SCM:48002978 ??				     % 1
SCM:48002979 ??				     % 1
SCM:4800297A ??				     % 1
SCM:4800297B ??				     % 1
SCM:4800297C ??				     % 1
SCM:4800297D ??				     % 1
SCM:4800297E ??				     % 1
SCM:4800297F ??				     % 1
SCM:48002980 ??				     % 1
SCM:48002981 ??				     % 1
SCM:48002982 ??				     % 1
SCM:48002983 ??				     % 1
SCM:48002984 ??				     % 1
SCM:48002985 ??				     % 1
SCM:48002986 ??				     % 1
SCM:48002987 ??				     % 1
SCM:48002988 ??				     % 1
SCM:48002989 ??				     % 1
SCM:4800298A ??				     % 1
SCM:4800298B ??				     % 1
SCM:4800298C ??				     % 1
SCM:4800298D ??				     % 1
SCM:4800298E ??				     % 1
SCM:4800298F ??				     % 1
SCM:48002990 ??				     % 1
SCM:48002991 ??				     % 1
SCM:48002992 ??				     % 1
SCM:48002993 ??				     % 1
SCM:48002994 ??				     % 1
SCM:48002995 ??				     % 1
SCM:48002996 ??				     % 1
SCM:48002997 ??				     % 1
SCM:48002998 ??				     % 1
SCM:48002999 ??				     % 1
SCM:4800299A ??				     % 1
SCM:4800299B ??				     % 1
SCM:4800299C ??				     % 1
SCM:4800299D ??				     % 1
SCM:4800299E ??				     % 1
SCM:4800299F ??				     % 1
SCM:480029A0 ??				     % 1
SCM:480029A1 ??				     % 1
SCM:480029A2 ??				     % 1
SCM:480029A3 ??				     % 1
SCM:480029A4 ??				     % 1
SCM:480029A5 ??				     % 1
SCM:480029A6 ??				     % 1
SCM:480029A7 ??				     % 1
SCM:480029A8 ??				     % 1
SCM:480029A9 ??				     % 1
SCM:480029AA ??				     % 1
SCM:480029AB ??				     % 1
SCM:480029AC ??				     % 1
SCM:480029AD ??				     % 1
SCM:480029AE ??				     % 1
SCM:480029AF ??				     % 1
SCM:480029B0 ??				     % 1
SCM:480029B1 ??				     % 1
SCM:480029B2 ??				     % 1
SCM:480029B3 ??				     % 1
SCM:480029B4 ??				     % 1
SCM:480029B5 ??				     % 1
SCM:480029B6 ??				     % 1
SCM:480029B7 ??				     % 1
SCM:480029B8 ??				     % 1
SCM:480029B9 ??				     % 1
SCM:480029BA ??				     % 1
SCM:480029BB ??				     % 1
SCM:480029BC ??				     % 1
SCM:480029BD ??				     % 1
SCM:480029BE ??				     % 1
SCM:480029BF ??				     % 1
SCM:480029C0 ??				     % 1
SCM:480029C1 ??				     % 1
SCM:480029C2 ??				     % 1
SCM:480029C3 ??				     % 1
SCM:480029C4 ??				     % 1
SCM:480029C5 ??				     % 1
SCM:480029C6 ??				     % 1
SCM:480029C7 ??				     % 1
SCM:480029C8 ??				     % 1
SCM:480029C9 ??				     % 1
SCM:480029CA ??				     % 1
SCM:480029CB ??				     % 1
SCM:480029CC ??				     % 1
SCM:480029CD ??				     % 1
SCM:480029CE ??				     % 1
SCM:480029CF ??				     % 1
SCM:480029D0 ??				     % 1
SCM:480029D1 ??				     % 1
SCM:480029D2 ??				     % 1
SCM:480029D3 ??				     % 1
SCM:480029D4 ??				     % 1
SCM:480029D5 ??				     % 1
SCM:480029D6 ??				     % 1
SCM:480029D7 ??				     % 1
SCM:480029D8 ??				     % 1
SCM:480029D9 ??				     % 1
SCM:480029DA ??				     % 1
SCM:480029DB ??				     % 1
SCM:480029DC ??				     % 1
SCM:480029DD ??				     % 1
SCM:480029DE ??				     % 1
SCM:480029DF ??				     % 1
SCM:480029E0 ??				     % 1
SCM:480029E1 ??				     % 1
SCM:480029E2 ??				     % 1
SCM:480029E3 ??				     % 1
SCM:480029E4 ??				     % 1
SCM:480029E5 ??				     % 1
SCM:480029E6 ??				     % 1
SCM:480029E7 ??				     % 1
SCM:480029E8 ??				     % 1
SCM:480029E9 ??				     % 1
SCM:480029EA ??				     % 1
SCM:480029EB ??				     % 1
SCM:480029EC ??				     % 1
SCM:480029ED ??				     % 1
SCM:480029EE ??				     % 1
SCM:480029EF ??				     % 1
SCM:480029F0 ??				     % 1
SCM:480029F1 ??				     % 1
SCM:480029F2 ??				     % 1
SCM:480029F3 ??				     % 1
SCM:480029F4 ??				     % 1
SCM:480029F5 ??				     % 1
SCM:480029F6 ??				     % 1
SCM:480029F7 ??				     % 1
SCM:480029F8 ??				     % 1
SCM:480029F9 ??				     % 1
SCM:480029FA ??				     % 1
SCM:480029FB ??				     % 1
SCM:480029FC ??		     OMAP3430_reg_CONTROL_SAVE_RESTORE_MEM % 1
SCM:480029FD ??				     % 1
SCM:480029FE ??				     % 1
SCM:480029FF ??				     % 1
SCM:48002A00 ??		     OMAP3430_reg_CONTROL_PADCONF_I2C4_SCL % 1
SCM:48002A01 ??				     % 1
SCM:48002A02 ??				     % 1
SCM:48002A03 ??				     % 1
SCM:48002A04 ??		     OMAP3430_reg_CONTROL_PADCONF_SYS_32K % 1
SCM:48002A05 ??				     % 1
SCM:48002A06 ??				     % 1
SCM:48002A07 ??				     % 1
SCM:48002A08 ??		     OMAP3430_reg_CONTROL_PADCONF_SYS_NRESWARM % 1
SCM:48002A09 ??				     % 1
SCM:48002A0A ??				     % 1
SCM:48002A0B ??				     % 1
SCM:48002A0C ??		     OMAP3430_reg_CONTROL_PADCONF_SYS_BOOT1 % 1
SCM:48002A0D ??				     % 1
SCM:48002A0E ??				     % 1
SCM:48002A0F ??				     % 1
SCM:48002A10 ??		     OMAP3430_reg_CONTROL_PADCONF_SYS_BOOT3 % 1
SCM:48002A11 ??				     % 1
SCM:48002A12 ??				     % 1
SCM:48002A13 ??				     % 1
SCM:48002A14 ??		     OMAP3430_reg_CONTROL_PADCONF_SYS_BOOT5 % 1
SCM:48002A15 ??				     % 1
SCM:48002A16 ??				     % 1
SCM:48002A17 ??				     % 1
SCM:48002A18 ??		     OMAP3430_reg_CONTROL_PADCONF_SYS_OFF_MODE % 1
SCM:48002A19 ??				     % 1
SCM:48002A1A ??				     % 1
SCM:48002A1B ??				     % 1
SCM:48002A1C ??		     OMAP3430_reg_CONTROL_PADCONF_JTAG_NTRST % 1
SCM:48002A1D ??				     % 1
SCM:48002A1E ??				     % 1
SCM:48002A1F ??				     % 1
SCM:48002A20 ??		     OMAP3430_reg_CONTROL_PADCONF_JTAG_TMS_TMSC	% 1
SCM:48002A21 ??				     % 1
SCM:48002A22 ??				     % 1
SCM:48002A23 ??				     % 1
SCM:48002A24 ??		     OMAP3430_reg_CONTROL_PADCONF_JTAG_EMU0 % 1
SCM:48002A25 ??				     % 1
SCM:48002A26 ??				     % 1
SCM:48002A27 ??				     % 1
SCM:48002A28 ??				     % 1
SCM:48002A29 ??				     % 1
SCM:48002A2A ??				     % 1
SCM:48002A2B ??				     % 1
SCM:48002A2C ??				     % 1
SCM:48002A2D ??				     % 1
SCM:48002A2E ??				     % 1
SCM:48002A2F ??				     % 1
SCM:48002A30 ??				     % 1
SCM:48002A31 ??				     % 1
SCM:48002A32 ??				     % 1
SCM:48002A33 ??				     % 1
SCM:48002A34 ??				     % 1
SCM:48002A35 ??				     % 1
SCM:48002A36 ??				     % 1
SCM:48002A37 ??				     % 1
SCM:48002A38 ??				     % 1
SCM:48002A39 ??				     % 1
SCM:48002A3A ??				     % 1
SCM:48002A3B ??				     % 1
SCM:48002A3C ??				     % 1
SCM:48002A3D ??				     % 1
SCM:48002A3E ??				     % 1
SCM:48002A3F ??				     % 1
SCM:48002A40 ??				     % 1
SCM:48002A41 ??				     % 1
SCM:48002A42 ??				     % 1
SCM:48002A43 ??				     % 1
SCM:48002A44 ??				     % 1
SCM:48002A45 ??				     % 1
SCM:48002A46 ??				     % 1
SCM:48002A47 ??				     % 1
SCM:48002A48 ??				     % 1
SCM:48002A49 ??				     % 1
SCM:48002A4A ??				     % 1
SCM:48002A4B ??				     % 1
SCM:48002A4C ??		     OMAP3430_reg_CONTROL_PADCONF_SAD2D_SWAKEUP	% 1
SCM:48002A4D ??				     % 1
SCM:48002A4E ??				     % 1
SCM:48002A4F ??				     % 1
SCM:48002A50 ??		     OMAP3430_reg_CONTROL_PADCONF_JTAG_TDO % 1
SCM:48002A51 ??				     % 1
SCM:48002A52 ??				     % 1
SCM:48002A53 ??				     % 1
SCM:48002A54 ??				     % 1
SCM:48002A55 ??				     % 1
SCM:48002A56 ??				     % 1
SCM:48002A57 ??				     % 1
SCM:48002A58 ??				     % 1
SCM:48002A59 ??				     % 1
SCM:48002A5A ??				     % 1
SCM:48002A5B ??				     % 1
SCM:48002A5C ??		     OMAP3430_reg_CONTROL_WKUP_CTRL % 1					   ; USB TXEN polarity control and log modem warm reset	source mux sel
SCM:48002A5D ??				     % 1
SCM:48002A5E ??				     % 1
SCM:48002A5F ??				     % 1
SCM:48002A60 ??				     % 1
SCM:48002A61 ??				     % 1
SCM:48002A62 ??				     % 1
SCM:48002A63 ??				     % 1
SCM:48002A64 ??				     % 1
SCM:48002A65 ??				     % 1
SCM:48002A66 ??				     % 1
SCM:48002A67 ??				     % 1
SCM:48002A68 ??		     OMAP3430_reg_CONTROL_WKUP_DEBOBS_0	% 1				   ; Select the	WKUP domain set	of signals to be observed for hw_dbg3, hw_dbg2,	hw_dbg1, hw_dbg0
SCM:48002A69 ??				     % 1
SCM:48002A6A ??				     % 1
SCM:48002A6B ??				     % 1
SCM:48002A6C ??		     OMAP3430_reg_CONTROL_WKUP_DEBOBS_1	% 1				   ; Select the	WKUP domain set	of signals to be observed for hw_dbg7, hw_dbg6,	hw_dbg5, hw_dbg4
SCM:48002A6D ??				     % 1
SCM:48002A6E ??				     % 1
SCM:48002A6F ??				     % 1
SCM:48002A70 ??		     OMAP3430_reg_CONTROL_WKUP_DEBOBS_2	% 1				   ; Select the	WKUP domain set	of signals to be observed for hw_dbg11,	hw_dbg10, hw_dbg9, hw_dbg8
SCM:48002A71 ??				     % 1
SCM:48002A72 ??				     % 1
SCM:48002A73 ??				     % 1
SCM:48002A74 ??		     OMAP3430_reg_CONTROL_WKUP_DEBOBS_3	% 1				   ; Select the	WKUP domain set	of signals to be observed for hw_dbg15,	hw_dbg14, hw_dbg13, hw_dbg12
SCM:48002A75 ??				     % 1
SCM:48002A76 ??				     % 1
SCM:48002A77 ??				     % 1
SCM:48002A78 ??		     OMAP3430_reg_CONTROL_WKUP_DEBOBS_4	% 1				   ; Select the	WKUP domain set	of signals to be observed for hw_dbg17,	hw_dbg16
SCM:48002A79 ??				     % 1
SCM:48002A7A ??				     % 1
SCM:48002A7B ??				     % 1
SCM:48002A7C ??				     % 1
SCM:48002A7D ??				     % 1
SCM:48002A7E ??				     % 1
SCM:48002A7F ??				     % 1
SCM:48002A80 ??				     % 1
SCM:48002A81 ??				     % 1
SCM:48002A82 ??				     % 1
SCM:48002A83 ??				     % 1
SCM:48002A84 ??				     % 1
SCM:48002A85 ??				     % 1
SCM:48002A86 ??				     % 1
SCM:48002A87 ??				     % 1
SCM:48002A88 ??				     % 1
SCM:48002A89 ??				     % 1
SCM:48002A8A ??				     % 1
SCM:48002A8B ??				     % 1
SCM:48002A8C ??				     % 1
SCM:48002A8D ??				     % 1
SCM:48002A8E ??				     % 1
SCM:48002A8F ??				     % 1
SCM:48002A90 ??				     % 1
SCM:48002A91 ??				     % 1
SCM:48002A92 ??				     % 1
SCM:48002A93 ??				     % 1
SCM:48002A94 ??				     % 1
SCM:48002A95 ??				     % 1
SCM:48002A96 ??				     % 1
SCM:48002A97 ??				     % 1
SCM:48002A98 ??				     % 1
SCM:48002A99 ??				     % 1
SCM:48002A9A ??				     % 1
SCM:48002A9B ??				     % 1
SCM:48002A9C ??				     % 1
SCM:48002A9D ??				     % 1
SCM:48002A9E ??				     % 1
SCM:48002A9F ??				     % 1
SCM:48002AA0 ??				     % 1
SCM:48002AA1 ??				     % 1
SCM:48002AA2 ??				     % 1
SCM:48002AA3 ??				     % 1
SCM:48002AA4 ??				     % 1
SCM:48002AA5 ??				     % 1
SCM:48002AA6 ??				     % 1
SCM:48002AA7 ??				     % 1
SCM:48002AA8 ??				     % 1
SCM:48002AA9 ??				     % 1
SCM:48002AAA ??				     % 1
SCM:48002AAB ??				     % 1
SCM:48002AAC ??				     % 1
SCM:48002AAD ??				     % 1
SCM:48002AAE ??				     % 1
SCM:48002AAF ??				     % 1
SCM:48002AB0 ??				     % 1
SCM:48002AB1 ??				     % 1
SCM:48002AB2 ??				     % 1
SCM:48002AB3 ??				     % 1
SCM:48002AB4 ??				     % 1
SCM:48002AB5 ??				     % 1
SCM:48002AB6 ??				     % 1
SCM:48002AB7 ??				     % 1
SCM:48002AB8 ??				     % 1
SCM:48002AB9 ??				     % 1
SCM:48002ABA ??				     % 1
SCM:48002ABB ??				     % 1
SCM:48002ABC ??				     % 1
SCM:48002ABD ??				     % 1
SCM:48002ABE ??				     % 1
SCM:48002ABF ??				     % 1
SCM:48002AC0 ??				     % 1
SCM:48002AC1 ??				     % 1
SCM:48002AC2 ??				     % 1
SCM:48002AC3 ??				     % 1
SCM:48002AC4 ??				     % 1
SCM:48002AC5 ??				     % 1
SCM:48002AC6 ??				     % 1
SCM:48002AC7 ??				     % 1
SCM:48002AC8 ??				     % 1
SCM:48002AC9 ??				     % 1
SCM:48002ACA ??				     % 1
SCM:48002ACB ??				     % 1
SCM:48002ACC ??				     % 1
SCM:48002ACD ??				     % 1
SCM:48002ACE ??				     % 1
SCM:48002ACF ??				     % 1
SCM:48002AD0 ??				     % 1
SCM:48002AD1 ??				     % 1
SCM:48002AD2 ??				     % 1
SCM:48002AD3 ??				     % 1
SCM:48002AD4 ??				     % 1
SCM:48002AD5 ??				     % 1
SCM:48002AD6 ??				     % 1
SCM:48002AD7 ??				     % 1
SCM:48002AD8 ??				     % 1
SCM:48002AD9 ??				     % 1
SCM:48002ADA ??				     % 1
SCM:48002ADB ??				     % 1
SCM:48002ADC ??				     % 1
SCM:48002ADD ??				     % 1
SCM:48002ADE ??				     % 1
SCM:48002ADF ??				     % 1
SCM:48002AE0 ??				     % 1
SCM:48002AE1 ??				     % 1
SCM:48002AE2 ??				     % 1
SCM:48002AE3 ??				     % 1
SCM:48002AE4 ??				     % 1
SCM:48002AE5 ??				     % 1
SCM:48002AE6 ??				     % 1
SCM:48002AE7 ??				     % 1
SCM:48002AE8 ??				     % 1
SCM:48002AE9 ??				     % 1
SCM:48002AEA ??				     % 1
SCM:48002AEB ??				     % 1
SCM:48002AEC ??				     % 1
SCM:48002AED ??				     % 1
SCM:48002AEE ??				     % 1
SCM:48002AEF ??				     % 1
SCM:48002AF0 ??				     % 1
SCM:48002AF1 ??				     % 1
SCM:48002AF2 ??				     % 1
SCM:48002AF3 ??				     % 1
SCM:48002AF4 ??				     % 1
SCM:48002AF5 ??				     % 1
SCM:48002AF6 ??				     % 1
SCM:48002AF7 ??				     % 1
SCM:48002AF8 ??				     % 1
SCM:48002AF9 ??				     % 1
SCM:48002AFA ??				     % 1
SCM:48002AFB ??				     % 1
SCM:48002AFC ??				     % 1
SCM:48002AFD ??				     % 1
SCM:48002AFE ??				     % 1
SCM:48002AFF ??				     % 1
SCM:48002B00 ??				     % 1
SCM:48002B01 ??				     % 1
SCM:48002B02 ??				     % 1
SCM:48002B03 ??				     % 1
SCM:48002B04 ??				     % 1
SCM:48002B05 ??				     % 1
SCM:48002B06 ??				     % 1
SCM:48002B07 ??				     % 1
SCM:48002B08 ??				     % 1
SCM:48002B09 ??				     % 1
SCM:48002B0A ??				     % 1
SCM:48002B0B ??				     % 1
SCM:48002B0C ??				     % 1
SCM:48002B0D ??				     % 1
SCM:48002B0E ??				     % 1
SCM:48002B0F ??				     % 1
SCM:48002B10 ??				     % 1
SCM:48002B11 ??				     % 1
SCM:48002B12 ??				     % 1
SCM:48002B13 ??				     % 1
SCM:48002B14 ??				     % 1
SCM:48002B15 ??				     % 1
SCM:48002B16 ??				     % 1
SCM:48002B17 ??				     % 1
SCM:48002B18 ??				     % 1
SCM:48002B19 ??				     % 1
SCM:48002B1A ??				     % 1
SCM:48002B1B ??				     % 1
SCM:48002B1C ??				     % 1
SCM:48002B1D ??				     % 1
SCM:48002B1E ??				     % 1
SCM:48002B1F ??				     % 1
SCM:48002B20 ??				     % 1
SCM:48002B21 ??				     % 1
SCM:48002B22 ??				     % 1
SCM:48002B23 ??				     % 1
SCM:48002B24 ??				     % 1
SCM:48002B25 ??				     % 1
SCM:48002B26 ??				     % 1
SCM:48002B27 ??				     % 1
SCM:48002B28 ??				     % 1
SCM:48002B29 ??				     % 1
SCM:48002B2A ??				     % 1
SCM:48002B2B ??				     % 1
SCM:48002B2C ??				     % 1
SCM:48002B2D ??				     % 1
SCM:48002B2E ??				     % 1
SCM:48002B2F ??				     % 1
SCM:48002B30 ??				     % 1
SCM:48002B31 ??				     % 1
SCM:48002B32 ??				     % 1
SCM:48002B33 ??				     % 1
SCM:48002B34 ??				     % 1
SCM:48002B35 ??				     % 1
SCM:48002B36 ??				     % 1
SCM:48002B37 ??				     % 1
SCM:48002B38 ??				     % 1
SCM:48002B39 ??				     % 1
SCM:48002B3A ??				     % 1
SCM:48002B3B ??				     % 1
SCM:48002B3C ??				     % 1
SCM:48002B3D ??				     % 1
SCM:48002B3E ??				     % 1
SCM:48002B3F ??				     % 1
SCM:48002B40 ??				     % 1
SCM:48002B41 ??				     % 1
SCM:48002B42 ??				     % 1
SCM:48002B43 ??				     % 1
SCM:48002B44 ??				     % 1
SCM:48002B45 ??				     % 1
SCM:48002B46 ??				     % 1
SCM:48002B47 ??				     % 1
SCM:48002B48 ??				     % 1
SCM:48002B49 ??				     % 1
SCM:48002B4A ??				     % 1
SCM:48002B4B ??				     % 1
SCM:48002B4C ??				     % 1
SCM:48002B4D ??				     % 1
SCM:48002B4E ??				     % 1
SCM:48002B4F ??				     % 1
SCM:48002B50 ??				     % 1
SCM:48002B51 ??				     % 1
SCM:48002B52 ??				     % 1
SCM:48002B53 ??				     % 1
SCM:48002B54 ??				     % 1
SCM:48002B55 ??				     % 1
SCM:48002B56 ??				     % 1
SCM:48002B57 ??				     % 1
SCM:48002B58 ??				     % 1
SCM:48002B59 ??				     % 1
SCM:48002B5A ??				     % 1
SCM:48002B5B ??				     % 1
SCM:48002B5C ??				     % 1
SCM:48002B5D ??				     % 1
SCM:48002B5E ??				     % 1
SCM:48002B5F ??				     % 1
SCM:48002B60 ??				     % 1
SCM:48002B61 ??				     % 1
SCM:48002B62 ??				     % 1
SCM:48002B63 ??				     % 1
SCM:48002B64 ??				     % 1
SCM:48002B65 ??				     % 1
SCM:48002B66 ??				     % 1
SCM:48002B67 ??				     % 1
SCM:48002B68 ??				     % 1
SCM:48002B69 ??				     % 1
SCM:48002B6A ??				     % 1
SCM:48002B6B ??				     % 1
SCM:48002B6C ??				     % 1
SCM:48002B6D ??				     % 1
SCM:48002B6E ??				     % 1
SCM:48002B6F ??				     % 1
SCM:48002B70 ??				     % 1
SCM:48002B71 ??				     % 1
SCM:48002B72 ??				     % 1
SCM:48002B73 ??				     % 1
SCM:48002B74 ??				     % 1
SCM:48002B75 ??				     % 1
SCM:48002B76 ??				     % 1
SCM:48002B77 ??				     % 1
SCM:48002B78 ??				     % 1
SCM:48002B79 ??				     % 1
SCM:48002B7A ??				     % 1
SCM:48002B7B ??				     % 1
SCM:48002B7C ??				     % 1
SCM:48002B7D ??				     % 1
SCM:48002B7E ??				     % 1
SCM:48002B7F ??				     % 1
SCM:48002B80 ??				     % 1
SCM:48002B81 ??				     % 1
SCM:48002B82 ??				     % 1
SCM:48002B83 ??				     % 1
SCM:48002B84 ??				     % 1
SCM:48002B85 ??				     % 1
SCM:48002B86 ??				     % 1
SCM:48002B87 ??				     % 1
SCM:48002B88 ??				     % 1
SCM:48002B89 ??				     % 1
SCM:48002B8A ??				     % 1
SCM:48002B8B ??				     % 1
SCM:48002B8C ??				     % 1
SCM:48002B8D ??				     % 1
SCM:48002B8E ??				     % 1
SCM:48002B8F ??				     % 1
SCM:48002B90 ??				     % 1
SCM:48002B91 ??				     % 1
SCM:48002B92 ??				     % 1
SCM:48002B93 ??				     % 1
SCM:48002B94 ??				     % 1
SCM:48002B95 ??				     % 1
SCM:48002B96 ??				     % 1
SCM:48002B97 ??				     % 1
SCM:48002B98 ??				     % 1
SCM:48002B99 ??				     % 1
SCM:48002B9A ??				     % 1
SCM:48002B9B ??				     % 1
SCM:48002B9C ??				     % 1
SCM:48002B9D ??				     % 1
SCM:48002B9E ??				     % 1
SCM:48002B9F ??				     % 1
SCM:48002BA0 ??				     % 1
SCM:48002BA1 ??				     % 1
SCM:48002BA2 ??				     % 1
SCM:48002BA3 ??				     % 1
SCM:48002BA4 ??				     % 1
SCM:48002BA5 ??				     % 1
SCM:48002BA6 ??				     % 1
SCM:48002BA7 ??				     % 1
SCM:48002BA8 ??				     % 1
SCM:48002BA9 ??				     % 1
SCM:48002BAA ??				     % 1
SCM:48002BAB ??				     % 1
SCM:48002BAC ??				     % 1
SCM:48002BAD ??				     % 1
SCM:48002BAE ??				     % 1
SCM:48002BAF ??				     % 1
SCM:48002BB0 ??				     % 1
SCM:48002BB1 ??				     % 1
SCM:48002BB2 ??				     % 1
SCM:48002BB3 ??				     % 1
SCM:48002BB4 ??				     % 1
SCM:48002BB5 ??				     % 1
SCM:48002BB6 ??				     % 1
SCM:48002BB7 ??				     % 1
SCM:48002BB8 ??				     % 1
SCM:48002BB9 ??				     % 1
SCM:48002BBA ??				     % 1
SCM:48002BBB ??				     % 1
SCM:48002BBC ??				     % 1
SCM:48002BBD ??				     % 1
SCM:48002BBE ??				     % 1
SCM:48002BBF ??				     % 1
SCM:48002BC0 ??				     % 1
SCM:48002BC1 ??				     % 1
SCM:48002BC2 ??				     % 1
SCM:48002BC3 ??				     % 1
SCM:48002BC4 ??				     % 1
SCM:48002BC5 ??				     % 1
SCM:48002BC6 ??				     % 1
SCM:48002BC7 ??				     % 1
SCM:48002BC8 ??				     % 1
SCM:48002BC9 ??				     % 1
SCM:48002BCA ??				     % 1
SCM:48002BCB ??				     % 1
SCM:48002BCC ??				     % 1
SCM:48002BCD ??				     % 1
SCM:48002BCE ??				     % 1
SCM:48002BCF ??				     % 1
SCM:48002BD0 ??				     % 1
SCM:48002BD1 ??				     % 1
SCM:48002BD2 ??				     % 1
SCM:48002BD3 ??				     % 1
SCM:48002BD4 ??				     % 1
SCM:48002BD5 ??				     % 1
SCM:48002BD6 ??				     % 1
SCM:48002BD7 ??				     % 1
SCM:48002BD8 ??				     % 1
SCM:48002BD9 ??				     % 1
SCM:48002BDA ??				     % 1
SCM:48002BDB ??				     % 1
SCM:48002BDC ??				     % 1
SCM:48002BDD ??				     % 1
SCM:48002BDE ??				     % 1
SCM:48002BDF ??				     % 1
SCM:48002BE0 ??				     % 1
SCM:48002BE1 ??				     % 1
SCM:48002BE2 ??				     % 1
SCM:48002BE3 ??				     % 1
SCM:48002BE4 ??				     % 1
SCM:48002BE5 ??				     % 1
SCM:48002BE6 ??				     % 1
SCM:48002BE7 ??				     % 1
SCM:48002BE8 ??				     % 1
SCM:48002BE9 ??				     % 1
SCM:48002BEA ??				     % 1
SCM:48002BEB ??				     % 1
SCM:48002BEC ??				     % 1
SCM:48002BED ??				     % 1
SCM:48002BEE ??				     % 1
SCM:48002BEF ??				     % 1
SCM:48002BF0 ??				     % 1
SCM:48002BF1 ??				     % 1
SCM:48002BF2 ??				     % 1
SCM:48002BF3 ??				     % 1
SCM:48002BF4 ??				     % 1
SCM:48002BF5 ??				     % 1
SCM:48002BF6 ??				     % 1
SCM:48002BF7 ??				     % 1
SCM:48002BF8 ??				     % 1
SCM:48002BF9 ??				     % 1
SCM:48002BFA ??				     % 1
SCM:48002BFB ??				     % 1
SCM:48002BFC ??				     % 1
SCM:48002BFD ??				     % 1
SCM:48002BFE ??				     % 1
SCM:48002BFF ??				     % 1
SCM:48002C00 ??				     % 1
SCM:48002C01 ??				     % 1
SCM:48002C02 ??				     % 1
SCM:48002C03 ??				     % 1
SCM:48002C04 ??				     % 1
SCM:48002C05 ??				     % 1
SCM:48002C06 ??				     % 1
SCM:48002C07 ??				     % 1
SCM:48002C08 ??				     % 1
SCM:48002C09 ??				     % 1
SCM:48002C0A ??				     % 1
SCM:48002C0B ??				     % 1
SCM:48002C0C ??				     % 1
SCM:48002C0D ??				     % 1
SCM:48002C0E ??				     % 1
SCM:48002C0F ??				     % 1
SCM:48002C10 ??				     % 1
SCM:48002C11 ??				     % 1
SCM:48002C12 ??				     % 1
SCM:48002C13 ??				     % 1
SCM:48002C14 ??				     % 1
SCM:48002C15 ??				     % 1
SCM:48002C16 ??				     % 1
SCM:48002C17 ??				     % 1
SCM:48002C18 ??				     % 1
SCM:48002C19 ??				     % 1
SCM:48002C1A ??				     % 1
SCM:48002C1B ??				     % 1
SCM:48002C1C ??				     % 1
SCM:48002C1D ??				     % 1
SCM:48002C1E ??				     % 1
SCM:48002C1F ??				     % 1
SCM:48002C20 ??				     % 1
SCM:48002C21 ??				     % 1
SCM:48002C22 ??				     % 1
SCM:48002C23 ??				     % 1
SCM:48002C24 ??				     % 1
SCM:48002C25 ??				     % 1
SCM:48002C26 ??				     % 1
SCM:48002C27 ??				     % 1
SCM:48002C28 ??				     % 1
SCM:48002C29 ??				     % 1
SCM:48002C2A ??				     % 1
SCM:48002C2B ??				     % 1
SCM:48002C2C ??				     % 1
SCM:48002C2D ??				     % 1
SCM:48002C2E ??				     % 1
SCM:48002C2F ??				     % 1
SCM:48002C30 ??				     % 1
SCM:48002C31 ??				     % 1
SCM:48002C32 ??				     % 1
SCM:48002C33 ??				     % 1
SCM:48002C34 ??				     % 1
SCM:48002C35 ??				     % 1
SCM:48002C36 ??				     % 1
SCM:48002C37 ??				     % 1
SCM:48002C38 ??				     % 1
SCM:48002C39 ??				     % 1
SCM:48002C3A ??				     % 1
SCM:48002C3B ??				     % 1
SCM:48002C3C ??				     % 1
SCM:48002C3D ??				     % 1
SCM:48002C3E ??				     % 1
SCM:48002C3F ??				     % 1
SCM:48002C40 ??				     % 1
SCM:48002C41 ??				     % 1
SCM:48002C42 ??				     % 1
SCM:48002C43 ??				     % 1
SCM:48002C44 ??				     % 1
SCM:48002C45 ??				     % 1
SCM:48002C46 ??				     % 1
SCM:48002C47 ??				     % 1
SCM:48002C48 ??				     % 1
SCM:48002C49 ??				     % 1
SCM:48002C4A ??				     % 1
SCM:48002C4B ??				     % 1
SCM:48002C4C ??				     % 1
SCM:48002C4D ??				     % 1
SCM:48002C4E ??				     % 1
SCM:48002C4F ??				     % 1
SCM:48002C50 ??				     % 1
SCM:48002C51 ??				     % 1
SCM:48002C52 ??				     % 1
SCM:48002C53 ??				     % 1
SCM:48002C54 ??				     % 1
SCM:48002C55 ??				     % 1
SCM:48002C56 ??				     % 1
SCM:48002C57 ??				     % 1
SCM:48002C58 ??				     % 1
SCM:48002C59 ??				     % 1
SCM:48002C5A ??				     % 1
SCM:48002C5B ??				     % 1
SCM:48002C5C ??				     % 1
SCM:48002C5D ??				     % 1
SCM:48002C5E ??				     % 1
SCM:48002C5F ??				     % 1
SCM:48002C60 ??				     % 1
SCM:48002C61 ??				     % 1
SCM:48002C62 ??				     % 1
SCM:48002C63 ??				     % 1
SCM:48002C64 ??				     % 1
SCM:48002C65 ??				     % 1
SCM:48002C66 ??				     % 1
SCM:48002C67 ??				     % 1
SCM:48002C68 ??				     % 1
SCM:48002C69 ??				     % 1
SCM:48002C6A ??				     % 1
SCM:48002C6B ??				     % 1
SCM:48002C6C ??				     % 1
SCM:48002C6D ??				     % 1
SCM:48002C6E ??				     % 1
SCM:48002C6F ??				     % 1
SCM:48002C70 ??				     % 1
SCM:48002C71 ??				     % 1
SCM:48002C72 ??				     % 1
SCM:48002C73 ??				     % 1
SCM:48002C74 ??				     % 1
SCM:48002C75 ??				     % 1
SCM:48002C76 ??				     % 1
SCM:48002C77 ??				     % 1
SCM:48002C78 ??				     % 1
SCM:48002C79 ??				     % 1
SCM:48002C7A ??				     % 1
SCM:48002C7B ??				     % 1
SCM:48002C7C ??				     % 1
SCM:48002C7D ??				     % 1
SCM:48002C7E ??				     % 1
SCM:48002C7F ??				     % 1
SCM:48002C80 ??				     % 1
SCM:48002C81 ??				     % 1
SCM:48002C82 ??				     % 1
SCM:48002C83 ??				     % 1
SCM:48002C84 ??				     % 1
SCM:48002C85 ??				     % 1
SCM:48002C86 ??				     % 1
SCM:48002C87 ??				     % 1
SCM:48002C88 ??				     % 1
SCM:48002C89 ??				     % 1
SCM:48002C8A ??				     % 1
SCM:48002C8B ??				     % 1
SCM:48002C8C ??				     % 1
SCM:48002C8D ??				     % 1
SCM:48002C8E ??				     % 1
SCM:48002C8F ??				     % 1
SCM:48002C90 ??				     % 1
SCM:48002C91 ??				     % 1
SCM:48002C92 ??				     % 1
SCM:48002C93 ??				     % 1
SCM:48002C94 ??				     % 1
SCM:48002C95 ??				     % 1
SCM:48002C96 ??				     % 1
SCM:48002C97 ??				     % 1
SCM:48002C98 ??				     % 1
SCM:48002C99 ??				     % 1
SCM:48002C9A ??				     % 1
SCM:48002C9B ??				     % 1
SCM:48002C9C ??				     % 1
SCM:48002C9D ??				     % 1
SCM:48002C9E ??				     % 1
SCM:48002C9F ??				     % 1
SCM:48002CA0 ??				     % 1
SCM:48002CA1 ??				     % 1
SCM:48002CA2 ??				     % 1
SCM:48002CA3 ??				     % 1
SCM:48002CA4 ??				     % 1
SCM:48002CA5 ??				     % 1
SCM:48002CA6 ??				     % 1
SCM:48002CA7 ??				     % 1
SCM:48002CA8 ??				     % 1
SCM:48002CA9 ??				     % 1
SCM:48002CAA ??				     % 1
SCM:48002CAB ??				     % 1
SCM:48002CAC ??				     % 1
SCM:48002CAD ??				     % 1
SCM:48002CAE ??				     % 1
SCM:48002CAF ??				     % 1
SCM:48002CB0 ??				     % 1
SCM:48002CB1 ??				     % 1
SCM:48002CB2 ??				     % 1
SCM:48002CB3 ??				     % 1
SCM:48002CB4 ??				     % 1
SCM:48002CB5 ??				     % 1
SCM:48002CB6 ??				     % 1
SCM:48002CB7 ??				     % 1
SCM:48002CB8 ??				     % 1
SCM:48002CB9 ??				     % 1
SCM:48002CBA ??				     % 1
SCM:48002CBB ??				     % 1
SCM:48002CBC ??				     % 1
SCM:48002CBD ??				     % 1
SCM:48002CBE ??				     % 1
SCM:48002CBF ??				     % 1
SCM:48002CC0 ??				     % 1
SCM:48002CC1 ??				     % 1
SCM:48002CC2 ??				     % 1
SCM:48002CC3 ??				     % 1
SCM:48002CC4 ??				     % 1
SCM:48002CC5 ??				     % 1
SCM:48002CC6 ??				     % 1
SCM:48002CC7 ??				     % 1
SCM:48002CC8 ??				     % 1
SCM:48002CC9 ??				     % 1
SCM:48002CCA ??				     % 1
SCM:48002CCB ??				     % 1
SCM:48002CCC ??				     % 1
SCM:48002CCD ??				     % 1
SCM:48002CCE ??				     % 1
SCM:48002CCF ??				     % 1
SCM:48002CD0 ??				     % 1
SCM:48002CD1 ??				     % 1
SCM:48002CD2 ??				     % 1
SCM:48002CD3 ??				     % 1
SCM:48002CD4 ??				     % 1
SCM:48002CD5 ??				     % 1
SCM:48002CD6 ??				     % 1
SCM:48002CD7 ??				     % 1
SCM:48002CD8 ??				     % 1
SCM:48002CD9 ??				     % 1
SCM:48002CDA ??				     % 1
SCM:48002CDB ??				     % 1
SCM:48002CDC ??				     % 1
SCM:48002CDD ??				     % 1
SCM:48002CDE ??				     % 1
SCM:48002CDF ??				     % 1
SCM:48002CE0 ??				     % 1
SCM:48002CE1 ??				     % 1
SCM:48002CE2 ??				     % 1
SCM:48002CE3 ??				     % 1
SCM:48002CE4 ??				     % 1
SCM:48002CE5 ??				     % 1
SCM:48002CE6 ??				     % 1
SCM:48002CE7 ??				     % 1
SCM:48002CE8 ??				     % 1
SCM:48002CE9 ??				     % 1
SCM:48002CEA ??				     % 1
SCM:48002CEB ??				     % 1
SCM:48002CEC ??				     % 1
SCM:48002CED ??				     % 1
SCM:48002CEE ??				     % 1
SCM:48002CEF ??				     % 1
SCM:48002CF0 ??				     % 1
SCM:48002CF1 ??				     % 1
SCM:48002CF2 ??				     % 1
SCM:48002CF3 ??				     % 1
SCM:48002CF4 ??				     % 1
SCM:48002CF5 ??				     % 1
SCM:48002CF6 ??				     % 1
SCM:48002CF7 ??				     % 1
SCM:48002CF8 ??				     % 1
SCM:48002CF9 ??				     % 1
SCM:48002CFA ??				     % 1
SCM:48002CFB ??				     % 1
SCM:48002CFC ??				     % 1
SCM:48002CFD ??				     % 1
SCM:48002CFE ??				     % 1
SCM:48002CFF ??				     % 1
SCM:48002D00 ??				     % 1
SCM:48002D01 ??				     % 1
SCM:48002D02 ??				     % 1
SCM:48002D03 ??				     % 1
SCM:48002D04 ??				     % 1
SCM:48002D05 ??				     % 1
SCM:48002D06 ??				     % 1
SCM:48002D07 ??				     % 1
SCM:48002D08 ??				     % 1
SCM:48002D09 ??				     % 1
SCM:48002D0A ??				     % 1
SCM:48002D0B ??				     % 1
SCM:48002D0C ??				     % 1
SCM:48002D0D ??				     % 1
SCM:48002D0E ??				     % 1
SCM:48002D0F ??				     % 1
SCM:48002D10 ??				     % 1
SCM:48002D11 ??				     % 1
SCM:48002D12 ??				     % 1
SCM:48002D13 ??				     % 1
SCM:48002D14 ??				     % 1
SCM:48002D15 ??				     % 1
SCM:48002D16 ??				     % 1
SCM:48002D17 ??				     % 1
SCM:48002D18 ??				     % 1
SCM:48002D19 ??				     % 1
SCM:48002D1A ??				     % 1
SCM:48002D1B ??				     % 1
SCM:48002D1C ??				     % 1
SCM:48002D1D ??				     % 1
SCM:48002D1E ??				     % 1
SCM:48002D1F ??				     % 1
SCM:48002D20 ??				     % 1
SCM:48002D21 ??				     % 1
SCM:48002D22 ??				     % 1
SCM:48002D23 ??				     % 1
SCM:48002D24 ??				     % 1
SCM:48002D25 ??				     % 1
SCM:48002D26 ??				     % 1
SCM:48002D27 ??				     % 1
SCM:48002D28 ??				     % 1
SCM:48002D29 ??				     % 1
SCM:48002D2A ??				     % 1
SCM:48002D2B ??				     % 1
SCM:48002D2C ??				     % 1
SCM:48002D2D ??				     % 1
SCM:48002D2E ??				     % 1
SCM:48002D2F ??				     % 1
SCM:48002D30 ??				     % 1
SCM:48002D31 ??				     % 1
SCM:48002D32 ??				     % 1
SCM:48002D33 ??				     % 1
SCM:48002D34 ??				     % 1
SCM:48002D35 ??				     % 1
SCM:48002D36 ??				     % 1
SCM:48002D37 ??				     % 1
SCM:48002D38 ??				     % 1
SCM:48002D39 ??				     % 1
SCM:48002D3A ??				     % 1
SCM:48002D3B ??				     % 1
SCM:48002D3C ??				     % 1
SCM:48002D3D ??				     % 1
SCM:48002D3E ??				     % 1
SCM:48002D3F ??				     % 1
SCM:48002D40 ??				     % 1
SCM:48002D41 ??				     % 1
SCM:48002D42 ??				     % 1
SCM:48002D43 ??				     % 1
SCM:48002D44 ??				     % 1
SCM:48002D45 ??				     % 1
SCM:48002D46 ??				     % 1
SCM:48002D47 ??				     % 1
SCM:48002D48 ??				     % 1
SCM:48002D49 ??				     % 1
SCM:48002D4A ??				     % 1
SCM:48002D4B ??				     % 1
SCM:48002D4C ??				     % 1
SCM:48002D4D ??				     % 1
SCM:48002D4E ??				     % 1
SCM:48002D4F ??				     % 1
SCM:48002D50 ??				     % 1
SCM:48002D51 ??				     % 1
SCM:48002D52 ??				     % 1
SCM:48002D53 ??				     % 1
SCM:48002D54 ??				     % 1
SCM:48002D55 ??				     % 1
SCM:48002D56 ??				     % 1
SCM:48002D57 ??				     % 1
SCM:48002D58 ??				     % 1
SCM:48002D59 ??				     % 1
SCM:48002D5A ??				     % 1
SCM:48002D5B ??				     % 1
SCM:48002D5C ??				     % 1
SCM:48002D5D ??				     % 1
SCM:48002D5E ??				     % 1
SCM:48002D5F ??				     % 1
SCM:48002D60 ??				     % 1
SCM:48002D61 ??				     % 1
SCM:48002D62 ??				     % 1
SCM:48002D63 ??				     % 1
SCM:48002D64 ??				     % 1
SCM:48002D65 ??				     % 1
SCM:48002D66 ??				     % 1
SCM:48002D67 ??				     % 1
SCM:48002D68 ??				     % 1
SCM:48002D69 ??				     % 1
SCM:48002D6A ??				     % 1
SCM:48002D6B ??				     % 1
SCM:48002D6C ??				     % 1
SCM:48002D6D ??				     % 1
SCM:48002D6E ??				     % 1
SCM:48002D6F ??				     % 1
SCM:48002D70 ??				     % 1
SCM:48002D71 ??				     % 1
SCM:48002D72 ??				     % 1
SCM:48002D73 ??				     % 1
SCM:48002D74 ??				     % 1
SCM:48002D75 ??				     % 1
SCM:48002D76 ??				     % 1
SCM:48002D77 ??				     % 1
SCM:48002D78 ??				     % 1
SCM:48002D79 ??				     % 1
SCM:48002D7A ??				     % 1
SCM:48002D7B ??				     % 1
SCM:48002D7C ??				     % 1
SCM:48002D7D ??				     % 1
SCM:48002D7E ??				     % 1
SCM:48002D7F ??				     % 1
SCM:48002D80 ??				     % 1
SCM:48002D81 ??				     % 1
SCM:48002D82 ??				     % 1
SCM:48002D83 ??				     % 1
SCM:48002D84 ??				     % 1
SCM:48002D85 ??				     % 1
SCM:48002D86 ??				     % 1
SCM:48002D87 ??				     % 1
SCM:48002D88 ??				     % 1
SCM:48002D89 ??				     % 1
SCM:48002D8A ??				     % 1
SCM:48002D8B ??				     % 1
SCM:48002D8C ??				     % 1
SCM:48002D8D ??				     % 1
SCM:48002D8E ??				     % 1
SCM:48002D8F ??				     % 1
SCM:48002D90 ??				     % 1
SCM:48002D91 ??				     % 1
SCM:48002D92 ??				     % 1
SCM:48002D93 ??				     % 1
SCM:48002D94 ??				     % 1
SCM:48002D95 ??				     % 1
SCM:48002D96 ??				     % 1
SCM:48002D97 ??				     % 1
SCM:48002D98 ??				     % 1
SCM:48002D99 ??				     % 1
SCM:48002D9A ??				     % 1
SCM:48002D9B ??				     % 1
SCM:48002D9C ??				     % 1
SCM:48002D9D ??				     % 1
SCM:48002D9E ??				     % 1
SCM:48002D9F ??				     % 1
SCM:48002DA0 ??				     % 1
SCM:48002DA1 ??				     % 1
SCM:48002DA2 ??				     % 1
SCM:48002DA3 ??				     % 1
SCM:48002DA4 ??				     % 1
SCM:48002DA5 ??				     % 1
SCM:48002DA6 ??				     % 1
SCM:48002DA7 ??				     % 1
SCM:48002DA8 ??				     % 1
SCM:48002DA9 ??				     % 1
SCM:48002DAA ??				     % 1
SCM:48002DAB ??				     % 1
SCM:48002DAC ??				     % 1
SCM:48002DAD ??				     % 1
SCM:48002DAE ??				     % 1
SCM:48002DAF ??				     % 1
SCM:48002DB0 ??				     % 1
SCM:48002DB1 ??				     % 1
SCM:48002DB2 ??				     % 1
SCM:48002DB3 ??				     % 1
SCM:48002DB4 ??				     % 1
SCM:48002DB5 ??				     % 1
SCM:48002DB6 ??				     % 1
SCM:48002DB7 ??				     % 1
SCM:48002DB8 ??				     % 1
SCM:48002DB9 ??				     % 1
SCM:48002DBA ??				     % 1
SCM:48002DBB ??				     % 1
SCM:48002DBC ??				     % 1
SCM:48002DBD ??				     % 1
SCM:48002DBE ??				     % 1
SCM:48002DBF ??				     % 1
SCM:48002DC0 ??				     % 1
SCM:48002DC1 ??				     % 1
SCM:48002DC2 ??				     % 1
SCM:48002DC3 ??				     % 1
SCM:48002DC4 ??				     % 1
SCM:48002DC5 ??				     % 1
SCM:48002DC6 ??				     % 1
SCM:48002DC7 ??				     % 1
SCM:48002DC8 ??				     % 1
SCM:48002DC9 ??				     % 1
SCM:48002DCA ??				     % 1
SCM:48002DCB ??				     % 1
SCM:48002DCC ??				     % 1
SCM:48002DCD ??				     % 1
SCM:48002DCE ??				     % 1
SCM:48002DCF ??				     % 1
SCM:48002DD0 ??				     % 1
SCM:48002DD1 ??				     % 1
SCM:48002DD2 ??				     % 1
SCM:48002DD3 ??				     % 1
SCM:48002DD4 ??				     % 1
SCM:48002DD5 ??				     % 1
SCM:48002DD6 ??				     % 1
SCM:48002DD7 ??				     % 1
SCM:48002DD8 ??				     % 1
SCM:48002DD9 ??				     % 1
SCM:48002DDA ??				     % 1
SCM:48002DDB ??				     % 1
SCM:48002DDC ??				     % 1
SCM:48002DDD ??				     % 1
SCM:48002DDE ??				     % 1
SCM:48002DDF ??				     % 1
SCM:48002DE0 ??				     % 1
SCM:48002DE1 ??				     % 1
SCM:48002DE2 ??				     % 1
SCM:48002DE3 ??				     % 1
SCM:48002DE4 ??				     % 1
SCM:48002DE5 ??				     % 1
SCM:48002DE6 ??				     % 1
SCM:48002DE7 ??				     % 1
SCM:48002DE8 ??				     % 1
SCM:48002DE9 ??				     % 1
SCM:48002DEA ??				     % 1
SCM:48002DEB ??				     % 1
SCM:48002DEC ??				     % 1
SCM:48002DED ??				     % 1
SCM:48002DEE ??				     % 1
SCM:48002DEF ??				     % 1
SCM:48002DF0 ??				     % 1
SCM:48002DF1 ??				     % 1
SCM:48002DF2 ??				     % 1
SCM:48002DF3 ??				     % 1
SCM:48002DF4 ??				     % 1
SCM:48002DF5 ??				     % 1
SCM:48002DF6 ??				     % 1
SCM:48002DF7 ??				     % 1
SCM:48002DF8 ??				     % 1
SCM:48002DF9 ??				     % 1
SCM:48002DFA ??				     % 1
SCM:48002DFB ??				     % 1
SCM:48002DFC ??				     % 1
SCM:48002DFD ??				     % 1
SCM:48002DFE ??				     % 1
SCM:48002DFF ??				     % 1
SCM:48002E00 ??				     % 1
SCM:48002E01 ??				     % 1
SCM:48002E02 ??				     % 1
SCM:48002E03 ??				     % 1
SCM:48002E04 ??				     % 1
SCM:48002E05 ??				     % 1
SCM:48002E06 ??				     % 1
SCM:48002E07 ??				     % 1
SCM:48002E08 ??				     % 1
SCM:48002E09 ??				     % 1
SCM:48002E0A ??				     % 1
SCM:48002E0B ??				     % 1
SCM:48002E0C ??				     % 1
SCM:48002E0D ??				     % 1
SCM:48002E0E ??				     % 1
SCM:48002E0F ??				     % 1
SCM:48002E10 ??				     % 1
SCM:48002E11 ??				     % 1
SCM:48002E12 ??				     % 1
SCM:48002E13 ??				     % 1
SCM:48002E14 ??				     % 1
SCM:48002E15 ??				     % 1
SCM:48002E16 ??				     % 1
SCM:48002E17 ??				     % 1
SCM:48002E18 ??				     % 1
SCM:48002E19 ??				     % 1
SCM:48002E1A ??				     % 1
SCM:48002E1B ??				     % 1
SCM:48002E1C ??				     % 1
SCM:48002E1D ??				     % 1
SCM:48002E1E ??				     % 1
SCM:48002E1F ??				     % 1
SCM:48002E20 ??				     % 1
SCM:48002E21 ??				     % 1
SCM:48002E22 ??				     % 1
SCM:48002E23 ??				     % 1
SCM:48002E24 ??				     % 1
SCM:48002E25 ??				     % 1
SCM:48002E26 ??				     % 1
SCM:48002E27 ??				     % 1
SCM:48002E28 ??				     % 1
SCM:48002E29 ??				     % 1
SCM:48002E2A ??				     % 1
SCM:48002E2B ??				     % 1
SCM:48002E2C ??				     % 1
SCM:48002E2D ??				     % 1
SCM:48002E2E ??				     % 1
SCM:48002E2F ??				     % 1
SCM:48002E30 ??				     % 1
SCM:48002E31 ??				     % 1
SCM:48002E32 ??				     % 1
SCM:48002E33 ??				     % 1
SCM:48002E34 ??				     % 1
SCM:48002E35 ??				     % 1
SCM:48002E36 ??				     % 1
SCM:48002E37 ??				     % 1
SCM:48002E38 ??				     % 1
SCM:48002E39 ??				     % 1
SCM:48002E3A ??				     % 1
SCM:48002E3B ??				     % 1
SCM:48002E3C ??				     % 1
SCM:48002E3D ??				     % 1
SCM:48002E3E ??				     % 1
SCM:48002E3F ??				     % 1
SCM:48002E40 ??				     % 1
SCM:48002E41 ??				     % 1
SCM:48002E42 ??				     % 1
SCM:48002E43 ??				     % 1
SCM:48002E44 ??				     % 1
SCM:48002E45 ??				     % 1
SCM:48002E46 ??				     % 1
SCM:48002E47 ??				     % 1
SCM:48002E48 ??				     % 1
SCM:48002E49 ??				     % 1
SCM:48002E4A ??				     % 1
SCM:48002E4B ??				     % 1
SCM:48002E4C ??				     % 1
SCM:48002E4D ??				     % 1
SCM:48002E4E ??				     % 1
SCM:48002E4F ??				     % 1
SCM:48002E50 ??				     % 1
SCM:48002E51 ??				     % 1
SCM:48002E52 ??				     % 1
SCM:48002E53 ??				     % 1
SCM:48002E54 ??				     % 1
SCM:48002E55 ??				     % 1
SCM:48002E56 ??				     % 1
SCM:48002E57 ??				     % 1
SCM:48002E58 ??				     % 1
SCM:48002E59 ??				     % 1
SCM:48002E5A ??				     % 1
SCM:48002E5B ??				     % 1
SCM:48002E5C ??				     % 1
SCM:48002E5D ??				     % 1
SCM:48002E5E ??				     % 1
SCM:48002E5F ??				     % 1
SCM:48002E60 ??				     % 1
SCM:48002E61 ??				     % 1
SCM:48002E62 ??				     % 1
SCM:48002E63 ??				     % 1
SCM:48002E64 ??				     % 1
SCM:48002E65 ??				     % 1
SCM:48002E66 ??				     % 1
SCM:48002E67 ??				     % 1
SCM:48002E68 ??				     % 1
SCM:48002E69 ??				     % 1
SCM:48002E6A ??				     % 1
SCM:48002E6B ??				     % 1
SCM:48002E6C ??				     % 1
SCM:48002E6D ??				     % 1
SCM:48002E6E ??				     % 1
SCM:48002E6F ??				     % 1
SCM:48002E70 ??				     % 1
SCM:48002E71 ??				     % 1
SCM:48002E72 ??				     % 1
SCM:48002E73 ??				     % 1
SCM:48002E74 ??				     % 1
SCM:48002E75 ??				     % 1
SCM:48002E76 ??				     % 1
SCM:48002E77 ??				     % 1
SCM:48002E78 ??				     % 1
SCM:48002E79 ??				     % 1
SCM:48002E7A ??				     % 1
SCM:48002E7B ??				     % 1
SCM:48002E7C ??				     % 1
SCM:48002E7D ??				     % 1
SCM:48002E7E ??				     % 1
SCM:48002E7F ??				     % 1
SCM:48002E80 ??				     % 1
SCM:48002E81 ??				     % 1
SCM:48002E82 ??				     % 1
SCM:48002E83 ??				     % 1
SCM:48002E84 ??				     % 1
SCM:48002E85 ??				     % 1
SCM:48002E86 ??				     % 1
SCM:48002E87 ??				     % 1
SCM:48002E88 ??				     % 1
SCM:48002E89 ??				     % 1
SCM:48002E8A ??				     % 1
SCM:48002E8B ??				     % 1
SCM:48002E8C ??				     % 1
SCM:48002E8D ??				     % 1
SCM:48002E8E ??				     % 1
SCM:48002E8F ??				     % 1
SCM:48002E90 ??				     % 1
SCM:48002E91 ??				     % 1
SCM:48002E92 ??				     % 1
SCM:48002E93 ??				     % 1
SCM:48002E94 ??				     % 1
SCM:48002E95 ??				     % 1
SCM:48002E96 ??				     % 1
SCM:48002E97 ??				     % 1
SCM:48002E98 ??				     % 1
SCM:48002E99 ??				     % 1
SCM:48002E9A ??				     % 1
SCM:48002E9B ??				     % 1
SCM:48002E9C ??				     % 1
SCM:48002E9D ??				     % 1
SCM:48002E9E ??				     % 1
SCM:48002E9F ??				     % 1
SCM:48002EA0 ??				     % 1
SCM:48002EA1 ??				     % 1
SCM:48002EA2 ??				     % 1
SCM:48002EA3 ??				     % 1
SCM:48002EA4 ??				     % 1
SCM:48002EA5 ??				     % 1
SCM:48002EA6 ??				     % 1
SCM:48002EA7 ??				     % 1
SCM:48002EA8 ??				     % 1
SCM:48002EA9 ??				     % 1
SCM:48002EAA ??				     % 1
SCM:48002EAB ??				     % 1
SCM:48002EAC ??				     % 1
SCM:48002EAD ??				     % 1
SCM:48002EAE ??				     % 1
SCM:48002EAF ??				     % 1
SCM:48002EB0 ??				     % 1
SCM:48002EB1 ??				     % 1
SCM:48002EB2 ??				     % 1
SCM:48002EB3 ??				     % 1
SCM:48002EB4 ??				     % 1
SCM:48002EB5 ??				     % 1
SCM:48002EB6 ??				     % 1
SCM:48002EB7 ??				     % 1
SCM:48002EB8 ??				     % 1
SCM:48002EB9 ??				     % 1
SCM:48002EBA ??				     % 1
SCM:48002EBB ??				     % 1
SCM:48002EBC ??				     % 1
SCM:48002EBD ??				     % 1
SCM:48002EBE ??				     % 1
SCM:48002EBF ??				     % 1
SCM:48002EC0 ??				     % 1
SCM:48002EC1 ??				     % 1
SCM:48002EC2 ??				     % 1
SCM:48002EC3 ??				     % 1
SCM:48002EC4 ??				     % 1
SCM:48002EC5 ??				     % 1
SCM:48002EC6 ??				     % 1
SCM:48002EC7 ??				     % 1
SCM:48002EC8 ??				     % 1
SCM:48002EC9 ??				     % 1
SCM:48002ECA ??				     % 1
SCM:48002ECB ??				     % 1
SCM:48002ECC ??				     % 1
SCM:48002ECD ??				     % 1
SCM:48002ECE ??				     % 1
SCM:48002ECF ??				     % 1
SCM:48002ED0 ??				     % 1
SCM:48002ED1 ??				     % 1
SCM:48002ED2 ??				     % 1
SCM:48002ED3 ??				     % 1
SCM:48002ED4 ??				     % 1
SCM:48002ED5 ??				     % 1
SCM:48002ED6 ??				     % 1
SCM:48002ED7 ??				     % 1
SCM:48002ED8 ??				     % 1
SCM:48002ED9 ??				     % 1
SCM:48002EDA ??				     % 1
SCM:48002EDB ??				     % 1
SCM:48002EDC ??				     % 1
SCM:48002EDD ??				     % 1
SCM:48002EDE ??				     % 1
SCM:48002EDF ??				     % 1
SCM:48002EE0 ??				     % 1
SCM:48002EE1 ??				     % 1
SCM:48002EE2 ??				     % 1
SCM:48002EE3 ??				     % 1
SCM:48002EE4 ??				     % 1
SCM:48002EE5 ??				     % 1
SCM:48002EE6 ??				     % 1
SCM:48002EE7 ??				     % 1
SCM:48002EE8 ??				     % 1
SCM:48002EE9 ??				     % 1
SCM:48002EEA ??				     % 1
SCM:48002EEB ??				     % 1
SCM:48002EEC ??				     % 1
SCM:48002EED ??				     % 1
SCM:48002EEE ??				     % 1
SCM:48002EEF ??				     % 1
SCM:48002EF0 ??				     % 1
SCM:48002EF1 ??				     % 1
SCM:48002EF2 ??				     % 1
SCM:48002EF3 ??				     % 1
SCM:48002EF4 ??				     % 1
SCM:48002EF5 ??				     % 1
SCM:48002EF6 ??				     % 1
SCM:48002EF7 ??				     % 1
SCM:48002EF8 ??				     % 1
SCM:48002EF9 ??				     % 1
SCM:48002EFA ??				     % 1
SCM:48002EFB ??				     % 1
SCM:48002EFC ??				     % 1
SCM:48002EFD ??				     % 1
SCM:48002EFE ??				     % 1
SCM:48002EFF ??				     % 1
SCM:48002F00 ??				     % 1
SCM:48002F01 ??				     % 1
SCM:48002F02 ??				     % 1
SCM:48002F03 ??				     % 1
SCM:48002F04 ??				     % 1
SCM:48002F05 ??				     % 1
SCM:48002F06 ??				     % 1
SCM:48002F07 ??				     % 1
SCM:48002F08 ??				     % 1
SCM:48002F09 ??				     % 1
SCM:48002F0A ??				     % 1
SCM:48002F0B ??				     % 1
SCM:48002F0C ??				     % 1
SCM:48002F0D ??				     % 1
SCM:48002F0E ??				     % 1
SCM:48002F0F ??				     % 1
SCM:48002F10 ??				     % 1
SCM:48002F11 ??				     % 1
SCM:48002F12 ??				     % 1
SCM:48002F13 ??				     % 1
SCM:48002F14 ??				     % 1
SCM:48002F15 ??				     % 1
SCM:48002F16 ??				     % 1
SCM:48002F17 ??				     % 1
SCM:48002F18 ??				     % 1
SCM:48002F19 ??				     % 1
SCM:48002F1A ??				     % 1
SCM:48002F1B ??				     % 1
SCM:48002F1C ??				     % 1
SCM:48002F1D ??				     % 1
SCM:48002F1E ??				     % 1
SCM:48002F1F ??				     % 1
SCM:48002F20 ??				     % 1
SCM:48002F21 ??				     % 1
SCM:48002F22 ??				     % 1
SCM:48002F23 ??				     % 1
SCM:48002F24 ??				     % 1
SCM:48002F25 ??				     % 1
SCM:48002F26 ??				     % 1
SCM:48002F27 ??				     % 1
SCM:48002F28 ??				     % 1
SCM:48002F29 ??				     % 1
SCM:48002F2A ??				     % 1
SCM:48002F2B ??				     % 1
SCM:48002F2C ??				     % 1
SCM:48002F2D ??				     % 1
SCM:48002F2E ??				     % 1
SCM:48002F2F ??				     % 1
SCM:48002F30 ??				     % 1
SCM:48002F31 ??				     % 1
SCM:48002F32 ??				     % 1
SCM:48002F33 ??				     % 1
SCM:48002F34 ??				     % 1
SCM:48002F35 ??				     % 1
SCM:48002F36 ??				     % 1
SCM:48002F37 ??				     % 1
SCM:48002F38 ??				     % 1
SCM:48002F39 ??				     % 1
SCM:48002F3A ??				     % 1
SCM:48002F3B ??				     % 1
SCM:48002F3C ??				     % 1
SCM:48002F3D ??				     % 1
SCM:48002F3E ??				     % 1
SCM:48002F3F ??				     % 1
SCM:48002F40 ??				     % 1
SCM:48002F41 ??				     % 1
SCM:48002F42 ??				     % 1
SCM:48002F43 ??				     % 1
SCM:48002F44 ??				     % 1
SCM:48002F45 ??				     % 1
SCM:48002F46 ??				     % 1
SCM:48002F47 ??				     % 1
SCM:48002F48 ??				     % 1
SCM:48002F49 ??				     % 1
SCM:48002F4A ??				     % 1
SCM:48002F4B ??				     % 1
SCM:48002F4C ??				     % 1
SCM:48002F4D ??				     % 1
SCM:48002F4E ??				     % 1
SCM:48002F4F ??				     % 1
SCM:48002F50 ??				     % 1
SCM:48002F51 ??				     % 1
SCM:48002F52 ??				     % 1
SCM:48002F53 ??				     % 1
SCM:48002F54 ??				     % 1
SCM:48002F55 ??				     % 1
SCM:48002F56 ??				     % 1
SCM:48002F57 ??				     % 1
SCM:48002F58 ??				     % 1
SCM:48002F59 ??				     % 1
SCM:48002F5A ??				     % 1
SCM:48002F5B ??				     % 1
SCM:48002F5C ??				     % 1
SCM:48002F5D ??				     % 1
SCM:48002F5E ??				     % 1
SCM:48002F5F ??				     % 1
SCM:48002F60 ??				     % 1
SCM:48002F61 ??				     % 1
SCM:48002F62 ??				     % 1
SCM:48002F63 ??				     % 1
SCM:48002F64 ??				     % 1
SCM:48002F65 ??				     % 1
SCM:48002F66 ??				     % 1
SCM:48002F67 ??				     % 1
SCM:48002F68 ??				     % 1
SCM:48002F69 ??				     % 1
SCM:48002F6A ??				     % 1
SCM:48002F6B ??				     % 1
SCM:48002F6C ??				     % 1
SCM:48002F6D ??				     % 1
SCM:48002F6E ??				     % 1
SCM:48002F6F ??				     % 1
SCM:48002F70 ??				     % 1
SCM:48002F71 ??				     % 1
SCM:48002F72 ??				     % 1
SCM:48002F73 ??				     % 1
SCM:48002F74 ??				     % 1
SCM:48002F75 ??				     % 1
SCM:48002F76 ??				     % 1
SCM:48002F77 ??				     % 1
SCM:48002F78 ??				     % 1
SCM:48002F79 ??				     % 1
SCM:48002F7A ??				     % 1
SCM:48002F7B ??				     % 1
SCM:48002F7C ??				     % 1
SCM:48002F7D ??				     % 1
SCM:48002F7E ??				     % 1
SCM:48002F7F ??				     % 1
SCM:48002F80 ??				     % 1
SCM:48002F81 ??				     % 1
SCM:48002F82 ??				     % 1
SCM:48002F83 ??				     % 1
SCM:48002F84 ??				     % 1
SCM:48002F85 ??				     % 1
SCM:48002F86 ??				     % 1
SCM:48002F87 ??				     % 1
SCM:48002F88 ??				     % 1
SCM:48002F89 ??				     % 1
SCM:48002F8A ??				     % 1
SCM:48002F8B ??				     % 1
SCM:48002F8C ??				     % 1
SCM:48002F8D ??				     % 1
SCM:48002F8E ??				     % 1
SCM:48002F8F ??				     % 1
SCM:48002F90 ??				     % 1
SCM:48002F91 ??				     % 1
SCM:48002F92 ??				     % 1
SCM:48002F93 ??				     % 1
SCM:48002F94 ??				     % 1
SCM:48002F95 ??				     % 1
SCM:48002F96 ??				     % 1
SCM:48002F97 ??				     % 1
SCM:48002F98 ??				     % 1
SCM:48002F99 ??				     % 1
SCM:48002F9A ??				     % 1
SCM:48002F9B ??				     % 1
SCM:48002F9C ??				     % 1
SCM:48002F9D ??				     % 1
SCM:48002F9E ??				     % 1
SCM:48002F9F ??				     % 1
SCM:48002FA0 ??				     % 1
SCM:48002FA1 ??				     % 1
SCM:48002FA2 ??				     % 1
SCM:48002FA3 ??				     % 1
SCM:48002FA4 ??				     % 1
SCM:48002FA5 ??				     % 1
SCM:48002FA6 ??				     % 1
SCM:48002FA7 ??				     % 1
SCM:48002FA8 ??				     % 1
SCM:48002FA9 ??				     % 1
SCM:48002FAA ??				     % 1
SCM:48002FAB ??				     % 1
SCM:48002FAC ??				     % 1
SCM:48002FAD ??				     % 1
SCM:48002FAE ??				     % 1
SCM:48002FAF ??				     % 1
SCM:48002FB0 ??				     % 1
SCM:48002FB1 ??				     % 1
SCM:48002FB2 ??				     % 1
SCM:48002FB3 ??				     % 1
SCM:48002FB4 ??				     % 1
SCM:48002FB5 ??				     % 1
SCM:48002FB6 ??				     % 1
SCM:48002FB7 ??				     % 1
SCM:48002FB8 ??				     % 1
SCM:48002FB9 ??				     % 1
SCM:48002FBA ??				     % 1
SCM:48002FBB ??				     % 1
SCM:48002FBC ??				     % 1
SCM:48002FBD ??				     % 1
SCM:48002FBE ??				     % 1
SCM:48002FBF ??				     % 1
SCM:48002FC0 ??				     % 1
SCM:48002FC1 ??				     % 1
SCM:48002FC2 ??				     % 1
SCM:48002FC3 ??				     % 1
SCM:48002FC4 ??				     % 1
SCM:48002FC5 ??				     % 1
SCM:48002FC6 ??				     % 1
SCM:48002FC7 ??				     % 1
SCM:48002FC8 ??				     % 1
SCM:48002FC9 ??				     % 1
SCM:48002FCA ??				     % 1
SCM:48002FCB ??				     % 1
SCM:48002FCC ??				     % 1
SCM:48002FCD ??				     % 1
SCM:48002FCE ??				     % 1
SCM:48002FCF ??				     % 1
SCM:48002FD0 ??				     % 1
SCM:48002FD1 ??				     % 1
SCM:48002FD2 ??				     % 1
SCM:48002FD3 ??				     % 1
SCM:48002FD4 ??				     % 1
SCM:48002FD5 ??				     % 1
SCM:48002FD6 ??				     % 1
SCM:48002FD7 ??				     % 1
SCM:48002FD8 ??				     % 1
SCM:48002FD9 ??				     % 1
SCM:48002FDA ??				     % 1
SCM:48002FDB ??				     % 1
SCM:48002FDC ??				     % 1
SCM:48002FDD ??				     % 1
SCM:48002FDE ??				     % 1
SCM:48002FDF ??				     % 1
SCM:48002FE0 ??				     % 1
SCM:48002FE1 ??				     % 1
SCM:48002FE2 ??				     % 1
SCM:48002FE3 ??				     % 1
SCM:48002FE4 ??				     % 1
SCM:48002FE5 ??				     % 1
SCM:48002FE6 ??				     % 1
SCM:48002FE7 ??				     % 1
SCM:48002FE8 ??				     % 1
SCM:48002FE9 ??				     % 1
SCM:48002FEA ??				     % 1
SCM:48002FEB ??				     % 1
SCM:48002FEC ??				     % 1
SCM:48002FED ??				     % 1
SCM:48002FEE ??				     % 1
SCM:48002FEF ??				     % 1
SCM:48002FF0 ??				     % 1
SCM:48002FF1 ??				     % 1
SCM:48002FF2 ??				     % 1
SCM:48002FF3 ??				     % 1
SCM:48002FF4 ??				     % 1
SCM:48002FF5 ??				     % 1
SCM:48002FF6 ??				     % 1
SCM:48002FF7 ??				     % 1
SCM:48002FF8 ??				     % 1
SCM:48002FF9 ??				     % 1
SCM:48002FFA ??				     % 1
SCM:48002FFB ??				     % 1
SCM:48002FFC ??				     % 1
SCM:48002FFD ??				     % 1
SCM:48002FFE ??				     % 1
SCM:48002FFF ??				     % 1
SCM:48003000 ??				     % 1
SCM:48003001 ??				     % 1
SCM:48003002 ??				     % 1
SCM:48003003 ??				     % 1
SCM:48003004 ??				     % 1
SCM:48003005 ??				     % 1
SCM:48003006 ??				     % 1
SCM:48003007 ??				     % 1
SCM:48003008 ??				     % 1
SCM:48003009 ??				     % 1
SCM:4800300A ??				     % 1
SCM:4800300B ??				     % 1
SCM:4800300C ??				     % 1
SCM:4800300D ??				     % 1
SCM:4800300E ??				     % 1
SCM:4800300F ??				     % 1
SCM:48003010 ??				     % 1
SCM:48003011 ??				     % 1
SCM:48003012 ??				     % 1
SCM:48003013 ??				     % 1
SCM:48003014 ??				     % 1
SCM:48003015 ??				     % 1
SCM:48003016 ??				     % 1
SCM:48003017 ??				     % 1
SCM:48003018 ??				     % 1
SCM:48003019 ??				     % 1
SCM:4800301A ??				     % 1
SCM:4800301B ??				     % 1
SCM:4800301C ??				     % 1
SCM:4800301D ??				     % 1
SCM:4800301E ??				     % 1
SCM:4800301F ??				     % 1
SCM:48003020 ??				     % 1
SCM:48003021 ??				     % 1
SCM:48003022 ??				     % 1
SCM:48003023 ??				     % 1
SCM:48003024 ??				     % 1
SCM:48003025 ??				     % 1
SCM:48003026 ??				     % 1
SCM:48003027 ??				     % 1
SCM:48003028 ??				     % 1
SCM:48003029 ??				     % 1
SCM:4800302A ??				     % 1
SCM:4800302B ??				     % 1
SCM:4800302C ??				     % 1
SCM:4800302D ??				     % 1
SCM:4800302E ??				     % 1
SCM:4800302F ??				     % 1
SCM:48003030 ??				     % 1
SCM:48003031 ??				     % 1
SCM:48003032 ??				     % 1
SCM:48003033 ??				     % 1
SCM:48003034 ??				     % 1
SCM:48003035 ??				     % 1
SCM:48003036 ??				     % 1
SCM:48003037 ??				     % 1
SCM:48003038 ??				     % 1
SCM:48003039 ??				     % 1
SCM:4800303A ??				     % 1
SCM:4800303B ??				     % 1
SCM:4800303C ??				     % 1
SCM:4800303D ??				     % 1
SCM:4800303E ??				     % 1
SCM:4800303F ??				     % 1
SCM:48003040 ??				     % 1
SCM:48003041 ??				     % 1
SCM:48003042 ??				     % 1
SCM:48003043 ??				     % 1
SCM:48003044 ??				     % 1
SCM:48003045 ??				     % 1
SCM:48003046 ??				     % 1
SCM:48003047 ??				     % 1
SCM:48003048 ??				     % 1
SCM:48003049 ??				     % 1
SCM:4800304A ??				     % 1
SCM:4800304B ??				     % 1
SCM:4800304C ??				     % 1
SCM:4800304D ??				     % 1
SCM:4800304E ??				     % 1
SCM:4800304F ??				     % 1
SCM:48003050 ??				     % 1
SCM:48003051 ??				     % 1
SCM:48003052 ??				     % 1
SCM:48003053 ??				     % 1
SCM:48003054 ??				     % 1
SCM:48003055 ??				     % 1
SCM:48003056 ??				     % 1
SCM:48003057 ??				     % 1
SCM:48003058 ??				     % 1
SCM:48003059 ??				     % 1
SCM:4800305A ??				     % 1
SCM:4800305B ??				     % 1
SCM:4800305C ??				     % 1
SCM:4800305D ??				     % 1
SCM:4800305E ??				     % 1
SCM:4800305F ??				     % 1
SCM:48003060 ??				     % 1
SCM:48003061 ??				     % 1
SCM:48003062 ??				     % 1
SCM:48003063 ??				     % 1
SCM:48003064 ??				     % 1
SCM:48003065 ??				     % 1
SCM:48003066 ??				     % 1
SCM:48003067 ??				     % 1
SCM:48003068 ??				     % 1
SCM:48003069 ??				     % 1
SCM:4800306A ??				     % 1
SCM:4800306B ??				     % 1
SCM:4800306C ??				     % 1
SCM:4800306D ??				     % 1
SCM:4800306E ??				     % 1
SCM:4800306F ??				     % 1
SCM:48003070 ??				     % 1
SCM:48003071 ??				     % 1
SCM:48003072 ??				     % 1
SCM:48003073 ??				     % 1
SCM:48003074 ??				     % 1
SCM:48003075 ??				     % 1
SCM:48003076 ??				     % 1
SCM:48003077 ??				     % 1
SCM:48003078 ??				     % 1
SCM:48003079 ??				     % 1
SCM:4800307A ??				     % 1
SCM:4800307B ??				     % 1
SCM:4800307C ??				     % 1
SCM:4800307D ??				     % 1
SCM:4800307E ??				     % 1
SCM:4800307F ??				     % 1
SCM:48003080 ??				     % 1
SCM:48003081 ??				     % 1
SCM:48003082 ??				     % 1
SCM:48003083 ??				     % 1
SCM:48003084 ??				     % 1
SCM:48003085 ??				     % 1
SCM:48003086 ??				     % 1
SCM:48003087 ??				     % 1
SCM:48003088 ??				     % 1
SCM:48003089 ??				     % 1
SCM:4800308A ??				     % 1
SCM:4800308B ??				     % 1
SCM:4800308C ??				     % 1
SCM:4800308D ??				     % 1
SCM:4800308E ??				     % 1
SCM:4800308F ??				     % 1
SCM:48003090 ??				     % 1
SCM:48003091 ??				     % 1
SCM:48003092 ??				     % 1
SCM:48003093 ??				     % 1
SCM:48003094 ??				     % 1
SCM:48003095 ??				     % 1
SCM:48003096 ??				     % 1
SCM:48003097 ??				     % 1
SCM:48003098 ??				     % 1
SCM:48003099 ??				     % 1
SCM:4800309A ??				     % 1
SCM:4800309B ??				     % 1
SCM:4800309C ??				     % 1
SCM:4800309D ??				     % 1
SCM:4800309E ??				     % 1
SCM:4800309F ??				     % 1
SCM:480030A0 ??				     % 1
SCM:480030A1 ??				     % 1
SCM:480030A2 ??				     % 1
SCM:480030A3 ??				     % 1
SCM:480030A4 ??				     % 1
SCM:480030A5 ??				     % 1
SCM:480030A6 ??				     % 1
SCM:480030A7 ??				     % 1
SCM:480030A8 ??				     % 1
SCM:480030A9 ??				     % 1
SCM:480030AA ??				     % 1
SCM:480030AB ??				     % 1
SCM:480030AC ??				     % 1
SCM:480030AD ??				     % 1
SCM:480030AE ??				     % 1
SCM:480030AF ??				     % 1
SCM:480030B0 ??				     % 1
SCM:480030B1 ??				     % 1
SCM:480030B2 ??				     % 1
SCM:480030B3 ??				     % 1
SCM:480030B4 ??				     % 1
SCM:480030B5 ??				     % 1
SCM:480030B6 ??				     % 1
SCM:480030B7 ??				     % 1
SCM:480030B8 ??				     % 1
SCM:480030B9 ??				     % 1
SCM:480030BA ??				     % 1
SCM:480030BB ??				     % 1
SCM:480030BC ??				     % 1
SCM:480030BD ??				     % 1
SCM:480030BE ??				     % 1
SCM:480030BF ??				     % 1
SCM:480030C0 ??				     % 1
SCM:480030C1 ??				     % 1
SCM:480030C2 ??				     % 1
SCM:480030C3 ??				     % 1
SCM:480030C4 ??				     % 1
SCM:480030C5 ??				     % 1
SCM:480030C6 ??				     % 1
SCM:480030C7 ??				     % 1
SCM:480030C8 ??				     % 1
SCM:480030C9 ??				     % 1
SCM:480030CA ??				     % 1
SCM:480030CB ??				     % 1
SCM:480030CC ??				     % 1
SCM:480030CD ??				     % 1
SCM:480030CE ??				     % 1
SCM:480030CF ??				     % 1
SCM:480030D0 ??				     % 1
SCM:480030D1 ??				     % 1
SCM:480030D2 ??				     % 1
SCM:480030D3 ??				     % 1
SCM:480030D4 ??				     % 1
SCM:480030D5 ??				     % 1
SCM:480030D6 ??				     % 1
SCM:480030D7 ??				     % 1
SCM:480030D8 ??				     % 1
SCM:480030D9 ??				     % 1
SCM:480030DA ??				     % 1
SCM:480030DB ??				     % 1
SCM:480030DC ??				     % 1
SCM:480030DD ??				     % 1
SCM:480030DE ??				     % 1
SCM:480030DF ??				     % 1
SCM:480030E0 ??				     % 1
SCM:480030E1 ??				     % 1
SCM:480030E2 ??				     % 1
SCM:480030E3 ??				     % 1
SCM:480030E4 ??				     % 1
SCM:480030E5 ??				     % 1
SCM:480030E6 ??				     % 1
SCM:480030E7 ??				     % 1
SCM:480030E8 ??				     % 1
SCM:480030E9 ??				     % 1
SCM:480030EA ??				     % 1
SCM:480030EB ??				     % 1
SCM:480030EC ??				     % 1
SCM:480030ED ??				     % 1
SCM:480030EE ??				     % 1
SCM:480030EF ??				     % 1
SCM:480030F0 ??				     % 1
SCM:480030F1 ??				     % 1
SCM:480030F2 ??				     % 1
SCM:480030F3 ??				     % 1
SCM:480030F4 ??				     % 1
SCM:480030F5 ??				     % 1
SCM:480030F6 ??				     % 1
SCM:480030F7 ??				     % 1
SCM:480030F8 ??				     % 1
SCM:480030F9 ??				     % 1
SCM:480030FA ??				     % 1
SCM:480030FB ??				     % 1
SCM:480030FC ??				     % 1
SCM:480030FD ??				     % 1
SCM:480030FE ??				     % 1
SCM:480030FF ??				     % 1
SCM:48003100 ??				     % 1
SCM:48003101 ??				     % 1
SCM:48003102 ??				     % 1
SCM:48003103 ??				     % 1
SCM:48003104 ??				     % 1
SCM:48003105 ??				     % 1
SCM:48003106 ??				     % 1
SCM:48003107 ??				     % 1
SCM:48003108 ??				     % 1
SCM:48003109 ??				     % 1
SCM:4800310A ??				     % 1
SCM:4800310B ??				     % 1
SCM:4800310C ??				     % 1
SCM:4800310D ??				     % 1
SCM:4800310E ??				     % 1
SCM:4800310F ??				     % 1
SCM:48003110 ??				     % 1
SCM:48003111 ??				     % 1
SCM:48003112 ??				     % 1
SCM:48003113 ??				     % 1
SCM:48003114 ??				     % 1
SCM:48003115 ??				     % 1
SCM:48003116 ??				     % 1
SCM:48003117 ??				     % 1
SCM:48003118 ??				     % 1
SCM:48003119 ??				     % 1
SCM:4800311A ??				     % 1
SCM:4800311B ??				     % 1
SCM:4800311C ??				     % 1
SCM:4800311D ??				     % 1
SCM:4800311E ??				     % 1
SCM:4800311F ??				     % 1
SCM:48003120 ??				     % 1
SCM:48003121 ??				     % 1
SCM:48003122 ??				     % 1
SCM:48003123 ??				     % 1
SCM:48003124 ??				     % 1
SCM:48003125 ??				     % 1
SCM:48003126 ??				     % 1
SCM:48003127 ??				     % 1
SCM:48003128 ??				     % 1
SCM:48003129 ??				     % 1
SCM:4800312A ??				     % 1
SCM:4800312B ??				     % 1
SCM:4800312C ??				     % 1
SCM:4800312D ??				     % 1
SCM:4800312E ??				     % 1
SCM:4800312F ??				     % 1
SCM:48003130 ??				     % 1
SCM:48003131 ??				     % 1
SCM:48003132 ??				     % 1
SCM:48003133 ??				     % 1
SCM:48003134 ??				     % 1
SCM:48003135 ??				     % 1
SCM:48003136 ??				     % 1
SCM:48003137 ??				     % 1
SCM:48003138 ??				     % 1
SCM:48003139 ??				     % 1
SCM:4800313A ??				     % 1
SCM:4800313B ??				     % 1
SCM:4800313C ??				     % 1
SCM:4800313D ??				     % 1
SCM:4800313E ??				     % 1
SCM:4800313F ??				     % 1
SCM:48003140 ??				     % 1
SCM:48003141 ??				     % 1
SCM:48003142 ??				     % 1
SCM:48003143 ??				     % 1
SCM:48003144 ??				     % 1
SCM:48003145 ??				     % 1
SCM:48003146 ??				     % 1
SCM:48003147 ??				     % 1
SCM:48003148 ??				     % 1
SCM:48003149 ??				     % 1
SCM:4800314A ??				     % 1
SCM:4800314B ??				     % 1
SCM:4800314C ??				     % 1
SCM:4800314D ??				     % 1
SCM:4800314E ??				     % 1
SCM:4800314F ??				     % 1
SCM:48003150 ??				     % 1
SCM:48003151 ??				     % 1
SCM:48003152 ??				     % 1
SCM:48003153 ??				     % 1
SCM:48003154 ??				     % 1
SCM:48003155 ??				     % 1
SCM:48003156 ??				     % 1
SCM:48003157 ??				     % 1
SCM:48003158 ??				     % 1
SCM:48003159 ??				     % 1
SCM:4800315A ??				     % 1
SCM:4800315B ??				     % 1
SCM:4800315C ??				     % 1
SCM:4800315D ??				     % 1
SCM:4800315E ??				     % 1
SCM:4800315F ??				     % 1
SCM:48003160 ??				     % 1
SCM:48003161 ??				     % 1
SCM:48003162 ??				     % 1
SCM:48003163 ??				     % 1
SCM:48003164 ??				     % 1
SCM:48003165 ??				     % 1
SCM:48003166 ??				     % 1
SCM:48003167 ??				     % 1
SCM:48003168 ??				     % 1
SCM:48003169 ??				     % 1
SCM:4800316A ??				     % 1
SCM:4800316B ??				     % 1
SCM:4800316C ??				     % 1
SCM:4800316D ??				     % 1
SCM:4800316E ??				     % 1
SCM:4800316F ??				     % 1
SCM:48003170 ??				     % 1
SCM:48003171 ??				     % 1
SCM:48003172 ??				     % 1
SCM:48003173 ??				     % 1
SCM:48003174 ??				     % 1
SCM:48003175 ??				     % 1
SCM:48003176 ??				     % 1
SCM:48003177 ??				     % 1
SCM:48003178 ??				     % 1
SCM:48003179 ??				     % 1
SCM:4800317A ??				     % 1
SCM:4800317B ??				     % 1
SCM:4800317C ??				     % 1
SCM:4800317D ??				     % 1
SCM:4800317E ??				     % 1
SCM:4800317F ??				     % 1
SCM:48003180 ??				     % 1
SCM:48003181 ??				     % 1
SCM:48003182 ??				     % 1
SCM:48003183 ??				     % 1
SCM:48003184 ??				     % 1
SCM:48003185 ??				     % 1
SCM:48003186 ??				     % 1
SCM:48003187 ??				     % 1
SCM:48003188 ??				     % 1
SCM:48003189 ??				     % 1
SCM:4800318A ??				     % 1
SCM:4800318B ??				     % 1
SCM:4800318C ??				     % 1
SCM:4800318D ??				     % 1
SCM:4800318E ??				     % 1
SCM:4800318F ??				     % 1
SCM:48003190 ??				     % 1
SCM:48003191 ??				     % 1
SCM:48003192 ??				     % 1
SCM:48003193 ??				     % 1
SCM:48003194 ??				     % 1
SCM:48003195 ??				     % 1
SCM:48003196 ??				     % 1
SCM:48003197 ??				     % 1
SCM:48003198 ??				     % 1
SCM:48003199 ??				     % 1
SCM:4800319A ??				     % 1
SCM:4800319B ??				     % 1
SCM:4800319C ??				     % 1
SCM:4800319D ??				     % 1
SCM:4800319E ??				     % 1
SCM:4800319F ??				     % 1
SCM:480031A0 ??				     % 1
SCM:480031A1 ??				     % 1
SCM:480031A2 ??				     % 1
SCM:480031A3 ??				     % 1
SCM:480031A4 ??				     % 1
SCM:480031A5 ??				     % 1
SCM:480031A6 ??				     % 1
SCM:480031A7 ??				     % 1
SCM:480031A8 ??				     % 1
SCM:480031A9 ??				     % 1
SCM:480031AA ??				     % 1
SCM:480031AB ??				     % 1
SCM:480031AC ??				     % 1
SCM:480031AD ??				     % 1
SCM:480031AE ??				     % 1
SCM:480031AF ??				     % 1
SCM:480031B0 ??				     % 1
SCM:480031B1 ??				     % 1
SCM:480031B2 ??				     % 1
SCM:480031B3 ??				     % 1
SCM:480031B4 ??				     % 1
SCM:480031B5 ??				     % 1
SCM:480031B6 ??				     % 1
SCM:480031B7 ??				     % 1
SCM:480031B8 ??				     % 1
SCM:480031B9 ??				     % 1
SCM:480031BA ??				     % 1
SCM:480031BB ??				     % 1
SCM:480031BC ??				     % 1
SCM:480031BD ??				     % 1
SCM:480031BE ??				     % 1
SCM:480031BF ??				     % 1
SCM:480031C0 ??				     % 1
SCM:480031C1 ??				     % 1
SCM:480031C2 ??				     % 1
SCM:480031C3 ??				     % 1
SCM:480031C4 ??				     % 1
SCM:480031C5 ??				     % 1
SCM:480031C6 ??				     % 1
SCM:480031C7 ??				     % 1
SCM:480031C8 ??				     % 1
SCM:480031C9 ??				     % 1
SCM:480031CA ??				     % 1
SCM:480031CB ??				     % 1
SCM:480031CC ??				     % 1
SCM:480031CD ??				     % 1
SCM:480031CE ??				     % 1
SCM:480031CF ??				     % 1
SCM:480031D0 ??				     % 1
SCM:480031D1 ??				     % 1
SCM:480031D2 ??				     % 1
SCM:480031D3 ??				     % 1
SCM:480031D4 ??				     % 1
SCM:480031D5 ??				     % 1
SCM:480031D6 ??				     % 1
SCM:480031D7 ??				     % 1
SCM:480031D8 ??				     % 1
SCM:480031D9 ??				     % 1
SCM:480031DA ??				     % 1
SCM:480031DB ??				     % 1
SCM:480031DC ??				     % 1
SCM:480031DD ??				     % 1
SCM:480031DE ??				     % 1
SCM:480031DF ??				     % 1
SCM:480031E0 ??				     % 1
SCM:480031E1 ??				     % 1
SCM:480031E2 ??				     % 1
SCM:480031E3 ??				     % 1
SCM:480031E4 ??				     % 1
SCM:480031E5 ??				     % 1
SCM:480031E6 ??				     % 1
SCM:480031E7 ??				     % 1
SCM:480031E8 ??				     % 1
SCM:480031E9 ??				     % 1
SCM:480031EA ??				     % 1
SCM:480031EB ??				     % 1
SCM:480031EC ??				     % 1
SCM:480031ED ??				     % 1
SCM:480031EE ??				     % 1
SCM:480031EF ??				     % 1
SCM:480031F0 ??				     % 1
SCM:480031F1 ??				     % 1
SCM:480031F2 ??				     % 1
SCM:480031F3 ??				     % 1
SCM:480031F4 ??				     % 1
SCM:480031F5 ??				     % 1
SCM:480031F6 ??				     % 1
SCM:480031F7 ??				     % 1
SCM:480031F8 ??				     % 1
SCM:480031F9 ??				     % 1
SCM:480031FA ??				     % 1
SCM:480031FB ??				     % 1
SCM:480031FC ??				     % 1
SCM:480031FD ??				     % 1
SCM:480031FE ??				     % 1
SCM:480031FF ??				     % 1
SCM:48003200 ??				     % 1
SCM:48003201 ??				     % 1
SCM:48003202 ??				     % 1
SCM:48003203 ??				     % 1
SCM:48003204 ??				     % 1
SCM:48003205 ??				     % 1
SCM:48003206 ??				     % 1
SCM:48003207 ??				     % 1
SCM:48003208 ??				     % 1
SCM:48003209 ??				     % 1
SCM:4800320A ??				     % 1
SCM:4800320B ??				     % 1
SCM:4800320C ??				     % 1
SCM:4800320D ??				     % 1
SCM:4800320E ??				     % 1
SCM:4800320F ??				     % 1
SCM:48003210 ??				     % 1
SCM:48003211 ??				     % 1
SCM:48003212 ??				     % 1
SCM:48003213 ??				     % 1
SCM:48003214 ??				     % 1
SCM:48003215 ??				     % 1
SCM:48003216 ??				     % 1
SCM:48003217 ??				     % 1
SCM:48003218 ??				     % 1
SCM:48003219 ??				     % 1
SCM:4800321A ??				     % 1
SCM:4800321B ??				     % 1
SCM:4800321C ??				     % 1
SCM:4800321D ??				     % 1
SCM:4800321E ??				     % 1
SCM:4800321F ??				     % 1
SCM:48003220 ??				     % 1
SCM:48003221 ??				     % 1
SCM:48003222 ??				     % 1
SCM:48003223 ??				     % 1
SCM:48003224 ??				     % 1
SCM:48003225 ??				     % 1
SCM:48003226 ??				     % 1
SCM:48003227 ??				     % 1
SCM:48003228 ??				     % 1
SCM:48003229 ??				     % 1
SCM:4800322A ??				     % 1
SCM:4800322B ??				     % 1
SCM:4800322C ??				     % 1
SCM:4800322D ??				     % 1
SCM:4800322E ??				     % 1
SCM:4800322F ??				     % 1
SCM:48003230 ??				     % 1
SCM:48003231 ??				     % 1
SCM:48003232 ??				     % 1
SCM:48003233 ??				     % 1
SCM:48003234 ??				     % 1
SCM:48003235 ??				     % 1
SCM:48003236 ??				     % 1
SCM:48003237 ??				     % 1
SCM:48003238 ??				     % 1
SCM:48003239 ??				     % 1
SCM:4800323A ??				     % 1
SCM:4800323B ??				     % 1
SCM:4800323C ??				     % 1
SCM:4800323D ??				     % 1
SCM:4800323E ??				     % 1
SCM:4800323F ??				     % 1
SCM:48003240 ??				     % 1
SCM:48003241 ??				     % 1
SCM:48003242 ??				     % 1
SCM:48003243 ??				     % 1
SCM:48003244 ??				     % 1
SCM:48003245 ??				     % 1
SCM:48003246 ??				     % 1
SCM:48003247 ??				     % 1
SCM:48003248 ??				     % 1
SCM:48003249 ??				     % 1
SCM:4800324A ??				     % 1
SCM:4800324B ??				     % 1
SCM:4800324C ??				     % 1
SCM:4800324D ??				     % 1
SCM:4800324E ??				     % 1
SCM:4800324F ??				     % 1
SCM:48003250 ??				     % 1
SCM:48003251 ??				     % 1
SCM:48003252 ??				     % 1
SCM:48003253 ??				     % 1
SCM:48003254 ??				     % 1
SCM:48003255 ??				     % 1
SCM:48003256 ??				     % 1
SCM:48003257 ??				     % 1
SCM:48003258 ??				     % 1
SCM:48003259 ??				     % 1
SCM:4800325A ??				     % 1
SCM:4800325B ??				     % 1
SCM:4800325C ??				     % 1
SCM:4800325D ??				     % 1
SCM:4800325E ??				     % 1
SCM:4800325F ??				     % 1
SCM:48003260 ??				     % 1
SCM:48003261 ??				     % 1
SCM:48003262 ??				     % 1
SCM:48003263 ??				     % 1
SCM:48003264 ??				     % 1
SCM:48003265 ??				     % 1
SCM:48003266 ??				     % 1
SCM:48003267 ??				     % 1
SCM:48003268 ??				     % 1
SCM:48003269 ??				     % 1
SCM:4800326A ??				     % 1
SCM:4800326B ??				     % 1
SCM:4800326C ??				     % 1
SCM:4800326D ??				     % 1
SCM:4800326E ??				     % 1
SCM:4800326F ??				     % 1
SCM:48003270 ??				     % 1
SCM:48003271 ??				     % 1
SCM:48003272 ??				     % 1
SCM:48003273 ??				     % 1
SCM:48003274 ??				     % 1
SCM:48003275 ??				     % 1
SCM:48003276 ??				     % 1
SCM:48003277 ??				     % 1
SCM:48003278 ??				     % 1
SCM:48003279 ??				     % 1
SCM:4800327A ??				     % 1
SCM:4800327B ??				     % 1
SCM:4800327C ??				     % 1
SCM:4800327D ??				     % 1
SCM:4800327E ??				     % 1
SCM:4800327F ??				     % 1
SCM:48003280 ??				     % 1
SCM:48003281 ??				     % 1
SCM:48003282 ??				     % 1
SCM:48003283 ??				     % 1
SCM:48003284 ??				     % 1
SCM:48003285 ??				     % 1
SCM:48003286 ??				     % 1
SCM:48003287 ??				     % 1
SCM:48003288 ??				     % 1
SCM:48003289 ??				     % 1
SCM:4800328A ??				     % 1
SCM:4800328B ??				     % 1
SCM:4800328C ??				     % 1
SCM:4800328D ??				     % 1
SCM:4800328E ??				     % 1
SCM:4800328F ??				     % 1
SCM:48003290 ??				     % 1
SCM:48003291 ??				     % 1
SCM:48003292 ??				     % 1
SCM:48003293 ??				     % 1
SCM:48003294 ??				     % 1
SCM:48003295 ??				     % 1
SCM:48003296 ??				     % 1
SCM:48003297 ??				     % 1
SCM:48003298 ??				     % 1
SCM:48003299 ??				     % 1
SCM:4800329A ??				     % 1
SCM:4800329B ??				     % 1
SCM:4800329C ??				     % 1
SCM:4800329D ??				     % 1
SCM:4800329E ??				     % 1
SCM:4800329F ??				     % 1
SCM:480032A0 ??				     % 1
SCM:480032A1 ??				     % 1
SCM:480032A2 ??				     % 1
SCM:480032A3 ??				     % 1
SCM:480032A4 ??				     % 1
SCM:480032A5 ??				     % 1
SCM:480032A6 ??				     % 1
SCM:480032A7 ??				     % 1
SCM:480032A8 ??				     % 1
SCM:480032A9 ??				     % 1
SCM:480032AA ??				     % 1
SCM:480032AB ??				     % 1
SCM:480032AC ??				     % 1
SCM:480032AD ??				     % 1
SCM:480032AE ??				     % 1
SCM:480032AF ??				     % 1
SCM:480032B0 ??				     % 1
SCM:480032B1 ??				     % 1
SCM:480032B2 ??				     % 1
SCM:480032B3 ??				     % 1
SCM:480032B4 ??				     % 1
SCM:480032B5 ??				     % 1
SCM:480032B6 ??				     % 1
SCM:480032B7 ??				     % 1
SCM:480032B8 ??				     % 1
SCM:480032B9 ??				     % 1
SCM:480032BA ??				     % 1
SCM:480032BB ??				     % 1
SCM:480032BC ??				     % 1
SCM:480032BD ??				     % 1
SCM:480032BE ??				     % 1
SCM:480032BF ??				     % 1
SCM:480032C0 ??				     % 1
SCM:480032C1 ??				     % 1
SCM:480032C2 ??				     % 1
SCM:480032C3 ??				     % 1
SCM:480032C4 ??				     % 1
SCM:480032C5 ??				     % 1
SCM:480032C6 ??				     % 1
SCM:480032C7 ??				     % 1
SCM:480032C8 ??				     % 1
SCM:480032C9 ??				     % 1
SCM:480032CA ??				     % 1
SCM:480032CB ??				     % 1
SCM:480032CC ??				     % 1
SCM:480032CD ??				     % 1
SCM:480032CE ??				     % 1
SCM:480032CF ??				     % 1
SCM:480032D0 ??				     % 1
SCM:480032D1 ??				     % 1
SCM:480032D2 ??				     % 1
SCM:480032D3 ??				     % 1
SCM:480032D4 ??				     % 1
SCM:480032D5 ??				     % 1
SCM:480032D6 ??				     % 1
SCM:480032D7 ??				     % 1
SCM:480032D8 ??				     % 1
SCM:480032D9 ??				     % 1
SCM:480032DA ??				     % 1
SCM:480032DB ??				     % 1
SCM:480032DC ??				     % 1
SCM:480032DD ??				     % 1
SCM:480032DE ??				     % 1
SCM:480032DF ??				     % 1
SCM:480032E0 ??				     % 1
SCM:480032E1 ??				     % 1
SCM:480032E2 ??				     % 1
SCM:480032E3 ??				     % 1
SCM:480032E4 ??				     % 1
SCM:480032E5 ??				     % 1
SCM:480032E6 ??				     % 1
SCM:480032E7 ??				     % 1
SCM:480032E8 ??				     % 1
SCM:480032E9 ??				     % 1
SCM:480032EA ??				     % 1
SCM:480032EB ??				     % 1
SCM:480032EC ??				     % 1
SCM:480032ED ??				     % 1
SCM:480032EE ??				     % 1
SCM:480032EF ??				     % 1
SCM:480032F0 ??				     % 1
SCM:480032F1 ??				     % 1
SCM:480032F2 ??				     % 1
SCM:480032F3 ??				     % 1
SCM:480032F4 ??				     % 1
SCM:480032F5 ??				     % 1
SCM:480032F6 ??				     % 1
SCM:480032F7 ??				     % 1
SCM:480032F8 ??				     % 1
SCM:480032F9 ??				     % 1
SCM:480032FA ??				     % 1
SCM:480032FB ??				     % 1
SCM:480032FC ??				     % 1
SCM:480032FD ??				     % 1
SCM:480032FE ??				     % 1
SCM:480032FF ??				     % 1
SCM:48003300 ??				     % 1
SCM:48003301 ??				     % 1
SCM:48003302 ??				     % 1
SCM:48003303 ??				     % 1
SCM:48003304 ??				     % 1
SCM:48003305 ??				     % 1
SCM:48003306 ??				     % 1
SCM:48003307 ??				     % 1
SCM:48003308 ??				     % 1
SCM:48003309 ??				     % 1
SCM:4800330A ??				     % 1
SCM:4800330B ??				     % 1
SCM:4800330C ??				     % 1
SCM:4800330D ??				     % 1
SCM:4800330E ??				     % 1
SCM:4800330F ??				     % 1
SCM:48003310 ??				     % 1
SCM:48003311 ??				     % 1
SCM:48003312 ??				     % 1
SCM:48003313 ??				     % 1
SCM:48003314 ??				     % 1
SCM:48003315 ??				     % 1
SCM:48003316 ??				     % 1
SCM:48003317 ??				     % 1
SCM:48003318 ??				     % 1
SCM:48003319 ??				     % 1
SCM:4800331A ??				     % 1
SCM:4800331B ??				     % 1
SCM:4800331C ??				     % 1
SCM:4800331D ??				     % 1
SCM:4800331E ??				     % 1
SCM:4800331F ??				     % 1
SCM:48003320 ??				     % 1
SCM:48003321 ??				     % 1
SCM:48003322 ??				     % 1
SCM:48003323 ??				     % 1
SCM:48003324 ??				     % 1
SCM:48003325 ??				     % 1
SCM:48003326 ??				     % 1
SCM:48003327 ??				     % 1
SCM:48003328 ??				     % 1
SCM:48003329 ??				     % 1
SCM:4800332A ??				     % 1
SCM:4800332B ??				     % 1
SCM:4800332C ??				     % 1
SCM:4800332D ??				     % 1
SCM:4800332E ??				     % 1
SCM:4800332F ??				     % 1
SCM:48003330 ??				     % 1
SCM:48003331 ??				     % 1
SCM:48003332 ??				     % 1
SCM:48003333 ??				     % 1
SCM:48003334 ??				     % 1
SCM:48003335 ??				     % 1
SCM:48003336 ??				     % 1
SCM:48003337 ??				     % 1
SCM:48003338 ??				     % 1
SCM:48003339 ??				     % 1
SCM:4800333A ??				     % 1
SCM:4800333B ??				     % 1
SCM:4800333C ??				     % 1
SCM:4800333D ??				     % 1
SCM:4800333E ??				     % 1
SCM:4800333F ??				     % 1
SCM:48003340 ??				     % 1
SCM:48003341 ??				     % 1
SCM:48003342 ??				     % 1
SCM:48003343 ??				     % 1
SCM:48003344 ??				     % 1
SCM:48003345 ??				     % 1
SCM:48003346 ??				     % 1
SCM:48003347 ??				     % 1
SCM:48003348 ??				     % 1
SCM:48003349 ??				     % 1
SCM:4800334A ??				     % 1
SCM:4800334B ??				     % 1
SCM:4800334C ??				     % 1
SCM:4800334D ??				     % 1
SCM:4800334E ??				     % 1
SCM:4800334F ??				     % 1
SCM:48003350 ??				     % 1
SCM:48003351 ??				     % 1
SCM:48003352 ??				     % 1
SCM:48003353 ??				     % 1
SCM:48003354 ??				     % 1
SCM:48003355 ??				     % 1
SCM:48003356 ??				     % 1
SCM:48003357 ??				     % 1
SCM:48003358 ??				     % 1
SCM:48003359 ??				     % 1
SCM:4800335A ??				     % 1
SCM:4800335B ??				     % 1
SCM:4800335C ??				     % 1
SCM:4800335D ??				     % 1
SCM:4800335E ??				     % 1
SCM:4800335F ??				     % 1
SCM:48003360 ??				     % 1
SCM:48003361 ??				     % 1
SCM:48003362 ??				     % 1
SCM:48003363 ??				     % 1
SCM:48003364 ??				     % 1
SCM:48003365 ??				     % 1
SCM:48003366 ??				     % 1
SCM:48003367 ??				     % 1
SCM:48003368 ??				     % 1
SCM:48003369 ??				     % 1
SCM:4800336A ??				     % 1
SCM:4800336B ??				     % 1
SCM:4800336C ??				     % 1
SCM:4800336D ??				     % 1
SCM:4800336E ??				     % 1
SCM:4800336F ??				     % 1
SCM:48003370 ??				     % 1
SCM:48003371 ??				     % 1
SCM:48003372 ??				     % 1
SCM:48003373 ??				     % 1
SCM:48003374 ??				     % 1
SCM:48003375 ??				     % 1
SCM:48003376 ??				     % 1
SCM:48003377 ??				     % 1
SCM:48003378 ??				     % 1
SCM:48003379 ??				     % 1
SCM:4800337A ??				     % 1
SCM:4800337B ??				     % 1
SCM:4800337C ??				     % 1
SCM:4800337D ??				     % 1
SCM:4800337E ??				     % 1
SCM:4800337F ??				     % 1
SCM:48003380 ??				     % 1
SCM:48003381 ??				     % 1
SCM:48003382 ??				     % 1
SCM:48003383 ??				     % 1
SCM:48003384 ??				     % 1
SCM:48003385 ??				     % 1
SCM:48003386 ??				     % 1
SCM:48003387 ??				     % 1
SCM:48003388 ??				     % 1
SCM:48003389 ??				     % 1
SCM:4800338A ??				     % 1
SCM:4800338B ??				     % 1
SCM:4800338C ??				     % 1
SCM:4800338D ??				     % 1
SCM:4800338E ??				     % 1
SCM:4800338F ??				     % 1
SCM:48003390 ??				     % 1
SCM:48003391 ??				     % 1
SCM:48003392 ??				     % 1
SCM:48003393 ??				     % 1
SCM:48003394 ??				     % 1
SCM:48003395 ??				     % 1
SCM:48003396 ??				     % 1
SCM:48003397 ??				     % 1
SCM:48003398 ??				     % 1
SCM:48003399 ??				     % 1
SCM:4800339A ??				     % 1
SCM:4800339B ??				     % 1
SCM:4800339C ??				     % 1
SCM:4800339D ??				     % 1
SCM:4800339E ??				     % 1
SCM:4800339F ??				     % 1
SCM:480033A0 ??				     % 1
SCM:480033A1 ??				     % 1
SCM:480033A2 ??				     % 1
SCM:480033A3 ??				     % 1
SCM:480033A4 ??				     % 1
SCM:480033A5 ??				     % 1
SCM:480033A6 ??				     % 1
SCM:480033A7 ??				     % 1
SCM:480033A8 ??				     % 1
SCM:480033A9 ??				     % 1
SCM:480033AA ??				     % 1
SCM:480033AB ??				     % 1
SCM:480033AC ??				     % 1
SCM:480033AD ??				     % 1
SCM:480033AE ??				     % 1
SCM:480033AF ??				     % 1
SCM:480033B0 ??				     % 1
SCM:480033B1 ??				     % 1
SCM:480033B2 ??				     % 1
SCM:480033B3 ??				     % 1
SCM:480033B4 ??				     % 1
SCM:480033B5 ??				     % 1
SCM:480033B6 ??				     % 1
SCM:480033B7 ??				     % 1
SCM:480033B8 ??				     % 1
SCM:480033B9 ??				     % 1
SCM:480033BA ??				     % 1
SCM:480033BB ??				     % 1
SCM:480033BC ??				     % 1
SCM:480033BD ??				     % 1
SCM:480033BE ??				     % 1
SCM:480033BF ??				     % 1
SCM:480033C0 ??				     % 1
SCM:480033C1 ??				     % 1
SCM:480033C2 ??				     % 1
SCM:480033C3 ??				     % 1
SCM:480033C4 ??				     % 1
SCM:480033C5 ??				     % 1
SCM:480033C6 ??				     % 1
SCM:480033C7 ??				     % 1
SCM:480033C8 ??				     % 1
SCM:480033C9 ??				     % 1
SCM:480033CA ??				     % 1
SCM:480033CB ??				     % 1
SCM:480033CC ??				     % 1
SCM:480033CD ??				     % 1
SCM:480033CE ??				     % 1
SCM:480033CF ??				     % 1
SCM:480033D0 ??				     % 1
SCM:480033D1 ??				     % 1
SCM:480033D2 ??				     % 1
SCM:480033D3 ??				     % 1
SCM:480033D4 ??				     % 1
SCM:480033D5 ??				     % 1
SCM:480033D6 ??				     % 1
SCM:480033D7 ??				     % 1
SCM:480033D8 ??				     % 1
SCM:480033D9 ??				     % 1
SCM:480033DA ??				     % 1
SCM:480033DB ??				     % 1
SCM:480033DC ??				     % 1
SCM:480033DD ??				     % 1
SCM:480033DE ??				     % 1
SCM:480033DF ??				     % 1
SCM:480033E0 ??				     % 1
SCM:480033E1 ??				     % 1
SCM:480033E2 ??				     % 1
SCM:480033E3 ??				     % 1
SCM:480033E4 ??				     % 1
SCM:480033E5 ??				     % 1
SCM:480033E6 ??				     % 1
SCM:480033E7 ??				     % 1
SCM:480033E8 ??				     % 1
SCM:480033E9 ??				     % 1
SCM:480033EA ??				     % 1
SCM:480033EB ??				     % 1
SCM:480033EC ??				     % 1
SCM:480033ED ??				     % 1
SCM:480033EE ??				     % 1
SCM:480033EF ??				     % 1
SCM:480033F0 ??				     % 1
SCM:480033F1 ??				     % 1
SCM:480033F2 ??				     % 1
SCM:480033F3 ??				     % 1
SCM:480033F4 ??				     % 1
SCM:480033F5 ??				     % 1
SCM:480033F6 ??				     % 1
SCM:480033F7 ??				     % 1
SCM:480033F8 ??				     % 1
SCM:480033F9 ??				     % 1
SCM:480033FA ??				     % 1
SCM:480033FB ??				     % 1
SCM:480033FC ??				     % 1
SCM:480033FD ??				     % 1
SCM:480033FE ??				     % 1
SCM:480033FF ??				     % 1
SCM:48003400 ??				     % 1
SCM:48003401 ??				     % 1
SCM:48003402 ??				     % 1
SCM:48003403 ??				     % 1
SCM:48003404 ??				     % 1
SCM:48003405 ??				     % 1
SCM:48003406 ??				     % 1
SCM:48003407 ??				     % 1
SCM:48003408 ??				     % 1
SCM:48003409 ??				     % 1
SCM:4800340A ??				     % 1
SCM:4800340B ??				     % 1
SCM:4800340C ??				     % 1
SCM:4800340D ??				     % 1
SCM:4800340E ??				     % 1
SCM:4800340F ??				     % 1
SCM:48003410 ??				     % 1
SCM:48003411 ??				     % 1
SCM:48003412 ??				     % 1
SCM:48003413 ??				     % 1
SCM:48003414 ??				     % 1
SCM:48003415 ??				     % 1
SCM:48003416 ??				     % 1
SCM:48003417 ??				     % 1
SCM:48003418 ??				     % 1
SCM:48003419 ??				     % 1
SCM:4800341A ??				     % 1
SCM:4800341B ??				     % 1
SCM:4800341C ??				     % 1
SCM:4800341D ??				     % 1
SCM:4800341E ??				     % 1
SCM:4800341F ??				     % 1
SCM:48003420 ??				     % 1
SCM:48003421 ??				     % 1
SCM:48003422 ??				     % 1
SCM:48003423 ??				     % 1
SCM:48003424 ??				     % 1
SCM:48003425 ??				     % 1
SCM:48003426 ??				     % 1
SCM:48003427 ??				     % 1
SCM:48003428 ??				     % 1
SCM:48003429 ??				     % 1
SCM:4800342A ??				     % 1
SCM:4800342B ??				     % 1
SCM:4800342C ??				     % 1
SCM:4800342D ??				     % 1
SCM:4800342E ??				     % 1
SCM:4800342F ??				     % 1
SCM:48003430 ??				     % 1
SCM:48003431 ??				     % 1
SCM:48003432 ??				     % 1
SCM:48003433 ??				     % 1
SCM:48003434 ??				     % 1
SCM:48003435 ??				     % 1
SCM:48003436 ??				     % 1
SCM:48003437 ??				     % 1
SCM:48003438 ??				     % 1
SCM:48003439 ??				     % 1
SCM:4800343A ??				     % 1
SCM:4800343B ??				     % 1
SCM:4800343C ??				     % 1
SCM:4800343D ??				     % 1
SCM:4800343E ??				     % 1
SCM:4800343F ??				     % 1
SCM:48003440 ??				     % 1
SCM:48003441 ??				     % 1
SCM:48003442 ??				     % 1
SCM:48003443 ??				     % 1
SCM:48003444 ??				     % 1
SCM:48003445 ??				     % 1
SCM:48003446 ??				     % 1
SCM:48003447 ??				     % 1
SCM:48003448 ??				     % 1
SCM:48003449 ??				     % 1
SCM:4800344A ??				     % 1
SCM:4800344B ??				     % 1
SCM:4800344C ??				     % 1
SCM:4800344D ??				     % 1
SCM:4800344E ??				     % 1
SCM:4800344F ??				     % 1
SCM:48003450 ??				     % 1
SCM:48003451 ??				     % 1
SCM:48003452 ??				     % 1
SCM:48003453 ??				     % 1
SCM:48003454 ??				     % 1
SCM:48003455 ??				     % 1
SCM:48003456 ??				     % 1
SCM:48003457 ??				     % 1
SCM:48003458 ??				     % 1
SCM:48003459 ??				     % 1
SCM:4800345A ??				     % 1
SCM:4800345B ??				     % 1
SCM:4800345C ??				     % 1
SCM:4800345D ??				     % 1
SCM:4800345E ??				     % 1
SCM:4800345F ??				     % 1
SCM:48003460 ??				     % 1
SCM:48003461 ??				     % 1
SCM:48003462 ??				     % 1
SCM:48003463 ??				     % 1
SCM:48003464 ??				     % 1
SCM:48003465 ??				     % 1
SCM:48003466 ??				     % 1
SCM:48003467 ??				     % 1
SCM:48003468 ??				     % 1
SCM:48003469 ??				     % 1
SCM:4800346A ??				     % 1
SCM:4800346B ??				     % 1
SCM:4800346C ??				     % 1
SCM:4800346D ??				     % 1
SCM:4800346E ??				     % 1
SCM:4800346F ??				     % 1
SCM:48003470 ??				     % 1
SCM:48003471 ??				     % 1
SCM:48003472 ??				     % 1
SCM:48003473 ??				     % 1
SCM:48003474 ??				     % 1
SCM:48003475 ??				     % 1
SCM:48003476 ??				     % 1
SCM:48003477 ??				     % 1
SCM:48003478 ??				     % 1
SCM:48003479 ??				     % 1
SCM:4800347A ??				     % 1
SCM:4800347B ??				     % 1
SCM:4800347C ??				     % 1
SCM:4800347D ??				     % 1
SCM:4800347E ??				     % 1
SCM:4800347F ??				     % 1
SCM:48003480 ??				     % 1
SCM:48003481 ??				     % 1
SCM:48003482 ??				     % 1
SCM:48003483 ??				     % 1
SCM:48003484 ??				     % 1
SCM:48003485 ??				     % 1
SCM:48003486 ??				     % 1
SCM:48003487 ??				     % 1
SCM:48003488 ??				     % 1
SCM:48003489 ??				     % 1
SCM:4800348A ??				     % 1
SCM:4800348B ??				     % 1
SCM:4800348C ??				     % 1
SCM:4800348D ??				     % 1
SCM:4800348E ??				     % 1
SCM:4800348F ??				     % 1
SCM:48003490 ??				     % 1
SCM:48003491 ??				     % 1
SCM:48003492 ??				     % 1
SCM:48003493 ??				     % 1
SCM:48003494 ??				     % 1
SCM:48003495 ??				     % 1
SCM:48003496 ??				     % 1
SCM:48003497 ??				     % 1
SCM:48003498 ??				     % 1
SCM:48003499 ??				     % 1
SCM:4800349A ??				     % 1
SCM:4800349B ??				     % 1
SCM:4800349C ??				     % 1
SCM:4800349D ??				     % 1
SCM:4800349E ??				     % 1
SCM:4800349F ??				     % 1
SCM:480034A0 ??				     % 1
SCM:480034A1 ??				     % 1
SCM:480034A2 ??				     % 1
SCM:480034A3 ??				     % 1
SCM:480034A4 ??				     % 1
SCM:480034A5 ??				     % 1
SCM:480034A6 ??				     % 1
SCM:480034A7 ??				     % 1
SCM:480034A8 ??				     % 1
SCM:480034A9 ??				     % 1
SCM:480034AA ??				     % 1
SCM:480034AB ??				     % 1
SCM:480034AC ??				     % 1
SCM:480034AD ??				     % 1
SCM:480034AE ??				     % 1
SCM:480034AF ??				     % 1
SCM:480034B0 ??				     % 1
SCM:480034B1 ??				     % 1
SCM:480034B2 ??				     % 1
SCM:480034B3 ??				     % 1
SCM:480034B4 ??				     % 1
SCM:480034B5 ??				     % 1
SCM:480034B6 ??				     % 1
SCM:480034B7 ??				     % 1
SCM:480034B8 ??				     % 1
SCM:480034B9 ??				     % 1
SCM:480034BA ??				     % 1
SCM:480034BB ??				     % 1
SCM:480034BC ??				     % 1
SCM:480034BD ??				     % 1
SCM:480034BE ??				     % 1
SCM:480034BF ??				     % 1
SCM:480034C0 ??				     % 1
SCM:480034C1 ??				     % 1
SCM:480034C2 ??				     % 1
SCM:480034C3 ??				     % 1
SCM:480034C4 ??				     % 1
SCM:480034C5 ??				     % 1
SCM:480034C6 ??				     % 1
SCM:480034C7 ??				     % 1
SCM:480034C8 ??				     % 1
SCM:480034C9 ??				     % 1
SCM:480034CA ??				     % 1
SCM:480034CB ??				     % 1
SCM:480034CC ??				     % 1
SCM:480034CD ??				     % 1
SCM:480034CE ??				     % 1
SCM:480034CF ??				     % 1
SCM:480034D0 ??				     % 1
SCM:480034D1 ??				     % 1
SCM:480034D2 ??				     % 1
SCM:480034D3 ??				     % 1
SCM:480034D4 ??				     % 1
SCM:480034D5 ??				     % 1
SCM:480034D6 ??				     % 1
SCM:480034D7 ??				     % 1
SCM:480034D8 ??				     % 1
SCM:480034D9 ??				     % 1
SCM:480034DA ??				     % 1
SCM:480034DB ??				     % 1
SCM:480034DC ??				     % 1
SCM:480034DD ??				     % 1
SCM:480034DE ??				     % 1
SCM:480034DF ??				     % 1
SCM:480034E0 ??				     % 1
SCM:480034E1 ??				     % 1
SCM:480034E2 ??				     % 1
SCM:480034E3 ??				     % 1
SCM:480034E4 ??				     % 1
SCM:480034E5 ??				     % 1
SCM:480034E6 ??				     % 1
SCM:480034E7 ??				     % 1
SCM:480034E8 ??				     % 1
SCM:480034E9 ??				     % 1
SCM:480034EA ??				     % 1
SCM:480034EB ??				     % 1
SCM:480034EC ??				     % 1
SCM:480034ED ??				     % 1
SCM:480034EE ??				     % 1
SCM:480034EF ??				     % 1
SCM:480034F0 ??				     % 1
SCM:480034F1 ??				     % 1
SCM:480034F2 ??				     % 1
SCM:480034F3 ??				     % 1
SCM:480034F4 ??				     % 1
SCM:480034F5 ??				     % 1
SCM:480034F6 ??				     % 1
SCM:480034F7 ??				     % 1
SCM:480034F8 ??				     % 1
SCM:480034F9 ??				     % 1
SCM:480034FA ??				     % 1
SCM:480034FB ??				     % 1
SCM:480034FC ??				     % 1
SCM:480034FD ??				     % 1
SCM:480034FE ??				     % 1
SCM:480034FF ??				     % 1
SCM:48003500 ??				     % 1
SCM:48003501 ??				     % 1
SCM:48003502 ??				     % 1
SCM:48003503 ??				     % 1
SCM:48003504 ??				     % 1
SCM:48003505 ??				     % 1
SCM:48003506 ??				     % 1
SCM:48003507 ??				     % 1
SCM:48003508 ??				     % 1
SCM:48003509 ??				     % 1
SCM:4800350A ??				     % 1
SCM:4800350B ??				     % 1
SCM:4800350C ??				     % 1
SCM:4800350D ??				     % 1
SCM:4800350E ??				     % 1
SCM:4800350F ??				     % 1
SCM:48003510 ??				     % 1
SCM:48003511 ??				     % 1
SCM:48003512 ??				     % 1
SCM:48003513 ??				     % 1
SCM:48003514 ??				     % 1
SCM:48003515 ??				     % 1
SCM:48003516 ??				     % 1
SCM:48003517 ??				     % 1
SCM:48003518 ??				     % 1
SCM:48003519 ??				     % 1
SCM:4800351A ??				     % 1
SCM:4800351B ??				     % 1
SCM:4800351C ??				     % 1
SCM:4800351D ??				     % 1
SCM:4800351E ??				     % 1
SCM:4800351F ??				     % 1
SCM:48003520 ??				     % 1
SCM:48003521 ??				     % 1
SCM:48003522 ??				     % 1
SCM:48003523 ??				     % 1
SCM:48003524 ??				     % 1
SCM:48003525 ??				     % 1
SCM:48003526 ??				     % 1
SCM:48003527 ??				     % 1
SCM:48003528 ??				     % 1
SCM:48003529 ??				     % 1
SCM:4800352A ??				     % 1
SCM:4800352B ??				     % 1
SCM:4800352C ??				     % 1
SCM:4800352D ??				     % 1
SCM:4800352E ??				     % 1
SCM:4800352F ??				     % 1
SCM:48003530 ??				     % 1
SCM:48003531 ??				     % 1
SCM:48003532 ??				     % 1
SCM:48003533 ??				     % 1
SCM:48003534 ??				     % 1
SCM:48003535 ??				     % 1
SCM:48003536 ??				     % 1
SCM:48003537 ??				     % 1
SCM:48003538 ??				     % 1
SCM:48003539 ??				     % 1
SCM:4800353A ??				     % 1
SCM:4800353B ??				     % 1
SCM:4800353C ??				     % 1
SCM:4800353D ??				     % 1
SCM:4800353E ??				     % 1
SCM:4800353F ??				     % 1
SCM:48003540 ??				     % 1
SCM:48003541 ??				     % 1
SCM:48003542 ??				     % 1
SCM:48003543 ??				     % 1
SCM:48003544 ??				     % 1
SCM:48003545 ??				     % 1
SCM:48003546 ??				     % 1
SCM:48003547 ??				     % 1
SCM:48003548 ??				     % 1
SCM:48003549 ??				     % 1
SCM:4800354A ??				     % 1
SCM:4800354B ??				     % 1
SCM:4800354C ??				     % 1
SCM:4800354D ??				     % 1
SCM:4800354E ??				     % 1
SCM:4800354F ??				     % 1
SCM:48003550 ??				     % 1
SCM:48003551 ??				     % 1
SCM:48003552 ??				     % 1
SCM:48003553 ??				     % 1
SCM:48003554 ??				     % 1
SCM:48003555 ??				     % 1
SCM:48003556 ??				     % 1
SCM:48003557 ??				     % 1
SCM:48003558 ??				     % 1
SCM:48003559 ??				     % 1
SCM:4800355A ??				     % 1
SCM:4800355B ??				     % 1
SCM:4800355C ??				     % 1
SCM:4800355D ??				     % 1
SCM:4800355E ??				     % 1
SCM:4800355F ??				     % 1
SCM:48003560 ??				     % 1
SCM:48003561 ??				     % 1
SCM:48003562 ??				     % 1
SCM:48003563 ??				     % 1
SCM:48003564 ??				     % 1
SCM:48003565 ??				     % 1
SCM:48003566 ??				     % 1
SCM:48003567 ??				     % 1
SCM:48003568 ??				     % 1
SCM:48003569 ??				     % 1
SCM:4800356A ??				     % 1
SCM:4800356B ??				     % 1
SCM:4800356C ??				     % 1
SCM:4800356D ??				     % 1
SCM:4800356E ??				     % 1
SCM:4800356F ??				     % 1
SCM:48003570 ??				     % 1
SCM:48003571 ??				     % 1
SCM:48003572 ??				     % 1
SCM:48003573 ??				     % 1
SCM:48003574 ??				     % 1
SCM:48003575 ??				     % 1
SCM:48003576 ??				     % 1
SCM:48003577 ??				     % 1
SCM:48003578 ??				     % 1
SCM:48003579 ??				     % 1
SCM:4800357A ??				     % 1
SCM:4800357B ??				     % 1
SCM:4800357C ??				     % 1
SCM:4800357D ??				     % 1
SCM:4800357E ??				     % 1
SCM:4800357F ??				     % 1
SCM:48003580 ??				     % 1
SCM:48003581 ??				     % 1
SCM:48003582 ??				     % 1
SCM:48003583 ??				     % 1
SCM:48003584 ??				     % 1
SCM:48003585 ??				     % 1
SCM:48003586 ??				     % 1
SCM:48003587 ??				     % 1
SCM:48003588 ??				     % 1
SCM:48003589 ??				     % 1
SCM:4800358A ??				     % 1
SCM:4800358B ??				     % 1
SCM:4800358C ??				     % 1
SCM:4800358D ??				     % 1
SCM:4800358E ??				     % 1
SCM:4800358F ??				     % 1
SCM:48003590 ??				     % 1
SCM:48003591 ??				     % 1
SCM:48003592 ??				     % 1
SCM:48003593 ??				     % 1
SCM:48003594 ??				     % 1
SCM:48003595 ??				     % 1
SCM:48003596 ??				     % 1
SCM:48003597 ??				     % 1
SCM:48003598 ??				     % 1
SCM:48003599 ??				     % 1
SCM:4800359A ??				     % 1
SCM:4800359B ??				     % 1
SCM:4800359C ??				     % 1
SCM:4800359D ??				     % 1
SCM:4800359E ??				     % 1
SCM:4800359F ??				     % 1
SCM:480035A0 ??				     % 1
SCM:480035A1 ??				     % 1
SCM:480035A2 ??				     % 1
SCM:480035A3 ??				     % 1
SCM:480035A4 ??				     % 1
SCM:480035A5 ??				     % 1
SCM:480035A6 ??				     % 1
SCM:480035A7 ??				     % 1
SCM:480035A8 ??				     % 1
SCM:480035A9 ??				     % 1
SCM:480035AA ??				     % 1
SCM:480035AB ??				     % 1
SCM:480035AC ??				     % 1
SCM:480035AD ??				     % 1
SCM:480035AE ??				     % 1
SCM:480035AF ??				     % 1
SCM:480035B0 ??				     % 1
SCM:480035B1 ??				     % 1
SCM:480035B2 ??				     % 1
SCM:480035B3 ??				     % 1
SCM:480035B4 ??				     % 1
SCM:480035B5 ??				     % 1
SCM:480035B6 ??				     % 1
SCM:480035B7 ??				     % 1
SCM:480035B8 ??				     % 1
SCM:480035B9 ??				     % 1
SCM:480035BA ??				     % 1
SCM:480035BB ??				     % 1
SCM:480035BC ??				     % 1
SCM:480035BD ??				     % 1
SCM:480035BE ??				     % 1
SCM:480035BF ??				     % 1
SCM:480035C0 ??				     % 1
SCM:480035C1 ??				     % 1
SCM:480035C2 ??				     % 1
SCM:480035C3 ??				     % 1
SCM:480035C4 ??				     % 1
SCM:480035C5 ??				     % 1
SCM:480035C6 ??				     % 1
SCM:480035C7 ??				     % 1
SCM:480035C8 ??				     % 1
SCM:480035C9 ??				     % 1
SCM:480035CA ??				     % 1
SCM:480035CB ??				     % 1
SCM:480035CC ??				     % 1
SCM:480035CD ??				     % 1
SCM:480035CE ??				     % 1
SCM:480035CF ??				     % 1
SCM:480035D0 ??				     % 1
SCM:480035D1 ??				     % 1
SCM:480035D2 ??				     % 1
SCM:480035D3 ??				     % 1
SCM:480035D4 ??				     % 1
SCM:480035D5 ??				     % 1
SCM:480035D6 ??				     % 1
SCM:480035D7 ??				     % 1
SCM:480035D8 ??				     % 1
SCM:480035D9 ??				     % 1
SCM:480035DA ??				     % 1
SCM:480035DB ??				     % 1
SCM:480035DC ??				     % 1
SCM:480035DD ??				     % 1
SCM:480035DE ??				     % 1
SCM:480035DF ??				     % 1
SCM:480035E0 ??				     % 1
SCM:480035E1 ??				     % 1
SCM:480035E2 ??				     % 1
SCM:480035E3 ??				     % 1
SCM:480035E4 ??				     % 1
SCM:480035E5 ??				     % 1
SCM:480035E6 ??				     % 1
SCM:480035E7 ??				     % 1
SCM:480035E8 ??				     % 1
SCM:480035E9 ??				     % 1
SCM:480035EA ??				     % 1
SCM:480035EB ??				     % 1
SCM:480035EC ??				     % 1
SCM:480035ED ??				     % 1
SCM:480035EE ??				     % 1
SCM:480035EF ??				     % 1
SCM:480035F0 ??				     % 1
SCM:480035F1 ??				     % 1
SCM:480035F2 ??				     % 1
SCM:480035F3 ??				     % 1
SCM:480035F4 ??				     % 1
SCM:480035F5 ??				     % 1
SCM:480035F6 ??				     % 1
SCM:480035F7 ??				     % 1
SCM:480035F8 ??				     % 1
SCM:480035F9 ??				     % 1
SCM:480035FA ??				     % 1
SCM:480035FB ??				     % 1
SCM:480035FC ??				     % 1
SCM:480035FD ??				     % 1
SCM:480035FE ??				     % 1
SCM:480035FF ??				     % 1
SCM:48003600 ??				     % 1
SCM:48003601 ??				     % 1
SCM:48003602 ??				     % 1
SCM:48003603 ??				     % 1
SCM:48003604 ??				     % 1
SCM:48003605 ??				     % 1
SCM:48003606 ??				     % 1
SCM:48003607 ??				     % 1
SCM:48003608 ??				     % 1
SCM:48003609 ??				     % 1
SCM:4800360A ??				     % 1
SCM:4800360B ??				     % 1
SCM:4800360C ??				     % 1
SCM:4800360D ??				     % 1
SCM:4800360E ??				     % 1
SCM:4800360F ??				     % 1
SCM:48003610 ??				     % 1
SCM:48003611 ??				     % 1
SCM:48003612 ??				     % 1
SCM:48003613 ??				     % 1
SCM:48003614 ??				     % 1
SCM:48003615 ??				     % 1
SCM:48003616 ??				     % 1
SCM:48003617 ??				     % 1
SCM:48003618 ??				     % 1
SCM:48003619 ??				     % 1
SCM:4800361A ??				     % 1
SCM:4800361B ??				     % 1
SCM:4800361C ??				     % 1
SCM:4800361D ??				     % 1
SCM:4800361E ??				     % 1
SCM:4800361F ??				     % 1
SCM:48003620 ??				     % 1
SCM:48003621 ??				     % 1
SCM:48003622 ??				     % 1
SCM:48003623 ??				     % 1
SCM:48003624 ??				     % 1
SCM:48003625 ??				     % 1
SCM:48003626 ??				     % 1
SCM:48003627 ??				     % 1
SCM:48003628 ??				     % 1
SCM:48003629 ??				     % 1
SCM:4800362A ??				     % 1
SCM:4800362B ??				     % 1
SCM:4800362C ??				     % 1
SCM:4800362D ??				     % 1
SCM:4800362E ??				     % 1
SCM:4800362F ??				     % 1
SCM:48003630 ??				     % 1
SCM:48003631 ??				     % 1
SCM:48003632 ??				     % 1
SCM:48003633 ??				     % 1
SCM:48003634 ??				     % 1
SCM:48003635 ??				     % 1
SCM:48003636 ??				     % 1
SCM:48003637 ??				     % 1
SCM:48003638 ??				     % 1
SCM:48003639 ??				     % 1
SCM:4800363A ??				     % 1
SCM:4800363B ??				     % 1
SCM:4800363C ??				     % 1
SCM:4800363D ??				     % 1
SCM:4800363E ??				     % 1
SCM:4800363F ??				     % 1
SCM:48003640 ??				     % 1
SCM:48003641 ??				     % 1
SCM:48003642 ??				     % 1
SCM:48003643 ??				     % 1
SCM:48003644 ??				     % 1
SCM:48003645 ??				     % 1
SCM:48003646 ??				     % 1
SCM:48003647 ??				     % 1
SCM:48003648 ??				     % 1
SCM:48003649 ??				     % 1
SCM:4800364A ??				     % 1
SCM:4800364B ??				     % 1
SCM:4800364C ??				     % 1
SCM:4800364D ??				     % 1
SCM:4800364E ??				     % 1
SCM:4800364F ??				     % 1
SCM:48003650 ??				     % 1
SCM:48003651 ??				     % 1
SCM:48003652 ??				     % 1
SCM:48003653 ??				     % 1
SCM:48003654 ??				     % 1
SCM:48003655 ??				     % 1
SCM:48003656 ??				     % 1
SCM:48003657 ??				     % 1
SCM:48003658 ??				     % 1
SCM:48003659 ??				     % 1
SCM:4800365A ??				     % 1
SCM:4800365B ??				     % 1
SCM:4800365C ??				     % 1
SCM:4800365D ??				     % 1
SCM:4800365E ??				     % 1
SCM:4800365F ??				     % 1
SCM:48003660 ??				     % 1
SCM:48003661 ??				     % 1
SCM:48003662 ??				     % 1
SCM:48003663 ??				     % 1
SCM:48003664 ??				     % 1
SCM:48003665 ??				     % 1
SCM:48003666 ??				     % 1
SCM:48003667 ??				     % 1
SCM:48003668 ??				     % 1
SCM:48003669 ??				     % 1
SCM:4800366A ??				     % 1
SCM:4800366B ??				     % 1
SCM:4800366C ??				     % 1
SCM:4800366D ??				     % 1
SCM:4800366E ??				     % 1
SCM:4800366F ??				     % 1
SCM:48003670 ??				     % 1
SCM:48003671 ??				     % 1
SCM:48003672 ??				     % 1
SCM:48003673 ??				     % 1
SCM:48003674 ??				     % 1
SCM:48003675 ??				     % 1
SCM:48003676 ??				     % 1
SCM:48003677 ??				     % 1
SCM:48003678 ??				     % 1
SCM:48003679 ??				     % 1
SCM:4800367A ??				     % 1
SCM:4800367B ??				     % 1
SCM:4800367C ??				     % 1
SCM:4800367D ??				     % 1
SCM:4800367E ??				     % 1
SCM:4800367F ??				     % 1
SCM:48003680 ??				     % 1
SCM:48003681 ??				     % 1
SCM:48003682 ??				     % 1
SCM:48003683 ??				     % 1
SCM:48003684 ??				     % 1
SCM:48003685 ??				     % 1
SCM:48003686 ??				     % 1
SCM:48003687 ??				     % 1
SCM:48003688 ??				     % 1
SCM:48003689 ??				     % 1
SCM:4800368A ??				     % 1
SCM:4800368B ??				     % 1
SCM:4800368C ??				     % 1
SCM:4800368D ??				     % 1
SCM:4800368E ??				     % 1
SCM:4800368F ??				     % 1
SCM:48003690 ??				     % 1
SCM:48003691 ??				     % 1
SCM:48003692 ??				     % 1
SCM:48003693 ??				     % 1
SCM:48003694 ??				     % 1
SCM:48003695 ??				     % 1
SCM:48003696 ??				     % 1
SCM:48003697 ??				     % 1
SCM:48003698 ??				     % 1
SCM:48003699 ??				     % 1
SCM:4800369A ??				     % 1
SCM:4800369B ??				     % 1
SCM:4800369C ??				     % 1
SCM:4800369D ??				     % 1
SCM:4800369E ??				     % 1
SCM:4800369F ??				     % 1
SCM:480036A0 ??				     % 1
SCM:480036A1 ??				     % 1
SCM:480036A2 ??				     % 1
SCM:480036A3 ??				     % 1
SCM:480036A4 ??				     % 1
SCM:480036A5 ??				     % 1
SCM:480036A6 ??				     % 1
SCM:480036A7 ??				     % 1
SCM:480036A8 ??				     % 1
SCM:480036A9 ??				     % 1
SCM:480036AA ??				     % 1
SCM:480036AB ??				     % 1
SCM:480036AC ??				     % 1
SCM:480036AD ??				     % 1
SCM:480036AE ??				     % 1
SCM:480036AF ??				     % 1
SCM:480036B0 ??				     % 1
SCM:480036B1 ??				     % 1
SCM:480036B2 ??				     % 1
SCM:480036B3 ??				     % 1
SCM:480036B4 ??				     % 1
SCM:480036B5 ??				     % 1
SCM:480036B6 ??				     % 1
SCM:480036B7 ??				     % 1
SCM:480036B8 ??				     % 1
SCM:480036B9 ??				     % 1
SCM:480036BA ??				     % 1
SCM:480036BB ??				     % 1
SCM:480036BC ??				     % 1
SCM:480036BD ??				     % 1
SCM:480036BE ??				     % 1
SCM:480036BF ??				     % 1
SCM:480036C0 ??				     % 1
SCM:480036C1 ??				     % 1
SCM:480036C2 ??				     % 1
SCM:480036C3 ??				     % 1
SCM:480036C4 ??				     % 1
SCM:480036C5 ??				     % 1
SCM:480036C6 ??				     % 1
SCM:480036C7 ??				     % 1
SCM:480036C8 ??				     % 1
SCM:480036C9 ??				     % 1
SCM:480036CA ??				     % 1
SCM:480036CB ??				     % 1
SCM:480036CC ??				     % 1
SCM:480036CD ??				     % 1
SCM:480036CE ??				     % 1
SCM:480036CF ??				     % 1
SCM:480036D0 ??				     % 1
SCM:480036D1 ??				     % 1
SCM:480036D2 ??				     % 1
SCM:480036D3 ??				     % 1
SCM:480036D4 ??				     % 1
SCM:480036D5 ??				     % 1
SCM:480036D6 ??				     % 1
SCM:480036D7 ??				     % 1
SCM:480036D8 ??				     % 1
SCM:480036D9 ??				     % 1
SCM:480036DA ??				     % 1
SCM:480036DB ??				     % 1
SCM:480036DC ??				     % 1
SCM:480036DD ??				     % 1
SCM:480036DE ??				     % 1
SCM:480036DF ??				     % 1
SCM:480036E0 ??				     % 1
SCM:480036E1 ??				     % 1
SCM:480036E2 ??				     % 1
SCM:480036E3 ??				     % 1
SCM:480036E4 ??				     % 1
SCM:480036E5 ??				     % 1
SCM:480036E6 ??				     % 1
SCM:480036E7 ??				     % 1
SCM:480036E8 ??				     % 1
SCM:480036E9 ??				     % 1
SCM:480036EA ??				     % 1
SCM:480036EB ??				     % 1
SCM:480036EC ??				     % 1
SCM:480036ED ??				     % 1
SCM:480036EE ??				     % 1
SCM:480036EF ??				     % 1
SCM:480036F0 ??				     % 1
SCM:480036F1 ??				     % 1
SCM:480036F2 ??				     % 1
SCM:480036F3 ??				     % 1
SCM:480036F4 ??				     % 1
SCM:480036F5 ??				     % 1
SCM:480036F6 ??				     % 1
SCM:480036F7 ??				     % 1
SCM:480036F8 ??				     % 1
SCM:480036F9 ??				     % 1
SCM:480036FA ??				     % 1
SCM:480036FB ??				     % 1
SCM:480036FC ??				     % 1
SCM:480036FD ??				     % 1
SCM:480036FE ??				     % 1
SCM:480036FF ??				     % 1
SCM:48003700 ??				     % 1
SCM:48003701 ??				     % 1
SCM:48003702 ??				     % 1
SCM:48003703 ??				     % 1
SCM:48003704 ??				     % 1
SCM:48003705 ??				     % 1
SCM:48003706 ??				     % 1
SCM:48003707 ??				     % 1
SCM:48003708 ??				     % 1
SCM:48003709 ??				     % 1
SCM:4800370A ??				     % 1
SCM:4800370B ??				     % 1
SCM:4800370C ??				     % 1
SCM:4800370D ??				     % 1
SCM:4800370E ??				     % 1
SCM:4800370F ??				     % 1
SCM:48003710 ??				     % 1
SCM:48003711 ??				     % 1
SCM:48003712 ??				     % 1
SCM:48003713 ??				     % 1
SCM:48003714 ??				     % 1
SCM:48003715 ??				     % 1
SCM:48003716 ??				     % 1
SCM:48003717 ??				     % 1
SCM:48003718 ??				     % 1
SCM:48003719 ??				     % 1
SCM:4800371A ??				     % 1
SCM:4800371B ??				     % 1
SCM:4800371C ??				     % 1
SCM:4800371D ??				     % 1
SCM:4800371E ??				     % 1
SCM:4800371F ??				     % 1
SCM:48003720 ??				     % 1
SCM:48003721 ??				     % 1
SCM:48003722 ??				     % 1
SCM:48003723 ??				     % 1
SCM:48003724 ??				     % 1
SCM:48003725 ??				     % 1
SCM:48003726 ??				     % 1
SCM:48003727 ??				     % 1
SCM:48003728 ??				     % 1
SCM:48003729 ??				     % 1
SCM:4800372A ??				     % 1
SCM:4800372B ??				     % 1
SCM:4800372C ??				     % 1
SCM:4800372D ??				     % 1
SCM:4800372E ??				     % 1
SCM:4800372F ??				     % 1
SCM:48003730 ??				     % 1
SCM:48003731 ??				     % 1
SCM:48003732 ??				     % 1
SCM:48003733 ??				     % 1
SCM:48003734 ??				     % 1
SCM:48003735 ??				     % 1
SCM:48003736 ??				     % 1
SCM:48003737 ??				     % 1
SCM:48003738 ??				     % 1
SCM:48003739 ??				     % 1
SCM:4800373A ??				     % 1
SCM:4800373B ??				     % 1
SCM:4800373C ??				     % 1
SCM:4800373D ??				     % 1
SCM:4800373E ??				     % 1
SCM:4800373F ??				     % 1
SCM:48003740 ??				     % 1
SCM:48003741 ??				     % 1
SCM:48003742 ??				     % 1
SCM:48003743 ??				     % 1
SCM:48003744 ??				     % 1
SCM:48003745 ??				     % 1
SCM:48003746 ??				     % 1
SCM:48003747 ??				     % 1
SCM:48003748 ??				     % 1
SCM:48003749 ??				     % 1
SCM:4800374A ??				     % 1
SCM:4800374B ??				     % 1
SCM:4800374C ??				     % 1
SCM:4800374D ??				     % 1
SCM:4800374E ??				     % 1
SCM:4800374F ??				     % 1
SCM:48003750 ??				     % 1
SCM:48003751 ??				     % 1
SCM:48003752 ??				     % 1
SCM:48003753 ??				     % 1
SCM:48003754 ??				     % 1
SCM:48003755 ??				     % 1
SCM:48003756 ??				     % 1
SCM:48003757 ??				     % 1
SCM:48003758 ??				     % 1
SCM:48003759 ??				     % 1
SCM:4800375A ??				     % 1
SCM:4800375B ??				     % 1
SCM:4800375C ??				     % 1
SCM:4800375D ??				     % 1
SCM:4800375E ??				     % 1
SCM:4800375F ??				     % 1
SCM:48003760 ??				     % 1
SCM:48003761 ??				     % 1
SCM:48003762 ??				     % 1
SCM:48003763 ??				     % 1
SCM:48003764 ??				     % 1
SCM:48003765 ??				     % 1
SCM:48003766 ??				     % 1
SCM:48003767 ??				     % 1
SCM:48003768 ??				     % 1
SCM:48003769 ??				     % 1
SCM:4800376A ??				     % 1
SCM:4800376B ??				     % 1
SCM:4800376C ??				     % 1
SCM:4800376D ??				     % 1
SCM:4800376E ??				     % 1
SCM:4800376F ??				     % 1
SCM:48003770 ??				     % 1
SCM:48003771 ??				     % 1
SCM:48003772 ??				     % 1
SCM:48003773 ??				     % 1
SCM:48003774 ??				     % 1
SCM:48003775 ??				     % 1
SCM:48003776 ??				     % 1
SCM:48003777 ??				     % 1
SCM:48003778 ??				     % 1
SCM:48003779 ??				     % 1
SCM:4800377A ??				     % 1
SCM:4800377B ??				     % 1
SCM:4800377C ??				     % 1
SCM:4800377D ??				     % 1
SCM:4800377E ??				     % 1
SCM:4800377F ??				     % 1
SCM:48003780 ??				     % 1
SCM:48003781 ??				     % 1
SCM:48003782 ??				     % 1
SCM:48003783 ??				     % 1
SCM:48003784 ??				     % 1
SCM:48003785 ??				     % 1
SCM:48003786 ??				     % 1
SCM:48003787 ??				     % 1
SCM:48003788 ??				     % 1
SCM:48003789 ??				     % 1
SCM:4800378A ??				     % 1
SCM:4800378B ??				     % 1
SCM:4800378C ??				     % 1
SCM:4800378D ??				     % 1
SCM:4800378E ??				     % 1
SCM:4800378F ??				     % 1
SCM:48003790 ??				     % 1
SCM:48003791 ??				     % 1
SCM:48003792 ??				     % 1
SCM:48003793 ??				     % 1
SCM:48003794 ??				     % 1
SCM:48003795 ??				     % 1
SCM:48003796 ??				     % 1
SCM:48003797 ??				     % 1
SCM:48003798 ??				     % 1
SCM:48003799 ??				     % 1
SCM:4800379A ??				     % 1
SCM:4800379B ??				     % 1
SCM:4800379C ??				     % 1
SCM:4800379D ??				     % 1
SCM:4800379E ??				     % 1
SCM:4800379F ??				     % 1
SCM:480037A0 ??				     % 1
SCM:480037A1 ??				     % 1
SCM:480037A2 ??				     % 1
SCM:480037A3 ??				     % 1
SCM:480037A4 ??				     % 1
SCM:480037A5 ??				     % 1
SCM:480037A6 ??				     % 1
SCM:480037A7 ??				     % 1
SCM:480037A8 ??				     % 1
SCM:480037A9 ??				     % 1
SCM:480037AA ??				     % 1
SCM:480037AB ??				     % 1
SCM:480037AC ??				     % 1
SCM:480037AD ??				     % 1
SCM:480037AE ??				     % 1
SCM:480037AF ??				     % 1
SCM:480037B0 ??				     % 1
SCM:480037B1 ??				     % 1
SCM:480037B2 ??				     % 1
SCM:480037B3 ??				     % 1
SCM:480037B4 ??				     % 1
SCM:480037B5 ??				     % 1
SCM:480037B6 ??				     % 1
SCM:480037B7 ??				     % 1
SCM:480037B8 ??				     % 1
SCM:480037B9 ??				     % 1
SCM:480037BA ??				     % 1
SCM:480037BB ??				     % 1
SCM:480037BC ??				     % 1
SCM:480037BD ??				     % 1
SCM:480037BE ??				     % 1
SCM:480037BF ??				     % 1
SCM:480037C0 ??				     % 1
SCM:480037C1 ??				     % 1
SCM:480037C2 ??				     % 1
SCM:480037C3 ??				     % 1
SCM:480037C4 ??				     % 1
SCM:480037C5 ??				     % 1
SCM:480037C6 ??				     % 1
SCM:480037C7 ??				     % 1
SCM:480037C8 ??				     % 1
SCM:480037C9 ??				     % 1
SCM:480037CA ??				     % 1
SCM:480037CB ??				     % 1
SCM:480037CC ??				     % 1
SCM:480037CD ??				     % 1
SCM:480037CE ??				     % 1
SCM:480037CF ??				     % 1
SCM:480037D0 ??				     % 1
SCM:480037D1 ??				     % 1
SCM:480037D2 ??				     % 1
SCM:480037D3 ??				     % 1
SCM:480037D4 ??				     % 1
SCM:480037D5 ??				     % 1
SCM:480037D6 ??				     % 1
SCM:480037D7 ??				     % 1
SCM:480037D8 ??				     % 1
SCM:480037D9 ??				     % 1
SCM:480037DA ??				     % 1
SCM:480037DB ??				     % 1
SCM:480037DC ??				     % 1
SCM:480037DD ??				     % 1
SCM:480037DE ??				     % 1
SCM:480037DF ??				     % 1
SCM:480037E0 ??				     % 1
SCM:480037E1 ??				     % 1
SCM:480037E2 ??				     % 1
SCM:480037E3 ??				     % 1
SCM:480037E4 ??				     % 1
SCM:480037E5 ??				     % 1
SCM:480037E6 ??				     % 1
SCM:480037E7 ??				     % 1
SCM:480037E8 ??				     % 1
SCM:480037E9 ??				     % 1
SCM:480037EA ??				     % 1
SCM:480037EB ??				     % 1
SCM:480037EC ??				     % 1
SCM:480037ED ??				     % 1
SCM:480037EE ??				     % 1
SCM:480037EF ??				     % 1
SCM:480037F0 ??				     % 1
SCM:480037F1 ??				     % 1
SCM:480037F2 ??				     % 1
SCM:480037F3 ??				     % 1
SCM:480037F4 ??				     % 1
SCM:480037F5 ??				     % 1
SCM:480037F6 ??				     % 1
SCM:480037F7 ??				     % 1
SCM:480037F8 ??				     % 1
SCM:480037F9 ??				     % 1
SCM:480037FA ??				     % 1
SCM:480037FB ??				     % 1
SCM:480037FC ??				     % 1
SCM:480037FD ??				     % 1
SCM:480037FE ??				     % 1
SCM:480037FF ??				     % 1
SCM:48003800 ??				     % 1
SCM:48003801 ??				     % 1
SCM:48003802 ??				     % 1
SCM:48003803 ??				     % 1
SCM:48003804 ??				     % 1
SCM:48003805 ??				     % 1
SCM:48003806 ??				     % 1
SCM:48003807 ??				     % 1
SCM:48003808 ??				     % 1
SCM:48003809 ??				     % 1
SCM:4800380A ??				     % 1
SCM:4800380B ??				     % 1
SCM:4800380C ??				     % 1
SCM:4800380D ??				     % 1
SCM:4800380E ??				     % 1
SCM:4800380F ??				     % 1
SCM:48003810 ??				     % 1
SCM:48003811 ??				     % 1
SCM:48003812 ??				     % 1
SCM:48003813 ??				     % 1
SCM:48003814 ??				     % 1
SCM:48003815 ??				     % 1
SCM:48003816 ??				     % 1
SCM:48003817 ??				     % 1
SCM:48003818 ??				     % 1
SCM:48003819 ??				     % 1
SCM:4800381A ??				     % 1
SCM:4800381B ??				     % 1
SCM:4800381C ??				     % 1
SCM:4800381D ??				     % 1
SCM:4800381E ??				     % 1
SCM:4800381F ??				     % 1
SCM:48003820 ??				     % 1
SCM:48003821 ??				     % 1
SCM:48003822 ??				     % 1
SCM:48003823 ??				     % 1
SCM:48003824 ??				     % 1
SCM:48003825 ??				     % 1
SCM:48003826 ??				     % 1
SCM:48003827 ??				     % 1
SCM:48003828 ??				     % 1
SCM:48003829 ??				     % 1
SCM:4800382A ??				     % 1
SCM:4800382B ??				     % 1
SCM:4800382C ??				     % 1
SCM:4800382D ??				     % 1
SCM:4800382E ??				     % 1
SCM:4800382F ??				     % 1
SCM:48003830 ??				     % 1
SCM:48003831 ??				     % 1
SCM:48003832 ??				     % 1
SCM:48003833 ??				     % 1
SCM:48003834 ??				     % 1
SCM:48003835 ??				     % 1
SCM:48003836 ??				     % 1
SCM:48003837 ??				     % 1
SCM:48003838 ??				     % 1
SCM:48003839 ??				     % 1
SCM:4800383A ??				     % 1
SCM:4800383B ??				     % 1
SCM:4800383C ??				     % 1
SCM:4800383D ??				     % 1
SCM:4800383E ??				     % 1
SCM:4800383F ??				     % 1
SCM:48003840 ??				     % 1
SCM:48003841 ??				     % 1
SCM:48003842 ??				     % 1
SCM:48003843 ??				     % 1
SCM:48003844 ??				     % 1
SCM:48003845 ??				     % 1
SCM:48003846 ??				     % 1
SCM:48003847 ??				     % 1
SCM:48003848 ??				     % 1
SCM:48003849 ??				     % 1
SCM:4800384A ??				     % 1
SCM:4800384B ??				     % 1
SCM:4800384C ??				     % 1
SCM:4800384D ??				     % 1
SCM:4800384E ??				     % 1
SCM:4800384F ??				     % 1
SCM:48003850 ??				     % 1
SCM:48003851 ??				     % 1
SCM:48003852 ??				     % 1
SCM:48003853 ??				     % 1
SCM:48003854 ??				     % 1
SCM:48003855 ??				     % 1
SCM:48003856 ??				     % 1
SCM:48003857 ??				     % 1
SCM:48003858 ??				     % 1
SCM:48003859 ??				     % 1
SCM:4800385A ??				     % 1
SCM:4800385B ??				     % 1
SCM:4800385C ??				     % 1
SCM:4800385D ??				     % 1
SCM:4800385E ??				     % 1
SCM:4800385F ??				     % 1
SCM:48003860 ??				     % 1
SCM:48003861 ??				     % 1
SCM:48003862 ??				     % 1
SCM:48003863 ??				     % 1
SCM:48003864 ??				     % 1
SCM:48003865 ??				     % 1
SCM:48003866 ??				     % 1
SCM:48003867 ??				     % 1
SCM:48003868 ??				     % 1
SCM:48003869 ??				     % 1
SCM:4800386A ??				     % 1
SCM:4800386B ??				     % 1
SCM:4800386C ??				     % 1
SCM:4800386D ??				     % 1
SCM:4800386E ??				     % 1
SCM:4800386F ??				     % 1
SCM:48003870 ??				     % 1
SCM:48003871 ??				     % 1
SCM:48003872 ??				     % 1
SCM:48003873 ??				     % 1
SCM:48003874 ??				     % 1
SCM:48003875 ??				     % 1
SCM:48003876 ??				     % 1
SCM:48003877 ??				     % 1
SCM:48003878 ??				     % 1
SCM:48003879 ??				     % 1
SCM:4800387A ??				     % 1
SCM:4800387B ??				     % 1
SCM:4800387C ??				     % 1
SCM:4800387D ??				     % 1
SCM:4800387E ??				     % 1
SCM:4800387F ??				     % 1
SCM:48003880 ??				     % 1
SCM:48003881 ??				     % 1
SCM:48003882 ??				     % 1
SCM:48003883 ??				     % 1
SCM:48003884 ??				     % 1
SCM:48003885 ??				     % 1
SCM:48003886 ??				     % 1
SCM:48003887 ??				     % 1
SCM:48003888 ??				     % 1
SCM:48003889 ??				     % 1
SCM:4800388A ??				     % 1
SCM:4800388B ??				     % 1
SCM:4800388C ??				     % 1
SCM:4800388D ??				     % 1
SCM:4800388E ??				     % 1
SCM:4800388F ??				     % 1
SCM:48003890 ??				     % 1
SCM:48003891 ??				     % 1
SCM:48003892 ??				     % 1
SCM:48003893 ??				     % 1
SCM:48003894 ??				     % 1
SCM:48003895 ??				     % 1
SCM:48003896 ??				     % 1
SCM:48003897 ??				     % 1
SCM:48003898 ??				     % 1
SCM:48003899 ??				     % 1
SCM:4800389A ??				     % 1
SCM:4800389B ??				     % 1
SCM:4800389C ??				     % 1
SCM:4800389D ??				     % 1
SCM:4800389E ??				     % 1
SCM:4800389F ??				     % 1
SCM:480038A0 ??				     % 1
SCM:480038A1 ??				     % 1
SCM:480038A2 ??				     % 1
SCM:480038A3 ??				     % 1
SCM:480038A4 ??				     % 1
SCM:480038A5 ??				     % 1
SCM:480038A6 ??				     % 1
SCM:480038A7 ??				     % 1
SCM:480038A8 ??				     % 1
SCM:480038A9 ??				     % 1
SCM:480038AA ??				     % 1
SCM:480038AB ??				     % 1
SCM:480038AC ??				     % 1
SCM:480038AD ??				     % 1
SCM:480038AE ??				     % 1
SCM:480038AF ??				     % 1
SCM:480038B0 ??				     % 1
SCM:480038B1 ??				     % 1
SCM:480038B2 ??				     % 1
SCM:480038B3 ??				     % 1
SCM:480038B4 ??				     % 1
SCM:480038B5 ??				     % 1
SCM:480038B6 ??				     % 1
SCM:480038B7 ??				     % 1
SCM:480038B8 ??				     % 1
SCM:480038B9 ??				     % 1
SCM:480038BA ??				     % 1
SCM:480038BB ??				     % 1
SCM:480038BC ??				     % 1
SCM:480038BD ??				     % 1
SCM:480038BE ??				     % 1
SCM:480038BF ??				     % 1
SCM:480038C0 ??				     % 1
SCM:480038C1 ??				     % 1
SCM:480038C2 ??				     % 1
SCM:480038C3 ??				     % 1
SCM:480038C4 ??				     % 1
SCM:480038C5 ??				     % 1
SCM:480038C6 ??				     % 1
SCM:480038C7 ??				     % 1
SCM:480038C8 ??				     % 1
SCM:480038C9 ??				     % 1
SCM:480038CA ??				     % 1
SCM:480038CB ??				     % 1
SCM:480038CC ??				     % 1
SCM:480038CD ??				     % 1
SCM:480038CE ??				     % 1
SCM:480038CF ??				     % 1
SCM:480038D0 ??				     % 1
SCM:480038D1 ??				     % 1
SCM:480038D2 ??				     % 1
SCM:480038D3 ??				     % 1
SCM:480038D4 ??				     % 1
SCM:480038D5 ??				     % 1
SCM:480038D6 ??				     % 1
SCM:480038D7 ??				     % 1
SCM:480038D8 ??				     % 1
SCM:480038D9 ??				     % 1
SCM:480038DA ??				     % 1
SCM:480038DB ??				     % 1
SCM:480038DC ??				     % 1
SCM:480038DD ??				     % 1
SCM:480038DE ??				     % 1
SCM:480038DF ??				     % 1
SCM:480038E0 ??				     % 1
SCM:480038E1 ??				     % 1
SCM:480038E2 ??				     % 1
SCM:480038E3 ??				     % 1
SCM:480038E4 ??				     % 1
SCM:480038E5 ??				     % 1
SCM:480038E6 ??				     % 1
SCM:480038E7 ??				     % 1
SCM:480038E8 ??				     % 1
SCM:480038E9 ??				     % 1
SCM:480038EA ??				     % 1
SCM:480038EB ??				     % 1
SCM:480038EC ??				     % 1
SCM:480038ED ??				     % 1
SCM:480038EE ??				     % 1
SCM:480038EF ??				     % 1
SCM:480038F0 ??				     % 1
SCM:480038F1 ??				     % 1
SCM:480038F2 ??				     % 1
SCM:480038F3 ??				     % 1
SCM:480038F4 ??				     % 1
SCM:480038F5 ??				     % 1
SCM:480038F6 ??				     % 1
SCM:480038F7 ??				     % 1
SCM:480038F8 ??				     % 1
SCM:480038F9 ??				     % 1
SCM:480038FA ??				     % 1
SCM:480038FB ??				     % 1
SCM:480038FC ??				     % 1
SCM:480038FD ??				     % 1
SCM:480038FE ??				     % 1
SCM:480038FF ??				     % 1
SCM:48003900 ??				     % 1
SCM:48003901 ??				     % 1
SCM:48003902 ??				     % 1
SCM:48003903 ??				     % 1
SCM:48003904 ??				     % 1
SCM:48003905 ??				     % 1
SCM:48003906 ??				     % 1
SCM:48003907 ??				     % 1
SCM:48003908 ??				     % 1
SCM:48003909 ??				     % 1
SCM:4800390A ??				     % 1
SCM:4800390B ??				     % 1
SCM:4800390C ??				     % 1
SCM:4800390D ??				     % 1
SCM:4800390E ??				     % 1
SCM:4800390F ??				     % 1
SCM:48003910 ??				     % 1
SCM:48003911 ??				     % 1
SCM:48003912 ??				     % 1
SCM:48003913 ??				     % 1
SCM:48003914 ??				     % 1
SCM:48003915 ??				     % 1
SCM:48003916 ??				     % 1
SCM:48003917 ??				     % 1
SCM:48003918 ??				     % 1
SCM:48003919 ??				     % 1
SCM:4800391A ??				     % 1
SCM:4800391B ??				     % 1
SCM:4800391C ??				     % 1
SCM:4800391D ??				     % 1
SCM:4800391E ??				     % 1
SCM:4800391F ??				     % 1
SCM:48003920 ??				     % 1
SCM:48003921 ??				     % 1
SCM:48003922 ??				     % 1
SCM:48003923 ??				     % 1
SCM:48003924 ??				     % 1
SCM:48003925 ??				     % 1
SCM:48003926 ??				     % 1
SCM:48003927 ??				     % 1
SCM:48003928 ??				     % 1
SCM:48003929 ??				     % 1
SCM:4800392A ??				     % 1
SCM:4800392B ??				     % 1
SCM:4800392C ??				     % 1
SCM:4800392D ??				     % 1
SCM:4800392E ??				     % 1
SCM:4800392F ??				     % 1
SCM:48003930 ??				     % 1
SCM:48003931 ??				     % 1
SCM:48003932 ??				     % 1
SCM:48003933 ??				     % 1
SCM:48003934 ??				     % 1
SCM:48003935 ??				     % 1
SCM:48003936 ??				     % 1
SCM:48003937 ??				     % 1
SCM:48003938 ??				     % 1
SCM:48003939 ??				     % 1
SCM:4800393A ??				     % 1
SCM:4800393B ??				     % 1
SCM:4800393C ??				     % 1
SCM:4800393D ??				     % 1
SCM:4800393E ??				     % 1
SCM:4800393F ??				     % 1
SCM:48003940 ??				     % 1
SCM:48003941 ??				     % 1
SCM:48003942 ??				     % 1
SCM:48003943 ??				     % 1
SCM:48003944 ??				     % 1
SCM:48003945 ??				     % 1
SCM:48003946 ??				     % 1
SCM:48003947 ??				     % 1
SCM:48003948 ??				     % 1
SCM:48003949 ??				     % 1
SCM:4800394A ??				     % 1
SCM:4800394B ??				     % 1
SCM:4800394C ??				     % 1
SCM:4800394D ??				     % 1
SCM:4800394E ??				     % 1
SCM:4800394F ??				     % 1
SCM:48003950 ??				     % 1
SCM:48003951 ??				     % 1
SCM:48003952 ??				     % 1
SCM:48003953 ??				     % 1
SCM:48003954 ??				     % 1
SCM:48003955 ??				     % 1
SCM:48003956 ??				     % 1
SCM:48003957 ??				     % 1
SCM:48003958 ??				     % 1
SCM:48003959 ??				     % 1
SCM:4800395A ??				     % 1
SCM:4800395B ??				     % 1
SCM:4800395C ??				     % 1
SCM:4800395D ??				     % 1
SCM:4800395E ??				     % 1
SCM:4800395F ??				     % 1
SCM:48003960 ??				     % 1
SCM:48003961 ??				     % 1
SCM:48003962 ??				     % 1
SCM:48003963 ??				     % 1
SCM:48003964 ??				     % 1
SCM:48003965 ??				     % 1
SCM:48003966 ??				     % 1
SCM:48003967 ??				     % 1
SCM:48003968 ??				     % 1
SCM:48003969 ??				     % 1
SCM:4800396A ??				     % 1
SCM:4800396B ??				     % 1
SCM:4800396C ??				     % 1
SCM:4800396D ??				     % 1
SCM:4800396E ??				     % 1
SCM:4800396F ??				     % 1
SCM:48003970 ??				     % 1
SCM:48003971 ??				     % 1
SCM:48003972 ??				     % 1
SCM:48003973 ??				     % 1
SCM:48003974 ??				     % 1
SCM:48003975 ??				     % 1
SCM:48003976 ??				     % 1
SCM:48003977 ??				     % 1
SCM:48003978 ??				     % 1
SCM:48003979 ??				     % 1
SCM:4800397A ??				     % 1
SCM:4800397B ??				     % 1
SCM:4800397C ??				     % 1
SCM:4800397D ??				     % 1
SCM:4800397E ??				     % 1
SCM:4800397F ??				     % 1
SCM:48003980 ??				     % 1
SCM:48003981 ??				     % 1
SCM:48003982 ??				     % 1
SCM:48003983 ??				     % 1
SCM:48003984 ??				     % 1
SCM:48003985 ??				     % 1
SCM:48003986 ??				     % 1
SCM:48003987 ??				     % 1
SCM:48003988 ??				     % 1
SCM:48003989 ??				     % 1
SCM:4800398A ??				     % 1
SCM:4800398B ??				     % 1
SCM:4800398C ??				     % 1
SCM:4800398D ??				     % 1
SCM:4800398E ??				     % 1
SCM:4800398F ??				     % 1
SCM:48003990 ??				     % 1
SCM:48003991 ??				     % 1
SCM:48003992 ??				     % 1
SCM:48003993 ??				     % 1
SCM:48003994 ??				     % 1
SCM:48003995 ??				     % 1
SCM:48003996 ??				     % 1
SCM:48003997 ??				     % 1
SCM:48003998 ??				     % 1
SCM:48003999 ??				     % 1
SCM:4800399A ??				     % 1
SCM:4800399B ??				     % 1
SCM:4800399C ??				     % 1
SCM:4800399D ??				     % 1
SCM:4800399E ??				     % 1
SCM:4800399F ??				     % 1
SCM:480039A0 ??				     % 1
SCM:480039A1 ??				     % 1
SCM:480039A2 ??				     % 1
SCM:480039A3 ??				     % 1
SCM:480039A4 ??				     % 1
SCM:480039A5 ??				     % 1
SCM:480039A6 ??				     % 1
SCM:480039A7 ??				     % 1
SCM:480039A8 ??				     % 1
SCM:480039A9 ??				     % 1
SCM:480039AA ??				     % 1
SCM:480039AB ??				     % 1
SCM:480039AC ??				     % 1
SCM:480039AD ??				     % 1
SCM:480039AE ??				     % 1
SCM:480039AF ??				     % 1
SCM:480039B0 ??				     % 1
SCM:480039B1 ??				     % 1
SCM:480039B2 ??				     % 1
SCM:480039B3 ??				     % 1
SCM:480039B4 ??				     % 1
SCM:480039B5 ??				     % 1
SCM:480039B6 ??				     % 1
SCM:480039B7 ??				     % 1
SCM:480039B8 ??				     % 1
SCM:480039B9 ??				     % 1
SCM:480039BA ??				     % 1
SCM:480039BB ??				     % 1
SCM:480039BC ??				     % 1
SCM:480039BD ??				     % 1
SCM:480039BE ??				     % 1
SCM:480039BF ??				     % 1
SCM:480039C0 ??				     % 1
SCM:480039C1 ??				     % 1
SCM:480039C2 ??				     % 1
SCM:480039C3 ??				     % 1
SCM:480039C4 ??				     % 1
SCM:480039C5 ??				     % 1
SCM:480039C6 ??				     % 1
SCM:480039C7 ??				     % 1
SCM:480039C8 ??				     % 1
SCM:480039C9 ??				     % 1
SCM:480039CA ??				     % 1
SCM:480039CB ??				     % 1
SCM:480039CC ??				     % 1
SCM:480039CD ??				     % 1
SCM:480039CE ??				     % 1
SCM:480039CF ??				     % 1
SCM:480039D0 ??				     % 1
SCM:480039D1 ??				     % 1
SCM:480039D2 ??				     % 1
SCM:480039D3 ??				     % 1
SCM:480039D4 ??				     % 1
SCM:480039D5 ??				     % 1
SCM:480039D6 ??				     % 1
SCM:480039D7 ??				     % 1
SCM:480039D8 ??				     % 1
SCM:480039D9 ??				     % 1
SCM:480039DA ??				     % 1
SCM:480039DB ??				     % 1
SCM:480039DC ??				     % 1
SCM:480039DD ??				     % 1
SCM:480039DE ??				     % 1
SCM:480039DF ??				     % 1
SCM:480039E0 ??				     % 1
SCM:480039E1 ??				     % 1
SCM:480039E2 ??				     % 1
SCM:480039E3 ??				     % 1
SCM:480039E4 ??				     % 1
SCM:480039E5 ??				     % 1
SCM:480039E6 ??				     % 1
SCM:480039E7 ??				     % 1
SCM:480039E8 ??				     % 1
SCM:480039E9 ??				     % 1
SCM:480039EA ??				     % 1
SCM:480039EB ??				     % 1
SCM:480039EC ??				     % 1
SCM:480039ED ??				     % 1
SCM:480039EE ??				     % 1
SCM:480039EF ??				     % 1
SCM:480039F0 ??				     % 1
SCM:480039F1 ??				     % 1
SCM:480039F2 ??				     % 1
SCM:480039F3 ??				     % 1
SCM:480039F4 ??				     % 1
SCM:480039F5 ??				     % 1
SCM:480039F6 ??				     % 1
SCM:480039F7 ??				     % 1
SCM:480039F8 ??				     % 1
SCM:480039F9 ??				     % 1
SCM:480039FA ??				     % 1
SCM:480039FB ??				     % 1
SCM:480039FC ??				     % 1
SCM:480039FD ??				     % 1
SCM:480039FE ??				     % 1
SCM:480039FF ??				     % 1
SCM:48003A00 ??				     % 1
SCM:48003A01 ??				     % 1
SCM:48003A02 ??				     % 1
SCM:48003A03 ??				     % 1
SCM:48003A04 ??				     % 1
SCM:48003A05 ??				     % 1
SCM:48003A06 ??				     % 1
SCM:48003A07 ??				     % 1
SCM:48003A08 ??				     % 1
SCM:48003A09 ??				     % 1
SCM:48003A0A ??				     % 1
SCM:48003A0B ??				     % 1
SCM:48003A0C ??				     % 1
SCM:48003A0D ??				     % 1
SCM:48003A0E ??				     % 1
SCM:48003A0F ??				     % 1
SCM:48003A10 ??				     % 1
SCM:48003A11 ??				     % 1
SCM:48003A12 ??				     % 1
SCM:48003A13 ??				     % 1
SCM:48003A14 ??				     % 1
SCM:48003A15 ??				     % 1
SCM:48003A16 ??				     % 1
SCM:48003A17 ??				     % 1
SCM:48003A18 ??				     % 1
SCM:48003A19 ??				     % 1
SCM:48003A1A ??				     % 1
SCM:48003A1B ??				     % 1
SCM:48003A1C ??				     % 1
SCM:48003A1D ??				     % 1
SCM:48003A1E ??				     % 1
SCM:48003A1F ??				     % 1
SCM:48003A20 ??				     % 1
SCM:48003A21 ??				     % 1
SCM:48003A22 ??				     % 1
SCM:48003A23 ??				     % 1
SCM:48003A24 ??				     % 1
SCM:48003A25 ??				     % 1
SCM:48003A26 ??				     % 1
SCM:48003A27 ??				     % 1
SCM:48003A28 ??				     % 1
SCM:48003A29 ??				     % 1
SCM:48003A2A ??				     % 1
SCM:48003A2B ??				     % 1
SCM:48003A2C ??				     % 1
SCM:48003A2D ??				     % 1
SCM:48003A2E ??				     % 1
SCM:48003A2F ??				     % 1
SCM:48003A30 ??				     % 1
SCM:48003A31 ??				     % 1
SCM:48003A32 ??				     % 1
SCM:48003A33 ??				     % 1
SCM:48003A34 ??				     % 1
SCM:48003A35 ??				     % 1
SCM:48003A36 ??				     % 1
SCM:48003A37 ??				     % 1
SCM:48003A38 ??				     % 1
SCM:48003A39 ??				     % 1
SCM:48003A3A ??				     % 1
SCM:48003A3B ??				     % 1
SCM:48003A3C ??				     % 1
SCM:48003A3D ??				     % 1
SCM:48003A3E ??				     % 1
SCM:48003A3F ??				     % 1
SCM:48003A40 ??				     % 1
SCM:48003A41 ??				     % 1
SCM:48003A42 ??				     % 1
SCM:48003A43 ??				     % 1
SCM:48003A44 ??				     % 1
SCM:48003A45 ??				     % 1
SCM:48003A46 ??				     % 1
SCM:48003A47 ??				     % 1
SCM:48003A48 ??				     % 1
SCM:48003A49 ??				     % 1
SCM:48003A4A ??				     % 1
SCM:48003A4B ??				     % 1
SCM:48003A4C ??				     % 1
SCM:48003A4D ??				     % 1
SCM:48003A4E ??				     % 1
SCM:48003A4F ??				     % 1
SCM:48003A50 ??				     % 1
SCM:48003A51 ??				     % 1
SCM:48003A52 ??				     % 1
SCM:48003A53 ??				     % 1
SCM:48003A54 ??				     % 1
SCM:48003A55 ??				     % 1
SCM:48003A56 ??				     % 1
SCM:48003A57 ??				     % 1
SCM:48003A58 ??				     % 1
SCM:48003A59 ??				     % 1
SCM:48003A5A ??				     % 1
SCM:48003A5B ??				     % 1
SCM:48003A5C ??				     % 1
SCM:48003A5D ??				     % 1
SCM:48003A5E ??				     % 1
SCM:48003A5F ??				     % 1
SCM:48003A60 ??				     % 1
SCM:48003A61 ??				     % 1
SCM:48003A62 ??				     % 1
SCM:48003A63 ??				     % 1
SCM:48003A64 ??				     % 1
SCM:48003A65 ??				     % 1
SCM:48003A66 ??				     % 1
SCM:48003A67 ??				     % 1
SCM:48003A68 ??				     % 1
SCM:48003A69 ??				     % 1
SCM:48003A6A ??				     % 1
SCM:48003A6B ??				     % 1
SCM:48003A6C ??				     % 1
SCM:48003A6D ??				     % 1
SCM:48003A6E ??				     % 1
SCM:48003A6F ??				     % 1
SCM:48003A70 ??				     % 1
SCM:48003A71 ??				     % 1
SCM:48003A72 ??				     % 1
SCM:48003A73 ??				     % 1
SCM:48003A74 ??				     % 1
SCM:48003A75 ??				     % 1
SCM:48003A76 ??				     % 1
SCM:48003A77 ??				     % 1
SCM:48003A78 ??				     % 1
SCM:48003A79 ??				     % 1
SCM:48003A7A ??				     % 1
SCM:48003A7B ??				     % 1
SCM:48003A7C ??				     % 1
SCM:48003A7D ??				     % 1
SCM:48003A7E ??				     % 1
SCM:48003A7F ??				     % 1
SCM:48003A80 ??				     % 1
SCM:48003A81 ??				     % 1
SCM:48003A82 ??				     % 1
SCM:48003A83 ??				     % 1
SCM:48003A84 ??				     % 1
SCM:48003A85 ??				     % 1
SCM:48003A86 ??				     % 1
SCM:48003A87 ??				     % 1
SCM:48003A88 ??				     % 1
SCM:48003A89 ??				     % 1
SCM:48003A8A ??				     % 1
SCM:48003A8B ??				     % 1
SCM:48003A8C ??				     % 1
SCM:48003A8D ??				     % 1
SCM:48003A8E ??				     % 1
SCM:48003A8F ??				     % 1
SCM:48003A90 ??				     % 1
SCM:48003A91 ??				     % 1
SCM:48003A92 ??				     % 1
SCM:48003A93 ??				     % 1
SCM:48003A94 ??				     % 1
SCM:48003A95 ??				     % 1
SCM:48003A96 ??				     % 1
SCM:48003A97 ??				     % 1
SCM:48003A98 ??				     % 1
SCM:48003A99 ??				     % 1
SCM:48003A9A ??				     % 1
SCM:48003A9B ??				     % 1
SCM:48003A9C ??				     % 1
SCM:48003A9D ??				     % 1
SCM:48003A9E ??				     % 1
SCM:48003A9F ??				     % 1
SCM:48003AA0 ??				     % 1
SCM:48003AA1 ??				     % 1
SCM:48003AA2 ??				     % 1
SCM:48003AA3 ??				     % 1
SCM:48003AA4 ??				     % 1
SCM:48003AA5 ??				     % 1
SCM:48003AA6 ??				     % 1
SCM:48003AA7 ??				     % 1
SCM:48003AA8 ??				     % 1
SCM:48003AA9 ??				     % 1
SCM:48003AAA ??				     % 1
SCM:48003AAB ??				     % 1
SCM:48003AAC ??				     % 1
SCM:48003AAD ??				     % 1
SCM:48003AAE ??				     % 1
SCM:48003AAF ??				     % 1
SCM:48003AB0 ??				     % 1
SCM:48003AB1 ??				     % 1
SCM:48003AB2 ??				     % 1
SCM:48003AB3 ??				     % 1
SCM:48003AB4 ??				     % 1
SCM:48003AB5 ??				     % 1
SCM:48003AB6 ??				     % 1
SCM:48003AB7 ??				     % 1
SCM:48003AB8 ??				     % 1
SCM:48003AB9 ??				     % 1
SCM:48003ABA ??				     % 1
SCM:48003ABB ??				     % 1
SCM:48003ABC ??				     % 1
SCM:48003ABD ??				     % 1
SCM:48003ABE ??				     % 1
SCM:48003ABF ??				     % 1
SCM:48003AC0 ??				     % 1
SCM:48003AC1 ??				     % 1
SCM:48003AC2 ??				     % 1
SCM:48003AC3 ??				     % 1
SCM:48003AC4 ??				     % 1
SCM:48003AC5 ??				     % 1
SCM:48003AC6 ??				     % 1
SCM:48003AC7 ??				     % 1
SCM:48003AC8 ??				     % 1
SCM:48003AC9 ??				     % 1
SCM:48003ACA ??				     % 1
SCM:48003ACB ??				     % 1
SCM:48003ACC ??				     % 1
SCM:48003ACD ??				     % 1
SCM:48003ACE ??				     % 1
SCM:48003ACF ??				     % 1
SCM:48003AD0 ??				     % 1
SCM:48003AD1 ??				     % 1
SCM:48003AD2 ??				     % 1
SCM:48003AD3 ??				     % 1
SCM:48003AD4 ??				     % 1
SCM:48003AD5 ??				     % 1
SCM:48003AD6 ??				     % 1
SCM:48003AD7 ??				     % 1
SCM:48003AD8 ??				     % 1
SCM:48003AD9 ??				     % 1
SCM:48003ADA ??				     % 1
SCM:48003ADB ??				     % 1
SCM:48003ADC ??				     % 1
SCM:48003ADD ??				     % 1
SCM:48003ADE ??				     % 1
SCM:48003ADF ??				     % 1
SCM:48003AE0 ??				     % 1
SCM:48003AE1 ??				     % 1
SCM:48003AE2 ??				     % 1
SCM:48003AE3 ??				     % 1
SCM:48003AE4 ??				     % 1
SCM:48003AE5 ??				     % 1
SCM:48003AE6 ??				     % 1
SCM:48003AE7 ??				     % 1
SCM:48003AE8 ??				     % 1
SCM:48003AE9 ??				     % 1
SCM:48003AEA ??				     % 1
SCM:48003AEB ??				     % 1
SCM:48003AEC ??				     % 1
SCM:48003AED ??				     % 1
SCM:48003AEE ??				     % 1
SCM:48003AEF ??				     % 1
SCM:48003AF0 ??				     % 1
SCM:48003AF1 ??				     % 1
SCM:48003AF2 ??				     % 1
SCM:48003AF3 ??				     % 1
SCM:48003AF4 ??				     % 1
SCM:48003AF5 ??				     % 1
SCM:48003AF6 ??				     % 1
SCM:48003AF7 ??				     % 1
SCM:48003AF8 ??				     % 1
SCM:48003AF9 ??				     % 1
SCM:48003AFA ??				     % 1
SCM:48003AFB ??				     % 1
SCM:48003AFC ??				     % 1
SCM:48003AFD ??				     % 1
SCM:48003AFE ??				     % 1
SCM:48003AFF ??				     % 1
SCM:48003B00 ??				     % 1
SCM:48003B01 ??				     % 1
SCM:48003B02 ??				     % 1
SCM:48003B03 ??				     % 1
SCM:48003B04 ??				     % 1
SCM:48003B05 ??				     % 1
SCM:48003B06 ??				     % 1
SCM:48003B07 ??				     % 1
SCM:48003B08 ??				     % 1
SCM:48003B09 ??				     % 1
SCM:48003B0A ??				     % 1
SCM:48003B0B ??				     % 1
SCM:48003B0C ??				     % 1
SCM:48003B0D ??				     % 1
SCM:48003B0E ??				     % 1
SCM:48003B0F ??				     % 1
SCM:48003B10 ??				     % 1
SCM:48003B11 ??				     % 1
SCM:48003B12 ??				     % 1
SCM:48003B13 ??				     % 1
SCM:48003B14 ??				     % 1
SCM:48003B15 ??				     % 1
SCM:48003B16 ??				     % 1
SCM:48003B17 ??				     % 1
SCM:48003B18 ??				     % 1
SCM:48003B19 ??				     % 1
SCM:48003B1A ??				     % 1
SCM:48003B1B ??				     % 1
SCM:48003B1C ??				     % 1
SCM:48003B1D ??				     % 1
SCM:48003B1E ??				     % 1
SCM:48003B1F ??				     % 1
SCM:48003B20 ??				     % 1
SCM:48003B21 ??				     % 1
SCM:48003B22 ??				     % 1
SCM:48003B23 ??				     % 1
SCM:48003B24 ??				     % 1
SCM:48003B25 ??				     % 1
SCM:48003B26 ??				     % 1
SCM:48003B27 ??				     % 1
SCM:48003B28 ??				     % 1
SCM:48003B29 ??				     % 1
SCM:48003B2A ??				     % 1
SCM:48003B2B ??				     % 1
SCM:48003B2C ??				     % 1
SCM:48003B2D ??				     % 1
SCM:48003B2E ??				     % 1
SCM:48003B2F ??				     % 1
SCM:48003B30 ??				     % 1
SCM:48003B31 ??				     % 1
SCM:48003B32 ??				     % 1
SCM:48003B33 ??				     % 1
SCM:48003B34 ??				     % 1
SCM:48003B35 ??				     % 1
SCM:48003B36 ??				     % 1
SCM:48003B37 ??				     % 1
SCM:48003B38 ??				     % 1
SCM:48003B39 ??				     % 1
SCM:48003B3A ??				     % 1
SCM:48003B3B ??				     % 1
SCM:48003B3C ??				     % 1
SCM:48003B3D ??				     % 1
SCM:48003B3E ??				     % 1
SCM:48003B3F ??				     % 1
SCM:48003B40 ??				     % 1
SCM:48003B41 ??				     % 1
SCM:48003B42 ??				     % 1
SCM:48003B43 ??				     % 1
SCM:48003B44 ??				     % 1
SCM:48003B45 ??				     % 1
SCM:48003B46 ??				     % 1
SCM:48003B47 ??				     % 1
SCM:48003B48 ??				     % 1
SCM:48003B49 ??				     % 1
SCM:48003B4A ??				     % 1
SCM:48003B4B ??				     % 1
SCM:48003B4C ??				     % 1
SCM:48003B4D ??				     % 1
SCM:48003B4E ??				     % 1
SCM:48003B4F ??				     % 1
SCM:48003B50 ??				     % 1
SCM:48003B51 ??				     % 1
SCM:48003B52 ??				     % 1
SCM:48003B53 ??				     % 1
SCM:48003B54 ??				     % 1
SCM:48003B55 ??				     % 1
SCM:48003B56 ??				     % 1
SCM:48003B57 ??				     % 1
SCM:48003B58 ??				     % 1
SCM:48003B59 ??				     % 1
SCM:48003B5A ??				     % 1
SCM:48003B5B ??				     % 1
SCM:48003B5C ??				     % 1
SCM:48003B5D ??				     % 1
SCM:48003B5E ??				     % 1
SCM:48003B5F ??				     % 1
SCM:48003B60 ??				     % 1
SCM:48003B61 ??				     % 1
SCM:48003B62 ??				     % 1
SCM:48003B63 ??				     % 1
SCM:48003B64 ??				     % 1
SCM:48003B65 ??				     % 1
SCM:48003B66 ??				     % 1
SCM:48003B67 ??				     % 1
SCM:48003B68 ??				     % 1
SCM:48003B69 ??				     % 1
SCM:48003B6A ??				     % 1
SCM:48003B6B ??				     % 1
SCM:48003B6C ??				     % 1
SCM:48003B6D ??				     % 1
SCM:48003B6E ??				     % 1
SCM:48003B6F ??				     % 1
SCM:48003B70 ??				     % 1
SCM:48003B71 ??				     % 1
SCM:48003B72 ??				     % 1
SCM:48003B73 ??				     % 1
SCM:48003B74 ??				     % 1
SCM:48003B75 ??				     % 1
SCM:48003B76 ??				     % 1
SCM:48003B77 ??				     % 1
SCM:48003B78 ??				     % 1
SCM:48003B79 ??				     % 1
SCM:48003B7A ??				     % 1
SCM:48003B7B ??				     % 1
SCM:48003B7C ??				     % 1
SCM:48003B7D ??				     % 1
SCM:48003B7E ??				     % 1
SCM:48003B7F ??				     % 1
SCM:48003B80 ??				     % 1
SCM:48003B81 ??				     % 1
SCM:48003B82 ??				     % 1
SCM:48003B83 ??				     % 1
SCM:48003B84 ??				     % 1
SCM:48003B85 ??				     % 1
SCM:48003B86 ??				     % 1
SCM:48003B87 ??				     % 1
SCM:48003B88 ??				     % 1
SCM:48003B89 ??				     % 1
SCM:48003B8A ??				     % 1
SCM:48003B8B ??				     % 1
SCM:48003B8C ??				     % 1
SCM:48003B8D ??				     % 1
SCM:48003B8E ??				     % 1
SCM:48003B8F ??				     % 1
SCM:48003B90 ??				     % 1
SCM:48003B91 ??				     % 1
SCM:48003B92 ??				     % 1
SCM:48003B93 ??				     % 1
SCM:48003B94 ??				     % 1
SCM:48003B95 ??				     % 1
SCM:48003B96 ??				     % 1
SCM:48003B97 ??				     % 1
SCM:48003B98 ??				     % 1
SCM:48003B99 ??				     % 1
SCM:48003B9A ??				     % 1
SCM:48003B9B ??				     % 1
SCM:48003B9C ??				     % 1
SCM:48003B9D ??				     % 1
SCM:48003B9E ??				     % 1
SCM:48003B9F ??				     % 1
SCM:48003BA0 ??				     % 1
SCM:48003BA1 ??				     % 1
SCM:48003BA2 ??				     % 1
SCM:48003BA3 ??				     % 1
SCM:48003BA4 ??				     % 1
SCM:48003BA5 ??				     % 1
SCM:48003BA6 ??				     % 1
SCM:48003BA7 ??				     % 1
SCM:48003BA8 ??				     % 1
SCM:48003BA9 ??				     % 1
SCM:48003BAA ??				     % 1
SCM:48003BAB ??				     % 1
SCM:48003BAC ??				     % 1
SCM:48003BAD ??				     % 1
SCM:48003BAE ??				     % 1
SCM:48003BAF ??				     % 1
SCM:48003BB0 ??				     % 1
SCM:48003BB1 ??				     % 1
SCM:48003BB2 ??				     % 1
SCM:48003BB3 ??				     % 1
SCM:48003BB4 ??				     % 1
SCM:48003BB5 ??				     % 1
SCM:48003BB6 ??				     % 1
SCM:48003BB7 ??				     % 1
SCM:48003BB8 ??				     % 1
SCM:48003BB9 ??				     % 1
SCM:48003BBA ??				     % 1
SCM:48003BBB ??				     % 1
SCM:48003BBC ??				     % 1
SCM:48003BBD ??				     % 1
SCM:48003BBE ??				     % 1
SCM:48003BBF ??				     % 1
SCM:48003BC0 ??				     % 1
SCM:48003BC1 ??				     % 1
SCM:48003BC2 ??				     % 1
SCM:48003BC3 ??				     % 1
SCM:48003BC4 ??				     % 1
SCM:48003BC5 ??				     % 1
SCM:48003BC6 ??				     % 1
SCM:48003BC7 ??				     % 1
SCM:48003BC8 ??				     % 1
SCM:48003BC9 ??				     % 1
SCM:48003BCA ??				     % 1
SCM:48003BCB ??				     % 1
SCM:48003BCC ??				     % 1
SCM:48003BCD ??				     % 1
SCM:48003BCE ??				     % 1
SCM:48003BCF ??				     % 1
SCM:48003BD0 ??				     % 1
SCM:48003BD1 ??				     % 1
SCM:48003BD2 ??				     % 1
SCM:48003BD3 ??				     % 1
SCM:48003BD4 ??				     % 1
SCM:48003BD5 ??				     % 1
SCM:48003BD6 ??				     % 1
SCM:48003BD7 ??				     % 1
SCM:48003BD8 ??				     % 1
SCM:48003BD9 ??				     % 1
SCM:48003BDA ??				     % 1
SCM:48003BDB ??				     % 1
SCM:48003BDC ??				     % 1
SCM:48003BDD ??				     % 1
SCM:48003BDE ??				     % 1
SCM:48003BDF ??				     % 1
SCM:48003BE0 ??				     % 1
SCM:48003BE1 ??				     % 1
SCM:48003BE2 ??				     % 1
SCM:48003BE3 ??				     % 1
SCM:48003BE4 ??				     % 1
SCM:48003BE5 ??				     % 1
SCM:48003BE6 ??				     % 1
SCM:48003BE7 ??				     % 1
SCM:48003BE8 ??				     % 1
SCM:48003BE9 ??				     % 1
SCM:48003BEA ??				     % 1
SCM:48003BEB ??				     % 1
SCM:48003BEC ??				     % 1
SCM:48003BED ??				     % 1
SCM:48003BEE ??				     % 1
SCM:48003BEF ??				     % 1
SCM:48003BF0 ??				     % 1
SCM:48003BF1 ??				     % 1
SCM:48003BF2 ??				     % 1
SCM:48003BF3 ??				     % 1
SCM:48003BF4 ??				     % 1
SCM:48003BF5 ??				     % 1
SCM:48003BF6 ??				     % 1
SCM:48003BF7 ??				     % 1
SCM:48003BF8 ??				     % 1
SCM:48003BF9 ??				     % 1
SCM:48003BFA ??				     % 1
SCM:48003BFB ??				     % 1
SCM:48003BFC ??				     % 1
SCM:48003BFD ??				     % 1
SCM:48003BFE ??				     % 1
SCM:48003BFF ??				     % 1
SCM:48003C00 ??				     % 1
SCM:48003C01 ??				     % 1
SCM:48003C02 ??				     % 1
SCM:48003C03 ??				     % 1
SCM:48003C04 ??				     % 1
SCM:48003C05 ??				     % 1
SCM:48003C06 ??				     % 1
SCM:48003C07 ??				     % 1
SCM:48003C08 ??				     % 1
SCM:48003C09 ??				     % 1
SCM:48003C0A ??				     % 1
SCM:48003C0B ??				     % 1
SCM:48003C0C ??				     % 1
SCM:48003C0D ??				     % 1
SCM:48003C0E ??				     % 1
SCM:48003C0F ??				     % 1
SCM:48003C10 ??				     % 1
SCM:48003C11 ??				     % 1
SCM:48003C12 ??				     % 1
SCM:48003C13 ??				     % 1
SCM:48003C14 ??				     % 1
SCM:48003C15 ??				     % 1
SCM:48003C16 ??				     % 1
SCM:48003C17 ??				     % 1
SCM:48003C18 ??				     % 1
SCM:48003C19 ??				     % 1
SCM:48003C1A ??				     % 1
SCM:48003C1B ??				     % 1
SCM:48003C1C ??				     % 1
SCM:48003C1D ??				     % 1
SCM:48003C1E ??				     % 1
SCM:48003C1F ??				     % 1
SCM:48003C20 ??				     % 1
SCM:48003C21 ??				     % 1
SCM:48003C22 ??				     % 1
SCM:48003C23 ??				     % 1
SCM:48003C24 ??				     % 1
SCM:48003C25 ??				     % 1
SCM:48003C26 ??				     % 1
SCM:48003C27 ??				     % 1
SCM:48003C28 ??				     % 1
SCM:48003C29 ??				     % 1
SCM:48003C2A ??				     % 1
SCM:48003C2B ??				     % 1
SCM:48003C2C ??				     % 1
SCM:48003C2D ??				     % 1
SCM:48003C2E ??				     % 1
SCM:48003C2F ??				     % 1
SCM:48003C30 ??				     % 1
SCM:48003C31 ??				     % 1
SCM:48003C32 ??				     % 1
SCM:48003C33 ??				     % 1
SCM:48003C34 ??				     % 1
SCM:48003C35 ??				     % 1
SCM:48003C36 ??				     % 1
SCM:48003C37 ??				     % 1
SCM:48003C38 ??				     % 1
SCM:48003C39 ??				     % 1
SCM:48003C3A ??				     % 1
SCM:48003C3B ??				     % 1
SCM:48003C3C ??				     % 1
SCM:48003C3D ??				     % 1
SCM:48003C3E ??				     % 1
SCM:48003C3F ??				     % 1
SCM:48003C40 ??				     % 1
SCM:48003C41 ??				     % 1
SCM:48003C42 ??				     % 1
SCM:48003C43 ??				     % 1
SCM:48003C44 ??				     % 1
SCM:48003C45 ??				     % 1
SCM:48003C46 ??				     % 1
SCM:48003C47 ??				     % 1
SCM:48003C48 ??				     % 1
SCM:48003C49 ??				     % 1
SCM:48003C4A ??				     % 1
SCM:48003C4B ??				     % 1
SCM:48003C4C ??				     % 1
SCM:48003C4D ??				     % 1
SCM:48003C4E ??				     % 1
SCM:48003C4F ??				     % 1
SCM:48003C50 ??				     % 1
SCM:48003C51 ??				     % 1
SCM:48003C52 ??				     % 1
SCM:48003C53 ??				     % 1
SCM:48003C54 ??				     % 1
SCM:48003C55 ??				     % 1
SCM:48003C56 ??				     % 1
SCM:48003C57 ??				     % 1
SCM:48003C58 ??				     % 1
SCM:48003C59 ??				     % 1
SCM:48003C5A ??				     % 1
SCM:48003C5B ??				     % 1
SCM:48003C5C ??				     % 1
SCM:48003C5D ??				     % 1
SCM:48003C5E ??				     % 1
SCM:48003C5F ??				     % 1
SCM:48003C60 ??				     % 1
SCM:48003C61 ??				     % 1
SCM:48003C62 ??				     % 1
SCM:48003C63 ??				     % 1
SCM:48003C64 ??				     % 1
SCM:48003C65 ??				     % 1
SCM:48003C66 ??				     % 1
SCM:48003C67 ??				     % 1
SCM:48003C68 ??				     % 1
SCM:48003C69 ??				     % 1
SCM:48003C6A ??				     % 1
SCM:48003C6B ??				     % 1
SCM:48003C6C ??				     % 1
SCM:48003C6D ??				     % 1
SCM:48003C6E ??				     % 1
SCM:48003C6F ??				     % 1
SCM:48003C70 ??				     % 1
SCM:48003C71 ??				     % 1
SCM:48003C72 ??				     % 1
SCM:48003C73 ??				     % 1
SCM:48003C74 ??				     % 1
SCM:48003C75 ??				     % 1
SCM:48003C76 ??				     % 1
SCM:48003C77 ??				     % 1
SCM:48003C78 ??				     % 1
SCM:48003C79 ??				     % 1
SCM:48003C7A ??				     % 1
SCM:48003C7B ??				     % 1
SCM:48003C7C ??				     % 1
SCM:48003C7D ??				     % 1
SCM:48003C7E ??				     % 1
SCM:48003C7F ??				     % 1
SCM:48003C80 ??				     % 1
SCM:48003C81 ??				     % 1
SCM:48003C82 ??				     % 1
SCM:48003C83 ??				     % 1
SCM:48003C84 ??				     % 1
SCM:48003C85 ??				     % 1
SCM:48003C86 ??				     % 1
SCM:48003C87 ??				     % 1
SCM:48003C88 ??				     % 1
SCM:48003C89 ??				     % 1
SCM:48003C8A ??				     % 1
SCM:48003C8B ??				     % 1
SCM:48003C8C ??				     % 1
SCM:48003C8D ??				     % 1
SCM:48003C8E ??				     % 1
SCM:48003C8F ??				     % 1
SCM:48003C90 ??				     % 1
SCM:48003C91 ??				     % 1
SCM:48003C92 ??				     % 1
SCM:48003C93 ??				     % 1
SCM:48003C94 ??				     % 1
SCM:48003C95 ??				     % 1
SCM:48003C96 ??				     % 1
SCM:48003C97 ??				     % 1
SCM:48003C98 ??				     % 1
SCM:48003C99 ??				     % 1
SCM:48003C9A ??				     % 1
SCM:48003C9B ??				     % 1
SCM:48003C9C ??				     % 1
SCM:48003C9D ??				     % 1
SCM:48003C9E ??				     % 1
SCM:48003C9F ??				     % 1
SCM:48003CA0 ??				     % 1
SCM:48003CA1 ??				     % 1
SCM:48003CA2 ??				     % 1
SCM:48003CA3 ??				     % 1
SCM:48003CA4 ??				     % 1
SCM:48003CA5 ??				     % 1
SCM:48003CA6 ??				     % 1
SCM:48003CA7 ??				     % 1
SCM:48003CA8 ??				     % 1
SCM:48003CA9 ??				     % 1
SCM:48003CAA ??				     % 1
SCM:48003CAB ??				     % 1
SCM:48003CAC ??				     % 1
SCM:48003CAD ??				     % 1
SCM:48003CAE ??				     % 1
SCM:48003CAF ??				     % 1
SCM:48003CB0 ??				     % 1
SCM:48003CB1 ??				     % 1
SCM:48003CB2 ??				     % 1
SCM:48003CB3 ??				     % 1
SCM:48003CB4 ??				     % 1
SCM:48003CB5 ??				     % 1
SCM:48003CB6 ??				     % 1
SCM:48003CB7 ??				     % 1
SCM:48003CB8 ??				     % 1
SCM:48003CB9 ??				     % 1
SCM:48003CBA ??				     % 1
SCM:48003CBB ??				     % 1
SCM:48003CBC ??				     % 1
SCM:48003CBD ??				     % 1
SCM:48003CBE ??				     % 1
SCM:48003CBF ??				     % 1
SCM:48003CC0 ??				     % 1
SCM:48003CC1 ??				     % 1
SCM:48003CC2 ??				     % 1
SCM:48003CC3 ??				     % 1
SCM:48003CC4 ??				     % 1
SCM:48003CC5 ??				     % 1
SCM:48003CC6 ??				     % 1
SCM:48003CC7 ??				     % 1
SCM:48003CC8 ??				     % 1
SCM:48003CC9 ??				     % 1
SCM:48003CCA ??				     % 1
SCM:48003CCB ??				     % 1
SCM:48003CCC ??				     % 1
SCM:48003CCD ??				     % 1
SCM:48003CCE ??				     % 1
SCM:48003CCF ??				     % 1
SCM:48003CD0 ??				     % 1
SCM:48003CD1 ??				     % 1
SCM:48003CD2 ??				     % 1
SCM:48003CD3 ??				     % 1
SCM:48003CD4 ??				     % 1
SCM:48003CD5 ??				     % 1
SCM:48003CD6 ??				     % 1
SCM:48003CD7 ??				     % 1
SCM:48003CD8 ??				     % 1
SCM:48003CD9 ??				     % 1
SCM:48003CDA ??				     % 1
SCM:48003CDB ??				     % 1
SCM:48003CDC ??				     % 1
SCM:48003CDD ??				     % 1
SCM:48003CDE ??				     % 1
SCM:48003CDF ??				     % 1
SCM:48003CE0 ??				     % 1
SCM:48003CE1 ??				     % 1
SCM:48003CE2 ??				     % 1
SCM:48003CE3 ??				     % 1
SCM:48003CE4 ??				     % 1
SCM:48003CE5 ??				     % 1
SCM:48003CE6 ??				     % 1
SCM:48003CE7 ??				     % 1
SCM:48003CE8 ??				     % 1
SCM:48003CE9 ??				     % 1
SCM:48003CEA ??				     % 1
SCM:48003CEB ??				     % 1
SCM:48003CEC ??				     % 1
SCM:48003CED ??				     % 1
SCM:48003CEE ??				     % 1
SCM:48003CEF ??				     % 1
SCM:48003CF0 ??				     % 1
SCM:48003CF1 ??				     % 1
SCM:48003CF2 ??				     % 1
SCM:48003CF3 ??				     % 1
SCM:48003CF4 ??				     % 1
SCM:48003CF5 ??				     % 1
SCM:48003CF6 ??				     % 1
SCM:48003CF7 ??				     % 1
SCM:48003CF8 ??				     % 1
SCM:48003CF9 ??				     % 1
SCM:48003CFA ??				     % 1
SCM:48003CFB ??				     % 1
SCM:48003CFC ??				     % 1
SCM:48003CFD ??				     % 1
SCM:48003CFE ??				     % 1
SCM:48003CFF ??				     % 1
SCM:48003D00 ??				     % 1
SCM:48003D01 ??				     % 1
SCM:48003D02 ??				     % 1
SCM:48003D03 ??				     % 1
SCM:48003D04 ??				     % 1
SCM:48003D05 ??				     % 1
SCM:48003D06 ??				     % 1
SCM:48003D07 ??				     % 1
SCM:48003D08 ??				     % 1
SCM:48003D09 ??				     % 1
SCM:48003D0A ??				     % 1
SCM:48003D0B ??				     % 1
SCM:48003D0C ??				     % 1
SCM:48003D0D ??				     % 1
SCM:48003D0E ??				     % 1
SCM:48003D0F ??				     % 1
SCM:48003D10 ??				     % 1
SCM:48003D11 ??				     % 1
SCM:48003D12 ??				     % 1
SCM:48003D13 ??				     % 1
SCM:48003D14 ??				     % 1
SCM:48003D15 ??				     % 1
SCM:48003D16 ??				     % 1
SCM:48003D17 ??				     % 1
SCM:48003D18 ??				     % 1
SCM:48003D19 ??				     % 1
SCM:48003D1A ??				     % 1
SCM:48003D1B ??				     % 1
SCM:48003D1C ??				     % 1
SCM:48003D1D ??				     % 1
SCM:48003D1E ??				     % 1
SCM:48003D1F ??				     % 1
SCM:48003D20 ??				     % 1
SCM:48003D21 ??				     % 1
SCM:48003D22 ??				     % 1
SCM:48003D23 ??				     % 1
SCM:48003D24 ??				     % 1
SCM:48003D25 ??				     % 1
SCM:48003D26 ??				     % 1
SCM:48003D27 ??				     % 1
SCM:48003D28 ??				     % 1
SCM:48003D29 ??				     % 1
SCM:48003D2A ??				     % 1
SCM:48003D2B ??				     % 1
SCM:48003D2C ??				     % 1
SCM:48003D2D ??				     % 1
SCM:48003D2E ??				     % 1
SCM:48003D2F ??				     % 1
SCM:48003D30 ??				     % 1
SCM:48003D31 ??				     % 1
SCM:48003D32 ??				     % 1
SCM:48003D33 ??				     % 1
SCM:48003D34 ??				     % 1
SCM:48003D35 ??				     % 1
SCM:48003D36 ??				     % 1
SCM:48003D37 ??				     % 1
SCM:48003D38 ??				     % 1
SCM:48003D39 ??				     % 1
SCM:48003D3A ??				     % 1
SCM:48003D3B ??				     % 1
SCM:48003D3C ??				     % 1
SCM:48003D3D ??				     % 1
SCM:48003D3E ??				     % 1
SCM:48003D3F ??				     % 1
SCM:48003D40 ??				     % 1
SCM:48003D41 ??				     % 1
SCM:48003D42 ??				     % 1
SCM:48003D43 ??				     % 1
SCM:48003D44 ??				     % 1
SCM:48003D45 ??				     % 1
SCM:48003D46 ??				     % 1
SCM:48003D47 ??				     % 1
SCM:48003D48 ??				     % 1
SCM:48003D49 ??				     % 1
SCM:48003D4A ??				     % 1
SCM:48003D4B ??				     % 1
SCM:48003D4C ??				     % 1
SCM:48003D4D ??				     % 1
SCM:48003D4E ??				     % 1
SCM:48003D4F ??				     % 1
SCM:48003D50 ??				     % 1
SCM:48003D51 ??				     % 1
SCM:48003D52 ??				     % 1
SCM:48003D53 ??				     % 1
SCM:48003D54 ??				     % 1
SCM:48003D55 ??				     % 1
SCM:48003D56 ??				     % 1
SCM:48003D57 ??				     % 1
SCM:48003D58 ??				     % 1
SCM:48003D59 ??				     % 1
SCM:48003D5A ??				     % 1
SCM:48003D5B ??				     % 1
SCM:48003D5C ??				     % 1
SCM:48003D5D ??				     % 1
SCM:48003D5E ??				     % 1
SCM:48003D5F ??				     % 1
SCM:48003D60 ??				     % 1
SCM:48003D61 ??				     % 1
SCM:48003D62 ??				     % 1
SCM:48003D63 ??				     % 1
SCM:48003D64 ??				     % 1
SCM:48003D65 ??				     % 1
SCM:48003D66 ??				     % 1
SCM:48003D67 ??				     % 1
SCM:48003D68 ??				     % 1
SCM:48003D69 ??				     % 1
SCM:48003D6A ??				     % 1
SCM:48003D6B ??				     % 1
SCM:48003D6C ??				     % 1
SCM:48003D6D ??				     % 1
SCM:48003D6E ??				     % 1
SCM:48003D6F ??				     % 1
SCM:48003D70 ??				     % 1
SCM:48003D71 ??				     % 1
SCM:48003D72 ??				     % 1
SCM:48003D73 ??				     % 1
SCM:48003D74 ??				     % 1
SCM:48003D75 ??				     % 1
SCM:48003D76 ??				     % 1
SCM:48003D77 ??				     % 1
SCM:48003D78 ??				     % 1
SCM:48003D79 ??				     % 1
SCM:48003D7A ??				     % 1
SCM:48003D7B ??				     % 1
SCM:48003D7C ??				     % 1
SCM:48003D7D ??				     % 1
SCM:48003D7E ??				     % 1
SCM:48003D7F ??				     % 1
SCM:48003D80 ??				     % 1
SCM:48003D81 ??				     % 1
SCM:48003D82 ??				     % 1
SCM:48003D83 ??				     % 1
SCM:48003D84 ??				     % 1
SCM:48003D85 ??				     % 1
SCM:48003D86 ??				     % 1
SCM:48003D87 ??				     % 1
SCM:48003D88 ??				     % 1
SCM:48003D89 ??				     % 1
SCM:48003D8A ??				     % 1
SCM:48003D8B ??				     % 1
SCM:48003D8C ??				     % 1
SCM:48003D8D ??				     % 1
SCM:48003D8E ??				     % 1
SCM:48003D8F ??				     % 1
SCM:48003D90 ??				     % 1
SCM:48003D91 ??				     % 1
SCM:48003D92 ??				     % 1
SCM:48003D93 ??				     % 1
SCM:48003D94 ??				     % 1
SCM:48003D95 ??				     % 1
SCM:48003D96 ??				     % 1
SCM:48003D97 ??				     % 1
SCM:48003D98 ??				     % 1
SCM:48003D99 ??				     % 1
SCM:48003D9A ??				     % 1
SCM:48003D9B ??				     % 1
SCM:48003D9C ??				     % 1
SCM:48003D9D ??				     % 1
SCM:48003D9E ??				     % 1
SCM:48003D9F ??				     % 1
SCM:48003DA0 ??				     % 1
SCM:48003DA1 ??				     % 1
SCM:48003DA2 ??				     % 1
SCM:48003DA3 ??				     % 1
SCM:48003DA4 ??				     % 1
SCM:48003DA5 ??				     % 1
SCM:48003DA6 ??				     % 1
SCM:48003DA7 ??				     % 1
SCM:48003DA8 ??				     % 1
SCM:48003DA9 ??				     % 1
SCM:48003DAA ??				     % 1
SCM:48003DAB ??				     % 1
SCM:48003DAC ??				     % 1
SCM:48003DAD ??				     % 1
SCM:48003DAE ??				     % 1
SCM:48003DAF ??				     % 1
SCM:48003DB0 ??				     % 1
SCM:48003DB1 ??				     % 1
SCM:48003DB2 ??				     % 1
SCM:48003DB3 ??				     % 1
SCM:48003DB4 ??				     % 1
SCM:48003DB5 ??				     % 1
SCM:48003DB6 ??				     % 1
SCM:48003DB7 ??				     % 1
SCM:48003DB8 ??				     % 1
SCM:48003DB9 ??				     % 1
SCM:48003DBA ??				     % 1
SCM:48003DBB ??				     % 1
SCM:48003DBC ??				     % 1
SCM:48003DBD ??				     % 1
SCM:48003DBE ??				     % 1
SCM:48003DBF ??				     % 1
SCM:48003DC0 ??				     % 1
SCM:48003DC1 ??				     % 1
SCM:48003DC2 ??				     % 1
SCM:48003DC3 ??				     % 1
SCM:48003DC4 ??				     % 1
SCM:48003DC5 ??				     % 1
SCM:48003DC6 ??				     % 1
SCM:48003DC7 ??				     % 1
SCM:48003DC8 ??				     % 1
SCM:48003DC9 ??				     % 1
SCM:48003DCA ??				     % 1
SCM:48003DCB ??				     % 1
SCM:48003DCC ??				     % 1
SCM:48003DCD ??				     % 1
SCM:48003DCE ??				     % 1
SCM:48003DCF ??				     % 1
SCM:48003DD0 ??				     % 1
SCM:48003DD1 ??				     % 1
SCM:48003DD2 ??				     % 1
SCM:48003DD3 ??				     % 1
SCM:48003DD4 ??				     % 1
SCM:48003DD5 ??				     % 1
SCM:48003DD6 ??				     % 1
SCM:48003DD7 ??				     % 1
SCM:48003DD8 ??				     % 1
SCM:48003DD9 ??				     % 1
SCM:48003DDA ??				     % 1
SCM:48003DDB ??				     % 1
SCM:48003DDC ??				     % 1
SCM:48003DDD ??				     % 1
SCM:48003DDE ??				     % 1
SCM:48003DDF ??				     % 1
SCM:48003DE0 ??				     % 1
SCM:48003DE1 ??				     % 1
SCM:48003DE2 ??				     % 1
SCM:48003DE3 ??				     % 1
SCM:48003DE4 ??				     % 1
SCM:48003DE5 ??				     % 1
SCM:48003DE6 ??				     % 1
SCM:48003DE7 ??				     % 1
SCM:48003DE8 ??				     % 1
SCM:48003DE9 ??				     % 1
SCM:48003DEA ??				     % 1
SCM:48003DEB ??				     % 1
SCM:48003DEC ??				     % 1
SCM:48003DED ??				     % 1
SCM:48003DEE ??				     % 1
SCM:48003DEF ??				     % 1
SCM:48003DF0 ??				     % 1
SCM:48003DF1 ??				     % 1
SCM:48003DF2 ??				     % 1
SCM:48003DF3 ??				     % 1
SCM:48003DF4 ??				     % 1
SCM:48003DF5 ??				     % 1
SCM:48003DF6 ??				     % 1
SCM:48003DF7 ??				     % 1
SCM:48003DF8 ??				     % 1
SCM:48003DF9 ??				     % 1
SCM:48003DFA ??				     % 1
SCM:48003DFB ??				     % 1
SCM:48003DFC ??				     % 1
SCM:48003DFD ??				     % 1
SCM:48003DFE ??				     % 1
SCM:48003DFF ??				     % 1
SCM:48003E00 ??				     % 1
SCM:48003E01 ??				     % 1
SCM:48003E02 ??				     % 1
SCM:48003E03 ??				     % 1
SCM:48003E04 ??				     % 1
SCM:48003E05 ??				     % 1
SCM:48003E06 ??				     % 1
SCM:48003E07 ??				     % 1
SCM:48003E08 ??				     % 1
SCM:48003E09 ??				     % 1
SCM:48003E0A ??				     % 1
SCM:48003E0B ??				     % 1
SCM:48003E0C ??				     % 1
SCM:48003E0D ??				     % 1
SCM:48003E0E ??				     % 1
SCM:48003E0F ??				     % 1
SCM:48003E10 ??				     % 1
SCM:48003E11 ??				     % 1
SCM:48003E12 ??				     % 1
SCM:48003E13 ??				     % 1
SCM:48003E14 ??				     % 1
SCM:48003E15 ??				     % 1
SCM:48003E16 ??				     % 1
SCM:48003E17 ??				     % 1
SCM:48003E18 ??				     % 1
SCM:48003E19 ??				     % 1
SCM:48003E1A ??				     % 1
SCM:48003E1B ??				     % 1
SCM:48003E1C ??				     % 1
SCM:48003E1D ??				     % 1
SCM:48003E1E ??				     % 1
SCM:48003E1F ??				     % 1
SCM:48003E20 ??				     % 1
SCM:48003E21 ??				     % 1
SCM:48003E22 ??				     % 1
SCM:48003E23 ??				     % 1
SCM:48003E24 ??				     % 1
SCM:48003E25 ??				     % 1
SCM:48003E26 ??				     % 1
SCM:48003E27 ??				     % 1
SCM:48003E28 ??				     % 1
SCM:48003E29 ??				     % 1
SCM:48003E2A ??				     % 1
SCM:48003E2B ??				     % 1
SCM:48003E2C ??				     % 1
SCM:48003E2D ??				     % 1
SCM:48003E2E ??				     % 1
SCM:48003E2F ??				     % 1
SCM:48003E30 ??				     % 1
SCM:48003E31 ??				     % 1
SCM:48003E32 ??				     % 1
SCM:48003E33 ??				     % 1
SCM:48003E34 ??				     % 1
SCM:48003E35 ??				     % 1
SCM:48003E36 ??				     % 1
SCM:48003E37 ??				     % 1
SCM:48003E38 ??				     % 1
SCM:48003E39 ??				     % 1
SCM:48003E3A ??				     % 1
SCM:48003E3B ??				     % 1
SCM:48003E3C ??				     % 1
SCM:48003E3D ??				     % 1
SCM:48003E3E ??				     % 1
SCM:48003E3F ??				     % 1
SCM:48003E40 ??				     % 1
SCM:48003E41 ??				     % 1
SCM:48003E42 ??				     % 1
SCM:48003E43 ??				     % 1
SCM:48003E44 ??				     % 1
SCM:48003E45 ??				     % 1
SCM:48003E46 ??				     % 1
SCM:48003E47 ??				     % 1
SCM:48003E48 ??				     % 1
SCM:48003E49 ??				     % 1
SCM:48003E4A ??				     % 1
SCM:48003E4B ??				     % 1
SCM:48003E4C ??				     % 1
SCM:48003E4D ??				     % 1
SCM:48003E4E ??				     % 1
SCM:48003E4F ??				     % 1
SCM:48003E50 ??				     % 1
SCM:48003E51 ??				     % 1
SCM:48003E52 ??				     % 1
SCM:48003E53 ??				     % 1
SCM:48003E54 ??				     % 1
SCM:48003E55 ??				     % 1
SCM:48003E56 ??				     % 1
SCM:48003E57 ??				     % 1
SCM:48003E58 ??				     % 1
SCM:48003E59 ??				     % 1
SCM:48003E5A ??				     % 1
SCM:48003E5B ??				     % 1
SCM:48003E5C ??				     % 1
SCM:48003E5D ??				     % 1
SCM:48003E5E ??				     % 1
SCM:48003E5F ??				     % 1
SCM:48003E60 ??				     % 1
SCM:48003E61 ??				     % 1
SCM:48003E62 ??				     % 1
SCM:48003E63 ??				     % 1
SCM:48003E64 ??				     % 1
SCM:48003E65 ??				     % 1
SCM:48003E66 ??				     % 1
SCM:48003E67 ??				     % 1
SCM:48003E68 ??				     % 1
SCM:48003E69 ??				     % 1
SCM:48003E6A ??				     % 1
SCM:48003E6B ??				     % 1
SCM:48003E6C ??				     % 1
SCM:48003E6D ??				     % 1
SCM:48003E6E ??				     % 1
SCM:48003E6F ??				     % 1
SCM:48003E70 ??				     % 1
SCM:48003E71 ??				     % 1
SCM:48003E72 ??				     % 1
SCM:48003E73 ??				     % 1
SCM:48003E74 ??				     % 1
SCM:48003E75 ??				     % 1
SCM:48003E76 ??				     % 1
SCM:48003E77 ??				     % 1
SCM:48003E78 ??				     % 1
SCM:48003E79 ??				     % 1
SCM:48003E7A ??				     % 1
SCM:48003E7B ??				     % 1
SCM:48003E7C ??				     % 1
SCM:48003E7D ??				     % 1
SCM:48003E7E ??				     % 1
SCM:48003E7F ??				     % 1
SCM:48003E80 ??				     % 1
SCM:48003E81 ??				     % 1
SCM:48003E82 ??				     % 1
SCM:48003E83 ??				     % 1
SCM:48003E84 ??				     % 1
SCM:48003E85 ??				     % 1
SCM:48003E86 ??				     % 1
SCM:48003E87 ??				     % 1
SCM:48003E88 ??				     % 1
SCM:48003E89 ??				     % 1
SCM:48003E8A ??				     % 1
SCM:48003E8B ??				     % 1
SCM:48003E8C ??				     % 1
SCM:48003E8D ??				     % 1
SCM:48003E8E ??				     % 1
SCM:48003E8F ??				     % 1
SCM:48003E90 ??				     % 1
SCM:48003E91 ??				     % 1
SCM:48003E92 ??				     % 1
SCM:48003E93 ??				     % 1
SCM:48003E94 ??				     % 1
SCM:48003E95 ??				     % 1
SCM:48003E96 ??				     % 1
SCM:48003E97 ??				     % 1
SCM:48003E98 ??				     % 1
SCM:48003E99 ??				     % 1
SCM:48003E9A ??				     % 1
SCM:48003E9B ??				     % 1
SCM:48003E9C ??				     % 1
SCM:48003E9D ??				     % 1
SCM:48003E9E ??				     % 1
SCM:48003E9F ??				     % 1
SCM:48003EA0 ??				     % 1
SCM:48003EA1 ??				     % 1
SCM:48003EA2 ??				     % 1
SCM:48003EA3 ??				     % 1
SCM:48003EA4 ??				     % 1
SCM:48003EA5 ??				     % 1
SCM:48003EA6 ??				     % 1
SCM:48003EA7 ??				     % 1
SCM:48003EA8 ??				     % 1
SCM:48003EA9 ??				     % 1
SCM:48003EAA ??				     % 1
SCM:48003EAB ??				     % 1
SCM:48003EAC ??				     % 1
SCM:48003EAD ??				     % 1
SCM:48003EAE ??				     % 1
SCM:48003EAF ??				     % 1
SCM:48003EB0 ??				     % 1
SCM:48003EB1 ??				     % 1
SCM:48003EB2 ??				     % 1
SCM:48003EB3 ??				     % 1
SCM:48003EB4 ??				     % 1
SCM:48003EB5 ??				     % 1
SCM:48003EB6 ??				     % 1
SCM:48003EB7 ??				     % 1
SCM:48003EB8 ??				     % 1
SCM:48003EB9 ??				     % 1
SCM:48003EBA ??				     % 1
SCM:48003EBB ??				     % 1
SCM:48003EBC ??				     % 1
SCM:48003EBD ??				     % 1
SCM:48003EBE ??				     % 1
SCM:48003EBF ??				     % 1
SCM:48003EC0 ??				     % 1
SCM:48003EC1 ??				     % 1
SCM:48003EC2 ??				     % 1
SCM:48003EC3 ??				     % 1
SCM:48003EC4 ??				     % 1
SCM:48003EC5 ??				     % 1
SCM:48003EC6 ??				     % 1
SCM:48003EC7 ??				     % 1
SCM:48003EC8 ??				     % 1
SCM:48003EC9 ??				     % 1
SCM:48003ECA ??				     % 1
SCM:48003ECB ??				     % 1
SCM:48003ECC ??				     % 1
SCM:48003ECD ??				     % 1
SCM:48003ECE ??				     % 1
SCM:48003ECF ??				     % 1
SCM:48003ED0 ??				     % 1
SCM:48003ED1 ??				     % 1
SCM:48003ED2 ??				     % 1
SCM:48003ED3 ??				     % 1
SCM:48003ED4 ??				     % 1
SCM:48003ED5 ??				     % 1
SCM:48003ED6 ??				     % 1
SCM:48003ED7 ??				     % 1
SCM:48003ED8 ??				     % 1
SCM:48003ED9 ??				     % 1
SCM:48003EDA ??				     % 1
SCM:48003EDB ??				     % 1
SCM:48003EDC ??				     % 1
SCM:48003EDD ??				     % 1
SCM:48003EDE ??				     % 1
SCM:48003EDF ??				     % 1
SCM:48003EE0 ??				     % 1
SCM:48003EE1 ??				     % 1
SCM:48003EE2 ??				     % 1
SCM:48003EE3 ??				     % 1
SCM:48003EE4 ??				     % 1
SCM:48003EE5 ??				     % 1
SCM:48003EE6 ??				     % 1
SCM:48003EE7 ??				     % 1
SCM:48003EE8 ??				     % 1
SCM:48003EE9 ??				     % 1
SCM:48003EEA ??				     % 1
SCM:48003EEB ??				     % 1
SCM:48003EEC ??				     % 1
SCM:48003EED ??				     % 1
SCM:48003EEE ??				     % 1
SCM:48003EEF ??				     % 1
SCM:48003EF0 ??				     % 1
SCM:48003EF1 ??				     % 1
SCM:48003EF2 ??				     % 1
SCM:48003EF3 ??				     % 1
SCM:48003EF4 ??				     % 1
SCM:48003EF5 ??				     % 1
SCM:48003EF6 ??				     % 1
SCM:48003EF7 ??				     % 1
SCM:48003EF8 ??				     % 1
SCM:48003EF9 ??				     % 1
SCM:48003EFA ??				     % 1
SCM:48003EFB ??				     % 1
SCM:48003EFC ??				     % 1
SCM:48003EFD ??				     % 1
SCM:48003EFE ??				     % 1
SCM:48003EFF ??				     % 1
SCM:48003F00 ??				     % 1
SCM:48003F01 ??				     % 1
SCM:48003F02 ??				     % 1
SCM:48003F03 ??				     % 1
SCM:48003F04 ??				     % 1
SCM:48003F05 ??				     % 1
SCM:48003F06 ??				     % 1
SCM:48003F07 ??				     % 1
SCM:48003F08 ??				     % 1
SCM:48003F09 ??				     % 1
SCM:48003F0A ??				     % 1
SCM:48003F0B ??				     % 1
SCM:48003F0C ??				     % 1
SCM:48003F0D ??				     % 1
SCM:48003F0E ??				     % 1
SCM:48003F0F ??				     % 1
SCM:48003F10 ??				     % 1
SCM:48003F11 ??				     % 1
SCM:48003F12 ??				     % 1
SCM:48003F13 ??				     % 1
SCM:48003F14 ??				     % 1
SCM:48003F15 ??				     % 1
SCM:48003F16 ??				     % 1
SCM:48003F17 ??				     % 1
SCM:48003F18 ??				     % 1
SCM:48003F19 ??				     % 1
SCM:48003F1A ??				     % 1
SCM:48003F1B ??				     % 1
SCM:48003F1C ??				     % 1
SCM:48003F1D ??				     % 1
SCM:48003F1E ??				     % 1
SCM:48003F1F ??				     % 1
SCM:48003F20 ??				     % 1
SCM:48003F21 ??				     % 1
SCM:48003F22 ??				     % 1
SCM:48003F23 ??				     % 1
SCM:48003F24 ??				     % 1
SCM:48003F25 ??				     % 1
SCM:48003F26 ??				     % 1
SCM:48003F27 ??				     % 1
SCM:48003F28 ??				     % 1
SCM:48003F29 ??				     % 1
SCM:48003F2A ??				     % 1
SCM:48003F2B ??				     % 1
SCM:48003F2C ??				     % 1
SCM:48003F2D ??				     % 1
SCM:48003F2E ??				     % 1
SCM:48003F2F ??				     % 1
SCM:48003F30 ??				     % 1
SCM:48003F31 ??				     % 1
SCM:48003F32 ??				     % 1
SCM:48003F33 ??				     % 1
SCM:48003F34 ??				     % 1
SCM:48003F35 ??				     % 1
SCM:48003F36 ??				     % 1
SCM:48003F37 ??				     % 1
SCM:48003F38 ??				     % 1
SCM:48003F39 ??				     % 1
SCM:48003F3A ??				     % 1
SCM:48003F3B ??				     % 1
SCM:48003F3C ??				     % 1
SCM:48003F3D ??				     % 1
SCM:48003F3E ??				     % 1
SCM:48003F3F ??				     % 1
SCM:48003F40 ??				     % 1
SCM:48003F41 ??				     % 1
SCM:48003F42 ??				     % 1
SCM:48003F43 ??				     % 1
SCM:48003F44 ??				     % 1
SCM:48003F45 ??				     % 1
SCM:48003F46 ??				     % 1
SCM:48003F47 ??				     % 1
SCM:48003F48 ??				     % 1
SCM:48003F49 ??				     % 1
SCM:48003F4A ??				     % 1
SCM:48003F4B ??				     % 1
SCM:48003F4C ??				     % 1
SCM:48003F4D ??				     % 1
SCM:48003F4E ??				     % 1
SCM:48003F4F ??				     % 1
SCM:48003F50 ??				     % 1
SCM:48003F51 ??				     % 1
SCM:48003F52 ??				     % 1
SCM:48003F53 ??				     % 1
SCM:48003F54 ??				     % 1
SCM:48003F55 ??				     % 1
SCM:48003F56 ??				     % 1
SCM:48003F57 ??				     % 1
SCM:48003F58 ??				     % 1
SCM:48003F59 ??				     % 1
SCM:48003F5A ??				     % 1
SCM:48003F5B ??				     % 1
SCM:48003F5C ??				     % 1
SCM:48003F5D ??				     % 1
SCM:48003F5E ??				     % 1
SCM:48003F5F ??				     % 1
SCM:48003F60 ??				     % 1
SCM:48003F61 ??				     % 1
SCM:48003F62 ??				     % 1
SCM:48003F63 ??				     % 1
SCM:48003F64 ??				     % 1
SCM:48003F65 ??				     % 1
SCM:48003F66 ??				     % 1
SCM:48003F67 ??				     % 1
SCM:48003F68 ??				     % 1
SCM:48003F69 ??				     % 1
SCM:48003F6A ??				     % 1
SCM:48003F6B ??				     % 1
SCM:48003F6C ??				     % 1
SCM:48003F6D ??				     % 1
SCM:48003F6E ??				     % 1
SCM:48003F6F ??				     % 1
SCM:48003F70 ??				     % 1
SCM:48003F71 ??				     % 1
SCM:48003F72 ??				     % 1
SCM:48003F73 ??				     % 1
SCM:48003F74 ??				     % 1
SCM:48003F75 ??				     % 1
SCM:48003F76 ??				     % 1
SCM:48003F77 ??				     % 1
SCM:48003F78 ??				     % 1
SCM:48003F79 ??				     % 1
SCM:48003F7A ??				     % 1
SCM:48003F7B ??				     % 1
SCM:48003F7C ??				     % 1
SCM:48003F7D ??				     % 1
SCM:48003F7E ??				     % 1
SCM:48003F7F ??				     % 1
SCM:48003F80 ??				     % 1
SCM:48003F81 ??				     % 1
SCM:48003F82 ??				     % 1
SCM:48003F83 ??				     % 1
SCM:48003F84 ??				     % 1
SCM:48003F85 ??				     % 1
SCM:48003F86 ??				     % 1
SCM:48003F87 ??				     % 1
SCM:48003F88 ??				     % 1
SCM:48003F89 ??				     % 1
SCM:48003F8A ??				     % 1
SCM:48003F8B ??				     % 1
SCM:48003F8C ??				     % 1
SCM:48003F8D ??				     % 1
SCM:48003F8E ??				     % 1
SCM:48003F8F ??				     % 1
SCM:48003F90 ??				     % 1
SCM:48003F91 ??				     % 1
SCM:48003F92 ??				     % 1
SCM:48003F93 ??				     % 1
SCM:48003F94 ??				     % 1
SCM:48003F95 ??				     % 1
SCM:48003F96 ??				     % 1
SCM:48003F97 ??				     % 1
SCM:48003F98 ??				     % 1
SCM:48003F99 ??				     % 1
SCM:48003F9A ??				     % 1
SCM:48003F9B ??				     % 1
SCM:48003F9C ??				     % 1
SCM:48003F9D ??				     % 1
SCM:48003F9E ??				     % 1
SCM:48003F9F ??				     % 1
SCM:48003FA0 ??				     % 1
SCM:48003FA1 ??				     % 1
SCM:48003FA2 ??				     % 1
SCM:48003FA3 ??				     % 1
SCM:48003FA4 ??				     % 1
SCM:48003FA5 ??				     % 1
SCM:48003FA6 ??				     % 1
SCM:48003FA7 ??				     % 1
SCM:48003FA8 ??				     % 1
SCM:48003FA9 ??				     % 1
SCM:48003FAA ??				     % 1
SCM:48003FAB ??				     % 1
SCM:48003FAC ??				     % 1
SCM:48003FAD ??				     % 1
SCM:48003FAE ??				     % 1
SCM:48003FAF ??				     % 1
SCM:48003FB0 ??				     % 1
SCM:48003FB1 ??				     % 1
SCM:48003FB2 ??				     % 1
SCM:48003FB3 ??				     % 1
SCM:48003FB4 ??				     % 1
SCM:48003FB5 ??				     % 1
SCM:48003FB6 ??				     % 1
SCM:48003FB7 ??				     % 1
SCM:48003FB8 ??				     % 1
SCM:48003FB9 ??				     % 1
SCM:48003FBA ??				     % 1
SCM:48003FBB ??				     % 1
SCM:48003FBC ??				     % 1
SCM:48003FBD ??				     % 1
SCM:48003FBE ??				     % 1
SCM:48003FBF ??				     % 1
SCM:48003FC0 ??				     % 1
SCM:48003FC1 ??				     % 1
SCM:48003FC2 ??				     % 1
SCM:48003FC3 ??				     % 1
SCM:48003FC4 ??				     % 1
SCM:48003FC5 ??				     % 1
SCM:48003FC6 ??				     % 1
SCM:48003FC7 ??				     % 1
SCM:48003FC8 ??				     % 1
SCM:48003FC9 ??				     % 1
SCM:48003FCA ??				     % 1
SCM:48003FCB ??				     % 1
SCM:48003FCC ??				     % 1
SCM:48003FCD ??				     % 1
SCM:48003FCE ??				     % 1
SCM:48003FCF ??				     % 1
SCM:48003FD0 ??				     % 1
SCM:48003FD1 ??				     % 1
SCM:48003FD2 ??				     % 1
SCM:48003FD3 ??				     % 1
SCM:48003FD4 ??				     % 1
SCM:48003FD5 ??				     % 1
SCM:48003FD6 ??				     % 1
SCM:48003FD7 ??				     % 1
SCM:48003FD8 ??				     % 1
SCM:48003FD9 ??				     % 1
SCM:48003FDA ??				     % 1
SCM:48003FDB ??				     % 1
SCM:48003FDC ??				     % 1
SCM:48003FDD ??				     % 1
SCM:48003FDE ??				     % 1
SCM:48003FDF ??				     % 1
SCM:48003FE0 ??				     % 1
SCM:48003FE1 ??				     % 1
SCM:48003FE2 ??				     % 1
SCM:48003FE3 ??				     % 1
SCM:48003FE4 ??				     % 1
SCM:48003FE5 ??				     % 1
SCM:48003FE6 ??				     % 1
SCM:48003FE7 ??				     % 1
SCM:48003FE8 ??				     % 1
SCM:48003FE9 ??				     % 1
SCM:48003FEA ??				     % 1
SCM:48003FEB ??				     % 1
SCM:48003FEC ??				     % 1
SCM:48003FED ??				     % 1
SCM:48003FEE ??				     % 1
SCM:48003FEF ??				     % 1
SCM:48003FF0 ??				     % 1
SCM:48003FF1 ??				     % 1
SCM:48003FF2 ??				     % 1
SCM:48003FF3 ??				     % 1
SCM:48003FF4 ??				     % 1
SCM:48003FF5 ??				     % 1
SCM:48003FF6 ??				     % 1
SCM:48003FF7 ??				     % 1
SCM:48003FF8 ??				     % 1
SCM:48003FF9 ??				     % 1
SCM:48003FFA ??				     % 1
SCM:48003FFB ??				     % 1
SCM:48003FFC ??				     % 1
SCM:48003FFD ??				     % 1
SCM:48003FFE ??				     % 1
SCM:48003FFE		     ; SCM	     ends
SCM:48003FFE
CM:48004000		    ; ===========================================================================
CM:48004000
CM:48004000		    ; Segment type: Regular
CM:48004000				    AREA CM, DATA, ABS
CM:48004000				    ORG	0x48004000
CM:48004000 ??		    OMAP3430_reg_CM_FCLKEN_IVA2	% 1					  ; DATA XREF: parse_CHSETTINGS+16o
CM:48004000											  ; ROM:off_40015D94o ...
CM:48004000											  ; This register controls the IVA2 domain functional clock activity
CM:48004001 ??				    % 1
CM:48004002 ??				    % 1
CM:48004003 ??				    % 1
CM:48004004 ??		    OMAP3430_reg_CM_CLKEN_PLL_IVA2 % 1					  ; This register controls the IVA2 DPLL modes
CM:48004005 ??				    % 1
CM:48004006 ??				    % 1
CM:48004007 ??				    % 1
CM:48004008 ??				    % 1
CM:48004009 ??				    % 1
CM:4800400A ??				    % 1
CM:4800400B ??				    % 1
CM:4800400C ??				    % 1
CM:4800400D ??				    % 1
CM:4800400E ??				    % 1
CM:4800400F ??				    % 1
CM:48004010 ??				    % 1
CM:48004011 ??				    % 1
CM:48004012 ??				    % 1
CM:48004013 ??				    % 1
CM:48004014 ??				    % 1
CM:48004015 ??				    % 1
CM:48004016 ??				    % 1
CM:48004017 ??				    % 1
CM:48004018 ??				    % 1
CM:48004019 ??				    % 1
CM:4800401A ??				    % 1
CM:4800401B ??				    % 1
CM:4800401C ??				    % 1
CM:4800401D ??				    % 1
CM:4800401E ??				    % 1
CM:4800401F ??				    % 1
CM:48004020 ??		    OMAP3430_reg_CM_IDLEST_IVA2	% 1					  ; IVA2 standby status	and access availability	monitoring. This register is read only and automatically updated
CM:48004021 ??				    % 1
CM:48004022 ??				    % 1
CM:48004023 ??				    % 1
CM:48004024 ??		    OMAP3430_reg_CM_IDLEST_PLL_IVA2 % 1					  ; This register allows monitoring the	master clock activiry. This register is	read only and automatically updated
CM:48004025 ??				    % 1
CM:48004026 ??				    % 1
CM:48004027 ??				    % 1
CM:48004028 ??				    % 1
CM:48004029 ??				    % 1
CM:4800402A ??				    % 1
CM:4800402B ??				    % 1
CM:4800402C ??				    % 1
CM:4800402D ??				    % 1
CM:4800402E ??				    % 1
CM:4800402F ??				    % 1
CM:48004030 ??				    % 1
CM:48004031 ??				    % 1
CM:48004032 ??				    % 1
CM:48004033 ??				    % 1
CM:48004034 ??		    OMAP3430_reg_CM_AUTOIDLE_PLL_IVA2 %	1				  ; This register provides automatic control over the IVA2 DPLL	activity
CM:48004035 ??				    % 1
CM:48004036 ??				    % 1
CM:48004037 ??				    % 1
CM:48004038 ??				    % 1
CM:48004039 ??				    % 1
CM:4800403A ??				    % 1
CM:4800403B ??				    % 1
CM:4800403C ??				    % 1
CM:4800403D ??				    % 1
CM:4800403E ??				    % 1
CM:4800403F ??				    % 1
CM:48004040 ??		    OMAP3430_reg_CM_CLKSEL1_PLL_IVA2 % 1				  ; This register provides controls over the IVA2 DPLL
CM:48004041 ??				    % 1
CM:48004042 ??				    % 1
CM:48004043 ??				    % 1
CM:48004044 ??		    OMAP3430_reg_CM_CLKSEL2_PLL_IVA2 % 1				  ; This register provides controls over the IVA2 DPLL
CM:48004045 ??				    % 1
CM:48004046 ??				    % 1
CM:48004047 ??				    % 1
CM:48004048 ??		    OMAP3430_reg_CM_CLKSTCTRL_IVA2 % 1					  ; This register enables the domain power state transition. It	controls the HW	supervised domain power	state transition between ACTIVE	and INACTIVE states
CM:48004049 ??				    % 1
CM:4800404A ??				    % 1
CM:4800404B ??				    % 1
CM:4800404C ??		    OMAP3430_reg_CM_CLKSTST_IVA2 % 1					  ; This register provides a status on the clock activity in the domain	(IVA2 DPLL output clock)
CM:4800404D ??				    % 1
CM:4800404E ??				    % 1
CM:4800404F ??				    % 1
CM:48004050 ??				    % 1
CM:48004051 ??				    % 1
CM:48004052 ??				    % 1
CM:48004053 ??				    % 1
CM:48004054 ??				    % 1
CM:48004055 ??				    % 1
CM:48004056 ??				    % 1
CM:48004057 ??				    % 1
CM:48004058 ??				    % 1
CM:48004059 ??				    % 1
CM:4800405A ??				    % 1
CM:4800405B ??				    % 1
CM:4800405C ??				    % 1
CM:4800405D ??				    % 1
CM:4800405E ??				    % 1
CM:4800405F ??				    % 1
CM:48004060 ??				    % 1
CM:48004061 ??				    % 1
CM:48004062 ??				    % 1
CM:48004063 ??				    % 1
CM:48004064 ??				    % 1
CM:48004065 ??				    % 1
CM:48004066 ??				    % 1
CM:48004067 ??				    % 1
CM:48004068 ??				    % 1
CM:48004069 ??				    % 1
CM:4800406A ??				    % 1
CM:4800406B ??				    % 1
CM:4800406C ??				    % 1
CM:4800406D ??				    % 1
CM:4800406E ??				    % 1
CM:4800406F ??				    % 1
CM:48004070 ??				    % 1
CM:48004071 ??				    % 1
CM:48004072 ??				    % 1
CM:48004073 ??				    % 1
CM:48004074 ??				    % 1
CM:48004075 ??				    % 1
CM:48004076 ??				    % 1
CM:48004077 ??				    % 1
CM:48004078 ??				    % 1
CM:48004079 ??				    % 1
CM:4800407A ??				    % 1
CM:4800407B ??				    % 1
CM:4800407C ??				    % 1
CM:4800407D ??				    % 1
CM:4800407E ??				    % 1
CM:4800407F ??				    % 1
CM:48004080 ??				    % 1
CM:48004081 ??				    % 1
CM:48004082 ??				    % 1
CM:48004083 ??				    % 1
CM:48004084 ??				    % 1
CM:48004085 ??				    % 1
CM:48004086 ??				    % 1
CM:48004087 ??				    % 1
CM:48004088 ??				    % 1
CM:48004089 ??				    % 1
CM:4800408A ??				    % 1
CM:4800408B ??				    % 1
CM:4800408C ??				    % 1
CM:4800408D ??				    % 1
CM:4800408E ??				    % 1
CM:4800408F ??				    % 1
CM:48004090 ??				    % 1
CM:48004091 ??				    % 1
CM:48004092 ??				    % 1
CM:48004093 ??				    % 1
CM:48004094 ??				    % 1
CM:48004095 ??				    % 1
CM:48004096 ??				    % 1
CM:48004097 ??				    % 1
CM:48004098 ??				    % 1
CM:48004099 ??				    % 1
CM:4800409A ??				    % 1
CM:4800409B ??				    % 1
CM:4800409C ??				    % 1
CM:4800409D ??				    % 1
CM:4800409E ??				    % 1
CM:4800409F ??				    % 1
CM:480040A0 ??				    % 1
CM:480040A1 ??				    % 1
CM:480040A2 ??				    % 1
CM:480040A3 ??				    % 1
CM:480040A4 ??				    % 1
CM:480040A5 ??				    % 1
CM:480040A6 ??				    % 1
CM:480040A7 ??				    % 1
CM:480040A8 ??				    % 1
CM:480040A9 ??				    % 1
CM:480040AA ??				    % 1
CM:480040AB ??				    % 1
CM:480040AC ??				    % 1
CM:480040AD ??				    % 1
CM:480040AE ??				    % 1
CM:480040AF ??				    % 1
CM:480040B0 ??				    % 1
CM:480040B1 ??				    % 1
CM:480040B2 ??				    % 1
CM:480040B3 ??				    % 1
CM:480040B4 ??				    % 1
CM:480040B5 ??				    % 1
CM:480040B6 ??				    % 1
CM:480040B7 ??				    % 1
CM:480040B8 ??				    % 1
CM:480040B9 ??				    % 1
CM:480040BA ??				    % 1
CM:480040BB ??				    % 1
CM:480040BC ??				    % 1
CM:480040BD ??				    % 1
CM:480040BE ??				    % 1
CM:480040BF ??				    % 1
CM:480040C0 ??				    % 1
CM:480040C1 ??				    % 1
CM:480040C2 ??				    % 1
CM:480040C3 ??				    % 1
CM:480040C4 ??				    % 1
CM:480040C5 ??				    % 1
CM:480040C6 ??				    % 1
CM:480040C7 ??				    % 1
CM:480040C8 ??				    % 1
CM:480040C9 ??				    % 1
CM:480040CA ??				    % 1
CM:480040CB ??				    % 1
CM:480040CC ??				    % 1
CM:480040CD ??				    % 1
CM:480040CE ??				    % 1
CM:480040CF ??				    % 1
CM:480040D0 ??				    % 1
CM:480040D1 ??				    % 1
CM:480040D2 ??				    % 1
CM:480040D3 ??				    % 1
CM:480040D4 ??				    % 1
CM:480040D5 ??				    % 1
CM:480040D6 ??				    % 1
CM:480040D7 ??				    % 1
CM:480040D8 ??				    % 1
CM:480040D9 ??				    % 1
CM:480040DA ??				    % 1
CM:480040DB ??				    % 1
CM:480040DC ??				    % 1
CM:480040DD ??				    % 1
CM:480040DE ??				    % 1
CM:480040DF ??				    % 1
CM:480040E0 ??				    % 1
CM:480040E1 ??				    % 1
CM:480040E2 ??				    % 1
CM:480040E3 ??				    % 1
CM:480040E4 ??				    % 1
CM:480040E5 ??				    % 1
CM:480040E6 ??				    % 1
CM:480040E7 ??				    % 1
CM:480040E8 ??				    % 1
CM:480040E9 ??				    % 1
CM:480040EA ??				    % 1
CM:480040EB ??				    % 1
CM:480040EC ??				    % 1
CM:480040ED ??				    % 1
CM:480040EE ??				    % 1
CM:480040EF ??				    % 1
CM:480040F0 ??				    % 1
CM:480040F1 ??				    % 1
CM:480040F2 ??				    % 1
CM:480040F3 ??				    % 1
CM:480040F4 ??				    % 1
CM:480040F5 ??				    % 1
CM:480040F6 ??				    % 1
CM:480040F7 ??				    % 1
CM:480040F8 ??				    % 1
CM:480040F9 ??				    % 1
CM:480040FA ??				    % 1
CM:480040FB ??				    % 1
CM:480040FC ??				    % 1
CM:480040FD ??				    % 1
CM:480040FE ??				    % 1
CM:480040FF ??				    % 1
CM:48004100 ??				    % 1
CM:48004101 ??				    % 1
CM:48004102 ??				    % 1
CM:48004103 ??				    % 1
CM:48004104 ??				    % 1
CM:48004105 ??				    % 1
CM:48004106 ??				    % 1
CM:48004107 ??				    % 1
CM:48004108 ??				    % 1
CM:48004109 ??				    % 1
CM:4800410A ??				    % 1
CM:4800410B ??				    % 1
CM:4800410C ??				    % 1
CM:4800410D ??				    % 1
CM:4800410E ??				    % 1
CM:4800410F ??				    % 1
CM:48004110 ??				    % 1
CM:48004111 ??				    % 1
CM:48004112 ??				    % 1
CM:48004113 ??				    % 1
CM:48004114 ??				    % 1
CM:48004115 ??				    % 1
CM:48004116 ??				    % 1
CM:48004117 ??				    % 1
CM:48004118 ??				    % 1
CM:48004119 ??				    % 1
CM:4800411A ??				    % 1
CM:4800411B ??				    % 1
CM:4800411C ??				    % 1
CM:4800411D ??				    % 1
CM:4800411E ??				    % 1
CM:4800411F ??				    % 1
CM:48004120 ??				    % 1
CM:48004121 ??				    % 1
CM:48004122 ??				    % 1
CM:48004123 ??				    % 1
CM:48004124 ??				    % 1
CM:48004125 ??				    % 1
CM:48004126 ??				    % 1
CM:48004127 ??				    % 1
CM:48004128 ??				    % 1
CM:48004129 ??				    % 1
CM:4800412A ??				    % 1
CM:4800412B ??				    % 1
CM:4800412C ??				    % 1
CM:4800412D ??				    % 1
CM:4800412E ??				    % 1
CM:4800412F ??				    % 1
CM:48004130 ??				    % 1
CM:48004131 ??				    % 1
CM:48004132 ??				    % 1
CM:48004133 ??				    % 1
CM:48004134 ??				    % 1
CM:48004135 ??				    % 1
CM:48004136 ??				    % 1
CM:48004137 ??				    % 1
CM:48004138 ??				    % 1
CM:48004139 ??				    % 1
CM:4800413A ??				    % 1
CM:4800413B ??				    % 1
CM:4800413C ??				    % 1
CM:4800413D ??				    % 1
CM:4800413E ??				    % 1
CM:4800413F ??				    % 1
CM:48004140 ??				    % 1
CM:48004141 ??				    % 1
CM:48004142 ??				    % 1
CM:48004143 ??				    % 1
CM:48004144 ??				    % 1
CM:48004145 ??				    % 1
CM:48004146 ??				    % 1
CM:48004147 ??				    % 1
CM:48004148 ??				    % 1
CM:48004149 ??				    % 1
CM:4800414A ??				    % 1
CM:4800414B ??				    % 1
CM:4800414C ??				    % 1
CM:4800414D ??				    % 1
CM:4800414E ??				    % 1
CM:4800414F ??				    % 1
CM:48004150 ??				    % 1
CM:48004151 ??				    % 1
CM:48004152 ??				    % 1
CM:48004153 ??				    % 1
CM:48004154 ??				    % 1
CM:48004155 ??				    % 1
CM:48004156 ??				    % 1
CM:48004157 ??				    % 1
CM:48004158 ??				    % 1
CM:48004159 ??				    % 1
CM:4800415A ??				    % 1
CM:4800415B ??				    % 1
CM:4800415C ??				    % 1
CM:4800415D ??				    % 1
CM:4800415E ??				    % 1
CM:4800415F ??				    % 1
CM:48004160 ??				    % 1
CM:48004161 ??				    % 1
CM:48004162 ??				    % 1
CM:48004163 ??				    % 1
CM:48004164 ??				    % 1
CM:48004165 ??				    % 1
CM:48004166 ??				    % 1
CM:48004167 ??				    % 1
CM:48004168 ??				    % 1
CM:48004169 ??				    % 1
CM:4800416A ??				    % 1
CM:4800416B ??				    % 1
CM:4800416C ??				    % 1
CM:4800416D ??				    % 1
CM:4800416E ??				    % 1
CM:4800416F ??				    % 1
CM:48004170 ??				    % 1
CM:48004171 ??				    % 1
CM:48004172 ??				    % 1
CM:48004173 ??				    % 1
CM:48004174 ??				    % 1
CM:48004175 ??				    % 1
CM:48004176 ??				    % 1
CM:48004177 ??				    % 1
CM:48004178 ??				    % 1
CM:48004179 ??				    % 1
CM:4800417A ??				    % 1
CM:4800417B ??				    % 1
CM:4800417C ??				    % 1
CM:4800417D ??				    % 1
CM:4800417E ??				    % 1
CM:4800417F ??				    % 1
CM:48004180 ??				    % 1
CM:48004181 ??				    % 1
CM:48004182 ??				    % 1
CM:48004183 ??				    % 1
CM:48004184 ??				    % 1
CM:48004185 ??				    % 1
CM:48004186 ??				    % 1
CM:48004187 ??				    % 1
CM:48004188 ??				    % 1
CM:48004189 ??				    % 1
CM:4800418A ??				    % 1
CM:4800418B ??				    % 1
CM:4800418C ??				    % 1
CM:4800418D ??				    % 1
CM:4800418E ??				    % 1
CM:4800418F ??				    % 1
CM:48004190 ??				    % 1
CM:48004191 ??				    % 1
CM:48004192 ??				    % 1
CM:48004193 ??				    % 1
CM:48004194 ??				    % 1
CM:48004195 ??				    % 1
CM:48004196 ??				    % 1
CM:48004197 ??				    % 1
CM:48004198 ??				    % 1
CM:48004199 ??				    % 1
CM:4800419A ??				    % 1
CM:4800419B ??				    % 1
CM:4800419C ??				    % 1
CM:4800419D ??				    % 1
CM:4800419E ??				    % 1
CM:4800419F ??				    % 1
CM:480041A0 ??				    % 1
CM:480041A1 ??				    % 1
CM:480041A2 ??				    % 1
CM:480041A3 ??				    % 1
CM:480041A4 ??				    % 1
CM:480041A5 ??				    % 1
CM:480041A6 ??				    % 1
CM:480041A7 ??				    % 1
CM:480041A8 ??				    % 1
CM:480041A9 ??				    % 1
CM:480041AA ??				    % 1
CM:480041AB ??				    % 1
CM:480041AC ??				    % 1
CM:480041AD ??				    % 1
CM:480041AE ??				    % 1
CM:480041AF ??				    % 1
CM:480041B0 ??				    % 1
CM:480041B1 ??				    % 1
CM:480041B2 ??				    % 1
CM:480041B3 ??				    % 1
CM:480041B4 ??				    % 1
CM:480041B5 ??				    % 1
CM:480041B6 ??				    % 1
CM:480041B7 ??				    % 1
CM:480041B8 ??				    % 1
CM:480041B9 ??				    % 1
CM:480041BA ??				    % 1
CM:480041BB ??				    % 1
CM:480041BC ??				    % 1
CM:480041BD ??				    % 1
CM:480041BE ??				    % 1
CM:480041BF ??				    % 1
CM:480041C0 ??				    % 1
CM:480041C1 ??				    % 1
CM:480041C2 ??				    % 1
CM:480041C3 ??				    % 1
CM:480041C4 ??				    % 1
CM:480041C5 ??				    % 1
CM:480041C6 ??				    % 1
CM:480041C7 ??				    % 1
CM:480041C8 ??				    % 1
CM:480041C9 ??				    % 1
CM:480041CA ??				    % 1
CM:480041CB ??				    % 1
CM:480041CC ??				    % 1
CM:480041CD ??				    % 1
CM:480041CE ??				    % 1
CM:480041CF ??				    % 1
CM:480041D0 ??				    % 1
CM:480041D1 ??				    % 1
CM:480041D2 ??				    % 1
CM:480041D3 ??				    % 1
CM:480041D4 ??				    % 1
CM:480041D5 ??				    % 1
CM:480041D6 ??				    % 1
CM:480041D7 ??				    % 1
CM:480041D8 ??				    % 1
CM:480041D9 ??				    % 1
CM:480041DA ??				    % 1
CM:480041DB ??				    % 1
CM:480041DC ??				    % 1
CM:480041DD ??				    % 1
CM:480041DE ??				    % 1
CM:480041DF ??				    % 1
CM:480041E0 ??				    % 1
CM:480041E1 ??				    % 1
CM:480041E2 ??				    % 1
CM:480041E3 ??				    % 1
CM:480041E4 ??				    % 1
CM:480041E5 ??				    % 1
CM:480041E6 ??				    % 1
CM:480041E7 ??				    % 1
CM:480041E8 ??				    % 1
CM:480041E9 ??				    % 1
CM:480041EA ??				    % 1
CM:480041EB ??				    % 1
CM:480041EC ??				    % 1
CM:480041ED ??				    % 1
CM:480041EE ??				    % 1
CM:480041EF ??				    % 1
CM:480041F0 ??				    % 1
CM:480041F1 ??				    % 1
CM:480041F2 ??				    % 1
CM:480041F3 ??				    % 1
CM:480041F4 ??				    % 1
CM:480041F5 ??				    % 1
CM:480041F6 ??				    % 1
CM:480041F7 ??				    % 1
CM:480041F8 ??				    % 1
CM:480041F9 ??				    % 1
CM:480041FA ??				    % 1
CM:480041FB ??				    % 1
CM:480041FC ??				    % 1
CM:480041FD ??				    % 1
CM:480041FE ??				    % 1
CM:480041FF ??				    % 1
CM:48004200 ??				    % 1
CM:48004201 ??				    % 1
CM:48004202 ??				    % 1
CM:48004203 ??				    % 1
CM:48004204 ??				    % 1
CM:48004205 ??				    % 1
CM:48004206 ??				    % 1
CM:48004207 ??				    % 1
CM:48004208 ??				    % 1
CM:48004209 ??				    % 1
CM:4800420A ??				    % 1
CM:4800420B ??				    % 1
CM:4800420C ??				    % 1
CM:4800420D ??				    % 1
CM:4800420E ??				    % 1
CM:4800420F ??				    % 1
CM:48004210 ??				    % 1
CM:48004211 ??				    % 1
CM:48004212 ??				    % 1
CM:48004213 ??				    % 1
CM:48004214 ??				    % 1
CM:48004215 ??				    % 1
CM:48004216 ??				    % 1
CM:48004217 ??				    % 1
CM:48004218 ??				    % 1
CM:48004219 ??				    % 1
CM:4800421A ??				    % 1
CM:4800421B ??				    % 1
CM:4800421C ??				    % 1
CM:4800421D ??				    % 1
CM:4800421E ??				    % 1
CM:4800421F ??				    % 1
CM:48004220 ??				    % 1
CM:48004221 ??				    % 1
CM:48004222 ??				    % 1
CM:48004223 ??				    % 1
CM:48004224 ??				    % 1
CM:48004225 ??				    % 1
CM:48004226 ??				    % 1
CM:48004227 ??				    % 1
CM:48004228 ??				    % 1
CM:48004229 ??				    % 1
CM:4800422A ??				    % 1
CM:4800422B ??				    % 1
CM:4800422C ??				    % 1
CM:4800422D ??				    % 1
CM:4800422E ??				    % 1
CM:4800422F ??				    % 1
CM:48004230 ??				    % 1
CM:48004231 ??				    % 1
CM:48004232 ??				    % 1
CM:48004233 ??				    % 1
CM:48004234 ??				    % 1
CM:48004235 ??				    % 1
CM:48004236 ??				    % 1
CM:48004237 ??				    % 1
CM:48004238 ??				    % 1
CM:48004239 ??				    % 1
CM:4800423A ??				    % 1
CM:4800423B ??				    % 1
CM:4800423C ??				    % 1
CM:4800423D ??				    % 1
CM:4800423E ??				    % 1
CM:4800423F ??				    % 1
CM:48004240 ??				    % 1
CM:48004241 ??				    % 1
CM:48004242 ??				    % 1
CM:48004243 ??				    % 1
CM:48004244 ??				    % 1
CM:48004245 ??				    % 1
CM:48004246 ??				    % 1
CM:48004247 ??				    % 1
CM:48004248 ??				    % 1
CM:48004249 ??				    % 1
CM:4800424A ??				    % 1
CM:4800424B ??				    % 1
CM:4800424C ??				    % 1
CM:4800424D ??				    % 1
CM:4800424E ??				    % 1
CM:4800424F ??				    % 1
CM:48004250 ??				    % 1
CM:48004251 ??				    % 1
CM:48004252 ??				    % 1
CM:48004253 ??				    % 1
CM:48004254 ??				    % 1
CM:48004255 ??				    % 1
CM:48004256 ??				    % 1
CM:48004257 ??				    % 1
CM:48004258 ??				    % 1
CM:48004259 ??				    % 1
CM:4800425A ??				    % 1
CM:4800425B ??				    % 1
CM:4800425C ??				    % 1
CM:4800425D ??				    % 1
CM:4800425E ??				    % 1
CM:4800425F ??				    % 1
CM:48004260 ??				    % 1
CM:48004261 ??				    % 1
CM:48004262 ??				    % 1
CM:48004263 ??				    % 1
CM:48004264 ??				    % 1
CM:48004265 ??				    % 1
CM:48004266 ??				    % 1
CM:48004267 ??				    % 1
CM:48004268 ??				    % 1
CM:48004269 ??				    % 1
CM:4800426A ??				    % 1
CM:4800426B ??				    % 1
CM:4800426C ??				    % 1
CM:4800426D ??				    % 1
CM:4800426E ??				    % 1
CM:4800426F ??				    % 1
CM:48004270 ??				    % 1
CM:48004271 ??				    % 1
CM:48004272 ??				    % 1
CM:48004273 ??				    % 1
CM:48004274 ??				    % 1
CM:48004275 ??				    % 1
CM:48004276 ??				    % 1
CM:48004277 ??				    % 1
CM:48004278 ??				    % 1
CM:48004279 ??				    % 1
CM:4800427A ??				    % 1
CM:4800427B ??				    % 1
CM:4800427C ??				    % 1
CM:4800427D ??				    % 1
CM:4800427E ??				    % 1
CM:4800427F ??				    % 1
CM:48004280 ??				    % 1
CM:48004281 ??				    % 1
CM:48004282 ??				    % 1
CM:48004283 ??				    % 1
CM:48004284 ??				    % 1
CM:48004285 ??				    % 1
CM:48004286 ??				    % 1
CM:48004287 ??				    % 1
CM:48004288 ??				    % 1
CM:48004289 ??				    % 1
CM:4800428A ??				    % 1
CM:4800428B ??				    % 1
CM:4800428C ??				    % 1
CM:4800428D ??				    % 1
CM:4800428E ??				    % 1
CM:4800428F ??				    % 1
CM:48004290 ??				    % 1
CM:48004291 ??				    % 1
CM:48004292 ??				    % 1
CM:48004293 ??				    % 1
CM:48004294 ??				    % 1
CM:48004295 ??				    % 1
CM:48004296 ??				    % 1
CM:48004297 ??				    % 1
CM:48004298 ??				    % 1
CM:48004299 ??				    % 1
CM:4800429A ??				    % 1
CM:4800429B ??				    % 1
CM:4800429C ??				    % 1
CM:4800429D ??				    % 1
CM:4800429E ??				    % 1
CM:4800429F ??				    % 1
CM:480042A0 ??				    % 1
CM:480042A1 ??				    % 1
CM:480042A2 ??				    % 1
CM:480042A3 ??				    % 1
CM:480042A4 ??				    % 1
CM:480042A5 ??				    % 1
CM:480042A6 ??				    % 1
CM:480042A7 ??				    % 1
CM:480042A8 ??				    % 1
CM:480042A9 ??				    % 1
CM:480042AA ??				    % 1
CM:480042AB ??				    % 1
CM:480042AC ??				    % 1
CM:480042AD ??				    % 1
CM:480042AE ??				    % 1
CM:480042AF ??				    % 1
CM:480042B0 ??				    % 1
CM:480042B1 ??				    % 1
CM:480042B2 ??				    % 1
CM:480042B3 ??				    % 1
CM:480042B4 ??				    % 1
CM:480042B5 ??				    % 1
CM:480042B6 ??				    % 1
CM:480042B7 ??				    % 1
CM:480042B8 ??				    % 1
CM:480042B9 ??				    % 1
CM:480042BA ??				    % 1
CM:480042BB ??				    % 1
CM:480042BC ??				    % 1
CM:480042BD ??				    % 1
CM:480042BE ??				    % 1
CM:480042BF ??				    % 1
CM:480042C0 ??				    % 1
CM:480042C1 ??				    % 1
CM:480042C2 ??				    % 1
CM:480042C3 ??				    % 1
CM:480042C4 ??				    % 1
CM:480042C5 ??				    % 1
CM:480042C6 ??				    % 1
CM:480042C7 ??				    % 1
CM:480042C8 ??				    % 1
CM:480042C9 ??				    % 1
CM:480042CA ??				    % 1
CM:480042CB ??				    % 1
CM:480042CC ??				    % 1
CM:480042CD ??				    % 1
CM:480042CE ??				    % 1
CM:480042CF ??				    % 1
CM:480042D0 ??				    % 1
CM:480042D1 ??				    % 1
CM:480042D2 ??				    % 1
CM:480042D3 ??				    % 1
CM:480042D4 ??				    % 1
CM:480042D5 ??				    % 1
CM:480042D6 ??				    % 1
CM:480042D7 ??				    % 1
CM:480042D8 ??				    % 1
CM:480042D9 ??				    % 1
CM:480042DA ??				    % 1
CM:480042DB ??				    % 1
CM:480042DC ??				    % 1
CM:480042DD ??				    % 1
CM:480042DE ??				    % 1
CM:480042DF ??				    % 1
CM:480042E0 ??				    % 1
CM:480042E1 ??				    % 1
CM:480042E2 ??				    % 1
CM:480042E3 ??				    % 1
CM:480042E4 ??				    % 1
CM:480042E5 ??				    % 1
CM:480042E6 ??				    % 1
CM:480042E7 ??				    % 1
CM:480042E8 ??				    % 1
CM:480042E9 ??				    % 1
CM:480042EA ??				    % 1
CM:480042EB ??				    % 1
CM:480042EC ??				    % 1
CM:480042ED ??				    % 1
CM:480042EE ??				    % 1
CM:480042EF ??				    % 1
CM:480042F0 ??				    % 1
CM:480042F1 ??				    % 1
CM:480042F2 ??				    % 1
CM:480042F3 ??				    % 1
CM:480042F4 ??				    % 1
CM:480042F5 ??				    % 1
CM:480042F6 ??				    % 1
CM:480042F7 ??				    % 1
CM:480042F8 ??				    % 1
CM:480042F9 ??				    % 1
CM:480042FA ??				    % 1
CM:480042FB ??				    % 1
CM:480042FC ??				    % 1
CM:480042FD ??				    % 1
CM:480042FE ??				    % 1
CM:480042FF ??				    % 1
CM:48004300 ??				    % 1
CM:48004301 ??				    % 1
CM:48004302 ??				    % 1
CM:48004303 ??				    % 1
CM:48004304 ??				    % 1
CM:48004305 ??				    % 1
CM:48004306 ??				    % 1
CM:48004307 ??				    % 1
CM:48004308 ??				    % 1
CM:48004309 ??				    % 1
CM:4800430A ??				    % 1
CM:4800430B ??				    % 1
CM:4800430C ??				    % 1
CM:4800430D ??				    % 1
CM:4800430E ??				    % 1
CM:4800430F ??				    % 1
CM:48004310 ??				    % 1
CM:48004311 ??				    % 1
CM:48004312 ??				    % 1
CM:48004313 ??				    % 1
CM:48004314 ??				    % 1
CM:48004315 ??				    % 1
CM:48004316 ??				    % 1
CM:48004317 ??				    % 1
CM:48004318 ??				    % 1
CM:48004319 ??				    % 1
CM:4800431A ??				    % 1
CM:4800431B ??				    % 1
CM:4800431C ??				    % 1
CM:4800431D ??				    % 1
CM:4800431E ??				    % 1
CM:4800431F ??				    % 1
CM:48004320 ??				    % 1
CM:48004321 ??				    % 1
CM:48004322 ??				    % 1
CM:48004323 ??				    % 1
CM:48004324 ??				    % 1
CM:48004325 ??				    % 1
CM:48004326 ??				    % 1
CM:48004327 ??				    % 1
CM:48004328 ??				    % 1
CM:48004329 ??				    % 1
CM:4800432A ??				    % 1
CM:4800432B ??				    % 1
CM:4800432C ??				    % 1
CM:4800432D ??				    % 1
CM:4800432E ??				    % 1
CM:4800432F ??				    % 1
CM:48004330 ??				    % 1
CM:48004331 ??				    % 1
CM:48004332 ??				    % 1
CM:48004333 ??				    % 1
CM:48004334 ??				    % 1
CM:48004335 ??				    % 1
CM:48004336 ??				    % 1
CM:48004337 ??				    % 1
CM:48004338 ??				    % 1
CM:48004339 ??				    % 1
CM:4800433A ??				    % 1
CM:4800433B ??				    % 1
CM:4800433C ??				    % 1
CM:4800433D ??				    % 1
CM:4800433E ??				    % 1
CM:4800433F ??				    % 1
CM:48004340 ??				    % 1
CM:48004341 ??				    % 1
CM:48004342 ??				    % 1
CM:48004343 ??				    % 1
CM:48004344 ??				    % 1
CM:48004345 ??				    % 1
CM:48004346 ??				    % 1
CM:48004347 ??				    % 1
CM:48004348 ??				    % 1
CM:48004349 ??				    % 1
CM:4800434A ??				    % 1
CM:4800434B ??				    % 1
CM:4800434C ??				    % 1
CM:4800434D ??				    % 1
CM:4800434E ??				    % 1
CM:4800434F ??				    % 1
CM:48004350 ??				    % 1
CM:48004351 ??				    % 1
CM:48004352 ??				    % 1
CM:48004353 ??				    % 1
CM:48004354 ??				    % 1
CM:48004355 ??				    % 1
CM:48004356 ??				    % 1
CM:48004357 ??				    % 1
CM:48004358 ??				    % 1
CM:48004359 ??				    % 1
CM:4800435A ??				    % 1
CM:4800435B ??				    % 1
CM:4800435C ??				    % 1
CM:4800435D ??				    % 1
CM:4800435E ??				    % 1
CM:4800435F ??				    % 1
CM:48004360 ??				    % 1
CM:48004361 ??				    % 1
CM:48004362 ??				    % 1
CM:48004363 ??				    % 1
CM:48004364 ??				    % 1
CM:48004365 ??				    % 1
CM:48004366 ??				    % 1
CM:48004367 ??				    % 1
CM:48004368 ??				    % 1
CM:48004369 ??				    % 1
CM:4800436A ??				    % 1
CM:4800436B ??				    % 1
CM:4800436C ??				    % 1
CM:4800436D ??				    % 1
CM:4800436E ??				    % 1
CM:4800436F ??				    % 1
CM:48004370 ??				    % 1
CM:48004371 ??				    % 1
CM:48004372 ??				    % 1
CM:48004373 ??				    % 1
CM:48004374 ??				    % 1
CM:48004375 ??				    % 1
CM:48004376 ??				    % 1
CM:48004377 ??				    % 1
CM:48004378 ??				    % 1
CM:48004379 ??				    % 1
CM:4800437A ??				    % 1
CM:4800437B ??				    % 1
CM:4800437C ??				    % 1
CM:4800437D ??				    % 1
CM:4800437E ??				    % 1
CM:4800437F ??				    % 1
CM:48004380 ??				    % 1
CM:48004381 ??				    % 1
CM:48004382 ??				    % 1
CM:48004383 ??				    % 1
CM:48004384 ??				    % 1
CM:48004385 ??				    % 1
CM:48004386 ??				    % 1
CM:48004387 ??				    % 1
CM:48004388 ??				    % 1
CM:48004389 ??				    % 1
CM:4800438A ??				    % 1
CM:4800438B ??				    % 1
CM:4800438C ??				    % 1
CM:4800438D ??				    % 1
CM:4800438E ??				    % 1
CM:4800438F ??				    % 1
CM:48004390 ??				    % 1
CM:48004391 ??				    % 1
CM:48004392 ??				    % 1
CM:48004393 ??				    % 1
CM:48004394 ??				    % 1
CM:48004395 ??				    % 1
CM:48004396 ??				    % 1
CM:48004397 ??				    % 1
CM:48004398 ??				    % 1
CM:48004399 ??				    % 1
CM:4800439A ??				    % 1
CM:4800439B ??				    % 1
CM:4800439C ??				    % 1
CM:4800439D ??				    % 1
CM:4800439E ??				    % 1
CM:4800439F ??				    % 1
CM:480043A0 ??				    % 1
CM:480043A1 ??				    % 1
CM:480043A2 ??				    % 1
CM:480043A3 ??				    % 1
CM:480043A4 ??				    % 1
CM:480043A5 ??				    % 1
CM:480043A6 ??				    % 1
CM:480043A7 ??				    % 1
CM:480043A8 ??				    % 1
CM:480043A9 ??				    % 1
CM:480043AA ??				    % 1
CM:480043AB ??				    % 1
CM:480043AC ??				    % 1
CM:480043AD ??				    % 1
CM:480043AE ??				    % 1
CM:480043AF ??				    % 1
CM:480043B0 ??				    % 1
CM:480043B1 ??				    % 1
CM:480043B2 ??				    % 1
CM:480043B3 ??				    % 1
CM:480043B4 ??				    % 1
CM:480043B5 ??				    % 1
CM:480043B6 ??				    % 1
CM:480043B7 ??				    % 1
CM:480043B8 ??				    % 1
CM:480043B9 ??				    % 1
CM:480043BA ??				    % 1
CM:480043BB ??				    % 1
CM:480043BC ??				    % 1
CM:480043BD ??				    % 1
CM:480043BE ??				    % 1
CM:480043BF ??				    % 1
CM:480043C0 ??				    % 1
CM:480043C1 ??				    % 1
CM:480043C2 ??				    % 1
CM:480043C3 ??				    % 1
CM:480043C4 ??				    % 1
CM:480043C5 ??				    % 1
CM:480043C6 ??				    % 1
CM:480043C7 ??				    % 1
CM:480043C8 ??				    % 1
CM:480043C9 ??				    % 1
CM:480043CA ??				    % 1
CM:480043CB ??				    % 1
CM:480043CC ??				    % 1
CM:480043CD ??				    % 1
CM:480043CE ??				    % 1
CM:480043CF ??				    % 1
CM:480043D0 ??				    % 1
CM:480043D1 ??				    % 1
CM:480043D2 ??				    % 1
CM:480043D3 ??				    % 1
CM:480043D4 ??				    % 1
CM:480043D5 ??				    % 1
CM:480043D6 ??				    % 1
CM:480043D7 ??				    % 1
CM:480043D8 ??				    % 1
CM:480043D9 ??				    % 1
CM:480043DA ??				    % 1
CM:480043DB ??				    % 1
CM:480043DC ??				    % 1
CM:480043DD ??				    % 1
CM:480043DE ??				    % 1
CM:480043DF ??				    % 1
CM:480043E0 ??				    % 1
CM:480043E1 ??				    % 1
CM:480043E2 ??				    % 1
CM:480043E3 ??				    % 1
CM:480043E4 ??				    % 1
CM:480043E5 ??				    % 1
CM:480043E6 ??				    % 1
CM:480043E7 ??				    % 1
CM:480043E8 ??				    % 1
CM:480043E9 ??				    % 1
CM:480043EA ??				    % 1
CM:480043EB ??				    % 1
CM:480043EC ??				    % 1
CM:480043ED ??				    % 1
CM:480043EE ??				    % 1
CM:480043EF ??				    % 1
CM:480043F0 ??				    % 1
CM:480043F1 ??				    % 1
CM:480043F2 ??				    % 1
CM:480043F3 ??				    % 1
CM:480043F4 ??				    % 1
CM:480043F5 ??				    % 1
CM:480043F6 ??				    % 1
CM:480043F7 ??				    % 1
CM:480043F8 ??				    % 1
CM:480043F9 ??				    % 1
CM:480043FA ??				    % 1
CM:480043FB ??				    % 1
CM:480043FC ??				    % 1
CM:480043FD ??				    % 1
CM:480043FE ??				    % 1
CM:480043FF ??				    % 1
CM:48004400 ??				    % 1
CM:48004401 ??				    % 1
CM:48004402 ??				    % 1
CM:48004403 ??				    % 1
CM:48004404 ??				    % 1
CM:48004405 ??				    % 1
CM:48004406 ??				    % 1
CM:48004407 ??				    % 1
CM:48004408 ??				    % 1
CM:48004409 ??				    % 1
CM:4800440A ??				    % 1
CM:4800440B ??				    % 1
CM:4800440C ??				    % 1
CM:4800440D ??				    % 1
CM:4800440E ??				    % 1
CM:4800440F ??				    % 1
CM:48004410 ??				    % 1
CM:48004411 ??				    % 1
CM:48004412 ??				    % 1
CM:48004413 ??				    % 1
CM:48004414 ??				    % 1
CM:48004415 ??				    % 1
CM:48004416 ??				    % 1
CM:48004417 ??				    % 1
CM:48004418 ??				    % 1
CM:48004419 ??				    % 1
CM:4800441A ??				    % 1
CM:4800441B ??				    % 1
CM:4800441C ??				    % 1
CM:4800441D ??				    % 1
CM:4800441E ??				    % 1
CM:4800441F ??				    % 1
CM:48004420 ??				    % 1
CM:48004421 ??				    % 1
CM:48004422 ??				    % 1
CM:48004423 ??				    % 1
CM:48004424 ??				    % 1
CM:48004425 ??				    % 1
CM:48004426 ??				    % 1
CM:48004427 ??				    % 1
CM:48004428 ??				    % 1
CM:48004429 ??				    % 1
CM:4800442A ??				    % 1
CM:4800442B ??				    % 1
CM:4800442C ??				    % 1
CM:4800442D ??				    % 1
CM:4800442E ??				    % 1
CM:4800442F ??				    % 1
CM:48004430 ??				    % 1
CM:48004431 ??				    % 1
CM:48004432 ??				    % 1
CM:48004433 ??				    % 1
CM:48004434 ??				    % 1
CM:48004435 ??				    % 1
CM:48004436 ??				    % 1
CM:48004437 ??				    % 1
CM:48004438 ??				    % 1
CM:48004439 ??				    % 1
CM:4800443A ??				    % 1
CM:4800443B ??				    % 1
CM:4800443C ??				    % 1
CM:4800443D ??				    % 1
CM:4800443E ??				    % 1
CM:4800443F ??				    % 1
CM:48004440 ??				    % 1
CM:48004441 ??				    % 1
CM:48004442 ??				    % 1
CM:48004443 ??				    % 1
CM:48004444 ??				    % 1
CM:48004445 ??				    % 1
CM:48004446 ??				    % 1
CM:48004447 ??				    % 1
CM:48004448 ??				    % 1
CM:48004449 ??				    % 1
CM:4800444A ??				    % 1
CM:4800444B ??				    % 1
CM:4800444C ??				    % 1
CM:4800444D ??				    % 1
CM:4800444E ??				    % 1
CM:4800444F ??				    % 1
CM:48004450 ??				    % 1
CM:48004451 ??				    % 1
CM:48004452 ??				    % 1
CM:48004453 ??				    % 1
CM:48004454 ??				    % 1
CM:48004455 ??				    % 1
CM:48004456 ??				    % 1
CM:48004457 ??				    % 1
CM:48004458 ??				    % 1
CM:48004459 ??				    % 1
CM:4800445A ??				    % 1
CM:4800445B ??				    % 1
CM:4800445C ??				    % 1
CM:4800445D ??				    % 1
CM:4800445E ??				    % 1
CM:4800445F ??				    % 1
CM:48004460 ??				    % 1
CM:48004461 ??				    % 1
CM:48004462 ??				    % 1
CM:48004463 ??				    % 1
CM:48004464 ??				    % 1
CM:48004465 ??				    % 1
CM:48004466 ??				    % 1
CM:48004467 ??				    % 1
CM:48004468 ??				    % 1
CM:48004469 ??				    % 1
CM:4800446A ??				    % 1
CM:4800446B ??				    % 1
CM:4800446C ??				    % 1
CM:4800446D ??				    % 1
CM:4800446E ??				    % 1
CM:4800446F ??				    % 1
CM:48004470 ??				    % 1
CM:48004471 ??				    % 1
CM:48004472 ??				    % 1
CM:48004473 ??				    % 1
CM:48004474 ??				    % 1
CM:48004475 ??				    % 1
CM:48004476 ??				    % 1
CM:48004477 ??				    % 1
CM:48004478 ??				    % 1
CM:48004479 ??				    % 1
CM:4800447A ??				    % 1
CM:4800447B ??				    % 1
CM:4800447C ??				    % 1
CM:4800447D ??				    % 1
CM:4800447E ??				    % 1
CM:4800447F ??				    % 1
CM:48004480 ??				    % 1
CM:48004481 ??				    % 1
CM:48004482 ??				    % 1
CM:48004483 ??				    % 1
CM:48004484 ??				    % 1
CM:48004485 ??				    % 1
CM:48004486 ??				    % 1
CM:48004487 ??				    % 1
CM:48004488 ??				    % 1
CM:48004489 ??				    % 1
CM:4800448A ??				    % 1
CM:4800448B ??				    % 1
CM:4800448C ??				    % 1
CM:4800448D ??				    % 1
CM:4800448E ??				    % 1
CM:4800448F ??				    % 1
CM:48004490 ??				    % 1
CM:48004491 ??				    % 1
CM:48004492 ??				    % 1
CM:48004493 ??				    % 1
CM:48004494 ??				    % 1
CM:48004495 ??				    % 1
CM:48004496 ??				    % 1
CM:48004497 ??				    % 1
CM:48004498 ??				    % 1
CM:48004499 ??				    % 1
CM:4800449A ??				    % 1
CM:4800449B ??				    % 1
CM:4800449C ??				    % 1
CM:4800449D ??				    % 1
CM:4800449E ??				    % 1
CM:4800449F ??				    % 1
CM:480044A0 ??				    % 1
CM:480044A1 ??				    % 1
CM:480044A2 ??				    % 1
CM:480044A3 ??				    % 1
CM:480044A4 ??				    % 1
CM:480044A5 ??				    % 1
CM:480044A6 ??				    % 1
CM:480044A7 ??				    % 1
CM:480044A8 ??				    % 1
CM:480044A9 ??				    % 1
CM:480044AA ??				    % 1
CM:480044AB ??				    % 1
CM:480044AC ??				    % 1
CM:480044AD ??				    % 1
CM:480044AE ??				    % 1
CM:480044AF ??				    % 1
CM:480044B0 ??				    % 1
CM:480044B1 ??				    % 1
CM:480044B2 ??				    % 1
CM:480044B3 ??				    % 1
CM:480044B4 ??				    % 1
CM:480044B5 ??				    % 1
CM:480044B6 ??				    % 1
CM:480044B7 ??				    % 1
CM:480044B8 ??				    % 1
CM:480044B9 ??				    % 1
CM:480044BA ??				    % 1
CM:480044BB ??				    % 1
CM:480044BC ??				    % 1
CM:480044BD ??				    % 1
CM:480044BE ??				    % 1
CM:480044BF ??				    % 1
CM:480044C0 ??				    % 1
CM:480044C1 ??				    % 1
CM:480044C2 ??				    % 1
CM:480044C3 ??				    % 1
CM:480044C4 ??				    % 1
CM:480044C5 ??				    % 1
CM:480044C6 ??				    % 1
CM:480044C7 ??				    % 1
CM:480044C8 ??				    % 1
CM:480044C9 ??				    % 1
CM:480044CA ??				    % 1
CM:480044CB ??				    % 1
CM:480044CC ??				    % 1
CM:480044CD ??				    % 1
CM:480044CE ??				    % 1
CM:480044CF ??				    % 1
CM:480044D0 ??				    % 1
CM:480044D1 ??				    % 1
CM:480044D2 ??				    % 1
CM:480044D3 ??				    % 1
CM:480044D4 ??				    % 1
CM:480044D5 ??				    % 1
CM:480044D6 ??				    % 1
CM:480044D7 ??				    % 1
CM:480044D8 ??				    % 1
CM:480044D9 ??				    % 1
CM:480044DA ??				    % 1
CM:480044DB ??				    % 1
CM:480044DC ??				    % 1
CM:480044DD ??				    % 1
CM:480044DE ??				    % 1
CM:480044DF ??				    % 1
CM:480044E0 ??				    % 1
CM:480044E1 ??				    % 1
CM:480044E2 ??				    % 1
CM:480044E3 ??				    % 1
CM:480044E4 ??				    % 1
CM:480044E5 ??				    % 1
CM:480044E6 ??				    % 1
CM:480044E7 ??				    % 1
CM:480044E8 ??				    % 1
CM:480044E9 ??				    % 1
CM:480044EA ??				    % 1
CM:480044EB ??				    % 1
CM:480044EC ??				    % 1
CM:480044ED ??				    % 1
CM:480044EE ??				    % 1
CM:480044EF ??				    % 1
CM:480044F0 ??				    % 1
CM:480044F1 ??				    % 1
CM:480044F2 ??				    % 1
CM:480044F3 ??				    % 1
CM:480044F4 ??				    % 1
CM:480044F5 ??				    % 1
CM:480044F6 ??				    % 1
CM:480044F7 ??				    % 1
CM:480044F8 ??				    % 1
CM:480044F9 ??				    % 1
CM:480044FA ??				    % 1
CM:480044FB ??				    % 1
CM:480044FC ??				    % 1
CM:480044FD ??				    % 1
CM:480044FE ??				    % 1
CM:480044FF ??				    % 1
CM:48004500 ??				    % 1
CM:48004501 ??				    % 1
CM:48004502 ??				    % 1
CM:48004503 ??				    % 1
CM:48004504 ??				    % 1
CM:48004505 ??				    % 1
CM:48004506 ??				    % 1
CM:48004507 ??				    % 1
CM:48004508 ??				    % 1
CM:48004509 ??				    % 1
CM:4800450A ??				    % 1
CM:4800450B ??				    % 1
CM:4800450C ??				    % 1
CM:4800450D ??				    % 1
CM:4800450E ??				    % 1
CM:4800450F ??				    % 1
CM:48004510 ??				    % 1
CM:48004511 ??				    % 1
CM:48004512 ??				    % 1
CM:48004513 ??				    % 1
CM:48004514 ??				    % 1
CM:48004515 ??				    % 1
CM:48004516 ??				    % 1
CM:48004517 ??				    % 1
CM:48004518 ??				    % 1
CM:48004519 ??				    % 1
CM:4800451A ??				    % 1
CM:4800451B ??				    % 1
CM:4800451C ??				    % 1
CM:4800451D ??				    % 1
CM:4800451E ??				    % 1
CM:4800451F ??				    % 1
CM:48004520 ??				    % 1
CM:48004521 ??				    % 1
CM:48004522 ??				    % 1
CM:48004523 ??				    % 1
CM:48004524 ??				    % 1
CM:48004525 ??				    % 1
CM:48004526 ??				    % 1
CM:48004527 ??				    % 1
CM:48004528 ??				    % 1
CM:48004529 ??				    % 1
CM:4800452A ??				    % 1
CM:4800452B ??				    % 1
CM:4800452C ??				    % 1
CM:4800452D ??				    % 1
CM:4800452E ??				    % 1
CM:4800452F ??				    % 1
CM:48004530 ??				    % 1
CM:48004531 ??				    % 1
CM:48004532 ??				    % 1
CM:48004533 ??				    % 1
CM:48004534 ??				    % 1
CM:48004535 ??				    % 1
CM:48004536 ??				    % 1
CM:48004537 ??				    % 1
CM:48004538 ??				    % 1
CM:48004539 ??				    % 1
CM:4800453A ??				    % 1
CM:4800453B ??				    % 1
CM:4800453C ??				    % 1
CM:4800453D ??				    % 1
CM:4800453E ??				    % 1
CM:4800453F ??				    % 1
CM:48004540 ??				    % 1
CM:48004541 ??				    % 1
CM:48004542 ??				    % 1
CM:48004543 ??				    % 1
CM:48004544 ??				    % 1
CM:48004545 ??				    % 1
CM:48004546 ??				    % 1
CM:48004547 ??				    % 1
CM:48004548 ??				    % 1
CM:48004549 ??				    % 1
CM:4800454A ??				    % 1
CM:4800454B ??				    % 1
CM:4800454C ??				    % 1
CM:4800454D ??				    % 1
CM:4800454E ??				    % 1
CM:4800454F ??				    % 1
CM:48004550 ??				    % 1
CM:48004551 ??				    % 1
CM:48004552 ??				    % 1
CM:48004553 ??				    % 1
CM:48004554 ??				    % 1
CM:48004555 ??				    % 1
CM:48004556 ??				    % 1
CM:48004557 ??				    % 1
CM:48004558 ??				    % 1
CM:48004559 ??				    % 1
CM:4800455A ??				    % 1
CM:4800455B ??				    % 1
CM:4800455C ??				    % 1
CM:4800455D ??				    % 1
CM:4800455E ??				    % 1
CM:4800455F ??				    % 1
CM:48004560 ??				    % 1
CM:48004561 ??				    % 1
CM:48004562 ??				    % 1
CM:48004563 ??				    % 1
CM:48004564 ??				    % 1
CM:48004565 ??				    % 1
CM:48004566 ??				    % 1
CM:48004567 ??				    % 1
CM:48004568 ??				    % 1
CM:48004569 ??				    % 1
CM:4800456A ??				    % 1
CM:4800456B ??				    % 1
CM:4800456C ??				    % 1
CM:4800456D ??				    % 1
CM:4800456E ??				    % 1
CM:4800456F ??				    % 1
CM:48004570 ??				    % 1
CM:48004571 ??				    % 1
CM:48004572 ??				    % 1
CM:48004573 ??				    % 1
CM:48004574 ??				    % 1
CM:48004575 ??				    % 1
CM:48004576 ??				    % 1
CM:48004577 ??				    % 1
CM:48004578 ??				    % 1
CM:48004579 ??				    % 1
CM:4800457A ??				    % 1
CM:4800457B ??				    % 1
CM:4800457C ??				    % 1
CM:4800457D ??				    % 1
CM:4800457E ??				    % 1
CM:4800457F ??				    % 1
CM:48004580 ??				    % 1
CM:48004581 ??				    % 1
CM:48004582 ??				    % 1
CM:48004583 ??				    % 1
CM:48004584 ??				    % 1
CM:48004585 ??				    % 1
CM:48004586 ??				    % 1
CM:48004587 ??				    % 1
CM:48004588 ??				    % 1
CM:48004589 ??				    % 1
CM:4800458A ??				    % 1
CM:4800458B ??				    % 1
CM:4800458C ??				    % 1
CM:4800458D ??				    % 1
CM:4800458E ??				    % 1
CM:4800458F ??				    % 1
CM:48004590 ??				    % 1
CM:48004591 ??				    % 1
CM:48004592 ??				    % 1
CM:48004593 ??				    % 1
CM:48004594 ??				    % 1
CM:48004595 ??				    % 1
CM:48004596 ??				    % 1
CM:48004597 ??				    % 1
CM:48004598 ??				    % 1
CM:48004599 ??				    % 1
CM:4800459A ??				    % 1
CM:4800459B ??				    % 1
CM:4800459C ??				    % 1
CM:4800459D ??				    % 1
CM:4800459E ??				    % 1
CM:4800459F ??				    % 1
CM:480045A0 ??				    % 1
CM:480045A1 ??				    % 1
CM:480045A2 ??				    % 1
CM:480045A3 ??				    % 1
CM:480045A4 ??				    % 1
CM:480045A5 ??				    % 1
CM:480045A6 ??				    % 1
CM:480045A7 ??				    % 1
CM:480045A8 ??				    % 1
CM:480045A9 ??				    % 1
CM:480045AA ??				    % 1
CM:480045AB ??				    % 1
CM:480045AC ??				    % 1
CM:480045AD ??				    % 1
CM:480045AE ??				    % 1
CM:480045AF ??				    % 1
CM:480045B0 ??				    % 1
CM:480045B1 ??				    % 1
CM:480045B2 ??				    % 1
CM:480045B3 ??				    % 1
CM:480045B4 ??				    % 1
CM:480045B5 ??				    % 1
CM:480045B6 ??				    % 1
CM:480045B7 ??				    % 1
CM:480045B8 ??				    % 1
CM:480045B9 ??				    % 1
CM:480045BA ??				    % 1
CM:480045BB ??				    % 1
CM:480045BC ??				    % 1
CM:480045BD ??				    % 1
CM:480045BE ??				    % 1
CM:480045BF ??				    % 1
CM:480045C0 ??				    % 1
CM:480045C1 ??				    % 1
CM:480045C2 ??				    % 1
CM:480045C3 ??				    % 1
CM:480045C4 ??				    % 1
CM:480045C5 ??				    % 1
CM:480045C6 ??				    % 1
CM:480045C7 ??				    % 1
CM:480045C8 ??				    % 1
CM:480045C9 ??				    % 1
CM:480045CA ??				    % 1
CM:480045CB ??				    % 1
CM:480045CC ??				    % 1
CM:480045CD ??				    % 1
CM:480045CE ??				    % 1
CM:480045CF ??				    % 1
CM:480045D0 ??				    % 1
CM:480045D1 ??				    % 1
CM:480045D2 ??				    % 1
CM:480045D3 ??				    % 1
CM:480045D4 ??				    % 1
CM:480045D5 ??				    % 1
CM:480045D6 ??				    % 1
CM:480045D7 ??				    % 1
CM:480045D8 ??				    % 1
CM:480045D9 ??				    % 1
CM:480045DA ??				    % 1
CM:480045DB ??				    % 1
CM:480045DC ??				    % 1
CM:480045DD ??				    % 1
CM:480045DE ??				    % 1
CM:480045DF ??				    % 1
CM:480045E0 ??				    % 1
CM:480045E1 ??				    % 1
CM:480045E2 ??				    % 1
CM:480045E3 ??				    % 1
CM:480045E4 ??				    % 1
CM:480045E5 ??				    % 1
CM:480045E6 ??				    % 1
CM:480045E7 ??				    % 1
CM:480045E8 ??				    % 1
CM:480045E9 ??				    % 1
CM:480045EA ??				    % 1
CM:480045EB ??				    % 1
CM:480045EC ??				    % 1
CM:480045ED ??				    % 1
CM:480045EE ??				    % 1
CM:480045EF ??				    % 1
CM:480045F0 ??				    % 1
CM:480045F1 ??				    % 1
CM:480045F2 ??				    % 1
CM:480045F3 ??				    % 1
CM:480045F4 ??				    % 1
CM:480045F5 ??				    % 1
CM:480045F6 ??				    % 1
CM:480045F7 ??				    % 1
CM:480045F8 ??				    % 1
CM:480045F9 ??				    % 1
CM:480045FA ??				    % 1
CM:480045FB ??				    % 1
CM:480045FC ??				    % 1
CM:480045FD ??				    % 1
CM:480045FE ??				    % 1
CM:480045FF ??				    % 1
CM:48004600 ??				    % 1
CM:48004601 ??				    % 1
CM:48004602 ??				    % 1
CM:48004603 ??				    % 1
CM:48004604 ??				    % 1
CM:48004605 ??				    % 1
CM:48004606 ??				    % 1
CM:48004607 ??				    % 1
CM:48004608 ??				    % 1
CM:48004609 ??				    % 1
CM:4800460A ??				    % 1
CM:4800460B ??				    % 1
CM:4800460C ??				    % 1
CM:4800460D ??				    % 1
CM:4800460E ??				    % 1
CM:4800460F ??				    % 1
CM:48004610 ??				    % 1
CM:48004611 ??				    % 1
CM:48004612 ??				    % 1
CM:48004613 ??				    % 1
CM:48004614 ??				    % 1
CM:48004615 ??				    % 1
CM:48004616 ??				    % 1
CM:48004617 ??				    % 1
CM:48004618 ??				    % 1
CM:48004619 ??				    % 1
CM:4800461A ??				    % 1
CM:4800461B ??				    % 1
CM:4800461C ??				    % 1
CM:4800461D ??				    % 1
CM:4800461E ??				    % 1
CM:4800461F ??				    % 1
CM:48004620 ??				    % 1
CM:48004621 ??				    % 1
CM:48004622 ??				    % 1
CM:48004623 ??				    % 1
CM:48004624 ??				    % 1
CM:48004625 ??				    % 1
CM:48004626 ??				    % 1
CM:48004627 ??				    % 1
CM:48004628 ??				    % 1
CM:48004629 ??				    % 1
CM:4800462A ??				    % 1
CM:4800462B ??				    % 1
CM:4800462C ??				    % 1
CM:4800462D ??				    % 1
CM:4800462E ??				    % 1
CM:4800462F ??				    % 1
CM:48004630 ??				    % 1
CM:48004631 ??				    % 1
CM:48004632 ??				    % 1
CM:48004633 ??				    % 1
CM:48004634 ??				    % 1
CM:48004635 ??				    % 1
CM:48004636 ??				    % 1
CM:48004637 ??				    % 1
CM:48004638 ??				    % 1
CM:48004639 ??				    % 1
CM:4800463A ??				    % 1
CM:4800463B ??				    % 1
CM:4800463C ??				    % 1
CM:4800463D ??				    % 1
CM:4800463E ??				    % 1
CM:4800463F ??				    % 1
CM:48004640 ??				    % 1
CM:48004641 ??				    % 1
CM:48004642 ??				    % 1
CM:48004643 ??				    % 1
CM:48004644 ??				    % 1
CM:48004645 ??				    % 1
CM:48004646 ??				    % 1
CM:48004647 ??				    % 1
CM:48004648 ??				    % 1
CM:48004649 ??				    % 1
CM:4800464A ??				    % 1
CM:4800464B ??				    % 1
CM:4800464C ??				    % 1
CM:4800464D ??				    % 1
CM:4800464E ??				    % 1
CM:4800464F ??				    % 1
CM:48004650 ??				    % 1
CM:48004651 ??				    % 1
CM:48004652 ??				    % 1
CM:48004653 ??				    % 1
CM:48004654 ??				    % 1
CM:48004655 ??				    % 1
CM:48004656 ??				    % 1
CM:48004657 ??				    % 1
CM:48004658 ??				    % 1
CM:48004659 ??				    % 1
CM:4800465A ??				    % 1
CM:4800465B ??				    % 1
CM:4800465C ??				    % 1
CM:4800465D ??				    % 1
CM:4800465E ??				    % 1
CM:4800465F ??				    % 1
CM:48004660 ??				    % 1
CM:48004661 ??				    % 1
CM:48004662 ??				    % 1
CM:48004663 ??				    % 1
CM:48004664 ??				    % 1
CM:48004665 ??				    % 1
CM:48004666 ??				    % 1
CM:48004667 ??				    % 1
CM:48004668 ??				    % 1
CM:48004669 ??				    % 1
CM:4800466A ??				    % 1
CM:4800466B ??				    % 1
CM:4800466C ??				    % 1
CM:4800466D ??				    % 1
CM:4800466E ??				    % 1
CM:4800466F ??				    % 1
CM:48004670 ??				    % 1
CM:48004671 ??				    % 1
CM:48004672 ??				    % 1
CM:48004673 ??				    % 1
CM:48004674 ??				    % 1
CM:48004675 ??				    % 1
CM:48004676 ??				    % 1
CM:48004677 ??				    % 1
CM:48004678 ??				    % 1
CM:48004679 ??				    % 1
CM:4800467A ??				    % 1
CM:4800467B ??				    % 1
CM:4800467C ??				    % 1
CM:4800467D ??				    % 1
CM:4800467E ??				    % 1
CM:4800467F ??				    % 1
CM:48004680 ??				    % 1
CM:48004681 ??				    % 1
CM:48004682 ??				    % 1
CM:48004683 ??				    % 1
CM:48004684 ??				    % 1
CM:48004685 ??				    % 1
CM:48004686 ??				    % 1
CM:48004687 ??				    % 1
CM:48004688 ??				    % 1
CM:48004689 ??				    % 1
CM:4800468A ??				    % 1
CM:4800468B ??				    % 1
CM:4800468C ??				    % 1
CM:4800468D ??				    % 1
CM:4800468E ??				    % 1
CM:4800468F ??				    % 1
CM:48004690 ??				    % 1
CM:48004691 ??				    % 1
CM:48004692 ??				    % 1
CM:48004693 ??				    % 1
CM:48004694 ??				    % 1
CM:48004695 ??				    % 1
CM:48004696 ??				    % 1
CM:48004697 ??				    % 1
CM:48004698 ??				    % 1
CM:48004699 ??				    % 1
CM:4800469A ??				    % 1
CM:4800469B ??				    % 1
CM:4800469C ??				    % 1
CM:4800469D ??				    % 1
CM:4800469E ??				    % 1
CM:4800469F ??				    % 1
CM:480046A0 ??				    % 1
CM:480046A1 ??				    % 1
CM:480046A2 ??				    % 1
CM:480046A3 ??				    % 1
CM:480046A4 ??				    % 1
CM:480046A5 ??				    % 1
CM:480046A6 ??				    % 1
CM:480046A7 ??				    % 1
CM:480046A8 ??				    % 1
CM:480046A9 ??				    % 1
CM:480046AA ??				    % 1
CM:480046AB ??				    % 1
CM:480046AC ??				    % 1
CM:480046AD ??				    % 1
CM:480046AE ??				    % 1
CM:480046AF ??				    % 1
CM:480046B0 ??				    % 1
CM:480046B1 ??				    % 1
CM:480046B2 ??				    % 1
CM:480046B3 ??				    % 1
CM:480046B4 ??				    % 1
CM:480046B5 ??				    % 1
CM:480046B6 ??				    % 1
CM:480046B7 ??				    % 1
CM:480046B8 ??				    % 1
CM:480046B9 ??				    % 1
CM:480046BA ??				    % 1
CM:480046BB ??				    % 1
CM:480046BC ??				    % 1
CM:480046BD ??				    % 1
CM:480046BE ??				    % 1
CM:480046BF ??				    % 1
CM:480046C0 ??				    % 1
CM:480046C1 ??				    % 1
CM:480046C2 ??				    % 1
CM:480046C3 ??				    % 1
CM:480046C4 ??				    % 1
CM:480046C5 ??				    % 1
CM:480046C6 ??				    % 1
CM:480046C7 ??				    % 1
CM:480046C8 ??				    % 1
CM:480046C9 ??				    % 1
CM:480046CA ??				    % 1
CM:480046CB ??				    % 1
CM:480046CC ??				    % 1
CM:480046CD ??				    % 1
CM:480046CE ??				    % 1
CM:480046CF ??				    % 1
CM:480046D0 ??				    % 1
CM:480046D1 ??				    % 1
CM:480046D2 ??				    % 1
CM:480046D3 ??				    % 1
CM:480046D4 ??				    % 1
CM:480046D5 ??				    % 1
CM:480046D6 ??				    % 1
CM:480046D7 ??				    % 1
CM:480046D8 ??				    % 1
CM:480046D9 ??				    % 1
CM:480046DA ??				    % 1
CM:480046DB ??				    % 1
CM:480046DC ??				    % 1
CM:480046DD ??				    % 1
CM:480046DE ??				    % 1
CM:480046DF ??				    % 1
CM:480046E0 ??				    % 1
CM:480046E1 ??				    % 1
CM:480046E2 ??				    % 1
CM:480046E3 ??				    % 1
CM:480046E4 ??				    % 1
CM:480046E5 ??				    % 1
CM:480046E6 ??				    % 1
CM:480046E7 ??				    % 1
CM:480046E8 ??				    % 1
CM:480046E9 ??				    % 1
CM:480046EA ??				    % 1
CM:480046EB ??				    % 1
CM:480046EC ??				    % 1
CM:480046ED ??				    % 1
CM:480046EE ??				    % 1
CM:480046EF ??				    % 1
CM:480046F0 ??				    % 1
CM:480046F1 ??				    % 1
CM:480046F2 ??				    % 1
CM:480046F3 ??				    % 1
CM:480046F4 ??				    % 1
CM:480046F5 ??				    % 1
CM:480046F6 ??				    % 1
CM:480046F7 ??				    % 1
CM:480046F8 ??				    % 1
CM:480046F9 ??				    % 1
CM:480046FA ??				    % 1
CM:480046FB ??				    % 1
CM:480046FC ??				    % 1
CM:480046FD ??				    % 1
CM:480046FE ??				    % 1
CM:480046FF ??				    % 1
CM:48004700 ??				    % 1
CM:48004701 ??				    % 1
CM:48004702 ??				    % 1
CM:48004703 ??				    % 1
CM:48004704 ??				    % 1
CM:48004705 ??				    % 1
CM:48004706 ??				    % 1
CM:48004707 ??				    % 1
CM:48004708 ??				    % 1
CM:48004709 ??				    % 1
CM:4800470A ??				    % 1
CM:4800470B ??				    % 1
CM:4800470C ??				    % 1
CM:4800470D ??				    % 1
CM:4800470E ??				    % 1
CM:4800470F ??				    % 1
CM:48004710 ??				    % 1
CM:48004711 ??				    % 1
CM:48004712 ??				    % 1
CM:48004713 ??				    % 1
CM:48004714 ??				    % 1
CM:48004715 ??				    % 1
CM:48004716 ??				    % 1
CM:48004717 ??				    % 1
CM:48004718 ??				    % 1
CM:48004719 ??				    % 1
CM:4800471A ??				    % 1
CM:4800471B ??				    % 1
CM:4800471C ??				    % 1
CM:4800471D ??				    % 1
CM:4800471E ??				    % 1
CM:4800471F ??				    % 1
CM:48004720 ??				    % 1
CM:48004721 ??				    % 1
CM:48004722 ??				    % 1
CM:48004723 ??				    % 1
CM:48004724 ??				    % 1
CM:48004725 ??				    % 1
CM:48004726 ??				    % 1
CM:48004727 ??				    % 1
CM:48004728 ??				    % 1
CM:48004729 ??				    % 1
CM:4800472A ??				    % 1
CM:4800472B ??				    % 1
CM:4800472C ??				    % 1
CM:4800472D ??				    % 1
CM:4800472E ??				    % 1
CM:4800472F ??				    % 1
CM:48004730 ??				    % 1
CM:48004731 ??				    % 1
CM:48004732 ??				    % 1
CM:48004733 ??				    % 1
CM:48004734 ??				    % 1
CM:48004735 ??				    % 1
CM:48004736 ??				    % 1
CM:48004737 ??				    % 1
CM:48004738 ??				    % 1
CM:48004739 ??				    % 1
CM:4800473A ??				    % 1
CM:4800473B ??				    % 1
CM:4800473C ??				    % 1
CM:4800473D ??				    % 1
CM:4800473E ??				    % 1
CM:4800473F ??				    % 1
CM:48004740 ??				    % 1
CM:48004741 ??				    % 1
CM:48004742 ??				    % 1
CM:48004743 ??				    % 1
CM:48004744 ??				    % 1
CM:48004745 ??				    % 1
CM:48004746 ??				    % 1
CM:48004747 ??				    % 1
CM:48004748 ??				    % 1
CM:48004749 ??				    % 1
CM:4800474A ??				    % 1
CM:4800474B ??				    % 1
CM:4800474C ??				    % 1
CM:4800474D ??				    % 1
CM:4800474E ??				    % 1
CM:4800474F ??				    % 1
CM:48004750 ??				    % 1
CM:48004751 ??				    % 1
CM:48004752 ??				    % 1
CM:48004753 ??				    % 1
CM:48004754 ??				    % 1
CM:48004755 ??				    % 1
CM:48004756 ??				    % 1
CM:48004757 ??				    % 1
CM:48004758 ??				    % 1
CM:48004759 ??				    % 1
CM:4800475A ??				    % 1
CM:4800475B ??				    % 1
CM:4800475C ??				    % 1
CM:4800475D ??				    % 1
CM:4800475E ??				    % 1
CM:4800475F ??				    % 1
CM:48004760 ??				    % 1
CM:48004761 ??				    % 1
CM:48004762 ??				    % 1
CM:48004763 ??				    % 1
CM:48004764 ??				    % 1
CM:48004765 ??				    % 1
CM:48004766 ??				    % 1
CM:48004767 ??				    % 1
CM:48004768 ??				    % 1
CM:48004769 ??				    % 1
CM:4800476A ??				    % 1
CM:4800476B ??				    % 1
CM:4800476C ??				    % 1
CM:4800476D ??				    % 1
CM:4800476E ??				    % 1
CM:4800476F ??				    % 1
CM:48004770 ??				    % 1
CM:48004771 ??				    % 1
CM:48004772 ??				    % 1
CM:48004773 ??				    % 1
CM:48004774 ??				    % 1
CM:48004775 ??				    % 1
CM:48004776 ??				    % 1
CM:48004777 ??				    % 1
CM:48004778 ??				    % 1
CM:48004779 ??				    % 1
CM:4800477A ??				    % 1
CM:4800477B ??				    % 1
CM:4800477C ??				    % 1
CM:4800477D ??				    % 1
CM:4800477E ??				    % 1
CM:4800477F ??				    % 1
CM:48004780 ??				    % 1
CM:48004781 ??				    % 1
CM:48004782 ??				    % 1
CM:48004783 ??				    % 1
CM:48004784 ??				    % 1
CM:48004785 ??				    % 1
CM:48004786 ??				    % 1
CM:48004787 ??				    % 1
CM:48004788 ??				    % 1
CM:48004789 ??				    % 1
CM:4800478A ??				    % 1
CM:4800478B ??				    % 1
CM:4800478C ??				    % 1
CM:4800478D ??				    % 1
CM:4800478E ??				    % 1
CM:4800478F ??				    % 1
CM:48004790 ??				    % 1
CM:48004791 ??				    % 1
CM:48004792 ??				    % 1
CM:48004793 ??				    % 1
CM:48004794 ??				    % 1
CM:48004795 ??				    % 1
CM:48004796 ??				    % 1
CM:48004797 ??				    % 1
CM:48004798 ??				    % 1
CM:48004799 ??				    % 1
CM:4800479A ??				    % 1
CM:4800479B ??				    % 1
CM:4800479C ??				    % 1
CM:4800479D ??				    % 1
CM:4800479E ??				    % 1
CM:4800479F ??				    % 1
CM:480047A0 ??				    % 1
CM:480047A1 ??				    % 1
CM:480047A2 ??				    % 1
CM:480047A3 ??				    % 1
CM:480047A4 ??				    % 1
CM:480047A5 ??				    % 1
CM:480047A6 ??				    % 1
CM:480047A7 ??				    % 1
CM:480047A8 ??				    % 1
CM:480047A9 ??				    % 1
CM:480047AA ??				    % 1
CM:480047AB ??				    % 1
CM:480047AC ??				    % 1
CM:480047AD ??				    % 1
CM:480047AE ??				    % 1
CM:480047AF ??				    % 1
CM:480047B0 ??				    % 1
CM:480047B1 ??				    % 1
CM:480047B2 ??				    % 1
CM:480047B3 ??				    % 1
CM:480047B4 ??				    % 1
CM:480047B5 ??				    % 1
CM:480047B6 ??				    % 1
CM:480047B7 ??				    % 1
CM:480047B8 ??				    % 1
CM:480047B9 ??				    % 1
CM:480047BA ??				    % 1
CM:480047BB ??				    % 1
CM:480047BC ??				    % 1
CM:480047BD ??				    % 1
CM:480047BE ??				    % 1
CM:480047BF ??				    % 1
CM:480047C0 ??				    % 1
CM:480047C1 ??				    % 1
CM:480047C2 ??				    % 1
CM:480047C3 ??				    % 1
CM:480047C4 ??				    % 1
CM:480047C5 ??				    % 1
CM:480047C6 ??				    % 1
CM:480047C7 ??				    % 1
CM:480047C8 ??				    % 1
CM:480047C9 ??				    % 1
CM:480047CA ??				    % 1
CM:480047CB ??				    % 1
CM:480047CC ??				    % 1
CM:480047CD ??				    % 1
CM:480047CE ??				    % 1
CM:480047CF ??				    % 1
CM:480047D0 ??				    % 1
CM:480047D1 ??				    % 1
CM:480047D2 ??				    % 1
CM:480047D3 ??				    % 1
CM:480047D4 ??				    % 1
CM:480047D5 ??				    % 1
CM:480047D6 ??				    % 1
CM:480047D7 ??				    % 1
CM:480047D8 ??				    % 1
CM:480047D9 ??				    % 1
CM:480047DA ??				    % 1
CM:480047DB ??				    % 1
CM:480047DC ??				    % 1
CM:480047DD ??				    % 1
CM:480047DE ??				    % 1
CM:480047DF ??				    % 1
CM:480047E0 ??				    % 1
CM:480047E1 ??				    % 1
CM:480047E2 ??				    % 1
CM:480047E3 ??				    % 1
CM:480047E4 ??				    % 1
CM:480047E5 ??				    % 1
CM:480047E6 ??				    % 1
CM:480047E7 ??				    % 1
CM:480047E8 ??				    % 1
CM:480047E9 ??				    % 1
CM:480047EA ??				    % 1
CM:480047EB ??				    % 1
CM:480047EC ??				    % 1
CM:480047ED ??				    % 1
CM:480047EE ??				    % 1
CM:480047EF ??				    % 1
CM:480047F0 ??				    % 1
CM:480047F1 ??				    % 1
CM:480047F2 ??				    % 1
CM:480047F3 ??				    % 1
CM:480047F4 ??				    % 1
CM:480047F5 ??				    % 1
CM:480047F6 ??				    % 1
CM:480047F7 ??				    % 1
CM:480047F8 ??				    % 1
CM:480047F9 ??				    % 1
CM:480047FA ??				    % 1
CM:480047FB ??				    % 1
CM:480047FC ??				    % 1
CM:480047FD ??				    % 1
CM:480047FE ??				    % 1
CM:480047FF ??				    % 1
CM:48004800 ??		    OMAP3430_reg_CM_REVISION % 1					  ; This register contains the IP revision code	for the	CM part	of the PRCM
CM:48004801 ??				    % 1
CM:48004802 ??				    % 1
CM:48004803 ??				    % 1
CM:48004804 ??				    % 1
CM:48004805 ??				    % 1
CM:48004806 ??				    % 1
CM:48004807 ??				    % 1
CM:48004808 ??				    % 1
CM:48004809 ??				    % 1
CM:4800480A ??				    % 1
CM:4800480B ??				    % 1
CM:4800480C ??				    % 1
CM:4800480D ??				    % 1
CM:4800480E ??				    % 1
CM:4800480F ??				    % 1
CM:48004810 ??		    OMAP3430_reg_CM_SYSCONFIG %	1					  ; This register controls the various parameters of the interface clock
CM:48004811 ??				    % 1
CM:48004812 ??				    % 1
CM:48004813 ??				    % 1
CM:48004814 ??				    % 1
CM:48004815 ??				    % 1
CM:48004816 ??				    % 1
CM:48004817 ??				    % 1
CM:48004818 ??				    % 1
CM:48004819 ??				    % 1
CM:4800481A ??				    % 1
CM:4800481B ??				    % 1
CM:4800481C ??				    % 1
CM:4800481D ??				    % 1
CM:4800481E ??				    % 1
CM:4800481F ??				    % 1
CM:48004820 ??				    % 1
CM:48004821 ??				    % 1
CM:48004822 ??				    % 1
CM:48004823 ??				    % 1
CM:48004824 ??				    % 1
CM:48004825 ??				    % 1
CM:48004826 ??				    % 1
CM:48004827 ??				    % 1
CM:48004828 ??				    % 1
CM:48004829 ??				    % 1
CM:4800482A ??				    % 1
CM:4800482B ??				    % 1
CM:4800482C ??				    % 1
CM:4800482D ??				    % 1
CM:4800482E ??				    % 1
CM:4800482F ??				    % 1
CM:48004830 ??				    % 1
CM:48004831 ??				    % 1
CM:48004832 ??				    % 1
CM:48004833 ??				    % 1
CM:48004834 ??				    % 1
CM:48004835 ??				    % 1
CM:48004836 ??				    % 1
CM:48004837 ??				    % 1
CM:48004838 ??				    % 1
CM:48004839 ??				    % 1
CM:4800483A ??				    % 1
CM:4800483B ??				    % 1
CM:4800483C ??				    % 1
CM:4800483D ??				    % 1
CM:4800483E ??				    % 1
CM:4800483F ??				    % 1
CM:48004840 ??				    % 1
CM:48004841 ??				    % 1
CM:48004842 ??				    % 1
CM:48004843 ??				    % 1
CM:48004844 ??				    % 1
CM:48004845 ??				    % 1
CM:48004846 ??				    % 1
CM:48004847 ??				    % 1
CM:48004848 ??				    % 1
CM:48004849 ??				    % 1
CM:4800484A ??				    % 1
CM:4800484B ??				    % 1
CM:4800484C ??				    % 1
CM:4800484D ??				    % 1
CM:4800484E ??				    % 1
CM:4800484F ??				    % 1
CM:48004850 ??				    % 1
CM:48004851 ??				    % 1
CM:48004852 ??				    % 1
CM:48004853 ??				    % 1
CM:48004854 ??				    % 1
CM:48004855 ??				    % 1
CM:48004856 ??				    % 1
CM:48004857 ??				    % 1
CM:48004858 ??				    % 1
CM:48004859 ??				    % 1
CM:4800485A ??				    % 1
CM:4800485B ??				    % 1
CM:4800485C ??				    % 1
CM:4800485D ??				    % 1
CM:4800485E ??				    % 1
CM:4800485F ??				    % 1
CM:48004860 ??				    % 1
CM:48004861 ??				    % 1
CM:48004862 ??				    % 1
CM:48004863 ??				    % 1
CM:48004864 ??				    % 1
CM:48004865 ??				    % 1
CM:48004866 ??				    % 1
CM:48004867 ??				    % 1
CM:48004868 ??				    % 1
CM:48004869 ??				    % 1
CM:4800486A ??				    % 1
CM:4800486B ??				    % 1
CM:4800486C ??				    % 1
CM:4800486D ??				    % 1
CM:4800486E ??				    % 1
CM:4800486F ??				    % 1
CM:48004870 ??				    % 1
CM:48004871 ??				    % 1
CM:48004872 ??				    % 1
CM:48004873 ??				    % 1
CM:48004874 ??				    % 1
CM:48004875 ??				    % 1
CM:48004876 ??				    % 1
CM:48004877 ??				    % 1
CM:48004878 ??				    % 1
CM:48004879 ??				    % 1
CM:4800487A ??				    % 1
CM:4800487B ??				    % 1
CM:4800487C ??				    % 1
CM:4800487D ??				    % 1
CM:4800487E ??				    % 1
CM:4800487F ??				    % 1
CM:48004880 ??				    % 1
CM:48004881 ??				    % 1
CM:48004882 ??				    % 1
CM:48004883 ??				    % 1
CM:48004884 ??				    % 1
CM:48004885 ??				    % 1
CM:48004886 ??				    % 1
CM:48004887 ??				    % 1
CM:48004888 ??				    % 1
CM:48004889 ??				    % 1
CM:4800488A ??				    % 1
CM:4800488B ??				    % 1
CM:4800488C ??				    % 1
CM:4800488D ??				    % 1
CM:4800488E ??				    % 1
CM:4800488F ??				    % 1
CM:48004890 ??				    % 1
CM:48004891 ??				    % 1
CM:48004892 ??				    % 1
CM:48004893 ??				    % 1
CM:48004894 ??				    % 1
CM:48004895 ??				    % 1
CM:48004896 ??				    % 1
CM:48004897 ??				    % 1
CM:48004898 ??				    % 1
CM:48004899 ??				    % 1
CM:4800489A ??				    % 1
CM:4800489B ??				    % 1
CM:4800489C ??				    % 1
CM:4800489D ??				    % 1
CM:4800489E ??				    % 1
CM:4800489F ??				    % 1
CM:480048A0 ??				    % 1
CM:480048A1 ??				    % 1
CM:480048A2 ??				    % 1
CM:480048A3 ??				    % 1
CM:480048A4 ??				    % 1
CM:480048A5 ??				    % 1
CM:480048A6 ??				    % 1
CM:480048A7 ??				    % 1
CM:480048A8 ??				    % 1
CM:480048A9 ??				    % 1
CM:480048AA ??				    % 1
CM:480048AB ??				    % 1
CM:480048AC ??				    % 1
CM:480048AD ??				    % 1
CM:480048AE ??				    % 1
CM:480048AF ??				    % 1
CM:480048B0 ??				    % 1
CM:480048B1 ??				    % 1
CM:480048B2 ??				    % 1
CM:480048B3 ??				    % 1
CM:480048B4 ??				    % 1
CM:480048B5 ??				    % 1
CM:480048B6 ??				    % 1
CM:480048B7 ??				    % 1
CM:480048B8 ??				    % 1
CM:480048B9 ??				    % 1
CM:480048BA ??				    % 1
CM:480048BB ??				    % 1
CM:480048BC ??				    % 1
CM:480048BD ??				    % 1
CM:480048BE ??				    % 1
CM:480048BF ??				    % 1
CM:480048C0 ??				    % 1
CM:480048C1 ??				    % 1
CM:480048C2 ??				    % 1
CM:480048C3 ??				    % 1
CM:480048C4 ??				    % 1
CM:480048C5 ??				    % 1
CM:480048C6 ??				    % 1
CM:480048C7 ??				    % 1
CM:480048C8 ??				    % 1
CM:480048C9 ??				    % 1
CM:480048CA ??				    % 1
CM:480048CB ??				    % 1
CM:480048CC ??				    % 1
CM:480048CD ??				    % 1
CM:480048CE ??				    % 1
CM:480048CF ??				    % 1
CM:480048D0 ??				    % 1
CM:480048D1 ??				    % 1
CM:480048D2 ??				    % 1
CM:480048D3 ??				    % 1
CM:480048D4 ??				    % 1
CM:480048D5 ??				    % 1
CM:480048D6 ??				    % 1
CM:480048D7 ??				    % 1
CM:480048D8 ??				    % 1
CM:480048D9 ??				    % 1
CM:480048DA ??				    % 1
CM:480048DB ??				    % 1
CM:480048DC ??				    % 1
CM:480048DD ??				    % 1
CM:480048DE ??				    % 1
CM:480048DF ??				    % 1
CM:480048E0 ??				    % 1
CM:480048E1 ??				    % 1
CM:480048E2 ??				    % 1
CM:480048E3 ??				    % 1
CM:480048E4 ??				    % 1
CM:480048E5 ??				    % 1
CM:480048E6 ??				    % 1
CM:480048E7 ??				    % 1
CM:480048E8 ??				    % 1
CM:480048E9 ??				    % 1
CM:480048EA ??				    % 1
CM:480048EB ??				    % 1
CM:480048EC ??				    % 1
CM:480048ED ??				    % 1
CM:480048EE ??				    % 1
CM:480048EF ??				    % 1
CM:480048F0 ??				    % 1
CM:480048F1 ??				    % 1
CM:480048F2 ??				    % 1
CM:480048F3 ??				    % 1
CM:480048F4 ??				    % 1
CM:480048F5 ??				    % 1
CM:480048F6 ??				    % 1
CM:480048F7 ??				    % 1
CM:480048F8 ??				    % 1
CM:480048F9 ??				    % 1
CM:480048FA ??				    % 1
CM:480048FB ??				    % 1
CM:480048FC ??				    % 1
CM:480048FD ??				    % 1
CM:480048FE ??				    % 1
CM:480048FF ??				    % 1
CM:48004900 ??				    % 1
CM:48004901 ??				    % 1
CM:48004902 ??				    % 1
CM:48004903 ??				    % 1
CM:48004904 ??		    OMAP3430_reg_CM_CLKEN_PLL_MPU % 1					  ; This register controls the DPLL1 modes
CM:48004905 ??				    % 1
CM:48004906 ??				    % 1
CM:48004907 ??				    % 1
CM:48004908 ??				    % 1
CM:48004909 ??				    % 1
CM:4800490A ??				    % 1
CM:4800490B ??				    % 1
CM:4800490C ??				    % 1
CM:4800490D ??				    % 1
CM:4800490E ??				    % 1
CM:4800490F ??				    % 1
CM:48004910 ??				    % 1
CM:48004911 ??				    % 1
CM:48004912 ??				    % 1
CM:48004913 ??				    % 1
CM:48004914 ??				    % 1
CM:48004915 ??				    % 1
CM:48004916 ??				    % 1
CM:48004917 ??				    % 1
CM:48004918 ??				    % 1
CM:48004919 ??				    % 1
CM:4800491A ??				    % 1
CM:4800491B ??				    % 1
CM:4800491C ??				    % 1
CM:4800491D ??				    % 1
CM:4800491E ??				    % 1
CM:4800491F ??				    % 1
CM:48004920 ??		    OMAP3430_reg_CM_IDLEST_MPU % 1					  ; Modules access availability	monitoring. This register is read only and automatically updated
CM:48004921 ??				    % 1
CM:48004922 ??				    % 1
CM:48004923 ??				    % 1
CM:48004924 ??		    OMAP3430_reg_CM_IDLEST_PLL_MPU % 1					  ; This register allows monitoring the	master clock activity. This register is	read only and automatically updated
CM:48004925 ??				    % 1
CM:48004926 ??				    % 1
CM:48004927 ??				    % 1
CM:48004928 ??				    % 1
CM:48004929 ??				    % 1
CM:4800492A ??				    % 1
CM:4800492B ??				    % 1
CM:4800492C ??				    % 1
CM:4800492D ??				    % 1
CM:4800492E ??				    % 1
CM:4800492F ??				    % 1
CM:48004930 ??				    % 1
CM:48004931 ??				    % 1
CM:48004932 ??				    % 1
CM:48004933 ??				    % 1
CM:48004934 ??		    OMAP3430_reg_CM_AUTOIDLE_PLL_MPU % 1				  ; This register provides automatic control over the DPLL1 activity
CM:48004935 ??				    % 1
CM:48004936 ??				    % 1
CM:48004937 ??				    % 1
CM:48004938 ??				    % 1
CM:48004939 ??				    % 1
CM:4800493A ??				    % 1
CM:4800493B ??				    % 1
CM:4800493C ??				    % 1
CM:4800493D ??				    % 1
CM:4800493E ??				    % 1
CM:4800493F ??				    % 1
CM:48004940 ??		    OMAP3430_reg_CM_CLKSEL1_PLL_MPU % 1					  ; This register provides controls over the MPU DPLL
CM:48004941 ??				    % 1
CM:48004942 ??				    % 1
CM:48004943 ??				    % 1
CM:48004944 ??		    OMAP3430_reg_CM_CLKSEL2_PLL_MPU % 1					  ; This register provides controls over the MPU DPLL
CM:48004945 ??				    % 1
CM:48004946 ??				    % 1
CM:48004947 ??				    % 1
CM:48004948 ??		    OMAP3430_reg_CM_CLKSTCTRL_MPU % 1					  ; This register enables the domain power state transition. It	controls the HW	supervised domain power	state transition betweeen ACTIVE and INACTIVE states
CM:48004949 ??				    % 1
CM:4800494A ??				    % 1
CM:4800494B ??				    % 1
CM:4800494C ??		    OMAP3430_reg_CM_CLKSTST_MPU	% 1					  ; This register provides a status on the clock activity in the domain	(MPU DPLL output clock)
CM:4800494D ??				    % 1
CM:4800494E ??				    % 1
CM:4800494F ??				    % 1
CM:48004950 ??				    % 1
CM:48004951 ??				    % 1
CM:48004952 ??				    % 1
CM:48004953 ??				    % 1
CM:48004954 ??				    % 1
CM:48004955 ??				    % 1
CM:48004956 ??				    % 1
CM:48004957 ??				    % 1
CM:48004958 ??				    % 1
CM:48004959 ??				    % 1
CM:4800495A ??				    % 1
CM:4800495B ??				    % 1
CM:4800495C ??				    % 1
CM:4800495D ??				    % 1
CM:4800495E ??				    % 1
CM:4800495F ??				    % 1
CM:48004960 ??				    % 1
CM:48004961 ??				    % 1
CM:48004962 ??				    % 1
CM:48004963 ??				    % 1
CM:48004964 ??				    % 1
CM:48004965 ??				    % 1
CM:48004966 ??				    % 1
CM:48004967 ??				    % 1
CM:48004968 ??				    % 1
CM:48004969 ??				    % 1
CM:4800496A ??				    % 1
CM:4800496B ??				    % 1
CM:4800496C ??				    % 1
CM:4800496D ??				    % 1
CM:4800496E ??				    % 1
CM:4800496F ??				    % 1
CM:48004970 ??				    % 1
CM:48004971 ??				    % 1
CM:48004972 ??				    % 1
CM:48004973 ??				    % 1
CM:48004974 ??				    % 1
CM:48004975 ??				    % 1
CM:48004976 ??				    % 1
CM:48004977 ??				    % 1
CM:48004978 ??				    % 1
CM:48004979 ??				    % 1
CM:4800497A ??				    % 1
CM:4800497B ??				    % 1
CM:4800497C ??				    % 1
CM:4800497D ??				    % 1
CM:4800497E ??				    % 1
CM:4800497F ??				    % 1
CM:48004980 ??				    % 1
CM:48004981 ??				    % 1
CM:48004982 ??				    % 1
CM:48004983 ??				    % 1
CM:48004984 ??				    % 1
CM:48004985 ??				    % 1
CM:48004986 ??				    % 1
CM:48004987 ??				    % 1
CM:48004988 ??				    % 1
CM:48004989 ??				    % 1
CM:4800498A ??				    % 1
CM:4800498B ??				    % 1
CM:4800498C ??				    % 1
CM:4800498D ??				    % 1
CM:4800498E ??				    % 1
CM:4800498F ??				    % 1
CM:48004990 ??				    % 1
CM:48004991 ??				    % 1
CM:48004992 ??				    % 1
CM:48004993 ??				    % 1
CM:48004994 ??				    % 1
CM:48004995 ??				    % 1
CM:48004996 ??				    % 1
CM:48004997 ??				    % 1
CM:48004998 ??				    % 1
CM:48004999 ??				    % 1
CM:4800499A ??				    % 1
CM:4800499B ??				    % 1
CM:4800499C ??				    % 1
CM:4800499D ??				    % 1
CM:4800499E ??				    % 1
CM:4800499F ??				    % 1
CM:480049A0 ??				    % 1
CM:480049A1 ??				    % 1
CM:480049A2 ??				    % 1
CM:480049A3 ??				    % 1
CM:480049A4 ??				    % 1
CM:480049A5 ??				    % 1
CM:480049A6 ??				    % 1
CM:480049A7 ??				    % 1
CM:480049A8 ??				    % 1
CM:480049A9 ??				    % 1
CM:480049AA ??				    % 1
CM:480049AB ??				    % 1
CM:480049AC ??				    % 1
CM:480049AD ??				    % 1
CM:480049AE ??				    % 1
CM:480049AF ??				    % 1
CM:480049B0 ??				    % 1
CM:480049B1 ??				    % 1
CM:480049B2 ??				    % 1
CM:480049B3 ??				    % 1
CM:480049B4 ??				    % 1
CM:480049B5 ??				    % 1
CM:480049B6 ??				    % 1
CM:480049B7 ??				    % 1
CM:480049B8 ??				    % 1
CM:480049B9 ??				    % 1
CM:480049BA ??				    % 1
CM:480049BB ??				    % 1
CM:480049BC ??				    % 1
CM:480049BD ??				    % 1
CM:480049BE ??				    % 1
CM:480049BF ??				    % 1
CM:480049C0 ??				    % 1
CM:480049C1 ??				    % 1
CM:480049C2 ??				    % 1
CM:480049C3 ??				    % 1
CM:480049C4 ??				    % 1
CM:480049C5 ??				    % 1
CM:480049C6 ??				    % 1
CM:480049C7 ??				    % 1
CM:480049C8 ??				    % 1
CM:480049C9 ??				    % 1
CM:480049CA ??				    % 1
CM:480049CB ??				    % 1
CM:480049CC ??				    % 1
CM:480049CD ??				    % 1
CM:480049CE ??				    % 1
CM:480049CF ??				    % 1
CM:480049D0 ??				    % 1
CM:480049D1 ??				    % 1
CM:480049D2 ??				    % 1
CM:480049D3 ??				    % 1
CM:480049D4 ??				    % 1
CM:480049D5 ??				    % 1
CM:480049D6 ??				    % 1
CM:480049D7 ??				    % 1
CM:480049D8 ??				    % 1
CM:480049D9 ??				    % 1
CM:480049DA ??				    % 1
CM:480049DB ??				    % 1
CM:480049DC ??				    % 1
CM:480049DD ??				    % 1
CM:480049DE ??				    % 1
CM:480049DF ??				    % 1
CM:480049E0 ??				    % 1
CM:480049E1 ??				    % 1
CM:480049E2 ??				    % 1
CM:480049E3 ??				    % 1
CM:480049E4 ??				    % 1
CM:480049E5 ??				    % 1
CM:480049E6 ??				    % 1
CM:480049E7 ??				    % 1
CM:480049E8 ??				    % 1
CM:480049E9 ??				    % 1
CM:480049EA ??				    % 1
CM:480049EB ??				    % 1
CM:480049EC ??				    % 1
CM:480049ED ??				    % 1
CM:480049EE ??				    % 1
CM:480049EF ??				    % 1
CM:480049F0 ??				    % 1
CM:480049F1 ??				    % 1
CM:480049F2 ??				    % 1
CM:480049F3 ??				    % 1
CM:480049F4 ??				    % 1
CM:480049F5 ??				    % 1
CM:480049F6 ??				    % 1
CM:480049F7 ??				    % 1
CM:480049F8 ??				    % 1
CM:480049F9 ??				    % 1
CM:480049FA ??				    % 1
CM:480049FB ??				    % 1
CM:480049FC ??				    % 1
CM:480049FD ??				    % 1
CM:480049FE ??				    % 1
CM:480049FF ??				    % 1
CM:48004A00 ??		    OMAP3430_reg_CM_FCLKEN1_CORE % 1					  ; DATA XREF: something_with_i2c1+Ao
CM:48004A00											  ; ROM:off_4001661Co
CM:48004A00											  ; Controls the module	functional clock activity
CM:48004A01 ??				    % 1
CM:48004A02 ??				    % 1
CM:48004A03 ??				    % 1
CM:48004A04 ??				    % 1
CM:48004A05 ??				    % 1
CM:48004A06 ??				    % 1
CM:48004A07 ??				    % 1
CM:48004A08 ??		    OMAP3430_reg_CM_FCLKEN3_CORE % 1					  ; Controls the module	functional clock activity
CM:48004A09 ??				    % 1
CM:48004A0A ??				    % 1
CM:48004A0B ??				    % 1
CM:48004A0C ??				    % 1
CM:48004A0D ??				    % 1
CM:48004A0E ??				    % 1
CM:48004A0F ??				    % 1
CM:48004A10 ??		    OMAP3430_reg_CM_ICLKEN1_CORE % 1					  ; Controls the modules interface clock activity
CM:48004A11 ??				    % 1
CM:48004A12 ??				    % 1
CM:48004A13 ??				    % 1
CM:48004A14 ??				    % 1
CM:48004A15 ??				    % 1
CM:48004A16 ??				    % 1
CM:48004A17 ??				    % 1
CM:48004A18 ??		    OMAP3430_reg_CM_ICLKEN3_CORE % 1					  ; Controls the modules interface clock activity
CM:48004A19 ??				    % 1
CM:48004A1A ??				    % 1
CM:48004A1B ??				    % 1
CM:48004A1C ??				    % 1
CM:48004A1D ??				    % 1
CM:48004A1E ??				    % 1
CM:48004A1F ??				    % 1
CM:48004A20 ??		    OMAP3430_reg_CM_IDLEST1_CORE % 1					  ; CORE modules access	availability monitoring. This register read only and automatically updated
CM:48004A21 ??				    % 1
CM:48004A22 ??				    % 1
CM:48004A23 ??				    % 1
CM:48004A24 ??				    % 1
CM:48004A25 ??				    % 1
CM:48004A26 ??				    % 1
CM:48004A27 ??				    % 1
CM:48004A28 ??		    OMAP3430_reg_CM_IDLEST3_CORE % 1					  ; CORE modules access	availability monitoring. This register read only and automatically updated
CM:48004A29 ??				    % 1
CM:48004A2A ??				    % 1
CM:48004A2B ??				    % 1
CM:48004A2C ??				    % 1
CM:48004A2D ??				    % 1
CM:48004A2E ??				    % 1
CM:48004A2F ??				    % 1
CM:48004A30 ??		    OMAP3430_reg_CM_AUTOIDLE1_CORE % 1					  ; This register controls the automatic control of the	CORE modules interface clock activity
CM:48004A31 ??				    % 1
CM:48004A32 ??				    % 1
CM:48004A33 ??				    % 1
CM:48004A34 ??				    % 1
CM:48004A35 ??				    % 1
CM:48004A36 ??				    % 1
CM:48004A37 ??				    % 1
CM:48004A38 ??		    OMAP3430_reg_CM_AUTOIDLE3_CORE % 1					  ; This register controls the automatic control of the	CORE modules interface clock activity
CM:48004A39 ??				    % 1
CM:48004A3A ??				    % 1
CM:48004A3B ??				    % 1
CM:48004A3C ??				    % 1
CM:48004A3D ??				    % 1
CM:48004A3E ??				    % 1
CM:48004A3F ??				    % 1
CM:48004A40 ??		    OMAP3430_reg_CM_CLKSEL_CORE	% 1					  ; CORE modules clock selection
CM:48004A41 ??				    % 1
CM:48004A42 ??				    % 1
CM:48004A43 ??				    % 1
CM:48004A44 ??				    % 1
CM:48004A45 ??				    % 1
CM:48004A46 ??				    % 1
CM:48004A47 ??				    % 1
CM:48004A48 ??		    OMAP3430_reg_CM_CLKSTCTRL_CORE % 1					  ; This register enables the domain power state transition. It	controls the HW	supervised domain power	state transition between ACTIVE	and INACTIVE states
CM:48004A49 ??				    % 1
CM:48004A4A ??				    % 1
CM:48004A4B ??				    % 1
CM:48004A4C ??		    OMAP3430_reg_CM_CLKSTST_CORE % 1					  ; This register provides a status on the interface clock activity in the domain
CM:48004A4D ??				    % 1
CM:48004A4E ??				    % 1
CM:48004A4F ??				    % 1
CM:48004A50 ??				    % 1
CM:48004A51 ??				    % 1
CM:48004A52 ??				    % 1
CM:48004A53 ??				    % 1
CM:48004A54 ??				    % 1
CM:48004A55 ??				    % 1
CM:48004A56 ??				    % 1
CM:48004A57 ??				    % 1
CM:48004A58 ??				    % 1
CM:48004A59 ??				    % 1
CM:48004A5A ??				    % 1
CM:48004A5B ??				    % 1
CM:48004A5C ??				    % 1
CM:48004A5D ??				    % 1
CM:48004A5E ??				    % 1
CM:48004A5F ??				    % 1
CM:48004A60 ??				    % 1
CM:48004A61 ??				    % 1
CM:48004A62 ??				    % 1
CM:48004A63 ??				    % 1
CM:48004A64 ??				    % 1
CM:48004A65 ??				    % 1
CM:48004A66 ??				    % 1
CM:48004A67 ??				    % 1
CM:48004A68 ??				    % 1
CM:48004A69 ??				    % 1
CM:48004A6A ??				    % 1
CM:48004A6B ??				    % 1
CM:48004A6C ??				    % 1
CM:48004A6D ??				    % 1
CM:48004A6E ??				    % 1
CM:48004A6F ??				    % 1
CM:48004A70 ??				    % 1
CM:48004A71 ??				    % 1
CM:48004A72 ??				    % 1
CM:48004A73 ??				    % 1
CM:48004A74 ??				    % 1
CM:48004A75 ??				    % 1
CM:48004A76 ??				    % 1
CM:48004A77 ??				    % 1
CM:48004A78 ??				    % 1
CM:48004A79 ??				    % 1
CM:48004A7A ??				    % 1
CM:48004A7B ??				    % 1
CM:48004A7C ??				    % 1
CM:48004A7D ??				    % 1
CM:48004A7E ??				    % 1
CM:48004A7F ??				    % 1
CM:48004A80 ??				    % 1
CM:48004A81 ??				    % 1
CM:48004A82 ??				    % 1
CM:48004A83 ??				    % 1
CM:48004A84 ??				    % 1
CM:48004A85 ??				    % 1
CM:48004A86 ??				    % 1
CM:48004A87 ??				    % 1
CM:48004A88 ??				    % 1
CM:48004A89 ??				    % 1
CM:48004A8A ??				    % 1
CM:48004A8B ??				    % 1
CM:48004A8C ??				    % 1
CM:48004A8D ??				    % 1
CM:48004A8E ??				    % 1
CM:48004A8F ??				    % 1
CM:48004A90 ??				    % 1
CM:48004A91 ??				    % 1
CM:48004A92 ??				    % 1
CM:48004A93 ??				    % 1
CM:48004A94 ??				    % 1
CM:48004A95 ??				    % 1
CM:48004A96 ??				    % 1
CM:48004A97 ??				    % 1
CM:48004A98 ??				    % 1
CM:48004A99 ??				    % 1
CM:48004A9A ??				    % 1
CM:48004A9B ??				    % 1
CM:48004A9C ??				    % 1
CM:48004A9D ??				    % 1
CM:48004A9E ??				    % 1
CM:48004A9F ??				    % 1
CM:48004AA0 ??				    % 1
CM:48004AA1 ??				    % 1
CM:48004AA2 ??				    % 1
CM:48004AA3 ??				    % 1
CM:48004AA4 ??				    % 1
CM:48004AA5 ??				    % 1
CM:48004AA6 ??				    % 1
CM:48004AA7 ??				    % 1
CM:48004AA8 ??				    % 1
CM:48004AA9 ??				    % 1
CM:48004AAA ??				    % 1
CM:48004AAB ??				    % 1
CM:48004AAC ??				    % 1
CM:48004AAD ??				    % 1
CM:48004AAE ??				    % 1
CM:48004AAF ??				    % 1
CM:48004AB0 ??				    % 1
CM:48004AB1 ??				    % 1
CM:48004AB2 ??				    % 1
CM:48004AB3 ??				    % 1
CM:48004AB4 ??				    % 1
CM:48004AB5 ??				    % 1
CM:48004AB6 ??				    % 1
CM:48004AB7 ??				    % 1
CM:48004AB8 ??				    % 1
CM:48004AB9 ??				    % 1
CM:48004ABA ??				    % 1
CM:48004ABB ??				    % 1
CM:48004ABC ??				    % 1
CM:48004ABD ??				    % 1
CM:48004ABE ??				    % 1
CM:48004ABF ??				    % 1
CM:48004AC0 ??				    % 1
CM:48004AC1 ??				    % 1
CM:48004AC2 ??				    % 1
CM:48004AC3 ??				    % 1
CM:48004AC4 ??				    % 1
CM:48004AC5 ??				    % 1
CM:48004AC6 ??				    % 1
CM:48004AC7 ??				    % 1
CM:48004AC8 ??				    % 1
CM:48004AC9 ??				    % 1
CM:48004ACA ??				    % 1
CM:48004ACB ??				    % 1
CM:48004ACC ??				    % 1
CM:48004ACD ??				    % 1
CM:48004ACE ??				    % 1
CM:48004ACF ??				    % 1
CM:48004AD0 ??				    % 1
CM:48004AD1 ??				    % 1
CM:48004AD2 ??				    % 1
CM:48004AD3 ??				    % 1
CM:48004AD4 ??				    % 1
CM:48004AD5 ??				    % 1
CM:48004AD6 ??				    % 1
CM:48004AD7 ??				    % 1
CM:48004AD8 ??				    % 1
CM:48004AD9 ??				    % 1
CM:48004ADA ??				    % 1
CM:48004ADB ??				    % 1
CM:48004ADC ??				    % 1
CM:48004ADD ??				    % 1
CM:48004ADE ??				    % 1
CM:48004ADF ??				    % 1
CM:48004AE0 ??				    % 1
CM:48004AE1 ??				    % 1
CM:48004AE2 ??				    % 1
CM:48004AE3 ??				    % 1
CM:48004AE4 ??				    % 1
CM:48004AE5 ??				    % 1
CM:48004AE6 ??				    % 1
CM:48004AE7 ??				    % 1
CM:48004AE8 ??				    % 1
CM:48004AE9 ??				    % 1
CM:48004AEA ??				    % 1
CM:48004AEB ??				    % 1
CM:48004AEC ??				    % 1
CM:48004AED ??				    % 1
CM:48004AEE ??				    % 1
CM:48004AEF ??				    % 1
CM:48004AF0 ??				    % 1
CM:48004AF1 ??				    % 1
CM:48004AF2 ??				    % 1
CM:48004AF3 ??				    % 1
CM:48004AF4 ??				    % 1
CM:48004AF5 ??				    % 1
CM:48004AF6 ??				    % 1
CM:48004AF7 ??				    % 1
CM:48004AF8 ??				    % 1
CM:48004AF9 ??				    % 1
CM:48004AFA ??				    % 1
CM:48004AFB ??				    % 1
CM:48004AFC ??				    % 1
CM:48004AFD ??				    % 1
CM:48004AFE ??				    % 1
CM:48004AFF ??				    % 1
CM:48004B00 ??		    OMAP3430_reg_CM_FCLKEN_SGX % 1					  ; Controls the Graphic engine	functional clock activity
CM:48004B01 ??				    % 1
CM:48004B02 ??				    % 1
CM:48004B03 ??				    % 1
CM:48004B04 ??				    % 1
CM:48004B05 ??				    % 1
CM:48004B06 ??				    % 1
CM:48004B07 ??				    % 1
CM:48004B08 ??				    % 1
CM:48004B09 ??				    % 1
CM:48004B0A ??				    % 1
CM:48004B0B ??				    % 1
CM:48004B0C ??				    % 1
CM:48004B0D ??				    % 1
CM:48004B0E ??				    % 1
CM:48004B0F ??				    % 1
CM:48004B10 ??		    OMAP3430_reg_CM_ICLKEN_SGX % 1					  ; Controls the Graphic engine	interface clock	activity
CM:48004B11 ??				    % 1
CM:48004B12 ??				    % 1
CM:48004B13 ??				    % 1
CM:48004B14 ??				    % 1
CM:48004B15 ??				    % 1
CM:48004B16 ??				    % 1
CM:48004B17 ??				    % 1
CM:48004B18 ??				    % 1
CM:48004B19 ??				    % 1
CM:48004B1A ??				    % 1
CM:48004B1B ??				    % 1
CM:48004B1C ??				    % 1
CM:48004B1D ??				    % 1
CM:48004B1E ??				    % 1
CM:48004B1F ??				    % 1
CM:48004B20 ??		    OMAP3430_reg_CM_IDLEST_SGX % 1					  ; SGX	standby	status.	This register is read only and automatically updated
CM:48004B21 ??				    % 1
CM:48004B22 ??				    % 1
CM:48004B23 ??				    % 1
CM:48004B24 ??				    % 1
CM:48004B25 ??				    % 1
CM:48004B26 ??				    % 1
CM:48004B27 ??				    % 1
CM:48004B28 ??				    % 1
CM:48004B29 ??				    % 1
CM:48004B2A ??				    % 1
CM:48004B2B ??				    % 1
CM:48004B2C ??				    % 1
CM:48004B2D ??				    % 1
CM:48004B2E ??				    % 1
CM:48004B2F ??				    % 1
CM:48004B30 ??				    % 1
CM:48004B31 ??				    % 1
CM:48004B32 ??				    % 1
CM:48004B33 ??				    % 1
CM:48004B34 ??				    % 1
CM:48004B35 ??				    % 1
CM:48004B36 ??				    % 1
CM:48004B37 ??				    % 1
CM:48004B38 ??				    % 1
CM:48004B39 ??				    % 1
CM:48004B3A ??				    % 1
CM:48004B3B ??				    % 1
CM:48004B3C ??				    % 1
CM:48004B3D ??				    % 1
CM:48004B3E ??				    % 1
CM:48004B3F ??				    % 1
CM:48004B40 ??		    OMAP3430_reg_CM_CLKSEL_SGX % 1					  ; SGX	clock selection
CM:48004B41 ??				    % 1
CM:48004B42 ??				    % 1
CM:48004B43 ??				    % 1
CM:48004B44 ??		    OMAP3430_reg_CM_SLEEPDEP_SGX % 1					  ; This register allows enabling or disabling the sleep transition dependency of SGX domain with respect to other domain
CM:48004B45 ??				    % 1
CM:48004B46 ??				    % 1
CM:48004B47 ??				    % 1
CM:48004B48 ??		    OMAP3430_reg_CM_CLKSTCTRL_SGX % 1					  ; This register enables the domain power state transition. It	controls the HW	supervised domain power	state transition between ACTIVE	and INACTIVE states
CM:48004B49 ??				    % 1
CM:48004B4A ??				    % 1
CM:48004B4B ??				    % 1
CM:48004B4C ??		    OMAP3430_reg_CM_CLKSTST_SGX	% 1					  ; This register provides a status on the interface clock activity in the domain
CM:48004B4D ??				    % 1
CM:48004B4E ??				    % 1
CM:48004B4F ??				    % 1
CM:48004B50 ??				    % 1
CM:48004B51 ??				    % 1
CM:48004B52 ??				    % 1
CM:48004B53 ??				    % 1
CM:48004B54 ??				    % 1
CM:48004B55 ??				    % 1
CM:48004B56 ??				    % 1
CM:48004B57 ??				    % 1
CM:48004B58 ??				    % 1
CM:48004B59 ??				    % 1
CM:48004B5A ??				    % 1
CM:48004B5B ??				    % 1
CM:48004B5C ??				    % 1
CM:48004B5D ??				    % 1
CM:48004B5E ??				    % 1
CM:48004B5F ??				    % 1
CM:48004B60 ??				    % 1
CM:48004B61 ??				    % 1
CM:48004B62 ??				    % 1
CM:48004B63 ??				    % 1
CM:48004B64 ??				    % 1
CM:48004B65 ??				    % 1
CM:48004B66 ??				    % 1
CM:48004B67 ??				    % 1
CM:48004B68 ??				    % 1
CM:48004B69 ??				    % 1
CM:48004B6A ??				    % 1
CM:48004B6B ??				    % 1
CM:48004B6C ??				    % 1
CM:48004B6D ??				    % 1
CM:48004B6E ??				    % 1
CM:48004B6F ??				    % 1
CM:48004B70 ??				    % 1
CM:48004B71 ??				    % 1
CM:48004B72 ??				    % 1
CM:48004B73 ??				    % 1
CM:48004B74 ??				    % 1
CM:48004B75 ??				    % 1
CM:48004B76 ??				    % 1
CM:48004B77 ??				    % 1
CM:48004B78 ??				    % 1
CM:48004B79 ??				    % 1
CM:48004B7A ??				    % 1
CM:48004B7B ??				    % 1
CM:48004B7C ??				    % 1
CM:48004B7D ??				    % 1
CM:48004B7E ??				    % 1
CM:48004B7F ??				    % 1
CM:48004B80 ??				    % 1
CM:48004B81 ??				    % 1
CM:48004B82 ??				    % 1
CM:48004B83 ??				    % 1
CM:48004B84 ??				    % 1
CM:48004B85 ??				    % 1
CM:48004B86 ??				    % 1
CM:48004B87 ??				    % 1
CM:48004B88 ??				    % 1
CM:48004B89 ??				    % 1
CM:48004B8A ??				    % 1
CM:48004B8B ??				    % 1
CM:48004B8C ??				    % 1
CM:48004B8D ??				    % 1
CM:48004B8E ??				    % 1
CM:48004B8F ??				    % 1
CM:48004B90 ??				    % 1
CM:48004B91 ??				    % 1
CM:48004B92 ??				    % 1
CM:48004B93 ??				    % 1
CM:48004B94 ??				    % 1
CM:48004B95 ??				    % 1
CM:48004B96 ??				    % 1
CM:48004B97 ??				    % 1
CM:48004B98 ??				    % 1
CM:48004B99 ??				    % 1
CM:48004B9A ??				    % 1
CM:48004B9B ??				    % 1
CM:48004B9C ??				    % 1
CM:48004B9D ??				    % 1
CM:48004B9E ??				    % 1
CM:48004B9F ??				    % 1
CM:48004BA0 ??				    % 1
CM:48004BA1 ??				    % 1
CM:48004BA2 ??				    % 1
CM:48004BA3 ??				    % 1
CM:48004BA4 ??				    % 1
CM:48004BA5 ??				    % 1
CM:48004BA6 ??				    % 1
CM:48004BA7 ??				    % 1
CM:48004BA8 ??				    % 1
CM:48004BA9 ??				    % 1
CM:48004BAA ??				    % 1
CM:48004BAB ??				    % 1
CM:48004BAC ??				    % 1
CM:48004BAD ??				    % 1
CM:48004BAE ??				    % 1
CM:48004BAF ??				    % 1
CM:48004BB0 ??				    % 1
CM:48004BB1 ??				    % 1
CM:48004BB2 ??				    % 1
CM:48004BB3 ??				    % 1
CM:48004BB4 ??				    % 1
CM:48004BB5 ??				    % 1
CM:48004BB6 ??				    % 1
CM:48004BB7 ??				    % 1
CM:48004BB8 ??				    % 1
CM:48004BB9 ??				    % 1
CM:48004BBA ??				    % 1
CM:48004BBB ??				    % 1
CM:48004BBC ??				    % 1
CM:48004BBD ??				    % 1
CM:48004BBE ??				    % 1
CM:48004BBF ??				    % 1
CM:48004BC0 ??				    % 1
CM:48004BC1 ??				    % 1
CM:48004BC2 ??				    % 1
CM:48004BC3 ??				    % 1
CM:48004BC4 ??				    % 1
CM:48004BC5 ??				    % 1
CM:48004BC6 ??				    % 1
CM:48004BC7 ??				    % 1
CM:48004BC8 ??				    % 1
CM:48004BC9 ??				    % 1
CM:48004BCA ??				    % 1
CM:48004BCB ??				    % 1
CM:48004BCC ??				    % 1
CM:48004BCD ??				    % 1
CM:48004BCE ??				    % 1
CM:48004BCF ??				    % 1
CM:48004BD0 ??				    % 1
CM:48004BD1 ??				    % 1
CM:48004BD2 ??				    % 1
CM:48004BD3 ??				    % 1
CM:48004BD4 ??				    % 1
CM:48004BD5 ??				    % 1
CM:48004BD6 ??				    % 1
CM:48004BD7 ??				    % 1
CM:48004BD8 ??				    % 1
CM:48004BD9 ??				    % 1
CM:48004BDA ??				    % 1
CM:48004BDB ??				    % 1
CM:48004BDC ??				    % 1
CM:48004BDD ??				    % 1
CM:48004BDE ??				    % 1
CM:48004BDF ??				    % 1
CM:48004BE0 ??				    % 1
CM:48004BE1 ??				    % 1
CM:48004BE2 ??				    % 1
CM:48004BE3 ??				    % 1
CM:48004BE4 ??				    % 1
CM:48004BE5 ??				    % 1
CM:48004BE6 ??				    % 1
CM:48004BE7 ??				    % 1
CM:48004BE8 ??				    % 1
CM:48004BE9 ??				    % 1
CM:48004BEA ??				    % 1
CM:48004BEB ??				    % 1
CM:48004BEC ??				    % 1
CM:48004BED ??				    % 1
CM:48004BEE ??				    % 1
CM:48004BEF ??				    % 1
CM:48004BF0 ??				    % 1
CM:48004BF1 ??				    % 1
CM:48004BF2 ??				    % 1
CM:48004BF3 ??				    % 1
CM:48004BF4 ??				    % 1
CM:48004BF5 ??				    % 1
CM:48004BF6 ??				    % 1
CM:48004BF7 ??				    % 1
CM:48004BF8 ??				    % 1
CM:48004BF9 ??				    % 1
CM:48004BFA ??				    % 1
CM:48004BFB ??				    % 1
CM:48004BFC ??				    % 1
CM:48004BFD ??				    % 1
CM:48004BFE ??				    % 1
CM:48004BFF ??				    % 1
CM:48004C00 ??		    OMAP3430_reg_CM_FCLKEN_WKUP	% 1					  ; Controls the modules functional clock activity
CM:48004C01 ??				    % 1
CM:48004C02 ??				    % 1
CM:48004C03 ??				    % 1
CM:48004C04 ??				    % 1
CM:48004C05 ??				    % 1
CM:48004C06 ??				    % 1
CM:48004C07 ??				    % 1
CM:48004C08 ??				    % 1
CM:48004C09 ??				    % 1
CM:48004C0A ??				    % 1
CM:48004C0B ??				    % 1
CM:48004C0C ??				    % 1
CM:48004C0D ??				    % 1
CM:48004C0E ??				    % 1
CM:48004C0F ??				    % 1
CM:48004C10 ??		    OMAP3430_reg_CM_ICLKEN_WKUP	% 1					  ; DATA XREF: main:not_cold_reseto
CM:48004C10											  ; ROM:off_40019260o
CM:48004C10											  ; Controls the modules interface clock activity
CM:48004C11 ??				    % 1
CM:48004C12 ??				    % 1
CM:48004C13 ??				    % 1
CM:48004C14 ??				    % 1
CM:48004C15 ??				    % 1
CM:48004C16 ??				    % 1
CM:48004C17 ??				    % 1
CM:48004C18 ??				    % 1
CM:48004C19 ??				    % 1
CM:48004C1A ??				    % 1
CM:48004C1B ??				    % 1
CM:48004C1C ??				    % 1
CM:48004C1D ??				    % 1
CM:48004C1E ??				    % 1
CM:48004C1F ??				    % 1
CM:48004C20 ??		    OMAP3430_reg_CM_IDLEST_WKUP	% 1					  ; WAKEUP domain modules access monitoring. This register is read only	and automatically updated
CM:48004C21 ??				    % 1
CM:48004C22 ??				    % 1
CM:48004C23 ??				    % 1
CM:48004C24 ??				    % 1
CM:48004C25 ??				    % 1
CM:48004C26 ??				    % 1
CM:48004C27 ??				    % 1
CM:48004C28 ??				    % 1
CM:48004C29 ??				    % 1
CM:48004C2A ??				    % 1
CM:48004C2B ??				    % 1
CM:48004C2C ??				    % 1
CM:48004C2D ??				    % 1
CM:48004C2E ??				    % 1
CM:48004C2F ??				    % 1
CM:48004C30 ??		    OMAP3430_reg_CM_AUTOIDLE_WKUP % 1					  ; This register controls the automatic control of the	WAKEUP modules interface clock activity. This activity is related to CORE domain activity
CM:48004C31 ??				    % 1
CM:48004C32 ??				    % 1
CM:48004C33 ??				    % 1
CM:48004C34 ??				    % 1
CM:48004C35 ??				    % 1
CM:48004C36 ??				    % 1
CM:48004C37 ??				    % 1
CM:48004C38 ??				    % 1
CM:48004C39 ??				    % 1
CM:48004C3A ??				    % 1
CM:48004C3B ??				    % 1
CM:48004C3C ??				    % 1
CM:48004C3D ??				    % 1
CM:48004C3E ??				    % 1
CM:48004C3F ??				    % 1
CM:48004C40 ??		    OMAP3430_reg_CM_CLKSEL_WKUP	% 1					  ; WAKEUP domain modules source clock selection
CM:48004C41 ??				    % 1
CM:48004C42 ??				    % 1
CM:48004C43 ??				    % 1
CM:48004C44 ??				    % 1
CM:48004C45 ??				    % 1
CM:48004C46 ??				    % 1
CM:48004C47 ??				    % 1
CM:48004C48 ??				    % 1
CM:48004C49 ??				    % 1
CM:48004C4A ??				    % 1
CM:48004C4B ??				    % 1
CM:48004C4C ??				    % 1
CM:48004C4D ??				    % 1
CM:48004C4E ??				    % 1
CM:48004C4F ??				    % 1
CM:48004C50 ??				    % 1
CM:48004C51 ??				    % 1
CM:48004C52 ??				    % 1
CM:48004C53 ??				    % 1
CM:48004C54 ??				    % 1
CM:48004C55 ??				    % 1
CM:48004C56 ??				    % 1
CM:48004C57 ??				    % 1
CM:48004C58 ??				    % 1
CM:48004C59 ??				    % 1
CM:48004C5A ??				    % 1
CM:48004C5B ??				    % 1
CM:48004C5C ??				    % 1
CM:48004C5D ??				    % 1
CM:48004C5E ??				    % 1
CM:48004C5F ??				    % 1
CM:48004C60 ??				    % 1
CM:48004C61 ??				    % 1
CM:48004C62 ??				    % 1
CM:48004C63 ??				    % 1
CM:48004C64 ??				    % 1
CM:48004C65 ??				    % 1
CM:48004C66 ??				    % 1
CM:48004C67 ??				    % 1
CM:48004C68 ??				    % 1
CM:48004C69 ??				    % 1
CM:48004C6A ??				    % 1
CM:48004C6B ??				    % 1
CM:48004C6C ??				    % 1
CM:48004C6D ??				    % 1
CM:48004C6E ??				    % 1
CM:48004C6F ??				    % 1
CM:48004C70 ??				    % 1
CM:48004C71 ??				    % 1
CM:48004C72 ??				    % 1
CM:48004C73 ??				    % 1
CM:48004C74 ??				    % 1
CM:48004C75 ??				    % 1
CM:48004C76 ??				    % 1
CM:48004C77 ??				    % 1
CM:48004C78 ??				    % 1
CM:48004C79 ??				    % 1
CM:48004C7A ??				    % 1
CM:48004C7B ??				    % 1
CM:48004C7C ??				    % 1
CM:48004C7D ??				    % 1
CM:48004C7E ??				    % 1
CM:48004C7F ??				    % 1
CM:48004C80 ??				    % 1
CM:48004C81 ??				    % 1
CM:48004C82 ??				    % 1
CM:48004C83 ??				    % 1
CM:48004C84 ??				    % 1
CM:48004C85 ??				    % 1
CM:48004C86 ??				    % 1
CM:48004C87 ??				    % 1
CM:48004C88 ??				    % 1
CM:48004C89 ??				    % 1
CM:48004C8A ??				    % 1
CM:48004C8B ??				    % 1
CM:48004C8C ??				    % 1
CM:48004C8D ??				    % 1
CM:48004C8E ??				    % 1
CM:48004C8F ??				    % 1
CM:48004C90 ??				    % 1
CM:48004C91 ??				    % 1
CM:48004C92 ??				    % 1
CM:48004C93 ??				    % 1
CM:48004C94 ??				    % 1
CM:48004C95 ??				    % 1
CM:48004C96 ??				    % 1
CM:48004C97 ??				    % 1
CM:48004C98 ??				    % 1
CM:48004C99 ??				    % 1
CM:48004C9A ??				    % 1
CM:48004C9B ??				    % 1
CM:48004C9C ??				    % 1
CM:48004C9D ??				    % 1
CM:48004C9E ??				    % 1
CM:48004C9F ??				    % 1
CM:48004CA0 ??				    % 1
CM:48004CA1 ??				    % 1
CM:48004CA2 ??				    % 1
CM:48004CA3 ??				    % 1
CM:48004CA4 ??				    % 1
CM:48004CA5 ??				    % 1
CM:48004CA6 ??				    % 1
CM:48004CA7 ??				    % 1
CM:48004CA8 ??				    % 1
CM:48004CA9 ??				    % 1
CM:48004CAA ??				    % 1
CM:48004CAB ??				    % 1
CM:48004CAC ??				    % 1
CM:48004CAD ??				    % 1
CM:48004CAE ??				    % 1
CM:48004CAF ??				    % 1
CM:48004CB0 ??				    % 1
CM:48004CB1 ??				    % 1
CM:48004CB2 ??				    % 1
CM:48004CB3 ??				    % 1
CM:48004CB4 ??				    % 1
CM:48004CB5 ??				    % 1
CM:48004CB6 ??				    % 1
CM:48004CB7 ??				    % 1
CM:48004CB8 ??				    % 1
CM:48004CB9 ??				    % 1
CM:48004CBA ??				    % 1
CM:48004CBB ??				    % 1
CM:48004CBC ??				    % 1
CM:48004CBD ??				    % 1
CM:48004CBE ??				    % 1
CM:48004CBF ??				    % 1
CM:48004CC0 ??				    % 1
CM:48004CC1 ??				    % 1
CM:48004CC2 ??				    % 1
CM:48004CC3 ??				    % 1
CM:48004CC4 ??				    % 1
CM:48004CC5 ??				    % 1
CM:48004CC6 ??				    % 1
CM:48004CC7 ??				    % 1
CM:48004CC8 ??				    % 1
CM:48004CC9 ??				    % 1
CM:48004CCA ??				    % 1
CM:48004CCB ??				    % 1
CM:48004CCC ??				    % 1
CM:48004CCD ??				    % 1
CM:48004CCE ??				    % 1
CM:48004CCF ??				    % 1
CM:48004CD0 ??				    % 1
CM:48004CD1 ??				    % 1
CM:48004CD2 ??				    % 1
CM:48004CD3 ??				    % 1
CM:48004CD4 ??				    % 1
CM:48004CD5 ??				    % 1
CM:48004CD6 ??				    % 1
CM:48004CD7 ??				    % 1
CM:48004CD8 ??				    % 1
CM:48004CD9 ??				    % 1
CM:48004CDA ??				    % 1
CM:48004CDB ??				    % 1
CM:48004CDC ??				    % 1
CM:48004CDD ??				    % 1
CM:48004CDE ??				    % 1
CM:48004CDF ??				    % 1
CM:48004CE0 ??				    % 1
CM:48004CE1 ??				    % 1
CM:48004CE2 ??				    % 1
CM:48004CE3 ??				    % 1
CM:48004CE4 ??				    % 1
CM:48004CE5 ??				    % 1
CM:48004CE6 ??				    % 1
CM:48004CE7 ??				    % 1
CM:48004CE8 ??				    % 1
CM:48004CE9 ??				    % 1
CM:48004CEA ??				    % 1
CM:48004CEB ??				    % 1
CM:48004CEC ??				    % 1
CM:48004CED ??				    % 1
CM:48004CEE ??				    % 1
CM:48004CEF ??				    % 1
CM:48004CF0 ??				    % 1
CM:48004CF1 ??				    % 1
CM:48004CF2 ??				    % 1
CM:48004CF3 ??				    % 1
CM:48004CF4 ??				    % 1
CM:48004CF5 ??				    % 1
CM:48004CF6 ??				    % 1
CM:48004CF7 ??				    % 1
CM:48004CF8 ??				    % 1
CM:48004CF9 ??				    % 1
CM:48004CFA ??				    % 1
CM:48004CFB ??				    % 1
CM:48004CFC ??				    % 1
CM:48004CFD ??				    % 1
CM:48004CFE ??				    % 1
CM:48004CFF ??				    % 1
CM:48004D00 ??		    OMAP3430_reg_CM_CLKEN_PLL %	1					  ; DATA XREF: gpmc_setup+1Co
CM:48004D00											  ; ROM:off_40014440o
CM:48004D00											  ; This register allows controlling the DPLL3 and DPLL4 modes
CM:48004D01 ??				    % 1
CM:48004D02 ??				    % 1
CM:48004D03 ??				    % 1
CM:48004D04 ??		    OMAP3430_reg_CM_CLKEN2_PLL % 1					  ; This register controls the DPLL5 modes
CM:48004D05 ??				    % 1
CM:48004D06 ??				    % 1
CM:48004D07 ??				    % 1
CM:48004D08 ??				    % 1
CM:48004D09 ??				    % 1
CM:48004D0A ??				    % 1
CM:48004D0B ??				    % 1
CM:48004D0C ??				    % 1
CM:48004D0D ??				    % 1
CM:48004D0E ??				    % 1
CM:48004D0F ??				    % 1
CM:48004D10 ??				    % 1
CM:48004D11 ??				    % 1
CM:48004D12 ??				    % 1
CM:48004D13 ??				    % 1
CM:48004D14 ??				    % 1
CM:48004D15 ??				    % 1
CM:48004D16 ??				    % 1
CM:48004D17 ??				    % 1
CM:48004D18 ??				    % 1
CM:48004D19 ??				    % 1
CM:48004D1A ??				    % 1
CM:48004D1B ??				    % 1
CM:48004D1C ??				    % 1
CM:48004D1D ??				    % 1
CM:48004D1E ??				    % 1
CM:48004D1F ??				    % 1
CM:48004D20 ??		    OMAP3430_reg_CM_IDLEST_CKGEN % 1					  ; This register allows monitoring the	master clock activity. This register is	read only and automatically updated
CM:48004D21 ??				    % 1
CM:48004D22 ??				    % 1
CM:48004D23 ??				    % 1
CM:48004D24 ??		    OMAP3430_reg_CM_IDLEST2_CKGEN % 1					  ; This register allows monitoring the	master clock activity. This register is	read only and automatically updated
CM:48004D25 ??				    % 1
CM:48004D26 ??				    % 1
CM:48004D27 ??				    % 1
CM:48004D28 ??				    % 1
CM:48004D29 ??				    % 1
CM:48004D2A ??				    % 1
CM:48004D2B ??				    % 1
CM:48004D2C ??				    % 1
CM:48004D2D ??				    % 1
CM:48004D2E ??				    % 1
CM:48004D2F ??				    % 1
CM:48004D30 ??		    OMAP3430_reg_CM_AUTOIDLE_PLL % 1					  ; This register provides automatic control over the DPLL3 and	DPLL4 activity
CM:48004D31 ??				    % 1
CM:48004D32 ??				    % 1
CM:48004D33 ??				    % 1
CM:48004D34 ??		    OMAP3430_reg_CM_AUTOIDEL2_PLL % 1					  ; This register provides automatic control over the DPLL5 activity
CM:48004D35 ??				    % 1
CM:48004D36 ??				    % 1
CM:48004D37 ??				    % 1
CM:48004D38 ??				    % 1
CM:48004D39 ??				    % 1
CM:48004D3A ??				    % 1
CM:48004D3B ??				    % 1
CM:48004D3C ??				    % 1
CM:48004D3D ??				    % 1
CM:48004D3E ??				    % 1
CM:48004D3F ??				    % 1
CM:48004D40 ??		    OMAP3430_reg_CM_CLKSEL1_PLL	% 1					  ; DATA XREF: i2c_init+1Ao
CM:48004D40											  ; ROM:off_400167FCo
CM:48004D40											  ; This register controls the selection of the	master clock frequencies
CM:48004D41 ??				    % 1
CM:48004D42 ??				    % 1
CM:48004D43 ??				    % 1
CM:48004D44 ??		    OMAP3430_reg_CM_CLKSEL2_PLL	% 1					  ; This register controls the selection of the	master clock frequencies
CM:48004D45 ??				    % 1
CM:48004D46 ??				    % 1
CM:48004D47 ??				    % 1
CM:48004D48 ??		    OMAP3430_reg_CM_CLKSEL3_PLL	% 1					  ; This register controls the selection of the	master clock frequencies
CM:48004D49 ??				    % 1
CM:48004D4A ??				    % 1
CM:48004D4B ??				    % 1
CM:48004D4C ??		    OMAP3430_reg_CM_CLKSEL4_PLL	% 1					  ; This register controls the selection of the	master clock frequencies
CM:48004D4D ??				    % 1
CM:48004D4E ??				    % 1
CM:48004D4F ??				    % 1
CM:48004D50 ??		    OMAP3430_reg_CM_CLKSEL5_PLL	% 1					  ; This register controls the selection of the	master clock frequencies
CM:48004D51 ??				    % 1
CM:48004D52 ??				    % 1
CM:48004D53 ??				    % 1
CM:48004D54 ??				    % 1
CM:48004D55 ??				    % 1
CM:48004D56 ??				    % 1
CM:48004D57 ??				    % 1
CM:48004D58 ??				    % 1
CM:48004D59 ??				    % 1
CM:48004D5A ??				    % 1
CM:48004D5B ??				    % 1
CM:48004D5C ??				    % 1
CM:48004D5D ??				    % 1
CM:48004D5E ??				    % 1
CM:48004D5F ??				    % 1
CM:48004D60 ??				    % 1
CM:48004D61 ??				    % 1
CM:48004D62 ??				    % 1
CM:48004D63 ??				    % 1
CM:48004D64 ??				    % 1
CM:48004D65 ??				    % 1
CM:48004D66 ??				    % 1
CM:48004D67 ??				    % 1
CM:48004D68 ??				    % 1
CM:48004D69 ??				    % 1
CM:48004D6A ??				    % 1
CM:48004D6B ??				    % 1
CM:48004D6C ??				    % 1
CM:48004D6D ??				    % 1
CM:48004D6E ??				    % 1
CM:48004D6F ??				    % 1
CM:48004D70 ??		    OMAP3430_reg_CM_CLKOUT_CTRL	% 1					  ; This register provides control over	the SYS_CLKOUT2	output clock
CM:48004D71 ??				    % 1
CM:48004D72 ??				    % 1
CM:48004D73 ??				    % 1
CM:48004D74 ??				    % 1
CM:48004D75 ??				    % 1
CM:48004D76 ??				    % 1
CM:48004D77 ??				    % 1
CM:48004D78 ??				    % 1
CM:48004D79 ??				    % 1
CM:48004D7A ??				    % 1
CM:48004D7B ??				    % 1
CM:48004D7C ??				    % 1
CM:48004D7D ??				    % 1
CM:48004D7E ??				    % 1
CM:48004D7F ??				    % 1
CM:48004D80 ??				    % 1
CM:48004D81 ??				    % 1
CM:48004D82 ??				    % 1
CM:48004D83 ??				    % 1
CM:48004D84 ??				    % 1
CM:48004D85 ??				    % 1
CM:48004D86 ??				    % 1
CM:48004D87 ??				    % 1
CM:48004D88 ??				    % 1
CM:48004D89 ??				    % 1
CM:48004D8A ??				    % 1
CM:48004D8B ??				    % 1
CM:48004D8C ??				    % 1
CM:48004D8D ??				    % 1
CM:48004D8E ??				    % 1
CM:48004D8F ??				    % 1
CM:48004D90 ??				    % 1
CM:48004D91 ??				    % 1
CM:48004D92 ??				    % 1
CM:48004D93 ??				    % 1
CM:48004D94 ??				    % 1
CM:48004D95 ??				    % 1
CM:48004D96 ??				    % 1
CM:48004D97 ??				    % 1
CM:48004D98 ??				    % 1
CM:48004D99 ??				    % 1
CM:48004D9A ??				    % 1
CM:48004D9B ??				    % 1
CM:48004D9C ??				    % 1
CM:48004D9D ??				    % 1
CM:48004D9E ??				    % 1
CM:48004D9F ??				    % 1
CM:48004DA0 ??				    % 1
CM:48004DA1 ??				    % 1
CM:48004DA2 ??				    % 1
CM:48004DA3 ??				    % 1
CM:48004DA4 ??				    % 1
CM:48004DA5 ??				    % 1
CM:48004DA6 ??				    % 1
CM:48004DA7 ??				    % 1
CM:48004DA8 ??				    % 1
CM:48004DA9 ??				    % 1
CM:48004DAA ??				    % 1
CM:48004DAB ??				    % 1
CM:48004DAC ??				    % 1
CM:48004DAD ??				    % 1
CM:48004DAE ??				    % 1
CM:48004DAF ??				    % 1
CM:48004DB0 ??				    % 1
CM:48004DB1 ??				    % 1
CM:48004DB2 ??				    % 1
CM:48004DB3 ??				    % 1
CM:48004DB4 ??				    % 1
CM:48004DB5 ??				    % 1
CM:48004DB6 ??				    % 1
CM:48004DB7 ??				    % 1
CM:48004DB8 ??				    % 1
CM:48004DB9 ??				    % 1
CM:48004DBA ??				    % 1
CM:48004DBB ??				    % 1
CM:48004DBC ??				    % 1
CM:48004DBD ??				    % 1
CM:48004DBE ??				    % 1
CM:48004DBF ??				    % 1
CM:48004DC0 ??				    % 1
CM:48004DC1 ??				    % 1
CM:48004DC2 ??				    % 1
CM:48004DC3 ??				    % 1
CM:48004DC4 ??				    % 1
CM:48004DC5 ??				    % 1
CM:48004DC6 ??				    % 1
CM:48004DC7 ??				    % 1
CM:48004DC8 ??				    % 1
CM:48004DC9 ??				    % 1
CM:48004DCA ??				    % 1
CM:48004DCB ??				    % 1
CM:48004DCC ??				    % 1
CM:48004DCD ??				    % 1
CM:48004DCE ??				    % 1
CM:48004DCF ??				    % 1
CM:48004DD0 ??				    % 1
CM:48004DD1 ??				    % 1
CM:48004DD2 ??				    % 1
CM:48004DD3 ??				    % 1
CM:48004DD4 ??				    % 1
CM:48004DD5 ??				    % 1
CM:48004DD6 ??				    % 1
CM:48004DD7 ??				    % 1
CM:48004DD8 ??				    % 1
CM:48004DD9 ??				    % 1
CM:48004DDA ??				    % 1
CM:48004DDB ??				    % 1
CM:48004DDC ??				    % 1
CM:48004DDD ??				    % 1
CM:48004DDE ??				    % 1
CM:48004DDF ??				    % 1
CM:48004DE0 ??				    % 1
CM:48004DE1 ??				    % 1
CM:48004DE2 ??				    % 1
CM:48004DE3 ??				    % 1
CM:48004DE4 ??				    % 1
CM:48004DE5 ??				    % 1
CM:48004DE6 ??				    % 1
CM:48004DE7 ??				    % 1
CM:48004DE8 ??				    % 1
CM:48004DE9 ??				    % 1
CM:48004DEA ??				    % 1
CM:48004DEB ??				    % 1
CM:48004DEC ??				    % 1
CM:48004DED ??				    % 1
CM:48004DEE ??				    % 1
CM:48004DEF ??				    % 1
CM:48004DF0 ??				    % 1
CM:48004DF1 ??				    % 1
CM:48004DF2 ??				    % 1
CM:48004DF3 ??				    % 1
CM:48004DF4 ??				    % 1
CM:48004DF5 ??				    % 1
CM:48004DF6 ??				    % 1
CM:48004DF7 ??				    % 1
CM:48004DF8 ??				    % 1
CM:48004DF9 ??				    % 1
CM:48004DFA ??				    % 1
CM:48004DFB ??				    % 1
CM:48004DFC ??				    % 1
CM:48004DFD ??				    % 1
CM:48004DFE ??				    % 1
CM:48004DFF ??				    % 1
CM:48004E00 ??		    OMAP3430_reg_CM_FCLKEN_DSS % 1					  ; Controls the modules functional clock activity
CM:48004E01 ??				    % 1
CM:48004E02 ??				    % 1
CM:48004E03 ??				    % 1
CM:48004E04 ??				    % 1
CM:48004E05 ??				    % 1
CM:48004E06 ??				    % 1
CM:48004E07 ??				    % 1
CM:48004E08 ??				    % 1
CM:48004E09 ??				    % 1
CM:48004E0A ??				    % 1
CM:48004E0B ??				    % 1
CM:48004E0C ??				    % 1
CM:48004E0D ??				    % 1
CM:48004E0E ??				    % 1
CM:48004E0F ??				    % 1
CM:48004E10 ??		    OMAP3430_reg_CM_ICLKEN_DSS % 1					  ; Controls the modules interface clock activity
CM:48004E11 ??				    % 1
CM:48004E12 ??				    % 1
CM:48004E13 ??				    % 1
CM:48004E14 ??				    % 1
CM:48004E15 ??				    % 1
CM:48004E16 ??				    % 1
CM:48004E17 ??				    % 1
CM:48004E18 ??				    % 1
CM:48004E19 ??				    % 1
CM:48004E1A ??				    % 1
CM:48004E1B ??				    % 1
CM:48004E1C ??				    % 1
CM:48004E1D ??				    % 1
CM:48004E1E ??				    % 1
CM:48004E1F ??				    % 1
CM:48004E20 ??		    OMAP3430_reg_CM_IDLEST_DSS % 1					  ; Module access availability monitoring. This	register is read only and automatically	updated
CM:48004E21 ??				    % 1
CM:48004E22 ??				    % 1
CM:48004E23 ??				    % 1
CM:48004E24 ??				    % 1
CM:48004E25 ??				    % 1
CM:48004E26 ??				    % 1
CM:48004E27 ??				    % 1
CM:48004E28 ??				    % 1
CM:48004E29 ??				    % 1
CM:48004E2A ??				    % 1
CM:48004E2B ??				    % 1
CM:48004E2C ??				    % 1
CM:48004E2D ??				    % 1
CM:48004E2E ??				    % 1
CM:48004E2F ??				    % 1
CM:48004E30 ??		    OMAP3430_reg_CM_AUTOIDLE_DSS % 1					  ; This register controls the automatic control of the	modules	interface clock	activity
CM:48004E31 ??				    % 1
CM:48004E32 ??				    % 1
CM:48004E33 ??				    % 1
CM:48004E34 ??				    % 1
CM:48004E35 ??				    % 1
CM:48004E36 ??				    % 1
CM:48004E37 ??				    % 1
CM:48004E38 ??				    % 1
CM:48004E39 ??				    % 1
CM:48004E3A ??				    % 1
CM:48004E3B ??				    % 1
CM:48004E3C ??				    % 1
CM:48004E3D ??				    % 1
CM:48004E3E ??				    % 1
CM:48004E3F ??				    % 1
CM:48004E40 ??		    OMAP3430_reg_CM_CLKSEL_DSS % 1					  ; Modules clock selection
CM:48004E41 ??				    % 1
CM:48004E42 ??				    % 1
CM:48004E43 ??				    % 1
CM:48004E44 ??		    OMAP3430_reg_CM_SLEEPDEP_DSS % 1					  ; This register allows enebling or disabling the sleep transition dependency of DSS domain with respect to other domain
CM:48004E45 ??				    % 1
CM:48004E46 ??				    % 1
CM:48004E47 ??				    % 1
CM:48004E48 ??		    OMAP3430_reg_CM_CLKSTCTRL_DSS % 1					  ; This register enables the domain power state transition. It	controls the HW	supervised domain power	state transition between ACTIVE	and INACTIVE states
CM:48004E49 ??				    % 1
CM:48004E4A ??				    % 1
CM:48004E4B ??				    % 1
CM:48004E4C ??		    OMAP3430_reg_CM_CLKSTST_DSS	% 1					  ; This register provides a status on the OCP interface clock activity	in the domain
CM:48004E4D ??				    % 1
CM:48004E4E ??				    % 1
CM:48004E4F ??				    % 1
CM:48004E50 ??				    % 1
CM:48004E51 ??				    % 1
CM:48004E52 ??				    % 1
CM:48004E53 ??				    % 1
CM:48004E54 ??				    % 1
CM:48004E55 ??				    % 1
CM:48004E56 ??				    % 1
CM:48004E57 ??				    % 1
CM:48004E58 ??				    % 1
CM:48004E59 ??				    % 1
CM:48004E5A ??				    % 1
CM:48004E5B ??				    % 1
CM:48004E5C ??				    % 1
CM:48004E5D ??				    % 1
CM:48004E5E ??				    % 1
CM:48004E5F ??				    % 1
CM:48004E60 ??				    % 1
CM:48004E61 ??				    % 1
CM:48004E62 ??				    % 1
CM:48004E63 ??				    % 1
CM:48004E64 ??				    % 1
CM:48004E65 ??				    % 1
CM:48004E66 ??				    % 1
CM:48004E67 ??				    % 1
CM:48004E68 ??				    % 1
CM:48004E69 ??				    % 1
CM:48004E6A ??				    % 1
CM:48004E6B ??				    % 1
CM:48004E6C ??				    % 1
CM:48004E6D ??				    % 1
CM:48004E6E ??				    % 1
CM:48004E6F ??				    % 1
CM:48004E70 ??				    % 1
CM:48004E71 ??				    % 1
CM:48004E72 ??				    % 1
CM:48004E73 ??				    % 1
CM:48004E74 ??				    % 1
CM:48004E75 ??				    % 1
CM:48004E76 ??				    % 1
CM:48004E77 ??				    % 1
CM:48004E78 ??				    % 1
CM:48004E79 ??				    % 1
CM:48004E7A ??				    % 1
CM:48004E7B ??				    % 1
CM:48004E7C ??				    % 1
CM:48004E7D ??				    % 1
CM:48004E7E ??				    % 1
CM:48004E7F ??				    % 1
CM:48004E80 ??				    % 1
CM:48004E81 ??				    % 1
CM:48004E82 ??				    % 1
CM:48004E83 ??				    % 1
CM:48004E84 ??				    % 1
CM:48004E85 ??				    % 1
CM:48004E86 ??				    % 1
CM:48004E87 ??				    % 1
CM:48004E88 ??				    % 1
CM:48004E89 ??				    % 1
CM:48004E8A ??				    % 1
CM:48004E8B ??				    % 1
CM:48004E8C ??				    % 1
CM:48004E8D ??				    % 1
CM:48004E8E ??				    % 1
CM:48004E8F ??				    % 1
CM:48004E90 ??				    % 1
CM:48004E91 ??				    % 1
CM:48004E92 ??				    % 1
CM:48004E93 ??				    % 1
CM:48004E94 ??				    % 1
CM:48004E95 ??				    % 1
CM:48004E96 ??				    % 1
CM:48004E97 ??				    % 1
CM:48004E98 ??				    % 1
CM:48004E99 ??				    % 1
CM:48004E9A ??				    % 1
CM:48004E9B ??				    % 1
CM:48004E9C ??				    % 1
CM:48004E9D ??				    % 1
CM:48004E9E ??				    % 1
CM:48004E9F ??				    % 1
CM:48004EA0 ??				    % 1
CM:48004EA1 ??				    % 1
CM:48004EA2 ??				    % 1
CM:48004EA3 ??				    % 1
CM:48004EA4 ??				    % 1
CM:48004EA5 ??				    % 1
CM:48004EA6 ??				    % 1
CM:48004EA7 ??				    % 1
CM:48004EA8 ??				    % 1
CM:48004EA9 ??				    % 1
CM:48004EAA ??				    % 1
CM:48004EAB ??				    % 1
CM:48004EAC ??				    % 1
CM:48004EAD ??				    % 1
CM:48004EAE ??				    % 1
CM:48004EAF ??				    % 1
CM:48004EB0 ??				    % 1
CM:48004EB1 ??				    % 1
CM:48004EB2 ??				    % 1
CM:48004EB3 ??				    % 1
CM:48004EB4 ??				    % 1
CM:48004EB5 ??				    % 1
CM:48004EB6 ??				    % 1
CM:48004EB7 ??				    % 1
CM:48004EB8 ??				    % 1
CM:48004EB9 ??				    % 1
CM:48004EBA ??				    % 1
CM:48004EBB ??				    % 1
CM:48004EBC ??				    % 1
CM:48004EBD ??				    % 1
CM:48004EBE ??				    % 1
CM:48004EBF ??				    % 1
CM:48004EC0 ??				    % 1
CM:48004EC1 ??				    % 1
CM:48004EC2 ??				    % 1
CM:48004EC3 ??				    % 1
CM:48004EC4 ??				    % 1
CM:48004EC5 ??				    % 1
CM:48004EC6 ??				    % 1
CM:48004EC7 ??				    % 1
CM:48004EC8 ??				    % 1
CM:48004EC9 ??				    % 1
CM:48004ECA ??				    % 1
CM:48004ECB ??				    % 1
CM:48004ECC ??				    % 1
CM:48004ECD ??				    % 1
CM:48004ECE ??				    % 1
CM:48004ECF ??				    % 1
CM:48004ED0 ??				    % 1
CM:48004ED1 ??				    % 1
CM:48004ED2 ??				    % 1
CM:48004ED3 ??				    % 1
CM:48004ED4 ??				    % 1
CM:48004ED5 ??				    % 1
CM:48004ED6 ??				    % 1
CM:48004ED7 ??				    % 1
CM:48004ED8 ??				    % 1
CM:48004ED9 ??				    % 1
CM:48004EDA ??				    % 1
CM:48004EDB ??				    % 1
CM:48004EDC ??				    % 1
CM:48004EDD ??				    % 1
CM:48004EDE ??				    % 1
CM:48004EDF ??				    % 1
CM:48004EE0 ??				    % 1
CM:48004EE1 ??				    % 1
CM:48004EE2 ??				    % 1
CM:48004EE3 ??				    % 1
CM:48004EE4 ??				    % 1
CM:48004EE5 ??				    % 1
CM:48004EE6 ??				    % 1
CM:48004EE7 ??				    % 1
CM:48004EE8 ??				    % 1
CM:48004EE9 ??				    % 1
CM:48004EEA ??				    % 1
CM:48004EEB ??				    % 1
CM:48004EEC ??				    % 1
CM:48004EED ??				    % 1
CM:48004EEE ??				    % 1
CM:48004EEF ??				    % 1
CM:48004EF0 ??				    % 1
CM:48004EF1 ??				    % 1
CM:48004EF2 ??				    % 1
CM:48004EF3 ??				    % 1
CM:48004EF4 ??				    % 1
CM:48004EF5 ??				    % 1
CM:48004EF6 ??				    % 1
CM:48004EF7 ??				    % 1
CM:48004EF8 ??				    % 1
CM:48004EF9 ??				    % 1
CM:48004EFA ??				    % 1
CM:48004EFB ??				    % 1
CM:48004EFC ??				    % 1
CM:48004EFD ??				    % 1
CM:48004EFE ??				    % 1
CM:48004EFF ??				    % 1
CM:48004F00 ??		    OMAP3430_reg_CM_FCLKEN_CAM % 1					  ; Controls the modules functional clock activity
CM:48004F01 ??				    % 1
CM:48004F02 ??				    % 1
CM:48004F03 ??				    % 1
CM:48004F04 ??				    % 1
CM:48004F05 ??				    % 1
CM:48004F06 ??				    % 1
CM:48004F07 ??				    % 1
CM:48004F08 ??				    % 1
CM:48004F09 ??				    % 1
CM:48004F0A ??				    % 1
CM:48004F0B ??				    % 1
CM:48004F0C ??				    % 1
CM:48004F0D ??				    % 1
CM:48004F0E ??				    % 1
CM:48004F0F ??				    % 1
CM:48004F10 ??		    OMAP3430_reg_CM_ICLKEN_CAM % 1					  ; Controls the modules interface clock activity
CM:48004F11 ??				    % 1
CM:48004F12 ??				    % 1
CM:48004F13 ??				    % 1
CM:48004F14 ??				    % 1
CM:48004F15 ??				    % 1
CM:48004F16 ??				    % 1
CM:48004F17 ??				    % 1
CM:48004F18 ??				    % 1
CM:48004F19 ??				    % 1
CM:48004F1A ??				    % 1
CM:48004F1B ??				    % 1
CM:48004F1C ??				    % 1
CM:48004F1D ??				    % 1
CM:48004F1E ??				    % 1
CM:48004F1F ??				    % 1
CM:48004F20 ??		    OMAP3403_reg_CM_IDLEST_CAM % 1					  ; Modules access availability	monitoring. This register is read only and automatically updated
CM:48004F21 ??				    % 1
CM:48004F22 ??				    % 1
CM:48004F23 ??				    % 1
CM:48004F24 ??				    % 1
CM:48004F25 ??				    % 1
CM:48004F26 ??				    % 1
CM:48004F27 ??				    % 1
CM:48004F28 ??				    % 1
CM:48004F29 ??				    % 1
CM:48004F2A ??				    % 1
CM:48004F2B ??				    % 1
CM:48004F2C ??				    % 1
CM:48004F2D ??				    % 1
CM:48004F2E ??				    % 1
CM:48004F2F ??				    % 1
CM:48004F30 ??		    OMAP3430_reg_CM_AUTOIDLE_CAM % 1					  ; This register controls the automatic control of the	modules	interface clock	activity
CM:48004F31 ??				    % 1
CM:48004F32 ??				    % 1
CM:48004F33 ??				    % 1
CM:48004F34 ??				    % 1
CM:48004F35 ??				    % 1
CM:48004F36 ??				    % 1
CM:48004F37 ??				    % 1
CM:48004F38 ??				    % 1
CM:48004F39 ??				    % 1
CM:48004F3A ??				    % 1
CM:48004F3B ??				    % 1
CM:48004F3C ??				    % 1
CM:48004F3D ??				    % 1
CM:48004F3E ??				    % 1
CM:48004F3F ??				    % 1
CM:48004F40 ??		    OMAP3430_reg_CM_CLKSEL_CAM % 1					  ; CAM	module clock selection
CM:48004F41 ??				    % 1
CM:48004F42 ??				    % 1
CM:48004F43 ??				    % 1
CM:48004F44 ??		    OMAP3430_reg_CM_SLEEPDEP_CAM % 1					  ; This register allows enabling or disabling the sleep transition dependency of CAM domain with respect to other domain
CM:48004F45 ??				    % 1
CM:48004F46 ??				    % 1
CM:48004F47 ??				    % 1
CM:48004F48 ??		    OMAP3430_reg_CM_CLKSTCTRL_CAM % 1					  ; This register allows to enable or disable SW and HW	supervised transition between ACTIVE and INACTIVE states
CM:48004F49 ??				    % 1
CM:48004F4A ??				    % 1
CM:48004F4B ??				    % 1
CM:48004F4C ??		    OMAP3430_reg_CM_CLKSTST_CAM	% 1					  ; This register provides a status on the OCP interface clock activity	in the domain
CM:48004F4D ??				    % 1
CM:48004F4E ??				    % 1
CM:48004F4F ??				    % 1
CM:48004F50 ??				    % 1
CM:48004F51 ??				    % 1
CM:48004F52 ??				    % 1
CM:48004F53 ??				    % 1
CM:48004F54 ??				    % 1
CM:48004F55 ??				    % 1
CM:48004F56 ??				    % 1
CM:48004F57 ??				    % 1
CM:48004F58 ??				    % 1
CM:48004F59 ??				    % 1
CM:48004F5A ??				    % 1
CM:48004F5B ??				    % 1
CM:48004F5C ??				    % 1
CM:48004F5D ??				    % 1
CM:48004F5E ??				    % 1
CM:48004F5F ??				    % 1
CM:48004F60 ??				    % 1
CM:48004F61 ??				    % 1
CM:48004F62 ??				    % 1
CM:48004F63 ??				    % 1
CM:48004F64 ??				    % 1
CM:48004F65 ??				    % 1
CM:48004F66 ??				    % 1
CM:48004F67 ??				    % 1
CM:48004F68 ??				    % 1
CM:48004F69 ??				    % 1
CM:48004F6A ??				    % 1
CM:48004F6B ??				    % 1
CM:48004F6C ??				    % 1
CM:48004F6D ??				    % 1
CM:48004F6E ??				    % 1
CM:48004F6F ??				    % 1
CM:48004F70 ??				    % 1
CM:48004F71 ??				    % 1
CM:48004F72 ??				    % 1
CM:48004F73 ??				    % 1
CM:48004F74 ??				    % 1
CM:48004F75 ??				    % 1
CM:48004F76 ??				    % 1
CM:48004F77 ??				    % 1
CM:48004F78 ??				    % 1
CM:48004F79 ??				    % 1
CM:48004F7A ??				    % 1
CM:48004F7B ??				    % 1
CM:48004F7C ??				    % 1
CM:48004F7D ??				    % 1
CM:48004F7E ??				    % 1
CM:48004F7F ??				    % 1
CM:48004F80 ??				    % 1
CM:48004F81 ??				    % 1
CM:48004F82 ??				    % 1
CM:48004F83 ??				    % 1
CM:48004F84 ??				    % 1
CM:48004F85 ??				    % 1
CM:48004F86 ??				    % 1
CM:48004F87 ??				    % 1
CM:48004F88 ??				    % 1
CM:48004F89 ??				    % 1
CM:48004F8A ??				    % 1
CM:48004F8B ??				    % 1
CM:48004F8C ??				    % 1
CM:48004F8D ??				    % 1
CM:48004F8E ??				    % 1
CM:48004F8F ??				    % 1
CM:48004F90 ??				    % 1
CM:48004F91 ??				    % 1
CM:48004F92 ??				    % 1
CM:48004F93 ??				    % 1
CM:48004F94 ??				    % 1
CM:48004F95 ??				    % 1
CM:48004F96 ??				    % 1
CM:48004F97 ??				    % 1
CM:48004F98 ??				    % 1
CM:48004F99 ??				    % 1
CM:48004F9A ??				    % 1
CM:48004F9B ??				    % 1
CM:48004F9C ??				    % 1
CM:48004F9D ??				    % 1
CM:48004F9E ??				    % 1
CM:48004F9F ??				    % 1
CM:48004FA0 ??				    % 1
CM:48004FA1 ??				    % 1
CM:48004FA2 ??				    % 1
CM:48004FA3 ??				    % 1
CM:48004FA4 ??				    % 1
CM:48004FA5 ??				    % 1
CM:48004FA6 ??				    % 1
CM:48004FA7 ??				    % 1
CM:48004FA8 ??				    % 1
CM:48004FA9 ??				    % 1
CM:48004FAA ??				    % 1
CM:48004FAB ??				    % 1
CM:48004FAC ??				    % 1
CM:48004FAD ??				    % 1
CM:48004FAE ??				    % 1
CM:48004FAF ??				    % 1
CM:48004FB0 ??				    % 1
CM:48004FB1 ??				    % 1
CM:48004FB2 ??				    % 1
CM:48004FB3 ??				    % 1
CM:48004FB4 ??				    % 1
CM:48004FB5 ??				    % 1
CM:48004FB6 ??				    % 1
CM:48004FB7 ??				    % 1
CM:48004FB8 ??				    % 1
CM:48004FB9 ??				    % 1
CM:48004FBA ??				    % 1
CM:48004FBB ??				    % 1
CM:48004FBC ??				    % 1
CM:48004FBD ??				    % 1
CM:48004FBE ??				    % 1
CM:48004FBF ??				    % 1
CM:48004FC0 ??				    % 1
CM:48004FC1 ??				    % 1
CM:48004FC2 ??				    % 1
CM:48004FC3 ??				    % 1
CM:48004FC4 ??				    % 1
CM:48004FC5 ??				    % 1
CM:48004FC6 ??				    % 1
CM:48004FC7 ??				    % 1
CM:48004FC8 ??				    % 1
CM:48004FC9 ??				    % 1
CM:48004FCA ??				    % 1
CM:48004FCB ??				    % 1
CM:48004FCC ??				    % 1
CM:48004FCD ??				    % 1
CM:48004FCE ??				    % 1
CM:48004FCF ??				    % 1
CM:48004FD0 ??				    % 1
CM:48004FD1 ??				    % 1
CM:48004FD2 ??				    % 1
CM:48004FD3 ??				    % 1
CM:48004FD4 ??				    % 1
CM:48004FD5 ??				    % 1
CM:48004FD6 ??				    % 1
CM:48004FD7 ??				    % 1
CM:48004FD8 ??				    % 1
CM:48004FD9 ??				    % 1
CM:48004FDA ??				    % 1
CM:48004FDB ??				    % 1
CM:48004FDC ??				    % 1
CM:48004FDD ??				    % 1
CM:48004FDE ??				    % 1
CM:48004FDF ??				    % 1
CM:48004FE0 ??				    % 1
CM:48004FE1 ??				    % 1
CM:48004FE2 ??				    % 1
CM:48004FE3 ??				    % 1
CM:48004FE4 ??				    % 1
CM:48004FE5 ??				    % 1
CM:48004FE6 ??				    % 1
CM:48004FE7 ??				    % 1
CM:48004FE8 ??				    % 1
CM:48004FE9 ??				    % 1
CM:48004FEA ??				    % 1
CM:48004FEB ??				    % 1
CM:48004FEC ??				    % 1
CM:48004FED ??				    % 1
CM:48004FEE ??				    % 1
CM:48004FEF ??				    % 1
CM:48004FF0 ??				    % 1
CM:48004FF1 ??				    % 1
CM:48004FF2 ??				    % 1
CM:48004FF3 ??				    % 1
CM:48004FF4 ??				    % 1
CM:48004FF5 ??				    % 1
CM:48004FF6 ??				    % 1
CM:48004FF7 ??				    % 1
CM:48004FF8 ??				    % 1
CM:48004FF9 ??				    % 1
CM:48004FFA ??				    % 1
CM:48004FFB ??				    % 1
CM:48004FFC ??				    % 1
CM:48004FFD ??				    % 1
CM:48004FFE ??				    % 1
CM:48004FFF ??				    % 1
CM:48005000 ??		    OMAP3430_reg_CM_FCLKEN_PER % 1					  ; Controls the modules functional clock activity
CM:48005001 ??				    % 1
CM:48005002 ??				    % 1
CM:48005003 ??				    % 1
CM:48005004 ??				    % 1
CM:48005005 ??				    % 1
CM:48005006 ??				    % 1
CM:48005007 ??				    % 1
CM:48005008 ??				    % 1
CM:48005009 ??				    % 1
CM:4800500A ??				    % 1
CM:4800500B ??				    % 1
CM:4800500C ??				    % 1
CM:4800500D ??				    % 1
CM:4800500E ??				    % 1
CM:4800500F ??				    % 1
CM:48005010 ??		    OMAP3430_reg_CM_ICLKEN_PER % 1					  ; Controls the modules interface clock activity
CM:48005011 ??				    % 1
CM:48005012 ??				    % 1
CM:48005013 ??				    % 1
CM:48005014 ??				    % 1
CM:48005015 ??				    % 1
CM:48005016 ??				    % 1
CM:48005017 ??				    % 1
CM:48005018 ??				    % 1
CM:48005019 ??				    % 1
CM:4800501A ??				    % 1
CM:4800501B ??				    % 1
CM:4800501C ??				    % 1
CM:4800501D ??				    % 1
CM:4800501E ??				    % 1
CM:4800501F ??				    % 1
CM:48005020 ??		    OMAP3430_reg_CM_IDLEST_PER % 1					  ; Modules access availability	monitoring. This register is read only and automatically updated
CM:48005021 ??				    % 1
CM:48005022 ??				    % 1
CM:48005023 ??				    % 1
CM:48005024 ??				    % 1
CM:48005025 ??				    % 1
CM:48005026 ??				    % 1
CM:48005027 ??				    % 1
CM:48005028 ??				    % 1
CM:48005029 ??				    % 1
CM:4800502A ??				    % 1
CM:4800502B ??				    % 1
CM:4800502C ??				    % 1
CM:4800502D ??				    % 1
CM:4800502E ??				    % 1
CM:4800502F ??				    % 1
CM:48005030 ??		    OMAP3430_reg_CM_AUTOIDLE_PER % 1					  ; This register controls the automatic control of the	modules	interface clock	activity
CM:48005031 ??				    % 1
CM:48005032 ??				    % 1
CM:48005033 ??				    % 1
CM:48005034 ??				    % 1
CM:48005035 ??				    % 1
CM:48005036 ??				    % 1
CM:48005037 ??				    % 1
CM:48005038 ??				    % 1
CM:48005039 ??				    % 1
CM:4800503A ??				    % 1
CM:4800503B ??				    % 1
CM:4800503C ??				    % 1
CM:4800503D ??				    % 1
CM:4800503E ??				    % 1
CM:4800503F ??				    % 1
CM:48005040 ??		    OMAP3430_reg_CM_CLKSEL_PER % 1					  ; PER	domain modules source clock selection
CM:48005041 ??				    % 1
CM:48005042 ??				    % 1
CM:48005043 ??				    % 1
CM:48005044 ??		    OMAP3430_reg_CM_SLEEPDEP_PER % 1					  ; This register allows enebling or disabling the sleep transition dependency of PER domain with respect to other domain
CM:48005045 ??				    % 1
CM:48005046 ??				    % 1
CM:48005047 ??				    % 1
CM:48005048 ??		    OMAP3430_reg_CM_CLKSTCTRL_PER % 1					  ; This register enables the domain power state transition. It	controls the HW	supervised domain power	state transition between ACTIVE	and INACTIVE states
CM:48005049 ??				    % 1
CM:4800504A ??				    % 1
CM:4800504B ??				    % 1
CM:4800504C ??		    OMAP3430_reg_CM_CLKSTST_PER	% 1					  ; This register provides a status on the OCP interface clock activity	in the domain
CM:4800504D ??				    % 1
CM:4800504E ??				    % 1
CM:4800504F ??				    % 1
CM:48005050 ??				    % 1
CM:48005051 ??				    % 1
CM:48005052 ??				    % 1
CM:48005053 ??				    % 1
CM:48005054 ??				    % 1
CM:48005055 ??				    % 1
CM:48005056 ??				    % 1
CM:48005057 ??				    % 1
CM:48005058 ??				    % 1
CM:48005059 ??				    % 1
CM:4800505A ??				    % 1
CM:4800505B ??				    % 1
CM:4800505C ??				    % 1
CM:4800505D ??				    % 1
CM:4800505E ??				    % 1
CM:4800505F ??				    % 1
CM:48005060 ??				    % 1
CM:48005061 ??				    % 1
CM:48005062 ??				    % 1
CM:48005063 ??				    % 1
CM:48005064 ??				    % 1
CM:48005065 ??				    % 1
CM:48005066 ??				    % 1
CM:48005067 ??				    % 1
CM:48005068 ??				    % 1
CM:48005069 ??				    % 1
CM:4800506A ??				    % 1
CM:4800506B ??				    % 1
CM:4800506C ??				    % 1
CM:4800506D ??				    % 1
CM:4800506E ??				    % 1
CM:4800506F ??				    % 1
CM:48005070 ??				    % 1
CM:48005071 ??				    % 1
CM:48005072 ??				    % 1
CM:48005073 ??				    % 1
CM:48005074 ??				    % 1
CM:48005075 ??				    % 1
CM:48005076 ??				    % 1
CM:48005077 ??				    % 1
CM:48005078 ??				    % 1
CM:48005079 ??				    % 1
CM:4800507A ??				    % 1
CM:4800507B ??				    % 1
CM:4800507C ??				    % 1
CM:4800507D ??				    % 1
CM:4800507E ??				    % 1
CM:4800507F ??				    % 1
CM:48005080 ??				    % 1
CM:48005081 ??				    % 1
CM:48005082 ??				    % 1
CM:48005083 ??				    % 1
CM:48005084 ??				    % 1
CM:48005085 ??				    % 1
CM:48005086 ??				    % 1
CM:48005087 ??				    % 1
CM:48005088 ??				    % 1
CM:48005089 ??				    % 1
CM:4800508A ??				    % 1
CM:4800508B ??				    % 1
CM:4800508C ??				    % 1
CM:4800508D ??				    % 1
CM:4800508E ??				    % 1
CM:4800508F ??				    % 1
CM:48005090 ??				    % 1
CM:48005091 ??				    % 1
CM:48005092 ??				    % 1
CM:48005093 ??				    % 1
CM:48005094 ??				    % 1
CM:48005095 ??				    % 1
CM:48005096 ??				    % 1
CM:48005097 ??				    % 1
CM:48005098 ??				    % 1
CM:48005099 ??				    % 1
CM:4800509A ??				    % 1
CM:4800509B ??				    % 1
CM:4800509C ??				    % 1
CM:4800509D ??				    % 1
CM:4800509E ??				    % 1
CM:4800509F ??				    % 1
CM:480050A0 ??				    % 1
CM:480050A1 ??				    % 1
CM:480050A2 ??				    % 1
CM:480050A3 ??				    % 1
CM:480050A4 ??				    % 1
CM:480050A5 ??				    % 1
CM:480050A6 ??				    % 1
CM:480050A7 ??				    % 1
CM:480050A8 ??				    % 1
CM:480050A9 ??				    % 1
CM:480050AA ??				    % 1
CM:480050AB ??				    % 1
CM:480050AC ??				    % 1
CM:480050AD ??				    % 1
CM:480050AE ??				    % 1
CM:480050AF ??				    % 1
CM:480050B0 ??				    % 1
CM:480050B1 ??				    % 1
CM:480050B2 ??				    % 1
CM:480050B3 ??				    % 1
CM:480050B4 ??				    % 1
CM:480050B5 ??				    % 1
CM:480050B6 ??				    % 1
CM:480050B7 ??				    % 1
CM:480050B8 ??				    % 1
CM:480050B9 ??				    % 1
CM:480050BA ??				    % 1
CM:480050BB ??				    % 1
CM:480050BC ??				    % 1
CM:480050BD ??				    % 1
CM:480050BE ??				    % 1
CM:480050BF ??				    % 1
CM:480050C0 ??				    % 1
CM:480050C1 ??				    % 1
CM:480050C2 ??				    % 1
CM:480050C3 ??				    % 1
CM:480050C4 ??				    % 1
CM:480050C5 ??				    % 1
CM:480050C6 ??				    % 1
CM:480050C7 ??				    % 1
CM:480050C8 ??				    % 1
CM:480050C9 ??				    % 1
CM:480050CA ??				    % 1
CM:480050CB ??				    % 1
CM:480050CC ??				    % 1
CM:480050CD ??				    % 1
CM:480050CE ??				    % 1
CM:480050CF ??				    % 1
CM:480050D0 ??				    % 1
CM:480050D1 ??				    % 1
CM:480050D2 ??				    % 1
CM:480050D3 ??				    % 1
CM:480050D4 ??				    % 1
CM:480050D5 ??				    % 1
CM:480050D6 ??				    % 1
CM:480050D7 ??				    % 1
CM:480050D8 ??				    % 1
CM:480050D9 ??				    % 1
CM:480050DA ??				    % 1
CM:480050DB ??				    % 1
CM:480050DC ??				    % 1
CM:480050DD ??				    % 1
CM:480050DE ??				    % 1
CM:480050DF ??				    % 1
CM:480050E0 ??				    % 1
CM:480050E1 ??				    % 1
CM:480050E2 ??				    % 1
CM:480050E3 ??				    % 1
CM:480050E4 ??				    % 1
CM:480050E5 ??				    % 1
CM:480050E6 ??				    % 1
CM:480050E7 ??				    % 1
CM:480050E8 ??				    % 1
CM:480050E9 ??				    % 1
CM:480050EA ??				    % 1
CM:480050EB ??				    % 1
CM:480050EC ??				    % 1
CM:480050ED ??				    % 1
CM:480050EE ??				    % 1
CM:480050EF ??				    % 1
CM:480050F0 ??				    % 1
CM:480050F1 ??				    % 1
CM:480050F2 ??				    % 1
CM:480050F3 ??				    % 1
CM:480050F4 ??				    % 1
CM:480050F5 ??				    % 1
CM:480050F6 ??				    % 1
CM:480050F7 ??				    % 1
CM:480050F8 ??				    % 1
CM:480050F9 ??				    % 1
CM:480050FA ??				    % 1
CM:480050FB ??				    % 1
CM:480050FC ??				    % 1
CM:480050FD ??				    % 1
CM:480050FE ??				    % 1
CM:480050FF ??				    % 1
CM:48005100 ??				    % 1
CM:48005101 ??				    % 1
CM:48005102 ??				    % 1
CM:48005103 ??				    % 1
CM:48005104 ??				    % 1
CM:48005105 ??				    % 1
CM:48005106 ??				    % 1
CM:48005107 ??				    % 1
CM:48005108 ??				    % 1
CM:48005109 ??				    % 1
CM:4800510A ??				    % 1
CM:4800510B ??				    % 1
CM:4800510C ??				    % 1
CM:4800510D ??				    % 1
CM:4800510E ??				    % 1
CM:4800510F ??				    % 1
CM:48005110 ??				    % 1
CM:48005111 ??				    % 1
CM:48005112 ??				    % 1
CM:48005113 ??				    % 1
CM:48005114 ??				    % 1
CM:48005115 ??				    % 1
CM:48005116 ??				    % 1
CM:48005117 ??				    % 1
CM:48005118 ??				    % 1
CM:48005119 ??				    % 1
CM:4800511A ??				    % 1
CM:4800511B ??				    % 1
CM:4800511C ??				    % 1
CM:4800511D ??				    % 1
CM:4800511E ??				    % 1
CM:4800511F ??				    % 1
CM:48005120 ??				    % 1
CM:48005121 ??				    % 1
CM:48005122 ??				    % 1
CM:48005123 ??				    % 1
CM:48005124 ??				    % 1
CM:48005125 ??				    % 1
CM:48005126 ??				    % 1
CM:48005127 ??				    % 1
CM:48005128 ??				    % 1
CM:48005129 ??				    % 1
CM:4800512A ??				    % 1
CM:4800512B ??				    % 1
CM:4800512C ??				    % 1
CM:4800512D ??				    % 1
CM:4800512E ??				    % 1
CM:4800512F ??				    % 1
CM:48005130 ??				    % 1
CM:48005131 ??				    % 1
CM:48005132 ??				    % 1
CM:48005133 ??				    % 1
CM:48005134 ??				    % 1
CM:48005135 ??				    % 1
CM:48005136 ??				    % 1
CM:48005137 ??				    % 1
CM:48005138 ??				    % 1
CM:48005139 ??				    % 1
CM:4800513A ??				    % 1
CM:4800513B ??				    % 1
CM:4800513C ??				    % 1
CM:4800513D ??				    % 1
CM:4800513E ??				    % 1
CM:4800513F ??				    % 1
CM:48005140 ??		    OMAP3430_reg_CM_CLKSEL1_EMU	% 1					  ; DATA XREF: parse_CHSETTINGS+5Eo
CM:48005140											  ; ROM:off_40015DA0o
CM:48005140											  ; Modules clock selection
CM:48005141 ??				    % 1
CM:48005142 ??				    % 1
CM:48005143 ??				    % 1
CM:48005144 ??				    % 1
CM:48005145 ??				    % 1
CM:48005146 ??				    % 1
CM:48005147 ??				    % 1
CM:48005148 ??		    OMAP3430_reg_CM_CLKSTCTRL_EMU % 1					  ; This register allows to enable or disable SW and HW	supervised trasition between ACTIVE and	INACTIVE states
CM:48005149 ??				    % 1
CM:4800514A ??				    % 1
CM:4800514B ??				    % 1
CM:4800514C ??		    OMAP3430_reg_CM_CLKSTST_EMU	% 1					  ; This register provides a status on the clock activity in the domain	(dpends	on the selected	source clock)
CM:4800514D ??				    % 1
CM:4800514E ??				    % 1
CM:4800514F ??				    % 1
CM:48005150 ??		    OMAP3430_reg_CM_CLKSEL2_EMU	% 1					  ; This register provides override controls over the DPLL3
CM:48005151 ??				    % 1
CM:48005152 ??				    % 1
CM:48005153 ??				    % 1
CM:48005154 ??		    OMAP3430_reg_CM_CLKSEL3_EMU	% 1					  ; This register provides override controls over the PERIPHERAL DPLL
CM:48005155 ??				    % 1
CM:48005156 ??				    % 1
CM:48005157 ??				    % 1
CM:48005158 ??				    % 1
CM:48005159 ??				    % 1
CM:4800515A ??				    % 1
CM:4800515B ??				    % 1
CM:4800515C ??				    % 1
CM:4800515D ??				    % 1
CM:4800515E ??				    % 1
CM:4800515F ??				    % 1
CM:48005160 ??				    % 1
CM:48005161 ??				    % 1
CM:48005162 ??				    % 1
CM:48005163 ??				    % 1
CM:48005164 ??				    % 1
CM:48005165 ??				    % 1
CM:48005166 ??				    % 1
CM:48005167 ??				    % 1
CM:48005168 ??				    % 1
CM:48005169 ??				    % 1
CM:4800516A ??				    % 1
CM:4800516B ??				    % 1
CM:4800516C ??				    % 1
CM:4800516D ??				    % 1
CM:4800516E ??				    % 1
CM:4800516F ??				    % 1
CM:48005170 ??				    % 1
CM:48005171 ??				    % 1
CM:48005172 ??				    % 1
CM:48005173 ??				    % 1
CM:48005174 ??				    % 1
CM:48005175 ??				    % 1
CM:48005176 ??				    % 1
CM:48005177 ??				    % 1
CM:48005178 ??				    % 1
CM:48005179 ??				    % 1
CM:4800517A ??				    % 1
CM:4800517B ??				    % 1
CM:4800517C ??				    % 1
CM:4800517D ??				    % 1
CM:4800517E ??				    % 1
CM:4800517F ??				    % 1
CM:48005180 ??				    % 1
CM:48005181 ??				    % 1
CM:48005182 ??				    % 1
CM:48005183 ??				    % 1
CM:48005184 ??				    % 1
CM:48005185 ??				    % 1
CM:48005186 ??				    % 1
CM:48005187 ??				    % 1
CM:48005188 ??				    % 1
CM:48005189 ??				    % 1
CM:4800518A ??				    % 1
CM:4800518B ??				    % 1
CM:4800518C ??				    % 1
CM:4800518D ??				    % 1
CM:4800518E ??				    % 1
CM:4800518F ??				    % 1
CM:48005190 ??				    % 1
CM:48005191 ??				    % 1
CM:48005192 ??				    % 1
CM:48005193 ??				    % 1
CM:48005194 ??				    % 1
CM:48005195 ??				    % 1
CM:48005196 ??				    % 1
CM:48005197 ??				    % 1
CM:48005198 ??				    % 1
CM:48005199 ??				    % 1
CM:4800519A ??				    % 1
CM:4800519B ??				    % 1
CM:4800519C ??				    % 1
CM:4800519D ??				    % 1
CM:4800519E ??				    % 1
CM:4800519F ??				    % 1
CM:480051A0 ??				    % 1
CM:480051A1 ??				    % 1
CM:480051A2 ??				    % 1
CM:480051A3 ??				    % 1
CM:480051A4 ??				    % 1
CM:480051A5 ??				    % 1
CM:480051A6 ??				    % 1
CM:480051A7 ??				    % 1
CM:480051A8 ??				    % 1
CM:480051A9 ??				    % 1
CM:480051AA ??				    % 1
CM:480051AB ??				    % 1
CM:480051AC ??				    % 1
CM:480051AD ??				    % 1
CM:480051AE ??				    % 1
CM:480051AF ??				    % 1
CM:480051B0 ??				    % 1
CM:480051B1 ??				    % 1
CM:480051B2 ??				    % 1
CM:480051B3 ??				    % 1
CM:480051B4 ??				    % 1
CM:480051B5 ??				    % 1
CM:480051B6 ??				    % 1
CM:480051B7 ??				    % 1
CM:480051B8 ??				    % 1
CM:480051B9 ??				    % 1
CM:480051BA ??				    % 1
CM:480051BB ??				    % 1
CM:480051BC ??				    % 1
CM:480051BD ??				    % 1
CM:480051BE ??				    % 1
CM:480051BF ??				    % 1
CM:480051C0 ??				    % 1
CM:480051C1 ??				    % 1
CM:480051C2 ??				    % 1
CM:480051C3 ??				    % 1
CM:480051C4 ??				    % 1
CM:480051C5 ??				    % 1
CM:480051C6 ??				    % 1
CM:480051C7 ??				    % 1
CM:480051C8 ??				    % 1
CM:480051C9 ??				    % 1
CM:480051CA ??				    % 1
CM:480051CB ??				    % 1
CM:480051CC ??				    % 1
CM:480051CD ??				    % 1
CM:480051CE ??				    % 1
CM:480051CF ??				    % 1
CM:480051D0 ??				    % 1
CM:480051D1 ??				    % 1
CM:480051D2 ??				    % 1
CM:480051D3 ??				    % 1
CM:480051D4 ??				    % 1
CM:480051D5 ??				    % 1
CM:480051D6 ??				    % 1
CM:480051D7 ??				    % 1
CM:480051D8 ??				    % 1
CM:480051D9 ??				    % 1
CM:480051DA ??				    % 1
CM:480051DB ??				    % 1
CM:480051DC ??				    % 1
CM:480051DD ??				    % 1
CM:480051DE ??				    % 1
CM:480051DF ??				    % 1
CM:480051E0 ??				    % 1
CM:480051E1 ??				    % 1
CM:480051E2 ??				    % 1
CM:480051E3 ??				    % 1
CM:480051E4 ??				    % 1
CM:480051E5 ??				    % 1
CM:480051E6 ??				    % 1
CM:480051E7 ??				    % 1
CM:480051E8 ??				    % 1
CM:480051E9 ??				    % 1
CM:480051EA ??				    % 1
CM:480051EB ??				    % 1
CM:480051EC ??				    % 1
CM:480051ED ??				    % 1
CM:480051EE ??				    % 1
CM:480051EF ??				    % 1
CM:480051F0 ??				    % 1
CM:480051F1 ??				    % 1
CM:480051F2 ??				    % 1
CM:480051F3 ??				    % 1
CM:480051F4 ??				    % 1
CM:480051F5 ??				    % 1
CM:480051F6 ??				    % 1
CM:480051F7 ??				    % 1
CM:480051F8 ??				    % 1
CM:480051F9 ??				    % 1
CM:480051FA ??				    % 1
CM:480051FB ??				    % 1
CM:480051FC ??				    % 1
CM:480051FD ??				    % 1
CM:480051FE ??				    % 1
CM:480051FF ??				    % 1
CM:48005200 ??				    % 1
CM:48005201 ??				    % 1
CM:48005202 ??				    % 1
CM:48005203 ??				    % 1
CM:48005204 ??				    % 1
CM:48005205 ??				    % 1
CM:48005206 ??				    % 1
CM:48005207 ??				    % 1
CM:48005208 ??				    % 1
CM:48005209 ??				    % 1
CM:4800520A ??				    % 1
CM:4800520B ??				    % 1
CM:4800520C ??				    % 1
CM:4800520D ??				    % 1
CM:4800520E ??				    % 1
CM:4800520F ??				    % 1
CM:48005210 ??				    % 1
CM:48005211 ??				    % 1
CM:48005212 ??				    % 1
CM:48005213 ??				    % 1
CM:48005214 ??				    % 1
CM:48005215 ??				    % 1
CM:48005216 ??				    % 1
CM:48005217 ??				    % 1
CM:48005218 ??				    % 1
CM:48005219 ??				    % 1
CM:4800521A ??				    % 1
CM:4800521B ??				    % 1
CM:4800521C ??				    % 1
CM:4800521D ??				    % 1
CM:4800521E ??				    % 1
CM:4800521F ??				    % 1
CM:48005220 ??				    % 1
CM:48005221 ??				    % 1
CM:48005222 ??				    % 1
CM:48005223 ??				    % 1
CM:48005224 ??				    % 1
CM:48005225 ??				    % 1
CM:48005226 ??				    % 1
CM:48005227 ??				    % 1
CM:48005228 ??				    % 1
CM:48005229 ??				    % 1
CM:4800522A ??				    % 1
CM:4800522B ??				    % 1
CM:4800522C ??				    % 1
CM:4800522D ??				    % 1
CM:4800522E ??				    % 1
CM:4800522F ??				    % 1
CM:48005230 ??				    % 1
CM:48005231 ??				    % 1
CM:48005232 ??				    % 1
CM:48005233 ??				    % 1
CM:48005234 ??				    % 1
CM:48005235 ??				    % 1
CM:48005236 ??				    % 1
CM:48005237 ??				    % 1
CM:48005238 ??				    % 1
CM:48005239 ??				    % 1
CM:4800523A ??				    % 1
CM:4800523B ??				    % 1
CM:4800523C ??				    % 1
CM:4800523D ??				    % 1
CM:4800523E ??				    % 1
CM:4800523F ??				    % 1
CM:48005240 ??				    % 1
CM:48005241 ??				    % 1
CM:48005242 ??				    % 1
CM:48005243 ??				    % 1
CM:48005244 ??				    % 1
CM:48005245 ??				    % 1
CM:48005246 ??				    % 1
CM:48005247 ??				    % 1
CM:48005248 ??				    % 1
CM:48005249 ??				    % 1
CM:4800524A ??				    % 1
CM:4800524B ??				    % 1
CM:4800524C ??				    % 1
CM:4800524D ??				    % 1
CM:4800524E ??				    % 1
CM:4800524F ??				    % 1
CM:48005250 ??				    % 1
CM:48005251 ??				    % 1
CM:48005252 ??				    % 1
CM:48005253 ??				    % 1
CM:48005254 ??				    % 1
CM:48005255 ??				    % 1
CM:48005256 ??				    % 1
CM:48005257 ??				    % 1
CM:48005258 ??				    % 1
CM:48005259 ??				    % 1
CM:4800525A ??				    % 1
CM:4800525B ??				    % 1
CM:4800525C ??				    % 1
CM:4800525D ??				    % 1
CM:4800525E ??				    % 1
CM:4800525F ??				    % 1
CM:48005260 ??				    % 1
CM:48005261 ??				    % 1
CM:48005262 ??				    % 1
CM:48005263 ??				    % 1
CM:48005264 ??				    % 1
CM:48005265 ??				    % 1
CM:48005266 ??				    % 1
CM:48005267 ??				    % 1
CM:48005268 ??				    % 1
CM:48005269 ??				    % 1
CM:4800526A ??				    % 1
CM:4800526B ??				    % 1
CM:4800526C ??				    % 1
CM:4800526D ??				    % 1
CM:4800526E ??				    % 1
CM:4800526F ??				    % 1
CM:48005270 ??				    % 1
CM:48005271 ??				    % 1
CM:48005272 ??				    % 1
CM:48005273 ??				    % 1
CM:48005274 ??				    % 1
CM:48005275 ??				    % 1
CM:48005276 ??				    % 1
CM:48005277 ??				    % 1
CM:48005278 ??				    % 1
CM:48005279 ??				    % 1
CM:4800527A ??				    % 1
CM:4800527B ??				    % 1
CM:4800527C ??				    % 1
CM:4800527D ??				    % 1
CM:4800527E ??				    % 1
CM:4800527F ??				    % 1
CM:48005280 ??				    % 1
CM:48005281 ??				    % 1
CM:48005282 ??				    % 1
CM:48005283 ??				    % 1
CM:48005284 ??				    % 1
CM:48005285 ??				    % 1
CM:48005286 ??				    % 1
CM:48005287 ??				    % 1
CM:48005288 ??				    % 1
CM:48005289 ??				    % 1
CM:4800528A ??				    % 1
CM:4800528B ??				    % 1
CM:4800528C ??				    % 1
CM:4800528D ??				    % 1
CM:4800528E ??				    % 1
CM:4800528F ??				    % 1
CM:48005290 ??				    % 1
CM:48005291 ??				    % 1
CM:48005292 ??				    % 1
CM:48005293 ??				    % 1
CM:48005294 ??				    % 1
CM:48005295 ??				    % 1
CM:48005296 ??				    % 1
CM:48005297 ??				    % 1
CM:48005298 ??				    % 1
CM:48005299 ??				    % 1
CM:4800529A ??				    % 1
CM:4800529B ??				    % 1
CM:4800529C ??		    OMAP3430_reg_CM_POLCTRL % 1						  ; This register allows setting the polarity of device	outputs	control	signals
CM:4800529D ??				    % 1
CM:4800529E ??				    % 1
CM:4800529F ??				    % 1
CM:480052A0 ??				    % 1
CM:480052A1 ??				    % 1
CM:480052A2 ??				    % 1
CM:480052A3 ??				    % 1
CM:480052A4 ??				    % 1
CM:480052A5 ??				    % 1
CM:480052A6 ??				    % 1
CM:480052A7 ??				    % 1
CM:480052A8 ??				    % 1
CM:480052A9 ??				    % 1
CM:480052AA ??				    % 1
CM:480052AB ??				    % 1
CM:480052AC ??				    % 1
CM:480052AD ??				    % 1
CM:480052AE ??				    % 1
CM:480052AF ??				    % 1
CM:480052B0 ??				    % 1
CM:480052B1 ??				    % 1
CM:480052B2 ??				    % 1
CM:480052B3 ??				    % 1
CM:480052B4 ??				    % 1
CM:480052B5 ??				    % 1
CM:480052B6 ??				    % 1
CM:480052B7 ??				    % 1
CM:480052B8 ??				    % 1
CM:480052B9 ??				    % 1
CM:480052BA ??				    % 1
CM:480052BB ??				    % 1
CM:480052BC ??				    % 1
CM:480052BD ??				    % 1
CM:480052BE ??				    % 1
CM:480052BF ??				    % 1
CM:480052C0 ??				    % 1
CM:480052C1 ??				    % 1
CM:480052C2 ??				    % 1
CM:480052C3 ??				    % 1
CM:480052C4 ??				    % 1
CM:480052C5 ??				    % 1
CM:480052C6 ??				    % 1
CM:480052C7 ??				    % 1
CM:480052C8 ??				    % 1
CM:480052C9 ??				    % 1
CM:480052CA ??				    % 1
CM:480052CB ??				    % 1
CM:480052CC ??				    % 1
CM:480052CD ??				    % 1
CM:480052CE ??				    % 1
CM:480052CF ??				    % 1
CM:480052D0 ??				    % 1
CM:480052D1 ??				    % 1
CM:480052D2 ??				    % 1
CM:480052D3 ??				    % 1
CM:480052D4 ??				    % 1
CM:480052D5 ??				    % 1
CM:480052D6 ??				    % 1
CM:480052D7 ??				    % 1
CM:480052D8 ??				    % 1
CM:480052D9 ??				    % 1
CM:480052DA ??				    % 1
CM:480052DB ??				    % 1
CM:480052DC ??				    % 1
CM:480052DD ??				    % 1
CM:480052DE ??				    % 1
CM:480052DF ??				    % 1
CM:480052E0 ??				    % 1
CM:480052E1 ??				    % 1
CM:480052E2 ??				    % 1
CM:480052E3 ??				    % 1
CM:480052E4 ??				    % 1
CM:480052E5 ??				    % 1
CM:480052E6 ??				    % 1
CM:480052E7 ??				    % 1
CM:480052E8 ??				    % 1
CM:480052E9 ??				    % 1
CM:480052EA ??				    % 1
CM:480052EB ??				    % 1
CM:480052EC ??				    % 1
CM:480052ED ??				    % 1
CM:480052EE ??				    % 1
CM:480052EF ??				    % 1
CM:480052F0 ??				    % 1
CM:480052F1 ??				    % 1
CM:480052F2 ??				    % 1
CM:480052F3 ??				    % 1
CM:480052F4 ??				    % 1
CM:480052F5 ??				    % 1
CM:480052F6 ??				    % 1
CM:480052F7 ??				    % 1
CM:480052F8 ??				    % 1
CM:480052F9 ??				    % 1
CM:480052FA ??				    % 1
CM:480052FB ??				    % 1
CM:480052FC ??				    % 1
CM:480052FD ??				    % 1
CM:480052FE ??				    % 1
CM:480052FF ??				    % 1
CM:48005300 ??				    % 1
CM:48005301 ??				    % 1
CM:48005302 ??				    % 1
CM:48005303 ??				    % 1
CM:48005304 ??				    % 1
CM:48005305 ??				    % 1
CM:48005306 ??				    % 1
CM:48005307 ??				    % 1
CM:48005308 ??				    % 1
CM:48005309 ??				    % 1
CM:4800530A ??				    % 1
CM:4800530B ??				    % 1
CM:4800530C ??				    % 1
CM:4800530D ??				    % 1
CM:4800530E ??				    % 1
CM:4800530F ??				    % 1
CM:48005310 ??				    % 1
CM:48005311 ??				    % 1
CM:48005312 ??				    % 1
CM:48005313 ??				    % 1
CM:48005314 ??				    % 1
CM:48005315 ??				    % 1
CM:48005316 ??				    % 1
CM:48005317 ??				    % 1
CM:48005318 ??				    % 1
CM:48005319 ??				    % 1
CM:4800531A ??				    % 1
CM:4800531B ??				    % 1
CM:4800531C ??				    % 1
CM:4800531D ??				    % 1
CM:4800531E ??				    % 1
CM:4800531F ??				    % 1
CM:48005320 ??		    OMAP3430_reg_CM_IDLEST_NEON	% 1					  ; Modules access availability	monitoring. This register is read only and automatically updated
CM:48005321 ??				    % 1
CM:48005322 ??				    % 1
CM:48005323 ??				    % 1
CM:48005324 ??				    % 1
CM:48005325 ??				    % 1
CM:48005326 ??				    % 1
CM:48005327 ??				    % 1
CM:48005328 ??				    % 1
CM:48005329 ??				    % 1
CM:4800532A ??				    % 1
CM:4800532B ??				    % 1
CM:4800532C ??				    % 1
CM:4800532D ??				    % 1
CM:4800532E ??				    % 1
CM:4800532F ??				    % 1
CM:48005330 ??				    % 1
CM:48005331 ??				    % 1
CM:48005332 ??				    % 1
CM:48005333 ??				    % 1
CM:48005334 ??				    % 1
CM:48005335 ??				    % 1
CM:48005336 ??				    % 1
CM:48005337 ??				    % 1
CM:48005338 ??				    % 1
CM:48005339 ??				    % 1
CM:4800533A ??				    % 1
CM:4800533B ??				    % 1
CM:4800533C ??				    % 1
CM:4800533D ??				    % 1
CM:4800533E ??				    % 1
CM:4800533F ??				    % 1
CM:48005340 ??				    % 1
CM:48005341 ??				    % 1
CM:48005342 ??				    % 1
CM:48005343 ??				    % 1
CM:48005344 ??				    % 1
CM:48005345 ??				    % 1
CM:48005346 ??				    % 1
CM:48005347 ??				    % 1
CM:48005348 ??		    OMAP3430_reg_CM_CLKSTCTRL_NEON % 1					  ; This register enables the domain power state transition. It	controls the HW	supervised domain power	state transition between ACTIVE	and INACTIVE states
CM:48005349 ??				    % 1
CM:4800534A ??				    % 1
CM:4800534B ??				    % 1
CM:4800534C ??				    % 1
CM:4800534D ??				    % 1
CM:4800534E ??				    % 1
CM:4800534F ??				    % 1
CM:48005350 ??				    % 1
CM:48005351 ??				    % 1
CM:48005352 ??				    % 1
CM:48005353 ??				    % 1
CM:48005354 ??				    % 1
CM:48005355 ??				    % 1
CM:48005356 ??				    % 1
CM:48005357 ??				    % 1
CM:48005358 ??				    % 1
CM:48005359 ??				    % 1
CM:4800535A ??				    % 1
CM:4800535B ??				    % 1
CM:4800535C ??				    % 1
CM:4800535D ??				    % 1
CM:4800535E ??				    % 1
CM:4800535F ??				    % 1
CM:48005360 ??				    % 1
CM:48005361 ??				    % 1
CM:48005362 ??				    % 1
CM:48005363 ??				    % 1
CM:48005364 ??				    % 1
CM:48005365 ??				    % 1
CM:48005366 ??				    % 1
CM:48005367 ??				    % 1
CM:48005368 ??				    % 1
CM:48005369 ??				    % 1
CM:4800536A ??				    % 1
CM:4800536B ??				    % 1
CM:4800536C ??				    % 1
CM:4800536D ??				    % 1
CM:4800536E ??				    % 1
CM:4800536F ??				    % 1
CM:48005370 ??				    % 1
CM:48005371 ??				    % 1
CM:48005372 ??				    % 1
CM:48005373 ??				    % 1
CM:48005374 ??				    % 1
CM:48005375 ??				    % 1
CM:48005376 ??				    % 1
CM:48005377 ??				    % 1
CM:48005378 ??				    % 1
CM:48005379 ??				    % 1
CM:4800537A ??				    % 1
CM:4800537B ??				    % 1
CM:4800537C ??				    % 1
CM:4800537D ??				    % 1
CM:4800537E ??				    % 1
CM:4800537F ??				    % 1
CM:48005380 ??				    % 1
CM:48005381 ??				    % 1
CM:48005382 ??				    % 1
CM:48005383 ??				    % 1
CM:48005384 ??				    % 1
CM:48005385 ??				    % 1
CM:48005386 ??				    % 1
CM:48005387 ??				    % 1
CM:48005388 ??				    % 1
CM:48005389 ??				    % 1
CM:4800538A ??				    % 1
CM:4800538B ??				    % 1
CM:4800538C ??				    % 1
CM:4800538D ??				    % 1
CM:4800538E ??				    % 1
CM:4800538F ??				    % 1
CM:48005390 ??				    % 1
CM:48005391 ??				    % 1
CM:48005392 ??				    % 1
CM:48005393 ??				    % 1
CM:48005394 ??				    % 1
CM:48005395 ??				    % 1
CM:48005396 ??				    % 1
CM:48005397 ??				    % 1
CM:48005398 ??				    % 1
CM:48005399 ??				    % 1
CM:4800539A ??				    % 1
CM:4800539B ??				    % 1
CM:4800539C ??				    % 1
CM:4800539D ??				    % 1
CM:4800539E ??				    % 1
CM:4800539F ??				    % 1
CM:480053A0 ??				    % 1
CM:480053A1 ??				    % 1
CM:480053A2 ??				    % 1
CM:480053A3 ??				    % 1
CM:480053A4 ??				    % 1
CM:480053A5 ??				    % 1
CM:480053A6 ??				    % 1
CM:480053A7 ??				    % 1
CM:480053A8 ??				    % 1
CM:480053A9 ??				    % 1
CM:480053AA ??				    % 1
CM:480053AB ??				    % 1
CM:480053AC ??				    % 1
CM:480053AD ??				    % 1
CM:480053AE ??				    % 1
CM:480053AF ??				    % 1
CM:480053B0 ??				    % 1
CM:480053B1 ??				    % 1
CM:480053B2 ??				    % 1
CM:480053B3 ??				    % 1
CM:480053B4 ??				    % 1
CM:480053B5 ??				    % 1
CM:480053B6 ??				    % 1
CM:480053B7 ??				    % 1
CM:480053B8 ??				    % 1
CM:480053B9 ??				    % 1
CM:480053BA ??				    % 1
CM:480053BB ??				    % 1
CM:480053BC ??				    % 1
CM:480053BD ??				    % 1
CM:480053BE ??				    % 1
CM:480053BF ??				    % 1
CM:480053C0 ??				    % 1
CM:480053C1 ??				    % 1
CM:480053C2 ??				    % 1
CM:480053C3 ??				    % 1
CM:480053C4 ??				    % 1
CM:480053C5 ??				    % 1
CM:480053C6 ??				    % 1
CM:480053C7 ??				    % 1
CM:480053C8 ??				    % 1
CM:480053C9 ??				    % 1
CM:480053CA ??				    % 1
CM:480053CB ??				    % 1
CM:480053CC ??				    % 1
CM:480053CD ??				    % 1
CM:480053CE ??				    % 1
CM:480053CF ??				    % 1
CM:480053D0 ??				    % 1
CM:480053D1 ??				    % 1
CM:480053D2 ??				    % 1
CM:480053D3 ??				    % 1
CM:480053D4 ??				    % 1
CM:480053D5 ??				    % 1
CM:480053D6 ??				    % 1
CM:480053D7 ??				    % 1
CM:480053D8 ??				    % 1
CM:480053D9 ??				    % 1
CM:480053DA ??				    % 1
CM:480053DB ??				    % 1
CM:480053DC ??				    % 1
CM:480053DD ??				    % 1
CM:480053DE ??				    % 1
CM:480053DF ??				    % 1
CM:480053E0 ??				    % 1
CM:480053E1 ??				    % 1
CM:480053E2 ??				    % 1
CM:480053E3 ??				    % 1
CM:480053E4 ??				    % 1
CM:480053E5 ??				    % 1
CM:480053E6 ??				    % 1
CM:480053E7 ??				    % 1
CM:480053E8 ??				    % 1
CM:480053E9 ??				    % 1
CM:480053EA ??				    % 1
CM:480053EB ??				    % 1
CM:480053EC ??				    % 1
CM:480053ED ??				    % 1
CM:480053EE ??				    % 1
CM:480053EF ??				    % 1
CM:480053F0 ??				    % 1
CM:480053F1 ??				    % 1
CM:480053F2 ??				    % 1
CM:480053F3 ??				    % 1
CM:480053F4 ??				    % 1
CM:480053F5 ??				    % 1
CM:480053F6 ??				    % 1
CM:480053F7 ??				    % 1
CM:480053F8 ??				    % 1
CM:480053F9 ??				    % 1
CM:480053FA ??				    % 1
CM:480053FB ??				    % 1
CM:480053FC ??				    % 1
CM:480053FD ??				    % 1
CM:480053FE ??				    % 1
CM:480053FF ??				    % 1
CM:48005400 ??		    OMAP3430_reg_CM_FCLKEN_USBHOST % 1					  ; Controls the modules functional clock activity
CM:48005401 ??				    % 1
CM:48005402 ??				    % 1
CM:48005403 ??				    % 1
CM:48005404 ??				    % 1
CM:48005405 ??				    % 1
CM:48005406 ??				    % 1
CM:48005407 ??				    % 1
CM:48005408 ??				    % 1
CM:48005409 ??				    % 1
CM:4800540A ??				    % 1
CM:4800540B ??				    % 1
CM:4800540C ??				    % 1
CM:4800540D ??				    % 1
CM:4800540E ??				    % 1
CM:4800540F ??				    % 1
CM:48005410 ??		    OMAP3430_reg_CM_ICLKEN_USBHOST % 1					  ; Controls the modules interface clock activity
CM:48005411 ??				    % 1
CM:48005412 ??				    % 1
CM:48005413 ??				    % 1
CM:48005414 ??				    % 1
CM:48005415 ??				    % 1
CM:48005416 ??				    % 1
CM:48005417 ??				    % 1
CM:48005418 ??				    % 1
CM:48005419 ??				    % 1
CM:4800541A ??				    % 1
CM:4800541B ??				    % 1
CM:4800541C ??				    % 1
CM:4800541D ??				    % 1
CM:4800541E ??				    % 1
CM:4800541F ??				    % 1
CM:48005420 ??		    OMAP3430_reg_CM_IDLEST_USBHOST % 1					  ; Modules access availability	monitoring. This register is read only and automatically updated
CM:48005421 ??				    % 1
CM:48005422 ??				    % 1
CM:48005423 ??				    % 1
CM:48005424 ??				    % 1
CM:48005425 ??				    % 1
CM:48005426 ??				    % 1
CM:48005427 ??				    % 1
CM:48005428 ??				    % 1
CM:48005429 ??				    % 1
CM:4800542A ??				    % 1
CM:4800542B ??				    % 1
CM:4800542C ??				    % 1
CM:4800542D ??				    % 1
CM:4800542E ??				    % 1
CM:4800542F ??				    % 1
CM:48005430 ??		    OMAP3430_reg_CM_AUTOIDLE_USBHOST % 1				  ; This register controls the automatic control of the	modules	interface clock	activity
CM:48005431 ??				    % 1
CM:48005432 ??				    % 1
CM:48005433 ??				    % 1
CM:48005434 ??				    % 1
CM:48005435 ??				    % 1
CM:48005436 ??				    % 1
CM:48005437 ??				    % 1
CM:48005438 ??				    % 1
CM:48005439 ??				    % 1
CM:4800543A ??				    % 1
CM:4800543B ??				    % 1
CM:4800543C ??				    % 1
CM:4800543D ??				    % 1
CM:4800543E ??				    % 1
CM:4800543F ??				    % 1
CM:48005440 ??				    % 1
CM:48005441 ??				    % 1
CM:48005442 ??				    % 1
CM:48005443 ??				    % 1
CM:48005444 ??		    OMAP3430_reg_CM_SLEEPDEP_USBHOST % 1				  ; This register allows enabling or disabling the sleep transition dependency of USB HOST domain with respect to other	domain
CM:48005445 ??				    % 1
CM:48005446 ??				    % 1
CM:48005447 ??				    % 1
CM:48005448 ??		    OMAP3430_reg_CM_CLKSTCTRL_USBHOST %	1				  ; This register enables the domain power state transition. It	controls the HW	supervised domain power	state transition between ACTIVE	and INACTIVE states
CM:48005449 ??				    % 1
CM:4800544A ??				    % 1
CM:4800544B ??				    % 1
CM:4800544C ??		    OMAP3430_reg_CM_CLKSTST_USBHOST % 1					  ; This register provides a status on the interface clock activity in the domain
CM:4800544D ??				    % 1
CM:4800544E ??				    % 1
CM:4800544F ??				    % 1
CM:48005450 ??				    % 1
CM:48005451 ??				    % 1
CM:48005452 ??				    % 1
CM:48005453 ??				    % 1
CM:48005454 ??				    % 1
CM:48005455 ??				    % 1
CM:48005456 ??				    % 1
CM:48005457 ??				    % 1
CM:48005458 ??				    % 1
CM:48005459 ??				    % 1
CM:4800545A ??				    % 1
CM:4800545B ??				    % 1
CM:4800545C ??				    % 1
CM:4800545D ??				    % 1
CM:4800545E ??				    % 1
CM:4800545F ??				    % 1
CM:48005460 ??				    % 1
CM:48005461 ??				    % 1
CM:48005462 ??				    % 1
CM:48005463 ??				    % 1
CM:48005464 ??				    % 1
CM:48005465 ??				    % 1
CM:48005466 ??				    % 1
CM:48005467 ??				    % 1
CM:48005468 ??				    % 1
CM:48005469 ??				    % 1
CM:4800546A ??				    % 1
CM:4800546B ??				    % 1
CM:4800546C ??				    % 1
CM:4800546D ??				    % 1
CM:4800546E ??				    % 1
CM:4800546F ??				    % 1
CM:48005470 ??				    % 1
CM:48005471 ??				    % 1
CM:48005472 ??				    % 1
CM:48005473 ??				    % 1
CM:48005474 ??				    % 1
CM:48005475 ??				    % 1
CM:48005476 ??				    % 1
CM:48005477 ??				    % 1
CM:48005478 ??				    % 1
CM:48005479 ??				    % 1
CM:4800547A ??				    % 1
CM:4800547B ??				    % 1
CM:4800547C ??				    % 1
CM:4800547D ??				    % 1
CM:4800547E ??				    % 1
CM:4800547F ??				    % 1
CM:48005480 ??				    % 1
CM:48005481 ??				    % 1
CM:48005482 ??				    % 1
CM:48005483 ??				    % 1
CM:48005484 ??				    % 1
CM:48005485 ??				    % 1
CM:48005486 ??				    % 1
CM:48005487 ??				    % 1
CM:48005488 ??				    % 1
CM:48005489 ??				    % 1
CM:4800548A ??				    % 1
CM:4800548B ??				    % 1
CM:4800548C ??				    % 1
CM:4800548D ??				    % 1
CM:4800548E ??				    % 1
CM:4800548F ??				    % 1
CM:48005490 ??				    % 1
CM:48005491 ??				    % 1
CM:48005492 ??				    % 1
CM:48005493 ??				    % 1
CM:48005494 ??				    % 1
CM:48005495 ??				    % 1
CM:48005496 ??				    % 1
CM:48005497 ??				    % 1
CM:48005498 ??				    % 1
CM:48005499 ??				    % 1
CM:4800549A ??				    % 1
CM:4800549B ??				    % 1
CM:4800549C ??				    % 1
CM:4800549D ??				    % 1
CM:4800549E ??				    % 1
CM:4800549F ??				    % 1
CM:480054A0 ??				    % 1
CM:480054A1 ??				    % 1
CM:480054A2 ??				    % 1
CM:480054A3 ??				    % 1
CM:480054A4 ??				    % 1
CM:480054A5 ??				    % 1
CM:480054A6 ??				    % 1
CM:480054A7 ??				    % 1
CM:480054A8 ??				    % 1
CM:480054A9 ??				    % 1
CM:480054AA ??				    % 1
CM:480054AB ??				    % 1
CM:480054AC ??				    % 1
CM:480054AD ??				    % 1
CM:480054AE ??				    % 1
CM:480054AF ??				    % 1
CM:480054B0 ??				    % 1
CM:480054B1 ??				    % 1
CM:480054B2 ??				    % 1
CM:480054B3 ??				    % 1
CM:480054B4 ??				    % 1
CM:480054B5 ??				    % 1
CM:480054B6 ??				    % 1
CM:480054B7 ??				    % 1
CM:480054B8 ??				    % 1
CM:480054B9 ??				    % 1
CM:480054BA ??				    % 1
CM:480054BB ??				    % 1
CM:480054BC ??				    % 1
CM:480054BD ??				    % 1
CM:480054BE ??				    % 1
CM:480054BF ??				    % 1
CM:480054C0 ??				    % 1
CM:480054C1 ??				    % 1
CM:480054C2 ??				    % 1
CM:480054C3 ??				    % 1
CM:480054C4 ??				    % 1
CM:480054C5 ??				    % 1
CM:480054C6 ??				    % 1
CM:480054C7 ??				    % 1
CM:480054C8 ??				    % 1
CM:480054C9 ??				    % 1
CM:480054CA ??				    % 1
CM:480054CB ??				    % 1
CM:480054CC ??				    % 1
CM:480054CD ??				    % 1
CM:480054CE ??				    % 1
CM:480054CF ??				    % 1
CM:480054D0 ??				    % 1
CM:480054D1 ??				    % 1
CM:480054D2 ??				    % 1
CM:480054D3 ??				    % 1
CM:480054D4 ??				    % 1
CM:480054D5 ??				    % 1
CM:480054D6 ??				    % 1
CM:480054D7 ??				    % 1
CM:480054D8 ??				    % 1
CM:480054D9 ??				    % 1
CM:480054DA ??				    % 1
CM:480054DB ??				    % 1
CM:480054DC ??				    % 1
CM:480054DD ??				    % 1
CM:480054DE ??				    % 1
CM:480054DF ??				    % 1
CM:480054E0 ??				    % 1
CM:480054E1 ??				    % 1
CM:480054E2 ??				    % 1
CM:480054E3 ??				    % 1
CM:480054E4 ??				    % 1
CM:480054E5 ??				    % 1
CM:480054E6 ??				    % 1
CM:480054E7 ??				    % 1
CM:480054E8 ??				    % 1
CM:480054E9 ??				    % 1
CM:480054EA ??				    % 1
CM:480054EB ??				    % 1
CM:480054EC ??				    % 1
CM:480054ED ??				    % 1
CM:480054EE ??				    % 1
CM:480054EF ??				    % 1
CM:480054F0 ??				    % 1
CM:480054F1 ??				    % 1
CM:480054F2 ??				    % 1
CM:480054F3 ??				    % 1
CM:480054F4 ??				    % 1
CM:480054F5 ??				    % 1
CM:480054F6 ??				    % 1
CM:480054F7 ??				    % 1
CM:480054F8 ??				    % 1
CM:480054F9 ??				    % 1
CM:480054FA ??				    % 1
CM:480054FB ??				    % 1
CM:480054FC ??				    % 1
CM:480054FD ??				    % 1
CM:480054FE ??				    % 1
CM:480054FF ??				    % 1
CM:48005500 ??				    % 1
CM:48005501 ??				    % 1
CM:48005502 ??				    % 1
CM:48005503 ??				    % 1
CM:48005504 ??				    % 1
CM:48005505 ??				    % 1
CM:48005506 ??				    % 1
CM:48005507 ??				    % 1
CM:48005508 ??				    % 1
CM:48005509 ??				    % 1
CM:4800550A ??				    % 1
CM:4800550B ??				    % 1
CM:4800550C ??				    % 1
CM:4800550D ??				    % 1
CM:4800550E ??				    % 1
CM:4800550F ??				    % 1
CM:48005510 ??				    % 1
CM:48005511 ??				    % 1
CM:48005512 ??				    % 1
CM:48005513 ??				    % 1
CM:48005514 ??				    % 1
CM:48005515 ??				    % 1
CM:48005516 ??				    % 1
CM:48005517 ??				    % 1
CM:48005518 ??				    % 1
CM:48005519 ??				    % 1
CM:4800551A ??				    % 1
CM:4800551B ??				    % 1
CM:4800551C ??				    % 1
CM:4800551D ??				    % 1
CM:4800551E ??				    % 1
CM:4800551F ??				    % 1
CM:48005520 ??				    % 1
CM:48005521 ??				    % 1
CM:48005522 ??				    % 1
CM:48005523 ??				    % 1
CM:48005524 ??				    % 1
CM:48005525 ??				    % 1
CM:48005526 ??				    % 1
CM:48005527 ??				    % 1
CM:48005528 ??				    % 1
CM:48005529 ??				    % 1
CM:4800552A ??				    % 1
CM:4800552B ??				    % 1
CM:4800552C ??				    % 1
CM:4800552D ??				    % 1
CM:4800552E ??				    % 1
CM:4800552F ??				    % 1
CM:48005530 ??				    % 1
CM:48005531 ??				    % 1
CM:48005532 ??				    % 1
CM:48005533 ??				    % 1
CM:48005534 ??				    % 1
CM:48005535 ??				    % 1
CM:48005536 ??				    % 1
CM:48005537 ??				    % 1
CM:48005538 ??				    % 1
CM:48005539 ??				    % 1
CM:4800553A ??				    % 1
CM:4800553B ??				    % 1
CM:4800553C ??				    % 1
CM:4800553D ??				    % 1
CM:4800553E ??				    % 1
CM:4800553F ??				    % 1
CM:48005540 ??				    % 1
CM:48005541 ??				    % 1
CM:48005542 ??				    % 1
CM:48005543 ??				    % 1
CM:48005544 ??				    % 1
CM:48005545 ??				    % 1
CM:48005546 ??				    % 1
CM:48005547 ??				    % 1
CM:48005548 ??				    % 1
CM:48005549 ??				    % 1
CM:4800554A ??				    % 1
CM:4800554B ??				    % 1
CM:4800554C ??				    % 1
CM:4800554D ??				    % 1
CM:4800554E ??				    % 1
CM:4800554F ??				    % 1
CM:48005550 ??				    % 1
CM:48005551 ??				    % 1
CM:48005552 ??				    % 1
CM:48005553 ??				    % 1
CM:48005554 ??				    % 1
CM:48005555 ??				    % 1
CM:48005556 ??				    % 1
CM:48005557 ??				    % 1
CM:48005558 ??				    % 1
CM:48005559 ??				    % 1
CM:4800555A ??				    % 1
CM:4800555B ??				    % 1
CM:4800555C ??				    % 1
CM:4800555D ??				    % 1
CM:4800555E ??				    % 1
CM:4800555F ??				    % 1
CM:48005560 ??				    % 1
CM:48005561 ??				    % 1
CM:48005562 ??				    % 1
CM:48005563 ??				    % 1
CM:48005564 ??				    % 1
CM:48005565 ??				    % 1
CM:48005566 ??				    % 1
CM:48005567 ??				    % 1
CM:48005568 ??				    % 1
CM:48005569 ??				    % 1
CM:4800556A ??				    % 1
CM:4800556B ??				    % 1
CM:4800556C ??				    % 1
CM:4800556D ??				    % 1
CM:4800556E ??				    % 1
CM:4800556F ??				    % 1
CM:48005570 ??				    % 1
CM:48005571 ??				    % 1
CM:48005572 ??				    % 1
CM:48005573 ??				    % 1
CM:48005574 ??				    % 1
CM:48005575 ??				    % 1
CM:48005576 ??				    % 1
CM:48005577 ??				    % 1
CM:48005578 ??				    % 1
CM:48005579 ??				    % 1
CM:4800557A ??				    % 1
CM:4800557B ??				    % 1
CM:4800557C ??				    % 1
CM:4800557D ??				    % 1
CM:4800557E ??				    % 1
CM:4800557F ??				    % 1
CM:48005580 ??				    % 1
CM:48005581 ??				    % 1
CM:48005582 ??				    % 1
CM:48005583 ??				    % 1
CM:48005584 ??				    % 1
CM:48005585 ??				    % 1
CM:48005586 ??				    % 1
CM:48005587 ??				    % 1
CM:48005588 ??				    % 1
CM:48005589 ??				    % 1
CM:4800558A ??				    % 1
CM:4800558B ??				    % 1
CM:4800558C ??				    % 1
CM:4800558D ??				    % 1
CM:4800558E ??				    % 1
CM:4800558F ??				    % 1
CM:48005590 ??				    % 1
CM:48005591 ??				    % 1
CM:48005592 ??				    % 1
CM:48005593 ??				    % 1
CM:48005594 ??				    % 1
CM:48005595 ??				    % 1
CM:48005596 ??				    % 1
CM:48005597 ??				    % 1
CM:48005598 ??				    % 1
CM:48005599 ??				    % 1
CM:4800559A ??				    % 1
CM:4800559B ??				    % 1
CM:4800559C ??				    % 1
CM:4800559D ??				    % 1
CM:4800559E ??				    % 1
CM:4800559F ??				    % 1
CM:480055A0 ??				    % 1
CM:480055A1 ??				    % 1
CM:480055A2 ??				    % 1
CM:480055A3 ??				    % 1
CM:480055A4 ??				    % 1
CM:480055A5 ??				    % 1
CM:480055A6 ??				    % 1
CM:480055A7 ??				    % 1
CM:480055A8 ??				    % 1
CM:480055A9 ??				    % 1
CM:480055AA ??				    % 1
CM:480055AB ??				    % 1
CM:480055AC ??				    % 1
CM:480055AD ??				    % 1
CM:480055AE ??				    % 1
CM:480055AF ??				    % 1
CM:480055B0 ??				    % 1
CM:480055B1 ??				    % 1
CM:480055B2 ??				    % 1
CM:480055B3 ??				    % 1
CM:480055B4 ??				    % 1
CM:480055B5 ??				    % 1
CM:480055B6 ??				    % 1
CM:480055B7 ??				    % 1
CM:480055B8 ??				    % 1
CM:480055B9 ??				    % 1
CM:480055BA ??				    % 1
CM:480055BB ??				    % 1
CM:480055BC ??				    % 1
CM:480055BD ??				    % 1
CM:480055BE ??				    % 1
CM:480055BF ??				    % 1
CM:480055C0 ??				    % 1
CM:480055C1 ??				    % 1
CM:480055C2 ??				    % 1
CM:480055C3 ??				    % 1
CM:480055C4 ??				    % 1
CM:480055C5 ??				    % 1
CM:480055C6 ??				    % 1
CM:480055C7 ??				    % 1
CM:480055C8 ??				    % 1
CM:480055C9 ??				    % 1
CM:480055CA ??				    % 1
CM:480055CB ??				    % 1
CM:480055CC ??				    % 1
CM:480055CD ??				    % 1
CM:480055CE ??				    % 1
CM:480055CF ??				    % 1
CM:480055D0 ??				    % 1
CM:480055D1 ??				    % 1
CM:480055D2 ??				    % 1
CM:480055D3 ??				    % 1
CM:480055D4 ??				    % 1
CM:480055D5 ??				    % 1
CM:480055D6 ??				    % 1
CM:480055D7 ??				    % 1
CM:480055D8 ??				    % 1
CM:480055D9 ??				    % 1
CM:480055DA ??				    % 1
CM:480055DB ??				    % 1
CM:480055DC ??				    % 1
CM:480055DD ??				    % 1
CM:480055DE ??				    % 1
CM:480055DF ??				    % 1
CM:480055E0 ??				    % 1
CM:480055E1 ??				    % 1
CM:480055E2 ??				    % 1
CM:480055E3 ??				    % 1
CM:480055E4 ??				    % 1
CM:480055E5 ??				    % 1
CM:480055E6 ??				    % 1
CM:480055E7 ??				    % 1
CM:480055E8 ??				    % 1
CM:480055E9 ??				    % 1
CM:480055EA ??				    % 1
CM:480055EB ??				    % 1
CM:480055EC ??				    % 1
CM:480055ED ??				    % 1
CM:480055EE ??				    % 1
CM:480055EF ??				    % 1
CM:480055F0 ??				    % 1
CM:480055F1 ??				    % 1
CM:480055F2 ??				    % 1
CM:480055F3 ??				    % 1
CM:480055F4 ??				    % 1
CM:480055F5 ??				    % 1
CM:480055F6 ??				    % 1
CM:480055F7 ??				    % 1
CM:480055F8 ??				    % 1
CM:480055F9 ??				    % 1
CM:480055FA ??				    % 1
CM:480055FB ??				    % 1
CM:480055FC ??				    % 1
CM:480055FD ??				    % 1
CM:480055FE ??				    % 1
CM:480055FF ??				    % 1
CM:48005600 ??				    % 1
CM:48005601 ??				    % 1
CM:48005602 ??				    % 1
CM:48005603 ??				    % 1
CM:48005604 ??				    % 1
CM:48005605 ??				    % 1
CM:48005606 ??				    % 1
CM:48005607 ??				    % 1
CM:48005608 ??				    % 1
CM:48005609 ??				    % 1
CM:4800560A ??				    % 1
CM:4800560B ??				    % 1
CM:4800560C ??				    % 1
CM:4800560D ??				    % 1
CM:4800560E ??				    % 1
CM:4800560F ??				    % 1
CM:48005610 ??				    % 1
CM:48005611 ??				    % 1
CM:48005612 ??				    % 1
CM:48005613 ??				    % 1
CM:48005614 ??				    % 1
CM:48005615 ??				    % 1
CM:48005616 ??				    % 1
CM:48005617 ??				    % 1
CM:48005618 ??				    % 1
CM:48005619 ??				    % 1
CM:4800561A ??				    % 1
CM:4800561B ??				    % 1
CM:4800561C ??				    % 1
CM:4800561D ??				    % 1
CM:4800561E ??				    % 1
CM:4800561F ??				    % 1
CM:48005620 ??				    % 1
CM:48005621 ??				    % 1
CM:48005622 ??				    % 1
CM:48005623 ??				    % 1
CM:48005624 ??				    % 1
CM:48005625 ??				    % 1
CM:48005626 ??				    % 1
CM:48005627 ??				    % 1
CM:48005628 ??				    % 1
CM:48005629 ??				    % 1
CM:4800562A ??				    % 1
CM:4800562B ??				    % 1
CM:4800562C ??				    % 1
CM:4800562D ??				    % 1
CM:4800562E ??				    % 1
CM:4800562F ??				    % 1
CM:48005630 ??				    % 1
CM:48005631 ??				    % 1
CM:48005632 ??				    % 1
CM:48005633 ??				    % 1
CM:48005634 ??				    % 1
CM:48005635 ??				    % 1
CM:48005636 ??				    % 1
CM:48005637 ??				    % 1
CM:48005638 ??				    % 1
CM:48005639 ??				    % 1
CM:4800563A ??				    % 1
CM:4800563B ??				    % 1
CM:4800563C ??				    % 1
CM:4800563D ??				    % 1
CM:4800563E ??				    % 1
CM:4800563F ??				    % 1
CM:48005640 ??				    % 1
CM:48005641 ??				    % 1
CM:48005642 ??				    % 1
CM:48005643 ??				    % 1
CM:48005644 ??				    % 1
CM:48005645 ??				    % 1
CM:48005646 ??				    % 1
CM:48005647 ??				    % 1
CM:48005648 ??				    % 1
CM:48005649 ??				    % 1
CM:4800564A ??				    % 1
CM:4800564B ??				    % 1
CM:4800564C ??				    % 1
CM:4800564D ??				    % 1
CM:4800564E ??				    % 1
CM:4800564F ??				    % 1
CM:48005650 ??				    % 1
CM:48005651 ??				    % 1
CM:48005652 ??				    % 1
CM:48005653 ??				    % 1
CM:48005654 ??				    % 1
CM:48005655 ??				    % 1
CM:48005656 ??				    % 1
CM:48005657 ??				    % 1
CM:48005658 ??				    % 1
CM:48005659 ??				    % 1
CM:4800565A ??				    % 1
CM:4800565B ??				    % 1
CM:4800565C ??				    % 1
CM:4800565D ??				    % 1
CM:4800565E ??				    % 1
CM:4800565F ??				    % 1
CM:48005660 ??				    % 1
CM:48005661 ??				    % 1
CM:48005662 ??				    % 1
CM:48005663 ??				    % 1
CM:48005664 ??				    % 1
CM:48005665 ??				    % 1
CM:48005666 ??				    % 1
CM:48005667 ??				    % 1
CM:48005668 ??				    % 1
CM:48005669 ??				    % 1
CM:4800566A ??				    % 1
CM:4800566B ??				    % 1
CM:4800566C ??				    % 1
CM:4800566D ??				    % 1
CM:4800566E ??				    % 1
CM:4800566F ??				    % 1
CM:48005670 ??				    % 1
CM:48005671 ??				    % 1
CM:48005672 ??				    % 1
CM:48005673 ??				    % 1
CM:48005674 ??				    % 1
CM:48005675 ??				    % 1
CM:48005676 ??				    % 1
CM:48005677 ??				    % 1
CM:48005678 ??				    % 1
CM:48005679 ??				    % 1
CM:4800567A ??				    % 1
CM:4800567B ??				    % 1
CM:4800567C ??				    % 1
CM:4800567D ??				    % 1
CM:4800567E ??				    % 1
CM:4800567F ??				    % 1
CM:48005680 ??				    % 1
CM:48005681 ??				    % 1
CM:48005682 ??				    % 1
CM:48005683 ??				    % 1
CM:48005684 ??				    % 1
CM:48005685 ??				    % 1
CM:48005686 ??				    % 1
CM:48005687 ??				    % 1
CM:48005688 ??				    % 1
CM:48005689 ??				    % 1
CM:4800568A ??				    % 1
CM:4800568B ??				    % 1
CM:4800568C ??				    % 1
CM:4800568D ??				    % 1
CM:4800568E ??				    % 1
CM:4800568F ??				    % 1
CM:48005690 ??				    % 1
CM:48005691 ??				    % 1
CM:48005692 ??				    % 1
CM:48005693 ??				    % 1
CM:48005694 ??				    % 1
CM:48005695 ??				    % 1
CM:48005696 ??				    % 1
CM:48005697 ??				    % 1
CM:48005698 ??				    % 1
CM:48005699 ??				    % 1
CM:4800569A ??				    % 1
CM:4800569B ??				    % 1
CM:4800569C ??				    % 1
CM:4800569D ??				    % 1
CM:4800569E ??				    % 1
CM:4800569F ??				    % 1
CM:480056A0 ??				    % 1
CM:480056A1 ??				    % 1
CM:480056A2 ??				    % 1
CM:480056A3 ??				    % 1
CM:480056A4 ??				    % 1
CM:480056A5 ??				    % 1
CM:480056A6 ??				    % 1
CM:480056A7 ??				    % 1
CM:480056A8 ??				    % 1
CM:480056A9 ??				    % 1
CM:480056AA ??				    % 1
CM:480056AB ??				    % 1
CM:480056AC ??				    % 1
CM:480056AD ??				    % 1
CM:480056AE ??				    % 1
CM:480056AF ??				    % 1
CM:480056B0 ??				    % 1
CM:480056B1 ??				    % 1
CM:480056B2 ??				    % 1
CM:480056B3 ??				    % 1
CM:480056B4 ??				    % 1
CM:480056B5 ??				    % 1
CM:480056B6 ??				    % 1
CM:480056B7 ??				    % 1
CM:480056B8 ??				    % 1
CM:480056B9 ??				    % 1
CM:480056BA ??				    % 1
CM:480056BB ??				    % 1
CM:480056BC ??				    % 1
CM:480056BD ??				    % 1
CM:480056BE ??				    % 1
CM:480056BF ??				    % 1
CM:480056C0 ??				    % 1
CM:480056C1 ??				    % 1
CM:480056C2 ??				    % 1
CM:480056C3 ??				    % 1
CM:480056C4 ??				    % 1
CM:480056C5 ??				    % 1
CM:480056C6 ??				    % 1
CM:480056C7 ??				    % 1
CM:480056C8 ??				    % 1
CM:480056C9 ??				    % 1
CM:480056CA ??				    % 1
CM:480056CB ??				    % 1
CM:480056CC ??				    % 1
CM:480056CD ??				    % 1
CM:480056CE ??				    % 1
CM:480056CF ??				    % 1
CM:480056D0 ??				    % 1
CM:480056D1 ??				    % 1
CM:480056D2 ??				    % 1
CM:480056D3 ??				    % 1
CM:480056D4 ??				    % 1
CM:480056D5 ??				    % 1
CM:480056D6 ??				    % 1
CM:480056D7 ??				    % 1
CM:480056D8 ??				    % 1
CM:480056D9 ??				    % 1
CM:480056DA ??				    % 1
CM:480056DB ??				    % 1
CM:480056DC ??				    % 1
CM:480056DD ??				    % 1
CM:480056DE ??				    % 1
CM:480056DF ??				    % 1
CM:480056E0 ??				    % 1
CM:480056E1 ??				    % 1
CM:480056E2 ??				    % 1
CM:480056E3 ??				    % 1
CM:480056E4 ??				    % 1
CM:480056E5 ??				    % 1
CM:480056E6 ??				    % 1
CM:480056E7 ??				    % 1
CM:480056E8 ??				    % 1
CM:480056E9 ??				    % 1
CM:480056EA ??				    % 1
CM:480056EB ??				    % 1
CM:480056EC ??				    % 1
CM:480056ED ??				    % 1
CM:480056EE ??				    % 1
CM:480056EF ??				    % 1
CM:480056F0 ??				    % 1
CM:480056F1 ??				    % 1
CM:480056F2 ??				    % 1
CM:480056F3 ??				    % 1
CM:480056F4 ??				    % 1
CM:480056F5 ??				    % 1
CM:480056F6 ??				    % 1
CM:480056F7 ??				    % 1
CM:480056F8 ??				    % 1
CM:480056F9 ??				    % 1
CM:480056FA ??				    % 1
CM:480056FB ??				    % 1
CM:480056FC ??				    % 1
CM:480056FD ??				    % 1
CM:480056FE ??				    % 1
CM:480056FF ??				    % 1
CM:48005700 ??				    % 1
CM:48005701 ??				    % 1
CM:48005702 ??				    % 1
CM:48005703 ??				    % 1
CM:48005704 ??				    % 1
CM:48005705 ??				    % 1
CM:48005706 ??				    % 1
CM:48005707 ??				    % 1
CM:48005708 ??				    % 1
CM:48005709 ??				    % 1
CM:4800570A ??				    % 1
CM:4800570B ??				    % 1
CM:4800570C ??				    % 1
CM:4800570D ??				    % 1
CM:4800570E ??				    % 1
CM:4800570F ??				    % 1
CM:48005710 ??				    % 1
CM:48005711 ??				    % 1
CM:48005712 ??				    % 1
CM:48005713 ??				    % 1
CM:48005714 ??				    % 1
CM:48005715 ??				    % 1
CM:48005716 ??				    % 1
CM:48005717 ??				    % 1
CM:48005718 ??				    % 1
CM:48005719 ??				    % 1
CM:4800571A ??				    % 1
CM:4800571B ??				    % 1
CM:4800571C ??				    % 1
CM:4800571D ??				    % 1
CM:4800571E ??				    % 1
CM:4800571F ??				    % 1
CM:48005720 ??				    % 1
CM:48005721 ??				    % 1
CM:48005722 ??				    % 1
CM:48005723 ??				    % 1
CM:48005724 ??				    % 1
CM:48005725 ??				    % 1
CM:48005726 ??				    % 1
CM:48005727 ??				    % 1
CM:48005728 ??				    % 1
CM:48005729 ??				    % 1
CM:4800572A ??				    % 1
CM:4800572B ??				    % 1
CM:4800572C ??				    % 1
CM:4800572D ??				    % 1
CM:4800572E ??				    % 1
CM:4800572F ??				    % 1
CM:48005730 ??				    % 1
CM:48005731 ??				    % 1
CM:48005732 ??				    % 1
CM:48005733 ??				    % 1
CM:48005734 ??				    % 1
CM:48005735 ??				    % 1
CM:48005736 ??				    % 1
CM:48005737 ??				    % 1
CM:48005738 ??				    % 1
CM:48005739 ??				    % 1
CM:4800573A ??				    % 1
CM:4800573B ??				    % 1
CM:4800573C ??				    % 1
CM:4800573D ??				    % 1
CM:4800573E ??				    % 1
CM:4800573F ??				    % 1
CM:48005740 ??				    % 1
CM:48005741 ??				    % 1
CM:48005742 ??				    % 1
CM:48005743 ??				    % 1
CM:48005744 ??				    % 1
CM:48005745 ??				    % 1
CM:48005746 ??				    % 1
CM:48005747 ??				    % 1
CM:48005748 ??				    % 1
CM:48005749 ??				    % 1
CM:4800574A ??				    % 1
CM:4800574B ??				    % 1
CM:4800574C ??				    % 1
CM:4800574D ??				    % 1
CM:4800574E ??				    % 1
CM:4800574F ??				    % 1
CM:48005750 ??				    % 1
CM:48005751 ??				    % 1
CM:48005752 ??				    % 1
CM:48005753 ??				    % 1
CM:48005754 ??				    % 1
CM:48005755 ??				    % 1
CM:48005756 ??				    % 1
CM:48005757 ??				    % 1
CM:48005758 ??				    % 1
CM:48005759 ??				    % 1
CM:4800575A ??				    % 1
CM:4800575B ??				    % 1
CM:4800575C ??				    % 1
CM:4800575D ??				    % 1
CM:4800575E ??				    % 1
CM:4800575F ??				    % 1
CM:48005760 ??				    % 1
CM:48005761 ??				    % 1
CM:48005762 ??				    % 1
CM:48005763 ??				    % 1
CM:48005764 ??				    % 1
CM:48005765 ??				    % 1
CM:48005766 ??				    % 1
CM:48005767 ??				    % 1
CM:48005768 ??				    % 1
CM:48005769 ??				    % 1
CM:4800576A ??				    % 1
CM:4800576B ??				    % 1
CM:4800576C ??				    % 1
CM:4800576D ??				    % 1
CM:4800576E ??				    % 1
CM:4800576F ??				    % 1
CM:48005770 ??				    % 1
CM:48005771 ??				    % 1
CM:48005772 ??				    % 1
CM:48005773 ??				    % 1
CM:48005774 ??				    % 1
CM:48005775 ??				    % 1
CM:48005776 ??				    % 1
CM:48005777 ??				    % 1
CM:48005778 ??				    % 1
CM:48005779 ??				    % 1
CM:4800577A ??				    % 1
CM:4800577B ??				    % 1
CM:4800577C ??				    % 1
CM:4800577D ??				    % 1
CM:4800577E ??				    % 1
CM:4800577F ??				    % 1
CM:48005780 ??				    % 1
CM:48005781 ??				    % 1
CM:48005782 ??				    % 1
CM:48005783 ??				    % 1
CM:48005784 ??				    % 1
CM:48005785 ??				    % 1
CM:48005786 ??				    % 1
CM:48005787 ??				    % 1
CM:48005788 ??				    % 1
CM:48005789 ??				    % 1
CM:4800578A ??				    % 1
CM:4800578B ??				    % 1
CM:4800578C ??				    % 1
CM:4800578D ??				    % 1
CM:4800578E ??				    % 1
CM:4800578F ??				    % 1
CM:48005790 ??				    % 1
CM:48005791 ??				    % 1
CM:48005792 ??				    % 1
CM:48005793 ??				    % 1
CM:48005794 ??				    % 1
CM:48005795 ??				    % 1
CM:48005796 ??				    % 1
CM:48005797 ??				    % 1
CM:48005798 ??				    % 1
CM:48005799 ??				    % 1
CM:4800579A ??				    % 1
CM:4800579B ??				    % 1
CM:4800579C ??				    % 1
CM:4800579D ??				    % 1
CM:4800579E ??				    % 1
CM:4800579F ??				    % 1
CM:480057A0 ??				    % 1
CM:480057A1 ??				    % 1
CM:480057A2 ??				    % 1
CM:480057A3 ??				    % 1
CM:480057A4 ??				    % 1
CM:480057A5 ??				    % 1
CM:480057A6 ??				    % 1
CM:480057A7 ??				    % 1
CM:480057A8 ??				    % 1
CM:480057A9 ??				    % 1
CM:480057AA ??				    % 1
CM:480057AB ??				    % 1
CM:480057AC ??				    % 1
CM:480057AD ??				    % 1
CM:480057AE ??				    % 1
CM:480057AF ??				    % 1
CM:480057B0 ??				    % 1
CM:480057B1 ??				    % 1
CM:480057B2 ??				    % 1
CM:480057B3 ??				    % 1
CM:480057B4 ??				    % 1
CM:480057B5 ??				    % 1
CM:480057B6 ??				    % 1
CM:480057B7 ??				    % 1
CM:480057B8 ??				    % 1
CM:480057B9 ??				    % 1
CM:480057BA ??				    % 1
CM:480057BB ??				    % 1
CM:480057BC ??				    % 1
CM:480057BD ??				    % 1
CM:480057BE ??				    % 1
CM:480057BF ??				    % 1
CM:480057C0 ??				    % 1
CM:480057C1 ??				    % 1
CM:480057C2 ??				    % 1
CM:480057C3 ??				    % 1
CM:480057C4 ??				    % 1
CM:480057C5 ??				    % 1
CM:480057C6 ??				    % 1
CM:480057C7 ??				    % 1
CM:480057C8 ??				    % 1
CM:480057C9 ??				    % 1
CM:480057CA ??				    % 1
CM:480057CB ??				    % 1
CM:480057CC ??				    % 1
CM:480057CD ??				    % 1
CM:480057CE ??				    % 1
CM:480057CF ??				    % 1
CM:480057D0 ??				    % 1
CM:480057D1 ??				    % 1
CM:480057D2 ??				    % 1
CM:480057D3 ??				    % 1
CM:480057D4 ??				    % 1
CM:480057D5 ??				    % 1
CM:480057D6 ??				    % 1
CM:480057D7 ??				    % 1
CM:480057D8 ??				    % 1
CM:480057D9 ??				    % 1
CM:480057DA ??				    % 1
CM:480057DB ??				    % 1
CM:480057DC ??				    % 1
CM:480057DD ??				    % 1
CM:480057DE ??				    % 1
CM:480057DF ??				    % 1
CM:480057E0 ??				    % 1
CM:480057E1 ??				    % 1
CM:480057E2 ??				    % 1
CM:480057E3 ??				    % 1
CM:480057E4 ??				    % 1
CM:480057E5 ??				    % 1
CM:480057E6 ??				    % 1
CM:480057E7 ??				    % 1
CM:480057E8 ??				    % 1
CM:480057E9 ??				    % 1
CM:480057EA ??				    % 1
CM:480057EB ??				    % 1
CM:480057EC ??				    % 1
CM:480057ED ??				    % 1
CM:480057EE ??				    % 1
CM:480057EF ??				    % 1
CM:480057F0 ??				    % 1
CM:480057F1 ??				    % 1
CM:480057F2 ??				    % 1
CM:480057F3 ??				    % 1
CM:480057F4 ??				    % 1
CM:480057F5 ??				    % 1
CM:480057F6 ??				    % 1
CM:480057F7 ??				    % 1
CM:480057F8 ??				    % 1
CM:480057F9 ??				    % 1
CM:480057FA ??				    % 1
CM:480057FB ??				    % 1
CM:480057FC ??				    % 1
CM:480057FD ??				    % 1
CM:480057FE ??				    % 1
CM:480057FF ??				    % 1
CM:48005800 ??				    % 1
CM:48005801 ??				    % 1
CM:48005802 ??				    % 1
CM:48005803 ??				    % 1
CM:48005804 ??				    % 1
CM:48005805 ??				    % 1
CM:48005806 ??				    % 1
CM:48005807 ??				    % 1
CM:48005808 ??				    % 1
CM:48005809 ??				    % 1
CM:4800580A ??				    % 1
CM:4800580B ??				    % 1
CM:4800580C ??				    % 1
CM:4800580D ??				    % 1
CM:4800580E ??				    % 1
CM:4800580F ??				    % 1
CM:48005810 ??				    % 1
CM:48005811 ??				    % 1
CM:48005812 ??				    % 1
CM:48005813 ??				    % 1
CM:48005814 ??				    % 1
CM:48005815 ??				    % 1
CM:48005816 ??				    % 1
CM:48005817 ??				    % 1
CM:48005818 ??				    % 1
CM:48005819 ??				    % 1
CM:4800581A ??				    % 1
CM:4800581B ??				    % 1
CM:4800581C ??				    % 1
CM:4800581D ??				    % 1
CM:4800581E ??				    % 1
CM:4800581F ??				    % 1
CM:48005820 ??				    % 1
CM:48005821 ??				    % 1
CM:48005822 ??				    % 1
CM:48005823 ??				    % 1
CM:48005824 ??				    % 1
CM:48005825 ??				    % 1
CM:48005826 ??				    % 1
CM:48005827 ??				    % 1
CM:48005828 ??				    % 1
CM:48005829 ??				    % 1
CM:4800582A ??				    % 1
CM:4800582B ??				    % 1
CM:4800582C ??				    % 1
CM:4800582D ??				    % 1
CM:4800582E ??				    % 1
CM:4800582F ??				    % 1
CM:48005830 ??				    % 1
CM:48005831 ??				    % 1
CM:48005832 ??				    % 1
CM:48005833 ??				    % 1
CM:48005834 ??				    % 1
CM:48005835 ??				    % 1
CM:48005836 ??				    % 1
CM:48005837 ??				    % 1
CM:48005838 ??				    % 1
CM:48005839 ??				    % 1
CM:4800583A ??				    % 1
CM:4800583B ??				    % 1
CM:4800583C ??				    % 1
CM:4800583D ??				    % 1
CM:4800583E ??				    % 1
CM:4800583F ??				    % 1
CM:48005840 ??				    % 1
CM:48005841 ??				    % 1
CM:48005842 ??				    % 1
CM:48005843 ??				    % 1
CM:48005844 ??				    % 1
CM:48005845 ??				    % 1
CM:48005846 ??				    % 1
CM:48005847 ??				    % 1
CM:48005848 ??				    % 1
CM:48005849 ??				    % 1
CM:4800584A ??				    % 1
CM:4800584B ??				    % 1
CM:4800584C ??				    % 1
CM:4800584D ??				    % 1
CM:4800584E ??				    % 1
CM:4800584F ??				    % 1
CM:48005850 ??				    % 1
CM:48005851 ??				    % 1
CM:48005852 ??				    % 1
CM:48005853 ??				    % 1
CM:48005854 ??				    % 1
CM:48005855 ??				    % 1
CM:48005856 ??				    % 1
CM:48005857 ??				    % 1
CM:48005858 ??				    % 1
CM:48005859 ??				    % 1
CM:4800585A ??				    % 1
CM:4800585B ??				    % 1
CM:4800585C ??				    % 1
CM:4800585D ??				    % 1
CM:4800585E ??				    % 1
CM:4800585F ??				    % 1
CM:48005860 ??				    % 1
CM:48005861 ??				    % 1
CM:48005862 ??				    % 1
CM:48005863 ??				    % 1
CM:48005864 ??				    % 1
CM:48005865 ??				    % 1
CM:48005866 ??				    % 1
CM:48005867 ??				    % 1
CM:48005868 ??				    % 1
CM:48005869 ??				    % 1
CM:4800586A ??				    % 1
CM:4800586B ??				    % 1
CM:4800586C ??				    % 1
CM:4800586D ??				    % 1
CM:4800586E ??				    % 1
CM:4800586F ??				    % 1
CM:48005870 ??				    % 1
CM:48005871 ??				    % 1
CM:48005872 ??				    % 1
CM:48005873 ??				    % 1
CM:48005874 ??				    % 1
CM:48005875 ??				    % 1
CM:48005876 ??				    % 1
CM:48005877 ??				    % 1
CM:48005878 ??				    % 1
CM:48005879 ??				    % 1
CM:4800587A ??				    % 1
CM:4800587B ??				    % 1
CM:4800587C ??				    % 1
CM:4800587D ??				    % 1
CM:4800587E ??				    % 1
CM:4800587F ??				    % 1
CM:48005880 ??				    % 1
CM:48005881 ??				    % 1
CM:48005882 ??				    % 1
CM:48005883 ??				    % 1
CM:48005884 ??				    % 1
CM:48005885 ??				    % 1
CM:48005886 ??				    % 1
CM:48005887 ??				    % 1
CM:48005888 ??				    % 1
CM:48005889 ??				    % 1
CM:4800588A ??				    % 1
CM:4800588B ??				    % 1
CM:4800588C ??				    % 1
CM:4800588D ??				    % 1
CM:4800588E ??				    % 1
CM:4800588F ??				    % 1
CM:48005890 ??				    % 1
CM:48005891 ??				    % 1
CM:48005892 ??				    % 1
CM:48005893 ??				    % 1
CM:48005894 ??				    % 1
CM:48005895 ??				    % 1
CM:48005896 ??				    % 1
CM:48005897 ??				    % 1
CM:48005898 ??				    % 1
CM:48005899 ??				    % 1
CM:4800589A ??				    % 1
CM:4800589B ??				    % 1
CM:4800589C ??				    % 1
CM:4800589D ??				    % 1
CM:4800589E ??				    % 1
CM:4800589F ??				    % 1
CM:480058A0 ??				    % 1
CM:480058A1 ??				    % 1
CM:480058A2 ??				    % 1
CM:480058A3 ??				    % 1
CM:480058A4 ??				    % 1
CM:480058A5 ??				    % 1
CM:480058A6 ??				    % 1
CM:480058A7 ??				    % 1
CM:480058A8 ??				    % 1
CM:480058A9 ??				    % 1
CM:480058AA ??				    % 1
CM:480058AB ??				    % 1
CM:480058AC ??				    % 1
CM:480058AD ??				    % 1
CM:480058AE ??				    % 1
CM:480058AF ??				    % 1
CM:480058B0 ??				    % 1
CM:480058B1 ??				    % 1
CM:480058B2 ??				    % 1
CM:480058B3 ??				    % 1
CM:480058B4 ??				    % 1
CM:480058B5 ??				    % 1
CM:480058B6 ??				    % 1
CM:480058B7 ??				    % 1
CM:480058B8 ??				    % 1
CM:480058B9 ??				    % 1
CM:480058BA ??				    % 1
CM:480058BB ??				    % 1
CM:480058BC ??				    % 1
CM:480058BD ??				    % 1
CM:480058BE ??				    % 1
CM:480058BF ??				    % 1
CM:480058C0 ??				    % 1
CM:480058C1 ??				    % 1
CM:480058C2 ??				    % 1
CM:480058C3 ??				    % 1
CM:480058C4 ??				    % 1
CM:480058C5 ??				    % 1
CM:480058C6 ??				    % 1
CM:480058C7 ??				    % 1
CM:480058C8 ??				    % 1
CM:480058C9 ??				    % 1
CM:480058CA ??				    % 1
CM:480058CB ??				    % 1
CM:480058CC ??				    % 1
CM:480058CD ??				    % 1
CM:480058CE ??				    % 1
CM:480058CF ??				    % 1
CM:480058D0 ??				    % 1
CM:480058D1 ??				    % 1
CM:480058D2 ??				    % 1
CM:480058D3 ??				    % 1
CM:480058D4 ??				    % 1
CM:480058D5 ??				    % 1
CM:480058D6 ??				    % 1
CM:480058D7 ??				    % 1
CM:480058D8 ??				    % 1
CM:480058D9 ??				    % 1
CM:480058DA ??				    % 1
CM:480058DB ??				    % 1
CM:480058DC ??				    % 1
CM:480058DD ??				    % 1
CM:480058DE ??				    % 1
CM:480058DF ??				    % 1
CM:480058E0 ??				    % 1
CM:480058E1 ??				    % 1
CM:480058E2 ??				    % 1
CM:480058E3 ??				    % 1
CM:480058E4 ??				    % 1
CM:480058E5 ??				    % 1
CM:480058E6 ??				    % 1
CM:480058E7 ??				    % 1
CM:480058E8 ??				    % 1
CM:480058E9 ??				    % 1
CM:480058EA ??				    % 1
CM:480058EB ??				    % 1
CM:480058EC ??				    % 1
CM:480058ED ??				    % 1
CM:480058EE ??				    % 1
CM:480058EF ??				    % 1
CM:480058F0 ??				    % 1
CM:480058F1 ??				    % 1
CM:480058F2 ??				    % 1
CM:480058F3 ??				    % 1
CM:480058F4 ??				    % 1
CM:480058F5 ??				    % 1
CM:480058F6 ??				    % 1
CM:480058F7 ??				    % 1
CM:480058F8 ??				    % 1
CM:480058F9 ??				    % 1
CM:480058FA ??				    % 1
CM:480058FB ??				    % 1
CM:480058FC ??				    % 1
CM:480058FD ??				    % 1
CM:480058FE ??				    % 1
CM:480058FF ??				    % 1
CM:48005900 ??				    % 1
CM:48005901 ??				    % 1
CM:48005902 ??				    % 1
CM:48005903 ??				    % 1
CM:48005904 ??				    % 1
CM:48005905 ??				    % 1
CM:48005906 ??				    % 1
CM:48005907 ??				    % 1
CM:48005908 ??				    % 1
CM:48005909 ??				    % 1
CM:4800590A ??				    % 1
CM:4800590B ??				    % 1
CM:4800590C ??				    % 1
CM:4800590D ??				    % 1
CM:4800590E ??				    % 1
CM:4800590F ??				    % 1
CM:48005910 ??				    % 1
CM:48005911 ??				    % 1
CM:48005912 ??				    % 1
CM:48005913 ??				    % 1
CM:48005914 ??				    % 1
CM:48005915 ??				    % 1
CM:48005916 ??				    % 1
CM:48005917 ??				    % 1
CM:48005918 ??				    % 1
CM:48005919 ??				    % 1
CM:4800591A ??				    % 1
CM:4800591B ??				    % 1
CM:4800591C ??				    % 1
CM:4800591D ??				    % 1
CM:4800591E ??				    % 1
CM:4800591F ??				    % 1
CM:48005920 ??				    % 1
CM:48005921 ??				    % 1
CM:48005922 ??				    % 1
CM:48005923 ??				    % 1
CM:48005924 ??				    % 1
CM:48005925 ??				    % 1
CM:48005926 ??				    % 1
CM:48005927 ??				    % 1
CM:48005928 ??				    % 1
CM:48005929 ??				    % 1
CM:4800592A ??				    % 1
CM:4800592B ??				    % 1
CM:4800592C ??				    % 1
CM:4800592D ??				    % 1
CM:4800592E ??				    % 1
CM:4800592F ??				    % 1
CM:48005930 ??				    % 1
CM:48005931 ??				    % 1
CM:48005932 ??				    % 1
CM:48005933 ??				    % 1
CM:48005934 ??				    % 1
CM:48005935 ??				    % 1
CM:48005936 ??				    % 1
CM:48005937 ??				    % 1
CM:48005938 ??				    % 1
CM:48005939 ??				    % 1
CM:4800593A ??				    % 1
CM:4800593B ??				    % 1
CM:4800593C ??				    % 1
CM:4800593D ??				    % 1
CM:4800593E ??				    % 1
CM:4800593F ??				    % 1
CM:48005940 ??				    % 1
CM:48005941 ??				    % 1
CM:48005942 ??				    % 1
CM:48005943 ??				    % 1
CM:48005944 ??				    % 1
CM:48005945 ??				    % 1
CM:48005946 ??				    % 1
CM:48005947 ??				    % 1
CM:48005948 ??				    % 1
CM:48005949 ??				    % 1
CM:4800594A ??				    % 1
CM:4800594B ??				    % 1
CM:4800594C ??				    % 1
CM:4800594D ??				    % 1
CM:4800594E ??				    % 1
CM:4800594F ??				    % 1
CM:48005950 ??				    % 1
CM:48005951 ??				    % 1
CM:48005952 ??				    % 1
CM:48005953 ??				    % 1
CM:48005954 ??				    % 1
CM:48005955 ??				    % 1
CM:48005956 ??				    % 1
CM:48005957 ??				    % 1
CM:48005958 ??				    % 1
CM:48005959 ??				    % 1
CM:4800595A ??				    % 1
CM:4800595B ??				    % 1
CM:4800595C ??				    % 1
CM:4800595D ??				    % 1
CM:4800595E ??				    % 1
CM:4800595F ??				    % 1
CM:48005960 ??				    % 1
CM:48005961 ??				    % 1
CM:48005962 ??				    % 1
CM:48005963 ??				    % 1
CM:48005964 ??				    % 1
CM:48005965 ??				    % 1
CM:48005966 ??				    % 1
CM:48005967 ??				    % 1
CM:48005968 ??				    % 1
CM:48005969 ??				    % 1
CM:4800596A ??				    % 1
CM:4800596B ??				    % 1
CM:4800596C ??				    % 1
CM:4800596D ??				    % 1
CM:4800596E ??				    % 1
CM:4800596F ??				    % 1
CM:48005970 ??				    % 1
CM:48005971 ??				    % 1
CM:48005972 ??				    % 1
CM:48005973 ??				    % 1
CM:48005974 ??				    % 1
CM:48005975 ??				    % 1
CM:48005976 ??				    % 1
CM:48005977 ??				    % 1
CM:48005978 ??				    % 1
CM:48005979 ??				    % 1
CM:4800597A ??				    % 1
CM:4800597B ??				    % 1
CM:4800597C ??				    % 1
CM:4800597D ??				    % 1
CM:4800597E ??				    % 1
CM:4800597F ??				    % 1
CM:48005980 ??				    % 1
CM:48005981 ??				    % 1
CM:48005982 ??				    % 1
CM:48005983 ??				    % 1
CM:48005984 ??				    % 1
CM:48005985 ??				    % 1
CM:48005986 ??				    % 1
CM:48005987 ??				    % 1
CM:48005988 ??				    % 1
CM:48005989 ??				    % 1
CM:4800598A ??				    % 1
CM:4800598B ??				    % 1
CM:4800598C ??				    % 1
CM:4800598D ??				    % 1
CM:4800598E ??				    % 1
CM:4800598F ??				    % 1
CM:48005990 ??				    % 1
CM:48005991 ??				    % 1
CM:48005992 ??				    % 1
CM:48005993 ??				    % 1
CM:48005994 ??				    % 1
CM:48005995 ??				    % 1
CM:48005996 ??				    % 1
CM:48005997 ??				    % 1
CM:48005998 ??				    % 1
CM:48005999 ??				    % 1
CM:4800599A ??				    % 1
CM:4800599B ??				    % 1
CM:4800599C ??				    % 1
CM:4800599D ??				    % 1
CM:4800599E ??				    % 1
CM:4800599F ??				    % 1
CM:480059A0 ??				    % 1
CM:480059A1 ??				    % 1
CM:480059A2 ??				    % 1
CM:480059A3 ??				    % 1
CM:480059A4 ??				    % 1
CM:480059A5 ??				    % 1
CM:480059A6 ??				    % 1
CM:480059A7 ??				    % 1
CM:480059A8 ??				    % 1
CM:480059A9 ??				    % 1
CM:480059AA ??				    % 1
CM:480059AB ??				    % 1
CM:480059AC ??				    % 1
CM:480059AD ??				    % 1
CM:480059AE ??				    % 1
CM:480059AF ??				    % 1
CM:480059B0 ??				    % 1
CM:480059B1 ??				    % 1
CM:480059B2 ??				    % 1
CM:480059B3 ??				    % 1
CM:480059B4 ??				    % 1
CM:480059B5 ??				    % 1
CM:480059B6 ??				    % 1
CM:480059B7 ??				    % 1
CM:480059B8 ??				    % 1
CM:480059B9 ??				    % 1
CM:480059BA ??				    % 1
CM:480059BB ??				    % 1
CM:480059BC ??				    % 1
CM:480059BD ??				    % 1
CM:480059BE ??				    % 1
CM:480059BF ??				    % 1
CM:480059C0 ??				    % 1
CM:480059C1 ??				    % 1
CM:480059C2 ??				    % 1
CM:480059C3 ??				    % 1
CM:480059C4 ??				    % 1
CM:480059C5 ??				    % 1
CM:480059C6 ??				    % 1
CM:480059C7 ??				    % 1
CM:480059C8 ??				    % 1
CM:480059C9 ??				    % 1
CM:480059CA ??				    % 1
CM:480059CB ??				    % 1
CM:480059CC ??				    % 1
CM:480059CD ??				    % 1
CM:480059CE ??				    % 1
CM:480059CF ??				    % 1
CM:480059D0 ??				    % 1
CM:480059D1 ??				    % 1
CM:480059D2 ??				    % 1
CM:480059D3 ??				    % 1
CM:480059D4 ??				    % 1
CM:480059D5 ??				    % 1
CM:480059D6 ??				    % 1
CM:480059D7 ??				    % 1
CM:480059D8 ??				    % 1
CM:480059D9 ??				    % 1
CM:480059DA ??				    % 1
CM:480059DB ??				    % 1
CM:480059DC ??				    % 1
CM:480059DD ??				    % 1
CM:480059DE ??				    % 1
CM:480059DF ??				    % 1
CM:480059E0 ??				    % 1
CM:480059E1 ??				    % 1
CM:480059E2 ??				    % 1
CM:480059E3 ??				    % 1
CM:480059E4 ??				    % 1
CM:480059E5 ??				    % 1
CM:480059E6 ??				    % 1
CM:480059E7 ??				    % 1
CM:480059E8 ??				    % 1
CM:480059E9 ??				    % 1
CM:480059EA ??				    % 1
CM:480059EB ??				    % 1
CM:480059EC ??				    % 1
CM:480059ED ??				    % 1
CM:480059EE ??				    % 1
CM:480059EF ??				    % 1
CM:480059F0 ??				    % 1
CM:480059F1 ??				    % 1
CM:480059F2 ??				    % 1
CM:480059F3 ??				    % 1
CM:480059F4 ??				    % 1
CM:480059F5 ??				    % 1
CM:480059F6 ??				    % 1
CM:480059F7 ??				    % 1
CM:480059F8 ??				    % 1
CM:480059F9 ??				    % 1
CM:480059FA ??				    % 1
CM:480059FB ??				    % 1
CM:480059FC ??				    % 1
CM:480059FD ??				    % 1
CM:480059FE ??				    % 1
CM:480059FF ??				    % 1
CM:48005A00 ??				    % 1
CM:48005A01 ??				    % 1
CM:48005A02 ??				    % 1
CM:48005A03 ??				    % 1
CM:48005A04 ??				    % 1
CM:48005A05 ??				    % 1
CM:48005A06 ??				    % 1
CM:48005A07 ??				    % 1
CM:48005A08 ??				    % 1
CM:48005A09 ??				    % 1
CM:48005A0A ??				    % 1
CM:48005A0B ??				    % 1
CM:48005A0C ??				    % 1
CM:48005A0D ??				    % 1
CM:48005A0E ??				    % 1
CM:48005A0F ??				    % 1
CM:48005A10 ??				    % 1
CM:48005A11 ??				    % 1
CM:48005A12 ??				    % 1
CM:48005A13 ??				    % 1
CM:48005A14 ??				    % 1
CM:48005A15 ??				    % 1
CM:48005A16 ??				    % 1
CM:48005A17 ??				    % 1
CM:48005A18 ??				    % 1
CM:48005A19 ??				    % 1
CM:48005A1A ??				    % 1
CM:48005A1B ??				    % 1
CM:48005A1C ??				    % 1
CM:48005A1D ??				    % 1
CM:48005A1E ??				    % 1
CM:48005A1F ??				    % 1
CM:48005A20 ??				    % 1
CM:48005A21 ??				    % 1
CM:48005A22 ??				    % 1
CM:48005A23 ??				    % 1
CM:48005A24 ??				    % 1
CM:48005A25 ??				    % 1
CM:48005A26 ??				    % 1
CM:48005A27 ??				    % 1
CM:48005A28 ??				    % 1
CM:48005A29 ??				    % 1
CM:48005A2A ??				    % 1
CM:48005A2B ??				    % 1
CM:48005A2C ??				    % 1
CM:48005A2D ??				    % 1
CM:48005A2E ??				    % 1
CM:48005A2F ??				    % 1
CM:48005A30 ??				    % 1
CM:48005A31 ??				    % 1
CM:48005A32 ??				    % 1
CM:48005A33 ??				    % 1
CM:48005A34 ??				    % 1
CM:48005A35 ??				    % 1
CM:48005A36 ??				    % 1
CM:48005A37 ??				    % 1
CM:48005A38 ??				    % 1
CM:48005A39 ??				    % 1
CM:48005A3A ??				    % 1
CM:48005A3B ??				    % 1
CM:48005A3C ??				    % 1
CM:48005A3D ??				    % 1
CM:48005A3E ??				    % 1
CM:48005A3F ??				    % 1
CM:48005A40 ??				    % 1
CM:48005A41 ??				    % 1
CM:48005A42 ??				    % 1
CM:48005A43 ??				    % 1
CM:48005A44 ??				    % 1
CM:48005A45 ??				    % 1
CM:48005A46 ??				    % 1
CM:48005A47 ??				    % 1
CM:48005A48 ??				    % 1
CM:48005A49 ??				    % 1
CM:48005A4A ??				    % 1
CM:48005A4B ??				    % 1
CM:48005A4C ??				    % 1
CM:48005A4D ??				    % 1
CM:48005A4E ??				    % 1
CM:48005A4F ??				    % 1
CM:48005A50 ??				    % 1
CM:48005A51 ??				    % 1
CM:48005A52 ??				    % 1
CM:48005A53 ??				    % 1
CM:48005A54 ??				    % 1
CM:48005A55 ??				    % 1
CM:48005A56 ??				    % 1
CM:48005A57 ??				    % 1
CM:48005A58 ??				    % 1
CM:48005A59 ??				    % 1
CM:48005A5A ??				    % 1
CM:48005A5B ??				    % 1
CM:48005A5C ??				    % 1
CM:48005A5D ??				    % 1
CM:48005A5E ??				    % 1
CM:48005A5F ??				    % 1
CM:48005A60 ??				    % 1
CM:48005A61 ??				    % 1
CM:48005A62 ??				    % 1
CM:48005A63 ??				    % 1
CM:48005A64 ??				    % 1
CM:48005A65 ??				    % 1
CM:48005A66 ??				    % 1
CM:48005A67 ??				    % 1
CM:48005A68 ??				    % 1
CM:48005A69 ??				    % 1
CM:48005A6A ??				    % 1
CM:48005A6B ??				    % 1
CM:48005A6C ??				    % 1
CM:48005A6D ??				    % 1
CM:48005A6E ??				    % 1
CM:48005A6F ??				    % 1
CM:48005A70 ??				    % 1
CM:48005A71 ??				    % 1
CM:48005A72 ??				    % 1
CM:48005A73 ??				    % 1
CM:48005A74 ??				    % 1
CM:48005A75 ??				    % 1
CM:48005A76 ??				    % 1
CM:48005A77 ??				    % 1
CM:48005A78 ??				    % 1
CM:48005A79 ??				    % 1
CM:48005A7A ??				    % 1
CM:48005A7B ??				    % 1
CM:48005A7C ??				    % 1
CM:48005A7D ??				    % 1
CM:48005A7E ??				    % 1
CM:48005A7F ??				    % 1
CM:48005A80 ??				    % 1
CM:48005A81 ??				    % 1
CM:48005A82 ??				    % 1
CM:48005A83 ??				    % 1
CM:48005A84 ??				    % 1
CM:48005A85 ??				    % 1
CM:48005A86 ??				    % 1
CM:48005A87 ??				    % 1
CM:48005A88 ??				    % 1
CM:48005A89 ??				    % 1
CM:48005A8A ??				    % 1
CM:48005A8B ??				    % 1
CM:48005A8C ??				    % 1
CM:48005A8D ??				    % 1
CM:48005A8E ??				    % 1
CM:48005A8F ??				    % 1
CM:48005A90 ??				    % 1
CM:48005A91 ??				    % 1
CM:48005A92 ??				    % 1
CM:48005A93 ??				    % 1
CM:48005A94 ??				    % 1
CM:48005A95 ??				    % 1
CM:48005A96 ??				    % 1
CM:48005A97 ??				    % 1
CM:48005A98 ??				    % 1
CM:48005A99 ??				    % 1
CM:48005A9A ??				    % 1
CM:48005A9B ??				    % 1
CM:48005A9C ??				    % 1
CM:48005A9D ??				    % 1
CM:48005A9E ??				    % 1
CM:48005A9F ??				    % 1
CM:48005AA0 ??				    % 1
CM:48005AA1 ??				    % 1
CM:48005AA2 ??				    % 1
CM:48005AA3 ??				    % 1
CM:48005AA4 ??				    % 1
CM:48005AA5 ??				    % 1
CM:48005AA6 ??				    % 1
CM:48005AA7 ??				    % 1
CM:48005AA8 ??				    % 1
CM:48005AA9 ??				    % 1
CM:48005AAA ??				    % 1
CM:48005AAB ??				    % 1
CM:48005AAC ??				    % 1
CM:48005AAD ??				    % 1
CM:48005AAE ??				    % 1
CM:48005AAF ??				    % 1
CM:48005AB0 ??				    % 1
CM:48005AB1 ??				    % 1
CM:48005AB2 ??				    % 1
CM:48005AB3 ??				    % 1
CM:48005AB4 ??				    % 1
CM:48005AB5 ??				    % 1
CM:48005AB6 ??				    % 1
CM:48005AB7 ??				    % 1
CM:48005AB8 ??				    % 1
CM:48005AB9 ??				    % 1
CM:48005ABA ??				    % 1
CM:48005ABB ??				    % 1
CM:48005ABC ??				    % 1
CM:48005ABD ??				    % 1
CM:48005ABE ??				    % 1
CM:48005ABF ??				    % 1
CM:48005AC0 ??				    % 1
CM:48005AC1 ??				    % 1
CM:48005AC2 ??				    % 1
CM:48005AC3 ??				    % 1
CM:48005AC4 ??				    % 1
CM:48005AC5 ??				    % 1
CM:48005AC6 ??				    % 1
CM:48005AC7 ??				    % 1
CM:48005AC8 ??				    % 1
CM:48005AC9 ??				    % 1
CM:48005ACA ??				    % 1
CM:48005ACB ??				    % 1
CM:48005ACC ??				    % 1
CM:48005ACD ??				    % 1
CM:48005ACE ??				    % 1
CM:48005ACF ??				    % 1
CM:48005AD0 ??				    % 1
CM:48005AD1 ??				    % 1
CM:48005AD2 ??				    % 1
CM:48005AD3 ??				    % 1
CM:48005AD4 ??				    % 1
CM:48005AD5 ??				    % 1
CM:48005AD6 ??				    % 1
CM:48005AD7 ??				    % 1
CM:48005AD8 ??				    % 1
CM:48005AD9 ??				    % 1
CM:48005ADA ??				    % 1
CM:48005ADB ??				    % 1
CM:48005ADC ??				    % 1
CM:48005ADD ??				    % 1
CM:48005ADE ??				    % 1
CM:48005ADF ??				    % 1
CM:48005AE0 ??				    % 1
CM:48005AE1 ??				    % 1
CM:48005AE2 ??				    % 1
CM:48005AE3 ??				    % 1
CM:48005AE4 ??				    % 1
CM:48005AE5 ??				    % 1
CM:48005AE6 ??				    % 1
CM:48005AE7 ??				    % 1
CM:48005AE8 ??				    % 1
CM:48005AE9 ??				    % 1
CM:48005AEA ??				    % 1
CM:48005AEB ??				    % 1
CM:48005AEC ??				    % 1
CM:48005AED ??				    % 1
CM:48005AEE ??				    % 1
CM:48005AEF ??				    % 1
CM:48005AF0 ??				    % 1
CM:48005AF1 ??				    % 1
CM:48005AF2 ??				    % 1
CM:48005AF3 ??				    % 1
CM:48005AF4 ??				    % 1
CM:48005AF5 ??				    % 1
CM:48005AF6 ??				    % 1
CM:48005AF7 ??				    % 1
CM:48005AF8 ??				    % 1
CM:48005AF9 ??				    % 1
CM:48005AFA ??				    % 1
CM:48005AFB ??				    % 1
CM:48005AFC ??				    % 1
CM:48005AFD ??				    % 1
CM:48005AFE ??				    % 1
CM:48005AFF ??				    % 1
CM:48005B00 ??				    % 1
CM:48005B01 ??				    % 1
CM:48005B02 ??				    % 1
CM:48005B03 ??				    % 1
CM:48005B04 ??				    % 1
CM:48005B05 ??				    % 1
CM:48005B06 ??				    % 1
CM:48005B07 ??				    % 1
CM:48005B08 ??				    % 1
CM:48005B09 ??				    % 1
CM:48005B0A ??				    % 1
CM:48005B0B ??				    % 1
CM:48005B0C ??				    % 1
CM:48005B0D ??				    % 1
CM:48005B0E ??				    % 1
CM:48005B0F ??				    % 1
CM:48005B10 ??				    % 1
CM:48005B11 ??				    % 1
CM:48005B12 ??				    % 1
CM:48005B13 ??				    % 1
CM:48005B14 ??				    % 1
CM:48005B15 ??				    % 1
CM:48005B16 ??				    % 1
CM:48005B17 ??				    % 1
CM:48005B18 ??				    % 1
CM:48005B19 ??				    % 1
CM:48005B1A ??				    % 1
CM:48005B1B ??				    % 1
CM:48005B1C ??				    % 1
CM:48005B1D ??				    % 1
CM:48005B1E ??				    % 1
CM:48005B1F ??				    % 1
CM:48005B20 ??				    % 1
CM:48005B21 ??				    % 1
CM:48005B22 ??				    % 1
CM:48005B23 ??				    % 1
CM:48005B24 ??				    % 1
CM:48005B25 ??				    % 1
CM:48005B26 ??				    % 1
CM:48005B27 ??				    % 1
CM:48005B28 ??				    % 1
CM:48005B29 ??				    % 1
CM:48005B2A ??				    % 1
CM:48005B2B ??				    % 1
CM:48005B2C ??				    % 1
CM:48005B2D ??				    % 1
CM:48005B2E ??				    % 1
CM:48005B2F ??				    % 1
CM:48005B30 ??				    % 1
CM:48005B31 ??				    % 1
CM:48005B32 ??				    % 1
CM:48005B33 ??				    % 1
CM:48005B34 ??				    % 1
CM:48005B35 ??				    % 1
CM:48005B36 ??				    % 1
CM:48005B37 ??				    % 1
CM:48005B38 ??				    % 1
CM:48005B39 ??				    % 1
CM:48005B3A ??				    % 1
CM:48005B3B ??				    % 1
CM:48005B3C ??				    % 1
CM:48005B3D ??				    % 1
CM:48005B3E ??				    % 1
CM:48005B3F ??				    % 1
CM:48005B40 ??				    % 1
CM:48005B41 ??				    % 1
CM:48005B42 ??				    % 1
CM:48005B43 ??				    % 1
CM:48005B44 ??				    % 1
CM:48005B45 ??				    % 1
CM:48005B46 ??				    % 1
CM:48005B47 ??				    % 1
CM:48005B48 ??				    % 1
CM:48005B49 ??				    % 1
CM:48005B4A ??				    % 1
CM:48005B4B ??				    % 1
CM:48005B4C ??				    % 1
CM:48005B4D ??				    % 1
CM:48005B4E ??				    % 1
CM:48005B4F ??				    % 1
CM:48005B50 ??				    % 1
CM:48005B51 ??				    % 1
CM:48005B52 ??				    % 1
CM:48005B53 ??				    % 1
CM:48005B54 ??				    % 1
CM:48005B55 ??				    % 1
CM:48005B56 ??				    % 1
CM:48005B57 ??				    % 1
CM:48005B58 ??				    % 1
CM:48005B59 ??				    % 1
CM:48005B5A ??				    % 1
CM:48005B5B ??				    % 1
CM:48005B5C ??				    % 1
CM:48005B5D ??				    % 1
CM:48005B5E ??				    % 1
CM:48005B5F ??				    % 1
CM:48005B60 ??				    % 1
CM:48005B61 ??				    % 1
CM:48005B62 ??				    % 1
CM:48005B63 ??				    % 1
CM:48005B64 ??				    % 1
CM:48005B65 ??				    % 1
CM:48005B66 ??				    % 1
CM:48005B67 ??				    % 1
CM:48005B68 ??				    % 1
CM:48005B69 ??				    % 1
CM:48005B6A ??				    % 1
CM:48005B6B ??				    % 1
CM:48005B6C ??				    % 1
CM:48005B6D ??				    % 1
CM:48005B6E ??				    % 1
CM:48005B6F ??				    % 1
CM:48005B70 ??				    % 1
CM:48005B71 ??				    % 1
CM:48005B72 ??				    % 1
CM:48005B73 ??				    % 1
CM:48005B74 ??				    % 1
CM:48005B75 ??				    % 1
CM:48005B76 ??				    % 1
CM:48005B77 ??				    % 1
CM:48005B78 ??				    % 1
CM:48005B79 ??				    % 1
CM:48005B7A ??				    % 1
CM:48005B7B ??				    % 1
CM:48005B7C ??				    % 1
CM:48005B7D ??				    % 1
CM:48005B7E ??				    % 1
CM:48005B7F ??				    % 1
CM:48005B80 ??				    % 1
CM:48005B81 ??				    % 1
CM:48005B82 ??				    % 1
CM:48005B83 ??				    % 1
CM:48005B84 ??				    % 1
CM:48005B85 ??				    % 1
CM:48005B86 ??				    % 1
CM:48005B87 ??				    % 1
CM:48005B88 ??				    % 1
CM:48005B89 ??				    % 1
CM:48005B8A ??				    % 1
CM:48005B8B ??				    % 1
CM:48005B8C ??				    % 1
CM:48005B8D ??				    % 1
CM:48005B8E ??				    % 1
CM:48005B8F ??				    % 1
CM:48005B90 ??				    % 1
CM:48005B91 ??				    % 1
CM:48005B92 ??				    % 1
CM:48005B93 ??				    % 1
CM:48005B94 ??				    % 1
CM:48005B95 ??				    % 1
CM:48005B96 ??				    % 1
CM:48005B97 ??				    % 1
CM:48005B98 ??				    % 1
CM:48005B99 ??				    % 1
CM:48005B9A ??				    % 1
CM:48005B9B ??				    % 1
CM:48005B9C ??				    % 1
CM:48005B9D ??				    % 1
CM:48005B9E ??				    % 1
CM:48005B9F ??				    % 1
CM:48005BA0 ??				    % 1
CM:48005BA1 ??				    % 1
CM:48005BA2 ??				    % 1
CM:48005BA3 ??				    % 1
CM:48005BA4 ??				    % 1
CM:48005BA5 ??				    % 1
CM:48005BA6 ??				    % 1
CM:48005BA7 ??				    % 1
CM:48005BA8 ??				    % 1
CM:48005BA9 ??				    % 1
CM:48005BAA ??				    % 1
CM:48005BAB ??				    % 1
CM:48005BAC ??				    % 1
CM:48005BAD ??				    % 1
CM:48005BAE ??				    % 1
CM:48005BAF ??				    % 1
CM:48005BB0 ??				    % 1
CM:48005BB1 ??				    % 1
CM:48005BB2 ??				    % 1
CM:48005BB3 ??				    % 1
CM:48005BB4 ??				    % 1
CM:48005BB5 ??				    % 1
CM:48005BB6 ??				    % 1
CM:48005BB7 ??				    % 1
CM:48005BB8 ??				    % 1
CM:48005BB9 ??				    % 1
CM:48005BBA ??				    % 1
CM:48005BBB ??				    % 1
CM:48005BBC ??				    % 1
CM:48005BBD ??				    % 1
CM:48005BBE ??				    % 1
CM:48005BBF ??				    % 1
CM:48005BC0 ??				    % 1
CM:48005BC1 ??				    % 1
CM:48005BC2 ??				    % 1
CM:48005BC3 ??				    % 1
CM:48005BC4 ??				    % 1
CM:48005BC5 ??				    % 1
CM:48005BC6 ??				    % 1
CM:48005BC7 ??				    % 1
CM:48005BC8 ??				    % 1
CM:48005BC9 ??				    % 1
CM:48005BCA ??				    % 1
CM:48005BCB ??				    % 1
CM:48005BCC ??				    % 1
CM:48005BCD ??				    % 1
CM:48005BCE ??				    % 1
CM:48005BCF ??				    % 1
CM:48005BD0 ??				    % 1
CM:48005BD1 ??				    % 1
CM:48005BD2 ??				    % 1
CM:48005BD3 ??				    % 1
CM:48005BD4 ??				    % 1
CM:48005BD5 ??				    % 1
CM:48005BD6 ??				    % 1
CM:48005BD7 ??				    % 1
CM:48005BD8 ??				    % 1
CM:48005BD9 ??				    % 1
CM:48005BDA ??				    % 1
CM:48005BDB ??				    % 1
CM:48005BDC ??				    % 1
CM:48005BDD ??				    % 1
CM:48005BDE ??				    % 1
CM:48005BDF ??				    % 1
CM:48005BE0 ??				    % 1
CM:48005BE1 ??				    % 1
CM:48005BE2 ??				    % 1
CM:48005BE3 ??				    % 1
CM:48005BE4 ??				    % 1
CM:48005BE5 ??				    % 1
CM:48005BE6 ??				    % 1
CM:48005BE7 ??				    % 1
CM:48005BE8 ??				    % 1
CM:48005BE9 ??				    % 1
CM:48005BEA ??				    % 1
CM:48005BEB ??				    % 1
CM:48005BEC ??				    % 1
CM:48005BED ??				    % 1
CM:48005BEE ??				    % 1
CM:48005BEF ??				    % 1
CM:48005BF0 ??				    % 1
CM:48005BF1 ??				    % 1
CM:48005BF2 ??				    % 1
CM:48005BF3 ??				    % 1
CM:48005BF4 ??				    % 1
CM:48005BF5 ??				    % 1
CM:48005BF6 ??				    % 1
CM:48005BF7 ??				    % 1
CM:48005BF8 ??				    % 1
CM:48005BF9 ??				    % 1
CM:48005BFA ??				    % 1
CM:48005BFB ??				    % 1
CM:48005BFC ??				    % 1
CM:48005BFD ??				    % 1
CM:48005BFE ??				    % 1
CM:48005BFF ??				    % 1
CM:48005C00 ??				    % 1
CM:48005C01 ??				    % 1
CM:48005C02 ??				    % 1
CM:48005C03 ??				    % 1
CM:48005C04 ??				    % 1
CM:48005C05 ??				    % 1
CM:48005C06 ??				    % 1
CM:48005C07 ??				    % 1
CM:48005C08 ??				    % 1
CM:48005C09 ??				    % 1
CM:48005C0A ??				    % 1
CM:48005C0B ??				    % 1
CM:48005C0C ??				    % 1
CM:48005C0D ??				    % 1
CM:48005C0E ??				    % 1
CM:48005C0F ??				    % 1
CM:48005C10 ??				    % 1
CM:48005C11 ??				    % 1
CM:48005C12 ??				    % 1
CM:48005C13 ??				    % 1
CM:48005C14 ??				    % 1
CM:48005C15 ??				    % 1
CM:48005C16 ??				    % 1
CM:48005C17 ??				    % 1
CM:48005C18 ??				    % 1
CM:48005C19 ??				    % 1
CM:48005C1A ??				    % 1
CM:48005C1B ??				    % 1
CM:48005C1C ??				    % 1
CM:48005C1D ??				    % 1
CM:48005C1E ??				    % 1
CM:48005C1F ??				    % 1
CM:48005C20 ??				    % 1
CM:48005C21 ??				    % 1
CM:48005C22 ??				    % 1
CM:48005C23 ??				    % 1
CM:48005C24 ??				    % 1
CM:48005C25 ??				    % 1
CM:48005C26 ??				    % 1
CM:48005C27 ??				    % 1
CM:48005C28 ??				    % 1
CM:48005C29 ??				    % 1
CM:48005C2A ??				    % 1
CM:48005C2B ??				    % 1
CM:48005C2C ??				    % 1
CM:48005C2D ??				    % 1
CM:48005C2E ??				    % 1
CM:48005C2F ??				    % 1
CM:48005C30 ??				    % 1
CM:48005C31 ??				    % 1
CM:48005C32 ??				    % 1
CM:48005C33 ??				    % 1
CM:48005C34 ??				    % 1
CM:48005C35 ??				    % 1
CM:48005C36 ??				    % 1
CM:48005C37 ??				    % 1
CM:48005C38 ??				    % 1
CM:48005C39 ??				    % 1
CM:48005C3A ??				    % 1
CM:48005C3B ??				    % 1
CM:48005C3C ??				    % 1
CM:48005C3D ??				    % 1
CM:48005C3E ??				    % 1
CM:48005C3F ??				    % 1
CM:48005C40 ??				    % 1
CM:48005C41 ??				    % 1
CM:48005C42 ??				    % 1
CM:48005C43 ??				    % 1
CM:48005C44 ??				    % 1
CM:48005C45 ??				    % 1
CM:48005C46 ??				    % 1
CM:48005C47 ??				    % 1
CM:48005C48 ??				    % 1
CM:48005C49 ??				    % 1
CM:48005C4A ??				    % 1
CM:48005C4B ??				    % 1
CM:48005C4C ??				    % 1
CM:48005C4D ??				    % 1
CM:48005C4E ??				    % 1
CM:48005C4F ??				    % 1
CM:48005C50 ??				    % 1
CM:48005C51 ??				    % 1
CM:48005C52 ??				    % 1
CM:48005C53 ??				    % 1
CM:48005C54 ??				    % 1
CM:48005C55 ??				    % 1
CM:48005C56 ??				    % 1
CM:48005C57 ??				    % 1
CM:48005C58 ??				    % 1
CM:48005C59 ??				    % 1
CM:48005C5A ??				    % 1
CM:48005C5B ??				    % 1
CM:48005C5C ??				    % 1
CM:48005C5D ??				    % 1
CM:48005C5E ??				    % 1
CM:48005C5F ??				    % 1
CM:48005C60 ??				    % 1
CM:48005C61 ??				    % 1
CM:48005C62 ??				    % 1
CM:48005C63 ??				    % 1
CM:48005C64 ??				    % 1
CM:48005C65 ??				    % 1
CM:48005C66 ??				    % 1
CM:48005C67 ??				    % 1
CM:48005C68 ??				    % 1
CM:48005C69 ??				    % 1
CM:48005C6A ??				    % 1
CM:48005C6B ??				    % 1
CM:48005C6C ??				    % 1
CM:48005C6D ??				    % 1
CM:48005C6E ??				    % 1
CM:48005C6F ??				    % 1
CM:48005C70 ??				    % 1
CM:48005C71 ??				    % 1
CM:48005C72 ??				    % 1
CM:48005C73 ??				    % 1
CM:48005C74 ??				    % 1
CM:48005C75 ??				    % 1
CM:48005C76 ??				    % 1
CM:48005C77 ??				    % 1
CM:48005C78 ??				    % 1
CM:48005C79 ??				    % 1
CM:48005C7A ??				    % 1
CM:48005C7B ??				    % 1
CM:48005C7C ??				    % 1
CM:48005C7D ??				    % 1
CM:48005C7E ??				    % 1
CM:48005C7F ??				    % 1
CM:48005C80 ??				    % 1
CM:48005C81 ??				    % 1
CM:48005C82 ??				    % 1
CM:48005C83 ??				    % 1
CM:48005C84 ??				    % 1
CM:48005C85 ??				    % 1
CM:48005C86 ??				    % 1
CM:48005C87 ??				    % 1
CM:48005C88 ??				    % 1
CM:48005C89 ??				    % 1
CM:48005C8A ??				    % 1
CM:48005C8B ??				    % 1
CM:48005C8C ??				    % 1
CM:48005C8D ??				    % 1
CM:48005C8E ??				    % 1
CM:48005C8F ??				    % 1
CM:48005C90 ??				    % 1
CM:48005C91 ??				    % 1
CM:48005C92 ??				    % 1
CM:48005C93 ??				    % 1
CM:48005C94 ??				    % 1
CM:48005C95 ??				    % 1
CM:48005C96 ??				    % 1
CM:48005C97 ??				    % 1
CM:48005C98 ??				    % 1
CM:48005C99 ??				    % 1
CM:48005C9A ??				    % 1
CM:48005C9B ??				    % 1
CM:48005C9C ??				    % 1
CM:48005C9D ??				    % 1
CM:48005C9E ??				    % 1
CM:48005C9F ??				    % 1
CM:48005CA0 ??				    % 1
CM:48005CA1 ??				    % 1
CM:48005CA2 ??				    % 1
CM:48005CA3 ??				    % 1
CM:48005CA4 ??				    % 1
CM:48005CA5 ??				    % 1
CM:48005CA6 ??				    % 1
CM:48005CA7 ??				    % 1
CM:48005CA8 ??				    % 1
CM:48005CA9 ??				    % 1
CM:48005CAA ??				    % 1
CM:48005CAB ??				    % 1
CM:48005CAC ??				    % 1
CM:48005CAD ??				    % 1
CM:48005CAE ??				    % 1
CM:48005CAF ??				    % 1
CM:48005CB0 ??				    % 1
CM:48005CB1 ??				    % 1
CM:48005CB2 ??				    % 1
CM:48005CB3 ??				    % 1
CM:48005CB4 ??				    % 1
CM:48005CB5 ??				    % 1
CM:48005CB6 ??				    % 1
CM:48005CB7 ??				    % 1
CM:48005CB8 ??				    % 1
CM:48005CB9 ??				    % 1
CM:48005CBA ??				    % 1
CM:48005CBB ??				    % 1
CM:48005CBC ??				    % 1
CM:48005CBD ??				    % 1
CM:48005CBE ??				    % 1
CM:48005CBF ??				    % 1
CM:48005CC0 ??				    % 1
CM:48005CC1 ??				    % 1
CM:48005CC2 ??				    % 1
CM:48005CC3 ??				    % 1
CM:48005CC4 ??				    % 1
CM:48005CC5 ??				    % 1
CM:48005CC6 ??				    % 1
CM:48005CC7 ??				    % 1
CM:48005CC8 ??				    % 1
CM:48005CC9 ??				    % 1
CM:48005CCA ??				    % 1
CM:48005CCB ??				    % 1
CM:48005CCC ??				    % 1
CM:48005CCD ??				    % 1
CM:48005CCE ??				    % 1
CM:48005CCF ??				    % 1
CM:48005CD0 ??				    % 1
CM:48005CD1 ??				    % 1
CM:48005CD2 ??				    % 1
CM:48005CD3 ??				    % 1
CM:48005CD4 ??				    % 1
CM:48005CD5 ??				    % 1
CM:48005CD6 ??				    % 1
CM:48005CD7 ??				    % 1
CM:48005CD8 ??				    % 1
CM:48005CD9 ??				    % 1
CM:48005CDA ??				    % 1
CM:48005CDB ??				    % 1
CM:48005CDC ??				    % 1
CM:48005CDD ??				    % 1
CM:48005CDE ??				    % 1
CM:48005CDF ??				    % 1
CM:48005CE0 ??				    % 1
CM:48005CE1 ??				    % 1
CM:48005CE2 ??				    % 1
CM:48005CE3 ??				    % 1
CM:48005CE4 ??				    % 1
CM:48005CE5 ??				    % 1
CM:48005CE6 ??				    % 1
CM:48005CE7 ??				    % 1
CM:48005CE8 ??				    % 1
CM:48005CE9 ??				    % 1
CM:48005CEA ??				    % 1
CM:48005CEB ??				    % 1
CM:48005CEC ??				    % 1
CM:48005CED ??				    % 1
CM:48005CEE ??				    % 1
CM:48005CEF ??				    % 1
CM:48005CF0 ??				    % 1
CM:48005CF1 ??				    % 1
CM:48005CF2 ??				    % 1
CM:48005CF3 ??				    % 1
CM:48005CF4 ??				    % 1
CM:48005CF5 ??				    % 1
CM:48005CF6 ??				    % 1
CM:48005CF7 ??				    % 1
CM:48005CF8 ??				    % 1
CM:48005CF9 ??				    % 1
CM:48005CFA ??				    % 1
CM:48005CFB ??				    % 1
CM:48005CFC ??				    % 1
CM:48005CFD ??				    % 1
CM:48005CFE ??				    % 1
CM:48005CFF ??				    % 1
CM:48005D00 ??				    % 1
CM:48005D01 ??				    % 1
CM:48005D02 ??				    % 1
CM:48005D03 ??				    % 1
CM:48005D04 ??				    % 1
CM:48005D05 ??				    % 1
CM:48005D06 ??				    % 1
CM:48005D07 ??				    % 1
CM:48005D08 ??				    % 1
CM:48005D09 ??				    % 1
CM:48005D0A ??				    % 1
CM:48005D0B ??				    % 1
CM:48005D0C ??				    % 1
CM:48005D0D ??				    % 1
CM:48005D0E ??				    % 1
CM:48005D0F ??				    % 1
CM:48005D10 ??				    % 1
CM:48005D11 ??				    % 1
CM:48005D12 ??				    % 1
CM:48005D13 ??				    % 1
CM:48005D14 ??				    % 1
CM:48005D15 ??				    % 1
CM:48005D16 ??				    % 1
CM:48005D17 ??				    % 1
CM:48005D18 ??				    % 1
CM:48005D19 ??				    % 1
CM:48005D1A ??				    % 1
CM:48005D1B ??				    % 1
CM:48005D1C ??				    % 1
CM:48005D1D ??				    % 1
CM:48005D1E ??				    % 1
CM:48005D1F ??				    % 1
CM:48005D20 ??				    % 1
CM:48005D21 ??				    % 1
CM:48005D22 ??				    % 1
CM:48005D23 ??				    % 1
CM:48005D24 ??				    % 1
CM:48005D25 ??				    % 1
CM:48005D26 ??				    % 1
CM:48005D27 ??				    % 1
CM:48005D28 ??				    % 1
CM:48005D29 ??				    % 1
CM:48005D2A ??				    % 1
CM:48005D2B ??				    % 1
CM:48005D2C ??				    % 1
CM:48005D2D ??				    % 1
CM:48005D2E ??				    % 1
CM:48005D2F ??				    % 1
CM:48005D30 ??				    % 1
CM:48005D31 ??				    % 1
CM:48005D32 ??				    % 1
CM:48005D33 ??				    % 1
CM:48005D34 ??				    % 1
CM:48005D35 ??				    % 1
CM:48005D36 ??				    % 1
CM:48005D37 ??				    % 1
CM:48005D38 ??				    % 1
CM:48005D39 ??				    % 1
CM:48005D3A ??				    % 1
CM:48005D3B ??				    % 1
CM:48005D3C ??				    % 1
CM:48005D3D ??				    % 1
CM:48005D3E ??				    % 1
CM:48005D3F ??				    % 1
CM:48005D40 ??				    % 1
CM:48005D41 ??				    % 1
CM:48005D42 ??				    % 1
CM:48005D43 ??				    % 1
CM:48005D44 ??				    % 1
CM:48005D45 ??				    % 1
CM:48005D46 ??				    % 1
CM:48005D47 ??				    % 1
CM:48005D48 ??				    % 1
CM:48005D49 ??				    % 1
CM:48005D4A ??				    % 1
CM:48005D4B ??				    % 1
CM:48005D4C ??				    % 1
CM:48005D4D ??				    % 1
CM:48005D4E ??				    % 1
CM:48005D4F ??				    % 1
CM:48005D50 ??				    % 1
CM:48005D51 ??				    % 1
CM:48005D52 ??				    % 1
CM:48005D53 ??				    % 1
CM:48005D54 ??				    % 1
CM:48005D55 ??				    % 1
CM:48005D56 ??				    % 1
CM:48005D57 ??				    % 1
CM:48005D58 ??				    % 1
CM:48005D59 ??				    % 1
CM:48005D5A ??				    % 1
CM:48005D5B ??				    % 1
CM:48005D5C ??				    % 1
CM:48005D5D ??				    % 1
CM:48005D5E ??				    % 1
CM:48005D5F ??				    % 1
CM:48005D60 ??				    % 1
CM:48005D61 ??				    % 1
CM:48005D62 ??				    % 1
CM:48005D63 ??				    % 1
CM:48005D64 ??				    % 1
CM:48005D65 ??				    % 1
CM:48005D66 ??				    % 1
CM:48005D67 ??				    % 1
CM:48005D68 ??				    % 1
CM:48005D69 ??				    % 1
CM:48005D6A ??				    % 1
CM:48005D6B ??				    % 1
CM:48005D6C ??				    % 1
CM:48005D6D ??				    % 1
CM:48005D6E ??				    % 1
CM:48005D6F ??				    % 1
CM:48005D70 ??				    % 1
CM:48005D71 ??				    % 1
CM:48005D72 ??				    % 1
CM:48005D73 ??				    % 1
CM:48005D74 ??				    % 1
CM:48005D75 ??				    % 1
CM:48005D76 ??				    % 1
CM:48005D77 ??				    % 1
CM:48005D78 ??				    % 1
CM:48005D79 ??				    % 1
CM:48005D7A ??				    % 1
CM:48005D7B ??				    % 1
CM:48005D7C ??				    % 1
CM:48005D7D ??				    % 1
CM:48005D7E ??				    % 1
CM:48005D7F ??				    % 1
CM:48005D80 ??				    % 1
CM:48005D81 ??				    % 1
CM:48005D82 ??				    % 1
CM:48005D83 ??				    % 1
CM:48005D84 ??				    % 1
CM:48005D85 ??				    % 1
CM:48005D86 ??				    % 1
CM:48005D87 ??				    % 1
CM:48005D88 ??				    % 1
CM:48005D89 ??				    % 1
CM:48005D8A ??				    % 1
CM:48005D8B ??				    % 1
CM:48005D8C ??				    % 1
CM:48005D8D ??				    % 1
CM:48005D8E ??				    % 1
CM:48005D8F ??				    % 1
CM:48005D90 ??				    % 1
CM:48005D91 ??				    % 1
CM:48005D92 ??				    % 1
CM:48005D93 ??				    % 1
CM:48005D94 ??				    % 1
CM:48005D95 ??				    % 1
CM:48005D96 ??				    % 1
CM:48005D97 ??				    % 1
CM:48005D98 ??				    % 1
CM:48005D99 ??				    % 1
CM:48005D9A ??				    % 1
CM:48005D9B ??				    % 1
CM:48005D9C ??				    % 1
CM:48005D9D ??				    % 1
CM:48005D9E ??				    % 1
CM:48005D9F ??				    % 1
CM:48005DA0 ??				    % 1
CM:48005DA1 ??				    % 1
CM:48005DA2 ??				    % 1
CM:48005DA3 ??				    % 1
CM:48005DA4 ??				    % 1
CM:48005DA5 ??				    % 1
CM:48005DA6 ??				    % 1
CM:48005DA7 ??				    % 1
CM:48005DA8 ??				    % 1
CM:48005DA9 ??				    % 1
CM:48005DAA ??				    % 1
CM:48005DAB ??				    % 1
CM:48005DAC ??				    % 1
CM:48005DAD ??				    % 1
CM:48005DAE ??				    % 1
CM:48005DAF ??				    % 1
CM:48005DB0 ??				    % 1
CM:48005DB1 ??				    % 1
CM:48005DB2 ??				    % 1
CM:48005DB3 ??				    % 1
CM:48005DB4 ??				    % 1
CM:48005DB5 ??				    % 1
CM:48005DB6 ??				    % 1
CM:48005DB7 ??				    % 1
CM:48005DB8 ??				    % 1
CM:48005DB9 ??				    % 1
CM:48005DBA ??				    % 1
CM:48005DBB ??				    % 1
CM:48005DBC ??				    % 1
CM:48005DBD ??				    % 1
CM:48005DBE ??				    % 1
CM:48005DBF ??				    % 1
CM:48005DC0 ??				    % 1
CM:48005DC1 ??				    % 1
CM:48005DC2 ??				    % 1
CM:48005DC3 ??				    % 1
CM:48005DC4 ??				    % 1
CM:48005DC5 ??				    % 1
CM:48005DC6 ??				    % 1
CM:48005DC7 ??				    % 1
CM:48005DC8 ??				    % 1
CM:48005DC9 ??				    % 1
CM:48005DCA ??				    % 1
CM:48005DCB ??				    % 1
CM:48005DCC ??				    % 1
CM:48005DCD ??				    % 1
CM:48005DCE ??				    % 1
CM:48005DCF ??				    % 1
CM:48005DD0 ??				    % 1
CM:48005DD1 ??				    % 1
CM:48005DD2 ??				    % 1
CM:48005DD3 ??				    % 1
CM:48005DD4 ??				    % 1
CM:48005DD5 ??				    % 1
CM:48005DD6 ??				    % 1
CM:48005DD7 ??				    % 1
CM:48005DD8 ??				    % 1
CM:48005DD9 ??				    % 1
CM:48005DDA ??				    % 1
CM:48005DDB ??				    % 1
CM:48005DDC ??				    % 1
CM:48005DDD ??				    % 1
CM:48005DDE ??				    % 1
CM:48005DDF ??				    % 1
CM:48005DE0 ??				    % 1
CM:48005DE1 ??				    % 1
CM:48005DE2 ??				    % 1
CM:48005DE3 ??				    % 1
CM:48005DE4 ??				    % 1
CM:48005DE5 ??				    % 1
CM:48005DE6 ??				    % 1
CM:48005DE7 ??				    % 1
CM:48005DE8 ??				    % 1
CM:48005DE9 ??				    % 1
CM:48005DEA ??				    % 1
CM:48005DEB ??				    % 1
CM:48005DEC ??				    % 1
CM:48005DED ??				    % 1
CM:48005DEE ??				    % 1
CM:48005DEF ??				    % 1
CM:48005DF0 ??				    % 1
CM:48005DF1 ??				    % 1
CM:48005DF2 ??				    % 1
CM:48005DF3 ??				    % 1
CM:48005DF4 ??				    % 1
CM:48005DF5 ??				    % 1
CM:48005DF6 ??				    % 1
CM:48005DF7 ??				    % 1
CM:48005DF8 ??				    % 1
CM:48005DF9 ??				    % 1
CM:48005DFA ??				    % 1
CM:48005DFB ??				    % 1
CM:48005DFC ??				    % 1
CM:48005DFD ??				    % 1
CM:48005DFE ??				    % 1
CM:48005DFF ??				    % 1
CM:48005E00 ??				    % 1
CM:48005E01 ??				    % 1
CM:48005E02 ??				    % 1
CM:48005E03 ??				    % 1
CM:48005E04 ??				    % 1
CM:48005E05 ??				    % 1
CM:48005E06 ??				    % 1
CM:48005E07 ??				    % 1
CM:48005E08 ??				    % 1
CM:48005E09 ??				    % 1
CM:48005E0A ??				    % 1
CM:48005E0B ??				    % 1
CM:48005E0C ??				    % 1
CM:48005E0D ??				    % 1
CM:48005E0E ??				    % 1
CM:48005E0F ??				    % 1
CM:48005E10 ??				    % 1
CM:48005E11 ??				    % 1
CM:48005E12 ??				    % 1
CM:48005E13 ??				    % 1
CM:48005E14 ??				    % 1
CM:48005E15 ??				    % 1
CM:48005E16 ??				    % 1
CM:48005E17 ??				    % 1
CM:48005E18 ??				    % 1
CM:48005E19 ??				    % 1
CM:48005E1A ??				    % 1
CM:48005E1B ??				    % 1
CM:48005E1C ??				    % 1
CM:48005E1D ??				    % 1
CM:48005E1E ??				    % 1
CM:48005E1F ??				    % 1
CM:48005E20 ??				    % 1
CM:48005E21 ??				    % 1
CM:48005E22 ??				    % 1
CM:48005E23 ??				    % 1
CM:48005E24 ??				    % 1
CM:48005E25 ??				    % 1
CM:48005E26 ??				    % 1
CM:48005E27 ??				    % 1
CM:48005E28 ??				    % 1
CM:48005E29 ??				    % 1
CM:48005E2A ??				    % 1
CM:48005E2B ??				    % 1
CM:48005E2C ??				    % 1
CM:48005E2D ??				    % 1
CM:48005E2E ??				    % 1
CM:48005E2F ??				    % 1
CM:48005E30 ??				    % 1
CM:48005E31 ??				    % 1
CM:48005E32 ??				    % 1
CM:48005E33 ??				    % 1
CM:48005E34 ??				    % 1
CM:48005E35 ??				    % 1
CM:48005E36 ??				    % 1
CM:48005E37 ??				    % 1
CM:48005E38 ??				    % 1
CM:48005E39 ??				    % 1
CM:48005E3A ??				    % 1
CM:48005E3B ??				    % 1
CM:48005E3C ??				    % 1
CM:48005E3D ??				    % 1
CM:48005E3E ??				    % 1
CM:48005E3F ??				    % 1
CM:48005E40 ??				    % 1
CM:48005E41 ??				    % 1
CM:48005E42 ??				    % 1
CM:48005E43 ??				    % 1
CM:48005E44 ??				    % 1
CM:48005E45 ??				    % 1
CM:48005E46 ??				    % 1
CM:48005E47 ??				    % 1
CM:48005E48 ??				    % 1
CM:48005E49 ??				    % 1
CM:48005E4A ??				    % 1
CM:48005E4B ??				    % 1
CM:48005E4C ??				    % 1
CM:48005E4D ??				    % 1
CM:48005E4E ??				    % 1
CM:48005E4F ??				    % 1
CM:48005E50 ??				    % 1
CM:48005E51 ??				    % 1
CM:48005E52 ??				    % 1
CM:48005E53 ??				    % 1
CM:48005E54 ??				    % 1
CM:48005E55 ??				    % 1
CM:48005E56 ??				    % 1
CM:48005E57 ??				    % 1
CM:48005E58 ??				    % 1
CM:48005E59 ??				    % 1
CM:48005E5A ??				    % 1
CM:48005E5B ??				    % 1
CM:48005E5C ??				    % 1
CM:48005E5D ??				    % 1
CM:48005E5E ??				    % 1
CM:48005E5F ??				    % 1
CM:48005E60 ??				    % 1
CM:48005E61 ??				    % 1
CM:48005E62 ??				    % 1
CM:48005E63 ??				    % 1
CM:48005E64 ??				    % 1
CM:48005E65 ??				    % 1
CM:48005E66 ??				    % 1
CM:48005E67 ??				    % 1
CM:48005E68 ??				    % 1
CM:48005E69 ??				    % 1
CM:48005E6A ??				    % 1
CM:48005E6B ??				    % 1
CM:48005E6C ??				    % 1
CM:48005E6D ??				    % 1
CM:48005E6E ??				    % 1
CM:48005E6F ??				    % 1
CM:48005E70 ??				    % 1
CM:48005E71 ??				    % 1
CM:48005E72 ??				    % 1
CM:48005E73 ??				    % 1
CM:48005E74 ??				    % 1
CM:48005E75 ??				    % 1
CM:48005E76 ??				    % 1
CM:48005E77 ??				    % 1
CM:48005E78 ??				    % 1
CM:48005E79 ??				    % 1
CM:48005E7A ??				    % 1
CM:48005E7B ??				    % 1
CM:48005E7C ??				    % 1
CM:48005E7D ??				    % 1
CM:48005E7E ??				    % 1
CM:48005E7F ??				    % 1
CM:48005E80 ??				    % 1
CM:48005E81 ??				    % 1
CM:48005E82 ??				    % 1
CM:48005E83 ??				    % 1
CM:48005E84 ??				    % 1
CM:48005E85 ??				    % 1
CM:48005E86 ??				    % 1
CM:48005E87 ??				    % 1
CM:48005E88 ??				    % 1
CM:48005E89 ??				    % 1
CM:48005E8A ??				    % 1
CM:48005E8B ??				    % 1
CM:48005E8C ??				    % 1
CM:48005E8D ??				    % 1
CM:48005E8E ??				    % 1
CM:48005E8F ??				    % 1
CM:48005E90 ??				    % 1
CM:48005E91 ??				    % 1
CM:48005E92 ??				    % 1
CM:48005E93 ??				    % 1
CM:48005E94 ??				    % 1
CM:48005E95 ??				    % 1
CM:48005E96 ??				    % 1
CM:48005E97 ??				    % 1
CM:48005E98 ??				    % 1
CM:48005E99 ??				    % 1
CM:48005E9A ??				    % 1
CM:48005E9B ??				    % 1
CM:48005E9C ??				    % 1
CM:48005E9D ??				    % 1
CM:48005E9E ??				    % 1
CM:48005E9F ??				    % 1
CM:48005EA0 ??				    % 1
CM:48005EA1 ??				    % 1
CM:48005EA2 ??				    % 1
CM:48005EA3 ??				    % 1
CM:48005EA4 ??				    % 1
CM:48005EA5 ??				    % 1
CM:48005EA6 ??				    % 1
CM:48005EA7 ??				    % 1
CM:48005EA8 ??				    % 1
CM:48005EA9 ??				    % 1
CM:48005EAA ??				    % 1
CM:48005EAB ??				    % 1
CM:48005EAC ??				    % 1
CM:48005EAD ??				    % 1
CM:48005EAE ??				    % 1
CM:48005EAF ??				    % 1
CM:48005EB0 ??				    % 1
CM:48005EB1 ??				    % 1
CM:48005EB2 ??				    % 1
CM:48005EB3 ??				    % 1
CM:48005EB4 ??				    % 1
CM:48005EB5 ??				    % 1
CM:48005EB6 ??				    % 1
CM:48005EB7 ??				    % 1
CM:48005EB8 ??				    % 1
CM:48005EB9 ??				    % 1
CM:48005EBA ??				    % 1
CM:48005EBB ??				    % 1
CM:48005EBC ??				    % 1
CM:48005EBD ??				    % 1
CM:48005EBE ??				    % 1
CM:48005EBF ??				    % 1
CM:48005EC0 ??				    % 1
CM:48005EC1 ??				    % 1
CM:48005EC2 ??				    % 1
CM:48005EC3 ??				    % 1
CM:48005EC4 ??				    % 1
CM:48005EC5 ??				    % 1
CM:48005EC6 ??				    % 1
CM:48005EC7 ??				    % 1
CM:48005EC8 ??				    % 1
CM:48005EC9 ??				    % 1
CM:48005ECA ??				    % 1
CM:48005ECB ??				    % 1
CM:48005ECC ??				    % 1
CM:48005ECD ??				    % 1
CM:48005ECE ??				    % 1
CM:48005ECF ??				    % 1
CM:48005ED0 ??				    % 1
CM:48005ED1 ??				    % 1
CM:48005ED2 ??				    % 1
CM:48005ED3 ??				    % 1
CM:48005ED4 ??				    % 1
CM:48005ED5 ??				    % 1
CM:48005ED6 ??				    % 1
CM:48005ED7 ??				    % 1
CM:48005ED8 ??				    % 1
CM:48005ED9 ??				    % 1
CM:48005EDA ??				    % 1
CM:48005EDB ??				    % 1
CM:48005EDC ??				    % 1
CM:48005EDD ??				    % 1
CM:48005EDE ??				    % 1
CM:48005EDF ??				    % 1
CM:48005EE0 ??				    % 1
CM:48005EE1 ??				    % 1
CM:48005EE2 ??				    % 1
CM:48005EE3 ??				    % 1
CM:48005EE4 ??				    % 1
CM:48005EE5 ??				    % 1
CM:48005EE6 ??				    % 1
CM:48005EE7 ??				    % 1
CM:48005EE8 ??				    % 1
CM:48005EE9 ??				    % 1
CM:48005EEA ??				    % 1
CM:48005EEB ??				    % 1
CM:48005EEC ??				    % 1
CM:48005EED ??				    % 1
CM:48005EEE ??				    % 1
CM:48005EEF ??				    % 1
CM:48005EF0 ??				    % 1
CM:48005EF1 ??				    % 1
CM:48005EF2 ??				    % 1
CM:48005EF3 ??				    % 1
CM:48005EF4 ??				    % 1
CM:48005EF5 ??				    % 1
CM:48005EF6 ??				    % 1
CM:48005EF7 ??				    % 1
CM:48005EF8 ??				    % 1
CM:48005EF9 ??				    % 1
CM:48005EFA ??				    % 1
CM:48005EFB ??				    % 1
CM:48005EFC ??				    % 1
CM:48005EFD ??				    % 1
CM:48005EFE ??				    % 1
CM:48005EFF ??				    % 1
CM:48005F00 ??				    % 1
CM:48005F01 ??				    % 1
CM:48005F02 ??				    % 1
CM:48005F03 ??				    % 1
CM:48005F04 ??				    % 1
CM:48005F05 ??				    % 1
CM:48005F06 ??				    % 1
CM:48005F07 ??				    % 1
CM:48005F08 ??				    % 1
CM:48005F09 ??				    % 1
CM:48005F0A ??				    % 1
CM:48005F0B ??				    % 1
CM:48005F0C ??				    % 1
CM:48005F0D ??				    % 1
CM:48005F0E ??				    % 1
CM:48005F0F ??				    % 1
CM:48005F10 ??				    % 1
CM:48005F11 ??				    % 1
CM:48005F12 ??				    % 1
CM:48005F13 ??				    % 1
CM:48005F14 ??				    % 1
CM:48005F15 ??				    % 1
CM:48005F16 ??				    % 1
CM:48005F17 ??				    % 1
CM:48005F18 ??				    % 1
CM:48005F19 ??				    % 1
CM:48005F1A ??				    % 1
CM:48005F1B ??				    % 1
CM:48005F1C ??				    % 1
CM:48005F1D ??				    % 1
CM:48005F1E ??				    % 1
CM:48005F1F ??				    % 1
CM:48005F20 ??				    % 1
CM:48005F21 ??				    % 1
CM:48005F22 ??				    % 1
CM:48005F23 ??				    % 1
CM:48005F24 ??				    % 1
CM:48005F25 ??				    % 1
CM:48005F26 ??				    % 1
CM:48005F27 ??				    % 1
CM:48005F28 ??				    % 1
CM:48005F29 ??				    % 1
CM:48005F2A ??				    % 1
CM:48005F2B ??				    % 1
CM:48005F2C ??				    % 1
CM:48005F2D ??				    % 1
CM:48005F2E ??				    % 1
CM:48005F2F ??				    % 1
CM:48005F30 ??				    % 1
CM:48005F31 ??				    % 1
CM:48005F32 ??				    % 1
CM:48005F33 ??				    % 1
CM:48005F34 ??				    % 1
CM:48005F35 ??				    % 1
CM:48005F36 ??				    % 1
CM:48005F37 ??				    % 1
CM:48005F38 ??				    % 1
CM:48005F39 ??				    % 1
CM:48005F3A ??				    % 1
CM:48005F3B ??				    % 1
CM:48005F3C ??				    % 1
CM:48005F3D ??				    % 1
CM:48005F3E ??				    % 1
CM:48005F3F ??				    % 1
CM:48005F40 ??				    % 1
CM:48005F41 ??				    % 1
CM:48005F42 ??				    % 1
CM:48005F43 ??				    % 1
CM:48005F44 ??				    % 1
CM:48005F45 ??				    % 1
CM:48005F46 ??				    % 1
CM:48005F47 ??				    % 1
CM:48005F48 ??				    % 1
CM:48005F49 ??				    % 1
CM:48005F4A ??				    % 1
CM:48005F4B ??				    % 1
CM:48005F4C ??				    % 1
CM:48005F4D ??				    % 1
CM:48005F4E ??				    % 1
CM:48005F4F ??				    % 1
CM:48005F50 ??				    % 1
CM:48005F51 ??				    % 1
CM:48005F52 ??				    % 1
CM:48005F53 ??				    % 1
CM:48005F54 ??				    % 1
CM:48005F55 ??				    % 1
CM:48005F56 ??				    % 1
CM:48005F57 ??				    % 1
CM:48005F58 ??				    % 1
CM:48005F59 ??				    % 1
CM:48005F5A ??				    % 1
CM:48005F5B ??				    % 1
CM:48005F5C ??				    % 1
CM:48005F5D ??				    % 1
CM:48005F5E ??				    % 1
CM:48005F5F ??				    % 1
CM:48005F60 ??				    % 1
CM:48005F61 ??				    % 1
CM:48005F62 ??				    % 1
CM:48005F63 ??				    % 1
CM:48005F64 ??				    % 1
CM:48005F65 ??				    % 1
CM:48005F66 ??				    % 1
CM:48005F67 ??				    % 1
CM:48005F68 ??				    % 1
CM:48005F69 ??				    % 1
CM:48005F6A ??				    % 1
CM:48005F6B ??				    % 1
CM:48005F6C ??				    % 1
CM:48005F6D ??				    % 1
CM:48005F6E ??				    % 1
CM:48005F6F ??				    % 1
CM:48005F70 ??				    % 1
CM:48005F71 ??				    % 1
CM:48005F72 ??				    % 1
CM:48005F73 ??				    % 1
CM:48005F74 ??				    % 1
CM:48005F75 ??				    % 1
CM:48005F76 ??				    % 1
CM:48005F77 ??				    % 1
CM:48005F78 ??				    % 1
CM:48005F79 ??				    % 1
CM:48005F7A ??				    % 1
CM:48005F7B ??				    % 1
CM:48005F7C ??				    % 1
CM:48005F7D ??				    % 1
CM:48005F7E ??				    % 1
CM:48005F7F ??				    % 1
CM:48005F80 ??				    % 1
CM:48005F81 ??				    % 1
CM:48005F82 ??				    % 1
CM:48005F83 ??				    % 1
CM:48005F84 ??				    % 1
CM:48005F85 ??				    % 1
CM:48005F86 ??				    % 1
CM:48005F87 ??				    % 1
CM:48005F88 ??				    % 1
CM:48005F89 ??				    % 1
CM:48005F8A ??				    % 1
CM:48005F8B ??				    % 1
CM:48005F8C ??				    % 1
CM:48005F8D ??				    % 1
CM:48005F8E ??				    % 1
CM:48005F8F ??				    % 1
CM:48005F90 ??				    % 1
CM:48005F91 ??				    % 1
CM:48005F92 ??				    % 1
CM:48005F93 ??				    % 1
CM:48005F94 ??				    % 1
CM:48005F95 ??				    % 1
CM:48005F96 ??				    % 1
CM:48005F97 ??				    % 1
CM:48005F98 ??				    % 1
CM:48005F99 ??				    % 1
CM:48005F9A ??				    % 1
CM:48005F9B ??				    % 1
CM:48005F9C ??				    % 1
CM:48005F9D ??				    % 1
CM:48005F9E ??				    % 1
CM:48005F9F ??				    % 1
CM:48005FA0 ??				    % 1
CM:48005FA1 ??				    % 1
CM:48005FA2 ??				    % 1
CM:48005FA3 ??				    % 1
CM:48005FA4 ??				    % 1
CM:48005FA5 ??				    % 1
CM:48005FA6 ??				    % 1
CM:48005FA7 ??				    % 1
CM:48005FA8 ??				    % 1
CM:48005FA9 ??				    % 1
CM:48005FAA ??				    % 1
CM:48005FAB ??				    % 1
CM:48005FAC ??				    % 1
CM:48005FAD ??				    % 1
CM:48005FAE ??				    % 1
CM:48005FAF ??				    % 1
CM:48005FB0 ??				    % 1
CM:48005FB1 ??				    % 1
CM:48005FB2 ??				    % 1
CM:48005FB3 ??				    % 1
CM:48005FB4 ??				    % 1
CM:48005FB5 ??				    % 1
CM:48005FB6 ??				    % 1
CM:48005FB7 ??				    % 1
CM:48005FB8 ??				    % 1
CM:48005FB9 ??				    % 1
CM:48005FBA ??				    % 1
CM:48005FBB ??				    % 1
CM:48005FBC ??				    % 1
CM:48005FBD ??				    % 1
CM:48005FBE ??				    % 1
CM:48005FBF ??				    % 1
CM:48005FC0 ??				    % 1
CM:48005FC1 ??				    % 1
CM:48005FC2 ??				    % 1
CM:48005FC3 ??				    % 1
CM:48005FC4 ??				    % 1
CM:48005FC5 ??				    % 1
CM:48005FC6 ??				    % 1
CM:48005FC7 ??				    % 1
CM:48005FC8 ??				    % 1
CM:48005FC9 ??				    % 1
CM:48005FCA ??				    % 1
CM:48005FCB ??				    % 1
CM:48005FCC ??				    % 1
CM:48005FCD ??				    % 1
CM:48005FCE ??				    % 1
CM:48005FCF ??				    % 1
CM:48005FD0 ??				    % 1
CM:48005FD1 ??				    % 1
CM:48005FD2 ??				    % 1
CM:48005FD3 ??				    % 1
CM:48005FD4 ??				    % 1
CM:48005FD5 ??				    % 1
CM:48005FD6 ??				    % 1
CM:48005FD7 ??				    % 1
CM:48005FD8 ??				    % 1
CM:48005FD9 ??				    % 1
CM:48005FDA ??				    % 1
CM:48005FDB ??				    % 1
CM:48005FDC ??				    % 1
CM:48005FDD ??				    % 1
CM:48005FDE ??				    % 1
CM:48005FDF ??				    % 1
CM:48005FE0 ??				    % 1
CM:48005FE1 ??				    % 1
CM:48005FE2 ??				    % 1
CM:48005FE3 ??				    % 1
CM:48005FE4 ??				    % 1
CM:48005FE5 ??				    % 1
CM:48005FE6 ??				    % 1
CM:48005FE7 ??				    % 1
CM:48005FE8 ??				    % 1
CM:48005FE9 ??				    % 1
CM:48005FEA ??				    % 1
CM:48005FEB ??				    % 1
CM:48005FEC ??				    % 1
CM:48005FED ??				    % 1
CM:48005FEE ??				    % 1
CM:48005FEF ??				    % 1
CM:48005FF0 ??				    % 1
CM:48005FF1 ??				    % 1
CM:48005FF2 ??				    % 1
CM:48005FF3 ??				    % 1
CM:48005FF4 ??				    % 1
CM:48005FF5 ??				    % 1
CM:48005FF6 ??				    % 1
CM:48005FF7 ??				    % 1
CM:48005FF8 ??				    % 1
CM:48005FF9 ??				    % 1
CM:48005FFA ??				    % 1
CM:48005FFB ??				    % 1
CM:48005FFC ??				    % 1
CM:48005FFD ??				    % 1
CM:48005FFE ??				    % 1
CM:48005FFE		    ; CM	    ends
CM:48005FFE
DMA:48056000		     ; ===========================================================================
DMA:48056000
DMA:48056000		     ; Segment type: Regular
DMA:48056000				     AREA DMA, DATA, ABS
DMA:48056000				     ORG 0x48056000
DMA:48056000 ??		     OMAP3430_reg_DMA4_REVISION	% 1					   ; This register contains the	DMA revision code
DMA:48056001 ??				     % 1
DMA:48056002 ??				     % 1
DMA:48056003 ??				     % 1
DMA:48056004 ??				     % 1
DMA:48056005 ??				     % 1
DMA:48056006 ??				     % 1
DMA:48056007 ??				     % 1
DMA:48056008 ??		     OMAP3430_reg_DMA4_IRQSTATUS_L0 % 1					   ; The interrupt status register regroups all	the status of the DMA4 channels	that can generate an interrupt over line L0
DMA:48056009 ??				     % 1
DMA:4805600A ??				     % 1
DMA:4805600B ??				     % 1
DMA:4805600C ??		     OMAP3430_reg_DMA4_IRQSTATUS_L1 % 1					   ; The interrupt status register regroups all	the status of the DMA4 channels	that can generate an interrupt over line L1
DMA:4805600D ??				     % 1
DMA:4805600E ??				     % 1
DMA:4805600F ??				     % 1
DMA:48056010 ??		     OMAP3430_reg_DMA4_IRQSTATUS_L2 % 1					   ; The interrupt status register regroups all	the status of the DMA4 channels	that can generate an interrupt over line L2
DMA:48056011 ??				     % 1
DMA:48056012 ??				     % 1
DMA:48056013 ??				     % 1
DMA:48056014 ??		     OMAP3430_reg_DMA4_IRQSTATUS_L3 % 1					   ; The interrupt status register regroups all	the status of the DMA4 channels	that can generate an interrupt over line L3
DMA:48056015 ??				     % 1
DMA:48056016 ??				     % 1
DMA:48056017 ??				     % 1
DMA:48056018 ??		     OMAP3430_reg_DMA4_IRQENABLE_L0 % 1					   ; The interrupt enable register allows to mask/unmask the module internal sources of	interrupt, on line L0
DMA:48056019 ??				     % 1
DMA:4805601A ??				     % 1
DMA:4805601B ??				     % 1
DMA:4805601C ??		     OMAP3430_reg_DMA4_IRQENABLE_L1 % 1					   ; The interrupt enable register allows to mask/unmask the module internal sources of	interrupt, on line L1
DMA:4805601D ??				     % 1
DMA:4805601E ??				     % 1
DMA:4805601F ??				     % 1
DMA:48056020 ??		     OMAP3430_reg_DMA4_IRQENABLE_L2 % 1					   ; The interrupt enable register allows to mask/unmask the module internal sources of	interrupt, on line L2
DMA:48056021 ??				     % 1
DMA:48056022 ??				     % 1
DMA:48056023 ??				     % 1
DMA:48056024 ??		     OMAP3430_reg_DMA4_IRQENABLE_L3 % 1					   ; The interrupt enable register allows to mask/unmask the module internal sources of	interrupt, on line L3
DMA:48056025 ??				     % 1
DMA:48056026 ??				     % 1
DMA:48056027 ??				     % 1
DMA:48056028 ??		     OMAP3430_reg_DMA4_SYSSTATUS % 1					   ; The register provides status information about the	module excluding the interrupt status information
DMA:48056029 ??				     % 1
DMA:4805602A ??				     % 1
DMA:4805602B ??				     % 1
DMA:4805602C ??		     OMAP3430_reg_DMA4_OCP_SYSCONFIG % 1				   ; This register controls the	various	parameters of the OCP interface
DMA:4805602D ??				     % 1
DMA:4805602E ??				     % 1
DMA:4805602F ??				     % 1
DMA:48056030 ??				     % 1
DMA:48056031 ??				     % 1
DMA:48056032 ??				     % 1
DMA:48056033 ??				     % 1
DMA:48056034 ??				     % 1
DMA:48056035 ??				     % 1
DMA:48056036 ??				     % 1
DMA:48056037 ??				     % 1
DMA:48056038 ??				     % 1
DMA:48056039 ??				     % 1
DMA:4805603A ??				     % 1
DMA:4805603B ??				     % 1
DMA:4805603C ??				     % 1
DMA:4805603D ??				     % 1
DMA:4805603E ??				     % 1
DMA:4805603F ??				     % 1
DMA:48056040 ??				     % 1
DMA:48056041 ??				     % 1
DMA:48056042 ??				     % 1
DMA:48056043 ??				     % 1
DMA:48056044 ??				     % 1
DMA:48056045 ??				     % 1
DMA:48056046 ??				     % 1
DMA:48056047 ??				     % 1
DMA:48056048 ??				     % 1
DMA:48056049 ??				     % 1
DMA:4805604A ??				     % 1
DMA:4805604B ??				     % 1
DMA:4805604C ??				     % 1
DMA:4805604D ??				     % 1
DMA:4805604E ??				     % 1
DMA:4805604F ??				     % 1
DMA:48056050 ??				     % 1
DMA:48056051 ??				     % 1
DMA:48056052 ??				     % 1
DMA:48056053 ??				     % 1
DMA:48056054 ??				     % 1
DMA:48056055 ??				     % 1
DMA:48056056 ??				     % 1
DMA:48056057 ??				     % 1
DMA:48056058 ??				     % 1
DMA:48056059 ??				     % 1
DMA:4805605A ??				     % 1
DMA:4805605B ??				     % 1
DMA:4805605C ??				     % 1
DMA:4805605D ??				     % 1
DMA:4805605E ??				     % 1
DMA:4805605F ??				     % 1
DMA:48056060 ??				     % 1
DMA:48056061 ??				     % 1
DMA:48056062 ??				     % 1
DMA:48056063 ??				     % 1
DMA:48056064 ??		     OMAP3430_reg_DMA4_CAPS_0 %	1					   ; DMA Capabilities Register 0 LSW
DMA:48056065 ??				     % 1
DMA:48056066 ??				     % 1
DMA:48056067 ??				     % 1
DMA:48056068 ??				     % 1
DMA:48056069 ??				     % 1
DMA:4805606A ??				     % 1
DMA:4805606B ??				     % 1
DMA:4805606C ??		     OMAP3430_reg_DMA4_CAPS_2 %	1					   ; DMA Capabilities Register 2
DMA:4805606D ??				     % 1
DMA:4805606E ??				     % 1
DMA:4805606F ??				     % 1
DMA:48056070 ??		     OMAP3430_reg_DMA4_CAPS_3 %	1					   ; DMA Capabilities Register 3
DMA:48056071 ??				     % 1
DMA:48056072 ??				     % 1
DMA:48056073 ??				     % 1
DMA:48056074 ??		     OMAP3430_reg_DMA4_CAPS_4 %	1					   ; DMA Capabilities Register 4
DMA:48056075 ??				     % 1
DMA:48056076 ??				     % 1
DMA:48056077 ??				     % 1
DMA:48056078 ??		     OMAP3430_reg_DMA4_GCR % 1						   ; FIFO sharing between high and low priority	channel. The Maximum per channel FIFO depth is bounded by the low and high channel FIFO	bufget.	The high respectively low priority channels maximum burst size must be less than the min (high respectively low	priority channel FIFO budget, per channel maximum FIFO depth)
DMA:48056079 ??				     % 1
DMA:4805607A ??				     % 1
DMA:4805607B ??				     % 1
DMA:4805607C ??				     % 1
DMA:4805607D ??				     % 1
DMA:4805607E ??				     % 1
DMA:4805607F ??				     % 1
DMA:48056080 ??		     OMAP3430_reg_DMA4_CCR0 % 1						   ; Channel Control Register
DMA:48056081 ??				     % 1
DMA:48056082 ??				     % 1
DMA:48056083 ??				     % 1
DMA:48056084 ??		     OMAP3430_reg_DMA4_CLNK_CTRL0 % 1					   ; Channel Link Control Register
DMA:48056085 ??				     % 1
DMA:48056086 ??				     % 1
DMA:48056087 ??				     % 1
DMA:48056088 ??		     OMAP3430_reg_DMA4_CICR0 % 1					   ; Channel Interrupt Control Register
DMA:48056089 ??				     % 1
DMA:4805608A ??				     % 1
DMA:4805608B ??				     % 1
DMA:4805608C ??		     OMAP3430_reg_DMA4_CSR0 % 1						   ; Channel Status Register
DMA:4805608D ??				     % 1
DMA:4805608E ??				     % 1
DMA:4805608F ??				     % 1
DMA:48056090 ??		     OMAP3430_reg_DMA4_CSDP0 % 1					   ; Channel Source Destination	Parameters
DMA:48056091 ??				     % 1
DMA:48056092 ??				     % 1
DMA:48056093 ??				     % 1
DMA:48056094 ??		     OMAP3430_reg_DMA4_CEN0 % 1						   ; Channel Element Number
DMA:48056095 ??				     % 1
DMA:48056096 ??				     % 1
DMA:48056097 ??				     % 1
DMA:48056098 ??		     OMAP3430_reg_DMA4_CFN0 % 1						   ; Channel Frame Number
DMA:48056099 ??				     % 1
DMA:4805609A ??				     % 1
DMA:4805609B ??				     % 1
DMA:4805609C ??		     OMAP3430_reg_DMA4_CSSA0 % 1					   ; Channel Source Start Address
DMA:4805609D ??				     % 1
DMA:4805609E ??				     % 1
DMA:4805609F ??				     % 1
DMA:480560A0 ??		     OMAP3430_reg_DMA4_CDSA0 % 1					   ; Channel Destination Start Address
DMA:480560A1 ??				     % 1
DMA:480560A2 ??				     % 1
DMA:480560A3 ??				     % 1
DMA:480560A4 ??		     OMAP3430_reg_DMA4_CSEI0 % 1					   ; Channel Source Element Index (Signed)
DMA:480560A5 ??				     % 1
DMA:480560A6 ??				     % 1
DMA:480560A7 ??				     % 1
DMA:480560A8 ??		     OMAP3430_reg_DMA4_CSFI0 % 1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:480560A9 ??				     % 1
DMA:480560AA ??				     % 1
DMA:480560AB ??				     % 1
DMA:480560AC ??		     OMAP3430_reg_DMA4_CDEI0 % 1					   ; Channel Destination Element Index (Signed)
DMA:480560AD ??				     % 1
DMA:480560AE ??				     % 1
DMA:480560AF ??				     % 1
DMA:480560B0 ??		     OMAP3430_reg_DMA4_CDFI0 % 1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:480560B1 ??				     % 1
DMA:480560B2 ??				     % 1
DMA:480560B3 ??				     % 1
DMA:480560B4 ??		     OMAP3430_reg_DMA4_CSAC0 % 1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:480560B5 ??				     % 1
DMA:480560B6 ??				     % 1
DMA:480560B7 ??				     % 1
DMA:480560B8 ??		     OMAP3430_reg_DMA4_CDAC0 % 1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:480560B9 ??				     % 1
DMA:480560BA ??				     % 1
DMA:480560BB ??				     % 1
DMA:480560BC ??		     OMAP3430_reg_DMA4_CCEN0 % 1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480560BD ??				     % 1
DMA:480560BE ??				     % 1
DMA:480560BF ??				     % 1
DMA:480560C0 ??		     OMAP3430_reg_DMA4_CCFN0 % 1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480560C1 ??				     % 1
DMA:480560C2 ??				     % 1
DMA:480560C3 ??				     % 1
DMA:480560C4 ??		     OMAP3430_reg_DMA4_COLOR0 %	1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:480560C5 ??				     % 1
DMA:480560C6 ??				     % 1
DMA:480560C7 ??				     % 1
DMA:480560C8 ??				     % 1
DMA:480560C9 ??				     % 1
DMA:480560CA ??				     % 1
DMA:480560CB ??				     % 1
DMA:480560CC ??				     % 1
DMA:480560CD ??				     % 1
DMA:480560CE ??				     % 1
DMA:480560CF ??				     % 1
DMA:480560D0 ??				     % 1
DMA:480560D1 ??				     % 1
DMA:480560D2 ??				     % 1
DMA:480560D3 ??				     % 1
DMA:480560D4 ??				     % 1
DMA:480560D5 ??				     % 1
DMA:480560D6 ??				     % 1
DMA:480560D7 ??				     % 1
DMA:480560D8 ??				     % 1
DMA:480560D9 ??				     % 1
DMA:480560DA ??				     % 1
DMA:480560DB ??				     % 1
DMA:480560DC ??				     % 1
DMA:480560DD ??				     % 1
DMA:480560DE ??				     % 1
DMA:480560DF ??				     % 1
DMA:480560E0 ??		     OMAP3430_reg_DMA4_CCR1 % 1						   ; Channel Control Register
DMA:480560E1 ??				     % 1
DMA:480560E2 ??				     % 1
DMA:480560E3 ??				     % 1
DMA:480560E4 ??		     OMAP3430_reg_DMA4_CLNK_CTRL1 % 1					   ; Channel Link Control Register
DMA:480560E5 ??				     % 1
DMA:480560E6 ??				     % 1
DMA:480560E7 ??				     % 1
DMA:480560E8 ??		     OMAP3430_reg_DMA4_CICR1 % 1					   ; Channel Interrupt Control Register
DMA:480560E9 ??				     % 1
DMA:480560EA ??				     % 1
DMA:480560EB ??				     % 1
DMA:480560EC ??		     OMAP3430_reg_DMA4_CSR1 % 1						   ; Channel Status Register
DMA:480560ED ??				     % 1
DMA:480560EE ??				     % 1
DMA:480560EF ??				     % 1
DMA:480560F0 ??		     OMAP3430_reg_DMA4_CSDP1 % 1					   ; Channel Source Destination	Parameters
DMA:480560F1 ??				     % 1
DMA:480560F2 ??				     % 1
DMA:480560F3 ??				     % 1
DMA:480560F4 ??		     OMAP3430_reg_DMA4_CEN1 % 1						   ; Channel Element Number
DMA:480560F5 ??				     % 1
DMA:480560F6 ??				     % 1
DMA:480560F7 ??				     % 1
DMA:480560F8 ??		     OMAP3430_reg_DMA4_CFN1 % 1						   ; Channel Frame Number
DMA:480560F9 ??				     % 1
DMA:480560FA ??				     % 1
DMA:480560FB ??				     % 1
DMA:480560FC ??		     OMAP3430_reg_DMA4_CSSA1 % 1					   ; Channel Source Start Address
DMA:480560FD ??				     % 1
DMA:480560FE ??				     % 1
DMA:480560FF ??				     % 1
DMA:48056100 ??		     OMAP3430_reg_DMA4_CDSA1 % 1					   ; Channel Destination Start Address
DMA:48056101 ??				     % 1
DMA:48056102 ??				     % 1
DMA:48056103 ??				     % 1
DMA:48056104 ??		     OMAP3430_reg_DMA4_CSEI1 % 1					   ; Channel Source Element Index (Signed)
DMA:48056105 ??				     % 1
DMA:48056106 ??				     % 1
DMA:48056107 ??				     % 1
DMA:48056108 ??		     OMAP3430_reg_DMA4_CSFI1 % 1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056109 ??				     % 1
DMA:4805610A ??				     % 1
DMA:4805610B ??				     % 1
DMA:4805610C ??		     OMAP3430_reg_DMA4_CDEI1 % 1					   ; Channel Destination Element Index (Signed)
DMA:4805610D ??				     % 1
DMA:4805610E ??				     % 1
DMA:4805610F ??				     % 1
DMA:48056110 ??		     OMAP3430_reg_DMA4_CDFI1 % 1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056111 ??				     % 1
DMA:48056112 ??				     % 1
DMA:48056113 ??				     % 1
DMA:48056114 ??		     OMAP3430_reg_DMA4_CSAC1 % 1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056115 ??				     % 1
DMA:48056116 ??				     % 1
DMA:48056117 ??				     % 1
DMA:48056118 ??		     OMAP3430_reg_DMA4_CDAC1 % 1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056119 ??				     % 1
DMA:4805611A ??				     % 1
DMA:4805611B ??				     % 1
DMA:4805611C ??		     OMAP3430_reg_DMA4_CCEN1 % 1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805611D ??				     % 1
DMA:4805611E ??				     % 1
DMA:4805611F ??				     % 1
DMA:48056120 ??		     OMAP3430_reg_DMA4_CCFN1 % 1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056121 ??				     % 1
DMA:48056122 ??				     % 1
DMA:48056123 ??				     % 1
DMA:48056124 ??		     OMAP3430_reg_DMA4_COLOR1 %	1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056125 ??				     % 1
DMA:48056126 ??				     % 1
DMA:48056127 ??				     % 1
DMA:48056128 ??				     % 1
DMA:48056129 ??				     % 1
DMA:4805612A ??				     % 1
DMA:4805612B ??				     % 1
DMA:4805612C ??				     % 1
DMA:4805612D ??				     % 1
DMA:4805612E ??				     % 1
DMA:4805612F ??				     % 1
DMA:48056130 ??				     % 1
DMA:48056131 ??				     % 1
DMA:48056132 ??				     % 1
DMA:48056133 ??				     % 1
DMA:48056134 ??				     % 1
DMA:48056135 ??				     % 1
DMA:48056136 ??				     % 1
DMA:48056137 ??				     % 1
DMA:48056138 ??				     % 1
DMA:48056139 ??				     % 1
DMA:4805613A ??				     % 1
DMA:4805613B ??				     % 1
DMA:4805613C ??				     % 1
DMA:4805613D ??				     % 1
DMA:4805613E ??				     % 1
DMA:4805613F ??				     % 1
DMA:48056140 ??		     OMAP3430_reg_DMA4_CCR2 % 1						   ; Channel Control Register
DMA:48056141 ??				     % 1
DMA:48056142 ??				     % 1
DMA:48056143 ??				     % 1
DMA:48056144 ??		     OMAP3430_reg_DMA4_CLNK_CTRL2 % 1					   ; Channel Link Control Register
DMA:48056145 ??				     % 1
DMA:48056146 ??				     % 1
DMA:48056147 ??				     % 1
DMA:48056148 ??		     OMAP3430_reg_DMA4_CICR2 % 1					   ; Channel Interrupt Control Register
DMA:48056149 ??				     % 1
DMA:4805614A ??				     % 1
DMA:4805614B ??				     % 1
DMA:4805614C ??		     OMAP3430_reg_DMA4_CSR2 % 1						   ; Channel Status Register
DMA:4805614D ??				     % 1
DMA:4805614E ??				     % 1
DMA:4805614F ??				     % 1
DMA:48056150 ??		     OMAP3430_reg_DMA4_CSDP2 % 1					   ; Channel Source Destination	Parameters
DMA:48056151 ??				     % 1
DMA:48056152 ??				     % 1
DMA:48056153 ??				     % 1
DMA:48056154 ??		     OMAP3430_reg_DMA4_CEN2 % 1						   ; Channel Element Number
DMA:48056155 ??				     % 1
DMA:48056156 ??				     % 1
DMA:48056157 ??				     % 1
DMA:48056158 ??		     OMAP3430_reg_DMA4_CFN2 % 1						   ; Channel Frame Number
DMA:48056159 ??				     % 1
DMA:4805615A ??				     % 1
DMA:4805615B ??				     % 1
DMA:4805615C ??		     OMAP3430_reg_DMA4_CSSA2 % 1					   ; Channel Source Start Address
DMA:4805615D ??				     % 1
DMA:4805615E ??				     % 1
DMA:4805615F ??				     % 1
DMA:48056160 ??		     OMAP3430_reg_DMA4_CDSA2 % 1					   ; Channel Destination Start Address
DMA:48056161 ??				     % 1
DMA:48056162 ??				     % 1
DMA:48056163 ??				     % 1
DMA:48056164 ??		     OMAP3430_reg_DMA4_CSEI2 % 1					   ; Channel Source Element Index (Signed)
DMA:48056165 ??				     % 1
DMA:48056166 ??				     % 1
DMA:48056167 ??				     % 1
DMA:48056168 ??		     OMAP3430_reg_DMA4_CSFI2 % 1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056169 ??				     % 1
DMA:4805616A ??				     % 1
DMA:4805616B ??				     % 1
DMA:4805616C ??		     OMAP3430_reg_DMA4_CDEI2 % 1					   ; Channel Destination Element Index (Signed)
DMA:4805616D ??				     % 1
DMA:4805616E ??				     % 1
DMA:4805616F ??				     % 1
DMA:48056170 ??		     OMAP3430_reg_DMA4_CDFI2 % 1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056171 ??				     % 1
DMA:48056172 ??				     % 1
DMA:48056173 ??				     % 1
DMA:48056174 ??		     OMAP3430_reg_DMA4_CSAC2 % 1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056175 ??				     % 1
DMA:48056176 ??				     % 1
DMA:48056177 ??				     % 1
DMA:48056178 ??		     OMAP3430_reg_DMA4_CDAC2 % 1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056179 ??				     % 1
DMA:4805617A ??				     % 1
DMA:4805617B ??				     % 1
DMA:4805617C ??		     OMAP3430_reg_DMA4_CCEN2 % 1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805617D ??				     % 1
DMA:4805617E ??				     % 1
DMA:4805617F ??				     % 1
DMA:48056180 ??		     OMAP3430_reg_DMA4_CCFN2 % 1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056181 ??				     % 1
DMA:48056182 ??				     % 1
DMA:48056183 ??				     % 1
DMA:48056184 ??		     OMAP3430_reg_DMA4_COLOR2 %	1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056185 ??				     % 1
DMA:48056186 ??				     % 1
DMA:48056187 ??				     % 1
DMA:48056188 ??				     % 1
DMA:48056189 ??				     % 1
DMA:4805618A ??				     % 1
DMA:4805618B ??				     % 1
DMA:4805618C ??				     % 1
DMA:4805618D ??				     % 1
DMA:4805618E ??				     % 1
DMA:4805618F ??				     % 1
DMA:48056190 ??				     % 1
DMA:48056191 ??				     % 1
DMA:48056192 ??				     % 1
DMA:48056193 ??				     % 1
DMA:48056194 ??				     % 1
DMA:48056195 ??				     % 1
DMA:48056196 ??				     % 1
DMA:48056197 ??				     % 1
DMA:48056198 ??				     % 1
DMA:48056199 ??				     % 1
DMA:4805619A ??				     % 1
DMA:4805619B ??				     % 1
DMA:4805619C ??				     % 1
DMA:4805619D ??				     % 1
DMA:4805619E ??				     % 1
DMA:4805619F ??				     % 1
DMA:480561A0 ??		     OMAP3430_reg_DMA4_CCR3 % 1						   ; Channel Control Register
DMA:480561A1 ??				     % 1
DMA:480561A2 ??				     % 1
DMA:480561A3 ??				     % 1
DMA:480561A4 ??		     OMAP3430_reg_DMA4_CLNK_CTRL3 % 1					   ; Channel Link Control Register
DMA:480561A5 ??				     % 1
DMA:480561A6 ??				     % 1
DMA:480561A7 ??				     % 1
DMA:480561A8 ??		     OMAP3430_reg_DMA4_CICR3 % 1					   ; Channel Interrupt Control Register
DMA:480561A9 ??				     % 1
DMA:480561AA ??				     % 1
DMA:480561AB ??				     % 1
DMA:480561AC ??		     OMAP3430_reg_DMA4_CSR3 % 1						   ; Channel Status Register
DMA:480561AD ??				     % 1
DMA:480561AE ??				     % 1
DMA:480561AF ??				     % 1
DMA:480561B0 ??		     OMAP3430_reg_DMA4_CSDP3 % 1					   ; Channel Source Destination	Parameters
DMA:480561B1 ??				     % 1
DMA:480561B2 ??				     % 1
DMA:480561B3 ??				     % 1
DMA:480561B4 ??		     OMAP3430_reg_DMA4_CEN3 % 1						   ; Channel Element Number
DMA:480561B5 ??				     % 1
DMA:480561B6 ??				     % 1
DMA:480561B7 ??				     % 1
DMA:480561B8 ??		     OMAP3430_reg_DMA4_CFN3 % 1						   ; Channel Frame Number
DMA:480561B9 ??				     % 1
DMA:480561BA ??				     % 1
DMA:480561BB ??				     % 1
DMA:480561BC ??		     OMAP3430_reg_DMA4_CSSA3 % 1					   ; Channel Source Start Address
DMA:480561BD ??				     % 1
DMA:480561BE ??				     % 1
DMA:480561BF ??				     % 1
DMA:480561C0 ??		     OMAP3430_reg_DMA4_CDSA3 % 1					   ; Channel Destination Start Address
DMA:480561C1 ??				     % 1
DMA:480561C2 ??				     % 1
DMA:480561C3 ??				     % 1
DMA:480561C4 ??		     OMAP3430_reg_DMA4_CSEI3 % 1					   ; Channel Source Element Index (Signed)
DMA:480561C5 ??				     % 1
DMA:480561C6 ??				     % 1
DMA:480561C7 ??				     % 1
DMA:480561C8 ??		     OMAP3430_reg_DMA4_CSFI3 % 1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:480561C9 ??				     % 1
DMA:480561CA ??				     % 1
DMA:480561CB ??				     % 1
DMA:480561CC ??		     OMAP3430_reg_DMA4_CDEI3 % 1					   ; Channel Destination Element Index (Signed)
DMA:480561CD ??				     % 1
DMA:480561CE ??				     % 1
DMA:480561CF ??				     % 1
DMA:480561D0 ??		     OMAP3430_reg_DMA4_CDFI3 % 1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:480561D1 ??				     % 1
DMA:480561D2 ??				     % 1
DMA:480561D3 ??				     % 1
DMA:480561D4 ??		     OMAP3430_reg_DMA4_CSAC3 % 1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:480561D5 ??				     % 1
DMA:480561D6 ??				     % 1
DMA:480561D7 ??				     % 1
DMA:480561D8 ??		     OMAP3430_reg_DMA4_CDAC3 % 1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:480561D9 ??				     % 1
DMA:480561DA ??				     % 1
DMA:480561DB ??				     % 1
DMA:480561DC ??		     OMAP3430_reg_DMA4_CCEN3 % 1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480561DD ??				     % 1
DMA:480561DE ??				     % 1
DMA:480561DF ??				     % 1
DMA:480561E0 ??		     OMAP3430_reg_DMA4_CCFN3 % 1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480561E1 ??				     % 1
DMA:480561E2 ??				     % 1
DMA:480561E3 ??				     % 1
DMA:480561E4 ??		     OMAP3430_reg_DMA4_COLOR3 %	1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:480561E5 ??				     % 1
DMA:480561E6 ??				     % 1
DMA:480561E7 ??				     % 1
DMA:480561E8 ??				     % 1
DMA:480561E9 ??				     % 1
DMA:480561EA ??				     % 1
DMA:480561EB ??				     % 1
DMA:480561EC ??				     % 1
DMA:480561ED ??				     % 1
DMA:480561EE ??				     % 1
DMA:480561EF ??				     % 1
DMA:480561F0 ??				     % 1
DMA:480561F1 ??				     % 1
DMA:480561F2 ??				     % 1
DMA:480561F3 ??				     % 1
DMA:480561F4 ??				     % 1
DMA:480561F5 ??				     % 1
DMA:480561F6 ??				     % 1
DMA:480561F7 ??				     % 1
DMA:480561F8 ??				     % 1
DMA:480561F9 ??				     % 1
DMA:480561FA ??				     % 1
DMA:480561FB ??				     % 1
DMA:480561FC ??				     % 1
DMA:480561FD ??				     % 1
DMA:480561FE ??				     % 1
DMA:480561FF ??				     % 1
DMA:48056200 ??		     OMAP3430_reg_DMA4_CCR4 % 1						   ; Channel Control Register
DMA:48056201 ??				     % 1
DMA:48056202 ??				     % 1
DMA:48056203 ??				     % 1
DMA:48056204 ??		     OMAP3430_reg_DMA4_CLNK_CTRL4 % 1					   ; Channel Link Control Register
DMA:48056205 ??				     % 1
DMA:48056206 ??				     % 1
DMA:48056207 ??				     % 1
DMA:48056208 ??		     OMAP3430_reg_DMA4_CICR4 % 1					   ; Channel Interrupt Control Register
DMA:48056209 ??				     % 1
DMA:4805620A ??				     % 1
DMA:4805620B ??				     % 1
DMA:4805620C ??		     OMAP3430_reg_DMA4_CSR4 % 1						   ; Channel Status Register
DMA:4805620D ??				     % 1
DMA:4805620E ??				     % 1
DMA:4805620F ??				     % 1
DMA:48056210 ??		     OMAP3430_reg_DMA4_CSDP4 % 1					   ; Channel Source Destination	Parameters
DMA:48056211 ??				     % 1
DMA:48056212 ??				     % 1
DMA:48056213 ??				     % 1
DMA:48056214 ??		     OMAP3430_reg_DMA4_CEN4 % 1						   ; Channel Element Number
DMA:48056215 ??				     % 1
DMA:48056216 ??				     % 1
DMA:48056217 ??				     % 1
DMA:48056218 ??		     OMAP3430_reg_DMA4_CFN4 % 1						   ; Channel Frame Number
DMA:48056219 ??				     % 1
DMA:4805621A ??				     % 1
DMA:4805621B ??				     % 1
DMA:4805621C ??		     OMAP3430_reg_DMA4_CSSA4 % 1					   ; Channel Source Start Address
DMA:4805621D ??				     % 1
DMA:4805621E ??				     % 1
DMA:4805621F ??				     % 1
DMA:48056220 ??		     OMAP3430_reg_DMA4_CDSA4 % 1					   ; Channel Destination Start Address
DMA:48056221 ??				     % 1
DMA:48056222 ??				     % 1
DMA:48056223 ??				     % 1
DMA:48056224 ??		     OMAP3430_reg_DMA4_CSEI4 % 1					   ; Channel Source Element Index (Signed)
DMA:48056225 ??				     % 1
DMA:48056226 ??				     % 1
DMA:48056227 ??				     % 1
DMA:48056228 ??		     OMAP3430_reg_DMA4_CSFI4 % 1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056229 ??				     % 1
DMA:4805622A ??				     % 1
DMA:4805622B ??				     % 1
DMA:4805622C ??		     OMAP3430_reg_DMA4_CDEI4 % 1					   ; Channel Destination Element Index (Signed)
DMA:4805622D ??				     % 1
DMA:4805622E ??				     % 1
DMA:4805622F ??				     % 1
DMA:48056230 ??		     OMAP3430_reg_DMA4_CDFI4 % 1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056231 ??				     % 1
DMA:48056232 ??				     % 1
DMA:48056233 ??				     % 1
DMA:48056234 ??		     OMAP3430_reg_DMA4_CSAC4 % 1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056235 ??				     % 1
DMA:48056236 ??				     % 1
DMA:48056237 ??				     % 1
DMA:48056238 ??		     OMAP3430_reg_DMA4_CDAC4 % 1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056239 ??				     % 1
DMA:4805623A ??				     % 1
DMA:4805623B ??				     % 1
DMA:4805623C ??		     OMAP3430_reg_DMA4_CCEN4 % 1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805623D ??				     % 1
DMA:4805623E ??				     % 1
DMA:4805623F ??				     % 1
DMA:48056240 ??		     OMAP3430_reg_DMA4_CCFN4 % 1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056241 ??				     % 1
DMA:48056242 ??				     % 1
DMA:48056243 ??				     % 1
DMA:48056244 ??		     OMAP3430_reg_DMA4_COLOR4 %	1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056245 ??				     % 1
DMA:48056246 ??				     % 1
DMA:48056247 ??				     % 1
DMA:48056248 ??				     % 1
DMA:48056249 ??				     % 1
DMA:4805624A ??				     % 1
DMA:4805624B ??				     % 1
DMA:4805624C ??				     % 1
DMA:4805624D ??				     % 1
DMA:4805624E ??				     % 1
DMA:4805624F ??				     % 1
DMA:48056250 ??				     % 1
DMA:48056251 ??				     % 1
DMA:48056252 ??				     % 1
DMA:48056253 ??				     % 1
DMA:48056254 ??				     % 1
DMA:48056255 ??				     % 1
DMA:48056256 ??				     % 1
DMA:48056257 ??				     % 1
DMA:48056258 ??				     % 1
DMA:48056259 ??				     % 1
DMA:4805625A ??				     % 1
DMA:4805625B ??				     % 1
DMA:4805625C ??				     % 1
DMA:4805625D ??				     % 1
DMA:4805625E ??				     % 1
DMA:4805625F ??				     % 1
DMA:48056260 ??		     OMAP3430_reg_DMA4_CCR5 % 1						   ; Channel Control Register
DMA:48056261 ??				     % 1
DMA:48056262 ??				     % 1
DMA:48056263 ??				     % 1
DMA:48056264 ??		     OMAP3430_reg_DMA4_CLNK_CTRL5 % 1					   ; Channel Link Control Register
DMA:48056265 ??				     % 1
DMA:48056266 ??				     % 1
DMA:48056267 ??				     % 1
DMA:48056268 ??		     OMAP3430_reg_DMA4_CICR5 % 1					   ; Channel Interrupt Control Register
DMA:48056269 ??				     % 1
DMA:4805626A ??				     % 1
DMA:4805626B ??				     % 1
DMA:4805626C ??		     OMAP3430_reg_DMA4_CSR5 % 1						   ; Channel Status Register
DMA:4805626D ??				     % 1
DMA:4805626E ??				     % 1
DMA:4805626F ??				     % 1
DMA:48056270 ??		     OMAP3430_reg_DMA4_CSDP5 % 1					   ; Channel Source Destination	Parameters
DMA:48056271 ??				     % 1
DMA:48056272 ??				     % 1
DMA:48056273 ??				     % 1
DMA:48056274 ??		     OMAP3430_reg_DMA4_CEN5 % 1						   ; Channel Element Number
DMA:48056275 ??				     % 1
DMA:48056276 ??				     % 1
DMA:48056277 ??				     % 1
DMA:48056278 ??		     OMAP3430_reg_DMA4_CFN5 % 1						   ; Channel Frame Number
DMA:48056279 ??				     % 1
DMA:4805627A ??				     % 1
DMA:4805627B ??				     % 1
DMA:4805627C ??		     OMAP3430_reg_DMA4_CSSA5 % 1					   ; Channel Source Start Address
DMA:4805627D ??				     % 1
DMA:4805627E ??				     % 1
DMA:4805627F ??				     % 1
DMA:48056280 ??		     OMAP3430_reg_DMA4_CDSA5 % 1					   ; Channel Destination Start Address
DMA:48056281 ??				     % 1
DMA:48056282 ??				     % 1
DMA:48056283 ??				     % 1
DMA:48056284 ??		     OMAP3430_reg_DMA4_CSEI5 % 1					   ; Channel Source Element Index (Signed)
DMA:48056285 ??				     % 1
DMA:48056286 ??				     % 1
DMA:48056287 ??				     % 1
DMA:48056288 ??		     OMAP3430_reg_DMA4_CSFI5 % 1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056289 ??				     % 1
DMA:4805628A ??				     % 1
DMA:4805628B ??				     % 1
DMA:4805628C ??		     OMAP3430_reg_DMA4_CDEI5 % 1					   ; Channel Destination Element Index (Signed)
DMA:4805628D ??				     % 1
DMA:4805628E ??				     % 1
DMA:4805628F ??				     % 1
DMA:48056290 ??		     OMAP3430_reg_DMA4_CDFI5 % 1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056291 ??				     % 1
DMA:48056292 ??				     % 1
DMA:48056293 ??				     % 1
DMA:48056294 ??		     OMAP3430_reg_DMA4_CSAC5 % 1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056295 ??				     % 1
DMA:48056296 ??				     % 1
DMA:48056297 ??				     % 1
DMA:48056298 ??		     OMAP3430_reg_DMA4_CDAC5 % 1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056299 ??				     % 1
DMA:4805629A ??				     % 1
DMA:4805629B ??				     % 1
DMA:4805629C ??		     OMAP3430_reg_DMA4_CCEN5 % 1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805629D ??				     % 1
DMA:4805629E ??				     % 1
DMA:4805629F ??				     % 1
DMA:480562A0 ??		     OMAP3430_reg_DMA4_CCFN5 % 1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480562A1 ??				     % 1
DMA:480562A2 ??				     % 1
DMA:480562A3 ??				     % 1
DMA:480562A4 ??		     OMAP3430_reg_DMA4_COLOR5 %	1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:480562A5 ??				     % 1
DMA:480562A6 ??				     % 1
DMA:480562A7 ??				     % 1
DMA:480562A8 ??				     % 1
DMA:480562A9 ??				     % 1
DMA:480562AA ??				     % 1
DMA:480562AB ??				     % 1
DMA:480562AC ??				     % 1
DMA:480562AD ??				     % 1
DMA:480562AE ??				     % 1
DMA:480562AF ??				     % 1
DMA:480562B0 ??				     % 1
DMA:480562B1 ??				     % 1
DMA:480562B2 ??				     % 1
DMA:480562B3 ??				     % 1
DMA:480562B4 ??				     % 1
DMA:480562B5 ??				     % 1
DMA:480562B6 ??				     % 1
DMA:480562B7 ??				     % 1
DMA:480562B8 ??				     % 1
DMA:480562B9 ??				     % 1
DMA:480562BA ??				     % 1
DMA:480562BB ??				     % 1
DMA:480562BC ??				     % 1
DMA:480562BD ??				     % 1
DMA:480562BE ??				     % 1
DMA:480562BF ??				     % 1
DMA:480562C0 ??		     OMAP3430_reg_DMA4_CCR6 % 1						   ; Channel Control Register
DMA:480562C1 ??				     % 1
DMA:480562C2 ??				     % 1
DMA:480562C3 ??				     % 1
DMA:480562C4 ??		     OMAP3430_reg_DMA4_CLNK_CTRL6 % 1					   ; Channel Link Control Register
DMA:480562C5 ??				     % 1
DMA:480562C6 ??				     % 1
DMA:480562C7 ??				     % 1
DMA:480562C8 ??		     OMAP3430_reg_DMA4_CICR6 % 1					   ; Channel Interrupt Control Register
DMA:480562C9 ??				     % 1
DMA:480562CA ??				     % 1
DMA:480562CB ??				     % 1
DMA:480562CC ??		     OMAP3430_reg_DMA4_CSR6 % 1						   ; Channel Status Register
DMA:480562CD ??				     % 1
DMA:480562CE ??				     % 1
DMA:480562CF ??				     % 1
DMA:480562D0 ??		     OMAP3430_reg_DMA4_CSDP6 % 1					   ; Channel Source Destination	Parameters
DMA:480562D1 ??				     % 1
DMA:480562D2 ??				     % 1
DMA:480562D3 ??				     % 1
DMA:480562D4 ??		     OMAP3430_reg_DMA4_CEN6 % 1						   ; Channel Element Number
DMA:480562D5 ??				     % 1
DMA:480562D6 ??				     % 1
DMA:480562D7 ??				     % 1
DMA:480562D8 ??		     OMAP3430_reg_DMA4_CFN6 % 1						   ; Channel Frame Number
DMA:480562D9 ??				     % 1
DMA:480562DA ??				     % 1
DMA:480562DB ??				     % 1
DMA:480562DC ??		     OMAP3430_reg_DMA4_CSSA6 % 1					   ; Channel Source Start Address
DMA:480562DD ??				     % 1
DMA:480562DE ??				     % 1
DMA:480562DF ??				     % 1
DMA:480562E0 ??		     OMAP3430_reg_DMA4_CDSA6 % 1					   ; Channel Destination Start Address
DMA:480562E1 ??				     % 1
DMA:480562E2 ??				     % 1
DMA:480562E3 ??				     % 1
DMA:480562E4 ??		     OMAP3430_reg_DMA4_CSEI6 % 1					   ; Channel Source Element Index (Signed)
DMA:480562E5 ??				     % 1
DMA:480562E6 ??				     % 1
DMA:480562E7 ??				     % 1
DMA:480562E8 ??		     OMAP3430_reg_DMA4_CSFI6 % 1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:480562E9 ??				     % 1
DMA:480562EA ??				     % 1
DMA:480562EB ??				     % 1
DMA:480562EC ??		     OMAP3430_reg_DMA4_CDEI6 % 1					   ; Channel Destination Element Index (Signed)
DMA:480562ED ??				     % 1
DMA:480562EE ??				     % 1
DMA:480562EF ??				     % 1
DMA:480562F0 ??		     OMAP3430_reg_DMA4_CDFI6 % 1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:480562F1 ??				     % 1
DMA:480562F2 ??				     % 1
DMA:480562F3 ??				     % 1
DMA:480562F4 ??		     OMAP3430_reg_DMA4_CSAC6 % 1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:480562F5 ??				     % 1
DMA:480562F6 ??				     % 1
DMA:480562F7 ??				     % 1
DMA:480562F8 ??		     OMAP3430_reg_DMA4_CDAC6 % 1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:480562F9 ??				     % 1
DMA:480562FA ??				     % 1
DMA:480562FB ??				     % 1
DMA:480562FC ??		     OMAP3430_reg_DMA4_CCEN6 % 1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480562FD ??				     % 1
DMA:480562FE ??				     % 1
DMA:480562FF ??				     % 1
DMA:48056300 ??		     OMAP3430_reg_DMA4_CCFN6 % 1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056301 ??				     % 1
DMA:48056302 ??				     % 1
DMA:48056303 ??				     % 1
DMA:48056304 ??		     OMAP3430_reg_DMA4_COLOR6 %	1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056305 ??				     % 1
DMA:48056306 ??				     % 1
DMA:48056307 ??				     % 1
DMA:48056308 ??				     % 1
DMA:48056309 ??				     % 1
DMA:4805630A ??				     % 1
DMA:4805630B ??				     % 1
DMA:4805630C ??				     % 1
DMA:4805630D ??				     % 1
DMA:4805630E ??				     % 1
DMA:4805630F ??				     % 1
DMA:48056310 ??				     % 1
DMA:48056311 ??				     % 1
DMA:48056312 ??				     % 1
DMA:48056313 ??				     % 1
DMA:48056314 ??				     % 1
DMA:48056315 ??				     % 1
DMA:48056316 ??				     % 1
DMA:48056317 ??				     % 1
DMA:48056318 ??				     % 1
DMA:48056319 ??				     % 1
DMA:4805631A ??				     % 1
DMA:4805631B ??				     % 1
DMA:4805631C ??				     % 1
DMA:4805631D ??				     % 1
DMA:4805631E ??				     % 1
DMA:4805631F ??				     % 1
DMA:48056320 ??		     OMAP3430_reg_DMA4_CCR7 % 1						   ; Channel Control Register
DMA:48056321 ??				     % 1
DMA:48056322 ??				     % 1
DMA:48056323 ??				     % 1
DMA:48056324 ??		     OMAP3430_reg_DMA4_CLNK_CTRL7 % 1					   ; Channel Link Control Register
DMA:48056325 ??				     % 1
DMA:48056326 ??				     % 1
DMA:48056327 ??				     % 1
DMA:48056328 ??		     OMAP3430_reg_DMA4_CICR7 % 1					   ; Channel Interrupt Control Register
DMA:48056329 ??				     % 1
DMA:4805632A ??				     % 1
DMA:4805632B ??				     % 1
DMA:4805632C ??		     OMAP3430_reg_DMA4_CSR7 % 1						   ; Channel Status Register
DMA:4805632D ??				     % 1
DMA:4805632E ??				     % 1
DMA:4805632F ??				     % 1
DMA:48056330 ??		     OMAP3430_reg_DMA4_CSDP7 % 1					   ; Channel Source Destination	Parameters
DMA:48056331 ??				     % 1
DMA:48056332 ??				     % 1
DMA:48056333 ??				     % 1
DMA:48056334 ??		     OMAP3430_reg_DMA4_CEN7 % 1						   ; Channel Element Number
DMA:48056335 ??				     % 1
DMA:48056336 ??				     % 1
DMA:48056337 ??				     % 1
DMA:48056338 ??		     OMAP3430_reg_DMA4_CFN7 % 1						   ; Channel Frame Number
DMA:48056339 ??				     % 1
DMA:4805633A ??				     % 1
DMA:4805633B ??				     % 1
DMA:4805633C ??		     OMAP3430_reg_DMA4_CSSA7 % 1					   ; Channel Source Start Address
DMA:4805633D ??				     % 1
DMA:4805633E ??				     % 1
DMA:4805633F ??				     % 1
DMA:48056340 ??		     OMAP3430_reg_DMA4_CDSA7 % 1					   ; Channel Destination Start Address
DMA:48056341 ??				     % 1
DMA:48056342 ??				     % 1
DMA:48056343 ??				     % 1
DMA:48056344 ??		     OMAP3430_reg_DMA4_CSEI7 % 1					   ; Channel Source Element Index (Signed)
DMA:48056345 ??				     % 1
DMA:48056346 ??				     % 1
DMA:48056347 ??				     % 1
DMA:48056348 ??		     OMAP3430_reg_DMA4_CSFI7 % 1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056349 ??				     % 1
DMA:4805634A ??				     % 1
DMA:4805634B ??				     % 1
DMA:4805634C ??		     OMAP3430_reg_DMA4_CDEI7 % 1					   ; Channel Destination Element Index (Signed)
DMA:4805634D ??				     % 1
DMA:4805634E ??				     % 1
DMA:4805634F ??				     % 1
DMA:48056350 ??		     OMAP3430_reg_DMA4_CDFI7 % 1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056351 ??				     % 1
DMA:48056352 ??				     % 1
DMA:48056353 ??				     % 1
DMA:48056354 ??		     OMAP3430_reg_DMA4_CSAC7 % 1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056355 ??				     % 1
DMA:48056356 ??				     % 1
DMA:48056357 ??				     % 1
DMA:48056358 ??		     OMAP3430_reg_DMA4_CDAC7 % 1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056359 ??				     % 1
DMA:4805635A ??				     % 1
DMA:4805635B ??				     % 1
DMA:4805635C ??		     OMAP3430_reg_DMA4_CCEN7 % 1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805635D ??				     % 1
DMA:4805635E ??				     % 1
DMA:4805635F ??				     % 1
DMA:48056360 ??		     OMAP3430_reg_DMA4_CCFN7 % 1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056361 ??				     % 1
DMA:48056362 ??				     % 1
DMA:48056363 ??				     % 1
DMA:48056364 ??		     OMAP3430_reg_DMA4_COLOR7 %	1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056365 ??				     % 1
DMA:48056366 ??				     % 1
DMA:48056367 ??				     % 1
DMA:48056368 ??				     % 1
DMA:48056369 ??				     % 1
DMA:4805636A ??				     % 1
DMA:4805636B ??				     % 1
DMA:4805636C ??				     % 1
DMA:4805636D ??				     % 1
DMA:4805636E ??				     % 1
DMA:4805636F ??				     % 1
DMA:48056370 ??				     % 1
DMA:48056371 ??				     % 1
DMA:48056372 ??				     % 1
DMA:48056373 ??				     % 1
DMA:48056374 ??				     % 1
DMA:48056375 ??				     % 1
DMA:48056376 ??				     % 1
DMA:48056377 ??				     % 1
DMA:48056378 ??				     % 1
DMA:48056379 ??				     % 1
DMA:4805637A ??				     % 1
DMA:4805637B ??				     % 1
DMA:4805637C ??				     % 1
DMA:4805637D ??				     % 1
DMA:4805637E ??				     % 1
DMA:4805637F ??				     % 1
DMA:48056380 ??		     OMAP3430_reg_DMA4_CCR8 % 1						   ; Channel Control Register
DMA:48056381 ??				     % 1
DMA:48056382 ??				     % 1
DMA:48056383 ??				     % 1
DMA:48056384 ??		     OMAP3430_reg_DMA4_CLNK_CTRL8 % 1					   ; Channel Link Control Register
DMA:48056385 ??				     % 1
DMA:48056386 ??				     % 1
DMA:48056387 ??				     % 1
DMA:48056388 ??		     OMAP3430_reg_DMA4_CICR8 % 1					   ; Channel Interrupt Control Register
DMA:48056389 ??				     % 1
DMA:4805638A ??				     % 1
DMA:4805638B ??				     % 1
DMA:4805638C ??		     OMAP3430_reg_DMA4_CSR8 % 1						   ; Channel Status Register
DMA:4805638D ??				     % 1
DMA:4805638E ??				     % 1
DMA:4805638F ??				     % 1
DMA:48056390 ??		     OMAP3430_reg_DMA4_CSDP8 % 1					   ; Channel Source Destination	Parameters
DMA:48056391 ??				     % 1
DMA:48056392 ??				     % 1
DMA:48056393 ??				     % 1
DMA:48056394 ??		     OMAP3430_reg_DMA4_CEN8 % 1						   ; Channel Element Number
DMA:48056395 ??				     % 1
DMA:48056396 ??				     % 1
DMA:48056397 ??				     % 1
DMA:48056398 ??		     OMAP3430_reg_DMA4_CFN8 % 1						   ; Channel Frame Number
DMA:48056399 ??				     % 1
DMA:4805639A ??				     % 1
DMA:4805639B ??				     % 1
DMA:4805639C ??		     OMAP3430_reg_DMA4_CSSA8 % 1					   ; Channel Source Start Address
DMA:4805639D ??				     % 1
DMA:4805639E ??				     % 1
DMA:4805639F ??				     % 1
DMA:480563A0 ??		     OMAP3430_reg_DMA4_CDSA8 % 1					   ; Channel Destination Start Address
DMA:480563A1 ??				     % 1
DMA:480563A2 ??				     % 1
DMA:480563A3 ??				     % 1
DMA:480563A4 ??		     OMAP3430_reg_DMA4_CSEI8 % 1					   ; Channel Source Element Index (Signed)
DMA:480563A5 ??				     % 1
DMA:480563A6 ??				     % 1
DMA:480563A7 ??				     % 1
DMA:480563A8 ??		     OMAP3430_reg_DMA4_CSFI8 % 1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:480563A9 ??				     % 1
DMA:480563AA ??				     % 1
DMA:480563AB ??				     % 1
DMA:480563AC ??		     OMAP3430_reg_DMA4_CDEI8 % 1					   ; Channel Destination Element Index (Signed)
DMA:480563AD ??				     % 1
DMA:480563AE ??				     % 1
DMA:480563AF ??				     % 1
DMA:480563B0 ??		     OMAP3430_reg_DMA4_CDFI8 % 1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:480563B1 ??				     % 1
DMA:480563B2 ??				     % 1
DMA:480563B3 ??				     % 1
DMA:480563B4 ??		     OMAP3430_reg_DMA4_CSAC8 % 1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:480563B5 ??				     % 1
DMA:480563B6 ??				     % 1
DMA:480563B7 ??				     % 1
DMA:480563B8 ??		     OMAP3430_reg_DMA4_CDAC8 % 1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:480563B9 ??				     % 1
DMA:480563BA ??				     % 1
DMA:480563BB ??				     % 1
DMA:480563BC ??		     OMAP3430_reg_DMA4_CCEN8 % 1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480563BD ??				     % 1
DMA:480563BE ??				     % 1
DMA:480563BF ??				     % 1
DMA:480563C0 ??		     OMAP3430_reg_DMA4_CCFN8 % 1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480563C1 ??				     % 1
DMA:480563C2 ??				     % 1
DMA:480563C3 ??				     % 1
DMA:480563C4 ??		     OMAP3430_reg_DMA4_COLOR8 %	1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:480563C5 ??				     % 1
DMA:480563C6 ??				     % 1
DMA:480563C7 ??				     % 1
DMA:480563C8 ??				     % 1
DMA:480563C9 ??				     % 1
DMA:480563CA ??				     % 1
DMA:480563CB ??				     % 1
DMA:480563CC ??				     % 1
DMA:480563CD ??				     % 1
DMA:480563CE ??				     % 1
DMA:480563CF ??				     % 1
DMA:480563D0 ??				     % 1
DMA:480563D1 ??				     % 1
DMA:480563D2 ??				     % 1
DMA:480563D3 ??				     % 1
DMA:480563D4 ??				     % 1
DMA:480563D5 ??				     % 1
DMA:480563D6 ??				     % 1
DMA:480563D7 ??				     % 1
DMA:480563D8 ??				     % 1
DMA:480563D9 ??				     % 1
DMA:480563DA ??				     % 1
DMA:480563DB ??				     % 1
DMA:480563DC ??				     % 1
DMA:480563DD ??				     % 1
DMA:480563DE ??				     % 1
DMA:480563DF ??				     % 1
DMA:480563E0 ??		     OMAP3430_reg_DMA4_CCR9 % 1						   ; Channel Control Register
DMA:480563E1 ??				     % 1
DMA:480563E2 ??				     % 1
DMA:480563E3 ??				     % 1
DMA:480563E4 ??		     OMAP3430_reg_DMA4_CLNK_CTRL9 % 1					   ; Channel Link Control Register
DMA:480563E5 ??				     % 1
DMA:480563E6 ??				     % 1
DMA:480563E7 ??				     % 1
DMA:480563E8 ??		     OMAP3430_reg_DMA4_CICR9 % 1					   ; Channel Interrupt Control Register
DMA:480563E9 ??				     % 1
DMA:480563EA ??				     % 1
DMA:480563EB ??				     % 1
DMA:480563EC ??		     OMAP3430_reg_DMA4_CSR9 % 1						   ; Channel Status Register
DMA:480563ED ??				     % 1
DMA:480563EE ??				     % 1
DMA:480563EF ??				     % 1
DMA:480563F0 ??		     OMAP3430_reg_DMA4_CSDP9 % 1					   ; Channel Source Destination	Parameters
DMA:480563F1 ??				     % 1
DMA:480563F2 ??				     % 1
DMA:480563F3 ??				     % 1
DMA:480563F4 ??		     OMAP3430_reg_DMA4_CEN9 % 1						   ; Channel Element Number
DMA:480563F5 ??				     % 1
DMA:480563F6 ??				     % 1
DMA:480563F7 ??				     % 1
DMA:480563F8 ??		     OMAP3430_reg_DMA4_CFN9 % 1						   ; Channel Frame Number
DMA:480563F9 ??				     % 1
DMA:480563FA ??				     % 1
DMA:480563FB ??				     % 1
DMA:480563FC ??		     OMAP3430_reg_DMA4_CSSA9 % 1					   ; Channel Source Start Address
DMA:480563FD ??				     % 1
DMA:480563FE ??				     % 1
DMA:480563FF ??				     % 1
DMA:48056400 ??		     OMAP3430_reg_DMA4_CDSA9 % 1					   ; Channel Destination Start Address
DMA:48056401 ??				     % 1
DMA:48056402 ??				     % 1
DMA:48056403 ??				     % 1
DMA:48056404 ??		     OMAP3430_reg_DMA4_CSEI9 % 1					   ; Channel Source Element Index (Signed)
DMA:48056405 ??				     % 1
DMA:48056406 ??				     % 1
DMA:48056407 ??				     % 1
DMA:48056408 ??		     OMAP3430_reg_DMA4_CSFI9 % 1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056409 ??				     % 1
DMA:4805640A ??				     % 1
DMA:4805640B ??				     % 1
DMA:4805640C ??		     OMAP3430_reg_DMA4_CDEI9 % 1					   ; Channel Destination Element Index (Signed)
DMA:4805640D ??				     % 1
DMA:4805640E ??				     % 1
DMA:4805640F ??				     % 1
DMA:48056410 ??		     OMAP3430_reg_DMA4_CDFI9 % 1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056411 ??				     % 1
DMA:48056412 ??				     % 1
DMA:48056413 ??				     % 1
DMA:48056414 ??		     OMAP3430_reg_DMA4_CSAC9 % 1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056415 ??				     % 1
DMA:48056416 ??				     % 1
DMA:48056417 ??				     % 1
DMA:48056418 ??		     OMAP3430_reg_DMA4_CDAC9 % 1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056419 ??				     % 1
DMA:4805641A ??				     % 1
DMA:4805641B ??				     % 1
DMA:4805641C ??		     OMAP3430_reg_DMA4_CCEN9 % 1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805641D ??				     % 1
DMA:4805641E ??				     % 1
DMA:4805641F ??				     % 1
DMA:48056420 ??		     OMAP3430_reg_DMA4_CCFN9 % 1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056421 ??				     % 1
DMA:48056422 ??				     % 1
DMA:48056423 ??				     % 1
DMA:48056424 ??		     OMAP3430_reg_DMA4_COLOR9 %	1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056425 ??				     % 1
DMA:48056426 ??				     % 1
DMA:48056427 ??				     % 1
DMA:48056428 ??				     % 1
DMA:48056429 ??				     % 1
DMA:4805642A ??				     % 1
DMA:4805642B ??				     % 1
DMA:4805642C ??				     % 1
DMA:4805642D ??				     % 1
DMA:4805642E ??				     % 1
DMA:4805642F ??				     % 1
DMA:48056430 ??				     % 1
DMA:48056431 ??				     % 1
DMA:48056432 ??				     % 1
DMA:48056433 ??				     % 1
DMA:48056434 ??				     % 1
DMA:48056435 ??				     % 1
DMA:48056436 ??				     % 1
DMA:48056437 ??				     % 1
DMA:48056438 ??				     % 1
DMA:48056439 ??				     % 1
DMA:4805643A ??				     % 1
DMA:4805643B ??				     % 1
DMA:4805643C ??				     % 1
DMA:4805643D ??				     % 1
DMA:4805643E ??				     % 1
DMA:4805643F ??				     % 1
DMA:48056440 ??		     OMAP3430_reg_DMA4_CCR10 % 1					   ; Channel Control Register
DMA:48056441 ??				     % 1
DMA:48056442 ??				     % 1
DMA:48056443 ??				     % 1
DMA:48056444 ??		     OMAP3430_reg_DMA4_CLNK_CTRL10 % 1					   ; Channel Link Control Register
DMA:48056445 ??				     % 1
DMA:48056446 ??				     % 1
DMA:48056447 ??				     % 1
DMA:48056448 ??		     OMAP3430_reg_DMA4_CICR10 %	1					   ; Channel Interrupt Control Register
DMA:48056449 ??				     % 1
DMA:4805644A ??				     % 1
DMA:4805644B ??				     % 1
DMA:4805644C ??		     OMAP3430_reg_DMA4_CSR10 % 1					   ; Channel Status Register
DMA:4805644D ??				     % 1
DMA:4805644E ??				     % 1
DMA:4805644F ??				     % 1
DMA:48056450 ??		     OMAP3430_reg_DMA4_CSDP10 %	1					   ; Channel Source Destination	Parameters
DMA:48056451 ??				     % 1
DMA:48056452 ??				     % 1
DMA:48056453 ??				     % 1
DMA:48056454 ??		     OMAP3430_reg_DMA4_CEN10 % 1					   ; Channel Element Number
DMA:48056455 ??				     % 1
DMA:48056456 ??				     % 1
DMA:48056457 ??				     % 1
DMA:48056458 ??		     OMAP3430_reg_DMA4_CFN10 % 1					   ; Channel Frame Number
DMA:48056459 ??				     % 1
DMA:4805645A ??				     % 1
DMA:4805645B ??				     % 1
DMA:4805645C ??		     OMAP3430_reg_DMA4_CSSA10 %	1					   ; Channel Source Start Address
DMA:4805645D ??				     % 1
DMA:4805645E ??				     % 1
DMA:4805645F ??				     % 1
DMA:48056460 ??		     OMAP3430_reg_DMA4_CDSA10 %	1					   ; Channel Destination Start Address
DMA:48056461 ??				     % 1
DMA:48056462 ??				     % 1
DMA:48056463 ??				     % 1
DMA:48056464 ??		     OMAP3430_reg_DMA4_CSEI10 %	1					   ; Channel Source Element Index (Signed)
DMA:48056465 ??				     % 1
DMA:48056466 ??				     % 1
DMA:48056467 ??				     % 1
DMA:48056468 ??		     OMAP3430_reg_DMA4_CSFI10 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056469 ??				     % 1
DMA:4805646A ??				     % 1
DMA:4805646B ??				     % 1
DMA:4805646C ??		     OMAP3430_reg_DMA4_CDEI10 %	1					   ; Channel Destination Element Index (Signed)
DMA:4805646D ??				     % 1
DMA:4805646E ??				     % 1
DMA:4805646F ??				     % 1
DMA:48056470 ??		     OMAP3430_reg_DMA4_CDFI10 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056471 ??				     % 1
DMA:48056472 ??				     % 1
DMA:48056473 ??				     % 1
DMA:48056474 ??		     OMAP3430_reg_DMA4_CSAC10 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056475 ??				     % 1
DMA:48056476 ??				     % 1
DMA:48056477 ??				     % 1
DMA:48056478 ??		     OMAP3430_reg_DMA4_CDAC10 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056479 ??				     % 1
DMA:4805647A ??				     % 1
DMA:4805647B ??				     % 1
DMA:4805647C ??		     OMAP3430_reg_DMA4_CCEN10 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805647D ??				     % 1
DMA:4805647E ??				     % 1
DMA:4805647F ??				     % 1
DMA:48056480 ??		     OMAP3430_reg_DMA4_CCFN10 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056481 ??				     % 1
DMA:48056482 ??				     % 1
DMA:48056483 ??				     % 1
DMA:48056484 ??		     OMAP3430_reg_DMA4_COLOR10 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056485 ??				     % 1
DMA:48056486 ??				     % 1
DMA:48056487 ??				     % 1
DMA:48056488 ??				     % 1
DMA:48056489 ??				     % 1
DMA:4805648A ??				     % 1
DMA:4805648B ??				     % 1
DMA:4805648C ??				     % 1
DMA:4805648D ??				     % 1
DMA:4805648E ??				     % 1
DMA:4805648F ??				     % 1
DMA:48056490 ??				     % 1
DMA:48056491 ??				     % 1
DMA:48056492 ??				     % 1
DMA:48056493 ??				     % 1
DMA:48056494 ??				     % 1
DMA:48056495 ??				     % 1
DMA:48056496 ??				     % 1
DMA:48056497 ??				     % 1
DMA:48056498 ??				     % 1
DMA:48056499 ??				     % 1
DMA:4805649A ??				     % 1
DMA:4805649B ??				     % 1
DMA:4805649C ??				     % 1
DMA:4805649D ??				     % 1
DMA:4805649E ??				     % 1
DMA:4805649F ??				     % 1
DMA:480564A0 ??		     OMAP3430_reg_DMA4_CCR11 % 1					   ; Channel Control Register
DMA:480564A1 ??				     % 1
DMA:480564A2 ??				     % 1
DMA:480564A3 ??				     % 1
DMA:480564A4 ??		     OMAP3430_reg_DMA4_CLNK_CTRL11 % 1					   ; Channel Link Control Register
DMA:480564A5 ??				     % 1
DMA:480564A6 ??				     % 1
DMA:480564A7 ??				     % 1
DMA:480564A8 ??		     OMAP3430_reg_DMA4_CICR11 %	1					   ; Channel Interrupt Control Register
DMA:480564A9 ??				     % 1
DMA:480564AA ??				     % 1
DMA:480564AB ??				     % 1
DMA:480564AC ??		     OMAP3430_reg_DMA4_CSR11 % 1					   ; Channel Status Register
DMA:480564AD ??				     % 1
DMA:480564AE ??				     % 1
DMA:480564AF ??				     % 1
DMA:480564B0 ??		     OMAP3430_reg_DMA4_CSDP11 %	1					   ; Channel Source Destination	Parameters
DMA:480564B1 ??				     % 1
DMA:480564B2 ??				     % 1
DMA:480564B3 ??				     % 1
DMA:480564B4 ??		     OMAP3430_reg_DMA4_CEN11 % 1					   ; Channel Element Number
DMA:480564B5 ??				     % 1
DMA:480564B6 ??				     % 1
DMA:480564B7 ??				     % 1
DMA:480564B8 ??		     OMAP3430_reg_DMA4_CFN11 % 1					   ; Channel Frame Number
DMA:480564B9 ??				     % 1
DMA:480564BA ??				     % 1
DMA:480564BB ??				     % 1
DMA:480564BC ??		     OMAP3430_reg_DMA4_CSSA11 %	1					   ; Channel Source Start Address
DMA:480564BD ??				     % 1
DMA:480564BE ??				     % 1
DMA:480564BF ??				     % 1
DMA:480564C0 ??		     OMAP3430_reg_DMA4_CDSA11 %	1					   ; Channel Destination Start Address
DMA:480564C1 ??				     % 1
DMA:480564C2 ??				     % 1
DMA:480564C3 ??				     % 1
DMA:480564C4 ??		     OMAP3430_reg_DMA4_CSEI11 %	1					   ; Channel Source Element Index (Signed)
DMA:480564C5 ??				     % 1
DMA:480564C6 ??				     % 1
DMA:480564C7 ??				     % 1
DMA:480564C8 ??		     OMAP3430_reg_DMA4_CSFI11 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:480564C9 ??				     % 1
DMA:480564CA ??				     % 1
DMA:480564CB ??				     % 1
DMA:480564CC ??		     OMAP3430_reg_DMA4_CDEI11 %	1					   ; Channel Destination Element Index (Signed)
DMA:480564CD ??				     % 1
DMA:480564CE ??				     % 1
DMA:480564CF ??				     % 1
DMA:480564D0 ??		     OMAP3430_reg_DMA4_CDFI11 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:480564D1 ??				     % 1
DMA:480564D2 ??				     % 1
DMA:480564D3 ??				     % 1
DMA:480564D4 ??		     OMAP3430_reg_DMA4_CSAC11 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:480564D5 ??				     % 1
DMA:480564D6 ??				     % 1
DMA:480564D7 ??				     % 1
DMA:480564D8 ??		     OMAP3430_reg_DMA4_CDAC11 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:480564D9 ??				     % 1
DMA:480564DA ??				     % 1
DMA:480564DB ??				     % 1
DMA:480564DC ??		     OMAP3430_reg_DMA4_CCEN11 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480564DD ??				     % 1
DMA:480564DE ??				     % 1
DMA:480564DF ??				     % 1
DMA:480564E0 ??		     OMAP3430_reg_DMA4_CCFN11 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480564E1 ??				     % 1
DMA:480564E2 ??				     % 1
DMA:480564E3 ??				     % 1
DMA:480564E4 ??		     OMAP3430_reg_DMA4_COLOR11 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:480564E5 ??				     % 1
DMA:480564E6 ??				     % 1
DMA:480564E7 ??				     % 1
DMA:480564E8 ??				     % 1
DMA:480564E9 ??				     % 1
DMA:480564EA ??				     % 1
DMA:480564EB ??				     % 1
DMA:480564EC ??				     % 1
DMA:480564ED ??				     % 1
DMA:480564EE ??				     % 1
DMA:480564EF ??				     % 1
DMA:480564F0 ??				     % 1
DMA:480564F1 ??				     % 1
DMA:480564F2 ??				     % 1
DMA:480564F3 ??				     % 1
DMA:480564F4 ??				     % 1
DMA:480564F5 ??				     % 1
DMA:480564F6 ??				     % 1
DMA:480564F7 ??				     % 1
DMA:480564F8 ??				     % 1
DMA:480564F9 ??				     % 1
DMA:480564FA ??				     % 1
DMA:480564FB ??				     % 1
DMA:480564FC ??				     % 1
DMA:480564FD ??				     % 1
DMA:480564FE ??				     % 1
DMA:480564FF ??				     % 1
DMA:48056500 ??		     OMAP3430_reg_DMA4_CCR12 % 1					   ; Channel Control Register
DMA:48056501 ??				     % 1
DMA:48056502 ??				     % 1
DMA:48056503 ??				     % 1
DMA:48056504 ??		     OMAP3430_reg_DMA4_CLNK_CTRL12 % 1					   ; Channel Link Control Register
DMA:48056505 ??				     % 1
DMA:48056506 ??				     % 1
DMA:48056507 ??				     % 1
DMA:48056508 ??		     OMAP3430_reg_DMA4_CICR12 %	1					   ; Channel Interrupt Control Register
DMA:48056509 ??				     % 1
DMA:4805650A ??				     % 1
DMA:4805650B ??				     % 1
DMA:4805650C ??		     OMAP3430_reg_DMA4_CSR12 % 1					   ; Channel Status Register
DMA:4805650D ??				     % 1
DMA:4805650E ??				     % 1
DMA:4805650F ??				     % 1
DMA:48056510 ??		     OMAP3430_reg_DMA4_CSDP12 %	1					   ; Channel Source Destination	Parameters
DMA:48056511 ??				     % 1
DMA:48056512 ??				     % 1
DMA:48056513 ??				     % 1
DMA:48056514 ??		     OMAP3430_reg_DMA4_CEN12 % 1					   ; Channel Element Number
DMA:48056515 ??				     % 1
DMA:48056516 ??				     % 1
DMA:48056517 ??				     % 1
DMA:48056518 ??		     OMAP3430_reg_DMA4_CFN12 % 1					   ; Channel Frame Number
DMA:48056519 ??				     % 1
DMA:4805651A ??				     % 1
DMA:4805651B ??				     % 1
DMA:4805651C ??		     OMAP3430_reg_DMA4_CSSA12 %	1					   ; Channel Source Start Address
DMA:4805651D ??				     % 1
DMA:4805651E ??				     % 1
DMA:4805651F ??				     % 1
DMA:48056520 ??		     OMAP3430_reg_DMA4_CDSA12 %	1					   ; Channel Destination Start Address
DMA:48056521 ??				     % 1
DMA:48056522 ??				     % 1
DMA:48056523 ??				     % 1
DMA:48056524 ??		     OMAP3430_reg_DMA4_CSEI12 %	1					   ; Channel Source Element Index (Signed)
DMA:48056525 ??				     % 1
DMA:48056526 ??				     % 1
DMA:48056527 ??				     % 1
DMA:48056528 ??		     OMAP3430_reg_DMA4_CSFI12 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056529 ??				     % 1
DMA:4805652A ??				     % 1
DMA:4805652B ??				     % 1
DMA:4805652C ??		     OMAP3430_reg_DMA4_CDEI12 %	1					   ; Channel Destination Element Index (Signed)
DMA:4805652D ??				     % 1
DMA:4805652E ??				     % 1
DMA:4805652F ??				     % 1
DMA:48056530 ??		     OMAP3430_reg_DMA4_CDFI12 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056531 ??				     % 1
DMA:48056532 ??				     % 1
DMA:48056533 ??				     % 1
DMA:48056534 ??		     OMAP3430_reg_DMA4_CSAC12 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056535 ??				     % 1
DMA:48056536 ??				     % 1
DMA:48056537 ??				     % 1
DMA:48056538 ??		     OMAP3430_reg_DMA4_CDAC12 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056539 ??				     % 1
DMA:4805653A ??				     % 1
DMA:4805653B ??				     % 1
DMA:4805653C ??		     OMAP3430_reg_DMA4_CCEN12 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805653D ??				     % 1
DMA:4805653E ??				     % 1
DMA:4805653F ??				     % 1
DMA:48056540 ??		     OMAP3430_reg_DMA4_CCFN12 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056541 ??				     % 1
DMA:48056542 ??				     % 1
DMA:48056543 ??				     % 1
DMA:48056544 ??		     OMAP3430_reg_DMA4_COLOR12 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056545 ??				     % 1
DMA:48056546 ??				     % 1
DMA:48056547 ??				     % 1
DMA:48056548 ??				     % 1
DMA:48056549 ??				     % 1
DMA:4805654A ??				     % 1
DMA:4805654B ??				     % 1
DMA:4805654C ??				     % 1
DMA:4805654D ??				     % 1
DMA:4805654E ??				     % 1
DMA:4805654F ??				     % 1
DMA:48056550 ??				     % 1
DMA:48056551 ??				     % 1
DMA:48056552 ??				     % 1
DMA:48056553 ??				     % 1
DMA:48056554 ??				     % 1
DMA:48056555 ??				     % 1
DMA:48056556 ??				     % 1
DMA:48056557 ??				     % 1
DMA:48056558 ??				     % 1
DMA:48056559 ??				     % 1
DMA:4805655A ??				     % 1
DMA:4805655B ??				     % 1
DMA:4805655C ??				     % 1
DMA:4805655D ??				     % 1
DMA:4805655E ??				     % 1
DMA:4805655F ??				     % 1
DMA:48056560 ??		     OMAP3430_reg_DMA4_CCR13 % 1					   ; Channel Control Register
DMA:48056561 ??				     % 1
DMA:48056562 ??				     % 1
DMA:48056563 ??				     % 1
DMA:48056564 ??		     OMAP3430_reg_DMA4_CLNK_CTRL13 % 1					   ; Channel Link Control Register
DMA:48056565 ??				     % 1
DMA:48056566 ??				     % 1
DMA:48056567 ??				     % 1
DMA:48056568 ??		     OMAP3430_reg_DMA4_CICR13 %	1					   ; Channel Interrupt Control Register
DMA:48056569 ??				     % 1
DMA:4805656A ??				     % 1
DMA:4805656B ??				     % 1
DMA:4805656C ??		     OMAP3430_reg_DMA4_CSR13 % 1					   ; Channel Status Register
DMA:4805656D ??				     % 1
DMA:4805656E ??				     % 1
DMA:4805656F ??				     % 1
DMA:48056570 ??		     OMAP3430_reg_DMA4_CSDP13 %	1					   ; Channel Source Destination	Parameters
DMA:48056571 ??				     % 1
DMA:48056572 ??				     % 1
DMA:48056573 ??				     % 1
DMA:48056574 ??		     OMAP3430_reg_DMA4_CEN13 % 1					   ; Channel Element Number
DMA:48056575 ??				     % 1
DMA:48056576 ??				     % 1
DMA:48056577 ??				     % 1
DMA:48056578 ??		     OMAP3430_reg_DMA4_CFN13 % 1					   ; Channel Frame Number
DMA:48056579 ??				     % 1
DMA:4805657A ??				     % 1
DMA:4805657B ??				     % 1
DMA:4805657C ??		     OMAP3430_reg_DMA4_CSSA13 %	1					   ; Channel Source Start Address
DMA:4805657D ??				     % 1
DMA:4805657E ??				     % 1
DMA:4805657F ??				     % 1
DMA:48056580 ??		     OMAP3430_reg_DMA4_CDSA13 %	1					   ; Channel Destination Start Address
DMA:48056581 ??				     % 1
DMA:48056582 ??				     % 1
DMA:48056583 ??				     % 1
DMA:48056584 ??		     OMAP3430_reg_DMA4_CSEI13 %	1					   ; Channel Source Element Index (Signed)
DMA:48056585 ??				     % 1
DMA:48056586 ??				     % 1
DMA:48056587 ??				     % 1
DMA:48056588 ??		     OMAP3430_reg_DMA4_CSFI13 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056589 ??				     % 1
DMA:4805658A ??				     % 1
DMA:4805658B ??				     % 1
DMA:4805658C ??		     OMAP3430_reg_DMA4_CDEI13 %	1					   ; Channel Destination Element Index (Signed)
DMA:4805658D ??				     % 1
DMA:4805658E ??				     % 1
DMA:4805658F ??				     % 1
DMA:48056590 ??		     OMAP3430_reg_DMA4_CDFI13 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056591 ??				     % 1
DMA:48056592 ??				     % 1
DMA:48056593 ??				     % 1
DMA:48056594 ??		     OMAP3430_reg_DMA4_CSAC13 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056595 ??				     % 1
DMA:48056596 ??				     % 1
DMA:48056597 ??				     % 1
DMA:48056598 ??		     OMAP3430_reg_DMA4_CDAC13 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056599 ??				     % 1
DMA:4805659A ??				     % 1
DMA:4805659B ??				     % 1
DMA:4805659C ??		     OMAP3430_reg_DMA4_CCEN13 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805659D ??				     % 1
DMA:4805659E ??				     % 1
DMA:4805659F ??				     % 1
DMA:480565A0 ??		     OMAP3430_reg_DMA4_CCFN13 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480565A1 ??				     % 1
DMA:480565A2 ??				     % 1
DMA:480565A3 ??				     % 1
DMA:480565A4 ??		     OMAP3430_reg_DMA4_COLOR13 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:480565A5 ??				     % 1
DMA:480565A6 ??				     % 1
DMA:480565A7 ??				     % 1
DMA:480565A8 ??				     % 1
DMA:480565A9 ??				     % 1
DMA:480565AA ??				     % 1
DMA:480565AB ??				     % 1
DMA:480565AC ??				     % 1
DMA:480565AD ??				     % 1
DMA:480565AE ??				     % 1
DMA:480565AF ??				     % 1
DMA:480565B0 ??				     % 1
DMA:480565B1 ??				     % 1
DMA:480565B2 ??				     % 1
DMA:480565B3 ??				     % 1
DMA:480565B4 ??				     % 1
DMA:480565B5 ??				     % 1
DMA:480565B6 ??				     % 1
DMA:480565B7 ??				     % 1
DMA:480565B8 ??				     % 1
DMA:480565B9 ??				     % 1
DMA:480565BA ??				     % 1
DMA:480565BB ??				     % 1
DMA:480565BC ??				     % 1
DMA:480565BD ??				     % 1
DMA:480565BE ??				     % 1
DMA:480565BF ??				     % 1
DMA:480565C0 ??		     OMAP3430_reg_DMA4_CCR14 % 1					   ; Channel Control Register
DMA:480565C1 ??				     % 1
DMA:480565C2 ??				     % 1
DMA:480565C3 ??				     % 1
DMA:480565C4 ??		     OMAP3430_reg_DMA4_CLNK_CTRL14 % 1					   ; Channel Link Control Register
DMA:480565C5 ??				     % 1
DMA:480565C6 ??				     % 1
DMA:480565C7 ??				     % 1
DMA:480565C8 ??		     OMAP3430_reg_DMA4_CICR14 %	1					   ; Channel Interrupt Control Register
DMA:480565C9 ??				     % 1
DMA:480565CA ??				     % 1
DMA:480565CB ??				     % 1
DMA:480565CC ??		     OMAP3430_reg_DMA4_CSR14 % 1					   ; Channel Status Register
DMA:480565CD ??				     % 1
DMA:480565CE ??				     % 1
DMA:480565CF ??				     % 1
DMA:480565D0 ??		     OMAP3430_reg_DMA4_CSDP14 %	1					   ; Channel Source Destination	Parameters
DMA:480565D1 ??				     % 1
DMA:480565D2 ??				     % 1
DMA:480565D3 ??				     % 1
DMA:480565D4 ??		     OMAP3430_reg_DMA4_CEN14 % 1					   ; Channel Element Number
DMA:480565D5 ??				     % 1
DMA:480565D6 ??				     % 1
DMA:480565D7 ??				     % 1
DMA:480565D8 ??		     OMAP3430_reg_DMA4_CFN14 % 1					   ; Channel Frame Number
DMA:480565D9 ??				     % 1
DMA:480565DA ??				     % 1
DMA:480565DB ??				     % 1
DMA:480565DC ??		     OMAP3430_reg_DMA4_CSSA14 %	1					   ; Channel Source Start Address
DMA:480565DD ??				     % 1
DMA:480565DE ??				     % 1
DMA:480565DF ??				     % 1
DMA:480565E0 ??		     OMAP3430_reg_DMA4_CDSA14 %	1					   ; Channel Destination Start Address
DMA:480565E1 ??				     % 1
DMA:480565E2 ??				     % 1
DMA:480565E3 ??				     % 1
DMA:480565E4 ??		     OMAP3430_reg_DMA4_CSEI14 %	1					   ; Channel Source Element Index (Signed)
DMA:480565E5 ??				     % 1
DMA:480565E6 ??				     % 1
DMA:480565E7 ??				     % 1
DMA:480565E8 ??		     OMAP3430_reg_DMA4_CSFI14 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:480565E9 ??				     % 1
DMA:480565EA ??				     % 1
DMA:480565EB ??				     % 1
DMA:480565EC ??		     OMAP3430_reg_DMA4_CDEI14 %	1					   ; Channel Destination Element Index (Signed)
DMA:480565ED ??				     % 1
DMA:480565EE ??				     % 1
DMA:480565EF ??				     % 1
DMA:480565F0 ??		     OMAP3430_reg_DMA4_CDFI14 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:480565F1 ??				     % 1
DMA:480565F2 ??				     % 1
DMA:480565F3 ??				     % 1
DMA:480565F4 ??		     OMAP3430_reg_DMA4_CSAC14 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:480565F5 ??				     % 1
DMA:480565F6 ??				     % 1
DMA:480565F7 ??				     % 1
DMA:480565F8 ??		     OMAP3430_reg_DMA4_CDAC14 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:480565F9 ??				     % 1
DMA:480565FA ??				     % 1
DMA:480565FB ??				     % 1
DMA:480565FC ??		     OMAP3430_reg_DMA4_CCEN14 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480565FD ??				     % 1
DMA:480565FE ??				     % 1
DMA:480565FF ??				     % 1
DMA:48056600 ??		     OMAP3430_reg_DMA4_CCFN14 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056601 ??				     % 1
DMA:48056602 ??				     % 1
DMA:48056603 ??				     % 1
DMA:48056604 ??		     OMAP3430_reg_DMA4_COLOR14 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056605 ??				     % 1
DMA:48056606 ??				     % 1
DMA:48056607 ??				     % 1
DMA:48056608 ??				     % 1
DMA:48056609 ??				     % 1
DMA:4805660A ??				     % 1
DMA:4805660B ??				     % 1
DMA:4805660C ??				     % 1
DMA:4805660D ??				     % 1
DMA:4805660E ??				     % 1
DMA:4805660F ??				     % 1
DMA:48056610 ??				     % 1
DMA:48056611 ??				     % 1
DMA:48056612 ??				     % 1
DMA:48056613 ??				     % 1
DMA:48056614 ??				     % 1
DMA:48056615 ??				     % 1
DMA:48056616 ??				     % 1
DMA:48056617 ??				     % 1
DMA:48056618 ??				     % 1
DMA:48056619 ??				     % 1
DMA:4805661A ??				     % 1
DMA:4805661B ??				     % 1
DMA:4805661C ??				     % 1
DMA:4805661D ??				     % 1
DMA:4805661E ??				     % 1
DMA:4805661F ??				     % 1
DMA:48056620 ??		     OMAP3430_reg_DMA4_CCR15 % 1					   ; Channel Control Register
DMA:48056621 ??				     % 1
DMA:48056622 ??				     % 1
DMA:48056623 ??				     % 1
DMA:48056624 ??		     OMAP3430_reg_DMA4_CLNK_CTRL15 % 1					   ; Channel Link Control Register
DMA:48056625 ??				     % 1
DMA:48056626 ??				     % 1
DMA:48056627 ??				     % 1
DMA:48056628 ??		     OMAP3430_reg_DMA4_CICR15 %	1					   ; Channel Interrupt Control Register
DMA:48056629 ??				     % 1
DMA:4805662A ??				     % 1
DMA:4805662B ??				     % 1
DMA:4805662C ??		     OMAP3430_reg_DMA4_CSR15 % 1					   ; Channel Status Register
DMA:4805662D ??				     % 1
DMA:4805662E ??				     % 1
DMA:4805662F ??				     % 1
DMA:48056630 ??		     OMAP3430_reg_DMA4_CSDP15 %	1					   ; Channel Source Destination	Parameters
DMA:48056631 ??				     % 1
DMA:48056632 ??				     % 1
DMA:48056633 ??				     % 1
DMA:48056634 ??		     OMAP3430_reg_DMA4_CEN15 % 1					   ; Channel Element Number
DMA:48056635 ??				     % 1
DMA:48056636 ??				     % 1
DMA:48056637 ??				     % 1
DMA:48056638 ??		     OMAP3430_reg_DMA4_CFN15 % 1					   ; Channel Frame Number
DMA:48056639 ??				     % 1
DMA:4805663A ??				     % 1
DMA:4805663B ??				     % 1
DMA:4805663C ??		     OMAP3430_reg_DMA4_CSSA15 %	1					   ; Channel Source Start Address
DMA:4805663D ??				     % 1
DMA:4805663E ??				     % 1
DMA:4805663F ??				     % 1
DMA:48056640 ??		     OMAP3430_reg_DMA4_CDSA15 %	1					   ; Channel Destination Start Address
DMA:48056641 ??				     % 1
DMA:48056642 ??				     % 1
DMA:48056643 ??				     % 1
DMA:48056644 ??		     OMAP3430_reg_DMA4_CSEI15 %	1					   ; Channel Source Element Index (Signed)
DMA:48056645 ??				     % 1
DMA:48056646 ??				     % 1
DMA:48056647 ??				     % 1
DMA:48056648 ??		     OMAP3430_reg_DMA4_CSFI15 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056649 ??				     % 1
DMA:4805664A ??				     % 1
DMA:4805664B ??				     % 1
DMA:4805664C ??		     OMAP3430_reg_DMA4_CDEI15 %	1					   ; Channel Destination Element Index (Signed)
DMA:4805664D ??				     % 1
DMA:4805664E ??				     % 1
DMA:4805664F ??				     % 1
DMA:48056650 ??		     OMAP3430_reg_DMA4_CDFI15 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056651 ??				     % 1
DMA:48056652 ??				     % 1
DMA:48056653 ??				     % 1
DMA:48056654 ??		     OMAP3430_reg_DMA4_CSAC15 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056655 ??				     % 1
DMA:48056656 ??				     % 1
DMA:48056657 ??				     % 1
DMA:48056658 ??		     OMAP3430_reg_DMA4_CDAC15 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056659 ??				     % 1
DMA:4805665A ??				     % 1
DMA:4805665B ??				     % 1
DMA:4805665C ??		     OMAP3430_reg_DMA4_CCEN15 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805665D ??				     % 1
DMA:4805665E ??				     % 1
DMA:4805665F ??				     % 1
DMA:48056660 ??		     OMAP3430_reg_DMA4_CCFN15 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056661 ??				     % 1
DMA:48056662 ??				     % 1
DMA:48056663 ??				     % 1
DMA:48056664 ??		     OMAP3430_reg_DMA4_COLOR15 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056665 ??				     % 1
DMA:48056666 ??				     % 1
DMA:48056667 ??				     % 1
DMA:48056668 ??				     % 1
DMA:48056669 ??				     % 1
DMA:4805666A ??				     % 1
DMA:4805666B ??				     % 1
DMA:4805666C ??				     % 1
DMA:4805666D ??				     % 1
DMA:4805666E ??				     % 1
DMA:4805666F ??				     % 1
DMA:48056670 ??				     % 1
DMA:48056671 ??				     % 1
DMA:48056672 ??				     % 1
DMA:48056673 ??				     % 1
DMA:48056674 ??				     % 1
DMA:48056675 ??				     % 1
DMA:48056676 ??				     % 1
DMA:48056677 ??				     % 1
DMA:48056678 ??				     % 1
DMA:48056679 ??				     % 1
DMA:4805667A ??				     % 1
DMA:4805667B ??				     % 1
DMA:4805667C ??				     % 1
DMA:4805667D ??				     % 1
DMA:4805667E ??				     % 1
DMA:4805667F ??				     % 1
DMA:48056680 ??		     OMAP3430_reg_DMA4_CCR16 % 1					   ; Channel Control Register
DMA:48056681 ??				     % 1
DMA:48056682 ??				     % 1
DMA:48056683 ??				     % 1
DMA:48056684 ??		     OMAP3430_reg_DMA4_CLNK_CTRL16 % 1					   ; Channel Link Control Register
DMA:48056685 ??				     % 1
DMA:48056686 ??				     % 1
DMA:48056687 ??				     % 1
DMA:48056688 ??		     OMAP3430_reg_DMA4_CICR16 %	1					   ; Channel Interrupt Control Register
DMA:48056689 ??				     % 1
DMA:4805668A ??				     % 1
DMA:4805668B ??				     % 1
DMA:4805668C ??		     OMAP3430_reg_DMA4_CSR16 % 1					   ; Channel Status Register
DMA:4805668D ??				     % 1
DMA:4805668E ??				     % 1
DMA:4805668F ??				     % 1
DMA:48056690 ??		     OMAP3430_reg_DMA4_CSDP16 %	1					   ; Channel Source Destination	Parameters
DMA:48056691 ??				     % 1
DMA:48056692 ??				     % 1
DMA:48056693 ??				     % 1
DMA:48056694 ??		     OMAP3430_reg_DMA4_CEN16 % 1					   ; Channel Element Number
DMA:48056695 ??				     % 1
DMA:48056696 ??				     % 1
DMA:48056697 ??				     % 1
DMA:48056698 ??		     OMAP3430_reg_DMA4_CFN16 % 1					   ; Channel Frame Number
DMA:48056699 ??				     % 1
DMA:4805669A ??				     % 1
DMA:4805669B ??				     % 1
DMA:4805669C ??		     OMAP3430_reg_DMA4_CSSA16 %	1					   ; Channel Source Start Address
DMA:4805669D ??				     % 1
DMA:4805669E ??				     % 1
DMA:4805669F ??				     % 1
DMA:480566A0 ??		     OMAP3430_reg_DMA4_CDSA16 %	1					   ; Channel Destination Start Address
DMA:480566A1 ??				     % 1
DMA:480566A2 ??				     % 1
DMA:480566A3 ??				     % 1
DMA:480566A4 ??		     OMAP3430_reg_DMA4_CSEI16 %	1					   ; Channel Source Element Index (Signed)
DMA:480566A5 ??				     % 1
DMA:480566A6 ??				     % 1
DMA:480566A7 ??				     % 1
DMA:480566A8 ??		     OMAP3430_reg_DMA4_CSFI16 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:480566A9 ??				     % 1
DMA:480566AA ??				     % 1
DMA:480566AB ??				     % 1
DMA:480566AC ??		     OMAP3430_reg_DMA4_CDEI16 %	1					   ; Channel Destination Element Index (Signed)
DMA:480566AD ??				     % 1
DMA:480566AE ??				     % 1
DMA:480566AF ??				     % 1
DMA:480566B0 ??		     OMAP3430_reg_DMA4_CDFI16 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:480566B1 ??				     % 1
DMA:480566B2 ??				     % 1
DMA:480566B3 ??				     % 1
DMA:480566B4 ??		     OMAP3430_reg_DMA4_CSAC16 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:480566B5 ??				     % 1
DMA:480566B6 ??				     % 1
DMA:480566B7 ??				     % 1
DMA:480566B8 ??		     OMAP3430_reg_DMA4_CDAC16 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:480566B9 ??				     % 1
DMA:480566BA ??				     % 1
DMA:480566BB ??				     % 1
DMA:480566BC ??		     OMAP3430_reg_DMA4_CCEN16 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480566BD ??				     % 1
DMA:480566BE ??				     % 1
DMA:480566BF ??				     % 1
DMA:480566C0 ??		     OMAP3430_reg_DMA4_CCFN16 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480566C1 ??				     % 1
DMA:480566C2 ??				     % 1
DMA:480566C3 ??				     % 1
DMA:480566C4 ??		     OMAP3430_reg_DMA4_COLOR16 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:480566C5 ??				     % 1
DMA:480566C6 ??				     % 1
DMA:480566C7 ??				     % 1
DMA:480566C8 ??				     % 1
DMA:480566C9 ??				     % 1
DMA:480566CA ??				     % 1
DMA:480566CB ??				     % 1
DMA:480566CC ??				     % 1
DMA:480566CD ??				     % 1
DMA:480566CE ??				     % 1
DMA:480566CF ??				     % 1
DMA:480566D0 ??				     % 1
DMA:480566D1 ??				     % 1
DMA:480566D2 ??				     % 1
DMA:480566D3 ??				     % 1
DMA:480566D4 ??				     % 1
DMA:480566D5 ??				     % 1
DMA:480566D6 ??				     % 1
DMA:480566D7 ??				     % 1
DMA:480566D8 ??				     % 1
DMA:480566D9 ??				     % 1
DMA:480566DA ??				     % 1
DMA:480566DB ??				     % 1
DMA:480566DC ??				     % 1
DMA:480566DD ??				     % 1
DMA:480566DE ??				     % 1
DMA:480566DF ??				     % 1
DMA:480566E0 ??		     OMAP3430_reg_DMA4_CCR17 % 1					   ; Channel Control Register
DMA:480566E1 ??				     % 1
DMA:480566E2 ??				     % 1
DMA:480566E3 ??				     % 1
DMA:480566E4 ??		     OMAP3430_reg_DMA4_CLNK_CTRL17 % 1					   ; Channel Link Control Register
DMA:480566E5 ??				     % 1
DMA:480566E6 ??				     % 1
DMA:480566E7 ??				     % 1
DMA:480566E8 ??		     OMAP3430_reg_DMA4_CICR17 %	1					   ; Channel Interrupt Control Register
DMA:480566E9 ??				     % 1
DMA:480566EA ??				     % 1
DMA:480566EB ??				     % 1
DMA:480566EC ??		     OMAP3430_reg_DMA4_CSR17 % 1					   ; Channel Status Register
DMA:480566ED ??				     % 1
DMA:480566EE ??				     % 1
DMA:480566EF ??				     % 1
DMA:480566F0 ??		     OMAP3430_reg_DMA4_CSDP17 %	1					   ; Channel Source Destination	Parameters
DMA:480566F1 ??				     % 1
DMA:480566F2 ??				     % 1
DMA:480566F3 ??				     % 1
DMA:480566F4 ??		     OMAP3430_reg_DMA4_CEN17 % 1					   ; Channel Element Number
DMA:480566F5 ??				     % 1
DMA:480566F6 ??				     % 1
DMA:480566F7 ??				     % 1
DMA:480566F8 ??		     OMAP3430_reg_DMA4_CFN17 % 1					   ; Channel Frame Number
DMA:480566F9 ??				     % 1
DMA:480566FA ??				     % 1
DMA:480566FB ??				     % 1
DMA:480566FC ??		     OMAP3430_reg_DMA4_CSSA17 %	1					   ; Channel Source Start Address
DMA:480566FD ??				     % 1
DMA:480566FE ??				     % 1
DMA:480566FF ??				     % 1
DMA:48056700 ??		     OMAP3430_reg_DMA4_CDSA17 %	1					   ; Channel Destination Start Address
DMA:48056701 ??				     % 1
DMA:48056702 ??				     % 1
DMA:48056703 ??				     % 1
DMA:48056704 ??		     OMAP3430_reg_DMA4_CSEI17 %	1					   ; Channel Source Element Index (Signed)
DMA:48056705 ??				     % 1
DMA:48056706 ??				     % 1
DMA:48056707 ??				     % 1
DMA:48056708 ??		     OMAP3430_reg_DMA4_CSFI17 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056709 ??				     % 1
DMA:4805670A ??				     % 1
DMA:4805670B ??				     % 1
DMA:4805670C ??		     OMAP3430_reg_DMA4_CDEI17 %	1					   ; Channel Destination Element Index (Signed)
DMA:4805670D ??				     % 1
DMA:4805670E ??				     % 1
DMA:4805670F ??				     % 1
DMA:48056710 ??		     OMAP3430_reg_DMA4_CDFI17 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056711 ??				     % 1
DMA:48056712 ??				     % 1
DMA:48056713 ??				     % 1
DMA:48056714 ??		     OMAP3430_reg_DMA4_CSAC17 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056715 ??				     % 1
DMA:48056716 ??				     % 1
DMA:48056717 ??				     % 1
DMA:48056718 ??		     OMAP3430_reg_DMA4_CDAC17 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056719 ??				     % 1
DMA:4805671A ??				     % 1
DMA:4805671B ??				     % 1
DMA:4805671C ??		     OMAP3430_reg_DMA4_CCEN17 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805671D ??				     % 1
DMA:4805671E ??				     % 1
DMA:4805671F ??				     % 1
DMA:48056720 ??		     OMAP3430_reg_DMA4_CCFN17 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056721 ??				     % 1
DMA:48056722 ??				     % 1
DMA:48056723 ??				     % 1
DMA:48056724 ??		     OMAP3430_reg_DMA4_COLOR17 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056725 ??				     % 1
DMA:48056726 ??				     % 1
DMA:48056727 ??				     % 1
DMA:48056728 ??				     % 1
DMA:48056729 ??				     % 1
DMA:4805672A ??				     % 1
DMA:4805672B ??				     % 1
DMA:4805672C ??				     % 1
DMA:4805672D ??				     % 1
DMA:4805672E ??				     % 1
DMA:4805672F ??				     % 1
DMA:48056730 ??				     % 1
DMA:48056731 ??				     % 1
DMA:48056732 ??				     % 1
DMA:48056733 ??				     % 1
DMA:48056734 ??				     % 1
DMA:48056735 ??				     % 1
DMA:48056736 ??				     % 1
DMA:48056737 ??				     % 1
DMA:48056738 ??				     % 1
DMA:48056739 ??				     % 1
DMA:4805673A ??				     % 1
DMA:4805673B ??				     % 1
DMA:4805673C ??				     % 1
DMA:4805673D ??				     % 1
DMA:4805673E ??				     % 1
DMA:4805673F ??				     % 1
DMA:48056740 ??		     OMAP3430_reg_DMA4_CCR18 % 1					   ; Channel Control Register
DMA:48056741 ??				     % 1
DMA:48056742 ??				     % 1
DMA:48056743 ??				     % 1
DMA:48056744 ??		     OMAP3430_reg_DMA4_CLNK_CTRL18 % 1					   ; Channel Link Control Register
DMA:48056745 ??				     % 1
DMA:48056746 ??				     % 1
DMA:48056747 ??				     % 1
DMA:48056748 ??		     OMAP3430_reg_DMA4_CICR18 %	1					   ; Channel Interrupt Control Register
DMA:48056749 ??				     % 1
DMA:4805674A ??				     % 1
DMA:4805674B ??				     % 1
DMA:4805674C ??		     OMAP3430_reg_DMA4_CSR18 % 1					   ; Channel Status Register
DMA:4805674D ??				     % 1
DMA:4805674E ??				     % 1
DMA:4805674F ??				     % 1
DMA:48056750 ??		     OMAP3430_reg_DMA4_CSDP18 %	1					   ; Channel Source Destination	Parameters
DMA:48056751 ??				     % 1
DMA:48056752 ??				     % 1
DMA:48056753 ??				     % 1
DMA:48056754 ??		     OMAP3430_reg_DMA4_CEN18 % 1					   ; Channel Element Number
DMA:48056755 ??				     % 1
DMA:48056756 ??				     % 1
DMA:48056757 ??				     % 1
DMA:48056758 ??		     OMAP3430_reg_DMA4_CFN18 % 1					   ; Channel Frame Number
DMA:48056759 ??				     % 1
DMA:4805675A ??				     % 1
DMA:4805675B ??				     % 1
DMA:4805675C ??		     OMAP3430_reg_DMA4_CSSA18 %	1					   ; Channel Source Start Address
DMA:4805675D ??				     % 1
DMA:4805675E ??				     % 1
DMA:4805675F ??				     % 1
DMA:48056760 ??		     OMAP3430_reg_DMA4_CDSA18 %	1					   ; Channel Destination Start Address
DMA:48056761 ??				     % 1
DMA:48056762 ??				     % 1
DMA:48056763 ??				     % 1
DMA:48056764 ??		     OMAP3430_reg_DMA4_CSEI18 %	1					   ; Channel Source Element Index (Signed)
DMA:48056765 ??				     % 1
DMA:48056766 ??				     % 1
DMA:48056767 ??				     % 1
DMA:48056768 ??		     OMAP3430_reg_DMA4_CSFI18 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056769 ??				     % 1
DMA:4805676A ??				     % 1
DMA:4805676B ??				     % 1
DMA:4805676C ??		     OMAP3430_reg_DMA4_CDEI18 %	1					   ; Channel Destination Element Index (Signed)
DMA:4805676D ??				     % 1
DMA:4805676E ??				     % 1
DMA:4805676F ??				     % 1
DMA:48056770 ??		     OMAP3430_reg_DMA4_CDFI18 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056771 ??				     % 1
DMA:48056772 ??				     % 1
DMA:48056773 ??				     % 1
DMA:48056774 ??		     OMAP3430_reg_DMA4_CSAC18 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056775 ??				     % 1
DMA:48056776 ??				     % 1
DMA:48056777 ??				     % 1
DMA:48056778 ??		     OMAP3430_reg_DMA4_CDAC18 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056779 ??				     % 1
DMA:4805677A ??				     % 1
DMA:4805677B ??				     % 1
DMA:4805677C ??		     OMAP3430_reg_DMA4_CCEN18 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805677D ??				     % 1
DMA:4805677E ??				     % 1
DMA:4805677F ??				     % 1
DMA:48056780 ??		     OMAP3430_reg_DMA4_CCFN18 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056781 ??				     % 1
DMA:48056782 ??				     % 1
DMA:48056783 ??				     % 1
DMA:48056784 ??		     OMAP3430_reg_DMA4_COLOR18 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056785 ??				     % 1
DMA:48056786 ??				     % 1
DMA:48056787 ??				     % 1
DMA:48056788 ??				     % 1
DMA:48056789 ??				     % 1
DMA:4805678A ??				     % 1
DMA:4805678B ??				     % 1
DMA:4805678C ??				     % 1
DMA:4805678D ??				     % 1
DMA:4805678E ??				     % 1
DMA:4805678F ??				     % 1
DMA:48056790 ??				     % 1
DMA:48056791 ??				     % 1
DMA:48056792 ??				     % 1
DMA:48056793 ??				     % 1
DMA:48056794 ??				     % 1
DMA:48056795 ??				     % 1
DMA:48056796 ??				     % 1
DMA:48056797 ??				     % 1
DMA:48056798 ??				     % 1
DMA:48056799 ??				     % 1
DMA:4805679A ??				     % 1
DMA:4805679B ??				     % 1
DMA:4805679C ??				     % 1
DMA:4805679D ??				     % 1
DMA:4805679E ??				     % 1
DMA:4805679F ??				     % 1
DMA:480567A0 ??		     OMAP3430_reg_DMA4_CCR19 % 1					   ; Channel Control Register
DMA:480567A1 ??				     % 1
DMA:480567A2 ??				     % 1
DMA:480567A3 ??				     % 1
DMA:480567A4 ??		     OMAP3430_reg_DMA4_CLNK_CTRL19 % 1					   ; Channel Link Control Register
DMA:480567A5 ??				     % 1
DMA:480567A6 ??				     % 1
DMA:480567A7 ??				     % 1
DMA:480567A8 ??		     OMAP3430_reg_DMA4_CICR19 %	1					   ; Channel Interrupt Control Register
DMA:480567A9 ??				     % 1
DMA:480567AA ??				     % 1
DMA:480567AB ??				     % 1
DMA:480567AC ??		     OMAP3430_reg_DMA4_CSR19 % 1					   ; Channel Status Register
DMA:480567AD ??				     % 1
DMA:480567AE ??				     % 1
DMA:480567AF ??				     % 1
DMA:480567B0 ??		     OMAP3430_reg_DMA4_CSDP19 %	1					   ; Channel Source Destination	Parameters
DMA:480567B1 ??				     % 1
DMA:480567B2 ??				     % 1
DMA:480567B3 ??				     % 1
DMA:480567B4 ??		     OMAP3430_reg_DMA4_CEN19 % 1					   ; Channel Element Number
DMA:480567B5 ??				     % 1
DMA:480567B6 ??				     % 1
DMA:480567B7 ??				     % 1
DMA:480567B8 ??		     OMAP3430_reg_DMA4_CFN19 % 1					   ; Channel Frame Number
DMA:480567B9 ??				     % 1
DMA:480567BA ??				     % 1
DMA:480567BB ??				     % 1
DMA:480567BC ??		     OMAP3430_reg_DMA4_CSSA19 %	1					   ; Channel Source Start Address
DMA:480567BD ??				     % 1
DMA:480567BE ??				     % 1
DMA:480567BF ??				     % 1
DMA:480567C0 ??		     OMAP3430_reg_DMA4_CDSA19 %	1					   ; Channel Destination Start Address
DMA:480567C1 ??				     % 1
DMA:480567C2 ??				     % 1
DMA:480567C3 ??				     % 1
DMA:480567C4 ??		     OMAP3430_reg_DMA4_CSEI19 %	1					   ; Channel Source Element Index (Signed)
DMA:480567C5 ??				     % 1
DMA:480567C6 ??				     % 1
DMA:480567C7 ??				     % 1
DMA:480567C8 ??		     OMAP3430_reg_DMA4_CSFI19 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:480567C9 ??				     % 1
DMA:480567CA ??				     % 1
DMA:480567CB ??				     % 1
DMA:480567CC ??		     OMAP3430_reg_DMA4_CDEI19 %	1					   ; Channel Destination Element Index (Signed)
DMA:480567CD ??				     % 1
DMA:480567CE ??				     % 1
DMA:480567CF ??				     % 1
DMA:480567D0 ??		     OMAP3430_reg_DMA4_CDFI19 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:480567D1 ??				     % 1
DMA:480567D2 ??				     % 1
DMA:480567D3 ??				     % 1
DMA:480567D4 ??		     OMAP3430_reg_DMA4_CSAC19 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:480567D5 ??				     % 1
DMA:480567D6 ??				     % 1
DMA:480567D7 ??				     % 1
DMA:480567D8 ??		     OMAP3430_reg_DMA4_CDAC19 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:480567D9 ??				     % 1
DMA:480567DA ??				     % 1
DMA:480567DB ??				     % 1
DMA:480567DC ??		     OMAP3430_reg_DMA4_CCEN19 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480567DD ??				     % 1
DMA:480567DE ??				     % 1
DMA:480567DF ??				     % 1
DMA:480567E0 ??		     OMAP3430_reg_DMA4_CCFN19 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480567E1 ??				     % 1
DMA:480567E2 ??				     % 1
DMA:480567E3 ??				     % 1
DMA:480567E4 ??		     OMAP3430_reg_DMA4_COLOR19 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:480567E5 ??				     % 1
DMA:480567E6 ??				     % 1
DMA:480567E7 ??				     % 1
DMA:480567E8 ??				     % 1
DMA:480567E9 ??				     % 1
DMA:480567EA ??				     % 1
DMA:480567EB ??				     % 1
DMA:480567EC ??				     % 1
DMA:480567ED ??				     % 1
DMA:480567EE ??				     % 1
DMA:480567EF ??				     % 1
DMA:480567F0 ??				     % 1
DMA:480567F1 ??				     % 1
DMA:480567F2 ??				     % 1
DMA:480567F3 ??				     % 1
DMA:480567F4 ??				     % 1
DMA:480567F5 ??				     % 1
DMA:480567F6 ??				     % 1
DMA:480567F7 ??				     % 1
DMA:480567F8 ??				     % 1
DMA:480567F9 ??				     % 1
DMA:480567FA ??				     % 1
DMA:480567FB ??				     % 1
DMA:480567FC ??				     % 1
DMA:480567FD ??				     % 1
DMA:480567FE ??				     % 1
DMA:480567FF ??				     % 1
DMA:48056800 ??		     OMAP3430_reg_DMA4_CCR20 % 1					   ; Channel Control Register
DMA:48056801 ??				     % 1
DMA:48056802 ??				     % 1
DMA:48056803 ??				     % 1
DMA:48056804 ??		     OMAP3430_reg_DMA4_CLNK_CTRL20 % 1					   ; Channel Link Control Register
DMA:48056805 ??				     % 1
DMA:48056806 ??				     % 1
DMA:48056807 ??				     % 1
DMA:48056808 ??		     OMAP3430_reg_DMA4_CICR20 %	1					   ; Channel Interrupt Control Register
DMA:48056809 ??				     % 1
DMA:4805680A ??				     % 1
DMA:4805680B ??				     % 1
DMA:4805680C ??		     OMAP3430_reg_DMA4_CSR20 % 1					   ; Channel Status Register
DMA:4805680D ??				     % 1
DMA:4805680E ??				     % 1
DMA:4805680F ??				     % 1
DMA:48056810 ??		     OMAP3430_reg_DMA4_CSDP20 %	1					   ; Channel Source Destination	Parameters
DMA:48056811 ??				     % 1
DMA:48056812 ??				     % 1
DMA:48056813 ??				     % 1
DMA:48056814 ??		     OMAP3430_reg_DMA4_CEN20 % 1					   ; Channel Element Number
DMA:48056815 ??				     % 1
DMA:48056816 ??				     % 1
DMA:48056817 ??				     % 1
DMA:48056818 ??		     OMAP3430_reg_DMA4_CFN20 % 1					   ; Channel Frame Number
DMA:48056819 ??				     % 1
DMA:4805681A ??				     % 1
DMA:4805681B ??				     % 1
DMA:4805681C ??		     OMAP3430_reg_DMA4_CSSA20 %	1					   ; Channel Source Start Address
DMA:4805681D ??				     % 1
DMA:4805681E ??				     % 1
DMA:4805681F ??				     % 1
DMA:48056820 ??		     OMAP3430_reg_DMA4_CDSA20 %	1					   ; Channel Destination Start Address
DMA:48056821 ??				     % 1
DMA:48056822 ??				     % 1
DMA:48056823 ??				     % 1
DMA:48056824 ??		     OMAP3430_reg_DMA4_CSEI20 %	1					   ; Channel Source Element Index (Signed)
DMA:48056825 ??				     % 1
DMA:48056826 ??				     % 1
DMA:48056827 ??				     % 1
DMA:48056828 ??		     OMAP3430_reg_DMA4_CSFI20 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056829 ??				     % 1
DMA:4805682A ??				     % 1
DMA:4805682B ??				     % 1
DMA:4805682C ??		     OMAP3430_reg_DMA4_CDEI20 %	1					   ; Channel Destination Element Index (Signed)
DMA:4805682D ??				     % 1
DMA:4805682E ??				     % 1
DMA:4805682F ??				     % 1
DMA:48056830 ??		     OMAP3430_reg_DMA4_CDFI20 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056831 ??				     % 1
DMA:48056832 ??				     % 1
DMA:48056833 ??				     % 1
DMA:48056834 ??		     OMAP3430_reg_DMA4_CSAC20 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056835 ??				     % 1
DMA:48056836 ??				     % 1
DMA:48056837 ??				     % 1
DMA:48056838 ??		     OMAP3430_reg_DMA4_CDAC20 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056839 ??				     % 1
DMA:4805683A ??				     % 1
DMA:4805683B ??				     % 1
DMA:4805683C ??		     OMAP3430_reg_DMA4_CCEN20 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805683D ??				     % 1
DMA:4805683E ??				     % 1
DMA:4805683F ??				     % 1
DMA:48056840 ??		     OMAP3430_reg_DMA4_CCFN20 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056841 ??				     % 1
DMA:48056842 ??				     % 1
DMA:48056843 ??				     % 1
DMA:48056844 ??		     OMAP3430_reg_DMA4_COLOR20 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056845 ??				     % 1
DMA:48056846 ??				     % 1
DMA:48056847 ??				     % 1
DMA:48056848 ??				     % 1
DMA:48056849 ??				     % 1
DMA:4805684A ??				     % 1
DMA:4805684B ??				     % 1
DMA:4805684C ??				     % 1
DMA:4805684D ??				     % 1
DMA:4805684E ??				     % 1
DMA:4805684F ??				     % 1
DMA:48056850 ??				     % 1
DMA:48056851 ??				     % 1
DMA:48056852 ??				     % 1
DMA:48056853 ??				     % 1
DMA:48056854 ??				     % 1
DMA:48056855 ??				     % 1
DMA:48056856 ??				     % 1
DMA:48056857 ??				     % 1
DMA:48056858 ??				     % 1
DMA:48056859 ??				     % 1
DMA:4805685A ??				     % 1
DMA:4805685B ??				     % 1
DMA:4805685C ??				     % 1
DMA:4805685D ??				     % 1
DMA:4805685E ??				     % 1
DMA:4805685F ??				     % 1
DMA:48056860 ??		     OMAP3430_reg_DMA4_CCR21 % 1					   ; Channel Control Register
DMA:48056861 ??				     % 1
DMA:48056862 ??				     % 1
DMA:48056863 ??				     % 1
DMA:48056864 ??		     OMAP3430_reg_DMA4_CLNK_CTRL21 % 1					   ; Channel Link Control Register
DMA:48056865 ??				     % 1
DMA:48056866 ??				     % 1
DMA:48056867 ??				     % 1
DMA:48056868 ??		     OMAP3430_reg_DMA4_CICR21 %	1					   ; Channel Interrupt Control Register
DMA:48056869 ??				     % 1
DMA:4805686A ??				     % 1
DMA:4805686B ??				     % 1
DMA:4805686C ??		     OMAP3430_reg_DMA4_CSR21 % 1					   ; Channel Status Register
DMA:4805686D ??				     % 1
DMA:4805686E ??				     % 1
DMA:4805686F ??				     % 1
DMA:48056870 ??		     OMAP3430_reg_DMA4_CSDP21 %	1					   ; Channel Source Destination	Parameters
DMA:48056871 ??				     % 1
DMA:48056872 ??				     % 1
DMA:48056873 ??				     % 1
DMA:48056874 ??		     OMAP3430_reg_DMA4_CEN21 % 1					   ; Channel Element Number
DMA:48056875 ??				     % 1
DMA:48056876 ??				     % 1
DMA:48056877 ??				     % 1
DMA:48056878 ??		     OMAP3430_reg_DMA4_CFN21 % 1					   ; Channel Frame Number
DMA:48056879 ??				     % 1
DMA:4805687A ??				     % 1
DMA:4805687B ??				     % 1
DMA:4805687C ??		     OMAP3430_reg_DMA4_CSSA21 %	1					   ; Channel Source Start Address
DMA:4805687D ??				     % 1
DMA:4805687E ??				     % 1
DMA:4805687F ??				     % 1
DMA:48056880 ??		     OMAP3430_reg_DMA4_CDSA21 %	1					   ; Channel Destination Start Address
DMA:48056881 ??				     % 1
DMA:48056882 ??				     % 1
DMA:48056883 ??				     % 1
DMA:48056884 ??		     OMAP3430_reg_DMA4_CSEI21 %	1					   ; Channel Source Element Index (Signed)
DMA:48056885 ??				     % 1
DMA:48056886 ??				     % 1
DMA:48056887 ??				     % 1
DMA:48056888 ??		     OMAP3430_reg_DMA4_CSFI21 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056889 ??				     % 1
DMA:4805688A ??				     % 1
DMA:4805688B ??				     % 1
DMA:4805688C ??		     OMAP3430_reg_DMA4_CDEI21 %	1					   ; Channel Destination Element Index (Signed)
DMA:4805688D ??				     % 1
DMA:4805688E ??				     % 1
DMA:4805688F ??				     % 1
DMA:48056890 ??		     OMAP3430_reg_DMA4_CDFI21 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056891 ??				     % 1
DMA:48056892 ??				     % 1
DMA:48056893 ??				     % 1
DMA:48056894 ??		     OMAP3430_reg_DMA4_CSAC21 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056895 ??				     % 1
DMA:48056896 ??				     % 1
DMA:48056897 ??				     % 1
DMA:48056898 ??		     OMAP3430_reg_DMA4_CDAC21 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056899 ??				     % 1
DMA:4805689A ??				     % 1
DMA:4805689B ??				     % 1
DMA:4805689C ??		     OMAP3430_reg_DMA4_CCEN21 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805689D ??				     % 1
DMA:4805689E ??				     % 1
DMA:4805689F ??				     % 1
DMA:480568A0 ??		     OMAP3430_reg_DMA4_CCFN21 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480568A1 ??				     % 1
DMA:480568A2 ??				     % 1
DMA:480568A3 ??				     % 1
DMA:480568A4 ??		     OMAP3430_reg_DMA4_COLOR21 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:480568A5 ??				     % 1
DMA:480568A6 ??				     % 1
DMA:480568A7 ??				     % 1
DMA:480568A8 ??				     % 1
DMA:480568A9 ??				     % 1
DMA:480568AA ??				     % 1
DMA:480568AB ??				     % 1
DMA:480568AC ??				     % 1
DMA:480568AD ??				     % 1
DMA:480568AE ??				     % 1
DMA:480568AF ??				     % 1
DMA:480568B0 ??				     % 1
DMA:480568B1 ??				     % 1
DMA:480568B2 ??				     % 1
DMA:480568B3 ??				     % 1
DMA:480568B4 ??				     % 1
DMA:480568B5 ??				     % 1
DMA:480568B6 ??				     % 1
DMA:480568B7 ??				     % 1
DMA:480568B8 ??				     % 1
DMA:480568B9 ??				     % 1
DMA:480568BA ??				     % 1
DMA:480568BB ??				     % 1
DMA:480568BC ??				     % 1
DMA:480568BD ??				     % 1
DMA:480568BE ??				     % 1
DMA:480568BF ??				     % 1
DMA:480568C0 ??		     OMAP3430_reg_DMA4_CCR22 % 1					   ; Channel Control Register
DMA:480568C1 ??				     % 1
DMA:480568C2 ??				     % 1
DMA:480568C3 ??				     % 1
DMA:480568C4 ??		     OMAP3430_reg_DMA4_CLNK_CTRL22 % 1					   ; Channel Link Control Register
DMA:480568C5 ??				     % 1
DMA:480568C6 ??				     % 1
DMA:480568C7 ??				     % 1
DMA:480568C8 ??		     OMAP3430_reg_DMA4_CICR22 %	1					   ; Channel Interrupt Control Register
DMA:480568C9 ??				     % 1
DMA:480568CA ??				     % 1
DMA:480568CB ??				     % 1
DMA:480568CC ??		     OMAP3430_reg_DMA4_CSR22 % 1					   ; Channel Status Register
DMA:480568CD ??				     % 1
DMA:480568CE ??				     % 1
DMA:480568CF ??				     % 1
DMA:480568D0 ??		     OMAP3430_reg_DMA4_CSDP22 %	1					   ; Channel Source Destination	Parameters
DMA:480568D1 ??				     % 1
DMA:480568D2 ??				     % 1
DMA:480568D3 ??				     % 1
DMA:480568D4 ??		     OMAP3430_reg_DMA4_CEN22 % 1					   ; Channel Element Number
DMA:480568D5 ??				     % 1
DMA:480568D6 ??				     % 1
DMA:480568D7 ??				     % 1
DMA:480568D8 ??		     OMAP3430_reg_DMA4_CFN22 % 1					   ; Channel Frame Number
DMA:480568D9 ??				     % 1
DMA:480568DA ??				     % 1
DMA:480568DB ??				     % 1
DMA:480568DC ??		     OMAP3430_reg_DMA4_CSSA22 %	1					   ; Channel Source Start Address
DMA:480568DD ??				     % 1
DMA:480568DE ??				     % 1
DMA:480568DF ??				     % 1
DMA:480568E0 ??		     OMAP3430_reg_DMA4_CDSA22 %	1					   ; Channel Destination Start Address
DMA:480568E1 ??				     % 1
DMA:480568E2 ??				     % 1
DMA:480568E3 ??				     % 1
DMA:480568E4 ??		     OMAP3430_reg_DMA4_CSEI22 %	1					   ; Channel Source Element Index (Signed)
DMA:480568E5 ??				     % 1
DMA:480568E6 ??				     % 1
DMA:480568E7 ??				     % 1
DMA:480568E8 ??		     OMAP3430_reg_DMA4_CSFI22 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:480568E9 ??				     % 1
DMA:480568EA ??				     % 1
DMA:480568EB ??				     % 1
DMA:480568EC ??		     OMAP3430_reg_DMA4_CDEI22 %	1					   ; Channel Destination Element Index (Signed)
DMA:480568ED ??				     % 1
DMA:480568EE ??				     % 1
DMA:480568EF ??				     % 1
DMA:480568F0 ??		     OMAP3430_reg_DMA4_CDFI22 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:480568F1 ??				     % 1
DMA:480568F2 ??				     % 1
DMA:480568F3 ??				     % 1
DMA:480568F4 ??		     OMAP3430_reg_DMA4_CSAC22 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:480568F5 ??				     % 1
DMA:480568F6 ??				     % 1
DMA:480568F7 ??				     % 1
DMA:480568F8 ??		     OMAP3430_reg_DMA4_CDAC22 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:480568F9 ??				     % 1
DMA:480568FA ??				     % 1
DMA:480568FB ??				     % 1
DMA:480568FC ??		     OMAP3430_reg_DMA4_CCEN22 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480568FD ??				     % 1
DMA:480568FE ??				     % 1
DMA:480568FF ??				     % 1
DMA:48056900 ??		     OMAP3430_reg_DMA4_CCFN22 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056901 ??				     % 1
DMA:48056902 ??				     % 1
DMA:48056903 ??				     % 1
DMA:48056904 ??		     OMAP3430_reg_DMA4_COLOR22 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056905 ??				     % 1
DMA:48056906 ??				     % 1
DMA:48056907 ??				     % 1
DMA:48056908 ??				     % 1
DMA:48056909 ??				     % 1
DMA:4805690A ??				     % 1
DMA:4805690B ??				     % 1
DMA:4805690C ??				     % 1
DMA:4805690D ??				     % 1
DMA:4805690E ??				     % 1
DMA:4805690F ??				     % 1
DMA:48056910 ??				     % 1
DMA:48056911 ??				     % 1
DMA:48056912 ??				     % 1
DMA:48056913 ??				     % 1
DMA:48056914 ??				     % 1
DMA:48056915 ??				     % 1
DMA:48056916 ??				     % 1
DMA:48056917 ??				     % 1
DMA:48056918 ??				     % 1
DMA:48056919 ??				     % 1
DMA:4805691A ??				     % 1
DMA:4805691B ??				     % 1
DMA:4805691C ??				     % 1
DMA:4805691D ??				     % 1
DMA:4805691E ??				     % 1
DMA:4805691F ??				     % 1
DMA:48056920 ??		     OMAP3430_reg_DMA4_CCR23 % 1					   ; Channel Control Register
DMA:48056921 ??				     % 1
DMA:48056922 ??				     % 1
DMA:48056923 ??				     % 1
DMA:48056924 ??		     OMAP3430_reg_DMA4_CLNK_CTRL23 % 1					   ; Channel Link Control Register
DMA:48056925 ??				     % 1
DMA:48056926 ??				     % 1
DMA:48056927 ??				     % 1
DMA:48056928 ??		     OMAP3430_reg_DMA4_CICR23 %	1					   ; Channel Interrupt Control Register
DMA:48056929 ??				     % 1
DMA:4805692A ??				     % 1
DMA:4805692B ??				     % 1
DMA:4805692C ??		     OMAP3430_reg_DMA4_CSR23 % 1					   ; Channel Status Register
DMA:4805692D ??				     % 1
DMA:4805692E ??				     % 1
DMA:4805692F ??				     % 1
DMA:48056930 ??		     OMAP3430_reg_DMA4_CSDP23 %	1					   ; Channel Source Destination	Parameters
DMA:48056931 ??				     % 1
DMA:48056932 ??				     % 1
DMA:48056933 ??				     % 1
DMA:48056934 ??		     OMAP3430_reg_DMA4_CEN23 % 1					   ; Channel Element Number
DMA:48056935 ??				     % 1
DMA:48056936 ??				     % 1
DMA:48056937 ??				     % 1
DMA:48056938 ??		     OMAP3430_reg_DMA4_CFN23 % 1					   ; Channel Frame Number
DMA:48056939 ??				     % 1
DMA:4805693A ??				     % 1
DMA:4805693B ??				     % 1
DMA:4805693C ??		     OMAP3430_reg_DMA4_CSSA23 %	1					   ; Channel Source Start Address
DMA:4805693D ??				     % 1
DMA:4805693E ??				     % 1
DMA:4805693F ??				     % 1
DMA:48056940 ??		     OMAP3430_reg_DMA4_CDSA23 %	1					   ; Channel Destination Start Address
DMA:48056941 ??				     % 1
DMA:48056942 ??				     % 1
DMA:48056943 ??				     % 1
DMA:48056944 ??		     OMAP3430_reg_DMA4_CSEI23 %	1					   ; Channel Source Element Index (Signed)
DMA:48056945 ??				     % 1
DMA:48056946 ??				     % 1
DMA:48056947 ??				     % 1
DMA:48056948 ??		     OMAP3430_reg_DMA4_CSFI23 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056949 ??				     % 1
DMA:4805694A ??				     % 1
DMA:4805694B ??				     % 1
DMA:4805694C ??		     OMAP3430_reg_DMA4_CDEI23 %	1					   ; Channel Destination Element Index (Signed)
DMA:4805694D ??				     % 1
DMA:4805694E ??				     % 1
DMA:4805694F ??				     % 1
DMA:48056950 ??		     OMAP3430_reg_DMA4_CDFI23 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056951 ??				     % 1
DMA:48056952 ??				     % 1
DMA:48056953 ??				     % 1
DMA:48056954 ??		     OMAP3430_reg_DMA4_CSAC23 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056955 ??				     % 1
DMA:48056956 ??				     % 1
DMA:48056957 ??				     % 1
DMA:48056958 ??		     OMAP3430_reg_DMA4_CDAC23 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056959 ??				     % 1
DMA:4805695A ??				     % 1
DMA:4805695B ??				     % 1
DMA:4805695C ??		     OMAP3430_reg_DMA4_CCEN23 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:4805695D ??				     % 1
DMA:4805695E ??				     % 1
DMA:4805695F ??				     % 1
DMA:48056960 ??		     OMAP3430_reg_DMA4_CCFN23 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056961 ??				     % 1
DMA:48056962 ??				     % 1
DMA:48056963 ??				     % 1
DMA:48056964 ??		     OMAP3430_reg_DMA4_COLOR23 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056965 ??				     % 1
DMA:48056966 ??				     % 1
DMA:48056967 ??				     % 1
DMA:48056968 ??				     % 1
DMA:48056969 ??				     % 1
DMA:4805696A ??				     % 1
DMA:4805696B ??				     % 1
DMA:4805696C ??				     % 1
DMA:4805696D ??				     % 1
DMA:4805696E ??				     % 1
DMA:4805696F ??				     % 1
DMA:48056970 ??				     % 1
DMA:48056971 ??				     % 1
DMA:48056972 ??				     % 1
DMA:48056973 ??				     % 1
DMA:48056974 ??				     % 1
DMA:48056975 ??				     % 1
DMA:48056976 ??				     % 1
DMA:48056977 ??				     % 1
DMA:48056978 ??				     % 1
DMA:48056979 ??				     % 1
DMA:4805697A ??				     % 1
DMA:4805697B ??				     % 1
DMA:4805697C ??				     % 1
DMA:4805697D ??				     % 1
DMA:4805697E ??				     % 1
DMA:4805697F ??				     % 1
DMA:48056980 ??		     OMAP3430_reg_DMA4_CCR24 % 1					   ; Channel Control Register
DMA:48056981 ??				     % 1
DMA:48056982 ??				     % 1
DMA:48056983 ??				     % 1
DMA:48056984 ??		     OMAP3430_reg_DMA4_CLNK_CTRL24 % 1					   ; Channel Link Control Register
DMA:48056985 ??				     % 1
DMA:48056986 ??				     % 1
DMA:48056987 ??				     % 1
DMA:48056988 ??		     OMAP3430_reg_DMA4_CICR24 %	1					   ; Channel Interrupt Control Register
DMA:48056989 ??				     % 1
DMA:4805698A ??				     % 1
DMA:4805698B ??				     % 1
DMA:4805698C ??		     OMAP3430_reg_DMA4_CSR24 % 1					   ; Channel Status Register
DMA:4805698D ??				     % 1
DMA:4805698E ??				     % 1
DMA:4805698F ??				     % 1
DMA:48056990 ??		     OMAP3430_reg_DMA4_CSDP24 %	1					   ; Channel Source Destination	Parameters
DMA:48056991 ??				     % 1
DMA:48056992 ??				     % 1
DMA:48056993 ??				     % 1
DMA:48056994 ??		     OMAP3430_reg_DMA4_CEN24 % 1					   ; Channel Element Number
DMA:48056995 ??				     % 1
DMA:48056996 ??				     % 1
DMA:48056997 ??				     % 1
DMA:48056998 ??		     OMAP3430_reg_DMA4_CFN24 % 1					   ; Channel Frame Number
DMA:48056999 ??				     % 1
DMA:4805699A ??				     % 1
DMA:4805699B ??				     % 1
DMA:4805699C ??		     OMAP3430_reg_DMA4_CSSA24 %	1					   ; Channel Source Start Address
DMA:4805699D ??				     % 1
DMA:4805699E ??				     % 1
DMA:4805699F ??				     % 1
DMA:480569A0 ??		     OMAP3430_reg_DMA4_CDSA24 %	1					   ; Channel Destination Start Address
DMA:480569A1 ??				     % 1
DMA:480569A2 ??				     % 1
DMA:480569A3 ??				     % 1
DMA:480569A4 ??		     OMAP3430_reg_DMA4_CSEI24 %	1					   ; Channel Source Element Index (Signed)
DMA:480569A5 ??				     % 1
DMA:480569A6 ??				     % 1
DMA:480569A7 ??				     % 1
DMA:480569A8 ??		     OMAP3430_reg_DMA4_CSFI24 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:480569A9 ??				     % 1
DMA:480569AA ??				     % 1
DMA:480569AB ??				     % 1
DMA:480569AC ??		     OMAP3430_reg_DMA4_CDEI24 %	1					   ; Channel Destination Element Index (Signed)
DMA:480569AD ??				     % 1
DMA:480569AE ??				     % 1
DMA:480569AF ??				     % 1
DMA:480569B0 ??		     OMAP3430_reg_DMA4_CDFI24 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:480569B1 ??				     % 1
DMA:480569B2 ??				     % 1
DMA:480569B3 ??				     % 1
DMA:480569B4 ??		     OMAP3430_reg_DMA4_CSAC24 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:480569B5 ??				     % 1
DMA:480569B6 ??				     % 1
DMA:480569B7 ??				     % 1
DMA:480569B8 ??		     OMAP3430_reg_DMA4_CDAC24 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:480569B9 ??				     % 1
DMA:480569BA ??				     % 1
DMA:480569BB ??				     % 1
DMA:480569BC ??		     OMAP3430_reg_DMA4_CCEN24 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480569BD ??				     % 1
DMA:480569BE ??				     % 1
DMA:480569BF ??				     % 1
DMA:480569C0 ??		     OMAP3430_reg_DMA4_CCFN24 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:480569C1 ??				     % 1
DMA:480569C2 ??				     % 1
DMA:480569C3 ??				     % 1
DMA:480569C4 ??		     OMAP3430_reg_DMA4_COLOR24 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:480569C5 ??				     % 1
DMA:480569C6 ??				     % 1
DMA:480569C7 ??				     % 1
DMA:480569C8 ??				     % 1
DMA:480569C9 ??				     % 1
DMA:480569CA ??				     % 1
DMA:480569CB ??				     % 1
DMA:480569CC ??				     % 1
DMA:480569CD ??				     % 1
DMA:480569CE ??				     % 1
DMA:480569CF ??				     % 1
DMA:480569D0 ??				     % 1
DMA:480569D1 ??				     % 1
DMA:480569D2 ??				     % 1
DMA:480569D3 ??				     % 1
DMA:480569D4 ??				     % 1
DMA:480569D5 ??				     % 1
DMA:480569D6 ??				     % 1
DMA:480569D7 ??				     % 1
DMA:480569D8 ??				     % 1
DMA:480569D9 ??				     % 1
DMA:480569DA ??				     % 1
DMA:480569DB ??				     % 1
DMA:480569DC ??				     % 1
DMA:480569DD ??				     % 1
DMA:480569DE ??				     % 1
DMA:480569DF ??				     % 1
DMA:480569E0 ??		     OMAP3430_reg_DMA4_CCR25 % 1					   ; Channel Control Register
DMA:480569E1 ??				     % 1
DMA:480569E2 ??				     % 1
DMA:480569E3 ??				     % 1
DMA:480569E4 ??		     OMAP3430_reg_DMA4_CLNK_CTRL25 % 1					   ; Channel Link Control Register
DMA:480569E5 ??				     % 1
DMA:480569E6 ??				     % 1
DMA:480569E7 ??				     % 1
DMA:480569E8 ??		     OMAP3430_reg_DMA4_CICR25 %	1					   ; Channel Interrupt Control Register
DMA:480569E9 ??				     % 1
DMA:480569EA ??				     % 1
DMA:480569EB ??				     % 1
DMA:480569EC ??		     OMAP3430_reg_DMA4_CSR25 % 1					   ; Channel Status Register
DMA:480569ED ??				     % 1
DMA:480569EE ??				     % 1
DMA:480569EF ??				     % 1
DMA:480569F0 ??		     OMAP3430_reg_DMA4_CSDP25 %	1					   ; Channel Source Destination	Parameters
DMA:480569F1 ??				     % 1
DMA:480569F2 ??				     % 1
DMA:480569F3 ??				     % 1
DMA:480569F4 ??		     OMAP3430_reg_DMA4_CEN25 % 1					   ; Channel Element Number
DMA:480569F5 ??				     % 1
DMA:480569F6 ??				     % 1
DMA:480569F7 ??				     % 1
DMA:480569F8 ??		     OMAP3430_reg_DMA4_CFN25 % 1					   ; Channel Frame Number
DMA:480569F9 ??				     % 1
DMA:480569FA ??				     % 1
DMA:480569FB ??				     % 1
DMA:480569FC ??		     OMAP3430_reg_DMA4_CSSA25 %	1					   ; Channel Source Start Address
DMA:480569FD ??				     % 1
DMA:480569FE ??				     % 1
DMA:480569FF ??				     % 1
DMA:48056A00 ??		     OMAP3430_reg_DMA4_CDSA25 %	1					   ; Channel Destination Start Address
DMA:48056A01 ??				     % 1
DMA:48056A02 ??				     % 1
DMA:48056A03 ??				     % 1
DMA:48056A04 ??		     OMAP3430_reg_DMA4_CSEI25 %	1					   ; Channel Source Element Index (Signed)
DMA:48056A05 ??				     % 1
DMA:48056A06 ??				     % 1
DMA:48056A07 ??				     % 1
DMA:48056A08 ??		     OMAP3430_reg_DMA4_CSFI25 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056A09 ??				     % 1
DMA:48056A0A ??				     % 1
DMA:48056A0B ??				     % 1
DMA:48056A0C ??		     OMAP3430_reg_DMA4_CDEI25 %	1					   ; Channel Destination Element Index (Signed)
DMA:48056A0D ??				     % 1
DMA:48056A0E ??				     % 1
DMA:48056A0F ??				     % 1
DMA:48056A10 ??		     OMAP3430_reg_DMA4_CDFI25 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056A11 ??				     % 1
DMA:48056A12 ??				     % 1
DMA:48056A13 ??				     % 1
DMA:48056A14 ??		     OMAP3430_reg_DMA4_CSAC25 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056A15 ??				     % 1
DMA:48056A16 ??				     % 1
DMA:48056A17 ??				     % 1
DMA:48056A18 ??		     OMAP3430_reg_DMA4_CDAC25 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056A19 ??				     % 1
DMA:48056A1A ??				     % 1
DMA:48056A1B ??				     % 1
DMA:48056A1C ??		     OMAP3430_reg_DMA4_CCEN25 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056A1D ??				     % 1
DMA:48056A1E ??				     % 1
DMA:48056A1F ??				     % 1
DMA:48056A20 ??		     OMAP3430_reg_DMA4_CCFN25 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056A21 ??				     % 1
DMA:48056A22 ??				     % 1
DMA:48056A23 ??				     % 1
DMA:48056A24 ??		     OMAP3430_reg_DMA4_COLOR25 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056A25 ??				     % 1
DMA:48056A26 ??				     % 1
DMA:48056A27 ??				     % 1
DMA:48056A28 ??				     % 1
DMA:48056A29 ??				     % 1
DMA:48056A2A ??				     % 1
DMA:48056A2B ??				     % 1
DMA:48056A2C ??				     % 1
DMA:48056A2D ??				     % 1
DMA:48056A2E ??				     % 1
DMA:48056A2F ??				     % 1
DMA:48056A30 ??				     % 1
DMA:48056A31 ??				     % 1
DMA:48056A32 ??				     % 1
DMA:48056A33 ??				     % 1
DMA:48056A34 ??				     % 1
DMA:48056A35 ??				     % 1
DMA:48056A36 ??				     % 1
DMA:48056A37 ??				     % 1
DMA:48056A38 ??				     % 1
DMA:48056A39 ??				     % 1
DMA:48056A3A ??				     % 1
DMA:48056A3B ??				     % 1
DMA:48056A3C ??				     % 1
DMA:48056A3D ??				     % 1
DMA:48056A3E ??				     % 1
DMA:48056A3F ??				     % 1
DMA:48056A40 ??		     OMAP3430_reg_DMA4_CCR26 % 1					   ; Channel Control Register
DMA:48056A41 ??				     % 1
DMA:48056A42 ??				     % 1
DMA:48056A43 ??				     % 1
DMA:48056A44 ??		     OMAP3430_reg_DMA4_CLNK_CTRL26 % 1					   ; Channel Link Control Register
DMA:48056A45 ??				     % 1
DMA:48056A46 ??				     % 1
DMA:48056A47 ??				     % 1
DMA:48056A48 ??		     OMAP3430_reg_DMA4_CICR26 %	1					   ; Channel Interrupt Control Register
DMA:48056A49 ??				     % 1
DMA:48056A4A ??				     % 1
DMA:48056A4B ??				     % 1
DMA:48056A4C ??		     OMAP3430_reg_DMA4_CSR26 % 1					   ; Channel Status Register
DMA:48056A4D ??				     % 1
DMA:48056A4E ??				     % 1
DMA:48056A4F ??				     % 1
DMA:48056A50 ??		     OMAP3430_reg_DMA4_CSDP26 %	1					   ; Channel Source Destination	Parameters
DMA:48056A51 ??				     % 1
DMA:48056A52 ??				     % 1
DMA:48056A53 ??				     % 1
DMA:48056A54 ??		     OMAP3430_reg_DMA4_CEN26 % 1					   ; Channel Element Number
DMA:48056A55 ??				     % 1
DMA:48056A56 ??				     % 1
DMA:48056A57 ??				     % 1
DMA:48056A58 ??		     OMAP3430_reg_DMA4_CFN26 % 1					   ; Channel Frame Number
DMA:48056A59 ??				     % 1
DMA:48056A5A ??				     % 1
DMA:48056A5B ??				     % 1
DMA:48056A5C ??		     OMAP3430_reg_DMA4_CSSA26 %	1					   ; Channel Source Start Address
DMA:48056A5D ??				     % 1
DMA:48056A5E ??				     % 1
DMA:48056A5F ??				     % 1
DMA:48056A60 ??		     OMAP3430_reg_DMA4_CDSA26 %	1					   ; Channel Destination Start Address
DMA:48056A61 ??				     % 1
DMA:48056A62 ??				     % 1
DMA:48056A63 ??				     % 1
DMA:48056A64 ??		     OMAP3430_reg_DMA4_CSEI26 %	1					   ; Channel Source Element Index (Signed)
DMA:48056A65 ??				     % 1
DMA:48056A66 ??				     % 1
DMA:48056A67 ??				     % 1
DMA:48056A68 ??		     OMAP3430_reg_DMA4_CSFI26 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056A69 ??				     % 1
DMA:48056A6A ??				     % 1
DMA:48056A6B ??				     % 1
DMA:48056A6C ??		     OMAP3430_reg_DMA4_CDEI26 %	1					   ; Channel Destination Element Index (Signed)
DMA:48056A6D ??				     % 1
DMA:48056A6E ??				     % 1
DMA:48056A6F ??				     % 1
DMA:48056A70 ??		     OMAP3430_reg_DMA4_CDFI26 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056A71 ??				     % 1
DMA:48056A72 ??				     % 1
DMA:48056A73 ??				     % 1
DMA:48056A74 ??		     OMAP3430_reg_DMA4_CSAC26 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056A75 ??				     % 1
DMA:48056A76 ??				     % 1
DMA:48056A77 ??				     % 1
DMA:48056A78 ??		     OMAP3430_reg_DMA4_CDAC26 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056A79 ??				     % 1
DMA:48056A7A ??				     % 1
DMA:48056A7B ??				     % 1
DMA:48056A7C ??		     OMAP3430_reg_DMA4_CCEN26 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056A7D ??				     % 1
DMA:48056A7E ??				     % 1
DMA:48056A7F ??				     % 1
DMA:48056A80 ??		     OMAP3430_reg_DMA4_CCFN26 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056A81 ??				     % 1
DMA:48056A82 ??				     % 1
DMA:48056A83 ??				     % 1
DMA:48056A84 ??		     OMAP3430_reg_DMA4_COLOR26 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056A85 ??				     % 1
DMA:48056A86 ??				     % 1
DMA:48056A87 ??				     % 1
DMA:48056A88 ??				     % 1
DMA:48056A89 ??				     % 1
DMA:48056A8A ??				     % 1
DMA:48056A8B ??				     % 1
DMA:48056A8C ??				     % 1
DMA:48056A8D ??				     % 1
DMA:48056A8E ??				     % 1
DMA:48056A8F ??				     % 1
DMA:48056A90 ??				     % 1
DMA:48056A91 ??				     % 1
DMA:48056A92 ??				     % 1
DMA:48056A93 ??				     % 1
DMA:48056A94 ??				     % 1
DMA:48056A95 ??				     % 1
DMA:48056A96 ??				     % 1
DMA:48056A97 ??				     % 1
DMA:48056A98 ??				     % 1
DMA:48056A99 ??				     % 1
DMA:48056A9A ??				     % 1
DMA:48056A9B ??				     % 1
DMA:48056A9C ??				     % 1
DMA:48056A9D ??				     % 1
DMA:48056A9E ??				     % 1
DMA:48056A9F ??				     % 1
DMA:48056AA0 ??		     OMAP3430_reg_DMA4_CCR27 % 1					   ; Channel Control Register
DMA:48056AA1 ??				     % 1
DMA:48056AA2 ??				     % 1
DMA:48056AA3 ??				     % 1
DMA:48056AA4 ??		     OMAP3430_reg_DMA4_CLNK_CTRL27 % 1					   ; Channel Link Control Register
DMA:48056AA5 ??				     % 1
DMA:48056AA6 ??				     % 1
DMA:48056AA7 ??				     % 1
DMA:48056AA8 ??		     OMAP3430_reg_DMA4_CICR27 %	1					   ; Channel Interrupt Control Register
DMA:48056AA9 ??				     % 1
DMA:48056AAA ??				     % 1
DMA:48056AAB ??				     % 1
DMA:48056AAC ??		     OMAP3430_reg_DMA4_CSR27 % 1					   ; Channel Status Register
DMA:48056AAD ??				     % 1
DMA:48056AAE ??				     % 1
DMA:48056AAF ??				     % 1
DMA:48056AB0 ??		     OMAP3430_reg_DMA4_CSDP27 %	1					   ; Channel Source Destination	Parameters
DMA:48056AB1 ??				     % 1
DMA:48056AB2 ??				     % 1
DMA:48056AB3 ??				     % 1
DMA:48056AB4 ??		     OMAP3430_reg_DMA4_CEN27 % 1					   ; Channel Element Number
DMA:48056AB5 ??				     % 1
DMA:48056AB6 ??				     % 1
DMA:48056AB7 ??				     % 1
DMA:48056AB8 ??		     OMAP3430_reg_DMA4_CFN27 % 1					   ; Channel Frame Number
DMA:48056AB9 ??				     % 1
DMA:48056ABA ??				     % 1
DMA:48056ABB ??				     % 1
DMA:48056ABC ??		     OMAP3430_reg_DMA4_CSSA27 %	1					   ; Channel Source Start Address
DMA:48056ABD ??				     % 1
DMA:48056ABE ??				     % 1
DMA:48056ABF ??				     % 1
DMA:48056AC0 ??		     OMAP3430_reg_DMA4_CDSA27 %	1					   ; Channel Destination Start Address
DMA:48056AC1 ??				     % 1
DMA:48056AC2 ??				     % 1
DMA:48056AC3 ??				     % 1
DMA:48056AC4 ??		     OMAP3430_reg_DMA4_CSEI27 %	1					   ; Channel Source Element Index (Signed)
DMA:48056AC5 ??				     % 1
DMA:48056AC6 ??				     % 1
DMA:48056AC7 ??				     % 1
DMA:48056AC8 ??		     OMAP3430_reg_DMA4_CSFI27 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056AC9 ??				     % 1
DMA:48056ACA ??				     % 1
DMA:48056ACB ??				     % 1
DMA:48056ACC ??		     OMAP3430_reg_DMA4_CDEI27 %	1					   ; Channel Destination Element Index (Signed)
DMA:48056ACD ??				     % 1
DMA:48056ACE ??				     % 1
DMA:48056ACF ??				     % 1
DMA:48056AD0 ??		     OMAP3430_reg_DMA4_CDFI27 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056AD1 ??				     % 1
DMA:48056AD2 ??				     % 1
DMA:48056AD3 ??				     % 1
DMA:48056AD4 ??		     OMAP3430_reg_DMA4_CSAC27 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056AD5 ??				     % 1
DMA:48056AD6 ??				     % 1
DMA:48056AD7 ??				     % 1
DMA:48056AD8 ??		     OMAP3430_reg_DMA4_CDAC27 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056AD9 ??				     % 1
DMA:48056ADA ??				     % 1
DMA:48056ADB ??				     % 1
DMA:48056ADC ??		     OMAP3430_reg_DMA4_CCEN27 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056ADD ??				     % 1
DMA:48056ADE ??				     % 1
DMA:48056ADF ??				     % 1
DMA:48056AE0 ??		     OMAP3430_reg_DMA4_CCFN27 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056AE1 ??				     % 1
DMA:48056AE2 ??				     % 1
DMA:48056AE3 ??				     % 1
DMA:48056AE4 ??		     OMAP3430_reg_DMA4_COLOR27 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056AE5 ??				     % 1
DMA:48056AE6 ??				     % 1
DMA:48056AE7 ??				     % 1
DMA:48056AE8 ??				     % 1
DMA:48056AE9 ??				     % 1
DMA:48056AEA ??				     % 1
DMA:48056AEB ??				     % 1
DMA:48056AEC ??				     % 1
DMA:48056AED ??				     % 1
DMA:48056AEE ??				     % 1
DMA:48056AEF ??				     % 1
DMA:48056AF0 ??				     % 1
DMA:48056AF1 ??				     % 1
DMA:48056AF2 ??				     % 1
DMA:48056AF3 ??				     % 1
DMA:48056AF4 ??				     % 1
DMA:48056AF5 ??				     % 1
DMA:48056AF6 ??				     % 1
DMA:48056AF7 ??				     % 1
DMA:48056AF8 ??				     % 1
DMA:48056AF9 ??				     % 1
DMA:48056AFA ??				     % 1
DMA:48056AFB ??				     % 1
DMA:48056AFC ??				     % 1
DMA:48056AFD ??				     % 1
DMA:48056AFE ??				     % 1
DMA:48056AFF ??				     % 1
DMA:48056B00 ??		     OMAP3430_reg_DMA4_CCR28 % 1					   ; Channel Control Register
DMA:48056B01 ??				     % 1
DMA:48056B02 ??				     % 1
DMA:48056B03 ??				     % 1
DMA:48056B04 ??		     OMAP3430_reg_DMA4_CLNK_CTRL28 % 1					   ; Channel Link Control Register
DMA:48056B05 ??				     % 1
DMA:48056B06 ??				     % 1
DMA:48056B07 ??				     % 1
DMA:48056B08 ??		     OMAP3430_reg_DMA4_CICR28 %	1					   ; Channel Interrupt Control Register
DMA:48056B09 ??				     % 1
DMA:48056B0A ??				     % 1
DMA:48056B0B ??				     % 1
DMA:48056B0C ??		     OMAP3430_reg_DMA4_CSR28 % 1					   ; Channel Status Register
DMA:48056B0D ??				     % 1
DMA:48056B0E ??				     % 1
DMA:48056B0F ??				     % 1
DMA:48056B10 ??		     OMAP3430_reg_DMA4_CSDP28 %	1					   ; Channel Source Destination	Parameters
DMA:48056B11 ??				     % 1
DMA:48056B12 ??				     % 1
DMA:48056B13 ??				     % 1
DMA:48056B14 ??		     OMAP3430_reg_DMA4_CEN28 % 1					   ; Channel Element Number
DMA:48056B15 ??				     % 1
DMA:48056B16 ??				     % 1
DMA:48056B17 ??				     % 1
DMA:48056B18 ??		     OMAP3430_reg_DMA4_CFN28 % 1					   ; Channel Frame Number
DMA:48056B19 ??				     % 1
DMA:48056B1A ??				     % 1
DMA:48056B1B ??				     % 1
DMA:48056B1C ??		     OMAP3430_reg_DMA4_CSSA28 %	1					   ; Channel Source Start Address
DMA:48056B1D ??				     % 1
DMA:48056B1E ??				     % 1
DMA:48056B1F ??				     % 1
DMA:48056B20 ??		     OMAP3430_reg_DMA4_CDSA28 %	1					   ; Channel Destination Start Address
DMA:48056B21 ??				     % 1
DMA:48056B22 ??				     % 1
DMA:48056B23 ??				     % 1
DMA:48056B24 ??		     OMAP3430_reg_DMA4_CSEI28 %	1					   ; Channel Source Element Index (Signed)
DMA:48056B25 ??				     % 1
DMA:48056B26 ??				     % 1
DMA:48056B27 ??				     % 1
DMA:48056B28 ??		     OMAP3430_reg_DMA4_CSFI28 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056B29 ??				     % 1
DMA:48056B2A ??				     % 1
DMA:48056B2B ??				     % 1
DMA:48056B2C ??		     OMAP3430_reg_DMA4_CDEI28 %	1					   ; Channel Destination Element Index (Signed)
DMA:48056B2D ??				     % 1
DMA:48056B2E ??				     % 1
DMA:48056B2F ??				     % 1
DMA:48056B30 ??		     OMAP3430_reg_DMA4_CDFI28 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056B31 ??				     % 1
DMA:48056B32 ??				     % 1
DMA:48056B33 ??				     % 1
DMA:48056B34 ??		     OMAP3430_reg_DMA4_CSAC28 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056B35 ??				     % 1
DMA:48056B36 ??				     % 1
DMA:48056B37 ??				     % 1
DMA:48056B38 ??		     OMAP3430_reg_DMA4_CDAC28 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056B39 ??				     % 1
DMA:48056B3A ??				     % 1
DMA:48056B3B ??				     % 1
DMA:48056B3C ??		     OMAP3430_reg_DMA4_CCEN28 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056B3D ??				     % 1
DMA:48056B3E ??				     % 1
DMA:48056B3F ??				     % 1
DMA:48056B40 ??		     OMAP3430_reg_DMA4_CCFN28 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056B41 ??				     % 1
DMA:48056B42 ??				     % 1
DMA:48056B43 ??				     % 1
DMA:48056B44 ??		     OMAP3430_reg_DMA4_COLOR28 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056B45 ??				     % 1
DMA:48056B46 ??				     % 1
DMA:48056B47 ??				     % 1
DMA:48056B48 ??				     % 1
DMA:48056B49 ??				     % 1
DMA:48056B4A ??				     % 1
DMA:48056B4B ??				     % 1
DMA:48056B4C ??				     % 1
DMA:48056B4D ??				     % 1
DMA:48056B4E ??				     % 1
DMA:48056B4F ??				     % 1
DMA:48056B50 ??				     % 1
DMA:48056B51 ??				     % 1
DMA:48056B52 ??				     % 1
DMA:48056B53 ??				     % 1
DMA:48056B54 ??				     % 1
DMA:48056B55 ??				     % 1
DMA:48056B56 ??				     % 1
DMA:48056B57 ??				     % 1
DMA:48056B58 ??				     % 1
DMA:48056B59 ??				     % 1
DMA:48056B5A ??				     % 1
DMA:48056B5B ??				     % 1
DMA:48056B5C ??				     % 1
DMA:48056B5D ??				     % 1
DMA:48056B5E ??				     % 1
DMA:48056B5F ??				     % 1
DMA:48056B60 ??		     OMAP3430_reg_DMA4_CCR29 % 1					   ; Channel Control Register
DMA:48056B61 ??				     % 1
DMA:48056B62 ??				     % 1
DMA:48056B63 ??				     % 1
DMA:48056B64 ??		     OMAP3430_reg_DMA4_CLNK_CTRL29 % 1					   ; Channel Link Control Register
DMA:48056B65 ??				     % 1
DMA:48056B66 ??				     % 1
DMA:48056B67 ??				     % 1
DMA:48056B68 ??		     OMAP3430_reg_DMA4_CICR29 %	1					   ; Channel Interrupt Control Register
DMA:48056B69 ??				     % 1
DMA:48056B6A ??				     % 1
DMA:48056B6B ??				     % 1
DMA:48056B6C ??		     OMAP3430_reg_DMA4_CSR29 % 1					   ; Channel Status Register
DMA:48056B6D ??				     % 1
DMA:48056B6E ??				     % 1
DMA:48056B6F ??				     % 1
DMA:48056B70 ??		     OMAP3430_reg_DMA4_CSDP29 %	1					   ; Channel Source Destination	Parameters
DMA:48056B71 ??				     % 1
DMA:48056B72 ??				     % 1
DMA:48056B73 ??				     % 1
DMA:48056B74 ??		     OMAP3430_reg_DMA4_CEN29 % 1					   ; Channel Element Number
DMA:48056B75 ??				     % 1
DMA:48056B76 ??				     % 1
DMA:48056B77 ??				     % 1
DMA:48056B78 ??		     OMAP3430_reg_DMA4_CFN29 % 1					   ; Channel Frame Number
DMA:48056B79 ??				     % 1
DMA:48056B7A ??				     % 1
DMA:48056B7B ??				     % 1
DMA:48056B7C ??		     OMAP3430_reg_DMA4_CSSA29 %	1					   ; Channel Source Start Address
DMA:48056B7D ??				     % 1
DMA:48056B7E ??				     % 1
DMA:48056B7F ??				     % 1
DMA:48056B80 ??		     OMAP3430_reg_DMA4_CDSA29 %	1					   ; Channel Destination Start Address
DMA:48056B81 ??				     % 1
DMA:48056B82 ??				     % 1
DMA:48056B83 ??				     % 1
DMA:48056B84 ??		     OMAP3430_reg_DMA4_CSEI29 %	1					   ; Channel Source Element Index (Signed)
DMA:48056B85 ??				     % 1
DMA:48056B86 ??				     % 1
DMA:48056B87 ??				     % 1
DMA:48056B88 ??		     OMAP3430_reg_DMA4_CSFI29 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056B89 ??				     % 1
DMA:48056B8A ??				     % 1
DMA:48056B8B ??				     % 1
DMA:48056B8C ??		     OMAP3430_reg_DMA4_CDEI29 %	1					   ; Channel Destination Element Index (Signed)
DMA:48056B8D ??				     % 1
DMA:48056B8E ??				     % 1
DMA:48056B8F ??				     % 1
DMA:48056B90 ??		     OMAP3430_reg_DMA4_CDFI29 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056B91 ??				     % 1
DMA:48056B92 ??				     % 1
DMA:48056B93 ??				     % 1
DMA:48056B94 ??		     OMAP3430_reg_DMA4_CSAC29 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056B95 ??				     % 1
DMA:48056B96 ??				     % 1
DMA:48056B97 ??				     % 1
DMA:48056B98 ??		     OMAP3430_reg_DMA4_CDAC29 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056B99 ??				     % 1
DMA:48056B9A ??				     % 1
DMA:48056B9B ??				     % 1
DMA:48056B9C ??		     OMAP3430_reg_DMA4_CCEN29 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056B9D ??				     % 1
DMA:48056B9E ??				     % 1
DMA:48056B9F ??				     % 1
DMA:48056BA0 ??		     OMAP3430_reg_DMA4_CCFN29 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056BA1 ??				     % 1
DMA:48056BA2 ??				     % 1
DMA:48056BA3 ??				     % 1
DMA:48056BA4 ??		     OMAP3430_reg_DMA4_COLOR29 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056BA5 ??				     % 1
DMA:48056BA6 ??				     % 1
DMA:48056BA7 ??				     % 1
DMA:48056BA8 ??				     % 1
DMA:48056BA9 ??				     % 1
DMA:48056BAA ??				     % 1
DMA:48056BAB ??				     % 1
DMA:48056BAC ??				     % 1
DMA:48056BAD ??				     % 1
DMA:48056BAE ??				     % 1
DMA:48056BAF ??				     % 1
DMA:48056BB0 ??				     % 1
DMA:48056BB1 ??				     % 1
DMA:48056BB2 ??				     % 1
DMA:48056BB3 ??				     % 1
DMA:48056BB4 ??				     % 1
DMA:48056BB5 ??				     % 1
DMA:48056BB6 ??				     % 1
DMA:48056BB7 ??				     % 1
DMA:48056BB8 ??				     % 1
DMA:48056BB9 ??				     % 1
DMA:48056BBA ??				     % 1
DMA:48056BBB ??				     % 1
DMA:48056BBC ??				     % 1
DMA:48056BBD ??				     % 1
DMA:48056BBE ??				     % 1
DMA:48056BBF ??				     % 1
DMA:48056BC0 ??		     OMAP3430_reg_DMA4_CCR30 % 1					   ; Channel Control Register
DMA:48056BC1 ??				     % 1
DMA:48056BC2 ??				     % 1
DMA:48056BC3 ??				     % 1
DMA:48056BC4 ??		     OMAP3430_reg_DMA4_CLNK_CTRL30 % 1					   ; Channel Link Control Register
DMA:48056BC5 ??				     % 1
DMA:48056BC6 ??				     % 1
DMA:48056BC7 ??				     % 1
DMA:48056BC8 ??		     OMAP3430_reg_DMA4_CICR30 %	1					   ; Channel Interrupt Control Register
DMA:48056BC9 ??				     % 1
DMA:48056BCA ??				     % 1
DMA:48056BCB ??				     % 1
DMA:48056BCC ??		     OMAP3430_reg_DMA4_CSR30 % 1					   ; Channel Status Register
DMA:48056BCD ??				     % 1
DMA:48056BCE ??				     % 1
DMA:48056BCF ??				     % 1
DMA:48056BD0 ??		     OMAP3430_reg_DMA4_CSDP30 %	1					   ; Channel Source Destination	Parameters
DMA:48056BD1 ??				     % 1
DMA:48056BD2 ??				     % 1
DMA:48056BD3 ??				     % 1
DMA:48056BD4 ??		     OMAP3430_reg_DMA4_CEN30 % 1					   ; Channel Element Number
DMA:48056BD5 ??				     % 1
DMA:48056BD6 ??				     % 1
DMA:48056BD7 ??				     % 1
DMA:48056BD8 ??		     OMAP3430_reg_DMA4_CFN30 % 1					   ; Channel Frame Number
DMA:48056BD9 ??				     % 1
DMA:48056BDA ??				     % 1
DMA:48056BDB ??				     % 1
DMA:48056BDC ??		     OMAP3430_reg_DMA4_CSSA30 %	1					   ; Channel Source Start Address
DMA:48056BDD ??				     % 1
DMA:48056BDE ??				     % 1
DMA:48056BDF ??				     % 1
DMA:48056BE0 ??		     OMAP3430_reg_DMA4_CDSA30 %	1					   ; Channel Destination Start Address
DMA:48056BE1 ??				     % 1
DMA:48056BE2 ??				     % 1
DMA:48056BE3 ??				     % 1
DMA:48056BE4 ??		     OMAP3430_reg_DMA4_CSEI30 %	1					   ; Channel Source Element Index (Signed)
DMA:48056BE5 ??				     % 1
DMA:48056BE6 ??				     % 1
DMA:48056BE7 ??				     % 1
DMA:48056BE8 ??		     OMAP3430_reg_DMA4_CSFI30 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056BE9 ??				     % 1
DMA:48056BEA ??				     % 1
DMA:48056BEB ??				     % 1
DMA:48056BEC ??		     OMAP3430_reg_DMA4_CDEI30 %	1					   ; Channel Destination Element Index (Signed)
DMA:48056BED ??				     % 1
DMA:48056BEE ??				     % 1
DMA:48056BEF ??				     % 1
DMA:48056BF0 ??		     OMAP3430_reg_DMA4_CDFI30 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056BF1 ??				     % 1
DMA:48056BF2 ??				     % 1
DMA:48056BF3 ??				     % 1
DMA:48056BF4 ??		     OMAP3430_reg_DMA4_CSAC30 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056BF5 ??				     % 1
DMA:48056BF6 ??				     % 1
DMA:48056BF7 ??				     % 1
DMA:48056BF8 ??		     OMAP3430_reg_DMA4_CDAC30 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056BF9 ??				     % 1
DMA:48056BFA ??				     % 1
DMA:48056BFB ??				     % 1
DMA:48056BFC ??		     OMAP3430_reg_DMA4_CCEN30 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056BFD ??				     % 1
DMA:48056BFE ??				     % 1
DMA:48056BFF ??				     % 1
DMA:48056C00 ??		     OMAP3430_reg_DMA4_CCFN30 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056C01 ??				     % 1
DMA:48056C02 ??				     % 1
DMA:48056C03 ??				     % 1
DMA:48056C04 ??		     OMAP3430_reg_DMA4_COLOR30 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056C05 ??				     % 1
DMA:48056C06 ??				     % 1
DMA:48056C07 ??				     % 1
DMA:48056C08 ??				     % 1
DMA:48056C09 ??				     % 1
DMA:48056C0A ??				     % 1
DMA:48056C0B ??				     % 1
DMA:48056C0C ??				     % 1
DMA:48056C0D ??				     % 1
DMA:48056C0E ??				     % 1
DMA:48056C0F ??				     % 1
DMA:48056C10 ??				     % 1
DMA:48056C11 ??				     % 1
DMA:48056C12 ??				     % 1
DMA:48056C13 ??				     % 1
DMA:48056C14 ??				     % 1
DMA:48056C15 ??				     % 1
DMA:48056C16 ??				     % 1
DMA:48056C17 ??				     % 1
DMA:48056C18 ??				     % 1
DMA:48056C19 ??				     % 1
DMA:48056C1A ??				     % 1
DMA:48056C1B ??				     % 1
DMA:48056C1C ??				     % 1
DMA:48056C1D ??				     % 1
DMA:48056C1E ??				     % 1
DMA:48056C1F ??				     % 1
DMA:48056C20 ??		     OMAP3430_reg_DMA4_CCR31 % 1					   ; Channel Control Register
DMA:48056C21 ??				     % 1
DMA:48056C22 ??				     % 1
DMA:48056C23 ??				     % 1
DMA:48056C24 ??		     OMAP3430_reg_DMA4_CLNK_CTRL31 % 1					   ; Channel Link Control Register
DMA:48056C25 ??				     % 1
DMA:48056C26 ??				     % 1
DMA:48056C27 ??				     % 1
DMA:48056C28 ??		     OMAP3430_reg_DMA4_CICR31 %	1					   ; Channel Interrupt Control Register
DMA:48056C29 ??				     % 1
DMA:48056C2A ??				     % 1
DMA:48056C2B ??				     % 1
DMA:48056C2C ??		     OMAP3430_reg_DMA4_CSR31 % 1					   ; Channel Status Register
DMA:48056C2D ??				     % 1
DMA:48056C2E ??				     % 1
DMA:48056C2F ??				     % 1
DMA:48056C30 ??		     OMAP3430_reg_DMA4_CSDP31 %	1					   ; Channel Source Destination	Parameters
DMA:48056C31 ??				     % 1
DMA:48056C32 ??				     % 1
DMA:48056C33 ??				     % 1
DMA:48056C34 ??		     OMAP3430_reg_DMA4_CEN31 % 1					   ; Channel Element Number
DMA:48056C35 ??				     % 1
DMA:48056C36 ??				     % 1
DMA:48056C37 ??				     % 1
DMA:48056C38 ??		     OMAP3430_reg_DMA4_CFN31 % 1					   ; Channel Frame Number
DMA:48056C39 ??				     % 1
DMA:48056C3A ??				     % 1
DMA:48056C3B ??				     % 1
DMA:48056C3C ??		     OMAP3430_reg_DMA4_CSSA31 %	1					   ; Channel Source Start Address
DMA:48056C3D ??				     % 1
DMA:48056C3E ??				     % 1
DMA:48056C3F ??				     % 1
DMA:48056C40 ??		     OMAP3430_reg_DMA4_CDSA31 %	1					   ; Channel Destination Start Address
DMA:48056C41 ??				     % 1
DMA:48056C42 ??				     % 1
DMA:48056C43 ??				     % 1
DMA:48056C44 ??		     OMAP3430_reg_DMA4_CSEI31 %	1					   ; Channel Source Element Index (Signed)
DMA:48056C45 ??				     % 1
DMA:48056C46 ??				     % 1
DMA:48056C47 ??				     % 1
DMA:48056C48 ??		     OMAP3430_reg_DMA4_CSFI31 %	1					   ; Channel Source Frame Index	(Signed) or 16-bit Packet size
DMA:48056C49 ??				     % 1
DMA:48056C4A ??				     % 1
DMA:48056C4B ??				     % 1
DMA:48056C4C ??		     OMAP3430_reg_DMA4_CDEI31 %	1					   ; Channel Destination Element Index (Signed)
DMA:48056C4D ??				     % 1
DMA:48056C4E ??				     % 1
DMA:48056C4F ??				     % 1
DMA:48056C50 ??		     OMAP3430_reg_DMA4_CDFI31 %	1					   ; Channel Destination Frame Index (Signed) or 16-bit	Packet size
DMA:48056C51 ??				     % 1
DMA:48056C52 ??				     % 1
DMA:48056C53 ??				     % 1
DMA:48056C54 ??		     OMAP3430_reg_DMA4_CSAC31 %	1					   ; Channel Source Address Value. User	has to access this register only in 32-bit access. If accessed in 8-bit	or 16-bit data may be corrupted
DMA:48056C55 ??				     % 1
DMA:48056C56 ??				     % 1
DMA:48056C57 ??				     % 1
DMA:48056C58 ??		     OMAP3430_reg_DMA4_CDAC31 %	1					   ; Channel Destination Address Value.	User has to access this	register only in 32-bit	access.	If accessed in 8-bit or	16-bit data may	be corrupted
DMA:48056C59 ??				     % 1
DMA:48056C5A ??				     % 1
DMA:48056C5B ??				     % 1
DMA:48056C5C ??		     OMAP3430_reg_DMA4_CCEN31 %	1					   ; Channel Current Transferred Element Number	in the current frame. User has to access this register only in 32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056C5D ??				     % 1
DMA:48056C5E ??				     % 1
DMA:48056C5F ??				     % 1
DMA:48056C60 ??		     OMAP3430_reg_DMA4_CCFN31 %	1					   ; Channel Current Transferred Frame Number in the current transfer. User has	to access this register	only in	32-bit access. If accessed in 8-bit or 16-bit data may be corrupted
DMA:48056C61 ??				     % 1
DMA:48056C62 ??				     % 1
DMA:48056C63 ??				     % 1
DMA:48056C64 ??		     OMAP3430_reg_DMA4_COLOR31 % 1					   ; Channel DMA COLOR KEY / SOLID COLOR
DMA:48056C65 ??				     % 1
DMA:48056C66 ??				     % 1
DMA:48056C67 ??				     % 1
DMA:48056C68 ??				     % 1
DMA:48056C69 ??				     % 1
DMA:48056C6A ??				     % 1
DMA:48056C6B ??				     % 1
DMA:48056C6C ??				     % 1
DMA:48056C6D ??				     % 1
DMA:48056C6E ??				     % 1
DMA:48056C6F ??				     % 1
DMA:48056C70 ??				     % 1
DMA:48056C71 ??				     % 1
DMA:48056C72 ??				     % 1
DMA:48056C73 ??				     % 1
DMA:48056C74 ??				     % 1
DMA:48056C75 ??				     % 1
DMA:48056C76 ??				     % 1
DMA:48056C77 ??				     % 1
DMA:48056C78 ??				     % 1
DMA:48056C79 ??				     % 1
DMA:48056C7A ??				     % 1
DMA:48056C7B ??				     % 1
DMA:48056C7C ??				     % 1
DMA:48056C7D ??				     % 1
DMA:48056C7E ??				     % 1
DMA:48056C7F ??				     % 1
DMA:48056C80 ??				     % 1
DMA:48056C81 ??				     % 1
DMA:48056C82 ??				     % 1
DMA:48056C83 ??				     % 1
DMA:48056C84 ??				     % 1
DMA:48056C85 ??				     % 1
DMA:48056C86 ??				     % 1
DMA:48056C87 ??				     % 1
DMA:48056C88 ??				     % 1
DMA:48056C89 ??				     % 1
DMA:48056C8A ??				     % 1
DMA:48056C8B ??				     % 1
DMA:48056C8C ??				     % 1
DMA:48056C8D ??				     % 1
DMA:48056C8E ??				     % 1
DMA:48056C8F ??				     % 1
DMA:48056C90 ??				     % 1
DMA:48056C91 ??				     % 1
DMA:48056C92 ??				     % 1
DMA:48056C93 ??				     % 1
DMA:48056C94 ??				     % 1
DMA:48056C95 ??				     % 1
DMA:48056C96 ??				     % 1
DMA:48056C97 ??				     % 1
DMA:48056C98 ??				     % 1
DMA:48056C99 ??				     % 1
DMA:48056C9A ??				     % 1
DMA:48056C9B ??				     % 1
DMA:48056C9C ??				     % 1
DMA:48056C9D ??				     % 1
DMA:48056C9E ??				     % 1
DMA:48056C9F ??				     % 1
DMA:48056CA0 ??				     % 1
DMA:48056CA1 ??				     % 1
DMA:48056CA2 ??				     % 1
DMA:48056CA3 ??				     % 1
DMA:48056CA4 ??				     % 1
DMA:48056CA5 ??				     % 1
DMA:48056CA6 ??				     % 1
DMA:48056CA7 ??				     % 1
DMA:48056CA8 ??				     % 1
DMA:48056CA9 ??				     % 1
DMA:48056CAA ??				     % 1
DMA:48056CAB ??				     % 1
DMA:48056CAC ??				     % 1
DMA:48056CAD ??				     % 1
DMA:48056CAE ??				     % 1
DMA:48056CAF ??				     % 1
DMA:48056CB0 ??				     % 1
DMA:48056CB1 ??				     % 1
DMA:48056CB2 ??				     % 1
DMA:48056CB3 ??				     % 1
DMA:48056CB4 ??				     % 1
DMA:48056CB5 ??				     % 1
DMA:48056CB6 ??				     % 1
DMA:48056CB7 ??				     % 1
DMA:48056CB8 ??				     % 1
DMA:48056CB9 ??				     % 1
DMA:48056CBA ??				     % 1
DMA:48056CBB ??				     % 1
DMA:48056CBC ??				     % 1
DMA:48056CBD ??				     % 1
DMA:48056CBE ??				     % 1
DMA:48056CBF ??				     % 1
DMA:48056CC0 ??				     % 1
DMA:48056CC1 ??				     % 1
DMA:48056CC2 ??				     % 1
DMA:48056CC3 ??				     % 1
DMA:48056CC4 ??				     % 1
DMA:48056CC5 ??				     % 1
DMA:48056CC6 ??				     % 1
DMA:48056CC7 ??				     % 1
DMA:48056CC8 ??				     % 1
DMA:48056CC9 ??				     % 1
DMA:48056CCA ??				     % 1
DMA:48056CCB ??				     % 1
DMA:48056CCC ??				     % 1
DMA:48056CCD ??				     % 1
DMA:48056CCE ??				     % 1
DMA:48056CCF ??				     % 1
DMA:48056CD0 ??				     % 1
DMA:48056CD1 ??				     % 1
DMA:48056CD2 ??				     % 1
DMA:48056CD3 ??				     % 1
DMA:48056CD4 ??				     % 1
DMA:48056CD5 ??				     % 1
DMA:48056CD6 ??				     % 1
DMA:48056CD7 ??				     % 1
DMA:48056CD8 ??				     % 1
DMA:48056CD9 ??				     % 1
DMA:48056CDA ??				     % 1
DMA:48056CDB ??				     % 1
DMA:48056CDC ??				     % 1
DMA:48056CDD ??				     % 1
DMA:48056CDE ??				     % 1
DMA:48056CDF ??				     % 1
DMA:48056CE0 ??				     % 1
DMA:48056CE1 ??				     % 1
DMA:48056CE2 ??				     % 1
DMA:48056CE3 ??				     % 1
DMA:48056CE4 ??				     % 1
DMA:48056CE5 ??				     % 1
DMA:48056CE6 ??				     % 1
DMA:48056CE7 ??				     % 1
DMA:48056CE8 ??				     % 1
DMA:48056CE9 ??				     % 1
DMA:48056CEA ??				     % 1
DMA:48056CEB ??				     % 1
DMA:48056CEC ??				     % 1
DMA:48056CED ??				     % 1
DMA:48056CEE ??				     % 1
DMA:48056CEF ??				     % 1
DMA:48056CF0 ??				     % 1
DMA:48056CF1 ??				     % 1
DMA:48056CF2 ??				     % 1
DMA:48056CF3 ??				     % 1
DMA:48056CF4 ??				     % 1
DMA:48056CF5 ??				     % 1
DMA:48056CF6 ??				     % 1
DMA:48056CF7 ??				     % 1
DMA:48056CF8 ??				     % 1
DMA:48056CF9 ??				     % 1
DMA:48056CFA ??				     % 1
DMA:48056CFB ??				     % 1
DMA:48056CFC ??				     % 1
DMA:48056CFD ??				     % 1
DMA:48056CFE ??				     % 1
DMA:48056CFF ??				     % 1
DMA:48056D00 ??				     % 1
DMA:48056D01 ??				     % 1
DMA:48056D02 ??				     % 1
DMA:48056D03 ??				     % 1
DMA:48056D04 ??				     % 1
DMA:48056D05 ??				     % 1
DMA:48056D06 ??				     % 1
DMA:48056D07 ??				     % 1
DMA:48056D08 ??				     % 1
DMA:48056D09 ??				     % 1
DMA:48056D0A ??				     % 1
DMA:48056D0B ??				     % 1
DMA:48056D0C ??				     % 1
DMA:48056D0D ??				     % 1
DMA:48056D0E ??				     % 1
DMA:48056D0F ??				     % 1
DMA:48056D10 ??				     % 1
DMA:48056D11 ??				     % 1
DMA:48056D12 ??				     % 1
DMA:48056D13 ??				     % 1
DMA:48056D14 ??				     % 1
DMA:48056D15 ??				     % 1
DMA:48056D16 ??				     % 1
DMA:48056D17 ??				     % 1
DMA:48056D18 ??				     % 1
DMA:48056D19 ??				     % 1
DMA:48056D1A ??				     % 1
DMA:48056D1B ??				     % 1
DMA:48056D1C ??				     % 1
DMA:48056D1D ??				     % 1
DMA:48056D1E ??				     % 1
DMA:48056D1F ??				     % 1
DMA:48056D20 ??				     % 1
DMA:48056D21 ??				     % 1
DMA:48056D22 ??				     % 1
DMA:48056D23 ??				     % 1
DMA:48056D24 ??				     % 1
DMA:48056D25 ??				     % 1
DMA:48056D26 ??				     % 1
DMA:48056D27 ??				     % 1
DMA:48056D28 ??				     % 1
DMA:48056D29 ??				     % 1
DMA:48056D2A ??				     % 1
DMA:48056D2B ??				     % 1
DMA:48056D2C ??				     % 1
DMA:48056D2D ??				     % 1
DMA:48056D2E ??				     % 1
DMA:48056D2F ??				     % 1
DMA:48056D30 ??				     % 1
DMA:48056D31 ??				     % 1
DMA:48056D32 ??				     % 1
DMA:48056D33 ??				     % 1
DMA:48056D34 ??				     % 1
DMA:48056D35 ??				     % 1
DMA:48056D36 ??				     % 1
DMA:48056D37 ??				     % 1
DMA:48056D38 ??				     % 1
DMA:48056D39 ??				     % 1
DMA:48056D3A ??				     % 1
DMA:48056D3B ??				     % 1
DMA:48056D3C ??				     % 1
DMA:48056D3D ??				     % 1
DMA:48056D3E ??				     % 1
DMA:48056D3F ??				     % 1
DMA:48056D40 ??				     % 1
DMA:48056D41 ??				     % 1
DMA:48056D42 ??				     % 1
DMA:48056D43 ??				     % 1
DMA:48056D44 ??				     % 1
DMA:48056D45 ??				     % 1
DMA:48056D46 ??				     % 1
DMA:48056D47 ??				     % 1
DMA:48056D48 ??				     % 1
DMA:48056D49 ??				     % 1
DMA:48056D4A ??				     % 1
DMA:48056D4B ??				     % 1
DMA:48056D4C ??				     % 1
DMA:48056D4D ??				     % 1
DMA:48056D4E ??				     % 1
DMA:48056D4F ??				     % 1
DMA:48056D50 ??				     % 1
DMA:48056D51 ??				     % 1
DMA:48056D52 ??				     % 1
DMA:48056D53 ??				     % 1
DMA:48056D54 ??				     % 1
DMA:48056D55 ??				     % 1
DMA:48056D56 ??				     % 1
DMA:48056D57 ??				     % 1
DMA:48056D58 ??				     % 1
DMA:48056D59 ??				     % 1
DMA:48056D5A ??				     % 1
DMA:48056D5B ??				     % 1
DMA:48056D5C ??				     % 1
DMA:48056D5D ??				     % 1
DMA:48056D5E ??				     % 1
DMA:48056D5F ??				     % 1
DMA:48056D60 ??				     % 1
DMA:48056D61 ??				     % 1
DMA:48056D62 ??				     % 1
DMA:48056D63 ??				     % 1
DMA:48056D64 ??				     % 1
DMA:48056D65 ??				     % 1
DMA:48056D66 ??				     % 1
DMA:48056D67 ??				     % 1
DMA:48056D68 ??				     % 1
DMA:48056D69 ??				     % 1
DMA:48056D6A ??				     % 1
DMA:48056D6B ??				     % 1
DMA:48056D6C ??				     % 1
DMA:48056D6D ??				     % 1
DMA:48056D6E ??				     % 1
DMA:48056D6F ??				     % 1
DMA:48056D70 ??				     % 1
DMA:48056D71 ??				     % 1
DMA:48056D72 ??				     % 1
DMA:48056D73 ??				     % 1
DMA:48056D74 ??				     % 1
DMA:48056D75 ??				     % 1
DMA:48056D76 ??				     % 1
DMA:48056D77 ??				     % 1
DMA:48056D78 ??				     % 1
DMA:48056D79 ??				     % 1
DMA:48056D7A ??				     % 1
DMA:48056D7B ??				     % 1
DMA:48056D7C ??				     % 1
DMA:48056D7D ??				     % 1
DMA:48056D7E ??				     % 1
DMA:48056D7F ??				     % 1
DMA:48056D80 ??				     % 1
DMA:48056D81 ??				     % 1
DMA:48056D82 ??				     % 1
DMA:48056D83 ??				     % 1
DMA:48056D84 ??				     % 1
DMA:48056D85 ??				     % 1
DMA:48056D86 ??				     % 1
DMA:48056D87 ??				     % 1
DMA:48056D88 ??				     % 1
DMA:48056D89 ??				     % 1
DMA:48056D8A ??				     % 1
DMA:48056D8B ??				     % 1
DMA:48056D8C ??				     % 1
DMA:48056D8D ??				     % 1
DMA:48056D8E ??				     % 1
DMA:48056D8F ??				     % 1
DMA:48056D90 ??				     % 1
DMA:48056D91 ??				     % 1
DMA:48056D92 ??				     % 1
DMA:48056D93 ??				     % 1
DMA:48056D94 ??				     % 1
DMA:48056D95 ??				     % 1
DMA:48056D96 ??				     % 1
DMA:48056D97 ??				     % 1
DMA:48056D98 ??				     % 1
DMA:48056D99 ??				     % 1
DMA:48056D9A ??				     % 1
DMA:48056D9B ??				     % 1
DMA:48056D9C ??				     % 1
DMA:48056D9D ??				     % 1
DMA:48056D9E ??				     % 1
DMA:48056D9F ??				     % 1
DMA:48056DA0 ??				     % 1
DMA:48056DA1 ??				     % 1
DMA:48056DA2 ??				     % 1
DMA:48056DA3 ??				     % 1
DMA:48056DA4 ??				     % 1
DMA:48056DA5 ??				     % 1
DMA:48056DA6 ??				     % 1
DMA:48056DA7 ??				     % 1
DMA:48056DA8 ??				     % 1
DMA:48056DA9 ??				     % 1
DMA:48056DAA ??				     % 1
DMA:48056DAB ??				     % 1
DMA:48056DAC ??				     % 1
DMA:48056DAD ??				     % 1
DMA:48056DAE ??				     % 1
DMA:48056DAF ??				     % 1
DMA:48056DB0 ??				     % 1
DMA:48056DB1 ??				     % 1
DMA:48056DB2 ??				     % 1
DMA:48056DB3 ??				     % 1
DMA:48056DB4 ??				     % 1
DMA:48056DB5 ??				     % 1
DMA:48056DB6 ??				     % 1
DMA:48056DB7 ??				     % 1
DMA:48056DB8 ??				     % 1
DMA:48056DB9 ??				     % 1
DMA:48056DBA ??				     % 1
DMA:48056DBB ??				     % 1
DMA:48056DBC ??				     % 1
DMA:48056DBD ??				     % 1
DMA:48056DBE ??				     % 1
DMA:48056DBF ??				     % 1
DMA:48056DC0 ??				     % 1
DMA:48056DC1 ??				     % 1
DMA:48056DC2 ??				     % 1
DMA:48056DC3 ??				     % 1
DMA:48056DC4 ??				     % 1
DMA:48056DC5 ??				     % 1
DMA:48056DC6 ??				     % 1
DMA:48056DC7 ??				     % 1
DMA:48056DC8 ??				     % 1
DMA:48056DC9 ??				     % 1
DMA:48056DCA ??				     % 1
DMA:48056DCB ??				     % 1
DMA:48056DCC ??				     % 1
DMA:48056DCD ??				     % 1
DMA:48056DCE ??				     % 1
DMA:48056DCF ??				     % 1
DMA:48056DD0 ??				     % 1
DMA:48056DD1 ??				     % 1
DMA:48056DD2 ??				     % 1
DMA:48056DD3 ??				     % 1
DMA:48056DD4 ??				     % 1
DMA:48056DD5 ??				     % 1
DMA:48056DD6 ??				     % 1
DMA:48056DD7 ??				     % 1
DMA:48056DD8 ??				     % 1
DMA:48056DD9 ??				     % 1
DMA:48056DDA ??				     % 1
DMA:48056DDB ??				     % 1
DMA:48056DDC ??				     % 1
DMA:48056DDD ??				     % 1
DMA:48056DDE ??				     % 1
DMA:48056DDF ??				     % 1
DMA:48056DE0 ??				     % 1
DMA:48056DE1 ??				     % 1
DMA:48056DE2 ??				     % 1
DMA:48056DE3 ??				     % 1
DMA:48056DE4 ??				     % 1
DMA:48056DE5 ??				     % 1
DMA:48056DE6 ??				     % 1
DMA:48056DE7 ??				     % 1
DMA:48056DE8 ??				     % 1
DMA:48056DE9 ??				     % 1
DMA:48056DEA ??				     % 1
DMA:48056DEB ??				     % 1
DMA:48056DEC ??				     % 1
DMA:48056DED ??				     % 1
DMA:48056DEE ??				     % 1
DMA:48056DEF ??				     % 1
DMA:48056DF0 ??				     % 1
DMA:48056DF1 ??				     % 1
DMA:48056DF2 ??				     % 1
DMA:48056DF3 ??				     % 1
DMA:48056DF4 ??				     % 1
DMA:48056DF5 ??				     % 1
DMA:48056DF6 ??				     % 1
DMA:48056DF7 ??				     % 1
DMA:48056DF8 ??				     % 1
DMA:48056DF9 ??				     % 1
DMA:48056DFA ??				     % 1
DMA:48056DFB ??				     % 1
DMA:48056DFC ??				     % 1
DMA:48056DFD ??				     % 1
DMA:48056DFE ??				     % 1
DMA:48056DFF ??				     % 1
DMA:48056E00 ??				     % 1
DMA:48056E01 ??				     % 1
DMA:48056E02 ??				     % 1
DMA:48056E03 ??				     % 1
DMA:48056E04 ??				     % 1
DMA:48056E05 ??				     % 1
DMA:48056E06 ??				     % 1
DMA:48056E07 ??				     % 1
DMA:48056E08 ??				     % 1
DMA:48056E09 ??				     % 1
DMA:48056E0A ??				     % 1
DMA:48056E0B ??				     % 1
DMA:48056E0C ??				     % 1
DMA:48056E0D ??				     % 1
DMA:48056E0E ??				     % 1
DMA:48056E0F ??				     % 1
DMA:48056E10 ??				     % 1
DMA:48056E11 ??				     % 1
DMA:48056E12 ??				     % 1
DMA:48056E13 ??				     % 1
DMA:48056E14 ??				     % 1
DMA:48056E15 ??				     % 1
DMA:48056E16 ??				     % 1
DMA:48056E17 ??				     % 1
DMA:48056E18 ??				     % 1
DMA:48056E19 ??				     % 1
DMA:48056E1A ??				     % 1
DMA:48056E1B ??				     % 1
DMA:48056E1C ??				     % 1
DMA:48056E1D ??				     % 1
DMA:48056E1E ??				     % 1
DMA:48056E1F ??				     % 1
DMA:48056E20 ??				     % 1
DMA:48056E21 ??				     % 1
DMA:48056E22 ??				     % 1
DMA:48056E23 ??				     % 1
DMA:48056E24 ??				     % 1
DMA:48056E25 ??				     % 1
DMA:48056E26 ??				     % 1
DMA:48056E27 ??				     % 1
DMA:48056E28 ??				     % 1
DMA:48056E29 ??				     % 1
DMA:48056E2A ??				     % 1
DMA:48056E2B ??				     % 1
DMA:48056E2C ??				     % 1
DMA:48056E2D ??				     % 1
DMA:48056E2E ??				     % 1
DMA:48056E2F ??				     % 1
DMA:48056E30 ??				     % 1
DMA:48056E31 ??				     % 1
DMA:48056E32 ??				     % 1
DMA:48056E33 ??				     % 1
DMA:48056E34 ??				     % 1
DMA:48056E35 ??				     % 1
DMA:48056E36 ??				     % 1
DMA:48056E37 ??				     % 1
DMA:48056E38 ??				     % 1
DMA:48056E39 ??				     % 1
DMA:48056E3A ??				     % 1
DMA:48056E3B ??				     % 1
DMA:48056E3C ??				     % 1
DMA:48056E3D ??				     % 1
DMA:48056E3E ??				     % 1
DMA:48056E3F ??				     % 1
DMA:48056E40 ??				     % 1
DMA:48056E41 ??				     % 1
DMA:48056E42 ??				     % 1
DMA:48056E43 ??				     % 1
DMA:48056E44 ??				     % 1
DMA:48056E45 ??				     % 1
DMA:48056E46 ??				     % 1
DMA:48056E47 ??				     % 1
DMA:48056E48 ??				     % 1
DMA:48056E49 ??				     % 1
DMA:48056E4A ??				     % 1
DMA:48056E4B ??				     % 1
DMA:48056E4C ??				     % 1
DMA:48056E4D ??				     % 1
DMA:48056E4E ??				     % 1
DMA:48056E4F ??				     % 1
DMA:48056E50 ??				     % 1
DMA:48056E51 ??				     % 1
DMA:48056E52 ??				     % 1
DMA:48056E53 ??				     % 1
DMA:48056E54 ??				     % 1
DMA:48056E55 ??				     % 1
DMA:48056E56 ??				     % 1
DMA:48056E57 ??				     % 1
DMA:48056E58 ??				     % 1
DMA:48056E59 ??				     % 1
DMA:48056E5A ??				     % 1
DMA:48056E5B ??				     % 1
DMA:48056E5C ??				     % 1
DMA:48056E5D ??				     % 1
DMA:48056E5E ??				     % 1
DMA:48056E5F ??				     % 1
DMA:48056E60 ??				     % 1
DMA:48056E61 ??				     % 1
DMA:48056E62 ??				     % 1
DMA:48056E63 ??				     % 1
DMA:48056E64 ??				     % 1
DMA:48056E65 ??				     % 1
DMA:48056E66 ??				     % 1
DMA:48056E67 ??				     % 1
DMA:48056E68 ??				     % 1
DMA:48056E69 ??				     % 1
DMA:48056E6A ??				     % 1
DMA:48056E6B ??				     % 1
DMA:48056E6C ??				     % 1
DMA:48056E6D ??				     % 1
DMA:48056E6E ??				     % 1
DMA:48056E6F ??				     % 1
DMA:48056E70 ??				     % 1
DMA:48056E71 ??				     % 1
DMA:48056E72 ??				     % 1
DMA:48056E73 ??				     % 1
DMA:48056E74 ??				     % 1
DMA:48056E75 ??				     % 1
DMA:48056E76 ??				     % 1
DMA:48056E77 ??				     % 1
DMA:48056E78 ??				     % 1
DMA:48056E79 ??				     % 1
DMA:48056E7A ??				     % 1
DMA:48056E7B ??				     % 1
DMA:48056E7C ??				     % 1
DMA:48056E7D ??				     % 1
DMA:48056E7E ??				     % 1
DMA:48056E7F ??				     % 1
DMA:48056E80 ??				     % 1
DMA:48056E81 ??				     % 1
DMA:48056E82 ??				     % 1
DMA:48056E83 ??				     % 1
DMA:48056E84 ??				     % 1
DMA:48056E85 ??				     % 1
DMA:48056E86 ??				     % 1
DMA:48056E87 ??				     % 1
DMA:48056E88 ??				     % 1
DMA:48056E89 ??				     % 1
DMA:48056E8A ??				     % 1
DMA:48056E8B ??				     % 1
DMA:48056E8C ??				     % 1
DMA:48056E8D ??				     % 1
DMA:48056E8E ??				     % 1
DMA:48056E8F ??				     % 1
DMA:48056E90 ??				     % 1
DMA:48056E91 ??				     % 1
DMA:48056E92 ??				     % 1
DMA:48056E93 ??				     % 1
DMA:48056E94 ??				     % 1
DMA:48056E95 ??				     % 1
DMA:48056E96 ??				     % 1
DMA:48056E97 ??				     % 1
DMA:48056E98 ??				     % 1
DMA:48056E99 ??				     % 1
DMA:48056E9A ??				     % 1
DMA:48056E9B ??				     % 1
DMA:48056E9C ??				     % 1
DMA:48056E9D ??				     % 1
DMA:48056E9E ??				     % 1
DMA:48056E9F ??				     % 1
DMA:48056EA0 ??				     % 1
DMA:48056EA1 ??				     % 1
DMA:48056EA2 ??				     % 1
DMA:48056EA3 ??				     % 1
DMA:48056EA4 ??				     % 1
DMA:48056EA5 ??				     % 1
DMA:48056EA6 ??				     % 1
DMA:48056EA7 ??				     % 1
DMA:48056EA8 ??				     % 1
DMA:48056EA9 ??				     % 1
DMA:48056EAA ??				     % 1
DMA:48056EAB ??				     % 1
DMA:48056EAC ??				     % 1
DMA:48056EAD ??				     % 1
DMA:48056EAE ??				     % 1
DMA:48056EAF ??				     % 1
DMA:48056EB0 ??				     % 1
DMA:48056EB1 ??				     % 1
DMA:48056EB2 ??				     % 1
DMA:48056EB3 ??				     % 1
DMA:48056EB4 ??				     % 1
DMA:48056EB5 ??				     % 1
DMA:48056EB6 ??				     % 1
DMA:48056EB7 ??				     % 1
DMA:48056EB8 ??				     % 1
DMA:48056EB9 ??				     % 1
DMA:48056EBA ??				     % 1
DMA:48056EBB ??				     % 1
DMA:48056EBC ??				     % 1
DMA:48056EBD ??				     % 1
DMA:48056EBE ??				     % 1
DMA:48056EBF ??				     % 1
DMA:48056EC0 ??				     % 1
DMA:48056EC1 ??				     % 1
DMA:48056EC2 ??				     % 1
DMA:48056EC3 ??				     % 1
DMA:48056EC4 ??				     % 1
DMA:48056EC5 ??				     % 1
DMA:48056EC6 ??				     % 1
DMA:48056EC7 ??				     % 1
DMA:48056EC8 ??				     % 1
DMA:48056EC9 ??				     % 1
DMA:48056ECA ??				     % 1
DMA:48056ECB ??				     % 1
DMA:48056ECC ??				     % 1
DMA:48056ECD ??				     % 1
DMA:48056ECE ??				     % 1
DMA:48056ECF ??				     % 1
DMA:48056ED0 ??				     % 1
DMA:48056ED1 ??				     % 1
DMA:48056ED2 ??				     % 1
DMA:48056ED3 ??				     % 1
DMA:48056ED4 ??				     % 1
DMA:48056ED5 ??				     % 1
DMA:48056ED6 ??				     % 1
DMA:48056ED7 ??				     % 1
DMA:48056ED8 ??				     % 1
DMA:48056ED9 ??				     % 1
DMA:48056EDA ??				     % 1
DMA:48056EDB ??				     % 1
DMA:48056EDC ??				     % 1
DMA:48056EDD ??				     % 1
DMA:48056EDE ??				     % 1
DMA:48056EDF ??				     % 1
DMA:48056EE0 ??				     % 1
DMA:48056EE1 ??				     % 1
DMA:48056EE2 ??				     % 1
DMA:48056EE3 ??				     % 1
DMA:48056EE4 ??				     % 1
DMA:48056EE5 ??				     % 1
DMA:48056EE6 ??				     % 1
DMA:48056EE7 ??				     % 1
DMA:48056EE8 ??				     % 1
DMA:48056EE9 ??				     % 1
DMA:48056EEA ??				     % 1
DMA:48056EEB ??				     % 1
DMA:48056EEC ??				     % 1
DMA:48056EED ??				     % 1
DMA:48056EEE ??				     % 1
DMA:48056EEF ??				     % 1
DMA:48056EF0 ??				     % 1
DMA:48056EF1 ??				     % 1
DMA:48056EF2 ??				     % 1
DMA:48056EF3 ??				     % 1
DMA:48056EF4 ??				     % 1
DMA:48056EF5 ??				     % 1
DMA:48056EF6 ??				     % 1
DMA:48056EF7 ??				     % 1
DMA:48056EF8 ??				     % 1
DMA:48056EF9 ??				     % 1
DMA:48056EFA ??				     % 1
DMA:48056EFB ??				     % 1
DMA:48056EFC ??				     % 1
DMA:48056EFD ??				     % 1
DMA:48056EFE ??				     % 1
DMA:48056EFF ??				     % 1
DMA:48056F00 ??				     % 1
DMA:48056F01 ??				     % 1
DMA:48056F02 ??				     % 1
DMA:48056F03 ??				     % 1
DMA:48056F04 ??				     % 1
DMA:48056F05 ??				     % 1
DMA:48056F06 ??				     % 1
DMA:48056F07 ??				     % 1
DMA:48056F08 ??				     % 1
DMA:48056F09 ??				     % 1
DMA:48056F0A ??				     % 1
DMA:48056F0B ??				     % 1
DMA:48056F0C ??				     % 1
DMA:48056F0D ??				     % 1
DMA:48056F0E ??				     % 1
DMA:48056F0F ??				     % 1
DMA:48056F10 ??				     % 1
DMA:48056F11 ??				     % 1
DMA:48056F12 ??				     % 1
DMA:48056F13 ??				     % 1
DMA:48056F14 ??				     % 1
DMA:48056F15 ??				     % 1
DMA:48056F16 ??				     % 1
DMA:48056F17 ??				     % 1
DMA:48056F18 ??				     % 1
DMA:48056F19 ??				     % 1
DMA:48056F1A ??				     % 1
DMA:48056F1B ??				     % 1
DMA:48056F1C ??				     % 1
DMA:48056F1D ??				     % 1
DMA:48056F1E ??				     % 1
DMA:48056F1F ??				     % 1
DMA:48056F20 ??				     % 1
DMA:48056F21 ??				     % 1
DMA:48056F22 ??				     % 1
DMA:48056F23 ??				     % 1
DMA:48056F24 ??				     % 1
DMA:48056F25 ??				     % 1
DMA:48056F26 ??				     % 1
DMA:48056F27 ??				     % 1
DMA:48056F28 ??				     % 1
DMA:48056F29 ??				     % 1
DMA:48056F2A ??				     % 1
DMA:48056F2B ??				     % 1
DMA:48056F2C ??				     % 1
DMA:48056F2D ??				     % 1
DMA:48056F2E ??				     % 1
DMA:48056F2F ??				     % 1
DMA:48056F30 ??				     % 1
DMA:48056F31 ??				     % 1
DMA:48056F32 ??				     % 1
DMA:48056F33 ??				     % 1
DMA:48056F34 ??				     % 1
DMA:48056F35 ??				     % 1
DMA:48056F36 ??				     % 1
DMA:48056F37 ??				     % 1
DMA:48056F38 ??				     % 1
DMA:48056F39 ??				     % 1
DMA:48056F3A ??				     % 1
DMA:48056F3B ??				     % 1
DMA:48056F3C ??				     % 1
DMA:48056F3D ??				     % 1
DMA:48056F3E ??				     % 1
DMA:48056F3F ??				     % 1
DMA:48056F40 ??				     % 1
DMA:48056F41 ??				     % 1
DMA:48056F42 ??				     % 1
DMA:48056F43 ??				     % 1
DMA:48056F44 ??				     % 1
DMA:48056F45 ??				     % 1
DMA:48056F46 ??				     % 1
DMA:48056F47 ??				     % 1
DMA:48056F48 ??				     % 1
DMA:48056F49 ??				     % 1
DMA:48056F4A ??				     % 1
DMA:48056F4B ??				     % 1
DMA:48056F4C ??				     % 1
DMA:48056F4D ??				     % 1
DMA:48056F4E ??				     % 1
DMA:48056F4F ??				     % 1
DMA:48056F50 ??				     % 1
DMA:48056F51 ??				     % 1
DMA:48056F52 ??				     % 1
DMA:48056F53 ??				     % 1
DMA:48056F54 ??				     % 1
DMA:48056F55 ??				     % 1
DMA:48056F56 ??				     % 1
DMA:48056F57 ??				     % 1
DMA:48056F58 ??				     % 1
DMA:48056F59 ??				     % 1
DMA:48056F5A ??				     % 1
DMA:48056F5B ??				     % 1
DMA:48056F5C ??				     % 1
DMA:48056F5D ??				     % 1
DMA:48056F5E ??				     % 1
DMA:48056F5F ??				     % 1
DMA:48056F60 ??				     % 1
DMA:48056F61 ??				     % 1
DMA:48056F62 ??				     % 1
DMA:48056F63 ??				     % 1
DMA:48056F64 ??				     % 1
DMA:48056F65 ??				     % 1
DMA:48056F66 ??				     % 1
DMA:48056F67 ??				     % 1
DMA:48056F68 ??				     % 1
DMA:48056F69 ??				     % 1
DMA:48056F6A ??				     % 1
DMA:48056F6B ??				     % 1
DMA:48056F6C ??				     % 1
DMA:48056F6D ??				     % 1
DMA:48056F6E ??				     % 1
DMA:48056F6F ??				     % 1
DMA:48056F70 ??				     % 1
DMA:48056F71 ??				     % 1
DMA:48056F72 ??				     % 1
DMA:48056F73 ??				     % 1
DMA:48056F74 ??				     % 1
DMA:48056F75 ??				     % 1
DMA:48056F76 ??				     % 1
DMA:48056F77 ??				     % 1
DMA:48056F78 ??				     % 1
DMA:48056F79 ??				     % 1
DMA:48056F7A ??				     % 1
DMA:48056F7B ??				     % 1
DMA:48056F7C ??				     % 1
DMA:48056F7D ??				     % 1
DMA:48056F7E ??				     % 1
DMA:48056F7F ??				     % 1
DMA:48056F80 ??				     % 1
DMA:48056F81 ??				     % 1
DMA:48056F82 ??				     % 1
DMA:48056F83 ??				     % 1
DMA:48056F84 ??				     % 1
DMA:48056F85 ??				     % 1
DMA:48056F86 ??				     % 1
DMA:48056F87 ??				     % 1
DMA:48056F88 ??				     % 1
DMA:48056F89 ??				     % 1
DMA:48056F8A ??				     % 1
DMA:48056F8B ??				     % 1
DMA:48056F8C ??				     % 1
DMA:48056F8D ??				     % 1
DMA:48056F8E ??				     % 1
DMA:48056F8F ??				     % 1
DMA:48056F90 ??				     % 1
DMA:48056F91 ??				     % 1
DMA:48056F92 ??				     % 1
DMA:48056F93 ??				     % 1
DMA:48056F94 ??				     % 1
DMA:48056F95 ??				     % 1
DMA:48056F96 ??				     % 1
DMA:48056F97 ??				     % 1
DMA:48056F98 ??				     % 1
DMA:48056F99 ??				     % 1
DMA:48056F9A ??				     % 1
DMA:48056F9B ??				     % 1
DMA:48056F9C ??				     % 1
DMA:48056F9D ??				     % 1
DMA:48056F9E ??				     % 1
DMA:48056F9F ??				     % 1
DMA:48056FA0 ??				     % 1
DMA:48056FA1 ??				     % 1
DMA:48056FA2 ??				     % 1
DMA:48056FA3 ??				     % 1
DMA:48056FA4 ??				     % 1
DMA:48056FA5 ??				     % 1
DMA:48056FA6 ??				     % 1
DMA:48056FA7 ??				     % 1
DMA:48056FA8 ??				     % 1
DMA:48056FA9 ??				     % 1
DMA:48056FAA ??				     % 1
DMA:48056FAB ??				     % 1
DMA:48056FAC ??				     % 1
DMA:48056FAD ??				     % 1
DMA:48056FAE ??				     % 1
DMA:48056FAF ??				     % 1
DMA:48056FB0 ??				     % 1
DMA:48056FB1 ??				     % 1
DMA:48056FB2 ??				     % 1
DMA:48056FB3 ??				     % 1
DMA:48056FB4 ??				     % 1
DMA:48056FB5 ??				     % 1
DMA:48056FB6 ??				     % 1
DMA:48056FB7 ??				     % 1
DMA:48056FB8 ??				     % 1
DMA:48056FB9 ??				     % 1
DMA:48056FBA ??				     % 1
DMA:48056FBB ??				     % 1
DMA:48056FBC ??				     % 1
DMA:48056FBD ??				     % 1
DMA:48056FBE ??				     % 1
DMA:48056FBF ??				     % 1
DMA:48056FC0 ??				     % 1
DMA:48056FC1 ??				     % 1
DMA:48056FC2 ??				     % 1
DMA:48056FC3 ??				     % 1
DMA:48056FC4 ??				     % 1
DMA:48056FC5 ??				     % 1
DMA:48056FC6 ??				     % 1
DMA:48056FC7 ??				     % 1
DMA:48056FC8 ??				     % 1
DMA:48056FC9 ??				     % 1
DMA:48056FCA ??				     % 1
DMA:48056FCB ??				     % 1
DMA:48056FCC ??				     % 1
DMA:48056FCD ??				     % 1
DMA:48056FCE ??				     % 1
DMA:48056FCF ??				     % 1
DMA:48056FD0 ??				     % 1
DMA:48056FD1 ??				     % 1
DMA:48056FD2 ??				     % 1
DMA:48056FD3 ??				     % 1
DMA:48056FD4 ??				     % 1
DMA:48056FD5 ??				     % 1
DMA:48056FD6 ??				     % 1
DMA:48056FD7 ??				     % 1
DMA:48056FD8 ??				     % 1
DMA:48056FD9 ??				     % 1
DMA:48056FDA ??				     % 1
DMA:48056FDB ??				     % 1
DMA:48056FDC ??				     % 1
DMA:48056FDD ??				     % 1
DMA:48056FDE ??				     % 1
DMA:48056FDF ??				     % 1
DMA:48056FE0 ??				     % 1
DMA:48056FE1 ??				     % 1
DMA:48056FE2 ??				     % 1
DMA:48056FE3 ??				     % 1
DMA:48056FE4 ??				     % 1
DMA:48056FE5 ??				     % 1
DMA:48056FE6 ??				     % 1
DMA:48056FE7 ??				     % 1
DMA:48056FE8 ??				     % 1
DMA:48056FE9 ??				     % 1
DMA:48056FEA ??				     % 1
DMA:48056FEB ??				     % 1
DMA:48056FEC ??				     % 1
DMA:48056FED ??				     % 1
DMA:48056FEE ??				     % 1
DMA:48056FEF ??				     % 1
DMA:48056FF0 ??				     % 1
DMA:48056FF1 ??				     % 1
DMA:48056FF2 ??				     % 1
DMA:48056FF3 ??				     % 1
DMA:48056FF4 ??				     % 1
DMA:48056FF5 ??				     % 1
DMA:48056FF6 ??				     % 1
DMA:48056FF7 ??				     % 1
DMA:48056FF8 ??				     % 1
DMA:48056FF9 ??				     % 1
DMA:48056FFA ??				     % 1
DMA:48056FFB ??				     % 1
DMA:48056FFC ??				     % 1
DMA:48056FFD ??				     % 1
DMA:48056FFE ??				     % 1
DMA:48056FFE		     ; DMA	     ends
DMA:48056FFE
IPC_MAILBOX:48094000		     ; ===========================================================================
IPC_MAILBOX:48094000
IPC_MAILBOX:48094000		     ; Segment type: Regular
IPC_MAILBOX:48094000				     AREA IPC_MAILBOX, DATA, ABS
IPC_MAILBOX:48094000				     ORG 0x48094000
IPC_MAILBOX:48094000 ??		     OMAP3430_reg_MAILBOX_REVISION % 1					   ; This register contains the	IP revision code.
IPC_MAILBOX:48094001 ??				     % 1
IPC_MAILBOX:48094002 ??				     % 1
IPC_MAILBOX:48094003 ??				     % 1
IPC_MAILBOX:48094004 ??				     % 1
IPC_MAILBOX:48094005 ??				     % 1
IPC_MAILBOX:48094006 ??				     % 1
IPC_MAILBOX:48094007 ??				     % 1
IPC_MAILBOX:48094008 ??				     % 1
IPC_MAILBOX:48094009 ??				     % 1
IPC_MAILBOX:4809400A ??				     % 1
IPC_MAILBOX:4809400B ??				     % 1
IPC_MAILBOX:4809400C ??				     % 1
IPC_MAILBOX:4809400D ??				     % 1
IPC_MAILBOX:4809400E ??				     % 1
IPC_MAILBOX:4809400F ??				     % 1
IPC_MAILBOX:48094010 ??		     OMAP3430_reg_MAILBOX_SYSCONFIG % 1					   ; This register controls the	various	parameters of the L4-Core interface
IPC_MAILBOX:48094011 ??				     % 1
IPC_MAILBOX:48094012 ??				     % 1
IPC_MAILBOX:48094013 ??				     % 1
IPC_MAILBOX:48094014 ??		     OMAP3430_reg_MAILBOX_SYSSTATUS % 1					   ; This register provides status information about the module, excluding the interrupt status	information
IPC_MAILBOX:48094015 ??				     % 1
IPC_MAILBOX:48094016 ??				     % 1
IPC_MAILBOX:48094017 ??				     % 1
IPC_MAILBOX:48094018 ??				     % 1
IPC_MAILBOX:48094019 ??				     % 1
IPC_MAILBOX:4809401A ??				     % 1
IPC_MAILBOX:4809401B ??				     % 1
IPC_MAILBOX:4809401C ??				     % 1
IPC_MAILBOX:4809401D ??				     % 1
IPC_MAILBOX:4809401E ??				     % 1
IPC_MAILBOX:4809401F ??				     % 1
IPC_MAILBOX:48094020 ??				     % 1
IPC_MAILBOX:48094021 ??				     % 1
IPC_MAILBOX:48094022 ??				     % 1
IPC_MAILBOX:48094023 ??				     % 1
IPC_MAILBOX:48094024 ??				     % 1
IPC_MAILBOX:48094025 ??				     % 1
IPC_MAILBOX:48094026 ??				     % 1
IPC_MAILBOX:48094027 ??				     % 1
IPC_MAILBOX:48094028 ??				     % 1
IPC_MAILBOX:48094029 ??				     % 1
IPC_MAILBOX:4809402A ??				     % 1
IPC_MAILBOX:4809402B ??				     % 1
IPC_MAILBOX:4809402C ??				     % 1
IPC_MAILBOX:4809402D ??				     % 1
IPC_MAILBOX:4809402E ??				     % 1
IPC_MAILBOX:4809402F ??				     % 1
IPC_MAILBOX:48094030 ??				     % 1
IPC_MAILBOX:48094031 ??				     % 1
IPC_MAILBOX:48094032 ??				     % 1
IPC_MAILBOX:48094033 ??				     % 1
IPC_MAILBOX:48094034 ??				     % 1
IPC_MAILBOX:48094035 ??				     % 1
IPC_MAILBOX:48094036 ??				     % 1
IPC_MAILBOX:48094037 ??				     % 1
IPC_MAILBOX:48094038 ??				     % 1
IPC_MAILBOX:48094039 ??				     % 1
IPC_MAILBOX:4809403A ??				     % 1
IPC_MAILBOX:4809403B ??				     % 1
IPC_MAILBOX:4809403C ??				     % 1
IPC_MAILBOX:4809403D ??				     % 1
IPC_MAILBOX:4809403E ??				     % 1
IPC_MAILBOX:4809403F ??				     % 1
IPC_MAILBOX:48094040 ??		     OMAP3430_reg_MAILBOX_MESSAGE_0 % 1					   ; The message register stores the next to be	read message of	the mailbox 0
IPC_MAILBOX:48094041 ??				     % 1
IPC_MAILBOX:48094042 ??				     % 1
IPC_MAILBOX:48094043 ??				     % 1
IPC_MAILBOX:48094044 ??		     OMAP3430_reg_MAILBOX_MESSAGE_1 % 1					   ; The message register stores the next to be	read message of	the mailbox 1
IPC_MAILBOX:48094045 ??				     % 1
IPC_MAILBOX:48094046 ??				     % 1
IPC_MAILBOX:48094047 ??				     % 1
IPC_MAILBOX:48094048 ??				     % 1
IPC_MAILBOX:48094049 ??				     % 1
IPC_MAILBOX:4809404A ??				     % 1
IPC_MAILBOX:4809404B ??				     % 1
IPC_MAILBOX:4809404C ??				     % 1
IPC_MAILBOX:4809404D ??				     % 1
IPC_MAILBOX:4809404E ??				     % 1
IPC_MAILBOX:4809404F ??				     % 1
IPC_MAILBOX:48094050 ??				     % 1
IPC_MAILBOX:48094051 ??				     % 1
IPC_MAILBOX:48094052 ??				     % 1
IPC_MAILBOX:48094053 ??				     % 1
IPC_MAILBOX:48094054 ??				     % 1
IPC_MAILBOX:48094055 ??				     % 1
IPC_MAILBOX:48094056 ??				     % 1
IPC_MAILBOX:48094057 ??				     % 1
IPC_MAILBOX:48094058 ??				     % 1
IPC_MAILBOX:48094059 ??				     % 1
IPC_MAILBOX:4809405A ??				     % 1
IPC_MAILBOX:4809405B ??				     % 1
IPC_MAILBOX:4809405C ??				     % 1
IPC_MAILBOX:4809405D ??				     % 1
IPC_MAILBOX:4809405E ??				     % 1
IPC_MAILBOX:4809405F ??				     % 1
IPC_MAILBOX:48094060 ??				     % 1
IPC_MAILBOX:48094061 ??				     % 1
IPC_MAILBOX:48094062 ??				     % 1
IPC_MAILBOX:48094063 ??				     % 1
IPC_MAILBOX:48094064 ??				     % 1
IPC_MAILBOX:48094065 ??				     % 1
IPC_MAILBOX:48094066 ??				     % 1
IPC_MAILBOX:48094067 ??				     % 1
IPC_MAILBOX:48094068 ??				     % 1
IPC_MAILBOX:48094069 ??				     % 1
IPC_MAILBOX:4809406A ??				     % 1
IPC_MAILBOX:4809406B ??				     % 1
IPC_MAILBOX:4809406C ??				     % 1
IPC_MAILBOX:4809406D ??				     % 1
IPC_MAILBOX:4809406E ??				     % 1
IPC_MAILBOX:4809406F ??				     % 1
IPC_MAILBOX:48094070 ??				     % 1
IPC_MAILBOX:48094071 ??				     % 1
IPC_MAILBOX:48094072 ??				     % 1
IPC_MAILBOX:48094073 ??				     % 1
IPC_MAILBOX:48094074 ??				     % 1
IPC_MAILBOX:48094075 ??				     % 1
IPC_MAILBOX:48094076 ??				     % 1
IPC_MAILBOX:48094077 ??				     % 1
IPC_MAILBOX:48094078 ??				     % 1
IPC_MAILBOX:48094079 ??				     % 1
IPC_MAILBOX:4809407A ??				     % 1
IPC_MAILBOX:4809407B ??				     % 1
IPC_MAILBOX:4809407C ??				     % 1
IPC_MAILBOX:4809407D ??				     % 1
IPC_MAILBOX:4809407E ??				     % 1
IPC_MAILBOX:4809407F ??				     % 1
IPC_MAILBOX:48094080 ??		     OMAP3430_reg_MAILBOX_FIFOSTATUS_0 % 1				   ; The FIFO status register has the status related to	the mailbox internal FIFO
IPC_MAILBOX:48094081 ??				     % 1
IPC_MAILBOX:48094082 ??				     % 1
IPC_MAILBOX:48094083 ??				     % 1
IPC_MAILBOX:48094084 ??		     OMAP3430_reg_MAILBOX_FIFOSTATUS_1 % 1				   ; The FIFO status register has the status related to	the mailbox internal FIFO
IPC_MAILBOX:48094085 ??				     % 1
IPC_MAILBOX:48094086 ??				     % 1
IPC_MAILBOX:48094087 ??				     % 1
IPC_MAILBOX:48094088 ??				     % 1
IPC_MAILBOX:48094089 ??				     % 1
IPC_MAILBOX:4809408A ??				     % 1
IPC_MAILBOX:4809408B ??				     % 1
IPC_MAILBOX:4809408C ??				     % 1
IPC_MAILBOX:4809408D ??				     % 1
IPC_MAILBOX:4809408E ??				     % 1
IPC_MAILBOX:4809408F ??				     % 1
IPC_MAILBOX:48094090 ??				     % 1
IPC_MAILBOX:48094091 ??				     % 1
IPC_MAILBOX:48094092 ??				     % 1
IPC_MAILBOX:48094093 ??				     % 1
IPC_MAILBOX:48094094 ??				     % 1
IPC_MAILBOX:48094095 ??				     % 1
IPC_MAILBOX:48094096 ??				     % 1
IPC_MAILBOX:48094097 ??				     % 1
IPC_MAILBOX:48094098 ??				     % 1
IPC_MAILBOX:48094099 ??				     % 1
IPC_MAILBOX:4809409A ??				     % 1
IPC_MAILBOX:4809409B ??				     % 1
IPC_MAILBOX:4809409C ??				     % 1
IPC_MAILBOX:4809409D ??				     % 1
IPC_MAILBOX:4809409E ??				     % 1
IPC_MAILBOX:4809409F ??				     % 1
IPC_MAILBOX:480940A0 ??				     % 1
IPC_MAILBOX:480940A1 ??				     % 1
IPC_MAILBOX:480940A2 ??				     % 1
IPC_MAILBOX:480940A3 ??				     % 1
IPC_MAILBOX:480940A4 ??				     % 1
IPC_MAILBOX:480940A5 ??				     % 1
IPC_MAILBOX:480940A6 ??				     % 1
IPC_MAILBOX:480940A7 ??				     % 1
IPC_MAILBOX:480940A8 ??				     % 1
IPC_MAILBOX:480940A9 ??				     % 1
IPC_MAILBOX:480940AA ??				     % 1
IPC_MAILBOX:480940AB ??				     % 1
IPC_MAILBOX:480940AC ??				     % 1
IPC_MAILBOX:480940AD ??				     % 1
IPC_MAILBOX:480940AE ??				     % 1
IPC_MAILBOX:480940AF ??				     % 1
IPC_MAILBOX:480940B0 ??				     % 1
IPC_MAILBOX:480940B1 ??				     % 1
IPC_MAILBOX:480940B2 ??				     % 1
IPC_MAILBOX:480940B3 ??				     % 1
IPC_MAILBOX:480940B4 ??				     % 1
IPC_MAILBOX:480940B5 ??				     % 1
IPC_MAILBOX:480940B6 ??				     % 1
IPC_MAILBOX:480940B7 ??				     % 1
IPC_MAILBOX:480940B8 ??				     % 1
IPC_MAILBOX:480940B9 ??				     % 1
IPC_MAILBOX:480940BA ??				     % 1
IPC_MAILBOX:480940BB ??				     % 1
IPC_MAILBOX:480940BC ??				     % 1
IPC_MAILBOX:480940BD ??				     % 1
IPC_MAILBOX:480940BE ??				     % 1
IPC_MAILBOX:480940BF ??				     % 1
IPC_MAILBOX:480940C0 ??		     OMAP3430_reg_MAILBOX_MSGSTATUS_0 %	1				   ; The message status	register has the status	of the messages	in the mailbox
IPC_MAILBOX:480940C1 ??				     % 1
IPC_MAILBOX:480940C2 ??				     % 1
IPC_MAILBOX:480940C3 ??				     % 1
IPC_MAILBOX:480940C4 ??		     OMAP3430_reg_MAILBOX_MSGSTATUS_1 %	1				   ; The message status	register has the status	of the messages	in the mailbox
IPC_MAILBOX:480940C5 ??				     % 1
IPC_MAILBOX:480940C6 ??				     % 1
IPC_MAILBOX:480940C7 ??				     % 1
IPC_MAILBOX:480940C8 ??				     % 1
IPC_MAILBOX:480940C9 ??				     % 1
IPC_MAILBOX:480940CA ??				     % 1
IPC_MAILBOX:480940CB ??				     % 1
IPC_MAILBOX:480940CC ??				     % 1
IPC_MAILBOX:480940CD ??				     % 1
IPC_MAILBOX:480940CE ??				     % 1
IPC_MAILBOX:480940CF ??				     % 1
IPC_MAILBOX:480940D0 ??				     % 1
IPC_MAILBOX:480940D1 ??				     % 1
IPC_MAILBOX:480940D2 ??				     % 1
IPC_MAILBOX:480940D3 ??				     % 1
IPC_MAILBOX:480940D4 ??				     % 1
IPC_MAILBOX:480940D5 ??				     % 1
IPC_MAILBOX:480940D6 ??				     % 1
IPC_MAILBOX:480940D7 ??				     % 1
IPC_MAILBOX:480940D8 ??				     % 1
IPC_MAILBOX:480940D9 ??				     % 1
IPC_MAILBOX:480940DA ??				     % 1
IPC_MAILBOX:480940DB ??				     % 1
IPC_MAILBOX:480940DC ??				     % 1
IPC_MAILBOX:480940DD ??				     % 1
IPC_MAILBOX:480940DE ??				     % 1
IPC_MAILBOX:480940DF ??				     % 1
IPC_MAILBOX:480940E0 ??				     % 1
IPC_MAILBOX:480940E1 ??				     % 1
IPC_MAILBOX:480940E2 ??				     % 1
IPC_MAILBOX:480940E3 ??				     % 1
IPC_MAILBOX:480940E4 ??				     % 1
IPC_MAILBOX:480940E5 ??				     % 1
IPC_MAILBOX:480940E6 ??				     % 1
IPC_MAILBOX:480940E7 ??				     % 1
IPC_MAILBOX:480940E8 ??				     % 1
IPC_MAILBOX:480940E9 ??				     % 1
IPC_MAILBOX:480940EA ??				     % 1
IPC_MAILBOX:480940EB ??				     % 1
IPC_MAILBOX:480940EC ??				     % 1
IPC_MAILBOX:480940ED ??				     % 1
IPC_MAILBOX:480940EE ??				     % 1
IPC_MAILBOX:480940EF ??				     % 1
IPC_MAILBOX:480940F0 ??				     % 1
IPC_MAILBOX:480940F1 ??				     % 1
IPC_MAILBOX:480940F2 ??				     % 1
IPC_MAILBOX:480940F3 ??				     % 1
IPC_MAILBOX:480940F4 ??				     % 1
IPC_MAILBOX:480940F5 ??				     % 1
IPC_MAILBOX:480940F6 ??				     % 1
IPC_MAILBOX:480940F7 ??				     % 1
IPC_MAILBOX:480940F8 ??				     % 1
IPC_MAILBOX:480940F9 ??				     % 1
IPC_MAILBOX:480940FA ??				     % 1
IPC_MAILBOX:480940FB ??				     % 1
IPC_MAILBOX:480940FC ??				     % 1
IPC_MAILBOX:480940FD ??				     % 1
IPC_MAILBOX:480940FE ??				     % 1
IPC_MAILBOX:480940FF ??				     % 1
IPC_MAILBOX:48094100 ??		     OMAP3430_reg_MAILBOX_IRQSTATUS_0 %	1				   ; The interrupt status register has the status for each event that may be responsible for the generation of an interrupt to the corresponding user -	write 1	to a given bit resets this bit
IPC_MAILBOX:48094101 ??				     % 1
IPC_MAILBOX:48094102 ??				     % 1
IPC_MAILBOX:48094103 ??				     % 1
IPC_MAILBOX:48094104 ??		     OMAP3430_reg_MAILBOX_IRQENABLE_0 %	1				   ; The interrupt enable register enables to mask/unmask the module internal source of	interrupt to the corresponding user
IPC_MAILBOX:48094105 ??				     % 1
IPC_MAILBOX:48094106 ??				     % 1
IPC_MAILBOX:48094107 ??				     % 1
IPC_MAILBOX:48094108 ??		     OMAP3430_reg_MAILBOX_IRQSTATUS_1 %	1				   ; The interrupt status register has the status for each event that may be responsible for the generation of an interrupt to the corresponding user -	write 1	to a given bit resets this bit
IPC_MAILBOX:48094109 ??				     % 1
IPC_MAILBOX:4809410A ??				     % 1
IPC_MAILBOX:4809410B ??				     % 1
IPC_MAILBOX:4809410C ??		     OMAP3430_reg_MAILBOX_IRQENABLE_1 %	1				   ; The interrupt enable register enables to mask/unmask the module internal source of	interrupt to the corresponding user
IPC_MAILBOX:4809410D ??				     % 1
IPC_MAILBOX:4809410E ??				     % 1
IPC_MAILBOX:4809410F ??				     % 1
IPC_MAILBOX:48094110 ??				     % 1
IPC_MAILBOX:48094111 ??				     % 1
IPC_MAILBOX:48094112 ??				     % 1
IPC_MAILBOX:48094113 ??				     % 1
IPC_MAILBOX:48094114 ??				     % 1
IPC_MAILBOX:48094115 ??				     % 1
IPC_MAILBOX:48094116 ??				     % 1
IPC_MAILBOX:48094117 ??				     % 1
IPC_MAILBOX:48094118 ??				     % 1
IPC_MAILBOX:48094119 ??				     % 1
IPC_MAILBOX:4809411A ??				     % 1
IPC_MAILBOX:4809411B ??				     % 1
IPC_MAILBOX:4809411C ??				     % 1
IPC_MAILBOX:4809411D ??				     % 1
IPC_MAILBOX:4809411E ??				     % 1
IPC_MAILBOX:4809411F ??				     % 1
IPC_MAILBOX:48094120 ??				     % 1
IPC_MAILBOX:48094121 ??				     % 1
IPC_MAILBOX:48094122 ??				     % 1
IPC_MAILBOX:48094123 ??				     % 1
IPC_MAILBOX:48094124 ??				     % 1
IPC_MAILBOX:48094125 ??				     % 1
IPC_MAILBOX:48094126 ??				     % 1
IPC_MAILBOX:48094127 ??				     % 1
IPC_MAILBOX:48094128 ??				     % 1
IPC_MAILBOX:48094129 ??				     % 1
IPC_MAILBOX:4809412A ??				     % 1
IPC_MAILBOX:4809412B ??				     % 1
IPC_MAILBOX:4809412C ??				     % 1
IPC_MAILBOX:4809412D ??				     % 1
IPC_MAILBOX:4809412E ??				     % 1
IPC_MAILBOX:4809412F ??				     % 1
IPC_MAILBOX:48094130 ??				     % 1
IPC_MAILBOX:48094131 ??				     % 1
IPC_MAILBOX:48094132 ??				     % 1
IPC_MAILBOX:48094133 ??				     % 1
IPC_MAILBOX:48094134 ??				     % 1
IPC_MAILBOX:48094135 ??				     % 1
IPC_MAILBOX:48094136 ??				     % 1
IPC_MAILBOX:48094137 ??				     % 1
IPC_MAILBOX:48094138 ??				     % 1
IPC_MAILBOX:48094139 ??				     % 1
IPC_MAILBOX:4809413A ??				     % 1
IPC_MAILBOX:4809413B ??				     % 1
IPC_MAILBOX:4809413C ??				     % 1
IPC_MAILBOX:4809413D ??				     % 1
IPC_MAILBOX:4809413E ??				     % 1
IPC_MAILBOX:4809413F ??				     % 1
IPC_MAILBOX:48094140 ??				     % 1
IPC_MAILBOX:48094141 ??				     % 1
IPC_MAILBOX:48094142 ??				     % 1
IPC_MAILBOX:48094143 ??				     % 1
IPC_MAILBOX:48094144 ??				     % 1
IPC_MAILBOX:48094145 ??				     % 1
IPC_MAILBOX:48094146 ??				     % 1
IPC_MAILBOX:48094147 ??				     % 1
IPC_MAILBOX:48094148 ??				     % 1
IPC_MAILBOX:48094149 ??				     % 1
IPC_MAILBOX:4809414A ??				     % 1
IPC_MAILBOX:4809414B ??				     % 1
IPC_MAILBOX:4809414C ??				     % 1
IPC_MAILBOX:4809414D ??				     % 1
IPC_MAILBOX:4809414E ??				     % 1
IPC_MAILBOX:4809414F ??				     % 1
IPC_MAILBOX:48094150 ??				     % 1
IPC_MAILBOX:48094151 ??				     % 1
IPC_MAILBOX:48094152 ??				     % 1
IPC_MAILBOX:48094153 ??				     % 1
IPC_MAILBOX:48094154 ??				     % 1
IPC_MAILBOX:48094155 ??				     % 1
IPC_MAILBOX:48094156 ??				     % 1
IPC_MAILBOX:48094157 ??				     % 1
IPC_MAILBOX:48094158 ??				     % 1
IPC_MAILBOX:48094159 ??				     % 1
IPC_MAILBOX:4809415A ??				     % 1
IPC_MAILBOX:4809415B ??				     % 1
IPC_MAILBOX:4809415C ??				     % 1
IPC_MAILBOX:4809415D ??				     % 1
IPC_MAILBOX:4809415E ??				     % 1
IPC_MAILBOX:4809415F ??				     % 1
IPC_MAILBOX:48094160 ??				     % 1
IPC_MAILBOX:48094161 ??				     % 1
IPC_MAILBOX:48094162 ??				     % 1
IPC_MAILBOX:48094163 ??				     % 1
IPC_MAILBOX:48094164 ??				     % 1
IPC_MAILBOX:48094165 ??				     % 1
IPC_MAILBOX:48094166 ??				     % 1
IPC_MAILBOX:48094167 ??				     % 1
IPC_MAILBOX:48094168 ??				     % 1
IPC_MAILBOX:48094169 ??				     % 1
IPC_MAILBOX:4809416A ??				     % 1
IPC_MAILBOX:4809416B ??				     % 1
IPC_MAILBOX:4809416C ??				     % 1
IPC_MAILBOX:4809416D ??				     % 1
IPC_MAILBOX:4809416E ??				     % 1
IPC_MAILBOX:4809416F ??				     % 1
IPC_MAILBOX:48094170 ??				     % 1
IPC_MAILBOX:48094171 ??				     % 1
IPC_MAILBOX:48094172 ??				     % 1
IPC_MAILBOX:48094173 ??				     % 1
IPC_MAILBOX:48094174 ??				     % 1
IPC_MAILBOX:48094175 ??				     % 1
IPC_MAILBOX:48094176 ??				     % 1
IPC_MAILBOX:48094177 ??				     % 1
IPC_MAILBOX:48094178 ??				     % 1
IPC_MAILBOX:48094179 ??				     % 1
IPC_MAILBOX:4809417A ??				     % 1
IPC_MAILBOX:4809417B ??				     % 1
IPC_MAILBOX:4809417C ??				     % 1
IPC_MAILBOX:4809417D ??				     % 1
IPC_MAILBOX:4809417E ??				     % 1
IPC_MAILBOX:4809417F ??				     % 1
IPC_MAILBOX:48094180 ??				     % 1
IPC_MAILBOX:48094181 ??				     % 1
IPC_MAILBOX:48094182 ??				     % 1
IPC_MAILBOX:48094183 ??				     % 1
IPC_MAILBOX:48094184 ??				     % 1
IPC_MAILBOX:48094185 ??				     % 1
IPC_MAILBOX:48094186 ??				     % 1
IPC_MAILBOX:48094187 ??				     % 1
IPC_MAILBOX:48094188 ??				     % 1
IPC_MAILBOX:48094189 ??				     % 1
IPC_MAILBOX:4809418A ??				     % 1
IPC_MAILBOX:4809418B ??				     % 1
IPC_MAILBOX:4809418C ??				     % 1
IPC_MAILBOX:4809418D ??				     % 1
IPC_MAILBOX:4809418E ??				     % 1
IPC_MAILBOX:4809418F ??				     % 1
IPC_MAILBOX:48094190 ??				     % 1
IPC_MAILBOX:48094191 ??				     % 1
IPC_MAILBOX:48094192 ??				     % 1
IPC_MAILBOX:48094193 ??				     % 1
IPC_MAILBOX:48094194 ??				     % 1
IPC_MAILBOX:48094195 ??				     % 1
IPC_MAILBOX:48094196 ??				     % 1
IPC_MAILBOX:48094197 ??				     % 1
IPC_MAILBOX:48094198 ??				     % 1
IPC_MAILBOX:48094199 ??				     % 1
IPC_MAILBOX:4809419A ??				     % 1
IPC_MAILBOX:4809419B ??				     % 1
IPC_MAILBOX:4809419C ??				     % 1
IPC_MAILBOX:4809419D ??				     % 1
IPC_MAILBOX:4809419E ??				     % 1
IPC_MAILBOX:4809419F ??				     % 1
IPC_MAILBOX:480941A0 ??				     % 1
IPC_MAILBOX:480941A1 ??				     % 1
IPC_MAILBOX:480941A2 ??				     % 1
IPC_MAILBOX:480941A3 ??				     % 1
IPC_MAILBOX:480941A4 ??				     % 1
IPC_MAILBOX:480941A5 ??				     % 1
IPC_MAILBOX:480941A6 ??				     % 1
IPC_MAILBOX:480941A7 ??				     % 1
IPC_MAILBOX:480941A8 ??				     % 1
IPC_MAILBOX:480941A9 ??				     % 1
IPC_MAILBOX:480941AA ??				     % 1
IPC_MAILBOX:480941AB ??				     % 1
IPC_MAILBOX:480941AC ??				     % 1
IPC_MAILBOX:480941AD ??				     % 1
IPC_MAILBOX:480941AE ??				     % 1
IPC_MAILBOX:480941AF ??				     % 1
IPC_MAILBOX:480941B0 ??				     % 1
IPC_MAILBOX:480941B1 ??				     % 1
IPC_MAILBOX:480941B2 ??				     % 1
IPC_MAILBOX:480941B3 ??				     % 1
IPC_MAILBOX:480941B4 ??				     % 1
IPC_MAILBOX:480941B5 ??				     % 1
IPC_MAILBOX:480941B6 ??				     % 1
IPC_MAILBOX:480941B7 ??				     % 1
IPC_MAILBOX:480941B8 ??				     % 1
IPC_MAILBOX:480941B9 ??				     % 1
IPC_MAILBOX:480941BA ??				     % 1
IPC_MAILBOX:480941BB ??				     % 1
IPC_MAILBOX:480941BC ??				     % 1
IPC_MAILBOX:480941BD ??				     % 1
IPC_MAILBOX:480941BE ??				     % 1
IPC_MAILBOX:480941BF ??				     % 1
IPC_MAILBOX:480941C0 ??				     % 1
IPC_MAILBOX:480941C1 ??				     % 1
IPC_MAILBOX:480941C2 ??				     % 1
IPC_MAILBOX:480941C3 ??				     % 1
IPC_MAILBOX:480941C4 ??				     % 1
IPC_MAILBOX:480941C5 ??				     % 1
IPC_MAILBOX:480941C6 ??				     % 1
IPC_MAILBOX:480941C7 ??				     % 1
IPC_MAILBOX:480941C8 ??				     % 1
IPC_MAILBOX:480941C9 ??				     % 1
IPC_MAILBOX:480941CA ??				     % 1
IPC_MAILBOX:480941CB ??				     % 1
IPC_MAILBOX:480941CC ??				     % 1
IPC_MAILBOX:480941CD ??				     % 1
IPC_MAILBOX:480941CE ??				     % 1
IPC_MAILBOX:480941CF ??				     % 1
IPC_MAILBOX:480941D0 ??				     % 1
IPC_MAILBOX:480941D1 ??				     % 1
IPC_MAILBOX:480941D2 ??				     % 1
IPC_MAILBOX:480941D3 ??				     % 1
IPC_MAILBOX:480941D4 ??				     % 1
IPC_MAILBOX:480941D5 ??				     % 1
IPC_MAILBOX:480941D6 ??				     % 1
IPC_MAILBOX:480941D7 ??				     % 1
IPC_MAILBOX:480941D8 ??				     % 1
IPC_MAILBOX:480941D9 ??				     % 1
IPC_MAILBOX:480941DA ??				     % 1
IPC_MAILBOX:480941DB ??				     % 1
IPC_MAILBOX:480941DC ??				     % 1
IPC_MAILBOX:480941DD ??				     % 1
IPC_MAILBOX:480941DE ??				     % 1
IPC_MAILBOX:480941DF ??				     % 1
IPC_MAILBOX:480941E0 ??				     % 1
IPC_MAILBOX:480941E1 ??				     % 1
IPC_MAILBOX:480941E2 ??				     % 1
IPC_MAILBOX:480941E3 ??				     % 1
IPC_MAILBOX:480941E4 ??				     % 1
IPC_MAILBOX:480941E5 ??				     % 1
IPC_MAILBOX:480941E6 ??				     % 1
IPC_MAILBOX:480941E7 ??				     % 1
IPC_MAILBOX:480941E8 ??				     % 1
IPC_MAILBOX:480941E9 ??				     % 1
IPC_MAILBOX:480941EA ??				     % 1
IPC_MAILBOX:480941EB ??				     % 1
IPC_MAILBOX:480941EC ??				     % 1
IPC_MAILBOX:480941ED ??				     % 1
IPC_MAILBOX:480941EE ??				     % 1
IPC_MAILBOX:480941EF ??				     % 1
IPC_MAILBOX:480941F0 ??				     % 1
IPC_MAILBOX:480941F1 ??				     % 1
IPC_MAILBOX:480941F2 ??				     % 1
IPC_MAILBOX:480941F3 ??				     % 1
IPC_MAILBOX:480941F4 ??				     % 1
IPC_MAILBOX:480941F5 ??				     % 1
IPC_MAILBOX:480941F6 ??				     % 1
IPC_MAILBOX:480941F7 ??				     % 1
IPC_MAILBOX:480941F8 ??				     % 1
IPC_MAILBOX:480941F9 ??				     % 1
IPC_MAILBOX:480941FA ??				     % 1
IPC_MAILBOX:480941FB ??				     % 1
IPC_MAILBOX:480941FC ??				     % 1
IPC_MAILBOX:480941FD ??				     % 1
IPC_MAILBOX:480941FE ??				     % 1
IPC_MAILBOX:480941FF ??				     % 1
IPC_MAILBOX:48094200 ??				     % 1
IPC_MAILBOX:48094201 ??				     % 1
IPC_MAILBOX:48094202 ??				     % 1
IPC_MAILBOX:48094203 ??				     % 1
IPC_MAILBOX:48094204 ??				     % 1
IPC_MAILBOX:48094205 ??				     % 1
IPC_MAILBOX:48094206 ??				     % 1
IPC_MAILBOX:48094207 ??				     % 1
IPC_MAILBOX:48094208 ??				     % 1
IPC_MAILBOX:48094209 ??				     % 1
IPC_MAILBOX:4809420A ??				     % 1
IPC_MAILBOX:4809420B ??				     % 1
IPC_MAILBOX:4809420C ??				     % 1
IPC_MAILBOX:4809420D ??				     % 1
IPC_MAILBOX:4809420E ??				     % 1
IPC_MAILBOX:4809420F ??				     % 1
IPC_MAILBOX:48094210 ??				     % 1
IPC_MAILBOX:48094211 ??				     % 1
IPC_MAILBOX:48094212 ??				     % 1
IPC_MAILBOX:48094213 ??				     % 1
IPC_MAILBOX:48094214 ??				     % 1
IPC_MAILBOX:48094215 ??				     % 1
IPC_MAILBOX:48094216 ??				     % 1
IPC_MAILBOX:48094217 ??				     % 1
IPC_MAILBOX:48094218 ??				     % 1
IPC_MAILBOX:48094219 ??				     % 1
IPC_MAILBOX:4809421A ??				     % 1
IPC_MAILBOX:4809421B ??				     % 1
IPC_MAILBOX:4809421C ??				     % 1
IPC_MAILBOX:4809421D ??				     % 1
IPC_MAILBOX:4809421E ??				     % 1
IPC_MAILBOX:4809421F ??				     % 1
IPC_MAILBOX:48094220 ??				     % 1
IPC_MAILBOX:48094221 ??				     % 1
IPC_MAILBOX:48094222 ??				     % 1
IPC_MAILBOX:48094223 ??				     % 1
IPC_MAILBOX:48094224 ??				     % 1
IPC_MAILBOX:48094225 ??				     % 1
IPC_MAILBOX:48094226 ??				     % 1
IPC_MAILBOX:48094227 ??				     % 1
IPC_MAILBOX:48094228 ??				     % 1
IPC_MAILBOX:48094229 ??				     % 1
IPC_MAILBOX:4809422A ??				     % 1
IPC_MAILBOX:4809422B ??				     % 1
IPC_MAILBOX:4809422C ??				     % 1
IPC_MAILBOX:4809422D ??				     % 1
IPC_MAILBOX:4809422E ??				     % 1
IPC_MAILBOX:4809422F ??				     % 1
IPC_MAILBOX:48094230 ??				     % 1
IPC_MAILBOX:48094231 ??				     % 1
IPC_MAILBOX:48094232 ??				     % 1
IPC_MAILBOX:48094233 ??				     % 1
IPC_MAILBOX:48094234 ??				     % 1
IPC_MAILBOX:48094235 ??				     % 1
IPC_MAILBOX:48094236 ??				     % 1
IPC_MAILBOX:48094237 ??				     % 1
IPC_MAILBOX:48094238 ??				     % 1
IPC_MAILBOX:48094239 ??				     % 1
IPC_MAILBOX:4809423A ??				     % 1
IPC_MAILBOX:4809423B ??				     % 1
IPC_MAILBOX:4809423C ??				     % 1
IPC_MAILBOX:4809423D ??				     % 1
IPC_MAILBOX:4809423E ??				     % 1
IPC_MAILBOX:4809423F ??				     % 1
IPC_MAILBOX:48094240 ??				     % 1
IPC_MAILBOX:48094241 ??				     % 1
IPC_MAILBOX:48094242 ??				     % 1
IPC_MAILBOX:48094243 ??				     % 1
IPC_MAILBOX:48094244 ??				     % 1
IPC_MAILBOX:48094245 ??				     % 1
IPC_MAILBOX:48094246 ??				     % 1
IPC_MAILBOX:48094247 ??				     % 1
IPC_MAILBOX:48094248 ??				     % 1
IPC_MAILBOX:48094249 ??				     % 1
IPC_MAILBOX:4809424A ??				     % 1
IPC_MAILBOX:4809424B ??				     % 1
IPC_MAILBOX:4809424C ??				     % 1
IPC_MAILBOX:4809424D ??				     % 1
IPC_MAILBOX:4809424E ??				     % 1
IPC_MAILBOX:4809424F ??				     % 1
IPC_MAILBOX:48094250 ??				     % 1
IPC_MAILBOX:48094251 ??				     % 1
IPC_MAILBOX:48094252 ??				     % 1
IPC_MAILBOX:48094253 ??				     % 1
IPC_MAILBOX:48094254 ??				     % 1
IPC_MAILBOX:48094255 ??				     % 1
IPC_MAILBOX:48094256 ??				     % 1
IPC_MAILBOX:48094257 ??				     % 1
IPC_MAILBOX:48094258 ??				     % 1
IPC_MAILBOX:48094259 ??				     % 1
IPC_MAILBOX:4809425A ??				     % 1
IPC_MAILBOX:4809425B ??				     % 1
IPC_MAILBOX:4809425C ??				     % 1
IPC_MAILBOX:4809425D ??				     % 1
IPC_MAILBOX:4809425E ??				     % 1
IPC_MAILBOX:4809425F ??				     % 1
IPC_MAILBOX:48094260 ??				     % 1
IPC_MAILBOX:48094261 ??				     % 1
IPC_MAILBOX:48094262 ??				     % 1
IPC_MAILBOX:48094263 ??				     % 1
IPC_MAILBOX:48094264 ??				     % 1
IPC_MAILBOX:48094265 ??				     % 1
IPC_MAILBOX:48094266 ??				     % 1
IPC_MAILBOX:48094267 ??				     % 1
IPC_MAILBOX:48094268 ??				     % 1
IPC_MAILBOX:48094269 ??				     % 1
IPC_MAILBOX:4809426A ??				     % 1
IPC_MAILBOX:4809426B ??				     % 1
IPC_MAILBOX:4809426C ??				     % 1
IPC_MAILBOX:4809426D ??				     % 1
IPC_MAILBOX:4809426E ??				     % 1
IPC_MAILBOX:4809426F ??				     % 1
IPC_MAILBOX:48094270 ??				     % 1
IPC_MAILBOX:48094271 ??				     % 1
IPC_MAILBOX:48094272 ??				     % 1
IPC_MAILBOX:48094273 ??				     % 1
IPC_MAILBOX:48094274 ??				     % 1
IPC_MAILBOX:48094275 ??				     % 1
IPC_MAILBOX:48094276 ??				     % 1
IPC_MAILBOX:48094277 ??				     % 1
IPC_MAILBOX:48094278 ??				     % 1
IPC_MAILBOX:48094279 ??				     % 1
IPC_MAILBOX:4809427A ??				     % 1
IPC_MAILBOX:4809427B ??				     % 1
IPC_MAILBOX:4809427C ??				     % 1
IPC_MAILBOX:4809427D ??				     % 1
IPC_MAILBOX:4809427E ??				     % 1
IPC_MAILBOX:4809427F ??				     % 1
IPC_MAILBOX:48094280 ??				     % 1
IPC_MAILBOX:48094281 ??				     % 1
IPC_MAILBOX:48094282 ??				     % 1
IPC_MAILBOX:48094283 ??				     % 1
IPC_MAILBOX:48094284 ??				     % 1
IPC_MAILBOX:48094285 ??				     % 1
IPC_MAILBOX:48094286 ??				     % 1
IPC_MAILBOX:48094287 ??				     % 1
IPC_MAILBOX:48094288 ??				     % 1
IPC_MAILBOX:48094289 ??				     % 1
IPC_MAILBOX:4809428A ??				     % 1
IPC_MAILBOX:4809428B ??				     % 1
IPC_MAILBOX:4809428C ??				     % 1
IPC_MAILBOX:4809428D ??				     % 1
IPC_MAILBOX:4809428E ??				     % 1
IPC_MAILBOX:4809428F ??				     % 1
IPC_MAILBOX:48094290 ??				     % 1
IPC_MAILBOX:48094291 ??				     % 1
IPC_MAILBOX:48094292 ??				     % 1
IPC_MAILBOX:48094293 ??				     % 1
IPC_MAILBOX:48094294 ??				     % 1
IPC_MAILBOX:48094295 ??				     % 1
IPC_MAILBOX:48094296 ??				     % 1
IPC_MAILBOX:48094297 ??				     % 1
IPC_MAILBOX:48094298 ??				     % 1
IPC_MAILBOX:48094299 ??				     % 1
IPC_MAILBOX:4809429A ??				     % 1
IPC_MAILBOX:4809429B ??				     % 1
IPC_MAILBOX:4809429C ??				     % 1
IPC_MAILBOX:4809429D ??				     % 1
IPC_MAILBOX:4809429E ??				     % 1
IPC_MAILBOX:4809429F ??				     % 1
IPC_MAILBOX:480942A0 ??				     % 1
IPC_MAILBOX:480942A1 ??				     % 1
IPC_MAILBOX:480942A2 ??				     % 1
IPC_MAILBOX:480942A3 ??				     % 1
IPC_MAILBOX:480942A4 ??				     % 1
IPC_MAILBOX:480942A5 ??				     % 1
IPC_MAILBOX:480942A6 ??				     % 1
IPC_MAILBOX:480942A7 ??				     % 1
IPC_MAILBOX:480942A8 ??				     % 1
IPC_MAILBOX:480942A9 ??				     % 1
IPC_MAILBOX:480942AA ??				     % 1
IPC_MAILBOX:480942AB ??				     % 1
IPC_MAILBOX:480942AC ??				     % 1
IPC_MAILBOX:480942AD ??				     % 1
IPC_MAILBOX:480942AE ??				     % 1
IPC_MAILBOX:480942AF ??				     % 1
IPC_MAILBOX:480942B0 ??				     % 1
IPC_MAILBOX:480942B1 ??				     % 1
IPC_MAILBOX:480942B2 ??				     % 1
IPC_MAILBOX:480942B3 ??				     % 1
IPC_MAILBOX:480942B4 ??				     % 1
IPC_MAILBOX:480942B5 ??				     % 1
IPC_MAILBOX:480942B6 ??				     % 1
IPC_MAILBOX:480942B7 ??				     % 1
IPC_MAILBOX:480942B8 ??				     % 1
IPC_MAILBOX:480942B9 ??				     % 1
IPC_MAILBOX:480942BA ??				     % 1
IPC_MAILBOX:480942BB ??				     % 1
IPC_MAILBOX:480942BC ??				     % 1
IPC_MAILBOX:480942BD ??				     % 1
IPC_MAILBOX:480942BE ??				     % 1
IPC_MAILBOX:480942BF ??				     % 1
IPC_MAILBOX:480942C0 ??				     % 1
IPC_MAILBOX:480942C1 ??				     % 1
IPC_MAILBOX:480942C2 ??				     % 1
IPC_MAILBOX:480942C3 ??				     % 1
IPC_MAILBOX:480942C4 ??				     % 1
IPC_MAILBOX:480942C5 ??				     % 1
IPC_MAILBOX:480942C6 ??				     % 1
IPC_MAILBOX:480942C7 ??				     % 1
IPC_MAILBOX:480942C8 ??				     % 1
IPC_MAILBOX:480942C9 ??				     % 1
IPC_MAILBOX:480942CA ??				     % 1
IPC_MAILBOX:480942CB ??				     % 1
IPC_MAILBOX:480942CC ??				     % 1
IPC_MAILBOX:480942CD ??				     % 1
IPC_MAILBOX:480942CE ??				     % 1
IPC_MAILBOX:480942CF ??				     % 1
IPC_MAILBOX:480942D0 ??				     % 1
IPC_MAILBOX:480942D1 ??				     % 1
IPC_MAILBOX:480942D2 ??				     % 1
IPC_MAILBOX:480942D3 ??				     % 1
IPC_MAILBOX:480942D4 ??				     % 1
IPC_MAILBOX:480942D5 ??				     % 1
IPC_MAILBOX:480942D6 ??				     % 1
IPC_MAILBOX:480942D7 ??				     % 1
IPC_MAILBOX:480942D8 ??				     % 1
IPC_MAILBOX:480942D9 ??				     % 1
IPC_MAILBOX:480942DA ??				     % 1
IPC_MAILBOX:480942DB ??				     % 1
IPC_MAILBOX:480942DC ??				     % 1
IPC_MAILBOX:480942DD ??				     % 1
IPC_MAILBOX:480942DE ??				     % 1
IPC_MAILBOX:480942DF ??				     % 1
IPC_MAILBOX:480942E0 ??				     % 1
IPC_MAILBOX:480942E1 ??				     % 1
IPC_MAILBOX:480942E2 ??				     % 1
IPC_MAILBOX:480942E3 ??				     % 1
IPC_MAILBOX:480942E4 ??				     % 1
IPC_MAILBOX:480942E5 ??				     % 1
IPC_MAILBOX:480942E6 ??				     % 1
IPC_MAILBOX:480942E7 ??				     % 1
IPC_MAILBOX:480942E8 ??				     % 1
IPC_MAILBOX:480942E9 ??				     % 1
IPC_MAILBOX:480942EA ??				     % 1
IPC_MAILBOX:480942EB ??				     % 1
IPC_MAILBOX:480942EC ??				     % 1
IPC_MAILBOX:480942ED ??				     % 1
IPC_MAILBOX:480942EE ??				     % 1
IPC_MAILBOX:480942EF ??				     % 1
IPC_MAILBOX:480942F0 ??				     % 1
IPC_MAILBOX:480942F1 ??				     % 1
IPC_MAILBOX:480942F2 ??				     % 1
IPC_MAILBOX:480942F3 ??				     % 1
IPC_MAILBOX:480942F4 ??				     % 1
IPC_MAILBOX:480942F5 ??				     % 1
IPC_MAILBOX:480942F6 ??				     % 1
IPC_MAILBOX:480942F7 ??				     % 1
IPC_MAILBOX:480942F8 ??				     % 1
IPC_MAILBOX:480942F9 ??				     % 1
IPC_MAILBOX:480942FA ??				     % 1
IPC_MAILBOX:480942FB ??				     % 1
IPC_MAILBOX:480942FC ??				     % 1
IPC_MAILBOX:480942FD ??				     % 1
IPC_MAILBOX:480942FE ??				     % 1
IPC_MAILBOX:480942FF ??				     % 1
IPC_MAILBOX:48094300 ??				     % 1
IPC_MAILBOX:48094301 ??				     % 1
IPC_MAILBOX:48094302 ??				     % 1
IPC_MAILBOX:48094303 ??				     % 1
IPC_MAILBOX:48094304 ??				     % 1
IPC_MAILBOX:48094305 ??				     % 1
IPC_MAILBOX:48094306 ??				     % 1
IPC_MAILBOX:48094307 ??				     % 1
IPC_MAILBOX:48094308 ??				     % 1
IPC_MAILBOX:48094309 ??				     % 1
IPC_MAILBOX:4809430A ??				     % 1
IPC_MAILBOX:4809430B ??				     % 1
IPC_MAILBOX:4809430C ??				     % 1
IPC_MAILBOX:4809430D ??				     % 1
IPC_MAILBOX:4809430E ??				     % 1
IPC_MAILBOX:4809430F ??				     % 1
IPC_MAILBOX:48094310 ??				     % 1
IPC_MAILBOX:48094311 ??				     % 1
IPC_MAILBOX:48094312 ??				     % 1
IPC_MAILBOX:48094313 ??				     % 1
IPC_MAILBOX:48094314 ??				     % 1
IPC_MAILBOX:48094315 ??				     % 1
IPC_MAILBOX:48094316 ??				     % 1
IPC_MAILBOX:48094317 ??				     % 1
IPC_MAILBOX:48094318 ??				     % 1
IPC_MAILBOX:48094319 ??				     % 1
IPC_MAILBOX:4809431A ??				     % 1
IPC_MAILBOX:4809431B ??				     % 1
IPC_MAILBOX:4809431C ??				     % 1
IPC_MAILBOX:4809431D ??				     % 1
IPC_MAILBOX:4809431E ??				     % 1
IPC_MAILBOX:4809431F ??				     % 1
IPC_MAILBOX:48094320 ??				     % 1
IPC_MAILBOX:48094321 ??				     % 1
IPC_MAILBOX:48094322 ??				     % 1
IPC_MAILBOX:48094323 ??				     % 1
IPC_MAILBOX:48094324 ??				     % 1
IPC_MAILBOX:48094325 ??				     % 1
IPC_MAILBOX:48094326 ??				     % 1
IPC_MAILBOX:48094327 ??				     % 1
IPC_MAILBOX:48094328 ??				     % 1
IPC_MAILBOX:48094329 ??				     % 1
IPC_MAILBOX:4809432A ??				     % 1
IPC_MAILBOX:4809432B ??				     % 1
IPC_MAILBOX:4809432C ??				     % 1
IPC_MAILBOX:4809432D ??				     % 1
IPC_MAILBOX:4809432E ??				     % 1
IPC_MAILBOX:4809432F ??				     % 1
IPC_MAILBOX:48094330 ??				     % 1
IPC_MAILBOX:48094331 ??				     % 1
IPC_MAILBOX:48094332 ??				     % 1
IPC_MAILBOX:48094333 ??				     % 1
IPC_MAILBOX:48094334 ??				     % 1
IPC_MAILBOX:48094335 ??				     % 1
IPC_MAILBOX:48094336 ??				     % 1
IPC_MAILBOX:48094337 ??				     % 1
IPC_MAILBOX:48094338 ??				     % 1
IPC_MAILBOX:48094339 ??				     % 1
IPC_MAILBOX:4809433A ??				     % 1
IPC_MAILBOX:4809433B ??				     % 1
IPC_MAILBOX:4809433C ??				     % 1
IPC_MAILBOX:4809433D ??				     % 1
IPC_MAILBOX:4809433E ??				     % 1
IPC_MAILBOX:4809433F ??				     % 1
IPC_MAILBOX:48094340 ??				     % 1
IPC_MAILBOX:48094341 ??				     % 1
IPC_MAILBOX:48094342 ??				     % 1
IPC_MAILBOX:48094343 ??				     % 1
IPC_MAILBOX:48094344 ??				     % 1
IPC_MAILBOX:48094345 ??				     % 1
IPC_MAILBOX:48094346 ??				     % 1
IPC_MAILBOX:48094347 ??				     % 1
IPC_MAILBOX:48094348 ??				     % 1
IPC_MAILBOX:48094349 ??				     % 1
IPC_MAILBOX:4809434A ??				     % 1
IPC_MAILBOX:4809434B ??				     % 1
IPC_MAILBOX:4809434C ??				     % 1
IPC_MAILBOX:4809434D ??				     % 1
IPC_MAILBOX:4809434E ??				     % 1
IPC_MAILBOX:4809434F ??				     % 1
IPC_MAILBOX:48094350 ??				     % 1
IPC_MAILBOX:48094351 ??				     % 1
IPC_MAILBOX:48094352 ??				     % 1
IPC_MAILBOX:48094353 ??				     % 1
IPC_MAILBOX:48094354 ??				     % 1
IPC_MAILBOX:48094355 ??				     % 1
IPC_MAILBOX:48094356 ??				     % 1
IPC_MAILBOX:48094357 ??				     % 1
IPC_MAILBOX:48094358 ??				     % 1
IPC_MAILBOX:48094359 ??				     % 1
IPC_MAILBOX:4809435A ??				     % 1
IPC_MAILBOX:4809435B ??				     % 1
IPC_MAILBOX:4809435C ??				     % 1
IPC_MAILBOX:4809435D ??				     % 1
IPC_MAILBOX:4809435E ??				     % 1
IPC_MAILBOX:4809435F ??				     % 1
IPC_MAILBOX:48094360 ??				     % 1
IPC_MAILBOX:48094361 ??				     % 1
IPC_MAILBOX:48094362 ??				     % 1
IPC_MAILBOX:48094363 ??				     % 1
IPC_MAILBOX:48094364 ??				     % 1
IPC_MAILBOX:48094365 ??				     % 1
IPC_MAILBOX:48094366 ??				     % 1
IPC_MAILBOX:48094367 ??				     % 1
IPC_MAILBOX:48094368 ??				     % 1
IPC_MAILBOX:48094369 ??				     % 1
IPC_MAILBOX:4809436A ??				     % 1
IPC_MAILBOX:4809436B ??				     % 1
IPC_MAILBOX:4809436C ??				     % 1
IPC_MAILBOX:4809436D ??				     % 1
IPC_MAILBOX:4809436E ??				     % 1
IPC_MAILBOX:4809436F ??				     % 1
IPC_MAILBOX:48094370 ??				     % 1
IPC_MAILBOX:48094371 ??				     % 1
IPC_MAILBOX:48094372 ??				     % 1
IPC_MAILBOX:48094373 ??				     % 1
IPC_MAILBOX:48094374 ??				     % 1
IPC_MAILBOX:48094375 ??				     % 1
IPC_MAILBOX:48094376 ??				     % 1
IPC_MAILBOX:48094377 ??				     % 1
IPC_MAILBOX:48094378 ??				     % 1
IPC_MAILBOX:48094379 ??				     % 1
IPC_MAILBOX:4809437A ??				     % 1
IPC_MAILBOX:4809437B ??				     % 1
IPC_MAILBOX:4809437C ??				     % 1
IPC_MAILBOX:4809437D ??				     % 1
IPC_MAILBOX:4809437E ??				     % 1
IPC_MAILBOX:4809437F ??				     % 1
IPC_MAILBOX:48094380 ??				     % 1
IPC_MAILBOX:48094381 ??				     % 1
IPC_MAILBOX:48094382 ??				     % 1
IPC_MAILBOX:48094383 ??				     % 1
IPC_MAILBOX:48094384 ??				     % 1
IPC_MAILBOX:48094385 ??				     % 1
IPC_MAILBOX:48094386 ??				     % 1
IPC_MAILBOX:48094387 ??				     % 1
IPC_MAILBOX:48094388 ??				     % 1
IPC_MAILBOX:48094389 ??				     % 1
IPC_MAILBOX:4809438A ??				     % 1
IPC_MAILBOX:4809438B ??				     % 1
IPC_MAILBOX:4809438C ??				     % 1
IPC_MAILBOX:4809438D ??				     % 1
IPC_MAILBOX:4809438E ??				     % 1
IPC_MAILBOX:4809438F ??				     % 1
IPC_MAILBOX:48094390 ??				     % 1
IPC_MAILBOX:48094391 ??				     % 1
IPC_MAILBOX:48094392 ??				     % 1
IPC_MAILBOX:48094393 ??				     % 1
IPC_MAILBOX:48094394 ??				     % 1
IPC_MAILBOX:48094395 ??				     % 1
IPC_MAILBOX:48094396 ??				     % 1
IPC_MAILBOX:48094397 ??				     % 1
IPC_MAILBOX:48094398 ??				     % 1
IPC_MAILBOX:48094399 ??				     % 1
IPC_MAILBOX:4809439A ??				     % 1
IPC_MAILBOX:4809439B ??				     % 1
IPC_MAILBOX:4809439C ??				     % 1
IPC_MAILBOX:4809439D ??				     % 1
IPC_MAILBOX:4809439E ??				     % 1
IPC_MAILBOX:4809439F ??				     % 1
IPC_MAILBOX:480943A0 ??				     % 1
IPC_MAILBOX:480943A1 ??				     % 1
IPC_MAILBOX:480943A2 ??				     % 1
IPC_MAILBOX:480943A3 ??				     % 1
IPC_MAILBOX:480943A4 ??				     % 1
IPC_MAILBOX:480943A5 ??				     % 1
IPC_MAILBOX:480943A6 ??				     % 1
IPC_MAILBOX:480943A7 ??				     % 1
IPC_MAILBOX:480943A8 ??				     % 1
IPC_MAILBOX:480943A9 ??				     % 1
IPC_MAILBOX:480943AA ??				     % 1
IPC_MAILBOX:480943AB ??				     % 1
IPC_MAILBOX:480943AC ??				     % 1
IPC_MAILBOX:480943AD ??				     % 1
IPC_MAILBOX:480943AE ??				     % 1
IPC_MAILBOX:480943AF ??				     % 1
IPC_MAILBOX:480943B0 ??				     % 1
IPC_MAILBOX:480943B1 ??				     % 1
IPC_MAILBOX:480943B2 ??				     % 1
IPC_MAILBOX:480943B3 ??				     % 1
IPC_MAILBOX:480943B4 ??				     % 1
IPC_MAILBOX:480943B5 ??				     % 1
IPC_MAILBOX:480943B6 ??				     % 1
IPC_MAILBOX:480943B7 ??				     % 1
IPC_MAILBOX:480943B8 ??				     % 1
IPC_MAILBOX:480943B9 ??				     % 1
IPC_MAILBOX:480943BA ??				     % 1
IPC_MAILBOX:480943BB ??				     % 1
IPC_MAILBOX:480943BC ??				     % 1
IPC_MAILBOX:480943BD ??				     % 1
IPC_MAILBOX:480943BE ??				     % 1
IPC_MAILBOX:480943BF ??				     % 1
IPC_MAILBOX:480943C0 ??				     % 1
IPC_MAILBOX:480943C1 ??				     % 1
IPC_MAILBOX:480943C2 ??				     % 1
IPC_MAILBOX:480943C3 ??				     % 1
IPC_MAILBOX:480943C4 ??				     % 1
IPC_MAILBOX:480943C5 ??				     % 1
IPC_MAILBOX:480943C6 ??				     % 1
IPC_MAILBOX:480943C7 ??				     % 1
IPC_MAILBOX:480943C8 ??				     % 1
IPC_MAILBOX:480943C9 ??				     % 1
IPC_MAILBOX:480943CA ??				     % 1
IPC_MAILBOX:480943CB ??				     % 1
IPC_MAILBOX:480943CC ??				     % 1
IPC_MAILBOX:480943CD ??				     % 1
IPC_MAILBOX:480943CE ??				     % 1
IPC_MAILBOX:480943CF ??				     % 1
IPC_MAILBOX:480943D0 ??				     % 1
IPC_MAILBOX:480943D1 ??				     % 1
IPC_MAILBOX:480943D2 ??				     % 1
IPC_MAILBOX:480943D3 ??				     % 1
IPC_MAILBOX:480943D4 ??				     % 1
IPC_MAILBOX:480943D5 ??				     % 1
IPC_MAILBOX:480943D6 ??				     % 1
IPC_MAILBOX:480943D7 ??				     % 1
IPC_MAILBOX:480943D8 ??				     % 1
IPC_MAILBOX:480943D9 ??				     % 1
IPC_MAILBOX:480943DA ??				     % 1
IPC_MAILBOX:480943DB ??				     % 1
IPC_MAILBOX:480943DC ??				     % 1
IPC_MAILBOX:480943DD ??				     % 1
IPC_MAILBOX:480943DE ??				     % 1
IPC_MAILBOX:480943DF ??				     % 1
IPC_MAILBOX:480943E0 ??				     % 1
IPC_MAILBOX:480943E1 ??				     % 1
IPC_MAILBOX:480943E2 ??				     % 1
IPC_MAILBOX:480943E3 ??				     % 1
IPC_MAILBOX:480943E4 ??				     % 1
IPC_MAILBOX:480943E5 ??				     % 1
IPC_MAILBOX:480943E6 ??				     % 1
IPC_MAILBOX:480943E7 ??				     % 1
IPC_MAILBOX:480943E8 ??				     % 1
IPC_MAILBOX:480943E9 ??				     % 1
IPC_MAILBOX:480943EA ??				     % 1
IPC_MAILBOX:480943EB ??				     % 1
IPC_MAILBOX:480943EC ??				     % 1
IPC_MAILBOX:480943ED ??				     % 1
IPC_MAILBOX:480943EE ??				     % 1
IPC_MAILBOX:480943EF ??				     % 1
IPC_MAILBOX:480943F0 ??				     % 1
IPC_MAILBOX:480943F1 ??				     % 1
IPC_MAILBOX:480943F2 ??				     % 1
IPC_MAILBOX:480943F3 ??				     % 1
IPC_MAILBOX:480943F4 ??				     % 1
IPC_MAILBOX:480943F5 ??				     % 1
IPC_MAILBOX:480943F6 ??				     % 1
IPC_MAILBOX:480943F7 ??				     % 1
IPC_MAILBOX:480943F8 ??				     % 1
IPC_MAILBOX:480943F9 ??				     % 1
IPC_MAILBOX:480943FA ??				     % 1
IPC_MAILBOX:480943FB ??				     % 1
IPC_MAILBOX:480943FC ??				     % 1
IPC_MAILBOX:480943FD ??				     % 1
IPC_MAILBOX:480943FE ??				     % 1
IPC_MAILBOX:480943FF ??				     % 1
IPC_MAILBOX:48094400 ??				     % 1
IPC_MAILBOX:48094401 ??				     % 1
IPC_MAILBOX:48094402 ??				     % 1
IPC_MAILBOX:48094403 ??				     % 1
IPC_MAILBOX:48094404 ??				     % 1
IPC_MAILBOX:48094405 ??				     % 1
IPC_MAILBOX:48094406 ??				     % 1
IPC_MAILBOX:48094407 ??				     % 1
IPC_MAILBOX:48094408 ??				     % 1
IPC_MAILBOX:48094409 ??				     % 1
IPC_MAILBOX:4809440A ??				     % 1
IPC_MAILBOX:4809440B ??				     % 1
IPC_MAILBOX:4809440C ??				     % 1
IPC_MAILBOX:4809440D ??				     % 1
IPC_MAILBOX:4809440E ??				     % 1
IPC_MAILBOX:4809440F ??				     % 1
IPC_MAILBOX:48094410 ??				     % 1
IPC_MAILBOX:48094411 ??				     % 1
IPC_MAILBOX:48094412 ??				     % 1
IPC_MAILBOX:48094413 ??				     % 1
IPC_MAILBOX:48094414 ??				     % 1
IPC_MAILBOX:48094415 ??				     % 1
IPC_MAILBOX:48094416 ??				     % 1
IPC_MAILBOX:48094417 ??				     % 1
IPC_MAILBOX:48094418 ??				     % 1
IPC_MAILBOX:48094419 ??				     % 1
IPC_MAILBOX:4809441A ??				     % 1
IPC_MAILBOX:4809441B ??				     % 1
IPC_MAILBOX:4809441C ??				     % 1
IPC_MAILBOX:4809441D ??				     % 1
IPC_MAILBOX:4809441E ??				     % 1
IPC_MAILBOX:4809441F ??				     % 1
IPC_MAILBOX:48094420 ??				     % 1
IPC_MAILBOX:48094421 ??				     % 1
IPC_MAILBOX:48094422 ??				     % 1
IPC_MAILBOX:48094423 ??				     % 1
IPC_MAILBOX:48094424 ??				     % 1
IPC_MAILBOX:48094425 ??				     % 1
IPC_MAILBOX:48094426 ??				     % 1
IPC_MAILBOX:48094427 ??				     % 1
IPC_MAILBOX:48094428 ??				     % 1
IPC_MAILBOX:48094429 ??				     % 1
IPC_MAILBOX:4809442A ??				     % 1
IPC_MAILBOX:4809442B ??				     % 1
IPC_MAILBOX:4809442C ??				     % 1
IPC_MAILBOX:4809442D ??				     % 1
IPC_MAILBOX:4809442E ??				     % 1
IPC_MAILBOX:4809442F ??				     % 1
IPC_MAILBOX:48094430 ??				     % 1
IPC_MAILBOX:48094431 ??				     % 1
IPC_MAILBOX:48094432 ??				     % 1
IPC_MAILBOX:48094433 ??				     % 1
IPC_MAILBOX:48094434 ??				     % 1
IPC_MAILBOX:48094435 ??				     % 1
IPC_MAILBOX:48094436 ??				     % 1
IPC_MAILBOX:48094437 ??				     % 1
IPC_MAILBOX:48094438 ??				     % 1
IPC_MAILBOX:48094439 ??				     % 1
IPC_MAILBOX:4809443A ??				     % 1
IPC_MAILBOX:4809443B ??				     % 1
IPC_MAILBOX:4809443C ??				     % 1
IPC_MAILBOX:4809443D ??				     % 1
IPC_MAILBOX:4809443E ??				     % 1
IPC_MAILBOX:4809443F ??				     % 1
IPC_MAILBOX:48094440 ??				     % 1
IPC_MAILBOX:48094441 ??				     % 1
IPC_MAILBOX:48094442 ??				     % 1
IPC_MAILBOX:48094443 ??				     % 1
IPC_MAILBOX:48094444 ??				     % 1
IPC_MAILBOX:48094445 ??				     % 1
IPC_MAILBOX:48094446 ??				     % 1
IPC_MAILBOX:48094447 ??				     % 1
IPC_MAILBOX:48094448 ??				     % 1
IPC_MAILBOX:48094449 ??				     % 1
IPC_MAILBOX:4809444A ??				     % 1
IPC_MAILBOX:4809444B ??				     % 1
IPC_MAILBOX:4809444C ??				     % 1
IPC_MAILBOX:4809444D ??				     % 1
IPC_MAILBOX:4809444E ??				     % 1
IPC_MAILBOX:4809444F ??				     % 1
IPC_MAILBOX:48094450 ??				     % 1
IPC_MAILBOX:48094451 ??				     % 1
IPC_MAILBOX:48094452 ??				     % 1
IPC_MAILBOX:48094453 ??				     % 1
IPC_MAILBOX:48094454 ??				     % 1
IPC_MAILBOX:48094455 ??				     % 1
IPC_MAILBOX:48094456 ??				     % 1
IPC_MAILBOX:48094457 ??				     % 1
IPC_MAILBOX:48094458 ??				     % 1
IPC_MAILBOX:48094459 ??				     % 1
IPC_MAILBOX:4809445A ??				     % 1
IPC_MAILBOX:4809445B ??				     % 1
IPC_MAILBOX:4809445C ??				     % 1
IPC_MAILBOX:4809445D ??				     % 1
IPC_MAILBOX:4809445E ??				     % 1
IPC_MAILBOX:4809445F ??				     % 1
IPC_MAILBOX:48094460 ??				     % 1
IPC_MAILBOX:48094461 ??				     % 1
IPC_MAILBOX:48094462 ??				     % 1
IPC_MAILBOX:48094463 ??				     % 1
IPC_MAILBOX:48094464 ??				     % 1
IPC_MAILBOX:48094465 ??				     % 1
IPC_MAILBOX:48094466 ??				     % 1
IPC_MAILBOX:48094467 ??				     % 1
IPC_MAILBOX:48094468 ??				     % 1
IPC_MAILBOX:48094469 ??				     % 1
IPC_MAILBOX:4809446A ??				     % 1
IPC_MAILBOX:4809446B ??				     % 1
IPC_MAILBOX:4809446C ??				     % 1
IPC_MAILBOX:4809446D ??				     % 1
IPC_MAILBOX:4809446E ??				     % 1
IPC_MAILBOX:4809446F ??				     % 1
IPC_MAILBOX:48094470 ??				     % 1
IPC_MAILBOX:48094471 ??				     % 1
IPC_MAILBOX:48094472 ??				     % 1
IPC_MAILBOX:48094473 ??				     % 1
IPC_MAILBOX:48094474 ??				     % 1
IPC_MAILBOX:48094475 ??				     % 1
IPC_MAILBOX:48094476 ??				     % 1
IPC_MAILBOX:48094477 ??				     % 1
IPC_MAILBOX:48094478 ??				     % 1
IPC_MAILBOX:48094479 ??				     % 1
IPC_MAILBOX:4809447A ??				     % 1
IPC_MAILBOX:4809447B ??				     % 1
IPC_MAILBOX:4809447C ??				     % 1
IPC_MAILBOX:4809447D ??				     % 1
IPC_MAILBOX:4809447E ??				     % 1
IPC_MAILBOX:4809447F ??				     % 1
IPC_MAILBOX:48094480 ??				     % 1
IPC_MAILBOX:48094481 ??				     % 1
IPC_MAILBOX:48094482 ??				     % 1
IPC_MAILBOX:48094483 ??				     % 1
IPC_MAILBOX:48094484 ??				     % 1
IPC_MAILBOX:48094485 ??				     % 1
IPC_MAILBOX:48094486 ??				     % 1
IPC_MAILBOX:48094487 ??				     % 1
IPC_MAILBOX:48094488 ??				     % 1
IPC_MAILBOX:48094489 ??				     % 1
IPC_MAILBOX:4809448A ??				     % 1
IPC_MAILBOX:4809448B ??				     % 1
IPC_MAILBOX:4809448C ??				     % 1
IPC_MAILBOX:4809448D ??				     % 1
IPC_MAILBOX:4809448E ??				     % 1
IPC_MAILBOX:4809448F ??				     % 1
IPC_MAILBOX:48094490 ??				     % 1
IPC_MAILBOX:48094491 ??				     % 1
IPC_MAILBOX:48094492 ??				     % 1
IPC_MAILBOX:48094493 ??				     % 1
IPC_MAILBOX:48094494 ??				     % 1
IPC_MAILBOX:48094495 ??				     % 1
IPC_MAILBOX:48094496 ??				     % 1
IPC_MAILBOX:48094497 ??				     % 1
IPC_MAILBOX:48094498 ??				     % 1
IPC_MAILBOX:48094499 ??				     % 1
IPC_MAILBOX:4809449A ??				     % 1
IPC_MAILBOX:4809449B ??				     % 1
IPC_MAILBOX:4809449C ??				     % 1
IPC_MAILBOX:4809449D ??				     % 1
IPC_MAILBOX:4809449E ??				     % 1
IPC_MAILBOX:4809449F ??				     % 1
IPC_MAILBOX:480944A0 ??				     % 1
IPC_MAILBOX:480944A1 ??				     % 1
IPC_MAILBOX:480944A2 ??				     % 1
IPC_MAILBOX:480944A3 ??				     % 1
IPC_MAILBOX:480944A4 ??				     % 1
IPC_MAILBOX:480944A5 ??				     % 1
IPC_MAILBOX:480944A6 ??				     % 1
IPC_MAILBOX:480944A7 ??				     % 1
IPC_MAILBOX:480944A8 ??				     % 1
IPC_MAILBOX:480944A9 ??				     % 1
IPC_MAILBOX:480944AA ??				     % 1
IPC_MAILBOX:480944AB ??				     % 1
IPC_MAILBOX:480944AC ??				     % 1
IPC_MAILBOX:480944AD ??				     % 1
IPC_MAILBOX:480944AE ??				     % 1
IPC_MAILBOX:480944AF ??				     % 1
IPC_MAILBOX:480944B0 ??				     % 1
IPC_MAILBOX:480944B1 ??				     % 1
IPC_MAILBOX:480944B2 ??				     % 1
IPC_MAILBOX:480944B3 ??				     % 1
IPC_MAILBOX:480944B4 ??				     % 1
IPC_MAILBOX:480944B5 ??				     % 1
IPC_MAILBOX:480944B6 ??				     % 1
IPC_MAILBOX:480944B7 ??				     % 1
IPC_MAILBOX:480944B8 ??				     % 1
IPC_MAILBOX:480944B9 ??				     % 1
IPC_MAILBOX:480944BA ??				     % 1
IPC_MAILBOX:480944BB ??				     % 1
IPC_MAILBOX:480944BC ??				     % 1
IPC_MAILBOX:480944BD ??				     % 1
IPC_MAILBOX:480944BE ??				     % 1
IPC_MAILBOX:480944BF ??				     % 1
IPC_MAILBOX:480944C0 ??				     % 1
IPC_MAILBOX:480944C1 ??				     % 1
IPC_MAILBOX:480944C2 ??				     % 1
IPC_MAILBOX:480944C3 ??				     % 1
IPC_MAILBOX:480944C4 ??				     % 1
IPC_MAILBOX:480944C5 ??				     % 1
IPC_MAILBOX:480944C6 ??				     % 1
IPC_MAILBOX:480944C7 ??				     % 1
IPC_MAILBOX:480944C8 ??				     % 1
IPC_MAILBOX:480944C9 ??				     % 1
IPC_MAILBOX:480944CA ??				     % 1
IPC_MAILBOX:480944CB ??				     % 1
IPC_MAILBOX:480944CC ??				     % 1
IPC_MAILBOX:480944CD ??				     % 1
IPC_MAILBOX:480944CE ??				     % 1
IPC_MAILBOX:480944CF ??				     % 1
IPC_MAILBOX:480944D0 ??				     % 1
IPC_MAILBOX:480944D1 ??				     % 1
IPC_MAILBOX:480944D2 ??				     % 1
IPC_MAILBOX:480944D3 ??				     % 1
IPC_MAILBOX:480944D4 ??				     % 1
IPC_MAILBOX:480944D5 ??				     % 1
IPC_MAILBOX:480944D6 ??				     % 1
IPC_MAILBOX:480944D7 ??				     % 1
IPC_MAILBOX:480944D8 ??				     % 1
IPC_MAILBOX:480944D9 ??				     % 1
IPC_MAILBOX:480944DA ??				     % 1
IPC_MAILBOX:480944DB ??				     % 1
IPC_MAILBOX:480944DC ??				     % 1
IPC_MAILBOX:480944DD ??				     % 1
IPC_MAILBOX:480944DE ??				     % 1
IPC_MAILBOX:480944DF ??				     % 1
IPC_MAILBOX:480944E0 ??				     % 1
IPC_MAILBOX:480944E1 ??				     % 1
IPC_MAILBOX:480944E2 ??				     % 1
IPC_MAILBOX:480944E3 ??				     % 1
IPC_MAILBOX:480944E4 ??				     % 1
IPC_MAILBOX:480944E5 ??				     % 1
IPC_MAILBOX:480944E6 ??				     % 1
IPC_MAILBOX:480944E7 ??				     % 1
IPC_MAILBOX:480944E8 ??				     % 1
IPC_MAILBOX:480944E9 ??				     % 1
IPC_MAILBOX:480944EA ??				     % 1
IPC_MAILBOX:480944EB ??				     % 1
IPC_MAILBOX:480944EC ??				     % 1
IPC_MAILBOX:480944ED ??				     % 1
IPC_MAILBOX:480944EE ??				     % 1
IPC_MAILBOX:480944EF ??				     % 1
IPC_MAILBOX:480944F0 ??				     % 1
IPC_MAILBOX:480944F1 ??				     % 1
IPC_MAILBOX:480944F2 ??				     % 1
IPC_MAILBOX:480944F3 ??				     % 1
IPC_MAILBOX:480944F4 ??				     % 1
IPC_MAILBOX:480944F5 ??				     % 1
IPC_MAILBOX:480944F6 ??				     % 1
IPC_MAILBOX:480944F7 ??				     % 1
IPC_MAILBOX:480944F8 ??				     % 1
IPC_MAILBOX:480944F9 ??				     % 1
IPC_MAILBOX:480944FA ??				     % 1
IPC_MAILBOX:480944FB ??				     % 1
IPC_MAILBOX:480944FC ??				     % 1
IPC_MAILBOX:480944FD ??				     % 1
IPC_MAILBOX:480944FE ??				     % 1
IPC_MAILBOX:480944FF ??				     % 1
IPC_MAILBOX:48094500 ??				     % 1
IPC_MAILBOX:48094501 ??				     % 1
IPC_MAILBOX:48094502 ??				     % 1
IPC_MAILBOX:48094503 ??				     % 1
IPC_MAILBOX:48094504 ??				     % 1
IPC_MAILBOX:48094505 ??				     % 1
IPC_MAILBOX:48094506 ??				     % 1
IPC_MAILBOX:48094507 ??				     % 1
IPC_MAILBOX:48094508 ??				     % 1
IPC_MAILBOX:48094509 ??				     % 1
IPC_MAILBOX:4809450A ??				     % 1
IPC_MAILBOX:4809450B ??				     % 1
IPC_MAILBOX:4809450C ??				     % 1
IPC_MAILBOX:4809450D ??				     % 1
IPC_MAILBOX:4809450E ??				     % 1
IPC_MAILBOX:4809450F ??				     % 1
IPC_MAILBOX:48094510 ??				     % 1
IPC_MAILBOX:48094511 ??				     % 1
IPC_MAILBOX:48094512 ??				     % 1
IPC_MAILBOX:48094513 ??				     % 1
IPC_MAILBOX:48094514 ??				     % 1
IPC_MAILBOX:48094515 ??				     % 1
IPC_MAILBOX:48094516 ??				     % 1
IPC_MAILBOX:48094517 ??				     % 1
IPC_MAILBOX:48094518 ??				     % 1
IPC_MAILBOX:48094519 ??				     % 1
IPC_MAILBOX:4809451A ??				     % 1
IPC_MAILBOX:4809451B ??				     % 1
IPC_MAILBOX:4809451C ??				     % 1
IPC_MAILBOX:4809451D ??				     % 1
IPC_MAILBOX:4809451E ??				     % 1
IPC_MAILBOX:4809451F ??				     % 1
IPC_MAILBOX:48094520 ??				     % 1
IPC_MAILBOX:48094521 ??				     % 1
IPC_MAILBOX:48094522 ??				     % 1
IPC_MAILBOX:48094523 ??				     % 1
IPC_MAILBOX:48094524 ??				     % 1
IPC_MAILBOX:48094525 ??				     % 1
IPC_MAILBOX:48094526 ??				     % 1
IPC_MAILBOX:48094527 ??				     % 1
IPC_MAILBOX:48094528 ??				     % 1
IPC_MAILBOX:48094529 ??				     % 1
IPC_MAILBOX:4809452A ??				     % 1
IPC_MAILBOX:4809452B ??				     % 1
IPC_MAILBOX:4809452C ??				     % 1
IPC_MAILBOX:4809452D ??				     % 1
IPC_MAILBOX:4809452E ??				     % 1
IPC_MAILBOX:4809452F ??				     % 1
IPC_MAILBOX:48094530 ??				     % 1
IPC_MAILBOX:48094531 ??				     % 1
IPC_MAILBOX:48094532 ??				     % 1
IPC_MAILBOX:48094533 ??				     % 1
IPC_MAILBOX:48094534 ??				     % 1
IPC_MAILBOX:48094535 ??				     % 1
IPC_MAILBOX:48094536 ??				     % 1
IPC_MAILBOX:48094537 ??				     % 1
IPC_MAILBOX:48094538 ??				     % 1
IPC_MAILBOX:48094539 ??				     % 1
IPC_MAILBOX:4809453A ??				     % 1
IPC_MAILBOX:4809453B ??				     % 1
IPC_MAILBOX:4809453C ??				     % 1
IPC_MAILBOX:4809453D ??				     % 1
IPC_MAILBOX:4809453E ??				     % 1
IPC_MAILBOX:4809453F ??				     % 1
IPC_MAILBOX:48094540 ??				     % 1
IPC_MAILBOX:48094541 ??				     % 1
IPC_MAILBOX:48094542 ??				     % 1
IPC_MAILBOX:48094543 ??				     % 1
IPC_MAILBOX:48094544 ??				     % 1
IPC_MAILBOX:48094545 ??				     % 1
IPC_MAILBOX:48094546 ??				     % 1
IPC_MAILBOX:48094547 ??				     % 1
IPC_MAILBOX:48094548 ??				     % 1
IPC_MAILBOX:48094549 ??				     % 1
IPC_MAILBOX:4809454A ??				     % 1
IPC_MAILBOX:4809454B ??				     % 1
IPC_MAILBOX:4809454C ??				     % 1
IPC_MAILBOX:4809454D ??				     % 1
IPC_MAILBOX:4809454E ??				     % 1
IPC_MAILBOX:4809454F ??				     % 1
IPC_MAILBOX:48094550 ??				     % 1
IPC_MAILBOX:48094551 ??				     % 1
IPC_MAILBOX:48094552 ??				     % 1
IPC_MAILBOX:48094553 ??				     % 1
IPC_MAILBOX:48094554 ??				     % 1
IPC_MAILBOX:48094555 ??				     % 1
IPC_MAILBOX:48094556 ??				     % 1
IPC_MAILBOX:48094557 ??				     % 1
IPC_MAILBOX:48094558 ??				     % 1
IPC_MAILBOX:48094559 ??				     % 1
IPC_MAILBOX:4809455A ??				     % 1
IPC_MAILBOX:4809455B ??				     % 1
IPC_MAILBOX:4809455C ??				     % 1
IPC_MAILBOX:4809455D ??				     % 1
IPC_MAILBOX:4809455E ??				     % 1
IPC_MAILBOX:4809455F ??				     % 1
IPC_MAILBOX:48094560 ??				     % 1
IPC_MAILBOX:48094561 ??				     % 1
IPC_MAILBOX:48094562 ??				     % 1
IPC_MAILBOX:48094563 ??				     % 1
IPC_MAILBOX:48094564 ??				     % 1
IPC_MAILBOX:48094565 ??				     % 1
IPC_MAILBOX:48094566 ??				     % 1
IPC_MAILBOX:48094567 ??				     % 1
IPC_MAILBOX:48094568 ??				     % 1
IPC_MAILBOX:48094569 ??				     % 1
IPC_MAILBOX:4809456A ??				     % 1
IPC_MAILBOX:4809456B ??				     % 1
IPC_MAILBOX:4809456C ??				     % 1
IPC_MAILBOX:4809456D ??				     % 1
IPC_MAILBOX:4809456E ??				     % 1
IPC_MAILBOX:4809456F ??				     % 1
IPC_MAILBOX:48094570 ??				     % 1
IPC_MAILBOX:48094571 ??				     % 1
IPC_MAILBOX:48094572 ??				     % 1
IPC_MAILBOX:48094573 ??				     % 1
IPC_MAILBOX:48094574 ??				     % 1
IPC_MAILBOX:48094575 ??				     % 1
IPC_MAILBOX:48094576 ??				     % 1
IPC_MAILBOX:48094577 ??				     % 1
IPC_MAILBOX:48094578 ??				     % 1
IPC_MAILBOX:48094579 ??				     % 1
IPC_MAILBOX:4809457A ??				     % 1
IPC_MAILBOX:4809457B ??				     % 1
IPC_MAILBOX:4809457C ??				     % 1
IPC_MAILBOX:4809457D ??				     % 1
IPC_MAILBOX:4809457E ??				     % 1
IPC_MAILBOX:4809457F ??				     % 1
IPC_MAILBOX:48094580 ??				     % 1
IPC_MAILBOX:48094581 ??				     % 1
IPC_MAILBOX:48094582 ??				     % 1
IPC_MAILBOX:48094583 ??				     % 1
IPC_MAILBOX:48094584 ??				     % 1
IPC_MAILBOX:48094585 ??				     % 1
IPC_MAILBOX:48094586 ??				     % 1
IPC_MAILBOX:48094587 ??				     % 1
IPC_MAILBOX:48094588 ??				     % 1
IPC_MAILBOX:48094589 ??				     % 1
IPC_MAILBOX:4809458A ??				     % 1
IPC_MAILBOX:4809458B ??				     % 1
IPC_MAILBOX:4809458C ??				     % 1
IPC_MAILBOX:4809458D ??				     % 1
IPC_MAILBOX:4809458E ??				     % 1
IPC_MAILBOX:4809458F ??				     % 1
IPC_MAILBOX:48094590 ??				     % 1
IPC_MAILBOX:48094591 ??				     % 1
IPC_MAILBOX:48094592 ??				     % 1
IPC_MAILBOX:48094593 ??				     % 1
IPC_MAILBOX:48094594 ??				     % 1
IPC_MAILBOX:48094595 ??				     % 1
IPC_MAILBOX:48094596 ??				     % 1
IPC_MAILBOX:48094597 ??				     % 1
IPC_MAILBOX:48094598 ??				     % 1
IPC_MAILBOX:48094599 ??				     % 1
IPC_MAILBOX:4809459A ??				     % 1
IPC_MAILBOX:4809459B ??				     % 1
IPC_MAILBOX:4809459C ??				     % 1
IPC_MAILBOX:4809459D ??				     % 1
IPC_MAILBOX:4809459E ??				     % 1
IPC_MAILBOX:4809459F ??				     % 1
IPC_MAILBOX:480945A0 ??				     % 1
IPC_MAILBOX:480945A1 ??				     % 1
IPC_MAILBOX:480945A2 ??				     % 1
IPC_MAILBOX:480945A3 ??				     % 1
IPC_MAILBOX:480945A4 ??				     % 1
IPC_MAILBOX:480945A5 ??				     % 1
IPC_MAILBOX:480945A6 ??				     % 1
IPC_MAILBOX:480945A7 ??				     % 1
IPC_MAILBOX:480945A8 ??				     % 1
IPC_MAILBOX:480945A9 ??				     % 1
IPC_MAILBOX:480945AA ??				     % 1
IPC_MAILBOX:480945AB ??				     % 1
IPC_MAILBOX:480945AC ??				     % 1
IPC_MAILBOX:480945AD ??				     % 1
IPC_MAILBOX:480945AE ??				     % 1
IPC_MAILBOX:480945AF ??				     % 1
IPC_MAILBOX:480945B0 ??				     % 1
IPC_MAILBOX:480945B1 ??				     % 1
IPC_MAILBOX:480945B2 ??				     % 1
IPC_MAILBOX:480945B3 ??				     % 1
IPC_MAILBOX:480945B4 ??				     % 1
IPC_MAILBOX:480945B5 ??				     % 1
IPC_MAILBOX:480945B6 ??				     % 1
IPC_MAILBOX:480945B7 ??				     % 1
IPC_MAILBOX:480945B8 ??				     % 1
IPC_MAILBOX:480945B9 ??				     % 1
IPC_MAILBOX:480945BA ??				     % 1
IPC_MAILBOX:480945BB ??				     % 1
IPC_MAILBOX:480945BC ??				     % 1
IPC_MAILBOX:480945BD ??				     % 1
IPC_MAILBOX:480945BE ??				     % 1
IPC_MAILBOX:480945BF ??				     % 1
IPC_MAILBOX:480945C0 ??				     % 1
IPC_MAILBOX:480945C1 ??				     % 1
IPC_MAILBOX:480945C2 ??				     % 1
IPC_MAILBOX:480945C3 ??				     % 1
IPC_MAILBOX:480945C4 ??				     % 1
IPC_MAILBOX:480945C5 ??				     % 1
IPC_MAILBOX:480945C6 ??				     % 1
IPC_MAILBOX:480945C7 ??				     % 1
IPC_MAILBOX:480945C8 ??				     % 1
IPC_MAILBOX:480945C9 ??				     % 1
IPC_MAILBOX:480945CA ??				     % 1
IPC_MAILBOX:480945CB ??				     % 1
IPC_MAILBOX:480945CC ??				     % 1
IPC_MAILBOX:480945CD ??				     % 1
IPC_MAILBOX:480945CE ??				     % 1
IPC_MAILBOX:480945CF ??				     % 1
IPC_MAILBOX:480945D0 ??				     % 1
IPC_MAILBOX:480945D1 ??				     % 1
IPC_MAILBOX:480945D2 ??				     % 1
IPC_MAILBOX:480945D3 ??				     % 1
IPC_MAILBOX:480945D4 ??				     % 1
IPC_MAILBOX:480945D5 ??				     % 1
IPC_MAILBOX:480945D6 ??				     % 1
IPC_MAILBOX:480945D7 ??				     % 1
IPC_MAILBOX:480945D8 ??				     % 1
IPC_MAILBOX:480945D9 ??				     % 1
IPC_MAILBOX:480945DA ??				     % 1
IPC_MAILBOX:480945DB ??				     % 1
IPC_MAILBOX:480945DC ??				     % 1
IPC_MAILBOX:480945DD ??				     % 1
IPC_MAILBOX:480945DE ??				     % 1
IPC_MAILBOX:480945DF ??				     % 1
IPC_MAILBOX:480945E0 ??				     % 1
IPC_MAILBOX:480945E1 ??				     % 1
IPC_MAILBOX:480945E2 ??				     % 1
IPC_MAILBOX:480945E3 ??				     % 1
IPC_MAILBOX:480945E4 ??				     % 1
IPC_MAILBOX:480945E5 ??				     % 1
IPC_MAILBOX:480945E6 ??				     % 1
IPC_MAILBOX:480945E7 ??				     % 1
IPC_MAILBOX:480945E8 ??				     % 1
IPC_MAILBOX:480945E9 ??				     % 1
IPC_MAILBOX:480945EA ??				     % 1
IPC_MAILBOX:480945EB ??				     % 1
IPC_MAILBOX:480945EC ??				     % 1
IPC_MAILBOX:480945ED ??				     % 1
IPC_MAILBOX:480945EE ??				     % 1
IPC_MAILBOX:480945EF ??				     % 1
IPC_MAILBOX:480945F0 ??				     % 1
IPC_MAILBOX:480945F1 ??				     % 1
IPC_MAILBOX:480945F2 ??				     % 1
IPC_MAILBOX:480945F3 ??				     % 1
IPC_MAILBOX:480945F4 ??				     % 1
IPC_MAILBOX:480945F5 ??				     % 1
IPC_MAILBOX:480945F6 ??				     % 1
IPC_MAILBOX:480945F7 ??				     % 1
IPC_MAILBOX:480945F8 ??				     % 1
IPC_MAILBOX:480945F9 ??				     % 1
IPC_MAILBOX:480945FA ??				     % 1
IPC_MAILBOX:480945FB ??				     % 1
IPC_MAILBOX:480945FC ??				     % 1
IPC_MAILBOX:480945FD ??				     % 1
IPC_MAILBOX:480945FE ??				     % 1
IPC_MAILBOX:480945FF ??				     % 1
IPC_MAILBOX:48094600 ??				     % 1
IPC_MAILBOX:48094601 ??				     % 1
IPC_MAILBOX:48094602 ??				     % 1
IPC_MAILBOX:48094603 ??				     % 1
IPC_MAILBOX:48094604 ??				     % 1
IPC_MAILBOX:48094605 ??				     % 1
IPC_MAILBOX:48094606 ??				     % 1
IPC_MAILBOX:48094607 ??				     % 1
IPC_MAILBOX:48094608 ??				     % 1
IPC_MAILBOX:48094609 ??				     % 1
IPC_MAILBOX:4809460A ??				     % 1
IPC_MAILBOX:4809460B ??				     % 1
IPC_MAILBOX:4809460C ??				     % 1
IPC_MAILBOX:4809460D ??				     % 1
IPC_MAILBOX:4809460E ??				     % 1
IPC_MAILBOX:4809460F ??				     % 1
IPC_MAILBOX:48094610 ??				     % 1
IPC_MAILBOX:48094611 ??				     % 1
IPC_MAILBOX:48094612 ??				     % 1
IPC_MAILBOX:48094613 ??				     % 1
IPC_MAILBOX:48094614 ??				     % 1
IPC_MAILBOX:48094615 ??				     % 1
IPC_MAILBOX:48094616 ??				     % 1
IPC_MAILBOX:48094617 ??				     % 1
IPC_MAILBOX:48094618 ??				     % 1
IPC_MAILBOX:48094619 ??				     % 1
IPC_MAILBOX:4809461A ??				     % 1
IPC_MAILBOX:4809461B ??				     % 1
IPC_MAILBOX:4809461C ??				     % 1
IPC_MAILBOX:4809461D ??				     % 1
IPC_MAILBOX:4809461E ??				     % 1
IPC_MAILBOX:4809461F ??				     % 1
IPC_MAILBOX:48094620 ??				     % 1
IPC_MAILBOX:48094621 ??				     % 1
IPC_MAILBOX:48094622 ??				     % 1
IPC_MAILBOX:48094623 ??				     % 1
IPC_MAILBOX:48094624 ??				     % 1
IPC_MAILBOX:48094625 ??				     % 1
IPC_MAILBOX:48094626 ??				     % 1
IPC_MAILBOX:48094627 ??				     % 1
IPC_MAILBOX:48094628 ??				     % 1
IPC_MAILBOX:48094629 ??				     % 1
IPC_MAILBOX:4809462A ??				     % 1
IPC_MAILBOX:4809462B ??				     % 1
IPC_MAILBOX:4809462C ??				     % 1
IPC_MAILBOX:4809462D ??				     % 1
IPC_MAILBOX:4809462E ??				     % 1
IPC_MAILBOX:4809462F ??				     % 1
IPC_MAILBOX:48094630 ??				     % 1
IPC_MAILBOX:48094631 ??				     % 1
IPC_MAILBOX:48094632 ??				     % 1
IPC_MAILBOX:48094633 ??				     % 1
IPC_MAILBOX:48094634 ??				     % 1
IPC_MAILBOX:48094635 ??				     % 1
IPC_MAILBOX:48094636 ??				     % 1
IPC_MAILBOX:48094637 ??				     % 1
IPC_MAILBOX:48094638 ??				     % 1
IPC_MAILBOX:48094639 ??				     % 1
IPC_MAILBOX:4809463A ??				     % 1
IPC_MAILBOX:4809463B ??				     % 1
IPC_MAILBOX:4809463C ??				     % 1
IPC_MAILBOX:4809463D ??				     % 1
IPC_MAILBOX:4809463E ??				     % 1
IPC_MAILBOX:4809463F ??				     % 1
IPC_MAILBOX:48094640 ??				     % 1
IPC_MAILBOX:48094641 ??				     % 1
IPC_MAILBOX:48094642 ??				     % 1
IPC_MAILBOX:48094643 ??				     % 1
IPC_MAILBOX:48094644 ??				     % 1
IPC_MAILBOX:48094645 ??				     % 1
IPC_MAILBOX:48094646 ??				     % 1
IPC_MAILBOX:48094647 ??				     % 1
IPC_MAILBOX:48094648 ??				     % 1
IPC_MAILBOX:48094649 ??				     % 1
IPC_MAILBOX:4809464A ??				     % 1
IPC_MAILBOX:4809464B ??				     % 1
IPC_MAILBOX:4809464C ??				     % 1
IPC_MAILBOX:4809464D ??				     % 1
IPC_MAILBOX:4809464E ??				     % 1
IPC_MAILBOX:4809464F ??				     % 1
IPC_MAILBOX:48094650 ??				     % 1
IPC_MAILBOX:48094651 ??				     % 1
IPC_MAILBOX:48094652 ??				     % 1
IPC_MAILBOX:48094653 ??				     % 1
IPC_MAILBOX:48094654 ??				     % 1
IPC_MAILBOX:48094655 ??				     % 1
IPC_MAILBOX:48094656 ??				     % 1
IPC_MAILBOX:48094657 ??				     % 1
IPC_MAILBOX:48094658 ??				     % 1
IPC_MAILBOX:48094659 ??				     % 1
IPC_MAILBOX:4809465A ??				     % 1
IPC_MAILBOX:4809465B ??				     % 1
IPC_MAILBOX:4809465C ??				     % 1
IPC_MAILBOX:4809465D ??				     % 1
IPC_MAILBOX:4809465E ??				     % 1
IPC_MAILBOX:4809465F ??				     % 1
IPC_MAILBOX:48094660 ??				     % 1
IPC_MAILBOX:48094661 ??				     % 1
IPC_MAILBOX:48094662 ??				     % 1
IPC_MAILBOX:48094663 ??				     % 1
IPC_MAILBOX:48094664 ??				     % 1
IPC_MAILBOX:48094665 ??				     % 1
IPC_MAILBOX:48094666 ??				     % 1
IPC_MAILBOX:48094667 ??				     % 1
IPC_MAILBOX:48094668 ??				     % 1
IPC_MAILBOX:48094669 ??				     % 1
IPC_MAILBOX:4809466A ??				     % 1
IPC_MAILBOX:4809466B ??				     % 1
IPC_MAILBOX:4809466C ??				     % 1
IPC_MAILBOX:4809466D ??				     % 1
IPC_MAILBOX:4809466E ??				     % 1
IPC_MAILBOX:4809466F ??				     % 1
IPC_MAILBOX:48094670 ??				     % 1
IPC_MAILBOX:48094671 ??				     % 1
IPC_MAILBOX:48094672 ??				     % 1
IPC_MAILBOX:48094673 ??				     % 1
IPC_MAILBOX:48094674 ??				     % 1
IPC_MAILBOX:48094675 ??				     % 1
IPC_MAILBOX:48094676 ??				     % 1
IPC_MAILBOX:48094677 ??				     % 1
IPC_MAILBOX:48094678 ??				     % 1
IPC_MAILBOX:48094679 ??				     % 1
IPC_MAILBOX:4809467A ??				     % 1
IPC_MAILBOX:4809467B ??				     % 1
IPC_MAILBOX:4809467C ??				     % 1
IPC_MAILBOX:4809467D ??				     % 1
IPC_MAILBOX:4809467E ??				     % 1
IPC_MAILBOX:4809467F ??				     % 1
IPC_MAILBOX:48094680 ??				     % 1
IPC_MAILBOX:48094681 ??				     % 1
IPC_MAILBOX:48094682 ??				     % 1
IPC_MAILBOX:48094683 ??				     % 1
IPC_MAILBOX:48094684 ??				     % 1
IPC_MAILBOX:48094685 ??				     % 1
IPC_MAILBOX:48094686 ??				     % 1
IPC_MAILBOX:48094687 ??				     % 1
IPC_MAILBOX:48094688 ??				     % 1
IPC_MAILBOX:48094689 ??				     % 1
IPC_MAILBOX:4809468A ??				     % 1
IPC_MAILBOX:4809468B ??				     % 1
IPC_MAILBOX:4809468C ??				     % 1
IPC_MAILBOX:4809468D ??				     % 1
IPC_MAILBOX:4809468E ??				     % 1
IPC_MAILBOX:4809468F ??				     % 1
IPC_MAILBOX:48094690 ??				     % 1
IPC_MAILBOX:48094691 ??				     % 1
IPC_MAILBOX:48094692 ??				     % 1
IPC_MAILBOX:48094693 ??				     % 1
IPC_MAILBOX:48094694 ??				     % 1
IPC_MAILBOX:48094695 ??				     % 1
IPC_MAILBOX:48094696 ??				     % 1
IPC_MAILBOX:48094697 ??				     % 1
IPC_MAILBOX:48094698 ??				     % 1
IPC_MAILBOX:48094699 ??				     % 1
IPC_MAILBOX:4809469A ??				     % 1
IPC_MAILBOX:4809469B ??				     % 1
IPC_MAILBOX:4809469C ??				     % 1
IPC_MAILBOX:4809469D ??				     % 1
IPC_MAILBOX:4809469E ??				     % 1
IPC_MAILBOX:4809469F ??				     % 1
IPC_MAILBOX:480946A0 ??				     % 1
IPC_MAILBOX:480946A1 ??				     % 1
IPC_MAILBOX:480946A2 ??				     % 1
IPC_MAILBOX:480946A3 ??				     % 1
IPC_MAILBOX:480946A4 ??				     % 1
IPC_MAILBOX:480946A5 ??				     % 1
IPC_MAILBOX:480946A6 ??				     % 1
IPC_MAILBOX:480946A7 ??				     % 1
IPC_MAILBOX:480946A8 ??				     % 1
IPC_MAILBOX:480946A9 ??				     % 1
IPC_MAILBOX:480946AA ??				     % 1
IPC_MAILBOX:480946AB ??				     % 1
IPC_MAILBOX:480946AC ??				     % 1
IPC_MAILBOX:480946AD ??				     % 1
IPC_MAILBOX:480946AE ??				     % 1
IPC_MAILBOX:480946AF ??				     % 1
IPC_MAILBOX:480946B0 ??				     % 1
IPC_MAILBOX:480946B1 ??				     % 1
IPC_MAILBOX:480946B2 ??				     % 1
IPC_MAILBOX:480946B3 ??				     % 1
IPC_MAILBOX:480946B4 ??				     % 1
IPC_MAILBOX:480946B5 ??				     % 1
IPC_MAILBOX:480946B6 ??				     % 1
IPC_MAILBOX:480946B7 ??				     % 1
IPC_MAILBOX:480946B8 ??				     % 1
IPC_MAILBOX:480946B9 ??				     % 1
IPC_MAILBOX:480946BA ??				     % 1
IPC_MAILBOX:480946BB ??				     % 1
IPC_MAILBOX:480946BC ??				     % 1
IPC_MAILBOX:480946BD ??				     % 1
IPC_MAILBOX:480946BE ??				     % 1
IPC_MAILBOX:480946BF ??				     % 1
IPC_MAILBOX:480946C0 ??				     % 1
IPC_MAILBOX:480946C1 ??				     % 1
IPC_MAILBOX:480946C2 ??				     % 1
IPC_MAILBOX:480946C3 ??				     % 1
IPC_MAILBOX:480946C4 ??				     % 1
IPC_MAILBOX:480946C5 ??				     % 1
IPC_MAILBOX:480946C6 ??				     % 1
IPC_MAILBOX:480946C7 ??				     % 1
IPC_MAILBOX:480946C8 ??				     % 1
IPC_MAILBOX:480946C9 ??				     % 1
IPC_MAILBOX:480946CA ??				     % 1
IPC_MAILBOX:480946CB ??				     % 1
IPC_MAILBOX:480946CC ??				     % 1
IPC_MAILBOX:480946CD ??				     % 1
IPC_MAILBOX:480946CE ??				     % 1
IPC_MAILBOX:480946CF ??				     % 1
IPC_MAILBOX:480946D0 ??				     % 1
IPC_MAILBOX:480946D1 ??				     % 1
IPC_MAILBOX:480946D2 ??				     % 1
IPC_MAILBOX:480946D3 ??				     % 1
IPC_MAILBOX:480946D4 ??				     % 1
IPC_MAILBOX:480946D5 ??				     % 1
IPC_MAILBOX:480946D6 ??				     % 1
IPC_MAILBOX:480946D7 ??				     % 1
IPC_MAILBOX:480946D8 ??				     % 1
IPC_MAILBOX:480946D9 ??				     % 1
IPC_MAILBOX:480946DA ??				     % 1
IPC_MAILBOX:480946DB ??				     % 1
IPC_MAILBOX:480946DC ??				     % 1
IPC_MAILBOX:480946DD ??				     % 1
IPC_MAILBOX:480946DE ??				     % 1
IPC_MAILBOX:480946DF ??				     % 1
IPC_MAILBOX:480946E0 ??				     % 1
IPC_MAILBOX:480946E1 ??				     % 1
IPC_MAILBOX:480946E2 ??				     % 1
IPC_MAILBOX:480946E3 ??				     % 1
IPC_MAILBOX:480946E4 ??				     % 1
IPC_MAILBOX:480946E5 ??				     % 1
IPC_MAILBOX:480946E6 ??				     % 1
IPC_MAILBOX:480946E7 ??				     % 1
IPC_MAILBOX:480946E8 ??				     % 1
IPC_MAILBOX:480946E9 ??				     % 1
IPC_MAILBOX:480946EA ??				     % 1
IPC_MAILBOX:480946EB ??				     % 1
IPC_MAILBOX:480946EC ??				     % 1
IPC_MAILBOX:480946ED ??				     % 1
IPC_MAILBOX:480946EE ??				     % 1
IPC_MAILBOX:480946EF ??				     % 1
IPC_MAILBOX:480946F0 ??				     % 1
IPC_MAILBOX:480946F1 ??				     % 1
IPC_MAILBOX:480946F2 ??				     % 1
IPC_MAILBOX:480946F3 ??				     % 1
IPC_MAILBOX:480946F4 ??				     % 1
IPC_MAILBOX:480946F5 ??				     % 1
IPC_MAILBOX:480946F6 ??				     % 1
IPC_MAILBOX:480946F7 ??				     % 1
IPC_MAILBOX:480946F8 ??				     % 1
IPC_MAILBOX:480946F9 ??				     % 1
IPC_MAILBOX:480946FA ??				     % 1
IPC_MAILBOX:480946FB ??				     % 1
IPC_MAILBOX:480946FC ??				     % 1
IPC_MAILBOX:480946FD ??				     % 1
IPC_MAILBOX:480946FE ??				     % 1
IPC_MAILBOX:480946FF ??				     % 1
IPC_MAILBOX:48094700 ??				     % 1
IPC_MAILBOX:48094701 ??				     % 1
IPC_MAILBOX:48094702 ??				     % 1
IPC_MAILBOX:48094703 ??				     % 1
IPC_MAILBOX:48094704 ??				     % 1
IPC_MAILBOX:48094705 ??				     % 1
IPC_MAILBOX:48094706 ??				     % 1
IPC_MAILBOX:48094707 ??				     % 1
IPC_MAILBOX:48094708 ??				     % 1
IPC_MAILBOX:48094709 ??				     % 1
IPC_MAILBOX:4809470A ??				     % 1
IPC_MAILBOX:4809470B ??				     % 1
IPC_MAILBOX:4809470C ??				     % 1
IPC_MAILBOX:4809470D ??				     % 1
IPC_MAILBOX:4809470E ??				     % 1
IPC_MAILBOX:4809470F ??				     % 1
IPC_MAILBOX:48094710 ??				     % 1
IPC_MAILBOX:48094711 ??				     % 1
IPC_MAILBOX:48094712 ??				     % 1
IPC_MAILBOX:48094713 ??				     % 1
IPC_MAILBOX:48094714 ??				     % 1
IPC_MAILBOX:48094715 ??				     % 1
IPC_MAILBOX:48094716 ??				     % 1
IPC_MAILBOX:48094717 ??				     % 1
IPC_MAILBOX:48094718 ??				     % 1
IPC_MAILBOX:48094719 ??				     % 1
IPC_MAILBOX:4809471A ??				     % 1
IPC_MAILBOX:4809471B ??				     % 1
IPC_MAILBOX:4809471C ??				     % 1
IPC_MAILBOX:4809471D ??				     % 1
IPC_MAILBOX:4809471E ??				     % 1
IPC_MAILBOX:4809471F ??				     % 1
IPC_MAILBOX:48094720 ??				     % 1
IPC_MAILBOX:48094721 ??				     % 1
IPC_MAILBOX:48094722 ??				     % 1
IPC_MAILBOX:48094723 ??				     % 1
IPC_MAILBOX:48094724 ??				     % 1
IPC_MAILBOX:48094725 ??				     % 1
IPC_MAILBOX:48094726 ??				     % 1
IPC_MAILBOX:48094727 ??				     % 1
IPC_MAILBOX:48094728 ??				     % 1
IPC_MAILBOX:48094729 ??				     % 1
IPC_MAILBOX:4809472A ??				     % 1
IPC_MAILBOX:4809472B ??				     % 1
IPC_MAILBOX:4809472C ??				     % 1
IPC_MAILBOX:4809472D ??				     % 1
IPC_MAILBOX:4809472E ??				     % 1
IPC_MAILBOX:4809472F ??				     % 1
IPC_MAILBOX:48094730 ??				     % 1
IPC_MAILBOX:48094731 ??				     % 1
IPC_MAILBOX:48094732 ??				     % 1
IPC_MAILBOX:48094733 ??				     % 1
IPC_MAILBOX:48094734 ??				     % 1
IPC_MAILBOX:48094735 ??				     % 1
IPC_MAILBOX:48094736 ??				     % 1
IPC_MAILBOX:48094737 ??				     % 1
IPC_MAILBOX:48094738 ??				     % 1
IPC_MAILBOX:48094739 ??				     % 1
IPC_MAILBOX:4809473A ??				     % 1
IPC_MAILBOX:4809473B ??				     % 1
IPC_MAILBOX:4809473C ??				     % 1
IPC_MAILBOX:4809473D ??				     % 1
IPC_MAILBOX:4809473E ??				     % 1
IPC_MAILBOX:4809473F ??				     % 1
IPC_MAILBOX:48094740 ??				     % 1
IPC_MAILBOX:48094741 ??				     % 1
IPC_MAILBOX:48094742 ??				     % 1
IPC_MAILBOX:48094743 ??				     % 1
IPC_MAILBOX:48094744 ??				     % 1
IPC_MAILBOX:48094745 ??				     % 1
IPC_MAILBOX:48094746 ??				     % 1
IPC_MAILBOX:48094747 ??				     % 1
IPC_MAILBOX:48094748 ??				     % 1
IPC_MAILBOX:48094749 ??				     % 1
IPC_MAILBOX:4809474A ??				     % 1
IPC_MAILBOX:4809474B ??				     % 1
IPC_MAILBOX:4809474C ??				     % 1
IPC_MAILBOX:4809474D ??				     % 1
IPC_MAILBOX:4809474E ??				     % 1
IPC_MAILBOX:4809474F ??				     % 1
IPC_MAILBOX:48094750 ??				     % 1
IPC_MAILBOX:48094751 ??				     % 1
IPC_MAILBOX:48094752 ??				     % 1
IPC_MAILBOX:48094753 ??				     % 1
IPC_MAILBOX:48094754 ??				     % 1
IPC_MAILBOX:48094755 ??				     % 1
IPC_MAILBOX:48094756 ??				     % 1
IPC_MAILBOX:48094757 ??				     % 1
IPC_MAILBOX:48094758 ??				     % 1
IPC_MAILBOX:48094759 ??				     % 1
IPC_MAILBOX:4809475A ??				     % 1
IPC_MAILBOX:4809475B ??				     % 1
IPC_MAILBOX:4809475C ??				     % 1
IPC_MAILBOX:4809475D ??				     % 1
IPC_MAILBOX:4809475E ??				     % 1
IPC_MAILBOX:4809475F ??				     % 1
IPC_MAILBOX:48094760 ??				     % 1
IPC_MAILBOX:48094761 ??				     % 1
IPC_MAILBOX:48094762 ??				     % 1
IPC_MAILBOX:48094763 ??				     % 1
IPC_MAILBOX:48094764 ??				     % 1
IPC_MAILBOX:48094765 ??				     % 1
IPC_MAILBOX:48094766 ??				     % 1
IPC_MAILBOX:48094767 ??				     % 1
IPC_MAILBOX:48094768 ??				     % 1
IPC_MAILBOX:48094769 ??				     % 1
IPC_MAILBOX:4809476A ??				     % 1
IPC_MAILBOX:4809476B ??				     % 1
IPC_MAILBOX:4809476C ??				     % 1
IPC_MAILBOX:4809476D ??				     % 1
IPC_MAILBOX:4809476E ??				     % 1
IPC_MAILBOX:4809476F ??				     % 1
IPC_MAILBOX:48094770 ??				     % 1
IPC_MAILBOX:48094771 ??				     % 1
IPC_MAILBOX:48094772 ??				     % 1
IPC_MAILBOX:48094773 ??				     % 1
IPC_MAILBOX:48094774 ??				     % 1
IPC_MAILBOX:48094775 ??				     % 1
IPC_MAILBOX:48094776 ??				     % 1
IPC_MAILBOX:48094777 ??				     % 1
IPC_MAILBOX:48094778 ??				     % 1
IPC_MAILBOX:48094779 ??				     % 1
IPC_MAILBOX:4809477A ??				     % 1
IPC_MAILBOX:4809477B ??				     % 1
IPC_MAILBOX:4809477C ??				     % 1
IPC_MAILBOX:4809477D ??				     % 1
IPC_MAILBOX:4809477E ??				     % 1
IPC_MAILBOX:4809477F ??				     % 1
IPC_MAILBOX:48094780 ??				     % 1
IPC_MAILBOX:48094781 ??				     % 1
IPC_MAILBOX:48094782 ??				     % 1
IPC_MAILBOX:48094783 ??				     % 1
IPC_MAILBOX:48094784 ??				     % 1
IPC_MAILBOX:48094785 ??				     % 1
IPC_MAILBOX:48094786 ??				     % 1
IPC_MAILBOX:48094787 ??				     % 1
IPC_MAILBOX:48094788 ??				     % 1
IPC_MAILBOX:48094789 ??				     % 1
IPC_MAILBOX:4809478A ??				     % 1
IPC_MAILBOX:4809478B ??				     % 1
IPC_MAILBOX:4809478C ??				     % 1
IPC_MAILBOX:4809478D ??				     % 1
IPC_MAILBOX:4809478E ??				     % 1
IPC_MAILBOX:4809478F ??				     % 1
IPC_MAILBOX:48094790 ??				     % 1
IPC_MAILBOX:48094791 ??				     % 1
IPC_MAILBOX:48094792 ??				     % 1
IPC_MAILBOX:48094793 ??				     % 1
IPC_MAILBOX:48094794 ??				     % 1
IPC_MAILBOX:48094795 ??				     % 1
IPC_MAILBOX:48094796 ??				     % 1
IPC_MAILBOX:48094797 ??				     % 1
IPC_MAILBOX:48094798 ??				     % 1
IPC_MAILBOX:48094799 ??				     % 1
IPC_MAILBOX:4809479A ??				     % 1
IPC_MAILBOX:4809479B ??				     % 1
IPC_MAILBOX:4809479C ??				     % 1
IPC_MAILBOX:4809479D ??				     % 1
IPC_MAILBOX:4809479E ??				     % 1
IPC_MAILBOX:4809479F ??				     % 1
IPC_MAILBOX:480947A0 ??				     % 1
IPC_MAILBOX:480947A1 ??				     % 1
IPC_MAILBOX:480947A2 ??				     % 1
IPC_MAILBOX:480947A3 ??				     % 1
IPC_MAILBOX:480947A4 ??				     % 1
IPC_MAILBOX:480947A5 ??				     % 1
IPC_MAILBOX:480947A6 ??				     % 1
IPC_MAILBOX:480947A7 ??				     % 1
IPC_MAILBOX:480947A8 ??				     % 1
IPC_MAILBOX:480947A9 ??				     % 1
IPC_MAILBOX:480947AA ??				     % 1
IPC_MAILBOX:480947AB ??				     % 1
IPC_MAILBOX:480947AC ??				     % 1
IPC_MAILBOX:480947AD ??				     % 1
IPC_MAILBOX:480947AE ??				     % 1
IPC_MAILBOX:480947AF ??				     % 1
IPC_MAILBOX:480947B0 ??				     % 1
IPC_MAILBOX:480947B1 ??				     % 1
IPC_MAILBOX:480947B2 ??				     % 1
IPC_MAILBOX:480947B3 ??				     % 1
IPC_MAILBOX:480947B4 ??				     % 1
IPC_MAILBOX:480947B5 ??				     % 1
IPC_MAILBOX:480947B6 ??				     % 1
IPC_MAILBOX:480947B7 ??				     % 1
IPC_MAILBOX:480947B8 ??				     % 1
IPC_MAILBOX:480947B9 ??				     % 1
IPC_MAILBOX:480947BA ??				     % 1
IPC_MAILBOX:480947BB ??				     % 1
IPC_MAILBOX:480947BC ??				     % 1
IPC_MAILBOX:480947BD ??				     % 1
IPC_MAILBOX:480947BE ??				     % 1
IPC_MAILBOX:480947BF ??				     % 1
IPC_MAILBOX:480947C0 ??				     % 1
IPC_MAILBOX:480947C1 ??				     % 1
IPC_MAILBOX:480947C2 ??				     % 1
IPC_MAILBOX:480947C3 ??				     % 1
IPC_MAILBOX:480947C4 ??				     % 1
IPC_MAILBOX:480947C5 ??				     % 1
IPC_MAILBOX:480947C6 ??				     % 1
IPC_MAILBOX:480947C7 ??				     % 1
IPC_MAILBOX:480947C8 ??				     % 1
IPC_MAILBOX:480947C9 ??				     % 1
IPC_MAILBOX:480947CA ??				     % 1
IPC_MAILBOX:480947CB ??				     % 1
IPC_MAILBOX:480947CC ??				     % 1
IPC_MAILBOX:480947CD ??				     % 1
IPC_MAILBOX:480947CE ??				     % 1
IPC_MAILBOX:480947CF ??				     % 1
IPC_MAILBOX:480947D0 ??				     % 1
IPC_MAILBOX:480947D1 ??				     % 1
IPC_MAILBOX:480947D2 ??				     % 1
IPC_MAILBOX:480947D3 ??				     % 1
IPC_MAILBOX:480947D4 ??				     % 1
IPC_MAILBOX:480947D5 ??				     % 1
IPC_MAILBOX:480947D6 ??				     % 1
IPC_MAILBOX:480947D7 ??				     % 1
IPC_MAILBOX:480947D8 ??				     % 1
IPC_MAILBOX:480947D9 ??				     % 1
IPC_MAILBOX:480947DA ??				     % 1
IPC_MAILBOX:480947DB ??				     % 1
IPC_MAILBOX:480947DC ??				     % 1
IPC_MAILBOX:480947DD ??				     % 1
IPC_MAILBOX:480947DE ??				     % 1
IPC_MAILBOX:480947DF ??				     % 1
IPC_MAILBOX:480947E0 ??				     % 1
IPC_MAILBOX:480947E1 ??				     % 1
IPC_MAILBOX:480947E2 ??				     % 1
IPC_MAILBOX:480947E3 ??				     % 1
IPC_MAILBOX:480947E4 ??				     % 1
IPC_MAILBOX:480947E5 ??				     % 1
IPC_MAILBOX:480947E6 ??				     % 1
IPC_MAILBOX:480947E7 ??				     % 1
IPC_MAILBOX:480947E8 ??				     % 1
IPC_MAILBOX:480947E9 ??				     % 1
IPC_MAILBOX:480947EA ??				     % 1
IPC_MAILBOX:480947EB ??				     % 1
IPC_MAILBOX:480947EC ??				     % 1
IPC_MAILBOX:480947ED ??				     % 1
IPC_MAILBOX:480947EE ??				     % 1
IPC_MAILBOX:480947EF ??				     % 1
IPC_MAILBOX:480947F0 ??				     % 1
IPC_MAILBOX:480947F1 ??				     % 1
IPC_MAILBOX:480947F2 ??				     % 1
IPC_MAILBOX:480947F3 ??				     % 1
IPC_MAILBOX:480947F4 ??				     % 1
IPC_MAILBOX:480947F5 ??				     % 1
IPC_MAILBOX:480947F6 ??				     % 1
IPC_MAILBOX:480947F7 ??				     % 1
IPC_MAILBOX:480947F8 ??				     % 1
IPC_MAILBOX:480947F9 ??				     % 1
IPC_MAILBOX:480947FA ??				     % 1
IPC_MAILBOX:480947FB ??				     % 1
IPC_MAILBOX:480947FC ??				     % 1
IPC_MAILBOX:480947FD ??				     % 1
IPC_MAILBOX:480947FE ??				     % 1
IPC_MAILBOX:480947FF ??				     % 1
IPC_MAILBOX:48094800 ??				     % 1
IPC_MAILBOX:48094801 ??				     % 1
IPC_MAILBOX:48094802 ??				     % 1
IPC_MAILBOX:48094803 ??				     % 1
IPC_MAILBOX:48094804 ??				     % 1
IPC_MAILBOX:48094805 ??				     % 1
IPC_MAILBOX:48094806 ??				     % 1
IPC_MAILBOX:48094807 ??				     % 1
IPC_MAILBOX:48094808 ??				     % 1
IPC_MAILBOX:48094809 ??				     % 1
IPC_MAILBOX:4809480A ??				     % 1
IPC_MAILBOX:4809480B ??				     % 1
IPC_MAILBOX:4809480C ??				     % 1
IPC_MAILBOX:4809480D ??				     % 1
IPC_MAILBOX:4809480E ??				     % 1
IPC_MAILBOX:4809480F ??				     % 1
IPC_MAILBOX:48094810 ??				     % 1
IPC_MAILBOX:48094811 ??				     % 1
IPC_MAILBOX:48094812 ??				     % 1
IPC_MAILBOX:48094813 ??				     % 1
IPC_MAILBOX:48094814 ??				     % 1
IPC_MAILBOX:48094815 ??				     % 1
IPC_MAILBOX:48094816 ??				     % 1
IPC_MAILBOX:48094817 ??				     % 1
IPC_MAILBOX:48094818 ??				     % 1
IPC_MAILBOX:48094819 ??				     % 1
IPC_MAILBOX:4809481A ??				     % 1
IPC_MAILBOX:4809481B ??				     % 1
IPC_MAILBOX:4809481C ??				     % 1
IPC_MAILBOX:4809481D ??				     % 1
IPC_MAILBOX:4809481E ??				     % 1
IPC_MAILBOX:4809481F ??				     % 1
IPC_MAILBOX:48094820 ??				     % 1
IPC_MAILBOX:48094821 ??				     % 1
IPC_MAILBOX:48094822 ??				     % 1
IPC_MAILBOX:48094823 ??				     % 1
IPC_MAILBOX:48094824 ??				     % 1
IPC_MAILBOX:48094825 ??				     % 1
IPC_MAILBOX:48094826 ??				     % 1
IPC_MAILBOX:48094827 ??				     % 1
IPC_MAILBOX:48094828 ??				     % 1
IPC_MAILBOX:48094829 ??				     % 1
IPC_MAILBOX:4809482A ??				     % 1
IPC_MAILBOX:4809482B ??				     % 1
IPC_MAILBOX:4809482C ??				     % 1
IPC_MAILBOX:4809482D ??				     % 1
IPC_MAILBOX:4809482E ??				     % 1
IPC_MAILBOX:4809482F ??				     % 1
IPC_MAILBOX:48094830 ??				     % 1
IPC_MAILBOX:48094831 ??				     % 1
IPC_MAILBOX:48094832 ??				     % 1
IPC_MAILBOX:48094833 ??				     % 1
IPC_MAILBOX:48094834 ??				     % 1
IPC_MAILBOX:48094835 ??				     % 1
IPC_MAILBOX:48094836 ??				     % 1
IPC_MAILBOX:48094837 ??				     % 1
IPC_MAILBOX:48094838 ??				     % 1
IPC_MAILBOX:48094839 ??				     % 1
IPC_MAILBOX:4809483A ??				     % 1
IPC_MAILBOX:4809483B ??				     % 1
IPC_MAILBOX:4809483C ??				     % 1
IPC_MAILBOX:4809483D ??				     % 1
IPC_MAILBOX:4809483E ??				     % 1
IPC_MAILBOX:4809483F ??				     % 1
IPC_MAILBOX:48094840 ??				     % 1
IPC_MAILBOX:48094841 ??				     % 1
IPC_MAILBOX:48094842 ??				     % 1
IPC_MAILBOX:48094843 ??				     % 1
IPC_MAILBOX:48094844 ??				     % 1
IPC_MAILBOX:48094845 ??				     % 1
IPC_MAILBOX:48094846 ??				     % 1
IPC_MAILBOX:48094847 ??				     % 1
IPC_MAILBOX:48094848 ??				     % 1
IPC_MAILBOX:48094849 ??				     % 1
IPC_MAILBOX:4809484A ??				     % 1
IPC_MAILBOX:4809484B ??				     % 1
IPC_MAILBOX:4809484C ??				     % 1
IPC_MAILBOX:4809484D ??				     % 1
IPC_MAILBOX:4809484E ??				     % 1
IPC_MAILBOX:4809484F ??				     % 1
IPC_MAILBOX:48094850 ??				     % 1
IPC_MAILBOX:48094851 ??				     % 1
IPC_MAILBOX:48094852 ??				     % 1
IPC_MAILBOX:48094853 ??				     % 1
IPC_MAILBOX:48094854 ??				     % 1
IPC_MAILBOX:48094855 ??				     % 1
IPC_MAILBOX:48094856 ??				     % 1
IPC_MAILBOX:48094857 ??				     % 1
IPC_MAILBOX:48094858 ??				     % 1
IPC_MAILBOX:48094859 ??				     % 1
IPC_MAILBOX:4809485A ??				     % 1
IPC_MAILBOX:4809485B ??				     % 1
IPC_MAILBOX:4809485C ??				     % 1
IPC_MAILBOX:4809485D ??				     % 1
IPC_MAILBOX:4809485E ??				     % 1
IPC_MAILBOX:4809485F ??				     % 1
IPC_MAILBOX:48094860 ??				     % 1
IPC_MAILBOX:48094861 ??				     % 1
IPC_MAILBOX:48094862 ??				     % 1
IPC_MAILBOX:48094863 ??				     % 1
IPC_MAILBOX:48094864 ??				     % 1
IPC_MAILBOX:48094865 ??				     % 1
IPC_MAILBOX:48094866 ??				     % 1
IPC_MAILBOX:48094867 ??				     % 1
IPC_MAILBOX:48094868 ??				     % 1
IPC_MAILBOX:48094869 ??				     % 1
IPC_MAILBOX:4809486A ??				     % 1
IPC_MAILBOX:4809486B ??				     % 1
IPC_MAILBOX:4809486C ??				     % 1
IPC_MAILBOX:4809486D ??				     % 1
IPC_MAILBOX:4809486E ??				     % 1
IPC_MAILBOX:4809486F ??				     % 1
IPC_MAILBOX:48094870 ??				     % 1
IPC_MAILBOX:48094871 ??				     % 1
IPC_MAILBOX:48094872 ??				     % 1
IPC_MAILBOX:48094873 ??				     % 1
IPC_MAILBOX:48094874 ??				     % 1
IPC_MAILBOX:48094875 ??				     % 1
IPC_MAILBOX:48094876 ??				     % 1
IPC_MAILBOX:48094877 ??				     % 1
IPC_MAILBOX:48094878 ??				     % 1
IPC_MAILBOX:48094879 ??				     % 1
IPC_MAILBOX:4809487A ??				     % 1
IPC_MAILBOX:4809487B ??				     % 1
IPC_MAILBOX:4809487C ??				     % 1
IPC_MAILBOX:4809487D ??				     % 1
IPC_MAILBOX:4809487E ??				     % 1
IPC_MAILBOX:4809487F ??				     % 1
IPC_MAILBOX:48094880 ??				     % 1
IPC_MAILBOX:48094881 ??				     % 1
IPC_MAILBOX:48094882 ??				     % 1
IPC_MAILBOX:48094883 ??				     % 1
IPC_MAILBOX:48094884 ??				     % 1
IPC_MAILBOX:48094885 ??				     % 1
IPC_MAILBOX:48094886 ??				     % 1
IPC_MAILBOX:48094887 ??				     % 1
IPC_MAILBOX:48094888 ??				     % 1
IPC_MAILBOX:48094889 ??				     % 1
IPC_MAILBOX:4809488A ??				     % 1
IPC_MAILBOX:4809488B ??				     % 1
IPC_MAILBOX:4809488C ??				     % 1
IPC_MAILBOX:4809488D ??				     % 1
IPC_MAILBOX:4809488E ??				     % 1
IPC_MAILBOX:4809488F ??				     % 1
IPC_MAILBOX:48094890 ??				     % 1
IPC_MAILBOX:48094891 ??				     % 1
IPC_MAILBOX:48094892 ??				     % 1
IPC_MAILBOX:48094893 ??				     % 1
IPC_MAILBOX:48094894 ??				     % 1
IPC_MAILBOX:48094895 ??				     % 1
IPC_MAILBOX:48094896 ??				     % 1
IPC_MAILBOX:48094897 ??				     % 1
IPC_MAILBOX:48094898 ??				     % 1
IPC_MAILBOX:48094899 ??				     % 1
IPC_MAILBOX:4809489A ??				     % 1
IPC_MAILBOX:4809489B ??				     % 1
IPC_MAILBOX:4809489C ??				     % 1
IPC_MAILBOX:4809489D ??				     % 1
IPC_MAILBOX:4809489E ??				     % 1
IPC_MAILBOX:4809489F ??				     % 1
IPC_MAILBOX:480948A0 ??				     % 1
IPC_MAILBOX:480948A1 ??				     % 1
IPC_MAILBOX:480948A2 ??				     % 1
IPC_MAILBOX:480948A3 ??				     % 1
IPC_MAILBOX:480948A4 ??				     % 1
IPC_MAILBOX:480948A5 ??				     % 1
IPC_MAILBOX:480948A6 ??				     % 1
IPC_MAILBOX:480948A7 ??				     % 1
IPC_MAILBOX:480948A8 ??				     % 1
IPC_MAILBOX:480948A9 ??				     % 1
IPC_MAILBOX:480948AA ??				     % 1
IPC_MAILBOX:480948AB ??				     % 1
IPC_MAILBOX:480948AC ??				     % 1
IPC_MAILBOX:480948AD ??				     % 1
IPC_MAILBOX:480948AE ??				     % 1
IPC_MAILBOX:480948AF ??				     % 1
IPC_MAILBOX:480948B0 ??				     % 1
IPC_MAILBOX:480948B1 ??				     % 1
IPC_MAILBOX:480948B2 ??				     % 1
IPC_MAILBOX:480948B3 ??				     % 1
IPC_MAILBOX:480948B4 ??				     % 1
IPC_MAILBOX:480948B5 ??				     % 1
IPC_MAILBOX:480948B6 ??				     % 1
IPC_MAILBOX:480948B7 ??				     % 1
IPC_MAILBOX:480948B8 ??				     % 1
IPC_MAILBOX:480948B9 ??				     % 1
IPC_MAILBOX:480948BA ??				     % 1
IPC_MAILBOX:480948BB ??				     % 1
IPC_MAILBOX:480948BC ??				     % 1
IPC_MAILBOX:480948BD ??				     % 1
IPC_MAILBOX:480948BE ??				     % 1
IPC_MAILBOX:480948BF ??				     % 1
IPC_MAILBOX:480948C0 ??				     % 1
IPC_MAILBOX:480948C1 ??				     % 1
IPC_MAILBOX:480948C2 ??				     % 1
IPC_MAILBOX:480948C3 ??				     % 1
IPC_MAILBOX:480948C4 ??				     % 1
IPC_MAILBOX:480948C5 ??				     % 1
IPC_MAILBOX:480948C6 ??				     % 1
IPC_MAILBOX:480948C7 ??				     % 1
IPC_MAILBOX:480948C8 ??				     % 1
IPC_MAILBOX:480948C9 ??				     % 1
IPC_MAILBOX:480948CA ??				     % 1
IPC_MAILBOX:480948CB ??				     % 1
IPC_MAILBOX:480948CC ??				     % 1
IPC_MAILBOX:480948CD ??				     % 1
IPC_MAILBOX:480948CE ??				     % 1
IPC_MAILBOX:480948CF ??				     % 1
IPC_MAILBOX:480948D0 ??				     % 1
IPC_MAILBOX:480948D1 ??				     % 1
IPC_MAILBOX:480948D2 ??				     % 1
IPC_MAILBOX:480948D3 ??				     % 1
IPC_MAILBOX:480948D4 ??				     % 1
IPC_MAILBOX:480948D5 ??				     % 1
IPC_MAILBOX:480948D6 ??				     % 1
IPC_MAILBOX:480948D7 ??				     % 1
IPC_MAILBOX:480948D8 ??				     % 1
IPC_MAILBOX:480948D9 ??				     % 1
IPC_MAILBOX:480948DA ??				     % 1
IPC_MAILBOX:480948DB ??				     % 1
IPC_MAILBOX:480948DC ??				     % 1
IPC_MAILBOX:480948DD ??				     % 1
IPC_MAILBOX:480948DE ??				     % 1
IPC_MAILBOX:480948DF ??				     % 1
IPC_MAILBOX:480948E0 ??				     % 1
IPC_MAILBOX:480948E1 ??				     % 1
IPC_MAILBOX:480948E2 ??				     % 1
IPC_MAILBOX:480948E3 ??				     % 1
IPC_MAILBOX:480948E4 ??				     % 1
IPC_MAILBOX:480948E5 ??				     % 1
IPC_MAILBOX:480948E6 ??				     % 1
IPC_MAILBOX:480948E7 ??				     % 1
IPC_MAILBOX:480948E8 ??				     % 1
IPC_MAILBOX:480948E9 ??				     % 1
IPC_MAILBOX:480948EA ??				     % 1
IPC_MAILBOX:480948EB ??				     % 1
IPC_MAILBOX:480948EC ??				     % 1
IPC_MAILBOX:480948ED ??				     % 1
IPC_MAILBOX:480948EE ??				     % 1
IPC_MAILBOX:480948EF ??				     % 1
IPC_MAILBOX:480948F0 ??				     % 1
IPC_MAILBOX:480948F1 ??				     % 1
IPC_MAILBOX:480948F2 ??				     % 1
IPC_MAILBOX:480948F3 ??				     % 1
IPC_MAILBOX:480948F4 ??				     % 1
IPC_MAILBOX:480948F5 ??				     % 1
IPC_MAILBOX:480948F6 ??				     % 1
IPC_MAILBOX:480948F7 ??				     % 1
IPC_MAILBOX:480948F8 ??				     % 1
IPC_MAILBOX:480948F9 ??				     % 1
IPC_MAILBOX:480948FA ??				     % 1
IPC_MAILBOX:480948FB ??				     % 1
IPC_MAILBOX:480948FC ??				     % 1
IPC_MAILBOX:480948FD ??				     % 1
IPC_MAILBOX:480948FE ??				     % 1
IPC_MAILBOX:480948FF ??				     % 1
IPC_MAILBOX:48094900 ??				     % 1
IPC_MAILBOX:48094901 ??				     % 1
IPC_MAILBOX:48094902 ??				     % 1
IPC_MAILBOX:48094903 ??				     % 1
IPC_MAILBOX:48094904 ??				     % 1
IPC_MAILBOX:48094905 ??				     % 1
IPC_MAILBOX:48094906 ??				     % 1
IPC_MAILBOX:48094907 ??				     % 1
IPC_MAILBOX:48094908 ??				     % 1
IPC_MAILBOX:48094909 ??				     % 1
IPC_MAILBOX:4809490A ??				     % 1
IPC_MAILBOX:4809490B ??				     % 1
IPC_MAILBOX:4809490C ??				     % 1
IPC_MAILBOX:4809490D ??				     % 1
IPC_MAILBOX:4809490E ??				     % 1
IPC_MAILBOX:4809490F ??				     % 1
IPC_MAILBOX:48094910 ??				     % 1
IPC_MAILBOX:48094911 ??				     % 1
IPC_MAILBOX:48094912 ??				     % 1
IPC_MAILBOX:48094913 ??				     % 1
IPC_MAILBOX:48094914 ??				     % 1
IPC_MAILBOX:48094915 ??				     % 1
IPC_MAILBOX:48094916 ??				     % 1
IPC_MAILBOX:48094917 ??				     % 1
IPC_MAILBOX:48094918 ??				     % 1
IPC_MAILBOX:48094919 ??				     % 1
IPC_MAILBOX:4809491A ??				     % 1
IPC_MAILBOX:4809491B ??				     % 1
IPC_MAILBOX:4809491C ??				     % 1
IPC_MAILBOX:4809491D ??				     % 1
IPC_MAILBOX:4809491E ??				     % 1
IPC_MAILBOX:4809491F ??				     % 1
IPC_MAILBOX:48094920 ??				     % 1
IPC_MAILBOX:48094921 ??				     % 1
IPC_MAILBOX:48094922 ??				     % 1
IPC_MAILBOX:48094923 ??				     % 1
IPC_MAILBOX:48094924 ??				     % 1
IPC_MAILBOX:48094925 ??				     % 1
IPC_MAILBOX:48094926 ??				     % 1
IPC_MAILBOX:48094927 ??				     % 1
IPC_MAILBOX:48094928 ??				     % 1
IPC_MAILBOX:48094929 ??				     % 1
IPC_MAILBOX:4809492A ??				     % 1
IPC_MAILBOX:4809492B ??				     % 1
IPC_MAILBOX:4809492C ??				     % 1
IPC_MAILBOX:4809492D ??				     % 1
IPC_MAILBOX:4809492E ??				     % 1
IPC_MAILBOX:4809492F ??				     % 1
IPC_MAILBOX:48094930 ??				     % 1
IPC_MAILBOX:48094931 ??				     % 1
IPC_MAILBOX:48094932 ??				     % 1
IPC_MAILBOX:48094933 ??				     % 1
IPC_MAILBOX:48094934 ??				     % 1
IPC_MAILBOX:48094935 ??				     % 1
IPC_MAILBOX:48094936 ??				     % 1
IPC_MAILBOX:48094937 ??				     % 1
IPC_MAILBOX:48094938 ??				     % 1
IPC_MAILBOX:48094939 ??				     % 1
IPC_MAILBOX:4809493A ??				     % 1
IPC_MAILBOX:4809493B ??				     % 1
IPC_MAILBOX:4809493C ??				     % 1
IPC_MAILBOX:4809493D ??				     % 1
IPC_MAILBOX:4809493E ??				     % 1
IPC_MAILBOX:4809493F ??				     % 1
IPC_MAILBOX:48094940 ??				     % 1
IPC_MAILBOX:48094941 ??				     % 1
IPC_MAILBOX:48094942 ??				     % 1
IPC_MAILBOX:48094943 ??				     % 1
IPC_MAILBOX:48094944 ??				     % 1
IPC_MAILBOX:48094945 ??				     % 1
IPC_MAILBOX:48094946 ??				     % 1
IPC_MAILBOX:48094947 ??				     % 1
IPC_MAILBOX:48094948 ??				     % 1
IPC_MAILBOX:48094949 ??				     % 1
IPC_MAILBOX:4809494A ??				     % 1
IPC_MAILBOX:4809494B ??				     % 1
IPC_MAILBOX:4809494C ??				     % 1
IPC_MAILBOX:4809494D ??				     % 1
IPC_MAILBOX:4809494E ??				     % 1
IPC_MAILBOX:4809494F ??				     % 1
IPC_MAILBOX:48094950 ??				     % 1
IPC_MAILBOX:48094951 ??				     % 1
IPC_MAILBOX:48094952 ??				     % 1
IPC_MAILBOX:48094953 ??				     % 1
IPC_MAILBOX:48094954 ??				     % 1
IPC_MAILBOX:48094955 ??				     % 1
IPC_MAILBOX:48094956 ??				     % 1
IPC_MAILBOX:48094957 ??				     % 1
IPC_MAILBOX:48094958 ??				     % 1
IPC_MAILBOX:48094959 ??				     % 1
IPC_MAILBOX:4809495A ??				     % 1
IPC_MAILBOX:4809495B ??				     % 1
IPC_MAILBOX:4809495C ??				     % 1
IPC_MAILBOX:4809495D ??				     % 1
IPC_MAILBOX:4809495E ??				     % 1
IPC_MAILBOX:4809495F ??				     % 1
IPC_MAILBOX:48094960 ??				     % 1
IPC_MAILBOX:48094961 ??				     % 1
IPC_MAILBOX:48094962 ??				     % 1
IPC_MAILBOX:48094963 ??				     % 1
IPC_MAILBOX:48094964 ??				     % 1
IPC_MAILBOX:48094965 ??				     % 1
IPC_MAILBOX:48094966 ??				     % 1
IPC_MAILBOX:48094967 ??				     % 1
IPC_MAILBOX:48094968 ??				     % 1
IPC_MAILBOX:48094969 ??				     % 1
IPC_MAILBOX:4809496A ??				     % 1
IPC_MAILBOX:4809496B ??				     % 1
IPC_MAILBOX:4809496C ??				     % 1
IPC_MAILBOX:4809496D ??				     % 1
IPC_MAILBOX:4809496E ??				     % 1
IPC_MAILBOX:4809496F ??				     % 1
IPC_MAILBOX:48094970 ??				     % 1
IPC_MAILBOX:48094971 ??				     % 1
IPC_MAILBOX:48094972 ??				     % 1
IPC_MAILBOX:48094973 ??				     % 1
IPC_MAILBOX:48094974 ??				     % 1
IPC_MAILBOX:48094975 ??				     % 1
IPC_MAILBOX:48094976 ??				     % 1
IPC_MAILBOX:48094977 ??				     % 1
IPC_MAILBOX:48094978 ??				     % 1
IPC_MAILBOX:48094979 ??				     % 1
IPC_MAILBOX:4809497A ??				     % 1
IPC_MAILBOX:4809497B ??				     % 1
IPC_MAILBOX:4809497C ??				     % 1
IPC_MAILBOX:4809497D ??				     % 1
IPC_MAILBOX:4809497E ??				     % 1
IPC_MAILBOX:4809497F ??				     % 1
IPC_MAILBOX:48094980 ??				     % 1
IPC_MAILBOX:48094981 ??				     % 1
IPC_MAILBOX:48094982 ??				     % 1
IPC_MAILBOX:48094983 ??				     % 1
IPC_MAILBOX:48094984 ??				     % 1
IPC_MAILBOX:48094985 ??				     % 1
IPC_MAILBOX:48094986 ??				     % 1
IPC_MAILBOX:48094987 ??				     % 1
IPC_MAILBOX:48094988 ??				     % 1
IPC_MAILBOX:48094989 ??				     % 1
IPC_MAILBOX:4809498A ??				     % 1
IPC_MAILBOX:4809498B ??				     % 1
IPC_MAILBOX:4809498C ??				     % 1
IPC_MAILBOX:4809498D ??				     % 1
IPC_MAILBOX:4809498E ??				     % 1
IPC_MAILBOX:4809498F ??				     % 1
IPC_MAILBOX:48094990 ??				     % 1
IPC_MAILBOX:48094991 ??				     % 1
IPC_MAILBOX:48094992 ??				     % 1
IPC_MAILBOX:48094993 ??				     % 1
IPC_MAILBOX:48094994 ??				     % 1
IPC_MAILBOX:48094995 ??				     % 1
IPC_MAILBOX:48094996 ??				     % 1
IPC_MAILBOX:48094997 ??				     % 1
IPC_MAILBOX:48094998 ??				     % 1
IPC_MAILBOX:48094999 ??				     % 1
IPC_MAILBOX:4809499A ??				     % 1
IPC_MAILBOX:4809499B ??				     % 1
IPC_MAILBOX:4809499C ??				     % 1
IPC_MAILBOX:4809499D ??				     % 1
IPC_MAILBOX:4809499E ??				     % 1
IPC_MAILBOX:4809499F ??				     % 1
IPC_MAILBOX:480949A0 ??				     % 1
IPC_MAILBOX:480949A1 ??				     % 1
IPC_MAILBOX:480949A2 ??				     % 1
IPC_MAILBOX:480949A3 ??				     % 1
IPC_MAILBOX:480949A4 ??				     % 1
IPC_MAILBOX:480949A5 ??				     % 1
IPC_MAILBOX:480949A6 ??				     % 1
IPC_MAILBOX:480949A7 ??				     % 1
IPC_MAILBOX:480949A8 ??				     % 1
IPC_MAILBOX:480949A9 ??				     % 1
IPC_MAILBOX:480949AA ??				     % 1
IPC_MAILBOX:480949AB ??				     % 1
IPC_MAILBOX:480949AC ??				     % 1
IPC_MAILBOX:480949AD ??				     % 1
IPC_MAILBOX:480949AE ??				     % 1
IPC_MAILBOX:480949AF ??				     % 1
IPC_MAILBOX:480949B0 ??				     % 1
IPC_MAILBOX:480949B1 ??				     % 1
IPC_MAILBOX:480949B2 ??				     % 1
IPC_MAILBOX:480949B3 ??				     % 1
IPC_MAILBOX:480949B4 ??				     % 1
IPC_MAILBOX:480949B5 ??				     % 1
IPC_MAILBOX:480949B6 ??				     % 1
IPC_MAILBOX:480949B7 ??				     % 1
IPC_MAILBOX:480949B8 ??				     % 1
IPC_MAILBOX:480949B9 ??				     % 1
IPC_MAILBOX:480949BA ??				     % 1
IPC_MAILBOX:480949BB ??				     % 1
IPC_MAILBOX:480949BC ??				     % 1
IPC_MAILBOX:480949BD ??				     % 1
IPC_MAILBOX:480949BE ??				     % 1
IPC_MAILBOX:480949BF ??				     % 1
IPC_MAILBOX:480949C0 ??				     % 1
IPC_MAILBOX:480949C1 ??				     % 1
IPC_MAILBOX:480949C2 ??				     % 1
IPC_MAILBOX:480949C3 ??				     % 1
IPC_MAILBOX:480949C4 ??				     % 1
IPC_MAILBOX:480949C5 ??				     % 1
IPC_MAILBOX:480949C6 ??				     % 1
IPC_MAILBOX:480949C7 ??				     % 1
IPC_MAILBOX:480949C8 ??				     % 1
IPC_MAILBOX:480949C9 ??				     % 1
IPC_MAILBOX:480949CA ??				     % 1
IPC_MAILBOX:480949CB ??				     % 1
IPC_MAILBOX:480949CC ??				     % 1
IPC_MAILBOX:480949CD ??				     % 1
IPC_MAILBOX:480949CE ??				     % 1
IPC_MAILBOX:480949CF ??				     % 1
IPC_MAILBOX:480949D0 ??				     % 1
IPC_MAILBOX:480949D1 ??				     % 1
IPC_MAILBOX:480949D2 ??				     % 1
IPC_MAILBOX:480949D3 ??				     % 1
IPC_MAILBOX:480949D4 ??				     % 1
IPC_MAILBOX:480949D5 ??				     % 1
IPC_MAILBOX:480949D6 ??				     % 1
IPC_MAILBOX:480949D7 ??				     % 1
IPC_MAILBOX:480949D8 ??				     % 1
IPC_MAILBOX:480949D9 ??				     % 1
IPC_MAILBOX:480949DA ??				     % 1
IPC_MAILBOX:480949DB ??				     % 1
IPC_MAILBOX:480949DC ??				     % 1
IPC_MAILBOX:480949DD ??				     % 1
IPC_MAILBOX:480949DE ??				     % 1
IPC_MAILBOX:480949DF ??				     % 1
IPC_MAILBOX:480949E0 ??				     % 1
IPC_MAILBOX:480949E1 ??				     % 1
IPC_MAILBOX:480949E2 ??				     % 1
IPC_MAILBOX:480949E3 ??				     % 1
IPC_MAILBOX:480949E4 ??				     % 1
IPC_MAILBOX:480949E5 ??				     % 1
IPC_MAILBOX:480949E6 ??				     % 1
IPC_MAILBOX:480949E7 ??				     % 1
IPC_MAILBOX:480949E8 ??				     % 1
IPC_MAILBOX:480949E9 ??				     % 1
IPC_MAILBOX:480949EA ??				     % 1
IPC_MAILBOX:480949EB ??				     % 1
IPC_MAILBOX:480949EC ??				     % 1
IPC_MAILBOX:480949ED ??				     % 1
IPC_MAILBOX:480949EE ??				     % 1
IPC_MAILBOX:480949EF ??				     % 1
IPC_MAILBOX:480949F0 ??				     % 1
IPC_MAILBOX:480949F1 ??				     % 1
IPC_MAILBOX:480949F2 ??				     % 1
IPC_MAILBOX:480949F3 ??				     % 1
IPC_MAILBOX:480949F4 ??				     % 1
IPC_MAILBOX:480949F5 ??				     % 1
IPC_MAILBOX:480949F6 ??				     % 1
IPC_MAILBOX:480949F7 ??				     % 1
IPC_MAILBOX:480949F8 ??				     % 1
IPC_MAILBOX:480949F9 ??				     % 1
IPC_MAILBOX:480949FA ??				     % 1
IPC_MAILBOX:480949FB ??				     % 1
IPC_MAILBOX:480949FC ??				     % 1
IPC_MAILBOX:480949FD ??				     % 1
IPC_MAILBOX:480949FE ??				     % 1
IPC_MAILBOX:480949FF ??				     % 1
IPC_MAILBOX:48094A00 ??				     % 1
IPC_MAILBOX:48094A01 ??				     % 1
IPC_MAILBOX:48094A02 ??				     % 1
IPC_MAILBOX:48094A03 ??				     % 1
IPC_MAILBOX:48094A04 ??				     % 1
IPC_MAILBOX:48094A05 ??				     % 1
IPC_MAILBOX:48094A06 ??				     % 1
IPC_MAILBOX:48094A07 ??				     % 1
IPC_MAILBOX:48094A08 ??				     % 1
IPC_MAILBOX:48094A09 ??				     % 1
IPC_MAILBOX:48094A0A ??				     % 1
IPC_MAILBOX:48094A0B ??				     % 1
IPC_MAILBOX:48094A0C ??				     % 1
IPC_MAILBOX:48094A0D ??				     % 1
IPC_MAILBOX:48094A0E ??				     % 1
IPC_MAILBOX:48094A0F ??				     % 1
IPC_MAILBOX:48094A10 ??				     % 1
IPC_MAILBOX:48094A11 ??				     % 1
IPC_MAILBOX:48094A12 ??				     % 1
IPC_MAILBOX:48094A13 ??				     % 1
IPC_MAILBOX:48094A14 ??				     % 1
IPC_MAILBOX:48094A15 ??				     % 1
IPC_MAILBOX:48094A16 ??				     % 1
IPC_MAILBOX:48094A17 ??				     % 1
IPC_MAILBOX:48094A18 ??				     % 1
IPC_MAILBOX:48094A19 ??				     % 1
IPC_MAILBOX:48094A1A ??				     % 1
IPC_MAILBOX:48094A1B ??				     % 1
IPC_MAILBOX:48094A1C ??				     % 1
IPC_MAILBOX:48094A1D ??				     % 1
IPC_MAILBOX:48094A1E ??				     % 1
IPC_MAILBOX:48094A1F ??				     % 1
IPC_MAILBOX:48094A20 ??				     % 1
IPC_MAILBOX:48094A21 ??				     % 1
IPC_MAILBOX:48094A22 ??				     % 1
IPC_MAILBOX:48094A23 ??				     % 1
IPC_MAILBOX:48094A24 ??				     % 1
IPC_MAILBOX:48094A25 ??				     % 1
IPC_MAILBOX:48094A26 ??				     % 1
IPC_MAILBOX:48094A27 ??				     % 1
IPC_MAILBOX:48094A28 ??				     % 1
IPC_MAILBOX:48094A29 ??				     % 1
IPC_MAILBOX:48094A2A ??				     % 1
IPC_MAILBOX:48094A2B ??				     % 1
IPC_MAILBOX:48094A2C ??				     % 1
IPC_MAILBOX:48094A2D ??				     % 1
IPC_MAILBOX:48094A2E ??				     % 1
IPC_MAILBOX:48094A2F ??				     % 1
IPC_MAILBOX:48094A30 ??				     % 1
IPC_MAILBOX:48094A31 ??				     % 1
IPC_MAILBOX:48094A32 ??				     % 1
IPC_MAILBOX:48094A33 ??				     % 1
IPC_MAILBOX:48094A34 ??				     % 1
IPC_MAILBOX:48094A35 ??				     % 1
IPC_MAILBOX:48094A36 ??				     % 1
IPC_MAILBOX:48094A37 ??				     % 1
IPC_MAILBOX:48094A38 ??				     % 1
IPC_MAILBOX:48094A39 ??				     % 1
IPC_MAILBOX:48094A3A ??				     % 1
IPC_MAILBOX:48094A3B ??				     % 1
IPC_MAILBOX:48094A3C ??				     % 1
IPC_MAILBOX:48094A3D ??				     % 1
IPC_MAILBOX:48094A3E ??				     % 1
IPC_MAILBOX:48094A3F ??				     % 1
IPC_MAILBOX:48094A40 ??				     % 1
IPC_MAILBOX:48094A41 ??				     % 1
IPC_MAILBOX:48094A42 ??				     % 1
IPC_MAILBOX:48094A43 ??				     % 1
IPC_MAILBOX:48094A44 ??				     % 1
IPC_MAILBOX:48094A45 ??				     % 1
IPC_MAILBOX:48094A46 ??				     % 1
IPC_MAILBOX:48094A47 ??				     % 1
IPC_MAILBOX:48094A48 ??				     % 1
IPC_MAILBOX:48094A49 ??				     % 1
IPC_MAILBOX:48094A4A ??				     % 1
IPC_MAILBOX:48094A4B ??				     % 1
IPC_MAILBOX:48094A4C ??				     % 1
IPC_MAILBOX:48094A4D ??				     % 1
IPC_MAILBOX:48094A4E ??				     % 1
IPC_MAILBOX:48094A4F ??				     % 1
IPC_MAILBOX:48094A50 ??				     % 1
IPC_MAILBOX:48094A51 ??				     % 1
IPC_MAILBOX:48094A52 ??				     % 1
IPC_MAILBOX:48094A53 ??				     % 1
IPC_MAILBOX:48094A54 ??				     % 1
IPC_MAILBOX:48094A55 ??				     % 1
IPC_MAILBOX:48094A56 ??				     % 1
IPC_MAILBOX:48094A57 ??				     % 1
IPC_MAILBOX:48094A58 ??				     % 1
IPC_MAILBOX:48094A59 ??				     % 1
IPC_MAILBOX:48094A5A ??				     % 1
IPC_MAILBOX:48094A5B ??				     % 1
IPC_MAILBOX:48094A5C ??				     % 1
IPC_MAILBOX:48094A5D ??				     % 1
IPC_MAILBOX:48094A5E ??				     % 1
IPC_MAILBOX:48094A5F ??				     % 1
IPC_MAILBOX:48094A60 ??				     % 1
IPC_MAILBOX:48094A61 ??				     % 1
IPC_MAILBOX:48094A62 ??				     % 1
IPC_MAILBOX:48094A63 ??				     % 1
IPC_MAILBOX:48094A64 ??				     % 1
IPC_MAILBOX:48094A65 ??				     % 1
IPC_MAILBOX:48094A66 ??				     % 1
IPC_MAILBOX:48094A67 ??				     % 1
IPC_MAILBOX:48094A68 ??				     % 1
IPC_MAILBOX:48094A69 ??				     % 1
IPC_MAILBOX:48094A6A ??				     % 1
IPC_MAILBOX:48094A6B ??				     % 1
IPC_MAILBOX:48094A6C ??				     % 1
IPC_MAILBOX:48094A6D ??				     % 1
IPC_MAILBOX:48094A6E ??				     % 1
IPC_MAILBOX:48094A6F ??				     % 1
IPC_MAILBOX:48094A70 ??				     % 1
IPC_MAILBOX:48094A71 ??				     % 1
IPC_MAILBOX:48094A72 ??				     % 1
IPC_MAILBOX:48094A73 ??				     % 1
IPC_MAILBOX:48094A74 ??				     % 1
IPC_MAILBOX:48094A75 ??				     % 1
IPC_MAILBOX:48094A76 ??				     % 1
IPC_MAILBOX:48094A77 ??				     % 1
IPC_MAILBOX:48094A78 ??				     % 1
IPC_MAILBOX:48094A79 ??				     % 1
IPC_MAILBOX:48094A7A ??				     % 1
IPC_MAILBOX:48094A7B ??				     % 1
IPC_MAILBOX:48094A7C ??				     % 1
IPC_MAILBOX:48094A7D ??				     % 1
IPC_MAILBOX:48094A7E ??				     % 1
IPC_MAILBOX:48094A7F ??				     % 1
IPC_MAILBOX:48094A80 ??				     % 1
IPC_MAILBOX:48094A81 ??				     % 1
IPC_MAILBOX:48094A82 ??				     % 1
IPC_MAILBOX:48094A83 ??				     % 1
IPC_MAILBOX:48094A84 ??				     % 1
IPC_MAILBOX:48094A85 ??				     % 1
IPC_MAILBOX:48094A86 ??				     % 1
IPC_MAILBOX:48094A87 ??				     % 1
IPC_MAILBOX:48094A88 ??				     % 1
IPC_MAILBOX:48094A89 ??				     % 1
IPC_MAILBOX:48094A8A ??				     % 1
IPC_MAILBOX:48094A8B ??				     % 1
IPC_MAILBOX:48094A8C ??				     % 1
IPC_MAILBOX:48094A8D ??				     % 1
IPC_MAILBOX:48094A8E ??				     % 1
IPC_MAILBOX:48094A8F ??				     % 1
IPC_MAILBOX:48094A90 ??				     % 1
IPC_MAILBOX:48094A91 ??				     % 1
IPC_MAILBOX:48094A92 ??				     % 1
IPC_MAILBOX:48094A93 ??				     % 1
IPC_MAILBOX:48094A94 ??				     % 1
IPC_MAILBOX:48094A95 ??				     % 1
IPC_MAILBOX:48094A96 ??				     % 1
IPC_MAILBOX:48094A97 ??				     % 1
IPC_MAILBOX:48094A98 ??				     % 1
IPC_MAILBOX:48094A99 ??				     % 1
IPC_MAILBOX:48094A9A ??				     % 1
IPC_MAILBOX:48094A9B ??				     % 1
IPC_MAILBOX:48094A9C ??				     % 1
IPC_MAILBOX:48094A9D ??				     % 1
IPC_MAILBOX:48094A9E ??				     % 1
IPC_MAILBOX:48094A9F ??				     % 1
IPC_MAILBOX:48094AA0 ??				     % 1
IPC_MAILBOX:48094AA1 ??				     % 1
IPC_MAILBOX:48094AA2 ??				     % 1
IPC_MAILBOX:48094AA3 ??				     % 1
IPC_MAILBOX:48094AA4 ??				     % 1
IPC_MAILBOX:48094AA5 ??				     % 1
IPC_MAILBOX:48094AA6 ??				     % 1
IPC_MAILBOX:48094AA7 ??				     % 1
IPC_MAILBOX:48094AA8 ??				     % 1
IPC_MAILBOX:48094AA9 ??				     % 1
IPC_MAILBOX:48094AAA ??				     % 1
IPC_MAILBOX:48094AAB ??				     % 1
IPC_MAILBOX:48094AAC ??				     % 1
IPC_MAILBOX:48094AAD ??				     % 1
IPC_MAILBOX:48094AAE ??				     % 1
IPC_MAILBOX:48094AAF ??				     % 1
IPC_MAILBOX:48094AB0 ??				     % 1
IPC_MAILBOX:48094AB1 ??				     % 1
IPC_MAILBOX:48094AB2 ??				     % 1
IPC_MAILBOX:48094AB3 ??				     % 1
IPC_MAILBOX:48094AB4 ??				     % 1
IPC_MAILBOX:48094AB5 ??				     % 1
IPC_MAILBOX:48094AB6 ??				     % 1
IPC_MAILBOX:48094AB7 ??				     % 1
IPC_MAILBOX:48094AB8 ??				     % 1
IPC_MAILBOX:48094AB9 ??				     % 1
IPC_MAILBOX:48094ABA ??				     % 1
IPC_MAILBOX:48094ABB ??				     % 1
IPC_MAILBOX:48094ABC ??				     % 1
IPC_MAILBOX:48094ABD ??				     % 1
IPC_MAILBOX:48094ABE ??				     % 1
IPC_MAILBOX:48094ABF ??				     % 1
IPC_MAILBOX:48094AC0 ??				     % 1
IPC_MAILBOX:48094AC1 ??				     % 1
IPC_MAILBOX:48094AC2 ??				     % 1
IPC_MAILBOX:48094AC3 ??				     % 1
IPC_MAILBOX:48094AC4 ??				     % 1
IPC_MAILBOX:48094AC5 ??				     % 1
IPC_MAILBOX:48094AC6 ??				     % 1
IPC_MAILBOX:48094AC7 ??				     % 1
IPC_MAILBOX:48094AC8 ??				     % 1
IPC_MAILBOX:48094AC9 ??				     % 1
IPC_MAILBOX:48094ACA ??				     % 1
IPC_MAILBOX:48094ACB ??				     % 1
IPC_MAILBOX:48094ACC ??				     % 1
IPC_MAILBOX:48094ACD ??				     % 1
IPC_MAILBOX:48094ACE ??				     % 1
IPC_MAILBOX:48094ACF ??				     % 1
IPC_MAILBOX:48094AD0 ??				     % 1
IPC_MAILBOX:48094AD1 ??				     % 1
IPC_MAILBOX:48094AD2 ??				     % 1
IPC_MAILBOX:48094AD3 ??				     % 1
IPC_MAILBOX:48094AD4 ??				     % 1
IPC_MAILBOX:48094AD5 ??				     % 1
IPC_MAILBOX:48094AD6 ??				     % 1
IPC_MAILBOX:48094AD7 ??				     % 1
IPC_MAILBOX:48094AD8 ??				     % 1
IPC_MAILBOX:48094AD9 ??				     % 1
IPC_MAILBOX:48094ADA ??				     % 1
IPC_MAILBOX:48094ADB ??				     % 1
IPC_MAILBOX:48094ADC ??				     % 1
IPC_MAILBOX:48094ADD ??				     % 1
IPC_MAILBOX:48094ADE ??				     % 1
IPC_MAILBOX:48094ADF ??				     % 1
IPC_MAILBOX:48094AE0 ??				     % 1
IPC_MAILBOX:48094AE1 ??				     % 1
IPC_MAILBOX:48094AE2 ??				     % 1
IPC_MAILBOX:48094AE3 ??				     % 1
IPC_MAILBOX:48094AE4 ??				     % 1
IPC_MAILBOX:48094AE5 ??				     % 1
IPC_MAILBOX:48094AE6 ??				     % 1
IPC_MAILBOX:48094AE7 ??				     % 1
IPC_MAILBOX:48094AE8 ??				     % 1
IPC_MAILBOX:48094AE9 ??				     % 1
IPC_MAILBOX:48094AEA ??				     % 1
IPC_MAILBOX:48094AEB ??				     % 1
IPC_MAILBOX:48094AEC ??				     % 1
IPC_MAILBOX:48094AED ??				     % 1
IPC_MAILBOX:48094AEE ??				     % 1
IPC_MAILBOX:48094AEF ??				     % 1
IPC_MAILBOX:48094AF0 ??				     % 1
IPC_MAILBOX:48094AF1 ??				     % 1
IPC_MAILBOX:48094AF2 ??				     % 1
IPC_MAILBOX:48094AF3 ??				     % 1
IPC_MAILBOX:48094AF4 ??				     % 1
IPC_MAILBOX:48094AF5 ??				     % 1
IPC_MAILBOX:48094AF6 ??				     % 1
IPC_MAILBOX:48094AF7 ??				     % 1
IPC_MAILBOX:48094AF8 ??				     % 1
IPC_MAILBOX:48094AF9 ??				     % 1
IPC_MAILBOX:48094AFA ??				     % 1
IPC_MAILBOX:48094AFB ??				     % 1
IPC_MAILBOX:48094AFC ??				     % 1
IPC_MAILBOX:48094AFD ??				     % 1
IPC_MAILBOX:48094AFE ??				     % 1
IPC_MAILBOX:48094AFF ??				     % 1
IPC_MAILBOX:48094B00 ??				     % 1
IPC_MAILBOX:48094B01 ??				     % 1
IPC_MAILBOX:48094B02 ??				     % 1
IPC_MAILBOX:48094B03 ??				     % 1
IPC_MAILBOX:48094B04 ??				     % 1
IPC_MAILBOX:48094B05 ??				     % 1
IPC_MAILBOX:48094B06 ??				     % 1
IPC_MAILBOX:48094B07 ??				     % 1
IPC_MAILBOX:48094B08 ??				     % 1
IPC_MAILBOX:48094B09 ??				     % 1
IPC_MAILBOX:48094B0A ??				     % 1
IPC_MAILBOX:48094B0B ??				     % 1
IPC_MAILBOX:48094B0C ??				     % 1
IPC_MAILBOX:48094B0D ??				     % 1
IPC_MAILBOX:48094B0E ??				     % 1
IPC_MAILBOX:48094B0F ??				     % 1
IPC_MAILBOX:48094B10 ??				     % 1
IPC_MAILBOX:48094B11 ??				     % 1
IPC_MAILBOX:48094B12 ??				     % 1
IPC_MAILBOX:48094B13 ??				     % 1
IPC_MAILBOX:48094B14 ??				     % 1
IPC_MAILBOX:48094B15 ??				     % 1
IPC_MAILBOX:48094B16 ??				     % 1
IPC_MAILBOX:48094B17 ??				     % 1
IPC_MAILBOX:48094B18 ??				     % 1
IPC_MAILBOX:48094B19 ??				     % 1
IPC_MAILBOX:48094B1A ??				     % 1
IPC_MAILBOX:48094B1B ??				     % 1
IPC_MAILBOX:48094B1C ??				     % 1
IPC_MAILBOX:48094B1D ??				     % 1
IPC_MAILBOX:48094B1E ??				     % 1
IPC_MAILBOX:48094B1F ??				     % 1
IPC_MAILBOX:48094B20 ??				     % 1
IPC_MAILBOX:48094B21 ??				     % 1
IPC_MAILBOX:48094B22 ??				     % 1
IPC_MAILBOX:48094B23 ??				     % 1
IPC_MAILBOX:48094B24 ??				     % 1
IPC_MAILBOX:48094B25 ??				     % 1
IPC_MAILBOX:48094B26 ??				     % 1
IPC_MAILBOX:48094B27 ??				     % 1
IPC_MAILBOX:48094B28 ??				     % 1
IPC_MAILBOX:48094B29 ??				     % 1
IPC_MAILBOX:48094B2A ??				     % 1
IPC_MAILBOX:48094B2B ??				     % 1
IPC_MAILBOX:48094B2C ??				     % 1
IPC_MAILBOX:48094B2D ??				     % 1
IPC_MAILBOX:48094B2E ??				     % 1
IPC_MAILBOX:48094B2F ??				     % 1
IPC_MAILBOX:48094B30 ??				     % 1
IPC_MAILBOX:48094B31 ??				     % 1
IPC_MAILBOX:48094B32 ??				     % 1
IPC_MAILBOX:48094B33 ??				     % 1
IPC_MAILBOX:48094B34 ??				     % 1
IPC_MAILBOX:48094B35 ??				     % 1
IPC_MAILBOX:48094B36 ??				     % 1
IPC_MAILBOX:48094B37 ??				     % 1
IPC_MAILBOX:48094B38 ??				     % 1
IPC_MAILBOX:48094B39 ??				     % 1
IPC_MAILBOX:48094B3A ??				     % 1
IPC_MAILBOX:48094B3B ??				     % 1
IPC_MAILBOX:48094B3C ??				     % 1
IPC_MAILBOX:48094B3D ??				     % 1
IPC_MAILBOX:48094B3E ??				     % 1
IPC_MAILBOX:48094B3F ??				     % 1
IPC_MAILBOX:48094B40 ??				     % 1
IPC_MAILBOX:48094B41 ??				     % 1
IPC_MAILBOX:48094B42 ??				     % 1
IPC_MAILBOX:48094B43 ??				     % 1
IPC_MAILBOX:48094B44 ??				     % 1
IPC_MAILBOX:48094B45 ??				     % 1
IPC_MAILBOX:48094B46 ??				     % 1
IPC_MAILBOX:48094B47 ??				     % 1
IPC_MAILBOX:48094B48 ??				     % 1
IPC_MAILBOX:48094B49 ??				     % 1
IPC_MAILBOX:48094B4A ??				     % 1
IPC_MAILBOX:48094B4B ??				     % 1
IPC_MAILBOX:48094B4C ??				     % 1
IPC_MAILBOX:48094B4D ??				     % 1
IPC_MAILBOX:48094B4E ??				     % 1
IPC_MAILBOX:48094B4F ??				     % 1
IPC_MAILBOX:48094B50 ??				     % 1
IPC_MAILBOX:48094B51 ??				     % 1
IPC_MAILBOX:48094B52 ??				     % 1
IPC_MAILBOX:48094B53 ??				     % 1
IPC_MAILBOX:48094B54 ??				     % 1
IPC_MAILBOX:48094B55 ??				     % 1
IPC_MAILBOX:48094B56 ??				     % 1
IPC_MAILBOX:48094B57 ??				     % 1
IPC_MAILBOX:48094B58 ??				     % 1
IPC_MAILBOX:48094B59 ??				     % 1
IPC_MAILBOX:48094B5A ??				     % 1
IPC_MAILBOX:48094B5B ??				     % 1
IPC_MAILBOX:48094B5C ??				     % 1
IPC_MAILBOX:48094B5D ??				     % 1
IPC_MAILBOX:48094B5E ??				     % 1
IPC_MAILBOX:48094B5F ??				     % 1
IPC_MAILBOX:48094B60 ??				     % 1
IPC_MAILBOX:48094B61 ??				     % 1
IPC_MAILBOX:48094B62 ??				     % 1
IPC_MAILBOX:48094B63 ??				     % 1
IPC_MAILBOX:48094B64 ??				     % 1
IPC_MAILBOX:48094B65 ??				     % 1
IPC_MAILBOX:48094B66 ??				     % 1
IPC_MAILBOX:48094B67 ??				     % 1
IPC_MAILBOX:48094B68 ??				     % 1
IPC_MAILBOX:48094B69 ??				     % 1
IPC_MAILBOX:48094B6A ??				     % 1
IPC_MAILBOX:48094B6B ??				     % 1
IPC_MAILBOX:48094B6C ??				     % 1
IPC_MAILBOX:48094B6D ??				     % 1
IPC_MAILBOX:48094B6E ??				     % 1
IPC_MAILBOX:48094B6F ??				     % 1
IPC_MAILBOX:48094B70 ??				     % 1
IPC_MAILBOX:48094B71 ??				     % 1
IPC_MAILBOX:48094B72 ??				     % 1
IPC_MAILBOX:48094B73 ??				     % 1
IPC_MAILBOX:48094B74 ??				     % 1
IPC_MAILBOX:48094B75 ??				     % 1
IPC_MAILBOX:48094B76 ??				     % 1
IPC_MAILBOX:48094B77 ??				     % 1
IPC_MAILBOX:48094B78 ??				     % 1
IPC_MAILBOX:48094B79 ??				     % 1
IPC_MAILBOX:48094B7A ??				     % 1
IPC_MAILBOX:48094B7B ??				     % 1
IPC_MAILBOX:48094B7C ??				     % 1
IPC_MAILBOX:48094B7D ??				     % 1
IPC_MAILBOX:48094B7E ??				     % 1
IPC_MAILBOX:48094B7F ??				     % 1
IPC_MAILBOX:48094B80 ??				     % 1
IPC_MAILBOX:48094B81 ??				     % 1
IPC_MAILBOX:48094B82 ??				     % 1
IPC_MAILBOX:48094B83 ??				     % 1
IPC_MAILBOX:48094B84 ??				     % 1
IPC_MAILBOX:48094B85 ??				     % 1
IPC_MAILBOX:48094B86 ??				     % 1
IPC_MAILBOX:48094B87 ??				     % 1
IPC_MAILBOX:48094B88 ??				     % 1
IPC_MAILBOX:48094B89 ??				     % 1
IPC_MAILBOX:48094B8A ??				     % 1
IPC_MAILBOX:48094B8B ??				     % 1
IPC_MAILBOX:48094B8C ??				     % 1
IPC_MAILBOX:48094B8D ??				     % 1
IPC_MAILBOX:48094B8E ??				     % 1
IPC_MAILBOX:48094B8F ??				     % 1
IPC_MAILBOX:48094B90 ??				     % 1
IPC_MAILBOX:48094B91 ??				     % 1
IPC_MAILBOX:48094B92 ??				     % 1
IPC_MAILBOX:48094B93 ??				     % 1
IPC_MAILBOX:48094B94 ??				     % 1
IPC_MAILBOX:48094B95 ??				     % 1
IPC_MAILBOX:48094B96 ??				     % 1
IPC_MAILBOX:48094B97 ??				     % 1
IPC_MAILBOX:48094B98 ??				     % 1
IPC_MAILBOX:48094B99 ??				     % 1
IPC_MAILBOX:48094B9A ??				     % 1
IPC_MAILBOX:48094B9B ??				     % 1
IPC_MAILBOX:48094B9C ??				     % 1
IPC_MAILBOX:48094B9D ??				     % 1
IPC_MAILBOX:48094B9E ??				     % 1
IPC_MAILBOX:48094B9F ??				     % 1
IPC_MAILBOX:48094BA0 ??				     % 1
IPC_MAILBOX:48094BA1 ??				     % 1
IPC_MAILBOX:48094BA2 ??				     % 1
IPC_MAILBOX:48094BA3 ??				     % 1
IPC_MAILBOX:48094BA4 ??				     % 1
IPC_MAILBOX:48094BA5 ??				     % 1
IPC_MAILBOX:48094BA6 ??				     % 1
IPC_MAILBOX:48094BA7 ??				     % 1
IPC_MAILBOX:48094BA8 ??				     % 1
IPC_MAILBOX:48094BA9 ??				     % 1
IPC_MAILBOX:48094BAA ??				     % 1
IPC_MAILBOX:48094BAB ??				     % 1
IPC_MAILBOX:48094BAC ??				     % 1
IPC_MAILBOX:48094BAD ??				     % 1
IPC_MAILBOX:48094BAE ??				     % 1
IPC_MAILBOX:48094BAF ??				     % 1
IPC_MAILBOX:48094BB0 ??				     % 1
IPC_MAILBOX:48094BB1 ??				     % 1
IPC_MAILBOX:48094BB2 ??				     % 1
IPC_MAILBOX:48094BB3 ??				     % 1
IPC_MAILBOX:48094BB4 ??				     % 1
IPC_MAILBOX:48094BB5 ??				     % 1
IPC_MAILBOX:48094BB6 ??				     % 1
IPC_MAILBOX:48094BB7 ??				     % 1
IPC_MAILBOX:48094BB8 ??				     % 1
IPC_MAILBOX:48094BB9 ??				     % 1
IPC_MAILBOX:48094BBA ??				     % 1
IPC_MAILBOX:48094BBB ??				     % 1
IPC_MAILBOX:48094BBC ??				     % 1
IPC_MAILBOX:48094BBD ??				     % 1
IPC_MAILBOX:48094BBE ??				     % 1
IPC_MAILBOX:48094BBF ??				     % 1
IPC_MAILBOX:48094BC0 ??				     % 1
IPC_MAILBOX:48094BC1 ??				     % 1
IPC_MAILBOX:48094BC2 ??				     % 1
IPC_MAILBOX:48094BC3 ??				     % 1
IPC_MAILBOX:48094BC4 ??				     % 1
IPC_MAILBOX:48094BC5 ??				     % 1
IPC_MAILBOX:48094BC6 ??				     % 1
IPC_MAILBOX:48094BC7 ??				     % 1
IPC_MAILBOX:48094BC8 ??				     % 1
IPC_MAILBOX:48094BC9 ??				     % 1
IPC_MAILBOX:48094BCA ??				     % 1
IPC_MAILBOX:48094BCB ??				     % 1
IPC_MAILBOX:48094BCC ??				     % 1
IPC_MAILBOX:48094BCD ??				     % 1
IPC_MAILBOX:48094BCE ??				     % 1
IPC_MAILBOX:48094BCF ??				     % 1
IPC_MAILBOX:48094BD0 ??				     % 1
IPC_MAILBOX:48094BD1 ??				     % 1
IPC_MAILBOX:48094BD2 ??				     % 1
IPC_MAILBOX:48094BD3 ??				     % 1
IPC_MAILBOX:48094BD4 ??				     % 1
IPC_MAILBOX:48094BD5 ??				     % 1
IPC_MAILBOX:48094BD6 ??				     % 1
IPC_MAILBOX:48094BD7 ??				     % 1
IPC_MAILBOX:48094BD8 ??				     % 1
IPC_MAILBOX:48094BD9 ??				     % 1
IPC_MAILBOX:48094BDA ??				     % 1
IPC_MAILBOX:48094BDB ??				     % 1
IPC_MAILBOX:48094BDC ??				     % 1
IPC_MAILBOX:48094BDD ??				     % 1
IPC_MAILBOX:48094BDE ??				     % 1
IPC_MAILBOX:48094BDF ??				     % 1
IPC_MAILBOX:48094BE0 ??				     % 1
IPC_MAILBOX:48094BE1 ??				     % 1
IPC_MAILBOX:48094BE2 ??				     % 1
IPC_MAILBOX:48094BE3 ??				     % 1
IPC_MAILBOX:48094BE4 ??				     % 1
IPC_MAILBOX:48094BE5 ??				     % 1
IPC_MAILBOX:48094BE6 ??				     % 1
IPC_MAILBOX:48094BE7 ??				     % 1
IPC_MAILBOX:48094BE8 ??				     % 1
IPC_MAILBOX:48094BE9 ??				     % 1
IPC_MAILBOX:48094BEA ??				     % 1
IPC_MAILBOX:48094BEB ??				     % 1
IPC_MAILBOX:48094BEC ??				     % 1
IPC_MAILBOX:48094BED ??				     % 1
IPC_MAILBOX:48094BEE ??				     % 1
IPC_MAILBOX:48094BEF ??				     % 1
IPC_MAILBOX:48094BF0 ??				     % 1
IPC_MAILBOX:48094BF1 ??				     % 1
IPC_MAILBOX:48094BF2 ??				     % 1
IPC_MAILBOX:48094BF3 ??				     % 1
IPC_MAILBOX:48094BF4 ??				     % 1
IPC_MAILBOX:48094BF5 ??				     % 1
IPC_MAILBOX:48094BF6 ??				     % 1
IPC_MAILBOX:48094BF7 ??				     % 1
IPC_MAILBOX:48094BF8 ??				     % 1
IPC_MAILBOX:48094BF9 ??				     % 1
IPC_MAILBOX:48094BFA ??				     % 1
IPC_MAILBOX:48094BFB ??				     % 1
IPC_MAILBOX:48094BFC ??				     % 1
IPC_MAILBOX:48094BFD ??				     % 1
IPC_MAILBOX:48094BFE ??				     % 1
IPC_MAILBOX:48094BFF ??				     % 1
IPC_MAILBOX:48094C00 ??				     % 1
IPC_MAILBOX:48094C01 ??				     % 1
IPC_MAILBOX:48094C02 ??				     % 1
IPC_MAILBOX:48094C03 ??				     % 1
IPC_MAILBOX:48094C04 ??				     % 1
IPC_MAILBOX:48094C05 ??				     % 1
IPC_MAILBOX:48094C06 ??				     % 1
IPC_MAILBOX:48094C07 ??				     % 1
IPC_MAILBOX:48094C08 ??				     % 1
IPC_MAILBOX:48094C09 ??				     % 1
IPC_MAILBOX:48094C0A ??				     % 1
IPC_MAILBOX:48094C0B ??				     % 1
IPC_MAILBOX:48094C0C ??				     % 1
IPC_MAILBOX:48094C0D ??				     % 1
IPC_MAILBOX:48094C0E ??				     % 1
IPC_MAILBOX:48094C0F ??				     % 1
IPC_MAILBOX:48094C10 ??				     % 1
IPC_MAILBOX:48094C11 ??				     % 1
IPC_MAILBOX:48094C12 ??				     % 1
IPC_MAILBOX:48094C13 ??				     % 1
IPC_MAILBOX:48094C14 ??				     % 1
IPC_MAILBOX:48094C15 ??				     % 1
IPC_MAILBOX:48094C16 ??				     % 1
IPC_MAILBOX:48094C17 ??				     % 1
IPC_MAILBOX:48094C18 ??				     % 1
IPC_MAILBOX:48094C19 ??				     % 1
IPC_MAILBOX:48094C1A ??				     % 1
IPC_MAILBOX:48094C1B ??				     % 1
IPC_MAILBOX:48094C1C ??				     % 1
IPC_MAILBOX:48094C1D ??				     % 1
IPC_MAILBOX:48094C1E ??				     % 1
IPC_MAILBOX:48094C1F ??				     % 1
IPC_MAILBOX:48094C20 ??				     % 1
IPC_MAILBOX:48094C21 ??				     % 1
IPC_MAILBOX:48094C22 ??				     % 1
IPC_MAILBOX:48094C23 ??				     % 1
IPC_MAILBOX:48094C24 ??				     % 1
IPC_MAILBOX:48094C25 ??				     % 1
IPC_MAILBOX:48094C26 ??				     % 1
IPC_MAILBOX:48094C27 ??				     % 1
IPC_MAILBOX:48094C28 ??				     % 1
IPC_MAILBOX:48094C29 ??				     % 1
IPC_MAILBOX:48094C2A ??				     % 1
IPC_MAILBOX:48094C2B ??				     % 1
IPC_MAILBOX:48094C2C ??				     % 1
IPC_MAILBOX:48094C2D ??				     % 1
IPC_MAILBOX:48094C2E ??				     % 1
IPC_MAILBOX:48094C2F ??				     % 1
IPC_MAILBOX:48094C30 ??				     % 1
IPC_MAILBOX:48094C31 ??				     % 1
IPC_MAILBOX:48094C32 ??				     % 1
IPC_MAILBOX:48094C33 ??				     % 1
IPC_MAILBOX:48094C34 ??				     % 1
IPC_MAILBOX:48094C35 ??				     % 1
IPC_MAILBOX:48094C36 ??				     % 1
IPC_MAILBOX:48094C37 ??				     % 1
IPC_MAILBOX:48094C38 ??				     % 1
IPC_MAILBOX:48094C39 ??				     % 1
IPC_MAILBOX:48094C3A ??				     % 1
IPC_MAILBOX:48094C3B ??				     % 1
IPC_MAILBOX:48094C3C ??				     % 1
IPC_MAILBOX:48094C3D ??				     % 1
IPC_MAILBOX:48094C3E ??				     % 1
IPC_MAILBOX:48094C3F ??				     % 1
IPC_MAILBOX:48094C40 ??				     % 1
IPC_MAILBOX:48094C41 ??				     % 1
IPC_MAILBOX:48094C42 ??				     % 1
IPC_MAILBOX:48094C43 ??				     % 1
IPC_MAILBOX:48094C44 ??				     % 1
IPC_MAILBOX:48094C45 ??				     % 1
IPC_MAILBOX:48094C46 ??				     % 1
IPC_MAILBOX:48094C47 ??				     % 1
IPC_MAILBOX:48094C48 ??				     % 1
IPC_MAILBOX:48094C49 ??				     % 1
IPC_MAILBOX:48094C4A ??				     % 1
IPC_MAILBOX:48094C4B ??				     % 1
IPC_MAILBOX:48094C4C ??				     % 1
IPC_MAILBOX:48094C4D ??				     % 1
IPC_MAILBOX:48094C4E ??				     % 1
IPC_MAILBOX:48094C4F ??				     % 1
IPC_MAILBOX:48094C50 ??				     % 1
IPC_MAILBOX:48094C51 ??				     % 1
IPC_MAILBOX:48094C52 ??				     % 1
IPC_MAILBOX:48094C53 ??				     % 1
IPC_MAILBOX:48094C54 ??				     % 1
IPC_MAILBOX:48094C55 ??				     % 1
IPC_MAILBOX:48094C56 ??				     % 1
IPC_MAILBOX:48094C57 ??				     % 1
IPC_MAILBOX:48094C58 ??				     % 1
IPC_MAILBOX:48094C59 ??				     % 1
IPC_MAILBOX:48094C5A ??				     % 1
IPC_MAILBOX:48094C5B ??				     % 1
IPC_MAILBOX:48094C5C ??				     % 1
IPC_MAILBOX:48094C5D ??				     % 1
IPC_MAILBOX:48094C5E ??				     % 1
IPC_MAILBOX:48094C5F ??				     % 1
IPC_MAILBOX:48094C60 ??				     % 1
IPC_MAILBOX:48094C61 ??				     % 1
IPC_MAILBOX:48094C62 ??				     % 1
IPC_MAILBOX:48094C63 ??				     % 1
IPC_MAILBOX:48094C64 ??				     % 1
IPC_MAILBOX:48094C65 ??				     % 1
IPC_MAILBOX:48094C66 ??				     % 1
IPC_MAILBOX:48094C67 ??				     % 1
IPC_MAILBOX:48094C68 ??				     % 1
IPC_MAILBOX:48094C69 ??				     % 1
IPC_MAILBOX:48094C6A ??				     % 1
IPC_MAILBOX:48094C6B ??				     % 1
IPC_MAILBOX:48094C6C ??				     % 1
IPC_MAILBOX:48094C6D ??				     % 1
IPC_MAILBOX:48094C6E ??				     % 1
IPC_MAILBOX:48094C6F ??				     % 1
IPC_MAILBOX:48094C70 ??				     % 1
IPC_MAILBOX:48094C71 ??				     % 1
IPC_MAILBOX:48094C72 ??				     % 1
IPC_MAILBOX:48094C73 ??				     % 1
IPC_MAILBOX:48094C74 ??				     % 1
IPC_MAILBOX:48094C75 ??				     % 1
IPC_MAILBOX:48094C76 ??				     % 1
IPC_MAILBOX:48094C77 ??				     % 1
IPC_MAILBOX:48094C78 ??				     % 1
IPC_MAILBOX:48094C79 ??				     % 1
IPC_MAILBOX:48094C7A ??				     % 1
IPC_MAILBOX:48094C7B ??				     % 1
IPC_MAILBOX:48094C7C ??				     % 1
IPC_MAILBOX:48094C7D ??				     % 1
IPC_MAILBOX:48094C7E ??				     % 1
IPC_MAILBOX:48094C7F ??				     % 1
IPC_MAILBOX:48094C80 ??				     % 1
IPC_MAILBOX:48094C81 ??				     % 1
IPC_MAILBOX:48094C82 ??				     % 1
IPC_MAILBOX:48094C83 ??				     % 1
IPC_MAILBOX:48094C84 ??				     % 1
IPC_MAILBOX:48094C85 ??				     % 1
IPC_MAILBOX:48094C86 ??				     % 1
IPC_MAILBOX:48094C87 ??				     % 1
IPC_MAILBOX:48094C88 ??				     % 1
IPC_MAILBOX:48094C89 ??				     % 1
IPC_MAILBOX:48094C8A ??				     % 1
IPC_MAILBOX:48094C8B ??				     % 1
IPC_MAILBOX:48094C8C ??				     % 1
IPC_MAILBOX:48094C8D ??				     % 1
IPC_MAILBOX:48094C8E ??				     % 1
IPC_MAILBOX:48094C8F ??				     % 1
IPC_MAILBOX:48094C90 ??				     % 1
IPC_MAILBOX:48094C91 ??				     % 1
IPC_MAILBOX:48094C92 ??				     % 1
IPC_MAILBOX:48094C93 ??				     % 1
IPC_MAILBOX:48094C94 ??				     % 1
IPC_MAILBOX:48094C95 ??				     % 1
IPC_MAILBOX:48094C96 ??				     % 1
IPC_MAILBOX:48094C97 ??				     % 1
IPC_MAILBOX:48094C98 ??				     % 1
IPC_MAILBOX:48094C99 ??				     % 1
IPC_MAILBOX:48094C9A ??				     % 1
IPC_MAILBOX:48094C9B ??				     % 1
IPC_MAILBOX:48094C9C ??				     % 1
IPC_MAILBOX:48094C9D ??				     % 1
IPC_MAILBOX:48094C9E ??				     % 1
IPC_MAILBOX:48094C9F ??				     % 1
IPC_MAILBOX:48094CA0 ??				     % 1
IPC_MAILBOX:48094CA1 ??				     % 1
IPC_MAILBOX:48094CA2 ??				     % 1
IPC_MAILBOX:48094CA3 ??				     % 1
IPC_MAILBOX:48094CA4 ??				     % 1
IPC_MAILBOX:48094CA5 ??				     % 1
IPC_MAILBOX:48094CA6 ??				     % 1
IPC_MAILBOX:48094CA7 ??				     % 1
IPC_MAILBOX:48094CA8 ??				     % 1
IPC_MAILBOX:48094CA9 ??				     % 1
IPC_MAILBOX:48094CAA ??				     % 1
IPC_MAILBOX:48094CAB ??				     % 1
IPC_MAILBOX:48094CAC ??				     % 1
IPC_MAILBOX:48094CAD ??				     % 1
IPC_MAILBOX:48094CAE ??				     % 1
IPC_MAILBOX:48094CAF ??				     % 1
IPC_MAILBOX:48094CB0 ??				     % 1
IPC_MAILBOX:48094CB1 ??				     % 1
IPC_MAILBOX:48094CB2 ??				     % 1
IPC_MAILBOX:48094CB3 ??				     % 1
IPC_MAILBOX:48094CB4 ??				     % 1
IPC_MAILBOX:48094CB5 ??				     % 1
IPC_MAILBOX:48094CB6 ??				     % 1
IPC_MAILBOX:48094CB7 ??				     % 1
IPC_MAILBOX:48094CB8 ??				     % 1
IPC_MAILBOX:48094CB9 ??				     % 1
IPC_MAILBOX:48094CBA ??				     % 1
IPC_MAILBOX:48094CBB ??				     % 1
IPC_MAILBOX:48094CBC ??				     % 1
IPC_MAILBOX:48094CBD ??				     % 1
IPC_MAILBOX:48094CBE ??				     % 1
IPC_MAILBOX:48094CBF ??				     % 1
IPC_MAILBOX:48094CC0 ??				     % 1
IPC_MAILBOX:48094CC1 ??				     % 1
IPC_MAILBOX:48094CC2 ??				     % 1
IPC_MAILBOX:48094CC3 ??				     % 1
IPC_MAILBOX:48094CC4 ??				     % 1
IPC_MAILBOX:48094CC5 ??				     % 1
IPC_MAILBOX:48094CC6 ??				     % 1
IPC_MAILBOX:48094CC7 ??				     % 1
IPC_MAILBOX:48094CC8 ??				     % 1
IPC_MAILBOX:48094CC9 ??				     % 1
IPC_MAILBOX:48094CCA ??				     % 1
IPC_MAILBOX:48094CCB ??				     % 1
IPC_MAILBOX:48094CCC ??				     % 1
IPC_MAILBOX:48094CCD ??				     % 1
IPC_MAILBOX:48094CCE ??				     % 1
IPC_MAILBOX:48094CCF ??				     % 1
IPC_MAILBOX:48094CD0 ??				     % 1
IPC_MAILBOX:48094CD1 ??				     % 1
IPC_MAILBOX:48094CD2 ??				     % 1
IPC_MAILBOX:48094CD3 ??				     % 1
IPC_MAILBOX:48094CD4 ??				     % 1
IPC_MAILBOX:48094CD5 ??				     % 1
IPC_MAILBOX:48094CD6 ??				     % 1
IPC_MAILBOX:48094CD7 ??				     % 1
IPC_MAILBOX:48094CD8 ??				     % 1
IPC_MAILBOX:48094CD9 ??				     % 1
IPC_MAILBOX:48094CDA ??				     % 1
IPC_MAILBOX:48094CDB ??				     % 1
IPC_MAILBOX:48094CDC ??				     % 1
IPC_MAILBOX:48094CDD ??				     % 1
IPC_MAILBOX:48094CDE ??				     % 1
IPC_MAILBOX:48094CDF ??				     % 1
IPC_MAILBOX:48094CE0 ??				     % 1
IPC_MAILBOX:48094CE1 ??				     % 1
IPC_MAILBOX:48094CE2 ??				     % 1
IPC_MAILBOX:48094CE3 ??				     % 1
IPC_MAILBOX:48094CE4 ??				     % 1
IPC_MAILBOX:48094CE5 ??				     % 1
IPC_MAILBOX:48094CE6 ??				     % 1
IPC_MAILBOX:48094CE7 ??				     % 1
IPC_MAILBOX:48094CE8 ??				     % 1
IPC_MAILBOX:48094CE9 ??				     % 1
IPC_MAILBOX:48094CEA ??				     % 1
IPC_MAILBOX:48094CEB ??				     % 1
IPC_MAILBOX:48094CEC ??				     % 1
IPC_MAILBOX:48094CED ??				     % 1
IPC_MAILBOX:48094CEE ??				     % 1
IPC_MAILBOX:48094CEF ??				     % 1
IPC_MAILBOX:48094CF0 ??				     % 1
IPC_MAILBOX:48094CF1 ??				     % 1
IPC_MAILBOX:48094CF2 ??				     % 1
IPC_MAILBOX:48094CF3 ??				     % 1
IPC_MAILBOX:48094CF4 ??				     % 1
IPC_MAILBOX:48094CF5 ??				     % 1
IPC_MAILBOX:48094CF6 ??				     % 1
IPC_MAILBOX:48094CF7 ??				     % 1
IPC_MAILBOX:48094CF8 ??				     % 1
IPC_MAILBOX:48094CF9 ??				     % 1
IPC_MAILBOX:48094CFA ??				     % 1
IPC_MAILBOX:48094CFB ??				     % 1
IPC_MAILBOX:48094CFC ??				     % 1
IPC_MAILBOX:48094CFD ??				     % 1
IPC_MAILBOX:48094CFE ??				     % 1
IPC_MAILBOX:48094CFF ??				     % 1
IPC_MAILBOX:48094D00 ??				     % 1
IPC_MAILBOX:48094D01 ??				     % 1
IPC_MAILBOX:48094D02 ??				     % 1
IPC_MAILBOX:48094D03 ??				     % 1
IPC_MAILBOX:48094D04 ??				     % 1
IPC_MAILBOX:48094D05 ??				     % 1
IPC_MAILBOX:48094D06 ??				     % 1
IPC_MAILBOX:48094D07 ??				     % 1
IPC_MAILBOX:48094D08 ??				     % 1
IPC_MAILBOX:48094D09 ??				     % 1
IPC_MAILBOX:48094D0A ??				     % 1
IPC_MAILBOX:48094D0B ??				     % 1
IPC_MAILBOX:48094D0C ??				     % 1
IPC_MAILBOX:48094D0D ??				     % 1
IPC_MAILBOX:48094D0E ??				     % 1
IPC_MAILBOX:48094D0F ??				     % 1
IPC_MAILBOX:48094D10 ??				     % 1
IPC_MAILBOX:48094D11 ??				     % 1
IPC_MAILBOX:48094D12 ??				     % 1
IPC_MAILBOX:48094D13 ??				     % 1
IPC_MAILBOX:48094D14 ??				     % 1
IPC_MAILBOX:48094D15 ??				     % 1
IPC_MAILBOX:48094D16 ??				     % 1
IPC_MAILBOX:48094D17 ??				     % 1
IPC_MAILBOX:48094D18 ??				     % 1
IPC_MAILBOX:48094D19 ??				     % 1
IPC_MAILBOX:48094D1A ??				     % 1
IPC_MAILBOX:48094D1B ??				     % 1
IPC_MAILBOX:48094D1C ??				     % 1
IPC_MAILBOX:48094D1D ??				     % 1
IPC_MAILBOX:48094D1E ??				     % 1
IPC_MAILBOX:48094D1F ??				     % 1
IPC_MAILBOX:48094D20 ??				     % 1
IPC_MAILBOX:48094D21 ??				     % 1
IPC_MAILBOX:48094D22 ??				     % 1
IPC_MAILBOX:48094D23 ??				     % 1
IPC_MAILBOX:48094D24 ??				     % 1
IPC_MAILBOX:48094D25 ??				     % 1
IPC_MAILBOX:48094D26 ??				     % 1
IPC_MAILBOX:48094D27 ??				     % 1
IPC_MAILBOX:48094D28 ??				     % 1
IPC_MAILBOX:48094D29 ??				     % 1
IPC_MAILBOX:48094D2A ??				     % 1
IPC_MAILBOX:48094D2B ??				     % 1
IPC_MAILBOX:48094D2C ??				     % 1
IPC_MAILBOX:48094D2D ??				     % 1
IPC_MAILBOX:48094D2E ??				     % 1
IPC_MAILBOX:48094D2F ??				     % 1
IPC_MAILBOX:48094D30 ??				     % 1
IPC_MAILBOX:48094D31 ??				     % 1
IPC_MAILBOX:48094D32 ??				     % 1
IPC_MAILBOX:48094D33 ??				     % 1
IPC_MAILBOX:48094D34 ??				     % 1
IPC_MAILBOX:48094D35 ??				     % 1
IPC_MAILBOX:48094D36 ??				     % 1
IPC_MAILBOX:48094D37 ??				     % 1
IPC_MAILBOX:48094D38 ??				     % 1
IPC_MAILBOX:48094D39 ??				     % 1
IPC_MAILBOX:48094D3A ??				     % 1
IPC_MAILBOX:48094D3B ??				     % 1
IPC_MAILBOX:48094D3C ??				     % 1
IPC_MAILBOX:48094D3D ??				     % 1
IPC_MAILBOX:48094D3E ??				     % 1
IPC_MAILBOX:48094D3F ??				     % 1
IPC_MAILBOX:48094D40 ??				     % 1
IPC_MAILBOX:48094D41 ??				     % 1
IPC_MAILBOX:48094D42 ??				     % 1
IPC_MAILBOX:48094D43 ??				     % 1
IPC_MAILBOX:48094D44 ??				     % 1
IPC_MAILBOX:48094D45 ??				     % 1
IPC_MAILBOX:48094D46 ??				     % 1
IPC_MAILBOX:48094D47 ??				     % 1
IPC_MAILBOX:48094D48 ??				     % 1
IPC_MAILBOX:48094D49 ??				     % 1
IPC_MAILBOX:48094D4A ??				     % 1
IPC_MAILBOX:48094D4B ??				     % 1
IPC_MAILBOX:48094D4C ??				     % 1
IPC_MAILBOX:48094D4D ??				     % 1
IPC_MAILBOX:48094D4E ??				     % 1
IPC_MAILBOX:48094D4F ??				     % 1
IPC_MAILBOX:48094D50 ??				     % 1
IPC_MAILBOX:48094D51 ??				     % 1
IPC_MAILBOX:48094D52 ??				     % 1
IPC_MAILBOX:48094D53 ??				     % 1
IPC_MAILBOX:48094D54 ??				     % 1
IPC_MAILBOX:48094D55 ??				     % 1
IPC_MAILBOX:48094D56 ??				     % 1
IPC_MAILBOX:48094D57 ??				     % 1
IPC_MAILBOX:48094D58 ??				     % 1
IPC_MAILBOX:48094D59 ??				     % 1
IPC_MAILBOX:48094D5A ??				     % 1
IPC_MAILBOX:48094D5B ??				     % 1
IPC_MAILBOX:48094D5C ??				     % 1
IPC_MAILBOX:48094D5D ??				     % 1
IPC_MAILBOX:48094D5E ??				     % 1
IPC_MAILBOX:48094D5F ??				     % 1
IPC_MAILBOX:48094D60 ??				     % 1
IPC_MAILBOX:48094D61 ??				     % 1
IPC_MAILBOX:48094D62 ??				     % 1
IPC_MAILBOX:48094D63 ??				     % 1
IPC_MAILBOX:48094D64 ??				     % 1
IPC_MAILBOX:48094D65 ??				     % 1
IPC_MAILBOX:48094D66 ??				     % 1
IPC_MAILBOX:48094D67 ??				     % 1
IPC_MAILBOX:48094D68 ??				     % 1
IPC_MAILBOX:48094D69 ??				     % 1
IPC_MAILBOX:48094D6A ??				     % 1
IPC_MAILBOX:48094D6B ??				     % 1
IPC_MAILBOX:48094D6C ??				     % 1
IPC_MAILBOX:48094D6D ??				     % 1
IPC_MAILBOX:48094D6E ??				     % 1
IPC_MAILBOX:48094D6F ??				     % 1
IPC_MAILBOX:48094D70 ??				     % 1
IPC_MAILBOX:48094D71 ??				     % 1
IPC_MAILBOX:48094D72 ??				     % 1
IPC_MAILBOX:48094D73 ??				     % 1
IPC_MAILBOX:48094D74 ??				     % 1
IPC_MAILBOX:48094D75 ??				     % 1
IPC_MAILBOX:48094D76 ??				     % 1
IPC_MAILBOX:48094D77 ??				     % 1
IPC_MAILBOX:48094D78 ??				     % 1
IPC_MAILBOX:48094D79 ??				     % 1
IPC_MAILBOX:48094D7A ??				     % 1
IPC_MAILBOX:48094D7B ??				     % 1
IPC_MAILBOX:48094D7C ??				     % 1
IPC_MAILBOX:48094D7D ??				     % 1
IPC_MAILBOX:48094D7E ??				     % 1
IPC_MAILBOX:48094D7F ??				     % 1
IPC_MAILBOX:48094D80 ??				     % 1
IPC_MAILBOX:48094D81 ??				     % 1
IPC_MAILBOX:48094D82 ??				     % 1
IPC_MAILBOX:48094D83 ??				     % 1
IPC_MAILBOX:48094D84 ??				     % 1
IPC_MAILBOX:48094D85 ??				     % 1
IPC_MAILBOX:48094D86 ??				     % 1
IPC_MAILBOX:48094D87 ??				     % 1
IPC_MAILBOX:48094D88 ??				     % 1
IPC_MAILBOX:48094D89 ??				     % 1
IPC_MAILBOX:48094D8A ??				     % 1
IPC_MAILBOX:48094D8B ??				     % 1
IPC_MAILBOX:48094D8C ??				     % 1
IPC_MAILBOX:48094D8D ??				     % 1
IPC_MAILBOX:48094D8E ??				     % 1
IPC_MAILBOX:48094D8F ??				     % 1
IPC_MAILBOX:48094D90 ??				     % 1
IPC_MAILBOX:48094D91 ??				     % 1
IPC_MAILBOX:48094D92 ??				     % 1
IPC_MAILBOX:48094D93 ??				     % 1
IPC_MAILBOX:48094D94 ??				     % 1
IPC_MAILBOX:48094D95 ??				     % 1
IPC_MAILBOX:48094D96 ??				     % 1
IPC_MAILBOX:48094D97 ??				     % 1
IPC_MAILBOX:48094D98 ??				     % 1
IPC_MAILBOX:48094D99 ??				     % 1
IPC_MAILBOX:48094D9A ??				     % 1
IPC_MAILBOX:48094D9B ??				     % 1
IPC_MAILBOX:48094D9C ??				     % 1
IPC_MAILBOX:48094D9D ??				     % 1
IPC_MAILBOX:48094D9E ??				     % 1
IPC_MAILBOX:48094D9F ??				     % 1
IPC_MAILBOX:48094DA0 ??				     % 1
IPC_MAILBOX:48094DA1 ??				     % 1
IPC_MAILBOX:48094DA2 ??				     % 1
IPC_MAILBOX:48094DA3 ??				     % 1
IPC_MAILBOX:48094DA4 ??				     % 1
IPC_MAILBOX:48094DA5 ??				     % 1
IPC_MAILBOX:48094DA6 ??				     % 1
IPC_MAILBOX:48094DA7 ??				     % 1
IPC_MAILBOX:48094DA8 ??				     % 1
IPC_MAILBOX:48094DA9 ??				     % 1
IPC_MAILBOX:48094DAA ??				     % 1
IPC_MAILBOX:48094DAB ??				     % 1
IPC_MAILBOX:48094DAC ??				     % 1
IPC_MAILBOX:48094DAD ??				     % 1
IPC_MAILBOX:48094DAE ??				     % 1
IPC_MAILBOX:48094DAF ??				     % 1
IPC_MAILBOX:48094DB0 ??				     % 1
IPC_MAILBOX:48094DB1 ??				     % 1
IPC_MAILBOX:48094DB2 ??				     % 1
IPC_MAILBOX:48094DB3 ??				     % 1
IPC_MAILBOX:48094DB4 ??				     % 1
IPC_MAILBOX:48094DB5 ??				     % 1
IPC_MAILBOX:48094DB6 ??				     % 1
IPC_MAILBOX:48094DB7 ??				     % 1
IPC_MAILBOX:48094DB8 ??				     % 1
IPC_MAILBOX:48094DB9 ??				     % 1
IPC_MAILBOX:48094DBA ??				     % 1
IPC_MAILBOX:48094DBB ??				     % 1
IPC_MAILBOX:48094DBC ??				     % 1
IPC_MAILBOX:48094DBD ??				     % 1
IPC_MAILBOX:48094DBE ??				     % 1
IPC_MAILBOX:48094DBF ??				     % 1
IPC_MAILBOX:48094DC0 ??				     % 1
IPC_MAILBOX:48094DC1 ??				     % 1
IPC_MAILBOX:48094DC2 ??				     % 1
IPC_MAILBOX:48094DC3 ??				     % 1
IPC_MAILBOX:48094DC4 ??				     % 1
IPC_MAILBOX:48094DC5 ??				     % 1
IPC_MAILBOX:48094DC6 ??				     % 1
IPC_MAILBOX:48094DC7 ??				     % 1
IPC_MAILBOX:48094DC8 ??				     % 1
IPC_MAILBOX:48094DC9 ??				     % 1
IPC_MAILBOX:48094DCA ??				     % 1
IPC_MAILBOX:48094DCB ??				     % 1
IPC_MAILBOX:48094DCC ??				     % 1
IPC_MAILBOX:48094DCD ??				     % 1
IPC_MAILBOX:48094DCE ??				     % 1
IPC_MAILBOX:48094DCF ??				     % 1
IPC_MAILBOX:48094DD0 ??				     % 1
IPC_MAILBOX:48094DD1 ??				     % 1
IPC_MAILBOX:48094DD2 ??				     % 1
IPC_MAILBOX:48094DD3 ??				     % 1
IPC_MAILBOX:48094DD4 ??				     % 1
IPC_MAILBOX:48094DD5 ??				     % 1
IPC_MAILBOX:48094DD6 ??				     % 1
IPC_MAILBOX:48094DD7 ??				     % 1
IPC_MAILBOX:48094DD8 ??				     % 1
IPC_MAILBOX:48094DD9 ??				     % 1
IPC_MAILBOX:48094DDA ??				     % 1
IPC_MAILBOX:48094DDB ??				     % 1
IPC_MAILBOX:48094DDC ??				     % 1
IPC_MAILBOX:48094DDD ??				     % 1
IPC_MAILBOX:48094DDE ??				     % 1
IPC_MAILBOX:48094DDF ??				     % 1
IPC_MAILBOX:48094DE0 ??				     % 1
IPC_MAILBOX:48094DE1 ??				     % 1
IPC_MAILBOX:48094DE2 ??				     % 1
IPC_MAILBOX:48094DE3 ??				     % 1
IPC_MAILBOX:48094DE4 ??				     % 1
IPC_MAILBOX:48094DE5 ??				     % 1
IPC_MAILBOX:48094DE6 ??				     % 1
IPC_MAILBOX:48094DE7 ??				     % 1
IPC_MAILBOX:48094DE8 ??				     % 1
IPC_MAILBOX:48094DE9 ??				     % 1
IPC_MAILBOX:48094DEA ??				     % 1
IPC_MAILBOX:48094DEB ??				     % 1
IPC_MAILBOX:48094DEC ??				     % 1
IPC_MAILBOX:48094DED ??				     % 1
IPC_MAILBOX:48094DEE ??				     % 1
IPC_MAILBOX:48094DEF ??				     % 1
IPC_MAILBOX:48094DF0 ??				     % 1
IPC_MAILBOX:48094DF1 ??				     % 1
IPC_MAILBOX:48094DF2 ??				     % 1
IPC_MAILBOX:48094DF3 ??				     % 1
IPC_MAILBOX:48094DF4 ??				     % 1
IPC_MAILBOX:48094DF5 ??				     % 1
IPC_MAILBOX:48094DF6 ??				     % 1
IPC_MAILBOX:48094DF7 ??				     % 1
IPC_MAILBOX:48094DF8 ??				     % 1
IPC_MAILBOX:48094DF9 ??				     % 1
IPC_MAILBOX:48094DFA ??				     % 1
IPC_MAILBOX:48094DFB ??				     % 1
IPC_MAILBOX:48094DFC ??				     % 1
IPC_MAILBOX:48094DFD ??				     % 1
IPC_MAILBOX:48094DFE ??				     % 1
IPC_MAILBOX:48094DFF ??				     % 1
IPC_MAILBOX:48094E00 ??				     % 1
IPC_MAILBOX:48094E01 ??				     % 1
IPC_MAILBOX:48094E02 ??				     % 1
IPC_MAILBOX:48094E03 ??				     % 1
IPC_MAILBOX:48094E04 ??				     % 1
IPC_MAILBOX:48094E05 ??				     % 1
IPC_MAILBOX:48094E06 ??				     % 1
IPC_MAILBOX:48094E07 ??				     % 1
IPC_MAILBOX:48094E08 ??				     % 1
IPC_MAILBOX:48094E09 ??				     % 1
IPC_MAILBOX:48094E0A ??				     % 1
IPC_MAILBOX:48094E0B ??				     % 1
IPC_MAILBOX:48094E0C ??				     % 1
IPC_MAILBOX:48094E0D ??				     % 1
IPC_MAILBOX:48094E0E ??				     % 1
IPC_MAILBOX:48094E0F ??				     % 1
IPC_MAILBOX:48094E10 ??				     % 1
IPC_MAILBOX:48094E11 ??				     % 1
IPC_MAILBOX:48094E12 ??				     % 1
IPC_MAILBOX:48094E13 ??				     % 1
IPC_MAILBOX:48094E14 ??				     % 1
IPC_MAILBOX:48094E15 ??				     % 1
IPC_MAILBOX:48094E16 ??				     % 1
IPC_MAILBOX:48094E17 ??				     % 1
IPC_MAILBOX:48094E18 ??				     % 1
IPC_MAILBOX:48094E19 ??				     % 1
IPC_MAILBOX:48094E1A ??				     % 1
IPC_MAILBOX:48094E1B ??				     % 1
IPC_MAILBOX:48094E1C ??				     % 1
IPC_MAILBOX:48094E1D ??				     % 1
IPC_MAILBOX:48094E1E ??				     % 1
IPC_MAILBOX:48094E1F ??				     % 1
IPC_MAILBOX:48094E20 ??				     % 1
IPC_MAILBOX:48094E21 ??				     % 1
IPC_MAILBOX:48094E22 ??				     % 1
IPC_MAILBOX:48094E23 ??				     % 1
IPC_MAILBOX:48094E24 ??				     % 1
IPC_MAILBOX:48094E25 ??				     % 1
IPC_MAILBOX:48094E26 ??				     % 1
IPC_MAILBOX:48094E27 ??				     % 1
IPC_MAILBOX:48094E28 ??				     % 1
IPC_MAILBOX:48094E29 ??				     % 1
IPC_MAILBOX:48094E2A ??				     % 1
IPC_MAILBOX:48094E2B ??				     % 1
IPC_MAILBOX:48094E2C ??				     % 1
IPC_MAILBOX:48094E2D ??				     % 1
IPC_MAILBOX:48094E2E ??				     % 1
IPC_MAILBOX:48094E2F ??				     % 1
IPC_MAILBOX:48094E30 ??				     % 1
IPC_MAILBOX:48094E31 ??				     % 1
IPC_MAILBOX:48094E32 ??				     % 1
IPC_MAILBOX:48094E33 ??				     % 1
IPC_MAILBOX:48094E34 ??				     % 1
IPC_MAILBOX:48094E35 ??				     % 1
IPC_MAILBOX:48094E36 ??				     % 1
IPC_MAILBOX:48094E37 ??				     % 1
IPC_MAILBOX:48094E38 ??				     % 1
IPC_MAILBOX:48094E39 ??				     % 1
IPC_MAILBOX:48094E3A ??				     % 1
IPC_MAILBOX:48094E3B ??				     % 1
IPC_MAILBOX:48094E3C ??				     % 1
IPC_MAILBOX:48094E3D ??				     % 1
IPC_MAILBOX:48094E3E ??				     % 1
IPC_MAILBOX:48094E3F ??				     % 1
IPC_MAILBOX:48094E40 ??				     % 1
IPC_MAILBOX:48094E41 ??				     % 1
IPC_MAILBOX:48094E42 ??				     % 1
IPC_MAILBOX:48094E43 ??				     % 1
IPC_MAILBOX:48094E44 ??				     % 1
IPC_MAILBOX:48094E45 ??				     % 1
IPC_MAILBOX:48094E46 ??				     % 1
IPC_MAILBOX:48094E47 ??				     % 1
IPC_MAILBOX:48094E48 ??				     % 1
IPC_MAILBOX:48094E49 ??				     % 1
IPC_MAILBOX:48094E4A ??				     % 1
IPC_MAILBOX:48094E4B ??				     % 1
IPC_MAILBOX:48094E4C ??				     % 1
IPC_MAILBOX:48094E4D ??				     % 1
IPC_MAILBOX:48094E4E ??				     % 1
IPC_MAILBOX:48094E4F ??				     % 1
IPC_MAILBOX:48094E50 ??				     % 1
IPC_MAILBOX:48094E51 ??				     % 1
IPC_MAILBOX:48094E52 ??				     % 1
IPC_MAILBOX:48094E53 ??				     % 1
IPC_MAILBOX:48094E54 ??				     % 1
IPC_MAILBOX:48094E55 ??				     % 1
IPC_MAILBOX:48094E56 ??				     % 1
IPC_MAILBOX:48094E57 ??				     % 1
IPC_MAILBOX:48094E58 ??				     % 1
IPC_MAILBOX:48094E59 ??				     % 1
IPC_MAILBOX:48094E5A ??				     % 1
IPC_MAILBOX:48094E5B ??				     % 1
IPC_MAILBOX:48094E5C ??				     % 1
IPC_MAILBOX:48094E5D ??				     % 1
IPC_MAILBOX:48094E5E ??				     % 1
IPC_MAILBOX:48094E5F ??				     % 1
IPC_MAILBOX:48094E60 ??				     % 1
IPC_MAILBOX:48094E61 ??				     % 1
IPC_MAILBOX:48094E62 ??				     % 1
IPC_MAILBOX:48094E63 ??				     % 1
IPC_MAILBOX:48094E64 ??				     % 1
IPC_MAILBOX:48094E65 ??				     % 1
IPC_MAILBOX:48094E66 ??				     % 1
IPC_MAILBOX:48094E67 ??				     % 1
IPC_MAILBOX:48094E68 ??				     % 1
IPC_MAILBOX:48094E69 ??				     % 1
IPC_MAILBOX:48094E6A ??				     % 1
IPC_MAILBOX:48094E6B ??				     % 1
IPC_MAILBOX:48094E6C ??				     % 1
IPC_MAILBOX:48094E6D ??				     % 1
IPC_MAILBOX:48094E6E ??				     % 1
IPC_MAILBOX:48094E6F ??				     % 1
IPC_MAILBOX:48094E70 ??				     % 1
IPC_MAILBOX:48094E71 ??				     % 1
IPC_MAILBOX:48094E72 ??				     % 1
IPC_MAILBOX:48094E73 ??				     % 1
IPC_MAILBOX:48094E74 ??				     % 1
IPC_MAILBOX:48094E75 ??				     % 1
IPC_MAILBOX:48094E76 ??				     % 1
IPC_MAILBOX:48094E77 ??				     % 1
IPC_MAILBOX:48094E78 ??				     % 1
IPC_MAILBOX:48094E79 ??				     % 1
IPC_MAILBOX:48094E7A ??				     % 1
IPC_MAILBOX:48094E7B ??				     % 1
IPC_MAILBOX:48094E7C ??				     % 1
IPC_MAILBOX:48094E7D ??				     % 1
IPC_MAILBOX:48094E7E ??				     % 1
IPC_MAILBOX:48094E7F ??				     % 1
IPC_MAILBOX:48094E80 ??				     % 1
IPC_MAILBOX:48094E81 ??				     % 1
IPC_MAILBOX:48094E82 ??				     % 1
IPC_MAILBOX:48094E83 ??				     % 1
IPC_MAILBOX:48094E84 ??				     % 1
IPC_MAILBOX:48094E85 ??				     % 1
IPC_MAILBOX:48094E86 ??				     % 1
IPC_MAILBOX:48094E87 ??				     % 1
IPC_MAILBOX:48094E88 ??				     % 1
IPC_MAILBOX:48094E89 ??				     % 1
IPC_MAILBOX:48094E8A ??				     % 1
IPC_MAILBOX:48094E8B ??				     % 1
IPC_MAILBOX:48094E8C ??				     % 1
IPC_MAILBOX:48094E8D ??				     % 1
IPC_MAILBOX:48094E8E ??				     % 1
IPC_MAILBOX:48094E8F ??				     % 1
IPC_MAILBOX:48094E90 ??				     % 1
IPC_MAILBOX:48094E91 ??				     % 1
IPC_MAILBOX:48094E92 ??				     % 1
IPC_MAILBOX:48094E93 ??				     % 1
IPC_MAILBOX:48094E94 ??				     % 1
IPC_MAILBOX:48094E95 ??				     % 1
IPC_MAILBOX:48094E96 ??				     % 1
IPC_MAILBOX:48094E97 ??				     % 1
IPC_MAILBOX:48094E98 ??				     % 1
IPC_MAILBOX:48094E99 ??				     % 1
IPC_MAILBOX:48094E9A ??				     % 1
IPC_MAILBOX:48094E9B ??				     % 1
IPC_MAILBOX:48094E9C ??				     % 1
IPC_MAILBOX:48094E9D ??				     % 1
IPC_MAILBOX:48094E9E ??				     % 1
IPC_MAILBOX:48094E9F ??				     % 1
IPC_MAILBOX:48094EA0 ??				     % 1
IPC_MAILBOX:48094EA1 ??				     % 1
IPC_MAILBOX:48094EA2 ??				     % 1
IPC_MAILBOX:48094EA3 ??				     % 1
IPC_MAILBOX:48094EA4 ??				     % 1
IPC_MAILBOX:48094EA5 ??				     % 1
IPC_MAILBOX:48094EA6 ??				     % 1
IPC_MAILBOX:48094EA7 ??				     % 1
IPC_MAILBOX:48094EA8 ??				     % 1
IPC_MAILBOX:48094EA9 ??				     % 1
IPC_MAILBOX:48094EAA ??				     % 1
IPC_MAILBOX:48094EAB ??				     % 1
IPC_MAILBOX:48094EAC ??				     % 1
IPC_MAILBOX:48094EAD ??				     % 1
IPC_MAILBOX:48094EAE ??				     % 1
IPC_MAILBOX:48094EAF ??				     % 1
IPC_MAILBOX:48094EB0 ??				     % 1
IPC_MAILBOX:48094EB1 ??				     % 1
IPC_MAILBOX:48094EB2 ??				     % 1
IPC_MAILBOX:48094EB3 ??				     % 1
IPC_MAILBOX:48094EB4 ??				     % 1
IPC_MAILBOX:48094EB5 ??				     % 1
IPC_MAILBOX:48094EB6 ??				     % 1
IPC_MAILBOX:48094EB7 ??				     % 1
IPC_MAILBOX:48094EB8 ??				     % 1
IPC_MAILBOX:48094EB9 ??				     % 1
IPC_MAILBOX:48094EBA ??				     % 1
IPC_MAILBOX:48094EBB ??				     % 1
IPC_MAILBOX:48094EBC ??				     % 1
IPC_MAILBOX:48094EBD ??				     % 1
IPC_MAILBOX:48094EBE ??				     % 1
IPC_MAILBOX:48094EBF ??				     % 1
IPC_MAILBOX:48094EC0 ??				     % 1
IPC_MAILBOX:48094EC1 ??				     % 1
IPC_MAILBOX:48094EC2 ??				     % 1
IPC_MAILBOX:48094EC3 ??				     % 1
IPC_MAILBOX:48094EC4 ??				     % 1
IPC_MAILBOX:48094EC5 ??				     % 1
IPC_MAILBOX:48094EC6 ??				     % 1
IPC_MAILBOX:48094EC7 ??				     % 1
IPC_MAILBOX:48094EC8 ??				     % 1
IPC_MAILBOX:48094EC9 ??				     % 1
IPC_MAILBOX:48094ECA ??				     % 1
IPC_MAILBOX:48094ECB ??				     % 1
IPC_MAILBOX:48094ECC ??				     % 1
IPC_MAILBOX:48094ECD ??				     % 1
IPC_MAILBOX:48094ECE ??				     % 1
IPC_MAILBOX:48094ECF ??				     % 1
IPC_MAILBOX:48094ED0 ??				     % 1
IPC_MAILBOX:48094ED1 ??				     % 1
IPC_MAILBOX:48094ED2 ??				     % 1
IPC_MAILBOX:48094ED3 ??				     % 1
IPC_MAILBOX:48094ED4 ??				     % 1
IPC_MAILBOX:48094ED5 ??				     % 1
IPC_MAILBOX:48094ED6 ??				     % 1
IPC_MAILBOX:48094ED7 ??				     % 1
IPC_MAILBOX:48094ED8 ??				     % 1
IPC_MAILBOX:48094ED9 ??				     % 1
IPC_MAILBOX:48094EDA ??				     % 1
IPC_MAILBOX:48094EDB ??				     % 1
IPC_MAILBOX:48094EDC ??				     % 1
IPC_MAILBOX:48094EDD ??				     % 1
IPC_MAILBOX:48094EDE ??				     % 1
IPC_MAILBOX:48094EDF ??				     % 1
IPC_MAILBOX:48094EE0 ??				     % 1
IPC_MAILBOX:48094EE1 ??				     % 1
IPC_MAILBOX:48094EE2 ??				     % 1
IPC_MAILBOX:48094EE3 ??				     % 1
IPC_MAILBOX:48094EE4 ??				     % 1
IPC_MAILBOX:48094EE5 ??				     % 1
IPC_MAILBOX:48094EE6 ??				     % 1
IPC_MAILBOX:48094EE7 ??				     % 1
IPC_MAILBOX:48094EE8 ??				     % 1
IPC_MAILBOX:48094EE9 ??				     % 1
IPC_MAILBOX:48094EEA ??				     % 1
IPC_MAILBOX:48094EEB ??				     % 1
IPC_MAILBOX:48094EEC ??				     % 1
IPC_MAILBOX:48094EED ??				     % 1
IPC_MAILBOX:48094EEE ??				     % 1
IPC_MAILBOX:48094EEF ??				     % 1
IPC_MAILBOX:48094EF0 ??				     % 1
IPC_MAILBOX:48094EF1 ??				     % 1
IPC_MAILBOX:48094EF2 ??				     % 1
IPC_MAILBOX:48094EF3 ??				     % 1
IPC_MAILBOX:48094EF4 ??				     % 1
IPC_MAILBOX:48094EF5 ??				     % 1
IPC_MAILBOX:48094EF6 ??				     % 1
IPC_MAILBOX:48094EF7 ??				     % 1
IPC_MAILBOX:48094EF8 ??				     % 1
IPC_MAILBOX:48094EF9 ??				     % 1
IPC_MAILBOX:48094EFA ??				     % 1
IPC_MAILBOX:48094EFB ??				     % 1
IPC_MAILBOX:48094EFC ??				     % 1
IPC_MAILBOX:48094EFD ??				     % 1
IPC_MAILBOX:48094EFE ??				     % 1
IPC_MAILBOX:48094EFF ??				     % 1
IPC_MAILBOX:48094F00 ??				     % 1
IPC_MAILBOX:48094F01 ??				     % 1
IPC_MAILBOX:48094F02 ??				     % 1
IPC_MAILBOX:48094F03 ??				     % 1
IPC_MAILBOX:48094F04 ??				     % 1
IPC_MAILBOX:48094F05 ??				     % 1
IPC_MAILBOX:48094F06 ??				     % 1
IPC_MAILBOX:48094F07 ??				     % 1
IPC_MAILBOX:48094F08 ??				     % 1
IPC_MAILBOX:48094F09 ??				     % 1
IPC_MAILBOX:48094F0A ??				     % 1
IPC_MAILBOX:48094F0B ??				     % 1
IPC_MAILBOX:48094F0C ??				     % 1
IPC_MAILBOX:48094F0D ??				     % 1
IPC_MAILBOX:48094F0E ??				     % 1
IPC_MAILBOX:48094F0F ??				     % 1
IPC_MAILBOX:48094F10 ??				     % 1
IPC_MAILBOX:48094F11 ??				     % 1
IPC_MAILBOX:48094F12 ??				     % 1
IPC_MAILBOX:48094F13 ??				     % 1
IPC_MAILBOX:48094F14 ??				     % 1
IPC_MAILBOX:48094F15 ??				     % 1
IPC_MAILBOX:48094F16 ??				     % 1
IPC_MAILBOX:48094F17 ??				     % 1
IPC_MAILBOX:48094F18 ??				     % 1
IPC_MAILBOX:48094F19 ??				     % 1
IPC_MAILBOX:48094F1A ??				     % 1
IPC_MAILBOX:48094F1B ??				     % 1
IPC_MAILBOX:48094F1C ??				     % 1
IPC_MAILBOX:48094F1D ??				     % 1
IPC_MAILBOX:48094F1E ??				     % 1
IPC_MAILBOX:48094F1F ??				     % 1
IPC_MAILBOX:48094F20 ??				     % 1
IPC_MAILBOX:48094F21 ??				     % 1
IPC_MAILBOX:48094F22 ??				     % 1
IPC_MAILBOX:48094F23 ??				     % 1
IPC_MAILBOX:48094F24 ??				     % 1
IPC_MAILBOX:48094F25 ??				     % 1
IPC_MAILBOX:48094F26 ??				     % 1
IPC_MAILBOX:48094F27 ??				     % 1
IPC_MAILBOX:48094F28 ??				     % 1
IPC_MAILBOX:48094F29 ??				     % 1
IPC_MAILBOX:48094F2A ??				     % 1
IPC_MAILBOX:48094F2B ??				     % 1
IPC_MAILBOX:48094F2C ??				     % 1
IPC_MAILBOX:48094F2D ??				     % 1
IPC_MAILBOX:48094F2E ??				     % 1
IPC_MAILBOX:48094F2F ??				     % 1
IPC_MAILBOX:48094F30 ??				     % 1
IPC_MAILBOX:48094F31 ??				     % 1
IPC_MAILBOX:48094F32 ??				     % 1
IPC_MAILBOX:48094F33 ??				     % 1
IPC_MAILBOX:48094F34 ??				     % 1
IPC_MAILBOX:48094F35 ??				     % 1
IPC_MAILBOX:48094F36 ??				     % 1
IPC_MAILBOX:48094F37 ??				     % 1
IPC_MAILBOX:48094F38 ??				     % 1
IPC_MAILBOX:48094F39 ??				     % 1
IPC_MAILBOX:48094F3A ??				     % 1
IPC_MAILBOX:48094F3B ??				     % 1
IPC_MAILBOX:48094F3C ??				     % 1
IPC_MAILBOX:48094F3D ??				     % 1
IPC_MAILBOX:48094F3E ??				     % 1
IPC_MAILBOX:48094F3F ??				     % 1
IPC_MAILBOX:48094F40 ??				     % 1
IPC_MAILBOX:48094F41 ??				     % 1
IPC_MAILBOX:48094F42 ??				     % 1
IPC_MAILBOX:48094F43 ??				     % 1
IPC_MAILBOX:48094F44 ??				     % 1
IPC_MAILBOX:48094F45 ??				     % 1
IPC_MAILBOX:48094F46 ??				     % 1
IPC_MAILBOX:48094F47 ??				     % 1
IPC_MAILBOX:48094F48 ??				     % 1
IPC_MAILBOX:48094F49 ??				     % 1
IPC_MAILBOX:48094F4A ??				     % 1
IPC_MAILBOX:48094F4B ??				     % 1
IPC_MAILBOX:48094F4C ??				     % 1
IPC_MAILBOX:48094F4D ??				     % 1
IPC_MAILBOX:48094F4E ??				     % 1
IPC_MAILBOX:48094F4F ??				     % 1
IPC_MAILBOX:48094F50 ??				     % 1
IPC_MAILBOX:48094F51 ??				     % 1
IPC_MAILBOX:48094F52 ??				     % 1
IPC_MAILBOX:48094F53 ??				     % 1
IPC_MAILBOX:48094F54 ??				     % 1
IPC_MAILBOX:48094F55 ??				     % 1
IPC_MAILBOX:48094F56 ??				     % 1
IPC_MAILBOX:48094F57 ??				     % 1
IPC_MAILBOX:48094F58 ??				     % 1
IPC_MAILBOX:48094F59 ??				     % 1
IPC_MAILBOX:48094F5A ??				     % 1
IPC_MAILBOX:48094F5B ??				     % 1
IPC_MAILBOX:48094F5C ??				     % 1
IPC_MAILBOX:48094F5D ??				     % 1
IPC_MAILBOX:48094F5E ??				     % 1
IPC_MAILBOX:48094F5F ??				     % 1
IPC_MAILBOX:48094F60 ??				     % 1
IPC_MAILBOX:48094F61 ??				     % 1
IPC_MAILBOX:48094F62 ??				     % 1
IPC_MAILBOX:48094F63 ??				     % 1
IPC_MAILBOX:48094F64 ??				     % 1
IPC_MAILBOX:48094F65 ??				     % 1
IPC_MAILBOX:48094F66 ??				     % 1
IPC_MAILBOX:48094F67 ??				     % 1
IPC_MAILBOX:48094F68 ??				     % 1
IPC_MAILBOX:48094F69 ??				     % 1
IPC_MAILBOX:48094F6A ??				     % 1
IPC_MAILBOX:48094F6B ??				     % 1
IPC_MAILBOX:48094F6C ??				     % 1
IPC_MAILBOX:48094F6D ??				     % 1
IPC_MAILBOX:48094F6E ??				     % 1
IPC_MAILBOX:48094F6F ??				     % 1
IPC_MAILBOX:48094F70 ??				     % 1
IPC_MAILBOX:48094F71 ??				     % 1
IPC_MAILBOX:48094F72 ??				     % 1
IPC_MAILBOX:48094F73 ??				     % 1
IPC_MAILBOX:48094F74 ??				     % 1
IPC_MAILBOX:48094F75 ??				     % 1
IPC_MAILBOX:48094F76 ??				     % 1
IPC_MAILBOX:48094F77 ??				     % 1
IPC_MAILBOX:48094F78 ??				     % 1
IPC_MAILBOX:48094F79 ??				     % 1
IPC_MAILBOX:48094F7A ??				     % 1
IPC_MAILBOX:48094F7B ??				     % 1
IPC_MAILBOX:48094F7C ??				     % 1
IPC_MAILBOX:48094F7D ??				     % 1
IPC_MAILBOX:48094F7E ??				     % 1
IPC_MAILBOX:48094F7F ??				     % 1
IPC_MAILBOX:48094F80 ??				     % 1
IPC_MAILBOX:48094F81 ??				     % 1
IPC_MAILBOX:48094F82 ??				     % 1
IPC_MAILBOX:48094F83 ??				     % 1
IPC_MAILBOX:48094F84 ??				     % 1
IPC_MAILBOX:48094F85 ??				     % 1
IPC_MAILBOX:48094F86 ??				     % 1
IPC_MAILBOX:48094F87 ??				     % 1
IPC_MAILBOX:48094F88 ??				     % 1
IPC_MAILBOX:48094F89 ??				     % 1
IPC_MAILBOX:48094F8A ??				     % 1
IPC_MAILBOX:48094F8B ??				     % 1
IPC_MAILBOX:48094F8C ??				     % 1
IPC_MAILBOX:48094F8D ??				     % 1
IPC_MAILBOX:48094F8E ??				     % 1
IPC_MAILBOX:48094F8F ??				     % 1
IPC_MAILBOX:48094F90 ??				     % 1
IPC_MAILBOX:48094F91 ??				     % 1
IPC_MAILBOX:48094F92 ??				     % 1
IPC_MAILBOX:48094F93 ??				     % 1
IPC_MAILBOX:48094F94 ??				     % 1
IPC_MAILBOX:48094F95 ??				     % 1
IPC_MAILBOX:48094F96 ??				     % 1
IPC_MAILBOX:48094F97 ??				     % 1
IPC_MAILBOX:48094F98 ??				     % 1
IPC_MAILBOX:48094F99 ??				     % 1
IPC_MAILBOX:48094F9A ??				     % 1
IPC_MAILBOX:48094F9B ??				     % 1
IPC_MAILBOX:48094F9C ??				     % 1
IPC_MAILBOX:48094F9D ??				     % 1
IPC_MAILBOX:48094F9E ??				     % 1
IPC_MAILBOX:48094F9F ??				     % 1
IPC_MAILBOX:48094FA0 ??				     % 1
IPC_MAILBOX:48094FA1 ??				     % 1
IPC_MAILBOX:48094FA2 ??				     % 1
IPC_MAILBOX:48094FA3 ??				     % 1
IPC_MAILBOX:48094FA4 ??				     % 1
IPC_MAILBOX:48094FA5 ??				     % 1
IPC_MAILBOX:48094FA6 ??				     % 1
IPC_MAILBOX:48094FA7 ??				     % 1
IPC_MAILBOX:48094FA8 ??				     % 1
IPC_MAILBOX:48094FA9 ??				     % 1
IPC_MAILBOX:48094FAA ??				     % 1
IPC_MAILBOX:48094FAB ??				     % 1
IPC_MAILBOX:48094FAC ??				     % 1
IPC_MAILBOX:48094FAD ??				     % 1
IPC_MAILBOX:48094FAE ??				     % 1
IPC_MAILBOX:48094FAF ??				     % 1
IPC_MAILBOX:48094FB0 ??				     % 1
IPC_MAILBOX:48094FB1 ??				     % 1
IPC_MAILBOX:48094FB2 ??				     % 1
IPC_MAILBOX:48094FB3 ??				     % 1
IPC_MAILBOX:48094FB4 ??				     % 1
IPC_MAILBOX:48094FB5 ??				     % 1
IPC_MAILBOX:48094FB6 ??				     % 1
IPC_MAILBOX:48094FB7 ??				     % 1
IPC_MAILBOX:48094FB8 ??				     % 1
IPC_MAILBOX:48094FB9 ??				     % 1
IPC_MAILBOX:48094FBA ??				     % 1
IPC_MAILBOX:48094FBB ??				     % 1
IPC_MAILBOX:48094FBC ??				     % 1
IPC_MAILBOX:48094FBD ??				     % 1
IPC_MAILBOX:48094FBE ??				     % 1
IPC_MAILBOX:48094FBF ??				     % 1
IPC_MAILBOX:48094FC0 ??				     % 1
IPC_MAILBOX:48094FC1 ??				     % 1
IPC_MAILBOX:48094FC2 ??				     % 1
IPC_MAILBOX:48094FC3 ??				     % 1
IPC_MAILBOX:48094FC4 ??				     % 1
IPC_MAILBOX:48094FC5 ??				     % 1
IPC_MAILBOX:48094FC6 ??				     % 1
IPC_MAILBOX:48094FC7 ??				     % 1
IPC_MAILBOX:48094FC8 ??				     % 1
IPC_MAILBOX:48094FC9 ??				     % 1
IPC_MAILBOX:48094FCA ??				     % 1
IPC_MAILBOX:48094FCB ??				     % 1
IPC_MAILBOX:48094FCC ??				     % 1
IPC_MAILBOX:48094FCD ??				     % 1
IPC_MAILBOX:48094FCE ??				     % 1
IPC_MAILBOX:48094FCF ??				     % 1
IPC_MAILBOX:48094FD0 ??				     % 1
IPC_MAILBOX:48094FD1 ??				     % 1
IPC_MAILBOX:48094FD2 ??				     % 1
IPC_MAILBOX:48094FD3 ??				     % 1
IPC_MAILBOX:48094FD4 ??				     % 1
IPC_MAILBOX:48094FD5 ??				     % 1
IPC_MAILBOX:48094FD6 ??				     % 1
IPC_MAILBOX:48094FD7 ??				     % 1
IPC_MAILBOX:48094FD8 ??				     % 1
IPC_MAILBOX:48094FD9 ??				     % 1
IPC_MAILBOX:48094FDA ??				     % 1
IPC_MAILBOX:48094FDB ??				     % 1
IPC_MAILBOX:48094FDC ??				     % 1
IPC_MAILBOX:48094FDD ??				     % 1
IPC_MAILBOX:48094FDE ??				     % 1
IPC_MAILBOX:48094FDF ??				     % 1
IPC_MAILBOX:48094FE0 ??				     % 1
IPC_MAILBOX:48094FE1 ??				     % 1
IPC_MAILBOX:48094FE2 ??				     % 1
IPC_MAILBOX:48094FE3 ??				     % 1
IPC_MAILBOX:48094FE4 ??				     % 1
IPC_MAILBOX:48094FE5 ??				     % 1
IPC_MAILBOX:48094FE6 ??				     % 1
IPC_MAILBOX:48094FE7 ??				     % 1
IPC_MAILBOX:48094FE8 ??				     % 1
IPC_MAILBOX:48094FE9 ??				     % 1
IPC_MAILBOX:48094FEA ??				     % 1
IPC_MAILBOX:48094FEB ??				     % 1
IPC_MAILBOX:48094FEC ??				     % 1
IPC_MAILBOX:48094FED ??				     % 1
IPC_MAILBOX:48094FEE ??				     % 1
IPC_MAILBOX:48094FEF ??				     % 1
IPC_MAILBOX:48094FF0 ??				     % 1
IPC_MAILBOX:48094FF1 ??				     % 1
IPC_MAILBOX:48094FF2 ??				     % 1
IPC_MAILBOX:48094FF3 ??				     % 1
IPC_MAILBOX:48094FF4 ??				     % 1
IPC_MAILBOX:48094FF5 ??				     % 1
IPC_MAILBOX:48094FF6 ??				     % 1
IPC_MAILBOX:48094FF7 ??				     % 1
IPC_MAILBOX:48094FF8 ??				     % 1
IPC_MAILBOX:48094FF9 ??				     % 1
IPC_MAILBOX:48094FFA ??				     % 1
IPC_MAILBOX:48094FFB ??				     % 1
IPC_MAILBOX:48094FFC ??				     % 1
IPC_MAILBOX:48094FFD ??				     % 1
IPC_MAILBOX:48094FFE ??				     % 1
IPC_MAILBOX:48094FFE		     ; IPC_MAILBOX   ends
IPC_MAILBOX:48094FFE
MMU_CAM:480BD400		 ; ===========================================================================
MMU_CAM:480BD400
MMU_CAM:480BD400		 ; Segment type: Regular
MMU_CAM:480BD400				 AREA MMU_CAM, DATA, ABS
MMU_CAM:480BD400				 ORG 0x480BD400
MMU_CAM:480BD400 ??		 OMAP3430_reg_CAM_MMU_REVISION % 1				       ; This register contains	the IP revision	code
MMU_CAM:480BD401 ??				 % 1
MMU_CAM:480BD402 ??				 % 1
MMU_CAM:480BD403 ??				 % 1
MMU_CAM:480BD404 ??				 % 1
MMU_CAM:480BD405 ??				 % 1
MMU_CAM:480BD406 ??				 % 1
MMU_CAM:480BD407 ??				 % 1
MMU_CAM:480BD408 ??				 % 1
MMU_CAM:480BD409 ??				 % 1
MMU_CAM:480BD40A ??				 % 1
MMU_CAM:480BD40B ??				 % 1
MMU_CAM:480BD40C ??				 % 1
MMU_CAM:480BD40D ??				 % 1
MMU_CAM:480BD40E ??				 % 1
MMU_CAM:480BD40F ??				 % 1
MMU_CAM:480BD410 ??		 OMAP3430_reg_CAM_MMU_SYSCONFIG	% 1				       ; This register contains	the various parameters of the interconnect interface
MMU_CAM:480BD411 ??				 % 1
MMU_CAM:480BD412 ??				 % 1
MMU_CAM:480BD413 ??				 % 1
MMU_CAM:480BD414 ??		 OMAP3430_reg_CAM_MMU_SYSSTATUS	% 1				       ; This register provides	status information about the module, excluding the interrupt status information
MMU_CAM:480BD415 ??				 % 1
MMU_CAM:480BD416 ??				 % 1
MMU_CAM:480BD417 ??				 % 1
MMU_CAM:480BD418 ??		 OMAP3430_reg_CAM_MMU_IRQSTATUS	% 1				       ; This interrupt	status register	regroups all the status	of the module internal events that can generate	an interrupt
MMU_CAM:480BD419 ??				 % 1
MMU_CAM:480BD41A ??				 % 1
MMU_CAM:480BD41B ??				 % 1
MMU_CAM:480BD41C ??		 OMAP3430_reg_CAM_MMU_IRQENABLE	% 1				       ; The interrupt enable register allows the module's internal sources of interrupt to be masked and unmasked on an event-by-event	basis
MMU_CAM:480BD41D ??				 % 1
MMU_CAM:480BD41E ??				 % 1
MMU_CAM:480BD41F ??				 % 1
MMU_CAM:480BD420 ??				 % 1
MMU_CAM:480BD421 ??				 % 1
MMU_CAM:480BD422 ??				 % 1
MMU_CAM:480BD423 ??				 % 1
MMU_CAM:480BD424 ??				 % 1
MMU_CAM:480BD425 ??				 % 1
MMU_CAM:480BD426 ??				 % 1
MMU_CAM:480BD427 ??				 % 1
MMU_CAM:480BD428 ??				 % 1
MMU_CAM:480BD429 ??				 % 1
MMU_CAM:480BD42A ??				 % 1
MMU_CAM:480BD42B ??				 % 1
MMU_CAM:480BD42C ??				 % 1
MMU_CAM:480BD42D ??				 % 1
MMU_CAM:480BD42E ??				 % 1
MMU_CAM:480BD42F ??				 % 1
MMU_CAM:480BD430 ??				 % 1
MMU_CAM:480BD431 ??				 % 1
MMU_CAM:480BD432 ??				 % 1
MMU_CAM:480BD433 ??				 % 1
MMU_CAM:480BD434 ??				 % 1
MMU_CAM:480BD435 ??				 % 1
MMU_CAM:480BD436 ??				 % 1
MMU_CAM:480BD437 ??				 % 1
MMU_CAM:480BD438 ??				 % 1
MMU_CAM:480BD439 ??				 % 1
MMU_CAM:480BD43A ??				 % 1
MMU_CAM:480BD43B ??				 % 1
MMU_CAM:480BD43C ??				 % 1
MMU_CAM:480BD43D ??				 % 1
MMU_CAM:480BD43E ??				 % 1
MMU_CAM:480BD43F ??				 % 1
MMU_CAM:480BD440 ??		 OMAP3430_reg_CAM_MMU_WALKING_ST % 1				       ; This register provides	status information about the table walking logic
MMU_CAM:480BD441 ??				 % 1
MMU_CAM:480BD442 ??				 % 1
MMU_CAM:480BD443 ??				 % 1
MMU_CAM:480BD444 ??		 OMAP3430_reg_CAM_MMU_CNTL % 1					       ; This register programs	the MMU	features
MMU_CAM:480BD445 ??				 % 1
MMU_CAM:480BD446 ??				 % 1
MMU_CAM:480BD447 ??				 % 1
MMU_CAM:480BD448 ??		 OMAP3430_reg_CAM_MMU_FAULT_AD % 1				       ; This register contains	the virtual address that generated the interrupt
MMU_CAM:480BD449 ??				 % 1
MMU_CAM:480BD44A ??				 % 1
MMU_CAM:480BD44B ??				 % 1
MMU_CAM:480BD44C ??		 OMAP3430_reg_CAM_MMU_TTB % 1					       ; This register contains	the resolution table base address
MMU_CAM:480BD44D ??				 % 1
MMU_CAM:480BD44E ??				 % 1
MMU_CAM:480BD44F ??				 % 1
MMU_CAM:480BD450 ??		 OMAP3430_reg_CAM_MMU_LOCK % 1					       ; This register locks some of the TLB entries or	specifies the TLB entry	to be read
MMU_CAM:480BD451 ??				 % 1
MMU_CAM:480BD452 ??				 % 1
MMU_CAM:480BD453 ??				 % 1
MMU_CAM:480BD454 ??		 OMAP3430_reg_CAM_MMU_LD_TLB % 1				       ; This register loads a TLB entry (CAM+RAM)
MMU_CAM:480BD455 ??				 % 1
MMU_CAM:480BD456 ??				 % 1
MMU_CAM:480BD457 ??				 % 1
MMU_CAM:480BD458 ??		 OMAP3430_reg_CAM_MMU_CAM % 1					       ; This register holds a CAM entry
MMU_CAM:480BD459 ??				 % 1
MMU_CAM:480BD45A ??				 % 1
MMU_CAM:480BD45B ??				 % 1
MMU_CAM:480BD45C ??		 OMAP3430_reg_CAM_MMU_RAM % 1					       ; This register holds a RAM entry
MMU_CAM:480BD45D ??				 % 1
MMU_CAM:480BD45E ??				 % 1
MMU_CAM:480BD45F ??				 % 1
MMU_CAM:480BD460 ??		 OMAP3430_reg_CAM_MMU_GFLUSH % 1				       ; This register flushes all the non-protected TLB entries
MMU_CAM:480BD461 ??				 % 1
MMU_CAM:480BD462 ??				 % 1
MMU_CAM:480BD463 ??				 % 1
MMU_CAM:480BD464 ??		 OMAP3430_reg_CAM_MMU_FLUSH_ENTRY % 1				       ; This register flushes the entry pointed to by the CAM virtual address
MMU_CAM:480BD465 ??				 % 1
MMU_CAM:480BD466 ??				 % 1
MMU_CAM:480BD467 ??				 % 1
MMU_CAM:480BD468 ??		 OMAP3430_reg_CAM_MMU_READ_CAM % 1				       ; This register reads CAM data from a CAM entry
MMU_CAM:480BD469 ??				 % 1
MMU_CAM:480BD46A ??				 % 1
MMU_CAM:480BD46B ??				 % 1
MMU_CAM:480BD46C ??		 OMAP3430_reg_CAM_MMU_READ_RAM % 1				       ; This register reads RAM data from a RAM entry
MMU_CAM:480BD46D ??				 % 1
MMU_CAM:480BD46E ??				 % 1
MMU_CAM:480BD46F ??				 % 1
MMU_CAM:480BD470 ??		 OMAP3430_reg_CAM_MMU_EMU_FAULT_AD % 1				       ; This register contains	the last virtual address of a fault caused by the debugger
MMU_CAM:480BD471 ??				 % 1
MMU_CAM:480BD472 ??				 % 1
MMU_CAM:480BD473 ??				 % 1
MMU_CAM:480BD474 ??				 % 1
MMU_CAM:480BD475 ??				 % 1
MMU_CAM:480BD476 ??				 % 1
MMU_CAM:480BD477 ??				 % 1
MMU_CAM:480BD478 ??				 % 1
MMU_CAM:480BD479 ??				 % 1
MMU_CAM:480BD47A ??				 % 1
MMU_CAM:480BD47B ??				 % 1
MMU_CAM:480BD47C ??				 % 1
MMU_CAM:480BD47D ??				 % 1
MMU_CAM:480BD47E ??				 % 1
MMU_CAM:480BD47F ??				 % 1
MMU_CAM:480BD480 ??				 % 1
MMU_CAM:480BD481 ??				 % 1
MMU_CAM:480BD482 ??				 % 1
MMU_CAM:480BD483 ??				 % 1
MMU_CAM:480BD484 ??				 % 1
MMU_CAM:480BD485 ??				 % 1
MMU_CAM:480BD486 ??				 % 1
MMU_CAM:480BD487 ??				 % 1
MMU_CAM:480BD488 ??				 % 1
MMU_CAM:480BD489 ??				 % 1
MMU_CAM:480BD48A ??				 % 1
MMU_CAM:480BD48B ??				 % 1
MMU_CAM:480BD48C ??				 % 1
MMU_CAM:480BD48D ??				 % 1
MMU_CAM:480BD48E ??				 % 1
MMU_CAM:480BD48F ??				 % 1
MMU_CAM:480BD490 ??				 % 1
MMU_CAM:480BD491 ??				 % 1
MMU_CAM:480BD492 ??				 % 1
MMU_CAM:480BD493 ??				 % 1
MMU_CAM:480BD494 ??				 % 1
MMU_CAM:480BD495 ??				 % 1
MMU_CAM:480BD496 ??				 % 1
MMU_CAM:480BD497 ??				 % 1
MMU_CAM:480BD498 ??				 % 1
MMU_CAM:480BD499 ??				 % 1
MMU_CAM:480BD49A ??				 % 1
MMU_CAM:480BD49B ??				 % 1
MMU_CAM:480BD49C ??				 % 1
MMU_CAM:480BD49D ??				 % 1
MMU_CAM:480BD49E ??				 % 1
MMU_CAM:480BD49F ??				 % 1
MMU_CAM:480BD4A0 ??				 % 1
MMU_CAM:480BD4A1 ??				 % 1
MMU_CAM:480BD4A2 ??				 % 1
MMU_CAM:480BD4A3 ??				 % 1
MMU_CAM:480BD4A4 ??				 % 1
MMU_CAM:480BD4A5 ??				 % 1
MMU_CAM:480BD4A6 ??				 % 1
MMU_CAM:480BD4A7 ??				 % 1
MMU_CAM:480BD4A8 ??				 % 1
MMU_CAM:480BD4A9 ??				 % 1
MMU_CAM:480BD4AA ??				 % 1
MMU_CAM:480BD4AB ??				 % 1
MMU_CAM:480BD4AC ??				 % 1
MMU_CAM:480BD4AD ??				 % 1
MMU_CAM:480BD4AE ??				 % 1
MMU_CAM:480BD4AF ??				 % 1
MMU_CAM:480BD4B0 ??				 % 1
MMU_CAM:480BD4B1 ??				 % 1
MMU_CAM:480BD4B2 ??				 % 1
MMU_CAM:480BD4B3 ??				 % 1
MMU_CAM:480BD4B4 ??				 % 1
MMU_CAM:480BD4B5 ??				 % 1
MMU_CAM:480BD4B6 ??				 % 1
MMU_CAM:480BD4B7 ??				 % 1
MMU_CAM:480BD4B8 ??				 % 1
MMU_CAM:480BD4B9 ??				 % 1
MMU_CAM:480BD4BA ??				 % 1
MMU_CAM:480BD4BB ??				 % 1
MMU_CAM:480BD4BC ??				 % 1
MMU_CAM:480BD4BD ??				 % 1
MMU_CAM:480BD4BE ??				 % 1
MMU_CAM:480BD4BF ??				 % 1
MMU_CAM:480BD4C0 ??				 % 1
MMU_CAM:480BD4C1 ??				 % 1
MMU_CAM:480BD4C2 ??				 % 1
MMU_CAM:480BD4C3 ??				 % 1
MMU_CAM:480BD4C4 ??				 % 1
MMU_CAM:480BD4C5 ??				 % 1
MMU_CAM:480BD4C6 ??				 % 1
MMU_CAM:480BD4C7 ??				 % 1
MMU_CAM:480BD4C8 ??				 % 1
MMU_CAM:480BD4C9 ??				 % 1
MMU_CAM:480BD4CA ??				 % 1
MMU_CAM:480BD4CB ??				 % 1
MMU_CAM:480BD4CC ??				 % 1
MMU_CAM:480BD4CD ??				 % 1
MMU_CAM:480BD4CE ??				 % 1
MMU_CAM:480BD4CF ??				 % 1
MMU_CAM:480BD4D0 ??				 % 1
MMU_CAM:480BD4D1 ??				 % 1
MMU_CAM:480BD4D2 ??				 % 1
MMU_CAM:480BD4D3 ??				 % 1
MMU_CAM:480BD4D4 ??				 % 1
MMU_CAM:480BD4D5 ??				 % 1
MMU_CAM:480BD4D6 ??				 % 1
MMU_CAM:480BD4D7 ??				 % 1
MMU_CAM:480BD4D8 ??				 % 1
MMU_CAM:480BD4D9 ??				 % 1
MMU_CAM:480BD4DA ??				 % 1
MMU_CAM:480BD4DB ??				 % 1
MMU_CAM:480BD4DC ??				 % 1
MMU_CAM:480BD4DD ??				 % 1
MMU_CAM:480BD4DE ??				 % 1
MMU_CAM:480BD4DF ??				 % 1
MMU_CAM:480BD4E0 ??				 % 1
MMU_CAM:480BD4E1 ??				 % 1
MMU_CAM:480BD4E2 ??				 % 1
MMU_CAM:480BD4E3 ??				 % 1
MMU_CAM:480BD4E4 ??				 % 1
MMU_CAM:480BD4E5 ??				 % 1
MMU_CAM:480BD4E6 ??				 % 1
MMU_CAM:480BD4E7 ??				 % 1
MMU_CAM:480BD4E8 ??				 % 1
MMU_CAM:480BD4E9 ??				 % 1
MMU_CAM:480BD4EA ??				 % 1
MMU_CAM:480BD4EB ??				 % 1
MMU_CAM:480BD4EC ??				 % 1
MMU_CAM:480BD4ED ??				 % 1
MMU_CAM:480BD4EE ??				 % 1
MMU_CAM:480BD4EF ??				 % 1
MMU_CAM:480BD4F0 ??				 % 1
MMU_CAM:480BD4F1 ??				 % 1
MMU_CAM:480BD4F2 ??				 % 1
MMU_CAM:480BD4F3 ??				 % 1
MMU_CAM:480BD4F4 ??				 % 1
MMU_CAM:480BD4F5 ??				 % 1
MMU_CAM:480BD4F6 ??				 % 1
MMU_CAM:480BD4F7 ??				 % 1
MMU_CAM:480BD4F8 ??				 % 1
MMU_CAM:480BD4F9 ??				 % 1
MMU_CAM:480BD4FA ??				 % 1
MMU_CAM:480BD4FB ??				 % 1
MMU_CAM:480BD4FC ??				 % 1
MMU_CAM:480BD4FD ??				 % 1
MMU_CAM:480BD4FE ??				 % 1
MMU_CAM:480BD4FE		 ; MMU_CAM	 ends
MMU_CAM:480BD4FE
MODEM_INTC:480C7000		    ; ===========================================================================
MODEM_INTC:480C7000
MODEM_INTC:480C7000		    ; Segment type: Regular
MODEM_INTC:480C7000				    AREA MODEM_INTC, DATA, ABS
MODEM_INTC:480C7000				    ORG	0x480C7000
MODEM_INTC:480C7000 ??				    % 1
MODEM_INTC:480C7001 ??				    % 1
MODEM_INTC:480C7002 ??				    % 1
MODEM_INTC:480C7003 ??				    % 1
MODEM_INTC:480C7004 ??				    % 1
MODEM_INTC:480C7005 ??				    % 1
MODEM_INTC:480C7006 ??				    % 1
MODEM_INTC:480C7007 ??				    % 1
MODEM_INTC:480C7008 ??				    % 1
MODEM_INTC:480C7009 ??				    % 1
MODEM_INTC:480C700A ??				    % 1
MODEM_INTC:480C700B ??				    % 1
MODEM_INTC:480C700C ??				    % 1
MODEM_INTC:480C700D ??				    % 1
MODEM_INTC:480C700E ??				    % 1
MODEM_INTC:480C700F ??				    % 1
MODEM_INTC:480C7010 ??		    OMAP3430_reg_INTC_SYSCONFIG	% 1					  ; This register controls various parameters of the module interface
MODEM_INTC:480C7011 ??				    % 1
MODEM_INTC:480C7012 ??				    % 1
MODEM_INTC:480C7013 ??				    % 1
MODEM_INTC:480C7014 ??				    % 1
MODEM_INTC:480C7015 ??				    % 1
MODEM_INTC:480C7016 ??				    % 1
MODEM_INTC:480C7017 ??				    % 1
MODEM_INTC:480C7018 ??				    % 1
MODEM_INTC:480C7019 ??				    % 1
MODEM_INTC:480C701A ??				    % 1
MODEM_INTC:480C701B ??				    % 1
MODEM_INTC:480C701C ??				    % 1
MODEM_INTC:480C701D ??				    % 1
MODEM_INTC:480C701E ??				    % 1
MODEM_INTC:480C701F ??				    % 1
MODEM_INTC:480C7020 ??				    % 1
MODEM_INTC:480C7021 ??				    % 1
MODEM_INTC:480C7022 ??				    % 1
MODEM_INTC:480C7023 ??				    % 1
MODEM_INTC:480C7024 ??				    % 1
MODEM_INTC:480C7025 ??				    % 1
MODEM_INTC:480C7026 ??				    % 1
MODEM_INTC:480C7027 ??				    % 1
MODEM_INTC:480C7028 ??				    % 1
MODEM_INTC:480C7029 ??				    % 1
MODEM_INTC:480C702A ??				    % 1
MODEM_INTC:480C702B ??				    % 1
MODEM_INTC:480C702C ??				    % 1
MODEM_INTC:480C702D ??				    % 1
MODEM_INTC:480C702E ??				    % 1
MODEM_INTC:480C702F ??				    % 1
MODEM_INTC:480C7030 ??				    % 1
MODEM_INTC:480C7031 ??				    % 1
MODEM_INTC:480C7032 ??				    % 1
MODEM_INTC:480C7033 ??				    % 1
MODEM_INTC:480C7034 ??				    % 1
MODEM_INTC:480C7035 ??				    % 1
MODEM_INTC:480C7036 ??				    % 1
MODEM_INTC:480C7037 ??				    % 1
MODEM_INTC:480C7038 ??				    % 1
MODEM_INTC:480C7039 ??				    % 1
MODEM_INTC:480C703A ??				    % 1
MODEM_INTC:480C703B ??				    % 1
MODEM_INTC:480C703C ??				    % 1
MODEM_INTC:480C703D ??				    % 1
MODEM_INTC:480C703E ??				    % 1
MODEM_INTC:480C703F ??				    % 1
MODEM_INTC:480C7040 ??				    % 1
MODEM_INTC:480C7041 ??				    % 1
MODEM_INTC:480C7042 ??				    % 1
MODEM_INTC:480C7043 ??				    % 1
MODEM_INTC:480C7044 ??				    % 1
MODEM_INTC:480C7045 ??				    % 1
MODEM_INTC:480C7046 ??				    % 1
MODEM_INTC:480C7047 ??				    % 1
MODEM_INTC:480C7048 ??				    % 1
MODEM_INTC:480C7049 ??				    % 1
MODEM_INTC:480C704A ??				    % 1
MODEM_INTC:480C704B ??				    % 1
MODEM_INTC:480C704C ??				    % 1
MODEM_INTC:480C704D ??				    % 1
MODEM_INTC:480C704E ??				    % 1
MODEM_INTC:480C704F ??				    % 1
MODEM_INTC:480C7050 ??		    OMAP3430_reg_INTC_IDLE % 1						  ; This register controls the functional clock	auto-idle and the synchronizer clock auto-gating
MODEM_INTC:480C7051 ??				    % 1
MODEM_INTC:480C7052 ??				    % 1
MODEM_INTC:480C7053 ??				    % 1
MODEM_INTC:480C7054 ??				    % 1
MODEM_INTC:480C7055 ??				    % 1
MODEM_INTC:480C7056 ??				    % 1
MODEM_INTC:480C7057 ??				    % 1
MODEM_INTC:480C7058 ??				    % 1
MODEM_INTC:480C7059 ??				    % 1
MODEM_INTC:480C705A ??				    % 1
MODEM_INTC:480C705B ??				    % 1
MODEM_INTC:480C705C ??				    % 1
MODEM_INTC:480C705D ??				    % 1
MODEM_INTC:480C705E ??				    % 1
MODEM_INTC:480C705F ??				    % 1
MODEM_INTC:480C7060 ??				    % 1
MODEM_INTC:480C7061 ??				    % 1
MODEM_INTC:480C7062 ??				    % 1
MODEM_INTC:480C7063 ??				    % 1
MODEM_INTC:480C7064 ??				    % 1
MODEM_INTC:480C7065 ??				    % 1
MODEM_INTC:480C7066 ??				    % 1
MODEM_INTC:480C7067 ??				    % 1
MODEM_INTC:480C7068 ??				    % 1
MODEM_INTC:480C7069 ??				    % 1
MODEM_INTC:480C706A ??				    % 1
MODEM_INTC:480C706B ??				    % 1
MODEM_INTC:480C706C ??				    % 1
MODEM_INTC:480C706D ??				    % 1
MODEM_INTC:480C706E ??				    % 1
MODEM_INTC:480C706F ??				    % 1
MODEM_INTC:480C7070 ??				    % 1
MODEM_INTC:480C7071 ??				    % 1
MODEM_INTC:480C7072 ??				    % 1
MODEM_INTC:480C7073 ??				    % 1
MODEM_INTC:480C7074 ??				    % 1
MODEM_INTC:480C7075 ??				    % 1
MODEM_INTC:480C7076 ??				    % 1
MODEM_INTC:480C7077 ??				    % 1
MODEM_INTC:480C7078 ??				    % 1
MODEM_INTC:480C7079 ??				    % 1
MODEM_INTC:480C707A ??				    % 1
MODEM_INTC:480C707B ??				    % 1
MODEM_INTC:480C707C ??				    % 1
MODEM_INTC:480C707D ??				    % 1
MODEM_INTC:480C707E ??				    % 1
MODEM_INTC:480C707F ??				    % 1
MODEM_INTC:480C7080 ??				    % 1
MODEM_INTC:480C7081 ??				    % 1
MODEM_INTC:480C7082 ??				    % 1
MODEM_INTC:480C7083 ??				    % 1
MODEM_INTC:480C7084 ??				    % 1
MODEM_INTC:480C7085 ??				    % 1
MODEM_INTC:480C7086 ??				    % 1
MODEM_INTC:480C7087 ??				    % 1
MODEM_INTC:480C7088 ??				    % 1
MODEM_INTC:480C7089 ??				    % 1
MODEM_INTC:480C708A ??				    % 1
MODEM_INTC:480C708B ??				    % 1
MODEM_INTC:480C708C ??				    % 1
MODEM_INTC:480C708D ??				    % 1
MODEM_INTC:480C708E ??				    % 1
MODEM_INTC:480C708F ??				    % 1
MODEM_INTC:480C7090 ??				    % 1
MODEM_INTC:480C7091 ??				    % 1
MODEM_INTC:480C7092 ??				    % 1
MODEM_INTC:480C7093 ??				    % 1
MODEM_INTC:480C7094 ??				    % 1
MODEM_INTC:480C7095 ??				    % 1
MODEM_INTC:480C7096 ??				    % 1
MODEM_INTC:480C7097 ??				    % 1
MODEM_INTC:480C7098 ??				    % 1
MODEM_INTC:480C7099 ??				    % 1
MODEM_INTC:480C709A ??				    % 1
MODEM_INTC:480C709B ??				    % 1
MODEM_INTC:480C709C ??				    % 1
MODEM_INTC:480C709D ??				    % 1
MODEM_INTC:480C709E ??				    % 1
MODEM_INTC:480C709F ??				    % 1
MODEM_INTC:480C70A0 ??				    % 1
MODEM_INTC:480C70A1 ??				    % 1
MODEM_INTC:480C70A2 ??				    % 1
MODEM_INTC:480C70A3 ??				    % 1
MODEM_INTC:480C70A4 ??				    % 1
MODEM_INTC:480C70A5 ??				    % 1
MODEM_INTC:480C70A6 ??				    % 1
MODEM_INTC:480C70A7 ??				    % 1
MODEM_INTC:480C70A8 ??				    % 1
MODEM_INTC:480C70A9 ??				    % 1
MODEM_INTC:480C70AA ??				    % 1
MODEM_INTC:480C70AB ??				    % 1
MODEM_INTC:480C70AC ??				    % 1
MODEM_INTC:480C70AD ??				    % 1
MODEM_INTC:480C70AE ??				    % 1
MODEM_INTC:480C70AF ??				    % 1
MODEM_INTC:480C70B0 ??				    % 1
MODEM_INTC:480C70B1 ??				    % 1
MODEM_INTC:480C70B2 ??				    % 1
MODEM_INTC:480C70B3 ??				    % 1
MODEM_INTC:480C70B4 ??				    % 1
MODEM_INTC:480C70B5 ??				    % 1
MODEM_INTC:480C70B6 ??				    % 1
MODEM_INTC:480C70B7 ??				    % 1
MODEM_INTC:480C70B8 ??				    % 1
MODEM_INTC:480C70B9 ??				    % 1
MODEM_INTC:480C70BA ??				    % 1
MODEM_INTC:480C70BB ??				    % 1
MODEM_INTC:480C70BC ??				    % 1
MODEM_INTC:480C70BD ??				    % 1
MODEM_INTC:480C70BE ??				    % 1
MODEM_INTC:480C70BF ??				    % 1
MODEM_INTC:480C70C0 ??				    % 1
MODEM_INTC:480C70C1 ??				    % 1
MODEM_INTC:480C70C2 ??				    % 1
MODEM_INTC:480C70C3 ??				    % 1
MODEM_INTC:480C70C4 ??				    % 1
MODEM_INTC:480C70C5 ??				    % 1
MODEM_INTC:480C70C6 ??				    % 1
MODEM_INTC:480C70C7 ??				    % 1
MODEM_INTC:480C70C8 ??				    % 1
MODEM_INTC:480C70C9 ??				    % 1
MODEM_INTC:480C70CA ??				    % 1
MODEM_INTC:480C70CB ??				    % 1
MODEM_INTC:480C70CC ??				    % 1
MODEM_INTC:480C70CD ??				    % 1
MODEM_INTC:480C70CE ??				    % 1
MODEM_INTC:480C70CF ??				    % 1
MODEM_INTC:480C70D0 ??				    % 1
MODEM_INTC:480C70D1 ??				    % 1
MODEM_INTC:480C70D2 ??				    % 1
MODEM_INTC:480C70D3 ??				    % 1
MODEM_INTC:480C70D4 ??				    % 1
MODEM_INTC:480C70D5 ??				    % 1
MODEM_INTC:480C70D6 ??				    % 1
MODEM_INTC:480C70D7 ??				    % 1
MODEM_INTC:480C70D8 ??				    % 1
MODEM_INTC:480C70D9 ??				    % 1
MODEM_INTC:480C70DA ??				    % 1
MODEM_INTC:480C70DB ??				    % 1
MODEM_INTC:480C70DC ??				    % 1
MODEM_INTC:480C70DD ??				    % 1
MODEM_INTC:480C70DE ??				    % 1
MODEM_INTC:480C70DF ??				    % 1
MODEM_INTC:480C70E0 ??				    % 1
MODEM_INTC:480C70E1 ??				    % 1
MODEM_INTC:480C70E2 ??				    % 1
MODEM_INTC:480C70E3 ??				    % 1
MODEM_INTC:480C70E4 ??				    % 1
MODEM_INTC:480C70E5 ??				    % 1
MODEM_INTC:480C70E6 ??				    % 1
MODEM_INTC:480C70E7 ??				    % 1
MODEM_INTC:480C70E8 ??				    % 1
MODEM_INTC:480C70E9 ??				    % 1
MODEM_INTC:480C70EA ??				    % 1
MODEM_INTC:480C70EB ??				    % 1
MODEM_INTC:480C70EC ??				    % 1
MODEM_INTC:480C70ED ??				    % 1
MODEM_INTC:480C70EE ??				    % 1
MODEM_INTC:480C70EF ??				    % 1
MODEM_INTC:480C70F0 ??				    % 1
MODEM_INTC:480C70F1 ??				    % 1
MODEM_INTC:480C70F2 ??				    % 1
MODEM_INTC:480C70F3 ??				    % 1
MODEM_INTC:480C70F4 ??				    % 1
MODEM_INTC:480C70F5 ??				    % 1
MODEM_INTC:480C70F6 ??				    % 1
MODEM_INTC:480C70F7 ??				    % 1
MODEM_INTC:480C70F8 ??				    % 1
MODEM_INTC:480C70F9 ??				    % 1
MODEM_INTC:480C70FA ??				    % 1
MODEM_INTC:480C70FB ??				    % 1
MODEM_INTC:480C70FC ??				    % 1
MODEM_INTC:480C70FD ??				    % 1
MODEM_INTC:480C70FE ??				    % 1
MODEM_INTC:480C70FF ??				    % 1
MODEM_INTC:480C7100 ??				    % 1
MODEM_INTC:480C7101 ??				    % 1
MODEM_INTC:480C7102 ??				    % 1
MODEM_INTC:480C7103 ??				    % 1
MODEM_INTC:480C7104 ??				    % 1
MODEM_INTC:480C7105 ??				    % 1
MODEM_INTC:480C7106 ??				    % 1
MODEM_INTC:480C7107 ??				    % 1
MODEM_INTC:480C7108 ??				    % 1
MODEM_INTC:480C7109 ??				    % 1
MODEM_INTC:480C710A ??				    % 1
MODEM_INTC:480C710B ??				    % 1
MODEM_INTC:480C710C ??				    % 1
MODEM_INTC:480C710D ??				    % 1
MODEM_INTC:480C710E ??				    % 1
MODEM_INTC:480C710F ??				    % 1
MODEM_INTC:480C7110 ??				    % 1
MODEM_INTC:480C7111 ??				    % 1
MODEM_INTC:480C7112 ??				    % 1
MODEM_INTC:480C7113 ??				    % 1
MODEM_INTC:480C7114 ??				    % 1
MODEM_INTC:480C7115 ??				    % 1
MODEM_INTC:480C7116 ??				    % 1
MODEM_INTC:480C7117 ??				    % 1
MODEM_INTC:480C7118 ??				    % 1
MODEM_INTC:480C7119 ??				    % 1
MODEM_INTC:480C711A ??				    % 1
MODEM_INTC:480C711B ??				    % 1
MODEM_INTC:480C711C ??				    % 1
MODEM_INTC:480C711D ??				    % 1
MODEM_INTC:480C711E ??				    % 1
MODEM_INTC:480C711F ??				    % 1
MODEM_INTC:480C7120 ??				    % 1
MODEM_INTC:480C7121 ??				    % 1
MODEM_INTC:480C7122 ??				    % 1
MODEM_INTC:480C7123 ??				    % 1
MODEM_INTC:480C7124 ??				    % 1
MODEM_INTC:480C7125 ??				    % 1
MODEM_INTC:480C7126 ??				    % 1
MODEM_INTC:480C7127 ??				    % 1
MODEM_INTC:480C7128 ??				    % 1
MODEM_INTC:480C7129 ??				    % 1
MODEM_INTC:480C712A ??				    % 1
MODEM_INTC:480C712B ??				    % 1
MODEM_INTC:480C712C ??				    % 1
MODEM_INTC:480C712D ??				    % 1
MODEM_INTC:480C712E ??				    % 1
MODEM_INTC:480C712F ??				    % 1
MODEM_INTC:480C7130 ??				    % 1
MODEM_INTC:480C7131 ??				    % 1
MODEM_INTC:480C7132 ??				    % 1
MODEM_INTC:480C7133 ??				    % 1
MODEM_INTC:480C7134 ??				    % 1
MODEM_INTC:480C7135 ??				    % 1
MODEM_INTC:480C7136 ??				    % 1
MODEM_INTC:480C7137 ??				    % 1
MODEM_INTC:480C7138 ??				    % 1
MODEM_INTC:480C7139 ??				    % 1
MODEM_INTC:480C713A ??				    % 1
MODEM_INTC:480C713B ??				    % 1
MODEM_INTC:480C713C ??				    % 1
MODEM_INTC:480C713D ??				    % 1
MODEM_INTC:480C713E ??				    % 1
MODEM_INTC:480C713F ??				    % 1
MODEM_INTC:480C7140 ??				    % 1
MODEM_INTC:480C7141 ??				    % 1
MODEM_INTC:480C7142 ??				    % 1
MODEM_INTC:480C7143 ??				    % 1
MODEM_INTC:480C7144 ??				    % 1
MODEM_INTC:480C7145 ??				    % 1
MODEM_INTC:480C7146 ??				    % 1
MODEM_INTC:480C7147 ??				    % 1
MODEM_INTC:480C7148 ??				    % 1
MODEM_INTC:480C7149 ??				    % 1
MODEM_INTC:480C714A ??				    % 1
MODEM_INTC:480C714B ??				    % 1
MODEM_INTC:480C714C ??				    % 1
MODEM_INTC:480C714D ??				    % 1
MODEM_INTC:480C714E ??				    % 1
MODEM_INTC:480C714F ??				    % 1
MODEM_INTC:480C7150 ??				    % 1
MODEM_INTC:480C7151 ??				    % 1
MODEM_INTC:480C7152 ??				    % 1
MODEM_INTC:480C7153 ??				    % 1
MODEM_INTC:480C7154 ??				    % 1
MODEM_INTC:480C7155 ??				    % 1
MODEM_INTC:480C7156 ??				    % 1
MODEM_INTC:480C7157 ??				    % 1
MODEM_INTC:480C7158 ??				    % 1
MODEM_INTC:480C7159 ??				    % 1
MODEM_INTC:480C715A ??				    % 1
MODEM_INTC:480C715B ??				    % 1
MODEM_INTC:480C715C ??				    % 1
MODEM_INTC:480C715D ??				    % 1
MODEM_INTC:480C715E ??				    % 1
MODEM_INTC:480C715F ??				    % 1
MODEM_INTC:480C7160 ??				    % 1
MODEM_INTC:480C7161 ??				    % 1
MODEM_INTC:480C7162 ??				    % 1
MODEM_INTC:480C7163 ??				    % 1
MODEM_INTC:480C7164 ??				    % 1
MODEM_INTC:480C7165 ??				    % 1
MODEM_INTC:480C7166 ??				    % 1
MODEM_INTC:480C7167 ??				    % 1
MODEM_INTC:480C7168 ??				    % 1
MODEM_INTC:480C7169 ??				    % 1
MODEM_INTC:480C716A ??				    % 1
MODEM_INTC:480C716B ??				    % 1
MODEM_INTC:480C716C ??				    % 1
MODEM_INTC:480C716D ??				    % 1
MODEM_INTC:480C716E ??				    % 1
MODEM_INTC:480C716F ??				    % 1
MODEM_INTC:480C7170 ??				    % 1
MODEM_INTC:480C7171 ??				    % 1
MODEM_INTC:480C7172 ??				    % 1
MODEM_INTC:480C7173 ??				    % 1
MODEM_INTC:480C7174 ??				    % 1
MODEM_INTC:480C7175 ??				    % 1
MODEM_INTC:480C7176 ??				    % 1
MODEM_INTC:480C7177 ??				    % 1
MODEM_INTC:480C7178 ??				    % 1
MODEM_INTC:480C7179 ??				    % 1
MODEM_INTC:480C717A ??				    % 1
MODEM_INTC:480C717B ??				    % 1
MODEM_INTC:480C717C ??				    % 1
MODEM_INTC:480C717D ??				    % 1
MODEM_INTC:480C717E ??				    % 1
MODEM_INTC:480C717F ??				    % 1
MODEM_INTC:480C7180 ??				    % 1
MODEM_INTC:480C7181 ??				    % 1
MODEM_INTC:480C7182 ??				    % 1
MODEM_INTC:480C7183 ??				    % 1
MODEM_INTC:480C7184 ??				    % 1
MODEM_INTC:480C7185 ??				    % 1
MODEM_INTC:480C7186 ??				    % 1
MODEM_INTC:480C7187 ??				    % 1
MODEM_INTC:480C7188 ??				    % 1
MODEM_INTC:480C7189 ??				    % 1
MODEM_INTC:480C718A ??				    % 1
MODEM_INTC:480C718B ??				    % 1
MODEM_INTC:480C718C ??				    % 1
MODEM_INTC:480C718D ??				    % 1
MODEM_INTC:480C718E ??				    % 1
MODEM_INTC:480C718F ??				    % 1
MODEM_INTC:480C7190 ??				    % 1
MODEM_INTC:480C7191 ??				    % 1
MODEM_INTC:480C7192 ??				    % 1
MODEM_INTC:480C7193 ??				    % 1
MODEM_INTC:480C7194 ??				    % 1
MODEM_INTC:480C7195 ??				    % 1
MODEM_INTC:480C7196 ??				    % 1
MODEM_INTC:480C7197 ??				    % 1
MODEM_INTC:480C7198 ??				    % 1
MODEM_INTC:480C7199 ??				    % 1
MODEM_INTC:480C719A ??				    % 1
MODEM_INTC:480C719B ??				    % 1
MODEM_INTC:480C719C ??				    % 1
MODEM_INTC:480C719D ??				    % 1
MODEM_INTC:480C719E ??				    % 1
MODEM_INTC:480C719F ??				    % 1
MODEM_INTC:480C71A0 ??				    % 1
MODEM_INTC:480C71A1 ??				    % 1
MODEM_INTC:480C71A2 ??				    % 1
MODEM_INTC:480C71A3 ??				    % 1
MODEM_INTC:480C71A4 ??				    % 1
MODEM_INTC:480C71A5 ??				    % 1
MODEM_INTC:480C71A6 ??				    % 1
MODEM_INTC:480C71A7 ??				    % 1
MODEM_INTC:480C71A8 ??				    % 1
MODEM_INTC:480C71A9 ??				    % 1
MODEM_INTC:480C71AA ??				    % 1
MODEM_INTC:480C71AB ??				    % 1
MODEM_INTC:480C71AC ??				    % 1
MODEM_INTC:480C71AD ??				    % 1
MODEM_INTC:480C71AE ??				    % 1
MODEM_INTC:480C71AF ??				    % 1
MODEM_INTC:480C71B0 ??				    % 1
MODEM_INTC:480C71B1 ??				    % 1
MODEM_INTC:480C71B2 ??				    % 1
MODEM_INTC:480C71B3 ??				    % 1
MODEM_INTC:480C71B4 ??				    % 1
MODEM_INTC:480C71B5 ??				    % 1
MODEM_INTC:480C71B6 ??				    % 1
MODEM_INTC:480C71B7 ??				    % 1
MODEM_INTC:480C71B8 ??				    % 1
MODEM_INTC:480C71B9 ??				    % 1
MODEM_INTC:480C71BA ??				    % 1
MODEM_INTC:480C71BB ??				    % 1
MODEM_INTC:480C71BC ??				    % 1
MODEM_INTC:480C71BD ??				    % 1
MODEM_INTC:480C71BE ??				    % 1
MODEM_INTC:480C71BF ??				    % 1
MODEM_INTC:480C71C0 ??				    % 1
MODEM_INTC:480C71C1 ??				    % 1
MODEM_INTC:480C71C2 ??				    % 1
MODEM_INTC:480C71C3 ??				    % 1
MODEM_INTC:480C71C4 ??				    % 1
MODEM_INTC:480C71C5 ??				    % 1
MODEM_INTC:480C71C6 ??				    % 1
MODEM_INTC:480C71C7 ??				    % 1
MODEM_INTC:480C71C8 ??				    % 1
MODEM_INTC:480C71C9 ??				    % 1
MODEM_INTC:480C71CA ??				    % 1
MODEM_INTC:480C71CB ??				    % 1
MODEM_INTC:480C71CC ??				    % 1
MODEM_INTC:480C71CD ??				    % 1
MODEM_INTC:480C71CE ??				    % 1
MODEM_INTC:480C71CF ??				    % 1
MODEM_INTC:480C71D0 ??				    % 1
MODEM_INTC:480C71D1 ??				    % 1
MODEM_INTC:480C71D2 ??				    % 1
MODEM_INTC:480C71D3 ??				    % 1
MODEM_INTC:480C71D4 ??				    % 1
MODEM_INTC:480C71D5 ??				    % 1
MODEM_INTC:480C71D6 ??				    % 1
MODEM_INTC:480C71D7 ??				    % 1
MODEM_INTC:480C71D8 ??				    % 1
MODEM_INTC:480C71D9 ??				    % 1
MODEM_INTC:480C71DA ??				    % 1
MODEM_INTC:480C71DB ??				    % 1
MODEM_INTC:480C71DC ??				    % 1
MODEM_INTC:480C71DD ??				    % 1
MODEM_INTC:480C71DE ??				    % 1
MODEM_INTC:480C71DF ??				    % 1
MODEM_INTC:480C71E0 ??				    % 1
MODEM_INTC:480C71E1 ??				    % 1
MODEM_INTC:480C71E2 ??				    % 1
MODEM_INTC:480C71E3 ??				    % 1
MODEM_INTC:480C71E4 ??				    % 1
MODEM_INTC:480C71E5 ??				    % 1
MODEM_INTC:480C71E6 ??				    % 1
MODEM_INTC:480C71E7 ??				    % 1
MODEM_INTC:480C71E8 ??				    % 1
MODEM_INTC:480C71E9 ??				    % 1
MODEM_INTC:480C71EA ??				    % 1
MODEM_INTC:480C71EB ??				    % 1
MODEM_INTC:480C71EC ??				    % 1
MODEM_INTC:480C71ED ??				    % 1
MODEM_INTC:480C71EE ??				    % 1
MODEM_INTC:480C71EF ??				    % 1
MODEM_INTC:480C71F0 ??				    % 1
MODEM_INTC:480C71F1 ??				    % 1
MODEM_INTC:480C71F2 ??				    % 1
MODEM_INTC:480C71F3 ??				    % 1
MODEM_INTC:480C71F4 ??				    % 1
MODEM_INTC:480C71F5 ??				    % 1
MODEM_INTC:480C71F6 ??				    % 1
MODEM_INTC:480C71F7 ??				    % 1
MODEM_INTC:480C71F8 ??				    % 1
MODEM_INTC:480C71F9 ??				    % 1
MODEM_INTC:480C71FA ??				    % 1
MODEM_INTC:480C71FB ??				    % 1
MODEM_INTC:480C71FC ??				    % 1
MODEM_INTC:480C71FD ??				    % 1
MODEM_INTC:480C71FE ??				    % 1
MODEM_INTC:480C71FF ??				    % 1
MODEM_INTC:480C7200 ??				    % 1
MODEM_INTC:480C7201 ??				    % 1
MODEM_INTC:480C7202 ??				    % 1
MODEM_INTC:480C7203 ??				    % 1
MODEM_INTC:480C7204 ??				    % 1
MODEM_INTC:480C7205 ??				    % 1
MODEM_INTC:480C7206 ??				    % 1
MODEM_INTC:480C7207 ??				    % 1
MODEM_INTC:480C7208 ??				    % 1
MODEM_INTC:480C7209 ??				    % 1
MODEM_INTC:480C720A ??				    % 1
MODEM_INTC:480C720B ??				    % 1
MODEM_INTC:480C720C ??				    % 1
MODEM_INTC:480C720D ??				    % 1
MODEM_INTC:480C720E ??				    % 1
MODEM_INTC:480C720F ??				    % 1
MODEM_INTC:480C7210 ??				    % 1
MODEM_INTC:480C7211 ??				    % 1
MODEM_INTC:480C7212 ??				    % 1
MODEM_INTC:480C7213 ??				    % 1
MODEM_INTC:480C7214 ??				    % 1
MODEM_INTC:480C7215 ??				    % 1
MODEM_INTC:480C7216 ??				    % 1
MODEM_INTC:480C7217 ??				    % 1
MODEM_INTC:480C7218 ??				    % 1
MODEM_INTC:480C7219 ??				    % 1
MODEM_INTC:480C721A ??				    % 1
MODEM_INTC:480C721B ??				    % 1
MODEM_INTC:480C721C ??				    % 1
MODEM_INTC:480C721D ??				    % 1
MODEM_INTC:480C721E ??				    % 1
MODEM_INTC:480C721F ??				    % 1
MODEM_INTC:480C7220 ??				    % 1
MODEM_INTC:480C7221 ??				    % 1
MODEM_INTC:480C7222 ??				    % 1
MODEM_INTC:480C7223 ??				    % 1
MODEM_INTC:480C7224 ??				    % 1
MODEM_INTC:480C7225 ??				    % 1
MODEM_INTC:480C7226 ??				    % 1
MODEM_INTC:480C7227 ??				    % 1
MODEM_INTC:480C7228 ??				    % 1
MODEM_INTC:480C7229 ??				    % 1
MODEM_INTC:480C722A ??				    % 1
MODEM_INTC:480C722B ??				    % 1
MODEM_INTC:480C722C ??				    % 1
MODEM_INTC:480C722D ??				    % 1
MODEM_INTC:480C722E ??				    % 1
MODEM_INTC:480C722F ??				    % 1
MODEM_INTC:480C7230 ??				    % 1
MODEM_INTC:480C7231 ??				    % 1
MODEM_INTC:480C7232 ??				    % 1
MODEM_INTC:480C7233 ??				    % 1
MODEM_INTC:480C7234 ??				    % 1
MODEM_INTC:480C7235 ??				    % 1
MODEM_INTC:480C7236 ??				    % 1
MODEM_INTC:480C7237 ??				    % 1
MODEM_INTC:480C7238 ??				    % 1
MODEM_INTC:480C7239 ??				    % 1
MODEM_INTC:480C723A ??				    % 1
MODEM_INTC:480C723B ??				    % 1
MODEM_INTC:480C723C ??				    % 1
MODEM_INTC:480C723D ??				    % 1
MODEM_INTC:480C723E ??				    % 1
MODEM_INTC:480C723F ??				    % 1
MODEM_INTC:480C7240 ??				    % 1
MODEM_INTC:480C7241 ??				    % 1
MODEM_INTC:480C7242 ??				    % 1
MODEM_INTC:480C7243 ??				    % 1
MODEM_INTC:480C7244 ??				    % 1
MODEM_INTC:480C7245 ??				    % 1
MODEM_INTC:480C7246 ??				    % 1
MODEM_INTC:480C7247 ??				    % 1
MODEM_INTC:480C7248 ??				    % 1
MODEM_INTC:480C7249 ??				    % 1
MODEM_INTC:480C724A ??				    % 1
MODEM_INTC:480C724B ??				    % 1
MODEM_INTC:480C724C ??				    % 1
MODEM_INTC:480C724D ??				    % 1
MODEM_INTC:480C724E ??				    % 1
MODEM_INTC:480C724F ??				    % 1
MODEM_INTC:480C7250 ??				    % 1
MODEM_INTC:480C7251 ??				    % 1
MODEM_INTC:480C7252 ??				    % 1
MODEM_INTC:480C7253 ??				    % 1
MODEM_INTC:480C7254 ??				    % 1
MODEM_INTC:480C7255 ??				    % 1
MODEM_INTC:480C7256 ??				    % 1
MODEM_INTC:480C7257 ??				    % 1
MODEM_INTC:480C7258 ??				    % 1
MODEM_INTC:480C7259 ??				    % 1
MODEM_INTC:480C725A ??				    % 1
MODEM_INTC:480C725B ??				    % 1
MODEM_INTC:480C725C ??				    % 1
MODEM_INTC:480C725D ??				    % 1
MODEM_INTC:480C725E ??				    % 1
MODEM_INTC:480C725F ??				    % 1
MODEM_INTC:480C7260 ??				    % 1
MODEM_INTC:480C7261 ??				    % 1
MODEM_INTC:480C7262 ??				    % 1
MODEM_INTC:480C7263 ??				    % 1
MODEM_INTC:480C7264 ??				    % 1
MODEM_INTC:480C7265 ??				    % 1
MODEM_INTC:480C7266 ??				    % 1
MODEM_INTC:480C7267 ??				    % 1
MODEM_INTC:480C7268 ??				    % 1
MODEM_INTC:480C7269 ??				    % 1
MODEM_INTC:480C726A ??				    % 1
MODEM_INTC:480C726B ??				    % 1
MODEM_INTC:480C726C ??				    % 1
MODEM_INTC:480C726D ??				    % 1
MODEM_INTC:480C726E ??				    % 1
MODEM_INTC:480C726F ??				    % 1
MODEM_INTC:480C7270 ??				    % 1
MODEM_INTC:480C7271 ??				    % 1
MODEM_INTC:480C7272 ??				    % 1
MODEM_INTC:480C7273 ??				    % 1
MODEM_INTC:480C7274 ??				    % 1
MODEM_INTC:480C7275 ??				    % 1
MODEM_INTC:480C7276 ??				    % 1
MODEM_INTC:480C7277 ??				    % 1
MODEM_INTC:480C7278 ??				    % 1
MODEM_INTC:480C7279 ??				    % 1
MODEM_INTC:480C727A ??				    % 1
MODEM_INTC:480C727B ??				    % 1
MODEM_INTC:480C727C ??				    % 1
MODEM_INTC:480C727D ??				    % 1
MODEM_INTC:480C727E ??				    % 1
MODEM_INTC:480C727F ??				    % 1
MODEM_INTC:480C7280 ??				    % 1
MODEM_INTC:480C7281 ??				    % 1
MODEM_INTC:480C7282 ??				    % 1
MODEM_INTC:480C7283 ??				    % 1
MODEM_INTC:480C7284 ??				    % 1
MODEM_INTC:480C7285 ??				    % 1
MODEM_INTC:480C7286 ??				    % 1
MODEM_INTC:480C7287 ??				    % 1
MODEM_INTC:480C7288 ??				    % 1
MODEM_INTC:480C7289 ??				    % 1
MODEM_INTC:480C728A ??				    % 1
MODEM_INTC:480C728B ??				    % 1
MODEM_INTC:480C728C ??				    % 1
MODEM_INTC:480C728D ??				    % 1
MODEM_INTC:480C728E ??				    % 1
MODEM_INTC:480C728F ??				    % 1
MODEM_INTC:480C7290 ??				    % 1
MODEM_INTC:480C7291 ??				    % 1
MODEM_INTC:480C7292 ??				    % 1
MODEM_INTC:480C7293 ??				    % 1
MODEM_INTC:480C7294 ??				    % 1
MODEM_INTC:480C7295 ??				    % 1
MODEM_INTC:480C7296 ??				    % 1
MODEM_INTC:480C7297 ??				    % 1
MODEM_INTC:480C7298 ??				    % 1
MODEM_INTC:480C7299 ??				    % 1
MODEM_INTC:480C729A ??				    % 1
MODEM_INTC:480C729B ??				    % 1
MODEM_INTC:480C729C ??				    % 1
MODEM_INTC:480C729D ??				    % 1
MODEM_INTC:480C729E ??				    % 1
MODEM_INTC:480C729F ??				    % 1
MODEM_INTC:480C72A0 ??				    % 1
MODEM_INTC:480C72A1 ??				    % 1
MODEM_INTC:480C72A2 ??				    % 1
MODEM_INTC:480C72A3 ??				    % 1
MODEM_INTC:480C72A4 ??				    % 1
MODEM_INTC:480C72A5 ??				    % 1
MODEM_INTC:480C72A6 ??				    % 1
MODEM_INTC:480C72A7 ??				    % 1
MODEM_INTC:480C72A8 ??				    % 1
MODEM_INTC:480C72A9 ??				    % 1
MODEM_INTC:480C72AA ??				    % 1
MODEM_INTC:480C72AB ??				    % 1
MODEM_INTC:480C72AC ??				    % 1
MODEM_INTC:480C72AD ??				    % 1
MODEM_INTC:480C72AE ??				    % 1
MODEM_INTC:480C72AF ??				    % 1
MODEM_INTC:480C72B0 ??				    % 1
MODEM_INTC:480C72B1 ??				    % 1
MODEM_INTC:480C72B2 ??				    % 1
MODEM_INTC:480C72B3 ??				    % 1
MODEM_INTC:480C72B4 ??				    % 1
MODEM_INTC:480C72B5 ??				    % 1
MODEM_INTC:480C72B6 ??				    % 1
MODEM_INTC:480C72B7 ??				    % 1
MODEM_INTC:480C72B8 ??				    % 1
MODEM_INTC:480C72B9 ??				    % 1
MODEM_INTC:480C72BA ??				    % 1
MODEM_INTC:480C72BB ??				    % 1
MODEM_INTC:480C72BC ??				    % 1
MODEM_INTC:480C72BD ??				    % 1
MODEM_INTC:480C72BE ??				    % 1
MODEM_INTC:480C72BF ??				    % 1
MODEM_INTC:480C72C0 ??				    % 1
MODEM_INTC:480C72C1 ??				    % 1
MODEM_INTC:480C72C2 ??				    % 1
MODEM_INTC:480C72C3 ??				    % 1
MODEM_INTC:480C72C4 ??				    % 1
MODEM_INTC:480C72C5 ??				    % 1
MODEM_INTC:480C72C6 ??				    % 1
MODEM_INTC:480C72C7 ??				    % 1
MODEM_INTC:480C72C8 ??				    % 1
MODEM_INTC:480C72C9 ??				    % 1
MODEM_INTC:480C72CA ??				    % 1
MODEM_INTC:480C72CB ??				    % 1
MODEM_INTC:480C72CC ??				    % 1
MODEM_INTC:480C72CD ??				    % 1
MODEM_INTC:480C72CE ??				    % 1
MODEM_INTC:480C72CF ??				    % 1
MODEM_INTC:480C72D0 ??				    % 1
MODEM_INTC:480C72D1 ??				    % 1
MODEM_INTC:480C72D2 ??				    % 1
MODEM_INTC:480C72D3 ??				    % 1
MODEM_INTC:480C72D4 ??				    % 1
MODEM_INTC:480C72D5 ??				    % 1
MODEM_INTC:480C72D6 ??				    % 1
MODEM_INTC:480C72D7 ??				    % 1
MODEM_INTC:480C72D8 ??				    % 1
MODEM_INTC:480C72D9 ??				    % 1
MODEM_INTC:480C72DA ??				    % 1
MODEM_INTC:480C72DB ??				    % 1
MODEM_INTC:480C72DC ??				    % 1
MODEM_INTC:480C72DD ??				    % 1
MODEM_INTC:480C72DE ??				    % 1
MODEM_INTC:480C72DF ??				    % 1
MODEM_INTC:480C72E0 ??				    % 1
MODEM_INTC:480C72E1 ??				    % 1
MODEM_INTC:480C72E2 ??				    % 1
MODEM_INTC:480C72E3 ??				    % 1
MODEM_INTC:480C72E4 ??				    % 1
MODEM_INTC:480C72E5 ??				    % 1
MODEM_INTC:480C72E6 ??				    % 1
MODEM_INTC:480C72E7 ??				    % 1
MODEM_INTC:480C72E8 ??				    % 1
MODEM_INTC:480C72E9 ??				    % 1
MODEM_INTC:480C72EA ??				    % 1
MODEM_INTC:480C72EB ??				    % 1
MODEM_INTC:480C72EC ??				    % 1
MODEM_INTC:480C72ED ??				    % 1
MODEM_INTC:480C72EE ??				    % 1
MODEM_INTC:480C72EF ??				    % 1
MODEM_INTC:480C72F0 ??				    % 1
MODEM_INTC:480C72F1 ??				    % 1
MODEM_INTC:480C72F2 ??				    % 1
MODEM_INTC:480C72F3 ??				    % 1
MODEM_INTC:480C72F4 ??				    % 1
MODEM_INTC:480C72F5 ??				    % 1
MODEM_INTC:480C72F6 ??				    % 1
MODEM_INTC:480C72F7 ??				    % 1
MODEM_INTC:480C72F8 ??				    % 1
MODEM_INTC:480C72F9 ??				    % 1
MODEM_INTC:480C72FA ??				    % 1
MODEM_INTC:480C72FB ??				    % 1
MODEM_INTC:480C72FC ??				    % 1
MODEM_INTC:480C72FD ??				    % 1
MODEM_INTC:480C72FE ??				    % 1
MODEM_INTC:480C72FF ??				    % 1
MODEM_INTC:480C7300 ??				    % 1
MODEM_INTC:480C7301 ??				    % 1
MODEM_INTC:480C7302 ??				    % 1
MODEM_INTC:480C7303 ??				    % 1
MODEM_INTC:480C7304 ??				    % 1
MODEM_INTC:480C7305 ??				    % 1
MODEM_INTC:480C7306 ??				    % 1
MODEM_INTC:480C7307 ??				    % 1
MODEM_INTC:480C7308 ??				    % 1
MODEM_INTC:480C7309 ??				    % 1
MODEM_INTC:480C730A ??				    % 1
MODEM_INTC:480C730B ??				    % 1
MODEM_INTC:480C730C ??				    % 1
MODEM_INTC:480C730D ??				    % 1
MODEM_INTC:480C730E ??				    % 1
MODEM_INTC:480C730F ??				    % 1
MODEM_INTC:480C7310 ??				    % 1
MODEM_INTC:480C7311 ??				    % 1
MODEM_INTC:480C7312 ??				    % 1
MODEM_INTC:480C7313 ??				    % 1
MODEM_INTC:480C7314 ??				    % 1
MODEM_INTC:480C7315 ??				    % 1
MODEM_INTC:480C7316 ??				    % 1
MODEM_INTC:480C7317 ??				    % 1
MODEM_INTC:480C7318 ??				    % 1
MODEM_INTC:480C7319 ??				    % 1
MODEM_INTC:480C731A ??				    % 1
MODEM_INTC:480C731B ??				    % 1
MODEM_INTC:480C731C ??				    % 1
MODEM_INTC:480C731D ??				    % 1
MODEM_INTC:480C731E ??				    % 1
MODEM_INTC:480C731F ??				    % 1
MODEM_INTC:480C7320 ??				    % 1
MODEM_INTC:480C7321 ??				    % 1
MODEM_INTC:480C7322 ??				    % 1
MODEM_INTC:480C7323 ??				    % 1
MODEM_INTC:480C7324 ??				    % 1
MODEM_INTC:480C7325 ??				    % 1
MODEM_INTC:480C7326 ??				    % 1
MODEM_INTC:480C7327 ??				    % 1
MODEM_INTC:480C7328 ??				    % 1
MODEM_INTC:480C7329 ??				    % 1
MODEM_INTC:480C732A ??				    % 1
MODEM_INTC:480C732B ??				    % 1
MODEM_INTC:480C732C ??				    % 1
MODEM_INTC:480C732D ??				    % 1
MODEM_INTC:480C732E ??				    % 1
MODEM_INTC:480C732F ??				    % 1
MODEM_INTC:480C7330 ??				    % 1
MODEM_INTC:480C7331 ??				    % 1
MODEM_INTC:480C7332 ??				    % 1
MODEM_INTC:480C7333 ??				    % 1
MODEM_INTC:480C7334 ??				    % 1
MODEM_INTC:480C7335 ??				    % 1
MODEM_INTC:480C7336 ??				    % 1
MODEM_INTC:480C7337 ??				    % 1
MODEM_INTC:480C7338 ??				    % 1
MODEM_INTC:480C7339 ??				    % 1
MODEM_INTC:480C733A ??				    % 1
MODEM_INTC:480C733B ??				    % 1
MODEM_INTC:480C733C ??				    % 1
MODEM_INTC:480C733D ??				    % 1
MODEM_INTC:480C733E ??				    % 1
MODEM_INTC:480C733F ??				    % 1
MODEM_INTC:480C7340 ??				    % 1
MODEM_INTC:480C7341 ??				    % 1
MODEM_INTC:480C7342 ??				    % 1
MODEM_INTC:480C7343 ??				    % 1
MODEM_INTC:480C7344 ??				    % 1
MODEM_INTC:480C7345 ??				    % 1
MODEM_INTC:480C7346 ??				    % 1
MODEM_INTC:480C7347 ??				    % 1
MODEM_INTC:480C7348 ??				    % 1
MODEM_INTC:480C7349 ??				    % 1
MODEM_INTC:480C734A ??				    % 1
MODEM_INTC:480C734B ??				    % 1
MODEM_INTC:480C734C ??				    % 1
MODEM_INTC:480C734D ??				    % 1
MODEM_INTC:480C734E ??				    % 1
MODEM_INTC:480C734F ??				    % 1
MODEM_INTC:480C7350 ??				    % 1
MODEM_INTC:480C7351 ??				    % 1
MODEM_INTC:480C7352 ??				    % 1
MODEM_INTC:480C7353 ??				    % 1
MODEM_INTC:480C7354 ??				    % 1
MODEM_INTC:480C7355 ??				    % 1
MODEM_INTC:480C7356 ??				    % 1
MODEM_INTC:480C7357 ??				    % 1
MODEM_INTC:480C7358 ??				    % 1
MODEM_INTC:480C7359 ??				    % 1
MODEM_INTC:480C735A ??				    % 1
MODEM_INTC:480C735B ??				    % 1
MODEM_INTC:480C735C ??				    % 1
MODEM_INTC:480C735D ??				    % 1
MODEM_INTC:480C735E ??				    % 1
MODEM_INTC:480C735F ??				    % 1
MODEM_INTC:480C7360 ??				    % 1
MODEM_INTC:480C7361 ??				    % 1
MODEM_INTC:480C7362 ??				    % 1
MODEM_INTC:480C7363 ??				    % 1
MODEM_INTC:480C7364 ??				    % 1
MODEM_INTC:480C7365 ??				    % 1
MODEM_INTC:480C7366 ??				    % 1
MODEM_INTC:480C7367 ??				    % 1
MODEM_INTC:480C7368 ??				    % 1
MODEM_INTC:480C7369 ??				    % 1
MODEM_INTC:480C736A ??				    % 1
MODEM_INTC:480C736B ??				    % 1
MODEM_INTC:480C736C ??				    % 1
MODEM_INTC:480C736D ??				    % 1
MODEM_INTC:480C736E ??				    % 1
MODEM_INTC:480C736F ??				    % 1
MODEM_INTC:480C7370 ??				    % 1
MODEM_INTC:480C7371 ??				    % 1
MODEM_INTC:480C7372 ??				    % 1
MODEM_INTC:480C7373 ??				    % 1
MODEM_INTC:480C7374 ??				    % 1
MODEM_INTC:480C7375 ??				    % 1
MODEM_INTC:480C7376 ??				    % 1
MODEM_INTC:480C7377 ??				    % 1
MODEM_INTC:480C7378 ??				    % 1
MODEM_INTC:480C7379 ??				    % 1
MODEM_INTC:480C737A ??				    % 1
MODEM_INTC:480C737B ??				    % 1
MODEM_INTC:480C737C ??				    % 1
MODEM_INTC:480C737D ??				    % 1
MODEM_INTC:480C737E ??				    % 1
MODEM_INTC:480C737F ??				    % 1
MODEM_INTC:480C7380 ??				    % 1
MODEM_INTC:480C7381 ??				    % 1
MODEM_INTC:480C7382 ??				    % 1
MODEM_INTC:480C7383 ??				    % 1
MODEM_INTC:480C7384 ??				    % 1
MODEM_INTC:480C7385 ??				    % 1
MODEM_INTC:480C7386 ??				    % 1
MODEM_INTC:480C7387 ??				    % 1
MODEM_INTC:480C7388 ??				    % 1
MODEM_INTC:480C7389 ??				    % 1
MODEM_INTC:480C738A ??				    % 1
MODEM_INTC:480C738B ??				    % 1
MODEM_INTC:480C738C ??				    % 1
MODEM_INTC:480C738D ??				    % 1
MODEM_INTC:480C738E ??				    % 1
MODEM_INTC:480C738F ??				    % 1
MODEM_INTC:480C7390 ??				    % 1
MODEM_INTC:480C7391 ??				    % 1
MODEM_INTC:480C7392 ??				    % 1
MODEM_INTC:480C7393 ??				    % 1
MODEM_INTC:480C7394 ??				    % 1
MODEM_INTC:480C7395 ??				    % 1
MODEM_INTC:480C7396 ??				    % 1
MODEM_INTC:480C7397 ??				    % 1
MODEM_INTC:480C7398 ??				    % 1
MODEM_INTC:480C7399 ??				    % 1
MODEM_INTC:480C739A ??				    % 1
MODEM_INTC:480C739B ??				    % 1
MODEM_INTC:480C739C ??				    % 1
MODEM_INTC:480C739D ??				    % 1
MODEM_INTC:480C739E ??				    % 1
MODEM_INTC:480C739F ??				    % 1
MODEM_INTC:480C73A0 ??				    % 1
MODEM_INTC:480C73A1 ??				    % 1
MODEM_INTC:480C73A2 ??				    % 1
MODEM_INTC:480C73A3 ??				    % 1
MODEM_INTC:480C73A4 ??				    % 1
MODEM_INTC:480C73A5 ??				    % 1
MODEM_INTC:480C73A6 ??				    % 1
MODEM_INTC:480C73A7 ??				    % 1
MODEM_INTC:480C73A8 ??				    % 1
MODEM_INTC:480C73A9 ??				    % 1
MODEM_INTC:480C73AA ??				    % 1
MODEM_INTC:480C73AB ??				    % 1
MODEM_INTC:480C73AC ??				    % 1
MODEM_INTC:480C73AD ??				    % 1
MODEM_INTC:480C73AE ??				    % 1
MODEM_INTC:480C73AF ??				    % 1
MODEM_INTC:480C73B0 ??				    % 1
MODEM_INTC:480C73B1 ??				    % 1
MODEM_INTC:480C73B2 ??				    % 1
MODEM_INTC:480C73B3 ??				    % 1
MODEM_INTC:480C73B4 ??				    % 1
MODEM_INTC:480C73B5 ??				    % 1
MODEM_INTC:480C73B6 ??				    % 1
MODEM_INTC:480C73B7 ??				    % 1
MODEM_INTC:480C73B8 ??				    % 1
MODEM_INTC:480C73B9 ??				    % 1
MODEM_INTC:480C73BA ??				    % 1
MODEM_INTC:480C73BB ??				    % 1
MODEM_INTC:480C73BC ??				    % 1
MODEM_INTC:480C73BD ??				    % 1
MODEM_INTC:480C73BE ??				    % 1
MODEM_INTC:480C73BF ??				    % 1
MODEM_INTC:480C73C0 ??				    % 1
MODEM_INTC:480C73C1 ??				    % 1
MODEM_INTC:480C73C2 ??				    % 1
MODEM_INTC:480C73C3 ??				    % 1
MODEM_INTC:480C73C4 ??				    % 1
MODEM_INTC:480C73C5 ??				    % 1
MODEM_INTC:480C73C6 ??				    % 1
MODEM_INTC:480C73C7 ??				    % 1
MODEM_INTC:480C73C8 ??				    % 1
MODEM_INTC:480C73C9 ??				    % 1
MODEM_INTC:480C73CA ??				    % 1
MODEM_INTC:480C73CB ??				    % 1
MODEM_INTC:480C73CC ??				    % 1
MODEM_INTC:480C73CD ??				    % 1
MODEM_INTC:480C73CE ??				    % 1
MODEM_INTC:480C73CF ??				    % 1
MODEM_INTC:480C73D0 ??				    % 1
MODEM_INTC:480C73D1 ??				    % 1
MODEM_INTC:480C73D2 ??				    % 1
MODEM_INTC:480C73D3 ??				    % 1
MODEM_INTC:480C73D4 ??				    % 1
MODEM_INTC:480C73D5 ??				    % 1
MODEM_INTC:480C73D6 ??				    % 1
MODEM_INTC:480C73D7 ??				    % 1
MODEM_INTC:480C73D8 ??				    % 1
MODEM_INTC:480C73D9 ??				    % 1
MODEM_INTC:480C73DA ??				    % 1
MODEM_INTC:480C73DB ??				    % 1
MODEM_INTC:480C73DC ??				    % 1
MODEM_INTC:480C73DD ??				    % 1
MODEM_INTC:480C73DE ??				    % 1
MODEM_INTC:480C73DF ??				    % 1
MODEM_INTC:480C73E0 ??				    % 1
MODEM_INTC:480C73E1 ??				    % 1
MODEM_INTC:480C73E2 ??				    % 1
MODEM_INTC:480C73E3 ??				    % 1
MODEM_INTC:480C73E4 ??				    % 1
MODEM_INTC:480C73E5 ??				    % 1
MODEM_INTC:480C73E6 ??				    % 1
MODEM_INTC:480C73E7 ??				    % 1
MODEM_INTC:480C73E8 ??				    % 1
MODEM_INTC:480C73E9 ??				    % 1
MODEM_INTC:480C73EA ??				    % 1
MODEM_INTC:480C73EB ??				    % 1
MODEM_INTC:480C73EC ??				    % 1
MODEM_INTC:480C73ED ??				    % 1
MODEM_INTC:480C73EE ??				    % 1
MODEM_INTC:480C73EF ??				    % 1
MODEM_INTC:480C73F0 ??				    % 1
MODEM_INTC:480C73F1 ??				    % 1
MODEM_INTC:480C73F2 ??				    % 1
MODEM_INTC:480C73F3 ??				    % 1
MODEM_INTC:480C73F4 ??				    % 1
MODEM_INTC:480C73F5 ??				    % 1
MODEM_INTC:480C73F6 ??				    % 1
MODEM_INTC:480C73F7 ??				    % 1
MODEM_INTC:480C73F8 ??				    % 1
MODEM_INTC:480C73F9 ??				    % 1
MODEM_INTC:480C73FA ??				    % 1
MODEM_INTC:480C73FB ??				    % 1
MODEM_INTC:480C73FC ??				    % 1
MODEM_INTC:480C73FD ??				    % 1
MODEM_INTC:480C73FE ??				    % 1
MODEM_INTC:480C73FF ??				    % 1
MODEM_INTC:480C7400 ??				    % 1
MODEM_INTC:480C7401 ??				    % 1
MODEM_INTC:480C7402 ??				    % 1
MODEM_INTC:480C7403 ??				    % 1
MODEM_INTC:480C7404 ??				    % 1
MODEM_INTC:480C7405 ??				    % 1
MODEM_INTC:480C7406 ??				    % 1
MODEM_INTC:480C7407 ??				    % 1
MODEM_INTC:480C7408 ??				    % 1
MODEM_INTC:480C7409 ??				    % 1
MODEM_INTC:480C740A ??				    % 1
MODEM_INTC:480C740B ??				    % 1
MODEM_INTC:480C740C ??				    % 1
MODEM_INTC:480C740D ??				    % 1
MODEM_INTC:480C740E ??				    % 1
MODEM_INTC:480C740F ??				    % 1
MODEM_INTC:480C7410 ??				    % 1
MODEM_INTC:480C7411 ??				    % 1
MODEM_INTC:480C7412 ??				    % 1
MODEM_INTC:480C7413 ??				    % 1
MODEM_INTC:480C7414 ??				    % 1
MODEM_INTC:480C7415 ??				    % 1
MODEM_INTC:480C7416 ??				    % 1
MODEM_INTC:480C7417 ??				    % 1
MODEM_INTC:480C7418 ??				    % 1
MODEM_INTC:480C7419 ??				    % 1
MODEM_INTC:480C741A ??				    % 1
MODEM_INTC:480C741B ??				    % 1
MODEM_INTC:480C741C ??				    % 1
MODEM_INTC:480C741D ??				    % 1
MODEM_INTC:480C741E ??				    % 1
MODEM_INTC:480C741F ??				    % 1
MODEM_INTC:480C7420 ??				    % 1
MODEM_INTC:480C7421 ??				    % 1
MODEM_INTC:480C7422 ??				    % 1
MODEM_INTC:480C7423 ??				    % 1
MODEM_INTC:480C7424 ??				    % 1
MODEM_INTC:480C7425 ??				    % 1
MODEM_INTC:480C7426 ??				    % 1
MODEM_INTC:480C7427 ??				    % 1
MODEM_INTC:480C7428 ??				    % 1
MODEM_INTC:480C7429 ??				    % 1
MODEM_INTC:480C742A ??				    % 1
MODEM_INTC:480C742B ??				    % 1
MODEM_INTC:480C742C ??				    % 1
MODEM_INTC:480C742D ??				    % 1
MODEM_INTC:480C742E ??				    % 1
MODEM_INTC:480C742F ??				    % 1
MODEM_INTC:480C7430 ??				    % 1
MODEM_INTC:480C7431 ??				    % 1
MODEM_INTC:480C7432 ??				    % 1
MODEM_INTC:480C7433 ??				    % 1
MODEM_INTC:480C7434 ??				    % 1
MODEM_INTC:480C7435 ??				    % 1
MODEM_INTC:480C7436 ??				    % 1
MODEM_INTC:480C7437 ??				    % 1
MODEM_INTC:480C7438 ??				    % 1
MODEM_INTC:480C7439 ??				    % 1
MODEM_INTC:480C743A ??				    % 1
MODEM_INTC:480C743B ??				    % 1
MODEM_INTC:480C743C ??				    % 1
MODEM_INTC:480C743D ??				    % 1
MODEM_INTC:480C743E ??				    % 1
MODEM_INTC:480C743F ??				    % 1
MODEM_INTC:480C7440 ??				    % 1
MODEM_INTC:480C7441 ??				    % 1
MODEM_INTC:480C7442 ??				    % 1
MODEM_INTC:480C7443 ??				    % 1
MODEM_INTC:480C7444 ??				    % 1
MODEM_INTC:480C7445 ??				    % 1
MODEM_INTC:480C7446 ??				    % 1
MODEM_INTC:480C7447 ??				    % 1
MODEM_INTC:480C7448 ??				    % 1
MODEM_INTC:480C7449 ??				    % 1
MODEM_INTC:480C744A ??				    % 1
MODEM_INTC:480C744B ??				    % 1
MODEM_INTC:480C744C ??				    % 1
MODEM_INTC:480C744D ??				    % 1
MODEM_INTC:480C744E ??				    % 1
MODEM_INTC:480C744F ??				    % 1
MODEM_INTC:480C7450 ??				    % 1
MODEM_INTC:480C7451 ??				    % 1
MODEM_INTC:480C7452 ??				    % 1
MODEM_INTC:480C7453 ??				    % 1
MODEM_INTC:480C7454 ??				    % 1
MODEM_INTC:480C7455 ??				    % 1
MODEM_INTC:480C7456 ??				    % 1
MODEM_INTC:480C7457 ??				    % 1
MODEM_INTC:480C7458 ??				    % 1
MODEM_INTC:480C7459 ??				    % 1
MODEM_INTC:480C745A ??				    % 1
MODEM_INTC:480C745B ??				    % 1
MODEM_INTC:480C745C ??				    % 1
MODEM_INTC:480C745D ??				    % 1
MODEM_INTC:480C745E ??				    % 1
MODEM_INTC:480C745F ??				    % 1
MODEM_INTC:480C7460 ??				    % 1
MODEM_INTC:480C7461 ??				    % 1
MODEM_INTC:480C7462 ??				    % 1
MODEM_INTC:480C7463 ??				    % 1
MODEM_INTC:480C7464 ??				    % 1
MODEM_INTC:480C7465 ??				    % 1
MODEM_INTC:480C7466 ??				    % 1
MODEM_INTC:480C7467 ??				    % 1
MODEM_INTC:480C7468 ??				    % 1
MODEM_INTC:480C7469 ??				    % 1
MODEM_INTC:480C746A ??				    % 1
MODEM_INTC:480C746B ??				    % 1
MODEM_INTC:480C746C ??				    % 1
MODEM_INTC:480C746D ??				    % 1
MODEM_INTC:480C746E ??				    % 1
MODEM_INTC:480C746F ??				    % 1
MODEM_INTC:480C7470 ??				    % 1
MODEM_INTC:480C7471 ??				    % 1
MODEM_INTC:480C7472 ??				    % 1
MODEM_INTC:480C7473 ??				    % 1
MODEM_INTC:480C7474 ??				    % 1
MODEM_INTC:480C7475 ??				    % 1
MODEM_INTC:480C7476 ??				    % 1
MODEM_INTC:480C7477 ??				    % 1
MODEM_INTC:480C7478 ??				    % 1
MODEM_INTC:480C7479 ??				    % 1
MODEM_INTC:480C747A ??				    % 1
MODEM_INTC:480C747B ??				    % 1
MODEM_INTC:480C747C ??				    % 1
MODEM_INTC:480C747D ??				    % 1
MODEM_INTC:480C747E ??				    % 1
MODEM_INTC:480C747F ??				    % 1
MODEM_INTC:480C7480 ??				    % 1
MODEM_INTC:480C7481 ??				    % 1
MODEM_INTC:480C7482 ??				    % 1
MODEM_INTC:480C7483 ??				    % 1
MODEM_INTC:480C7484 ??				    % 1
MODEM_INTC:480C7485 ??				    % 1
MODEM_INTC:480C7486 ??				    % 1
MODEM_INTC:480C7487 ??				    % 1
MODEM_INTC:480C7488 ??				    % 1
MODEM_INTC:480C7489 ??				    % 1
MODEM_INTC:480C748A ??				    % 1
MODEM_INTC:480C748B ??				    % 1
MODEM_INTC:480C748C ??				    % 1
MODEM_INTC:480C748D ??				    % 1
MODEM_INTC:480C748E ??				    % 1
MODEM_INTC:480C748F ??				    % 1
MODEM_INTC:480C7490 ??				    % 1
MODEM_INTC:480C7491 ??				    % 1
MODEM_INTC:480C7492 ??				    % 1
MODEM_INTC:480C7493 ??				    % 1
MODEM_INTC:480C7494 ??				    % 1
MODEM_INTC:480C7495 ??				    % 1
MODEM_INTC:480C7496 ??				    % 1
MODEM_INTC:480C7497 ??				    % 1
MODEM_INTC:480C7498 ??				    % 1
MODEM_INTC:480C7499 ??				    % 1
MODEM_INTC:480C749A ??				    % 1
MODEM_INTC:480C749B ??				    % 1
MODEM_INTC:480C749C ??				    % 1
MODEM_INTC:480C749D ??				    % 1
MODEM_INTC:480C749E ??				    % 1
MODEM_INTC:480C749F ??				    % 1
MODEM_INTC:480C74A0 ??				    % 1
MODEM_INTC:480C74A1 ??				    % 1
MODEM_INTC:480C74A2 ??				    % 1
MODEM_INTC:480C74A3 ??				    % 1
MODEM_INTC:480C74A4 ??				    % 1
MODEM_INTC:480C74A5 ??				    % 1
MODEM_INTC:480C74A6 ??				    % 1
MODEM_INTC:480C74A7 ??				    % 1
MODEM_INTC:480C74A8 ??				    % 1
MODEM_INTC:480C74A9 ??				    % 1
MODEM_INTC:480C74AA ??				    % 1
MODEM_INTC:480C74AB ??				    % 1
MODEM_INTC:480C74AC ??				    % 1
MODEM_INTC:480C74AD ??				    % 1
MODEM_INTC:480C74AE ??				    % 1
MODEM_INTC:480C74AF ??				    % 1
MODEM_INTC:480C74B0 ??				    % 1
MODEM_INTC:480C74B1 ??				    % 1
MODEM_INTC:480C74B2 ??				    % 1
MODEM_INTC:480C74B3 ??				    % 1
MODEM_INTC:480C74B4 ??				    % 1
MODEM_INTC:480C74B5 ??				    % 1
MODEM_INTC:480C74B6 ??				    % 1
MODEM_INTC:480C74B7 ??				    % 1
MODEM_INTC:480C74B8 ??				    % 1
MODEM_INTC:480C74B9 ??				    % 1
MODEM_INTC:480C74BA ??				    % 1
MODEM_INTC:480C74BB ??				    % 1
MODEM_INTC:480C74BC ??				    % 1
MODEM_INTC:480C74BD ??				    % 1
MODEM_INTC:480C74BE ??				    % 1
MODEM_INTC:480C74BF ??				    % 1
MODEM_INTC:480C74C0 ??				    % 1
MODEM_INTC:480C74C1 ??				    % 1
MODEM_INTC:480C74C2 ??				    % 1
MODEM_INTC:480C74C3 ??				    % 1
MODEM_INTC:480C74C4 ??				    % 1
MODEM_INTC:480C74C5 ??				    % 1
MODEM_INTC:480C74C6 ??				    % 1
MODEM_INTC:480C74C7 ??				    % 1
MODEM_INTC:480C74C8 ??				    % 1
MODEM_INTC:480C74C9 ??				    % 1
MODEM_INTC:480C74CA ??				    % 1
MODEM_INTC:480C74CB ??				    % 1
MODEM_INTC:480C74CC ??				    % 1
MODEM_INTC:480C74CD ??				    % 1
MODEM_INTC:480C74CE ??				    % 1
MODEM_INTC:480C74CF ??				    % 1
MODEM_INTC:480C74D0 ??				    % 1
MODEM_INTC:480C74D1 ??				    % 1
MODEM_INTC:480C74D2 ??				    % 1
MODEM_INTC:480C74D3 ??				    % 1
MODEM_INTC:480C74D4 ??				    % 1
MODEM_INTC:480C74D5 ??				    % 1
MODEM_INTC:480C74D6 ??				    % 1
MODEM_INTC:480C74D7 ??				    % 1
MODEM_INTC:480C74D8 ??				    % 1
MODEM_INTC:480C74D9 ??				    % 1
MODEM_INTC:480C74DA ??				    % 1
MODEM_INTC:480C74DB ??				    % 1
MODEM_INTC:480C74DC ??				    % 1
MODEM_INTC:480C74DD ??				    % 1
MODEM_INTC:480C74DE ??				    % 1
MODEM_INTC:480C74DF ??				    % 1
MODEM_INTC:480C74E0 ??				    % 1
MODEM_INTC:480C74E1 ??				    % 1
MODEM_INTC:480C74E2 ??				    % 1
MODEM_INTC:480C74E3 ??				    % 1
MODEM_INTC:480C74E4 ??				    % 1
MODEM_INTC:480C74E5 ??				    % 1
MODEM_INTC:480C74E6 ??				    % 1
MODEM_INTC:480C74E7 ??				    % 1
MODEM_INTC:480C74E8 ??				    % 1
MODEM_INTC:480C74E9 ??				    % 1
MODEM_INTC:480C74EA ??				    % 1
MODEM_INTC:480C74EB ??				    % 1
MODEM_INTC:480C74EC ??				    % 1
MODEM_INTC:480C74ED ??				    % 1
MODEM_INTC:480C74EE ??				    % 1
MODEM_INTC:480C74EF ??				    % 1
MODEM_INTC:480C74F0 ??				    % 1
MODEM_INTC:480C74F1 ??				    % 1
MODEM_INTC:480C74F2 ??				    % 1
MODEM_INTC:480C74F3 ??				    % 1
MODEM_INTC:480C74F4 ??				    % 1
MODEM_INTC:480C74F5 ??				    % 1
MODEM_INTC:480C74F6 ??				    % 1
MODEM_INTC:480C74F7 ??				    % 1
MODEM_INTC:480C74F8 ??				    % 1
MODEM_INTC:480C74F9 ??				    % 1
MODEM_INTC:480C74FA ??				    % 1
MODEM_INTC:480C74FB ??				    % 1
MODEM_INTC:480C74FC ??				    % 1
MODEM_INTC:480C74FD ??				    % 1
MODEM_INTC:480C74FE ??				    % 1
MODEM_INTC:480C74FF ??				    % 1
MODEM_INTC:480C7500 ??				    % 1
MODEM_INTC:480C7501 ??				    % 1
MODEM_INTC:480C7502 ??				    % 1
MODEM_INTC:480C7503 ??				    % 1
MODEM_INTC:480C7504 ??				    % 1
MODEM_INTC:480C7505 ??				    % 1
MODEM_INTC:480C7506 ??				    % 1
MODEM_INTC:480C7507 ??				    % 1
MODEM_INTC:480C7508 ??				    % 1
MODEM_INTC:480C7509 ??				    % 1
MODEM_INTC:480C750A ??				    % 1
MODEM_INTC:480C750B ??				    % 1
MODEM_INTC:480C750C ??				    % 1
MODEM_INTC:480C750D ??				    % 1
MODEM_INTC:480C750E ??				    % 1
MODEM_INTC:480C750F ??				    % 1
MODEM_INTC:480C7510 ??				    % 1
MODEM_INTC:480C7511 ??				    % 1
MODEM_INTC:480C7512 ??				    % 1
MODEM_INTC:480C7513 ??				    % 1
MODEM_INTC:480C7514 ??				    % 1
MODEM_INTC:480C7515 ??				    % 1
MODEM_INTC:480C7516 ??				    % 1
MODEM_INTC:480C7517 ??				    % 1
MODEM_INTC:480C7518 ??				    % 1
MODEM_INTC:480C7519 ??				    % 1
MODEM_INTC:480C751A ??				    % 1
MODEM_INTC:480C751B ??				    % 1
MODEM_INTC:480C751C ??				    % 1
MODEM_INTC:480C751D ??				    % 1
MODEM_INTC:480C751E ??				    % 1
MODEM_INTC:480C751F ??				    % 1
MODEM_INTC:480C7520 ??				    % 1
MODEM_INTC:480C7521 ??				    % 1
MODEM_INTC:480C7522 ??				    % 1
MODEM_INTC:480C7523 ??				    % 1
MODEM_INTC:480C7524 ??				    % 1
MODEM_INTC:480C7525 ??				    % 1
MODEM_INTC:480C7526 ??				    % 1
MODEM_INTC:480C7527 ??				    % 1
MODEM_INTC:480C7528 ??				    % 1
MODEM_INTC:480C7529 ??				    % 1
MODEM_INTC:480C752A ??				    % 1
MODEM_INTC:480C752B ??				    % 1
MODEM_INTC:480C752C ??				    % 1
MODEM_INTC:480C752D ??				    % 1
MODEM_INTC:480C752E ??				    % 1
MODEM_INTC:480C752F ??				    % 1
MODEM_INTC:480C7530 ??				    % 1
MODEM_INTC:480C7531 ??				    % 1
MODEM_INTC:480C7532 ??				    % 1
MODEM_INTC:480C7533 ??				    % 1
MODEM_INTC:480C7534 ??				    % 1
MODEM_INTC:480C7535 ??				    % 1
MODEM_INTC:480C7536 ??				    % 1
MODEM_INTC:480C7537 ??				    % 1
MODEM_INTC:480C7538 ??				    % 1
MODEM_INTC:480C7539 ??				    % 1
MODEM_INTC:480C753A ??				    % 1
MODEM_INTC:480C753B ??				    % 1
MODEM_INTC:480C753C ??				    % 1
MODEM_INTC:480C753D ??				    % 1
MODEM_INTC:480C753E ??				    % 1
MODEM_INTC:480C753F ??				    % 1
MODEM_INTC:480C7540 ??				    % 1
MODEM_INTC:480C7541 ??				    % 1
MODEM_INTC:480C7542 ??				    % 1
MODEM_INTC:480C7543 ??				    % 1
MODEM_INTC:480C7544 ??				    % 1
MODEM_INTC:480C7545 ??				    % 1
MODEM_INTC:480C7546 ??				    % 1
MODEM_INTC:480C7547 ??				    % 1
MODEM_INTC:480C7548 ??				    % 1
MODEM_INTC:480C7549 ??				    % 1
MODEM_INTC:480C754A ??				    % 1
MODEM_INTC:480C754B ??				    % 1
MODEM_INTC:480C754C ??				    % 1
MODEM_INTC:480C754D ??				    % 1
MODEM_INTC:480C754E ??				    % 1
MODEM_INTC:480C754F ??				    % 1
MODEM_INTC:480C7550 ??				    % 1
MODEM_INTC:480C7551 ??				    % 1
MODEM_INTC:480C7552 ??				    % 1
MODEM_INTC:480C7553 ??				    % 1
MODEM_INTC:480C7554 ??				    % 1
MODEM_INTC:480C7555 ??				    % 1
MODEM_INTC:480C7556 ??				    % 1
MODEM_INTC:480C7557 ??				    % 1
MODEM_INTC:480C7558 ??				    % 1
MODEM_INTC:480C7559 ??				    % 1
MODEM_INTC:480C755A ??				    % 1
MODEM_INTC:480C755B ??				    % 1
MODEM_INTC:480C755C ??				    % 1
MODEM_INTC:480C755D ??				    % 1
MODEM_INTC:480C755E ??				    % 1
MODEM_INTC:480C755F ??				    % 1
MODEM_INTC:480C7560 ??				    % 1
MODEM_INTC:480C7561 ??				    % 1
MODEM_INTC:480C7562 ??				    % 1
MODEM_INTC:480C7563 ??				    % 1
MODEM_INTC:480C7564 ??				    % 1
MODEM_INTC:480C7565 ??				    % 1
MODEM_INTC:480C7566 ??				    % 1
MODEM_INTC:480C7567 ??				    % 1
MODEM_INTC:480C7568 ??				    % 1
MODEM_INTC:480C7569 ??				    % 1
MODEM_INTC:480C756A ??				    % 1
MODEM_INTC:480C756B ??				    % 1
MODEM_INTC:480C756C ??				    % 1
MODEM_INTC:480C756D ??				    % 1
MODEM_INTC:480C756E ??				    % 1
MODEM_INTC:480C756F ??				    % 1
MODEM_INTC:480C7570 ??				    % 1
MODEM_INTC:480C7571 ??				    % 1
MODEM_INTC:480C7572 ??				    % 1
MODEM_INTC:480C7573 ??				    % 1
MODEM_INTC:480C7574 ??				    % 1
MODEM_INTC:480C7575 ??				    % 1
MODEM_INTC:480C7576 ??				    % 1
MODEM_INTC:480C7577 ??				    % 1
MODEM_INTC:480C7578 ??				    % 1
MODEM_INTC:480C7579 ??				    % 1
MODEM_INTC:480C757A ??				    % 1
MODEM_INTC:480C757B ??				    % 1
MODEM_INTC:480C757C ??				    % 1
MODEM_INTC:480C757D ??				    % 1
MODEM_INTC:480C757E ??				    % 1
MODEM_INTC:480C757F ??				    % 1
MODEM_INTC:480C7580 ??				    % 1
MODEM_INTC:480C7581 ??				    % 1
MODEM_INTC:480C7582 ??				    % 1
MODEM_INTC:480C7583 ??				    % 1
MODEM_INTC:480C7584 ??				    % 1
MODEM_INTC:480C7585 ??				    % 1
MODEM_INTC:480C7586 ??				    % 1
MODEM_INTC:480C7587 ??				    % 1
MODEM_INTC:480C7588 ??				    % 1
MODEM_INTC:480C7589 ??				    % 1
MODEM_INTC:480C758A ??				    % 1
MODEM_INTC:480C758B ??				    % 1
MODEM_INTC:480C758C ??				    % 1
MODEM_INTC:480C758D ??				    % 1
MODEM_INTC:480C758E ??				    % 1
MODEM_INTC:480C758F ??				    % 1
MODEM_INTC:480C7590 ??				    % 1
MODEM_INTC:480C7591 ??				    % 1
MODEM_INTC:480C7592 ??				    % 1
MODEM_INTC:480C7593 ??				    % 1
MODEM_INTC:480C7594 ??				    % 1
MODEM_INTC:480C7595 ??				    % 1
MODEM_INTC:480C7596 ??				    % 1
MODEM_INTC:480C7597 ??				    % 1
MODEM_INTC:480C7598 ??				    % 1
MODEM_INTC:480C7599 ??				    % 1
MODEM_INTC:480C759A ??				    % 1
MODEM_INTC:480C759B ??				    % 1
MODEM_INTC:480C759C ??				    % 1
MODEM_INTC:480C759D ??				    % 1
MODEM_INTC:480C759E ??				    % 1
MODEM_INTC:480C759F ??				    % 1
MODEM_INTC:480C75A0 ??				    % 1
MODEM_INTC:480C75A1 ??				    % 1
MODEM_INTC:480C75A2 ??				    % 1
MODEM_INTC:480C75A3 ??				    % 1
MODEM_INTC:480C75A4 ??				    % 1
MODEM_INTC:480C75A5 ??				    % 1
MODEM_INTC:480C75A6 ??				    % 1
MODEM_INTC:480C75A7 ??				    % 1
MODEM_INTC:480C75A8 ??				    % 1
MODEM_INTC:480C75A9 ??				    % 1
MODEM_INTC:480C75AA ??				    % 1
MODEM_INTC:480C75AB ??				    % 1
MODEM_INTC:480C75AC ??				    % 1
MODEM_INTC:480C75AD ??				    % 1
MODEM_INTC:480C75AE ??				    % 1
MODEM_INTC:480C75AF ??				    % 1
MODEM_INTC:480C75B0 ??				    % 1
MODEM_INTC:480C75B1 ??				    % 1
MODEM_INTC:480C75B2 ??				    % 1
MODEM_INTC:480C75B3 ??				    % 1
MODEM_INTC:480C75B4 ??				    % 1
MODEM_INTC:480C75B5 ??				    % 1
MODEM_INTC:480C75B6 ??				    % 1
MODEM_INTC:480C75B7 ??				    % 1
MODEM_INTC:480C75B8 ??				    % 1
MODEM_INTC:480C75B9 ??				    % 1
MODEM_INTC:480C75BA ??				    % 1
MODEM_INTC:480C75BB ??				    % 1
MODEM_INTC:480C75BC ??				    % 1
MODEM_INTC:480C75BD ??				    % 1
MODEM_INTC:480C75BE ??				    % 1
MODEM_INTC:480C75BF ??				    % 1
MODEM_INTC:480C75C0 ??				    % 1
MODEM_INTC:480C75C1 ??				    % 1
MODEM_INTC:480C75C2 ??				    % 1
MODEM_INTC:480C75C3 ??				    % 1
MODEM_INTC:480C75C4 ??				    % 1
MODEM_INTC:480C75C5 ??				    % 1
MODEM_INTC:480C75C6 ??				    % 1
MODEM_INTC:480C75C7 ??				    % 1
MODEM_INTC:480C75C8 ??				    % 1
MODEM_INTC:480C75C9 ??				    % 1
MODEM_INTC:480C75CA ??				    % 1
MODEM_INTC:480C75CB ??				    % 1
MODEM_INTC:480C75CC ??				    % 1
MODEM_INTC:480C75CD ??				    % 1
MODEM_INTC:480C75CE ??				    % 1
MODEM_INTC:480C75CF ??				    % 1
MODEM_INTC:480C75D0 ??				    % 1
MODEM_INTC:480C75D1 ??				    % 1
MODEM_INTC:480C75D2 ??				    % 1
MODEM_INTC:480C75D3 ??				    % 1
MODEM_INTC:480C75D4 ??				    % 1
MODEM_INTC:480C75D5 ??				    % 1
MODEM_INTC:480C75D6 ??				    % 1
MODEM_INTC:480C75D7 ??				    % 1
MODEM_INTC:480C75D8 ??				    % 1
MODEM_INTC:480C75D9 ??				    % 1
MODEM_INTC:480C75DA ??				    % 1
MODEM_INTC:480C75DB ??				    % 1
MODEM_INTC:480C75DC ??				    % 1
MODEM_INTC:480C75DD ??				    % 1
MODEM_INTC:480C75DE ??				    % 1
MODEM_INTC:480C75DF ??				    % 1
MODEM_INTC:480C75E0 ??				    % 1
MODEM_INTC:480C75E1 ??				    % 1
MODEM_INTC:480C75E2 ??				    % 1
MODEM_INTC:480C75E3 ??				    % 1
MODEM_INTC:480C75E4 ??				    % 1
MODEM_INTC:480C75E5 ??				    % 1
MODEM_INTC:480C75E6 ??				    % 1
MODEM_INTC:480C75E7 ??				    % 1
MODEM_INTC:480C75E8 ??				    % 1
MODEM_INTC:480C75E9 ??				    % 1
MODEM_INTC:480C75EA ??				    % 1
MODEM_INTC:480C75EB ??				    % 1
MODEM_INTC:480C75EC ??				    % 1
MODEM_INTC:480C75ED ??				    % 1
MODEM_INTC:480C75EE ??				    % 1
MODEM_INTC:480C75EF ??				    % 1
MODEM_INTC:480C75F0 ??				    % 1
MODEM_INTC:480C75F1 ??				    % 1
MODEM_INTC:480C75F2 ??				    % 1
MODEM_INTC:480C75F3 ??				    % 1
MODEM_INTC:480C75F4 ??				    % 1
MODEM_INTC:480C75F5 ??				    % 1
MODEM_INTC:480C75F6 ??				    % 1
MODEM_INTC:480C75F7 ??				    % 1
MODEM_INTC:480C75F8 ??				    % 1
MODEM_INTC:480C75F9 ??				    % 1
MODEM_INTC:480C75FA ??				    % 1
MODEM_INTC:480C75FB ??				    % 1
MODEM_INTC:480C75FC ??				    % 1
MODEM_INTC:480C75FD ??				    % 1
MODEM_INTC:480C75FE ??				    % 1
MODEM_INTC:480C75FF ??				    % 1
MODEM_INTC:480C7600 ??				    % 1
MODEM_INTC:480C7601 ??				    % 1
MODEM_INTC:480C7602 ??				    % 1
MODEM_INTC:480C7603 ??				    % 1
MODEM_INTC:480C7604 ??				    % 1
MODEM_INTC:480C7605 ??				    % 1
MODEM_INTC:480C7606 ??				    % 1
MODEM_INTC:480C7607 ??				    % 1
MODEM_INTC:480C7608 ??				    % 1
MODEM_INTC:480C7609 ??				    % 1
MODEM_INTC:480C760A ??				    % 1
MODEM_INTC:480C760B ??				    % 1
MODEM_INTC:480C760C ??				    % 1
MODEM_INTC:480C760D ??				    % 1
MODEM_INTC:480C760E ??				    % 1
MODEM_INTC:480C760F ??				    % 1
MODEM_INTC:480C7610 ??				    % 1
MODEM_INTC:480C7611 ??				    % 1
MODEM_INTC:480C7612 ??				    % 1
MODEM_INTC:480C7613 ??				    % 1
MODEM_INTC:480C7614 ??				    % 1
MODEM_INTC:480C7615 ??				    % 1
MODEM_INTC:480C7616 ??				    % 1
MODEM_INTC:480C7617 ??				    % 1
MODEM_INTC:480C7618 ??				    % 1
MODEM_INTC:480C7619 ??				    % 1
MODEM_INTC:480C761A ??				    % 1
MODEM_INTC:480C761B ??				    % 1
MODEM_INTC:480C761C ??				    % 1
MODEM_INTC:480C761D ??				    % 1
MODEM_INTC:480C761E ??				    % 1
MODEM_INTC:480C761F ??				    % 1
MODEM_INTC:480C7620 ??				    % 1
MODEM_INTC:480C7621 ??				    % 1
MODEM_INTC:480C7622 ??				    % 1
MODEM_INTC:480C7623 ??				    % 1
MODEM_INTC:480C7624 ??				    % 1
MODEM_INTC:480C7625 ??				    % 1
MODEM_INTC:480C7626 ??				    % 1
MODEM_INTC:480C7627 ??				    % 1
MODEM_INTC:480C7628 ??				    % 1
MODEM_INTC:480C7629 ??				    % 1
MODEM_INTC:480C762A ??				    % 1
MODEM_INTC:480C762B ??				    % 1
MODEM_INTC:480C762C ??				    % 1
MODEM_INTC:480C762D ??				    % 1
MODEM_INTC:480C762E ??				    % 1
MODEM_INTC:480C762F ??				    % 1
MODEM_INTC:480C7630 ??				    % 1
MODEM_INTC:480C7631 ??				    % 1
MODEM_INTC:480C7632 ??				    % 1
MODEM_INTC:480C7633 ??				    % 1
MODEM_INTC:480C7634 ??				    % 1
MODEM_INTC:480C7635 ??				    % 1
MODEM_INTC:480C7636 ??				    % 1
MODEM_INTC:480C7637 ??				    % 1
MODEM_INTC:480C7638 ??				    % 1
MODEM_INTC:480C7639 ??				    % 1
MODEM_INTC:480C763A ??				    % 1
MODEM_INTC:480C763B ??				    % 1
MODEM_INTC:480C763C ??				    % 1
MODEM_INTC:480C763D ??				    % 1
MODEM_INTC:480C763E ??				    % 1
MODEM_INTC:480C763F ??				    % 1
MODEM_INTC:480C7640 ??				    % 1
MODEM_INTC:480C7641 ??				    % 1
MODEM_INTC:480C7642 ??				    % 1
MODEM_INTC:480C7643 ??				    % 1
MODEM_INTC:480C7644 ??				    % 1
MODEM_INTC:480C7645 ??				    % 1
MODEM_INTC:480C7646 ??				    % 1
MODEM_INTC:480C7647 ??				    % 1
MODEM_INTC:480C7648 ??				    % 1
MODEM_INTC:480C7649 ??				    % 1
MODEM_INTC:480C764A ??				    % 1
MODEM_INTC:480C764B ??				    % 1
MODEM_INTC:480C764C ??				    % 1
MODEM_INTC:480C764D ??				    % 1
MODEM_INTC:480C764E ??				    % 1
MODEM_INTC:480C764F ??				    % 1
MODEM_INTC:480C7650 ??				    % 1
MODEM_INTC:480C7651 ??				    % 1
MODEM_INTC:480C7652 ??				    % 1
MODEM_INTC:480C7653 ??				    % 1
MODEM_INTC:480C7654 ??				    % 1
MODEM_INTC:480C7655 ??				    % 1
MODEM_INTC:480C7656 ??				    % 1
MODEM_INTC:480C7657 ??				    % 1
MODEM_INTC:480C7658 ??				    % 1
MODEM_INTC:480C7659 ??				    % 1
MODEM_INTC:480C765A ??				    % 1
MODEM_INTC:480C765B ??				    % 1
MODEM_INTC:480C765C ??				    % 1
MODEM_INTC:480C765D ??				    % 1
MODEM_INTC:480C765E ??				    % 1
MODEM_INTC:480C765F ??				    % 1
MODEM_INTC:480C7660 ??				    % 1
MODEM_INTC:480C7661 ??				    % 1
MODEM_INTC:480C7662 ??				    % 1
MODEM_INTC:480C7663 ??				    % 1
MODEM_INTC:480C7664 ??				    % 1
MODEM_INTC:480C7665 ??				    % 1
MODEM_INTC:480C7666 ??				    % 1
MODEM_INTC:480C7667 ??				    % 1
MODEM_INTC:480C7668 ??				    % 1
MODEM_INTC:480C7669 ??				    % 1
MODEM_INTC:480C766A ??				    % 1
MODEM_INTC:480C766B ??				    % 1
MODEM_INTC:480C766C ??				    % 1
MODEM_INTC:480C766D ??				    % 1
MODEM_INTC:480C766E ??				    % 1
MODEM_INTC:480C766F ??				    % 1
MODEM_INTC:480C7670 ??				    % 1
MODEM_INTC:480C7671 ??				    % 1
MODEM_INTC:480C7672 ??				    % 1
MODEM_INTC:480C7673 ??				    % 1
MODEM_INTC:480C7674 ??				    % 1
MODEM_INTC:480C7675 ??				    % 1
MODEM_INTC:480C7676 ??				    % 1
MODEM_INTC:480C7677 ??				    % 1
MODEM_INTC:480C7678 ??				    % 1
MODEM_INTC:480C7679 ??				    % 1
MODEM_INTC:480C767A ??				    % 1
MODEM_INTC:480C767B ??				    % 1
MODEM_INTC:480C767C ??				    % 1
MODEM_INTC:480C767D ??				    % 1
MODEM_INTC:480C767E ??				    % 1
MODEM_INTC:480C767F ??				    % 1
MODEM_INTC:480C7680 ??				    % 1
MODEM_INTC:480C7681 ??				    % 1
MODEM_INTC:480C7682 ??				    % 1
MODEM_INTC:480C7683 ??				    % 1
MODEM_INTC:480C7684 ??				    % 1
MODEM_INTC:480C7685 ??				    % 1
MODEM_INTC:480C7686 ??				    % 1
MODEM_INTC:480C7687 ??				    % 1
MODEM_INTC:480C7688 ??				    % 1
MODEM_INTC:480C7689 ??				    % 1
MODEM_INTC:480C768A ??				    % 1
MODEM_INTC:480C768B ??				    % 1
MODEM_INTC:480C768C ??				    % 1
MODEM_INTC:480C768D ??				    % 1
MODEM_INTC:480C768E ??				    % 1
MODEM_INTC:480C768F ??				    % 1
MODEM_INTC:480C7690 ??				    % 1
MODEM_INTC:480C7691 ??				    % 1
MODEM_INTC:480C7692 ??				    % 1
MODEM_INTC:480C7693 ??				    % 1
MODEM_INTC:480C7694 ??				    % 1
MODEM_INTC:480C7695 ??				    % 1
MODEM_INTC:480C7696 ??				    % 1
MODEM_INTC:480C7697 ??				    % 1
MODEM_INTC:480C7698 ??				    % 1
MODEM_INTC:480C7699 ??				    % 1
MODEM_INTC:480C769A ??				    % 1
MODEM_INTC:480C769B ??				    % 1
MODEM_INTC:480C769C ??				    % 1
MODEM_INTC:480C769D ??				    % 1
MODEM_INTC:480C769E ??				    % 1
MODEM_INTC:480C769F ??				    % 1
MODEM_INTC:480C76A0 ??				    % 1
MODEM_INTC:480C76A1 ??				    % 1
MODEM_INTC:480C76A2 ??				    % 1
MODEM_INTC:480C76A3 ??				    % 1
MODEM_INTC:480C76A4 ??				    % 1
MODEM_INTC:480C76A5 ??				    % 1
MODEM_INTC:480C76A6 ??				    % 1
MODEM_INTC:480C76A7 ??				    % 1
MODEM_INTC:480C76A8 ??				    % 1
MODEM_INTC:480C76A9 ??				    % 1
MODEM_INTC:480C76AA ??				    % 1
MODEM_INTC:480C76AB ??				    % 1
MODEM_INTC:480C76AC ??				    % 1
MODEM_INTC:480C76AD ??				    % 1
MODEM_INTC:480C76AE ??				    % 1
MODEM_INTC:480C76AF ??				    % 1
MODEM_INTC:480C76B0 ??				    % 1
MODEM_INTC:480C76B1 ??				    % 1
MODEM_INTC:480C76B2 ??				    % 1
MODEM_INTC:480C76B3 ??				    % 1
MODEM_INTC:480C76B4 ??				    % 1
MODEM_INTC:480C76B5 ??				    % 1
MODEM_INTC:480C76B6 ??				    % 1
MODEM_INTC:480C76B7 ??				    % 1
MODEM_INTC:480C76B8 ??				    % 1
MODEM_INTC:480C76B9 ??				    % 1
MODEM_INTC:480C76BA ??				    % 1
MODEM_INTC:480C76BB ??				    % 1
MODEM_INTC:480C76BC ??				    % 1
MODEM_INTC:480C76BD ??				    % 1
MODEM_INTC:480C76BE ??				    % 1
MODEM_INTC:480C76BF ??				    % 1
MODEM_INTC:480C76C0 ??				    % 1
MODEM_INTC:480C76C1 ??				    % 1
MODEM_INTC:480C76C2 ??				    % 1
MODEM_INTC:480C76C3 ??				    % 1
MODEM_INTC:480C76C4 ??				    % 1
MODEM_INTC:480C76C5 ??				    % 1
MODEM_INTC:480C76C6 ??				    % 1
MODEM_INTC:480C76C7 ??				    % 1
MODEM_INTC:480C76C8 ??				    % 1
MODEM_INTC:480C76C9 ??				    % 1
MODEM_INTC:480C76CA ??				    % 1
MODEM_INTC:480C76CB ??				    % 1
MODEM_INTC:480C76CC ??				    % 1
MODEM_INTC:480C76CD ??				    % 1
MODEM_INTC:480C76CE ??				    % 1
MODEM_INTC:480C76CF ??				    % 1
MODEM_INTC:480C76D0 ??				    % 1
MODEM_INTC:480C76D1 ??				    % 1
MODEM_INTC:480C76D2 ??				    % 1
MODEM_INTC:480C76D3 ??				    % 1
MODEM_INTC:480C76D4 ??				    % 1
MODEM_INTC:480C76D5 ??				    % 1
MODEM_INTC:480C76D6 ??				    % 1
MODEM_INTC:480C76D7 ??				    % 1
MODEM_INTC:480C76D8 ??				    % 1
MODEM_INTC:480C76D9 ??				    % 1
MODEM_INTC:480C76DA ??				    % 1
MODEM_INTC:480C76DB ??				    % 1
MODEM_INTC:480C76DC ??				    % 1
MODEM_INTC:480C76DD ??				    % 1
MODEM_INTC:480C76DE ??				    % 1
MODEM_INTC:480C76DF ??				    % 1
MODEM_INTC:480C76E0 ??				    % 1
MODEM_INTC:480C76E1 ??				    % 1
MODEM_INTC:480C76E2 ??				    % 1
MODEM_INTC:480C76E3 ??				    % 1
MODEM_INTC:480C76E4 ??				    % 1
MODEM_INTC:480C76E5 ??				    % 1
MODEM_INTC:480C76E6 ??				    % 1
MODEM_INTC:480C76E7 ??				    % 1
MODEM_INTC:480C76E8 ??				    % 1
MODEM_INTC:480C76E9 ??				    % 1
MODEM_INTC:480C76EA ??				    % 1
MODEM_INTC:480C76EB ??				    % 1
MODEM_INTC:480C76EC ??				    % 1
MODEM_INTC:480C76ED ??				    % 1
MODEM_INTC:480C76EE ??				    % 1
MODEM_INTC:480C76EF ??				    % 1
MODEM_INTC:480C76F0 ??				    % 1
MODEM_INTC:480C76F1 ??				    % 1
MODEM_INTC:480C76F2 ??				    % 1
MODEM_INTC:480C76F3 ??				    % 1
MODEM_INTC:480C76F4 ??				    % 1
MODEM_INTC:480C76F5 ??				    % 1
MODEM_INTC:480C76F6 ??				    % 1
MODEM_INTC:480C76F7 ??				    % 1
MODEM_INTC:480C76F8 ??				    % 1
MODEM_INTC:480C76F9 ??				    % 1
MODEM_INTC:480C76FA ??				    % 1
MODEM_INTC:480C76FB ??				    % 1
MODEM_INTC:480C76FC ??				    % 1
MODEM_INTC:480C76FD ??				    % 1
MODEM_INTC:480C76FE ??				    % 1
MODEM_INTC:480C76FF ??				    % 1
MODEM_INTC:480C7700 ??				    % 1
MODEM_INTC:480C7701 ??				    % 1
MODEM_INTC:480C7702 ??				    % 1
MODEM_INTC:480C7703 ??				    % 1
MODEM_INTC:480C7704 ??				    % 1
MODEM_INTC:480C7705 ??				    % 1
MODEM_INTC:480C7706 ??				    % 1
MODEM_INTC:480C7707 ??				    % 1
MODEM_INTC:480C7708 ??				    % 1
MODEM_INTC:480C7709 ??				    % 1
MODEM_INTC:480C770A ??				    % 1
MODEM_INTC:480C770B ??				    % 1
MODEM_INTC:480C770C ??				    % 1
MODEM_INTC:480C770D ??				    % 1
MODEM_INTC:480C770E ??				    % 1
MODEM_INTC:480C770F ??				    % 1
MODEM_INTC:480C7710 ??				    % 1
MODEM_INTC:480C7711 ??				    % 1
MODEM_INTC:480C7712 ??				    % 1
MODEM_INTC:480C7713 ??				    % 1
MODEM_INTC:480C7714 ??				    % 1
MODEM_INTC:480C7715 ??				    % 1
MODEM_INTC:480C7716 ??				    % 1
MODEM_INTC:480C7717 ??				    % 1
MODEM_INTC:480C7718 ??				    % 1
MODEM_INTC:480C7719 ??				    % 1
MODEM_INTC:480C771A ??				    % 1
MODEM_INTC:480C771B ??				    % 1
MODEM_INTC:480C771C ??				    % 1
MODEM_INTC:480C771D ??				    % 1
MODEM_INTC:480C771E ??				    % 1
MODEM_INTC:480C771F ??				    % 1
MODEM_INTC:480C7720 ??				    % 1
MODEM_INTC:480C7721 ??				    % 1
MODEM_INTC:480C7722 ??				    % 1
MODEM_INTC:480C7723 ??				    % 1
MODEM_INTC:480C7724 ??				    % 1
MODEM_INTC:480C7725 ??				    % 1
MODEM_INTC:480C7726 ??				    % 1
MODEM_INTC:480C7727 ??				    % 1
MODEM_INTC:480C7728 ??				    % 1
MODEM_INTC:480C7729 ??				    % 1
MODEM_INTC:480C772A ??				    % 1
MODEM_INTC:480C772B ??				    % 1
MODEM_INTC:480C772C ??				    % 1
MODEM_INTC:480C772D ??				    % 1
MODEM_INTC:480C772E ??				    % 1
MODEM_INTC:480C772F ??				    % 1
MODEM_INTC:480C7730 ??				    % 1
MODEM_INTC:480C7731 ??				    % 1
MODEM_INTC:480C7732 ??				    % 1
MODEM_INTC:480C7733 ??				    % 1
MODEM_INTC:480C7734 ??				    % 1
MODEM_INTC:480C7735 ??				    % 1
MODEM_INTC:480C7736 ??				    % 1
MODEM_INTC:480C7737 ??				    % 1
MODEM_INTC:480C7738 ??				    % 1
MODEM_INTC:480C7739 ??				    % 1
MODEM_INTC:480C773A ??				    % 1
MODEM_INTC:480C773B ??				    % 1
MODEM_INTC:480C773C ??				    % 1
MODEM_INTC:480C773D ??				    % 1
MODEM_INTC:480C773E ??				    % 1
MODEM_INTC:480C773F ??				    % 1
MODEM_INTC:480C7740 ??				    % 1
MODEM_INTC:480C7741 ??				    % 1
MODEM_INTC:480C7742 ??				    % 1
MODEM_INTC:480C7743 ??				    % 1
MODEM_INTC:480C7744 ??				    % 1
MODEM_INTC:480C7745 ??				    % 1
MODEM_INTC:480C7746 ??				    % 1
MODEM_INTC:480C7747 ??				    % 1
MODEM_INTC:480C7748 ??				    % 1
MODEM_INTC:480C7749 ??				    % 1
MODEM_INTC:480C774A ??				    % 1
MODEM_INTC:480C774B ??				    % 1
MODEM_INTC:480C774C ??				    % 1
MODEM_INTC:480C774D ??				    % 1
MODEM_INTC:480C774E ??				    % 1
MODEM_INTC:480C774F ??				    % 1
MODEM_INTC:480C7750 ??				    % 1
MODEM_INTC:480C7751 ??				    % 1
MODEM_INTC:480C7752 ??				    % 1
MODEM_INTC:480C7753 ??				    % 1
MODEM_INTC:480C7754 ??				    % 1
MODEM_INTC:480C7755 ??				    % 1
MODEM_INTC:480C7756 ??				    % 1
MODEM_INTC:480C7757 ??				    % 1
MODEM_INTC:480C7758 ??				    % 1
MODEM_INTC:480C7759 ??				    % 1
MODEM_INTC:480C775A ??				    % 1
MODEM_INTC:480C775B ??				    % 1
MODEM_INTC:480C775C ??				    % 1
MODEM_INTC:480C775D ??				    % 1
MODEM_INTC:480C775E ??				    % 1
MODEM_INTC:480C775F ??				    % 1
MODEM_INTC:480C7760 ??				    % 1
MODEM_INTC:480C7761 ??				    % 1
MODEM_INTC:480C7762 ??				    % 1
MODEM_INTC:480C7763 ??				    % 1
MODEM_INTC:480C7764 ??				    % 1
MODEM_INTC:480C7765 ??				    % 1
MODEM_INTC:480C7766 ??				    % 1
MODEM_INTC:480C7767 ??				    % 1
MODEM_INTC:480C7768 ??				    % 1
MODEM_INTC:480C7769 ??				    % 1
MODEM_INTC:480C776A ??				    % 1
MODEM_INTC:480C776B ??				    % 1
MODEM_INTC:480C776C ??				    % 1
MODEM_INTC:480C776D ??				    % 1
MODEM_INTC:480C776E ??				    % 1
MODEM_INTC:480C776F ??				    % 1
MODEM_INTC:480C7770 ??				    % 1
MODEM_INTC:480C7771 ??				    % 1
MODEM_INTC:480C7772 ??				    % 1
MODEM_INTC:480C7773 ??				    % 1
MODEM_INTC:480C7774 ??				    % 1
MODEM_INTC:480C7775 ??				    % 1
MODEM_INTC:480C7776 ??				    % 1
MODEM_INTC:480C7777 ??				    % 1
MODEM_INTC:480C7778 ??				    % 1
MODEM_INTC:480C7779 ??				    % 1
MODEM_INTC:480C777A ??				    % 1
MODEM_INTC:480C777B ??				    % 1
MODEM_INTC:480C777C ??				    % 1
MODEM_INTC:480C777D ??				    % 1
MODEM_INTC:480C777E ??				    % 1
MODEM_INTC:480C777F ??				    % 1
MODEM_INTC:480C7780 ??				    % 1
MODEM_INTC:480C7781 ??				    % 1
MODEM_INTC:480C7782 ??				    % 1
MODEM_INTC:480C7783 ??				    % 1
MODEM_INTC:480C7784 ??				    % 1
MODEM_INTC:480C7785 ??				    % 1
MODEM_INTC:480C7786 ??				    % 1
MODEM_INTC:480C7787 ??				    % 1
MODEM_INTC:480C7788 ??				    % 1
MODEM_INTC:480C7789 ??				    % 1
MODEM_INTC:480C778A ??				    % 1
MODEM_INTC:480C778B ??				    % 1
MODEM_INTC:480C778C ??				    % 1
MODEM_INTC:480C778D ??				    % 1
MODEM_INTC:480C778E ??				    % 1
MODEM_INTC:480C778F ??				    % 1
MODEM_INTC:480C7790 ??				    % 1
MODEM_INTC:480C7791 ??				    % 1
MODEM_INTC:480C7792 ??				    % 1
MODEM_INTC:480C7793 ??				    % 1
MODEM_INTC:480C7794 ??				    % 1
MODEM_INTC:480C7795 ??				    % 1
MODEM_INTC:480C7796 ??				    % 1
MODEM_INTC:480C7797 ??				    % 1
MODEM_INTC:480C7798 ??				    % 1
MODEM_INTC:480C7799 ??				    % 1
MODEM_INTC:480C779A ??				    % 1
MODEM_INTC:480C779B ??				    % 1
MODEM_INTC:480C779C ??				    % 1
MODEM_INTC:480C779D ??				    % 1
MODEM_INTC:480C779E ??				    % 1
MODEM_INTC:480C779F ??				    % 1
MODEM_INTC:480C77A0 ??				    % 1
MODEM_INTC:480C77A1 ??				    % 1
MODEM_INTC:480C77A2 ??				    % 1
MODEM_INTC:480C77A3 ??				    % 1
MODEM_INTC:480C77A4 ??				    % 1
MODEM_INTC:480C77A5 ??				    % 1
MODEM_INTC:480C77A6 ??				    % 1
MODEM_INTC:480C77A7 ??				    % 1
MODEM_INTC:480C77A8 ??				    % 1
MODEM_INTC:480C77A9 ??				    % 1
MODEM_INTC:480C77AA ??				    % 1
MODEM_INTC:480C77AB ??				    % 1
MODEM_INTC:480C77AC ??				    % 1
MODEM_INTC:480C77AD ??				    % 1
MODEM_INTC:480C77AE ??				    % 1
MODEM_INTC:480C77AF ??				    % 1
MODEM_INTC:480C77B0 ??				    % 1
MODEM_INTC:480C77B1 ??				    % 1
MODEM_INTC:480C77B2 ??				    % 1
MODEM_INTC:480C77B3 ??				    % 1
MODEM_INTC:480C77B4 ??				    % 1
MODEM_INTC:480C77B5 ??				    % 1
MODEM_INTC:480C77B6 ??				    % 1
MODEM_INTC:480C77B7 ??				    % 1
MODEM_INTC:480C77B8 ??				    % 1
MODEM_INTC:480C77B9 ??				    % 1
MODEM_INTC:480C77BA ??				    % 1
MODEM_INTC:480C77BB ??				    % 1
MODEM_INTC:480C77BC ??				    % 1
MODEM_INTC:480C77BD ??				    % 1
MODEM_INTC:480C77BE ??				    % 1
MODEM_INTC:480C77BF ??				    % 1
MODEM_INTC:480C77C0 ??				    % 1
MODEM_INTC:480C77C1 ??				    % 1
MODEM_INTC:480C77C2 ??				    % 1
MODEM_INTC:480C77C3 ??				    % 1
MODEM_INTC:480C77C4 ??				    % 1
MODEM_INTC:480C77C5 ??				    % 1
MODEM_INTC:480C77C6 ??				    % 1
MODEM_INTC:480C77C7 ??				    % 1
MODEM_INTC:480C77C8 ??				    % 1
MODEM_INTC:480C77C9 ??				    % 1
MODEM_INTC:480C77CA ??				    % 1
MODEM_INTC:480C77CB ??				    % 1
MODEM_INTC:480C77CC ??				    % 1
MODEM_INTC:480C77CD ??				    % 1
MODEM_INTC:480C77CE ??				    % 1
MODEM_INTC:480C77CF ??				    % 1
MODEM_INTC:480C77D0 ??				    % 1
MODEM_INTC:480C77D1 ??				    % 1
MODEM_INTC:480C77D2 ??				    % 1
MODEM_INTC:480C77D3 ??				    % 1
MODEM_INTC:480C77D4 ??				    % 1
MODEM_INTC:480C77D5 ??				    % 1
MODEM_INTC:480C77D6 ??				    % 1
MODEM_INTC:480C77D7 ??				    % 1
MODEM_INTC:480C77D8 ??				    % 1
MODEM_INTC:480C77D9 ??				    % 1
MODEM_INTC:480C77DA ??				    % 1
MODEM_INTC:480C77DB ??				    % 1
MODEM_INTC:480C77DC ??				    % 1
MODEM_INTC:480C77DD ??				    % 1
MODEM_INTC:480C77DE ??				    % 1
MODEM_INTC:480C77DF ??				    % 1
MODEM_INTC:480C77E0 ??				    % 1
MODEM_INTC:480C77E1 ??				    % 1
MODEM_INTC:480C77E2 ??				    % 1
MODEM_INTC:480C77E3 ??				    % 1
MODEM_INTC:480C77E4 ??				    % 1
MODEM_INTC:480C77E5 ??				    % 1
MODEM_INTC:480C77E6 ??				    % 1
MODEM_INTC:480C77E7 ??				    % 1
MODEM_INTC:480C77E8 ??				    % 1
MODEM_INTC:480C77E9 ??				    % 1
MODEM_INTC:480C77EA ??				    % 1
MODEM_INTC:480C77EB ??				    % 1
MODEM_INTC:480C77EC ??				    % 1
MODEM_INTC:480C77ED ??				    % 1
MODEM_INTC:480C77EE ??				    % 1
MODEM_INTC:480C77EF ??				    % 1
MODEM_INTC:480C77F0 ??				    % 1
MODEM_INTC:480C77F1 ??				    % 1
MODEM_INTC:480C77F2 ??				    % 1
MODEM_INTC:480C77F3 ??				    % 1
MODEM_INTC:480C77F4 ??				    % 1
MODEM_INTC:480C77F5 ??				    % 1
MODEM_INTC:480C77F6 ??				    % 1
MODEM_INTC:480C77F7 ??				    % 1
MODEM_INTC:480C77F8 ??				    % 1
MODEM_INTC:480C77F9 ??				    % 1
MODEM_INTC:480C77FA ??				    % 1
MODEM_INTC:480C77FB ??				    % 1
MODEM_INTC:480C77FC ??				    % 1
MODEM_INTC:480C77FD ??				    % 1
MODEM_INTC:480C77FE ??				    % 1
MODEM_INTC:480C77FF ??				    % 1
MODEM_INTC:480C7800 ??				    % 1
MODEM_INTC:480C7801 ??				    % 1
MODEM_INTC:480C7802 ??				    % 1
MODEM_INTC:480C7803 ??				    % 1
MODEM_INTC:480C7804 ??				    % 1
MODEM_INTC:480C7805 ??				    % 1
MODEM_INTC:480C7806 ??				    % 1
MODEM_INTC:480C7807 ??				    % 1
MODEM_INTC:480C7808 ??				    % 1
MODEM_INTC:480C7809 ??				    % 1
MODEM_INTC:480C780A ??				    % 1
MODEM_INTC:480C780B ??				    % 1
MODEM_INTC:480C780C ??				    % 1
MODEM_INTC:480C780D ??				    % 1
MODEM_INTC:480C780E ??				    % 1
MODEM_INTC:480C780F ??				    % 1
MODEM_INTC:480C7810 ??				    % 1
MODEM_INTC:480C7811 ??				    % 1
MODEM_INTC:480C7812 ??				    % 1
MODEM_INTC:480C7813 ??				    % 1
MODEM_INTC:480C7814 ??				    % 1
MODEM_INTC:480C7815 ??				    % 1
MODEM_INTC:480C7816 ??				    % 1
MODEM_INTC:480C7817 ??				    % 1
MODEM_INTC:480C7818 ??				    % 1
MODEM_INTC:480C7819 ??				    % 1
MODEM_INTC:480C781A ??				    % 1
MODEM_INTC:480C781B ??				    % 1
MODEM_INTC:480C781C ??				    % 1
MODEM_INTC:480C781D ??				    % 1
MODEM_INTC:480C781E ??				    % 1
MODEM_INTC:480C781F ??				    % 1
MODEM_INTC:480C7820 ??				    % 1
MODEM_INTC:480C7821 ??				    % 1
MODEM_INTC:480C7822 ??				    % 1
MODEM_INTC:480C7823 ??				    % 1
MODEM_INTC:480C7824 ??				    % 1
MODEM_INTC:480C7825 ??				    % 1
MODEM_INTC:480C7826 ??				    % 1
MODEM_INTC:480C7827 ??				    % 1
MODEM_INTC:480C7828 ??				    % 1
MODEM_INTC:480C7829 ??				    % 1
MODEM_INTC:480C782A ??				    % 1
MODEM_INTC:480C782B ??				    % 1
MODEM_INTC:480C782C ??				    % 1
MODEM_INTC:480C782D ??				    % 1
MODEM_INTC:480C782E ??				    % 1
MODEM_INTC:480C782F ??				    % 1
MODEM_INTC:480C7830 ??				    % 1
MODEM_INTC:480C7831 ??				    % 1
MODEM_INTC:480C7832 ??				    % 1
MODEM_INTC:480C7833 ??				    % 1
MODEM_INTC:480C7834 ??				    % 1
MODEM_INTC:480C7835 ??				    % 1
MODEM_INTC:480C7836 ??				    % 1
MODEM_INTC:480C7837 ??				    % 1
MODEM_INTC:480C7838 ??				    % 1
MODEM_INTC:480C7839 ??				    % 1
MODEM_INTC:480C783A ??				    % 1
MODEM_INTC:480C783B ??				    % 1
MODEM_INTC:480C783C ??				    % 1
MODEM_INTC:480C783D ??				    % 1
MODEM_INTC:480C783E ??				    % 1
MODEM_INTC:480C783F ??				    % 1
MODEM_INTC:480C7840 ??				    % 1
MODEM_INTC:480C7841 ??				    % 1
MODEM_INTC:480C7842 ??				    % 1
MODEM_INTC:480C7843 ??				    % 1
MODEM_INTC:480C7844 ??				    % 1
MODEM_INTC:480C7845 ??				    % 1
MODEM_INTC:480C7846 ??				    % 1
MODEM_INTC:480C7847 ??				    % 1
MODEM_INTC:480C7848 ??				    % 1
MODEM_INTC:480C7849 ??				    % 1
MODEM_INTC:480C784A ??				    % 1
MODEM_INTC:480C784B ??				    % 1
MODEM_INTC:480C784C ??				    % 1
MODEM_INTC:480C784D ??				    % 1
MODEM_INTC:480C784E ??				    % 1
MODEM_INTC:480C784F ??				    % 1
MODEM_INTC:480C7850 ??				    % 1
MODEM_INTC:480C7851 ??				    % 1
MODEM_INTC:480C7852 ??				    % 1
MODEM_INTC:480C7853 ??				    % 1
MODEM_INTC:480C7854 ??				    % 1
MODEM_INTC:480C7855 ??				    % 1
MODEM_INTC:480C7856 ??				    % 1
MODEM_INTC:480C7857 ??				    % 1
MODEM_INTC:480C7858 ??				    % 1
MODEM_INTC:480C7859 ??				    % 1
MODEM_INTC:480C785A ??				    % 1
MODEM_INTC:480C785B ??				    % 1
MODEM_INTC:480C785C ??				    % 1
MODEM_INTC:480C785D ??				    % 1
MODEM_INTC:480C785E ??				    % 1
MODEM_INTC:480C785F ??				    % 1
MODEM_INTC:480C7860 ??				    % 1
MODEM_INTC:480C7861 ??				    % 1
MODEM_INTC:480C7862 ??				    % 1
MODEM_INTC:480C7863 ??				    % 1
MODEM_INTC:480C7864 ??				    % 1
MODEM_INTC:480C7865 ??				    % 1
MODEM_INTC:480C7866 ??				    % 1
MODEM_INTC:480C7867 ??				    % 1
MODEM_INTC:480C7868 ??				    % 1
MODEM_INTC:480C7869 ??				    % 1
MODEM_INTC:480C786A ??				    % 1
MODEM_INTC:480C786B ??				    % 1
MODEM_INTC:480C786C ??				    % 1
MODEM_INTC:480C786D ??				    % 1
MODEM_INTC:480C786E ??				    % 1
MODEM_INTC:480C786F ??				    % 1
MODEM_INTC:480C7870 ??				    % 1
MODEM_INTC:480C7871 ??				    % 1
MODEM_INTC:480C7872 ??				    % 1
MODEM_INTC:480C7873 ??				    % 1
MODEM_INTC:480C7874 ??				    % 1
MODEM_INTC:480C7875 ??				    % 1
MODEM_INTC:480C7876 ??				    % 1
MODEM_INTC:480C7877 ??				    % 1
MODEM_INTC:480C7878 ??				    % 1
MODEM_INTC:480C7879 ??				    % 1
MODEM_INTC:480C787A ??				    % 1
MODEM_INTC:480C787B ??				    % 1
MODEM_INTC:480C787C ??				    % 1
MODEM_INTC:480C787D ??				    % 1
MODEM_INTC:480C787E ??				    % 1
MODEM_INTC:480C787F ??				    % 1
MODEM_INTC:480C7880 ??				    % 1
MODEM_INTC:480C7881 ??				    % 1
MODEM_INTC:480C7882 ??				    % 1
MODEM_INTC:480C7883 ??				    % 1
MODEM_INTC:480C7884 ??				    % 1
MODEM_INTC:480C7885 ??				    % 1
MODEM_INTC:480C7886 ??				    % 1
MODEM_INTC:480C7887 ??				    % 1
MODEM_INTC:480C7888 ??				    % 1
MODEM_INTC:480C7889 ??				    % 1
MODEM_INTC:480C788A ??				    % 1
MODEM_INTC:480C788B ??				    % 1
MODEM_INTC:480C788C ??				    % 1
MODEM_INTC:480C788D ??				    % 1
MODEM_INTC:480C788E ??				    % 1
MODEM_INTC:480C788F ??				    % 1
MODEM_INTC:480C7890 ??				    % 1
MODEM_INTC:480C7891 ??				    % 1
MODEM_INTC:480C7892 ??				    % 1
MODEM_INTC:480C7893 ??				    % 1
MODEM_INTC:480C7894 ??				    % 1
MODEM_INTC:480C7895 ??				    % 1
MODEM_INTC:480C7896 ??				    % 1
MODEM_INTC:480C7897 ??				    % 1
MODEM_INTC:480C7898 ??				    % 1
MODEM_INTC:480C7899 ??				    % 1
MODEM_INTC:480C789A ??				    % 1
MODEM_INTC:480C789B ??				    % 1
MODEM_INTC:480C789C ??				    % 1
MODEM_INTC:480C789D ??				    % 1
MODEM_INTC:480C789E ??				    % 1
MODEM_INTC:480C789F ??				    % 1
MODEM_INTC:480C78A0 ??				    % 1
MODEM_INTC:480C78A1 ??				    % 1
MODEM_INTC:480C78A2 ??				    % 1
MODEM_INTC:480C78A3 ??				    % 1
MODEM_INTC:480C78A4 ??				    % 1
MODEM_INTC:480C78A5 ??				    % 1
MODEM_INTC:480C78A6 ??				    % 1
MODEM_INTC:480C78A7 ??				    % 1
MODEM_INTC:480C78A8 ??				    % 1
MODEM_INTC:480C78A9 ??				    % 1
MODEM_INTC:480C78AA ??				    % 1
MODEM_INTC:480C78AB ??				    % 1
MODEM_INTC:480C78AC ??				    % 1
MODEM_INTC:480C78AD ??				    % 1
MODEM_INTC:480C78AE ??				    % 1
MODEM_INTC:480C78AF ??				    % 1
MODEM_INTC:480C78B0 ??				    % 1
MODEM_INTC:480C78B1 ??				    % 1
MODEM_INTC:480C78B2 ??				    % 1
MODEM_INTC:480C78B3 ??				    % 1
MODEM_INTC:480C78B4 ??				    % 1
MODEM_INTC:480C78B5 ??				    % 1
MODEM_INTC:480C78B6 ??				    % 1
MODEM_INTC:480C78B7 ??				    % 1
MODEM_INTC:480C78B8 ??				    % 1
MODEM_INTC:480C78B9 ??				    % 1
MODEM_INTC:480C78BA ??				    % 1
MODEM_INTC:480C78BB ??				    % 1
MODEM_INTC:480C78BC ??				    % 1
MODEM_INTC:480C78BD ??				    % 1
MODEM_INTC:480C78BE ??				    % 1
MODEM_INTC:480C78BF ??				    % 1
MODEM_INTC:480C78C0 ??				    % 1
MODEM_INTC:480C78C1 ??				    % 1
MODEM_INTC:480C78C2 ??				    % 1
MODEM_INTC:480C78C3 ??				    % 1
MODEM_INTC:480C78C4 ??				    % 1
MODEM_INTC:480C78C5 ??				    % 1
MODEM_INTC:480C78C6 ??				    % 1
MODEM_INTC:480C78C7 ??				    % 1
MODEM_INTC:480C78C8 ??				    % 1
MODEM_INTC:480C78C9 ??				    % 1
MODEM_INTC:480C78CA ??				    % 1
MODEM_INTC:480C78CB ??				    % 1
MODEM_INTC:480C78CC ??				    % 1
MODEM_INTC:480C78CD ??				    % 1
MODEM_INTC:480C78CE ??				    % 1
MODEM_INTC:480C78CF ??				    % 1
MODEM_INTC:480C78D0 ??				    % 1
MODEM_INTC:480C78D1 ??				    % 1
MODEM_INTC:480C78D2 ??				    % 1
MODEM_INTC:480C78D3 ??				    % 1
MODEM_INTC:480C78D4 ??				    % 1
MODEM_INTC:480C78D5 ??				    % 1
MODEM_INTC:480C78D6 ??				    % 1
MODEM_INTC:480C78D7 ??				    % 1
MODEM_INTC:480C78D8 ??				    % 1
MODEM_INTC:480C78D9 ??				    % 1
MODEM_INTC:480C78DA ??				    % 1
MODEM_INTC:480C78DB ??				    % 1
MODEM_INTC:480C78DC ??				    % 1
MODEM_INTC:480C78DD ??				    % 1
MODEM_INTC:480C78DE ??				    % 1
MODEM_INTC:480C78DF ??				    % 1
MODEM_INTC:480C78E0 ??				    % 1
MODEM_INTC:480C78E1 ??				    % 1
MODEM_INTC:480C78E2 ??				    % 1
MODEM_INTC:480C78E3 ??				    % 1
MODEM_INTC:480C78E4 ??				    % 1
MODEM_INTC:480C78E5 ??				    % 1
MODEM_INTC:480C78E6 ??				    % 1
MODEM_INTC:480C78E7 ??				    % 1
MODEM_INTC:480C78E8 ??				    % 1
MODEM_INTC:480C78E9 ??				    % 1
MODEM_INTC:480C78EA ??				    % 1
MODEM_INTC:480C78EB ??				    % 1
MODEM_INTC:480C78EC ??				    % 1
MODEM_INTC:480C78ED ??				    % 1
MODEM_INTC:480C78EE ??				    % 1
MODEM_INTC:480C78EF ??				    % 1
MODEM_INTC:480C78F0 ??				    % 1
MODEM_INTC:480C78F1 ??				    % 1
MODEM_INTC:480C78F2 ??				    % 1
MODEM_INTC:480C78F3 ??				    % 1
MODEM_INTC:480C78F4 ??				    % 1
MODEM_INTC:480C78F5 ??				    % 1
MODEM_INTC:480C78F6 ??				    % 1
MODEM_INTC:480C78F7 ??				    % 1
MODEM_INTC:480C78F8 ??				    % 1
MODEM_INTC:480C78F9 ??				    % 1
MODEM_INTC:480C78FA ??				    % 1
MODEM_INTC:480C78FB ??				    % 1
MODEM_INTC:480C78FC ??				    % 1
MODEM_INTC:480C78FD ??				    % 1
MODEM_INTC:480C78FE ??				    % 1
MODEM_INTC:480C78FF ??				    % 1
MODEM_INTC:480C7900 ??				    % 1
MODEM_INTC:480C7901 ??				    % 1
MODEM_INTC:480C7902 ??				    % 1
MODEM_INTC:480C7903 ??				    % 1
MODEM_INTC:480C7904 ??				    % 1
MODEM_INTC:480C7905 ??				    % 1
MODEM_INTC:480C7906 ??				    % 1
MODEM_INTC:480C7907 ??				    % 1
MODEM_INTC:480C7908 ??				    % 1
MODEM_INTC:480C7909 ??				    % 1
MODEM_INTC:480C790A ??				    % 1
MODEM_INTC:480C790B ??				    % 1
MODEM_INTC:480C790C ??				    % 1
MODEM_INTC:480C790D ??				    % 1
MODEM_INTC:480C790E ??				    % 1
MODEM_INTC:480C790F ??				    % 1
MODEM_INTC:480C7910 ??				    % 1
MODEM_INTC:480C7911 ??				    % 1
MODEM_INTC:480C7912 ??				    % 1
MODEM_INTC:480C7913 ??				    % 1
MODEM_INTC:480C7914 ??				    % 1
MODEM_INTC:480C7915 ??				    % 1
MODEM_INTC:480C7916 ??				    % 1
MODEM_INTC:480C7917 ??				    % 1
MODEM_INTC:480C7918 ??				    % 1
MODEM_INTC:480C7919 ??				    % 1
MODEM_INTC:480C791A ??				    % 1
MODEM_INTC:480C791B ??				    % 1
MODEM_INTC:480C791C ??				    % 1
MODEM_INTC:480C791D ??				    % 1
MODEM_INTC:480C791E ??				    % 1
MODEM_INTC:480C791F ??				    % 1
MODEM_INTC:480C7920 ??				    % 1
MODEM_INTC:480C7921 ??				    % 1
MODEM_INTC:480C7922 ??				    % 1
MODEM_INTC:480C7923 ??				    % 1
MODEM_INTC:480C7924 ??				    % 1
MODEM_INTC:480C7925 ??				    % 1
MODEM_INTC:480C7926 ??				    % 1
MODEM_INTC:480C7927 ??				    % 1
MODEM_INTC:480C7928 ??				    % 1
MODEM_INTC:480C7929 ??				    % 1
MODEM_INTC:480C792A ??				    % 1
MODEM_INTC:480C792B ??				    % 1
MODEM_INTC:480C792C ??				    % 1
MODEM_INTC:480C792D ??				    % 1
MODEM_INTC:480C792E ??				    % 1
MODEM_INTC:480C792F ??				    % 1
MODEM_INTC:480C7930 ??				    % 1
MODEM_INTC:480C7931 ??				    % 1
MODEM_INTC:480C7932 ??				    % 1
MODEM_INTC:480C7933 ??				    % 1
MODEM_INTC:480C7934 ??				    % 1
MODEM_INTC:480C7935 ??				    % 1
MODEM_INTC:480C7936 ??				    % 1
MODEM_INTC:480C7937 ??				    % 1
MODEM_INTC:480C7938 ??				    % 1
MODEM_INTC:480C7939 ??				    % 1
MODEM_INTC:480C793A ??				    % 1
MODEM_INTC:480C793B ??				    % 1
MODEM_INTC:480C793C ??				    % 1
MODEM_INTC:480C793D ??				    % 1
MODEM_INTC:480C793E ??				    % 1
MODEM_INTC:480C793F ??				    % 1
MODEM_INTC:480C7940 ??				    % 1
MODEM_INTC:480C7941 ??				    % 1
MODEM_INTC:480C7942 ??				    % 1
MODEM_INTC:480C7943 ??				    % 1
MODEM_INTC:480C7944 ??				    % 1
MODEM_INTC:480C7945 ??				    % 1
MODEM_INTC:480C7946 ??				    % 1
MODEM_INTC:480C7947 ??				    % 1
MODEM_INTC:480C7948 ??				    % 1
MODEM_INTC:480C7949 ??				    % 1
MODEM_INTC:480C794A ??				    % 1
MODEM_INTC:480C794B ??				    % 1
MODEM_INTC:480C794C ??				    % 1
MODEM_INTC:480C794D ??				    % 1
MODEM_INTC:480C794E ??				    % 1
MODEM_INTC:480C794F ??				    % 1
MODEM_INTC:480C7950 ??				    % 1
MODEM_INTC:480C7951 ??				    % 1
MODEM_INTC:480C7952 ??				    % 1
MODEM_INTC:480C7953 ??				    % 1
MODEM_INTC:480C7954 ??				    % 1
MODEM_INTC:480C7955 ??				    % 1
MODEM_INTC:480C7956 ??				    % 1
MODEM_INTC:480C7957 ??				    % 1
MODEM_INTC:480C7958 ??				    % 1
MODEM_INTC:480C7959 ??				    % 1
MODEM_INTC:480C795A ??				    % 1
MODEM_INTC:480C795B ??				    % 1
MODEM_INTC:480C795C ??				    % 1
MODEM_INTC:480C795D ??				    % 1
MODEM_INTC:480C795E ??				    % 1
MODEM_INTC:480C795F ??				    % 1
MODEM_INTC:480C7960 ??				    % 1
MODEM_INTC:480C7961 ??				    % 1
MODEM_INTC:480C7962 ??				    % 1
MODEM_INTC:480C7963 ??				    % 1
MODEM_INTC:480C7964 ??				    % 1
MODEM_INTC:480C7965 ??				    % 1
MODEM_INTC:480C7966 ??				    % 1
MODEM_INTC:480C7967 ??				    % 1
MODEM_INTC:480C7968 ??				    % 1
MODEM_INTC:480C7969 ??				    % 1
MODEM_INTC:480C796A ??				    % 1
MODEM_INTC:480C796B ??				    % 1
MODEM_INTC:480C796C ??				    % 1
MODEM_INTC:480C796D ??				    % 1
MODEM_INTC:480C796E ??				    % 1
MODEM_INTC:480C796F ??				    % 1
MODEM_INTC:480C7970 ??				    % 1
MODEM_INTC:480C7971 ??				    % 1
MODEM_INTC:480C7972 ??				    % 1
MODEM_INTC:480C7973 ??				    % 1
MODEM_INTC:480C7974 ??				    % 1
MODEM_INTC:480C7975 ??				    % 1
MODEM_INTC:480C7976 ??				    % 1
MODEM_INTC:480C7977 ??				    % 1
MODEM_INTC:480C7978 ??				    % 1
MODEM_INTC:480C7979 ??				    % 1
MODEM_INTC:480C797A ??				    % 1
MODEM_INTC:480C797B ??				    % 1
MODEM_INTC:480C797C ??				    % 1
MODEM_INTC:480C797D ??				    % 1
MODEM_INTC:480C797E ??				    % 1
MODEM_INTC:480C797F ??				    % 1
MODEM_INTC:480C7980 ??				    % 1
MODEM_INTC:480C7981 ??				    % 1
MODEM_INTC:480C7982 ??				    % 1
MODEM_INTC:480C7983 ??				    % 1
MODEM_INTC:480C7984 ??				    % 1
MODEM_INTC:480C7985 ??				    % 1
MODEM_INTC:480C7986 ??				    % 1
MODEM_INTC:480C7987 ??				    % 1
MODEM_INTC:480C7988 ??				    % 1
MODEM_INTC:480C7989 ??				    % 1
MODEM_INTC:480C798A ??				    % 1
MODEM_INTC:480C798B ??				    % 1
MODEM_INTC:480C798C ??				    % 1
MODEM_INTC:480C798D ??				    % 1
MODEM_INTC:480C798E ??				    % 1
MODEM_INTC:480C798F ??				    % 1
MODEM_INTC:480C7990 ??				    % 1
MODEM_INTC:480C7991 ??				    % 1
MODEM_INTC:480C7992 ??				    % 1
MODEM_INTC:480C7993 ??				    % 1
MODEM_INTC:480C7994 ??				    % 1
MODEM_INTC:480C7995 ??				    % 1
MODEM_INTC:480C7996 ??				    % 1
MODEM_INTC:480C7997 ??				    % 1
MODEM_INTC:480C7998 ??				    % 1
MODEM_INTC:480C7999 ??				    % 1
MODEM_INTC:480C799A ??				    % 1
MODEM_INTC:480C799B ??				    % 1
MODEM_INTC:480C799C ??				    % 1
MODEM_INTC:480C799D ??				    % 1
MODEM_INTC:480C799E ??				    % 1
MODEM_INTC:480C799F ??				    % 1
MODEM_INTC:480C79A0 ??				    % 1
MODEM_INTC:480C79A1 ??				    % 1
MODEM_INTC:480C79A2 ??				    % 1
MODEM_INTC:480C79A3 ??				    % 1
MODEM_INTC:480C79A4 ??				    % 1
MODEM_INTC:480C79A5 ??				    % 1
MODEM_INTC:480C79A6 ??				    % 1
MODEM_INTC:480C79A7 ??				    % 1
MODEM_INTC:480C79A8 ??				    % 1
MODEM_INTC:480C79A9 ??				    % 1
MODEM_INTC:480C79AA ??				    % 1
MODEM_INTC:480C79AB ??				    % 1
MODEM_INTC:480C79AC ??				    % 1
MODEM_INTC:480C79AD ??				    % 1
MODEM_INTC:480C79AE ??				    % 1
MODEM_INTC:480C79AF ??				    % 1
MODEM_INTC:480C79B0 ??				    % 1
MODEM_INTC:480C79B1 ??				    % 1
MODEM_INTC:480C79B2 ??				    % 1
MODEM_INTC:480C79B3 ??				    % 1
MODEM_INTC:480C79B4 ??				    % 1
MODEM_INTC:480C79B5 ??				    % 1
MODEM_INTC:480C79B6 ??				    % 1
MODEM_INTC:480C79B7 ??				    % 1
MODEM_INTC:480C79B8 ??				    % 1
MODEM_INTC:480C79B9 ??				    % 1
MODEM_INTC:480C79BA ??				    % 1
MODEM_INTC:480C79BB ??				    % 1
MODEM_INTC:480C79BC ??				    % 1
MODEM_INTC:480C79BD ??				    % 1
MODEM_INTC:480C79BE ??				    % 1
MODEM_INTC:480C79BF ??				    % 1
MODEM_INTC:480C79C0 ??				    % 1
MODEM_INTC:480C79C1 ??				    % 1
MODEM_INTC:480C79C2 ??				    % 1
MODEM_INTC:480C79C3 ??				    % 1
MODEM_INTC:480C79C4 ??				    % 1
MODEM_INTC:480C79C5 ??				    % 1
MODEM_INTC:480C79C6 ??				    % 1
MODEM_INTC:480C79C7 ??				    % 1
MODEM_INTC:480C79C8 ??				    % 1
MODEM_INTC:480C79C9 ??				    % 1
MODEM_INTC:480C79CA ??				    % 1
MODEM_INTC:480C79CB ??				    % 1
MODEM_INTC:480C79CC ??				    % 1
MODEM_INTC:480C79CD ??				    % 1
MODEM_INTC:480C79CE ??				    % 1
MODEM_INTC:480C79CF ??				    % 1
MODEM_INTC:480C79D0 ??				    % 1
MODEM_INTC:480C79D1 ??				    % 1
MODEM_INTC:480C79D2 ??				    % 1
MODEM_INTC:480C79D3 ??				    % 1
MODEM_INTC:480C79D4 ??				    % 1
MODEM_INTC:480C79D5 ??				    % 1
MODEM_INTC:480C79D6 ??				    % 1
MODEM_INTC:480C79D7 ??				    % 1
MODEM_INTC:480C79D8 ??				    % 1
MODEM_INTC:480C79D9 ??				    % 1
MODEM_INTC:480C79DA ??				    % 1
MODEM_INTC:480C79DB ??				    % 1
MODEM_INTC:480C79DC ??				    % 1
MODEM_INTC:480C79DD ??				    % 1
MODEM_INTC:480C79DE ??				    % 1
MODEM_INTC:480C79DF ??				    % 1
MODEM_INTC:480C79E0 ??				    % 1
MODEM_INTC:480C79E1 ??				    % 1
MODEM_INTC:480C79E2 ??				    % 1
MODEM_INTC:480C79E3 ??				    % 1
MODEM_INTC:480C79E4 ??				    % 1
MODEM_INTC:480C79E5 ??				    % 1
MODEM_INTC:480C79E6 ??				    % 1
MODEM_INTC:480C79E7 ??				    % 1
MODEM_INTC:480C79E8 ??				    % 1
MODEM_INTC:480C79E9 ??				    % 1
MODEM_INTC:480C79EA ??				    % 1
MODEM_INTC:480C79EB ??				    % 1
MODEM_INTC:480C79EC ??				    % 1
MODEM_INTC:480C79ED ??				    % 1
MODEM_INTC:480C79EE ??				    % 1
MODEM_INTC:480C79EF ??				    % 1
MODEM_INTC:480C79F0 ??				    % 1
MODEM_INTC:480C79F1 ??				    % 1
MODEM_INTC:480C79F2 ??				    % 1
MODEM_INTC:480C79F3 ??				    % 1
MODEM_INTC:480C79F4 ??				    % 1
MODEM_INTC:480C79F5 ??				    % 1
MODEM_INTC:480C79F6 ??				    % 1
MODEM_INTC:480C79F7 ??				    % 1
MODEM_INTC:480C79F8 ??				    % 1
MODEM_INTC:480C79F9 ??				    % 1
MODEM_INTC:480C79FA ??				    % 1
MODEM_INTC:480C79FB ??				    % 1
MODEM_INTC:480C79FC ??				    % 1
MODEM_INTC:480C79FD ??				    % 1
MODEM_INTC:480C79FE ??				    % 1
MODEM_INTC:480C79FF ??				    % 1
MODEM_INTC:480C7A00 ??				    % 1
MODEM_INTC:480C7A01 ??				    % 1
MODEM_INTC:480C7A02 ??				    % 1
MODEM_INTC:480C7A03 ??				    % 1
MODEM_INTC:480C7A04 ??				    % 1
MODEM_INTC:480C7A05 ??				    % 1
MODEM_INTC:480C7A06 ??				    % 1
MODEM_INTC:480C7A07 ??				    % 1
MODEM_INTC:480C7A08 ??				    % 1
MODEM_INTC:480C7A09 ??				    % 1
MODEM_INTC:480C7A0A ??				    % 1
MODEM_INTC:480C7A0B ??				    % 1
MODEM_INTC:480C7A0C ??				    % 1
MODEM_INTC:480C7A0D ??				    % 1
MODEM_INTC:480C7A0E ??				    % 1
MODEM_INTC:480C7A0F ??				    % 1
MODEM_INTC:480C7A10 ??				    % 1
MODEM_INTC:480C7A11 ??				    % 1
MODEM_INTC:480C7A12 ??				    % 1
MODEM_INTC:480C7A13 ??				    % 1
MODEM_INTC:480C7A14 ??				    % 1
MODEM_INTC:480C7A15 ??				    % 1
MODEM_INTC:480C7A16 ??				    % 1
MODEM_INTC:480C7A17 ??				    % 1
MODEM_INTC:480C7A18 ??				    % 1
MODEM_INTC:480C7A19 ??				    % 1
MODEM_INTC:480C7A1A ??				    % 1
MODEM_INTC:480C7A1B ??				    % 1
MODEM_INTC:480C7A1C ??				    % 1
MODEM_INTC:480C7A1D ??				    % 1
MODEM_INTC:480C7A1E ??				    % 1
MODEM_INTC:480C7A1F ??				    % 1
MODEM_INTC:480C7A20 ??				    % 1
MODEM_INTC:480C7A21 ??				    % 1
MODEM_INTC:480C7A22 ??				    % 1
MODEM_INTC:480C7A23 ??				    % 1
MODEM_INTC:480C7A24 ??				    % 1
MODEM_INTC:480C7A25 ??				    % 1
MODEM_INTC:480C7A26 ??				    % 1
MODEM_INTC:480C7A27 ??				    % 1
MODEM_INTC:480C7A28 ??				    % 1
MODEM_INTC:480C7A29 ??				    % 1
MODEM_INTC:480C7A2A ??				    % 1
MODEM_INTC:480C7A2B ??				    % 1
MODEM_INTC:480C7A2C ??				    % 1
MODEM_INTC:480C7A2D ??				    % 1
MODEM_INTC:480C7A2E ??				    % 1
MODEM_INTC:480C7A2F ??				    % 1
MODEM_INTC:480C7A30 ??				    % 1
MODEM_INTC:480C7A31 ??				    % 1
MODEM_INTC:480C7A32 ??				    % 1
MODEM_INTC:480C7A33 ??				    % 1
MODEM_INTC:480C7A34 ??				    % 1
MODEM_INTC:480C7A35 ??				    % 1
MODEM_INTC:480C7A36 ??				    % 1
MODEM_INTC:480C7A37 ??				    % 1
MODEM_INTC:480C7A38 ??				    % 1
MODEM_INTC:480C7A39 ??				    % 1
MODEM_INTC:480C7A3A ??				    % 1
MODEM_INTC:480C7A3B ??				    % 1
MODEM_INTC:480C7A3C ??				    % 1
MODEM_INTC:480C7A3D ??				    % 1
MODEM_INTC:480C7A3E ??				    % 1
MODEM_INTC:480C7A3F ??				    % 1
MODEM_INTC:480C7A40 ??				    % 1
MODEM_INTC:480C7A41 ??				    % 1
MODEM_INTC:480C7A42 ??				    % 1
MODEM_INTC:480C7A43 ??				    % 1
MODEM_INTC:480C7A44 ??				    % 1
MODEM_INTC:480C7A45 ??				    % 1
MODEM_INTC:480C7A46 ??				    % 1
MODEM_INTC:480C7A47 ??				    % 1
MODEM_INTC:480C7A48 ??				    % 1
MODEM_INTC:480C7A49 ??				    % 1
MODEM_INTC:480C7A4A ??				    % 1
MODEM_INTC:480C7A4B ??				    % 1
MODEM_INTC:480C7A4C ??				    % 1
MODEM_INTC:480C7A4D ??				    % 1
MODEM_INTC:480C7A4E ??				    % 1
MODEM_INTC:480C7A4F ??				    % 1
MODEM_INTC:480C7A50 ??				    % 1
MODEM_INTC:480C7A51 ??				    % 1
MODEM_INTC:480C7A52 ??				    % 1
MODEM_INTC:480C7A53 ??				    % 1
MODEM_INTC:480C7A54 ??				    % 1
MODEM_INTC:480C7A55 ??				    % 1
MODEM_INTC:480C7A56 ??				    % 1
MODEM_INTC:480C7A57 ??				    % 1
MODEM_INTC:480C7A58 ??				    % 1
MODEM_INTC:480C7A59 ??				    % 1
MODEM_INTC:480C7A5A ??				    % 1
MODEM_INTC:480C7A5B ??				    % 1
MODEM_INTC:480C7A5C ??				    % 1
MODEM_INTC:480C7A5D ??				    % 1
MODEM_INTC:480C7A5E ??				    % 1
MODEM_INTC:480C7A5F ??				    % 1
MODEM_INTC:480C7A60 ??				    % 1
MODEM_INTC:480C7A61 ??				    % 1
MODEM_INTC:480C7A62 ??				    % 1
MODEM_INTC:480C7A63 ??				    % 1
MODEM_INTC:480C7A64 ??				    % 1
MODEM_INTC:480C7A65 ??				    % 1
MODEM_INTC:480C7A66 ??				    % 1
MODEM_INTC:480C7A67 ??				    % 1
MODEM_INTC:480C7A68 ??				    % 1
MODEM_INTC:480C7A69 ??				    % 1
MODEM_INTC:480C7A6A ??				    % 1
MODEM_INTC:480C7A6B ??				    % 1
MODEM_INTC:480C7A6C ??				    % 1
MODEM_INTC:480C7A6D ??				    % 1
MODEM_INTC:480C7A6E ??				    % 1
MODEM_INTC:480C7A6F ??				    % 1
MODEM_INTC:480C7A70 ??				    % 1
MODEM_INTC:480C7A71 ??				    % 1
MODEM_INTC:480C7A72 ??				    % 1
MODEM_INTC:480C7A73 ??				    % 1
MODEM_INTC:480C7A74 ??				    % 1
MODEM_INTC:480C7A75 ??				    % 1
MODEM_INTC:480C7A76 ??				    % 1
MODEM_INTC:480C7A77 ??				    % 1
MODEM_INTC:480C7A78 ??				    % 1
MODEM_INTC:480C7A79 ??				    % 1
MODEM_INTC:480C7A7A ??				    % 1
MODEM_INTC:480C7A7B ??				    % 1
MODEM_INTC:480C7A7C ??				    % 1
MODEM_INTC:480C7A7D ??				    % 1
MODEM_INTC:480C7A7E ??				    % 1
MODEM_INTC:480C7A7F ??				    % 1
MODEM_INTC:480C7A80 ??				    % 1
MODEM_INTC:480C7A81 ??				    % 1
MODEM_INTC:480C7A82 ??				    % 1
MODEM_INTC:480C7A83 ??				    % 1
MODEM_INTC:480C7A84 ??				    % 1
MODEM_INTC:480C7A85 ??				    % 1
MODEM_INTC:480C7A86 ??				    % 1
MODEM_INTC:480C7A87 ??				    % 1
MODEM_INTC:480C7A88 ??				    % 1
MODEM_INTC:480C7A89 ??				    % 1
MODEM_INTC:480C7A8A ??				    % 1
MODEM_INTC:480C7A8B ??				    % 1
MODEM_INTC:480C7A8C ??				    % 1
MODEM_INTC:480C7A8D ??				    % 1
MODEM_INTC:480C7A8E ??				    % 1
MODEM_INTC:480C7A8F ??				    % 1
MODEM_INTC:480C7A90 ??				    % 1
MODEM_INTC:480C7A91 ??				    % 1
MODEM_INTC:480C7A92 ??				    % 1
MODEM_INTC:480C7A93 ??				    % 1
MODEM_INTC:480C7A94 ??				    % 1
MODEM_INTC:480C7A95 ??				    % 1
MODEM_INTC:480C7A96 ??				    % 1
MODEM_INTC:480C7A97 ??				    % 1
MODEM_INTC:480C7A98 ??				    % 1
MODEM_INTC:480C7A99 ??				    % 1
MODEM_INTC:480C7A9A ??				    % 1
MODEM_INTC:480C7A9B ??				    % 1
MODEM_INTC:480C7A9C ??				    % 1
MODEM_INTC:480C7A9D ??				    % 1
MODEM_INTC:480C7A9E ??				    % 1
MODEM_INTC:480C7A9F ??				    % 1
MODEM_INTC:480C7AA0 ??				    % 1
MODEM_INTC:480C7AA1 ??				    % 1
MODEM_INTC:480C7AA2 ??				    % 1
MODEM_INTC:480C7AA3 ??				    % 1
MODEM_INTC:480C7AA4 ??				    % 1
MODEM_INTC:480C7AA5 ??				    % 1
MODEM_INTC:480C7AA6 ??				    % 1
MODEM_INTC:480C7AA7 ??				    % 1
MODEM_INTC:480C7AA8 ??				    % 1
MODEM_INTC:480C7AA9 ??				    % 1
MODEM_INTC:480C7AAA ??				    % 1
MODEM_INTC:480C7AAB ??				    % 1
MODEM_INTC:480C7AAC ??				    % 1
MODEM_INTC:480C7AAD ??				    % 1
MODEM_INTC:480C7AAE ??				    % 1
MODEM_INTC:480C7AAF ??				    % 1
MODEM_INTC:480C7AB0 ??				    % 1
MODEM_INTC:480C7AB1 ??				    % 1
MODEM_INTC:480C7AB2 ??				    % 1
MODEM_INTC:480C7AB3 ??				    % 1
MODEM_INTC:480C7AB4 ??				    % 1
MODEM_INTC:480C7AB5 ??				    % 1
MODEM_INTC:480C7AB6 ??				    % 1
MODEM_INTC:480C7AB7 ??				    % 1
MODEM_INTC:480C7AB8 ??				    % 1
MODEM_INTC:480C7AB9 ??				    % 1
MODEM_INTC:480C7ABA ??				    % 1
MODEM_INTC:480C7ABB ??				    % 1
MODEM_INTC:480C7ABC ??				    % 1
MODEM_INTC:480C7ABD ??				    % 1
MODEM_INTC:480C7ABE ??				    % 1
MODEM_INTC:480C7ABF ??				    % 1
MODEM_INTC:480C7AC0 ??				    % 1
MODEM_INTC:480C7AC1 ??				    % 1
MODEM_INTC:480C7AC2 ??				    % 1
MODEM_INTC:480C7AC3 ??				    % 1
MODEM_INTC:480C7AC4 ??				    % 1
MODEM_INTC:480C7AC5 ??				    % 1
MODEM_INTC:480C7AC6 ??				    % 1
MODEM_INTC:480C7AC7 ??				    % 1
MODEM_INTC:480C7AC8 ??				    % 1
MODEM_INTC:480C7AC9 ??				    % 1
MODEM_INTC:480C7ACA ??				    % 1
MODEM_INTC:480C7ACB ??				    % 1
MODEM_INTC:480C7ACC ??				    % 1
MODEM_INTC:480C7ACD ??				    % 1
MODEM_INTC:480C7ACE ??				    % 1
MODEM_INTC:480C7ACF ??				    % 1
MODEM_INTC:480C7AD0 ??				    % 1
MODEM_INTC:480C7AD1 ??				    % 1
MODEM_INTC:480C7AD2 ??				    % 1
MODEM_INTC:480C7AD3 ??				    % 1
MODEM_INTC:480C7AD4 ??				    % 1
MODEM_INTC:480C7AD5 ??				    % 1
MODEM_INTC:480C7AD6 ??				    % 1
MODEM_INTC:480C7AD7 ??				    % 1
MODEM_INTC:480C7AD8 ??				    % 1
MODEM_INTC:480C7AD9 ??				    % 1
MODEM_INTC:480C7ADA ??				    % 1
MODEM_INTC:480C7ADB ??				    % 1
MODEM_INTC:480C7ADC ??				    % 1
MODEM_INTC:480C7ADD ??				    % 1
MODEM_INTC:480C7ADE ??				    % 1
MODEM_INTC:480C7ADF ??				    % 1
MODEM_INTC:480C7AE0 ??				    % 1
MODEM_INTC:480C7AE1 ??				    % 1
MODEM_INTC:480C7AE2 ??				    % 1
MODEM_INTC:480C7AE3 ??				    % 1
MODEM_INTC:480C7AE4 ??				    % 1
MODEM_INTC:480C7AE5 ??				    % 1
MODEM_INTC:480C7AE6 ??				    % 1
MODEM_INTC:480C7AE7 ??				    % 1
MODEM_INTC:480C7AE8 ??				    % 1
MODEM_INTC:480C7AE9 ??				    % 1
MODEM_INTC:480C7AEA ??				    % 1
MODEM_INTC:480C7AEB ??				    % 1
MODEM_INTC:480C7AEC ??				    % 1
MODEM_INTC:480C7AED ??				    % 1
MODEM_INTC:480C7AEE ??				    % 1
MODEM_INTC:480C7AEF ??				    % 1
MODEM_INTC:480C7AF0 ??				    % 1
MODEM_INTC:480C7AF1 ??				    % 1
MODEM_INTC:480C7AF2 ??				    % 1
MODEM_INTC:480C7AF3 ??				    % 1
MODEM_INTC:480C7AF4 ??				    % 1
MODEM_INTC:480C7AF5 ??				    % 1
MODEM_INTC:480C7AF6 ??				    % 1
MODEM_INTC:480C7AF7 ??				    % 1
MODEM_INTC:480C7AF8 ??				    % 1
MODEM_INTC:480C7AF9 ??				    % 1
MODEM_INTC:480C7AFA ??				    % 1
MODEM_INTC:480C7AFB ??				    % 1
MODEM_INTC:480C7AFC ??				    % 1
MODEM_INTC:480C7AFD ??				    % 1
MODEM_INTC:480C7AFE ??				    % 1
MODEM_INTC:480C7AFF ??				    % 1
MODEM_INTC:480C7B00 ??				    % 1
MODEM_INTC:480C7B01 ??				    % 1
MODEM_INTC:480C7B02 ??				    % 1
MODEM_INTC:480C7B03 ??				    % 1
MODEM_INTC:480C7B04 ??				    % 1
MODEM_INTC:480C7B05 ??				    % 1
MODEM_INTC:480C7B06 ??				    % 1
MODEM_INTC:480C7B07 ??				    % 1
MODEM_INTC:480C7B08 ??				    % 1
MODEM_INTC:480C7B09 ??				    % 1
MODEM_INTC:480C7B0A ??				    % 1
MODEM_INTC:480C7B0B ??				    % 1
MODEM_INTC:480C7B0C ??				    % 1
MODEM_INTC:480C7B0D ??				    % 1
MODEM_INTC:480C7B0E ??				    % 1
MODEM_INTC:480C7B0F ??				    % 1
MODEM_INTC:480C7B10 ??				    % 1
MODEM_INTC:480C7B11 ??				    % 1
MODEM_INTC:480C7B12 ??				    % 1
MODEM_INTC:480C7B13 ??				    % 1
MODEM_INTC:480C7B14 ??				    % 1
MODEM_INTC:480C7B15 ??				    % 1
MODEM_INTC:480C7B16 ??				    % 1
MODEM_INTC:480C7B17 ??				    % 1
MODEM_INTC:480C7B18 ??				    % 1
MODEM_INTC:480C7B19 ??				    % 1
MODEM_INTC:480C7B1A ??				    % 1
MODEM_INTC:480C7B1B ??				    % 1
MODEM_INTC:480C7B1C ??				    % 1
MODEM_INTC:480C7B1D ??				    % 1
MODEM_INTC:480C7B1E ??				    % 1
MODEM_INTC:480C7B1F ??				    % 1
MODEM_INTC:480C7B20 ??				    % 1
MODEM_INTC:480C7B21 ??				    % 1
MODEM_INTC:480C7B22 ??				    % 1
MODEM_INTC:480C7B23 ??				    % 1
MODEM_INTC:480C7B24 ??				    % 1
MODEM_INTC:480C7B25 ??				    % 1
MODEM_INTC:480C7B26 ??				    % 1
MODEM_INTC:480C7B27 ??				    % 1
MODEM_INTC:480C7B28 ??				    % 1
MODEM_INTC:480C7B29 ??				    % 1
MODEM_INTC:480C7B2A ??				    % 1
MODEM_INTC:480C7B2B ??				    % 1
MODEM_INTC:480C7B2C ??				    % 1
MODEM_INTC:480C7B2D ??				    % 1
MODEM_INTC:480C7B2E ??				    % 1
MODEM_INTC:480C7B2F ??				    % 1
MODEM_INTC:480C7B30 ??				    % 1
MODEM_INTC:480C7B31 ??				    % 1
MODEM_INTC:480C7B32 ??				    % 1
MODEM_INTC:480C7B33 ??				    % 1
MODEM_INTC:480C7B34 ??				    % 1
MODEM_INTC:480C7B35 ??				    % 1
MODEM_INTC:480C7B36 ??				    % 1
MODEM_INTC:480C7B37 ??				    % 1
MODEM_INTC:480C7B38 ??				    % 1
MODEM_INTC:480C7B39 ??				    % 1
MODEM_INTC:480C7B3A ??				    % 1
MODEM_INTC:480C7B3B ??				    % 1
MODEM_INTC:480C7B3C ??				    % 1
MODEM_INTC:480C7B3D ??				    % 1
MODEM_INTC:480C7B3E ??				    % 1
MODEM_INTC:480C7B3F ??				    % 1
MODEM_INTC:480C7B40 ??				    % 1
MODEM_INTC:480C7B41 ??				    % 1
MODEM_INTC:480C7B42 ??				    % 1
MODEM_INTC:480C7B43 ??				    % 1
MODEM_INTC:480C7B44 ??				    % 1
MODEM_INTC:480C7B45 ??				    % 1
MODEM_INTC:480C7B46 ??				    % 1
MODEM_INTC:480C7B47 ??				    % 1
MODEM_INTC:480C7B48 ??				    % 1
MODEM_INTC:480C7B49 ??				    % 1
MODEM_INTC:480C7B4A ??				    % 1
MODEM_INTC:480C7B4B ??				    % 1
MODEM_INTC:480C7B4C ??				    % 1
MODEM_INTC:480C7B4D ??				    % 1
MODEM_INTC:480C7B4E ??				    % 1
MODEM_INTC:480C7B4F ??				    % 1
MODEM_INTC:480C7B50 ??				    % 1
MODEM_INTC:480C7B51 ??				    % 1
MODEM_INTC:480C7B52 ??				    % 1
MODEM_INTC:480C7B53 ??				    % 1
MODEM_INTC:480C7B54 ??				    % 1
MODEM_INTC:480C7B55 ??				    % 1
MODEM_INTC:480C7B56 ??				    % 1
MODEM_INTC:480C7B57 ??				    % 1
MODEM_INTC:480C7B58 ??				    % 1
MODEM_INTC:480C7B59 ??				    % 1
MODEM_INTC:480C7B5A ??				    % 1
MODEM_INTC:480C7B5B ??				    % 1
MODEM_INTC:480C7B5C ??				    % 1
MODEM_INTC:480C7B5D ??				    % 1
MODEM_INTC:480C7B5E ??				    % 1
MODEM_INTC:480C7B5F ??				    % 1
MODEM_INTC:480C7B60 ??				    % 1
MODEM_INTC:480C7B61 ??				    % 1
MODEM_INTC:480C7B62 ??				    % 1
MODEM_INTC:480C7B63 ??				    % 1
MODEM_INTC:480C7B64 ??				    % 1
MODEM_INTC:480C7B65 ??				    % 1
MODEM_INTC:480C7B66 ??				    % 1
MODEM_INTC:480C7B67 ??				    % 1
MODEM_INTC:480C7B68 ??				    % 1
MODEM_INTC:480C7B69 ??				    % 1
MODEM_INTC:480C7B6A ??				    % 1
MODEM_INTC:480C7B6B ??				    % 1
MODEM_INTC:480C7B6C ??				    % 1
MODEM_INTC:480C7B6D ??				    % 1
MODEM_INTC:480C7B6E ??				    % 1
MODEM_INTC:480C7B6F ??				    % 1
MODEM_INTC:480C7B70 ??				    % 1
MODEM_INTC:480C7B71 ??				    % 1
MODEM_INTC:480C7B72 ??				    % 1
MODEM_INTC:480C7B73 ??				    % 1
MODEM_INTC:480C7B74 ??				    % 1
MODEM_INTC:480C7B75 ??				    % 1
MODEM_INTC:480C7B76 ??				    % 1
MODEM_INTC:480C7B77 ??				    % 1
MODEM_INTC:480C7B78 ??				    % 1
MODEM_INTC:480C7B79 ??				    % 1
MODEM_INTC:480C7B7A ??				    % 1
MODEM_INTC:480C7B7B ??				    % 1
MODEM_INTC:480C7B7C ??				    % 1
MODEM_INTC:480C7B7D ??				    % 1
MODEM_INTC:480C7B7E ??				    % 1
MODEM_INTC:480C7B7F ??				    % 1
MODEM_INTC:480C7B80 ??				    % 1
MODEM_INTC:480C7B81 ??				    % 1
MODEM_INTC:480C7B82 ??				    % 1
MODEM_INTC:480C7B83 ??				    % 1
MODEM_INTC:480C7B84 ??				    % 1
MODEM_INTC:480C7B85 ??				    % 1
MODEM_INTC:480C7B86 ??				    % 1
MODEM_INTC:480C7B87 ??				    % 1
MODEM_INTC:480C7B88 ??				    % 1
MODEM_INTC:480C7B89 ??				    % 1
MODEM_INTC:480C7B8A ??				    % 1
MODEM_INTC:480C7B8B ??				    % 1
MODEM_INTC:480C7B8C ??				    % 1
MODEM_INTC:480C7B8D ??				    % 1
MODEM_INTC:480C7B8E ??				    % 1
MODEM_INTC:480C7B8F ??				    % 1
MODEM_INTC:480C7B90 ??				    % 1
MODEM_INTC:480C7B91 ??				    % 1
MODEM_INTC:480C7B92 ??				    % 1
MODEM_INTC:480C7B93 ??				    % 1
MODEM_INTC:480C7B94 ??				    % 1
MODEM_INTC:480C7B95 ??				    % 1
MODEM_INTC:480C7B96 ??				    % 1
MODEM_INTC:480C7B97 ??				    % 1
MODEM_INTC:480C7B98 ??				    % 1
MODEM_INTC:480C7B99 ??				    % 1
MODEM_INTC:480C7B9A ??				    % 1
MODEM_INTC:480C7B9B ??				    % 1
MODEM_INTC:480C7B9C ??				    % 1
MODEM_INTC:480C7B9D ??				    % 1
MODEM_INTC:480C7B9E ??				    % 1
MODEM_INTC:480C7B9F ??				    % 1
MODEM_INTC:480C7BA0 ??				    % 1
MODEM_INTC:480C7BA1 ??				    % 1
MODEM_INTC:480C7BA2 ??				    % 1
MODEM_INTC:480C7BA3 ??				    % 1
MODEM_INTC:480C7BA4 ??				    % 1
MODEM_INTC:480C7BA5 ??				    % 1
MODEM_INTC:480C7BA6 ??				    % 1
MODEM_INTC:480C7BA7 ??				    % 1
MODEM_INTC:480C7BA8 ??				    % 1
MODEM_INTC:480C7BA9 ??				    % 1
MODEM_INTC:480C7BAA ??				    % 1
MODEM_INTC:480C7BAB ??				    % 1
MODEM_INTC:480C7BAC ??				    % 1
MODEM_INTC:480C7BAD ??				    % 1
MODEM_INTC:480C7BAE ??				    % 1
MODEM_INTC:480C7BAF ??				    % 1
MODEM_INTC:480C7BB0 ??				    % 1
MODEM_INTC:480C7BB1 ??				    % 1
MODEM_INTC:480C7BB2 ??				    % 1
MODEM_INTC:480C7BB3 ??				    % 1
MODEM_INTC:480C7BB4 ??				    % 1
MODEM_INTC:480C7BB5 ??				    % 1
MODEM_INTC:480C7BB6 ??				    % 1
MODEM_INTC:480C7BB7 ??				    % 1
MODEM_INTC:480C7BB8 ??				    % 1
MODEM_INTC:480C7BB9 ??				    % 1
MODEM_INTC:480C7BBA ??				    % 1
MODEM_INTC:480C7BBB ??				    % 1
MODEM_INTC:480C7BBC ??				    % 1
MODEM_INTC:480C7BBD ??				    % 1
MODEM_INTC:480C7BBE ??				    % 1
MODEM_INTC:480C7BBF ??				    % 1
MODEM_INTC:480C7BC0 ??				    % 1
MODEM_INTC:480C7BC1 ??				    % 1
MODEM_INTC:480C7BC2 ??				    % 1
MODEM_INTC:480C7BC3 ??				    % 1
MODEM_INTC:480C7BC4 ??				    % 1
MODEM_INTC:480C7BC5 ??				    % 1
MODEM_INTC:480C7BC6 ??				    % 1
MODEM_INTC:480C7BC7 ??				    % 1
MODEM_INTC:480C7BC8 ??				    % 1
MODEM_INTC:480C7BC9 ??				    % 1
MODEM_INTC:480C7BCA ??				    % 1
MODEM_INTC:480C7BCB ??				    % 1
MODEM_INTC:480C7BCC ??				    % 1
MODEM_INTC:480C7BCD ??				    % 1
MODEM_INTC:480C7BCE ??				    % 1
MODEM_INTC:480C7BCF ??				    % 1
MODEM_INTC:480C7BD0 ??				    % 1
MODEM_INTC:480C7BD1 ??				    % 1
MODEM_INTC:480C7BD2 ??				    % 1
MODEM_INTC:480C7BD3 ??				    % 1
MODEM_INTC:480C7BD4 ??				    % 1
MODEM_INTC:480C7BD5 ??				    % 1
MODEM_INTC:480C7BD6 ??				    % 1
MODEM_INTC:480C7BD7 ??				    % 1
MODEM_INTC:480C7BD8 ??				    % 1
MODEM_INTC:480C7BD9 ??				    % 1
MODEM_INTC:480C7BDA ??				    % 1
MODEM_INTC:480C7BDB ??				    % 1
MODEM_INTC:480C7BDC ??				    % 1
MODEM_INTC:480C7BDD ??				    % 1
MODEM_INTC:480C7BDE ??				    % 1
MODEM_INTC:480C7BDF ??				    % 1
MODEM_INTC:480C7BE0 ??				    % 1
MODEM_INTC:480C7BE1 ??				    % 1
MODEM_INTC:480C7BE2 ??				    % 1
MODEM_INTC:480C7BE3 ??				    % 1
MODEM_INTC:480C7BE4 ??				    % 1
MODEM_INTC:480C7BE5 ??				    % 1
MODEM_INTC:480C7BE6 ??				    % 1
MODEM_INTC:480C7BE7 ??				    % 1
MODEM_INTC:480C7BE8 ??				    % 1
MODEM_INTC:480C7BE9 ??				    % 1
MODEM_INTC:480C7BEA ??				    % 1
MODEM_INTC:480C7BEB ??				    % 1
MODEM_INTC:480C7BEC ??				    % 1
MODEM_INTC:480C7BED ??				    % 1
MODEM_INTC:480C7BEE ??				    % 1
MODEM_INTC:480C7BEF ??				    % 1
MODEM_INTC:480C7BF0 ??				    % 1
MODEM_INTC:480C7BF1 ??				    % 1
MODEM_INTC:480C7BF2 ??				    % 1
MODEM_INTC:480C7BF3 ??				    % 1
MODEM_INTC:480C7BF4 ??				    % 1
MODEM_INTC:480C7BF5 ??				    % 1
MODEM_INTC:480C7BF6 ??				    % 1
MODEM_INTC:480C7BF7 ??				    % 1
MODEM_INTC:480C7BF8 ??				    % 1
MODEM_INTC:480C7BF9 ??				    % 1
MODEM_INTC:480C7BFA ??				    % 1
MODEM_INTC:480C7BFB ??				    % 1
MODEM_INTC:480C7BFC ??				    % 1
MODEM_INTC:480C7BFD ??				    % 1
MODEM_INTC:480C7BFE ??				    % 1
MODEM_INTC:480C7BFF ??				    % 1
MODEM_INTC:480C7C00 ??				    % 1
MODEM_INTC:480C7C01 ??				    % 1
MODEM_INTC:480C7C02 ??				    % 1
MODEM_INTC:480C7C03 ??				    % 1
MODEM_INTC:480C7C04 ??				    % 1
MODEM_INTC:480C7C05 ??				    % 1
MODEM_INTC:480C7C06 ??				    % 1
MODEM_INTC:480C7C07 ??				    % 1
MODEM_INTC:480C7C08 ??				    % 1
MODEM_INTC:480C7C09 ??				    % 1
MODEM_INTC:480C7C0A ??				    % 1
MODEM_INTC:480C7C0B ??				    % 1
MODEM_INTC:480C7C0C ??				    % 1
MODEM_INTC:480C7C0D ??				    % 1
MODEM_INTC:480C7C0E ??				    % 1
MODEM_INTC:480C7C0F ??				    % 1
MODEM_INTC:480C7C10 ??				    % 1
MODEM_INTC:480C7C11 ??				    % 1
MODEM_INTC:480C7C12 ??				    % 1
MODEM_INTC:480C7C13 ??				    % 1
MODEM_INTC:480C7C14 ??				    % 1
MODEM_INTC:480C7C15 ??				    % 1
MODEM_INTC:480C7C16 ??				    % 1
MODEM_INTC:480C7C17 ??				    % 1
MODEM_INTC:480C7C18 ??				    % 1
MODEM_INTC:480C7C19 ??				    % 1
MODEM_INTC:480C7C1A ??				    % 1
MODEM_INTC:480C7C1B ??				    % 1
MODEM_INTC:480C7C1C ??				    % 1
MODEM_INTC:480C7C1D ??				    % 1
MODEM_INTC:480C7C1E ??				    % 1
MODEM_INTC:480C7C1F ??				    % 1
MODEM_INTC:480C7C20 ??				    % 1
MODEM_INTC:480C7C21 ??				    % 1
MODEM_INTC:480C7C22 ??				    % 1
MODEM_INTC:480C7C23 ??				    % 1
MODEM_INTC:480C7C24 ??				    % 1
MODEM_INTC:480C7C25 ??				    % 1
MODEM_INTC:480C7C26 ??				    % 1
MODEM_INTC:480C7C27 ??				    % 1
MODEM_INTC:480C7C28 ??				    % 1
MODEM_INTC:480C7C29 ??				    % 1
MODEM_INTC:480C7C2A ??				    % 1
MODEM_INTC:480C7C2B ??				    % 1
MODEM_INTC:480C7C2C ??				    % 1
MODEM_INTC:480C7C2D ??				    % 1
MODEM_INTC:480C7C2E ??				    % 1
MODEM_INTC:480C7C2F ??				    % 1
MODEM_INTC:480C7C30 ??				    % 1
MODEM_INTC:480C7C31 ??				    % 1
MODEM_INTC:480C7C32 ??				    % 1
MODEM_INTC:480C7C33 ??				    % 1
MODEM_INTC:480C7C34 ??				    % 1
MODEM_INTC:480C7C35 ??				    % 1
MODEM_INTC:480C7C36 ??				    % 1
MODEM_INTC:480C7C37 ??				    % 1
MODEM_INTC:480C7C38 ??				    % 1
MODEM_INTC:480C7C39 ??				    % 1
MODEM_INTC:480C7C3A ??				    % 1
MODEM_INTC:480C7C3B ??				    % 1
MODEM_INTC:480C7C3C ??				    % 1
MODEM_INTC:480C7C3D ??				    % 1
MODEM_INTC:480C7C3E ??				    % 1
MODEM_INTC:480C7C3F ??				    % 1
MODEM_INTC:480C7C40 ??				    % 1
MODEM_INTC:480C7C41 ??				    % 1
MODEM_INTC:480C7C42 ??				    % 1
MODEM_INTC:480C7C43 ??				    % 1
MODEM_INTC:480C7C44 ??				    % 1
MODEM_INTC:480C7C45 ??				    % 1
MODEM_INTC:480C7C46 ??				    % 1
MODEM_INTC:480C7C47 ??				    % 1
MODEM_INTC:480C7C48 ??				    % 1
MODEM_INTC:480C7C49 ??				    % 1
MODEM_INTC:480C7C4A ??				    % 1
MODEM_INTC:480C7C4B ??				    % 1
MODEM_INTC:480C7C4C ??				    % 1
MODEM_INTC:480C7C4D ??				    % 1
MODEM_INTC:480C7C4E ??				    % 1
MODEM_INTC:480C7C4F ??				    % 1
MODEM_INTC:480C7C50 ??				    % 1
MODEM_INTC:480C7C51 ??				    % 1
MODEM_INTC:480C7C52 ??				    % 1
MODEM_INTC:480C7C53 ??				    % 1
MODEM_INTC:480C7C54 ??				    % 1
MODEM_INTC:480C7C55 ??				    % 1
MODEM_INTC:480C7C56 ??				    % 1
MODEM_INTC:480C7C57 ??				    % 1
MODEM_INTC:480C7C58 ??				    % 1
MODEM_INTC:480C7C59 ??				    % 1
MODEM_INTC:480C7C5A ??				    % 1
MODEM_INTC:480C7C5B ??				    % 1
MODEM_INTC:480C7C5C ??				    % 1
MODEM_INTC:480C7C5D ??				    % 1
MODEM_INTC:480C7C5E ??				    % 1
MODEM_INTC:480C7C5F ??				    % 1
MODEM_INTC:480C7C60 ??				    % 1
MODEM_INTC:480C7C61 ??				    % 1
MODEM_INTC:480C7C62 ??				    % 1
MODEM_INTC:480C7C63 ??				    % 1
MODEM_INTC:480C7C64 ??				    % 1
MODEM_INTC:480C7C65 ??				    % 1
MODEM_INTC:480C7C66 ??				    % 1
MODEM_INTC:480C7C67 ??				    % 1
MODEM_INTC:480C7C68 ??				    % 1
MODEM_INTC:480C7C69 ??				    % 1
MODEM_INTC:480C7C6A ??				    % 1
MODEM_INTC:480C7C6B ??				    % 1
MODEM_INTC:480C7C6C ??				    % 1
MODEM_INTC:480C7C6D ??				    % 1
MODEM_INTC:480C7C6E ??				    % 1
MODEM_INTC:480C7C6F ??				    % 1
MODEM_INTC:480C7C70 ??				    % 1
MODEM_INTC:480C7C71 ??				    % 1
MODEM_INTC:480C7C72 ??				    % 1
MODEM_INTC:480C7C73 ??				    % 1
MODEM_INTC:480C7C74 ??				    % 1
MODEM_INTC:480C7C75 ??				    % 1
MODEM_INTC:480C7C76 ??				    % 1
MODEM_INTC:480C7C77 ??				    % 1
MODEM_INTC:480C7C78 ??				    % 1
MODEM_INTC:480C7C79 ??				    % 1
MODEM_INTC:480C7C7A ??				    % 1
MODEM_INTC:480C7C7B ??				    % 1
MODEM_INTC:480C7C7C ??				    % 1
MODEM_INTC:480C7C7D ??				    % 1
MODEM_INTC:480C7C7E ??				    % 1
MODEM_INTC:480C7C7F ??				    % 1
MODEM_INTC:480C7C80 ??				    % 1
MODEM_INTC:480C7C81 ??				    % 1
MODEM_INTC:480C7C82 ??				    % 1
MODEM_INTC:480C7C83 ??				    % 1
MODEM_INTC:480C7C84 ??				    % 1
MODEM_INTC:480C7C85 ??				    % 1
MODEM_INTC:480C7C86 ??				    % 1
MODEM_INTC:480C7C87 ??				    % 1
MODEM_INTC:480C7C88 ??				    % 1
MODEM_INTC:480C7C89 ??				    % 1
MODEM_INTC:480C7C8A ??				    % 1
MODEM_INTC:480C7C8B ??				    % 1
MODEM_INTC:480C7C8C ??				    % 1
MODEM_INTC:480C7C8D ??				    % 1
MODEM_INTC:480C7C8E ??				    % 1
MODEM_INTC:480C7C8F ??				    % 1
MODEM_INTC:480C7C90 ??				    % 1
MODEM_INTC:480C7C91 ??				    % 1
MODEM_INTC:480C7C92 ??				    % 1
MODEM_INTC:480C7C93 ??				    % 1
MODEM_INTC:480C7C94 ??				    % 1
MODEM_INTC:480C7C95 ??				    % 1
MODEM_INTC:480C7C96 ??				    % 1
MODEM_INTC:480C7C97 ??				    % 1
MODEM_INTC:480C7C98 ??				    % 1
MODEM_INTC:480C7C99 ??				    % 1
MODEM_INTC:480C7C9A ??				    % 1
MODEM_INTC:480C7C9B ??				    % 1
MODEM_INTC:480C7C9C ??				    % 1
MODEM_INTC:480C7C9D ??				    % 1
MODEM_INTC:480C7C9E ??				    % 1
MODEM_INTC:480C7C9F ??				    % 1
MODEM_INTC:480C7CA0 ??				    % 1
MODEM_INTC:480C7CA1 ??				    % 1
MODEM_INTC:480C7CA2 ??				    % 1
MODEM_INTC:480C7CA3 ??				    % 1
MODEM_INTC:480C7CA4 ??				    % 1
MODEM_INTC:480C7CA5 ??				    % 1
MODEM_INTC:480C7CA6 ??				    % 1
MODEM_INTC:480C7CA7 ??				    % 1
MODEM_INTC:480C7CA8 ??				    % 1
MODEM_INTC:480C7CA9 ??				    % 1
MODEM_INTC:480C7CAA ??				    % 1
MODEM_INTC:480C7CAB ??				    % 1
MODEM_INTC:480C7CAC ??				    % 1
MODEM_INTC:480C7CAD ??				    % 1
MODEM_INTC:480C7CAE ??				    % 1
MODEM_INTC:480C7CAF ??				    % 1
MODEM_INTC:480C7CB0 ??				    % 1
MODEM_INTC:480C7CB1 ??				    % 1
MODEM_INTC:480C7CB2 ??				    % 1
MODEM_INTC:480C7CB3 ??				    % 1
MODEM_INTC:480C7CB4 ??				    % 1
MODEM_INTC:480C7CB5 ??				    % 1
MODEM_INTC:480C7CB6 ??				    % 1
MODEM_INTC:480C7CB7 ??				    % 1
MODEM_INTC:480C7CB8 ??				    % 1
MODEM_INTC:480C7CB9 ??				    % 1
MODEM_INTC:480C7CBA ??				    % 1
MODEM_INTC:480C7CBB ??				    % 1
MODEM_INTC:480C7CBC ??				    % 1
MODEM_INTC:480C7CBD ??				    % 1
MODEM_INTC:480C7CBE ??				    % 1
MODEM_INTC:480C7CBF ??				    % 1
MODEM_INTC:480C7CC0 ??				    % 1
MODEM_INTC:480C7CC1 ??				    % 1
MODEM_INTC:480C7CC2 ??				    % 1
MODEM_INTC:480C7CC3 ??				    % 1
MODEM_INTC:480C7CC4 ??				    % 1
MODEM_INTC:480C7CC5 ??				    % 1
MODEM_INTC:480C7CC6 ??				    % 1
MODEM_INTC:480C7CC7 ??				    % 1
MODEM_INTC:480C7CC8 ??				    % 1
MODEM_INTC:480C7CC9 ??				    % 1
MODEM_INTC:480C7CCA ??				    % 1
MODEM_INTC:480C7CCB ??				    % 1
MODEM_INTC:480C7CCC ??				    % 1
MODEM_INTC:480C7CCD ??				    % 1
MODEM_INTC:480C7CCE ??				    % 1
MODEM_INTC:480C7CCF ??				    % 1
MODEM_INTC:480C7CD0 ??				    % 1
MODEM_INTC:480C7CD1 ??				    % 1
MODEM_INTC:480C7CD2 ??				    % 1
MODEM_INTC:480C7CD3 ??				    % 1
MODEM_INTC:480C7CD4 ??				    % 1
MODEM_INTC:480C7CD5 ??				    % 1
MODEM_INTC:480C7CD6 ??				    % 1
MODEM_INTC:480C7CD7 ??				    % 1
MODEM_INTC:480C7CD8 ??				    % 1
MODEM_INTC:480C7CD9 ??				    % 1
MODEM_INTC:480C7CDA ??				    % 1
MODEM_INTC:480C7CDB ??				    % 1
MODEM_INTC:480C7CDC ??				    % 1
MODEM_INTC:480C7CDD ??				    % 1
MODEM_INTC:480C7CDE ??				    % 1
MODEM_INTC:480C7CDF ??				    % 1
MODEM_INTC:480C7CE0 ??				    % 1
MODEM_INTC:480C7CE1 ??				    % 1
MODEM_INTC:480C7CE2 ??				    % 1
MODEM_INTC:480C7CE3 ??				    % 1
MODEM_INTC:480C7CE4 ??				    % 1
MODEM_INTC:480C7CE5 ??				    % 1
MODEM_INTC:480C7CE6 ??				    % 1
MODEM_INTC:480C7CE7 ??				    % 1
MODEM_INTC:480C7CE8 ??				    % 1
MODEM_INTC:480C7CE9 ??				    % 1
MODEM_INTC:480C7CEA ??				    % 1
MODEM_INTC:480C7CEB ??				    % 1
MODEM_INTC:480C7CEC ??				    % 1
MODEM_INTC:480C7CED ??				    % 1
MODEM_INTC:480C7CEE ??				    % 1
MODEM_INTC:480C7CEF ??				    % 1
MODEM_INTC:480C7CF0 ??				    % 1
MODEM_INTC:480C7CF1 ??				    % 1
MODEM_INTC:480C7CF2 ??				    % 1
MODEM_INTC:480C7CF3 ??				    % 1
MODEM_INTC:480C7CF4 ??				    % 1
MODEM_INTC:480C7CF5 ??				    % 1
MODEM_INTC:480C7CF6 ??				    % 1
MODEM_INTC:480C7CF7 ??				    % 1
MODEM_INTC:480C7CF8 ??				    % 1
MODEM_INTC:480C7CF9 ??				    % 1
MODEM_INTC:480C7CFA ??				    % 1
MODEM_INTC:480C7CFB ??				    % 1
MODEM_INTC:480C7CFC ??				    % 1
MODEM_INTC:480C7CFD ??				    % 1
MODEM_INTC:480C7CFE ??				    % 1
MODEM_INTC:480C7CFF ??				    % 1
MODEM_INTC:480C7D00 ??				    % 1
MODEM_INTC:480C7D01 ??				    % 1
MODEM_INTC:480C7D02 ??				    % 1
MODEM_INTC:480C7D03 ??				    % 1
MODEM_INTC:480C7D04 ??				    % 1
MODEM_INTC:480C7D05 ??				    % 1
MODEM_INTC:480C7D06 ??				    % 1
MODEM_INTC:480C7D07 ??				    % 1
MODEM_INTC:480C7D08 ??				    % 1
MODEM_INTC:480C7D09 ??				    % 1
MODEM_INTC:480C7D0A ??				    % 1
MODEM_INTC:480C7D0B ??				    % 1
MODEM_INTC:480C7D0C ??				    % 1
MODEM_INTC:480C7D0D ??				    % 1
MODEM_INTC:480C7D0E ??				    % 1
MODEM_INTC:480C7D0F ??				    % 1
MODEM_INTC:480C7D10 ??				    % 1
MODEM_INTC:480C7D11 ??				    % 1
MODEM_INTC:480C7D12 ??				    % 1
MODEM_INTC:480C7D13 ??				    % 1
MODEM_INTC:480C7D14 ??				    % 1
MODEM_INTC:480C7D15 ??				    % 1
MODEM_INTC:480C7D16 ??				    % 1
MODEM_INTC:480C7D17 ??				    % 1
MODEM_INTC:480C7D18 ??				    % 1
MODEM_INTC:480C7D19 ??				    % 1
MODEM_INTC:480C7D1A ??				    % 1
MODEM_INTC:480C7D1B ??				    % 1
MODEM_INTC:480C7D1C ??				    % 1
MODEM_INTC:480C7D1D ??				    % 1
MODEM_INTC:480C7D1E ??				    % 1
MODEM_INTC:480C7D1F ??				    % 1
MODEM_INTC:480C7D20 ??				    % 1
MODEM_INTC:480C7D21 ??				    % 1
MODEM_INTC:480C7D22 ??				    % 1
MODEM_INTC:480C7D23 ??				    % 1
MODEM_INTC:480C7D24 ??				    % 1
MODEM_INTC:480C7D25 ??				    % 1
MODEM_INTC:480C7D26 ??				    % 1
MODEM_INTC:480C7D27 ??				    % 1
MODEM_INTC:480C7D28 ??				    % 1
MODEM_INTC:480C7D29 ??				    % 1
MODEM_INTC:480C7D2A ??				    % 1
MODEM_INTC:480C7D2B ??				    % 1
MODEM_INTC:480C7D2C ??				    % 1
MODEM_INTC:480C7D2D ??				    % 1
MODEM_INTC:480C7D2E ??				    % 1
MODEM_INTC:480C7D2F ??				    % 1
MODEM_INTC:480C7D30 ??				    % 1
MODEM_INTC:480C7D31 ??				    % 1
MODEM_INTC:480C7D32 ??				    % 1
MODEM_INTC:480C7D33 ??				    % 1
MODEM_INTC:480C7D34 ??				    % 1
MODEM_INTC:480C7D35 ??				    % 1
MODEM_INTC:480C7D36 ??				    % 1
MODEM_INTC:480C7D37 ??				    % 1
MODEM_INTC:480C7D38 ??				    % 1
MODEM_INTC:480C7D39 ??				    % 1
MODEM_INTC:480C7D3A ??				    % 1
MODEM_INTC:480C7D3B ??				    % 1
MODEM_INTC:480C7D3C ??				    % 1
MODEM_INTC:480C7D3D ??				    % 1
MODEM_INTC:480C7D3E ??				    % 1
MODEM_INTC:480C7D3F ??				    % 1
MODEM_INTC:480C7D40 ??				    % 1
MODEM_INTC:480C7D41 ??				    % 1
MODEM_INTC:480C7D42 ??				    % 1
MODEM_INTC:480C7D43 ??				    % 1
MODEM_INTC:480C7D44 ??				    % 1
MODEM_INTC:480C7D45 ??				    % 1
MODEM_INTC:480C7D46 ??				    % 1
MODEM_INTC:480C7D47 ??				    % 1
MODEM_INTC:480C7D48 ??				    % 1
MODEM_INTC:480C7D49 ??				    % 1
MODEM_INTC:480C7D4A ??				    % 1
MODEM_INTC:480C7D4B ??				    % 1
MODEM_INTC:480C7D4C ??				    % 1
MODEM_INTC:480C7D4D ??				    % 1
MODEM_INTC:480C7D4E ??				    % 1
MODEM_INTC:480C7D4F ??				    % 1
MODEM_INTC:480C7D50 ??				    % 1
MODEM_INTC:480C7D51 ??				    % 1
MODEM_INTC:480C7D52 ??				    % 1
MODEM_INTC:480C7D53 ??				    % 1
MODEM_INTC:480C7D54 ??				    % 1
MODEM_INTC:480C7D55 ??				    % 1
MODEM_INTC:480C7D56 ??				    % 1
MODEM_INTC:480C7D57 ??				    % 1
MODEM_INTC:480C7D58 ??				    % 1
MODEM_INTC:480C7D59 ??				    % 1
MODEM_INTC:480C7D5A ??				    % 1
MODEM_INTC:480C7D5B ??				    % 1
MODEM_INTC:480C7D5C ??				    % 1
MODEM_INTC:480C7D5D ??				    % 1
MODEM_INTC:480C7D5E ??				    % 1
MODEM_INTC:480C7D5F ??				    % 1
MODEM_INTC:480C7D60 ??				    % 1
MODEM_INTC:480C7D61 ??				    % 1
MODEM_INTC:480C7D62 ??				    % 1
MODEM_INTC:480C7D63 ??				    % 1
MODEM_INTC:480C7D64 ??				    % 1
MODEM_INTC:480C7D65 ??				    % 1
MODEM_INTC:480C7D66 ??				    % 1
MODEM_INTC:480C7D67 ??				    % 1
MODEM_INTC:480C7D68 ??				    % 1
MODEM_INTC:480C7D69 ??				    % 1
MODEM_INTC:480C7D6A ??				    % 1
MODEM_INTC:480C7D6B ??				    % 1
MODEM_INTC:480C7D6C ??				    % 1
MODEM_INTC:480C7D6D ??				    % 1
MODEM_INTC:480C7D6E ??				    % 1
MODEM_INTC:480C7D6F ??				    % 1
MODEM_INTC:480C7D70 ??				    % 1
MODEM_INTC:480C7D71 ??				    % 1
MODEM_INTC:480C7D72 ??				    % 1
MODEM_INTC:480C7D73 ??				    % 1
MODEM_INTC:480C7D74 ??				    % 1
MODEM_INTC:480C7D75 ??				    % 1
MODEM_INTC:480C7D76 ??				    % 1
MODEM_INTC:480C7D77 ??				    % 1
MODEM_INTC:480C7D78 ??				    % 1
MODEM_INTC:480C7D79 ??				    % 1
MODEM_INTC:480C7D7A ??				    % 1
MODEM_INTC:480C7D7B ??				    % 1
MODEM_INTC:480C7D7C ??				    % 1
MODEM_INTC:480C7D7D ??				    % 1
MODEM_INTC:480C7D7E ??				    % 1
MODEM_INTC:480C7D7F ??				    % 1
MODEM_INTC:480C7D80 ??				    % 1
MODEM_INTC:480C7D81 ??				    % 1
MODEM_INTC:480C7D82 ??				    % 1
MODEM_INTC:480C7D83 ??				    % 1
MODEM_INTC:480C7D84 ??				    % 1
MODEM_INTC:480C7D85 ??				    % 1
MODEM_INTC:480C7D86 ??				    % 1
MODEM_INTC:480C7D87 ??				    % 1
MODEM_INTC:480C7D88 ??				    % 1
MODEM_INTC:480C7D89 ??				    % 1
MODEM_INTC:480C7D8A ??				    % 1
MODEM_INTC:480C7D8B ??				    % 1
MODEM_INTC:480C7D8C ??				    % 1
MODEM_INTC:480C7D8D ??				    % 1
MODEM_INTC:480C7D8E ??				    % 1
MODEM_INTC:480C7D8F ??				    % 1
MODEM_INTC:480C7D90 ??				    % 1
MODEM_INTC:480C7D91 ??				    % 1
MODEM_INTC:480C7D92 ??				    % 1
MODEM_INTC:480C7D93 ??				    % 1
MODEM_INTC:480C7D94 ??				    % 1
MODEM_INTC:480C7D95 ??				    % 1
MODEM_INTC:480C7D96 ??				    % 1
MODEM_INTC:480C7D97 ??				    % 1
MODEM_INTC:480C7D98 ??				    % 1
MODEM_INTC:480C7D99 ??				    % 1
MODEM_INTC:480C7D9A ??				    % 1
MODEM_INTC:480C7D9B ??				    % 1
MODEM_INTC:480C7D9C ??				    % 1
MODEM_INTC:480C7D9D ??				    % 1
MODEM_INTC:480C7D9E ??				    % 1
MODEM_INTC:480C7D9F ??				    % 1
MODEM_INTC:480C7DA0 ??				    % 1
MODEM_INTC:480C7DA1 ??				    % 1
MODEM_INTC:480C7DA2 ??				    % 1
MODEM_INTC:480C7DA3 ??				    % 1
MODEM_INTC:480C7DA4 ??				    % 1
MODEM_INTC:480C7DA5 ??				    % 1
MODEM_INTC:480C7DA6 ??				    % 1
MODEM_INTC:480C7DA7 ??				    % 1
MODEM_INTC:480C7DA8 ??				    % 1
MODEM_INTC:480C7DA9 ??				    % 1
MODEM_INTC:480C7DAA ??				    % 1
MODEM_INTC:480C7DAB ??				    % 1
MODEM_INTC:480C7DAC ??				    % 1
MODEM_INTC:480C7DAD ??				    % 1
MODEM_INTC:480C7DAE ??				    % 1
MODEM_INTC:480C7DAF ??				    % 1
MODEM_INTC:480C7DB0 ??				    % 1
MODEM_INTC:480C7DB1 ??				    % 1
MODEM_INTC:480C7DB2 ??				    % 1
MODEM_INTC:480C7DB3 ??				    % 1
MODEM_INTC:480C7DB4 ??				    % 1
MODEM_INTC:480C7DB5 ??				    % 1
MODEM_INTC:480C7DB6 ??				    % 1
MODEM_INTC:480C7DB7 ??				    % 1
MODEM_INTC:480C7DB8 ??				    % 1
MODEM_INTC:480C7DB9 ??				    % 1
MODEM_INTC:480C7DBA ??				    % 1
MODEM_INTC:480C7DBB ??				    % 1
MODEM_INTC:480C7DBC ??				    % 1
MODEM_INTC:480C7DBD ??				    % 1
MODEM_INTC:480C7DBE ??				    % 1
MODEM_INTC:480C7DBF ??				    % 1
MODEM_INTC:480C7DC0 ??				    % 1
MODEM_INTC:480C7DC1 ??				    % 1
MODEM_INTC:480C7DC2 ??				    % 1
MODEM_INTC:480C7DC3 ??				    % 1
MODEM_INTC:480C7DC4 ??				    % 1
MODEM_INTC:480C7DC5 ??				    % 1
MODEM_INTC:480C7DC6 ??				    % 1
MODEM_INTC:480C7DC7 ??				    % 1
MODEM_INTC:480C7DC8 ??				    % 1
MODEM_INTC:480C7DC9 ??				    % 1
MODEM_INTC:480C7DCA ??				    % 1
MODEM_INTC:480C7DCB ??				    % 1
MODEM_INTC:480C7DCC ??				    % 1
MODEM_INTC:480C7DCD ??				    % 1
MODEM_INTC:480C7DCE ??				    % 1
MODEM_INTC:480C7DCF ??				    % 1
MODEM_INTC:480C7DD0 ??				    % 1
MODEM_INTC:480C7DD1 ??				    % 1
MODEM_INTC:480C7DD2 ??				    % 1
MODEM_INTC:480C7DD3 ??				    % 1
MODEM_INTC:480C7DD4 ??				    % 1
MODEM_INTC:480C7DD5 ??				    % 1
MODEM_INTC:480C7DD6 ??				    % 1
MODEM_INTC:480C7DD7 ??				    % 1
MODEM_INTC:480C7DD8 ??				    % 1
MODEM_INTC:480C7DD9 ??				    % 1
MODEM_INTC:480C7DDA ??				    % 1
MODEM_INTC:480C7DDB ??				    % 1
MODEM_INTC:480C7DDC ??				    % 1
MODEM_INTC:480C7DDD ??				    % 1
MODEM_INTC:480C7DDE ??				    % 1
MODEM_INTC:480C7DDF ??				    % 1
MODEM_INTC:480C7DE0 ??				    % 1
MODEM_INTC:480C7DE1 ??				    % 1
MODEM_INTC:480C7DE2 ??				    % 1
MODEM_INTC:480C7DE3 ??				    % 1
MODEM_INTC:480C7DE4 ??				    % 1
MODEM_INTC:480C7DE5 ??				    % 1
MODEM_INTC:480C7DE6 ??				    % 1
MODEM_INTC:480C7DE7 ??				    % 1
MODEM_INTC:480C7DE8 ??				    % 1
MODEM_INTC:480C7DE9 ??				    % 1
MODEM_INTC:480C7DEA ??				    % 1
MODEM_INTC:480C7DEB ??				    % 1
MODEM_INTC:480C7DEC ??				    % 1
MODEM_INTC:480C7DED ??				    % 1
MODEM_INTC:480C7DEE ??				    % 1
MODEM_INTC:480C7DEF ??				    % 1
MODEM_INTC:480C7DF0 ??				    % 1
MODEM_INTC:480C7DF1 ??				    % 1
MODEM_INTC:480C7DF2 ??				    % 1
MODEM_INTC:480C7DF3 ??				    % 1
MODEM_INTC:480C7DF4 ??				    % 1
MODEM_INTC:480C7DF5 ??				    % 1
MODEM_INTC:480C7DF6 ??				    % 1
MODEM_INTC:480C7DF7 ??				    % 1
MODEM_INTC:480C7DF8 ??				    % 1
MODEM_INTC:480C7DF9 ??				    % 1
MODEM_INTC:480C7DFA ??				    % 1
MODEM_INTC:480C7DFB ??				    % 1
MODEM_INTC:480C7DFC ??				    % 1
MODEM_INTC:480C7DFD ??				    % 1
MODEM_INTC:480C7DFE ??				    % 1
MODEM_INTC:480C7DFF ??				    % 1
MODEM_INTC:480C7E00 ??				    % 1
MODEM_INTC:480C7E01 ??				    % 1
MODEM_INTC:480C7E02 ??				    % 1
MODEM_INTC:480C7E03 ??				    % 1
MODEM_INTC:480C7E04 ??				    % 1
MODEM_INTC:480C7E05 ??				    % 1
MODEM_INTC:480C7E06 ??				    % 1
MODEM_INTC:480C7E07 ??				    % 1
MODEM_INTC:480C7E08 ??				    % 1
MODEM_INTC:480C7E09 ??				    % 1
MODEM_INTC:480C7E0A ??				    % 1
MODEM_INTC:480C7E0B ??				    % 1
MODEM_INTC:480C7E0C ??				    % 1
MODEM_INTC:480C7E0D ??				    % 1
MODEM_INTC:480C7E0E ??				    % 1
MODEM_INTC:480C7E0F ??				    % 1
MODEM_INTC:480C7E10 ??				    % 1
MODEM_INTC:480C7E11 ??				    % 1
MODEM_INTC:480C7E12 ??				    % 1
MODEM_INTC:480C7E13 ??				    % 1
MODEM_INTC:480C7E14 ??				    % 1
MODEM_INTC:480C7E15 ??				    % 1
MODEM_INTC:480C7E16 ??				    % 1
MODEM_INTC:480C7E17 ??				    % 1
MODEM_INTC:480C7E18 ??				    % 1
MODEM_INTC:480C7E19 ??				    % 1
MODEM_INTC:480C7E1A ??				    % 1
MODEM_INTC:480C7E1B ??				    % 1
MODEM_INTC:480C7E1C ??				    % 1
MODEM_INTC:480C7E1D ??				    % 1
MODEM_INTC:480C7E1E ??				    % 1
MODEM_INTC:480C7E1F ??				    % 1
MODEM_INTC:480C7E20 ??				    % 1
MODEM_INTC:480C7E21 ??				    % 1
MODEM_INTC:480C7E22 ??				    % 1
MODEM_INTC:480C7E23 ??				    % 1
MODEM_INTC:480C7E24 ??				    % 1
MODEM_INTC:480C7E25 ??				    % 1
MODEM_INTC:480C7E26 ??				    % 1
MODEM_INTC:480C7E27 ??				    % 1
MODEM_INTC:480C7E28 ??				    % 1
MODEM_INTC:480C7E29 ??				    % 1
MODEM_INTC:480C7E2A ??				    % 1
MODEM_INTC:480C7E2B ??				    % 1
MODEM_INTC:480C7E2C ??				    % 1
MODEM_INTC:480C7E2D ??				    % 1
MODEM_INTC:480C7E2E ??				    % 1
MODEM_INTC:480C7E2F ??				    % 1
MODEM_INTC:480C7E30 ??				    % 1
MODEM_INTC:480C7E31 ??				    % 1
MODEM_INTC:480C7E32 ??				    % 1
MODEM_INTC:480C7E33 ??				    % 1
MODEM_INTC:480C7E34 ??				    % 1
MODEM_INTC:480C7E35 ??				    % 1
MODEM_INTC:480C7E36 ??				    % 1
MODEM_INTC:480C7E37 ??				    % 1
MODEM_INTC:480C7E38 ??				    % 1
MODEM_INTC:480C7E39 ??				    % 1
MODEM_INTC:480C7E3A ??				    % 1
MODEM_INTC:480C7E3B ??				    % 1
MODEM_INTC:480C7E3C ??				    % 1
MODEM_INTC:480C7E3D ??				    % 1
MODEM_INTC:480C7E3E ??				    % 1
MODEM_INTC:480C7E3F ??				    % 1
MODEM_INTC:480C7E40 ??				    % 1
MODEM_INTC:480C7E41 ??				    % 1
MODEM_INTC:480C7E42 ??				    % 1
MODEM_INTC:480C7E43 ??				    % 1
MODEM_INTC:480C7E44 ??				    % 1
MODEM_INTC:480C7E45 ??				    % 1
MODEM_INTC:480C7E46 ??				    % 1
MODEM_INTC:480C7E47 ??				    % 1
MODEM_INTC:480C7E48 ??				    % 1
MODEM_INTC:480C7E49 ??				    % 1
MODEM_INTC:480C7E4A ??				    % 1
MODEM_INTC:480C7E4B ??				    % 1
MODEM_INTC:480C7E4C ??				    % 1
MODEM_INTC:480C7E4D ??				    % 1
MODEM_INTC:480C7E4E ??				    % 1
MODEM_INTC:480C7E4F ??				    % 1
MODEM_INTC:480C7E50 ??				    % 1
MODEM_INTC:480C7E51 ??				    % 1
MODEM_INTC:480C7E52 ??				    % 1
MODEM_INTC:480C7E53 ??				    % 1
MODEM_INTC:480C7E54 ??				    % 1
MODEM_INTC:480C7E55 ??				    % 1
MODEM_INTC:480C7E56 ??				    % 1
MODEM_INTC:480C7E57 ??				    % 1
MODEM_INTC:480C7E58 ??				    % 1
MODEM_INTC:480C7E59 ??				    % 1
MODEM_INTC:480C7E5A ??				    % 1
MODEM_INTC:480C7E5B ??				    % 1
MODEM_INTC:480C7E5C ??				    % 1
MODEM_INTC:480C7E5D ??				    % 1
MODEM_INTC:480C7E5E ??				    % 1
MODEM_INTC:480C7E5F ??				    % 1
MODEM_INTC:480C7E60 ??				    % 1
MODEM_INTC:480C7E61 ??				    % 1
MODEM_INTC:480C7E62 ??				    % 1
MODEM_INTC:480C7E63 ??				    % 1
MODEM_INTC:480C7E64 ??				    % 1
MODEM_INTC:480C7E65 ??				    % 1
MODEM_INTC:480C7E66 ??				    % 1
MODEM_INTC:480C7E67 ??				    % 1
MODEM_INTC:480C7E68 ??				    % 1
MODEM_INTC:480C7E69 ??				    % 1
MODEM_INTC:480C7E6A ??				    % 1
MODEM_INTC:480C7E6B ??				    % 1
MODEM_INTC:480C7E6C ??				    % 1
MODEM_INTC:480C7E6D ??				    % 1
MODEM_INTC:480C7E6E ??				    % 1
MODEM_INTC:480C7E6F ??				    % 1
MODEM_INTC:480C7E70 ??				    % 1
MODEM_INTC:480C7E71 ??				    % 1
MODEM_INTC:480C7E72 ??				    % 1
MODEM_INTC:480C7E73 ??				    % 1
MODEM_INTC:480C7E74 ??				    % 1
MODEM_INTC:480C7E75 ??				    % 1
MODEM_INTC:480C7E76 ??				    % 1
MODEM_INTC:480C7E77 ??				    % 1
MODEM_INTC:480C7E78 ??				    % 1
MODEM_INTC:480C7E79 ??				    % 1
MODEM_INTC:480C7E7A ??				    % 1
MODEM_INTC:480C7E7B ??				    % 1
MODEM_INTC:480C7E7C ??				    % 1
MODEM_INTC:480C7E7D ??				    % 1
MODEM_INTC:480C7E7E ??				    % 1
MODEM_INTC:480C7E7F ??				    % 1
MODEM_INTC:480C7E80 ??				    % 1
MODEM_INTC:480C7E81 ??				    % 1
MODEM_INTC:480C7E82 ??				    % 1
MODEM_INTC:480C7E83 ??				    % 1
MODEM_INTC:480C7E84 ??				    % 1
MODEM_INTC:480C7E85 ??				    % 1
MODEM_INTC:480C7E86 ??				    % 1
MODEM_INTC:480C7E87 ??				    % 1
MODEM_INTC:480C7E88 ??				    % 1
MODEM_INTC:480C7E89 ??				    % 1
MODEM_INTC:480C7E8A ??				    % 1
MODEM_INTC:480C7E8B ??				    % 1
MODEM_INTC:480C7E8C ??				    % 1
MODEM_INTC:480C7E8D ??				    % 1
MODEM_INTC:480C7E8E ??				    % 1
MODEM_INTC:480C7E8F ??				    % 1
MODEM_INTC:480C7E90 ??				    % 1
MODEM_INTC:480C7E91 ??				    % 1
MODEM_INTC:480C7E92 ??				    % 1
MODEM_INTC:480C7E93 ??				    % 1
MODEM_INTC:480C7E94 ??				    % 1
MODEM_INTC:480C7E95 ??				    % 1
MODEM_INTC:480C7E96 ??				    % 1
MODEM_INTC:480C7E97 ??				    % 1
MODEM_INTC:480C7E98 ??				    % 1
MODEM_INTC:480C7E99 ??				    % 1
MODEM_INTC:480C7E9A ??				    % 1
MODEM_INTC:480C7E9B ??				    % 1
MODEM_INTC:480C7E9C ??				    % 1
MODEM_INTC:480C7E9D ??				    % 1
MODEM_INTC:480C7E9E ??				    % 1
MODEM_INTC:480C7E9F ??				    % 1
MODEM_INTC:480C7EA0 ??				    % 1
MODEM_INTC:480C7EA1 ??				    % 1
MODEM_INTC:480C7EA2 ??				    % 1
MODEM_INTC:480C7EA3 ??				    % 1
MODEM_INTC:480C7EA4 ??				    % 1
MODEM_INTC:480C7EA5 ??				    % 1
MODEM_INTC:480C7EA6 ??				    % 1
MODEM_INTC:480C7EA7 ??				    % 1
MODEM_INTC:480C7EA8 ??				    % 1
MODEM_INTC:480C7EA9 ??				    % 1
MODEM_INTC:480C7EAA ??				    % 1
MODEM_INTC:480C7EAB ??				    % 1
MODEM_INTC:480C7EAC ??				    % 1
MODEM_INTC:480C7EAD ??				    % 1
MODEM_INTC:480C7EAE ??				    % 1
MODEM_INTC:480C7EAF ??				    % 1
MODEM_INTC:480C7EB0 ??				    % 1
MODEM_INTC:480C7EB1 ??				    % 1
MODEM_INTC:480C7EB2 ??				    % 1
MODEM_INTC:480C7EB3 ??				    % 1
MODEM_INTC:480C7EB4 ??				    % 1
MODEM_INTC:480C7EB5 ??				    % 1
MODEM_INTC:480C7EB6 ??				    % 1
MODEM_INTC:480C7EB7 ??				    % 1
MODEM_INTC:480C7EB8 ??				    % 1
MODEM_INTC:480C7EB9 ??				    % 1
MODEM_INTC:480C7EBA ??				    % 1
MODEM_INTC:480C7EBB ??				    % 1
MODEM_INTC:480C7EBC ??				    % 1
MODEM_INTC:480C7EBD ??				    % 1
MODEM_INTC:480C7EBE ??				    % 1
MODEM_INTC:480C7EBF ??				    % 1
MODEM_INTC:480C7EC0 ??				    % 1
MODEM_INTC:480C7EC1 ??				    % 1
MODEM_INTC:480C7EC2 ??				    % 1
MODEM_INTC:480C7EC3 ??				    % 1
MODEM_INTC:480C7EC4 ??				    % 1
MODEM_INTC:480C7EC5 ??				    % 1
MODEM_INTC:480C7EC6 ??				    % 1
MODEM_INTC:480C7EC7 ??				    % 1
MODEM_INTC:480C7EC8 ??				    % 1
MODEM_INTC:480C7EC9 ??				    % 1
MODEM_INTC:480C7ECA ??				    % 1
MODEM_INTC:480C7ECB ??				    % 1
MODEM_INTC:480C7ECC ??				    % 1
MODEM_INTC:480C7ECD ??				    % 1
MODEM_INTC:480C7ECE ??				    % 1
MODEM_INTC:480C7ECF ??				    % 1
MODEM_INTC:480C7ED0 ??				    % 1
MODEM_INTC:480C7ED1 ??				    % 1
MODEM_INTC:480C7ED2 ??				    % 1
MODEM_INTC:480C7ED3 ??				    % 1
MODEM_INTC:480C7ED4 ??				    % 1
MODEM_INTC:480C7ED5 ??				    % 1
MODEM_INTC:480C7ED6 ??				    % 1
MODEM_INTC:480C7ED7 ??				    % 1
MODEM_INTC:480C7ED8 ??				    % 1
MODEM_INTC:480C7ED9 ??				    % 1
MODEM_INTC:480C7EDA ??				    % 1
MODEM_INTC:480C7EDB ??				    % 1
MODEM_INTC:480C7EDC ??				    % 1
MODEM_INTC:480C7EDD ??				    % 1
MODEM_INTC:480C7EDE ??				    % 1
MODEM_INTC:480C7EDF ??				    % 1
MODEM_INTC:480C7EE0 ??				    % 1
MODEM_INTC:480C7EE1 ??				    % 1
MODEM_INTC:480C7EE2 ??				    % 1
MODEM_INTC:480C7EE3 ??				    % 1
MODEM_INTC:480C7EE4 ??				    % 1
MODEM_INTC:480C7EE5 ??				    % 1
MODEM_INTC:480C7EE6 ??				    % 1
MODEM_INTC:480C7EE7 ??				    % 1
MODEM_INTC:480C7EE8 ??				    % 1
MODEM_INTC:480C7EE9 ??				    % 1
MODEM_INTC:480C7EEA ??				    % 1
MODEM_INTC:480C7EEB ??				    % 1
MODEM_INTC:480C7EEC ??				    % 1
MODEM_INTC:480C7EED ??				    % 1
MODEM_INTC:480C7EEE ??				    % 1
MODEM_INTC:480C7EEF ??				    % 1
MODEM_INTC:480C7EF0 ??				    % 1
MODEM_INTC:480C7EF1 ??				    % 1
MODEM_INTC:480C7EF2 ??				    % 1
MODEM_INTC:480C7EF3 ??				    % 1
MODEM_INTC:480C7EF4 ??				    % 1
MODEM_INTC:480C7EF5 ??				    % 1
MODEM_INTC:480C7EF6 ??				    % 1
MODEM_INTC:480C7EF7 ??				    % 1
MODEM_INTC:480C7EF8 ??				    % 1
MODEM_INTC:480C7EF9 ??				    % 1
MODEM_INTC:480C7EFA ??				    % 1
MODEM_INTC:480C7EFB ??				    % 1
MODEM_INTC:480C7EFC ??				    % 1
MODEM_INTC:480C7EFD ??				    % 1
MODEM_INTC:480C7EFE ??				    % 1
MODEM_INTC:480C7EFF ??				    % 1
MODEM_INTC:480C7F00 ??				    % 1
MODEM_INTC:480C7F01 ??				    % 1
MODEM_INTC:480C7F02 ??				    % 1
MODEM_INTC:480C7F03 ??				    % 1
MODEM_INTC:480C7F04 ??				    % 1
MODEM_INTC:480C7F05 ??				    % 1
MODEM_INTC:480C7F06 ??				    % 1
MODEM_INTC:480C7F07 ??				    % 1
MODEM_INTC:480C7F08 ??				    % 1
MODEM_INTC:480C7F09 ??				    % 1
MODEM_INTC:480C7F0A ??				    % 1
MODEM_INTC:480C7F0B ??				    % 1
MODEM_INTC:480C7F0C ??				    % 1
MODEM_INTC:480C7F0D ??				    % 1
MODEM_INTC:480C7F0E ??				    % 1
MODEM_INTC:480C7F0F ??				    % 1
MODEM_INTC:480C7F10 ??				    % 1
MODEM_INTC:480C7F11 ??				    % 1
MODEM_INTC:480C7F12 ??				    % 1
MODEM_INTC:480C7F13 ??				    % 1
MODEM_INTC:480C7F14 ??				    % 1
MODEM_INTC:480C7F15 ??				    % 1
MODEM_INTC:480C7F16 ??				    % 1
MODEM_INTC:480C7F17 ??				    % 1
MODEM_INTC:480C7F18 ??				    % 1
MODEM_INTC:480C7F19 ??				    % 1
MODEM_INTC:480C7F1A ??				    % 1
MODEM_INTC:480C7F1B ??				    % 1
MODEM_INTC:480C7F1C ??				    % 1
MODEM_INTC:480C7F1D ??				    % 1
MODEM_INTC:480C7F1E ??				    % 1
MODEM_INTC:480C7F1F ??				    % 1
MODEM_INTC:480C7F20 ??				    % 1
MODEM_INTC:480C7F21 ??				    % 1
MODEM_INTC:480C7F22 ??				    % 1
MODEM_INTC:480C7F23 ??				    % 1
MODEM_INTC:480C7F24 ??				    % 1
MODEM_INTC:480C7F25 ??				    % 1
MODEM_INTC:480C7F26 ??				    % 1
MODEM_INTC:480C7F27 ??				    % 1
MODEM_INTC:480C7F28 ??				    % 1
MODEM_INTC:480C7F29 ??				    % 1
MODEM_INTC:480C7F2A ??				    % 1
MODEM_INTC:480C7F2B ??				    % 1
MODEM_INTC:480C7F2C ??				    % 1
MODEM_INTC:480C7F2D ??				    % 1
MODEM_INTC:480C7F2E ??				    % 1
MODEM_INTC:480C7F2F ??				    % 1
MODEM_INTC:480C7F30 ??				    % 1
MODEM_INTC:480C7F31 ??				    % 1
MODEM_INTC:480C7F32 ??				    % 1
MODEM_INTC:480C7F33 ??				    % 1
MODEM_INTC:480C7F34 ??				    % 1
MODEM_INTC:480C7F35 ??				    % 1
MODEM_INTC:480C7F36 ??				    % 1
MODEM_INTC:480C7F37 ??				    % 1
MODEM_INTC:480C7F38 ??				    % 1
MODEM_INTC:480C7F39 ??				    % 1
MODEM_INTC:480C7F3A ??				    % 1
MODEM_INTC:480C7F3B ??				    % 1
MODEM_INTC:480C7F3C ??				    % 1
MODEM_INTC:480C7F3D ??				    % 1
MODEM_INTC:480C7F3E ??				    % 1
MODEM_INTC:480C7F3F ??				    % 1
MODEM_INTC:480C7F40 ??				    % 1
MODEM_INTC:480C7F41 ??				    % 1
MODEM_INTC:480C7F42 ??				    % 1
MODEM_INTC:480C7F43 ??				    % 1
MODEM_INTC:480C7F44 ??				    % 1
MODEM_INTC:480C7F45 ??				    % 1
MODEM_INTC:480C7F46 ??				    % 1
MODEM_INTC:480C7F47 ??				    % 1
MODEM_INTC:480C7F48 ??				    % 1
MODEM_INTC:480C7F49 ??				    % 1
MODEM_INTC:480C7F4A ??				    % 1
MODEM_INTC:480C7F4B ??				    % 1
MODEM_INTC:480C7F4C ??				    % 1
MODEM_INTC:480C7F4D ??				    % 1
MODEM_INTC:480C7F4E ??				    % 1
MODEM_INTC:480C7F4F ??				    % 1
MODEM_INTC:480C7F50 ??				    % 1
MODEM_INTC:480C7F51 ??				    % 1
MODEM_INTC:480C7F52 ??				    % 1
MODEM_INTC:480C7F53 ??				    % 1
MODEM_INTC:480C7F54 ??				    % 1
MODEM_INTC:480C7F55 ??				    % 1
MODEM_INTC:480C7F56 ??				    % 1
MODEM_INTC:480C7F57 ??				    % 1
MODEM_INTC:480C7F58 ??				    % 1
MODEM_INTC:480C7F59 ??				    % 1
MODEM_INTC:480C7F5A ??				    % 1
MODEM_INTC:480C7F5B ??				    % 1
MODEM_INTC:480C7F5C ??				    % 1
MODEM_INTC:480C7F5D ??				    % 1
MODEM_INTC:480C7F5E ??				    % 1
MODEM_INTC:480C7F5F ??				    % 1
MODEM_INTC:480C7F60 ??				    % 1
MODEM_INTC:480C7F61 ??				    % 1
MODEM_INTC:480C7F62 ??				    % 1
MODEM_INTC:480C7F63 ??				    % 1
MODEM_INTC:480C7F64 ??				    % 1
MODEM_INTC:480C7F65 ??				    % 1
MODEM_INTC:480C7F66 ??				    % 1
MODEM_INTC:480C7F67 ??				    % 1
MODEM_INTC:480C7F68 ??				    % 1
MODEM_INTC:480C7F69 ??				    % 1
MODEM_INTC:480C7F6A ??				    % 1
MODEM_INTC:480C7F6B ??				    % 1
MODEM_INTC:480C7F6C ??				    % 1
MODEM_INTC:480C7F6D ??				    % 1
MODEM_INTC:480C7F6E ??				    % 1
MODEM_INTC:480C7F6F ??				    % 1
MODEM_INTC:480C7F70 ??				    % 1
MODEM_INTC:480C7F71 ??				    % 1
MODEM_INTC:480C7F72 ??				    % 1
MODEM_INTC:480C7F73 ??				    % 1
MODEM_INTC:480C7F74 ??				    % 1
MODEM_INTC:480C7F75 ??				    % 1
MODEM_INTC:480C7F76 ??				    % 1
MODEM_INTC:480C7F77 ??				    % 1
MODEM_INTC:480C7F78 ??				    % 1
MODEM_INTC:480C7F79 ??				    % 1
MODEM_INTC:480C7F7A ??				    % 1
MODEM_INTC:480C7F7B ??				    % 1
MODEM_INTC:480C7F7C ??				    % 1
MODEM_INTC:480C7F7D ??				    % 1
MODEM_INTC:480C7F7E ??				    % 1
MODEM_INTC:480C7F7F ??				    % 1
MODEM_INTC:480C7F80 ??				    % 1
MODEM_INTC:480C7F81 ??				    % 1
MODEM_INTC:480C7F82 ??				    % 1
MODEM_INTC:480C7F83 ??				    % 1
MODEM_INTC:480C7F84 ??				    % 1
MODEM_INTC:480C7F85 ??				    % 1
MODEM_INTC:480C7F86 ??				    % 1
MODEM_INTC:480C7F87 ??				    % 1
MODEM_INTC:480C7F88 ??				    % 1
MODEM_INTC:480C7F89 ??				    % 1
MODEM_INTC:480C7F8A ??				    % 1
MODEM_INTC:480C7F8B ??				    % 1
MODEM_INTC:480C7F8C ??				    % 1
MODEM_INTC:480C7F8D ??				    % 1
MODEM_INTC:480C7F8E ??				    % 1
MODEM_INTC:480C7F8F ??				    % 1
MODEM_INTC:480C7F90 ??				    % 1
MODEM_INTC:480C7F91 ??				    % 1
MODEM_INTC:480C7F92 ??				    % 1
MODEM_INTC:480C7F93 ??				    % 1
MODEM_INTC:480C7F94 ??				    % 1
MODEM_INTC:480C7F95 ??				    % 1
MODEM_INTC:480C7F96 ??				    % 1
MODEM_INTC:480C7F97 ??				    % 1
MODEM_INTC:480C7F98 ??				    % 1
MODEM_INTC:480C7F99 ??				    % 1
MODEM_INTC:480C7F9A ??				    % 1
MODEM_INTC:480C7F9B ??				    % 1
MODEM_INTC:480C7F9C ??				    % 1
MODEM_INTC:480C7F9D ??				    % 1
MODEM_INTC:480C7F9E ??				    % 1
MODEM_INTC:480C7F9F ??				    % 1
MODEM_INTC:480C7FA0 ??				    % 1
MODEM_INTC:480C7FA1 ??				    % 1
MODEM_INTC:480C7FA2 ??				    % 1
MODEM_INTC:480C7FA3 ??				    % 1
MODEM_INTC:480C7FA4 ??				    % 1
MODEM_INTC:480C7FA5 ??				    % 1
MODEM_INTC:480C7FA6 ??				    % 1
MODEM_INTC:480C7FA7 ??				    % 1
MODEM_INTC:480C7FA8 ??				    % 1
MODEM_INTC:480C7FA9 ??				    % 1
MODEM_INTC:480C7FAA ??				    % 1
MODEM_INTC:480C7FAB ??				    % 1
MODEM_INTC:480C7FAC ??				    % 1
MODEM_INTC:480C7FAD ??				    % 1
MODEM_INTC:480C7FAE ??				    % 1
MODEM_INTC:480C7FAF ??				    % 1
MODEM_INTC:480C7FB0 ??				    % 1
MODEM_INTC:480C7FB1 ??				    % 1
MODEM_INTC:480C7FB2 ??				    % 1
MODEM_INTC:480C7FB3 ??				    % 1
MODEM_INTC:480C7FB4 ??				    % 1
MODEM_INTC:480C7FB5 ??				    % 1
MODEM_INTC:480C7FB6 ??				    % 1
MODEM_INTC:480C7FB7 ??				    % 1
MODEM_INTC:480C7FB8 ??				    % 1
MODEM_INTC:480C7FB9 ??				    % 1
MODEM_INTC:480C7FBA ??				    % 1
MODEM_INTC:480C7FBB ??				    % 1
MODEM_INTC:480C7FBC ??				    % 1
MODEM_INTC:480C7FBD ??				    % 1
MODEM_INTC:480C7FBE ??				    % 1
MODEM_INTC:480C7FBF ??				    % 1
MODEM_INTC:480C7FC0 ??				    % 1
MODEM_INTC:480C7FC1 ??				    % 1
MODEM_INTC:480C7FC2 ??				    % 1
MODEM_INTC:480C7FC3 ??				    % 1
MODEM_INTC:480C7FC4 ??				    % 1
MODEM_INTC:480C7FC5 ??				    % 1
MODEM_INTC:480C7FC6 ??				    % 1
MODEM_INTC:480C7FC7 ??				    % 1
MODEM_INTC:480C7FC8 ??				    % 1
MODEM_INTC:480C7FC9 ??				    % 1
MODEM_INTC:480C7FCA ??				    % 1
MODEM_INTC:480C7FCB ??				    % 1
MODEM_INTC:480C7FCC ??				    % 1
MODEM_INTC:480C7FCD ??				    % 1
MODEM_INTC:480C7FCE ??				    % 1
MODEM_INTC:480C7FCF ??				    % 1
MODEM_INTC:480C7FD0 ??				    % 1
MODEM_INTC:480C7FD1 ??				    % 1
MODEM_INTC:480C7FD2 ??				    % 1
MODEM_INTC:480C7FD3 ??				    % 1
MODEM_INTC:480C7FD4 ??				    % 1
MODEM_INTC:480C7FD5 ??				    % 1
MODEM_INTC:480C7FD6 ??				    % 1
MODEM_INTC:480C7FD7 ??				    % 1
MODEM_INTC:480C7FD8 ??				    % 1
MODEM_INTC:480C7FD9 ??				    % 1
MODEM_INTC:480C7FDA ??				    % 1
MODEM_INTC:480C7FDB ??				    % 1
MODEM_INTC:480C7FDC ??				    % 1
MODEM_INTC:480C7FDD ??				    % 1
MODEM_INTC:480C7FDE ??				    % 1
MODEM_INTC:480C7FDF ??				    % 1
MODEM_INTC:480C7FE0 ??				    % 1
MODEM_INTC:480C7FE1 ??				    % 1
MODEM_INTC:480C7FE2 ??				    % 1
MODEM_INTC:480C7FE3 ??				    % 1
MODEM_INTC:480C7FE4 ??				    % 1
MODEM_INTC:480C7FE5 ??				    % 1
MODEM_INTC:480C7FE6 ??				    % 1
MODEM_INTC:480C7FE7 ??				    % 1
MODEM_INTC:480C7FE8 ??				    % 1
MODEM_INTC:480C7FE9 ??				    % 1
MODEM_INTC:480C7FEA ??				    % 1
MODEM_INTC:480C7FEB ??				    % 1
MODEM_INTC:480C7FEC ??				    % 1
MODEM_INTC:480C7FED ??				    % 1
MODEM_INTC:480C7FEE ??				    % 1
MODEM_INTC:480C7FEF ??				    % 1
MODEM_INTC:480C7FF0 ??				    % 1
MODEM_INTC:480C7FF1 ??				    % 1
MODEM_INTC:480C7FF2 ??				    % 1
MODEM_INTC:480C7FF3 ??				    % 1
MODEM_INTC:480C7FF4 ??				    % 1
MODEM_INTC:480C7FF5 ??				    % 1
MODEM_INTC:480C7FF6 ??				    % 1
MODEM_INTC:480C7FF7 ??				    % 1
MODEM_INTC:480C7FF8 ??				    % 1
MODEM_INTC:480C7FF9 ??				    % 1
MODEM_INTC:480C7FFA ??				    % 1
MODEM_INTC:480C7FFB ??				    % 1
MODEM_INTC:480C7FFC ??				    % 1
MODEM_INTC:480C7FFD ??				    % 1
MODEM_INTC:480C7FFE ??				    % 1
MODEM_INTC:480C7FFE		    ; MODEM_INTC    ends
MODEM_INTC:480C7FFE
MPU_INTC:48200000		  ; ===========================================================================
MPU_INTC:48200000
MPU_INTC:48200000		  ; Segment type: Regular
MPU_INTC:48200000				  AREA MPU_INTC, DATA, ABS
MPU_INTC:48200000				  ORG 0x48200000
MPU_INTC:48200000 ??		  OMAP3430_reg_INTCPS_REVISION % 1					; DATA XREF: sub_191B4+4o
MPU_INTC:48200000											; ROM_ORIG:off_19200o ...
MPU_INTC:48200000											; This register	contains the IP	revision code
MPU_INTC:48200001 ??				  % 1
MPU_INTC:48200002 ??				  % 1
MPU_INTC:48200003 ??				  % 1
MPU_INTC:48200004 ??				  % 1
MPU_INTC:48200005 ??				  % 1
MPU_INTC:48200006 ??				  % 1
MPU_INTC:48200007 ??				  % 1
MPU_INTC:48200008 ??				  % 1
MPU_INTC:48200009 ??				  % 1
MPU_INTC:4820000A ??				  % 1
MPU_INTC:4820000B ??				  % 1
MPU_INTC:4820000C ??				  % 1
MPU_INTC:4820000D ??				  % 1
MPU_INTC:4820000E ??				  % 1
MPU_INTC:4820000F ??				  % 1
MPU_INTC:48200010 ??		  OMAP3430_reg_INTCPS_SYSCONFIG	% 1					; This register	controls various parameters of the module interface
MPU_INTC:48200011 ??				  % 1
MPU_INTC:48200012 ??				  % 1
MPU_INTC:48200013 ??				  % 1
MPU_INTC:48200014 ??		  OMAP3430_reg_INTCPS_SYSSTATUS	% 1					; This register	provides status	information about the module
MPU_INTC:48200015 ??				  % 1
MPU_INTC:48200016 ??				  % 1
MPU_INTC:48200017 ??				  % 1
MPU_INTC:48200018 ??				  % 1
MPU_INTC:48200019 ??				  % 1
MPU_INTC:4820001A ??				  % 1
MPU_INTC:4820001B ??				  % 1
MPU_INTC:4820001C ??				  % 1
MPU_INTC:4820001D ??				  % 1
MPU_INTC:4820001E ??				  % 1
MPU_INTC:4820001F ??				  % 1
MPU_INTC:48200020 ??				  % 1
MPU_INTC:48200021 ??				  % 1
MPU_INTC:48200022 ??				  % 1
MPU_INTC:48200023 ??				  % 1
MPU_INTC:48200024 ??				  % 1
MPU_INTC:48200025 ??				  % 1
MPU_INTC:48200026 ??				  % 1
MPU_INTC:48200027 ??				  % 1
MPU_INTC:48200028 ??				  % 1
MPU_INTC:48200029 ??				  % 1
MPU_INTC:4820002A ??				  % 1
MPU_INTC:4820002B ??				  % 1
MPU_INTC:4820002C ??				  % 1
MPU_INTC:4820002D ??				  % 1
MPU_INTC:4820002E ??				  % 1
MPU_INTC:4820002F ??				  % 1
MPU_INTC:48200030 ??				  % 1
MPU_INTC:48200031 ??				  % 1
MPU_INTC:48200032 ??				  % 1
MPU_INTC:48200033 ??				  % 1
MPU_INTC:48200034 ??				  % 1
MPU_INTC:48200035 ??				  % 1
MPU_INTC:48200036 ??				  % 1
MPU_INTC:48200037 ??				  % 1
MPU_INTC:48200038 ??				  % 1
MPU_INTC:48200039 ??				  % 1
MPU_INTC:4820003A ??				  % 1
MPU_INTC:4820003B ??				  % 1
MPU_INTC:4820003C ??				  % 1
MPU_INTC:4820003D ??				  % 1
MPU_INTC:4820003E ??				  % 1
MPU_INTC:4820003F ??				  % 1
MPU_INTC:48200040 ??		  OMAP3430_reg_INTCPS_SIR_IRQ %	1					; DATA XREF: sub_191B4+6o
MPU_INTC:48200040											; This register	supplies the currently active IRQ interrupt number
MPU_INTC:48200041 ??				  % 1
MPU_INTC:48200042 ??				  % 1
MPU_INTC:48200043 ??				  % 1
MPU_INTC:48200044 ??		  OMAP3430_reg_INTCPS_SIR_FIQ %	1					; This register	supplies the currently active FIQ interrupt number
MPU_INTC:48200045 ??				  % 1
MPU_INTC:48200046 ??				  % 1
MPU_INTC:48200047 ??				  % 1
MPU_INTC:48200048 ??		  OMAP3430_reg_INTCPS_CONTROL %	1					; This register	contains the new interrupt agreement bits
MPU_INTC:48200049 ??				  % 1
MPU_INTC:4820004A ??				  % 1
MPU_INTC:4820004B ??				  % 1
MPU_INTC:4820004C ??		  OMAP3430_reg_INTCPS_PROTECTION % 1					; This register	controls protection of the other registers. It can be accessed only in supervisor mode,	regardless of the current value	of the protection bit
MPU_INTC:4820004D ??				  % 1
MPU_INTC:4820004E ??				  % 1
MPU_INTC:4820004F ??				  % 1
MPU_INTC:48200050 ??		  OMAP3430_reg_INTCPS_IDLE % 1						; This register	controls the functional	clock auto-idle	and the	synchronizer clock auto-gating
MPU_INTC:48200051 ??				  % 1
MPU_INTC:48200052 ??				  % 1
MPU_INTC:48200053 ??				  % 1
MPU_INTC:48200054 ??				  % 1
MPU_INTC:48200055 ??				  % 1
MPU_INTC:48200056 ??				  % 1
MPU_INTC:48200057 ??				  % 1
MPU_INTC:48200058 ??				  % 1
MPU_INTC:48200059 ??				  % 1
MPU_INTC:4820005A ??				  % 1
MPU_INTC:4820005B ??				  % 1
MPU_INTC:4820005C ??				  % 1
MPU_INTC:4820005D ??				  % 1
MPU_INTC:4820005E ??				  % 1
MPU_INTC:4820005F ??				  % 1
MPU_INTC:48200060 ??		  OMAP3430_reg_INTCPS_IRQ_PRIORITY % 1					; This register	supplies the currently active IRQ priority level
MPU_INTC:48200061 ??				  % 1
MPU_INTC:48200062 ??				  % 1
MPU_INTC:48200063 ??				  % 1
MPU_INTC:48200064 ??		  OMAP3430_reg_INTCPS_FIQ_PRIORITY % 1					; This register	supplies the currently active FIQ priority level
MPU_INTC:48200065 ??				  % 1
MPU_INTC:48200066 ??				  % 1
MPU_INTC:48200067 ??				  % 1
MPU_INTC:48200068 ??		  OMAP3430_reg_INTCPS_THRESHOLD	% 1					; This register	sets the priority threshold
MPU_INTC:48200069 ??				  % 1
MPU_INTC:4820006A ??				  % 1
MPU_INTC:4820006B ??				  % 1
MPU_INTC:4820006C ??				  % 1
MPU_INTC:4820006D ??				  % 1
MPU_INTC:4820006E ??				  % 1
MPU_INTC:4820006F ??				  % 1
MPU_INTC:48200070 ??				  % 1
MPU_INTC:48200071 ??				  % 1
MPU_INTC:48200072 ??				  % 1
MPU_INTC:48200073 ??				  % 1
MPU_INTC:48200074 ??				  % 1
MPU_INTC:48200075 ??				  % 1
MPU_INTC:48200076 ??				  % 1
MPU_INTC:48200077 ??				  % 1
MPU_INTC:48200078 ??				  % 1
MPU_INTC:48200079 ??				  % 1
MPU_INTC:4820007A ??				  % 1
MPU_INTC:4820007B ??				  % 1
MPU_INTC:4820007C ??				  % 1
MPU_INTC:4820007D ??				  % 1
MPU_INTC:4820007E ??				  % 1
MPU_INTC:4820007F ??				  % 1
MPU_INTC:48200080 ??		  OMAP3430_reg_INTCPS_ITR0 % 1						; This register	shows the raw interrupt	input status before masking
MPU_INTC:48200081 ??				  % 1
MPU_INTC:48200082 ??				  % 1
MPU_INTC:48200083 ??				  % 1
MPU_INTC:48200084 ??		  OMAP3430_reg_INTCPS_MIR0 % 1						; This register	contains the interrupt mask
MPU_INTC:48200085 ??				  % 1
MPU_INTC:48200086 ??				  % 1
MPU_INTC:48200087 ??				  % 1
MPU_INTC:48200088 ??		  OMAP3430_reg_INTCPS_MIR_CLEAR0 % 1					; This register	is used	to clear the interrupt mask bits
MPU_INTC:48200089 ??				  % 1
MPU_INTC:4820008A ??				  % 1
MPU_INTC:4820008B ??				  % 1
MPU_INTC:4820008C ??		  OMAP3430_reg_INTCPS_MIR_SET0 % 1					; This register	is used	to set the interrupt mask bits
MPU_INTC:4820008D ??				  % 1
MPU_INTC:4820008E ??				  % 1
MPU_INTC:4820008F ??				  % 1
MPU_INTC:48200090 ??		  OMAP3430_reg_INTCPS_ISR_SET0 % 1					; This register	is used	to set the software interrupt bits. It is also used to read the	currently active software interrupts
MPU_INTC:48200091 ??				  % 1
MPU_INTC:48200092 ??				  % 1
MPU_INTC:48200093 ??				  % 1
MPU_INTC:48200094 ??		  OMAP3430_reg_INTCPS_ISR_CLEAR0 % 1					; This register	is used	to clear the software interrupt	bits
MPU_INTC:48200095 ??				  % 1
MPU_INTC:48200096 ??				  % 1
MPU_INTC:48200097 ??				  % 1
MPU_INTC:48200098 ??		  OMAP3430_reg_INTCPS_PENDING_IRQ0 % 1					; This register	contains the IRQ status	after masking
MPU_INTC:48200099 ??				  % 1
MPU_INTC:4820009A ??				  % 1
MPU_INTC:4820009B ??				  % 1
MPU_INTC:4820009C ??		  OMAP3430_reg_INTCPS_PENDING_FIQ0 % 1					; This register	contains the FIQ status	after masking
MPU_INTC:4820009D ??				  % 1
MPU_INTC:4820009E ??				  % 1
MPU_INTC:4820009F ??				  % 1
MPU_INTC:482000A0 ??		  OMAP3430_reg_INTCPS_ITR1 % 1						; This register	shows the raw interrupt	status before masking
MPU_INTC:482000A1 ??				  % 1
MPU_INTC:482000A2 ??				  % 1
MPU_INTC:482000A3 ??				  % 1
MPU_INTC:482000A4 ??		  OMAP3430_reg_INTCPS_MIR1 % 1						; This register	contains the interrupt mask
MPU_INTC:482000A5 ??				  % 1
MPU_INTC:482000A6 ??				  % 1
MPU_INTC:482000A7 ??				  % 1
MPU_INTC:482000A8 ??		  OMAP3430_reg_INTCPS_MIR_CLEAR1 % 1					; This register	is used	to clear the interrupt mask bits
MPU_INTC:482000A9 ??				  % 1
MPU_INTC:482000AA ??				  % 1
MPU_INTC:482000AB ??				  % 1
MPU_INTC:482000AC ??		  OMAP3430_reg_INTCPS_MIR_SET1 % 1					; This register	is used	to set the interrupt mask bits
MPU_INTC:482000AD ??				  % 1
MPU_INTC:482000AE ??				  % 1
MPU_INTC:482000AF ??				  % 1
MPU_INTC:482000B0 ??		  OMAP3430_reg_INTCPS_ISR_SET1 % 1					; This register	is used	to set the software interrupt bits. It is also used to read the	currently active software interrupts
MPU_INTC:482000B1 ??				  % 1
MPU_INTC:482000B2 ??				  % 1
MPU_INTC:482000B3 ??				  % 1
MPU_INTC:482000B4 ??		  OMAP3430_reg_INTCPS_ISR_CLEAR1 % 1					; This register	is ised	to clear the software interrupt	bits
MPU_INTC:482000B5 ??				  % 1
MPU_INTC:482000B6 ??				  % 1
MPU_INTC:482000B7 ??				  % 1
MPU_INTC:482000B8 ??		  OMAP3430_reg_INTCPS_PENDING_IRQ1 % 1					; This register	contains the IRQ status	after masking
MPU_INTC:482000B9 ??				  % 1
MPU_INTC:482000BA ??				  % 1
MPU_INTC:482000BB ??				  % 1
MPU_INTC:482000BC ??		  OMAP3430_reg_INTCPS_PENDING_FIQ1 % 1					; This register	contains the FIQ status	after masking
MPU_INTC:482000BD ??				  % 1
MPU_INTC:482000BE ??				  % 1
MPU_INTC:482000BF ??				  % 1
MPU_INTC:482000C0 ??		  OMAP3430_reg_INTCPS_ITR2 % 1						; This register	shows the raw interrupt	status before masking
MPU_INTC:482000C1 ??				  % 1
MPU_INTC:482000C2 ??				  % 1
MPU_INTC:482000C3 ??				  % 1
MPU_INTC:482000C4 ??		  OMAP3430_reg_INTCPS_MIR2 % 1						; This register	contains the interrupt mask
MPU_INTC:482000C5 ??				  % 1
MPU_INTC:482000C6 ??				  % 1
MPU_INTC:482000C7 ??				  % 1
MPU_INTC:482000C8 ??		  OMAP3430_reg_INTCPS_MIR_CLEAR2 % 1					; This register	is used	to clear the interrupt mask bits
MPU_INTC:482000C9 ??				  % 1
MPU_INTC:482000CA ??				  % 1
MPU_INTC:482000CB ??				  % 1
MPU_INTC:482000CC ??		  OMAP3430_reg_INTCPS_MIR_SET2 % 1					; This register	is used	to set the interrupt mask bits
MPU_INTC:482000CD ??				  % 1
MPU_INTC:482000CE ??				  % 1
MPU_INTC:482000CF ??				  % 1
MPU_INTC:482000D0 ??		  OMAP3430_reg_INTCPS_ISR_SET2 % 1					; This register	is used	to set the software interrupt bits. It is also used to read the	currently active software interrupts
MPU_INTC:482000D1 ??				  % 1
MPU_INTC:482000D2 ??				  % 1
MPU_INTC:482000D3 ??				  % 1
MPU_INTC:482000D4 ??		  OMAP3430_reg_INTCPS_ISR_CLEAR2 % 1					; This register	is used	to clear the software interrupt	bits
MPU_INTC:482000D5 ??				  % 1
MPU_INTC:482000D6 ??				  % 1
MPU_INTC:482000D7 ??				  % 1
MPU_INTC:482000D8 ??		  OMAP3430_reg_INTCPS_PENDING_IRQ2 % 1					; This register	contains the IRQ status	after masking
MPU_INTC:482000D9 ??				  % 1
MPU_INTC:482000DA ??				  % 1
MPU_INTC:482000DB ??				  % 1
MPU_INTC:482000DC ??		  OMAP3430_reg_INTCPS_PENDING_FIQ2 % 1					; This register	contains the FIQ status	after masking
MPU_INTC:482000DD ??				  % 1
MPU_INTC:482000DE ??				  % 1
MPU_INTC:482000DF ??				  % 1
MPU_INTC:482000E0 ??				  % 1
MPU_INTC:482000E1 ??				  % 1
MPU_INTC:482000E2 ??				  % 1
MPU_INTC:482000E3 ??				  % 1
MPU_INTC:482000E4 ??				  % 1
MPU_INTC:482000E5 ??				  % 1
MPU_INTC:482000E6 ??				  % 1
MPU_INTC:482000E7 ??				  % 1
MPU_INTC:482000E8 ??				  % 1
MPU_INTC:482000E9 ??				  % 1
MPU_INTC:482000EA ??				  % 1
MPU_INTC:482000EB ??				  % 1
MPU_INTC:482000EC ??				  % 1
MPU_INTC:482000ED ??				  % 1
MPU_INTC:482000EE ??				  % 1
MPU_INTC:482000EF ??				  % 1
MPU_INTC:482000F0 ??				  % 1
MPU_INTC:482000F1 ??				  % 1
MPU_INTC:482000F2 ??				  % 1
MPU_INTC:482000F3 ??				  % 1
MPU_INTC:482000F4 ??				  % 1
MPU_INTC:482000F5 ??				  % 1
MPU_INTC:482000F6 ??				  % 1
MPU_INTC:482000F7 ??				  % 1
MPU_INTC:482000F8 ??				  % 1
MPU_INTC:482000F9 ??				  % 1
MPU_INTC:482000FA ??				  % 1
MPU_INTC:482000FB ??				  % 1
MPU_INTC:482000FC ??				  % 1
MPU_INTC:482000FD ??				  % 1
MPU_INTC:482000FE ??				  % 1
MPU_INTC:482000FF ??				  % 1
MPU_INTC:48200100 ??		  OMAP3430_reg_INTCPS_ILR0 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200101 ??				  % 1
MPU_INTC:48200102 ??				  % 1
MPU_INTC:48200103 ??				  % 1
MPU_INTC:48200104 ??		  OMAP3430_reg_INTCPS_ILR1 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200105 ??				  % 1
MPU_INTC:48200106 ??				  % 1
MPU_INTC:48200107 ??				  % 1
MPU_INTC:48200108 ??		  OMAP3430_reg_INTCPS_ILR2 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200109 ??				  % 1
MPU_INTC:4820010A ??				  % 1
MPU_INTC:4820010B ??				  % 1
MPU_INTC:4820010C ??		  OMAP3430_reg_INTCPS_ILR3 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820010D ??				  % 1
MPU_INTC:4820010E ??				  % 1
MPU_INTC:4820010F ??				  % 1
MPU_INTC:48200110 ??		  OMAP3430_reg_INTCPS_ILR4 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200111 ??				  % 1
MPU_INTC:48200112 ??				  % 1
MPU_INTC:48200113 ??				  % 1
MPU_INTC:48200114 ??		  OMAP3430_reg_INTCPS_ILR5 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200115 ??				  % 1
MPU_INTC:48200116 ??				  % 1
MPU_INTC:48200117 ??				  % 1
MPU_INTC:48200118 ??		  OMAP3430_reg_INTCPS_ILR6 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200119 ??				  % 1
MPU_INTC:4820011A ??				  % 1
MPU_INTC:4820011B ??				  % 1
MPU_INTC:4820011C ??		  OMAP3430_reg_INTCPS_ILR7 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820011D ??				  % 1
MPU_INTC:4820011E ??				  % 1
MPU_INTC:4820011F ??				  % 1
MPU_INTC:48200120 ??		  OMAP3430_reg_INTCPS_ILR8 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200121 ??				  % 1
MPU_INTC:48200122 ??				  % 1
MPU_INTC:48200123 ??				  % 1
MPU_INTC:48200124 ??		  OMAP3430_reg_INTCPS_ILR9 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200125 ??				  % 1
MPU_INTC:48200126 ??				  % 1
MPU_INTC:48200127 ??				  % 1
MPU_INTC:48200128 ??		  OMAP3430_reg_INTCPS_ILR10 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200129 ??				  % 1
MPU_INTC:4820012A ??				  % 1
MPU_INTC:4820012B ??				  % 1
MPU_INTC:4820012C ??		  OMAP3430_reg_INTCPS_ILR11 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820012D ??				  % 1
MPU_INTC:4820012E ??				  % 1
MPU_INTC:4820012F ??				  % 1
MPU_INTC:48200130 ??		  OMAP3430_reg_INTCPS_ILR12 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200131 ??				  % 1
MPU_INTC:48200132 ??				  % 1
MPU_INTC:48200133 ??				  % 1
MPU_INTC:48200134 ??		  OMAP3430_reg_INTCPS_ILR13 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200135 ??				  % 1
MPU_INTC:48200136 ??				  % 1
MPU_INTC:48200137 ??				  % 1
MPU_INTC:48200138 ??		  OMAP3430_reg_INTCPS_ILR14 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200139 ??				  % 1
MPU_INTC:4820013A ??				  % 1
MPU_INTC:4820013B ??				  % 1
MPU_INTC:4820013C ??		  OMAP3430_reg_INTCPS_ILR15 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820013D ??				  % 1
MPU_INTC:4820013E ??				  % 1
MPU_INTC:4820013F ??				  % 1
MPU_INTC:48200140 ??		  OMAP3430_reg_INTCPS_ILR16 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200141 ??				  % 1
MPU_INTC:48200142 ??				  % 1
MPU_INTC:48200143 ??				  % 1
MPU_INTC:48200144 ??		  OMAP3430_reg_INTCPS_ILR17 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200145 ??				  % 1
MPU_INTC:48200146 ??				  % 1
MPU_INTC:48200147 ??				  % 1
MPU_INTC:48200148 ??		  OMAP3430_reg_INTCPS_ILR18 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200149 ??				  % 1
MPU_INTC:4820014A ??				  % 1
MPU_INTC:4820014B ??				  % 1
MPU_INTC:4820014C ??		  OMAP3430_reg_INTCPS_ILR19 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820014D ??				  % 1
MPU_INTC:4820014E ??				  % 1
MPU_INTC:4820014F ??				  % 1
MPU_INTC:48200150 ??		  OMAP3430_reg_INTCPS_ILR20 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200151 ??				  % 1
MPU_INTC:48200152 ??				  % 1
MPU_INTC:48200153 ??				  % 1
MPU_INTC:48200154 ??		  OMAP3430_reg_INTCPS_ILR21 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200155 ??				  % 1
MPU_INTC:48200156 ??				  % 1
MPU_INTC:48200157 ??				  % 1
MPU_INTC:48200158 ??		  OMAP3430_reg_INTCPS_ILR22 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200159 ??				  % 1
MPU_INTC:4820015A ??				  % 1
MPU_INTC:4820015B ??				  % 1
MPU_INTC:4820015C ??		  OMAP3430_reg_INTCPS_ILR23 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820015D ??				  % 1
MPU_INTC:4820015E ??				  % 1
MPU_INTC:4820015F ??				  % 1
MPU_INTC:48200160 ??		  OMAP3430_reg_INTCPS_ILR24 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200161 ??				  % 1
MPU_INTC:48200162 ??				  % 1
MPU_INTC:48200163 ??				  % 1
MPU_INTC:48200164 ??		  OMAP3430_reg_INTCPS_ILR25 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200165 ??				  % 1
MPU_INTC:48200166 ??				  % 1
MPU_INTC:48200167 ??				  % 1
MPU_INTC:48200168 ??		  OMAP3430_reg_INTCPS_ILR26 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200169 ??				  % 1
MPU_INTC:4820016A ??				  % 1
MPU_INTC:4820016B ??				  % 1
MPU_INTC:4820016C ??		  OMAP3430_reg_INTCPS_ILR27 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820016D ??				  % 1
MPU_INTC:4820016E ??				  % 1
MPU_INTC:4820016F ??				  % 1
MPU_INTC:48200170 ??		  OMAP3430_reg_INTCPS_ILR28 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200171 ??				  % 1
MPU_INTC:48200172 ??				  % 1
MPU_INTC:48200173 ??				  % 1
MPU_INTC:48200174 ??		  OMAP3430_reg_INTCPS_ILR29 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200175 ??				  % 1
MPU_INTC:48200176 ??				  % 1
MPU_INTC:48200177 ??				  % 1
MPU_INTC:48200178 ??		  OMAP3430_reg_INTCPS_ILR30 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200179 ??				  % 1
MPU_INTC:4820017A ??				  % 1
MPU_INTC:4820017B ??				  % 1
MPU_INTC:4820017C ??		  OMAP3430_reg_INTCPS_ILR31 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820017D ??				  % 1
MPU_INTC:4820017E ??				  % 1
MPU_INTC:4820017F ??				  % 1
MPU_INTC:48200180 ??		  OMAP3430_reg_INTCPS_ILR32 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200181 ??				  % 1
MPU_INTC:48200182 ??				  % 1
MPU_INTC:48200183 ??				  % 1
MPU_INTC:48200184 ??		  OMAP3430_reg_INTCPS_ILR33 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200185 ??				  % 1
MPU_INTC:48200186 ??				  % 1
MPU_INTC:48200187 ??				  % 1
MPU_INTC:48200188 ??		  OMAP3430_reg_INTCPS_ILR34 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200189 ??				  % 1
MPU_INTC:4820018A ??				  % 1
MPU_INTC:4820018B ??				  % 1
MPU_INTC:4820018C ??		  OMAP3430_reg_INTCPS_ILR35 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820018D ??				  % 1
MPU_INTC:4820018E ??				  % 1
MPU_INTC:4820018F ??				  % 1
MPU_INTC:48200190 ??		  OMAP3430_reg_INTCPS_ILR36 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200191 ??				  % 1
MPU_INTC:48200192 ??				  % 1
MPU_INTC:48200193 ??				  % 1
MPU_INTC:48200194 ??		  OMAP3430_reg_INTCPS_ILR37 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200195 ??				  % 1
MPU_INTC:48200196 ??				  % 1
MPU_INTC:48200197 ??				  % 1
MPU_INTC:48200198 ??		  OMAP3430_reg_INTCPS_ILR38 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200199 ??				  % 1
MPU_INTC:4820019A ??				  % 1
MPU_INTC:4820019B ??				  % 1
MPU_INTC:4820019C ??		  OMAP3430_reg_INTCPS_ILR39 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820019D ??				  % 1
MPU_INTC:4820019E ??				  % 1
MPU_INTC:4820019F ??				  % 1
MPU_INTC:482001A0 ??		  OMAP3430_reg_INTCPS_ILR40 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001A1 ??				  % 1
MPU_INTC:482001A2 ??				  % 1
MPU_INTC:482001A3 ??				  % 1
MPU_INTC:482001A4 ??		  OMAP3430_reg_INTCPS_ILR41 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001A5 ??				  % 1
MPU_INTC:482001A6 ??				  % 1
MPU_INTC:482001A7 ??				  % 1
MPU_INTC:482001A8 ??		  OMAP3430_reg_INTCPS_ILR42 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001A9 ??				  % 1
MPU_INTC:482001AA ??				  % 1
MPU_INTC:482001AB ??				  % 1
MPU_INTC:482001AC ??		  OMAP3430_reg_INTCPS_ILR43 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001AD ??				  % 1
MPU_INTC:482001AE ??				  % 1
MPU_INTC:482001AF ??				  % 1
MPU_INTC:482001B0 ??		  OMAP3430_reg_INTCPS_ILR44 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001B1 ??				  % 1
MPU_INTC:482001B2 ??				  % 1
MPU_INTC:482001B3 ??				  % 1
MPU_INTC:482001B4 ??		  OMAP3430_reg_INTCPS_ILR45 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001B5 ??				  % 1
MPU_INTC:482001B6 ??				  % 1
MPU_INTC:482001B7 ??				  % 1
MPU_INTC:482001B8 ??		  OMAP3430_reg_INTCPS_ILR46 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001B9 ??				  % 1
MPU_INTC:482001BA ??				  % 1
MPU_INTC:482001BB ??				  % 1
MPU_INTC:482001BC ??		  OMAP3430_reg_INTCPS_ILR47 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001BD ??				  % 1
MPU_INTC:482001BE ??				  % 1
MPU_INTC:482001BF ??				  % 1
MPU_INTC:482001C0 ??		  OMAP3430_reg_INTCPS_ILR48 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001C1 ??				  % 1
MPU_INTC:482001C2 ??				  % 1
MPU_INTC:482001C3 ??				  % 1
MPU_INTC:482001C4 ??		  OMAP3430_reg_INTCPS_ILR49 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001C5 ??				  % 1
MPU_INTC:482001C6 ??				  % 1
MPU_INTC:482001C7 ??				  % 1
MPU_INTC:482001C8 ??		  OMAP3430_reg_INTCPS_ILR50 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001C9 ??				  % 1
MPU_INTC:482001CA ??				  % 1
MPU_INTC:482001CB ??				  % 1
MPU_INTC:482001CC ??		  OMAP3430_reg_INTCPS_ILR51 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001CD ??				  % 1
MPU_INTC:482001CE ??				  % 1
MPU_INTC:482001CF ??				  % 1
MPU_INTC:482001D0 ??		  OMAP3430_reg_INTCPS_ILR52 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001D1 ??				  % 1
MPU_INTC:482001D2 ??				  % 1
MPU_INTC:482001D3 ??				  % 1
MPU_INTC:482001D4 ??		  OMAP3430_reg_INTCPS_ILR53 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001D5 ??				  % 1
MPU_INTC:482001D6 ??				  % 1
MPU_INTC:482001D7 ??				  % 1
MPU_INTC:482001D8 ??		  OMAP3430_reg_INTCPS_ILR54 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001D9 ??				  % 1
MPU_INTC:482001DA ??				  % 1
MPU_INTC:482001DB ??				  % 1
MPU_INTC:482001DC ??		  OMAP3430_reg_INTCPS_ILR55 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001DD ??				  % 1
MPU_INTC:482001DE ??				  % 1
MPU_INTC:482001DF ??				  % 1
MPU_INTC:482001E0 ??		  OMAP3430_reg_INTCPS_ILR56 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001E1 ??				  % 1
MPU_INTC:482001E2 ??				  % 1
MPU_INTC:482001E3 ??				  % 1
MPU_INTC:482001E4 ??		  OMAP3430_reg_INTCPS_ILR57 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001E5 ??				  % 1
MPU_INTC:482001E6 ??				  % 1
MPU_INTC:482001E7 ??				  % 1
MPU_INTC:482001E8 ??		  OMAP3430_reg_INTCPS_ILR58 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001E9 ??				  % 1
MPU_INTC:482001EA ??				  % 1
MPU_INTC:482001EB ??				  % 1
MPU_INTC:482001EC ??		  OMAP3430_reg_INTCPS_ILR59 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001ED ??				  % 1
MPU_INTC:482001EE ??				  % 1
MPU_INTC:482001EF ??				  % 1
MPU_INTC:482001F0 ??		  OMAP3430_reg_INTCPS_ILR60 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001F1 ??				  % 1
MPU_INTC:482001F2 ??				  % 1
MPU_INTC:482001F3 ??				  % 1
MPU_INTC:482001F4 ??		  OMAP3430_reg_INTCPS_ILR61 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001F5 ??				  % 1
MPU_INTC:482001F6 ??				  % 1
MPU_INTC:482001F7 ??				  % 1
MPU_INTC:482001F8 ??		  OMAP3430_reg_INTCPS_ILR62 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001F9 ??				  % 1
MPU_INTC:482001FA ??				  % 1
MPU_INTC:482001FB ??				  % 1
MPU_INTC:482001FC ??		  OMAP3430_reg_INTCPS_ILR63 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:482001FD ??				  % 1
MPU_INTC:482001FE ??				  % 1
MPU_INTC:482001FF ??				  % 1
MPU_INTC:48200200 ??		  OMAP3430_reg_INTCPS_ILR64 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200201 ??				  % 1
MPU_INTC:48200202 ??				  % 1
MPU_INTC:48200203 ??				  % 1
MPU_INTC:48200204 ??		  OMAP3430_reg_INTCPS_ILR65 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200205 ??				  % 1
MPU_INTC:48200206 ??				  % 1
MPU_INTC:48200207 ??				  % 1
MPU_INTC:48200208 ??		  OMAP3430_reg_INTCPS_ILR66 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200209 ??				  % 1
MPU_INTC:4820020A ??				  % 1
MPU_INTC:4820020B ??				  % 1
MPU_INTC:4820020C ??		  OMAP3430_reg_INTCPS_ILR67 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820020D ??				  % 1
MPU_INTC:4820020E ??				  % 1
MPU_INTC:4820020F ??				  % 1
MPU_INTC:48200210 ??		  OMAP3430_reg_INTCPS_ILR68 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200211 ??				  % 1
MPU_INTC:48200212 ??				  % 1
MPU_INTC:48200213 ??				  % 1
MPU_INTC:48200214 ??		  OMAP3430_reg_INTCPS_ILR69 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200215 ??				  % 1
MPU_INTC:48200216 ??				  % 1
MPU_INTC:48200217 ??				  % 1
MPU_INTC:48200218 ??		  OMAP3430_reg_INTCPS_ILR70 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200219 ??				  % 1
MPU_INTC:4820021A ??				  % 1
MPU_INTC:4820021B ??				  % 1
MPU_INTC:4820021C ??		  OMAP3430_reg_INTCPS_ILR71 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820021D ??				  % 1
MPU_INTC:4820021E ??				  % 1
MPU_INTC:4820021F ??				  % 1
MPU_INTC:48200220 ??		  OMAP3430_reg_INTCPS_ILR72 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200221 ??				  % 1
MPU_INTC:48200222 ??				  % 1
MPU_INTC:48200223 ??				  % 1
MPU_INTC:48200224 ??		  OMAP3430_reg_INTCPS_ILR73 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200225 ??				  % 1
MPU_INTC:48200226 ??				  % 1
MPU_INTC:48200227 ??				  % 1
MPU_INTC:48200228 ??		  OMAP3430_reg_INTCPS_ILR74 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200229 ??				  % 1
MPU_INTC:4820022A ??				  % 1
MPU_INTC:4820022B ??				  % 1
MPU_INTC:4820022C ??		  OMAP3430_reg_INTCPS_ILR75 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820022D ??				  % 1
MPU_INTC:4820022E ??				  % 1
MPU_INTC:4820022F ??				  % 1
MPU_INTC:48200230 ??		  OMAP3430_reg_INTCPS_ILR76 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200231 ??				  % 1
MPU_INTC:48200232 ??				  % 1
MPU_INTC:48200233 ??				  % 1
MPU_INTC:48200234 ??		  OMAP3430_reg_INTCPS_ILR77 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200235 ??				  % 1
MPU_INTC:48200236 ??				  % 1
MPU_INTC:48200237 ??				  % 1
MPU_INTC:48200238 ??		  OMAP3430_reg_INTCPS_ILR78 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200239 ??				  % 1
MPU_INTC:4820023A ??				  % 1
MPU_INTC:4820023B ??				  % 1
MPU_INTC:4820023C ??		  OMAP3430_reg_INTCPS_ILR79 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820023D ??				  % 1
MPU_INTC:4820023E ??				  % 1
MPU_INTC:4820023F ??				  % 1
MPU_INTC:48200240 ??		  OMAP3430_reg_INTCPS_ILR80 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200241 ??				  % 1
MPU_INTC:48200242 ??				  % 1
MPU_INTC:48200243 ??				  % 1
MPU_INTC:48200244 ??		  OMAP3430_reg_INTCPS_ILR81 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200245 ??				  % 1
MPU_INTC:48200246 ??				  % 1
MPU_INTC:48200247 ??				  % 1
MPU_INTC:48200248 ??		  OMAP3430_reg_INTCPS_ILR82 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200249 ??				  % 1
MPU_INTC:4820024A ??				  % 1
MPU_INTC:4820024B ??				  % 1
MPU_INTC:4820024C ??		  OMAP3430_reg_INTCPS_ILR83 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820024D ??				  % 1
MPU_INTC:4820024E ??				  % 1
MPU_INTC:4820024F ??				  % 1
MPU_INTC:48200250 ??		  OMAP3430_reg_INTCPS_ILR84 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200251 ??				  % 1
MPU_INTC:48200252 ??				  % 1
MPU_INTC:48200253 ??				  % 1
MPU_INTC:48200254 ??		  OMAP3430_reg_INTCPS_ILR85 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200255 ??				  % 1
MPU_INTC:48200256 ??				  % 1
MPU_INTC:48200257 ??				  % 1
MPU_INTC:48200258 ??		  OMAP3430_reg_INTCPS_ILR86 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200259 ??				  % 1
MPU_INTC:4820025A ??				  % 1
MPU_INTC:4820025B ??				  % 1
MPU_INTC:4820025C ??		  OMAP3430_reg_INTCPS_ILR87 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820025D ??				  % 1
MPU_INTC:4820025E ??				  % 1
MPU_INTC:4820025F ??				  % 1
MPU_INTC:48200260 ??		  OMAP3430_reg_INTCPS_ILR88 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200261 ??				  % 1
MPU_INTC:48200262 ??				  % 1
MPU_INTC:48200263 ??				  % 1
MPU_INTC:48200264 ??		  OMAP3430_reg_INTCPS_ILR89 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200265 ??				  % 1
MPU_INTC:48200266 ??				  % 1
MPU_INTC:48200267 ??				  % 1
MPU_INTC:48200268 ??		  OMAP3430_reg_INTCPS_ILR90 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200269 ??				  % 1
MPU_INTC:4820026A ??				  % 1
MPU_INTC:4820026B ??				  % 1
MPU_INTC:4820026C ??		  OMAP3430_reg_INTCPS_ILR91 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820026D ??				  % 1
MPU_INTC:4820026E ??				  % 1
MPU_INTC:4820026F ??				  % 1
MPU_INTC:48200270 ??		  OMAP3430_reg_INTCPS_ILR92 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200271 ??				  % 1
MPU_INTC:48200272 ??				  % 1
MPU_INTC:48200273 ??				  % 1
MPU_INTC:48200274 ??		  OMAP3430_reg_INTCPS_ILR93 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200275 ??				  % 1
MPU_INTC:48200276 ??				  % 1
MPU_INTC:48200277 ??				  % 1
MPU_INTC:48200278 ??		  OMAP3430_reg_INTCPS_ILR94 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:48200279 ??				  % 1
MPU_INTC:4820027A ??				  % 1
MPU_INTC:4820027B ??				  % 1
MPU_INTC:4820027C ??		  OMAP3430_reg_INTCPS_ILR95 % 1						; This register	contain	the priority for the interrupts	and the	FIQ/IRQ	steering
MPU_INTC:4820027D ??				  % 1
MPU_INTC:4820027E ??				  % 1
MPU_INTC:4820027F ??				  % 1
MPU_INTC:48200280 ??				  % 1
MPU_INTC:48200281 ??				  % 1
MPU_INTC:48200282 ??				  % 1
MPU_INTC:48200283 ??				  % 1
MPU_INTC:48200284 ??				  % 1
MPU_INTC:48200285 ??				  % 1
MPU_INTC:48200286 ??				  % 1
MPU_INTC:48200287 ??				  % 1
MPU_INTC:48200288 ??				  % 1
MPU_INTC:48200289 ??				  % 1
MPU_INTC:4820028A ??				  % 1
MPU_INTC:4820028B ??				  % 1
MPU_INTC:4820028C ??				  % 1
MPU_INTC:4820028D ??				  % 1
MPU_INTC:4820028E ??				  % 1
MPU_INTC:4820028F ??				  % 1
MPU_INTC:48200290 ??				  % 1
MPU_INTC:48200291 ??				  % 1
MPU_INTC:48200292 ??				  % 1
MPU_INTC:48200293 ??				  % 1
MPU_INTC:48200294 ??				  % 1
MPU_INTC:48200295 ??				  % 1
MPU_INTC:48200296 ??				  % 1
MPU_INTC:48200297 ??				  % 1
MPU_INTC:48200298 ??				  % 1
MPU_INTC:48200299 ??				  % 1
MPU_INTC:4820029A ??				  % 1
MPU_INTC:4820029B ??				  % 1
MPU_INTC:4820029C ??				  % 1
MPU_INTC:4820029D ??				  % 1
MPU_INTC:4820029E ??				  % 1
MPU_INTC:4820029F ??				  % 1
MPU_INTC:482002A0 ??				  % 1
MPU_INTC:482002A1 ??				  % 1
MPU_INTC:482002A2 ??				  % 1
MPU_INTC:482002A3 ??				  % 1
MPU_INTC:482002A4 ??				  % 1
MPU_INTC:482002A5 ??				  % 1
MPU_INTC:482002A6 ??				  % 1
MPU_INTC:482002A7 ??				  % 1
MPU_INTC:482002A8 ??				  % 1
MPU_INTC:482002A9 ??				  % 1
MPU_INTC:482002AA ??				  % 1
MPU_INTC:482002AB ??				  % 1
MPU_INTC:482002AC ??				  % 1
MPU_INTC:482002AD ??				  % 1
MPU_INTC:482002AE ??				  % 1
MPU_INTC:482002AF ??				  % 1
MPU_INTC:482002B0 ??				  % 1
MPU_INTC:482002B1 ??				  % 1
MPU_INTC:482002B2 ??				  % 1
MPU_INTC:482002B3 ??				  % 1
MPU_INTC:482002B4 ??				  % 1
MPU_INTC:482002B5 ??				  % 1
MPU_INTC:482002B6 ??				  % 1
MPU_INTC:482002B7 ??				  % 1
MPU_INTC:482002B8 ??				  % 1
MPU_INTC:482002B9 ??				  % 1
MPU_INTC:482002BA ??				  % 1
MPU_INTC:482002BB ??				  % 1
MPU_INTC:482002BC ??				  % 1
MPU_INTC:482002BD ??				  % 1
MPU_INTC:482002BE ??				  % 1
MPU_INTC:482002BF ??				  % 1
MPU_INTC:482002C0 ??				  % 1
MPU_INTC:482002C1 ??				  % 1
MPU_INTC:482002C2 ??				  % 1
MPU_INTC:482002C3 ??				  % 1
MPU_INTC:482002C4 ??				  % 1
MPU_INTC:482002C5 ??				  % 1
MPU_INTC:482002C6 ??				  % 1
MPU_INTC:482002C7 ??				  % 1
MPU_INTC:482002C8 ??				  % 1
MPU_INTC:482002C9 ??				  % 1
MPU_INTC:482002CA ??				  % 1
MPU_INTC:482002CB ??				  % 1
MPU_INTC:482002CC ??				  % 1
MPU_INTC:482002CD ??				  % 1
MPU_INTC:482002CE ??				  % 1
MPU_INTC:482002CF ??				  % 1
MPU_INTC:482002D0 ??				  % 1
MPU_INTC:482002D1 ??				  % 1
MPU_INTC:482002D2 ??				  % 1
MPU_INTC:482002D3 ??				  % 1
MPU_INTC:482002D4 ??				  % 1
MPU_INTC:482002D5 ??				  % 1
MPU_INTC:482002D6 ??				  % 1
MPU_INTC:482002D7 ??				  % 1
MPU_INTC:482002D8 ??				  % 1
MPU_INTC:482002D9 ??				  % 1
MPU_INTC:482002DA ??				  % 1
MPU_INTC:482002DB ??				  % 1
MPU_INTC:482002DC ??				  % 1
MPU_INTC:482002DD ??				  % 1
MPU_INTC:482002DE ??				  % 1
MPU_INTC:482002DF ??				  % 1
MPU_INTC:482002E0 ??				  % 1
MPU_INTC:482002E1 ??				  % 1
MPU_INTC:482002E2 ??				  % 1
MPU_INTC:482002E3 ??				  % 1
MPU_INTC:482002E4 ??				  % 1
MPU_INTC:482002E5 ??				  % 1
MPU_INTC:482002E6 ??				  % 1
MPU_INTC:482002E7 ??				  % 1
MPU_INTC:482002E8 ??				  % 1
MPU_INTC:482002E9 ??				  % 1
MPU_INTC:482002EA ??				  % 1
MPU_INTC:482002EB ??				  % 1
MPU_INTC:482002EC ??				  % 1
MPU_INTC:482002ED ??				  % 1
MPU_INTC:482002EE ??				  % 1
MPU_INTC:482002EF ??				  % 1
MPU_INTC:482002F0 ??				  % 1
MPU_INTC:482002F1 ??				  % 1
MPU_INTC:482002F2 ??				  % 1
MPU_INTC:482002F3 ??				  % 1
MPU_INTC:482002F4 ??				  % 1
MPU_INTC:482002F5 ??				  % 1
MPU_INTC:482002F6 ??				  % 1
MPU_INTC:482002F7 ??				  % 1
MPU_INTC:482002F8 ??				  % 1
MPU_INTC:482002F9 ??				  % 1
MPU_INTC:482002FA ??				  % 1
MPU_INTC:482002FB ??				  % 1
MPU_INTC:482002FC ??				  % 1
MPU_INTC:482002FD ??				  % 1
MPU_INTC:482002FE ??				  % 1
MPU_INTC:482002FF ??				  % 1
MPU_INTC:48200300 ??				  % 1
MPU_INTC:48200301 ??				  % 1
MPU_INTC:48200302 ??				  % 1
MPU_INTC:48200303 ??				  % 1
MPU_INTC:48200304 ??				  % 1
MPU_INTC:48200305 ??				  % 1
MPU_INTC:48200306 ??				  % 1
MPU_INTC:48200307 ??				  % 1
MPU_INTC:48200308 ??				  % 1
MPU_INTC:48200309 ??				  % 1
MPU_INTC:4820030A ??				  % 1
MPU_INTC:4820030B ??				  % 1
MPU_INTC:4820030C ??				  % 1
MPU_INTC:4820030D ??				  % 1
MPU_INTC:4820030E ??				  % 1
MPU_INTC:4820030F ??				  % 1
MPU_INTC:48200310 ??				  % 1
MPU_INTC:48200311 ??				  % 1
MPU_INTC:48200312 ??				  % 1
MPU_INTC:48200313 ??				  % 1
MPU_INTC:48200314 ??				  % 1
MPU_INTC:48200315 ??				  % 1
MPU_INTC:48200316 ??				  % 1
MPU_INTC:48200317 ??				  % 1
MPU_INTC:48200318 ??				  % 1
MPU_INTC:48200319 ??				  % 1
MPU_INTC:4820031A ??				  % 1
MPU_INTC:4820031B ??				  % 1
MPU_INTC:4820031C ??				  % 1
MPU_INTC:4820031D ??				  % 1
MPU_INTC:4820031E ??				  % 1
MPU_INTC:4820031F ??				  % 1
MPU_INTC:48200320 ??				  % 1
MPU_INTC:48200321 ??				  % 1
MPU_INTC:48200322 ??				  % 1
MPU_INTC:48200323 ??				  % 1
MPU_INTC:48200324 ??				  % 1
MPU_INTC:48200325 ??				  % 1
MPU_INTC:48200326 ??				  % 1
MPU_INTC:48200327 ??				  % 1
MPU_INTC:48200328 ??				  % 1
MPU_INTC:48200329 ??				  % 1
MPU_INTC:4820032A ??				  % 1
MPU_INTC:4820032B ??				  % 1
MPU_INTC:4820032C ??				  % 1
MPU_INTC:4820032D ??				  % 1
MPU_INTC:4820032E ??				  % 1
MPU_INTC:4820032F ??				  % 1
MPU_INTC:48200330 ??				  % 1
MPU_INTC:48200331 ??				  % 1
MPU_INTC:48200332 ??				  % 1
MPU_INTC:48200333 ??				  % 1
MPU_INTC:48200334 ??				  % 1
MPU_INTC:48200335 ??				  % 1
MPU_INTC:48200336 ??				  % 1
MPU_INTC:48200337 ??				  % 1
MPU_INTC:48200338 ??				  % 1
MPU_INTC:48200339 ??				  % 1
MPU_INTC:4820033A ??				  % 1
MPU_INTC:4820033B ??				  % 1
MPU_INTC:4820033C ??				  % 1
MPU_INTC:4820033D ??				  % 1
MPU_INTC:4820033E ??				  % 1
MPU_INTC:4820033F ??				  % 1
MPU_INTC:48200340 ??				  % 1
MPU_INTC:48200341 ??				  % 1
MPU_INTC:48200342 ??				  % 1
MPU_INTC:48200343 ??				  % 1
MPU_INTC:48200344 ??				  % 1
MPU_INTC:48200345 ??				  % 1
MPU_INTC:48200346 ??				  % 1
MPU_INTC:48200347 ??				  % 1
MPU_INTC:48200348 ??				  % 1
MPU_INTC:48200349 ??				  % 1
MPU_INTC:4820034A ??				  % 1
MPU_INTC:4820034B ??				  % 1
MPU_INTC:4820034C ??				  % 1
MPU_INTC:4820034D ??				  % 1
MPU_INTC:4820034E ??				  % 1
MPU_INTC:4820034F ??				  % 1
MPU_INTC:48200350 ??				  % 1
MPU_INTC:48200351 ??				  % 1
MPU_INTC:48200352 ??				  % 1
MPU_INTC:48200353 ??				  % 1
MPU_INTC:48200354 ??				  % 1
MPU_INTC:48200355 ??				  % 1
MPU_INTC:48200356 ??				  % 1
MPU_INTC:48200357 ??				  % 1
MPU_INTC:48200358 ??				  % 1
MPU_INTC:48200359 ??				  % 1
MPU_INTC:4820035A ??				  % 1
MPU_INTC:4820035B ??				  % 1
MPU_INTC:4820035C ??				  % 1
MPU_INTC:4820035D ??				  % 1
MPU_INTC:4820035E ??				  % 1
MPU_INTC:4820035F ??				  % 1
MPU_INTC:48200360 ??				  % 1
MPU_INTC:48200361 ??				  % 1
MPU_INTC:48200362 ??				  % 1
MPU_INTC:48200363 ??				  % 1
MPU_INTC:48200364 ??				  % 1
MPU_INTC:48200365 ??				  % 1
MPU_INTC:48200366 ??				  % 1
MPU_INTC:48200367 ??				  % 1
MPU_INTC:48200368 ??				  % 1
MPU_INTC:48200369 ??				  % 1
MPU_INTC:4820036A ??				  % 1
MPU_INTC:4820036B ??				  % 1
MPU_INTC:4820036C ??				  % 1
MPU_INTC:4820036D ??				  % 1
MPU_INTC:4820036E ??				  % 1
MPU_INTC:4820036F ??				  % 1
MPU_INTC:48200370 ??				  % 1
MPU_INTC:48200371 ??				  % 1
MPU_INTC:48200372 ??				  % 1
MPU_INTC:48200373 ??				  % 1
MPU_INTC:48200374 ??				  % 1
MPU_INTC:48200375 ??				  % 1
MPU_INTC:48200376 ??				  % 1
MPU_INTC:48200377 ??				  % 1
MPU_INTC:48200378 ??				  % 1
MPU_INTC:48200379 ??				  % 1
MPU_INTC:4820037A ??				  % 1
MPU_INTC:4820037B ??				  % 1
MPU_INTC:4820037C ??				  % 1
MPU_INTC:4820037D ??				  % 1
MPU_INTC:4820037E ??				  % 1
MPU_INTC:4820037F ??				  % 1
MPU_INTC:48200380 ??				  % 1
MPU_INTC:48200381 ??				  % 1
MPU_INTC:48200382 ??				  % 1
MPU_INTC:48200383 ??				  % 1
MPU_INTC:48200384 ??				  % 1
MPU_INTC:48200385 ??				  % 1
MPU_INTC:48200386 ??				  % 1
MPU_INTC:48200387 ??				  % 1
MPU_INTC:48200388 ??				  % 1
MPU_INTC:48200389 ??				  % 1
MPU_INTC:4820038A ??				  % 1
MPU_INTC:4820038B ??				  % 1
MPU_INTC:4820038C ??				  % 1
MPU_INTC:4820038D ??				  % 1
MPU_INTC:4820038E ??				  % 1
MPU_INTC:4820038F ??				  % 1
MPU_INTC:48200390 ??				  % 1
MPU_INTC:48200391 ??				  % 1
MPU_INTC:48200392 ??				  % 1
MPU_INTC:48200393 ??				  % 1
MPU_INTC:48200394 ??				  % 1
MPU_INTC:48200395 ??				  % 1
MPU_INTC:48200396 ??				  % 1
MPU_INTC:48200397 ??				  % 1
MPU_INTC:48200398 ??				  % 1
MPU_INTC:48200399 ??				  % 1
MPU_INTC:4820039A ??				  % 1
MPU_INTC:4820039B ??				  % 1
MPU_INTC:4820039C ??				  % 1
MPU_INTC:4820039D ??				  % 1
MPU_INTC:4820039E ??				  % 1
MPU_INTC:4820039F ??				  % 1
MPU_INTC:482003A0 ??				  % 1
MPU_INTC:482003A1 ??				  % 1
MPU_INTC:482003A2 ??				  % 1
MPU_INTC:482003A3 ??				  % 1
MPU_INTC:482003A4 ??				  % 1
MPU_INTC:482003A5 ??				  % 1
MPU_INTC:482003A6 ??				  % 1
MPU_INTC:482003A7 ??				  % 1
MPU_INTC:482003A8 ??				  % 1
MPU_INTC:482003A9 ??				  % 1
MPU_INTC:482003AA ??				  % 1
MPU_INTC:482003AB ??				  % 1
MPU_INTC:482003AC ??				  % 1
MPU_INTC:482003AD ??				  % 1
MPU_INTC:482003AE ??				  % 1
MPU_INTC:482003AF ??				  % 1
MPU_INTC:482003B0 ??				  % 1
MPU_INTC:482003B1 ??				  % 1
MPU_INTC:482003B2 ??				  % 1
MPU_INTC:482003B3 ??				  % 1
MPU_INTC:482003B4 ??				  % 1
MPU_INTC:482003B5 ??				  % 1
MPU_INTC:482003B6 ??				  % 1
MPU_INTC:482003B7 ??				  % 1
MPU_INTC:482003B8 ??				  % 1
MPU_INTC:482003B9 ??				  % 1
MPU_INTC:482003BA ??				  % 1
MPU_INTC:482003BB ??				  % 1
MPU_INTC:482003BC ??				  % 1
MPU_INTC:482003BD ??				  % 1
MPU_INTC:482003BE ??				  % 1
MPU_INTC:482003BF ??				  % 1
MPU_INTC:482003C0 ??				  % 1
MPU_INTC:482003C1 ??				  % 1
MPU_INTC:482003C2 ??				  % 1
MPU_INTC:482003C3 ??				  % 1
MPU_INTC:482003C4 ??				  % 1
MPU_INTC:482003C5 ??				  % 1
MPU_INTC:482003C6 ??				  % 1
MPU_INTC:482003C7 ??				  % 1
MPU_INTC:482003C8 ??				  % 1
MPU_INTC:482003C9 ??				  % 1
MPU_INTC:482003CA ??				  % 1
MPU_INTC:482003CB ??				  % 1
MPU_INTC:482003CC ??				  % 1
MPU_INTC:482003CD ??				  % 1
MPU_INTC:482003CE ??				  % 1
MPU_INTC:482003CF ??				  % 1
MPU_INTC:482003D0 ??				  % 1
MPU_INTC:482003D1 ??				  % 1
MPU_INTC:482003D2 ??				  % 1
MPU_INTC:482003D3 ??				  % 1
MPU_INTC:482003D4 ??				  % 1
MPU_INTC:482003D5 ??				  % 1
MPU_INTC:482003D6 ??				  % 1
MPU_INTC:482003D7 ??				  % 1
MPU_INTC:482003D8 ??				  % 1
MPU_INTC:482003D9 ??				  % 1
MPU_INTC:482003DA ??				  % 1
MPU_INTC:482003DB ??				  % 1
MPU_INTC:482003DC ??				  % 1
MPU_INTC:482003DD ??				  % 1
MPU_INTC:482003DE ??				  % 1
MPU_INTC:482003DF ??				  % 1
MPU_INTC:482003E0 ??				  % 1
MPU_INTC:482003E1 ??				  % 1
MPU_INTC:482003E2 ??				  % 1
MPU_INTC:482003E3 ??				  % 1
MPU_INTC:482003E4 ??				  % 1
MPU_INTC:482003E5 ??				  % 1
MPU_INTC:482003E6 ??				  % 1
MPU_INTC:482003E7 ??				  % 1
MPU_INTC:482003E8 ??				  % 1
MPU_INTC:482003E9 ??				  % 1
MPU_INTC:482003EA ??				  % 1
MPU_INTC:482003EB ??				  % 1
MPU_INTC:482003EC ??				  % 1
MPU_INTC:482003ED ??				  % 1
MPU_INTC:482003EE ??				  % 1
MPU_INTC:482003EF ??				  % 1
MPU_INTC:482003F0 ??				  % 1
MPU_INTC:482003F1 ??				  % 1
MPU_INTC:482003F2 ??				  % 1
MPU_INTC:482003F3 ??				  % 1
MPU_INTC:482003F4 ??				  % 1
MPU_INTC:482003F5 ??				  % 1
MPU_INTC:482003F6 ??				  % 1
MPU_INTC:482003F7 ??				  % 1
MPU_INTC:482003F8 ??				  % 1
MPU_INTC:482003F9 ??				  % 1
MPU_INTC:482003FA ??				  % 1
MPU_INTC:482003FB ??				  % 1
MPU_INTC:482003FC ??				  % 1
MPU_INTC:482003FD ??				  % 1
MPU_INTC:482003FE ??				  % 1
MPU_INTC:482003FF ??				  % 1
MPU_INTC:48200400 ??				  % 1
MPU_INTC:48200401 ??				  % 1
MPU_INTC:48200402 ??				  % 1
MPU_INTC:48200403 ??				  % 1
MPU_INTC:48200404 ??				  % 1
MPU_INTC:48200405 ??				  % 1
MPU_INTC:48200406 ??				  % 1
MPU_INTC:48200407 ??				  % 1
MPU_INTC:48200408 ??				  % 1
MPU_INTC:48200409 ??				  % 1
MPU_INTC:4820040A ??				  % 1
MPU_INTC:4820040B ??				  % 1
MPU_INTC:4820040C ??				  % 1
MPU_INTC:4820040D ??				  % 1
MPU_INTC:4820040E ??				  % 1
MPU_INTC:4820040F ??				  % 1
MPU_INTC:48200410 ??				  % 1
MPU_INTC:48200411 ??				  % 1
MPU_INTC:48200412 ??				  % 1
MPU_INTC:48200413 ??				  % 1
MPU_INTC:48200414 ??				  % 1
MPU_INTC:48200415 ??				  % 1
MPU_INTC:48200416 ??				  % 1
MPU_INTC:48200417 ??				  % 1
MPU_INTC:48200418 ??				  % 1
MPU_INTC:48200419 ??				  % 1
MPU_INTC:4820041A ??				  % 1
MPU_INTC:4820041B ??				  % 1
MPU_INTC:4820041C ??				  % 1
MPU_INTC:4820041D ??				  % 1
MPU_INTC:4820041E ??				  % 1
MPU_INTC:4820041F ??				  % 1
MPU_INTC:48200420 ??				  % 1
MPU_INTC:48200421 ??				  % 1
MPU_INTC:48200422 ??				  % 1
MPU_INTC:48200423 ??				  % 1
MPU_INTC:48200424 ??				  % 1
MPU_INTC:48200425 ??				  % 1
MPU_INTC:48200426 ??				  % 1
MPU_INTC:48200427 ??				  % 1
MPU_INTC:48200428 ??				  % 1
MPU_INTC:48200429 ??				  % 1
MPU_INTC:4820042A ??				  % 1
MPU_INTC:4820042B ??				  % 1
MPU_INTC:4820042C ??				  % 1
MPU_INTC:4820042D ??				  % 1
MPU_INTC:4820042E ??				  % 1
MPU_INTC:4820042F ??				  % 1
MPU_INTC:48200430 ??				  % 1
MPU_INTC:48200431 ??				  % 1
MPU_INTC:48200432 ??				  % 1
MPU_INTC:48200433 ??				  % 1
MPU_INTC:48200434 ??				  % 1
MPU_INTC:48200435 ??				  % 1
MPU_INTC:48200436 ??				  % 1
MPU_INTC:48200437 ??				  % 1
MPU_INTC:48200438 ??				  % 1
MPU_INTC:48200439 ??				  % 1
MPU_INTC:4820043A ??				  % 1
MPU_INTC:4820043B ??				  % 1
MPU_INTC:4820043C ??				  % 1
MPU_INTC:4820043D ??				  % 1
MPU_INTC:4820043E ??				  % 1
MPU_INTC:4820043F ??				  % 1
MPU_INTC:48200440 ??				  % 1
MPU_INTC:48200441 ??				  % 1
MPU_INTC:48200442 ??				  % 1
MPU_INTC:48200443 ??				  % 1
MPU_INTC:48200444 ??				  % 1
MPU_INTC:48200445 ??				  % 1
MPU_INTC:48200446 ??				  % 1
MPU_INTC:48200447 ??				  % 1
MPU_INTC:48200448 ??				  % 1
MPU_INTC:48200449 ??				  % 1
MPU_INTC:4820044A ??				  % 1
MPU_INTC:4820044B ??				  % 1
MPU_INTC:4820044C ??				  % 1
MPU_INTC:4820044D ??				  % 1
MPU_INTC:4820044E ??				  % 1
MPU_INTC:4820044F ??				  % 1
MPU_INTC:48200450 ??				  % 1
MPU_INTC:48200451 ??				  % 1
MPU_INTC:48200452 ??				  % 1
MPU_INTC:48200453 ??				  % 1
MPU_INTC:48200454 ??				  % 1
MPU_INTC:48200455 ??				  % 1
MPU_INTC:48200456 ??				  % 1
MPU_INTC:48200457 ??				  % 1
MPU_INTC:48200458 ??				  % 1
MPU_INTC:48200459 ??				  % 1
MPU_INTC:4820045A ??				  % 1
MPU_INTC:4820045B ??				  % 1
MPU_INTC:4820045C ??				  % 1
MPU_INTC:4820045D ??				  % 1
MPU_INTC:4820045E ??				  % 1
MPU_INTC:4820045F ??				  % 1
MPU_INTC:48200460 ??				  % 1
MPU_INTC:48200461 ??				  % 1
MPU_INTC:48200462 ??				  % 1
MPU_INTC:48200463 ??				  % 1
MPU_INTC:48200464 ??				  % 1
MPU_INTC:48200465 ??				  % 1
MPU_INTC:48200466 ??				  % 1
MPU_INTC:48200467 ??				  % 1
MPU_INTC:48200468 ??				  % 1
MPU_INTC:48200469 ??				  % 1
MPU_INTC:4820046A ??				  % 1
MPU_INTC:4820046B ??				  % 1
MPU_INTC:4820046C ??				  % 1
MPU_INTC:4820046D ??				  % 1
MPU_INTC:4820046E ??				  % 1
MPU_INTC:4820046F ??				  % 1
MPU_INTC:48200470 ??				  % 1
MPU_INTC:48200471 ??				  % 1
MPU_INTC:48200472 ??				  % 1
MPU_INTC:48200473 ??				  % 1
MPU_INTC:48200474 ??				  % 1
MPU_INTC:48200475 ??				  % 1
MPU_INTC:48200476 ??				  % 1
MPU_INTC:48200477 ??				  % 1
MPU_INTC:48200478 ??				  % 1
MPU_INTC:48200479 ??				  % 1
MPU_INTC:4820047A ??				  % 1
MPU_INTC:4820047B ??				  % 1
MPU_INTC:4820047C ??				  % 1
MPU_INTC:4820047D ??				  % 1
MPU_INTC:4820047E ??				  % 1
MPU_INTC:4820047F ??				  % 1
MPU_INTC:48200480 ??				  % 1
MPU_INTC:48200481 ??				  % 1
MPU_INTC:48200482 ??				  % 1
MPU_INTC:48200483 ??				  % 1
MPU_INTC:48200484 ??				  % 1
MPU_INTC:48200485 ??				  % 1
MPU_INTC:48200486 ??				  % 1
MPU_INTC:48200487 ??				  % 1
MPU_INTC:48200488 ??				  % 1
MPU_INTC:48200489 ??				  % 1
MPU_INTC:4820048A ??				  % 1
MPU_INTC:4820048B ??				  % 1
MPU_INTC:4820048C ??				  % 1
MPU_INTC:4820048D ??				  % 1
MPU_INTC:4820048E ??				  % 1
MPU_INTC:4820048F ??				  % 1
MPU_INTC:48200490 ??				  % 1
MPU_INTC:48200491 ??				  % 1
MPU_INTC:48200492 ??				  % 1
MPU_INTC:48200493 ??				  % 1
MPU_INTC:48200494 ??				  % 1
MPU_INTC:48200495 ??				  % 1
MPU_INTC:48200496 ??				  % 1
MPU_INTC:48200497 ??				  % 1
MPU_INTC:48200498 ??				  % 1
MPU_INTC:48200499 ??				  % 1
MPU_INTC:4820049A ??				  % 1
MPU_INTC:4820049B ??				  % 1
MPU_INTC:4820049C ??				  % 1
MPU_INTC:4820049D ??				  % 1
MPU_INTC:4820049E ??				  % 1
MPU_INTC:4820049F ??				  % 1
MPU_INTC:482004A0 ??				  % 1
MPU_INTC:482004A1 ??				  % 1
MPU_INTC:482004A2 ??				  % 1
MPU_INTC:482004A3 ??				  % 1
MPU_INTC:482004A4 ??				  % 1
MPU_INTC:482004A5 ??				  % 1
MPU_INTC:482004A6 ??				  % 1
MPU_INTC:482004A7 ??				  % 1
MPU_INTC:482004A8 ??				  % 1
MPU_INTC:482004A9 ??				  % 1
MPU_INTC:482004AA ??				  % 1
MPU_INTC:482004AB ??				  % 1
MPU_INTC:482004AC ??				  % 1
MPU_INTC:482004AD ??				  % 1
MPU_INTC:482004AE ??				  % 1
MPU_INTC:482004AF ??				  % 1
MPU_INTC:482004B0 ??				  % 1
MPU_INTC:482004B1 ??				  % 1
MPU_INTC:482004B2 ??				  % 1
MPU_INTC:482004B3 ??				  % 1
MPU_INTC:482004B4 ??				  % 1
MPU_INTC:482004B5 ??				  % 1
MPU_INTC:482004B6 ??				  % 1
MPU_INTC:482004B7 ??				  % 1
MPU_INTC:482004B8 ??				  % 1
MPU_INTC:482004B9 ??				  % 1
MPU_INTC:482004BA ??				  % 1
MPU_INTC:482004BB ??				  % 1
MPU_INTC:482004BC ??				  % 1
MPU_INTC:482004BD ??				  % 1
MPU_INTC:482004BE ??				  % 1
MPU_INTC:482004BF ??				  % 1
MPU_INTC:482004C0 ??				  % 1
MPU_INTC:482004C1 ??				  % 1
MPU_INTC:482004C2 ??				  % 1
MPU_INTC:482004C3 ??				  % 1
MPU_INTC:482004C4 ??				  % 1
MPU_INTC:482004C5 ??				  % 1
MPU_INTC:482004C6 ??				  % 1
MPU_INTC:482004C7 ??				  % 1
MPU_INTC:482004C8 ??				  % 1
MPU_INTC:482004C9 ??				  % 1
MPU_INTC:482004CA ??				  % 1
MPU_INTC:482004CB ??				  % 1
MPU_INTC:482004CC ??				  % 1
MPU_INTC:482004CD ??				  % 1
MPU_INTC:482004CE ??				  % 1
MPU_INTC:482004CF ??				  % 1
MPU_INTC:482004D0 ??				  % 1
MPU_INTC:482004D1 ??				  % 1
MPU_INTC:482004D2 ??				  % 1
MPU_INTC:482004D3 ??				  % 1
MPU_INTC:482004D4 ??				  % 1
MPU_INTC:482004D5 ??				  % 1
MPU_INTC:482004D6 ??				  % 1
MPU_INTC:482004D7 ??				  % 1
MPU_INTC:482004D8 ??				  % 1
MPU_INTC:482004D9 ??				  % 1
MPU_INTC:482004DA ??				  % 1
MPU_INTC:482004DB ??				  % 1
MPU_INTC:482004DC ??				  % 1
MPU_INTC:482004DD ??				  % 1
MPU_INTC:482004DE ??				  % 1
MPU_INTC:482004DF ??				  % 1
MPU_INTC:482004E0 ??				  % 1
MPU_INTC:482004E1 ??				  % 1
MPU_INTC:482004E2 ??				  % 1
MPU_INTC:482004E3 ??				  % 1
MPU_INTC:482004E4 ??				  % 1
MPU_INTC:482004E5 ??				  % 1
MPU_INTC:482004E6 ??				  % 1
MPU_INTC:482004E7 ??				  % 1
MPU_INTC:482004E8 ??				  % 1
MPU_INTC:482004E9 ??				  % 1
MPU_INTC:482004EA ??				  % 1
MPU_INTC:482004EB ??				  % 1
MPU_INTC:482004EC ??				  % 1
MPU_INTC:482004ED ??				  % 1
MPU_INTC:482004EE ??				  % 1
MPU_INTC:482004EF ??				  % 1
MPU_INTC:482004F0 ??				  % 1
MPU_INTC:482004F1 ??				  % 1
MPU_INTC:482004F2 ??				  % 1
MPU_INTC:482004F3 ??				  % 1
MPU_INTC:482004F4 ??				  % 1
MPU_INTC:482004F5 ??				  % 1
MPU_INTC:482004F6 ??				  % 1
MPU_INTC:482004F7 ??				  % 1
MPU_INTC:482004F8 ??				  % 1
MPU_INTC:482004F9 ??				  % 1
MPU_INTC:482004FA ??				  % 1
MPU_INTC:482004FB ??				  % 1
MPU_INTC:482004FC ??				  % 1
MPU_INTC:482004FD ??				  % 1
MPU_INTC:482004FE ??				  % 1
MPU_INTC:482004FF ??				  % 1
MPU_INTC:48200500 ??				  % 1
MPU_INTC:48200501 ??				  % 1
MPU_INTC:48200502 ??				  % 1
MPU_INTC:48200503 ??				  % 1
MPU_INTC:48200504 ??				  % 1
MPU_INTC:48200505 ??				  % 1
MPU_INTC:48200506 ??				  % 1
MPU_INTC:48200507 ??				  % 1
MPU_INTC:48200508 ??				  % 1
MPU_INTC:48200509 ??				  % 1
MPU_INTC:4820050A ??				  % 1
MPU_INTC:4820050B ??				  % 1
MPU_INTC:4820050C ??				  % 1
MPU_INTC:4820050D ??				  % 1
MPU_INTC:4820050E ??				  % 1
MPU_INTC:4820050F ??				  % 1
MPU_INTC:48200510 ??				  % 1
MPU_INTC:48200511 ??				  % 1
MPU_INTC:48200512 ??				  % 1
MPU_INTC:48200513 ??				  % 1
MPU_INTC:48200514 ??				  % 1
MPU_INTC:48200515 ??				  % 1
MPU_INTC:48200516 ??				  % 1
MPU_INTC:48200517 ??				  % 1
MPU_INTC:48200518 ??				  % 1
MPU_INTC:48200519 ??				  % 1
MPU_INTC:4820051A ??				  % 1
MPU_INTC:4820051B ??				  % 1
MPU_INTC:4820051C ??				  % 1
MPU_INTC:4820051D ??				  % 1
MPU_INTC:4820051E ??				  % 1
MPU_INTC:4820051F ??				  % 1
MPU_INTC:48200520 ??				  % 1
MPU_INTC:48200521 ??				  % 1
MPU_INTC:48200522 ??				  % 1
MPU_INTC:48200523 ??				  % 1
MPU_INTC:48200524 ??				  % 1
MPU_INTC:48200525 ??				  % 1
MPU_INTC:48200526 ??				  % 1
MPU_INTC:48200527 ??				  % 1
MPU_INTC:48200528 ??				  % 1
MPU_INTC:48200529 ??				  % 1
MPU_INTC:4820052A ??				  % 1
MPU_INTC:4820052B ??				  % 1
MPU_INTC:4820052C ??				  % 1
MPU_INTC:4820052D ??				  % 1
MPU_INTC:4820052E ??				  % 1
MPU_INTC:4820052F ??				  % 1
MPU_INTC:48200530 ??				  % 1
MPU_INTC:48200531 ??				  % 1
MPU_INTC:48200532 ??				  % 1
MPU_INTC:48200533 ??				  % 1
MPU_INTC:48200534 ??				  % 1
MPU_INTC:48200535 ??				  % 1
MPU_INTC:48200536 ??				  % 1
MPU_INTC:48200537 ??				  % 1
MPU_INTC:48200538 ??				  % 1
MPU_INTC:48200539 ??				  % 1
MPU_INTC:4820053A ??				  % 1
MPU_INTC:4820053B ??				  % 1
MPU_INTC:4820053C ??				  % 1
MPU_INTC:4820053D ??				  % 1
MPU_INTC:4820053E ??				  % 1
MPU_INTC:4820053F ??				  % 1
MPU_INTC:48200540 ??				  % 1
MPU_INTC:48200541 ??				  % 1
MPU_INTC:48200542 ??				  % 1
MPU_INTC:48200543 ??				  % 1
MPU_INTC:48200544 ??				  % 1
MPU_INTC:48200545 ??				  % 1
MPU_INTC:48200546 ??				  % 1
MPU_INTC:48200547 ??				  % 1
MPU_INTC:48200548 ??				  % 1
MPU_INTC:48200549 ??				  % 1
MPU_INTC:4820054A ??				  % 1
MPU_INTC:4820054B ??				  % 1
MPU_INTC:4820054C ??				  % 1
MPU_INTC:4820054D ??				  % 1
MPU_INTC:4820054E ??				  % 1
MPU_INTC:4820054F ??				  % 1
MPU_INTC:48200550 ??				  % 1
MPU_INTC:48200551 ??				  % 1
MPU_INTC:48200552 ??				  % 1
MPU_INTC:48200553 ??				  % 1
MPU_INTC:48200554 ??				  % 1
MPU_INTC:48200555 ??				  % 1
MPU_INTC:48200556 ??				  % 1
MPU_INTC:48200557 ??				  % 1
MPU_INTC:48200558 ??				  % 1
MPU_INTC:48200559 ??				  % 1
MPU_INTC:4820055A ??				  % 1
MPU_INTC:4820055B ??				  % 1
MPU_INTC:4820055C ??				  % 1
MPU_INTC:4820055D ??				  % 1
MPU_INTC:4820055E ??				  % 1
MPU_INTC:4820055F ??				  % 1
MPU_INTC:48200560 ??				  % 1
MPU_INTC:48200561 ??				  % 1
MPU_INTC:48200562 ??				  % 1
MPU_INTC:48200563 ??				  % 1
MPU_INTC:48200564 ??				  % 1
MPU_INTC:48200565 ??				  % 1
MPU_INTC:48200566 ??				  % 1
MPU_INTC:48200567 ??				  % 1
MPU_INTC:48200568 ??				  % 1
MPU_INTC:48200569 ??				  % 1
MPU_INTC:4820056A ??				  % 1
MPU_INTC:4820056B ??				  % 1
MPU_INTC:4820056C ??				  % 1
MPU_INTC:4820056D ??				  % 1
MPU_INTC:4820056E ??				  % 1
MPU_INTC:4820056F ??				  % 1
MPU_INTC:48200570 ??				  % 1
MPU_INTC:48200571 ??				  % 1
MPU_INTC:48200572 ??				  % 1
MPU_INTC:48200573 ??				  % 1
MPU_INTC:48200574 ??				  % 1
MPU_INTC:48200575 ??				  % 1
MPU_INTC:48200576 ??				  % 1
MPU_INTC:48200577 ??				  % 1
MPU_INTC:48200578 ??				  % 1
MPU_INTC:48200579 ??				  % 1
MPU_INTC:4820057A ??				  % 1
MPU_INTC:4820057B ??				  % 1
MPU_INTC:4820057C ??				  % 1
MPU_INTC:4820057D ??				  % 1
MPU_INTC:4820057E ??				  % 1
MPU_INTC:4820057F ??				  % 1
MPU_INTC:48200580 ??				  % 1
MPU_INTC:48200581 ??				  % 1
MPU_INTC:48200582 ??				  % 1
MPU_INTC:48200583 ??				  % 1
MPU_INTC:48200584 ??				  % 1
MPU_INTC:48200585 ??				  % 1
MPU_INTC:48200586 ??				  % 1
MPU_INTC:48200587 ??				  % 1
MPU_INTC:48200588 ??				  % 1
MPU_INTC:48200589 ??				  % 1
MPU_INTC:4820058A ??				  % 1
MPU_INTC:4820058B ??				  % 1
MPU_INTC:4820058C ??				  % 1
MPU_INTC:4820058D ??				  % 1
MPU_INTC:4820058E ??				  % 1
MPU_INTC:4820058F ??				  % 1
MPU_INTC:48200590 ??				  % 1
MPU_INTC:48200591 ??				  % 1
MPU_INTC:48200592 ??				  % 1
MPU_INTC:48200593 ??				  % 1
MPU_INTC:48200594 ??				  % 1
MPU_INTC:48200595 ??				  % 1
MPU_INTC:48200596 ??				  % 1
MPU_INTC:48200597 ??				  % 1
MPU_INTC:48200598 ??				  % 1
MPU_INTC:48200599 ??				  % 1
MPU_INTC:4820059A ??				  % 1
MPU_INTC:4820059B ??				  % 1
MPU_INTC:4820059C ??				  % 1
MPU_INTC:4820059D ??				  % 1
MPU_INTC:4820059E ??				  % 1
MPU_INTC:4820059F ??				  % 1
MPU_INTC:482005A0 ??				  % 1
MPU_INTC:482005A1 ??				  % 1
MPU_INTC:482005A2 ??				  % 1
MPU_INTC:482005A3 ??				  % 1
MPU_INTC:482005A4 ??				  % 1
MPU_INTC:482005A5 ??				  % 1
MPU_INTC:482005A6 ??				  % 1
MPU_INTC:482005A7 ??				  % 1
MPU_INTC:482005A8 ??				  % 1
MPU_INTC:482005A9 ??				  % 1
MPU_INTC:482005AA ??				  % 1
MPU_INTC:482005AB ??				  % 1
MPU_INTC:482005AC ??				  % 1
MPU_INTC:482005AD ??				  % 1
MPU_INTC:482005AE ??				  % 1
MPU_INTC:482005AF ??				  % 1
MPU_INTC:482005B0 ??				  % 1
MPU_INTC:482005B1 ??				  % 1
MPU_INTC:482005B2 ??				  % 1
MPU_INTC:482005B3 ??				  % 1
MPU_INTC:482005B4 ??				  % 1
MPU_INTC:482005B5 ??				  % 1
MPU_INTC:482005B6 ??				  % 1
MPU_INTC:482005B7 ??				  % 1
MPU_INTC:482005B8 ??				  % 1
MPU_INTC:482005B9 ??				  % 1
MPU_INTC:482005BA ??				  % 1
MPU_INTC:482005BB ??				  % 1
MPU_INTC:482005BC ??				  % 1
MPU_INTC:482005BD ??				  % 1
MPU_INTC:482005BE ??				  % 1
MPU_INTC:482005BF ??				  % 1
MPU_INTC:482005C0 ??				  % 1
MPU_INTC:482005C1 ??				  % 1
MPU_INTC:482005C2 ??				  % 1
MPU_INTC:482005C3 ??				  % 1
MPU_INTC:482005C4 ??				  % 1
MPU_INTC:482005C5 ??				  % 1
MPU_INTC:482005C6 ??				  % 1
MPU_INTC:482005C7 ??				  % 1
MPU_INTC:482005C8 ??				  % 1
MPU_INTC:482005C9 ??				  % 1
MPU_INTC:482005CA ??				  % 1
MPU_INTC:482005CB ??				  % 1
MPU_INTC:482005CC ??				  % 1
MPU_INTC:482005CD ??				  % 1
MPU_INTC:482005CE ??				  % 1
MPU_INTC:482005CF ??				  % 1
MPU_INTC:482005D0 ??				  % 1
MPU_INTC:482005D1 ??				  % 1
MPU_INTC:482005D2 ??				  % 1
MPU_INTC:482005D3 ??				  % 1
MPU_INTC:482005D4 ??				  % 1
MPU_INTC:482005D5 ??				  % 1
MPU_INTC:482005D6 ??				  % 1
MPU_INTC:482005D7 ??				  % 1
MPU_INTC:482005D8 ??				  % 1
MPU_INTC:482005D9 ??				  % 1
MPU_INTC:482005DA ??				  % 1
MPU_INTC:482005DB ??				  % 1
MPU_INTC:482005DC ??				  % 1
MPU_INTC:482005DD ??				  % 1
MPU_INTC:482005DE ??				  % 1
MPU_INTC:482005DF ??				  % 1
MPU_INTC:482005E0 ??				  % 1
MPU_INTC:482005E1 ??				  % 1
MPU_INTC:482005E2 ??				  % 1
MPU_INTC:482005E3 ??				  % 1
MPU_INTC:482005E4 ??				  % 1
MPU_INTC:482005E5 ??				  % 1
MPU_INTC:482005E6 ??				  % 1
MPU_INTC:482005E7 ??				  % 1
MPU_INTC:482005E8 ??				  % 1
MPU_INTC:482005E9 ??				  % 1
MPU_INTC:482005EA ??				  % 1
MPU_INTC:482005EB ??				  % 1
MPU_INTC:482005EC ??				  % 1
MPU_INTC:482005ED ??				  % 1
MPU_INTC:482005EE ??				  % 1
MPU_INTC:482005EF ??				  % 1
MPU_INTC:482005F0 ??				  % 1
MPU_INTC:482005F1 ??				  % 1
MPU_INTC:482005F2 ??				  % 1
MPU_INTC:482005F3 ??				  % 1
MPU_INTC:482005F4 ??				  % 1
MPU_INTC:482005F5 ??				  % 1
MPU_INTC:482005F6 ??				  % 1
MPU_INTC:482005F7 ??				  % 1
MPU_INTC:482005F8 ??				  % 1
MPU_INTC:482005F9 ??				  % 1
MPU_INTC:482005FA ??				  % 1
MPU_INTC:482005FB ??				  % 1
MPU_INTC:482005FC ??				  % 1
MPU_INTC:482005FD ??				  % 1
MPU_INTC:482005FE ??				  % 1
MPU_INTC:482005FF ??				  % 1
MPU_INTC:48200600 ??				  % 1
MPU_INTC:48200601 ??				  % 1
MPU_INTC:48200602 ??				  % 1
MPU_INTC:48200603 ??				  % 1
MPU_INTC:48200604 ??				  % 1
MPU_INTC:48200605 ??				  % 1
MPU_INTC:48200606 ??				  % 1
MPU_INTC:48200607 ??				  % 1
MPU_INTC:48200608 ??				  % 1
MPU_INTC:48200609 ??				  % 1
MPU_INTC:4820060A ??				  % 1
MPU_INTC:4820060B ??				  % 1
MPU_INTC:4820060C ??				  % 1
MPU_INTC:4820060D ??				  % 1
MPU_INTC:4820060E ??				  % 1
MPU_INTC:4820060F ??				  % 1
MPU_INTC:48200610 ??				  % 1
MPU_INTC:48200611 ??				  % 1
MPU_INTC:48200612 ??				  % 1
MPU_INTC:48200613 ??				  % 1
MPU_INTC:48200614 ??				  % 1
MPU_INTC:48200615 ??				  % 1
MPU_INTC:48200616 ??				  % 1
MPU_INTC:48200617 ??				  % 1
MPU_INTC:48200618 ??				  % 1
MPU_INTC:48200619 ??				  % 1
MPU_INTC:4820061A ??				  % 1
MPU_INTC:4820061B ??				  % 1
MPU_INTC:4820061C ??				  % 1
MPU_INTC:4820061D ??				  % 1
MPU_INTC:4820061E ??				  % 1
MPU_INTC:4820061F ??				  % 1
MPU_INTC:48200620 ??				  % 1
MPU_INTC:48200621 ??				  % 1
MPU_INTC:48200622 ??				  % 1
MPU_INTC:48200623 ??				  % 1
MPU_INTC:48200624 ??				  % 1
MPU_INTC:48200625 ??				  % 1
MPU_INTC:48200626 ??				  % 1
MPU_INTC:48200627 ??				  % 1
MPU_INTC:48200628 ??				  % 1
MPU_INTC:48200629 ??				  % 1
MPU_INTC:4820062A ??				  % 1
MPU_INTC:4820062B ??				  % 1
MPU_INTC:4820062C ??				  % 1
MPU_INTC:4820062D ??				  % 1
MPU_INTC:4820062E ??				  % 1
MPU_INTC:4820062F ??				  % 1
MPU_INTC:48200630 ??				  % 1
MPU_INTC:48200631 ??				  % 1
MPU_INTC:48200632 ??				  % 1
MPU_INTC:48200633 ??				  % 1
MPU_INTC:48200634 ??				  % 1
MPU_INTC:48200635 ??				  % 1
MPU_INTC:48200636 ??				  % 1
MPU_INTC:48200637 ??				  % 1
MPU_INTC:48200638 ??				  % 1
MPU_INTC:48200639 ??				  % 1
MPU_INTC:4820063A ??				  % 1
MPU_INTC:4820063B ??				  % 1
MPU_INTC:4820063C ??				  % 1
MPU_INTC:4820063D ??				  % 1
MPU_INTC:4820063E ??				  % 1
MPU_INTC:4820063F ??				  % 1
MPU_INTC:48200640 ??				  % 1
MPU_INTC:48200641 ??				  % 1
MPU_INTC:48200642 ??				  % 1
MPU_INTC:48200643 ??				  % 1
MPU_INTC:48200644 ??				  % 1
MPU_INTC:48200645 ??				  % 1
MPU_INTC:48200646 ??				  % 1
MPU_INTC:48200647 ??				  % 1
MPU_INTC:48200648 ??				  % 1
MPU_INTC:48200649 ??				  % 1
MPU_INTC:4820064A ??				  % 1
MPU_INTC:4820064B ??				  % 1
MPU_INTC:4820064C ??				  % 1
MPU_INTC:4820064D ??				  % 1
MPU_INTC:4820064E ??				  % 1
MPU_INTC:4820064F ??				  % 1
MPU_INTC:48200650 ??				  % 1
MPU_INTC:48200651 ??				  % 1
MPU_INTC:48200652 ??				  % 1
MPU_INTC:48200653 ??				  % 1
MPU_INTC:48200654 ??				  % 1
MPU_INTC:48200655 ??				  % 1
MPU_INTC:48200656 ??				  % 1
MPU_INTC:48200657 ??				  % 1
MPU_INTC:48200658 ??				  % 1
MPU_INTC:48200659 ??				  % 1
MPU_INTC:4820065A ??				  % 1
MPU_INTC:4820065B ??				  % 1
MPU_INTC:4820065C ??				  % 1
MPU_INTC:4820065D ??				  % 1
MPU_INTC:4820065E ??				  % 1
MPU_INTC:4820065F ??				  % 1
MPU_INTC:48200660 ??				  % 1
MPU_INTC:48200661 ??				  % 1
MPU_INTC:48200662 ??				  % 1
MPU_INTC:48200663 ??				  % 1
MPU_INTC:48200664 ??				  % 1
MPU_INTC:48200665 ??				  % 1
MPU_INTC:48200666 ??				  % 1
MPU_INTC:48200667 ??				  % 1
MPU_INTC:48200668 ??				  % 1
MPU_INTC:48200669 ??				  % 1
MPU_INTC:4820066A ??				  % 1
MPU_INTC:4820066B ??				  % 1
MPU_INTC:4820066C ??				  % 1
MPU_INTC:4820066D ??				  % 1
MPU_INTC:4820066E ??				  % 1
MPU_INTC:4820066F ??				  % 1
MPU_INTC:48200670 ??				  % 1
MPU_INTC:48200671 ??				  % 1
MPU_INTC:48200672 ??				  % 1
MPU_INTC:48200673 ??				  % 1
MPU_INTC:48200674 ??				  % 1
MPU_INTC:48200675 ??				  % 1
MPU_INTC:48200676 ??				  % 1
MPU_INTC:48200677 ??				  % 1
MPU_INTC:48200678 ??				  % 1
MPU_INTC:48200679 ??				  % 1
MPU_INTC:4820067A ??				  % 1
MPU_INTC:4820067B ??				  % 1
MPU_INTC:4820067C ??				  % 1
MPU_INTC:4820067D ??				  % 1
MPU_INTC:4820067E ??				  % 1
MPU_INTC:4820067F ??				  % 1
MPU_INTC:48200680 ??				  % 1
MPU_INTC:48200681 ??				  % 1
MPU_INTC:48200682 ??				  % 1
MPU_INTC:48200683 ??				  % 1
MPU_INTC:48200684 ??				  % 1
MPU_INTC:48200685 ??				  % 1
MPU_INTC:48200686 ??				  % 1
MPU_INTC:48200687 ??				  % 1
MPU_INTC:48200688 ??				  % 1
MPU_INTC:48200689 ??				  % 1
MPU_INTC:4820068A ??				  % 1
MPU_INTC:4820068B ??				  % 1
MPU_INTC:4820068C ??				  % 1
MPU_INTC:4820068D ??				  % 1
MPU_INTC:4820068E ??				  % 1
MPU_INTC:4820068F ??				  % 1
MPU_INTC:48200690 ??				  % 1
MPU_INTC:48200691 ??				  % 1
MPU_INTC:48200692 ??				  % 1
MPU_INTC:48200693 ??				  % 1
MPU_INTC:48200694 ??				  % 1
MPU_INTC:48200695 ??				  % 1
MPU_INTC:48200696 ??				  % 1
MPU_INTC:48200697 ??				  % 1
MPU_INTC:48200698 ??				  % 1
MPU_INTC:48200699 ??				  % 1
MPU_INTC:4820069A ??				  % 1
MPU_INTC:4820069B ??				  % 1
MPU_INTC:4820069C ??				  % 1
MPU_INTC:4820069D ??				  % 1
MPU_INTC:4820069E ??				  % 1
MPU_INTC:4820069F ??				  % 1
MPU_INTC:482006A0 ??				  % 1
MPU_INTC:482006A1 ??				  % 1
MPU_INTC:482006A2 ??				  % 1
MPU_INTC:482006A3 ??				  % 1
MPU_INTC:482006A4 ??				  % 1
MPU_INTC:482006A5 ??				  % 1
MPU_INTC:482006A6 ??				  % 1
MPU_INTC:482006A7 ??				  % 1
MPU_INTC:482006A8 ??				  % 1
MPU_INTC:482006A9 ??				  % 1
MPU_INTC:482006AA ??				  % 1
MPU_INTC:482006AB ??				  % 1
MPU_INTC:482006AC ??				  % 1
MPU_INTC:482006AD ??				  % 1
MPU_INTC:482006AE ??				  % 1
MPU_INTC:482006AF ??				  % 1
MPU_INTC:482006B0 ??				  % 1
MPU_INTC:482006B1 ??				  % 1
MPU_INTC:482006B2 ??				  % 1
MPU_INTC:482006B3 ??				  % 1
MPU_INTC:482006B4 ??				  % 1
MPU_INTC:482006B5 ??				  % 1
MPU_INTC:482006B6 ??				  % 1
MPU_INTC:482006B7 ??				  % 1
MPU_INTC:482006B8 ??				  % 1
MPU_INTC:482006B9 ??				  % 1
MPU_INTC:482006BA ??				  % 1
MPU_INTC:482006BB ??				  % 1
MPU_INTC:482006BC ??				  % 1
MPU_INTC:482006BD ??				  % 1
MPU_INTC:482006BE ??				  % 1
MPU_INTC:482006BF ??				  % 1
MPU_INTC:482006C0 ??				  % 1
MPU_INTC:482006C1 ??				  % 1
MPU_INTC:482006C2 ??				  % 1
MPU_INTC:482006C3 ??				  % 1
MPU_INTC:482006C4 ??				  % 1
MPU_INTC:482006C5 ??				  % 1
MPU_INTC:482006C6 ??				  % 1
MPU_INTC:482006C7 ??				  % 1
MPU_INTC:482006C8 ??				  % 1
MPU_INTC:482006C9 ??				  % 1
MPU_INTC:482006CA ??				  % 1
MPU_INTC:482006CB ??				  % 1
MPU_INTC:482006CC ??				  % 1
MPU_INTC:482006CD ??				  % 1
MPU_INTC:482006CE ??				  % 1
MPU_INTC:482006CF ??				  % 1
MPU_INTC:482006D0 ??				  % 1
MPU_INTC:482006D1 ??				  % 1
MPU_INTC:482006D2 ??				  % 1
MPU_INTC:482006D3 ??				  % 1
MPU_INTC:482006D4 ??				  % 1
MPU_INTC:482006D5 ??				  % 1
MPU_INTC:482006D6 ??				  % 1
MPU_INTC:482006D7 ??				  % 1
MPU_INTC:482006D8 ??				  % 1
MPU_INTC:482006D9 ??				  % 1
MPU_INTC:482006DA ??				  % 1
MPU_INTC:482006DB ??				  % 1
MPU_INTC:482006DC ??				  % 1
MPU_INTC:482006DD ??				  % 1
MPU_INTC:482006DE ??				  % 1
MPU_INTC:482006DF ??				  % 1
MPU_INTC:482006E0 ??				  % 1
MPU_INTC:482006E1 ??				  % 1
MPU_INTC:482006E2 ??				  % 1
MPU_INTC:482006E3 ??				  % 1
MPU_INTC:482006E4 ??				  % 1
MPU_INTC:482006E5 ??				  % 1
MPU_INTC:482006E6 ??				  % 1
MPU_INTC:482006E7 ??				  % 1
MPU_INTC:482006E8 ??				  % 1
MPU_INTC:482006E9 ??				  % 1
MPU_INTC:482006EA ??				  % 1
MPU_INTC:482006EB ??				  % 1
MPU_INTC:482006EC ??				  % 1
MPU_INTC:482006ED ??				  % 1
MPU_INTC:482006EE ??				  % 1
MPU_INTC:482006EF ??				  % 1
MPU_INTC:482006F0 ??				  % 1
MPU_INTC:482006F1 ??				  % 1
MPU_INTC:482006F2 ??				  % 1
MPU_INTC:482006F3 ??				  % 1
MPU_INTC:482006F4 ??				  % 1
MPU_INTC:482006F5 ??				  % 1
MPU_INTC:482006F6 ??				  % 1
MPU_INTC:482006F7 ??				  % 1
MPU_INTC:482006F8 ??				  % 1
MPU_INTC:482006F9 ??				  % 1
MPU_INTC:482006FA ??				  % 1
MPU_INTC:482006FB ??				  % 1
MPU_INTC:482006FC ??				  % 1
MPU_INTC:482006FD ??				  % 1
MPU_INTC:482006FE ??				  % 1
MPU_INTC:482006FF ??				  % 1
MPU_INTC:48200700 ??				  % 1
MPU_INTC:48200701 ??				  % 1
MPU_INTC:48200702 ??				  % 1
MPU_INTC:48200703 ??				  % 1
MPU_INTC:48200704 ??				  % 1
MPU_INTC:48200705 ??				  % 1
MPU_INTC:48200706 ??				  % 1
MPU_INTC:48200707 ??				  % 1
MPU_INTC:48200708 ??				  % 1
MPU_INTC:48200709 ??				  % 1
MPU_INTC:4820070A ??				  % 1
MPU_INTC:4820070B ??				  % 1
MPU_INTC:4820070C ??				  % 1
MPU_INTC:4820070D ??				  % 1
MPU_INTC:4820070E ??				  % 1
MPU_INTC:4820070F ??				  % 1
MPU_INTC:48200710 ??				  % 1
MPU_INTC:48200711 ??				  % 1
MPU_INTC:48200712 ??				  % 1
MPU_INTC:48200713 ??				  % 1
MPU_INTC:48200714 ??				  % 1
MPU_INTC:48200715 ??				  % 1
MPU_INTC:48200716 ??				  % 1
MPU_INTC:48200717 ??				  % 1
MPU_INTC:48200718 ??				  % 1
MPU_INTC:48200719 ??				  % 1
MPU_INTC:4820071A ??				  % 1
MPU_INTC:4820071B ??				  % 1
MPU_INTC:4820071C ??				  % 1
MPU_INTC:4820071D ??				  % 1
MPU_INTC:4820071E ??				  % 1
MPU_INTC:4820071F ??				  % 1
MPU_INTC:48200720 ??				  % 1
MPU_INTC:48200721 ??				  % 1
MPU_INTC:48200722 ??				  % 1
MPU_INTC:48200723 ??				  % 1
MPU_INTC:48200724 ??				  % 1
MPU_INTC:48200725 ??				  % 1
MPU_INTC:48200726 ??				  % 1
MPU_INTC:48200727 ??				  % 1
MPU_INTC:48200728 ??				  % 1
MPU_INTC:48200729 ??				  % 1
MPU_INTC:4820072A ??				  % 1
MPU_INTC:4820072B ??				  % 1
MPU_INTC:4820072C ??				  % 1
MPU_INTC:4820072D ??				  % 1
MPU_INTC:4820072E ??				  % 1
MPU_INTC:4820072F ??				  % 1
MPU_INTC:48200730 ??				  % 1
MPU_INTC:48200731 ??				  % 1
MPU_INTC:48200732 ??				  % 1
MPU_INTC:48200733 ??				  % 1
MPU_INTC:48200734 ??				  % 1
MPU_INTC:48200735 ??				  % 1
MPU_INTC:48200736 ??				  % 1
MPU_INTC:48200737 ??				  % 1
MPU_INTC:48200738 ??				  % 1
MPU_INTC:48200739 ??				  % 1
MPU_INTC:4820073A ??				  % 1
MPU_INTC:4820073B ??				  % 1
MPU_INTC:4820073C ??				  % 1
MPU_INTC:4820073D ??				  % 1
MPU_INTC:4820073E ??				  % 1
MPU_INTC:4820073F ??				  % 1
MPU_INTC:48200740 ??				  % 1
MPU_INTC:48200741 ??				  % 1
MPU_INTC:48200742 ??				  % 1
MPU_INTC:48200743 ??				  % 1
MPU_INTC:48200744 ??				  % 1
MPU_INTC:48200745 ??				  % 1
MPU_INTC:48200746 ??				  % 1
MPU_INTC:48200747 ??				  % 1
MPU_INTC:48200748 ??				  % 1
MPU_INTC:48200749 ??				  % 1
MPU_INTC:4820074A ??				  % 1
MPU_INTC:4820074B ??				  % 1
MPU_INTC:4820074C ??				  % 1
MPU_INTC:4820074D ??				  % 1
MPU_INTC:4820074E ??				  % 1
MPU_INTC:4820074F ??				  % 1
MPU_INTC:48200750 ??				  % 1
MPU_INTC:48200751 ??				  % 1
MPU_INTC:48200752 ??				  % 1
MPU_INTC:48200753 ??				  % 1
MPU_INTC:48200754 ??				  % 1
MPU_INTC:48200755 ??				  % 1
MPU_INTC:48200756 ??				  % 1
MPU_INTC:48200757 ??				  % 1
MPU_INTC:48200758 ??				  % 1
MPU_INTC:48200759 ??				  % 1
MPU_INTC:4820075A ??				  % 1
MPU_INTC:4820075B ??				  % 1
MPU_INTC:4820075C ??				  % 1
MPU_INTC:4820075D ??				  % 1
MPU_INTC:4820075E ??				  % 1
MPU_INTC:4820075F ??				  % 1
MPU_INTC:48200760 ??				  % 1
MPU_INTC:48200761 ??				  % 1
MPU_INTC:48200762 ??				  % 1
MPU_INTC:48200763 ??				  % 1
MPU_INTC:48200764 ??				  % 1
MPU_INTC:48200765 ??				  % 1
MPU_INTC:48200766 ??				  % 1
MPU_INTC:48200767 ??				  % 1
MPU_INTC:48200768 ??				  % 1
MPU_INTC:48200769 ??				  % 1
MPU_INTC:4820076A ??				  % 1
MPU_INTC:4820076B ??				  % 1
MPU_INTC:4820076C ??				  % 1
MPU_INTC:4820076D ??				  % 1
MPU_INTC:4820076E ??				  % 1
MPU_INTC:4820076F ??				  % 1
MPU_INTC:48200770 ??				  % 1
MPU_INTC:48200771 ??				  % 1
MPU_INTC:48200772 ??				  % 1
MPU_INTC:48200773 ??				  % 1
MPU_INTC:48200774 ??				  % 1
MPU_INTC:48200775 ??				  % 1
MPU_INTC:48200776 ??				  % 1
MPU_INTC:48200777 ??				  % 1
MPU_INTC:48200778 ??				  % 1
MPU_INTC:48200779 ??				  % 1
MPU_INTC:4820077A ??				  % 1
MPU_INTC:4820077B ??				  % 1
MPU_INTC:4820077C ??				  % 1
MPU_INTC:4820077D ??				  % 1
MPU_INTC:4820077E ??				  % 1
MPU_INTC:4820077F ??				  % 1
MPU_INTC:48200780 ??				  % 1
MPU_INTC:48200781 ??				  % 1
MPU_INTC:48200782 ??				  % 1
MPU_INTC:48200783 ??				  % 1
MPU_INTC:48200784 ??				  % 1
MPU_INTC:48200785 ??				  % 1
MPU_INTC:48200786 ??				  % 1
MPU_INTC:48200787 ??				  % 1
MPU_INTC:48200788 ??				  % 1
MPU_INTC:48200789 ??				  % 1
MPU_INTC:4820078A ??				  % 1
MPU_INTC:4820078B ??				  % 1
MPU_INTC:4820078C ??				  % 1
MPU_INTC:4820078D ??				  % 1
MPU_INTC:4820078E ??				  % 1
MPU_INTC:4820078F ??				  % 1
MPU_INTC:48200790 ??				  % 1
MPU_INTC:48200791 ??				  % 1
MPU_INTC:48200792 ??				  % 1
MPU_INTC:48200793 ??				  % 1
MPU_INTC:48200794 ??				  % 1
MPU_INTC:48200795 ??				  % 1
MPU_INTC:48200796 ??				  % 1
MPU_INTC:48200797 ??				  % 1
MPU_INTC:48200798 ??				  % 1
MPU_INTC:48200799 ??				  % 1
MPU_INTC:4820079A ??				  % 1
MPU_INTC:4820079B ??				  % 1
MPU_INTC:4820079C ??				  % 1
MPU_INTC:4820079D ??				  % 1
MPU_INTC:4820079E ??				  % 1
MPU_INTC:4820079F ??				  % 1
MPU_INTC:482007A0 ??				  % 1
MPU_INTC:482007A1 ??				  % 1
MPU_INTC:482007A2 ??				  % 1
MPU_INTC:482007A3 ??				  % 1
MPU_INTC:482007A4 ??				  % 1
MPU_INTC:482007A5 ??				  % 1
MPU_INTC:482007A6 ??				  % 1
MPU_INTC:482007A7 ??				  % 1
MPU_INTC:482007A8 ??				  % 1
MPU_INTC:482007A9 ??				  % 1
MPU_INTC:482007AA ??				  % 1
MPU_INTC:482007AB ??				  % 1
MPU_INTC:482007AC ??				  % 1
MPU_INTC:482007AD ??				  % 1
MPU_INTC:482007AE ??				  % 1
MPU_INTC:482007AF ??				  % 1
MPU_INTC:482007B0 ??				  % 1
MPU_INTC:482007B1 ??				  % 1
MPU_INTC:482007B2 ??				  % 1
MPU_INTC:482007B3 ??				  % 1
MPU_INTC:482007B4 ??				  % 1
MPU_INTC:482007B5 ??				  % 1
MPU_INTC:482007B6 ??				  % 1
MPU_INTC:482007B7 ??				  % 1
MPU_INTC:482007B8 ??				  % 1
MPU_INTC:482007B9 ??				  % 1
MPU_INTC:482007BA ??				  % 1
MPU_INTC:482007BB ??				  % 1
MPU_INTC:482007BC ??				  % 1
MPU_INTC:482007BD ??				  % 1
MPU_INTC:482007BE ??				  % 1
MPU_INTC:482007BF ??				  % 1
MPU_INTC:482007C0 ??				  % 1
MPU_INTC:482007C1 ??				  % 1
MPU_INTC:482007C2 ??				  % 1
MPU_INTC:482007C3 ??				  % 1
MPU_INTC:482007C4 ??				  % 1
MPU_INTC:482007C5 ??				  % 1
MPU_INTC:482007C6 ??				  % 1
MPU_INTC:482007C7 ??				  % 1
MPU_INTC:482007C8 ??				  % 1
MPU_INTC:482007C9 ??				  % 1
MPU_INTC:482007CA ??				  % 1
MPU_INTC:482007CB ??				  % 1
MPU_INTC:482007CC ??				  % 1
MPU_INTC:482007CD ??				  % 1
MPU_INTC:482007CE ??				  % 1
MPU_INTC:482007CF ??				  % 1
MPU_INTC:482007D0 ??				  % 1
MPU_INTC:482007D1 ??				  % 1
MPU_INTC:482007D2 ??				  % 1
MPU_INTC:482007D3 ??				  % 1
MPU_INTC:482007D4 ??				  % 1
MPU_INTC:482007D5 ??				  % 1
MPU_INTC:482007D6 ??				  % 1
MPU_INTC:482007D7 ??				  % 1
MPU_INTC:482007D8 ??				  % 1
MPU_INTC:482007D9 ??				  % 1
MPU_INTC:482007DA ??				  % 1
MPU_INTC:482007DB ??				  % 1
MPU_INTC:482007DC ??				  % 1
MPU_INTC:482007DD ??				  % 1
MPU_INTC:482007DE ??				  % 1
MPU_INTC:482007DF ??				  % 1
MPU_INTC:482007E0 ??				  % 1
MPU_INTC:482007E1 ??				  % 1
MPU_INTC:482007E2 ??				  % 1
MPU_INTC:482007E3 ??				  % 1
MPU_INTC:482007E4 ??				  % 1
MPU_INTC:482007E5 ??				  % 1
MPU_INTC:482007E6 ??				  % 1
MPU_INTC:482007E7 ??				  % 1
MPU_INTC:482007E8 ??				  % 1
MPU_INTC:482007E9 ??				  % 1
MPU_INTC:482007EA ??				  % 1
MPU_INTC:482007EB ??				  % 1
MPU_INTC:482007EC ??				  % 1
MPU_INTC:482007ED ??				  % 1
MPU_INTC:482007EE ??				  % 1
MPU_INTC:482007EF ??				  % 1
MPU_INTC:482007F0 ??				  % 1
MPU_INTC:482007F1 ??				  % 1
MPU_INTC:482007F2 ??				  % 1
MPU_INTC:482007F3 ??				  % 1
MPU_INTC:482007F4 ??				  % 1
MPU_INTC:482007F5 ??				  % 1
MPU_INTC:482007F6 ??				  % 1
MPU_INTC:482007F7 ??				  % 1
MPU_INTC:482007F8 ??				  % 1
MPU_INTC:482007F9 ??				  % 1
MPU_INTC:482007FA ??				  % 1
MPU_INTC:482007FB ??				  % 1
MPU_INTC:482007FC ??				  % 1
MPU_INTC:482007FD ??				  % 1
MPU_INTC:482007FE ??				  % 1
MPU_INTC:482007FF ??				  % 1
MPU_INTC:48200800 ??				  % 1
MPU_INTC:48200801 ??				  % 1
MPU_INTC:48200802 ??				  % 1
MPU_INTC:48200803 ??				  % 1
MPU_INTC:48200804 ??				  % 1
MPU_INTC:48200805 ??				  % 1
MPU_INTC:48200806 ??				  % 1
MPU_INTC:48200807 ??				  % 1
MPU_INTC:48200808 ??				  % 1
MPU_INTC:48200809 ??				  % 1
MPU_INTC:4820080A ??				  % 1
MPU_INTC:4820080B ??				  % 1
MPU_INTC:4820080C ??				  % 1
MPU_INTC:4820080D ??				  % 1
MPU_INTC:4820080E ??				  % 1
MPU_INTC:4820080F ??				  % 1
MPU_INTC:48200810 ??				  % 1
MPU_INTC:48200811 ??				  % 1
MPU_INTC:48200812 ??				  % 1
MPU_INTC:48200813 ??				  % 1
MPU_INTC:48200814 ??				  % 1
MPU_INTC:48200815 ??				  % 1
MPU_INTC:48200816 ??				  % 1
MPU_INTC:48200817 ??				  % 1
MPU_INTC:48200818 ??				  % 1
MPU_INTC:48200819 ??				  % 1
MPU_INTC:4820081A ??				  % 1
MPU_INTC:4820081B ??				  % 1
MPU_INTC:4820081C ??				  % 1
MPU_INTC:4820081D ??				  % 1
MPU_INTC:4820081E ??				  % 1
MPU_INTC:4820081F ??				  % 1
MPU_INTC:48200820 ??				  % 1
MPU_INTC:48200821 ??				  % 1
MPU_INTC:48200822 ??				  % 1
MPU_INTC:48200823 ??				  % 1
MPU_INTC:48200824 ??				  % 1
MPU_INTC:48200825 ??				  % 1
MPU_INTC:48200826 ??				  % 1
MPU_INTC:48200827 ??				  % 1
MPU_INTC:48200828 ??				  % 1
MPU_INTC:48200829 ??				  % 1
MPU_INTC:4820082A ??				  % 1
MPU_INTC:4820082B ??				  % 1
MPU_INTC:4820082C ??				  % 1
MPU_INTC:4820082D ??				  % 1
MPU_INTC:4820082E ??				  % 1
MPU_INTC:4820082F ??				  % 1
MPU_INTC:48200830 ??				  % 1
MPU_INTC:48200831 ??				  % 1
MPU_INTC:48200832 ??				  % 1
MPU_INTC:48200833 ??				  % 1
MPU_INTC:48200834 ??				  % 1
MPU_INTC:48200835 ??				  % 1
MPU_INTC:48200836 ??				  % 1
MPU_INTC:48200837 ??				  % 1
MPU_INTC:48200838 ??				  % 1
MPU_INTC:48200839 ??				  % 1
MPU_INTC:4820083A ??				  % 1
MPU_INTC:4820083B ??				  % 1
MPU_INTC:4820083C ??				  % 1
MPU_INTC:4820083D ??				  % 1
MPU_INTC:4820083E ??				  % 1
MPU_INTC:4820083F ??				  % 1
MPU_INTC:48200840 ??				  % 1
MPU_INTC:48200841 ??				  % 1
MPU_INTC:48200842 ??				  % 1
MPU_INTC:48200843 ??				  % 1
MPU_INTC:48200844 ??				  % 1
MPU_INTC:48200845 ??				  % 1
MPU_INTC:48200846 ??				  % 1
MPU_INTC:48200847 ??				  % 1
MPU_INTC:48200848 ??				  % 1
MPU_INTC:48200849 ??				  % 1
MPU_INTC:4820084A ??				  % 1
MPU_INTC:4820084B ??				  % 1
MPU_INTC:4820084C ??				  % 1
MPU_INTC:4820084D ??				  % 1
MPU_INTC:4820084E ??				  % 1
MPU_INTC:4820084F ??				  % 1
MPU_INTC:48200850 ??				  % 1
MPU_INTC:48200851 ??				  % 1
MPU_INTC:48200852 ??				  % 1
MPU_INTC:48200853 ??				  % 1
MPU_INTC:48200854 ??				  % 1
MPU_INTC:48200855 ??				  % 1
MPU_INTC:48200856 ??				  % 1
MPU_INTC:48200857 ??				  % 1
MPU_INTC:48200858 ??				  % 1
MPU_INTC:48200859 ??				  % 1
MPU_INTC:4820085A ??				  % 1
MPU_INTC:4820085B ??				  % 1
MPU_INTC:4820085C ??				  % 1
MPU_INTC:4820085D ??				  % 1
MPU_INTC:4820085E ??				  % 1
MPU_INTC:4820085F ??				  % 1
MPU_INTC:48200860 ??				  % 1
MPU_INTC:48200861 ??				  % 1
MPU_INTC:48200862 ??				  % 1
MPU_INTC:48200863 ??				  % 1
MPU_INTC:48200864 ??				  % 1
MPU_INTC:48200865 ??				  % 1
MPU_INTC:48200866 ??				  % 1
MPU_INTC:48200867 ??				  % 1
MPU_INTC:48200868 ??				  % 1
MPU_INTC:48200869 ??				  % 1
MPU_INTC:4820086A ??				  % 1
MPU_INTC:4820086B ??				  % 1
MPU_INTC:4820086C ??				  % 1
MPU_INTC:4820086D ??				  % 1
MPU_INTC:4820086E ??				  % 1
MPU_INTC:4820086F ??				  % 1
MPU_INTC:48200870 ??				  % 1
MPU_INTC:48200871 ??				  % 1
MPU_INTC:48200872 ??				  % 1
MPU_INTC:48200873 ??				  % 1
MPU_INTC:48200874 ??				  % 1
MPU_INTC:48200875 ??				  % 1
MPU_INTC:48200876 ??				  % 1
MPU_INTC:48200877 ??				  % 1
MPU_INTC:48200878 ??				  % 1
MPU_INTC:48200879 ??				  % 1
MPU_INTC:4820087A ??				  % 1
MPU_INTC:4820087B ??				  % 1
MPU_INTC:4820087C ??				  % 1
MPU_INTC:4820087D ??				  % 1
MPU_INTC:4820087E ??				  % 1
MPU_INTC:4820087F ??				  % 1
MPU_INTC:48200880 ??				  % 1
MPU_INTC:48200881 ??				  % 1
MPU_INTC:48200882 ??				  % 1
MPU_INTC:48200883 ??				  % 1
MPU_INTC:48200884 ??				  % 1
MPU_INTC:48200885 ??				  % 1
MPU_INTC:48200886 ??				  % 1
MPU_INTC:48200887 ??				  % 1
MPU_INTC:48200888 ??				  % 1
MPU_INTC:48200889 ??				  % 1
MPU_INTC:4820088A ??				  % 1
MPU_INTC:4820088B ??				  % 1
MPU_INTC:4820088C ??				  % 1
MPU_INTC:4820088D ??				  % 1
MPU_INTC:4820088E ??				  % 1
MPU_INTC:4820088F ??				  % 1
MPU_INTC:48200890 ??				  % 1
MPU_INTC:48200891 ??				  % 1
MPU_INTC:48200892 ??				  % 1
MPU_INTC:48200893 ??				  % 1
MPU_INTC:48200894 ??				  % 1
MPU_INTC:48200895 ??				  % 1
MPU_INTC:48200896 ??				  % 1
MPU_INTC:48200897 ??				  % 1
MPU_INTC:48200898 ??				  % 1
MPU_INTC:48200899 ??				  % 1
MPU_INTC:4820089A ??				  % 1
MPU_INTC:4820089B ??				  % 1
MPU_INTC:4820089C ??				  % 1
MPU_INTC:4820089D ??				  % 1
MPU_INTC:4820089E ??				  % 1
MPU_INTC:4820089F ??				  % 1
MPU_INTC:482008A0 ??				  % 1
MPU_INTC:482008A1 ??				  % 1
MPU_INTC:482008A2 ??				  % 1
MPU_INTC:482008A3 ??				  % 1
MPU_INTC:482008A4 ??				  % 1
MPU_INTC:482008A5 ??				  % 1
MPU_INTC:482008A6 ??				  % 1
MPU_INTC:482008A7 ??				  % 1
MPU_INTC:482008A8 ??				  % 1
MPU_INTC:482008A9 ??				  % 1
MPU_INTC:482008AA ??				  % 1
MPU_INTC:482008AB ??				  % 1
MPU_INTC:482008AC ??				  % 1
MPU_INTC:482008AD ??				  % 1
MPU_INTC:482008AE ??				  % 1
MPU_INTC:482008AF ??				  % 1
MPU_INTC:482008B0 ??				  % 1
MPU_INTC:482008B1 ??				  % 1
MPU_INTC:482008B2 ??				  % 1
MPU_INTC:482008B3 ??				  % 1
MPU_INTC:482008B4 ??				  % 1
MPU_INTC:482008B5 ??				  % 1
MPU_INTC:482008B6 ??				  % 1
MPU_INTC:482008B7 ??				  % 1
MPU_INTC:482008B8 ??				  % 1
MPU_INTC:482008B9 ??				  % 1
MPU_INTC:482008BA ??				  % 1
MPU_INTC:482008BB ??				  % 1
MPU_INTC:482008BC ??				  % 1
MPU_INTC:482008BD ??				  % 1
MPU_INTC:482008BE ??				  % 1
MPU_INTC:482008BF ??				  % 1
MPU_INTC:482008C0 ??				  % 1
MPU_INTC:482008C1 ??				  % 1
MPU_INTC:482008C2 ??				  % 1
MPU_INTC:482008C3 ??				  % 1
MPU_INTC:482008C4 ??				  % 1
MPU_INTC:482008C5 ??				  % 1
MPU_INTC:482008C6 ??				  % 1
MPU_INTC:482008C7 ??				  % 1
MPU_INTC:482008C8 ??				  % 1
MPU_INTC:482008C9 ??				  % 1
MPU_INTC:482008CA ??				  % 1
MPU_INTC:482008CB ??				  % 1
MPU_INTC:482008CC ??				  % 1
MPU_INTC:482008CD ??				  % 1
MPU_INTC:482008CE ??				  % 1
MPU_INTC:482008CF ??				  % 1
MPU_INTC:482008D0 ??				  % 1
MPU_INTC:482008D1 ??				  % 1
MPU_INTC:482008D2 ??				  % 1
MPU_INTC:482008D3 ??				  % 1
MPU_INTC:482008D4 ??				  % 1
MPU_INTC:482008D5 ??				  % 1
MPU_INTC:482008D6 ??				  % 1
MPU_INTC:482008D7 ??				  % 1
MPU_INTC:482008D8 ??				  % 1
MPU_INTC:482008D9 ??				  % 1
MPU_INTC:482008DA ??				  % 1
MPU_INTC:482008DB ??				  % 1
MPU_INTC:482008DC ??				  % 1
MPU_INTC:482008DD ??				  % 1
MPU_INTC:482008DE ??				  % 1
MPU_INTC:482008DF ??				  % 1
MPU_INTC:482008E0 ??				  % 1
MPU_INTC:482008E1 ??				  % 1
MPU_INTC:482008E2 ??				  % 1
MPU_INTC:482008E3 ??				  % 1
MPU_INTC:482008E4 ??				  % 1
MPU_INTC:482008E5 ??				  % 1
MPU_INTC:482008E6 ??				  % 1
MPU_INTC:482008E7 ??				  % 1
MPU_INTC:482008E8 ??				  % 1
MPU_INTC:482008E9 ??				  % 1
MPU_INTC:482008EA ??				  % 1
MPU_INTC:482008EB ??				  % 1
MPU_INTC:482008EC ??				  % 1
MPU_INTC:482008ED ??				  % 1
MPU_INTC:482008EE ??				  % 1
MPU_INTC:482008EF ??				  % 1
MPU_INTC:482008F0 ??				  % 1
MPU_INTC:482008F1 ??				  % 1
MPU_INTC:482008F2 ??				  % 1
MPU_INTC:482008F3 ??				  % 1
MPU_INTC:482008F4 ??				  % 1
MPU_INTC:482008F5 ??				  % 1
MPU_INTC:482008F6 ??				  % 1
MPU_INTC:482008F7 ??				  % 1
MPU_INTC:482008F8 ??				  % 1
MPU_INTC:482008F9 ??				  % 1
MPU_INTC:482008FA ??				  % 1
MPU_INTC:482008FB ??				  % 1
MPU_INTC:482008FC ??				  % 1
MPU_INTC:482008FD ??				  % 1
MPU_INTC:482008FE ??				  % 1
MPU_INTC:482008FF ??				  % 1
MPU_INTC:48200900 ??				  % 1
MPU_INTC:48200901 ??				  % 1
MPU_INTC:48200902 ??				  % 1
MPU_INTC:48200903 ??				  % 1
MPU_INTC:48200904 ??				  % 1
MPU_INTC:48200905 ??				  % 1
MPU_INTC:48200906 ??				  % 1
MPU_INTC:48200907 ??				  % 1
MPU_INTC:48200908 ??				  % 1
MPU_INTC:48200909 ??				  % 1
MPU_INTC:4820090A ??				  % 1
MPU_INTC:4820090B ??				  % 1
MPU_INTC:4820090C ??				  % 1
MPU_INTC:4820090D ??				  % 1
MPU_INTC:4820090E ??				  % 1
MPU_INTC:4820090F ??				  % 1
MPU_INTC:48200910 ??				  % 1
MPU_INTC:48200911 ??				  % 1
MPU_INTC:48200912 ??				  % 1
MPU_INTC:48200913 ??				  % 1
MPU_INTC:48200914 ??				  % 1
MPU_INTC:48200915 ??				  % 1
MPU_INTC:48200916 ??				  % 1
MPU_INTC:48200917 ??				  % 1
MPU_INTC:48200918 ??				  % 1
MPU_INTC:48200919 ??				  % 1
MPU_INTC:4820091A ??				  % 1
MPU_INTC:4820091B ??				  % 1
MPU_INTC:4820091C ??				  % 1
MPU_INTC:4820091D ??				  % 1
MPU_INTC:4820091E ??				  % 1
MPU_INTC:4820091F ??				  % 1
MPU_INTC:48200920 ??				  % 1
MPU_INTC:48200921 ??				  % 1
MPU_INTC:48200922 ??				  % 1
MPU_INTC:48200923 ??				  % 1
MPU_INTC:48200924 ??				  % 1
MPU_INTC:48200925 ??				  % 1
MPU_INTC:48200926 ??				  % 1
MPU_INTC:48200927 ??				  % 1
MPU_INTC:48200928 ??				  % 1
MPU_INTC:48200929 ??				  % 1
MPU_INTC:4820092A ??				  % 1
MPU_INTC:4820092B ??				  % 1
MPU_INTC:4820092C ??				  % 1
MPU_INTC:4820092D ??				  % 1
MPU_INTC:4820092E ??				  % 1
MPU_INTC:4820092F ??				  % 1
MPU_INTC:48200930 ??				  % 1
MPU_INTC:48200931 ??				  % 1
MPU_INTC:48200932 ??				  % 1
MPU_INTC:48200933 ??				  % 1
MPU_INTC:48200934 ??				  % 1
MPU_INTC:48200935 ??				  % 1
MPU_INTC:48200936 ??				  % 1
MPU_INTC:48200937 ??				  % 1
MPU_INTC:48200938 ??				  % 1
MPU_INTC:48200939 ??				  % 1
MPU_INTC:4820093A ??				  % 1
MPU_INTC:4820093B ??				  % 1
MPU_INTC:4820093C ??				  % 1
MPU_INTC:4820093D ??				  % 1
MPU_INTC:4820093E ??				  % 1
MPU_INTC:4820093F ??				  % 1
MPU_INTC:48200940 ??				  % 1
MPU_INTC:48200941 ??				  % 1
MPU_INTC:48200942 ??				  % 1
MPU_INTC:48200943 ??				  % 1
MPU_INTC:48200944 ??				  % 1
MPU_INTC:48200945 ??				  % 1
MPU_INTC:48200946 ??				  % 1
MPU_INTC:48200947 ??				  % 1
MPU_INTC:48200948 ??				  % 1
MPU_INTC:48200949 ??				  % 1
MPU_INTC:4820094A ??				  % 1
MPU_INTC:4820094B ??				  % 1
MPU_INTC:4820094C ??				  % 1
MPU_INTC:4820094D ??				  % 1
MPU_INTC:4820094E ??				  % 1
MPU_INTC:4820094F ??				  % 1
MPU_INTC:48200950 ??				  % 1
MPU_INTC:48200951 ??				  % 1
MPU_INTC:48200952 ??				  % 1
MPU_INTC:48200953 ??				  % 1
MPU_INTC:48200954 ??				  % 1
MPU_INTC:48200955 ??				  % 1
MPU_INTC:48200956 ??				  % 1
MPU_INTC:48200957 ??				  % 1
MPU_INTC:48200958 ??				  % 1
MPU_INTC:48200959 ??				  % 1
MPU_INTC:4820095A ??				  % 1
MPU_INTC:4820095B ??				  % 1
MPU_INTC:4820095C ??				  % 1
MPU_INTC:4820095D ??				  % 1
MPU_INTC:4820095E ??				  % 1
MPU_INTC:4820095F ??				  % 1
MPU_INTC:48200960 ??				  % 1
MPU_INTC:48200961 ??				  % 1
MPU_INTC:48200962 ??				  % 1
MPU_INTC:48200963 ??				  % 1
MPU_INTC:48200964 ??				  % 1
MPU_INTC:48200965 ??				  % 1
MPU_INTC:48200966 ??				  % 1
MPU_INTC:48200967 ??				  % 1
MPU_INTC:48200968 ??				  % 1
MPU_INTC:48200969 ??				  % 1
MPU_INTC:4820096A ??				  % 1
MPU_INTC:4820096B ??				  % 1
MPU_INTC:4820096C ??				  % 1
MPU_INTC:4820096D ??				  % 1
MPU_INTC:4820096E ??				  % 1
MPU_INTC:4820096F ??				  % 1
MPU_INTC:48200970 ??				  % 1
MPU_INTC:48200971 ??				  % 1
MPU_INTC:48200972 ??				  % 1
MPU_INTC:48200973 ??				  % 1
MPU_INTC:48200974 ??				  % 1
MPU_INTC:48200975 ??				  % 1
MPU_INTC:48200976 ??				  % 1
MPU_INTC:48200977 ??				  % 1
MPU_INTC:48200978 ??				  % 1
MPU_INTC:48200979 ??				  % 1
MPU_INTC:4820097A ??				  % 1
MPU_INTC:4820097B ??				  % 1
MPU_INTC:4820097C ??				  % 1
MPU_INTC:4820097D ??				  % 1
MPU_INTC:4820097E ??				  % 1
MPU_INTC:4820097F ??				  % 1
MPU_INTC:48200980 ??				  % 1
MPU_INTC:48200981 ??				  % 1
MPU_INTC:48200982 ??				  % 1
MPU_INTC:48200983 ??				  % 1
MPU_INTC:48200984 ??				  % 1
MPU_INTC:48200985 ??				  % 1
MPU_INTC:48200986 ??				  % 1
MPU_INTC:48200987 ??				  % 1
MPU_INTC:48200988 ??				  % 1
MPU_INTC:48200989 ??				  % 1
MPU_INTC:4820098A ??				  % 1
MPU_INTC:4820098B ??				  % 1
MPU_INTC:4820098C ??				  % 1
MPU_INTC:4820098D ??				  % 1
MPU_INTC:4820098E ??				  % 1
MPU_INTC:4820098F ??				  % 1
MPU_INTC:48200990 ??				  % 1
MPU_INTC:48200991 ??				  % 1
MPU_INTC:48200992 ??				  % 1
MPU_INTC:48200993 ??				  % 1
MPU_INTC:48200994 ??				  % 1
MPU_INTC:48200995 ??				  % 1
MPU_INTC:48200996 ??				  % 1
MPU_INTC:48200997 ??				  % 1
MPU_INTC:48200998 ??				  % 1
MPU_INTC:48200999 ??				  % 1
MPU_INTC:4820099A ??				  % 1
MPU_INTC:4820099B ??				  % 1
MPU_INTC:4820099C ??				  % 1
MPU_INTC:4820099D ??				  % 1
MPU_INTC:4820099E ??				  % 1
MPU_INTC:4820099F ??				  % 1
MPU_INTC:482009A0 ??				  % 1
MPU_INTC:482009A1 ??				  % 1
MPU_INTC:482009A2 ??				  % 1
MPU_INTC:482009A3 ??				  % 1
MPU_INTC:482009A4 ??				  % 1
MPU_INTC:482009A5 ??				  % 1
MPU_INTC:482009A6 ??				  % 1
MPU_INTC:482009A7 ??				  % 1
MPU_INTC:482009A8 ??				  % 1
MPU_INTC:482009A9 ??				  % 1
MPU_INTC:482009AA ??				  % 1
MPU_INTC:482009AB ??				  % 1
MPU_INTC:482009AC ??				  % 1
MPU_INTC:482009AD ??				  % 1
MPU_INTC:482009AE ??				  % 1
MPU_INTC:482009AF ??				  % 1
MPU_INTC:482009B0 ??				  % 1
MPU_INTC:482009B1 ??				  % 1
MPU_INTC:482009B2 ??				  % 1
MPU_INTC:482009B3 ??				  % 1
MPU_INTC:482009B4 ??				  % 1
MPU_INTC:482009B5 ??				  % 1
MPU_INTC:482009B6 ??				  % 1
MPU_INTC:482009B7 ??				  % 1
MPU_INTC:482009B8 ??				  % 1
MPU_INTC:482009B9 ??				  % 1
MPU_INTC:482009BA ??				  % 1
MPU_INTC:482009BB ??				  % 1
MPU_INTC:482009BC ??				  % 1
MPU_INTC:482009BD ??				  % 1
MPU_INTC:482009BE ??				  % 1
MPU_INTC:482009BF ??				  % 1
MPU_INTC:482009C0 ??				  % 1
MPU_INTC:482009C1 ??				  % 1
MPU_INTC:482009C2 ??				  % 1
MPU_INTC:482009C3 ??				  % 1
MPU_INTC:482009C4 ??				  % 1
MPU_INTC:482009C5 ??				  % 1
MPU_INTC:482009C6 ??				  % 1
MPU_INTC:482009C7 ??				  % 1
MPU_INTC:482009C8 ??				  % 1
MPU_INTC:482009C9 ??				  % 1
MPU_INTC:482009CA ??				  % 1
MPU_INTC:482009CB ??				  % 1
MPU_INTC:482009CC ??				  % 1
MPU_INTC:482009CD ??				  % 1
MPU_INTC:482009CE ??				  % 1
MPU_INTC:482009CF ??				  % 1
MPU_INTC:482009D0 ??				  % 1
MPU_INTC:482009D1 ??				  % 1
MPU_INTC:482009D2 ??				  % 1
MPU_INTC:482009D3 ??				  % 1
MPU_INTC:482009D4 ??				  % 1
MPU_INTC:482009D5 ??				  % 1
MPU_INTC:482009D6 ??				  % 1
MPU_INTC:482009D7 ??				  % 1
MPU_INTC:482009D8 ??				  % 1
MPU_INTC:482009D9 ??				  % 1
MPU_INTC:482009DA ??				  % 1
MPU_INTC:482009DB ??				  % 1
MPU_INTC:482009DC ??				  % 1
MPU_INTC:482009DD ??				  % 1
MPU_INTC:482009DE ??				  % 1
MPU_INTC:482009DF ??				  % 1
MPU_INTC:482009E0 ??				  % 1
MPU_INTC:482009E1 ??				  % 1
MPU_INTC:482009E2 ??				  % 1
MPU_INTC:482009E3 ??				  % 1
MPU_INTC:482009E4 ??				  % 1
MPU_INTC:482009E5 ??				  % 1
MPU_INTC:482009E6 ??				  % 1
MPU_INTC:482009E7 ??				  % 1
MPU_INTC:482009E8 ??				  % 1
MPU_INTC:482009E9 ??				  % 1
MPU_INTC:482009EA ??				  % 1
MPU_INTC:482009EB ??				  % 1
MPU_INTC:482009EC ??				  % 1
MPU_INTC:482009ED ??				  % 1
MPU_INTC:482009EE ??				  % 1
MPU_INTC:482009EF ??				  % 1
MPU_INTC:482009F0 ??				  % 1
MPU_INTC:482009F1 ??				  % 1
MPU_INTC:482009F2 ??				  % 1
MPU_INTC:482009F3 ??				  % 1
MPU_INTC:482009F4 ??				  % 1
MPU_INTC:482009F5 ??				  % 1
MPU_INTC:482009F6 ??				  % 1
MPU_INTC:482009F7 ??				  % 1
MPU_INTC:482009F8 ??				  % 1
MPU_INTC:482009F9 ??				  % 1
MPU_INTC:482009FA ??				  % 1
MPU_INTC:482009FB ??				  % 1
MPU_INTC:482009FC ??				  % 1
MPU_INTC:482009FD ??				  % 1
MPU_INTC:482009FE ??				  % 1
MPU_INTC:482009FF ??				  % 1
MPU_INTC:48200A00 ??				  % 1
MPU_INTC:48200A01 ??				  % 1
MPU_INTC:48200A02 ??				  % 1
MPU_INTC:48200A03 ??				  % 1
MPU_INTC:48200A04 ??				  % 1
MPU_INTC:48200A05 ??				  % 1
MPU_INTC:48200A06 ??				  % 1
MPU_INTC:48200A07 ??				  % 1
MPU_INTC:48200A08 ??				  % 1
MPU_INTC:48200A09 ??				  % 1
MPU_INTC:48200A0A ??				  % 1
MPU_INTC:48200A0B ??				  % 1
MPU_INTC:48200A0C ??				  % 1
MPU_INTC:48200A0D ??				  % 1
MPU_INTC:48200A0E ??				  % 1
MPU_INTC:48200A0F ??				  % 1
MPU_INTC:48200A10 ??				  % 1
MPU_INTC:48200A11 ??				  % 1
MPU_INTC:48200A12 ??				  % 1
MPU_INTC:48200A13 ??				  % 1
MPU_INTC:48200A14 ??				  % 1
MPU_INTC:48200A15 ??				  % 1
MPU_INTC:48200A16 ??				  % 1
MPU_INTC:48200A17 ??				  % 1
MPU_INTC:48200A18 ??				  % 1
MPU_INTC:48200A19 ??				  % 1
MPU_INTC:48200A1A ??				  % 1
MPU_INTC:48200A1B ??				  % 1
MPU_INTC:48200A1C ??				  % 1
MPU_INTC:48200A1D ??				  % 1
MPU_INTC:48200A1E ??				  % 1
MPU_INTC:48200A1F ??				  % 1
MPU_INTC:48200A20 ??				  % 1
MPU_INTC:48200A21 ??				  % 1
MPU_INTC:48200A22 ??				  % 1
MPU_INTC:48200A23 ??				  % 1
MPU_INTC:48200A24 ??				  % 1
MPU_INTC:48200A25 ??				  % 1
MPU_INTC:48200A26 ??				  % 1
MPU_INTC:48200A27 ??				  % 1
MPU_INTC:48200A28 ??				  % 1
MPU_INTC:48200A29 ??				  % 1
MPU_INTC:48200A2A ??				  % 1
MPU_INTC:48200A2B ??				  % 1
MPU_INTC:48200A2C ??				  % 1
MPU_INTC:48200A2D ??				  % 1
MPU_INTC:48200A2E ??				  % 1
MPU_INTC:48200A2F ??				  % 1
MPU_INTC:48200A30 ??				  % 1
MPU_INTC:48200A31 ??				  % 1
MPU_INTC:48200A32 ??				  % 1
MPU_INTC:48200A33 ??				  % 1
MPU_INTC:48200A34 ??				  % 1
MPU_INTC:48200A35 ??				  % 1
MPU_INTC:48200A36 ??				  % 1
MPU_INTC:48200A37 ??				  % 1
MPU_INTC:48200A38 ??				  % 1
MPU_INTC:48200A39 ??				  % 1
MPU_INTC:48200A3A ??				  % 1
MPU_INTC:48200A3B ??				  % 1
MPU_INTC:48200A3C ??				  % 1
MPU_INTC:48200A3D ??				  % 1
MPU_INTC:48200A3E ??				  % 1
MPU_INTC:48200A3F ??				  % 1
MPU_INTC:48200A40 ??				  % 1
MPU_INTC:48200A41 ??				  % 1
MPU_INTC:48200A42 ??				  % 1
MPU_INTC:48200A43 ??				  % 1
MPU_INTC:48200A44 ??				  % 1
MPU_INTC:48200A45 ??				  % 1
MPU_INTC:48200A46 ??				  % 1
MPU_INTC:48200A47 ??				  % 1
MPU_INTC:48200A48 ??				  % 1
MPU_INTC:48200A49 ??				  % 1
MPU_INTC:48200A4A ??				  % 1
MPU_INTC:48200A4B ??				  % 1
MPU_INTC:48200A4C ??				  % 1
MPU_INTC:48200A4D ??				  % 1
MPU_INTC:48200A4E ??				  % 1
MPU_INTC:48200A4F ??				  % 1
MPU_INTC:48200A50 ??				  % 1
MPU_INTC:48200A51 ??				  % 1
MPU_INTC:48200A52 ??				  % 1
MPU_INTC:48200A53 ??				  % 1
MPU_INTC:48200A54 ??				  % 1
MPU_INTC:48200A55 ??				  % 1
MPU_INTC:48200A56 ??				  % 1
MPU_INTC:48200A57 ??				  % 1
MPU_INTC:48200A58 ??				  % 1
MPU_INTC:48200A59 ??				  % 1
MPU_INTC:48200A5A ??				  % 1
MPU_INTC:48200A5B ??				  % 1
MPU_INTC:48200A5C ??				  % 1
MPU_INTC:48200A5D ??				  % 1
MPU_INTC:48200A5E ??				  % 1
MPU_INTC:48200A5F ??				  % 1
MPU_INTC:48200A60 ??				  % 1
MPU_INTC:48200A61 ??				  % 1
MPU_INTC:48200A62 ??				  % 1
MPU_INTC:48200A63 ??				  % 1
MPU_INTC:48200A64 ??				  % 1
MPU_INTC:48200A65 ??				  % 1
MPU_INTC:48200A66 ??				  % 1
MPU_INTC:48200A67 ??				  % 1
MPU_INTC:48200A68 ??				  % 1
MPU_INTC:48200A69 ??				  % 1
MPU_INTC:48200A6A ??				  % 1
MPU_INTC:48200A6B ??				  % 1
MPU_INTC:48200A6C ??				  % 1
MPU_INTC:48200A6D ??				  % 1
MPU_INTC:48200A6E ??				  % 1
MPU_INTC:48200A6F ??				  % 1
MPU_INTC:48200A70 ??				  % 1
MPU_INTC:48200A71 ??				  % 1
MPU_INTC:48200A72 ??				  % 1
MPU_INTC:48200A73 ??				  % 1
MPU_INTC:48200A74 ??				  % 1
MPU_INTC:48200A75 ??				  % 1
MPU_INTC:48200A76 ??				  % 1
MPU_INTC:48200A77 ??				  % 1
MPU_INTC:48200A78 ??				  % 1
MPU_INTC:48200A79 ??				  % 1
MPU_INTC:48200A7A ??				  % 1
MPU_INTC:48200A7B ??				  % 1
MPU_INTC:48200A7C ??				  % 1
MPU_INTC:48200A7D ??				  % 1
MPU_INTC:48200A7E ??				  % 1
MPU_INTC:48200A7F ??				  % 1
MPU_INTC:48200A80 ??				  % 1
MPU_INTC:48200A81 ??				  % 1
MPU_INTC:48200A82 ??				  % 1
MPU_INTC:48200A83 ??				  % 1
MPU_INTC:48200A84 ??				  % 1
MPU_INTC:48200A85 ??				  % 1
MPU_INTC:48200A86 ??				  % 1
MPU_INTC:48200A87 ??				  % 1
MPU_INTC:48200A88 ??				  % 1
MPU_INTC:48200A89 ??				  % 1
MPU_INTC:48200A8A ??				  % 1
MPU_INTC:48200A8B ??				  % 1
MPU_INTC:48200A8C ??				  % 1
MPU_INTC:48200A8D ??				  % 1
MPU_INTC:48200A8E ??				  % 1
MPU_INTC:48200A8F ??				  % 1
MPU_INTC:48200A90 ??				  % 1
MPU_INTC:48200A91 ??				  % 1
MPU_INTC:48200A92 ??				  % 1
MPU_INTC:48200A93 ??				  % 1
MPU_INTC:48200A94 ??				  % 1
MPU_INTC:48200A95 ??				  % 1
MPU_INTC:48200A96 ??				  % 1
MPU_INTC:48200A97 ??				  % 1
MPU_INTC:48200A98 ??				  % 1
MPU_INTC:48200A99 ??				  % 1
MPU_INTC:48200A9A ??				  % 1
MPU_INTC:48200A9B ??				  % 1
MPU_INTC:48200A9C ??				  % 1
MPU_INTC:48200A9D ??				  % 1
MPU_INTC:48200A9E ??				  % 1
MPU_INTC:48200A9F ??				  % 1
MPU_INTC:48200AA0 ??				  % 1
MPU_INTC:48200AA1 ??				  % 1
MPU_INTC:48200AA2 ??				  % 1
MPU_INTC:48200AA3 ??				  % 1
MPU_INTC:48200AA4 ??				  % 1
MPU_INTC:48200AA5 ??				  % 1
MPU_INTC:48200AA6 ??				  % 1
MPU_INTC:48200AA7 ??				  % 1
MPU_INTC:48200AA8 ??				  % 1
MPU_INTC:48200AA9 ??				  % 1
MPU_INTC:48200AAA ??				  % 1
MPU_INTC:48200AAB ??				  % 1
MPU_INTC:48200AAC ??				  % 1
MPU_INTC:48200AAD ??				  % 1
MPU_INTC:48200AAE ??				  % 1
MPU_INTC:48200AAF ??				  % 1
MPU_INTC:48200AB0 ??				  % 1
MPU_INTC:48200AB1 ??				  % 1
MPU_INTC:48200AB2 ??				  % 1
MPU_INTC:48200AB3 ??				  % 1
MPU_INTC:48200AB4 ??				  % 1
MPU_INTC:48200AB5 ??				  % 1
MPU_INTC:48200AB6 ??				  % 1
MPU_INTC:48200AB7 ??				  % 1
MPU_INTC:48200AB8 ??				  % 1
MPU_INTC:48200AB9 ??				  % 1
MPU_INTC:48200ABA ??				  % 1
MPU_INTC:48200ABB ??				  % 1
MPU_INTC:48200ABC ??				  % 1
MPU_INTC:48200ABD ??				  % 1
MPU_INTC:48200ABE ??				  % 1
MPU_INTC:48200ABF ??				  % 1
MPU_INTC:48200AC0 ??				  % 1
MPU_INTC:48200AC1 ??				  % 1
MPU_INTC:48200AC2 ??				  % 1
MPU_INTC:48200AC3 ??				  % 1
MPU_INTC:48200AC4 ??				  % 1
MPU_INTC:48200AC5 ??				  % 1
MPU_INTC:48200AC6 ??				  % 1
MPU_INTC:48200AC7 ??				  % 1
MPU_INTC:48200AC8 ??				  % 1
MPU_INTC:48200AC9 ??				  % 1
MPU_INTC:48200ACA ??				  % 1
MPU_INTC:48200ACB ??				  % 1
MPU_INTC:48200ACC ??				  % 1
MPU_INTC:48200ACD ??				  % 1
MPU_INTC:48200ACE ??				  % 1
MPU_INTC:48200ACF ??				  % 1
MPU_INTC:48200AD0 ??				  % 1
MPU_INTC:48200AD1 ??				  % 1
MPU_INTC:48200AD2 ??				  % 1
MPU_INTC:48200AD3 ??				  % 1
MPU_INTC:48200AD4 ??				  % 1
MPU_INTC:48200AD5 ??				  % 1
MPU_INTC:48200AD6 ??				  % 1
MPU_INTC:48200AD7 ??				  % 1
MPU_INTC:48200AD8 ??				  % 1
MPU_INTC:48200AD9 ??				  % 1
MPU_INTC:48200ADA ??				  % 1
MPU_INTC:48200ADB ??				  % 1
MPU_INTC:48200ADC ??				  % 1
MPU_INTC:48200ADD ??				  % 1
MPU_INTC:48200ADE ??				  % 1
MPU_INTC:48200ADF ??				  % 1
MPU_INTC:48200AE0 ??				  % 1
MPU_INTC:48200AE1 ??				  % 1
MPU_INTC:48200AE2 ??				  % 1
MPU_INTC:48200AE3 ??				  % 1
MPU_INTC:48200AE4 ??				  % 1
MPU_INTC:48200AE5 ??				  % 1
MPU_INTC:48200AE6 ??				  % 1
MPU_INTC:48200AE7 ??				  % 1
MPU_INTC:48200AE8 ??				  % 1
MPU_INTC:48200AE9 ??				  % 1
MPU_INTC:48200AEA ??				  % 1
MPU_INTC:48200AEB ??				  % 1
MPU_INTC:48200AEC ??				  % 1
MPU_INTC:48200AED ??				  % 1
MPU_INTC:48200AEE ??				  % 1
MPU_INTC:48200AEF ??				  % 1
MPU_INTC:48200AF0 ??				  % 1
MPU_INTC:48200AF1 ??				  % 1
MPU_INTC:48200AF2 ??				  % 1
MPU_INTC:48200AF3 ??				  % 1
MPU_INTC:48200AF4 ??				  % 1
MPU_INTC:48200AF5 ??				  % 1
MPU_INTC:48200AF6 ??				  % 1
MPU_INTC:48200AF7 ??				  % 1
MPU_INTC:48200AF8 ??				  % 1
MPU_INTC:48200AF9 ??				  % 1
MPU_INTC:48200AFA ??				  % 1
MPU_INTC:48200AFB ??				  % 1
MPU_INTC:48200AFC ??				  % 1
MPU_INTC:48200AFD ??				  % 1
MPU_INTC:48200AFE ??				  % 1
MPU_INTC:48200AFF ??				  % 1
MPU_INTC:48200B00 ??				  % 1
MPU_INTC:48200B01 ??				  % 1
MPU_INTC:48200B02 ??				  % 1
MPU_INTC:48200B03 ??				  % 1
MPU_INTC:48200B04 ??				  % 1
MPU_INTC:48200B05 ??				  % 1
MPU_INTC:48200B06 ??				  % 1
MPU_INTC:48200B07 ??				  % 1
MPU_INTC:48200B08 ??				  % 1
MPU_INTC:48200B09 ??				  % 1
MPU_INTC:48200B0A ??				  % 1
MPU_INTC:48200B0B ??				  % 1
MPU_INTC:48200B0C ??				  % 1
MPU_INTC:48200B0D ??				  % 1
MPU_INTC:48200B0E ??				  % 1
MPU_INTC:48200B0F ??				  % 1
MPU_INTC:48200B10 ??				  % 1
MPU_INTC:48200B11 ??				  % 1
MPU_INTC:48200B12 ??				  % 1
MPU_INTC:48200B13 ??				  % 1
MPU_INTC:48200B14 ??				  % 1
MPU_INTC:48200B15 ??				  % 1
MPU_INTC:48200B16 ??				  % 1
MPU_INTC:48200B17 ??				  % 1
MPU_INTC:48200B18 ??				  % 1
MPU_INTC:48200B19 ??				  % 1
MPU_INTC:48200B1A ??				  % 1
MPU_INTC:48200B1B ??				  % 1
MPU_INTC:48200B1C ??				  % 1
MPU_INTC:48200B1D ??				  % 1
MPU_INTC:48200B1E ??				  % 1
MPU_INTC:48200B1F ??				  % 1
MPU_INTC:48200B20 ??				  % 1
MPU_INTC:48200B21 ??				  % 1
MPU_INTC:48200B22 ??				  % 1
MPU_INTC:48200B23 ??				  % 1
MPU_INTC:48200B24 ??				  % 1
MPU_INTC:48200B25 ??				  % 1
MPU_INTC:48200B26 ??				  % 1
MPU_INTC:48200B27 ??				  % 1
MPU_INTC:48200B28 ??				  % 1
MPU_INTC:48200B29 ??				  % 1
MPU_INTC:48200B2A ??				  % 1
MPU_INTC:48200B2B ??				  % 1
MPU_INTC:48200B2C ??				  % 1
MPU_INTC:48200B2D ??				  % 1
MPU_INTC:48200B2E ??				  % 1
MPU_INTC:48200B2F ??				  % 1
MPU_INTC:48200B30 ??				  % 1
MPU_INTC:48200B31 ??				  % 1
MPU_INTC:48200B32 ??				  % 1
MPU_INTC:48200B33 ??				  % 1
MPU_INTC:48200B34 ??				  % 1
MPU_INTC:48200B35 ??				  % 1
MPU_INTC:48200B36 ??				  % 1
MPU_INTC:48200B37 ??				  % 1
MPU_INTC:48200B38 ??				  % 1
MPU_INTC:48200B39 ??				  % 1
MPU_INTC:48200B3A ??				  % 1
MPU_INTC:48200B3B ??				  % 1
MPU_INTC:48200B3C ??				  % 1
MPU_INTC:48200B3D ??				  % 1
MPU_INTC:48200B3E ??				  % 1
MPU_INTC:48200B3F ??				  % 1
MPU_INTC:48200B40 ??				  % 1
MPU_INTC:48200B41 ??				  % 1
MPU_INTC:48200B42 ??				  % 1
MPU_INTC:48200B43 ??				  % 1
MPU_INTC:48200B44 ??				  % 1
MPU_INTC:48200B45 ??				  % 1
MPU_INTC:48200B46 ??				  % 1
MPU_INTC:48200B47 ??				  % 1
MPU_INTC:48200B48 ??				  % 1
MPU_INTC:48200B49 ??				  % 1
MPU_INTC:48200B4A ??				  % 1
MPU_INTC:48200B4B ??				  % 1
MPU_INTC:48200B4C ??				  % 1
MPU_INTC:48200B4D ??				  % 1
MPU_INTC:48200B4E ??				  % 1
MPU_INTC:48200B4F ??				  % 1
MPU_INTC:48200B50 ??				  % 1
MPU_INTC:48200B51 ??				  % 1
MPU_INTC:48200B52 ??				  % 1
MPU_INTC:48200B53 ??				  % 1
MPU_INTC:48200B54 ??				  % 1
MPU_INTC:48200B55 ??				  % 1
MPU_INTC:48200B56 ??				  % 1
MPU_INTC:48200B57 ??				  % 1
MPU_INTC:48200B58 ??				  % 1
MPU_INTC:48200B59 ??				  % 1
MPU_INTC:48200B5A ??				  % 1
MPU_INTC:48200B5B ??				  % 1
MPU_INTC:48200B5C ??				  % 1
MPU_INTC:48200B5D ??				  % 1
MPU_INTC:48200B5E ??				  % 1
MPU_INTC:48200B5F ??				  % 1
MPU_INTC:48200B60 ??				  % 1
MPU_INTC:48200B61 ??				  % 1
MPU_INTC:48200B62 ??				  % 1
MPU_INTC:48200B63 ??				  % 1
MPU_INTC:48200B64 ??				  % 1
MPU_INTC:48200B65 ??				  % 1
MPU_INTC:48200B66 ??				  % 1
MPU_INTC:48200B67 ??				  % 1
MPU_INTC:48200B68 ??				  % 1
MPU_INTC:48200B69 ??				  % 1
MPU_INTC:48200B6A ??				  % 1
MPU_INTC:48200B6B ??				  % 1
MPU_INTC:48200B6C ??				  % 1
MPU_INTC:48200B6D ??				  % 1
MPU_INTC:48200B6E ??				  % 1
MPU_INTC:48200B6F ??				  % 1
MPU_INTC:48200B70 ??				  % 1
MPU_INTC:48200B71 ??				  % 1
MPU_INTC:48200B72 ??				  % 1
MPU_INTC:48200B73 ??				  % 1
MPU_INTC:48200B74 ??				  % 1
MPU_INTC:48200B75 ??				  % 1
MPU_INTC:48200B76 ??				  % 1
MPU_INTC:48200B77 ??				  % 1
MPU_INTC:48200B78 ??				  % 1
MPU_INTC:48200B79 ??				  % 1
MPU_INTC:48200B7A ??				  % 1
MPU_INTC:48200B7B ??				  % 1
MPU_INTC:48200B7C ??				  % 1
MPU_INTC:48200B7D ??				  % 1
MPU_INTC:48200B7E ??				  % 1
MPU_INTC:48200B7F ??				  % 1
MPU_INTC:48200B80 ??				  % 1
MPU_INTC:48200B81 ??				  % 1
MPU_INTC:48200B82 ??				  % 1
MPU_INTC:48200B83 ??				  % 1
MPU_INTC:48200B84 ??				  % 1
MPU_INTC:48200B85 ??				  % 1
MPU_INTC:48200B86 ??				  % 1
MPU_INTC:48200B87 ??				  % 1
MPU_INTC:48200B88 ??				  % 1
MPU_INTC:48200B89 ??				  % 1
MPU_INTC:48200B8A ??				  % 1
MPU_INTC:48200B8B ??				  % 1
MPU_INTC:48200B8C ??				  % 1
MPU_INTC:48200B8D ??				  % 1
MPU_INTC:48200B8E ??				  % 1
MPU_INTC:48200B8F ??				  % 1
MPU_INTC:48200B90 ??				  % 1
MPU_INTC:48200B91 ??				  % 1
MPU_INTC:48200B92 ??				  % 1
MPU_INTC:48200B93 ??				  % 1
MPU_INTC:48200B94 ??				  % 1
MPU_INTC:48200B95 ??				  % 1
MPU_INTC:48200B96 ??				  % 1
MPU_INTC:48200B97 ??				  % 1
MPU_INTC:48200B98 ??				  % 1
MPU_INTC:48200B99 ??				  % 1
MPU_INTC:48200B9A ??				  % 1
MPU_INTC:48200B9B ??				  % 1
MPU_INTC:48200B9C ??				  % 1
MPU_INTC:48200B9D ??				  % 1
MPU_INTC:48200B9E ??				  % 1
MPU_INTC:48200B9F ??				  % 1
MPU_INTC:48200BA0 ??				  % 1
MPU_INTC:48200BA1 ??				  % 1
MPU_INTC:48200BA2 ??				  % 1
MPU_INTC:48200BA3 ??				  % 1
MPU_INTC:48200BA4 ??				  % 1
MPU_INTC:48200BA5 ??				  % 1
MPU_INTC:48200BA6 ??				  % 1
MPU_INTC:48200BA7 ??				  % 1
MPU_INTC:48200BA8 ??				  % 1
MPU_INTC:48200BA9 ??				  % 1
MPU_INTC:48200BAA ??				  % 1
MPU_INTC:48200BAB ??				  % 1
MPU_INTC:48200BAC ??				  % 1
MPU_INTC:48200BAD ??				  % 1
MPU_INTC:48200BAE ??				  % 1
MPU_INTC:48200BAF ??				  % 1
MPU_INTC:48200BB0 ??				  % 1
MPU_INTC:48200BB1 ??				  % 1
MPU_INTC:48200BB2 ??				  % 1
MPU_INTC:48200BB3 ??				  % 1
MPU_INTC:48200BB4 ??				  % 1
MPU_INTC:48200BB5 ??				  % 1
MPU_INTC:48200BB6 ??				  % 1
MPU_INTC:48200BB7 ??				  % 1
MPU_INTC:48200BB8 ??				  % 1
MPU_INTC:48200BB9 ??				  % 1
MPU_INTC:48200BBA ??				  % 1
MPU_INTC:48200BBB ??				  % 1
MPU_INTC:48200BBC ??				  % 1
MPU_INTC:48200BBD ??				  % 1
MPU_INTC:48200BBE ??				  % 1
MPU_INTC:48200BBF ??				  % 1
MPU_INTC:48200BC0 ??				  % 1
MPU_INTC:48200BC1 ??				  % 1
MPU_INTC:48200BC2 ??				  % 1
MPU_INTC:48200BC3 ??				  % 1
MPU_INTC:48200BC4 ??				  % 1
MPU_INTC:48200BC5 ??				  % 1
MPU_INTC:48200BC6 ??				  % 1
MPU_INTC:48200BC7 ??				  % 1
MPU_INTC:48200BC8 ??				  % 1
MPU_INTC:48200BC9 ??				  % 1
MPU_INTC:48200BCA ??				  % 1
MPU_INTC:48200BCB ??				  % 1
MPU_INTC:48200BCC ??				  % 1
MPU_INTC:48200BCD ??				  % 1
MPU_INTC:48200BCE ??				  % 1
MPU_INTC:48200BCF ??				  % 1
MPU_INTC:48200BD0 ??				  % 1
MPU_INTC:48200BD1 ??				  % 1
MPU_INTC:48200BD2 ??				  % 1
MPU_INTC:48200BD3 ??				  % 1
MPU_INTC:48200BD4 ??				  % 1
MPU_INTC:48200BD5 ??				  % 1
MPU_INTC:48200BD6 ??				  % 1
MPU_INTC:48200BD7 ??				  % 1
MPU_INTC:48200BD8 ??				  % 1
MPU_INTC:48200BD9 ??				  % 1
MPU_INTC:48200BDA ??				  % 1
MPU_INTC:48200BDB ??				  % 1
MPU_INTC:48200BDC ??				  % 1
MPU_INTC:48200BDD ??				  % 1
MPU_INTC:48200BDE ??				  % 1
MPU_INTC:48200BDF ??				  % 1
MPU_INTC:48200BE0 ??				  % 1
MPU_INTC:48200BE1 ??				  % 1
MPU_INTC:48200BE2 ??				  % 1
MPU_INTC:48200BE3 ??				  % 1
MPU_INTC:48200BE4 ??				  % 1
MPU_INTC:48200BE5 ??				  % 1
MPU_INTC:48200BE6 ??				  % 1
MPU_INTC:48200BE7 ??				  % 1
MPU_INTC:48200BE8 ??				  % 1
MPU_INTC:48200BE9 ??				  % 1
MPU_INTC:48200BEA ??				  % 1
MPU_INTC:48200BEB ??				  % 1
MPU_INTC:48200BEC ??				  % 1
MPU_INTC:48200BED ??				  % 1
MPU_INTC:48200BEE ??				  % 1
MPU_INTC:48200BEF ??				  % 1
MPU_INTC:48200BF0 ??				  % 1
MPU_INTC:48200BF1 ??				  % 1
MPU_INTC:48200BF2 ??				  % 1
MPU_INTC:48200BF3 ??				  % 1
MPU_INTC:48200BF4 ??				  % 1
MPU_INTC:48200BF5 ??				  % 1
MPU_INTC:48200BF6 ??				  % 1
MPU_INTC:48200BF7 ??				  % 1
MPU_INTC:48200BF8 ??				  % 1
MPU_INTC:48200BF9 ??				  % 1
MPU_INTC:48200BFA ??				  % 1
MPU_INTC:48200BFB ??				  % 1
MPU_INTC:48200BFC ??				  % 1
MPU_INTC:48200BFD ??				  % 1
MPU_INTC:48200BFE ??				  % 1
MPU_INTC:48200BFF ??				  % 1
MPU_INTC:48200C00 ??				  % 1
MPU_INTC:48200C01 ??				  % 1
MPU_INTC:48200C02 ??				  % 1
MPU_INTC:48200C03 ??				  % 1
MPU_INTC:48200C04 ??				  % 1
MPU_INTC:48200C05 ??				  % 1
MPU_INTC:48200C06 ??				  % 1
MPU_INTC:48200C07 ??				  % 1
MPU_INTC:48200C08 ??				  % 1
MPU_INTC:48200C09 ??				  % 1
MPU_INTC:48200C0A ??				  % 1
MPU_INTC:48200C0B ??				  % 1
MPU_INTC:48200C0C ??				  % 1
MPU_INTC:48200C0D ??				  % 1
MPU_INTC:48200C0E ??				  % 1
MPU_INTC:48200C0F ??				  % 1
MPU_INTC:48200C10 ??				  % 1
MPU_INTC:48200C11 ??				  % 1
MPU_INTC:48200C12 ??				  % 1
MPU_INTC:48200C13 ??				  % 1
MPU_INTC:48200C14 ??				  % 1
MPU_INTC:48200C15 ??				  % 1
MPU_INTC:48200C16 ??				  % 1
MPU_INTC:48200C17 ??				  % 1
MPU_INTC:48200C18 ??				  % 1
MPU_INTC:48200C19 ??				  % 1
MPU_INTC:48200C1A ??				  % 1
MPU_INTC:48200C1B ??				  % 1
MPU_INTC:48200C1C ??				  % 1
MPU_INTC:48200C1D ??				  % 1
MPU_INTC:48200C1E ??				  % 1
MPU_INTC:48200C1F ??				  % 1
MPU_INTC:48200C20 ??				  % 1
MPU_INTC:48200C21 ??				  % 1
MPU_INTC:48200C22 ??				  % 1
MPU_INTC:48200C23 ??				  % 1
MPU_INTC:48200C24 ??				  % 1
MPU_INTC:48200C25 ??				  % 1
MPU_INTC:48200C26 ??				  % 1
MPU_INTC:48200C27 ??				  % 1
MPU_INTC:48200C28 ??				  % 1
MPU_INTC:48200C29 ??				  % 1
MPU_INTC:48200C2A ??				  % 1
MPU_INTC:48200C2B ??				  % 1
MPU_INTC:48200C2C ??				  % 1
MPU_INTC:48200C2D ??				  % 1
MPU_INTC:48200C2E ??				  % 1
MPU_INTC:48200C2F ??				  % 1
MPU_INTC:48200C30 ??				  % 1
MPU_INTC:48200C31 ??				  % 1
MPU_INTC:48200C32 ??				  % 1
MPU_INTC:48200C33 ??				  % 1
MPU_INTC:48200C34 ??				  % 1
MPU_INTC:48200C35 ??				  % 1
MPU_INTC:48200C36 ??				  % 1
MPU_INTC:48200C37 ??				  % 1
MPU_INTC:48200C38 ??				  % 1
MPU_INTC:48200C39 ??				  % 1
MPU_INTC:48200C3A ??				  % 1
MPU_INTC:48200C3B ??				  % 1
MPU_INTC:48200C3C ??				  % 1
MPU_INTC:48200C3D ??				  % 1
MPU_INTC:48200C3E ??				  % 1
MPU_INTC:48200C3F ??				  % 1
MPU_INTC:48200C40 ??				  % 1
MPU_INTC:48200C41 ??				  % 1
MPU_INTC:48200C42 ??				  % 1
MPU_INTC:48200C43 ??				  % 1
MPU_INTC:48200C44 ??				  % 1
MPU_INTC:48200C45 ??				  % 1
MPU_INTC:48200C46 ??				  % 1
MPU_INTC:48200C47 ??				  % 1
MPU_INTC:48200C48 ??				  % 1
MPU_INTC:48200C49 ??				  % 1
MPU_INTC:48200C4A ??				  % 1
MPU_INTC:48200C4B ??				  % 1
MPU_INTC:48200C4C ??				  % 1
MPU_INTC:48200C4D ??				  % 1
MPU_INTC:48200C4E ??				  % 1
MPU_INTC:48200C4F ??				  % 1
MPU_INTC:48200C50 ??				  % 1
MPU_INTC:48200C51 ??				  % 1
MPU_INTC:48200C52 ??				  % 1
MPU_INTC:48200C53 ??				  % 1
MPU_INTC:48200C54 ??				  % 1
MPU_INTC:48200C55 ??				  % 1
MPU_INTC:48200C56 ??				  % 1
MPU_INTC:48200C57 ??				  % 1
MPU_INTC:48200C58 ??				  % 1
MPU_INTC:48200C59 ??				  % 1
MPU_INTC:48200C5A ??				  % 1
MPU_INTC:48200C5B ??				  % 1
MPU_INTC:48200C5C ??				  % 1
MPU_INTC:48200C5D ??				  % 1
MPU_INTC:48200C5E ??				  % 1
MPU_INTC:48200C5F ??				  % 1
MPU_INTC:48200C60 ??				  % 1
MPU_INTC:48200C61 ??				  % 1
MPU_INTC:48200C62 ??				  % 1
MPU_INTC:48200C63 ??				  % 1
MPU_INTC:48200C64 ??				  % 1
MPU_INTC:48200C65 ??				  % 1
MPU_INTC:48200C66 ??				  % 1
MPU_INTC:48200C67 ??				  % 1
MPU_INTC:48200C68 ??				  % 1
MPU_INTC:48200C69 ??				  % 1
MPU_INTC:48200C6A ??				  % 1
MPU_INTC:48200C6B ??				  % 1
MPU_INTC:48200C6C ??				  % 1
MPU_INTC:48200C6D ??				  % 1
MPU_INTC:48200C6E ??				  % 1
MPU_INTC:48200C6F ??				  % 1
MPU_INTC:48200C70 ??				  % 1
MPU_INTC:48200C71 ??				  % 1
MPU_INTC:48200C72 ??				  % 1
MPU_INTC:48200C73 ??				  % 1
MPU_INTC:48200C74 ??				  % 1
MPU_INTC:48200C75 ??				  % 1
MPU_INTC:48200C76 ??				  % 1
MPU_INTC:48200C77 ??				  % 1
MPU_INTC:48200C78 ??				  % 1
MPU_INTC:48200C79 ??				  % 1
MPU_INTC:48200C7A ??				  % 1
MPU_INTC:48200C7B ??				  % 1
MPU_INTC:48200C7C ??				  % 1
MPU_INTC:48200C7D ??				  % 1
MPU_INTC:48200C7E ??				  % 1
MPU_INTC:48200C7F ??				  % 1
MPU_INTC:48200C80 ??				  % 1
MPU_INTC:48200C81 ??				  % 1
MPU_INTC:48200C82 ??				  % 1
MPU_INTC:48200C83 ??				  % 1
MPU_INTC:48200C84 ??				  % 1
MPU_INTC:48200C85 ??				  % 1
MPU_INTC:48200C86 ??				  % 1
MPU_INTC:48200C87 ??				  % 1
MPU_INTC:48200C88 ??				  % 1
MPU_INTC:48200C89 ??				  % 1
MPU_INTC:48200C8A ??				  % 1
MPU_INTC:48200C8B ??				  % 1
MPU_INTC:48200C8C ??				  % 1
MPU_INTC:48200C8D ??				  % 1
MPU_INTC:48200C8E ??				  % 1
MPU_INTC:48200C8F ??				  % 1
MPU_INTC:48200C90 ??				  % 1
MPU_INTC:48200C91 ??				  % 1
MPU_INTC:48200C92 ??				  % 1
MPU_INTC:48200C93 ??				  % 1
MPU_INTC:48200C94 ??				  % 1
MPU_INTC:48200C95 ??				  % 1
MPU_INTC:48200C96 ??				  % 1
MPU_INTC:48200C97 ??				  % 1
MPU_INTC:48200C98 ??				  % 1
MPU_INTC:48200C99 ??				  % 1
MPU_INTC:48200C9A ??				  % 1
MPU_INTC:48200C9B ??				  % 1
MPU_INTC:48200C9C ??				  % 1
MPU_INTC:48200C9D ??				  % 1
MPU_INTC:48200C9E ??				  % 1
MPU_INTC:48200C9F ??				  % 1
MPU_INTC:48200CA0 ??				  % 1
MPU_INTC:48200CA1 ??				  % 1
MPU_INTC:48200CA2 ??				  % 1
MPU_INTC:48200CA3 ??				  % 1
MPU_INTC:48200CA4 ??				  % 1
MPU_INTC:48200CA5 ??				  % 1
MPU_INTC:48200CA6 ??				  % 1
MPU_INTC:48200CA7 ??				  % 1
MPU_INTC:48200CA8 ??				  % 1
MPU_INTC:48200CA9 ??				  % 1
MPU_INTC:48200CAA ??				  % 1
MPU_INTC:48200CAB ??				  % 1
MPU_INTC:48200CAC ??				  % 1
MPU_INTC:48200CAD ??				  % 1
MPU_INTC:48200CAE ??				  % 1
MPU_INTC:48200CAF ??				  % 1
MPU_INTC:48200CB0 ??				  % 1
MPU_INTC:48200CB1 ??				  % 1
MPU_INTC:48200CB2 ??				  % 1
MPU_INTC:48200CB3 ??				  % 1
MPU_INTC:48200CB4 ??				  % 1
MPU_INTC:48200CB5 ??				  % 1
MPU_INTC:48200CB6 ??				  % 1
MPU_INTC:48200CB7 ??				  % 1
MPU_INTC:48200CB8 ??				  % 1
MPU_INTC:48200CB9 ??				  % 1
MPU_INTC:48200CBA ??				  % 1
MPU_INTC:48200CBB ??				  % 1
MPU_INTC:48200CBC ??				  % 1
MPU_INTC:48200CBD ??				  % 1
MPU_INTC:48200CBE ??				  % 1
MPU_INTC:48200CBF ??				  % 1
MPU_INTC:48200CC0 ??				  % 1
MPU_INTC:48200CC1 ??				  % 1
MPU_INTC:48200CC2 ??				  % 1
MPU_INTC:48200CC3 ??				  % 1
MPU_INTC:48200CC4 ??				  % 1
MPU_INTC:48200CC5 ??				  % 1
MPU_INTC:48200CC6 ??				  % 1
MPU_INTC:48200CC7 ??				  % 1
MPU_INTC:48200CC8 ??				  % 1
MPU_INTC:48200CC9 ??				  % 1
MPU_INTC:48200CCA ??				  % 1
MPU_INTC:48200CCB ??				  % 1
MPU_INTC:48200CCC ??				  % 1
MPU_INTC:48200CCD ??				  % 1
MPU_INTC:48200CCE ??				  % 1
MPU_INTC:48200CCF ??				  % 1
MPU_INTC:48200CD0 ??				  % 1
MPU_INTC:48200CD1 ??				  % 1
MPU_INTC:48200CD2 ??				  % 1
MPU_INTC:48200CD3 ??				  % 1
MPU_INTC:48200CD4 ??				  % 1
MPU_INTC:48200CD5 ??				  % 1
MPU_INTC:48200CD6 ??				  % 1
MPU_INTC:48200CD7 ??				  % 1
MPU_INTC:48200CD8 ??				  % 1
MPU_INTC:48200CD9 ??				  % 1
MPU_INTC:48200CDA ??				  % 1
MPU_INTC:48200CDB ??				  % 1
MPU_INTC:48200CDC ??				  % 1
MPU_INTC:48200CDD ??				  % 1
MPU_INTC:48200CDE ??				  % 1
MPU_INTC:48200CDF ??				  % 1
MPU_INTC:48200CE0 ??				  % 1
MPU_INTC:48200CE1 ??				  % 1
MPU_INTC:48200CE2 ??				  % 1
MPU_INTC:48200CE3 ??				  % 1
MPU_INTC:48200CE4 ??				  % 1
MPU_INTC:48200CE5 ??				  % 1
MPU_INTC:48200CE6 ??				  % 1
MPU_INTC:48200CE7 ??				  % 1
MPU_INTC:48200CE8 ??				  % 1
MPU_INTC:48200CE9 ??				  % 1
MPU_INTC:48200CEA ??				  % 1
MPU_INTC:48200CEB ??				  % 1
MPU_INTC:48200CEC ??				  % 1
MPU_INTC:48200CED ??				  % 1
MPU_INTC:48200CEE ??				  % 1
MPU_INTC:48200CEF ??				  % 1
MPU_INTC:48200CF0 ??				  % 1
MPU_INTC:48200CF1 ??				  % 1
MPU_INTC:48200CF2 ??				  % 1
MPU_INTC:48200CF3 ??				  % 1
MPU_INTC:48200CF4 ??				  % 1
MPU_INTC:48200CF5 ??				  % 1
MPU_INTC:48200CF6 ??				  % 1
MPU_INTC:48200CF7 ??				  % 1
MPU_INTC:48200CF8 ??				  % 1
MPU_INTC:48200CF9 ??				  % 1
MPU_INTC:48200CFA ??				  % 1
MPU_INTC:48200CFB ??				  % 1
MPU_INTC:48200CFC ??				  % 1
MPU_INTC:48200CFD ??				  % 1
MPU_INTC:48200CFE ??				  % 1
MPU_INTC:48200CFF ??				  % 1
MPU_INTC:48200D00 ??				  % 1
MPU_INTC:48200D01 ??				  % 1
MPU_INTC:48200D02 ??				  % 1
MPU_INTC:48200D03 ??				  % 1
MPU_INTC:48200D04 ??				  % 1
MPU_INTC:48200D05 ??				  % 1
MPU_INTC:48200D06 ??				  % 1
MPU_INTC:48200D07 ??				  % 1
MPU_INTC:48200D08 ??				  % 1
MPU_INTC:48200D09 ??				  % 1
MPU_INTC:48200D0A ??				  % 1
MPU_INTC:48200D0B ??				  % 1
MPU_INTC:48200D0C ??				  % 1
MPU_INTC:48200D0D ??				  % 1
MPU_INTC:48200D0E ??				  % 1
MPU_INTC:48200D0F ??				  % 1
MPU_INTC:48200D10 ??				  % 1
MPU_INTC:48200D11 ??				  % 1
MPU_INTC:48200D12 ??				  % 1
MPU_INTC:48200D13 ??				  % 1
MPU_INTC:48200D14 ??				  % 1
MPU_INTC:48200D15 ??				  % 1
MPU_INTC:48200D16 ??				  % 1
MPU_INTC:48200D17 ??				  % 1
MPU_INTC:48200D18 ??				  % 1
MPU_INTC:48200D19 ??				  % 1
MPU_INTC:48200D1A ??				  % 1
MPU_INTC:48200D1B ??				  % 1
MPU_INTC:48200D1C ??				  % 1
MPU_INTC:48200D1D ??				  % 1
MPU_INTC:48200D1E ??				  % 1
MPU_INTC:48200D1F ??				  % 1
MPU_INTC:48200D20 ??				  % 1
MPU_INTC:48200D21 ??				  % 1
MPU_INTC:48200D22 ??				  % 1
MPU_INTC:48200D23 ??				  % 1
MPU_INTC:48200D24 ??				  % 1
MPU_INTC:48200D25 ??				  % 1
MPU_INTC:48200D26 ??				  % 1
MPU_INTC:48200D27 ??				  % 1
MPU_INTC:48200D28 ??				  % 1
MPU_INTC:48200D29 ??				  % 1
MPU_INTC:48200D2A ??				  % 1
MPU_INTC:48200D2B ??				  % 1
MPU_INTC:48200D2C ??				  % 1
MPU_INTC:48200D2D ??				  % 1
MPU_INTC:48200D2E ??				  % 1
MPU_INTC:48200D2F ??				  % 1
MPU_INTC:48200D30 ??				  % 1
MPU_INTC:48200D31 ??				  % 1
MPU_INTC:48200D32 ??				  % 1
MPU_INTC:48200D33 ??				  % 1
MPU_INTC:48200D34 ??				  % 1
MPU_INTC:48200D35 ??				  % 1
MPU_INTC:48200D36 ??				  % 1
MPU_INTC:48200D37 ??				  % 1
MPU_INTC:48200D38 ??				  % 1
MPU_INTC:48200D39 ??				  % 1
MPU_INTC:48200D3A ??				  % 1
MPU_INTC:48200D3B ??				  % 1
MPU_INTC:48200D3C ??				  % 1
MPU_INTC:48200D3D ??				  % 1
MPU_INTC:48200D3E ??				  % 1
MPU_INTC:48200D3F ??				  % 1
MPU_INTC:48200D40 ??				  % 1
MPU_INTC:48200D41 ??				  % 1
MPU_INTC:48200D42 ??				  % 1
MPU_INTC:48200D43 ??				  % 1
MPU_INTC:48200D44 ??				  % 1
MPU_INTC:48200D45 ??				  % 1
MPU_INTC:48200D46 ??				  % 1
MPU_INTC:48200D47 ??				  % 1
MPU_INTC:48200D48 ??				  % 1
MPU_INTC:48200D49 ??				  % 1
MPU_INTC:48200D4A ??				  % 1
MPU_INTC:48200D4B ??				  % 1
MPU_INTC:48200D4C ??				  % 1
MPU_INTC:48200D4D ??				  % 1
MPU_INTC:48200D4E ??				  % 1
MPU_INTC:48200D4F ??				  % 1
MPU_INTC:48200D50 ??				  % 1
MPU_INTC:48200D51 ??				  % 1
MPU_INTC:48200D52 ??				  % 1
MPU_INTC:48200D53 ??				  % 1
MPU_INTC:48200D54 ??				  % 1
MPU_INTC:48200D55 ??				  % 1
MPU_INTC:48200D56 ??				  % 1
MPU_INTC:48200D57 ??				  % 1
MPU_INTC:48200D58 ??				  % 1
MPU_INTC:48200D59 ??				  % 1
MPU_INTC:48200D5A ??				  % 1
MPU_INTC:48200D5B ??				  % 1
MPU_INTC:48200D5C ??				  % 1
MPU_INTC:48200D5D ??				  % 1
MPU_INTC:48200D5E ??				  % 1
MPU_INTC:48200D5F ??				  % 1
MPU_INTC:48200D60 ??				  % 1
MPU_INTC:48200D61 ??				  % 1
MPU_INTC:48200D62 ??				  % 1
MPU_INTC:48200D63 ??				  % 1
MPU_INTC:48200D64 ??				  % 1
MPU_INTC:48200D65 ??				  % 1
MPU_INTC:48200D66 ??				  % 1
MPU_INTC:48200D67 ??				  % 1
MPU_INTC:48200D68 ??				  % 1
MPU_INTC:48200D69 ??				  % 1
MPU_INTC:48200D6A ??				  % 1
MPU_INTC:48200D6B ??				  % 1
MPU_INTC:48200D6C ??				  % 1
MPU_INTC:48200D6D ??				  % 1
MPU_INTC:48200D6E ??				  % 1
MPU_INTC:48200D6F ??				  % 1
MPU_INTC:48200D70 ??				  % 1
MPU_INTC:48200D71 ??				  % 1
MPU_INTC:48200D72 ??				  % 1
MPU_INTC:48200D73 ??				  % 1
MPU_INTC:48200D74 ??				  % 1
MPU_INTC:48200D75 ??				  % 1
MPU_INTC:48200D76 ??				  % 1
MPU_INTC:48200D77 ??				  % 1
MPU_INTC:48200D78 ??				  % 1
MPU_INTC:48200D79 ??				  % 1
MPU_INTC:48200D7A ??				  % 1
MPU_INTC:48200D7B ??				  % 1
MPU_INTC:48200D7C ??				  % 1
MPU_INTC:48200D7D ??				  % 1
MPU_INTC:48200D7E ??				  % 1
MPU_INTC:48200D7F ??				  % 1
MPU_INTC:48200D80 ??				  % 1
MPU_INTC:48200D81 ??				  % 1
MPU_INTC:48200D82 ??				  % 1
MPU_INTC:48200D83 ??				  % 1
MPU_INTC:48200D84 ??				  % 1
MPU_INTC:48200D85 ??				  % 1
MPU_INTC:48200D86 ??				  % 1
MPU_INTC:48200D87 ??				  % 1
MPU_INTC:48200D88 ??				  % 1
MPU_INTC:48200D89 ??				  % 1
MPU_INTC:48200D8A ??				  % 1
MPU_INTC:48200D8B ??				  % 1
MPU_INTC:48200D8C ??				  % 1
MPU_INTC:48200D8D ??				  % 1
MPU_INTC:48200D8E ??				  % 1
MPU_INTC:48200D8F ??				  % 1
MPU_INTC:48200D90 ??				  % 1
MPU_INTC:48200D91 ??				  % 1
MPU_INTC:48200D92 ??				  % 1
MPU_INTC:48200D93 ??				  % 1
MPU_INTC:48200D94 ??				  % 1
MPU_INTC:48200D95 ??				  % 1
MPU_INTC:48200D96 ??				  % 1
MPU_INTC:48200D97 ??				  % 1
MPU_INTC:48200D98 ??				  % 1
MPU_INTC:48200D99 ??				  % 1
MPU_INTC:48200D9A ??				  % 1
MPU_INTC:48200D9B ??				  % 1
MPU_INTC:48200D9C ??				  % 1
MPU_INTC:48200D9D ??				  % 1
MPU_INTC:48200D9E ??				  % 1
MPU_INTC:48200D9F ??				  % 1
MPU_INTC:48200DA0 ??				  % 1
MPU_INTC:48200DA1 ??				  % 1
MPU_INTC:48200DA2 ??				  % 1
MPU_INTC:48200DA3 ??				  % 1
MPU_INTC:48200DA4 ??				  % 1
MPU_INTC:48200DA5 ??				  % 1
MPU_INTC:48200DA6 ??				  % 1
MPU_INTC:48200DA7 ??				  % 1
MPU_INTC:48200DA8 ??				  % 1
MPU_INTC:48200DA9 ??				  % 1
MPU_INTC:48200DAA ??				  % 1
MPU_INTC:48200DAB ??				  % 1
MPU_INTC:48200DAC ??				  % 1
MPU_INTC:48200DAD ??				  % 1
MPU_INTC:48200DAE ??				  % 1
MPU_INTC:48200DAF ??				  % 1
MPU_INTC:48200DB0 ??				  % 1
MPU_INTC:48200DB1 ??				  % 1
MPU_INTC:48200DB2 ??				  % 1
MPU_INTC:48200DB3 ??				  % 1
MPU_INTC:48200DB4 ??				  % 1
MPU_INTC:48200DB5 ??				  % 1
MPU_INTC:48200DB6 ??				  % 1
MPU_INTC:48200DB7 ??				  % 1
MPU_INTC:48200DB8 ??				  % 1
MPU_INTC:48200DB9 ??				  % 1
MPU_INTC:48200DBA ??				  % 1
MPU_INTC:48200DBB ??				  % 1
MPU_INTC:48200DBC ??				  % 1
MPU_INTC:48200DBD ??				  % 1
MPU_INTC:48200DBE ??				  % 1
MPU_INTC:48200DBF ??				  % 1
MPU_INTC:48200DC0 ??				  % 1
MPU_INTC:48200DC1 ??				  % 1
MPU_INTC:48200DC2 ??				  % 1
MPU_INTC:48200DC3 ??				  % 1
MPU_INTC:48200DC4 ??				  % 1
MPU_INTC:48200DC5 ??				  % 1
MPU_INTC:48200DC6 ??				  % 1
MPU_INTC:48200DC7 ??				  % 1
MPU_INTC:48200DC8 ??				  % 1
MPU_INTC:48200DC9 ??				  % 1
MPU_INTC:48200DCA ??				  % 1
MPU_INTC:48200DCB ??				  % 1
MPU_INTC:48200DCC ??				  % 1
MPU_INTC:48200DCD ??				  % 1
MPU_INTC:48200DCE ??				  % 1
MPU_INTC:48200DCF ??				  % 1
MPU_INTC:48200DD0 ??				  % 1
MPU_INTC:48200DD1 ??				  % 1
MPU_INTC:48200DD2 ??				  % 1
MPU_INTC:48200DD3 ??				  % 1
MPU_INTC:48200DD4 ??				  % 1
MPU_INTC:48200DD5 ??				  % 1
MPU_INTC:48200DD6 ??				  % 1
MPU_INTC:48200DD7 ??				  % 1
MPU_INTC:48200DD8 ??				  % 1
MPU_INTC:48200DD9 ??				  % 1
MPU_INTC:48200DDA ??				  % 1
MPU_INTC:48200DDB ??				  % 1
MPU_INTC:48200DDC ??				  % 1
MPU_INTC:48200DDD ??				  % 1
MPU_INTC:48200DDE ??				  % 1
MPU_INTC:48200DDF ??				  % 1
MPU_INTC:48200DE0 ??				  % 1
MPU_INTC:48200DE1 ??				  % 1
MPU_INTC:48200DE2 ??				  % 1
MPU_INTC:48200DE3 ??				  % 1
MPU_INTC:48200DE4 ??				  % 1
MPU_INTC:48200DE5 ??				  % 1
MPU_INTC:48200DE6 ??				  % 1
MPU_INTC:48200DE7 ??				  % 1
MPU_INTC:48200DE8 ??				  % 1
MPU_INTC:48200DE9 ??				  % 1
MPU_INTC:48200DEA ??				  % 1
MPU_INTC:48200DEB ??				  % 1
MPU_INTC:48200DEC ??				  % 1
MPU_INTC:48200DED ??				  % 1
MPU_INTC:48200DEE ??				  % 1
MPU_INTC:48200DEF ??				  % 1
MPU_INTC:48200DF0 ??				  % 1
MPU_INTC:48200DF1 ??				  % 1
MPU_INTC:48200DF2 ??				  % 1
MPU_INTC:48200DF3 ??				  % 1
MPU_INTC:48200DF4 ??				  % 1
MPU_INTC:48200DF5 ??				  % 1
MPU_INTC:48200DF6 ??				  % 1
MPU_INTC:48200DF7 ??				  % 1
MPU_INTC:48200DF8 ??				  % 1
MPU_INTC:48200DF9 ??				  % 1
MPU_INTC:48200DFA ??				  % 1
MPU_INTC:48200DFB ??				  % 1
MPU_INTC:48200DFC ??				  % 1
MPU_INTC:48200DFD ??				  % 1
MPU_INTC:48200DFE ??				  % 1
MPU_INTC:48200DFF ??				  % 1
MPU_INTC:48200E00 ??				  % 1
MPU_INTC:48200E01 ??				  % 1
MPU_INTC:48200E02 ??				  % 1
MPU_INTC:48200E03 ??				  % 1
MPU_INTC:48200E04 ??				  % 1
MPU_INTC:48200E05 ??				  % 1
MPU_INTC:48200E06 ??				  % 1
MPU_INTC:48200E07 ??				  % 1
MPU_INTC:48200E08 ??				  % 1
MPU_INTC:48200E09 ??				  % 1
MPU_INTC:48200E0A ??				  % 1
MPU_INTC:48200E0B ??				  % 1
MPU_INTC:48200E0C ??				  % 1
MPU_INTC:48200E0D ??				  % 1
MPU_INTC:48200E0E ??				  % 1
MPU_INTC:48200E0F ??				  % 1
MPU_INTC:48200E10 ??				  % 1
MPU_INTC:48200E11 ??				  % 1
MPU_INTC:48200E12 ??				  % 1
MPU_INTC:48200E13 ??				  % 1
MPU_INTC:48200E14 ??				  % 1
MPU_INTC:48200E15 ??				  % 1
MPU_INTC:48200E16 ??				  % 1
MPU_INTC:48200E17 ??				  % 1
MPU_INTC:48200E18 ??				  % 1
MPU_INTC:48200E19 ??				  % 1
MPU_INTC:48200E1A ??				  % 1
MPU_INTC:48200E1B ??				  % 1
MPU_INTC:48200E1C ??				  % 1
MPU_INTC:48200E1D ??				  % 1
MPU_INTC:48200E1E ??				  % 1
MPU_INTC:48200E1F ??				  % 1
MPU_INTC:48200E20 ??				  % 1
MPU_INTC:48200E21 ??				  % 1
MPU_INTC:48200E22 ??				  % 1
MPU_INTC:48200E23 ??				  % 1
MPU_INTC:48200E24 ??				  % 1
MPU_INTC:48200E25 ??				  % 1
MPU_INTC:48200E26 ??				  % 1
MPU_INTC:48200E27 ??				  % 1
MPU_INTC:48200E28 ??				  % 1
MPU_INTC:48200E29 ??				  % 1
MPU_INTC:48200E2A ??				  % 1
MPU_INTC:48200E2B ??				  % 1
MPU_INTC:48200E2C ??				  % 1
MPU_INTC:48200E2D ??				  % 1
MPU_INTC:48200E2E ??				  % 1
MPU_INTC:48200E2F ??				  % 1
MPU_INTC:48200E30 ??				  % 1
MPU_INTC:48200E31 ??				  % 1
MPU_INTC:48200E32 ??				  % 1
MPU_INTC:48200E33 ??				  % 1
MPU_INTC:48200E34 ??				  % 1
MPU_INTC:48200E35 ??				  % 1
MPU_INTC:48200E36 ??				  % 1
MPU_INTC:48200E37 ??				  % 1
MPU_INTC:48200E38 ??				  % 1
MPU_INTC:48200E39 ??				  % 1
MPU_INTC:48200E3A ??				  % 1
MPU_INTC:48200E3B ??				  % 1
MPU_INTC:48200E3C ??				  % 1
MPU_INTC:48200E3D ??				  % 1
MPU_INTC:48200E3E ??				  % 1
MPU_INTC:48200E3F ??				  % 1
MPU_INTC:48200E40 ??				  % 1
MPU_INTC:48200E41 ??				  % 1
MPU_INTC:48200E42 ??				  % 1
MPU_INTC:48200E43 ??				  % 1
MPU_INTC:48200E44 ??				  % 1
MPU_INTC:48200E45 ??				  % 1
MPU_INTC:48200E46 ??				  % 1
MPU_INTC:48200E47 ??				  % 1
MPU_INTC:48200E48 ??				  % 1
MPU_INTC:48200E49 ??				  % 1
MPU_INTC:48200E4A ??				  % 1
MPU_INTC:48200E4B ??				  % 1
MPU_INTC:48200E4C ??				  % 1
MPU_INTC:48200E4D ??				  % 1
MPU_INTC:48200E4E ??				  % 1
MPU_INTC:48200E4F ??				  % 1
MPU_INTC:48200E50 ??				  % 1
MPU_INTC:48200E51 ??				  % 1
MPU_INTC:48200E52 ??				  % 1
MPU_INTC:48200E53 ??				  % 1
MPU_INTC:48200E54 ??				  % 1
MPU_INTC:48200E55 ??				  % 1
MPU_INTC:48200E56 ??				  % 1
MPU_INTC:48200E57 ??				  % 1
MPU_INTC:48200E58 ??				  % 1
MPU_INTC:48200E59 ??				  % 1
MPU_INTC:48200E5A ??				  % 1
MPU_INTC:48200E5B ??				  % 1
MPU_INTC:48200E5C ??				  % 1
MPU_INTC:48200E5D ??				  % 1
MPU_INTC:48200E5E ??				  % 1
MPU_INTC:48200E5F ??				  % 1
MPU_INTC:48200E60 ??				  % 1
MPU_INTC:48200E61 ??				  % 1
MPU_INTC:48200E62 ??				  % 1
MPU_INTC:48200E63 ??				  % 1
MPU_INTC:48200E64 ??				  % 1
MPU_INTC:48200E65 ??				  % 1
MPU_INTC:48200E66 ??				  % 1
MPU_INTC:48200E67 ??				  % 1
MPU_INTC:48200E68 ??				  % 1
MPU_INTC:48200E69 ??				  % 1
MPU_INTC:48200E6A ??				  % 1
MPU_INTC:48200E6B ??				  % 1
MPU_INTC:48200E6C ??				  % 1
MPU_INTC:48200E6D ??				  % 1
MPU_INTC:48200E6E ??				  % 1
MPU_INTC:48200E6F ??				  % 1
MPU_INTC:48200E70 ??				  % 1
MPU_INTC:48200E71 ??				  % 1
MPU_INTC:48200E72 ??				  % 1
MPU_INTC:48200E73 ??				  % 1
MPU_INTC:48200E74 ??				  % 1
MPU_INTC:48200E75 ??				  % 1
MPU_INTC:48200E76 ??				  % 1
MPU_INTC:48200E77 ??				  % 1
MPU_INTC:48200E78 ??				  % 1
MPU_INTC:48200E79 ??				  % 1
MPU_INTC:48200E7A ??				  % 1
MPU_INTC:48200E7B ??				  % 1
MPU_INTC:48200E7C ??				  % 1
MPU_INTC:48200E7D ??				  % 1
MPU_INTC:48200E7E ??				  % 1
MPU_INTC:48200E7F ??				  % 1
MPU_INTC:48200E80 ??				  % 1
MPU_INTC:48200E81 ??				  % 1
MPU_INTC:48200E82 ??				  % 1
MPU_INTC:48200E83 ??				  % 1
MPU_INTC:48200E84 ??				  % 1
MPU_INTC:48200E85 ??				  % 1
MPU_INTC:48200E86 ??				  % 1
MPU_INTC:48200E87 ??				  % 1
MPU_INTC:48200E88 ??				  % 1
MPU_INTC:48200E89 ??				  % 1
MPU_INTC:48200E8A ??				  % 1
MPU_INTC:48200E8B ??				  % 1
MPU_INTC:48200E8C ??				  % 1
MPU_INTC:48200E8D ??				  % 1
MPU_INTC:48200E8E ??				  % 1
MPU_INTC:48200E8F ??				  % 1
MPU_INTC:48200E90 ??				  % 1
MPU_INTC:48200E91 ??				  % 1
MPU_INTC:48200E92 ??				  % 1
MPU_INTC:48200E93 ??				  % 1
MPU_INTC:48200E94 ??				  % 1
MPU_INTC:48200E95 ??				  % 1
MPU_INTC:48200E96 ??				  % 1
MPU_INTC:48200E97 ??				  % 1
MPU_INTC:48200E98 ??				  % 1
MPU_INTC:48200E99 ??				  % 1
MPU_INTC:48200E9A ??				  % 1
MPU_INTC:48200E9B ??				  % 1
MPU_INTC:48200E9C ??				  % 1
MPU_INTC:48200E9D ??				  % 1
MPU_INTC:48200E9E ??				  % 1
MPU_INTC:48200E9F ??				  % 1
MPU_INTC:48200EA0 ??				  % 1
MPU_INTC:48200EA1 ??				  % 1
MPU_INTC:48200EA2 ??				  % 1
MPU_INTC:48200EA3 ??				  % 1
MPU_INTC:48200EA4 ??				  % 1
MPU_INTC:48200EA5 ??				  % 1
MPU_INTC:48200EA6 ??				  % 1
MPU_INTC:48200EA7 ??				  % 1
MPU_INTC:48200EA8 ??				  % 1
MPU_INTC:48200EA9 ??				  % 1
MPU_INTC:48200EAA ??				  % 1
MPU_INTC:48200EAB ??				  % 1
MPU_INTC:48200EAC ??				  % 1
MPU_INTC:48200EAD ??				  % 1
MPU_INTC:48200EAE ??				  % 1
MPU_INTC:48200EAF ??				  % 1
MPU_INTC:48200EB0 ??				  % 1
MPU_INTC:48200EB1 ??				  % 1
MPU_INTC:48200EB2 ??				  % 1
MPU_INTC:48200EB3 ??				  % 1
MPU_INTC:48200EB4 ??				  % 1
MPU_INTC:48200EB5 ??				  % 1
MPU_INTC:48200EB6 ??				  % 1
MPU_INTC:48200EB7 ??				  % 1
MPU_INTC:48200EB8 ??				  % 1
MPU_INTC:48200EB9 ??				  % 1
MPU_INTC:48200EBA ??				  % 1
MPU_INTC:48200EBB ??				  % 1
MPU_INTC:48200EBC ??				  % 1
MPU_INTC:48200EBD ??				  % 1
MPU_INTC:48200EBE ??				  % 1
MPU_INTC:48200EBF ??				  % 1
MPU_INTC:48200EC0 ??				  % 1
MPU_INTC:48200EC1 ??				  % 1
MPU_INTC:48200EC2 ??				  % 1
MPU_INTC:48200EC3 ??				  % 1
MPU_INTC:48200EC4 ??				  % 1
MPU_INTC:48200EC5 ??				  % 1
MPU_INTC:48200EC6 ??				  % 1
MPU_INTC:48200EC7 ??				  % 1
MPU_INTC:48200EC8 ??				  % 1
MPU_INTC:48200EC9 ??				  % 1
MPU_INTC:48200ECA ??				  % 1
MPU_INTC:48200ECB ??				  % 1
MPU_INTC:48200ECC ??				  % 1
MPU_INTC:48200ECD ??				  % 1
MPU_INTC:48200ECE ??				  % 1
MPU_INTC:48200ECF ??				  % 1
MPU_INTC:48200ED0 ??				  % 1
MPU_INTC:48200ED1 ??				  % 1
MPU_INTC:48200ED2 ??				  % 1
MPU_INTC:48200ED3 ??				  % 1
MPU_INTC:48200ED4 ??				  % 1
MPU_INTC:48200ED5 ??				  % 1
MPU_INTC:48200ED6 ??				  % 1
MPU_INTC:48200ED7 ??				  % 1
MPU_INTC:48200ED8 ??				  % 1
MPU_INTC:48200ED9 ??				  % 1
MPU_INTC:48200EDA ??				  % 1
MPU_INTC:48200EDB ??				  % 1
MPU_INTC:48200EDC ??				  % 1
MPU_INTC:48200EDD ??				  % 1
MPU_INTC:48200EDE ??				  % 1
MPU_INTC:48200EDF ??				  % 1
MPU_INTC:48200EE0 ??				  % 1
MPU_INTC:48200EE1 ??				  % 1
MPU_INTC:48200EE2 ??				  % 1
MPU_INTC:48200EE3 ??				  % 1
MPU_INTC:48200EE4 ??				  % 1
MPU_INTC:48200EE5 ??				  % 1
MPU_INTC:48200EE6 ??				  % 1
MPU_INTC:48200EE7 ??				  % 1
MPU_INTC:48200EE8 ??				  % 1
MPU_INTC:48200EE9 ??				  % 1
MPU_INTC:48200EEA ??				  % 1
MPU_INTC:48200EEB ??				  % 1
MPU_INTC:48200EEC ??				  % 1
MPU_INTC:48200EED ??				  % 1
MPU_INTC:48200EEE ??				  % 1
MPU_INTC:48200EEF ??				  % 1
MPU_INTC:48200EF0 ??				  % 1
MPU_INTC:48200EF1 ??				  % 1
MPU_INTC:48200EF2 ??				  % 1
MPU_INTC:48200EF3 ??				  % 1
MPU_INTC:48200EF4 ??				  % 1
MPU_INTC:48200EF5 ??				  % 1
MPU_INTC:48200EF6 ??				  % 1
MPU_INTC:48200EF7 ??				  % 1
MPU_INTC:48200EF8 ??				  % 1
MPU_INTC:48200EF9 ??				  % 1
MPU_INTC:48200EFA ??				  % 1
MPU_INTC:48200EFB ??				  % 1
MPU_INTC:48200EFC ??				  % 1
MPU_INTC:48200EFD ??				  % 1
MPU_INTC:48200EFE ??				  % 1
MPU_INTC:48200EFF ??				  % 1
MPU_INTC:48200F00 ??				  % 1
MPU_INTC:48200F01 ??				  % 1
MPU_INTC:48200F02 ??				  % 1
MPU_INTC:48200F03 ??				  % 1
MPU_INTC:48200F04 ??				  % 1
MPU_INTC:48200F05 ??				  % 1
MPU_INTC:48200F06 ??				  % 1
MPU_INTC:48200F07 ??				  % 1
MPU_INTC:48200F08 ??				  % 1
MPU_INTC:48200F09 ??				  % 1
MPU_INTC:48200F0A ??				  % 1
MPU_INTC:48200F0B ??				  % 1
MPU_INTC:48200F0C ??				  % 1
MPU_INTC:48200F0D ??				  % 1
MPU_INTC:48200F0E ??				  % 1
MPU_INTC:48200F0F ??				  % 1
MPU_INTC:48200F10 ??				  % 1
MPU_INTC:48200F11 ??				  % 1
MPU_INTC:48200F12 ??				  % 1
MPU_INTC:48200F13 ??				  % 1
MPU_INTC:48200F14 ??				  % 1
MPU_INTC:48200F15 ??				  % 1
MPU_INTC:48200F16 ??				  % 1
MPU_INTC:48200F17 ??				  % 1
MPU_INTC:48200F18 ??				  % 1
MPU_INTC:48200F19 ??				  % 1
MPU_INTC:48200F1A ??				  % 1
MPU_INTC:48200F1B ??				  % 1
MPU_INTC:48200F1C ??				  % 1
MPU_INTC:48200F1D ??				  % 1
MPU_INTC:48200F1E ??				  % 1
MPU_INTC:48200F1F ??				  % 1
MPU_INTC:48200F20 ??				  % 1
MPU_INTC:48200F21 ??				  % 1
MPU_INTC:48200F22 ??				  % 1
MPU_INTC:48200F23 ??				  % 1
MPU_INTC:48200F24 ??				  % 1
MPU_INTC:48200F25 ??				  % 1
MPU_INTC:48200F26 ??				  % 1
MPU_INTC:48200F27 ??				  % 1
MPU_INTC:48200F28 ??				  % 1
MPU_INTC:48200F29 ??				  % 1
MPU_INTC:48200F2A ??				  % 1
MPU_INTC:48200F2B ??				  % 1
MPU_INTC:48200F2C ??				  % 1
MPU_INTC:48200F2D ??				  % 1
MPU_INTC:48200F2E ??				  % 1
MPU_INTC:48200F2F ??				  % 1
MPU_INTC:48200F30 ??				  % 1
MPU_INTC:48200F31 ??				  % 1
MPU_INTC:48200F32 ??				  % 1
MPU_INTC:48200F33 ??				  % 1
MPU_INTC:48200F34 ??				  % 1
MPU_INTC:48200F35 ??				  % 1
MPU_INTC:48200F36 ??				  % 1
MPU_INTC:48200F37 ??				  % 1
MPU_INTC:48200F38 ??				  % 1
MPU_INTC:48200F39 ??				  % 1
MPU_INTC:48200F3A ??				  % 1
MPU_INTC:48200F3B ??				  % 1
MPU_INTC:48200F3C ??				  % 1
MPU_INTC:48200F3D ??				  % 1
MPU_INTC:48200F3E ??				  % 1
MPU_INTC:48200F3F ??				  % 1
MPU_INTC:48200F40 ??				  % 1
MPU_INTC:48200F41 ??				  % 1
MPU_INTC:48200F42 ??				  % 1
MPU_INTC:48200F43 ??				  % 1
MPU_INTC:48200F44 ??				  % 1
MPU_INTC:48200F45 ??				  % 1
MPU_INTC:48200F46 ??				  % 1
MPU_INTC:48200F47 ??				  % 1
MPU_INTC:48200F48 ??				  % 1
MPU_INTC:48200F49 ??				  % 1
MPU_INTC:48200F4A ??				  % 1
MPU_INTC:48200F4B ??				  % 1
MPU_INTC:48200F4C ??				  % 1
MPU_INTC:48200F4D ??				  % 1
MPU_INTC:48200F4E ??				  % 1
MPU_INTC:48200F4F ??				  % 1
MPU_INTC:48200F50 ??				  % 1
MPU_INTC:48200F51 ??				  % 1
MPU_INTC:48200F52 ??				  % 1
MPU_INTC:48200F53 ??				  % 1
MPU_INTC:48200F54 ??				  % 1
MPU_INTC:48200F55 ??				  % 1
MPU_INTC:48200F56 ??				  % 1
MPU_INTC:48200F57 ??				  % 1
MPU_INTC:48200F58 ??				  % 1
MPU_INTC:48200F59 ??				  % 1
MPU_INTC:48200F5A ??				  % 1
MPU_INTC:48200F5B ??				  % 1
MPU_INTC:48200F5C ??				  % 1
MPU_INTC:48200F5D ??				  % 1
MPU_INTC:48200F5E ??				  % 1
MPU_INTC:48200F5F ??				  % 1
MPU_INTC:48200F60 ??				  % 1
MPU_INTC:48200F61 ??				  % 1
MPU_INTC:48200F62 ??				  % 1
MPU_INTC:48200F63 ??				  % 1
MPU_INTC:48200F64 ??				  % 1
MPU_INTC:48200F65 ??				  % 1
MPU_INTC:48200F66 ??				  % 1
MPU_INTC:48200F67 ??				  % 1
MPU_INTC:48200F68 ??				  % 1
MPU_INTC:48200F69 ??				  % 1
MPU_INTC:48200F6A ??				  % 1
MPU_INTC:48200F6B ??				  % 1
MPU_INTC:48200F6C ??				  % 1
MPU_INTC:48200F6D ??				  % 1
MPU_INTC:48200F6E ??				  % 1
MPU_INTC:48200F6F ??				  % 1
MPU_INTC:48200F70 ??				  % 1
MPU_INTC:48200F71 ??				  % 1
MPU_INTC:48200F72 ??				  % 1
MPU_INTC:48200F73 ??				  % 1
MPU_INTC:48200F74 ??				  % 1
MPU_INTC:48200F75 ??				  % 1
MPU_INTC:48200F76 ??				  % 1
MPU_INTC:48200F77 ??				  % 1
MPU_INTC:48200F78 ??				  % 1
MPU_INTC:48200F79 ??				  % 1
MPU_INTC:48200F7A ??				  % 1
MPU_INTC:48200F7B ??				  % 1
MPU_INTC:48200F7C ??				  % 1
MPU_INTC:48200F7D ??				  % 1
MPU_INTC:48200F7E ??				  % 1
MPU_INTC:48200F7F ??				  % 1
MPU_INTC:48200F80 ??				  % 1
MPU_INTC:48200F81 ??				  % 1
MPU_INTC:48200F82 ??				  % 1
MPU_INTC:48200F83 ??				  % 1
MPU_INTC:48200F84 ??				  % 1
MPU_INTC:48200F85 ??				  % 1
MPU_INTC:48200F86 ??				  % 1
MPU_INTC:48200F87 ??				  % 1
MPU_INTC:48200F88 ??				  % 1
MPU_INTC:48200F89 ??				  % 1
MPU_INTC:48200F8A ??				  % 1
MPU_INTC:48200F8B ??				  % 1
MPU_INTC:48200F8C ??				  % 1
MPU_INTC:48200F8D ??				  % 1
MPU_INTC:48200F8E ??				  % 1
MPU_INTC:48200F8F ??				  % 1
MPU_INTC:48200F90 ??				  % 1
MPU_INTC:48200F91 ??				  % 1
MPU_INTC:48200F92 ??				  % 1
MPU_INTC:48200F93 ??				  % 1
MPU_INTC:48200F94 ??				  % 1
MPU_INTC:48200F95 ??				  % 1
MPU_INTC:48200F96 ??				  % 1
MPU_INTC:48200F97 ??				  % 1
MPU_INTC:48200F98 ??				  % 1
MPU_INTC:48200F99 ??				  % 1
MPU_INTC:48200F9A ??				  % 1
MPU_INTC:48200F9B ??				  % 1
MPU_INTC:48200F9C ??				  % 1
MPU_INTC:48200F9D ??				  % 1
MPU_INTC:48200F9E ??				  % 1
MPU_INTC:48200F9F ??				  % 1
MPU_INTC:48200FA0 ??				  % 1
MPU_INTC:48200FA1 ??				  % 1
MPU_INTC:48200FA2 ??				  % 1
MPU_INTC:48200FA3 ??				  % 1
MPU_INTC:48200FA4 ??				  % 1
MPU_INTC:48200FA5 ??				  % 1
MPU_INTC:48200FA6 ??				  % 1
MPU_INTC:48200FA7 ??				  % 1
MPU_INTC:48200FA8 ??				  % 1
MPU_INTC:48200FA9 ??				  % 1
MPU_INTC:48200FAA ??				  % 1
MPU_INTC:48200FAB ??				  % 1
MPU_INTC:48200FAC ??				  % 1
MPU_INTC:48200FAD ??				  % 1
MPU_INTC:48200FAE ??				  % 1
MPU_INTC:48200FAF ??				  % 1
MPU_INTC:48200FB0 ??				  % 1
MPU_INTC:48200FB1 ??				  % 1
MPU_INTC:48200FB2 ??				  % 1
MPU_INTC:48200FB3 ??				  % 1
MPU_INTC:48200FB4 ??				  % 1
MPU_INTC:48200FB5 ??				  % 1
MPU_INTC:48200FB6 ??				  % 1
MPU_INTC:48200FB7 ??				  % 1
MPU_INTC:48200FB8 ??				  % 1
MPU_INTC:48200FB9 ??				  % 1
MPU_INTC:48200FBA ??				  % 1
MPU_INTC:48200FBB ??				  % 1
MPU_INTC:48200FBC ??				  % 1
MPU_INTC:48200FBD ??				  % 1
MPU_INTC:48200FBE ??				  % 1
MPU_INTC:48200FBF ??				  % 1
MPU_INTC:48200FC0 ??				  % 1
MPU_INTC:48200FC1 ??				  % 1
MPU_INTC:48200FC2 ??				  % 1
MPU_INTC:48200FC3 ??				  % 1
MPU_INTC:48200FC4 ??				  % 1
MPU_INTC:48200FC5 ??				  % 1
MPU_INTC:48200FC6 ??				  % 1
MPU_INTC:48200FC7 ??				  % 1
MPU_INTC:48200FC8 ??				  % 1
MPU_INTC:48200FC9 ??				  % 1
MPU_INTC:48200FCA ??				  % 1
MPU_INTC:48200FCB ??				  % 1
MPU_INTC:48200FCC ??				  % 1
MPU_INTC:48200FCD ??				  % 1
MPU_INTC:48200FCE ??				  % 1
MPU_INTC:48200FCF ??				  % 1
MPU_INTC:48200FD0 ??				  % 1
MPU_INTC:48200FD1 ??				  % 1
MPU_INTC:48200FD2 ??				  % 1
MPU_INTC:48200FD3 ??				  % 1
MPU_INTC:48200FD4 ??				  % 1
MPU_INTC:48200FD5 ??				  % 1
MPU_INTC:48200FD6 ??				  % 1
MPU_INTC:48200FD7 ??				  % 1
MPU_INTC:48200FD8 ??				  % 1
MPU_INTC:48200FD9 ??				  % 1
MPU_INTC:48200FDA ??				  % 1
MPU_INTC:48200FDB ??				  % 1
MPU_INTC:48200FDC ??				  % 1
MPU_INTC:48200FDD ??				  % 1
MPU_INTC:48200FDE ??				  % 1
MPU_INTC:48200FDF ??				  % 1
MPU_INTC:48200FE0 ??				  % 1
MPU_INTC:48200FE1 ??				  % 1
MPU_INTC:48200FE2 ??				  % 1
MPU_INTC:48200FE3 ??				  % 1
MPU_INTC:48200FE4 ??				  % 1
MPU_INTC:48200FE5 ??				  % 1
MPU_INTC:48200FE6 ??				  % 1
MPU_INTC:48200FE7 ??				  % 1
MPU_INTC:48200FE8 ??				  % 1
MPU_INTC:48200FE9 ??				  % 1
MPU_INTC:48200FEA ??				  % 1
MPU_INTC:48200FEB ??				  % 1
MPU_INTC:48200FEC ??				  % 1
MPU_INTC:48200FED ??				  % 1
MPU_INTC:48200FEE ??				  % 1
MPU_INTC:48200FEF ??				  % 1
MPU_INTC:48200FF0 ??				  % 1
MPU_INTC:48200FF1 ??				  % 1
MPU_INTC:48200FF2 ??				  % 1
MPU_INTC:48200FF3 ??				  % 1
MPU_INTC:48200FF4 ??				  % 1
MPU_INTC:48200FF5 ??				  % 1
MPU_INTC:48200FF6 ??				  % 1
MPU_INTC:48200FF7 ??				  % 1
MPU_INTC:48200FF8 ??				  % 1
MPU_INTC:48200FF9 ??				  % 1
MPU_INTC:48200FFA ??				  % 1
MPU_INTC:48200FFB ??				  % 1
MPU_INTC:48200FFC ??				  % 1
MPU_INTC:48200FFD ??				  % 1
MPU_INTC:48200FFE ??				  % 1
MPU_INTC:48200FFE		  ; MPU_INTC	  ends
MPU_INTC:48200FFE
PRM:48306000		     ; ===========================================================================
PRM:48306000
PRM:48306000		     ; Segment type: Regular
PRM:48306000				     AREA PRM, DATA, ABS
PRM:48306000				     ORG 0x48306000
PRM:48306000 ??				     % 1
PRM:48306001 ??				     % 1
PRM:48306002 ??				     % 1
PRM:48306003 ??				     % 1
PRM:48306004 ??				     % 1
PRM:48306005 ??				     % 1
PRM:48306006 ??				     % 1
PRM:48306007 ??				     % 1
PRM:48306008 ??				     % 1
PRM:48306009 ??				     % 1
PRM:4830600A ??				     % 1
PRM:4830600B ??				     % 1
PRM:4830600C ??				     % 1
PRM:4830600D ??				     % 1
PRM:4830600E ??				     % 1
PRM:4830600F ??				     % 1
PRM:48306010 ??				     % 1
PRM:48306011 ??				     % 1
PRM:48306012 ??				     % 1
PRM:48306013 ??				     % 1
PRM:48306014 ??				     % 1
PRM:48306015 ??				     % 1
PRM:48306016 ??				     % 1
PRM:48306017 ??				     % 1
PRM:48306018 ??				     % 1
PRM:48306019 ??				     % 1
PRM:4830601A ??				     % 1
PRM:4830601B ??				     % 1
PRM:4830601C ??				     % 1
PRM:4830601D ??				     % 1
PRM:4830601E ??				     % 1
PRM:4830601F ??				     % 1
PRM:48306020 ??				     % 1
PRM:48306021 ??				     % 1
PRM:48306022 ??				     % 1
PRM:48306023 ??				     % 1
PRM:48306024 ??				     % 1
PRM:48306025 ??				     % 1
PRM:48306026 ??				     % 1
PRM:48306027 ??				     % 1
PRM:48306028 ??				     % 1
PRM:48306029 ??				     % 1
PRM:4830602A ??				     % 1
PRM:4830602B ??				     % 1
PRM:4830602C ??				     % 1
PRM:4830602D ??				     % 1
PRM:4830602E ??				     % 1
PRM:4830602F ??				     % 1
PRM:48306030 ??				     % 1
PRM:48306031 ??				     % 1
PRM:48306032 ??				     % 1
PRM:48306033 ??				     % 1
PRM:48306034 ??				     % 1
PRM:48306035 ??				     % 1
PRM:48306036 ??				     % 1
PRM:48306037 ??				     % 1
PRM:48306038 ??				     % 1
PRM:48306039 ??				     % 1
PRM:4830603A ??				     % 1
PRM:4830603B ??				     % 1
PRM:4830603C ??				     % 1
PRM:4830603D ??				     % 1
PRM:4830603E ??				     % 1
PRM:4830603F ??				     % 1
PRM:48306040 ??				     % 1
PRM:48306041 ??				     % 1
PRM:48306042 ??				     % 1
PRM:48306043 ??				     % 1
PRM:48306044 ??				     % 1
PRM:48306045 ??				     % 1
PRM:48306046 ??				     % 1
PRM:48306047 ??				     % 1
PRM:48306048 ??				     % 1
PRM:48306049 ??				     % 1
PRM:4830604A ??				     % 1
PRM:4830604B ??				     % 1
PRM:4830604C ??				     % 1
PRM:4830604D ??				     % 1
PRM:4830604E ??				     % 1
PRM:4830604F ??				     % 1
PRM:48306050 ??		     OMAP3430_reg_RM_RSTCTRL_IVA2 % 1					   ; This register controls the	release	of the IVA2 sub-system resets
PRM:48306051 ??				     % 1
PRM:48306052 ??				     % 1
PRM:48306053 ??				     % 1
PRM:48306054 ??				     % 1
PRM:48306055 ??				     % 1
PRM:48306056 ??				     % 1
PRM:48306057 ??				     % 1
PRM:48306058 ??		     OMAP3430_reg_RM_RSTST_IVA2	% 1					   ; This register logs	the different reset sources of the IVA2	domain.	Each bit is set	upon release of	the domain reset signal. Must be cleared by software
PRM:48306059 ??				     % 1
PRM:4830605A ??				     % 1
PRM:4830605B ??				     % 1
PRM:4830605C ??				     % 1
PRM:4830605D ??				     % 1
PRM:4830605E ??				     % 1
PRM:4830605F ??				     % 1
PRM:48306060 ??				     % 1
PRM:48306061 ??				     % 1
PRM:48306062 ??				     % 1
PRM:48306063 ??				     % 1
PRM:48306064 ??				     % 1
PRM:48306065 ??				     % 1
PRM:48306066 ??				     % 1
PRM:48306067 ??				     % 1
PRM:48306068 ??				     % 1
PRM:48306069 ??				     % 1
PRM:4830606A ??				     % 1
PRM:4830606B ??				     % 1
PRM:4830606C ??				     % 1
PRM:4830606D ??				     % 1
PRM:4830606E ??				     % 1
PRM:4830606F ??				     % 1
PRM:48306070 ??				     % 1
PRM:48306071 ??				     % 1
PRM:48306072 ??				     % 1
PRM:48306073 ??				     % 1
PRM:48306074 ??				     % 1
PRM:48306075 ??				     % 1
PRM:48306076 ??				     % 1
PRM:48306077 ??				     % 1
PRM:48306078 ??				     % 1
PRM:48306079 ??				     % 1
PRM:4830607A ??				     % 1
PRM:4830607B ??				     % 1
PRM:4830607C ??				     % 1
PRM:4830607D ??				     % 1
PRM:4830607E ??				     % 1
PRM:4830607F ??				     % 1
PRM:48306080 ??				     % 1
PRM:48306081 ??				     % 1
PRM:48306082 ??				     % 1
PRM:48306083 ??				     % 1
PRM:48306084 ??				     % 1
PRM:48306085 ??				     % 1
PRM:48306086 ??				     % 1
PRM:48306087 ??				     % 1
PRM:48306088 ??				     % 1
PRM:48306089 ??				     % 1
PRM:4830608A ??				     % 1
PRM:4830608B ??				     % 1
PRM:4830608C ??				     % 1
PRM:4830608D ??				     % 1
PRM:4830608E ??				     % 1
PRM:4830608F ??				     % 1
PRM:48306090 ??				     % 1
PRM:48306091 ??				     % 1
PRM:48306092 ??				     % 1
PRM:48306093 ??				     % 1
PRM:48306094 ??				     % 1
PRM:48306095 ??				     % 1
PRM:48306096 ??				     % 1
PRM:48306097 ??				     % 1
PRM:48306098 ??				     % 1
PRM:48306099 ??				     % 1
PRM:4830609A ??				     % 1
PRM:4830609B ??				     % 1
PRM:4830609C ??				     % 1
PRM:4830609D ??				     % 1
PRM:4830609E ??				     % 1
PRM:4830609F ??				     % 1
PRM:483060A0 ??				     % 1
PRM:483060A1 ??				     % 1
PRM:483060A2 ??				     % 1
PRM:483060A3 ??				     % 1
PRM:483060A4 ??				     % 1
PRM:483060A5 ??				     % 1
PRM:483060A6 ??				     % 1
PRM:483060A7 ??				     % 1
PRM:483060A8 ??				     % 1
PRM:483060A9 ??				     % 1
PRM:483060AA ??				     % 1
PRM:483060AB ??				     % 1
PRM:483060AC ??				     % 1
PRM:483060AD ??				     % 1
PRM:483060AE ??				     % 1
PRM:483060AF ??				     % 1
PRM:483060B0 ??				     % 1
PRM:483060B1 ??				     % 1
PRM:483060B2 ??				     % 1
PRM:483060B3 ??				     % 1
PRM:483060B4 ??				     % 1
PRM:483060B5 ??				     % 1
PRM:483060B6 ??				     % 1
PRM:483060B7 ??				     % 1
PRM:483060B8 ??				     % 1
PRM:483060B9 ??				     % 1
PRM:483060BA ??				     % 1
PRM:483060BB ??				     % 1
PRM:483060BC ??				     % 1
PRM:483060BD ??				     % 1
PRM:483060BE ??				     % 1
PRM:483060BF ??				     % 1
PRM:483060C0 ??				     % 1
PRM:483060C1 ??				     % 1
PRM:483060C2 ??				     % 1
PRM:483060C3 ??				     % 1
PRM:483060C4 ??				     % 1
PRM:483060C5 ??				     % 1
PRM:483060C6 ??				     % 1
PRM:483060C7 ??				     % 1
PRM:483060C8 ??		     OMAP3430_reg_PM_WKDEP_IVA2	% 1					   ; This register allows enabling or disabling	the wake-up of the IVA2	domain upon another domain wakeup events
PRM:483060C9 ??				     % 1
PRM:483060CA ??				     % 1
PRM:483060CB ??				     % 1
PRM:483060CC ??				     % 1
PRM:483060CD ??				     % 1
PRM:483060CE ??				     % 1
PRM:483060CF ??				     % 1
PRM:483060D0 ??				     % 1
PRM:483060D1 ??				     % 1
PRM:483060D2 ??				     % 1
PRM:483060D3 ??				     % 1
PRM:483060D4 ??				     % 1
PRM:483060D5 ??				     % 1
PRM:483060D6 ??				     % 1
PRM:483060D7 ??				     % 1
PRM:483060D8 ??				     % 1
PRM:483060D9 ??				     % 1
PRM:483060DA ??				     % 1
PRM:483060DB ??				     % 1
PRM:483060DC ??				     % 1
PRM:483060DD ??				     % 1
PRM:483060DE ??				     % 1
PRM:483060DF ??				     % 1
PRM:483060E0 ??		     OMAP3430_reg_PM_PWSTCTRL_IVA2 % 1					   ; This register controls the	IVA2 domain power state	transition
PRM:483060E1 ??				     % 1
PRM:483060E2 ??				     % 1
PRM:483060E3 ??				     % 1
PRM:483060E4 ??		     OMAP3430_reg_PM_PWSTST_IVA2 % 1					   ; This register provides a status on	the power state	transition of the IVA2 domain
PRM:483060E5 ??				     % 1
PRM:483060E6 ??				     % 1
PRM:483060E7 ??				     % 1
PRM:483060E8 ??		     OMAP3430_reg_PM_PREPWSTST_IVA2 % 1					   ; This register provides a status on	the IVA2 domain	previous power state. It indicates the state entered during the	last sleep transition
PRM:483060E9 ??				     % 1
PRM:483060EA ??				     % 1
PRM:483060EB ??				     % 1
PRM:483060EC ??				     % 1
PRM:483060ED ??				     % 1
PRM:483060EE ??				     % 1
PRM:483060EF ??				     % 1
PRM:483060F0 ??				     % 1
PRM:483060F1 ??				     % 1
PRM:483060F2 ??				     % 1
PRM:483060F3 ??				     % 1
PRM:483060F4 ??				     % 1
PRM:483060F5 ??				     % 1
PRM:483060F6 ??				     % 1
PRM:483060F7 ??				     % 1
PRM:483060F8 ??		     OMAP3430_reg_PRM_IRQSTATUS_IVA2 % 1				   ; This interrupt status register regroups all the status of the module internal events that can generate an interrupt. Write1 to a given bit	resets this bit. This register applies on the interrupt	line 1 mapped to the IVA2 interrupt controller
PRM:483060F9 ??				     % 1
PRM:483060FA ??				     % 1
PRM:483060FB ??				     % 1
PRM:483060FC ??		     OMAP3430_reg_PRM_IRQENABLE_IVA2 % 1				   ; This interrupt enable register allows masking/unmasking the module	internal sources of interrupt, on a event-by-event basis. This register	applies	on the interrupt line 0	mapped to the IVA2 Wake-Up Generator
PRM:483060FD ??				     % 1
PRM:483060FE ??				     % 1
PRM:483060FF ??				     % 1
PRM:48306100 ??				     % 1
PRM:48306101 ??				     % 1
PRM:48306102 ??				     % 1
PRM:48306103 ??				     % 1
PRM:48306104 ??				     % 1
PRM:48306105 ??				     % 1
PRM:48306106 ??				     % 1
PRM:48306107 ??				     % 1
PRM:48306108 ??				     % 1
PRM:48306109 ??				     % 1
PRM:4830610A ??				     % 1
PRM:4830610B ??				     % 1
PRM:4830610C ??				     % 1
PRM:4830610D ??				     % 1
PRM:4830610E ??				     % 1
PRM:4830610F ??				     % 1
PRM:48306110 ??				     % 1
PRM:48306111 ??				     % 1
PRM:48306112 ??				     % 1
PRM:48306113 ??				     % 1
PRM:48306114 ??				     % 1
PRM:48306115 ??				     % 1
PRM:48306116 ??				     % 1
PRM:48306117 ??				     % 1
PRM:48306118 ??				     % 1
PRM:48306119 ??				     % 1
PRM:4830611A ??				     % 1
PRM:4830611B ??				     % 1
PRM:4830611C ??				     % 1
PRM:4830611D ??				     % 1
PRM:4830611E ??				     % 1
PRM:4830611F ??				     % 1
PRM:48306120 ??				     % 1
PRM:48306121 ??				     % 1
PRM:48306122 ??				     % 1
PRM:48306123 ??				     % 1
PRM:48306124 ??				     % 1
PRM:48306125 ??				     % 1
PRM:48306126 ??				     % 1
PRM:48306127 ??				     % 1
PRM:48306128 ??				     % 1
PRM:48306129 ??				     % 1
PRM:4830612A ??				     % 1
PRM:4830612B ??				     % 1
PRM:4830612C ??				     % 1
PRM:4830612D ??				     % 1
PRM:4830612E ??				     % 1
PRM:4830612F ??				     % 1
PRM:48306130 ??				     % 1
PRM:48306131 ??				     % 1
PRM:48306132 ??				     % 1
PRM:48306133 ??				     % 1
PRM:48306134 ??				     % 1
PRM:48306135 ??				     % 1
PRM:48306136 ??				     % 1
PRM:48306137 ??				     % 1
PRM:48306138 ??				     % 1
PRM:48306139 ??				     % 1
PRM:4830613A ??				     % 1
PRM:4830613B ??				     % 1
PRM:4830613C ??				     % 1
PRM:4830613D ??				     % 1
PRM:4830613E ??				     % 1
PRM:4830613F ??				     % 1
PRM:48306140 ??				     % 1
PRM:48306141 ??				     % 1
PRM:48306142 ??				     % 1
PRM:48306143 ??				     % 1
PRM:48306144 ??				     % 1
PRM:48306145 ??				     % 1
PRM:48306146 ??				     % 1
PRM:48306147 ??				     % 1
PRM:48306148 ??				     % 1
PRM:48306149 ??				     % 1
PRM:4830614A ??				     % 1
PRM:4830614B ??				     % 1
PRM:4830614C ??				     % 1
PRM:4830614D ??				     % 1
PRM:4830614E ??				     % 1
PRM:4830614F ??				     % 1
PRM:48306150 ??				     % 1
PRM:48306151 ??				     % 1
PRM:48306152 ??				     % 1
PRM:48306153 ??				     % 1
PRM:48306154 ??				     % 1
PRM:48306155 ??				     % 1
PRM:48306156 ??				     % 1
PRM:48306157 ??				     % 1
PRM:48306158 ??				     % 1
PRM:48306159 ??				     % 1
PRM:4830615A ??				     % 1
PRM:4830615B ??				     % 1
PRM:4830615C ??				     % 1
PRM:4830615D ??				     % 1
PRM:4830615E ??				     % 1
PRM:4830615F ??				     % 1
PRM:48306160 ??				     % 1
PRM:48306161 ??				     % 1
PRM:48306162 ??				     % 1
PRM:48306163 ??				     % 1
PRM:48306164 ??				     % 1
PRM:48306165 ??				     % 1
PRM:48306166 ??				     % 1
PRM:48306167 ??				     % 1
PRM:48306168 ??				     % 1
PRM:48306169 ??				     % 1
PRM:4830616A ??				     % 1
PRM:4830616B ??				     % 1
PRM:4830616C ??				     % 1
PRM:4830616D ??				     % 1
PRM:4830616E ??				     % 1
PRM:4830616F ??				     % 1
PRM:48306170 ??				     % 1
PRM:48306171 ??				     % 1
PRM:48306172 ??				     % 1
PRM:48306173 ??				     % 1
PRM:48306174 ??				     % 1
PRM:48306175 ??				     % 1
PRM:48306176 ??				     % 1
PRM:48306177 ??				     % 1
PRM:48306178 ??				     % 1
PRM:48306179 ??				     % 1
PRM:4830617A ??				     % 1
PRM:4830617B ??				     % 1
PRM:4830617C ??				     % 1
PRM:4830617D ??				     % 1
PRM:4830617E ??				     % 1
PRM:4830617F ??				     % 1
PRM:48306180 ??				     % 1
PRM:48306181 ??				     % 1
PRM:48306182 ??				     % 1
PRM:48306183 ??				     % 1
PRM:48306184 ??				     % 1
PRM:48306185 ??				     % 1
PRM:48306186 ??				     % 1
PRM:48306187 ??				     % 1
PRM:48306188 ??				     % 1
PRM:48306189 ??				     % 1
PRM:4830618A ??				     % 1
PRM:4830618B ??				     % 1
PRM:4830618C ??				     % 1
PRM:4830618D ??				     % 1
PRM:4830618E ??				     % 1
PRM:4830618F ??				     % 1
PRM:48306190 ??				     % 1
PRM:48306191 ??				     % 1
PRM:48306192 ??				     % 1
PRM:48306193 ??				     % 1
PRM:48306194 ??				     % 1
PRM:48306195 ??				     % 1
PRM:48306196 ??				     % 1
PRM:48306197 ??				     % 1
PRM:48306198 ??				     % 1
PRM:48306199 ??				     % 1
PRM:4830619A ??				     % 1
PRM:4830619B ??				     % 1
PRM:4830619C ??				     % 1
PRM:4830619D ??				     % 1
PRM:4830619E ??				     % 1
PRM:4830619F ??				     % 1
PRM:483061A0 ??				     % 1
PRM:483061A1 ??				     % 1
PRM:483061A2 ??				     % 1
PRM:483061A3 ??				     % 1
PRM:483061A4 ??				     % 1
PRM:483061A5 ??				     % 1
PRM:483061A6 ??				     % 1
PRM:483061A7 ??				     % 1
PRM:483061A8 ??				     % 1
PRM:483061A9 ??				     % 1
PRM:483061AA ??				     % 1
PRM:483061AB ??				     % 1
PRM:483061AC ??				     % 1
PRM:483061AD ??				     % 1
PRM:483061AE ??				     % 1
PRM:483061AF ??				     % 1
PRM:483061B0 ??				     % 1
PRM:483061B1 ??				     % 1
PRM:483061B2 ??				     % 1
PRM:483061B3 ??				     % 1
PRM:483061B4 ??				     % 1
PRM:483061B5 ??				     % 1
PRM:483061B6 ??				     % 1
PRM:483061B7 ??				     % 1
PRM:483061B8 ??				     % 1
PRM:483061B9 ??				     % 1
PRM:483061BA ??				     % 1
PRM:483061BB ??				     % 1
PRM:483061BC ??				     % 1
PRM:483061BD ??				     % 1
PRM:483061BE ??				     % 1
PRM:483061BF ??				     % 1
PRM:483061C0 ??				     % 1
PRM:483061C1 ??				     % 1
PRM:483061C2 ??				     % 1
PRM:483061C3 ??				     % 1
PRM:483061C4 ??				     % 1
PRM:483061C5 ??				     % 1
PRM:483061C6 ??				     % 1
PRM:483061C7 ??				     % 1
PRM:483061C8 ??				     % 1
PRM:483061C9 ??				     % 1
PRM:483061CA ??				     % 1
PRM:483061CB ??				     % 1
PRM:483061CC ??				     % 1
PRM:483061CD ??				     % 1
PRM:483061CE ??				     % 1
PRM:483061CF ??				     % 1
PRM:483061D0 ??				     % 1
PRM:483061D1 ??				     % 1
PRM:483061D2 ??				     % 1
PRM:483061D3 ??				     % 1
PRM:483061D4 ??				     % 1
PRM:483061D5 ??				     % 1
PRM:483061D6 ??				     % 1
PRM:483061D7 ??				     % 1
PRM:483061D8 ??				     % 1
PRM:483061D9 ??				     % 1
PRM:483061DA ??				     % 1
PRM:483061DB ??				     % 1
PRM:483061DC ??				     % 1
PRM:483061DD ??				     % 1
PRM:483061DE ??				     % 1
PRM:483061DF ??				     % 1
PRM:483061E0 ??				     % 1
PRM:483061E1 ??				     % 1
PRM:483061E2 ??				     % 1
PRM:483061E3 ??				     % 1
PRM:483061E4 ??				     % 1
PRM:483061E5 ??				     % 1
PRM:483061E6 ??				     % 1
PRM:483061E7 ??				     % 1
PRM:483061E8 ??				     % 1
PRM:483061E9 ??				     % 1
PRM:483061EA ??				     % 1
PRM:483061EB ??				     % 1
PRM:483061EC ??				     % 1
PRM:483061ED ??				     % 1
PRM:483061EE ??				     % 1
PRM:483061EF ??				     % 1
PRM:483061F0 ??				     % 1
PRM:483061F1 ??				     % 1
PRM:483061F2 ??				     % 1
PRM:483061F3 ??				     % 1
PRM:483061F4 ??				     % 1
PRM:483061F5 ??				     % 1
PRM:483061F6 ??				     % 1
PRM:483061F7 ??				     % 1
PRM:483061F8 ??				     % 1
PRM:483061F9 ??				     % 1
PRM:483061FA ??				     % 1
PRM:483061FB ??				     % 1
PRM:483061FC ??				     % 1
PRM:483061FD ??				     % 1
PRM:483061FE ??				     % 1
PRM:483061FF ??				     % 1
PRM:48306200 ??				     % 1
PRM:48306201 ??				     % 1
PRM:48306202 ??				     % 1
PRM:48306203 ??				     % 1
PRM:48306204 ??				     % 1
PRM:48306205 ??				     % 1
PRM:48306206 ??				     % 1
PRM:48306207 ??				     % 1
PRM:48306208 ??				     % 1
PRM:48306209 ??				     % 1
PRM:4830620A ??				     % 1
PRM:4830620B ??				     % 1
PRM:4830620C ??				     % 1
PRM:4830620D ??				     % 1
PRM:4830620E ??				     % 1
PRM:4830620F ??				     % 1
PRM:48306210 ??				     % 1
PRM:48306211 ??				     % 1
PRM:48306212 ??				     % 1
PRM:48306213 ??				     % 1
PRM:48306214 ??				     % 1
PRM:48306215 ??				     % 1
PRM:48306216 ??				     % 1
PRM:48306217 ??				     % 1
PRM:48306218 ??				     % 1
PRM:48306219 ??				     % 1
PRM:4830621A ??				     % 1
PRM:4830621B ??				     % 1
PRM:4830621C ??				     % 1
PRM:4830621D ??				     % 1
PRM:4830621E ??				     % 1
PRM:4830621F ??				     % 1
PRM:48306220 ??				     % 1
PRM:48306221 ??				     % 1
PRM:48306222 ??				     % 1
PRM:48306223 ??				     % 1
PRM:48306224 ??				     % 1
PRM:48306225 ??				     % 1
PRM:48306226 ??				     % 1
PRM:48306227 ??				     % 1
PRM:48306228 ??				     % 1
PRM:48306229 ??				     % 1
PRM:4830622A ??				     % 1
PRM:4830622B ??				     % 1
PRM:4830622C ??				     % 1
PRM:4830622D ??				     % 1
PRM:4830622E ??				     % 1
PRM:4830622F ??				     % 1
PRM:48306230 ??				     % 1
PRM:48306231 ??				     % 1
PRM:48306232 ??				     % 1
PRM:48306233 ??				     % 1
PRM:48306234 ??				     % 1
PRM:48306235 ??				     % 1
PRM:48306236 ??				     % 1
PRM:48306237 ??				     % 1
PRM:48306238 ??				     % 1
PRM:48306239 ??				     % 1
PRM:4830623A ??				     % 1
PRM:4830623B ??				     % 1
PRM:4830623C ??				     % 1
PRM:4830623D ??				     % 1
PRM:4830623E ??				     % 1
PRM:4830623F ??				     % 1
PRM:48306240 ??				     % 1
PRM:48306241 ??				     % 1
PRM:48306242 ??				     % 1
PRM:48306243 ??				     % 1
PRM:48306244 ??				     % 1
PRM:48306245 ??				     % 1
PRM:48306246 ??				     % 1
PRM:48306247 ??				     % 1
PRM:48306248 ??				     % 1
PRM:48306249 ??				     % 1
PRM:4830624A ??				     % 1
PRM:4830624B ??				     % 1
PRM:4830624C ??				     % 1
PRM:4830624D ??				     % 1
PRM:4830624E ??				     % 1
PRM:4830624F ??				     % 1
PRM:48306250 ??				     % 1
PRM:48306251 ??				     % 1
PRM:48306252 ??				     % 1
PRM:48306253 ??				     % 1
PRM:48306254 ??				     % 1
PRM:48306255 ??				     % 1
PRM:48306256 ??				     % 1
PRM:48306257 ??				     % 1
PRM:48306258 ??				     % 1
PRM:48306259 ??				     % 1
PRM:4830625A ??				     % 1
PRM:4830625B ??				     % 1
PRM:4830625C ??				     % 1
PRM:4830625D ??				     % 1
PRM:4830625E ??				     % 1
PRM:4830625F ??				     % 1
PRM:48306260 ??				     % 1
PRM:48306261 ??				     % 1
PRM:48306262 ??				     % 1
PRM:48306263 ??				     % 1
PRM:48306264 ??				     % 1
PRM:48306265 ??				     % 1
PRM:48306266 ??				     % 1
PRM:48306267 ??				     % 1
PRM:48306268 ??				     % 1
PRM:48306269 ??				     % 1
PRM:4830626A ??				     % 1
PRM:4830626B ??				     % 1
PRM:4830626C ??				     % 1
PRM:4830626D ??				     % 1
PRM:4830626E ??				     % 1
PRM:4830626F ??				     % 1
PRM:48306270 ??				     % 1
PRM:48306271 ??				     % 1
PRM:48306272 ??				     % 1
PRM:48306273 ??				     % 1
PRM:48306274 ??				     % 1
PRM:48306275 ??				     % 1
PRM:48306276 ??				     % 1
PRM:48306277 ??				     % 1
PRM:48306278 ??				     % 1
PRM:48306279 ??				     % 1
PRM:4830627A ??				     % 1
PRM:4830627B ??				     % 1
PRM:4830627C ??				     % 1
PRM:4830627D ??				     % 1
PRM:4830627E ??				     % 1
PRM:4830627F ??				     % 1
PRM:48306280 ??				     % 1
PRM:48306281 ??				     % 1
PRM:48306282 ??				     % 1
PRM:48306283 ??				     % 1
PRM:48306284 ??				     % 1
PRM:48306285 ??				     % 1
PRM:48306286 ??				     % 1
PRM:48306287 ??				     % 1
PRM:48306288 ??				     % 1
PRM:48306289 ??				     % 1
PRM:4830628A ??				     % 1
PRM:4830628B ??				     % 1
PRM:4830628C ??				     % 1
PRM:4830628D ??				     % 1
PRM:4830628E ??				     % 1
PRM:4830628F ??				     % 1
PRM:48306290 ??				     % 1
PRM:48306291 ??				     % 1
PRM:48306292 ??				     % 1
PRM:48306293 ??				     % 1
PRM:48306294 ??				     % 1
PRM:48306295 ??				     % 1
PRM:48306296 ??				     % 1
PRM:48306297 ??				     % 1
PRM:48306298 ??				     % 1
PRM:48306299 ??				     % 1
PRM:4830629A ??				     % 1
PRM:4830629B ??				     % 1
PRM:4830629C ??				     % 1
PRM:4830629D ??				     % 1
PRM:4830629E ??				     % 1
PRM:4830629F ??				     % 1
PRM:483062A0 ??				     % 1
PRM:483062A1 ??				     % 1
PRM:483062A2 ??				     % 1
PRM:483062A3 ??				     % 1
PRM:483062A4 ??				     % 1
PRM:483062A5 ??				     % 1
PRM:483062A6 ??				     % 1
PRM:483062A7 ??				     % 1
PRM:483062A8 ??				     % 1
PRM:483062A9 ??				     % 1
PRM:483062AA ??				     % 1
PRM:483062AB ??				     % 1
PRM:483062AC ??				     % 1
PRM:483062AD ??				     % 1
PRM:483062AE ??				     % 1
PRM:483062AF ??				     % 1
PRM:483062B0 ??				     % 1
PRM:483062B1 ??				     % 1
PRM:483062B2 ??				     % 1
PRM:483062B3 ??				     % 1
PRM:483062B4 ??				     % 1
PRM:483062B5 ??				     % 1
PRM:483062B6 ??				     % 1
PRM:483062B7 ??				     % 1
PRM:483062B8 ??				     % 1
PRM:483062B9 ??				     % 1
PRM:483062BA ??				     % 1
PRM:483062BB ??				     % 1
PRM:483062BC ??				     % 1
PRM:483062BD ??				     % 1
PRM:483062BE ??				     % 1
PRM:483062BF ??				     % 1
PRM:483062C0 ??				     % 1
PRM:483062C1 ??				     % 1
PRM:483062C2 ??				     % 1
PRM:483062C3 ??				     % 1
PRM:483062C4 ??				     % 1
PRM:483062C5 ??				     % 1
PRM:483062C6 ??				     % 1
PRM:483062C7 ??				     % 1
PRM:483062C8 ??				     % 1
PRM:483062C9 ??				     % 1
PRM:483062CA ??				     % 1
PRM:483062CB ??				     % 1
PRM:483062CC ??				     % 1
PRM:483062CD ??				     % 1
PRM:483062CE ??				     % 1
PRM:483062CF ??				     % 1
PRM:483062D0 ??				     % 1
PRM:483062D1 ??				     % 1
PRM:483062D2 ??				     % 1
PRM:483062D3 ??				     % 1
PRM:483062D4 ??				     % 1
PRM:483062D5 ??				     % 1
PRM:483062D6 ??				     % 1
PRM:483062D7 ??				     % 1
PRM:483062D8 ??				     % 1
PRM:483062D9 ??				     % 1
PRM:483062DA ??				     % 1
PRM:483062DB ??				     % 1
PRM:483062DC ??				     % 1
PRM:483062DD ??				     % 1
PRM:483062DE ??				     % 1
PRM:483062DF ??				     % 1
PRM:483062E0 ??				     % 1
PRM:483062E1 ??				     % 1
PRM:483062E2 ??				     % 1
PRM:483062E3 ??				     % 1
PRM:483062E4 ??				     % 1
PRM:483062E5 ??				     % 1
PRM:483062E6 ??				     % 1
PRM:483062E7 ??				     % 1
PRM:483062E8 ??				     % 1
PRM:483062E9 ??				     % 1
PRM:483062EA ??				     % 1
PRM:483062EB ??				     % 1
PRM:483062EC ??				     % 1
PRM:483062ED ??				     % 1
PRM:483062EE ??				     % 1
PRM:483062EF ??				     % 1
PRM:483062F0 ??				     % 1
PRM:483062F1 ??				     % 1
PRM:483062F2 ??				     % 1
PRM:483062F3 ??				     % 1
PRM:483062F4 ??				     % 1
PRM:483062F5 ??				     % 1
PRM:483062F6 ??				     % 1
PRM:483062F7 ??				     % 1
PRM:483062F8 ??				     % 1
PRM:483062F9 ??				     % 1
PRM:483062FA ??				     % 1
PRM:483062FB ??				     % 1
PRM:483062FC ??				     % 1
PRM:483062FD ??				     % 1
PRM:483062FE ??				     % 1
PRM:483062FF ??				     % 1
PRM:48306300 ??				     % 1
PRM:48306301 ??				     % 1
PRM:48306302 ??				     % 1
PRM:48306303 ??				     % 1
PRM:48306304 ??				     % 1
PRM:48306305 ??				     % 1
PRM:48306306 ??				     % 1
PRM:48306307 ??				     % 1
PRM:48306308 ??				     % 1
PRM:48306309 ??				     % 1
PRM:4830630A ??				     % 1
PRM:4830630B ??				     % 1
PRM:4830630C ??				     % 1
PRM:4830630D ??				     % 1
PRM:4830630E ??				     % 1
PRM:4830630F ??				     % 1
PRM:48306310 ??				     % 1
PRM:48306311 ??				     % 1
PRM:48306312 ??				     % 1
PRM:48306313 ??				     % 1
PRM:48306314 ??				     % 1
PRM:48306315 ??				     % 1
PRM:48306316 ??				     % 1
PRM:48306317 ??				     % 1
PRM:48306318 ??				     % 1
PRM:48306319 ??				     % 1
PRM:4830631A ??				     % 1
PRM:4830631B ??				     % 1
PRM:4830631C ??				     % 1
PRM:4830631D ??				     % 1
PRM:4830631E ??				     % 1
PRM:4830631F ??				     % 1
PRM:48306320 ??				     % 1
PRM:48306321 ??				     % 1
PRM:48306322 ??				     % 1
PRM:48306323 ??				     % 1
PRM:48306324 ??				     % 1
PRM:48306325 ??				     % 1
PRM:48306326 ??				     % 1
PRM:48306327 ??				     % 1
PRM:48306328 ??				     % 1
PRM:48306329 ??				     % 1
PRM:4830632A ??				     % 1
PRM:4830632B ??				     % 1
PRM:4830632C ??				     % 1
PRM:4830632D ??				     % 1
PRM:4830632E ??				     % 1
PRM:4830632F ??				     % 1
PRM:48306330 ??				     % 1
PRM:48306331 ??				     % 1
PRM:48306332 ??				     % 1
PRM:48306333 ??				     % 1
PRM:48306334 ??				     % 1
PRM:48306335 ??				     % 1
PRM:48306336 ??				     % 1
PRM:48306337 ??				     % 1
PRM:48306338 ??				     % 1
PRM:48306339 ??				     % 1
PRM:4830633A ??				     % 1
PRM:4830633B ??				     % 1
PRM:4830633C ??				     % 1
PRM:4830633D ??				     % 1
PRM:4830633E ??				     % 1
PRM:4830633F ??				     % 1
PRM:48306340 ??				     % 1
PRM:48306341 ??				     % 1
PRM:48306342 ??				     % 1
PRM:48306343 ??				     % 1
PRM:48306344 ??				     % 1
PRM:48306345 ??				     % 1
PRM:48306346 ??				     % 1
PRM:48306347 ??				     % 1
PRM:48306348 ??				     % 1
PRM:48306349 ??				     % 1
PRM:4830634A ??				     % 1
PRM:4830634B ??				     % 1
PRM:4830634C ??				     % 1
PRM:4830634D ??				     % 1
PRM:4830634E ??				     % 1
PRM:4830634F ??				     % 1
PRM:48306350 ??				     % 1
PRM:48306351 ??				     % 1
PRM:48306352 ??				     % 1
PRM:48306353 ??				     % 1
PRM:48306354 ??				     % 1
PRM:48306355 ??				     % 1
PRM:48306356 ??				     % 1
PRM:48306357 ??				     % 1
PRM:48306358 ??				     % 1
PRM:48306359 ??				     % 1
PRM:4830635A ??				     % 1
PRM:4830635B ??				     % 1
PRM:4830635C ??				     % 1
PRM:4830635D ??				     % 1
PRM:4830635E ??				     % 1
PRM:4830635F ??				     % 1
PRM:48306360 ??				     % 1
PRM:48306361 ??				     % 1
PRM:48306362 ??				     % 1
PRM:48306363 ??				     % 1
PRM:48306364 ??				     % 1
PRM:48306365 ??				     % 1
PRM:48306366 ??				     % 1
PRM:48306367 ??				     % 1
PRM:48306368 ??				     % 1
PRM:48306369 ??				     % 1
PRM:4830636A ??				     % 1
PRM:4830636B ??				     % 1
PRM:4830636C ??				     % 1
PRM:4830636D ??				     % 1
PRM:4830636E ??				     % 1
PRM:4830636F ??				     % 1
PRM:48306370 ??				     % 1
PRM:48306371 ??				     % 1
PRM:48306372 ??				     % 1
PRM:48306373 ??				     % 1
PRM:48306374 ??				     % 1
PRM:48306375 ??				     % 1
PRM:48306376 ??				     % 1
PRM:48306377 ??				     % 1
PRM:48306378 ??				     % 1
PRM:48306379 ??				     % 1
PRM:4830637A ??				     % 1
PRM:4830637B ??				     % 1
PRM:4830637C ??				     % 1
PRM:4830637D ??				     % 1
PRM:4830637E ??				     % 1
PRM:4830637F ??				     % 1
PRM:48306380 ??				     % 1
PRM:48306381 ??				     % 1
PRM:48306382 ??				     % 1
PRM:48306383 ??				     % 1
PRM:48306384 ??				     % 1
PRM:48306385 ??				     % 1
PRM:48306386 ??				     % 1
PRM:48306387 ??				     % 1
PRM:48306388 ??				     % 1
PRM:48306389 ??				     % 1
PRM:4830638A ??				     % 1
PRM:4830638B ??				     % 1
PRM:4830638C ??				     % 1
PRM:4830638D ??				     % 1
PRM:4830638E ??				     % 1
PRM:4830638F ??				     % 1
PRM:48306390 ??				     % 1
PRM:48306391 ??				     % 1
PRM:48306392 ??				     % 1
PRM:48306393 ??				     % 1
PRM:48306394 ??				     % 1
PRM:48306395 ??				     % 1
PRM:48306396 ??				     % 1
PRM:48306397 ??				     % 1
PRM:48306398 ??				     % 1
PRM:48306399 ??				     % 1
PRM:4830639A ??				     % 1
PRM:4830639B ??				     % 1
PRM:4830639C ??				     % 1
PRM:4830639D ??				     % 1
PRM:4830639E ??				     % 1
PRM:4830639F ??				     % 1
PRM:483063A0 ??				     % 1
PRM:483063A1 ??				     % 1
PRM:483063A2 ??				     % 1
PRM:483063A3 ??				     % 1
PRM:483063A4 ??				     % 1
PRM:483063A5 ??				     % 1
PRM:483063A6 ??				     % 1
PRM:483063A7 ??				     % 1
PRM:483063A8 ??				     % 1
PRM:483063A9 ??				     % 1
PRM:483063AA ??				     % 1
PRM:483063AB ??				     % 1
PRM:483063AC ??				     % 1
PRM:483063AD ??				     % 1
PRM:483063AE ??				     % 1
PRM:483063AF ??				     % 1
PRM:483063B0 ??				     % 1
PRM:483063B1 ??				     % 1
PRM:483063B2 ??				     % 1
PRM:483063B3 ??				     % 1
PRM:483063B4 ??				     % 1
PRM:483063B5 ??				     % 1
PRM:483063B6 ??				     % 1
PRM:483063B7 ??				     % 1
PRM:483063B8 ??				     % 1
PRM:483063B9 ??				     % 1
PRM:483063BA ??				     % 1
PRM:483063BB ??				     % 1
PRM:483063BC ??				     % 1
PRM:483063BD ??				     % 1
PRM:483063BE ??				     % 1
PRM:483063BF ??				     % 1
PRM:483063C0 ??				     % 1
PRM:483063C1 ??				     % 1
PRM:483063C2 ??				     % 1
PRM:483063C3 ??				     % 1
PRM:483063C4 ??				     % 1
PRM:483063C5 ??				     % 1
PRM:483063C6 ??				     % 1
PRM:483063C7 ??				     % 1
PRM:483063C8 ??				     % 1
PRM:483063C9 ??				     % 1
PRM:483063CA ??				     % 1
PRM:483063CB ??				     % 1
PRM:483063CC ??				     % 1
PRM:483063CD ??				     % 1
PRM:483063CE ??				     % 1
PRM:483063CF ??				     % 1
PRM:483063D0 ??				     % 1
PRM:483063D1 ??				     % 1
PRM:483063D2 ??				     % 1
PRM:483063D3 ??				     % 1
PRM:483063D4 ??				     % 1
PRM:483063D5 ??				     % 1
PRM:483063D6 ??				     % 1
PRM:483063D7 ??				     % 1
PRM:483063D8 ??				     % 1
PRM:483063D9 ??				     % 1
PRM:483063DA ??				     % 1
PRM:483063DB ??				     % 1
PRM:483063DC ??				     % 1
PRM:483063DD ??				     % 1
PRM:483063DE ??				     % 1
PRM:483063DF ??				     % 1
PRM:483063E0 ??				     % 1
PRM:483063E1 ??				     % 1
PRM:483063E2 ??				     % 1
PRM:483063E3 ??				     % 1
PRM:483063E4 ??				     % 1
PRM:483063E5 ??				     % 1
PRM:483063E6 ??				     % 1
PRM:483063E7 ??				     % 1
PRM:483063E8 ??				     % 1
PRM:483063E9 ??				     % 1
PRM:483063EA ??				     % 1
PRM:483063EB ??				     % 1
PRM:483063EC ??				     % 1
PRM:483063ED ??				     % 1
PRM:483063EE ??				     % 1
PRM:483063EF ??				     % 1
PRM:483063F0 ??				     % 1
PRM:483063F1 ??				     % 1
PRM:483063F2 ??				     % 1
PRM:483063F3 ??				     % 1
PRM:483063F4 ??				     % 1
PRM:483063F5 ??				     % 1
PRM:483063F6 ??				     % 1
PRM:483063F7 ??				     % 1
PRM:483063F8 ??				     % 1
PRM:483063F9 ??				     % 1
PRM:483063FA ??				     % 1
PRM:483063FB ??				     % 1
PRM:483063FC ??				     % 1
PRM:483063FD ??				     % 1
PRM:483063FE ??				     % 1
PRM:483063FF ??				     % 1
PRM:48306400 ??				     % 1
PRM:48306401 ??				     % 1
PRM:48306402 ??				     % 1
PRM:48306403 ??				     % 1
PRM:48306404 ??				     % 1
PRM:48306405 ??				     % 1
PRM:48306406 ??				     % 1
PRM:48306407 ??				     % 1
PRM:48306408 ??				     % 1
PRM:48306409 ??				     % 1
PRM:4830640A ??				     % 1
PRM:4830640B ??				     % 1
PRM:4830640C ??				     % 1
PRM:4830640D ??				     % 1
PRM:4830640E ??				     % 1
PRM:4830640F ??				     % 1
PRM:48306410 ??				     % 1
PRM:48306411 ??				     % 1
PRM:48306412 ??				     % 1
PRM:48306413 ??				     % 1
PRM:48306414 ??				     % 1
PRM:48306415 ??				     % 1
PRM:48306416 ??				     % 1
PRM:48306417 ??				     % 1
PRM:48306418 ??				     % 1
PRM:48306419 ??				     % 1
PRM:4830641A ??				     % 1
PRM:4830641B ??				     % 1
PRM:4830641C ??				     % 1
PRM:4830641D ??				     % 1
PRM:4830641E ??				     % 1
PRM:4830641F ??				     % 1
PRM:48306420 ??				     % 1
PRM:48306421 ??				     % 1
PRM:48306422 ??				     % 1
PRM:48306423 ??				     % 1
PRM:48306424 ??				     % 1
PRM:48306425 ??				     % 1
PRM:48306426 ??				     % 1
PRM:48306427 ??				     % 1
PRM:48306428 ??				     % 1
PRM:48306429 ??				     % 1
PRM:4830642A ??				     % 1
PRM:4830642B ??				     % 1
PRM:4830642C ??				     % 1
PRM:4830642D ??				     % 1
PRM:4830642E ??				     % 1
PRM:4830642F ??				     % 1
PRM:48306430 ??				     % 1
PRM:48306431 ??				     % 1
PRM:48306432 ??				     % 1
PRM:48306433 ??				     % 1
PRM:48306434 ??				     % 1
PRM:48306435 ??				     % 1
PRM:48306436 ??				     % 1
PRM:48306437 ??				     % 1
PRM:48306438 ??				     % 1
PRM:48306439 ??				     % 1
PRM:4830643A ??				     % 1
PRM:4830643B ??				     % 1
PRM:4830643C ??				     % 1
PRM:4830643D ??				     % 1
PRM:4830643E ??				     % 1
PRM:4830643F ??				     % 1
PRM:48306440 ??				     % 1
PRM:48306441 ??				     % 1
PRM:48306442 ??				     % 1
PRM:48306443 ??				     % 1
PRM:48306444 ??				     % 1
PRM:48306445 ??				     % 1
PRM:48306446 ??				     % 1
PRM:48306447 ??				     % 1
PRM:48306448 ??				     % 1
PRM:48306449 ??				     % 1
PRM:4830644A ??				     % 1
PRM:4830644B ??				     % 1
PRM:4830644C ??				     % 1
PRM:4830644D ??				     % 1
PRM:4830644E ??				     % 1
PRM:4830644F ??				     % 1
PRM:48306450 ??				     % 1
PRM:48306451 ??				     % 1
PRM:48306452 ??				     % 1
PRM:48306453 ??				     % 1
PRM:48306454 ??				     % 1
PRM:48306455 ??				     % 1
PRM:48306456 ??				     % 1
PRM:48306457 ??				     % 1
PRM:48306458 ??				     % 1
PRM:48306459 ??				     % 1
PRM:4830645A ??				     % 1
PRM:4830645B ??				     % 1
PRM:4830645C ??				     % 1
PRM:4830645D ??				     % 1
PRM:4830645E ??				     % 1
PRM:4830645F ??				     % 1
PRM:48306460 ??				     % 1
PRM:48306461 ??				     % 1
PRM:48306462 ??				     % 1
PRM:48306463 ??				     % 1
PRM:48306464 ??				     % 1
PRM:48306465 ??				     % 1
PRM:48306466 ??				     % 1
PRM:48306467 ??				     % 1
PRM:48306468 ??				     % 1
PRM:48306469 ??				     % 1
PRM:4830646A ??				     % 1
PRM:4830646B ??				     % 1
PRM:4830646C ??				     % 1
PRM:4830646D ??				     % 1
PRM:4830646E ??				     % 1
PRM:4830646F ??				     % 1
PRM:48306470 ??				     % 1
PRM:48306471 ??				     % 1
PRM:48306472 ??				     % 1
PRM:48306473 ??				     % 1
PRM:48306474 ??				     % 1
PRM:48306475 ??				     % 1
PRM:48306476 ??				     % 1
PRM:48306477 ??				     % 1
PRM:48306478 ??				     % 1
PRM:48306479 ??				     % 1
PRM:4830647A ??				     % 1
PRM:4830647B ??				     % 1
PRM:4830647C ??				     % 1
PRM:4830647D ??				     % 1
PRM:4830647E ??				     % 1
PRM:4830647F ??				     % 1
PRM:48306480 ??				     % 1
PRM:48306481 ??				     % 1
PRM:48306482 ??				     % 1
PRM:48306483 ??				     % 1
PRM:48306484 ??				     % 1
PRM:48306485 ??				     % 1
PRM:48306486 ??				     % 1
PRM:48306487 ??				     % 1
PRM:48306488 ??				     % 1
PRM:48306489 ??				     % 1
PRM:4830648A ??				     % 1
PRM:4830648B ??				     % 1
PRM:4830648C ??				     % 1
PRM:4830648D ??				     % 1
PRM:4830648E ??				     % 1
PRM:4830648F ??				     % 1
PRM:48306490 ??				     % 1
PRM:48306491 ??				     % 1
PRM:48306492 ??				     % 1
PRM:48306493 ??				     % 1
PRM:48306494 ??				     % 1
PRM:48306495 ??				     % 1
PRM:48306496 ??				     % 1
PRM:48306497 ??				     % 1
PRM:48306498 ??				     % 1
PRM:48306499 ??				     % 1
PRM:4830649A ??				     % 1
PRM:4830649B ??				     % 1
PRM:4830649C ??				     % 1
PRM:4830649D ??				     % 1
PRM:4830649E ??				     % 1
PRM:4830649F ??				     % 1
PRM:483064A0 ??				     % 1
PRM:483064A1 ??				     % 1
PRM:483064A2 ??				     % 1
PRM:483064A3 ??				     % 1
PRM:483064A4 ??				     % 1
PRM:483064A5 ??				     % 1
PRM:483064A6 ??				     % 1
PRM:483064A7 ??				     % 1
PRM:483064A8 ??				     % 1
PRM:483064A9 ??				     % 1
PRM:483064AA ??				     % 1
PRM:483064AB ??				     % 1
PRM:483064AC ??				     % 1
PRM:483064AD ??				     % 1
PRM:483064AE ??				     % 1
PRM:483064AF ??				     % 1
PRM:483064B0 ??				     % 1
PRM:483064B1 ??				     % 1
PRM:483064B2 ??				     % 1
PRM:483064B3 ??				     % 1
PRM:483064B4 ??				     % 1
PRM:483064B5 ??				     % 1
PRM:483064B6 ??				     % 1
PRM:483064B7 ??				     % 1
PRM:483064B8 ??				     % 1
PRM:483064B9 ??				     % 1
PRM:483064BA ??				     % 1
PRM:483064BB ??				     % 1
PRM:483064BC ??				     % 1
PRM:483064BD ??				     % 1
PRM:483064BE ??				     % 1
PRM:483064BF ??				     % 1
PRM:483064C0 ??				     % 1
PRM:483064C1 ??				     % 1
PRM:483064C2 ??				     % 1
PRM:483064C3 ??				     % 1
PRM:483064C4 ??				     % 1
PRM:483064C5 ??				     % 1
PRM:483064C6 ??				     % 1
PRM:483064C7 ??				     % 1
PRM:483064C8 ??				     % 1
PRM:483064C9 ??				     % 1
PRM:483064CA ??				     % 1
PRM:483064CB ??				     % 1
PRM:483064CC ??				     % 1
PRM:483064CD ??				     % 1
PRM:483064CE ??				     % 1
PRM:483064CF ??				     % 1
PRM:483064D0 ??				     % 1
PRM:483064D1 ??				     % 1
PRM:483064D2 ??				     % 1
PRM:483064D3 ??				     % 1
PRM:483064D4 ??				     % 1
PRM:483064D5 ??				     % 1
PRM:483064D6 ??				     % 1
PRM:483064D7 ??				     % 1
PRM:483064D8 ??				     % 1
PRM:483064D9 ??				     % 1
PRM:483064DA ??				     % 1
PRM:483064DB ??				     % 1
PRM:483064DC ??				     % 1
PRM:483064DD ??				     % 1
PRM:483064DE ??				     % 1
PRM:483064DF ??				     % 1
PRM:483064E0 ??				     % 1
PRM:483064E1 ??				     % 1
PRM:483064E2 ??				     % 1
PRM:483064E3 ??				     % 1
PRM:483064E4 ??				     % 1
PRM:483064E5 ??				     % 1
PRM:483064E6 ??				     % 1
PRM:483064E7 ??				     % 1
PRM:483064E8 ??				     % 1
PRM:483064E9 ??				     % 1
PRM:483064EA ??				     % 1
PRM:483064EB ??				     % 1
PRM:483064EC ??				     % 1
PRM:483064ED ??				     % 1
PRM:483064EE ??				     % 1
PRM:483064EF ??				     % 1
PRM:483064F0 ??				     % 1
PRM:483064F1 ??				     % 1
PRM:483064F2 ??				     % 1
PRM:483064F3 ??				     % 1
PRM:483064F4 ??				     % 1
PRM:483064F5 ??				     % 1
PRM:483064F6 ??				     % 1
PRM:483064F7 ??				     % 1
PRM:483064F8 ??				     % 1
PRM:483064F9 ??				     % 1
PRM:483064FA ??				     % 1
PRM:483064FB ??				     % 1
PRM:483064FC ??				     % 1
PRM:483064FD ??				     % 1
PRM:483064FE ??				     % 1
PRM:483064FF ??				     % 1
PRM:48306500 ??				     % 1
PRM:48306501 ??				     % 1
PRM:48306502 ??				     % 1
PRM:48306503 ??				     % 1
PRM:48306504 ??				     % 1
PRM:48306505 ??				     % 1
PRM:48306506 ??				     % 1
PRM:48306507 ??				     % 1
PRM:48306508 ??				     % 1
PRM:48306509 ??				     % 1
PRM:4830650A ??				     % 1
PRM:4830650B ??				     % 1
PRM:4830650C ??				     % 1
PRM:4830650D ??				     % 1
PRM:4830650E ??				     % 1
PRM:4830650F ??				     % 1
PRM:48306510 ??				     % 1
PRM:48306511 ??				     % 1
PRM:48306512 ??				     % 1
PRM:48306513 ??				     % 1
PRM:48306514 ??				     % 1
PRM:48306515 ??				     % 1
PRM:48306516 ??				     % 1
PRM:48306517 ??				     % 1
PRM:48306518 ??				     % 1
PRM:48306519 ??				     % 1
PRM:4830651A ??				     % 1
PRM:4830651B ??				     % 1
PRM:4830651C ??				     % 1
PRM:4830651D ??				     % 1
PRM:4830651E ??				     % 1
PRM:4830651F ??				     % 1
PRM:48306520 ??				     % 1
PRM:48306521 ??				     % 1
PRM:48306522 ??				     % 1
PRM:48306523 ??				     % 1
PRM:48306524 ??				     % 1
PRM:48306525 ??				     % 1
PRM:48306526 ??				     % 1
PRM:48306527 ??				     % 1
PRM:48306528 ??				     % 1
PRM:48306529 ??				     % 1
PRM:4830652A ??				     % 1
PRM:4830652B ??				     % 1
PRM:4830652C ??				     % 1
PRM:4830652D ??				     % 1
PRM:4830652E ??				     % 1
PRM:4830652F ??				     % 1
PRM:48306530 ??				     % 1
PRM:48306531 ??				     % 1
PRM:48306532 ??				     % 1
PRM:48306533 ??				     % 1
PRM:48306534 ??				     % 1
PRM:48306535 ??				     % 1
PRM:48306536 ??				     % 1
PRM:48306537 ??				     % 1
PRM:48306538 ??				     % 1
PRM:48306539 ??				     % 1
PRM:4830653A ??				     % 1
PRM:4830653B ??				     % 1
PRM:4830653C ??				     % 1
PRM:4830653D ??				     % 1
PRM:4830653E ??				     % 1
PRM:4830653F ??				     % 1
PRM:48306540 ??				     % 1
PRM:48306541 ??				     % 1
PRM:48306542 ??				     % 1
PRM:48306543 ??				     % 1
PRM:48306544 ??				     % 1
PRM:48306545 ??				     % 1
PRM:48306546 ??				     % 1
PRM:48306547 ??				     % 1
PRM:48306548 ??				     % 1
PRM:48306549 ??				     % 1
PRM:4830654A ??				     % 1
PRM:4830654B ??				     % 1
PRM:4830654C ??				     % 1
PRM:4830654D ??				     % 1
PRM:4830654E ??				     % 1
PRM:4830654F ??				     % 1
PRM:48306550 ??				     % 1
PRM:48306551 ??				     % 1
PRM:48306552 ??				     % 1
PRM:48306553 ??				     % 1
PRM:48306554 ??				     % 1
PRM:48306555 ??				     % 1
PRM:48306556 ??				     % 1
PRM:48306557 ??				     % 1
PRM:48306558 ??				     % 1
PRM:48306559 ??				     % 1
PRM:4830655A ??				     % 1
PRM:4830655B ??				     % 1
PRM:4830655C ??				     % 1
PRM:4830655D ??				     % 1
PRM:4830655E ??				     % 1
PRM:4830655F ??				     % 1
PRM:48306560 ??				     % 1
PRM:48306561 ??				     % 1
PRM:48306562 ??				     % 1
PRM:48306563 ??				     % 1
PRM:48306564 ??				     % 1
PRM:48306565 ??				     % 1
PRM:48306566 ??				     % 1
PRM:48306567 ??				     % 1
PRM:48306568 ??				     % 1
PRM:48306569 ??				     % 1
PRM:4830656A ??				     % 1
PRM:4830656B ??				     % 1
PRM:4830656C ??				     % 1
PRM:4830656D ??				     % 1
PRM:4830656E ??				     % 1
PRM:4830656F ??				     % 1
PRM:48306570 ??				     % 1
PRM:48306571 ??				     % 1
PRM:48306572 ??				     % 1
PRM:48306573 ??				     % 1
PRM:48306574 ??				     % 1
PRM:48306575 ??				     % 1
PRM:48306576 ??				     % 1
PRM:48306577 ??				     % 1
PRM:48306578 ??				     % 1
PRM:48306579 ??				     % 1
PRM:4830657A ??				     % 1
PRM:4830657B ??				     % 1
PRM:4830657C ??				     % 1
PRM:4830657D ??				     % 1
PRM:4830657E ??				     % 1
PRM:4830657F ??				     % 1
PRM:48306580 ??				     % 1
PRM:48306581 ??				     % 1
PRM:48306582 ??				     % 1
PRM:48306583 ??				     % 1
PRM:48306584 ??				     % 1
PRM:48306585 ??				     % 1
PRM:48306586 ??				     % 1
PRM:48306587 ??				     % 1
PRM:48306588 ??				     % 1
PRM:48306589 ??				     % 1
PRM:4830658A ??				     % 1
PRM:4830658B ??				     % 1
PRM:4830658C ??				     % 1
PRM:4830658D ??				     % 1
PRM:4830658E ??				     % 1
PRM:4830658F ??				     % 1
PRM:48306590 ??				     % 1
PRM:48306591 ??				     % 1
PRM:48306592 ??				     % 1
PRM:48306593 ??				     % 1
PRM:48306594 ??				     % 1
PRM:48306595 ??				     % 1
PRM:48306596 ??				     % 1
PRM:48306597 ??				     % 1
PRM:48306598 ??				     % 1
PRM:48306599 ??				     % 1
PRM:4830659A ??				     % 1
PRM:4830659B ??				     % 1
PRM:4830659C ??				     % 1
PRM:4830659D ??				     % 1
PRM:4830659E ??				     % 1
PRM:4830659F ??				     % 1
PRM:483065A0 ??				     % 1
PRM:483065A1 ??				     % 1
PRM:483065A2 ??				     % 1
PRM:483065A3 ??				     % 1
PRM:483065A4 ??				     % 1
PRM:483065A5 ??				     % 1
PRM:483065A6 ??				     % 1
PRM:483065A7 ??				     % 1
PRM:483065A8 ??				     % 1
PRM:483065A9 ??				     % 1
PRM:483065AA ??				     % 1
PRM:483065AB ??				     % 1
PRM:483065AC ??				     % 1
PRM:483065AD ??				     % 1
PRM:483065AE ??				     % 1
PRM:483065AF ??				     % 1
PRM:483065B0 ??				     % 1
PRM:483065B1 ??				     % 1
PRM:483065B2 ??				     % 1
PRM:483065B3 ??				     % 1
PRM:483065B4 ??				     % 1
PRM:483065B5 ??				     % 1
PRM:483065B6 ??				     % 1
PRM:483065B7 ??				     % 1
PRM:483065B8 ??				     % 1
PRM:483065B9 ??				     % 1
PRM:483065BA ??				     % 1
PRM:483065BB ??				     % 1
PRM:483065BC ??				     % 1
PRM:483065BD ??				     % 1
PRM:483065BE ??				     % 1
PRM:483065BF ??				     % 1
PRM:483065C0 ??				     % 1
PRM:483065C1 ??				     % 1
PRM:483065C2 ??				     % 1
PRM:483065C3 ??				     % 1
PRM:483065C4 ??				     % 1
PRM:483065C5 ??				     % 1
PRM:483065C6 ??				     % 1
PRM:483065C7 ??				     % 1
PRM:483065C8 ??				     % 1
PRM:483065C9 ??				     % 1
PRM:483065CA ??				     % 1
PRM:483065CB ??				     % 1
PRM:483065CC ??				     % 1
PRM:483065CD ??				     % 1
PRM:483065CE ??				     % 1
PRM:483065CF ??				     % 1
PRM:483065D0 ??				     % 1
PRM:483065D1 ??				     % 1
PRM:483065D2 ??				     % 1
PRM:483065D3 ??				     % 1
PRM:483065D4 ??				     % 1
PRM:483065D5 ??				     % 1
PRM:483065D6 ??				     % 1
PRM:483065D7 ??				     % 1
PRM:483065D8 ??				     % 1
PRM:483065D9 ??				     % 1
PRM:483065DA ??				     % 1
PRM:483065DB ??				     % 1
PRM:483065DC ??				     % 1
PRM:483065DD ??				     % 1
PRM:483065DE ??				     % 1
PRM:483065DF ??				     % 1
PRM:483065E0 ??				     % 1
PRM:483065E1 ??				     % 1
PRM:483065E2 ??				     % 1
PRM:483065E3 ??				     % 1
PRM:483065E4 ??				     % 1
PRM:483065E5 ??				     % 1
PRM:483065E6 ??				     % 1
PRM:483065E7 ??				     % 1
PRM:483065E8 ??				     % 1
PRM:483065E9 ??				     % 1
PRM:483065EA ??				     % 1
PRM:483065EB ??				     % 1
PRM:483065EC ??				     % 1
PRM:483065ED ??				     % 1
PRM:483065EE ??				     % 1
PRM:483065EF ??				     % 1
PRM:483065F0 ??				     % 1
PRM:483065F1 ??				     % 1
PRM:483065F2 ??				     % 1
PRM:483065F3 ??				     % 1
PRM:483065F4 ??				     % 1
PRM:483065F5 ??				     % 1
PRM:483065F6 ??				     % 1
PRM:483065F7 ??				     % 1
PRM:483065F8 ??				     % 1
PRM:483065F9 ??				     % 1
PRM:483065FA ??				     % 1
PRM:483065FB ??				     % 1
PRM:483065FC ??				     % 1
PRM:483065FD ??				     % 1
PRM:483065FE ??				     % 1
PRM:483065FF ??				     % 1
PRM:48306600 ??				     % 1
PRM:48306601 ??				     % 1
PRM:48306602 ??				     % 1
PRM:48306603 ??				     % 1
PRM:48306604 ??				     % 1
PRM:48306605 ??				     % 1
PRM:48306606 ??				     % 1
PRM:48306607 ??				     % 1
PRM:48306608 ??				     % 1
PRM:48306609 ??				     % 1
PRM:4830660A ??				     % 1
PRM:4830660B ??				     % 1
PRM:4830660C ??				     % 1
PRM:4830660D ??				     % 1
PRM:4830660E ??				     % 1
PRM:4830660F ??				     % 1
PRM:48306610 ??				     % 1
PRM:48306611 ??				     % 1
PRM:48306612 ??				     % 1
PRM:48306613 ??				     % 1
PRM:48306614 ??				     % 1
PRM:48306615 ??				     % 1
PRM:48306616 ??				     % 1
PRM:48306617 ??				     % 1
PRM:48306618 ??				     % 1
PRM:48306619 ??				     % 1
PRM:4830661A ??				     % 1
PRM:4830661B ??				     % 1
PRM:4830661C ??				     % 1
PRM:4830661D ??				     % 1
PRM:4830661E ??				     % 1
PRM:4830661F ??				     % 1
PRM:48306620 ??				     % 1
PRM:48306621 ??				     % 1
PRM:48306622 ??				     % 1
PRM:48306623 ??				     % 1
PRM:48306624 ??				     % 1
PRM:48306625 ??				     % 1
PRM:48306626 ??				     % 1
PRM:48306627 ??				     % 1
PRM:48306628 ??				     % 1
PRM:48306629 ??				     % 1
PRM:4830662A ??				     % 1
PRM:4830662B ??				     % 1
PRM:4830662C ??				     % 1
PRM:4830662D ??				     % 1
PRM:4830662E ??				     % 1
PRM:4830662F ??				     % 1
PRM:48306630 ??				     % 1
PRM:48306631 ??				     % 1
PRM:48306632 ??				     % 1
PRM:48306633 ??				     % 1
PRM:48306634 ??				     % 1
PRM:48306635 ??				     % 1
PRM:48306636 ??				     % 1
PRM:48306637 ??				     % 1
PRM:48306638 ??				     % 1
PRM:48306639 ??				     % 1
PRM:4830663A ??				     % 1
PRM:4830663B ??				     % 1
PRM:4830663C ??				     % 1
PRM:4830663D ??				     % 1
PRM:4830663E ??				     % 1
PRM:4830663F ??				     % 1
PRM:48306640 ??				     % 1
PRM:48306641 ??				     % 1
PRM:48306642 ??				     % 1
PRM:48306643 ??				     % 1
PRM:48306644 ??				     % 1
PRM:48306645 ??				     % 1
PRM:48306646 ??				     % 1
PRM:48306647 ??				     % 1
PRM:48306648 ??				     % 1
PRM:48306649 ??				     % 1
PRM:4830664A ??				     % 1
PRM:4830664B ??				     % 1
PRM:4830664C ??				     % 1
PRM:4830664D ??				     % 1
PRM:4830664E ??				     % 1
PRM:4830664F ??				     % 1
PRM:48306650 ??				     % 1
PRM:48306651 ??				     % 1
PRM:48306652 ??				     % 1
PRM:48306653 ??				     % 1
PRM:48306654 ??				     % 1
PRM:48306655 ??				     % 1
PRM:48306656 ??				     % 1
PRM:48306657 ??				     % 1
PRM:48306658 ??				     % 1
PRM:48306659 ??				     % 1
PRM:4830665A ??				     % 1
PRM:4830665B ??				     % 1
PRM:4830665C ??				     % 1
PRM:4830665D ??				     % 1
PRM:4830665E ??				     % 1
PRM:4830665F ??				     % 1
PRM:48306660 ??				     % 1
PRM:48306661 ??				     % 1
PRM:48306662 ??				     % 1
PRM:48306663 ??				     % 1
PRM:48306664 ??				     % 1
PRM:48306665 ??				     % 1
PRM:48306666 ??				     % 1
PRM:48306667 ??				     % 1
PRM:48306668 ??				     % 1
PRM:48306669 ??				     % 1
PRM:4830666A ??				     % 1
PRM:4830666B ??				     % 1
PRM:4830666C ??				     % 1
PRM:4830666D ??				     % 1
PRM:4830666E ??				     % 1
PRM:4830666F ??				     % 1
PRM:48306670 ??				     % 1
PRM:48306671 ??				     % 1
PRM:48306672 ??				     % 1
PRM:48306673 ??				     % 1
PRM:48306674 ??				     % 1
PRM:48306675 ??				     % 1
PRM:48306676 ??				     % 1
PRM:48306677 ??				     % 1
PRM:48306678 ??				     % 1
PRM:48306679 ??				     % 1
PRM:4830667A ??				     % 1
PRM:4830667B ??				     % 1
PRM:4830667C ??				     % 1
PRM:4830667D ??				     % 1
PRM:4830667E ??				     % 1
PRM:4830667F ??				     % 1
PRM:48306680 ??				     % 1
PRM:48306681 ??				     % 1
PRM:48306682 ??				     % 1
PRM:48306683 ??				     % 1
PRM:48306684 ??				     % 1
PRM:48306685 ??				     % 1
PRM:48306686 ??				     % 1
PRM:48306687 ??				     % 1
PRM:48306688 ??				     % 1
PRM:48306689 ??				     % 1
PRM:4830668A ??				     % 1
PRM:4830668B ??				     % 1
PRM:4830668C ??				     % 1
PRM:4830668D ??				     % 1
PRM:4830668E ??				     % 1
PRM:4830668F ??				     % 1
PRM:48306690 ??				     % 1
PRM:48306691 ??				     % 1
PRM:48306692 ??				     % 1
PRM:48306693 ??				     % 1
PRM:48306694 ??				     % 1
PRM:48306695 ??				     % 1
PRM:48306696 ??				     % 1
PRM:48306697 ??				     % 1
PRM:48306698 ??				     % 1
PRM:48306699 ??				     % 1
PRM:4830669A ??				     % 1
PRM:4830669B ??				     % 1
PRM:4830669C ??				     % 1
PRM:4830669D ??				     % 1
PRM:4830669E ??				     % 1
PRM:4830669F ??				     % 1
PRM:483066A0 ??				     % 1
PRM:483066A1 ??				     % 1
PRM:483066A2 ??				     % 1
PRM:483066A3 ??				     % 1
PRM:483066A4 ??				     % 1
PRM:483066A5 ??				     % 1
PRM:483066A6 ??				     % 1
PRM:483066A7 ??				     % 1
PRM:483066A8 ??				     % 1
PRM:483066A9 ??				     % 1
PRM:483066AA ??				     % 1
PRM:483066AB ??				     % 1
PRM:483066AC ??				     % 1
PRM:483066AD ??				     % 1
PRM:483066AE ??				     % 1
PRM:483066AF ??				     % 1
PRM:483066B0 ??				     % 1
PRM:483066B1 ??				     % 1
PRM:483066B2 ??				     % 1
PRM:483066B3 ??				     % 1
PRM:483066B4 ??				     % 1
PRM:483066B5 ??				     % 1
PRM:483066B6 ??				     % 1
PRM:483066B7 ??				     % 1
PRM:483066B8 ??				     % 1
PRM:483066B9 ??				     % 1
PRM:483066BA ??				     % 1
PRM:483066BB ??				     % 1
PRM:483066BC ??				     % 1
PRM:483066BD ??				     % 1
PRM:483066BE ??				     % 1
PRM:483066BF ??				     % 1
PRM:483066C0 ??				     % 1
PRM:483066C1 ??				     % 1
PRM:483066C2 ??				     % 1
PRM:483066C3 ??				     % 1
PRM:483066C4 ??				     % 1
PRM:483066C5 ??				     % 1
PRM:483066C6 ??				     % 1
PRM:483066C7 ??				     % 1
PRM:483066C8 ??				     % 1
PRM:483066C9 ??				     % 1
PRM:483066CA ??				     % 1
PRM:483066CB ??				     % 1
PRM:483066CC ??				     % 1
PRM:483066CD ??				     % 1
PRM:483066CE ??				     % 1
PRM:483066CF ??				     % 1
PRM:483066D0 ??				     % 1
PRM:483066D1 ??				     % 1
PRM:483066D2 ??				     % 1
PRM:483066D3 ??				     % 1
PRM:483066D4 ??				     % 1
PRM:483066D5 ??				     % 1
PRM:483066D6 ??				     % 1
PRM:483066D7 ??				     % 1
PRM:483066D8 ??				     % 1
PRM:483066D9 ??				     % 1
PRM:483066DA ??				     % 1
PRM:483066DB ??				     % 1
PRM:483066DC ??				     % 1
PRM:483066DD ??				     % 1
PRM:483066DE ??				     % 1
PRM:483066DF ??				     % 1
PRM:483066E0 ??				     % 1
PRM:483066E1 ??				     % 1
PRM:483066E2 ??				     % 1
PRM:483066E3 ??				     % 1
PRM:483066E4 ??				     % 1
PRM:483066E5 ??				     % 1
PRM:483066E6 ??				     % 1
PRM:483066E7 ??				     % 1
PRM:483066E8 ??				     % 1
PRM:483066E9 ??				     % 1
PRM:483066EA ??				     % 1
PRM:483066EB ??				     % 1
PRM:483066EC ??				     % 1
PRM:483066ED ??				     % 1
PRM:483066EE ??				     % 1
PRM:483066EF ??				     % 1
PRM:483066F0 ??				     % 1
PRM:483066F1 ??				     % 1
PRM:483066F2 ??				     % 1
PRM:483066F3 ??				     % 1
PRM:483066F4 ??				     % 1
PRM:483066F5 ??				     % 1
PRM:483066F6 ??				     % 1
PRM:483066F7 ??				     % 1
PRM:483066F8 ??				     % 1
PRM:483066F9 ??				     % 1
PRM:483066FA ??				     % 1
PRM:483066FB ??				     % 1
PRM:483066FC ??				     % 1
PRM:483066FD ??				     % 1
PRM:483066FE ??				     % 1
PRM:483066FF ??				     % 1
PRM:48306700 ??				     % 1
PRM:48306701 ??				     % 1
PRM:48306702 ??				     % 1
PRM:48306703 ??				     % 1
PRM:48306704 ??				     % 1
PRM:48306705 ??				     % 1
PRM:48306706 ??				     % 1
PRM:48306707 ??				     % 1
PRM:48306708 ??				     % 1
PRM:48306709 ??				     % 1
PRM:4830670A ??				     % 1
PRM:4830670B ??				     % 1
PRM:4830670C ??				     % 1
PRM:4830670D ??				     % 1
PRM:4830670E ??				     % 1
PRM:4830670F ??				     % 1
PRM:48306710 ??				     % 1
PRM:48306711 ??				     % 1
PRM:48306712 ??				     % 1
PRM:48306713 ??				     % 1
PRM:48306714 ??				     % 1
PRM:48306715 ??				     % 1
PRM:48306716 ??				     % 1
PRM:48306717 ??				     % 1
PRM:48306718 ??				     % 1
PRM:48306719 ??				     % 1
PRM:4830671A ??				     % 1
PRM:4830671B ??				     % 1
PRM:4830671C ??				     % 1
PRM:4830671D ??				     % 1
PRM:4830671E ??				     % 1
PRM:4830671F ??				     % 1
PRM:48306720 ??				     % 1
PRM:48306721 ??				     % 1
PRM:48306722 ??				     % 1
PRM:48306723 ??				     % 1
PRM:48306724 ??				     % 1
PRM:48306725 ??				     % 1
PRM:48306726 ??				     % 1
PRM:48306727 ??				     % 1
PRM:48306728 ??				     % 1
PRM:48306729 ??				     % 1
PRM:4830672A ??				     % 1
PRM:4830672B ??				     % 1
PRM:4830672C ??				     % 1
PRM:4830672D ??				     % 1
PRM:4830672E ??				     % 1
PRM:4830672F ??				     % 1
PRM:48306730 ??				     % 1
PRM:48306731 ??				     % 1
PRM:48306732 ??				     % 1
PRM:48306733 ??				     % 1
PRM:48306734 ??				     % 1
PRM:48306735 ??				     % 1
PRM:48306736 ??				     % 1
PRM:48306737 ??				     % 1
PRM:48306738 ??				     % 1
PRM:48306739 ??				     % 1
PRM:4830673A ??				     % 1
PRM:4830673B ??				     % 1
PRM:4830673C ??				     % 1
PRM:4830673D ??				     % 1
PRM:4830673E ??				     % 1
PRM:4830673F ??				     % 1
PRM:48306740 ??				     % 1
PRM:48306741 ??				     % 1
PRM:48306742 ??				     % 1
PRM:48306743 ??				     % 1
PRM:48306744 ??				     % 1
PRM:48306745 ??				     % 1
PRM:48306746 ??				     % 1
PRM:48306747 ??				     % 1
PRM:48306748 ??				     % 1
PRM:48306749 ??				     % 1
PRM:4830674A ??				     % 1
PRM:4830674B ??				     % 1
PRM:4830674C ??				     % 1
PRM:4830674D ??				     % 1
PRM:4830674E ??				     % 1
PRM:4830674F ??				     % 1
PRM:48306750 ??				     % 1
PRM:48306751 ??				     % 1
PRM:48306752 ??				     % 1
PRM:48306753 ??				     % 1
PRM:48306754 ??				     % 1
PRM:48306755 ??				     % 1
PRM:48306756 ??				     % 1
PRM:48306757 ??				     % 1
PRM:48306758 ??				     % 1
PRM:48306759 ??				     % 1
PRM:4830675A ??				     % 1
PRM:4830675B ??				     % 1
PRM:4830675C ??				     % 1
PRM:4830675D ??				     % 1
PRM:4830675E ??				     % 1
PRM:4830675F ??				     % 1
PRM:48306760 ??				     % 1
PRM:48306761 ??				     % 1
PRM:48306762 ??				     % 1
PRM:48306763 ??				     % 1
PRM:48306764 ??				     % 1
PRM:48306765 ??				     % 1
PRM:48306766 ??				     % 1
PRM:48306767 ??				     % 1
PRM:48306768 ??				     % 1
PRM:48306769 ??				     % 1
PRM:4830676A ??				     % 1
PRM:4830676B ??				     % 1
PRM:4830676C ??				     % 1
PRM:4830676D ??				     % 1
PRM:4830676E ??				     % 1
PRM:4830676F ??				     % 1
PRM:48306770 ??				     % 1
PRM:48306771 ??				     % 1
PRM:48306772 ??				     % 1
PRM:48306773 ??				     % 1
PRM:48306774 ??				     % 1
PRM:48306775 ??				     % 1
PRM:48306776 ??				     % 1
PRM:48306777 ??				     % 1
PRM:48306778 ??				     % 1
PRM:48306779 ??				     % 1
PRM:4830677A ??				     % 1
PRM:4830677B ??				     % 1
PRM:4830677C ??				     % 1
PRM:4830677D ??				     % 1
PRM:4830677E ??				     % 1
PRM:4830677F ??				     % 1
PRM:48306780 ??				     % 1
PRM:48306781 ??				     % 1
PRM:48306782 ??				     % 1
PRM:48306783 ??				     % 1
PRM:48306784 ??				     % 1
PRM:48306785 ??				     % 1
PRM:48306786 ??				     % 1
PRM:48306787 ??				     % 1
PRM:48306788 ??				     % 1
PRM:48306789 ??				     % 1
PRM:4830678A ??				     % 1
PRM:4830678B ??				     % 1
PRM:4830678C ??				     % 1
PRM:4830678D ??				     % 1
PRM:4830678E ??				     % 1
PRM:4830678F ??				     % 1
PRM:48306790 ??				     % 1
PRM:48306791 ??				     % 1
PRM:48306792 ??				     % 1
PRM:48306793 ??				     % 1
PRM:48306794 ??				     % 1
PRM:48306795 ??				     % 1
PRM:48306796 ??				     % 1
PRM:48306797 ??				     % 1
PRM:48306798 ??				     % 1
PRM:48306799 ??				     % 1
PRM:4830679A ??				     % 1
PRM:4830679B ??				     % 1
PRM:4830679C ??				     % 1
PRM:4830679D ??				     % 1
PRM:4830679E ??				     % 1
PRM:4830679F ??				     % 1
PRM:483067A0 ??				     % 1
PRM:483067A1 ??				     % 1
PRM:483067A2 ??				     % 1
PRM:483067A3 ??				     % 1
PRM:483067A4 ??				     % 1
PRM:483067A5 ??				     % 1
PRM:483067A6 ??				     % 1
PRM:483067A7 ??				     % 1
PRM:483067A8 ??				     % 1
PRM:483067A9 ??				     % 1
PRM:483067AA ??				     % 1
PRM:483067AB ??				     % 1
PRM:483067AC ??				     % 1
PRM:483067AD ??				     % 1
PRM:483067AE ??				     % 1
PRM:483067AF ??				     % 1
PRM:483067B0 ??				     % 1
PRM:483067B1 ??				     % 1
PRM:483067B2 ??				     % 1
PRM:483067B3 ??				     % 1
PRM:483067B4 ??				     % 1
PRM:483067B5 ??				     % 1
PRM:483067B6 ??				     % 1
PRM:483067B7 ??				     % 1
PRM:483067B8 ??				     % 1
PRM:483067B9 ??				     % 1
PRM:483067BA ??				     % 1
PRM:483067BB ??				     % 1
PRM:483067BC ??				     % 1
PRM:483067BD ??				     % 1
PRM:483067BE ??				     % 1
PRM:483067BF ??				     % 1
PRM:483067C0 ??				     % 1
PRM:483067C1 ??				     % 1
PRM:483067C2 ??				     % 1
PRM:483067C3 ??				     % 1
PRM:483067C4 ??				     % 1
PRM:483067C5 ??				     % 1
PRM:483067C6 ??				     % 1
PRM:483067C7 ??				     % 1
PRM:483067C8 ??				     % 1
PRM:483067C9 ??				     % 1
PRM:483067CA ??				     % 1
PRM:483067CB ??				     % 1
PRM:483067CC ??				     % 1
PRM:483067CD ??				     % 1
PRM:483067CE ??				     % 1
PRM:483067CF ??				     % 1
PRM:483067D0 ??				     % 1
PRM:483067D1 ??				     % 1
PRM:483067D2 ??				     % 1
PRM:483067D3 ??				     % 1
PRM:483067D4 ??				     % 1
PRM:483067D5 ??				     % 1
PRM:483067D6 ??				     % 1
PRM:483067D7 ??				     % 1
PRM:483067D8 ??				     % 1
PRM:483067D9 ??				     % 1
PRM:483067DA ??				     % 1
PRM:483067DB ??				     % 1
PRM:483067DC ??				     % 1
PRM:483067DD ??				     % 1
PRM:483067DE ??				     % 1
PRM:483067DF ??				     % 1
PRM:483067E0 ??				     % 1
PRM:483067E1 ??				     % 1
PRM:483067E2 ??				     % 1
PRM:483067E3 ??				     % 1
PRM:483067E4 ??				     % 1
PRM:483067E5 ??				     % 1
PRM:483067E6 ??				     % 1
PRM:483067E7 ??				     % 1
PRM:483067E8 ??				     % 1
PRM:483067E9 ??				     % 1
PRM:483067EA ??				     % 1
PRM:483067EB ??				     % 1
PRM:483067EC ??				     % 1
PRM:483067ED ??				     % 1
PRM:483067EE ??				     % 1
PRM:483067EF ??				     % 1
PRM:483067F0 ??				     % 1
PRM:483067F1 ??				     % 1
PRM:483067F2 ??				     % 1
PRM:483067F3 ??				     % 1
PRM:483067F4 ??				     % 1
PRM:483067F5 ??				     % 1
PRM:483067F6 ??				     % 1
PRM:483067F7 ??				     % 1
PRM:483067F8 ??				     % 1
PRM:483067F9 ??				     % 1
PRM:483067FA ??				     % 1
PRM:483067FB ??				     % 1
PRM:483067FC ??				     % 1
PRM:483067FD ??				     % 1
PRM:483067FE ??				     % 1
PRM:483067FF ??				     % 1
PRM:48306800 ??				     % 1
PRM:48306801 ??				     % 1
PRM:48306802 ??				     % 1
PRM:48306803 ??				     % 1
PRM:48306804 ??		     OMAP3430_reg_PRM_REVISION % 1					   ; This register contains the	IP revision code for the PRM part of the PRCM
PRM:48306805 ??				     % 1
PRM:48306806 ??				     % 1
PRM:48306807 ??				     % 1
PRM:48306808 ??				     % 1
PRM:48306809 ??				     % 1
PRM:4830680A ??				     % 1
PRM:4830680B ??				     % 1
PRM:4830680C ??				     % 1
PRM:4830680D ??				     % 1
PRM:4830680E ??				     % 1
PRM:4830680F ??				     % 1
PRM:48306810 ??				     % 1
PRM:48306811 ??				     % 1
PRM:48306812 ??				     % 1
PRM:48306813 ??				     % 1
PRM:48306814 ??		     OMAP3430_reg_PRM_SYSCONFIG	% 1					   ; This register controls the	various	parameters of the interface
PRM:48306815 ??				     % 1
PRM:48306816 ??				     % 1
PRM:48306817 ??				     % 1
PRM:48306818 ??		     OMAP3430_reg_PRM_IRQSTATUS_MPU % 1					   ; This interrupt status register regroups all the status of the module internal events that can generate an interrupt. Write	1 to a given bit resets	this bit. This registers applies on the	interrupt line 0 mapped	to the MPU interrupt controller
PRM:48306819 ??				     % 1
PRM:4830681A ??				     % 1
PRM:4830681B ??				     % 1
PRM:4830681C ??		     OMAP3430_reg_PRM_IRQENABLE_MPU % 1					   ; The interrupt enable register allows masking/unmasking the	module internal	sources	of interrupt, on a event-by-event basis. This register applies on the interrupt	line 0 mapped to the MPU interrupt controller
PRM:4830681D ??				     % 1
PRM:4830681E ??				     % 1
PRM:4830681F ??				     % 1
PRM:48306820 ??				     % 1
PRM:48306821 ??				     % 1
PRM:48306822 ??				     % 1
PRM:48306823 ??				     % 1
PRM:48306824 ??				     % 1
PRM:48306825 ??				     % 1
PRM:48306826 ??				     % 1
PRM:48306827 ??				     % 1
PRM:48306828 ??				     % 1
PRM:48306829 ??				     % 1
PRM:4830682A ??				     % 1
PRM:4830682B ??				     % 1
PRM:4830682C ??				     % 1
PRM:4830682D ??				     % 1
PRM:4830682E ??				     % 1
PRM:4830682F ??				     % 1
PRM:48306830 ??				     % 1
PRM:48306831 ??				     % 1
PRM:48306832 ??				     % 1
PRM:48306833 ??				     % 1
PRM:48306834 ??				     % 1
PRM:48306835 ??				     % 1
PRM:48306836 ??				     % 1
PRM:48306837 ??				     % 1
PRM:48306838 ??				     % 1
PRM:48306839 ??				     % 1
PRM:4830683A ??				     % 1
PRM:4830683B ??				     % 1
PRM:4830683C ??				     % 1
PRM:4830683D ??				     % 1
PRM:4830683E ??				     % 1
PRM:4830683F ??				     % 1
PRM:48306840 ??				     % 1
PRM:48306841 ??				     % 1
PRM:48306842 ??				     % 1
PRM:48306843 ??				     % 1
PRM:48306844 ??				     % 1
PRM:48306845 ??				     % 1
PRM:48306846 ??				     % 1
PRM:48306847 ??				     % 1
PRM:48306848 ??				     % 1
PRM:48306849 ??				     % 1
PRM:4830684A ??				     % 1
PRM:4830684B ??				     % 1
PRM:4830684C ??				     % 1
PRM:4830684D ??				     % 1
PRM:4830684E ??				     % 1
PRM:4830684F ??				     % 1
PRM:48306850 ??				     % 1
PRM:48306851 ??				     % 1
PRM:48306852 ??				     % 1
PRM:48306853 ??				     % 1
PRM:48306854 ??				     % 1
PRM:48306855 ??				     % 1
PRM:48306856 ??				     % 1
PRM:48306857 ??				     % 1
PRM:48306858 ??				     % 1
PRM:48306859 ??				     % 1
PRM:4830685A ??				     % 1
PRM:4830685B ??				     % 1
PRM:4830685C ??				     % 1
PRM:4830685D ??				     % 1
PRM:4830685E ??				     % 1
PRM:4830685F ??				     % 1
PRM:48306860 ??				     % 1
PRM:48306861 ??				     % 1
PRM:48306862 ??				     % 1
PRM:48306863 ??				     % 1
PRM:48306864 ??				     % 1
PRM:48306865 ??				     % 1
PRM:48306866 ??				     % 1
PRM:48306867 ??				     % 1
PRM:48306868 ??				     % 1
PRM:48306869 ??				     % 1
PRM:4830686A ??				     % 1
PRM:4830686B ??				     % 1
PRM:4830686C ??				     % 1
PRM:4830686D ??				     % 1
PRM:4830686E ??				     % 1
PRM:4830686F ??				     % 1
PRM:48306870 ??				     % 1
PRM:48306871 ??				     % 1
PRM:48306872 ??				     % 1
PRM:48306873 ??				     % 1
PRM:48306874 ??				     % 1
PRM:48306875 ??				     % 1
PRM:48306876 ??				     % 1
PRM:48306877 ??				     % 1
PRM:48306878 ??				     % 1
PRM:48306879 ??				     % 1
PRM:4830687A ??				     % 1
PRM:4830687B ??				     % 1
PRM:4830687C ??				     % 1
PRM:4830687D ??				     % 1
PRM:4830687E ??				     % 1
PRM:4830687F ??				     % 1
PRM:48306880 ??				     % 1
PRM:48306881 ??				     % 1
PRM:48306882 ??				     % 1
PRM:48306883 ??				     % 1
PRM:48306884 ??				     % 1
PRM:48306885 ??				     % 1
PRM:48306886 ??				     % 1
PRM:48306887 ??				     % 1
PRM:48306888 ??				     % 1
PRM:48306889 ??				     % 1
PRM:4830688A ??				     % 1
PRM:4830688B ??				     % 1
PRM:4830688C ??				     % 1
PRM:4830688D ??				     % 1
PRM:4830688E ??				     % 1
PRM:4830688F ??				     % 1
PRM:48306890 ??				     % 1
PRM:48306891 ??				     % 1
PRM:48306892 ??				     % 1
PRM:48306893 ??				     % 1
PRM:48306894 ??				     % 1
PRM:48306895 ??				     % 1
PRM:48306896 ??				     % 1
PRM:48306897 ??				     % 1
PRM:48306898 ??				     % 1
PRM:48306899 ??				     % 1
PRM:4830689A ??				     % 1
PRM:4830689B ??				     % 1
PRM:4830689C ??				     % 1
PRM:4830689D ??				     % 1
PRM:4830689E ??				     % 1
PRM:4830689F ??				     % 1
PRM:483068A0 ??				     % 1
PRM:483068A1 ??				     % 1
PRM:483068A2 ??				     % 1
PRM:483068A3 ??				     % 1
PRM:483068A4 ??				     % 1
PRM:483068A5 ??				     % 1
PRM:483068A6 ??				     % 1
PRM:483068A7 ??				     % 1
PRM:483068A8 ??				     % 1
PRM:483068A9 ??				     % 1
PRM:483068AA ??				     % 1
PRM:483068AB ??				     % 1
PRM:483068AC ??				     % 1
PRM:483068AD ??				     % 1
PRM:483068AE ??				     % 1
PRM:483068AF ??				     % 1
PRM:483068B0 ??				     % 1
PRM:483068B1 ??				     % 1
PRM:483068B2 ??				     % 1
PRM:483068B3 ??				     % 1
PRM:483068B4 ??				     % 1
PRM:483068B5 ??				     % 1
PRM:483068B6 ??				     % 1
PRM:483068B7 ??				     % 1
PRM:483068B8 ??				     % 1
PRM:483068B9 ??				     % 1
PRM:483068BA ??				     % 1
PRM:483068BB ??				     % 1
PRM:483068BC ??				     % 1
PRM:483068BD ??				     % 1
PRM:483068BE ??				     % 1
PRM:483068BF ??				     % 1
PRM:483068C0 ??				     % 1
PRM:483068C1 ??				     % 1
PRM:483068C2 ??				     % 1
PRM:483068C3 ??				     % 1
PRM:483068C4 ??				     % 1
PRM:483068C5 ??				     % 1
PRM:483068C6 ??				     % 1
PRM:483068C7 ??				     % 1
PRM:483068C8 ??				     % 1
PRM:483068C9 ??				     % 1
PRM:483068CA ??				     % 1
PRM:483068CB ??				     % 1
PRM:483068CC ??				     % 1
PRM:483068CD ??				     % 1
PRM:483068CE ??				     % 1
PRM:483068CF ??				     % 1
PRM:483068D0 ??				     % 1
PRM:483068D1 ??				     % 1
PRM:483068D2 ??				     % 1
PRM:483068D3 ??				     % 1
PRM:483068D4 ??				     % 1
PRM:483068D5 ??				     % 1
PRM:483068D6 ??				     % 1
PRM:483068D7 ??				     % 1
PRM:483068D8 ??				     % 1
PRM:483068D9 ??				     % 1
PRM:483068DA ??				     % 1
PRM:483068DB ??				     % 1
PRM:483068DC ??				     % 1
PRM:483068DD ??				     % 1
PRM:483068DE ??				     % 1
PRM:483068DF ??				     % 1
PRM:483068E0 ??				     % 1
PRM:483068E1 ??				     % 1
PRM:483068E2 ??				     % 1
PRM:483068E3 ??				     % 1
PRM:483068E4 ??				     % 1
PRM:483068E5 ??				     % 1
PRM:483068E6 ??				     % 1
PRM:483068E7 ??				     % 1
PRM:483068E8 ??				     % 1
PRM:483068E9 ??				     % 1
PRM:483068EA ??				     % 1
PRM:483068EB ??				     % 1
PRM:483068EC ??				     % 1
PRM:483068ED ??				     % 1
PRM:483068EE ??				     % 1
PRM:483068EF ??				     % 1
PRM:483068F0 ??				     % 1
PRM:483068F1 ??				     % 1
PRM:483068F2 ??				     % 1
PRM:483068F3 ??				     % 1
PRM:483068F4 ??				     % 1
PRM:483068F5 ??				     % 1
PRM:483068F6 ??				     % 1
PRM:483068F7 ??				     % 1
PRM:483068F8 ??				     % 1
PRM:483068F9 ??				     % 1
PRM:483068FA ??				     % 1
PRM:483068FB ??				     % 1
PRM:483068FC ??				     % 1
PRM:483068FD ??				     % 1
PRM:483068FE ??				     % 1
PRM:483068FF ??				     % 1
PRM:48306900 ??				     % 1
PRM:48306901 ??				     % 1
PRM:48306902 ??				     % 1
PRM:48306903 ??				     % 1
PRM:48306904 ??				     % 1
PRM:48306905 ??				     % 1
PRM:48306906 ??				     % 1
PRM:48306907 ??				     % 1
PRM:48306908 ??				     % 1
PRM:48306909 ??				     % 1
PRM:4830690A ??				     % 1
PRM:4830690B ??				     % 1
PRM:4830690C ??				     % 1
PRM:4830690D ??				     % 1
PRM:4830690E ??				     % 1
PRM:4830690F ??				     % 1
PRM:48306910 ??				     % 1
PRM:48306911 ??				     % 1
PRM:48306912 ??				     % 1
PRM:48306913 ??				     % 1
PRM:48306914 ??				     % 1
PRM:48306915 ??				     % 1
PRM:48306916 ??				     % 1
PRM:48306917 ??				     % 1
PRM:48306918 ??				     % 1
PRM:48306919 ??				     % 1
PRM:4830691A ??				     % 1
PRM:4830691B ??				     % 1
PRM:4830691C ??				     % 1
PRM:4830691D ??				     % 1
PRM:4830691E ??				     % 1
PRM:4830691F ??				     % 1
PRM:48306920 ??				     % 1
PRM:48306921 ??				     % 1
PRM:48306922 ??				     % 1
PRM:48306923 ??				     % 1
PRM:48306924 ??				     % 1
PRM:48306925 ??				     % 1
PRM:48306926 ??				     % 1
PRM:48306927 ??				     % 1
PRM:48306928 ??				     % 1
PRM:48306929 ??				     % 1
PRM:4830692A ??				     % 1
PRM:4830692B ??				     % 1
PRM:4830692C ??				     % 1
PRM:4830692D ??				     % 1
PRM:4830692E ??				     % 1
PRM:4830692F ??				     % 1
PRM:48306930 ??				     % 1
PRM:48306931 ??				     % 1
PRM:48306932 ??				     % 1
PRM:48306933 ??				     % 1
PRM:48306934 ??				     % 1
PRM:48306935 ??				     % 1
PRM:48306936 ??				     % 1
PRM:48306937 ??				     % 1
PRM:48306938 ??				     % 1
PRM:48306939 ??				     % 1
PRM:4830693A ??				     % 1
PRM:4830693B ??				     % 1
PRM:4830693C ??				     % 1
PRM:4830693D ??				     % 1
PRM:4830693E ??				     % 1
PRM:4830693F ??				     % 1
PRM:48306940 ??				     % 1
PRM:48306941 ??				     % 1
PRM:48306942 ??				     % 1
PRM:48306943 ??				     % 1
PRM:48306944 ??				     % 1
PRM:48306945 ??				     % 1
PRM:48306946 ??				     % 1
PRM:48306947 ??				     % 1
PRM:48306948 ??				     % 1
PRM:48306949 ??				     % 1
PRM:4830694A ??				     % 1
PRM:4830694B ??				     % 1
PRM:4830694C ??				     % 1
PRM:4830694D ??				     % 1
PRM:4830694E ??				     % 1
PRM:4830694F ??				     % 1
PRM:48306950 ??				     % 1
PRM:48306951 ??				     % 1
PRM:48306952 ??				     % 1
PRM:48306953 ??				     % 1
PRM:48306954 ??				     % 1
PRM:48306955 ??				     % 1
PRM:48306956 ??				     % 1
PRM:48306957 ??				     % 1
PRM:48306958 ??		     OMAP3430_reg_RM_RSTST_MPU % 1					   ; This register logs	the different reset sources of the MPU domain. Each bit	is set upon release of the domain reset	signal.	Must be	cleared	by software
PRM:48306959 ??				     % 1
PRM:4830695A ??				     % 1
PRM:4830695B ??				     % 1
PRM:4830695C ??				     % 1
PRM:4830695D ??				     % 1
PRM:4830695E ??				     % 1
PRM:4830695F ??				     % 1
PRM:48306960 ??				     % 1
PRM:48306961 ??				     % 1
PRM:48306962 ??				     % 1
PRM:48306963 ??				     % 1
PRM:48306964 ??				     % 1
PRM:48306965 ??				     % 1
PRM:48306966 ??				     % 1
PRM:48306967 ??				     % 1
PRM:48306968 ??				     % 1
PRM:48306969 ??				     % 1
PRM:4830696A ??				     % 1
PRM:4830696B ??				     % 1
PRM:4830696C ??				     % 1
PRM:4830696D ??				     % 1
PRM:4830696E ??				     % 1
PRM:4830696F ??				     % 1
PRM:48306970 ??				     % 1
PRM:48306971 ??				     % 1
PRM:48306972 ??				     % 1
PRM:48306973 ??				     % 1
PRM:48306974 ??				     % 1
PRM:48306975 ??				     % 1
PRM:48306976 ??				     % 1
PRM:48306977 ??				     % 1
PRM:48306978 ??				     % 1
PRM:48306979 ??				     % 1
PRM:4830697A ??				     % 1
PRM:4830697B ??				     % 1
PRM:4830697C ??				     % 1
PRM:4830697D ??				     % 1
PRM:4830697E ??				     % 1
PRM:4830697F ??				     % 1
PRM:48306980 ??				     % 1
PRM:48306981 ??				     % 1
PRM:48306982 ??				     % 1
PRM:48306983 ??				     % 1
PRM:48306984 ??				     % 1
PRM:48306985 ??				     % 1
PRM:48306986 ??				     % 1
PRM:48306987 ??				     % 1
PRM:48306988 ??				     % 1
PRM:48306989 ??				     % 1
PRM:4830698A ??				     % 1
PRM:4830698B ??				     % 1
PRM:4830698C ??				     % 1
PRM:4830698D ??				     % 1
PRM:4830698E ??				     % 1
PRM:4830698F ??				     % 1
PRM:48306990 ??				     % 1
PRM:48306991 ??				     % 1
PRM:48306992 ??				     % 1
PRM:48306993 ??				     % 1
PRM:48306994 ??				     % 1
PRM:48306995 ??				     % 1
PRM:48306996 ??				     % 1
PRM:48306997 ??				     % 1
PRM:48306998 ??				     % 1
PRM:48306999 ??				     % 1
PRM:4830699A ??				     % 1
PRM:4830699B ??				     % 1
PRM:4830699C ??				     % 1
PRM:4830699D ??				     % 1
PRM:4830699E ??				     % 1
PRM:4830699F ??				     % 1
PRM:483069A0 ??				     % 1
PRM:483069A1 ??				     % 1
PRM:483069A2 ??				     % 1
PRM:483069A3 ??				     % 1
PRM:483069A4 ??				     % 1
PRM:483069A5 ??				     % 1
PRM:483069A6 ??				     % 1
PRM:483069A7 ??				     % 1
PRM:483069A8 ??				     % 1
PRM:483069A9 ??				     % 1
PRM:483069AA ??				     % 1
PRM:483069AB ??				     % 1
PRM:483069AC ??				     % 1
PRM:483069AD ??				     % 1
PRM:483069AE ??				     % 1
PRM:483069AF ??				     % 1
PRM:483069B0 ??				     % 1
PRM:483069B1 ??				     % 1
PRM:483069B2 ??				     % 1
PRM:483069B3 ??				     % 1
PRM:483069B4 ??				     % 1
PRM:483069B5 ??				     % 1
PRM:483069B6 ??				     % 1
PRM:483069B7 ??				     % 1
PRM:483069B8 ??				     % 1
PRM:483069B9 ??				     % 1
PRM:483069BA ??				     % 1
PRM:483069BB ??				     % 1
PRM:483069BC ??				     % 1
PRM:483069BD ??				     % 1
PRM:483069BE ??				     % 1
PRM:483069BF ??				     % 1
PRM:483069C0 ??				     % 1
PRM:483069C1 ??				     % 1
PRM:483069C2 ??				     % 1
PRM:483069C3 ??				     % 1
PRM:483069C4 ??				     % 1
PRM:483069C5 ??				     % 1
PRM:483069C6 ??				     % 1
PRM:483069C7 ??				     % 1
PRM:483069C8 ??		     OMAP3430_reg_PM_WKDEP_MPU % 1					   ; This register allows enabling or disabling	the wake-up of the MPU domain upon another domain wakeup events
PRM:483069C9 ??				     % 1
PRM:483069CA ??				     % 1
PRM:483069CB ??				     % 1
PRM:483069CC ??				     % 1
PRM:483069CD ??				     % 1
PRM:483069CE ??				     % 1
PRM:483069CF ??				     % 1
PRM:483069D0 ??				     % 1
PRM:483069D1 ??				     % 1
PRM:483069D2 ??				     % 1
PRM:483069D3 ??				     % 1
PRM:483069D4 ??		     OMAP3430_reg_PM_EVGENCTRL_MPU % 1					   ; This register allows controlling the feature of the event generator
PRM:483069D5 ??				     % 1
PRM:483069D6 ??				     % 1
PRM:483069D7 ??				     % 1
PRM:483069D8 ??		     OMAP3430_reg_PM_EVGENONTIM_MPU % 1					   ; This register sets	the ON count duration of the event generator (number of	system clock cycles)
PRM:483069D9 ??				     % 1
PRM:483069DA ??				     % 1
PRM:483069DB ??				     % 1
PRM:483069DC ??		     OMAP3430_reg_PM_EVGENOFFTIM_MPU % 1				   ; This register sets	the OFF	count duration of the event generator (number of system	clock cycles)
PRM:483069DD ??				     % 1
PRM:483069DE ??				     % 1
PRM:483069DF ??				     % 1
PRM:483069E0 ??		     OMAP3430_reg_PM_PWSTCTRL_MPU % 1					   ; This register controls the	MPU domain power state transition
PRM:483069E1 ??				     % 1
PRM:483069E2 ??				     % 1
PRM:483069E3 ??				     % 1
PRM:483069E4 ??		     OMAP3430_reg_PM_PWSTST_MPU	% 1					   ; This register provides a status on	the MPU	domain power state
PRM:483069E5 ??				     % 1
PRM:483069E6 ??				     % 1
PRM:483069E7 ??				     % 1
PRM:483069E8 ??		     OMAP3430_reg_PM_PREPWSTST_MPU % 1					   ; This register provides a status on	the MPU	domain previous	power state. It	indicates the state entered during the last sleep transition
PRM:483069E9 ??				     % 1
PRM:483069EA ??				     % 1
PRM:483069EB ??				     % 1
PRM:483069EC ??				     % 1
PRM:483069ED ??				     % 1
PRM:483069EE ??				     % 1
PRM:483069EF ??				     % 1
PRM:483069F0 ??				     % 1
PRM:483069F1 ??				     % 1
PRM:483069F2 ??				     % 1
PRM:483069F3 ??				     % 1
PRM:483069F4 ??				     % 1
PRM:483069F5 ??				     % 1
PRM:483069F6 ??				     % 1
PRM:483069F7 ??				     % 1
PRM:483069F8 ??				     % 1
PRM:483069F9 ??				     % 1
PRM:483069FA ??				     % 1
PRM:483069FB ??				     % 1
PRM:483069FC ??				     % 1
PRM:483069FD ??				     % 1
PRM:483069FE ??				     % 1
PRM:483069FF ??				     % 1
PRM:48306A00 ??				     % 1
PRM:48306A01 ??				     % 1
PRM:48306A02 ??				     % 1
PRM:48306A03 ??				     % 1
PRM:48306A04 ??				     % 1
PRM:48306A05 ??				     % 1
PRM:48306A06 ??				     % 1
PRM:48306A07 ??				     % 1
PRM:48306A08 ??				     % 1
PRM:48306A09 ??				     % 1
PRM:48306A0A ??				     % 1
PRM:48306A0B ??				     % 1
PRM:48306A0C ??				     % 1
PRM:48306A0D ??				     % 1
PRM:48306A0E ??				     % 1
PRM:48306A0F ??				     % 1
PRM:48306A10 ??				     % 1
PRM:48306A11 ??				     % 1
PRM:48306A12 ??				     % 1
PRM:48306A13 ??				     % 1
PRM:48306A14 ??				     % 1
PRM:48306A15 ??				     % 1
PRM:48306A16 ??				     % 1
PRM:48306A17 ??				     % 1
PRM:48306A18 ??				     % 1
PRM:48306A19 ??				     % 1
PRM:48306A1A ??				     % 1
PRM:48306A1B ??				     % 1
PRM:48306A1C ??				     % 1
PRM:48306A1D ??				     % 1
PRM:48306A1E ??				     % 1
PRM:48306A1F ??				     % 1
PRM:48306A20 ??				     % 1
PRM:48306A21 ??				     % 1
PRM:48306A22 ??				     % 1
PRM:48306A23 ??				     % 1
PRM:48306A24 ??				     % 1
PRM:48306A25 ??				     % 1
PRM:48306A26 ??				     % 1
PRM:48306A27 ??				     % 1
PRM:48306A28 ??				     % 1
PRM:48306A29 ??				     % 1
PRM:48306A2A ??				     % 1
PRM:48306A2B ??				     % 1
PRM:48306A2C ??				     % 1
PRM:48306A2D ??				     % 1
PRM:48306A2E ??				     % 1
PRM:48306A2F ??				     % 1
PRM:48306A30 ??				     % 1
PRM:48306A31 ??				     % 1
PRM:48306A32 ??				     % 1
PRM:48306A33 ??				     % 1
PRM:48306A34 ??				     % 1
PRM:48306A35 ??				     % 1
PRM:48306A36 ??				     % 1
PRM:48306A37 ??				     % 1
PRM:48306A38 ??				     % 1
PRM:48306A39 ??				     % 1
PRM:48306A3A ??				     % 1
PRM:48306A3B ??				     % 1
PRM:48306A3C ??				     % 1
PRM:48306A3D ??				     % 1
PRM:48306A3E ??				     % 1
PRM:48306A3F ??				     % 1
PRM:48306A40 ??				     % 1
PRM:48306A41 ??				     % 1
PRM:48306A42 ??				     % 1
PRM:48306A43 ??				     % 1
PRM:48306A44 ??				     % 1
PRM:48306A45 ??				     % 1
PRM:48306A46 ??				     % 1
PRM:48306A47 ??				     % 1
PRM:48306A48 ??				     % 1
PRM:48306A49 ??				     % 1
PRM:48306A4A ??				     % 1
PRM:48306A4B ??				     % 1
PRM:48306A4C ??				     % 1
PRM:48306A4D ??				     % 1
PRM:48306A4E ??				     % 1
PRM:48306A4F ??				     % 1
PRM:48306A50 ??				     % 1
PRM:48306A51 ??				     % 1
PRM:48306A52 ??				     % 1
PRM:48306A53 ??				     % 1
PRM:48306A54 ??				     % 1
PRM:48306A55 ??				     % 1
PRM:48306A56 ??				     % 1
PRM:48306A57 ??				     % 1
PRM:48306A58 ??		     OMAP3430_reg_RM_RSTST_CORE	% 1					   ; DATA XREF:	gpmc_setupo
PRM:48306A58											   ; ROM:off_4001443Co
PRM:48306A58											   ; This register logs	the different reset sources of the CORE	domain.	Each bit is set	upon release of	thee domain reset signal. Must be cleared by software
PRM:48306A59 ??				     % 1
PRM:48306A5A ??				     % 1
PRM:48306A5B ??				     % 1
PRM:48306A5C ??				     % 1
PRM:48306A5D ??				     % 1
PRM:48306A5E ??				     % 1
PRM:48306A5F ??				     % 1
PRM:48306A60 ??				     % 1
PRM:48306A61 ??				     % 1
PRM:48306A62 ??				     % 1
PRM:48306A63 ??				     % 1
PRM:48306A64 ??				     % 1
PRM:48306A65 ??				     % 1
PRM:48306A66 ??				     % 1
PRM:48306A67 ??				     % 1
PRM:48306A68 ??				     % 1
PRM:48306A69 ??				     % 1
PRM:48306A6A ??				     % 1
PRM:48306A6B ??				     % 1
PRM:48306A6C ??				     % 1
PRM:48306A6D ??				     % 1
PRM:48306A6E ??				     % 1
PRM:48306A6F ??				     % 1
PRM:48306A70 ??				     % 1
PRM:48306A71 ??				     % 1
PRM:48306A72 ??				     % 1
PRM:48306A73 ??				     % 1
PRM:48306A74 ??				     % 1
PRM:48306A75 ??				     % 1
PRM:48306A76 ??				     % 1
PRM:48306A77 ??				     % 1
PRM:48306A78 ??				     % 1
PRM:48306A79 ??				     % 1
PRM:48306A7A ??				     % 1
PRM:48306A7B ??				     % 1
PRM:48306A7C ??				     % 1
PRM:48306A7D ??				     % 1
PRM:48306A7E ??				     % 1
PRM:48306A7F ??				     % 1
PRM:48306A80 ??				     % 1
PRM:48306A81 ??				     % 1
PRM:48306A82 ??				     % 1
PRM:48306A83 ??				     % 1
PRM:48306A84 ??				     % 1
PRM:48306A85 ??				     % 1
PRM:48306A86 ??				     % 1
PRM:48306A87 ??				     % 1
PRM:48306A88 ??				     % 1
PRM:48306A89 ??				     % 1
PRM:48306A8A ??				     % 1
PRM:48306A8B ??				     % 1
PRM:48306A8C ??				     % 1
PRM:48306A8D ??				     % 1
PRM:48306A8E ??				     % 1
PRM:48306A8F ??				     % 1
PRM:48306A90 ??				     % 1
PRM:48306A91 ??				     % 1
PRM:48306A92 ??				     % 1
PRM:48306A93 ??				     % 1
PRM:48306A94 ??				     % 1
PRM:48306A95 ??				     % 1
PRM:48306A96 ??				     % 1
PRM:48306A97 ??				     % 1
PRM:48306A98 ??				     % 1
PRM:48306A99 ??				     % 1
PRM:48306A9A ??				     % 1
PRM:48306A9B ??				     % 1
PRM:48306A9C ??				     % 1
PRM:48306A9D ??				     % 1
PRM:48306A9E ??				     % 1
PRM:48306A9F ??				     % 1
PRM:48306AA0 ??		     OMAP3430_reg_PM_WKEN1_CORE	% 1					   ; This register allows enabling/disabling modules wake-up events
PRM:48306AA1 ??				     % 1
PRM:48306AA2 ??				     % 1
PRM:48306AA3 ??				     % 1
PRM:48306AA4 ??		     OMAP3430_reg_PM_MPUGRPSEL1_CORE % 1				   ; This register allows selecting the	group of modules that wake-up the MPU
PRM:48306AA5 ??				     % 1
PRM:48306AA6 ??				     % 1
PRM:48306AA7 ??				     % 1
PRM:48306AA8 ??		     OMAP3430_reg_PM_IVA2GRPSEL1_CORE %	1				   ; This register allows selecting the	group of modules that wake-up the IVA2
PRM:48306AA9 ??				     % 1
PRM:48306AAA ??				     % 1
PRM:48306AAB ??				     % 1
PRM:48306AAC ??				     % 1
PRM:48306AAD ??				     % 1
PRM:48306AAE ??				     % 1
PRM:48306AAF ??				     % 1
PRM:48306AB0 ??		     OMAP3430_reg_PM_WKST1_CORE	% 1					   ; This register logs	module wake-up events. Must be cleared by software. If it is not cleared, it prevents further domain transition
PRM:48306AB1 ??				     % 1
PRM:48306AB2 ??				     % 1
PRM:48306AB3 ??				     % 1
PRM:48306AB4 ??				     % 1
PRM:48306AB5 ??				     % 1
PRM:48306AB6 ??				     % 1
PRM:48306AB7 ??				     % 1
PRM:48306AB8 ??		     OMAP3430_reg_PM_WKST3_CORE	% 1					   ; This register logs	module wake-up events. Must be cleared by software. If it is not cleared, it prevents further domain transition
PRM:48306AB9 ??				     % 1
PRM:48306ABA ??				     % 1
PRM:48306ABB ??				     % 1
PRM:48306ABC ??				     % 1
PRM:48306ABD ??				     % 1
PRM:48306ABE ??				     % 1
PRM:48306ABF ??				     % 1
PRM:48306AC0 ??				     % 1
PRM:48306AC1 ??				     % 1
PRM:48306AC2 ??				     % 1
PRM:48306AC3 ??				     % 1
PRM:48306AC4 ??				     % 1
PRM:48306AC5 ??				     % 1
PRM:48306AC6 ??				     % 1
PRM:48306AC7 ??				     % 1
PRM:48306AC8 ??				     % 1
PRM:48306AC9 ??				     % 1
PRM:48306ACA ??				     % 1
PRM:48306ACB ??				     % 1
PRM:48306ACC ??				     % 1
PRM:48306ACD ??				     % 1
PRM:48306ACE ??				     % 1
PRM:48306ACF ??				     % 1
PRM:48306AD0 ??				     % 1
PRM:48306AD1 ??				     % 1
PRM:48306AD2 ??				     % 1
PRM:48306AD3 ??				     % 1
PRM:48306AD4 ??				     % 1
PRM:48306AD5 ??				     % 1
PRM:48306AD6 ??				     % 1
PRM:48306AD7 ??				     % 1
PRM:48306AD8 ??				     % 1
PRM:48306AD9 ??				     % 1
PRM:48306ADA ??				     % 1
PRM:48306ADB ??				     % 1
PRM:48306ADC ??				     % 1
PRM:48306ADD ??				     % 1
PRM:48306ADE ??				     % 1
PRM:48306ADF ??				     % 1
PRM:48306AE0 ??		     OMAP3430_reg_PM_PWSTCTRL_CORE % 1					   ; This register controls the	CORE domain power state	transition
PRM:48306AE1 ??				     % 1
PRM:48306AE2 ??				     % 1
PRM:48306AE3 ??				     % 1
PRM:48306AE4 ??		     OMAP3430_reg_PM_PWSTST_CORE % 1					   ; This register provides a status on	the power state	transition of the CORE domain
PRM:48306AE5 ??				     % 1
PRM:48306AE6 ??				     % 1
PRM:48306AE7 ??				     % 1
PRM:48306AE8 ??		     OMAP3430_reg_PM_PREPWSTST_CORE % 1					   ; This register provides a status on	the CORE domain	previous power state. It indicates the state entered during the	last sleep transition
PRM:48306AE9 ??				     % 1
PRM:48306AEA ??				     % 1
PRM:48306AEB ??				     % 1
PRM:48306AEC ??				     % 1
PRM:48306AED ??				     % 1
PRM:48306AEE ??				     % 1
PRM:48306AEF ??				     % 1
PRM:48306AF0 ??		     OMAP3430_reg_PM_WKEN3_CORE	% 1					   ; This register allows enabling/disabling modules wake-up events
PRM:48306AF1 ??				     % 1
PRM:48306AF2 ??				     % 1
PRM:48306AF3 ??				     % 1
PRM:48306AF4 ??		     OMAP3430_reg_PM_IVA2GRPSEL3_CORE %	1				   ; This register allows selecting the	group of modules that wake-up the IVA2
PRM:48306AF5 ??				     % 1
PRM:48306AF6 ??				     % 1
PRM:48306AF7 ??				     % 1
PRM:48306AF8 ??		     OMAP3430_reg_PM_MPUGRPSEL3_CORE % 1				   ; This register allows selecting the	group of modules that wake-up the MPU
PRM:48306AF9 ??				     % 1
PRM:48306AFA ??				     % 1
PRM:48306AFB ??				     % 1
PRM:48306AFC ??				     % 1
PRM:48306AFD ??				     % 1
PRM:48306AFE ??				     % 1
PRM:48306AFF ??				     % 1
PRM:48306B00 ??				     % 1
PRM:48306B01 ??				     % 1
PRM:48306B02 ??				     % 1
PRM:48306B03 ??				     % 1
PRM:48306B04 ??				     % 1
PRM:48306B05 ??				     % 1
PRM:48306B06 ??				     % 1
PRM:48306B07 ??				     % 1
PRM:48306B08 ??				     % 1
PRM:48306B09 ??				     % 1
PRM:48306B0A ??				     % 1
PRM:48306B0B ??				     % 1
PRM:48306B0C ??				     % 1
PRM:48306B0D ??				     % 1
PRM:48306B0E ??				     % 1
PRM:48306B0F ??				     % 1
PRM:48306B10 ??				     % 1
PRM:48306B11 ??				     % 1
PRM:48306B12 ??				     % 1
PRM:48306B13 ??				     % 1
PRM:48306B14 ??				     % 1
PRM:48306B15 ??				     % 1
PRM:48306B16 ??				     % 1
PRM:48306B17 ??				     % 1
PRM:48306B18 ??				     % 1
PRM:48306B19 ??				     % 1
PRM:48306B1A ??				     % 1
PRM:48306B1B ??				     % 1
PRM:48306B1C ??				     % 1
PRM:48306B1D ??				     % 1
PRM:48306B1E ??				     % 1
PRM:48306B1F ??				     % 1
PRM:48306B20 ??				     % 1
PRM:48306B21 ??				     % 1
PRM:48306B22 ??				     % 1
PRM:48306B23 ??				     % 1
PRM:48306B24 ??				     % 1
PRM:48306B25 ??				     % 1
PRM:48306B26 ??				     % 1
PRM:48306B27 ??				     % 1
PRM:48306B28 ??				     % 1
PRM:48306B29 ??				     % 1
PRM:48306B2A ??				     % 1
PRM:48306B2B ??				     % 1
PRM:48306B2C ??				     % 1
PRM:48306B2D ??				     % 1
PRM:48306B2E ??				     % 1
PRM:48306B2F ??				     % 1
PRM:48306B30 ??				     % 1
PRM:48306B31 ??				     % 1
PRM:48306B32 ??				     % 1
PRM:48306B33 ??				     % 1
PRM:48306B34 ??				     % 1
PRM:48306B35 ??				     % 1
PRM:48306B36 ??				     % 1
PRM:48306B37 ??				     % 1
PRM:48306B38 ??				     % 1
PRM:48306B39 ??				     % 1
PRM:48306B3A ??				     % 1
PRM:48306B3B ??				     % 1
PRM:48306B3C ??				     % 1
PRM:48306B3D ??				     % 1
PRM:48306B3E ??				     % 1
PRM:48306B3F ??				     % 1
PRM:48306B40 ??				     % 1
PRM:48306B41 ??				     % 1
PRM:48306B42 ??				     % 1
PRM:48306B43 ??				     % 1
PRM:48306B44 ??				     % 1
PRM:48306B45 ??				     % 1
PRM:48306B46 ??				     % 1
PRM:48306B47 ??				     % 1
PRM:48306B48 ??				     % 1
PRM:48306B49 ??				     % 1
PRM:48306B4A ??				     % 1
PRM:48306B4B ??				     % 1
PRM:48306B4C ??				     % 1
PRM:48306B4D ??				     % 1
PRM:48306B4E ??				     % 1
PRM:48306B4F ??				     % 1
PRM:48306B50 ??				     % 1
PRM:48306B51 ??				     % 1
PRM:48306B52 ??				     % 1
PRM:48306B53 ??				     % 1
PRM:48306B54 ??				     % 1
PRM:48306B55 ??				     % 1
PRM:48306B56 ??				     % 1
PRM:48306B57 ??				     % 1
PRM:48306B58 ??		     OMAP3430_reg_RM_RSTST_SGX % 1					   ; This register logs	the different reset sources of the SGX domain. Each bit	is set upon release of the domain reset	signal.	Must be	cleared	by software
PRM:48306B59 ??				     % 1
PRM:48306B5A ??				     % 1
PRM:48306B5B ??				     % 1
PRM:48306B5C ??				     % 1
PRM:48306B5D ??				     % 1
PRM:48306B5E ??				     % 1
PRM:48306B5F ??				     % 1
PRM:48306B60 ??				     % 1
PRM:48306B61 ??				     % 1
PRM:48306B62 ??				     % 1
PRM:48306B63 ??				     % 1
PRM:48306B64 ??				     % 1
PRM:48306B65 ??				     % 1
PRM:48306B66 ??				     % 1
PRM:48306B67 ??				     % 1
PRM:48306B68 ??				     % 1
PRM:48306B69 ??				     % 1
PRM:48306B6A ??				     % 1
PRM:48306B6B ??				     % 1
PRM:48306B6C ??				     % 1
PRM:48306B6D ??				     % 1
PRM:48306B6E ??				     % 1
PRM:48306B6F ??				     % 1
PRM:48306B70 ??				     % 1
PRM:48306B71 ??				     % 1
PRM:48306B72 ??				     % 1
PRM:48306B73 ??				     % 1
PRM:48306B74 ??				     % 1
PRM:48306B75 ??				     % 1
PRM:48306B76 ??				     % 1
PRM:48306B77 ??				     % 1
PRM:48306B78 ??				     % 1
PRM:48306B79 ??				     % 1
PRM:48306B7A ??				     % 1
PRM:48306B7B ??				     % 1
PRM:48306B7C ??				     % 1
PRM:48306B7D ??				     % 1
PRM:48306B7E ??				     % 1
PRM:48306B7F ??				     % 1
PRM:48306B80 ??				     % 1
PRM:48306B81 ??				     % 1
PRM:48306B82 ??				     % 1
PRM:48306B83 ??				     % 1
PRM:48306B84 ??				     % 1
PRM:48306B85 ??				     % 1
PRM:48306B86 ??				     % 1
PRM:48306B87 ??				     % 1
PRM:48306B88 ??				     % 1
PRM:48306B89 ??				     % 1
PRM:48306B8A ??				     % 1
PRM:48306B8B ??				     % 1
PRM:48306B8C ??				     % 1
PRM:48306B8D ??				     % 1
PRM:48306B8E ??				     % 1
PRM:48306B8F ??				     % 1
PRM:48306B90 ??				     % 1
PRM:48306B91 ??				     % 1
PRM:48306B92 ??				     % 1
PRM:48306B93 ??				     % 1
PRM:48306B94 ??				     % 1
PRM:48306B95 ??				     % 1
PRM:48306B96 ??				     % 1
PRM:48306B97 ??				     % 1
PRM:48306B98 ??				     % 1
PRM:48306B99 ??				     % 1
PRM:48306B9A ??				     % 1
PRM:48306B9B ??				     % 1
PRM:48306B9C ??				     % 1
PRM:48306B9D ??				     % 1
PRM:48306B9E ??				     % 1
PRM:48306B9F ??				     % 1
PRM:48306BA0 ??				     % 1
PRM:48306BA1 ??				     % 1
PRM:48306BA2 ??				     % 1
PRM:48306BA3 ??				     % 1
PRM:48306BA4 ??				     % 1
PRM:48306BA5 ??				     % 1
PRM:48306BA6 ??				     % 1
PRM:48306BA7 ??				     % 1
PRM:48306BA8 ??				     % 1
PRM:48306BA9 ??				     % 1
PRM:48306BAA ??				     % 1
PRM:48306BAB ??				     % 1
PRM:48306BAC ??				     % 1
PRM:48306BAD ??				     % 1
PRM:48306BAE ??				     % 1
PRM:48306BAF ??				     % 1
PRM:48306BB0 ??				     % 1
PRM:48306BB1 ??				     % 1
PRM:48306BB2 ??				     % 1
PRM:48306BB3 ??				     % 1
PRM:48306BB4 ??				     % 1
PRM:48306BB5 ??				     % 1
PRM:48306BB6 ??				     % 1
PRM:48306BB7 ??				     % 1
PRM:48306BB8 ??				     % 1
PRM:48306BB9 ??				     % 1
PRM:48306BBA ??				     % 1
PRM:48306BBB ??				     % 1
PRM:48306BBC ??				     % 1
PRM:48306BBD ??				     % 1
PRM:48306BBE ??				     % 1
PRM:48306BBF ??				     % 1
PRM:48306BC0 ??				     % 1
PRM:48306BC1 ??				     % 1
PRM:48306BC2 ??				     % 1
PRM:48306BC3 ??				     % 1
PRM:48306BC4 ??				     % 1
PRM:48306BC5 ??				     % 1
PRM:48306BC6 ??				     % 1
PRM:48306BC7 ??				     % 1
PRM:48306BC8 ??		     OMAP3430_reg_PM_WKDEP_SGX % 1					   ; This register allows enabling or disabling	the wake-up of the SGX domain upon another domain wakeup
PRM:48306BC9 ??				     % 1
PRM:48306BCA ??				     % 1
PRM:48306BCB ??				     % 1
PRM:48306BCC ??				     % 1
PRM:48306BCD ??				     % 1
PRM:48306BCE ??				     % 1
PRM:48306BCF ??				     % 1
PRM:48306BD0 ??				     % 1
PRM:48306BD1 ??				     % 1
PRM:48306BD2 ??				     % 1
PRM:48306BD3 ??				     % 1
PRM:48306BD4 ??				     % 1
PRM:48306BD5 ??				     % 1
PRM:48306BD6 ??				     % 1
PRM:48306BD7 ??				     % 1
PRM:48306BD8 ??				     % 1
PRM:48306BD9 ??				     % 1
PRM:48306BDA ??				     % 1
PRM:48306BDB ??				     % 1
PRM:48306BDC ??				     % 1
PRM:48306BDD ??				     % 1
PRM:48306BDE ??				     % 1
PRM:48306BDF ??				     % 1
PRM:48306BE0 ??		     OMAP3430_reg_PM_PWSTCTRL_SGX % 1					   ; This register controls the	SGX domain power state transition
PRM:48306BE1 ??				     % 1
PRM:48306BE2 ??				     % 1
PRM:48306BE3 ??				     % 1
PRM:48306BE4 ??		     OMAP3430_reg_PM_PWSTST_SGX	% 1					   ; This register provides a status on	the power state	transition of the SGX domain
PRM:48306BE5 ??				     % 1
PRM:48306BE6 ??				     % 1
PRM:48306BE7 ??				     % 1
PRM:48306BE8 ??		     OMAP3430_reg_PM_PREPWSTST_SGX % 1					   ; This register provides a status on	the SGX	domain previous	power state. It	indicates the state entered during the last sleep transition
PRM:48306BE9 ??				     % 1
PRM:48306BEA ??				     % 1
PRM:48306BEB ??				     % 1
PRM:48306BEC ??				     % 1
PRM:48306BED ??				     % 1
PRM:48306BEE ??				     % 1
PRM:48306BEF ??				     % 1
PRM:48306BF0 ??				     % 1
PRM:48306BF1 ??				     % 1
PRM:48306BF2 ??				     % 1
PRM:48306BF3 ??				     % 1
PRM:48306BF4 ??				     % 1
PRM:48306BF5 ??				     % 1
PRM:48306BF6 ??				     % 1
PRM:48306BF7 ??				     % 1
PRM:48306BF8 ??				     % 1
PRM:48306BF9 ??				     % 1
PRM:48306BFA ??				     % 1
PRM:48306BFB ??				     % 1
PRM:48306BFC ??				     % 1
PRM:48306BFD ??				     % 1
PRM:48306BFE ??				     % 1
PRM:48306BFF ??				     % 1
PRM:48306C00 ??				     % 1
PRM:48306C01 ??				     % 1
PRM:48306C02 ??				     % 1
PRM:48306C03 ??				     % 1
PRM:48306C04 ??				     % 1
PRM:48306C05 ??				     % 1
PRM:48306C06 ??				     % 1
PRM:48306C07 ??				     % 1
PRM:48306C08 ??				     % 1
PRM:48306C09 ??				     % 1
PRM:48306C0A ??				     % 1
PRM:48306C0B ??				     % 1
PRM:48306C0C ??				     % 1
PRM:48306C0D ??				     % 1
PRM:48306C0E ??				     % 1
PRM:48306C0F ??				     % 1
PRM:48306C10 ??				     % 1
PRM:48306C11 ??				     % 1
PRM:48306C12 ??				     % 1
PRM:48306C13 ??				     % 1
PRM:48306C14 ??				     % 1
PRM:48306C15 ??				     % 1
PRM:48306C16 ??				     % 1
PRM:48306C17 ??				     % 1
PRM:48306C18 ??				     % 1
PRM:48306C19 ??				     % 1
PRM:48306C1A ??				     % 1
PRM:48306C1B ??				     % 1
PRM:48306C1C ??				     % 1
PRM:48306C1D ??				     % 1
PRM:48306C1E ??				     % 1
PRM:48306C1F ??				     % 1
PRM:48306C20 ??				     % 1
PRM:48306C21 ??				     % 1
PRM:48306C22 ??				     % 1
PRM:48306C23 ??				     % 1
PRM:48306C24 ??				     % 1
PRM:48306C25 ??				     % 1
PRM:48306C26 ??				     % 1
PRM:48306C27 ??				     % 1
PRM:48306C28 ??				     % 1
PRM:48306C29 ??				     % 1
PRM:48306C2A ??				     % 1
PRM:48306C2B ??				     % 1
PRM:48306C2C ??				     % 1
PRM:48306C2D ??				     % 1
PRM:48306C2E ??				     % 1
PRM:48306C2F ??				     % 1
PRM:48306C30 ??				     % 1
PRM:48306C31 ??				     % 1
PRM:48306C32 ??				     % 1
PRM:48306C33 ??				     % 1
PRM:48306C34 ??				     % 1
PRM:48306C35 ??				     % 1
PRM:48306C36 ??				     % 1
PRM:48306C37 ??				     % 1
PRM:48306C38 ??				     % 1
PRM:48306C39 ??				     % 1
PRM:48306C3A ??				     % 1
PRM:48306C3B ??				     % 1
PRM:48306C3C ??				     % 1
PRM:48306C3D ??				     % 1
PRM:48306C3E ??				     % 1
PRM:48306C3F ??				     % 1
PRM:48306C40 ??				     % 1
PRM:48306C41 ??				     % 1
PRM:48306C42 ??				     % 1
PRM:48306C43 ??				     % 1
PRM:48306C44 ??				     % 1
PRM:48306C45 ??				     % 1
PRM:48306C46 ??				     % 1
PRM:48306C47 ??				     % 1
PRM:48306C48 ??				     % 1
PRM:48306C49 ??				     % 1
PRM:48306C4A ??				     % 1
PRM:48306C4B ??				     % 1
PRM:48306C4C ??				     % 1
PRM:48306C4D ??				     % 1
PRM:48306C4E ??				     % 1
PRM:48306C4F ??				     % 1
PRM:48306C50 ??				     % 1
PRM:48306C51 ??				     % 1
PRM:48306C52 ??				     % 1
PRM:48306C53 ??				     % 1
PRM:48306C54 ??				     % 1
PRM:48306C55 ??				     % 1
PRM:48306C56 ??				     % 1
PRM:48306C57 ??				     % 1
PRM:48306C58 ??				     % 1
PRM:48306C59 ??				     % 1
PRM:48306C5A ??				     % 1
PRM:48306C5B ??				     % 1
PRM:48306C5C ??				     % 1
PRM:48306C5D ??				     % 1
PRM:48306C5E ??				     % 1
PRM:48306C5F ??				     % 1
PRM:48306C60 ??				     % 1
PRM:48306C61 ??				     % 1
PRM:48306C62 ??				     % 1
PRM:48306C63 ??				     % 1
PRM:48306C64 ??				     % 1
PRM:48306C65 ??				     % 1
PRM:48306C66 ??				     % 1
PRM:48306C67 ??				     % 1
PRM:48306C68 ??				     % 1
PRM:48306C69 ??				     % 1
PRM:48306C6A ??				     % 1
PRM:48306C6B ??				     % 1
PRM:48306C6C ??				     % 1
PRM:48306C6D ??				     % 1
PRM:48306C6E ??				     % 1
PRM:48306C6F ??				     % 1
PRM:48306C70 ??				     % 1
PRM:48306C71 ??				     % 1
PRM:48306C72 ??				     % 1
PRM:48306C73 ??				     % 1
PRM:48306C74 ??				     % 1
PRM:48306C75 ??				     % 1
PRM:48306C76 ??				     % 1
PRM:48306C77 ??				     % 1
PRM:48306C78 ??				     % 1
PRM:48306C79 ??				     % 1
PRM:48306C7A ??				     % 1
PRM:48306C7B ??				     % 1
PRM:48306C7C ??				     % 1
PRM:48306C7D ??				     % 1
PRM:48306C7E ??				     % 1
PRM:48306C7F ??				     % 1
PRM:48306C80 ??				     % 1
PRM:48306C81 ??				     % 1
PRM:48306C82 ??				     % 1
PRM:48306C83 ??				     % 1
PRM:48306C84 ??				     % 1
PRM:48306C85 ??				     % 1
PRM:48306C86 ??				     % 1
PRM:48306C87 ??				     % 1
PRM:48306C88 ??				     % 1
PRM:48306C89 ??				     % 1
PRM:48306C8A ??				     % 1
PRM:48306C8B ??				     % 1
PRM:48306C8C ??				     % 1
PRM:48306C8D ??				     % 1
PRM:48306C8E ??				     % 1
PRM:48306C8F ??				     % 1
PRM:48306C90 ??				     % 1
PRM:48306C91 ??				     % 1
PRM:48306C92 ??				     % 1
PRM:48306C93 ??				     % 1
PRM:48306C94 ??				     % 1
PRM:48306C95 ??				     % 1
PRM:48306C96 ??				     % 1
PRM:48306C97 ??				     % 1
PRM:48306C98 ??				     % 1
PRM:48306C99 ??				     % 1
PRM:48306C9A ??				     % 1
PRM:48306C9B ??				     % 1
PRM:48306C9C ??				     % 1
PRM:48306C9D ??				     % 1
PRM:48306C9E ??				     % 1
PRM:48306C9F ??				     % 1
PRM:48306CA0 ??		     OMAP3430_reg_PM_WKEN_WKUP % 1					   ; This register allows enabling/disabling modules wake-up events
PRM:48306CA1 ??				     % 1
PRM:48306CA2 ??				     % 1
PRM:48306CA3 ??				     % 1
PRM:48306CA4 ??		     OMAP3430_reg_PM_MPUGRPSEL_WKUP % 1					   ; IO	pad is always selected in the MPU wake-up events group
PRM:48306CA5 ??				     % 1
PRM:48306CA6 ??				     % 1
PRM:48306CA7 ??				     % 1
PRM:48306CA8 ??		     OMAP3430_reg_PM_IVA2GRPSEL_WKUP % 1				   ; This register allows selecting the	group of modules that wake-up the IVA2
PRM:48306CA9 ??				     % 1
PRM:48306CAA ??				     % 1
PRM:48306CAB ??				     % 1
PRM:48306CAC ??				     % 1
PRM:48306CAD ??				     % 1
PRM:48306CAE ??				     % 1
PRM:48306CAF ??				     % 1
PRM:48306CB0 ??		     OMAP3430_reg_PM_WKST_WKUP % 1					   ; This register logs	module wake-up events. Must be cleared by software. If it is not cleared, it prevents further domain transition
PRM:48306CB1 ??				     % 1
PRM:48306CB2 ??				     % 1
PRM:48306CB3 ??				     % 1
PRM:48306CB4 ??				     % 1
PRM:48306CB5 ??				     % 1
PRM:48306CB6 ??				     % 1
PRM:48306CB7 ??				     % 1
PRM:48306CB8 ??				     % 1
PRM:48306CB9 ??				     % 1
PRM:48306CBA ??				     % 1
PRM:48306CBB ??				     % 1
PRM:48306CBC ??				     % 1
PRM:48306CBD ??				     % 1
PRM:48306CBE ??				     % 1
PRM:48306CBF ??				     % 1
PRM:48306CC0 ??				     % 1
PRM:48306CC1 ??				     % 1
PRM:48306CC2 ??				     % 1
PRM:48306CC3 ??				     % 1
PRM:48306CC4 ??				     % 1
PRM:48306CC5 ??				     % 1
PRM:48306CC6 ??				     % 1
PRM:48306CC7 ??				     % 1
PRM:48306CC8 ??				     % 1
PRM:48306CC9 ??				     % 1
PRM:48306CCA ??				     % 1
PRM:48306CCB ??				     % 1
PRM:48306CCC ??				     % 1
PRM:48306CCD ??				     % 1
PRM:48306CCE ??				     % 1
PRM:48306CCF ??				     % 1
PRM:48306CD0 ??				     % 1
PRM:48306CD1 ??				     % 1
PRM:48306CD2 ??				     % 1
PRM:48306CD3 ??				     % 1
PRM:48306CD4 ??				     % 1
PRM:48306CD5 ??				     % 1
PRM:48306CD6 ??				     % 1
PRM:48306CD7 ??				     % 1
PRM:48306CD8 ??				     % 1
PRM:48306CD9 ??				     % 1
PRM:48306CDA ??				     % 1
PRM:48306CDB ??				     % 1
PRM:48306CDC ??				     % 1
PRM:48306CDD ??				     % 1
PRM:48306CDE ??				     % 1
PRM:48306CDF ??				     % 1
PRM:48306CE0 ??				     % 1
PRM:48306CE1 ??				     % 1
PRM:48306CE2 ??				     % 1
PRM:48306CE3 ??				     % 1
PRM:48306CE4 ??				     % 1
PRM:48306CE5 ??				     % 1
PRM:48306CE6 ??				     % 1
PRM:48306CE7 ??				     % 1
PRM:48306CE8 ??				     % 1
PRM:48306CE9 ??				     % 1
PRM:48306CEA ??				     % 1
PRM:48306CEB ??				     % 1
PRM:48306CEC ??				     % 1
PRM:48306CED ??				     % 1
PRM:48306CEE ??				     % 1
PRM:48306CEF ??				     % 1
PRM:48306CF0 ??				     % 1
PRM:48306CF1 ??				     % 1
PRM:48306CF2 ??				     % 1
PRM:48306CF3 ??				     % 1
PRM:48306CF4 ??				     % 1
PRM:48306CF5 ??				     % 1
PRM:48306CF6 ??				     % 1
PRM:48306CF7 ??				     % 1
PRM:48306CF8 ??				     % 1
PRM:48306CF9 ??				     % 1
PRM:48306CFA ??				     % 1
PRM:48306CFB ??				     % 1
PRM:48306CFC ??				     % 1
PRM:48306CFD ??				     % 1
PRM:48306CFE ??				     % 1
PRM:48306CFF ??				     % 1
PRM:48306D00 ??				     % 1
PRM:48306D01 ??				     % 1
PRM:48306D02 ??				     % 1
PRM:48306D03 ??				     % 1
PRM:48306D04 ??				     % 1
PRM:48306D05 ??				     % 1
PRM:48306D06 ??				     % 1
PRM:48306D07 ??				     % 1
PRM:48306D08 ??				     % 1
PRM:48306D09 ??				     % 1
PRM:48306D0A ??				     % 1
PRM:48306D0B ??				     % 1
PRM:48306D0C ??				     % 1
PRM:48306D0D ??				     % 1
PRM:48306D0E ??				     % 1
PRM:48306D0F ??				     % 1
PRM:48306D10 ??				     % 1
PRM:48306D11 ??				     % 1
PRM:48306D12 ??				     % 1
PRM:48306D13 ??				     % 1
PRM:48306D14 ??				     % 1
PRM:48306D15 ??				     % 1
PRM:48306D16 ??				     % 1
PRM:48306D17 ??				     % 1
PRM:48306D18 ??				     % 1
PRM:48306D19 ??				     % 1
PRM:48306D1A ??				     % 1
PRM:48306D1B ??				     % 1
PRM:48306D1C ??				     % 1
PRM:48306D1D ??				     % 1
PRM:48306D1E ??				     % 1
PRM:48306D1F ??				     % 1
PRM:48306D20 ??				     % 1
PRM:48306D21 ??				     % 1
PRM:48306D22 ??				     % 1
PRM:48306D23 ??				     % 1
PRM:48306D24 ??				     % 1
PRM:48306D25 ??				     % 1
PRM:48306D26 ??				     % 1
PRM:48306D27 ??				     % 1
PRM:48306D28 ??				     % 1
PRM:48306D29 ??				     % 1
PRM:48306D2A ??				     % 1
PRM:48306D2B ??				     % 1
PRM:48306D2C ??				     % 1
PRM:48306D2D ??				     % 1
PRM:48306D2E ??				     % 1
PRM:48306D2F ??				     % 1
PRM:48306D30 ??				     % 1
PRM:48306D31 ??				     % 1
PRM:48306D32 ??				     % 1
PRM:48306D33 ??				     % 1
PRM:48306D34 ??				     % 1
PRM:48306D35 ??				     % 1
PRM:48306D36 ??				     % 1
PRM:48306D37 ??				     % 1
PRM:48306D38 ??				     % 1
PRM:48306D39 ??				     % 1
PRM:48306D3A ??				     % 1
PRM:48306D3B ??				     % 1
PRM:48306D3C ??				     % 1
PRM:48306D3D ??				     % 1
PRM:48306D3E ??				     % 1
PRM:48306D3F ??				     % 1
PRM:48306D40 ??		     OMAP3430_reg_PRM_CLKSEL % 1					   ; DATA XREF:	parse_CHSETTINGS+58o
PRM:48306D40											   ; ROM:off_40015D9Co
PRM:48306D40											   ; This register controls the	selection of the system	clock frequency. This register is reset	on power-up only
PRM:48306D41 ??				     % 1
PRM:48306D42 ??				     % 1
PRM:48306D43 ??				     % 1
PRM:48306D44 ??				     % 1
PRM:48306D45 ??				     % 1
PRM:48306D46 ??				     % 1
PRM:48306D47 ??				     % 1
PRM:48306D48 ??				     % 1
PRM:48306D49 ??				     % 1
PRM:48306D4A ??				     % 1
PRM:48306D4B ??				     % 1
PRM:48306D4C ??				     % 1
PRM:48306D4D ??				     % 1
PRM:48306D4E ??				     % 1
PRM:48306D4F ??				     % 1
PRM:48306D50 ??				     % 1
PRM:48306D51 ??				     % 1
PRM:48306D52 ??				     % 1
PRM:48306D53 ??				     % 1
PRM:48306D54 ??				     % 1
PRM:48306D55 ??				     % 1
PRM:48306D56 ??				     % 1
PRM:48306D57 ??				     % 1
PRM:48306D58 ??				     % 1
PRM:48306D59 ??				     % 1
PRM:48306D5A ??				     % 1
PRM:48306D5B ??				     % 1
PRM:48306D5C ??				     % 1
PRM:48306D5D ??				     % 1
PRM:48306D5E ??				     % 1
PRM:48306D5F ??				     % 1
PRM:48306D60 ??				     % 1
PRM:48306D61 ??				     % 1
PRM:48306D62 ??				     % 1
PRM:48306D63 ??				     % 1
PRM:48306D64 ??				     % 1
PRM:48306D65 ??				     % 1
PRM:48306D66 ??				     % 1
PRM:48306D67 ??				     % 1
PRM:48306D68 ??				     % 1
PRM:48306D69 ??				     % 1
PRM:48306D6A ??				     % 1
PRM:48306D6B ??				     % 1
PRM:48306D6C ??				     % 1
PRM:48306D6D ??				     % 1
PRM:48306D6E ??				     % 1
PRM:48306D6F ??				     % 1
PRM:48306D70 ??		     OMAP3430_reg_PRM_CLKOUT_CTRL % 1					   ; This register provides control over the SYS_CLKOUT1 output	clock
PRM:48306D71 ??				     % 1
PRM:48306D72 ??				     % 1
PRM:48306D73 ??				     % 1
PRM:48306D74 ??				     % 1
PRM:48306D75 ??				     % 1
PRM:48306D76 ??				     % 1
PRM:48306D77 ??				     % 1
PRM:48306D78 ??				     % 1
PRM:48306D79 ??				     % 1
PRM:48306D7A ??				     % 1
PRM:48306D7B ??				     % 1
PRM:48306D7C ??				     % 1
PRM:48306D7D ??				     % 1
PRM:48306D7E ??				     % 1
PRM:48306D7F ??				     % 1
PRM:48306D80 ??				     % 1
PRM:48306D81 ??				     % 1
PRM:48306D82 ??				     % 1
PRM:48306D83 ??				     % 1
PRM:48306D84 ??				     % 1
PRM:48306D85 ??				     % 1
PRM:48306D86 ??				     % 1
PRM:48306D87 ??				     % 1
PRM:48306D88 ??				     % 1
PRM:48306D89 ??				     % 1
PRM:48306D8A ??				     % 1
PRM:48306D8B ??				     % 1
PRM:48306D8C ??				     % 1
PRM:48306D8D ??				     % 1
PRM:48306D8E ??				     % 1
PRM:48306D8F ??				     % 1
PRM:48306D90 ??				     % 1
PRM:48306D91 ??				     % 1
PRM:48306D92 ??				     % 1
PRM:48306D93 ??				     % 1
PRM:48306D94 ??				     % 1
PRM:48306D95 ??				     % 1
PRM:48306D96 ??				     % 1
PRM:48306D97 ??				     % 1
PRM:48306D98 ??				     % 1
PRM:48306D99 ??				     % 1
PRM:48306D9A ??				     % 1
PRM:48306D9B ??				     % 1
PRM:48306D9C ??				     % 1
PRM:48306D9D ??				     % 1
PRM:48306D9E ??				     % 1
PRM:48306D9F ??				     % 1
PRM:48306DA0 ??				     % 1
PRM:48306DA1 ??				     % 1
PRM:48306DA2 ??				     % 1
PRM:48306DA3 ??				     % 1
PRM:48306DA4 ??				     % 1
PRM:48306DA5 ??				     % 1
PRM:48306DA6 ??				     % 1
PRM:48306DA7 ??				     % 1
PRM:48306DA8 ??				     % 1
PRM:48306DA9 ??				     % 1
PRM:48306DAA ??				     % 1
PRM:48306DAB ??				     % 1
PRM:48306DAC ??				     % 1
PRM:48306DAD ??				     % 1
PRM:48306DAE ??				     % 1
PRM:48306DAF ??				     % 1
PRM:48306DB0 ??				     % 1
PRM:48306DB1 ??				     % 1
PRM:48306DB2 ??				     % 1
PRM:48306DB3 ??				     % 1
PRM:48306DB4 ??				     % 1
PRM:48306DB5 ??				     % 1
PRM:48306DB6 ??				     % 1
PRM:48306DB7 ??				     % 1
PRM:48306DB8 ??				     % 1
PRM:48306DB9 ??				     % 1
PRM:48306DBA ??				     % 1
PRM:48306DBB ??				     % 1
PRM:48306DBC ??				     % 1
PRM:48306DBD ??				     % 1
PRM:48306DBE ??				     % 1
PRM:48306DBF ??				     % 1
PRM:48306DC0 ??				     % 1
PRM:48306DC1 ??				     % 1
PRM:48306DC2 ??				     % 1
PRM:48306DC3 ??				     % 1
PRM:48306DC4 ??				     % 1
PRM:48306DC5 ??				     % 1
PRM:48306DC6 ??				     % 1
PRM:48306DC7 ??				     % 1
PRM:48306DC8 ??				     % 1
PRM:48306DC9 ??				     % 1
PRM:48306DCA ??				     % 1
PRM:48306DCB ??				     % 1
PRM:48306DCC ??				     % 1
PRM:48306DCD ??				     % 1
PRM:48306DCE ??				     % 1
PRM:48306DCF ??				     % 1
PRM:48306DD0 ??				     % 1
PRM:48306DD1 ??				     % 1
PRM:48306DD2 ??				     % 1
PRM:48306DD3 ??				     % 1
PRM:48306DD4 ??				     % 1
PRM:48306DD5 ??				     % 1
PRM:48306DD6 ??				     % 1
PRM:48306DD7 ??				     % 1
PRM:48306DD8 ??				     % 1
PRM:48306DD9 ??				     % 1
PRM:48306DDA ??				     % 1
PRM:48306DDB ??				     % 1
PRM:48306DDC ??				     % 1
PRM:48306DDD ??				     % 1
PRM:48306DDE ??				     % 1
PRM:48306DDF ??				     % 1
PRM:48306DE0 ??				     % 1
PRM:48306DE1 ??				     % 1
PRM:48306DE2 ??				     % 1
PRM:48306DE3 ??				     % 1
PRM:48306DE4 ??				     % 1
PRM:48306DE5 ??				     % 1
PRM:48306DE6 ??				     % 1
PRM:48306DE7 ??				     % 1
PRM:48306DE8 ??				     % 1
PRM:48306DE9 ??				     % 1
PRM:48306DEA ??				     % 1
PRM:48306DEB ??				     % 1
PRM:48306DEC ??				     % 1
PRM:48306DED ??				     % 1
PRM:48306DEE ??				     % 1
PRM:48306DEF ??				     % 1
PRM:48306DF0 ??				     % 1
PRM:48306DF1 ??				     % 1
PRM:48306DF2 ??				     % 1
PRM:48306DF3 ??				     % 1
PRM:48306DF4 ??				     % 1
PRM:48306DF5 ??				     % 1
PRM:48306DF6 ??				     % 1
PRM:48306DF7 ??				     % 1
PRM:48306DF8 ??				     % 1
PRM:48306DF9 ??				     % 1
PRM:48306DFA ??				     % 1
PRM:48306DFB ??				     % 1
PRM:48306DFC ??				     % 1
PRM:48306DFD ??				     % 1
PRM:48306DFE ??				     % 1
PRM:48306DFF ??				     % 1
PRM:48306E00 ??				     % 1
PRM:48306E01 ??				     % 1
PRM:48306E02 ??				     % 1
PRM:48306E03 ??				     % 1
PRM:48306E04 ??				     % 1
PRM:48306E05 ??				     % 1
PRM:48306E06 ??				     % 1
PRM:48306E07 ??				     % 1
PRM:48306E08 ??				     % 1
PRM:48306E09 ??				     % 1
PRM:48306E0A ??				     % 1
PRM:48306E0B ??				     % 1
PRM:48306E0C ??				     % 1
PRM:48306E0D ??				     % 1
PRM:48306E0E ??				     % 1
PRM:48306E0F ??				     % 1
PRM:48306E10 ??				     % 1
PRM:48306E11 ??				     % 1
PRM:48306E12 ??				     % 1
PRM:48306E13 ??				     % 1
PRM:48306E14 ??				     % 1
PRM:48306E15 ??				     % 1
PRM:48306E16 ??				     % 1
PRM:48306E17 ??				     % 1
PRM:48306E18 ??				     % 1
PRM:48306E19 ??				     % 1
PRM:48306E1A ??				     % 1
PRM:48306E1B ??				     % 1
PRM:48306E1C ??				     % 1
PRM:48306E1D ??				     % 1
PRM:48306E1E ??				     % 1
PRM:48306E1F ??				     % 1
PRM:48306E20 ??				     % 1
PRM:48306E21 ??				     % 1
PRM:48306E22 ??				     % 1
PRM:48306E23 ??				     % 1
PRM:48306E24 ??				     % 1
PRM:48306E25 ??				     % 1
PRM:48306E26 ??				     % 1
PRM:48306E27 ??				     % 1
PRM:48306E28 ??				     % 1
PRM:48306E29 ??				     % 1
PRM:48306E2A ??				     % 1
PRM:48306E2B ??				     % 1
PRM:48306E2C ??				     % 1
PRM:48306E2D ??				     % 1
PRM:48306E2E ??				     % 1
PRM:48306E2F ??				     % 1
PRM:48306E30 ??				     % 1
PRM:48306E31 ??				     % 1
PRM:48306E32 ??				     % 1
PRM:48306E33 ??				     % 1
PRM:48306E34 ??				     % 1
PRM:48306E35 ??				     % 1
PRM:48306E36 ??				     % 1
PRM:48306E37 ??				     % 1
PRM:48306E38 ??				     % 1
PRM:48306E39 ??				     % 1
PRM:48306E3A ??				     % 1
PRM:48306E3B ??				     % 1
PRM:48306E3C ??				     % 1
PRM:48306E3D ??				     % 1
PRM:48306E3E ??				     % 1
PRM:48306E3F ??				     % 1
PRM:48306E40 ??				     % 1
PRM:48306E41 ??				     % 1
PRM:48306E42 ??				     % 1
PRM:48306E43 ??				     % 1
PRM:48306E44 ??				     % 1
PRM:48306E45 ??				     % 1
PRM:48306E46 ??				     % 1
PRM:48306E47 ??				     % 1
PRM:48306E48 ??				     % 1
PRM:48306E49 ??				     % 1
PRM:48306E4A ??				     % 1
PRM:48306E4B ??				     % 1
PRM:48306E4C ??				     % 1
PRM:48306E4D ??				     % 1
PRM:48306E4E ??				     % 1
PRM:48306E4F ??				     % 1
PRM:48306E50 ??				     % 1
PRM:48306E51 ??				     % 1
PRM:48306E52 ??				     % 1
PRM:48306E53 ??				     % 1
PRM:48306E54 ??				     % 1
PRM:48306E55 ??				     % 1
PRM:48306E56 ??				     % 1
PRM:48306E57 ??				     % 1
PRM:48306E58 ??		     OMAP3430_reg_RM_RSTST_DSS % 1					   ; This register logs	the different reset sources of the DSS domain. Each bit	is set upon release of the domain reset	signal.	Must be	cleared	by software
PRM:48306E59 ??				     % 1
PRM:48306E5A ??				     % 1
PRM:48306E5B ??				     % 1
PRM:48306E5C ??				     % 1
PRM:48306E5D ??				     % 1
PRM:48306E5E ??				     % 1
PRM:48306E5F ??				     % 1
PRM:48306E60 ??				     % 1
PRM:48306E61 ??				     % 1
PRM:48306E62 ??				     % 1
PRM:48306E63 ??				     % 1
PRM:48306E64 ??				     % 1
PRM:48306E65 ??				     % 1
PRM:48306E66 ??				     % 1
PRM:48306E67 ??				     % 1
PRM:48306E68 ??				     % 1
PRM:48306E69 ??				     % 1
PRM:48306E6A ??				     % 1
PRM:48306E6B ??				     % 1
PRM:48306E6C ??				     % 1
PRM:48306E6D ??				     % 1
PRM:48306E6E ??				     % 1
PRM:48306E6F ??				     % 1
PRM:48306E70 ??				     % 1
PRM:48306E71 ??				     % 1
PRM:48306E72 ??				     % 1
PRM:48306E73 ??				     % 1
PRM:48306E74 ??				     % 1
PRM:48306E75 ??				     % 1
PRM:48306E76 ??				     % 1
PRM:48306E77 ??				     % 1
PRM:48306E78 ??				     % 1
PRM:48306E79 ??				     % 1
PRM:48306E7A ??				     % 1
PRM:48306E7B ??				     % 1
PRM:48306E7C ??				     % 1
PRM:48306E7D ??				     % 1
PRM:48306E7E ??				     % 1
PRM:48306E7F ??				     % 1
PRM:48306E80 ??				     % 1
PRM:48306E81 ??				     % 1
PRM:48306E82 ??				     % 1
PRM:48306E83 ??				     % 1
PRM:48306E84 ??				     % 1
PRM:48306E85 ??				     % 1
PRM:48306E86 ??				     % 1
PRM:48306E87 ??				     % 1
PRM:48306E88 ??				     % 1
PRM:48306E89 ??				     % 1
PRM:48306E8A ??				     % 1
PRM:48306E8B ??				     % 1
PRM:48306E8C ??				     % 1
PRM:48306E8D ??				     % 1
PRM:48306E8E ??				     % 1
PRM:48306E8F ??				     % 1
PRM:48306E90 ??				     % 1
PRM:48306E91 ??				     % 1
PRM:48306E92 ??				     % 1
PRM:48306E93 ??				     % 1
PRM:48306E94 ??				     % 1
PRM:48306E95 ??				     % 1
PRM:48306E96 ??				     % 1
PRM:48306E97 ??				     % 1
PRM:48306E98 ??				     % 1
PRM:48306E99 ??				     % 1
PRM:48306E9A ??				     % 1
PRM:48306E9B ??				     % 1
PRM:48306E9C ??				     % 1
PRM:48306E9D ??				     % 1
PRM:48306E9E ??				     % 1
PRM:48306E9F ??				     % 1
PRM:48306EA0 ??		     OMAP3430_reg_PM_WKEN_DSS %	1					   ; This register allows enabling/disabling modules wake-up events
PRM:48306EA1 ??				     % 1
PRM:48306EA2 ??				     % 1
PRM:48306EA3 ??				     % 1
PRM:48306EA4 ??				     % 1
PRM:48306EA5 ??				     % 1
PRM:48306EA6 ??				     % 1
PRM:48306EA7 ??				     % 1
PRM:48306EA8 ??				     % 1
PRM:48306EA9 ??				     % 1
PRM:48306EAA ??				     % 1
PRM:48306EAB ??				     % 1
PRM:48306EAC ??				     % 1
PRM:48306EAD ??				     % 1
PRM:48306EAE ??				     % 1
PRM:48306EAF ??				     % 1
PRM:48306EB0 ??				     % 1
PRM:48306EB1 ??				     % 1
PRM:48306EB2 ??				     % 1
PRM:48306EB3 ??				     % 1
PRM:48306EB4 ??				     % 1
PRM:48306EB5 ??				     % 1
PRM:48306EB6 ??				     % 1
PRM:48306EB7 ??				     % 1
PRM:48306EB8 ??				     % 1
PRM:48306EB9 ??				     % 1
PRM:48306EBA ??				     % 1
PRM:48306EBB ??				     % 1
PRM:48306EBC ??				     % 1
PRM:48306EBD ??				     % 1
PRM:48306EBE ??				     % 1
PRM:48306EBF ??				     % 1
PRM:48306EC0 ??				     % 1
PRM:48306EC1 ??				     % 1
PRM:48306EC2 ??				     % 1
PRM:48306EC3 ??				     % 1
PRM:48306EC4 ??				     % 1
PRM:48306EC5 ??				     % 1
PRM:48306EC6 ??				     % 1
PRM:48306EC7 ??				     % 1
PRM:48306EC8 ??		     OMAP3430_reg_PM_WKDEP_DSS % 1					   ; This register allows enabling or disabling	the wake-up of the DISPLAY domain upon another domain wakeup
PRM:48306EC9 ??				     % 1
PRM:48306ECA ??				     % 1
PRM:48306ECB ??				     % 1
PRM:48306ECC ??				     % 1
PRM:48306ECD ??				     % 1
PRM:48306ECE ??				     % 1
PRM:48306ECF ??				     % 1
PRM:48306ED0 ??				     % 1
PRM:48306ED1 ??				     % 1
PRM:48306ED2 ??				     % 1
PRM:48306ED3 ??				     % 1
PRM:48306ED4 ??				     % 1
PRM:48306ED5 ??				     % 1
PRM:48306ED6 ??				     % 1
PRM:48306ED7 ??				     % 1
PRM:48306ED8 ??				     % 1
PRM:48306ED9 ??				     % 1
PRM:48306EDA ??				     % 1
PRM:48306EDB ??				     % 1
PRM:48306EDC ??				     % 1
PRM:48306EDD ??				     % 1
PRM:48306EDE ??				     % 1
PRM:48306EDF ??				     % 1
PRM:48306EE0 ??		     OMAP3430_reg_PM_PWSTCTRL_DSS % 1					   ; This register controls the	DISPLAY	domain power state transition
PRM:48306EE1 ??				     % 1
PRM:48306EE2 ??				     % 1
PRM:48306EE3 ??				     % 1
PRM:48306EE4 ??		     OMAP3430_reg_PM_PWSTST_DSS	% 1					   ; This register provides a status on	the power state	transition of the DSS domain
PRM:48306EE5 ??				     % 1
PRM:48306EE6 ??				     % 1
PRM:48306EE7 ??				     % 1
PRM:48306EE8 ??		     OMAP3430_reg_PM_PREPWSTST_DSS % 1					   ; This register provides a status on	the DSS	domain previous	power state. It	indicates the state entered during the last sleep transition
PRM:48306EE9 ??				     % 1
PRM:48306EEA ??				     % 1
PRM:48306EEB ??				     % 1
PRM:48306EEC ??				     % 1
PRM:48306EED ??				     % 1
PRM:48306EEE ??				     % 1
PRM:48306EEF ??				     % 1
PRM:48306EF0 ??				     % 1
PRM:48306EF1 ??				     % 1
PRM:48306EF2 ??				     % 1
PRM:48306EF3 ??				     % 1
PRM:48306EF4 ??				     % 1
PRM:48306EF5 ??				     % 1
PRM:48306EF6 ??				     % 1
PRM:48306EF7 ??				     % 1
PRM:48306EF8 ??				     % 1
PRM:48306EF9 ??				     % 1
PRM:48306EFA ??				     % 1
PRM:48306EFB ??				     % 1
PRM:48306EFC ??				     % 1
PRM:48306EFD ??				     % 1
PRM:48306EFE ??				     % 1
PRM:48306EFF ??				     % 1
PRM:48306F00 ??				     % 1
PRM:48306F01 ??				     % 1
PRM:48306F02 ??				     % 1
PRM:48306F03 ??				     % 1
PRM:48306F04 ??				     % 1
PRM:48306F05 ??				     % 1
PRM:48306F06 ??				     % 1
PRM:48306F07 ??				     % 1
PRM:48306F08 ??				     % 1
PRM:48306F09 ??				     % 1
PRM:48306F0A ??				     % 1
PRM:48306F0B ??				     % 1
PRM:48306F0C ??				     % 1
PRM:48306F0D ??				     % 1
PRM:48306F0E ??				     % 1
PRM:48306F0F ??				     % 1
PRM:48306F10 ??				     % 1
PRM:48306F11 ??				     % 1
PRM:48306F12 ??				     % 1
PRM:48306F13 ??				     % 1
PRM:48306F14 ??				     % 1
PRM:48306F15 ??				     % 1
PRM:48306F16 ??				     % 1
PRM:48306F17 ??				     % 1
PRM:48306F18 ??				     % 1
PRM:48306F19 ??				     % 1
PRM:48306F1A ??				     % 1
PRM:48306F1B ??				     % 1
PRM:48306F1C ??				     % 1
PRM:48306F1D ??				     % 1
PRM:48306F1E ??				     % 1
PRM:48306F1F ??				     % 1
PRM:48306F20 ??				     % 1
PRM:48306F21 ??				     % 1
PRM:48306F22 ??				     % 1
PRM:48306F23 ??				     % 1
PRM:48306F24 ??				     % 1
PRM:48306F25 ??				     % 1
PRM:48306F26 ??				     % 1
PRM:48306F27 ??				     % 1
PRM:48306F28 ??				     % 1
PRM:48306F29 ??				     % 1
PRM:48306F2A ??				     % 1
PRM:48306F2B ??				     % 1
PRM:48306F2C ??				     % 1
PRM:48306F2D ??				     % 1
PRM:48306F2E ??				     % 1
PRM:48306F2F ??				     % 1
PRM:48306F30 ??				     % 1
PRM:48306F31 ??				     % 1
PRM:48306F32 ??				     % 1
PRM:48306F33 ??				     % 1
PRM:48306F34 ??				     % 1
PRM:48306F35 ??				     % 1
PRM:48306F36 ??				     % 1
PRM:48306F37 ??				     % 1
PRM:48306F38 ??				     % 1
PRM:48306F39 ??				     % 1
PRM:48306F3A ??				     % 1
PRM:48306F3B ??				     % 1
PRM:48306F3C ??				     % 1
PRM:48306F3D ??				     % 1
PRM:48306F3E ??				     % 1
PRM:48306F3F ??				     % 1
PRM:48306F40 ??				     % 1
PRM:48306F41 ??				     % 1
PRM:48306F42 ??				     % 1
PRM:48306F43 ??				     % 1
PRM:48306F44 ??				     % 1
PRM:48306F45 ??				     % 1
PRM:48306F46 ??				     % 1
PRM:48306F47 ??				     % 1
PRM:48306F48 ??				     % 1
PRM:48306F49 ??				     % 1
PRM:48306F4A ??				     % 1
PRM:48306F4B ??				     % 1
PRM:48306F4C ??				     % 1
PRM:48306F4D ??				     % 1
PRM:48306F4E ??				     % 1
PRM:48306F4F ??				     % 1
PRM:48306F50 ??				     % 1
PRM:48306F51 ??				     % 1
PRM:48306F52 ??				     % 1
PRM:48306F53 ??				     % 1
PRM:48306F54 ??				     % 1
PRM:48306F55 ??				     % 1
PRM:48306F56 ??				     % 1
PRM:48306F57 ??				     % 1
PRM:48306F58 ??		     OMAP3430_reg_RM_RSTST_CAM % 1					   ; This register logs	the different reset sources of the CAMERA domain. Each bit is set upon release of the domain reset signal. Must	be cleared by software
PRM:48306F59 ??				     % 1
PRM:48306F5A ??				     % 1
PRM:48306F5B ??				     % 1
PRM:48306F5C ??				     % 1
PRM:48306F5D ??				     % 1
PRM:48306F5E ??				     % 1
PRM:48306F5F ??				     % 1
PRM:48306F60 ??				     % 1
PRM:48306F61 ??				     % 1
PRM:48306F62 ??				     % 1
PRM:48306F63 ??				     % 1
PRM:48306F64 ??				     % 1
PRM:48306F65 ??				     % 1
PRM:48306F66 ??				     % 1
PRM:48306F67 ??				     % 1
PRM:48306F68 ??				     % 1
PRM:48306F69 ??				     % 1
PRM:48306F6A ??				     % 1
PRM:48306F6B ??				     % 1
PRM:48306F6C ??				     % 1
PRM:48306F6D ??				     % 1
PRM:48306F6E ??				     % 1
PRM:48306F6F ??				     % 1
PRM:48306F70 ??				     % 1
PRM:48306F71 ??				     % 1
PRM:48306F72 ??				     % 1
PRM:48306F73 ??				     % 1
PRM:48306F74 ??				     % 1
PRM:48306F75 ??				     % 1
PRM:48306F76 ??				     % 1
PRM:48306F77 ??				     % 1
PRM:48306F78 ??				     % 1
PRM:48306F79 ??				     % 1
PRM:48306F7A ??				     % 1
PRM:48306F7B ??				     % 1
PRM:48306F7C ??				     % 1
PRM:48306F7D ??				     % 1
PRM:48306F7E ??				     % 1
PRM:48306F7F ??				     % 1
PRM:48306F80 ??				     % 1
PRM:48306F81 ??				     % 1
PRM:48306F82 ??				     % 1
PRM:48306F83 ??				     % 1
PRM:48306F84 ??				     % 1
PRM:48306F85 ??				     % 1
PRM:48306F86 ??				     % 1
PRM:48306F87 ??				     % 1
PRM:48306F88 ??				     % 1
PRM:48306F89 ??				     % 1
PRM:48306F8A ??				     % 1
PRM:48306F8B ??				     % 1
PRM:48306F8C ??				     % 1
PRM:48306F8D ??				     % 1
PRM:48306F8E ??				     % 1
PRM:48306F8F ??				     % 1
PRM:48306F90 ??				     % 1
PRM:48306F91 ??				     % 1
PRM:48306F92 ??				     % 1
PRM:48306F93 ??				     % 1
PRM:48306F94 ??				     % 1
PRM:48306F95 ??				     % 1
PRM:48306F96 ??				     % 1
PRM:48306F97 ??				     % 1
PRM:48306F98 ??				     % 1
PRM:48306F99 ??				     % 1
PRM:48306F9A ??				     % 1
PRM:48306F9B ??				     % 1
PRM:48306F9C ??				     % 1
PRM:48306F9D ??				     % 1
PRM:48306F9E ??				     % 1
PRM:48306F9F ??				     % 1
PRM:48306FA0 ??				     % 1
PRM:48306FA1 ??				     % 1
PRM:48306FA2 ??				     % 1
PRM:48306FA3 ??				     % 1
PRM:48306FA4 ??				     % 1
PRM:48306FA5 ??				     % 1
PRM:48306FA6 ??				     % 1
PRM:48306FA7 ??				     % 1
PRM:48306FA8 ??				     % 1
PRM:48306FA9 ??				     % 1
PRM:48306FAA ??				     % 1
PRM:48306FAB ??				     % 1
PRM:48306FAC ??				     % 1
PRM:48306FAD ??				     % 1
PRM:48306FAE ??				     % 1
PRM:48306FAF ??				     % 1
PRM:48306FB0 ??				     % 1
PRM:48306FB1 ??				     % 1
PRM:48306FB2 ??				     % 1
PRM:48306FB3 ??				     % 1
PRM:48306FB4 ??				     % 1
PRM:48306FB5 ??				     % 1
PRM:48306FB6 ??				     % 1
PRM:48306FB7 ??				     % 1
PRM:48306FB8 ??				     % 1
PRM:48306FB9 ??				     % 1
PRM:48306FBA ??				     % 1
PRM:48306FBB ??				     % 1
PRM:48306FBC ??				     % 1
PRM:48306FBD ??				     % 1
PRM:48306FBE ??				     % 1
PRM:48306FBF ??				     % 1
PRM:48306FC0 ??				     % 1
PRM:48306FC1 ??				     % 1
PRM:48306FC2 ??				     % 1
PRM:48306FC3 ??				     % 1
PRM:48306FC4 ??				     % 1
PRM:48306FC5 ??				     % 1
PRM:48306FC6 ??				     % 1
PRM:48306FC7 ??				     % 1
PRM:48306FC8 ??		     OMAP3430_reg_PM_WKDEP_CAM % 1					   ; This register allows enabling or disabling	the wake-up of the CAM domain upon another domain
PRM:48306FC9 ??				     % 1
PRM:48306FCA ??				     % 1
PRM:48306FCB ??				     % 1
PRM:48306FCC ??				     % 1
PRM:48306FCD ??				     % 1
PRM:48306FCE ??				     % 1
PRM:48306FCF ??				     % 1
PRM:48306FD0 ??				     % 1
PRM:48306FD1 ??				     % 1
PRM:48306FD2 ??				     % 1
PRM:48306FD3 ??				     % 1
PRM:48306FD4 ??				     % 1
PRM:48306FD5 ??				     % 1
PRM:48306FD6 ??				     % 1
PRM:48306FD7 ??				     % 1
PRM:48306FD8 ??				     % 1
PRM:48306FD9 ??				     % 1
PRM:48306FDA ??				     % 1
PRM:48306FDB ??				     % 1
PRM:48306FDC ??				     % 1
PRM:48306FDD ??				     % 1
PRM:48306FDE ??				     % 1
PRM:48306FDF ??				     % 1
PRM:48306FE0 ??		     OMAP3430_reg_PM_PWSTCTRL_CAM % 1					   ; This register controls the	CAM domain power state transition
PRM:48306FE1 ??				     % 1
PRM:48306FE2 ??				     % 1
PRM:48306FE3 ??				     % 1
PRM:48306FE4 ??		     OMAP3430_reg_PM_PWSTST_CAM	% 1					   ; This register provides a status on	the power state	transition of the CAMERA domain
PRM:48306FE5 ??				     % 1
PRM:48306FE6 ??				     % 1
PRM:48306FE7 ??				     % 1
PRM:48306FE8 ??		     OMAP3430_reg_PM_PREPWSTST_CAM % 1					   ; This register provides a status on	the CAM	domain previous	power state. It	indicates the state entered during the last sleep transition
PRM:48306FE9 ??				     % 1
PRM:48306FEA ??				     % 1
PRM:48306FEB ??				     % 1
PRM:48306FEC ??				     % 1
PRM:48306FED ??				     % 1
PRM:48306FEE ??				     % 1
PRM:48306FEF ??				     % 1
PRM:48306FF0 ??				     % 1
PRM:48306FF1 ??				     % 1
PRM:48306FF2 ??				     % 1
PRM:48306FF3 ??				     % 1
PRM:48306FF4 ??				     % 1
PRM:48306FF5 ??				     % 1
PRM:48306FF6 ??				     % 1
PRM:48306FF7 ??				     % 1
PRM:48306FF8 ??				     % 1
PRM:48306FF9 ??				     % 1
PRM:48306FFA ??				     % 1
PRM:48306FFB ??				     % 1
PRM:48306FFC ??				     % 1
PRM:48306FFD ??				     % 1
PRM:48306FFE ??				     % 1
PRM:48306FFF ??				     % 1
PRM:48307000 ??				     % 1
PRM:48307001 ??				     % 1
PRM:48307002 ??				     % 1
PRM:48307003 ??				     % 1
PRM:48307004 ??				     % 1
PRM:48307005 ??				     % 1
PRM:48307006 ??				     % 1
PRM:48307007 ??				     % 1
PRM:48307008 ??				     % 1
PRM:48307009 ??				     % 1
PRM:4830700A ??				     % 1
PRM:4830700B ??				     % 1
PRM:4830700C ??				     % 1
PRM:4830700D ??				     % 1
PRM:4830700E ??				     % 1
PRM:4830700F ??				     % 1
PRM:48307010 ??				     % 1
PRM:48307011 ??				     % 1
PRM:48307012 ??				     % 1
PRM:48307013 ??				     % 1
PRM:48307014 ??				     % 1
PRM:48307015 ??				     % 1
PRM:48307016 ??				     % 1
PRM:48307017 ??				     % 1
PRM:48307018 ??				     % 1
PRM:48307019 ??				     % 1
PRM:4830701A ??				     % 1
PRM:4830701B ??				     % 1
PRM:4830701C ??				     % 1
PRM:4830701D ??				     % 1
PRM:4830701E ??				     % 1
PRM:4830701F ??				     % 1
PRM:48307020 ??				     % 1
PRM:48307021 ??				     % 1
PRM:48307022 ??				     % 1
PRM:48307023 ??				     % 1
PRM:48307024 ??				     % 1
PRM:48307025 ??				     % 1
PRM:48307026 ??				     % 1
PRM:48307027 ??				     % 1
PRM:48307028 ??				     % 1
PRM:48307029 ??				     % 1
PRM:4830702A ??				     % 1
PRM:4830702B ??				     % 1
PRM:4830702C ??				     % 1
PRM:4830702D ??				     % 1
PRM:4830702E ??				     % 1
PRM:4830702F ??				     % 1
PRM:48307030 ??				     % 1
PRM:48307031 ??				     % 1
PRM:48307032 ??				     % 1
PRM:48307033 ??				     % 1
PRM:48307034 ??				     % 1
PRM:48307035 ??				     % 1
PRM:48307036 ??				     % 1
PRM:48307037 ??				     % 1
PRM:48307038 ??				     % 1
PRM:48307039 ??				     % 1
PRM:4830703A ??				     % 1
PRM:4830703B ??				     % 1
PRM:4830703C ??				     % 1
PRM:4830703D ??				     % 1
PRM:4830703E ??				     % 1
PRM:4830703F ??				     % 1
PRM:48307040 ??				     % 1
PRM:48307041 ??				     % 1
PRM:48307042 ??				     % 1
PRM:48307043 ??				     % 1
PRM:48307044 ??				     % 1
PRM:48307045 ??				     % 1
PRM:48307046 ??				     % 1
PRM:48307047 ??				     % 1
PRM:48307048 ??				     % 1
PRM:48307049 ??				     % 1
PRM:4830704A ??				     % 1
PRM:4830704B ??				     % 1
PRM:4830704C ??				     % 1
PRM:4830704D ??				     % 1
PRM:4830704E ??				     % 1
PRM:4830704F ??				     % 1
PRM:48307050 ??				     % 1
PRM:48307051 ??				     % 1
PRM:48307052 ??				     % 1
PRM:48307053 ??				     % 1
PRM:48307054 ??				     % 1
PRM:48307055 ??				     % 1
PRM:48307056 ??				     % 1
PRM:48307057 ??				     % 1
PRM:48307058 ??		     OMAP3430_reg_RM_RSTST_PER % 1					   ; This register logs	the different reset sources of the PERIPHERAL domain. Each bit is set upon release of the domain reset signal. Must be cleared by software
PRM:48307059 ??				     % 1
PRM:4830705A ??				     % 1
PRM:4830705B ??				     % 1
PRM:4830705C ??				     % 1
PRM:4830705D ??				     % 1
PRM:4830705E ??				     % 1
PRM:4830705F ??				     % 1
PRM:48307060 ??				     % 1
PRM:48307061 ??				     % 1
PRM:48307062 ??				     % 1
PRM:48307063 ??				     % 1
PRM:48307064 ??				     % 1
PRM:48307065 ??				     % 1
PRM:48307066 ??				     % 1
PRM:48307067 ??				     % 1
PRM:48307068 ??				     % 1
PRM:48307069 ??				     % 1
PRM:4830706A ??				     % 1
PRM:4830706B ??				     % 1
PRM:4830706C ??				     % 1
PRM:4830706D ??				     % 1
PRM:4830706E ??				     % 1
PRM:4830706F ??				     % 1
PRM:48307070 ??				     % 1
PRM:48307071 ??				     % 1
PRM:48307072 ??				     % 1
PRM:48307073 ??				     % 1
PRM:48307074 ??				     % 1
PRM:48307075 ??				     % 1
PRM:48307076 ??				     % 1
PRM:48307077 ??				     % 1
PRM:48307078 ??				     % 1
PRM:48307079 ??				     % 1
PRM:4830707A ??				     % 1
PRM:4830707B ??				     % 1
PRM:4830707C ??				     % 1
PRM:4830707D ??				     % 1
PRM:4830707E ??				     % 1
PRM:4830707F ??				     % 1
PRM:48307080 ??				     % 1
PRM:48307081 ??				     % 1
PRM:48307082 ??				     % 1
PRM:48307083 ??				     % 1
PRM:48307084 ??				     % 1
PRM:48307085 ??				     % 1
PRM:48307086 ??				     % 1
PRM:48307087 ??				     % 1
PRM:48307088 ??				     % 1
PRM:48307089 ??				     % 1
PRM:4830708A ??				     % 1
PRM:4830708B ??				     % 1
PRM:4830708C ??				     % 1
PRM:4830708D ??				     % 1
PRM:4830708E ??				     % 1
PRM:4830708F ??				     % 1
PRM:48307090 ??				     % 1
PRM:48307091 ??				     % 1
PRM:48307092 ??				     % 1
PRM:48307093 ??				     % 1
PRM:48307094 ??				     % 1
PRM:48307095 ??				     % 1
PRM:48307096 ??				     % 1
PRM:48307097 ??				     % 1
PRM:48307098 ??				     % 1
PRM:48307099 ??				     % 1
PRM:4830709A ??				     % 1
PRM:4830709B ??				     % 1
PRM:4830709C ??				     % 1
PRM:4830709D ??				     % 1
PRM:4830709E ??				     % 1
PRM:4830709F ??				     % 1
PRM:483070A0 ??		     OMAP3430_reg_PM_WKEN_PER %	1					   ; This register allows enabling/disabling modules wake-up events
PRM:483070A1 ??				     % 1
PRM:483070A2 ??				     % 1
PRM:483070A3 ??				     % 1
PRM:483070A4 ??		     OMAP3430_reg_PM_MPUGRPSEL_PER % 1					   ; This register allows selecting the	group of modules that wake-up the MPU
PRM:483070A5 ??				     % 1
PRM:483070A6 ??				     % 1
PRM:483070A7 ??				     % 1
PRM:483070A8 ??		     OMAP3430_reg_PM_IVA2GRPSEL_PER % 1					   ; This register allows selecting the	group of modules that wake-up the IVA2
PRM:483070A9 ??				     % 1
PRM:483070AA ??				     % 1
PRM:483070AB ??				     % 1
PRM:483070AC ??				     % 1
PRM:483070AD ??				     % 1
PRM:483070AE ??				     % 1
PRM:483070AF ??				     % 1
PRM:483070B0 ??		     OMAP3430_reg_PM_WKST_PER %	1					   ; This register logs	module wake-up events. Must be cleared by software. If it is not cleared, it prevents further domain transition
PRM:483070B1 ??				     % 1
PRM:483070B2 ??				     % 1
PRM:483070B3 ??				     % 1
PRM:483070B4 ??				     % 1
PRM:483070B5 ??				     % 1
PRM:483070B6 ??				     % 1
PRM:483070B7 ??				     % 1
PRM:483070B8 ??				     % 1
PRM:483070B9 ??				     % 1
PRM:483070BA ??				     % 1
PRM:483070BB ??				     % 1
PRM:483070BC ??				     % 1
PRM:483070BD ??				     % 1
PRM:483070BE ??				     % 1
PRM:483070BF ??				     % 1
PRM:483070C0 ??				     % 1
PRM:483070C1 ??				     % 1
PRM:483070C2 ??				     % 1
PRM:483070C3 ??				     % 1
PRM:483070C4 ??				     % 1
PRM:483070C5 ??				     % 1
PRM:483070C6 ??				     % 1
PRM:483070C7 ??				     % 1
PRM:483070C8 ??		     OMAP3430_reg_PM_WKDEP_PER % 1					   ; This register allows enabling or disabling	the wake-up of the PER domain upon another domain wakeup events
PRM:483070C9 ??				     % 1
PRM:483070CA ??				     % 1
PRM:483070CB ??				     % 1
PRM:483070CC ??				     % 1
PRM:483070CD ??				     % 1
PRM:483070CE ??				     % 1
PRM:483070CF ??				     % 1
PRM:483070D0 ??				     % 1
PRM:483070D1 ??				     % 1
PRM:483070D2 ??				     % 1
PRM:483070D3 ??				     % 1
PRM:483070D4 ??				     % 1
PRM:483070D5 ??				     % 1
PRM:483070D6 ??				     % 1
PRM:483070D7 ??				     % 1
PRM:483070D8 ??				     % 1
PRM:483070D9 ??				     % 1
PRM:483070DA ??				     % 1
PRM:483070DB ??				     % 1
PRM:483070DC ??				     % 1
PRM:483070DD ??				     % 1
PRM:483070DE ??				     % 1
PRM:483070DF ??				     % 1
PRM:483070E0 ??		     OMAP3430_reg_PM_PWSTCTRL_PER % 1					   ; This register controls the	PER domain power state transition
PRM:483070E1 ??				     % 1
PRM:483070E2 ??				     % 1
PRM:483070E3 ??				     % 1
PRM:483070E4 ??		     OMAP3430_reg_PM_PWSTST_PER	% 1					   ; This register provides a status on	the power state	transition of the PERIPHERAL domain
PRM:483070E5 ??				     % 1
PRM:483070E6 ??				     % 1
PRM:483070E7 ??				     % 1
PRM:483070E8 ??		     OMAP3430_reg_PM_PREPWSTST_PER % 1					   ; This register provides a status on	the PER	domain previous	power state. It	indicates the state entered during the last sleep transition
PRM:483070E9 ??				     % 1
PRM:483070EA ??				     % 1
PRM:483070EB ??				     % 1
PRM:483070EC ??				     % 1
PRM:483070ED ??				     % 1
PRM:483070EE ??				     % 1
PRM:483070EF ??				     % 1
PRM:483070F0 ??				     % 1
PRM:483070F1 ??				     % 1
PRM:483070F2 ??				     % 1
PRM:483070F3 ??				     % 1
PRM:483070F4 ??				     % 1
PRM:483070F5 ??				     % 1
PRM:483070F6 ??				     % 1
PRM:483070F7 ??				     % 1
PRM:483070F8 ??				     % 1
PRM:483070F9 ??				     % 1
PRM:483070FA ??				     % 1
PRM:483070FB ??				     % 1
PRM:483070FC ??				     % 1
PRM:483070FD ??				     % 1
PRM:483070FE ??				     % 1
PRM:483070FF ??				     % 1
PRM:48307100 ??				     % 1
PRM:48307101 ??				     % 1
PRM:48307102 ??				     % 1
PRM:48307103 ??				     % 1
PRM:48307104 ??				     % 1
PRM:48307105 ??				     % 1
PRM:48307106 ??				     % 1
PRM:48307107 ??				     % 1
PRM:48307108 ??				     % 1
PRM:48307109 ??				     % 1
PRM:4830710A ??				     % 1
PRM:4830710B ??				     % 1
PRM:4830710C ??				     % 1
PRM:4830710D ??				     % 1
PRM:4830710E ??				     % 1
PRM:4830710F ??				     % 1
PRM:48307110 ??				     % 1
PRM:48307111 ??				     % 1
PRM:48307112 ??				     % 1
PRM:48307113 ??				     % 1
PRM:48307114 ??				     % 1
PRM:48307115 ??				     % 1
PRM:48307116 ??				     % 1
PRM:48307117 ??				     % 1
PRM:48307118 ??				     % 1
PRM:48307119 ??				     % 1
PRM:4830711A ??				     % 1
PRM:4830711B ??				     % 1
PRM:4830711C ??				     % 1
PRM:4830711D ??				     % 1
PRM:4830711E ??				     % 1
PRM:4830711F ??				     % 1
PRM:48307120 ??				     % 1
PRM:48307121 ??				     % 1
PRM:48307122 ??				     % 1
PRM:48307123 ??				     % 1
PRM:48307124 ??				     % 1
PRM:48307125 ??				     % 1
PRM:48307126 ??				     % 1
PRM:48307127 ??				     % 1
PRM:48307128 ??				     % 1
PRM:48307129 ??				     % 1
PRM:4830712A ??				     % 1
PRM:4830712B ??				     % 1
PRM:4830712C ??				     % 1
PRM:4830712D ??				     % 1
PRM:4830712E ??				     % 1
PRM:4830712F ??				     % 1
PRM:48307130 ??				     % 1
PRM:48307131 ??				     % 1
PRM:48307132 ??				     % 1
PRM:48307133 ??				     % 1
PRM:48307134 ??				     % 1
PRM:48307135 ??				     % 1
PRM:48307136 ??				     % 1
PRM:48307137 ??				     % 1
PRM:48307138 ??				     % 1
PRM:48307139 ??				     % 1
PRM:4830713A ??				     % 1
PRM:4830713B ??				     % 1
PRM:4830713C ??				     % 1
PRM:4830713D ??				     % 1
PRM:4830713E ??				     % 1
PRM:4830713F ??				     % 1
PRM:48307140 ??				     % 1
PRM:48307141 ??				     % 1
PRM:48307142 ??				     % 1
PRM:48307143 ??				     % 1
PRM:48307144 ??				     % 1
PRM:48307145 ??				     % 1
PRM:48307146 ??				     % 1
PRM:48307147 ??				     % 1
PRM:48307148 ??				     % 1
PRM:48307149 ??				     % 1
PRM:4830714A ??				     % 1
PRM:4830714B ??				     % 1
PRM:4830714C ??				     % 1
PRM:4830714D ??				     % 1
PRM:4830714E ??				     % 1
PRM:4830714F ??				     % 1
PRM:48307150 ??				     % 1
PRM:48307151 ??				     % 1
PRM:48307152 ??				     % 1
PRM:48307153 ??				     % 1
PRM:48307154 ??				     % 1
PRM:48307155 ??				     % 1
PRM:48307156 ??				     % 1
PRM:48307157 ??				     % 1
PRM:48307158 ??		     OMAP3430_reg_RM_RSTST_EMU % 1					   ; This register logs	the different reset sources of the EMU domain. Each bit	is set upon release of the domain reset	signal.	Must be	cleared	by software
PRM:48307159 ??				     % 1
PRM:4830715A ??				     % 1
PRM:4830715B ??				     % 1
PRM:4830715C ??				     % 1
PRM:4830715D ??				     % 1
PRM:4830715E ??				     % 1
PRM:4830715F ??				     % 1
PRM:48307160 ??				     % 1
PRM:48307161 ??				     % 1
PRM:48307162 ??				     % 1
PRM:48307163 ??				     % 1
PRM:48307164 ??				     % 1
PRM:48307165 ??				     % 1
PRM:48307166 ??				     % 1
PRM:48307167 ??				     % 1
PRM:48307168 ??				     % 1
PRM:48307169 ??				     % 1
PRM:4830716A ??				     % 1
PRM:4830716B ??				     % 1
PRM:4830716C ??				     % 1
PRM:4830716D ??				     % 1
PRM:4830716E ??				     % 1
PRM:4830716F ??				     % 1
PRM:48307170 ??				     % 1
PRM:48307171 ??				     % 1
PRM:48307172 ??				     % 1
PRM:48307173 ??				     % 1
PRM:48307174 ??				     % 1
PRM:48307175 ??				     % 1
PRM:48307176 ??				     % 1
PRM:48307177 ??				     % 1
PRM:48307178 ??				     % 1
PRM:48307179 ??				     % 1
PRM:4830717A ??				     % 1
PRM:4830717B ??				     % 1
PRM:4830717C ??				     % 1
PRM:4830717D ??				     % 1
PRM:4830717E ??				     % 1
PRM:4830717F ??				     % 1
PRM:48307180 ??				     % 1
PRM:48307181 ??				     % 1
PRM:48307182 ??				     % 1
PRM:48307183 ??				     % 1
PRM:48307184 ??				     % 1
PRM:48307185 ??				     % 1
PRM:48307186 ??				     % 1
PRM:48307187 ??				     % 1
PRM:48307188 ??				     % 1
PRM:48307189 ??				     % 1
PRM:4830718A ??				     % 1
PRM:4830718B ??				     % 1
PRM:4830718C ??				     % 1
PRM:4830718D ??				     % 1
PRM:4830718E ??				     % 1
PRM:4830718F ??				     % 1
PRM:48307190 ??				     % 1
PRM:48307191 ??				     % 1
PRM:48307192 ??				     % 1
PRM:48307193 ??				     % 1
PRM:48307194 ??				     % 1
PRM:48307195 ??				     % 1
PRM:48307196 ??				     % 1
PRM:48307197 ??				     % 1
PRM:48307198 ??				     % 1
PRM:48307199 ??				     % 1
PRM:4830719A ??				     % 1
PRM:4830719B ??				     % 1
PRM:4830719C ??				     % 1
PRM:4830719D ??				     % 1
PRM:4830719E ??				     % 1
PRM:4830719F ??				     % 1
PRM:483071A0 ??				     % 1
PRM:483071A1 ??				     % 1
PRM:483071A2 ??				     % 1
PRM:483071A3 ??				     % 1
PRM:483071A4 ??				     % 1
PRM:483071A5 ??				     % 1
PRM:483071A6 ??				     % 1
PRM:483071A7 ??				     % 1
PRM:483071A8 ??				     % 1
PRM:483071A9 ??				     % 1
PRM:483071AA ??				     % 1
PRM:483071AB ??				     % 1
PRM:483071AC ??				     % 1
PRM:483071AD ??				     % 1
PRM:483071AE ??				     % 1
PRM:483071AF ??				     % 1
PRM:483071B0 ??				     % 1
PRM:483071B1 ??				     % 1
PRM:483071B2 ??				     % 1
PRM:483071B3 ??				     % 1
PRM:483071B4 ??				     % 1
PRM:483071B5 ??				     % 1
PRM:483071B6 ??				     % 1
PRM:483071B7 ??				     % 1
PRM:483071B8 ??				     % 1
PRM:483071B9 ??				     % 1
PRM:483071BA ??				     % 1
PRM:483071BB ??				     % 1
PRM:483071BC ??				     % 1
PRM:483071BD ??				     % 1
PRM:483071BE ??				     % 1
PRM:483071BF ??				     % 1
PRM:483071C0 ??				     % 1
PRM:483071C1 ??				     % 1
PRM:483071C2 ??				     % 1
PRM:483071C3 ??				     % 1
PRM:483071C4 ??				     % 1
PRM:483071C5 ??				     % 1
PRM:483071C6 ??				     % 1
PRM:483071C7 ??				     % 1
PRM:483071C8 ??				     % 1
PRM:483071C9 ??				     % 1
PRM:483071CA ??				     % 1
PRM:483071CB ??				     % 1
PRM:483071CC ??				     % 1
PRM:483071CD ??				     % 1
PRM:483071CE ??				     % 1
PRM:483071CF ??				     % 1
PRM:483071D0 ??				     % 1
PRM:483071D1 ??				     % 1
PRM:483071D2 ??				     % 1
PRM:483071D3 ??				     % 1
PRM:483071D4 ??				     % 1
PRM:483071D5 ??				     % 1
PRM:483071D6 ??				     % 1
PRM:483071D7 ??				     % 1
PRM:483071D8 ??				     % 1
PRM:483071D9 ??				     % 1
PRM:483071DA ??				     % 1
PRM:483071DB ??				     % 1
PRM:483071DC ??				     % 1
PRM:483071DD ??				     % 1
PRM:483071DE ??				     % 1
PRM:483071DF ??				     % 1
PRM:483071E0 ??				     % 1
PRM:483071E1 ??				     % 1
PRM:483071E2 ??				     % 1
PRM:483071E3 ??				     % 1
PRM:483071E4 ??		     OMAP3430_reg_PM_PWSTST_EMU	% 1					   ; This register provides a status on	the power state	transition of the EMULATION domain
PRM:483071E5 ??				     % 1
PRM:483071E6 ??				     % 1
PRM:483071E7 ??				     % 1
PRM:483071E8 ??				     % 1
PRM:483071E9 ??				     % 1
PRM:483071EA ??				     % 1
PRM:483071EB ??				     % 1
PRM:483071EC ??				     % 1
PRM:483071ED ??				     % 1
PRM:483071EE ??				     % 1
PRM:483071EF ??				     % 1
PRM:483071F0 ??				     % 1
PRM:483071F1 ??				     % 1
PRM:483071F2 ??				     % 1
PRM:483071F3 ??				     % 1
PRM:483071F4 ??				     % 1
PRM:483071F5 ??				     % 1
PRM:483071F6 ??				     % 1
PRM:483071F7 ??				     % 1
PRM:483071F8 ??				     % 1
PRM:483071F9 ??				     % 1
PRM:483071FA ??				     % 1
PRM:483071FB ??				     % 1
PRM:483071FC ??				     % 1
PRM:483071FD ??				     % 1
PRM:483071FE ??				     % 1
PRM:483071FF ??				     % 1
PRM:48307200 ??				     % 1
PRM:48307201 ??				     % 1
PRM:48307202 ??				     % 1
PRM:48307203 ??				     % 1
PRM:48307204 ??				     % 1
PRM:48307205 ??				     % 1
PRM:48307206 ??				     % 1
PRM:48307207 ??				     % 1
PRM:48307208 ??				     % 1
PRM:48307209 ??				     % 1
PRM:4830720A ??				     % 1
PRM:4830720B ??				     % 1
PRM:4830720C ??				     % 1
PRM:4830720D ??				     % 1
PRM:4830720E ??				     % 1
PRM:4830720F ??				     % 1
PRM:48307210 ??				     % 1
PRM:48307211 ??				     % 1
PRM:48307212 ??				     % 1
PRM:48307213 ??				     % 1
PRM:48307214 ??				     % 1
PRM:48307215 ??				     % 1
PRM:48307216 ??				     % 1
PRM:48307217 ??				     % 1
PRM:48307218 ??				     % 1
PRM:48307219 ??				     % 1
PRM:4830721A ??				     % 1
PRM:4830721B ??				     % 1
PRM:4830721C ??				     % 1
PRM:4830721D ??				     % 1
PRM:4830721E ??				     % 1
PRM:4830721F ??				     % 1
PRM:48307220 ??		     OMAP3430_reg_PRM_VC_SMPS_SA % 1					   ; This register allows the setting of the I2C slave address of the Power IC device
PRM:48307221 ??				     % 1
PRM:48307222 ??				     % 1
PRM:48307223 ??				     % 1
PRM:48307224 ??		     OMAP3430_reg_PRM_VC_SMPS_VOL_RA % 1				   ; This register allows the setting of the voltage configuration register address for	the VDD	channels
PRM:48307225 ??				     % 1
PRM:48307226 ??				     % 1
PRM:48307227 ??				     % 1
PRM:48307228 ??		     OMAP3430_reg_PRM_VC_SMPS_CMD_RA % 1				   ; This register allows the setting of the ON/Retention/OFF command configuration register address for the VDD channels. It is used if the Power IC device has different register addresses for voltage value	and ON/Retention/OFF command
PRM:48307229 ??				     % 1
PRM:4830722A ??				     % 1
PRM:4830722B ??				     % 1
PRM:4830722C ??		     OMAP3430_reg_PRM_VC_CMD_VAL_0 % 1					   ; This register allows the setting of the ON/Retention/OFF voltage level values for the first VDD channel
PRM:4830722D ??				     % 1
PRM:4830722E ??				     % 1
PRM:4830722F ??				     % 1
PRM:48307230 ??		     OMAP3430_reg_PRM_VC_CMD_VAL_1 % 1					   ; This register allows the setting of the ON/Retention/OFF voltage level values for the second VDD channel. It is used of the second	channel	has different values than the first channel
PRM:48307231 ??				     % 1
PRM:48307232 ??				     % 1
PRM:48307233 ??				     % 1
PRM:48307234 ??		     OMAP3430_reg_PRM_VC_CH_CONF % 1					   ; This register allows the configuration pointers for both VDD channels
PRM:48307235 ??				     % 1
PRM:48307236 ??				     % 1
PRM:48307237 ??				     % 1
PRM:48307238 ??		     OMAP3430_reg_PRM_VC_I2C_CFG % 1					   ; This register allows the configuration pointers for both VDD channels
PRM:48307239 ??				     % 1
PRM:4830723A ??				     % 1
PRM:4830723B ??				     % 1
PRM:4830723C ??		     OMAP3430_reg_PRM_VC_BYPASS_VAL % 1					   ; This register allows the programming of the Power IC device using the bypass interface
PRM:4830723D ??				     % 1
PRM:4830723E ??				     % 1
PRM:4830723F ??				     % 1
PRM:48307240 ??				     % 1
PRM:48307241 ??				     % 1
PRM:48307242 ??				     % 1
PRM:48307243 ??				     % 1
PRM:48307244 ??				     % 1
PRM:48307245 ??				     % 1
PRM:48307246 ??				     % 1
PRM:48307247 ??				     % 1
PRM:48307248 ??				     % 1
PRM:48307249 ??				     % 1
PRM:4830724A ??				     % 1
PRM:4830724B ??				     % 1
PRM:4830724C ??				     % 1
PRM:4830724D ??				     % 1
PRM:4830724E ??				     % 1
PRM:4830724F ??				     % 1
PRM:48307250 ??		     OMAP3430_reg_PRM_RSTCTRL %	1					   ; DATA XREF:	call_dead_loops+24o
PRM:48307250											   ; SWI:_prm_rstctrlo
PRM:48307250											   ; Global software and DPLL3 reset control. This register is auto-cleared/ Only write	1 is possible. A read returns 0	only
PRM:48307251 ??				     % 1
PRM:48307252 ??				     % 1
PRM:48307253 ??				     % 1
PRM:48307254 ??		     OMAP3430_reg_PRM_RSTTIME %	1					   ; Reset duration control
PRM:48307255 ??				     % 1
PRM:48307256 ??				     % 1
PRM:48307257 ??				     % 1
PRM:48307258 ??		     OMAP3430_reg_PRM_RSTST % 1						   ; DATA XREF:	call_dead_loops+18o
PRM:48307258											   ; SWI:_prm_rststo ...
PRM:48307258											   ; This register logs	the global reset sources. Each bit is set upon release of the domain reset signal. Must	be cleared by software
PRM:48307259 ??				     % 1
PRM:4830725A ??				     % 1
PRM:4830725B ??				     % 1
PRM:4830725C ??				     % 1
PRM:4830725D ??				     % 1
PRM:4830725E ??				     % 1
PRM:4830725F ??				     % 1
PRM:48307260 ??		     OMAP3430_reg_PRM_VOLTCTRL % 1					   ; This register allows a direct control on the external power IC
PRM:48307261 ??				     % 1
PRM:48307262 ??				     % 1
PRM:48307263 ??				     % 1
PRM:48307264 ??		     OMAP3430_reg_PRM_SRAM_PCHARGE % 1					   ; This register allows setting the pre-charge time of the SRAM
PRM:48307265 ??				     % 1
PRM:48307266 ??				     % 1
PRM:48307267 ??				     % 1
PRM:48307268 ??				     % 1
PRM:48307269 ??				     % 1
PRM:4830726A ??				     % 1
PRM:4830726B ??				     % 1
PRM:4830726C ??				     % 1
PRM:4830726D ??				     % 1
PRM:4830726E ??				     % 1
PRM:4830726F ??				     % 1
PRM:48307270 ??		     OMAP3430_reg_PRM_CLKSRC_CTRL % 1					   ; DATA XREF:	parse_CHSETTINGS:loc_40015CB6o
PRM:48307270											   ; ROM:off_40015D98o
PRM:48307270											   ; This register provides control over the device source clock
PRM:48307271 ??				     % 1
PRM:48307272 ??				     % 1
PRM:48307273 ??				     % 1
PRM:48307274 ??				     % 1
PRM:48307275 ??				     % 1
PRM:48307276 ??				     % 1
PRM:48307277 ??				     % 1
PRM:48307278 ??				     % 1
PRM:48307279 ??				     % 1
PRM:4830727A ??				     % 1
PRM:4830727B ??				     % 1
PRM:4830727C ??				     % 1
PRM:4830727D ??				     % 1
PRM:4830727E ??				     % 1
PRM:4830727F ??				     % 1
PRM:48307280 ??		     OMAP3430_reg_PRM_OBS % 1						   ; This register logs	the observable signals (18 bits). This register	is inteded to be read through the debugger interface when the device is	in OFF mode
PRM:48307281 ??				     % 1
PRM:48307282 ??				     % 1
PRM:48307283 ??				     % 1
PRM:48307284 ??				     % 1
PRM:48307285 ??				     % 1
PRM:48307286 ??				     % 1
PRM:48307287 ??				     % 1
PRM:48307288 ??				     % 1
PRM:48307289 ??				     % 1
PRM:4830728A ??				     % 1
PRM:4830728B ??				     % 1
PRM:4830728C ??				     % 1
PRM:4830728D ??				     % 1
PRM:4830728E ??				     % 1
PRM:4830728F ??				     % 1
PRM:48307290 ??		     OMAP3430_reg_PRM_VOLTSETUP1 % 1					   ; This register allows setting the setup time of the	VDD1 and VDD2 regulators. This register	is used	when exiting off/retention/sleep mode (or entering off/retention/sleep mode) and when OMAP manages the sequencing of the voltages regulation steps
PRM:48307291 ??				     % 1
PRM:48307292 ??				     % 1
PRM:48307293 ??				     % 1
PRM:48307294 ??		     OMAP3430_reg_PRM_VOLTOFFSET % 1					   ; This register allows controlling the sys_offmode signal upon wake-up from OFF mode	when the OFF sequence is supervised by the Power IC. This register allows setting the offset-time to de-assert sys_offmode when	exiting	the OFF	mode
PRM:48307295 ??				     % 1
PRM:48307296 ??				     % 1
PRM:48307297 ??				     % 1
PRM:48307298 ??		     OMAP3430_reg_PRM_CLKSETUP % 1					   ; This register allows setting the setup time of the	oscillator system clock	(sys_clk), based on nnumber of 32 kHz clock cycles
PRM:48307299 ??				     % 1
PRM:4830729A ??				     % 1
PRM:4830729B ??				     % 1
PRM:4830729C ??		     OMAP3430_reg_PRM_POLCTRL %	1					   ; This register allows setting the polarity of device outputs control signals
PRM:4830729D ??				     % 1
PRM:4830729E ??				     % 1
PRM:4830729F ??				     % 1
PRM:483072A0 ??		     OMAP3430_reg_PRM_VOLTSETUP2 % 1					   ; This register allows setting the overall setup time of VDD1 and VDD2 regulators. This register is used when exiting OFF mode and when the Power IC	manages	the sequencing of the voltages regulation steps
PRM:483072A1 ??				     % 1
PRM:483072A2 ??				     % 1
PRM:483072A3 ??				     % 1
PRM:483072A4 ??				     % 1
PRM:483072A5 ??				     % 1
PRM:483072A6 ??				     % 1
PRM:483072A7 ??				     % 1
PRM:483072A8 ??				     % 1
PRM:483072A9 ??				     % 1
PRM:483072AA ??				     % 1
PRM:483072AB ??				     % 1
PRM:483072AC ??				     % 1
PRM:483072AD ??				     % 1
PRM:483072AE ??				     % 1
PRM:483072AF ??				     % 1
PRM:483072B0 ??				     % 1
PRM:483072B1 ??				     % 1
PRM:483072B2 ??				     % 1
PRM:483072B3 ??				     % 1
PRM:483072B4 ??				     % 1
PRM:483072B5 ??				     % 1
PRM:483072B6 ??				     % 1
PRM:483072B7 ??				     % 1
PRM:483072B8 ??				     % 1
PRM:483072B9 ??				     % 1
PRM:483072BA ??				     % 1
PRM:483072BB ??				     % 1
PRM:483072BC ??				     % 1
PRM:483072BD ??				     % 1
PRM:483072BE ??				     % 1
PRM:483072BF ??				     % 1
PRM:483072C0 ??				     % 1
PRM:483072C1 ??				     % 1
PRM:483072C2 ??				     % 1
PRM:483072C3 ??				     % 1
PRM:483072C4 ??				     % 1
PRM:483072C5 ??				     % 1
PRM:483072C6 ??				     % 1
PRM:483072C7 ??				     % 1
PRM:483072C8 ??				     % 1
PRM:483072C9 ??				     % 1
PRM:483072CA ??				     % 1
PRM:483072CB ??				     % 1
PRM:483072CC ??				     % 1
PRM:483072CD ??				     % 1
PRM:483072CE ??				     % 1
PRM:483072CF ??				     % 1
PRM:483072D0 ??				     % 1
PRM:483072D1 ??				     % 1
PRM:483072D2 ??				     % 1
PRM:483072D3 ??				     % 1
PRM:483072D4 ??				     % 1
PRM:483072D5 ??				     % 1
PRM:483072D6 ??				     % 1
PRM:483072D7 ??				     % 1
PRM:483072D8 ??				     % 1
PRM:483072D9 ??				     % 1
PRM:483072DA ??				     % 1
PRM:483072DB ??				     % 1
PRM:483072DC ??				     % 1
PRM:483072DD ??				     % 1
PRM:483072DE ??				     % 1
PRM:483072DF ??				     % 1
PRM:483072E0 ??				     % 1
PRM:483072E1 ??				     % 1
PRM:483072E2 ??				     % 1
PRM:483072E3 ??				     % 1
PRM:483072E4 ??				     % 1
PRM:483072E5 ??				     % 1
PRM:483072E6 ??				     % 1
PRM:483072E7 ??				     % 1
PRM:483072E8 ??				     % 1
PRM:483072E9 ??				     % 1
PRM:483072EA ??				     % 1
PRM:483072EB ??				     % 1
PRM:483072EC ??				     % 1
PRM:483072ED ??				     % 1
PRM:483072EE ??				     % 1
PRM:483072EF ??				     % 1
PRM:483072F0 ??				     % 1
PRM:483072F1 ??				     % 1
PRM:483072F2 ??				     % 1
PRM:483072F3 ??				     % 1
PRM:483072F4 ??				     % 1
PRM:483072F5 ??				     % 1
PRM:483072F6 ??				     % 1
PRM:483072F7 ??				     % 1
PRM:483072F8 ??				     % 1
PRM:483072F9 ??				     % 1
PRM:483072FA ??				     % 1
PRM:483072FB ??				     % 1
PRM:483072FC ??				     % 1
PRM:483072FD ??				     % 1
PRM:483072FE ??				     % 1
PRM:483072FF ??				     % 1
PRM:48307300 ??				     % 1
PRM:48307301 ??				     % 1
PRM:48307302 ??				     % 1
PRM:48307303 ??				     % 1
PRM:48307304 ??				     % 1
PRM:48307305 ??				     % 1
PRM:48307306 ??				     % 1
PRM:48307307 ??				     % 1
PRM:48307308 ??				     % 1
PRM:48307309 ??				     % 1
PRM:4830730A ??				     % 1
PRM:4830730B ??				     % 1
PRM:4830730C ??				     % 1
PRM:4830730D ??				     % 1
PRM:4830730E ??				     % 1
PRM:4830730F ??				     % 1
PRM:48307310 ??				     % 1
PRM:48307311 ??				     % 1
PRM:48307312 ??				     % 1
PRM:48307313 ??				     % 1
PRM:48307314 ??				     % 1
PRM:48307315 ??				     % 1
PRM:48307316 ??				     % 1
PRM:48307317 ??				     % 1
PRM:48307318 ??				     % 1
PRM:48307319 ??				     % 1
PRM:4830731A ??				     % 1
PRM:4830731B ??				     % 1
PRM:4830731C ??				     % 1
PRM:4830731D ??				     % 1
PRM:4830731E ??				     % 1
PRM:4830731F ??				     % 1
PRM:48307320 ??				     % 1
PRM:48307321 ??				     % 1
PRM:48307322 ??				     % 1
PRM:48307323 ??				     % 1
PRM:48307324 ??				     % 1
PRM:48307325 ??				     % 1
PRM:48307326 ??				     % 1
PRM:48307327 ??				     % 1
PRM:48307328 ??				     % 1
PRM:48307329 ??				     % 1
PRM:4830732A ??				     % 1
PRM:4830732B ??				     % 1
PRM:4830732C ??				     % 1
PRM:4830732D ??				     % 1
PRM:4830732E ??				     % 1
PRM:4830732F ??				     % 1
PRM:48307330 ??				     % 1
PRM:48307331 ??				     % 1
PRM:48307332 ??				     % 1
PRM:48307333 ??				     % 1
PRM:48307334 ??				     % 1
PRM:48307335 ??				     % 1
PRM:48307336 ??				     % 1
PRM:48307337 ??				     % 1
PRM:48307338 ??				     % 1
PRM:48307339 ??				     % 1
PRM:4830733A ??				     % 1
PRM:4830733B ??				     % 1
PRM:4830733C ??				     % 1
PRM:4830733D ??				     % 1
PRM:4830733E ??				     % 1
PRM:4830733F ??				     % 1
PRM:48307340 ??				     % 1
PRM:48307341 ??				     % 1
PRM:48307342 ??				     % 1
PRM:48307343 ??				     % 1
PRM:48307344 ??				     % 1
PRM:48307345 ??				     % 1
PRM:48307346 ??				     % 1
PRM:48307347 ??				     % 1
PRM:48307348 ??				     % 1
PRM:48307349 ??				     % 1
PRM:4830734A ??				     % 1
PRM:4830734B ??				     % 1
PRM:4830734C ??				     % 1
PRM:4830734D ??				     % 1
PRM:4830734E ??				     % 1
PRM:4830734F ??				     % 1
PRM:48307350 ??				     % 1
PRM:48307351 ??				     % 1
PRM:48307352 ??				     % 1
PRM:48307353 ??				     % 1
PRM:48307354 ??				     % 1
PRM:48307355 ??				     % 1
PRM:48307356 ??				     % 1
PRM:48307357 ??				     % 1
PRM:48307358 ??		     OMAP3430_reg_RM_RSTST_NEON	% 1					   ; This register logs	the different reset sources of the NEON	domain.	Each bit is set	upon release of	the domain reset signal. Must be cleared by software
PRM:48307359 ??				     % 1
PRM:4830735A ??				     % 1
PRM:4830735B ??				     % 1
PRM:4830735C ??				     % 1
PRM:4830735D ??				     % 1
PRM:4830735E ??				     % 1
PRM:4830735F ??				     % 1
PRM:48307360 ??				     % 1
PRM:48307361 ??				     % 1
PRM:48307362 ??				     % 1
PRM:48307363 ??				     % 1
PRM:48307364 ??				     % 1
PRM:48307365 ??				     % 1
PRM:48307366 ??				     % 1
PRM:48307367 ??				     % 1
PRM:48307368 ??				     % 1
PRM:48307369 ??				     % 1
PRM:4830736A ??				     % 1
PRM:4830736B ??				     % 1
PRM:4830736C ??				     % 1
PRM:4830736D ??				     % 1
PRM:4830736E ??				     % 1
PRM:4830736F ??				     % 1
PRM:48307370 ??				     % 1
PRM:48307371 ??				     % 1
PRM:48307372 ??				     % 1
PRM:48307373 ??				     % 1
PRM:48307374 ??				     % 1
PRM:48307375 ??				     % 1
PRM:48307376 ??				     % 1
PRM:48307377 ??				     % 1
PRM:48307378 ??				     % 1
PRM:48307379 ??				     % 1
PRM:4830737A ??				     % 1
PRM:4830737B ??				     % 1
PRM:4830737C ??				     % 1
PRM:4830737D ??				     % 1
PRM:4830737E ??				     % 1
PRM:4830737F ??				     % 1
PRM:48307380 ??				     % 1
PRM:48307381 ??				     % 1
PRM:48307382 ??				     % 1
PRM:48307383 ??				     % 1
PRM:48307384 ??				     % 1
PRM:48307385 ??				     % 1
PRM:48307386 ??				     % 1
PRM:48307387 ??				     % 1
PRM:48307388 ??				     % 1
PRM:48307389 ??				     % 1
PRM:4830738A ??				     % 1
PRM:4830738B ??				     % 1
PRM:4830738C ??				     % 1
PRM:4830738D ??				     % 1
PRM:4830738E ??				     % 1
PRM:4830738F ??				     % 1
PRM:48307390 ??				     % 1
PRM:48307391 ??				     % 1
PRM:48307392 ??				     % 1
PRM:48307393 ??				     % 1
PRM:48307394 ??				     % 1
PRM:48307395 ??				     % 1
PRM:48307396 ??				     % 1
PRM:48307397 ??				     % 1
PRM:48307398 ??				     % 1
PRM:48307399 ??				     % 1
PRM:4830739A ??				     % 1
PRM:4830739B ??				     % 1
PRM:4830739C ??				     % 1
PRM:4830739D ??				     % 1
PRM:4830739E ??				     % 1
PRM:4830739F ??				     % 1
PRM:483073A0 ??				     % 1
PRM:483073A1 ??				     % 1
PRM:483073A2 ??				     % 1
PRM:483073A3 ??				     % 1
PRM:483073A4 ??				     % 1
PRM:483073A5 ??				     % 1
PRM:483073A6 ??				     % 1
PRM:483073A7 ??				     % 1
PRM:483073A8 ??				     % 1
PRM:483073A9 ??				     % 1
PRM:483073AA ??				     % 1
PRM:483073AB ??				     % 1
PRM:483073AC ??				     % 1
PRM:483073AD ??				     % 1
PRM:483073AE ??				     % 1
PRM:483073AF ??				     % 1
PRM:483073B0 ??				     % 1
PRM:483073B1 ??				     % 1
PRM:483073B2 ??				     % 1
PRM:483073B3 ??				     % 1
PRM:483073B4 ??				     % 1
PRM:483073B5 ??				     % 1
PRM:483073B6 ??				     % 1
PRM:483073B7 ??				     % 1
PRM:483073B8 ??				     % 1
PRM:483073B9 ??				     % 1
PRM:483073BA ??				     % 1
PRM:483073BB ??				     % 1
PRM:483073BC ??				     % 1
PRM:483073BD ??				     % 1
PRM:483073BE ??				     % 1
PRM:483073BF ??				     % 1
PRM:483073C0 ??				     % 1
PRM:483073C1 ??				     % 1
PRM:483073C2 ??				     % 1
PRM:483073C3 ??				     % 1
PRM:483073C4 ??				     % 1
PRM:483073C5 ??				     % 1
PRM:483073C6 ??				     % 1
PRM:483073C7 ??				     % 1
PRM:483073C8 ??		     OMAP3430_reg_PM_WKDEP_NEON	% 1					   ; This register allows enabling or disabling	the wake-up of the NEON	domain upon another domain
PRM:483073C9 ??				     % 1
PRM:483073CA ??				     % 1
PRM:483073CB ??				     % 1
PRM:483073CC ??				     % 1
PRM:483073CD ??				     % 1
PRM:483073CE ??				     % 1
PRM:483073CF ??				     % 1
PRM:483073D0 ??				     % 1
PRM:483073D1 ??				     % 1
PRM:483073D2 ??				     % 1
PRM:483073D3 ??				     % 1
PRM:483073D4 ??				     % 1
PRM:483073D5 ??				     % 1
PRM:483073D6 ??				     % 1
PRM:483073D7 ??				     % 1
PRM:483073D8 ??				     % 1
PRM:483073D9 ??				     % 1
PRM:483073DA ??				     % 1
PRM:483073DB ??				     % 1
PRM:483073DC ??				     % 1
PRM:483073DD ??				     % 1
PRM:483073DE ??				     % 1
PRM:483073DF ??				     % 1
PRM:483073E0 ??		     OMAP3430_reg_PM_PWSTCTRL_NEON % 1					   ; This register controls the	NEON domain power state	transition
PRM:483073E1 ??				     % 1
PRM:483073E2 ??				     % 1
PRM:483073E3 ??				     % 1
PRM:483073E4 ??		     OMAP3430_reg_PM_PWSTST_NEON % 1					   ; This register provides a status on	the power state	transition of the NEON domain
PRM:483073E5 ??				     % 1
PRM:483073E6 ??				     % 1
PRM:483073E7 ??				     % 1
PRM:483073E8 ??		     OMAP3430_reg_PM_PREPWSTST_NEON % 1					   ; This register provides a status on	the NEON domain	previous power state. It indicates the state entered during the	last sleep transition
PRM:483073E9 ??				     % 1
PRM:483073EA ??				     % 1
PRM:483073EB ??				     % 1
PRM:483073EC ??				     % 1
PRM:483073ED ??				     % 1
PRM:483073EE ??				     % 1
PRM:483073EF ??				     % 1
PRM:483073F0 ??				     % 1
PRM:483073F1 ??				     % 1
PRM:483073F2 ??				     % 1
PRM:483073F3 ??				     % 1
PRM:483073F4 ??				     % 1
PRM:483073F5 ??				     % 1
PRM:483073F6 ??				     % 1
PRM:483073F7 ??				     % 1
PRM:483073F8 ??				     % 1
PRM:483073F9 ??				     % 1
PRM:483073FA ??				     % 1
PRM:483073FB ??				     % 1
PRM:483073FC ??				     % 1
PRM:483073FD ??				     % 1
PRM:483073FE ??				     % 1
PRM:483073FF ??				     % 1
PRM:48307400 ??				     % 1
PRM:48307401 ??				     % 1
PRM:48307402 ??				     % 1
PRM:48307403 ??				     % 1
PRM:48307404 ??				     % 1
PRM:48307405 ??				     % 1
PRM:48307406 ??				     % 1
PRM:48307407 ??				     % 1
PRM:48307408 ??				     % 1
PRM:48307409 ??				     % 1
PRM:4830740A ??				     % 1
PRM:4830740B ??				     % 1
PRM:4830740C ??				     % 1
PRM:4830740D ??				     % 1
PRM:4830740E ??				     % 1
PRM:4830740F ??				     % 1
PRM:48307410 ??				     % 1
PRM:48307411 ??				     % 1
PRM:48307412 ??				     % 1
PRM:48307413 ??				     % 1
PRM:48307414 ??				     % 1
PRM:48307415 ??				     % 1
PRM:48307416 ??				     % 1
PRM:48307417 ??				     % 1
PRM:48307418 ??				     % 1
PRM:48307419 ??				     % 1
PRM:4830741A ??				     % 1
PRM:4830741B ??				     % 1
PRM:4830741C ??				     % 1
PRM:4830741D ??				     % 1
PRM:4830741E ??				     % 1
PRM:4830741F ??				     % 1
PRM:48307420 ??				     % 1
PRM:48307421 ??				     % 1
PRM:48307422 ??				     % 1
PRM:48307423 ??				     % 1
PRM:48307424 ??				     % 1
PRM:48307425 ??				     % 1
PRM:48307426 ??				     % 1
PRM:48307427 ??				     % 1
PRM:48307428 ??				     % 1
PRM:48307429 ??				     % 1
PRM:4830742A ??				     % 1
PRM:4830742B ??				     % 1
PRM:4830742C ??				     % 1
PRM:4830742D ??				     % 1
PRM:4830742E ??				     % 1
PRM:4830742F ??				     % 1
PRM:48307430 ??				     % 1
PRM:48307431 ??				     % 1
PRM:48307432 ??				     % 1
PRM:48307433 ??				     % 1
PRM:48307434 ??				     % 1
PRM:48307435 ??				     % 1
PRM:48307436 ??				     % 1
PRM:48307437 ??				     % 1
PRM:48307438 ??				     % 1
PRM:48307439 ??				     % 1
PRM:4830743A ??				     % 1
PRM:4830743B ??				     % 1
PRM:4830743C ??				     % 1
PRM:4830743D ??				     % 1
PRM:4830743E ??				     % 1
PRM:4830743F ??				     % 1
PRM:48307440 ??				     % 1
PRM:48307441 ??				     % 1
PRM:48307442 ??				     % 1
PRM:48307443 ??				     % 1
PRM:48307444 ??				     % 1
PRM:48307445 ??				     % 1
PRM:48307446 ??				     % 1
PRM:48307447 ??				     % 1
PRM:48307448 ??				     % 1
PRM:48307449 ??				     % 1
PRM:4830744A ??				     % 1
PRM:4830744B ??				     % 1
PRM:4830744C ??				     % 1
PRM:4830744D ??				     % 1
PRM:4830744E ??				     % 1
PRM:4830744F ??				     % 1
PRM:48307450 ??				     % 1
PRM:48307451 ??				     % 1
PRM:48307452 ??				     % 1
PRM:48307453 ??				     % 1
PRM:48307454 ??				     % 1
PRM:48307455 ??				     % 1
PRM:48307456 ??				     % 1
PRM:48307457 ??				     % 1
PRM:48307458 ??		     OMAP3430_reg_RM_RSTST_USBHOST % 1					   ; This register logs	the different reset sources of the USBHOST domain. Each	bit is set upon	release	of the domain reset signal. Must be cleared by software
PRM:48307459 ??				     % 1
PRM:4830745A ??				     % 1
PRM:4830745B ??				     % 1
PRM:4830745C ??				     % 1
PRM:4830745D ??				     % 1
PRM:4830745E ??				     % 1
PRM:4830745F ??				     % 1
PRM:48307460 ??				     % 1
PRM:48307461 ??				     % 1
PRM:48307462 ??				     % 1
PRM:48307463 ??				     % 1
PRM:48307464 ??				     % 1
PRM:48307465 ??				     % 1
PRM:48307466 ??				     % 1
PRM:48307467 ??				     % 1
PRM:48307468 ??				     % 1
PRM:48307469 ??				     % 1
PRM:4830746A ??				     % 1
PRM:4830746B ??				     % 1
PRM:4830746C ??				     % 1
PRM:4830746D ??				     % 1
PRM:4830746E ??				     % 1
PRM:4830746F ??				     % 1
PRM:48307470 ??				     % 1
PRM:48307471 ??				     % 1
PRM:48307472 ??				     % 1
PRM:48307473 ??				     % 1
PRM:48307474 ??				     % 1
PRM:48307475 ??				     % 1
PRM:48307476 ??				     % 1
PRM:48307477 ??				     % 1
PRM:48307478 ??				     % 1
PRM:48307479 ??				     % 1
PRM:4830747A ??				     % 1
PRM:4830747B ??				     % 1
PRM:4830747C ??				     % 1
PRM:4830747D ??				     % 1
PRM:4830747E ??				     % 1
PRM:4830747F ??				     % 1
PRM:48307480 ??				     % 1
PRM:48307481 ??				     % 1
PRM:48307482 ??				     % 1
PRM:48307483 ??				     % 1
PRM:48307484 ??				     % 1
PRM:48307485 ??				     % 1
PRM:48307486 ??				     % 1
PRM:48307487 ??				     % 1
PRM:48307488 ??				     % 1
PRM:48307489 ??				     % 1
PRM:4830748A ??				     % 1
PRM:4830748B ??				     % 1
PRM:4830748C ??				     % 1
PRM:4830748D ??				     % 1
PRM:4830748E ??				     % 1
PRM:4830748F ??				     % 1
PRM:48307490 ??				     % 1
PRM:48307491 ??				     % 1
PRM:48307492 ??				     % 1
PRM:48307493 ??				     % 1
PRM:48307494 ??				     % 1
PRM:48307495 ??				     % 1
PRM:48307496 ??				     % 1
PRM:48307497 ??				     % 1
PRM:48307498 ??				     % 1
PRM:48307499 ??				     % 1
PRM:4830749A ??				     % 1
PRM:4830749B ??				     % 1
PRM:4830749C ??				     % 1
PRM:4830749D ??				     % 1
PRM:4830749E ??				     % 1
PRM:4830749F ??				     % 1
PRM:483074A0 ??		     OMAP3430_reg_PM_WKEN_USBHOST % 1					   ; This register allows enabling/disabling modules wake-up events
PRM:483074A1 ??				     % 1
PRM:483074A2 ??				     % 1
PRM:483074A3 ??				     % 1
PRM:483074A4 ??		     OMAP3430_reg_PM_MPUGRPSEL_USBHOST % 1				   ; This register allows selecting the	group of modules that wake-up the MPU
PRM:483074A5 ??				     % 1
PRM:483074A6 ??				     % 1
PRM:483074A7 ??				     % 1
PRM:483074A8 ??		     OMAP3430_reg_PM_IVA2GRPSEL_USBHOST	% 1				   ; This register allows selecting the	group of modules that wake-up the IVA2
PRM:483074A9 ??				     % 1
PRM:483074AA ??				     % 1
PRM:483074AB ??				     % 1
PRM:483074AC ??				     % 1
PRM:483074AD ??				     % 1
PRM:483074AE ??				     % 1
PRM:483074AF ??				     % 1
PRM:483074B0 ??		     OMAP3430_reg_PM_WKST_USBHOST % 1					   ; This register logs	module wake-up events. Must be cleared by software. If it is not cleared, it prevents further domain transition
PRM:483074B1 ??				     % 1
PRM:483074B2 ??				     % 1
PRM:483074B3 ??				     % 1
PRM:483074B4 ??				     % 1
PRM:483074B5 ??				     % 1
PRM:483074B6 ??				     % 1
PRM:483074B7 ??				     % 1
PRM:483074B8 ??				     % 1
PRM:483074B9 ??				     % 1
PRM:483074BA ??				     % 1
PRM:483074BB ??				     % 1
PRM:483074BC ??				     % 1
PRM:483074BD ??				     % 1
PRM:483074BE ??				     % 1
PRM:483074BF ??				     % 1
PRM:483074C0 ??				     % 1
PRM:483074C1 ??				     % 1
PRM:483074C2 ??				     % 1
PRM:483074C3 ??				     % 1
PRM:483074C4 ??				     % 1
PRM:483074C5 ??				     % 1
PRM:483074C6 ??				     % 1
PRM:483074C7 ??				     % 1
PRM:483074C8 ??		     OMAP3430_reg_PM_WKDEP_USBHOST % 1					   ; This register allows enabling or disabling	the wake-up of the USB HOST domain upon	another	domain wakeup
PRM:483074C9 ??				     % 1
PRM:483074CA ??				     % 1
PRM:483074CB ??				     % 1
PRM:483074CC ??				     % 1
PRM:483074CD ??				     % 1
PRM:483074CE ??				     % 1
PRM:483074CF ??				     % 1
PRM:483074D0 ??				     % 1
PRM:483074D1 ??				     % 1
PRM:483074D2 ??				     % 1
PRM:483074D3 ??				     % 1
PRM:483074D4 ??				     % 1
PRM:483074D5 ??				     % 1
PRM:483074D6 ??				     % 1
PRM:483074D7 ??				     % 1
PRM:483074D8 ??				     % 1
PRM:483074D9 ??				     % 1
PRM:483074DA ??				     % 1
PRM:483074DB ??				     % 1
PRM:483074DC ??				     % 1
PRM:483074DD ??				     % 1
PRM:483074DE ??				     % 1
PRM:483074DF ??				     % 1
PRM:483074E0 ??		     OMAP3430_reg_PM_PWSTCTRL_USBHOST %	1				   ; This register controls the	USB HOST domain	power state transition
PRM:483074E1 ??				     % 1
PRM:483074E2 ??				     % 1
PRM:483074E3 ??				     % 1
PRM:483074E4 ??		     OMAP3430_reg_PM_PWSTST_USBHOST % 1					   ; This register provides a status on	the power state	transition of the USB HOST domain
PRM:483074E5 ??				     % 1
PRM:483074E6 ??				     % 1
PRM:483074E7 ??				     % 1
PRM:483074E8 ??		     OMAP3430_reg_PM_PREPWSTST_USBHOST % 1				   ; This register provides a status on	the USB	HOST domain previous power state. It indicates the state entered during	the last sleep transition
PRM:483074E9 ??				     % 1
PRM:483074EA ??				     % 1
PRM:483074EB ??				     % 1
PRM:483074EC ??				     % 1
PRM:483074ED ??				     % 1
PRM:483074EE ??				     % 1
PRM:483074EF ??				     % 1
PRM:483074F0 ??				     % 1
PRM:483074F1 ??				     % 1
PRM:483074F2 ??				     % 1
PRM:483074F3 ??				     % 1
PRM:483074F4 ??				     % 1
PRM:483074F5 ??				     % 1
PRM:483074F6 ??				     % 1
PRM:483074F7 ??				     % 1
PRM:483074F8 ??				     % 1
PRM:483074F9 ??				     % 1
PRM:483074FA ??				     % 1
PRM:483074FB ??				     % 1
PRM:483074FC ??				     % 1
PRM:483074FD ??				     % 1
PRM:483074FE ??				     % 1
PRM:483074FF ??				     % 1
PRM:48307500 ??				     % 1
PRM:48307501 ??				     % 1
PRM:48307502 ??				     % 1
PRM:48307503 ??				     % 1
PRM:48307504 ??				     % 1
PRM:48307505 ??				     % 1
PRM:48307506 ??				     % 1
PRM:48307507 ??				     % 1
PRM:48307508 ??				     % 1
PRM:48307509 ??				     % 1
PRM:4830750A ??				     % 1
PRM:4830750B ??				     % 1
PRM:4830750C ??				     % 1
PRM:4830750D ??				     % 1
PRM:4830750E ??				     % 1
PRM:4830750F ??				     % 1
PRM:48307510 ??				     % 1
PRM:48307511 ??				     % 1
PRM:48307512 ??				     % 1
PRM:48307513 ??				     % 1
PRM:48307514 ??				     % 1
PRM:48307515 ??				     % 1
PRM:48307516 ??				     % 1
PRM:48307517 ??				     % 1
PRM:48307518 ??				     % 1
PRM:48307519 ??				     % 1
PRM:4830751A ??				     % 1
PRM:4830751B ??				     % 1
PRM:4830751C ??				     % 1
PRM:4830751D ??				     % 1
PRM:4830751E ??				     % 1
PRM:4830751F ??				     % 1
PRM:48307520 ??				     % 1
PRM:48307521 ??				     % 1
PRM:48307522 ??				     % 1
PRM:48307523 ??				     % 1
PRM:48307524 ??				     % 1
PRM:48307525 ??				     % 1
PRM:48307526 ??				     % 1
PRM:48307527 ??				     % 1
PRM:48307528 ??				     % 1
PRM:48307529 ??				     % 1
PRM:4830752A ??				     % 1
PRM:4830752B ??				     % 1
PRM:4830752C ??				     % 1
PRM:4830752D ??				     % 1
PRM:4830752E ??				     % 1
PRM:4830752F ??				     % 1
PRM:48307530 ??				     % 1
PRM:48307531 ??				     % 1
PRM:48307532 ??				     % 1
PRM:48307533 ??				     % 1
PRM:48307534 ??				     % 1
PRM:48307535 ??				     % 1
PRM:48307536 ??				     % 1
PRM:48307537 ??				     % 1
PRM:48307538 ??				     % 1
PRM:48307539 ??				     % 1
PRM:4830753A ??				     % 1
PRM:4830753B ??				     % 1
PRM:4830753C ??				     % 1
PRM:4830753D ??				     % 1
PRM:4830753E ??				     % 1
PRM:4830753F ??				     % 1
PRM:48307540 ??				     % 1
PRM:48307541 ??				     % 1
PRM:48307542 ??				     % 1
PRM:48307543 ??				     % 1
PRM:48307544 ??				     % 1
PRM:48307545 ??				     % 1
PRM:48307546 ??				     % 1
PRM:48307547 ??				     % 1
PRM:48307548 ??				     % 1
PRM:48307549 ??				     % 1
PRM:4830754A ??				     % 1
PRM:4830754B ??				     % 1
PRM:4830754C ??				     % 1
PRM:4830754D ??				     % 1
PRM:4830754E ??				     % 1
PRM:4830754F ??				     % 1
PRM:48307550 ??				     % 1
PRM:48307551 ??				     % 1
PRM:48307552 ??				     % 1
PRM:48307553 ??				     % 1
PRM:48307554 ??				     % 1
PRM:48307555 ??				     % 1
PRM:48307556 ??				     % 1
PRM:48307557 ??				     % 1
PRM:48307558 ??				     % 1
PRM:48307559 ??				     % 1
PRM:4830755A ??				     % 1
PRM:4830755B ??				     % 1
PRM:4830755C ??				     % 1
PRM:4830755D ??				     % 1
PRM:4830755E ??				     % 1
PRM:4830755F ??				     % 1
PRM:48307560 ??				     % 1
PRM:48307561 ??				     % 1
PRM:48307562 ??				     % 1
PRM:48307563 ??				     % 1
PRM:48307564 ??				     % 1
PRM:48307565 ??				     % 1
PRM:48307566 ??				     % 1
PRM:48307567 ??				     % 1
PRM:48307568 ??				     % 1
PRM:48307569 ??				     % 1
PRM:4830756A ??				     % 1
PRM:4830756B ??				     % 1
PRM:4830756C ??				     % 1
PRM:4830756D ??				     % 1
PRM:4830756E ??				     % 1
PRM:4830756F ??				     % 1
PRM:48307570 ??				     % 1
PRM:48307571 ??				     % 1
PRM:48307572 ??				     % 1
PRM:48307573 ??				     % 1
PRM:48307574 ??				     % 1
PRM:48307575 ??				     % 1
PRM:48307576 ??				     % 1
PRM:48307577 ??				     % 1
PRM:48307578 ??				     % 1
PRM:48307579 ??				     % 1
PRM:4830757A ??				     % 1
PRM:4830757B ??				     % 1
PRM:4830757C ??				     % 1
PRM:4830757D ??				     % 1
PRM:4830757E ??				     % 1
PRM:4830757F ??				     % 1
PRM:48307580 ??				     % 1
PRM:48307581 ??				     % 1
PRM:48307582 ??				     % 1
PRM:48307583 ??				     % 1
PRM:48307584 ??				     % 1
PRM:48307585 ??				     % 1
PRM:48307586 ??				     % 1
PRM:48307587 ??				     % 1
PRM:48307588 ??				     % 1
PRM:48307589 ??				     % 1
PRM:4830758A ??				     % 1
PRM:4830758B ??				     % 1
PRM:4830758C ??				     % 1
PRM:4830758D ??				     % 1
PRM:4830758E ??				     % 1
PRM:4830758F ??				     % 1
PRM:48307590 ??				     % 1
PRM:48307591 ??				     % 1
PRM:48307592 ??				     % 1
PRM:48307593 ??				     % 1
PRM:48307594 ??				     % 1
PRM:48307595 ??				     % 1
PRM:48307596 ??				     % 1
PRM:48307597 ??				     % 1
PRM:48307598 ??				     % 1
PRM:48307599 ??				     % 1
PRM:4830759A ??				     % 1
PRM:4830759B ??				     % 1
PRM:4830759C ??				     % 1
PRM:4830759D ??				     % 1
PRM:4830759E ??				     % 1
PRM:4830759F ??				     % 1
PRM:483075A0 ??				     % 1
PRM:483075A1 ??				     % 1
PRM:483075A2 ??				     % 1
PRM:483075A3 ??				     % 1
PRM:483075A4 ??				     % 1
PRM:483075A5 ??				     % 1
PRM:483075A6 ??				     % 1
PRM:483075A7 ??				     % 1
PRM:483075A8 ??				     % 1
PRM:483075A9 ??				     % 1
PRM:483075AA ??				     % 1
PRM:483075AB ??				     % 1
PRM:483075AC ??				     % 1
PRM:483075AD ??				     % 1
PRM:483075AE ??				     % 1
PRM:483075AF ??				     % 1
PRM:483075B0 ??				     % 1
PRM:483075B1 ??				     % 1
PRM:483075B2 ??				     % 1
PRM:483075B3 ??				     % 1
PRM:483075B4 ??				     % 1
PRM:483075B5 ??				     % 1
PRM:483075B6 ??				     % 1
PRM:483075B7 ??				     % 1
PRM:483075B8 ??				     % 1
PRM:483075B9 ??				     % 1
PRM:483075BA ??				     % 1
PRM:483075BB ??				     % 1
PRM:483075BC ??				     % 1
PRM:483075BD ??				     % 1
PRM:483075BE ??				     % 1
PRM:483075BF ??				     % 1
PRM:483075C0 ??				     % 1
PRM:483075C1 ??				     % 1
PRM:483075C2 ??				     % 1
PRM:483075C3 ??				     % 1
PRM:483075C4 ??				     % 1
PRM:483075C5 ??				     % 1
PRM:483075C6 ??				     % 1
PRM:483075C7 ??				     % 1
PRM:483075C8 ??				     % 1
PRM:483075C9 ??				     % 1
PRM:483075CA ??				     % 1
PRM:483075CB ??				     % 1
PRM:483075CC ??				     % 1
PRM:483075CD ??				     % 1
PRM:483075CE ??				     % 1
PRM:483075CF ??				     % 1
PRM:483075D0 ??				     % 1
PRM:483075D1 ??				     % 1
PRM:483075D2 ??				     % 1
PRM:483075D3 ??				     % 1
PRM:483075D4 ??				     % 1
PRM:483075D5 ??				     % 1
PRM:483075D6 ??				     % 1
PRM:483075D7 ??				     % 1
PRM:483075D8 ??				     % 1
PRM:483075D9 ??				     % 1
PRM:483075DA ??				     % 1
PRM:483075DB ??				     % 1
PRM:483075DC ??				     % 1
PRM:483075DD ??				     % 1
PRM:483075DE ??				     % 1
PRM:483075DF ??				     % 1
PRM:483075E0 ??				     % 1
PRM:483075E1 ??				     % 1
PRM:483075E2 ??				     % 1
PRM:483075E3 ??				     % 1
PRM:483075E4 ??				     % 1
PRM:483075E5 ??				     % 1
PRM:483075E6 ??				     % 1
PRM:483075E7 ??				     % 1
PRM:483075E8 ??				     % 1
PRM:483075E9 ??				     % 1
PRM:483075EA ??				     % 1
PRM:483075EB ??				     % 1
PRM:483075EC ??				     % 1
PRM:483075ED ??				     % 1
PRM:483075EE ??				     % 1
PRM:483075EF ??				     % 1
PRM:483075F0 ??				     % 1
PRM:483075F1 ??				     % 1
PRM:483075F2 ??				     % 1
PRM:483075F3 ??				     % 1
PRM:483075F4 ??				     % 1
PRM:483075F5 ??				     % 1
PRM:483075F6 ??				     % 1
PRM:483075F7 ??				     % 1
PRM:483075F8 ??				     % 1
PRM:483075F9 ??				     % 1
PRM:483075FA ??				     % 1
PRM:483075FB ??				     % 1
PRM:483075FC ??				     % 1
PRM:483075FD ??				     % 1
PRM:483075FE ??				     % 1
PRM:483075FF ??				     % 1
PRM:48307600 ??				     % 1
PRM:48307601 ??				     % 1
PRM:48307602 ??				     % 1
PRM:48307603 ??				     % 1
PRM:48307604 ??				     % 1
PRM:48307605 ??				     % 1
PRM:48307606 ??				     % 1
PRM:48307607 ??				     % 1
PRM:48307608 ??				     % 1
PRM:48307609 ??				     % 1
PRM:4830760A ??				     % 1
PRM:4830760B ??				     % 1
PRM:4830760C ??				     % 1
PRM:4830760D ??				     % 1
PRM:4830760E ??				     % 1
PRM:4830760F ??				     % 1
PRM:48307610 ??				     % 1
PRM:48307611 ??				     % 1
PRM:48307612 ??				     % 1
PRM:48307613 ??				     % 1
PRM:48307614 ??				     % 1
PRM:48307615 ??				     % 1
PRM:48307616 ??				     % 1
PRM:48307617 ??				     % 1
PRM:48307618 ??				     % 1
PRM:48307619 ??				     % 1
PRM:4830761A ??				     % 1
PRM:4830761B ??				     % 1
PRM:4830761C ??				     % 1
PRM:4830761D ??				     % 1
PRM:4830761E ??				     % 1
PRM:4830761F ??				     % 1
PRM:48307620 ??				     % 1
PRM:48307621 ??				     % 1
PRM:48307622 ??				     % 1
PRM:48307623 ??				     % 1
PRM:48307624 ??				     % 1
PRM:48307625 ??				     % 1
PRM:48307626 ??				     % 1
PRM:48307627 ??				     % 1
PRM:48307628 ??				     % 1
PRM:48307629 ??				     % 1
PRM:4830762A ??				     % 1
PRM:4830762B ??				     % 1
PRM:4830762C ??				     % 1
PRM:4830762D ??				     % 1
PRM:4830762E ??				     % 1
PRM:4830762F ??				     % 1
PRM:48307630 ??				     % 1
PRM:48307631 ??				     % 1
PRM:48307632 ??				     % 1
PRM:48307633 ??				     % 1
PRM:48307634 ??				     % 1
PRM:48307635 ??				     % 1
PRM:48307636 ??				     % 1
PRM:48307637 ??				     % 1
PRM:48307638 ??				     % 1
PRM:48307639 ??				     % 1
PRM:4830763A ??				     % 1
PRM:4830763B ??				     % 1
PRM:4830763C ??				     % 1
PRM:4830763D ??				     % 1
PRM:4830763E ??				     % 1
PRM:4830763F ??				     % 1
PRM:48307640 ??				     % 1
PRM:48307641 ??				     % 1
PRM:48307642 ??				     % 1
PRM:48307643 ??				     % 1
PRM:48307644 ??				     % 1
PRM:48307645 ??				     % 1
PRM:48307646 ??				     % 1
PRM:48307647 ??				     % 1
PRM:48307648 ??				     % 1
PRM:48307649 ??				     % 1
PRM:4830764A ??				     % 1
PRM:4830764B ??				     % 1
PRM:4830764C ??				     % 1
PRM:4830764D ??				     % 1
PRM:4830764E ??				     % 1
PRM:4830764F ??				     % 1
PRM:48307650 ??				     % 1
PRM:48307651 ??				     % 1
PRM:48307652 ??				     % 1
PRM:48307653 ??				     % 1
PRM:48307654 ??				     % 1
PRM:48307655 ??				     % 1
PRM:48307656 ??				     % 1
PRM:48307657 ??				     % 1
PRM:48307658 ??				     % 1
PRM:48307659 ??				     % 1
PRM:4830765A ??				     % 1
PRM:4830765B ??				     % 1
PRM:4830765C ??				     % 1
PRM:4830765D ??				     % 1
PRM:4830765E ??				     % 1
PRM:4830765F ??				     % 1
PRM:48307660 ??				     % 1
PRM:48307661 ??				     % 1
PRM:48307662 ??				     % 1
PRM:48307663 ??				     % 1
PRM:48307664 ??				     % 1
PRM:48307665 ??				     % 1
PRM:48307666 ??				     % 1
PRM:48307667 ??				     % 1
PRM:48307668 ??				     % 1
PRM:48307669 ??				     % 1
PRM:4830766A ??				     % 1
PRM:4830766B ??				     % 1
PRM:4830766C ??				     % 1
PRM:4830766D ??				     % 1
PRM:4830766E ??				     % 1
PRM:4830766F ??				     % 1
PRM:48307670 ??				     % 1
PRM:48307671 ??				     % 1
PRM:48307672 ??				     % 1
PRM:48307673 ??				     % 1
PRM:48307674 ??				     % 1
PRM:48307675 ??				     % 1
PRM:48307676 ??				     % 1
PRM:48307677 ??				     % 1
PRM:48307678 ??				     % 1
PRM:48307679 ??				     % 1
PRM:4830767A ??				     % 1
PRM:4830767B ??				     % 1
PRM:4830767C ??				     % 1
PRM:4830767D ??				     % 1
PRM:4830767E ??				     % 1
PRM:4830767F ??				     % 1
PRM:48307680 ??				     % 1
PRM:48307681 ??				     % 1
PRM:48307682 ??				     % 1
PRM:48307683 ??				     % 1
PRM:48307684 ??				     % 1
PRM:48307685 ??				     % 1
PRM:48307686 ??				     % 1
PRM:48307687 ??				     % 1
PRM:48307688 ??				     % 1
PRM:48307689 ??				     % 1
PRM:4830768A ??				     % 1
PRM:4830768B ??				     % 1
PRM:4830768C ??				     % 1
PRM:4830768D ??				     % 1
PRM:4830768E ??				     % 1
PRM:4830768F ??				     % 1
PRM:48307690 ??				     % 1
PRM:48307691 ??				     % 1
PRM:48307692 ??				     % 1
PRM:48307693 ??				     % 1
PRM:48307694 ??				     % 1
PRM:48307695 ??				     % 1
PRM:48307696 ??				     % 1
PRM:48307697 ??				     % 1
PRM:48307698 ??				     % 1
PRM:48307699 ??				     % 1
PRM:4830769A ??				     % 1
PRM:4830769B ??				     % 1
PRM:4830769C ??				     % 1
PRM:4830769D ??				     % 1
PRM:4830769E ??				     % 1
PRM:4830769F ??				     % 1
PRM:483076A0 ??				     % 1
PRM:483076A1 ??				     % 1
PRM:483076A2 ??				     % 1
PRM:483076A3 ??				     % 1
PRM:483076A4 ??				     % 1
PRM:483076A5 ??				     % 1
PRM:483076A6 ??				     % 1
PRM:483076A7 ??				     % 1
PRM:483076A8 ??				     % 1
PRM:483076A9 ??				     % 1
PRM:483076AA ??				     % 1
PRM:483076AB ??				     % 1
PRM:483076AC ??				     % 1
PRM:483076AD ??				     % 1
PRM:483076AE ??				     % 1
PRM:483076AF ??				     % 1
PRM:483076B0 ??				     % 1
PRM:483076B1 ??				     % 1
PRM:483076B2 ??				     % 1
PRM:483076B3 ??				     % 1
PRM:483076B4 ??				     % 1
PRM:483076B5 ??				     % 1
PRM:483076B6 ??				     % 1
PRM:483076B7 ??				     % 1
PRM:483076B8 ??				     % 1
PRM:483076B9 ??				     % 1
PRM:483076BA ??				     % 1
PRM:483076BB ??				     % 1
PRM:483076BC ??				     % 1
PRM:483076BD ??				     % 1
PRM:483076BE ??				     % 1
PRM:483076BF ??				     % 1
PRM:483076C0 ??				     % 1
PRM:483076C1 ??				     % 1
PRM:483076C2 ??				     % 1
PRM:483076C3 ??				     % 1
PRM:483076C4 ??				     % 1
PRM:483076C5 ??				     % 1
PRM:483076C6 ??				     % 1
PRM:483076C7 ??				     % 1
PRM:483076C8 ??				     % 1
PRM:483076C9 ??				     % 1
PRM:483076CA ??				     % 1
PRM:483076CB ??				     % 1
PRM:483076CC ??				     % 1
PRM:483076CD ??				     % 1
PRM:483076CE ??				     % 1
PRM:483076CF ??				     % 1
PRM:483076D0 ??				     % 1
PRM:483076D1 ??				     % 1
PRM:483076D2 ??				     % 1
PRM:483076D3 ??				     % 1
PRM:483076D4 ??				     % 1
PRM:483076D5 ??				     % 1
PRM:483076D6 ??				     % 1
PRM:483076D7 ??				     % 1
PRM:483076D8 ??				     % 1
PRM:483076D9 ??				     % 1
PRM:483076DA ??				     % 1
PRM:483076DB ??				     % 1
PRM:483076DC ??				     % 1
PRM:483076DD ??				     % 1
PRM:483076DE ??				     % 1
PRM:483076DF ??				     % 1
PRM:483076E0 ??				     % 1
PRM:483076E1 ??				     % 1
PRM:483076E2 ??				     % 1
PRM:483076E3 ??				     % 1
PRM:483076E4 ??				     % 1
PRM:483076E5 ??				     % 1
PRM:483076E6 ??				     % 1
PRM:483076E7 ??				     % 1
PRM:483076E8 ??				     % 1
PRM:483076E9 ??				     % 1
PRM:483076EA ??				     % 1
PRM:483076EB ??				     % 1
PRM:483076EC ??				     % 1
PRM:483076ED ??				     % 1
PRM:483076EE ??				     % 1
PRM:483076EF ??				     % 1
PRM:483076F0 ??				     % 1
PRM:483076F1 ??				     % 1
PRM:483076F2 ??				     % 1
PRM:483076F3 ??				     % 1
PRM:483076F4 ??				     % 1
PRM:483076F5 ??				     % 1
PRM:483076F6 ??				     % 1
PRM:483076F7 ??				     % 1
PRM:483076F8 ??				     % 1
PRM:483076F9 ??				     % 1
PRM:483076FA ??				     % 1
PRM:483076FB ??				     % 1
PRM:483076FC ??				     % 1
PRM:483076FD ??				     % 1
PRM:483076FE ??				     % 1
PRM:483076FF ??				     % 1
PRM:48307700 ??				     % 1
PRM:48307701 ??				     % 1
PRM:48307702 ??				     % 1
PRM:48307703 ??				     % 1
PRM:48307704 ??				     % 1
PRM:48307705 ??				     % 1
PRM:48307706 ??				     % 1
PRM:48307707 ??				     % 1
PRM:48307708 ??				     % 1
PRM:48307709 ??				     % 1
PRM:4830770A ??				     % 1
PRM:4830770B ??				     % 1
PRM:4830770C ??				     % 1
PRM:4830770D ??				     % 1
PRM:4830770E ??				     % 1
PRM:4830770F ??				     % 1
PRM:48307710 ??				     % 1
PRM:48307711 ??				     % 1
PRM:48307712 ??				     % 1
PRM:48307713 ??				     % 1
PRM:48307714 ??				     % 1
PRM:48307715 ??				     % 1
PRM:48307716 ??				     % 1
PRM:48307717 ??				     % 1
PRM:48307718 ??				     % 1
PRM:48307719 ??				     % 1
PRM:4830771A ??				     % 1
PRM:4830771B ??				     % 1
PRM:4830771C ??				     % 1
PRM:4830771D ??				     % 1
PRM:4830771E ??				     % 1
PRM:4830771F ??				     % 1
PRM:48307720 ??				     % 1
PRM:48307721 ??				     % 1
PRM:48307722 ??				     % 1
PRM:48307723 ??				     % 1
PRM:48307724 ??				     % 1
PRM:48307725 ??				     % 1
PRM:48307726 ??				     % 1
PRM:48307727 ??				     % 1
PRM:48307728 ??				     % 1
PRM:48307729 ??				     % 1
PRM:4830772A ??				     % 1
PRM:4830772B ??				     % 1
PRM:4830772C ??				     % 1
PRM:4830772D ??				     % 1
PRM:4830772E ??				     % 1
PRM:4830772F ??				     % 1
PRM:48307730 ??				     % 1
PRM:48307731 ??				     % 1
PRM:48307732 ??				     % 1
PRM:48307733 ??				     % 1
PRM:48307734 ??				     % 1
PRM:48307735 ??				     % 1
PRM:48307736 ??				     % 1
PRM:48307737 ??				     % 1
PRM:48307738 ??				     % 1
PRM:48307739 ??				     % 1
PRM:4830773A ??				     % 1
PRM:4830773B ??				     % 1
PRM:4830773C ??				     % 1
PRM:4830773D ??				     % 1
PRM:4830773E ??				     % 1
PRM:4830773F ??				     % 1
PRM:48307740 ??				     % 1
PRM:48307741 ??				     % 1
PRM:48307742 ??				     % 1
PRM:48307743 ??				     % 1
PRM:48307744 ??				     % 1
PRM:48307745 ??				     % 1
PRM:48307746 ??				     % 1
PRM:48307747 ??				     % 1
PRM:48307748 ??				     % 1
PRM:48307749 ??				     % 1
PRM:4830774A ??				     % 1
PRM:4830774B ??				     % 1
PRM:4830774C ??				     % 1
PRM:4830774D ??				     % 1
PRM:4830774E ??				     % 1
PRM:4830774F ??				     % 1
PRM:48307750 ??				     % 1
PRM:48307751 ??				     % 1
PRM:48307752 ??				     % 1
PRM:48307753 ??				     % 1
PRM:48307754 ??				     % 1
PRM:48307755 ??				     % 1
PRM:48307756 ??				     % 1
PRM:48307757 ??				     % 1
PRM:48307758 ??				     % 1
PRM:48307759 ??				     % 1
PRM:4830775A ??				     % 1
PRM:4830775B ??				     % 1
PRM:4830775C ??				     % 1
PRM:4830775D ??				     % 1
PRM:4830775E ??				     % 1
PRM:4830775F ??				     % 1
PRM:48307760 ??				     % 1
PRM:48307761 ??				     % 1
PRM:48307762 ??				     % 1
PRM:48307763 ??				     % 1
PRM:48307764 ??				     % 1
PRM:48307765 ??				     % 1
PRM:48307766 ??				     % 1
PRM:48307767 ??				     % 1
PRM:48307768 ??				     % 1
PRM:48307769 ??				     % 1
PRM:4830776A ??				     % 1
PRM:4830776B ??				     % 1
PRM:4830776C ??				     % 1
PRM:4830776D ??				     % 1
PRM:4830776E ??				     % 1
PRM:4830776F ??				     % 1
PRM:48307770 ??				     % 1
PRM:48307771 ??				     % 1
PRM:48307772 ??				     % 1
PRM:48307773 ??				     % 1
PRM:48307774 ??				     % 1
PRM:48307775 ??				     % 1
PRM:48307776 ??				     % 1
PRM:48307777 ??				     % 1
PRM:48307778 ??				     % 1
PRM:48307779 ??				     % 1
PRM:4830777A ??				     % 1
PRM:4830777B ??				     % 1
PRM:4830777C ??				     % 1
PRM:4830777D ??				     % 1
PRM:4830777E ??				     % 1
PRM:4830777F ??				     % 1
PRM:48307780 ??				     % 1
PRM:48307781 ??				     % 1
PRM:48307782 ??				     % 1
PRM:48307783 ??				     % 1
PRM:48307784 ??				     % 1
PRM:48307785 ??				     % 1
PRM:48307786 ??				     % 1
PRM:48307787 ??				     % 1
PRM:48307788 ??				     % 1
PRM:48307789 ??				     % 1
PRM:4830778A ??				     % 1
PRM:4830778B ??				     % 1
PRM:4830778C ??				     % 1
PRM:4830778D ??				     % 1
PRM:4830778E ??				     % 1
PRM:4830778F ??				     % 1
PRM:48307790 ??				     % 1
PRM:48307791 ??				     % 1
PRM:48307792 ??				     % 1
PRM:48307793 ??				     % 1
PRM:48307794 ??				     % 1
PRM:48307795 ??				     % 1
PRM:48307796 ??				     % 1
PRM:48307797 ??				     % 1
PRM:48307798 ??				     % 1
PRM:48307799 ??				     % 1
PRM:4830779A ??				     % 1
PRM:4830779B ??				     % 1
PRM:4830779C ??				     % 1
PRM:4830779D ??				     % 1
PRM:4830779E ??				     % 1
PRM:4830779F ??				     % 1
PRM:483077A0 ??				     % 1
PRM:483077A1 ??				     % 1
PRM:483077A2 ??				     % 1
PRM:483077A3 ??				     % 1
PRM:483077A4 ??				     % 1
PRM:483077A5 ??				     % 1
PRM:483077A6 ??				     % 1
PRM:483077A7 ??				     % 1
PRM:483077A8 ??				     % 1
PRM:483077A9 ??				     % 1
PRM:483077AA ??				     % 1
PRM:483077AB ??				     % 1
PRM:483077AC ??				     % 1
PRM:483077AD ??				     % 1
PRM:483077AE ??				     % 1
PRM:483077AF ??				     % 1
PRM:483077B0 ??				     % 1
PRM:483077B1 ??				     % 1
PRM:483077B2 ??				     % 1
PRM:483077B3 ??				     % 1
PRM:483077B4 ??				     % 1
PRM:483077B5 ??				     % 1
PRM:483077B6 ??				     % 1
PRM:483077B7 ??				     % 1
PRM:483077B8 ??				     % 1
PRM:483077B9 ??				     % 1
PRM:483077BA ??				     % 1
PRM:483077BB ??				     % 1
PRM:483077BC ??				     % 1
PRM:483077BD ??				     % 1
PRM:483077BE ??				     % 1
PRM:483077BF ??				     % 1
PRM:483077C0 ??				     % 1
PRM:483077C1 ??				     % 1
PRM:483077C2 ??				     % 1
PRM:483077C3 ??				     % 1
PRM:483077C4 ??				     % 1
PRM:483077C5 ??				     % 1
PRM:483077C6 ??				     % 1
PRM:483077C7 ??				     % 1
PRM:483077C8 ??				     % 1
PRM:483077C9 ??				     % 1
PRM:483077CA ??				     % 1
PRM:483077CB ??				     % 1
PRM:483077CC ??				     % 1
PRM:483077CD ??				     % 1
PRM:483077CE ??				     % 1
PRM:483077CF ??				     % 1
PRM:483077D0 ??				     % 1
PRM:483077D1 ??				     % 1
PRM:483077D2 ??				     % 1
PRM:483077D3 ??				     % 1
PRM:483077D4 ??				     % 1
PRM:483077D5 ??				     % 1
PRM:483077D6 ??				     % 1
PRM:483077D7 ??				     % 1
PRM:483077D8 ??				     % 1
PRM:483077D9 ??				     % 1
PRM:483077DA ??				     % 1
PRM:483077DB ??				     % 1
PRM:483077DC ??				     % 1
PRM:483077DD ??				     % 1
PRM:483077DE ??				     % 1
PRM:483077DF ??				     % 1
PRM:483077E0 ??				     % 1
PRM:483077E1 ??				     % 1
PRM:483077E2 ??				     % 1
PRM:483077E3 ??				     % 1
PRM:483077E4 ??				     % 1
PRM:483077E5 ??				     % 1
PRM:483077E6 ??				     % 1
PRM:483077E7 ??				     % 1
PRM:483077E8 ??				     % 1
PRM:483077E9 ??				     % 1
PRM:483077EA ??				     % 1
PRM:483077EB ??				     % 1
PRM:483077EC ??				     % 1
PRM:483077ED ??				     % 1
PRM:483077EE ??				     % 1
PRM:483077EF ??				     % 1
PRM:483077F0 ??				     % 1
PRM:483077F1 ??				     % 1
PRM:483077F2 ??				     % 1
PRM:483077F3 ??				     % 1
PRM:483077F4 ??				     % 1
PRM:483077F5 ??				     % 1
PRM:483077F6 ??				     % 1
PRM:483077F7 ??				     % 1
PRM:483077F8 ??				     % 1
PRM:483077F9 ??				     % 1
PRM:483077FA ??				     % 1
PRM:483077FB ??				     % 1
PRM:483077FC ??				     % 1
PRM:483077FD ??				     % 1
PRM:483077FE ??				     % 1
PRM:483077FF ??				     % 1
PRM:48307800 ??				     % 1
PRM:48307801 ??				     % 1
PRM:48307802 ??				     % 1
PRM:48307803 ??				     % 1
PRM:48307804 ??				     % 1
PRM:48307805 ??				     % 1
PRM:48307806 ??				     % 1
PRM:48307807 ??				     % 1
PRM:48307808 ??				     % 1
PRM:48307809 ??				     % 1
PRM:4830780A ??				     % 1
PRM:4830780B ??				     % 1
PRM:4830780C ??				     % 1
PRM:4830780D ??				     % 1
PRM:4830780E ??				     % 1
PRM:4830780F ??				     % 1
PRM:48307810 ??				     % 1
PRM:48307811 ??				     % 1
PRM:48307812 ??				     % 1
PRM:48307813 ??				     % 1
PRM:48307814 ??				     % 1
PRM:48307815 ??				     % 1
PRM:48307816 ??				     % 1
PRM:48307817 ??				     % 1
PRM:48307818 ??				     % 1
PRM:48307819 ??				     % 1
PRM:4830781A ??				     % 1
PRM:4830781B ??				     % 1
PRM:4830781C ??				     % 1
PRM:4830781D ??				     % 1
PRM:4830781E ??				     % 1
PRM:4830781F ??				     % 1
PRM:48307820 ??				     % 1
PRM:48307821 ??				     % 1
PRM:48307822 ??				     % 1
PRM:48307823 ??				     % 1
PRM:48307824 ??				     % 1
PRM:48307825 ??				     % 1
PRM:48307826 ??				     % 1
PRM:48307827 ??				     % 1
PRM:48307828 ??				     % 1
PRM:48307829 ??				     % 1
PRM:4830782A ??				     % 1
PRM:4830782B ??				     % 1
PRM:4830782C ??				     % 1
PRM:4830782D ??				     % 1
PRM:4830782E ??				     % 1
PRM:4830782F ??				     % 1
PRM:48307830 ??				     % 1
PRM:48307831 ??				     % 1
PRM:48307832 ??				     % 1
PRM:48307833 ??				     % 1
PRM:48307834 ??				     % 1
PRM:48307835 ??				     % 1
PRM:48307836 ??				     % 1
PRM:48307837 ??				     % 1
PRM:48307838 ??				     % 1
PRM:48307839 ??				     % 1
PRM:4830783A ??				     % 1
PRM:4830783B ??				     % 1
PRM:4830783C ??				     % 1
PRM:4830783D ??				     % 1
PRM:4830783E ??				     % 1
PRM:4830783F ??				     % 1
PRM:48307840 ??				     % 1
PRM:48307841 ??				     % 1
PRM:48307842 ??				     % 1
PRM:48307843 ??				     % 1
PRM:48307844 ??				     % 1
PRM:48307845 ??				     % 1
PRM:48307846 ??				     % 1
PRM:48307847 ??				     % 1
PRM:48307848 ??				     % 1
PRM:48307849 ??				     % 1
PRM:4830784A ??				     % 1
PRM:4830784B ??				     % 1
PRM:4830784C ??				     % 1
PRM:4830784D ??				     % 1
PRM:4830784E ??				     % 1
PRM:4830784F ??				     % 1
PRM:48307850 ??				     % 1
PRM:48307851 ??				     % 1
PRM:48307852 ??				     % 1
PRM:48307853 ??				     % 1
PRM:48307854 ??				     % 1
PRM:48307855 ??				     % 1
PRM:48307856 ??				     % 1
PRM:48307857 ??				     % 1
PRM:48307858 ??				     % 1
PRM:48307859 ??				     % 1
PRM:4830785A ??				     % 1
PRM:4830785B ??				     % 1
PRM:4830785C ??				     % 1
PRM:4830785D ??				     % 1
PRM:4830785E ??				     % 1
PRM:4830785F ??				     % 1
PRM:48307860 ??				     % 1
PRM:48307861 ??				     % 1
PRM:48307862 ??				     % 1
PRM:48307863 ??				     % 1
PRM:48307864 ??				     % 1
PRM:48307865 ??				     % 1
PRM:48307866 ??				     % 1
PRM:48307867 ??				     % 1
PRM:48307868 ??				     % 1
PRM:48307869 ??				     % 1
PRM:4830786A ??				     % 1
PRM:4830786B ??				     % 1
PRM:4830786C ??				     % 1
PRM:4830786D ??				     % 1
PRM:4830786E ??				     % 1
PRM:4830786F ??				     % 1
PRM:48307870 ??				     % 1
PRM:48307871 ??				     % 1
PRM:48307872 ??				     % 1
PRM:48307873 ??				     % 1
PRM:48307874 ??				     % 1
PRM:48307875 ??				     % 1
PRM:48307876 ??				     % 1
PRM:48307877 ??				     % 1
PRM:48307878 ??				     % 1
PRM:48307879 ??				     % 1
PRM:4830787A ??				     % 1
PRM:4830787B ??				     % 1
PRM:4830787C ??				     % 1
PRM:4830787D ??				     % 1
PRM:4830787E ??				     % 1
PRM:4830787F ??				     % 1
PRM:48307880 ??				     % 1
PRM:48307881 ??				     % 1
PRM:48307882 ??				     % 1
PRM:48307883 ??				     % 1
PRM:48307884 ??				     % 1
PRM:48307885 ??				     % 1
PRM:48307886 ??				     % 1
PRM:48307887 ??				     % 1
PRM:48307888 ??				     % 1
PRM:48307889 ??				     % 1
PRM:4830788A ??				     % 1
PRM:4830788B ??				     % 1
PRM:4830788C ??				     % 1
PRM:4830788D ??				     % 1
PRM:4830788E ??				     % 1
PRM:4830788F ??				     % 1
PRM:48307890 ??				     % 1
PRM:48307891 ??				     % 1
PRM:48307892 ??				     % 1
PRM:48307893 ??				     % 1
PRM:48307894 ??				     % 1
PRM:48307895 ??				     % 1
PRM:48307896 ??				     % 1
PRM:48307897 ??				     % 1
PRM:48307898 ??				     % 1
PRM:48307899 ??				     % 1
PRM:4830789A ??				     % 1
PRM:4830789B ??				     % 1
PRM:4830789C ??				     % 1
PRM:4830789D ??				     % 1
PRM:4830789E ??				     % 1
PRM:4830789F ??				     % 1
PRM:483078A0 ??				     % 1
PRM:483078A1 ??				     % 1
PRM:483078A2 ??				     % 1
PRM:483078A3 ??				     % 1
PRM:483078A4 ??				     % 1
PRM:483078A5 ??				     % 1
PRM:483078A6 ??				     % 1
PRM:483078A7 ??				     % 1
PRM:483078A8 ??				     % 1
PRM:483078A9 ??				     % 1
PRM:483078AA ??				     % 1
PRM:483078AB ??				     % 1
PRM:483078AC ??				     % 1
PRM:483078AD ??				     % 1
PRM:483078AE ??				     % 1
PRM:483078AF ??				     % 1
PRM:483078B0 ??				     % 1
PRM:483078B1 ??				     % 1
PRM:483078B2 ??				     % 1
PRM:483078B3 ??				     % 1
PRM:483078B4 ??				     % 1
PRM:483078B5 ??				     % 1
PRM:483078B6 ??				     % 1
PRM:483078B7 ??				     % 1
PRM:483078B8 ??				     % 1
PRM:483078B9 ??				     % 1
PRM:483078BA ??				     % 1
PRM:483078BB ??				     % 1
PRM:483078BC ??				     % 1
PRM:483078BD ??				     % 1
PRM:483078BE ??				     % 1
PRM:483078BF ??				     % 1
PRM:483078C0 ??				     % 1
PRM:483078C1 ??				     % 1
PRM:483078C2 ??				     % 1
PRM:483078C3 ??				     % 1
PRM:483078C4 ??				     % 1
PRM:483078C5 ??				     % 1
PRM:483078C6 ??				     % 1
PRM:483078C7 ??				     % 1
PRM:483078C8 ??				     % 1
PRM:483078C9 ??				     % 1
PRM:483078CA ??				     % 1
PRM:483078CB ??				     % 1
PRM:483078CC ??				     % 1
PRM:483078CD ??				     % 1
PRM:483078CE ??				     % 1
PRM:483078CF ??				     % 1
PRM:483078D0 ??				     % 1
PRM:483078D1 ??				     % 1
PRM:483078D2 ??				     % 1
PRM:483078D3 ??				     % 1
PRM:483078D4 ??				     % 1
PRM:483078D5 ??				     % 1
PRM:483078D6 ??				     % 1
PRM:483078D7 ??				     % 1
PRM:483078D8 ??				     % 1
PRM:483078D9 ??				     % 1
PRM:483078DA ??				     % 1
PRM:483078DB ??				     % 1
PRM:483078DC ??				     % 1
PRM:483078DD ??				     % 1
PRM:483078DE ??				     % 1
PRM:483078DF ??				     % 1
PRM:483078E0 ??				     % 1
PRM:483078E1 ??				     % 1
PRM:483078E2 ??				     % 1
PRM:483078E3 ??				     % 1
PRM:483078E4 ??				     % 1
PRM:483078E5 ??				     % 1
PRM:483078E6 ??				     % 1
PRM:483078E7 ??				     % 1
PRM:483078E8 ??				     % 1
PRM:483078E9 ??				     % 1
PRM:483078EA ??				     % 1
PRM:483078EB ??				     % 1
PRM:483078EC ??				     % 1
PRM:483078ED ??				     % 1
PRM:483078EE ??				     % 1
PRM:483078EF ??				     % 1
PRM:483078F0 ??				     % 1
PRM:483078F1 ??				     % 1
PRM:483078F2 ??				     % 1
PRM:483078F3 ??				     % 1
PRM:483078F4 ??				     % 1
PRM:483078F5 ??				     % 1
PRM:483078F6 ??				     % 1
PRM:483078F7 ??				     % 1
PRM:483078F8 ??				     % 1
PRM:483078F9 ??				     % 1
PRM:483078FA ??				     % 1
PRM:483078FB ??				     % 1
PRM:483078FC ??				     % 1
PRM:483078FD ??				     % 1
PRM:483078FE ??				     % 1
PRM:483078FF ??				     % 1
PRM:48307900 ??				     % 1
PRM:48307901 ??				     % 1
PRM:48307902 ??				     % 1
PRM:48307903 ??				     % 1
PRM:48307904 ??				     % 1
PRM:48307905 ??				     % 1
PRM:48307906 ??				     % 1
PRM:48307907 ??				     % 1
PRM:48307908 ??				     % 1
PRM:48307909 ??				     % 1
PRM:4830790A ??				     % 1
PRM:4830790B ??				     % 1
PRM:4830790C ??				     % 1
PRM:4830790D ??				     % 1
PRM:4830790E ??				     % 1
PRM:4830790F ??				     % 1
PRM:48307910 ??				     % 1
PRM:48307911 ??				     % 1
PRM:48307912 ??				     % 1
PRM:48307913 ??				     % 1
PRM:48307914 ??				     % 1
PRM:48307915 ??				     % 1
PRM:48307916 ??				     % 1
PRM:48307917 ??				     % 1
PRM:48307918 ??				     % 1
PRM:48307919 ??				     % 1
PRM:4830791A ??				     % 1
PRM:4830791B ??				     % 1
PRM:4830791C ??				     % 1
PRM:4830791D ??				     % 1
PRM:4830791E ??				     % 1
PRM:4830791F ??				     % 1
PRM:48307920 ??				     % 1
PRM:48307921 ??				     % 1
PRM:48307922 ??				     % 1
PRM:48307923 ??				     % 1
PRM:48307924 ??				     % 1
PRM:48307925 ??				     % 1
PRM:48307926 ??				     % 1
PRM:48307927 ??				     % 1
PRM:48307928 ??				     % 1
PRM:48307929 ??				     % 1
PRM:4830792A ??				     % 1
PRM:4830792B ??				     % 1
PRM:4830792C ??				     % 1
PRM:4830792D ??				     % 1
PRM:4830792E ??				     % 1
PRM:4830792F ??				     % 1
PRM:48307930 ??				     % 1
PRM:48307931 ??				     % 1
PRM:48307932 ??				     % 1
PRM:48307933 ??				     % 1
PRM:48307934 ??				     % 1
PRM:48307935 ??				     % 1
PRM:48307936 ??				     % 1
PRM:48307937 ??				     % 1
PRM:48307938 ??				     % 1
PRM:48307939 ??				     % 1
PRM:4830793A ??				     % 1
PRM:4830793B ??				     % 1
PRM:4830793C ??				     % 1
PRM:4830793D ??				     % 1
PRM:4830793E ??				     % 1
PRM:4830793F ??				     % 1
PRM:48307940 ??				     % 1
PRM:48307941 ??				     % 1
PRM:48307942 ??				     % 1
PRM:48307943 ??				     % 1
PRM:48307944 ??				     % 1
PRM:48307945 ??				     % 1
PRM:48307946 ??				     % 1
PRM:48307947 ??				     % 1
PRM:48307948 ??				     % 1
PRM:48307949 ??				     % 1
PRM:4830794A ??				     % 1
PRM:4830794B ??				     % 1
PRM:4830794C ??				     % 1
PRM:4830794D ??				     % 1
PRM:4830794E ??				     % 1
PRM:4830794F ??				     % 1
PRM:48307950 ??				     % 1
PRM:48307951 ??				     % 1
PRM:48307952 ??				     % 1
PRM:48307953 ??				     % 1
PRM:48307954 ??				     % 1
PRM:48307955 ??				     % 1
PRM:48307956 ??				     % 1
PRM:48307957 ??				     % 1
PRM:48307958 ??				     % 1
PRM:48307959 ??				     % 1
PRM:4830795A ??				     % 1
PRM:4830795B ??				     % 1
PRM:4830795C ??				     % 1
PRM:4830795D ??				     % 1
PRM:4830795E ??				     % 1
PRM:4830795F ??				     % 1
PRM:48307960 ??				     % 1
PRM:48307961 ??				     % 1
PRM:48307962 ??				     % 1
PRM:48307963 ??				     % 1
PRM:48307964 ??				     % 1
PRM:48307965 ??				     % 1
PRM:48307966 ??				     % 1
PRM:48307967 ??				     % 1
PRM:48307968 ??				     % 1
PRM:48307969 ??				     % 1
PRM:4830796A ??				     % 1
PRM:4830796B ??				     % 1
PRM:4830796C ??				     % 1
PRM:4830796D ??				     % 1
PRM:4830796E ??				     % 1
PRM:4830796F ??				     % 1
PRM:48307970 ??				     % 1
PRM:48307971 ??				     % 1
PRM:48307972 ??				     % 1
PRM:48307973 ??				     % 1
PRM:48307974 ??				     % 1
PRM:48307975 ??				     % 1
PRM:48307976 ??				     % 1
PRM:48307977 ??				     % 1
PRM:48307978 ??				     % 1
PRM:48307979 ??				     % 1
PRM:4830797A ??				     % 1
PRM:4830797B ??				     % 1
PRM:4830797C ??				     % 1
PRM:4830797D ??				     % 1
PRM:4830797E ??				     % 1
PRM:4830797F ??				     % 1
PRM:48307980 ??				     % 1
PRM:48307981 ??				     % 1
PRM:48307982 ??				     % 1
PRM:48307983 ??				     % 1
PRM:48307984 ??				     % 1
PRM:48307985 ??				     % 1
PRM:48307986 ??				     % 1
PRM:48307987 ??				     % 1
PRM:48307988 ??				     % 1
PRM:48307989 ??				     % 1
PRM:4830798A ??				     % 1
PRM:4830798B ??				     % 1
PRM:4830798C ??				     % 1
PRM:4830798D ??				     % 1
PRM:4830798E ??				     % 1
PRM:4830798F ??				     % 1
PRM:48307990 ??				     % 1
PRM:48307991 ??				     % 1
PRM:48307992 ??				     % 1
PRM:48307993 ??				     % 1
PRM:48307994 ??				     % 1
PRM:48307995 ??				     % 1
PRM:48307996 ??				     % 1
PRM:48307997 ??				     % 1
PRM:48307998 ??				     % 1
PRM:48307999 ??				     % 1
PRM:4830799A ??				     % 1
PRM:4830799B ??				     % 1
PRM:4830799C ??				     % 1
PRM:4830799D ??				     % 1
PRM:4830799E ??				     % 1
PRM:4830799F ??				     % 1
PRM:483079A0 ??				     % 1
PRM:483079A1 ??				     % 1
PRM:483079A2 ??				     % 1
PRM:483079A3 ??				     % 1
PRM:483079A4 ??				     % 1
PRM:483079A5 ??				     % 1
PRM:483079A6 ??				     % 1
PRM:483079A7 ??				     % 1
PRM:483079A8 ??				     % 1
PRM:483079A9 ??				     % 1
PRM:483079AA ??				     % 1
PRM:483079AB ??				     % 1
PRM:483079AC ??				     % 1
PRM:483079AD ??				     % 1
PRM:483079AE ??				     % 1
PRM:483079AF ??				     % 1
PRM:483079B0 ??				     % 1
PRM:483079B1 ??				     % 1
PRM:483079B2 ??				     % 1
PRM:483079B3 ??				     % 1
PRM:483079B4 ??				     % 1
PRM:483079B5 ??				     % 1
PRM:483079B6 ??				     % 1
PRM:483079B7 ??				     % 1
PRM:483079B8 ??				     % 1
PRM:483079B9 ??				     % 1
PRM:483079BA ??				     % 1
PRM:483079BB ??				     % 1
PRM:483079BC ??				     % 1
PRM:483079BD ??				     % 1
PRM:483079BE ??				     % 1
PRM:483079BF ??				     % 1
PRM:483079C0 ??				     % 1
PRM:483079C1 ??				     % 1
PRM:483079C2 ??				     % 1
PRM:483079C3 ??				     % 1
PRM:483079C4 ??				     % 1
PRM:483079C5 ??				     % 1
PRM:483079C6 ??				     % 1
PRM:483079C7 ??				     % 1
PRM:483079C8 ??				     % 1
PRM:483079C9 ??				     % 1
PRM:483079CA ??				     % 1
PRM:483079CB ??				     % 1
PRM:483079CC ??				     % 1
PRM:483079CD ??				     % 1
PRM:483079CE ??				     % 1
PRM:483079CF ??				     % 1
PRM:483079D0 ??				     % 1
PRM:483079D1 ??				     % 1
PRM:483079D2 ??				     % 1
PRM:483079D3 ??				     % 1
PRM:483079D4 ??				     % 1
PRM:483079D5 ??				     % 1
PRM:483079D6 ??				     % 1
PRM:483079D7 ??				     % 1
PRM:483079D8 ??				     % 1
PRM:483079D9 ??				     % 1
PRM:483079DA ??				     % 1
PRM:483079DB ??				     % 1
PRM:483079DC ??				     % 1
PRM:483079DD ??				     % 1
PRM:483079DE ??				     % 1
PRM:483079DF ??				     % 1
PRM:483079E0 ??				     % 1
PRM:483079E1 ??				     % 1
PRM:483079E2 ??				     % 1
PRM:483079E3 ??				     % 1
PRM:483079E4 ??				     % 1
PRM:483079E5 ??				     % 1
PRM:483079E6 ??				     % 1
PRM:483079E7 ??				     % 1
PRM:483079E8 ??				     % 1
PRM:483079E9 ??				     % 1
PRM:483079EA ??				     % 1
PRM:483079EB ??				     % 1
PRM:483079EC ??				     % 1
PRM:483079ED ??				     % 1
PRM:483079EE ??				     % 1
PRM:483079EF ??				     % 1
PRM:483079F0 ??				     % 1
PRM:483079F1 ??				     % 1
PRM:483079F2 ??				     % 1
PRM:483079F3 ??				     % 1
PRM:483079F4 ??				     % 1
PRM:483079F5 ??				     % 1
PRM:483079F6 ??				     % 1
PRM:483079F7 ??				     % 1
PRM:483079F8 ??				     % 1
PRM:483079F9 ??				     % 1
PRM:483079FA ??				     % 1
PRM:483079FB ??				     % 1
PRM:483079FC ??				     % 1
PRM:483079FD ??				     % 1
PRM:483079FE ??				     % 1
PRM:483079FF ??				     % 1
PRM:48307A00 ??				     % 1
PRM:48307A01 ??				     % 1
PRM:48307A02 ??				     % 1
PRM:48307A03 ??				     % 1
PRM:48307A04 ??				     % 1
PRM:48307A05 ??				     % 1
PRM:48307A06 ??				     % 1
PRM:48307A07 ??				     % 1
PRM:48307A08 ??				     % 1
PRM:48307A09 ??				     % 1
PRM:48307A0A ??				     % 1
PRM:48307A0B ??				     % 1
PRM:48307A0C ??				     % 1
PRM:48307A0D ??				     % 1
PRM:48307A0E ??				     % 1
PRM:48307A0F ??				     % 1
PRM:48307A10 ??				     % 1
PRM:48307A11 ??				     % 1
PRM:48307A12 ??				     % 1
PRM:48307A13 ??				     % 1
PRM:48307A14 ??				     % 1
PRM:48307A15 ??				     % 1
PRM:48307A16 ??				     % 1
PRM:48307A17 ??				     % 1
PRM:48307A18 ??				     % 1
PRM:48307A19 ??				     % 1
PRM:48307A1A ??				     % 1
PRM:48307A1B ??				     % 1
PRM:48307A1C ??				     % 1
PRM:48307A1D ??				     % 1
PRM:48307A1E ??				     % 1
PRM:48307A1F ??				     % 1
PRM:48307A20 ??				     % 1
PRM:48307A21 ??				     % 1
PRM:48307A22 ??				     % 1
PRM:48307A23 ??				     % 1
PRM:48307A24 ??				     % 1
PRM:48307A25 ??				     % 1
PRM:48307A26 ??				     % 1
PRM:48307A27 ??				     % 1
PRM:48307A28 ??				     % 1
PRM:48307A29 ??				     % 1
PRM:48307A2A ??				     % 1
PRM:48307A2B ??				     % 1
PRM:48307A2C ??				     % 1
PRM:48307A2D ??				     % 1
PRM:48307A2E ??				     % 1
PRM:48307A2F ??				     % 1
PRM:48307A30 ??				     % 1
PRM:48307A31 ??				     % 1
PRM:48307A32 ??				     % 1
PRM:48307A33 ??				     % 1
PRM:48307A34 ??				     % 1
PRM:48307A35 ??				     % 1
PRM:48307A36 ??				     % 1
PRM:48307A37 ??				     % 1
PRM:48307A38 ??				     % 1
PRM:48307A39 ??				     % 1
PRM:48307A3A ??				     % 1
PRM:48307A3B ??				     % 1
PRM:48307A3C ??				     % 1
PRM:48307A3D ??				     % 1
PRM:48307A3E ??				     % 1
PRM:48307A3F ??				     % 1
PRM:48307A40 ??				     % 1
PRM:48307A41 ??				     % 1
PRM:48307A42 ??				     % 1
PRM:48307A43 ??				     % 1
PRM:48307A44 ??				     % 1
PRM:48307A45 ??				     % 1
PRM:48307A46 ??				     % 1
PRM:48307A47 ??				     % 1
PRM:48307A48 ??				     % 1
PRM:48307A49 ??				     % 1
PRM:48307A4A ??				     % 1
PRM:48307A4B ??				     % 1
PRM:48307A4C ??				     % 1
PRM:48307A4D ??				     % 1
PRM:48307A4E ??				     % 1
PRM:48307A4F ??				     % 1
PRM:48307A50 ??				     % 1
PRM:48307A51 ??				     % 1
PRM:48307A52 ??				     % 1
PRM:48307A53 ??				     % 1
PRM:48307A54 ??				     % 1
PRM:48307A55 ??				     % 1
PRM:48307A56 ??				     % 1
PRM:48307A57 ??				     % 1
PRM:48307A58 ??				     % 1
PRM:48307A59 ??				     % 1
PRM:48307A5A ??				     % 1
PRM:48307A5B ??				     % 1
PRM:48307A5C ??				     % 1
PRM:48307A5D ??				     % 1
PRM:48307A5E ??				     % 1
PRM:48307A5F ??				     % 1
PRM:48307A60 ??				     % 1
PRM:48307A61 ??				     % 1
PRM:48307A62 ??				     % 1
PRM:48307A63 ??				     % 1
PRM:48307A64 ??				     % 1
PRM:48307A65 ??				     % 1
PRM:48307A66 ??				     % 1
PRM:48307A67 ??				     % 1
PRM:48307A68 ??				     % 1
PRM:48307A69 ??				     % 1
PRM:48307A6A ??				     % 1
PRM:48307A6B ??				     % 1
PRM:48307A6C ??				     % 1
PRM:48307A6D ??				     % 1
PRM:48307A6E ??				     % 1
PRM:48307A6F ??				     % 1
PRM:48307A70 ??				     % 1
PRM:48307A71 ??				     % 1
PRM:48307A72 ??				     % 1
PRM:48307A73 ??				     % 1
PRM:48307A74 ??				     % 1
PRM:48307A75 ??				     % 1
PRM:48307A76 ??				     % 1
PRM:48307A77 ??				     % 1
PRM:48307A78 ??				     % 1
PRM:48307A79 ??				     % 1
PRM:48307A7A ??				     % 1
PRM:48307A7B ??				     % 1
PRM:48307A7C ??				     % 1
PRM:48307A7D ??				     % 1
PRM:48307A7E ??				     % 1
PRM:48307A7F ??				     % 1
PRM:48307A80 ??				     % 1
PRM:48307A81 ??				     % 1
PRM:48307A82 ??				     % 1
PRM:48307A83 ??				     % 1
PRM:48307A84 ??				     % 1
PRM:48307A85 ??				     % 1
PRM:48307A86 ??				     % 1
PRM:48307A87 ??				     % 1
PRM:48307A88 ??				     % 1
PRM:48307A89 ??				     % 1
PRM:48307A8A ??				     % 1
PRM:48307A8B ??				     % 1
PRM:48307A8C ??				     % 1
PRM:48307A8D ??				     % 1
PRM:48307A8E ??				     % 1
PRM:48307A8F ??				     % 1
PRM:48307A90 ??				     % 1
PRM:48307A91 ??				     % 1
PRM:48307A92 ??				     % 1
PRM:48307A93 ??				     % 1
PRM:48307A94 ??				     % 1
PRM:48307A95 ??				     % 1
PRM:48307A96 ??				     % 1
PRM:48307A97 ??				     % 1
PRM:48307A98 ??				     % 1
PRM:48307A99 ??				     % 1
PRM:48307A9A ??				     % 1
PRM:48307A9B ??				     % 1
PRM:48307A9C ??				     % 1
PRM:48307A9D ??				     % 1
PRM:48307A9E ??				     % 1
PRM:48307A9F ??				     % 1
PRM:48307AA0 ??				     % 1
PRM:48307AA1 ??				     % 1
PRM:48307AA2 ??				     % 1
PRM:48307AA3 ??				     % 1
PRM:48307AA4 ??				     % 1
PRM:48307AA5 ??				     % 1
PRM:48307AA6 ??				     % 1
PRM:48307AA7 ??				     % 1
PRM:48307AA8 ??				     % 1
PRM:48307AA9 ??				     % 1
PRM:48307AAA ??				     % 1
PRM:48307AAB ??				     % 1
PRM:48307AAC ??				     % 1
PRM:48307AAD ??				     % 1
PRM:48307AAE ??				     % 1
PRM:48307AAF ??				     % 1
PRM:48307AB0 ??				     % 1
PRM:48307AB1 ??				     % 1
PRM:48307AB2 ??				     % 1
PRM:48307AB3 ??				     % 1
PRM:48307AB4 ??				     % 1
PRM:48307AB5 ??				     % 1
PRM:48307AB6 ??				     % 1
PRM:48307AB7 ??				     % 1
PRM:48307AB8 ??				     % 1
PRM:48307AB9 ??				     % 1
PRM:48307ABA ??				     % 1
PRM:48307ABB ??				     % 1
PRM:48307ABC ??				     % 1
PRM:48307ABD ??				     % 1
PRM:48307ABE ??				     % 1
PRM:48307ABF ??				     % 1
PRM:48307AC0 ??				     % 1
PRM:48307AC1 ??				     % 1
PRM:48307AC2 ??				     % 1
PRM:48307AC3 ??				     % 1
PRM:48307AC4 ??				     % 1
PRM:48307AC5 ??				     % 1
PRM:48307AC6 ??				     % 1
PRM:48307AC7 ??				     % 1
PRM:48307AC8 ??				     % 1
PRM:48307AC9 ??				     % 1
PRM:48307ACA ??				     % 1
PRM:48307ACB ??				     % 1
PRM:48307ACC ??				     % 1
PRM:48307ACD ??				     % 1
PRM:48307ACE ??				     % 1
PRM:48307ACF ??				     % 1
PRM:48307AD0 ??				     % 1
PRM:48307AD1 ??				     % 1
PRM:48307AD2 ??				     % 1
PRM:48307AD3 ??				     % 1
PRM:48307AD4 ??				     % 1
PRM:48307AD5 ??				     % 1
PRM:48307AD6 ??				     % 1
PRM:48307AD7 ??				     % 1
PRM:48307AD8 ??				     % 1
PRM:48307AD9 ??				     % 1
PRM:48307ADA ??				     % 1
PRM:48307ADB ??				     % 1
PRM:48307ADC ??				     % 1
PRM:48307ADD ??				     % 1
PRM:48307ADE ??				     % 1
PRM:48307ADF ??				     % 1
PRM:48307AE0 ??				     % 1
PRM:48307AE1 ??				     % 1
PRM:48307AE2 ??				     % 1
PRM:48307AE3 ??				     % 1
PRM:48307AE4 ??				     % 1
PRM:48307AE5 ??				     % 1
PRM:48307AE6 ??				     % 1
PRM:48307AE7 ??				     % 1
PRM:48307AE8 ??				     % 1
PRM:48307AE9 ??				     % 1
PRM:48307AEA ??				     % 1
PRM:48307AEB ??				     % 1
PRM:48307AEC ??				     % 1
PRM:48307AED ??				     % 1
PRM:48307AEE ??				     % 1
PRM:48307AEF ??				     % 1
PRM:48307AF0 ??				     % 1
PRM:48307AF1 ??				     % 1
PRM:48307AF2 ??				     % 1
PRM:48307AF3 ??				     % 1
PRM:48307AF4 ??				     % 1
PRM:48307AF5 ??				     % 1
PRM:48307AF6 ??				     % 1
PRM:48307AF7 ??				     % 1
PRM:48307AF8 ??				     % 1
PRM:48307AF9 ??				     % 1
PRM:48307AFA ??				     % 1
PRM:48307AFB ??				     % 1
PRM:48307AFC ??				     % 1
PRM:48307AFD ??				     % 1
PRM:48307AFE ??				     % 1
PRM:48307AFF ??				     % 1
PRM:48307B00 ??				     % 1
PRM:48307B01 ??				     % 1
PRM:48307B02 ??				     % 1
PRM:48307B03 ??				     % 1
PRM:48307B04 ??				     % 1
PRM:48307B05 ??				     % 1
PRM:48307B06 ??				     % 1
PRM:48307B07 ??				     % 1
PRM:48307B08 ??				     % 1
PRM:48307B09 ??				     % 1
PRM:48307B0A ??				     % 1
PRM:48307B0B ??				     % 1
PRM:48307B0C ??				     % 1
PRM:48307B0D ??				     % 1
PRM:48307B0E ??				     % 1
PRM:48307B0F ??				     % 1
PRM:48307B10 ??				     % 1
PRM:48307B11 ??				     % 1
PRM:48307B12 ??				     % 1
PRM:48307B13 ??				     % 1
PRM:48307B14 ??				     % 1
PRM:48307B15 ??				     % 1
PRM:48307B16 ??				     % 1
PRM:48307B17 ??				     % 1
PRM:48307B18 ??				     % 1
PRM:48307B19 ??				     % 1
PRM:48307B1A ??				     % 1
PRM:48307B1B ??				     % 1
PRM:48307B1C ??				     % 1
PRM:48307B1D ??				     % 1
PRM:48307B1E ??				     % 1
PRM:48307B1F ??				     % 1
PRM:48307B20 ??				     % 1
PRM:48307B21 ??				     % 1
PRM:48307B22 ??				     % 1
PRM:48307B23 ??				     % 1
PRM:48307B24 ??				     % 1
PRM:48307B25 ??				     % 1
PRM:48307B26 ??				     % 1
PRM:48307B27 ??				     % 1
PRM:48307B28 ??				     % 1
PRM:48307B29 ??				     % 1
PRM:48307B2A ??				     % 1
PRM:48307B2B ??				     % 1
PRM:48307B2C ??				     % 1
PRM:48307B2D ??				     % 1
PRM:48307B2E ??				     % 1
PRM:48307B2F ??				     % 1
PRM:48307B30 ??				     % 1
PRM:48307B31 ??				     % 1
PRM:48307B32 ??				     % 1
PRM:48307B33 ??				     % 1
PRM:48307B34 ??				     % 1
PRM:48307B35 ??				     % 1
PRM:48307B36 ??				     % 1
PRM:48307B37 ??				     % 1
PRM:48307B38 ??				     % 1
PRM:48307B39 ??				     % 1
PRM:48307B3A ??				     % 1
PRM:48307B3B ??				     % 1
PRM:48307B3C ??				     % 1
PRM:48307B3D ??				     % 1
PRM:48307B3E ??				     % 1
PRM:48307B3F ??				     % 1
PRM:48307B40 ??				     % 1
PRM:48307B41 ??				     % 1
PRM:48307B42 ??				     % 1
PRM:48307B43 ??				     % 1
PRM:48307B44 ??				     % 1
PRM:48307B45 ??				     % 1
PRM:48307B46 ??				     % 1
PRM:48307B47 ??				     % 1
PRM:48307B48 ??				     % 1
PRM:48307B49 ??				     % 1
PRM:48307B4A ??				     % 1
PRM:48307B4B ??				     % 1
PRM:48307B4C ??				     % 1
PRM:48307B4D ??				     % 1
PRM:48307B4E ??				     % 1
PRM:48307B4F ??				     % 1
PRM:48307B50 ??				     % 1
PRM:48307B51 ??				     % 1
PRM:48307B52 ??				     % 1
PRM:48307B53 ??				     % 1
PRM:48307B54 ??				     % 1
PRM:48307B55 ??				     % 1
PRM:48307B56 ??				     % 1
PRM:48307B57 ??				     % 1
PRM:48307B58 ??				     % 1
PRM:48307B59 ??				     % 1
PRM:48307B5A ??				     % 1
PRM:48307B5B ??				     % 1
PRM:48307B5C ??				     % 1
PRM:48307B5D ??				     % 1
PRM:48307B5E ??				     % 1
PRM:48307B5F ??				     % 1
PRM:48307B60 ??				     % 1
PRM:48307B61 ??				     % 1
PRM:48307B62 ??				     % 1
PRM:48307B63 ??				     % 1
PRM:48307B64 ??				     % 1
PRM:48307B65 ??				     % 1
PRM:48307B66 ??				     % 1
PRM:48307B67 ??				     % 1
PRM:48307B68 ??				     % 1
PRM:48307B69 ??				     % 1
PRM:48307B6A ??				     % 1
PRM:48307B6B ??				     % 1
PRM:48307B6C ??				     % 1
PRM:48307B6D ??				     % 1
PRM:48307B6E ??				     % 1
PRM:48307B6F ??				     % 1
PRM:48307B70 ??				     % 1
PRM:48307B71 ??				     % 1
PRM:48307B72 ??				     % 1
PRM:48307B73 ??				     % 1
PRM:48307B74 ??				     % 1
PRM:48307B75 ??				     % 1
PRM:48307B76 ??				     % 1
PRM:48307B77 ??				     % 1
PRM:48307B78 ??				     % 1
PRM:48307B79 ??				     % 1
PRM:48307B7A ??				     % 1
PRM:48307B7B ??				     % 1
PRM:48307B7C ??				     % 1
PRM:48307B7D ??				     % 1
PRM:48307B7E ??				     % 1
PRM:48307B7F ??				     % 1
PRM:48307B80 ??				     % 1
PRM:48307B81 ??				     % 1
PRM:48307B82 ??				     % 1
PRM:48307B83 ??				     % 1
PRM:48307B84 ??				     % 1
PRM:48307B85 ??				     % 1
PRM:48307B86 ??				     % 1
PRM:48307B87 ??				     % 1
PRM:48307B88 ??				     % 1
PRM:48307B89 ??				     % 1
PRM:48307B8A ??				     % 1
PRM:48307B8B ??				     % 1
PRM:48307B8C ??				     % 1
PRM:48307B8D ??				     % 1
PRM:48307B8E ??				     % 1
PRM:48307B8F ??				     % 1
PRM:48307B90 ??				     % 1
PRM:48307B91 ??				     % 1
PRM:48307B92 ??				     % 1
PRM:48307B93 ??				     % 1
PRM:48307B94 ??				     % 1
PRM:48307B95 ??				     % 1
PRM:48307B96 ??				     % 1
PRM:48307B97 ??				     % 1
PRM:48307B98 ??				     % 1
PRM:48307B99 ??				     % 1
PRM:48307B9A ??				     % 1
PRM:48307B9B ??				     % 1
PRM:48307B9C ??				     % 1
PRM:48307B9D ??				     % 1
PRM:48307B9E ??				     % 1
PRM:48307B9F ??				     % 1
PRM:48307BA0 ??				     % 1
PRM:48307BA1 ??				     % 1
PRM:48307BA2 ??				     % 1
PRM:48307BA3 ??				     % 1
PRM:48307BA4 ??				     % 1
PRM:48307BA5 ??				     % 1
PRM:48307BA6 ??				     % 1
PRM:48307BA7 ??				     % 1
PRM:48307BA8 ??				     % 1
PRM:48307BA9 ??				     % 1
PRM:48307BAA ??				     % 1
PRM:48307BAB ??				     % 1
PRM:48307BAC ??				     % 1
PRM:48307BAD ??				     % 1
PRM:48307BAE ??				     % 1
PRM:48307BAF ??				     % 1
PRM:48307BB0 ??				     % 1
PRM:48307BB1 ??				     % 1
PRM:48307BB2 ??				     % 1
PRM:48307BB3 ??				     % 1
PRM:48307BB4 ??				     % 1
PRM:48307BB5 ??				     % 1
PRM:48307BB6 ??				     % 1
PRM:48307BB7 ??				     % 1
PRM:48307BB8 ??				     % 1
PRM:48307BB9 ??				     % 1
PRM:48307BBA ??				     % 1
PRM:48307BBB ??				     % 1
PRM:48307BBC ??				     % 1
PRM:48307BBD ??				     % 1
PRM:48307BBE ??				     % 1
PRM:48307BBF ??				     % 1
PRM:48307BC0 ??				     % 1
PRM:48307BC1 ??				     % 1
PRM:48307BC2 ??				     % 1
PRM:48307BC3 ??				     % 1
PRM:48307BC4 ??				     % 1
PRM:48307BC5 ??				     % 1
PRM:48307BC6 ??				     % 1
PRM:48307BC7 ??				     % 1
PRM:48307BC8 ??				     % 1
PRM:48307BC9 ??				     % 1
PRM:48307BCA ??				     % 1
PRM:48307BCB ??				     % 1
PRM:48307BCC ??				     % 1
PRM:48307BCD ??				     % 1
PRM:48307BCE ??				     % 1
PRM:48307BCF ??				     % 1
PRM:48307BD0 ??				     % 1
PRM:48307BD1 ??				     % 1
PRM:48307BD2 ??				     % 1
PRM:48307BD3 ??				     % 1
PRM:48307BD4 ??				     % 1
PRM:48307BD5 ??				     % 1
PRM:48307BD6 ??				     % 1
PRM:48307BD7 ??				     % 1
PRM:48307BD8 ??				     % 1
PRM:48307BD9 ??				     % 1
PRM:48307BDA ??				     % 1
PRM:48307BDB ??				     % 1
PRM:48307BDC ??				     % 1
PRM:48307BDD ??				     % 1
PRM:48307BDE ??				     % 1
PRM:48307BDF ??				     % 1
PRM:48307BE0 ??				     % 1
PRM:48307BE1 ??				     % 1
PRM:48307BE2 ??				     % 1
PRM:48307BE3 ??				     % 1
PRM:48307BE4 ??				     % 1
PRM:48307BE5 ??				     % 1
PRM:48307BE6 ??				     % 1
PRM:48307BE7 ??				     % 1
PRM:48307BE8 ??				     % 1
PRM:48307BE9 ??				     % 1
PRM:48307BEA ??				     % 1
PRM:48307BEB ??				     % 1
PRM:48307BEC ??				     % 1
PRM:48307BED ??				     % 1
PRM:48307BEE ??				     % 1
PRM:48307BEF ??				     % 1
PRM:48307BF0 ??				     % 1
PRM:48307BF1 ??				     % 1
PRM:48307BF2 ??				     % 1
PRM:48307BF3 ??				     % 1
PRM:48307BF4 ??				     % 1
PRM:48307BF5 ??				     % 1
PRM:48307BF6 ??				     % 1
PRM:48307BF7 ??				     % 1
PRM:48307BF8 ??				     % 1
PRM:48307BF9 ??				     % 1
PRM:48307BFA ??				     % 1
PRM:48307BFB ??				     % 1
PRM:48307BFC ??				     % 1
PRM:48307BFD ??				     % 1
PRM:48307BFE ??				     % 1
PRM:48307BFF ??				     % 1
PRM:48307C00 ??				     % 1
PRM:48307C01 ??				     % 1
PRM:48307C02 ??				     % 1
PRM:48307C03 ??				     % 1
PRM:48307C04 ??				     % 1
PRM:48307C05 ??				     % 1
PRM:48307C06 ??				     % 1
PRM:48307C07 ??				     % 1
PRM:48307C08 ??				     % 1
PRM:48307C09 ??				     % 1
PRM:48307C0A ??				     % 1
PRM:48307C0B ??				     % 1
PRM:48307C0C ??				     % 1
PRM:48307C0D ??				     % 1
PRM:48307C0E ??				     % 1
PRM:48307C0F ??				     % 1
PRM:48307C10 ??				     % 1
PRM:48307C11 ??				     % 1
PRM:48307C12 ??				     % 1
PRM:48307C13 ??				     % 1
PRM:48307C14 ??				     % 1
PRM:48307C15 ??				     % 1
PRM:48307C16 ??				     % 1
PRM:48307C17 ??				     % 1
PRM:48307C18 ??				     % 1
PRM:48307C19 ??				     % 1
PRM:48307C1A ??				     % 1
PRM:48307C1B ??				     % 1
PRM:48307C1C ??				     % 1
PRM:48307C1D ??				     % 1
PRM:48307C1E ??				     % 1
PRM:48307C1F ??				     % 1
PRM:48307C20 ??				     % 1
PRM:48307C21 ??				     % 1
PRM:48307C22 ??				     % 1
PRM:48307C23 ??				     % 1
PRM:48307C24 ??				     % 1
PRM:48307C25 ??				     % 1
PRM:48307C26 ??				     % 1
PRM:48307C27 ??				     % 1
PRM:48307C28 ??				     % 1
PRM:48307C29 ??				     % 1
PRM:48307C2A ??				     % 1
PRM:48307C2B ??				     % 1
PRM:48307C2C ??				     % 1
PRM:48307C2D ??				     % 1
PRM:48307C2E ??				     % 1
PRM:48307C2F ??				     % 1
PRM:48307C30 ??				     % 1
PRM:48307C31 ??				     % 1
PRM:48307C32 ??				     % 1
PRM:48307C33 ??				     % 1
PRM:48307C34 ??				     % 1
PRM:48307C35 ??				     % 1
PRM:48307C36 ??				     % 1
PRM:48307C37 ??				     % 1
PRM:48307C38 ??				     % 1
PRM:48307C39 ??				     % 1
PRM:48307C3A ??				     % 1
PRM:48307C3B ??				     % 1
PRM:48307C3C ??				     % 1
PRM:48307C3D ??				     % 1
PRM:48307C3E ??				     % 1
PRM:48307C3F ??				     % 1
PRM:48307C40 ??				     % 1
PRM:48307C41 ??				     % 1
PRM:48307C42 ??				     % 1
PRM:48307C43 ??				     % 1
PRM:48307C44 ??				     % 1
PRM:48307C45 ??				     % 1
PRM:48307C46 ??				     % 1
PRM:48307C47 ??				     % 1
PRM:48307C48 ??				     % 1
PRM:48307C49 ??				     % 1
PRM:48307C4A ??				     % 1
PRM:48307C4B ??				     % 1
PRM:48307C4C ??				     % 1
PRM:48307C4D ??				     % 1
PRM:48307C4E ??				     % 1
PRM:48307C4F ??				     % 1
PRM:48307C50 ??				     % 1
PRM:48307C51 ??				     % 1
PRM:48307C52 ??				     % 1
PRM:48307C53 ??				     % 1
PRM:48307C54 ??				     % 1
PRM:48307C55 ??				     % 1
PRM:48307C56 ??				     % 1
PRM:48307C57 ??				     % 1
PRM:48307C58 ??				     % 1
PRM:48307C59 ??				     % 1
PRM:48307C5A ??				     % 1
PRM:48307C5B ??				     % 1
PRM:48307C5C ??				     % 1
PRM:48307C5D ??				     % 1
PRM:48307C5E ??				     % 1
PRM:48307C5F ??				     % 1
PRM:48307C60 ??				     % 1
PRM:48307C61 ??				     % 1
PRM:48307C62 ??				     % 1
PRM:48307C63 ??				     % 1
PRM:48307C64 ??				     % 1
PRM:48307C65 ??				     % 1
PRM:48307C66 ??				     % 1
PRM:48307C67 ??				     % 1
PRM:48307C68 ??				     % 1
PRM:48307C69 ??				     % 1
PRM:48307C6A ??				     % 1
PRM:48307C6B ??				     % 1
PRM:48307C6C ??				     % 1
PRM:48307C6D ??				     % 1
PRM:48307C6E ??				     % 1
PRM:48307C6F ??				     % 1
PRM:48307C70 ??				     % 1
PRM:48307C71 ??				     % 1
PRM:48307C72 ??				     % 1
PRM:48307C73 ??				     % 1
PRM:48307C74 ??				     % 1
PRM:48307C75 ??				     % 1
PRM:48307C76 ??				     % 1
PRM:48307C77 ??				     % 1
PRM:48307C78 ??				     % 1
PRM:48307C79 ??				     % 1
PRM:48307C7A ??				     % 1
PRM:48307C7B ??				     % 1
PRM:48307C7C ??				     % 1
PRM:48307C7D ??				     % 1
PRM:48307C7E ??				     % 1
PRM:48307C7F ??				     % 1
PRM:48307C80 ??				     % 1
PRM:48307C81 ??				     % 1
PRM:48307C82 ??				     % 1
PRM:48307C83 ??				     % 1
PRM:48307C84 ??				     % 1
PRM:48307C85 ??				     % 1
PRM:48307C86 ??				     % 1
PRM:48307C87 ??				     % 1
PRM:48307C88 ??				     % 1
PRM:48307C89 ??				     % 1
PRM:48307C8A ??				     % 1
PRM:48307C8B ??				     % 1
PRM:48307C8C ??				     % 1
PRM:48307C8D ??				     % 1
PRM:48307C8E ??				     % 1
PRM:48307C8F ??				     % 1
PRM:48307C90 ??				     % 1
PRM:48307C91 ??				     % 1
PRM:48307C92 ??				     % 1
PRM:48307C93 ??				     % 1
PRM:48307C94 ??				     % 1
PRM:48307C95 ??				     % 1
PRM:48307C96 ??				     % 1
PRM:48307C97 ??				     % 1
PRM:48307C98 ??				     % 1
PRM:48307C99 ??				     % 1
PRM:48307C9A ??				     % 1
PRM:48307C9B ??				     % 1
PRM:48307C9C ??				     % 1
PRM:48307C9D ??				     % 1
PRM:48307C9E ??				     % 1
PRM:48307C9F ??				     % 1
PRM:48307CA0 ??				     % 1
PRM:48307CA1 ??				     % 1
PRM:48307CA2 ??				     % 1
PRM:48307CA3 ??				     % 1
PRM:48307CA4 ??				     % 1
PRM:48307CA5 ??				     % 1
PRM:48307CA6 ??				     % 1
PRM:48307CA7 ??				     % 1
PRM:48307CA8 ??				     % 1
PRM:48307CA9 ??				     % 1
PRM:48307CAA ??				     % 1
PRM:48307CAB ??				     % 1
PRM:48307CAC ??				     % 1
PRM:48307CAD ??				     % 1
PRM:48307CAE ??				     % 1
PRM:48307CAF ??				     % 1
PRM:48307CB0 ??				     % 1
PRM:48307CB1 ??				     % 1
PRM:48307CB2 ??				     % 1
PRM:48307CB3 ??				     % 1
PRM:48307CB4 ??				     % 1
PRM:48307CB5 ??				     % 1
PRM:48307CB6 ??				     % 1
PRM:48307CB7 ??				     % 1
PRM:48307CB8 ??				     % 1
PRM:48307CB9 ??				     % 1
PRM:48307CBA ??				     % 1
PRM:48307CBB ??				     % 1
PRM:48307CBC ??				     % 1
PRM:48307CBD ??				     % 1
PRM:48307CBE ??				     % 1
PRM:48307CBF ??				     % 1
PRM:48307CC0 ??				     % 1
PRM:48307CC1 ??				     % 1
PRM:48307CC2 ??				     % 1
PRM:48307CC3 ??				     % 1
PRM:48307CC4 ??				     % 1
PRM:48307CC5 ??				     % 1
PRM:48307CC6 ??				     % 1
PRM:48307CC7 ??				     % 1
PRM:48307CC8 ??				     % 1
PRM:48307CC9 ??				     % 1
PRM:48307CCA ??				     % 1
PRM:48307CCB ??				     % 1
PRM:48307CCC ??				     % 1
PRM:48307CCD ??				     % 1
PRM:48307CCE ??				     % 1
PRM:48307CCF ??				     % 1
PRM:48307CD0 ??				     % 1
PRM:48307CD1 ??				     % 1
PRM:48307CD2 ??				     % 1
PRM:48307CD3 ??				     % 1
PRM:48307CD4 ??				     % 1
PRM:48307CD5 ??				     % 1
PRM:48307CD6 ??				     % 1
PRM:48307CD7 ??				     % 1
PRM:48307CD8 ??				     % 1
PRM:48307CD9 ??				     % 1
PRM:48307CDA ??				     % 1
PRM:48307CDB ??				     % 1
PRM:48307CDC ??				     % 1
PRM:48307CDD ??				     % 1
PRM:48307CDE ??				     % 1
PRM:48307CDF ??				     % 1
PRM:48307CE0 ??				     % 1
PRM:48307CE1 ??				     % 1
PRM:48307CE2 ??				     % 1
PRM:48307CE3 ??				     % 1
PRM:48307CE4 ??				     % 1
PRM:48307CE5 ??				     % 1
PRM:48307CE6 ??				     % 1
PRM:48307CE7 ??				     % 1
PRM:48307CE8 ??				     % 1
PRM:48307CE9 ??				     % 1
PRM:48307CEA ??				     % 1
PRM:48307CEB ??				     % 1
PRM:48307CEC ??				     % 1
PRM:48307CED ??				     % 1
PRM:48307CEE ??				     % 1
PRM:48307CEF ??				     % 1
PRM:48307CF0 ??				     % 1
PRM:48307CF1 ??				     % 1
PRM:48307CF2 ??				     % 1
PRM:48307CF3 ??				     % 1
PRM:48307CF4 ??				     % 1
PRM:48307CF5 ??				     % 1
PRM:48307CF6 ??				     % 1
PRM:48307CF7 ??				     % 1
PRM:48307CF8 ??				     % 1
PRM:48307CF9 ??				     % 1
PRM:48307CFA ??				     % 1
PRM:48307CFB ??				     % 1
PRM:48307CFC ??				     % 1
PRM:48307CFD ??				     % 1
PRM:48307CFE ??				     % 1
PRM:48307CFF ??				     % 1
PRM:48307D00 ??				     % 1
PRM:48307D01 ??				     % 1
PRM:48307D02 ??				     % 1
PRM:48307D03 ??				     % 1
PRM:48307D04 ??				     % 1
PRM:48307D05 ??				     % 1
PRM:48307D06 ??				     % 1
PRM:48307D07 ??				     % 1
PRM:48307D08 ??				     % 1
PRM:48307D09 ??				     % 1
PRM:48307D0A ??				     % 1
PRM:48307D0B ??				     % 1
PRM:48307D0C ??				     % 1
PRM:48307D0D ??				     % 1
PRM:48307D0E ??				     % 1
PRM:48307D0F ??				     % 1
PRM:48307D10 ??				     % 1
PRM:48307D11 ??				     % 1
PRM:48307D12 ??				     % 1
PRM:48307D13 ??				     % 1
PRM:48307D14 ??				     % 1
PRM:48307D15 ??				     % 1
PRM:48307D16 ??				     % 1
PRM:48307D17 ??				     % 1
PRM:48307D18 ??				     % 1
PRM:48307D19 ??				     % 1
PRM:48307D1A ??				     % 1
PRM:48307D1B ??				     % 1
PRM:48307D1C ??				     % 1
PRM:48307D1D ??				     % 1
PRM:48307D1E ??				     % 1
PRM:48307D1F ??				     % 1
PRM:48307D20 ??				     % 1
PRM:48307D21 ??				     % 1
PRM:48307D22 ??				     % 1
PRM:48307D23 ??				     % 1
PRM:48307D24 ??				     % 1
PRM:48307D25 ??				     % 1
PRM:48307D26 ??				     % 1
PRM:48307D27 ??				     % 1
PRM:48307D28 ??				     % 1
PRM:48307D29 ??				     % 1
PRM:48307D2A ??				     % 1
PRM:48307D2B ??				     % 1
PRM:48307D2C ??				     % 1
PRM:48307D2D ??				     % 1
PRM:48307D2E ??				     % 1
PRM:48307D2F ??				     % 1
PRM:48307D30 ??				     % 1
PRM:48307D31 ??				     % 1
PRM:48307D32 ??				     % 1
PRM:48307D33 ??				     % 1
PRM:48307D34 ??				     % 1
PRM:48307D35 ??				     % 1
PRM:48307D36 ??				     % 1
PRM:48307D37 ??				     % 1
PRM:48307D38 ??				     % 1
PRM:48307D39 ??				     % 1
PRM:48307D3A ??				     % 1
PRM:48307D3B ??				     % 1
PRM:48307D3C ??				     % 1
PRM:48307D3D ??				     % 1
PRM:48307D3E ??				     % 1
PRM:48307D3F ??				     % 1
PRM:48307D40 ??				     % 1
PRM:48307D41 ??				     % 1
PRM:48307D42 ??				     % 1
PRM:48307D43 ??				     % 1
PRM:48307D44 ??				     % 1
PRM:48307D45 ??				     % 1
PRM:48307D46 ??				     % 1
PRM:48307D47 ??				     % 1
PRM:48307D48 ??				     % 1
PRM:48307D49 ??				     % 1
PRM:48307D4A ??				     % 1
PRM:48307D4B ??				     % 1
PRM:48307D4C ??				     % 1
PRM:48307D4D ??				     % 1
PRM:48307D4E ??				     % 1
PRM:48307D4F ??				     % 1
PRM:48307D50 ??				     % 1
PRM:48307D51 ??				     % 1
PRM:48307D52 ??				     % 1
PRM:48307D53 ??				     % 1
PRM:48307D54 ??				     % 1
PRM:48307D55 ??				     % 1
PRM:48307D56 ??				     % 1
PRM:48307D57 ??				     % 1
PRM:48307D58 ??				     % 1
PRM:48307D59 ??				     % 1
PRM:48307D5A ??				     % 1
PRM:48307D5B ??				     % 1
PRM:48307D5C ??				     % 1
PRM:48307D5D ??				     % 1
PRM:48307D5E ??				     % 1
PRM:48307D5F ??				     % 1
PRM:48307D60 ??				     % 1
PRM:48307D61 ??				     % 1
PRM:48307D62 ??				     % 1
PRM:48307D63 ??				     % 1
PRM:48307D64 ??				     % 1
PRM:48307D65 ??				     % 1
PRM:48307D66 ??				     % 1
PRM:48307D67 ??				     % 1
PRM:48307D68 ??				     % 1
PRM:48307D69 ??				     % 1
PRM:48307D6A ??				     % 1
PRM:48307D6B ??				     % 1
PRM:48307D6C ??				     % 1
PRM:48307D6D ??				     % 1
PRM:48307D6E ??				     % 1
PRM:48307D6F ??				     % 1
PRM:48307D70 ??				     % 1
PRM:48307D71 ??				     % 1
PRM:48307D72 ??				     % 1
PRM:48307D73 ??				     % 1
PRM:48307D74 ??				     % 1
PRM:48307D75 ??				     % 1
PRM:48307D76 ??				     % 1
PRM:48307D77 ??				     % 1
PRM:48307D78 ??				     % 1
PRM:48307D79 ??				     % 1
PRM:48307D7A ??				     % 1
PRM:48307D7B ??				     % 1
PRM:48307D7C ??				     % 1
PRM:48307D7D ??				     % 1
PRM:48307D7E ??				     % 1
PRM:48307D7F ??				     % 1
PRM:48307D80 ??				     % 1
PRM:48307D81 ??				     % 1
PRM:48307D82 ??				     % 1
PRM:48307D83 ??				     % 1
PRM:48307D84 ??				     % 1
PRM:48307D85 ??				     % 1
PRM:48307D86 ??				     % 1
PRM:48307D87 ??				     % 1
PRM:48307D88 ??				     % 1
PRM:48307D89 ??				     % 1
PRM:48307D8A ??				     % 1
PRM:48307D8B ??				     % 1
PRM:48307D8C ??				     % 1
PRM:48307D8D ??				     % 1
PRM:48307D8E ??				     % 1
PRM:48307D8F ??				     % 1
PRM:48307D90 ??				     % 1
PRM:48307D91 ??				     % 1
PRM:48307D92 ??				     % 1
PRM:48307D93 ??				     % 1
PRM:48307D94 ??				     % 1
PRM:48307D95 ??				     % 1
PRM:48307D96 ??				     % 1
PRM:48307D97 ??				     % 1
PRM:48307D98 ??				     % 1
PRM:48307D99 ??				     % 1
PRM:48307D9A ??				     % 1
PRM:48307D9B ??				     % 1
PRM:48307D9C ??				     % 1
PRM:48307D9D ??				     % 1
PRM:48307D9E ??				     % 1
PRM:48307D9F ??				     % 1
PRM:48307DA0 ??				     % 1
PRM:48307DA1 ??				     % 1
PRM:48307DA2 ??				     % 1
PRM:48307DA3 ??				     % 1
PRM:48307DA4 ??				     % 1
PRM:48307DA5 ??				     % 1
PRM:48307DA6 ??				     % 1
PRM:48307DA7 ??				     % 1
PRM:48307DA8 ??				     % 1
PRM:48307DA9 ??				     % 1
PRM:48307DAA ??				     % 1
PRM:48307DAB ??				     % 1
PRM:48307DAC ??				     % 1
PRM:48307DAD ??				     % 1
PRM:48307DAE ??				     % 1
PRM:48307DAF ??				     % 1
PRM:48307DB0 ??				     % 1
PRM:48307DB1 ??				     % 1
PRM:48307DB2 ??				     % 1
PRM:48307DB3 ??				     % 1
PRM:48307DB4 ??				     % 1
PRM:48307DB5 ??				     % 1
PRM:48307DB6 ??				     % 1
PRM:48307DB7 ??				     % 1
PRM:48307DB8 ??				     % 1
PRM:48307DB9 ??				     % 1
PRM:48307DBA ??				     % 1
PRM:48307DBB ??				     % 1
PRM:48307DBC ??				     % 1
PRM:48307DBD ??				     % 1
PRM:48307DBE ??				     % 1
PRM:48307DBF ??				     % 1
PRM:48307DC0 ??				     % 1
PRM:48307DC1 ??				     % 1
PRM:48307DC2 ??				     % 1
PRM:48307DC3 ??				     % 1
PRM:48307DC4 ??				     % 1
PRM:48307DC5 ??				     % 1
PRM:48307DC6 ??				     % 1
PRM:48307DC7 ??				     % 1
PRM:48307DC8 ??				     % 1
PRM:48307DC9 ??				     % 1
PRM:48307DCA ??				     % 1
PRM:48307DCB ??				     % 1
PRM:48307DCC ??				     % 1
PRM:48307DCD ??				     % 1
PRM:48307DCE ??				     % 1
PRM:48307DCF ??				     % 1
PRM:48307DD0 ??				     % 1
PRM:48307DD1 ??				     % 1
PRM:48307DD2 ??				     % 1
PRM:48307DD3 ??				     % 1
PRM:48307DD4 ??				     % 1
PRM:48307DD5 ??				     % 1
PRM:48307DD6 ??				     % 1
PRM:48307DD7 ??				     % 1
PRM:48307DD8 ??				     % 1
PRM:48307DD9 ??				     % 1
PRM:48307DDA ??				     % 1
PRM:48307DDB ??				     % 1
PRM:48307DDC ??				     % 1
PRM:48307DDD ??				     % 1
PRM:48307DDE ??				     % 1
PRM:48307DDF ??				     % 1
PRM:48307DE0 ??				     % 1
PRM:48307DE1 ??				     % 1
PRM:48307DE2 ??				     % 1
PRM:48307DE3 ??				     % 1
PRM:48307DE4 ??				     % 1
PRM:48307DE5 ??				     % 1
PRM:48307DE6 ??				     % 1
PRM:48307DE7 ??				     % 1
PRM:48307DE8 ??				     % 1
PRM:48307DE9 ??				     % 1
PRM:48307DEA ??				     % 1
PRM:48307DEB ??				     % 1
PRM:48307DEC ??				     % 1
PRM:48307DED ??				     % 1
PRM:48307DEE ??				     % 1
PRM:48307DEF ??				     % 1
PRM:48307DF0 ??				     % 1
PRM:48307DF1 ??				     % 1
PRM:48307DF2 ??				     % 1
PRM:48307DF3 ??				     % 1
PRM:48307DF4 ??				     % 1
PRM:48307DF5 ??				     % 1
PRM:48307DF6 ??				     % 1
PRM:48307DF7 ??				     % 1
PRM:48307DF8 ??				     % 1
PRM:48307DF9 ??				     % 1
PRM:48307DFA ??				     % 1
PRM:48307DFB ??				     % 1
PRM:48307DFC ??				     % 1
PRM:48307DFD ??				     % 1
PRM:48307DFE ??				     % 1
PRM:48307DFF ??				     % 1
PRM:48307E00 ??				     % 1
PRM:48307E01 ??				     % 1
PRM:48307E02 ??				     % 1
PRM:48307E03 ??				     % 1
PRM:48307E04 ??				     % 1
PRM:48307E05 ??				     % 1
PRM:48307E06 ??				     % 1
PRM:48307E07 ??				     % 1
PRM:48307E08 ??				     % 1
PRM:48307E09 ??				     % 1
PRM:48307E0A ??				     % 1
PRM:48307E0B ??				     % 1
PRM:48307E0C ??				     % 1
PRM:48307E0D ??				     % 1
PRM:48307E0E ??				     % 1
PRM:48307E0F ??				     % 1
PRM:48307E10 ??				     % 1
PRM:48307E11 ??				     % 1
PRM:48307E12 ??				     % 1
PRM:48307E13 ??				     % 1
PRM:48307E14 ??				     % 1
PRM:48307E15 ??				     % 1
PRM:48307E16 ??				     % 1
PRM:48307E17 ??				     % 1
PRM:48307E18 ??				     % 1
PRM:48307E19 ??				     % 1
PRM:48307E1A ??				     % 1
PRM:48307E1B ??				     % 1
PRM:48307E1C ??				     % 1
PRM:48307E1D ??				     % 1
PRM:48307E1E ??				     % 1
PRM:48307E1F ??				     % 1
PRM:48307E20 ??				     % 1
PRM:48307E21 ??				     % 1
PRM:48307E22 ??				     % 1
PRM:48307E23 ??				     % 1
PRM:48307E24 ??				     % 1
PRM:48307E25 ??				     % 1
PRM:48307E26 ??				     % 1
PRM:48307E27 ??				     % 1
PRM:48307E28 ??				     % 1
PRM:48307E29 ??				     % 1
PRM:48307E2A ??				     % 1
PRM:48307E2B ??				     % 1
PRM:48307E2C ??				     % 1
PRM:48307E2D ??				     % 1
PRM:48307E2E ??				     % 1
PRM:48307E2F ??				     % 1
PRM:48307E30 ??				     % 1
PRM:48307E31 ??				     % 1
PRM:48307E32 ??				     % 1
PRM:48307E33 ??				     % 1
PRM:48307E34 ??				     % 1
PRM:48307E35 ??				     % 1
PRM:48307E36 ??				     % 1
PRM:48307E37 ??				     % 1
PRM:48307E38 ??				     % 1
PRM:48307E39 ??				     % 1
PRM:48307E3A ??				     % 1
PRM:48307E3B ??				     % 1
PRM:48307E3C ??				     % 1
PRM:48307E3D ??				     % 1
PRM:48307E3E ??				     % 1
PRM:48307E3F ??				     % 1
PRM:48307E40 ??				     % 1
PRM:48307E41 ??				     % 1
PRM:48307E42 ??				     % 1
PRM:48307E43 ??				     % 1
PRM:48307E44 ??				     % 1
PRM:48307E45 ??				     % 1
PRM:48307E46 ??				     % 1
PRM:48307E47 ??				     % 1
PRM:48307E48 ??				     % 1
PRM:48307E49 ??				     % 1
PRM:48307E4A ??				     % 1
PRM:48307E4B ??				     % 1
PRM:48307E4C ??				     % 1
PRM:48307E4D ??				     % 1
PRM:48307E4E ??				     % 1
PRM:48307E4F ??				     % 1
PRM:48307E50 ??				     % 1
PRM:48307E51 ??				     % 1
PRM:48307E52 ??				     % 1
PRM:48307E53 ??				     % 1
PRM:48307E54 ??				     % 1
PRM:48307E55 ??				     % 1
PRM:48307E56 ??				     % 1
PRM:48307E57 ??				     % 1
PRM:48307E58 ??				     % 1
PRM:48307E59 ??				     % 1
PRM:48307E5A ??				     % 1
PRM:48307E5B ??				     % 1
PRM:48307E5C ??				     % 1
PRM:48307E5D ??				     % 1
PRM:48307E5E ??				     % 1
PRM:48307E5F ??				     % 1
PRM:48307E60 ??				     % 1
PRM:48307E61 ??				     % 1
PRM:48307E62 ??				     % 1
PRM:48307E63 ??				     % 1
PRM:48307E64 ??				     % 1
PRM:48307E65 ??				     % 1
PRM:48307E66 ??				     % 1
PRM:48307E67 ??				     % 1
PRM:48307E68 ??				     % 1
PRM:48307E69 ??				     % 1
PRM:48307E6A ??				     % 1
PRM:48307E6B ??				     % 1
PRM:48307E6C ??				     % 1
PRM:48307E6D ??				     % 1
PRM:48307E6E ??				     % 1
PRM:48307E6F ??				     % 1
PRM:48307E70 ??				     % 1
PRM:48307E71 ??				     % 1
PRM:48307E72 ??				     % 1
PRM:48307E73 ??				     % 1
PRM:48307E74 ??				     % 1
PRM:48307E75 ??				     % 1
PRM:48307E76 ??				     % 1
PRM:48307E77 ??				     % 1
PRM:48307E78 ??				     % 1
PRM:48307E79 ??				     % 1
PRM:48307E7A ??				     % 1
PRM:48307E7B ??				     % 1
PRM:48307E7C ??				     % 1
PRM:48307E7D ??				     % 1
PRM:48307E7E ??				     % 1
PRM:48307E7F ??				     % 1
PRM:48307E80 ??				     % 1
PRM:48307E81 ??				     % 1
PRM:48307E82 ??				     % 1
PRM:48307E83 ??				     % 1
PRM:48307E84 ??				     % 1
PRM:48307E85 ??				     % 1
PRM:48307E86 ??				     % 1
PRM:48307E87 ??				     % 1
PRM:48307E88 ??				     % 1
PRM:48307E89 ??				     % 1
PRM:48307E8A ??				     % 1
PRM:48307E8B ??				     % 1
PRM:48307E8C ??				     % 1
PRM:48307E8D ??				     % 1
PRM:48307E8E ??				     % 1
PRM:48307E8F ??				     % 1
PRM:48307E90 ??				     % 1
PRM:48307E91 ??				     % 1
PRM:48307E92 ??				     % 1
PRM:48307E93 ??				     % 1
PRM:48307E94 ??				     % 1
PRM:48307E95 ??				     % 1
PRM:48307E96 ??				     % 1
PRM:48307E97 ??				     % 1
PRM:48307E98 ??				     % 1
PRM:48307E99 ??				     % 1
PRM:48307E9A ??				     % 1
PRM:48307E9B ??				     % 1
PRM:48307E9C ??				     % 1
PRM:48307E9D ??				     % 1
PRM:48307E9E ??				     % 1
PRM:48307E9F ??				     % 1
PRM:48307EA0 ??				     % 1
PRM:48307EA1 ??				     % 1
PRM:48307EA2 ??				     % 1
PRM:48307EA3 ??				     % 1
PRM:48307EA4 ??				     % 1
PRM:48307EA5 ??				     % 1
PRM:48307EA6 ??				     % 1
PRM:48307EA7 ??				     % 1
PRM:48307EA8 ??				     % 1
PRM:48307EA9 ??				     % 1
PRM:48307EAA ??				     % 1
PRM:48307EAB ??				     % 1
PRM:48307EAC ??				     % 1
PRM:48307EAD ??				     % 1
PRM:48307EAE ??				     % 1
PRM:48307EAF ??				     % 1
PRM:48307EB0 ??				     % 1
PRM:48307EB1 ??				     % 1
PRM:48307EB2 ??				     % 1
PRM:48307EB3 ??				     % 1
PRM:48307EB4 ??				     % 1
PRM:48307EB5 ??				     % 1
PRM:48307EB6 ??				     % 1
PRM:48307EB7 ??				     % 1
PRM:48307EB8 ??				     % 1
PRM:48307EB9 ??				     % 1
PRM:48307EBA ??				     % 1
PRM:48307EBB ??				     % 1
PRM:48307EBC ??				     % 1
PRM:48307EBD ??				     % 1
PRM:48307EBE ??				     % 1
PRM:48307EBF ??				     % 1
PRM:48307EC0 ??				     % 1
PRM:48307EC1 ??				     % 1
PRM:48307EC2 ??				     % 1
PRM:48307EC3 ??				     % 1
PRM:48307EC4 ??				     % 1
PRM:48307EC5 ??				     % 1
PRM:48307EC6 ??				     % 1
PRM:48307EC7 ??				     % 1
PRM:48307EC8 ??				     % 1
PRM:48307EC9 ??				     % 1
PRM:48307ECA ??				     % 1
PRM:48307ECB ??				     % 1
PRM:48307ECC ??				     % 1
PRM:48307ECD ??				     % 1
PRM:48307ECE ??				     % 1
PRM:48307ECF ??				     % 1
PRM:48307ED0 ??				     % 1
PRM:48307ED1 ??				     % 1
PRM:48307ED2 ??				     % 1
PRM:48307ED3 ??				     % 1
PRM:48307ED4 ??				     % 1
PRM:48307ED5 ??				     % 1
PRM:48307ED6 ??				     % 1
PRM:48307ED7 ??				     % 1
PRM:48307ED8 ??				     % 1
PRM:48307ED9 ??				     % 1
PRM:48307EDA ??				     % 1
PRM:48307EDB ??				     % 1
PRM:48307EDC ??				     % 1
PRM:48307EDD ??				     % 1
PRM:48307EDE ??				     % 1
PRM:48307EDF ??				     % 1
PRM:48307EE0 ??				     % 1
PRM:48307EE1 ??				     % 1
PRM:48307EE2 ??				     % 1
PRM:48307EE3 ??				     % 1
PRM:48307EE4 ??				     % 1
PRM:48307EE5 ??				     % 1
PRM:48307EE6 ??				     % 1
PRM:48307EE7 ??				     % 1
PRM:48307EE8 ??				     % 1
PRM:48307EE9 ??				     % 1
PRM:48307EEA ??				     % 1
PRM:48307EEB ??				     % 1
PRM:48307EEC ??				     % 1
PRM:48307EED ??				     % 1
PRM:48307EEE ??				     % 1
PRM:48307EEF ??				     % 1
PRM:48307EF0 ??				     % 1
PRM:48307EF1 ??				     % 1
PRM:48307EF2 ??				     % 1
PRM:48307EF3 ??				     % 1
PRM:48307EF4 ??				     % 1
PRM:48307EF5 ??				     % 1
PRM:48307EF6 ??				     % 1
PRM:48307EF7 ??				     % 1
PRM:48307EF8 ??				     % 1
PRM:48307EF9 ??				     % 1
PRM:48307EFA ??				     % 1
PRM:48307EFB ??				     % 1
PRM:48307EFC ??				     % 1
PRM:48307EFD ??				     % 1
PRM:48307EFE ??				     % 1
PRM:48307EFF ??				     % 1
PRM:48307F00 ??				     % 1
PRM:48307F01 ??				     % 1
PRM:48307F02 ??				     % 1
PRM:48307F03 ??				     % 1
PRM:48307F04 ??				     % 1
PRM:48307F05 ??				     % 1
PRM:48307F06 ??				     % 1
PRM:48307F07 ??				     % 1
PRM:48307F08 ??				     % 1
PRM:48307F09 ??				     % 1
PRM:48307F0A ??				     % 1
PRM:48307F0B ??				     % 1
PRM:48307F0C ??				     % 1
PRM:48307F0D ??				     % 1
PRM:48307F0E ??				     % 1
PRM:48307F0F ??				     % 1
PRM:48307F10 ??				     % 1
PRM:48307F11 ??				     % 1
PRM:48307F12 ??				     % 1
PRM:48307F13 ??				     % 1
PRM:48307F14 ??				     % 1
PRM:48307F15 ??				     % 1
PRM:48307F16 ??				     % 1
PRM:48307F17 ??				     % 1
PRM:48307F18 ??				     % 1
PRM:48307F19 ??				     % 1
PRM:48307F1A ??				     % 1
PRM:48307F1B ??				     % 1
PRM:48307F1C ??				     % 1
PRM:48307F1D ??				     % 1
PRM:48307F1E ??				     % 1
PRM:48307F1F ??				     % 1
PRM:48307F20 ??				     % 1
PRM:48307F21 ??				     % 1
PRM:48307F22 ??				     % 1
PRM:48307F23 ??				     % 1
PRM:48307F24 ??				     % 1
PRM:48307F25 ??				     % 1
PRM:48307F26 ??				     % 1
PRM:48307F27 ??				     % 1
PRM:48307F28 ??				     % 1
PRM:48307F29 ??				     % 1
PRM:48307F2A ??				     % 1
PRM:48307F2B ??				     % 1
PRM:48307F2C ??				     % 1
PRM:48307F2D ??				     % 1
PRM:48307F2E ??				     % 1
PRM:48307F2F ??				     % 1
PRM:48307F30 ??				     % 1
PRM:48307F31 ??				     % 1
PRM:48307F32 ??				     % 1
PRM:48307F33 ??				     % 1
PRM:48307F34 ??				     % 1
PRM:48307F35 ??				     % 1
PRM:48307F36 ??				     % 1
PRM:48307F37 ??				     % 1
PRM:48307F38 ??				     % 1
PRM:48307F39 ??				     % 1
PRM:48307F3A ??				     % 1
PRM:48307F3B ??				     % 1
PRM:48307F3C ??				     % 1
PRM:48307F3D ??				     % 1
PRM:48307F3E ??				     % 1
PRM:48307F3F ??				     % 1
PRM:48307F40 ??				     % 1
PRM:48307F41 ??				     % 1
PRM:48307F42 ??				     % 1
PRM:48307F43 ??				     % 1
PRM:48307F44 ??				     % 1
PRM:48307F45 ??				     % 1
PRM:48307F46 ??				     % 1
PRM:48307F47 ??				     % 1
PRM:48307F48 ??				     % 1
PRM:48307F49 ??				     % 1
PRM:48307F4A ??				     % 1
PRM:48307F4B ??				     % 1
PRM:48307F4C ??				     % 1
PRM:48307F4D ??				     % 1
PRM:48307F4E ??				     % 1
PRM:48307F4F ??				     % 1
PRM:48307F50 ??				     % 1
PRM:48307F51 ??				     % 1
PRM:48307F52 ??				     % 1
PRM:48307F53 ??				     % 1
PRM:48307F54 ??				     % 1
PRM:48307F55 ??				     % 1
PRM:48307F56 ??				     % 1
PRM:48307F57 ??				     % 1
PRM:48307F58 ??				     % 1
PRM:48307F59 ??				     % 1
PRM:48307F5A ??				     % 1
PRM:48307F5B ??				     % 1
PRM:48307F5C ??				     % 1
PRM:48307F5D ??				     % 1
PRM:48307F5E ??				     % 1
PRM:48307F5F ??				     % 1
PRM:48307F60 ??				     % 1
PRM:48307F61 ??				     % 1
PRM:48307F62 ??				     % 1
PRM:48307F63 ??				     % 1
PRM:48307F64 ??				     % 1
PRM:48307F65 ??				     % 1
PRM:48307F66 ??				     % 1
PRM:48307F67 ??				     % 1
PRM:48307F68 ??				     % 1
PRM:48307F69 ??				     % 1
PRM:48307F6A ??				     % 1
PRM:48307F6B ??				     % 1
PRM:48307F6C ??				     % 1
PRM:48307F6D ??				     % 1
PRM:48307F6E ??				     % 1
PRM:48307F6F ??				     % 1
PRM:48307F70 ??				     % 1
PRM:48307F71 ??				     % 1
PRM:48307F72 ??				     % 1
PRM:48307F73 ??				     % 1
PRM:48307F74 ??				     % 1
PRM:48307F75 ??				     % 1
PRM:48307F76 ??				     % 1
PRM:48307F77 ??				     % 1
PRM:48307F78 ??				     % 1
PRM:48307F79 ??				     % 1
PRM:48307F7A ??				     % 1
PRM:48307F7B ??				     % 1
PRM:48307F7C ??				     % 1
PRM:48307F7D ??				     % 1
PRM:48307F7E ??				     % 1
PRM:48307F7F ??				     % 1
PRM:48307F80 ??				     % 1
PRM:48307F81 ??				     % 1
PRM:48307F82 ??				     % 1
PRM:48307F83 ??				     % 1
PRM:48307F84 ??				     % 1
PRM:48307F85 ??				     % 1
PRM:48307F86 ??				     % 1
PRM:48307F87 ??				     % 1
PRM:48307F88 ??				     % 1
PRM:48307F89 ??				     % 1
PRM:48307F8A ??				     % 1
PRM:48307F8B ??				     % 1
PRM:48307F8C ??				     % 1
PRM:48307F8D ??				     % 1
PRM:48307F8E ??				     % 1
PRM:48307F8F ??				     % 1
PRM:48307F90 ??				     % 1
PRM:48307F91 ??				     % 1
PRM:48307F92 ??				     % 1
PRM:48307F93 ??				     % 1
PRM:48307F94 ??				     % 1
PRM:48307F95 ??				     % 1
PRM:48307F96 ??				     % 1
PRM:48307F97 ??				     % 1
PRM:48307F98 ??				     % 1
PRM:48307F99 ??				     % 1
PRM:48307F9A ??				     % 1
PRM:48307F9B ??				     % 1
PRM:48307F9C ??				     % 1
PRM:48307F9D ??				     % 1
PRM:48307F9E ??				     % 1
PRM:48307F9F ??				     % 1
PRM:48307FA0 ??				     % 1
PRM:48307FA1 ??				     % 1
PRM:48307FA2 ??				     % 1
PRM:48307FA3 ??				     % 1
PRM:48307FA4 ??				     % 1
PRM:48307FA5 ??				     % 1
PRM:48307FA6 ??				     % 1
PRM:48307FA7 ??				     % 1
PRM:48307FA8 ??				     % 1
PRM:48307FA9 ??				     % 1
PRM:48307FAA ??				     % 1
PRM:48307FAB ??				     % 1
PRM:48307FAC ??				     % 1
PRM:48307FAD ??				     % 1
PRM:48307FAE ??				     % 1
PRM:48307FAF ??				     % 1
PRM:48307FB0 ??				     % 1
PRM:48307FB1 ??				     % 1
PRM:48307FB2 ??				     % 1
PRM:48307FB3 ??				     % 1
PRM:48307FB4 ??				     % 1
PRM:48307FB5 ??				     % 1
PRM:48307FB6 ??				     % 1
PRM:48307FB7 ??				     % 1
PRM:48307FB8 ??				     % 1
PRM:48307FB9 ??				     % 1
PRM:48307FBA ??				     % 1
PRM:48307FBB ??				     % 1
PRM:48307FBC ??				     % 1
PRM:48307FBD ??				     % 1
PRM:48307FBE ??				     % 1
PRM:48307FBF ??				     % 1
PRM:48307FC0 ??				     % 1
PRM:48307FC1 ??				     % 1
PRM:48307FC2 ??				     % 1
PRM:48307FC3 ??				     % 1
PRM:48307FC4 ??				     % 1
PRM:48307FC5 ??				     % 1
PRM:48307FC6 ??				     % 1
PRM:48307FC7 ??				     % 1
PRM:48307FC8 ??				     % 1
PRM:48307FC9 ??				     % 1
PRM:48307FCA ??				     % 1
PRM:48307FCB ??				     % 1
PRM:48307FCC ??				     % 1
PRM:48307FCD ??				     % 1
PRM:48307FCE ??				     % 1
PRM:48307FCF ??				     % 1
PRM:48307FD0 ??				     % 1
PRM:48307FD1 ??				     % 1
PRM:48307FD2 ??				     % 1
PRM:48307FD3 ??				     % 1
PRM:48307FD4 ??				     % 1
PRM:48307FD5 ??				     % 1
PRM:48307FD6 ??				     % 1
PRM:48307FD7 ??				     % 1
PRM:48307FD8 ??				     % 1
PRM:48307FD9 ??				     % 1
PRM:48307FDA ??				     % 1
PRM:48307FDB ??				     % 1
PRM:48307FDC ??				     % 1
PRM:48307FDD ??				     % 1
PRM:48307FDE ??				     % 1
PRM:48307FDF ??				     % 1
PRM:48307FE0 ??				     % 1
PRM:48307FE1 ??				     % 1
PRM:48307FE2 ??				     % 1
PRM:48307FE3 ??				     % 1
PRM:48307FE4 ??				     % 1
PRM:48307FE5 ??				     % 1
PRM:48307FE6 ??				     % 1
PRM:48307FE7 ??				     % 1
PRM:48307FE8 ??				     % 1
PRM:48307FE9 ??				     % 1
PRM:48307FEA ??				     % 1
PRM:48307FEB ??				     % 1
PRM:48307FEC ??				     % 1
PRM:48307FED ??				     % 1
PRM:48307FEE ??				     % 1
PRM:48307FEF ??				     % 1
PRM:48307FF0 ??				     % 1
PRM:48307FF1 ??				     % 1
PRM:48307FF2 ??				     % 1
PRM:48307FF3 ??				     % 1
PRM:48307FF4 ??				     % 1
PRM:48307FF5 ??				     % 1
PRM:48307FF6 ??				     % 1
PRM:48307FF7 ??				     % 1
PRM:48307FF8 ??				     % 1
PRM:48307FF9 ??				     % 1
PRM:48307FFA ??				     % 1
PRM:48307FFB ??				     % 1
PRM:48307FFC ??				     % 1
PRM:48307FFD ??				     % 1
PRM:48307FFE ??				     % 1
PRM:48307FFE		     ; PRM	     ends
PRM:48307FFE
GPIO1:48310000		       ; ===========================================================================
GPIO1:48310000
GPIO1:48310000		       ; Segment type: Regular
GPIO1:48310000				       AREA GPIO1, DATA, ABS
GPIO1:48310000				       ORG 0x48310000
GPIO1:48310000 ??	       OMAP3430_reg_GPIO1_REVISION % 1					     ; This register contains the IP revision code.
GPIO1:48310001 ??			       % 1
GPIO1:48310002 ??			       % 1
GPIO1:48310003 ??			       % 1
GPIO1:48310004 ??			       % 1
GPIO1:48310005 ??			       % 1
GPIO1:48310006 ??			       % 1
GPIO1:48310007 ??			       % 1
GPIO1:48310008 ??			       % 1
GPIO1:48310009 ??			       % 1
GPIO1:4831000A ??			       % 1
GPIO1:4831000B ??			       % 1
GPIO1:4831000C ??			       % 1
GPIO1:4831000D ??			       % 1
GPIO1:4831000E ??			       % 1
GPIO1:4831000F ??			       % 1
GPIO1:48310010 ??			       % 1
GPIO1:48310011 ??			       % 1
GPIO1:48310012 ??			       % 1
GPIO1:48310013 ??			       % 1
GPIO1:48310014 ??			       % 1
GPIO1:48310015 ??			       % 1
GPIO1:48310016 ??			       % 1
GPIO1:48310017 ??			       % 1
GPIO1:48310018 ??			       % 1
GPIO1:48310019 ??			       % 1
GPIO1:4831001A ??			       % 1
GPIO1:4831001B ??			       % 1
GPIO1:4831001C ??			       % 1
GPIO1:4831001D ??			       % 1
GPIO1:4831001E ??			       % 1
GPIO1:4831001F ??			       % 1
GPIO1:48310020 ??			       % 1
GPIO1:48310021 ??			       % 1
GPIO1:48310022 ??			       % 1
GPIO1:48310023 ??			       % 1
GPIO1:48310024 ??			       % 1
GPIO1:48310025 ??			       % 1
GPIO1:48310026 ??			       % 1
GPIO1:48310027 ??			       % 1
GPIO1:48310028 ??			       % 1
GPIO1:48310029 ??			       % 1
GPIO1:4831002A ??			       % 1
GPIO1:4831002B ??			       % 1
GPIO1:4831002C ??			       % 1
GPIO1:4831002D ??			       % 1
GPIO1:4831002E ??			       % 1
GPIO1:4831002F ??			       % 1
GPIO1:48310030 ??			       % 1
GPIO1:48310031 ??			       % 1
GPIO1:48310032 ??			       % 1
GPIO1:48310033 ??			       % 1
GPIO1:48310034 ??			       % 1
GPIO1:48310035 ??			       % 1
GPIO1:48310036 ??			       % 1
GPIO1:48310037 ??			       % 1
GPIO1:48310038 ??			       % 1
GPIO1:48310039 ??			       % 1
GPIO1:4831003A ??			       % 1
GPIO1:4831003B ??			       % 1
GPIO1:4831003C ??			       % 1
GPIO1:4831003D ??			       % 1
GPIO1:4831003E ??			       % 1
GPIO1:4831003F ??			       % 1
GPIO1:48310040 ??			       % 1
GPIO1:48310041 ??			       % 1
GPIO1:48310042 ??			       % 1
GPIO1:48310043 ??			       % 1
GPIO1:48310044 ??			       % 1
GPIO1:48310045 ??			       % 1
GPIO1:48310046 ??			       % 1
GPIO1:48310047 ??			       % 1
GPIO1:48310048 ??			       % 1
GPIO1:48310049 ??			       % 1
GPIO1:4831004A ??			       % 1
GPIO1:4831004B ??			       % 1
GPIO1:4831004C ??			       % 1
GPIO1:4831004D ??			       % 1
GPIO1:4831004E ??			       % 1
GPIO1:4831004F ??			       % 1
GPIO1:48310050 ??			       % 1
GPIO1:48310051 ??			       % 1
GPIO1:48310052 ??			       % 1
GPIO1:48310053 ??			       % 1
GPIO1:48310054 ??			       % 1
GPIO1:48310055 ??			       % 1
GPIO1:48310056 ??			       % 1
GPIO1:48310057 ??			       % 1
GPIO1:48310058 ??			       % 1
GPIO1:48310059 ??			       % 1
GPIO1:4831005A ??			       % 1
GPIO1:4831005B ??			       % 1
GPIO1:4831005C ??			       % 1
GPIO1:4831005D ??			       % 1
GPIO1:4831005E ??			       % 1
GPIO1:4831005F ??			       % 1
GPIO1:48310060 ??			       % 1
GPIO1:48310061 ??			       % 1
GPIO1:48310062 ??			       % 1
GPIO1:48310063 ??			       % 1
GPIO1:48310064 ??			       % 1
GPIO1:48310065 ??			       % 1
GPIO1:48310066 ??			       % 1
GPIO1:48310067 ??			       % 1
GPIO1:48310068 ??			       % 1
GPIO1:48310069 ??			       % 1
GPIO1:4831006A ??			       % 1
GPIO1:4831006B ??			       % 1
GPIO1:4831006C ??			       % 1
GPIO1:4831006D ??			       % 1
GPIO1:4831006E ??			       % 1
GPIO1:4831006F ??			       % 1
GPIO1:48310070 ??			       % 1
GPIO1:48310071 ??			       % 1
GPIO1:48310072 ??			       % 1
GPIO1:48310073 ??			       % 1
GPIO1:48310074 ??			       % 1
GPIO1:48310075 ??			       % 1
GPIO1:48310076 ??			       % 1
GPIO1:48310077 ??			       % 1
GPIO1:48310078 ??			       % 1
GPIO1:48310079 ??			       % 1
GPIO1:4831007A ??			       % 1
GPIO1:4831007B ??			       % 1
GPIO1:4831007C ??			       % 1
GPIO1:4831007D ??			       % 1
GPIO1:4831007E ??			       % 1
GPIO1:4831007F ??			       % 1
GPIO1:48310080 ??			       % 1
GPIO1:48310081 ??			       % 1
GPIO1:48310082 ??			       % 1
GPIO1:48310083 ??			       % 1
GPIO1:48310084 ??			       % 1
GPIO1:48310085 ??			       % 1
GPIO1:48310086 ??			       % 1
GPIO1:48310087 ??			       % 1
GPIO1:48310088 ??			       % 1
GPIO1:48310089 ??			       % 1
GPIO1:4831008A ??			       % 1
GPIO1:4831008B ??			       % 1
GPIO1:4831008C ??			       % 1
GPIO1:4831008D ??			       % 1
GPIO1:4831008E ??			       % 1
GPIO1:4831008F ??			       % 1
GPIO1:48310090 ??			       % 1
GPIO1:48310091 ??			       % 1
GPIO1:48310092 ??			       % 1
GPIO1:48310093 ??			       % 1
GPIO1:48310094 ??			       % 1
GPIO1:48310095 ??			       % 1
GPIO1:48310096 ??			       % 1
GPIO1:48310097 ??			       % 1
GPIO1:48310098 ??			       % 1
GPIO1:48310099 ??			       % 1
GPIO1:4831009A ??			       % 1
GPIO1:4831009B ??			       % 1
GPIO1:4831009C ??			       % 1
GPIO1:4831009D ??			       % 1
GPIO1:4831009E ??			       % 1
GPIO1:4831009F ??			       % 1
GPIO1:483100A0 ??			       % 1
GPIO1:483100A1 ??			       % 1
GPIO1:483100A2 ??			       % 1
GPIO1:483100A3 ??			       % 1
GPIO1:483100A4 ??			       % 1
GPIO1:483100A5 ??			       % 1
GPIO1:483100A6 ??			       % 1
GPIO1:483100A7 ??			       % 1
GPIO1:483100A8 ??			       % 1
GPIO1:483100A9 ??			       % 1
GPIO1:483100AA ??			       % 1
GPIO1:483100AB ??			       % 1
GPIO1:483100AC ??			       % 1
GPIO1:483100AD ??			       % 1
GPIO1:483100AE ??			       % 1
GPIO1:483100AF ??			       % 1
GPIO1:483100B0 ??			       % 1
GPIO1:483100B1 ??			       % 1
GPIO1:483100B2 ??			       % 1
GPIO1:483100B3 ??			       % 1
GPIO1:483100B4 ??			       % 1
GPIO1:483100B5 ??			       % 1
GPIO1:483100B6 ??			       % 1
GPIO1:483100B7 ??			       % 1
GPIO1:483100B8 ??			       % 1
GPIO1:483100B9 ??			       % 1
GPIO1:483100BA ??			       % 1
GPIO1:483100BB ??			       % 1
GPIO1:483100BC ??			       % 1
GPIO1:483100BD ??			       % 1
GPIO1:483100BE ??			       % 1
GPIO1:483100BF ??			       % 1
GPIO1:483100C0 ??			       % 1
GPIO1:483100C1 ??			       % 1
GPIO1:483100C2 ??			       % 1
GPIO1:483100C3 ??			       % 1
GPIO1:483100C4 ??			       % 1
GPIO1:483100C5 ??			       % 1
GPIO1:483100C6 ??			       % 1
GPIO1:483100C7 ??			       % 1
GPIO1:483100C8 ??			       % 1
GPIO1:483100C9 ??			       % 1
GPIO1:483100CA ??			       % 1
GPIO1:483100CB ??			       % 1
GPIO1:483100CC ??			       % 1
GPIO1:483100CD ??			       % 1
GPIO1:483100CE ??			       % 1
GPIO1:483100CF ??			       % 1
GPIO1:483100D0 ??			       % 1
GPIO1:483100D1 ??			       % 1
GPIO1:483100D2 ??			       % 1
GPIO1:483100D3 ??			       % 1
GPIO1:483100D4 ??			       % 1
GPIO1:483100D5 ??			       % 1
GPIO1:483100D6 ??			       % 1
GPIO1:483100D7 ??			       % 1
GPIO1:483100D8 ??			       % 1
GPIO1:483100D9 ??			       % 1
GPIO1:483100DA ??			       % 1
GPIO1:483100DB ??			       % 1
GPIO1:483100DC ??			       % 1
GPIO1:483100DD ??			       % 1
GPIO1:483100DE ??			       % 1
GPIO1:483100DF ??			       % 1
GPIO1:483100E0 ??			       % 1
GPIO1:483100E1 ??			       % 1
GPIO1:483100E2 ??			       % 1
GPIO1:483100E3 ??			       % 1
GPIO1:483100E4 ??			       % 1
GPIO1:483100E5 ??			       % 1
GPIO1:483100E6 ??			       % 1
GPIO1:483100E7 ??			       % 1
GPIO1:483100E8 ??			       % 1
GPIO1:483100E9 ??			       % 1
GPIO1:483100EA ??			       % 1
GPIO1:483100EB ??			       % 1
GPIO1:483100EC ??			       % 1
GPIO1:483100ED ??			       % 1
GPIO1:483100EE ??			       % 1
GPIO1:483100EF ??			       % 1
GPIO1:483100F0 ??			       % 1
GPIO1:483100F1 ??			       % 1
GPIO1:483100F2 ??			       % 1
GPIO1:483100F3 ??			       % 1
GPIO1:483100F4 ??			       % 1
GPIO1:483100F5 ??			       % 1
GPIO1:483100F6 ??			       % 1
GPIO1:483100F7 ??			       % 1
GPIO1:483100F8 ??			       % 1
GPIO1:483100F9 ??			       % 1
GPIO1:483100FA ??			       % 1
GPIO1:483100FB ??			       % 1
GPIO1:483100FC ??			       % 1
GPIO1:483100FD ??			       % 1
GPIO1:483100FE ??			       % 1
GPIO1:483100FF ??			       % 1
GPIO1:48310100 ??			       % 1
GPIO1:48310101 ??			       % 1
GPIO1:48310102 ??			       % 1
GPIO1:48310103 ??			       % 1
GPIO1:48310104 ??			       % 1
GPIO1:48310105 ??			       % 1
GPIO1:48310106 ??			       % 1
GPIO1:48310107 ??			       % 1
GPIO1:48310108 ??			       % 1
GPIO1:48310109 ??			       % 1
GPIO1:4831010A ??			       % 1
GPIO1:4831010B ??			       % 1
GPIO1:4831010C ??			       % 1
GPIO1:4831010D ??			       % 1
GPIO1:4831010E ??			       % 1
GPIO1:4831010F ??			       % 1
GPIO1:48310110 ??			       % 1
GPIO1:48310111 ??			       % 1
GPIO1:48310112 ??			       % 1
GPIO1:48310113 ??			       % 1
GPIO1:48310114 ??			       % 1
GPIO1:48310115 ??			       % 1
GPIO1:48310116 ??			       % 1
GPIO1:48310117 ??			       % 1
GPIO1:48310118 ??			       % 1
GPIO1:48310119 ??			       % 1
GPIO1:4831011A ??			       % 1
GPIO1:4831011B ??			       % 1
GPIO1:4831011C ??			       % 1
GPIO1:4831011D ??			       % 1
GPIO1:4831011E ??			       % 1
GPIO1:4831011F ??			       % 1
GPIO1:48310120 ??			       % 1
GPIO1:48310121 ??			       % 1
GPIO1:48310122 ??			       % 1
GPIO1:48310123 ??			       % 1
GPIO1:48310124 ??			       % 1
GPIO1:48310125 ??			       % 1
GPIO1:48310126 ??			       % 1
GPIO1:48310127 ??			       % 1
GPIO1:48310128 ??			       % 1
GPIO1:48310129 ??			       % 1
GPIO1:4831012A ??			       % 1
GPIO1:4831012B ??			       % 1
GPIO1:4831012C ??			       % 1
GPIO1:4831012D ??			       % 1
GPIO1:4831012E ??			       % 1
GPIO1:4831012F ??			       % 1
GPIO1:48310130 ??			       % 1
GPIO1:48310131 ??			       % 1
GPIO1:48310132 ??			       % 1
GPIO1:48310133 ??			       % 1
GPIO1:48310134 ??			       % 1
GPIO1:48310135 ??			       % 1
GPIO1:48310136 ??			       % 1
GPIO1:48310137 ??			       % 1
GPIO1:48310138 ??			       % 1
GPIO1:48310139 ??			       % 1
GPIO1:4831013A ??			       % 1
GPIO1:4831013B ??			       % 1
GPIO1:4831013C ??			       % 1
GPIO1:4831013D ??			       % 1
GPIO1:4831013E ??			       % 1
GPIO1:4831013F ??			       % 1
GPIO1:48310140 ??			       % 1
GPIO1:48310141 ??			       % 1
GPIO1:48310142 ??			       % 1
GPIO1:48310143 ??			       % 1
GPIO1:48310144 ??			       % 1
GPIO1:48310145 ??			       % 1
GPIO1:48310146 ??			       % 1
GPIO1:48310147 ??			       % 1
GPIO1:48310148 ??			       % 1
GPIO1:48310149 ??			       % 1
GPIO1:4831014A ??			       % 1
GPIO1:4831014B ??			       % 1
GPIO1:4831014C ??			       % 1
GPIO1:4831014D ??			       % 1
GPIO1:4831014E ??			       % 1
GPIO1:4831014F ??			       % 1
GPIO1:48310150 ??			       % 1
GPIO1:48310151 ??			       % 1
GPIO1:48310152 ??			       % 1
GPIO1:48310153 ??			       % 1
GPIO1:48310154 ??			       % 1
GPIO1:48310155 ??			       % 1
GPIO1:48310156 ??			       % 1
GPIO1:48310157 ??			       % 1
GPIO1:48310158 ??			       % 1
GPIO1:48310159 ??			       % 1
GPIO1:4831015A ??			       % 1
GPIO1:4831015B ??			       % 1
GPIO1:4831015C ??			       % 1
GPIO1:4831015D ??			       % 1
GPIO1:4831015E ??			       % 1
GPIO1:4831015F ??			       % 1
GPIO1:48310160 ??			       % 1
GPIO1:48310161 ??			       % 1
GPIO1:48310162 ??			       % 1
GPIO1:48310163 ??			       % 1
GPIO1:48310164 ??			       % 1
GPIO1:48310165 ??			       % 1
GPIO1:48310166 ??			       % 1
GPIO1:48310167 ??			       % 1
GPIO1:48310168 ??			       % 1
GPIO1:48310169 ??			       % 1
GPIO1:4831016A ??			       % 1
GPIO1:4831016B ??			       % 1
GPIO1:4831016C ??			       % 1
GPIO1:4831016D ??			       % 1
GPIO1:4831016E ??			       % 1
GPIO1:4831016F ??			       % 1
GPIO1:48310170 ??			       % 1
GPIO1:48310171 ??			       % 1
GPIO1:48310172 ??			       % 1
GPIO1:48310173 ??			       % 1
GPIO1:48310174 ??			       % 1
GPIO1:48310175 ??			       % 1
GPIO1:48310176 ??			       % 1
GPIO1:48310177 ??			       % 1
GPIO1:48310178 ??			       % 1
GPIO1:48310179 ??			       % 1
GPIO1:4831017A ??			       % 1
GPIO1:4831017B ??			       % 1
GPIO1:4831017C ??			       % 1
GPIO1:4831017D ??			       % 1
GPIO1:4831017E ??			       % 1
GPIO1:4831017F ??			       % 1
GPIO1:48310180 ??			       % 1
GPIO1:48310181 ??			       % 1
GPIO1:48310182 ??			       % 1
GPIO1:48310183 ??			       % 1
GPIO1:48310184 ??			       % 1
GPIO1:48310185 ??			       % 1
GPIO1:48310186 ??			       % 1
GPIO1:48310187 ??			       % 1
GPIO1:48310188 ??			       % 1
GPIO1:48310189 ??			       % 1
GPIO1:4831018A ??			       % 1
GPIO1:4831018B ??			       % 1
GPIO1:4831018C ??			       % 1
GPIO1:4831018D ??			       % 1
GPIO1:4831018E ??			       % 1
GPIO1:4831018F ??			       % 1
GPIO1:48310190 ??			       % 1
GPIO1:48310191 ??			       % 1
GPIO1:48310192 ??			       % 1
GPIO1:48310193 ??			       % 1
GPIO1:48310194 ??			       % 1
GPIO1:48310195 ??			       % 1
GPIO1:48310196 ??			       % 1
GPIO1:48310197 ??			       % 1
GPIO1:48310198 ??			       % 1
GPIO1:48310199 ??			       % 1
GPIO1:4831019A ??			       % 1
GPIO1:4831019B ??			       % 1
GPIO1:4831019C ??			       % 1
GPIO1:4831019D ??			       % 1
GPIO1:4831019E ??			       % 1
GPIO1:4831019F ??			       % 1
GPIO1:483101A0 ??			       % 1
GPIO1:483101A1 ??			       % 1
GPIO1:483101A2 ??			       % 1
GPIO1:483101A3 ??			       % 1
GPIO1:483101A4 ??			       % 1
GPIO1:483101A5 ??			       % 1
GPIO1:483101A6 ??			       % 1
GPIO1:483101A7 ??			       % 1
GPIO1:483101A8 ??			       % 1
GPIO1:483101A9 ??			       % 1
GPIO1:483101AA ??			       % 1
GPIO1:483101AB ??			       % 1
GPIO1:483101AC ??			       % 1
GPIO1:483101AD ??			       % 1
GPIO1:483101AE ??			       % 1
GPIO1:483101AF ??			       % 1
GPIO1:483101B0 ??			       % 1
GPIO1:483101B1 ??			       % 1
GPIO1:483101B2 ??			       % 1
GPIO1:483101B3 ??			       % 1
GPIO1:483101B4 ??			       % 1
GPIO1:483101B5 ??			       % 1
GPIO1:483101B6 ??			       % 1
GPIO1:483101B7 ??			       % 1
GPIO1:483101B8 ??			       % 1
GPIO1:483101B9 ??			       % 1
GPIO1:483101BA ??			       % 1
GPIO1:483101BB ??			       % 1
GPIO1:483101BC ??			       % 1
GPIO1:483101BD ??			       % 1
GPIO1:483101BE ??			       % 1
GPIO1:483101BF ??			       % 1
GPIO1:483101C0 ??			       % 1
GPIO1:483101C1 ??			       % 1
GPIO1:483101C2 ??			       % 1
GPIO1:483101C3 ??			       % 1
GPIO1:483101C4 ??			       % 1
GPIO1:483101C5 ??			       % 1
GPIO1:483101C6 ??			       % 1
GPIO1:483101C7 ??			       % 1
GPIO1:483101C8 ??			       % 1
GPIO1:483101C9 ??			       % 1
GPIO1:483101CA ??			       % 1
GPIO1:483101CB ??			       % 1
GPIO1:483101CC ??			       % 1
GPIO1:483101CD ??			       % 1
GPIO1:483101CE ??			       % 1
GPIO1:483101CF ??			       % 1
GPIO1:483101D0 ??			       % 1
GPIO1:483101D1 ??			       % 1
GPIO1:483101D2 ??			       % 1
GPIO1:483101D3 ??			       % 1
GPIO1:483101D4 ??			       % 1
GPIO1:483101D5 ??			       % 1
GPIO1:483101D6 ??			       % 1
GPIO1:483101D7 ??			       % 1
GPIO1:483101D8 ??			       % 1
GPIO1:483101D9 ??			       % 1
GPIO1:483101DA ??			       % 1
GPIO1:483101DB ??			       % 1
GPIO1:483101DC ??			       % 1
GPIO1:483101DD ??			       % 1
GPIO1:483101DE ??			       % 1
GPIO1:483101DF ??			       % 1
GPIO1:483101E0 ??			       % 1
GPIO1:483101E1 ??			       % 1
GPIO1:483101E2 ??			       % 1
GPIO1:483101E3 ??			       % 1
GPIO1:483101E4 ??			       % 1
GPIO1:483101E5 ??			       % 1
GPIO1:483101E6 ??			       % 1
GPIO1:483101E7 ??			       % 1
GPIO1:483101E8 ??			       % 1
GPIO1:483101E9 ??			       % 1
GPIO1:483101EA ??			       % 1
GPIO1:483101EB ??			       % 1
GPIO1:483101EC ??			       % 1
GPIO1:483101ED ??			       % 1
GPIO1:483101EE ??			       % 1
GPIO1:483101EF ??			       % 1
GPIO1:483101F0 ??			       % 1
GPIO1:483101F1 ??			       % 1
GPIO1:483101F2 ??			       % 1
GPIO1:483101F3 ??			       % 1
GPIO1:483101F4 ??			       % 1
GPIO1:483101F5 ??			       % 1
GPIO1:483101F6 ??			       % 1
GPIO1:483101F7 ??			       % 1
GPIO1:483101F8 ??			       % 1
GPIO1:483101F9 ??			       % 1
GPIO1:483101FA ??			       % 1
GPIO1:483101FB ??			       % 1
GPIO1:483101FC ??			       % 1
GPIO1:483101FD ??			       % 1
GPIO1:483101FE ??			       % 1
GPIO1:483101FF ??			       % 1
GPIO1:48310200 ??			       % 1
GPIO1:48310201 ??			       % 1
GPIO1:48310202 ??			       % 1
GPIO1:48310203 ??			       % 1
GPIO1:48310204 ??			       % 1
GPIO1:48310205 ??			       % 1
GPIO1:48310206 ??			       % 1
GPIO1:48310207 ??			       % 1
GPIO1:48310208 ??			       % 1
GPIO1:48310209 ??			       % 1
GPIO1:4831020A ??			       % 1
GPIO1:4831020B ??			       % 1
GPIO1:4831020C ??			       % 1
GPIO1:4831020D ??			       % 1
GPIO1:4831020E ??			       % 1
GPIO1:4831020F ??			       % 1
GPIO1:48310210 ??			       % 1
GPIO1:48310211 ??			       % 1
GPIO1:48310212 ??			       % 1
GPIO1:48310213 ??			       % 1
GPIO1:48310214 ??			       % 1
GPIO1:48310215 ??			       % 1
GPIO1:48310216 ??			       % 1
GPIO1:48310217 ??			       % 1
GPIO1:48310218 ??			       % 1
GPIO1:48310219 ??			       % 1
GPIO1:4831021A ??			       % 1
GPIO1:4831021B ??			       % 1
GPIO1:4831021C ??			       % 1
GPIO1:4831021D ??			       % 1
GPIO1:4831021E ??			       % 1
GPIO1:4831021F ??			       % 1
GPIO1:48310220 ??			       % 1
GPIO1:48310221 ??			       % 1
GPIO1:48310222 ??			       % 1
GPIO1:48310223 ??			       % 1
GPIO1:48310224 ??			       % 1
GPIO1:48310225 ??			       % 1
GPIO1:48310226 ??			       % 1
GPIO1:48310227 ??			       % 1
GPIO1:48310228 ??			       % 1
GPIO1:48310229 ??			       % 1
GPIO1:4831022A ??			       % 1
GPIO1:4831022B ??			       % 1
GPIO1:4831022C ??			       % 1
GPIO1:4831022D ??			       % 1
GPIO1:4831022E ??			       % 1
GPIO1:4831022F ??			       % 1
GPIO1:48310230 ??			       % 1
GPIO1:48310231 ??			       % 1
GPIO1:48310232 ??			       % 1
GPIO1:48310233 ??			       % 1
GPIO1:48310234 ??			       % 1
GPIO1:48310235 ??			       % 1
GPIO1:48310236 ??			       % 1
GPIO1:48310237 ??			       % 1
GPIO1:48310238 ??			       % 1
GPIO1:48310239 ??			       % 1
GPIO1:4831023A ??			       % 1
GPIO1:4831023B ??			       % 1
GPIO1:4831023C ??			       % 1
GPIO1:4831023D ??			       % 1
GPIO1:4831023E ??			       % 1
GPIO1:4831023F ??			       % 1
GPIO1:48310240 ??			       % 1
GPIO1:48310241 ??			       % 1
GPIO1:48310242 ??			       % 1
GPIO1:48310243 ??			       % 1
GPIO1:48310244 ??			       % 1
GPIO1:48310245 ??			       % 1
GPIO1:48310246 ??			       % 1
GPIO1:48310247 ??			       % 1
GPIO1:48310248 ??			       % 1
GPIO1:48310249 ??			       % 1
GPIO1:4831024A ??			       % 1
GPIO1:4831024B ??			       % 1
GPIO1:4831024C ??			       % 1
GPIO1:4831024D ??			       % 1
GPIO1:4831024E ??			       % 1
GPIO1:4831024F ??			       % 1
GPIO1:48310250 ??			       % 1
GPIO1:48310251 ??			       % 1
GPIO1:48310252 ??			       % 1
GPIO1:48310253 ??			       % 1
GPIO1:48310254 ??			       % 1
GPIO1:48310255 ??			       % 1
GPIO1:48310256 ??			       % 1
GPIO1:48310257 ??			       % 1
GPIO1:48310258 ??			       % 1
GPIO1:48310259 ??			       % 1
GPIO1:4831025A ??			       % 1
GPIO1:4831025B ??			       % 1
GPIO1:4831025C ??			       % 1
GPIO1:4831025D ??			       % 1
GPIO1:4831025E ??			       % 1
GPIO1:4831025F ??			       % 1
GPIO1:48310260 ??			       % 1
GPIO1:48310261 ??			       % 1
GPIO1:48310262 ??			       % 1
GPIO1:48310263 ??			       % 1
GPIO1:48310264 ??			       % 1
GPIO1:48310265 ??			       % 1
GPIO1:48310266 ??			       % 1
GPIO1:48310267 ??			       % 1
GPIO1:48310268 ??			       % 1
GPIO1:48310269 ??			       % 1
GPIO1:4831026A ??			       % 1
GPIO1:4831026B ??			       % 1
GPIO1:4831026C ??			       % 1
GPIO1:4831026D ??			       % 1
GPIO1:4831026E ??			       % 1
GPIO1:4831026F ??			       % 1
GPIO1:48310270 ??			       % 1
GPIO1:48310271 ??			       % 1
GPIO1:48310272 ??			       % 1
GPIO1:48310273 ??			       % 1
GPIO1:48310274 ??			       % 1
GPIO1:48310275 ??			       % 1
GPIO1:48310276 ??			       % 1
GPIO1:48310277 ??			       % 1
GPIO1:48310278 ??			       % 1
GPIO1:48310279 ??			       % 1
GPIO1:4831027A ??			       % 1
GPIO1:4831027B ??			       % 1
GPIO1:4831027C ??			       % 1
GPIO1:4831027D ??			       % 1
GPIO1:4831027E ??			       % 1
GPIO1:4831027F ??			       % 1
GPIO1:48310280 ??			       % 1
GPIO1:48310281 ??			       % 1
GPIO1:48310282 ??			       % 1
GPIO1:48310283 ??			       % 1
GPIO1:48310284 ??			       % 1
GPIO1:48310285 ??			       % 1
GPIO1:48310286 ??			       % 1
GPIO1:48310287 ??			       % 1
GPIO1:48310288 ??			       % 1
GPIO1:48310289 ??			       % 1
GPIO1:4831028A ??			       % 1
GPIO1:4831028B ??			       % 1
GPIO1:4831028C ??			       % 1
GPIO1:4831028D ??			       % 1
GPIO1:4831028E ??			       % 1
GPIO1:4831028F ??			       % 1
GPIO1:48310290 ??			       % 1
GPIO1:48310291 ??			       % 1
GPIO1:48310292 ??			       % 1
GPIO1:48310293 ??			       % 1
GPIO1:48310294 ??			       % 1
GPIO1:48310295 ??			       % 1
GPIO1:48310296 ??			       % 1
GPIO1:48310297 ??			       % 1
GPIO1:48310298 ??			       % 1
GPIO1:48310299 ??			       % 1
GPIO1:4831029A ??			       % 1
GPIO1:4831029B ??			       % 1
GPIO1:4831029C ??			       % 1
GPIO1:4831029D ??			       % 1
GPIO1:4831029E ??			       % 1
GPIO1:4831029F ??			       % 1
GPIO1:483102A0 ??			       % 1
GPIO1:483102A1 ??			       % 1
GPIO1:483102A2 ??			       % 1
GPIO1:483102A3 ??			       % 1
GPIO1:483102A4 ??			       % 1
GPIO1:483102A5 ??			       % 1
GPIO1:483102A6 ??			       % 1
GPIO1:483102A7 ??			       % 1
GPIO1:483102A8 ??			       % 1
GPIO1:483102A9 ??			       % 1
GPIO1:483102AA ??			       % 1
GPIO1:483102AB ??			       % 1
GPIO1:483102AC ??			       % 1
GPIO1:483102AD ??			       % 1
GPIO1:483102AE ??			       % 1
GPIO1:483102AF ??			       % 1
GPIO1:483102B0 ??			       % 1
GPIO1:483102B1 ??			       % 1
GPIO1:483102B2 ??			       % 1
GPIO1:483102B3 ??			       % 1
GPIO1:483102B4 ??			       % 1
GPIO1:483102B5 ??			       % 1
GPIO1:483102B6 ??			       % 1
GPIO1:483102B7 ??			       % 1
GPIO1:483102B8 ??			       % 1
GPIO1:483102B9 ??			       % 1
GPIO1:483102BA ??			       % 1
GPIO1:483102BB ??			       % 1
GPIO1:483102BC ??			       % 1
GPIO1:483102BD ??			       % 1
GPIO1:483102BE ??			       % 1
GPIO1:483102BF ??			       % 1
GPIO1:483102C0 ??			       % 1
GPIO1:483102C1 ??			       % 1
GPIO1:483102C2 ??			       % 1
GPIO1:483102C3 ??			       % 1
GPIO1:483102C4 ??			       % 1
GPIO1:483102C5 ??			       % 1
GPIO1:483102C6 ??			       % 1
GPIO1:483102C7 ??			       % 1
GPIO1:483102C8 ??			       % 1
GPIO1:483102C9 ??			       % 1
GPIO1:483102CA ??			       % 1
GPIO1:483102CB ??			       % 1
GPIO1:483102CC ??			       % 1
GPIO1:483102CD ??			       % 1
GPIO1:483102CE ??			       % 1
GPIO1:483102CF ??			       % 1
GPIO1:483102D0 ??			       % 1
GPIO1:483102D1 ??			       % 1
GPIO1:483102D2 ??			       % 1
GPIO1:483102D3 ??			       % 1
GPIO1:483102D4 ??			       % 1
GPIO1:483102D5 ??			       % 1
GPIO1:483102D6 ??			       % 1
GPIO1:483102D7 ??			       % 1
GPIO1:483102D8 ??			       % 1
GPIO1:483102D9 ??			       % 1
GPIO1:483102DA ??			       % 1
GPIO1:483102DB ??			       % 1
GPIO1:483102DC ??			       % 1
GPIO1:483102DD ??			       % 1
GPIO1:483102DE ??			       % 1
GPIO1:483102DF ??			       % 1
GPIO1:483102E0 ??			       % 1
GPIO1:483102E1 ??			       % 1
GPIO1:483102E2 ??			       % 1
GPIO1:483102E3 ??			       % 1
GPIO1:483102E4 ??			       % 1
GPIO1:483102E5 ??			       % 1
GPIO1:483102E6 ??			       % 1
GPIO1:483102E7 ??			       % 1
GPIO1:483102E8 ??			       % 1
GPIO1:483102E9 ??			       % 1
GPIO1:483102EA ??			       % 1
GPIO1:483102EB ??			       % 1
GPIO1:483102EC ??			       % 1
GPIO1:483102ED ??			       % 1
GPIO1:483102EE ??			       % 1
GPIO1:483102EF ??			       % 1
GPIO1:483102F0 ??			       % 1
GPIO1:483102F1 ??			       % 1
GPIO1:483102F2 ??			       % 1
GPIO1:483102F3 ??			       % 1
GPIO1:483102F4 ??			       % 1
GPIO1:483102F5 ??			       % 1
GPIO1:483102F6 ??			       % 1
GPIO1:483102F7 ??			       % 1
GPIO1:483102F8 ??			       % 1
GPIO1:483102F9 ??			       % 1
GPIO1:483102FA ??			       % 1
GPIO1:483102FB ??			       % 1
GPIO1:483102FC ??			       % 1
GPIO1:483102FD ??			       % 1
GPIO1:483102FE ??			       % 1
GPIO1:483102FF ??			       % 1
GPIO1:48310300 ??			       % 1
GPIO1:48310301 ??			       % 1
GPIO1:48310302 ??			       % 1
GPIO1:48310303 ??			       % 1
GPIO1:48310304 ??			       % 1
GPIO1:48310305 ??			       % 1
GPIO1:48310306 ??			       % 1
GPIO1:48310307 ??			       % 1
GPIO1:48310308 ??			       % 1
GPIO1:48310309 ??			       % 1
GPIO1:4831030A ??			       % 1
GPIO1:4831030B ??			       % 1
GPIO1:4831030C ??			       % 1
GPIO1:4831030D ??			       % 1
GPIO1:4831030E ??			       % 1
GPIO1:4831030F ??			       % 1
GPIO1:48310310 ??			       % 1
GPIO1:48310311 ??			       % 1
GPIO1:48310312 ??			       % 1
GPIO1:48310313 ??			       % 1
GPIO1:48310314 ??			       % 1
GPIO1:48310315 ??			       % 1
GPIO1:48310316 ??			       % 1
GPIO1:48310317 ??			       % 1
GPIO1:48310318 ??			       % 1
GPIO1:48310319 ??			       % 1
GPIO1:4831031A ??			       % 1
GPIO1:4831031B ??			       % 1
GPIO1:4831031C ??			       % 1
GPIO1:4831031D ??			       % 1
GPIO1:4831031E ??			       % 1
GPIO1:4831031F ??			       % 1
GPIO1:48310320 ??			       % 1
GPIO1:48310321 ??			       % 1
GPIO1:48310322 ??			       % 1
GPIO1:48310323 ??			       % 1
GPIO1:48310324 ??			       % 1
GPIO1:48310325 ??			       % 1
GPIO1:48310326 ??			       % 1
GPIO1:48310327 ??			       % 1
GPIO1:48310328 ??			       % 1
GPIO1:48310329 ??			       % 1
GPIO1:4831032A ??			       % 1
GPIO1:4831032B ??			       % 1
GPIO1:4831032C ??			       % 1
GPIO1:4831032D ??			       % 1
GPIO1:4831032E ??			       % 1
GPIO1:4831032F ??			       % 1
GPIO1:48310330 ??			       % 1
GPIO1:48310331 ??			       % 1
GPIO1:48310332 ??			       % 1
GPIO1:48310333 ??			       % 1
GPIO1:48310334 ??			       % 1
GPIO1:48310335 ??			       % 1
GPIO1:48310336 ??			       % 1
GPIO1:48310337 ??			       % 1
GPIO1:48310338 ??			       % 1
GPIO1:48310339 ??			       % 1
GPIO1:4831033A ??			       % 1
GPIO1:4831033B ??			       % 1
GPIO1:4831033C ??			       % 1
GPIO1:4831033D ??			       % 1
GPIO1:4831033E ??			       % 1
GPIO1:4831033F ??			       % 1
GPIO1:48310340 ??			       % 1
GPIO1:48310341 ??			       % 1
GPIO1:48310342 ??			       % 1
GPIO1:48310343 ??			       % 1
GPIO1:48310344 ??			       % 1
GPIO1:48310345 ??			       % 1
GPIO1:48310346 ??			       % 1
GPIO1:48310347 ??			       % 1
GPIO1:48310348 ??			       % 1
GPIO1:48310349 ??			       % 1
GPIO1:4831034A ??			       % 1
GPIO1:4831034B ??			       % 1
GPIO1:4831034C ??			       % 1
GPIO1:4831034D ??			       % 1
GPIO1:4831034E ??			       % 1
GPIO1:4831034F ??			       % 1
GPIO1:48310350 ??			       % 1
GPIO1:48310351 ??			       % 1
GPIO1:48310352 ??			       % 1
GPIO1:48310353 ??			       % 1
GPIO1:48310354 ??			       % 1
GPIO1:48310355 ??			       % 1
GPIO1:48310356 ??			       % 1
GPIO1:48310357 ??			       % 1
GPIO1:48310358 ??			       % 1
GPIO1:48310359 ??			       % 1
GPIO1:4831035A ??			       % 1
GPIO1:4831035B ??			       % 1
GPIO1:4831035C ??			       % 1
GPIO1:4831035D ??			       % 1
GPIO1:4831035E ??			       % 1
GPIO1:4831035F ??			       % 1
GPIO1:48310360 ??			       % 1
GPIO1:48310361 ??			       % 1
GPIO1:48310362 ??			       % 1
GPIO1:48310363 ??			       % 1
GPIO1:48310364 ??			       % 1
GPIO1:48310365 ??			       % 1
GPIO1:48310366 ??			       % 1
GPIO1:48310367 ??			       % 1
GPIO1:48310368 ??			       % 1
GPIO1:48310369 ??			       % 1
GPIO1:4831036A ??			       % 1
GPIO1:4831036B ??			       % 1
GPIO1:4831036C ??			       % 1
GPIO1:4831036D ??			       % 1
GPIO1:4831036E ??			       % 1
GPIO1:4831036F ??			       % 1
GPIO1:48310370 ??			       % 1
GPIO1:48310371 ??			       % 1
GPIO1:48310372 ??			       % 1
GPIO1:48310373 ??			       % 1
GPIO1:48310374 ??			       % 1
GPIO1:48310375 ??			       % 1
GPIO1:48310376 ??			       % 1
GPIO1:48310377 ??			       % 1
GPIO1:48310378 ??			       % 1
GPIO1:48310379 ??			       % 1
GPIO1:4831037A ??			       % 1
GPIO1:4831037B ??			       % 1
GPIO1:4831037C ??			       % 1
GPIO1:4831037D ??			       % 1
GPIO1:4831037E ??			       % 1
GPIO1:4831037F ??			       % 1
GPIO1:48310380 ??			       % 1
GPIO1:48310381 ??			       % 1
GPIO1:48310382 ??			       % 1
GPIO1:48310383 ??			       % 1
GPIO1:48310384 ??			       % 1
GPIO1:48310385 ??			       % 1
GPIO1:48310386 ??			       % 1
GPIO1:48310387 ??			       % 1
GPIO1:48310388 ??			       % 1
GPIO1:48310389 ??			       % 1
GPIO1:4831038A ??			       % 1
GPIO1:4831038B ??			       % 1
GPIO1:4831038C ??			       % 1
GPIO1:4831038D ??			       % 1
GPIO1:4831038E ??			       % 1
GPIO1:4831038F ??			       % 1
GPIO1:48310390 ??			       % 1
GPIO1:48310391 ??			       % 1
GPIO1:48310392 ??			       % 1
GPIO1:48310393 ??			       % 1
GPIO1:48310394 ??			       % 1
GPIO1:48310395 ??			       % 1
GPIO1:48310396 ??			       % 1
GPIO1:48310397 ??			       % 1
GPIO1:48310398 ??			       % 1
GPIO1:48310399 ??			       % 1
GPIO1:4831039A ??			       % 1
GPIO1:4831039B ??			       % 1
GPIO1:4831039C ??			       % 1
GPIO1:4831039D ??			       % 1
GPIO1:4831039E ??			       % 1
GPIO1:4831039F ??			       % 1
GPIO1:483103A0 ??			       % 1
GPIO1:483103A1 ??			       % 1
GPIO1:483103A2 ??			       % 1
GPIO1:483103A3 ??			       % 1
GPIO1:483103A4 ??			       % 1
GPIO1:483103A5 ??			       % 1
GPIO1:483103A6 ??			       % 1
GPIO1:483103A7 ??			       % 1
GPIO1:483103A8 ??			       % 1
GPIO1:483103A9 ??			       % 1
GPIO1:483103AA ??			       % 1
GPIO1:483103AB ??			       % 1
GPIO1:483103AC ??			       % 1
GPIO1:483103AD ??			       % 1
GPIO1:483103AE ??			       % 1
GPIO1:483103AF ??			       % 1
GPIO1:483103B0 ??			       % 1
GPIO1:483103B1 ??			       % 1
GPIO1:483103B2 ??			       % 1
GPIO1:483103B3 ??			       % 1
GPIO1:483103B4 ??			       % 1
GPIO1:483103B5 ??			       % 1
GPIO1:483103B6 ??			       % 1
GPIO1:483103B7 ??			       % 1
GPIO1:483103B8 ??			       % 1
GPIO1:483103B9 ??			       % 1
GPIO1:483103BA ??			       % 1
GPIO1:483103BB ??			       % 1
GPIO1:483103BC ??			       % 1
GPIO1:483103BD ??			       % 1
GPIO1:483103BE ??			       % 1
GPIO1:483103BF ??			       % 1
GPIO1:483103C0 ??			       % 1
GPIO1:483103C1 ??			       % 1
GPIO1:483103C2 ??			       % 1
GPIO1:483103C3 ??			       % 1
GPIO1:483103C4 ??			       % 1
GPIO1:483103C5 ??			       % 1
GPIO1:483103C6 ??			       % 1
GPIO1:483103C7 ??			       % 1
GPIO1:483103C8 ??			       % 1
GPIO1:483103C9 ??			       % 1
GPIO1:483103CA ??			       % 1
GPIO1:483103CB ??			       % 1
GPIO1:483103CC ??			       % 1
GPIO1:483103CD ??			       % 1
GPIO1:483103CE ??			       % 1
GPIO1:483103CF ??			       % 1
GPIO1:483103D0 ??			       % 1
GPIO1:483103D1 ??			       % 1
GPIO1:483103D2 ??			       % 1
GPIO1:483103D3 ??			       % 1
GPIO1:483103D4 ??			       % 1
GPIO1:483103D5 ??			       % 1
GPIO1:483103D6 ??			       % 1
GPIO1:483103D7 ??			       % 1
GPIO1:483103D8 ??			       % 1
GPIO1:483103D9 ??			       % 1
GPIO1:483103DA ??			       % 1
GPIO1:483103DB ??			       % 1
GPIO1:483103DC ??			       % 1
GPIO1:483103DD ??			       % 1
GPIO1:483103DE ??			       % 1
GPIO1:483103DF ??			       % 1
GPIO1:483103E0 ??			       % 1
GPIO1:483103E1 ??			       % 1
GPIO1:483103E2 ??			       % 1
GPIO1:483103E3 ??			       % 1
GPIO1:483103E4 ??			       % 1
GPIO1:483103E5 ??			       % 1
GPIO1:483103E6 ??			       % 1
GPIO1:483103E7 ??			       % 1
GPIO1:483103E8 ??			       % 1
GPIO1:483103E9 ??			       % 1
GPIO1:483103EA ??			       % 1
GPIO1:483103EB ??			       % 1
GPIO1:483103EC ??			       % 1
GPIO1:483103ED ??			       % 1
GPIO1:483103EE ??			       % 1
GPIO1:483103EF ??			       % 1
GPIO1:483103F0 ??			       % 1
GPIO1:483103F1 ??			       % 1
GPIO1:483103F2 ??			       % 1
GPIO1:483103F3 ??			       % 1
GPIO1:483103F4 ??			       % 1
GPIO1:483103F5 ??			       % 1
GPIO1:483103F6 ??			       % 1
GPIO1:483103F7 ??			       % 1
GPIO1:483103F8 ??			       % 1
GPIO1:483103F9 ??			       % 1
GPIO1:483103FA ??			       % 1
GPIO1:483103FB ??			       % 1
GPIO1:483103FC ??			       % 1
GPIO1:483103FD ??			       % 1
GPIO1:483103FE ??			       % 1
GPIO1:483103FF ??			       % 1
GPIO1:48310400 ??			       % 1
GPIO1:48310401 ??			       % 1
GPIO1:48310402 ??			       % 1
GPIO1:48310403 ??			       % 1
GPIO1:48310404 ??			       % 1
GPIO1:48310405 ??			       % 1
GPIO1:48310406 ??			       % 1
GPIO1:48310407 ??			       % 1
GPIO1:48310408 ??			       % 1
GPIO1:48310409 ??			       % 1
GPIO1:4831040A ??			       % 1
GPIO1:4831040B ??			       % 1
GPIO1:4831040C ??			       % 1
GPIO1:4831040D ??			       % 1
GPIO1:4831040E ??			       % 1
GPIO1:4831040F ??			       % 1
GPIO1:48310410 ??			       % 1
GPIO1:48310411 ??			       % 1
GPIO1:48310412 ??			       % 1
GPIO1:48310413 ??			       % 1
GPIO1:48310414 ??			       % 1
GPIO1:48310415 ??			       % 1
GPIO1:48310416 ??			       % 1
GPIO1:48310417 ??			       % 1
GPIO1:48310418 ??			       % 1
GPIO1:48310419 ??			       % 1
GPIO1:4831041A ??			       % 1
GPIO1:4831041B ??			       % 1
GPIO1:4831041C ??			       % 1
GPIO1:4831041D ??			       % 1
GPIO1:4831041E ??			       % 1
GPIO1:4831041F ??			       % 1
GPIO1:48310420 ??			       % 1
GPIO1:48310421 ??			       % 1
GPIO1:48310422 ??			       % 1
GPIO1:48310423 ??			       % 1
GPIO1:48310424 ??			       % 1
GPIO1:48310425 ??			       % 1
GPIO1:48310426 ??			       % 1
GPIO1:48310427 ??			       % 1
GPIO1:48310428 ??			       % 1
GPIO1:48310429 ??			       % 1
GPIO1:4831042A ??			       % 1
GPIO1:4831042B ??			       % 1
GPIO1:4831042C ??			       % 1
GPIO1:4831042D ??			       % 1
GPIO1:4831042E ??			       % 1
GPIO1:4831042F ??			       % 1
GPIO1:48310430 ??			       % 1
GPIO1:48310431 ??			       % 1
GPIO1:48310432 ??			       % 1
GPIO1:48310433 ??			       % 1
GPIO1:48310434 ??			       % 1
GPIO1:48310435 ??			       % 1
GPIO1:48310436 ??			       % 1
GPIO1:48310437 ??			       % 1
GPIO1:48310438 ??			       % 1
GPIO1:48310439 ??			       % 1
GPIO1:4831043A ??			       % 1
GPIO1:4831043B ??			       % 1
GPIO1:4831043C ??			       % 1
GPIO1:4831043D ??			       % 1
GPIO1:4831043E ??			       % 1
GPIO1:4831043F ??			       % 1
GPIO1:48310440 ??			       % 1
GPIO1:48310441 ??			       % 1
GPIO1:48310442 ??			       % 1
GPIO1:48310443 ??			       % 1
GPIO1:48310444 ??			       % 1
GPIO1:48310445 ??			       % 1
GPIO1:48310446 ??			       % 1
GPIO1:48310447 ??			       % 1
GPIO1:48310448 ??			       % 1
GPIO1:48310449 ??			       % 1
GPIO1:4831044A ??			       % 1
GPIO1:4831044B ??			       % 1
GPIO1:4831044C ??			       % 1
GPIO1:4831044D ??			       % 1
GPIO1:4831044E ??			       % 1
GPIO1:4831044F ??			       % 1
GPIO1:48310450 ??			       % 1
GPIO1:48310451 ??			       % 1
GPIO1:48310452 ??			       % 1
GPIO1:48310453 ??			       % 1
GPIO1:48310454 ??			       % 1
GPIO1:48310455 ??			       % 1
GPIO1:48310456 ??			       % 1
GPIO1:48310457 ??			       % 1
GPIO1:48310458 ??			       % 1
GPIO1:48310459 ??			       % 1
GPIO1:4831045A ??			       % 1
GPIO1:4831045B ??			       % 1
GPIO1:4831045C ??			       % 1
GPIO1:4831045D ??			       % 1
GPIO1:4831045E ??			       % 1
GPIO1:4831045F ??			       % 1
GPIO1:48310460 ??			       % 1
GPIO1:48310461 ??			       % 1
GPIO1:48310462 ??			       % 1
GPIO1:48310463 ??			       % 1
GPIO1:48310464 ??			       % 1
GPIO1:48310465 ??			       % 1
GPIO1:48310466 ??			       % 1
GPIO1:48310467 ??			       % 1
GPIO1:48310468 ??			       % 1
GPIO1:48310469 ??			       % 1
GPIO1:4831046A ??			       % 1
GPIO1:4831046B ??			       % 1
GPIO1:4831046C ??			       % 1
GPIO1:4831046D ??			       % 1
GPIO1:4831046E ??			       % 1
GPIO1:4831046F ??			       % 1
GPIO1:48310470 ??			       % 1
GPIO1:48310471 ??			       % 1
GPIO1:48310472 ??			       % 1
GPIO1:48310473 ??			       % 1
GPIO1:48310474 ??			       % 1
GPIO1:48310475 ??			       % 1
GPIO1:48310476 ??			       % 1
GPIO1:48310477 ??			       % 1
GPIO1:48310478 ??			       % 1
GPIO1:48310479 ??			       % 1
GPIO1:4831047A ??			       % 1
GPIO1:4831047B ??			       % 1
GPIO1:4831047C ??			       % 1
GPIO1:4831047D ??			       % 1
GPIO1:4831047E ??			       % 1
GPIO1:4831047F ??			       % 1
GPIO1:48310480 ??			       % 1
GPIO1:48310481 ??			       % 1
GPIO1:48310482 ??			       % 1
GPIO1:48310483 ??			       % 1
GPIO1:48310484 ??			       % 1
GPIO1:48310485 ??			       % 1
GPIO1:48310486 ??			       % 1
GPIO1:48310487 ??			       % 1
GPIO1:48310488 ??			       % 1
GPIO1:48310489 ??			       % 1
GPIO1:4831048A ??			       % 1
GPIO1:4831048B ??			       % 1
GPIO1:4831048C ??			       % 1
GPIO1:4831048D ??			       % 1
GPIO1:4831048E ??			       % 1
GPIO1:4831048F ??			       % 1
GPIO1:48310490 ??			       % 1
GPIO1:48310491 ??			       % 1
GPIO1:48310492 ??			       % 1
GPIO1:48310493 ??			       % 1
GPIO1:48310494 ??			       % 1
GPIO1:48310495 ??			       % 1
GPIO1:48310496 ??			       % 1
GPIO1:48310497 ??			       % 1
GPIO1:48310498 ??			       % 1
GPIO1:48310499 ??			       % 1
GPIO1:4831049A ??			       % 1
GPIO1:4831049B ??			       % 1
GPIO1:4831049C ??			       % 1
GPIO1:4831049D ??			       % 1
GPIO1:4831049E ??			       % 1
GPIO1:4831049F ??			       % 1
GPIO1:483104A0 ??			       % 1
GPIO1:483104A1 ??			       % 1
GPIO1:483104A2 ??			       % 1
GPIO1:483104A3 ??			       % 1
GPIO1:483104A4 ??			       % 1
GPIO1:483104A5 ??			       % 1
GPIO1:483104A6 ??			       % 1
GPIO1:483104A7 ??			       % 1
GPIO1:483104A8 ??			       % 1
GPIO1:483104A9 ??			       % 1
GPIO1:483104AA ??			       % 1
GPIO1:483104AB ??			       % 1
GPIO1:483104AC ??			       % 1
GPIO1:483104AD ??			       % 1
GPIO1:483104AE ??			       % 1
GPIO1:483104AF ??			       % 1
GPIO1:483104B0 ??			       % 1
GPIO1:483104B1 ??			       % 1
GPIO1:483104B2 ??			       % 1
GPIO1:483104B3 ??			       % 1
GPIO1:483104B4 ??			       % 1
GPIO1:483104B5 ??			       % 1
GPIO1:483104B6 ??			       % 1
GPIO1:483104B7 ??			       % 1
GPIO1:483104B8 ??			       % 1
GPIO1:483104B9 ??			       % 1
GPIO1:483104BA ??			       % 1
GPIO1:483104BB ??			       % 1
GPIO1:483104BC ??			       % 1
GPIO1:483104BD ??			       % 1
GPIO1:483104BE ??			       % 1
GPIO1:483104BF ??			       % 1
GPIO1:483104C0 ??			       % 1
GPIO1:483104C1 ??			       % 1
GPIO1:483104C2 ??			       % 1
GPIO1:483104C3 ??			       % 1
GPIO1:483104C4 ??			       % 1
GPIO1:483104C5 ??			       % 1
GPIO1:483104C6 ??			       % 1
GPIO1:483104C7 ??			       % 1
GPIO1:483104C8 ??			       % 1
GPIO1:483104C9 ??			       % 1
GPIO1:483104CA ??			       % 1
GPIO1:483104CB ??			       % 1
GPIO1:483104CC ??			       % 1
GPIO1:483104CD ??			       % 1
GPIO1:483104CE ??			       % 1
GPIO1:483104CF ??			       % 1
GPIO1:483104D0 ??			       % 1
GPIO1:483104D1 ??			       % 1
GPIO1:483104D2 ??			       % 1
GPIO1:483104D3 ??			       % 1
GPIO1:483104D4 ??			       % 1
GPIO1:483104D5 ??			       % 1
GPIO1:483104D6 ??			       % 1
GPIO1:483104D7 ??			       % 1
GPIO1:483104D8 ??			       % 1
GPIO1:483104D9 ??			       % 1
GPIO1:483104DA ??			       % 1
GPIO1:483104DB ??			       % 1
GPIO1:483104DC ??			       % 1
GPIO1:483104DD ??			       % 1
GPIO1:483104DE ??			       % 1
GPIO1:483104DF ??			       % 1
GPIO1:483104E0 ??			       % 1
GPIO1:483104E1 ??			       % 1
GPIO1:483104E2 ??			       % 1
GPIO1:483104E3 ??			       % 1
GPIO1:483104E4 ??			       % 1
GPIO1:483104E5 ??			       % 1
GPIO1:483104E6 ??			       % 1
GPIO1:483104E7 ??			       % 1
GPIO1:483104E8 ??			       % 1
GPIO1:483104E9 ??			       % 1
GPIO1:483104EA ??			       % 1
GPIO1:483104EB ??			       % 1
GPIO1:483104EC ??			       % 1
GPIO1:483104ED ??			       % 1
GPIO1:483104EE ??			       % 1
GPIO1:483104EF ??			       % 1
GPIO1:483104F0 ??			       % 1
GPIO1:483104F1 ??			       % 1
GPIO1:483104F2 ??			       % 1
GPIO1:483104F3 ??			       % 1
GPIO1:483104F4 ??			       % 1
GPIO1:483104F5 ??			       % 1
GPIO1:483104F6 ??			       % 1
GPIO1:483104F7 ??			       % 1
GPIO1:483104F8 ??			       % 1
GPIO1:483104F9 ??			       % 1
GPIO1:483104FA ??			       % 1
GPIO1:483104FB ??			       % 1
GPIO1:483104FC ??			       % 1
GPIO1:483104FD ??			       % 1
GPIO1:483104FE ??			       % 1
GPIO1:483104FF ??			       % 1
GPIO1:48310500 ??			       % 1
GPIO1:48310501 ??			       % 1
GPIO1:48310502 ??			       % 1
GPIO1:48310503 ??			       % 1
GPIO1:48310504 ??			       % 1
GPIO1:48310505 ??			       % 1
GPIO1:48310506 ??			       % 1
GPIO1:48310507 ??			       % 1
GPIO1:48310508 ??			       % 1
GPIO1:48310509 ??			       % 1
GPIO1:4831050A ??			       % 1
GPIO1:4831050B ??			       % 1
GPIO1:4831050C ??			       % 1
GPIO1:4831050D ??			       % 1
GPIO1:4831050E ??			       % 1
GPIO1:4831050F ??			       % 1
GPIO1:48310510 ??			       % 1
GPIO1:48310511 ??			       % 1
GPIO1:48310512 ??			       % 1
GPIO1:48310513 ??			       % 1
GPIO1:48310514 ??			       % 1
GPIO1:48310515 ??			       % 1
GPIO1:48310516 ??			       % 1
GPIO1:48310517 ??			       % 1
GPIO1:48310518 ??			       % 1
GPIO1:48310519 ??			       % 1
GPIO1:4831051A ??			       % 1
GPIO1:4831051B ??			       % 1
GPIO1:4831051C ??			       % 1
GPIO1:4831051D ??			       % 1
GPIO1:4831051E ??			       % 1
GPIO1:4831051F ??			       % 1
GPIO1:48310520 ??			       % 1
GPIO1:48310521 ??			       % 1
GPIO1:48310522 ??			       % 1
GPIO1:48310523 ??			       % 1
GPIO1:48310524 ??			       % 1
GPIO1:48310525 ??			       % 1
GPIO1:48310526 ??			       % 1
GPIO1:48310527 ??			       % 1
GPIO1:48310528 ??			       % 1
GPIO1:48310529 ??			       % 1
GPIO1:4831052A ??			       % 1
GPIO1:4831052B ??			       % 1
GPIO1:4831052C ??			       % 1
GPIO1:4831052D ??			       % 1
GPIO1:4831052E ??			       % 1
GPIO1:4831052F ??			       % 1
GPIO1:48310530 ??			       % 1
GPIO1:48310531 ??			       % 1
GPIO1:48310532 ??			       % 1
GPIO1:48310533 ??			       % 1
GPIO1:48310534 ??			       % 1
GPIO1:48310535 ??			       % 1
GPIO1:48310536 ??			       % 1
GPIO1:48310537 ??			       % 1
GPIO1:48310538 ??			       % 1
GPIO1:48310539 ??			       % 1
GPIO1:4831053A ??			       % 1
GPIO1:4831053B ??			       % 1
GPIO1:4831053C ??			       % 1
GPIO1:4831053D ??			       % 1
GPIO1:4831053E ??			       % 1
GPIO1:4831053F ??			       % 1
GPIO1:48310540 ??			       % 1
GPIO1:48310541 ??			       % 1
GPIO1:48310542 ??			       % 1
GPIO1:48310543 ??			       % 1
GPIO1:48310544 ??			       % 1
GPIO1:48310545 ??			       % 1
GPIO1:48310546 ??			       % 1
GPIO1:48310547 ??			       % 1
GPIO1:48310548 ??			       % 1
GPIO1:48310549 ??			       % 1
GPIO1:4831054A ??			       % 1
GPIO1:4831054B ??			       % 1
GPIO1:4831054C ??			       % 1
GPIO1:4831054D ??			       % 1
GPIO1:4831054E ??			       % 1
GPIO1:4831054F ??			       % 1
GPIO1:48310550 ??			       % 1
GPIO1:48310551 ??			       % 1
GPIO1:48310552 ??			       % 1
GPIO1:48310553 ??			       % 1
GPIO1:48310554 ??			       % 1
GPIO1:48310555 ??			       % 1
GPIO1:48310556 ??			       % 1
GPIO1:48310557 ??			       % 1
GPIO1:48310558 ??			       % 1
GPIO1:48310559 ??			       % 1
GPIO1:4831055A ??			       % 1
GPIO1:4831055B ??			       % 1
GPIO1:4831055C ??			       % 1
GPIO1:4831055D ??			       % 1
GPIO1:4831055E ??			       % 1
GPIO1:4831055F ??			       % 1
GPIO1:48310560 ??			       % 1
GPIO1:48310561 ??			       % 1
GPIO1:48310562 ??			       % 1
GPIO1:48310563 ??			       % 1
GPIO1:48310564 ??			       % 1
GPIO1:48310565 ??			       % 1
GPIO1:48310566 ??			       % 1
GPIO1:48310567 ??			       % 1
GPIO1:48310568 ??			       % 1
GPIO1:48310569 ??			       % 1
GPIO1:4831056A ??			       % 1
GPIO1:4831056B ??			       % 1
GPIO1:4831056C ??			       % 1
GPIO1:4831056D ??			       % 1
GPIO1:4831056E ??			       % 1
GPIO1:4831056F ??			       % 1
GPIO1:48310570 ??			       % 1
GPIO1:48310571 ??			       % 1
GPIO1:48310572 ??			       % 1
GPIO1:48310573 ??			       % 1
GPIO1:48310574 ??			       % 1
GPIO1:48310575 ??			       % 1
GPIO1:48310576 ??			       % 1
GPIO1:48310577 ??			       % 1
GPIO1:48310578 ??			       % 1
GPIO1:48310579 ??			       % 1
GPIO1:4831057A ??			       % 1
GPIO1:4831057B ??			       % 1
GPIO1:4831057C ??			       % 1
GPIO1:4831057D ??			       % 1
GPIO1:4831057E ??			       % 1
GPIO1:4831057F ??			       % 1
GPIO1:48310580 ??			       % 1
GPIO1:48310581 ??			       % 1
GPIO1:48310582 ??			       % 1
GPIO1:48310583 ??			       % 1
GPIO1:48310584 ??			       % 1
GPIO1:48310585 ??			       % 1
GPIO1:48310586 ??			       % 1
GPIO1:48310587 ??			       % 1
GPIO1:48310588 ??			       % 1
GPIO1:48310589 ??			       % 1
GPIO1:4831058A ??			       % 1
GPIO1:4831058B ??			       % 1
GPIO1:4831058C ??			       % 1
GPIO1:4831058D ??			       % 1
GPIO1:4831058E ??			       % 1
GPIO1:4831058F ??			       % 1
GPIO1:48310590 ??			       % 1
GPIO1:48310591 ??			       % 1
GPIO1:48310592 ??			       % 1
GPIO1:48310593 ??			       % 1
GPIO1:48310594 ??			       % 1
GPIO1:48310595 ??			       % 1
GPIO1:48310596 ??			       % 1
GPIO1:48310597 ??			       % 1
GPIO1:48310598 ??			       % 1
GPIO1:48310599 ??			       % 1
GPIO1:4831059A ??			       % 1
GPIO1:4831059B ??			       % 1
GPIO1:4831059C ??			       % 1
GPIO1:4831059D ??			       % 1
GPIO1:4831059E ??			       % 1
GPIO1:4831059F ??			       % 1
GPIO1:483105A0 ??			       % 1
GPIO1:483105A1 ??			       % 1
GPIO1:483105A2 ??			       % 1
GPIO1:483105A3 ??			       % 1
GPIO1:483105A4 ??			       % 1
GPIO1:483105A5 ??			       % 1
GPIO1:483105A6 ??			       % 1
GPIO1:483105A7 ??			       % 1
GPIO1:483105A8 ??			       % 1
GPIO1:483105A9 ??			       % 1
GPIO1:483105AA ??			       % 1
GPIO1:483105AB ??			       % 1
GPIO1:483105AC ??			       % 1
GPIO1:483105AD ??			       % 1
GPIO1:483105AE ??			       % 1
GPIO1:483105AF ??			       % 1
GPIO1:483105B0 ??			       % 1
GPIO1:483105B1 ??			       % 1
GPIO1:483105B2 ??			       % 1
GPIO1:483105B3 ??			       % 1
GPIO1:483105B4 ??			       % 1
GPIO1:483105B5 ??			       % 1
GPIO1:483105B6 ??			       % 1
GPIO1:483105B7 ??			       % 1
GPIO1:483105B8 ??			       % 1
GPIO1:483105B9 ??			       % 1
GPIO1:483105BA ??			       % 1
GPIO1:483105BB ??			       % 1
GPIO1:483105BC ??			       % 1
GPIO1:483105BD ??			       % 1
GPIO1:483105BE ??			       % 1
GPIO1:483105BF ??			       % 1
GPIO1:483105C0 ??			       % 1
GPIO1:483105C1 ??			       % 1
GPIO1:483105C2 ??			       % 1
GPIO1:483105C3 ??			       % 1
GPIO1:483105C4 ??			       % 1
GPIO1:483105C5 ??			       % 1
GPIO1:483105C6 ??			       % 1
GPIO1:483105C7 ??			       % 1
GPIO1:483105C8 ??			       % 1
GPIO1:483105C9 ??			       % 1
GPIO1:483105CA ??			       % 1
GPIO1:483105CB ??			       % 1
GPIO1:483105CC ??			       % 1
GPIO1:483105CD ??			       % 1
GPIO1:483105CE ??			       % 1
GPIO1:483105CF ??			       % 1
GPIO1:483105D0 ??			       % 1
GPIO1:483105D1 ??			       % 1
GPIO1:483105D2 ??			       % 1
GPIO1:483105D3 ??			       % 1
GPIO1:483105D4 ??			       % 1
GPIO1:483105D5 ??			       % 1
GPIO1:483105D6 ??			       % 1
GPIO1:483105D7 ??			       % 1
GPIO1:483105D8 ??			       % 1
GPIO1:483105D9 ??			       % 1
GPIO1:483105DA ??			       % 1
GPIO1:483105DB ??			       % 1
GPIO1:483105DC ??			       % 1
GPIO1:483105DD ??			       % 1
GPIO1:483105DE ??			       % 1
GPIO1:483105DF ??			       % 1
GPIO1:483105E0 ??			       % 1
GPIO1:483105E1 ??			       % 1
GPIO1:483105E2 ??			       % 1
GPIO1:483105E3 ??			       % 1
GPIO1:483105E4 ??			       % 1
GPIO1:483105E5 ??			       % 1
GPIO1:483105E6 ??			       % 1
GPIO1:483105E7 ??			       % 1
GPIO1:483105E8 ??			       % 1
GPIO1:483105E9 ??			       % 1
GPIO1:483105EA ??			       % 1
GPIO1:483105EB ??			       % 1
GPIO1:483105EC ??			       % 1
GPIO1:483105ED ??			       % 1
GPIO1:483105EE ??			       % 1
GPIO1:483105EF ??			       % 1
GPIO1:483105F0 ??			       % 1
GPIO1:483105F1 ??			       % 1
GPIO1:483105F2 ??			       % 1
GPIO1:483105F3 ??			       % 1
GPIO1:483105F4 ??			       % 1
GPIO1:483105F5 ??			       % 1
GPIO1:483105F6 ??			       % 1
GPIO1:483105F7 ??			       % 1
GPIO1:483105F8 ??			       % 1
GPIO1:483105F9 ??			       % 1
GPIO1:483105FA ??			       % 1
GPIO1:483105FB ??			       % 1
GPIO1:483105FC ??			       % 1
GPIO1:483105FD ??			       % 1
GPIO1:483105FE ??			       % 1
GPIO1:483105FF ??			       % 1
GPIO1:48310600 ??			       % 1
GPIO1:48310601 ??			       % 1
GPIO1:48310602 ??			       % 1
GPIO1:48310603 ??			       % 1
GPIO1:48310604 ??			       % 1
GPIO1:48310605 ??			       % 1
GPIO1:48310606 ??			       % 1
GPIO1:48310607 ??			       % 1
GPIO1:48310608 ??			       % 1
GPIO1:48310609 ??			       % 1
GPIO1:4831060A ??			       % 1
GPIO1:4831060B ??			       % 1
GPIO1:4831060C ??			       % 1
GPIO1:4831060D ??			       % 1
GPIO1:4831060E ??			       % 1
GPIO1:4831060F ??			       % 1
GPIO1:48310610 ??			       % 1
GPIO1:48310611 ??			       % 1
GPIO1:48310612 ??			       % 1
GPIO1:48310613 ??			       % 1
GPIO1:48310614 ??			       % 1
GPIO1:48310615 ??			       % 1
GPIO1:48310616 ??			       % 1
GPIO1:48310617 ??			       % 1
GPIO1:48310618 ??			       % 1
GPIO1:48310619 ??			       % 1
GPIO1:4831061A ??			       % 1
GPIO1:4831061B ??			       % 1
GPIO1:4831061C ??			       % 1
GPIO1:4831061D ??			       % 1
GPIO1:4831061E ??			       % 1
GPIO1:4831061F ??			       % 1
GPIO1:48310620 ??			       % 1
GPIO1:48310621 ??			       % 1
GPIO1:48310622 ??			       % 1
GPIO1:48310623 ??			       % 1
GPIO1:48310624 ??			       % 1
GPIO1:48310625 ??			       % 1
GPIO1:48310626 ??			       % 1
GPIO1:48310627 ??			       % 1
GPIO1:48310628 ??			       % 1
GPIO1:48310629 ??			       % 1
GPIO1:4831062A ??			       % 1
GPIO1:4831062B ??			       % 1
GPIO1:4831062C ??			       % 1
GPIO1:4831062D ??			       % 1
GPIO1:4831062E ??			       % 1
GPIO1:4831062F ??			       % 1
GPIO1:48310630 ??			       % 1
GPIO1:48310631 ??			       % 1
GPIO1:48310632 ??			       % 1
GPIO1:48310633 ??			       % 1
GPIO1:48310634 ??			       % 1
GPIO1:48310635 ??			       % 1
GPIO1:48310636 ??			       % 1
GPIO1:48310637 ??			       % 1
GPIO1:48310638 ??			       % 1
GPIO1:48310639 ??			       % 1
GPIO1:4831063A ??			       % 1
GPIO1:4831063B ??			       % 1
GPIO1:4831063C ??			       % 1
GPIO1:4831063D ??			       % 1
GPIO1:4831063E ??			       % 1
GPIO1:4831063F ??			       % 1
GPIO1:48310640 ??			       % 1
GPIO1:48310641 ??			       % 1
GPIO1:48310642 ??			       % 1
GPIO1:48310643 ??			       % 1
GPIO1:48310644 ??			       % 1
GPIO1:48310645 ??			       % 1
GPIO1:48310646 ??			       % 1
GPIO1:48310647 ??			       % 1
GPIO1:48310648 ??			       % 1
GPIO1:48310649 ??			       % 1
GPIO1:4831064A ??			       % 1
GPIO1:4831064B ??			       % 1
GPIO1:4831064C ??			       % 1
GPIO1:4831064D ??			       % 1
GPIO1:4831064E ??			       % 1
GPIO1:4831064F ??			       % 1
GPIO1:48310650 ??			       % 1
GPIO1:48310651 ??			       % 1
GPIO1:48310652 ??			       % 1
GPIO1:48310653 ??			       % 1
GPIO1:48310654 ??			       % 1
GPIO1:48310655 ??			       % 1
GPIO1:48310656 ??			       % 1
GPIO1:48310657 ??			       % 1
GPIO1:48310658 ??			       % 1
GPIO1:48310659 ??			       % 1
GPIO1:4831065A ??			       % 1
GPIO1:4831065B ??			       % 1
GPIO1:4831065C ??			       % 1
GPIO1:4831065D ??			       % 1
GPIO1:4831065E ??			       % 1
GPIO1:4831065F ??			       % 1
GPIO1:48310660 ??			       % 1
GPIO1:48310661 ??			       % 1
GPIO1:48310662 ??			       % 1
GPIO1:48310663 ??			       % 1
GPIO1:48310664 ??			       % 1
GPIO1:48310665 ??			       % 1
GPIO1:48310666 ??			       % 1
GPIO1:48310667 ??			       % 1
GPIO1:48310668 ??			       % 1
GPIO1:48310669 ??			       % 1
GPIO1:4831066A ??			       % 1
GPIO1:4831066B ??			       % 1
GPIO1:4831066C ??			       % 1
GPIO1:4831066D ??			       % 1
GPIO1:4831066E ??			       % 1
GPIO1:4831066F ??			       % 1
GPIO1:48310670 ??			       % 1
GPIO1:48310671 ??			       % 1
GPIO1:48310672 ??			       % 1
GPIO1:48310673 ??			       % 1
GPIO1:48310674 ??			       % 1
GPIO1:48310675 ??			       % 1
GPIO1:48310676 ??			       % 1
GPIO1:48310677 ??			       % 1
GPIO1:48310678 ??			       % 1
GPIO1:48310679 ??			       % 1
GPIO1:4831067A ??			       % 1
GPIO1:4831067B ??			       % 1
GPIO1:4831067C ??			       % 1
GPIO1:4831067D ??			       % 1
GPIO1:4831067E ??			       % 1
GPIO1:4831067F ??			       % 1
GPIO1:48310680 ??			       % 1
GPIO1:48310681 ??			       % 1
GPIO1:48310682 ??			       % 1
GPIO1:48310683 ??			       % 1
GPIO1:48310684 ??			       % 1
GPIO1:48310685 ??			       % 1
GPIO1:48310686 ??			       % 1
GPIO1:48310687 ??			       % 1
GPIO1:48310688 ??			       % 1
GPIO1:48310689 ??			       % 1
GPIO1:4831068A ??			       % 1
GPIO1:4831068B ??			       % 1
GPIO1:4831068C ??			       % 1
GPIO1:4831068D ??			       % 1
GPIO1:4831068E ??			       % 1
GPIO1:4831068F ??			       % 1
GPIO1:48310690 ??			       % 1
GPIO1:48310691 ??			       % 1
GPIO1:48310692 ??			       % 1
GPIO1:48310693 ??			       % 1
GPIO1:48310694 ??			       % 1
GPIO1:48310695 ??			       % 1
GPIO1:48310696 ??			       % 1
GPIO1:48310697 ??			       % 1
GPIO1:48310698 ??			       % 1
GPIO1:48310699 ??			       % 1
GPIO1:4831069A ??			       % 1
GPIO1:4831069B ??			       % 1
GPIO1:4831069C ??			       % 1
GPIO1:4831069D ??			       % 1
GPIO1:4831069E ??			       % 1
GPIO1:4831069F ??			       % 1
GPIO1:483106A0 ??			       % 1
GPIO1:483106A1 ??			       % 1
GPIO1:483106A2 ??			       % 1
GPIO1:483106A3 ??			       % 1
GPIO1:483106A4 ??			       % 1
GPIO1:483106A5 ??			       % 1
GPIO1:483106A6 ??			       % 1
GPIO1:483106A7 ??			       % 1
GPIO1:483106A8 ??			       % 1
GPIO1:483106A9 ??			       % 1
GPIO1:483106AA ??			       % 1
GPIO1:483106AB ??			       % 1
GPIO1:483106AC ??			       % 1
GPIO1:483106AD ??			       % 1
GPIO1:483106AE ??			       % 1
GPIO1:483106AF ??			       % 1
GPIO1:483106B0 ??			       % 1
GPIO1:483106B1 ??			       % 1
GPIO1:483106B2 ??			       % 1
GPIO1:483106B3 ??			       % 1
GPIO1:483106B4 ??			       % 1
GPIO1:483106B5 ??			       % 1
GPIO1:483106B6 ??			       % 1
GPIO1:483106B7 ??			       % 1
GPIO1:483106B8 ??			       % 1
GPIO1:483106B9 ??			       % 1
GPIO1:483106BA ??			       % 1
GPIO1:483106BB ??			       % 1
GPIO1:483106BC ??			       % 1
GPIO1:483106BD ??			       % 1
GPIO1:483106BE ??			       % 1
GPIO1:483106BF ??			       % 1
GPIO1:483106C0 ??			       % 1
GPIO1:483106C1 ??			       % 1
GPIO1:483106C2 ??			       % 1
GPIO1:483106C3 ??			       % 1
GPIO1:483106C4 ??			       % 1
GPIO1:483106C5 ??			       % 1
GPIO1:483106C6 ??			       % 1
GPIO1:483106C7 ??			       % 1
GPIO1:483106C8 ??			       % 1
GPIO1:483106C9 ??			       % 1
GPIO1:483106CA ??			       % 1
GPIO1:483106CB ??			       % 1
GPIO1:483106CC ??			       % 1
GPIO1:483106CD ??			       % 1
GPIO1:483106CE ??			       % 1
GPIO1:483106CF ??			       % 1
GPIO1:483106D0 ??			       % 1
GPIO1:483106D1 ??			       % 1
GPIO1:483106D2 ??			       % 1
GPIO1:483106D3 ??			       % 1
GPIO1:483106D4 ??			       % 1
GPIO1:483106D5 ??			       % 1
GPIO1:483106D6 ??			       % 1
GPIO1:483106D7 ??			       % 1
GPIO1:483106D8 ??			       % 1
GPIO1:483106D9 ??			       % 1
GPIO1:483106DA ??			       % 1
GPIO1:483106DB ??			       % 1
GPIO1:483106DC ??			       % 1
GPIO1:483106DD ??			       % 1
GPIO1:483106DE ??			       % 1
GPIO1:483106DF ??			       % 1
GPIO1:483106E0 ??			       % 1
GPIO1:483106E1 ??			       % 1
GPIO1:483106E2 ??			       % 1
GPIO1:483106E3 ??			       % 1
GPIO1:483106E4 ??			       % 1
GPIO1:483106E5 ??			       % 1
GPIO1:483106E6 ??			       % 1
GPIO1:483106E7 ??			       % 1
GPIO1:483106E8 ??			       % 1
GPIO1:483106E9 ??			       % 1
GPIO1:483106EA ??			       % 1
GPIO1:483106EB ??			       % 1
GPIO1:483106EC ??			       % 1
GPIO1:483106ED ??			       % 1
GPIO1:483106EE ??			       % 1
GPIO1:483106EF ??			       % 1
GPIO1:483106F0 ??			       % 1
GPIO1:483106F1 ??			       % 1
GPIO1:483106F2 ??			       % 1
GPIO1:483106F3 ??			       % 1
GPIO1:483106F4 ??			       % 1
GPIO1:483106F5 ??			       % 1
GPIO1:483106F6 ??			       % 1
GPIO1:483106F7 ??			       % 1
GPIO1:483106F8 ??			       % 1
GPIO1:483106F9 ??			       % 1
GPIO1:483106FA ??			       % 1
GPIO1:483106FB ??			       % 1
GPIO1:483106FC ??			       % 1
GPIO1:483106FD ??			       % 1
GPIO1:483106FE ??			       % 1
GPIO1:483106FF ??			       % 1
GPIO1:48310700 ??			       % 1
GPIO1:48310701 ??			       % 1
GPIO1:48310702 ??			       % 1
GPIO1:48310703 ??			       % 1
GPIO1:48310704 ??			       % 1
GPIO1:48310705 ??			       % 1
GPIO1:48310706 ??			       % 1
GPIO1:48310707 ??			       % 1
GPIO1:48310708 ??			       % 1
GPIO1:48310709 ??			       % 1
GPIO1:4831070A ??			       % 1
GPIO1:4831070B ??			       % 1
GPIO1:4831070C ??			       % 1
GPIO1:4831070D ??			       % 1
GPIO1:4831070E ??			       % 1
GPIO1:4831070F ??			       % 1
GPIO1:48310710 ??			       % 1
GPIO1:48310711 ??			       % 1
GPIO1:48310712 ??			       % 1
GPIO1:48310713 ??			       % 1
GPIO1:48310714 ??			       % 1
GPIO1:48310715 ??			       % 1
GPIO1:48310716 ??			       % 1
GPIO1:48310717 ??			       % 1
GPIO1:48310718 ??			       % 1
GPIO1:48310719 ??			       % 1
GPIO1:4831071A ??			       % 1
GPIO1:4831071B ??			       % 1
GPIO1:4831071C ??			       % 1
GPIO1:4831071D ??			       % 1
GPIO1:4831071E ??			       % 1
GPIO1:4831071F ??			       % 1
GPIO1:48310720 ??			       % 1
GPIO1:48310721 ??			       % 1
GPIO1:48310722 ??			       % 1
GPIO1:48310723 ??			       % 1
GPIO1:48310724 ??			       % 1
GPIO1:48310725 ??			       % 1
GPIO1:48310726 ??			       % 1
GPIO1:48310727 ??			       % 1
GPIO1:48310728 ??			       % 1
GPIO1:48310729 ??			       % 1
GPIO1:4831072A ??			       % 1
GPIO1:4831072B ??			       % 1
GPIO1:4831072C ??			       % 1
GPIO1:4831072D ??			       % 1
GPIO1:4831072E ??			       % 1
GPIO1:4831072F ??			       % 1
GPIO1:48310730 ??			       % 1
GPIO1:48310731 ??			       % 1
GPIO1:48310732 ??			       % 1
GPIO1:48310733 ??			       % 1
GPIO1:48310734 ??			       % 1
GPIO1:48310735 ??			       % 1
GPIO1:48310736 ??			       % 1
GPIO1:48310737 ??			       % 1
GPIO1:48310738 ??			       % 1
GPIO1:48310739 ??			       % 1
GPIO1:4831073A ??			       % 1
GPIO1:4831073B ??			       % 1
GPIO1:4831073C ??			       % 1
GPIO1:4831073D ??			       % 1
GPIO1:4831073E ??			       % 1
GPIO1:4831073F ??			       % 1
GPIO1:48310740 ??			       % 1
GPIO1:48310741 ??			       % 1
GPIO1:48310742 ??			       % 1
GPIO1:48310743 ??			       % 1
GPIO1:48310744 ??			       % 1
GPIO1:48310745 ??			       % 1
GPIO1:48310746 ??			       % 1
GPIO1:48310747 ??			       % 1
GPIO1:48310748 ??			       % 1
GPIO1:48310749 ??			       % 1
GPIO1:4831074A ??			       % 1
GPIO1:4831074B ??			       % 1
GPIO1:4831074C ??			       % 1
GPIO1:4831074D ??			       % 1
GPIO1:4831074E ??			       % 1
GPIO1:4831074F ??			       % 1
GPIO1:48310750 ??			       % 1
GPIO1:48310751 ??			       % 1
GPIO1:48310752 ??			       % 1
GPIO1:48310753 ??			       % 1
GPIO1:48310754 ??			       % 1
GPIO1:48310755 ??			       % 1
GPIO1:48310756 ??			       % 1
GPIO1:48310757 ??			       % 1
GPIO1:48310758 ??			       % 1
GPIO1:48310759 ??			       % 1
GPIO1:4831075A ??			       % 1
GPIO1:4831075B ??			       % 1
GPIO1:4831075C ??			       % 1
GPIO1:4831075D ??			       % 1
GPIO1:4831075E ??			       % 1
GPIO1:4831075F ??			       % 1
GPIO1:48310760 ??			       % 1
GPIO1:48310761 ??			       % 1
GPIO1:48310762 ??			       % 1
GPIO1:48310763 ??			       % 1
GPIO1:48310764 ??			       % 1
GPIO1:48310765 ??			       % 1
GPIO1:48310766 ??			       % 1
GPIO1:48310767 ??			       % 1
GPIO1:48310768 ??			       % 1
GPIO1:48310769 ??			       % 1
GPIO1:4831076A ??			       % 1
GPIO1:4831076B ??			       % 1
GPIO1:4831076C ??			       % 1
GPIO1:4831076D ??			       % 1
GPIO1:4831076E ??			       % 1
GPIO1:4831076F ??			       % 1
GPIO1:48310770 ??			       % 1
GPIO1:48310771 ??			       % 1
GPIO1:48310772 ??			       % 1
GPIO1:48310773 ??			       % 1
GPIO1:48310774 ??			       % 1
GPIO1:48310775 ??			       % 1
GPIO1:48310776 ??			       % 1
GPIO1:48310777 ??			       % 1
GPIO1:48310778 ??			       % 1
GPIO1:48310779 ??			       % 1
GPIO1:4831077A ??			       % 1
GPIO1:4831077B ??			       % 1
GPIO1:4831077C ??			       % 1
GPIO1:4831077D ??			       % 1
GPIO1:4831077E ??			       % 1
GPIO1:4831077F ??			       % 1
GPIO1:48310780 ??			       % 1
GPIO1:48310781 ??			       % 1
GPIO1:48310782 ??			       % 1
GPIO1:48310783 ??			       % 1
GPIO1:48310784 ??			       % 1
GPIO1:48310785 ??			       % 1
GPIO1:48310786 ??			       % 1
GPIO1:48310787 ??			       % 1
GPIO1:48310788 ??			       % 1
GPIO1:48310789 ??			       % 1
GPIO1:4831078A ??			       % 1
GPIO1:4831078B ??			       % 1
GPIO1:4831078C ??			       % 1
GPIO1:4831078D ??			       % 1
GPIO1:4831078E ??			       % 1
GPIO1:4831078F ??			       % 1
GPIO1:48310790 ??			       % 1
GPIO1:48310791 ??			       % 1
GPIO1:48310792 ??			       % 1
GPIO1:48310793 ??			       % 1
GPIO1:48310794 ??			       % 1
GPIO1:48310795 ??			       % 1
GPIO1:48310796 ??			       % 1
GPIO1:48310797 ??			       % 1
GPIO1:48310798 ??			       % 1
GPIO1:48310799 ??			       % 1
GPIO1:4831079A ??			       % 1
GPIO1:4831079B ??			       % 1
GPIO1:4831079C ??			       % 1
GPIO1:4831079D ??			       % 1
GPIO1:4831079E ??			       % 1
GPIO1:4831079F ??			       % 1
GPIO1:483107A0 ??			       % 1
GPIO1:483107A1 ??			       % 1
GPIO1:483107A2 ??			       % 1
GPIO1:483107A3 ??			       % 1
GPIO1:483107A4 ??			       % 1
GPIO1:483107A5 ??			       % 1
GPIO1:483107A6 ??			       % 1
GPIO1:483107A7 ??			       % 1
GPIO1:483107A8 ??			       % 1
GPIO1:483107A9 ??			       % 1
GPIO1:483107AA ??			       % 1
GPIO1:483107AB ??			       % 1
GPIO1:483107AC ??			       % 1
GPIO1:483107AD ??			       % 1
GPIO1:483107AE ??			       % 1
GPIO1:483107AF ??			       % 1
GPIO1:483107B0 ??			       % 1
GPIO1:483107B1 ??			       % 1
GPIO1:483107B2 ??			       % 1
GPIO1:483107B3 ??			       % 1
GPIO1:483107B4 ??			       % 1
GPIO1:483107B5 ??			       % 1
GPIO1:483107B6 ??			       % 1
GPIO1:483107B7 ??			       % 1
GPIO1:483107B8 ??			       % 1
GPIO1:483107B9 ??			       % 1
GPIO1:483107BA ??			       % 1
GPIO1:483107BB ??			       % 1
GPIO1:483107BC ??			       % 1
GPIO1:483107BD ??			       % 1
GPIO1:483107BE ??			       % 1
GPIO1:483107BF ??			       % 1
GPIO1:483107C0 ??			       % 1
GPIO1:483107C1 ??			       % 1
GPIO1:483107C2 ??			       % 1
GPIO1:483107C3 ??			       % 1
GPIO1:483107C4 ??			       % 1
GPIO1:483107C5 ??			       % 1
GPIO1:483107C6 ??			       % 1
GPIO1:483107C7 ??			       % 1
GPIO1:483107C8 ??			       % 1
GPIO1:483107C9 ??			       % 1
GPIO1:483107CA ??			       % 1
GPIO1:483107CB ??			       % 1
GPIO1:483107CC ??			       % 1
GPIO1:483107CD ??			       % 1
GPIO1:483107CE ??			       % 1
GPIO1:483107CF ??			       % 1
GPIO1:483107D0 ??			       % 1
GPIO1:483107D1 ??			       % 1
GPIO1:483107D2 ??			       % 1
GPIO1:483107D3 ??			       % 1
GPIO1:483107D4 ??			       % 1
GPIO1:483107D5 ??			       % 1
GPIO1:483107D6 ??			       % 1
GPIO1:483107D7 ??			       % 1
GPIO1:483107D8 ??			       % 1
GPIO1:483107D9 ??			       % 1
GPIO1:483107DA ??			       % 1
GPIO1:483107DB ??			       % 1
GPIO1:483107DC ??			       % 1
GPIO1:483107DD ??			       % 1
GPIO1:483107DE ??			       % 1
GPIO1:483107DF ??			       % 1
GPIO1:483107E0 ??			       % 1
GPIO1:483107E1 ??			       % 1
GPIO1:483107E2 ??			       % 1
GPIO1:483107E3 ??			       % 1
GPIO1:483107E4 ??			       % 1
GPIO1:483107E5 ??			       % 1
GPIO1:483107E6 ??			       % 1
GPIO1:483107E7 ??			       % 1
GPIO1:483107E8 ??			       % 1
GPIO1:483107E9 ??			       % 1
GPIO1:483107EA ??			       % 1
GPIO1:483107EB ??			       % 1
GPIO1:483107EC ??			       % 1
GPIO1:483107ED ??			       % 1
GPIO1:483107EE ??			       % 1
GPIO1:483107EF ??			       % 1
GPIO1:483107F0 ??			       % 1
GPIO1:483107F1 ??			       % 1
GPIO1:483107F2 ??			       % 1
GPIO1:483107F3 ??			       % 1
GPIO1:483107F4 ??			       % 1
GPIO1:483107F5 ??			       % 1
GPIO1:483107F6 ??			       % 1
GPIO1:483107F7 ??			       % 1
GPIO1:483107F8 ??			       % 1
GPIO1:483107F9 ??			       % 1
GPIO1:483107FA ??			       % 1
GPIO1:483107FB ??			       % 1
GPIO1:483107FC ??			       % 1
GPIO1:483107FD ??			       % 1
GPIO1:483107FE ??			       % 1
GPIO1:483107FF ??			       % 1
GPIO1:48310800 ??			       % 1
GPIO1:48310801 ??			       % 1
GPIO1:48310802 ??			       % 1
GPIO1:48310803 ??			       % 1
GPIO1:48310804 ??			       % 1
GPIO1:48310805 ??			       % 1
GPIO1:48310806 ??			       % 1
GPIO1:48310807 ??			       % 1
GPIO1:48310808 ??			       % 1
GPIO1:48310809 ??			       % 1
GPIO1:4831080A ??			       % 1
GPIO1:4831080B ??			       % 1
GPIO1:4831080C ??			       % 1
GPIO1:4831080D ??			       % 1
GPIO1:4831080E ??			       % 1
GPIO1:4831080F ??			       % 1
GPIO1:48310810 ??			       % 1
GPIO1:48310811 ??			       % 1
GPIO1:48310812 ??			       % 1
GPIO1:48310813 ??			       % 1
GPIO1:48310814 ??			       % 1
GPIO1:48310815 ??			       % 1
GPIO1:48310816 ??			       % 1
GPIO1:48310817 ??			       % 1
GPIO1:48310818 ??			       % 1
GPIO1:48310819 ??			       % 1
GPIO1:4831081A ??			       % 1
GPIO1:4831081B ??			       % 1
GPIO1:4831081C ??			       % 1
GPIO1:4831081D ??			       % 1
GPIO1:4831081E ??			       % 1
GPIO1:4831081F ??			       % 1
GPIO1:48310820 ??			       % 1
GPIO1:48310821 ??			       % 1
GPIO1:48310822 ??			       % 1
GPIO1:48310823 ??			       % 1
GPIO1:48310824 ??			       % 1
GPIO1:48310825 ??			       % 1
GPIO1:48310826 ??			       % 1
GPIO1:48310827 ??			       % 1
GPIO1:48310828 ??			       % 1
GPIO1:48310829 ??			       % 1
GPIO1:4831082A ??			       % 1
GPIO1:4831082B ??			       % 1
GPIO1:4831082C ??			       % 1
GPIO1:4831082D ??			       % 1
GPIO1:4831082E ??			       % 1
GPIO1:4831082F ??			       % 1
GPIO1:48310830 ??			       % 1
GPIO1:48310831 ??			       % 1
GPIO1:48310832 ??			       % 1
GPIO1:48310833 ??			       % 1
GPIO1:48310834 ??			       % 1
GPIO1:48310835 ??			       % 1
GPIO1:48310836 ??			       % 1
GPIO1:48310837 ??			       % 1
GPIO1:48310838 ??			       % 1
GPIO1:48310839 ??			       % 1
GPIO1:4831083A ??			       % 1
GPIO1:4831083B ??			       % 1
GPIO1:4831083C ??			       % 1
GPIO1:4831083D ??			       % 1
GPIO1:4831083E ??			       % 1
GPIO1:4831083F ??			       % 1
GPIO1:48310840 ??			       % 1
GPIO1:48310841 ??			       % 1
GPIO1:48310842 ??			       % 1
GPIO1:48310843 ??			       % 1
GPIO1:48310844 ??			       % 1
GPIO1:48310845 ??			       % 1
GPIO1:48310846 ??			       % 1
GPIO1:48310847 ??			       % 1
GPIO1:48310848 ??			       % 1
GPIO1:48310849 ??			       % 1
GPIO1:4831084A ??			       % 1
GPIO1:4831084B ??			       % 1
GPIO1:4831084C ??			       % 1
GPIO1:4831084D ??			       % 1
GPIO1:4831084E ??			       % 1
GPIO1:4831084F ??			       % 1
GPIO1:48310850 ??			       % 1
GPIO1:48310851 ??			       % 1
GPIO1:48310852 ??			       % 1
GPIO1:48310853 ??			       % 1
GPIO1:48310854 ??			       % 1
GPIO1:48310855 ??			       % 1
GPIO1:48310856 ??			       % 1
GPIO1:48310857 ??			       % 1
GPIO1:48310858 ??			       % 1
GPIO1:48310859 ??			       % 1
GPIO1:4831085A ??			       % 1
GPIO1:4831085B ??			       % 1
GPIO1:4831085C ??			       % 1
GPIO1:4831085D ??			       % 1
GPIO1:4831085E ??			       % 1
GPIO1:4831085F ??			       % 1
GPIO1:48310860 ??			       % 1
GPIO1:48310861 ??			       % 1
GPIO1:48310862 ??			       % 1
GPIO1:48310863 ??			       % 1
GPIO1:48310864 ??			       % 1
GPIO1:48310865 ??			       % 1
GPIO1:48310866 ??			       % 1
GPIO1:48310867 ??			       % 1
GPIO1:48310868 ??			       % 1
GPIO1:48310869 ??			       % 1
GPIO1:4831086A ??			       % 1
GPIO1:4831086B ??			       % 1
GPIO1:4831086C ??			       % 1
GPIO1:4831086D ??			       % 1
GPIO1:4831086E ??			       % 1
GPIO1:4831086F ??			       % 1
GPIO1:48310870 ??			       % 1
GPIO1:48310871 ??			       % 1
GPIO1:48310872 ??			       % 1
GPIO1:48310873 ??			       % 1
GPIO1:48310874 ??			       % 1
GPIO1:48310875 ??			       % 1
GPIO1:48310876 ??			       % 1
GPIO1:48310877 ??			       % 1
GPIO1:48310878 ??			       % 1
GPIO1:48310879 ??			       % 1
GPIO1:4831087A ??			       % 1
GPIO1:4831087B ??			       % 1
GPIO1:4831087C ??			       % 1
GPIO1:4831087D ??			       % 1
GPIO1:4831087E ??			       % 1
GPIO1:4831087F ??			       % 1
GPIO1:48310880 ??			       % 1
GPIO1:48310881 ??			       % 1
GPIO1:48310882 ??			       % 1
GPIO1:48310883 ??			       % 1
GPIO1:48310884 ??			       % 1
GPIO1:48310885 ??			       % 1
GPIO1:48310886 ??			       % 1
GPIO1:48310887 ??			       % 1
GPIO1:48310888 ??			       % 1
GPIO1:48310889 ??			       % 1
GPIO1:4831088A ??			       % 1
GPIO1:4831088B ??			       % 1
GPIO1:4831088C ??			       % 1
GPIO1:4831088D ??			       % 1
GPIO1:4831088E ??			       % 1
GPIO1:4831088F ??			       % 1
GPIO1:48310890 ??			       % 1
GPIO1:48310891 ??			       % 1
GPIO1:48310892 ??			       % 1
GPIO1:48310893 ??			       % 1
GPIO1:48310894 ??			       % 1
GPIO1:48310895 ??			       % 1
GPIO1:48310896 ??			       % 1
GPIO1:48310897 ??			       % 1
GPIO1:48310898 ??			       % 1
GPIO1:48310899 ??			       % 1
GPIO1:4831089A ??			       % 1
GPIO1:4831089B ??			       % 1
GPIO1:4831089C ??			       % 1
GPIO1:4831089D ??			       % 1
GPIO1:4831089E ??			       % 1
GPIO1:4831089F ??			       % 1
GPIO1:483108A0 ??			       % 1
GPIO1:483108A1 ??			       % 1
GPIO1:483108A2 ??			       % 1
GPIO1:483108A3 ??			       % 1
GPIO1:483108A4 ??			       % 1
GPIO1:483108A5 ??			       % 1
GPIO1:483108A6 ??			       % 1
GPIO1:483108A7 ??			       % 1
GPIO1:483108A8 ??			       % 1
GPIO1:483108A9 ??			       % 1
GPIO1:483108AA ??			       % 1
GPIO1:483108AB ??			       % 1
GPIO1:483108AC ??			       % 1
GPIO1:483108AD ??			       % 1
GPIO1:483108AE ??			       % 1
GPIO1:483108AF ??			       % 1
GPIO1:483108B0 ??			       % 1
GPIO1:483108B1 ??			       % 1
GPIO1:483108B2 ??			       % 1
GPIO1:483108B3 ??			       % 1
GPIO1:483108B4 ??			       % 1
GPIO1:483108B5 ??			       % 1
GPIO1:483108B6 ??			       % 1
GPIO1:483108B7 ??			       % 1
GPIO1:483108B8 ??			       % 1
GPIO1:483108B9 ??			       % 1
GPIO1:483108BA ??			       % 1
GPIO1:483108BB ??			       % 1
GPIO1:483108BC ??			       % 1
GPIO1:483108BD ??			       % 1
GPIO1:483108BE ??			       % 1
GPIO1:483108BF ??			       % 1
GPIO1:483108C0 ??			       % 1
GPIO1:483108C1 ??			       % 1
GPIO1:483108C2 ??			       % 1
GPIO1:483108C3 ??			       % 1
GPIO1:483108C4 ??			       % 1
GPIO1:483108C5 ??			       % 1
GPIO1:483108C6 ??			       % 1
GPIO1:483108C7 ??			       % 1
GPIO1:483108C8 ??			       % 1
GPIO1:483108C9 ??			       % 1
GPIO1:483108CA ??			       % 1
GPIO1:483108CB ??			       % 1
GPIO1:483108CC ??			       % 1
GPIO1:483108CD ??			       % 1
GPIO1:483108CE ??			       % 1
GPIO1:483108CF ??			       % 1
GPIO1:483108D0 ??			       % 1
GPIO1:483108D1 ??			       % 1
GPIO1:483108D2 ??			       % 1
GPIO1:483108D3 ??			       % 1
GPIO1:483108D4 ??			       % 1
GPIO1:483108D5 ??			       % 1
GPIO1:483108D6 ??			       % 1
GPIO1:483108D7 ??			       % 1
GPIO1:483108D8 ??			       % 1
GPIO1:483108D9 ??			       % 1
GPIO1:483108DA ??			       % 1
GPIO1:483108DB ??			       % 1
GPIO1:483108DC ??			       % 1
GPIO1:483108DD ??			       % 1
GPIO1:483108DE ??			       % 1
GPIO1:483108DF ??			       % 1
GPIO1:483108E0 ??			       % 1
GPIO1:483108E1 ??			       % 1
GPIO1:483108E2 ??			       % 1
GPIO1:483108E3 ??			       % 1
GPIO1:483108E4 ??			       % 1
GPIO1:483108E5 ??			       % 1
GPIO1:483108E6 ??			       % 1
GPIO1:483108E7 ??			       % 1
GPIO1:483108E8 ??			       % 1
GPIO1:483108E9 ??			       % 1
GPIO1:483108EA ??			       % 1
GPIO1:483108EB ??			       % 1
GPIO1:483108EC ??			       % 1
GPIO1:483108ED ??			       % 1
GPIO1:483108EE ??			       % 1
GPIO1:483108EF ??			       % 1
GPIO1:483108F0 ??			       % 1
GPIO1:483108F1 ??			       % 1
GPIO1:483108F2 ??			       % 1
GPIO1:483108F3 ??			       % 1
GPIO1:483108F4 ??			       % 1
GPIO1:483108F5 ??			       % 1
GPIO1:483108F6 ??			       % 1
GPIO1:483108F7 ??			       % 1
GPIO1:483108F8 ??			       % 1
GPIO1:483108F9 ??			       % 1
GPIO1:483108FA ??			       % 1
GPIO1:483108FB ??			       % 1
GPIO1:483108FC ??			       % 1
GPIO1:483108FD ??			       % 1
GPIO1:483108FE ??			       % 1
GPIO1:483108FF ??			       % 1
GPIO1:48310900 ??			       % 1
GPIO1:48310901 ??			       % 1
GPIO1:48310902 ??			       % 1
GPIO1:48310903 ??			       % 1
GPIO1:48310904 ??			       % 1
GPIO1:48310905 ??			       % 1
GPIO1:48310906 ??			       % 1
GPIO1:48310907 ??			       % 1
GPIO1:48310908 ??			       % 1
GPIO1:48310909 ??			       % 1
GPIO1:4831090A ??			       % 1
GPIO1:4831090B ??			       % 1
GPIO1:4831090C ??			       % 1
GPIO1:4831090D ??			       % 1
GPIO1:4831090E ??			       % 1
GPIO1:4831090F ??			       % 1
GPIO1:48310910 ??			       % 1
GPIO1:48310911 ??			       % 1
GPIO1:48310912 ??			       % 1
GPIO1:48310913 ??			       % 1
GPIO1:48310914 ??			       % 1
GPIO1:48310915 ??			       % 1
GPIO1:48310916 ??			       % 1
GPIO1:48310917 ??			       % 1
GPIO1:48310918 ??			       % 1
GPIO1:48310919 ??			       % 1
GPIO1:4831091A ??			       % 1
GPIO1:4831091B ??			       % 1
GPIO1:4831091C ??			       % 1
GPIO1:4831091D ??			       % 1
GPIO1:4831091E ??			       % 1
GPIO1:4831091F ??			       % 1
GPIO1:48310920 ??			       % 1
GPIO1:48310921 ??			       % 1
GPIO1:48310922 ??			       % 1
GPIO1:48310923 ??			       % 1
GPIO1:48310924 ??			       % 1
GPIO1:48310925 ??			       % 1
GPIO1:48310926 ??			       % 1
GPIO1:48310927 ??			       % 1
GPIO1:48310928 ??			       % 1
GPIO1:48310929 ??			       % 1
GPIO1:4831092A ??			       % 1
GPIO1:4831092B ??			       % 1
GPIO1:4831092C ??			       % 1
GPIO1:4831092D ??			       % 1
GPIO1:4831092E ??			       % 1
GPIO1:4831092F ??			       % 1
GPIO1:48310930 ??			       % 1
GPIO1:48310931 ??			       % 1
GPIO1:48310932 ??			       % 1
GPIO1:48310933 ??			       % 1
GPIO1:48310934 ??			       % 1
GPIO1:48310935 ??			       % 1
GPIO1:48310936 ??			       % 1
GPIO1:48310937 ??			       % 1
GPIO1:48310938 ??			       % 1
GPIO1:48310939 ??			       % 1
GPIO1:4831093A ??			       % 1
GPIO1:4831093B ??			       % 1
GPIO1:4831093C ??			       % 1
GPIO1:4831093D ??			       % 1
GPIO1:4831093E ??			       % 1
GPIO1:4831093F ??			       % 1
GPIO1:48310940 ??			       % 1
GPIO1:48310941 ??			       % 1
GPIO1:48310942 ??			       % 1
GPIO1:48310943 ??			       % 1
GPIO1:48310944 ??			       % 1
GPIO1:48310945 ??			       % 1
GPIO1:48310946 ??			       % 1
GPIO1:48310947 ??			       % 1
GPIO1:48310948 ??			       % 1
GPIO1:48310949 ??			       % 1
GPIO1:4831094A ??			       % 1
GPIO1:4831094B ??			       % 1
GPIO1:4831094C ??			       % 1
GPIO1:4831094D ??			       % 1
GPIO1:4831094E ??			       % 1
GPIO1:4831094F ??			       % 1
GPIO1:48310950 ??			       % 1
GPIO1:48310951 ??			       % 1
GPIO1:48310952 ??			       % 1
GPIO1:48310953 ??			       % 1
GPIO1:48310954 ??			       % 1
GPIO1:48310955 ??			       % 1
GPIO1:48310956 ??			       % 1
GPIO1:48310957 ??			       % 1
GPIO1:48310958 ??			       % 1
GPIO1:48310959 ??			       % 1
GPIO1:4831095A ??			       % 1
GPIO1:4831095B ??			       % 1
GPIO1:4831095C ??			       % 1
GPIO1:4831095D ??			       % 1
GPIO1:4831095E ??			       % 1
GPIO1:4831095F ??			       % 1
GPIO1:48310960 ??			       % 1
GPIO1:48310961 ??			       % 1
GPIO1:48310962 ??			       % 1
GPIO1:48310963 ??			       % 1
GPIO1:48310964 ??			       % 1
GPIO1:48310965 ??			       % 1
GPIO1:48310966 ??			       % 1
GPIO1:48310967 ??			       % 1
GPIO1:48310968 ??			       % 1
GPIO1:48310969 ??			       % 1
GPIO1:4831096A ??			       % 1
GPIO1:4831096B ??			       % 1
GPIO1:4831096C ??			       % 1
GPIO1:4831096D ??			       % 1
GPIO1:4831096E ??			       % 1
GPIO1:4831096F ??			       % 1
GPIO1:48310970 ??			       % 1
GPIO1:48310971 ??			       % 1
GPIO1:48310972 ??			       % 1
GPIO1:48310973 ??			       % 1
GPIO1:48310974 ??			       % 1
GPIO1:48310975 ??			       % 1
GPIO1:48310976 ??			       % 1
GPIO1:48310977 ??			       % 1
GPIO1:48310978 ??			       % 1
GPIO1:48310979 ??			       % 1
GPIO1:4831097A ??			       % 1
GPIO1:4831097B ??			       % 1
GPIO1:4831097C ??			       % 1
GPIO1:4831097D ??			       % 1
GPIO1:4831097E ??			       % 1
GPIO1:4831097F ??			       % 1
GPIO1:48310980 ??			       % 1
GPIO1:48310981 ??			       % 1
GPIO1:48310982 ??			       % 1
GPIO1:48310983 ??			       % 1
GPIO1:48310984 ??			       % 1
GPIO1:48310985 ??			       % 1
GPIO1:48310986 ??			       % 1
GPIO1:48310987 ??			       % 1
GPIO1:48310988 ??			       % 1
GPIO1:48310989 ??			       % 1
GPIO1:4831098A ??			       % 1
GPIO1:4831098B ??			       % 1
GPIO1:4831098C ??			       % 1
GPIO1:4831098D ??			       % 1
GPIO1:4831098E ??			       % 1
GPIO1:4831098F ??			       % 1
GPIO1:48310990 ??			       % 1
GPIO1:48310991 ??			       % 1
GPIO1:48310992 ??			       % 1
GPIO1:48310993 ??			       % 1
GPIO1:48310994 ??			       % 1
GPIO1:48310995 ??			       % 1
GPIO1:48310996 ??			       % 1
GPIO1:48310997 ??			       % 1
GPIO1:48310998 ??			       % 1
GPIO1:48310999 ??			       % 1
GPIO1:4831099A ??			       % 1
GPIO1:4831099B ??			       % 1
GPIO1:4831099C ??			       % 1
GPIO1:4831099D ??			       % 1
GPIO1:4831099E ??			       % 1
GPIO1:4831099F ??			       % 1
GPIO1:483109A0 ??			       % 1
GPIO1:483109A1 ??			       % 1
GPIO1:483109A2 ??			       % 1
GPIO1:483109A3 ??			       % 1
GPIO1:483109A4 ??			       % 1
GPIO1:483109A5 ??			       % 1
GPIO1:483109A6 ??			       % 1
GPIO1:483109A7 ??			       % 1
GPIO1:483109A8 ??			       % 1
GPIO1:483109A9 ??			       % 1
GPIO1:483109AA ??			       % 1
GPIO1:483109AB ??			       % 1
GPIO1:483109AC ??			       % 1
GPIO1:483109AD ??			       % 1
GPIO1:483109AE ??			       % 1
GPIO1:483109AF ??			       % 1
GPIO1:483109B0 ??			       % 1
GPIO1:483109B1 ??			       % 1
GPIO1:483109B2 ??			       % 1
GPIO1:483109B3 ??			       % 1
GPIO1:483109B4 ??			       % 1
GPIO1:483109B5 ??			       % 1
GPIO1:483109B6 ??			       % 1
GPIO1:483109B7 ??			       % 1
GPIO1:483109B8 ??			       % 1
GPIO1:483109B9 ??			       % 1
GPIO1:483109BA ??			       % 1
GPIO1:483109BB ??			       % 1
GPIO1:483109BC ??			       % 1
GPIO1:483109BD ??			       % 1
GPIO1:483109BE ??			       % 1
GPIO1:483109BF ??			       % 1
GPIO1:483109C0 ??			       % 1
GPIO1:483109C1 ??			       % 1
GPIO1:483109C2 ??			       % 1
GPIO1:483109C3 ??			       % 1
GPIO1:483109C4 ??			       % 1
GPIO1:483109C5 ??			       % 1
GPIO1:483109C6 ??			       % 1
GPIO1:483109C7 ??			       % 1
GPIO1:483109C8 ??			       % 1
GPIO1:483109C9 ??			       % 1
GPIO1:483109CA ??			       % 1
GPIO1:483109CB ??			       % 1
GPIO1:483109CC ??			       % 1
GPIO1:483109CD ??			       % 1
GPIO1:483109CE ??			       % 1
GPIO1:483109CF ??			       % 1
GPIO1:483109D0 ??			       % 1
GPIO1:483109D1 ??			       % 1
GPIO1:483109D2 ??			       % 1
GPIO1:483109D3 ??			       % 1
GPIO1:483109D4 ??			       % 1
GPIO1:483109D5 ??			       % 1
GPIO1:483109D6 ??			       % 1
GPIO1:483109D7 ??			       % 1
GPIO1:483109D8 ??			       % 1
GPIO1:483109D9 ??			       % 1
GPIO1:483109DA ??			       % 1
GPIO1:483109DB ??			       % 1
GPIO1:483109DC ??			       % 1
GPIO1:483109DD ??			       % 1
GPIO1:483109DE ??			       % 1
GPIO1:483109DF ??			       % 1
GPIO1:483109E0 ??			       % 1
GPIO1:483109E1 ??			       % 1
GPIO1:483109E2 ??			       % 1
GPIO1:483109E3 ??			       % 1
GPIO1:483109E4 ??			       % 1
GPIO1:483109E5 ??			       % 1
GPIO1:483109E6 ??			       % 1
GPIO1:483109E7 ??			       % 1
GPIO1:483109E8 ??			       % 1
GPIO1:483109E9 ??			       % 1
GPIO1:483109EA ??			       % 1
GPIO1:483109EB ??			       % 1
GPIO1:483109EC ??			       % 1
GPIO1:483109ED ??			       % 1
GPIO1:483109EE ??			       % 1
GPIO1:483109EF ??			       % 1
GPIO1:483109F0 ??			       % 1
GPIO1:483109F1 ??			       % 1
GPIO1:483109F2 ??			       % 1
GPIO1:483109F3 ??			       % 1
GPIO1:483109F4 ??			       % 1
GPIO1:483109F5 ??			       % 1
GPIO1:483109F6 ??			       % 1
GPIO1:483109F7 ??			       % 1
GPIO1:483109F8 ??			       % 1
GPIO1:483109F9 ??			       % 1
GPIO1:483109FA ??			       % 1
GPIO1:483109FB ??			       % 1
GPIO1:483109FC ??			       % 1
GPIO1:483109FD ??			       % 1
GPIO1:483109FE ??			       % 1
GPIO1:483109FF ??			       % 1
GPIO1:48310A00 ??			       % 1
GPIO1:48310A01 ??			       % 1
GPIO1:48310A02 ??			       % 1
GPIO1:48310A03 ??			       % 1
GPIO1:48310A04 ??			       % 1
GPIO1:48310A05 ??			       % 1
GPIO1:48310A06 ??			       % 1
GPIO1:48310A07 ??			       % 1
GPIO1:48310A08 ??			       % 1
GPIO1:48310A09 ??			       % 1
GPIO1:48310A0A ??			       % 1
GPIO1:48310A0B ??			       % 1
GPIO1:48310A0C ??			       % 1
GPIO1:48310A0D ??			       % 1
GPIO1:48310A0E ??			       % 1
GPIO1:48310A0F ??			       % 1
GPIO1:48310A10 ??			       % 1
GPIO1:48310A11 ??			       % 1
GPIO1:48310A12 ??			       % 1
GPIO1:48310A13 ??			       % 1
GPIO1:48310A14 ??			       % 1
GPIO1:48310A15 ??			       % 1
GPIO1:48310A16 ??			       % 1
GPIO1:48310A17 ??			       % 1
GPIO1:48310A18 ??			       % 1
GPIO1:48310A19 ??			       % 1
GPIO1:48310A1A ??			       % 1
GPIO1:48310A1B ??			       % 1
GPIO1:48310A1C ??			       % 1
GPIO1:48310A1D ??			       % 1
GPIO1:48310A1E ??			       % 1
GPIO1:48310A1F ??			       % 1
GPIO1:48310A20 ??			       % 1
GPIO1:48310A21 ??			       % 1
GPIO1:48310A22 ??			       % 1
GPIO1:48310A23 ??			       % 1
GPIO1:48310A24 ??			       % 1
GPIO1:48310A25 ??			       % 1
GPIO1:48310A26 ??			       % 1
GPIO1:48310A27 ??			       % 1
GPIO1:48310A28 ??			       % 1
GPIO1:48310A29 ??			       % 1
GPIO1:48310A2A ??			       % 1
GPIO1:48310A2B ??			       % 1
GPIO1:48310A2C ??			       % 1
GPIO1:48310A2D ??			       % 1
GPIO1:48310A2E ??			       % 1
GPIO1:48310A2F ??			       % 1
GPIO1:48310A30 ??			       % 1
GPIO1:48310A31 ??			       % 1
GPIO1:48310A32 ??			       % 1
GPIO1:48310A33 ??			       % 1
GPIO1:48310A34 ??			       % 1
GPIO1:48310A35 ??			       % 1
GPIO1:48310A36 ??			       % 1
GPIO1:48310A37 ??			       % 1
GPIO1:48310A38 ??			       % 1
GPIO1:48310A39 ??			       % 1
GPIO1:48310A3A ??			       % 1
GPIO1:48310A3B ??			       % 1
GPIO1:48310A3C ??			       % 1
GPIO1:48310A3D ??			       % 1
GPIO1:48310A3E ??			       % 1
GPIO1:48310A3F ??			       % 1
GPIO1:48310A40 ??			       % 1
GPIO1:48310A41 ??			       % 1
GPIO1:48310A42 ??			       % 1
GPIO1:48310A43 ??			       % 1
GPIO1:48310A44 ??			       % 1
GPIO1:48310A45 ??			       % 1
GPIO1:48310A46 ??			       % 1
GPIO1:48310A47 ??			       % 1
GPIO1:48310A48 ??			       % 1
GPIO1:48310A49 ??			       % 1
GPIO1:48310A4A ??			       % 1
GPIO1:48310A4B ??			       % 1
GPIO1:48310A4C ??			       % 1
GPIO1:48310A4D ??			       % 1
GPIO1:48310A4E ??			       % 1
GPIO1:48310A4F ??			       % 1
GPIO1:48310A50 ??			       % 1
GPIO1:48310A51 ??			       % 1
GPIO1:48310A52 ??			       % 1
GPIO1:48310A53 ??			       % 1
GPIO1:48310A54 ??			       % 1
GPIO1:48310A55 ??			       % 1
GPIO1:48310A56 ??			       % 1
GPIO1:48310A57 ??			       % 1
GPIO1:48310A58 ??			       % 1
GPIO1:48310A59 ??			       % 1
GPIO1:48310A5A ??			       % 1
GPIO1:48310A5B ??			       % 1
GPIO1:48310A5C ??			       % 1
GPIO1:48310A5D ??			       % 1
GPIO1:48310A5E ??			       % 1
GPIO1:48310A5F ??			       % 1
GPIO1:48310A60 ??			       % 1
GPIO1:48310A61 ??			       % 1
GPIO1:48310A62 ??			       % 1
GPIO1:48310A63 ??			       % 1
GPIO1:48310A64 ??			       % 1
GPIO1:48310A65 ??			       % 1
GPIO1:48310A66 ??			       % 1
GPIO1:48310A67 ??			       % 1
GPIO1:48310A68 ??			       % 1
GPIO1:48310A69 ??			       % 1
GPIO1:48310A6A ??			       % 1
GPIO1:48310A6B ??			       % 1
GPIO1:48310A6C ??			       % 1
GPIO1:48310A6D ??			       % 1
GPIO1:48310A6E ??			       % 1
GPIO1:48310A6F ??			       % 1
GPIO1:48310A70 ??			       % 1
GPIO1:48310A71 ??			       % 1
GPIO1:48310A72 ??			       % 1
GPIO1:48310A73 ??			       % 1
GPIO1:48310A74 ??			       % 1
GPIO1:48310A75 ??			       % 1
GPIO1:48310A76 ??			       % 1
GPIO1:48310A77 ??			       % 1
GPIO1:48310A78 ??			       % 1
GPIO1:48310A79 ??			       % 1
GPIO1:48310A7A ??			       % 1
GPIO1:48310A7B ??			       % 1
GPIO1:48310A7C ??			       % 1
GPIO1:48310A7D ??			       % 1
GPIO1:48310A7E ??			       % 1
GPIO1:48310A7F ??			       % 1
GPIO1:48310A80 ??			       % 1
GPIO1:48310A81 ??			       % 1
GPIO1:48310A82 ??			       % 1
GPIO1:48310A83 ??			       % 1
GPIO1:48310A84 ??			       % 1
GPIO1:48310A85 ??			       % 1
GPIO1:48310A86 ??			       % 1
GPIO1:48310A87 ??			       % 1
GPIO1:48310A88 ??			       % 1
GPIO1:48310A89 ??			       % 1
GPIO1:48310A8A ??			       % 1
GPIO1:48310A8B ??			       % 1
GPIO1:48310A8C ??			       % 1
GPIO1:48310A8D ??			       % 1
GPIO1:48310A8E ??			       % 1
GPIO1:48310A8F ??			       % 1
GPIO1:48310A90 ??			       % 1
GPIO1:48310A91 ??			       % 1
GPIO1:48310A92 ??			       % 1
GPIO1:48310A93 ??			       % 1
GPIO1:48310A94 ??			       % 1
GPIO1:48310A95 ??			       % 1
GPIO1:48310A96 ??			       % 1
GPIO1:48310A97 ??			       % 1
GPIO1:48310A98 ??			       % 1
GPIO1:48310A99 ??			       % 1
GPIO1:48310A9A ??			       % 1
GPIO1:48310A9B ??			       % 1
GPIO1:48310A9C ??			       % 1
GPIO1:48310A9D ??			       % 1
GPIO1:48310A9E ??			       % 1
GPIO1:48310A9F ??			       % 1
GPIO1:48310AA0 ??			       % 1
GPIO1:48310AA1 ??			       % 1
GPIO1:48310AA2 ??			       % 1
GPIO1:48310AA3 ??			       % 1
GPIO1:48310AA4 ??			       % 1
GPIO1:48310AA5 ??			       % 1
GPIO1:48310AA6 ??			       % 1
GPIO1:48310AA7 ??			       % 1
GPIO1:48310AA8 ??			       % 1
GPIO1:48310AA9 ??			       % 1
GPIO1:48310AAA ??			       % 1
GPIO1:48310AAB ??			       % 1
GPIO1:48310AAC ??			       % 1
GPIO1:48310AAD ??			       % 1
GPIO1:48310AAE ??			       % 1
GPIO1:48310AAF ??			       % 1
GPIO1:48310AB0 ??			       % 1
GPIO1:48310AB1 ??			       % 1
GPIO1:48310AB2 ??			       % 1
GPIO1:48310AB3 ??			       % 1
GPIO1:48310AB4 ??			       % 1
GPIO1:48310AB5 ??			       % 1
GPIO1:48310AB6 ??			       % 1
GPIO1:48310AB7 ??			       % 1
GPIO1:48310AB8 ??			       % 1
GPIO1:48310AB9 ??			       % 1
GPIO1:48310ABA ??			       % 1
GPIO1:48310ABB ??			       % 1
GPIO1:48310ABC ??			       % 1
GPIO1:48310ABD ??			       % 1
GPIO1:48310ABE ??			       % 1
GPIO1:48310ABF ??			       % 1
GPIO1:48310AC0 ??			       % 1
GPIO1:48310AC1 ??			       % 1
GPIO1:48310AC2 ??			       % 1
GPIO1:48310AC3 ??			       % 1
GPIO1:48310AC4 ??			       % 1
GPIO1:48310AC5 ??			       % 1
GPIO1:48310AC6 ??			       % 1
GPIO1:48310AC7 ??			       % 1
GPIO1:48310AC8 ??			       % 1
GPIO1:48310AC9 ??			       % 1
GPIO1:48310ACA ??			       % 1
GPIO1:48310ACB ??			       % 1
GPIO1:48310ACC ??			       % 1
GPIO1:48310ACD ??			       % 1
GPIO1:48310ACE ??			       % 1
GPIO1:48310ACF ??			       % 1
GPIO1:48310AD0 ??			       % 1
GPIO1:48310AD1 ??			       % 1
GPIO1:48310AD2 ??			       % 1
GPIO1:48310AD3 ??			       % 1
GPIO1:48310AD4 ??			       % 1
GPIO1:48310AD5 ??			       % 1
GPIO1:48310AD6 ??			       % 1
GPIO1:48310AD7 ??			       % 1
GPIO1:48310AD8 ??			       % 1
GPIO1:48310AD9 ??			       % 1
GPIO1:48310ADA ??			       % 1
GPIO1:48310ADB ??			       % 1
GPIO1:48310ADC ??			       % 1
GPIO1:48310ADD ??			       % 1
GPIO1:48310ADE ??			       % 1
GPIO1:48310ADF ??			       % 1
GPIO1:48310AE0 ??			       % 1
GPIO1:48310AE1 ??			       % 1
GPIO1:48310AE2 ??			       % 1
GPIO1:48310AE3 ??			       % 1
GPIO1:48310AE4 ??			       % 1
GPIO1:48310AE5 ??			       % 1
GPIO1:48310AE6 ??			       % 1
GPIO1:48310AE7 ??			       % 1
GPIO1:48310AE8 ??			       % 1
GPIO1:48310AE9 ??			       % 1
GPIO1:48310AEA ??			       % 1
GPIO1:48310AEB ??			       % 1
GPIO1:48310AEC ??			       % 1
GPIO1:48310AED ??			       % 1
GPIO1:48310AEE ??			       % 1
GPIO1:48310AEF ??			       % 1
GPIO1:48310AF0 ??			       % 1
GPIO1:48310AF1 ??			       % 1
GPIO1:48310AF2 ??			       % 1
GPIO1:48310AF3 ??			       % 1
GPIO1:48310AF4 ??			       % 1
GPIO1:48310AF5 ??			       % 1
GPIO1:48310AF6 ??			       % 1
GPIO1:48310AF7 ??			       % 1
GPIO1:48310AF8 ??			       % 1
GPIO1:48310AF9 ??			       % 1
GPIO1:48310AFA ??			       % 1
GPIO1:48310AFB ??			       % 1
GPIO1:48310AFC ??			       % 1
GPIO1:48310AFD ??			       % 1
GPIO1:48310AFE ??			       % 1
GPIO1:48310AFF ??			       % 1
GPIO1:48310B00 ??			       % 1
GPIO1:48310B01 ??			       % 1
GPIO1:48310B02 ??			       % 1
GPIO1:48310B03 ??			       % 1
GPIO1:48310B04 ??			       % 1
GPIO1:48310B05 ??			       % 1
GPIO1:48310B06 ??			       % 1
GPIO1:48310B07 ??			       % 1
GPIO1:48310B08 ??			       % 1
GPIO1:48310B09 ??			       % 1
GPIO1:48310B0A ??			       % 1
GPIO1:48310B0B ??			       % 1
GPIO1:48310B0C ??			       % 1
GPIO1:48310B0D ??			       % 1
GPIO1:48310B0E ??			       % 1
GPIO1:48310B0F ??			       % 1
GPIO1:48310B10 ??			       % 1
GPIO1:48310B11 ??			       % 1
GPIO1:48310B12 ??			       % 1
GPIO1:48310B13 ??			       % 1
GPIO1:48310B14 ??			       % 1
GPIO1:48310B15 ??			       % 1
GPIO1:48310B16 ??			       % 1
GPIO1:48310B17 ??			       % 1
GPIO1:48310B18 ??			       % 1
GPIO1:48310B19 ??			       % 1
GPIO1:48310B1A ??			       % 1
GPIO1:48310B1B ??			       % 1
GPIO1:48310B1C ??			       % 1
GPIO1:48310B1D ??			       % 1
GPIO1:48310B1E ??			       % 1
GPIO1:48310B1F ??			       % 1
GPIO1:48310B20 ??			       % 1
GPIO1:48310B21 ??			       % 1
GPIO1:48310B22 ??			       % 1
GPIO1:48310B23 ??			       % 1
GPIO1:48310B24 ??			       % 1
GPIO1:48310B25 ??			       % 1
GPIO1:48310B26 ??			       % 1
GPIO1:48310B27 ??			       % 1
GPIO1:48310B28 ??			       % 1
GPIO1:48310B29 ??			       % 1
GPIO1:48310B2A ??			       % 1
GPIO1:48310B2B ??			       % 1
GPIO1:48310B2C ??			       % 1
GPIO1:48310B2D ??			       % 1
GPIO1:48310B2E ??			       % 1
GPIO1:48310B2F ??			       % 1
GPIO1:48310B30 ??			       % 1
GPIO1:48310B31 ??			       % 1
GPIO1:48310B32 ??			       % 1
GPIO1:48310B33 ??			       % 1
GPIO1:48310B34 ??			       % 1
GPIO1:48310B35 ??			       % 1
GPIO1:48310B36 ??			       % 1
GPIO1:48310B37 ??			       % 1
GPIO1:48310B38 ??			       % 1
GPIO1:48310B39 ??			       % 1
GPIO1:48310B3A ??			       % 1
GPIO1:48310B3B ??			       % 1
GPIO1:48310B3C ??			       % 1
GPIO1:48310B3D ??			       % 1
GPIO1:48310B3E ??			       % 1
GPIO1:48310B3F ??			       % 1
GPIO1:48310B40 ??			       % 1
GPIO1:48310B41 ??			       % 1
GPIO1:48310B42 ??			       % 1
GPIO1:48310B43 ??			       % 1
GPIO1:48310B44 ??			       % 1
GPIO1:48310B45 ??			       % 1
GPIO1:48310B46 ??			       % 1
GPIO1:48310B47 ??			       % 1
GPIO1:48310B48 ??			       % 1
GPIO1:48310B49 ??			       % 1
GPIO1:48310B4A ??			       % 1
GPIO1:48310B4B ??			       % 1
GPIO1:48310B4C ??			       % 1
GPIO1:48310B4D ??			       % 1
GPIO1:48310B4E ??			       % 1
GPIO1:48310B4F ??			       % 1
GPIO1:48310B50 ??			       % 1
GPIO1:48310B51 ??			       % 1
GPIO1:48310B52 ??			       % 1
GPIO1:48310B53 ??			       % 1
GPIO1:48310B54 ??			       % 1
GPIO1:48310B55 ??			       % 1
GPIO1:48310B56 ??			       % 1
GPIO1:48310B57 ??			       % 1
GPIO1:48310B58 ??			       % 1
GPIO1:48310B59 ??			       % 1
GPIO1:48310B5A ??			       % 1
GPIO1:48310B5B ??			       % 1
GPIO1:48310B5C ??			       % 1
GPIO1:48310B5D ??			       % 1
GPIO1:48310B5E ??			       % 1
GPIO1:48310B5F ??			       % 1
GPIO1:48310B60 ??			       % 1
GPIO1:48310B61 ??			       % 1
GPIO1:48310B62 ??			       % 1
GPIO1:48310B63 ??			       % 1
GPIO1:48310B64 ??			       % 1
GPIO1:48310B65 ??			       % 1
GPIO1:48310B66 ??			       % 1
GPIO1:48310B67 ??			       % 1
GPIO1:48310B68 ??			       % 1
GPIO1:48310B69 ??			       % 1
GPIO1:48310B6A ??			       % 1
GPIO1:48310B6B ??			       % 1
GPIO1:48310B6C ??			       % 1
GPIO1:48310B6D ??			       % 1
GPIO1:48310B6E ??			       % 1
GPIO1:48310B6F ??			       % 1
GPIO1:48310B70 ??			       % 1
GPIO1:48310B71 ??			       % 1
GPIO1:48310B72 ??			       % 1
GPIO1:48310B73 ??			       % 1
GPIO1:48310B74 ??			       % 1
GPIO1:48310B75 ??			       % 1
GPIO1:48310B76 ??			       % 1
GPIO1:48310B77 ??			       % 1
GPIO1:48310B78 ??			       % 1
GPIO1:48310B79 ??			       % 1
GPIO1:48310B7A ??			       % 1
GPIO1:48310B7B ??			       % 1
GPIO1:48310B7C ??			       % 1
GPIO1:48310B7D ??			       % 1
GPIO1:48310B7E ??			       % 1
GPIO1:48310B7F ??			       % 1
GPIO1:48310B80 ??			       % 1
GPIO1:48310B81 ??			       % 1
GPIO1:48310B82 ??			       % 1
GPIO1:48310B83 ??			       % 1
GPIO1:48310B84 ??			       % 1
GPIO1:48310B85 ??			       % 1
GPIO1:48310B86 ??			       % 1
GPIO1:48310B87 ??			       % 1
GPIO1:48310B88 ??			       % 1
GPIO1:48310B89 ??			       % 1
GPIO1:48310B8A ??			       % 1
GPIO1:48310B8B ??			       % 1
GPIO1:48310B8C ??			       % 1
GPIO1:48310B8D ??			       % 1
GPIO1:48310B8E ??			       % 1
GPIO1:48310B8F ??			       % 1
GPIO1:48310B90 ??			       % 1
GPIO1:48310B91 ??			       % 1
GPIO1:48310B92 ??			       % 1
GPIO1:48310B93 ??			       % 1
GPIO1:48310B94 ??			       % 1
GPIO1:48310B95 ??			       % 1
GPIO1:48310B96 ??			       % 1
GPIO1:48310B97 ??			       % 1
GPIO1:48310B98 ??			       % 1
GPIO1:48310B99 ??			       % 1
GPIO1:48310B9A ??			       % 1
GPIO1:48310B9B ??			       % 1
GPIO1:48310B9C ??			       % 1
GPIO1:48310B9D ??			       % 1
GPIO1:48310B9E ??			       % 1
GPIO1:48310B9F ??			       % 1
GPIO1:48310BA0 ??			       % 1
GPIO1:48310BA1 ??			       % 1
GPIO1:48310BA2 ??			       % 1
GPIO1:48310BA3 ??			       % 1
GPIO1:48310BA4 ??			       % 1
GPIO1:48310BA5 ??			       % 1
GPIO1:48310BA6 ??			       % 1
GPIO1:48310BA7 ??			       % 1
GPIO1:48310BA8 ??			       % 1
GPIO1:48310BA9 ??			       % 1
GPIO1:48310BAA ??			       % 1
GPIO1:48310BAB ??			       % 1
GPIO1:48310BAC ??			       % 1
GPIO1:48310BAD ??			       % 1
GPIO1:48310BAE ??			       % 1
GPIO1:48310BAF ??			       % 1
GPIO1:48310BB0 ??			       % 1
GPIO1:48310BB1 ??			       % 1
GPIO1:48310BB2 ??			       % 1
GPIO1:48310BB3 ??			       % 1
GPIO1:48310BB4 ??			       % 1
GPIO1:48310BB5 ??			       % 1
GPIO1:48310BB6 ??			       % 1
GPIO1:48310BB7 ??			       % 1
GPIO1:48310BB8 ??			       % 1
GPIO1:48310BB9 ??			       % 1
GPIO1:48310BBA ??			       % 1
GPIO1:48310BBB ??			       % 1
GPIO1:48310BBC ??			       % 1
GPIO1:48310BBD ??			       % 1
GPIO1:48310BBE ??			       % 1
GPIO1:48310BBF ??			       % 1
GPIO1:48310BC0 ??			       % 1
GPIO1:48310BC1 ??			       % 1
GPIO1:48310BC2 ??			       % 1
GPIO1:48310BC3 ??			       % 1
GPIO1:48310BC4 ??			       % 1
GPIO1:48310BC5 ??			       % 1
GPIO1:48310BC6 ??			       % 1
GPIO1:48310BC7 ??			       % 1
GPIO1:48310BC8 ??			       % 1
GPIO1:48310BC9 ??			       % 1
GPIO1:48310BCA ??			       % 1
GPIO1:48310BCB ??			       % 1
GPIO1:48310BCC ??			       % 1
GPIO1:48310BCD ??			       % 1
GPIO1:48310BCE ??			       % 1
GPIO1:48310BCF ??			       % 1
GPIO1:48310BD0 ??			       % 1
GPIO1:48310BD1 ??			       % 1
GPIO1:48310BD2 ??			       % 1
GPIO1:48310BD3 ??			       % 1
GPIO1:48310BD4 ??			       % 1
GPIO1:48310BD5 ??			       % 1
GPIO1:48310BD6 ??			       % 1
GPIO1:48310BD7 ??			       % 1
GPIO1:48310BD8 ??			       % 1
GPIO1:48310BD9 ??			       % 1
GPIO1:48310BDA ??			       % 1
GPIO1:48310BDB ??			       % 1
GPIO1:48310BDC ??			       % 1
GPIO1:48310BDD ??			       % 1
GPIO1:48310BDE ??			       % 1
GPIO1:48310BDF ??			       % 1
GPIO1:48310BE0 ??			       % 1
GPIO1:48310BE1 ??			       % 1
GPIO1:48310BE2 ??			       % 1
GPIO1:48310BE3 ??			       % 1
GPIO1:48310BE4 ??			       % 1
GPIO1:48310BE5 ??			       % 1
GPIO1:48310BE6 ??			       % 1
GPIO1:48310BE7 ??			       % 1
GPIO1:48310BE8 ??			       % 1
GPIO1:48310BE9 ??			       % 1
GPIO1:48310BEA ??			       % 1
GPIO1:48310BEB ??			       % 1
GPIO1:48310BEC ??			       % 1
GPIO1:48310BED ??			       % 1
GPIO1:48310BEE ??			       % 1
GPIO1:48310BEF ??			       % 1
GPIO1:48310BF0 ??			       % 1
GPIO1:48310BF1 ??			       % 1
GPIO1:48310BF2 ??			       % 1
GPIO1:48310BF3 ??			       % 1
GPIO1:48310BF4 ??			       % 1
GPIO1:48310BF5 ??			       % 1
GPIO1:48310BF6 ??			       % 1
GPIO1:48310BF7 ??			       % 1
GPIO1:48310BF8 ??			       % 1
GPIO1:48310BF9 ??			       % 1
GPIO1:48310BFA ??			       % 1
GPIO1:48310BFB ??			       % 1
GPIO1:48310BFC ??			       % 1
GPIO1:48310BFD ??			       % 1
GPIO1:48310BFE ??			       % 1
GPIO1:48310BFF ??			       % 1
GPIO1:48310C00 ??			       % 1
GPIO1:48310C01 ??			       % 1
GPIO1:48310C02 ??			       % 1
GPIO1:48310C03 ??			       % 1
GPIO1:48310C04 ??			       % 1
GPIO1:48310C05 ??			       % 1
GPIO1:48310C06 ??			       % 1
GPIO1:48310C07 ??			       % 1
GPIO1:48310C08 ??			       % 1
GPIO1:48310C09 ??			       % 1
GPIO1:48310C0A ??			       % 1
GPIO1:48310C0B ??			       % 1
GPIO1:48310C0C ??			       % 1
GPIO1:48310C0D ??			       % 1
GPIO1:48310C0E ??			       % 1
GPIO1:48310C0F ??			       % 1
GPIO1:48310C10 ??			       % 1
GPIO1:48310C11 ??			       % 1
GPIO1:48310C12 ??			       % 1
GPIO1:48310C13 ??			       % 1
GPIO1:48310C14 ??			       % 1
GPIO1:48310C15 ??			       % 1
GPIO1:48310C16 ??			       % 1
GPIO1:48310C17 ??			       % 1
GPIO1:48310C18 ??			       % 1
GPIO1:48310C19 ??			       % 1
GPIO1:48310C1A ??			       % 1
GPIO1:48310C1B ??			       % 1
GPIO1:48310C1C ??			       % 1
GPIO1:48310C1D ??			       % 1
GPIO1:48310C1E ??			       % 1
GPIO1:48310C1F ??			       % 1
GPIO1:48310C20 ??			       % 1
GPIO1:48310C21 ??			       % 1
GPIO1:48310C22 ??			       % 1
GPIO1:48310C23 ??			       % 1
GPIO1:48310C24 ??			       % 1
GPIO1:48310C25 ??			       % 1
GPIO1:48310C26 ??			       % 1
GPIO1:48310C27 ??			       % 1
GPIO1:48310C28 ??			       % 1
GPIO1:48310C29 ??			       % 1
GPIO1:48310C2A ??			       % 1
GPIO1:48310C2B ??			       % 1
GPIO1:48310C2C ??			       % 1
GPIO1:48310C2D ??			       % 1
GPIO1:48310C2E ??			       % 1
GPIO1:48310C2F ??			       % 1
GPIO1:48310C30 ??			       % 1
GPIO1:48310C31 ??			       % 1
GPIO1:48310C32 ??			       % 1
GPIO1:48310C33 ??			       % 1
GPIO1:48310C34 ??			       % 1
GPIO1:48310C35 ??			       % 1
GPIO1:48310C36 ??			       % 1
GPIO1:48310C37 ??			       % 1
GPIO1:48310C38 ??			       % 1
GPIO1:48310C39 ??			       % 1
GPIO1:48310C3A ??			       % 1
GPIO1:48310C3B ??			       % 1
GPIO1:48310C3C ??			       % 1
GPIO1:48310C3D ??			       % 1
GPIO1:48310C3E ??			       % 1
GPIO1:48310C3F ??			       % 1
GPIO1:48310C40 ??			       % 1
GPIO1:48310C41 ??			       % 1
GPIO1:48310C42 ??			       % 1
GPIO1:48310C43 ??			       % 1
GPIO1:48310C44 ??			       % 1
GPIO1:48310C45 ??			       % 1
GPIO1:48310C46 ??			       % 1
GPIO1:48310C47 ??			       % 1
GPIO1:48310C48 ??			       % 1
GPIO1:48310C49 ??			       % 1
GPIO1:48310C4A ??			       % 1
GPIO1:48310C4B ??			       % 1
GPIO1:48310C4C ??			       % 1
GPIO1:48310C4D ??			       % 1
GPIO1:48310C4E ??			       % 1
GPIO1:48310C4F ??			       % 1
GPIO1:48310C50 ??			       % 1
GPIO1:48310C51 ??			       % 1
GPIO1:48310C52 ??			       % 1
GPIO1:48310C53 ??			       % 1
GPIO1:48310C54 ??			       % 1
GPIO1:48310C55 ??			       % 1
GPIO1:48310C56 ??			       % 1
GPIO1:48310C57 ??			       % 1
GPIO1:48310C58 ??			       % 1
GPIO1:48310C59 ??			       % 1
GPIO1:48310C5A ??			       % 1
GPIO1:48310C5B ??			       % 1
GPIO1:48310C5C ??			       % 1
GPIO1:48310C5D ??			       % 1
GPIO1:48310C5E ??			       % 1
GPIO1:48310C5F ??			       % 1
GPIO1:48310C60 ??			       % 1
GPIO1:48310C61 ??			       % 1
GPIO1:48310C62 ??			       % 1
GPIO1:48310C63 ??			       % 1
GPIO1:48310C64 ??			       % 1
GPIO1:48310C65 ??			       % 1
GPIO1:48310C66 ??			       % 1
GPIO1:48310C67 ??			       % 1
GPIO1:48310C68 ??			       % 1
GPIO1:48310C69 ??			       % 1
GPIO1:48310C6A ??			       % 1
GPIO1:48310C6B ??			       % 1
GPIO1:48310C6C ??			       % 1
GPIO1:48310C6D ??			       % 1
GPIO1:48310C6E ??			       % 1
GPIO1:48310C6F ??			       % 1
GPIO1:48310C70 ??			       % 1
GPIO1:48310C71 ??			       % 1
GPIO1:48310C72 ??			       % 1
GPIO1:48310C73 ??			       % 1
GPIO1:48310C74 ??			       % 1
GPIO1:48310C75 ??			       % 1
GPIO1:48310C76 ??			       % 1
GPIO1:48310C77 ??			       % 1
GPIO1:48310C78 ??			       % 1
GPIO1:48310C79 ??			       % 1
GPIO1:48310C7A ??			       % 1
GPIO1:48310C7B ??			       % 1
GPIO1:48310C7C ??			       % 1
GPIO1:48310C7D ??			       % 1
GPIO1:48310C7E ??			       % 1
GPIO1:48310C7F ??			       % 1
GPIO1:48310C80 ??			       % 1
GPIO1:48310C81 ??			       % 1
GPIO1:48310C82 ??			       % 1
GPIO1:48310C83 ??			       % 1
GPIO1:48310C84 ??			       % 1
GPIO1:48310C85 ??			       % 1
GPIO1:48310C86 ??			       % 1
GPIO1:48310C87 ??			       % 1
GPIO1:48310C88 ??			       % 1
GPIO1:48310C89 ??			       % 1
GPIO1:48310C8A ??			       % 1
GPIO1:48310C8B ??			       % 1
GPIO1:48310C8C ??			       % 1
GPIO1:48310C8D ??			       % 1
GPIO1:48310C8E ??			       % 1
GPIO1:48310C8F ??			       % 1
GPIO1:48310C90 ??			       % 1
GPIO1:48310C91 ??			       % 1
GPIO1:48310C92 ??			       % 1
GPIO1:48310C93 ??			       % 1
GPIO1:48310C94 ??			       % 1
GPIO1:48310C95 ??			       % 1
GPIO1:48310C96 ??			       % 1
GPIO1:48310C97 ??			       % 1
GPIO1:48310C98 ??			       % 1
GPIO1:48310C99 ??			       % 1
GPIO1:48310C9A ??			       % 1
GPIO1:48310C9B ??			       % 1
GPIO1:48310C9C ??			       % 1
GPIO1:48310C9D ??			       % 1
GPIO1:48310C9E ??			       % 1
GPIO1:48310C9F ??			       % 1
GPIO1:48310CA0 ??			       % 1
GPIO1:48310CA1 ??			       % 1
GPIO1:48310CA2 ??			       % 1
GPIO1:48310CA3 ??			       % 1
GPIO1:48310CA4 ??			       % 1
GPIO1:48310CA5 ??			       % 1
GPIO1:48310CA6 ??			       % 1
GPIO1:48310CA7 ??			       % 1
GPIO1:48310CA8 ??			       % 1
GPIO1:48310CA9 ??			       % 1
GPIO1:48310CAA ??			       % 1
GPIO1:48310CAB ??			       % 1
GPIO1:48310CAC ??			       % 1
GPIO1:48310CAD ??			       % 1
GPIO1:48310CAE ??			       % 1
GPIO1:48310CAF ??			       % 1
GPIO1:48310CB0 ??			       % 1
GPIO1:48310CB1 ??			       % 1
GPIO1:48310CB2 ??			       % 1
GPIO1:48310CB3 ??			       % 1
GPIO1:48310CB4 ??			       % 1
GPIO1:48310CB5 ??			       % 1
GPIO1:48310CB6 ??			       % 1
GPIO1:48310CB7 ??			       % 1
GPIO1:48310CB8 ??			       % 1
GPIO1:48310CB9 ??			       % 1
GPIO1:48310CBA ??			       % 1
GPIO1:48310CBB ??			       % 1
GPIO1:48310CBC ??			       % 1
GPIO1:48310CBD ??			       % 1
GPIO1:48310CBE ??			       % 1
GPIO1:48310CBF ??			       % 1
GPIO1:48310CC0 ??			       % 1
GPIO1:48310CC1 ??			       % 1
GPIO1:48310CC2 ??			       % 1
GPIO1:48310CC3 ??			       % 1
GPIO1:48310CC4 ??			       % 1
GPIO1:48310CC5 ??			       % 1
GPIO1:48310CC6 ??			       % 1
GPIO1:48310CC7 ??			       % 1
GPIO1:48310CC8 ??			       % 1
GPIO1:48310CC9 ??			       % 1
GPIO1:48310CCA ??			       % 1
GPIO1:48310CCB ??			       % 1
GPIO1:48310CCC ??			       % 1
GPIO1:48310CCD ??			       % 1
GPIO1:48310CCE ??			       % 1
GPIO1:48310CCF ??			       % 1
GPIO1:48310CD0 ??			       % 1
GPIO1:48310CD1 ??			       % 1
GPIO1:48310CD2 ??			       % 1
GPIO1:48310CD3 ??			       % 1
GPIO1:48310CD4 ??			       % 1
GPIO1:48310CD5 ??			       % 1
GPIO1:48310CD6 ??			       % 1
GPIO1:48310CD7 ??			       % 1
GPIO1:48310CD8 ??			       % 1
GPIO1:48310CD9 ??			       % 1
GPIO1:48310CDA ??			       % 1
GPIO1:48310CDB ??			       % 1
GPIO1:48310CDC ??			       % 1
GPIO1:48310CDD ??			       % 1
GPIO1:48310CDE ??			       % 1
GPIO1:48310CDF ??			       % 1
GPIO1:48310CE0 ??			       % 1
GPIO1:48310CE1 ??			       % 1
GPIO1:48310CE2 ??			       % 1
GPIO1:48310CE3 ??			       % 1
GPIO1:48310CE4 ??			       % 1
GPIO1:48310CE5 ??			       % 1
GPIO1:48310CE6 ??			       % 1
GPIO1:48310CE7 ??			       % 1
GPIO1:48310CE8 ??			       % 1
GPIO1:48310CE9 ??			       % 1
GPIO1:48310CEA ??			       % 1
GPIO1:48310CEB ??			       % 1
GPIO1:48310CEC ??			       % 1
GPIO1:48310CED ??			       % 1
GPIO1:48310CEE ??			       % 1
GPIO1:48310CEF ??			       % 1
GPIO1:48310CF0 ??			       % 1
GPIO1:48310CF1 ??			       % 1
GPIO1:48310CF2 ??			       % 1
GPIO1:48310CF3 ??			       % 1
GPIO1:48310CF4 ??			       % 1
GPIO1:48310CF5 ??			       % 1
GPIO1:48310CF6 ??			       % 1
GPIO1:48310CF7 ??			       % 1
GPIO1:48310CF8 ??			       % 1
GPIO1:48310CF9 ??			       % 1
GPIO1:48310CFA ??			       % 1
GPIO1:48310CFB ??			       % 1
GPIO1:48310CFC ??			       % 1
GPIO1:48310CFD ??			       % 1
GPIO1:48310CFE ??			       % 1
GPIO1:48310CFF ??			       % 1
GPIO1:48310D00 ??			       % 1
GPIO1:48310D01 ??			       % 1
GPIO1:48310D02 ??			       % 1
GPIO1:48310D03 ??			       % 1
GPIO1:48310D04 ??			       % 1
GPIO1:48310D05 ??			       % 1
GPIO1:48310D06 ??			       % 1
GPIO1:48310D07 ??			       % 1
GPIO1:48310D08 ??			       % 1
GPIO1:48310D09 ??			       % 1
GPIO1:48310D0A ??			       % 1
GPIO1:48310D0B ??			       % 1
GPIO1:48310D0C ??			       % 1
GPIO1:48310D0D ??			       % 1
GPIO1:48310D0E ??			       % 1
GPIO1:48310D0F ??			       % 1
GPIO1:48310D10 ??			       % 1
GPIO1:48310D11 ??			       % 1
GPIO1:48310D12 ??			       % 1
GPIO1:48310D13 ??			       % 1
GPIO1:48310D14 ??			       % 1
GPIO1:48310D15 ??			       % 1
GPIO1:48310D16 ??			       % 1
GPIO1:48310D17 ??			       % 1
GPIO1:48310D18 ??			       % 1
GPIO1:48310D19 ??			       % 1
GPIO1:48310D1A ??			       % 1
GPIO1:48310D1B ??			       % 1
GPIO1:48310D1C ??			       % 1
GPIO1:48310D1D ??			       % 1
GPIO1:48310D1E ??			       % 1
GPIO1:48310D1F ??			       % 1
GPIO1:48310D20 ??			       % 1
GPIO1:48310D21 ??			       % 1
GPIO1:48310D22 ??			       % 1
GPIO1:48310D23 ??			       % 1
GPIO1:48310D24 ??			       % 1
GPIO1:48310D25 ??			       % 1
GPIO1:48310D26 ??			       % 1
GPIO1:48310D27 ??			       % 1
GPIO1:48310D28 ??			       % 1
GPIO1:48310D29 ??			       % 1
GPIO1:48310D2A ??			       % 1
GPIO1:48310D2B ??			       % 1
GPIO1:48310D2C ??			       % 1
GPIO1:48310D2D ??			       % 1
GPIO1:48310D2E ??			       % 1
GPIO1:48310D2F ??			       % 1
GPIO1:48310D30 ??			       % 1
GPIO1:48310D31 ??			       % 1
GPIO1:48310D32 ??			       % 1
GPIO1:48310D33 ??			       % 1
GPIO1:48310D34 ??			       % 1
GPIO1:48310D35 ??			       % 1
GPIO1:48310D36 ??			       % 1
GPIO1:48310D37 ??			       % 1
GPIO1:48310D38 ??			       % 1
GPIO1:48310D39 ??			       % 1
GPIO1:48310D3A ??			       % 1
GPIO1:48310D3B ??			       % 1
GPIO1:48310D3C ??			       % 1
GPIO1:48310D3D ??			       % 1
GPIO1:48310D3E ??			       % 1
GPIO1:48310D3F ??			       % 1
GPIO1:48310D40 ??			       % 1
GPIO1:48310D41 ??			       % 1
GPIO1:48310D42 ??			       % 1
GPIO1:48310D43 ??			       % 1
GPIO1:48310D44 ??			       % 1
GPIO1:48310D45 ??			       % 1
GPIO1:48310D46 ??			       % 1
GPIO1:48310D47 ??			       % 1
GPIO1:48310D48 ??			       % 1
GPIO1:48310D49 ??			       % 1
GPIO1:48310D4A ??			       % 1
GPIO1:48310D4B ??			       % 1
GPIO1:48310D4C ??			       % 1
GPIO1:48310D4D ??			       % 1
GPIO1:48310D4E ??			       % 1
GPIO1:48310D4F ??			       % 1
GPIO1:48310D50 ??			       % 1
GPIO1:48310D51 ??			       % 1
GPIO1:48310D52 ??			       % 1
GPIO1:48310D53 ??			       % 1
GPIO1:48310D54 ??			       % 1
GPIO1:48310D55 ??			       % 1
GPIO1:48310D56 ??			       % 1
GPIO1:48310D57 ??			       % 1
GPIO1:48310D58 ??			       % 1
GPIO1:48310D59 ??			       % 1
GPIO1:48310D5A ??			       % 1
GPIO1:48310D5B ??			       % 1
GPIO1:48310D5C ??			       % 1
GPIO1:48310D5D ??			       % 1
GPIO1:48310D5E ??			       % 1
GPIO1:48310D5F ??			       % 1
GPIO1:48310D60 ??			       % 1
GPIO1:48310D61 ??			       % 1
GPIO1:48310D62 ??			       % 1
GPIO1:48310D63 ??			       % 1
GPIO1:48310D64 ??			       % 1
GPIO1:48310D65 ??			       % 1
GPIO1:48310D66 ??			       % 1
GPIO1:48310D67 ??			       % 1
GPIO1:48310D68 ??			       % 1
GPIO1:48310D69 ??			       % 1
GPIO1:48310D6A ??			       % 1
GPIO1:48310D6B ??			       % 1
GPIO1:48310D6C ??			       % 1
GPIO1:48310D6D ??			       % 1
GPIO1:48310D6E ??			       % 1
GPIO1:48310D6F ??			       % 1
GPIO1:48310D70 ??			       % 1
GPIO1:48310D71 ??			       % 1
GPIO1:48310D72 ??			       % 1
GPIO1:48310D73 ??			       % 1
GPIO1:48310D74 ??			       % 1
GPIO1:48310D75 ??			       % 1
GPIO1:48310D76 ??			       % 1
GPIO1:48310D77 ??			       % 1
GPIO1:48310D78 ??			       % 1
GPIO1:48310D79 ??			       % 1
GPIO1:48310D7A ??			       % 1
GPIO1:48310D7B ??			       % 1
GPIO1:48310D7C ??			       % 1
GPIO1:48310D7D ??			       % 1
GPIO1:48310D7E ??			       % 1
GPIO1:48310D7F ??			       % 1
GPIO1:48310D80 ??			       % 1
GPIO1:48310D81 ??			       % 1
GPIO1:48310D82 ??			       % 1
GPIO1:48310D83 ??			       % 1
GPIO1:48310D84 ??			       % 1
GPIO1:48310D85 ??			       % 1
GPIO1:48310D86 ??			       % 1
GPIO1:48310D87 ??			       % 1
GPIO1:48310D88 ??			       % 1
GPIO1:48310D89 ??			       % 1
GPIO1:48310D8A ??			       % 1
GPIO1:48310D8B ??			       % 1
GPIO1:48310D8C ??			       % 1
GPIO1:48310D8D ??			       % 1
GPIO1:48310D8E ??			       % 1
GPIO1:48310D8F ??			       % 1
GPIO1:48310D90 ??			       % 1
GPIO1:48310D91 ??			       % 1
GPIO1:48310D92 ??			       % 1
GPIO1:48310D93 ??			       % 1
GPIO1:48310D94 ??			       % 1
GPIO1:48310D95 ??			       % 1
GPIO1:48310D96 ??			       % 1
GPIO1:48310D97 ??			       % 1
GPIO1:48310D98 ??			       % 1
GPIO1:48310D99 ??			       % 1
GPIO1:48310D9A ??			       % 1
GPIO1:48310D9B ??			       % 1
GPIO1:48310D9C ??			       % 1
GPIO1:48310D9D ??			       % 1
GPIO1:48310D9E ??			       % 1
GPIO1:48310D9F ??			       % 1
GPIO1:48310DA0 ??			       % 1
GPIO1:48310DA1 ??			       % 1
GPIO1:48310DA2 ??			       % 1
GPIO1:48310DA3 ??			       % 1
GPIO1:48310DA4 ??			       % 1
GPIO1:48310DA5 ??			       % 1
GPIO1:48310DA6 ??			       % 1
GPIO1:48310DA7 ??			       % 1
GPIO1:48310DA8 ??			       % 1
GPIO1:48310DA9 ??			       % 1
GPIO1:48310DAA ??			       % 1
GPIO1:48310DAB ??			       % 1
GPIO1:48310DAC ??			       % 1
GPIO1:48310DAD ??			       % 1
GPIO1:48310DAE ??			       % 1
GPIO1:48310DAF ??			       % 1
GPIO1:48310DB0 ??			       % 1
GPIO1:48310DB1 ??			       % 1
GPIO1:48310DB2 ??			       % 1
GPIO1:48310DB3 ??			       % 1
GPIO1:48310DB4 ??			       % 1
GPIO1:48310DB5 ??			       % 1
GPIO1:48310DB6 ??			       % 1
GPIO1:48310DB7 ??			       % 1
GPIO1:48310DB8 ??			       % 1
GPIO1:48310DB9 ??			       % 1
GPIO1:48310DBA ??			       % 1
GPIO1:48310DBB ??			       % 1
GPIO1:48310DBC ??			       % 1
GPIO1:48310DBD ??			       % 1
GPIO1:48310DBE ??			       % 1
GPIO1:48310DBF ??			       % 1
GPIO1:48310DC0 ??			       % 1
GPIO1:48310DC1 ??			       % 1
GPIO1:48310DC2 ??			       % 1
GPIO1:48310DC3 ??			       % 1
GPIO1:48310DC4 ??			       % 1
GPIO1:48310DC5 ??			       % 1
GPIO1:48310DC6 ??			       % 1
GPIO1:48310DC7 ??			       % 1
GPIO1:48310DC8 ??			       % 1
GPIO1:48310DC9 ??			       % 1
GPIO1:48310DCA ??			       % 1
GPIO1:48310DCB ??			       % 1
GPIO1:48310DCC ??			       % 1
GPIO1:48310DCD ??			       % 1
GPIO1:48310DCE ??			       % 1
GPIO1:48310DCF ??			       % 1
GPIO1:48310DD0 ??			       % 1
GPIO1:48310DD1 ??			       % 1
GPIO1:48310DD2 ??			       % 1
GPIO1:48310DD3 ??			       % 1
GPIO1:48310DD4 ??			       % 1
GPIO1:48310DD5 ??			       % 1
GPIO1:48310DD6 ??			       % 1
GPIO1:48310DD7 ??			       % 1
GPIO1:48310DD8 ??			       % 1
GPIO1:48310DD9 ??			       % 1
GPIO1:48310DDA ??			       % 1
GPIO1:48310DDB ??			       % 1
GPIO1:48310DDC ??			       % 1
GPIO1:48310DDD ??			       % 1
GPIO1:48310DDE ??			       % 1
GPIO1:48310DDF ??			       % 1
GPIO1:48310DE0 ??			       % 1
GPIO1:48310DE1 ??			       % 1
GPIO1:48310DE2 ??			       % 1
GPIO1:48310DE3 ??			       % 1
GPIO1:48310DE4 ??			       % 1
GPIO1:48310DE5 ??			       % 1
GPIO1:48310DE6 ??			       % 1
GPIO1:48310DE7 ??			       % 1
GPIO1:48310DE8 ??			       % 1
GPIO1:48310DE9 ??			       % 1
GPIO1:48310DEA ??			       % 1
GPIO1:48310DEB ??			       % 1
GPIO1:48310DEC ??			       % 1
GPIO1:48310DED ??			       % 1
GPIO1:48310DEE ??			       % 1
GPIO1:48310DEF ??			       % 1
GPIO1:48310DF0 ??			       % 1
GPIO1:48310DF1 ??			       % 1
GPIO1:48310DF2 ??			       % 1
GPIO1:48310DF3 ??			       % 1
GPIO1:48310DF4 ??			       % 1
GPIO1:48310DF5 ??			       % 1
GPIO1:48310DF6 ??			       % 1
GPIO1:48310DF7 ??			       % 1
GPIO1:48310DF8 ??			       % 1
GPIO1:48310DF9 ??			       % 1
GPIO1:48310DFA ??			       % 1
GPIO1:48310DFB ??			       % 1
GPIO1:48310DFC ??			       % 1
GPIO1:48310DFD ??			       % 1
GPIO1:48310DFE ??			       % 1
GPIO1:48310DFF ??			       % 1
GPIO1:48310E00 ??			       % 1
GPIO1:48310E01 ??			       % 1
GPIO1:48310E02 ??			       % 1
GPIO1:48310E03 ??			       % 1
GPIO1:48310E04 ??			       % 1
GPIO1:48310E05 ??			       % 1
GPIO1:48310E06 ??			       % 1
GPIO1:48310E07 ??			       % 1
GPIO1:48310E08 ??			       % 1
GPIO1:48310E09 ??			       % 1
GPIO1:48310E0A ??			       % 1
GPIO1:48310E0B ??			       % 1
GPIO1:48310E0C ??			       % 1
GPIO1:48310E0D ??			       % 1
GPIO1:48310E0E ??			       % 1
GPIO1:48310E0F ??			       % 1
GPIO1:48310E10 ??			       % 1
GPIO1:48310E11 ??			       % 1
GPIO1:48310E12 ??			       % 1
GPIO1:48310E13 ??			       % 1
GPIO1:48310E14 ??			       % 1
GPIO1:48310E15 ??			       % 1
GPIO1:48310E16 ??			       % 1
GPIO1:48310E17 ??			       % 1
GPIO1:48310E18 ??			       % 1
GPIO1:48310E19 ??			       % 1
GPIO1:48310E1A ??			       % 1
GPIO1:48310E1B ??			       % 1
GPIO1:48310E1C ??			       % 1
GPIO1:48310E1D ??			       % 1
GPIO1:48310E1E ??			       % 1
GPIO1:48310E1F ??			       % 1
GPIO1:48310E20 ??			       % 1
GPIO1:48310E21 ??			       % 1
GPIO1:48310E22 ??			       % 1
GPIO1:48310E23 ??			       % 1
GPIO1:48310E24 ??			       % 1
GPIO1:48310E25 ??			       % 1
GPIO1:48310E26 ??			       % 1
GPIO1:48310E27 ??			       % 1
GPIO1:48310E28 ??			       % 1
GPIO1:48310E29 ??			       % 1
GPIO1:48310E2A ??			       % 1
GPIO1:48310E2B ??			       % 1
GPIO1:48310E2C ??			       % 1
GPIO1:48310E2D ??			       % 1
GPIO1:48310E2E ??			       % 1
GPIO1:48310E2F ??			       % 1
GPIO1:48310E30 ??			       % 1
GPIO1:48310E31 ??			       % 1
GPIO1:48310E32 ??			       % 1
GPIO1:48310E33 ??			       % 1
GPIO1:48310E34 ??			       % 1
GPIO1:48310E35 ??			       % 1
GPIO1:48310E36 ??			       % 1
GPIO1:48310E37 ??			       % 1
GPIO1:48310E38 ??			       % 1
GPIO1:48310E39 ??			       % 1
GPIO1:48310E3A ??			       % 1
GPIO1:48310E3B ??			       % 1
GPIO1:48310E3C ??			       % 1
GPIO1:48310E3D ??			       % 1
GPIO1:48310E3E ??			       % 1
GPIO1:48310E3F ??			       % 1
GPIO1:48310E40 ??			       % 1
GPIO1:48310E41 ??			       % 1
GPIO1:48310E42 ??			       % 1
GPIO1:48310E43 ??			       % 1
GPIO1:48310E44 ??			       % 1
GPIO1:48310E45 ??			       % 1
GPIO1:48310E46 ??			       % 1
GPIO1:48310E47 ??			       % 1
GPIO1:48310E48 ??			       % 1
GPIO1:48310E49 ??			       % 1
GPIO1:48310E4A ??			       % 1
GPIO1:48310E4B ??			       % 1
GPIO1:48310E4C ??			       % 1
GPIO1:48310E4D ??			       % 1
GPIO1:48310E4E ??			       % 1
GPIO1:48310E4F ??			       % 1
GPIO1:48310E50 ??			       % 1
GPIO1:48310E51 ??			       % 1
GPIO1:48310E52 ??			       % 1
GPIO1:48310E53 ??			       % 1
GPIO1:48310E54 ??			       % 1
GPIO1:48310E55 ??			       % 1
GPIO1:48310E56 ??			       % 1
GPIO1:48310E57 ??			       % 1
GPIO1:48310E58 ??			       % 1
GPIO1:48310E59 ??			       % 1
GPIO1:48310E5A ??			       % 1
GPIO1:48310E5B ??			       % 1
GPIO1:48310E5C ??			       % 1
GPIO1:48310E5D ??			       % 1
GPIO1:48310E5E ??			       % 1
GPIO1:48310E5F ??			       % 1
GPIO1:48310E60 ??			       % 1
GPIO1:48310E61 ??			       % 1
GPIO1:48310E62 ??			       % 1
GPIO1:48310E63 ??			       % 1
GPIO1:48310E64 ??			       % 1
GPIO1:48310E65 ??			       % 1
GPIO1:48310E66 ??			       % 1
GPIO1:48310E67 ??			       % 1
GPIO1:48310E68 ??			       % 1
GPIO1:48310E69 ??			       % 1
GPIO1:48310E6A ??			       % 1
GPIO1:48310E6B ??			       % 1
GPIO1:48310E6C ??			       % 1
GPIO1:48310E6D ??			       % 1
GPIO1:48310E6E ??			       % 1
GPIO1:48310E6F ??			       % 1
GPIO1:48310E70 ??			       % 1
GPIO1:48310E71 ??			       % 1
GPIO1:48310E72 ??			       % 1
GPIO1:48310E73 ??			       % 1
GPIO1:48310E74 ??			       % 1
GPIO1:48310E75 ??			       % 1
GPIO1:48310E76 ??			       % 1
GPIO1:48310E77 ??			       % 1
GPIO1:48310E78 ??			       % 1
GPIO1:48310E79 ??			       % 1
GPIO1:48310E7A ??			       % 1
GPIO1:48310E7B ??			       % 1
GPIO1:48310E7C ??			       % 1
GPIO1:48310E7D ??			       % 1
GPIO1:48310E7E ??			       % 1
GPIO1:48310E7F ??			       % 1
GPIO1:48310E80 ??			       % 1
GPIO1:48310E81 ??			       % 1
GPIO1:48310E82 ??			       % 1
GPIO1:48310E83 ??			       % 1
GPIO1:48310E84 ??			       % 1
GPIO1:48310E85 ??			       % 1
GPIO1:48310E86 ??			       % 1
GPIO1:48310E87 ??			       % 1
GPIO1:48310E88 ??			       % 1
GPIO1:48310E89 ??			       % 1
GPIO1:48310E8A ??			       % 1
GPIO1:48310E8B ??			       % 1
GPIO1:48310E8C ??			       % 1
GPIO1:48310E8D ??			       % 1
GPIO1:48310E8E ??			       % 1
GPIO1:48310E8F ??			       % 1
GPIO1:48310E90 ??			       % 1
GPIO1:48310E91 ??			       % 1
GPIO1:48310E92 ??			       % 1
GPIO1:48310E93 ??			       % 1
GPIO1:48310E94 ??			       % 1
GPIO1:48310E95 ??			       % 1
GPIO1:48310E96 ??			       % 1
GPIO1:48310E97 ??			       % 1
GPIO1:48310E98 ??			       % 1
GPIO1:48310E99 ??			       % 1
GPIO1:48310E9A ??			       % 1
GPIO1:48310E9B ??			       % 1
GPIO1:48310E9C ??			       % 1
GPIO1:48310E9D ??			       % 1
GPIO1:48310E9E ??			       % 1
GPIO1:48310E9F ??			       % 1
GPIO1:48310EA0 ??			       % 1
GPIO1:48310EA1 ??			       % 1
GPIO1:48310EA2 ??			       % 1
GPIO1:48310EA3 ??			       % 1
GPIO1:48310EA4 ??			       % 1
GPIO1:48310EA5 ??			       % 1
GPIO1:48310EA6 ??			       % 1
GPIO1:48310EA7 ??			       % 1
GPIO1:48310EA8 ??			       % 1
GPIO1:48310EA9 ??			       % 1
GPIO1:48310EAA ??			       % 1
GPIO1:48310EAB ??			       % 1
GPIO1:48310EAC ??			       % 1
GPIO1:48310EAD ??			       % 1
GPIO1:48310EAE ??			       % 1
GPIO1:48310EAF ??			       % 1
GPIO1:48310EB0 ??			       % 1
GPIO1:48310EB1 ??			       % 1
GPIO1:48310EB2 ??			       % 1
GPIO1:48310EB3 ??			       % 1
GPIO1:48310EB4 ??			       % 1
GPIO1:48310EB5 ??			       % 1
GPIO1:48310EB6 ??			       % 1
GPIO1:48310EB7 ??			       % 1
GPIO1:48310EB8 ??			       % 1
GPIO1:48310EB9 ??			       % 1
GPIO1:48310EBA ??			       % 1
GPIO1:48310EBB ??			       % 1
GPIO1:48310EBC ??			       % 1
GPIO1:48310EBD ??			       % 1
GPIO1:48310EBE ??			       % 1
GPIO1:48310EBF ??			       % 1
GPIO1:48310EC0 ??			       % 1
GPIO1:48310EC1 ??			       % 1
GPIO1:48310EC2 ??			       % 1
GPIO1:48310EC3 ??			       % 1
GPIO1:48310EC4 ??			       % 1
GPIO1:48310EC5 ??			       % 1
GPIO1:48310EC6 ??			       % 1
GPIO1:48310EC7 ??			       % 1
GPIO1:48310EC8 ??			       % 1
GPIO1:48310EC9 ??			       % 1
GPIO1:48310ECA ??			       % 1
GPIO1:48310ECB ??			       % 1
GPIO1:48310ECC ??			       % 1
GPIO1:48310ECD ??			       % 1
GPIO1:48310ECE ??			       % 1
GPIO1:48310ECF ??			       % 1
GPIO1:48310ED0 ??			       % 1
GPIO1:48310ED1 ??			       % 1
GPIO1:48310ED2 ??			       % 1
GPIO1:48310ED3 ??			       % 1
GPIO1:48310ED4 ??			       % 1
GPIO1:48310ED5 ??			       % 1
GPIO1:48310ED6 ??			       % 1
GPIO1:48310ED7 ??			       % 1
GPIO1:48310ED8 ??			       % 1
GPIO1:48310ED9 ??			       % 1
GPIO1:48310EDA ??			       % 1
GPIO1:48310EDB ??			       % 1
GPIO1:48310EDC ??			       % 1
GPIO1:48310EDD ??			       % 1
GPIO1:48310EDE ??			       % 1
GPIO1:48310EDF ??			       % 1
GPIO1:48310EE0 ??			       % 1
GPIO1:48310EE1 ??			       % 1
GPIO1:48310EE2 ??			       % 1
GPIO1:48310EE3 ??			       % 1
GPIO1:48310EE4 ??			       % 1
GPIO1:48310EE5 ??			       % 1
GPIO1:48310EE6 ??			       % 1
GPIO1:48310EE7 ??			       % 1
GPIO1:48310EE8 ??			       % 1
GPIO1:48310EE9 ??			       % 1
GPIO1:48310EEA ??			       % 1
GPIO1:48310EEB ??			       % 1
GPIO1:48310EEC ??			       % 1
GPIO1:48310EED ??			       % 1
GPIO1:48310EEE ??			       % 1
GPIO1:48310EEF ??			       % 1
GPIO1:48310EF0 ??			       % 1
GPIO1:48310EF1 ??			       % 1
GPIO1:48310EF2 ??			       % 1
GPIO1:48310EF3 ??			       % 1
GPIO1:48310EF4 ??			       % 1
GPIO1:48310EF5 ??			       % 1
GPIO1:48310EF6 ??			       % 1
GPIO1:48310EF7 ??			       % 1
GPIO1:48310EF8 ??			       % 1
GPIO1:48310EF9 ??			       % 1
GPIO1:48310EFA ??			       % 1
GPIO1:48310EFB ??			       % 1
GPIO1:48310EFC ??			       % 1
GPIO1:48310EFD ??			       % 1
GPIO1:48310EFE ??			       % 1
GPIO1:48310EFF ??			       % 1
GPIO1:48310F00 ??			       % 1
GPIO1:48310F01 ??			       % 1
GPIO1:48310F02 ??			       % 1
GPIO1:48310F03 ??			       % 1
GPIO1:48310F04 ??			       % 1
GPIO1:48310F05 ??			       % 1
GPIO1:48310F06 ??			       % 1
GPIO1:48310F07 ??			       % 1
GPIO1:48310F08 ??			       % 1
GPIO1:48310F09 ??			       % 1
GPIO1:48310F0A ??			       % 1
GPIO1:48310F0B ??			       % 1
GPIO1:48310F0C ??			       % 1
GPIO1:48310F0D ??			       % 1
GPIO1:48310F0E ??			       % 1
GPIO1:48310F0F ??			       % 1
GPIO1:48310F10 ??			       % 1
GPIO1:48310F11 ??			       % 1
GPIO1:48310F12 ??			       % 1
GPIO1:48310F13 ??			       % 1
GPIO1:48310F14 ??			       % 1
GPIO1:48310F15 ??			       % 1
GPIO1:48310F16 ??			       % 1
GPIO1:48310F17 ??			       % 1
GPIO1:48310F18 ??			       % 1
GPIO1:48310F19 ??			       % 1
GPIO1:48310F1A ??			       % 1
GPIO1:48310F1B ??			       % 1
GPIO1:48310F1C ??			       % 1
GPIO1:48310F1D ??			       % 1
GPIO1:48310F1E ??			       % 1
GPIO1:48310F1F ??			       % 1
GPIO1:48310F20 ??			       % 1
GPIO1:48310F21 ??			       % 1
GPIO1:48310F22 ??			       % 1
GPIO1:48310F23 ??			       % 1
GPIO1:48310F24 ??			       % 1
GPIO1:48310F25 ??			       % 1
GPIO1:48310F26 ??			       % 1
GPIO1:48310F27 ??			       % 1
GPIO1:48310F28 ??			       % 1
GPIO1:48310F29 ??			       % 1
GPIO1:48310F2A ??			       % 1
GPIO1:48310F2B ??			       % 1
GPIO1:48310F2C ??			       % 1
GPIO1:48310F2D ??			       % 1
GPIO1:48310F2E ??			       % 1
GPIO1:48310F2F ??			       % 1
GPIO1:48310F30 ??			       % 1
GPIO1:48310F31 ??			       % 1
GPIO1:48310F32 ??			       % 1
GPIO1:48310F33 ??			       % 1
GPIO1:48310F34 ??			       % 1
GPIO1:48310F35 ??			       % 1
GPIO1:48310F36 ??			       % 1
GPIO1:48310F37 ??			       % 1
GPIO1:48310F38 ??			       % 1
GPIO1:48310F39 ??			       % 1
GPIO1:48310F3A ??			       % 1
GPIO1:48310F3B ??			       % 1
GPIO1:48310F3C ??			       % 1
GPIO1:48310F3D ??			       % 1
GPIO1:48310F3E ??			       % 1
GPIO1:48310F3F ??			       % 1
GPIO1:48310F40 ??			       % 1
GPIO1:48310F41 ??			       % 1
GPIO1:48310F42 ??			       % 1
GPIO1:48310F43 ??			       % 1
GPIO1:48310F44 ??			       % 1
GPIO1:48310F45 ??			       % 1
GPIO1:48310F46 ??			       % 1
GPIO1:48310F47 ??			       % 1
GPIO1:48310F48 ??			       % 1
GPIO1:48310F49 ??			       % 1
GPIO1:48310F4A ??			       % 1
GPIO1:48310F4B ??			       % 1
GPIO1:48310F4C ??			       % 1
GPIO1:48310F4D ??			       % 1
GPIO1:48310F4E ??			       % 1
GPIO1:48310F4F ??			       % 1
GPIO1:48310F50 ??			       % 1
GPIO1:48310F51 ??			       % 1
GPIO1:48310F52 ??			       % 1
GPIO1:48310F53 ??			       % 1
GPIO1:48310F54 ??			       % 1
GPIO1:48310F55 ??			       % 1
GPIO1:48310F56 ??			       % 1
GPIO1:48310F57 ??			       % 1
GPIO1:48310F58 ??			       % 1
GPIO1:48310F59 ??			       % 1
GPIO1:48310F5A ??			       % 1
GPIO1:48310F5B ??			       % 1
GPIO1:48310F5C ??			       % 1
GPIO1:48310F5D ??			       % 1
GPIO1:48310F5E ??			       % 1
GPIO1:48310F5F ??			       % 1
GPIO1:48310F60 ??			       % 1
GPIO1:48310F61 ??			       % 1
GPIO1:48310F62 ??			       % 1
GPIO1:48310F63 ??			       % 1
GPIO1:48310F64 ??			       % 1
GPIO1:48310F65 ??			       % 1
GPIO1:48310F66 ??			       % 1
GPIO1:48310F67 ??			       % 1
GPIO1:48310F68 ??			       % 1
GPIO1:48310F69 ??			       % 1
GPIO1:48310F6A ??			       % 1
GPIO1:48310F6B ??			       % 1
GPIO1:48310F6C ??			       % 1
GPIO1:48310F6D ??			       % 1
GPIO1:48310F6E ??			       % 1
GPIO1:48310F6F ??			       % 1
GPIO1:48310F70 ??			       % 1
GPIO1:48310F71 ??			       % 1
GPIO1:48310F72 ??			       % 1
GPIO1:48310F73 ??			       % 1
GPIO1:48310F74 ??			       % 1
GPIO1:48310F75 ??			       % 1
GPIO1:48310F76 ??			       % 1
GPIO1:48310F77 ??			       % 1
GPIO1:48310F78 ??			       % 1
GPIO1:48310F79 ??			       % 1
GPIO1:48310F7A ??			       % 1
GPIO1:48310F7B ??			       % 1
GPIO1:48310F7C ??			       % 1
GPIO1:48310F7D ??			       % 1
GPIO1:48310F7E ??			       % 1
GPIO1:48310F7F ??			       % 1
GPIO1:48310F80 ??			       % 1
GPIO1:48310F81 ??			       % 1
GPIO1:48310F82 ??			       % 1
GPIO1:48310F83 ??			       % 1
GPIO1:48310F84 ??			       % 1
GPIO1:48310F85 ??			       % 1
GPIO1:48310F86 ??			       % 1
GPIO1:48310F87 ??			       % 1
GPIO1:48310F88 ??			       % 1
GPIO1:48310F89 ??			       % 1
GPIO1:48310F8A ??			       % 1
GPIO1:48310F8B ??			       % 1
GPIO1:48310F8C ??			       % 1
GPIO1:48310F8D ??			       % 1
GPIO1:48310F8E ??			       % 1
GPIO1:48310F8F ??			       % 1
GPIO1:48310F90 ??			       % 1
GPIO1:48310F91 ??			       % 1
GPIO1:48310F92 ??			       % 1
GPIO1:48310F93 ??			       % 1
GPIO1:48310F94 ??			       % 1
GPIO1:48310F95 ??			       % 1
GPIO1:48310F96 ??			       % 1
GPIO1:48310F97 ??			       % 1
GPIO1:48310F98 ??			       % 1
GPIO1:48310F99 ??			       % 1
GPIO1:48310F9A ??			       % 1
GPIO1:48310F9B ??			       % 1
GPIO1:48310F9C ??			       % 1
GPIO1:48310F9D ??			       % 1
GPIO1:48310F9E ??			       % 1
GPIO1:48310F9F ??			       % 1
GPIO1:48310FA0 ??			       % 1
GPIO1:48310FA1 ??			       % 1
GPIO1:48310FA2 ??			       % 1
GPIO1:48310FA3 ??			       % 1
GPIO1:48310FA4 ??			       % 1
GPIO1:48310FA5 ??			       % 1
GPIO1:48310FA6 ??			       % 1
GPIO1:48310FA7 ??			       % 1
GPIO1:48310FA8 ??			       % 1
GPIO1:48310FA9 ??			       % 1
GPIO1:48310FAA ??			       % 1
GPIO1:48310FAB ??			       % 1
GPIO1:48310FAC ??			       % 1
GPIO1:48310FAD ??			       % 1
GPIO1:48310FAE ??			       % 1
GPIO1:48310FAF ??			       % 1
GPIO1:48310FB0 ??			       % 1
GPIO1:48310FB1 ??			       % 1
GPIO1:48310FB2 ??			       % 1
GPIO1:48310FB3 ??			       % 1
GPIO1:48310FB4 ??			       % 1
GPIO1:48310FB5 ??			       % 1
GPIO1:48310FB6 ??			       % 1
GPIO1:48310FB7 ??			       % 1
GPIO1:48310FB8 ??			       % 1
GPIO1:48310FB9 ??			       % 1
GPIO1:48310FBA ??			       % 1
GPIO1:48310FBB ??			       % 1
GPIO1:48310FBC ??			       % 1
GPIO1:48310FBD ??			       % 1
GPIO1:48310FBE ??			       % 1
GPIO1:48310FBF ??			       % 1
GPIO1:48310FC0 ??			       % 1
GPIO1:48310FC1 ??			       % 1
GPIO1:48310FC2 ??			       % 1
GPIO1:48310FC3 ??			       % 1
GPIO1:48310FC4 ??			       % 1
GPIO1:48310FC5 ??			       % 1
GPIO1:48310FC6 ??			       % 1
GPIO1:48310FC7 ??			       % 1
GPIO1:48310FC8 ??			       % 1
GPIO1:48310FC9 ??			       % 1
GPIO1:48310FCA ??			       % 1
GPIO1:48310FCB ??			       % 1
GPIO1:48310FCC ??			       % 1
GPIO1:48310FCD ??			       % 1
GPIO1:48310FCE ??			       % 1
GPIO1:48310FCF ??			       % 1
GPIO1:48310FD0 ??			       % 1
GPIO1:48310FD1 ??			       % 1
GPIO1:48310FD2 ??			       % 1
GPIO1:48310FD3 ??			       % 1
GPIO1:48310FD4 ??			       % 1
GPIO1:48310FD5 ??			       % 1
GPIO1:48310FD6 ??			       % 1
GPIO1:48310FD7 ??			       % 1
GPIO1:48310FD8 ??			       % 1
GPIO1:48310FD9 ??			       % 1
GPIO1:48310FDA ??			       % 1
GPIO1:48310FDB ??			       % 1
GPIO1:48310FDC ??			       % 1
GPIO1:48310FDD ??			       % 1
GPIO1:48310FDE ??			       % 1
GPIO1:48310FDF ??			       % 1
GPIO1:48310FE0 ??			       % 1
GPIO1:48310FE1 ??			       % 1
GPIO1:48310FE2 ??			       % 1
GPIO1:48310FE3 ??			       % 1
GPIO1:48310FE4 ??			       % 1
GPIO1:48310FE5 ??			       % 1
GPIO1:48310FE6 ??			       % 1
GPIO1:48310FE7 ??			       % 1
GPIO1:48310FE8 ??			       % 1
GPIO1:48310FE9 ??			       % 1
GPIO1:48310FEA ??			       % 1
GPIO1:48310FEB ??			       % 1
GPIO1:48310FEC ??			       % 1
GPIO1:48310FED ??			       % 1
GPIO1:48310FEE ??			       % 1
GPIO1:48310FEF ??			       % 1
GPIO1:48310FF0 ??			       % 1
GPIO1:48310FF1 ??			       % 1
GPIO1:48310FF2 ??			       % 1
GPIO1:48310FF3 ??			       % 1
GPIO1:48310FF4 ??			       % 1
GPIO1:48310FF5 ??			       % 1
GPIO1:48310FF6 ??			       % 1
GPIO1:48310FF7 ??			       % 1
GPIO1:48310FF8 ??			       % 1
GPIO1:48310FF9 ??			       % 1
GPIO1:48310FFA ??			       % 1
GPIO1:48310FFB ??			       % 1
GPIO1:48310FFC ??			       % 1
GPIO1:48310FFD ??			       % 1
GPIO1:48310FFE ??			       % 1
GPIO1:48310FFE		       ; GPIO1	       ends
GPIO1:48310FFE
GPIO1:48310FFE				       END
