薄 SOI元件 之 製作 MAN UF ACT URE   OF   T HI N   SOI   D EV IC ES 
 本 發明 係 相 關於 一種 方法 ， 其 包含 利用 包含 以下 之 步驟 而 形成 一 構造 ： a ) 於 一 施給 底材 上 形成 一 第一 蝕刻阻擋層 ； b ) 於 第一 蝕刻阻擋層 上 形成 一 第二 蝕刻阻擋層 ， 其中 第二 蝕刻阻擋層 的 材質 與第一 蝕刻阻擋層 的 材質 不同 ； c ) 於 第二 蝕刻阻擋層 上 形成 一層 薄 矽膜 ； 與 將該 構造 鍵結 至 一 目標 底材 上 ； 且 利用 第一 蝕刻阻擋層 中 所 啟始 之 分離 而卸脫 施給 底材 。 The   present   invention   r el at es   to   a   method   co mpr ising   forming   a   structure   by   step s   co mpr ising   a )   forming   a   first   etch   stop   layer   on   a   donor   substrate ;   b )   forming   a   second   etch   stop   layer   on   the   first   etch   stop   layer ,   w here in   the   material   of   the   second   etch   stop   layer   diff ers   from   the   material   of   the   first   etch   stop   layer ;   c )   forming   a   thin   silicon   film   on   the   second   etch   stop   layer ;   and   bonding   the   structure   to   a   target   substrate ;   and   de t aching   the   donor   substrate   by   splitting   in iti at ed   in   the   first   etch   stop   layer . 
 本 發明 係 有 關於 薄 SOI元件 之 製作 ， 特別 是 利用 改良 蝕刻阻擋 技術 所 進行 之雙 BOX 構造 之 製作 。 
 完全 耗竭 SOI元件 ( fully   de pl et ed   SOI   devices ) 已 成為 未來 的 CMOS技術 之中 ， 由於 隨機通道 摻雜 及 短通道效應 所 造成 之 臨限電壓 變動 問題 的 解答 。 此等 問題 所 代表 的 是 半導體元件 要進 一步 縮小的 嚴重 阻礙 。 不同的 解答方法 包括 了 FinFET元件 以及 極薄 ( ex tre me ly   thin ) SOI ( ETS OI ) 元件 。 本 發明 係 相 關於 後 兩者 製作技術 之 改良 。 
 
 目前 ， 主流 ETS OI 晶圓 係 利用 Smart   Cut ® 技術 進行 製作 的 。 該些 晶圓 係 被 用來 製作 具有 在 完全 耗竭 模態 之下 操作的 電晶體 的 電路晶片 。 薄矽 膜的 均一性 對於 ET SOI元件 的 性能 至關 重要 。 為 了 達成 薄 矽膜 可接受的 均一性 ， 在 一 施給 晶圓 ( donor   wafer ) 上會 沉積一 層蝕刻 阻擋層 ， 其後 便 在 蝕刻阻擋層 上 生長 薄矽 質層 。 在 晶圓 移轉 的 過程中 ， 施給 晶圓 利用 ， 例如 ， 一層 埋置層 ， 特別 是 一層 埋置 氧化物層 ( BOX , buried   oxide   layer ) ， 而 被 鍵結 至 一 目標 晶圓 ( target   wafer ) 上 。 其脫 卸則 可 利用 施給 晶圓 的 矽質 底材 中 所 出現 的 啟始 分離 ， 或 蝕刻阻擋層 中 所 出現 的 啟始 分離 而 達成 。 在 前者的 情況 之中 ， 蝕刻阻擋層 上的 殘餘 矽 必需 予以 去除 ， 而 接著 蝕刻阻擋層 亦需 加以 移除 。 當其 分離 是 在 蝕刻阻擋層 之中 進行 時 ， 便 可以 免除 掉 由 施給 晶圓 上 去除殘餘 矽的 步驟 。 
 
 若 所 提供 的 是 一層 硼摻雜 蝕刻阻擋層 時 ， 便 可以 方便 地 獲得 足夠 厚的 蝕刻阻擋層 ， 其 可以 容許 精確 控制 其中 所 啟始 之 分離 。 不過 ， 薄 矽膜 與 硼摻雜 蝕刻阻擋層 間的 直接接觸 會 造成 某些 硼 摻雜質 之 擴散 進入 薄 矽膜 之中 ， 其 因此 會 導致 ETS OI 組構 品質的 劣化 。 另一方面 ， 若 使用 SiGe 層 作為 蝕刻阻擋層 ， 則 釋放 缺陷 ( relaxation   defects ) 便會 在 SiGe 層的 一個 厚度 範 圍內 形成 嚴重的 問題 ， 導致 在 SiGe 蝕刻阻擋層 中 出現 分離 啟始 。 其 原因 是 在於 ， 若 要 提供 足夠的 高 蝕刻選擇性 便 需要 有 相 對較 高的 Ge 濃度 。 因此 ， 在 此種 情況 之下 ， 分離 便 必須 要 在 施給 晶圓 的 底材 主體 之 內進 行 ， 而 前述 在 卸除 之後 所 需 進行的 將疵 刻 阻擋層 表面上的 殘留 矽 材料移除 的 步驟 便 得 以免 除掉 。 更有甚者 ， 殘餘 矽的 蝕刻 ， 必然 會 在 稍後將 移轉 至 目標 底材 上的 蝕刻阻擋層 的 邊緣 以及 其 下方 ， 造成 薄矽 膜的 某種 蝕刻 不足的 情形 。 
 
 基於 以上 ， 本 發明 之 目的 因此 即 在於 提供 一種 製作 薄 SOI元件 之 方法 ， 其 可以 免除 蝕刻 方面 的問題 。 
 上述 目的 可 經由 以下 所 揭示 之 利用 一層 薄 矽膜 而 製作 薄 SOI元件 ( 構造 ， 晶圓 ) 之 方法 而 達成 。 依據 申請專利範圍 第1 項 ， 此 方法 包含 利用 包含 以下 之 步驟 而 形成 一 構造 a ) 於 一 施給 底材 上 形成 一 第一 蝕刻阻擋層 ； b ) 於 第一 蝕刻阻擋層 上 形成 一 第二 蝕刻阻擋層 ， 其中 第二 蝕刻阻擋層 的 材質 與第一 蝕刻阻擋層 的 材質 不同 ； c ) 於 第二 蝕刻阻擋層 上 形成 一層 薄 矽膜 ； 與 將該 構造 ( 組構 ) 鍵結 至 一 目標 底材 上 ； 且 利用 第一 蝕刻阻擋層 中 所 啟始 之 分離 而卸脫 施給 底材 ( 亦即 ， 第一 蝕刻阻擋層 分離 成 為二 個 部份 ， 其中 之一 保持 與 第二 蝕刻阻擋層 黏附 在 一起 ， 而 其 另 一部 份則 維持 與 施給 底材 黏附 在 一起 ) 。 
 
 相較 於 習知技藝 ， 本 發明 提供 兩層 不同的 蝕刻阻擋層 ， 並在 此 兩 蝕刻阻擋層 其中 之一 之上 生長 一層 矽膜 ， 以 提供 相對於 薄 矽層 的 蝕刻選擇性 。 因此 ， 兩 蝕刻阻擋層 其中 之一 ( 相對於 薄 矽膜 屬於 較 為 下方 的 一層 ) 被 用於 在將 包含有 施給 底材 ， 兩 蝕刻阻擋層 及 薄矽 膜的 堆疊 鍵結 至 一 目標 底材 ( 晶圓 ) 之後 所 進行的 分離程序 。 應用 於 進行 分離的 此 ( 第一 ) 蝕刻阻擋層 可以 有利 地 包含有 硼 ， 並 可以 容易地 以 可容許 進行 可 精確 控制 分離的 厚度 形成 ( 生長 / 沉積 ) 。 矽膜 由於 具有 至多 20 nm ， 特別 是 至多 15 nm ， 更 特別 是 至多 10 nm 的 厚度 而 因此 得以 被 宣 稱為 具有 夠 薄的 性質 。 將此 構造 ( 組構 ) 鍵結 至 目標 底材 的 步驟 可以 一般 方式 進行 ， 其並 可以 包括有 某些 熱處理的 程序 ， 如同 本 技藝 中 一般 所 熟知 者 。 
 
 第一 蝕刻阻擋層 可為 一層 以 硼 加以 摻雜 的 矽層 。 另一 ( 第二 ) 蝕刻阻擋層 則 ， 有利 地 ， 可以 不 含 任何 可能 被 薄 矽層 所 吸收 接納的 摻雜質 。 第二 蝕刻阻擋層 可為 一層 SiGe 層 ， 其 可 包含有 ， 例如 ， 至少 15 % 
 的 Ge ， 特別 是 ， 至少 20 % 或 25 % 的 Ge 。 特別 地 ， 當硼 摻雜質 有 被 包括 在 第一 蝕刻阻擋層 中時 ， 作為 阻滯 硼 的 擴散屏障層 的 第二 蝕刻阻擋層 ， 其 被 形成的 厚 度小於 第一 蝕刻阻擋層 的 厚度 。 應 注意 的 是 ， 若 第一 蝕刻阻擋層 是 為 一層 摻雜 有 硼 的 矽層 ， 其便 可以 在 晶圓 進行 移轉 之後 利用 包含有 HF ： HN O3 的 蝕刻劑 進行蝕 刻 而 可以 被 移 除掉 ( 此 層的 殘餘材料 可以 被 去 除掉 ) 。 若 第二 蝕刻阻擋層 是 為 一層 SiGe 層 ， 則其 便 可以 在 晶圓 進行 移轉 之後 利用 包含有 HF ： H2O 2 ( HF ： H2O 2 ： CH3 CO OH ) 的 蝕刻劑 進行蝕 刻 而 可以 被 移 除掉 。 
 
 如此 ， 依據 本 發明 ， 薄 矽層 被 包含於 用來 在 鍵結 程序 之後 進行 分離的 第一 蝕刻阻擋層 中的 摻雜質 ， 例如 ， 硼 摻雜質 ， 所 污染 的 情形 便 可 避免 。 由於 第二 蝕刻阻擋層 並未 被 用於 進行 分離的 程序 ， 其便 可以 較 小 厚度 形成 ， 以 免除 在 某些 熱處理 後 出現 釋放 缺陷 的 情形 。 
 
 此外 ， 第一 及第二 蝕刻阻擋層 皆 有利 地 顯現 其 相對於 此 矽膜 之矽 的 明顯 選擇性 。 因此 ， 為 提供 適 於 一薄 SOI元件 ( ET SOI元件 ) 之 可能 包括 生長 一層 材料層 等 進 一步 製作 程序的 一層 均一 曝露 薄 矽膜 ， 在 分離程序 之後 將 第一 蝕刻阻擋層 上 所 殘餘的 第二 蝕刻阻擋層 之 材料 加以 移除 ， 以及 在 分離程序 之後 將 第一 蝕刻阻擋層 加以 移除 的 期間 ， 便 不會 造成 薄矽 膜的 蝕刻 不足 情形 。 當此層 被 生長 在 施給 底材 上時 ， ETS OI 晶圓 的 薄 矽膜 之 厚度 均一性 因此 只 由 磊晶 厚度 均一性 之 性能 所 界定 。 
 
 依據 一 實例 ， 本 發明 之 方法 包含有 將 離子植入 用來 供 進行 分離程序 的 第一 蝕刻阻擋層 之中 以便 形成 一 弱化區 。 在 此 情況 下 ， 該 分離 之 步驟 包括 利用 熱處理 而 在 弱化區 之處 進行 分離 。 如此 ， 施給 底材 之卸脫 便 能夠 可靠地 加以控制 。 特別 是 ， 分離的 程序 便 可以 在 一次 Smart   Cut ® 程序 之中 進行 。 
 
 其 鍵結 步驟 可 利用 在 鍵結 步驟 之前 先 在 薄 矽膜 之上 形成 一層 埋置層 ， 特別 是 一 埋置 氧化物層 ， 及 / 或 在 鍵結 步驟 之前 在 目標 底材 之上 形成 一 埋置層 ， 特別 是 一 埋置 氧化物層 而 加以 調節 。 在 埋置 ( 氧化物 ) 層形成 之後 ， 施給 底材 ( 加上 蝕刻阻擋層 與薄 矽層 ) 即 被 鍵結 在 目標 底材 上 。 
 
 依據 一 特別 實例 ， 於 某種 程度 之 細節 之下 ， 本 發明 之 方法 包含 在 鍵結 步驟 之前 先於 薄 矽膜 上 形成 一 第一 埋置 氧化物層 ； 在 鍵結 步驟 之前 先於 第一 埋置 氧化物層 上 形成 包含有 硼 摻雜質 
 之一 含矽層 ； 在 鍵結 步驟 之前 先於 含矽層 上 形成 第二 埋置 氧化物層 ； 與將 第二 埋置 氧化物 層鍵結 於 目標 底材 ( 6 ) 上 。 
 
 依 另 一種 作法 ， 在 此種 組構 之中 其 鍵結 可依 以下 方法 而 達成 在 鍵結 步驟 之前 先於 薄 矽膜 上 形成 一 第一 埋置 氧化物層 ； 在 鍵結 步驟 之前 先於 第一 埋置 氧化物層 上 形成 包含有 硼 摻雜質 之一 含矽層 ； 在 鍵結 步驟 之前 先於 含矽層 上 形成 第二 埋置 氧化物層 ； 與 於 目標 底材 上 形成 一 第三 埋置 氧化物層 。 
 
 接著 ， 將 第二 埋置 氧化物 層鍵結 於 目標 底材 上 所 形成 之 第三 埋置 氧化物層 。 
 
 依據 又 另 一種 不同 作法 ， 本 發明 之 方法 可 包含 以下 步驟 在 鍵結 步驟 之前 先於 薄 矽膜 上 形成 一 第一 埋置 氧化物層 ； 在 鍵結 步驟 之前 先於 目標 底材 上 形成 一 第二 埋置 氧化物層 ； 在 鍵結 步驟 之前 先於 第二 埋置 氧化物層 上 形成 包含有 硼 摻雜質 之一 含矽層 ； 在 鍵結 步驟 之前 先於 含矽層 上 形成 一 第三 埋置 氧化物層 ； 與將 第一 埋置 氧化物 層鍵結 於 第三 埋置 氧化物層 上 。 
 
 在 卸 脫 之後 且 在 第一 蝕刻阻擋層 的 殘餘材料 被 移除 之後 ， 並在 第二 蝕刻阻擋層 移除 後 ， 即 可以 形成 包含有一 層曝露 的 薄矽 膜的 雙 BOX 構造 。 
 
 上述 之 含矽層 可為 其 上 所 形成的 氧化物層 提供 了 支撐 ， 並且 有利 地 亦 具有 相似 於 矽 的 操作功能 。 含矽層 的 合適 選擇 包括有 ， 例如 ， 非晶質 或 多晶矽 ， 或 非晶質 或 多晶 SiGe 。 
 
 依據 所有 上述 之 各種 不同 作法 皆 可以 達成 可靠的 鍵結 ， 其後 便 可以 在 第一 蝕刻阻擋層 中 進行 分離的 步驟 。 再者 ， 其 更 可以 直接 在 含矽層 的 上 及 / 或 下表面 上 ， 亦即 ， 在 含矽層 與 其 對應 埋置 氧化物層 之間 形成 一層 硼 擴散屏障層 。 
 
 利用 上述 方法 便 得以 提供 製作 ET SOI元件 所 需之薄 矽膜 ， 其 可 於 矽膜 的 至少 20 nm ， 特別 是 10 nm ， 更 特別 地 ， 至多 5 nm 的 厚度 範 圍內 達成 前所 未見 的 均一性 。 
 1 ‧ ‧ ‧ 底材 
 
 2 ‧ ‧ ‧ 第一 蝕刻阻擋層 
 
 3 ‧ ‧ ‧ 第二 蝕刻阻擋層 
 
 4 ‧ ‧ ‧ 薄 矽膜 
 
 6 ‧ ‧ ‧ 目標 底材 
 
 9 ‧ ‧ ‧ 第一 蝕刻程序 
 
 10 ‧ ‧ ‧ 第二 蝕刻程序 
 
 11 ‧ ‧ ‧ 弱化區 
 
 12 ‧ ‧ ‧ 多晶矽膜 
 
 5 、 7 、 8 、 13 、 14 ‧ ‧ ‧ 氧化物層 
 
 
 本 發明 之 特徵 及 優點 係 參考 所 附圖式 而 加以 說明 。 本 發明 參考圖式 所 進行 之 說明 係 較 佳 實施例 之 說明 ， 其 並非 用以 限定 本 發明 之 範疇 。 
 
 圖 1 顯示 本 發明 方法 之一 實例 ， 其 包括 了 兩 蝕刻阻擋層 的 形成 ， 以及 包括 了 在 其一 之中 進行 分離的 晶圓 移轉 情形 。 
 
 圖 2 顯示 本 發明 方法 之 另一 實例 ， 其中 顯現 一雙 BOX 組購 之 獲得 ， 其 包括 了 在 晶圓 轉移 之後 一薄 矽膜 之 獲得 ， 以及 包含 在 兩 蝕刻阻擋層 其中 之一 之 內進 行 分離的 情形 。 
 
 圖3 顯示 本 發明 方法 之 又 另一 實例 ， 其中 顯現 一雙 BOX 組購 之 獲得 ， 其 包括 了 在 晶圓 轉移 之後 一薄 矽膜 之 獲得 ， 以及 包含 在 兩 蝕刻阻擋層 其中 之一 之 內進 行 分離的 情形 。 
 圖 1 顯示 本 發明 方法 之一 實例 ， 其中 晶圓 的 移轉 係 利用 在 一 或 兩 蝕刻阻擋層 內所 啟始 的 分離程序 而 加以 調控 的 。 如圖 1 所示 ， 一 第一 蝕刻阻擋層 2 被 生長 在 一 施給 底材 1 之上 。 一 第二 蝕刻阻擋層 3 則 被 生長 在 第一 蝕刻阻擋層 2 之上 。 施給 底材 1 可為 一般 常見 的 矽質 底材 。 根據 此一 實例 ， 第一 蝕刻阻擋層 2 包含有 以 硼摻雜 的 矽 ， 或 由 以 硼摻雜 的 矽所 構成 ， 而 第二 蝕刻阻擋層 3 則 包含有 SiGe ， 或 由 SiGe 所 構成 ， 特別 是 具有 高於 20 % 的 Ge 含量 。 第二 蝕刻阻擋層 3 的 厚度 足夠 薄 以便 能夠 實質地 免除 出現 釋放 缺陷 的 情形 。 
 
 第二 蝕刻阻擋層 3 的 上 ( 自由 ) 表面 上 形成 有 一層 極薄的 矽膜 4 。 此層 以 均勻的 方式 生長 是 為 極端 重要的 條件 。 薄 矽膜 4 的 厚度 可 在 約數 nm 至 20 nm 之間 ， 特別 是 在 5 nm 至 15 nm 之間 。 
 
 為 了 達成 晶圓 之 移轉 ， 一層 埋置 氧化物層 5 被 形成 於 薄 矽膜 4 之上 。 其 結果 所 形成 之 構造 經過 一次 對 被 另一 埋置 氧化物層 7 所 覆蓋 的 一 目標 底材 6 所 進行的 晶圓 移轉 程序 。 目標 底材 6 可以 與 施給 底材 1 相同的 材料 製成 。 其卸脫 係 利用 在 第一 5 及第二 7 兩 埋置 氧化物層 之 鍵結 程序 形成 埋置 氧化物層 8 之後 ， 利用 在 第一 蝕刻阻擋層 2 中所 啟始 的 分離 而 達成 的 。 此 分離程序 可以 利用 任何 習知 之 方法 加以 啟始 ， 其 包含 ， 例如 ， 一次 適當的 熱處理 。 例如 ， 其 可以 執行 一次 Smart   Cut ® 程序 ( 亦 參考 以下 說明 ) 。 由於 分離 係 在 第一 蝕刻阻擋層 2 中所 啟始 ， 在 脫 卸 之後 ， 第一 蝕刻阻擋層 2 的 一些 材料 便會 殘留 在 第二 蝕刻阻擋層 3 之上 。 
 
 為 了 要 獲得 薄 矽膜 4 的 一個 自由表面 ， 其可供 執行製作 半導體元件 之 後續步驟 ， 第一 蝕刻阻擋層 2 的 殘餘材料 於 一 第一 蝕刻程序 9 之中 被 蝕刻 掉 。 此 第一 蝕刻程序 9 相對於 薄 矽膜 4 可以 有利 地 具有 高 蝕刻選擇性 以 避免 造成 損殤 。 其 移除 可以 利用 包含有 HF ： HN O3 的 一 蝕刻劑 而 達成 。 在 第一 蝕刻阻擋層 2 的 殘餘材料 被 完全 去 除掉 之後 ， 即 可執行 一 第二 蝕刻程序 10 ， 以將 第二 蝕刻阻擋層 3 從 薄 矽膜 4 的 表面 
 上去 除掉 。 第二 蝕刻程序 10 相對於 薄 矽膜 4 具有 高 蝕刻選擇性 。 為 此 ， 在 SiGe 層 被 使用 作為 第二 蝕刻阻擋層 ( 見前 述 ) 的 情況 之中 ， 其 被 提供有 高 Ge 含量 。 第二 蝕刻阻擋層 3 的 移除 可以 利用 包含有 HF ： H2O 2 ( HF ： H2O 2 ： CH3 CO OH ) 的 蝕刻劑 而 達成 。 在 第一 蝕刻阻擋層 2 被 移除 之後 ， 便 可以 達成 包含有一 目標 底材 6 ， 因 第一 埋置 氧化物層 5 與 第二 埋置 氧化物層 7 之 鍵結 所 造成的 埋置 氧化物層 8 ， 以及 薄 矽膜 4 的 所 需 ETS OI 構造 ， 如圖 1 所 顯示 的 情形 。 
 
 接著 參考圖 2 說明 本 發明 方法 之 另一 實例 。 與 圖 1 中所 顯示 者 相 類似的 ， 一 第一 蝕刻阻擋層 2 與 一 第二 蝕刻阻擋層 3 被 形成 於 施給 底材 1 之上 。 在 第一 蝕刻阻擋層 2 中 利用 植入離子 ， 例如 ， 氫離子 ， 而 形成 一 弱化層 11 。 
 
 一層 薄 矽膜 4 被 生長 在 第二 蝕刻阻擋層 3 上 。 一 第一 埋置 氧化物層 5 被 形成 於 薄 矽膜 4 之上 。 與 圖 1 所 顯示 之 實例 不同 ， 第一 埋置 氧化物層 5 並未 被 用來 與 一 目標 底材 6 上 所 生長的 一 第二 埋置 氧化物層 7 相 鍵結 。 接著 ， 以 ， 例如 ， 硼摻雜 的 一 層多晶矽 膜 12 ， 其 硼濃度 約 在 1018 至 101 9cm - 3 之間 ， 便 被 形成 於 第一 埋置 氧化物層 5 之上 。 在 以 硼摻雜 的 多晶矽膜 12 之上 ， 一 第三 埋置 氧化物層 13 被 形成 以便 調控 其 對 目標 底材 6 上 所 形成的 第二 埋置 氧化物層 7 的 鍵結 。 此 鍵結 造成了 包含有 埋置 氧化物層 7 及 13 的 的 一個 組合 埋置 氧化物層 14 。 
 
 卸脫 可以 再一次 地 利用 在 第一 蝕刻阻擋層 2 中所 啟始 的 分離程序 而 達成 。 特別 地 ， 其 分離 係 在 弱化層 11 之內 發生 。 
 
 如圖 2 所 顯示 ， 在 施給 底材 1 被 卸 脫 ， 第一 蝕刻阻擋層 2 的 殘餘材料 被 移除 ， 以及 第二 蝕刻阻擋層 2 的 完全 移除 之後 ， 便 可以 獲得 依序 包含有 目標 底材 6 ， 組合 BOX 層1 4 ， 摻雜 有 硼 的 多晶矽膜 12 ， 第一 BOX 層 5 ， 以及 薄 矽膜 4 的 一個雙 BOX 組構 。 第一 BOX 層 5 以及 薄 矽膜 4 兩者 皆 可以 具有 約10 nm ， 特別 是 5 nm 至 15 nm 的 厚度 。 
 
 依 另種 方式 ， 雙 BOX 組構 可 利用 如 圖3 所 顯示 之 方式 獲得 。 在 此 實例 之中 ， 層1 2 及 13 並非 形成 於 施給 晶圓 之上 。 相反的 ， 一 層多晶矽 膜 12 及 另 一層 的 埋置 氧化物層 13 被 形成 在 形成 於 一 目標 底材 6 上的 一層 埋置 氧化物層 7 之上 。 在 埋置 氧化物層 5 及 13 鍵結 ， 利用 在 第一 蝕刻阻擋層 2 中 啟始 的 的 分離 而 進行 脫卸 ， 以及 由 薄 矽膜 4 上 移除 第一 蝕刻阻擋層 2 與 第二 蝕刻阻擋層 3 的 殘餘材料 之後 ， 即 可以 獲得 具有 因 埋置 氧化物層 5 及 13 之 鍵結 所 造成 埋置 氧化物層 7 及 埋置 氧化物層 14 的 一個雙 BOX 組構 。 
 
 此外 ， 在 圖 2 所 顯示 的實例 之中 ， 其較 佳作 法 可能 是 分別 在 埋置 氧化物層 5 與 多晶矽膜 12 之間 ， 以及 在 多晶矽膜 12 與 埋置 氧化物層 13 ( 圖 2 ) 之間 ， 或 在 埋置 氧化物層 7 與 多晶矽膜 12 之間 ， 以及 在 多晶矽膜 12 與 埋置 氧化物層 13 ( 圖3 ) 之間 ， 形成 由 Si3N4 所 構成的 薄 間層 。 因此 ， 小的 硼原子 由 被 摻雜多晶矽膜 12 擴散 至 埋置 氧化物層 的 情形 即 得以 避免 。 
 
 圖 1 、 2 及 3 中所 顯示 之 結果 構造 可以 直接 被 應用 於 以 ETS OI 為 基礎的 晶片 製程 之中 ， 特別 是 ， 可用 於 製作 22 nm 及 以下 技術的 電晶體元件 。 相較 於 習知技 術 ， 其薄 矽膜 利用 本 發明 所 揭示 之 方法 可以 達成 前所 未見 的 均一性 。 
 
 以上 討論 的 所有 實施例 並非 意在 用以 限定 本 發明 ， 其 係 作為 本 發明 之 特徵 及 優點 之 實際 例子 。 應予 瞭解 的 是 ， 以上 所 描述 的 所有 或 某些 特徵 亦 可以 不同 的方式 加以 組合 。 
 一種 製作 形成 具一薄 矽層 之一 SOI 構造 之 方法 ， 其 包含 ： 於 一 施給 底材 上 形成 一 第一 蝕刻阻擋層 ； 於 第一 蝕刻阻擋層 上 形成 一 第二 蝕刻阻擋層 ， 其中 第二 蝕刻阻擋層 包含有 與第一 蝕刻阻擋層 的 材質 不同的 材質 ， 其 與第一 蝕刻阻擋層 接觸 ， 並 具有 足夠 薄的 厚度 以 實質地 避免 釋放 缺陷 ； 於 第二 蝕刻阻擋層 上 形成 一薄 矽層 以 形成 一 中間 構造 ； 將該 中間 構造 鍵結 至 一 目標 底材 上 ； 與 利用 施加 一 熱處理 以 在 第一 蝕刻阻擋層 中 啟始 分離 而卸脫 施給 底材 。 
 
 
 如 申請專利範圍 第1 項 之 方法 ， 其 更 包含 在 施給 底材 卸脫 之後 由 第二 蝕刻阻擋層 上 移除 第一 蝕刻阻擋層 的 任何 殘餘材料 ； 與 接續 地 移除 第二 蝕刻阻擋層 。 
 
 
 如 申請專利範圍 第1 項 之 方法 ， 其中 第一 蝕刻阻擋層 包含有 摻雜 有 硼 之矽 。 
 
 
 如 申請專利範圍 第1 項 之 方法 ， 其中 第二 蝕刻阻擋層 包含有 一層 SiGe 層 。 
 
 
 如 申請專利範圍 第 4 項 之 方法 ， 其中 SiGe 層 包含有 至少 15 % 的 Ge 。 
 
 
 如 申請專利範圍 第1 項 之 方法 ， 其 更 包含 將 離子植入 第一 蝕刻阻擋層 之中 以便 形成 一 弱化區 ， 且 其中 該 分離 之 步驟 係 在 弱化區 之處 發生 。 
 
 
 如 申請專利範圍 第1 項 之 方法 ， 其中 第二 蝕刻阻擋層 具有 小於 第一 蝕刻阻擋層 之 厚度 。 
 
 
 如 申請專利範圍 第1 項 之 方法 ， 其中 薄矽 層係 以至 多 10 nm 之 厚度 形成 。 
 
 
 如 申請專利範圍 第 8 項 之 方法 ， 其中 薄矽 層係 以至 多 5 nm 之 厚度 形成 。 
 
 
 如 申請專利範圍 第1 項 之 方法 ， 其 更 包含有 ： 在將 中間 構造 鍵結 至 目標 底材 之前 在 薄 矽層 或 在 目標 底材 兩者 其一 之上 或 在 兩者 之上 形成 額外 之一 或 多層 ， 且 其中 該 鍵結 係 利用 該 額外 之一 或 多層 所 達成 。 
 
 
 如 申請專利範圍 第 10 項 之 方法 ， 其中 該 額外 之一 或 多層 包含有 在 鍵結 之後 變成 一 埋置 氧化物層 之 氧化物層 。 
 
 
 如 申請專利範圍 第1 項 之 方法 ， 其 更 包含有 於 薄 矽層 上 形成 一 第一 額外層 ； 於 第一 額外層 上 形成 亦 包含有 硼 摻雜質 之一 含矽層 ； 在 鍵結 步驟 之前 先於 含矽層 上 形成 一 第二 額外層 ； 與將 第二 額外層 鍵結 於 目標 底材 上以 形成 一 埋置層 。 
 
 
 如 申請專利範圍 第 12 項 之 方法 ， 其中 含矽層 係 為 一 非晶質 或 多晶矽層 ， 或 為 一 非晶質 或 多晶 SiGe 層 。 
 
 
 如 申請專利範圍 第 12 項 之 方法 ， 其 更 包含有 在 第二 額外層 及 / 或 在 含矽層 上 形成 一層 硼 擴散屏障層 。 
 
 
 如 申請專利範圍 第 12 項 之 方法 ， 其 更 包含於 鍵結 步驟 之前 在 目標 底材 上 形成 一 第三 額外層 ； 與將 第二 額外層 鍵結 於 目標 底材 上 所 形成 之 第三 額外層 上以 形成 一 埋置層 。 
 
 
 如 申請專利範圍 第 15 項 之 方法 ， 其 更 包含 在 第一 額外層 上 或 在 含矽層 上 形成 一硼 擴散屏障層 。 
 
 
 如 申請專利範圍 第1 項 之 方法 ， 其 更 包含 ： 於 薄 矽層 上 形成 一 第一 額外層 ； 於 目標 底材 上 形成 一 第二 額外層 ； 於 第二 額外層 上 形成 亦 包含有 硼 摻雜質 之一 含矽層 ； 在 鍵結 步驟 之前 先於 含矽層 上 形成 一 第三 額外層 ； 與將 第一 額外層 鍵結 於 第三 額外層 上 。 
 
 
 如 申請專利範圍 第 17 項 之 方法 ， 其中 該 額外 之一 或 多 層係 為 鍵結 或 額外層 接續 形成 之後 變成 一 埋置 氧化物層 之 氧化物層 。 
 