
文件修改描述――lab13:

IF_stage.v: 添加tlb_flush重新取指逻辑

ID_stage.v: 添加TLB指令执行信号生成逻辑

EXE_stage.v: 
（1）执行TLBP指令
（2）解决MTC0与TLBP写后读相关

WB_stage.v: 
（1）传TLB指令执行信号给tlb模块与cp0模块
（2）实现tlb模块与cp0模块互连

cp0.v: 添加TLB管理相关寄存器

tlb.v: TLB模块

==================================================================

文件修改描述――lab11:

IF_stage.v: 
（1）修改SRAM接口为类SRAM接口
（2）修改阻塞逻辑fs_ready_go
（3）添加相应缓存保持易变信号fs_bd、fs_inst、nextpc

ID_stage.v: 清理例外发生时IF级指令

EXE_stage.v: 
（1）修改SRAM接口为类SRAM接口
（2）修改阻塞逻辑es_ready_go

MEM_stage.v: 
（1）修改SRAM接口为类SRAM接口
（2）修改阻塞逻辑ms_ready_go

cpu_axi_interface.v: 类SRAM-AIX转接桥