

module up_tb();
reg clk,clr;
wire q1, q2, q3;

upcounter abc(.clk(clk),.clr(clr),.q1(q1), .q2(q2), .q3(q3));
initial begin
clk=0;
forever #5 clk=~clk;
end
initial begin
clr=1;
#20
clr=0;
end
endmodule