Fitter report for DDA
Wed Oct 05 07:17:28 2022
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Oct 05 07:17:28 2022       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; DDA                                         ;
; Top-level Entity Name              ; DDA_top                                     ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C6                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 2,011 / 6,272 ( 32 % )                      ;
;     Total combinational functions  ; 1,819 / 6,272 ( 29 % )                      ;
;     Dedicated logic registers      ; 1,104 / 6,272 ( 18 % )                      ;
; Total registers                    ; 1104                                        ;
; Total pins                         ; 7 / 92 ( 8 % )                              ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 142,336 / 276,480 ( 51 % )                  ;
; Embedded Multiplier 9-bit elements ; 4 / 30 ( 13 % )                             ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C6                           ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.3%      ;
;     Processor 3            ;   1.3%      ;
;     Processor 4            ;   1.3%      ;
;     Processor 5            ;   1.3%      ;
;     Processor 6            ;   1.3%      ;
;     Processor 7            ;   1.2%      ;
;     Processor 8            ;   1.2%      ;
;     Processors 9-12        ;   1.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                              ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[0]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[0]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[0]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[1]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[1]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[1]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[2]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[2]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[2]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[3]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[3]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[3]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[4]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[4]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[4]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[5]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[5]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[5]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[6]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[6]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[6]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[7]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[7]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[7]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[8]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[8]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[8]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[9]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[9]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[9]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[10]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[10]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[10]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[11]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[11]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[11]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[12]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[12]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[12]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[13]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[13]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[13]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[14]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[14]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[14]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[15]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[15]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[15]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[16]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[16]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[16]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[17]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[17]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|data_out[17]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[0]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[0]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[0]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[1]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[1]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[1]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[2]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[2]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[2]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[3]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[3]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[3]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[4]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[4]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[4]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[5]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[5]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[5]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[6]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[6]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[6]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[7]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[7]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[7]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[8]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[8]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[8]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[9]                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[9]                                                                           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[9]~_Duplicate_1                                                                                                                                                            ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[10]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[10]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[10]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[11]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[11]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[11]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[12]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[12]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[12]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[13]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[13]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[13]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[14]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[14]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[14]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[15]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[15]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[15]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[16]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[16]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[16]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[17]                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1                                                                                                                                                   ; DATAA            ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[17]                                                                          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|data_out[17]~_Duplicate_1                                                                                                                                                           ; Q                ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3115 ) ; 0.00 % ( 0 / 3115 )        ; 0.00 % ( 0 / 3115 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3115 ) ; 0.00 % ( 0 / 3115 )        ; 0.00 % ( 0 / 3115 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2872 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 232 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/PROJECTS/ODE_solver/Verilog/output_files/DDA.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,011 / 6,272 ( 32 % )     ;
;     -- Combinational with no register       ; 907                        ;
;     -- Register only                        ; 192                        ;
;     -- Combinational with a register        ; 912                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 882                        ;
;     -- 3 input functions                    ; 572                        ;
;     -- <=2 input functions                  ; 365                        ;
;     -- Register only                        ; 192                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1625                       ;
;     -- arithmetic mode                      ; 194                        ;
;                                             ;                            ;
; Total registers*                            ; 1,104 / 6,684 ( 17 % )     ;
;     -- Dedicated logic registers            ; 1,104 / 6,272 ( 18 % )     ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 171 / 392 ( 44 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 7 / 92 ( 8 % )             ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 21 / 30 ( 70 % )           ;
; Total block memory bits                     ; 142,336 / 276,480 ( 51 % ) ;
; Total block memory implementation bits      ; 193,536 / 276,480 ( 70 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 30 ( 13 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global signals                              ; 7                          ;
;     -- Global clocks                        ; 7 / 10 ( 70 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 7.5% / 7.2% / 7.9%         ;
; Peak interconnect usage (total/H/V)         ; 19.3% / 18.2% / 20.9%      ;
; Maximum fan-out                             ; 896                        ;
; Highest non-global fan-out                  ; 83                         ;
; Total fan-out                               ; 10490                      ;
; Average fan-out                             ; 3.35                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                              ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub   ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                ; Low                            ;
;                                             ;                      ;                    ;                                ;
; Total logic elements                        ; 1845 / 6272 ( 29 % ) ; 166 / 6272 ( 3 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 824                  ; 83                 ; 0                              ;
;     -- Register only                        ; 175                  ; 17                 ; 0                              ;
;     -- Combinational with a register        ; 846                  ; 66                 ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                    ;                                ;
;     -- 4 input functions                    ; 813                  ; 69                 ; 0                              ;
;     -- 3 input functions                    ; 534                  ; 38                 ; 0                              ;
;     -- <=2 input functions                  ; 323                  ; 42                 ; 0                              ;
;     -- Register only                        ; 175                  ; 17                 ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Logic elements by mode                      ;                      ;                    ;                                ;
;     -- normal mode                          ; 1484                 ; 141                ; 0                              ;
;     -- arithmetic mode                      ; 186                  ; 8                  ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Total registers                             ; 1021                 ; 83                 ; 0                              ;
;     -- Dedicated logic registers            ; 1021 / 6272 ( 16 % ) ; 83 / 6272 ( 1 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Total LABs:  partially or completely used   ; 157 / 392 ( 40 % )   ; 15 / 392 ( 4 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                    ;                                ;
; Virtual pins                                ; 0                    ; 0                  ; 0                              ;
; I/O pins                                    ; 7                    ; 0                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 30 ( 13 % )      ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 142336               ; 0                  ; 0                              ;
; Total RAM block bits                        ; 193536               ; 0                  ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )      ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )      ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 21 / 30 ( 70 % )     ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 5 / 12 ( 41 % )      ; 0 / 12 ( 0 % )     ; 2 / 12 ( 16 % )                ;
;                                             ;                      ;                    ;                                ;
; Connections                                 ;                      ;                    ;                                ;
;     -- Input Connections                    ; 332                  ; 121                ; 1                              ;
;     -- Registered Input Connections         ; 185                  ; 92                 ; 0                              ;
;     -- Output Connections                   ; 218                  ; 182                ; 54                             ;
;     -- Registered Output Connections        ; 4                    ; 182                ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Internal Connections                        ;                      ;                    ;                                ;
;     -- Total Connections                    ; 9962                 ; 939                ; 62                             ;
;     -- Registered Connections               ; 4049                 ; 660                ; 0                              ;
;                                             ;                      ;                    ;                                ;
; External Connections                        ;                      ;                    ;                                ;
;     -- Top                                  ; 194                  ; 301                ; 55                             ;
;     -- sld_hub:auto_hub                     ; 301                  ; 2                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 55                   ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Partition Interface                         ;                      ;                    ;                                ;
;     -- Input Ports                          ; 39                   ; 62                 ; 1                              ;
;     -- Output Ports                         ; 11                   ; 79                 ; 2                              ;
;     -- Bidir Ports                          ; 0                    ; 0                  ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Registered Ports                            ;                      ;                    ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                  ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 40                 ; 0                              ;
;                                             ;                      ;                    ;                                ;
; Port Connectivity                           ;                      ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 2                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 29                 ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 47                 ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 52                 ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 59                 ; 0                              ;
+---------------------------------------------+----------------------+--------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; NIOS_reset ; 91    ; 6        ; 34           ; 12           ; 0            ; 3                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; clk50      ; 23    ; 1        ; 0            ; 11           ; 7            ; 897                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; H_sync_pin ; 101   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RGBpins[0] ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RGBpins[1] ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RGBpins[2] ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; V_sync_pin ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                       ;
+----------+-----------------------------+------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As            ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated    ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated    ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                      ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; Compiler configured    ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated    ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                      ; -                       ; Dedicated Programming Pin ;
; 15       ; TDI                         ; -                      ; altera_reserved_tdi     ; JTAG Pin                  ;
; 16       ; TCK                         ; -                      ; altera_reserved_tck     ; JTAG Pin                  ;
; 18       ; TMS                         ; -                      ; altera_reserved_tms     ; JTAG Pin                  ;
; 20       ; TDO                         ; -                      ; altera_reserved_tdo     ; JTAG Pin                  ;
; 21       ; nCE                         ; -                      ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                      ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                      ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                      ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                      ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                      ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin ; H_sync_pin              ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO      ; V_sync_pin              ; Dual Purpose Pin          ;
+----------+-----------------------------+------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 6 / 10 ( 60 % ) ; 2.5V          ; --           ;
; 7        ; 0 / 13 ( 0 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT_WITH_WEAK_PULLUP           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 16       ; 19         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk50                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; NIOS_reset                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; H_sync_pin                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; V_sync_pin                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; RGBpins[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; RGBpins[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; RGBpins[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 120      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 133      ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                     ;
+-------------------------------+-----------------------------------------------------------------+
; Name                          ; PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------+
; SDC pin name                  ; pll|altpll_component|auto_generated|pll1                        ;
; PLL mode                      ; Normal                                                          ;
; Compensate clock              ; clock0                                                          ;
; Compensated input/output pins ; --                                                              ;
; Switchover type               ; --                                                              ;
; Input frequency 0             ; 50.0 MHz                                                        ;
; Input frequency 1             ; --                                                              ;
; Nominal PFD frequency         ; 25.0 MHz                                                        ;
; Nominal VCO frequency         ; 325.0 MHz                                                       ;
; VCO post scale K counter      ; 2                                                               ;
; VCO frequency control         ; Auto                                                            ;
; VCO phase shift step          ; 384 ps                                                          ;
; VCO multiply                  ; --                                                              ;
; VCO divide                    ; --                                                              ;
; Freq min lock                 ; 46.16 MHz                                                       ;
; Freq max lock                 ; 100.03 MHz                                                      ;
; M VCO Tap                     ; 0                                                               ;
; M Initial                     ; 1                                                               ;
; M value                       ; 13                                                              ;
; N value                       ; 2                                                               ;
; Charge pump current           ; setting 1                                                       ;
; Loop filter resistance        ; setting 27                                                      ;
; Loop filter capacitance       ; setting 0                                                       ;
; Bandwidth                     ; 680 kHz to 980 kHz                                              ;
; Bandwidth type                ; Medium                                                          ;
; Real time reconfigurable      ; Off                                                             ;
; Scan chain MIF file           ; --                                                              ;
; Preserve PLL counter order    ; Off                                                             ;
; PLL location                  ; PLL_1                                                           ;
; Inclk0 signal                 ; clk50                                                           ;
; Inclk1 signal                 ; --                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                   ;
; Inclk1 signal type            ; --                                                              ;
+-------------------------------+-----------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                                   ; Output Clock ; Mult ; Div   ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+----------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------+
; PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[0]            ; clock0       ; 13   ; 13440 ; 0.05 MHz         ; 0 (0 ps)    ; 0.09 (384 ps)    ; 50/50      ; C1      ; 480           ; 240/240 Even ; C0            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[1]            ; clock1       ; 13   ; 10    ; 65.0 MHz         ; 0 (0 ps)    ; 9.00 (384 ps)    ; 50/50      ; C2      ; 5             ; 3/2 Odd      ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[1] ;
; PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[0]~cascade_in ; --           ; --   ; --    ; --               ; --          ; --               ; --         ; C0      ; 14            ; 7/7 Even     ; --            ; 1       ; 0       ;                                                 ;
+----------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; RGBpins[0] ; Incomplete set of assignments ;
; RGBpins[1] ; Incomplete set of assignments ;
; RGBpins[2] ; Incomplete set of assignments ;
; H_sync_pin ; Incomplete set of assignments ;
; V_sync_pin ; Incomplete set of assignments ;
; clk50      ; Incomplete set of assignments ;
; NIOS_reset ; Incomplete set of assignments ;
; NIOS_reset ; Missing location assignment   ;
+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+----------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Entity Name                                            ; Library Name   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+----------------+
; |DDA_top                                                                                                                                ; 2011 (0)    ; 1104 (0)                  ; 0 (0)         ; 142336      ; 21   ; 4            ; 0       ; 2         ; 7    ; 0            ; 907 (0)      ; 192 (0)           ; 912 (0)          ; |DDA_top                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; DDA_top                                                ; work           ;
;    |DDA:solver|                                                                                                                         ; 73 (35)     ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 35 (35)      ; 2 (0)             ; 36 (0)           ; |DDA_top|DDA:solver                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; DDA                                                    ; work           ;
;       |integrator:dispalacment|                                                                                                         ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 18 (18)          ; |DDA_top|DDA:solver|integrator:dispalacment                                                                                                                                                                                                                                                                                                                                                                                                                                       ; integrator                                             ; work           ;
;       |integrator:velocity|                                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |DDA_top|DDA:solver|integrator:velocity                                                                                                                                                                                                                                                                                                                                                                                                                                           ; integrator                                             ; work           ;
;       |signed_mult:mult1|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|DDA:solver|signed_mult:mult1                                                                                                                                                                                                                                                                                                                                                                                                                                             ; signed_mult                                            ; work           ;
;          |lpm_mult:Mult0|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|DDA:solver|signed_mult:mult1|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                                              ; lpm_mult                                               ; work           ;
;             |mult_c6t:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                      ; mult_c6t                                               ; work           ;
;       |signed_mult:mult2|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|DDA:solver|signed_mult:mult2                                                                                                                                                                                                                                                                                                                                                                                                                                             ; signed_mult                                            ; work           ;
;          |lpm_mult:Mult0|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|DDA:solver|signed_mult:mult2|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                                                              ; lpm_mult                                               ; work           ;
;             |mult_c6t:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                      ; mult_c6t                                               ; work           ;
;    |NIOSII_JTAG_IO:processor|                                                                                                           ; 1719 (0)    ; 956 (0)                   ; 0 (0)         ; 142336      ; 21   ; 0            ; 0       ; 0         ; 0    ; 0            ; 763 (0)      ; 169 (0)           ; 787 (0)          ; |DDA_top|NIOSII_JTAG_IO:processor                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; NIOSII_JTAG_IO                                         ; NIOSII_JTAG_IO ;
;       |NIOSII_JTAG_IO_b:b|                                                                                                              ; 38 (38)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 17 (17)           ; 19 (19)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b                                                                                                                                                                                                                                                                                                                                                                                                                              ; NIOSII_JTAG_IO_b                                       ; NIOSII_JTAG_IO ;
;       |NIOSII_JTAG_IO_b:k|                                                                                                              ; 38 (38)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 17 (17)           ; 19 (19)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k                                                                                                                                                                                                                                                                                                                                                                                                                              ; NIOSII_JTAG_IO_b                                       ; NIOSII_JTAG_IO ;
;       |NIOSII_JTAG_IO_b:v|                                                                                                              ; 38 (38)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 18 (18)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:v                                                                                                                                                                                                                                                                                                                                                                                                                              ; NIOSII_JTAG_IO_b                                       ; NIOSII_JTAG_IO ;
;       |NIOSII_JTAG_IO_b:x|                                                                                                              ; 40 (40)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 20 (20)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:x                                                                                                                                                                                                                                                                                                                                                                                                                              ; NIOSII_JTAG_IO_b                                       ; NIOSII_JTAG_IO ;
;       |NIOSII_JTAG_IO_clk_en:clk_en|                                                                                                    ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 1 (1)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_clk_en:clk_en                                                                                                                                                                                                                                                                                                                                                                                                                    ; NIOSII_JTAG_IO_clk_en                                  ; NIOSII_JTAG_IO ;
;       |NIOSII_JTAG_IO_clk_en:rst|                                                                                                       ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 1 (1)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_clk_en:rst                                                                                                                                                                                                                                                                                                                                                                                                                       ; NIOSII_JTAG_IO_clk_en                                  ; NIOSII_JTAG_IO ;
;       |NIOSII_JTAG_IO_jtag_uart:jtag_uart|                                                                                              ; 169 (41)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (17)      ; 24 (4)            ; 92 (20)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                                                                                                                              ; NIOSII_JTAG_IO_jtag_uart                               ; NIOSII_JTAG_IO ;
;          |NIOSII_JTAG_IO_jtag_uart_scfifo_r:the_NIOSII_JTAG_IO_jtag_uart_scfifo_r|                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_r:the_NIOSII_JTAG_IO_jtag_uart_scfifo_r                                                                                                                                                                                                                                                                                                                                      ; NIOSII_JTAG_IO_jtag_uart_scfifo_r                      ; NIOSII_JTAG_IO ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_r:the_NIOSII_JTAG_IO_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                         ; scfifo                                                 ; work           ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_r:the_NIOSII_JTAG_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                                              ; scfifo_jr21                                            ; work           ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_r:the_NIOSII_JTAG_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                                                         ; a_dpfifo_l011                                          ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_r:the_NIOSII_JTAG_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                 ; a_fefifo_7cf                                           ; work           ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_r:the_NIOSII_JTAG_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                                            ; cntr_do7                                               ; work           ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_r:the_NIOSII_JTAG_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                                                 ; altsyncram_nio1                                        ; work           ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_r:the_NIOSII_JTAG_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                                                   ; cntr_1ob                                               ; work           ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_r:the_NIOSII_JTAG_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                                         ; cntr_1ob                                               ; work           ;
;          |NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w                                                                                                                                                                                                                                                                                                                                      ; NIOSII_JTAG_IO_jtag_uart_scfifo_w                      ; NIOSII_JTAG_IO ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                         ; scfifo                                                 ; work           ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                                              ; scfifo_jr21                                            ; work           ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                                                         ; a_dpfifo_l011                                          ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                 ; a_fefifo_7cf                                           ; work           ;
;                         |cntr_do7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                                            ; cntr_do7                                               ; work           ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                                                 ; altsyncram_nio1                                        ; work           ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                                                   ; cntr_1ob                                               ; work           ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                                         ; cntr_1ob                                               ; work           ;
;          |alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|                                                                 ; 77 (77)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 20 (20)           ; 32 (32)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                 ; alt_jtag_atlantic                                      ; work           ;
;       |NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|                                                                              ; 440 (0)     ; 189 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (0)      ; 2 (0)             ; 238 (0)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                              ; NIOSII_JTAG_IO_mm_interconnect_0                       ; NIOSII_JTAG_IO ;
;          |NIOSII_JTAG_IO_mm_interconnect_0_cmd_demux:cmd_demux|                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                         ; NIOSII_JTAG_IO_mm_interconnect_0_cmd_demux             ; NIOSII_JTAG_IO ;
;          |NIOSII_JTAG_IO_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                                 ; NIOSII_JTAG_IO_mm_interconnect_0_cmd_demux_001         ; NIOSII_JTAG_IO ;
;          |NIOSII_JTAG_IO_mm_interconnect_0_cmd_demux_001:rsp_demux_001|                                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_cmd_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                                                                 ; NIOSII_JTAG_IO_mm_interconnect_0_cmd_demux_001         ; NIOSII_JTAG_IO ;
;          |NIOSII_JTAG_IO_mm_interconnect_0_cmd_demux_001:rsp_demux_002|                                                                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_cmd_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                                                 ; NIOSII_JTAG_IO_mm_interconnect_0_cmd_demux_001         ; NIOSII_JTAG_IO ;
;          |NIOSII_JTAG_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                     ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (1)             ; 50 (47)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                                                     ; NIOSII_JTAG_IO_mm_interconnect_0_cmd_mux_001           ; NIOSII_JTAG_IO ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                               ; NIOSII_JTAG_IO ;
;          |NIOSII_JTAG_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                     ; 57 (54)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (49)      ; 0 (0)             ; 7 (4)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                                                                     ; NIOSII_JTAG_IO_mm_interconnect_0_cmd_mux_001           ; NIOSII_JTAG_IO ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                        ; altera_merlin_arbitrator                               ; NIOSII_JTAG_IO ;
;          |NIOSII_JTAG_IO_mm_interconnect_0_router:router|                                                                               ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                               ; NIOSII_JTAG_IO_mm_interconnect_0_router                ; NIOSII_JTAG_IO ;
;          |NIOSII_JTAG_IO_mm_interconnect_0_router_001:router_001|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                                       ; NIOSII_JTAG_IO_mm_interconnect_0_router_001            ; NIOSII_JTAG_IO ;
;          |NIOSII_JTAG_IO_mm_interconnect_0_rsp_mux:rsp_mux|                                                                             ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 22 (22)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                             ; NIOSII_JTAG_IO_mm_interconnect_0_rsp_mux               ; NIOSII_JTAG_IO ;
;          |NIOSII_JTAG_IO_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                                     ; NIOSII_JTAG_IO_mm_interconnect_0_rsp_mux_001           ; NIOSII_JTAG_IO ;
;          |altera_avalon_sc_fifo:b_s1_agent_rsp_fifo|                                                                                    ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:b_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                  ; NIOSII_JTAG_IO ;
;          |altera_avalon_sc_fifo:clk_en_s1_agent_rsp_fifo|                                                                               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clk_en_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                  ; NIOSII_JTAG_IO ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                  ; NIOSII_JTAG_IO ;
;          |altera_avalon_sc_fifo:k_s1_agent_rsp_fifo|                                                                                    ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:k_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                  ; NIOSII_JTAG_IO ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 5 (5)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                  ; NIOSII_JTAG_IO ;
;          |altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|                                                                        ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                  ; NIOSII_JTAG_IO ;
;          |altera_avalon_sc_fifo:rst_s1_agent_rsp_fifo|                                                                                  ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rst_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                  ; NIOSII_JTAG_IO ;
;          |altera_avalon_sc_fifo:v_s1_agent_rsp_fifo|                                                                                    ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:v_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                  ; NIOSII_JTAG_IO ;
;          |altera_avalon_sc_fifo:x_s1_agent_rsp_fifo|                                                                                    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:x_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                  ; NIOSII_JTAG_IO ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_master_agent                             ; NIOSII_JTAG_IO ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                                                             ; altera_merlin_master_agent                             ; NIOSII_JTAG_IO ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                                                          ; altera_merlin_master_translator                        ; NIOSII_JTAG_IO ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                                                   ; altera_merlin_master_translator                        ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_agent:b_s1_agent|                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:b_s1_agent                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                              ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_agent:clk_en_s1_agent|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:clk_en_s1_agent                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                              ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_agent:k_s1_agent|                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:k_s1_agent                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                              ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                              ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_agent:rst_s1_agent|                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rst_s1_agent                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                              ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_agent:v_s1_agent|                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:v_s1_agent                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                              ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_translator:b_s1_translator|                                                                               ; 24 (24)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 21 (21)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:b_s1_translator                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                         ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_translator:clk_en_s1_translator|                                                                          ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:clk_en_s1_translator                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                         ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                         ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_translator:k_s1_translator|                                                                               ; 24 (24)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 21 (21)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:k_s1_translator                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                         ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                         ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_translator:onchip_memory_s1_translator|                                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory_s1_translator                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                         ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_translator:rst_s1_translator|                                                                             ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rst_s1_translator                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                         ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_translator:v_s1_translator|                                                                               ; 24 (24)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 21 (21)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:v_s1_translator                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                         ; NIOSII_JTAG_IO ;
;          |altera_merlin_slave_translator:x_s1_translator|                                                                               ; 26 (26)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 21 (21)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:x_s1_translator                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                         ; NIOSII_JTAG_IO ;
;       |NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|                                                                                        ; 1078 (0)    ; 572 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 490 (0)      ; 64 (0)            ; 524 (0)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                                                        ; NIOSII_JTAG_IO_nios2_gen2_0                            ; NIOSII_JTAG_IO ;
;          |NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|                                                                                          ; 1078 (687)  ; 572 (304)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 490 (367)    ; 64 (9)            ; 524 (310)        ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                    ; NIOSII_JTAG_IO_nios2_gen2_0_cpu                        ; NIOSII_JTAG_IO ;
;             |NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|                                   ; 392 (84)    ; 268 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (4)      ; 55 (4)            ; 214 (76)         ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                            ; NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci              ; NIOSII_JTAG_IO ;
;                |NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|            ; 141 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 47 (0)            ; 49 (0)           ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                                ; NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper    ; NIOSII_JTAG_IO ;
;                   |NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk|           ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (36)           ; 10 (9)           ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk     ; NIOSII_JTAG_IO ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                ; work           ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                ; work           ;
;                   |NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck|                 ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 8 (4)             ; 41 (41)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck                                                            ; NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck        ; NIOSII_JTAG_IO ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                ; work           ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                ; work           ;
;                   |sld_virtual_jtag_basic:NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_phy|                                              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_phy                                                                                         ; sld_virtual_jtag_basic                                 ; work           ;
;                |NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_avalon_reg|                  ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                      ; NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_avalon_reg       ; NIOSII_JTAG_IO ;
;                |NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_break:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_break|                    ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_break:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                        ; NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_break        ; NIOSII_JTAG_IO ;
;                |NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_debug|                    ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (1)             ; 6 (6)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                        ; NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_debug        ; NIOSII_JTAG_IO ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                    ; altera_std_synchronizer                                ; work           ;
;                |NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem|                          ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 1 (1)             ; 50 (50)          ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                              ; NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem           ; NIOSII_JTAG_IO ;
;                   |NIOSII_JTAG_IO_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_ociram_sp_ram|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem|NIOSII_JTAG_IO_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; NIOSII_JTAG_IO_nios2_gen2_0_cpu_ociram_sp_ram_module   ; NIOSII_JTAG_IO ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem|NIOSII_JTAG_IO_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                             ; work           ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem|NIOSII_JTAG_IO_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                                        ; work           ;
;             |NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_a_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_a|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_a_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                             ; NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_a_module ; NIOSII_JTAG_IO ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_a_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; altsyncram                                             ; work           ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_a_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                                    ; altsyncram_6mc1                                        ; work           ;
;             |NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_b_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_b|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_b_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                             ; NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_b_module ; NIOSII_JTAG_IO ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_b_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; altsyncram                                             ; work           ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_b_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                                    ; altsyncram_6mc1                                        ; work           ;
;       |NIOSII_JTAG_IO_onchip_memory:onchip_memory|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_onchip_memory:onchip_memory                                                                                                                                                                                                                                                                                                                                                                                                      ; NIOSII_JTAG_IO_onchip_memory                           ; NIOSII_JTAG_IO ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_onchip_memory:onchip_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                            ; altsyncram                                             ; work           ;
;             |altsyncram_0bd1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_0bd1:auto_generated                                                                                                                                                                                                                                                                                                                                             ; altsyncram_0bd1                                        ; work           ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |DDA_top|NIOSII_JTAG_IO:processor|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_reset_controller                                ; NIOSII_JTAG_IO ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DDA_top|NIOSII_JTAG_IO:processor|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                           ; altera_reset_synchronizer                              ; NIOSII_JTAG_IO ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DDA_top|NIOSII_JTAG_IO:processor|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                              ; NIOSII_JTAG_IO ;
;    |PLL:pll|                                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|PLL:pll                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; PLL                                                    ; work           ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|PLL:pll|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                                                          ; altpll                                                 ; work           ;
;          |PLL_altpll1:auto_generated|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDA_top|PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                               ; PLL_altpll1                                            ; work           ;
;    |VGA_interface:VGA|                                                                                                                  ; 49 (7)      ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (7)       ; 0 (0)             ; 23 (0)           ; |DDA_top|VGA_interface:VGA                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; VGA_interface                                          ; work           ;
;       |H_sync:U1|                                                                                                                       ; 19 (19)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 12 (12)          ; |DDA_top|VGA_interface:VGA|H_sync:U1                                                                                                                                                                                                                                                                                                                                                                                                                                              ; H_sync                                                 ; work           ;
;       |V_sync:U2|                                                                                                                       ; 23 (23)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 11 (11)          ; |DDA_top|VGA_interface:VGA|V_sync:U2                                                                                                                                                                                                                                                                                                                                                                                                                                              ; V_sync                                                 ; work           ;
;    |double_synchronizer:CDC1|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DDA_top|double_synchronizer:CDC1                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; double_synchronizer                                    ; work           ;
;    |double_synchronizer:CDC2|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DDA_top|double_synchronizer:CDC2                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; double_synchronizer                                    ; work           ;
;    |sld_hub:auto_hub|                                                                                                                   ; 166 (1)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (1)       ; 17 (0)            ; 66 (0)           ; |DDA_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; sld_hub                                                ; altera_sld     ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 165 (0)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 17 (0)            ; 66 (0)           ; |DDA_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                         ; alt_sld_fab_with_jtag_input                            ; altera_sld     ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 165 (0)     ; 83 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 17 (0)            ; 66 (0)           ; |DDA_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                                      ; alt_sld_fab                                            ; alt_sld_fab    ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 165 (7)     ; 83 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (1)       ; 17 (4)            ; 66 (0)           ; |DDA_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                  ; alt_sld_fab_alt_sld_fab                                ; alt_sld_fab    ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 160 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (0)       ; 13 (0)            ; 66 (0)           ; |DDA_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                      ; alt_sld_fab_alt_sld_fab_sldfabric                      ; alt_sld_fab    ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 160 (115)   ; 77 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (64)      ; 13 (11)           ; 66 (41)          ; |DDA_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                         ; sld_jtag_hub                                           ; work           ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |DDA_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                 ; sld_rom_sr                                             ; work           ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; |DDA_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                               ; sld_shadow_jsm                                         ; altera_sld     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------+----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; RGBpins[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RGBpins[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RGBpins[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; H_sync_pin ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; V_sync_pin ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk50      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; NIOS_reset ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk50               ;                   ;         ;
; NIOS_reset          ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; DDA:solver|integrator:dispalacment|rst                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X24_Y17_N1      ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:b|always0~1                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X22_Y17_N0  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:k|always0~1                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X21_Y16_N20 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:v|always0~1                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X22_Y16_N30 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_b:x|always0~2                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X17_Y16_N2  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_r:the_NIOSII_JTAG_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                                                                               ; LCCOMB_X21_Y13_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                               ; LCCOMB_X25_Y13_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y12_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y10_N4  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|wdata[7]~3                                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y10_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|alt_jtag_atlantic:NIOSII_JTAG_IO_jtag_uart_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y10_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X21_Y13_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                                                                                        ; FF_X21_Y15_N23     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X21_Y15_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y12_N10 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                                                                                         ; FF_X22_Y13_N15     ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X24_Y15_N26 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                    ; LCCOMB_X21_Y12_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y11_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y12_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|NIOSII_JTAG_IO_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                                                        ; LCCOMB_X17_Y12_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                ; LCCOMB_X19_Y11_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X17_Y12_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X14_Y14_N20 ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                              ; FF_X17_Y13_N27     ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y17_N30 ; 63      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                           ; FF_X11_Y14_N21     ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                                       ; FF_X11_Y14_N9      ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y11_N10 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X16_Y5_N17      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X17_Y8_N28  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X17_Y8_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LCCOMB_X21_Y8_N30  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X17_Y8_N20  ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X22_Y6_N29      ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck|sr[33]~29                    ; LCCOMB_X18_Y8_N28  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck|sr[37]~21                    ; LCCOMB_X14_Y7_N26  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_tck|sr[6]~13                     ; LCCOMB_X19_Y8_N16  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                       ; LCCOMB_X19_Y8_N12  ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOSII_JTAG_IO_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                       ; LCCOMB_X19_Y8_N10  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                        ; LCCOMB_X16_Y8_N2   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_break:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[18]~1                                                                                                                      ; LCCOMB_X17_Y8_N30  ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~8                                                                                                                                   ; LCCOMB_X22_Y6_N0   ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                               ; LCCOMB_X14_Y9_N16  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                 ; LCCOMB_X19_Y9_N12  ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                   ; FF_X16_Y12_N19     ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                      ; FF_X13_Y14_N25     ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                                                     ; FF_X10_Y13_N9      ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|R_src1~37                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X11_Y12_N24 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|R_src2_hi~2                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X13_Y14_N28 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y13_N26 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                              ; FF_X11_Y14_N15     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[7]~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y16_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y14_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X18_Y14_N4  ; 31      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_onchip_memory:onchip_memory|wren~0                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X17_Y12_N18 ; 16      ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                                                ; FF_X22_Y10_N29     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; NIOSII_JTAG_IO:processor|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                 ; FF_X22_Y10_N1      ; 639     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; NIOS_reset                                                                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_91             ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                                                                                                                ; PLL_1              ; 42      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                                                                                                                                ; PLL_1              ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; VGA_interface:VGA|H_sync:U1|Equal4                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X23_Y20_N20 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_interface:VGA|H_sync:U1|Equal4                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X23_Y20_N20 ; 11      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                               ; JTAG_X1_Y12_N0     ; 169     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                               ; JTAG_X1_Y12_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk50                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_23             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk50                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_23             ; 894     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; double_synchronizer:CDC1|Q_synch                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X25_Y18_N1      ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                   ; FF_X24_Y6_N5       ; 57      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                                        ; LCCOMB_X24_Y9_N12  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                          ; LCCOMB_X24_Y9_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                        ; LCCOMB_X24_Y6_N20  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2                                                                                           ; LCCOMB_X25_Y10_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~9                                                                                                           ; LCCOMB_X24_Y11_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~16                                                                                                            ; LCCOMB_X23_Y10_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~17                                                                                             ; LCCOMB_X24_Y6_N18  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~20                                                                                             ; LCCOMB_X24_Y9_N24  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                                                                ; LCCOMB_X23_Y7_N8   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                                                                                                    ; LCCOMB_X24_Y11_N22 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~20                                                                                     ; LCCOMB_X24_Y9_N20  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22                                                                                ; LCCOMB_X23_Y8_N30  ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23                                                                                ; LCCOMB_X24_Y9_N30  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                        ; FF_X23_Y11_N29     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                       ; FF_X25_Y8_N1       ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                        ; FF_X23_Y7_N23      ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                        ; FF_X24_Y6_N9       ; 50      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                 ; LCCOMB_X25_Y8_N20  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                       ; FF_X24_Y8_N17      ; 31      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                     ; LCCOMB_X25_Y10_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; NIOSII_JTAG_IO:processor|altera_reset_controller:rst_controller|r_sync_rst  ; FF_X22_Y10_N1      ; 639     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; NIOS_reset                                                                  ; PIN_91             ; 3       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 42      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 12      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; VGA_interface:VGA|H_sync:U1|Equal4                                          ; LCCOMB_X23_Y20_N20 ; 11      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                ; JTAG_X1_Y12_N0     ; 169     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; clk50                                                                       ; PIN_23             ; 894     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+-----------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_r:the_NIOSII_JTAG_IO_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X27_Y16_N0                                                                                                                                                                                                                                          ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_jtag_uart:jtag_uart|NIOSII_JTAG_IO_jtag_uart_scfifo_w:the_NIOSII_JTAG_IO_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X27_Y12_N0                                                                                                                                                                                                                                          ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_ocimem|NIOSII_JTAG_IO_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X15_Y9_N0                                                                                                                                                                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_a_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X15_Y17_N0                                                                                                                                                                                                                                          ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_b_module:NIOSII_JTAG_IO_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X15_Y14_N0                                                                                                                                                                                                                                          ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_0bd1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 16   ; None ; M9K_X15_Y13_N0, M9K_X27_Y10_N0, M9K_X27_Y13_N0, M9K_X27_Y7_N0, M9K_X15_Y10_N0, M9K_X15_Y6_N0, M9K_X27_Y6_N0, M9K_X27_Y9_N0, M9K_X27_Y14_N0, M9K_X27_Y11_N0, M9K_X15_Y12_N0, M9K_X15_Y7_N0, M9K_X15_Y15_N0, M9K_X15_Y5_N0, M9K_X15_Y11_N0, M9K_X15_Y8_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                             ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    DDA:solver|signed_mult:mult2|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y18_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    DDA:solver|signed_mult:mult1|lpm_mult:Mult0|mult_c6t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y17_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 3,177 / 32,401 ( 10 % ) ;
; C16 interconnects     ; 9 / 1,326 ( < 1 % )     ;
; C4 interconnects      ; 1,784 / 21,816 ( 8 % )  ;
; Direct links          ; 300 / 32,401 ( < 1 % )  ;
; Global clocks         ; 7 / 10 ( 70 % )         ;
; Local interconnects   ; 1,002 / 10,320 ( 10 % ) ;
; R24 interconnects     ; 20 / 1,289 ( 2 % )      ;
; R4 interconnects      ; 2,112 / 28,186 ( 7 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.76) ; Number of LABs  (Total = 171) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 8                             ;
; 2                                           ; 11                            ;
; 3                                           ; 6                             ;
; 4                                           ; 6                             ;
; 5                                           ; 1                             ;
; 6                                           ; 4                             ;
; 7                                           ; 4                             ;
; 8                                           ; 6                             ;
; 9                                           ; 3                             ;
; 10                                          ; 4                             ;
; 11                                          ; 7                             ;
; 12                                          ; 4                             ;
; 13                                          ; 4                             ;
; 14                                          ; 14                            ;
; 15                                          ; 30                            ;
; 16                                          ; 59                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.15) ; Number of LABs  (Total = 171) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 109                           ;
; 1 Clock                            ; 142                           ;
; 1 Clock enable                     ; 51                            ;
; 1 Sync. clear                      ; 9                             ;
; 1 Sync. load                       ; 29                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 17                            ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.88) ; Number of LABs  (Total = 171) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 3                             ;
; 2                                            ; 11                            ;
; 3                                            ; 3                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 4                             ;
; 7                                            ; 4                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 2                             ;
; 15                                           ; 6                             ;
; 16                                           ; 7                             ;
; 17                                           ; 6                             ;
; 18                                           ; 10                            ;
; 19                                           ; 9                             ;
; 20                                           ; 4                             ;
; 21                                           ; 11                            ;
; 22                                           ; 7                             ;
; 23                                           ; 7                             ;
; 24                                           ; 10                            ;
; 25                                           ; 12                            ;
; 26                                           ; 8                             ;
; 27                                           ; 2                             ;
; 28                                           ; 5                             ;
; 29                                           ; 4                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.93) ; Number of LABs  (Total = 171) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 9                             ;
; 2                                               ; 21                            ;
; 3                                               ; 13                            ;
; 4                                               ; 10                            ;
; 5                                               ; 8                             ;
; 6                                               ; 10                            ;
; 7                                               ; 10                            ;
; 8                                               ; 10                            ;
; 9                                               ; 14                            ;
; 10                                              ; 11                            ;
; 11                                              ; 11                            ;
; 12                                              ; 9                             ;
; 13                                              ; 5                             ;
; 14                                              ; 7                             ;
; 15                                              ; 7                             ;
; 16                                              ; 13                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.71) ; Number of LABs  (Total = 171) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 14                            ;
; 4                                            ; 6                             ;
; 5                                            ; 6                             ;
; 6                                            ; 5                             ;
; 7                                            ; 1                             ;
; 8                                            ; 6                             ;
; 9                                            ; 5                             ;
; 10                                           ; 6                             ;
; 11                                           ; 6                             ;
; 12                                           ; 9                             ;
; 13                                           ; 5                             ;
; 14                                           ; 6                             ;
; 15                                           ; 3                             ;
; 16                                           ; 4                             ;
; 17                                           ; 4                             ;
; 18                                           ; 8                             ;
; 19                                           ; 7                             ;
; 20                                           ; 7                             ;
; 21                                           ; 8                             ;
; 22                                           ; 8                             ;
; 23                                           ; 6                             ;
; 24                                           ; 7                             ;
; 25                                           ; 3                             ;
; 26                                           ; 5                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 4                             ;
; 30                                           ; 3                             ;
; 31                                           ; 0                             ;
; 32                                           ; 4                             ;
; 33                                           ; 1                             ;
; 34                                           ; 0                             ;
; 35                                           ; 3                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 6            ; 0            ; 6            ; 0            ; 0            ; 11        ; 6            ; 0            ; 11        ; 11        ; 0            ; 5            ; 0            ; 0            ; 2            ; 0            ; 5            ; 2            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 11        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 11           ; 5            ; 11           ; 11           ; 0         ; 5            ; 11           ; 0         ; 0         ; 11           ; 6            ; 11           ; 11           ; 9            ; 11           ; 6            ; 9            ; 11           ; 11           ; 11           ; 6            ; 11           ; 11           ; 11           ; 11           ; 11           ; 0         ; 11           ; 11           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; RGBpins[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RGBpins[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RGBpins[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; H_sync_pin          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V_sync_pin          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk50               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; NIOS_reset          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Active Serial       ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; Off                 ;
; nCEO                                                             ; Unreserved          ;
; Data[0]                                                          ; As input tri-stated ;
; Data[1]/ASDO                                                     ; As input tri-stated ;
; Data[7..2]                                                       ; Unreserved          ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated ;
; Other Active Parallel pins                                       ; Unreserved          ;
; DCLK                                                             ; Compiler configured ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device EP4CE6E22C6 for design "DDA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|pll1" as Cyclone IV E PLL type File: D:/PROJECTS/ODE_solver/Verilog/db/pll_altpll1.v Line: 44
    Info (15099): Implementing clock multiplication of 13, clock division of 13440, and phase shift of 0 degrees (0 ps) for PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[0] port File: D:/PROJECTS/ODE_solver/Verilog/db/pll_altpll1.v Line: 44
    Info (15099): Implementing clock multiplication of 13, clock division of 10, and phase shift of 0 degrees (0 ps) for PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[1] port File: D:/PROJECTS/ODE_solver/Verilog/db/pll_altpll1.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C6 is compatible
    Info (176445): Device EP4CE15E22C6 is compatible
    Info (176445): Device EP4CE22E22C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 7 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'QSYS/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'QSYS/synthesis/submodules/NIOSII_JTAG_IO_nios2_gen2_0_cpu.sdc'
Warning (332060): Node: clk50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_interface:VGA|H_sync:U1|pixel[8] is being clocked by clk50
Warning (332060): Node: VGA_interface:VGA|H_sync:U1|pixel[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_interface:VGA|V_sync:U2|line[0] is being clocked by VGA_interface:VGA|H_sync:U1|pixel[0]
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: pll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk50~input (placed in PIN 23 (CLK1, DIFFCLK_0n)) File: D:/PROJECTS/ODE_solver/Verilog/DDA_top.v Line: 2
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_1) File: D:/PROJECTS/ODE_solver/Verilog/db/pll_altpll1.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node PLL:pll|altpll:altpll_component|PLL_altpll1:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1) File: D:/PROJECTS/ODE_solver/Verilog/db/pll_altpll1.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node VGA_interface:VGA|H_sync:U1|Equal4  File: D:/PROJECTS/ODE_solver/Verilog/H_sync.v Line: 35
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VGA_interface:VGA|H_sync:U1|pixel[0] File: D:/PROJECTS/ODE_solver/Verilog/H_sync.v Line: 18
        Info (176357): Destination node VGA_interface:VGA|H_sync:U1|pixel[1] File: D:/PROJECTS/ODE_solver/Verilog/H_sync.v Line: 18
        Info (176357): Destination node VGA_interface:VGA|H_sync:U1|pixel[2] File: D:/PROJECTS/ODE_solver/Verilog/H_sync.v Line: 18
        Info (176357): Destination node VGA_interface:VGA|H_sync:U1|pixel[3] File: D:/PROJECTS/ODE_solver/Verilog/H_sync.v Line: 18
        Info (176357): Destination node VGA_interface:VGA|H_sync:U1|pixel[4] File: D:/PROJECTS/ODE_solver/Verilog/H_sync.v Line: 18
        Info (176357): Destination node VGA_interface:VGA|H_sync:U1|pixel[5] File: D:/PROJECTS/ODE_solver/Verilog/H_sync.v Line: 18
        Info (176357): Destination node VGA_interface:VGA|H_sync:U1|pixel[6] File: D:/PROJECTS/ODE_solver/Verilog/H_sync.v Line: 18
        Info (176357): Destination node VGA_interface:VGA|H_sync:U1|pixel[7] File: D:/PROJECTS/ODE_solver/Verilog/H_sync.v Line: 18
        Info (176357): Destination node VGA_interface:VGA|H_sync:U1|pixel[8] File: D:/PROJECTS/ODE_solver/Verilog/H_sync.v Line: 18
        Info (176357): Destination node VGA_interface:VGA|H_sync:U1|pixel[9] File: D:/PROJECTS/ODE_solver/Verilog/H_sync.v Line: 18
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node NIOS_reset~input (placed in PIN 91 (CLK4, DIFFCLK_2p)) File: D:/PROJECTS/ODE_solver/Verilog/DDA_top.v Line: 3
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node NIOSII_JTAG_IO:processor|altera_reset_controller:rst_controller|r_sync_rst  File: D:/PROJECTS/ODE_solver/Verilog/QSYS/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NIOSII_JTAG_IO:processor|altera_reset_controller:rst_controller|WideOr0~0 File: D:/PROJECTS/ODE_solver/Verilog/QSYS/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|W_rf_wren File: D:/PROJECTS/ODE_solver/Verilog/QSYS/synthesis/submodules/NIOSII_JTAG_IO_nios2_gen2_0_cpu.v Line: 3451
        Info (176357): Destination node NIOSII_JTAG_IO:processor|NIOSII_JTAG_IO_nios2_gen2_0:nios2_gen2_0|NIOSII_JTAG_IO_nios2_gen2_0_cpu:cpu|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci|NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOSII_JTAG_IO_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: d:/quartus/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 36 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 36 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.39 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/PROJECTS/ODE_solver/Verilog/output_files/DDA.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 6149 megabytes
    Info: Processing ended: Wed Oct 05 07:17:29 2022
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/PROJECTS/ODE_solver/Verilog/output_files/DDA.fit.smsg.


