# Eight-Verilog-HDL-programming-exercises

实验一 EDA 设计软件的使用  实现1 位全加器


实验二 应用文本输入方式设计实现16-4 优先编码器,设计实现 4-16 译码器，要求进行编译、仿真，仿真结果正确。

实验三  N 进制计数器设计

1.设计并实现一个带计数使能、进位输出及同步清 0 的增 1 二十进制计数器。

2.设计并实现一个带计数使能、置位功能及异步清 0 的增 1/减 1 的 8 位二进制计数器。


实验四 移位寄存器设计

1.设计 6 位串入/并出左移移位寄存器

2.设计 6 位并入/串出右移移位寄存器


实验五 用状态机设计实现 ADC0809 采样控制器


实验六 数字频率计设计 设计 8 位十进制频率计

