<शैली गुरु>
/* SPDX-License-Identअगरier: (GPL-2.0+ OR MIT)
 *
 * Copyright (c) 2018 Icenowy Zheng <icenowy@aosc.xyz>
 *
 */

#अगर_अघोषित _DT_BINDINGS_CLK_SUNIV_F1C100S_H_
#घोषणा _DT_BINDINGS_CLK_SUNIV_F1C100S_H_

#घोषणा CLK_CPU			11

#घोषणा CLK_BUS_DMA		14
#घोषणा CLK_BUS_MMC0		15
#घोषणा CLK_BUS_MMC1		16
#घोषणा CLK_BUS_DRAM		17
#घोषणा CLK_BUS_SPI0		18
#घोषणा CLK_BUS_SPI1		19
#घोषणा CLK_BUS_OTG		20
#घोषणा CLK_BUS_VE		21
#घोषणा CLK_BUS_LCD		22
#घोषणा CLK_BUS_DEINTERLACE	23
#घोषणा CLK_BUS_CSI		24
#घोषणा CLK_BUS_TVD		25
#घोषणा CLK_BUS_TVE		26
#घोषणा CLK_BUS_DE_BE		27
#घोषणा CLK_BUS_DE_FE		28
#घोषणा CLK_BUS_CODEC		29
#घोषणा CLK_BUS_SPDIF		30
#घोषणा CLK_BUS_IR		31
#घोषणा CLK_BUS_RSB		32
#घोषणा CLK_BUS_I2S0		33
#घोषणा CLK_BUS_I2C0		34
#घोषणा CLK_BUS_I2C1		35
#घोषणा CLK_BUS_I2C2		36
#घोषणा CLK_BUS_PIO		37
#घोषणा CLK_BUS_UART0		38
#घोषणा CLK_BUS_UART1		39
#घोषणा CLK_BUS_UART2		40

#घोषणा CLK_MMC0		41
#घोषणा CLK_MMC0_SAMPLE		42
#घोषणा CLK_MMC0_OUTPUT		43
#घोषणा CLK_MMC1		44
#घोषणा CLK_MMC1_SAMPLE		45
#घोषणा CLK_MMC1_OUTPUT		46
#घोषणा CLK_I2S			47
#घोषणा CLK_SPDIF		48

#घोषणा CLK_USB_PHY0		49

#घोषणा CLK_DRAM_VE		50
#घोषणा CLK_DRAM_CSI		51
#घोषणा CLK_DRAM_DEINTERLACE	52
#घोषणा CLK_DRAM_TVD		53
#घोषणा CLK_DRAM_DE_FE		54
#घोषणा CLK_DRAM_DE_BE		55

#घोषणा CLK_DE_BE		56
#घोषणा CLK_DE_FE		57
#घोषणा CLK_TCON		58
#घोषणा CLK_DEINTERLACE		59
#घोषणा CLK_TVE2_CLK		60
#घोषणा CLK_TVE1_CLK		61
#घोषणा CLK_TVD			62
#घोषणा CLK_CSI			63
#घोषणा CLK_VE			64
#घोषणा CLK_CODEC		65
#घोषणा CLK_AVS			66

#पूर्ण_अगर
