<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xcku040-ffva1156-2-i" LaunchTime="1629526930">
  <File Type="PA-TCL" Name="top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="top_reports.tcl"/>
  <File Type="RDS-RDS" Name="top.vds"/>
  <File Type="RDS-UTIL" Name="top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/i2c_com.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/ax/lp873220_pwr_test/lp873220_pwr_test.srcs/sources_1/i2c_com.v"/>
        <Attr Name="ImportTime" Val="1539833182"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/reg_config.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/ax/lp873220_pwr_test/lp873220_pwr_test.srcs/sources_1/reg_config.v"/>
        <Attr Name="ImportTime" Val="1618998275"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/../../AX7325/verilog/08_1_hdmi_output_test/hdmi_output_test/HDMI_output_test.srcs/sources_1/top.v"/>
        <Attr Name="ImportTime" Val="1520403961"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/i2c_master/timescale.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="D:/../../AX7325/verilog/08_1_hdmi_output_test/hdmi_output_test/HDMI_output_test.srcs/sources_1/i2c_master/timescale.v"/>
        <Attr Name="ImportTime" Val="1001334112"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/i2c_master/i2c_master_defines.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="D:/../../AX7325/verilog/08_1_hdmi_output_test/hdmi_output_test/HDMI_output_test.srcs/sources_1/i2c_master/i2c_master_defines.v"/>
        <Attr Name="ImportTime" Val="1004961566"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/top.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="D:/../../AX7325/verilog/08_1_hdmi_output_test/hdmi_output_test/HDMI_output_test.srcs/constrs_1/new/top.xdc"/>
        <Attr Name="ImportTime" Val="1531821839"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/top.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
