2 
 
目錄 
1 前言                                                                           4 
1.1 研究動機                                                                   4 
1.2 研究成果                                                                      4 
1.3 研究方法                                                                      5 
2 結合載波同步與等化雙迴路之 DVB-T 系統與晶片設計                           6 
2.1 結合載波同步與等化雙迴路電路架構設計                                          6 
 2.1.1 雙迴路等化器電路操作模式設計                                          6 
 2.1.2 座標軸旋轉數位計算器(CORDIC)電路架構                                 8 
 2.1.3 數位內插器                                                           11 
 2.1.4 CORDIC 前置餘數電路                                                 12 
2.2 內接收機電路整合設計考量                                                     13 
 2.2.1 同步和等化電路記憶體共用                                             13 
 2.2.2 極座標系相位方向內插                                                 15 
2.3 FPGA 驗證                                                                   17 
 2.3.1 FPGA 驗證平台                                                       17 
 2.3.2 FPGA 驗證結果                                                       18 
2.4 晶片佈局與量測結果                                                           21 
 2.4.1 晶片測試考量設計                                                     21 
 2.4.2 晶片佈局結果                                                         23 
3 可變點數之低功率多重輸入輸出快速傅立葉轉換處理器                         25 
3.1 連續且依序的 I/O                                                              25 
3.2 FFT 處理器操作模式                                                           28 
3.3 運算處理器                                                                   29 
3.4 主記憶體與快取記憶體                                                         30 
3.5 常數乘法器                                                                   31 
3.6 複數乘法器                                                                   33 
3.7 轉換因子產生器                                                               34 
3.8 晶片設計                                                                     35 
3.9 硬體比較                                                                     38 
4 適用於多碼率之 LDPC 解碼器記憶體排序設計                                  40 
4.1 解碼矩陣重新排列與記憶體資料排序方法                                         40 
4 
 
第一章 前言 
 
1.1 研究動機 
由於近來車用電子產業的蓬勃發展，從防盜到導航，影音娛樂到數位廣播電視，將有越來越多的
電子科技整合在汽車內，讓汽車成為寬頻影音、即時通訊、高速傳送的行動通訊中心。然而 3G 的資
料傳輸速率仍舊不高因此可能成為未來寬頻應用上的瓶頸，基於 DVB-T/H 數位電視產業的快速成
長，勢必將成為行動多媒體應用中基本的配備，再加上其應付無線環境達成寬頻傳輸的優越特性，本
整合型計畫提出的前瞻性車用行動視訊會議系統將主要考慮以 DVB-T/H 之 COFDM 傳輸技術改進，
用於可能比 DVB-T/H 應用還要嚴苛的通道環境。為了達到車輛對車輛間在高速行駛下能夠有高品質
的影音傳輸，根據 3GPP-LTE 的規格來設計並實作一高速行駛下之高傳輸率無線通訊系統，基於與
DVB-T 皆為正交分頻多工之調變方式且皆需支援高行車速度，故在演算法上有一些相類似的考量。 
目前國際的車用傳輸技術主要是以 IEEE 802.11p 標準為主，此規格又稱車用環境無線存取技術
(WAVE)，目前此標準已進行至 6.0 版草案。WAVE 是利用 IEEE 802.11a 規格作為實體層通訊技術，
其相關應用以 DSRC 原先所規畫的方向為主，並加強車用安全，包括碰撞警示或道路危險警示等。
WAVE 系統是以 IEEE 802.11a 為實體層為基礎所發展。本計畫提出了適用於行動汽車內的無線視訊會
議系統，此系統技術是建立於歐規數位電視廣播系統，並結合新式的多天線通訊技術加以改良，其目
的是為了抵抗兩兩相對移動中的車輛在傳輸時會造成嚴重的都卜勒頻率漂移效應。透過本視訊會議系
統可讓使用者在不添購新的用戶端設備情況下，能夠同時享有原有的數位電視廣播以及附加的行動視
訊多媒體資訊。 
 
1.2 研究成果 
本總計畫以及各子計畫於計畫執行期間(2008 年 8 月~2010 年 7 月)已陸續將相關研究成果發表於
國內外會議論文與期刊論文，關鍵技術也有申請國內外專利保護。到目前為止，共發表了 37 篇會議
論文、16 篇期刊論文以及 7 件專利申請案，詳細統計篇數請參閱下表。論文發表相關資訊請參閱第 8
章「發表論文」。 
 
 會議論文 期刊論文 專利 
國內 10 1 
1 (獲准) 
5 (申請中) 
國外 27 15 1 (申請中) 
總計 37 16 7 
 
 
6 
 
第二章 結合載波同步與等化雙迴路之 DVB-T 系統與晶片設計 
2.1 結合載波同步與等化雙迴路電路架構設計 
完整的結合載波同步與等化雙迴路之 DVB-T 系統同步和等化系統架構圖如圖 2.1 所示。由於
AGC-CR Based演算法是在傳送領航訊號的子載波上進行適應性的通道等化追蹤，所以在非傳送領航
訊號的資料子載波上就必須利用領航訊號子載波上的通道參數來做頻率方向的內插來獲得通道補償
參數。因此結合同步與等化雙迴路電路分成領航訊號子載波上的追蹤等化和資料子載波上的內插補
償兩種模式。以下小節將針對電路操作上的兩種模式和各個子電路做說明。 
Farrow 
Interpolator
Removed CP & 
FFT Win. Cntl.
Control 
Algorithm SCO Est.
Integer 
CFO Est.
Cont. Pilot
Guard 
Band Det.
Boundary 
Det.
Fractional 
CFO Est.
FFT
NCO
∑−
−=
12
2
,
1 K
Kk
pkK
ε
Phase Error 
D
etector
G
ain Error 
D
etector
NCO
Loop 
Filter
Loop 
Filter
Loop 
Filter
Loop 
Filter
ffˆ Ifˆ
rfˆ
pk ,ε gk ,ε
Derotator
εnˆ
εnˆ
ζˆ
kGˆ kje θˆ−
 
圖 2.1 DVB-T 基頻接收機系統架構圖 
 
2.1.1 雙迴路等化器電路操作模式設計 
結合同步與等化雙迴路電路依據對領航訊號和資料的處理方式可區分兩種模式：第一種為在領
航訊號子載波上所做通道頻率響應補償和補償參數追蹤更新的追蹤補償模式；第二種為利用第一種
模式中領航訊號子載波上的追蹤補償參數來內插出資料子載波上的通道頻率響應補償參數的內插補
償模式。 
在第一種模式中，對訊號做相位的補償時採用 CORDIC 的電路來完成。而在第二種模式中，在
執行資料子載波上的補償參數內插時將會遭遇到問題。此問題是因為對相位做內插時所產生的。由
8 
 
16
9
42
1
M
U
X
M
U
X
M
U
X
{}⋅Im
{}⋅Re
1−Z
1−Z
42
pokk
569
ik
gμ
 
圖 2.3 第二型結合同步與等化雙迴路電路架構 
圖 2.3 中上方中間的乘法為直角座標系的複數乘器用來完成兩種模式的相位補償。第二型結合同步
與等化雙迴路電路架構共用了增益補償乘法器和 CORDIC 電路，節省了兩個實數乘法器和一個
CORDIC 電路。 
2.1.2 座標軸旋轉數位計算器(CORDIC)電路架構 
座標軸旋轉數位計算器是用來轉換直角座標與及極座標的一項利器，可用來求取相位、計算絕
對值以及相位的旋轉。當利用座標軸旋轉數位計算器來將以直角座標系來表示的 ( , )x y 轉換為極座標
系時，即可得到 z 的相位與絕對值。 
座標軸旋轉數位計算器的基本概念是將向量 ( , )x y 所要旋轉的角度θ 細分為許多的基本角
(elementary angle)的 ( )e iθ 的總和，而這些基本角是選擇只要用平移和加法(shift-and-add)就可以完成
的特殊角度，如下所示：  
  ( )∑−
=
=
1
0
N
i
ei iθμθ  ( ) ie i −−= 2tan 1θ   ( 2.1 ) 
其中 {1, 1}iμ = − ，由此決定旋轉的方式為順時針旋轉或是逆時針旋轉，在第 i 次的微旋轉
(micro-rotation)的步驟中，向量 ( ( ), ( ))x i y i 將轉為： 
10 
 
  
( )
( ) =⎥⎦
⎤⎢⎣
⎡
+
+
1
1
iy
ix
 
( )
( )⎥⎦
⎤⎢⎣
⎡
⎥⎥
⎥⎥
⎦
⎤
⎢⎢
⎢⎢
⎣
⎡
++
−
++
−−
−
−
−
−
iy
ix
ii
i
i
i
i
12
1
12
2
12
2
12
1
22
22
  
   =  ⎥⎦
⎤⎢⎣
⎡
−+ −
−
− 12
21
21
1
2 i
i
i
  (2.4 ) 
由式(2.4 )和式( 2.2 )比較，發現經過每次的微旋轉，向量長度都會增加 21 2 i−+ ，因此必須將所
增加的部份消除掉以還原回原先的絕對值大小。且由於座標軸旋轉數位計算器所旋轉的級數在設計
前都已先決定好，所以在向量長度的增加值上則為一常數。 
座標軸旋轉數位計算器的微旋轉架構與像位累積架構如下圖 2.5 所示。 
± ± ±
( )ieθ
± ± ±
( )ieθ
1=i
0=i
 
圖 2.5 CORDIC 硬體架構圖 
 
最後，決定數位座標旋轉器的運算階數，由上述的分析可以清楚的觀察出，當座標軸旋轉數位計算
器運作的階數越高，誤差就越小，其產生出的相位或是絕對值就越準確。如下圖 2.6 所示。由圖 
2.6 的觀察可以看出當座標軸旋轉數位計算器的階數在 9 階以上時，準確度已經相當高，輸出相位有
9 位元的準確度( 92 π− )。 
12 
 
[ ]μ+mx
μ
1−Z
1−Z
1−Z
1−Z
1−Z
1−Z
1−Z
1−Z
α−
α−
α−
α−
1+α
1−α
α
α
[ ]2+mx
( )2v ( )1v
( )0v
 
圖 2.7 二次拋物線近似內插器的 Farrow 結構 
再圖 2.7 中的暫存器共用及將α 設為 0.5 後可大幅的減少暫存器和常數乘法器降低電路面積，如圖 
2.8 所示 
[ ]μ+mxμ
1−Z
1−Z
1−Z
[ ]2+mx
α
α
α
α
α
α
α
α
 
圖 2.8 二次拋物線近似內插器電路架構 
2.1.4 CORDIC 前置餘數電路 
CORDIC 電路在進行相位旋的運算時，所輸入的相位數值有範圍的限制。因此在 CORDIC 電路
之前需要有取餘數的電路，將相位角度控制在 CORDIC 相位輸入的有效範圍內 [ ]ππ 2,2− ，即完成 C
14 
 
利用記憶體來實現。在全部電路中會使用到記憶體的電路架構包含：符碼邊界偏移估測中的 moving 
sum 電路。整數型載波頻率偏移估測中，累加訊號能量的 moving sum 電路。取樣時脈偏移架構中，
記錄上個 symbol 連續領航訊號電路。雙迴路等化器中，領航訊號子載波上的等化參數保存。各個電
路所需的記憶體如表 2-1 所示。 
表 2-1 各架構所需記憶體大小及數量 
Architecture Memory usage 
Boundary and Fractional CFO 2048×(10×2)  512×(14×2) 
Integer CFO 128×10 
SCO 64×(12×2) 
Dual Loop EQ. 569×17    569×19 
由於各個演算法的操作時間不同，可藉由記憶體的共用以避免演算法操作停止時的記憶體擱置
浪費。其中符碼邊界和分數型載波偏移估測只在系統開始時動作一次，並且執行順序優先於其他架
構，所以可以提供記憶體供其他電路架構完全使用。記憶體的共用方式為將符碼邊界和分數型載波
偏移估測電路中 2048×20 的記憶體切成兩塊 1024×20 的記憶體，讓之後的雙迴路等化器能同時使
用，如下表 2-2 所示。 
表 2-2 各個演算法架構在共用記憶體的操作順序 
 RF 1024×20 a RF 1024×20 b RF 512×28 
1 Boundary and Fractional CFO (2048*20) 
Boundary and 
Fractional 
CFO(512×28)  
2   Integer CFO (128×10) 
3 Dual Loop EQ. ( 569×17) Dual Loop EQ. ( 569×19) SCO (64×24) 
經過記憶體的共用，在內接收機內的同步和等化電路中僅需要三個記憶體，分別為兩個 RF 1024×20
和一個 RF 512×28。 
 
16 
 
利用圖 2.12 中所示的相位內插決策校正法校正相位後，極座標的相位內插法和直角座標上的內
插法所內插出的通道頻率響應的相位是一致的，如圖 2.13 所示，這表示經圖 2.12 的方法校正相位
後，極座標系相位方向的內插是可行的。 
-1000 -800 -600 -400 -200 0 200 400 600 800 1000
-3
-2
-1
0
1
2
3
Subcarrier Index
E
st
im
at
ed
 c
ha
nn
el
 p
ha
se
 (r
ad
)
 
圖 2.13 直角座標系的相位內插和相位校正後的極座標相位內插結果圖 
 
圖 2.12 的內插基準點校正法將增加兩個比較器和兩個實數加法器。二次拋物線近似內插器則需
對三個內基準點做校正，其增加六個比較器和六個實數加法器。圖 2.14 為使用極座標內插的第三型
結合同步與等化雙迴路電路架構，和第二型的結合同步與等化雙迴路電路架構相比減少了一個複數
乘法器。如果將內插基準點校正法中的比較器視為加法器，則可得表 2-3 的硬體複雜度比較。從表 
2-3 得知極座標內插的結合同步與等化雙迴路電路將多出 7 個實數加法器但減少了三個實數乘法器，
仍然可以有效節省電路面積。 
18 
 
分析儀(logic analyzer；LA)。可以只需一台儀器將所欲的輸入訊號產生送進 FPGA 中，並且對於
FPGA 所產生的輸出訊號進行分析。 
下表為 Agilent 16823A 邏輯分析系統的規格，可以符合所設定的系統規格 40MHz 的需求。 
表 2-4  Agilent 16823A 邏輯分析系統的規格 
機種型號 16823A 
邏輯分析儀頻道數 80 
碼型產生器頻道數 48 
最高時序取樣率 
(半數/全數 頻道) 1.0 GHz (1.0 ns) / 500 MHz (2.0 ns) 
最高的狀態時脈速率 450 MHz 
最大的記憶體深度 32 M 
 
2.3.2 FPGA 驗證結果 
本小節將呈現 FPGA 的量測結果，並與 C 語言的模擬平台做比較，藉此驗證電路的完整性與完
成度。 
依據 FFT 的特性，若是 FFT 輸入訊號的符碼中有其中一個訊號與定點數系統模擬不同，則這個
誤差會平均在整個輸出符碼中，由於快速傅立葉轉換器的特性，因此我們將藉由觀察 FFT 的輸出結
果來判斷電路的行為是否和模擬平台一致，另外也在 100 個符碼後觀察決策器的輸出結果是否和 C
語言的模擬平台一致。模擬環境如下表所示。 
 
 
表 2-3 模擬環境 
Parameter Value 
Simulation length  200 
AWGN SNR 26 dB 
FFT mode 2k mode (2048) 
20 
 
 
圖 2.17 C 語言模擬平台的 FFT 第 100 個符碼輸出結果 
下圖 2.18 為電路的 FFT 實部與虛部在第 100 個符碼後的結果，左側為實部結果，右側為虛部結
果。可以看出兩者完全一致，表示整體同步電路行為如同所預期的，和模擬平台一致。 
 
 
圖 2.18 電路的 FFT 第 100 個符碼輸出結果 
 
下圖 2.19 為 C 語言模擬平台的決策器輸出訊號實部與虛部在第 100 個符碼的結果，左側為實部
結果，右側為虛部結果。 
 
圖 2.19 C 語言模擬平台決策器輸出的第 100 個符碼輸出結果 
下圖 2.20 為電路的決策器輸出訊號實部與虛部在第 100 個符碼後的結果，左側為實部結果，右
22 
 
∑−
−=
12
2
,
1 K
Kk
pkK
ε
Phase Error 
D
etector
G
ain Error 
D
etector
kY
 
圖 2.21 系統內訊號測試拉線圖 
 
 
 
 
 
 
 
 
 
 
表 2-5 子模組測試模式 I/O 切換表 
OutMode OutputRe OutputIm 
000 ACIOutRe ACIOutIm 
001 SlicerInRe SlicerInIm 
010 FFTOutRe FFTOutIm 
011 FFTInRe FFTInIm 
100 InterpOutRe InterpOutIm 
101 BoundIdx CFO-F 
110 CFO-I CFO-R 
111 slpf[22:0] 
PhaseOut & 
slpf[27:23] 
 
記憶體 BIST：在所有使用的 Register File 中均加入 BIST 的電路，可分別測試 Memory 模組是否
都能正常工作。但是由於我們使用了多個 Register File，所以讓所有的 Register File 的 BIST 電路使用
24 
 
 
 
26 
 
表 3-1 一般 continuous-flow FFT 運作方式 
Symbol 
Number 
Memory 1 Memory 2 
Memory
Status 
FFT or 
I/O mode
Memory
Status 
FFT or  
I/O mode 
0 C DIF I/O NAT 
1 I/O BR C DIF 
2 C DIT I/O BR 
3 I/O NAT C DIT 
 
  一般continuous-flow FFT是交替使用DIF與DIT演算法運作方式，常用在有互為對稱的輸入輸出
順序關係的定點基數之FFT，而無法用在不互為對稱的輸入輸出順序關係的混合基數(Mixed-Radix)
之FFT。為解決這個問題而被提出新的continuous-flow方式XX，使用單一的DIF或DIT演算法，依輸入
與輸出順序索引值對應關係，推導出FFT計算與I/O不會有bank與位址衝突的兩種模式，如 X表 3-2X所
示。我們可看出DIT與DIF兩種演算的差異，是分別在蝴蝶運算器前與後做乘上不同的轉換因子的
複數乘法運算。在硬體設計考量中一般continuous-flow方式因交替使用DIF與DIT演算法，為了避免
運算處理器乘法器與加法器的溢位發生，需要更大的字元寬度的乘法器與加法器，或在運算處理器
加法器與乘法器後使用調整進位單元而不需增加乘法器與加法器的字元寬度，但會造成些許SQNR
的降低。因此我們使用新的continuous-flow方式XX，來解決一般continuous-flow方式所造成的問題。 
 
表 3-2 新的 continuous-flow FFT 運作方式 
Symbol 
Number 
Memory 1 Memory 2 
Memory
Status 
FFT or 
I/O mode
Memory
Status 
FFT or  
I/O mode 
0 C DIF I/O Mode 2 
1 I/O Mode 1 C DIF 
2 C DIF I/O Mode 1 
3 I/O Mode 2 C DIF 
 
  我們使用基數-23、基數-23/22與基數-23/2 三種混合基數演算法來支援所有 2 冪次方點數的FFT。
由n位元的計數器b來表示，輸出與輸入順序對應關係，8 冪次方點數FFT bank與位址產生方式，如X
圖 3-2X所示可以寫成 
 
Bank { [ 1] [ 2] [ 3]} { [ 4] [ 5] [ 6]}
            { [5] [4] [3]} { [2] [1] [0]}
b n b n b n b n b n b n
b b b b b b
= − − − ⊕ − − − ⊕
⊕ ⊕L   (3-1) 
28 
 
 2
Address [2] [1] [0] [4] [3] [5]
                       [ 7] [ 6] [ 5] [ 4]                   
Mode b b b b b b
b n b n b n b n
=
− − − −L   (3-9) 
 
3.2 FFT 處理器操作模式 
  在此節裡，我們將介紹我們所提出的支援可變長度 1024、2048、4096 與 8192 點彈性MIMO FFT
處理器。X圖 3-3X為我們所提出記憶體式FFT處理器方塊圖，包含了兩個皆為 8 個bank與字組數為 8192
的主記憶體。分別在兩個主記憶體前使用switch來交換兩個主記憶體做I/O與FFT計算，當一個主記
憶體完成FFT計算與另一個主記憶體完成資料的I/O時，控制電路將交換兩個主記憶體的工作。所以
我們須兩塊 8 個bank，每個bank皆為 1024 字組數，來支援即時的運算。 
 
64-word
Cache
8-bank
8192-word
Main memory
Processing
Element
4-path
Data 
Input
4-path
Data Onput
8-bank
8192-word
Main memory
 
圖 3-3 提出可變長度彈性 MIMO FFT 方塊圖 
 
  X表 3-3X為我們提出FFT處理器所支援的操作模式，可運算 1024、2048、4096 與 8192 點的FFT，
30 
 
3.4 主記憶體與快取記憶體 
  為了可以節省記憶體的功耗與面積，我們在TSMC 0.18μm製程、操作頻率 100MHz與字元寬
度為 22 位元下，實際合成Artisan公司所提供的Single-port Register File、Two-port Register File、
Single-port SRAM、Dual-port SRAM、Single-port ROM與直接使用D暫存器合成的記憶體架構面積，
並使用Prime Power模擬電源功耗，比較各種不同架構記憶體在不同字組數下所對映的電源功耗與
面積，結果如X圖 3-5X與X圖 3-6X所示。我們觀察各架構記憶體在不同字組數所對映的電源功耗，我們
可看出在字組數小於等於 8 時，使用直接D暫存器合成架構電源功耗與面積均較小。而在字組數大
於 8 時，使用Register File架構電源功耗與面積均較小。不過因Single-port架構只能同時做單一讀寫
動作，而Two-port架構可以同時做讀寫動作，因此Single-port架構在電源功耗與面積上均只要
Two-port架構的一半。在我們的電路架構中，有兩個主記憶體各為 8 個bank，每個bank為 1024 個
word，一個 8 個bank的快取記憶體，每個bank為 8 個word。我們使用乒乓快取記憶體式架構將最多
一半的主記憶體存取次數轉移到較小的字組數的快取記體體中，由 X圖 5-5X結果計算換算比使用
Two-prot主記憶體架構約可減少 43%的電源功耗。 
 
4 8 16 32 64 128 256 512 1024
0
5
10
15
20
25
Words
P
ow
er
(m
A
 @
 1
00
 M
H
z)
DFF
Single-port Register File
Two-port  Register File
Single-port SRAM
Two-port SRAM
Single-port ROM
 
圖 3-5 不同字組數記憶體對映電源功耗 
 
32 
 
 
+
+ab ╳
-1
╳ +
+ab ╳
-1
╳
-1
-1
(a) (b)
實部
虛部
實部
虛部
 
圖 3-7 簡化 /8NW 與 3 /8NW 複數乘法器 
 
 1 3 4 6 8 1 2 4 2 82 / 2 2 2 2 2 2 2 (1 2 ) 2 (1 2 ) 2− − − − − − − − − −= + + + + = + + + +  
(3-13) 
 1 2 3 7         2 [(1 2 )(1 2 ) 2 ]                                               − − − −= + + +  
在X(3-13)X式中， 2 / 2值可以再化簡成使用四個移位器與三個加法的方式有效率的實現，如X圖 3-13 X所
示，比傳統使用五個移位器與四個加法的方式更精簡，如 X圖 3-14 X所示。 
 
INPUT
+
2-2
+
2-3
+
2-1
OUTPUT
2-7
 
圖 3-1 2 / 2的硬體實現 
 
INPUT
+
2-3
+
2-4
+
2-1
OUTPUT
2-6
2-8
+
 
圖 3-2 傳統 2 / 2的硬體實現 
 
34 
 
Component Area(μm2)
13 bits Adder 
868.19 
(11%) 
13*10 bits Multiplier
7853.63 
(100%) 
 
3.7 轉換因子產生器 
  轉換因子產生器主要是產生快速傅利葉轉換處理器所需的轉換因子，而轉換因子為正弦(sin)
與餘弦(cos)函數值。因為正弦與餘弦函數在 0 至π/4 週期範圍內已出現所有可能的值，因此可利用
正弦與餘弦函數的對稱性關係，如 X表 5-5X所示，並增加控制電路可減少至儲存 0 至π/4 週期範圍。X
圖 3-10 X為使用 0 至π/4 週期範圍對映 0 至 2π全週期範圍控制電路。 
 
表 3-5 正弦函數與餘弦函數之對稱性 
period 0 / 4φ π≤ <  / 4 / 2π φ π≤ < / 4 / 2π φ π≤ < 3 / 4π φ π≤ <  
sin( )φ  sin( )φ  cos( / 4 )π φ−  cos( )φ  sin( / 4 )π φ−  
cos( )φ  cos( )φ  sin( / 4 )π φ−  sin( )φ−  cos( / 4 )π φ− −  
period 5 / 4π φ π≤ <  5 / 4 3 / 2π φ π≤ < 3 / 2 7 / 4π φ π≤ < 7 / 4 2π φ π≤ <  
sin( )φ  sin( )φ−  cos( / 4 )π φ− −  cos( )φ−  sin( / 4 )π φ− −  
cos( )φ  cos( )φ−  sin( / 4 )π φ− −  sin( )φ  cos( / 4 )π φ−  
 
M
U
X
M
U
X
2'
s
C
om
pl
em
en
t
2'
s
C
om
pl
em
en
t
2'
s
C
om
pl
em
en
t
3  MSBrd
2  MSB 3  MSBnd rd⊗
MSB 2  MSBnd⊗
MSB
φ
 
圖 3-10 轉換因子八分之ㄧ週期對映全週期控制電路 
 
  而實作電路架構中，我們需儲存 1024 個 20 位元 0 至π/4 週期範圍轉換因子，我們使用Artisan
36 
 
SQNR 與SNR loss，可看出操作在各模式下SNR Loss均小於 0.1dB。 
 
表 3-7 操作不同點數模式的 SQNR 與 SNR Loss 
FFT mode 1024 2048 4096 8192 
SQNR(dB) 46.03 44.23 44.55 45.11 
SNR Loss(dB) 0.043 0.065 0.06 0.053 
 
  X圖 3-12 X與 X表 3-8X分別為我們提出FFT處理器晶片佈局圖與規格表，使用TSMC 0.18µm製程與
CQFP 160-pin，4 路徑的資料輸入與使用多工器切換 4 路徑之一的資料輸出驗證。 
 
 
圖 3-12 晶片佈局圖 
 
表 3-8 晶片規格 
Item Specification (unit) 
FFT Length 1k / 2k / 4k / 8k 
MIMO 1 / 2 / 4 
38 
 
3.9 硬體比較 
  在這節中，我們與已發表之文獻做比較，分別比較分析 8192 點與 2048 點模式下，功率消耗與
面積使用效率。X表 3-10 X為 8192 點FFT處理器晶片比較，並使用X(3-15) X與X(3-16)X式來對功率消耗與面
積做標準化，我們設計FFT處理器比其他晶片節省 30%功率使用效率，面積使用效率也節省了 13%。 
 
 
2
3
FFTs Technology / 0.18Normalized 
Energy Power Execution Time 10 1.8
DDVmμ ⎛ ⎞= ×⎜ ⎟× × ⎝ ⎠  (3-15) 
 ( )2
AreaNormalized Area
Technology / 0.18 mμ=  (3-16) 
 
表 3-10 8192 點 FFT 處理器晶片比較 
 Proposed X[8]X X[16]X X[15]X 
Technology 0.18μm 0.18μm 0.5μm 0.6μm 
Design Type 
Ping-Pong 
Cache 
Cache Pipeline Pipeline 
Wordlength (bit) 11  11 12 12 
Core voltage (V) 1.8 1.8 3.3 3.3 
Clock rate (MHz) 10 20 20 20 
Exe. Time (μs) 615.2 717.35 400 409 
Power (mW) 20.78 25.2 600 650 
Core Area (mm2) 4.95 4.84 100 107 
In-order I/O Yes No No No 
Normalized 
FFTs/Energy 
78.22 
(201.1%) 
55.32 
(144.2%) 
38.9 
(100%) 
42.14 
(108.3%) 
Normalized Area 
3.33 
(25.7%) 
4.84 
(37.3%) 
12.96 
(100%) 
9.63 
(74.3) 
 
  X表 3-11X為 2048 點FFT處理器晶片比較，，並使用 X(3-17)X與X(3-18) X式來對功率消耗與面積做標準
化，我們設計FFT處理器比其他晶片節省 26%功率使用效率，面積使用效率也節省了 14%。 
 
2
3
FFTs Technology / 0.13Normalized 
Energy Power Execution Time 10 1.2
DDVmμ ⎛ ⎞= ×⎜ ⎟× × ⎝ ⎠  (3-17) 
40 
 
第四章 適用於多碼率之 LDPC 解碼器記憶體排序設計 
  目前 LDPC 解碼器的設計中，有平行架構、序列架構，也有折中的架構，在 IEEE 802.16e 解
碼器的設計，就屬於序列架構中帶有平行化的設計。序列架構在降低位元節點與檢查節點的硬體
個數時，卻必須要增加記憶體來儲存必要的資訊，因此，記憶體的大小與功率對於此架構來說，
就顯得很重要了。 
4.1 解碼矩陣重新排列與記憶體資料排序方法 
  序列架構面積小卻犧牲了速度，為求速度，往往會添置管線架構，而其記憶體也往往用雙埠
記憶體，雙埠記憶體雖然有可同時讀寫的特性，其面積與功率卻比單埠記憶體大。本論文提出使
用單埠記憶體來代替雙埠記憶體，但所需要的控制訊號與資料輸入將會有所改變，由於單埠記憶
體同時間只能讀或寫，因此需將原來需要的大型雙埠記憶體，拆分六個單埠記憶體。在 LDPC 架
構裡，會用到記憶體的只有位元節點與檢查節點，同時間內每個節點有資料讀取與儲存的動作，
因此，理論上需要四個單埠記憶體，每個時序內，都分別處理位元節點的讀取與儲存，檢查節點
的讀取與儲存，而且所有資料的排序必須不能衝突。經過 IEEE 802.16e 六種檢查矩陣的實驗後，
本研究發現拆分四個記憶體無法解決資料衝突的問題，至少要六個記憶體才能實現用單埠記憶體
代替雙埠記憶體。在時程排序上，為使每次遞回(iteration)的時間盡量縮短，也為了讓硬體使用率
增加，在檢查矩陣 H 上，我作重新的排列，以方便設計出記憶體時序上的排程，其最終目的就是
在盡量不增加遞回時間的前提下，用單埠記憶體取代雙埠記憶體。 
4.2 各碼率資料執行順序與記憶體位置 
  先了解 LDPC 檢查矩陣內的數值所代表的意義以及各種 z 值所對應的矩陣數值，以碼率 1/2
為例(圖 4.1)，小方塊內的數字代表單位矩陣向右做循環位移的次數，0 就為單位矩陣，空白的小
方塊代表零矩陣，不過其內數值皆以 z 為 96 為基準，若要求出其他 z 值的矩陣，在碼率為 1/2，
3/4A，3/4B，3/2B，5/6，要利用以下方程式： 
42 
 
 
圖 4.2 碼率 1/2 LDPC 矩陣資料標號 
 
圖 4.3 碼率 1/2 LDPC 矩陣重新排列 
  記憶體排序就如圖 4.4 所示，check read 就是檢查節點端對記憶體作讀取的動作，其內的數值
對應圖 4.3 的資料編號，排序資料的順序不是唯一的，從解碼開始，資料會先送到檢查節點先作
資料運算的動作，因此，在時序上，位元節點從記憶體讀取的資料一定要在檢查節點儲存此資料
到記憶體之後，而在檢查節點在第一次從記憶體讀取資料時，位元節點必須趕在這之前儲存資料
到記憶體裡，為方便閱讀，本論文在位元節點端所作的相同一行的資料用紅色與綠色間隔開。 
44 
 
 
圖 4.6 碼率 2/3(A) LDPC 矩陣 
 
圖 4.7 碼率 2/3(A) LDPC 矩陣資料標號 
 
圖 4.8 碼率 2/3(A) LDPC 矩陣重新排列 
  記憶體排序如圖 4.9，位元端點的資料間隔用了紅綠藍三種顏色，以方便閱讀。在硬體架構
中，檢查節點與位元節點非常相似，檢查節點端多了 LUT 以及符號位元 xor 的動作。由圖 4.9 可
以看出在 89clk 的時候，檢查節點已經完成一次 iteration，但位元節點卻還有一組資料還沒開始執
行(圖 4.9 黃色所示)，其中有資料編號 14，這筆資料在 clk 為 4 時檢查節點端就需要讀取，因此檢
查節點端將會停止等待位元節點端處理完成，這將會嚴重的影響速度與硬體使用效率。因此對於
此種狀況，檢查節點端將會代替位元節點的工作，處理此筆資料，a 代表傳輸資料的輸入值，由
於檢查節點比位元節點少一個加法器，在代替位元節點工作時，必須要多一個 clk 來累加上傳輸
資料的數值。 
46 
 
圖 4.11 碼率 2/3(B) LDPC 矩陣 
 
圖 4.12 碼率 2/3(B) LDPC 矩陣資料標號 
 
圖 4.13 碼率 2/3(B) LDPC 矩陣重新排列 
       
圖 4.14 碼率 2/3(B) 資料排序 
48 
 
       
圖 4.19 碼率 3/4(A) 資料排序 
 
圖 4.20 碼率 3/4(A) 記憶體資料位置 
4.2.5 3 / 4(B)解碼矩陣碼率： 
  圖 4.21 為碼率 3/4(B)的檢查矩陣，將資料編號(圖 4.22)，做重新排序(圖 4.23)，圖 4.24 為記
憶體排序，圖 4.25 為資料在記憶體的位置。 
 
50 
 
 
圖 4.25 碼率 3/4(B) 記憶體資料位置 
4.2.6 5 / 6 解碼矩陣碼率： 
圖 4.26 為碼率 5/6 的檢查矩陣，將資料編號，如圖 4.27 所示，由於碼率 5/6 的單位零矩陣只有 16
個，重新排序的作用不大，因此不採用重排的方法，直接作記憶體排序(圖 4.28)，圖 4.29 為資料
在記憶體的位置。 
 
圖 4.26 碼率 5/6 LDPC 矩陣 
 
圖 4.27 碼率 5/6 LDPC 矩陣資料標號 
52 
 
碼率 
      
雙埠記憶體 76 79 81 85 88 80 
單埠記憶體 82 91 85 104 116 114 
增加的時脈 6 12 4 19 28 34 
表 4.1 單埠記憶體與雙埠記憶體時脈比較表 
 
54 
 
Fig. A3(a) presents the proposed radix-2 architecture. 
 
 
 
Fig. A2 In-Place Signal Flow Graph (SFG) for a Radix-2 MBFFT Processor with N=16. 
 
 
 
 
 
Fig. A3 MBFFT Processor: (a) Schematic; and (b) Control Signals. 
The MBFFT processor is comprised of a butterfly PE and four two-to-one multiplexer (MUX) circuits. 
56 
 
The total area of the two 4K dual-ported RAMs is approximately 82.03% of the total area, or 3.38mm2. 
The ROM takes approximately 10.25%. On the other hand, the PE and control logics (including MUXs) 
require only 2.13% and 0.71%, respectively. The data show that the control logic is very simple for this 
implementation, while the area of PE is also not significant. 
Fig. A6(b) shows the physical layout of the radix-2 MBFFT processor with single-ported RAMs. The 
core area is 1.426x1.430, or 2.04 mm2. The post-layout simulation result shows that the maximum work 
frequency is approximately 198 MHz.  
It should be mentioned that the control signal generator presented in Fig. A5 is scalable. More 
specifically, for the radix-2 MBFFT processor with N=8192, or r=13. The hardware has high regularity and 
can be easily scaled for any FFT with the size r < 13. For example, if N=1024, i.e., r=10, and q=4. Thus, 
only the first 14 bits of the 17-bit counter in Fig. A5(a) are used. The addresses of R0 takes the last 9 bits of 
the counter. At each stage, the shift-register for the RAM-address generator for R1 in Fig. A5(b), is initiated 
with (h11h10h9...h1h0)=(11100...0). Based on the control signals hi’s, the 12-bit barrel shifter for the 
ROM-address generator in Fig. A5(c) generates the ROM address and control signals.  
 
 
 
Fig. A5 Control Signal Generator for N=8192. 
 
 
 
Fig. A6 Physical Layout of MBFFT with N=8192: (a) with Dual-Ported Memories; and 
(b) with Single-Ported Memories. 
 
In summary, this study presents the in-place signal flow graph (SFG) which simultaneously describes 
58 
 
twiddle factors in Fig. B2(b) are then replaced by their ROM addresses, as shown in Fig. B2(d). In other 
words, the entry in Fig. B1(d) represents the ROM address which store the twiddle factor required by the PE 
at the indicated cycle and stage. Further, it is not necessary to memorize the ROM addresses in the 
implementation, the addresses can be expressed in terms of k2, k1, and k0 as k2k1k0, k1k00, k000, and 000 for 
stages 0, 1, 2, and 3, respectively, as illustrated in Fig. B1(e). 
 
 
The ROM addresses in Fig. B1(e) can be generated using a barrel shifter realized either by the 
multiplexer (MUX) array in Fig. B2(a), or the transmission gate (TG) array in Fig. B2(b). In this 
implementation, the TG-based barrel shifter is employed. The RAG takes three sets of inputs, H=(h2h1h0), 
K=(k2,k1,k0), and (000) to generate the 3-bit address A=(a2,a1,a0). The four stages can be represented by 
S=(s1s0). Fig. B2(c) shows H and A signals in term of S, where the H-signal can be generated by a walk 1 
shift register in Fig. B2(d). In general, for the radix-2 MBFFT processor with N=2r and single PE, the RAG 
takes the inputs of H=(hr-1,...,h1,h0), K=(kr-2,...,k1,k0), and (r-1) 0’s to produce the addresses A=(ar-2,...,a1,a0). 
The RAG requires r*(r-1) pass transistors. 
 
The conventional SFG implements with the decimation-in-frequency (DIF) radix-2 FFT algorithm with 
r stages for N=2r, where the first stage is a (2r-1)-points DFT, the second stage contains two (2r-2)-points 
60 
 
 
Algorithm 1 summarizes the the ROM table Generation process. The process is comprised of three steps: 
(a) Derive initial solution; (b) Adjustment; and (c) Conflict-free verification. 
 
For a radix-2 MBFFT with N=2r and two PEs, the twiddle factors wj at Stage 0 is expressed as 
j=(kr-3,..,k1,k0,u), where u=0 or 1. At PE#0, i.e., u0=0, and PE#1, i.e., u0=1. Fig. B5(a) shows the twiddle 
factors required by both PE#0 and PE#1, respectively. Fig. B5 illustrates the RAG of the MBFFT with N=2r 
and four PEs. 
      
A key challenge in many communication applications is the large-length FFT hardware implementation, 
where the memory dominates the entire cost. An in-place FFT is simply an FFT that is calculated entirely 
inside its original sample memory. Thus, it is required only N-word memory for the N-point FFT processors. 
Developing a conflict-free memory management scheme for the in-place FFT is absolutely necessary. Its 
key challenges include efficiency, scalability, and low cost for large-length FFT processor. 
5.3 Reconfigurable  Homogenous  Multi­Core  FFT  Processor 
Architectures for Hybrid SISO/MIMO OFDM Wireless Communications 
Multi-core processors have been attracting a great deal of attention. In the domain of signal processing 
for communications, the current trends toward rapidly evolving standards and formats, and toward 
algorithms adaptive to dynamic factors in the environment, require programmable solutions that possess 
both algorithm flexibility and low implementation complexity. Reconfigurable architectures have 
62 
 
better tradeoffs between algorithm flexibility, implementation complexity, and energy efficiency. 
In the recent decade, the reconfigurable architecture deals with supporting the variable-length FFT in a 
single chip. Although these approaches can meet in diverse communication standards, the solution is not 
realistic. The filed test report for DVB-T had presented the performance evaluation of choosing the proper 
system parameters in different countries and operation environments. By multi-antenna scheme, the receiver 
diversity can deal with maintaining the acceptable system performance in the crucial operation environments. 
Achieving a successful design means the system should be able to support different operating modes 
required by diverse application. This is the reason why reconfigurable hardware has been paid more 
attention recently. 
Consider the conventional signal flow graph (SFG) of a FFT processor with N=2r, for any integer r. The 
SFG implements with the decimation-in-frequency (DIF) radix-2 FFT algorithm, and it is comprised of r 
stages. Fig. C1(a) shows a conventional (16-8-4-2-1)-SFG with N=32. In general, a SFG can be permuted in 
different forms while still maintaining the same functions if their data dependencies are not altered. As such, 
all permuted SFGs have the same index-differences of 2r-1, 2r-2, ..., 2, and 1 at Stages 0, 1, 2, ..., and (r-1), 
respectively. The conventional (2r-1-2r-2-..-4-2-1)-SFG with N=2r can be permuted as a 
(2r-w-1-..-2-1-2r-w-...-2r-2-2r-1) -SFG if the input data are partitioned into 2w groups, G(i), i=0,...,2w-1. Let 
(aw-1,...,a1,a0) be the binary representation of i, and g is the binary value of its bit reverse, (a0,..., aw-2,aw-1), 
i.e., 
g = a0*2w-1 + a1*2w-2 + ...+ aw-2*2 1+ aw-1  (1) 
 
Property 1. 
G(i) contains the following input data 
 G(i)[k] = 2w *k + g.  (2) 
where k=0,1,...,2r-w -1, and g is defined in (1). 
 
For p=2, i.e., w=1, by (2), 
 G(0)[k] = 2*k; and G(1)[k] = 2*k + 1  (3) 
where, k=0,1,.., 2r-1-1. Both G(0) and G(1) contain even- and odd-numbered input data, respectively. For 
N=32, or r=5, the conventional (16-8-4-2-1)-SFG in Fig. C1(a) is permuted as a (8-4-2-1-16)-SFG with p=2 
groups, G(0) and G(1), as shown in Fig. C1(b), where the input data are tabulated in Fig. C1(c). For p=4, i.e., 
w=2, by (2), 
G(0)[k]=4*k; G(1)[k]=4*k+2; 
G(2)[k]=4*k+1; G(3)[k]=4*k+3;  (4) 
where k=0,1,...,2r-2-1. 
 
64 
 
 
Property 3: 
Consider the (2r-w-1-...-4-2-1-2r-w-..-2r-2-2r-1) -SFG with N=2r and p=2w groups. The data pairs to be 
swapped at Stage (r-t), t=1,2,...,w, are (Ri,Rj), where 
 (i,j) = (1+2k+2j*(2w-t+1),2k+(2j+1)*(2 w-t+1))  (6) 
j=0,1,...2t-1-1, and k=0,1,...,2w-t -1. 
 
We first consider the case of w=1. The MBFFTP2 processor with N=2r can be described by the 
(2r-2-2r-3-...-4-2-1-2r-1)-SFG, where the input data are distributed into two groups, G(0) and G(1), defined in 
(3). The data in both G(0) and G(1) can be processed by two processor, PR#1 and PR#2, respectively, for 
the first (r-1) stages. As described previously, the data shuffled pair makes all data pairs have the 
index-difference of 1. Fig. C2(a) describes the data shuffling for the (8-4-2-1-16)-SFG with N=32. Fig. C3(a) 
presents a MBFFTP2 processor with two MBFFT1 processors with (N/2) words. A demultiplexer (DMUX) 
is used for input data distribution, and a pair of multiplexer (MUX) circuits, controlled by the signal m5, are 
employed for the data shuffling. Note that both PR#1 and PR#2 shares the same ROM table and control 
signal generator. 
      
Fig. C4 shows the MBFFTP4 processor with N=2r. The MBFFTP4 processor is comprised of two 
MBFFTP2 processors. Thus, an MBFFTP2w processor with N=2rw contains 2w MBFFT1 processors with 
(2r-w) points. In addition, the processor also contains (2w-1) DMUXs in w levels at its input portion, and 
(2w-1*w) MUX pairs in w levels. Note that all MBFFT1 processors share the same ROM and control signal 
generator. 
Due to high scalability of the proposed in-place MBFFT processors with multiple PEs connected in 
66 
 
Based on the design requirement of various applications listed in Table 1, Table 2 computes the 
required operating frequencies when the proposed reconfigurable MBFFTP2w processors are employed, 
where TFFT is the time required to complete the specific operation, and the required operating frequency is 
the ratio of latency over TFFT. The reconfigurable MBFFTP8 processor in Fig. C5(b) can be used for 
various configurations of the OFDM applications in Table 1 with different operating frequencies. For 
example, the reconfigurable MBFFTP8 processor can be applied to the 802.11n with the FFT size of 128. 
By Table 3, the operating frequency of 58 MHz is required if the reconfigurable MBFFTP8 is configured as 
one MBFFTP8.  
 
   
 
However, the operating frequency can be increased up to 75 MHz for the configuration of two 
MBFFTP4 processors, as illustrated in Table 3. In other words, two sets of the input data can be 
concurrently processed by the reconfigurable MBFFTP8 processor at the cost of increasing the operating 
frequency and consuming more power. The operating frequency is further increased up to 110 MHz for the 
reconfigurable MBFFTP8 processor to simultaneously process four sets of input data. Similarly, Table 3 
also shows the required operating frequencies for various configurations of the reconfigurable MBFFTP8 
processor to the applications listed in Table 1. Although the DVB-T/H was proposed for SISO configuration 
in ETSI specification, multiple antennas can be used in both transmitter and receiver sides to improve the 
system performance. 
The configurations of the reconfigurable MBFFTP8 processor are not limited to the same applications 
listed in Table 2. In fact, the reconfigurable MBFFTP8 processor can also provide the configurations for the 
applications with multi-standards. The integration of 802.11n and DVBT standards has been proposed. With 
the proposed the reconfigurable MBFFTP8 processor, one can configure it to one MBFFTP4 processor for 
DVB-T/H with N=8192, and two MBFFTP2 processors for two 802.11n applications with N=128. Many 
other configurations can be easily achieved. However, the reconfigurable structure has the design tradeoff 
among speed performance, throughput, power consumption, and system performance. The reconfigurable 
processors can perfectly fit to the applications of Software Defined Radio (SDR) which requires more 
68 
 
第六章 高速多輸入輸出正交分頻多工系統之設計與實現 
6.1 系統規格 
根據車用行動視訊會議系統的需求，我們依據的 3GPP LTE 系統的下行傳輸參數如表 2 所列。系
統頻寬為 10 MHz，子載波間距為 15 K Hz，每一個符元採用 1024 點的快速傅立葉轉換，其中 601 點
為傳送訊號之子載波，前置符元長度為 7.16≈CPT μs，共占 256 個取樣點，每一時槽(time-slot)有 0.5 ms
包含 6 個符元，每一訊框(frame)有 10 ms 可再細分為 10 個子訊框(sub-frame), 每個子訊框有兩個時
槽，其訊框結構圖如圖一所示。 
 
表 2 系統參數規格 
Transmission BW 10 MHz 
Time slot duration 0.5 ms 
Sub-carrier spacing 15 KHz 
Sampling frequency 15.36 MHz 
FFT size (N) 1024 
Number of occupied sub-carriers (C) 601 
Number of OFDM Symbols per sub frame 
(Short/Long CP) 
6 
CP length (μs/samples) (16.67/256) 
 
圖一 訊框架構圖 
70 
 
角度。接下來，將第 n 個群集(cluster)中的 M 條子路徑拆成三組集合，每個子集合包含M ′條子路徑，
每個子集合形成一個中路徑(mid-path)與相對應的延遲時間(delay time)與能量(power)。 
 
表三 空間通道模型之分類 
Name Propagation scenario BS arrangement MS arrangement 
SCM-A Suburban macro 3-sector, 0.5λspacing Handset, talk position
SCM-B Urban macro 6-sector, 0.5λspacing Handset, data position
SCM-C Urban macro 3-sector, 4λspacing Laptop 
SCM-D Urban micro 6-sector, 4λspacing Laptop 
 
3GPP 空間通道模型考慮三種環境： 
(1)郊區巨細胞(Suburban macro cell) (基地台間距大約 3km) 
(2)都會區巨細胞(Urban macro cell) (基地台間距大約 3km) 
(3)都會區微細胞(Urban micro cell) (基地台間距小於 1km) 
(4)在都會區巨細胞(Urban macro cell)中又再分成兩種 case，表三[1]說明所有的 case 及其命名。 
 
時變通道矩陣則採用 Jake’s model [4]來模擬移動環境下，有都卜勒效應的通道係數。其數學表示為： 
)cos()]sin()[cos(2)(
0
10
nn
N
n
nnr tjN
t θωββγ ++= ∑
=
            (1) 
0/ Nnn πβ = ，使 )(trγ 實虛部無相關性(uncorrelated)， 0N 是散射物數目 N 的 1/4。 )cos(2 ndn f απω = ，
為等效都卜勒角頻率， df 是最大都卜勒頻率， nα 為第 n 個散射物相對於移動方相的夾角。並假設散
射物均勻分布在一個圓上。 
 我們模擬在最大都卜勒頻率為 100Hz 的通道係數，其功率頻譜密度(Power Spectral Density, 
PSD)，如圖四所示。 
 
 
圖四 通道係數的功率頻譜密度( 100=df Hz) 
 
6.3 接收機同步設計 
圖五為整個2x2 MIMO系統接收端同步化設計之架構圖，其中包含了時域的符元邊界偵測, 小數部分
載波頻率偏移估測與補償, 以及頻域部分的蜂巢識別(cell search)區塊與同步參數追蹤部分。 
72 
 
 
 
 
(3) 
將上式整理成所要的訊號項，來自其它次載波之干擾項與雜訊項 
 
(4) 
其中 
 
 
 
(5) 
 所以式(4)中除了載波間的干擾外，振幅會有些許的衰減，相位也會隨 l 和 k 的改變而有相位的旋
轉，所以觀察相位旋轉的角度可以找到載波頻率偏移 和取樣時脈偏移 相關的資訊。 
殘餘載波頻率偏移和取樣時脈偏移追蹤的方法主要是根據基於參考文獻[6]中的加權最小方差
(Weighted Least Square，WLS)方法來估測，在此會同時考慮載波頻率偏移和取樣時脈偏移對相位的影
響，也會考慮通道響應的衰減程度，也就是在經過通道的非理想效應後的次載波，有些次載波會遭受
到較嚴重的深度衰減(deep fading)，此時次載波的資訊可能就被破壞的比較嚴重，所以也就較為不可
靠，因此加權的值可能就較小一點，反之，資訊較可靠的次載波加權值則佔的比重較重，這樣可以增
加訊號的可靠性。 
考慮載波頻率偏移 和取樣時脈偏移 的影響，由式(5)可以推導出相距三個OFDM symbol的相位
差如式(6)，相位差示意圖如圖七所示。 
 
 
 
 
同理 
 
 (6) 
74 
 
是載波頻率偏移補償追蹤收斂的結果，其中可以看到估測載波頻率偏移的誤差，在約50個OFDM 
symbol內，收斂在約 個次載波間距內。 
0 50 100 150 200 250 300
-0.04
-0.02
0
0.02
0.04
0.06
0.08
0.1
Residual CFO
OFDM symbol number
C
FO
 e
st
im
at
io
n 
er
ro
r (
su
bc
ar
rie
r s
pa
ci
ng
)
 
圖八 載波頻率偏移補償追蹤收斂結果 
 
6.4 通道追蹤、等化與訊號偵測 
接收的頻域訊號經過領航訊號偵測後，做通道估測，經 ICI 補償完由多輸入多輸出偵測器解碼，
同時再利用第二次多輸入輸出的偵測結果來精製淬鍊通道的參考訊號，做為遞迴最小方差(recursive 
least squares, RLS)演算法的調整依據如圖九所示。基於  MIMO-OFDM 3GPP-LTE 系統，它可以
寫成下式： 
   (8) 
    (9) 
為了讓RLS演算法在空間多工MIMO架構下追蹤通道，有幾個步驟。首先須由估測的通道響應 來
偵測發送訊號 與 。接著，讓參考訊號盡可能越接近理想通道值 ，並以此作為出RLS演算
法裡的先前錯誤(prior error) )(mξ 。 
 
圖九 接收機的通道追蹤與訊號偵測區塊流程圖 
 
 我們的MIMO訊號偵測應用了著名的排序續干擾消除法 (Ordered Successive Interference 
Cancellation, OSIC)。此演算法會比較通道矩陣 Hˆ裡每個行向量(column)的範數(norm)，比較完行向量
的範數大小後取較大者，因為這代表在接收訊號中其有較高的訊雜比。因為OSIC提供偵測訊號的可
靠度順序，所以我們的 空間多工MIMO架構也是利用這個資訊來避免決策導向之RLS通道追蹤在
MIMO系統有許多干擾情況下，因錯誤偵測(error detection)造成error propagation導入，致使通道追蹤
失敗。 
76 
 
，反之亦然。所以在  MIMO的四條傳輸通道只有兩條會啟動RLS機制調整其係數。OSIC
偵測器會給可靠度的資訊來做出純化優先權的判斷(priority of refinement)。 
我們以下列幾個步驟來說明 MIMO架構下的決策導向RLS通道追蹤演算法與我們提出的排
序選擇性係數調整機制： 
步驟一: 先估出通道矩陣 Hˆ  
步驟二: 由 OSIC 偵測器求得 、 ，並同時做可靠度的排序。 
步驟三: 根據步驟二得到的排序去產生參考訊號 或 ； 或 。 
步驟四: 計算出 prior errorξ。 
步驟五: 內插器啟動 RLS 可適性演算法。 
5 10 15 20 25 30 35
10-4
10-3
10-2
10-1
100
SNR(dB)
M
S
E
 
 
proposed
2DRLS 
Linear
Linear (MIMO)
proposed (MIMO) 
 
圖十 通道估測器性能比較@ 240km/hr，QPSK 
 
比較我們所提的演算法與線性內插器及 2D RLS[7]內插器在 block stationary 下的性能如圖十
所示。我們所提出的內插器相較於線性內插以及二維的遞迴最小方插內插器有較好的追蹤性能。 
 
6.5 系統性能驗證 
多輸入多輸出(MIMO)技術在近幾年蔚為風潮，諸如 802.11、3GPP 等標準制定組織皆在規格中明
訂了多輸入輸出技術，因此定義符合MIMO應用下的通道模型是必須的。所以我們根據3GPP的標準[3]
建立一個仿多輸入多輸出的通道模型，適用於戶外的通道還境。此空間通道模型是以 Ray-based 
整個接收機的性能驗證如下: 所用的參數根據3GPP-LTE 系統10MHz 模式之相關數值，載波頻
率為2G，取樣頻率(sampling frequency)為15.36 MHz，傳輸頻寬(transmission band)是10 MHz，FFT size
是1024點，載波間距為15 kHz，保護區間(guard interval)比例為1/4。傳輸的通道模型採用3GPP[1]中 
SCM-C，描述urban macro cells，其中包含18個延遲路徑與最大超越延遲(maximum excess delay)4650 
ns。240 km/hr等效的都卜勒頻率為444 Hz。圖十一首先驗證在不同級數(tap)L之時域遞迴最小方差通
道估測器與不同級數M之子載波間干擾消除器的效果，從複雜度的考量, 我們最後採行域遞迴最小方
差通道估測器之級數為3, 子載波間干擾消除器之級數為6, 亦即左右共12個子載波的干擾會被移除。
圖十二則顯示了同步追蹤迴路的能力, 在車行速度較低時, 同步誤差影響並不明顯, 而車行速度達
240Km/hr則有些影響。 
78 
 
 
圖十三 硬體分時共用之電路設計 
 
在硬體設計上，整數部份載波頻率偏移與分區細胞索引偵測的動作的時間和訊框時序與細胞分群
識別碼偵測的時間並不相同，所以可以將兩套偵測的硬體進一步簡化，利用分時的概念將硬體化簡成
如圖十三所示。簡化前後複雜度的比較如表四所示。 
在通道追蹤的模組設計上, 基於複雜度的考量，我們將L降為三，並且我們系統的Pilot 
pattern(3GPP extended mode two antenna port)，如圖二所示，在同一個符元上的領航訊號相距六個子載
波位置。因此同一套RLS可適性內插器的係數w 與反相關矩陣P每隔六個時脈會使用一次與更新，所
以我們將經過RLS化簡後的遞迴程序(iteration procedures)，再做重新排程(rescheduling)，讓一次遞迴
程序在六個時脈間完成，但在六個時脈中會有兩套不同的RLS可適性內插器在運算，因此在第四個時
脈時就要開始做另一套RLS可適性內插器的遞迴程序。所以需要記憶體暫存前三個時脈運算出的值，
給後三個時脈繼續運算。將iteration procedures拆成 50 ~ ΛΛ ，6個運算，根據矩陣與向量的索引(0~2)
做重新排程。如圖十四所示。 
圖十五為整數部份載波頻率偏移和 sector cell index 偵測的模擬結果，同時偵測的結果為整
數部份載波頻率偏移 ICFO等於 1，sector cell index 等於 0。圖十六為訊框時序與 cell ID group 
偵測的模擬結果，偵測的結果為 等於 0 和 等於 1，此時對應的 cell ID group 等於 0，此時
cell ID 就可以由式子 算出 ，有了 和 的位置的相對關係後，訊框時
序也就隨即得知了。 
0=φ 1=φ 2=φ
3%Clock=φ
0=φ 1=φ 2=φ
0Λ 1Λ 2Λ 0Λ 1Λ 2Λ
3Λ 4Λ 5Λ
Clock
3Λ 4Λ 5Λ
 
80 
 
第七章 H.264/SVC 視訊資料於 DSP 環境之開發與實作 
7.1 DSP 開發環境與系統架構 
系統架構圖如圖 2-1 所示，整體系統主要是把 JVT H.264 SVC decoder 之開放源碼，JSVM 10.0，
移植到 DM6437 上，並且模擬網路上的傳輸環境，來展示 video scalability 的功能，本系統概分
為五個區塊： 
A、網路傳輸source端。 
B、網路傳輸介質端。 
C、傳輸品質控制端。 
D、SVC decoder核心端。 
E、結果顯示端。 
  首先要傳輸的資料會從 A 區塊開始送出，再經由 B 區塊來以傳輸的情況，此區塊主要是由
Ethernet controller 所構成，目的在於使用現今網路較成熟的傳輸協定中，來模擬傳輸的環境，再
來是透過 C 區塊來控制網路傳輸的品質，此區塊在模擬網路傳輸因某些因素而造成的壅塞，進
而使封包遺失，或者，因為使用者接收頻寬限制，進而必須放棄接收某一些封包，這些情況都可
以由 C 區塊來進行模擬，再來是區塊 D，SVC 解碼核心端，其主要功能在於模擬使用者在接收
端因為某些網路傳輸的不理想因素，而所能接收到的部分封包進行解碼，並且將解碼的結果傳送
至區塊 E 進行顯示。 
  此系統使用 TI 之達文西移植平台，DM6437，其中包含一顆 6437 的 DSP 處理器，外部 SRAM
為 128KByte，除此之外，此平台還包含Ethernet網路傳輸功能，此功能規劃用來模擬 SVC bitstream
於網路傳輸中，受到網路頻寬影響，而進行 bitstream truncation 的情況。表 3-1 是此平台所使用
的 DSP 架構說明。 
表3-1 DSP 6437之規格說明 
Highest-Performance Fixed-Point Digital 
Signal Processors (DSPs)特性： 
− 1.67ns Instruction Cycle Time 
− 600MHz Clock Rate 
− Eight 32-Bit Instructions/Cycle 
− Twenty-Eight Operations/Cycle 
− C6414/15/16 Devices Pin-Compatible 
VelociTI.2 　Extensions to VelociTI　 
Advanced Very-Long-Instruction-Word 
(VLIW) TMS320C64x 　DSP Core 架構特性 
− Six ALUs (32-/40-Bit) 
− Two Multipliers Support 
− Non-Aligned Load-Store Architecture 
− 64 32-Bit General-Purpose Registers 
− Instruction Packing Reduces Code Size 
− All Instructions Conditional 
82 
 
 
圖 3‐1 TI TM6437之硬體架構圖 
如圖 3-1 所示，TI 所提供的 CPU 架構 VelociTITM 可以使 CPU 在每個 CYCLE 利用 CPU 架構中的八
個處理單元(六個算數運算單元和兩個乘法器)同時執行八條指令，在操作時脈方面我們使用 600Mhz
的 CPU，此架構也提供了許多 VLIW 的指令集，處理資料時能在一個 CYCLE 理處理多個同樣運算的資
料，增進解碼速度。因此，根據 6437 的架構規劃特性，我們必須要把開放源始碼的平行執行能力提
高，如此才能夠完整讓 DSP 內部八個運算單元能夠同時運作，進而百分之的利用到硬體的每一個運算
資源來提高程式的執行效率。 
  雖對於 DSP 內部，增加運算單元的平行使用率，可以提升整體執行效率，但是由於一般開放源始碼
並非為特某一平台來進行最佳化，所以其源始碼本身並無法使完全將 DSP 的內部運算單元使用到極
致。 
  在實際操作上，我們提出 parallelism technique 來增加其執行效率，為了明確說明此方法，我們以
4x4 IDCT 為例子，來進一步闡述如何使用 parallelism technique 來提升 DM67437 的運算效能。對於
IDCT 的資料結構安排如圖 3-2 所示，其 4x4 IDCT 運算式如下(3-1) 
00 01 02 03
10 11 12 13
20 21 22 23
30 31 32 33
1 1 1 1/ 2 1 1 1 1
1 1/ 2 1 1 1 1/ 2 1/ 2 1
1 1/ 2 1 1 1 1 1 1
1 1 1 1/ 2 1/ 2 1 1 1/ 2
TX A YA
c c c c
c c c c
c c c c
c c c c
=
⎡ ⎤⎡ ⎤ ⎡ ⎤⎢ ⎥⎢ ⎥ ⎢ ⎥− − − −⎢ ⎥⎢ ⎥ ⎢ ⎥= ⎢ ⎥⎢ ⎥ ⎢ ⎥− − − −⎢ ⎥⎢ ⎥ ⎢ ⎥− − − −⎣ ⎦ ⎣ ⎦⎣ ⎦
         (3-1) 
84 
 
(EDMA)來達成，首先從 external memory 把相關的 4x4 IDCT 資料都搬到 EDMA 的 buffer，進而再規
劃EDMA移動資料的排程，使其能夠依據row-based interleaving的排列來送資料，雖然不是每一列
資料都是4x4 IDCT係數，但是EDMA可已支援抓取不同列的資料，所以在抓取資料的排程中，我們可
以只針對係數資料的部分來抓取，並針對 level 資料的部分來抓取，所以對於 DSP 內部運算單元來
說，所接收到的每一筆資料都是 IDCT 中的係數資料，進而更有效率進行運算。 
7.1.2 Symmetric-based scheduling 
00 01 02 03
10 11 12 13
20 22 23 24
30 31 32 33
( )
1 1 1 1
1 1/ 2 1/ 2 1
1 1 1 1
1/ 2 1 1 1/ 2
TX A Y A ZA
z z z z
z z z z
z z z z
z z z z
= =
⎡ ⎤ ⎡ ⎤⎢ ⎥ ⎢ ⎥− −⎢ ⎥ ⎢ ⎥= ⎢ ⎥ ⎢ ⎥− −⎢ ⎥ ⎢ ⎥− −⎣ ⎦⎣ ⎦
       (3-2) 
  雖然經過了data structure reordering之後，可以使得8組運算單元都可以獲得IDCT的係數，但是由
於IDCT本身的運算式有資料相依性，因此必須再經過妥善的安排之後才可以進一步提升使8組運算單
元的執行效率，而我們所提出的方法就是symmetric-based scheduling，首先必須重新整理(3-1)式化成
(3-2)式，其中z代表於(3-1)中，前面兩個term的乘績，並且把(3-2)式進一步化成(3-3)式，於此式中可
以觀察出有明顯的對稱關係，其中z00的結果和z30相互對稱，而z10的結果和 
30 30
00 00 10 20 00 20 10
10 10
10 00 20 30 00 20 30
10 10
20 00 20 30 00 20 30
30 30
30 00 10 20 00 20 10
( ) ( )
2 2
( ) ( )
2 2
( ) ( )
2 2
( ) ( )
2 2
c cz c c c c c c
c cz c c c c c c
c cz c c c c c c
c cz c c c c c c
⎧ = + + + = + + +⎪⎪⎪ = + − − = − + −⎪⎨⎪ = − − + = − − −⎪⎪⎪ = − + − = + − +⎩
                  (3-3) 
  
圖 3-4 Symmetric-based scheduling 
 
86 
 
 
7.2 效能展示 
  
圖 3-6 Cycle reduction profiling 
 我們提出三項優化的技術：data structure reordering、symmetric-based scheduling 及
interleaving-parallelism technique。在此可以觀察圖 3-6，這三項優化技術度於 cycle reduction 的表現，
原本一個 4x4 IDCT 是需要 372 cycle，經過 data structure reordering 的技術後降為 144 cycle，再經過
symmetric-based scheduling 之後更簡化為 57 cycle，最後加上 interleaving-parallelism technique，整體
的 cycle 數精簡到 20 cycle。而系統在 temporal scalability、SNR scalability、spatial scalability 及 combined 
scalability 功能上有個別 37%、 33%、 27% 及 24%的效能精進，如表 3-2 所示。 
 
表 3-2 優化 JSVM10.0 之效能評比 
 未最佳化 最佳化 
效能 
提升比 
Temporal 
scalable 1,052,103,063 662,391,833 37% 
SNR 
scalable 2,494,763,368 1,652,876,148 33% 
Spatial 
scalable 5,840,530,801 4,263,587,484 27% 
Combine 
scalable 10,581,654,390 7,990,952,797 24% 
  
 
 
 
 
88
第八章 發表論文 
期刊論文 
1. P. Y. Tsai and T. D. Chiueh, “Adaptive Raised-Cosine Channel Interpolation for Pilot-Aided OFDM 
Systems,” IEEE Transactions on Wireless Communications, vol. 8, pp. 1028~1037, Feb. 2009. 
2. P. Y. Tsai and C. Y. Lin, “A Generalized Conflict-Free Memory Addressing Scheme for 
Continuous-Flow Parallel-Processing FFT Processors With Rescheduling,” accepted by IEEE 
Transactions on VLSI Systems. 
3. Chin-Long Wey, Ming-Der Shieh, and Shin-Yo Lin, “Algorithms of Finding the First Two Minimum 
Values and Their Hardware Implementation,”  IEEE Trans. on Circuits and Systems I: Regular 
Papers, vol. 55, pp. 3430-3437, Dec. 2008. 
4. Chin-Long Wey, Shin-Yo Lin, Hsu-Sheng Wang, and Chun-Ming Huang, “A Low-Cost Continuous 
Flow Parallel Memory-Based FFT Processor for Ultra-Wideband (UWB) Applications,” Proc. of 
IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), Nov. 2008. 
5. T.-H. Tsai and Y.-N. Pan, “High Efficient H.264/AVC Deblocking Filter Architecture for Real-time 
QFHD,” IEEE Trans. Consumer Electronics, 2009. 
6. T.-H. Tsai, Yu-Hsuan Lee, and Yu-Yu Lee, “Design and Analysis of High Throughput Lossless Image 
Compression Engine Using VLSI-Oriented FELICS Algorithm,” IEEE Transactions on VLSI 
Systems, 2010. 
7. T.-H. Tsai and H.-L. Lin, “Design and Implementation for Deinterlacing using the Edge-based 
Correlation Adaptive Method,” Journal of Electronic Imaging, vol. 18, 2009. 
8. C.-H. Lin, C.-Y. Chen, A.-Y. Wu, and T.-H. Tsai, “Low-Power Memory-Reduced Traceback MAP 
Decoding for Double-Binary Convolutional Turbo Decoder,” IEEE Transactions on VLSI Systems, 
vol. 56, pp.1005~1016, 2009. 
9. T.-H. Tsai and Y.-H. Lee, “A 6.4Gb/s Embedded Compression Codec for Memory-Efficient 
Applications on Advanced-HD Specification,” IEEE Trans. on Circuit and System for Video 
Technology, 2009. 
10. T.-H. Tsai and H.-Y. Lin, “Utilization of Low Complexity and Drift Reduction Architecture in 
Downscaling Transcoder,” Journal of Electronic Imaging, 2009. 
11. T.-H. Tsai, D.-Z. Peng, C.-Y. Lin, and W.-T. She, “A Low Cost Foreground Object Detection 
Architecture Design with Multi-model Background Maintenance Algorithm,” International Journal of 
Electrical Engineering (IJEE), vol. 56, pp. 241~250, 2009. 
12. T.-H. Tsai, S.-P. Chang, and T.-L. Fang, “Highly efficient CAVLC encoder for MPEG-4 
AVC/H.264,” IET Circuits, Devices & Systems, vol. 3, pp.116~124, 2009. 
13. Lin, C.-S, Chien, T.-H., Wey, C.L., Huang, C.-M., and Y.-Z. Juang, “An Edge Missing Compensator 
for Fast Settling Wide Locking Range Phase-Locked Loops,” IEEE Journal of Solid-State Circuits, 
Vol. 44, No.11, pp.3102-34373, 2009. 
14. Chih-Feng Wu, Muh-Tian Shiue, and Chorng-Kuang Wang, “Joint Carrier Synchronization and 
Equalization Algorithm for Packet-Based OFDM Systems Over the Multipath Fading Channel,” 
 
 
 
90
Processor Design for Flexible MIMO OFDM Systems,” Proc. of ISCAS, May 2009. 
14. Pei-Shin Chen, Chin-Kuo Jao, and Muh-Tian Shiue, “A Low Complexity Real-valued Kernel 
DHT-based OFDM Modulator/Demodulator Design,” Proc. of ISCAS, May 2009. 
15. Chin-Kuo Jao, Syu-Siang Long, and Muh-Tian Shiue, “On the DHT-based multicarrier tranceiver 
over multipath fading channel,” Proc. of PIMRC, Set. 2009. 
16. Pei-Shin Chen, Chin-Kuo Jao, and Muh-Tian Shiue, “A New Multicarrier Transceiver Design Based 
on Trigonometric Basis Function,” Proc. of 20th VLSI Design/CAD Symposium , Taiwan, Aug. 2009. 
17. Chien, T.-H., Lin, C.-S., Juang, Y.-Z., Huang, C.-M., and C.-L. Wey, “An Edge Missing Compensator 
for Fast Settling Wide Locking Range Phase-Locked Loops,” IEEE International Solid-State Circuits 
Conference, 2009. 
18. Chen, J.-E., Luo, P.-W., and C.L. Wey, “Yield Evaluation of Analog Placement with Arbitrary 
Capacitor Ratio,” International Symp. on Quality Electronic Design, 2009. 
19. Huang, C.-M, Wu, C-M., Yang, C.-C., Chen, S.L., and C.-L. Wey, “Implementation and Prototyping 
of a Complex Multi-Project System-on-a-Chip,” International Symp. on Circuits and Systems, 2009. 
20. Huang, C.-M., Chang, Y.-T., Hsieh, J.-Y., Wu, C.-M., and C.-L. Wey, “MORFPGA: A Modularized 
FPGA Development Platform for IC Design Education and Contests,” International Conference on 
Engineering Education & Research, 2009. 
21. Wu, J.-J. and C.-L. Wey, “A Partially Parallel Low-Density Parity Check Code Detector,”  Electronic 
Technology Symposium, 2009. 
22. Leu﹐K.-L., Chen, Y.-Y., Wey, C.-L., and J.-E. Chen, “Robustness Investigation of the FlexRay 
System,” IEEE Symposium on Industrial Embedded Systems, 2009. 
23. Huang, H.-W., Wey, C.L., and J.-E. Chen, “Tango-RM: An Enhanced Switched Scheme of 
Resistor-string Successive Reference Generator,” VLSI Test Technology Workshop, 2009. 
24. Yang, C.-C., Huang, C.-M., Wu, X.-M., Chien, W.-D., and C.L. Wey, “A Fully Configurable and 
Modularized Platform for Multi-Project SoC Design,” Electronic Technology Symposium, 2009. 
25. T.-H. Tsai and W.-C. Chang, “Two-Stage Method for Specific Audio Retrieval based on MP3 
Compression Domain,” in Proc. of the IEEE International Symposium on Circuits and Systems Conf. 
(ISCAS), May. 2009.  
26. C.-L. Fang, R.-C. Kuo, and T.-H. Tsai, “Data-Aware Platform Realization of Videotext Extraction for 
Content Integration”, in Proc. of the IEEE Asia-Pacific Services Computing Conf. (APSCC 2008), 
Dec. 2008.  
27. T.-H. Tsai, H.-G. Chen, H.-Y Lin, “Frame Rate Up-Conversion Using Adaptive Bilateral Motion 
Estimation”, WSEAS International Conference on Multimedia Systems and Signal Processing 
(MUSP), May. 2009.  
28. H.-C. Lin, Y.-H. Lee and T.-H. Tsai, “The Cycle-Efficient IDCT Algorithm for H.264/SVC with DSP 
Platform”, IEEE Int’l Conference on Multimedia and Expo (ICME), Jun. 2009.  
29. D.-Y. Shen and T.-H. Tsai, “A 4x4-Block Level and Bandwidth Optimization Motion Compensation 
Hardware Design for H.264/AVC Decoder”, IEEE International Conference on Multimedia & Expo 
(ICME 2009), Jun. 2009.  
30. Y.-C. Chen, Y.-H. Lee, and T.-H. Tsai, “A High-Throughput Lossless Embedded Compression Engine 
國科會補助計畫衍生研發成果推廣資料表
日期 2010年10月28日
國科會補助計畫
研發成果名稱
發明人
(創作人)
技術說明
技術移轉可行性及
預期效益
技術/產品應用範圍
產業別
計畫名稱:
計畫主持人:
計畫編號: 學門領域:
(中文)
(英文)
成果歸屬機構
(中文)
(英文)
總計畫(2/2)
魏慶隆
98 -2220-E -008 -002 - 晶片科技計畫--整合型學術研
基於離散哈特利轉換之正交分頻多工傳送與接收機設計
DHT-Based OFDM Transmitter and Receiver
國立中央大學 魏慶隆,薛木添,饒敬國,龍緒祥
本發明提供了一個多載波正交分平多工的傳收機設計方法，而此傳收機是使用
離散哈特利轉換來達到多載波調變的功能。此傳收機的傳送端(或接收端)架構
包含了兩個IDHT (或DHT)處理器以及一個對角化處理裝置。透過兩個IDHT處理
器可以讓此DHT-OFDM系統傳送二維的調變訊號，以提高頻寬的傳輸效率。而利
用對角化處理裝置則可將等效的循環多路徑通道矩陣對角化成無記憶性的子通
道，如此在接收端僅需利用簡單的一階頻域等化器就可將通道加以補償。此外
，本發明所提供的DHT-OFDM傳收機架構亦可以相容於一般的DFT-OFDM傳收機，
可以彈性及方便的跟傳統DFT-OFDM傳收機配合使用。
其他工業製品製造業；其他專業、科學及技術服務業
無線通訊系統設計
註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 ■申請中 □無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
本總計畫以及各子計畫於計畫執行期間(2008年 8月~2010年 7月)已陸續將相關研究成果
發表於國內外會議論文與期刊論文，關鍵技術也有申請國內外專利保護。到目前為止，共發
表了 37 篇會議論文、16 篇期刊論文以及 7件專利申請案。詳細的論文發表相關資訊請參閱研
究成果報告。 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
本群計畫的學術成就可分為三大部分，第一部分是多輸入輸出之多天線配置的基頻通訊系
統演算法與硬體施行。在系統演算法上根據車用行動視訊會議系統的需求我們對高速 MIMO 
OFDM 的通道估測、同步與信號偵測提出了創新演算法，並且設計了低複雜度的硬體電路。
此部分本計畫產出的兩款晶片分別為「結合載波同步與等化雙迴路之 DVB-T 晶片」以及「可
變點數之低功率多重輸入輸出快速傅立葉轉換處理器晶片」。第二部份是設計 LDPC 錯誤更
正電路，由於現今通訊標準所定義需支援多種錯誤更正碼率，為此本計畫提出了適用於多
碼率之 LDPC 解碼器記憶體的排序設計。第三部分則是針對可伸縮性之視訊編碼技術能夠
使得編碼之後的位元流能夠具有伸縮性(scalability)，可藉由可伸縮性視訊編碼技術讓
使用者能夠使其視訊的接收品質能夠隨著頻寬變化，而仍然能夠享受到相對應的視訊品
質。 
上述技術成果透過本計畫的進行可發展行車使用之無線通訊系統，讓在行動的汽車內不受
限制地擷取資訊，同時提供了行車通訊的良好解決方案。在應用方面，本系統除了提供視
訊會議功能外，亦可以結合景點導覽、測速照相、緊急車輛警示、施工路段警示、拋錨車
輛警示等附加服務。因此本計畫的研究成果將會有助於國內相關科技業於車用電子產業的
競爭力，並且促進相關系統廠的加速整合能力。 
