> 本文内容由[组合逻辑电路](https://zh.wikipedia.org/wiki/组合逻辑电路)转换而来。


[zhdl.jpg](https://zh.wikipedia.org/wiki/File:zhdl.jpg "fig:zhdl.jpg") 在[数字电路](../Page/数字电路.md "wikilink")理論中，**组合逻辑电路**（**combinatorial logic**或**combinational logic**）是一種[邏輯電路](https://zh.wikipedia.org/wiki/邏輯電路 "wikilink")，它的任一时刻的稳态输出，仅仅与该时刻的输入变量的取值有关，而与该时刻以前的输入变量取值无关。相對於組合邏輯電路，[时序逻辑电路](../Page/时序逻辑电路.md "wikilink")的輸出結果除了依照目前的輸入外也和先前的輸入有關係。从电路结构分析，组合电路由各种逻辑门组成，网络中无记忆元件，也无反馈线。

組合邏輯是在[電腦被用來做輸入的訊號跟儲存的資料作](https://zh.wikipedia.org/wiki/電腦 "wikilink")[逻辑代数](../Page/逻辑代数.md "wikilink")運算之用。實際上電腦電路都會混用包含組合邏輯和时序邏輯的電路。舉例來說，算術運算邏輯單元（[ALU](https://zh.wikipedia.org/wiki/ALU "wikilink")）中，儘管ALU是由循序邏輯的程序裝置所控制，而數學的運算就是從組合邏輯製產生的。计算机中用到的其他电路，如[半加器](https://zh.wikipedia.org/wiki/加法器#半加器 "wikilink")、[全加器](https://zh.wikipedia.org/wiki/加法器#全加器 "wikilink")、、、[数据选择器](../Page/数据选择器.md "wikilink")、[数据分配器](../Page/数据选择器.md "wikilink")、[编码器和](https://zh.wikipedia.org/wiki/编码器 "wikilink")[译码器](../Page/译码器.md "wikilink")也用来构成组合逻辑电路。

## 组合电路的分析

由已知的邏輯電路圖，找出輸入變量和输出函数之间的逻辑关系，达到分析电路功能，评价设计好坏，维护系统硬件，改善电路设计的目的，这个过程称为数字电路的逻辑分析。

组合电路分析的步骤：

[<File:zhfx.jpg>](https://zh.wikipedia.org/wiki/File:zhfx.jpg "fig:File:zhfx.jpg")

## 组合电路的设计

逻辑设计又称为逻辑综合，根据给定的逻辑条件或者提出的逻辑功能，整理出满足该逻辑的电路，这个过程称为数字电路的逻辑设计。

组合电路设计的步骤：

[<File:zhsj.jpg>](https://zh.wikipedia.org/wiki/File:zhsj.jpg "fig:File:zhsj.jpg")

[Category:电路](https://zh.wikipedia.org/wiki/Category:电路 "wikilink") [Category:数字电子](https://zh.wikipedia.org/wiki/Category:数字电子 "wikilink")