Timing Analyzer report for swacchat_bot
Fri Feb 10 20:56:56 2023
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'adc_control:ac|adc_clk_reg'
 13. Slow 1200mV 85C Model Setup: 'clk_50_'
 14. Slow 1200mV 85C Model Hold: 'adc_control:ac|adc_clk_reg'
 15. Slow 1200mV 85C Model Hold: 'clk_50_'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'
 24. Slow 1200mV 0C Model Setup: 'clk_50_'
 25. Slow 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'
 26. Slow 1200mV 0C Model Hold: 'clk_50_'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'
 34. Fast 1200mV 0C Model Setup: 'clk_50_'
 35. Fast 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'
 36. Fast 1200mV 0C Model Hold: 'clk_50_'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; swacchat_bot                                        ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ;   0.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; adc_control:ac|adc_clk_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { adc_control:ac|adc_clk_reg } ;
; clk_50_                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50_ }                    ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 273.82 MHz ; 273.82 MHz      ; adc_control:ac|adc_clk_reg ;                                                               ;
; 425.17 MHz ; 250.0 MHz       ; clk_50_                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; adc_control:ac|adc_clk_reg ; -2.652 ; -61.698       ;
; clk_50_                    ; -1.352 ; -6.237        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; adc_control:ac|adc_clk_reg ; 0.341 ; 0.000         ;
; clk_50_                    ; 0.356 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_50_                    ; -3.000 ; -16.000       ;
; adc_control:ac|adc_clk_reg ; -1.000 ; -32.000       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'adc_control:ac|adc_clk_reg'                                                                                                             ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.652 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.294      ; 3.941      ;
; -2.579 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.294      ; 3.868      ;
; -2.543 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.294      ; 3.832      ;
; -2.536 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.826      ;
; -2.536 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.826      ;
; -2.536 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.826      ;
; -2.535 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.825      ;
; -2.527 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.817      ;
; -2.525 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.815      ;
; -2.525 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.815      ;
; -2.471 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.294      ; 3.760      ;
; -2.463 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.753      ;
; -2.463 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.753      ;
; -2.463 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.753      ;
; -2.462 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.752      ;
; -2.454 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.744      ;
; -2.452 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.742      ;
; -2.452 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.742      ;
; -2.427 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.717      ;
; -2.427 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.717      ;
; -2.427 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.717      ;
; -2.426 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.716      ;
; -2.418 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.708      ;
; -2.417 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.294      ; 3.706      ;
; -2.416 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.706      ;
; -2.416 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.706      ;
; -2.410 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.294      ; 3.699      ;
; -2.382 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.294      ; 3.671      ;
; -2.371 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.303      ;
; -2.371 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.303      ;
; -2.371 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.303      ;
; -2.371 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.303      ;
; -2.371 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.303      ;
; -2.371 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.303      ;
; -2.371 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.303      ;
; -2.371 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.303      ;
; -2.364 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.296      ;
; -2.364 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.296      ;
; -2.364 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.296      ;
; -2.364 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.296      ;
; -2.364 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.296      ;
; -2.364 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.296      ;
; -2.364 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.296      ;
; -2.364 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.296      ;
; -2.355 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.645      ;
; -2.355 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.645      ;
; -2.355 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.645      ;
; -2.354 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.644      ;
; -2.346 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.636      ;
; -2.344 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.634      ;
; -2.344 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.634      ;
; -2.336 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.268      ;
; -2.336 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.268      ;
; -2.336 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.268      ;
; -2.336 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.268      ;
; -2.336 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.268      ;
; -2.336 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.268      ;
; -2.336 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.268      ;
; -2.336 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.268      ;
; -2.301 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.591      ;
; -2.301 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.591      ;
; -2.301 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.591      ;
; -2.300 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.590      ;
; -2.294 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.584      ;
; -2.294 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.584      ;
; -2.294 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.584      ;
; -2.293 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.583      ;
; -2.292 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.582      ;
; -2.290 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.580      ;
; -2.290 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.580      ;
; -2.285 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.575      ;
; -2.283 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.573      ;
; -2.283 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.573      ;
; -2.266 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.556      ;
; -2.266 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.556      ;
; -2.266 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.556      ;
; -2.265 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.555      ;
; -2.257 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.547      ;
; -2.255 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.545      ;
; -2.255 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.295      ; 3.545      ;
; -2.201 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.294      ; 3.490      ;
; -2.193 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.294      ; 3.482      ;
; -2.193 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.294      ; 3.482      ;
; -2.155 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.087      ;
; -2.155 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.087      ;
; -2.155 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.087      ;
; -2.155 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.087      ;
; -2.155 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.087      ;
; -2.155 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.087      ;
; -2.155 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.087      ;
; -2.155 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.087      ;
; -2.148 ; adc_control:ac|data_counter[11] ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.294      ; 3.437      ;
; -2.147 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.079      ;
; -2.147 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.079      ;
; -2.147 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.079      ;
; -2.147 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.079      ;
; -2.147 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.079      ;
; -2.147 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.079      ;
; -2.147 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.079      ;
; -2.147 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.063     ; 3.079      ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50_'                                                                                                               ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.352 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 2.283      ;
; -1.325 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 2.256      ;
; -1.213 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 2.144      ;
; -1.204 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 2.275      ; 4.163      ;
; -1.080 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 2.011      ;
; -0.755 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 1.000        ; 2.275      ; 4.214      ;
; -0.541 ; adc_control:ac|data5[0]    ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.335     ; 0.691      ;
; -0.540 ; adc_control:ac|data5[7]    ; led8                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.335     ; 0.690      ;
; -0.539 ; adc_control:ac|data5[5]    ; led6                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.335     ; 0.689      ;
; -0.539 ; adc_control:ac|data5[1]    ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.335     ; 0.689      ;
; -0.538 ; adc_control:ac|data5[3]    ; led4                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.335     ; 0.688      ;
; -0.537 ; adc_control:ac|data5[4]    ; led5                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.335     ; 0.687      ;
; -0.536 ; adc_control:ac|data5[6]    ; led7                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.335     ; 0.686      ;
; -0.536 ; adc_control:ac|data5[2]    ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.335     ; 0.686      ;
; -0.200 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 1.131      ;
; -0.199 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 1.130      ;
; -0.180 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 1.111      ;
; -0.158 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 1.089      ;
; -0.026 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.957      ;
; 0.065  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.866      ;
; 0.066  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.865      ;
; 0.217  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.714      ;
; 0.272  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.659      ;
; 0.272  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.064     ; 0.659      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'adc_control:ac|adc_clk_reg'                                                                                                                     ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.341 ; adc_control:ac|data[1]          ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; adc_control:ac|csn              ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.079      ; 0.577      ;
; 0.342 ; adc_control:ac|data[7]          ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; adc_control:ac|data[6]          ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; adc_control:ac|data[5]          ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; adc_control:ac|data[4]          ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; adc_control:ac|data[3]          ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; adc_control:ac|data[2]          ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.342 ; adc_control:ac|data[0]          ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.078      ; 0.577      ;
; 0.357 ; adc_control:ac|din_reg          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.577      ;
; 0.395 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.615      ;
; 0.432 ; adc_control:ac|data_counter[0]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.026      ;
; 0.577 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.797      ;
; 0.578 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.798      ;
; 0.579 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.799      ;
; 0.581 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.801      ;
; 0.582 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.802      ;
; 0.584 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.804      ;
; 0.591 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.811      ;
; 0.606 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 0.826      ;
; 0.665 ; adc_control:ac|data_counter[1]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.259      ;
; 0.852 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.072      ;
; 0.853 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.073      ;
; 0.860 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.454      ;
; 0.865 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.085      ;
; 0.866 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.086      ;
; 0.867 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.461      ;
; 0.868 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.088      ;
; 0.869 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.089      ;
; 0.870 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.090      ;
; 0.871 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.091      ;
; 0.873 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.093      ;
; 0.875 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.469      ;
; 0.881 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.475      ;
; 0.908 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.502      ;
; 0.909 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.503      ;
; 0.910 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.504      ;
; 0.918 ; adc_control:ac|addr[0]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.138      ;
; 0.934 ; adc_control:ac|data_counter[3]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.528      ;
; 0.936 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.530      ;
; 0.936 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.530      ;
; 0.942 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.536      ;
; 0.949 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.543      ;
; 0.962 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.182      ;
; 0.963 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.183      ;
; 0.964 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.184      ;
; 0.965 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.185      ;
; 0.972 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.192      ;
; 0.975 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.195      ;
; 0.980 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.200      ;
; 0.981 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.201      ;
; 0.982 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.202      ;
; 1.007 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.228      ;
; 1.042 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.263      ;
; 1.044 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.265      ;
; 1.051 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.645      ;
; 1.064 ; adc_control:ac|data[5]          ; adc_control:ac|data5[5]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.295     ; 0.926      ;
; 1.069 ; adc_control:ac|data[0]          ; adc_control:ac|data5[0]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.295     ; 0.931      ;
; 1.072 ; adc_control:ac|data[6]          ; adc_control:ac|data5[6]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.295     ; 0.934      ;
; 1.074 ; adc_control:ac|data[3]          ; adc_control:ac|data5[3]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.295     ; 0.936      ;
; 1.074 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.294      ;
; 1.075 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.295      ;
; 1.076 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.296      ;
; 1.092 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.312      ;
; 1.094 ; adc_control:ac|data[4]          ; adc_control:ac|data5[4]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.295     ; 0.956      ;
; 1.097 ; adc_control:ac|data[7]          ; adc_control:ac|data5[7]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.295     ; 0.959      ;
; 1.112 ; adc_control:ac|data[1]          ; adc_control:ac|data5[1]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.294     ; 0.975      ;
; 1.137 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.357      ;
; 1.137 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.357      ;
; 1.140 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.361      ;
; 1.147 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.367      ;
; 1.148 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.368      ;
; 1.148 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.369      ;
; 1.150 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.371      ;
; 1.151 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.745      ;
; 1.154 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.375      ;
; 1.156 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.377      ;
; 1.163 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.757      ;
; 1.184 ; adc_control:ac|data[2]          ; adc_control:ac|data5[2]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.295     ; 1.046      ;
; 1.184 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.778      ;
; 1.186 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.406      ;
; 1.193 ; adc_control:ac|addr[1]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.413      ;
; 1.208 ; adc_control:ac|data_counter[2]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.802      ;
; 1.224 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.444      ;
; 1.225 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.445      ;
; 1.225 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.445      ;
; 1.227 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.448      ;
; 1.236 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.456      ;
; 1.237 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.457      ;
; 1.237 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.457      ;
; 1.245 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.466      ;
; 1.247 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.468      ;
; 1.260 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.481      ;
; 1.262 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.483      ;
; 1.266 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.487      ;
; 1.268 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.064      ; 1.489      ;
; 1.276 ; adc_control:ac|data_counter[1]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.063      ; 1.496      ;
; 1.278 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.437      ; 1.872      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50_'                                                                                                               ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.356 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.580      ;
; 0.384 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.605      ;
; 0.542 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.763      ;
; 0.542 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.763      ;
; 0.567 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.788      ;
; 0.716 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.937      ;
; 0.728 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.949      ;
; 0.754 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.975      ;
; 0.769 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 0.990      ;
; 1.011 ; adc_control:ac|data5[2]    ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.106     ; 0.592      ;
; 1.012 ; adc_control:ac|data5[6]    ; led7                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.106     ; 0.593      ;
; 1.012 ; adc_control:ac|data5[4]    ; led5                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.106     ; 0.593      ;
; 1.012 ; adc_control:ac|data5[3]    ; led4                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.106     ; 0.593      ;
; 1.013 ; adc_control:ac|data5[7]    ; led8                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.106     ; 0.594      ;
; 1.013 ; adc_control:ac|data5[5]    ; led6                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.106     ; 0.594      ;
; 1.013 ; adc_control:ac|data5[1]    ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.106     ; 0.594      ;
; 1.014 ; adc_control:ac|data5[0]    ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.106     ; 0.595      ;
; 1.165 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.000        ; 2.361      ; 3.912      ;
; 1.551 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 1.772      ;
; 1.646 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 2.361      ; 3.893      ;
; 1.646 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 1.867      ;
; 1.763 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 1.984      ;
; 1.816 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.064      ; 2.037      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 306.47 MHz ; 306.47 MHz      ; adc_control:ac|adc_clk_reg ;                                                               ;
; 476.42 MHz ; 250.0 MHz       ; clk_50_                    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; adc_control:ac|adc_clk_reg ; -2.263 ; -52.334       ;
; clk_50_                    ; -1.099 ; -4.530        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; adc_control:ac|adc_clk_reg ; 0.298 ; 0.000         ;
; clk_50_                    ; 0.311 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_50_                    ; -3.000 ; -16.000       ;
; adc_control:ac|adc_clk_reg ; -1.000 ; -32.000       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'                                                                                                              ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.263 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.518      ;
; -2.205 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.460      ;
; -2.169 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.424      ;
; -2.162 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.417      ;
; -2.162 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.417      ;
; -2.161 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.416      ;
; -2.161 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.416      ;
; -2.155 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.410      ;
; -2.153 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.408      ;
; -2.153 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.408      ;
; -2.113 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.368      ;
; -2.104 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.359      ;
; -2.104 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.359      ;
; -2.103 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.358      ;
; -2.103 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.358      ;
; -2.097 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.352      ;
; -2.095 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.350      ;
; -2.095 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.350      ;
; -2.083 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.338      ;
; -2.079 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.019      ;
; -2.079 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.019      ;
; -2.076 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.331      ;
; -2.072 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.012      ;
; -2.072 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.012      ;
; -2.072 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.012      ;
; -2.072 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.012      ;
; -2.072 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.012      ;
; -2.072 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.012      ;
; -2.072 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.012      ;
; -2.072 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 3.012      ;
; -2.068 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.323      ;
; -2.068 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.323      ;
; -2.067 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.322      ;
; -2.067 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.322      ;
; -2.061 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.316      ;
; -2.059 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.314      ;
; -2.059 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.314      ;
; -2.056 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.311      ;
; -2.052 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.992      ;
; -2.052 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.992      ;
; -2.052 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.992      ;
; -2.052 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.992      ;
; -2.052 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.992      ;
; -2.052 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.992      ;
; -2.052 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.992      ;
; -2.052 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.992      ;
; -2.012 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.267      ;
; -2.012 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.267      ;
; -2.011 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.266      ;
; -2.011 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.266      ;
; -2.005 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.260      ;
; -2.003 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.258      ;
; -2.003 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.258      ;
; -1.982 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.237      ;
; -1.982 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.237      ;
; -1.981 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.236      ;
; -1.981 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.236      ;
; -1.975 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.230      ;
; -1.975 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.230      ;
; -1.975 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.230      ;
; -1.974 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.229      ;
; -1.974 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.229      ;
; -1.973 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.228      ;
; -1.973 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.228      ;
; -1.968 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.223      ;
; -1.966 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.221      ;
; -1.966 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.221      ;
; -1.955 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.210      ;
; -1.955 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.210      ;
; -1.954 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.209      ;
; -1.954 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.209      ;
; -1.948 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.203      ;
; -1.946 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.201      ;
; -1.946 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.201      ;
; -1.890 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.145      ;
; -1.886 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.826      ;
; -1.886 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.826      ;
; -1.886 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.826      ;
; -1.886 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.826      ;
; -1.886 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.826      ;
; -1.886 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.826      ;
; -1.886 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.826      ;
; -1.886 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.826      ;
; -1.882 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.137      ;
; -1.882 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.260      ; 3.137      ;
; -1.878 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.818      ;
; -1.878 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.818      ;
; -1.878 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.818      ;
; -1.878 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.818      ;
; -1.878 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.818      ;
; -1.878 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.818      ;
; -1.878 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.818      ;
; -1.878 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.818      ;
; -1.878 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.055     ; 2.818      ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50_'                                                                                                                ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.099 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 2.038      ;
; -1.077 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 2.016      ;
; -1.076 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 2.055      ; 3.796      ;
; -0.981 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 1.920      ;
; -0.857 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 1.796      ;
; -0.520 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 1.000        ; 2.055      ; 3.740      ;
; -0.410 ; adc_control:ac|data5[0]    ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.282     ; 0.613      ;
; -0.409 ; adc_control:ac|data5[7]    ; led8                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.282     ; 0.612      ;
; -0.408 ; adc_control:ac|data5[5]    ; led6                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.282     ; 0.611      ;
; -0.408 ; adc_control:ac|data5[1]    ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.282     ; 0.611      ;
; -0.407 ; adc_control:ac|data5[3]    ; led4                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.282     ; 0.610      ;
; -0.406 ; adc_control:ac|data5[4]    ; led5                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.282     ; 0.609      ;
; -0.405 ; adc_control:ac|data5[6]    ; led7                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.282     ; 0.608      ;
; -0.404 ; adc_control:ac|data5[2]    ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.282     ; 0.607      ;
; -0.062 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 1.001      ;
; -0.061 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 1.000      ;
; -0.051 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.990      ;
; -0.034 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.973      ;
; 0.082  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.857      ;
; 0.166  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.773      ;
; 0.167  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.772      ;
; 0.297  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.642      ;
; 0.356  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.583      ;
; 0.356  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.056     ; 0.583      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.298 ; adc_control:ac|data[7]          ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; adc_control:ac|data[6]          ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; adc_control:ac|data[5]          ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; adc_control:ac|data[4]          ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; adc_control:ac|data[3]          ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; adc_control:ac|data[2]          ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; adc_control:ac|data[1]          ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; adc_control:ac|data[0]          ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; adc_control:ac|csn              ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.069      ; 0.511      ;
; 0.312 ; adc_control:ac|din_reg          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.511      ;
; 0.353 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.552      ;
; 0.406 ; adc_control:ac|data_counter[0]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 0.935      ;
; 0.519 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.721      ;
; 0.523 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.722      ;
; 0.525 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.724      ;
; 0.532 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.731      ;
; 0.541 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.740      ;
; 0.609 ; adc_control:ac|data_counter[1]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.138      ;
; 0.763 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.962      ;
; 0.767 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.966      ;
; 0.769 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.968      ;
; 0.772 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.971      ;
; 0.777 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.306      ;
; 0.777 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.976      ;
; 0.779 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.978      ;
; 0.779 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.978      ;
; 0.781 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.310      ;
; 0.786 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 0.985      ;
; 0.792 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.321      ;
; 0.796 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.325      ;
; 0.816 ; adc_control:ac|addr[0]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.015      ;
; 0.835 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.364      ;
; 0.837 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.366      ;
; 0.838 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.367      ;
; 0.852 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.051      ;
; 0.856 ; adc_control:ac|data_counter[3]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.385      ;
; 0.856 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.055      ;
; 0.859 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.388      ;
; 0.859 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.058      ;
; 0.860 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.389      ;
; 0.863 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.062      ;
; 0.864 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.393      ;
; 0.865 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.394      ;
; 0.866 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.065      ;
; 0.868 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.067      ;
; 0.868 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.067      ;
; 0.875 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.074      ;
; 0.878 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.077      ;
; 0.903 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.103      ;
; 0.940 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.140      ;
; 0.947 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.147      ;
; 0.948 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.147      ;
; 0.952 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.151      ;
; 0.955 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.154      ;
; 0.964 ; adc_control:ac|data[5]          ; adc_control:ac|data5[5]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.259     ; 0.849      ;
; 0.964 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.163      ;
; 0.972 ; adc_control:ac|data[6]          ; adc_control:ac|data5[6]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.259     ; 0.857      ;
; 0.973 ; adc_control:ac|data[3]          ; adc_control:ac|data5[3]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.259     ; 0.858      ;
; 0.974 ; adc_control:ac|data[0]          ; adc_control:ac|data5[0]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.259     ; 0.859      ;
; 0.975 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.504      ;
; 0.991 ; adc_control:ac|data[4]          ; adc_control:ac|data5[4]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.259     ; 0.876      ;
; 0.998 ; adc_control:ac|data[7]          ; adc_control:ac|data5[7]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.259     ; 0.883      ;
; 1.009 ; adc_control:ac|data[1]          ; adc_control:ac|data5[1]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.259     ; 0.894      ;
; 1.023 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.222      ;
; 1.024 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.223      ;
; 1.029 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.229      ;
; 1.036 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.236      ;
; 1.036 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.565      ;
; 1.036 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.236      ;
; 1.040 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.240      ;
; 1.041 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.240      ;
; 1.041 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.240      ;
; 1.043 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.243      ;
; 1.044 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.243      ;
; 1.049 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.578      ;
; 1.062 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.591      ;
; 1.073 ; adc_control:ac|data_counter[2]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.602      ;
; 1.074 ; adc_control:ac|data[2]          ; adc_control:ac|data5[2]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.259     ; 0.959      ;
; 1.084 ; adc_control:ac|addr[1]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.283      ;
; 1.103 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.303      ;
; 1.108 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.308      ;
; 1.112 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.311      ;
; 1.114 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.313      ;
; 1.114 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.313      ;
; 1.118 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.317      ;
; 1.119 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.318      ;
; 1.124 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.324      ;
; 1.125 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.325      ;
; 1.132 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.332      ;
; 1.136 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.336      ;
; 1.139 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.055      ; 1.338      ;
; 1.139 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.339      ;
; 1.155 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.056      ; 1.355      ;
; 1.159 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.385      ; 1.688      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50_'                                                                                                                ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.311 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.519      ;
; 0.340 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.540      ;
; 0.489 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.689      ;
; 0.489 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.689      ;
; 0.509 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.709      ;
; 0.654 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.854      ;
; 0.661 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.861      ;
; 0.687 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.887      ;
; 0.704 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 0.904      ;
; 0.941 ; adc_control:ac|data5[2]    ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.078     ; 0.537      ;
; 0.942 ; adc_control:ac|data5[6]    ; led7                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.078     ; 0.538      ;
; 0.943 ; adc_control:ac|data5[5]    ; led6                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.078     ; 0.539      ;
; 0.943 ; adc_control:ac|data5[4]    ; led5                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.078     ; 0.539      ;
; 0.943 ; adc_control:ac|data5[3]    ; led4                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.078     ; 0.539      ;
; 0.943 ; adc_control:ac|data5[1]    ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.078     ; 0.539      ;
; 0.944 ; adc_control:ac|data5[7]    ; led8                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.078     ; 0.540      ;
; 0.944 ; adc_control:ac|data5[0]    ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.078     ; 0.540      ;
; 1.020 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.000        ; 2.130      ; 3.504      ;
; 1.373 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 1.573      ;
; 1.469 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 1.669      ;
; 1.561 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 2.130      ; 3.545      ;
; 1.573 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 1.773      ;
; 1.609 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.056      ; 1.809      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; adc_control:ac|adc_clk_reg ; -1.001 ; -19.772       ;
; clk_50_                    ; -0.321 ; -1.922        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; adc_control:ac|adc_clk_reg ; 0.176 ; 0.000         ;
; clk_50_                    ; 0.185 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_50_                    ; -3.000 ; -17.117       ;
; adc_control:ac|adc_clk_reg ; -1.000 ; -32.000       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'adc_control:ac|adc_clk_reg'                                                                                                              ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.001 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.162      ;
; -0.942 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.103      ;
; -0.935 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.096      ;
; -0.932 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.093      ;
; -0.932 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.093      ;
; -0.931 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.092      ;
; -0.930 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.091      ;
; -0.929 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.090      ;
; -0.929 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.090      ;
; -0.926 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.087      ;
; -0.879 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.040      ;
; -0.873 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.034      ;
; -0.873 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.034      ;
; -0.872 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.033      ;
; -0.871 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.032      ;
; -0.870 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.031      ;
; -0.870 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.031      ;
; -0.868 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[10] ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.868 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.817      ;
; -0.867 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.028      ;
; -0.866 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.027      ;
; -0.866 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.027      ;
; -0.865 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.026      ;
; -0.864 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.025      ;
; -0.863 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.024      ;
; -0.863 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.024      ;
; -0.861 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.022      ;
; -0.860 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.021      ;
; -0.858 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.807      ;
; -0.858 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.807      ;
; -0.858 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.807      ;
; -0.858 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.807      ;
; -0.858 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.807      ;
; -0.858 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.807      ;
; -0.858 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.807      ;
; -0.858 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.807      ;
; -0.855 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 2.016      ;
; -0.837 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.998      ;
; -0.810 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.971      ;
; -0.810 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.971      ;
; -0.809 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.970      ;
; -0.808 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.969      ;
; -0.807 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.968      ;
; -0.807 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.968      ;
; -0.804 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.965      ;
; -0.792 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.953      ;
; -0.792 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.953      ;
; -0.791 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.952      ;
; -0.790 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.951      ;
; -0.789 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.950      ;
; -0.789 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.950      ;
; -0.786 ; adc_control:ac|data_counter[10] ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.947      ;
; -0.786 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.947      ;
; -0.786 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.947      ;
; -0.785 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.946      ;
; -0.784 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.945      ;
; -0.783 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.944      ;
; -0.783 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.944      ;
; -0.780 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.941      ;
; -0.768 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.929      ;
; -0.768 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.929      ;
; -0.767 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.928      ;
; -0.766 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.927      ;
; -0.765 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[3]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.926      ;
; -0.765 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[0]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.926      ;
; -0.762 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data[2]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.923      ;
; -0.742 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data[1]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; 0.174      ; 1.903      ;
; -0.742 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[4] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[3] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[2] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[1] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data5[0] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.691      ;
; -0.736 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[7] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.685      ;
; -0.736 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[6] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.685      ;
; -0.736 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data5[5] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 1.000        ; -0.038     ; 1.685      ;
+--------+---------------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50_'                                                                                                                ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.321 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 1.270      ;
; -0.303 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 1.252      ;
; -0.238 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 1.187      ;
; -0.202 ; adc_control:ac|data5[7]    ; led8                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.303     ; 0.376      ;
; -0.202 ; adc_control:ac|data5[0]    ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.303     ; 0.376      ;
; -0.201 ; adc_control:ac|data5[1]    ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.303     ; 0.375      ;
; -0.200 ; adc_control:ac|data5[5]    ; led6                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.303     ; 0.374      ;
; -0.200 ; adc_control:ac|data5[4]    ; led5                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.303     ; 0.374      ;
; -0.199 ; adc_control:ac|data5[6]    ; led7                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.303     ; 0.373      ;
; -0.199 ; adc_control:ac|data5[3]    ; led4                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.303     ; 0.373      ;
; -0.198 ; adc_control:ac|data5[2]    ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; -0.303     ; 0.372      ;
; -0.159 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 1.108      ;
; -0.140 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.500        ; 1.587      ; 2.309      ;
; 0.150  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 1.000        ; 1.587      ; 2.519      ;
; 0.324  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.625      ;
; 0.324  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.625      ;
; 0.334  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.615      ;
; 0.346  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.603      ;
; 0.425  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.524      ;
; 0.473  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.476      ;
; 0.473  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.476      ;
; 0.563  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.386      ;
; 0.590  ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 1.000        ; -0.038     ; 0.359      ;
+--------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'adc_control:ac|adc_clk_reg'                                                                                                                      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.176 ; adc_control:ac|data[7]          ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[6]          ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[5]          ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[4]          ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[3]          ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[2]          ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[1]          ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|data[0]          ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; adc_control:ac|csn              ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.047      ; 0.307      ;
; 0.184 ; adc_control:ac|din_reg          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.307      ;
; 0.204 ; adc_control:ac|data_counter[0]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.547      ;
; 0.207 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.329      ;
; 0.308 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.430      ;
; 0.308 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.430      ;
; 0.310 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.432      ;
; 0.310 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.432      ;
; 0.310 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.432      ;
; 0.312 ; adc_control:ac|addr[0]          ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.435      ;
; 0.316 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.438      ;
; 0.322 ; adc_control:ac|addr[1]          ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.445      ;
; 0.328 ; adc_control:ac|data_counter[1]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.671      ;
; 0.440 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.783      ;
; 0.444 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.787      ;
; 0.447 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.790      ;
; 0.453 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.796      ;
; 0.457 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.800      ;
; 0.457 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.800      ;
; 0.457 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.579      ;
; 0.457 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.579      ;
; 0.458 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.801      ;
; 0.465 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.587      ;
; 0.468 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.590      ;
; 0.468 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.590      ;
; 0.468 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.590      ;
; 0.471 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.593      ;
; 0.471 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.593      ;
; 0.474 ; adc_control:ac|data_counter[3]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.817      ;
; 0.478 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.821      ;
; 0.479 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.822      ;
; 0.481 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.603      ;
; 0.483 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.826      ;
; 0.488 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.831      ;
; 0.496 ; adc_control:ac|addr[0]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.619      ;
; 0.520 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.642      ;
; 0.520 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.642      ;
; 0.523 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.645      ;
; 0.523 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.645      ;
; 0.527 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.870      ;
; 0.528 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.650      ;
; 0.530 ; adc_control:ac|data_counter[0]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.652      ;
; 0.532 ; adc_control:ac|data_counter[11] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.654      ;
; 0.534 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.656      ;
; 0.534 ; adc_control:ac|data_counter[8]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.656      ;
; 0.537 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.659      ;
; 0.556 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.678      ;
; 0.559 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.681      ;
; 0.577 ; adc_control:ac|data[5]          ; adc_control:ac|data5[5]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.174     ; 0.487      ;
; 0.578 ; adc_control:ac|data[6]          ; adc_control:ac|data5[6]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.174     ; 0.488      ;
; 0.578 ; adc_control:ac|data[3]          ; adc_control:ac|data5[3]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.174     ; 0.488      ;
; 0.578 ; adc_control:ac|data[0]          ; adc_control:ac|data5[0]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.174     ; 0.488      ;
; 0.586 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[9]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.708      ;
; 0.586 ; adc_control:ac|data_counter[7]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.708      ;
; 0.587 ; adc_control:ac|data[4]          ; adc_control:ac|data5[4]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.174     ; 0.497      ;
; 0.588 ; adc_control:ac|data[7]          ; adc_control:ac|data5[7]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.174     ; 0.498      ;
; 0.589 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[10] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.711      ;
; 0.593 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.936      ;
; 0.597 ; adc_control:ac|data[1]          ; adc_control:ac|data5[1]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.174     ; 0.507      ;
; 0.600 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.943      ;
; 0.600 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.722      ;
; 0.613 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.735      ;
; 0.614 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.736      ;
; 0.616 ; adc_control:ac|data_counter[1]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.738      ;
; 0.616 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[5]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.738      ;
; 0.619 ; adc_control:ac|data_counter[1]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 0.962      ;
; 0.619 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data_counter[6]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.741      ;
; 0.620 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.742      ;
; 0.620 ; adc_control:ac|data_counter[6]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.742      ;
; 0.622 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[7]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.744      ;
; 0.625 ; adc_control:ac|data_counter[4]  ; adc_control:ac|data_counter[8]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.747      ;
; 0.634 ; adc_control:ac|addr[1]          ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.039      ; 0.757      ;
; 0.644 ; adc_control:ac|data[2]          ; adc_control:ac|data5[2]         ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; -0.174     ; 0.554      ;
; 0.650 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.772      ;
; 0.650 ; adc_control:ac|data_counter[2]  ; adc_control:ac|addr[1]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.772      ;
; 0.652 ; adc_control:ac|data_counter[5]  ; adc_control:ac|data_counter[11] ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.774      ;
; 0.653 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.775      ;
; 0.657 ; adc_control:ac|data_counter[2]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.779      ;
; 0.658 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[5]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 1.001      ;
; 0.659 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[7]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 1.002      ;
; 0.659 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[6]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 1.002      ;
; 0.659 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[4]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 1.002      ;
; 0.662 ; adc_control:ac|data_counter[9]  ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.784      ;
; 0.664 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 1.007      ;
; 0.664 ; adc_control:ac|data_counter[2]  ; adc_control:ac|csn              ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 1.007      ;
; 0.665 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[3]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 1.008      ;
; 0.666 ; adc_control:ac|data_counter[3]  ; adc_control:ac|data[0]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 1.009      ;
; 0.666 ; adc_control:ac|data_counter[2]  ; adc_control:ac|data[2]          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.259      ; 1.009      ;
; 0.672 ; adc_control:ac|data_counter[1]  ; adc_control:ac|din_reg          ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.794      ;
; 0.672 ; adc_control:ac|data_counter[10] ; adc_control:ac|data_counter[4]  ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0.000        ; 0.038      ; 0.794      ;
+-------+---------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50_'                                                                                                                ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.185 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[0]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.314      ;
; 0.201 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.323      ;
; 0.281 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.403      ;
; 0.282 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.404      ;
; 0.302 ; adc_control:ac|counter[1]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.424      ;
; 0.377 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[3]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.499      ;
; 0.384 ; adc_control:ac|counter[0]  ; adc_control:ac|counter[2]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.506      ;
; 0.399 ; adc_control:ac|counter[2]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.521      ;
; 0.404 ; adc_control:ac|counter[3]  ; adc_control:ac|counter[1]  ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.526      ;
; 0.445 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; 0.000        ; 1.639      ; 2.303      ;
; 0.763 ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; 1.639      ; 2.121      ;
; 0.822 ; adc_control:ac|counter[2]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.944      ;
; 0.862 ; adc_control:ac|counter[3]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 0.984      ;
; 0.864 ; adc_control:ac|data5[6]    ; led7                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.164     ; 0.314      ;
; 0.864 ; adc_control:ac|data5[3]    ; led4                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.164     ; 0.314      ;
; 0.864 ; adc_control:ac|data5[2]    ; led3                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.164     ; 0.314      ;
; 0.865 ; adc_control:ac|data5[5]    ; led6                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.164     ; 0.315      ;
; 0.865 ; adc_control:ac|data5[4]    ; led5                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.164     ; 0.315      ;
; 0.866 ; adc_control:ac|data5[7]    ; led8                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.164     ; 0.316      ;
; 0.866 ; adc_control:ac|data5[1]    ; led2                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.164     ; 0.316      ;
; 0.867 ; adc_control:ac|data5[0]    ; led1                       ; adc_control:ac|adc_clk_reg ; clk_50_     ; -0.500       ; -0.164     ; 0.317      ;
; 0.928 ; adc_control:ac|counter[1]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 1.050      ;
; 0.966 ; adc_control:ac|counter[0]  ; adc_control:ac|adc_clk_reg ; clk_50_                    ; clk_50_     ; 0.000        ; 0.038      ; 1.088      ;
+-------+----------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -2.652  ; 0.176 ; N/A      ; N/A     ; -3.000              ;
;  adc_control:ac|adc_clk_reg ; -2.652  ; 0.176 ; N/A      ; N/A     ; -1.000              ;
;  clk_50_                    ; -1.352  ; 0.185 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS             ; -67.935 ; 0.0   ; 0.0      ; 0.0     ; -49.117             ;
;  adc_control:ac|adc_clk_reg ; -61.698 ; 0.000 ; N/A      ; N/A     ; -32.000             ;
;  clk_50_                    ; -6.237  ; 0.000 ; N/A      ; N/A     ; -17.117             ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; adc_cs_n_     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; din_          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_sck_      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led4_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led5_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led6_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led7_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led8_         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_50_                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout_                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_cs_n_     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; din_          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; adc_sck_      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; tx_           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led1_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led2_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led3_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led4_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led5_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; led6_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; led7_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; led8_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_cs_n_     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; din_          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; adc_sck_      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; tx_           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led1_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led2_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led3_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led4_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led5_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; led6_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; led7_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; led8_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_cs_n_     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; din_          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc_sck_      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx_           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led1_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led2_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led3_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led4_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led5_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led6_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; led7_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; led8_         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0        ; 0        ; 0        ; 995      ;
; adc_control:ac|adc_clk_reg ; clk_50_                    ; 0        ; 8        ; 1        ; 1        ;
; clk_50_                    ; clk_50_                    ; 0        ; 0        ; 0        ; 16       ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; 0        ; 0        ; 0        ; 995      ;
; adc_control:ac|adc_clk_reg ; clk_50_                    ; 0        ; 8        ; 1        ; 1        ;
; clk_50_                    ; clk_50_                    ; 0        ; 0        ; 0        ; 16       ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; adc_control:ac|adc_clk_reg ; adc_control:ac|adc_clk_reg ; Base ; Constrained ;
; clk_50_                    ; clk_50_                    ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; dout_      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_cs_n_   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adc_sck_    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din_        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led1_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led3_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led4_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led5_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led6_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led7_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led8_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; dout_      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_cs_n_   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; adc_sck_    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din_        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led1_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led3_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led4_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led5_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led6_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led7_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led8_       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Fri Feb 10 20:56:53 2023
Info: Command: quartus_sta swacchat_bot -c swacchat_bot
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'swacchat_bot.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name adc_control:ac|adc_clk_reg adc_control:ac|adc_clk_reg
    Info (332105): create_clock -period 1.000 -name clk_50_ clk_50_
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.652
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.652             -61.698 adc_control:ac|adc_clk_reg 
    Info (332119):    -1.352              -6.237 clk_50_ 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.341               0.000 adc_control:ac|adc_clk_reg 
    Info (332119):     0.356               0.000 clk_50_ 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -16.000 clk_50_ 
    Info (332119):    -1.000             -32.000 adc_control:ac|adc_clk_reg 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.263
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.263             -52.334 adc_control:ac|adc_clk_reg 
    Info (332119):    -1.099              -4.530 clk_50_ 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 adc_control:ac|adc_clk_reg 
    Info (332119):     0.311               0.000 clk_50_ 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -16.000 clk_50_ 
    Info (332119):    -1.000             -32.000 adc_control:ac|adc_clk_reg 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.001
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.001             -19.772 adc_control:ac|adc_clk_reg 
    Info (332119):    -0.321              -1.922 clk_50_ 
Info (332146): Worst-case hold slack is 0.176
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.176               0.000 adc_control:ac|adc_clk_reg 
    Info (332119):     0.185               0.000 clk_50_ 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -17.117 clk_50_ 
    Info (332119):    -1.000             -32.000 adc_control:ac|adc_clk_reg 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4909 megabytes
    Info: Processing ended: Fri Feb 10 20:56:56 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


