TimeQuest Timing Analyzer report for wrapper
Sat Nov 16 02:05:34 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_27'
 12. Slow Model Hold: 'CLOCK_27'
 13. Slow Model Minimum Pulse Width: 'CLOCK_27'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_27'
 26. Fast Model Hold: 'CLOCK_27'
 27. Fast Model Minimum Pulse Width: 'CLOCK_27'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; wrapper                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_27   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_27 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 33.69 MHz ; 33.69 MHz       ; CLOCK_27   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_27 ; -28.684 ; -405252.173   ;
+----------+---------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_27 ; 1.709 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_27 ; -1.380 ; -17561.380         ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                                                                                                                      ;
+---------+-----------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                     ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -28.684 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 29.722     ;
; -28.655 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 29.696     ;
; -28.644 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 29.678     ;
; -28.615 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 29.652     ;
; -28.601 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 29.635     ;
; -28.597 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 29.635     ;
; -28.596 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 29.630     ;
; -28.572 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 29.609     ;
; -28.568 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 29.609     ;
; -28.567 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 29.604     ;
; -28.543 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 29.561     ;
; -28.542 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 29.560     ;
; -28.503 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 29.517     ;
; -28.502 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 29.516     ;
; -28.497 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 29.526     ;
; -28.471 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 29.507     ;
; -28.468 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 29.500     ;
; -28.460 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 29.474     ;
; -28.459 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 29.473     ;
; -28.456 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 29.474     ;
; -28.455 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 29.469     ;
; -28.455 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 29.473     ;
; -28.454 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 29.468     ;
; -28.441 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 29.479     ;
; -28.435 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 29.469     ;
; -28.431 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 29.463     ;
; -28.412 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 29.453     ;
; -28.406 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 29.443     ;
; -28.399 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 29.437     ;
; -28.398 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 29.436     ;
; -28.388 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 29.420     ;
; -28.384 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 29.420     ;
; -28.383 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 29.415     ;
; -28.370 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 29.405     ;
; -28.370 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 29.405     ;
; -28.359 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 29.393     ;
; -28.358 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 29.392     ;
; -28.356 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.027     ; 29.365     ;
; -28.355 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.027     ; 29.364     ;
; -28.330 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 29.361     ;
; -28.330 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 29.361     ;
; -28.321 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 29.319     ;
; -28.318 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 29.316     ;
; -28.316 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 29.350     ;
; -28.315 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 29.349     ;
; -28.312 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 29.350     ;
; -28.311 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 29.345     ;
; -28.311 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 29.349     ;
; -28.310 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 29.344     ;
; -28.300 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 29.318     ;
; -28.299 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 29.317     ;
; -28.294 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 29.308     ;
; -28.293 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 29.307     ;
; -28.287 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 29.318     ;
; -28.287 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 29.318     ;
; -28.284 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 29.311     ;
; -28.283 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 29.318     ;
; -28.283 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 29.318     ;
; -28.282 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 29.313     ;
; -28.282 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 29.313     ;
; -28.281 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.042     ; 29.275     ;
; -28.278 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.042     ; 29.272     ;
; -28.276 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][26]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 29.303     ;
; -28.264 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 29.279     ;
; -28.263 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[5][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.021     ; 29.278     ;
; -28.254 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[16][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.040     ; 29.250     ;
; -28.251 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.040     ; 29.247     ;
; -28.240 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.054     ; 29.222     ;
; -28.238 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.054     ; 29.220     ;
; -28.238 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.042     ; 29.232     ;
; -28.236 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][26]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.013     ; 29.259     ;
; -28.235 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.042     ; 29.229     ;
; -28.234 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 29.232     ;
; -28.233 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.042     ; 29.227     ;
; -28.231 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.040     ; 29.227     ;
; -28.231 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 29.229     ;
; -28.230 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.042     ; 29.224     ;
; -28.228 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 29.264     ;
; -28.227 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.040     ; 29.223     ;
; -28.224 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.025     ; 29.235     ;
; -28.223 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[5][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.025     ; 29.234     ;
; -28.222 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 29.254     ;
; -28.221 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[25][17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 29.251     ;
; -28.214 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[16][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.044     ; 29.206     ;
; -28.212 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 29.241     ;
; -28.211 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 29.240     ;
; -28.211 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.044     ; 29.203     ;
; -28.200 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.058     ; 29.178     ;
; -28.198 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][10] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.058     ; 29.176     ;
; -28.193 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][26]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.013     ; 29.216     ;
; -28.191 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.044     ; 29.183     ;
; -28.189 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][26]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 29.216     ;
; -28.188 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][26]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.013     ; 29.211     ;
; -28.187 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.044     ; 29.179     ;
; -28.183 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[10][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 29.223     ;
; -28.183 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.010     ; 29.209     ;
; -28.183 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[23][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.010     ; 29.209     ;
; -28.182 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[3][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 29.222     ;
; -28.181 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.025     ; 29.192     ;
; -28.181 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[25][17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.010     ; 29.207     ;
+---------+-----------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.709 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][11]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 1.971      ;
; 1.731 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][14]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 1.993      ;
; 1.933 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[1]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][9]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.195      ;
; 1.962 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[13]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][13]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.224      ;
; 2.000 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[11]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][11]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.262      ;
; 2.022 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[13][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.289      ;
; 2.023 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.290      ;
; 2.064 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.331      ;
; 2.065 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[29][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.332      ;
; 2.065 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[14]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][14]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 2.334      ;
; 2.077 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.339      ;
; 2.087 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[20][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.349      ;
; 2.089 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[21][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.351      ;
; 2.102 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][13]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.364      ;
; 2.106 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][6]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.012      ; 2.384      ;
; 2.106 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[18][6]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.012      ; 2.384      ;
; 2.107 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[13][11]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.369      ;
; 2.130 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][14]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.392      ;
; 2.145 ; singlecycle:single_cycle|regfile:reg_files|register_array[27][31]             ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[31] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.411      ;
; 2.243 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[12][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.510      ;
; 2.246 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.513      ;
; 2.294 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.561      ;
; 2.295 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[12][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.562      ;
; 2.299 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.006     ; 2.559      ;
; 2.329 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[1]  ; singlecycle:single_cycle|regfile:reg_files|register_array[13][9]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.591      ;
; 2.350 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[30]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[30]                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.616      ;
; 2.388 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[14][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.650      ;
; 2.398 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[11]  ; singlecycle:single_cycle|regfile:reg_files|register_array[13][11]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.660      ;
; 2.399 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[7][31]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.022      ; 2.687      ;
; 2.402 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[28][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.014      ; 2.682      ;
; 2.402 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[19][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.014      ; 2.682      ;
; 2.435 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][31]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.007     ; 2.694      ;
; 2.439 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[11][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.007     ; 2.698      ;
; 2.464 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[14]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][14]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 2.733      ;
; 2.465 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[12]                                 ; singlecycle:single_cycle|regfile:reg_files|register_array[9][6]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.729      ;
; 2.465 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[12]                                 ; singlecycle:single_cycle|regfile:reg_files|register_array[9][4]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.729      ;
; 2.465 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[12]                                 ; singlecycle:single_cycle|regfile:reg_files|register_array[9][11]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.729      ;
; 2.465 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[12]                                 ; singlecycle:single_cycle|regfile:reg_files|register_array[9][2]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.729      ;
; 2.465 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[12]                                 ; singlecycle:single_cycle|regfile:reg_files|register_array[9][8]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.729      ;
; 2.481 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][11]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.743      ;
; 2.483 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][11]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.745      ;
; 2.484 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[18][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.013      ; 2.763      ;
; 2.485 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[31]  ; singlecycle:single_cycle|regfile:reg_files|register_array[20][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.747      ;
; 2.487 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[31]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.749      ;
; 2.513 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[10][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.005      ; 2.784      ;
; 2.517 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.784      ;
; 2.519 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[13][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.786      ;
; 2.521 ; singlecycle:single_cycle|regfile:reg_files|register_array[27][31]             ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~14495      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.023      ; 2.810      ;
; 2.529 ; singlecycle:single_cycle|regfile:reg_files|register_array[10][26]             ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~16378      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.795      ;
; 2.541 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.010      ; 2.817      ;
; 2.541 ; singlecycle:single_cycle|regfile:reg_files|register_array[7][0]               ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.809      ;
; 2.554 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[20][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.022      ; 2.842      ;
; 2.555 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[21][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.022      ; 2.843      ;
; 2.558 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[1][2]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.015      ; 2.839      ;
; 2.561 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[1]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][9]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.823      ;
; 2.562 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[1]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][9]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.824      ;
; 2.570 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[11][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.013      ; 2.849      ;
; 2.572 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[9][2]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.013      ; 2.851      ;
; 2.572 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.005     ; 2.833      ;
; 2.584 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[29][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.029      ; 2.879      ;
; 2.584 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[17][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.029      ; 2.879      ;
; 2.586 ; singlecycle:single_cycle|regfile:reg_files|register_array[3][21]              ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex2[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.031     ; 2.821      ;
; 2.587 ; singlecycle:single_cycle|regfile:reg_files|register_array[1][21]              ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex2[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.031     ; 2.822      ;
; 2.589 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[24][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.013      ; 2.868      ;
; 2.589 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][0]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.010      ; 2.865      ;
; 2.590 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[25][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.013      ; 2.869      ;
; 2.598 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[19][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.025      ; 2.889      ;
; 2.598 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[11][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.013     ; 2.851      ;
; 2.599 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[23][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.025      ; 2.890      ;
; 2.600 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.013      ; 2.879      ;
; 2.600 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[8][0]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.013     ; 2.853      ;
; 2.609 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[3][23]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.019      ; 2.894      ;
; 2.609 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.015      ; 2.890      ;
; 2.610 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][23]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.019      ; 2.895      ;
; 2.616 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][6]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.009      ; 2.891      ;
; 2.624 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][6]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.008      ; 2.898      ;
; 2.624 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][6]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.008      ; 2.898      ;
; 2.635 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[8][31]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.022      ; 2.923      ;
; 2.638 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][6]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.005      ; 2.909      ;
; 2.638 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[3][6]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.005      ; 2.909      ;
; 2.662 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[9]   ; singlecycle:single_cycle|regfile:reg_files|register_array[15][9]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.924      ;
; 2.674 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[5][14]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.030      ; 2.970      ;
; 2.679 ; singlecycle:single_cycle|regfile:reg_files|register_array[3][9]               ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[9]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.036     ; 2.909      ;
; 2.682 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.025      ; 2.973      ;
; 2.685 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[27][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.953      ;
; 2.688 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[9][31]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.005     ; 2.949      ;
; 2.688 ; singlecycle:single_cycle|regfile:reg_files|register_array[27][31]             ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~9887       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.014      ; 2.968      ;
; 2.689 ; singlecycle:single_cycle|regfile:reg_files|register_array[27][31]             ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~8863       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.014      ; 2.969      ;
; 2.689 ; singlecycle:single_cycle|regfile:reg_files|register_array[10][20]             ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex2[4]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.022     ; 2.933      ;
; 2.690 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[24][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.029      ; 2.985      ;
; 2.691 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.029      ; 2.986      ;
; 2.697 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[22][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.019      ; 2.982      ;
; 2.697 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[31]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.006     ; 2.957      ;
; 2.702 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[9][11]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 2.965      ;
; 2.703 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[9][23]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.007     ; 2.962      ;
; 2.704 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[11][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.007     ; 2.963      ;
; 2.707 ; singlecycle:single_cycle|regfile:reg_files|register_array[4][0]               ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.005      ; 2.978      ;
; 2.718 ; singlecycle:single_cycle|regfile:reg_files|register_array[14][8]              ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.007     ; 2.977      ;
; 2.718 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][0]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.006      ; 2.990      ;
; 2.720 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[15] ; singlecycle:single_cycle|regfile:reg_files|register_array[15][15]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.045      ; 3.031      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~100   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~100   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1000  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1000  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10002 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10002 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10003 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10003 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1001  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1001  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10012 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10012 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10013 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10013 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10014 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10014 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10015 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10015 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10016 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10016 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10017 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10017 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10018 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10018 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10019 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10019 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1002  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1002  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10020 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10020 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10021 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10021 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10022 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10022 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10023 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10023 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10024 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10024 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10025 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10025 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10026 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10026 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10027 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10027 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10028 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10028 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10029 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10029 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1003  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1003  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10030 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10030 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10031 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10031 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10032 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10032 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10033 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10033 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10034 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10034 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10035 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10035 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10036 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10036 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10037 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10037 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10038 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10038 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10039 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10039 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1004  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1004  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10040 ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_27   ; 12.025 ; 12.025 ; Rise       ; CLOCK_27        ;
;  KEY[0]   ; CLOCK_27   ; 11.958 ; 11.958 ; Rise       ; CLOCK_27        ;
;  KEY[1]   ; CLOCK_27   ; 12.025 ; 12.025 ; Rise       ; CLOCK_27        ;
;  KEY[2]   ; CLOCK_27   ; 9.976  ; 9.976  ; Rise       ; CLOCK_27        ;
;  KEY[3]   ; CLOCK_27   ; 11.315 ; 11.315 ; Rise       ; CLOCK_27        ;
; SW[*]     ; CLOCK_27   ; 13.684 ; 13.684 ; Rise       ; CLOCK_27        ;
;  SW[0]    ; CLOCK_27   ; 6.564  ; 6.564  ; Rise       ; CLOCK_27        ;
;  SW[1]    ; CLOCK_27   ; 7.343  ; 7.343  ; Rise       ; CLOCK_27        ;
;  SW[2]    ; CLOCK_27   ; 7.467  ; 7.467  ; Rise       ; CLOCK_27        ;
;  SW[3]    ; CLOCK_27   ; 5.798  ; 5.798  ; Rise       ; CLOCK_27        ;
;  SW[4]    ; CLOCK_27   ; 4.717  ; 4.717  ; Rise       ; CLOCK_27        ;
;  SW[5]    ; CLOCK_27   ; 4.597  ; 4.597  ; Rise       ; CLOCK_27        ;
;  SW[6]    ; CLOCK_27   ; 5.398  ; 5.398  ; Rise       ; CLOCK_27        ;
;  SW[7]    ; CLOCK_27   ; 8.649  ; 8.649  ; Rise       ; CLOCK_27        ;
;  SW[8]    ; CLOCK_27   ; 5.350  ; 5.350  ; Rise       ; CLOCK_27        ;
;  SW[9]    ; CLOCK_27   ; 4.072  ; 4.072  ; Rise       ; CLOCK_27        ;
;  SW[10]   ; CLOCK_27   ; 4.628  ; 4.628  ; Rise       ; CLOCK_27        ;
;  SW[11]   ; CLOCK_27   ; 3.840  ; 3.840  ; Rise       ; CLOCK_27        ;
;  SW[12]   ; CLOCK_27   ; 4.700  ; 4.700  ; Rise       ; CLOCK_27        ;
;  SW[13]   ; CLOCK_27   ; 10.325 ; 10.325 ; Rise       ; CLOCK_27        ;
;  SW[14]   ; CLOCK_27   ; 9.432  ; 9.432  ; Rise       ; CLOCK_27        ;
;  SW[15]   ; CLOCK_27   ; 13.684 ; 13.684 ; Rise       ; CLOCK_27        ;
;  SW[16]   ; CLOCK_27   ; 10.645 ; 10.645 ; Rise       ; CLOCK_27        ;
;  SW[17]   ; CLOCK_27   ; 10.664 ; 10.664 ; Rise       ; CLOCK_27        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; KEY[*]    ; CLOCK_27   ; -8.449  ; -8.449  ; Rise       ; CLOCK_27        ;
;  KEY[0]   ; CLOCK_27   ; -10.328 ; -10.328 ; Rise       ; CLOCK_27        ;
;  KEY[1]   ; CLOCK_27   ; -9.674  ; -9.674  ; Rise       ; CLOCK_27        ;
;  KEY[2]   ; CLOCK_27   ; -8.449  ; -8.449  ; Rise       ; CLOCK_27        ;
;  KEY[3]   ; CLOCK_27   ; -9.309  ; -9.309  ; Rise       ; CLOCK_27        ;
; SW[*]     ; CLOCK_27   ; -1.559  ; -1.559  ; Rise       ; CLOCK_27        ;
;  SW[0]    ; CLOCK_27   ; -4.934  ; -4.934  ; Rise       ; CLOCK_27        ;
;  SW[1]    ; CLOCK_27   ; -4.992  ; -4.992  ; Rise       ; CLOCK_27        ;
;  SW[2]    ; CLOCK_27   ; -5.940  ; -5.940  ; Rise       ; CLOCK_27        ;
;  SW[3]    ; CLOCK_27   ; -3.792  ; -3.792  ; Rise       ; CLOCK_27        ;
;  SW[4]    ; CLOCK_27   ; -2.329  ; -2.329  ; Rise       ; CLOCK_27        ;
;  SW[5]    ; CLOCK_27   ; -3.105  ; -3.105  ; Rise       ; CLOCK_27        ;
;  SW[6]    ; CLOCK_27   ; -3.709  ; -3.709  ; Rise       ; CLOCK_27        ;
;  SW[7]    ; CLOCK_27   ; -5.053  ; -5.053  ; Rise       ; CLOCK_27        ;
;  SW[8]    ; CLOCK_27   ; -3.524  ; -3.524  ; Rise       ; CLOCK_27        ;
;  SW[9]    ; CLOCK_27   ; -2.076  ; -2.076  ; Rise       ; CLOCK_27        ;
;  SW[10]   ; CLOCK_27   ; -2.348  ; -2.348  ; Rise       ; CLOCK_27        ;
;  SW[11]   ; CLOCK_27   ; -1.559  ; -1.559  ; Rise       ; CLOCK_27        ;
;  SW[12]   ; CLOCK_27   ; -2.915  ; -2.915  ; Rise       ; CLOCK_27        ;
;  SW[13]   ; CLOCK_27   ; -8.231  ; -8.231  ; Rise       ; CLOCK_27        ;
;  SW[14]   ; CLOCK_27   ; -7.638  ; -7.638  ; Rise       ; CLOCK_27        ;
;  SW[15]   ; CLOCK_27   ; -9.392  ; -9.392  ; Rise       ; CLOCK_27        ;
;  SW[16]   ; CLOCK_27   ; -8.783  ; -8.783  ; Rise       ; CLOCK_27        ;
;  SW[17]   ; CLOCK_27   ; -5.145  ; -5.145  ; Rise       ; CLOCK_27        ;
+-----------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; CLOCK_27   ; 13.459 ; 13.459 ; Rise       ; CLOCK_27        ;
;  HEX0[0]     ; CLOCK_27   ; 7.042  ; 7.042  ; Rise       ; CLOCK_27        ;
;  HEX0[1]     ; CLOCK_27   ; 8.365  ; 8.365  ; Rise       ; CLOCK_27        ;
;  HEX0[2]     ; CLOCK_27   ; 7.077  ; 7.077  ; Rise       ; CLOCK_27        ;
;  HEX0[3]     ; CLOCK_27   ; 7.547  ; 7.547  ; Rise       ; CLOCK_27        ;
;  HEX0[4]     ; CLOCK_27   ; 7.612  ; 7.612  ; Rise       ; CLOCK_27        ;
;  HEX0[5]     ; CLOCK_27   ; 7.961  ; 7.961  ; Rise       ; CLOCK_27        ;
;  HEX0[6]     ; CLOCK_27   ; 13.459 ; 13.459 ; Rise       ; CLOCK_27        ;
; HEX1[*]      ; CLOCK_27   ; 13.646 ; 13.646 ; Rise       ; CLOCK_27        ;
;  HEX1[0]     ; CLOCK_27   ; 10.140 ; 10.140 ; Rise       ; CLOCK_27        ;
;  HEX1[1]     ; CLOCK_27   ; 13.646 ; 13.646 ; Rise       ; CLOCK_27        ;
;  HEX1[2]     ; CLOCK_27   ; 10.488 ; 10.488 ; Rise       ; CLOCK_27        ;
;  HEX1[3]     ; CLOCK_27   ; 9.596  ; 9.596  ; Rise       ; CLOCK_27        ;
;  HEX1[4]     ; CLOCK_27   ; 13.531 ; 13.531 ; Rise       ; CLOCK_27        ;
;  HEX1[5]     ; CLOCK_27   ; 11.645 ; 11.645 ; Rise       ; CLOCK_27        ;
;  HEX1[6]     ; CLOCK_27   ; 8.930  ; 8.930  ; Rise       ; CLOCK_27        ;
; HEX2[*]      ; CLOCK_27   ; 15.484 ; 15.484 ; Rise       ; CLOCK_27        ;
;  HEX2[0]     ; CLOCK_27   ; 7.546  ; 7.546  ; Rise       ; CLOCK_27        ;
;  HEX2[1]     ; CLOCK_27   ; 7.635  ; 7.635  ; Rise       ; CLOCK_27        ;
;  HEX2[2]     ; CLOCK_27   ; 10.434 ; 10.434 ; Rise       ; CLOCK_27        ;
;  HEX2[3]     ; CLOCK_27   ; 15.484 ; 15.484 ; Rise       ; CLOCK_27        ;
;  HEX2[4]     ; CLOCK_27   ; 14.650 ; 14.650 ; Rise       ; CLOCK_27        ;
;  HEX2[5]     ; CLOCK_27   ; 8.471  ; 8.471  ; Rise       ; CLOCK_27        ;
;  HEX2[6]     ; CLOCK_27   ; 11.675 ; 11.675 ; Rise       ; CLOCK_27        ;
; HEX3[*]      ; CLOCK_27   ; 12.713 ; 12.713 ; Rise       ; CLOCK_27        ;
;  HEX3[0]     ; CLOCK_27   ; 12.713 ; 12.713 ; Rise       ; CLOCK_27        ;
;  HEX3[1]     ; CLOCK_27   ; 8.672  ; 8.672  ; Rise       ; CLOCK_27        ;
;  HEX3[2]     ; CLOCK_27   ; 9.929  ; 9.929  ; Rise       ; CLOCK_27        ;
;  HEX3[3]     ; CLOCK_27   ; 8.687  ; 8.687  ; Rise       ; CLOCK_27        ;
;  HEX3[4]     ; CLOCK_27   ; 8.175  ; 8.175  ; Rise       ; CLOCK_27        ;
;  HEX3[5]     ; CLOCK_27   ; 7.414  ; 7.414  ; Rise       ; CLOCK_27        ;
;  HEX3[6]     ; CLOCK_27   ; 9.424  ; 9.424  ; Rise       ; CLOCK_27        ;
; HEX4[*]      ; CLOCK_27   ; 9.495  ; 9.495  ; Rise       ; CLOCK_27        ;
;  HEX4[0]     ; CLOCK_27   ; 7.600  ; 7.600  ; Rise       ; CLOCK_27        ;
;  HEX4[1]     ; CLOCK_27   ; 6.993  ; 6.993  ; Rise       ; CLOCK_27        ;
;  HEX4[2]     ; CLOCK_27   ; 7.947  ; 7.947  ; Rise       ; CLOCK_27        ;
;  HEX4[3]     ; CLOCK_27   ; 9.495  ; 9.495  ; Rise       ; CLOCK_27        ;
;  HEX4[4]     ; CLOCK_27   ; 7.510  ; 7.510  ; Rise       ; CLOCK_27        ;
;  HEX4[5]     ; CLOCK_27   ; 7.495  ; 7.495  ; Rise       ; CLOCK_27        ;
;  HEX4[6]     ; CLOCK_27   ; 6.740  ; 6.740  ; Rise       ; CLOCK_27        ;
; HEX5[*]      ; CLOCK_27   ; 11.525 ; 11.525 ; Rise       ; CLOCK_27        ;
;  HEX5[0]     ; CLOCK_27   ; 7.380  ; 7.380  ; Rise       ; CLOCK_27        ;
;  HEX5[1]     ; CLOCK_27   ; 9.112  ; 9.112  ; Rise       ; CLOCK_27        ;
;  HEX5[2]     ; CLOCK_27   ; 8.024  ; 8.024  ; Rise       ; CLOCK_27        ;
;  HEX5[3]     ; CLOCK_27   ; 7.758  ; 7.758  ; Rise       ; CLOCK_27        ;
;  HEX5[4]     ; CLOCK_27   ; 11.525 ; 11.525 ; Rise       ; CLOCK_27        ;
;  HEX5[5]     ; CLOCK_27   ; 8.249  ; 8.249  ; Rise       ; CLOCK_27        ;
;  HEX5[6]     ; CLOCK_27   ; 9.329  ; 9.329  ; Rise       ; CLOCK_27        ;
; HEX6[*]      ; CLOCK_27   ; 8.844  ; 8.844  ; Rise       ; CLOCK_27        ;
;  HEX6[0]     ; CLOCK_27   ; 7.507  ; 7.507  ; Rise       ; CLOCK_27        ;
;  HEX6[1]     ; CLOCK_27   ; 8.582  ; 8.582  ; Rise       ; CLOCK_27        ;
;  HEX6[2]     ; CLOCK_27   ; 7.532  ; 7.532  ; Rise       ; CLOCK_27        ;
;  HEX6[3]     ; CLOCK_27   ; 8.620  ; 8.620  ; Rise       ; CLOCK_27        ;
;  HEX6[4]     ; CLOCK_27   ; 8.844  ; 8.844  ; Rise       ; CLOCK_27        ;
;  HEX6[5]     ; CLOCK_27   ; 8.540  ; 8.540  ; Rise       ; CLOCK_27        ;
;  HEX6[6]     ; CLOCK_27   ; 8.649  ; 8.649  ; Rise       ; CLOCK_27        ;
; HEX7[*]      ; CLOCK_27   ; 8.842  ; 8.842  ; Rise       ; CLOCK_27        ;
;  HEX7[0]     ; CLOCK_27   ; 8.679  ; 8.679  ; Rise       ; CLOCK_27        ;
;  HEX7[1]     ; CLOCK_27   ; 8.714  ; 8.714  ; Rise       ; CLOCK_27        ;
;  HEX7[2]     ; CLOCK_27   ; 8.289  ; 8.289  ; Rise       ; CLOCK_27        ;
;  HEX7[3]     ; CLOCK_27   ; 8.813  ; 8.813  ; Rise       ; CLOCK_27        ;
;  HEX7[4]     ; CLOCK_27   ; 8.149  ; 8.149  ; Rise       ; CLOCK_27        ;
;  HEX7[5]     ; CLOCK_27   ; 8.666  ; 8.666  ; Rise       ; CLOCK_27        ;
;  HEX7[6]     ; CLOCK_27   ; 8.842  ; 8.842  ; Rise       ; CLOCK_27        ;
; LCD_DATA[*]  ; CLOCK_27   ; 9.545  ; 9.545  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[0] ; CLOCK_27   ; 8.897  ; 8.897  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[1] ; CLOCK_27   ; 9.545  ; 9.545  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[2] ; CLOCK_27   ; 9.288  ; 9.288  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[3] ; CLOCK_27   ; 9.219  ; 9.219  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[4] ; CLOCK_27   ; 8.009  ; 8.009  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[5] ; CLOCK_27   ; 8.692  ; 8.692  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[6] ; CLOCK_27   ; 8.668  ; 8.668  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[7] ; CLOCK_27   ; 8.744  ; 8.744  ; Rise       ; CLOCK_27        ;
; LCD_EN       ; CLOCK_27   ; 8.723  ; 8.723  ; Rise       ; CLOCK_27        ;
; LCD_RS       ; CLOCK_27   ; 8.597  ; 8.597  ; Rise       ; CLOCK_27        ;
; LCD_RW       ; CLOCK_27   ; 8.679  ; 8.679  ; Rise       ; CLOCK_27        ;
; LEDG[*]      ; CLOCK_27   ; 14.656 ; 14.656 ; Rise       ; CLOCK_27        ;
;  LEDG[0]     ; CLOCK_27   ; 9.878  ; 9.878  ; Rise       ; CLOCK_27        ;
;  LEDG[1]     ; CLOCK_27   ; 10.090 ; 10.090 ; Rise       ; CLOCK_27        ;
;  LEDG[2]     ; CLOCK_27   ; 14.656 ; 14.656 ; Rise       ; CLOCK_27        ;
;  LEDG[3]     ; CLOCK_27   ; 9.441  ; 9.441  ; Rise       ; CLOCK_27        ;
;  LEDG[4]     ; CLOCK_27   ; 10.028 ; 10.028 ; Rise       ; CLOCK_27        ;
;  LEDG[5]     ; CLOCK_27   ; 8.532  ; 8.532  ; Rise       ; CLOCK_27        ;
;  LEDG[6]     ; CLOCK_27   ; 10.917 ; 10.917 ; Rise       ; CLOCK_27        ;
;  LEDG[7]     ; CLOCK_27   ; 10.344 ; 10.344 ; Rise       ; CLOCK_27        ;
; LEDR[*]      ; CLOCK_27   ; 12.390 ; 12.390 ; Rise       ; CLOCK_27        ;
;  LEDR[0]     ; CLOCK_27   ; 10.681 ; 10.681 ; Rise       ; CLOCK_27        ;
;  LEDR[1]     ; CLOCK_27   ; 9.684  ; 9.684  ; Rise       ; CLOCK_27        ;
;  LEDR[2]     ; CLOCK_27   ; 8.952  ; 8.952  ; Rise       ; CLOCK_27        ;
;  LEDR[3]     ; CLOCK_27   ; 8.369  ; 8.369  ; Rise       ; CLOCK_27        ;
;  LEDR[4]     ; CLOCK_27   ; 9.141  ; 9.141  ; Rise       ; CLOCK_27        ;
;  LEDR[5]     ; CLOCK_27   ; 9.507  ; 9.507  ; Rise       ; CLOCK_27        ;
;  LEDR[6]     ; CLOCK_27   ; 9.613  ; 9.613  ; Rise       ; CLOCK_27        ;
;  LEDR[7]     ; CLOCK_27   ; 9.288  ; 9.288  ; Rise       ; CLOCK_27        ;
;  LEDR[8]     ; CLOCK_27   ; 7.767  ; 7.767  ; Rise       ; CLOCK_27        ;
;  LEDR[9]     ; CLOCK_27   ; 11.704 ; 11.704 ; Rise       ; CLOCK_27        ;
;  LEDR[10]    ; CLOCK_27   ; 7.732  ; 7.732  ; Rise       ; CLOCK_27        ;
;  LEDR[11]    ; CLOCK_27   ; 12.390 ; 12.390 ; Rise       ; CLOCK_27        ;
;  LEDR[12]    ; CLOCK_27   ; 8.388  ; 8.388  ; Rise       ; CLOCK_27        ;
;  LEDR[13]    ; CLOCK_27   ; 9.016  ; 9.016  ; Rise       ; CLOCK_27        ;
;  LEDR[14]    ; CLOCK_27   ; 8.463  ; 8.463  ; Rise       ; CLOCK_27        ;
;  LEDR[15]    ; CLOCK_27   ; 9.490  ; 9.490  ; Rise       ; CLOCK_27        ;
;  LEDR[16]    ; CLOCK_27   ; 7.434  ; 7.434  ; Rise       ; CLOCK_27        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; CLOCK_27   ; 7.042  ; 7.042  ; Rise       ; CLOCK_27        ;
;  HEX0[0]     ; CLOCK_27   ; 7.042  ; 7.042  ; Rise       ; CLOCK_27        ;
;  HEX0[1]     ; CLOCK_27   ; 8.365  ; 8.365  ; Rise       ; CLOCK_27        ;
;  HEX0[2]     ; CLOCK_27   ; 7.077  ; 7.077  ; Rise       ; CLOCK_27        ;
;  HEX0[3]     ; CLOCK_27   ; 7.547  ; 7.547  ; Rise       ; CLOCK_27        ;
;  HEX0[4]     ; CLOCK_27   ; 7.612  ; 7.612  ; Rise       ; CLOCK_27        ;
;  HEX0[5]     ; CLOCK_27   ; 7.961  ; 7.961  ; Rise       ; CLOCK_27        ;
;  HEX0[6]     ; CLOCK_27   ; 13.459 ; 13.459 ; Rise       ; CLOCK_27        ;
; HEX1[*]      ; CLOCK_27   ; 8.930  ; 8.930  ; Rise       ; CLOCK_27        ;
;  HEX1[0]     ; CLOCK_27   ; 10.140 ; 10.140 ; Rise       ; CLOCK_27        ;
;  HEX1[1]     ; CLOCK_27   ; 13.646 ; 13.646 ; Rise       ; CLOCK_27        ;
;  HEX1[2]     ; CLOCK_27   ; 10.488 ; 10.488 ; Rise       ; CLOCK_27        ;
;  HEX1[3]     ; CLOCK_27   ; 9.596  ; 9.596  ; Rise       ; CLOCK_27        ;
;  HEX1[4]     ; CLOCK_27   ; 13.531 ; 13.531 ; Rise       ; CLOCK_27        ;
;  HEX1[5]     ; CLOCK_27   ; 11.645 ; 11.645 ; Rise       ; CLOCK_27        ;
;  HEX1[6]     ; CLOCK_27   ; 8.930  ; 8.930  ; Rise       ; CLOCK_27        ;
; HEX2[*]      ; CLOCK_27   ; 7.546  ; 7.546  ; Rise       ; CLOCK_27        ;
;  HEX2[0]     ; CLOCK_27   ; 7.546  ; 7.546  ; Rise       ; CLOCK_27        ;
;  HEX2[1]     ; CLOCK_27   ; 7.635  ; 7.635  ; Rise       ; CLOCK_27        ;
;  HEX2[2]     ; CLOCK_27   ; 10.434 ; 10.434 ; Rise       ; CLOCK_27        ;
;  HEX2[3]     ; CLOCK_27   ; 15.484 ; 15.484 ; Rise       ; CLOCK_27        ;
;  HEX2[4]     ; CLOCK_27   ; 14.650 ; 14.650 ; Rise       ; CLOCK_27        ;
;  HEX2[5]     ; CLOCK_27   ; 8.471  ; 8.471  ; Rise       ; CLOCK_27        ;
;  HEX2[6]     ; CLOCK_27   ; 11.675 ; 11.675 ; Rise       ; CLOCK_27        ;
; HEX3[*]      ; CLOCK_27   ; 7.414  ; 7.414  ; Rise       ; CLOCK_27        ;
;  HEX3[0]     ; CLOCK_27   ; 12.713 ; 12.713 ; Rise       ; CLOCK_27        ;
;  HEX3[1]     ; CLOCK_27   ; 8.672  ; 8.672  ; Rise       ; CLOCK_27        ;
;  HEX3[2]     ; CLOCK_27   ; 9.929  ; 9.929  ; Rise       ; CLOCK_27        ;
;  HEX3[3]     ; CLOCK_27   ; 8.687  ; 8.687  ; Rise       ; CLOCK_27        ;
;  HEX3[4]     ; CLOCK_27   ; 8.175  ; 8.175  ; Rise       ; CLOCK_27        ;
;  HEX3[5]     ; CLOCK_27   ; 7.414  ; 7.414  ; Rise       ; CLOCK_27        ;
;  HEX3[6]     ; CLOCK_27   ; 9.424  ; 9.424  ; Rise       ; CLOCK_27        ;
; HEX4[*]      ; CLOCK_27   ; 6.740  ; 6.740  ; Rise       ; CLOCK_27        ;
;  HEX4[0]     ; CLOCK_27   ; 7.600  ; 7.600  ; Rise       ; CLOCK_27        ;
;  HEX4[1]     ; CLOCK_27   ; 6.993  ; 6.993  ; Rise       ; CLOCK_27        ;
;  HEX4[2]     ; CLOCK_27   ; 7.947  ; 7.947  ; Rise       ; CLOCK_27        ;
;  HEX4[3]     ; CLOCK_27   ; 9.495  ; 9.495  ; Rise       ; CLOCK_27        ;
;  HEX4[4]     ; CLOCK_27   ; 7.510  ; 7.510  ; Rise       ; CLOCK_27        ;
;  HEX4[5]     ; CLOCK_27   ; 7.495  ; 7.495  ; Rise       ; CLOCK_27        ;
;  HEX4[6]     ; CLOCK_27   ; 6.740  ; 6.740  ; Rise       ; CLOCK_27        ;
; HEX5[*]      ; CLOCK_27   ; 7.380  ; 7.380  ; Rise       ; CLOCK_27        ;
;  HEX5[0]     ; CLOCK_27   ; 7.380  ; 7.380  ; Rise       ; CLOCK_27        ;
;  HEX5[1]     ; CLOCK_27   ; 9.112  ; 9.112  ; Rise       ; CLOCK_27        ;
;  HEX5[2]     ; CLOCK_27   ; 8.024  ; 8.024  ; Rise       ; CLOCK_27        ;
;  HEX5[3]     ; CLOCK_27   ; 7.758  ; 7.758  ; Rise       ; CLOCK_27        ;
;  HEX5[4]     ; CLOCK_27   ; 11.525 ; 11.525 ; Rise       ; CLOCK_27        ;
;  HEX5[5]     ; CLOCK_27   ; 8.249  ; 8.249  ; Rise       ; CLOCK_27        ;
;  HEX5[6]     ; CLOCK_27   ; 9.329  ; 9.329  ; Rise       ; CLOCK_27        ;
; HEX6[*]      ; CLOCK_27   ; 7.507  ; 7.507  ; Rise       ; CLOCK_27        ;
;  HEX6[0]     ; CLOCK_27   ; 7.507  ; 7.507  ; Rise       ; CLOCK_27        ;
;  HEX6[1]     ; CLOCK_27   ; 8.582  ; 8.582  ; Rise       ; CLOCK_27        ;
;  HEX6[2]     ; CLOCK_27   ; 7.532  ; 7.532  ; Rise       ; CLOCK_27        ;
;  HEX6[3]     ; CLOCK_27   ; 8.620  ; 8.620  ; Rise       ; CLOCK_27        ;
;  HEX6[4]     ; CLOCK_27   ; 8.844  ; 8.844  ; Rise       ; CLOCK_27        ;
;  HEX6[5]     ; CLOCK_27   ; 8.540  ; 8.540  ; Rise       ; CLOCK_27        ;
;  HEX6[6]     ; CLOCK_27   ; 8.649  ; 8.649  ; Rise       ; CLOCK_27        ;
; HEX7[*]      ; CLOCK_27   ; 8.149  ; 8.149  ; Rise       ; CLOCK_27        ;
;  HEX7[0]     ; CLOCK_27   ; 8.679  ; 8.679  ; Rise       ; CLOCK_27        ;
;  HEX7[1]     ; CLOCK_27   ; 8.714  ; 8.714  ; Rise       ; CLOCK_27        ;
;  HEX7[2]     ; CLOCK_27   ; 8.289  ; 8.289  ; Rise       ; CLOCK_27        ;
;  HEX7[3]     ; CLOCK_27   ; 8.813  ; 8.813  ; Rise       ; CLOCK_27        ;
;  HEX7[4]     ; CLOCK_27   ; 8.149  ; 8.149  ; Rise       ; CLOCK_27        ;
;  HEX7[5]     ; CLOCK_27   ; 8.666  ; 8.666  ; Rise       ; CLOCK_27        ;
;  HEX7[6]     ; CLOCK_27   ; 8.842  ; 8.842  ; Rise       ; CLOCK_27        ;
; LCD_DATA[*]  ; CLOCK_27   ; 8.009  ; 8.009  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[0] ; CLOCK_27   ; 8.897  ; 8.897  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[1] ; CLOCK_27   ; 9.545  ; 9.545  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[2] ; CLOCK_27   ; 9.288  ; 9.288  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[3] ; CLOCK_27   ; 9.219  ; 9.219  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[4] ; CLOCK_27   ; 8.009  ; 8.009  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[5] ; CLOCK_27   ; 8.692  ; 8.692  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[6] ; CLOCK_27   ; 8.668  ; 8.668  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[7] ; CLOCK_27   ; 8.744  ; 8.744  ; Rise       ; CLOCK_27        ;
; LCD_EN       ; CLOCK_27   ; 8.723  ; 8.723  ; Rise       ; CLOCK_27        ;
; LCD_RS       ; CLOCK_27   ; 8.597  ; 8.597  ; Rise       ; CLOCK_27        ;
; LCD_RW       ; CLOCK_27   ; 8.679  ; 8.679  ; Rise       ; CLOCK_27        ;
; LEDG[*]      ; CLOCK_27   ; 8.532  ; 8.532  ; Rise       ; CLOCK_27        ;
;  LEDG[0]     ; CLOCK_27   ; 9.878  ; 9.878  ; Rise       ; CLOCK_27        ;
;  LEDG[1]     ; CLOCK_27   ; 10.090 ; 10.090 ; Rise       ; CLOCK_27        ;
;  LEDG[2]     ; CLOCK_27   ; 14.656 ; 14.656 ; Rise       ; CLOCK_27        ;
;  LEDG[3]     ; CLOCK_27   ; 9.441  ; 9.441  ; Rise       ; CLOCK_27        ;
;  LEDG[4]     ; CLOCK_27   ; 10.028 ; 10.028 ; Rise       ; CLOCK_27        ;
;  LEDG[5]     ; CLOCK_27   ; 8.532  ; 8.532  ; Rise       ; CLOCK_27        ;
;  LEDG[6]     ; CLOCK_27   ; 10.917 ; 10.917 ; Rise       ; CLOCK_27        ;
;  LEDG[7]     ; CLOCK_27   ; 10.344 ; 10.344 ; Rise       ; CLOCK_27        ;
; LEDR[*]      ; CLOCK_27   ; 7.434  ; 7.434  ; Rise       ; CLOCK_27        ;
;  LEDR[0]     ; CLOCK_27   ; 10.681 ; 10.681 ; Rise       ; CLOCK_27        ;
;  LEDR[1]     ; CLOCK_27   ; 9.684  ; 9.684  ; Rise       ; CLOCK_27        ;
;  LEDR[2]     ; CLOCK_27   ; 8.952  ; 8.952  ; Rise       ; CLOCK_27        ;
;  LEDR[3]     ; CLOCK_27   ; 8.369  ; 8.369  ; Rise       ; CLOCK_27        ;
;  LEDR[4]     ; CLOCK_27   ; 9.141  ; 9.141  ; Rise       ; CLOCK_27        ;
;  LEDR[5]     ; CLOCK_27   ; 9.507  ; 9.507  ; Rise       ; CLOCK_27        ;
;  LEDR[6]     ; CLOCK_27   ; 9.613  ; 9.613  ; Rise       ; CLOCK_27        ;
;  LEDR[7]     ; CLOCK_27   ; 9.288  ; 9.288  ; Rise       ; CLOCK_27        ;
;  LEDR[8]     ; CLOCK_27   ; 7.767  ; 7.767  ; Rise       ; CLOCK_27        ;
;  LEDR[9]     ; CLOCK_27   ; 11.704 ; 11.704 ; Rise       ; CLOCK_27        ;
;  LEDR[10]    ; CLOCK_27   ; 7.732  ; 7.732  ; Rise       ; CLOCK_27        ;
;  LEDR[11]    ; CLOCK_27   ; 12.390 ; 12.390 ; Rise       ; CLOCK_27        ;
;  LEDR[12]    ; CLOCK_27   ; 8.388  ; 8.388  ; Rise       ; CLOCK_27        ;
;  LEDR[13]    ; CLOCK_27   ; 9.016  ; 9.016  ; Rise       ; CLOCK_27        ;
;  LEDR[14]    ; CLOCK_27   ; 8.463  ; 8.463  ; Rise       ; CLOCK_27        ;
;  LEDR[15]    ; CLOCK_27   ; 9.490  ; 9.490  ; Rise       ; CLOCK_27        ;
;  LEDR[16]    ; CLOCK_27   ; 7.434  ; 7.434  ; Rise       ; CLOCK_27        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[17]     ; LEDR[17]    ; 9.642 ;    ;    ; 9.642 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[17]     ; LEDR[17]    ; 9.642 ;    ;    ; 9.642 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------+
; Fast Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_27 ; -12.427 ; -175110.655   ;
+----------+---------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_27 ; 0.758 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_27 ; -1.380 ; -17561.380         ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                                                                                                                      ;
+---------+-----------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                     ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.427 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 13.465     ;
; -12.416 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 13.450     ;
; -12.409 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 13.443     ;
; -12.398 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 13.431     ;
; -12.387 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 13.416     ;
; -12.380 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 13.409     ;
; -12.377 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 13.415     ;
; -12.360 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 13.394     ;
; -12.348 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 13.381     ;
; -12.346 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 13.380     ;
; -12.331 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 13.349     ;
; -12.331 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 13.360     ;
; -12.329 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 13.347     ;
; -12.325 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 13.355     ;
; -12.320 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 13.334     ;
; -12.318 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 13.332     ;
; -12.317 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 13.346     ;
; -12.313 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 13.327     ;
; -12.312 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.006      ; 13.350     ;
; -12.311 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 13.344     ;
; -12.311 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 13.325     ;
; -12.300 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 13.329     ;
; -12.296 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 13.321     ;
; -12.293 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 13.322     ;
; -12.283 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 13.316     ;
; -12.281 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 13.299     ;
; -12.279 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.032     ; 13.279     ;
; -12.279 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 13.297     ;
; -12.276 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.032     ; 13.276     ;
; -12.268 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 13.264     ;
; -12.265 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 13.261     ;
; -12.264 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 13.278     ;
; -12.262 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 13.276     ;
; -12.261 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 13.294     ;
; -12.261 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 13.257     ;
; -12.260 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 13.294     ;
; -12.260 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 13.294     ;
; -12.258 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.003      ; 13.293     ;
; -12.258 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 13.254     ;
; -12.250 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 13.264     ;
; -12.249 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 13.279     ;
; -12.249 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 13.279     ;
; -12.248 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.018     ; 13.262     ;
; -12.244 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 13.273     ;
; -12.242 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 13.272     ;
; -12.242 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 13.272     ;
; -12.233 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 13.265     ;
; -12.233 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 13.265     ;
; -12.230 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 13.259     ;
; -12.229 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 13.259     ;
; -12.229 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.032     ; 13.229     ;
; -12.229 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 13.239     ;
; -12.227 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[5][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.016     ; 13.243     ;
; -12.227 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.016     ; 13.243     ;
; -12.227 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.022     ; 13.237     ;
; -12.226 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.032     ; 13.226     ;
; -12.224 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[16][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.034     ; 13.222     ;
; -12.223 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.034     ; 13.221     ;
; -12.222 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 13.250     ;
; -12.222 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 13.250     ;
; -12.216 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 13.234     ;
; -12.216 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[5][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 13.228     ;
; -12.216 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 13.228     ;
; -12.215 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 13.243     ;
; -12.215 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 13.243     ;
; -12.214 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.014     ; 13.232     ;
; -12.213 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[16][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 13.207     ;
; -12.212 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 13.208     ;
; -12.212 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 13.206     ;
; -12.211 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.034     ; 13.209     ;
; -12.210 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 13.244     ;
; -12.210 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 13.244     ;
; -12.209 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 13.205     ;
; -12.209 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[10] ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 13.234     ;
; -12.209 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[5][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 13.221     ;
; -12.209 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 13.221     ;
; -12.208 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.034     ; 13.206     ;
; -12.206 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[16][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 13.200     ;
; -12.205 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 13.199     ;
; -12.202 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.026     ; 13.208     ;
; -12.200 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[10][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 13.237     ;
; -12.200 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 13.194     ;
; -12.199 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[3][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.005      ; 13.236     ;
; -12.198 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 13.194     ;
; -12.197 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 13.191     ;
; -12.196 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 13.229     ;
; -12.195 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.036     ; 13.191     ;
; -12.193 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 13.223     ;
; -12.193 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 13.223     ;
; -12.193 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 13.187     ;
; -12.191 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.030     ; 13.193     ;
; -12.190 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.038     ; 13.184     ;
; -12.189 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[10][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 13.222     ;
; -12.188 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9]  ; singlecycle:single_cycle|regfile:reg_files|register_array[3][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 13.221     ;
; -12.184 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][26]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 13.209     ;
; -12.184 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.030     ; 13.186     ;
; -12.183 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 13.215     ;
; -12.183 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 13.215     ;
; -12.182 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[10][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 13.215     ;
; -12.181 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7]  ; singlecycle:single_cycle|regfile:reg_files|register_array[3][22]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 13.214     ;
+---------+-----------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.758 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][14]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.909      ;
; 0.763 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][11]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 0.912      ;
; 0.867 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[1]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][9]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.016      ;
; 0.881 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[13][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.033      ;
; 0.882 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.034      ;
; 0.893 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.046      ;
; 0.894 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[29][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.047      ;
; 0.901 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[13]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][13]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.050      ;
; 0.911 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[11]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][11]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.060      ;
; 0.923 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][6]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.011      ; 1.086      ;
; 0.923 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[18][6]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.011      ; 1.086      ;
; 0.923 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][14]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.074      ;
; 0.924 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[14]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][14]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 1.079      ;
; 0.926 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.076      ;
; 0.927 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[13][11]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.076      ;
; 0.944 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][13]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.093      ;
; 0.947 ; singlecycle:single_cycle|regfile:reg_files|register_array[27][31]             ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[31] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.099      ;
; 0.954 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[20][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.105      ;
; 0.956 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[21][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.107      ;
; 0.983 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[12][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.135      ;
; 0.984 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.136      ;
; 1.000 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.152      ;
; 1.001 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[12][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.153      ;
; 1.030 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[1]  ; singlecycle:single_cycle|regfile:reg_files|register_array[13][9]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.179      ;
; 1.050 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.199      ;
; 1.054 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[30]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[30]                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.206      ;
; 1.069 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[7][31]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.020      ; 1.241      ;
; 1.073 ; singlecycle:single_cycle|regfile:reg_files|register_array[10][26]             ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~16378      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.225      ;
; 1.075 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[11]  ; singlecycle:single_cycle|regfile:reg_files|register_array[13][11]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.224      ;
; 1.079 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[28][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.014      ; 1.245      ;
; 1.079 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[19][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.014      ; 1.245      ;
; 1.089 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[14]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][14]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 1.244      ;
; 1.093 ; singlecycle:single_cycle|regfile:reg_files|register_array[27][31]             ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~14495      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.022      ; 1.267      ;
; 1.094 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][31]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 1.242      ;
; 1.097 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[11][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 1.245      ;
; 1.098 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[14][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 1.248      ;
; 1.098 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.250      ;
; 1.101 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[13][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.253      ;
; 1.118 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.009      ; 1.279      ;
; 1.119 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[18][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.015      ; 1.286      ;
; 1.121 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[31]  ; singlecycle:single_cycle|regfile:reg_files|register_array[20][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.272      ;
; 1.123 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[31]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.274      ;
; 1.125 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][11]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.274      ;
; 1.126 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.006     ; 1.272      ;
; 1.128 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][11]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.277      ;
; 1.132 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[1][2]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.013      ; 1.297      ;
; 1.134 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][0]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.009      ; 1.295      ;
; 1.139 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[11][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.011      ; 1.302      ;
; 1.139 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[1]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][9]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.288      ;
; 1.139 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[1]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][9]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.288      ;
; 1.140 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[9][2]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.011      ; 1.303      ;
; 1.143 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[10][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.005      ; 1.300      ;
; 1.143 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[20][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.020      ; 1.315      ;
; 1.145 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[21][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.020      ; 1.317      ;
; 1.145 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.011      ; 1.308      ;
; 1.146 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[11][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.013     ; 1.285      ;
; 1.149 ; singlecycle:single_cycle|regfile:reg_files|register_array[7][0]               ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.302      ;
; 1.149 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[8][0]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.013     ; 1.288      ;
; 1.154 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][0]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.013      ; 1.319      ;
; 1.156 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[29][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.027      ; 1.335      ;
; 1.156 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[17][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.027      ; 1.335      ;
; 1.156 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[24][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.015      ; 1.323      ;
; 1.158 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[25][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.015      ; 1.325      ;
; 1.159 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[19][6]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.008      ; 1.319      ;
; 1.164 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][6]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.007      ; 1.323      ;
; 1.164 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[19][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.025      ; 1.341      ;
; 1.165 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][6]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.007      ; 1.324      ;
; 1.166 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[23][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.025      ; 1.343      ;
; 1.168 ; singlecycle:single_cycle|regfile:reg_files|register_array[3][21]              ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex2[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.026     ; 1.294      ;
; 1.170 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][23]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.020      ; 1.342      ;
; 1.170 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[3][23]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.020      ; 1.342      ;
; 1.173 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[5][14]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.031      ; 1.356      ;
; 1.176 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[8][31]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.020      ; 1.348      ;
; 1.177 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[3][6]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.005      ; 1.334      ;
; 1.178 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][6]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.005      ; 1.335      ;
; 1.178 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[9]   ; singlecycle:single_cycle|regfile:reg_files|register_array[15][9]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.327      ;
; 1.194 ; singlecycle:single_cycle|regfile:reg_files|register_array[1][21]              ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex2[5]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.026     ; 1.320      ;
; 1.196 ; singlecycle:single_cycle|regfile:reg_files|register_array[14][8]              ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[8]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.007     ; 1.341      ;
; 1.196 ; singlecycle:single_cycle|regfile:reg_files|register_array[15][26]             ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~16378      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.010     ; 1.338      ;
; 1.198 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.024      ; 1.374      ;
; 1.200 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[15] ; singlecycle:single_cycle|regfile:reg_files|register_array[15][15]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.040      ; 1.392      ;
; 1.204 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[27][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.358      ;
; 1.205 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[24][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.027      ; 1.384      ;
; 1.206 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.027      ; 1.385      ;
; 1.206 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[9][31]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.355      ;
; 1.208 ; singlecycle:single_cycle|regfile:reg_files|register_array[27][31]             ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~8863       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.013      ; 1.373      ;
; 1.208 ; singlecycle:single_cycle|regfile:reg_files|register_array[27][31]             ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~9887       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.013      ; 1.373      ;
; 1.210 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[22][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.018      ; 1.380      ;
; 1.211 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][0]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.005      ; 1.368      ;
; 1.215 ; singlecycle:single_cycle|regfile:reg_files|register_array[13][26]             ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~16378      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 1.363      ;
; 1.217 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[12]                                 ; singlecycle:single_cycle|regfile:reg_files|register_array[9][6]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.368      ;
; 1.217 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[12]                                 ; singlecycle:single_cycle|regfile:reg_files|register_array[9][4]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.368      ;
; 1.217 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[12]                                 ; singlecycle:single_cycle|regfile:reg_files|register_array[9][11]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.368      ;
; 1.217 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[12]                                 ; singlecycle:single_cycle|regfile:reg_files|register_array[9][2]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.368      ;
; 1.217 ; singlecycle:single_cycle|regfile:reg_files|register_array[13][28]             ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~14972      ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.013      ; 1.382      ;
; 1.217 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[12]                                 ; singlecycle:single_cycle|regfile:reg_files|register_array[9][8]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.368      ;
; 1.217 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[14] ; singlecycle:single_cycle|regfile:reg_files|register_array[21][14]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 1.372      ;
; 1.217 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[31]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.366      ;
; 1.218 ; singlecycle:single_cycle|regfile:reg_files|register_array[28][0]              ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.371      ;
; 1.219 ; singlecycle:single_cycle|regfile:reg_files|register_array[4][0]               ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[0]  ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 1.374      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~100   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~100   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1000  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1000  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10002 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10002 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10003 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10003 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1001  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1001  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10012 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10012 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10013 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10013 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10014 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10014 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10015 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10015 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10016 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10016 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10017 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10017 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10018 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10018 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10019 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10019 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1002  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1002  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10020 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10020 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10021 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10021 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10022 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10022 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10023 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10023 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10024 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10024 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10025 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10025 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10026 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10026 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10027 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10027 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10028 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10028 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10029 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10029 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1003  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1003  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10030 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10030 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10031 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10031 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10032 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10032 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10033 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10033 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10034 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10034 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10035 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10035 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10036 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10036 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10037 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10037 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10038 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10038 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10039 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10039 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1004  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1004  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10040 ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_27   ; 6.013 ; 6.013 ; Rise       ; CLOCK_27        ;
;  KEY[0]   ; CLOCK_27   ; 6.013 ; 6.013 ; Rise       ; CLOCK_27        ;
;  KEY[1]   ; CLOCK_27   ; 5.900 ; 5.900 ; Rise       ; CLOCK_27        ;
;  KEY[2]   ; CLOCK_27   ; 4.986 ; 4.986 ; Rise       ; CLOCK_27        ;
;  KEY[3]   ; CLOCK_27   ; 5.497 ; 5.497 ; Rise       ; CLOCK_27        ;
; SW[*]     ; CLOCK_27   ; 6.628 ; 6.628 ; Rise       ; CLOCK_27        ;
;  SW[0]    ; CLOCK_27   ; 2.862 ; 2.862 ; Rise       ; CLOCK_27        ;
;  SW[1]    ; CLOCK_27   ; 3.091 ; 3.091 ; Rise       ; CLOCK_27        ;
;  SW[2]    ; CLOCK_27   ; 3.224 ; 3.224 ; Rise       ; CLOCK_27        ;
;  SW[3]    ; CLOCK_27   ; 2.371 ; 2.371 ; Rise       ; CLOCK_27        ;
;  SW[4]    ; CLOCK_27   ; 1.945 ; 1.945 ; Rise       ; CLOCK_27        ;
;  SW[5]    ; CLOCK_27   ; 1.817 ; 1.817 ; Rise       ; CLOCK_27        ;
;  SW[6]    ; CLOCK_27   ; 2.185 ; 2.185 ; Rise       ; CLOCK_27        ;
;  SW[7]    ; CLOCK_27   ; 3.750 ; 3.750 ; Rise       ; CLOCK_27        ;
;  SW[8]    ; CLOCK_27   ; 2.222 ; 2.222 ; Rise       ; CLOCK_27        ;
;  SW[9]    ; CLOCK_27   ; 1.686 ; 1.686 ; Rise       ; CLOCK_27        ;
;  SW[10]   ; CLOCK_27   ; 1.788 ; 1.788 ; Rise       ; CLOCK_27        ;
;  SW[11]   ; CLOCK_27   ; 1.422 ; 1.422 ; Rise       ; CLOCK_27        ;
;  SW[12]   ; CLOCK_27   ; 1.903 ; 1.903 ; Rise       ; CLOCK_27        ;
;  SW[13]   ; CLOCK_27   ; 5.158 ; 5.158 ; Rise       ; CLOCK_27        ;
;  SW[14]   ; CLOCK_27   ; 4.648 ; 4.648 ; Rise       ; CLOCK_27        ;
;  SW[15]   ; CLOCK_27   ; 6.628 ; 6.628 ; Rise       ; CLOCK_27        ;
;  SW[16]   ; CLOCK_27   ; 5.246 ; 5.246 ; Rise       ; CLOCK_27        ;
;  SW[17]   ; CLOCK_27   ; 5.403 ; 5.403 ; Rise       ; CLOCK_27        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_27   ; -4.224 ; -4.224 ; Rise       ; CLOCK_27        ;
;  KEY[0]   ; CLOCK_27   ; -5.148 ; -5.148 ; Rise       ; CLOCK_27        ;
;  KEY[1]   ; CLOCK_27   ; -4.811 ; -4.811 ; Rise       ; CLOCK_27        ;
;  KEY[2]   ; CLOCK_27   ; -4.224 ; -4.224 ; Rise       ; CLOCK_27        ;
;  KEY[3]   ; CLOCK_27   ; -4.513 ; -4.513 ; Rise       ; CLOCK_27        ;
; SW[*]     ; CLOCK_27   ; -0.353 ; -0.353 ; Rise       ; CLOCK_27        ;
;  SW[0]    ; CLOCK_27   ; -1.997 ; -1.997 ; Rise       ; CLOCK_27        ;
;  SW[1]    ; CLOCK_27   ; -2.002 ; -2.002 ; Rise       ; CLOCK_27        ;
;  SW[2]    ; CLOCK_27   ; -2.462 ; -2.462 ; Rise       ; CLOCK_27        ;
;  SW[3]    ; CLOCK_27   ; -1.387 ; -1.387 ; Rise       ; CLOCK_27        ;
;  SW[4]    ; CLOCK_27   ; -0.753 ; -0.753 ; Rise       ; CLOCK_27        ;
;  SW[5]    ; CLOCK_27   ; -1.069 ; -1.069 ; Rise       ; CLOCK_27        ;
;  SW[6]    ; CLOCK_27   ; -1.354 ; -1.354 ; Rise       ; CLOCK_27        ;
;  SW[7]    ; CLOCK_27   ; -2.031 ; -2.031 ; Rise       ; CLOCK_27        ;
;  SW[8]    ; CLOCK_27   ; -1.348 ; -1.348 ; Rise       ; CLOCK_27        ;
;  SW[9]    ; CLOCK_27   ; -0.696 ; -0.696 ; Rise       ; CLOCK_27        ;
;  SW[10]   ; CLOCK_27   ; -0.703 ; -0.703 ; Rise       ; CLOCK_27        ;
;  SW[11]   ; CLOCK_27   ; -0.353 ; -0.353 ; Rise       ; CLOCK_27        ;
;  SW[12]   ; CLOCK_27   ; -1.030 ; -1.030 ; Rise       ; CLOCK_27        ;
;  SW[13]   ; CLOCK_27   ; -4.114 ; -4.114 ; Rise       ; CLOCK_27        ;
;  SW[14]   ; CLOCK_27   ; -3.797 ; -3.797 ; Rise       ; CLOCK_27        ;
;  SW[15]   ; CLOCK_27   ; -4.585 ; -4.585 ; Rise       ; CLOCK_27        ;
;  SW[16]   ; CLOCK_27   ; -4.280 ; -4.280 ; Rise       ; CLOCK_27        ;
;  SW[17]   ; CLOCK_27   ; -2.792 ; -2.792 ; Rise       ; CLOCK_27        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; HEX0[*]      ; CLOCK_27   ; 6.917 ; 6.917 ; Rise       ; CLOCK_27        ;
;  HEX0[0]     ; CLOCK_27   ; 3.958 ; 3.958 ; Rise       ; CLOCK_27        ;
;  HEX0[1]     ; CLOCK_27   ; 4.561 ; 4.561 ; Rise       ; CLOCK_27        ;
;  HEX0[2]     ; CLOCK_27   ; 3.975 ; 3.975 ; Rise       ; CLOCK_27        ;
;  HEX0[3]     ; CLOCK_27   ; 4.191 ; 4.191 ; Rise       ; CLOCK_27        ;
;  HEX0[4]     ; CLOCK_27   ; 4.252 ; 4.252 ; Rise       ; CLOCK_27        ;
;  HEX0[5]     ; CLOCK_27   ; 4.403 ; 4.403 ; Rise       ; CLOCK_27        ;
;  HEX0[6]     ; CLOCK_27   ; 6.917 ; 6.917 ; Rise       ; CLOCK_27        ;
; HEX1[*]      ; CLOCK_27   ; 7.188 ; 7.188 ; Rise       ; CLOCK_27        ;
;  HEX1[0]     ; CLOCK_27   ; 5.350 ; 5.350 ; Rise       ; CLOCK_27        ;
;  HEX1[1]     ; CLOCK_27   ; 7.188 ; 7.188 ; Rise       ; CLOCK_27        ;
;  HEX1[2]     ; CLOCK_27   ; 5.452 ; 5.452 ; Rise       ; CLOCK_27        ;
;  HEX1[3]     ; CLOCK_27   ; 5.102 ; 5.102 ; Rise       ; CLOCK_27        ;
;  HEX1[4]     ; CLOCK_27   ; 6.917 ; 6.917 ; Rise       ; CLOCK_27        ;
;  HEX1[5]     ; CLOCK_27   ; 5.998 ; 5.998 ; Rise       ; CLOCK_27        ;
;  HEX1[6]     ; CLOCK_27   ; 4.822 ; 4.822 ; Rise       ; CLOCK_27        ;
; HEX2[*]      ; CLOCK_27   ; 8.037 ; 8.037 ; Rise       ; CLOCK_27        ;
;  HEX2[0]     ; CLOCK_27   ; 4.167 ; 4.167 ; Rise       ; CLOCK_27        ;
;  HEX2[1]     ; CLOCK_27   ; 4.193 ; 4.193 ; Rise       ; CLOCK_27        ;
;  HEX2[2]     ; CLOCK_27   ; 5.467 ; 5.467 ; Rise       ; CLOCK_27        ;
;  HEX2[3]     ; CLOCK_27   ; 8.037 ; 8.037 ; Rise       ; CLOCK_27        ;
;  HEX2[4]     ; CLOCK_27   ; 7.387 ; 7.387 ; Rise       ; CLOCK_27        ;
;  HEX2[5]     ; CLOCK_27   ; 4.560 ; 4.560 ; Rise       ; CLOCK_27        ;
;  HEX2[6]     ; CLOCK_27   ; 5.962 ; 5.962 ; Rise       ; CLOCK_27        ;
; HEX3[*]      ; CLOCK_27   ; 6.668 ; 6.668 ; Rise       ; CLOCK_27        ;
;  HEX3[0]     ; CLOCK_27   ; 6.668 ; 6.668 ; Rise       ; CLOCK_27        ;
;  HEX3[1]     ; CLOCK_27   ; 4.683 ; 4.683 ; Rise       ; CLOCK_27        ;
;  HEX3[2]     ; CLOCK_27   ; 5.220 ; 5.220 ; Rise       ; CLOCK_27        ;
;  HEX3[3]     ; CLOCK_27   ; 4.682 ; 4.682 ; Rise       ; CLOCK_27        ;
;  HEX3[4]     ; CLOCK_27   ; 4.434 ; 4.434 ; Rise       ; CLOCK_27        ;
;  HEX3[5]     ; CLOCK_27   ; 4.106 ; 4.106 ; Rise       ; CLOCK_27        ;
;  HEX3[6]     ; CLOCK_27   ; 4.999 ; 4.999 ; Rise       ; CLOCK_27        ;
; HEX4[*]      ; CLOCK_27   ; 5.088 ; 5.088 ; Rise       ; CLOCK_27        ;
;  HEX4[0]     ; CLOCK_27   ; 4.203 ; 4.203 ; Rise       ; CLOCK_27        ;
;  HEX4[1]     ; CLOCK_27   ; 3.922 ; 3.922 ; Rise       ; CLOCK_27        ;
;  HEX4[2]     ; CLOCK_27   ; 4.311 ; 4.311 ; Rise       ; CLOCK_27        ;
;  HEX4[3]     ; CLOCK_27   ; 5.088 ; 5.088 ; Rise       ; CLOCK_27        ;
;  HEX4[4]     ; CLOCK_27   ; 4.151 ; 4.151 ; Rise       ; CLOCK_27        ;
;  HEX4[5]     ; CLOCK_27   ; 4.144 ; 4.144 ; Rise       ; CLOCK_27        ;
;  HEX4[6]     ; CLOCK_27   ; 3.793 ; 3.793 ; Rise       ; CLOCK_27        ;
; HEX5[*]      ; CLOCK_27   ; 6.016 ; 6.016 ; Rise       ; CLOCK_27        ;
;  HEX5[0]     ; CLOCK_27   ; 4.109 ; 4.109 ; Rise       ; CLOCK_27        ;
;  HEX5[1]     ; CLOCK_27   ; 4.868 ; 4.868 ; Rise       ; CLOCK_27        ;
;  HEX5[2]     ; CLOCK_27   ; 4.351 ; 4.351 ; Rise       ; CLOCK_27        ;
;  HEX5[3]     ; CLOCK_27   ; 4.265 ; 4.265 ; Rise       ; CLOCK_27        ;
;  HEX5[4]     ; CLOCK_27   ; 6.016 ; 6.016 ; Rise       ; CLOCK_27        ;
;  HEX5[5]     ; CLOCK_27   ; 4.456 ; 4.456 ; Rise       ; CLOCK_27        ;
;  HEX5[6]     ; CLOCK_27   ; 4.999 ; 4.999 ; Rise       ; CLOCK_27        ;
; HEX6[*]      ; CLOCK_27   ; 4.799 ; 4.799 ; Rise       ; CLOCK_27        ;
;  HEX6[0]     ; CLOCK_27   ; 4.125 ; 4.125 ; Rise       ; CLOCK_27        ;
;  HEX6[1]     ; CLOCK_27   ; 4.678 ; 4.678 ; Rise       ; CLOCK_27        ;
;  HEX6[2]     ; CLOCK_27   ; 4.153 ; 4.153 ; Rise       ; CLOCK_27        ;
;  HEX6[3]     ; CLOCK_27   ; 4.677 ; 4.677 ; Rise       ; CLOCK_27        ;
;  HEX6[4]     ; CLOCK_27   ; 4.799 ; 4.799 ; Rise       ; CLOCK_27        ;
;  HEX6[5]     ; CLOCK_27   ; 4.610 ; 4.610 ; Rise       ; CLOCK_27        ;
;  HEX6[6]     ; CLOCK_27   ; 4.683 ; 4.683 ; Rise       ; CLOCK_27        ;
; HEX7[*]      ; CLOCK_27   ; 4.779 ; 4.779 ; Rise       ; CLOCK_27        ;
;  HEX7[0]     ; CLOCK_27   ; 4.733 ; 4.733 ; Rise       ; CLOCK_27        ;
;  HEX7[1]     ; CLOCK_27   ; 4.696 ; 4.696 ; Rise       ; CLOCK_27        ;
;  HEX7[2]     ; CLOCK_27   ; 4.505 ; 4.505 ; Rise       ; CLOCK_27        ;
;  HEX7[3]     ; CLOCK_27   ; 4.779 ; 4.779 ; Rise       ; CLOCK_27        ;
;  HEX7[4]     ; CLOCK_27   ; 4.450 ; 4.450 ; Rise       ; CLOCK_27        ;
;  HEX7[5]     ; CLOCK_27   ; 4.734 ; 4.734 ; Rise       ; CLOCK_27        ;
;  HEX7[6]     ; CLOCK_27   ; 4.768 ; 4.768 ; Rise       ; CLOCK_27        ;
; LCD_DATA[*]  ; CLOCK_27   ; 5.136 ; 5.136 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[0] ; CLOCK_27   ; 4.795 ; 4.795 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[1] ; CLOCK_27   ; 5.136 ; 5.136 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[2] ; CLOCK_27   ; 4.971 ; 4.971 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[3] ; CLOCK_27   ; 4.969 ; 4.969 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[4] ; CLOCK_27   ; 4.458 ; 4.458 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[5] ; CLOCK_27   ; 4.717 ; 4.717 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[6] ; CLOCK_27   ; 4.714 ; 4.714 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[7] ; CLOCK_27   ; 4.718 ; 4.718 ; Rise       ; CLOCK_27        ;
; LCD_EN       ; CLOCK_27   ; 4.709 ; 4.709 ; Rise       ; CLOCK_27        ;
; LCD_RS       ; CLOCK_27   ; 4.690 ; 4.690 ; Rise       ; CLOCK_27        ;
; LCD_RW       ; CLOCK_27   ; 4.722 ; 4.722 ; Rise       ; CLOCK_27        ;
; LEDG[*]      ; CLOCK_27   ; 7.674 ; 7.674 ; Rise       ; CLOCK_27        ;
;  LEDG[0]     ; CLOCK_27   ; 5.273 ; 5.273 ; Rise       ; CLOCK_27        ;
;  LEDG[1]     ; CLOCK_27   ; 5.402 ; 5.402 ; Rise       ; CLOCK_27        ;
;  LEDG[2]     ; CLOCK_27   ; 7.674 ; 7.674 ; Rise       ; CLOCK_27        ;
;  LEDG[3]     ; CLOCK_27   ; 5.061 ; 5.061 ; Rise       ; CLOCK_27        ;
;  LEDG[4]     ; CLOCK_27   ; 5.353 ; 5.353 ; Rise       ; CLOCK_27        ;
;  LEDG[5]     ; CLOCK_27   ; 4.707 ; 4.707 ; Rise       ; CLOCK_27        ;
;  LEDG[6]     ; CLOCK_27   ; 5.771 ; 5.771 ; Rise       ; CLOCK_27        ;
;  LEDG[7]     ; CLOCK_27   ; 5.478 ; 5.478 ; Rise       ; CLOCK_27        ;
; LEDR[*]      ; CLOCK_27   ; 6.502 ; 6.502 ; Rise       ; CLOCK_27        ;
;  LEDR[0]     ; CLOCK_27   ; 5.723 ; 5.723 ; Rise       ; CLOCK_27        ;
;  LEDR[1]     ; CLOCK_27   ; 5.170 ; 5.170 ; Rise       ; CLOCK_27        ;
;  LEDR[2]     ; CLOCK_27   ; 4.862 ; 4.862 ; Rise       ; CLOCK_27        ;
;  LEDR[3]     ; CLOCK_27   ; 4.595 ; 4.595 ; Rise       ; CLOCK_27        ;
;  LEDR[4]     ; CLOCK_27   ; 4.987 ; 4.987 ; Rise       ; CLOCK_27        ;
;  LEDR[5]     ; CLOCK_27   ; 5.102 ; 5.102 ; Rise       ; CLOCK_27        ;
;  LEDR[6]     ; CLOCK_27   ; 5.137 ; 5.137 ; Rise       ; CLOCK_27        ;
;  LEDR[7]     ; CLOCK_27   ; 5.036 ; 5.036 ; Rise       ; CLOCK_27        ;
;  LEDR[8]     ; CLOCK_27   ; 4.274 ; 4.274 ; Rise       ; CLOCK_27        ;
;  LEDR[9]     ; CLOCK_27   ; 6.107 ; 6.107 ; Rise       ; CLOCK_27        ;
;  LEDR[10]    ; CLOCK_27   ; 4.271 ; 4.271 ; Rise       ; CLOCK_27        ;
;  LEDR[11]    ; CLOCK_27   ; 6.502 ; 6.502 ; Rise       ; CLOCK_27        ;
;  LEDR[12]    ; CLOCK_27   ; 4.599 ; 4.599 ; Rise       ; CLOCK_27        ;
;  LEDR[13]    ; CLOCK_27   ; 4.905 ; 4.905 ; Rise       ; CLOCK_27        ;
;  LEDR[14]    ; CLOCK_27   ; 4.647 ; 4.647 ; Rise       ; CLOCK_27        ;
;  LEDR[15]    ; CLOCK_27   ; 5.103 ; 5.103 ; Rise       ; CLOCK_27        ;
;  LEDR[16]    ; CLOCK_27   ; 4.124 ; 4.124 ; Rise       ; CLOCK_27        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; HEX0[*]      ; CLOCK_27   ; 3.958 ; 3.958 ; Rise       ; CLOCK_27        ;
;  HEX0[0]     ; CLOCK_27   ; 3.958 ; 3.958 ; Rise       ; CLOCK_27        ;
;  HEX0[1]     ; CLOCK_27   ; 4.561 ; 4.561 ; Rise       ; CLOCK_27        ;
;  HEX0[2]     ; CLOCK_27   ; 3.975 ; 3.975 ; Rise       ; CLOCK_27        ;
;  HEX0[3]     ; CLOCK_27   ; 4.191 ; 4.191 ; Rise       ; CLOCK_27        ;
;  HEX0[4]     ; CLOCK_27   ; 4.252 ; 4.252 ; Rise       ; CLOCK_27        ;
;  HEX0[5]     ; CLOCK_27   ; 4.403 ; 4.403 ; Rise       ; CLOCK_27        ;
;  HEX0[6]     ; CLOCK_27   ; 6.917 ; 6.917 ; Rise       ; CLOCK_27        ;
; HEX1[*]      ; CLOCK_27   ; 4.822 ; 4.822 ; Rise       ; CLOCK_27        ;
;  HEX1[0]     ; CLOCK_27   ; 5.350 ; 5.350 ; Rise       ; CLOCK_27        ;
;  HEX1[1]     ; CLOCK_27   ; 7.188 ; 7.188 ; Rise       ; CLOCK_27        ;
;  HEX1[2]     ; CLOCK_27   ; 5.452 ; 5.452 ; Rise       ; CLOCK_27        ;
;  HEX1[3]     ; CLOCK_27   ; 5.102 ; 5.102 ; Rise       ; CLOCK_27        ;
;  HEX1[4]     ; CLOCK_27   ; 6.917 ; 6.917 ; Rise       ; CLOCK_27        ;
;  HEX1[5]     ; CLOCK_27   ; 5.998 ; 5.998 ; Rise       ; CLOCK_27        ;
;  HEX1[6]     ; CLOCK_27   ; 4.822 ; 4.822 ; Rise       ; CLOCK_27        ;
; HEX2[*]      ; CLOCK_27   ; 4.167 ; 4.167 ; Rise       ; CLOCK_27        ;
;  HEX2[0]     ; CLOCK_27   ; 4.167 ; 4.167 ; Rise       ; CLOCK_27        ;
;  HEX2[1]     ; CLOCK_27   ; 4.193 ; 4.193 ; Rise       ; CLOCK_27        ;
;  HEX2[2]     ; CLOCK_27   ; 5.467 ; 5.467 ; Rise       ; CLOCK_27        ;
;  HEX2[3]     ; CLOCK_27   ; 8.037 ; 8.037 ; Rise       ; CLOCK_27        ;
;  HEX2[4]     ; CLOCK_27   ; 7.387 ; 7.387 ; Rise       ; CLOCK_27        ;
;  HEX2[5]     ; CLOCK_27   ; 4.560 ; 4.560 ; Rise       ; CLOCK_27        ;
;  HEX2[6]     ; CLOCK_27   ; 5.962 ; 5.962 ; Rise       ; CLOCK_27        ;
; HEX3[*]      ; CLOCK_27   ; 4.106 ; 4.106 ; Rise       ; CLOCK_27        ;
;  HEX3[0]     ; CLOCK_27   ; 6.668 ; 6.668 ; Rise       ; CLOCK_27        ;
;  HEX3[1]     ; CLOCK_27   ; 4.683 ; 4.683 ; Rise       ; CLOCK_27        ;
;  HEX3[2]     ; CLOCK_27   ; 5.220 ; 5.220 ; Rise       ; CLOCK_27        ;
;  HEX3[3]     ; CLOCK_27   ; 4.682 ; 4.682 ; Rise       ; CLOCK_27        ;
;  HEX3[4]     ; CLOCK_27   ; 4.434 ; 4.434 ; Rise       ; CLOCK_27        ;
;  HEX3[5]     ; CLOCK_27   ; 4.106 ; 4.106 ; Rise       ; CLOCK_27        ;
;  HEX3[6]     ; CLOCK_27   ; 4.999 ; 4.999 ; Rise       ; CLOCK_27        ;
; HEX4[*]      ; CLOCK_27   ; 3.793 ; 3.793 ; Rise       ; CLOCK_27        ;
;  HEX4[0]     ; CLOCK_27   ; 4.203 ; 4.203 ; Rise       ; CLOCK_27        ;
;  HEX4[1]     ; CLOCK_27   ; 3.922 ; 3.922 ; Rise       ; CLOCK_27        ;
;  HEX4[2]     ; CLOCK_27   ; 4.311 ; 4.311 ; Rise       ; CLOCK_27        ;
;  HEX4[3]     ; CLOCK_27   ; 5.088 ; 5.088 ; Rise       ; CLOCK_27        ;
;  HEX4[4]     ; CLOCK_27   ; 4.151 ; 4.151 ; Rise       ; CLOCK_27        ;
;  HEX4[5]     ; CLOCK_27   ; 4.144 ; 4.144 ; Rise       ; CLOCK_27        ;
;  HEX4[6]     ; CLOCK_27   ; 3.793 ; 3.793 ; Rise       ; CLOCK_27        ;
; HEX5[*]      ; CLOCK_27   ; 4.109 ; 4.109 ; Rise       ; CLOCK_27        ;
;  HEX5[0]     ; CLOCK_27   ; 4.109 ; 4.109 ; Rise       ; CLOCK_27        ;
;  HEX5[1]     ; CLOCK_27   ; 4.868 ; 4.868 ; Rise       ; CLOCK_27        ;
;  HEX5[2]     ; CLOCK_27   ; 4.351 ; 4.351 ; Rise       ; CLOCK_27        ;
;  HEX5[3]     ; CLOCK_27   ; 4.265 ; 4.265 ; Rise       ; CLOCK_27        ;
;  HEX5[4]     ; CLOCK_27   ; 6.016 ; 6.016 ; Rise       ; CLOCK_27        ;
;  HEX5[5]     ; CLOCK_27   ; 4.456 ; 4.456 ; Rise       ; CLOCK_27        ;
;  HEX5[6]     ; CLOCK_27   ; 4.999 ; 4.999 ; Rise       ; CLOCK_27        ;
; HEX6[*]      ; CLOCK_27   ; 4.125 ; 4.125 ; Rise       ; CLOCK_27        ;
;  HEX6[0]     ; CLOCK_27   ; 4.125 ; 4.125 ; Rise       ; CLOCK_27        ;
;  HEX6[1]     ; CLOCK_27   ; 4.678 ; 4.678 ; Rise       ; CLOCK_27        ;
;  HEX6[2]     ; CLOCK_27   ; 4.153 ; 4.153 ; Rise       ; CLOCK_27        ;
;  HEX6[3]     ; CLOCK_27   ; 4.677 ; 4.677 ; Rise       ; CLOCK_27        ;
;  HEX6[4]     ; CLOCK_27   ; 4.799 ; 4.799 ; Rise       ; CLOCK_27        ;
;  HEX6[5]     ; CLOCK_27   ; 4.610 ; 4.610 ; Rise       ; CLOCK_27        ;
;  HEX6[6]     ; CLOCK_27   ; 4.683 ; 4.683 ; Rise       ; CLOCK_27        ;
; HEX7[*]      ; CLOCK_27   ; 4.450 ; 4.450 ; Rise       ; CLOCK_27        ;
;  HEX7[0]     ; CLOCK_27   ; 4.733 ; 4.733 ; Rise       ; CLOCK_27        ;
;  HEX7[1]     ; CLOCK_27   ; 4.696 ; 4.696 ; Rise       ; CLOCK_27        ;
;  HEX7[2]     ; CLOCK_27   ; 4.505 ; 4.505 ; Rise       ; CLOCK_27        ;
;  HEX7[3]     ; CLOCK_27   ; 4.779 ; 4.779 ; Rise       ; CLOCK_27        ;
;  HEX7[4]     ; CLOCK_27   ; 4.450 ; 4.450 ; Rise       ; CLOCK_27        ;
;  HEX7[5]     ; CLOCK_27   ; 4.734 ; 4.734 ; Rise       ; CLOCK_27        ;
;  HEX7[6]     ; CLOCK_27   ; 4.768 ; 4.768 ; Rise       ; CLOCK_27        ;
; LCD_DATA[*]  ; CLOCK_27   ; 4.458 ; 4.458 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[0] ; CLOCK_27   ; 4.795 ; 4.795 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[1] ; CLOCK_27   ; 5.136 ; 5.136 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[2] ; CLOCK_27   ; 4.971 ; 4.971 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[3] ; CLOCK_27   ; 4.969 ; 4.969 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[4] ; CLOCK_27   ; 4.458 ; 4.458 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[5] ; CLOCK_27   ; 4.717 ; 4.717 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[6] ; CLOCK_27   ; 4.714 ; 4.714 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[7] ; CLOCK_27   ; 4.718 ; 4.718 ; Rise       ; CLOCK_27        ;
; LCD_EN       ; CLOCK_27   ; 4.709 ; 4.709 ; Rise       ; CLOCK_27        ;
; LCD_RS       ; CLOCK_27   ; 4.690 ; 4.690 ; Rise       ; CLOCK_27        ;
; LCD_RW       ; CLOCK_27   ; 4.722 ; 4.722 ; Rise       ; CLOCK_27        ;
; LEDG[*]      ; CLOCK_27   ; 4.707 ; 4.707 ; Rise       ; CLOCK_27        ;
;  LEDG[0]     ; CLOCK_27   ; 5.273 ; 5.273 ; Rise       ; CLOCK_27        ;
;  LEDG[1]     ; CLOCK_27   ; 5.402 ; 5.402 ; Rise       ; CLOCK_27        ;
;  LEDG[2]     ; CLOCK_27   ; 7.674 ; 7.674 ; Rise       ; CLOCK_27        ;
;  LEDG[3]     ; CLOCK_27   ; 5.061 ; 5.061 ; Rise       ; CLOCK_27        ;
;  LEDG[4]     ; CLOCK_27   ; 5.353 ; 5.353 ; Rise       ; CLOCK_27        ;
;  LEDG[5]     ; CLOCK_27   ; 4.707 ; 4.707 ; Rise       ; CLOCK_27        ;
;  LEDG[6]     ; CLOCK_27   ; 5.771 ; 5.771 ; Rise       ; CLOCK_27        ;
;  LEDG[7]     ; CLOCK_27   ; 5.478 ; 5.478 ; Rise       ; CLOCK_27        ;
; LEDR[*]      ; CLOCK_27   ; 4.124 ; 4.124 ; Rise       ; CLOCK_27        ;
;  LEDR[0]     ; CLOCK_27   ; 5.723 ; 5.723 ; Rise       ; CLOCK_27        ;
;  LEDR[1]     ; CLOCK_27   ; 5.170 ; 5.170 ; Rise       ; CLOCK_27        ;
;  LEDR[2]     ; CLOCK_27   ; 4.862 ; 4.862 ; Rise       ; CLOCK_27        ;
;  LEDR[3]     ; CLOCK_27   ; 4.595 ; 4.595 ; Rise       ; CLOCK_27        ;
;  LEDR[4]     ; CLOCK_27   ; 4.987 ; 4.987 ; Rise       ; CLOCK_27        ;
;  LEDR[5]     ; CLOCK_27   ; 5.102 ; 5.102 ; Rise       ; CLOCK_27        ;
;  LEDR[6]     ; CLOCK_27   ; 5.137 ; 5.137 ; Rise       ; CLOCK_27        ;
;  LEDR[7]     ; CLOCK_27   ; 5.036 ; 5.036 ; Rise       ; CLOCK_27        ;
;  LEDR[8]     ; CLOCK_27   ; 4.274 ; 4.274 ; Rise       ; CLOCK_27        ;
;  LEDR[9]     ; CLOCK_27   ; 6.107 ; 6.107 ; Rise       ; CLOCK_27        ;
;  LEDR[10]    ; CLOCK_27   ; 4.271 ; 4.271 ; Rise       ; CLOCK_27        ;
;  LEDR[11]    ; CLOCK_27   ; 6.502 ; 6.502 ; Rise       ; CLOCK_27        ;
;  LEDR[12]    ; CLOCK_27   ; 4.599 ; 4.599 ; Rise       ; CLOCK_27        ;
;  LEDR[13]    ; CLOCK_27   ; 4.905 ; 4.905 ; Rise       ; CLOCK_27        ;
;  LEDR[14]    ; CLOCK_27   ; 4.647 ; 4.647 ; Rise       ; CLOCK_27        ;
;  LEDR[15]    ; CLOCK_27   ; 5.103 ; 5.103 ; Rise       ; CLOCK_27        ;
;  LEDR[16]    ; CLOCK_27   ; 4.124 ; 4.124 ; Rise       ; CLOCK_27        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[17]     ; LEDR[17]    ; 5.536 ;    ;    ; 5.536 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[17]     ; LEDR[17]    ; 5.536 ;    ;    ; 5.536 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-------------+-------+----------+---------+---------------------+
; Clock            ; Setup       ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -28.684     ; 0.758 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_27        ; -28.684     ; 0.758 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -405252.173 ; 0.0   ; 0.0      ; 0.0     ; -17561.38           ;
;  CLOCK_27        ; -405252.173 ; 0.000 ; N/A      ; N/A     ; -17561.380          ;
+------------------+-------------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_27   ; 12.025 ; 12.025 ; Rise       ; CLOCK_27        ;
;  KEY[0]   ; CLOCK_27   ; 11.958 ; 11.958 ; Rise       ; CLOCK_27        ;
;  KEY[1]   ; CLOCK_27   ; 12.025 ; 12.025 ; Rise       ; CLOCK_27        ;
;  KEY[2]   ; CLOCK_27   ; 9.976  ; 9.976  ; Rise       ; CLOCK_27        ;
;  KEY[3]   ; CLOCK_27   ; 11.315 ; 11.315 ; Rise       ; CLOCK_27        ;
; SW[*]     ; CLOCK_27   ; 13.684 ; 13.684 ; Rise       ; CLOCK_27        ;
;  SW[0]    ; CLOCK_27   ; 6.564  ; 6.564  ; Rise       ; CLOCK_27        ;
;  SW[1]    ; CLOCK_27   ; 7.343  ; 7.343  ; Rise       ; CLOCK_27        ;
;  SW[2]    ; CLOCK_27   ; 7.467  ; 7.467  ; Rise       ; CLOCK_27        ;
;  SW[3]    ; CLOCK_27   ; 5.798  ; 5.798  ; Rise       ; CLOCK_27        ;
;  SW[4]    ; CLOCK_27   ; 4.717  ; 4.717  ; Rise       ; CLOCK_27        ;
;  SW[5]    ; CLOCK_27   ; 4.597  ; 4.597  ; Rise       ; CLOCK_27        ;
;  SW[6]    ; CLOCK_27   ; 5.398  ; 5.398  ; Rise       ; CLOCK_27        ;
;  SW[7]    ; CLOCK_27   ; 8.649  ; 8.649  ; Rise       ; CLOCK_27        ;
;  SW[8]    ; CLOCK_27   ; 5.350  ; 5.350  ; Rise       ; CLOCK_27        ;
;  SW[9]    ; CLOCK_27   ; 4.072  ; 4.072  ; Rise       ; CLOCK_27        ;
;  SW[10]   ; CLOCK_27   ; 4.628  ; 4.628  ; Rise       ; CLOCK_27        ;
;  SW[11]   ; CLOCK_27   ; 3.840  ; 3.840  ; Rise       ; CLOCK_27        ;
;  SW[12]   ; CLOCK_27   ; 4.700  ; 4.700  ; Rise       ; CLOCK_27        ;
;  SW[13]   ; CLOCK_27   ; 10.325 ; 10.325 ; Rise       ; CLOCK_27        ;
;  SW[14]   ; CLOCK_27   ; 9.432  ; 9.432  ; Rise       ; CLOCK_27        ;
;  SW[15]   ; CLOCK_27   ; 13.684 ; 13.684 ; Rise       ; CLOCK_27        ;
;  SW[16]   ; CLOCK_27   ; 10.645 ; 10.645 ; Rise       ; CLOCK_27        ;
;  SW[17]   ; CLOCK_27   ; 10.664 ; 10.664 ; Rise       ; CLOCK_27        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_27   ; -4.224 ; -4.224 ; Rise       ; CLOCK_27        ;
;  KEY[0]   ; CLOCK_27   ; -5.148 ; -5.148 ; Rise       ; CLOCK_27        ;
;  KEY[1]   ; CLOCK_27   ; -4.811 ; -4.811 ; Rise       ; CLOCK_27        ;
;  KEY[2]   ; CLOCK_27   ; -4.224 ; -4.224 ; Rise       ; CLOCK_27        ;
;  KEY[3]   ; CLOCK_27   ; -4.513 ; -4.513 ; Rise       ; CLOCK_27        ;
; SW[*]     ; CLOCK_27   ; -0.353 ; -0.353 ; Rise       ; CLOCK_27        ;
;  SW[0]    ; CLOCK_27   ; -1.997 ; -1.997 ; Rise       ; CLOCK_27        ;
;  SW[1]    ; CLOCK_27   ; -2.002 ; -2.002 ; Rise       ; CLOCK_27        ;
;  SW[2]    ; CLOCK_27   ; -2.462 ; -2.462 ; Rise       ; CLOCK_27        ;
;  SW[3]    ; CLOCK_27   ; -1.387 ; -1.387 ; Rise       ; CLOCK_27        ;
;  SW[4]    ; CLOCK_27   ; -0.753 ; -0.753 ; Rise       ; CLOCK_27        ;
;  SW[5]    ; CLOCK_27   ; -1.069 ; -1.069 ; Rise       ; CLOCK_27        ;
;  SW[6]    ; CLOCK_27   ; -1.354 ; -1.354 ; Rise       ; CLOCK_27        ;
;  SW[7]    ; CLOCK_27   ; -2.031 ; -2.031 ; Rise       ; CLOCK_27        ;
;  SW[8]    ; CLOCK_27   ; -1.348 ; -1.348 ; Rise       ; CLOCK_27        ;
;  SW[9]    ; CLOCK_27   ; -0.696 ; -0.696 ; Rise       ; CLOCK_27        ;
;  SW[10]   ; CLOCK_27   ; -0.703 ; -0.703 ; Rise       ; CLOCK_27        ;
;  SW[11]   ; CLOCK_27   ; -0.353 ; -0.353 ; Rise       ; CLOCK_27        ;
;  SW[12]   ; CLOCK_27   ; -1.030 ; -1.030 ; Rise       ; CLOCK_27        ;
;  SW[13]   ; CLOCK_27   ; -4.114 ; -4.114 ; Rise       ; CLOCK_27        ;
;  SW[14]   ; CLOCK_27   ; -3.797 ; -3.797 ; Rise       ; CLOCK_27        ;
;  SW[15]   ; CLOCK_27   ; -4.585 ; -4.585 ; Rise       ; CLOCK_27        ;
;  SW[16]   ; CLOCK_27   ; -4.280 ; -4.280 ; Rise       ; CLOCK_27        ;
;  SW[17]   ; CLOCK_27   ; -2.792 ; -2.792 ; Rise       ; CLOCK_27        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; CLOCK_27   ; 13.459 ; 13.459 ; Rise       ; CLOCK_27        ;
;  HEX0[0]     ; CLOCK_27   ; 7.042  ; 7.042  ; Rise       ; CLOCK_27        ;
;  HEX0[1]     ; CLOCK_27   ; 8.365  ; 8.365  ; Rise       ; CLOCK_27        ;
;  HEX0[2]     ; CLOCK_27   ; 7.077  ; 7.077  ; Rise       ; CLOCK_27        ;
;  HEX0[3]     ; CLOCK_27   ; 7.547  ; 7.547  ; Rise       ; CLOCK_27        ;
;  HEX0[4]     ; CLOCK_27   ; 7.612  ; 7.612  ; Rise       ; CLOCK_27        ;
;  HEX0[5]     ; CLOCK_27   ; 7.961  ; 7.961  ; Rise       ; CLOCK_27        ;
;  HEX0[6]     ; CLOCK_27   ; 13.459 ; 13.459 ; Rise       ; CLOCK_27        ;
; HEX1[*]      ; CLOCK_27   ; 13.646 ; 13.646 ; Rise       ; CLOCK_27        ;
;  HEX1[0]     ; CLOCK_27   ; 10.140 ; 10.140 ; Rise       ; CLOCK_27        ;
;  HEX1[1]     ; CLOCK_27   ; 13.646 ; 13.646 ; Rise       ; CLOCK_27        ;
;  HEX1[2]     ; CLOCK_27   ; 10.488 ; 10.488 ; Rise       ; CLOCK_27        ;
;  HEX1[3]     ; CLOCK_27   ; 9.596  ; 9.596  ; Rise       ; CLOCK_27        ;
;  HEX1[4]     ; CLOCK_27   ; 13.531 ; 13.531 ; Rise       ; CLOCK_27        ;
;  HEX1[5]     ; CLOCK_27   ; 11.645 ; 11.645 ; Rise       ; CLOCK_27        ;
;  HEX1[6]     ; CLOCK_27   ; 8.930  ; 8.930  ; Rise       ; CLOCK_27        ;
; HEX2[*]      ; CLOCK_27   ; 15.484 ; 15.484 ; Rise       ; CLOCK_27        ;
;  HEX2[0]     ; CLOCK_27   ; 7.546  ; 7.546  ; Rise       ; CLOCK_27        ;
;  HEX2[1]     ; CLOCK_27   ; 7.635  ; 7.635  ; Rise       ; CLOCK_27        ;
;  HEX2[2]     ; CLOCK_27   ; 10.434 ; 10.434 ; Rise       ; CLOCK_27        ;
;  HEX2[3]     ; CLOCK_27   ; 15.484 ; 15.484 ; Rise       ; CLOCK_27        ;
;  HEX2[4]     ; CLOCK_27   ; 14.650 ; 14.650 ; Rise       ; CLOCK_27        ;
;  HEX2[5]     ; CLOCK_27   ; 8.471  ; 8.471  ; Rise       ; CLOCK_27        ;
;  HEX2[6]     ; CLOCK_27   ; 11.675 ; 11.675 ; Rise       ; CLOCK_27        ;
; HEX3[*]      ; CLOCK_27   ; 12.713 ; 12.713 ; Rise       ; CLOCK_27        ;
;  HEX3[0]     ; CLOCK_27   ; 12.713 ; 12.713 ; Rise       ; CLOCK_27        ;
;  HEX3[1]     ; CLOCK_27   ; 8.672  ; 8.672  ; Rise       ; CLOCK_27        ;
;  HEX3[2]     ; CLOCK_27   ; 9.929  ; 9.929  ; Rise       ; CLOCK_27        ;
;  HEX3[3]     ; CLOCK_27   ; 8.687  ; 8.687  ; Rise       ; CLOCK_27        ;
;  HEX3[4]     ; CLOCK_27   ; 8.175  ; 8.175  ; Rise       ; CLOCK_27        ;
;  HEX3[5]     ; CLOCK_27   ; 7.414  ; 7.414  ; Rise       ; CLOCK_27        ;
;  HEX3[6]     ; CLOCK_27   ; 9.424  ; 9.424  ; Rise       ; CLOCK_27        ;
; HEX4[*]      ; CLOCK_27   ; 9.495  ; 9.495  ; Rise       ; CLOCK_27        ;
;  HEX4[0]     ; CLOCK_27   ; 7.600  ; 7.600  ; Rise       ; CLOCK_27        ;
;  HEX4[1]     ; CLOCK_27   ; 6.993  ; 6.993  ; Rise       ; CLOCK_27        ;
;  HEX4[2]     ; CLOCK_27   ; 7.947  ; 7.947  ; Rise       ; CLOCK_27        ;
;  HEX4[3]     ; CLOCK_27   ; 9.495  ; 9.495  ; Rise       ; CLOCK_27        ;
;  HEX4[4]     ; CLOCK_27   ; 7.510  ; 7.510  ; Rise       ; CLOCK_27        ;
;  HEX4[5]     ; CLOCK_27   ; 7.495  ; 7.495  ; Rise       ; CLOCK_27        ;
;  HEX4[6]     ; CLOCK_27   ; 6.740  ; 6.740  ; Rise       ; CLOCK_27        ;
; HEX5[*]      ; CLOCK_27   ; 11.525 ; 11.525 ; Rise       ; CLOCK_27        ;
;  HEX5[0]     ; CLOCK_27   ; 7.380  ; 7.380  ; Rise       ; CLOCK_27        ;
;  HEX5[1]     ; CLOCK_27   ; 9.112  ; 9.112  ; Rise       ; CLOCK_27        ;
;  HEX5[2]     ; CLOCK_27   ; 8.024  ; 8.024  ; Rise       ; CLOCK_27        ;
;  HEX5[3]     ; CLOCK_27   ; 7.758  ; 7.758  ; Rise       ; CLOCK_27        ;
;  HEX5[4]     ; CLOCK_27   ; 11.525 ; 11.525 ; Rise       ; CLOCK_27        ;
;  HEX5[5]     ; CLOCK_27   ; 8.249  ; 8.249  ; Rise       ; CLOCK_27        ;
;  HEX5[6]     ; CLOCK_27   ; 9.329  ; 9.329  ; Rise       ; CLOCK_27        ;
; HEX6[*]      ; CLOCK_27   ; 8.844  ; 8.844  ; Rise       ; CLOCK_27        ;
;  HEX6[0]     ; CLOCK_27   ; 7.507  ; 7.507  ; Rise       ; CLOCK_27        ;
;  HEX6[1]     ; CLOCK_27   ; 8.582  ; 8.582  ; Rise       ; CLOCK_27        ;
;  HEX6[2]     ; CLOCK_27   ; 7.532  ; 7.532  ; Rise       ; CLOCK_27        ;
;  HEX6[3]     ; CLOCK_27   ; 8.620  ; 8.620  ; Rise       ; CLOCK_27        ;
;  HEX6[4]     ; CLOCK_27   ; 8.844  ; 8.844  ; Rise       ; CLOCK_27        ;
;  HEX6[5]     ; CLOCK_27   ; 8.540  ; 8.540  ; Rise       ; CLOCK_27        ;
;  HEX6[6]     ; CLOCK_27   ; 8.649  ; 8.649  ; Rise       ; CLOCK_27        ;
; HEX7[*]      ; CLOCK_27   ; 8.842  ; 8.842  ; Rise       ; CLOCK_27        ;
;  HEX7[0]     ; CLOCK_27   ; 8.679  ; 8.679  ; Rise       ; CLOCK_27        ;
;  HEX7[1]     ; CLOCK_27   ; 8.714  ; 8.714  ; Rise       ; CLOCK_27        ;
;  HEX7[2]     ; CLOCK_27   ; 8.289  ; 8.289  ; Rise       ; CLOCK_27        ;
;  HEX7[3]     ; CLOCK_27   ; 8.813  ; 8.813  ; Rise       ; CLOCK_27        ;
;  HEX7[4]     ; CLOCK_27   ; 8.149  ; 8.149  ; Rise       ; CLOCK_27        ;
;  HEX7[5]     ; CLOCK_27   ; 8.666  ; 8.666  ; Rise       ; CLOCK_27        ;
;  HEX7[6]     ; CLOCK_27   ; 8.842  ; 8.842  ; Rise       ; CLOCK_27        ;
; LCD_DATA[*]  ; CLOCK_27   ; 9.545  ; 9.545  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[0] ; CLOCK_27   ; 8.897  ; 8.897  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[1] ; CLOCK_27   ; 9.545  ; 9.545  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[2] ; CLOCK_27   ; 9.288  ; 9.288  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[3] ; CLOCK_27   ; 9.219  ; 9.219  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[4] ; CLOCK_27   ; 8.009  ; 8.009  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[5] ; CLOCK_27   ; 8.692  ; 8.692  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[6] ; CLOCK_27   ; 8.668  ; 8.668  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[7] ; CLOCK_27   ; 8.744  ; 8.744  ; Rise       ; CLOCK_27        ;
; LCD_EN       ; CLOCK_27   ; 8.723  ; 8.723  ; Rise       ; CLOCK_27        ;
; LCD_RS       ; CLOCK_27   ; 8.597  ; 8.597  ; Rise       ; CLOCK_27        ;
; LCD_RW       ; CLOCK_27   ; 8.679  ; 8.679  ; Rise       ; CLOCK_27        ;
; LEDG[*]      ; CLOCK_27   ; 14.656 ; 14.656 ; Rise       ; CLOCK_27        ;
;  LEDG[0]     ; CLOCK_27   ; 9.878  ; 9.878  ; Rise       ; CLOCK_27        ;
;  LEDG[1]     ; CLOCK_27   ; 10.090 ; 10.090 ; Rise       ; CLOCK_27        ;
;  LEDG[2]     ; CLOCK_27   ; 14.656 ; 14.656 ; Rise       ; CLOCK_27        ;
;  LEDG[3]     ; CLOCK_27   ; 9.441  ; 9.441  ; Rise       ; CLOCK_27        ;
;  LEDG[4]     ; CLOCK_27   ; 10.028 ; 10.028 ; Rise       ; CLOCK_27        ;
;  LEDG[5]     ; CLOCK_27   ; 8.532  ; 8.532  ; Rise       ; CLOCK_27        ;
;  LEDG[6]     ; CLOCK_27   ; 10.917 ; 10.917 ; Rise       ; CLOCK_27        ;
;  LEDG[7]     ; CLOCK_27   ; 10.344 ; 10.344 ; Rise       ; CLOCK_27        ;
; LEDR[*]      ; CLOCK_27   ; 12.390 ; 12.390 ; Rise       ; CLOCK_27        ;
;  LEDR[0]     ; CLOCK_27   ; 10.681 ; 10.681 ; Rise       ; CLOCK_27        ;
;  LEDR[1]     ; CLOCK_27   ; 9.684  ; 9.684  ; Rise       ; CLOCK_27        ;
;  LEDR[2]     ; CLOCK_27   ; 8.952  ; 8.952  ; Rise       ; CLOCK_27        ;
;  LEDR[3]     ; CLOCK_27   ; 8.369  ; 8.369  ; Rise       ; CLOCK_27        ;
;  LEDR[4]     ; CLOCK_27   ; 9.141  ; 9.141  ; Rise       ; CLOCK_27        ;
;  LEDR[5]     ; CLOCK_27   ; 9.507  ; 9.507  ; Rise       ; CLOCK_27        ;
;  LEDR[6]     ; CLOCK_27   ; 9.613  ; 9.613  ; Rise       ; CLOCK_27        ;
;  LEDR[7]     ; CLOCK_27   ; 9.288  ; 9.288  ; Rise       ; CLOCK_27        ;
;  LEDR[8]     ; CLOCK_27   ; 7.767  ; 7.767  ; Rise       ; CLOCK_27        ;
;  LEDR[9]     ; CLOCK_27   ; 11.704 ; 11.704 ; Rise       ; CLOCK_27        ;
;  LEDR[10]    ; CLOCK_27   ; 7.732  ; 7.732  ; Rise       ; CLOCK_27        ;
;  LEDR[11]    ; CLOCK_27   ; 12.390 ; 12.390 ; Rise       ; CLOCK_27        ;
;  LEDR[12]    ; CLOCK_27   ; 8.388  ; 8.388  ; Rise       ; CLOCK_27        ;
;  LEDR[13]    ; CLOCK_27   ; 9.016  ; 9.016  ; Rise       ; CLOCK_27        ;
;  LEDR[14]    ; CLOCK_27   ; 8.463  ; 8.463  ; Rise       ; CLOCK_27        ;
;  LEDR[15]    ; CLOCK_27   ; 9.490  ; 9.490  ; Rise       ; CLOCK_27        ;
;  LEDR[16]    ; CLOCK_27   ; 7.434  ; 7.434  ; Rise       ; CLOCK_27        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; HEX0[*]      ; CLOCK_27   ; 3.958 ; 3.958 ; Rise       ; CLOCK_27        ;
;  HEX0[0]     ; CLOCK_27   ; 3.958 ; 3.958 ; Rise       ; CLOCK_27        ;
;  HEX0[1]     ; CLOCK_27   ; 4.561 ; 4.561 ; Rise       ; CLOCK_27        ;
;  HEX0[2]     ; CLOCK_27   ; 3.975 ; 3.975 ; Rise       ; CLOCK_27        ;
;  HEX0[3]     ; CLOCK_27   ; 4.191 ; 4.191 ; Rise       ; CLOCK_27        ;
;  HEX0[4]     ; CLOCK_27   ; 4.252 ; 4.252 ; Rise       ; CLOCK_27        ;
;  HEX0[5]     ; CLOCK_27   ; 4.403 ; 4.403 ; Rise       ; CLOCK_27        ;
;  HEX0[6]     ; CLOCK_27   ; 6.917 ; 6.917 ; Rise       ; CLOCK_27        ;
; HEX1[*]      ; CLOCK_27   ; 4.822 ; 4.822 ; Rise       ; CLOCK_27        ;
;  HEX1[0]     ; CLOCK_27   ; 5.350 ; 5.350 ; Rise       ; CLOCK_27        ;
;  HEX1[1]     ; CLOCK_27   ; 7.188 ; 7.188 ; Rise       ; CLOCK_27        ;
;  HEX1[2]     ; CLOCK_27   ; 5.452 ; 5.452 ; Rise       ; CLOCK_27        ;
;  HEX1[3]     ; CLOCK_27   ; 5.102 ; 5.102 ; Rise       ; CLOCK_27        ;
;  HEX1[4]     ; CLOCK_27   ; 6.917 ; 6.917 ; Rise       ; CLOCK_27        ;
;  HEX1[5]     ; CLOCK_27   ; 5.998 ; 5.998 ; Rise       ; CLOCK_27        ;
;  HEX1[6]     ; CLOCK_27   ; 4.822 ; 4.822 ; Rise       ; CLOCK_27        ;
; HEX2[*]      ; CLOCK_27   ; 4.167 ; 4.167 ; Rise       ; CLOCK_27        ;
;  HEX2[0]     ; CLOCK_27   ; 4.167 ; 4.167 ; Rise       ; CLOCK_27        ;
;  HEX2[1]     ; CLOCK_27   ; 4.193 ; 4.193 ; Rise       ; CLOCK_27        ;
;  HEX2[2]     ; CLOCK_27   ; 5.467 ; 5.467 ; Rise       ; CLOCK_27        ;
;  HEX2[3]     ; CLOCK_27   ; 8.037 ; 8.037 ; Rise       ; CLOCK_27        ;
;  HEX2[4]     ; CLOCK_27   ; 7.387 ; 7.387 ; Rise       ; CLOCK_27        ;
;  HEX2[5]     ; CLOCK_27   ; 4.560 ; 4.560 ; Rise       ; CLOCK_27        ;
;  HEX2[6]     ; CLOCK_27   ; 5.962 ; 5.962 ; Rise       ; CLOCK_27        ;
; HEX3[*]      ; CLOCK_27   ; 4.106 ; 4.106 ; Rise       ; CLOCK_27        ;
;  HEX3[0]     ; CLOCK_27   ; 6.668 ; 6.668 ; Rise       ; CLOCK_27        ;
;  HEX3[1]     ; CLOCK_27   ; 4.683 ; 4.683 ; Rise       ; CLOCK_27        ;
;  HEX3[2]     ; CLOCK_27   ; 5.220 ; 5.220 ; Rise       ; CLOCK_27        ;
;  HEX3[3]     ; CLOCK_27   ; 4.682 ; 4.682 ; Rise       ; CLOCK_27        ;
;  HEX3[4]     ; CLOCK_27   ; 4.434 ; 4.434 ; Rise       ; CLOCK_27        ;
;  HEX3[5]     ; CLOCK_27   ; 4.106 ; 4.106 ; Rise       ; CLOCK_27        ;
;  HEX3[6]     ; CLOCK_27   ; 4.999 ; 4.999 ; Rise       ; CLOCK_27        ;
; HEX4[*]      ; CLOCK_27   ; 3.793 ; 3.793 ; Rise       ; CLOCK_27        ;
;  HEX4[0]     ; CLOCK_27   ; 4.203 ; 4.203 ; Rise       ; CLOCK_27        ;
;  HEX4[1]     ; CLOCK_27   ; 3.922 ; 3.922 ; Rise       ; CLOCK_27        ;
;  HEX4[2]     ; CLOCK_27   ; 4.311 ; 4.311 ; Rise       ; CLOCK_27        ;
;  HEX4[3]     ; CLOCK_27   ; 5.088 ; 5.088 ; Rise       ; CLOCK_27        ;
;  HEX4[4]     ; CLOCK_27   ; 4.151 ; 4.151 ; Rise       ; CLOCK_27        ;
;  HEX4[5]     ; CLOCK_27   ; 4.144 ; 4.144 ; Rise       ; CLOCK_27        ;
;  HEX4[6]     ; CLOCK_27   ; 3.793 ; 3.793 ; Rise       ; CLOCK_27        ;
; HEX5[*]      ; CLOCK_27   ; 4.109 ; 4.109 ; Rise       ; CLOCK_27        ;
;  HEX5[0]     ; CLOCK_27   ; 4.109 ; 4.109 ; Rise       ; CLOCK_27        ;
;  HEX5[1]     ; CLOCK_27   ; 4.868 ; 4.868 ; Rise       ; CLOCK_27        ;
;  HEX5[2]     ; CLOCK_27   ; 4.351 ; 4.351 ; Rise       ; CLOCK_27        ;
;  HEX5[3]     ; CLOCK_27   ; 4.265 ; 4.265 ; Rise       ; CLOCK_27        ;
;  HEX5[4]     ; CLOCK_27   ; 6.016 ; 6.016 ; Rise       ; CLOCK_27        ;
;  HEX5[5]     ; CLOCK_27   ; 4.456 ; 4.456 ; Rise       ; CLOCK_27        ;
;  HEX5[6]     ; CLOCK_27   ; 4.999 ; 4.999 ; Rise       ; CLOCK_27        ;
; HEX6[*]      ; CLOCK_27   ; 4.125 ; 4.125 ; Rise       ; CLOCK_27        ;
;  HEX6[0]     ; CLOCK_27   ; 4.125 ; 4.125 ; Rise       ; CLOCK_27        ;
;  HEX6[1]     ; CLOCK_27   ; 4.678 ; 4.678 ; Rise       ; CLOCK_27        ;
;  HEX6[2]     ; CLOCK_27   ; 4.153 ; 4.153 ; Rise       ; CLOCK_27        ;
;  HEX6[3]     ; CLOCK_27   ; 4.677 ; 4.677 ; Rise       ; CLOCK_27        ;
;  HEX6[4]     ; CLOCK_27   ; 4.799 ; 4.799 ; Rise       ; CLOCK_27        ;
;  HEX6[5]     ; CLOCK_27   ; 4.610 ; 4.610 ; Rise       ; CLOCK_27        ;
;  HEX6[6]     ; CLOCK_27   ; 4.683 ; 4.683 ; Rise       ; CLOCK_27        ;
; HEX7[*]      ; CLOCK_27   ; 4.450 ; 4.450 ; Rise       ; CLOCK_27        ;
;  HEX7[0]     ; CLOCK_27   ; 4.733 ; 4.733 ; Rise       ; CLOCK_27        ;
;  HEX7[1]     ; CLOCK_27   ; 4.696 ; 4.696 ; Rise       ; CLOCK_27        ;
;  HEX7[2]     ; CLOCK_27   ; 4.505 ; 4.505 ; Rise       ; CLOCK_27        ;
;  HEX7[3]     ; CLOCK_27   ; 4.779 ; 4.779 ; Rise       ; CLOCK_27        ;
;  HEX7[4]     ; CLOCK_27   ; 4.450 ; 4.450 ; Rise       ; CLOCK_27        ;
;  HEX7[5]     ; CLOCK_27   ; 4.734 ; 4.734 ; Rise       ; CLOCK_27        ;
;  HEX7[6]     ; CLOCK_27   ; 4.768 ; 4.768 ; Rise       ; CLOCK_27        ;
; LCD_DATA[*]  ; CLOCK_27   ; 4.458 ; 4.458 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[0] ; CLOCK_27   ; 4.795 ; 4.795 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[1] ; CLOCK_27   ; 5.136 ; 5.136 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[2] ; CLOCK_27   ; 4.971 ; 4.971 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[3] ; CLOCK_27   ; 4.969 ; 4.969 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[4] ; CLOCK_27   ; 4.458 ; 4.458 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[5] ; CLOCK_27   ; 4.717 ; 4.717 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[6] ; CLOCK_27   ; 4.714 ; 4.714 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[7] ; CLOCK_27   ; 4.718 ; 4.718 ; Rise       ; CLOCK_27        ;
; LCD_EN       ; CLOCK_27   ; 4.709 ; 4.709 ; Rise       ; CLOCK_27        ;
; LCD_RS       ; CLOCK_27   ; 4.690 ; 4.690 ; Rise       ; CLOCK_27        ;
; LCD_RW       ; CLOCK_27   ; 4.722 ; 4.722 ; Rise       ; CLOCK_27        ;
; LEDG[*]      ; CLOCK_27   ; 4.707 ; 4.707 ; Rise       ; CLOCK_27        ;
;  LEDG[0]     ; CLOCK_27   ; 5.273 ; 5.273 ; Rise       ; CLOCK_27        ;
;  LEDG[1]     ; CLOCK_27   ; 5.402 ; 5.402 ; Rise       ; CLOCK_27        ;
;  LEDG[2]     ; CLOCK_27   ; 7.674 ; 7.674 ; Rise       ; CLOCK_27        ;
;  LEDG[3]     ; CLOCK_27   ; 5.061 ; 5.061 ; Rise       ; CLOCK_27        ;
;  LEDG[4]     ; CLOCK_27   ; 5.353 ; 5.353 ; Rise       ; CLOCK_27        ;
;  LEDG[5]     ; CLOCK_27   ; 4.707 ; 4.707 ; Rise       ; CLOCK_27        ;
;  LEDG[6]     ; CLOCK_27   ; 5.771 ; 5.771 ; Rise       ; CLOCK_27        ;
;  LEDG[7]     ; CLOCK_27   ; 5.478 ; 5.478 ; Rise       ; CLOCK_27        ;
; LEDR[*]      ; CLOCK_27   ; 4.124 ; 4.124 ; Rise       ; CLOCK_27        ;
;  LEDR[0]     ; CLOCK_27   ; 5.723 ; 5.723 ; Rise       ; CLOCK_27        ;
;  LEDR[1]     ; CLOCK_27   ; 5.170 ; 5.170 ; Rise       ; CLOCK_27        ;
;  LEDR[2]     ; CLOCK_27   ; 4.862 ; 4.862 ; Rise       ; CLOCK_27        ;
;  LEDR[3]     ; CLOCK_27   ; 4.595 ; 4.595 ; Rise       ; CLOCK_27        ;
;  LEDR[4]     ; CLOCK_27   ; 4.987 ; 4.987 ; Rise       ; CLOCK_27        ;
;  LEDR[5]     ; CLOCK_27   ; 5.102 ; 5.102 ; Rise       ; CLOCK_27        ;
;  LEDR[6]     ; CLOCK_27   ; 5.137 ; 5.137 ; Rise       ; CLOCK_27        ;
;  LEDR[7]     ; CLOCK_27   ; 5.036 ; 5.036 ; Rise       ; CLOCK_27        ;
;  LEDR[8]     ; CLOCK_27   ; 4.274 ; 4.274 ; Rise       ; CLOCK_27        ;
;  LEDR[9]     ; CLOCK_27   ; 6.107 ; 6.107 ; Rise       ; CLOCK_27        ;
;  LEDR[10]    ; CLOCK_27   ; 4.271 ; 4.271 ; Rise       ; CLOCK_27        ;
;  LEDR[11]    ; CLOCK_27   ; 6.502 ; 6.502 ; Rise       ; CLOCK_27        ;
;  LEDR[12]    ; CLOCK_27   ; 4.599 ; 4.599 ; Rise       ; CLOCK_27        ;
;  LEDR[13]    ; CLOCK_27   ; 4.905 ; 4.905 ; Rise       ; CLOCK_27        ;
;  LEDR[14]    ; CLOCK_27   ; 4.647 ; 4.647 ; Rise       ; CLOCK_27        ;
;  LEDR[15]    ; CLOCK_27   ; 5.103 ; 5.103 ; Rise       ; CLOCK_27        ;
;  LEDR[16]    ; CLOCK_27   ; 4.124 ; 4.124 ; Rise       ; CLOCK_27        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[17]     ; LEDR[17]    ; 9.642 ;    ;    ; 9.642 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[17]     ; LEDR[17]    ; 5.536 ;    ;    ; 5.536 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_27   ; CLOCK_27 ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_27   ; CLOCK_27 ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 22    ; 22   ;
; Unconstrained Input Port Paths  ; 3068  ; 3068 ;
; Unconstrained Output Ports      ; 93    ; 93   ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov 16 02:05:24 2024
Info: Command: quartus_sta wrapper -c wrapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wrapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_27 CLOCK_27
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -28.684
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -28.684   -405252.173 CLOCK_27 
Info (332146): Worst-case hold slack is 1.709
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.709         0.000 CLOCK_27 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380    -17561.380 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.427
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.427   -175110.655 CLOCK_27 
Info (332146): Worst-case hold slack is 0.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.758         0.000 CLOCK_27 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380    -17561.380 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4908 megabytes
    Info: Processing ended: Sat Nov 16 02:05:34 2024
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:10


