# BRAM Controller
## Introduction
FPGA 의 BRAM 을 Control 하는 모듈을 설계해 보았음.

<img src= "https://github.com/goeun-oh/Verilog/blob/main/bram/bram.png" width="400" hegith = "400" />
single-port RAM 을 control 하는 모듈임

<img src= "https://github.com/goeun-oh/Verilog/blob/main/bram/inoutput.png" width="600" hegith = "400" />

single-port RAM의 in/output signals
