TimeQuest Timing Analyzer report for Microcomputer
Fri Jun 25 20:45:46 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'cpuClock'
 13. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'serialClkCount[15]'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Recovery: 'serialClkCount[15]'
 20. Slow Model Recovery: 'clk'
 21. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 22. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 23. Slow Model Removal: 'serialClkCount[15]'
 24. Slow Model Removal: 'clk'
 25. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 26. Slow Model Minimum Pulse Width: 'clk'
 27. Slow Model Minimum Pulse Width: 'cpuClock'
 28. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'clk'
 43. Fast Model Setup: 'cpuClock'
 44. Fast Model Setup: 'serialClkCount[15]'
 45. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 46. Fast Model Hold: 'clk'
 47. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 48. Fast Model Hold: 'serialClkCount[15]'
 49. Fast Model Hold: 'cpuClock'
 50. Fast Model Recovery: 'serialClkCount[15]'
 51. Fast Model Recovery: 'clk'
 52. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 53. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 54. Fast Model Removal: 'serialClkCount[15]'
 55. Fast Model Removal: 'clk'
 56. Fast Model Minimum Pulse Width: 'clk'
 57. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 58. Fast Model Minimum Pulse Width: 'cpuClock'
 59. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Setup Transfers
 74. Hold Transfers
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 52.32 MHz  ; 52.32 MHz       ; clk                ;      ;
; 53.96 MHz  ; 53.96 MHz       ; cpuClock           ;      ;
; 92.18 MHz  ; 92.18 MHz       ; T80s:cpu1|IORQ_n   ;      ;
; 169.18 MHz ; 169.18 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -18.112 ; -7640.128     ;
; cpuClock           ; -17.531 ; -4442.214     ;
; T80s:cpu1|IORQ_n   ; -7.303  ; -280.293      ;
; serialClkCount[15] ; -6.357  ; -944.906      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -4.270 ; -123.298      ;
; clk                ; -2.275 ; -2.275        ;
; serialClkCount[15] ; 0.213  ; 0.000         ;
; cpuClock           ; 0.412  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -4.831 ; -120.036      ;
; clk                ; -1.666 ; -14.994       ;
; T80s:cpu1|IORQ_n   ; 0.548  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -3.376 ; -13.042       ;
; serialClkCount[15] ; -0.143 ; -0.858        ;
; clk                ; 2.193  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -4.606 ; -565.848      ;
; clk                ; -2.567 ; -3087.985     ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
+--------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.112 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.141      ; 19.207     ;
; -18.023 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.141      ; 19.118     ;
; -18.018 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.139      ; 19.111     ;
; -18.013 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.116      ; 19.083     ;
; -17.999 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.130      ; 19.083     ;
; -17.966 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.141      ; 19.061     ;
; -17.963 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.122      ; 19.039     ;
; -17.963 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.144      ; 19.061     ;
; -17.961 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.141      ; 19.056     ;
; -17.960 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.146      ; 19.060     ;
; -17.938 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.134      ; 19.026     ;
; -17.924 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.994     ;
; -17.919 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.114      ; 18.987     ;
; -17.910 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.994     ;
; -17.905 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.128      ; 18.987     ;
; -17.895 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.965     ;
; -17.882 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.966     ;
; -17.879 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.963     ;
; -17.877 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.141      ; 18.972     ;
; -17.874 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.122      ; 18.950     ;
; -17.874 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.144      ; 18.972     ;
; -17.872 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.139      ; 18.965     ;
; -17.871 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.146      ; 18.971     ;
; -17.869 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.120      ; 18.943     ;
; -17.869 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.142      ; 18.965     ;
; -17.868 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.938     ;
; -17.866 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.144      ; 18.964     ;
; -17.862 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.932     ;
; -17.849 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.134      ; 18.937     ;
; -17.848 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.932     ;
; -17.844 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.132      ; 18.930     ;
; -17.828 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.898     ;
; -17.821 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.905     ;
; -17.820 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.904     ;
; -17.819 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.889     ;
; -17.817 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.122      ; 18.893     ;
; -17.815 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.141      ; 18.910     ;
; -17.812 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.122      ; 18.888     ;
; -17.812 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.144      ; 18.910     ;
; -17.809 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.146      ; 18.909     ;
; -17.806 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.876     ;
; -17.801 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.114      ; 18.869     ;
; -17.798 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.141      ; 18.893     ;
; -17.795 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.122      ; 18.871     ;
; -17.793 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.877     ;
; -17.790 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.874     ;
; -17.788 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.128      ; 18.870     ;
; -17.787 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.134      ; 18.875     ;
; -17.785 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.128      ; 18.867     ;
; -17.779 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.849     ;
; -17.775 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.146      ; 18.875     ;
; -17.774 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.114      ; 18.842     ;
; -17.773 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.134      ; 18.861     ;
; -17.768 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.144      ; 18.866     ;
; -17.763 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.134      ; 18.851     ;
; -17.762 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.144      ; 18.860     ;
; -17.758 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.146      ; 18.858     ;
; -17.751 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.141      ; 18.846     ;
; -17.744 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.814     ;
; -17.739 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.809     ;
; -17.734 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.114      ; 18.802     ;
; -17.732 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.816     ;
; -17.731 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.815     ;
; -17.731 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.815     ;
; -17.730 ; SBCTextDisplayRGB:io2|startAddr[8]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.141      ; 18.825     ;
; -17.730 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.800     ;
; -17.728 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.812     ;
; -17.728 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.122      ; 18.804     ;
; -17.727 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.128      ; 18.809     ;
; -17.726 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.128      ; 18.808     ;
; -17.725 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.114      ; 18.793     ;
; -17.723 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.120      ; 18.797     ;
; -17.717 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.787     ;
; -17.706 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.122      ; 18.782     ;
; -17.701 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.120      ; 18.775     ;
; -17.699 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.769     ;
; -17.686 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.146      ; 18.786     ;
; -17.685 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.769     ;
; -17.684 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.134      ; 18.772     ;
; -17.681 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.144      ; 18.779     ;
; -17.679 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.132      ; 18.765     ;
; -17.679 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.144      ; 18.777     ;
; -17.677 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.747     ;
; -17.674 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.142      ; 18.770     ;
; -17.674 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.134      ; 18.762     ;
; -17.673 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.144      ; 18.771     ;
; -17.670 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.754     ;
; -17.669 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.130      ; 18.753     ;
; -17.669 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.132      ; 18.755     ;
; -17.669 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.146      ; 18.769     ;
; -17.668 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.738     ;
; -17.668 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.142      ; 18.764     ;
; -17.666 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.122      ; 18.742     ;
; -17.664 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.144      ; 18.762     ;
; -17.662 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.141      ; 18.757     ;
; -17.657 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.139      ; 18.750     ;
; -17.652 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.141      ; 18.747     ;
; -17.651 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.116      ; 18.721     ;
; -17.649 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.122      ; 18.725     ;
; -17.649 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.144      ; 18.747     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.531 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.578     ;
; -17.478 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.525     ;
; -17.286 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.333     ;
; -17.284 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.331     ;
; -17.278 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.325     ;
; -17.233 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.280     ;
; -17.231 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.283     ;
; -17.231 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.283     ;
; -17.231 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.278     ;
; -17.225 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.272     ;
; -17.178 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.230     ;
; -17.178 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.230     ;
; -17.176 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.226     ;
; -17.174 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.224     ;
; -17.171 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.218     ;
; -17.126 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.178     ;
; -17.126 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.178     ;
; -17.123 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.173     ;
; -17.121 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.173     ;
; -17.121 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.171     ;
; -17.091 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.141     ;
; -17.074 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.121     ;
; -17.073 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.125     ;
; -17.073 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.125     ;
; -17.068 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.120     ;
; -17.049 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.101     ;
; -17.038 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.088     ;
; -17.004 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.052     ;
; -16.996 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.048     ;
; -16.995 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.042     ;
; -16.994 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.046     ;
; -16.993 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.045     ;
; -16.991 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.031     ;
; -16.987 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.039     ;
; -16.978 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.028     ;
; -16.977 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.027     ;
; -16.976 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.028     ;
; -16.972 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.020     ;
; -16.960 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 18.010     ;
; -16.960 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.007     ;
; -16.960 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.007     ;
; -16.941 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.993     ;
; -16.940 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.992     ;
; -16.938 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|IncDecZ                  ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 17.978     ;
; -16.926 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.973     ;
; -16.925 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.975     ;
; -16.924 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.971     ;
; -16.924 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.974     ;
; -16.918 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.965     ;
; -16.907 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.957     ;
; -16.907 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.954     ;
; -16.907 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.954     ;
; -16.905 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.952     ;
; -16.871 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.923     ;
; -16.871 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.923     ;
; -16.864 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.914     ;
; -16.858 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.908     ;
; -16.857 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.907     ;
; -16.855 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.907     ;
; -16.852 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.899     ;
; -16.829 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.876     ;
; -16.827 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.874     ;
; -16.826 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.876     ;
; -16.821 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.868     ;
; -16.816 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.866     ;
; -16.814 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.864     ;
; -16.805 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.855     ;
; -16.804 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.854     ;
; -16.802 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.852     ;
; -16.802 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.852     ;
; -16.802 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.854     ;
; -16.794 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.846     ;
; -16.791 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.843     ;
; -16.774 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.826     ;
; -16.774 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.826     ;
; -16.773 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.823     ;
; -16.766 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.818     ;
; -16.766 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.818     ;
; -16.761 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.813     ;
; -16.759 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 17.807     ;
; -16.758 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.808     ;
; -16.757 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 17.805     ;
; -16.751 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 17.799     ;
; -16.750 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.797     ;
; -16.749 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.799     ;
; -16.749 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.799     ;
; -16.748 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.795     ;
; -16.742 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.794     ;
; -16.742 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 17.789     ;
; -16.741 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.793     ;
; -16.740 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.792     ;
; -16.738 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.790     ;
; -16.734 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.786     ;
; -16.731 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.783     ;
; -16.731 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.781     ;
; -16.729 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.781     ;
; -16.727 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 17.775     ;
; -16.725 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 17.773     ;
; -16.723 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 17.775     ;
; -16.719 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 17.769     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -7.303 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.170     ; 6.173      ;
; -7.150 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.628      ;
; -7.143 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.170     ; 6.013      ;
; -7.138 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.616      ;
; -7.130 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.608      ;
; -7.107 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.170     ; 5.977      ;
; -7.074 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.552      ;
; -7.066 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.544      ;
; -7.059 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.537      ;
; -7.050 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.528      ;
; -7.048 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.574     ; 4.514      ;
; -7.029 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.507      ;
; -7.027 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.574     ; 4.493      ;
; -7.009 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.149     ; 5.900      ;
; -6.996 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.474      ;
; -6.991 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.149     ; 5.882      ;
; -6.989 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.170     ; 5.859      ;
; -6.929 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.407      ;
; -6.919 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.397      ;
; -6.908 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.386      ;
; -6.842 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.152     ; 5.730      ;
; -6.776 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.254      ;
; -6.774 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.252      ;
; -6.755 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.233      ;
; -6.753 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.231      ;
; -6.683 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.161      ;
; -6.662 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.140      ;
; -6.651 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.149     ; 5.542      ;
; -6.648 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.152     ; 5.536      ;
; -6.626 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.104      ;
; -6.622 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.152     ; 5.510      ;
; -6.616 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 4.094      ;
; -6.546 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.152     ; 5.434      ;
; -6.505 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.170     ; 5.375      ;
; -6.488 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 5.381      ;
; -6.488 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 5.381      ;
; -6.488 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 5.381      ;
; -6.488 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 5.381      ;
; -6.488 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 5.381      ;
; -6.488 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 5.381      ;
; -6.464 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.170     ; 5.334      ;
; -6.453 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 5.346      ;
; -6.453 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 5.346      ;
; -6.453 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 5.346      ;
; -6.453 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 5.346      ;
; -6.453 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 5.346      ;
; -6.453 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 5.346      ;
; -6.403 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.152     ; 5.291      ;
; -6.391 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.149     ; 5.282      ;
; -6.352 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.149     ; 5.243      ;
; -6.338 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.170     ; 5.208      ;
; -6.269 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.170     ; 5.139      ;
; -6.257 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.149     ; 5.148      ;
; -6.061 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.152     ; 4.949      ;
; -5.847 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.740      ;
; -5.847 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.740      ;
; -5.847 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.740      ;
; -5.847 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.740      ;
; -5.847 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.740      ;
; -5.847 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.740      ;
; -5.682 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.575      ;
; -5.682 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.575      ;
; -5.682 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.575      ;
; -5.682 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.575      ;
; -5.682 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.575      ;
; -5.682 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.575      ;
; -5.549 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.170     ; 4.419      ;
; -5.520 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.413      ;
; -5.520 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.413      ;
; -5.520 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.413      ;
; -5.520 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.413      ;
; -5.520 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.413      ;
; -5.520 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.413      ;
; -5.317 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.149     ; 4.208      ;
; -5.276 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.149     ; 4.167      ;
; -5.271 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.170     ; 4.141      ;
; -5.150 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.149     ; 4.041      ;
; -5.150 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.043      ;
; -5.150 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.043      ;
; -5.150 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.043      ;
; -5.150 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.043      ;
; -5.150 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.043      ;
; -5.150 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.147     ; 4.043      ;
; -5.103 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.574     ; 2.569      ;
; -5.081 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -2.149     ; 3.972      ;
; -4.924 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -2.886     ; 2.578      ;
; -4.905 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -2.874     ; 2.571      ;
; -4.839 ; bufferedUART:io1|rxInPointer[0]        ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.039      ; 5.418      ;
; -4.809 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 2.287      ;
; -4.787 ; bufferedUART:io1|rxBuffer~62           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.040      ; 5.367      ;
; -4.754 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 2.232      ;
; -4.752 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 2.230      ;
; -4.751 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 2.229      ;
; -4.751 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 2.229      ;
; -4.750 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 2.228      ;
; -4.746 ; bufferedUART:io1|rxBuffer~28           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.040      ; 5.326      ;
; -4.743 ; bufferedUART:io1|rxBuffer~68           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.040      ; 5.323      ;
; -4.708 ; bufferedUART:io1|rxBuffer~76           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.044      ; 5.292      ;
; -4.653 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 2.131      ;
; -4.651 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -3.562     ; 2.129      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -6.357 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~124 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 6.769      ;
; -6.357 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~119 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 6.769      ;
; -6.280 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.704      ;
; -6.273 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~124 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.124     ; 6.689      ;
; -6.273 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~119 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.124     ; 6.689      ;
; -6.256 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~124 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.680      ;
; -6.256 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~119 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.680      ;
; -6.196 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 6.624      ;
; -6.194 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~16  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.618      ;
; -6.179 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.104     ; 6.615      ;
; -6.146 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.114     ; 6.572      ;
; -6.110 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~16  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 6.538      ;
; -6.101 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.534      ;
; -6.101 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.534      ;
; -6.101 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.534      ;
; -6.093 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~16  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.104     ; 6.529      ;
; -6.062 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.110     ; 6.492      ;
; -6.056 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~75  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.111     ; 6.485      ;
; -6.056 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~76  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.111     ; 6.485      ;
; -6.056 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.111     ; 6.485      ;
; -6.056 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~73  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.111     ; 6.485      ;
; -6.056 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~71  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.111     ; 6.485      ;
; -6.056 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~70  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.111     ; 6.485      ;
; -6.056 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~69  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.111     ; 6.485      ;
; -6.056 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.111     ; 6.485      ;
; -6.051 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.484      ;
; -6.051 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.484      ;
; -6.051 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.484      ;
; -6.051 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.484      ;
; -6.051 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.484      ;
; -6.051 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.484      ;
; -6.051 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.484      ;
; -6.051 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.484      ;
; -6.045 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.102     ; 6.483      ;
; -6.017 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.103     ; 6.454      ;
; -6.017 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.103     ; 6.454      ;
; -6.017 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.103     ; 6.454      ;
; -6.000 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.111     ; 6.429      ;
; -6.000 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.111     ; 6.429      ;
; -6.000 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.111     ; 6.429      ;
; -6.000 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.095     ; 6.445      ;
; -6.000 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.095     ; 6.445      ;
; -6.000 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.095     ; 6.445      ;
; -5.996 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~67  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.429      ;
; -5.996 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~68  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.429      ;
; -5.996 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~66  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.429      ;
; -5.996 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~65  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.429      ;
; -5.996 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.429      ;
; -5.996 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~62  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.429      ;
; -5.996 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~61  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.429      ;
; -5.996 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.429      ;
; -5.979 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~19  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.403      ;
; -5.979 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~20  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.403      ;
; -5.979 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~18  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.403      ;
; -5.979 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~17  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.403      ;
; -5.979 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~15  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.403      ;
; -5.979 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~14  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.403      ;
; -5.979 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~13  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.403      ;
; -5.973 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~83  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.397      ;
; -5.973 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~84  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.397      ;
; -5.973 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.397      ;
; -5.973 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~81  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.397      ;
; -5.973 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~79  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.397      ;
; -5.973 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~78  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.397      ;
; -5.973 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 6.397      ;
; -5.972 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~75  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.405      ;
; -5.972 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~76  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.405      ;
; -5.972 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.405      ;
; -5.972 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~73  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.405      ;
; -5.972 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~71  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.405      ;
; -5.972 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~70  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.405      ;
; -5.972 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~69  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.405      ;
; -5.972 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.405      ;
; -5.967 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.103     ; 6.404      ;
; -5.967 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.103     ; 6.404      ;
; -5.967 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.103     ; 6.404      ;
; -5.967 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.103     ; 6.404      ;
; -5.967 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.103     ; 6.404      ;
; -5.967 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.103     ; 6.404      ;
; -5.967 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.103     ; 6.404      ;
; -5.967 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.103     ; 6.404      ;
; -5.955 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~75  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.099     ; 6.396      ;
; -5.955 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~76  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.099     ; 6.396      ;
; -5.955 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.099     ; 6.396      ;
; -5.955 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~73  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.099     ; 6.396      ;
; -5.955 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~71  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.099     ; 6.396      ;
; -5.955 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~70  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.099     ; 6.396      ;
; -5.955 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~69  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.099     ; 6.396      ;
; -5.955 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.099     ; 6.396      ;
; -5.950 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.095     ; 6.395      ;
; -5.950 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.095     ; 6.395      ;
; -5.950 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.095     ; 6.395      ;
; -5.950 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.095     ; 6.395      ;
; -5.950 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.095     ; 6.395      ;
; -5.950 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.095     ; 6.395      ;
; -5.950 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.095     ; 6.395      ;
; -5.950 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.095     ; 6.395      ;
; -5.916 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.349      ;
; -5.916 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.349      ;
; -5.916 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.107     ; 6.349      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -4.270 ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 1.869      ;
; -4.269 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 1.870      ;
; -4.255 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 1.884      ;
; -4.024 ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 2.091      ;
; -4.020 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 2.117      ;
; -4.002 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 2.126      ;
; -4.002 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 2.126      ;
; -4.000 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 2.115      ;
; -3.974 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 2.154      ;
; -3.971 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 2.157      ;
; -3.964 ; SBCTextDisplayRGB:io2|kbBuffer~25      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 2.173      ;
; -3.947 ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.365      ; 1.224      ;
; -3.880 ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 2.257      ;
; -3.850 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 2.287      ;
; -3.709 ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 2.430      ;
; -3.687 ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 2.452      ;
; -3.643 ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 2.472      ;
; -3.453 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.814      ; 2.667      ;
; -3.437 ; SBCTextDisplayRGB:io2|kbBuffer~39      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 2.678      ;
; -3.400 ; SBCTextDisplayRGB:io2|kbBuffer~11      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 2.737      ;
; -3.399 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.826      ; 2.733      ;
; -3.399 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.826      ; 2.733      ;
; -3.357 ; SBCTextDisplayRGB:io2|kbBuffer~16      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 2.780      ;
; -3.316 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 2.812      ;
; -3.282 ; SBCTextDisplayRGB:io2|kbBuffer~15      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 2.855      ;
; -3.210 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 2.927      ;
; -3.208 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 2.929      ;
; -3.207 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 2.930      ;
; -3.191 ; SBCTextDisplayRGB:io2|kbBuffer~19      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 2.948      ;
; -3.132 ; SBCTextDisplayRGB:io2|kbBuffer~55      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 2.983      ;
; -3.119 ; SBCTextDisplayRGB:io2|kbBuffer~13      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 3.018      ;
; -3.115 ; SBCTextDisplayRGB:io2|kbBuffer~54      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.000      ;
; -3.114 ; SBCTextDisplayRGB:io2|kbBuffer~14      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 3.023      ;
; -3.101 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.027      ;
; -3.099 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.029      ;
; -3.094 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 5.155      ; 1.867      ;
; -3.087 ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.028      ;
; -3.078 ; SBCTextDisplayRGB:io2|kbBuffer~42      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.037      ;
; -3.078 ; SBCTextDisplayRGB:io2|kbBuffer~45      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.037      ;
; -3.076 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.826      ; 3.056      ;
; -3.076 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.826      ; 3.056      ;
; -3.076 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.826      ; 3.056      ;
; -3.076 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.826      ; 3.056      ;
; -3.076 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.826      ; 3.056      ;
; -3.063 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 3.562      ; 0.805      ;
; -3.063 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 3.562      ; 0.805      ;
; -3.063 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 3.562      ; 0.805      ;
; -3.055 ; SBCTextDisplayRGB:io2|kbBuffer~58      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.060      ;
; -3.004 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 3.135      ;
; -2.961 ; SBCTextDisplayRGB:io2|kbBuffer~24      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 3.178      ;
; -2.958 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 3.181      ;
; -2.946 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.182      ;
; -2.870 ; SBCTextDisplayRGB:io2|kbBuffer~53      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.245      ;
; -2.864 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.264      ;
; -2.862 ; SBCTextDisplayRGB:io2|kbBuffer~38      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 3.277      ;
; -2.854 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 3.285      ;
; -2.780 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 3.357      ;
; -2.773 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.355      ;
; -2.771 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.357      ;
; -2.770 ; SBCTextDisplayRGB:io2|kbBuffer~23      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 3.369      ;
; -2.760 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.368      ;
; -2.692 ; SBCTextDisplayRGB:io2|kbBuffer~22      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.833      ; 3.447      ;
; -2.681 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.843      ; 3.468      ;
; -2.669 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.459      ;
; -2.667 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.461      ;
; -2.647 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.468      ;
; -2.642 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.486      ;
; -2.637 ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.478      ;
; -2.618 ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.497      ;
; -2.618 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.510      ;
; -2.611 ; SBCTextDisplayRGB:io2|kbBuffer~60      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.517      ;
; -2.608 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.507      ;
; -2.604 ; SBCTextDisplayRGB:io2|kbBuffer~12      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 3.533      ;
; -2.589 ; SBCTextDisplayRGB:io2|kbBuffer~41      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.526      ;
; -2.559 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.810      ; 3.557      ;
; -2.527 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.274      ; 1.553      ;
; -2.514 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.614      ;
; -2.499 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.810      ; 3.617      ;
; -2.482 ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.633      ;
; -2.480 ; SBCTextDisplayRGB:io2|kbBuffer~59      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.635      ;
; -2.458 ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.831      ; 3.679      ;
; -2.448 ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.667      ;
; -2.434 ; SBCTextDisplayRGB:io2|kbBuffer~57      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.681      ;
; -2.419 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 4.694      ; 2.581      ;
; -2.412 ; SBCTextDisplayRGB:io2|kbBuffer~18      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.826      ; 3.720      ;
; -2.412 ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.809      ; 3.703      ;
; -2.395 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.810      ; 3.721      ;
; -2.386 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 3.562      ; 1.482      ;
; -2.343 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 3.562      ; 1.525      ;
; -2.262 ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 5.822      ; 3.866      ;
; -2.172 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[14]          ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.251      ; 1.885      ;
; -2.170 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[10]          ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.251      ; 1.887      ;
; -2.166 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[15]          ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.251      ; 1.891      ;
; -2.165 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[13]          ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.251      ; 1.892      ;
; -2.165 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[9]           ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 4.251      ; 1.892      ;
; -2.114 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 3.562      ; 1.754      ;
; -2.044 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 3.562      ; 1.824      ;
; -1.854 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 4.706      ; 3.158      ;
; -1.824 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[1]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 4.706      ; 3.188      ;
; -1.824 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[0]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 4.706      ; 3.188      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                 ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.275 ; serialClkCount[15]                              ; serialClkCount[15]                              ; serialClkCount[15] ; clk         ; 0.000        ; 2.724      ; 1.059      ;
; -1.775 ; serialClkCount[15]                              ; serialClkCount[15]                              ; serialClkCount[15] ; clk         ; -0.500       ; 2.724      ; 1.059      ;
; 0.383  ; T80s:cpu1|IORQ_n                                ; SBCTextDisplayRGB:io2|func_reset                ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.748      ; 3.741      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive                   ; SBCTextDisplayRGB:io2|hActive                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive                   ; SBCTextDisplayRGB:io2|vActive                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]           ; SBCTextDisplayRGB:io2|charScanLine[0]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]           ; SBCTextDisplayRGB:io2|charScanLine[1]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]           ; SBCTextDisplayRGB:io2|charScanLine[2]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]           ; SBCTextDisplayRGB:io2|charScanLine[3]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]           ; SBCTextDisplayRGB:io2|kbWriteTimer[0]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]           ; SBCTextDisplayRGB:io2|kbWriteTimer[1]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]           ; SBCTextDisplayRGB:io2|kbWriteTimer[2]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]           ; SBCTextDisplayRGB:io2|kbWriteTimer[3]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]           ; SBCTextDisplayRGB:io2|kbWriteTimer[4]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]           ; SBCTextDisplayRGB:io2|kbWriteTimer[5]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]           ; SBCTextDisplayRGB:io2|kbWriteTimer[6]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]           ; SBCTextDisplayRGB:io2|kbWriteTimer[7]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]           ; SBCTextDisplayRGB:io2|kbWriteTimer[8]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]           ; SBCTextDisplayRGB:io2|kbWriteTimer[9]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]          ; SBCTextDisplayRGB:io2|kbWriteTimer[10]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]          ; SBCTextDisplayRGB:io2|kbWriteTimer[12]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]          ; SBCTextDisplayRGB:io2|kbWriteTimer[13]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]          ; SBCTextDisplayRGB:io2|kbWriteTimer[14]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]          ; SBCTextDisplayRGB:io2|kbWriteTimer[15]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]          ; SBCTextDisplayRGB:io2|kbWriteTimer[16]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]          ; SBCTextDisplayRGB:io2|kbWriteTimer[17]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]          ; SBCTextDisplayRGB:io2|kbWriteTimer[18]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]          ; SBCTextDisplayRGB:io2|kbWriteTimer[19]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]          ; SBCTextDisplayRGB:io2|kbWriteTimer[20]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]          ; SBCTextDisplayRGB:io2|kbWriteTimer[21]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]          ; SBCTextDisplayRGB:io2|kbWriteTimer[22]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]          ; SBCTextDisplayRGB:io2|kbWriteTimer[23]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]          ; SBCTextDisplayRGB:io2|kbWriteTimer[24]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]          ; SBCTextDisplayRGB:io2|kbWriteTimer[25]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]            ; SBCTextDisplayRGB:io2|ps2ClkCount[0]            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]            ; SBCTextDisplayRGB:io2|ps2ClkCount[2]            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]            ; SBCTextDisplayRGB:io2|ps2ClkCount[1]            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]          ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll                 ; SBCTextDisplayRGB:io2|ps2Scroll                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps                   ; SBCTextDisplayRGB:io2|ps2Caps                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num                    ; SBCTextDisplayRGB:io2|ps2Num                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity                ; SBCTextDisplayRGB:io2|kbWRParity                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift                  ; SBCTextDisplayRGB:io2|ps2Shift                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR                    ; SBCTextDisplayRGB:io2|n_kbWR                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]            ; SBCTextDisplayRGB:io2|ps2ClkCount[3]            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]          ; SBCTextDisplayRGB:io2|kbWriteTimer[11]          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]            ; SBCTextDisplayRGB:io2|kbInPointer[0]            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]            ; SBCTextDisplayRGB:io2|kbInPointer[1]            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]            ; SBCTextDisplayRGB:io2|kbInPointer[2]            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl                   ; SBCTextDisplayRGB:io2|ps2Ctrl                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                               ; serialClkCount[4]                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]                 ; SBCTextDisplayRGB:io2|param4[0]                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]                 ; SBCTextDisplayRGB:io2|param3[0]                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]                 ; SBCTextDisplayRGB:io2|param2[0]                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]                 ; SBCTextDisplayRGB:io2|param1[0]                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.dispWrite       ; SBCTextDisplayRGB:io2|dispState.dispWrite       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]             ; SBCTextDisplayRGB:io2|pixelCount[1]             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR                    ; SBCTextDisplayRGB:io2|dispWR                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]             ; SBCTextDisplayRGB:io2|cursorVert[2]             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]             ; SBCTextDisplayRGB:io2|cursorVert[3]             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]             ; SBCTextDisplayRGB:io2|cursorVert[4]             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]             ; SBCTextDisplayRGB:io2|paramCount[2]             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]             ; SBCTextDisplayRGB:io2|paramCount[1]             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]             ; SBCTextDisplayRGB:io2|paramCount[0]             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteSent              ; SBCTextDisplayRGB:io2|dispByteSent              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse                ; SBCTextDisplayRGB:io2|attInverse                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold                   ; SBCTextDisplayRGB:io2|attBold                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[1]                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                 ;
+-------+----------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.213 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.581      ;
; 0.213 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.581      ;
; 0.213 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.581      ;
; 0.213 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.581      ;
; 0.213 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.581      ;
; 0.240 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.609      ;
; 0.240 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.609      ;
; 0.240 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.609      ;
; 0.240 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.609      ;
; 0.240 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.609      ;
; 0.240 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.609      ;
; 0.240 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.609      ;
; 0.240 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.609      ;
; 0.248 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~123           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.617      ;
; 0.248 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~122           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.617      ;
; 0.248 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~121           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.617      ;
; 0.248 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~118           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.617      ;
; 0.248 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~117           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.617      ;
; 0.248 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~120           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.617      ;
; 0.318 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~27            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.765      ; 4.693      ;
; 0.318 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.765      ; 4.693      ;
; 0.318 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~26            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.765      ; 4.693      ;
; 0.318 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.765      ; 4.693      ;
; 0.318 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~23            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.765      ; 4.693      ;
; 0.318 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~22            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.765      ; 4.693      ;
; 0.318 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~21            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.765      ; 4.693      ;
; 0.349 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.760      ; 4.719      ;
; 0.371 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.764      ; 4.745      ;
; 0.371 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.764      ; 4.745      ;
; 0.371 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.764      ; 4.745      ;
; 0.371 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.764      ; 4.745      ;
; 0.371 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.764      ; 4.745      ;
; 0.371 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.764      ; 4.745      ;
; 0.371 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.764      ; 4.745      ;
; 0.395 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~75            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.761      ; 4.766      ;
; 0.395 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~76            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.761      ; 4.766      ;
; 0.395 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~74            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.761      ; 4.766      ;
; 0.395 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~73            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.761      ; 4.766      ;
; 0.395 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~71            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.761      ; 4.766      ;
; 0.395 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~70            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.761      ; 4.766      ;
; 0.395 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~69            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.761      ; 4.766      ;
; 0.395 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~72            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.761      ; 4.766      ;
; 0.429 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~99            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.797      ;
; 0.429 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.797      ;
; 0.429 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.797      ;
; 0.429 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~97            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.797      ;
; 0.429 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~95            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.797      ;
; 0.429 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~94            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.797      ;
; 0.474 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~44            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.755      ; 4.839      ;
; 0.474 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~42            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.755      ; 4.839      ;
; 0.474 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.755      ; 4.839      ;
; 0.474 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~39            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.755      ; 4.839      ;
; 0.474 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~37            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.755      ; 4.839      ;
; 0.474 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.755      ; 4.839      ;
; 0.499 ; bufferedUART:io1|rxState.idle    ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]   ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]   ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]   ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]   ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]   ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]   ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]   ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]   ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent      ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]     ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd             ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.592 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~51            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 4.958      ;
; 0.592 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~50            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 4.958      ;
; 0.592 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~47            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 4.958      ;
; 0.592 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~45            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 4.958      ;
; 0.592 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 4.958      ;
; 0.629 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.765      ; 5.004      ;
; 0.635 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.001      ;
; 0.635 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~84            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.001      ;
; 0.635 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~82            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.001      ;
; 0.635 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~81            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.001      ;
; 0.635 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~79            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.001      ;
; 0.635 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~78            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.001      ;
; 0.635 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~77            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.001      ;
; 0.638 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.004      ;
; 0.638 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.004      ;
; 0.638 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.004      ;
; 0.638 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.004      ;
; 0.638 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~15            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.004      ;
; 0.638 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.004      ;
; 0.638 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.756      ; 5.004      ;
; 0.641 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.762      ; 5.013      ;
; 0.641 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.762      ; 5.013      ;
; 0.641 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.762      ; 5.013      ;
; 0.641 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~89            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.762      ; 5.013      ;
; 0.641 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.762      ; 5.013      ;
; 0.641 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.762      ; 5.013      ;
; 0.641 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.762      ; 5.013      ;
; 0.641 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.762      ; 5.013      ;
; 0.649 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.765      ; 5.024      ;
; 0.649 ; T80s:cpu1|IORQ_n                 ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 3.765      ; 5.024      ;
+-------+----------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.412 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.870      ; 4.892      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.650 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.864      ; 5.124      ;
; 0.653 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.864      ; 5.127      ;
; 0.753 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.060      ;
; 0.769 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|I[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.075      ;
; 0.795 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[11]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.101      ;
; 0.901 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.864      ; 5.375      ;
; 0.906 ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.212      ;
; 0.909 ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.215      ;
; 0.912 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.870      ; 4.892      ;
; 0.924 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.230      ;
; 0.935 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|I[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.241      ;
; 0.982 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[12]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.288      ;
; 0.983 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.870      ; 5.463      ;
; 0.986 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[13]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.292      ;
; 0.988 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[9]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.294      ;
; 1.070 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.375      ;
; 1.070 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][6] ; T80s:cpu1|T80:u0|RegBusA_r[6]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.376      ;
; 1.150 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.864      ; 5.124      ;
; 1.153 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.864      ; 5.127      ;
; 1.172 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[13]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.479      ;
; 1.174 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[9]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.480      ;
; 1.175 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[12]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.481      ;
; 1.177 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; T80s:cpu1|T80:u0|I[7]                     ; T80s:cpu1|T80:u0|A[15]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.484      ;
; 1.192 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.498      ;
; 1.195 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[11]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.501      ;
; 1.216 ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.523      ;
; 1.220 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.239 ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.545      ;
; 1.241 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.546      ;
; 1.258 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.564      ;
; 1.268 ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.572      ;
; 1.401 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.864      ; 5.375      ;
; 1.441 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.748      ;
; 1.450 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 3.866      ; 5.926      ;
; 1.455 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[12]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.761      ;
; 1.458 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[11]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.764      ;
; 1.458 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[13]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.764      ;
; 1.458 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[9]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.764      ;
; 1.477 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.784      ;
; 1.483 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 3.870      ; 5.463      ;
; 1.497 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][2] ; T80s:cpu1|T80:u0|RegBusA_r[2]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.803      ;
; 1.525 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 1.828      ;
; 1.527 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.832      ;
; 1.537 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.843      ;
; 1.538 ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.110      ; 3.954      ;
; 1.555 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][5] ; T80s:cpu1|T80:u0|RegBusA_r[5]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.860      ;
; 1.562 ; T80s:cpu1|T80:u0|BusB[4]                  ; T80s:cpu1|T80:u0|DO[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.868      ;
; 1.567 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.873      ;
; 1.580 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][2] ; T80s:cpu1|T80:u0|RegBusA_r[2]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 1.887      ;
; 1.591 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 1.896      ;
; 1.594 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.900      ;
; 1.597 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.903      ;
; 1.624 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.930      ;
; 1.632 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 1.941      ;
; 1.649 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|I[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 1.958      ;
; 1.656 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.962      ;
; 1.667 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][4] ; T80s:cpu1|T80:u0|RegBusA_r[4]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.973      ;
; 1.677 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.983      ;
; 1.700 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.006      ;
; 1.701 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.701 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.701 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.007      ;
; 1.714 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.020      ;
; 1.739 ; T80s:cpu1|T80:u0|TmpAddr[7]               ; T80s:cpu1|T80:u0|PC[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.045      ;
; 1.742 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.048      ;
; 1.748 ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.054      ;
; 1.761 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.067      ;
; 1.768 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.074      ;
; 1.786 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.092      ;
; 1.787 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.093      ;
; 1.798 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.014      ; 2.118      ;
; 1.801 ; T80s:cpu1|T80:u0|TmpAddr[2]               ; T80s:cpu1|T80:u0|PC[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.107      ;
; 1.805 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][0] ; T80s:cpu1|T80:u0|RegBusA_r[0]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.111      ;
; 1.819 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 2.128      ;
; 1.820 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.126      ;
; 1.831 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock         ; cpuClock    ; 0.000        ; -0.022     ; 2.115      ;
; 1.847 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 2.153      ;
; 1.848 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|I[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 2.156      ;
; 1.851 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0] ; T80s:cpu1|T80:u0|RegBusA_r[8]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.019     ; 2.138      ;
; 1.853 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; T80s:cpu1|T80:u0|RegBusA_r[13] ; cpuClock         ; cpuClock    ; 0.000        ; -0.018     ; 2.141      ;
; 1.855 ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|I[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 2.163      ;
; 1.865 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|I[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 2.178      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -4.831 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.243      ;
; -4.831 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.243      ;
; -4.831 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.243      ;
; -4.831 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.128     ; 5.243      ;
; -4.786 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.108     ; 5.218      ;
; -4.786 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.108     ; 5.218      ;
; -4.656 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 5.080      ;
; -4.656 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 5.080      ;
; -4.656 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 5.080      ;
; -4.656 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.116     ; 5.080      ;
; -4.611 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.096     ; 5.055      ;
; -4.611 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.096     ; 5.055      ;
; -4.567 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.124     ; 4.983      ;
; -4.567 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.124     ; 4.983      ;
; -4.567 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.124     ; 4.983      ;
; -4.567 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.124     ; 4.983      ;
; -4.522 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.104     ; 4.958      ;
; -4.522 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.104     ; 4.958      ;
; -4.515 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 7.039      ;
; -4.515 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 7.039      ;
; -4.515 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 7.039      ;
; -4.515 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 7.039      ;
; -4.486 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.090      ; 6.116      ;
; -4.486 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.090      ; 6.116      ;
; -4.486 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.090      ; 6.116      ;
; -4.486 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.090      ; 6.116      ;
; -4.470 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 2.004      ; 7.014      ;
; -4.470 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 2.004      ; 7.014      ;
; -4.441 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.110      ; 6.091      ;
; -4.441 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.110      ; 6.091      ;
; -4.430 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 4.858      ;
; -4.430 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 4.858      ;
; -4.430 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 4.858      ;
; -4.430 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 4.858      ;
; -4.430 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 4.858      ;
; -4.430 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.112     ; 4.858      ;
; -4.426 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.114     ; 4.852      ;
; -4.426 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.114     ; 4.852      ;
; -4.426 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.114     ; 4.852      ;
; -4.426 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.114     ; 4.852      ;
; -4.426 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.114     ; 4.852      ;
; -4.426 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.114     ; 4.852      ;
; -4.426 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.114     ; 4.852      ;
; -4.426 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.114     ; 4.852      ;
; -4.426 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.114     ; 4.852      ;
; -4.359 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.883      ;
; -4.359 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.883      ;
; -4.359 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.883      ;
; -4.359 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.883      ;
; -4.347 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.090      ; 5.977      ;
; -4.347 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.090      ; 5.977      ;
; -4.347 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.090      ; 5.977      ;
; -4.347 ; T80s:cpu1|RD_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.090      ; 5.977      ;
; -4.321 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.845      ;
; -4.321 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.845      ;
; -4.321 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.845      ;
; -4.321 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.845      ;
; -4.314 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 2.004      ; 6.858      ;
; -4.314 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 2.004      ; 6.858      ;
; -4.302 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.110      ; 5.952      ;
; -4.302 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.110      ; 5.952      ;
; -4.276 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 2.004      ; 6.820      ;
; -4.276 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 2.004      ; 6.820      ;
; -4.255 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 4.695      ;
; -4.255 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 4.695      ;
; -4.255 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 4.695      ;
; -4.255 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 4.695      ;
; -4.255 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 4.695      ;
; -4.255 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.100     ; 4.695      ;
; -4.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.102     ; 4.689      ;
; -4.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.102     ; 4.689      ;
; -4.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.102     ; 4.689      ;
; -4.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.102     ; 4.689      ;
; -4.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.102     ; 4.689      ;
; -4.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.102     ; 4.689      ;
; -4.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.102     ; 4.689      ;
; -4.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.102     ; 4.689      ;
; -4.251 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.102     ; 4.689      ;
; -4.185 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.709      ;
; -4.185 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.709      ;
; -4.185 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.709      ;
; -4.185 ; T80s:cpu1|T80:u0|A[4]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.709      ;
; -4.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.108     ; 4.598      ;
; -4.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.108     ; 4.598      ;
; -4.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.108     ; 4.598      ;
; -4.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.108     ; 4.598      ;
; -4.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.108     ; 4.598      ;
; -4.166 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.108     ; 4.598      ;
; -4.162 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.110     ; 4.592      ;
; -4.162 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.110     ; 4.592      ;
; -4.162 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.110     ; 4.592      ;
; -4.162 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.110     ; 4.592      ;
; -4.162 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.110     ; 4.592      ;
; -4.162 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.110     ; 4.592      ;
; -4.162 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.110     ; 4.592      ;
; -4.162 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.110     ; 4.592      ;
; -4.162 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.110     ; 4.592      ;
; -4.154 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.678      ;
; -4.154 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.678      ;
; -4.154 ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 1.984      ; 6.678      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.666 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.705      ;
; -1.666 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.705      ;
; -1.666 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.705      ;
; -1.666 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.705      ;
; -1.666 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.705      ;
; -1.666 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.705      ;
; -1.666 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.705      ;
; -1.666 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.705      ;
; -1.666 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.001     ; 2.705      ;
; -1.459 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.498      ;
; -1.459 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.498      ;
; -1.459 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.498      ;
; -1.459 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.498      ;
; -1.459 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.498      ;
; -1.459 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.498      ;
; -1.459 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.498      ;
; -1.459 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.498      ;
; -1.459 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.001     ; 2.498      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.548 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.264      ; 2.756      ;
; 0.548 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.264      ; 2.756      ;
; 0.548 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.264      ; 2.756      ;
; 1.646 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 3.995      ; 2.889      ;
; 1.646 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 3.995      ; 2.889      ;
; 1.910 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 3.992      ; 2.622      ;
; 1.910 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 3.992      ; 2.622      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -3.376 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 5.826      ; 2.756      ;
; -3.376 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 5.826      ; 2.756      ;
; -3.376 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 5.826      ; 2.756      ;
; -1.457 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 4.273      ; 2.622      ;
; -1.457 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 4.273      ; 2.622      ;
; -1.193 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 4.276      ; 2.889      ;
; -1.193 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 4.276      ; 2.889      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.143 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.226      ;
; -0.143 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.226      ;
; -0.143 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.226      ;
; -0.143 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.226      ;
; -0.143 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.226      ;
; -0.143 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.759      ; 4.226      ;
; 0.162  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.530      ;
; 0.162  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.530      ;
; 0.162  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.530      ;
; 0.162  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.530      ;
; 0.162  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.530      ;
; 0.162  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.530      ;
; 0.162  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.530      ;
; 0.162  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.530      ;
; 0.162  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.758      ; 4.530      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.760      ; 4.536      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.760      ; 4.536      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.760      ; 4.536      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.760      ; 4.536      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.760      ; 4.536      ;
; 0.166  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.760      ; 4.536      ;
; 0.357  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.759      ; 4.226      ;
; 0.357  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.759      ; 4.226      ;
; 0.357  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.759      ; 4.226      ;
; 0.357  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.759      ; 4.226      ;
; 0.357  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.759      ; 4.226      ;
; 0.357  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.759      ; 4.226      ;
; 0.522  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.764      ; 4.896      ;
; 0.522  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.764      ; 4.896      ;
; 0.567  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.744      ; 4.921      ;
; 0.567  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.744      ; 4.921      ;
; 0.567  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.744      ; 4.921      ;
; 0.567  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 3.744      ; 4.921      ;
; 0.662  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.758      ; 4.530      ;
; 0.662  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.758      ; 4.530      ;
; 0.662  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.758      ; 4.530      ;
; 0.662  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.758      ; 4.530      ;
; 0.662  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.758      ; 4.530      ;
; 0.662  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.758      ; 4.530      ;
; 0.662  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.758      ; 4.530      ;
; 0.662  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.758      ; 4.530      ;
; 0.662  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.758      ; 4.530      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.760      ; 4.536      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.760      ; 4.536      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.760      ; 4.536      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.760      ; 4.536      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.760      ; 4.536      ;
; 0.666  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.760      ; 4.536      ;
; 1.022  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.764      ; 4.896      ;
; 1.022  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.764      ; 4.896      ;
; 1.067  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.744      ; 4.921      ;
; 1.067  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.744      ; 4.921      ;
; 1.067  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.744      ; 4.921      ;
; 1.067  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 3.744      ; 4.921      ;
; 3.399  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.999      ; 5.204      ;
; 3.399  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.999      ; 5.204      ;
; 3.399  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.999      ; 5.204      ;
; 3.399  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.999      ; 5.204      ;
; 3.399  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.999      ; 5.204      ;
; 3.399  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.999      ; 5.204      ;
; 3.704  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.998      ; 5.508      ;
; 3.704  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.998      ; 5.508      ;
; 3.704  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.998      ; 5.508      ;
; 3.704  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.998      ; 5.508      ;
; 3.704  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.998      ; 5.508      ;
; 3.704  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.998      ; 5.508      ;
; 3.704  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.998      ; 5.508      ;
; 3.704  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.998      ; 5.508      ;
; 3.704  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.998      ; 5.508      ;
; 3.708  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.000      ; 5.514      ;
; 3.708  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.000      ; 5.514      ;
; 3.708  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.000      ; 5.514      ;
; 3.708  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.000      ; 5.514      ;
; 3.708  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.000      ; 5.514      ;
; 3.708  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.000      ; 5.514      ;
; 3.759  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.105      ; 4.670      ;
; 3.759  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.105      ; 4.670      ;
; 3.759  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.105      ; 4.670      ;
; 3.759  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.105      ; 4.670      ;
; 3.759  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.105      ; 4.670      ;
; 3.759  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.105      ; 4.670      ;
; 3.849  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.474      ; 6.129      ;
; 3.849  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.474      ; 6.129      ;
; 3.849  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.474      ; 6.129      ;
; 3.849  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.474      ; 6.129      ;
; 3.849  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.474      ; 6.129      ;
; 3.849  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.474      ; 6.129      ;
; 4.064  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.004      ; 5.874      ;
; 4.064  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 2.004      ; 5.874      ;
; 4.064  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.104      ; 4.974      ;
; 4.064  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.104      ; 4.974      ;
; 4.064  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.104      ; 4.974      ;
; 4.064  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.104      ; 4.974      ;
; 4.064  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.104      ; 4.974      ;
; 4.064  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.104      ; 4.974      ;
; 4.064  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.104      ; 4.974      ;
; 4.064  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.104      ; 4.974      ;
; 4.064  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.104      ; 4.974      ;
; 4.068  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.106      ; 4.980      ;
; 4.068  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.106      ; 4.980      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.193 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.498      ;
; 2.193 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.498      ;
; 2.193 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.498      ;
; 2.193 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.498      ;
; 2.193 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.498      ;
; 2.193 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.498      ;
; 2.193 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.498      ;
; 2.193 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.498      ;
; 2.193 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.001     ; 2.498      ;
; 2.400 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.705      ;
; 2.400 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.705      ;
; 2.400 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.705      ;
; 2.400 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.705      ;
; 2.400 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.705      ;
; 2.400 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.705      ;
; 2.400 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.705      ;
; 2.400 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.705      ;
; 2.400 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.001     ; 2.705      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -4.606 ; -3.364       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -4.606 ; -3.364       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -4.304 ; -3.062       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -4.304 ; -3.062       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -4.304 ; -3.062       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -4.304 ; -3.062       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -4.304 ; -3.062       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -4.304 ; -3.062       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -4.304 ; -3.062       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -4.304 ; -3.062       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -4.304 ; -3.062       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -4.304 ; -3.062       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -4.304 ; -3.062       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -4.304 ; -3.062       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -4.304 ; -3.062       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -4.304 ; -3.062       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -4.304 ; -3.062       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -4.304 ; -3.062       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -4.304 ; -3.062       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -4.304 ; -3.062       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -4.304 ; -3.062       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -4.304 ; -3.062       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -4.304 ; -3.062       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -4.304 ; -3.062       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -3.364 ; -3.364       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~8|combout                         ;
; -3.364 ; -3.364       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~8|combout                         ;
; -3.364 ; -3.364       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd1|host_read_flag|clk                 ;
; -3.364 ; -3.364       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd1|host_read_flag|clk                 ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~13clkctrl|inclk[0]                ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~13clkctrl|inclk[0]                ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~13clkctrl|outclk                  ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~13clkctrl|outclk                  ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~7|combout                         ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~7|combout                         ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -3.062 ; -3.062       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -3.062 ; -3.062       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -2.889 ; -1.647       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -2.889 ; -1.647       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -2.413 ; -1.171       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -2.413 ; -1.171       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -2.413 ; -1.171       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -2.413 ; -1.171       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -2.413 ; -1.171       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -2.413 ; -1.171       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -2.413 ; -1.171       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -2.413 ; -1.171       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -2.413 ; -1.171       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -2.413 ; -1.171       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -2.413 ; -1.171       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -2.413 ; -1.171       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -2.413 ; -1.171       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -2.413 ; -1.171       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -2.413 ; -1.171       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -2.413 ; -1.171       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 13.424 ; 13.424 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.437  ; 7.437  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.184  ; 5.184  ; Rise       ; clk             ;
; sdMISO       ; clk        ; 10.265 ; 10.265 ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.223  ; 8.223  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.534  ; 8.534  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.650  ; 7.650  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.510  ; 7.510  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.383  ; 7.383  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.534  ; 8.534  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.117  ; 8.117  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.784  ; 7.784  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.313  ; 6.313  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.031  ; 7.031  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -4.515 ; -4.515 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -5.423 ; -5.423 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -4.918 ; -4.918 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -5.342 ; -5.342 ; Rise       ; clk             ;
; rxd1         ; clk        ; -5.681 ; -5.681 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.485 ; -5.485 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -6.813 ; -6.813 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -6.444 ; -6.444 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -5.855 ; -5.855 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.976 ; -6.976 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.616 ; -6.616 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -6.245 ; -6.245 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -5.485 ; -5.485 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.032 ; -6.032 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 8.440  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 8.440  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.830  ; 9.830  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.103 ; 12.103 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.812 ; 12.812 ; Fall       ; T80s:cpu1|IORQ_n   ;
; driveLED         ; clk                ; 7.164  ; 7.164  ; Rise       ; clk                ;
; hSync            ; clk                ; 9.510  ; 9.510  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.847  ; 8.847  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.778  ; 8.778  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.847  ; 8.847  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.767  ; 8.767  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.774  ; 8.774  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.432  ; 8.432  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.480  ; 8.480  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 7.808  ; 7.808  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.067  ; 8.067  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.683  ; 8.683  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.167  ; 8.167  ; Rise       ; clk                ;
; sdCS             ; clk                ; 8.949  ; 8.949  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 11.186 ; 11.186 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 9.432  ; 9.432  ; Rise       ; clk                ;
; vSync            ; clk                ; 10.000 ; 10.000 ; Rise       ; clk                ;
; video            ; clk                ; 9.113  ; 9.113  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.424  ; 8.424  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.726  ; 8.726  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.136  ; 9.136  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.747  ; 8.747  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.192  ; 9.192  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.440  ; 9.440  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.173 ; 11.173 ; Rise       ; clk                ;
; rts1             ; clk                ; 9.392  ; 9.392  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 11.842 ; 11.842 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 11.650 ; 11.650 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.923 ; 13.923 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.632 ; 14.632 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.978 ; 10.978 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.729 ; 10.729 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.619  ; 7.619  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.173  ; 7.173  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.605  ; 7.605  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 9.128  ; 9.128  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.498  ; 8.498  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.570  ; 8.570  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.529  ; 8.529  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.115 ; 10.115 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.298 ; 10.298 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.947  ; 9.947  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.261 ; 10.261 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.978 ; 10.978 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.058 ; 10.058 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.555  ; 9.555  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.699 ; 10.699 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 12.169 ; 12.169 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 12.169 ; 12.169 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.196  ; 9.196  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.550  ; 9.550  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.178  ; 9.178  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 9.121  ; 9.121  ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.180  ; 9.180  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.407  ; 9.407  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.318 ; 10.318 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 10.814 ; 10.814 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 8.159  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 8.159  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.830  ; 9.830  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.103 ; 12.103 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.812 ; 12.812 ; Fall       ; T80s:cpu1|IORQ_n   ;
; driveLED         ; clk                ; 7.164  ; 7.164  ; Rise       ; clk                ;
; hSync            ; clk                ; 9.510  ; 9.510  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 7.808  ; 7.808  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.778  ; 8.778  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.847  ; 8.847  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.767  ; 8.767  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.774  ; 8.774  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.432  ; 8.432  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.480  ; 8.480  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 7.808  ; 7.808  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.067  ; 8.067  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.683  ; 8.683  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.167  ; 8.167  ; Rise       ; clk                ;
; sdCS             ; clk                ; 8.949  ; 8.949  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 10.329 ; 10.329 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 9.432  ; 9.432  ; Rise       ; clk                ;
; vSync            ; clk                ; 10.000 ; 10.000 ; Rise       ; clk                ;
; video            ; clk                ; 9.113  ; 9.113  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.424  ; 8.424  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.726  ; 8.726  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.136  ; 9.136  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.747  ; 8.747  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.192  ; 9.192  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.440  ; 9.440  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.072 ; 11.072 ; Rise       ; clk                ;
; rts1             ; clk                ; 9.392  ; 9.392  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 9.792  ; 9.792  ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 10.790 ; 10.790 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 9.024  ; 9.024  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 9.766  ; 9.766  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 7.173  ; 7.173  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.729 ; 10.729 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.619  ; 7.619  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.173  ; 7.173  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.605  ; 7.605  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 9.128  ; 9.128  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.498  ; 8.498  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.570  ; 8.570  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.529  ; 8.529  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.115 ; 10.115 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.298 ; 10.298 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.947  ; 9.947  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.261 ; 10.261 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.978 ; 10.978 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.058 ; 10.058 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.555  ; 9.555  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.699 ; 10.699 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 9.121  ; 9.121  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 12.169 ; 12.169 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.196  ; 9.196  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.550  ; 9.550  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.178  ; 9.178  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 9.121  ; 9.121  ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.180  ; 9.180  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.407  ; 9.407  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.318 ; 10.318 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 10.814 ; 10.814 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.141 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.151 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.126 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.448 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.448 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 12.126 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.141 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.156 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.488 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.364 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.374 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.349 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.671 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.671 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.349 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.364 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.379 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.711 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 11.141    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.151    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 12.126    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 11.448    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 11.448    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 12.126    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.141    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 12.156    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.488    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.364    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 10.374    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.349    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.671    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.671    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 11.349    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 10.364    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.379    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 10.711    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -5.036 ; -1837.508     ;
; cpuClock           ; -4.765 ; -1137.023     ;
; serialClkCount[15] ; -1.879 ; -264.607      ;
; T80s:cpu1|IORQ_n   ; -1.581 ; -53.056       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.310 ; -2.965        ;
; T80s:cpu1|IORQ_n   ; -1.085 ; -14.488       ;
; serialClkCount[15] ; -0.417 ; -30.834       ;
; cpuClock           ; -0.365 ; -1.199        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.478 ; -36.329       ;
; clk                ; -0.011 ; -0.099        ;
; T80s:cpu1|IORQ_n   ; 0.467  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.674 ; -2.022        ;
; serialClkCount[15] ; -0.377 ; -7.627        ;
; clk                ; 0.823  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -2167.732     ;
; T80s:cpu1|IORQ_n   ; -1.691 ; -185.654      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
+--------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.036 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.041      ; 6.076      ;
; -5.030 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.065      ; 6.094      ;
; -5.024 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.055      ; 6.078      ;
; -5.015 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.041      ; 6.055      ;
; -5.007 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.045      ; 6.051      ;
; -5.007 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.040      ; 6.046      ;
; -5.002 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.055      ; 6.056      ;
; -5.002 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.055      ; 6.056      ;
; -5.001 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.064      ; 6.064      ;
; -5.000 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.041      ; 6.040      ;
; -4.998 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.041      ; 6.038      ;
; -4.997 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.067      ; 6.063      ;
; -4.997 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.068      ; 6.064      ;
; -4.995 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.054      ; 6.048      ;
; -4.994 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.065      ; 6.058      ;
; -4.992 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.065      ; 6.056      ;
; -4.988 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.055      ; 6.042      ;
; -4.986 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.040      ; 6.025      ;
; -4.982 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.041      ; 6.022      ;
; -4.982 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.057      ; 6.038      ;
; -4.979 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.041      ; 6.019      ;
; -4.978 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.044      ; 6.021      ;
; -4.977 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.041      ; 6.017      ;
; -4.975 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.041      ; 6.015      ;
; -4.974 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.055      ; 6.028      ;
; -4.973 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.055      ; 6.027      ;
; -4.973 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.054      ; 6.026      ;
; -4.973 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.054      ; 6.026      ;
; -4.971 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.045      ; 6.015      ;
; -4.969 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.065      ; 6.033      ;
; -4.969 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.040      ; 6.008      ;
; -4.968 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.045      ; 6.012      ;
; -4.968 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.066      ; 6.033      ;
; -4.968 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.067      ; 6.034      ;
; -4.966 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.055      ; 6.020      ;
; -4.966 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.055      ; 6.020      ;
; -4.963 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.055      ; 6.017      ;
; -4.963 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.064      ; 6.026      ;
; -4.962 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.041      ; 6.002      ;
; -4.961 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10  ; clk          ; clk         ; 1.000        ; 0.055      ; 6.015      ;
; -4.961 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.067      ; 6.027      ;
; -4.961 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.068      ; 6.028      ;
; -4.958 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.045      ; 6.002      ;
; -4.956 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.065      ; 6.020      ;
; -4.954 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.041      ; 5.994      ;
; -4.953 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10  ; clk          ; clk         ; 1.000        ; 0.041      ; 5.993      ;
; -4.953 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.040      ; 5.992      ;
; -4.953 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.056      ; 6.008      ;
; -4.948 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.040      ; 5.987      ;
; -4.946 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.990      ;
; -4.946 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.041      ; 5.986      ;
; -4.946 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.057      ; 6.002      ;
; -4.945 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.054      ; 5.998      ;
; -4.944 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.054      ; 5.997      ;
; -4.941 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.068      ; 6.008      ;
; -4.941 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2   ; clk          ; clk         ; 1.000        ; 0.055      ; 5.995      ;
; -4.941 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.055      ; 5.995      ;
; -4.941 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.041      ; 5.981      ;
; -4.939 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.044      ; 5.982      ;
; -4.938 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.055      ; 5.992      ;
; -4.937 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg1   ; clk          ; clk         ; 1.000        ; 0.041      ; 5.977      ;
; -4.937 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.055      ; 5.991      ;
; -4.936 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.067      ; 6.002      ;
; -4.936 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.068      ; 6.003      ;
; -4.935 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.057      ; 5.991      ;
; -4.934 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.067      ; 6.000      ;
; -4.934 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.068      ; 6.001      ;
; -4.932 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.998      ;
; -4.932 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.976      ;
; -4.932 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10  ; clk          ; clk         ; 1.000        ; 0.054      ; 5.985      ;
; -4.931 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; clk         ; 1.000        ; 0.065      ; 5.995      ;
; -4.930 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.041      ; 5.970      ;
; -4.929 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.057      ; 5.985      ;
; -4.929 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.044      ; 5.972      ;
; -4.925 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10  ; clk          ; clk         ; 1.000        ; 0.055      ; 5.979      ;
; -4.924 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10  ; clk          ; clk         ; 1.000        ; 0.040      ; 5.963      ;
; -4.922 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.966      ;
; -4.921 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.065      ; 5.985      ;
; -4.921 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.041      ; 5.961      ;
; -4.921 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.057      ; 5.977      ;
; -4.917 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.055      ; 5.971      ;
; -4.917 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10  ; clk          ; clk         ; 1.000        ; 0.041      ; 5.957      ;
; -4.916 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.041      ; 5.956      ;
; -4.915 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.041      ; 5.955      ;
; -4.913 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.055      ; 5.967      ;
; -4.913 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6   ; clk          ; clk         ; 1.000        ; 0.055      ; 5.967      ;
; -4.912 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.055      ; 5.966      ;
; -4.912 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.978      ;
; -4.911 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.041      ; 5.951      ;
; -4.910 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.954      ;
; -4.910 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8   ; clk          ; clk         ; 1.000        ; 0.055      ; 5.964      ;
; -4.910 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10  ; clk          ; clk         ; 1.000        ; 0.057      ; 5.966      ;
; -4.909 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.065      ; 5.973      ;
; -4.907 ; SBCTextDisplayRGB:io2|startAddr[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.045      ; 5.951      ;
; -4.906 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4   ; clk          ; clk         ; 1.000        ; 0.041      ; 5.946      ;
; -4.906 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9   ; clk          ; clk         ; 1.000        ; 0.056      ; 5.961      ;
; -4.905 ; SBCTextDisplayRGB:io2|startAddr[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.068      ; 5.972      ;
; -4.905 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.970      ;
; -4.905 ; SBCTextDisplayRGB:io2|cursorHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg6 ; clk          ; clk         ; 1.000        ; 0.067      ; 5.971      ;
; -4.903 ; SBCTextDisplayRGB:io2|startAddr[7]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3   ; clk          ; clk         ; 1.000        ; 0.055      ; 5.957      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.765 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.805      ;
; -4.745 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.785      ;
; -4.704 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.744      ;
; -4.690 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.730      ;
; -4.687 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.727      ;
; -4.684 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.724      ;
; -4.670 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.710      ;
; -4.667 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.711      ;
; -4.667 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.707      ;
; -4.655 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.699      ;
; -4.654 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.698      ;
; -4.644 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.684      ;
; -4.635 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.679      ;
; -4.634 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.678      ;
; -4.633 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.673      ;
; -4.630 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.670      ;
; -4.630 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.670      ;
; -4.616 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.658      ;
; -4.615 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.657      ;
; -4.609 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.653      ;
; -4.606 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.650      ;
; -4.597 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.639      ;
; -4.596 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.638      ;
; -4.595 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.637      ;
; -4.593 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.633      ;
; -4.592 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.636      ;
; -4.592 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.636      ;
; -4.592 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.636      ;
; -4.590 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.634      ;
; -4.589 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.633      ;
; -4.583 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.623      ;
; -4.577 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.619      ;
; -4.575 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.617      ;
; -4.572 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.612      ;
; -4.572 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.616      ;
; -4.572 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.616      ;
; -4.570 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.614      ;
; -4.569 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.609      ;
; -4.569 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.609      ;
; -4.569 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.609      ;
; -4.566 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.606      ;
; -4.564 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.607      ;
; -4.564 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.607      ;
; -4.564 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.606      ;
; -4.563 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.607      ;
; -4.558 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.598      ;
; -4.557 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.597      ;
; -4.557 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.605      ;
; -4.556 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.596      ;
; -4.556 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.600      ;
; -4.556 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.604      ;
; -4.555 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.595      ;
; -4.555 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.595      ;
; -4.555 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.595      ;
; -4.552 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.592      ;
; -4.552 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.592      ;
; -4.548 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.592      ;
; -4.544 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.587      ;
; -4.544 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.587      ;
; -4.543 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.583      ;
; -4.543 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.587      ;
; -4.537 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.577      ;
; -4.536 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.576      ;
; -4.536 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.580      ;
; -4.534 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.578      ;
; -4.534 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.578      ;
; -4.533 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.577      ;
; -4.532 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.572      ;
; -4.531 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.575      ;
; -4.531 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.571      ;
; -4.530 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.573      ;
; -4.527 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.570      ;
; -4.523 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.567      ;
; -4.523 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.563      ;
; -4.522 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.566      ;
; -4.520 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.564      ;
; -4.520 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.564      ;
; -4.519 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.563      ;
; -4.519 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.563      ;
; -4.518 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.558      ;
; -4.518 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.564      ;
; -4.517 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.563      ;
; -4.515 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.555      ;
; -4.514 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.556      ;
; -4.513 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.557      ;
; -4.510 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.554      ;
; -4.510 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.553      ;
; -4.507 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.550      ;
; -4.507 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.549      ;
; -4.503 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.546      ;
; -4.503 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.545      ;
; -4.500 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.542      ;
; -4.499 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.547      ;
; -4.499 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.545      ;
; -4.498 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.546      ;
; -4.497 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.541      ;
; -4.497 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.539      ;
; -4.496 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.540      ;
; -4.495 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.537      ;
; -4.494 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.537      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.879 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~124 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.083     ; 2.328      ;
; -1.879 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~119 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.083     ; 2.328      ;
; -1.853 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 2.319      ;
; -1.848 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.070     ; 2.310      ;
; -1.837 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~16  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.070     ; 2.299      ;
; -1.816 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~124 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.072     ; 2.276      ;
; -1.816 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~119 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.072     ; 2.276      ;
; -1.801 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.273      ;
; -1.801 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.273      ;
; -1.801 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.273      ;
; -1.801 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.273      ;
; -1.801 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.273      ;
; -1.801 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.273      ;
; -1.801 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.273      ;
; -1.801 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.273      ;
; -1.793 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.265      ;
; -1.793 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.265      ;
; -1.793 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.265      ;
; -1.790 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 2.267      ;
; -1.785 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.059     ; 2.258      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~75  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 2.249      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~76  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 2.249      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 2.249      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~73  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 2.249      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~71  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 2.249      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~70  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 2.249      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~69  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 2.249      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 2.249      ;
; -1.775 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 2.244      ;
; -1.775 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 2.244      ;
; -1.775 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 2.244      ;
; -1.774 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~67  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.246      ;
; -1.774 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~68  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.246      ;
; -1.774 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~66  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.246      ;
; -1.774 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~65  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.246      ;
; -1.774 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.246      ;
; -1.774 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~62  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.246      ;
; -1.774 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~61  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.246      ;
; -1.774 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.246      ;
; -1.774 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~16  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.059     ; 2.247      ;
; -1.767 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~19  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.228      ;
; -1.767 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~20  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.228      ;
; -1.767 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~18  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.228      ;
; -1.767 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~17  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.228      ;
; -1.767 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~15  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.228      ;
; -1.767 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~14  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.228      ;
; -1.767 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~13  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.228      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~83  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.226      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~84  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.226      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.226      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~81  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.226      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~79  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.226      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~78  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.226      ;
; -1.765 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.071     ; 2.226      ;
; -1.761 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~124 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.082     ; 2.211      ;
; -1.761 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~119 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.082     ; 2.211      ;
; -1.758 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~115 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 2.224      ;
; -1.758 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 2.224      ;
; -1.758 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~114 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 2.224      ;
; -1.758 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 2.224      ;
; -1.758 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 2.224      ;
; -1.758 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~110 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 2.224      ;
; -1.758 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 2.224      ;
; -1.758 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~112 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 2.224      ;
; -1.744 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~43  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.070     ; 2.206      ;
; -1.744 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.070     ; 2.206      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.221      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.221      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.221      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.221      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.221      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.221      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.221      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.221      ;
; -1.735 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 2.202      ;
; -1.730 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.069     ; 2.193      ;
; -1.730 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.213      ;
; -1.730 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.213      ;
; -1.730 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.213      ;
; -1.719 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~16  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.069     ; 2.182      ;
; -1.717 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~75  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 2.197      ;
; -1.717 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~76  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 2.197      ;
; -1.717 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 2.197      ;
; -1.717 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~73  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 2.197      ;
; -1.717 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~71  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 2.197      ;
; -1.717 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~70  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 2.197      ;
; -1.717 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~69  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 2.197      ;
; -1.717 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 2.197      ;
; -1.715 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~24  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.060     ; 2.187      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 2.192      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 2.192      ;
; -1.712 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 2.192      ;
; -1.711 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~67  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.194      ;
; -1.711 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~68  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.194      ;
; -1.711 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~66  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.194      ;
; -1.711 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~65  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.194      ;
; -1.711 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.194      ;
; -1.711 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~62  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.194      ;
; -1.711 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~61  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.194      ;
; -1.711 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.049     ; 2.194      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.581 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.102     ; 1.511      ;
; -1.569 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.102     ; 1.499      ;
; -1.565 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.087     ; 1.510      ;
; -1.559 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.631     ; 1.960      ;
; -1.553 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.087     ; 1.498      ;
; -1.549 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.092     ; 1.489      ;
; -1.540 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.092     ; 1.480      ;
; -1.538 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.092     ; 1.478      ;
; -1.533 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.092     ; 1.473      ;
; -1.533 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.092     ; 1.473      ;
; -1.530 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.092     ; 1.470      ;
; -1.529 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.092     ; 1.469      ;
; -1.521 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.092     ; 1.461      ;
; -1.510 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.087     ; 1.455      ;
; -1.491 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.631     ; 1.892      ;
; -1.462 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.087     ; 1.407      ;
; -1.460 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.087     ; 1.405      ;
; -1.458 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.087     ; 1.403      ;
; -1.456 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.631     ; 1.857      ;
; -1.450 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.087     ; 1.395      ;
; -1.448 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.087     ; 1.393      ;
; -1.424 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.087     ; 1.369      ;
; -1.412 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.087     ; 1.357      ;
; -1.407 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.608     ; 1.831      ;
; -1.403 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.092     ; 1.343      ;
; -1.402 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.631     ; 1.803      ;
; -1.399 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -1.092     ; 1.339      ;
; -1.378 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.608     ; 1.802      ;
; -1.368 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.793      ;
; -1.368 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.793      ;
; -1.368 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.793      ;
; -1.368 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.793      ;
; -1.368 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.793      ;
; -1.368 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.793      ;
; -1.362 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.611     ; 1.783      ;
; -1.357 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.608     ; 1.781      ;
; -1.344 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.769      ;
; -1.344 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.769      ;
; -1.344 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.769      ;
; -1.344 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.769      ;
; -1.344 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.769      ;
; -1.344 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.769      ;
; -1.313 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.941     ; 0.904      ;
; -1.303 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.611     ; 1.724      ;
; -1.292 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.611     ; 1.713      ;
; -1.276 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.631     ; 1.677      ;
; -1.275 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.631     ; 1.676      ;
; -1.270 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.611     ; 1.691      ;
; -1.259 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.956     ; 0.835      ;
; -1.256 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.611     ; 1.677      ;
; -1.227 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.608     ; 1.651      ;
; -1.219 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.608     ; 1.643      ;
; -1.209 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.631     ; 1.610      ;
; -1.208 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.631     ; 1.609      ;
; -1.178 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.608     ; 1.602      ;
; -1.152 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.956     ; 0.728      ;
; -1.151 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.576      ;
; -1.151 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.576      ;
; -1.151 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.576      ;
; -1.151 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.576      ;
; -1.151 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.576      ;
; -1.151 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.576      ;
; -1.139 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.611     ; 1.560      ;
; -1.133 ; bufferedUART:io1|rxBuffer~68           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.026      ; 1.691      ;
; -1.128 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.553      ;
; -1.128 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.553      ;
; -1.128 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.553      ;
; -1.128 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.553      ;
; -1.128 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.553      ;
; -1.128 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.553      ;
; -1.119 ; bufferedUART:io1|rxInPointer[0]        ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.025      ; 1.676      ;
; -1.117 ; bufferedUART:io1|rxBuffer~28           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.027      ; 1.676      ;
; -1.109 ; bufferedUART:io1|rxBuffer~76           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.029      ; 1.670      ;
; -1.096 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.956     ; 0.672      ;
; -1.095 ; bufferedUART:io1|rxBuffer~62           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.026      ; 1.653      ;
; -1.089 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.500        ; -0.200     ; 1.421      ;
; -1.083 ; bufferedUART:io1|rxInPointer[2]        ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.025      ; 1.640      ;
; -1.078 ; bufferedUART:io1|rxInPointer[0]        ; bufferedUART:io1|rxReadPointer[1]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.049      ; 1.659      ;
; -1.078 ; bufferedUART:io1|rxInPointer[0]        ; bufferedUART:io1|rxReadPointer[2]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.049      ; 1.659      ;
; -1.078 ; bufferedUART:io1|rxInPointer[0]        ; bufferedUART:io1|rxReadPointer[4]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.049      ; 1.659      ;
; -1.078 ; bufferedUART:io1|rxInPointer[0]        ; bufferedUART:io1|rxReadPointer[5]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.049      ; 1.659      ;
; -1.078 ; bufferedUART:io1|rxInPointer[0]        ; bufferedUART:io1|rxReadPointer[3]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.049      ; 1.659      ;
; -1.078 ; bufferedUART:io1|rxInPointer[0]        ; bufferedUART:io1|rxReadPointer[0]      ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.049      ; 1.659      ;
; -1.065 ; bufferedUART:io1|rxBuffer~45           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.059      ; 1.656      ;
; -1.058 ; bufferedUART:io1|rxBuffer~116          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.032      ; 1.622      ;
; -1.056 ; bufferedUART:io1|rxBuffer~84           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.037      ; 1.625      ;
; -1.047 ; bufferedUART:io1|rxBuffer~38           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.036      ; 1.615      ;
; -1.035 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.460      ;
; -1.035 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.460      ;
; -1.035 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.460      ;
; -1.035 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.460      ;
; -1.035 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.460      ;
; -1.035 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 1.000        ; -0.607     ; 1.460      ;
; -1.019 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.943     ; 0.608      ;
; -1.011 ; bufferedUART:io1|rxBuffer~22           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.027      ; 1.570      ;
; -1.011 ; bufferedUART:io1|rxBuffer~108          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.027      ; 1.570      ;
; -1.001 ; bufferedUART:io1|rxInPointer[1]        ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.025      ; 1.558      ;
; -1.001 ; bufferedUART:io1|rxInPointer[3]        ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.025      ; 1.558      ;
; -0.992 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.500        ; -0.550     ; 0.974      ;
; -0.989 ; bufferedUART:io1|rxBuffer~52           ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.500        ; 0.026      ; 1.547      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                               ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.310 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.412      ; 0.395      ;
; -0.810 ; serialClkCount[15]                     ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.412      ; 0.395      ;
; -0.527 ; T80s:cpu1|IORQ_n                       ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.433      ; 1.199      ;
; -0.205 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.949      ; 0.882      ;
; -0.089 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[0]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.632      ;
; -0.089 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[1]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.632      ;
; -0.089 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[2]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.632      ;
; -0.089 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[3]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.632      ;
; -0.089 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[4]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.632      ;
; -0.089 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[5]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.632      ;
; -0.089 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[6]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.632      ;
; -0.089 ; T80s:cpu1|IORQ_n                       ; OutLatch:latchIO|Q_tmp[7]                                                                                              ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.632      ;
; -0.088 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a13~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.955      ; 1.005      ;
; -0.065 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.959      ; 1.032      ;
; -0.030 ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.959      ; 1.067      ;
; -0.027 ; T80s:cpu1|IORQ_n                       ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.433      ; 1.199      ;
; -0.025 ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.776      ; 0.889      ;
; -0.003 ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.776      ; 0.911      ;
; 0.021  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.776      ; 0.935      ;
; 0.041  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.772      ; 0.951      ;
; 0.043  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 0.965      ;
; 0.046  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.935      ; 1.119      ;
; 0.050  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.776      ; 0.964      ;
; 0.063  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.963      ; 1.164      ;
; 0.069  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.947      ; 1.154      ;
; 0.070  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.965      ; 1.173      ;
; 0.071  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.951      ; 1.160      ;
; 0.081  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.967      ; 1.186      ;
; 0.082  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.780      ; 1.000      ;
; 0.088  ; T80s:cpu1|T80:u0|A[3]                  ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; cpuClock           ; clk         ; 0.000        ; 0.715      ; 0.955      ;
; 0.090  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.783      ; 1.011      ;
; 0.092  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.782      ; 1.012      ;
; 0.095  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.951      ; 1.184      ;
; 0.101  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.783      ; 1.022      ;
; 0.107  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.772      ; 1.017      ;
; 0.117  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.774      ; 1.029      ;
; 0.117  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.947      ; 1.202      ;
; 0.124  ; T80s:cpu1|T80:u0|A[4]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.760      ; 1.022      ;
; 0.124  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.760      ; 1.022      ;
; 0.136  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.759      ; 1.033      ;
; 0.145  ; T80s:cpu1|T80:u0|A[1]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.774      ; 1.057      ;
; 0.147  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.772      ; 1.057      ;
; 0.149  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.780      ; 1.067      ;
; 0.149  ; T80s:cpu1|T80:u0|A[3]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.772      ; 1.059      ;
; 0.161  ; T80s:cpu1|T80:u0|A[2]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 1.083      ;
; 0.163  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.782      ; 1.083      ;
; 0.170  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 1.092      ;
; 0.172  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.783      ; 1.093      ;
; 0.172  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.772      ; 1.082      ;
; 0.183  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.776      ; 1.097      ;
; 0.184  ; T80s:cpu1|T80:u0|A[6]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 1.106      ;
; 0.190  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.772      ; 1.100      ;
; 0.191  ; T80s:cpu1|T80:u0|A[5]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.776      ; 1.105      ;
; 0.192  ; T80s:cpu1|T80:u0|A[7]                  ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.934      ; 1.264      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive          ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive          ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[0]  ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[1]  ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[2]  ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[3]  ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[10] ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[12] ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[13] ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[14] ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[15] ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[16] ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[17] ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[18] ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[19] ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[20] ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[21] ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[22] ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[23] ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[24] ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[25] ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]   ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]   ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]   ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3] ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Scroll        ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Caps          ; SBCTextDisplayRGB:io2|ps2Caps                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Num           ; SBCTextDisplayRGB:io2|ps2Num                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWRParity       ; SBCTextDisplayRGB:io2|kbWRParity                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Shift         ; SBCTextDisplayRGB:io2|ps2Shift                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|n_kbWR           ; SBCTextDisplayRGB:io2|n_kbWR                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]   ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[11] ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.085 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.611      ; 0.678      ;
; -1.085 ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.611      ; 0.678      ;
; -1.077 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.611      ; 0.686      ;
; -1.009 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.608      ; 0.751      ;
; -1.005 ; SBCTextDisplayRGB:io2|kbBuffer~25      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.608      ; 0.755      ;
; -0.988 ; SBCTextDisplayRGB:io2|kbBuffer~47      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.592      ; 0.756      ;
; -0.979 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.601      ; 0.774      ;
; -0.978 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.601      ; 0.775      ;
; -0.977 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.592      ; 0.767      ;
; -0.964 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.601      ; 0.789      ;
; -0.963 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.601      ; 0.790      ;
; -0.957 ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.603      ; 0.798      ;
; -0.938 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.603      ; 0.817      ;
; -0.923 ; SBCTextDisplayRGB:io2|kbBuffer~20      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.611      ; 0.840      ;
; -0.912 ; SBCTextDisplayRGB:io2|kbBuffer~21      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.611      ; 0.851      ;
; -0.872 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.087      ; 0.367      ;
; -0.872 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.087      ; 0.367      ;
; -0.872 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.087      ; 0.367      ;
; -0.865 ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 0.874      ;
; -0.842 ; SBCTextDisplayRGB:io2|kbBuffer~11      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.608      ; 0.918      ;
; -0.821 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.603      ; 0.934      ;
; -0.820 ; SBCTextDisplayRGB:io2|kbBuffer~27      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.603      ; 0.935      ;
; -0.820 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.603      ; 0.935      ;
; -0.814 ; SBCTextDisplayRGB:io2|kbBuffer~39      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.592      ; 0.930      ;
; -0.810 ; SBCTextDisplayRGB:io2|kbBuffer~16      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.603      ; 0.945      ;
; -0.809 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 0.949      ;
; -0.785 ; SBCTextDisplayRGB:io2|kbBuffer~13      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.603      ; 0.970      ;
; -0.782 ; SBCTextDisplayRGB:io2|kbBuffer~14      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.603      ; 0.973      ;
; -0.773 ; SBCTextDisplayRGB:io2|kbBuffer~15      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.603      ; 0.982      ;
; -0.767 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.616      ; 1.001      ;
; -0.764 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.616      ; 1.004      ;
; -0.756 ; SBCTextDisplayRGB:io2|kbBuffer~19      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.616      ; 1.012      ;
; -0.740 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.592      ; 1.004      ;
; -0.736 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.022      ;
; -0.734 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.024      ;
; -0.726 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.087      ; 0.513      ;
; -0.720 ; SBCTextDisplayRGB:io2|kbBuffer~54      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.592      ; 1.024      ;
; -0.713 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.607      ; 1.046      ;
; -0.713 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.607      ; 1.046      ;
; -0.710 ; SBCTextDisplayRGB:io2|kbBuffer~38      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.611      ; 1.053      ;
; -0.705 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.611      ; 1.058      ;
; -0.703 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.087      ; 0.536      ;
; -0.702 ; SBCTextDisplayRGB:io2|kbBuffer~45      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.037      ;
; -0.701 ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.038      ;
; -0.698 ; SBCTextDisplayRGB:io2|kbBuffer~42      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.041      ;
; -0.694 ; SBCTextDisplayRGB:io2|kbBuffer~53      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.592      ; 1.050      ;
; -0.692 ; SBCTextDisplayRGB:io2|kbBuffer~24      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.611      ; 1.071      ;
; -0.691 ; SBCTextDisplayRGB:io2|kbBuffer~55      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.048      ;
; -0.690 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.609      ; 1.071      ;
; -0.686 ; SBCTextDisplayRGB:io2|kbBuffer~23      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.611      ; 1.077      ;
; -0.685 ; SBCTextDisplayRGB:io2|kbBuffer~58      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.054      ;
; -0.683 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.075      ;
; -0.650 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.108      ;
; -0.650 ; SBCTextDisplayRGB:io2|kbBuffer~22      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.611      ; 1.113      ;
; -0.647 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.111      ;
; -0.645 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.113      ;
; -0.641 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.087      ; 0.598      ;
; -0.637 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.121      ;
; -0.635 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.123      ;
; -0.625 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.114      ;
; -0.619 ; SBCTextDisplayRGB:io2|kbBuffer~60      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.139      ;
; -0.619 ; SBCTextDisplayRGB:io2|kbBuffer~12      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.608      ; 1.141      ;
; -0.614 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.087      ; 0.625      ;
; -0.613 ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.126      ;
; -0.605 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.134      ;
; -0.601 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.157      ;
; -0.599 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.159      ;
; -0.596 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.624      ; 1.180      ;
; -0.589 ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.150      ;
; -0.588 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.602      ; 1.166      ;
; -0.588 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.602      ; 1.166      ;
; -0.588 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.602      ; 1.166      ;
; -0.588 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.602      ; 1.166      ;
; -0.588 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.602      ; 1.166      ;
; -0.585 ; SBCTextDisplayRGB:io2|kbBuffer~41      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.154      ;
; -0.584 ; SBCTextDisplayRGB:io2|kbBuffer~18      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.604      ; 1.172      ;
; -0.573 ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.592      ; 1.171      ;
; -0.566 ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.173      ;
; -0.565 ; SBCTextDisplayRGB:io2|kbBuffer~59      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.174      ;
; -0.565 ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.603      ; 1.190      ;
; -0.558 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.591      ; 1.185      ;
; -0.557 ; SBCTextDisplayRGB:io2|kbBuffer~57      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.182      ;
; -0.549 ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.587      ; 1.190      ;
; -0.548 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.380      ; 0.984      ;
; -0.542 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.216      ;
; -0.537 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.087      ; 0.702      ;
; -0.526 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.591      ; 1.217      ;
; -0.510 ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.601      ; 1.243      ;
; -0.501 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.087      ; 0.738      ;
; -0.498 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.087      ; 0.741      ;
; -0.496 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.606      ; 1.262      ;
; -0.486 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.082      ; 0.748      ;
; -0.486 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.082      ; 0.748      ;
; -0.485 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.082      ; 0.749      ;
; -0.484 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.082      ; 0.750      ;
; -0.483 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.082      ; 0.751      ;
; -0.480 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk              ; T80s:cpu1|IORQ_n ; 0.000        ; 1.591      ; 1.263      ;
; -0.471 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.000        ; 1.395      ; 1.076      ;
; -0.443 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk              ; T80s:cpu1|IORQ_n ; -0.500       ; 1.478      ; 0.687      ;
; -0.363 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.000        ; 1.072      ; 0.861      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                 ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.417 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.582      ; 1.458      ;
; -0.334 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.539      ;
; -0.334 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.539      ;
; -0.334 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.539      ;
; -0.334 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.539      ;
; -0.334 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.539      ;
; -0.318 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.555      ;
; -0.318 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.555      ;
; -0.318 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.555      ;
; -0.318 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.555      ;
; -0.318 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.555      ;
; -0.318 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.555      ;
; -0.318 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.555      ;
; -0.318 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.555      ;
; -0.317 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~123           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.556      ;
; -0.317 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~122           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.556      ;
; -0.317 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~121           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.556      ;
; -0.317 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~118           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.556      ;
; -0.317 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~117           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.556      ;
; -0.317 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~120           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.556      ;
; -0.291 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.585      ;
; -0.291 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.585      ;
; -0.291 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.585      ;
; -0.291 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.585      ;
; -0.291 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.585      ;
; -0.291 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.585      ;
; -0.291 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.585      ;
; -0.278 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~27            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.585      ; 1.600      ;
; -0.278 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.585      ; 1.600      ;
; -0.278 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~26            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.585      ; 1.600      ;
; -0.278 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.585      ; 1.600      ;
; -0.278 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~23            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.585      ; 1.600      ;
; -0.278 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~22            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.585      ; 1.600      ;
; -0.278 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~21            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.585      ; 1.600      ;
; -0.261 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~99            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.612      ;
; -0.261 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.612      ;
; -0.261 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~98            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.612      ;
; -0.261 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~97            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.612      ;
; -0.261 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~95            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.612      ;
; -0.261 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~94            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.612      ;
; -0.252 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~75            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.624      ;
; -0.252 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~76            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.624      ;
; -0.252 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~74            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.624      ;
; -0.252 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~73            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.624      ;
; -0.252 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~71            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.624      ;
; -0.252 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~70            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.624      ;
; -0.252 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~69            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.624      ;
; -0.252 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~72            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.624      ;
; -0.238 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~44            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.630      ;
; -0.238 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~42            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.630      ;
; -0.238 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~41            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.630      ;
; -0.238 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~39            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.630      ;
; -0.238 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~37            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.630      ;
; -0.238 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.630      ;
; -0.214 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~51            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.576      ; 1.655      ;
; -0.214 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~50            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.576      ; 1.655      ;
; -0.214 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~47            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.576      ; 1.655      ;
; -0.214 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~45            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.576      ; 1.655      ;
; -0.214 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.576      ; 1.655      ;
; -0.210 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.582      ; 1.665      ;
; -0.194 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.674      ;
; -0.194 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~84            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.674      ;
; -0.194 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~82            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.674      ;
; -0.194 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~81            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.674      ;
; -0.194 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~79            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.674      ;
; -0.194 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~78            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.674      ;
; -0.194 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~77            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.674      ;
; -0.193 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.675      ;
; -0.193 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.675      ;
; -0.193 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.675      ;
; -0.193 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.675      ;
; -0.193 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~15            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.675      ;
; -0.193 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.675      ;
; -0.193 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.675      ;
; -0.192 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.586      ; 1.687      ;
; -0.180 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~93            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.696      ;
; -0.180 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~96            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.696      ;
; -0.173 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~43            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.576      ; 1.696      ;
; -0.173 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.576      ; 1.696      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.710      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~35            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.702      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~36            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.702      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.710      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~34            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.702      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.710      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~33            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.702      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~89            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.710      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.710      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~31            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.702      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~30            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.702      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.710      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~29            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.702      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.710      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~32            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.575      ; 1.702      ;
; -0.166 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.710      ;
; -0.163 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~131           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.584      ; 1.714      ;
; -0.163 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~132           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.584      ; 1.714      ;
; -0.163 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~130           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.584      ; 1.714      ;
; -0.163 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~129           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.584      ; 1.714      ;
; -0.163 ; T80s:cpu1|IORQ_n ; bufferedUART:io1|rxBuffer~127           ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.584      ; 1.714      ;
+--------+------------------+-----------------------------------------+------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                  ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -0.365 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.647      ; 1.575      ;
; -0.235 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.642      ; 1.700      ;
; -0.231 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.642      ; 1.704      ;
; -0.199 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.647      ; 1.741      ;
; -0.169 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.642      ; 1.766      ;
; 0.009  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.643      ; 1.945      ;
; 0.133  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.647      ; 2.073      ;
; 0.135  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.647      ; 1.575      ;
; 0.137  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.643      ; 2.073      ;
; 0.185  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 0.929      ; 1.266      ;
; 0.210  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.647      ; 2.150      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.395      ;
; 0.264  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[11]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.416      ;
; 0.265  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.642      ; 1.700      ;
; 0.265  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|I[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.417      ;
; 0.269  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.642      ; 1.704      ;
; 0.271  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|I[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.423      ;
; 0.298  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|I[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.450      ;
; 0.301  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.647      ; 1.741      ;
; 0.313  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.643      ; 2.249      ;
; 0.327  ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.479      ;
; 0.330  ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.331  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]           ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.642      ; 1.766      ;
; 0.334  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 0.484      ;
; 0.339  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.491      ;
; 0.347  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[12]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.499      ;
; 0.351  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[13]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.503      ;
; 0.351  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|T80:u0|IR[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.929      ; 1.432      ;
; 0.352  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[9]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.504      ;
; 0.358  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.510      ;
; 0.361  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; T80s:cpu1|T80:u0|I[7]                     ; T80s:cpu1|T80:u0|A[15]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.514      ;
; 0.368  ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.521      ;
; 0.374  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]        ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.643      ; 2.310      ;
; 0.374  ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.528      ;
; 0.374  ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.526      ;
; 0.381  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][6] ; T80s:cpu1|T80:u0|RegBusA_r[6] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.533      ;
; 0.385  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[13]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.537      ;
; 0.386  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[9]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.538      ;
; 0.387  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TmpAddr[12]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.539      ;
; 0.392  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.544      ;
; 0.400  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TmpAddr[11]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.552      ;
; 0.426  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 0.576      ;
; 0.430  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 0.929      ; 1.511      ;
; 0.431  ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.583      ;
; 0.433  ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.585      ;
; 0.437  ; T80s:cpu1|T80:u0|A[4]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 0.929      ; 1.518      ;
; 0.445  ; T80s:cpu1|T80:u0|F[1]                     ; T80s:cpu1|T80:u0|Fp[1]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 0.596      ;
; 0.447  ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.601      ;
; 0.448  ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.602      ;
; 0.459  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][2] ; T80s:cpu1|T80:u0|RegBusA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.611      ;
; 0.460  ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]       ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 0.610      ;
; 0.464  ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]       ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 0.615      ;
; 0.466  ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.618      ;
; 0.474  ; T80s:cpu1|T80:u0|BusB[4]                  ; T80s:cpu1|T80:u0|DO[4]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 0.625      ;
; 0.477  ; T80s:cpu1|T80:u0|A[2]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 0.929      ; 1.558      ;
; 0.480  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[1]           ; cpuClock         ; cpuClock    ; 0.000        ; 0.924      ; 1.556      ;
; 0.481  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[2]           ; cpuClock         ; cpuClock    ; 0.000        ; 0.924      ; 1.557      ;
; 0.481  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[3]           ; cpuClock         ; cpuClock    ; 0.000        ; 0.924      ; 1.557      ;
; 0.488  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.643      ; 2.424      ;
; 0.488  ; T80s:cpu1|T80:u0|A[6]                     ; T80s:cpu1|DI_Reg[0]           ; cpuClock         ; cpuClock    ; 0.000        ; 0.929      ; 1.569      ;
; 0.489  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]           ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.643      ; 2.425      ;
; 0.490  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.642      ;
; 0.493  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]    ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[12]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.645      ;
; 0.496  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[13]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[9]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TmpAddr[11]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.649      ;
; 0.499  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.651      ;
; 0.509  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]        ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.643      ; 1.945      ;
; 0.509  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][4] ; T80s:cpu1|T80:u0|RegBusA_r[4] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.515  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|I[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.669      ;
; 0.519  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][5] ; T80s:cpu1|T80:u0|RegBusA_r[5] ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.672      ;
; 0.523  ; T80s:cpu1|T80:u0|TmpAddr[7]               ; T80s:cpu1|T80:u0|PC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.675      ;
; 0.530  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]        ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 0.680      ;
; 0.532  ; T80s:cpu1|T80:u0|XY_Ind                   ; T80s:cpu1|T80:u0|XY_Ind       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][2] ; T80s:cpu1|T80:u0|RegBusA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.686      ;
; 0.536  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.688      ;
; 0.540  ; T80s:cpu1|T80:u0|TmpAddr[2]               ; T80s:cpu1|T80:u0|PC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.692      ;
; 0.544  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.696      ;
+--------+-------------------------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.478 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.083     ; 1.927      ;
; -1.478 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.083     ; 1.927      ;
; -1.478 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.083     ; 1.927      ;
; -1.478 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.083     ; 1.927      ;
; -1.443 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 1.912      ;
; -1.443 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 1.912      ;
; -1.401 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.072     ; 1.861      ;
; -1.401 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.072     ; 1.861      ;
; -1.401 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.072     ; 1.861      ;
; -1.401 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.072     ; 1.861      ;
; -1.366 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 1.846      ;
; -1.366 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.052     ; 1.846      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.801      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.801      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.801      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.801      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.801      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.801      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.801      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.801      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.801      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.064     ; 1.803      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.064     ; 1.803      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.064     ; 1.803      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.064     ; 1.803      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.064     ; 1.803      ;
; -1.335 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.064     ; 1.803      ;
; -1.308 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.082     ; 1.758      ;
; -1.308 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.082     ; 1.758      ;
; -1.308 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.082     ; 1.758      ;
; -1.308 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.082     ; 1.758      ;
; -1.273 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.062     ; 1.743      ;
; -1.273 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.062     ; 1.743      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.735      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.735      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.735      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.735      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.735      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.735      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.735      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.735      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.735      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.053     ; 1.737      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.053     ; 1.737      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.053     ; 1.737      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.053     ; 1.737      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.053     ; 1.737      ;
; -1.258 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.053     ; 1.737      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.717      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.717      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.717      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.717      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.717      ;
; -1.251 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.066     ; 1.717      ;
; -1.174 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.651      ;
; -1.174 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.651      ;
; -1.174 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.651      ;
; -1.174 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.651      ;
; -1.174 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.651      ;
; -1.174 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.055     ; 1.651      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.632      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.632      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.632      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.632      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.632      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.632      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.632      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.632      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.632      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 1.634      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 1.634      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 1.634      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 1.634      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 1.634      ;
; -1.165 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.063     ; 1.634      ;
; -1.081 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.548      ;
; -1.081 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.548      ;
; -1.081 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.548      ;
; -1.081 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.548      ;
; -1.081 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.548      ;
; -1.081 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.065     ; 1.548      ;
; -1.025 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 2.402      ;
; -1.025 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 2.402      ;
; -1.025 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 2.402      ;
; -1.025 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 2.402      ;
; -0.992 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.566      ; 2.090      ;
; -0.992 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.566      ; 2.090      ;
; -0.992 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.566      ; 2.090      ;
; -0.992 ; T80s:cpu1|WR_n         ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.566      ; 2.090      ;
; -0.990 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.865      ; 2.387      ;
; -0.990 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.865      ; 2.387      ;
; -0.961 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 2.338      ;
; -0.961 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 2.338      ;
; -0.961 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 2.338      ;
; -0.961 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 2.338      ;
; -0.957 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.586      ; 2.075      ;
; -0.957 ; T80s:cpu1|WR_n         ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.586      ; 2.075      ;
; -0.956 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 2.333      ;
; -0.956 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 2.333      ;
; -0.956 ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.845      ; 2.333      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.011 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.042      ;
; -0.011 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.042      ;
; -0.011 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.042      ;
; -0.011 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.042      ;
; -0.011 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.042      ;
; -0.011 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.042      ;
; -0.011 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.042      ;
; -0.011 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.042      ;
; -0.011 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.001     ; 1.042      ;
; 0.057  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.974      ;
; 0.057  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.974      ;
; 0.057  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.974      ;
; 0.057  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.974      ;
; 0.057  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.974      ;
; 0.057  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.974      ;
; 0.057  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.974      ;
; 0.057  ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.974      ;
; 0.057  ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.001     ; 0.974      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.467 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.520      ; 1.085      ;
; 0.467 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.520      ; 1.085      ;
; 0.467 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.520      ; 1.085      ;
; 0.530 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 1.114      ; 1.116      ;
; 0.530 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 1.114      ; 1.116      ;
; 0.625 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 1.111      ; 1.018      ;
; 0.625 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 1.111      ; 1.018      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.674 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 1.607      ; 1.085      ;
; -0.674 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 1.607      ; 1.085      ;
; -0.674 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 1.607      ; 1.085      ;
; 0.174  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 1.192      ; 1.018      ;
; 0.174  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 1.192      ; 1.018      ;
; 0.269  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 1.195      ; 1.116      ;
; 0.269  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 1.195      ; 1.116      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                           ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.377 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.496      ;
; -0.377 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.496      ;
; -0.377 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.496      ;
; -0.377 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.496      ;
; -0.377 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.496      ;
; -0.377 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.496      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.580      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.580      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.580      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.580      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.580      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.580      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.580      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.580      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.580      ; 1.580      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.582      ; 1.582      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.582      ; 1.582      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.582      ; 1.582      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.582      ; 1.582      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.582      ; 1.582      ;
; -0.293 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.582      ; 1.582      ;
; -0.185 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.691      ;
; -0.185 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.583      ; 1.691      ;
; -0.150 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.563      ; 1.706      ;
; -0.150 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.563      ; 1.706      ;
; -0.150 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.563      ; 1.706      ;
; -0.150 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.563      ; 1.706      ;
; 0.123  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.496      ;
; 0.123  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.496      ;
; 0.123  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.496      ;
; 0.123  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.496      ;
; 0.123  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.496      ;
; 0.123  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.496      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.580      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.580      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.580      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.580      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.580      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.580      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.580      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.580      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.580      ; 1.580      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.582      ; 1.582      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.582      ; 1.582      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.582      ; 1.582      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.582      ; 1.582      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.582      ; 1.582      ;
; 0.207  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.582      ; 1.582      ;
; 0.315  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.583      ; 1.691      ;
; 0.315  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.583      ; 1.691      ;
; 0.350  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.563      ; 1.706      ;
; 0.350  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.563      ; 1.706      ;
; 0.350  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.563      ; 1.706      ;
; 0.350  ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.563      ; 1.706      ;
; 1.302  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.816      ;
; 1.302  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.816      ;
; 1.302  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.816      ;
; 1.302  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.816      ;
; 1.302  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.816      ;
; 1.302  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.816      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.900      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.900      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.900      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.900      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.900      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.900      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.900      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.900      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.862      ; 1.900      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.864      ; 1.902      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.864      ; 1.902      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.864      ; 1.902      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.864      ; 1.902      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.864      ; 1.902      ;
; 1.386  ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.864      ; 1.902      ;
; 1.401  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.636      ;
; 1.401  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.636      ;
; 1.401  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.636      ;
; 1.401  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.636      ;
; 1.401  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.636      ;
; 1.401  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.636      ;
; 1.422  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.037      ; 2.111      ;
; 1.422  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.037      ; 2.111      ;
; 1.422  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.037      ; 2.111      ;
; 1.422  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.037      ; 2.111      ;
; 1.422  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.037      ; 2.111      ;
; 1.422  ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 1.037      ; 2.111      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.720      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.720      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.720      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.720      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.720      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.720      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.720      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.720      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.583      ; 1.720      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 1.722      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 1.722      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 1.722      ;
; 1.485  ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.585      ; 1.722      ;
+--------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.823 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.001     ; 0.974      ;
; 0.891 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.042      ;
; 0.891 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.042      ;
; 0.891 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.042      ;
; 0.891 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.042      ;
; 0.891 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.042      ;
; 0.891 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.042      ;
; 0.891 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.042      ;
; 0.891 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.042      ;
; 0.891 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.001     ; 1.042      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.691 ; -0.691       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.691 ; -0.691       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.587 ; -0.587       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.587 ; -0.587       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.587 ; -0.587       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.587 ; -0.587       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.587 ; -0.587       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.587 ; -0.587       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.587 ; -0.587       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.587 ; -0.587       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.587 ; -0.587       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.587 ; -0.587       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.587 ; -0.587       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.587 ; -0.587       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.587 ; -0.587       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.587 ; -0.587       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.587 ; -0.587       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.587 ; -0.587       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.587 ; -0.587       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.587 ; -0.587       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.587 ; -0.587       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.587 ; -0.587       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.587 ; -0.587       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.587 ; -0.587       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[0]            ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[1]            ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[2]            ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[3]            ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[4]            ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[5]            ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[6]            ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|dataOut[7]            ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[0]      ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[1]      ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[2]      ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[3]      ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[4]      ;
; -1.107 ; -0.107       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.107 ; -0.107       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; bufferedUART:io1|rxReadPointer[5]      ;
; -1.013 ; -0.013       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.013 ; -0.013       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.013 ; -0.013       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.013 ; -0.013       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.013 ; -0.013       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.013 ; -0.013       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.013 ; -0.013       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.013 ; -0.013       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.013 ; -0.013       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.013 ; -0.013       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.013 ; -0.013       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.013 ; -0.013       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.013 ; -0.013       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.013 ; -0.013       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.013 ; -0.013       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.013 ; -0.013       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.013 ; -0.013       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.013 ; -0.013       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.013 ; -0.013       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.013 ; -0.013       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.013 ; -0.013       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.013 ; -0.013       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.013 ; -0.013       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.013 ; -0.013       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.744 ; 0.256        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.744 ; 0.256        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[5]         ;
; -0.744 ; 0.256        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.744 ; 0.256        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[6]         ;
; -0.744 ; 0.256        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.744 ; 0.256        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|controlReg[7]         ;
; -0.744 ; 0.256        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.744 ; 0.256        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[0]        ;
; -0.744 ; 0.256        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.744 ; 0.256        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[1]        ;
; -0.744 ; 0.256        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.744 ; 0.256        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[2]        ;
; -0.744 ; 0.256        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.744 ; 0.256        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[3]        ;
; -0.744 ; 0.256        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.744 ; 0.256        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[4]        ;
; -0.744 ; 0.256        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.744 ; 0.256        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[5]        ;
; -0.744 ; 0.256        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.744 ; 0.256        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[6]        ;
; -0.744 ; 0.256        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.744 ; 0.256        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteLatch[7]        ;
; -0.744 ; 0.256        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
; -0.744 ; 0.256        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; bufferedUART:io1|txByteWritten         ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.987 ; 4.987 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 3.018 ; 3.018 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.347 ; 2.347 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 4.008 ; 4.008 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.482 ; 3.482 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.426 ; 3.426 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 3.121 ; 3.121 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.099 ; 3.099 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.059 ; 3.059 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.426 ; 3.426 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.297 ; 3.297 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.162 ; 3.162 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.730 ; 2.730 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.977 ; 2.977 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.370 ; -2.370 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.227 ; -2.227 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -2.372 ; -2.372 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.556 ; -2.556 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.448 ; -2.448 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.835 ; -2.835 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.735 ; -2.735 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.575 ; -2.575 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.927 ; -2.927 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.796 ; -2.796 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.671 ; -2.671 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.448 ; -2.448 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.620 ; -2.620 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 3.106 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 3.106 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.879 ; 3.879 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.631 ; 4.631 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.805 ; 4.805 ; Fall       ; T80s:cpu1|IORQ_n   ;
; driveLED         ; clk                ; 3.367 ; 3.367 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.161 ; 4.161 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.973 ; 3.973 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.937 ; 3.937 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.973 ; 3.973 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.929 ; 3.929 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.936 ; 3.936 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.835 ; 3.835 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.864 ; 3.864 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.647 ; 3.647 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.731 ; 3.731 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.915 ; 3.915 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.706 ; 3.706 ; Rise       ; clk                ;
; sdCS             ; clk                ; 3.958 ; 3.958 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.593 ; 4.593 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.066 ; 4.066 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.313 ; 4.313 ; Rise       ; clk                ;
; video            ; clk                ; 4.081 ; 4.081 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.824 ; 3.824 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.897 ; 3.897 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.027 ; 4.027 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.911 ; 3.911 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.074 ; 4.074 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.111 ; 4.111 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.592 ; 4.592 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.223 ; 4.223 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 4.384 ; 4.384 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.714 ; 4.714 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.466 ; 5.466 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.640 ; 5.640 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.491 ; 4.491 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.491 ; 4.491 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.209 ; 3.209 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.058 ; 3.058 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.207 ; 3.207 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.677 ; 3.677 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.520 ; 3.520 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.585 ; 3.585 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.458 ; 3.458 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.240 ; 4.240 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.269 ; 4.269 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.167 ; 4.167 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.246 ; 4.246 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.468 ; 4.468 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.150 ; 4.150 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.057 ; 4.057 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.357 ; 4.357 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 5.009 ; 5.009 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 5.009 ; 5.009 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 3.927 ; 3.927 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.042 ; 4.042 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 3.929 ; 3.929 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 3.895 ; 3.895 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 3.921 ; 3.921 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.051 ; 4.051 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.272 ; 4.272 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 4.429 ; 4.429 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 3.025 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 3.025 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.879 ; 3.879 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.631 ; 4.631 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.805 ; 4.805 ; Fall       ; T80s:cpu1|IORQ_n   ;
; driveLED         ; clk                ; 3.367 ; 3.367 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.161 ; 4.161 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.647 ; 3.647 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.937 ; 3.937 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.973 ; 3.973 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.929 ; 3.929 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.936 ; 3.936 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.835 ; 3.835 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.864 ; 3.864 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.647 ; 3.647 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.731 ; 3.731 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.915 ; 3.915 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.706 ; 3.706 ; Rise       ; clk                ;
; sdCS             ; clk                ; 3.958 ; 3.958 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.343 ; 4.343 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.066 ; 4.066 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.313 ; 4.313 ; Rise       ; clk                ;
; video            ; clk                ; 4.081 ; 4.081 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.824 ; 3.824 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.897 ; 3.897 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.027 ; 4.027 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.911 ; 3.911 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.074 ; 4.074 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.111 ; 4.111 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.547 ; 4.547 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.223 ; 4.223 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.803 ; 3.803 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.419 ; 4.419 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.594 ; 3.594 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.771 ; 3.771 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.058 ; 3.058 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.491 ; 4.491 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.209 ; 3.209 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.058 ; 3.058 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.207 ; 3.207 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.677 ; 3.677 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.520 ; 3.520 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.585 ; 3.585 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.458 ; 3.458 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.240 ; 4.240 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.269 ; 4.269 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.167 ; 4.167 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.246 ; 4.246 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.468 ; 4.468 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.150 ; 4.150 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.057 ; 4.057 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.357 ; 4.357 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.895 ; 3.895 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 5.009 ; 5.009 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 3.927 ; 3.927 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.042 ; 4.042 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 3.929 ; 3.929 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 3.895 ; 3.895 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 3.921 ; 3.921 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.051 ; 4.051 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.272 ; 4.272 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 4.429 ; 4.429 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.552 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.562 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.851 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.663 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.663 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.851 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.552 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.862 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.681 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.038 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.048 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.337 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.149 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.149 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.337 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.038 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.348 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.167 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.552     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.562     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.851     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.663     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.663     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.851     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.552     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.862     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.681     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.038     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.048     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.337     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.149     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.149     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.337     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.038     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.348     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.167     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------+------------+----------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack    ; -18.112    ; -4.270   ; -4.831   ; -3.376  ; -4.606              ;
;  T80s:cpu1|IORQ_n   ; -7.303     ; -4.270   ; 0.467    ; -3.376  ; -4.606              ;
;  clk                ; -18.112    ; -2.275   ; -1.666   ; 0.823   ; -2.567              ;
;  cpuClock           ; -17.531    ; -0.365   ; N/A      ; N/A     ; -0.742              ;
;  serialClkCount[15] ; -6.357     ; -0.417   ; -4.831   ; -0.377  ; -0.742              ;
; Design-wide TNS     ; -13307.541 ; -125.573 ; -135.03  ; -13.9   ; -4431.449           ;
;  T80s:cpu1|IORQ_n   ; -280.293   ; -123.298 ; 0.000    ; -13.042 ; -565.848            ;
;  clk                ; -7640.128  ; -2.965   ; -14.994  ; 0.000   ; -3087.985           ;
;  cpuClock           ; -4442.214  ; -1.199   ; N/A      ; N/A     ; -513.464            ;
;  serialClkCount[15] ; -944.906   ; -30.834  ; -120.036 ; -7.627  ; -264.152            ;
+---------------------+------------+----------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 13.424 ; 13.424 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.437  ; 7.437  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 5.184  ; 5.184  ; Rise       ; clk             ;
; sdMISO       ; clk        ; 10.265 ; 10.265 ; Rise       ; clk             ;
; rxd1         ; clk        ; 8.223  ; 8.223  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 8.534  ; 8.534  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 7.650  ; 7.650  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.510  ; 7.510  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.383  ; 7.383  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 8.534  ; 8.534  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 8.117  ; 8.117  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.784  ; 7.784  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 6.313  ; 6.313  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.031  ; 7.031  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.370 ; -2.370 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.227 ; -2.227 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -2.372 ; -2.372 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.556 ; -2.556 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.448 ; -2.448 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.835 ; -2.835 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.735 ; -2.735 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.575 ; -2.575 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.927 ; -2.927 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.796 ; -2.796 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.671 ; -2.671 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.448 ; -2.448 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.620 ; -2.620 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 8.440  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 8.440  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.830  ; 9.830  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.103 ; 12.103 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.812 ; 12.812 ; Fall       ; T80s:cpu1|IORQ_n   ;
; driveLED         ; clk                ; 7.164  ; 7.164  ; Rise       ; clk                ;
; hSync            ; clk                ; 9.510  ; 9.510  ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 8.847  ; 8.847  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 8.778  ; 8.778  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.847  ; 8.847  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.767  ; 8.767  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.774  ; 8.774  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.432  ; 8.432  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.480  ; 8.480  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 7.808  ; 7.808  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 8.067  ; 8.067  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 8.683  ; 8.683  ; Rise       ; clk                ;
; ps2Data          ; clk                ; 8.167  ; 8.167  ; Rise       ; clk                ;
; sdCS             ; clk                ; 8.949  ; 8.949  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 11.186 ; 11.186 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 9.432  ; 9.432  ; Rise       ; clk                ;
; vSync            ; clk                ; 10.000 ; 10.000 ; Rise       ; clk                ;
; video            ; clk                ; 9.113  ; 9.113  ; Rise       ; clk                ;
; videoB0          ; clk                ; 8.424  ; 8.424  ; Rise       ; clk                ;
; videoB1          ; clk                ; 8.726  ; 8.726  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.136  ; 9.136  ; Rise       ; clk                ;
; videoG1          ; clk                ; 8.747  ; 8.747  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.192  ; 9.192  ; Rise       ; clk                ;
; videoR1          ; clk                ; 9.440  ; 9.440  ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.173 ; 11.173 ; Rise       ; clk                ;
; rts1             ; clk                ; 9.392  ; 9.392  ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 11.842 ; 11.842 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 11.650 ; 11.650 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 13.923 ; 13.923 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.632 ; 14.632 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 10.978 ; 10.978 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.729 ; 10.729 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 7.619  ; 7.619  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 7.173  ; 7.173  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 7.605  ; 7.605  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 9.128  ; 9.128  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 8.498  ; 8.498  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 8.570  ; 8.570  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 8.529  ; 8.529  ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.115 ; 10.115 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.298 ; 10.298 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.947  ; 9.947  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 10.261 ; 10.261 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 10.978 ; 10.978 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 10.058 ; 10.058 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.555  ; 9.555  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 10.699 ; 10.699 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 12.169 ; 12.169 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 12.169 ; 12.169 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.196  ; 9.196  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 9.550  ; 9.550  ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.178  ; 9.178  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 9.121  ; 9.121  ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.180  ; 9.180  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 9.407  ; 9.407  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.318 ; 10.318 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 10.814 ; 10.814 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 3.025 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 3.025 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.879 ; 3.879 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.631 ; 4.631 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.805 ; 4.805 ; Fall       ; T80s:cpu1|IORQ_n   ;
; driveLED         ; clk                ; 3.367 ; 3.367 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.161 ; 4.161 ; Rise       ; clk                ;
; ioOut8[*]        ; clk                ; 3.647 ; 3.647 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 3.937 ; 3.937 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.973 ; 3.973 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.929 ; 3.929 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.936 ; 3.936 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.835 ; 3.835 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.864 ; 3.864 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.647 ; 3.647 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 3.731 ; 3.731 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 3.915 ; 3.915 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 3.706 ; 3.706 ; Rise       ; clk                ;
; sdCS             ; clk                ; 3.958 ; 3.958 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.343 ; 4.343 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.066 ; 4.066 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.313 ; 4.313 ; Rise       ; clk                ;
; video            ; clk                ; 4.081 ; 4.081 ; Rise       ; clk                ;
; videoB0          ; clk                ; 3.824 ; 3.824 ; Rise       ; clk                ;
; videoB1          ; clk                ; 3.897 ; 3.897 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.027 ; 4.027 ; Rise       ; clk                ;
; videoG1          ; clk                ; 3.911 ; 3.911 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.074 ; 4.074 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.111 ; 4.111 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.547 ; 4.547 ; Rise       ; clk                ;
; rts1             ; clk                ; 4.223 ; 4.223 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 3.803 ; 3.803 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.419 ; 4.419 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 3.594 ; 3.594 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 3.771 ; 3.771 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.058 ; 3.058 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.491 ; 4.491 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.209 ; 3.209 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.058 ; 3.058 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.207 ; 3.207 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.677 ; 3.677 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 3.520 ; 3.520 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 3.585 ; 3.585 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 3.458 ; 3.458 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.240 ; 4.240 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.269 ; 4.269 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.167 ; 4.167 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.246 ; 4.246 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.468 ; 4.468 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.150 ; 4.150 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 4.057 ; 4.057 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.357 ; 4.357 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.895 ; 3.895 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 5.009 ; 5.009 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 3.927 ; 3.927 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.042 ; 4.042 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 3.929 ; 3.929 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 3.895 ; 3.895 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 3.921 ; 3.921 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.051 ; 4.051 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.272 ; 4.272 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 4.429 ; 4.429 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41144262 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 478      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 19       ; 13036    ; 56       ; 0        ;
; clk                ; cpuClock           ; 424      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4910986  ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 360      ; 380      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 65       ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41144262 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 478      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 19       ; 13036    ; 56       ; 0        ;
; clk                ; cpuClock           ; 424      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4910986  ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 360      ; 380      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 65       ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; clk              ; clk                ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; clk              ; clk                ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 560   ; 560  ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 95    ; 95   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jun 25 20:45:42 2021
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.112
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.112     -7640.128 clk 
    Info (332119):   -17.531     -4442.214 cpuClock 
    Info (332119):    -7.303      -280.293 T80s:cpu1|IORQ_n 
    Info (332119):    -6.357      -944.906 serialClkCount[15] 
Info (332146): Worst-case hold slack is -4.270
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.270      -123.298 T80s:cpu1|IORQ_n 
    Info (332119):    -2.275        -2.275 clk 
    Info (332119):     0.213         0.000 serialClkCount[15] 
    Info (332119):     0.412         0.000 cpuClock 
Info (332146): Worst-case recovery slack is -4.831
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.831      -120.036 serialClkCount[15] 
    Info (332119):    -1.666       -14.994 clk 
    Info (332119):     0.548         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -3.376
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.376       -13.042 T80s:cpu1|IORQ_n 
    Info (332119):    -0.143        -0.858 serialClkCount[15] 
    Info (332119):     2.193         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -4.606
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.606      -565.848 T80s:cpu1|IORQ_n 
    Info (332119):    -2.567     -3087.985 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.036
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.036     -1837.508 clk 
    Info (332119):    -4.765     -1137.023 cpuClock 
    Info (332119):    -1.879      -264.607 serialClkCount[15] 
    Info (332119):    -1.581       -53.056 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.310
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.310        -2.965 clk 
    Info (332119):    -1.085       -14.488 T80s:cpu1|IORQ_n 
    Info (332119):    -0.417       -30.834 serialClkCount[15] 
    Info (332119):    -0.365        -1.199 cpuClock 
Info (332146): Worst-case recovery slack is -1.478
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.478       -36.329 serialClkCount[15] 
    Info (332119):    -0.011        -0.099 clk 
    Info (332119):     0.467         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.674
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.674        -2.022 T80s:cpu1|IORQ_n 
    Info (332119):    -0.377        -7.627 serialClkCount[15] 
    Info (332119):     0.823         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2167.732 clk 
    Info (332119):    -1.691      -185.654 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4589 megabytes
    Info: Processing ended: Fri Jun 25 20:45:46 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


