---
title: 北航计组P7的总结和梳理
author: lonelywatch
date: 2022-12-4 22:59 +0800
categories: [BUAA,计组]
tags: [计组]
---

## P7（倒数第二P）

### 它要我们干什么

​		在做到这里的时候我一开始是迷茫的，课程组给的教程也较为散乱，在做完后我觉得应该是这样的：

> ​		我们要做一个蜜汁MIPS微系统，他通过系统桥连接外设，外设产生中断，程序内部产生异常（这里可能会和其他地方的表述不符合），我们需要一个协处理器CP0来接收分析这些中断和异常信号，并能够进入异常处理程序。
>
> 

***

***

###  包含的东西

​		在想明白P7需要我们做什么之后就会简单很多，除了P6的流水线以外，它包含这么些东西：

#### 系统桥（Bridge）

***

​			其实在P7本质上沟通外设就像沟通DM一样，只不过形式有所不同，个人觉得系统桥的作用就是给不确定数目的外设提供一个统一的渠道，根据地址的范围，进行数据的交流。大概就像这样

```verilog
module BRIDGE(
    input [31:0] m_addr, 		//从CPUM级输出的地址
    input [3 :0] m_byteen,		//写使能
    output[31:0] m_rdata,   	//写入CPU数据
   //input [31:0] m_wdata,		//写入外设数据
    //(wdata 和addr在外面直接连接就好，没有影响)
    
    //设备写使能
    output [x:y] dev1_en,
    output [x:y] dev2_en,
    ..........
    //
    // dev1_wdata = m_wdata
    // dev2_wdata = m_wdata;
    //.............
    //写入数据直接
    
    assign m_rdata = (.....)?xxxx:xxxx;
    //根据地址译码
    
);
    
    
endmodule
```

​		对外设输出写使能，写入数据，写入地址，从外设读数据。

根据这个地址空间来译码：

![address](/assets/img/co/p7/address.PNG)

****

****

#### 计时器

​		输出中断的来源之一，我们有两个计时器，TC0和TC1。

​		其中有三个32位寄存器，按地址排布分别为CTRL(控制寄存器)，PRESET（初值寄存器），COUNT（计数值寄存器）。

​	共有两种计时模式（这里我们并不关心，嗯对就是不关心），原理大致是CTRL控制将PRESET输入到COUNT，COUNT为0则输出中断信号，异常处理程序（我们不需要实现）会对寄存器进行修改使得中断信号变为0，我们只需要将系统桥与计时器连接即可。不能对其进行的操作会在异常表中列出（不能用lb,lh,sb,sh指令访问三个寄存器，不能sw COUNT寄存器）。

***

***

#### 中断发生器

​	中断发生器放置在tb里面，当宏观PC（我们需要将流水线”理解“为单周期）到达某个值时，产生中断信号，只需要对应修改 m_int_addr,m_int_byteen（系统桥干的事情）即可。

***

***

#### 协处理器0（CP0）

​		比较麻烦的一个东西，课程组没有给出具体的设计,每个人需要自己设计模块和放置的位置,课程组反复强调的软硬件协同。

​		CP0通过接受中断和内部异常（两者统称异常）来产生Req信号进入异常处理程序（即清空流水线，设置PC为异常处理程序入口（0X0000_4180））。我们只需要实现其中的三个寄存器，SR,CAUSE,EPC。

- SR（状态寄存器，负责控制）

  其中我们要用到的位置为：

  > ----
  >
  > SR[15 : 10]  (IM) 对应6个外部中断，只能通过mtc0修改，为1表示允许中断。
  >
  > ---
  >
  > SR[1] (EXL) 任何异常发生时置为1，禁止中断（P7不会有异常嵌套）
  >
  > ----
  >
  > SR[0] (IE) 全局中断使能信号，1表示允许中断
  >
  > 

- CAUSE (记录发生的情况和原因):

  > ---
  >
  > CAUSE[31] (BD) : 为1则表示EPC指向当前指令的前一条指令(**针对延迟槽**)
  >
  > ---
  >
  > CAUSE[15:10] (IP):6位分别表示是否有中断, 每周期由外部中断和两个计时器的中断信号修改
  >
  > ---
  >
  > CAUSE[6:2] (EXCODE) : 异常码,记录异常的原因,只有当异常发生时才写入

- EPC

  > 根据是否为延迟槽指令来存入PC,如果是则PC -4 ,否则PC.

##### 模块接口

​	大致像这样子:

![cp0module](\assets\img\co\p7\cp0.PNG)

```verilog
module CP0(
	input clk,					//时钟
	input reset,				//同步复位信号
	input en,					//写使能，仅针对 mtc0
    input[4:0] cp0addr,			//地址
    input[31:0] cp0in,			//输入数据
    output[31:0] cp0out,		//输出数据
    input[31:0] vpc,			//受害PC
	input bdin,					//延迟槽指令标志位
    input[4:0] exccodein,		//异常码，异常时写入
    input[5:0] hwint,			//中断标志信号，每周期写入
	input exlclr,				//exl位清0
    output[31:0] epcout,		//epc输出
	output req					//异常信号
    );
	wire exl;
	wire ie;
	wire[15:10] im;
	wire intreq;
	 
	reg[31:0] sr;
	reg[31:0] cause;
	reg[31:0] epc;
	
    //需要的位置
	assign exl = (cp0addr == 12 && en)?cp0in[1]:sr[1];
	assign im = (cp0addr == 12 && en)?cp0in[15:10]:sr[15:10];
	assign ie = (cp0addr == 12 && en)?cp0in[0]:sr[0];
    //
    
    //输出
	assign cp0out = (cp0addr == 12)?sr:
						 (cp0addr == 13)?cause:
						 (cp0addr == 14)?epcout:32'b0;
	assign epcout = (cp0addr == 14 && en)?cp0in:epc;
    //
    
    
    //异常信号判断条件
	assign intreq = ((|(hwint[5:0] & im[15:10]) & ie) & !exl);
	assign req = intreq |
					 (exccodein > 0 && !exl);
	//这里我是靠wire型进行判断，不知道reg型行不行
    initial begin
		sr <= 32'h0;
		cause <= 32'h0;
		epc <= 32'h0;
	end
	
	always@(posedge clk) begin
		if(reset) begin
			sr <= 32'h0;
			cause <= 32'h0;
			epc <= 32'h0;
		end
		else begin
			cause[15:10] <= hwint;
			if(en) begin
				case(cp0addr)
					12: sr <= cp0in;
					14: epc <= cp0in;
				endcase
			end
			if(req) begin
				//如果有异常（内部异常和中断）发生，进行操作
			end
			if(exlclr) begin
				sr[1] <= 0;
			end
		end
	
	end
	
endmodule
```



#### 异常流水

​	异常信号通过流水流入CP0.

​	评测会对Cause中的Exccode进行检查.

​	对于**同一指令的不同异常,优先选择靠近F级**的异常.

​	对于**不同指令的异常,优先选择靠近M级**的异常.(我的CP0和宏观PC都放在M级).

##### 需要处理的异常

​	![exc](\assets\img\co\p7\exc.PNG)

可以将不同阶段可能出现的流水罗列出来：

![diffexc](\assets\img\co\p7\diffexc.PNG)

也就是说，如果上阶段产生异常流水至这一阶段，优先选择该异常，否则选择这一阶段产生地异常。

对于不同指令，流水线本身有先后顺序，所以不需要处理。

#### 添加指令

> mtc0,mfc0,syscall,eret

![instr](\assets\img\co\p7\instrm.PNG)

添加指令记得注意暂停和转发,并且eret不支持延迟槽,需要额外的处理.

需要注意的地方是mtc0和eret，根据情况需要暂停1到2个周期，判断条件为：

```verilog
assign stall_eret = iseretd & (( ismtc0e == 1) & (dste == 5'd14) | ((ismtc0m == 1) & (dstm == 5'd14)));
//iseretd 表示d阶段为eret ismtc0e,ismtc0m同理
//dste 表示e地写入地址为14（CP0） dstm同理
```

由于eret不支持延迟槽，这里有多种处理方法：我选择eret时直接将epcout输入到模块PC的pc输出值中，同时npc输出epcout + 4,这样避免了空泡，大概像这样：

```verilog
//pc模块
module PC(
		input clk,
		input clr,
		input en,
		input[31:0] npc,
		output[31:0] pc,
		input[31:0] epcout,
		input iseretd
);
	reg[31:0] pcreg;
	initial begin
		pcreg <= 32'h0000_3000;
	end
	always @(posedge clk) begin
		if(clr) begin
			pcreg <= 32'h0000_3000;
		end
		else if(en)begin
			pcreg <= npc;
		end
	end
	assign pc = (iseretd == 1)?epcout:pcreg;
endmodule

```



```verilog
//npc模块
module NPC(
		input req,
		input[31:0] pc,
		input[2:0] npcop,
		input[15:0] imm16,
		input[25:0] imm26,
		input[31:0] imm32,
		input isequal,
		input[31:0] epcout,
		output[31:0] npc
    );
	assign npc = 	 (req ==          1)?32'h0000_4180 :
					 (npcop == `NPC_PC4)? pc + 4 :
					 (npcop == `NPC_BEQ)?(isequal == 1 ? pc + {{14{imm16[15]}},imm16,2'b0}:pc + 4):
					 (npcop == `NPC_BNE)?(isequal == 0 ? pc + {{14{imm16[15]}},imm16,2'b0}:pc + 4):
					 (npcop == `NPC_JAL)?{pc[31:28],imm26,2'b0}:
					 (npcop == `NPC_ERET)?epcout + 4:
					 (npcop == `NPC_JR)?imm32:pc + 4;
					 

endmodule
```

#### 注意pc和bdin的流水

分支跳转指令后运行延迟槽如果需要暂停会产生一个空泡指令，如果bdin没处理好，就会使得延迟槽指令并没有被识别为延迟槽指令（也就是说输入到cp0的bdin不对），所以流水时在REGD，stall不允许修改bdin,在REGE,stall清空时应该保留pc和bdin。

类似这样：

```verilog
//REGD 模块
module REGD(
	 input clk,
	 input clr,
	 input en,
	 input req,
    	//........
    input bdind,
	 output bdine
	 );
    reg[x:y] xxxx;
    //.........
	initial begin
		//.....
    end
	always@(posedge clk) begin
		if(clr | req) begin	
			//......
            pcreg <= (req == 1)?32'h0000_4180:32'b0;
			bdinreg <= 0;
		end
        else if(en) begin 				// !stall
			//写入
            //....
        end
	end
	assign bdine = bdinreg;
	//.........
endmodule
```

```verilog
//REGE 模块
module REGE(
	input clk,
	input clr,
	input stall,
	input req,
	//......
	input bdine,
	output bdinm
);
    reg[x:y] xxx;
    //.............
	initial begin
		//................
    end
	always @(posedge clk) begin
		if(clr | stall | req) begin
			//........
            pcreg <= (stall == 1)?pcd:((req == 1)?32'h0000_4180:0);
			bdinreg <= (stall == 1)?bdine:0;
		end
		else begin
			//.......
            instrreg <= (exccodedfinal == `RI)?32'b0:instrd;
			pcreg <= pcd;
			bdinreg <= bdine;
		end
	end
	assign xxx = xxx;
    //............
endmodule
```



#### 封装成单周期

> 宏观PC : 在此PC之后的指令都执行完成,之前的(包括自己)都相当于没有完成.

这里我选择M级PC作为宏观PC,tb文件里的中断发生器会以这个作为发生中断的条件，异常程序里只会用 

```
sb $xx (0x7f20)
```

来进行响应中断（不需要我们关心）。

封装成单周期个人觉得应该是因为用户并不需要了解流水线的细节，只需要是哪条指令出现了异常即可，类似于一个黑盒子。

### 关于测试

异常入口是0x0000_4180,在tb（课程组发放的）里初始化im的地方添加一条readmemh就好了，像这样：

```verilog
	initial begin
        $readmemh("code.txt", inst,0);		//运行程序
        $readmemh("handle.txt",inst,1120); 	//异常处理程序
		for (i = 0; i < 5120; i = i + 1) data[i] <= 0;
	end
```

我个人认为从根源避免错误很重要，了解自己可能会出错的地方再去修改，测量冲突指令，异常流水就好了，像

```verilog
//1
mtc0
eret


//2
jal label
sw $xx,0xffffffff($ra)
label:
xxxx

//3
//异常流水
//CP0 cause是否正确
```

---

---

### 总结

​	走到后面还是有点小小的开心的，在理解之后P7也变得清楚透彻了些，整个P7看起来就像这样子：

![mips](\assets\img\co\p7\mips.PNG)

​	图中的MIPS微系统是我们所要实现的，分为这么几步：

- 搭建外设和系统桥

- 实现CP0

- 实现mtc0等指令

- 实现异常流水，能够接受中断信号，并具有处理异常的能力

附上自己的代码：

  [anHappyDog/- (github.com)](https://github.com/anHappyDog/-)



