Group,Bump/Pin Name,Customer Name,Ball ID,Bump center_x,Bump center_y,Ball center_x,Ball center_y,IO_tile_pin,IO_tile_pin_x,IO_tile_pin_y,IO_tile_pin_z,EFPGA_PIN,Fullchip_NAME,Mode_BP_DIR_A_TX,Mode_BP_SDR_A_TX,Mode_BP_DDR_A_TX,Mode_RATE_3_A_TX,Mode_RATE_4_A_TX,Mode_RATE_5_A_TX,Mode_RATE_6_A_TX,Mode_RATE_7_A_TX,Mode_RATE_8_A_TX,Mode_RATE_9_A_TX,Mode_RATE_10_A_TX,Mode_BP_DIR_B_TX,Mode_BP_SDR_B_TX,Mode_BP_DDR_B_TX,Mode_RATE_3_B_TX,Mode_RATE_4_B_TX,Mode_RATE_5_B_TX,Mode_BP_DIR_A_RX,Mode_BP_SDR_A_RX,Mode_BP_DDR_A_RX,Mode_RATE_3_A_RX,Mode_RATE_4_A_RX,Mode_RATE_5_A_RX,Mode_RATE_6_A_RX,Mode_RATE_7_A_RX,Mode_RATE_8_A_RX,Mode_RATE_9_A_RX,Mode_RATE_10_A_RX,Mode_BP_DIR_B_RX,Mode_BP_SDR_B_RX,Mode_BP_DDR_B_RX,Mode_RATE_3_B_RX,Mode_RATE_4_B_RX,Mode_RATE_5_B_RX,MODE_MIPI,MODE_GPIO,MODE_UART0,MODE_UART1,MODE_I2C,MODE_SPI0,MODE_PWM,MODE_DDR,MODE_USB,MODE_ETH,Ref clock,BANK,ALT Function,Debug Mode,Scan Mode,Mbist Mode,Type,Direction,Voltage,Power Pad,Discription,Voltage2,Remark,Identifier,Customer Internal Name,Main Function,IS_FPGA_GPIO
System,RST_N,BOOT_RST_N,A2,5760,6193,18000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Chip Reset,1.8V-3.3V,,RST_N,BOOT_RST_N,Chip Reset,N
System,XIN,BOOT_CLK,B1,5890,6193,19000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Crystal Clock,1.8V-3.3V,,CLK,BOOT_CLK,Crystal Clock,N
System,TESTMODE,GND,C1,6020,6193,20000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Testmode pin,1.8V-3.3V,,GND,GND,Testmode pin,N
System,Bootm0,BOOT_M_0,B3,6150,6193,21000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,1.8V-3.3V,,M,BOOT_M_0,Boot mode pin,N
System,Bootm1,BOOT_M_1,B4,6280,6193,22000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,1.8V-3.3V,,M,BOOT_M_1,Boot mode pin,N
System,Bootm2,BOOT_M_2,C2,5825,6080.4,23000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,Boot mode pin,,,M,BOOT_M_2,Boot mode pin,N
System,CLKSEL_0,BOOT_CLKSEL_0,B2,5955,6080.4,24000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,CLKSEL pin,,,CLKSEL,BOOT_CLKSEL_0,Clock select pin,N
System,CLKSEL_1,BOOT_CLKSEL_1,A3,6085,6080.4,25000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,CLKSEL pin,1.8V-3.3V,,CLKSEL,BOOT_CLKSEL_1,Clock select pin,N
JTAG,JTAG_TDI,BOOT_JTAG_TDI,B6,6215,6080.4,26000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Data Input,1.8V-3.3V,,JTAG_TDI,BOOT_JTAG_TDI,JTAG Data Input,N
JTAG,JTAG_TDO,BOOT_JTAG_TDO,A6,6345,6080.4,27000,20000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,JTAG Data Output,1.8V-3.3V,,JTAG_TDO,BOOT_JTAG_TDO,JTAG Data Output,N
JTAG,JTAG_TMS,BOOT_JTAG_TMS,B5,5760,5967.8,18000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG TMS Bit,1.8V-3.3V,,JTAG_TMS,BOOT_JTAG_TMS,JTAG TMS Bit,N
JTAG,JTAG_TCK,BOOT_JTAG_TCK,B7,5890,5967.8,19000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Clock,1.8V-3.3V,,JTAG_TCK,BOOT_JTAG_TCK,JTAG Clock,N
JTAG,JTAG_TRSTN,BOOT_JTAG_TRSTN,A5,6020,5967.8,20000,21000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,JTAG Reset,1.8V-3.3V,,JTAG_TRSTN,BOOT_JTAG_TRSTN,JTAG Reset,N
GPIO,GPIO_A_0,SOC_GPIO0_0,D5,6150,5967.8,21000,21000,FPGA_48_66_32,48,66,32,F2A_3416,fpga_pad_i[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_O,SoC GPIO[0],Y
GPIO,GPIO_A_1,SOC_GPIO1_1,C3,6280,5967.8,22000,21000,FPGA_48_66_33,48,66,33,F2A_3417,fpga_pad_i[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_O,SoC GPIO[1],Y
GPIO,GPIO_A_2,SOC_GPIO2_2,D6,5825,5855.2,23000,21000,FPGA_48_66_34,48,66,34,F2A_3418,fpga_pad_i[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_O,SoC GPIO[2],Y
GPIO,GPIO_A_3,SOC_GPIO3_3,C5,5955,5855.2,24000,21000,FPGA_48_66_35,48,66,35,F2A_3419,fpga_pad_i[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_O,SoC GPIO[3],Y
GPIO,GPIO_A_4,SOC_GPIO4_4,C4,6085,5855.2,25000,21000,FPGA_48_66_36,48,66,36,F2A_3420,fpga_pad_i[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_O,SoC GPIO[4],Y
GPIO,GPIO_A_5,SOC_GPIO5_5,C7,6215,5855.2,26000,21000,FPGA_48_66_37,48,66,37,F2A_3421,fpga_pad_i[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_O,SoC GPIO[5],Y
GPIO,GPIO_A_6,SOC_GPIO6_CONFIG_DONE_6,D8,6345,5855.2,27000,21000,FPGA_48_66_38,48,66,38,F2A_3422,fpga_pad_i[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_O,SoC GPIO[6],Y
GPIO,GPIO_A_7,SOC_GPIO7_CONFIG_ERROR_7,C6,5760,5742.6,18000,22000,FPGA_48_66_39,48,66,39,F2A_3423,fpga_pad_i[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_O,SoC GPIO[7],Y
GPIO,GPIO_B_0,SOC_UART0_TX_8,F4,6345,5630,27000,22000,FPGA_48_66_40,48,66,40,F2A_3424,fpga_pad_i[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_TX,SOC_GPIO8_O,UART0_TX,Y
GPIO,GPIO_B_1,SOC_UART0_RX_9,F5,5760,5517.4,18000,23000,FPGA_48_66_41,48,66,41,F2A_3425,fpga_pad_i[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_RX,SOC_GPIO9_O,UART0_RX,Y
GPIO,GPIO_B_2,SOC_GPIO8_UART1_TX_10,E7,5890,5517.4,19000,23000,FPGA_48_66_42,48,66,42,F2A_3426,fpga_pad_i[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_TX,Debug_0(AFReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO8_UART1_TX,SOC_GPIO10_O,SoC GPIO[8],Y
GPIO,GPIO_B_3,SOC_GPIO9_UART1_RX_11,E6,6020,5517.4,20000,23000,FPGA_48_66_43,48,66,43,F2A_3427,fpga_pad_i[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_RX,Debug_1(AFValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO9_UART1_RX,SOC_GPIO11_O,SoC GPIO[9],Y
GPIO,GPIO_B_4,SOC_SPI_CS_12,E5,6150,5517.4,21000,23000,FPGA_48_66_44,48,66,44,F2A_3428,fpga_pad_i[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_2(ATBytes),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_CS,SOC_GPIO12_O,SPI_CS,Y
GPIO,GPIO_B_5,SOC_GPIO10_13,E4,6280,5517.4,22000,23000,FPGA_48_66_45,48,66,45,F2A_3429,fpga_pad_i[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_3(ATData[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO10,SOC_GPIO13_O,SoC GPIO[10],Y
GPIO,GPIO_B_6,SOC_SPI_MOSI_14,E3,5825,5404.8,23000,23000,FPGA_48_66_46,48,66,46,F2A_3430,fpga_pad_i[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_4(ATData[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MOSI,SOC_GPIO14_O,SPI_MOSI (DQ0),Y
GPIO,GPIO_B_7,SOC_SPI_MISO_15,F3,5955,5404.8,24000,23000,FPGA_48_66_47,48,66,47,F2A_3431,fpga_pad_i[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_5(ATData[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MISO,SOC_GPIO15_O,SPI_MISO (DQ1),Y
GPIO,GPIO_B_8,SOC_SPI_DQ2_16,D3,6085,5404.8,25000,23000,FPGA_46_66_24,46,66,24,F2A_3264,fpga_pad_i[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_6(ATData[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_O,SPI_DQ2,Y
GPIO,GPIO_B_9,SOC_SPI_DQ3_17,E2,6215,5404.8,26000,23000,FPGA_46_66_25,46,66,25,F2A_3265,fpga_pad_i[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_7(ATData[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_O,SPI_DQ3,Y
GPIO,GPIO_B_10,SOC_GPIO11_18,F6,6345,5404.8,27000,23000,FPGA_46_66_26,46,66,26,F2A_3266,fpga_pad_i[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_8(ATData[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_O,SoC GPIO[11],Y
GPIO,GPIO_B_11,SOC_I2C_SDA_19,F7,5760,5292.2,18000,24000,FPGA_46_66_27,46,66,27,F2A_3267,fpga_pad_i[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,Debug_9(ATData[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_O,I2C_SDA,Y
GPIO,GPIO_B_12,SOC_GPIO12_20,F8,5890,5292.2,19000,24000,FPGA_46_66_28,46,66,28,F2A_3268,fpga_pad_i[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_10(ATData[7]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_O,SoC GPIO[12] (SW0),Y
GPIO,GPIO_B_13,SOC_GPIO13_21,D2,6020,5292.2,20000,24000,FPGA_46_66_29,46,66,29,F2A_3269,fpga_pad_i[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_11(ATData[8]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_O,SoC GPIO[13] (SW1),Y
GPIO,GPIO_B_14,SOC_GPIO14_22,G8,6150,5292.2,21000,24000,FPGA_46_66_30,46,66,30,F2A_3270,fpga_pad_i[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_12(ATData[9]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_O,SoC GPIO[14] (SW2),Y
GPIO,GPIO_B_15,SOC_GPIO15_23,E8,6280,5292.2,22000,24000,FPGA_46_66_31,46,66,31,F2A_3271,fpga_pad_i[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_13(ATData[10]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_O,SoC GPIO[15] (SW3),Y
GPIO,GPIO_C_0,SOC_GPIO16_PWM0_24,H8,5825,5179.6,23000,24000,FPGA_46_66_32,46,66,32,F2A_3272,fpga_pad_i[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,Debug_14(ATData[11]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO16_PWM0,SOC_GPIO24_O,SoC GPIO[16],Y
GPIO,GPIO_C_1,SOC_GPIO17_PWM1_25,E1,5955,5179.6,24000,24000,FPGA_46_66_33,46,66,33,F2A_3273,fpga_pad_i[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_1,Debug_15(ATData[12]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO17_PWM1,SOC_GPIO25_O,SoC GPIO[17],Y
GPIO,GPIO_C_2,SOC_GPIO18_PWM2_26,H3,6085,5179.6,25000,24000,FPGA_46_66_34,46,66,34,F2A_3274,fpga_pad_i[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_2,Debug_16(ATData[13]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO18_PWM2,SOC_GPIO26_O,SoC GPIO[18],Y
GPIO,GPIO_C_3,SOC_GPIO19_PWM3_27,H4,6215,5179.6,26000,24000,FPGA_46_66_35,46,66,35,F2A_3275,fpga_pad_i[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_3,Debug_17(ATData[14]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO19_PWM3,SOC_GPIO27_O,SoC GPIO[19],Y
GPIO,GPIO_C_4,SOC_GPIO20_UART0_CTS_28,G3,6345,5179.6,27000,24000,FPGA_46_66_36,46,66,36,F2A_3276,fpga_pad_i[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_CTS,Debug_18(ATData[15]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO20_UART0_CTS,SOC_GPIO28_O,SoC GPIO[20],Y
GPIO,GPIO_C_5,SOC_GPIO21_UART0_RTS_29,H7,5760,5067,18000,25000,FPGA_46_66_37,46,66,37,F2A_3277,fpga_pad_i[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_RTS,Debug_19(ATId[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO21_UART0_RTS,SOC_GPIO29_O,SoC GPIO[21],Y
GPIO,GPIO_C_6,SOC_GPIO22_UART1_CTS_30,G2,5890,5067,19000,25000,FPGA_46_66_38,46,66,38,F2A_3278,fpga_pad_i[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_CTS,Debug_20(ATId[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO22_UART1_CTS,SOC_GPIO30_O,SoC GPIO[22],Y
GPIO,GPIO_C_7,SOC_GPIO23_UART1_RTS_31,H6,6020,5067,20000,25000,FPGA_46_66_39,46,66,39,F2A_3279,fpga_pad_i[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_RTS,Debug_21(ATId[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO23_UART1_RTS,SOC_GPIO31_O,SoC GPIO[23],Y
GPIO,GPIO_C_8,SOC_GPIO24_32,H1,6150,5067,21000,25000,FPGA_46_66_40,46,66,40,F2A_3280,fpga_pad_i[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_22(ATId[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO24,SOC_GPIO32_O,SoC GPIO[24],Y
GPIO,GPIO_C_9,SOC_GPIO25_33,H5,6280,5067,22000,25000,FPGA_46_66_41,46,66,41,F2A_3281,fpga_pad_i[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_23(ATId[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO25,SOC_GPIO33_O,SoC GPIO[25] ,Y
GPIO,GPIO_C_10,SOC_GPIO26_34,G6,5825,4954.4,23000,25000,FPGA_46_66_42,46,66,42,F2A_3282,fpga_pad_i[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_24(ATId[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO26,SOC_GPIO34_O,SoC GPIO[26],Y
GPIO,GPIO_C_11,SOC_GPIO27_35,J8,5955,4954.4,24000,25000,FPGA_46_66_43,46,66,43,F2A_3283,fpga_pad_i[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_25(ATId[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO27,SOC_GPIO35_O,SoC GPIO[27],Y
GPIO,GPIO_C_12,SOC_GPIO28_36,F2,6085,4954.4,25000,25000,FPGA_46_66_44,46,66,44,F2A_3284,fpga_pad_i[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_26(ATReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO28,SOC_GPIO36_O,SoC GPIO[28],Y
GPIO,GPIO_C_13,SOC_GPIO29_37,G5,6215,4954.4,26000,25000,FPGA_46_66_45,46,66,45,F2A_3285,fpga_pad_i[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_27(ATValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO29,SOC_GPIO37_O,SoC GPIO[29],Y
GPIO,GPIO_C_14,SOC_GPIO30_38,F1,6345,4954.4,27000,25000,FPGA_46_66_46,46,66,46,F2A_3286,fpga_pad_i[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO30,SOC_GPIO38_O,SoC GPIO[30],Y
GPIO,GPIO_C_15,SOC_GPIO31_39,H2,5760,4841.8,18000,26000,FPGA_46_66_47,46,66,47,F2A_3287,fpga_pad_i[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO31,SOC_GPIO39_O,SoC GPIO[31],Y
GPIO,GPIO_A_0,SOC_GPIO0_0,D5,6150,5967.8,21000,21000,FPGA_53_66_8,53,66,8,A2F_3752,fpga_pad_c[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_I,SoC GPIO[0],Y
GPIO,GPIO_A_1,SOC_GPIO1_1,C3,6280,5967.8,22000,21000,FPGA_53_66_9,53,66,9,A2F_3753,fpga_pad_c[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_I,SoC GPIO[1],Y
GPIO,GPIO_A_2,SOC_GPIO2_2,D6,5825,5855.2,23000,21000,FPGA_53_66_10,53,66,10,A2F_3754,fpga_pad_c[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_I,SoC GPIO[2],Y
GPIO,GPIO_A_3,SOC_GPIO3_3,C5,5955,5855.2,24000,21000,FPGA_53_66_11,53,66,11,A2F_3755,fpga_pad_c[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_I,SoC GPIO[3],Y
GPIO,GPIO_A_4,SOC_GPIO4_4,C4,6085,5855.2,25000,21000,FPGA_52_66_0,52,66,0,A2F_3672,fpga_pad_c[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_I,SoC GPIO[4],Y
GPIO,GPIO_A_5,SOC_GPIO5_5,C7,6215,5855.2,26000,21000,FPGA_52_66_1,52,66,1,A2F_3673,fpga_pad_c[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_I,SoC GPIO[5],Y
GPIO,GPIO_A_6,SOC_GPIO6_CONFIG_DONE_6,D8,6345,5855.2,27000,21000,FPGA_52_66_2,52,66,2,A2F_3674,fpga_pad_c[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_I,SoC GPIO[6],Y
GPIO,GPIO_A_7,SOC_GPIO7_CONFIG_ERROR_7,C6,5760,5742.6,18000,22000,FPGA_52_66_3,52,66,3,A2F_3675,fpga_pad_c[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_I,SoC GPIO[7],Y
GPIO,GPIO_B_0,SOC_UART0_TX_8,F4,6345,5630,27000,22000,FPGA_52_66_4,52,66,4,A2F_3676,fpga_pad_c[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_TX,SOC_GPIO8_I,UART0_TX,Y
GPIO,GPIO_B_1,SOC_UART0_RX_9,F5,5760,5517.4,18000,23000,FPGA_52_66_5,52,66,5,A2F_3677,fpga_pad_c[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_RX,SOC_GPIO9_I,UART0_RX,Y
GPIO,GPIO_B_2,SOC_GPIO8_UART1_TX_10,E7,5890,5517.4,19000,23000,FPGA_52_66_6,52,66,6,A2F_3678,fpga_pad_c[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_TX,Debug_0(AFReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO8_UART1_TX,SOC_GPIO10_I,SoC GPIO[8],Y
GPIO,GPIO_B_3,SOC_GPIO9_UART1_RX_11,E6,6020,5517.4,20000,23000,FPGA_52_66_7,52,66,7,A2F_3679,fpga_pad_c[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_RX,Debug_1(AFValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO9_UART1_RX,SOC_GPIO11_I,SoC GPIO[9],Y
GPIO,GPIO_B_4,SOC_SPI_CS_12,E5,6150,5517.4,21000,23000,FPGA_52_66_8,52,66,8,A2F_3680,fpga_pad_c[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_2(ATBytes),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_CS,SOC_GPIO12_I,SPI_CS,Y
GPIO,GPIO_B_5,SOC_GPIO10_13,E4,6280,5517.4,22000,23000,FPGA_52_66_9,52,66,9,A2F_3681,fpga_pad_c[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_3(ATData[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO10,SOC_GPIO13_I,SoC GPIO[10],Y
GPIO,GPIO_B_6,SOC_SPI_MOSI_14,E3,5825,5404.8,23000,23000,FPGA_52_66_10,52,66,10,A2F_3682,fpga_pad_c[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_4(ATData[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MOSI,SOC_GPIO14_I,SPI_MOSI (DQ0),Y
GPIO,GPIO_B_7,SOC_SPI_MISO_15,F3,5955,5404.8,24000,23000,FPGA_52_66_11,52,66,11,A2F_3683,fpga_pad_c[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_5(ATData[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MISO,SOC_GPIO15_I,SPI_MISO (DQ1),Y
GPIO,GPIO_B_8,SOC_SPI_DQ2_16,D3,6085,5404.8,25000,23000,FPGA_50_66_0,50,66,0,A2F_3528,fpga_pad_c[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_6(ATData[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_I,SPI_DQ2,Y
GPIO,GPIO_B_9,SOC_SPI_DQ3_17,E2,6215,5404.8,26000,23000,FPGA_50_66_1,50,66,1,A2F_3529,fpga_pad_c[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_7(ATData[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_I,SPI_DQ3,Y
GPIO,GPIO_B_10,SOC_GPIO11_18,F6,6345,5404.8,27000,23000,FPGA_50_66_2,50,66,2,A2F_3530,fpga_pad_c[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_8(ATData[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_I,SoC GPIO[11],Y
GPIO,GPIO_B_11,SOC_I2C_SDA_19,F7,5760,5292.2,18000,24000,FPGA_50_66_3,50,66,3,A2F_3531,fpga_pad_c[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,Debug_9(ATData[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_I,I2C_SDA,Y
GPIO,GPIO_B_12,SOC_GPIO12_20,F8,5890,5292.2,19000,24000,FPGA_50_66_4,50,66,4,A2F_3532,fpga_pad_c[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_10(ATData[7]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_I,SoC GPIO[12] (SW0),Y
GPIO,GPIO_B_13,SOC_GPIO13_21,D2,6020,5292.2,20000,24000,FPGA_50_66_5,50,66,5,A2F_3533,fpga_pad_c[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_11(ATData[8]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_I,SoC GPIO[13] (SW1),Y
GPIO,GPIO_B_14,SOC_GPIO14_22,G8,6150,5292.2,21000,24000,FPGA_50_66_6,50,66,6,A2F_3534,fpga_pad_c[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_12(ATData[9]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_I,SoC GPIO[14] (SW2),Y
GPIO,GPIO_B_15,SOC_GPIO15_23,E8,6280,5292.2,22000,24000,FPGA_50_66_7,50,66,7,A2F_3535,fpga_pad_c[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_13(ATData[10]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_I,SoC GPIO[15] (SW3),Y
GPIO,GPIO_C_0,SOC_GPIO16_PWM0_24,H8,5825,5179.6,23000,24000,FPGA_50_66_8,50,66,8,A2F_3536,fpga_pad_c[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,Debug_14(ATData[11]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO16_PWM0,SOC_GPIO24_I,SoC GPIO[16],Y
GPIO,GPIO_C_1,SOC_GPIO17_PWM1_25,E1,5955,5179.6,24000,24000,FPGA_50_66_9,50,66,9,A2F_3537,fpga_pad_c[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_1,Debug_15(ATData[12]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO17_PWM1,SOC_GPIO25_I,SoC GPIO[17],Y
GPIO,GPIO_C_2,SOC_GPIO18_PWM2_26,H3,6085,5179.6,25000,24000,FPGA_50_66_10,50,66,10,A2F_3538,fpga_pad_c[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_2,Debug_16(ATData[13]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO18_PWM2,SOC_GPIO26_I,SoC GPIO[18],Y
GPIO,GPIO_C_3,SOC_GPIO19_PWM3_27,H4,6215,5179.6,26000,24000,FPGA_50_66_11,50,66,11,A2F_3539,fpga_pad_c[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_3,Debug_17(ATData[14]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO19_PWM3,SOC_GPIO27_I,SoC GPIO[19],Y
GPIO,GPIO_C_4,SOC_GPIO20_UART0_CTS_28,G3,6345,5179.6,27000,24000,FPGA_49_66_0,49,66,0,A2F_3456,fpga_pad_c[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_CTS,Debug_18(ATData[15]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO20_UART0_CTS,SOC_GPIO28_I,SoC GPIO[20],Y
GPIO,GPIO_C_5,SOC_GPIO21_UART0_RTS_29,H7,5760,5067,18000,25000,FPGA_49_66_1,49,66,1,A2F_3457,fpga_pad_c[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_RTS,Debug_19(ATId[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO21_UART0_RTS,SOC_GPIO29_I,SoC GPIO[21],Y
GPIO,GPIO_C_6,SOC_GPIO22_UART1_CTS_30,G2,5890,5067,19000,25000,FPGA_49_66_2,49,66,2,A2F_3458,fpga_pad_c[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_CTS,Debug_20(ATId[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO22_UART1_CTS,SOC_GPIO30_I,SoC GPIO[22],Y
GPIO,GPIO_C_7,SOC_GPIO23_UART1_RTS_31,H6,6020,5067,20000,25000,FPGA_49_66_3,49,66,3,A2F_3459,fpga_pad_c[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_RTS,Debug_21(ATId[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO23_UART1_RTS,SOC_GPIO31_I,SoC GPIO[23],Y
GPIO,GPIO_C_8,SOC_GPIO24_32,H1,6150,5067,21000,25000,FPGA_49_66_4,49,66,4,A2F_3460,fpga_pad_c[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_22(ATId[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO24,SOC_GPIO32_I,SoC GPIO[24],Y
GPIO,GPIO_C_9,SOC_GPIO25_33,H5,6280,5067,22000,25000,FPGA_49_66_5,49,66,5,A2F_3461,fpga_pad_c[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_23(ATId[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO25,SOC_GPIO33_I,SoC GPIO[25] ,Y
GPIO,GPIO_C_10,SOC_GPIO26_34,G6,5825,4954.4,23000,25000,FPGA_49_66_6,49,66,6,A2F_3462,fpga_pad_c[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_24(ATId[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO26,SOC_GPIO34_I,SoC GPIO[26],Y
GPIO,GPIO_C_11,SOC_GPIO27_35,J8,5955,4954.4,24000,25000,FPGA_49_66_7,49,66,7,A2F_3463,fpga_pad_c[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_25(ATId[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO27,SOC_GPIO35_I,SoC GPIO[27],Y
GPIO,GPIO_C_12,SOC_GPIO28_36,F2,6085,4954.4,25000,25000,FPGA_49_66_8,49,66,8,A2F_3464,fpga_pad_c[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_26(ATReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO28,SOC_GPIO36_I,SoC GPIO[28],Y
GPIO,GPIO_C_13,SOC_GPIO29_37,G5,6215,4954.4,26000,25000,FPGA_49_66_9,49,66,9,A2F_3465,fpga_pad_c[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_27(ATValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO29,SOC_GPIO37_I,SoC GPIO[29],Y
GPIO,GPIO_C_14,SOC_GPIO30_38,F1,6345,4954.4,27000,25000,FPGA_49_66_10,49,66,10,A2F_3466,fpga_pad_c[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO30,SOC_GPIO38_I,SoC GPIO[30],Y
GPIO,GPIO_C_15,SOC_GPIO31_39,H2,5760,4841.8,18000,26000,FPGA_49_66_11,49,66,11,A2F_3467,fpga_pad_c[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO31,SOC_GPIO39_I,SoC GPIO[31],Y
GPIO,GPIO_A_0,SOC_GPIO0_0,D5,6150,5967.8,21000,21000,FPGA_50_66_32,50,66,32,F2A_3560,fpga_pad_oen[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO0,SOC_GPIO0_OE,SoC GPIO[0],Y
GPIO,GPIO_A_1,SOC_GPIO1_1,C3,6280,5967.8,22000,21000,FPGA_50_66_33,50,66,33,F2A_3561,fpga_pad_oen[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO1,SOC_GPIO1_OE,SoC GPIO[1],Y
GPIO,GPIO_A_2,SOC_GPIO2_2,D6,5825,5855.2,23000,21000,FPGA_50_66_34,50,66,34,F2A_3562,fpga_pad_oen[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_cmd_o,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO2,SOC_GPIO2_OE,SoC GPIO[2],Y
GPIO,GPIO_A_3,SOC_GPIO3_3,C5,5955,5855.2,24000,21000,FPGA_50_66_35,50,66,35,F2A_3563,fpga_pad_oen[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_clk_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO3,SOC_GPIO3_OE,SoC GPIO[3],Y
GPIO,GPIO_A_4,SOC_GPIO4_4,C4,6085,5855.2,25000,21000,FPGA_50_66_36,50,66,36,F2A_3564,fpga_pad_oen[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_data_i,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO4,SOC_GPIO4_OE,SoC GPIO[4],Y
GPIO,GPIO_A_5,SOC_GPIO5_5,C7,6215,5855.2,26000,21000,FPGA_50_66_37,50,66,37,F2A_3565,fpga_pad_oen[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,dbg_fcb_icb_rst_n,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO5,SOC_GPIO5_OE,SoC GPIO[5],Y
GPIO,GPIO_A_6,SOC_GPIO6_CONFIG_DONE_6,D8,6345,5855.2,27000,21000,FPGA_50_66_38,50,66,38,F2A_3566,fpga_pad_oen[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_DONE,CONFIG_DONE,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO6_CONFIG_DONE,SOC_GPIO6_OE,SoC GPIO[6],Y
GPIO,GPIO_A_7,SOC_GPIO7_CONFIG_ERROR_7,C6,5760,5742.6,18000,22000,FPGA_50_66_39,50,66,39,F2A_3567,fpga_pad_oen[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,CONFIG_ERROR,CONFIG_ERROR,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO7_CONFIG_ERROR,SOC_GPIO7_OE,SoC GPIO[7],Y
GPIO,GPIO_B_0,SOC_UART0_TX_8,F4,6345,5630,27000,22000,FPGA_50_66_40,50,66,40,F2A_3568,fpga_pad_oen[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_TX,SOC_GPIO8_OE,UART0_TX,Y
GPIO,GPIO_B_1,SOC_UART0_RX_9,F5,5760,5517.4,18000,23000,FPGA_50_66_41,50,66,41,F2A_3569,fpga_pad_oen[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,,,,sys_clk,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,UART0_RX,SOC_GPIO9_OE,UART0_RX,Y
GPIO,GPIO_B_2,SOC_GPIO8_UART1_TX_10,E7,5890,5517.4,19000,23000,FPGA_50_66_42,50,66,42,F2A_3570,fpga_pad_oen[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_TX,Debug_0(AFReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO8_UART1_TX,SOC_GPIO10_OE,SoC GPIO[8],Y
GPIO,GPIO_B_3,SOC_GPIO9_UART1_RX_11,E6,6020,5517.4,20000,23000,FPGA_50_66_43,50,66,43,F2A_3571,fpga_pad_oen[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,Y,,,,,,,sys_clk,,UART1_RX,Debug_1(AFValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO9_UART1_RX,SOC_GPIO11_OE,SoC GPIO[9],Y
GPIO,GPIO_B_4,SOC_SPI_CS_12,E5,6150,5517.4,21000,23000,FPGA_50_66_44,50,66,44,F2A_3572,fpga_pad_oen[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_2(ATBytes),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_CS,SOC_GPIO12_OE,SPI_CS,Y
GPIO,GPIO_B_5,SOC_GPIO10_13,E4,6280,5517.4,22000,23000,FPGA_50_66_45,50,66,45,F2A_3573,fpga_pad_oen[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_3(ATData[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO10,SOC_GPIO13_OEN,SoC GPIO[10],Y
GPIO,GPIO_B_6,SOC_SPI_MOSI_14,E3,5825,5404.8,23000,23000,FPGA_50_66_46,50,66,46,F2A_3574,fpga_pad_oen[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_4(ATData[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MOSI,SOC_GPIO14_OEN,SPI_MOSI (DQ0),Y
GPIO,GPIO_B_7,SOC_SPI_MISO_15,F3,5955,5404.8,24000,23000,FPGA_50_66_47,50,66,47,F2A_3575,fpga_pad_oen[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_5(ATData[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_MISO,SOC_GPIO15_OEN,SPI_MISO (DQ1),Y
GPIO,GPIO_B_8,SOC_SPI_DQ2_16,D3,6085,5404.8,25000,23000,FPGA_49_66_24,49,66,24,F2A_3480,fpga_pad_oen[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_6(ATData[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ2,SOC_GPIO16_OEN,SPI_DQ2,Y
GPIO,GPIO_B_9,SOC_SPI_DQ3_17,E2,6215,5404.8,26000,23000,FPGA_49_66_25,49,66,25,F2A_3481,fpga_pad_oen[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,Y,,,,,sys_clk,,,Debug_7(ATData[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,SPI_DQ3,SOC_GPIO17_OEN,SPI_DQ3,Y
GPIO,GPIO_B_10,SOC_GPIO11_18,F6,6345,5404.8,27000,23000,FPGA_49_66_26,49,66,26,F2A_3482,fpga_pad_oen[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_8(ATData[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO11,SOC_GPIO18_OEN,SoC GPIO[11],Y
GPIO,GPIO_B_11,SOC_I2C_SDA_19,F7,5760,5292.2,18000,24000,FPGA_49_66_27,49,66,27,F2A_3483,fpga_pad_oen[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,Y,,,,,,sys_clk,,,Debug_9(ATData[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,I2C_SDA,SOC_GPIO19_OEN,I2C_SDA,Y
GPIO,GPIO_B_12,SOC_GPIO12_20,F8,5890,5292.2,19000,24000,FPGA_49_66_28,49,66,28,F2A_3484,fpga_pad_oen[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_10(ATData[7]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO12,SOC_GPIO20_OEN,SoC GPIO[12] (SW0),Y
GPIO,GPIO_B_13,SOC_GPIO13_21,D2,6020,5292.2,20000,24000,FPGA_49_66_29,49,66,29,F2A_3485,fpga_pad_oen[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_11(ATData[8]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO13,SOC_GPIO21_OEN,SoC GPIO[13] (SW1),Y
GPIO,GPIO_B_14,SOC_GPIO14_22,G8,6150,5292.2,21000,24000,FPGA_49_66_30,49,66,30,F2A_3486,fpga_pad_oen[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_12(ATData[9]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO14,SOC_GPIO22_OEN,SoC GPIO[14] (SW2),Y
GPIO,GPIO_B_15,SOC_GPIO15_23,E8,6280,5292.2,22000,24000,FPGA_49_66_31,49,66,31,F2A_3487,fpga_pad_oen[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,sys_clk,,,Debug_13(ATData[10]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO15,SOC_GPIO23_OEN,SoC GPIO[15] (SW3),Y
GPIO,GPIO_C_0,SOC_GPIO16_PWM0_24,H8,5825,5179.6,23000,24000,FPGA_49_66_32,49,66,32,F2A_3488,fpga_pad_oen[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,sys_clk,,gpt_pwm_0,Debug_14(ATData[11]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO16_PWM0,SOC_GPIO24_OEN,SoC GPIO[16],Y
GPIO,GPIO_C_1,SOC_GPIO17_PWM1_25,E1,5955,5179.6,24000,24000,FPGA_49_66_33,49,66,33,F2A_3489,fpga_pad_oen[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_1,Debug_15(ATData[12]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO17_PWM1,SOC_GPIO25_OEN,SoC GPIO[17],Y
GPIO,GPIO_C_2,SOC_GPIO18_PWM2_26,H3,6085,5179.6,25000,24000,FPGA_49_66_34,49,66,34,F2A_3490,fpga_pad_oen[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_2,Debug_16(ATData[13]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO18_PWM2,SOC_GPIO26_OEN,SoC GPIO[18],Y
GPIO,GPIO_C_3,SOC_GPIO19_PWM3_27,H4,6215,5179.6,26000,24000,FPGA_49_66_35,49,66,35,F2A_3491,fpga_pad_oen[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,Y,,,,,,gpt_pwm_3,Debug_17(ATData[14]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO19_PWM3,SOC_GPIO27_OEN,SoC GPIO[19],Y
GPIO,GPIO_C_4,SOC_GPIO20_UART0_CTS_28,G3,6345,5179.6,27000,24000,FPGA_49_66_36,49,66,36,F2A_3492,fpga_pad_oen[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_CTS,Debug_18(ATData[15]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO20_UART0_CTS,SOC_GPIO28_OEN,SoC GPIO[20],Y
GPIO,GPIO_C_5,SOC_GPIO21_UART0_RTS_29,H7,5760,5067,18000,25000,FPGA_49_66_37,49,66,37,F2A_3493,fpga_pad_oen[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART0_RTS,Debug_19(ATId[0]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO21_UART0_RTS,SOC_GPIO29_OEN,SoC GPIO[21],Y
GPIO,GPIO_C_6,SOC_GPIO22_UART1_CTS_30,G2,5890,5067,19000,25000,FPGA_49_66_38,49,66,38,F2A_3494,fpga_pad_oen[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_CTS,Debug_20(ATId[1]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO22_UART1_CTS,SOC_GPIO30_OEN,SoC GPIO[22],Y
GPIO,GPIO_C_7,SOC_GPIO23_UART1_RTS_31,H6,6020,5067,20000,25000,FPGA_49_66_39,49,66,39,F2A_3495,fpga_pad_oen[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,UART1_RTS,Debug_21(ATId[2]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO23_UART1_RTS,SOC_GPIO31_OEN,SoC GPIO[23],Y
GPIO,GPIO_C_8,SOC_GPIO24_32,H1,6150,5067,21000,25000,FPGA_49_66_40,49,66,40,F2A_3496,fpga_pad_oen[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_22(ATId[3]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO24,SOC_GPIO32_OEN,SoC GPIO[24],Y
GPIO,GPIO_C_9,SOC_GPIO25_33,H5,6280,5067,22000,25000,FPGA_49_66_41,49,66,41,F2A_3497,fpga_pad_oen[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_23(ATId[4]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO25,SOC_GPIO33_OEN,SoC GPIO[25] ,Y
GPIO,GPIO_C_10,SOC_GPIO26_34,G6,5825,4954.4,23000,25000,FPGA_49_66_42,49,66,42,F2A_3498,fpga_pad_oen[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_24(ATId[5]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO26,SOC_GPIO34_OEN,SoC GPIO[26],Y
GPIO,GPIO_C_11,SOC_GPIO27_35,J8,5955,4954.4,24000,25000,FPGA_49_66_43,49,66,43,F2A_3499,fpga_pad_oen[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_25(ATId[6]),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO27,SOC_GPIO35_OEN,SoC GPIO[27],Y
GPIO,GPIO_C_12,SOC_GPIO28_36,F2,6085,4954.4,25000,25000,FPGA_49_66_44,49,66,44,F2A_3500,fpga_pad_oen[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_26(ATReady),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO28,SOC_GPIO36_OEN,SoC GPIO[28],Y
GPIO,GPIO_C_13,SOC_GPIO29_37,G5,6215,4954.4,26000,25000,FPGA_49_66_45,49,66,45,F2A_3501,fpga_pad_oen[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,Debug_27(ATValid),,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO29,SOC_GPIO37_OEN,SoC GPIO[29],Y
GPIO,GPIO_C_14,SOC_GPIO30_38,F1,6345,4954.4,27000,25000,FPGA_49_66_46,49,66,46,F2A_3502,fpga_pad_oen[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO30,SOC_GPIO38_OEN,SoC GPIO[30],Y
GPIO,GPIO_C_15,SOC_GPIO31_39,H2,5760,4841.8,18000,26000,FPGA_49_66_47,49,66,47,F2A_3503,fpga_pad_oen[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,General Purpose I/O,1.8V-3.3V,,GPIO31,SOC_GPIO39_OEN,SoC GPIO[31],Y
GBe,MDIO_MDC,GBE_MDIO_MDC,D9,5890,4841.8,19000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,1.8V-3.3V,,MDIO_MDC,GBE_MDIO_MDC,,N
GBe,MDIO_DATA,GBE_MDIO_DATA,D11,6020,4841.8,20000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,1.8V-3.3V,,MDIO_DATA,GBE_MDIO_DATA,,N
GBe,RGMII_TXD0,GBE_TXD_0,D12,6150,4841.8,21000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXD,GBE_TXD_0,,N
GBe,RGMII_TXD1,GBE_TXD_1,C12,6280,4841.8,22000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXD,GBE_TXD_1,,N
GBe,RGMII_TXD2,GBE_TXD_2,B12,5825,4729.2,23000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXD,GBE_TXD_2,,N
GBe,RGMII_TXD3,GBE_TXD_3,A12,5955,4729.2,24000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXD,GBE_TXD_3,,N
GBe,RGMII_TX_CTL,GBE_TX_CTL,A11,6085,4729.2,25000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TX_CTL,GBE_TX_CTL,,N
GBe,RGMII_TXC,GBE_TXC,C9,6215,4729.2,26000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Output,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,TXC,GBE_TXC,,N
GBe,RGMII_RXD0,GBE_RXD_0,D10,6345,4729.2,27000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,RXD,GBE_RXD_0,,N
GBe,RGMII_RXD1,GBE_RXD_1,C10,5760,4616.6,18000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,RXD,GBE_RXD_1,,N
GBe,RGMII_RXD2,GBE_RXD_2,B10,5890,4616.6,19000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,RXD,GBE_RXD_2,,N
GBe,RGMII_RXD3,GBE_RXD_3,A10,6020,4616.6,20000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.8,,RXD,GBE_RXD_3,,N
GBe,RGMII_RX_CTL,GBE_RX_CTL,A9,6150,4616.6,21000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.9,,RX_CTL,GBE_RX_CTL,,N
GBe,RGMII_RXC,GBE_RXC,C11,6280,4616.6,22000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,RS_HVIO_DIF_*,Input,1.8/2.5/3.3V,N,,1.2 / 1.5/ 1.10,,RXC,GBE_RXC,,N
USB,USB_DP,USB_D_P,B14,5825,4504,23000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,CNDS HM IO,Inout,1.8/2.5/3.3V,N,Differential P Port,,,D,USB_D_P,,N
USB,USB_DN,USB_D_N,A14,5955,4504,24000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,CNDS HM IO,Inout,1.8/2.5/3.3V,N,Differential N Port,,,D,USB_D_N,,N
USB,USB_VBUS,USB_VBUS,D14,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,CNDS HM IO,,1.8/2.5/3.3V,,,,,VBUS,USB_VBUS,,N
USB,USB_ID,USB_ID,E13,6085,4504,25000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,CNDS HM IO,,1.8/2.5/3.3V,,,,,ID,USB_ID,,N
USB,UBS_RTRIM,UBS_RTRIM,,6215,4504,26000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,CNDS HM IO,Output,1.8/2.5/3.3V,N,no XTAL OUT for USB,,,RTRIM,USB_RTRIM,,N
I2C CLK,I2C_SCL,BOOT_I2C_SCL,A8,6345,4504,27000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,,,0,BOOT_I2C_SCL,,N
SPI CLK,SPI_SCLK,BOOT_SPI_SCLK,B8,5760,4504,17000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,,,,0,BOOT_SPI_SCLK,,N
GPT,GPT_RTC,BOOT_GPT_RTC,C8,5890,4504,16000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,RS_HVIO_DIF_*,Inout,1.8/2.5/3.3V,N,GPT real time clock,,,0,BOOT_GPT_RTC,,N
DDR,PAD_MEM_DQS_N[0],PAD_MEM_DQS_N[0],,1600,6193,3000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_0N,,N
DDR,PAD_MEM_DQS_N[1],PAD_MEM_DQS_N[1],,1730,6193,4000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_1N,,N
DDR,PAD_MEM_DQS_N[2],PAD_MEM_DQS_N[2],,1860,6193,5000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_2N,,N
DDR,PAD_MEM_DQS_N[3],PAD_MEM_DQS_N[3],,1990,6193,6000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_3N,,N
DDR,PAD_MEM_DQS[0],PAD_MEM_DQS[0],,2120,6193,7000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_0P,,N
DDR,PAD_MEM_DQS[1],PAD_MEM_DQS[1],,2250,6193,8000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_1P,,N
DDR,PAD_MEM_DQS[2],PAD_MEM_DQS[2],,2380,6193,9000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_2P,,N
DDR,PAD_MEM_DQS[3],PAD_MEM_DQS[3],,2510,6193,10000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQS,DDR_DQS_3P,,N
DDR,PAD_MEM_DQ[0],DDR_DQ_0,E28,2640,6193,11000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_0,,N
DDR,PAD_MEM_DQ[1],DDR_DQ_1,D24,2770,6193,12000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_1,,N
DDR,PAD_MEM_DQ[2],DDR_DQ_2,G21,2900,6193,13000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_2,,N
DDR,PAD_MEM_DQ[3],DDR_DQ_3,D18,3030,6193,14000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_3,,N
DDR,PAD_MEM_DQ[4],DDR_DQ_4,E16,3160,6193,15000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_4,,N
DDR,PAD_MEM_DQ[5],DDR_DQ_5,F17,3290,6193,16000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_5,,N
DDR,PAD_MEM_DQ[6],DDR_DQ_6,E21,3420,6193,17000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_6,,N
DDR,PAD_MEM_DQ[7],DDR_DQ_7,D21,3550,6193,18000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_7,,N
DDR,PAD_MEM_DQ[8],DDR_DQ_8,G18,3680,6193,19000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_8,,N
DDR,PAD_MEM_DQ[9],DDR_DQ_9,E18,3810,6193,20000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_9,,N
DDR,PAD_MEM_DQ[10],DDR_DQ_10,D28,3940,6193,21000,27000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_10,,N
DDR,PAD_MEM_DQ[11],DDR_DQ_11,E26,1665,6080.4,3000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_11,,N
DDR,PAD_MEM_DQ[12],DDR_DQ_12,E27,1795,6080.4,4000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_12,,N
DDR,PAD_MEM_DQ[13],DDR_DQ_13,D27,1925,6080.4,5000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_13,,N
DDR,PAD_MEM_DQ[14],DDR_DQ_14,G23,2055,6080.4,6000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_14,,N
DDR,PAD_MEM_DQ[15],DDR_DQ_15,F23,2185,6080.4,7000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_15,,N
DDR,PAD_MEM_DQ[16],DDR_DQ_16,E23,2315,6080.4,8000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_16,,N
DDR,PAD_MEM_DQ[17],DDR_DQ_17,E25,2445,6080.4,9000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_17,,N
DDR,PAD_MEM_DQ[18],DDR_DQ_18,D25,2575,6080.4,10000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_18,,N
DDR,PAD_MEM_DQ[19],DDR_DQ_19,E24,2705,6080.4,11000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_19,,N
DDR,PAD_MEM_DQ[20],DDR_DQ_20,G22,2835,6080.4,12000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_20,,N
DDR,PAD_MEM_DQ[21],DDR_DQ_21,F22,2965,6080.4,13000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_21,,N
DDR,PAD_MEM_DQ[22],DDR_DQ_22,E22,3095,6080.4,14000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_22,,N
DDR,PAD_MEM_DQ[23],DDR_DQ_23,D22,3225,6080.4,15000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_23,,N
DDR,PAD_MEM_DQ[24],DDR_DQ_24,F20,3355,6080.4,16000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_24,,N
DDR,PAD_MEM_DQ[25],DDR_DQ_25,E20,3485,6080.4,17000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_25,,N
DDR,PAD_MEM_DQ[26],DDR_DQ_26,G26,3615,6080.4,18000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_26,,N
DDR,PAD_MEM_DQ[27],DDR_DQ_27,F26,3745,6080.4,19000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_27,,N
DDR,PAD_MEM_DQ[28],DDR_DQ_28,E19,3875,6080.4,20000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_28,,N
DDR,PAD_MEM_DQ[29],DDR_DQ_29,D19,4005,6080.4,21000,26000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_29,,N
DDR,PAD_MEM_DQ[30],DDR_DQ_30,D16,1600,5967.8,3000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_30,,N
DDR,PAD_MEM_DQ[31],DDR_DQ_31,E17,1730,5967.8,4000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DQ,DDR_DQ_31,,N
DDR,PAD_MEM_DM[0],DDR_DM_0,G27,1860,5967.8,5000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DM,DDR_DM_0,,N
DDR,PAD_MEM_DM[1],DDR_DM_1,G24,1990,5967.8,6000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DM,DDR_DM_1,,N
DDR,PAD_MEM_DM[2],DDR_DM_2,G20,2120,5967.8,7000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DM,DDR_DM_2,,N
DDR,PAD_MEM_DM[3],DDR_DM_3,G17,2250,5967.8,8000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,DM,DDR_DM_3,,N
DDR,PAD_MEM_CLK[0],DDR_CLK_0P,A24,2380,5967.8,9000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CLK,DDR_CLK_0P,,N
DDR,PAD_MEM_CLK[1],DDR_CLK_1P,A19,2510,5967.8,10000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CLK,DDR_CLK_1P,,N
DDR,PAD_MEM_CLK_N[0],DDR_CLK_0N,B24,2640,5967.8,11000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CLK,DDR_CLK_0N,,N
DDR,PAD_MEM_CLK_N[1],DDR_CLK_1N,B19,2770,5967.8,12000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CLK,DDR_CLK_1N,,N
DDR,PAD_MEM_CTL[0],DDR_RESET_N,C18,2900,5967.8,13000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,RESET_N,DDR_RESET_N,,N
DDR,PAD_MEM_CTL[1],DDR_ODT_0,C21,3030,5967.8,14000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ODT,DDR_ODT_0,,N
DDR,PAD_MEM_CTL[2],DDR_ODT_1,C26,3160,5967.8,15000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ODT,DDR_ODT_1,,N
DDR,PAD_MEM_CTL[3],DDR_CS_N_0,A25,3290,5967.8,16000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CS_N,DDR_CS_N_0,,N
DDR,PAD_MEM_CTL[4],DDR_CS_N_1,C25,3420,5967.8,17000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CS_N,DDR_CS_N_1,,N
DDR,PAD_MEM_CTL[5],DDR_BA_0,B25,3550,5967.8,18000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,BA,DDR_BA_0,,N
DDR,PAD_MEM_CTL[6],DDR_BA_1,B23,3680,5967.8,19000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,BA,DDR_BA_1,,N
DDR,PAD_MEM_CTL[7],DDR_CKE_0,C17,3810,5967.8,20000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CKE,DDR_CKE_0,,N
DDR,PAD_MEM_CTL[8],DDR_CKE_1,B17,3940,5967.8,21000,25000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CKE,DDR_CKE_1,,N
DDR,PAD_MEM_CTL[9],DDR_BA_2,A16,1600,5855.2,3000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,BA_2_BG_0,DDR_BA_2_BG_0,,N
DDR,PAD_MEM_CTL[10],DDR_BG_1,A18,1730,5855.2,4000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,BG,DDR_BG_1,,N
DDR,PAD_MEM_CTL[11],DDR_ADDR_0,C22,1860,5855.2,5000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_0,,N
DDR,PAD_MEM_CTL[12],DDR_ADDR_1,B28,1990,5855.2,6000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_1,,N
DDR,PAD_MEM_CTL[13],DDR_ADDR_2,B26,2120,5855.2,7000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_2,,N
DDR,PAD_MEM_CTL[14],DDR_ADDR_3,C27,2250,5855.2,8000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_3,,N
DDR,PAD_MEM_CTL[15],DDR_ADDR_4,B27,2380,5855.2,9000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_4,,N
DDR,PAD_MEM_CTL[16],DDR_ADDR_5,A27,2510,5855.2,10000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_5,,N
DDR,PAD_MEM_CTL[17],DDR_ADDR_6,C19,2640,5855.2,11000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_6,,N
DDR,PAD_MEM_CTL[18],DDR_ADDR_7,B20,2770,5855.2,12000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_7,,N
DDR,PAD_MEM_CTL[19],DDR_ADDR_8,B18,2900,5855.2,13000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_8,,N
DDR,PAD_MEM_CTL[20],DDR_ADDR_9,B22,3030,5855.2,14000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_9,,N
DDR,PAD_MEM_CTL[21],DDR_ADDR_10,B21,3160,5855.2,15000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_10,,N
DDR,PAD_MEM_CTL[22],DDR_ADDR_11,C16,3290,5855.2,16000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_11,,N
DDR,PAD_MEM_CTL[23],DDR_ADDR_12,B16,3420,5855.2,17000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_12,,N
DDR,PAD_MEM_CTL[24],DDR_ADDR_13,C28,3550,5855.2,18000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_13,,N
DDR,PAD_MEM_CTL[25],DDR_ADDR_14,C23,3680,5855.2,19000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_14,,N
DDR,PAD_MEM_CTL[26],DDR_ADDR_15,C24,3810,5855.2,20000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,ADDR,DDR_ADDR_15,,N
DDR,PAD_MEM_CTL[27],DDR_WE_N_ADDR_16,C20,3940,5855.2,21000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,WE_N_ADDR,DDR_WE_N_ADDR_16,,N
DDR,PAD_MEM_CTL[28],DDR_CAS_N_ADDR_17,A22,4070,5855.2,22000,24000,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,CAS_N_ADDR,DDR_CAS_N_ADDR_17,,N
DDR,PAD_MEM_CTL[29],DDR_RAS_N_ACT_N,A21,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,1.1/1.2/1.5V,N,1.1V for DDR4/LPDDR4    1.2 for LPDDR3     1.5 for DDR3,,,RAS_N_ACT_N,DDR_RAS_N_ACT_N,,N
DDR,PAD_COMP,DDR_COMP,C15,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,,,,,,COMP,DDR_COMP,,N
DDR,PAD_VREF,DDR_VREF,H16,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,DTI IP,Inout,,,,,,VREF,DDR_VREF,,N
AHB_3_S0,,,,,,,,FPGA_24_66_0,24,66,0,A2F_1656,fpga_ahb_s0_haddr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_15_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_1,24,66,1,A2F_1657,fpga_ahb_s0_haddr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_16_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_2,24,66,2,A2F_1658,fpga_ahb_s0_haddr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_17_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_3,24,66,3,A2F_1659,fpga_ahb_s0_haddr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_18_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_4,24,66,4,A2F_1660,fpga_ahb_s0_haddr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_19_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_5,24,66,5,A2F_1661,fpga_ahb_s0_haddr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_20_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_6,24,66,6,A2F_1662,fpga_ahb_s0_haddr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_21_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_7,24,66,7,A2F_1663,fpga_ahb_s0_haddr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_22_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_8,24,66,8,A2F_1664,fpga_ahb_s0_haddr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_23_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_9,24,66,9,A2F_1665,fpga_ahb_s0_haddr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_24_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_10,24,66,10,A2F_1666,fpga_ahb_s0_haddr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_25_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_11,24,66,11,A2F_1667,fpga_ahb_s0_haddr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_26_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_12,24,66,12,A2F_1668,fpga_ahb_s0_haddr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_27_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_13,24,66,13,A2F_1669,fpga_ahb_s0_haddr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_28_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_14,24,66,14,A2F_1670,fpga_ahb_s0_haddr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_29_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_15,24,66,15,A2F_1671,fpga_ahb_s0_haddr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_30_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_16,24,66,16,A2F_1672,fpga_ahb_s0_haddr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_31_i,,
AHB_3_S0,,,,,,,,FPGA_24_66_24,24,66,24,F2A_1680,fpga_ahb_s0_hresp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hresp_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_25,24,66,25,F2A_1681,fpga_ahb_s0_hready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hready_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_26,24,66,26,F2A_1682,fpga_ahb_s0_hrdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_0_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_27,24,66,27,F2A_1683,fpga_ahb_s0_hrdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_1_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_28,24,66,28,F2A_1684,fpga_ahb_s0_hrdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_2_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_29,24,66,29,F2A_1685,fpga_ahb_s0_hrdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_3_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_30,24,66,30,F2A_1686,fpga_ahb_s0_hrdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_4_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_31,24,66,31,F2A_1687,fpga_ahb_s0_hrdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_5_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_32,24,66,32,F2A_1688,fpga_ahb_s0_hrdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_6_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_33,24,66,33,F2A_1689,fpga_ahb_s0_hrdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_7_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_34,24,66,34,F2A_1690,fpga_ahb_s0_hrdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_8_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_35,24,66,35,F2A_1691,fpga_ahb_s0_hrdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_9_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_36,24,66,36,F2A_1692,fpga_ahb_s0_hrdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_10_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_37,24,66,37,F2A_1693,fpga_ahb_s0_hrdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_11_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_38,24,66,38,F2A_1694,fpga_ahb_s0_hrdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_12_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_39,24,66,39,F2A_1695,fpga_ahb_s0_hrdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_13_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_40,24,66,40,F2A_1696,fpga_ahb_s0_hrdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_14_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_41,24,66,41,F2A_1697,fpga_ahb_s0_hrdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_15_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_42,24,66,42,F2A_1698,fpga_ahb_s0_hrdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_16_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_43,24,66,43,F2A_1699,fpga_ahb_s0_hrdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_17_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_44,24,66,44,F2A_1700,fpga_ahb_s0_hrdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_18_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_45,24,66,45,F2A_1701,fpga_ahb_s0_hrdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_19_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_46,24,66,46,F2A_1702,fpga_ahb_s0_hrdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_20_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_47,24,66,47,F2A_1703,fpga_ahb_s0_hrdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_21_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_48,24,66,48,F2A_1704,fpga_ahb_s0_hrdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_22_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_49,24,66,49,F2A_1705,fpga_ahb_s0_hrdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_23_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_50,24,66,50,F2A_1706,fpga_ahb_s0_hrdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_24_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_51,24,66,51,F2A_1707,fpga_ahb_s0_hrdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_25_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_52,24,66,52,F2A_1708,fpga_ahb_s0_hrdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_26_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_53,24,66,53,F2A_1709,fpga_ahb_s0_hrdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_27_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_54,24,66,54,F2A_1710,fpga_ahb_s0_hrdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_28_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_55,24,66,55,F2A_1711,fpga_ahb_s0_hrdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_29_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_56,24,66,56,F2A_1712,fpga_ahb_s0_hrdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_30_o,,
AHB_3_S0,,,,,,,,FPGA_24_66_57,24,66,57,F2A_1713,fpga_ahb_s0_hrdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hrdata_31_o,,
AHB_3_S0,,,,,,,,FPGA_25_66_0,25,66,0,A2F_1728,fpga_ahb_s0_hburst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hburst_1_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_1,25,66,1,A2F_1729,fpga_ahb_s0_hburst[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hburst_2_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_2,25,66,2,A2F_1730,fpga_ahb_s0_haddr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_0_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_3,25,66,3,A2F_1731,fpga_ahb_s0_haddr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_1_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_4,25,66,4,A2F_1732,fpga_ahb_s0_haddr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_2_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_5,25,66,5,A2F_1733,fpga_ahb_s0_haddr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_3_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_6,25,66,6,A2F_1734,fpga_ahb_s0_haddr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_4_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_7,25,66,7,A2F_1735,fpga_ahb_s0_haddr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_5_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_8,25,66,8,A2F_1736,fpga_ahb_s0_haddr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_6_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_9,25,66,9,A2F_1737,fpga_ahb_s0_haddr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_7_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_10,25,66,10,A2F_1738,fpga_ahb_s0_haddr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_8_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_11,25,66,11,A2F_1739,fpga_ahb_s0_haddr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_9_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_12,25,66,12,A2F_1740,fpga_ahb_s0_haddr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_10_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_13,25,66,13,A2F_1741,fpga_ahb_s0_haddr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_11_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_14,25,66,14,A2F_1742,fpga_ahb_s0_haddr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_12_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_15,25,66,15,A2F_1743,fpga_ahb_s0_haddr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_13_i,,
AHB_3_S0,,,,,,,,FPGA_25_66_16,25,66,16,A2F_1744,fpga_ahb_s0_haddr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_haddr_14_i,,
AXI_4_M0,,,,,,,,FPGA_25_66_24,25,66,24,F2A_1752,fpga_axi_m0_ar_burst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arburst_0_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_25,25,66,25,F2A_1753,fpga_axi_m0_ar_burst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arburst_1_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_26,25,66,26,F2A_1754,fpga_axi_m0_ar_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_0_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_27,25,66,27,F2A_1755,fpga_axi_m0_ar_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_1_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_28,25,66,28,F2A_1756,fpga_axi_m0_ar_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_2_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_29,25,66,29,F2A_1757,fpga_axi_m0_ar_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_3_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_30,25,66,30,F2A_1758,fpga_axi_m0_ar_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_4_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_31,25,66,31,F2A_1759,fpga_axi_m0_ar_addr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_5_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_32,25,66,32,F2A_1760,fpga_axi_m0_ar_addr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_6_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_33,25,66,33,F2A_1761,fpga_axi_m0_ar_addr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_7_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_34,25,66,34,F2A_1762,fpga_axi_m0_ar_addr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_8_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_35,25,66,35,F2A_1763,fpga_axi_m0_ar_addr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_9_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_36,25,66,36,F2A_1764,fpga_axi_m0_ar_addr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_10_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_37,25,66,37,F2A_1765,fpga_axi_m0_ar_addr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_11_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_38,25,66,38,F2A_1766,fpga_axi_m0_ar_addr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_12_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_39,25,66,39,F2A_1767,fpga_axi_m0_ar_addr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_13_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_40,25,66,40,F2A_1768,fpga_axi_m0_ar_addr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_14_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_41,25,66,41,F2A_1769,fpga_axi_m0_ar_addr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_15_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_42,25,66,42,F2A_1770,fpga_axi_m0_ar_addr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_16_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_43,25,66,43,F2A_1771,fpga_axi_m0_ar_addr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_17_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_44,25,66,44,F2A_1772,fpga_axi_m0_ar_addr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_18_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_45,25,66,45,F2A_1773,fpga_axi_m0_ar_addr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_19_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_46,25,66,46,F2A_1774,fpga_axi_m0_ar_addr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_20_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_47,25,66,47,F2A_1775,fpga_axi_m0_ar_addr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_21_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_48,25,66,48,F2A_1776,fpga_axi_m0_ar_addr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_22_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_49,25,66,49,F2A_1777,fpga_axi_m0_ar_addr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_23_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_50,25,66,50,F2A_1778,fpga_axi_m0_ar_addr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_24_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_51,25,66,51,F2A_1779,fpga_axi_m0_ar_addr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_25_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_52,25,66,52,F2A_1780,fpga_axi_m0_ar_addr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_26_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_53,25,66,53,F2A_1781,fpga_axi_m0_ar_addr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_27_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_54,25,66,54,F2A_1782,fpga_axi_m0_ar_addr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_28_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_55,25,66,55,F2A_1783,fpga_axi_m0_ar_addr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_29_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_56,25,66,56,F2A_1784,fpga_axi_m0_ar_addr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_30_o,,
AXI_4_M0,,,,,,,,FPGA_25_66_57,25,66,57,F2A_1785,fpga_axi_m0_ar_addr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_araddr_31_o,,
AHB_3_S0,,,,,,,,FPGA_26_66_0,26,66,0,A2F_1800,fpga_ahb_s0_hwbe[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwbe_0_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_1,26,66,1,A2F_1801,fpga_ahb_s0_hwbe[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwbe_1_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_2,26,66,2,A2F_1802,fpga_ahb_s0_hwbe[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwbe_2_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_3,26,66,3,A2F_1803,fpga_ahb_s0_hwbe[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwbe_3_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_4,26,66,4,A2F_1804,fpga_ahb_s0_htrans[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_htrans_0_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_5,26,66,5,A2F_1805,fpga_ahb_s0_htrans[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_htrans_1_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_6,26,66,6,A2F_1806,fpga_ahb_s0_hsize[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsize_0_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_7,26,66,7,A2F_1807,fpga_ahb_s0_hsize[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsize_1_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_8,26,66,8,A2F_1808,fpga_ahb_s0_hsize[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsize_2_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_9,26,66,9,A2F_1809,fpga_ahb_s0_hsel,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hsel_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_10,26,66,10,A2F_1810,fpga_ahb_s0_hprot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_0_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_11,26,66,11,A2F_1811,fpga_ahb_s0_hprot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_1_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_12,26,66,12,A2F_1812,fpga_ahb_s0_hprot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_2_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_13,26,66,13,A2F_1813,fpga_ahb_s0_hprot[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hprot_3_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_14,26,66,14,A2F_1814,fpga_ahb_s0_hmastlock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hmastlock_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_15,26,66,15,A2F_1815,fpga_ahb_s0_hburst,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hburst_i,,
AHB_3_S0,,,,,,,,FPGA_26_66_16,26,66,16,A2F_1816,rst_n_fpga_s,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hresetn_i,,
AXI_4_M0,,,,,,,,FPGA_26_66_24,26,66,24,F2A_1824,fpga_axi_m0_aw_addr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_17_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_25,26,66,25,F2A_1825,fpga_axi_m0_aw_addr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_18_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_26,26,66,26,F2A_1826,fpga_axi_m0_aw_addr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_19_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_27,26,66,27,F2A_1827,fpga_axi_m0_aw_addr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_20_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_28,26,66,28,F2A_1828,fpga_axi_m0_aw_addr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_21_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_29,26,66,29,F2A_1829,fpga_axi_m0_aw_addr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_22_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_30,26,66,30,F2A_1830,fpga_axi_m0_aw_addr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_23_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_31,26,66,31,F2A_1831,fpga_axi_m0_aw_addr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_24_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_32,26,66,32,F2A_1832,fpga_axi_m0_aw_addr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_25_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_33,26,66,33,F2A_1833,fpga_axi_m0_aw_addr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_26_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_34,26,66,34,F2A_1834,fpga_axi_m0_aw_addr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_27_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_35,26,66,35,F2A_1835,fpga_axi_m0_aw_addr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_28_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_36,26,66,36,F2A_1836,fpga_axi_m0_aw_addr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_29_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_37,26,66,37,F2A_1837,fpga_axi_m0_aw_addr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_30_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_38,26,66,38,F2A_1838,fpga_axi_m0_aw_addr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_31_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_39,26,66,39,F2A_1839,fpga_axi_m0_ar_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arvalid_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_40,26,66,40,F2A_1840,fpga_axi_m0_ar_size[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arsize_0_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_41,26,66,41,F2A_1841,fpga_axi_m0_ar_size[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arsize_1_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_42,26,66,42,F2A_1842,fpga_axi_m0_ar_size[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arsize_2_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_43,26,66,43,F2A_1843,fpga_axi_m0_ar_prot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arprot_0_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_44,26,66,44,F2A_1844,fpga_axi_m0_ar_prot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arprot_1_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_45,26,66,45,F2A_1845,fpga_axi_m0_ar_prot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arprot_2_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_46,26,66,46,F2A_1846,fpga_axi_m0_ar_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arlock_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_47,26,66,47,F2A_1847,fpga_axi_m0_ar_len[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arlen_0_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_48,26,66,48,F2A_1848,fpga_axi_m0_ar_len[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arlen_1_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_49,26,66,49,F2A_1849,fpga_axi_m0_ar_len[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arlen_2_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_50,26,66,50,F2A_1850,fpga_axi_m0_ar_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arid_0_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_51,26,66,51,F2A_1851,fpga_axi_m0_ar_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arid_1_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_52,26,66,52,F2A_1852,fpga_axi_m0_ar_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arid_2_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_53,26,66,53,F2A_1853,fpga_axi_m0_ar_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arid_3_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_54,26,66,54,F2A_1854,fpga_axi_m0_ar_cache[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arcache_0_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_55,26,66,55,F2A_1855,fpga_axi_m0_ar_cache[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arcache_1_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_56,26,66,56,F2A_1856,fpga_axi_m0_ar_cache[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arcache_2_o,,
AXI_4_M0,,,,,,,,FPGA_26_66_57,26,66,57,F2A_1857,fpga_axi_m0_ar_cache[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arcache_3_o,,
AHB_3_S0,,,,,,,,FPGA_28_66_0,28,66,0,A2F_1944,fpga_ahb_s0_hwdata[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_15_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_1,28,66,1,A2F_1945,fpga_ahb_s0_hwdata[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_16_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_2,28,66,2,A2F_1946,fpga_ahb_s0_hwdata[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_17_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_3,28,66,3,A2F_1947,fpga_ahb_s0_hwdata[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_18_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_4,28,66,4,A2F_1948,fpga_ahb_s0_hwdata[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_19_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_5,28,66,5,A2F_1949,fpga_ahb_s0_hwdata[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_20_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_6,28,66,6,A2F_1950,fpga_ahb_s0_hwdata[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_21_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_7,28,66,7,A2F_1951,fpga_ahb_s0_hwdata[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_22_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_8,28,66,8,A2F_1952,fpga_ahb_s0_hwdata[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_23_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_9,28,66,9,A2F_1953,fpga_ahb_s0_hwdata[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_24_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_10,28,66,10,A2F_1954,fpga_ahb_s0_hwdata[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_25_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_11,28,66,11,A2F_1955,fpga_ahb_s0_hwdata[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_26_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_12,28,66,12,A2F_1956,fpga_ahb_s0_hwdata[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_27_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_13,28,66,13,A2F_1957,fpga_ahb_s0_hwdata[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_28_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_14,28,66,14,A2F_1958,fpga_ahb_s0_hwdata[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_29_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_15,28,66,15,A2F_1959,fpga_ahb_s0_hwdata[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_30_i,,
AHB_3_S0,,,,,,,,FPGA_28_66_16,28,66,16,A2F_1960,fpga_ahb_s0_hwdata[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_31_i,,
AXI_4_M0,,,,,,,,FPGA_28_66_24,28,66,24,F2A_1968,fpga_axi_m0_aw_prot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awprot_0_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_25,28,66,25,F2A_1969,fpga_axi_m0_aw_prot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awprot_1_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_26,28,66,26,F2A_1970,fpga_axi_m0_aw_prot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awprot_2_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_27,28,66,27,F2A_1971,fpga_axi_m0_aw_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awlock_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_28,28,66,28,F2A_1972,fpga_axi_m0_aw_len[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awlen_0_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_29,28,66,29,F2A_1973,fpga_axi_m0_aw_len[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awlen_1_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_30,28,66,30,F2A_1974,fpga_axi_m0_aw_len[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awlen_2_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_31,28,66,31,F2A_1975,fpga_axi_m0_aw_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awid_0_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_32,28,66,32,F2A_1976,fpga_axi_m0_aw_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awid_1_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_33,28,66,33,F2A_1977,fpga_axi_m0_aw_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awid_2_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_34,28,66,34,F2A_1978,fpga_axi_m0_aw_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awid_3_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_35,28,66,35,F2A_1979,fpga_axi_m0_aw_cache[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awcache_0_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_36,28,66,36,F2A_1980,fpga_axi_m0_aw_cache[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awcache_1_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_37,28,66,37,F2A_1981,fpga_axi_m0_aw_cache[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awcache_2_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_38,28,66,38,F2A_1982,fpga_axi_m0_aw_cache[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awcache_3_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_39,28,66,39,F2A_1983,fpga_axi_m0_aw_burst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awburst_0_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_40,28,66,40,F2A_1984,fpga_axi_m0_aw_burst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awburst_1_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_41,28,66,41,F2A_1985,fpga_axi_m0_aw_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_0_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_42,28,66,42,F2A_1986,fpga_axi_m0_aw_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_1_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_43,28,66,43,F2A_1987,fpga_axi_m0_aw_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_2_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_44,28,66,44,F2A_1988,fpga_axi_m0_aw_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_3_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_45,28,66,45,F2A_1989,fpga_axi_m0_aw_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_4_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_46,28,66,46,F2A_1990,fpga_axi_m0_aw_addr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_5_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_47,28,66,47,F2A_1991,fpga_axi_m0_aw_addr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_6_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_48,28,66,48,F2A_1992,fpga_axi_m0_aw_addr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_7_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_49,28,66,49,F2A_1993,fpga_axi_m0_aw_addr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_8_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_50,28,66,50,F2A_1994,fpga_axi_m0_aw_addr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_9_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_51,28,66,51,F2A_1995,fpga_axi_m0_aw_addr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_10_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_52,28,66,52,F2A_1996,fpga_axi_m0_aw_addr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_11_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_53,28,66,53,F2A_1997,fpga_axi_m0_aw_addr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_12_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_54,28,66,54,F2A_1998,fpga_axi_m0_aw_addr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_13_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_55,28,66,55,F2A_1999,fpga_axi_m0_aw_addr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_14_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_56,28,66,56,F2A_2000,fpga_axi_m0_aw_addr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_15_o,,
AXI_4_M0,,,,,,,,FPGA_28_66_57,28,66,57,F2A_2001,fpga_axi_m0_aw_addr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awaddr_16_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_0,29,66,0,A2F_2016,fpga_axi_m0_ar_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_arready_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_1,29,66,1,A2F_2017,fpga_ahb_s0_hwrite,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwrite_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_2,29,66,2,A2F_2018,fpga_ahb_s0_hwdata[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_0_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_3,29,66,3,A2F_2019,fpga_ahb_s0_hwdata[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_1_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_4,29,66,4,A2F_2020,fpga_ahb_s0_hwdata[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_2_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_5,29,66,5,A2F_2021,fpga_ahb_s0_hwdata[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_3_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_6,29,66,6,A2F_2022,fpga_ahb_s0_hwdata[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_4_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_7,29,66,7,A2F_2023,fpga_ahb_s0_hwdata[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_5_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_8,29,66,8,A2F_2024,fpga_ahb_s0_hwdata[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_6_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_9,29,66,9,A2F_2025,fpga_ahb_s0_hwdata[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_7_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_10,29,66,10,A2F_2026,fpga_ahb_s0_hwdata[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_8_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_11,29,66,11,A2F_2027,fpga_ahb_s0_hwdata[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_9_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_12,29,66,12,A2F_2028,fpga_ahb_s0_hwdata[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_10_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_13,29,66,13,A2F_2029,fpga_ahb_s0_hwdata[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_11_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_14,29,66,14,A2F_2030,fpga_ahb_s0_hwdata[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_12_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_15,29,66,15,A2F_2031,fpga_ahb_s0_hwdata[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_13_i,,
AHB_3_S0,,,,,,,,FPGA_29_66_16,29,66,16,A2F_2032,fpga_ahb_s0_hwdata[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,s0_hwdata_14_i,,
AXI_4_M0,,,,,,,,FPGA_29_66_24,29,66,24,F2A_2040,fpga_axi_m0_w_data[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_32_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_25,29,66,25,F2A_2041,fpga_axi_m0_w_data[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_33_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_26,29,66,26,F2A_2042,fpga_axi_m0_w_data[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_34_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_27,29,66,27,F2A_2043,fpga_axi_m0_w_data[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_35_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_28,29,66,28,F2A_2044,fpga_axi_m0_w_data[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_36_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_29,29,66,29,F2A_2045,fpga_axi_m0_w_data[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_37_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_30,29,66,30,F2A_2046,fpga_axi_m0_w_data[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_38_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_31,29,66,31,F2A_2047,fpga_axi_m0_w_data[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_39_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_32,29,66,32,F2A_2048,fpga_axi_m0_w_data[40],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_40_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_33,29,66,33,F2A_2049,fpga_axi_m0_w_data[41],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_41_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_34,29,66,34,F2A_2050,fpga_axi_m0_w_data[42],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_42_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_35,29,66,35,F2A_2051,fpga_axi_m0_w_data[43],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_43_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_36,29,66,36,F2A_2052,fpga_axi_m0_w_data[44],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_44_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_37,29,66,37,F2A_2053,fpga_axi_m0_w_data[45],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_45_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_38,29,66,38,F2A_2054,fpga_axi_m0_w_data[46],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_46_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_39,29,66,39,F2A_2055,fpga_axi_m0_w_data[47],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_47_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_40,29,66,40,F2A_2056,fpga_axi_m0_w_data[48],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_48_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_41,29,66,41,F2A_2057,fpga_axi_m0_w_data[49],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_49_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_42,29,66,42,F2A_2058,fpga_axi_m0_w_data[50],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_50_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_43,29,66,43,F2A_2059,fpga_axi_m0_w_data[51],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_51_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_44,29,66,44,F2A_2060,fpga_axi_m0_w_data[52],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_52_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_45,29,66,45,F2A_2061,fpga_axi_m0_w_data[53],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_53_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_46,29,66,46,F2A_2062,fpga_axi_m0_w_data[54],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_54_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_47,29,66,47,F2A_2063,fpga_axi_m0_w_data[55],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_55_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_48,29,66,48,F2A_2064,fpga_axi_m0_w_data[56],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_56_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_49,29,66,49,F2A_2065,fpga_axi_m0_w_data[57],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_57_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_50,29,66,50,F2A_2066,fpga_axi_m0_w_data[58],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_58_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_51,29,66,51,F2A_2067,fpga_axi_m0_w_data[59],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_59_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_52,29,66,52,F2A_2068,fpga_axi_m0_w_data[60],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_60_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_53,29,66,53,F2A_2069,fpga_axi_m0_w_data[61],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_61_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_54,29,66,54,F2A_2070,fpga_axi_m0_w_data[62],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_62_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_55,29,66,55,F2A_2071,fpga_axi_m0_w_data[63],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_63_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_56,29,66,56,F2A_2072,fpga_axi_m0_r_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rready_o,,
AXI_4_M0,,,,,,,,FPGA_29_66_57,29,66,57,F2A_2073,fpga_axi_m0_b_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bready_o,,
AXI_4_M1,,,,,,,,FPGA_30_66_1,30,66,1,A2F_2089,fpga_axi_m1_aw_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awready_i,,
AXI_4_M1,,,,,,,,FPGA_30_66_2,30,66,2,A2F_2090,fpga_axi_m1_ar_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arready_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_3,30,66,3,A2F_2091,fpga_axi_m0_w_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wready_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_4,30,66,4,A2F_2092,fpga_axi_m0_r_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rvalid_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_5,30,66,5,A2F_2093,fpga_axi_m0_r_resp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rresp_0_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_6,30,66,6,A2F_2094,fpga_axi_m0_r_resp[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rresp_1_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_7,30,66,7,A2F_2095,fpga_axi_m0_r_last,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rlast_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_8,30,66,8,A2F_2096,fpga_axi_m0_b_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bvalid_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_9,30,66,9,A2F_2097,fpga_axi_m0_b_resp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bresp_0_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_10,30,66,10,A2F_2098,fpga_axi_m0_b_resp[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bresp_1_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_11,30,66,11,A2F_2099,fpga_axi_m0_b_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bid_0_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_12,30,66,12,A2F_2100,fpga_axi_m0_b_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bid_1_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_13,30,66,13,A2F_2101,fpga_axi_m0_b_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bid_2_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_14,30,66,14,A2F_2102,fpga_axi_m0_b_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_bid_3_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_15,30,66,15,A2F_2103,fpga_axi_m0_aw_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awready_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_16,30,66,16,A2F_2104,rst_n_fpga0,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_aresetn_i,,
AXI_4_M0,,,,,,,,FPGA_30_66_26,30,66,26,F2A_2114,fpga_axi_m0_w_data[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_0_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_27,30,66,27,F2A_2115,fpga_axi_m0_w_data[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_1_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_28,30,66,28,F2A_2116,fpga_axi_m0_w_data[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_2_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_29,30,66,29,F2A_2117,fpga_axi_m0_w_data[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_3_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_30,30,66,30,F2A_2118,fpga_axi_m0_w_data[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_4_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_31,30,66,31,F2A_2119,fpga_axi_m0_w_data[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_5_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_32,30,66,32,F2A_2120,fpga_axi_m0_w_data[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_6_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_33,30,66,33,F2A_2121,fpga_axi_m0_w_data[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_7_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_34,30,66,34,F2A_2122,fpga_axi_m0_w_data[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_8_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_35,30,66,35,F2A_2123,fpga_axi_m0_w_data[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_9_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_36,30,66,36,F2A_2124,fpga_axi_m0_w_data[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_10_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_37,30,66,37,F2A_2125,fpga_axi_m0_w_data[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_11_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_38,30,66,38,F2A_2126,fpga_axi_m0_w_data[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_12_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_39,30,66,39,F2A_2127,fpga_axi_m0_w_data[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_13_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_40,30,66,40,F2A_2128,fpga_axi_m0_w_data[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_14_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_41,30,66,41,F2A_2129,fpga_axi_m0_w_data[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_15_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_42,30,66,42,F2A_2130,fpga_axi_m0_w_data[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_16_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_43,30,66,43,F2A_2131,fpga_axi_m0_w_data[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_17_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_44,30,66,44,F2A_2132,fpga_axi_m0_w_data[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_18_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_45,30,66,45,F2A_2133,fpga_axi_m0_w_data[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_19_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_46,30,66,46,F2A_2134,fpga_axi_m0_w_data[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_20_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_47,30,66,47,F2A_2135,fpga_axi_m0_w_data[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_21_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_48,30,66,48,F2A_2136,fpga_axi_m0_w_data[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_22_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_49,30,66,49,F2A_2137,fpga_axi_m0_w_data[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_23_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_50,30,66,50,F2A_2138,fpga_axi_m0_w_data[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_24_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_51,30,66,51,F2A_2139,fpga_axi_m0_w_data[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_25_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_52,30,66,52,F2A_2140,fpga_axi_m0_w_data[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_26_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_53,30,66,53,F2A_2141,fpga_axi_m0_w_data[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_27_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_54,30,66,54,F2A_2142,fpga_axi_m0_w_data[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_28_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_55,30,66,55,F2A_2143,fpga_axi_m0_w_data[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_29_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_56,30,66,56,F2A_2144,fpga_axi_m0_w_data[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_30_o,,
AXI_4_M0,,,,,,,,FPGA_30_66_57,30,66,57,F2A_2145,fpga_axi_m0_w_data[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wdata_31_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_0,32,66,0,A2F_2232,fpga_axi_m0_r_data[47],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_47_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_1,32,66,1,A2F_2233,fpga_axi_m0_r_data[48],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_48_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_2,32,66,2,A2F_2234,fpga_axi_m0_r_data[49],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_49_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_3,32,66,3,A2F_2235,fpga_axi_m0_r_data[50],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_50_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_4,32,66,4,A2F_2236,fpga_axi_m0_r_data[51],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_51_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_5,32,66,5,A2F_2237,fpga_axi_m0_r_data[52],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_52_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_6,32,66,6,A2F_2238,fpga_axi_m0_r_data[53],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_53_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_7,32,66,7,A2F_2239,fpga_axi_m0_r_data[54],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_54_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_8,32,66,8,A2F_2240,fpga_axi_m0_r_data[55],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_55_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_9,32,66,9,A2F_2241,fpga_axi_m0_r_data[56],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_56_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_10,32,66,10,A2F_2242,fpga_axi_m0_r_data[57],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_57_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_11,32,66,11,A2F_2243,fpga_axi_m0_r_data[58],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_58_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_12,32,66,12,A2F_2244,fpga_axi_m0_r_data[59],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_59_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_13,32,66,13,A2F_2245,fpga_axi_m0_r_data[60],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_60_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_14,32,66,14,A2F_2246,fpga_axi_m0_r_data[61],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_61_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_15,32,66,15,A2F_2247,fpga_axi_m0_r_data[62],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_62_i,,
AXI_4_M0,,,,,,,,FPGA_32_66_16,32,66,16,A2F_2248,fpga_axi_m0_r_data[63],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_63_i,,
AXI_4_M1,,,,,,,,FPGA_32_66_24,32,66,24,F2A_2256,fpga_axi_m1_ar_addr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_12_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_25,32,66,25,F2A_2257,fpga_axi_m1_ar_addr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_13_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_26,32,66,26,F2A_2258,fpga_axi_m1_ar_addr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_14_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_27,32,66,27,F2A_2259,fpga_axi_m1_ar_addr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_15_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_28,32,66,28,F2A_2260,fpga_axi_m1_ar_addr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_16_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_29,32,66,29,F2A_2261,fpga_axi_m1_ar_addr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_17_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_30,32,66,30,F2A_2262,fpga_axi_m1_ar_addr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_18_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_31,32,66,31,F2A_2263,fpga_axi_m1_ar_addr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_19_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_32,32,66,32,F2A_2264,fpga_axi_m1_ar_addr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_20_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_33,32,66,33,F2A_2265,fpga_axi_m1_ar_addr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_21_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_34,32,66,34,F2A_2266,fpga_axi_m1_ar_addr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_22_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_35,32,66,35,F2A_2267,fpga_axi_m1_ar_addr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_23_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_36,32,66,36,F2A_2268,fpga_axi_m1_ar_addr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_24_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_37,32,66,37,F2A_2269,fpga_axi_m1_ar_addr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_25_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_38,32,66,38,F2A_2270,fpga_axi_m1_ar_addr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_26_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_39,32,66,39,F2A_2271,fpga_axi_m1_ar_addr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_27_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_40,32,66,40,F2A_2272,fpga_axi_m1_ar_addr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_28_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_41,32,66,41,F2A_2273,fpga_axi_m1_ar_addr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_29_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_42,32,66,42,F2A_2274,fpga_axi_m1_ar_addr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_30_o,,
AXI_4_M1,,,,,,,,FPGA_32_66_43,32,66,43,F2A_2275,fpga_axi_m1_ar_addr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_31_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_44,32,66,44,F2A_2276,fpga_axi_m0_w_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wvalid_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_45,32,66,45,F2A_2277,fpga_axi_m0_w_strb[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_0_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_46,32,66,46,F2A_2278,fpga_axi_m0_w_strb[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_1_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_47,32,66,47,F2A_2279,fpga_axi_m0_w_strb[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_2_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_48,32,66,48,F2A_2280,fpga_axi_m0_w_strb[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_3_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_49,32,66,49,F2A_2281,fpga_axi_m0_w_strb[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_4_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_50,32,66,50,F2A_2282,fpga_axi_m0_w_strb[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_5_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_51,32,66,51,F2A_2283,fpga_axi_m0_w_strb[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_6_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_52,32,66,52,F2A_2284,fpga_axi_m0_w_strb[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wstrb_7_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_53,32,66,53,F2A_2285,fpga_axi_m0_w_last,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_wlast_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_54,32,66,54,F2A_2286,fpga_axi_m0_aw_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awvalid_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_55,32,66,55,F2A_2287,fpga_axi_m0_aw_size[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awsize_0_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_56,32,66,56,F2A_2288,fpga_axi_m0_aw_size[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awsize_1_o,,
AXI_4_M0,,,,,,,,FPGA_32_66_57,32,66,57,F2A_2289,fpga_axi_m0_aw_size[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_awsize_2_o,,
AXI_4_M0,,,,,,,,FPGA_33_66_0,33,66,0,A2F_2304,fpga_axi_m0_r_data[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_30_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_1,33,66,1,A2F_2305,fpga_axi_m0_r_data[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_31_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_2,33,66,2,A2F_2306,fpga_axi_m0_r_data[32],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_32_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_3,33,66,3,A2F_2307,fpga_axi_m0_r_data[33],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_33_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_4,33,66,4,A2F_2308,fpga_axi_m0_r_data[34],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_34_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_5,33,66,5,A2F_2309,fpga_axi_m0_r_data[35],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_35_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_6,33,66,6,A2F_2310,fpga_axi_m0_r_data[36],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_36_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_7,33,66,7,A2F_2311,fpga_axi_m0_r_data[37],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_37_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_8,33,66,8,A2F_2312,fpga_axi_m0_r_data[38],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_38_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_9,33,66,9,A2F_2313,fpga_axi_m0_r_data[39],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_39_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_10,33,66,10,A2F_2314,fpga_axi_m0_r_data[40],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_40_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_11,33,66,11,A2F_2315,fpga_axi_m0_r_data[41],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_41_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_12,33,66,12,A2F_2316,fpga_axi_m0_r_data[42],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_42_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_13,33,66,13,A2F_2317,fpga_axi_m0_r_data[43],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_43_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_14,33,66,14,A2F_2318,fpga_axi_m0_r_data[44],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_44_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_15,33,66,15,A2F_2319,fpga_axi_m0_r_data[45],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_45_i,,
AXI_4_M0,,,,,,,,FPGA_33_66_16,33,66,16,A2F_2320,fpga_axi_m0_r_data[46],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_46_i,,
AXI_4_M1,,,,,,,,FPGA_33_66_24,33,66,24,F2A_2328,fpga_axi_m1_ar_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arvalid_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_25,33,66,25,F2A_2329,fpga_axi_m1_ar_size[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arsize_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_26,33,66,26,F2A_2330,fpga_axi_m1_ar_size[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arsize_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_27,33,66,27,F2A_2331,fpga_axi_m1_ar_size[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arsize_2_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_28,33,66,28,F2A_2332,fpga_axi_m1_ar_prot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arprot_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_29,33,66,29,F2A_2333,fpga_axi_m1_ar_prot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arprot_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_30,33,66,30,F2A_2334,fpga_axi_m1_ar_prot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arprot_2_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_31,33,66,31,F2A_2335,fpga_axi_m1_ar_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arlock_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_32,33,66,32,F2A_2336,fpga_axi_m1_ar_len[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arlen_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_33,33,66,33,F2A_2337,fpga_axi_m1_ar_len[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arlen_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_34,33,66,34,F2A_2338,fpga_axi_m1_ar_len[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arlen_2_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_35,33,66,35,F2A_2339,fpga_axi_m1_ar_len[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arlen_3_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_36,33,66,36,F2A_2340,fpga_axi_m1_ar_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arid_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_37,33,66,37,F2A_2341,fpga_axi_m1_ar_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arid_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_38,33,66,38,F2A_2342,fpga_axi_m1_ar_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arid_2_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_39,33,66,39,F2A_2343,fpga_axi_m1_ar_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arid_3_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_40,33,66,40,F2A_2344,fpga_axi_m1_ar_cache[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arcache_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_41,33,66,41,F2A_2345,fpga_axi_m1_ar_cache[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arcache_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_42,33,66,42,F2A_2346,fpga_axi_m1_ar_cache[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arcache_2_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_43,33,66,43,F2A_2347,fpga_axi_m1_ar_cache[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arcache_3_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_44,33,66,44,F2A_2348,fpga_axi_m1_ar_burst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arburst_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_45,33,66,45,F2A_2349,fpga_axi_m1_ar_burst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_arburst_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_46,33,66,46,F2A_2350,fpga_axi_m1_ar_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_0_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_47,33,66,47,F2A_2351,fpga_axi_m1_ar_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_1_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_48,33,66,48,F2A_2352,fpga_axi_m1_ar_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_2_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_49,33,66,49,F2A_2353,fpga_axi_m1_ar_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_3_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_50,33,66,50,F2A_2354,fpga_axi_m1_ar_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_4_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_51,33,66,51,F2A_2355,fpga_axi_m1_ar_addr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_5_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_52,33,66,52,F2A_2356,fpga_axi_m1_ar_addr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_6_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_53,33,66,53,F2A_2357,fpga_axi_m1_ar_addr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_7_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_54,33,66,54,F2A_2358,fpga_axi_m1_ar_addr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_8_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_55,33,66,55,F2A_2359,fpga_axi_m1_ar_addr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_9_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_56,33,66,56,F2A_2360,fpga_axi_m1_ar_addr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_10_o,,
AXI_4_M1,,,,,,,,FPGA_33_66_57,33,66,57,F2A_2361,fpga_axi_m1_ar_addr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_araddr_11_o,,
AXI_4_M0,,,,,,,,FPGA_34_66_0,34,66,0,A2F_2376,fpga_axi_m0_r_data[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_13_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_1,34,66,1,A2F_2377,fpga_axi_m0_r_data[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_14_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_2,34,66,2,A2F_2378,fpga_axi_m0_r_data[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_15_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_3,34,66,3,A2F_2379,fpga_axi_m0_r_data[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_16_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_4,34,66,4,A2F_2380,fpga_axi_m0_r_data[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_17_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_5,34,66,5,A2F_2381,fpga_axi_m0_r_data[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_18_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_6,34,66,6,A2F_2382,fpga_axi_m0_r_data[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_19_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_7,34,66,7,A2F_2383,fpga_axi_m0_r_data[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_20_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_8,34,66,8,A2F_2384,fpga_axi_m0_r_data[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_21_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_9,34,66,9,A2F_2385,fpga_axi_m0_r_data[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_22_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_10,34,66,10,A2F_2386,fpga_axi_m0_r_data[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_23_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_11,34,66,11,A2F_2387,fpga_axi_m0_r_data[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_24_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_12,34,66,12,A2F_2388,fpga_axi_m0_r_data[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_25_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_13,34,66,13,A2F_2389,fpga_axi_m0_r_data[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_26_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_14,34,66,14,A2F_2390,fpga_axi_m0_r_data[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_27_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_15,34,66,15,A2F_2391,fpga_axi_m0_r_data[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_28_i,,
AXI_4_M0,,,,,,,,FPGA_34_66_16,34,66,16,A2F_2392,fpga_axi_m0_r_data[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_29_i,,
AXI_4_M1,,,,,,,,FPGA_34_66_24,34,66,24,F2A_2400,fpga_axi_m1_aw_burst[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awburst_0_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_25,34,66,25,F2A_2401,fpga_axi_m1_aw_burst[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awburst_1_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_26,34,66,26,F2A_2402,fpga_axi_m1_aw_addr[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_0_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_27,34,66,27,F2A_2403,fpga_axi_m1_aw_addr[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_1_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_28,34,66,28,F2A_2404,fpga_axi_m1_aw_addr[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_2_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_29,34,66,29,F2A_2405,fpga_axi_m1_aw_addr[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_3_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_30,34,66,30,F2A_2406,fpga_axi_m1_aw_addr[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_4_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_31,34,66,31,F2A_2407,fpga_axi_m1_aw_addr[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_5_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_32,34,66,32,F2A_2408,fpga_axi_m1_aw_addr[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_6_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_33,34,66,33,F2A_2409,fpga_axi_m1_aw_addr[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_7_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_34,34,66,34,F2A_2410,fpga_axi_m1_aw_addr[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_8_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_35,34,66,35,F2A_2411,fpga_axi_m1_aw_addr[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_9_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_36,34,66,36,F2A_2412,fpga_axi_m1_aw_addr[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_10_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_37,34,66,37,F2A_2413,fpga_axi_m1_aw_addr[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_11_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_38,34,66,38,F2A_2414,fpga_axi_m1_aw_addr[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_12_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_39,34,66,39,F2A_2415,fpga_axi_m1_aw_addr[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_13_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_40,34,66,40,F2A_2416,fpga_axi_m1_aw_addr[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_14_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_41,34,66,41,F2A_2417,fpga_axi_m1_aw_addr[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_15_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_42,34,66,42,F2A_2418,fpga_axi_m1_aw_addr[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_16_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_43,34,66,43,F2A_2419,fpga_axi_m1_aw_addr[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_17_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_44,34,66,44,F2A_2420,fpga_axi_m1_aw_addr[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_18_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_45,34,66,45,F2A_2421,fpga_axi_m1_aw_addr[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_19_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_46,34,66,46,F2A_2422,fpga_axi_m1_aw_addr[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_20_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_47,34,66,47,F2A_2423,fpga_axi_m1_aw_addr[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_21_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_48,34,66,48,F2A_2424,fpga_axi_m1_aw_addr[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_22_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_49,34,66,49,F2A_2425,fpga_axi_m1_aw_addr[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_23_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_50,34,66,50,F2A_2426,fpga_axi_m1_aw_addr[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_24_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_51,34,66,51,F2A_2427,fpga_axi_m1_aw_addr[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_25_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_52,34,66,52,F2A_2428,fpga_axi_m1_aw_addr[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_26_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_53,34,66,53,F2A_2429,fpga_axi_m1_aw_addr[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_27_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_54,34,66,54,F2A_2430,fpga_axi_m1_aw_addr[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_28_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_55,34,66,55,F2A_2431,fpga_axi_m1_aw_addr[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_29_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_56,34,66,56,F2A_2432,fpga_axi_m1_aw_addr[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_30_o,,
AXI_4_M1,,,,,,,,FPGA_34_66_57,34,66,57,F2A_2433,fpga_axi_m1_aw_addr[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awaddr_31_o,,
AXI_4_M0,,,,,,,,FPGA_36_66_0,36,66,0,A2F_2520,fpga_axi_m0_r_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rid_0_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_1,36,66,1,A2F_2521,fpga_axi_m0_r_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rid_1_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_2,36,66,2,A2F_2522,fpga_axi_m0_r_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rid_2_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_3,36,66,3,A2F_2523,fpga_axi_m0_r_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rid_3_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_4,36,66,4,A2F_2524,fpga_axi_m0_r_data[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_0_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_5,36,66,5,A2F_2525,fpga_axi_m0_r_data[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_1_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_6,36,66,6,A2F_2526,fpga_axi_m0_r_data[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_2_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_7,36,66,7,A2F_2527,fpga_axi_m0_r_data[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_3_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_8,36,66,8,A2F_2528,fpga_axi_m0_r_data[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_4_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_9,36,66,9,A2F_2529,fpga_axi_m0_r_data[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_5_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_10,36,66,10,A2F_2530,fpga_axi_m0_r_data[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_6_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_11,36,66,11,A2F_2531,fpga_axi_m0_r_data[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_7_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_12,36,66,12,A2F_2532,fpga_axi_m0_r_data[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_8_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_13,36,66,13,A2F_2533,fpga_axi_m0_r_data[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_9_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_14,36,66,14,A2F_2534,fpga_axi_m0_r_data[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_10_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_15,36,66,15,A2F_2535,fpga_axi_m0_r_data[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_11_i,,
AXI_4_M0,,,,,,,,FPGA_36_66_16,36,66,16,A2F_2536,fpga_axi_m0_r_data[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m0_rdata_12_i,,
AXI_4_M1,,,,,,,,FPGA_36_66_30,36,66,30,F2A_2550,fpga_axi_m1_w_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wvalid_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_31,36,66,31,F2A_2551,fpga_axi_m1_w_strb[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wstrb_0_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_32,36,66,32,F2A_2552,fpga_axi_m1_w_strb[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wstrb_1_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_33,36,66,33,F2A_2553,fpga_axi_m1_w_strb[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wstrb_2_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_34,36,66,34,F2A_2554,fpga_axi_m1_w_strb[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wstrb_3_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_35,36,66,35,F2A_2555,fpga_axi_m1_w_last,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wlast_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_36,36,66,36,F2A_2556,fpga_axi_m1_r_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rready_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_37,36,66,37,F2A_2557,fpga_axi_m1_b_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bready_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_38,36,66,38,F2A_2558,fpga_axi_m1_aw_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awvalid_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_39,36,66,39,F2A_2559,fpga_axi_m1_aw_size[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awsize_0_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_40,36,66,40,F2A_2560,fpga_axi_m1_aw_size[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awsize_1_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_41,36,66,41,F2A_2561,fpga_axi_m1_aw_size[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awsize_2_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_42,36,66,42,F2A_2562,fpga_axi_m1_aw_prot[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awprot_0_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_43,36,66,43,F2A_2563,fpga_axi_m1_aw_prot[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awprot_1_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_44,36,66,44,F2A_2564,fpga_axi_m1_aw_prot[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awprot_2_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_45,36,66,45,F2A_2565,fpga_axi_m1_aw_lock,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awlock_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_46,36,66,46,F2A_2566,fpga_axi_m1_aw_len[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awlen_0_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_47,36,66,47,F2A_2567,fpga_axi_m1_aw_len[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awlen_1_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_48,36,66,48,F2A_2568,fpga_axi_m1_aw_len[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awlen_2_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_49,36,66,49,F2A_2569,fpga_axi_m1_aw_len[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awlen_3_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_50,36,66,50,F2A_2570,fpga_axi_m1_aw_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awid_0_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_51,36,66,51,F2A_2571,fpga_axi_m1_aw_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awid_1_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_52,36,66,52,F2A_2572,fpga_axi_m1_aw_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awid_2_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_53,36,66,53,F2A_2573,fpga_axi_m1_aw_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awid_3_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_54,36,66,54,F2A_2574,fpga_axi_m1_aw_cache[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awcache_0_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_55,36,66,55,F2A_2575,fpga_axi_m1_aw_cache[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awcache_1_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_56,36,66,56,F2A_2576,fpga_axi_m1_aw_cache[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awcache_2_o,,
AXI_4_M1,,,,,,,,FPGA_36_66_57,36,66,57,F2A_2577,fpga_axi_m1_aw_cache[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_awcache_3_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_1,37,66,1,A2F_2593,fpga_axi_m1_w_ready,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wready_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_2,37,66,2,A2F_2594,fpga_axi_m1_r_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rvalid_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_3,37,66,3,A2F_2595,fpga_axi_m1_r_resp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rresp_0_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_4,37,66,4,A2F_2596,fpga_axi_m1_r_resp[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rresp_1_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_5,37,66,5,A2F_2597,fpga_axi_m1_r_last,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rlast_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_6,37,66,6,A2F_2598,fpga_axi_m1_r_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rid_0_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_7,37,66,7,A2F_2599,fpga_axi_m1_r_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rid_1_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_8,37,66,8,A2F_2600,fpga_axi_m1_r_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rid_2_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_9,37,66,9,A2F_2601,fpga_axi_m1_r_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rid_3_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_10,37,66,10,A2F_2602,fpga_axi_m1_b_valid,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bvalid_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_11,37,66,11,A2F_2603,fpga_axi_m1_b_resp[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bresp_0_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_12,37,66,12,A2F_2604,fpga_axi_m1_b_resp[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bresp_1_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_13,37,66,13,A2F_2605,fpga_axi_m1_b_id[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bid_0_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_14,37,66,14,A2F_2606,fpga_axi_m1_b_id[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bid_1_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_15,37,66,15,A2F_2607,fpga_axi_m1_b_id[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bid_2_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_16,37,66,16,A2F_2608,fpga_axi_m1_b_id[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_bid_3_i,,
AXI_4_M1,,,,,,,,FPGA_37_66_26,37,66,26,F2A_2618,fpga_axi_m1_w_data[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_0_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_27,37,66,27,F2A_2619,fpga_axi_m1_w_data[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_1_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_28,37,66,28,F2A_2620,fpga_axi_m1_w_data[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_2_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_29,37,66,29,F2A_2621,fpga_axi_m1_w_data[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_3_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_30,37,66,30,F2A_2622,fpga_axi_m1_w_data[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_4_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_31,37,66,31,F2A_2623,fpga_axi_m1_w_data[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_5_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_32,37,66,32,F2A_2624,fpga_axi_m1_w_data[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_6_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_33,37,66,33,F2A_2625,fpga_axi_m1_w_data[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_7_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_34,37,66,34,F2A_2626,fpga_axi_m1_w_data[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_8_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_35,37,66,35,F2A_2627,fpga_axi_m1_w_data[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_9_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_36,37,66,36,F2A_2628,fpga_axi_m1_w_data[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_10_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_37,37,66,37,F2A_2629,fpga_axi_m1_w_data[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_11_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_38,37,66,38,F2A_2630,fpga_axi_m1_w_data[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_12_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_39,37,66,39,F2A_2631,fpga_axi_m1_w_data[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_13_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_40,37,66,40,F2A_2632,fpga_axi_m1_w_data[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_14_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_41,37,66,41,F2A_2633,fpga_axi_m1_w_data[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_15_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_42,37,66,42,F2A_2634,fpga_axi_m1_w_data[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_16_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_43,37,66,43,F2A_2635,fpga_axi_m1_w_data[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_17_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_44,37,66,44,F2A_2636,fpga_axi_m1_w_data[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_18_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_45,37,66,45,F2A_2637,fpga_axi_m1_w_data[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_19_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_46,37,66,46,F2A_2638,fpga_axi_m1_w_data[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_20_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_47,37,66,47,F2A_2639,fpga_axi_m1_w_data[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_21_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_48,37,66,48,F2A_2640,fpga_axi_m1_w_data[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_22_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_49,37,66,49,F2A_2641,fpga_axi_m1_w_data[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_23_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_50,37,66,50,F2A_2642,fpga_axi_m1_w_data[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_24_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_51,37,66,51,F2A_2643,fpga_axi_m1_w_data[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_25_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_52,37,66,52,F2A_2644,fpga_axi_m1_w_data[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_26_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_53,37,66,53,F2A_2645,fpga_axi_m1_w_data[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_27_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_54,37,66,54,F2A_2646,fpga_axi_m1_w_data[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_28_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_55,37,66,55,F2A_2647,fpga_axi_m1_w_data[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_29_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_56,37,66,56,F2A_2648,fpga_axi_m1_w_data[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_30_o,,
AXI_4_M1,,,,,,,,FPGA_37_66_57,37,66,57,F2A_2649,fpga_axi_m1_w_data[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_wdata_31_o,,
AXI_4_M1,,,,,,,,FPGA_38_66_0,38,66,0,A2F_2664,fpga_axi_m1_r_data[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_15_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_1,38,66,1,A2F_2665,fpga_axi_m1_r_data[16],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_16_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_2,38,66,2,A2F_2666,fpga_axi_m1_r_data[17],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_17_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_3,38,66,3,A2F_2667,fpga_axi_m1_r_data[18],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_18_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_4,38,66,4,A2F_2668,fpga_axi_m1_r_data[19],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_19_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_5,38,66,5,A2F_2669,fpga_axi_m1_r_data[20],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_20_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_6,38,66,6,A2F_2670,fpga_axi_m1_r_data[21],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_21_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_7,38,66,7,A2F_2671,fpga_axi_m1_r_data[22],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_22_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_8,38,66,8,A2F_2672,fpga_axi_m1_r_data[23],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_23_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_9,38,66,9,A2F_2673,fpga_axi_m1_r_data[24],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_24_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_10,38,66,10,A2F_2674,fpga_axi_m1_r_data[25],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_25_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_11,38,66,11,A2F_2675,fpga_axi_m1_r_data[26],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_26_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_12,38,66,12,A2F_2676,fpga_axi_m1_r_data[27],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_27_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_13,38,66,13,A2F_2677,fpga_axi_m1_r_data[28],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_28_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_14,38,66,14,A2F_2678,fpga_axi_m1_r_data[29],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_29_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_15,38,66,15,A2F_2679,fpga_axi_m1_r_data[30],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_30_i,,
AXI_4_M1,,,,,,,,FPGA_38_66_16,38,66,16,A2F_2680,fpga_axi_m1_r_data[31],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_31_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_1,40,66,1,A2F_2809,fpga_axi_m1_r_data[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_0_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_2,40,66,2,A2F_2810,fpga_axi_m1_r_data[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_1_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_3,40,66,3,A2F_2811,fpga_axi_m1_r_data[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_2_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_4,40,66,4,A2F_2812,fpga_axi_m1_r_data[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_3_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_5,40,66,5,A2F_2813,fpga_axi_m1_r_data[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_4_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_6,40,66,6,A2F_2814,fpga_axi_m1_r_data[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_5_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_7,40,66,7,A2F_2815,fpga_axi_m1_r_data[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_6_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_8,40,66,8,A2F_2816,fpga_axi_m1_r_data[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_7_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_9,40,66,9,A2F_2817,fpga_axi_m1_r_data[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_8_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_10,40,66,10,A2F_2818,fpga_axi_m1_r_data[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_9_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_11,40,66,11,A2F_2819,fpga_axi_m1_r_data[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_10_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_12,40,66,12,A2F_2820,fpga_axi_m1_r_data[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_11_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_13,40,66,13,A2F_2821,fpga_axi_m1_r_data[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_12_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_14,40,66,14,A2F_2822,fpga_axi_m1_r_data[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_13_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_15,40,66,15,A2F_2823,fpga_axi_m1_r_data[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_rdata_14_i,,
AXI_4_M1,,,,,,,,FPGA_40_66_16,40,66,16,A2F_2824,rst_n_fpga1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,m1_aresetn_i,,
DMA,,,,,,,,FPGA_52_66_28,52,66,28,F2A_3700,dma_req_fpga[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_0_o,,
DMA,,,,,,,,FPGA_52_66_29,52,66,29,F2A_3701,dma_req_fpga[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_1_o,,
DMA,,,,,,,,FPGA_52_66_30,52,66,30,F2A_3702,dma_req_fpga[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_2_o,,
DMA,,,,,,,,FPGA_52_66_31,52,66,31,F2A_3703,dma_req_fpga[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_req_3_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_32,52,66,32,F2A_3704,fpga_irq_src[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_0_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_33,52,66,33,F2A_3705,fpga_irq_src[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_1_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_34,52,66,34,F2A_3706,fpga_irq_src[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_2_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_35,52,66,35,F2A_3707,fpga_irq_src[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_3_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_36,52,66,36,F2A_3708,fpga_irq_src[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_4_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_37,52,66,37,F2A_3709,fpga_irq_src[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_5_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_38,52,66,38,F2A_3710,fpga_irq_src[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_6_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_39,52,66,39,F2A_3711,fpga_irq_src[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_7_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_40,52,66,40,F2A_3712,fpga_irq_src[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_8_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_41,52,66,41,F2A_3713,fpga_irq_src[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_9_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_42,52,66,42,F2A_3714,fpga_irq_src[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_10_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_43,52,66,43,F2A_3715,fpga_irq_src[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_11_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_44,52,66,44,F2A_3716,fpga_irq_src[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_12_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_45,52,66,45,F2A_3717,fpga_irq_src[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_13_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_46,52,66,46,F2A_3718,fpga_irq_src[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_14_o,,
CPU_IRQ,,,,,,,,FPGA_52_66_47,52,66,47,F2A_3719,fpga_irq_src[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,cpu_irq_15_o,,
DMA,,,,,,,,FPGA_53_66_46,53,66,46,F2A_3790,rst_n_fpga_fabric_dma,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_rst_n_o,,
CPU_IRQ,,,,,,,,FPGA_53_66_47,53,66,47,F2A_3791,rst_n_fpga_fabric_irq,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,irq_rst_n_o,,
GPIO,,,,,,,,FPGA_53_66_45,53,66,45,F2A_3789,rst_n_fpga_fabric_gpio,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpio_rst_n_o,,
TIMER_IRQ,,,,,,,,FPGA_56_66_9,56,66,9,A2F_3969,fpga_irq_set[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,timer_irq_i,,
USB_IRQ,,,,,,,,FPGA_56_66_10,56,66,10,A2F_3970,fpga_irq_set[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,usb_irq_i,,
ETH_IRQ,,,,,,,,FPGA_56_66_11,56,66,11,A2F_3971,fpga_irq_set[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,eth_irq_i,,
UART0_IRQ,,,,,,,,FPGA_54_66_0,54,66,0,A2F_3816,fpga_irq_set[4],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,uart0_irq_i,,
UART1_IRQ,,,,,,,,FPGA_54_66_1,54,66,1,A2F_3817,fpga_irq_set[5],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,uart1_irq_i,,
SPI_IRQ,,,,,,,,FPGA_54_66_2,54,66,2,A2F_3818,fpga_irq_set[6],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,spi_irq_i,,
I2C_IRQ,,,,,,,,FPGA_54_66_3,54,66,3,A2F_3819,fpga_irq_set[7],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,i2c_irq_i,,
GPIO_IRQ,,,,,,,,FPGA_54_66_4,54,66,4,A2F_3820,fpga_irq_set[8],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,gpio_irq_i,,
DMA_IRQ,,,,,,,,FPGA_54_66_5,54,66,5,A2F_3821,fpga_irq_set[9],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_irq_i,,
DDR_IRQ,,,,,,,,FPGA_54_66_6,54,66,6,A2F_3822,fpga_irq_set[10],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,ddr_irq_i,,
RSVD_IRQ,,,,,,,,FPGA_54_66_7,54,66,7,A2F_3823,fpga_irq_set[11],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,rsvd_0_irq_i,,
RSVD_IRQ,,,,,,,,FPGA_54_66_8,54,66,8,A2F_3824,fpga_irq_set[12],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,rsvd_1_irq_i,,
FPGA0_MB_IRQ,,,,,,,,FPGA_54_66_9,54,66,9,A2F_3825,fpga_irq_set[13],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga0_mb_irq_i,,
FPGA1_MB_IRQ,,,,,,,,FPGA_54_66_10,54,66,10,A2F_3826,fpga_irq_set[14],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,fpga1_mb_irq_i,,
PUFCC_IRQ,,,,,,,,FPGA_54_66_11,54,66,11,A2F_3827,fpga_irq_set[15],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,pufcc_irq_i,,
DMA,,,,,,,,FPGA_56_66_4,56,66,4,A2F_3964,dma_ack_fpga[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_0_i,,
DMA,,,,,,,,FPGA_56_66_5,56,66,5,A2F_3965,dma_ack_fpga[1],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_1_i,,
DMA,,,,,,,,FPGA_56_66_6,56,66,6,A2F_3966,dma_ack_fpga[2],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_2_i,,
DMA,,,,,,,,FPGA_56_66_7,56,66,7,A2F_3967,dma_ack_fpga[3],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,dma_ack_3_i,,
RSVD_IRQ,,,,,,,,FPGA_56_66_8,56,66,8,A2F_3968,fpga_irq_set[0],,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,rsvd_3_irq_i,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_0,1,2,0,F2A_72,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_1,1,2,1,F2A_73,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_2,1,2,2,F2A_74,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_3,1,2,3,F2A_75,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_4,1,2,4,F2A_76,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_5,1,2,5,F2A_77,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_6,1,2,6,F2A_78,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_7,1,2,7,F2A_79,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_2_8,1,2,8,F2A_80,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_48,1,2,48,A2F_120,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_49,1,2,49,A2F_121,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_50,1,2,50,A2F_122,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_51,1,2,51,A2F_123,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_52,1,2,52,A2F_124,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_2_53,1,2,53,A2F_125,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_54,1,2,54,A2F_126,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_55,1,2,55,A2F_127,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_56,1,2,56,A2F_128,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_57,1,2,57,A2F_129,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_2_58,1,2,58,A2F_130,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,70,40,1000,1000,FPGA_1_3_0,1,3,0,F2A_144,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_1,1,3,1,F2A_145,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_2,1,3,2,F2A_146,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_3,1,3,3,F2A_147,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_4,1,3,4,F2A_148,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_5,1,3,5,F2A_149,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_6,1,3,6,F2A_150,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_7,1,3,7,F2A_151,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_8,1,3,8,F2A_152,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,200,40,1000,2000,FPGA_1_3_9,1,3,9,F2A_153,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_10,1,3,10,F2A_154,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_11,1,3,11,F2A_155,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_12,1,3,12,F2A_156,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,330,40,1000,3000,FPGA_1_3_13,1,3,13,F2A_157,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_14,1,3,14,F2A_158,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_15,1,3,15,F2A_159,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_16,1,3,16,F2A_160,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_17,1,3,17,F2A_161,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_18,1,3,18,F2A_162,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_19,1,3,19,F2A_163,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_20,1,3,20,F2A_164,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_21,1,3,21,F2A_165,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_22,1,3,22,F2A_166,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,720,40,1000,6000,FPGA_1_3_23,1,3,23,F2A_167,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_3_48,1,3,48,A2F_192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_3_49,1,3,49,A2F_193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,460,40,1000,4000,FPGA_1_3_50,1,3,50,A2F_194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_51,1,3,51,A2F_195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_52,1,3,52,A2F_196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_53,1,3,53,A2F_197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_54,1,3,54,A2F_198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_55,1,3,55,A2F_199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_56,1,3,56,A2F_200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_57,1,3,57,A2F_201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_1,HR_1_0_0P,P23,590,40,1000,5000,FPGA_1_3_58,1,3,58,A2F_202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_2,HR_1_22_11P,J22,980,40,2000,1000,FPGA_1_3_59,1,3,59,A2F_203,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,70,40,1000,1000,FPGA_1_4_0,1,4,0,F2A_216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_1,1,4,1,F2A_217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_2,1,4,2,F2A_218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_3,1,4,3,F2A_219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_4,1,4,4,F2A_220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_5,1,4,5,F2A_221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_6,1,4,6,F2A_222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_7,1,4,7,F2A_223,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_8,1,4,8,F2A_224,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,200,40,1000,2000,FPGA_1_4_9,1,4,9,F2A_225,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_1_4_10,1,4,10,F2A_226,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_1_4_11,1,4,11,F2A_227,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_1_4_12,1,4,12,F2A_228,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,330,40,1000,3000,FPGA_1_4_13,1,4,13,F2A_229,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_14,1,4,14,F2A_230,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_15,1,4,15,F2A_231,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_16,1,4,16,F2A_232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_17,1,4,17,F2A_233,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_18,1,4,18,F2A_234,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_19,1,4,19,F2A_235,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_20,1,4,20,F2A_236,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_21,1,4,21,F2A_237,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_22,1,4,22,F2A_238,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,720,40,1000,6000,FPGA_1_4_23,1,4,23,F2A_239,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,460,40,1000,4000,FPGA_1_4_48,1,4,48,A2F_264,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,460,40,1000,4000,FPGA_1_4_49,1,4,49,A2F_265,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,460,40,1000,4000,FPGA_1_4_50,1,4,50,A2F_266,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_51,1,4,51,A2F_267,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_52,1,4,52,A2F_268,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_53,1,4,53,A2F_269,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_54,1,4,54,A2F_270,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_55,1,4,55,A2F_271,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_56,1,4,56,A2F_272,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_57,1,4,57,A2F_273,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_3,HR_1_32_16P,J23,590,40,1000,5000,FPGA_1_4_58,1,4,58,A2F_274,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_4,HR_1_6_3P,K27,980,40,2000,1000,FPGA_1_4_59,1,4,59,A2F_275,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,70,40,1000,1000,FPGA_1_5_0,1,5,0,F2A_288,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_1,1,5,1,F2A_289,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_2,1,5,2,F2A_290,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_3,1,5,3,F2A_291,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_4,1,5,4,F2A_292,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_5,1,5,5,F2A_293,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_6,1,5,6,F2A_294,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_7,1,5,7,F2A_295,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_8,1,5,8,F2A_296,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,200,40,1000,2000,FPGA_1_5_9,1,5,9,F2A_297,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_1_5_10,1,5,10,F2A_298,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_1_5_11,1,5,11,F2A_299,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_1_5_12,1,5,12,F2A_300,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,330,40,1000,3000,FPGA_1_5_13,1,5,13,F2A_301,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_14,1,5,14,F2A_302,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_15,1,5,15,F2A_303,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_16,1,5,16,F2A_304,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_17,1,5,17,F2A_305,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_18,1,5,18,F2A_306,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_19,1,5,19,F2A_307,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_20,1,5,20,F2A_308,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_21,1,5,21,F2A_309,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_22,1,5,22,F2A_310,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,720,40,1000,6000,FPGA_1_5_23,1,5,23,F2A_311,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,460,40,1000,4000,FPGA_1_5_48,1,5,48,A2F_336,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,460,40,1000,4000,FPGA_1_5_49,1,5,49,A2F_337,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,460,40,1000,4000,FPGA_1_5_50,1,5,50,A2F_338,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_51,1,5,51,A2F_339,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_52,1,5,52,A2F_340,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_53,1,5,53,A2F_341,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_54,1,5,54,A2F_342,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_55,1,5,55,A2F_343,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_56,1,5,56,A2F_344,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_57,1,5,57,A2F_345,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_5,HR_1_9_4N,P26,590,40,1000,5000,FPGA_1_5_58,1,5,58,A2F_346,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_6,HR_1_8_4P,L27,980,40,2000,1000,FPGA_1_5_59,1,5,59,A2F_347,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,70,40,1000,1000,FPGA_1_6_0,1,6,0,F2A_360,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_1,1,6,1,F2A_361,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_2,1,6,2,F2A_362,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_3,1,6,3,F2A_363,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_4,1,6,4,F2A_364,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_5,1,6,5,F2A_365,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_6,1,6,6,F2A_366,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_7,1,6,7,F2A_367,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_8,1,6,8,F2A_368,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,200,40,1000,2000,FPGA_1_6_9,1,6,9,F2A_369,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_1_6_10,1,6,10,F2A_370,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_1_6_11,1,6,11,F2A_371,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_1_6_12,1,6,12,F2A_372,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,330,40,1000,3000,FPGA_1_6_13,1,6,13,F2A_373,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_14,1,6,14,F2A_374,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_15,1,6,15,F2A_375,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_16,1,6,16,F2A_376,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_17,1,6,17,F2A_377,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_18,1,6,18,F2A_378,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_19,1,6,19,F2A_379,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_20,1,6,20,F2A_380,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_21,1,6,21,F2A_381,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_22,1,6,22,F2A_382,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,720,40,1000,6000,FPGA_1_6_23,1,6,23,F2A_383,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,460,40,1000,4000,FPGA_1_6_48,1,6,48,A2F_408,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,460,40,1000,4000,FPGA_1_6_49,1,6,49,A2F_409,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,460,40,1000,4000,FPGA_1_6_50,1,6,50,A2F_410,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_51,1,6,51,A2F_411,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_52,1,6,52,A2F_412,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_53,1,6,53,A2F_413,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_54,1,6,54,A2F_414,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_55,1,6,55,A2F_415,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_56,1,6,56,A2F_416,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_57,1,6,57,A2F_417,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_7,HR_1_12_6P,P21,590,40,1000,5000,FPGA_1_6_58,1,6,58,A2F_418,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_8,HR_1_15_7N,L21,980,40,2000,1000,FPGA_1_6_59,1,6,59,A2F_419,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,70,40,1000,1000,FPGA_1_7_0,1,7,0,F2A_432,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_1,1,7,1,F2A_433,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_2,1,7,2,F2A_434,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_3,1,7,3,F2A_435,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_4,1,7,4,F2A_436,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_5,1,7,5,F2A_437,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_6,1,7,6,F2A_438,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_7,1,7,7,F2A_439,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_8,1,7,8,F2A_440,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,200,40,1000,2000,FPGA_1_7_9,1,7,9,F2A_441,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_1_7_10,1,7,10,F2A_442,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_1_7_11,1,7,11,F2A_443,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_1_7_12,1,7,12,F2A_444,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,330,40,1000,3000,FPGA_1_7_13,1,7,13,F2A_445,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_14,1,7,14,F2A_446,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_15,1,7,15,F2A_447,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_16,1,7,16,F2A_448,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_17,1,7,17,F2A_449,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_18,1,7,18,F2A_450,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_19,1,7,19,F2A_451,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_20,1,7,20,F2A_452,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_21,1,7,21,F2A_453,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_22,1,7,22,F2A_454,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,720,40,1000,6000,FPGA_1_7_23,1,7,23,F2A_455,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,460,40,1000,4000,FPGA_1_7_48,1,7,48,A2F_480,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,460,40,1000,4000,FPGA_1_7_49,1,7,49,A2F_481,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,460,40,1000,4000,FPGA_1_7_50,1,7,50,A2F_482,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_51,1,7,51,A2F_483,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_52,1,7,52,A2F_484,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_53,1,7,53,A2F_485,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_54,1,7,54,A2F_486,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_55,1,7,55,A2F_487,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_56,1,7,56,A2F_488,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_57,1,7,57,A2F_489,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_9,HR_1_17_8N,P25,590,40,1000,5000,FPGA_1_7_58,1,7,58,A2F_490,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_10,HR_1_CC_10_5P,J28,980,40,2000,1000,FPGA_1_7_59,1,7,59,A2F_491,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,70,40,1000,1000,FPGA_1_8_0,1,8,0,F2A_504,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_1,1,8,1,F2A_505,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_2,1,8,2,F2A_506,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_3,1,8,3,F2A_507,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_4,1,8,4,F2A_508,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_5,1,8,5,F2A_509,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_6,1,8,6,F2A_510,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_7,1,8,7,F2A_511,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_8,1,8,8,F2A_512,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,200,40,1000,2000,FPGA_1_8_9,1,8,9,F2A_513,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_1_8_10,1,8,10,F2A_514,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_1_8_11,1,8,11,F2A_515,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_1_8_12,1,8,12,F2A_516,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,330,40,1000,3000,FPGA_1_8_13,1,8,13,F2A_517,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_14,1,8,14,F2A_518,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_15,1,8,15,F2A_519,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_16,1,8,16,F2A_520,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_17,1,8,17,F2A_521,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_18,1,8,18,F2A_522,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_19,1,8,19,F2A_523,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_20,1,8,20,F2A_524,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_21,1,8,21,F2A_525,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_22,1,8,22,F2A_526,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,720,40,1000,6000,FPGA_1_8_23,1,8,23,F2A_527,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,460,40,1000,4000,FPGA_1_8_48,1,8,48,A2F_552,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,460,40,1000,4000,FPGA_1_8_49,1,8,49,A2F_553,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,460,40,1000,4000,FPGA_1_8_50,1,8,50,A2F_554,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_51,1,8,51,A2F_555,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_52,1,8,52,A2F_556,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_53,1,8,53,A2F_557,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_54,1,8,54,A2F_558,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_55,1,8,55,A2F_559,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_56,1,8,56,A2F_560,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_57,1,8,57,A2F_561,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_11,HR_1_CC_11_5N,K21,590,40,1000,5000,FPGA_1_8_58,1,8,58,A2F_562,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_12,HR_1_13_6N,N21,980,40,2000,1000,FPGA_1_8_59,1,8,59,A2F_563,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,70,40,1000,1000,FPGA_1_9_0,1,9,0,F2A_576,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_1,1,9,1,F2A_577,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_2,1,9,2,F2A_578,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_3,1,9,3,F2A_579,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_4,1,9,4,F2A_580,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_5,1,9,5,F2A_581,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_6,1,9,6,F2A_582,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_7,1,9,7,F2A_583,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_8,1,9,8,F2A_584,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,200,40,1000,2000,FPGA_1_9_9,1,9,9,F2A_585,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_1_9_10,1,9,10,F2A_586,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_1_9_11,1,9,11,F2A_587,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_1_9_12,1,9,12,F2A_588,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,330,40,1000,3000,FPGA_1_9_13,1,9,13,F2A_589,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_14,1,9,14,F2A_590,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_15,1,9,15,F2A_591,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_16,1,9,16,F2A_592,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_17,1,9,17,F2A_593,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_18,1,9,18,F2A_594,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_19,1,9,19,F2A_595,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_20,1,9,20,F2A_596,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_21,1,9,21,F2A_597,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_22,1,9,22,F2A_598,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,720,40,1000,6000,FPGA_1_9_23,1,9,23,F2A_599,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,460,40,1000,4000,FPGA_1_9_48,1,9,48,A2F_624,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,460,40,1000,4000,FPGA_1_9_49,1,9,49,A2F_625,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,460,40,1000,4000,FPGA_1_9_50,1,9,50,A2F_626,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_51,1,9,51,A2F_627,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_52,1,9,52,A2F_628,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_53,1,9,53,A2F_629,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_54,1,9,54,A2F_630,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_55,1,9,55,A2F_631,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_56,1,9,56,A2F_632,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_57,1,9,57,A2F_633,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_13,HR_1_14_7P,M21,590,40,1000,5000,FPGA_1_9_58,1,9,58,A2F_634,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_14,HR_1_16_8P,P22,980,40,2000,1000,FPGA_1_9_59,1,9,59,A2F_635,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,70,40,1000,1000,FPGA_1_10_0,1,10,0,F2A_648,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_1,1,10,1,F2A_649,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_2,1,10,2,F2A_650,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_3,1,10,3,F2A_651,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_4,1,10,4,F2A_652,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_5,1,10,5,F2A_653,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_6,1,10,6,F2A_654,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_7,1,10,7,F2A_655,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_8,1,10,8,F2A_656,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,200,40,1000,2000,FPGA_1_10_9,1,10,9,F2A_657,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_1_10_10,1,10,10,F2A_658,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_1_10_11,1,10,11,F2A_659,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_1_10_12,1,10,12,F2A_660,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,330,40,1000,3000,FPGA_1_10_13,1,10,13,F2A_661,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_14,1,10,14,F2A_662,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_15,1,10,15,F2A_663,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_16,1,10,16,F2A_664,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_17,1,10,17,F2A_665,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_18,1,10,18,F2A_666,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_19,1,10,19,F2A_667,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_20,1,10,20,F2A_668,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_21,1,10,21,F2A_669,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_22,1,10,22,F2A_670,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,720,40,1000,6000,FPGA_1_10_23,1,10,23,F2A_671,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,460,40,1000,4000,FPGA_1_10_48,1,10,48,A2F_696,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,460,40,1000,4000,FPGA_1_10_49,1,10,49,A2F_697,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,460,40,1000,4000,FPGA_1_10_50,1,10,50,A2F_698,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_51,1,10,51,A2F_699,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_52,1,10,52,A2F_700,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_53,1,10,53,A2F_701,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_54,1,10,54,A2F_702,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_55,1,10,55,A2F_703,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_56,1,10,56,A2F_704,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_57,1,10,57,A2F_705,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_15,HR_1_18_9P,P27,590,40,1000,5000,FPGA_1_10_58,1,10,58,A2F_706,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_16,HR_1_1_0N,M22,980,40,2000,1000,FPGA_1_10_59,1,10,59,A2F_707,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,70,40,1000,1000,FPGA_1_11_0,1,11,0,F2A_720,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_1,1,11,1,F2A_721,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_2,1,11,2,F2A_722,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_3,1,11,3,F2A_723,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_4,1,11,4,F2A_724,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_5,1,11,5,F2A_725,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_6,1,11,6,F2A_726,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_7,1,11,7,F2A_727,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_8,1,11,8,F2A_728,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,200,40,1000,2000,FPGA_1_11_9,1,11,9,F2A_729,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_1_11_10,1,11,10,F2A_730,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_1_11_11,1,11,11,F2A_731,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_1_11_12,1,11,12,F2A_732,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,330,40,1000,3000,FPGA_1_11_13,1,11,13,F2A_733,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_14,1,11,14,F2A_734,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_15,1,11,15,F2A_735,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_16,1,11,16,F2A_736,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_17,1,11,17,F2A_737,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_18,1,11,18,F2A_738,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_19,1,11,19,F2A_739,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_20,1,11,20,F2A_740,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_21,1,11,21,F2A_741,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_22,1,11,22,F2A_742,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,720,40,1000,6000,FPGA_1_11_23,1,11,23,F2A_743,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,460,40,1000,4000,FPGA_1_11_48,1,11,48,A2F_768,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,460,40,1000,4000,FPGA_1_11_49,1,11,49,A2F_769,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,460,40,1000,4000,FPGA_1_11_50,1,11,50,A2F_770,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_51,1,11,51,A2F_771,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_52,1,11,52,A2F_772,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_53,1,11,53,A2F_773,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_54,1,11,54,A2F_774,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_55,1,11,55,A2F_775,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_56,1,11,56,A2F_776,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_57,1,11,57,A2F_777,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_17,HR_1_19_9N,L22,590,40,1000,5000,FPGA_1_11_58,1,11,58,A2F_778,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_18,HR_1_20_10P,K23,980,40,2000,1000,FPGA_1_11_59,1,11,59,A2F_779,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,70,40,1000,1000,FPGA_1_12_0,1,12,0,F2A_792,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_1,1,12,1,F2A_793,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_2,1,12,2,F2A_794,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_3,1,12,3,F2A_795,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_4,1,12,4,F2A_796,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_5,1,12,5,F2A_797,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_6,1,12,6,F2A_798,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_7,1,12,7,F2A_799,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_8,1,12,8,F2A_800,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,200,40,1000,2000,FPGA_1_12_9,1,12,9,F2A_801,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_1_12_10,1,12,10,F2A_802,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_1_12_11,1,12,11,F2A_803,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_1_12_12,1,12,12,F2A_804,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,330,40,1000,3000,FPGA_1_12_13,1,12,13,F2A_805,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_14,1,12,14,F2A_806,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_15,1,12,15,F2A_807,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_16,1,12,16,F2A_808,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_17,1,12,17,F2A_809,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_18,1,12,18,F2A_810,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_19,1,12,19,F2A_811,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_20,1,12,20,F2A_812,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_21,1,12,21,F2A_813,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_22,1,12,22,F2A_814,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,720,40,1000,6000,FPGA_1_12_23,1,12,23,F2A_815,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,460,40,1000,4000,FPGA_1_12_48,1,12,48,A2F_840,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,460,40,1000,4000,FPGA_1_12_49,1,12,49,A2F_841,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,460,40,1000,4000,FPGA_1_12_50,1,12,50,A2F_842,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_51,1,12,51,A2F_843,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_52,1,12,52,A2F_844,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_53,1,12,53,A2F_845,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_54,1,12,54,A2F_846,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_55,1,12,55,A2F_847,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_56,1,12,56,A2F_848,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_57,1,12,57,A2F_849,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_19,HR_1_21_10N,N23,590,40,1000,5000,FPGA_1_12_58,1,12,58,A2F_850,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_20,HR_1_23_11N,J25,980,40,2000,1000,FPGA_1_12_59,1,12,59,A2F_851,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_0,1,13,0,F2A_864,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_1,1,13,1,F2A_865,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_2,1,13,2,F2A_866,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_3,1,13,3,F2A_867,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_4,1,13,4,F2A_868,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_5,1,13,5,F2A_869,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_6,1,13,6,F2A_870,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_7,1,13,7,F2A_871,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_13_8,1,13,8,F2A_872,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_48,1,13,48,A2F_912,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_49,1,13,49,A2F_913,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_50,1,13,50,A2F_914,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_51,1,13,51,A2F_915,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_52,1,13,52,A2F_916,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_13_53,1,13,53,A2F_917,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_54,1,13,54,A2F_918,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_55,1,13,55,A2F_919,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_56,1,13,56,A2F_920,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_57,1,13,57,A2F_921,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_13_58,1,13,58,A2F_922,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,70,40,1000,1000,FPGA_1_14_0,1,14,0,F2A_936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_1,1,14,1,F2A_937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_2,1,14,2,F2A_938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_3,1,14,3,F2A_939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_4,1,14,4,F2A_940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_5,1,14,5,F2A_941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_6,1,14,6,F2A_942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_7,1,14,7,F2A_943,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_8,1,14,8,F2A_944,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,200,40,1000,2000,FPGA_1_14_9,1,14,9,F2A_945,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_14_10,1,14,10,F2A_946,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_14_11,1,14,11,F2A_947,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_14_12,1,14,12,F2A_948,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,330,40,1000,3000,FPGA_1_14_13,1,14,13,F2A_949,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_14,1,14,14,F2A_950,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_15,1,14,15,F2A_951,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_16,1,14,16,F2A_952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_17,1,14,17,F2A_953,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_18,1,14,18,F2A_954,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_19,1,14,19,F2A_955,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_20,1,14,20,F2A_956,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_21,1,14,21,F2A_957,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_22,1,14,22,F2A_958,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,720,40,1000,6000,FPGA_1_14_23,1,14,23,F2A_959,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_14_48,1,14,48,A2F_984,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_14_49,1,14,49,A2F_985,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,460,40,1000,4000,FPGA_1_14_50,1,14,50,A2F_986,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_51,1,14,51,A2F_987,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_52,1,14,52,A2F_988,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_53,1,14,53,A2F_989,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_54,1,14,54,A2F_990,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_55,1,14,55,A2F_991,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_56,1,14,56,A2F_992,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_57,1,14,57,A2F_993,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_21,HR_1_24_12P,M23,590,40,1000,5000,FPGA_1_14_58,1,14,58,A2F_994,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_22,HR_1_25_12N,L23,980,40,2000,1000,FPGA_1_14_59,1,14,59,A2F_995,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,70,40,1000,1000,FPGA_1_15_0,1,15,0,F2A_1008,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_1,1,15,1,F2A_1009,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_2,1,15,2,F2A_1010,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_3,1,15,3,F2A_1011,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_4,1,15,4,F2A_1012,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_5,1,15,5,F2A_1013,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_6,1,15,6,F2A_1014,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_7,1,15,7,F2A_1015,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_8,1,15,8,F2A_1016,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,200,40,1000,2000,FPGA_1_15_9,1,15,9,F2A_1017,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_1_15_10,1,15,10,F2A_1018,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_1_15_11,1,15,11,F2A_1019,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_1_15_12,1,15,12,F2A_1020,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,330,40,1000,3000,FPGA_1_15_13,1,15,13,F2A_1021,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_14,1,15,14,F2A_1022,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_15,1,15,15,F2A_1023,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_16,1,15,16,F2A_1024,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_17,1,15,17,F2A_1025,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_18,1,15,18,F2A_1026,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_19,1,15,19,F2A_1027,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_20,1,15,20,F2A_1028,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_21,1,15,21,F2A_1029,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_22,1,15,22,F2A_1030,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,720,40,1000,6000,FPGA_1_15_23,1,15,23,F2A_1031,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,460,40,1000,4000,FPGA_1_15_48,1,15,48,A2F_1056,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,460,40,1000,4000,FPGA_1_15_49,1,15,49,A2F_1057,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,460,40,1000,4000,FPGA_1_15_50,1,15,50,A2F_1058,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_51,1,15,51,A2F_1059,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_52,1,15,52,A2F_1060,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_53,1,15,53,A2F_1061,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_54,1,15,54,A2F_1062,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_55,1,15,55,A2F_1063,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_56,1,15,56,A2F_1064,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_57,1,15,57,A2F_1065,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_23,HR_1_26_13P,K24,590,40,1000,5000,FPGA_1_15_58,1,15,58,A2F_1066,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_24,HR_1_27_13N,P24,980,40,2000,1000,FPGA_1_15_59,1,15,59,A2F_1067,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,70,40,1000,1000,FPGA_1_16_0,1,16,0,F2A_1080,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_1,1,16,1,F2A_1081,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_2,1,16,2,F2A_1082,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_3,1,16,3,F2A_1083,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_4,1,16,4,F2A_1084,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_5,1,16,5,F2A_1085,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_6,1,16,6,F2A_1086,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_7,1,16,7,F2A_1087,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_8,1,16,8,F2A_1088,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,200,40,1000,2000,FPGA_1_16_9,1,16,9,F2A_1089,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_1_16_10,1,16,10,F2A_1090,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_1_16_11,1,16,11,F2A_1091,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_1_16_12,1,16,12,F2A_1092,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,330,40,1000,3000,FPGA_1_16_13,1,16,13,F2A_1093,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_14,1,16,14,F2A_1094,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_15,1,16,15,F2A_1095,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_16,1,16,16,F2A_1096,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_17,1,16,17,F2A_1097,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_18,1,16,18,F2A_1098,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_19,1,16,19,F2A_1099,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_20,1,16,20,F2A_1100,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_21,1,16,21,F2A_1101,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_22,1,16,22,F2A_1102,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,720,40,1000,6000,FPGA_1_16_23,1,16,23,F2A_1103,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,460,40,1000,4000,FPGA_1_16_48,1,16,48,A2F_1128,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,460,40,1000,4000,FPGA_1_16_49,1,16,49,A2F_1129,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,460,40,1000,4000,FPGA_1_16_50,1,16,50,A2F_1130,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_51,1,16,51,A2F_1131,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_52,1,16,52,A2F_1132,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_53,1,16,53,A2F_1133,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_54,1,16,54,A2F_1134,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_55,1,16,55,A2F_1135,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_56,1,16,56,A2F_1136,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_57,1,16,57,A2F_1137,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_25,HR_1_CC_28_14P,N24,590,40,1000,5000,FPGA_1_16_58,1,16,58,A2F_1138,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_26,HR_1_2_1P,M24,980,40,2000,1000,FPGA_1_16_59,1,16,59,A2F_1139,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,70,40,1000,1000,FPGA_1_17_0,1,17,0,F2A_1152,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_1,1,17,1,F2A_1153,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_2,1,17,2,F2A_1154,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_3,1,17,3,F2A_1155,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_4,1,17,4,F2A_1156,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_5,1,17,5,F2A_1157,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_6,1,17,6,F2A_1158,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_7,1,17,7,F2A_1159,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_8,1,17,8,F2A_1160,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,200,40,1000,2000,FPGA_1_17_9,1,17,9,F2A_1161,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_1_17_10,1,17,10,F2A_1162,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_1_17_11,1,17,11,F2A_1163,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_1_17_12,1,17,12,F2A_1164,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,330,40,1000,3000,FPGA_1_17_13,1,17,13,F2A_1165,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_14,1,17,14,F2A_1166,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_15,1,17,15,F2A_1167,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_16,1,17,16,F2A_1168,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_17,1,17,17,F2A_1169,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_18,1,17,18,F2A_1170,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_19,1,17,19,F2A_1171,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_20,1,17,20,F2A_1172,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_21,1,17,21,F2A_1173,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_22,1,17,22,F2A_1174,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,720,40,1000,6000,FPGA_1_17_23,1,17,23,F2A_1175,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,460,40,1000,4000,FPGA_1_17_48,1,17,48,A2F_1200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,460,40,1000,4000,FPGA_1_17_49,1,17,49,A2F_1201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,460,40,1000,4000,FPGA_1_17_50,1,17,50,A2F_1202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_51,1,17,51,A2F_1203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_52,1,17,52,A2F_1204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_53,1,17,53,A2F_1205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_54,1,17,54,A2F_1206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_55,1,17,55,A2F_1207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_56,1,17,56,A2F_1208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_57,1,17,57,A2F_1209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_27,HR_1_CC_29_14N,L24,590,40,1000,5000,FPGA_1_17_58,1,17,58,A2F_1210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_28,HR_1_30_15P,N27,980,40,2000,1000,FPGA_1_17_59,1,17,59,A2F_1211,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,70,40,1000,1000,FPGA_1_18_0,1,18,0,F2A_1224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_1,1,18,1,F2A_1225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_2,1,18,2,F2A_1226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_3,1,18,3,F2A_1227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_4,1,18,4,F2A_1228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_5,1,18,5,F2A_1229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_6,1,18,6,F2A_1230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_7,1,18,7,F2A_1231,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_8,1,18,8,F2A_1232,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,200,40,1000,2000,FPGA_1_18_9,1,18,9,F2A_1233,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_1_18_10,1,18,10,F2A_1234,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_1_18_11,1,18,11,F2A_1235,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_1_18_12,1,18,12,F2A_1236,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,330,40,1000,3000,FPGA_1_18_13,1,18,13,F2A_1237,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_14,1,18,14,F2A_1238,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_15,1,18,15,F2A_1239,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_16,1,18,16,F2A_1240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_17,1,18,17,F2A_1241,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_18,1,18,18,F2A_1242,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_19,1,18,19,F2A_1243,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_20,1,18,20,F2A_1244,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_21,1,18,21,F2A_1245,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_22,1,18,22,F2A_1246,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,720,40,1000,6000,FPGA_1_18_23,1,18,23,F2A_1247,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,460,40,1000,4000,FPGA_1_18_48,1,18,48,A2F_1272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,460,40,1000,4000,FPGA_1_18_49,1,18,49,A2F_1273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,460,40,1000,4000,FPGA_1_18_50,1,18,50,A2F_1274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_51,1,18,51,A2F_1275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_52,1,18,52,A2F_1276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_53,1,18,53,A2F_1277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_54,1,18,54,A2F_1278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_55,1,18,55,A2F_1279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_56,1,18,56,A2F_1280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_57,1,18,57,A2F_1281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_29,HR_1_31_15N,J26,590,40,1000,5000,FPGA_1_18_58,1,18,58,A2F_1282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_30,HR_1_33_16N,M25,980,40,2000,1000,FPGA_1_18_59,1,18,59,A2F_1283,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,70,40,1000,1000,FPGA_1_19_0,1,19,0,F2A_1296,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_1,1,19,1,F2A_1297,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_2,1,19,2,F2A_1298,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_3,1,19,3,F2A_1299,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_4,1,19,4,F2A_1300,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_5,1,19,5,F2A_1301,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_6,1,19,6,F2A_1302,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_7,1,19,7,F2A_1303,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_8,1,19,8,F2A_1304,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,200,40,1000,2000,FPGA_1_19_9,1,19,9,F2A_1305,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_1_19_10,1,19,10,F2A_1306,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_1_19_11,1,19,11,F2A_1307,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_1_19_12,1,19,12,F2A_1308,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,330,40,1000,3000,FPGA_1_19_13,1,19,13,F2A_1309,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_14,1,19,14,F2A_1310,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_15,1,19,15,F2A_1311,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_16,1,19,16,F2A_1312,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_17,1,19,17,F2A_1313,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_18,1,19,18,F2A_1314,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_19,1,19,19,F2A_1315,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_20,1,19,20,F2A_1316,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_21,1,19,21,F2A_1317,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_22,1,19,22,F2A_1318,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,720,40,1000,6000,FPGA_1_19_23,1,19,23,F2A_1319,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,460,40,1000,4000,FPGA_1_19_48,1,19,48,A2F_1344,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,460,40,1000,4000,FPGA_1_19_49,1,19,49,A2F_1345,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,460,40,1000,4000,FPGA_1_19_50,1,19,50,A2F_1346,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_51,1,19,51,A2F_1347,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_52,1,19,52,A2F_1348,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_53,1,19,53,A2F_1349,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_54,1,19,54,A2F_1350,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_55,1,19,55,A2F_1351,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_56,1,19,56,A2F_1352,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_57,1,19,57,A2F_1353,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_31,HR_1_34_17P,L25,590,40,1000,5000,FPGA_1_19_58,1,19,58,A2F_1354,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_32,HR_1_35_17N,K26,980,40,2000,1000,FPGA_1_19_59,1,19,59,A2F_1355,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,70,40,1000,1000,FPGA_1_20_0,1,20,0,F2A_1368,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_1,1,20,1,F2A_1369,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_2,1,20,2,F2A_1370,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_3,1,20,3,F2A_1371,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_4,1,20,4,F2A_1372,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_5,1,20,5,F2A_1373,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_6,1,20,6,F2A_1374,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_7,1,20,7,F2A_1375,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_8,1,20,8,F2A_1376,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,200,40,1000,2000,FPGA_1_20_9,1,20,9,F2A_1377,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_1_20_10,1,20,10,F2A_1378,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_1_20_11,1,20,11,F2A_1379,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_1_20_12,1,20,12,F2A_1380,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,330,40,1000,3000,FPGA_1_20_13,1,20,13,F2A_1381,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_14,1,20,14,F2A_1382,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_15,1,20,15,F2A_1383,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_16,1,20,16,F2A_1384,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_17,1,20,17,F2A_1385,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_18,1,20,18,F2A_1386,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_19,1,20,19,F2A_1387,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_20,1,20,20,F2A_1388,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_21,1,20,21,F2A_1389,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_22,1,20,22,F2A_1390,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,720,40,1000,6000,FPGA_1_20_23,1,20,23,F2A_1391,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,460,40,1000,4000,FPGA_1_20_48,1,20,48,A2F_1416,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,460,40,1000,4000,FPGA_1_20_49,1,20,49,A2F_1417,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,460,40,1000,4000,FPGA_1_20_50,1,20,50,A2F_1418,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_51,1,20,51,A2F_1419,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_52,1,20,52,A2F_1420,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_53,1,20,53,A2F_1421,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_54,1,20,54,A2F_1422,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_55,1,20,55,A2F_1423,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_56,1,20,56,A2F_1424,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_57,1,20,57,A2F_1425,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_33,HR_1_36_18P,M28,590,40,1000,5000,FPGA_1_20_58,1,20,58,A2F_1426,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_34,HR_1_37_18N,L28,980,40,2000,1000,FPGA_1_20_59,1,20,59,A2F_1427,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,70,40,1000,1000,FPGA_1_21_0,1,21,0,F2A_1440,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_1,1,21,1,F2A_1441,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_2,1,21,2,F2A_1442,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_3,1,21,3,F2A_1443,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_4,1,21,4,F2A_1444,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_5,1,21,5,F2A_1445,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_6,1,21,6,F2A_1446,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_7,1,21,7,F2A_1447,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_8,1,21,8,F2A_1448,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,200,40,1000,2000,FPGA_1_21_9,1,21,9,F2A_1449,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_1_21_10,1,21,10,F2A_1450,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_1_21_11,1,21,11,F2A_1451,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_1_21_12,1,21,12,F2A_1452,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,330,40,1000,3000,FPGA_1_21_13,1,21,13,F2A_1453,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_14,1,21,14,F2A_1454,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_15,1,21,15,F2A_1455,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_16,1,21,16,F2A_1456,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_17,1,21,17,F2A_1457,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_18,1,21,18,F2A_1458,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_19,1,21,19,F2A_1459,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_20,1,21,20,F2A_1460,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_21,1,21,21,F2A_1461,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_22,1,21,22,F2A_1462,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,720,40,1000,6000,FPGA_1_21_23,1,21,23,F2A_1463,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,460,40,1000,4000,FPGA_1_21_48,1,21,48,A2F_1488,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,460,40,1000,4000,FPGA_1_21_49,1,21,49,A2F_1489,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,460,40,1000,4000,FPGA_1_21_50,1,21,50,A2F_1490,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_51,1,21,51,A2F_1491,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_52,1,21,52,A2F_1492,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_53,1,21,53,A2F_1493,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_54,1,21,54,A2F_1494,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_55,1,21,55,A2F_1495,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_56,1,21,56,A2F_1496,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_57,1,21,57,A2F_1497,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_35,HR_1_38_19P,N26,590,40,1000,5000,FPGA_1_21_58,1,21,58,A2F_1498,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_36,HR_1_3_1N,J27,980,40,2000,1000,FPGA_1_21_59,1,21,59,A2F_1499,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,70,40,1000,1000,FPGA_1_22_0,1,22,0,F2A_1512,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_1,1,22,1,F2A_1513,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_2,1,22,2,F2A_1514,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_3,1,22,3,F2A_1515,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_4,1,22,4,F2A_1516,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_5,1,22,5,F2A_1517,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_6,1,22,6,F2A_1518,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_7,1,22,7,F2A_1519,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_8,1,22,8,F2A_1520,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,200,40,1000,2000,FPGA_1_22_9,1,22,9,F2A_1521,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_1_22_10,1,22,10,F2A_1522,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_1_22_11,1,22,11,F2A_1523,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_1_22_12,1,22,12,F2A_1524,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,330,40,1000,3000,FPGA_1_22_13,1,22,13,F2A_1525,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_14,1,22,14,F2A_1526,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_15,1,22,15,F2A_1527,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_16,1,22,16,F2A_1528,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_17,1,22,17,F2A_1529,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_18,1,22,18,F2A_1530,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_19,1,22,19,F2A_1531,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_20,1,22,20,F2A_1532,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_21,1,22,21,F2A_1533,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_22,1,22,22,F2A_1534,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,720,40,1000,6000,FPGA_1_22_23,1,22,23,F2A_1535,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,460,40,1000,4000,FPGA_1_22_48,1,22,48,A2F_1560,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,460,40,1000,4000,FPGA_1_22_49,1,22,49,A2F_1561,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,460,40,1000,4000,FPGA_1_22_50,1,22,50,A2F_1562,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_51,1,22,51,A2F_1563,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_52,1,22,52,A2F_1564,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_53,1,22,53,A2F_1565,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_54,1,22,54,A2F_1566,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_55,1,22,55,A2F_1567,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_56,1,22,56,A2F_1568,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_57,1,22,57,A2F_1569,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_37,HR_1_39_19N,J24,590,40,1000,5000,FPGA_1_22_58,1,22,58,A2F_1570,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_38,HR_1_4_2P,M26,980,40,2000,1000,FPGA_1_22_59,1,22,59,A2F_1571,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,70,40,1000,1000,FPGA_1_23_0,1,23,0,F2A_1584,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_1,1,23,1,F2A_1585,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_2,1,23,2,F2A_1586,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_3,1,23,3,F2A_1587,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_4,1,23,4,F2A_1588,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_5,1,23,5,F2A_1589,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_6,1,23,6,F2A_1590,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_7,1,23,7,F2A_1591,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_8,1,23,8,F2A_1592,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,200,40,1000,2000,FPGA_1_23_9,1,23,9,F2A_1593,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,330,40,1000,3000,FPGA_1_23_10,1,23,10,F2A_1594,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,330,40,1000,3000,FPGA_1_23_11,1,23,11,F2A_1595,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,330,40,1000,3000,FPGA_1_23_12,1,23,12,F2A_1596,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,330,40,1000,3000,FPGA_1_23_13,1,23,13,F2A_1597,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_14,1,23,14,F2A_1598,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_15,1,23,15,F2A_1599,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_16,1,23,16,F2A_1600,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_17,1,23,17,F2A_1601,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_18,1,23,18,F2A_1602,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_19,1,23,19,F2A_1603,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_20,1,23,20,F2A_1604,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_21,1,23,21,F2A_1605,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_22,1,23,22,F2A_1606,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,720,40,1000,6000,FPGA_1_23_23,1,23,23,F2A_1607,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,460,40,1000,4000,FPGA_1_23_48,1,23,48,A2F_1632,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,460,40,1000,4000,FPGA_1_23_49,1,23,49,A2F_1633,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,460,40,1000,4000,FPGA_1_23_50,1,23,50,A2F_1634,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_51,1,23,51,A2F_1635,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_52,1,23,52,A2F_1636,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_53,1,23,53,A2F_1637,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_54,1,23,54,A2F_1638,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_55,1,23,55,A2F_1639,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_56,1,23,56,A2F_1640,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_57,1,23,57,A2F_1641,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_39,HR_1_5_2N,L26,590,40,1000,5000,FPGA_1_23_58,1,23,58,A2F_1642,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_1_40,HR_1_7_3N,M27,980,40,2000,1000,FPGA_1_23_59,1,23,59,A2F_1643,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_0,1,24,0,F2A_1656,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_1,1,24,1,F2A_1657,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_2,1,24,2,F2A_1658,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_3,1,24,3,F2A_1659,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_4,1,24,4,F2A_1660,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_5,1,24,5,F2A_1661,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_6,1,24,6,F2A_1662,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_7,1,24,7,F2A_1663,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_24_8,1,24,8,F2A_1664,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_48,1,24,48,A2F_1704,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_49,1,24,49,A2F_1705,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_50,1,24,50,A2F_1706,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_51,1,24,51,A2F_1707,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_52,1,24,52,A2F_1708,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_24_53,1,24,53,A2F_1709,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_54,1,24,54,A2F_1710,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_55,1,24,55,A2F_1711,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_56,1,24,56,A2F_1712,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_57,1,24,57,A2F_1713,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_24_58,1,24,58,A2F_1714,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,70,40,1000,1000,FPGA_1_25_0,1,25,0,F2A_1728,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_1,1,25,1,F2A_1729,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_2,1,25,2,F2A_1730,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_3,1,25,3,F2A_1731,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_4,1,25,4,F2A_1732,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_5,1,25,5,F2A_1733,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_6,1,25,6,F2A_1734,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_7,1,25,7,F2A_1735,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_8,1,25,8,F2A_1736,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,200,40,1000,2000,FPGA_1_25_9,1,25,9,F2A_1737,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_25_10,1,25,10,F2A_1738,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_25_11,1,25,11,F2A_1739,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_25_12,1,25,12,F2A_1740,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,330,40,1000,3000,FPGA_1_25_13,1,25,13,F2A_1741,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_14,1,25,14,F2A_1742,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_15,1,25,15,F2A_1743,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_16,1,25,16,F2A_1744,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_17,1,25,17,F2A_1745,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_18,1,25,18,F2A_1746,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_19,1,25,19,F2A_1747,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_20,1,25,20,F2A_1748,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_21,1,25,21,F2A_1749,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_22,1,25,22,F2A_1750,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,720,40,1000,6000,FPGA_1_25_23,1,25,23,F2A_1751,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_25_48,1,25,48,A2F_1776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_25_49,1,25,49,A2F_1777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,460,40,1000,4000,FPGA_1_25_50,1,25,50,A2F_1778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_51,1,25,51,A2F_1779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_52,1,25,52,A2F_1780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_53,1,25,53,A2F_1781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_54,1,25,54,A2F_1782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_55,1,25,55,A2F_1783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_56,1,25,56,A2F_1784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_57,1,25,57,A2F_1785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_1,HR_2_0_0P,T24,590,40,1000,5000,FPGA_1_25_58,1,25,58,A2F_1786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_2,HR_2_1_0N,U23,980,40,2000,1000,FPGA_1_25_59,1,25,59,A2F_1787,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,70,40,1000,1000,FPGA_1_26_0,1,26,0,F2A_1800,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_1,1,26,1,F2A_1801,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_2,1,26,2,F2A_1802,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_3,1,26,3,F2A_1803,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_4,1,26,4,F2A_1804,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_5,1,26,5,F2A_1805,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_6,1,26,6,F2A_1806,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_7,1,26,7,F2A_1807,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_8,1,26,8,F2A_1808,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,200,40,1000,2000,FPGA_1_26_9,1,26,9,F2A_1809,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_26_10,1,26,10,F2A_1810,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_26_11,1,26,11,F2A_1811,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_26_12,1,26,12,F2A_1812,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,330,40,1000,3000,FPGA_1_26_13,1,26,13,F2A_1813,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_14,1,26,14,F2A_1814,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_15,1,26,15,F2A_1815,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_16,1,26,16,F2A_1816,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_17,1,26,17,F2A_1817,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_18,1,26,18,F2A_1818,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_19,1,26,19,F2A_1819,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_20,1,26,20,F2A_1820,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_21,1,26,21,F2A_1821,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_22,1,26,22,F2A_1822,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,720,40,1000,6000,FPGA_1_26_23,1,26,23,F2A_1823,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_1_26_48,1,26,48,A2F_1848,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_1_26_49,1,26,49,A2F_1849,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,460,40,1000,4000,FPGA_1_26_50,1,26,50,A2F_1850,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_51,1,26,51,A2F_1851,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_52,1,26,52,A2F_1852,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_53,1,26,53,A2F_1853,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_54,1,26,54,A2F_1854,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_55,1,26,55,A2F_1855,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_56,1,26,56,A2F_1856,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_57,1,26,57,A2F_1857,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_3,HR_2_2_1P,U25,590,40,1000,5000,FPGA_1_26_58,1,26,58,A2F_1858,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_4,HR_2_3_1N,R25,980,40,2000,1000,FPGA_1_26_59,1,26,59,A2F_1859,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,70,40,1000,1000,FPGA_1_27_0,1,27,0,F2A_1872,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_1,1,27,1,F2A_1873,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_2,1,27,2,F2A_1874,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_3,1,27,3,F2A_1875,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_4,1,27,4,F2A_1876,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_5,1,27,5,F2A_1877,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_6,1,27,6,F2A_1878,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_7,1,27,7,F2A_1879,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_8,1,27,8,F2A_1880,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,200,40,1000,2000,FPGA_1_27_9,1,27,9,F2A_1881,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_27_10,1,27,10,F2A_1882,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_27_11,1,27,11,F2A_1883,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_27_12,1,27,12,F2A_1884,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,330,40,1000,3000,FPGA_1_27_13,1,27,13,F2A_1885,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_14,1,27,14,F2A_1886,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_15,1,27,15,F2A_1887,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_16,1,27,16,F2A_1888,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_17,1,27,17,F2A_1889,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_18,1,27,18,F2A_1890,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_19,1,27,19,F2A_1891,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_20,1,27,20,F2A_1892,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_21,1,27,21,F2A_1893,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_22,1,27,22,F2A_1894,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,720,40,1000,6000,FPGA_1_27_23,1,27,23,F2A_1895,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_1_27_48,1,27,48,A2F_1920,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_1_27_49,1,27,49,A2F_1921,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,460,40,1000,4000,FPGA_1_27_50,1,27,50,A2F_1922,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_51,1,27,51,A2F_1923,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_52,1,27,52,A2F_1924,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_53,1,27,53,A2F_1925,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_54,1,27,54,A2F_1926,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_55,1,27,55,A2F_1927,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_56,1,27,56,A2F_1928,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_57,1,27,57,A2F_1929,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_5,HR_2_4_2P,W27,590,40,1000,5000,FPGA_1_27_58,1,27,58,A2F_1930,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_6,HR_2_5_2N,V27,980,40,2000,1000,FPGA_1_27_59,1,27,59,A2F_1931,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,70,40,1000,1000,FPGA_1_28_0,1,28,0,F2A_1944,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_1,1,28,1,F2A_1945,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_2,1,28,2,F2A_1946,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_3,1,28,3,F2A_1947,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_4,1,28,4,F2A_1948,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_5,1,28,5,F2A_1949,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_6,1,28,6,F2A_1950,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_7,1,28,7,F2A_1951,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_8,1,28,8,F2A_1952,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,200,40,1000,2000,FPGA_1_28_9,1,28,9,F2A_1953,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_28_10,1,28,10,F2A_1954,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_28_11,1,28,11,F2A_1955,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_28_12,1,28,12,F2A_1956,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,330,40,1000,3000,FPGA_1_28_13,1,28,13,F2A_1957,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_14,1,28,14,F2A_1958,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_15,1,28,15,F2A_1959,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_16,1,28,16,F2A_1960,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_17,1,28,17,F2A_1961,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_18,1,28,18,F2A_1962,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_19,1,28,19,F2A_1963,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_20,1,28,20,F2A_1964,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_21,1,28,21,F2A_1965,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_22,1,28,22,F2A_1966,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,720,40,1000,6000,FPGA_1_28_23,1,28,23,F2A_1967,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_1_28_48,1,28,48,A2F_1992,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_1_28_49,1,28,49,A2F_1993,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,460,40,1000,4000,FPGA_1_28_50,1,28,50,A2F_1994,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_51,1,28,51,A2F_1995,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_52,1,28,52,A2F_1996,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_53,1,28,53,A2F_1997,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_54,1,28,54,A2F_1998,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_55,1,28,55,A2F_1999,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_56,1,28,56,A2F_2000,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_57,1,28,57,A2F_2001,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_7,HR_2_6_3P,U27,590,40,1000,5000,FPGA_1_28_58,1,28,58,A2F_2002,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_8,HR_2_7_3N,W24,980,40,2000,1000,FPGA_1_28_59,1,28,59,A2F_2003,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,70,40,1000,1000,FPGA_1_29_0,1,29,0,F2A_2016,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_1,1,29,1,F2A_2017,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_2,1,29,2,F2A_2018,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_3,1,29,3,F2A_2019,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_4,1,29,4,F2A_2020,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_5,1,29,5,F2A_2021,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_6,1,29,6,F2A_2022,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_7,1,29,7,F2A_2023,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_8,1,29,8,F2A_2024,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,200,40,1000,2000,FPGA_1_29_9,1,29,9,F2A_2025,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_29_10,1,29,10,F2A_2026,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_29_11,1,29,11,F2A_2027,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_29_12,1,29,12,F2A_2028,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,330,40,1000,3000,FPGA_1_29_13,1,29,13,F2A_2029,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_14,1,29,14,F2A_2030,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_15,1,29,15,F2A_2031,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_16,1,29,16,F2A_2032,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_17,1,29,17,F2A_2033,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_18,1,29,18,F2A_2034,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_19,1,29,19,F2A_2035,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_20,1,29,20,F2A_2036,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_21,1,29,21,F2A_2037,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_22,1,29,22,F2A_2038,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,720,40,1000,6000,FPGA_1_29_23,1,29,23,F2A_2039,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_1_29_48,1,29,48,A2F_2064,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_1_29_49,1,29,49,A2F_2065,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,460,40,1000,4000,FPGA_1_29_50,1,29,50,A2F_2066,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_51,1,29,51,A2F_2067,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_52,1,29,52,A2F_2068,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_53,1,29,53,A2F_2069,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_54,1,29,54,A2F_2070,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_55,1,29,55,A2F_2071,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_56,1,29,56,A2F_2072,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_57,1,29,57,A2F_2073,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_9,HR_2_8_4P,R26,590,40,1000,5000,FPGA_1_29_58,1,29,58,A2F_2074,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_10,HR_2_9_4N,V21,980,40,2000,1000,FPGA_1_29_59,1,29,59,A2F_2075,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,70,40,1000,1000,FPGA_1_30_0,1,30,0,F2A_2088,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_1,1,30,1,F2A_2089,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_2,1,30,2,F2A_2090,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_3,1,30,3,F2A_2091,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_4,1,30,4,F2A_2092,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_5,1,30,5,F2A_2093,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_6,1,30,6,F2A_2094,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_7,1,30,7,F2A_2095,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_8,1,30,8,F2A_2096,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,200,40,1000,2000,FPGA_1_30_9,1,30,9,F2A_2097,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_30_10,1,30,10,F2A_2098,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_30_11,1,30,11,F2A_2099,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_30_12,1,30,12,F2A_2100,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,330,40,1000,3000,FPGA_1_30_13,1,30,13,F2A_2101,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_14,1,30,14,F2A_2102,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_15,1,30,15,F2A_2103,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_16,1,30,16,F2A_2104,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_17,1,30,17,F2A_2105,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_18,1,30,18,F2A_2106,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_19,1,30,19,F2A_2107,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_20,1,30,20,F2A_2108,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_21,1,30,21,F2A_2109,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_22,1,30,22,F2A_2110,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,720,40,1000,6000,FPGA_1_30_23,1,30,23,F2A_2111,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_1_30_48,1,30,48,A2F_2136,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_1_30_49,1,30,49,A2F_2137,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,460,40,1000,4000,FPGA_1_30_50,1,30,50,A2F_2138,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_51,1,30,51,A2F_2139,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_52,1,30,52,A2F_2140,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_53,1,30,53,A2F_2141,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_54,1,30,54,A2F_2142,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_55,1,30,55,A2F_2143,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_56,1,30,56,A2F_2144,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_57,1,30,57,A2F_2145,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_11,HR_2_CC_10_5P,U21,590,40,1000,5000,FPGA_1_30_58,1,30,58,A2F_2146,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_12,HR_2_CC_11_5N,R28,980,40,2000,1000,FPGA_1_30_59,1,30,59,A2F_2147,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,70,40,1000,1000,FPGA_1_31_0,1,31,0,F2A_2160,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_1,1,31,1,F2A_2161,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_2,1,31,2,F2A_2162,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_3,1,31,3,F2A_2163,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_4,1,31,4,F2A_2164,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_5,1,31,5,F2A_2165,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_6,1,31,6,F2A_2166,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_7,1,31,7,F2A_2167,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_8,1,31,8,F2A_2168,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,200,40,1000,2000,FPGA_1_31_9,1,31,9,F2A_2169,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_31_10,1,31,10,F2A_2170,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_31_11,1,31,11,F2A_2171,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_31_12,1,31,12,F2A_2172,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,330,40,1000,3000,FPGA_1_31_13,1,31,13,F2A_2173,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_14,1,31,14,F2A_2174,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_15,1,31,15,F2A_2175,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_16,1,31,16,F2A_2176,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_17,1,31,17,F2A_2177,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_18,1,31,18,F2A_2178,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_19,1,31,19,F2A_2179,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_20,1,31,20,F2A_2180,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_21,1,31,21,F2A_2181,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_22,1,31,22,F2A_2182,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,720,40,1000,6000,FPGA_1_31_23,1,31,23,F2A_2183,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_1_31_48,1,31,48,A2F_2208,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_1_31_49,1,31,49,A2F_2209,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,460,40,1000,4000,FPGA_1_31_50,1,31,50,A2F_2210,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_51,1,31,51,A2F_2211,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_52,1,31,52,A2F_2212,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_53,1,31,53,A2F_2213,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_54,1,31,54,A2F_2214,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_55,1,31,55,A2F_2215,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_56,1,31,56,A2F_2216,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_57,1,31,57,A2F_2217,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_13,HR_2_12_6P,T21,590,40,1000,5000,FPGA_1_31_58,1,31,58,A2F_2218,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_14,HR_2_13_6N,V22,980,40,2000,1000,FPGA_1_31_59,1,31,59,A2F_2219,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,70,40,1000,1000,FPGA_1_32_0,1,32,0,F2A_2232,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_1,1,32,1,F2A_2233,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_2,1,32,2,F2A_2234,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_3,1,32,3,F2A_2235,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_4,1,32,4,F2A_2236,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_5,1,32,5,F2A_2237,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_6,1,32,6,F2A_2238,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_7,1,32,7,F2A_2239,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_8,1,32,8,F2A_2240,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,200,40,1000,2000,FPGA_1_32_9,1,32,9,F2A_2241,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_32_10,1,32,10,F2A_2242,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_32_11,1,32,11,F2A_2243,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_32_12,1,32,12,F2A_2244,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,330,40,1000,3000,FPGA_1_32_13,1,32,13,F2A_2245,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_14,1,32,14,F2A_2246,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_15,1,32,15,F2A_2247,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_16,1,32,16,F2A_2248,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_17,1,32,17,F2A_2249,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_18,1,32,18,F2A_2250,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_19,1,32,19,F2A_2251,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_20,1,32,20,F2A_2252,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_21,1,32,21,F2A_2253,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_22,1,32,22,F2A_2254,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,720,40,1000,6000,FPGA_1_32_23,1,32,23,F2A_2255,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_1_32_48,1,32,48,A2F_2280,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_1_32_49,1,32,49,A2F_2281,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,460,40,1000,4000,FPGA_1_32_50,1,32,50,A2F_2282,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_51,1,32,51,A2F_2283,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_52,1,32,52,A2F_2284,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_53,1,32,53,A2F_2285,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_54,1,32,54,A2F_2286,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_55,1,32,55,A2F_2287,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_56,1,32,56,A2F_2288,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_57,1,32,57,A2F_2289,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_15,HR_2_14_7P,U22,590,40,1000,5000,FPGA_1_32_58,1,32,58,A2F_2290,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_16,HR_2_15_7N,R21,980,40,2000,1000,FPGA_1_32_59,1,32,59,A2F_2291,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,70,40,1000,1000,FPGA_1_33_0,1,33,0,F2A_2304,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_1,1,33,1,F2A_2305,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_2,1,33,2,F2A_2306,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_3,1,33,3,F2A_2307,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_4,1,33,4,F2A_2308,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_5,1,33,5,F2A_2309,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_6,1,33,6,F2A_2310,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_7,1,33,7,F2A_2311,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_8,1,33,8,F2A_2312,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,200,40,1000,2000,FPGA_1_33_9,1,33,9,F2A_2313,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_33_10,1,33,10,F2A_2314,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_33_11,1,33,11,F2A_2315,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_33_12,1,33,12,F2A_2316,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,330,40,1000,3000,FPGA_1_33_13,1,33,13,F2A_2317,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_14,1,33,14,F2A_2318,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_15,1,33,15,F2A_2319,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_16,1,33,16,F2A_2320,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_17,1,33,17,F2A_2321,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_18,1,33,18,F2A_2322,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_19,1,33,19,F2A_2323,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_20,1,33,20,F2A_2324,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_21,1,33,21,F2A_2325,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_22,1,33,22,F2A_2326,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,720,40,1000,6000,FPGA_1_33_23,1,33,23,F2A_2327,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_1_33_48,1,33,48,A2F_2352,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_1_33_49,1,33,49,A2F_2353,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,460,40,1000,4000,FPGA_1_33_50,1,33,50,A2F_2354,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_51,1,33,51,A2F_2355,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_52,1,33,52,A2F_2356,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_53,1,33,53,A2F_2357,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_54,1,33,54,A2F_2358,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_55,1,33,55,A2F_2359,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_56,1,33,56,A2F_2360,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_57,1,33,57,A2F_2361,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_17,HR_2_16_8P,W21,590,40,1000,5000,FPGA_1_33_58,1,33,58,A2F_2362,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_18,HR_2_17_8N,T26,980,40,2000,1000,FPGA_1_33_59,1,33,59,A2F_2363,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,70,40,1000,1000,FPGA_1_34_0,1,34,0,F2A_2376,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_1,1,34,1,F2A_2377,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_2,1,34,2,F2A_2378,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_3,1,34,3,F2A_2379,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_4,1,34,4,F2A_2380,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_5,1,34,5,F2A_2381,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_6,1,34,6,F2A_2382,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_7,1,34,7,F2A_2383,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_8,1,34,8,F2A_2384,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,200,40,1000,2000,FPGA_1_34_9,1,34,9,F2A_2385,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_34_10,1,34,10,F2A_2386,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_34_11,1,34,11,F2A_2387,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_34_12,1,34,12,F2A_2388,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,330,40,1000,3000,FPGA_1_34_13,1,34,13,F2A_2389,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_14,1,34,14,F2A_2390,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_15,1,34,15,F2A_2391,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_16,1,34,16,F2A_2392,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_17,1,34,17,F2A_2393,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_18,1,34,18,F2A_2394,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_19,1,34,19,F2A_2395,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_20,1,34,20,F2A_2396,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_21,1,34,21,F2A_2397,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_22,1,34,22,F2A_2398,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,720,40,1000,6000,FPGA_1_34_23,1,34,23,F2A_2399,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_1_34_48,1,34,48,A2F_2424,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_1_34_49,1,34,49,A2F_2425,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,460,40,1000,4000,FPGA_1_34_50,1,34,50,A2F_2426,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_51,1,34,51,A2F_2427,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_52,1,34,52,A2F_2428,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_53,1,34,53,A2F_2429,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_54,1,34,54,A2F_2430,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_55,1,34,55,A2F_2431,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_56,1,34,56,A2F_2432,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_57,1,34,57,A2F_2433,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_19,HR_2_18_9P,V23,590,40,1000,5000,FPGA_1_34_58,1,34,58,A2F_2434,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_20,HR_2_19_9N,Y24,980,40,2000,1000,FPGA_1_34_59,1,34,59,A2F_2435,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_0,1,35,0,F2A_2448,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_1,1,35,1,F2A_2449,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_2,1,35,2,F2A_2450,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_3,1,35,3,F2A_2451,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_4,1,35,4,F2A_2452,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_5,1,35,5,F2A_2453,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_6,1,35,6,F2A_2454,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_7,1,35,7,F2A_2455,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_35_8,1,35,8,F2A_2456,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_48,1,35,48,A2F_2496,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_49,1,35,49,A2F_2497,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_50,1,35,50,A2F_2498,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_51,1,35,51,A2F_2499,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_52,1,35,52,A2F_2500,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_35_53,1,35,53,A2F_2501,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_54,1,35,54,A2F_2502,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_55,1,35,55,A2F_2503,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_56,1,35,56,A2F_2504,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_57,1,35,57,A2F_2505,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_35_58,1,35,58,A2F_2506,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,70,40,1000,1000,FPGA_1_36_0,1,36,0,F2A_2520,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_1,1,36,1,F2A_2521,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_2,1,36,2,F2A_2522,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_3,1,36,3,F2A_2523,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_4,1,36,4,F2A_2524,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_5,1,36,5,F2A_2525,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_6,1,36,6,F2A_2526,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_7,1,36,7,F2A_2527,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_8,1,36,8,F2A_2528,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,200,40,1000,2000,FPGA_1_36_9,1,36,9,F2A_2529,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_36_10,1,36,10,F2A_2530,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_36_11,1,36,11,F2A_2531,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_36_12,1,36,12,F2A_2532,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,330,40,1000,3000,FPGA_1_36_13,1,36,13,F2A_2533,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_14,1,36,14,F2A_2534,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_15,1,36,15,F2A_2535,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_16,1,36,16,F2A_2536,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_17,1,36,17,F2A_2537,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_18,1,36,18,F2A_2538,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_19,1,36,19,F2A_2539,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_20,1,36,20,F2A_2540,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_21,1,36,21,F2A_2541,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_22,1,36,22,F2A_2542,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,720,40,1000,6000,FPGA_1_36_23,1,36,23,F2A_2543,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_36_48,1,36,48,A2F_2568,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_36_49,1,36,49,A2F_2569,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,460,40,1000,4000,FPGA_1_36_50,1,36,50,A2F_2570,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_51,1,36,51,A2F_2571,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_52,1,36,52,A2F_2572,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_53,1,36,53,A2F_2573,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_54,1,36,54,A2F_2574,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_55,1,36,55,A2F_2575,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_56,1,36,56,A2F_2576,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_57,1,36,57,A2F_2577,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_21,HR_2_20_10P,R22,590,40,1000,5000,FPGA_1_36_58,1,36,58,A2F_2578,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_22,HR_2_21_10N,T23,980,40,2000,1000,FPGA_1_36_59,1,36,59,A2F_2579,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,70,40,1000,1000,FPGA_1_37_0,1,37,0,F2A_2592,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_1,1,37,1,F2A_2593,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_2,1,37,2,F2A_2594,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_3,1,37,3,F2A_2595,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_4,1,37,4,F2A_2596,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_5,1,37,5,F2A_2597,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_6,1,37,6,F2A_2598,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_7,1,37,7,F2A_2599,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_8,1,37,8,F2A_2600,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,200,40,1000,2000,FPGA_1_37_9,1,37,9,F2A_2601,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_37_10,1,37,10,F2A_2602,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_37_11,1,37,11,F2A_2603,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_37_12,1,37,12,F2A_2604,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,330,40,1000,3000,FPGA_1_37_13,1,37,13,F2A_2605,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_14,1,37,14,F2A_2606,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_15,1,37,15,F2A_2607,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_16,1,37,16,F2A_2608,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_17,1,37,17,F2A_2609,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_18,1,37,18,F2A_2610,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_19,1,37,19,F2A_2611,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_20,1,37,20,F2A_2612,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_21,1,37,21,F2A_2613,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_22,1,37,22,F2A_2614,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,720,40,1000,6000,FPGA_1_37_23,1,37,23,F2A_2615,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_1_37_48,1,37,48,A2F_2640,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_1_37_49,1,37,49,A2F_2641,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,460,40,1000,4000,FPGA_1_37_50,1,37,50,A2F_2642,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_51,1,37,51,A2F_2643,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_52,1,37,52,A2F_2644,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_53,1,37,53,A2F_2645,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_54,1,37,54,A2F_2646,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_55,1,37,55,A2F_2647,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_56,1,37,56,A2F_2648,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_57,1,37,57,A2F_2649,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_23,HR_2_22_11P,T27,590,40,1000,5000,FPGA_1_37_58,1,37,58,A2F_2650,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_24,HR_2_23_11N,V24,980,40,2000,1000,FPGA_1_37_59,1,37,59,A2F_2651,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,70,40,1000,1000,FPGA_1_38_0,1,38,0,F2A_2664,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_1,1,38,1,F2A_2665,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_2,1,38,2,F2A_2666,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_3,1,38,3,F2A_2667,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_4,1,38,4,F2A_2668,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_5,1,38,5,F2A_2669,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_6,1,38,6,F2A_2670,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_7,1,38,7,F2A_2671,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_8,1,38,8,F2A_2672,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,200,40,1000,2000,FPGA_1_38_9,1,38,9,F2A_2673,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_38_10,1,38,10,F2A_2674,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_38_11,1,38,11,F2A_2675,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_38_12,1,38,12,F2A_2676,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,330,40,1000,3000,FPGA_1_38_13,1,38,13,F2A_2677,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_14,1,38,14,F2A_2678,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_15,1,38,15,F2A_2679,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_16,1,38,16,F2A_2680,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_17,1,38,17,F2A_2681,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_18,1,38,18,F2A_2682,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_19,1,38,19,F2A_2683,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_20,1,38,20,F2A_2684,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_21,1,38,21,F2A_2685,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_22,1,38,22,F2A_2686,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,720,40,1000,6000,FPGA_1_38_23,1,38,23,F2A_2687,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_1_38_48,1,38,48,A2F_2712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_1_38_49,1,38,49,A2F_2713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,460,40,1000,4000,FPGA_1_38_50,1,38,50,A2F_2714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_51,1,38,51,A2F_2715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_52,1,38,52,A2F_2716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_53,1,38,53,A2F_2717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_54,1,38,54,A2F_2718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_55,1,38,55,A2F_2719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_56,1,38,56,A2F_2720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_57,1,38,57,A2F_2721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_25,HR_2_24_12P,U24,590,40,1000,5000,FPGA_1_38_58,1,38,58,A2F_2722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_26,HR_2_25_12N,P28,980,40,2000,1000,FPGA_1_38_59,1,38,59,A2F_2723,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,70,40,1000,1000,FPGA_1_39_0,1,39,0,F2A_2736,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_1,1,39,1,F2A_2737,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_2,1,39,2,F2A_2738,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_3,1,39,3,F2A_2739,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_4,1,39,4,F2A_2740,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_5,1,39,5,F2A_2741,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_6,1,39,6,F2A_2742,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_7,1,39,7,F2A_2743,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_8,1,39,8,F2A_2744,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,200,40,1000,2000,FPGA_1_39_9,1,39,9,F2A_2745,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_39_10,1,39,10,F2A_2746,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_39_11,1,39,11,F2A_2747,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_39_12,1,39,12,F2A_2748,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,330,40,1000,3000,FPGA_1_39_13,1,39,13,F2A_2749,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_14,1,39,14,F2A_2750,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_15,1,39,15,F2A_2751,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_16,1,39,16,F2A_2752,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_17,1,39,17,F2A_2753,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_18,1,39,18,F2A_2754,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_19,1,39,19,F2A_2755,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_20,1,39,20,F2A_2756,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_21,1,39,21,F2A_2757,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_22,1,39,22,F2A_2758,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,720,40,1000,6000,FPGA_1_39_23,1,39,23,F2A_2759,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_1_39_48,1,39,48,A2F_2784,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_1_39_49,1,39,49,A2F_2785,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,460,40,1000,4000,FPGA_1_39_50,1,39,50,A2F_2786,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_51,1,39,51,A2F_2787,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_52,1,39,52,A2F_2788,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_53,1,39,53,A2F_2789,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_54,1,39,54,A2F_2790,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_55,1,39,55,A2F_2791,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_56,1,39,56,A2F_2792,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_57,1,39,57,A2F_2793,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_27,HR_2_26_13P,R23,590,40,1000,5000,FPGA_1_39_58,1,39,58,A2F_2794,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_28,HR_2_27_13N,Y25,980,40,2000,1000,FPGA_1_39_59,1,39,59,A2F_2795,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,70,40,1000,1000,FPGA_1_40_0,1,40,0,F2A_2808,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_1,1,40,1,F2A_2809,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_2,1,40,2,F2A_2810,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_3,1,40,3,F2A_2811,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_4,1,40,4,F2A_2812,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_5,1,40,5,F2A_2813,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_6,1,40,6,F2A_2814,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_7,1,40,7,F2A_2815,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_8,1,40,8,F2A_2816,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,200,40,1000,2000,FPGA_1_40_9,1,40,9,F2A_2817,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_40_10,1,40,10,F2A_2818,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_40_11,1,40,11,F2A_2819,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_40_12,1,40,12,F2A_2820,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,330,40,1000,3000,FPGA_1_40_13,1,40,13,F2A_2821,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_14,1,40,14,F2A_2822,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_15,1,40,15,F2A_2823,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_16,1,40,16,F2A_2824,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_17,1,40,17,F2A_2825,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_18,1,40,18,F2A_2826,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_19,1,40,19,F2A_2827,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_20,1,40,20,F2A_2828,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_21,1,40,21,F2A_2829,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_22,1,40,22,F2A_2830,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,720,40,1000,6000,FPGA_1_40_23,1,40,23,F2A_2831,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_1_40_48,1,40,48,A2F_2856,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_1_40_49,1,40,49,A2F_2857,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,460,40,1000,4000,FPGA_1_40_50,1,40,50,A2F_2858,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_51,1,40,51,A2F_2859,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_52,1,40,52,A2F_2860,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_53,1,40,53,A2F_2861,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_54,1,40,54,A2F_2862,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_55,1,40,55,A2F_2863,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_56,1,40,56,A2F_2864,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_57,1,40,57,A2F_2865,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_29,HR_2_CC_28_14P,V25,590,40,1000,5000,FPGA_1_40_58,1,40,58,A2F_2866,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_30,HR_2_CC_29_14N,R24,980,40,2000,1000,FPGA_1_40_59,1,40,59,A2F_2867,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,70,40,1000,1000,FPGA_1_41_0,1,41,0,F2A_2880,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_1,1,41,1,F2A_2881,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_2,1,41,2,F2A_2882,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_3,1,41,3,F2A_2883,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_4,1,41,4,F2A_2884,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_5,1,41,5,F2A_2885,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_6,1,41,6,F2A_2886,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_7,1,41,7,F2A_2887,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_8,1,41,8,F2A_2888,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,200,40,1000,2000,FPGA_1_41_9,1,41,9,F2A_2889,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_41_10,1,41,10,F2A_2890,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_41_11,1,41,11,F2A_2891,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_41_12,1,41,12,F2A_2892,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,330,40,1000,3000,FPGA_1_41_13,1,41,13,F2A_2893,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_14,1,41,14,F2A_2894,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_15,1,41,15,F2A_2895,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_16,1,41,16,F2A_2896,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_17,1,41,17,F2A_2897,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_18,1,41,18,F2A_2898,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_19,1,41,19,F2A_2899,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_20,1,41,20,F2A_2900,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_21,1,41,21,F2A_2901,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_22,1,41,22,F2A_2902,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,720,40,1000,6000,FPGA_1_41_23,1,41,23,F2A_2903,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_1_41_48,1,41,48,A2F_2928,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_1_41_49,1,41,49,A2F_2929,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,460,40,1000,4000,FPGA_1_41_50,1,41,50,A2F_2930,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_51,1,41,51,A2F_2931,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_52,1,41,52,A2F_2932,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_53,1,41,53,A2F_2933,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_54,1,41,54,A2F_2934,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_55,1,41,55,A2F_2935,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_56,1,41,56,A2F_2936,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_57,1,41,57,A2F_2937,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_31,HR_2_30_15P,Y28,590,40,1000,5000,FPGA_1_41_58,1,41,58,A2F_2938,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_32,HR_2_31_15N,V28,980,40,2000,1000,FPGA_1_41_59,1,41,59,A2F_2939,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,70,40,1000,1000,FPGA_1_42_0,1,42,0,F2A_2952,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_1,1,42,1,F2A_2953,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_2,1,42,2,F2A_2954,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_3,1,42,3,F2A_2955,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_4,1,42,4,F2A_2956,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_5,1,42,5,F2A_2957,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_6,1,42,6,F2A_2958,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_7,1,42,7,F2A_2959,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_8,1,42,8,F2A_2960,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,200,40,1000,2000,FPGA_1_42_9,1,42,9,F2A_2961,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_42_10,1,42,10,F2A_2962,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_42_11,1,42,11,F2A_2963,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_42_12,1,42,12,F2A_2964,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,330,40,1000,3000,FPGA_1_42_13,1,42,13,F2A_2965,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_14,1,42,14,F2A_2966,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_15,1,42,15,F2A_2967,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_16,1,42,16,F2A_2968,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_17,1,42,17,F2A_2969,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_18,1,42,18,F2A_2970,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_19,1,42,19,F2A_2971,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_20,1,42,20,F2A_2972,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_21,1,42,21,F2A_2973,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_22,1,42,22,F2A_2974,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,720,40,1000,6000,FPGA_1_42_23,1,42,23,F2A_2975,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_1_42_48,1,42,48,A2F_3000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_1_42_49,1,42,49,A2F_3001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,460,40,1000,4000,FPGA_1_42_50,1,42,50,A2F_3002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_51,1,42,51,A2F_3003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_52,1,42,52,A2F_3004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_53,1,42,53,A2F_3005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_54,1,42,54,A2F_3006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_55,1,42,55,A2F_3007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_56,1,42,56,A2F_3008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_57,1,42,57,A2F_3009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_33,HR_2_32_16P,U28,590,40,1000,5000,FPGA_1_42_58,1,42,58,A2F_3010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_34,HR_2_33_16N,R27,980,40,2000,1000,FPGA_1_42_59,1,42,59,A2F_3011,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,70,40,1000,1000,FPGA_1_43_0,1,43,0,F2A_3024,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_1,1,43,1,F2A_3025,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_2,1,43,2,F2A_3026,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_3,1,43,3,F2A_3027,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_4,1,43,4,F2A_3028,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_5,1,43,5,F2A_3029,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_6,1,43,6,F2A_3030,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_7,1,43,7,F2A_3031,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_8,1,43,8,F2A_3032,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,200,40,1000,2000,FPGA_1_43_9,1,43,9,F2A_3033,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_43_10,1,43,10,F2A_3034,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_43_11,1,43,11,F2A_3035,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_43_12,1,43,12,F2A_3036,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,330,40,1000,3000,FPGA_1_43_13,1,43,13,F2A_3037,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_14,1,43,14,F2A_3038,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_15,1,43,15,F2A_3039,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_16,1,43,16,F2A_3040,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_17,1,43,17,F2A_3041,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_18,1,43,18,F2A_3042,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_19,1,43,19,F2A_3043,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_20,1,43,20,F2A_3044,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_21,1,43,21,F2A_3045,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_22,1,43,22,F2A_3046,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,720,40,1000,6000,FPGA_1_43_23,1,43,23,F2A_3047,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_1_43_48,1,43,48,A2F_3072,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_1_43_49,1,43,49,A2F_3073,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,460,40,1000,4000,FPGA_1_43_50,1,43,50,A2F_3074,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_51,1,43,51,A2F_3075,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_52,1,43,52,A2F_3076,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_53,1,43,53,A2F_3077,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_54,1,43,54,A2F_3078,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_55,1,43,55,A2F_3079,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_56,1,43,56,A2F_3080,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_57,1,43,57,A2F_3081,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_35,HR_2_34_17P,Y26,590,40,1000,5000,FPGA_1_43_58,1,43,58,A2F_3082,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_36,HR_2_35_17N,W26,980,40,2000,1000,FPGA_1_43_59,1,43,59,A2F_3083,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,70,40,1000,1000,FPGA_1_44_0,1,44,0,F2A_3096,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_1,1,44,1,F2A_3097,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_2,1,44,2,F2A_3098,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_3,1,44,3,F2A_3099,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_4,1,44,4,F2A_3100,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_5,1,44,5,F2A_3101,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_6,1,44,6,F2A_3102,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_7,1,44,7,F2A_3103,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_8,1,44,8,F2A_3104,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,200,40,1000,2000,FPGA_1_44_9,1,44,9,F2A_3105,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_1_44_10,1,44,10,F2A_3106,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_1_44_11,1,44,11,F2A_3107,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_1_44_12,1,44,12,F2A_3108,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,330,40,1000,3000,FPGA_1_44_13,1,44,13,F2A_3109,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_14,1,44,14,F2A_3110,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_15,1,44,15,F2A_3111,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_16,1,44,16,F2A_3112,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_17,1,44,17,F2A_3113,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_18,1,44,18,F2A_3114,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_19,1,44,19,F2A_3115,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_20,1,44,20,F2A_3116,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_21,1,44,21,F2A_3117,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_22,1,44,22,F2A_3118,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,720,40,1000,6000,FPGA_1_44_23,1,44,23,F2A_3119,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_1_44_48,1,44,48,A2F_3144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_1_44_49,1,44,49,A2F_3145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,460,40,1000,4000,FPGA_1_44_50,1,44,50,A2F_3146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_51,1,44,51,A2F_3147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_52,1,44,52,A2F_3148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_53,1,44,53,A2F_3149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_54,1,44,54,A2F_3150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_55,1,44,55,A2F_3151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_56,1,44,56,A2F_3152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_57,1,44,57,A2F_3153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_37,HR_2_36_18P,V26,590,40,1000,5000,FPGA_1_44_58,1,44,58,A2F_3154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_38,HR_2_37_18N,U26,980,40,2000,1000,FPGA_1_44_59,1,44,59,A2F_3155,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,70,40,1000,1000,FPGA_1_45_0,1,45,0,F2A_3168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_1,1,45,1,F2A_3169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_2,1,45,2,F2A_3170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_3,1,45,3,F2A_3171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_4,1,45,4,F2A_3172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_5,1,45,5,F2A_3173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_6,1,45,6,F2A_3174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_7,1,45,7,F2A_3175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_8,1,45,8,F2A_3176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,200,40,1000,2000,FPGA_1_45_9,1,45,9,F2A_3177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_1_45_10,1,45,10,F2A_3178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_1_45_11,1,45,11,F2A_3179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_1_45_12,1,45,12,F2A_3180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,330,40,1000,3000,FPGA_1_45_13,1,45,13,F2A_3181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_14,1,45,14,F2A_3182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_15,1,45,15,F2A_3183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_16,1,45,16,F2A_3184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_17,1,45,17,F2A_3185,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_18,1,45,18,F2A_3186,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_19,1,45,19,F2A_3187,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_20,1,45,20,F2A_3188,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_21,1,45,21,F2A_3189,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_22,1,45,22,F2A_3190,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,720,40,1000,6000,FPGA_1_45_23,1,45,23,F2A_3191,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,460,40,1000,4000,FPGA_1_45_48,1,45,48,A2F_3216,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,460,40,1000,4000,FPGA_1_45_49,1,45,49,A2F_3217,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,460,40,1000,4000,FPGA_1_45_50,1,45,50,A2F_3218,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_51,1,45,51,A2F_3219,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_52,1,45,52,A2F_3220,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_53,1,45,53,A2F_3221,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_54,1,45,54,A2F_3222,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_55,1,45,55,A2F_3223,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_56,1,45,56,A2F_3224,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_57,1,45,57,A2F_3225,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_39,HR_2_38_19P,W23,590,40,1000,5000,FPGA_1_45_58,1,45,58,A2F_3226,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_2_40,HR_2_39_19N,Y27,980,40,2000,1000,FPGA_1_45_59,1,45,59,A2F_3227,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_0,1,46,0,F2A_3240,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_1,1,46,1,F2A_3241,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_2,1,46,2,F2A_3242,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_3,1,46,3,F2A_3243,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_4,1,46,4,F2A_3244,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_5,1,46,5,F2A_3245,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_6,1,46,6,F2A_3246,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_7,1,46,7,F2A_3247,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_46_8,1,46,8,F2A_3248,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_46_48,1,46,48,A2F_3288,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_46_49,1,46,49,A2F_3289,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_46_50,1,46,50,A2F_3290,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_46_51,1,46,51,A2F_3291,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_46_52,1,46,52,A2F_3292,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_46_53,1,46,53,A2F_3293,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_46_54,1,46,54,A2F_3294,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_46_55,1,46,55,A2F_3295,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_46_56,1,46,56,A2F_3296,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_46_57,1,46,57,A2F_3297,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_46_58,1,46,58,A2F_3298,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,70,40,1000,1000,FPGA_1_47_0,1,47,0,F2A_3312,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_1,1,47,1,F2A_3313,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_2,1,47,2,F2A_3314,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_3,1,47,3,F2A_3315,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_4,1,47,4,F2A_3316,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_5,1,47,5,F2A_3317,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_6,1,47,6,F2A_3318,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_7,1,47,7,F2A_3319,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_8,1,47,8,F2A_3320,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,200,40,1000,2000,FPGA_1_47_9,1,47,9,F2A_3321,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_47_10,1,47,10,F2A_3322,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_47_11,1,47,11,F2A_3323,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_47_12,1,47,12,F2A_3324,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,330,40,1000,3000,FPGA_1_47_13,1,47,13,F2A_3325,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_14,1,47,14,F2A_3326,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_15,1,47,15,F2A_3327,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_16,1,47,16,F2A_3328,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_17,1,47,17,F2A_3329,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_18,1,47,18,F2A_3330,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_19,1,47,19,F2A_3331,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_20,1,47,20,F2A_3332,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_21,1,47,21,F2A_3333,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_22,1,47,22,F2A_3334,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,720,40,1000,6000,FPGA_1_47_23,1,47,23,F2A_3335,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_47_48,1,47,48,A2F_3360,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_47_49,1,47,49,A2F_3361,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,460,40,1000,4000,FPGA_1_47_50,1,47,50,A2F_3362,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_51,1,47,51,A2F_3363,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_52,1,47,52,A2F_3364,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_53,1,47,53,A2F_3365,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_54,1,47,54,A2F_3366,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_55,1,47,55,A2F_3367,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_56,1,47,56,A2F_3368,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_57,1,47,57,A2F_3369,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_1,HR_3_0_0P,AC23,590,40,1000,5000,FPGA_1_47_58,1,47,58,A2F_3370,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_2,HR_3_1_0N,AC25,980,40,2000,1000,FPGA_1_47_59,1,47,59,A2F_3371,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,70,40,1000,1000,FPGA_1_48_0,1,48,0,F2A_3384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_1,1,48,1,F2A_3385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_2,1,48,2,F2A_3386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_3,1,48,3,F2A_3387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_4,1,48,4,F2A_3388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_5,1,48,5,F2A_3389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_6,1,48,6,F2A_3390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_7,1,48,7,F2A_3391,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_8,1,48,8,F2A_3392,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,200,40,1000,2000,FPGA_1_48_9,1,48,9,F2A_3393,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,330,40,1000,3000,FPGA_1_48_10,1,48,10,F2A_3394,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,330,40,1000,3000,FPGA_1_48_11,1,48,11,F2A_3395,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,330,40,1000,3000,FPGA_1_48_12,1,48,12,F2A_3396,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,330,40,1000,3000,FPGA_1_48_13,1,48,13,F2A_3397,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_14,1,48,14,F2A_3398,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_15,1,48,15,F2A_3399,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_16,1,48,16,F2A_3400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_17,1,48,17,F2A_3401,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_18,1,48,18,F2A_3402,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_19,1,48,19,F2A_3403,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_20,1,48,20,F2A_3404,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_21,1,48,21,F2A_3405,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_22,1,48,22,F2A_3406,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,720,40,1000,6000,FPGA_1_48_23,1,48,23,F2A_3407,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,460,40,1000,4000,FPGA_1_48_48,1,48,48,A2F_3432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,460,40,1000,4000,FPGA_1_48_49,1,48,49,A2F_3433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,460,40,1000,4000,FPGA_1_48_50,1,48,50,A2F_3434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_51,1,48,51,A2F_3435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_52,1,48,52,A2F_3436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_53,1,48,53,A2F_3437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_54,1,48,54,A2F_3438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_55,1,48,55,A2F_3439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_56,1,48,56,A2F_3440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_57,1,48,57,A2F_3441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_3,HR_3_2_1P,Y23,590,40,1000,5000,FPGA_1_48_58,1,48,58,A2F_3442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_4,HR_3_3_1N,AH27,980,40,2000,1000,FPGA_1_48_59,1,48,59,A2F_3443,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,70,40,1000,1000,FPGA_1_49_0,1,49,0,F2A_3456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_1,1,49,1,F2A_3457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_2,1,49,2,F2A_3458,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_3,1,49,3,F2A_3459,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_4,1,49,4,F2A_3460,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_5,1,49,5,F2A_3461,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_6,1,49,6,F2A_3462,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_7,1,49,7,F2A_3463,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_8,1,49,8,F2A_3464,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,200,40,1000,2000,FPGA_1_49_9,1,49,9,F2A_3465,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,330,40,1000,3000,FPGA_1_49_10,1,49,10,F2A_3466,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,330,40,1000,3000,FPGA_1_49_11,1,49,11,F2A_3467,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,330,40,1000,3000,FPGA_1_49_12,1,49,12,F2A_3468,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,330,40,1000,3000,FPGA_1_49_13,1,49,13,F2A_3469,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_14,1,49,14,F2A_3470,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_15,1,49,15,F2A_3471,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_16,1,49,16,F2A_3472,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_17,1,49,17,F2A_3473,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_18,1,49,18,F2A_3474,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_19,1,49,19,F2A_3475,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_20,1,49,20,F2A_3476,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_21,1,49,21,F2A_3477,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_22,1,49,22,F2A_3478,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,720,40,1000,6000,FPGA_1_49_23,1,49,23,F2A_3479,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,460,40,1000,4000,FPGA_1_49_48,1,49,48,A2F_3504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,460,40,1000,4000,FPGA_1_49_49,1,49,49,A2F_3505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,460,40,1000,4000,FPGA_1_49_50,1,49,50,A2F_3506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_51,1,49,51,A2F_3507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_52,1,49,52,A2F_3508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_53,1,49,53,A2F_3509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_54,1,49,54,A2F_3510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_55,1,49,55,A2F_3511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_56,1,49,56,A2F_3512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_57,1,49,57,A2F_3513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_5,HR_3_4_2P,AD28,590,40,1000,5000,FPGA_1_49_58,1,49,58,A2F_3514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_6,HR_3_5_2N,AC28,980,40,2000,1000,FPGA_1_49_59,1,49,59,A2F_3515,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,70,40,1000,1000,FPGA_1_50_0,1,50,0,F2A_3528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_1,1,50,1,F2A_3529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_2,1,50,2,F2A_3530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_3,1,50,3,F2A_3531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_4,1,50,4,F2A_3532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_5,1,50,5,F2A_3533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_6,1,50,6,F2A_3534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_7,1,50,7,F2A_3535,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_8,1,50,8,F2A_3536,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,200,40,1000,2000,FPGA_1_50_9,1,50,9,F2A_3537,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,330,40,1000,3000,FPGA_1_50_10,1,50,10,F2A_3538,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,330,40,1000,3000,FPGA_1_50_11,1,50,11,F2A_3539,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,330,40,1000,3000,FPGA_1_50_12,1,50,12,F2A_3540,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,330,40,1000,3000,FPGA_1_50_13,1,50,13,F2A_3541,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_14,1,50,14,F2A_3542,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_15,1,50,15,F2A_3543,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_16,1,50,16,F2A_3544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_17,1,50,17,F2A_3545,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_18,1,50,18,F2A_3546,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_19,1,50,19,F2A_3547,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_20,1,50,20,F2A_3548,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_21,1,50,21,F2A_3549,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_22,1,50,22,F2A_3550,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,720,40,1000,6000,FPGA_1_50_23,1,50,23,F2A_3551,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,460,40,1000,4000,FPGA_1_50_48,1,50,48,A2F_3576,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,460,40,1000,4000,FPGA_1_50_49,1,50,49,A2F_3577,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,460,40,1000,4000,FPGA_1_50_50,1,50,50,A2F_3578,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_51,1,50,51,A2F_3579,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_52,1,50,52,A2F_3580,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_53,1,50,53,A2F_3581,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_54,1,50,54,A2F_3582,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_55,1,50,55,A2F_3583,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_56,1,50,56,A2F_3584,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_57,1,50,57,A2F_3585,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_7,HR_3_6_3P,AE24,590,40,1000,5000,FPGA_1_50_58,1,50,58,A2F_3586,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_8,HR_3_7_3N,AD23,980,40,2000,1000,FPGA_1_50_59,1,50,59,A2F_3587,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,70,40,1000,1000,FPGA_1_51_0,1,51,0,F2A_3600,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_1,1,51,1,F2A_3601,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_2,1,51,2,F2A_3602,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_3,1,51,3,F2A_3603,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_4,1,51,4,F2A_3604,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_5,1,51,5,F2A_3605,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_6,1,51,6,F2A_3606,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_7,1,51,7,F2A_3607,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_8,1,51,8,F2A_3608,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,200,40,1000,2000,FPGA_1_51_9,1,51,9,F2A_3609,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,330,40,1000,3000,FPGA_1_51_10,1,51,10,F2A_3610,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,330,40,1000,3000,FPGA_1_51_11,1,51,11,F2A_3611,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,330,40,1000,3000,FPGA_1_51_12,1,51,12,F2A_3612,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,330,40,1000,3000,FPGA_1_51_13,1,51,13,F2A_3613,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_14,1,51,14,F2A_3614,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_15,1,51,15,F2A_3615,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_16,1,51,16,F2A_3616,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_17,1,51,17,F2A_3617,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_18,1,51,18,F2A_3618,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_19,1,51,19,F2A_3619,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_20,1,51,20,F2A_3620,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_21,1,51,21,F2A_3621,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_22,1,51,22,F2A_3622,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,720,40,1000,6000,FPGA_1_51_23,1,51,23,F2A_3623,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,460,40,1000,4000,FPGA_1_51_48,1,51,48,A2F_3648,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,460,40,1000,4000,FPGA_1_51_49,1,51,49,A2F_3649,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,460,40,1000,4000,FPGA_1_51_50,1,51,50,A2F_3650,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_51,1,51,51,A2F_3651,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_52,1,51,52,A2F_3652,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_53,1,51,53,A2F_3653,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_54,1,51,54,A2F_3654,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_55,1,51,55,A2F_3655,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_56,1,51,56,A2F_3656,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_57,1,51,57,A2F_3657,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_9,HR_3_8_4P,AA26,590,40,1000,5000,FPGA_1_51_58,1,51,58,A2F_3658,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_10,HR_3_9_4N,AA23,980,40,2000,1000,FPGA_1_51_59,1,51,59,A2F_3659,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,70,40,1000,1000,FPGA_1_52_0,1,52,0,F2A_3672,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_1,1,52,1,F2A_3673,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_2,1,52,2,F2A_3674,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_3,1,52,3,F2A_3675,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_4,1,52,4,F2A_3676,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_5,1,52,5,F2A_3677,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_6,1,52,6,F2A_3678,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_7,1,52,7,F2A_3679,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_8,1,52,8,F2A_3680,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,200,40,1000,2000,FPGA_1_52_9,1,52,9,F2A_3681,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,330,40,1000,3000,FPGA_1_52_10,1,52,10,F2A_3682,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,330,40,1000,3000,FPGA_1_52_11,1,52,11,F2A_3683,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,330,40,1000,3000,FPGA_1_52_12,1,52,12,F2A_3684,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,330,40,1000,3000,FPGA_1_52_13,1,52,13,F2A_3685,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_14,1,52,14,F2A_3686,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_15,1,52,15,F2A_3687,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_16,1,52,16,F2A_3688,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_17,1,52,17,F2A_3689,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_18,1,52,18,F2A_3690,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_19,1,52,19,F2A_3691,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_20,1,52,20,F2A_3692,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_21,1,52,21,F2A_3693,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_22,1,52,22,F2A_3694,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,720,40,1000,6000,FPGA_1_52_23,1,52,23,F2A_3695,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,460,40,1000,4000,FPGA_1_52_48,1,52,48,A2F_3720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,460,40,1000,4000,FPGA_1_52_49,1,52,49,A2F_3721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,460,40,1000,4000,FPGA_1_52_50,1,52,50,A2F_3722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_51,1,52,51,A2F_3723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_52,1,52,52,A2F_3724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_53,1,52,53,A2F_3725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_54,1,52,54,A2F_3726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_55,1,52,55,A2F_3727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_56,1,52,56,A2F_3728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_57,1,52,57,A2F_3729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_11,HR_3_CC_10_5P,AF25,590,40,1000,5000,FPGA_1_52_58,1,52,58,A2F_3730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_12,HR_3_CC_11_5N,AA27,980,40,2000,1000,FPGA_1_52_59,1,52,59,A2F_3731,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,70,40,1000,1000,FPGA_1_53_0,1,53,0,F2A_3744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_1,1,53,1,F2A_3745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_2,1,53,2,F2A_3746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_3,1,53,3,F2A_3747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_4,1,53,4,F2A_3748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_5,1,53,5,F2A_3749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_6,1,53,6,F2A_3750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_7,1,53,7,F2A_3751,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_8,1,53,8,F2A_3752,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,200,40,1000,2000,FPGA_1_53_9,1,53,9,F2A_3753,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,330,40,1000,3000,FPGA_1_53_10,1,53,10,F2A_3754,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,330,40,1000,3000,FPGA_1_53_11,1,53,11,F2A_3755,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,330,40,1000,3000,FPGA_1_53_12,1,53,12,F2A_3756,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,330,40,1000,3000,FPGA_1_53_13,1,53,13,F2A_3757,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_14,1,53,14,F2A_3758,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_15,1,53,15,F2A_3759,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_16,1,53,16,F2A_3760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_17,1,53,17,F2A_3761,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_18,1,53,18,F2A_3762,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_19,1,53,19,F2A_3763,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_20,1,53,20,F2A_3764,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_21,1,53,21,F2A_3765,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_22,1,53,22,F2A_3766,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,720,40,1000,6000,FPGA_1_53_23,1,53,23,F2A_3767,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,460,40,1000,4000,FPGA_1_53_48,1,53,48,A2F_3792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,460,40,1000,4000,FPGA_1_53_49,1,53,49,A2F_3793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,460,40,1000,4000,FPGA_1_53_50,1,53,50,A2F_3794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_51,1,53,51,A2F_3795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_52,1,53,52,A2F_3796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_53,1,53,53,A2F_3797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_54,1,53,54,A2F_3798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_55,1,53,55,A2F_3799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_56,1,53,56,A2F_3800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_57,1,53,57,A2F_3801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_13,HR_3_12_6P,AC24,590,40,1000,5000,FPGA_1_53_58,1,53,58,A2F_3802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_14,HR_3_13_6N,AA24,980,40,2000,1000,FPGA_1_53_59,1,53,59,A2F_3803,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,70,40,1000,1000,FPGA_1_54_0,1,54,0,F2A_3816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_1,1,54,1,F2A_3817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_2,1,54,2,F2A_3818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_3,1,54,3,F2A_3819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_4,1,54,4,F2A_3820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_5,1,54,5,F2A_3821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_6,1,54,6,F2A_3822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_7,1,54,7,F2A_3823,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_8,1,54,8,F2A_3824,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,200,40,1000,2000,FPGA_1_54_9,1,54,9,F2A_3825,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,330,40,1000,3000,FPGA_1_54_10,1,54,10,F2A_3826,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,330,40,1000,3000,FPGA_1_54_11,1,54,11,F2A_3827,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,330,40,1000,3000,FPGA_1_54_12,1,54,12,F2A_3828,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,330,40,1000,3000,FPGA_1_54_13,1,54,13,F2A_3829,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_14,1,54,14,F2A_3830,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_15,1,54,15,F2A_3831,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_16,1,54,16,F2A_3832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_17,1,54,17,F2A_3833,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_18,1,54,18,F2A_3834,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_19,1,54,19,F2A_3835,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_20,1,54,20,F2A_3836,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_21,1,54,21,F2A_3837,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_22,1,54,22,F2A_3838,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,720,40,1000,6000,FPGA_1_54_23,1,54,23,F2A_3839,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,460,40,1000,4000,FPGA_1_54_48,1,54,48,A2F_3864,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,460,40,1000,4000,FPGA_1_54_49,1,54,49,A2F_3865,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,460,40,1000,4000,FPGA_1_54_50,1,54,50,A2F_3866,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_51,1,54,51,A2F_3867,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_52,1,54,52,A2F_3868,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_53,1,54,53,A2F_3869,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_54,1,54,54,A2F_3870,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_55,1,54,55,A2F_3871,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_56,1,54,56,A2F_3872,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_57,1,54,57,A2F_3873,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_15,HR_3_14_7P,AA20,590,40,1000,5000,FPGA_1_54_58,1,54,58,A2F_3874,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_16,HR_3_15_7N,Y22,980,40,2000,1000,FPGA_1_54_59,1,54,59,A2F_3875,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,70,40,1000,1000,FPGA_1_55_0,1,55,0,F2A_3888,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_1,1,55,1,F2A_3889,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_2,1,55,2,F2A_3890,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_3,1,55,3,F2A_3891,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_4,1,55,4,F2A_3892,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_5,1,55,5,F2A_3893,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_6,1,55,6,F2A_3894,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_7,1,55,7,F2A_3895,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_8,1,55,8,F2A_3896,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,200,40,1000,2000,FPGA_1_55_9,1,55,9,F2A_3897,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,330,40,1000,3000,FPGA_1_55_10,1,55,10,F2A_3898,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,330,40,1000,3000,FPGA_1_55_11,1,55,11,F2A_3899,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,330,40,1000,3000,FPGA_1_55_12,1,55,12,F2A_3900,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,330,40,1000,3000,FPGA_1_55_13,1,55,13,F2A_3901,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_14,1,55,14,F2A_3902,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_15,1,55,15,F2A_3903,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_16,1,55,16,F2A_3904,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_17,1,55,17,F2A_3905,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_18,1,55,18,F2A_3906,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_19,1,55,19,F2A_3907,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_20,1,55,20,F2A_3908,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_21,1,55,21,F2A_3909,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_22,1,55,22,F2A_3910,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,720,40,1000,6000,FPGA_1_55_23,1,55,23,F2A_3911,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,460,40,1000,4000,FPGA_1_55_48,1,55,48,A2F_3936,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,460,40,1000,4000,FPGA_1_55_49,1,55,49,A2F_3937,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,460,40,1000,4000,FPGA_1_55_50,1,55,50,A2F_3938,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_51,1,55,51,A2F_3939,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_52,1,55,52,A2F_3940,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_53,1,55,53,A2F_3941,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_54,1,55,54,A2F_3942,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_55,1,55,55,A2F_3943,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_56,1,55,56,A2F_3944,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_57,1,55,57,A2F_3945,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_17,HR_3_16_8P,AG27,590,40,1000,5000,FPGA_1_55_58,1,55,58,A2F_3946,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_18,HR_3_17_8N,AB23,980,40,2000,1000,FPGA_1_55_59,1,55,59,A2F_3947,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,70,40,1000,1000,FPGA_1_56_0,1,56,0,F2A_3960,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_1,1,56,1,F2A_3961,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_2,1,56,2,F2A_3962,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_3,1,56,3,F2A_3963,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_4,1,56,4,F2A_3964,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_5,1,56,5,F2A_3965,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_6,1,56,6,F2A_3966,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_7,1,56,7,F2A_3967,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_8,1,56,8,F2A_3968,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,200,40,1000,2000,FPGA_1_56_9,1,56,9,F2A_3969,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,330,40,1000,3000,FPGA_1_56_10,1,56,10,F2A_3970,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,330,40,1000,3000,FPGA_1_56_11,1,56,11,F2A_3971,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,330,40,1000,3000,FPGA_1_56_12,1,56,12,F2A_3972,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,330,40,1000,3000,FPGA_1_56_13,1,56,13,F2A_3973,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_14,1,56,14,F2A_3974,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_15,1,56,15,F2A_3975,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_16,1,56,16,F2A_3976,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_17,1,56,17,F2A_3977,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_18,1,56,18,F2A_3978,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_19,1,56,19,F2A_3979,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_20,1,56,20,F2A_3980,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_21,1,56,21,F2A_3981,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_22,1,56,22,F2A_3982,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,720,40,1000,6000,FPGA_1_56_23,1,56,23,F2A_3983,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,460,40,1000,4000,FPGA_1_56_48,1,56,48,A2F_4008,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,460,40,1000,4000,FPGA_1_56_49,1,56,49,A2F_4009,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,460,40,1000,4000,FPGA_1_56_50,1,56,50,A2F_4010,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_51,1,56,51,A2F_4011,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_52,1,56,52,A2F_4012,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_53,1,56,53,A2F_4013,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_54,1,56,54,A2F_4014,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_55,1,56,55,A2F_4015,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_56,1,56,56,A2F_4016,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_57,1,56,57,A2F_4017,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_19,HR_3_18_9P,AD25,590,40,1000,5000,FPGA_1_56_58,1,56,58,A2F_4018,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_20,HR_3_19_9N,AA25,980,40,2000,1000,FPGA_1_56_59,1,56,59,A2F_4019,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_0,1,57,0,F2A_4032,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_1,1,57,1,F2A_4033,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_2,1,57,2,F2A_4034,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_3,1,57,3,F2A_4035,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_4,1,57,4,F2A_4036,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_5,1,57,5,F2A_4037,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_6,1,57,6,F2A_4038,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_7,1,57,7,F2A_4039,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_57_8,1,57,8,F2A_4040,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_57_48,1,57,48,A2F_4080,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_57_49,1,57,49,A2F_4081,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_57_50,1,57,50,A2F_4082,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_57_51,1,57,51,A2F_4083,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_57_52,1,57,52,A2F_4084,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_57_53,1,57,53,A2F_4085,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_57_54,1,57,54,A2F_4086,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_57_55,1,57,55,A2F_4087,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_57_56,1,57,56,A2F_4088,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_57_57,1,57,57,A2F_4089,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_57_58,1,57,58,A2F_4090,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,70,40,1000,1000,FPGA_1_58_0,1,58,0,F2A_4104,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_1,1,58,1,F2A_4105,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_2,1,58,2,F2A_4106,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_3,1,58,3,F2A_4107,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_4,1,58,4,F2A_4108,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_5,1,58,5,F2A_4109,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_6,1,58,6,F2A_4110,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_7,1,58,7,F2A_4111,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_8,1,58,8,F2A_4112,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,200,40,1000,2000,FPGA_1_58_9,1,58,9,F2A_4113,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_58_10,1,58,10,F2A_4114,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_58_11,1,58,11,F2A_4115,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_58_12,1,58,12,F2A_4116,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,330,40,1000,3000,FPGA_1_58_13,1,58,13,F2A_4117,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_14,1,58,14,F2A_4118,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_15,1,58,15,F2A_4119,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_16,1,58,16,F2A_4120,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_17,1,58,17,F2A_4121,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_18,1,58,18,F2A_4122,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_19,1,58,19,F2A_4123,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_20,1,58,20,F2A_4124,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_21,1,58,21,F2A_4125,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_22,1,58,22,F2A_4126,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,720,40,1000,6000,FPGA_1_58_23,1,58,23,F2A_4127,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_58_48,1,58,48,A2F_4152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_58_49,1,58,49,A2F_4153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,460,40,1000,4000,FPGA_1_58_50,1,58,50,A2F_4154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_51,1,58,51,A2F_4155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_52,1,58,52,A2F_4156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_53,1,58,53,A2F_4157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_54,1,58,54,A2F_4158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_55,1,58,55,A2F_4159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_56,1,58,56,A2F_4160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_57,1,58,57,A2F_4161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_21,HR_3_20_10P,Y21,590,40,1000,5000,FPGA_1_58_58,1,58,58,A2F_4162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_22,HR_3_21_10N,AA22,980,40,2000,1000,FPGA_1_58_59,1,58,59,A2F_4163,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,70,40,1000,1000,FPGA_1_59_0,1,59,0,F2A_4176,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_1,1,59,1,F2A_4177,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_2,1,59,2,F2A_4178,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_3,1,59,3,F2A_4179,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_4,1,59,4,F2A_4180,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_5,1,59,5,F2A_4181,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_6,1,59,6,F2A_4182,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_7,1,59,7,F2A_4183,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_8,1,59,8,F2A_4184,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,200,40,1000,2000,FPGA_1_59_9,1,59,9,F2A_4185,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,330,40,1000,3000,FPGA_1_59_10,1,59,10,F2A_4186,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,330,40,1000,3000,FPGA_1_59_11,1,59,11,F2A_4187,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,330,40,1000,3000,FPGA_1_59_12,1,59,12,F2A_4188,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,330,40,1000,3000,FPGA_1_59_13,1,59,13,F2A_4189,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_14,1,59,14,F2A_4190,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_15,1,59,15,F2A_4191,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_16,1,59,16,F2A_4192,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_17,1,59,17,F2A_4193,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_18,1,59,18,F2A_4194,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_19,1,59,19,F2A_4195,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_20,1,59,20,F2A_4196,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_21,1,59,21,F2A_4197,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_22,1,59,22,F2A_4198,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,720,40,1000,6000,FPGA_1_59_23,1,59,23,F2A_4199,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,460,40,1000,4000,FPGA_1_59_48,1,59,48,A2F_4224,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,460,40,1000,4000,FPGA_1_59_49,1,59,49,A2F_4225,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,460,40,1000,4000,FPGA_1_59_50,1,59,50,A2F_4226,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_51,1,59,51,A2F_4227,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_52,1,59,52,A2F_4228,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_53,1,59,53,A2F_4229,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_54,1,59,54,A2F_4230,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_55,1,59,55,A2F_4231,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_56,1,59,56,A2F_4232,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_57,1,59,57,A2F_4233,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_23,HR_3_22_11P,AF26,590,40,1000,5000,FPGA_1_59_58,1,59,58,A2F_4234,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_24,HR_3_23_11N,AB21,980,40,2000,1000,FPGA_1_59_59,1,59,59,A2F_4235,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,70,40,1000,1000,FPGA_1_60_0,1,60,0,F2A_4248,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_1,1,60,1,F2A_4249,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_2,1,60,2,F2A_4250,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_3,1,60,3,F2A_4251,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_4,1,60,4,F2A_4252,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_5,1,60,5,F2A_4253,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_6,1,60,6,F2A_4254,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_7,1,60,7,F2A_4255,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_8,1,60,8,F2A_4256,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,200,40,1000,2000,FPGA_1_60_9,1,60,9,F2A_4257,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,330,40,1000,3000,FPGA_1_60_10,1,60,10,F2A_4258,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,330,40,1000,3000,FPGA_1_60_11,1,60,11,F2A_4259,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,330,40,1000,3000,FPGA_1_60_12,1,60,12,F2A_4260,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,330,40,1000,3000,FPGA_1_60_13,1,60,13,F2A_4261,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_14,1,60,14,F2A_4262,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_15,1,60,15,F2A_4263,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_16,1,60,16,F2A_4264,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_17,1,60,17,F2A_4265,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_18,1,60,18,F2A_4266,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_19,1,60,19,F2A_4267,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_20,1,60,20,F2A_4268,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_21,1,60,21,F2A_4269,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_22,1,60,22,F2A_4270,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,720,40,1000,6000,FPGA_1_60_23,1,60,23,F2A_4271,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,460,40,1000,4000,FPGA_1_60_48,1,60,48,A2F_4296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,460,40,1000,4000,FPGA_1_60_49,1,60,49,A2F_4297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,460,40,1000,4000,FPGA_1_60_50,1,60,50,A2F_4298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_51,1,60,51,A2F_4299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_52,1,60,52,A2F_4300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_53,1,60,53,A2F_4301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_54,1,60,54,A2F_4302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_55,1,60,55,A2F_4303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_56,1,60,56,A2F_4304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_57,1,60,57,A2F_4305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_25,HR_3_24_12P,AG28,590,40,1000,5000,FPGA_1_60_58,1,60,58,A2F_4306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_26,HR_3_25_12N,AB24,980,40,2000,1000,FPGA_1_60_59,1,60,59,A2F_4307,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,70,40,1000,1000,FPGA_1_61_0,1,61,0,F2A_4320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_1,1,61,1,F2A_4321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_2,1,61,2,F2A_4322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_3,1,61,3,F2A_4323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_4,1,61,4,F2A_4324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_5,1,61,5,F2A_4325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_6,1,61,6,F2A_4326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_7,1,61,7,F2A_4327,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_8,1,61,8,F2A_4328,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,200,40,1000,2000,FPGA_1_61_9,1,61,9,F2A_4329,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,330,40,1000,3000,FPGA_1_61_10,1,61,10,F2A_4330,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,330,40,1000,3000,FPGA_1_61_11,1,61,11,F2A_4331,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,330,40,1000,3000,FPGA_1_61_12,1,61,12,F2A_4332,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,330,40,1000,3000,FPGA_1_61_13,1,61,13,F2A_4333,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_14,1,61,14,F2A_4334,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_15,1,61,15,F2A_4335,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_16,1,61,16,F2A_4336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_17,1,61,17,F2A_4337,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_18,1,61,18,F2A_4338,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_19,1,61,19,F2A_4339,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_20,1,61,20,F2A_4340,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_21,1,61,21,F2A_4341,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_22,1,61,22,F2A_4342,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,720,40,1000,6000,FPGA_1_61_23,1,61,23,F2A_4343,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,460,40,1000,4000,FPGA_1_61_48,1,61,48,A2F_4368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,460,40,1000,4000,FPGA_1_61_49,1,61,49,A2F_4369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,460,40,1000,4000,FPGA_1_61_50,1,61,50,A2F_4370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_51,1,61,51,A2F_4371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_52,1,61,52,A2F_4372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_53,1,61,53,A2F_4373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_54,1,61,54,A2F_4374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_55,1,61,55,A2F_4375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_56,1,61,56,A2F_4376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_57,1,61,57,A2F_4377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_27,HR_3_26_13P,AD26,590,40,1000,5000,FPGA_1_61_58,1,61,58,A2F_4378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_28,HR_3_27_13N,AC26,980,40,2000,1000,FPGA_1_61_59,1,61,59,A2F_4379,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,70,40,1000,1000,FPGA_1_62_0,1,62,0,F2A_4392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_1,1,62,1,F2A_4393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_2,1,62,2,F2A_4394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_3,1,62,3,F2A_4395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_4,1,62,4,F2A_4396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_5,1,62,5,F2A_4397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_6,1,62,6,F2A_4398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_7,1,62,7,F2A_4399,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_8,1,62,8,F2A_4400,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,200,40,1000,2000,FPGA_1_62_9,1,62,9,F2A_4401,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,330,40,1000,3000,FPGA_1_62_10,1,62,10,F2A_4402,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,330,40,1000,3000,FPGA_1_62_11,1,62,11,F2A_4403,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,330,40,1000,3000,FPGA_1_62_12,1,62,12,F2A_4404,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,330,40,1000,3000,FPGA_1_62_13,1,62,13,F2A_4405,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_14,1,62,14,F2A_4406,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_15,1,62,15,F2A_4407,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_16,1,62,16,F2A_4408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_17,1,62,17,F2A_4409,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_18,1,62,18,F2A_4410,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_19,1,62,19,F2A_4411,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_20,1,62,20,F2A_4412,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_21,1,62,21,F2A_4413,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_22,1,62,22,F2A_4414,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,720,40,1000,6000,FPGA_1_62_23,1,62,23,F2A_4415,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,460,40,1000,4000,FPGA_1_62_48,1,62,48,A2F_4440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,460,40,1000,4000,FPGA_1_62_49,1,62,49,A2F_4441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,460,40,1000,4000,FPGA_1_62_50,1,62,50,A2F_4442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_51,1,62,51,A2F_4443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_52,1,62,52,A2F_4444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_53,1,62,53,A2F_4445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_54,1,62,54,A2F_4446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_55,1,62,55,A2F_4447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_56,1,62,56,A2F_4448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_57,1,62,57,A2F_4449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_29,HR_3_CC_28_14P,AD24,590,40,1000,5000,FPGA_1_62_58,1,62,58,A2F_4450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_30,HR_3_CC_29_14N,AF27,980,40,2000,1000,FPGA_1_62_59,1,62,59,A2F_4451,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,70,40,1000,1000,FPGA_1_63_0,1,63,0,F2A_4464,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_1,1,63,1,F2A_4465,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_2,1,63,2,F2A_4466,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_3,1,63,3,F2A_4467,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_4,1,63,4,F2A_4468,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_5,1,63,5,F2A_4469,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_6,1,63,6,F2A_4470,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_7,1,63,7,F2A_4471,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_8,1,63,8,F2A_4472,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,200,40,1000,2000,FPGA_1_63_9,1,63,9,F2A_4473,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,330,40,1000,3000,FPGA_1_63_10,1,63,10,F2A_4474,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,330,40,1000,3000,FPGA_1_63_11,1,63,11,F2A_4475,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,330,40,1000,3000,FPGA_1_63_12,1,63,12,F2A_4476,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,330,40,1000,3000,FPGA_1_63_13,1,63,13,F2A_4477,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_14,1,63,14,F2A_4478,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_15,1,63,15,F2A_4479,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_16,1,63,16,F2A_4480,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_17,1,63,17,F2A_4481,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_18,1,63,18,F2A_4482,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_19,1,63,19,F2A_4483,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_20,1,63,20,F2A_4484,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_21,1,63,21,F2A_4485,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_22,1,63,22,F2A_4486,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,720,40,1000,6000,FPGA_1_63_23,1,63,23,F2A_4487,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,460,40,1000,4000,FPGA_1_63_48,1,63,48,A2F_4512,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,460,40,1000,4000,FPGA_1_63_49,1,63,49,A2F_4513,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,460,40,1000,4000,FPGA_1_63_50,1,63,50,A2F_4514,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_51,1,63,51,A2F_4515,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_52,1,63,52,A2F_4516,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_53,1,63,53,A2F_4517,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_54,1,63,54,A2F_4518,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_55,1,63,55,A2F_4519,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_56,1,63,56,A2F_4520,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_57,1,63,57,A2F_4521,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_31,HR_3_30_15P,AE26,590,40,1000,5000,FPGA_1_63_58,1,63,58,A2F_4522,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_32,HR_3_31_15N,AA21,980,40,2000,1000,FPGA_1_63_59,1,63,59,A2F_4523,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,70,40,1000,1000,FPGA_1_64_0,1,64,0,F2A_4536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_1,1,64,1,F2A_4537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_2,1,64,2,F2A_4538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_3,1,64,3,F2A_4539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_4,1,64,4,F2A_4540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_5,1,64,5,F2A_4541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_6,1,64,6,F2A_4542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_7,1,64,7,F2A_4543,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_8,1,64,8,F2A_4544,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,200,40,1000,2000,FPGA_1_64_9,1,64,9,F2A_4545,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,330,40,1000,3000,FPGA_1_64_10,1,64,10,F2A_4546,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,330,40,1000,3000,FPGA_1_64_11,1,64,11,F2A_4547,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,330,40,1000,3000,FPGA_1_64_12,1,64,12,F2A_4548,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,330,40,1000,3000,FPGA_1_64_13,1,64,13,F2A_4549,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_14,1,64,14,F2A_4550,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_15,1,64,15,F2A_4551,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_16,1,64,16,F2A_4552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_17,1,64,17,F2A_4553,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_18,1,64,18,F2A_4554,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_19,1,64,19,F2A_4555,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_20,1,64,20,F2A_4556,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_21,1,64,21,F2A_4557,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_22,1,64,22,F2A_4558,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,720,40,1000,6000,FPGA_1_64_23,1,64,23,F2A_4559,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,460,40,1000,4000,FPGA_1_64_48,1,64,48,A2F_4584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,460,40,1000,4000,FPGA_1_64_49,1,64,49,A2F_4585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,460,40,1000,4000,FPGA_1_64_50,1,64,50,A2F_4586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_51,1,64,51,A2F_4587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_52,1,64,52,A2F_4588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_53,1,64,53,A2F_4589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_54,1,64,54,A2F_4590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_55,1,64,55,A2F_4591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_56,1,64,56,A2F_4592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_57,1,64,57,A2F_4593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_33,HR_3_32_16P,AB26,590,40,1000,5000,FPGA_1_64_58,1,64,58,A2F_4594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_34,HR_3_33_16N,AD27,980,40,2000,1000,FPGA_1_64_59,1,64,59,A2F_4595,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,70,40,1000,1000,FPGA_1_65_0,1,65,0,F2A_4608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_1,1,65,1,F2A_4609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_2,1,65,2,F2A_4610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_3,1,65,3,F2A_4611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_4,1,65,4,F2A_4612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_5,1,65,5,F2A_4613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_6,1,65,6,F2A_4614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_7,1,65,7,F2A_4615,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_8,1,65,8,F2A_4616,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,200,40,1000,2000,FPGA_1_65_9,1,65,9,F2A_4617,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,330,40,1000,3000,FPGA_1_65_10,1,65,10,F2A_4618,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,330,40,1000,3000,FPGA_1_65_11,1,65,11,F2A_4619,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,330,40,1000,3000,FPGA_1_65_12,1,65,12,F2A_4620,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,330,40,1000,3000,FPGA_1_65_13,1,65,13,F2A_4621,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_14,1,65,14,F2A_4622,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_15,1,65,15,F2A_4623,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_16,1,65,16,F2A_4624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_17,1,65,17,F2A_4625,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_18,1,65,18,F2A_4626,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_19,1,65,19,F2A_4627,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_20,1,65,20,F2A_4628,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_21,1,65,21,F2A_4629,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_22,1,65,22,F2A_4630,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,720,40,1000,6000,FPGA_1_65_23,1,65,23,F2A_4631,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,460,40,1000,4000,FPGA_1_65_48,1,65,48,A2F_4656,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,460,40,1000,4000,FPGA_1_65_49,1,65,49,A2F_4657,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,460,40,1000,4000,FPGA_1_65_50,1,65,50,A2F_4658,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_51,1,65,51,A2F_4659,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_52,1,65,52,A2F_4660,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_53,1,65,53,A2F_4661,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_54,1,65,54,A2F_4662,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_55,1,65,55,A2F_4663,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_56,1,65,56,A2F_4664,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_57,1,65,57,A2F_4665,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_35,HR_3_34_17P,AC27,590,40,1000,5000,FPGA_1_65_58,1,65,58,A2F_4666,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_36,HR_3_35_17N,AC22,980,40,2000,1000,FPGA_1_65_59,1,65,59,A2F_4667,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,70,40,1000,1000,FPGA_1_66_0,1,66,0,F2A_4680,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_1,1,66,1,F2A_4681,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_2,1,66,2,F2A_4682,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_3,1,66,3,F2A_4683,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_4,1,66,4,F2A_4684,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_5,1,66,5,F2A_4685,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_6,1,66,6,F2A_4686,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_7,1,66,7,F2A_4687,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_8,1,66,8,F2A_4688,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,200,40,1000,2000,FPGA_1_66_9,1,66,9,F2A_4689,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,330,40,1000,3000,FPGA_1_66_10,1,66,10,F2A_4690,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,330,40,1000,3000,FPGA_1_66_11,1,66,11,F2A_4691,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,330,40,1000,3000,FPGA_1_66_12,1,66,12,F2A_4692,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,330,40,1000,3000,FPGA_1_66_13,1,66,13,F2A_4693,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_14,1,66,14,F2A_4694,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_15,1,66,15,F2A_4695,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_16,1,66,16,F2A_4696,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_17,1,66,17,F2A_4697,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_18,1,66,18,F2A_4698,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_19,1,66,19,F2A_4699,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_20,1,66,20,F2A_4700,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_21,1,66,21,F2A_4701,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_22,1,66,22,F2A_4702,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,720,40,1000,6000,FPGA_1_66_23,1,66,23,F2A_4703,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,460,40,1000,4000,FPGA_1_66_48,1,66,48,A2F_4728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,460,40,1000,4000,FPGA_1_66_49,1,66,49,A2F_4729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,460,40,1000,4000,FPGA_1_66_50,1,66,50,A2F_4730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_51,1,66,51,A2F_4731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_52,1,66,52,A2F_4732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_53,1,66,53,A2F_4733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_54,1,66,54,A2F_4734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_55,1,66,55,A2F_4735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_56,1,66,56,A2F_4736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_57,1,66,57,A2F_4737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_37,HR_3_36_18P,AA28,590,40,1000,5000,FPGA_1_66_58,1,66,58,A2F_4738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_38,HR_3_37_18N,AF28,980,40,2000,1000,FPGA_1_66_59,1,66,59,A2F_4739,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,70,40,1000,1000,FPGA_1_67_0,1,67,0,F2A_4752,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_1,1,67,1,F2A_4753,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_2,1,67,2,F2A_4754,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_3,1,67,3,F2A_4755,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_4,1,67,4,F2A_4756,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_5,1,67,5,F2A_4757,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_6,1,67,6,F2A_4758,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_7,1,67,7,F2A_4759,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_8,1,67,8,F2A_4760,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,200,40,1000,2000,FPGA_1_67_9,1,67,9,F2A_4761,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,330,40,1000,3000,FPGA_1_67_10,1,67,10,F2A_4762,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,330,40,1000,3000,FPGA_1_67_11,1,67,11,F2A_4763,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,330,40,1000,3000,FPGA_1_67_12,1,67,12,F2A_4764,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,330,40,1000,3000,FPGA_1_67_13,1,67,13,F2A_4765,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_14,1,67,14,F2A_4766,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_15,1,67,15,F2A_4767,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_16,1,67,16,F2A_4768,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_17,1,67,17,F2A_4769,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_18,1,67,18,F2A_4770,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_19,1,67,19,F2A_4771,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_20,1,67,20,F2A_4772,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_21,1,67,21,F2A_4773,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_22,1,67,22,F2A_4774,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,720,40,1000,6000,FPGA_1_67_23,1,67,23,F2A_4775,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,460,40,1000,4000,FPGA_1_67_48,1,67,48,A2F_4800,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,460,40,1000,4000,FPGA_1_67_49,1,67,49,A2F_4801,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,460,40,1000,4000,FPGA_1_67_50,1,67,50,A2F_4802,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_51,1,67,51,A2F_4803,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_52,1,67,52,A2F_4804,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_53,1,67,53,A2F_4805,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_54,1,67,54,A2F_4806,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_55,1,67,55,A2F_4807,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_56,1,67,56,A2F_4808,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_57,1,67,57,A2F_4809,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_39,HR_3_38_19P,AE27,590,40,1000,5000,FPGA_1_67_58,1,67,58,A2F_4810,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VL_3_40,HR_3_39_19N,AB27,980,40,2000,1000,FPGA_1_67_59,1,67,59,A2F_4811,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_82_2_0,82,2,0,F2A_72,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_82_2_1,82,2,1,F2A_73,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_82_2_2,82,2,2,F2A_74,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_82_2_3,82,2,3,F2A_75,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_82_2_4,82,2,4,F2A_76,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_82_2_5,82,2,5,F2A_77,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_82_2_6,82,2,6,F2A_78,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_82_2_7,82,2,7,F2A_79,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_82_2_8,82,2,8,F2A_80,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_82_2_48,82,2,48,A2F_120,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_82_2_49,82,2,49,A2F_121,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_82_2_50,82,2,50,A2F_122,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_82_2_51,82,2,51,A2F_123,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_82_2_52,82,2,52,A2F_124,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_82_2_53,82,2,53,A2F_125,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_82_2_54,82,2,54,A2F_126,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_82_2_55,82,2,55,A2F_127,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_82_2_56,82,2,56,A2F_128,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_82_2_57,82,2,57,A2F_129,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_82_2_58,82,2,58,A2F_130,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,70,40,1000,1000,FPGA_82_3_0,82,3,0,F2A_144,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_82_3_1,82,3,1,F2A_145,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_82_3_2,82,3,2,F2A_146,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_82_3_3,82,3,3,F2A_147,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_82_3_4,82,3,4,F2A_148,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_82_3_5,82,3,5,F2A_149,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_82_3_6,82,3,6,F2A_150,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_82_3_7,82,3,7,F2A_151,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_82_3_8,82,3,8,F2A_152,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,200,40,1000,2000,FPGA_82_3_9,82,3,9,F2A_153,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_82_3_10,82,3,10,F2A_154,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_82_3_11,82,3,11,F2A_155,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_82_3_12,82,3,12,F2A_156,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,330,40,1000,3000,FPGA_82_3_13,82,3,13,F2A_157,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_82_3_14,82,3,14,F2A_158,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_82_3_15,82,3,15,F2A_159,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_82_3_16,82,3,16,F2A_160,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_82_3_17,82,3,17,F2A_161,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_82_3_18,82,3,18,F2A_162,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_82_3_19,82,3,19,F2A_163,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_82_3_20,82,3,20,F2A_164,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_82_3_21,82,3,21,F2A_165,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_82_3_22,82,3,22,F2A_166,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,720,40,1000,6000,FPGA_82_3_23,82,3,23,F2A_167,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_82_3_48,82,3,48,A2F_192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_82_3_49,82,3,49,A2F_193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,460,40,1000,4000,FPGA_82_3_50,82,3,50,A2F_194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_82_3_51,82,3,51,A2F_195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_82_3_52,82,3,52,A2F_196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_82_3_53,82,3,53,A2F_197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_82_3_54,82,3,54,A2F_198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_82_3_55,82,3,55,A2F_199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_82_3_56,82,3,56,A2F_200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_82_3_57,82,3,57,A2F_201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_1,HR_4_0_0P,M3,590,40,1000,5000,FPGA_82_3_58,82,3,58,A2F_202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_2,HR_4_20_10P,L7,980,40,2000,1000,FPGA_82_3_59,82,3,59,A2F_203,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,70,40,1000,1000,FPGA_82_4_0,82,4,0,F2A_216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_82_4_1,82,4,1,F2A_217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_82_4_2,82,4,2,F2A_218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_82_4_3,82,4,3,F2A_219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_82_4_4,82,4,4,F2A_220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_82_4_5,82,4,5,F2A_221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_82_4_6,82,4,6,F2A_222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_82_4_7,82,4,7,F2A_223,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_82_4_8,82,4,8,F2A_224,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,200,40,1000,2000,FPGA_82_4_9,82,4,9,F2A_225,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_82_4_10,82,4,10,F2A_226,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_82_4_11,82,4,11,F2A_227,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_82_4_12,82,4,12,F2A_228,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,330,40,1000,3000,FPGA_82_4_13,82,4,13,F2A_229,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_82_4_14,82,4,14,F2A_230,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_82_4_15,82,4,15,F2A_231,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_82_4_16,82,4,16,F2A_232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_82_4_17,82,4,17,F2A_233,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_82_4_18,82,4,18,F2A_234,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_82_4_19,82,4,19,F2A_235,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_82_4_20,82,4,20,F2A_236,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_82_4_21,82,4,21,F2A_237,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_82_4_22,82,4,22,F2A_238,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,720,40,1000,6000,FPGA_82_4_23,82,4,23,F2A_239,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,460,40,1000,4000,FPGA_82_4_48,82,4,48,A2F_264,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,460,40,1000,4000,FPGA_82_4_49,82,4,49,A2F_265,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,460,40,1000,4000,FPGA_82_4_50,82,4,50,A2F_266,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_82_4_51,82,4,51,A2F_267,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_82_4_52,82,4,52,A2F_268,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_82_4_53,82,4,53,A2F_269,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_82_4_54,82,4,54,A2F_270,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_82_4_55,82,4,55,A2F_271,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_82_4_56,82,4,56,A2F_272,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_82_4_57,82,4,57,A2F_273,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_3,HR_4_30_15P,K5,590,40,1000,5000,FPGA_82_4_58,82,4,58,A2F_274,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_4,HR_4_4_2P,M2,980,40,2000,1000,FPGA_82_4_59,82,4,59,A2F_275,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,70,40,1000,1000,FPGA_82_5_0,82,5,0,F2A_288,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_82_5_1,82,5,1,F2A_289,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_82_5_2,82,5,2,F2A_290,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_82_5_3,82,5,3,F2A_291,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_82_5_4,82,5,4,F2A_292,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_82_5_5,82,5,5,F2A_293,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_82_5_6,82,5,6,F2A_294,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_82_5_7,82,5,7,F2A_295,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_82_5_8,82,5,8,F2A_296,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,200,40,1000,2000,FPGA_82_5_9,82,5,9,F2A_297,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_82_5_10,82,5,10,F2A_298,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_82_5_11,82,5,11,F2A_299,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_82_5_12,82,5,12,F2A_300,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,330,40,1000,3000,FPGA_82_5_13,82,5,13,F2A_301,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_82_5_14,82,5,14,F2A_302,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_82_5_15,82,5,15,F2A_303,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_82_5_16,82,5,16,F2A_304,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_82_5_17,82,5,17,F2A_305,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_82_5_18,82,5,18,F2A_306,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_82_5_19,82,5,19,F2A_307,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_82_5_20,82,5,20,F2A_308,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_82_5_21,82,5,21,F2A_309,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_82_5_22,82,5,22,F2A_310,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,720,40,1000,6000,FPGA_82_5_23,82,5,23,F2A_311,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,460,40,1000,4000,FPGA_82_5_48,82,5,48,A2F_336,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,460,40,1000,4000,FPGA_82_5_49,82,5,49,A2F_337,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,460,40,1000,4000,FPGA_82_5_50,82,5,50,A2F_338,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_82_5_51,82,5,51,A2F_339,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_82_5_52,82,5,52,A2F_340,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_82_5_53,82,5,53,A2F_341,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_82_5_54,82,5,54,A2F_342,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_82_5_55,82,5,55,A2F_343,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_82_5_56,82,5,56,A2F_344,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_82_5_57,82,5,57,A2F_345,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_5,HR_4_9_4N,M6,590,40,1000,5000,FPGA_82_5_58,82,5,58,A2F_346,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_6,HR_4_6_3P,J1,980,40,2000,1000,FPGA_82_5_59,82,5,59,A2F_347,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,70,40,1000,1000,FPGA_82_6_0,82,6,0,F2A_360,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_82_6_1,82,6,1,F2A_361,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_82_6_2,82,6,2,F2A_362,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_82_6_3,82,6,3,F2A_363,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_82_6_4,82,6,4,F2A_364,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_82_6_5,82,6,5,F2A_365,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_82_6_6,82,6,6,F2A_366,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_82_6_7,82,6,7,F2A_367,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_82_6_8,82,6,8,F2A_368,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,200,40,1000,2000,FPGA_82_6_9,82,6,9,F2A_369,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_82_6_10,82,6,10,F2A_370,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_82_6_11,82,6,11,F2A_371,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_82_6_12,82,6,12,F2A_372,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,330,40,1000,3000,FPGA_82_6_13,82,6,13,F2A_373,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_82_6_14,82,6,14,F2A_374,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_82_6_15,82,6,15,F2A_375,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_82_6_16,82,6,16,F2A_376,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_82_6_17,82,6,17,F2A_377,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_82_6_18,82,6,18,F2A_378,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_82_6_19,82,6,19,F2A_379,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_82_6_20,82,6,20,F2A_380,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_82_6_21,82,6,21,F2A_381,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_82_6_22,82,6,22,F2A_382,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,720,40,1000,6000,FPGA_82_6_23,82,6,23,F2A_383,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,460,40,1000,4000,FPGA_82_6_48,82,6,48,A2F_408,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,460,40,1000,4000,FPGA_82_6_49,82,6,49,A2F_409,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,460,40,1000,4000,FPGA_82_6_50,82,6,50,A2F_410,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_82_6_51,82,6,51,A2F_411,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_82_6_52,82,6,52,A2F_412,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_82_6_53,82,6,53,A2F_413,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_82_6_54,82,6,54,A2F_414,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_82_6_55,82,6,55,A2F_415,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_82_6_56,82,6,56,A2F_416,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_82_6_57,82,6,57,A2F_417,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_7,HR_4_7_3N,M8,590,40,1000,5000,FPGA_82_6_58,82,6,58,A2F_418,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_8,HR_4_8_4P,M1,980,40,2000,1000,FPGA_82_6_59,82,6,59,A2F_419,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,70,40,1000,1000,FPGA_82_7_0,82,7,0,F2A_432,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_82_7_1,82,7,1,F2A_433,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_82_7_2,82,7,2,F2A_434,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_82_7_3,82,7,3,F2A_435,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_82_7_4,82,7,4,F2A_436,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_82_7_5,82,7,5,F2A_437,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_82_7_6,82,7,6,F2A_438,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_82_7_7,82,7,7,F2A_439,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_82_7_8,82,7,8,F2A_440,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,200,40,1000,2000,FPGA_82_7_9,82,7,9,F2A_441,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_82_7_10,82,7,10,F2A_442,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_82_7_11,82,7,11,F2A_443,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_82_7_12,82,7,12,F2A_444,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,330,40,1000,3000,FPGA_82_7_13,82,7,13,F2A_445,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_82_7_14,82,7,14,F2A_446,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_82_7_15,82,7,15,F2A_447,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_82_7_16,82,7,16,F2A_448,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_82_7_17,82,7,17,F2A_449,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_82_7_18,82,7,18,F2A_450,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_82_7_19,82,7,19,F2A_451,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_82_7_20,82,7,20,F2A_452,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_82_7_21,82,7,21,F2A_453,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_82_7_22,82,7,22,F2A_454,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,720,40,1000,6000,FPGA_82_7_23,82,7,23,F2A_455,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,460,40,1000,4000,FPGA_82_7_48,82,7,48,A2F_480,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,460,40,1000,4000,FPGA_82_7_49,82,7,49,A2F_481,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,460,40,1000,4000,FPGA_82_7_50,82,7,50,A2F_482,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_82_7_51,82,7,51,A2F_483,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_82_7_52,82,7,52,A2F_484,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_82_7_53,82,7,53,A2F_485,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_82_7_54,82,7,54,A2F_486,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_82_7_55,82,7,55,A2F_487,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_82_7_56,82,7,56,A2F_488,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_82_7_57,82,7,57,A2F_489,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_9,HR_4_14_7P,M7,590,40,1000,5000,FPGA_82_7_58,82,7,58,A2F_490,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_10,HR_4_CC_10_5P,K2,980,40,2000,1000,FPGA_82_7_59,82,7,59,A2F_491,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,70,40,1000,1000,FPGA_82_8_0,82,8,0,F2A_504,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_82_8_1,82,8,1,F2A_505,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_82_8_2,82,8,2,F2A_506,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_82_8_3,82,8,3,F2A_507,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_82_8_4,82,8,4,F2A_508,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_82_8_5,82,8,5,F2A_509,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_82_8_6,82,8,6,F2A_510,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_82_8_7,82,8,7,F2A_511,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_82_8_8,82,8,8,F2A_512,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,200,40,1000,2000,FPGA_82_8_9,82,8,9,F2A_513,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_82_8_10,82,8,10,F2A_514,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_82_8_11,82,8,11,F2A_515,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_82_8_12,82,8,12,F2A_516,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,330,40,1000,3000,FPGA_82_8_13,82,8,13,F2A_517,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_82_8_14,82,8,14,F2A_518,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_82_8_15,82,8,15,F2A_519,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_82_8_16,82,8,16,F2A_520,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_82_8_17,82,8,17,F2A_521,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_82_8_18,82,8,18,F2A_522,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_82_8_19,82,8,19,F2A_523,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_82_8_20,82,8,20,F2A_524,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_82_8_21,82,8,21,F2A_525,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_82_8_22,82,8,22,F2A_526,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,720,40,1000,6000,FPGA_82_8_23,82,8,23,F2A_527,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,460,40,1000,4000,FPGA_82_8_48,82,8,48,A2F_552,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,460,40,1000,4000,FPGA_82_8_49,82,8,49,A2F_553,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,460,40,1000,4000,FPGA_82_8_50,82,8,50,A2F_554,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_82_8_51,82,8,51,A2F_555,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_82_8_52,82,8,52,A2F_556,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_82_8_53,82,8,53,A2F_557,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_82_8_54,82,8,54,A2F_558,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_82_8_55,82,8,55,A2F_559,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_82_8_56,82,8,56,A2F_560,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_82_8_57,82,8,57,A2F_561,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_11,HR_4_CC_11_5N,M4,590,40,1000,5000,FPGA_82_8_58,82,8,58,A2F_562,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_12,HR_4_12_6P,M5,980,40,2000,1000,FPGA_82_8_59,82,8,59,A2F_563,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,70,40,1000,1000,FPGA_82_9_0,82,9,0,F2A_576,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_82_9_1,82,9,1,F2A_577,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_82_9_2,82,9,2,F2A_578,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_82_9_3,82,9,3,F2A_579,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_82_9_4,82,9,4,F2A_580,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_82_9_5,82,9,5,F2A_581,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_82_9_6,82,9,6,F2A_582,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_82_9_7,82,9,7,F2A_583,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_82_9_8,82,9,8,F2A_584,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,200,40,1000,2000,FPGA_82_9_9,82,9,9,F2A_585,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_82_9_10,82,9,10,F2A_586,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_82_9_11,82,9,11,F2A_587,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_82_9_12,82,9,12,F2A_588,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,330,40,1000,3000,FPGA_82_9_13,82,9,13,F2A_589,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_82_9_14,82,9,14,F2A_590,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_82_9_15,82,9,15,F2A_591,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_82_9_16,82,9,16,F2A_592,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_82_9_17,82,9,17,F2A_593,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_82_9_18,82,9,18,F2A_594,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_82_9_19,82,9,19,F2A_595,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_82_9_20,82,9,20,F2A_596,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_82_9_21,82,9,21,F2A_597,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_82_9_22,82,9,22,F2A_598,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,720,40,1000,6000,FPGA_82_9_23,82,9,23,F2A_599,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,460,40,1000,4000,FPGA_82_9_48,82,9,48,A2F_624,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,460,40,1000,4000,FPGA_82_9_49,82,9,49,A2F_625,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,460,40,1000,4000,FPGA_82_9_50,82,9,50,A2F_626,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_82_9_51,82,9,51,A2F_627,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_82_9_52,82,9,52,A2F_628,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_82_9_53,82,9,53,A2F_629,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_82_9_54,82,9,54,A2F_630,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_82_9_55,82,9,55,A2F_631,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_82_9_56,82,9,56,A2F_632,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_82_9_57,82,9,57,A2F_633,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_13,HR_4_13_6N,P4,590,40,1000,5000,FPGA_82_9_58,82,9,58,A2F_634,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_14,HR_4_15_7N,N3,980,40,2000,1000,FPGA_82_9_59,82,9,59,A2F_635,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,70,40,1000,1000,FPGA_82_10_0,82,10,0,F2A_648,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_82_10_1,82,10,1,F2A_649,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_82_10_2,82,10,2,F2A_650,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_82_10_3,82,10,3,F2A_651,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_82_10_4,82,10,4,F2A_652,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_82_10_5,82,10,5,F2A_653,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_82_10_6,82,10,6,F2A_654,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_82_10_7,82,10,7,F2A_655,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_82_10_8,82,10,8,F2A_656,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,200,40,1000,2000,FPGA_82_10_9,82,10,9,F2A_657,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_82_10_10,82,10,10,F2A_658,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_82_10_11,82,10,11,F2A_659,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_82_10_12,82,10,12,F2A_660,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,330,40,1000,3000,FPGA_82_10_13,82,10,13,F2A_661,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_82_10_14,82,10,14,F2A_662,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_82_10_15,82,10,15,F2A_663,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_82_10_16,82,10,16,F2A_664,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_82_10_17,82,10,17,F2A_665,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_82_10_18,82,10,18,F2A_666,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_82_10_19,82,10,19,F2A_667,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_82_10_20,82,10,20,F2A_668,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_82_10_21,82,10,21,F2A_669,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_82_10_22,82,10,22,F2A_670,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,720,40,1000,6000,FPGA_82_10_23,82,10,23,F2A_671,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,460,40,1000,4000,FPGA_82_10_48,82,10,48,A2F_696,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,460,40,1000,4000,FPGA_82_10_49,82,10,49,A2F_697,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,460,40,1000,4000,FPGA_82_10_50,82,10,50,A2F_698,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_82_10_51,82,10,51,A2F_699,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_82_10_52,82,10,52,A2F_700,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_82_10_53,82,10,53,A2F_701,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_82_10_54,82,10,54,A2F_702,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_82_10_55,82,10,55,A2F_703,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_82_10_56,82,10,56,A2F_704,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_82_10_57,82,10,57,A2F_705,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_15,HR_4_16_8P,L8,590,40,1000,5000,FPGA_82_10_58,82,10,58,A2F_706,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_16,HR_4_17_8N,P3,980,40,2000,1000,FPGA_82_10_59,82,10,59,A2F_707,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,70,40,1000,1000,FPGA_82_11_0,82,11,0,F2A_720,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_82_11_1,82,11,1,F2A_721,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_82_11_2,82,11,2,F2A_722,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_82_11_3,82,11,3,F2A_723,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_82_11_4,82,11,4,F2A_724,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_82_11_5,82,11,5,F2A_725,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_82_11_6,82,11,6,F2A_726,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_82_11_7,82,11,7,F2A_727,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_82_11_8,82,11,8,F2A_728,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,200,40,1000,2000,FPGA_82_11_9,82,11,9,F2A_729,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_82_11_10,82,11,10,F2A_730,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_82_11_11,82,11,11,F2A_731,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_82_11_12,82,11,12,F2A_732,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,330,40,1000,3000,FPGA_82_11_13,82,11,13,F2A_733,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_82_11_14,82,11,14,F2A_734,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_82_11_15,82,11,15,F2A_735,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_82_11_16,82,11,16,F2A_736,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_82_11_17,82,11,17,F2A_737,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_82_11_18,82,11,18,F2A_738,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_82_11_19,82,11,19,F2A_739,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_82_11_20,82,11,20,F2A_740,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_82_11_21,82,11,21,F2A_741,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_82_11_22,82,11,22,F2A_742,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,720,40,1000,6000,FPGA_82_11_23,82,11,23,F2A_743,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,460,40,1000,4000,FPGA_82_11_48,82,11,48,A2F_768,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,460,40,1000,4000,FPGA_82_11_49,82,11,49,A2F_769,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,460,40,1000,4000,FPGA_82_11_50,82,11,50,A2F_770,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_82_11_51,82,11,51,A2F_771,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_82_11_52,82,11,52,A2F_772,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_82_11_53,82,11,53,A2F_773,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_82_11_54,82,11,54,A2F_774,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_82_11_55,82,11,55,A2F_775,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_82_11_56,82,11,56,A2F_776,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_82_11_57,82,11,57,A2F_777,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_17,HR_4_18_9P,P8,590,40,1000,5000,FPGA_82_11_58,82,11,58,A2F_778,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_18,HR_4_1_0N,N2,980,40,2000,1000,FPGA_82_11_59,82,11,59,A2F_779,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,70,40,1000,1000,FPGA_82_12_0,82,12,0,F2A_792,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_82_12_1,82,12,1,F2A_793,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_82_12_2,82,12,2,F2A_794,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_82_12_3,82,12,3,F2A_795,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_82_12_4,82,12,4,F2A_796,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_82_12_5,82,12,5,F2A_797,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_82_12_6,82,12,6,F2A_798,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_82_12_7,82,12,7,F2A_799,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_82_12_8,82,12,8,F2A_800,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,200,40,1000,2000,FPGA_82_12_9,82,12,9,F2A_801,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_82_12_10,82,12,10,F2A_802,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_82_12_11,82,12,11,F2A_803,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_82_12_12,82,12,12,F2A_804,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,330,40,1000,3000,FPGA_82_12_13,82,12,13,F2A_805,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_82_12_14,82,12,14,F2A_806,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_82_12_15,82,12,15,F2A_807,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_82_12_16,82,12,16,F2A_808,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_82_12_17,82,12,17,F2A_809,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_82_12_18,82,12,18,F2A_810,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_82_12_19,82,12,19,F2A_811,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_82_12_20,82,12,20,F2A_812,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_82_12_21,82,12,21,F2A_813,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_82_12_22,82,12,22,F2A_814,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,720,40,1000,6000,FPGA_82_12_23,82,12,23,F2A_815,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,460,40,1000,4000,FPGA_82_12_48,82,12,48,A2F_840,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,460,40,1000,4000,FPGA_82_12_49,82,12,49,A2F_841,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,460,40,1000,4000,FPGA_82_12_50,82,12,50,A2F_842,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_82_12_51,82,12,51,A2F_843,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_82_12_52,82,12,52,A2F_844,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_82_12_53,82,12,53,A2F_845,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_82_12_54,82,12,54,A2F_846,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_82_12_55,82,12,55,A2F_847,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_82_12_56,82,12,56,A2F_848,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_82_12_57,82,12,57,A2F_849,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_19,HR_4_19_9N,K8,590,40,1000,5000,FPGA_82_12_58,82,12,58,A2F_850,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_20,HR_4_21_10N,J7,980,40,2000,1000,FPGA_82_12_59,82,12,59,A2F_851,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_82_13_0,82,13,0,F2A_864,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_82_13_1,82,13,1,F2A_865,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_82_13_2,82,13,2,F2A_866,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_82_13_3,82,13,3,F2A_867,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_82_13_4,82,13,4,F2A_868,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_82_13_5,82,13,5,F2A_869,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_82_13_6,82,13,6,F2A_870,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_82_13_7,82,13,7,F2A_871,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_82_13_8,82,13,8,F2A_872,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_82_13_48,82,13,48,A2F_912,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_82_13_49,82,13,49,A2F_913,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_82_13_50,82,13,50,A2F_914,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_82_13_51,82,13,51,A2F_915,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_82_13_52,82,13,52,A2F_916,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_82_13_53,82,13,53,A2F_917,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_82_13_54,82,13,54,A2F_918,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_82_13_55,82,13,55,A2F_919,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_82_13_56,82,13,56,A2F_920,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_82_13_57,82,13,57,A2F_921,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_82_13_58,82,13,58,A2F_922,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,70,40,1000,1000,FPGA_82_14_0,82,14,0,F2A_936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_82_14_1,82,14,1,F2A_937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_82_14_2,82,14,2,F2A_938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_82_14_3,82,14,3,F2A_939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_82_14_4,82,14,4,F2A_940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_82_14_5,82,14,5,F2A_941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_82_14_6,82,14,6,F2A_942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_82_14_7,82,14,7,F2A_943,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_82_14_8,82,14,8,F2A_944,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,200,40,1000,2000,FPGA_82_14_9,82,14,9,F2A_945,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_82_14_10,82,14,10,F2A_946,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_82_14_11,82,14,11,F2A_947,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_82_14_12,82,14,12,F2A_948,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,330,40,1000,3000,FPGA_82_14_13,82,14,13,F2A_949,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_82_14_14,82,14,14,F2A_950,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_82_14_15,82,14,15,F2A_951,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_82_14_16,82,14,16,F2A_952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_82_14_17,82,14,17,F2A_953,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_82_14_18,82,14,18,F2A_954,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_82_14_19,82,14,19,F2A_955,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_82_14_20,82,14,20,F2A_956,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_82_14_21,82,14,21,F2A_957,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_82_14_22,82,14,22,F2A_958,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,720,40,1000,6000,FPGA_82_14_23,82,14,23,F2A_959,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_82_14_48,82,14,48,A2F_984,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_82_14_49,82,14,49,A2F_985,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,460,40,1000,4000,FPGA_82_14_50,82,14,50,A2F_986,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_82_14_51,82,14,51,A2F_987,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_82_14_52,82,14,52,A2F_988,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_82_14_53,82,14,53,A2F_989,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_82_14_54,82,14,54,A2F_990,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_82_14_55,82,14,55,A2F_991,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_82_14_56,82,14,56,A2F_992,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_82_14_57,82,14,57,A2F_993,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_21,HR_4_22_11P,K6,590,40,1000,5000,FPGA_82_14_58,82,14,58,A2F_994,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_22,HR_4_23_11N,N6,980,40,2000,1000,FPGA_82_14_59,82,14,59,A2F_995,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,70,40,1000,1000,FPGA_82_15_0,82,15,0,F2A_1008,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_82_15_1,82,15,1,F2A_1009,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_82_15_2,82,15,2,F2A_1010,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_82_15_3,82,15,3,F2A_1011,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_82_15_4,82,15,4,F2A_1012,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_82_15_5,82,15,5,F2A_1013,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_82_15_6,82,15,6,F2A_1014,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_82_15_7,82,15,7,F2A_1015,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_82_15_8,82,15,8,F2A_1016,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,200,40,1000,2000,FPGA_82_15_9,82,15,9,F2A_1017,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_82_15_10,82,15,10,F2A_1018,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_82_15_11,82,15,11,F2A_1019,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_82_15_12,82,15,12,F2A_1020,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,330,40,1000,3000,FPGA_82_15_13,82,15,13,F2A_1021,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_82_15_14,82,15,14,F2A_1022,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_82_15_15,82,15,15,F2A_1023,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_82_15_16,82,15,16,F2A_1024,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_82_15_17,82,15,17,F2A_1025,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_82_15_18,82,15,18,F2A_1026,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_82_15_19,82,15,19,F2A_1027,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_82_15_20,82,15,20,F2A_1028,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_82_15_21,82,15,21,F2A_1029,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_82_15_22,82,15,22,F2A_1030,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,720,40,1000,6000,FPGA_82_15_23,82,15,23,F2A_1031,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,460,40,1000,4000,FPGA_82_15_48,82,15,48,A2F_1056,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,460,40,1000,4000,FPGA_82_15_49,82,15,49,A2F_1057,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,460,40,1000,4000,FPGA_82_15_50,82,15,50,A2F_1058,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_82_15_51,82,15,51,A2F_1059,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_82_15_52,82,15,52,A2F_1060,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_82_15_53,82,15,53,A2F_1061,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_82_15_54,82,15,54,A2F_1062,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_82_15_55,82,15,55,A2F_1063,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_82_15_56,82,15,56,A2F_1064,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_82_15_57,82,15,57,A2F_1065,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_23,HR_4_24_12P,L6,590,40,1000,5000,FPGA_82_15_58,82,15,58,A2F_1066,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_24,HR_4_25_12N,J6,980,40,2000,1000,FPGA_82_15_59,82,15,59,A2F_1067,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,70,40,1000,1000,FPGA_82_16_0,82,16,0,F2A_1080,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_82_16_1,82,16,1,F2A_1081,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_82_16_2,82,16,2,F2A_1082,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_82_16_3,82,16,3,F2A_1083,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_82_16_4,82,16,4,F2A_1084,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_82_16_5,82,16,5,F2A_1085,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_82_16_6,82,16,6,F2A_1086,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_82_16_7,82,16,7,F2A_1087,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_82_16_8,82,16,8,F2A_1088,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,200,40,1000,2000,FPGA_82_16_9,82,16,9,F2A_1089,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_82_16_10,82,16,10,F2A_1090,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_82_16_11,82,16,11,F2A_1091,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_82_16_12,82,16,12,F2A_1092,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,330,40,1000,3000,FPGA_82_16_13,82,16,13,F2A_1093,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_82_16_14,82,16,14,F2A_1094,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_82_16_15,82,16,15,F2A_1095,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_82_16_16,82,16,16,F2A_1096,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_82_16_17,82,16,17,F2A_1097,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_82_16_18,82,16,18,F2A_1098,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_82_16_19,82,16,19,F2A_1099,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_82_16_20,82,16,20,F2A_1100,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_82_16_21,82,16,21,F2A_1101,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_82_16_22,82,16,22,F2A_1102,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,720,40,1000,6000,FPGA_82_16_23,82,16,23,F2A_1103,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,460,40,1000,4000,FPGA_82_16_48,82,16,48,A2F_1128,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,460,40,1000,4000,FPGA_82_16_49,82,16,49,A2F_1129,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,460,40,1000,4000,FPGA_82_16_50,82,16,50,A2F_1130,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_82_16_51,82,16,51,A2F_1131,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_82_16_52,82,16,52,A2F_1132,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_82_16_53,82,16,53,A2F_1133,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_82_16_54,82,16,54,A2F_1134,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_82_16_55,82,16,55,A2F_1135,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_82_16_56,82,16,56,A2F_1136,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_82_16_57,82,16,57,A2F_1137,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_25,HR_4_26_13P,P7,590,40,1000,5000,FPGA_82_16_58,82,16,58,A2F_1138,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_26,HR_4_27_13N,K3,980,40,2000,1000,FPGA_82_16_59,82,16,59,A2F_1139,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,70,40,1000,1000,FPGA_82_17_0,82,17,0,F2A_1152,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_82_17_1,82,17,1,F2A_1153,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_82_17_2,82,17,2,F2A_1154,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_82_17_3,82,17,3,F2A_1155,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_82_17_4,82,17,4,F2A_1156,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_82_17_5,82,17,5,F2A_1157,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_82_17_6,82,17,6,F2A_1158,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_82_17_7,82,17,7,F2A_1159,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_82_17_8,82,17,8,F2A_1160,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,200,40,1000,2000,FPGA_82_17_9,82,17,9,F2A_1161,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_82_17_10,82,17,10,F2A_1162,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_82_17_11,82,17,11,F2A_1163,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_82_17_12,82,17,12,F2A_1164,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,330,40,1000,3000,FPGA_82_17_13,82,17,13,F2A_1165,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_82_17_14,82,17,14,F2A_1166,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_82_17_15,82,17,15,F2A_1167,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_82_17_16,82,17,16,F2A_1168,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_82_17_17,82,17,17,F2A_1169,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_82_17_18,82,17,18,F2A_1170,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_82_17_19,82,17,19,F2A_1171,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_82_17_20,82,17,20,F2A_1172,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_82_17_21,82,17,21,F2A_1173,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_82_17_22,82,17,22,F2A_1174,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,720,40,1000,6000,FPGA_82_17_23,82,17,23,F2A_1175,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,460,40,1000,4000,FPGA_82_17_48,82,17,48,A2F_1200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,460,40,1000,4000,FPGA_82_17_49,82,17,49,A2F_1201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,460,40,1000,4000,FPGA_82_17_50,82,17,50,A2F_1202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_82_17_51,82,17,51,A2F_1203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_82_17_52,82,17,52,A2F_1204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_82_17_53,82,17,53,A2F_1205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_82_17_54,82,17,54,A2F_1206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_82_17_55,82,17,55,A2F_1207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_82_17_56,82,17,56,A2F_1208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_82_17_57,82,17,57,A2F_1209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_27,HR_4_CC_28_14P,L4,590,40,1000,5000,FPGA_82_17_58,82,17,58,A2F_1210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_28,HR_4_2_1P,J4,980,40,2000,1000,FPGA_82_17_59,82,17,59,A2F_1211,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,70,40,1000,1000,FPGA_82_18_0,82,18,0,F2A_1224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_82_18_1,82,18,1,F2A_1225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_82_18_2,82,18,2,F2A_1226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_82_18_3,82,18,3,F2A_1227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_82_18_4,82,18,4,F2A_1228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_82_18_5,82,18,5,F2A_1229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_82_18_6,82,18,6,F2A_1230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_82_18_7,82,18,7,F2A_1231,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_82_18_8,82,18,8,F2A_1232,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,200,40,1000,2000,FPGA_82_18_9,82,18,9,F2A_1233,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_82_18_10,82,18,10,F2A_1234,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_82_18_11,82,18,11,F2A_1235,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_82_18_12,82,18,12,F2A_1236,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,330,40,1000,3000,FPGA_82_18_13,82,18,13,F2A_1237,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_82_18_14,82,18,14,F2A_1238,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_82_18_15,82,18,15,F2A_1239,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_82_18_16,82,18,16,F2A_1240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_82_18_17,82,18,17,F2A_1241,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_82_18_18,82,18,18,F2A_1242,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_82_18_19,82,18,19,F2A_1243,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_82_18_20,82,18,20,F2A_1244,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_82_18_21,82,18,21,F2A_1245,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_82_18_22,82,18,22,F2A_1246,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,720,40,1000,6000,FPGA_82_18_23,82,18,23,F2A_1247,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,460,40,1000,4000,FPGA_82_18_48,82,18,48,A2F_1272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,460,40,1000,4000,FPGA_82_18_49,82,18,49,A2F_1273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,460,40,1000,4000,FPGA_82_18_50,82,18,50,A2F_1274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_82_18_51,82,18,51,A2F_1275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_82_18_52,82,18,52,A2F_1276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_82_18_53,82,18,53,A2F_1277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_82_18_54,82,18,54,A2F_1278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_82_18_55,82,18,55,A2F_1279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_82_18_56,82,18,56,A2F_1280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_82_18_57,82,18,57,A2F_1281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_29,HR_4_CC_29_14N,P5,590,40,1000,5000,FPGA_82_18_58,82,18,58,A2F_1282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_30,HR_4_31_15N,L5,980,40,2000,1000,FPGA_82_18_59,82,18,59,A2F_1283,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,70,40,1000,1000,FPGA_82_19_0,82,19,0,F2A_1296,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_82_19_1,82,19,1,F2A_1297,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_82_19_2,82,19,2,F2A_1298,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_82_19_3,82,19,3,F2A_1299,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_82_19_4,82,19,4,F2A_1300,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_82_19_5,82,19,5,F2A_1301,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_82_19_6,82,19,6,F2A_1302,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_82_19_7,82,19,7,F2A_1303,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_82_19_8,82,19,8,F2A_1304,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,200,40,1000,2000,FPGA_82_19_9,82,19,9,F2A_1305,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_82_19_10,82,19,10,F2A_1306,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_82_19_11,82,19,11,F2A_1307,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_82_19_12,82,19,12,F2A_1308,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,330,40,1000,3000,FPGA_82_19_13,82,19,13,F2A_1309,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_82_19_14,82,19,14,F2A_1310,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_82_19_15,82,19,15,F2A_1311,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_82_19_16,82,19,16,F2A_1312,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_82_19_17,82,19,17,F2A_1313,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_82_19_18,82,19,18,F2A_1314,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_82_19_19,82,19,19,F2A_1315,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_82_19_20,82,19,20,F2A_1316,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_82_19_21,82,19,21,F2A_1317,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_82_19_22,82,19,22,F2A_1318,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,720,40,1000,6000,FPGA_82_19_23,82,19,23,F2A_1319,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,460,40,1000,4000,FPGA_82_19_48,82,19,48,A2F_1344,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,460,40,1000,4000,FPGA_82_19_49,82,19,49,A2F_1345,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,460,40,1000,4000,FPGA_82_19_50,82,19,50,A2F_1346,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_82_19_51,82,19,51,A2F_1347,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_82_19_52,82,19,52,A2F_1348,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_82_19_53,82,19,53,A2F_1349,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_82_19_54,82,19,54,A2F_1350,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_82_19_55,82,19,55,A2F_1351,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_82_19_56,82,19,56,A2F_1352,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_82_19_57,82,19,57,A2F_1353,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_31,HR_4_32_16P,J5,590,40,1000,5000,FPGA_82_19_58,82,19,58,A2F_1354,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_32,HR_4_33_16N,P6,980,40,2000,1000,FPGA_82_19_59,82,19,59,A2F_1355,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,70,40,1000,1000,FPGA_82_20_0,82,20,0,F2A_1368,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_82_20_1,82,20,1,F2A_1369,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_82_20_2,82,20,2,F2A_1370,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_82_20_3,82,20,3,F2A_1371,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_82_20_4,82,20,4,F2A_1372,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_82_20_5,82,20,5,F2A_1373,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_82_20_6,82,20,6,F2A_1374,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_82_20_7,82,20,7,F2A_1375,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_82_20_8,82,20,8,F2A_1376,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,200,40,1000,2000,FPGA_82_20_9,82,20,9,F2A_1377,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_82_20_10,82,20,10,F2A_1378,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_82_20_11,82,20,11,F2A_1379,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_82_20_12,82,20,12,F2A_1380,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,330,40,1000,3000,FPGA_82_20_13,82,20,13,F2A_1381,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_82_20_14,82,20,14,F2A_1382,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_82_20_15,82,20,15,F2A_1383,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_82_20_16,82,20,16,F2A_1384,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_82_20_17,82,20,17,F2A_1385,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_82_20_18,82,20,18,F2A_1386,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_82_20_19,82,20,19,F2A_1387,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_82_20_20,82,20,20,F2A_1388,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_82_20_21,82,20,21,F2A_1389,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_82_20_22,82,20,22,F2A_1390,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,720,40,1000,6000,FPGA_82_20_23,82,20,23,F2A_1391,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,460,40,1000,4000,FPGA_82_20_48,82,20,48,A2F_1416,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,460,40,1000,4000,FPGA_82_20_49,82,20,49,A2F_1417,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,460,40,1000,4000,FPGA_82_20_50,82,20,50,A2F_1418,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_82_20_51,82,20,51,A2F_1419,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_82_20_52,82,20,52,A2F_1420,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_82_20_53,82,20,53,A2F_1421,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_82_20_54,82,20,54,A2F_1422,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_82_20_55,82,20,55,A2F_1423,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_82_20_56,82,20,56,A2F_1424,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_82_20_57,82,20,57,A2F_1425,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_33,HR_4_34_17P,N5,590,40,1000,5000,FPGA_82_20_58,82,20,58,A2F_1426,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_34,HR_4_35_17N,L3,980,40,2000,1000,FPGA_82_20_59,82,20,59,A2F_1427,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,70,40,1000,1000,FPGA_82_21_0,82,21,0,F2A_1440,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_82_21_1,82,21,1,F2A_1441,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_82_21_2,82,21,2,F2A_1442,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_82_21_3,82,21,3,F2A_1443,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_82_21_4,82,21,4,F2A_1444,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_82_21_5,82,21,5,F2A_1445,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_82_21_6,82,21,6,F2A_1446,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_82_21_7,82,21,7,F2A_1447,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_82_21_8,82,21,8,F2A_1448,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,200,40,1000,2000,FPGA_82_21_9,82,21,9,F2A_1449,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_82_21_10,82,21,10,F2A_1450,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_82_21_11,82,21,11,F2A_1451,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_82_21_12,82,21,12,F2A_1452,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,330,40,1000,3000,FPGA_82_21_13,82,21,13,F2A_1453,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_82_21_14,82,21,14,F2A_1454,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_82_21_15,82,21,15,F2A_1455,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_82_21_16,82,21,16,F2A_1456,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_82_21_17,82,21,17,F2A_1457,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_82_21_18,82,21,18,F2A_1458,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_82_21_19,82,21,19,F2A_1459,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_82_21_20,82,21,20,F2A_1460,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_82_21_21,82,21,21,F2A_1461,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_82_21_22,82,21,22,F2A_1462,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,720,40,1000,6000,FPGA_82_21_23,82,21,23,F2A_1463,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,460,40,1000,4000,FPGA_82_21_48,82,21,48,A2F_1488,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,460,40,1000,4000,FPGA_82_21_49,82,21,49,A2F_1489,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,460,40,1000,4000,FPGA_82_21_50,82,21,50,A2F_1490,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_82_21_51,82,21,51,A2F_1491,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_82_21_52,82,21,52,A2F_1492,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_82_21_53,82,21,53,A2F_1493,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_82_21_54,82,21,54,A2F_1494,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_82_21_55,82,21,55,A2F_1495,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_82_21_56,82,21,56,A2F_1496,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_82_21_57,82,21,57,A2F_1497,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_35,HR_4_36_18P,J3,590,40,1000,5000,FPGA_82_21_58,82,21,58,A2F_1498,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_36,HR_4_37_18N,P2,980,40,2000,1000,FPGA_82_21_59,82,21,59,A2F_1499,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,70,40,1000,1000,FPGA_82_22_0,82,22,0,F2A_1512,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_82_22_1,82,22,1,F2A_1513,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_82_22_2,82,22,2,F2A_1514,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_82_22_3,82,22,3,F2A_1515,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_82_22_4,82,22,4,F2A_1516,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_82_22_5,82,22,5,F2A_1517,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_82_22_6,82,22,6,F2A_1518,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_82_22_7,82,22,7,F2A_1519,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_82_22_8,82,22,8,F2A_1520,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,200,40,1000,2000,FPGA_82_22_9,82,22,9,F2A_1521,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_82_22_10,82,22,10,F2A_1522,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_82_22_11,82,22,11,F2A_1523,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_82_22_12,82,22,12,F2A_1524,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,330,40,1000,3000,FPGA_82_22_13,82,22,13,F2A_1525,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_82_22_14,82,22,14,F2A_1526,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_82_22_15,82,22,15,F2A_1527,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_82_22_16,82,22,16,F2A_1528,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_82_22_17,82,22,17,F2A_1529,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_82_22_18,82,22,18,F2A_1530,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_82_22_19,82,22,19,F2A_1531,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_82_22_20,82,22,20,F2A_1532,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_82_22_21,82,22,21,F2A_1533,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_82_22_22,82,22,22,F2A_1534,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,720,40,1000,6000,FPGA_82_22_23,82,22,23,F2A_1535,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,460,40,1000,4000,FPGA_82_22_48,82,22,48,A2F_1560,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,460,40,1000,4000,FPGA_82_22_49,82,22,49,A2F_1561,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,460,40,1000,4000,FPGA_82_22_50,82,22,50,A2F_1562,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_82_22_51,82,22,51,A2F_1563,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_82_22_52,82,22,52,A2F_1564,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_82_22_53,82,22,53,A2F_1565,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_82_22_54,82,22,54,A2F_1566,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_82_22_55,82,22,55,A2F_1567,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_82_22_56,82,22,56,A2F_1568,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_82_22_57,82,22,57,A2F_1569,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_37,HR_4_38_19P,L2,590,40,1000,5000,FPGA_82_22_58,82,22,58,A2F_1570,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_38,HR_4_3_1N,J2,980,40,2000,1000,FPGA_82_22_59,82,22,59,A2F_1571,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,70,40,1000,1000,FPGA_82_23_0,82,23,0,F2A_1584,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_82_23_1,82,23,1,F2A_1585,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_82_23_2,82,23,2,F2A_1586,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_82_23_3,82,23,3,F2A_1587,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_82_23_4,82,23,4,F2A_1588,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_82_23_5,82,23,5,F2A_1589,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_82_23_6,82,23,6,F2A_1590,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_82_23_7,82,23,7,F2A_1591,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_82_23_8,82,23,8,F2A_1592,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,200,40,1000,2000,FPGA_82_23_9,82,23,9,F2A_1593,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,330,40,1000,3000,FPGA_82_23_10,82,23,10,F2A_1594,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,330,40,1000,3000,FPGA_82_23_11,82,23,11,F2A_1595,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,330,40,1000,3000,FPGA_82_23_12,82,23,12,F2A_1596,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,330,40,1000,3000,FPGA_82_23_13,82,23,13,F2A_1597,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_82_23_14,82,23,14,F2A_1598,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_82_23_15,82,23,15,F2A_1599,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_82_23_16,82,23,16,F2A_1600,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_82_23_17,82,23,17,F2A_1601,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_82_23_18,82,23,18,F2A_1602,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_82_23_19,82,23,19,F2A_1603,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_82_23_20,82,23,20,F2A_1604,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_82_23_21,82,23,21,F2A_1605,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_82_23_22,82,23,22,F2A_1606,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,720,40,1000,6000,FPGA_82_23_23,82,23,23,F2A_1607,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,460,40,1000,4000,FPGA_82_23_48,82,23,48,A2F_1632,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,460,40,1000,4000,FPGA_82_23_49,82,23,49,A2F_1633,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,460,40,1000,4000,FPGA_82_23_50,82,23,50,A2F_1634,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_82_23_51,82,23,51,A2F_1635,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_82_23_52,82,23,52,A2F_1636,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_82_23_53,82,23,53,A2F_1637,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_82_23_54,82,23,54,A2F_1638,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_82_23_55,82,23,55,A2F_1639,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_82_23_56,82,23,56,A2F_1640,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_82_23_57,82,23,57,A2F_1641,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_39,HR_4_39_19N,N8,590,40,1000,5000,FPGA_82_23_58,82,23,58,A2F_1642,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_1_40,HR_4_5_2N,L1,980,40,2000,1000,FPGA_82_23_59,82,23,59,A2F_1643,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_82_24_0,82,24,0,F2A_1656,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_82_24_1,82,24,1,F2A_1657,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_82_24_2,82,24,2,F2A_1658,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_82_24_3,82,24,3,F2A_1659,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_82_24_4,82,24,4,F2A_1660,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_82_24_5,82,24,5,F2A_1661,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_82_24_6,82,24,6,F2A_1662,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_82_24_7,82,24,7,F2A_1663,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_82_24_8,82,24,8,F2A_1664,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_82_24_48,82,24,48,A2F_1704,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_82_24_49,82,24,49,A2F_1705,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_82_24_50,82,24,50,A2F_1706,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_82_24_51,82,24,51,A2F_1707,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_82_24_52,82,24,52,A2F_1708,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_82_24_53,82,24,53,A2F_1709,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_82_24_54,82,24,54,A2F_1710,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_82_24_55,82,24,55,A2F_1711,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_82_24_56,82,24,56,A2F_1712,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_82_24_57,82,24,57,A2F_1713,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_82_24_58,82,24,58,A2F_1714,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,70,40,1000,1000,FPGA_82_25_0,82,25,0,F2A_1728,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_82_25_1,82,25,1,F2A_1729,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_82_25_2,82,25,2,F2A_1730,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_82_25_3,82,25,3,F2A_1731,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_82_25_4,82,25,4,F2A_1732,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_82_25_5,82,25,5,F2A_1733,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_82_25_6,82,25,6,F2A_1734,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_82_25_7,82,25,7,F2A_1735,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_82_25_8,82,25,8,F2A_1736,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,200,40,1000,2000,FPGA_82_25_9,82,25,9,F2A_1737,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_82_25_10,82,25,10,F2A_1738,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_82_25_11,82,25,11,F2A_1739,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_82_25_12,82,25,12,F2A_1740,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,330,40,1000,3000,FPGA_82_25_13,82,25,13,F2A_1741,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_82_25_14,82,25,14,F2A_1742,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_82_25_15,82,25,15,F2A_1743,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_82_25_16,82,25,16,F2A_1744,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_82_25_17,82,25,17,F2A_1745,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_82_25_18,82,25,18,F2A_1746,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_82_25_19,82,25,19,F2A_1747,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_82_25_20,82,25,20,F2A_1748,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_82_25_21,82,25,21,F2A_1749,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_82_25_22,82,25,22,F2A_1750,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,720,40,1000,6000,FPGA_82_25_23,82,25,23,F2A_1751,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_82_25_48,82,25,48,A2F_1776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_82_25_49,82,25,49,A2F_1777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,460,40,1000,4000,FPGA_82_25_50,82,25,50,A2F_1778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_82_25_51,82,25,51,A2F_1779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_82_25_52,82,25,52,A2F_1780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_82_25_53,82,25,53,A2F_1781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_82_25_54,82,25,54,A2F_1782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_82_25_55,82,25,55,A2F_1783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_82_25_56,82,25,56,A2F_1784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_82_25_57,82,25,57,A2F_1785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_1,HR_5_0_0P,V2,590,40,1000,5000,FPGA_82_25_58,82,25,58,A2F_1786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_2,HR_5_1_0N,W8,980,40,2000,1000,FPGA_82_25_59,82,25,59,A2F_1787,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,70,40,1000,1000,FPGA_82_26_0,82,26,0,F2A_1800,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_82_26_1,82,26,1,F2A_1801,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_82_26_2,82,26,2,F2A_1802,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_82_26_3,82,26,3,F2A_1803,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_82_26_4,82,26,4,F2A_1804,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_82_26_5,82,26,5,F2A_1805,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_82_26_6,82,26,6,F2A_1806,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_82_26_7,82,26,7,F2A_1807,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_82_26_8,82,26,8,F2A_1808,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,200,40,1000,2000,FPGA_82_26_9,82,26,9,F2A_1809,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_82_26_10,82,26,10,F2A_1810,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_82_26_11,82,26,11,F2A_1811,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_82_26_12,82,26,12,F2A_1812,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,330,40,1000,3000,FPGA_82_26_13,82,26,13,F2A_1813,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_82_26_14,82,26,14,F2A_1814,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_82_26_15,82,26,15,F2A_1815,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_82_26_16,82,26,16,F2A_1816,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_82_26_17,82,26,17,F2A_1817,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_82_26_18,82,26,18,F2A_1818,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_82_26_19,82,26,19,F2A_1819,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_82_26_20,82,26,20,F2A_1820,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_82_26_21,82,26,21,F2A_1821,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_82_26_22,82,26,22,F2A_1822,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,720,40,1000,6000,FPGA_82_26_23,82,26,23,F2A_1823,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_82_26_48,82,26,48,A2F_1848,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_82_26_49,82,26,49,A2F_1849,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,460,40,1000,4000,FPGA_82_26_50,82,26,50,A2F_1850,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_82_26_51,82,26,51,A2F_1851,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_82_26_52,82,26,52,A2F_1852,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_82_26_53,82,26,53,A2F_1853,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_82_26_54,82,26,54,A2F_1854,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_82_26_55,82,26,55,A2F_1855,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_82_26_56,82,26,56,A2F_1856,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_82_26_57,82,26,57,A2F_1857,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_3,HR_5_2_1P,Y5,590,40,1000,5000,FPGA_82_26_58,82,26,58,A2F_1858,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_4,HR_5_3_1N,T8,980,40,2000,1000,FPGA_82_26_59,82,26,59,A2F_1859,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,70,40,1000,1000,FPGA_82_27_0,82,27,0,F2A_1872,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_82_27_1,82,27,1,F2A_1873,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_82_27_2,82,27,2,F2A_1874,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_82_27_3,82,27,3,F2A_1875,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_82_27_4,82,27,4,F2A_1876,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_82_27_5,82,27,5,F2A_1877,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_82_27_6,82,27,6,F2A_1878,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_82_27_7,82,27,7,F2A_1879,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_82_27_8,82,27,8,F2A_1880,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,200,40,1000,2000,FPGA_82_27_9,82,27,9,F2A_1881,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_82_27_10,82,27,10,F2A_1882,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_82_27_11,82,27,11,F2A_1883,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_82_27_12,82,27,12,F2A_1884,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,330,40,1000,3000,FPGA_82_27_13,82,27,13,F2A_1885,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_82_27_14,82,27,14,F2A_1886,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_82_27_15,82,27,15,F2A_1887,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_82_27_16,82,27,16,F2A_1888,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_82_27_17,82,27,17,F2A_1889,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_82_27_18,82,27,18,F2A_1890,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_82_27_19,82,27,19,F2A_1891,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_82_27_20,82,27,20,F2A_1892,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_82_27_21,82,27,21,F2A_1893,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_82_27_22,82,27,22,F2A_1894,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,720,40,1000,6000,FPGA_82_27_23,82,27,23,F2A_1895,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_82_27_48,82,27,48,A2F_1920,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_82_27_49,82,27,49,A2F_1921,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,460,40,1000,4000,FPGA_82_27_50,82,27,50,A2F_1922,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_82_27_51,82,27,51,A2F_1923,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_82_27_52,82,27,52,A2F_1924,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_82_27_53,82,27,53,A2F_1925,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_82_27_54,82,27,54,A2F_1926,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_82_27_55,82,27,55,A2F_1927,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_82_27_56,82,27,56,A2F_1928,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_82_27_57,82,27,57,A2F_1929,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_5,HR_5_4_2P,R7,590,40,1000,5000,FPGA_82_27_58,82,27,58,A2F_1930,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_6,HR_5_5_2N,U1,980,40,2000,1000,FPGA_82_27_59,82,27,59,A2F_1931,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,70,40,1000,1000,FPGA_82_28_0,82,28,0,F2A_1944,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_82_28_1,82,28,1,F2A_1945,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_82_28_2,82,28,2,F2A_1946,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_82_28_3,82,28,3,F2A_1947,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_82_28_4,82,28,4,F2A_1948,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_82_28_5,82,28,5,F2A_1949,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_82_28_6,82,28,6,F2A_1950,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_82_28_7,82,28,7,F2A_1951,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_82_28_8,82,28,8,F2A_1952,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,200,40,1000,2000,FPGA_82_28_9,82,28,9,F2A_1953,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_82_28_10,82,28,10,F2A_1954,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_82_28_11,82,28,11,F2A_1955,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_82_28_12,82,28,12,F2A_1956,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,330,40,1000,3000,FPGA_82_28_13,82,28,13,F2A_1957,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_82_28_14,82,28,14,F2A_1958,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_82_28_15,82,28,15,F2A_1959,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_82_28_16,82,28,16,F2A_1960,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_82_28_17,82,28,17,F2A_1961,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_82_28_18,82,28,18,F2A_1962,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_82_28_19,82,28,19,F2A_1963,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_82_28_20,82,28,20,F2A_1964,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_82_28_21,82,28,21,F2A_1965,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_82_28_22,82,28,22,F2A_1966,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,720,40,1000,6000,FPGA_82_28_23,82,28,23,F2A_1967,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_82_28_48,82,28,48,A2F_1992,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_82_28_49,82,28,49,A2F_1993,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,460,40,1000,4000,FPGA_82_28_50,82,28,50,A2F_1994,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_82_28_51,82,28,51,A2F_1995,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_82_28_52,82,28,52,A2F_1996,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_82_28_53,82,28,53,A2F_1997,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_82_28_54,82,28,54,A2F_1998,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_82_28_55,82,28,55,A2F_1999,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_82_28_56,82,28,56,A2F_2000,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_82_28_57,82,28,57,A2F_2001,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_7,HR_5_6_3P,W5,590,40,1000,5000,FPGA_82_28_58,82,28,58,A2F_2002,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_8,HR_5_7_3N,U8,980,40,2000,1000,FPGA_82_28_59,82,28,59,A2F_2003,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,70,40,1000,1000,FPGA_82_29_0,82,29,0,F2A_2016,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_82_29_1,82,29,1,F2A_2017,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_82_29_2,82,29,2,F2A_2018,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_82_29_3,82,29,3,F2A_2019,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_82_29_4,82,29,4,F2A_2020,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_82_29_5,82,29,5,F2A_2021,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_82_29_6,82,29,6,F2A_2022,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_82_29_7,82,29,7,F2A_2023,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_82_29_8,82,29,8,F2A_2024,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,200,40,1000,2000,FPGA_82_29_9,82,29,9,F2A_2025,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_82_29_10,82,29,10,F2A_2026,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_82_29_11,82,29,11,F2A_2027,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_82_29_12,82,29,12,F2A_2028,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,330,40,1000,3000,FPGA_82_29_13,82,29,13,F2A_2029,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_82_29_14,82,29,14,F2A_2030,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_82_29_15,82,29,15,F2A_2031,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_82_29_16,82,29,16,F2A_2032,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_82_29_17,82,29,17,F2A_2033,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_82_29_18,82,29,18,F2A_2034,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_82_29_19,82,29,19,F2A_2035,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_82_29_20,82,29,20,F2A_2036,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_82_29_21,82,29,21,F2A_2037,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_82_29_22,82,29,22,F2A_2038,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,720,40,1000,6000,FPGA_82_29_23,82,29,23,F2A_2039,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_82_29_48,82,29,48,A2F_2064,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_82_29_49,82,29,49,A2F_2065,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,460,40,1000,4000,FPGA_82_29_50,82,29,50,A2F_2066,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_82_29_51,82,29,51,A2F_2067,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_82_29_52,82,29,52,A2F_2068,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_82_29_53,82,29,53,A2F_2069,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_82_29_54,82,29,54,A2F_2070,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_82_29_55,82,29,55,A2F_2071,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_82_29_56,82,29,56,A2F_2072,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_82_29_57,82,29,57,A2F_2073,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_9,HR_5_8_4P,R1,590,40,1000,5000,FPGA_82_29_58,82,29,58,A2F_2074,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_10,HR_5_9_4N,V1,980,40,2000,1000,FPGA_82_29_59,82,29,59,A2F_2075,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,70,40,1000,1000,FPGA_82_30_0,82,30,0,F2A_2088,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_82_30_1,82,30,1,F2A_2089,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_82_30_2,82,30,2,F2A_2090,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_82_30_3,82,30,3,F2A_2091,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_82_30_4,82,30,4,F2A_2092,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_82_30_5,82,30,5,F2A_2093,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_82_30_6,82,30,6,F2A_2094,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_82_30_7,82,30,7,F2A_2095,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_82_30_8,82,30,8,F2A_2096,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,200,40,1000,2000,FPGA_82_30_9,82,30,9,F2A_2097,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_82_30_10,82,30,10,F2A_2098,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_82_30_11,82,30,11,F2A_2099,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_82_30_12,82,30,12,F2A_2100,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,330,40,1000,3000,FPGA_82_30_13,82,30,13,F2A_2101,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_82_30_14,82,30,14,F2A_2102,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_82_30_15,82,30,15,F2A_2103,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_82_30_16,82,30,16,F2A_2104,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_82_30_17,82,30,17,F2A_2105,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_82_30_18,82,30,18,F2A_2106,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_82_30_19,82,30,19,F2A_2107,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_82_30_20,82,30,20,F2A_2108,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_82_30_21,82,30,21,F2A_2109,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_82_30_22,82,30,22,F2A_2110,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,720,40,1000,6000,FPGA_82_30_23,82,30,23,F2A_2111,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_82_30_48,82,30,48,A2F_2136,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_82_30_49,82,30,49,A2F_2137,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,460,40,1000,4000,FPGA_82_30_50,82,30,50,A2F_2138,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_82_30_51,82,30,51,A2F_2139,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_82_30_52,82,30,52,A2F_2140,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_82_30_53,82,30,53,A2F_2141,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_82_30_54,82,30,54,A2F_2142,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_82_30_55,82,30,55,A2F_2143,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_82_30_56,82,30,56,A2F_2144,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_82_30_57,82,30,57,A2F_2145,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_11,HR_5_CC_10_5P,R3,590,40,1000,5000,FPGA_82_30_58,82,30,58,A2F_2146,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_12,HR_5_CC_11_5N,V3,980,40,2000,1000,FPGA_82_30_59,82,30,59,A2F_2147,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,70,40,1000,1000,FPGA_82_31_0,82,31,0,F2A_2160,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_82_31_1,82,31,1,F2A_2161,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_82_31_2,82,31,2,F2A_2162,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_82_31_3,82,31,3,F2A_2163,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_82_31_4,82,31,4,F2A_2164,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_82_31_5,82,31,5,F2A_2165,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_82_31_6,82,31,6,F2A_2166,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_82_31_7,82,31,7,F2A_2167,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_82_31_8,82,31,8,F2A_2168,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,200,40,1000,2000,FPGA_82_31_9,82,31,9,F2A_2169,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_82_31_10,82,31,10,F2A_2170,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_82_31_11,82,31,11,F2A_2171,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_82_31_12,82,31,12,F2A_2172,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,330,40,1000,3000,FPGA_82_31_13,82,31,13,F2A_2173,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_82_31_14,82,31,14,F2A_2174,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_82_31_15,82,31,15,F2A_2175,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_82_31_16,82,31,16,F2A_2176,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_82_31_17,82,31,17,F2A_2177,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_82_31_18,82,31,18,F2A_2178,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_82_31_19,82,31,19,F2A_2179,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_82_31_20,82,31,20,F2A_2180,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_82_31_21,82,31,21,F2A_2181,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_82_31_22,82,31,22,F2A_2182,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,720,40,1000,6000,FPGA_82_31_23,82,31,23,F2A_2183,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_82_31_48,82,31,48,A2F_2208,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_82_31_49,82,31,49,A2F_2209,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,460,40,1000,4000,FPGA_82_31_50,82,31,50,A2F_2210,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_82_31_51,82,31,51,A2F_2211,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_82_31_52,82,31,52,A2F_2212,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_82_31_53,82,31,53,A2F_2213,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_82_31_54,82,31,54,A2F_2214,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_82_31_55,82,31,55,A2F_2215,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_82_31_56,82,31,56,A2F_2216,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_82_31_57,82,31,57,A2F_2217,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_13,HR_5_12_6P,R4,590,40,1000,5000,FPGA_82_31_58,82,31,58,A2F_2218,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_14,HR_5_13_6N,V4,980,40,2000,1000,FPGA_82_31_59,82,31,59,A2F_2219,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,70,40,1000,1000,FPGA_82_32_0,82,32,0,F2A_2232,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_82_32_1,82,32,1,F2A_2233,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_82_32_2,82,32,2,F2A_2234,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_82_32_3,82,32,3,F2A_2235,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_82_32_4,82,32,4,F2A_2236,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_82_32_5,82,32,5,F2A_2237,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_82_32_6,82,32,6,F2A_2238,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_82_32_7,82,32,7,F2A_2239,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_82_32_8,82,32,8,F2A_2240,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,200,40,1000,2000,FPGA_82_32_9,82,32,9,F2A_2241,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_82_32_10,82,32,10,F2A_2242,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_82_32_11,82,32,11,F2A_2243,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_82_32_12,82,32,12,F2A_2244,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,330,40,1000,3000,FPGA_82_32_13,82,32,13,F2A_2245,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_82_32_14,82,32,14,F2A_2246,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_82_32_15,82,32,15,F2A_2247,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_82_32_16,82,32,16,F2A_2248,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_82_32_17,82,32,17,F2A_2249,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_82_32_18,82,32,18,F2A_2250,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_82_32_19,82,32,19,F2A_2251,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_82_32_20,82,32,20,F2A_2252,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_82_32_21,82,32,21,F2A_2253,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_82_32_22,82,32,22,F2A_2254,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,720,40,1000,6000,FPGA_82_32_23,82,32,23,F2A_2255,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_82_32_48,82,32,48,A2F_2280,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_82_32_49,82,32,49,A2F_2281,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,460,40,1000,4000,FPGA_82_32_50,82,32,50,A2F_2282,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_82_32_51,82,32,51,A2F_2283,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_82_32_52,82,32,52,A2F_2284,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_82_32_53,82,32,53,A2F_2285,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_82_32_54,82,32,54,A2F_2286,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_82_32_55,82,32,55,A2F_2287,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_82_32_56,82,32,56,A2F_2288,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_82_32_57,82,32,57,A2F_2289,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_15,HR_5_14_7P,R5,590,40,1000,5000,FPGA_82_32_58,82,32,58,A2F_2290,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_16,HR_5_15_7N,T5,980,40,2000,1000,FPGA_82_32_59,82,32,59,A2F_2291,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,70,40,1000,1000,FPGA_82_33_0,82,33,0,F2A_2304,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_82_33_1,82,33,1,F2A_2305,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_82_33_2,82,33,2,F2A_2306,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_82_33_3,82,33,3,F2A_2307,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_82_33_4,82,33,4,F2A_2308,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_82_33_5,82,33,5,F2A_2309,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_82_33_6,82,33,6,F2A_2310,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_82_33_7,82,33,7,F2A_2311,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_82_33_8,82,33,8,F2A_2312,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,200,40,1000,2000,FPGA_82_33_9,82,33,9,F2A_2313,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_82_33_10,82,33,10,F2A_2314,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_82_33_11,82,33,11,F2A_2315,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_82_33_12,82,33,12,F2A_2316,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,330,40,1000,3000,FPGA_82_33_13,82,33,13,F2A_2317,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_82_33_14,82,33,14,F2A_2318,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_82_33_15,82,33,15,F2A_2319,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_82_33_16,82,33,16,F2A_2320,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_82_33_17,82,33,17,F2A_2321,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_82_33_18,82,33,18,F2A_2322,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_82_33_19,82,33,19,F2A_2323,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_82_33_20,82,33,20,F2A_2324,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_82_33_21,82,33,21,F2A_2325,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_82_33_22,82,33,22,F2A_2326,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,720,40,1000,6000,FPGA_82_33_23,82,33,23,F2A_2327,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_82_33_48,82,33,48,A2F_2352,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_82_33_49,82,33,49,A2F_2353,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,460,40,1000,4000,FPGA_82_33_50,82,33,50,A2F_2354,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_82_33_51,82,33,51,A2F_2355,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_82_33_52,82,33,52,A2F_2356,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_82_33_53,82,33,53,A2F_2357,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_82_33_54,82,33,54,A2F_2358,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_82_33_55,82,33,55,A2F_2359,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_82_33_56,82,33,56,A2F_2360,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_82_33_57,82,33,57,A2F_2361,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_17,HR_5_16_8P,R6,590,40,1000,5000,FPGA_82_33_58,82,33,58,A2F_2362,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_18,HR_5_17_8N,T6,980,40,2000,1000,FPGA_82_33_59,82,33,59,A2F_2363,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,70,40,1000,1000,FPGA_82_34_0,82,34,0,F2A_2376,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_82_34_1,82,34,1,F2A_2377,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_82_34_2,82,34,2,F2A_2378,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_82_34_3,82,34,3,F2A_2379,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_82_34_4,82,34,4,F2A_2380,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_82_34_5,82,34,5,F2A_2381,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_82_34_6,82,34,6,F2A_2382,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_82_34_7,82,34,7,F2A_2383,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_82_34_8,82,34,8,F2A_2384,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,200,40,1000,2000,FPGA_82_34_9,82,34,9,F2A_2385,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_82_34_10,82,34,10,F2A_2386,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_82_34_11,82,34,11,F2A_2387,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_82_34_12,82,34,12,F2A_2388,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,330,40,1000,3000,FPGA_82_34_13,82,34,13,F2A_2389,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_82_34_14,82,34,14,F2A_2390,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_82_34_15,82,34,15,F2A_2391,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_82_34_16,82,34,16,F2A_2392,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_82_34_17,82,34,17,F2A_2393,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_82_34_18,82,34,18,F2A_2394,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_82_34_19,82,34,19,F2A_2395,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_82_34_20,82,34,20,F2A_2396,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_82_34_21,82,34,21,F2A_2397,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_82_34_22,82,34,22,F2A_2398,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,720,40,1000,6000,FPGA_82_34_23,82,34,23,F2A_2399,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_82_34_48,82,34,48,A2F_2424,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_82_34_49,82,34,49,A2F_2425,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,460,40,1000,4000,FPGA_82_34_50,82,34,50,A2F_2426,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_82_34_51,82,34,51,A2F_2427,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_82_34_52,82,34,52,A2F_2428,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_82_34_53,82,34,53,A2F_2429,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_82_34_54,82,34,54,A2F_2430,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_82_34_55,82,34,55,A2F_2431,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_82_34_56,82,34,56,A2F_2432,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_82_34_57,82,34,57,A2F_2433,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_19,HR_5_18_9P,V7,590,40,1000,5000,FPGA_82_34_58,82,34,58,A2F_2434,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_20,HR_5_19_9N,V6,980,40,2000,1000,FPGA_82_34_59,82,34,59,A2F_2435,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_82_35_0,82,35,0,F2A_2448,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_82_35_1,82,35,1,F2A_2449,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_82_35_2,82,35,2,F2A_2450,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_82_35_3,82,35,3,F2A_2451,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_82_35_4,82,35,4,F2A_2452,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_82_35_5,82,35,5,F2A_2453,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_82_35_6,82,35,6,F2A_2454,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_82_35_7,82,35,7,F2A_2455,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_82_35_8,82,35,8,F2A_2456,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_82_35_48,82,35,48,A2F_2496,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_82_35_49,82,35,49,A2F_2497,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_82_35_50,82,35,50,A2F_2498,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_82_35_51,82,35,51,A2F_2499,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_82_35_52,82,35,52,A2F_2500,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_82_35_53,82,35,53,A2F_2501,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_82_35_54,82,35,54,A2F_2502,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_82_35_55,82,35,55,A2F_2503,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_82_35_56,82,35,56,A2F_2504,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_82_35_57,82,35,57,A2F_2505,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_82_35_58,82,35,58,A2F_2506,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,70,40,1000,1000,FPGA_82_36_0,82,36,0,F2A_2520,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_82_36_1,82,36,1,F2A_2521,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_82_36_2,82,36,2,F2A_2522,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_82_36_3,82,36,3,F2A_2523,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_82_36_4,82,36,4,F2A_2524,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_82_36_5,82,36,5,F2A_2525,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_82_36_6,82,36,6,F2A_2526,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_82_36_7,82,36,7,F2A_2527,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_82_36_8,82,36,8,F2A_2528,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,200,40,1000,2000,FPGA_82_36_9,82,36,9,F2A_2529,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_82_36_10,82,36,10,F2A_2530,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_82_36_11,82,36,11,F2A_2531,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_82_36_12,82,36,12,F2A_2532,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,330,40,1000,3000,FPGA_82_36_13,82,36,13,F2A_2533,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_82_36_14,82,36,14,F2A_2534,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_82_36_15,82,36,15,F2A_2535,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_82_36_16,82,36,16,F2A_2536,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_82_36_17,82,36,17,F2A_2537,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_82_36_18,82,36,18,F2A_2538,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_82_36_19,82,36,19,F2A_2539,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_82_36_20,82,36,20,F2A_2540,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_82_36_21,82,36,21,F2A_2541,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_82_36_22,82,36,22,F2A_2542,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,720,40,1000,6000,FPGA_82_36_23,82,36,23,F2A_2543,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_82_36_48,82,36,48,A2F_2568,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_82_36_49,82,36,49,A2F_2569,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,460,40,1000,4000,FPGA_82_36_50,82,36,50,A2F_2570,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_82_36_51,82,36,51,A2F_2571,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_82_36_52,82,36,52,A2F_2572,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_82_36_53,82,36,53,A2F_2573,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_82_36_54,82,36,54,A2F_2574,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_82_36_55,82,36,55,A2F_2575,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_82_36_56,82,36,56,A2F_2576,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_82_36_57,82,36,57,A2F_2577,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_21,HR_5_20_10P,Y4,590,40,1000,5000,FPGA_82_36_58,82,36,58,A2F_2578,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_22,HR_5_21_10N,U7,980,40,2000,1000,FPGA_82_36_59,82,36,59,A2F_2579,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,70,40,1000,1000,FPGA_82_37_0,82,37,0,F2A_2592,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_82_37_1,82,37,1,F2A_2593,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_82_37_2,82,37,2,F2A_2594,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_82_37_3,82,37,3,F2A_2595,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_82_37_4,82,37,4,F2A_2596,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_82_37_5,82,37,5,F2A_2597,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_82_37_6,82,37,6,F2A_2598,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_82_37_7,82,37,7,F2A_2599,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_82_37_8,82,37,8,F2A_2600,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,200,40,1000,2000,FPGA_82_37_9,82,37,9,F2A_2601,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_82_37_10,82,37,10,F2A_2602,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_82_37_11,82,37,11,F2A_2603,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_82_37_12,82,37,12,F2A_2604,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,330,40,1000,3000,FPGA_82_37_13,82,37,13,F2A_2605,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_82_37_14,82,37,14,F2A_2606,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_82_37_15,82,37,15,F2A_2607,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_82_37_16,82,37,16,F2A_2608,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_82_37_17,82,37,17,F2A_2609,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_82_37_18,82,37,18,F2A_2610,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_82_37_19,82,37,19,F2A_2611,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_82_37_20,82,37,20,F2A_2612,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_82_37_21,82,37,21,F2A_2613,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_82_37_22,82,37,22,F2A_2614,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,720,40,1000,6000,FPGA_82_37_23,82,37,23,F2A_2615,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_82_37_48,82,37,48,A2F_2640,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_82_37_49,82,37,49,A2F_2641,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,460,40,1000,4000,FPGA_82_37_50,82,37,50,A2F_2642,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_82_37_51,82,37,51,A2F_2643,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_82_37_52,82,37,52,A2F_2644,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_82_37_53,82,37,53,A2F_2645,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_82_37_54,82,37,54,A2F_2646,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_82_37_55,82,37,55,A2F_2647,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_82_37_56,82,37,56,A2F_2648,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_82_37_57,82,37,57,A2F_2649,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_23,HR_5_22_11P,V5,590,40,1000,5000,FPGA_82_37_58,82,37,58,A2F_2650,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_24,HR_5_23_11N,W6,980,40,2000,1000,FPGA_82_37_59,82,37,59,A2F_2651,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,70,40,1000,1000,FPGA_82_38_0,82,38,0,F2A_2664,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_82_38_1,82,38,1,F2A_2665,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_82_38_2,82,38,2,F2A_2666,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_82_38_3,82,38,3,F2A_2667,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_82_38_4,82,38,4,F2A_2668,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_82_38_5,82,38,5,F2A_2669,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_82_38_6,82,38,6,F2A_2670,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_82_38_7,82,38,7,F2A_2671,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_82_38_8,82,38,8,F2A_2672,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,200,40,1000,2000,FPGA_82_38_9,82,38,9,F2A_2673,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_82_38_10,82,38,10,F2A_2674,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_82_38_11,82,38,11,F2A_2675,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_82_38_12,82,38,12,F2A_2676,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,330,40,1000,3000,FPGA_82_38_13,82,38,13,F2A_2677,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_82_38_14,82,38,14,F2A_2678,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_82_38_15,82,38,15,F2A_2679,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_82_38_16,82,38,16,F2A_2680,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_82_38_17,82,38,17,F2A_2681,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_82_38_18,82,38,18,F2A_2682,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_82_38_19,82,38,19,F2A_2683,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_82_38_20,82,38,20,F2A_2684,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_82_38_21,82,38,21,F2A_2685,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_82_38_22,82,38,22,F2A_2686,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,720,40,1000,6000,FPGA_82_38_23,82,38,23,F2A_2687,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_82_38_48,82,38,48,A2F_2712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_82_38_49,82,38,49,A2F_2713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,460,40,1000,4000,FPGA_82_38_50,82,38,50,A2F_2714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_82_38_51,82,38,51,A2F_2715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_82_38_52,82,38,52,A2F_2716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_82_38_53,82,38,53,A2F_2717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_82_38_54,82,38,54,A2F_2718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_82_38_55,82,38,55,A2F_2719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_82_38_56,82,38,56,A2F_2720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_82_38_57,82,38,57,A2F_2721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_25,HR_5_24_12P,U6,590,40,1000,5000,FPGA_82_38_58,82,38,58,A2F_2722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_26,HR_5_25_12N,W3,980,40,2000,1000,FPGA_82_38_59,82,38,59,A2F_2723,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,70,40,1000,1000,FPGA_82_39_0,82,39,0,F2A_2736,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_82_39_1,82,39,1,F2A_2737,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_82_39_2,82,39,2,F2A_2738,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_82_39_3,82,39,3,F2A_2739,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_82_39_4,82,39,4,F2A_2740,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_82_39_5,82,39,5,F2A_2741,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_82_39_6,82,39,6,F2A_2742,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_82_39_7,82,39,7,F2A_2743,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_82_39_8,82,39,8,F2A_2744,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,200,40,1000,2000,FPGA_82_39_9,82,39,9,F2A_2745,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_82_39_10,82,39,10,F2A_2746,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_82_39_11,82,39,11,F2A_2747,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_82_39_12,82,39,12,F2A_2748,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,330,40,1000,3000,FPGA_82_39_13,82,39,13,F2A_2749,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_82_39_14,82,39,14,F2A_2750,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_82_39_15,82,39,15,F2A_2751,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_82_39_16,82,39,16,F2A_2752,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_82_39_17,82,39,17,F2A_2753,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_82_39_18,82,39,18,F2A_2754,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_82_39_19,82,39,19,F2A_2755,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_82_39_20,82,39,20,F2A_2756,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_82_39_21,82,39,21,F2A_2757,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_82_39_22,82,39,22,F2A_2758,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,720,40,1000,6000,FPGA_82_39_23,82,39,23,F2A_2759,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_82_39_48,82,39,48,A2F_2784,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_82_39_49,82,39,49,A2F_2785,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,460,40,1000,4000,FPGA_82_39_50,82,39,50,A2F_2786,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_82_39_51,82,39,51,A2F_2787,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_82_39_52,82,39,52,A2F_2788,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_82_39_53,82,39,53,A2F_2789,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_82_39_54,82,39,54,A2F_2790,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_82_39_55,82,39,55,A2F_2791,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_82_39_56,82,39,56,A2F_2792,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_82_39_57,82,39,57,A2F_2793,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_27,HR_5_26_13P,Y3,590,40,1000,5000,FPGA_82_39_58,82,39,58,A2F_2794,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_28,HR_5_27_13N,U5,980,40,2000,1000,FPGA_82_39_59,82,39,59,A2F_2795,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,70,40,1000,1000,FPGA_82_40_0,82,40,0,F2A_2808,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_82_40_1,82,40,1,F2A_2809,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_82_40_2,82,40,2,F2A_2810,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_82_40_3,82,40,3,F2A_2811,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_82_40_4,82,40,4,F2A_2812,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_82_40_5,82,40,5,F2A_2813,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_82_40_6,82,40,6,F2A_2814,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_82_40_7,82,40,7,F2A_2815,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_82_40_8,82,40,8,F2A_2816,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,200,40,1000,2000,FPGA_82_40_9,82,40,9,F2A_2817,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_82_40_10,82,40,10,F2A_2818,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_82_40_11,82,40,11,F2A_2819,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_82_40_12,82,40,12,F2A_2820,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,330,40,1000,3000,FPGA_82_40_13,82,40,13,F2A_2821,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_82_40_14,82,40,14,F2A_2822,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_82_40_15,82,40,15,F2A_2823,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_82_40_16,82,40,16,F2A_2824,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_82_40_17,82,40,17,F2A_2825,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_82_40_18,82,40,18,F2A_2826,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_82_40_19,82,40,19,F2A_2827,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_82_40_20,82,40,20,F2A_2828,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_82_40_21,82,40,21,F2A_2829,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_82_40_22,82,40,22,F2A_2830,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,720,40,1000,6000,FPGA_82_40_23,82,40,23,F2A_2831,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_82_40_48,82,40,48,A2F_2856,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_82_40_49,82,40,49,A2F_2857,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,460,40,1000,4000,FPGA_82_40_50,82,40,50,A2F_2858,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_82_40_51,82,40,51,A2F_2859,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_82_40_52,82,40,52,A2F_2860,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_82_40_53,82,40,53,A2F_2861,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_82_40_54,82,40,54,A2F_2862,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_82_40_55,82,40,55,A2F_2863,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_82_40_56,82,40,56,A2F_2864,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_82_40_57,82,40,57,A2F_2865,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_29,HR_5_CC_28_14P,W2,590,40,1000,5000,FPGA_82_40_58,82,40,58,A2F_2866,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_30,HR_5_CC_29_14N,T3,980,40,2000,1000,FPGA_82_40_59,82,40,59,A2F_2867,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,70,40,1000,1000,FPGA_82_41_0,82,41,0,F2A_2880,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_82_41_1,82,41,1,F2A_2881,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_82_41_2,82,41,2,F2A_2882,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_82_41_3,82,41,3,F2A_2883,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_82_41_4,82,41,4,F2A_2884,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_82_41_5,82,41,5,F2A_2885,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_82_41_6,82,41,6,F2A_2886,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_82_41_7,82,41,7,F2A_2887,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_82_41_8,82,41,8,F2A_2888,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,200,40,1000,2000,FPGA_82_41_9,82,41,9,F2A_2889,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_82_41_10,82,41,10,F2A_2890,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_82_41_11,82,41,11,F2A_2891,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_82_41_12,82,41,12,F2A_2892,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,330,40,1000,3000,FPGA_82_41_13,82,41,13,F2A_2893,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_82_41_14,82,41,14,F2A_2894,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_82_41_15,82,41,15,F2A_2895,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_82_41_16,82,41,16,F2A_2896,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_82_41_17,82,41,17,F2A_2897,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_82_41_18,82,41,18,F2A_2898,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_82_41_19,82,41,19,F2A_2899,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_82_41_20,82,41,20,F2A_2900,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_82_41_21,82,41,21,F2A_2901,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_82_41_22,82,41,22,F2A_2902,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,720,40,1000,6000,FPGA_82_41_23,82,41,23,F2A_2903,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_82_41_48,82,41,48,A2F_2928,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_82_41_49,82,41,49,A2F_2929,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,460,40,1000,4000,FPGA_82_41_50,82,41,50,A2F_2930,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_82_41_51,82,41,51,A2F_2931,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_82_41_52,82,41,52,A2F_2932,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_82_41_53,82,41,53,A2F_2933,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_82_41_54,82,41,54,A2F_2934,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_82_41_55,82,41,55,A2F_2935,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_82_41_56,82,41,56,A2F_2936,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_82_41_57,82,41,57,A2F_2937,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_31,HR_5_30_15P,U4,590,40,1000,5000,FPGA_82_41_58,82,41,58,A2F_2938,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_32,HR_5_31_15N,Y1,980,40,2000,1000,FPGA_82_41_59,82,41,59,A2F_2939,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,70,40,1000,1000,FPGA_82_42_0,82,42,0,F2A_2952,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_82_42_1,82,42,1,F2A_2953,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_82_42_2,82,42,2,F2A_2954,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_82_42_3,82,42,3,F2A_2955,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_82_42_4,82,42,4,F2A_2956,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_82_42_5,82,42,5,F2A_2957,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_82_42_6,82,42,6,F2A_2958,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_82_42_7,82,42,7,F2A_2959,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_82_42_8,82,42,8,F2A_2960,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,200,40,1000,2000,FPGA_82_42_9,82,42,9,F2A_2961,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_82_42_10,82,42,10,F2A_2962,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_82_42_11,82,42,11,F2A_2963,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_82_42_12,82,42,12,F2A_2964,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,330,40,1000,3000,FPGA_82_42_13,82,42,13,F2A_2965,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_82_42_14,82,42,14,F2A_2966,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_82_42_15,82,42,15,F2A_2967,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_82_42_16,82,42,16,F2A_2968,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_82_42_17,82,42,17,F2A_2969,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_82_42_18,82,42,18,F2A_2970,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_82_42_19,82,42,19,F2A_2971,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_82_42_20,82,42,20,F2A_2972,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_82_42_21,82,42,21,F2A_2973,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_82_42_22,82,42,22,F2A_2974,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,720,40,1000,6000,FPGA_82_42_23,82,42,23,F2A_2975,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_82_42_48,82,42,48,A2F_3000,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_82_42_49,82,42,49,A2F_3001,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,460,40,1000,4000,FPGA_82_42_50,82,42,50,A2F_3002,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_82_42_51,82,42,51,A2F_3003,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_82_42_52,82,42,52,A2F_3004,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_82_42_53,82,42,53,A2F_3005,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_82_42_54,82,42,54,A2F_3006,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_82_42_55,82,42,55,A2F_3007,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_82_42_56,82,42,56,A2F_3008,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_82_42_57,82,42,57,A2F_3009,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_33,HR_5_32_16P,P1,590,40,1000,5000,FPGA_82_42_58,82,42,58,A2F_3010,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_34,HR_5_33_16N,T2,980,40,2000,1000,FPGA_82_42_59,82,42,59,A2F_3011,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,70,40,1000,1000,FPGA_82_43_0,82,43,0,F2A_3024,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_82_43_1,82,43,1,F2A_3025,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_82_43_2,82,43,2,F2A_3026,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_82_43_3,82,43,3,F2A_3027,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_82_43_4,82,43,4,F2A_3028,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_82_43_5,82,43,5,F2A_3029,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_82_43_6,82,43,6,F2A_3030,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_82_43_7,82,43,7,F2A_3031,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_82_43_8,82,43,8,F2A_3032,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,200,40,1000,2000,FPGA_82_43_9,82,43,9,F2A_3033,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_82_43_10,82,43,10,F2A_3034,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_82_43_11,82,43,11,F2A_3035,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_82_43_12,82,43,12,F2A_3036,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,330,40,1000,3000,FPGA_82_43_13,82,43,13,F2A_3037,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_82_43_14,82,43,14,F2A_3038,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_82_43_15,82,43,15,F2A_3039,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_82_43_16,82,43,16,F2A_3040,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_82_43_17,82,43,17,F2A_3041,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_82_43_18,82,43,18,F2A_3042,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_82_43_19,82,43,19,F2A_3043,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_82_43_20,82,43,20,F2A_3044,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_82_43_21,82,43,21,F2A_3045,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_82_43_22,82,43,22,F2A_3046,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,720,40,1000,6000,FPGA_82_43_23,82,43,23,F2A_3047,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_82_43_48,82,43,48,A2F_3072,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_82_43_49,82,43,49,A2F_3073,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,460,40,1000,4000,FPGA_82_43_50,82,43,50,A2F_3074,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_82_43_51,82,43,51,A2F_3075,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_82_43_52,82,43,52,A2F_3076,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_82_43_53,82,43,53,A2F_3077,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_82_43_54,82,43,54,A2F_3078,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_82_43_55,82,43,55,A2F_3079,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_82_43_56,82,43,56,A2F_3080,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_82_43_57,82,43,57,A2F_3081,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_35,HR_5_34_17P,U3,590,40,1000,5000,FPGA_82_43_58,82,43,58,A2F_3082,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_36,HR_5_35_17N,V8,980,40,2000,1000,FPGA_82_43_59,82,43,59,A2F_3083,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,70,40,1000,1000,FPGA_82_44_0,82,44,0,F2A_3096,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_82_44_1,82,44,1,F2A_3097,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_82_44_2,82,44,2,F2A_3098,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_82_44_3,82,44,3,F2A_3099,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_82_44_4,82,44,4,F2A_3100,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_82_44_5,82,44,5,F2A_3101,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_82_44_6,82,44,6,F2A_3102,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_82_44_7,82,44,7,F2A_3103,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_82_44_8,82,44,8,F2A_3104,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,200,40,1000,2000,FPGA_82_44_9,82,44,9,F2A_3105,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_82_44_10,82,44,10,F2A_3106,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_82_44_11,82,44,11,F2A_3107,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_82_44_12,82,44,12,F2A_3108,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,330,40,1000,3000,FPGA_82_44_13,82,44,13,F2A_3109,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_82_44_14,82,44,14,F2A_3110,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_82_44_15,82,44,15,F2A_3111,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_82_44_16,82,44,16,F2A_3112,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_82_44_17,82,44,17,F2A_3113,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_82_44_18,82,44,18,F2A_3114,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_82_44_19,82,44,19,F2A_3115,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_82_44_20,82,44,20,F2A_3116,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_82_44_21,82,44,21,F2A_3117,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_82_44_22,82,44,22,F2A_3118,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,720,40,1000,6000,FPGA_82_44_23,82,44,23,F2A_3119,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_82_44_48,82,44,48,A2F_3144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_82_44_49,82,44,49,A2F_3145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,460,40,1000,4000,FPGA_82_44_50,82,44,50,A2F_3146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_82_44_51,82,44,51,A2F_3147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_82_44_52,82,44,52,A2F_3148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_82_44_53,82,44,53,A2F_3149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_82_44_54,82,44,54,A2F_3150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_82_44_55,82,44,55,A2F_3151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_82_44_56,82,44,56,A2F_3152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_82_44_57,82,44,57,A2F_3153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_37,HR_5_36_18P,R8,590,40,1000,5000,FPGA_82_44_58,82,44,58,A2F_3154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_38,HR_5_37_18N,U2,980,40,2000,1000,FPGA_82_44_59,82,44,59,A2F_3155,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,70,40,1000,1000,FPGA_82_45_0,82,45,0,F2A_3168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_82_45_1,82,45,1,F2A_3169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_82_45_2,82,45,2,F2A_3170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_82_45_3,82,45,3,F2A_3171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_82_45_4,82,45,4,F2A_3172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_82_45_5,82,45,5,F2A_3173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_82_45_6,82,45,6,F2A_3174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_82_45_7,82,45,7,F2A_3175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_82_45_8,82,45,8,F2A_3176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,200,40,1000,2000,FPGA_82_45_9,82,45,9,F2A_3177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_82_45_10,82,45,10,F2A_3178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_82_45_11,82,45,11,F2A_3179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_82_45_12,82,45,12,F2A_3180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,330,40,1000,3000,FPGA_82_45_13,82,45,13,F2A_3181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_82_45_14,82,45,14,F2A_3182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_82_45_15,82,45,15,F2A_3183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_82_45_16,82,45,16,F2A_3184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_82_45_17,82,45,17,F2A_3185,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_82_45_18,82,45,18,F2A_3186,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_82_45_19,82,45,19,F2A_3187,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_82_45_20,82,45,20,F2A_3188,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_82_45_21,82,45,21,F2A_3189,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_82_45_22,82,45,22,F2A_3190,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,720,40,1000,6000,FPGA_82_45_23,82,45,23,F2A_3191,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,460,40,1000,4000,FPGA_82_45_48,82,45,48,A2F_3216,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,460,40,1000,4000,FPGA_82_45_49,82,45,49,A2F_3217,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,460,40,1000,4000,FPGA_82_45_50,82,45,50,A2F_3218,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_82_45_51,82,45,51,A2F_3219,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_82_45_52,82,45,52,A2F_3220,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_82_45_53,82,45,53,A2F_3221,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_82_45_54,82,45,54,A2F_3222,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_82_45_55,82,45,55,A2F_3223,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_82_45_56,82,45,56,A2F_3224,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_82_45_57,82,45,57,A2F_3225,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_39,HR_5_38_19P,Y2,590,40,1000,5000,FPGA_82_45_58,82,45,58,A2F_3226,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_2_40,HR_5_39_19N,R2,980,40,2000,1000,FPGA_82_45_59,82,45,59,A2F_3227,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_82_46_0,82,46,0,F2A_3240,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_82_46_1,82,46,1,F2A_3241,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_82_46_2,82,46,2,F2A_3242,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_82_46_3,82,46,3,F2A_3243,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_82_46_4,82,46,4,F2A_3244,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_82_46_5,82,46,5,F2A_3245,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_82_46_6,82,46,6,F2A_3246,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_82_46_7,82,46,7,F2A_3247,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_82_46_8,82,46,8,F2A_3248,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_82_46_48,82,46,48,A2F_3288,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_82_46_49,82,46,49,A2F_3289,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_82_46_50,82,46,50,A2F_3290,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_82_46_51,82,46,51,A2F_3291,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_82_46_52,82,46,52,A2F_3292,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_82_46_53,82,46,53,A2F_3293,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_82_46_54,82,46,54,A2F_3294,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_82_46_55,82,46,55,A2F_3295,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_82_46_56,82,46,56,A2F_3296,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_82_46_57,82,46,57,A2F_3297,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_82_46_58,82,46,58,A2F_3298,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,70,40,1000,1000,FPGA_82_47_0,82,47,0,F2A_3312,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_82_47_1,82,47,1,F2A_3313,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_82_47_2,82,47,2,F2A_3314,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_82_47_3,82,47,3,F2A_3315,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_82_47_4,82,47,4,F2A_3316,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_82_47_5,82,47,5,F2A_3317,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_82_47_6,82,47,6,F2A_3318,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_82_47_7,82,47,7,F2A_3319,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_82_47_8,82,47,8,F2A_3320,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,200,40,1000,2000,FPGA_82_47_9,82,47,9,F2A_3321,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_82_47_10,82,47,10,F2A_3322,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_82_47_11,82,47,11,F2A_3323,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_82_47_12,82,47,12,F2A_3324,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,330,40,1000,3000,FPGA_82_47_13,82,47,13,F2A_3325,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_82_47_14,82,47,14,F2A_3326,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_82_47_15,82,47,15,F2A_3327,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_82_47_16,82,47,16,F2A_3328,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_82_47_17,82,47,17,F2A_3329,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_82_47_18,82,47,18,F2A_3330,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_82_47_19,82,47,19,F2A_3331,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_82_47_20,82,47,20,F2A_3332,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_82_47_21,82,47,21,F2A_3333,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_82_47_22,82,47,22,F2A_3334,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,720,40,1000,6000,FPGA_82_47_23,82,47,23,F2A_3335,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_82_47_48,82,47,48,A2F_3360,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_82_47_49,82,47,49,A2F_3361,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,460,40,1000,4000,FPGA_82_47_50,82,47,50,A2F_3362,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_82_47_51,82,47,51,A2F_3363,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_82_47_52,82,47,52,A2F_3364,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_82_47_53,82,47,53,A2F_3365,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_82_47_54,82,47,54,A2F_3366,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_82_47_55,82,47,55,A2F_3367,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_82_47_56,82,47,56,A2F_3368,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_82_47_57,82,47,57,A2F_3369,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_1,HR_6_0_0P,AB5,590,40,1000,5000,FPGA_82_47_58,82,47,58,A2F_3370,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_2,HR_6_1_0N,AE3,980,40,2000,1000,FPGA_82_47_59,82,47,59,A2F_3371,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,70,40,1000,1000,FPGA_82_48_0,82,48,0,F2A_3384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_82_48_1,82,48,1,F2A_3385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_82_48_2,82,48,2,F2A_3386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_82_48_3,82,48,3,F2A_3387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_82_48_4,82,48,4,F2A_3388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_82_48_5,82,48,5,F2A_3389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_82_48_6,82,48,6,F2A_3390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_82_48_7,82,48,7,F2A_3391,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_82_48_8,82,48,8,F2A_3392,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,200,40,1000,2000,FPGA_82_48_9,82,48,9,F2A_3393,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,330,40,1000,3000,FPGA_82_48_10,82,48,10,F2A_3394,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,330,40,1000,3000,FPGA_82_48_11,82,48,11,F2A_3395,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,330,40,1000,3000,FPGA_82_48_12,82,48,12,F2A_3396,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,330,40,1000,3000,FPGA_82_48_13,82,48,13,F2A_3397,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_82_48_14,82,48,14,F2A_3398,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_82_48_15,82,48,15,F2A_3399,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_82_48_16,82,48,16,F2A_3400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_82_48_17,82,48,17,F2A_3401,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_82_48_18,82,48,18,F2A_3402,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_82_48_19,82,48,19,F2A_3403,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_82_48_20,82,48,20,F2A_3404,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_82_48_21,82,48,21,F2A_3405,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_82_48_22,82,48,22,F2A_3406,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,720,40,1000,6000,FPGA_82_48_23,82,48,23,F2A_3407,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,460,40,1000,4000,FPGA_82_48_48,82,48,48,A2F_3432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,460,40,1000,4000,FPGA_82_48_49,82,48,49,A2F_3433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,460,40,1000,4000,FPGA_82_48_50,82,48,50,A2F_3434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_82_48_51,82,48,51,A2F_3435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_82_48_52,82,48,52,A2F_3436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_82_48_53,82,48,53,A2F_3437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_82_48_54,82,48,54,A2F_3438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_82_48_55,82,48,55,A2F_3439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_82_48_56,82,48,56,A2F_3440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_82_48_57,82,48,57,A2F_3441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_3,HR_6_2_1P,AD3,590,40,1000,5000,FPGA_82_48_58,82,48,58,A2F_3442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_4,HR_6_3_1N,AA8,980,40,2000,1000,FPGA_82_48_59,82,48,59,A2F_3443,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,70,40,1000,1000,FPGA_82_49_0,82,49,0,F2A_3456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_82_49_1,82,49,1,F2A_3457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_82_49_2,82,49,2,F2A_3458,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_82_49_3,82,49,3,F2A_3459,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_82_49_4,82,49,4,F2A_3460,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_82_49_5,82,49,5,F2A_3461,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_82_49_6,82,49,6,F2A_3462,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_82_49_7,82,49,7,F2A_3463,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_82_49_8,82,49,8,F2A_3464,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,200,40,1000,2000,FPGA_82_49_9,82,49,9,F2A_3465,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,330,40,1000,3000,FPGA_82_49_10,82,49,10,F2A_3466,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,330,40,1000,3000,FPGA_82_49_11,82,49,11,F2A_3467,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,330,40,1000,3000,FPGA_82_49_12,82,49,12,F2A_3468,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,330,40,1000,3000,FPGA_82_49_13,82,49,13,F2A_3469,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_82_49_14,82,49,14,F2A_3470,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_82_49_15,82,49,15,F2A_3471,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_82_49_16,82,49,16,F2A_3472,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_82_49_17,82,49,17,F2A_3473,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_82_49_18,82,49,18,F2A_3474,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_82_49_19,82,49,19,F2A_3475,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_82_49_20,82,49,20,F2A_3476,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_82_49_21,82,49,21,F2A_3477,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_82_49_22,82,49,22,F2A_3478,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,720,40,1000,6000,FPGA_82_49_23,82,49,23,F2A_3479,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,460,40,1000,4000,FPGA_82_49_48,82,49,48,A2F_3504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,460,40,1000,4000,FPGA_82_49_49,82,49,49,A2F_3505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,460,40,1000,4000,FPGA_82_49_50,82,49,50,A2F_3506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_82_49_51,82,49,51,A2F_3507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_82_49_52,82,49,52,A2F_3508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_82_49_53,82,49,53,A2F_3509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_82_49_54,82,49,54,A2F_3510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_82_49_55,82,49,55,A2F_3511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_82_49_56,82,49,56,A2F_3512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_82_49_57,82,49,57,A2F_3513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_5,HR_6_4_2P,AA6,590,40,1000,5000,FPGA_82_49_58,82,49,58,A2F_3514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_6,HR_6_5_2N,Y7,980,40,2000,1000,FPGA_82_49_59,82,49,59,A2F_3515,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,70,40,1000,1000,FPGA_82_50_0,82,50,0,F2A_3528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_82_50_1,82,50,1,F2A_3529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_82_50_2,82,50,2,F2A_3530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_82_50_3,82,50,3,F2A_3531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_82_50_4,82,50,4,F2A_3532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_82_50_5,82,50,5,F2A_3533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_82_50_6,82,50,6,F2A_3534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_82_50_7,82,50,7,F2A_3535,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_82_50_8,82,50,8,F2A_3536,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,200,40,1000,2000,FPGA_82_50_9,82,50,9,F2A_3537,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,330,40,1000,3000,FPGA_82_50_10,82,50,10,F2A_3538,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,330,40,1000,3000,FPGA_82_50_11,82,50,11,F2A_3539,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,330,40,1000,3000,FPGA_82_50_12,82,50,12,F2A_3540,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,330,40,1000,3000,FPGA_82_50_13,82,50,13,F2A_3541,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_82_50_14,82,50,14,F2A_3542,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_82_50_15,82,50,15,F2A_3543,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_82_50_16,82,50,16,F2A_3544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_82_50_17,82,50,17,F2A_3545,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_82_50_18,82,50,18,F2A_3546,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_82_50_19,82,50,19,F2A_3547,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_82_50_20,82,50,20,F2A_3548,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_82_50_21,82,50,21,F2A_3549,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_82_50_22,82,50,22,F2A_3550,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,720,40,1000,6000,FPGA_82_50_23,82,50,23,F2A_3551,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,460,40,1000,4000,FPGA_82_50_48,82,50,48,A2F_3576,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,460,40,1000,4000,FPGA_82_50_49,82,50,49,A2F_3577,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,460,40,1000,4000,FPGA_82_50_50,82,50,50,A2F_3578,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_82_50_51,82,50,51,A2F_3579,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_82_50_52,82,50,52,A2F_3580,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_82_50_53,82,50,53,A2F_3581,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_82_50_54,82,50,54,A2F_3582,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_82_50_55,82,50,55,A2F_3583,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_82_50_56,82,50,56,A2F_3584,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_82_50_57,82,50,57,A2F_3585,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_7,HR_6_6_3P,AH2,590,40,1000,5000,FPGA_82_50_58,82,50,58,A2F_3586,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_8,HR_6_7_3N,AA1,980,40,2000,1000,FPGA_82_50_59,82,50,59,A2F_3587,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,70,40,1000,1000,FPGA_82_51_0,82,51,0,F2A_3600,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_82_51_1,82,51,1,F2A_3601,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_82_51_2,82,51,2,F2A_3602,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_82_51_3,82,51,3,F2A_3603,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_82_51_4,82,51,4,F2A_3604,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_82_51_5,82,51,5,F2A_3605,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_82_51_6,82,51,6,F2A_3606,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_82_51_7,82,51,7,F2A_3607,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_82_51_8,82,51,8,F2A_3608,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,200,40,1000,2000,FPGA_82_51_9,82,51,9,F2A_3609,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,330,40,1000,3000,FPGA_82_51_10,82,51,10,F2A_3610,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,330,40,1000,3000,FPGA_82_51_11,82,51,11,F2A_3611,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,330,40,1000,3000,FPGA_82_51_12,82,51,12,F2A_3612,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,330,40,1000,3000,FPGA_82_51_13,82,51,13,F2A_3613,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_82_51_14,82,51,14,F2A_3614,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_82_51_15,82,51,15,F2A_3615,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_82_51_16,82,51,16,F2A_3616,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_82_51_17,82,51,17,F2A_3617,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_82_51_18,82,51,18,F2A_3618,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_82_51_19,82,51,19,F2A_3619,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_82_51_20,82,51,20,F2A_3620,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_82_51_21,82,51,21,F2A_3621,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_82_51_22,82,51,22,F2A_3622,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,720,40,1000,6000,FPGA_82_51_23,82,51,23,F2A_3623,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,460,40,1000,4000,FPGA_82_51_48,82,51,48,A2F_3648,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,460,40,1000,4000,FPGA_82_51_49,82,51,49,A2F_3649,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,460,40,1000,4000,FPGA_82_51_50,82,51,50,A2F_3650,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_82_51_51,82,51,51,A2F_3651,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_82_51_52,82,51,52,A2F_3652,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_82_51_53,82,51,53,A2F_3653,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_82_51_54,82,51,54,A2F_3654,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_82_51_55,82,51,55,A2F_3655,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_82_51_56,82,51,56,A2F_3656,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_82_51_57,82,51,57,A2F_3657,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_9,HR_6_8_4P,AC1,590,40,1000,5000,FPGA_82_51_58,82,51,58,A2F_3658,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_10,HR_6_9_4N,AC4,980,40,2000,1000,FPGA_82_51_59,82,51,59,A2F_3659,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,70,40,1000,1000,FPGA_82_52_0,82,52,0,F2A_3672,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_82_52_1,82,52,1,F2A_3673,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_82_52_2,82,52,2,F2A_3674,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_82_52_3,82,52,3,F2A_3675,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_82_52_4,82,52,4,F2A_3676,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_82_52_5,82,52,5,F2A_3677,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_82_52_6,82,52,6,F2A_3678,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_82_52_7,82,52,7,F2A_3679,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_82_52_8,82,52,8,F2A_3680,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,200,40,1000,2000,FPGA_82_52_9,82,52,9,F2A_3681,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,330,40,1000,3000,FPGA_82_52_10,82,52,10,F2A_3682,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,330,40,1000,3000,FPGA_82_52_11,82,52,11,F2A_3683,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,330,40,1000,3000,FPGA_82_52_12,82,52,12,F2A_3684,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,330,40,1000,3000,FPGA_82_52_13,82,52,13,F2A_3685,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_82_52_14,82,52,14,F2A_3686,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_82_52_15,82,52,15,F2A_3687,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_82_52_16,82,52,16,F2A_3688,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_82_52_17,82,52,17,F2A_3689,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_82_52_18,82,52,18,F2A_3690,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_82_52_19,82,52,19,F2A_3691,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_82_52_20,82,52,20,F2A_3692,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_82_52_21,82,52,21,F2A_3693,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_82_52_22,82,52,22,F2A_3694,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,720,40,1000,6000,FPGA_82_52_23,82,52,23,F2A_3695,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,460,40,1000,4000,FPGA_82_52_48,82,52,48,A2F_3720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,460,40,1000,4000,FPGA_82_52_49,82,52,49,A2F_3721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,460,40,1000,4000,FPGA_82_52_50,82,52,50,A2F_3722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_82_52_51,82,52,51,A2F_3723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_82_52_52,82,52,52,A2F_3724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_82_52_53,82,52,53,A2F_3725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_82_52_54,82,52,54,A2F_3726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_82_52_55,82,52,55,A2F_3727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_82_52_56,82,52,56,A2F_3728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_82_52_57,82,52,57,A2F_3729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_11,HR_6_CC_10_5P,AC5,590,40,1000,5000,FPGA_82_52_58,82,52,58,A2F_3730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_12,HR_6_CC_11_5N,AC3,980,40,2000,1000,FPGA_82_52_59,82,52,59,A2F_3731,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,70,40,1000,1000,FPGA_82_53_0,82,53,0,F2A_3744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_82_53_1,82,53,1,F2A_3745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_82_53_2,82,53,2,F2A_3746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_82_53_3,82,53,3,F2A_3747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_82_53_4,82,53,4,F2A_3748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_82_53_5,82,53,5,F2A_3749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_82_53_6,82,53,6,F2A_3750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_82_53_7,82,53,7,F2A_3751,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_82_53_8,82,53,8,F2A_3752,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,200,40,1000,2000,FPGA_82_53_9,82,53,9,F2A_3753,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,330,40,1000,3000,FPGA_82_53_10,82,53,10,F2A_3754,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,330,40,1000,3000,FPGA_82_53_11,82,53,11,F2A_3755,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,330,40,1000,3000,FPGA_82_53_12,82,53,12,F2A_3756,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,330,40,1000,3000,FPGA_82_53_13,82,53,13,F2A_3757,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_82_53_14,82,53,14,F2A_3758,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_82_53_15,82,53,15,F2A_3759,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_82_53_16,82,53,16,F2A_3760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_82_53_17,82,53,17,F2A_3761,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_82_53_18,82,53,18,F2A_3762,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_82_53_19,82,53,19,F2A_3763,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_82_53_20,82,53,20,F2A_3764,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_82_53_21,82,53,21,F2A_3765,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_82_53_22,82,53,22,F2A_3766,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,720,40,1000,6000,FPGA_82_53_23,82,53,23,F2A_3767,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,460,40,1000,4000,FPGA_82_53_48,82,53,48,A2F_3792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,460,40,1000,4000,FPGA_82_53_49,82,53,49,A2F_3793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,460,40,1000,4000,FPGA_82_53_50,82,53,50,A2F_3794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_82_53_51,82,53,51,A2F_3795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_82_53_52,82,53,52,A2F_3796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_82_53_53,82,53,53,A2F_3797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_82_53_54,82,53,54,A2F_3798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_82_53_55,82,53,55,A2F_3799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_82_53_56,82,53,56,A2F_3800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_82_53_57,82,53,57,A2F_3801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_13,HR_6_12_6P,AB6,590,40,1000,5000,FPGA_82_53_58,82,53,58,A2F_3802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_14,HR_6_13_6N,AB3,980,40,2000,1000,FPGA_82_53_59,82,53,59,A2F_3803,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,70,40,1000,1000,FPGA_82_54_0,82,54,0,F2A_3816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_82_54_1,82,54,1,F2A_3817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_82_54_2,82,54,2,F2A_3818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_82_54_3,82,54,3,F2A_3819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_82_54_4,82,54,4,F2A_3820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_82_54_5,82,54,5,F2A_3821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_82_54_6,82,54,6,F2A_3822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_82_54_7,82,54,7,F2A_3823,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_82_54_8,82,54,8,F2A_3824,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,200,40,1000,2000,FPGA_82_54_9,82,54,9,F2A_3825,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,330,40,1000,3000,FPGA_82_54_10,82,54,10,F2A_3826,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,330,40,1000,3000,FPGA_82_54_11,82,54,11,F2A_3827,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,330,40,1000,3000,FPGA_82_54_12,82,54,12,F2A_3828,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,330,40,1000,3000,FPGA_82_54_13,82,54,13,F2A_3829,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_82_54_14,82,54,14,F2A_3830,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_82_54_15,82,54,15,F2A_3831,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_82_54_16,82,54,16,F2A_3832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_82_54_17,82,54,17,F2A_3833,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_82_54_18,82,54,18,F2A_3834,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_82_54_19,82,54,19,F2A_3835,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_82_54_20,82,54,20,F2A_3836,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_82_54_21,82,54,21,F2A_3837,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_82_54_22,82,54,22,F2A_3838,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,720,40,1000,6000,FPGA_82_54_23,82,54,23,F2A_3839,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,460,40,1000,4000,FPGA_82_54_48,82,54,48,A2F_3864,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,460,40,1000,4000,FPGA_82_54_49,82,54,49,A2F_3865,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,460,40,1000,4000,FPGA_82_54_50,82,54,50,A2F_3866,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_82_54_51,82,54,51,A2F_3867,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_82_54_52,82,54,52,A2F_3868,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_82_54_53,82,54,53,A2F_3869,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_82_54_54,82,54,54,A2F_3870,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_82_54_55,82,54,55,A2F_3871,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_82_54_56,82,54,56,A2F_3872,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_82_54_57,82,54,57,A2F_3873,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_15,HR_6_14_7P,AD5,590,40,1000,5000,FPGA_82_54_58,82,54,58,A2F_3874,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_16,HR_6_15_7N,AB2,980,40,2000,1000,FPGA_82_54_59,82,54,59,A2F_3875,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,70,40,1000,1000,FPGA_82_55_0,82,55,0,F2A_3888,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_82_55_1,82,55,1,F2A_3889,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_82_55_2,82,55,2,F2A_3890,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_82_55_3,82,55,3,F2A_3891,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_82_55_4,82,55,4,F2A_3892,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_82_55_5,82,55,5,F2A_3893,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_82_55_6,82,55,6,F2A_3894,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_82_55_7,82,55,7,F2A_3895,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_82_55_8,82,55,8,F2A_3896,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,200,40,1000,2000,FPGA_82_55_9,82,55,9,F2A_3897,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,330,40,1000,3000,FPGA_82_55_10,82,55,10,F2A_3898,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,330,40,1000,3000,FPGA_82_55_11,82,55,11,F2A_3899,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,330,40,1000,3000,FPGA_82_55_12,82,55,12,F2A_3900,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,330,40,1000,3000,FPGA_82_55_13,82,55,13,F2A_3901,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_82_55_14,82,55,14,F2A_3902,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_82_55_15,82,55,15,F2A_3903,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_82_55_16,82,55,16,F2A_3904,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_82_55_17,82,55,17,F2A_3905,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_82_55_18,82,55,18,F2A_3906,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_82_55_19,82,55,19,F2A_3907,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_82_55_20,82,55,20,F2A_3908,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_82_55_21,82,55,21,F2A_3909,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_82_55_22,82,55,22,F2A_3910,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,720,40,1000,6000,FPGA_82_55_23,82,55,23,F2A_3911,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,460,40,1000,4000,FPGA_82_55_48,82,55,48,A2F_3936,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,460,40,1000,4000,FPGA_82_55_49,82,55,49,A2F_3937,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,460,40,1000,4000,FPGA_82_55_50,82,55,50,A2F_3938,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_82_55_51,82,55,51,A2F_3939,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_82_55_52,82,55,52,A2F_3940,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_82_55_53,82,55,53,A2F_3941,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_82_55_54,82,55,54,A2F_3942,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_82_55_55,82,55,55,A2F_3943,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_82_55_56,82,55,56,A2F_3944,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_82_55_57,82,55,57,A2F_3945,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_17,HR_6_16_8P,AC6,590,40,1000,5000,FPGA_82_55_58,82,55,58,A2F_3946,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_18,HR_6_17_8N,AF3,980,40,2000,1000,FPGA_82_55_59,82,55,59,A2F_3947,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,70,40,1000,1000,FPGA_82_56_0,82,56,0,F2A_3960,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_82_56_1,82,56,1,F2A_3961,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_82_56_2,82,56,2,F2A_3962,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_82_56_3,82,56,3,F2A_3963,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_82_56_4,82,56,4,F2A_3964,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_82_56_5,82,56,5,F2A_3965,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_82_56_6,82,56,6,F2A_3966,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_82_56_7,82,56,7,F2A_3967,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_82_56_8,82,56,8,F2A_3968,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,200,40,1000,2000,FPGA_82_56_9,82,56,9,F2A_3969,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,330,40,1000,3000,FPGA_82_56_10,82,56,10,F2A_3970,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,330,40,1000,3000,FPGA_82_56_11,82,56,11,F2A_3971,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,330,40,1000,3000,FPGA_82_56_12,82,56,12,F2A_3972,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,330,40,1000,3000,FPGA_82_56_13,82,56,13,F2A_3973,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_82_56_14,82,56,14,F2A_3974,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_82_56_15,82,56,15,F2A_3975,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_82_56_16,82,56,16,F2A_3976,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_82_56_17,82,56,17,F2A_3977,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_82_56_18,82,56,18,F2A_3978,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_82_56_19,82,56,19,F2A_3979,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_82_56_20,82,56,20,F2A_3980,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_82_56_21,82,56,21,F2A_3981,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_82_56_22,82,56,22,F2A_3982,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,720,40,1000,6000,FPGA_82_56_23,82,56,23,F2A_3983,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,460,40,1000,4000,FPGA_82_56_48,82,56,48,A2F_4008,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,460,40,1000,4000,FPGA_82_56_49,82,56,49,A2F_4009,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,460,40,1000,4000,FPGA_82_56_50,82,56,50,A2F_4010,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_82_56_51,82,56,51,A2F_4011,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_82_56_52,82,56,52,A2F_4012,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_82_56_53,82,56,53,A2F_4013,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_82_56_54,82,56,54,A2F_4014,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_82_56_55,82,56,55,A2F_4015,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_82_56_56,82,56,56,A2F_4016,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_82_56_57,82,56,57,A2F_4017,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_19,HR_6_18_9P,AF2,590,40,1000,5000,FPGA_82_56_58,82,56,58,A2F_4018,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_20,HR_6_19_9N,Y8,980,40,2000,1000,FPGA_82_56_59,82,56,59,A2F_4019,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_82_57_0,82,57,0,F2A_4032,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_82_57_1,82,57,1,F2A_4033,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_82_57_2,82,57,2,F2A_4034,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_82_57_3,82,57,3,F2A_4035,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_82_57_4,82,57,4,F2A_4036,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_82_57_5,82,57,5,F2A_4037,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_82_57_6,82,57,6,F2A_4038,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_82_57_7,82,57,7,F2A_4039,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_82_57_8,82,57,8,F2A_4040,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,.,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_82_57_48,82,57,48,A2F_4080,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_82_57_49,82,57,49,A2F_4081,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_82_57_50,82,57,50,A2F_4082,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_82_57_51,82,57,51,A2F_4083,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_82_57_52,82,57,52,A2F_4084,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_82_57_53,82,57,53,A2F_4085,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_82_57_54,82,57,54,A2F_4086,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_82_57_55,82,57,55,A2F_4087,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_82_57_56,82,57,56,A2F_4088,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_82_57_57,82,57,57,A2F_4089,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_82_57_58,82,57,58,A2F_4090,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,70,40,1000,1000,FPGA_82_58_0,82,58,0,F2A_4104,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_82_58_1,82,58,1,F2A_4105,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_82_58_2,82,58,2,F2A_4106,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_82_58_3,82,58,3,F2A_4107,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_82_58_4,82,58,4,F2A_4108,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_82_58_5,82,58,5,F2A_4109,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_82_58_6,82,58,6,F2A_4110,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_82_58_7,82,58,7,F2A_4111,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_82_58_8,82,58,8,F2A_4112,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,200,40,1000,2000,FPGA_82_58_9,82,58,9,F2A_4113,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_82_58_10,82,58,10,F2A_4114,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_82_58_11,82,58,11,F2A_4115,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_82_58_12,82,58,12,F2A_4116,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,330,40,1000,3000,FPGA_82_58_13,82,58,13,F2A_4117,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_82_58_14,82,58,14,F2A_4118,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_82_58_15,82,58,15,F2A_4119,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_82_58_16,82,58,16,F2A_4120,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_82_58_17,82,58,17,F2A_4121,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_82_58_18,82,58,18,F2A_4122,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_82_58_19,82,58,19,F2A_4123,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_82_58_20,82,58,20,F2A_4124,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_82_58_21,82,58,21,F2A_4125,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_82_58_22,82,58,22,F2A_4126,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,720,40,1000,6000,FPGA_82_58_23,82,58,23,F2A_4127,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_82_58_48,82,58,48,A2F_4152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_82_58_49,82,58,49,A2F_4153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,460,40,1000,4000,FPGA_82_58_50,82,58,50,A2F_4154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_82_58_51,82,58,51,A2F_4155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_82_58_52,82,58,52,A2F_4156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_82_58_53,82,58,53,A2F_4157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_82_58_54,82,58,54,A2F_4158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_82_58_55,82,58,55,A2F_4159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_82_58_56,82,58,56,A2F_4160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_82_58_57,82,58,57,A2F_4161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_21,HR_6_20_10P,AE2,590,40,1000,5000,FPGA_82_58_58,82,58,58,A2F_4162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_22,HR_6_21_10N,AF1,980,40,2000,1000,FPGA_82_58_59,82,58,59,A2F_4163,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,70,40,1000,1000,FPGA_82_59_0,82,59,0,F2A_4176,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_82_59_1,82,59,1,F2A_4177,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_82_59_2,82,59,2,F2A_4178,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_82_59_3,82,59,3,F2A_4179,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_82_59_4,82,59,4,F2A_4180,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_82_59_5,82,59,5,F2A_4181,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_82_59_6,82,59,6,F2A_4182,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_82_59_7,82,59,7,F2A_4183,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_82_59_8,82,59,8,F2A_4184,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,200,40,1000,2000,FPGA_82_59_9,82,59,9,F2A_4185,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,330,40,1000,3000,FPGA_82_59_10,82,59,10,F2A_4186,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,330,40,1000,3000,FPGA_82_59_11,82,59,11,F2A_4187,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,330,40,1000,3000,FPGA_82_59_12,82,59,12,F2A_4188,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,330,40,1000,3000,FPGA_82_59_13,82,59,13,F2A_4189,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_82_59_14,82,59,14,F2A_4190,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_82_59_15,82,59,15,F2A_4191,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_82_59_16,82,59,16,F2A_4192,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_82_59_17,82,59,17,F2A_4193,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_82_59_18,82,59,18,F2A_4194,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_82_59_19,82,59,19,F2A_4195,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_82_59_20,82,59,20,F2A_4196,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_82_59_21,82,59,21,F2A_4197,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_82_59_22,82,59,22,F2A_4198,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,720,40,1000,6000,FPGA_82_59_23,82,59,23,F2A_4199,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,460,40,1000,4000,FPGA_82_59_48,82,59,48,A2F_4224,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,460,40,1000,4000,FPGA_82_59_49,82,59,49,A2F_4225,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,460,40,1000,4000,FPGA_82_59_50,82,59,50,A2F_4226,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_82_59_51,82,59,51,A2F_4227,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_82_59_52,82,59,52,A2F_4228,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_82_59_53,82,59,53,A2F_4229,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_82_59_54,82,59,54,A2F_4230,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_82_59_55,82,59,55,A2F_4231,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_82_59_56,82,59,56,A2F_4232,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_82_59_57,82,59,57,A2F_4233,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_23,HR_6_22_11P,Y6,590,40,1000,5000,FPGA_82_59_58,82,59,58,A2F_4234,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_24,HR_6_23_11N,AA5,980,40,2000,1000,FPGA_82_59_59,82,59,59,A2F_4235,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,70,40,1000,1000,FPGA_82_60_0,82,60,0,F2A_4248,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_82_60_1,82,60,1,F2A_4249,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_82_60_2,82,60,2,F2A_4250,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_82_60_3,82,60,3,F2A_4251,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_82_60_4,82,60,4,F2A_4252,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_82_60_5,82,60,5,F2A_4253,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_82_60_6,82,60,6,F2A_4254,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_82_60_7,82,60,7,F2A_4255,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_82_60_8,82,60,8,F2A_4256,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,200,40,1000,2000,FPGA_82_60_9,82,60,9,F2A_4257,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,330,40,1000,3000,FPGA_82_60_10,82,60,10,F2A_4258,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,330,40,1000,3000,FPGA_82_60_11,82,60,11,F2A_4259,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,330,40,1000,3000,FPGA_82_60_12,82,60,12,F2A_4260,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,330,40,1000,3000,FPGA_82_60_13,82,60,13,F2A_4261,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_82_60_14,82,60,14,F2A_4262,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_82_60_15,82,60,15,F2A_4263,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_82_60_16,82,60,16,F2A_4264,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_82_60_17,82,60,17,F2A_4265,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_82_60_18,82,60,18,F2A_4266,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_82_60_19,82,60,19,F2A_4267,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_82_60_20,82,60,20,F2A_4268,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_82_60_21,82,60,21,F2A_4269,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_82_60_22,82,60,22,F2A_4270,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,720,40,1000,6000,FPGA_82_60_23,82,60,23,F2A_4271,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,460,40,1000,4000,FPGA_82_60_48,82,60,48,A2F_4296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,460,40,1000,4000,FPGA_82_60_49,82,60,49,A2F_4297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,460,40,1000,4000,FPGA_82_60_50,82,60,50,A2F_4298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_82_60_51,82,60,51,A2F_4299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_82_60_52,82,60,52,A2F_4300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_82_60_53,82,60,53,A2F_4301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_82_60_54,82,60,54,A2F_4302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_82_60_55,82,60,55,A2F_4303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_82_60_56,82,60,56,A2F_4304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_82_60_57,82,60,57,A2F_4305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_25,HR_6_24_12P,AD4,590,40,1000,5000,FPGA_82_60_58,82,60,58,A2F_4306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_26,HR_6_25_12N,AA7,980,40,2000,1000,FPGA_82_60_59,82,60,59,A2F_4307,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,70,40,1000,1000,FPGA_82_61_0,82,61,0,F2A_4320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_82_61_1,82,61,1,F2A_4321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_82_61_2,82,61,2,F2A_4322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_82_61_3,82,61,3,F2A_4323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_82_61_4,82,61,4,F2A_4324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_82_61_5,82,61,5,F2A_4325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_82_61_6,82,61,6,F2A_4326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_82_61_7,82,61,7,F2A_4327,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_82_61_8,82,61,8,F2A_4328,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,200,40,1000,2000,FPGA_82_61_9,82,61,9,F2A_4329,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,330,40,1000,3000,FPGA_82_61_10,82,61,10,F2A_4330,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,330,40,1000,3000,FPGA_82_61_11,82,61,11,F2A_4331,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,330,40,1000,3000,FPGA_82_61_12,82,61,12,F2A_4332,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,330,40,1000,3000,FPGA_82_61_13,82,61,13,F2A_4333,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_82_61_14,82,61,14,F2A_4334,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_82_61_15,82,61,15,F2A_4335,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_82_61_16,82,61,16,F2A_4336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_82_61_17,82,61,17,F2A_4337,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_82_61_18,82,61,18,F2A_4338,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_82_61_19,82,61,19,F2A_4339,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_82_61_20,82,61,20,F2A_4340,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_82_61_21,82,61,21,F2A_4341,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_82_61_22,82,61,22,F2A_4342,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,720,40,1000,6000,FPGA_82_61_23,82,61,23,F2A_4343,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,460,40,1000,4000,FPGA_82_61_48,82,61,48,A2F_4368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,460,40,1000,4000,FPGA_82_61_49,82,61,49,A2F_4369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,460,40,1000,4000,FPGA_82_61_50,82,61,50,A2F_4370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_82_61_51,82,61,51,A2F_4371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_82_61_52,82,61,52,A2F_4372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_82_61_53,82,61,53,A2F_4373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_82_61_54,82,61,54,A2F_4374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_82_61_55,82,61,55,A2F_4375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_82_61_56,82,61,56,A2F_4376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_82_61_57,82,61,57,A2F_4377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_27,HR_6_26_13P,AA9,590,40,1000,5000,FPGA_82_61_58,82,61,58,A2F_4378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_28,HR_6_27_13N,AB8,980,40,2000,1000,FPGA_82_61_59,82,61,59,A2F_4379,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,70,40,1000,1000,FPGA_82_62_0,82,62,0,F2A_4392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_82_62_1,82,62,1,F2A_4393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_82_62_2,82,62,2,F2A_4394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_82_62_3,82,62,3,F2A_4395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_82_62_4,82,62,4,F2A_4396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_82_62_5,82,62,5,F2A_4397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_82_62_6,82,62,6,F2A_4398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_82_62_7,82,62,7,F2A_4399,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_82_62_8,82,62,8,F2A_4400,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,200,40,1000,2000,FPGA_82_62_9,82,62,9,F2A_4401,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,330,40,1000,3000,FPGA_82_62_10,82,62,10,F2A_4402,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,330,40,1000,3000,FPGA_82_62_11,82,62,11,F2A_4403,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,330,40,1000,3000,FPGA_82_62_12,82,62,12,F2A_4404,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,330,40,1000,3000,FPGA_82_62_13,82,62,13,F2A_4405,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_82_62_14,82,62,14,F2A_4406,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_82_62_15,82,62,15,F2A_4407,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_82_62_16,82,62,16,F2A_4408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_82_62_17,82,62,17,F2A_4409,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_82_62_18,82,62,18,F2A_4410,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_82_62_19,82,62,19,F2A_4411,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_82_62_20,82,62,20,F2A_4412,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_82_62_21,82,62,21,F2A_4413,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_82_62_22,82,62,22,F2A_4414,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,720,40,1000,6000,FPGA_82_62_23,82,62,23,F2A_4415,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,460,40,1000,4000,FPGA_82_62_48,82,62,48,A2F_4440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,460,40,1000,4000,FPGA_82_62_49,82,62,49,A2F_4441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,460,40,1000,4000,FPGA_82_62_50,82,62,50,A2F_4442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_82_62_51,82,62,51,A2F_4443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_82_62_52,82,62,52,A2F_4444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_82_62_53,82,62,53,A2F_4445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_82_62_54,82,62,54,A2F_4446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_82_62_55,82,62,55,A2F_4447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_82_62_56,82,62,56,A2F_4448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_82_62_57,82,62,57,A2F_4449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_29,HR_6_CC_28_14P,AA4,590,40,1000,5000,FPGA_82_62_58,82,62,58,A2F_4450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_30,HR_6_CC_29_14N,AD6,980,40,2000,1000,FPGA_82_62_59,82,62,59,A2F_4451,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,70,40,1000,1000,FPGA_82_63_0,82,63,0,F2A_4464,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_82_63_1,82,63,1,F2A_4465,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_82_63_2,82,63,2,F2A_4466,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_82_63_3,82,63,3,F2A_4467,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_82_63_4,82,63,4,F2A_4468,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_82_63_5,82,63,5,F2A_4469,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_82_63_6,82,63,6,F2A_4470,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_82_63_7,82,63,7,F2A_4471,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_82_63_8,82,63,8,F2A_4472,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,200,40,1000,2000,FPGA_82_63_9,82,63,9,F2A_4473,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,330,40,1000,3000,FPGA_82_63_10,82,63,10,F2A_4474,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,330,40,1000,3000,FPGA_82_63_11,82,63,11,F2A_4475,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,330,40,1000,3000,FPGA_82_63_12,82,63,12,F2A_4476,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,330,40,1000,3000,FPGA_82_63_13,82,63,13,F2A_4477,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_82_63_14,82,63,14,F2A_4478,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_82_63_15,82,63,15,F2A_4479,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_82_63_16,82,63,16,F2A_4480,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_82_63_17,82,63,17,F2A_4481,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_82_63_18,82,63,18,F2A_4482,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_82_63_19,82,63,19,F2A_4483,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_82_63_20,82,63,20,F2A_4484,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_82_63_21,82,63,21,F2A_4485,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_82_63_22,82,63,22,F2A_4486,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,720,40,1000,6000,FPGA_82_63_23,82,63,23,F2A_4487,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,460,40,1000,4000,FPGA_82_63_48,82,63,48,A2F_4512,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,460,40,1000,4000,FPGA_82_63_49,82,63,49,A2F_4513,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,460,40,1000,4000,FPGA_82_63_50,82,63,50,A2F_4514,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_82_63_51,82,63,51,A2F_4515,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_82_63_52,82,63,52,A2F_4516,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_82_63_53,82,63,53,A2F_4517,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_82_63_54,82,63,54,A2F_4518,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_82_63_55,82,63,55,A2F_4519,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_82_63_56,82,63,56,A2F_4520,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_82_63_57,82,63,57,A2F_4521,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_31,HR_6_30_15P,AF4,590,40,1000,5000,FPGA_82_63_58,82,63,58,A2F_4522,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_32,HR_6_31_15N,AG1,980,40,2000,1000,FPGA_82_63_59,82,63,59,A2F_4523,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,70,40,1000,1000,FPGA_82_64_0,82,64,0,F2A_4536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_82_64_1,82,64,1,F2A_4537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_82_64_2,82,64,2,F2A_4538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_82_64_3,82,64,3,F2A_4539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_82_64_4,82,64,4,F2A_4540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_82_64_5,82,64,5,F2A_4541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_82_64_6,82,64,6,F2A_4542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_82_64_7,82,64,7,F2A_4543,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_82_64_8,82,64,8,F2A_4544,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,200,40,1000,2000,FPGA_82_64_9,82,64,9,F2A_4545,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,330,40,1000,3000,FPGA_82_64_10,82,64,10,F2A_4546,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,330,40,1000,3000,FPGA_82_64_11,82,64,11,F2A_4547,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,330,40,1000,3000,FPGA_82_64_12,82,64,12,F2A_4548,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,330,40,1000,3000,FPGA_82_64_13,82,64,13,F2A_4549,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_82_64_14,82,64,14,F2A_4550,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_82_64_15,82,64,15,F2A_4551,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_82_64_16,82,64,16,F2A_4552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_82_64_17,82,64,17,F2A_4553,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_82_64_18,82,64,18,F2A_4554,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_82_64_19,82,64,19,F2A_4555,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_82_64_20,82,64,20,F2A_4556,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_82_64_21,82,64,21,F2A_4557,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_82_64_22,82,64,22,F2A_4558,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,720,40,1000,6000,FPGA_82_64_23,82,64,23,F2A_4559,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,460,40,1000,4000,FPGA_82_64_48,82,64,48,A2F_4584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,460,40,1000,4000,FPGA_82_64_49,82,64,49,A2F_4585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,460,40,1000,4000,FPGA_82_64_50,82,64,50,A2F_4586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_82_64_51,82,64,51,A2F_4587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_82_64_52,82,64,52,A2F_4588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_82_64_53,82,64,53,A2F_4589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_82_64_54,82,64,54,A2F_4590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_82_64_55,82,64,55,A2F_4591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_82_64_56,82,64,56,A2F_4592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_82_64_57,82,64,57,A2F_4593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_33,HR_6_32_16P,AA3,590,40,1000,5000,FPGA_82_64_58,82,64,58,A2F_4594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_34,HR_6_33_16N,AD2,980,40,2000,1000,FPGA_82_64_59,82,64,59,A2F_4595,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,70,40,1000,1000,FPGA_82_65_0,82,65,0,F2A_4608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_82_65_1,82,65,1,F2A_4609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_82_65_2,82,65,2,F2A_4610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_82_65_3,82,65,3,F2A_4611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_82_65_4,82,65,4,F2A_4612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_82_65_5,82,65,5,F2A_4613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_82_65_6,82,65,6,F2A_4614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_82_65_7,82,65,7,F2A_4615,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_82_65_8,82,65,8,F2A_4616,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,200,40,1000,2000,FPGA_82_65_9,82,65,9,F2A_4617,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,330,40,1000,3000,FPGA_82_65_10,82,65,10,F2A_4618,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,330,40,1000,3000,FPGA_82_65_11,82,65,11,F2A_4619,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,330,40,1000,3000,FPGA_82_65_12,82,65,12,F2A_4620,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,330,40,1000,3000,FPGA_82_65_13,82,65,13,F2A_4621,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_82_65_14,82,65,14,F2A_4622,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_82_65_15,82,65,15,F2A_4623,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_82_65_16,82,65,16,F2A_4624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_82_65_17,82,65,17,F2A_4625,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_82_65_18,82,65,18,F2A_4626,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_82_65_19,82,65,19,F2A_4627,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_82_65_20,82,65,20,F2A_4628,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_82_65_21,82,65,21,F2A_4629,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_82_65_22,82,65,22,F2A_4630,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,720,40,1000,6000,FPGA_82_65_23,82,65,23,F2A_4631,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,460,40,1000,4000,FPGA_82_65_48,82,65,48,A2F_4656,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,460,40,1000,4000,FPGA_82_65_49,82,65,49,A2F_4657,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,460,40,1000,4000,FPGA_82_65_50,82,65,50,A2F_4658,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_82_65_51,82,65,51,A2F_4659,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_82_65_52,82,65,52,A2F_4660,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_82_65_53,82,65,53,A2F_4661,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_82_65_54,82,65,54,A2F_4662,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_82_65_55,82,65,55,A2F_4663,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_82_65_56,82,65,56,A2F_4664,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_82_65_57,82,65,57,A2F_4665,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_35,HR_6_34_17P,AE5,590,40,1000,5000,FPGA_82_65_58,82,65,58,A2F_4666,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_36,HR_6_35_17N,AC7,980,40,2000,1000,FPGA_82_65_59,82,65,59,A2F_4667,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,70,40,1000,1000,FPGA_82_66_0,82,66,0,F2A_4680,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_82_66_1,82,66,1,F2A_4681,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_82_66_2,82,66,2,F2A_4682,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_82_66_3,82,66,3,F2A_4683,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_82_66_4,82,66,4,F2A_4684,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_82_66_5,82,66,5,F2A_4685,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_82_66_6,82,66,6,F2A_4686,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_82_66_7,82,66,7,F2A_4687,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_82_66_8,82,66,8,F2A_4688,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,200,40,1000,2000,FPGA_82_66_9,82,66,9,F2A_4689,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,330,40,1000,3000,FPGA_82_66_10,82,66,10,F2A_4690,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,330,40,1000,3000,FPGA_82_66_11,82,66,11,F2A_4691,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,330,40,1000,3000,FPGA_82_66_12,82,66,12,F2A_4692,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,330,40,1000,3000,FPGA_82_66_13,82,66,13,F2A_4693,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_82_66_14,82,66,14,F2A_4694,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_82_66_15,82,66,15,F2A_4695,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_82_66_16,82,66,16,F2A_4696,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_82_66_17,82,66,17,F2A_4697,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_82_66_18,82,66,18,F2A_4698,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_82_66_19,82,66,19,F2A_4699,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_82_66_20,82,66,20,F2A_4700,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_82_66_21,82,66,21,F2A_4701,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_82_66_22,82,66,22,F2A_4702,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,720,40,1000,6000,FPGA_82_66_23,82,66,23,F2A_4703,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,460,40,1000,4000,FPGA_82_66_48,82,66,48,A2F_4728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,460,40,1000,4000,FPGA_82_66_49,82,66,49,A2F_4729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,460,40,1000,4000,FPGA_82_66_50,82,66,50,A2F_4730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_82_66_51,82,66,51,A2F_4731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_82_66_52,82,66,52,A2F_4732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_82_66_53,82,66,53,A2F_4733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_82_66_54,82,66,54,A2F_4734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_82_66_55,82,66,55,A2F_4735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_82_66_56,82,66,56,A2F_4736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_82_66_57,82,66,57,A2F_4737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_37,HR_6_36_18P,AG2,590,40,1000,5000,FPGA_82_66_58,82,66,58,A2F_4738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_38,HR_6_37_18N,AA2,980,40,2000,1000,FPGA_82_66_59,82,66,59,A2F_4739,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,70,40,1000,1000,FPGA_82_67_0,82,67,0,F2A_4752,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_82_67_1,82,67,1,F2A_4753,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_82_67_2,82,67,2,F2A_4754,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_82_67_3,82,67,3,F2A_4755,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_82_67_4,82,67,4,F2A_4756,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_82_67_5,82,67,5,F2A_4757,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_82_67_6,82,67,6,F2A_4758,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_82_67_7,82,67,7,F2A_4759,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_82_67_8,82,67,8,F2A_4760,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,200,40,1000,2000,FPGA_82_67_9,82,67,9,F2A_4761,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,330,40,1000,3000,FPGA_82_67_10,82,67,10,F2A_4762,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,330,40,1000,3000,FPGA_82_67_11,82,67,11,F2A_4763,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,330,40,1000,3000,FPGA_82_67_12,82,67,12,F2A_4764,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,330,40,1000,3000,FPGA_82_67_13,82,67,13,F2A_4765,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_82_67_14,82,67,14,F2A_4766,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_82_67_15,82,67,15,F2A_4767,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_82_67_16,82,67,16,F2A_4768,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_82_67_17,82,67,17,F2A_4769,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_82_67_18,82,67,18,F2A_4770,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_82_67_19,82,67,19,F2A_4771,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_82_67_20,82,67,20,F2A_4772,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_82_67_21,82,67,21,F2A_4773,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_82_67_22,82,67,22,F2A_4774,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,720,40,1000,6000,FPGA_82_67_23,82,67,23,F2A_4775,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,460,40,1000,4000,FPGA_82_67_48,82,67,48,A2F_4800,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,460,40,1000,4000,FPGA_82_67_49,82,67,49,A2F_4801,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,460,40,1000,4000,FPGA_82_67_50,82,67,50,A2F_4802,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_82_67_51,82,67,51,A2F_4803,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_82_67_52,82,67,52,A2F_4804,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_82_67_53,82,67,53,A2F_4805,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_82_67_54,82,67,54,A2F_4806,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_82_67_55,82,67,55,A2F_4807,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_82_67_56,82,67,56,A2F_4808,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_82_67_57,82,67,57,A2F_4809,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_39,HR_6_38_19P,AC2,590,40,1000,5000,FPGA_82_67_58,82,67,58,A2F_4810,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_VR_3_40,HR_6_39_19N,AD1,980,40,2000,1000,FPGA_82_67_59,82,67,59,A2F_4811,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_0,2,1,0,F2A_72,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_1,2,1,1,F2A_73,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_2,2,1,2,F2A_74,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_3,2,1,3,F2A_75,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_4,2,1,4,F2A_76,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_5,2,1,5,F2A_77,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_6,2,1,6,F2A_78,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_7,2,1,7,F2A_79,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_2_1_8,2,1,8,F2A_80,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_48,2,1,48,A2F_120,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_49,2,1,49,A2F_121,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_50,2,1,50,A2F_122,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_51,2,1,51,A2F_123,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_52,2,1,52,A2F_124,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_2_1_53,2,1,53,A2F_125,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_54,2,1,54,A2F_126,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_55,2,1,55,A2F_127,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_56,2,1,56,A2F_128,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_57,2,1,57,A2F_129,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_2_1_58,2,1,58,A2F_130,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,70,40,1000,1000,FPGA_3_1_0,3,1,0,F2A_144,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_1,3,1,1,F2A_145,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_2,3,1,2,F2A_146,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_3,3,1,3,F2A_147,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_4,3,1,4,F2A_148,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_5,3,1,5,F2A_149,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_6,3,1,6,F2A_150,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_7,3,1,7,F2A_151,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_8,3,1,8,F2A_152,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,200,40,1000,2000,FPGA_3_1_9,3,1,9,F2A_153,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_10,3,1,10,F2A_154,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_11,3,1,11,F2A_155,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_12,3,1,12,F2A_156,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,330,40,1000,3000,FPGA_3_1_13,3,1,13,F2A_157,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_14,3,1,14,F2A_158,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_15,3,1,15,F2A_159,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_16,3,1,16,F2A_160,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_17,3,1,17,F2A_161,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_18,3,1,18,F2A_162,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_19,3,1,19,F2A_163,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_20,3,1,20,F2A_164,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,720,40,1000,6000,FPGA_3_1_21,3,1,21,F2A_165,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_22,3,1,22,F2A_166,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_23,3,1,23,F2A_167,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_24,3,1,24,F2A_168,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_25,3,1,25,F2A_169,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_26,3,1,26,F2A_170,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_27,3,1,27,F2A_171,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,720,40,1000,6000,FPGA_3_1_28,3,1,28,F2A_172,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_3_1_48,3,1,48,A2F_192,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_3_1_49,3,1,49,A2F_193,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,460,40,1000,4000,FPGA_3_1_50,3,1,50,A2F_194,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_51,3,1,51,A2F_195,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_52,3,1,52,A2F_196,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_53,3,1,53,A2F_197,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_54,3,1,54,A2F_198,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_55,3,1,55,A2F_199,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_56,3,1,56,A2F_200,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_57,3,1,57,A2F_201,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,590,40,1000,5000,FPGA_3_1_58,3,1,58,A2F_202,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,980,40,2000,1000,FPGA_3_1_59,3,1,59,A2F_203,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_1,HP_1_0_0P,AH18,980,40,2000,1000,FPGA_3_1_60,3,1,60,A2F_204,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_2,HP_1_1_0N,AF21,980,40,2000,1000,FPGA_3_1_61,3,1,61,A2F_205,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,70,40,1000,1000,FPGA_4_1_0,4,1,0,F2A_216,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_1,4,1,1,F2A_217,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_2,4,1,2,F2A_218,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_3,4,1,3,F2A_219,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_4,4,1,4,F2A_220,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_5,4,1,5,F2A_221,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_6,4,1,6,F2A_222,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_7,4,1,7,F2A_223,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_8,4,1,8,F2A_224,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,200,40,1000,2000,FPGA_4_1_9,4,1,9,F2A_225,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_4_1_10,4,1,10,F2A_226,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_4_1_11,4,1,11,F2A_227,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_4_1_12,4,1,12,F2A_228,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,330,40,1000,3000,FPGA_4_1_13,4,1,13,F2A_229,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_14,4,1,14,F2A_230,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_15,4,1,15,F2A_231,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_16,4,1,16,F2A_232,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_17,4,1,17,F2A_233,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_18,4,1,18,F2A_234,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_19,4,1,19,F2A_235,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_20,4,1,20,F2A_236,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,720,40,1000,6000,FPGA_4_1_21,4,1,21,F2A_237,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_22,4,1,22,F2A_238,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_23,4,1,23,F2A_239,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_24,4,1,24,F2A_240,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_25,4,1,25,F2A_241,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_26,4,1,26,F2A_242,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_27,4,1,27,F2A_243,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,720,40,1000,6000,FPGA_4_1_28,4,1,28,F2A_244,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_4_1_48,4,1,48,A2F_264,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_4_1_49,4,1,49,A2F_265,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,460,40,1000,4000,FPGA_4_1_50,4,1,50,A2F_266,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_51,4,1,51,A2F_267,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_52,4,1,52,A2F_268,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_53,4,1,53,A2F_269,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_54,4,1,54,A2F_270,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_55,4,1,55,A2F_271,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_56,4,1,56,A2F_272,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_57,4,1,57,A2F_273,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,590,40,1000,5000,FPGA_4_1_58,4,1,58,A2F_274,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,980,40,2000,1000,FPGA_4_1_59,4,1,59,A2F_275,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_3,HP_1_2_1P,AC18,980,40,2000,1000,FPGA_4_1_60,4,1,60,A2F_276,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_4,HP_1_3_1N,AB18,980,40,2000,1000,FPGA_4_1_61,4,1,61,A2F_277,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,70,40,1000,1000,FPGA_5_1_0,5,1,0,F2A_288,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_1,5,1,1,F2A_289,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_2,5,1,2,F2A_290,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_3,5,1,3,F2A_291,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_4,5,1,4,F2A_292,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_5,5,1,5,F2A_293,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_6,5,1,6,F2A_294,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_7,5,1,7,F2A_295,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_8,5,1,8,F2A_296,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,200,40,1000,2000,FPGA_5_1_9,5,1,9,F2A_297,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_5_1_10,5,1,10,F2A_298,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_5_1_11,5,1,11,F2A_299,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_5_1_12,5,1,12,F2A_300,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,330,40,1000,3000,FPGA_5_1_13,5,1,13,F2A_301,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_14,5,1,14,F2A_302,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_15,5,1,15,F2A_303,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_16,5,1,16,F2A_304,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_17,5,1,17,F2A_305,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_18,5,1,18,F2A_306,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_19,5,1,19,F2A_307,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_20,5,1,20,F2A_308,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,720,40,1000,6000,FPGA_5_1_21,5,1,21,F2A_309,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_22,5,1,22,F2A_310,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_23,5,1,23,F2A_311,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_24,5,1,24,F2A_312,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_25,5,1,25,F2A_313,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_26,5,1,26,F2A_314,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_27,5,1,27,F2A_315,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,720,40,1000,6000,FPGA_5_1_28,5,1,28,F2A_316,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_5_1_48,5,1,48,A2F_336,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_5_1_49,5,1,49,A2F_337,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,460,40,1000,4000,FPGA_5_1_50,5,1,50,A2F_338,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_51,5,1,51,A2F_339,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_52,5,1,52,A2F_340,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_53,5,1,53,A2F_341,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_54,5,1,54,A2F_342,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_55,5,1,55,A2F_343,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_56,5,1,56,A2F_344,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_57,5,1,57,A2F_345,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,590,40,1000,5000,FPGA_5_1_58,5,1,58,A2F_346,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,980,40,2000,1000,FPGA_5_1_59,5,1,59,A2F_347,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_5,HP_1_4_2P,AE20,980,40,2000,1000,FPGA_5_1_60,5,1,60,A2F_348,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_6,HP_1_5_2N,AD20,980,40,2000,1000,FPGA_5_1_61,5,1,61,A2F_349,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,70,40,1000,1000,FPGA_6_1_0,6,1,0,F2A_360,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_1,6,1,1,F2A_361,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_2,6,1,2,F2A_362,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_3,6,1,3,F2A_363,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_4,6,1,4,F2A_364,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_5,6,1,5,F2A_365,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_6,6,1,6,F2A_366,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_7,6,1,7,F2A_367,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_8,6,1,8,F2A_368,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,200,40,1000,2000,FPGA_6_1_9,6,1,9,F2A_369,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_6_1_10,6,1,10,F2A_370,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_6_1_11,6,1,11,F2A_371,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_6_1_12,6,1,12,F2A_372,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,330,40,1000,3000,FPGA_6_1_13,6,1,13,F2A_373,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_14,6,1,14,F2A_374,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_15,6,1,15,F2A_375,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_16,6,1,16,F2A_376,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_17,6,1,17,F2A_377,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_18,6,1,18,F2A_378,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_19,6,1,19,F2A_379,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_20,6,1,20,F2A_380,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,720,40,1000,6000,FPGA_6_1_21,6,1,21,F2A_381,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_22,6,1,22,F2A_382,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_23,6,1,23,F2A_383,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_24,6,1,24,F2A_384,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_25,6,1,25,F2A_385,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_26,6,1,26,F2A_386,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_27,6,1,27,F2A_387,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,720,40,1000,6000,FPGA_6_1_28,6,1,28,F2A_388,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_6_1_48,6,1,48,A2F_408,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_6_1_49,6,1,49,A2F_409,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,460,40,1000,4000,FPGA_6_1_50,6,1,50,A2F_410,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_51,6,1,51,A2F_411,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_52,6,1,52,A2F_412,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_53,6,1,53,A2F_413,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_54,6,1,54,A2F_414,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_55,6,1,55,A2F_415,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_56,6,1,56,A2F_416,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_57,6,1,57,A2F_417,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,590,40,1000,5000,FPGA_6_1_58,6,1,58,A2F_418,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,980,40,2000,1000,FPGA_6_1_59,6,1,59,A2F_419,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_7,HP_1_6_3P,AH26,980,40,2000,1000,FPGA_6_1_60,6,1,60,A2F_420,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_8,HP_1_7_3N,AE18,980,40,2000,1000,FPGA_6_1_61,6,1,61,A2F_421,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,70,40,1000,1000,FPGA_7_1_0,7,1,0,F2A_432,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_1,7,1,1,F2A_433,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_2,7,1,2,F2A_434,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_3,7,1,3,F2A_435,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_4,7,1,4,F2A_436,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_5,7,1,5,F2A_437,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_6,7,1,6,F2A_438,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_7,7,1,7,F2A_439,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_8,7,1,8,F2A_440,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,200,40,1000,2000,FPGA_7_1_9,7,1,9,F2A_441,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_7_1_10,7,1,10,F2A_442,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_7_1_11,7,1,11,F2A_443,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_7_1_12,7,1,12,F2A_444,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,330,40,1000,3000,FPGA_7_1_13,7,1,13,F2A_445,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_14,7,1,14,F2A_446,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_15,7,1,15,F2A_447,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_16,7,1,16,F2A_448,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_17,7,1,17,F2A_449,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_18,7,1,18,F2A_450,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_19,7,1,19,F2A_451,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_20,7,1,20,F2A_452,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,720,40,1000,6000,FPGA_7_1_21,7,1,21,F2A_453,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_22,7,1,22,F2A_454,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_23,7,1,23,F2A_455,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_24,7,1,24,F2A_456,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_25,7,1,25,F2A_457,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_26,7,1,26,F2A_458,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_27,7,1,27,F2A_459,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,720,40,1000,6000,FPGA_7_1_28,7,1,28,F2A_460,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_7_1_48,7,1,48,A2F_480,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_7_1_49,7,1,49,A2F_481,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,460,40,1000,4000,FPGA_7_1_50,7,1,50,A2F_482,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_51,7,1,51,A2F_483,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_52,7,1,52,A2F_484,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_53,7,1,53,A2F_485,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_54,7,1,54,A2F_486,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_55,7,1,55,A2F_487,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_56,7,1,56,A2F_488,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_57,7,1,57,A2F_489,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,590,40,1000,5000,FPGA_7_1_58,7,1,58,A2F_490,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,980,40,2000,1000,FPGA_7_1_59,7,1,59,A2F_491,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_9,HP_1_8_4P,AG26,980,40,2000,1000,FPGA_7_1_60,7,1,60,A2F_492,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_10,HP_1_9_4N,AH21,980,40,2000,1000,FPGA_7_1_61,7,1,61,A2F_493,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,70,40,1000,1000,FPGA_8_1_0,8,1,0,F2A_504,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_1,8,1,1,F2A_505,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_2,8,1,2,F2A_506,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_3,8,1,3,F2A_507,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_4,8,1,4,F2A_508,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_5,8,1,5,F2A_509,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_6,8,1,6,F2A_510,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_7,8,1,7,F2A_511,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_8,8,1,8,F2A_512,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,200,40,1000,2000,FPGA_8_1_9,8,1,9,F2A_513,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_8_1_10,8,1,10,F2A_514,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_8_1_11,8,1,11,F2A_515,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_8_1_12,8,1,12,F2A_516,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,330,40,1000,3000,FPGA_8_1_13,8,1,13,F2A_517,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_14,8,1,14,F2A_518,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_15,8,1,15,F2A_519,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_16,8,1,16,F2A_520,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_17,8,1,17,F2A_521,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_18,8,1,18,F2A_522,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_19,8,1,19,F2A_523,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_20,8,1,20,F2A_524,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,720,40,1000,6000,FPGA_8_1_21,8,1,21,F2A_525,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_22,8,1,22,F2A_526,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_23,8,1,23,F2A_527,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_24,8,1,24,F2A_528,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_25,8,1,25,F2A_529,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_26,8,1,26,F2A_530,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_27,8,1,27,F2A_531,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,720,40,1000,6000,FPGA_8_1_28,8,1,28,F2A_532,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_8_1_48,8,1,48,A2F_552,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_8_1_49,8,1,49,A2F_553,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,460,40,1000,4000,FPGA_8_1_50,8,1,50,A2F_554,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_51,8,1,51,A2F_555,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_52,8,1,52,A2F_556,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_53,8,1,53,A2F_557,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_54,8,1,54,A2F_558,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_55,8,1,55,A2F_559,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_56,8,1,56,A2F_560,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_57,8,1,57,A2F_561,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,590,40,1000,5000,FPGA_8_1_58,8,1,58,A2F_562,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,980,40,2000,1000,FPGA_8_1_59,8,1,59,A2F_563,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_11,HP_1_CC_10_5P,AG21,980,40,2000,1000,FPGA_8_1_60,8,1,60,A2F_564,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_12,HP_1_CC_11_5N,AE21,980,40,2000,1000,FPGA_8_1_61,8,1,61,A2F_565,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,70,40,1000,1000,FPGA_9_1_0,9,1,0,F2A_576,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_1,9,1,1,F2A_577,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_2,9,1,2,F2A_578,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_3,9,1,3,F2A_579,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_4,9,1,4,F2A_580,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_5,9,1,5,F2A_581,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_6,9,1,6,F2A_582,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_7,9,1,7,F2A_583,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_8,9,1,8,F2A_584,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,200,40,1000,2000,FPGA_9_1_9,9,1,9,F2A_585,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_9_1_10,9,1,10,F2A_586,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_9_1_11,9,1,11,F2A_587,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_9_1_12,9,1,12,F2A_588,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,330,40,1000,3000,FPGA_9_1_13,9,1,13,F2A_589,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_14,9,1,14,F2A_590,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_15,9,1,15,F2A_591,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_16,9,1,16,F2A_592,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_17,9,1,17,F2A_593,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_18,9,1,18,F2A_594,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_19,9,1,19,F2A_595,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_20,9,1,20,F2A_596,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,720,40,1000,6000,FPGA_9_1_21,9,1,21,F2A_597,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_22,9,1,22,F2A_598,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_23,9,1,23,F2A_599,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_24,9,1,24,F2A_600,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_25,9,1,25,F2A_601,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_26,9,1,26,F2A_602,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_27,9,1,27,F2A_603,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,720,40,1000,6000,FPGA_9_1_28,9,1,28,F2A_604,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_9_1_48,9,1,48,A2F_624,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_9_1_49,9,1,49,A2F_625,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,460,40,1000,4000,FPGA_9_1_50,9,1,50,A2F_626,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_51,9,1,51,A2F_627,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_52,9,1,52,A2F_628,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_53,9,1,53,A2F_629,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_54,9,1,54,A2F_630,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_55,9,1,55,A2F_631,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_56,9,1,56,A2F_632,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_57,9,1,57,A2F_633,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,590,40,1000,5000,FPGA_9_1_58,9,1,58,A2F_634,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,980,40,2000,1000,FPGA_9_1_59,9,1,59,A2F_635,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_13,HP_1_12_6P,AG25,980,40,2000,1000,FPGA_9_1_60,9,1,60,A2F_636,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_14,HP_1_13_6N,AD19,980,40,2000,1000,FPGA_9_1_61,9,1,61,A2F_637,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,70,40,1000,1000,FPGA_10_1_0,10,1,0,F2A_648,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_1,10,1,1,F2A_649,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_2,10,1,2,F2A_650,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_3,10,1,3,F2A_651,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_4,10,1,4,F2A_652,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_5,10,1,5,F2A_653,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_6,10,1,6,F2A_654,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_7,10,1,7,F2A_655,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_8,10,1,8,F2A_656,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,200,40,1000,2000,FPGA_10_1_9,10,1,9,F2A_657,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_10_1_10,10,1,10,F2A_658,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_10_1_11,10,1,11,F2A_659,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_10_1_12,10,1,12,F2A_660,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,330,40,1000,3000,FPGA_10_1_13,10,1,13,F2A_661,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_14,10,1,14,F2A_662,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_15,10,1,15,F2A_663,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_16,10,1,16,F2A_664,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_17,10,1,17,F2A_665,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_18,10,1,18,F2A_666,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_19,10,1,19,F2A_667,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_20,10,1,20,F2A_668,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,720,40,1000,6000,FPGA_10_1_21,10,1,21,F2A_669,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_22,10,1,22,F2A_670,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_23,10,1,23,F2A_671,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_24,10,1,24,F2A_672,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_25,10,1,25,F2A_673,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_26,10,1,26,F2A_674,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_27,10,1,27,F2A_675,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,720,40,1000,6000,FPGA_10_1_28,10,1,28,F2A_676,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_10_1_48,10,1,48,A2F_696,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_10_1_49,10,1,49,A2F_697,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,460,40,1000,4000,FPGA_10_1_50,10,1,50,A2F_698,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_51,10,1,51,A2F_699,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_52,10,1,52,A2F_700,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_53,10,1,53,A2F_701,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_54,10,1,54,A2F_702,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_55,10,1,55,A2F_703,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_56,10,1,56,A2F_704,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_57,10,1,57,A2F_705,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,590,40,1000,5000,FPGA_10_1_58,10,1,58,A2F_706,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,980,40,2000,1000,FPGA_10_1_59,10,1,59,A2F_707,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_15,HP_1_14_7P,AC19,980,40,2000,1000,FPGA_10_1_60,10,1,60,A2F_708,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_16,HP_1_15_7N,AA17,980,40,2000,1000,FPGA_10_1_61,10,1,61,A2F_709,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,70,40,1000,1000,FPGA_11_1_0,11,1,0,F2A_720,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_11_1_1,11,1,1,F2A_721,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_11_1_2,11,1,2,F2A_722,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_11_1_3,11,1,3,F2A_723,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_11_1_4,11,1,4,F2A_724,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_11_1_5,11,1,5,F2A_725,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_11_1_6,11,1,6,F2A_726,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_11_1_7,11,1,7,F2A_727,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_11_1_8,11,1,8,F2A_728,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,200,40,1000,2000,FPGA_11_1_9,11,1,9,F2A_729,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_11_1_10,11,1,10,F2A_730,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_11_1_11,11,1,11,F2A_731,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_11_1_12,11,1,12,F2A_732,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,330,40,1000,3000,FPGA_11_1_13,11,1,13,F2A_733,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_11_1_14,11,1,14,F2A_734,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_11_1_15,11,1,15,F2A_735,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_11_1_16,11,1,16,F2A_736,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_11_1_17,11,1,17,F2A_737,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_11_1_18,11,1,18,F2A_738,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_11_1_19,11,1,19,F2A_739,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_11_1_20,11,1,20,F2A_740,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,720,40,1000,6000,FPGA_11_1_21,11,1,21,F2A_741,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_11_1_22,11,1,22,F2A_742,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_11_1_23,11,1,23,F2A_743,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_11_1_24,11,1,24,F2A_744,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_11_1_25,11,1,25,F2A_745,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_11_1_26,11,1,26,F2A_746,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_11_1_27,11,1,27,F2A_747,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,720,40,1000,6000,FPGA_11_1_28,11,1,28,F2A_748,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_11_1_48,11,1,48,A2F_768,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_11_1_49,11,1,49,A2F_769,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,460,40,1000,4000,FPGA_11_1_50,11,1,50,A2F_770,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_11_1_51,11,1,51,A2F_771,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_11_1_52,11,1,52,A2F_772,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_11_1_53,11,1,53,A2F_773,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_11_1_54,11,1,54,A2F_774,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_11_1_55,11,1,55,A2F_775,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_11_1_56,11,1,56,A2F_776,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_11_1_57,11,1,57,A2F_777,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,590,40,1000,5000,FPGA_11_1_58,11,1,58,A2F_778,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,980,40,2000,1000,FPGA_11_1_59,11,1,59,A2F_779,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_17,HP_1_16_8P,AH23,980,40,2000,1000,FPGA_11_1_60,11,1,60,A2F_780,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_18,HP_1_17_8N,AG23,980,40,2000,1000,FPGA_11_1_61,11,1,61,A2F_781,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,70,40,1000,1000,FPGA_12_1_0,12,1,0,F2A_792,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_12_1_1,12,1,1,F2A_793,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_12_1_2,12,1,2,F2A_794,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_12_1_3,12,1,3,F2A_795,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_12_1_4,12,1,4,F2A_796,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_12_1_5,12,1,5,F2A_797,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_12_1_6,12,1,6,F2A_798,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_12_1_7,12,1,7,F2A_799,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_12_1_8,12,1,8,F2A_800,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,200,40,1000,2000,FPGA_12_1_9,12,1,9,F2A_801,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_12_1_10,12,1,10,F2A_802,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_12_1_11,12,1,11,F2A_803,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_12_1_12,12,1,12,F2A_804,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,330,40,1000,3000,FPGA_12_1_13,12,1,13,F2A_805,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_12_1_14,12,1,14,F2A_806,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_12_1_15,12,1,15,F2A_807,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_12_1_16,12,1,16,F2A_808,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_12_1_17,12,1,17,F2A_809,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_12_1_18,12,1,18,F2A_810,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_12_1_19,12,1,19,F2A_811,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_12_1_20,12,1,20,F2A_812,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,720,40,1000,6000,FPGA_12_1_21,12,1,21,F2A_813,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_12_1_22,12,1,22,F2A_814,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_12_1_23,12,1,23,F2A_815,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_12_1_24,12,1,24,F2A_816,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_12_1_25,12,1,25,F2A_817,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_12_1_26,12,1,26,F2A_818,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_12_1_27,12,1,27,F2A_819,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,720,40,1000,6000,FPGA_12_1_28,12,1,28,F2A_820,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_12_1_48,12,1,48,A2F_840,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_12_1_49,12,1,49,A2F_841,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,460,40,1000,4000,FPGA_12_1_50,12,1,50,A2F_842,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_12_1_51,12,1,51,A2F_843,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_12_1_52,12,1,52,A2F_844,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_12_1_53,12,1,53,A2F_845,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_12_1_54,12,1,54,A2F_846,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_12_1_55,12,1,55,A2F_847,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_12_1_56,12,1,56,A2F_848,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_12_1_57,12,1,57,A2F_849,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,590,40,1000,5000,FPGA_12_1_58,12,1,58,A2F_850,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,980,40,2000,1000,FPGA_12_1_59,12,1,59,A2F_851,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_19,HP_1_18_9P,AF18,980,40,2000,1000,FPGA_12_1_60,12,1,60,A2F_852,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_20,HP_1_19_9N,AB20,980,40,2000,1000,FPGA_12_1_61,12,1,61,A2F_853,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_13_1_0,13,1,0,F2A_864,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_13_1_1,13,1,1,F2A_865,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_13_1_2,13,1,2,F2A_866,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_13_1_3,13,1,3,F2A_867,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_13_1_4,13,1,4,F2A_868,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_13_1_5,13,1,5,F2A_869,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_13_1_6,13,1,6,F2A_870,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_13_1_7,13,1,7,F2A_871,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_13_1_8,13,1,8,F2A_872,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_13_1_48,13,1,48,A2F_912,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_13_1_49,13,1,49,A2F_913,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_13_1_50,13,1,50,A2F_914,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_13_1_51,13,1,51,A2F_915,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_13_1_52,13,1,52,A2F_916,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_13_1_53,13,1,53,A2F_917,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_13_1_54,13,1,54,A2F_918,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_13_1_55,13,1,55,A2F_919,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_13_1_56,13,1,56,A2F_920,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_13_1_57,13,1,57,A2F_921,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_13_1_58,13,1,58,A2F_922,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,70,40,1000,1000,FPGA_14_1_0,14,1,0,F2A_936,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_14_1_1,14,1,1,F2A_937,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_14_1_2,14,1,2,F2A_938,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_14_1_3,14,1,3,F2A_939,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_14_1_4,14,1,4,F2A_940,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_14_1_5,14,1,5,F2A_941,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_14_1_6,14,1,6,F2A_942,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_14_1_7,14,1,7,F2A_943,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_14_1_8,14,1,8,F2A_944,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,200,40,1000,2000,FPGA_14_1_9,14,1,9,F2A_945,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_10,14,1,10,F2A_946,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_11,14,1,11,F2A_947,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_12,14,1,12,F2A_948,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,330,40,1000,3000,FPGA_14_1_13,14,1,13,F2A_949,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_14_1_14,14,1,14,F2A_950,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_14_1_15,14,1,15,F2A_951,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_14_1_16,14,1,16,F2A_952,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_14_1_17,14,1,17,F2A_953,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_14_1_18,14,1,18,F2A_954,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_14_1_19,14,1,19,F2A_955,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_14_1_20,14,1,20,F2A_956,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,720,40,1000,6000,FPGA_14_1_21,14,1,21,F2A_957,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_14_1_22,14,1,22,F2A_958,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_14_1_23,14,1,23,F2A_959,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_14_1_24,14,1,24,F2A_960,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_14_1_25,14,1,25,F2A_961,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_14_1_26,14,1,26,F2A_962,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_14_1_27,14,1,27,F2A_963,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,720,40,1000,6000,FPGA_14_1_28,14,1,28,F2A_964,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_48,14,1,48,A2F_984,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_49,14,1,49,A2F_985,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,460,40,1000,4000,FPGA_14_1_50,14,1,50,A2F_986,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_14_1_51,14,1,51,A2F_987,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_14_1_52,14,1,52,A2F_988,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_14_1_53,14,1,53,A2F_989,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_14_1_54,14,1,54,A2F_990,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_14_1_55,14,1,55,A2F_991,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_14_1_56,14,1,56,A2F_992,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_14_1_57,14,1,57,A2F_993,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,590,40,1000,5000,FPGA_14_1_58,14,1,58,A2F_994,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,980,40,2000,1000,FPGA_14_1_59,14,1,59,A2F_995,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_21,HP_1_20_10P,AG19,980,40,2000,1000,FPGA_14_1_60,14,1,60,A2F_996,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_22,HP_1_21_10N,AA18,980,40,2000,1000,FPGA_14_1_61,14,1,61,A2F_997,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,70,40,1000,1000,FPGA_16_1_0,16,1,0,F2A_1080,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_16_1_1,16,1,1,F2A_1081,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_16_1_2,16,1,2,F2A_1082,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_16_1_3,16,1,3,F2A_1083,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_16_1_4,16,1,4,F2A_1084,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_16_1_5,16,1,5,F2A_1085,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_16_1_6,16,1,6,F2A_1086,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_16_1_7,16,1,7,F2A_1087,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_16_1_8,16,1,8,F2A_1088,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,200,40,1000,2000,FPGA_16_1_9,16,1,9,F2A_1089,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_16_1_10,16,1,10,F2A_1090,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_16_1_11,16,1,11,F2A_1091,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_16_1_12,16,1,12,F2A_1092,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,330,40,1000,3000,FPGA_16_1_13,16,1,13,F2A_1093,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_16_1_14,16,1,14,F2A_1094,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_16_1_15,16,1,15,F2A_1095,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_16_1_16,16,1,16,F2A_1096,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_16_1_17,16,1,17,F2A_1097,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_16_1_18,16,1,18,F2A_1098,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_16_1_19,16,1,19,F2A_1099,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_16_1_20,16,1,20,F2A_1100,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,720,40,1000,6000,FPGA_16_1_21,16,1,21,F2A_1101,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_16_1_22,16,1,22,F2A_1102,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_16_1_23,16,1,23,F2A_1103,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_16_1_24,16,1,24,F2A_1104,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_16_1_25,16,1,25,F2A_1105,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_16_1_26,16,1,26,F2A_1106,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_16_1_27,16,1,27,F2A_1107,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,720,40,1000,6000,FPGA_16_1_28,16,1,28,F2A_1108,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_16_1_48,16,1,48,A2F_1128,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_16_1_49,16,1,49,A2F_1129,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,460,40,1000,4000,FPGA_16_1_50,16,1,50,A2F_1130,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_16_1_51,16,1,51,A2F_1131,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_16_1_52,16,1,52,A2F_1132,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_16_1_53,16,1,53,A2F_1133,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_16_1_54,16,1,54,A2F_1134,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_16_1_55,16,1,55,A2F_1135,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_16_1_56,16,1,56,A2F_1136,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_16_1_57,16,1,57,A2F_1137,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,590,40,1000,5000,FPGA_16_1_58,16,1,58,A2F_1138,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,980,40,2000,1000,FPGA_16_1_59,16,1,59,A2F_1139,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_23,HP_1_22_11P,AH24,980,40,2000,1000,FPGA_16_1_60,16,1,60,A2F_1140,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_24,HP_1_23_11N,AG24,980,40,2000,1000,FPGA_16_1_61,16,1,61,A2F_1141,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,70,40,1000,1000,FPGA_17_1_0,17,1,0,F2A_1152,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_17_1_1,17,1,1,F2A_1153,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_17_1_2,17,1,2,F2A_1154,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_17_1_3,17,1,3,F2A_1155,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_17_1_4,17,1,4,F2A_1156,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_17_1_5,17,1,5,F2A_1157,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_17_1_6,17,1,6,F2A_1158,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_17_1_7,17,1,7,F2A_1159,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_17_1_8,17,1,8,F2A_1160,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,200,40,1000,2000,FPGA_17_1_9,17,1,9,F2A_1161,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_17_1_10,17,1,10,F2A_1162,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_17_1_11,17,1,11,F2A_1163,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_17_1_12,17,1,12,F2A_1164,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,330,40,1000,3000,FPGA_17_1_13,17,1,13,F2A_1165,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_17_1_14,17,1,14,F2A_1166,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_17_1_15,17,1,15,F2A_1167,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_17_1_16,17,1,16,F2A_1168,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_17_1_17,17,1,17,F2A_1169,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_17_1_18,17,1,18,F2A_1170,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_17_1_19,17,1,19,F2A_1171,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_17_1_20,17,1,20,F2A_1172,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,720,40,1000,6000,FPGA_17_1_21,17,1,21,F2A_1173,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_17_1_22,17,1,22,F2A_1174,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_17_1_23,17,1,23,F2A_1175,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_17_1_24,17,1,24,F2A_1176,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_17_1_25,17,1,25,F2A_1177,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_17_1_26,17,1,26,F2A_1178,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_17_1_27,17,1,27,F2A_1179,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,720,40,1000,6000,FPGA_17_1_28,17,1,28,F2A_1180,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_17_1_48,17,1,48,A2F_1200,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_17_1_49,17,1,49,A2F_1201,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,460,40,1000,4000,FPGA_17_1_50,17,1,50,A2F_1202,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_17_1_51,17,1,51,A2F_1203,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_17_1_52,17,1,52,A2F_1204,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_17_1_53,17,1,53,A2F_1205,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_17_1_54,17,1,54,A2F_1206,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_17_1_55,17,1,55,A2F_1207,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_17_1_56,17,1,56,A2F_1208,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_17_1_57,17,1,57,A2F_1209,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,590,40,1000,5000,FPGA_17_1_58,17,1,58,A2F_1210,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,980,40,2000,1000,FPGA_17_1_59,17,1,59,A2F_1211,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_25,HP_1_24_12P,AD21,980,40,2000,1000,FPGA_17_1_60,17,1,60,A2F_1212,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_26,HP_1_25_12N,AG18,980,40,2000,1000,FPGA_17_1_61,17,1,61,A2F_1213,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,70,40,1000,1000,FPGA_18_1_0,18,1,0,F2A_1224,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_18_1_1,18,1,1,F2A_1225,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_18_1_2,18,1,2,F2A_1226,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_18_1_3,18,1,3,F2A_1227,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_18_1_4,18,1,4,F2A_1228,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_18_1_5,18,1,5,F2A_1229,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_18_1_6,18,1,6,F2A_1230,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_18_1_7,18,1,7,F2A_1231,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_18_1_8,18,1,8,F2A_1232,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,200,40,1000,2000,FPGA_18_1_9,18,1,9,F2A_1233,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_18_1_10,18,1,10,F2A_1234,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_18_1_11,18,1,11,F2A_1235,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_18_1_12,18,1,12,F2A_1236,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,330,40,1000,3000,FPGA_18_1_13,18,1,13,F2A_1237,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_18_1_14,18,1,14,F2A_1238,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_18_1_15,18,1,15,F2A_1239,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_18_1_16,18,1,16,F2A_1240,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_18_1_17,18,1,17,F2A_1241,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_18_1_18,18,1,18,F2A_1242,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_18_1_19,18,1,19,F2A_1243,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_18_1_20,18,1,20,F2A_1244,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,720,40,1000,6000,FPGA_18_1_21,18,1,21,F2A_1245,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_18_1_22,18,1,22,F2A_1246,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_18_1_23,18,1,23,F2A_1247,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_18_1_24,18,1,24,F2A_1248,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_18_1_25,18,1,25,F2A_1249,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_18_1_26,18,1,26,F2A_1250,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_18_1_27,18,1,27,F2A_1251,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,720,40,1000,6000,FPGA_18_1_28,18,1,28,F2A_1252,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_18_1_48,18,1,48,A2F_1272,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_18_1_49,18,1,49,A2F_1273,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,460,40,1000,4000,FPGA_18_1_50,18,1,50,A2F_1274,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_18_1_51,18,1,51,A2F_1275,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_18_1_52,18,1,52,A2F_1276,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_18_1_53,18,1,53,A2F_1277,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_18_1_54,18,1,54,A2F_1278,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_18_1_55,18,1,55,A2F_1279,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_18_1_56,18,1,56,A2F_1280,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_18_1_57,18,1,57,A2F_1281,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,590,40,1000,5000,FPGA_18_1_58,18,1,58,A2F_1282,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,980,40,2000,1000,FPGA_18_1_59,18,1,59,A2F_1283,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_27,HP_1_26_13P,AD22,980,40,2000,1000,FPGA_18_1_60,18,1,60,A2F_1284,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_28,HP_1_27_13N,AF20,980,40,2000,1000,FPGA_18_1_61,18,1,61,A2F_1285,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,70,40,1000,1000,FPGA_20_1_0,20,1,0,F2A_1368,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_1,20,1,1,F2A_1369,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_2,20,1,2,F2A_1370,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_3,20,1,3,F2A_1371,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_4,20,1,4,F2A_1372,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_5,20,1,5,F2A_1373,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_6,20,1,6,F2A_1374,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_7,20,1,7,F2A_1375,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_8,20,1,8,F2A_1376,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,200,40,1000,2000,FPGA_20_1_9,20,1,9,F2A_1377,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_20_1_10,20,1,10,F2A_1378,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_20_1_11,20,1,11,F2A_1379,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_20_1_12,20,1,12,F2A_1380,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,330,40,1000,3000,FPGA_20_1_13,20,1,13,F2A_1381,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_14,20,1,14,F2A_1382,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_15,20,1,15,F2A_1383,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_16,20,1,16,F2A_1384,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_17,20,1,17,F2A_1385,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_18,20,1,18,F2A_1386,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_19,20,1,19,F2A_1387,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_20,20,1,20,F2A_1388,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,720,40,1000,6000,FPGA_20_1_21,20,1,21,F2A_1389,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_22,20,1,22,F2A_1390,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_23,20,1,23,F2A_1391,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_24,20,1,24,F2A_1392,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_25,20,1,25,F2A_1393,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_26,20,1,26,F2A_1394,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_27,20,1,27,F2A_1395,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,720,40,1000,6000,FPGA_20_1_28,20,1,28,F2A_1396,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_20_1_48,20,1,48,A2F_1416,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_20_1_49,20,1,49,A2F_1417,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,460,40,1000,4000,FPGA_20_1_50,20,1,50,A2F_1418,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_51,20,1,51,A2F_1419,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_52,20,1,52,A2F_1420,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_53,20,1,53,A2F_1421,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_54,20,1,54,A2F_1422,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_55,20,1,55,A2F_1423,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_56,20,1,56,A2F_1424,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_57,20,1,57,A2F_1425,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,590,40,1000,5000,FPGA_20_1_58,20,1,58,A2F_1426,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,980,40,2000,1000,FPGA_20_1_59,20,1,59,A2F_1427,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_29,HP_1_CC_28_14P,AD18,980,40,2000,1000,FPGA_20_1_60,20,1,60,A2F_1428,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_30,HP_1_CC_29_14N,AC20,980,40,2000,1000,FPGA_20_1_61,20,1,61,A2F_1429,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,70,40,1000,1000,FPGA_21_1_0,21,1,0,F2A_1440,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_1,21,1,1,F2A_1441,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_2,21,1,2,F2A_1442,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_3,21,1,3,F2A_1443,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_4,21,1,4,F2A_1444,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_5,21,1,5,F2A_1445,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_6,21,1,6,F2A_1446,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_7,21,1,7,F2A_1447,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_8,21,1,8,F2A_1448,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,200,40,1000,2000,FPGA_21_1_9,21,1,9,F2A_1449,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_21_1_10,21,1,10,F2A_1450,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_21_1_11,21,1,11,F2A_1451,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_21_1_12,21,1,12,F2A_1452,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,330,40,1000,3000,FPGA_21_1_13,21,1,13,F2A_1453,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_14,21,1,14,F2A_1454,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_15,21,1,15,F2A_1455,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_16,21,1,16,F2A_1456,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_17,21,1,17,F2A_1457,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_18,21,1,18,F2A_1458,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_19,21,1,19,F2A_1459,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_20,21,1,20,F2A_1460,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,720,40,1000,6000,FPGA_21_1_21,21,1,21,F2A_1461,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_22,21,1,22,F2A_1462,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_23,21,1,23,F2A_1463,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_24,21,1,24,F2A_1464,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_25,21,1,25,F2A_1465,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_26,21,1,26,F2A_1466,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_27,21,1,27,F2A_1467,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,720,40,1000,6000,FPGA_21_1_28,21,1,28,F2A_1468,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_21_1_48,21,1,48,A2F_1488,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_21_1_49,21,1,49,A2F_1489,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,460,40,1000,4000,FPGA_21_1_50,21,1,50,A2F_1490,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_51,21,1,51,A2F_1491,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_52,21,1,52,A2F_1492,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_53,21,1,53,A2F_1493,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_54,21,1,54,A2F_1494,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_55,21,1,55,A2F_1495,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_56,21,1,56,A2F_1496,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_57,21,1,57,A2F_1497,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,590,40,1000,5000,FPGA_21_1_58,21,1,58,A2F_1498,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,980,40,2000,1000,FPGA_21_1_59,21,1,59,A2F_1499,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_31,HP_1_30_15P,AF23,980,40,2000,1000,FPGA_21_1_60,21,1,60,A2F_1500,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_32,HP_1_31_15N,AC21,980,40,2000,1000,FPGA_21_1_61,21,1,61,A2F_1501,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,70,40,1000,1000,FPGA_22_1_0,22,1,0,F2A_1512,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_1,22,1,1,F2A_1513,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_2,22,1,2,F2A_1514,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_3,22,1,3,F2A_1515,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_4,22,1,4,F2A_1516,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_5,22,1,5,F2A_1517,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_6,22,1,6,F2A_1518,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_7,22,1,7,F2A_1519,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_8,22,1,8,F2A_1520,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,200,40,1000,2000,FPGA_22_1_9,22,1,9,F2A_1521,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_22_1_10,22,1,10,F2A_1522,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_22_1_11,22,1,11,F2A_1523,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_22_1_12,22,1,12,F2A_1524,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,330,40,1000,3000,FPGA_22_1_13,22,1,13,F2A_1525,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_14,22,1,14,F2A_1526,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_15,22,1,15,F2A_1527,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_16,22,1,16,F2A_1528,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_17,22,1,17,F2A_1529,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_18,22,1,18,F2A_1530,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_19,22,1,19,F2A_1531,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_20,22,1,20,F2A_1532,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,720,40,1000,6000,FPGA_22_1_21,22,1,21,F2A_1533,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_22,22,1,22,F2A_1534,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_23,22,1,23,F2A_1535,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_24,22,1,24,F2A_1536,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_25,22,1,25,F2A_1537,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_26,22,1,26,F2A_1538,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_27,22,1,27,F2A_1539,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,720,40,1000,6000,FPGA_22_1_28,22,1,28,F2A_1540,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_22_1_48,22,1,48,A2F_1560,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_22_1_49,22,1,49,A2F_1561,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,460,40,1000,4000,FPGA_22_1_50,22,1,50,A2F_1562,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_51,22,1,51,A2F_1563,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_52,22,1,52,A2F_1564,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_53,22,1,53,A2F_1565,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_54,22,1,54,A2F_1566,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_55,22,1,55,A2F_1567,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_56,22,1,56,A2F_1568,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_57,22,1,57,A2F_1569,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,590,40,1000,5000,FPGA_22_1_58,22,1,58,A2F_1570,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,980,40,2000,1000,FPGA_22_1_59,22,1,59,A2F_1571,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_33,HP_1_32_16P,AE23,980,40,2000,1000,FPGA_22_1_60,22,1,60,A2F_1572,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_34,HP_1_33_16N,AG20,980,40,2000,1000,FPGA_22_1_61,22,1,61,A2F_1573,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,70,40,1000,1000,FPGA_24_1_0,24,1,0,F2A_1656,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_1,24,1,1,F2A_1657,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_2,24,1,2,F2A_1658,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_3,24,1,3,F2A_1659,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_4,24,1,4,F2A_1660,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_5,24,1,5,F2A_1661,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_6,24,1,6,F2A_1662,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_7,24,1,7,F2A_1663,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_8,24,1,8,F2A_1664,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,200,40,1000,2000,FPGA_24_1_9,24,1,9,F2A_1665,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_24_1_10,24,1,10,F2A_1666,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_24_1_11,24,1,11,F2A_1667,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_24_1_12,24,1,12,F2A_1668,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,330,40,1000,3000,FPGA_24_1_13,24,1,13,F2A_1669,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_14,24,1,14,F2A_1670,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_15,24,1,15,F2A_1671,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_16,24,1,16,F2A_1672,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_17,24,1,17,F2A_1673,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_18,24,1,18,F2A_1674,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_19,24,1,19,F2A_1675,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_20,24,1,20,F2A_1676,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,720,40,1000,6000,FPGA_24_1_21,24,1,21,F2A_1677,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_22,24,1,22,F2A_1678,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_23,24,1,23,F2A_1679,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_24,24,1,24,F2A_1680,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_25,24,1,25,F2A_1681,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_26,24,1,26,F2A_1682,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_27,24,1,27,F2A_1683,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,720,40,1000,6000,FPGA_24_1_28,24,1,28,F2A_1684,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_24_1_48,24,1,48,A2F_1704,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_24_1_49,24,1,49,A2F_1705,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,460,40,1000,4000,FPGA_24_1_50,24,1,50,A2F_1706,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_51,24,1,51,A2F_1707,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_52,24,1,52,A2F_1708,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_53,24,1,53,A2F_1709,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_54,24,1,54,A2F_1710,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_55,24,1,55,A2F_1711,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_56,24,1,56,A2F_1712,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_57,24,1,57,A2F_1713,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,590,40,1000,5000,FPGA_24_1_58,24,1,58,A2F_1714,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,980,40,2000,1000,FPGA_24_1_59,24,1,59,A2F_1715,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_35,HP_1_34_17P,AF19,980,40,2000,1000,FPGA_24_1_60,24,1,60,A2F_1716,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_36,HP_1_35_17N,AG22,980,40,2000,1000,FPGA_24_1_61,24,1,61,A2F_1717,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,70,40,1000,1000,FPGA_25_1_0,25,1,0,F2A_1728,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_1,25,1,1,F2A_1729,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_2,25,1,2,F2A_1730,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_3,25,1,3,F2A_1731,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_4,25,1,4,F2A_1732,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_5,25,1,5,F2A_1733,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_6,25,1,6,F2A_1734,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_7,25,1,7,F2A_1735,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_8,25,1,8,F2A_1736,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,200,40,1000,2000,FPGA_25_1_9,25,1,9,F2A_1737,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_25_1_10,25,1,10,F2A_1738,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_25_1_11,25,1,11,F2A_1739,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_25_1_12,25,1,12,F2A_1740,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,330,40,1000,3000,FPGA_25_1_13,25,1,13,F2A_1741,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_14,25,1,14,F2A_1742,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_15,25,1,15,F2A_1743,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_16,25,1,16,F2A_1744,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_17,25,1,17,F2A_1745,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_18,25,1,18,F2A_1746,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_19,25,1,19,F2A_1747,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_20,25,1,20,F2A_1748,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,720,40,1000,6000,FPGA_25_1_21,25,1,21,F2A_1749,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_22,25,1,22,F2A_1750,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_23,25,1,23,F2A_1751,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_24,25,1,24,F2A_1752,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_25,25,1,25,F2A_1753,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_26,25,1,26,F2A_1754,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_27,25,1,27,F2A_1755,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,720,40,1000,6000,FPGA_25_1_28,25,1,28,F2A_1756,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_25_1_48,25,1,48,A2F_1776,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_25_1_49,25,1,49,A2F_1777,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,460,40,1000,4000,FPGA_25_1_50,25,1,50,A2F_1778,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_51,25,1,51,A2F_1779,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_52,25,1,52,A2F_1780,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_53,25,1,53,A2F_1781,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_54,25,1,54,A2F_1782,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_55,25,1,55,A2F_1783,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_56,25,1,56,A2F_1784,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_57,25,1,57,A2F_1785,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,590,40,1000,5000,FPGA_25_1_58,25,1,58,A2F_1786,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,980,40,2000,1000,FPGA_25_1_59,25,1,59,A2F_1787,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_37,HP_1_36_18P,AF22,980,40,2000,1000,FPGA_25_1_60,25,1,60,A2F_1788,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_38,HP_1_37_18N,AF24,980,40,2000,1000,FPGA_25_1_61,25,1,61,A2F_1789,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,70,40,1000,1000,FPGA_26_1_0,26,1,0,F2A_1800,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_1,26,1,1,F2A_1801,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_2,26,1,2,F2A_1802,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_3,26,1,3,F2A_1803,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_4,26,1,4,F2A_1804,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_5,26,1,5,F2A_1805,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_6,26,1,6,F2A_1806,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_7,26,1,7,F2A_1807,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_8,26,1,8,F2A_1808,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,200,40,1000,2000,FPGA_26_1_9,26,1,9,F2A_1809,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_26_1_10,26,1,10,F2A_1810,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_26_1_11,26,1,11,F2A_1811,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_26_1_12,26,1,12,F2A_1812,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,330,40,1000,3000,FPGA_26_1_13,26,1,13,F2A_1813,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_14,26,1,14,F2A_1814,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_15,26,1,15,F2A_1815,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_16,26,1,16,F2A_1816,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_17,26,1,17,F2A_1817,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_18,26,1,18,F2A_1818,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_19,26,1,19,F2A_1819,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_20,26,1,20,F2A_1820,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,720,40,1000,6000,FPGA_26_1_21,26,1,21,F2A_1821,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_22,26,1,22,F2A_1822,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_23,26,1,23,F2A_1823,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_24,26,1,24,F2A_1824,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_25,26,1,25,F2A_1825,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_26,26,1,26,F2A_1826,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_27,26,1,27,F2A_1827,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,720,40,1000,6000,FPGA_26_1_28,26,1,28,F2A_1828,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_26_1_48,26,1,48,A2F_1848,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_26_1_49,26,1,49,A2F_1849,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,460,40,1000,4000,FPGA_26_1_50,26,1,50,A2F_1850,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_51,26,1,51,A2F_1851,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_52,26,1,52,A2F_1852,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_53,26,1,53,A2F_1853,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_54,26,1,54,A2F_1854,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_55,26,1,55,A2F_1855,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_56,26,1,56,A2F_1856,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_57,26,1,57,A2F_1857,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,590,40,1000,5000,FPGA_26_1_58,26,1,58,A2F_1858,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,980,40,2000,1000,FPGA_26_1_59,26,1,59,A2F_1859,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_39,HP_1_38_19P,AA19,980,40,2000,1000,FPGA_26_1_60,26,1,60,A2F_1860,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_1_40,HP_1_39_19N,AH20,980,40,2000,1000,FPGA_26_1_61,26,1,61,A2F_1861,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_28_1_0,28,1,0,F2A_1944,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_28_1_1,28,1,1,F2A_1945,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_28_1_2,28,1,2,F2A_1946,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_28_1_3,28,1,3,F2A_1947,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_28_1_4,28,1,4,F2A_1948,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_28_1_5,28,1,5,F2A_1949,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_28_1_6,28,1,6,F2A_1950,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_28_1_7,28,1,7,F2A_1951,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_28_1_8,28,1,8,F2A_1952,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_28_1_48,28,1,48,A2F_1992,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_28_1_49,28,1,49,A2F_1993,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_28_1_50,28,1,50,A2F_1994,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_28_1_51,28,1,51,A2F_1995,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_28_1_52,28,1,52,A2F_1996,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_28_1_53,28,1,53,A2F_1997,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_28_1_54,28,1,54,A2F_1998,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_28_1_55,28,1,55,A2F_1999,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_28_1_56,28,1,56,A2F_2000,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_28_1_57,28,1,57,A2F_2001,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_28_1_58,28,1,58,A2F_2002,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,70,40,1000,1000,FPGA_29_1_0,29,1,0,F2A_2016,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_1,29,1,1,F2A_2017,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_2,29,1,2,F2A_2018,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_3,29,1,3,F2A_2019,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_4,29,1,4,F2A_2020,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_5,29,1,5,F2A_2021,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_6,29,1,6,F2A_2022,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_7,29,1,7,F2A_2023,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_8,29,1,8,F2A_2024,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,200,40,1000,2000,FPGA_29_1_9,29,1,9,F2A_2025,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_29_1_10,29,1,10,F2A_2026,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_29_1_11,29,1,11,F2A_2027,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_29_1_12,29,1,12,F2A_2028,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,330,40,1000,3000,FPGA_29_1_13,29,1,13,F2A_2029,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_14,29,1,14,F2A_2030,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_15,29,1,15,F2A_2031,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_16,29,1,16,F2A_2032,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_29_1_17,29,1,17,F2A_2033,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_29_1_18,29,1,18,F2A_2034,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_29_1_19,29,1,19,F2A_2035,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_29_1_20,29,1,20,F2A_2036,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,720,40,1000,6000,FPGA_29_1_21,29,1,21,F2A_2037,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_22,29,1,22,F2A_2038,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_23,29,1,23,F2A_2039,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_24,29,1,24,F2A_2040,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_25,29,1,25,F2A_2041,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_26,29,1,26,F2A_2042,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_27,29,1,27,F2A_2043,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,720,40,1000,6000,FPGA_29_1_28,29,1,28,F2A_2044,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_29_1_48,29,1,48,A2F_2064,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_29_1_49,29,1,49,A2F_2065,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,460,40,1000,4000,FPGA_29_1_50,29,1,50,A2F_2066,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_51,29,1,51,A2F_2067,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_52,29,1,52,A2F_2068,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_53,29,1,53,A2F_2069,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_54,29,1,54,A2F_2070,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_55,29,1,55,A2F_2071,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_56,29,1,56,A2F_2072,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_57,29,1,57,A2F_2073,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,590,40,1000,5000,FPGA_29_1_58,29,1,58,A2F_2074,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,980,40,2000,1000,FPGA_29_1_59,29,1,59,A2F_2075,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_1,HP_2_0_0P,AH8,980,40,2000,1000,FPGA_29_1_60,29,1,60,A2F_2076,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_2,HP_2_1_0N,AG6,980,40,2000,1000,FPGA_29_1_61,29,1,61,A2F_2077,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,70,40,1000,1000,FPGA_30_1_0,30,1,0,F2A_2088,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_1,30,1,1,F2A_2089,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_2,30,1,2,F2A_2090,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_3,30,1,3,F2A_2091,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_4,30,1,4,F2A_2092,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_5,30,1,5,F2A_2093,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_6,30,1,6,F2A_2094,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_7,30,1,7,F2A_2095,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_8,30,1,8,F2A_2096,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,200,40,1000,2000,FPGA_30_1_9,30,1,9,F2A_2097,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_30_1_10,30,1,10,F2A_2098,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_30_1_11,30,1,11,F2A_2099,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_30_1_12,30,1,12,F2A_2100,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,330,40,1000,3000,FPGA_30_1_13,30,1,13,F2A_2101,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_14,30,1,14,F2A_2102,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_15,30,1,15,F2A_2103,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_16,30,1,16,F2A_2104,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_30_1_17,30,1,17,F2A_2105,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_30_1_18,30,1,18,F2A_2106,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_30_1_19,30,1,19,F2A_2107,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_30_1_20,30,1,20,F2A_2108,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,720,40,1000,6000,FPGA_30_1_21,30,1,21,F2A_2109,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_22,30,1,22,F2A_2110,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_23,30,1,23,F2A_2111,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_24,30,1,24,F2A_2112,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_25,30,1,25,F2A_2113,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_26,30,1,26,F2A_2114,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_27,30,1,27,F2A_2115,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,720,40,1000,6000,FPGA_30_1_28,30,1,28,F2A_2116,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_30_1_48,30,1,48,A2F_2136,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_30_1_49,30,1,49,A2F_2137,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,460,40,1000,4000,FPGA_30_1_50,30,1,50,A2F_2138,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_51,30,1,51,A2F_2139,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_52,30,1,52,A2F_2140,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_53,30,1,53,A2F_2141,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_54,30,1,54,A2F_2142,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_55,30,1,55,A2F_2143,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_56,30,1,56,A2F_2144,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_57,30,1,57,A2F_2145,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,590,40,1000,5000,FPGA_30_1_58,30,1,58,A2F_2146,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,980,40,2000,1000,FPGA_30_1_59,30,1,59,A2F_2147,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_3,HP_2_2_1P,AG3,980,40,2000,1000,FPGA_30_1_60,30,1,60,A2F_2148,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_4,HP_2_3_1N,AF11,980,40,2000,1000,FPGA_30_1_61,30,1,61,A2F_2149,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,70,40,1000,1000,FPGA_32_1_0,32,1,0,F2A_2232,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_32_1_1,32,1,1,F2A_2233,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_32_1_2,32,1,2,F2A_2234,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_32_1_3,32,1,3,F2A_2235,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_32_1_4,32,1,4,F2A_2236,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_32_1_5,32,1,5,F2A_2237,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_32_1_6,32,1,6,F2A_2238,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_32_1_7,32,1,7,F2A_2239,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_32_1_8,32,1,8,F2A_2240,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,200,40,1000,2000,FPGA_32_1_9,32,1,9,F2A_2241,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_32_1_10,32,1,10,F2A_2242,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_32_1_11,32,1,11,F2A_2243,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_32_1_12,32,1,12,F2A_2244,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,330,40,1000,3000,FPGA_32_1_13,32,1,13,F2A_2245,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_32_1_14,32,1,14,F2A_2246,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_32_1_15,32,1,15,F2A_2247,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_32_1_16,32,1,16,F2A_2248,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_32_1_17,32,1,17,F2A_2249,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_32_1_18,32,1,18,F2A_2250,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_32_1_19,32,1,19,F2A_2251,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_32_1_20,32,1,20,F2A_2252,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,720,40,1000,6000,FPGA_32_1_21,32,1,21,F2A_2253,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_32_1_22,32,1,22,F2A_2254,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_32_1_23,32,1,23,F2A_2255,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_32_1_24,32,1,24,F2A_2256,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_32_1_25,32,1,25,F2A_2257,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_32_1_26,32,1,26,F2A_2258,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_32_1_27,32,1,27,F2A_2259,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,720,40,1000,6000,FPGA_32_1_28,32,1,28,F2A_2260,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_32_1_48,32,1,48,A2F_2280,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_32_1_49,32,1,49,A2F_2281,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,460,40,1000,4000,FPGA_32_1_50,32,1,50,A2F_2282,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_32_1_51,32,1,51,A2F_2283,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_32_1_52,32,1,52,A2F_2284,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_32_1_53,32,1,53,A2F_2285,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_32_1_54,32,1,54,A2F_2286,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_32_1_55,32,1,55,A2F_2287,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_32_1_56,32,1,56,A2F_2288,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_32_1_57,32,1,57,A2F_2289,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,590,40,1000,5000,FPGA_32_1_58,32,1,58,A2F_2290,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,980,40,2000,1000,FPGA_32_1_59,32,1,59,A2F_2291,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_5,HP_2_4_2P,AG7,980,40,2000,1000,FPGA_32_1_60,32,1,60,A2F_2292,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_6,HP_2_5_2N,AF5,980,40,2000,1000,FPGA_32_1_61,32,1,61,A2F_2293,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,70,40,1000,1000,FPGA_33_1_0,33,1,0,F2A_2304,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_33_1_1,33,1,1,F2A_2305,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_33_1_2,33,1,2,F2A_2306,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_33_1_3,33,1,3,F2A_2307,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_33_1_4,33,1,4,F2A_2308,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_33_1_5,33,1,5,F2A_2309,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_33_1_6,33,1,6,F2A_2310,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_33_1_7,33,1,7,F2A_2311,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_33_1_8,33,1,8,F2A_2312,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,200,40,1000,2000,FPGA_33_1_9,33,1,9,F2A_2313,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_33_1_10,33,1,10,F2A_2314,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_33_1_11,33,1,11,F2A_2315,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_33_1_12,33,1,12,F2A_2316,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,330,40,1000,3000,FPGA_33_1_13,33,1,13,F2A_2317,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_33_1_14,33,1,14,F2A_2318,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_33_1_15,33,1,15,F2A_2319,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_33_1_16,33,1,16,F2A_2320,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_33_1_17,33,1,17,F2A_2321,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_33_1_18,33,1,18,F2A_2322,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_33_1_19,33,1,19,F2A_2323,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_33_1_20,33,1,20,F2A_2324,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,720,40,1000,6000,FPGA_33_1_21,33,1,21,F2A_2325,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_33_1_22,33,1,22,F2A_2326,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_33_1_23,33,1,23,F2A_2327,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_33_1_24,33,1,24,F2A_2328,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_33_1_25,33,1,25,F2A_2329,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_33_1_26,33,1,26,F2A_2330,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_33_1_27,33,1,27,F2A_2331,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,720,40,1000,6000,FPGA_33_1_28,33,1,28,F2A_2332,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_33_1_48,33,1,48,A2F_2352,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_33_1_49,33,1,49,A2F_2353,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,460,40,1000,4000,FPGA_33_1_50,33,1,50,A2F_2354,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_33_1_51,33,1,51,A2F_2355,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_33_1_52,33,1,52,A2F_2356,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_33_1_53,33,1,53,A2F_2357,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_33_1_54,33,1,54,A2F_2358,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_33_1_55,33,1,55,A2F_2359,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_33_1_56,33,1,56,A2F_2360,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_33_1_57,33,1,57,A2F_2361,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,590,40,1000,5000,FPGA_33_1_58,33,1,58,A2F_2362,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,980,40,2000,1000,FPGA_33_1_59,33,1,59,A2F_2363,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_7,HP_2_6_3P,AA12,980,40,2000,1000,FPGA_33_1_60,33,1,60,A2F_2364,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_8,HP_2_7_3N,AG4,980,40,2000,1000,FPGA_33_1_61,33,1,61,A2F_2365,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,70,40,1000,1000,FPGA_34_1_0,34,1,0,F2A_2376,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_34_1_1,34,1,1,F2A_2377,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_34_1_2,34,1,2,F2A_2378,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_34_1_3,34,1,3,F2A_2379,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_34_1_4,34,1,4,F2A_2380,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_34_1_5,34,1,5,F2A_2381,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_34_1_6,34,1,6,F2A_2382,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_34_1_7,34,1,7,F2A_2383,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_34_1_8,34,1,8,F2A_2384,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,200,40,1000,2000,FPGA_34_1_9,34,1,9,F2A_2385,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_34_1_10,34,1,10,F2A_2386,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_34_1_11,34,1,11,F2A_2387,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_34_1_12,34,1,12,F2A_2388,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,330,40,1000,3000,FPGA_34_1_13,34,1,13,F2A_2389,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_34_1_14,34,1,14,F2A_2390,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_34_1_15,34,1,15,F2A_2391,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_34_1_16,34,1,16,F2A_2392,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_34_1_17,34,1,17,F2A_2393,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_34_1_18,34,1,18,F2A_2394,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_34_1_19,34,1,19,F2A_2395,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_34_1_20,34,1,20,F2A_2396,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,720,40,1000,6000,FPGA_34_1_21,34,1,21,F2A_2397,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_34_1_22,34,1,22,F2A_2398,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_34_1_23,34,1,23,F2A_2399,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_34_1_24,34,1,24,F2A_2400,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_34_1_25,34,1,25,F2A_2401,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_34_1_26,34,1,26,F2A_2402,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_34_1_27,34,1,27,F2A_2403,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,720,40,1000,6000,FPGA_34_1_28,34,1,28,F2A_2404,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_34_1_48,34,1,48,A2F_2424,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_34_1_49,34,1,49,A2F_2425,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,460,40,1000,4000,FPGA_34_1_50,34,1,50,A2F_2426,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_34_1_51,34,1,51,A2F_2427,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_34_1_52,34,1,52,A2F_2428,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_34_1_53,34,1,53,A2F_2429,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_34_1_54,34,1,54,A2F_2430,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_34_1_55,34,1,55,A2F_2431,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_34_1_56,34,1,56,A2F_2432,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_34_1_57,34,1,57,A2F_2433,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,590,40,1000,5000,FPGA_34_1_58,34,1,58,A2F_2434,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,980,40,2000,1000,FPGA_34_1_59,34,1,59,A2F_2435,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_9,HP_2_8_4P,AH5,980,40,2000,1000,FPGA_34_1_60,34,1,60,A2F_2436,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_10,HP_2_9_4N,AF6,980,40,2000,1000,FPGA_34_1_61,34,1,61,A2F_2437,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,70,40,1000,1000,FPGA_36_1_0,36,1,0,F2A_2520,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_36_1_1,36,1,1,F2A_2521,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_36_1_2,36,1,2,F2A_2522,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_36_1_3,36,1,3,F2A_2523,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_36_1_4,36,1,4,F2A_2524,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_36_1_5,36,1,5,F2A_2525,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_36_1_6,36,1,6,F2A_2526,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_36_1_7,36,1,7,F2A_2527,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_36_1_8,36,1,8,F2A_2528,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,200,40,1000,2000,FPGA_36_1_9,36,1,9,F2A_2529,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_36_1_10,36,1,10,F2A_2530,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_36_1_11,36,1,11,F2A_2531,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_36_1_12,36,1,12,F2A_2532,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,330,40,1000,3000,FPGA_36_1_13,36,1,13,F2A_2533,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_36_1_14,36,1,14,F2A_2534,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_36_1_15,36,1,15,F2A_2535,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_36_1_16,36,1,16,F2A_2536,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_36_1_17,36,1,17,F2A_2537,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_36_1_18,36,1,18,F2A_2538,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_36_1_19,36,1,19,F2A_2539,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_36_1_20,36,1,20,F2A_2540,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,720,40,1000,6000,FPGA_36_1_21,36,1,21,F2A_2541,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_36_1_22,36,1,22,F2A_2542,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_36_1_23,36,1,23,F2A_2543,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_36_1_24,36,1,24,F2A_2544,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_36_1_25,36,1,25,F2A_2545,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_36_1_26,36,1,26,F2A_2546,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_36_1_27,36,1,27,F2A_2547,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,720,40,1000,6000,FPGA_36_1_28,36,1,28,F2A_2548,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_36_1_48,36,1,48,A2F_2568,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_36_1_49,36,1,49,A2F_2569,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,460,40,1000,4000,FPGA_36_1_50,36,1,50,A2F_2570,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_36_1_51,36,1,51,A2F_2571,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_36_1_52,36,1,52,A2F_2572,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_36_1_53,36,1,53,A2F_2573,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_36_1_54,36,1,54,A2F_2574,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_36_1_55,36,1,55,A2F_2575,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_36_1_56,36,1,56,A2F_2576,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_36_1_57,36,1,57,A2F_2577,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,590,40,1000,5000,FPGA_36_1_58,36,1,58,A2F_2578,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,980,40,2000,1000,FPGA_36_1_59,36,1,59,A2F_2579,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_11,HP_2_CC_10_5P,AE6,980,40,2000,1000,FPGA_36_1_60,36,1,60,A2F_2580,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_12,HP_2_CC_11_5N,AF9,980,40,2000,1000,FPGA_36_1_61,36,1,61,A2F_2581,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,70,40,1000,1000,FPGA_37_1_0,37,1,0,F2A_2592,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_37_1_1,37,1,1,F2A_2593,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_37_1_2,37,1,2,F2A_2594,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_37_1_3,37,1,3,F2A_2595,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_37_1_4,37,1,4,F2A_2596,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_37_1_5,37,1,5,F2A_2597,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_37_1_6,37,1,6,F2A_2598,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_37_1_7,37,1,7,F2A_2599,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_37_1_8,37,1,8,F2A_2600,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,200,40,1000,2000,FPGA_37_1_9,37,1,9,F2A_2601,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_37_1_10,37,1,10,F2A_2602,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_37_1_11,37,1,11,F2A_2603,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_37_1_12,37,1,12,F2A_2604,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,330,40,1000,3000,FPGA_37_1_13,37,1,13,F2A_2605,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_37_1_14,37,1,14,F2A_2606,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_37_1_15,37,1,15,F2A_2607,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_37_1_16,37,1,16,F2A_2608,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_37_1_17,37,1,17,F2A_2609,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_37_1_18,37,1,18,F2A_2610,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_37_1_19,37,1,19,F2A_2611,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_37_1_20,37,1,20,F2A_2612,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,720,40,1000,6000,FPGA_37_1_21,37,1,21,F2A_2613,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_37_1_22,37,1,22,F2A_2614,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_37_1_23,37,1,23,F2A_2615,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_37_1_24,37,1,24,F2A_2616,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_37_1_25,37,1,25,F2A_2617,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_37_1_26,37,1,26,F2A_2618,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_37_1_27,37,1,27,F2A_2619,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,720,40,1000,6000,FPGA_37_1_28,37,1,28,F2A_2620,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_37_1_48,37,1,48,A2F_2640,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_37_1_49,37,1,49,A2F_2641,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,460,40,1000,4000,FPGA_37_1_50,37,1,50,A2F_2642,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_37_1_51,37,1,51,A2F_2643,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_37_1_52,37,1,52,A2F_2644,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_37_1_53,37,1,53,A2F_2645,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_37_1_54,37,1,54,A2F_2646,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_37_1_55,37,1,55,A2F_2647,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_37_1_56,37,1,56,A2F_2648,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_37_1_57,37,1,57,A2F_2649,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,590,40,1000,5000,FPGA_37_1_58,37,1,58,A2F_2650,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,980,40,2000,1000,FPGA_37_1_59,37,1,59,A2F_2651,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_13,HP_2_12_6P,AG11,980,40,2000,1000,FPGA_37_1_60,37,1,60,A2F_2652,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_14,HP_2_13_6N,AE9,980,40,2000,1000,FPGA_37_1_61,37,1,61,A2F_2653,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,70,40,1000,1000,FPGA_38_1_0,38,1,0,F2A_2664,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_38_1_1,38,1,1,F2A_2665,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_38_1_2,38,1,2,F2A_2666,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_38_1_3,38,1,3,F2A_2667,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_38_1_4,38,1,4,F2A_2668,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_38_1_5,38,1,5,F2A_2669,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_38_1_6,38,1,6,F2A_2670,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_38_1_7,38,1,7,F2A_2671,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_38_1_8,38,1,8,F2A_2672,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,200,40,1000,2000,FPGA_38_1_9,38,1,9,F2A_2673,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_38_1_10,38,1,10,F2A_2674,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_38_1_11,38,1,11,F2A_2675,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_38_1_12,38,1,12,F2A_2676,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,330,40,1000,3000,FPGA_38_1_13,38,1,13,F2A_2677,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_38_1_14,38,1,14,F2A_2678,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_38_1_15,38,1,15,F2A_2679,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_38_1_16,38,1,16,F2A_2680,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_38_1_17,38,1,17,F2A_2681,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_38_1_18,38,1,18,F2A_2682,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_38_1_19,38,1,19,F2A_2683,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_38_1_20,38,1,20,F2A_2684,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,720,40,1000,6000,FPGA_38_1_21,38,1,21,F2A_2685,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_38_1_22,38,1,22,F2A_2686,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_38_1_23,38,1,23,F2A_2687,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_38_1_24,38,1,24,F2A_2688,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_38_1_25,38,1,25,F2A_2689,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_38_1_26,38,1,26,F2A_2690,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_38_1_27,38,1,27,F2A_2691,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,720,40,1000,6000,FPGA_38_1_28,38,1,28,F2A_2692,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_38_1_48,38,1,48,A2F_2712,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_38_1_49,38,1,49,A2F_2713,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,460,40,1000,4000,FPGA_38_1_50,38,1,50,A2F_2714,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_38_1_51,38,1,51,A2F_2715,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_38_1_52,38,1,52,A2F_2716,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_38_1_53,38,1,53,A2F_2717,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_38_1_54,38,1,54,A2F_2718,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_38_1_55,38,1,55,A2F_2719,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_38_1_56,38,1,56,A2F_2720,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_38_1_57,38,1,57,A2F_2721,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,590,40,1000,5000,FPGA_38_1_58,38,1,58,A2F_2722,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,980,40,2000,1000,FPGA_38_1_59,38,1,59,A2F_2723,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_15,HP_2_14_7P,AG8,980,40,2000,1000,FPGA_38_1_60,38,1,60,A2F_2724,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_16,HP_2_15_7N,AB11,980,40,2000,1000,FPGA_38_1_61,38,1,61,A2F_2725,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,70,40,1000,1000,FPGA_40_1_0,40,1,0,F2A_2808,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_40_1_1,40,1,1,F2A_2809,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_40_1_2,40,1,2,F2A_2810,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_40_1_3,40,1,3,F2A_2811,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_40_1_4,40,1,4,F2A_2812,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_40_1_5,40,1,5,F2A_2813,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_40_1_6,40,1,6,F2A_2814,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_40_1_7,40,1,7,F2A_2815,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_40_1_8,40,1,8,F2A_2816,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,200,40,1000,2000,FPGA_40_1_9,40,1,9,F2A_2817,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_40_1_10,40,1,10,F2A_2818,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_40_1_11,40,1,11,F2A_2819,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_40_1_12,40,1,12,F2A_2820,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,330,40,1000,3000,FPGA_40_1_13,40,1,13,F2A_2821,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_40_1_14,40,1,14,F2A_2822,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_40_1_15,40,1,15,F2A_2823,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_40_1_16,40,1,16,F2A_2824,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_40_1_17,40,1,17,F2A_2825,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_40_1_18,40,1,18,F2A_2826,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_40_1_19,40,1,19,F2A_2827,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_40_1_20,40,1,20,F2A_2828,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,720,40,1000,6000,FPGA_40_1_21,40,1,21,F2A_2829,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_40_1_22,40,1,22,F2A_2830,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_40_1_23,40,1,23,F2A_2831,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_40_1_24,40,1,24,F2A_2832,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_40_1_25,40,1,25,F2A_2833,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_40_1_26,40,1,26,F2A_2834,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_40_1_27,40,1,27,F2A_2835,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,720,40,1000,6000,FPGA_40_1_28,40,1,28,F2A_2836,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_40_1_48,40,1,48,A2F_2856,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_40_1_49,40,1,49,A2F_2857,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,460,40,1000,4000,FPGA_40_1_50,40,1,50,A2F_2858,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_40_1_51,40,1,51,A2F_2859,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_40_1_52,40,1,52,A2F_2860,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_40_1_53,40,1,53,A2F_2861,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_40_1_54,40,1,54,A2F_2862,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_40_1_55,40,1,55,A2F_2863,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_40_1_56,40,1,56,A2F_2864,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_40_1_57,40,1,57,A2F_2865,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,590,40,1000,5000,FPGA_40_1_58,40,1,58,A2F_2866,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,980,40,2000,1000,FPGA_40_1_59,40,1,59,A2F_2867,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_17,HP_2_16_8P,AF8,980,40,2000,1000,FPGA_40_1_60,40,1,60,A2F_2868,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_18,HP_2_17_8N,AC9,980,40,2000,1000,FPGA_40_1_61,40,1,61,A2F_2869,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,70,40,1000,1000,FPGA_41_1_0,41,1,0,F2A_2880,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_41_1_1,41,1,1,F2A_2881,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_41_1_2,41,1,2,F2A_2882,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_41_1_3,41,1,3,F2A_2883,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_41_1_4,41,1,4,F2A_2884,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_41_1_5,41,1,5,F2A_2885,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_41_1_6,41,1,6,F2A_2886,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_41_1_7,41,1,7,F2A_2887,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_41_1_8,41,1,8,F2A_2888,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,200,40,1000,2000,FPGA_41_1_9,41,1,9,F2A_2889,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_41_1_10,41,1,10,F2A_2890,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_41_1_11,41,1,11,F2A_2891,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_41_1_12,41,1,12,F2A_2892,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,330,40,1000,3000,FPGA_41_1_13,41,1,13,F2A_2893,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_41_1_14,41,1,14,F2A_2894,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_41_1_15,41,1,15,F2A_2895,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_41_1_16,41,1,16,F2A_2896,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_41_1_17,41,1,17,F2A_2897,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_41_1_18,41,1,18,F2A_2898,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_41_1_19,41,1,19,F2A_2899,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_41_1_20,41,1,20,F2A_2900,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,720,40,1000,6000,FPGA_41_1_21,41,1,21,F2A_2901,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_41_1_22,41,1,22,F2A_2902,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_41_1_23,41,1,23,F2A_2903,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_41_1_24,41,1,24,F2A_2904,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_41_1_25,41,1,25,F2A_2905,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_41_1_26,41,1,26,F2A_2906,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_41_1_27,41,1,27,F2A_2907,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,720,40,1000,6000,FPGA_41_1_28,41,1,28,F2A_2908,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_41_1_48,41,1,48,A2F_2928,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_41_1_49,41,1,49,A2F_2929,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,460,40,1000,4000,FPGA_41_1_50,41,1,50,A2F_2930,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_41_1_51,41,1,51,A2F_2931,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_41_1_52,41,1,52,A2F_2932,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_41_1_53,41,1,53,A2F_2933,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_41_1_54,41,1,54,A2F_2934,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_41_1_55,41,1,55,A2F_2935,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_41_1_56,41,1,56,A2F_2936,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_41_1_57,41,1,57,A2F_2937,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,590,40,1000,5000,FPGA_41_1_58,41,1,58,A2F_2938,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,980,40,2000,1000,FPGA_41_1_59,41,1,59,A2F_2939,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_19,HP_2_18_9P,AD9,980,40,2000,1000,FPGA_41_1_60,41,1,60,A2F_2940,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_20,HP_2_19_9N,AD8,980,40,2000,1000,FPGA_41_1_61,41,1,61,A2F_2941,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_42_1_0,42,1,0,F2A_2952,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_42_1_1,42,1,1,F2A_2953,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_42_1_2,42,1,2,F2A_2954,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_42_1_3,42,1,3,F2A_2955,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_42_1_4,42,1,4,F2A_2956,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_42_1_5,42,1,5,F2A_2957,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_42_1_6,42,1,6,F2A_2958,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_42_1_7,42,1,7,F2A_2959,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_42_1_8,42,1,8,F2A_2960,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_1_48,42,1,48,A2F_3000,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_1_49,42,1,49,A2F_3001,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_1_50,42,1,50,A2F_3002,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_1_51,42,1,51,A2F_3003,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_1_52,42,1,52,A2F_3004,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_42_1_53,42,1,53,A2F_3005,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_42_1_54,42,1,54,A2F_3006,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_42_1_55,42,1,55,A2F_3007,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_42_1_56,42,1,56,A2F_3008,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_42_1_57,42,1,57,A2F_3009,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_42_1_58,42,1,58,A2F_3010,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,70,40,1000,1000,FPGA_44_1_0,44,1,0,F2A_3096,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_44_1_1,44,1,1,F2A_3097,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_44_1_2,44,1,2,F2A_3098,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_44_1_3,44,1,3,F2A_3099,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_44_1_4,44,1,4,F2A_3100,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_44_1_5,44,1,5,F2A_3101,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_44_1_6,44,1,6,F2A_3102,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_44_1_7,44,1,7,F2A_3103,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_44_1_8,44,1,8,F2A_3104,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,200,40,1000,2000,FPGA_44_1_9,44,1,9,F2A_3105,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_44_1_10,44,1,10,F2A_3106,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_44_1_11,44,1,11,F2A_3107,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_44_1_12,44,1,12,F2A_3108,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,330,40,1000,3000,FPGA_44_1_13,44,1,13,F2A_3109,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_44_1_14,44,1,14,F2A_3110,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_44_1_15,44,1,15,F2A_3111,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_44_1_16,44,1,16,F2A_3112,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_44_1_17,44,1,17,F2A_3113,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_44_1_18,44,1,18,F2A_3114,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_44_1_19,44,1,19,F2A_3115,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_44_1_20,44,1,20,F2A_3116,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,720,40,1000,6000,FPGA_44_1_21,44,1,21,F2A_3117,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_44_1_22,44,1,22,F2A_3118,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_44_1_23,44,1,23,F2A_3119,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_44_1_24,44,1,24,F2A_3120,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_44_1_25,44,1,25,F2A_3121,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_44_1_26,44,1,26,F2A_3122,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_44_1_27,44,1,27,F2A_3123,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,720,40,1000,6000,FPGA_44_1_28,44,1,28,F2A_3124,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_44_1_48,44,1,48,A2F_3144,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_44_1_49,44,1,49,A2F_3145,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,460,40,1000,4000,FPGA_44_1_50,44,1,50,A2F_3146,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_44_1_51,44,1,51,A2F_3147,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_44_1_52,44,1,52,A2F_3148,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_44_1_53,44,1,53,A2F_3149,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_44_1_54,44,1,54,A2F_3150,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_44_1_55,44,1,55,A2F_3151,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_44_1_56,44,1,56,A2F_3152,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_44_1_57,44,1,57,A2F_3153,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,590,40,1000,5000,FPGA_44_1_58,44,1,58,A2F_3154,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,980,40,2000,1000,FPGA_44_1_59,44,1,59,A2F_3155,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_21,HP_2_20_10P,AE11,980,40,2000,1000,FPGA_44_1_60,44,1,60,A2F_3156,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_22,HP_2_21_10N,AG10,980,40,2000,1000,FPGA_44_1_61,44,1,61,A2F_3157,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,70,40,1000,1000,FPGA_45_1_0,45,1,0,F2A_3168,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_45_1_1,45,1,1,F2A_3169,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_45_1_2,45,1,2,F2A_3170,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_45_1_3,45,1,3,F2A_3171,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_45_1_4,45,1,4,F2A_3172,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_45_1_5,45,1,5,F2A_3173,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_45_1_6,45,1,6,F2A_3174,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_45_1_7,45,1,7,F2A_3175,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_45_1_8,45,1,8,F2A_3176,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,200,40,1000,2000,FPGA_45_1_9,45,1,9,F2A_3177,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_45_1_10,45,1,10,F2A_3178,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_45_1_11,45,1,11,F2A_3179,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_45_1_12,45,1,12,F2A_3180,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,330,40,1000,3000,FPGA_45_1_13,45,1,13,F2A_3181,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_45_1_14,45,1,14,F2A_3182,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_45_1_15,45,1,15,F2A_3183,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_45_1_16,45,1,16,F2A_3184,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_45_1_17,45,1,17,F2A_3185,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_45_1_18,45,1,18,F2A_3186,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_45_1_19,45,1,19,F2A_3187,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_45_1_20,45,1,20,F2A_3188,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,720,40,1000,6000,FPGA_45_1_21,45,1,21,F2A_3189,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_45_1_22,45,1,22,F2A_3190,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_45_1_23,45,1,23,F2A_3191,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_45_1_24,45,1,24,F2A_3192,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_45_1_25,45,1,25,F2A_3193,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_45_1_26,45,1,26,F2A_3194,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_45_1_27,45,1,27,F2A_3195,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,720,40,1000,6000,FPGA_45_1_28,45,1,28,F2A_3196,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_45_1_48,45,1,48,A2F_3216,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_45_1_49,45,1,49,A2F_3217,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,460,40,1000,4000,FPGA_45_1_50,45,1,50,A2F_3218,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_45_1_51,45,1,51,A2F_3219,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_45_1_52,45,1,52,A2F_3220,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_45_1_53,45,1,53,A2F_3221,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_45_1_54,45,1,54,A2F_3222,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_45_1_55,45,1,55,A2F_3223,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_45_1_56,45,1,56,A2F_3224,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_45_1_57,45,1,57,A2F_3225,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,590,40,1000,5000,FPGA_45_1_58,45,1,58,A2F_3226,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,980,40,2000,1000,FPGA_45_1_59,45,1,59,A2F_3227,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_23,HP_2_22_11P,AG9,980,40,2000,1000,FPGA_45_1_60,45,1,60,A2F_3228,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_24,HP_2_23_11N,AC8,980,40,2000,1000,FPGA_45_1_61,45,1,61,A2F_3229,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,70,40,1000,1000,FPGA_46_1_0,46,1,0,F2A_3240,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_46_1_1,46,1,1,F2A_3241,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_46_1_2,46,1,2,F2A_3242,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_46_1_3,46,1,3,F2A_3243,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_46_1_4,46,1,4,F2A_3244,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_46_1_5,46,1,5,F2A_3245,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_46_1_6,46,1,6,F2A_3246,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_46_1_7,46,1,7,F2A_3247,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_46_1_8,46,1,8,F2A_3248,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,200,40,1000,2000,FPGA_46_1_9,46,1,9,F2A_3249,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_46_1_10,46,1,10,F2A_3250,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_46_1_11,46,1,11,F2A_3251,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_46_1_12,46,1,12,F2A_3252,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,330,40,1000,3000,FPGA_46_1_13,46,1,13,F2A_3253,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_46_1_14,46,1,14,F2A_3254,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_46_1_15,46,1,15,F2A_3255,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_46_1_16,46,1,16,F2A_3256,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_46_1_17,46,1,17,F2A_3257,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_46_1_18,46,1,18,F2A_3258,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_46_1_19,46,1,19,F2A_3259,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_46_1_20,46,1,20,F2A_3260,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,720,40,1000,6000,FPGA_46_1_21,46,1,21,F2A_3261,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_46_1_22,46,1,22,F2A_3262,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_46_1_23,46,1,23,F2A_3263,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_46_1_24,46,1,24,F2A_3264,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_46_1_25,46,1,25,F2A_3265,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_46_1_26,46,1,26,F2A_3266,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_46_1_27,46,1,27,F2A_3267,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,720,40,1000,6000,FPGA_46_1_28,46,1,28,F2A_3268,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_46_1_48,46,1,48,A2F_3288,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_46_1_49,46,1,49,A2F_3289,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,460,40,1000,4000,FPGA_46_1_50,46,1,50,A2F_3290,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_46_1_51,46,1,51,A2F_3291,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_46_1_52,46,1,52,A2F_3292,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_46_1_53,46,1,53,A2F_3293,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_46_1_54,46,1,54,A2F_3294,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_46_1_55,46,1,55,A2F_3295,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_46_1_56,46,1,56,A2F_3296,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_46_1_57,46,1,57,A2F_3297,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,590,40,1000,5000,FPGA_46_1_58,46,1,58,A2F_3298,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,980,40,2000,1000,FPGA_46_1_59,46,1,59,A2F_3299,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_25,HP_2_24_12P,AH3,980,40,2000,1000,FPGA_46_1_60,46,1,60,A2F_3300,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_26,HP_2_25_12N,AC10,980,40,2000,1000,FPGA_46_1_61,46,1,61,A2F_3301,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,70,40,1000,1000,FPGA_48_1_0,48,1,0,F2A_3384,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_48_1_1,48,1,1,F2A_3385,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_48_1_2,48,1,2,F2A_3386,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_48_1_3,48,1,3,F2A_3387,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_48_1_4,48,1,4,F2A_3388,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_48_1_5,48,1,5,F2A_3389,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_48_1_6,48,1,6,F2A_3390,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_48_1_7,48,1,7,F2A_3391,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_48_1_8,48,1,8,F2A_3392,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,200,40,1000,2000,FPGA_48_1_9,48,1,9,F2A_3393,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_48_1_10,48,1,10,F2A_3394,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_48_1_11,48,1,11,F2A_3395,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_48_1_12,48,1,12,F2A_3396,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,330,40,1000,3000,FPGA_48_1_13,48,1,13,F2A_3397,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_48_1_14,48,1,14,F2A_3398,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_48_1_15,48,1,15,F2A_3399,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_48_1_16,48,1,16,F2A_3400,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_48_1_17,48,1,17,F2A_3401,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_48_1_18,48,1,18,F2A_3402,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_48_1_19,48,1,19,F2A_3403,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_48_1_20,48,1,20,F2A_3404,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,720,40,1000,6000,FPGA_48_1_21,48,1,21,F2A_3405,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_48_1_22,48,1,22,F2A_3406,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_48_1_23,48,1,23,F2A_3407,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_48_1_24,48,1,24,F2A_3408,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_48_1_25,48,1,25,F2A_3409,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_48_1_26,48,1,26,F2A_3410,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_48_1_27,48,1,27,F2A_3411,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,720,40,1000,6000,FPGA_48_1_28,48,1,28,F2A_3412,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_48_1_48,48,1,48,A2F_3432,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_48_1_49,48,1,49,A2F_3433,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,460,40,1000,4000,FPGA_48_1_50,48,1,50,A2F_3434,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_48_1_51,48,1,51,A2F_3435,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_48_1_52,48,1,52,A2F_3436,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_48_1_53,48,1,53,A2F_3437,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_48_1_54,48,1,54,A2F_3438,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_48_1_55,48,1,55,A2F_3439,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_48_1_56,48,1,56,A2F_3440,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_48_1_57,48,1,57,A2F_3441,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,590,40,1000,5000,FPGA_48_1_58,48,1,58,A2F_3442,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,980,40,2000,1000,FPGA_48_1_59,48,1,59,A2F_3443,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_27,HP_2_26_13P,AD10,980,40,2000,1000,FPGA_48_1_60,48,1,60,A2F_3444,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_28,HP_2_27_13N,AD11,980,40,2000,1000,FPGA_48_1_61,48,1,61,A2F_3445,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,70,40,1000,1000,FPGA_49_1_0,49,1,0,F2A_3456,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_49_1_1,49,1,1,F2A_3457,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_49_1_2,49,1,2,F2A_3458,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_49_1_3,49,1,3,F2A_3459,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_49_1_4,49,1,4,F2A_3460,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_49_1_5,49,1,5,F2A_3461,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_49_1_6,49,1,6,F2A_3462,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_49_1_7,49,1,7,F2A_3463,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_49_1_8,49,1,8,F2A_3464,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,200,40,1000,2000,FPGA_49_1_9,49,1,9,F2A_3465,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_49_1_10,49,1,10,F2A_3466,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_49_1_11,49,1,11,F2A_3467,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_49_1_12,49,1,12,F2A_3468,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,330,40,1000,3000,FPGA_49_1_13,49,1,13,F2A_3469,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_49_1_14,49,1,14,F2A_3470,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_49_1_15,49,1,15,F2A_3471,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_49_1_16,49,1,16,F2A_3472,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_49_1_17,49,1,17,F2A_3473,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_49_1_18,49,1,18,F2A_3474,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_49_1_19,49,1,19,F2A_3475,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_49_1_20,49,1,20,F2A_3476,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,720,40,1000,6000,FPGA_49_1_21,49,1,21,F2A_3477,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_49_1_22,49,1,22,F2A_3478,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_49_1_23,49,1,23,F2A_3479,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_49_1_24,49,1,24,F2A_3480,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_49_1_25,49,1,25,F2A_3481,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_49_1_26,49,1,26,F2A_3482,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_49_1_27,49,1,27,F2A_3483,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,720,40,1000,6000,FPGA_49_1_28,49,1,28,F2A_3484,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_49_1_48,49,1,48,A2F_3504,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_49_1_49,49,1,49,A2F_3505,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,460,40,1000,4000,FPGA_49_1_50,49,1,50,A2F_3506,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_49_1_51,49,1,51,A2F_3507,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_49_1_52,49,1,52,A2F_3508,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_49_1_53,49,1,53,A2F_3509,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_49_1_54,49,1,54,A2F_3510,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_49_1_55,49,1,55,A2F_3511,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_49_1_56,49,1,56,A2F_3512,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_49_1_57,49,1,57,A2F_3513,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,590,40,1000,5000,FPGA_49_1_58,49,1,58,A2F_3514,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,980,40,2000,1000,FPGA_49_1_59,49,1,59,A2F_3515,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_29,HP_2_CC_28_14P,AB9,980,40,2000,1000,FPGA_49_1_60,49,1,60,A2F_3516,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_30,HP_2_CC_29_14N,AF10,980,40,2000,1000,FPGA_49_1_61,49,1,61,A2F_3517,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,70,40,1000,1000,FPGA_50_1_0,50,1,0,F2A_3528,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_50_1_1,50,1,1,F2A_3529,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_50_1_2,50,1,2,F2A_3530,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_50_1_3,50,1,3,F2A_3531,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_50_1_4,50,1,4,F2A_3532,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_50_1_5,50,1,5,F2A_3533,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_50_1_6,50,1,6,F2A_3534,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_50_1_7,50,1,7,F2A_3535,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_50_1_8,50,1,8,F2A_3536,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,200,40,1000,2000,FPGA_50_1_9,50,1,9,F2A_3537,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_50_1_10,50,1,10,F2A_3538,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_50_1_11,50,1,11,F2A_3539,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_50_1_12,50,1,12,F2A_3540,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,330,40,1000,3000,FPGA_50_1_13,50,1,13,F2A_3541,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_50_1_14,50,1,14,F2A_3542,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_50_1_15,50,1,15,F2A_3543,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_50_1_16,50,1,16,F2A_3544,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_50_1_17,50,1,17,F2A_3545,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_50_1_18,50,1,18,F2A_3546,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_50_1_19,50,1,19,F2A_3547,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_50_1_20,50,1,20,F2A_3548,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,720,40,1000,6000,FPGA_50_1_21,50,1,21,F2A_3549,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_50_1_22,50,1,22,F2A_3550,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_50_1_23,50,1,23,F2A_3551,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_50_1_24,50,1,24,F2A_3552,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_50_1_25,50,1,25,F2A_3553,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_50_1_26,50,1,26,F2A_3554,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_50_1_27,50,1,27,F2A_3555,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,720,40,1000,6000,FPGA_50_1_28,50,1,28,F2A_3556,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_50_1_48,50,1,48,A2F_3576,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_50_1_49,50,1,49,A2F_3577,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,460,40,1000,4000,FPGA_50_1_50,50,1,50,A2F_3578,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_50_1_51,50,1,51,A2F_3579,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_50_1_52,50,1,52,A2F_3580,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_50_1_53,50,1,53,A2F_3581,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_50_1_54,50,1,54,A2F_3582,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_50_1_55,50,1,55,A2F_3583,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_50_1_56,50,1,56,A2F_3584,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_50_1_57,50,1,57,A2F_3585,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,590,40,1000,5000,FPGA_50_1_58,50,1,58,A2F_3586,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,980,40,2000,1000,FPGA_50_1_59,50,1,59,A2F_3587,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_31,HP_2_30_15P,AA10,980,40,2000,1000,FPGA_50_1_60,50,1,60,A2F_3588,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_32,HP_2_31_15N,AH6,980,40,2000,1000,FPGA_50_1_61,50,1,61,A2F_3589,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,70,40,1000,1000,FPGA_52_1_0,52,1,0,F2A_3672,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_52_1_1,52,1,1,F2A_3673,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_52_1_2,52,1,2,F2A_3674,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_52_1_3,52,1,3,F2A_3675,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_52_1_4,52,1,4,F2A_3676,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_52_1_5,52,1,5,F2A_3677,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_52_1_6,52,1,6,F2A_3678,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_52_1_7,52,1,7,F2A_3679,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_52_1_8,52,1,8,F2A_3680,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,200,40,1000,2000,FPGA_52_1_9,52,1,9,F2A_3681,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_52_1_10,52,1,10,F2A_3682,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_52_1_11,52,1,11,F2A_3683,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_52_1_12,52,1,12,F2A_3684,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,330,40,1000,3000,FPGA_52_1_13,52,1,13,F2A_3685,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_52_1_14,52,1,14,F2A_3686,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_52_1_15,52,1,15,F2A_3687,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_52_1_16,52,1,16,F2A_3688,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_52_1_17,52,1,17,F2A_3689,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_52_1_18,52,1,18,F2A_3690,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_52_1_19,52,1,19,F2A_3691,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_52_1_20,52,1,20,F2A_3692,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,720,40,1000,6000,FPGA_52_1_21,52,1,21,F2A_3693,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_52_1_22,52,1,22,F2A_3694,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_52_1_23,52,1,23,F2A_3695,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_52_1_24,52,1,24,F2A_3696,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_52_1_25,52,1,25,F2A_3697,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_52_1_26,52,1,26,F2A_3698,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_52_1_27,52,1,27,F2A_3699,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,720,40,1000,6000,FPGA_52_1_28,52,1,28,F2A_3700,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_52_1_48,52,1,48,A2F_3720,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_52_1_49,52,1,49,A2F_3721,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,460,40,1000,4000,FPGA_52_1_50,52,1,50,A2F_3722,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_52_1_51,52,1,51,A2F_3723,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_52_1_52,52,1,52,A2F_3724,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_52_1_53,52,1,53,A2F_3725,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_52_1_54,52,1,54,A2F_3726,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_52_1_55,52,1,55,A2F_3727,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_52_1_56,52,1,56,A2F_3728,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_52_1_57,52,1,57,A2F_3729,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,590,40,1000,5000,FPGA_52_1_58,52,1,58,A2F_3730,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,980,40,2000,1000,FPGA_52_1_59,52,1,59,A2F_3731,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_33,HP_2_32_16P,AH9,980,40,2000,1000,FPGA_52_1_60,52,1,60,A2F_3732,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_34,HP_2_33_16N,AH11,980,40,2000,1000,FPGA_52_1_61,52,1,61,A2F_3733,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,70,40,1000,1000,FPGA_53_1_0,53,1,0,F2A_3744,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_53_1_1,53,1,1,F2A_3745,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_53_1_2,53,1,2,F2A_3746,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_53_1_3,53,1,3,F2A_3747,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_53_1_4,53,1,4,F2A_3748,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_53_1_5,53,1,5,F2A_3749,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_53_1_6,53,1,6,F2A_3750,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_53_1_7,53,1,7,F2A_3751,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_53_1_8,53,1,8,F2A_3752,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,200,40,1000,2000,FPGA_53_1_9,53,1,9,F2A_3753,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_53_1_10,53,1,10,F2A_3754,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_53_1_11,53,1,11,F2A_3755,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_53_1_12,53,1,12,F2A_3756,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,330,40,1000,3000,FPGA_53_1_13,53,1,13,F2A_3757,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_53_1_14,53,1,14,F2A_3758,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_53_1_15,53,1,15,F2A_3759,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_53_1_16,53,1,16,F2A_3760,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_53_1_17,53,1,17,F2A_3761,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_53_1_18,53,1,18,F2A_3762,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_53_1_19,53,1,19,F2A_3763,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_53_1_20,53,1,20,F2A_3764,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,720,40,1000,6000,FPGA_53_1_21,53,1,21,F2A_3765,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_53_1_22,53,1,22,F2A_3766,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_53_1_23,53,1,23,F2A_3767,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_53_1_24,53,1,24,F2A_3768,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_53_1_25,53,1,25,F2A_3769,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_53_1_26,53,1,26,F2A_3770,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_53_1_27,53,1,27,F2A_3771,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,720,40,1000,6000,FPGA_53_1_28,53,1,28,F2A_3772,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_53_1_48,53,1,48,A2F_3792,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_53_1_49,53,1,49,A2F_3793,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,460,40,1000,4000,FPGA_53_1_50,53,1,50,A2F_3794,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_53_1_51,53,1,51,A2F_3795,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_53_1_52,53,1,52,A2F_3796,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_53_1_53,53,1,53,A2F_3797,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_53_1_54,53,1,54,A2F_3798,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_53_1_55,53,1,55,A2F_3799,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_53_1_56,53,1,56,A2F_3800,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_53_1_57,53,1,57,A2F_3801,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,590,40,1000,5000,FPGA_53_1_58,53,1,58,A2F_3802,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,980,40,2000,1000,FPGA_53_1_59,53,1,59,A2F_3803,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_35,HP_2_34_17P,AC11,980,40,2000,1000,FPGA_53_1_60,53,1,60,A2F_3804,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_36,HP_2_35_17N,AD7,980,40,2000,1000,FPGA_53_1_61,53,1,61,A2F_3805,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,70,40,1000,1000,FPGA_54_1_0,54,1,0,F2A_3816,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_54_1_1,54,1,1,F2A_3817,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_54_1_2,54,1,2,F2A_3818,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_54_1_3,54,1,3,F2A_3819,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_54_1_4,54,1,4,F2A_3820,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_54_1_5,54,1,5,F2A_3821,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_54_1_6,54,1,6,F2A_3822,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_54_1_7,54,1,7,F2A_3823,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_54_1_8,54,1,8,F2A_3824,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,200,40,1000,2000,FPGA_54_1_9,54,1,9,F2A_3825,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_54_1_10,54,1,10,F2A_3826,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_54_1_11,54,1,11,F2A_3827,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_54_1_12,54,1,12,F2A_3828,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,330,40,1000,3000,FPGA_54_1_13,54,1,13,F2A_3829,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_54_1_14,54,1,14,F2A_3830,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_54_1_15,54,1,15,F2A_3831,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_54_1_16,54,1,16,F2A_3832,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_54_1_17,54,1,17,F2A_3833,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_54_1_18,54,1,18,F2A_3834,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_54_1_19,54,1,19,F2A_3835,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_54_1_20,54,1,20,F2A_3836,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,720,40,1000,6000,FPGA_54_1_21,54,1,21,F2A_3837,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_54_1_22,54,1,22,F2A_3838,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_54_1_23,54,1,23,F2A_3839,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_54_1_24,54,1,24,F2A_3840,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_54_1_25,54,1,25,F2A_3841,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_54_1_26,54,1,26,F2A_3842,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_54_1_27,54,1,27,F2A_3843,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,720,40,1000,6000,FPGA_54_1_28,54,1,28,F2A_3844,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_54_1_48,54,1,48,A2F_3864,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_54_1_49,54,1,49,A2F_3865,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,460,40,1000,4000,FPGA_54_1_50,54,1,50,A2F_3866,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_54_1_51,54,1,51,A2F_3867,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_54_1_52,54,1,52,A2F_3868,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_54_1_53,54,1,53,A2F_3869,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_54_1_54,54,1,54,A2F_3870,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_54_1_55,54,1,55,A2F_3871,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_54_1_56,54,1,56,A2F_3872,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_54_1_57,54,1,57,A2F_3873,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,590,40,1000,5000,FPGA_54_1_58,54,1,58,A2F_3874,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,980,40,2000,1000,FPGA_54_1_59,54,1,59,A2F_3875,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_37,HP_2_36_18P,AA11,980,40,2000,1000,FPGA_54_1_60,54,1,60,A2F_3876,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_38,HP_2_37_18N,AE8,980,40,2000,1000,FPGA_54_1_61,54,1,61,A2F_3877,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,70,40,1000,1000,FPGA_56_1_0,56,1,0,F2A_3960,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_56_1_1,56,1,1,F2A_3961,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_56_1_2,56,1,2,F2A_3962,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_56_1_3,56,1,3,F2A_3963,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_56_1_4,56,1,4,F2A_3964,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_56_1_5,56,1,5,F2A_3965,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_56_1_6,56,1,6,F2A_3966,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_56_1_7,56,1,7,F2A_3967,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_56_1_8,56,1,8,F2A_3968,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,200,40,1000,2000,FPGA_56_1_9,56,1,9,F2A_3969,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_56_1_10,56,1,10,F2A_3970,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_56_1_11,56,1,11,F2A_3971,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_56_1_12,56,1,12,F2A_3972,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,330,40,1000,3000,FPGA_56_1_13,56,1,13,F2A_3973,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_56_1_14,56,1,14,F2A_3974,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_56_1_15,56,1,15,F2A_3975,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_56_1_16,56,1,16,F2A_3976,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_56_1_17,56,1,17,F2A_3977,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_56_1_18,56,1,18,F2A_3978,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_56_1_19,56,1,19,F2A_3979,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_56_1_20,56,1,20,F2A_3980,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,720,40,1000,6000,FPGA_56_1_21,56,1,21,F2A_3981,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_56_1_22,56,1,22,F2A_3982,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_56_1_23,56,1,23,F2A_3983,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_56_1_24,56,1,24,F2A_3984,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_56_1_25,56,1,25,F2A_3985,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_56_1_26,56,1,26,F2A_3986,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_56_1_27,56,1,27,F2A_3987,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,720,40,1000,6000,FPGA_56_1_28,56,1,28,F2A_3988,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_56_1_48,56,1,48,A2F_4008,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_56_1_49,56,1,49,A2F_4009,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,460,40,1000,4000,FPGA_56_1_50,56,1,50,A2F_4010,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_56_1_51,56,1,51,A2F_4011,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_56_1_52,56,1,52,A2F_4012,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_56_1_53,56,1,53,A2F_4013,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_56_1_54,56,1,54,A2F_4014,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_56_1_55,56,1,55,A2F_4015,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_56_1_56,56,1,56,A2F_4016,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_56_1_57,56,1,57,A2F_4017,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,590,40,1000,5000,FPGA_56_1_58,56,1,58,A2F_4018,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,980,40,2000,1000,FPGA_56_1_59,56,1,59,A2F_4019,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_39,HP_2_38_19P,AG5,980,40,2000,1000,FPGA_56_1_60,56,1,60,A2F_4020,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_2_40,HP_2_39_19N,AF7,980,40,2000,1000,FPGA_56_1_61,56,1,61,A2F_4021,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_57_1_0,57,1,0,F2A_4032,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_57_1_1,57,1,1,F2A_4033,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_57_1_2,57,1,2,F2A_4034,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_57_1_3,57,1,3,F2A_4035,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_57_1_4,57,1,4,F2A_4036,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_57_1_5,57,1,5,F2A_4037,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_57_1_6,57,1,6,F2A_4038,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_57_1_7,57,1,7,F2A_4039,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_57_1_8,57,1,8,F2A_4040,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_57_1_48,57,1,48,A2F_4080,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_57_1_49,57,1,49,A2F_4081,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_57_1_50,57,1,50,A2F_4082,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_57_1_51,57,1,51,A2F_4083,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_57_1_52,57,1,52,A2F_4084,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_57_1_53,57,1,53,A2F_4085,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_57_1_54,57,1,54,A2F_4086,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_57_1_55,57,1,55,A2F_4087,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_57_1_56,57,1,56,A2F_4088,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_57_1_57,57,1,57,A2F_4089,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_57_1_58,57,1,58,A2F_4090,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,70,40,1000,1000,FPGA_58_1_0,58,1,0,F2A_4104,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_58_1_1,58,1,1,F2A_4105,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_58_1_2,58,1,2,F2A_4106,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_58_1_3,58,1,3,F2A_4107,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_58_1_4,58,1,4,F2A_4108,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_58_1_5,58,1,5,F2A_4109,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_58_1_6,58,1,6,F2A_4110,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_58_1_7,58,1,7,F2A_4111,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_58_1_8,58,1,8,F2A_4112,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,200,40,1000,2000,FPGA_58_1_9,58,1,9,F2A_4113,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_58_1_10,58,1,10,F2A_4114,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_58_1_11,58,1,11,F2A_4115,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_58_1_12,58,1,12,F2A_4116,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,330,40,1000,3000,FPGA_58_1_13,58,1,13,F2A_4117,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_58_1_14,58,1,14,F2A_4118,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_58_1_15,58,1,15,F2A_4119,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_58_1_16,58,1,16,F2A_4120,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_58_1_17,58,1,17,F2A_4121,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_58_1_18,58,1,18,F2A_4122,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_58_1_19,58,1,19,F2A_4123,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_58_1_20,58,1,20,F2A_4124,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,720,40,1000,6000,FPGA_58_1_21,58,1,21,F2A_4125,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_58_1_22,58,1,22,F2A_4126,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_58_1_23,58,1,23,F2A_4127,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_58_1_24,58,1,24,F2A_4128,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_58_1_25,58,1,25,F2A_4129,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_58_1_26,58,1,26,F2A_4130,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_58_1_27,58,1,27,F2A_4131,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,720,40,1000,6000,FPGA_58_1_28,58,1,28,F2A_4132,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_58_1_48,58,1,48,A2F_4152,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_58_1_49,58,1,49,A2F_4153,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,460,40,1000,4000,FPGA_58_1_50,58,1,50,A2F_4154,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_58_1_51,58,1,51,A2F_4155,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_58_1_52,58,1,52,A2F_4156,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_58_1_53,58,1,53,A2F_4157,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_58_1_54,58,1,54,A2F_4158,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_58_1_55,58,1,55,A2F_4159,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_58_1_56,58,1,56,A2F_4160,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_58_1_57,58,1,57,A2F_4161,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,590,40,1000,5000,FPGA_58_1_58,58,1,58,A2F_4162,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,980,40,2000,1000,FPGA_58_1_59,58,1,59,A2F_4163,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_1,HP_3_0_0P,AD14,980,40,2000,1000,FPGA_58_1_60,58,1,60,A2F_4164,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_2,HP_3_1_0N,AA15,980,40,2000,1000,FPGA_58_1_61,58,1,61,A2F_4165,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,70,40,1000,1000,FPGA_60_1_0,60,1,0,F2A_4248,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_60_1_1,60,1,1,F2A_4249,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_60_1_2,60,1,2,F2A_4250,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_60_1_3,60,1,3,F2A_4251,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_60_1_4,60,1,4,F2A_4252,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_60_1_5,60,1,5,F2A_4253,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_60_1_6,60,1,6,F2A_4254,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_60_1_7,60,1,7,F2A_4255,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_60_1_8,60,1,8,F2A_4256,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,200,40,1000,2000,FPGA_60_1_9,60,1,9,F2A_4257,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,330,40,1000,3000,FPGA_60_1_10,60,1,10,F2A_4258,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,330,40,1000,3000,FPGA_60_1_11,60,1,11,F2A_4259,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,330,40,1000,3000,FPGA_60_1_12,60,1,12,F2A_4260,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,330,40,1000,3000,FPGA_60_1_13,60,1,13,F2A_4261,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_60_1_14,60,1,14,F2A_4262,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_60_1_15,60,1,15,F2A_4263,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_60_1_16,60,1,16,F2A_4264,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_60_1_17,60,1,17,F2A_4265,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_60_1_18,60,1,18,F2A_4266,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_60_1_19,60,1,19,F2A_4267,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_60_1_20,60,1,20,F2A_4268,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,720,40,1000,6000,FPGA_60_1_21,60,1,21,F2A_4269,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_60_1_22,60,1,22,F2A_4270,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_60_1_23,60,1,23,F2A_4271,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_60_1_24,60,1,24,F2A_4272,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_60_1_25,60,1,25,F2A_4273,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_60_1_26,60,1,26,F2A_4274,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_60_1_27,60,1,27,F2A_4275,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,720,40,1000,6000,FPGA_60_1_28,60,1,28,F2A_4276,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,460,40,1000,4000,FPGA_60_1_48,60,1,48,A2F_4296,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,460,40,1000,4000,FPGA_60_1_49,60,1,49,A2F_4297,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,460,40,1000,4000,FPGA_60_1_50,60,1,50,A2F_4298,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_60_1_51,60,1,51,A2F_4299,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_60_1_52,60,1,52,A2F_4300,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_60_1_53,60,1,53,A2F_4301,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_60_1_54,60,1,54,A2F_4302,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_60_1_55,60,1,55,A2F_4303,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_60_1_56,60,1,56,A2F_4304,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_60_1_57,60,1,57,A2F_4305,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,590,40,1000,5000,FPGA_60_1_58,60,1,58,A2F_4306,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,980,40,2000,1000,FPGA_60_1_59,60,1,59,A2F_4307,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_3,HP_3_2_1P,AH15,980,40,2000,1000,FPGA_60_1_60,60,1,60,A2F_4308,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_4,HP_3_3_1N,AF15,980,40,2000,1000,FPGA_60_1_61,60,1,61,A2F_4309,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,70,40,1000,1000,FPGA_61_1_0,61,1,0,F2A_4320,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_61_1_1,61,1,1,F2A_4321,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_61_1_2,61,1,2,F2A_4322,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_61_1_3,61,1,3,F2A_4323,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_61_1_4,61,1,4,F2A_4324,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_61_1_5,61,1,5,F2A_4325,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_61_1_6,61,1,6,F2A_4326,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_61_1_7,61,1,7,F2A_4327,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_61_1_8,61,1,8,F2A_4328,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,200,40,1000,2000,FPGA_61_1_9,61,1,9,F2A_4329,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,330,40,1000,3000,FPGA_61_1_10,61,1,10,F2A_4330,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,330,40,1000,3000,FPGA_61_1_11,61,1,11,F2A_4331,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,330,40,1000,3000,FPGA_61_1_12,61,1,12,F2A_4332,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,330,40,1000,3000,FPGA_61_1_13,61,1,13,F2A_4333,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_61_1_14,61,1,14,F2A_4334,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_61_1_15,61,1,15,F2A_4335,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_61_1_16,61,1,16,F2A_4336,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_61_1_17,61,1,17,F2A_4337,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_61_1_18,61,1,18,F2A_4338,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_61_1_19,61,1,19,F2A_4339,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_61_1_20,61,1,20,F2A_4340,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,720,40,1000,6000,FPGA_61_1_21,61,1,21,F2A_4341,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_61_1_22,61,1,22,F2A_4342,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_61_1_23,61,1,23,F2A_4343,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_61_1_24,61,1,24,F2A_4344,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_61_1_25,61,1,25,F2A_4345,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_61_1_26,61,1,26,F2A_4346,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_61_1_27,61,1,27,F2A_4347,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,720,40,1000,6000,FPGA_61_1_28,61,1,28,F2A_4348,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,460,40,1000,4000,FPGA_61_1_48,61,1,48,A2F_4368,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,460,40,1000,4000,FPGA_61_1_49,61,1,49,A2F_4369,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,460,40,1000,4000,FPGA_61_1_50,61,1,50,A2F_4370,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_61_1_51,61,1,51,A2F_4371,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_61_1_52,61,1,52,A2F_4372,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_61_1_53,61,1,53,A2F_4373,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_61_1_54,61,1,54,A2F_4374,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_61_1_55,61,1,55,A2F_4375,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_61_1_56,61,1,56,A2F_4376,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_61_1_57,61,1,57,A2F_4377,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,590,40,1000,5000,FPGA_61_1_58,61,1,58,A2F_4378,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,980,40,2000,1000,FPGA_61_1_59,61,1,59,A2F_4379,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_5,HP_3_4_2P,AH12,980,40,2000,1000,FPGA_61_1_60,61,1,60,A2F_4380,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_6,HP_3_5_2N,AG12,980,40,2000,1000,FPGA_61_1_61,61,1,61,A2F_4381,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,70,40,1000,1000,FPGA_62_1_0,62,1,0,F2A_4392,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_62_1_1,62,1,1,F2A_4393,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_62_1_2,62,1,2,F2A_4394,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_62_1_3,62,1,3,F2A_4395,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_62_1_4,62,1,4,F2A_4396,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_62_1_5,62,1,5,F2A_4397,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_62_1_6,62,1,6,F2A_4398,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_62_1_7,62,1,7,F2A_4399,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_62_1_8,62,1,8,F2A_4400,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,200,40,1000,2000,FPGA_62_1_9,62,1,9,F2A_4401,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,330,40,1000,3000,FPGA_62_1_10,62,1,10,F2A_4402,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,330,40,1000,3000,FPGA_62_1_11,62,1,11,F2A_4403,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,330,40,1000,3000,FPGA_62_1_12,62,1,12,F2A_4404,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,330,40,1000,3000,FPGA_62_1_13,62,1,13,F2A_4405,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_62_1_14,62,1,14,F2A_4406,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_62_1_15,62,1,15,F2A_4407,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_62_1_16,62,1,16,F2A_4408,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_62_1_17,62,1,17,F2A_4409,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_62_1_18,62,1,18,F2A_4410,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_62_1_19,62,1,19,F2A_4411,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_62_1_20,62,1,20,F2A_4412,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,720,40,1000,6000,FPGA_62_1_21,62,1,21,F2A_4413,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_62_1_22,62,1,22,F2A_4414,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_62_1_23,62,1,23,F2A_4415,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_62_1_24,62,1,24,F2A_4416,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_62_1_25,62,1,25,F2A_4417,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_62_1_26,62,1,26,F2A_4418,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_62_1_27,62,1,27,F2A_4419,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,720,40,1000,6000,FPGA_62_1_28,62,1,28,F2A_4420,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,460,40,1000,4000,FPGA_62_1_48,62,1,48,A2F_4440,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,460,40,1000,4000,FPGA_62_1_49,62,1,49,A2F_4441,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,460,40,1000,4000,FPGA_62_1_50,62,1,50,A2F_4442,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_62_1_51,62,1,51,A2F_4443,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_62_1_52,62,1,52,A2F_4444,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_62_1_53,62,1,53,A2F_4445,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_62_1_54,62,1,54,A2F_4446,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_62_1_55,62,1,55,A2F_4447,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_62_1_56,62,1,56,A2F_4448,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_62_1_57,62,1,57,A2F_4449,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,590,40,1000,5000,FPGA_62_1_58,62,1,58,A2F_4450,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,980,40,2000,1000,FPGA_62_1_59,62,1,59,A2F_4451,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_7,HP_3_6_3P,AF12,980,40,2000,1000,FPGA_62_1_60,62,1,60,A2F_4452,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_8,HP_3_7_3N,AC16,980,40,2000,1000,FPGA_62_1_61,62,1,61,A2F_4453,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,70,40,1000,1000,FPGA_64_1_0,64,1,0,F2A_4536,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_64_1_1,64,1,1,F2A_4537,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_64_1_2,64,1,2,F2A_4538,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_64_1_3,64,1,3,F2A_4539,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_64_1_4,64,1,4,F2A_4540,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_64_1_5,64,1,5,F2A_4541,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_64_1_6,64,1,6,F2A_4542,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_64_1_7,64,1,7,F2A_4543,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_64_1_8,64,1,8,F2A_4544,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,200,40,1000,2000,FPGA_64_1_9,64,1,9,F2A_4545,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,330,40,1000,3000,FPGA_64_1_10,64,1,10,F2A_4546,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,330,40,1000,3000,FPGA_64_1_11,64,1,11,F2A_4547,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,330,40,1000,3000,FPGA_64_1_12,64,1,12,F2A_4548,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,330,40,1000,3000,FPGA_64_1_13,64,1,13,F2A_4549,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_64_1_14,64,1,14,F2A_4550,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_64_1_15,64,1,15,F2A_4551,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_64_1_16,64,1,16,F2A_4552,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_64_1_17,64,1,17,F2A_4553,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_64_1_18,64,1,18,F2A_4554,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_64_1_19,64,1,19,F2A_4555,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_64_1_20,64,1,20,F2A_4556,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,720,40,1000,6000,FPGA_64_1_21,64,1,21,F2A_4557,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_64_1_22,64,1,22,F2A_4558,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_64_1_23,64,1,23,F2A_4559,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_64_1_24,64,1,24,F2A_4560,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_64_1_25,64,1,25,F2A_4561,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_64_1_26,64,1,26,F2A_4562,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_64_1_27,64,1,27,F2A_4563,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,720,40,1000,6000,FPGA_64_1_28,64,1,28,F2A_4564,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,460,40,1000,4000,FPGA_64_1_48,64,1,48,A2F_4584,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,460,40,1000,4000,FPGA_64_1_49,64,1,49,A2F_4585,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,460,40,1000,4000,FPGA_64_1_50,64,1,50,A2F_4586,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_64_1_51,64,1,51,A2F_4587,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_64_1_52,64,1,52,A2F_4588,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_64_1_53,64,1,53,A2F_4589,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_64_1_54,64,1,54,A2F_4590,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_64_1_55,64,1,55,A2F_4591,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_64_1_56,64,1,56,A2F_4592,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_64_1_57,64,1,57,A2F_4593,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,590,40,1000,5000,FPGA_64_1_58,64,1,58,A2F_4594,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,980,40,2000,1000,FPGA_64_1_59,64,1,59,A2F_4595,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_9,HP_3_8_4P,AF16,980,40,2000,1000,FPGA_64_1_60,64,1,60,A2F_4596,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_10,HP_3_9_4N,AD12,980,40,2000,1000,FPGA_64_1_61,64,1,61,A2F_4597,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,70,40,1000,1000,FPGA_65_1_0,65,1,0,F2A_4608,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_65_1_1,65,1,1,F2A_4609,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_65_1_2,65,1,2,F2A_4610,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_65_1_3,65,1,3,F2A_4611,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_65_1_4,65,1,4,F2A_4612,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_65_1_5,65,1,5,F2A_4613,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_65_1_6,65,1,6,F2A_4614,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_65_1_7,65,1,7,F2A_4615,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_65_1_8,65,1,8,F2A_4616,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,200,40,1000,2000,FPGA_65_1_9,65,1,9,F2A_4617,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,330,40,1000,3000,FPGA_65_1_10,65,1,10,F2A_4618,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,330,40,1000,3000,FPGA_65_1_11,65,1,11,F2A_4619,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,330,40,1000,3000,FPGA_65_1_12,65,1,12,F2A_4620,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,330,40,1000,3000,FPGA_65_1_13,65,1,13,F2A_4621,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_65_1_14,65,1,14,F2A_4622,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_65_1_15,65,1,15,F2A_4623,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_65_1_16,65,1,16,F2A_4624,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_65_1_17,65,1,17,F2A_4625,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_65_1_18,65,1,18,F2A_4626,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_65_1_19,65,1,19,F2A_4627,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_65_1_20,65,1,20,F2A_4628,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,720,40,1000,6000,FPGA_65_1_21,65,1,21,F2A_4629,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_65_1_22,65,1,22,F2A_4630,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_65_1_23,65,1,23,F2A_4631,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_65_1_24,65,1,24,F2A_4632,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_65_1_25,65,1,25,F2A_4633,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_65_1_26,65,1,26,F2A_4634,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_65_1_27,65,1,27,F2A_4635,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,720,40,1000,6000,FPGA_65_1_28,65,1,28,F2A_4636,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,460,40,1000,4000,FPGA_65_1_48,65,1,48,A2F_4656,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,460,40,1000,4000,FPGA_65_1_49,65,1,49,A2F_4657,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,460,40,1000,4000,FPGA_65_1_50,65,1,50,A2F_4658,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_65_1_51,65,1,51,A2F_4659,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_65_1_52,65,1,52,A2F_4660,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_65_1_53,65,1,53,A2F_4661,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_65_1_54,65,1,54,A2F_4662,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_65_1_55,65,1,55,A2F_4663,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_65_1_56,65,1,56,A2F_4664,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_65_1_57,65,1,57,A2F_4665,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,590,40,1000,5000,FPGA_65_1_58,65,1,58,A2F_4666,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,980,40,2000,1000,FPGA_65_1_59,65,1,59,A2F_4667,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_11,HP_3_CC_10_5P,AD15,980,40,2000,1000,FPGA_65_1_60,65,1,60,A2F_4668,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_12,HP_3_CC_11_5N,AD16,980,40,2000,1000,FPGA_65_1_61,65,1,61,A2F_4669,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,70,40,1000,1000,FPGA_66_1_0,66,1,0,F2A_4680,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_66_1_1,66,1,1,F2A_4681,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_66_1_2,66,1,2,F2A_4682,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_66_1_3,66,1,3,F2A_4683,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_66_1_4,66,1,4,F2A_4684,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_66_1_5,66,1,5,F2A_4685,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_66_1_6,66,1,6,F2A_4686,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_66_1_7,66,1,7,F2A_4687,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_66_1_8,66,1,8,F2A_4688,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,200,40,1000,2000,FPGA_66_1_9,66,1,9,F2A_4689,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,330,40,1000,3000,FPGA_66_1_10,66,1,10,F2A_4690,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,330,40,1000,3000,FPGA_66_1_11,66,1,11,F2A_4691,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,330,40,1000,3000,FPGA_66_1_12,66,1,12,F2A_4692,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,330,40,1000,3000,FPGA_66_1_13,66,1,13,F2A_4693,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_66_1_14,66,1,14,F2A_4694,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_66_1_15,66,1,15,F2A_4695,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_66_1_16,66,1,16,F2A_4696,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_66_1_17,66,1,17,F2A_4697,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_66_1_18,66,1,18,F2A_4698,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_66_1_19,66,1,19,F2A_4699,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_66_1_20,66,1,20,F2A_4700,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,720,40,1000,6000,FPGA_66_1_21,66,1,21,F2A_4701,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_66_1_22,66,1,22,F2A_4702,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_66_1_23,66,1,23,F2A_4703,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_66_1_24,66,1,24,F2A_4704,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_66_1_25,66,1,25,F2A_4705,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_66_1_26,66,1,26,F2A_4706,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_66_1_27,66,1,27,F2A_4707,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,720,40,1000,6000,FPGA_66_1_28,66,1,28,F2A_4708,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,460,40,1000,4000,FPGA_66_1_48,66,1,48,A2F_4728,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,460,40,1000,4000,FPGA_66_1_49,66,1,49,A2F_4729,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,460,40,1000,4000,FPGA_66_1_50,66,1,50,A2F_4730,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_66_1_51,66,1,51,A2F_4731,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_66_1_52,66,1,52,A2F_4732,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_66_1_53,66,1,53,A2F_4733,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_66_1_54,66,1,54,A2F_4734,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_66_1_55,66,1,55,A2F_4735,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_66_1_56,66,1,56,A2F_4736,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_66_1_57,66,1,57,A2F_4737,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,590,40,1000,5000,FPGA_66_1_58,66,1,58,A2F_4738,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,980,40,2000,1000,FPGA_66_1_59,66,1,59,A2F_4739,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_13,HP_3_12_6P,AE17,980,40,2000,1000,FPGA_66_1_60,66,1,60,A2F_4740,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_14,HP_3_13_6N,AE15,980,40,2000,1000,FPGA_66_1_61,66,1,61,A2F_4741,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,70,40,1000,1000,FPGA_68_1_0,68,1,0,F2A_4824,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_68_1_1,68,1,1,F2A_4825,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_68_1_2,68,1,2,F2A_4826,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_68_1_3,68,1,3,F2A_4827,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_68_1_4,68,1,4,F2A_4828,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_68_1_5,68,1,5,F2A_4829,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_68_1_6,68,1,6,F2A_4830,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_68_1_7,68,1,7,F2A_4831,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_68_1_8,68,1,8,F2A_4832,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,200,40,1000,2000,FPGA_68_1_9,68,1,9,F2A_4833,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,330,40,1000,3000,FPGA_68_1_10,68,1,10,F2A_4834,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,330,40,1000,3000,FPGA_68_1_11,68,1,11,F2A_4835,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,330,40,1000,3000,FPGA_68_1_12,68,1,12,F2A_4836,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,330,40,1000,3000,FPGA_68_1_13,68,1,13,F2A_4837,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_68_1_14,68,1,14,F2A_4838,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_68_1_15,68,1,15,F2A_4839,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_68_1_16,68,1,16,F2A_4840,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_68_1_17,68,1,17,F2A_4841,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_68_1_18,68,1,18,F2A_4842,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_68_1_19,68,1,19,F2A_4843,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_68_1_20,68,1,20,F2A_4844,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,720,40,1000,6000,FPGA_68_1_21,68,1,21,F2A_4845,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_68_1_22,68,1,22,F2A_4846,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_68_1_23,68,1,23,F2A_4847,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_68_1_24,68,1,24,F2A_4848,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_68_1_25,68,1,25,F2A_4849,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_68_1_26,68,1,26,F2A_4850,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_68_1_27,68,1,27,F2A_4851,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,720,40,1000,6000,FPGA_68_1_28,68,1,28,F2A_4852,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,460,40,1000,4000,FPGA_68_1_48,68,1,48,A2F_4872,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,460,40,1000,4000,FPGA_68_1_49,68,1,49,A2F_4873,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,460,40,1000,4000,FPGA_68_1_50,68,1,50,A2F_4874,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_68_1_51,68,1,51,A2F_4875,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_68_1_52,68,1,52,A2F_4876,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_68_1_53,68,1,53,A2F_4877,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_68_1_54,68,1,54,A2F_4878,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_68_1_55,68,1,55,A2F_4879,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_68_1_56,68,1,56,A2F_4880,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_68_1_57,68,1,57,A2F_4881,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,590,40,1000,5000,FPGA_68_1_58,68,1,58,A2F_4882,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,980,40,2000,1000,FPGA_68_1_59,68,1,59,A2F_4883,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_15,HP_3_14_7P,AD13,980,40,2000,1000,FPGA_68_1_60,68,1,60,A2F_4884,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_16,HP_3_15_7N,AC13,980,40,2000,1000,FPGA_68_1_61,68,1,61,A2F_4885,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,70,40,1000,1000,FPGA_69_1_0,69,1,0,F2A_4896,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_69_1_1,69,1,1,F2A_4897,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_69_1_2,69,1,2,F2A_4898,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_69_1_3,69,1,3,F2A_4899,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_69_1_4,69,1,4,F2A_4900,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_69_1_5,69,1,5,F2A_4901,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_69_1_6,69,1,6,F2A_4902,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_69_1_7,69,1,7,F2A_4903,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_69_1_8,69,1,8,F2A_4904,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,200,40,1000,2000,FPGA_69_1_9,69,1,9,F2A_4905,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,330,40,1000,3000,FPGA_69_1_10,69,1,10,F2A_4906,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,330,40,1000,3000,FPGA_69_1_11,69,1,11,F2A_4907,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,330,40,1000,3000,FPGA_69_1_12,69,1,12,F2A_4908,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,330,40,1000,3000,FPGA_69_1_13,69,1,13,F2A_4909,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_69_1_14,69,1,14,F2A_4910,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_69_1_15,69,1,15,F2A_4911,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_69_1_16,69,1,16,F2A_4912,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_69_1_17,69,1,17,F2A_4913,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_69_1_18,69,1,18,F2A_4914,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_69_1_19,69,1,19,F2A_4915,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_69_1_20,69,1,20,F2A_4916,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,720,40,1000,6000,FPGA_69_1_21,69,1,21,F2A_4917,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_69_1_22,69,1,22,F2A_4918,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_69_1_23,69,1,23,F2A_4919,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_69_1_24,69,1,24,F2A_4920,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_69_1_25,69,1,25,F2A_4921,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_69_1_26,69,1,26,F2A_4922,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_69_1_27,69,1,27,F2A_4923,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,720,40,1000,6000,FPGA_69_1_28,69,1,28,F2A_4924,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,460,40,1000,4000,FPGA_69_1_48,69,1,48,A2F_4944,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,460,40,1000,4000,FPGA_69_1_49,69,1,49,A2F_4945,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,460,40,1000,4000,FPGA_69_1_50,69,1,50,A2F_4946,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_69_1_51,69,1,51,A2F_4947,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_69_1_52,69,1,52,A2F_4948,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_69_1_53,69,1,53,A2F_4949,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_69_1_54,69,1,54,A2F_4950,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_69_1_55,69,1,55,A2F_4951,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_69_1_56,69,1,56,A2F_4952,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_69_1_57,69,1,57,A2F_4953,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,590,40,1000,5000,FPGA_69_1_58,69,1,58,A2F_4954,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,980,40,2000,1000,FPGA_69_1_59,69,1,59,A2F_4955,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_17,HP_3_16_8P,AH14,980,40,2000,1000,FPGA_69_1_60,69,1,60,A2F_4956,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_18,HP_3_17_8N,AC17,980,40,2000,1000,FPGA_69_1_61,69,1,61,A2F_4957,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,70,40,1000,1000,FPGA_70_1_0,70,1,0,F2A_4968,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_70_1_1,70,1,1,F2A_4969,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_70_1_2,70,1,2,F2A_4970,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_70_1_3,70,1,3,F2A_4971,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_70_1_4,70,1,4,F2A_4972,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_70_1_5,70,1,5,F2A_4973,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_70_1_6,70,1,6,F2A_4974,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_70_1_7,70,1,7,F2A_4975,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_70_1_8,70,1,8,F2A_4976,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,200,40,1000,2000,FPGA_70_1_9,70,1,9,F2A_4977,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,330,40,1000,3000,FPGA_70_1_10,70,1,10,F2A_4978,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,330,40,1000,3000,FPGA_70_1_11,70,1,11,F2A_4979,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,330,40,1000,3000,FPGA_70_1_12,70,1,12,F2A_4980,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,330,40,1000,3000,FPGA_70_1_13,70,1,13,F2A_4981,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_70_1_14,70,1,14,F2A_4982,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_70_1_15,70,1,15,F2A_4983,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_70_1_16,70,1,16,F2A_4984,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_70_1_17,70,1,17,F2A_4985,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_70_1_18,70,1,18,F2A_4986,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_70_1_19,70,1,19,F2A_4987,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_70_1_20,70,1,20,F2A_4988,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,720,40,1000,6000,FPGA_70_1_21,70,1,21,F2A_4989,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_70_1_22,70,1,22,F2A_4990,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_70_1_23,70,1,23,F2A_4991,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_70_1_24,70,1,24,F2A_4992,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_70_1_25,70,1,25,F2A_4993,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_70_1_26,70,1,26,F2A_4994,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_70_1_27,70,1,27,F2A_4995,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,720,40,1000,6000,FPGA_70_1_28,70,1,28,F2A_4996,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,460,40,1000,4000,FPGA_70_1_48,70,1,48,A2F_5016,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,460,40,1000,4000,FPGA_70_1_49,70,1,49,A2F_5017,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,460,40,1000,4000,FPGA_70_1_50,70,1,50,A2F_5018,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_70_1_51,70,1,51,A2F_5019,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_70_1_52,70,1,52,A2F_5020,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_70_1_53,70,1,53,A2F_5021,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_70_1_54,70,1,54,A2F_5022,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_70_1_55,70,1,55,A2F_5023,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_70_1_56,70,1,56,A2F_5024,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_70_1_57,70,1,57,A2F_5025,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,590,40,1000,5000,FPGA_70_1_58,70,1,58,A2F_5026,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,980,40,2000,1000,FPGA_70_1_59,70,1,59,A2F_5027,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_19,HP_3_18_9P,AG15,980,40,2000,1000,FPGA_70_1_60,70,1,60,A2F_5028,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_20,HP_3_19_9N,AA16,980,40,2000,1000,FPGA_70_1_61,70,1,61,A2F_5029,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_71_1_0,71,1,0,F2A_5040,f2g_addr[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_71_1_1,71,1,1,F2A_5041,f2g_addr[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_71_1_2,71,1,2,F2A_5042,f2g_addr[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_71_1_3,71,1,3,F2A_5043,f2g_addr[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_71_1_4,71,1,4,F2A_5044,f2g_addr[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_71_1_5,71,1,5,F2A_5045,f2g_trx_dly_ld,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_71_1_6,71,1,6,F2A_5046,f2g_trx_dly_adj,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_71_1_7,71,1,7,F2A_5047,f2g_trx_dly_inc,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_71_1_8,71,1,8,F2A_5048,f2g_rx_bitslip_adj,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_71_1_48,71,1,48,A2F_5088,g2f_trx_dly_tap[0],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_71_1_49,71,1,49,A2F_5089,g2f_trx_dly_tap[1],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_71_1_50,71,1,50,A2F_5090,g2f_trx_dly_tap[2],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_71_1_51,71,1,51,A2F_5091,g2f_trx_dly_tap[3],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_71_1_52,71,1,52,A2F_5092,g2f_trx_dly_tap[4],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_71_1_53,71,1,53,A2F_5093,g2f_trx_dly_tap[5],Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_71_1_54,71,1,54,A2F_5094,g2f_rx_dpa_lock,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_71_1_55,71,1,55,A2F_5095,g2f_rx_dpa_error,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_71_1_56,71,1,56,A2F_5096,g2f_rx_dpa_phase[0],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_71_1_57,71,1,57,A2F_5097,g2f_rx_dpa_phase[1],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_71_1_58,71,1,58,A2F_5098,g2f_rx_dpa_phase[2],,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,70,40,1000,1000,FPGA_72_1_0,72,1,0,F2A_5112,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_72_1_1,72,1,1,F2A_5113,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_72_1_2,72,1,2,F2A_5114,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_72_1_3,72,1,3,F2A_5115,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_72_1_4,72,1,4,F2A_5116,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_72_1_5,72,1,5,F2A_5117,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_72_1_6,72,1,6,F2A_5118,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_72_1_7,72,1,7,F2A_5119,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_72_1_8,72,1,8,F2A_5120,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,200,40,1000,2000,FPGA_72_1_9,72,1,9,F2A_5121,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_72_1_10,72,1,10,F2A_5122,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_72_1_11,72,1,11,F2A_5123,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_72_1_12,72,1,12,F2A_5124,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,330,40,1000,3000,FPGA_72_1_13,72,1,13,F2A_5125,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_72_1_14,72,1,14,F2A_5126,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_72_1_15,72,1,15,F2A_5127,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_72_1_16,72,1,16,F2A_5128,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_72_1_17,72,1,17,F2A_5129,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_72_1_18,72,1,18,F2A_5130,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_72_1_19,72,1,19,F2A_5131,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_72_1_20,72,1,20,F2A_5132,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,720,40,1000,6000,FPGA_72_1_21,72,1,21,F2A_5133,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_72_1_22,72,1,22,F2A_5134,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_72_1_23,72,1,23,F2A_5135,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_72_1_24,72,1,24,F2A_5136,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_72_1_25,72,1,25,F2A_5137,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_72_1_26,72,1,26,F2A_5138,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_72_1_27,72,1,27,F2A_5139,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,720,40,1000,6000,FPGA_72_1_28,72,1,28,F2A_5140,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_72_1_48,72,1,48,A2F_5160,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_72_1_49,72,1,49,A2F_5161,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,460,40,1000,4000,FPGA_72_1_50,72,1,50,A2F_5162,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_72_1_51,72,1,51,A2F_5163,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_72_1_52,72,1,52,A2F_5164,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_72_1_53,72,1,53,A2F_5165,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_72_1_54,72,1,54,A2F_5166,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_72_1_55,72,1,55,A2F_5167,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_72_1_56,72,1,56,A2F_5168,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_72_1_57,72,1,57,A2F_5169,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,590,40,1000,5000,FPGA_72_1_58,72,1,58,A2F_5170,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,980,40,2000,1000,FPGA_72_1_59,72,1,59,A2F_5171,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_21,HP_3_20_10P,AB15,980,40,2000,1000,FPGA_72_1_60,72,1,60,A2F_5172,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_22,HP_3_21_10N,AG13,980,40,2000,1000,FPGA_72_1_61,72,1,61,A2F_5173,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,70,40,1000,1000,FPGA_73_1_0,73,1,0,F2A_5184,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_73_1_1,73,1,1,F2A_5185,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_73_1_2,73,1,2,F2A_5186,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_73_1_3,73,1,3,F2A_5187,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_73_1_4,73,1,4,F2A_5188,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_73_1_5,73,1,5,F2A_5189,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_73_1_6,73,1,6,F2A_5190,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_73_1_7,73,1,7,F2A_5191,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_73_1_8,73,1,8,F2A_5192,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,200,40,1000,2000,FPGA_73_1_9,73,1,9,F2A_5193,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,330,40,1000,3000,FPGA_73_1_10,73,1,10,F2A_5194,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,330,40,1000,3000,FPGA_73_1_11,73,1,11,F2A_5195,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,330,40,1000,3000,FPGA_73_1_12,73,1,12,F2A_5196,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,330,40,1000,3000,FPGA_73_1_13,73,1,13,F2A_5197,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_73_1_14,73,1,14,F2A_5198,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_73_1_15,73,1,15,F2A_5199,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_73_1_16,73,1,16,F2A_5200,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_73_1_17,73,1,17,F2A_5201,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_73_1_18,73,1,18,F2A_5202,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_73_1_19,73,1,19,F2A_5203,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_73_1_20,73,1,20,F2A_5204,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,720,40,1000,6000,FPGA_73_1_21,73,1,21,F2A_5205,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_73_1_22,73,1,22,F2A_5206,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_73_1_23,73,1,23,F2A_5207,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_73_1_24,73,1,24,F2A_5208,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_73_1_25,73,1,25,F2A_5209,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_73_1_26,73,1,26,F2A_5210,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_73_1_27,73,1,27,F2A_5211,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,720,40,1000,6000,FPGA_73_1_28,73,1,28,F2A_5212,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,460,40,1000,4000,FPGA_73_1_48,73,1,48,A2F_5232,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,460,40,1000,4000,FPGA_73_1_49,73,1,49,A2F_5233,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,460,40,1000,4000,FPGA_73_1_50,73,1,50,A2F_5234,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_73_1_51,73,1,51,A2F_5235,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_73_1_52,73,1,52,A2F_5236,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_73_1_53,73,1,53,A2F_5237,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_73_1_54,73,1,54,A2F_5238,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_73_1_55,73,1,55,A2F_5239,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_73_1_56,73,1,56,A2F_5240,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_73_1_57,73,1,57,A2F_5241,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,590,40,1000,5000,FPGA_73_1_58,73,1,58,A2F_5242,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,980,40,2000,1000,FPGA_73_1_59,73,1,59,A2F_5243,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_23,HP_3_22_11P,AG14,980,40,2000,1000,FPGA_73_1_60,73,1,60,A2F_5244,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_24,HP_3_23_11N,AE12,980,40,2000,1000,FPGA_73_1_61,73,1,61,A2F_5245,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,70,40,1000,1000,FPGA_74_1_0,74,1,0,F2A_5256,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_74_1_1,74,1,1,F2A_5257,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_74_1_2,74,1,2,F2A_5258,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_74_1_3,74,1,3,F2A_5259,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_74_1_4,74,1,4,F2A_5260,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_74_1_5,74,1,5,F2A_5261,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_74_1_6,74,1,6,F2A_5262,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_74_1_7,74,1,7,F2A_5263,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_74_1_8,74,1,8,F2A_5264,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,200,40,1000,2000,FPGA_74_1_9,74,1,9,F2A_5265,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,330,40,1000,3000,FPGA_74_1_10,74,1,10,F2A_5266,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,330,40,1000,3000,FPGA_74_1_11,74,1,11,F2A_5267,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,330,40,1000,3000,FPGA_74_1_12,74,1,12,F2A_5268,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,330,40,1000,3000,FPGA_74_1_13,74,1,13,F2A_5269,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_74_1_14,74,1,14,F2A_5270,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_74_1_15,74,1,15,F2A_5271,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_74_1_16,74,1,16,F2A_5272,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_74_1_17,74,1,17,F2A_5273,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_74_1_18,74,1,18,F2A_5274,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_74_1_19,74,1,19,F2A_5275,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_74_1_20,74,1,20,F2A_5276,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,720,40,1000,6000,FPGA_74_1_21,74,1,21,F2A_5277,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_74_1_22,74,1,22,F2A_5278,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_74_1_23,74,1,23,F2A_5279,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_74_1_24,74,1,24,F2A_5280,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_74_1_25,74,1,25,F2A_5281,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_74_1_26,74,1,26,F2A_5282,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_74_1_27,74,1,27,F2A_5283,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,720,40,1000,6000,FPGA_74_1_28,74,1,28,F2A_5284,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,460,40,1000,4000,FPGA_74_1_48,74,1,48,A2F_5304,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,460,40,1000,4000,FPGA_74_1_49,74,1,49,A2F_5305,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,460,40,1000,4000,FPGA_74_1_50,74,1,50,A2F_5306,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_74_1_51,74,1,51,A2F_5307,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_74_1_52,74,1,52,A2F_5308,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_74_1_53,74,1,53,A2F_5309,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_74_1_54,74,1,54,A2F_5310,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_74_1_55,74,1,55,A2F_5311,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_74_1_56,74,1,56,A2F_5312,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_74_1_57,74,1,57,A2F_5313,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,590,40,1000,5000,FPGA_74_1_58,74,1,58,A2F_5314,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,980,40,2000,1000,FPGA_74_1_59,74,1,59,A2F_5315,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_25,HP_3_24_12P,AG16,980,40,2000,1000,FPGA_74_1_60,74,1,60,A2F_5316,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_26,HP_3_25_12N,AF13,980,40,2000,1000,FPGA_74_1_61,74,1,61,A2F_5317,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,70,40,1000,1000,FPGA_75_1_0,75,1,0,F2A_5328,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_75_1_1,75,1,1,F2A_5329,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_75_1_2,75,1,2,F2A_5330,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_75_1_3,75,1,3,F2A_5331,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_75_1_4,75,1,4,F2A_5332,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_75_1_5,75,1,5,F2A_5333,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_75_1_6,75,1,6,F2A_5334,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_75_1_7,75,1,7,F2A_5335,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_75_1_8,75,1,8,F2A_5336,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,200,40,1000,2000,FPGA_75_1_9,75,1,9,F2A_5337,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,330,40,1000,3000,FPGA_75_1_10,75,1,10,F2A_5338,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,330,40,1000,3000,FPGA_75_1_11,75,1,11,F2A_5339,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,330,40,1000,3000,FPGA_75_1_12,75,1,12,F2A_5340,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,330,40,1000,3000,FPGA_75_1_13,75,1,13,F2A_5341,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_75_1_14,75,1,14,F2A_5342,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_75_1_15,75,1,15,F2A_5343,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_75_1_16,75,1,16,F2A_5344,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_75_1_17,75,1,17,F2A_5345,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_75_1_18,75,1,18,F2A_5346,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_75_1_19,75,1,19,F2A_5347,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_75_1_20,75,1,20,F2A_5348,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,720,40,1000,6000,FPGA_75_1_21,75,1,21,F2A_5349,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_75_1_22,75,1,22,F2A_5350,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_75_1_23,75,1,23,F2A_5351,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_75_1_24,75,1,24,F2A_5352,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_75_1_25,75,1,25,F2A_5353,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_75_1_26,75,1,26,F2A_5354,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_75_1_27,75,1,27,F2A_5355,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,720,40,1000,6000,FPGA_75_1_28,75,1,28,F2A_5356,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,460,40,1000,4000,FPGA_75_1_48,75,1,48,A2F_5376,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,460,40,1000,4000,FPGA_75_1_49,75,1,49,A2F_5377,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,460,40,1000,4000,FPGA_75_1_50,75,1,50,A2F_5378,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_75_1_51,75,1,51,A2F_5379,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_75_1_52,75,1,52,A2F_5380,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_75_1_53,75,1,53,A2F_5381,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_75_1_54,75,1,54,A2F_5382,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_75_1_55,75,1,55,A2F_5383,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_75_1_56,75,1,56,A2F_5384,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_75_1_57,75,1,57,A2F_5385,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,590,40,1000,5000,FPGA_75_1_58,75,1,58,A2F_5386,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,980,40,2000,1000,FPGA_75_1_59,75,1,59,A2F_5387,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_27,HP_3_26_13P,AD17,980,40,2000,1000,FPGA_75_1_60,75,1,60,A2F_5388,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_28,HP_3_27_13N,AC14,980,40,2000,1000,FPGA_75_1_61,75,1,61,A2F_5389,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,70,40,1000,1000,FPGA_76_1_0,76,1,0,F2A_5400,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_76_1_1,76,1,1,F2A_5401,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_76_1_2,76,1,2,F2A_5402,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_76_1_3,76,1,3,F2A_5403,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_76_1_4,76,1,4,F2A_5404,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_76_1_5,76,1,5,F2A_5405,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_76_1_6,76,1,6,F2A_5406,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_76_1_7,76,1,7,F2A_5407,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_76_1_8,76,1,8,F2A_5408,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,200,40,1000,2000,FPGA_76_1_9,76,1,9,F2A_5409,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,330,40,1000,3000,FPGA_76_1_10,76,1,10,F2A_5410,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,330,40,1000,3000,FPGA_76_1_11,76,1,11,F2A_5411,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,330,40,1000,3000,FPGA_76_1_12,76,1,12,F2A_5412,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,330,40,1000,3000,FPGA_76_1_13,76,1,13,F2A_5413,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_76_1_14,76,1,14,F2A_5414,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_76_1_15,76,1,15,F2A_5415,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_76_1_16,76,1,16,F2A_5416,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_76_1_17,76,1,17,F2A_5417,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_76_1_18,76,1,18,F2A_5418,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_76_1_19,76,1,19,F2A_5419,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_76_1_20,76,1,20,F2A_5420,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,720,40,1000,6000,FPGA_76_1_21,76,1,21,F2A_5421,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_76_1_22,76,1,22,F2A_5422,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_76_1_23,76,1,23,F2A_5423,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_76_1_24,76,1,24,F2A_5424,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_76_1_25,76,1,25,F2A_5425,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_76_1_26,76,1,26,F2A_5426,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_76_1_27,76,1,27,F2A_5427,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,720,40,1000,6000,FPGA_76_1_28,76,1,28,F2A_5428,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,460,40,1000,4000,FPGA_76_1_48,76,1,48,A2F_5448,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,460,40,1000,4000,FPGA_76_1_49,76,1,49,A2F_5449,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,460,40,1000,4000,FPGA_76_1_50,76,1,50,A2F_5450,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_76_1_51,76,1,51,A2F_5451,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_76_1_52,76,1,52,A2F_5452,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_76_1_53,76,1,53,A2F_5453,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_76_1_54,76,1,54,A2F_5454,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_76_1_55,76,1,55,A2F_5455,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_76_1_56,76,1,56,A2F_5456,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_76_1_57,76,1,57,A2F_5457,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,590,40,1000,5000,FPGA_76_1_58,76,1,58,A2F_5458,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,980,40,2000,1000,FPGA_76_1_59,76,1,59,A2F_5459,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_29,HP_3_CC_28_14P,AF14,980,40,2000,1000,FPGA_76_1_60,76,1,60,A2F_5460,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_30,HP_3_CC_29_14N,AA14,980,40,2000,1000,FPGA_76_1_61,76,1,61,A2F_5461,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,70,40,1000,1000,FPGA_77_1_0,77,1,0,F2A_5472,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_77_1_1,77,1,1,F2A_5473,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_77_1_2,77,1,2,F2A_5474,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_77_1_3,77,1,3,F2A_5475,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_77_1_4,77,1,4,F2A_5476,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_77_1_5,77,1,5,F2A_5477,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_77_1_6,77,1,6,F2A_5478,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_77_1_7,77,1,7,F2A_5479,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_77_1_8,77,1,8,F2A_5480,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,200,40,1000,2000,FPGA_77_1_9,77,1,9,F2A_5481,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,330,40,1000,3000,FPGA_77_1_10,77,1,10,F2A_5482,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,330,40,1000,3000,FPGA_77_1_11,77,1,11,F2A_5483,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,330,40,1000,3000,FPGA_77_1_12,77,1,12,F2A_5484,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,330,40,1000,3000,FPGA_77_1_13,77,1,13,F2A_5485,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_77_1_14,77,1,14,F2A_5486,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_77_1_15,77,1,15,F2A_5487,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_77_1_16,77,1,16,F2A_5488,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_77_1_17,77,1,17,F2A_5489,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_77_1_18,77,1,18,F2A_5490,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_77_1_19,77,1,19,F2A_5491,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_77_1_20,77,1,20,F2A_5492,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,720,40,1000,6000,FPGA_77_1_21,77,1,21,F2A_5493,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_77_1_22,77,1,22,F2A_5494,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_77_1_23,77,1,23,F2A_5495,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_77_1_24,77,1,24,F2A_5496,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_77_1_25,77,1,25,F2A_5497,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_77_1_26,77,1,26,F2A_5498,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_77_1_27,77,1,27,F2A_5499,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,720,40,1000,6000,FPGA_77_1_28,77,1,28,F2A_5500,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,460,40,1000,4000,FPGA_77_1_48,77,1,48,A2F_5520,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,460,40,1000,4000,FPGA_77_1_49,77,1,49,A2F_5521,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,460,40,1000,4000,FPGA_77_1_50,77,1,50,A2F_5522,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_77_1_51,77,1,51,A2F_5523,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_77_1_52,77,1,52,A2F_5524,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_77_1_53,77,1,53,A2F_5525,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_77_1_54,77,1,54,A2F_5526,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_77_1_55,77,1,55,A2F_5527,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_77_1_56,77,1,56,A2F_5528,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_77_1_57,77,1,57,A2F_5529,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,590,40,1000,5000,FPGA_77_1_58,77,1,58,A2F_5530,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,980,40,2000,1000,FPGA_77_1_59,77,1,59,A2F_5531,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_31,HP_3_30_15P,AA13,980,40,2000,1000,FPGA_77_1_60,77,1,60,A2F_5532,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_32,HP_3_31_15N,AB14,980,40,2000,1000,FPGA_77_1_61,77,1,61,A2F_5533,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,70,40,1000,1000,FPGA_78_1_0,78,1,0,F2A_5544,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_78_1_1,78,1,1,F2A_5545,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_78_1_2,78,1,2,F2A_5546,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_78_1_3,78,1,3,F2A_5547,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_78_1_4,78,1,4,F2A_5548,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_78_1_5,78,1,5,F2A_5549,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_78_1_6,78,1,6,F2A_5550,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_78_1_7,78,1,7,F2A_5551,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_78_1_8,78,1,8,F2A_5552,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,200,40,1000,2000,FPGA_78_1_9,78,1,9,F2A_5553,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,330,40,1000,3000,FPGA_78_1_10,78,1,10,F2A_5554,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,330,40,1000,3000,FPGA_78_1_11,78,1,11,F2A_5555,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,330,40,1000,3000,FPGA_78_1_12,78,1,12,F2A_5556,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,330,40,1000,3000,FPGA_78_1_13,78,1,13,F2A_5557,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_78_1_14,78,1,14,F2A_5558,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_78_1_15,78,1,15,F2A_5559,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_78_1_16,78,1,16,F2A_5560,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_78_1_17,78,1,17,F2A_5561,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_78_1_18,78,1,18,F2A_5562,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_78_1_19,78,1,19,F2A_5563,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_78_1_20,78,1,20,F2A_5564,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,720,40,1000,6000,FPGA_78_1_21,78,1,21,F2A_5565,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_78_1_22,78,1,22,F2A_5566,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_78_1_23,78,1,23,F2A_5567,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_78_1_24,78,1,24,F2A_5568,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_78_1_25,78,1,25,F2A_5569,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_78_1_26,78,1,26,F2A_5570,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_78_1_27,78,1,27,F2A_5571,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,720,40,1000,6000,FPGA_78_1_28,78,1,28,F2A_5572,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,460,40,1000,4000,FPGA_78_1_48,78,1,48,A2F_5592,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,460,40,1000,4000,FPGA_78_1_49,78,1,49,A2F_5593,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,460,40,1000,4000,FPGA_78_1_50,78,1,50,A2F_5594,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_78_1_51,78,1,51,A2F_5595,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_78_1_52,78,1,52,A2F_5596,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_78_1_53,78,1,53,A2F_5597,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_78_1_54,78,1,54,A2F_5598,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_78_1_55,78,1,55,A2F_5599,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_78_1_56,78,1,56,A2F_5600,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_78_1_57,78,1,57,A2F_5601,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,590,40,1000,5000,FPGA_78_1_58,78,1,58,A2F_5602,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,980,40,2000,1000,FPGA_78_1_59,78,1,59,A2F_5603,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_33,HP_3_32_16P,AC12,980,40,2000,1000,FPGA_78_1_60,78,1,60,A2F_5604,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_34,HP_3_33_16N,AE14,980,40,2000,1000,FPGA_78_1_61,78,1,61,A2F_5605,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,70,40,1000,1000,FPGA_79_1_0,79,1,0,F2A_5616,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_79_1_1,79,1,1,F2A_5617,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_79_1_2,79,1,2,F2A_5618,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_79_1_3,79,1,3,F2A_5619,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_79_1_4,79,1,4,F2A_5620,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_79_1_5,79,1,5,F2A_5621,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_79_1_6,79,1,6,F2A_5622,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_79_1_7,79,1,7,F2A_5623,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_79_1_8,79,1,8,F2A_5624,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,200,40,1000,2000,FPGA_79_1_9,79,1,9,F2A_5625,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,330,40,1000,3000,FPGA_79_1_10,79,1,10,F2A_5626,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,330,40,1000,3000,FPGA_79_1_11,79,1,11,F2A_5627,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,330,40,1000,3000,FPGA_79_1_12,79,1,12,F2A_5628,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,330,40,1000,3000,FPGA_79_1_13,79,1,13,F2A_5629,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_79_1_14,79,1,14,F2A_5630,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_79_1_15,79,1,15,F2A_5631,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_79_1_16,79,1,16,F2A_5632,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_79_1_17,79,1,17,F2A_5633,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_79_1_18,79,1,18,F2A_5634,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_79_1_19,79,1,19,F2A_5635,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_79_1_20,79,1,20,F2A_5636,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,720,40,1000,6000,FPGA_79_1_21,79,1,21,F2A_5637,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_79_1_22,79,1,22,F2A_5638,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_79_1_23,79,1,23,F2A_5639,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_79_1_24,79,1,24,F2A_5640,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_79_1_25,79,1,25,F2A_5641,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_79_1_26,79,1,26,F2A_5642,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_79_1_27,79,1,27,F2A_5643,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,720,40,1000,6000,FPGA_79_1_28,79,1,28,F2A_5644,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,460,40,1000,4000,FPGA_79_1_48,79,1,48,A2F_5664,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,460,40,1000,4000,FPGA_79_1_49,79,1,49,A2F_5665,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,460,40,1000,4000,FPGA_79_1_50,79,1,50,A2F_5666,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_79_1_51,79,1,51,A2F_5667,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_79_1_52,79,1,52,A2F_5668,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_79_1_53,79,1,53,A2F_5669,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_79_1_54,79,1,54,A2F_5670,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_79_1_55,79,1,55,A2F_5671,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_79_1_56,79,1,56,A2F_5672,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_79_1_57,79,1,57,A2F_5673,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,590,40,1000,5000,FPGA_79_1_58,79,1,58,A2F_5674,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,980,40,2000,1000,FPGA_79_1_59,79,1,59,A2F_5675,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_35,HP_3_34_17P,AB12,980,40,2000,1000,FPGA_79_1_60,79,1,60,A2F_5676,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_36,HP_3_35_17N,AH17,980,40,2000,1000,FPGA_79_1_61,79,1,61,A2F_5677,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,70,40,1000,1000,FPGA_80_1_0,80,1,0,F2A_5688,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_80_1_1,80,1,1,F2A_5689,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_80_1_2,80,1,2,F2A_5690,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_80_1_3,80,1,3,F2A_5691,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_80_1_4,80,1,4,F2A_5692,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_80_1_5,80,1,5,F2A_5693,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_80_1_6,80,1,6,F2A_5694,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_80_1_7,80,1,7,F2A_5695,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_80_1_8,80,1,8,F2A_5696,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,200,40,1000,2000,FPGA_80_1_9,80,1,9,F2A_5697,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,330,40,1000,3000,FPGA_80_1_10,80,1,10,F2A_5698,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,330,40,1000,3000,FPGA_80_1_11,80,1,11,F2A_5699,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,330,40,1000,3000,FPGA_80_1_12,80,1,12,F2A_5700,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,330,40,1000,3000,FPGA_80_1_13,80,1,13,F2A_5701,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_80_1_14,80,1,14,F2A_5702,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_80_1_15,80,1,15,F2A_5703,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_80_1_16,80,1,16,F2A_5704,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_80_1_17,80,1,17,F2A_5705,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_80_1_18,80,1,18,F2A_5706,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_80_1_19,80,1,19,F2A_5707,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_80_1_20,80,1,20,F2A_5708,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,720,40,1000,6000,FPGA_80_1_21,80,1,21,F2A_5709,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_80_1_22,80,1,22,F2A_5710,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_80_1_23,80,1,23,F2A_5711,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_80_1_24,80,1,24,F2A_5712,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_80_1_25,80,1,25,F2A_5713,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_80_1_26,80,1,26,F2A_5714,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_80_1_27,80,1,27,F2A_5715,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,720,40,1000,6000,FPGA_80_1_28,80,1,28,F2A_5716,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,460,40,1000,4000,FPGA_80_1_48,80,1,48,A2F_5736,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,460,40,1000,4000,FPGA_80_1_49,80,1,49,A2F_5737,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,460,40,1000,4000,FPGA_80_1_50,80,1,50,A2F_5738,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_80_1_51,80,1,51,A2F_5739,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_80_1_52,80,1,52,A2F_5740,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_80_1_53,80,1,53,A2F_5741,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_80_1_54,80,1,54,A2F_5742,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_80_1_55,80,1,55,A2F_5743,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_80_1_56,80,1,56,A2F_5744,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_80_1_57,80,1,57,A2F_5745,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,590,40,1000,5000,FPGA_80_1_58,80,1,58,A2F_5746,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,980,40,2000,1000,FPGA_80_1_59,80,1,59,A2F_5747,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_37,HP_3_36_18P,AG17,980,40,2000,1000,FPGA_80_1_60,80,1,60,A2F_5748,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_38,HP_3_37_18N,AF17,980,40,2000,1000,FPGA_80_1_61,80,1,61,A2F_5749,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,70,40,1000,1000,FPGA_81_1_0,81,1,0,F2A_5760,f2g_rx_sfifo_reset_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_81_1_1,81,1,1,F2A_5761,f2g_rx_dpa_restart_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_81_1_2,81,1,2,F2A_5762,f2g_trx_reset_n_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_81_1_3,81,1,3,F2A_5763,f2g_in_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_81_1_4,81,1,4,F2A_5764,f2g_tx_oe_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_81_1_5,81,1,5,F2A_5765,f2g_tx_dvalid_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_81_1_6,81,1,6,F2A_5766,f2g_tx_out[0]_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_81_1_7,81,1,7,F2A_5767,f2g_tx_out[1]_A,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_81_1_8,81,1,8,F2A_5768,f2g_tx_out[2]_A,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,200,40,1000,2000,FPGA_81_1_9,81,1,9,F2A_5769,f2g_tx_out[3]_A,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,330,40,1000,3000,FPGA_81_1_10,81,1,10,F2A_5770,f2g_tx_out[4]_A,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,330,40,1000,3000,FPGA_81_1_11,81,1,11,F2A_5771,f2g_tx_out[5]_A,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,330,40,1000,3000,FPGA_81_1_12,81,1,12,F2A_5772,f2g_tx_out[6]_A,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,330,40,1000,3000,FPGA_81_1_13,81,1,13,F2A_5773,f2g_tx_out[7]_A,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_81_1_14,81,1,14,F2A_5774,f2g_tx_out[8]_A,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_81_1_15,81,1,15,F2A_5775,f2g_tx_out[9]_A,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_81_1_16,81,1,16,F2A_5776,f2g_tx_clk_en_A,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_81_1_17,81,1,17,F2A_5777,f2g_trx_hs_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_81_1_18,81,1,18,F2A_5778,f2g_trx_lp_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_81_1_19,81,1,19,F2A_5779,f2g_tx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_81_1_20,81,1,20,F2A_5780,f2g_tx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,720,40,1000,6000,FPGA_81_1_21,81,1,21,F2A_5781,f2g_rx_term_en,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_81_1_22,81,1,22,F2A_5782,f2g_rx_sfifo_reset_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_81_1_23,81,1,23,F2A_5783,f2g_rx_dpa_restart_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_81_1_24,81,1,24,F2A_5784,f2g_trx_reset_n_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_81_1_25,81,1,25,F2A_5785,f2g_in_en_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_81_1_26,81,1,26,F2A_5786,f2g_tx_oe_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_81_1_27,81,1,27,F2A_5787,f2g_tx_dvalid_B,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,720,40,1000,6000,FPGA_81_1_28,81,1,28,F2A_5788,f2g_tx_clk_en_B,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,460,40,1000,4000,FPGA_81_1_48,81,1,48,A2F_5808,g2f_rx_dvalid_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,460,40,1000,4000,FPGA_81_1_49,81,1,49,A2F_5809,g2f_rx_in[0]_A,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,460,40,1000,4000,FPGA_81_1_50,81,1,50,A2F_5810,g2f_rx_in[1]_A,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_81_1_51,81,1,51,A2F_5811,g2f_rx_in[2]_A,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_81_1_52,81,1,52,A2F_5812,g2f_rx_in[3]_A,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_81_1_53,81,1,53,A2F_5813,g2f_rx_in[4]_A,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_81_1_54,81,1,54,A2F_5814,g2f_rx_in[5]_A,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_81_1_55,81,1,55,A2F_5815,g2f_rx_in[6]_A,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,,,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_81_1_56,81,1,56,A2F_5816,g2f_rx_in[7]_A,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,,,,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_81_1_57,81,1,57,A2F_5817,g2f_rx_in[8]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,,,,,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,590,40,1000,5000,FPGA_81_1_58,81,1,58,A2F_5818,g2f_rx_in[9]_A,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,980,40,2000,1000,FPGA_81_1_59,81,1,59,A2F_5819,g2f_rx_lp_dp,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_39,HP_3_38_19P,AC15,980,40,2000,1000,FPGA_81_1_60,81,1,60,A2F_5820,g2f_rx_lp_dn,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,,,,,,,,,,,,,,,,,,,,,,,,,,
GBOX GPIO,Bank_H_3_40,HP_3_39_19N,AB17,980,40,2000,1000,FPGA_81_1_61,81,1,61,A2F_5821,g2f_rx_dvalid_B,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Y,Y,Y,Y,Y,Y,,,,,,,,,,,,,,,,,,,,,,,,,,,
USB POWER PINS,USB_AVDD_IO_HV,VCC_USB_IO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
USB POWER PINS,USB_AVDD_IO,VCC_USB_AUX,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
USB POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
USB POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,PUFF_VDD2,VCC_PUF,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PUFF POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DDR POWER PINS,DDR_VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DDR POWER PINS,DDR_VDD_IO,VCC_DDR_IO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DDR POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_SOC_VDDHV,VCC_AUX,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_G2_VDDHV,VCC_AUX,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PLL-5 POWER PINS,PLL_G1_VDDHV,VCC_AUX,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
RC_OSC POWER PINS,RC_OSC_VDD18,VCC_RC_OSC,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_3_VDDIO,VCC_HR_IO_6,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_3_VDDIO,VCC_HR_IO_6,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_3_VDDIO,VCC_HR_IO_6,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_3_VDD1P8,VCC_HR_AUX_6,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDDIO,VCC_HR_IO_5,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_2_VDD1P8,VCC_HR_AUX_5,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDDIO,VCC_HR_IO_4,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VR_1_VDD1P8,VCC_HR_AUX_4,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_3_VDDIO,VCC_HR_IO_3,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_3_VDDIO,VCC_HR_IO_3,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_3_VDDIO,VCC_HR_IO_3,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_3_VDD1P8,VCC_HR_AUX_3,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDDIO,VCC_HR_IO_2,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_2_VDD1P8,VCC_HR_AUX_2,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDDIO,VCC_HR_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_VL_1_VDD1P8,VCC_HR_AUX_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_3_VDDIO,VCC_HP_IO_3,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_3_VDDIO,VCC_HP_IO_3,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_3_VDDIO,VCC_HP_IO_3,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_3_RCAL,HP_RCAL_3,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_VDDIO,VCC_HP_IO_2,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_2_RCAL,HP_RCAL_2,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_VDDIO,VCC_HP_IO_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
FABRIC 9-GPIO BANK POWER PINS,FABRIC_Bank_H_1_RCAL,HP_RCAL_1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,PVT_CTRL_VDDO,VCC_SENSOR,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
PVT CTRL POWER PINS,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDDIO,VCC_SOC_IO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_2_VDD1P8,VCC_SOC_AUX,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDDIO,VCC_BOOT_IO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC HV IO BANK POWER PINS,SOC_GPIO_HV_1_VDD1P8,VCC_BOOT_AUX,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC ETH BANK POWER PINS,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC ETH BANK POWER PINS,SOC_GPIO_HV_ETH_VDDIO,VCC_GBE_IO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC ETH BANK POWER PINS,SOC_GPIO_HV_ETH_VDDIO,VCC_GBE_IO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC ETH BANK POWER PINS,SOC_GPIO_HV_ETH_VDDIO,VCC_GBE_IO,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
SOC ETH BANK POWER PINS,SOC_GPIO_HV_ETH_VDD1P8,VCC_GBE_AUX,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DIGITAL POWER,VDD,VCC_CORE,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
DIGITAL GROUND,VSS,GND,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
