<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:00.150</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.07.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7004690</applicationNumber><claimCount>7</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2023.04.06</openDate><openNumber>10-2023-0047117</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.07.26</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.02.09</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>G06N 3/063</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06J 1/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 신규 구성의 반도체 장치를 제공한다. 디지털 연산기와, 아날로그 연산기와, 제 1 메모리 회로와, 제 2 메모리 회로를 포함하고, 아날로그 연산기, 제 1 메모리 회로, 및 제 2 메모리 회로는 각각 채널 형성 영역에 산화물 반도체를 포함한 트랜지스터를 포함하고, 제 1 메모리 회로는 제 1 가중치 데이터를 디지털 데이터로서 디지털 연산기에 공급하는 기능을 갖고, 디지털 연산기는 제 1 가중치 데이터를 사용하여 적화 연산(product-sum operation)을 수행하는 기능을 갖고, 제 2 메모리 회로는 제 2 가중치 데이터를 아날로그 데이터로서 아날로그 연산기에 공급하는 기능을 갖고, 아날로그 연산기는 제 2 가중치 데이터를 사용하여 적화 연산을 수행하는 기능을 갖고, 아날로그 연산기 및 제 2 메모리 회로에 포함되는 채널 형성 영역에 산화물 반도체를 포함한 트랜지스터 중 적어도 하나에서 소스와 드레인 사이에 흐르는 전류의 양은 상기 트랜지스터가 서브스레숄드 영역에서 동작할 때 흐르는 전류의 양인 반도체 장치이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.02.10</internationOpenDate><internationOpenNumber>WO2022029541</internationOpenNumber><internationalApplicationDate>2021.07.26</internationalApplicationDate><internationalApplicationNumber>PCT/IB2021/056692</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1.  반도체 장치로서, 디지털 연산기와, 아날로그 연산기와, 제 1 메모리 회로와, 제 2 메모리 회로를 포함하고, 상기 아날로그 연산기, 상기 제 1 메모리 회로, 및 상기 제 2 메모리 회로는 각각 채널 형성 영역에 산화물 반도체를 포함한 트랜지스터를 포함하고, 상기 제 1 메모리 회로는 제 1 가중치 데이터를 디지털 데이터로서 상기 디지털 연산기에 공급하는 기능을 갖고, 상기 디지털 연산기는 상기 제 1 가중치 데이터를 사용하여 적화 연산(product-sum operation)을 수행하는 기능을 갖고, 상기 제 2 메모리 회로는 제 2 가중치 데이터를 아날로그 데이터로서 상기 아날로그 연산기에 공급하는 기능을 갖고, 상기 아날로그 연산기는 상기 제 2 가중치 데이터를 사용하여 적화 연산을 수행하는 기능을 갖고, 상기 아날로그 연산기 및 상기 제 2 메모리 회로에 포함되는 채널 형성 영역에 산화물 반도체를 포함한 트랜지스터 중 적어도 하나에서 소스와 드레인 사이에 흐르는 전류의 양은 상기 트랜지스터가 서브스레숄드 영역에서 동작할 때 흐르는 전류의 양인, 반도체 장치.</claim></claimInfo><claimInfo><claim>2.  제 1 항에 있어서, 상기 디지털 연산기는 상기 아날로그 연산기의 동작 시에는 비동작 상태가 되고, 상기 아날로그 연산기는 상기 디지털 연산기의 동작 시에는 비동작 상태가 되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3.  제 1 항 또는 제 2 항에 있어서, 상기 디지털 연산기는 합성곱 연산을 수행하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4.  제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 아날로그 연산기는 전결합 연산(fully connected operation)을 수행하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5.  제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 디지털 연산기는 채널 형성 영역에 실리콘을 포함한 트랜지스터를 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6.  제 5 항에 있어서, 상기 디지털 연산기는 제 1 층에 제공되고, 상기 아날로그 연산기, 상기 제 1 메모리 회로, 및 상기 제 2 메모리 회로는 제 2 층에 제공되고, 상기 제 2 층은 상기 제 1 층 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7.  제 6 항에 있어서, 상기 제 1 메모리 회로는 상기 디지털 연산기와 중첩되어 제공되는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>Takanori MATSUZAKI</engName><name>마츠자키 타카노리</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>Tatsuya ONUKI</engName><name>오누키 타츠야</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>Munehiro KOZUMA</engName><name>코즈마 무네히로</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가...</address><code> </code><country> </country><engName>Takeshi AOKI</engName><name>아오키 타케시</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>Yuki OKAMOTO</engName><name>오카모토 유키</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>Takayuki IKEDA</engName><name>이케다 타카유키</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2020.08.03</priorityApplicationDate><priorityApplicationNumber>JP-P-2020-131673</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.02.09</receiptDate><receiptNumber>1-1-2023-0150533-39</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.03.06</receiptDate><receiptNumber>1-5-2023-0037185-63</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.07.26</receiptDate><receiptNumber>1-1-2024-0814644-29</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.07.26</receiptDate><receiptNumber>1-1-2024-0814646-10</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237004690.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c933a277ccfa4fe39ef9337777f2dd7e574e0ccf70180c09fdfa08ad903d43ed21677963e05514fa1f170727447a7f79f8f17a22abca8fa0ec5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb6aa6226f1513a3166ac2d22f6303114ab9eb0885479ee1f474c9da60f1c6faa7b687bcbb5efd379e36917016c2dc18a5665a6a27e88c394</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>