"use strict";(self.webpackChunkreti_logiche_esercitazioni=self.webpackChunkreti_logiche_esercitazioni||[]).push([[8511],{1145:i=>{i.exports=JSON.parse('{"version":{"pluginId":"default","version":"2025-26","label":"2025-26","banner":null,"badge":true,"noIndex":false,"className":"docs-version-2025-26","isLast":true,"docsSidebars":{"esercitazioniSidebar":[{"type":"link","label":"Esercitazioni di Reti Logiche","href":"/reti-logiche-esercitazioni/","docId":"esercitazioni/Index","unlisted":false},{"type":"link","label":"Introduzione","href":"/reti-logiche-esercitazioni/esercitazioni/Introduzione","docId":"esercitazioni/Introduzione","unlisted":false},{"type":"category","label":"Assembler","collapsible":true,"collapsed":true,"items":[{"type":"link","label":"Ambiente","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Ambiente","docId":"esercitazioni/Assembler/Ambiente","unlisted":false},{"type":"category","label":"Esercitazioni","collapsible":true,"collapsed":true,"items":[{"type":"link","label":"Esercitazione 1","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Esercitazioni/Esercitazione 1","docId":"esercitazioni/Assembler/Esercitazioni/Esercitazione 1","unlisted":true},{"type":"link","label":"Esercitazione 2","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Esercitazioni/Esercitazione 2","docId":"esercitazioni/Assembler/Esercitazioni/Esercitazione 2","unlisted":true},{"type":"link","label":"Esercitazione 3","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Esercitazioni/Esercitazione 3","docId":"esercitazioni/Assembler/Esercitazioni/Esercitazione 3","unlisted":true},{"type":"link","label":"Esercitazione 4","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Esercitazioni/Esercitazione 4","docId":"esercitazioni/Assembler/Esercitazioni/Esercitazione 4","unlisted":true}],"href":"/reti-logiche-esercitazioni/category/esercitazioni"},{"type":"category","label":"Documentazione","collapsible":true,"collapsed":true,"items":[{"type":"link","label":"Architettura x86","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Documentazione/Architettura x86","docId":"esercitazioni/Assembler/Documentazione/Architettura x86","unlisted":false},{"type":"link","label":"Sezione .data","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Documentazione/Sezione DATA","docId":"esercitazioni/Assembler/Documentazione/Sezione DATA","unlisted":false},{"type":"link","label":"Istruzioni x86","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Documentazione/Istruzioni x86","docId":"esercitazioni/Assembler/Documentazione/Istruzioni x86","unlisted":false},{"type":"link","label":"Sottoprogrammi utility","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Documentazione/Sottoprogrammi utility","docId":"esercitazioni/Assembler/Documentazione/Sottoprogrammi utility","unlisted":false},{"type":"link","label":"Debugger gdb","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Documentazione/Debugger gdb","docId":"esercitazioni/Assembler/Documentazione/Debugger gdb","unlisted":false},{"type":"link","label":"Tabella ASCII","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Documentazione/Tabella ASCII","docId":"esercitazioni/Assembler/Documentazione/Tabella ASCII","unlisted":false},{"type":"link","label":"Ambiente e script","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Documentazione/Ambiente e script","docId":"esercitazioni/Assembler/Documentazione/Ambiente e script","unlisted":false}],"href":"/reti-logiche-esercitazioni/category/documentazione"},{"type":"link","label":"Problemi comuni","href":"/reti-logiche-esercitazioni/esercitazioni/Assembler/Problemi comuni","docId":"esercitazioni/Assembler/Problemi comuni","unlisted":false}],"href":"/reti-logiche-esercitazioni/category/assembler"},{"type":"category","label":"Verilog","collapsible":true,"collapsed":true,"items":[{"type":"category","label":"Esercitazioni","collapsible":true,"collapsed":true,"items":[{"type":"link","label":"Esercitazione 1","href":"/reti-logiche-esercitazioni/esercitazioni/Verilog/Esercitazioni/Esercitazione 1","docId":"esercitazioni/Verilog/Esercitazioni/Esercitazione 1","unlisted":true},{"type":"link","label":"Esercitazione 2","href":"/reti-logiche-esercitazioni/esercitazioni/Verilog/Esercitazioni/Esercitazione 2","docId":"esercitazioni/Verilog/Esercitazioni/Esercitazione 2","unlisted":true},{"type":"link","label":"Esercitazione 3","href":"/reti-logiche-esercitazioni/esercitazioni/Verilog/Esercitazioni/Esercitazione 3","docId":"esercitazioni/Verilog/Esercitazioni/Esercitazione 3","unlisted":true},{"type":"link","label":"Esercitazione 4","href":"/reti-logiche-esercitazioni/esercitazioni/Verilog/Esercitazioni/Esercitazione 4","docId":"esercitazioni/Verilog/Esercitazioni/Esercitazione 4","unlisted":true},{"type":"link","label":"Esercitazione 5","href":"/reti-logiche-esercitazioni/esercitazioni/Verilog/Esercitazioni/Esercitazione 5","docId":"esercitazioni/Verilog/Esercitazioni/Esercitazione 5","unlisted":true},{"type":"link","label":"Esercitazione 6","href":"/reti-logiche-esercitazioni/esercitazioni/Verilog/Esercitazioni/Esercitazione 6","docId":"esercitazioni/Verilog/Esercitazioni/Esercitazione 6","unlisted":true}],"href":"/reti-logiche-esercitazioni/category/esercitazioni-1"},{"type":"category","label":"Documentazione","collapsible":true,"collapsed":true,"items":[{"type":"link","label":"Introduzione","href":"/reti-logiche-esercitazioni/esercitazioni/Verilog/Documentazione/Introduzione","docId":"esercitazioni/Verilog/Documentazione/Introduzione","unlisted":false},{"type":"link","label":"Operatori","href":"/reti-logiche-esercitazioni/esercitazioni/Verilog/Documentazione/Operatori","docId":"esercitazioni/Verilog/Documentazione/Operatori","unlisted":false},{"type":"link","label":"Sintassi per reti combinatorie","href":"/reti-logiche-esercitazioni/esercitazioni/Verilog/Documentazione/Sintassi per reti combinatorie","docId":"esercitazioni/Verilog/Documentazione/Sintassi per reti combinatorie","unlisted":false},{"type":"link","label":"Sintassi per reti sincronizzate","href":"/reti-logiche-esercitazioni/esercitazioni/Verilog/Documentazione/Sintassi per reti sincronizzate","docId":"esercitazioni/Verilog/Documentazione/Sintassi per reti sincronizzate","unlisted":false},{"type":"link","label":"Simulazione e GTKWave","href":"/reti-logiche-esercitazioni/esercitazioni/Verilog/Documentazione/Simulazione e GTKWave","docId":"esercitazioni/Verilog/Documentazione/Simulazione e GTKWave","unlisted":false}],"href":"/reti-logiche-esercitazioni/category/documentazione-1"},{"type":"link","label":"Simulatore processore sEP8","href":"/reti-logiche-esercitazioni/esercitazioni/Verilog/Simulatore processore sEP8","docId":"esercitazioni/Verilog/Simulatore processore sEP8","unlisted":false}],"href":"/reti-logiche-esercitazioni/category/verilog"},{"type":"link","label":"Uso di VS Code","href":"/reti-logiche-esercitazioni/esercitazioni/VS-Code","docId":"esercitazioni/VS-Code","unlisted":false},{"type":"link","label":"Versioni PDF","href":"/reti-logiche-esercitazioni/esercitazioni/Versioni PDF","docId":"esercitazioni/Versioni PDF","unlisted":false}]},"docs":{"esercitazioni/Assembler/Ambiente":{"id":"esercitazioni/Assembler/Ambiente","title":"Ambiente","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Assembler/Documentazione/Ambiente e script":{"id":"esercitazioni/Assembler/Documentazione/Ambiente e script","title":"Ambiente e script","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Assembler/Documentazione/Architettura x86":{"id":"esercitazioni/Assembler/Documentazione/Architettura x86","title":"Architettura x86","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Assembler/Documentazione/Debugger gdb":{"id":"esercitazioni/Assembler/Documentazione/Debugger gdb","title":"Debugger gdb","description":"Riferimento rapido per i comandi del debugger gdb","sidebar":"esercitazioniSidebar"},"esercitazioni/Assembler/Documentazione/Istruzioni x86":{"id":"esercitazioni/Assembler/Documentazione/Istruzioni x86","title":"Istruzioni x86","description":"Riferimento rapido per le istruzioni del processore x86","sidebar":"esercitazioniSidebar"},"esercitazioni/Assembler/Documentazione/Sezione DATA":{"id":"esercitazioni/Assembler/Documentazione/Sezione DATA","title":"Sezione .data","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Assembler/Documentazione/Sottoprogrammi utility":{"id":"esercitazioni/Assembler/Documentazione/Sottoprogrammi utility","title":"Sottoprogrammi utility","description":"Riferimento rapido per i sottoprogrammi del file utility.s","sidebar":"esercitazioniSidebar"},"esercitazioni/Assembler/Documentazione/Tabella ASCII":{"id":"esercitazioni/Assembler/Documentazione/Tabella ASCII","title":"Tabella ASCII","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Assembler/Esercitazioni/Esercitazione 1":{"id":"esercitazioni/Assembler/Esercitazioni/Esercitazione 1","title":"Esercitazione 1","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Assembler/Esercitazioni/Esercitazione 2":{"id":"esercitazioni/Assembler/Esercitazioni/Esercitazione 2","title":"Esercitazione 2","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Assembler/Esercitazioni/Esercitazione 3":{"id":"esercitazioni/Assembler/Esercitazioni/Esercitazione 3","title":"Esercitazione 3","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Assembler/Esercitazioni/Esercitazione 4":{"id":"esercitazioni/Assembler/Esercitazioni/Esercitazione 4","title":"Esercitazione 4","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Assembler/Problemi comuni":{"id":"esercitazioni/Assembler/Problemi comuni","title":"Problemi comuni","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Index":{"id":"esercitazioni/Index","title":"Esercitazioni di Reti Logiche","description":"Questa dispensa contiene appunti e materiali per le esercitazioni del corso di Reti Logiche, Laurea Triennale di Ingegneria Informatica dell\'Universit\xe0 di Pisa, A.A. 2025/26.","sidebar":"esercitazioniSidebar"},"esercitazioni/Introduzione":{"id":"esercitazioni/Introduzione","title":"Introduzione","description":"Perch\xe9 compilare, testare, debuggare","sidebar":"esercitazioniSidebar"},"esercitazioni/Verilog/Documentazione/Introduzione":{"id":"esercitazioni/Verilog/Documentazione/Introduzione","title":"Introduzione","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Verilog/Documentazione/Operatori":{"id":"esercitazioni/Verilog/Documentazione/Operatori","title":"Operatori","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Verilog/Documentazione/Simulazione e GTKWave":{"id":"esercitazioni/Verilog/Documentazione/Simulazione e GTKWave","title":"Simulazione e GTKWave","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Verilog/Documentazione/Sintassi per reti combinatorie":{"id":"esercitazioni/Verilog/Documentazione/Sintassi per reti combinatorie","title":"Sintassi per reti combinatorie","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Verilog/Documentazione/Sintassi per reti sincronizzate":{"id":"esercitazioni/Verilog/Documentazione/Sintassi per reti sincronizzate","title":"Sintassi per reti sincronizzate","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Verilog/Esercitazioni/Esercitazione 1":{"id":"esercitazioni/Verilog/Esercitazioni/Esercitazione 1","title":"Esercitazione 1","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Verilog/Esercitazioni/Esercitazione 2":{"id":"esercitazioni/Verilog/Esercitazioni/Esercitazione 2","title":"Esercitazione 2","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Verilog/Esercitazioni/Esercitazione 3":{"id":"esercitazioni/Verilog/Esercitazioni/Esercitazione 3","title":"Esercitazione 3","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Verilog/Esercitazioni/Esercitazione 4":{"id":"esercitazioni/Verilog/Esercitazioni/Esercitazione 4","title":"Esercitazione 4","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Verilog/Esercitazioni/Esercitazione 5":{"id":"esercitazioni/Verilog/Esercitazioni/Esercitazione 5","title":"Esercitazione 5","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Verilog/Esercitazioni/Esercitazione 6":{"id":"esercitazioni/Verilog/Esercitazioni/Esercitazione 6","title":"Esercitazione 6","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Verilog/Simulatore processore sEP8":{"id":"esercitazioni/Verilog/Simulatore processore sEP8","title":"Simulatore processore sEP8","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/Versioni PDF":{"id":"esercitazioni/Versioni PDF","title":"Versioni PDF","description":"","sidebar":"esercitazioniSidebar"},"esercitazioni/VS-Code":{"id":"esercitazioni/VS-Code","title":"Uso di VS Code","description":"","sidebar":"esercitazioniSidebar"}}}}')}}]);