TimeQuest Timing Analyzer report for memoria
Wed Aug 16 17:00:41 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SW[17]'
 12. Slow Model Hold: 'SW[17]'
 13. Slow Model Minimum Pulse Width: 'SW[17]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'SW[17]'
 26. Fast Model Hold: 'SW[17]'
 27. Fast Model Minimum Pulse Width: 'SW[17]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; memoria                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; SW[17]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[17] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.17 MHz ; 200.0 MHz       ; SW[17]     ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -1.914 ; -15.312       ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; SW[17] ; 2.645 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[17] ; -2.000 ; -89.222              ;
+--------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SW[17]'                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a1~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a2~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a3~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a4~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a5~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a6~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a7~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.025     ; 2.854      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SW[17]'                                                                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.645 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a1~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a2~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a3~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a4~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a5~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a6~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a7~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.025     ; 2.854      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[17]'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; SW[17]|combout                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; SW[17]|combout                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 3.542  ; 3.542  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 0.864  ; 0.864  ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 1.058  ; 1.058  ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; 1.068  ; 1.068  ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; 0.178  ; 0.178  ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; 0.211  ; 0.211  ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; 0.568  ; 0.568  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.888  ; 0.888  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 1.089  ; 1.089  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.860  ; 0.860  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -0.340 ; -0.340 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; -0.305 ; -0.305 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.248 ; -0.248 ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; 3.314  ; 3.314  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 3.542  ; 3.542  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 0.609  ; 0.609  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; -0.595 ; -0.595 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; -0.789 ; -0.789 ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; -0.799 ; -0.799 ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; 0.091  ; 0.091  ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; 0.058  ; 0.058  ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; -0.299 ; -0.299 ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; -0.619 ; -0.619 ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; -0.820 ; -0.820 ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; -0.591 ; -0.591 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 0.609  ; 0.609  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.574  ; 0.574  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 0.517  ; 0.517  ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; -3.045 ; -3.045 ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -3.273 ; -3.273 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 12.948 ; 12.948 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 12.564 ; 12.564 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 12.659 ; 12.659 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 12.670 ; 12.670 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 12.927 ; 12.927 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 12.948 ; 12.948 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 12.922 ; 12.922 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 12.853 ; 12.853 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 12.063 ; 12.063 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 12.063 ; 12.063 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 12.080 ; 12.080 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 12.089 ; 12.089 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 12.391 ; 12.391 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 12.399 ; 12.399 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 12.354 ; 12.354 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 12.342 ; 12.342 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX4[0]     ; 7.843  ; 7.843  ; 7.843  ; 7.843  ;
; SW[0]      ; HEX4[1]     ; 7.889  ; 7.889  ; 7.889  ; 7.889  ;
; SW[0]      ; HEX4[2]     ;        ; 7.649  ; 7.649  ;        ;
; SW[0]      ; HEX4[3]     ; 7.938  ; 7.938  ; 7.938  ; 7.938  ;
; SW[0]      ; HEX4[4]     ; 7.974  ;        ;        ; 7.974  ;
; SW[0]      ; HEX4[5]     ; 8.132  ;        ;        ; 8.132  ;
; SW[0]      ; HEX4[6]     ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; SW[1]      ; HEX4[0]     ; 7.884  ; 7.884  ; 7.884  ; 7.884  ;
; SW[1]      ; HEX4[1]     ; 7.926  ; 7.926  ; 7.926  ; 7.926  ;
; SW[1]      ; HEX4[2]     ; 7.713  ;        ;        ; 7.713  ;
; SW[1]      ; HEX4[3]     ; 7.980  ; 7.980  ; 7.980  ; 7.980  ;
; SW[1]      ; HEX4[4]     ;        ; 8.010  ; 8.010  ;        ;
; SW[1]      ; HEX4[5]     ; 8.171  ; 8.171  ; 8.171  ; 8.171  ;
; SW[1]      ; HEX4[6]     ; 8.043  ; 8.043  ; 8.043  ; 8.043  ;
; SW[2]      ; HEX4[0]     ; 7.408  ; 7.408  ; 7.408  ; 7.408  ;
; SW[2]      ; HEX4[1]     ; 7.455  ;        ;        ; 7.455  ;
; SW[2]      ; HEX4[2]     ; 7.243  ; 7.243  ; 7.243  ; 7.243  ;
; SW[2]      ; HEX4[3]     ; 7.506  ; 7.506  ; 7.506  ; 7.506  ;
; SW[2]      ; HEX4[4]     ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; SW[2]      ; HEX4[5]     ; 7.697  ; 7.697  ; 7.697  ; 7.697  ;
; SW[2]      ; HEX4[6]     ; 7.568  ; 7.568  ; 7.568  ; 7.568  ;
; SW[3]      ; HEX4[0]     ; 7.021  ; 7.021  ; 7.021  ; 7.021  ;
; SW[3]      ; HEX4[1]     ; 7.058  ; 7.058  ; 7.058  ; 7.058  ;
; SW[3]      ; HEX4[2]     ; 6.856  ; 6.856  ; 6.856  ; 6.856  ;
; SW[3]      ; HEX4[3]     ; 7.106  ; 7.106  ; 7.106  ; 7.106  ;
; SW[3]      ; HEX4[4]     ;        ; 7.154  ; 7.154  ;        ;
; SW[3]      ; HEX4[5]     ; 7.293  ; 7.293  ; 7.293  ; 7.293  ;
; SW[3]      ; HEX4[6]     ; 7.182  ; 7.182  ; 7.182  ; 7.182  ;
; SW[4]      ; HEX4[0]     ;        ; 6.173  ; 6.173  ;        ;
; SW[4]      ; HEX4[1]     ; 6.180  ;        ;        ; 6.180  ;
; SW[4]      ; HEX4[2]     ; 6.175  ;        ;        ; 6.175  ;
; SW[4]      ; HEX4[3]     ; 6.438  ;        ;        ; 6.438  ;
; SW[4]      ; HEX4[4]     ; 6.469  ;        ;        ; 6.469  ;
; SW[4]      ; HEX4[5]     ; 6.447  ;        ;        ; 6.447  ;
; SW[4]      ; HEX4[6]     ; 6.461  ;        ;        ; 6.461  ;
; SW[6]      ; HEX6[0]     ; 7.157  ; 7.157  ; 7.157  ; 7.157  ;
; SW[6]      ; HEX6[1]     ; 6.918  ; 6.918  ; 6.918  ; 6.918  ;
; SW[6]      ; HEX6[2]     ;        ; 7.187  ; 7.187  ;        ;
; SW[6]      ; HEX6[3]     ; 7.748  ; 7.748  ; 7.748  ; 7.748  ;
; SW[6]      ; HEX6[4]     ; 7.793  ;        ;        ; 7.793  ;
; SW[6]      ; HEX6[5]     ; 7.552  ;        ;        ; 7.552  ;
; SW[6]      ; HEX6[6]     ; 7.559  ; 7.559  ; 7.559  ; 7.559  ;
; SW[7]      ; HEX6[0]     ; 7.311  ; 7.311  ; 7.311  ; 7.311  ;
; SW[7]      ; HEX6[1]     ; 7.070  ; 7.070  ; 7.070  ; 7.070  ;
; SW[7]      ; HEX6[2]     ; 7.348  ;        ;        ; 7.348  ;
; SW[7]      ; HEX6[3]     ; 7.900  ; 7.900  ; 7.900  ; 7.900  ;
; SW[7]      ; HEX6[4]     ;        ; 7.951  ; 7.951  ;        ;
; SW[7]      ; HEX6[5]     ; 7.705  ; 7.705  ; 7.705  ; 7.705  ;
; SW[7]      ; HEX6[6]     ; 7.718  ; 7.718  ; 7.718  ; 7.718  ;
; SW[8]      ; HEX6[0]     ; 7.435  ; 7.435  ; 7.435  ; 7.435  ;
; SW[8]      ; HEX6[1]     ; 7.198  ;        ;        ; 7.198  ;
; SW[8]      ; HEX6[2]     ; 7.477  ; 7.477  ; 7.477  ; 7.477  ;
; SW[8]      ; HEX6[3]     ; 8.024  ; 8.024  ; 8.024  ; 8.024  ;
; SW[8]      ; HEX6[4]     ; 8.075  ; 8.075  ; 8.075  ; 8.075  ;
; SW[8]      ; HEX6[5]     ; 7.801  ; 7.801  ; 7.801  ; 7.801  ;
; SW[8]      ; HEX6[6]     ; 7.845  ; 7.845  ; 7.845  ; 7.845  ;
; SW[9]      ; HEX6[0]     ; 7.540  ; 7.540  ; 7.540  ; 7.540  ;
; SW[9]      ; HEX6[1]     ; 7.324  ; 7.324  ; 7.324  ; 7.324  ;
; SW[9]      ; HEX6[2]     ; 7.597  ; 7.597  ; 7.597  ; 7.597  ;
; SW[9]      ; HEX6[3]     ; 8.156  ; 8.156  ; 8.156  ; 8.156  ;
; SW[9]      ; HEX6[4]     ;        ; 8.171  ; 8.171  ;        ;
; SW[9]      ; HEX6[5]     ; 7.927  ; 7.927  ; 7.927  ; 7.927  ;
; SW[9]      ; HEX6[6]     ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; SW[10]     ; HEX6[0]     ;        ; 5.546  ; 5.546  ;        ;
; SW[10]     ; HEX6[1]     ; 5.824  ;        ;        ; 5.824  ;
; SW[10]     ; HEX6[2]     ; 5.546  ;        ;        ; 5.546  ;
; SW[10]     ; HEX6[3]     ; 6.087  ;        ;        ; 6.087  ;
; SW[10]     ; HEX6[4]     ; 6.100  ;        ;        ; 6.100  ;
; SW[10]     ; HEX6[5]     ; 6.082  ;        ;        ; 6.082  ;
; SW[10]     ; HEX6[6]     ; 6.061  ;        ;        ; 6.061  ;
; SW[11]     ; HEX6[0]     ;        ; 5.410  ; 5.410  ;        ;
; SW[11]     ; HEX6[1]     ; 5.688  ;        ;        ; 5.688  ;
; SW[11]     ; HEX6[2]     ; 5.410  ;        ;        ; 5.410  ;
; SW[11]     ; HEX6[3]     ; 5.951  ;        ;        ; 5.951  ;
; SW[11]     ; HEX6[4]     ; 5.964  ;        ;        ; 5.964  ;
; SW[11]     ; HEX6[5]     ; 5.946  ;        ;        ; 5.946  ;
; SW[11]     ; HEX6[6]     ; 5.925  ;        ;        ; 5.925  ;
; SW[12]     ; HEX6[0]     ;        ; 5.323  ; 5.323  ;        ;
; SW[12]     ; HEX6[1]     ; 5.601  ;        ;        ; 5.601  ;
; SW[12]     ; HEX6[2]     ; 5.323  ;        ;        ; 5.323  ;
; SW[12]     ; HEX6[3]     ; 5.864  ;        ;        ; 5.864  ;
; SW[12]     ; HEX6[4]     ; 5.877  ;        ;        ; 5.877  ;
; SW[12]     ; HEX6[5]     ; 5.859  ;        ;        ; 5.859  ;
; SW[12]     ; HEX6[6]     ; 5.838  ;        ;        ; 5.838  ;
; SW[13]     ; HEX6[0]     ;        ; 9.880  ; 9.880  ;        ;
; SW[13]     ; HEX6[1]     ; 10.158 ;        ;        ; 10.158 ;
; SW[13]     ; HEX6[2]     ; 9.880  ;        ;        ; 9.880  ;
; SW[13]     ; HEX6[3]     ; 10.421 ;        ;        ; 10.421 ;
; SW[13]     ; HEX6[4]     ; 10.434 ;        ;        ; 10.434 ;
; SW[13]     ; HEX6[5]     ; 10.416 ;        ;        ; 10.416 ;
; SW[13]     ; HEX6[6]     ; 10.395 ;        ;        ; 10.395 ;
; SW[16]     ; LEDG[0]     ; 10.142 ;        ;        ; 10.142 ;
; SW[16]     ; LEDR[0]     ;        ; 10.146 ; 10.146 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX4[0]     ; 7.843  ; 7.843  ; 7.843  ; 7.843  ;
; SW[0]      ; HEX4[1]     ; 7.889  ; 7.889  ; 7.889  ; 7.889  ;
; SW[0]      ; HEX4[2]     ;        ; 7.649  ; 7.649  ;        ;
; SW[0]      ; HEX4[3]     ; 7.938  ; 7.938  ; 7.938  ; 7.938  ;
; SW[0]      ; HEX4[4]     ; 7.974  ;        ;        ; 7.974  ;
; SW[0]      ; HEX4[5]     ; 8.132  ;        ;        ; 8.132  ;
; SW[0]      ; HEX4[6]     ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; SW[1]      ; HEX4[0]     ; 7.884  ; 7.884  ; 7.884  ; 7.884  ;
; SW[1]      ; HEX4[1]     ; 7.926  ; 7.926  ; 7.926  ; 7.926  ;
; SW[1]      ; HEX4[2]     ; 7.713  ;        ;        ; 7.713  ;
; SW[1]      ; HEX4[3]     ; 7.980  ; 7.980  ; 7.980  ; 7.980  ;
; SW[1]      ; HEX4[4]     ;        ; 8.010  ; 8.010  ;        ;
; SW[1]      ; HEX4[5]     ; 8.171  ; 8.171  ; 8.171  ; 8.171  ;
; SW[1]      ; HEX4[6]     ; 8.043  ; 8.043  ; 8.043  ; 8.043  ;
; SW[2]      ; HEX4[0]     ; 7.408  ; 7.408  ; 7.408  ; 7.408  ;
; SW[2]      ; HEX4[1]     ; 7.455  ;        ;        ; 7.455  ;
; SW[2]      ; HEX4[2]     ; 7.243  ; 7.243  ; 7.243  ; 7.243  ;
; SW[2]      ; HEX4[3]     ; 7.506  ; 7.506  ; 7.506  ; 7.506  ;
; SW[2]      ; HEX4[4]     ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; SW[2]      ; HEX4[5]     ; 7.697  ; 7.697  ; 7.697  ; 7.697  ;
; SW[2]      ; HEX4[6]     ; 7.568  ; 7.568  ; 7.568  ; 7.568  ;
; SW[3]      ; HEX4[0]     ; 7.021  ; 7.021  ; 7.021  ; 7.021  ;
; SW[3]      ; HEX4[1]     ; 7.058  ; 7.058  ; 7.058  ; 7.058  ;
; SW[3]      ; HEX4[2]     ; 6.856  ; 6.856  ; 6.856  ; 6.856  ;
; SW[3]      ; HEX4[3]     ; 7.106  ; 7.106  ; 7.106  ; 7.106  ;
; SW[3]      ; HEX4[4]     ;        ; 7.154  ; 7.154  ;        ;
; SW[3]      ; HEX4[5]     ; 7.293  ; 7.293  ; 7.293  ; 7.293  ;
; SW[3]      ; HEX4[6]     ; 7.182  ; 7.182  ; 7.182  ; 7.182  ;
; SW[4]      ; HEX4[0]     ;        ; 6.173  ; 6.173  ;        ;
; SW[4]      ; HEX4[1]     ; 6.180  ;        ;        ; 6.180  ;
; SW[4]      ; HEX4[2]     ; 6.175  ;        ;        ; 6.175  ;
; SW[4]      ; HEX4[3]     ; 6.438  ;        ;        ; 6.438  ;
; SW[4]      ; HEX4[4]     ; 6.469  ;        ;        ; 6.469  ;
; SW[4]      ; HEX4[5]     ; 6.447  ;        ;        ; 6.447  ;
; SW[4]      ; HEX4[6]     ; 6.461  ;        ;        ; 6.461  ;
; SW[6]      ; HEX6[0]     ; 7.157  ; 7.157  ; 7.157  ; 7.157  ;
; SW[6]      ; HEX6[1]     ; 6.918  ; 6.918  ; 6.918  ; 6.918  ;
; SW[6]      ; HEX6[2]     ;        ; 7.187  ; 7.187  ;        ;
; SW[6]      ; HEX6[3]     ; 7.748  ; 7.748  ; 7.748  ; 7.748  ;
; SW[6]      ; HEX6[4]     ; 7.793  ;        ;        ; 7.793  ;
; SW[6]      ; HEX6[5]     ; 7.552  ;        ;        ; 7.552  ;
; SW[6]      ; HEX6[6]     ; 7.559  ; 7.559  ; 7.559  ; 7.559  ;
; SW[7]      ; HEX6[0]     ; 7.311  ; 7.311  ; 7.311  ; 7.311  ;
; SW[7]      ; HEX6[1]     ; 7.070  ; 7.070  ; 7.070  ; 7.070  ;
; SW[7]      ; HEX6[2]     ; 7.348  ;        ;        ; 7.348  ;
; SW[7]      ; HEX6[3]     ; 7.900  ; 7.900  ; 7.900  ; 7.900  ;
; SW[7]      ; HEX6[4]     ;        ; 7.951  ; 7.951  ;        ;
; SW[7]      ; HEX6[5]     ; 7.705  ; 7.705  ; 7.705  ; 7.705  ;
; SW[7]      ; HEX6[6]     ; 7.718  ; 7.718  ; 7.718  ; 7.718  ;
; SW[8]      ; HEX6[0]     ; 7.435  ; 7.435  ; 7.435  ; 7.435  ;
; SW[8]      ; HEX6[1]     ; 7.198  ;        ;        ; 7.198  ;
; SW[8]      ; HEX6[2]     ; 7.477  ; 7.477  ; 7.477  ; 7.477  ;
; SW[8]      ; HEX6[3]     ; 8.024  ; 8.024  ; 8.024  ; 8.024  ;
; SW[8]      ; HEX6[4]     ; 8.075  ; 8.075  ; 8.075  ; 8.075  ;
; SW[8]      ; HEX6[5]     ; 7.801  ; 7.801  ; 7.801  ; 7.801  ;
; SW[8]      ; HEX6[6]     ; 7.845  ; 7.845  ; 7.845  ; 7.845  ;
; SW[9]      ; HEX6[0]     ; 7.540  ; 7.540  ; 7.540  ; 7.540  ;
; SW[9]      ; HEX6[1]     ; 7.324  ; 7.324  ; 7.324  ; 7.324  ;
; SW[9]      ; HEX6[2]     ; 7.597  ; 7.597  ; 7.597  ; 7.597  ;
; SW[9]      ; HEX6[3]     ; 8.156  ; 8.156  ; 8.156  ; 8.156  ;
; SW[9]      ; HEX6[4]     ;        ; 8.171  ; 8.171  ;        ;
; SW[9]      ; HEX6[5]     ; 7.927  ; 7.927  ; 7.927  ; 7.927  ;
; SW[9]      ; HEX6[6]     ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; SW[10]     ; HEX6[0]     ;        ; 5.546  ; 5.546  ;        ;
; SW[10]     ; HEX6[1]     ; 5.824  ;        ;        ; 5.824  ;
; SW[10]     ; HEX6[2]     ; 5.546  ;        ;        ; 5.546  ;
; SW[10]     ; HEX6[3]     ; 6.087  ;        ;        ; 6.087  ;
; SW[10]     ; HEX6[4]     ; 6.100  ;        ;        ; 6.100  ;
; SW[10]     ; HEX6[5]     ; 6.082  ;        ;        ; 6.082  ;
; SW[10]     ; HEX6[6]     ; 6.061  ;        ;        ; 6.061  ;
; SW[11]     ; HEX6[0]     ;        ; 5.410  ; 5.410  ;        ;
; SW[11]     ; HEX6[1]     ; 5.688  ;        ;        ; 5.688  ;
; SW[11]     ; HEX6[2]     ; 5.410  ;        ;        ; 5.410  ;
; SW[11]     ; HEX6[3]     ; 5.951  ;        ;        ; 5.951  ;
; SW[11]     ; HEX6[4]     ; 5.964  ;        ;        ; 5.964  ;
; SW[11]     ; HEX6[5]     ; 5.946  ;        ;        ; 5.946  ;
; SW[11]     ; HEX6[6]     ; 5.925  ;        ;        ; 5.925  ;
; SW[12]     ; HEX6[0]     ;        ; 5.323  ; 5.323  ;        ;
; SW[12]     ; HEX6[1]     ; 5.601  ;        ;        ; 5.601  ;
; SW[12]     ; HEX6[2]     ; 5.323  ;        ;        ; 5.323  ;
; SW[12]     ; HEX6[3]     ; 5.864  ;        ;        ; 5.864  ;
; SW[12]     ; HEX6[4]     ; 5.877  ;        ;        ; 5.877  ;
; SW[12]     ; HEX6[5]     ; 5.859  ;        ;        ; 5.859  ;
; SW[12]     ; HEX6[6]     ; 5.838  ;        ;        ; 5.838  ;
; SW[13]     ; HEX6[0]     ;        ; 9.880  ; 9.880  ;        ;
; SW[13]     ; HEX6[1]     ; 10.158 ;        ;        ; 10.158 ;
; SW[13]     ; HEX6[2]     ; 9.880  ;        ;        ; 9.880  ;
; SW[13]     ; HEX6[3]     ; 10.421 ;        ;        ; 10.421 ;
; SW[13]     ; HEX6[4]     ; 10.434 ;        ;        ; 10.434 ;
; SW[13]     ; HEX6[5]     ; 10.416 ;        ;        ; 10.416 ;
; SW[13]     ; HEX6[6]     ; 10.395 ;        ;        ; 10.395 ;
; SW[16]     ; LEDG[0]     ; 10.142 ;        ;        ; 10.142 ;
; SW[16]     ; LEDR[0]     ;        ; 10.146 ; 10.146 ;        ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; SW[17] ; -1.460 ; -11.680       ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; SW[17] ; 2.321 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; SW[17] ; -2.000 ; -89.222              ;
+--------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SW[17]'                                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a1~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a2~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a3~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a4~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a5~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a6~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a7~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 1.000        ; -0.017     ; 2.442      ;
+--------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SW[17]'                                                                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a1~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a2~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a3~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a4~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a5~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a6~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a7~porta_memory_reg0 ; SW[17]       ; SW[17]      ; 0.000        ; -0.017     ; 2.442      ;
+-------+----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[17]'                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; SW[17] ; Rise       ; ramlpm:RAM|altsyncram:altsyncram_component|altsyncram_lqe1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SW[17] ; Rise       ; SW[17]                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[17] ; Rise       ; SW[17]|combout                                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[17] ; Rise       ; SW[17]|combout                                                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 2.145  ; 2.145  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 0.351  ; 0.351  ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 0.466  ; 0.466  ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; 0.482  ; 0.482  ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; 0.032  ; 0.032  ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; 0.053  ; 0.053  ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; 0.220  ; 0.220  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.395  ; 0.395  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 0.488  ; 0.488  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.413  ; 0.413  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -0.282 ; -0.282 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; -0.252 ; -0.252 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.216 ; -0.216 ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; 2.004  ; 2.004  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 2.145  ; 2.145  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 0.421  ; 0.421  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; -0.212 ; -0.212 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; -0.327 ; -0.327 ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; -0.343 ; -0.343 ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; 0.107  ; 0.107  ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; 0.086  ; 0.086  ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; -0.081 ; -0.081 ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; -0.256 ; -0.256 ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; -0.349 ; -0.349 ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; -0.274 ; -0.274 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 0.421  ; 0.421  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.391  ; 0.391  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 0.355  ; 0.355  ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; -1.865 ; -1.865 ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -2.006 ; -2.006 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 7.044 ; 7.044 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 6.853 ; 6.853 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 6.887 ; 6.887 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 6.901 ; 6.901 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 7.029 ; 7.029 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 7.044 ; 7.044 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 7.021 ; 7.021 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 6.963 ; 6.963 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 6.593 ; 6.593 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 6.594 ; 6.594 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 6.593 ; 6.593 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 6.604 ; 6.604 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 6.762 ; 6.762 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 6.766 ; 6.766 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 6.737 ; 6.737 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 6.744 ; 6.744 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX4[0]     ; 4.000 ; 4.000 ; 4.000 ; 4.000 ;
; SW[0]      ; HEX4[1]     ; 4.017 ; 4.017 ; 4.017 ; 4.017 ;
; SW[0]      ; HEX4[2]     ;       ; 3.933 ; 3.933 ;       ;
; SW[0]      ; HEX4[3]     ; 4.044 ; 4.044 ; 4.044 ; 4.044 ;
; SW[0]      ; HEX4[4]     ; 4.066 ;       ;       ; 4.066 ;
; SW[0]      ; HEX4[5]     ; 4.135 ;       ;       ; 4.135 ;
; SW[0]      ; HEX4[6]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[1]      ; HEX4[0]     ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; SW[1]      ; HEX4[1]     ; 4.029 ; 4.029 ; 4.029 ; 4.029 ;
; SW[1]      ; HEX4[2]     ; 3.946 ;       ;       ; 3.946 ;
; SW[1]      ; HEX4[3]     ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; SW[1]      ; HEX4[4]     ;       ; 4.077 ; 4.077 ;       ;
; SW[1]      ; HEX4[5]     ; 4.142 ; 4.142 ; 4.142 ; 4.142 ;
; SW[1]      ; HEX4[6]     ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; SW[2]      ; HEX4[0]     ; 3.833 ; 3.833 ; 3.833 ; 3.833 ;
; SW[2]      ; HEX4[1]     ; 3.849 ;       ;       ; 3.849 ;
; SW[2]      ; HEX4[2]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; SW[2]      ; HEX4[3]     ; 3.877 ; 3.877 ; 3.877 ; 3.877 ;
; SW[2]      ; HEX4[4]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[2]      ; HEX4[5]     ; 3.963 ; 3.963 ; 3.963 ; 3.963 ;
; SW[2]      ; HEX4[6]     ; 3.907 ; 3.907 ; 3.907 ; 3.907 ;
; SW[3]      ; HEX4[0]     ; 3.598 ; 3.598 ; 3.598 ; 3.598 ;
; SW[3]      ; HEX4[1]     ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; SW[3]      ; HEX4[2]     ; 3.539 ; 3.539 ; 3.539 ; 3.539 ;
; SW[3]      ; HEX4[3]     ; 3.630 ; 3.630 ; 3.630 ; 3.630 ;
; SW[3]      ; HEX4[4]     ;       ; 3.669 ; 3.669 ;       ;
; SW[3]      ; HEX4[5]     ; 3.716 ; 3.716 ; 3.716 ; 3.716 ;
; SW[3]      ; HEX4[6]     ; 3.674 ; 3.674 ; 3.674 ; 3.674 ;
; SW[4]      ; HEX4[0]     ;       ; 3.238 ; 3.238 ;       ;
; SW[4]      ; HEX4[1]     ; 3.247 ;       ;       ; 3.247 ;
; SW[4]      ; HEX4[2]     ; 3.247 ;       ;       ; 3.247 ;
; SW[4]      ; HEX4[3]     ; 3.353 ;       ;       ; 3.353 ;
; SW[4]      ; HEX4[4]     ; 3.376 ;       ;       ; 3.376 ;
; SW[4]      ; HEX4[5]     ; 3.366 ;       ;       ; 3.366 ;
; SW[4]      ; HEX4[6]     ; 3.375 ;       ;       ; 3.375 ;
; SW[6]      ; HEX6[0]     ; 3.699 ; 3.699 ; 3.699 ; 3.699 ;
; SW[6]      ; HEX6[1]     ; 3.580 ; 3.580 ; 3.580 ; 3.580 ;
; SW[6]      ; HEX6[2]     ;       ; 3.694 ; 3.694 ;       ;
; SW[6]      ; HEX6[3]     ; 3.991 ; 3.991 ; 3.991 ; 3.991 ;
; SW[6]      ; HEX6[4]     ; 4.008 ;       ;       ; 4.008 ;
; SW[6]      ; HEX6[5]     ; 3.893 ;       ;       ; 3.893 ;
; SW[6]      ; HEX6[6]     ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; SW[7]      ; HEX6[0]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; SW[7]      ; HEX6[1]     ; 3.663 ; 3.663 ; 3.663 ; 3.663 ;
; SW[7]      ; HEX6[2]     ; 3.782 ;       ;       ; 3.782 ;
; SW[7]      ; HEX6[3]     ; 4.073 ; 4.073 ; 4.073 ; 4.073 ;
; SW[7]      ; HEX6[4]     ;       ; 4.092 ; 4.092 ;       ;
; SW[7]      ; HEX6[5]     ; 3.977 ; 3.977 ; 3.977 ; 3.977 ;
; SW[7]      ; HEX6[6]     ; 3.962 ; 3.962 ; 3.962 ; 3.962 ;
; SW[8]      ; HEX6[0]     ; 3.821 ; 3.821 ; 3.821 ; 3.821 ;
; SW[8]      ; HEX6[1]     ; 3.706 ;       ;       ; 3.706 ;
; SW[8]      ; HEX6[2]     ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; SW[8]      ; HEX6[3]     ; 4.113 ; 4.113 ; 4.113 ; 4.113 ;
; SW[8]      ; HEX6[4]     ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; SW[8]      ; HEX6[5]     ; 4.016 ; 4.016 ; 4.016 ; 4.016 ;
; SW[8]      ; HEX6[6]     ; 4.004 ; 4.004 ; 4.004 ; 4.004 ;
; SW[9]      ; HEX6[0]     ; 3.883 ; 3.883 ; 3.883 ; 3.883 ;
; SW[9]      ; HEX6[1]     ; 3.765 ; 3.765 ; 3.765 ; 3.765 ;
; SW[9]      ; HEX6[2]     ; 3.887 ; 3.887 ; 3.887 ; 3.887 ;
; SW[9]      ; HEX6[3]     ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; SW[9]      ; HEX6[4]     ;       ; 4.194 ; 4.194 ;       ;
; SW[9]      ; HEX6[5]     ; 4.078 ; 4.078 ; 4.078 ; 4.078 ;
; SW[9]      ; HEX6[6]     ; 4.062 ; 4.062 ; 4.062 ; 4.062 ;
; SW[10]     ; HEX6[0]     ;       ; 2.858 ; 2.858 ;       ;
; SW[10]     ; HEX6[1]     ; 2.985 ;       ;       ; 2.985 ;
; SW[10]     ; HEX6[2]     ; 2.873 ;       ;       ; 2.873 ;
; SW[10]     ; HEX6[3]     ; 3.153 ;       ;       ; 3.153 ;
; SW[10]     ; HEX6[4]     ; 3.162 ;       ;       ; 3.162 ;
; SW[10]     ; HEX6[5]     ; 3.142 ;       ;       ; 3.142 ;
; SW[10]     ; HEX6[6]     ; 3.130 ;       ;       ; 3.130 ;
; SW[11]     ; HEX6[0]     ;       ; 2.776 ; 2.776 ;       ;
; SW[11]     ; HEX6[1]     ; 2.903 ;       ;       ; 2.903 ;
; SW[11]     ; HEX6[2]     ; 2.791 ;       ;       ; 2.791 ;
; SW[11]     ; HEX6[3]     ; 3.071 ;       ;       ; 3.071 ;
; SW[11]     ; HEX6[4]     ; 3.080 ;       ;       ; 3.080 ;
; SW[11]     ; HEX6[5]     ; 3.060 ;       ;       ; 3.060 ;
; SW[11]     ; HEX6[6]     ; 3.048 ;       ;       ; 3.048 ;
; SW[12]     ; HEX6[0]     ;       ; 2.737 ; 2.737 ;       ;
; SW[12]     ; HEX6[1]     ; 2.864 ;       ;       ; 2.864 ;
; SW[12]     ; HEX6[2]     ; 2.752 ;       ;       ; 2.752 ;
; SW[12]     ; HEX6[3]     ; 3.032 ;       ;       ; 3.032 ;
; SW[12]     ; HEX6[4]     ; 3.041 ;       ;       ; 3.041 ;
; SW[12]     ; HEX6[5]     ; 3.021 ;       ;       ; 3.021 ;
; SW[12]     ; HEX6[6]     ; 3.009 ;       ;       ; 3.009 ;
; SW[13]     ; HEX6[0]     ;       ; 5.476 ; 5.476 ;       ;
; SW[13]     ; HEX6[1]     ; 5.603 ;       ;       ; 5.603 ;
; SW[13]     ; HEX6[2]     ; 5.491 ;       ;       ; 5.491 ;
; SW[13]     ; HEX6[3]     ; 5.771 ;       ;       ; 5.771 ;
; SW[13]     ; HEX6[4]     ; 5.780 ;       ;       ; 5.780 ;
; SW[13]     ; HEX6[5]     ; 5.760 ;       ;       ; 5.760 ;
; SW[13]     ; HEX6[6]     ; 5.748 ;       ;       ; 5.748 ;
; SW[16]     ; LEDG[0]     ; 5.807 ;       ;       ; 5.807 ;
; SW[16]     ; LEDR[0]     ;       ; 5.813 ; 5.813 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX4[0]     ; 4.000 ; 4.000 ; 4.000 ; 4.000 ;
; SW[0]      ; HEX4[1]     ; 4.017 ; 4.017 ; 4.017 ; 4.017 ;
; SW[0]      ; HEX4[2]     ;       ; 3.933 ; 3.933 ;       ;
; SW[0]      ; HEX4[3]     ; 4.044 ; 4.044 ; 4.044 ; 4.044 ;
; SW[0]      ; HEX4[4]     ; 4.066 ;       ;       ; 4.066 ;
; SW[0]      ; HEX4[5]     ; 4.135 ;       ;       ; 4.135 ;
; SW[0]      ; HEX4[6]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[1]      ; HEX4[0]     ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; SW[1]      ; HEX4[1]     ; 4.029 ; 4.029 ; 4.029 ; 4.029 ;
; SW[1]      ; HEX4[2]     ; 3.946 ;       ;       ; 3.946 ;
; SW[1]      ; HEX4[3]     ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; SW[1]      ; HEX4[4]     ;       ; 4.077 ; 4.077 ;       ;
; SW[1]      ; HEX4[5]     ; 4.142 ; 4.142 ; 4.142 ; 4.142 ;
; SW[1]      ; HEX4[6]     ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; SW[2]      ; HEX4[0]     ; 3.833 ; 3.833 ; 3.833 ; 3.833 ;
; SW[2]      ; HEX4[1]     ; 3.849 ;       ;       ; 3.849 ;
; SW[2]      ; HEX4[2]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; SW[2]      ; HEX4[3]     ; 3.877 ; 3.877 ; 3.877 ; 3.877 ;
; SW[2]      ; HEX4[4]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[2]      ; HEX4[5]     ; 3.963 ; 3.963 ; 3.963 ; 3.963 ;
; SW[2]      ; HEX4[6]     ; 3.907 ; 3.907 ; 3.907 ; 3.907 ;
; SW[3]      ; HEX4[0]     ; 3.598 ; 3.598 ; 3.598 ; 3.598 ;
; SW[3]      ; HEX4[1]     ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; SW[3]      ; HEX4[2]     ; 3.539 ; 3.539 ; 3.539 ; 3.539 ;
; SW[3]      ; HEX4[3]     ; 3.630 ; 3.630 ; 3.630 ; 3.630 ;
; SW[3]      ; HEX4[4]     ;       ; 3.669 ; 3.669 ;       ;
; SW[3]      ; HEX4[5]     ; 3.716 ; 3.716 ; 3.716 ; 3.716 ;
; SW[3]      ; HEX4[6]     ; 3.674 ; 3.674 ; 3.674 ; 3.674 ;
; SW[4]      ; HEX4[0]     ;       ; 3.238 ; 3.238 ;       ;
; SW[4]      ; HEX4[1]     ; 3.247 ;       ;       ; 3.247 ;
; SW[4]      ; HEX4[2]     ; 3.247 ;       ;       ; 3.247 ;
; SW[4]      ; HEX4[3]     ; 3.353 ;       ;       ; 3.353 ;
; SW[4]      ; HEX4[4]     ; 3.376 ;       ;       ; 3.376 ;
; SW[4]      ; HEX4[5]     ; 3.366 ;       ;       ; 3.366 ;
; SW[4]      ; HEX4[6]     ; 3.375 ;       ;       ; 3.375 ;
; SW[6]      ; HEX6[0]     ; 3.699 ; 3.699 ; 3.699 ; 3.699 ;
; SW[6]      ; HEX6[1]     ; 3.580 ; 3.580 ; 3.580 ; 3.580 ;
; SW[6]      ; HEX6[2]     ;       ; 3.694 ; 3.694 ;       ;
; SW[6]      ; HEX6[3]     ; 3.991 ; 3.991 ; 3.991 ; 3.991 ;
; SW[6]      ; HEX6[4]     ; 4.008 ;       ;       ; 4.008 ;
; SW[6]      ; HEX6[5]     ; 3.893 ;       ;       ; 3.893 ;
; SW[6]      ; HEX6[6]     ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; SW[7]      ; HEX6[0]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; SW[7]      ; HEX6[1]     ; 3.663 ; 3.663 ; 3.663 ; 3.663 ;
; SW[7]      ; HEX6[2]     ; 3.782 ;       ;       ; 3.782 ;
; SW[7]      ; HEX6[3]     ; 4.073 ; 4.073 ; 4.073 ; 4.073 ;
; SW[7]      ; HEX6[4]     ;       ; 4.092 ; 4.092 ;       ;
; SW[7]      ; HEX6[5]     ; 3.977 ; 3.977 ; 3.977 ; 3.977 ;
; SW[7]      ; HEX6[6]     ; 3.962 ; 3.962 ; 3.962 ; 3.962 ;
; SW[8]      ; HEX6[0]     ; 3.821 ; 3.821 ; 3.821 ; 3.821 ;
; SW[8]      ; HEX6[1]     ; 3.706 ;       ;       ; 3.706 ;
; SW[8]      ; HEX6[2]     ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; SW[8]      ; HEX6[3]     ; 4.113 ; 4.113 ; 4.113 ; 4.113 ;
; SW[8]      ; HEX6[4]     ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; SW[8]      ; HEX6[5]     ; 4.016 ; 4.016 ; 4.016 ; 4.016 ;
; SW[8]      ; HEX6[6]     ; 4.004 ; 4.004 ; 4.004 ; 4.004 ;
; SW[9]      ; HEX6[0]     ; 3.883 ; 3.883 ; 3.883 ; 3.883 ;
; SW[9]      ; HEX6[1]     ; 3.765 ; 3.765 ; 3.765 ; 3.765 ;
; SW[9]      ; HEX6[2]     ; 3.887 ; 3.887 ; 3.887 ; 3.887 ;
; SW[9]      ; HEX6[3]     ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; SW[9]      ; HEX6[4]     ;       ; 4.194 ; 4.194 ;       ;
; SW[9]      ; HEX6[5]     ; 4.078 ; 4.078 ; 4.078 ; 4.078 ;
; SW[9]      ; HEX6[6]     ; 4.062 ; 4.062 ; 4.062 ; 4.062 ;
; SW[10]     ; HEX6[0]     ;       ; 2.858 ; 2.858 ;       ;
; SW[10]     ; HEX6[1]     ; 2.985 ;       ;       ; 2.985 ;
; SW[10]     ; HEX6[2]     ; 2.873 ;       ;       ; 2.873 ;
; SW[10]     ; HEX6[3]     ; 3.153 ;       ;       ; 3.153 ;
; SW[10]     ; HEX6[4]     ; 3.162 ;       ;       ; 3.162 ;
; SW[10]     ; HEX6[5]     ; 3.142 ;       ;       ; 3.142 ;
; SW[10]     ; HEX6[6]     ; 3.130 ;       ;       ; 3.130 ;
; SW[11]     ; HEX6[0]     ;       ; 2.776 ; 2.776 ;       ;
; SW[11]     ; HEX6[1]     ; 2.903 ;       ;       ; 2.903 ;
; SW[11]     ; HEX6[2]     ; 2.791 ;       ;       ; 2.791 ;
; SW[11]     ; HEX6[3]     ; 3.071 ;       ;       ; 3.071 ;
; SW[11]     ; HEX6[4]     ; 3.080 ;       ;       ; 3.080 ;
; SW[11]     ; HEX6[5]     ; 3.060 ;       ;       ; 3.060 ;
; SW[11]     ; HEX6[6]     ; 3.048 ;       ;       ; 3.048 ;
; SW[12]     ; HEX6[0]     ;       ; 2.737 ; 2.737 ;       ;
; SW[12]     ; HEX6[1]     ; 2.864 ;       ;       ; 2.864 ;
; SW[12]     ; HEX6[2]     ; 2.752 ;       ;       ; 2.752 ;
; SW[12]     ; HEX6[3]     ; 3.032 ;       ;       ; 3.032 ;
; SW[12]     ; HEX6[4]     ; 3.041 ;       ;       ; 3.041 ;
; SW[12]     ; HEX6[5]     ; 3.021 ;       ;       ; 3.021 ;
; SW[12]     ; HEX6[6]     ; 3.009 ;       ;       ; 3.009 ;
; SW[13]     ; HEX6[0]     ;       ; 5.476 ; 5.476 ;       ;
; SW[13]     ; HEX6[1]     ; 5.603 ;       ;       ; 5.603 ;
; SW[13]     ; HEX6[2]     ; 5.491 ;       ;       ; 5.491 ;
; SW[13]     ; HEX6[3]     ; 5.771 ;       ;       ; 5.771 ;
; SW[13]     ; HEX6[4]     ; 5.780 ;       ;       ; 5.780 ;
; SW[13]     ; HEX6[5]     ; 5.760 ;       ;       ; 5.760 ;
; SW[13]     ; HEX6[6]     ; 5.748 ;       ;       ; 5.748 ;
; SW[16]     ; LEDG[0]     ; 5.807 ;       ;       ; 5.807 ;
; SW[16]     ; LEDR[0]     ;       ; 5.813 ; 5.813 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.914  ; 2.321 ; N/A      ; N/A     ; -2.000              ;
;  SW[17]          ; -1.914  ; 2.321 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -15.312 ; 0.0   ; 0.0      ; 0.0     ; -89.222             ;
;  SW[17]          ; -15.312 ; 0.000 ; N/A      ; N/A     ; -89.222             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 3.542  ; 3.542  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; 0.864  ; 0.864  ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; 1.058  ; 1.058  ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; 1.068  ; 1.068  ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; 0.178  ; 0.178  ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; 0.211  ; 0.211  ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; 0.568  ; 0.568  ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; 0.888  ; 0.888  ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; 1.089  ; 1.089  ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; 0.860  ; 0.860  ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; -0.282 ; -0.282 ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; -0.252 ; -0.252 ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; -0.216 ; -0.216 ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; 3.314  ; 3.314  ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; 3.542  ; 3.542  ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; SW[17]     ; 0.609  ; 0.609  ; Rise       ; SW[17]          ;
;  SW[0]    ; SW[17]     ; -0.212 ; -0.212 ; Rise       ; SW[17]          ;
;  SW[1]    ; SW[17]     ; -0.327 ; -0.327 ; Rise       ; SW[17]          ;
;  SW[2]    ; SW[17]     ; -0.343 ; -0.343 ; Rise       ; SW[17]          ;
;  SW[3]    ; SW[17]     ; 0.107  ; 0.107  ; Rise       ; SW[17]          ;
;  SW[4]    ; SW[17]     ; 0.086  ; 0.086  ; Rise       ; SW[17]          ;
;  SW[6]    ; SW[17]     ; -0.081 ; -0.081 ; Rise       ; SW[17]          ;
;  SW[7]    ; SW[17]     ; -0.256 ; -0.256 ; Rise       ; SW[17]          ;
;  SW[8]    ; SW[17]     ; -0.349 ; -0.349 ; Rise       ; SW[17]          ;
;  SW[9]    ; SW[17]     ; -0.274 ; -0.274 ; Rise       ; SW[17]          ;
;  SW[10]   ; SW[17]     ; 0.609  ; 0.609  ; Rise       ; SW[17]          ;
;  SW[11]   ; SW[17]     ; 0.574  ; 0.574  ; Rise       ; SW[17]          ;
;  SW[12]   ; SW[17]     ; 0.517  ; 0.517  ; Rise       ; SW[17]          ;
;  SW[13]   ; SW[17]     ; -1.865 ; -1.865 ; Rise       ; SW[17]          ;
;  SW[16]   ; SW[17]     ; -2.006 ; -2.006 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 12.948 ; 12.948 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 12.564 ; 12.564 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 12.659 ; 12.659 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 12.670 ; 12.670 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 12.927 ; 12.927 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 12.948 ; 12.948 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 12.922 ; 12.922 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 12.853 ; 12.853 ; Rise       ; SW[17]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; SW[17]     ; 6.593 ; 6.593 ; Rise       ; SW[17]          ;
;  HEX0[0]  ; SW[17]     ; 6.594 ; 6.594 ; Rise       ; SW[17]          ;
;  HEX0[1]  ; SW[17]     ; 6.593 ; 6.593 ; Rise       ; SW[17]          ;
;  HEX0[2]  ; SW[17]     ; 6.604 ; 6.604 ; Rise       ; SW[17]          ;
;  HEX0[3]  ; SW[17]     ; 6.762 ; 6.762 ; Rise       ; SW[17]          ;
;  HEX0[4]  ; SW[17]     ; 6.766 ; 6.766 ; Rise       ; SW[17]          ;
;  HEX0[5]  ; SW[17]     ; 6.737 ; 6.737 ; Rise       ; SW[17]          ;
;  HEX0[6]  ; SW[17]     ; 6.744 ; 6.744 ; Rise       ; SW[17]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX4[0]     ; 7.843  ; 7.843  ; 7.843  ; 7.843  ;
; SW[0]      ; HEX4[1]     ; 7.889  ; 7.889  ; 7.889  ; 7.889  ;
; SW[0]      ; HEX4[2]     ;        ; 7.649  ; 7.649  ;        ;
; SW[0]      ; HEX4[3]     ; 7.938  ; 7.938  ; 7.938  ; 7.938  ;
; SW[0]      ; HEX4[4]     ; 7.974  ;        ;        ; 7.974  ;
; SW[0]      ; HEX4[5]     ; 8.132  ;        ;        ; 8.132  ;
; SW[0]      ; HEX4[6]     ; 8.001  ; 8.001  ; 8.001  ; 8.001  ;
; SW[1]      ; HEX4[0]     ; 7.884  ; 7.884  ; 7.884  ; 7.884  ;
; SW[1]      ; HEX4[1]     ; 7.926  ; 7.926  ; 7.926  ; 7.926  ;
; SW[1]      ; HEX4[2]     ; 7.713  ;        ;        ; 7.713  ;
; SW[1]      ; HEX4[3]     ; 7.980  ; 7.980  ; 7.980  ; 7.980  ;
; SW[1]      ; HEX4[4]     ;        ; 8.010  ; 8.010  ;        ;
; SW[1]      ; HEX4[5]     ; 8.171  ; 8.171  ; 8.171  ; 8.171  ;
; SW[1]      ; HEX4[6]     ; 8.043  ; 8.043  ; 8.043  ; 8.043  ;
; SW[2]      ; HEX4[0]     ; 7.408  ; 7.408  ; 7.408  ; 7.408  ;
; SW[2]      ; HEX4[1]     ; 7.455  ;        ;        ; 7.455  ;
; SW[2]      ; HEX4[2]     ; 7.243  ; 7.243  ; 7.243  ; 7.243  ;
; SW[2]      ; HEX4[3]     ; 7.506  ; 7.506  ; 7.506  ; 7.506  ;
; SW[2]      ; HEX4[4]     ; 7.541  ; 7.541  ; 7.541  ; 7.541  ;
; SW[2]      ; HEX4[5]     ; 7.697  ; 7.697  ; 7.697  ; 7.697  ;
; SW[2]      ; HEX4[6]     ; 7.568  ; 7.568  ; 7.568  ; 7.568  ;
; SW[3]      ; HEX4[0]     ; 7.021  ; 7.021  ; 7.021  ; 7.021  ;
; SW[3]      ; HEX4[1]     ; 7.058  ; 7.058  ; 7.058  ; 7.058  ;
; SW[3]      ; HEX4[2]     ; 6.856  ; 6.856  ; 6.856  ; 6.856  ;
; SW[3]      ; HEX4[3]     ; 7.106  ; 7.106  ; 7.106  ; 7.106  ;
; SW[3]      ; HEX4[4]     ;        ; 7.154  ; 7.154  ;        ;
; SW[3]      ; HEX4[5]     ; 7.293  ; 7.293  ; 7.293  ; 7.293  ;
; SW[3]      ; HEX4[6]     ; 7.182  ; 7.182  ; 7.182  ; 7.182  ;
; SW[4]      ; HEX4[0]     ;        ; 6.173  ; 6.173  ;        ;
; SW[4]      ; HEX4[1]     ; 6.180  ;        ;        ; 6.180  ;
; SW[4]      ; HEX4[2]     ; 6.175  ;        ;        ; 6.175  ;
; SW[4]      ; HEX4[3]     ; 6.438  ;        ;        ; 6.438  ;
; SW[4]      ; HEX4[4]     ; 6.469  ;        ;        ; 6.469  ;
; SW[4]      ; HEX4[5]     ; 6.447  ;        ;        ; 6.447  ;
; SW[4]      ; HEX4[6]     ; 6.461  ;        ;        ; 6.461  ;
; SW[6]      ; HEX6[0]     ; 7.157  ; 7.157  ; 7.157  ; 7.157  ;
; SW[6]      ; HEX6[1]     ; 6.918  ; 6.918  ; 6.918  ; 6.918  ;
; SW[6]      ; HEX6[2]     ;        ; 7.187  ; 7.187  ;        ;
; SW[6]      ; HEX6[3]     ; 7.748  ; 7.748  ; 7.748  ; 7.748  ;
; SW[6]      ; HEX6[4]     ; 7.793  ;        ;        ; 7.793  ;
; SW[6]      ; HEX6[5]     ; 7.552  ;        ;        ; 7.552  ;
; SW[6]      ; HEX6[6]     ; 7.559  ; 7.559  ; 7.559  ; 7.559  ;
; SW[7]      ; HEX6[0]     ; 7.311  ; 7.311  ; 7.311  ; 7.311  ;
; SW[7]      ; HEX6[1]     ; 7.070  ; 7.070  ; 7.070  ; 7.070  ;
; SW[7]      ; HEX6[2]     ; 7.348  ;        ;        ; 7.348  ;
; SW[7]      ; HEX6[3]     ; 7.900  ; 7.900  ; 7.900  ; 7.900  ;
; SW[7]      ; HEX6[4]     ;        ; 7.951  ; 7.951  ;        ;
; SW[7]      ; HEX6[5]     ; 7.705  ; 7.705  ; 7.705  ; 7.705  ;
; SW[7]      ; HEX6[6]     ; 7.718  ; 7.718  ; 7.718  ; 7.718  ;
; SW[8]      ; HEX6[0]     ; 7.435  ; 7.435  ; 7.435  ; 7.435  ;
; SW[8]      ; HEX6[1]     ; 7.198  ;        ;        ; 7.198  ;
; SW[8]      ; HEX6[2]     ; 7.477  ; 7.477  ; 7.477  ; 7.477  ;
; SW[8]      ; HEX6[3]     ; 8.024  ; 8.024  ; 8.024  ; 8.024  ;
; SW[8]      ; HEX6[4]     ; 8.075  ; 8.075  ; 8.075  ; 8.075  ;
; SW[8]      ; HEX6[5]     ; 7.801  ; 7.801  ; 7.801  ; 7.801  ;
; SW[8]      ; HEX6[6]     ; 7.845  ; 7.845  ; 7.845  ; 7.845  ;
; SW[9]      ; HEX6[0]     ; 7.540  ; 7.540  ; 7.540  ; 7.540  ;
; SW[9]      ; HEX6[1]     ; 7.324  ; 7.324  ; 7.324  ; 7.324  ;
; SW[9]      ; HEX6[2]     ; 7.597  ; 7.597  ; 7.597  ; 7.597  ;
; SW[9]      ; HEX6[3]     ; 8.156  ; 8.156  ; 8.156  ; 8.156  ;
; SW[9]      ; HEX6[4]     ;        ; 8.171  ; 8.171  ;        ;
; SW[9]      ; HEX6[5]     ; 7.927  ; 7.927  ; 7.927  ; 7.927  ;
; SW[9]      ; HEX6[6]     ; 7.967  ; 7.967  ; 7.967  ; 7.967  ;
; SW[10]     ; HEX6[0]     ;        ; 5.546  ; 5.546  ;        ;
; SW[10]     ; HEX6[1]     ; 5.824  ;        ;        ; 5.824  ;
; SW[10]     ; HEX6[2]     ; 5.546  ;        ;        ; 5.546  ;
; SW[10]     ; HEX6[3]     ; 6.087  ;        ;        ; 6.087  ;
; SW[10]     ; HEX6[4]     ; 6.100  ;        ;        ; 6.100  ;
; SW[10]     ; HEX6[5]     ; 6.082  ;        ;        ; 6.082  ;
; SW[10]     ; HEX6[6]     ; 6.061  ;        ;        ; 6.061  ;
; SW[11]     ; HEX6[0]     ;        ; 5.410  ; 5.410  ;        ;
; SW[11]     ; HEX6[1]     ; 5.688  ;        ;        ; 5.688  ;
; SW[11]     ; HEX6[2]     ; 5.410  ;        ;        ; 5.410  ;
; SW[11]     ; HEX6[3]     ; 5.951  ;        ;        ; 5.951  ;
; SW[11]     ; HEX6[4]     ; 5.964  ;        ;        ; 5.964  ;
; SW[11]     ; HEX6[5]     ; 5.946  ;        ;        ; 5.946  ;
; SW[11]     ; HEX6[6]     ; 5.925  ;        ;        ; 5.925  ;
; SW[12]     ; HEX6[0]     ;        ; 5.323  ; 5.323  ;        ;
; SW[12]     ; HEX6[1]     ; 5.601  ;        ;        ; 5.601  ;
; SW[12]     ; HEX6[2]     ; 5.323  ;        ;        ; 5.323  ;
; SW[12]     ; HEX6[3]     ; 5.864  ;        ;        ; 5.864  ;
; SW[12]     ; HEX6[4]     ; 5.877  ;        ;        ; 5.877  ;
; SW[12]     ; HEX6[5]     ; 5.859  ;        ;        ; 5.859  ;
; SW[12]     ; HEX6[6]     ; 5.838  ;        ;        ; 5.838  ;
; SW[13]     ; HEX6[0]     ;        ; 9.880  ; 9.880  ;        ;
; SW[13]     ; HEX6[1]     ; 10.158 ;        ;        ; 10.158 ;
; SW[13]     ; HEX6[2]     ; 9.880  ;        ;        ; 9.880  ;
; SW[13]     ; HEX6[3]     ; 10.421 ;        ;        ; 10.421 ;
; SW[13]     ; HEX6[4]     ; 10.434 ;        ;        ; 10.434 ;
; SW[13]     ; HEX6[5]     ; 10.416 ;        ;        ; 10.416 ;
; SW[13]     ; HEX6[6]     ; 10.395 ;        ;        ; 10.395 ;
; SW[16]     ; LEDG[0]     ; 10.142 ;        ;        ; 10.142 ;
; SW[16]     ; LEDR[0]     ;        ; 10.146 ; 10.146 ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX4[0]     ; 4.000 ; 4.000 ; 4.000 ; 4.000 ;
; SW[0]      ; HEX4[1]     ; 4.017 ; 4.017 ; 4.017 ; 4.017 ;
; SW[0]      ; HEX4[2]     ;       ; 3.933 ; 3.933 ;       ;
; SW[0]      ; HEX4[3]     ; 4.044 ; 4.044 ; 4.044 ; 4.044 ;
; SW[0]      ; HEX4[4]     ; 4.066 ;       ;       ; 4.066 ;
; SW[0]      ; HEX4[5]     ; 4.135 ;       ;       ; 4.135 ;
; SW[0]      ; HEX4[6]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[1]      ; HEX4[0]     ; 4.013 ; 4.013 ; 4.013 ; 4.013 ;
; SW[1]      ; HEX4[1]     ; 4.029 ; 4.029 ; 4.029 ; 4.029 ;
; SW[1]      ; HEX4[2]     ; 3.946 ;       ;       ; 3.946 ;
; SW[1]      ; HEX4[3]     ; 4.057 ; 4.057 ; 4.057 ; 4.057 ;
; SW[1]      ; HEX4[4]     ;       ; 4.077 ; 4.077 ;       ;
; SW[1]      ; HEX4[5]     ; 4.142 ; 4.142 ; 4.142 ; 4.142 ;
; SW[1]      ; HEX4[6]     ; 4.087 ; 4.087 ; 4.087 ; 4.087 ;
; SW[2]      ; HEX4[0]     ; 3.833 ; 3.833 ; 3.833 ; 3.833 ;
; SW[2]      ; HEX4[1]     ; 3.849 ;       ;       ; 3.849 ;
; SW[2]      ; HEX4[2]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; SW[2]      ; HEX4[3]     ; 3.877 ; 3.877 ; 3.877 ; 3.877 ;
; SW[2]      ; HEX4[4]     ; 3.900 ; 3.900 ; 3.900 ; 3.900 ;
; SW[2]      ; HEX4[5]     ; 3.963 ; 3.963 ; 3.963 ; 3.963 ;
; SW[2]      ; HEX4[6]     ; 3.907 ; 3.907 ; 3.907 ; 3.907 ;
; SW[3]      ; HEX4[0]     ; 3.598 ; 3.598 ; 3.598 ; 3.598 ;
; SW[3]      ; HEX4[1]     ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; SW[3]      ; HEX4[2]     ; 3.539 ; 3.539 ; 3.539 ; 3.539 ;
; SW[3]      ; HEX4[3]     ; 3.630 ; 3.630 ; 3.630 ; 3.630 ;
; SW[3]      ; HEX4[4]     ;       ; 3.669 ; 3.669 ;       ;
; SW[3]      ; HEX4[5]     ; 3.716 ; 3.716 ; 3.716 ; 3.716 ;
; SW[3]      ; HEX4[6]     ; 3.674 ; 3.674 ; 3.674 ; 3.674 ;
; SW[4]      ; HEX4[0]     ;       ; 3.238 ; 3.238 ;       ;
; SW[4]      ; HEX4[1]     ; 3.247 ;       ;       ; 3.247 ;
; SW[4]      ; HEX4[2]     ; 3.247 ;       ;       ; 3.247 ;
; SW[4]      ; HEX4[3]     ; 3.353 ;       ;       ; 3.353 ;
; SW[4]      ; HEX4[4]     ; 3.376 ;       ;       ; 3.376 ;
; SW[4]      ; HEX4[5]     ; 3.366 ;       ;       ; 3.366 ;
; SW[4]      ; HEX4[6]     ; 3.375 ;       ;       ; 3.375 ;
; SW[6]      ; HEX6[0]     ; 3.699 ; 3.699 ; 3.699 ; 3.699 ;
; SW[6]      ; HEX6[1]     ; 3.580 ; 3.580 ; 3.580 ; 3.580 ;
; SW[6]      ; HEX6[2]     ;       ; 3.694 ; 3.694 ;       ;
; SW[6]      ; HEX6[3]     ; 3.991 ; 3.991 ; 3.991 ; 3.991 ;
; SW[6]      ; HEX6[4]     ; 4.008 ;       ;       ; 4.008 ;
; SW[6]      ; HEX6[5]     ; 3.893 ;       ;       ; 3.893 ;
; SW[6]      ; HEX6[6]     ; 3.878 ; 3.878 ; 3.878 ; 3.878 ;
; SW[7]      ; HEX6[0]     ; 3.782 ; 3.782 ; 3.782 ; 3.782 ;
; SW[7]      ; HEX6[1]     ; 3.663 ; 3.663 ; 3.663 ; 3.663 ;
; SW[7]      ; HEX6[2]     ; 3.782 ;       ;       ; 3.782 ;
; SW[7]      ; HEX6[3]     ; 4.073 ; 4.073 ; 4.073 ; 4.073 ;
; SW[7]      ; HEX6[4]     ;       ; 4.092 ; 4.092 ;       ;
; SW[7]      ; HEX6[5]     ; 3.977 ; 3.977 ; 3.977 ; 3.977 ;
; SW[7]      ; HEX6[6]     ; 3.962 ; 3.962 ; 3.962 ; 3.962 ;
; SW[8]      ; HEX6[0]     ; 3.821 ; 3.821 ; 3.821 ; 3.821 ;
; SW[8]      ; HEX6[1]     ; 3.706 ;       ;       ; 3.706 ;
; SW[8]      ; HEX6[2]     ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; SW[8]      ; HEX6[3]     ; 4.113 ; 4.113 ; 4.113 ; 4.113 ;
; SW[8]      ; HEX6[4]     ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; SW[8]      ; HEX6[5]     ; 4.016 ; 4.016 ; 4.016 ; 4.016 ;
; SW[8]      ; HEX6[6]     ; 4.004 ; 4.004 ; 4.004 ; 4.004 ;
; SW[9]      ; HEX6[0]     ; 3.883 ; 3.883 ; 3.883 ; 3.883 ;
; SW[9]      ; HEX6[1]     ; 3.765 ; 3.765 ; 3.765 ; 3.765 ;
; SW[9]      ; HEX6[2]     ; 3.887 ; 3.887 ; 3.887 ; 3.887 ;
; SW[9]      ; HEX6[3]     ; 4.176 ; 4.176 ; 4.176 ; 4.176 ;
; SW[9]      ; HEX6[4]     ;       ; 4.194 ; 4.194 ;       ;
; SW[9]      ; HEX6[5]     ; 4.078 ; 4.078 ; 4.078 ; 4.078 ;
; SW[9]      ; HEX6[6]     ; 4.062 ; 4.062 ; 4.062 ; 4.062 ;
; SW[10]     ; HEX6[0]     ;       ; 2.858 ; 2.858 ;       ;
; SW[10]     ; HEX6[1]     ; 2.985 ;       ;       ; 2.985 ;
; SW[10]     ; HEX6[2]     ; 2.873 ;       ;       ; 2.873 ;
; SW[10]     ; HEX6[3]     ; 3.153 ;       ;       ; 3.153 ;
; SW[10]     ; HEX6[4]     ; 3.162 ;       ;       ; 3.162 ;
; SW[10]     ; HEX6[5]     ; 3.142 ;       ;       ; 3.142 ;
; SW[10]     ; HEX6[6]     ; 3.130 ;       ;       ; 3.130 ;
; SW[11]     ; HEX6[0]     ;       ; 2.776 ; 2.776 ;       ;
; SW[11]     ; HEX6[1]     ; 2.903 ;       ;       ; 2.903 ;
; SW[11]     ; HEX6[2]     ; 2.791 ;       ;       ; 2.791 ;
; SW[11]     ; HEX6[3]     ; 3.071 ;       ;       ; 3.071 ;
; SW[11]     ; HEX6[4]     ; 3.080 ;       ;       ; 3.080 ;
; SW[11]     ; HEX6[5]     ; 3.060 ;       ;       ; 3.060 ;
; SW[11]     ; HEX6[6]     ; 3.048 ;       ;       ; 3.048 ;
; SW[12]     ; HEX6[0]     ;       ; 2.737 ; 2.737 ;       ;
; SW[12]     ; HEX6[1]     ; 2.864 ;       ;       ; 2.864 ;
; SW[12]     ; HEX6[2]     ; 2.752 ;       ;       ; 2.752 ;
; SW[12]     ; HEX6[3]     ; 3.032 ;       ;       ; 3.032 ;
; SW[12]     ; HEX6[4]     ; 3.041 ;       ;       ; 3.041 ;
; SW[12]     ; HEX6[5]     ; 3.021 ;       ;       ; 3.021 ;
; SW[12]     ; HEX6[6]     ; 3.009 ;       ;       ; 3.009 ;
; SW[13]     ; HEX6[0]     ;       ; 5.476 ; 5.476 ;       ;
; SW[13]     ; HEX6[1]     ; 5.603 ;       ;       ; 5.603 ;
; SW[13]     ; HEX6[2]     ; 5.491 ;       ;       ; 5.491 ;
; SW[13]     ; HEX6[3]     ; 5.771 ;       ;       ; 5.771 ;
; SW[13]     ; HEX6[4]     ; 5.780 ;       ;       ; 5.780 ;
; SW[13]     ; HEX6[5]     ; 5.760 ;       ;       ; 5.760 ;
; SW[13]     ; HEX6[6]     ; 5.748 ;       ;       ; 5.748 ;
; SW[16]     ; LEDG[0]     ; 5.807 ;       ;       ; 5.807 ;
; SW[16]     ; LEDR[0]     ;       ; 5.813 ; 5.813 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[17]     ; SW[17]   ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; SW[17]     ; SW[17]   ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 135   ; 135  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Aug 16 17:00:39 2023
Info: Command: quartus_sta memoria -c memoria
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memoria.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SW[17] SW[17]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.914       -15.312 SW[17] 
Info (332146): Worst-case hold slack is 2.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.645         0.000 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000       -89.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.460       -11.680 SW[17] 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 SW[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000       -89.222 SW[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4544 megabytes
    Info: Processing ended: Wed Aug 16 17:00:40 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


