module hex7seg(
    input [3:0] hex,
    output reg [6:0] a_to_g,
    output enable // 使能信号，控制数码管的显示
);
    assign enable = 1; // 始终使能数码管显示

    always @(*) begin
        case (hex)
            4'b0000: a_to_g = 7'b1111110; // 0
            4'b0001: a_to_g = 7'b0110000; // 1
            4'b0010: a_to_g = 7'b1101101; // 2
            4'b0011: a_to_g = 7'b1111001; // 3
            4'b0100: a_to_g = 7'b0110011; // 4
            4'b0101: a_to_g = 7'b1011011; // 5
            4'b0110: a_to_g = 7'b1011111; // 6
            4'b0111: a_to_g = 7'b1110000; // 7
            4'b1000: a_to_g = 7'b1111111; // 8
            4'b1001: a_to_g = 7'b1111011; // 9
            4'b1010: a_to_g = 7'b1110111; // A
            4'b1011: a_to_g = 7'b0011111; // B
            4'b1100: a_to_g = 7'b1001110; // C
            4'b1101: a_to_g = 7'b0111101; // D
            4'b1110: a_to_g = 7'b1001111; // E
            4'b1111: a_to_g = 7'b1000111; // F
            default: a_to_g = 7'b0000000; // 默认显示空白
        endcase
    end
    
endmodule