====================================================================================================
 ПОЛНЫЙ АНАЛИЗ SYSTEMVERILOG AST
====================================================================================================
Время анализа: 2025-11-18 17:48:04


--------------------------------------------------------------------------------
 ОБЩАЯ СТАТИСТИКА
--------------------------------------------------------------------------------
  Всего модулей: 2
  Интерфейсов: 0
  Пакетов: 0
  Классов: 0
  Program блоков: 0
  Checker блоков: 0
  Config блоков: 0
  Typedef: 0
  Struct: 0
  Enum: 0
  Union: 0
  Функций: 0
  Задач: 0
  Парсер: pyslang_enhanced
  Тип AST: CompleteAST
  Версия: 1.0

--------------------------------------------------------------------------------
 МЕТАДАННЫЕ АНАЛИЗА
--------------------------------------------------------------------------------
  total_modules: 2
  interfaces_count: 0
  packages_count: 0
  classes_count: 0
  typedefs_count: 0
  total_modules_enhanced: 2
  total_interfaces: 0
  total_programs: 0
  total_classes: 0
  total_packages: 0
  total_typedefs: 0
  total_structs: 0
  total_enums: 0
  total_functions: 0
  total_tasks: 0
  pyslang_analysis: True
  analysis_timestamp: complete_analysis_pyslang_v1.0

--------------------------------------------------------------------------------
 ДЕТАЛЬНЫЙ АНАЛИЗ МОДУЛЕЙ
--------------------------------------------------------------------------------

  МОДУЛЬ 1: detect_4_bit_sequence_using_fsm
  ==================================================
    ПОРТЫ (4):
      input      clk                  
      input      rst                  
      input      a                    
      output     detected             
    СИГНАЛЫ (8):
      var        IDLE                 [2:0]      [FSM_STATE]
      var        F1                   [2:0]      [FSM_STATE]
      var        F0                   [2:0]      [FSM_STATE]
      var        S1                   [2:0]      [FSM_STATE]
      var        S0                   [2:0]      [FSM_STATE]
      var        fsm_state            [2:0]      [STATE_VARIABLE]
      var        next_state                      [STATE_VARIABLE]
      var        state                           [STATE_VARIABLE]
    ALWAYS БЛОКИ (2):
      Блок 1: posedge clk
        state <= IDLE
        state <= next_state
      Блок 2: @*
    ASSIGN (1):
      assign detected = (state==S0)

  МОДУЛЬ 2: detect_6_bit_sequence_using_fsm
  ==================================================
    ПОРТЫ (4):
      input      clk                  
      input      rst                  
      input      a                    
      output     detected             
    СИГНАЛЫ (0):
    ALWAYS БЛОКИ (0):

--------------------------------------------------------------------------------
 ВСЕ TYPEDEF
--------------------------------------------------------------------------------
  Typedef не найдены

--------------------------------------------------------------------------------
 ВСЕ STRUCT
--------------------------------------------------------------------------------
  Struct не найдены

--------------------------------------------------------------------------------
 ВСЕ ENUM - ПОЛНЫЙ ВЫВОД
--------------------------------------------------------------------------------
  Enum не найдены

--------------------------------------------------------------------------------
 ВСЕ UNION
--------------------------------------------------------------------------------
  Union не найдены

--------------------------------------------------------------------------------
 ВСЕ ИНТЕРФЕЙСЫ
--------------------------------------------------------------------------------
  Интерфейсы не найдены

--------------------------------------------------------------------------------
 ВСЕ ПАКЕТЫ
--------------------------------------------------------------------------------
  Пакеты не найдены

--------------------------------------------------------------------------------
 ВСЕ КЛАССЫ
--------------------------------------------------------------------------------
  Классы не найдены

--------------------------------------------------------------------------------
 ВСЕ PROGRAM БЛОКИ
--------------------------------------------------------------------------------
  Program блоки не найдены

--------------------------------------------------------------------------------
 ВСЕ CHECKER БЛОКИ
--------------------------------------------------------------------------------
  Checker блоки не найдены

--------------------------------------------------------------------------------
 ВСЕ CONFIG БЛОКИ
--------------------------------------------------------------------------------
  Config блоки не найдены

--------------------------------------------------------------------------------
 ВСЕ ФУНКЦИИ
--------------------------------------------------------------------------------
  Функции не найдены

--------------------------------------------------------------------------------
 ВСЕ ЗАДАЧИ
--------------------------------------------------------------------------------
  Задачи не найдены

--------------------------------------------------------------------------------
 ВСЕ ПАРАМЕТРЫ
--------------------------------------------------------------------------------

--------------------------------------------------------------------------------
 АНАЛИЗ FSM - РАСШИРЕННЫЙ
--------------------------------------------------------------------------------

  МОДУЛЬ: detect_4_bit_sequence_using_fsm
  ========================================
    FSM ОБНАРУЖЕН: ДА
    Тип FSM: mealy
    State переменные (3):
      - fsm_state (signal, [2:0])
      - next_state (signal, )
      - state (signal, )
    Состояния FSM (5):
      - IDLE (state_signal, источник: signal_keyword)
      - F1 (state_signal, источник: signal_keyword)
      - F0 (state_signal, источник: signal_keyword)
      - S1 (state_signal, источник: signal_keyword)
      - S0 (state_signal, источник: signal_keyword)
    Переходы (2):
      current_state -> IDLE [условие: clock_edge]
      current_state -> unknown_state [условие: clock_edge]
    Тактовый сигнал: clk

  МОДУЛЬ: detect_6_bit_sequence_using_fsm
  ========================================
    FSM ОБНАРУЖЕН: НЕТ
    Причина: не найдены state переменные

  ВСЕГО МОДУЛЕЙ С FSM: 1 из 2

--------------------------------------------------------------------------------
 ГРАФ СОЕДИНЕНИЙ
--------------------------------------------------------------------------------
  Узлов: 2
  Рёбер: 0

--------------------------------------------------------------------------------
 ИЕРАРХИЯ МОДУЛЕЙ
--------------------------------------------------------------------------------
  Деревьев иерархии: 2
  Дерево 1:
    detect_4_bit_sequence_using_fsm (module)
  Дерево 2:
    detect_6_bit_sequence_using_fsm (module)

--------------------------------------------------------------------------------
 ТАЙМИНГ АНАЛИЗ
--------------------------------------------------------------------------------
  Синхронных модулей: 0
  Комбинационных модулей: 0
  Смешанных модулей: 1
  ТАКТОВЫЕ ДОМЕНЫ:
    detect_4_bit_sequence_using_fsm: synchronous (clock_signal)

--------------------------------------------------------------------------------
 СИГНАЛЫ СБРОСА
--------------------------------------------------------------------------------
  СИГНАЛЫ СБРОСА:
    detect_4_bit_sequence_using_fsm: asynchronous (rst)
    detect_6_bit_sequence_using_fsm: asynchronous (rst)

--------------------------------------------------------------------------------
 АНАЛИЗ ПРИСВАИВАНИЙ
--------------------------------------------------------------------------------
  Непрерывных assign'ов: 1
  Модулей с assign'ами: 1
    detect_4_bit_sequence_using_fsm: 1 assign'ов

====================================================================================================
 АНАЛИЗ ЗАВЕРШЕН 
====================================================================================================