Fitter report for MaquinaDeSalgadosFinal
Sun Dec 10 19:27:23 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 10 19:27:23 2023      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; MaquinaDeSalgadosFinal                     ;
; Top-level Entity Name              ; vending_machine                            ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX22CF19C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 766 / 21,280 ( 4 % )                       ;
;     Total combinational functions  ; 754 / 21,280 ( 4 % )                       ;
;     Dedicated logic registers      ; 215 / 21,280 ( 1 % )                       ;
; Total registers                    ; 215                                        ;
; Total pins                         ; 74 / 167 ( 44 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 774,144 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; P[0]        ; Missing drive strength and slew rate ;
; P[1]        ; Missing drive strength and slew rate ;
; P[2]        ; Missing drive strength and slew rate ;
; P[3]        ; Missing drive strength and slew rate ;
; P[4]        ; Missing drive strength and slew rate ;
; P[5]        ; Missing drive strength and slew rate ;
; P[6]        ; Missing drive strength and slew rate ;
; P[7]        ; Missing drive strength and slew rate ;
; P[8]        ; Missing drive strength and slew rate ;
; E[0]        ; Missing drive strength and slew rate ;
; E[1]        ; Missing drive strength and slew rate ;
; E[2]        ; Missing drive strength and slew rate ;
; E[3]        ; Missing drive strength and slew rate ;
; E[4]        ; Missing drive strength and slew rate ;
; E[5]        ; Missing drive strength and slew rate ;
; E[6]        ; Missing drive strength and slew rate ;
; E[7]        ; Missing drive strength and slew rate ;
; E[8]        ; Missing drive strength and slew rate ;
; D[0]        ; Missing drive strength and slew rate ;
; D[1]        ; Missing drive strength and slew rate ;
; D[2]        ; Missing drive strength and slew rate ;
; display1[0] ; Missing drive strength and slew rate ;
; display1[1] ; Missing drive strength and slew rate ;
; display1[2] ; Missing drive strength and slew rate ;
; display1[3] ; Missing drive strength and slew rate ;
; display1[4] ; Missing drive strength and slew rate ;
; display1[5] ; Missing drive strength and slew rate ;
; display1[6] ; Missing drive strength and slew rate ;
; display2[0] ; Missing drive strength and slew rate ;
; display2[1] ; Missing drive strength and slew rate ;
; display2[2] ; Missing drive strength and slew rate ;
; display2[3] ; Missing drive strength and slew rate ;
; display2[4] ; Missing drive strength and slew rate ;
; display2[5] ; Missing drive strength and slew rate ;
; display2[6] ; Missing drive strength and slew rate ;
; display3[0] ; Missing drive strength and slew rate ;
; display3[1] ; Missing drive strength and slew rate ;
; display3[2] ; Missing drive strength and slew rate ;
; display3[3] ; Missing drive strength and slew rate ;
; display3[4] ; Missing drive strength and slew rate ;
; display3[5] ; Missing drive strength and slew rate ;
; display3[6] ; Missing drive strength and slew rate ;
; display4[0] ; Missing drive strength and slew rate ;
; display4[1] ; Missing drive strength and slew rate ;
; display4[2] ; Missing drive strength and slew rate ;
; display4[3] ; Missing drive strength and slew rate ;
; display4[4] ; Missing drive strength and slew rate ;
; display4[5] ; Missing drive strength and slew rate ;
; display4[6] ; Missing drive strength and slew rate ;
; ESTQ[0]     ; Missing drive strength and slew rate ;
; ESTQ[1]     ; Missing drive strength and slew rate ;
; ESTQ[2]     ; Missing drive strength and slew rate ;
; ESTQ[3]     ; Missing drive strength and slew rate ;
; ESTQ[4]     ; Missing drive strength and slew rate ;
; ESTQ[5]     ; Missing drive strength and slew rate ;
; ESTQ[6]     ; Missing drive strength and slew rate ;
; ESTQ[7]     ; Missing drive strength and slew rate ;
; ESTQ[8]     ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1131 ) ; 0.00 % ( 0 / 1131 )        ; 0.00 % ( 0 / 1131 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1131 ) ; 0.00 % ( 0 / 1131 )        ; 0.00 % ( 0 / 1131 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1121 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/mmm/OneDrive/Documentos/GitHub/VendingMachine---Circuitos-Digitais/MaquinaDeSalgadosFinal/output_files/MaquinaDeSalgadosFinal.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 766 / 21,280 ( 4 % )   ;
;     -- Combinational with no register       ; 551                    ;
;     -- Register only                        ; 12                     ;
;     -- Combinational with a register        ; 203                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 191                    ;
;     -- 3 input functions                    ; 173                    ;
;     -- <=2 input functions                  ; 390                    ;
;     -- Register only                        ; 12                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 458                    ;
;     -- arithmetic mode                      ; 296                    ;
;                                             ;                        ;
; Total registers*                            ; 215 / 22,031 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 215 / 21,280 ( 1 % )   ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 60 / 1,330 ( 5 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 74 / 167 ( 44 % )      ;
;     -- Clock pins                           ; 1 / 6 ( 17 % )         ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )         ;
;                                             ;                        ;
; Global signals                              ; 2                      ;
; M9Ks                                        ; 0 / 84 ( 0 % )         ;
; Total block memory bits                     ; 0 / 774,144 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 774,144 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )          ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )          ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )          ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 6% / 6% / 6%           ;
; Maximum fan-out                             ; 215                    ;
; Highest non-global fan-out                  ; 36                     ;
; Total fan-out                               ; 2787                   ;
; Average fan-out                             ; 2.44                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 766 / 21280 ( 4 % ) ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 551                 ; 0                              ;
;     -- Register only                        ; 12                  ; 0                              ;
;     -- Combinational with a register        ; 203                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 191                 ; 0                              ;
;     -- 3 input functions                    ; 173                 ; 0                              ;
;     -- <=2 input functions                  ; 390                 ; 0                              ;
;     -- Register only                        ; 12                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 458                 ; 0                              ;
;     -- arithmetic mode                      ; 296                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 215                 ; 0                              ;
;     -- Dedicated logic registers            ; 215 / 21280 ( 1 % ) ; 0 / 21280 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 60 / 1330 ( 5 % )   ; 0 / 1330 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 74                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )      ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2782                ; 5                              ;
;     -- Registered Connections               ; 616                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 16                  ; 0                              ;
;     -- Output Ports                         ; 58                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; C               ; D12   ; 7        ; 31           ; 41           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; V[0]            ; A14   ; 7        ; 34           ; 41           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; V[1]            ; A16   ; 7        ; 38           ; 41           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; V[2]            ; C12   ; 7        ; 36           ; 41           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; V[3]            ; A17   ; 7        ; 46           ; 41           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; V[4]            ; A15   ; 7        ; 34           ; 41           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; V[5]            ; B15   ; 7        ; 41           ; 41           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; V[6]            ; C13   ; 7        ; 36           ; 41           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; V[7]            ; C6    ; 8        ; 7            ; 41           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; V[8]            ; C17   ; 7        ; 48           ; 41           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; cancel_purchase ; D11   ; 7        ; 31           ; 41           ; 0            ; 24                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; choice[0]       ; C10   ; 8        ; 25           ; 41           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; choice[1]       ; A11   ; 8        ; 23           ; 41           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; choice[2]       ; C18   ; 7        ; 50           ; 41           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk             ; M10   ; 3A       ; 27           ; 0            ; 14           ; 215                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; nRST            ; U12   ; 4        ; 31           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; D[0]        ; G16   ; 6        ; 52           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; D[1]        ; D17   ; 6        ; 52           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; D[2]        ; B10   ; 8        ; 21           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ESTQ[0]     ; U13   ; 4        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ESTQ[1]     ; V13   ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ESTQ[2]     ; C15   ; 7        ; 41           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ESTQ[3]     ; V5    ; 3        ; 7            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ESTQ[4]     ; F17   ; 6        ; 52           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ESTQ[5]     ; A6    ; 8        ; 7            ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ESTQ[6]     ; T17   ; 4        ; 46           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ESTQ[7]     ; J16   ; 6        ; 52           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ESTQ[8]     ; P6    ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; E[0]        ; D14   ; 7        ; 43           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; E[1]        ; G15   ; 6        ; 52           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; E[2]        ; E10   ; 7        ; 29           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; E[3]        ; A13   ; 7        ; 31           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; E[4]        ; H16   ; 6        ; 52           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; E[5]        ; D15   ; 7        ; 46           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; E[6]        ; A8    ; 8        ; 16           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; E[7]        ; B7    ; 8        ; 12           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; E[8]        ; E16   ; 6        ; 52           ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; P[0]        ; B16   ; 7        ; 38           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; P[1]        ; E12   ; 7        ; 41           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; P[2]        ; F15   ; 6        ; 52           ; 32           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; P[3]        ; F18   ; 6        ; 52           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; P[4]        ; R11   ; 4        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; P[5]        ; G17   ; 6        ; 52           ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; P[6]        ; T12   ; 4        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; P[7]        ; C14   ; 7        ; 43           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; P[8]        ; J17   ; 6        ; 52           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display1[0] ; B13   ; 7        ; 31           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display1[1] ; P10   ; 3        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display1[2] ; D13   ; 7        ; 41           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display1[3] ; T11   ; 4        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display1[4] ; F16   ; 6        ; 52           ; 32           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display1[5] ; E15   ; 6        ; 52           ; 32           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display1[6] ; D10   ; 7        ; 29           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display2[0] ; D9    ; 8        ; 18           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display2[1] ; V10   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display2[2] ; B9    ; 8        ; 21           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display2[3] ; V9    ; 3        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display2[4] ; C9    ; 8        ; 18           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display2[5] ; A7    ; 8        ; 12           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display2[6] ; D16   ; 7        ; 46           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display3[0] ; D8    ; 8        ; 14           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display3[1] ; C16   ; 7        ; 48           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display3[2] ; C8    ; 8        ; 14           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display3[3] ; E18   ; 6        ; 52           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display3[4] ; A9    ; 8        ; 16           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display3[5] ; D18   ; 6        ; 52           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display3[6] ; D7    ; 8        ; 10           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display4[0] ; C11   ; 8        ; 25           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display4[1] ; A10   ; 8        ; 23           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display4[2] ; B18   ; 7        ; 50           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display4[3] ; C7    ; 8        ; 10           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display4[4] ; A18   ; 7        ; 46           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display4[5] ; B5    ; 8        ; 5            ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; display4[6] ; R10   ; 3        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; P6       ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; ESTQ[8]          ; Dual Purpose Pin          ;
; R6       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; V5       ; DIFFIO_B3p, INIT_DONE ; Use as regular IO        ; ESTQ[3]          ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn  ; Use as regular IO        ; display3[3]      ; Dual Purpose Pin          ;
; A4       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 7 / 26 ( 27 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 7 / 28 ( 25 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 6        ; 15 / 18 ( 83 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 26 / 28 ( 93 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 19 / 23 ( 83 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; ESTQ[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 157        ; 8        ; display2[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 153        ; 8        ; E[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 154        ; 8        ; display3[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; display4[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; choice[1]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; E[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; V[0]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 134        ; 7        ; V[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 129        ; 7        ; V[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 121        ; 7        ; V[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 122        ; 7        ; display4[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; display4[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; E[7]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; display2[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; D[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; display1[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; V[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 130        ; 7        ; P[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; display4[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; V[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 159        ; 8        ; display4[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 156        ; 8        ; display3[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 151        ; 8        ; display2[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 145        ; 8        ; choice[0]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; display4[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; V[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 132        ; 7        ; V[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; P[7]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 126        ; 7        ; ESTQ[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 117        ; 7        ; display3[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 118        ; 7        ; V[8]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 115        ; 7        ; choice[2]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 160        ; 8        ; display3[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 155        ; 8        ; display3[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 152        ; 8        ; display2[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 139        ; 7        ; display1[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; cancel_purchase                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; C                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; display1[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 124        ; 7        ; E[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 119        ; 7        ; E[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 120        ; 7        ; display2[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 110        ; 6        ; D[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 109        ; 6        ; display3[5]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; E[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; P[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; display1[5]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 111        ; 6        ; E[8]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; display3[3]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; P[2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 112        ; 6        ; display1[4]                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 102        ; 6        ; ESTQ[4]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; P[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; E[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; D[0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; P[5]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; E[4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; ESTQ[7]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; P[8]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 91         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 85         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M10      ; 48         ; 3A       ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 87         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 94         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 89         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; ESTQ[8]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; display1[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P13      ; 62         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 36         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 46         ; 3        ; display4[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 53         ; 4        ; P[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 59         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 35         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 40         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 43         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 54         ; 4        ; display1[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; P[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; ESTQ[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; nRST                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 51         ; 4        ; ESTQ[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 66         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; ESTQ[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 34         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 41         ; 3        ; display2[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 42         ; 3        ; display2[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 49         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 50         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 52         ; 4        ; ESTQ[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 58         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 67         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 68         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                     ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |vending_machine                          ; 766 (313)   ; 215 (178)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 74   ; 0            ; 551 (135)    ; 12 (11)           ; 203 (161)        ; |vending_machine                                                                                                                        ; work         ;
;    |accumulator8:accumulator|             ; 19 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (2)        ; 0 (0)             ; 10 (9)           ; |vending_machine|accumulator8:accumulator                                                                                               ; work         ;
;       |adder8:adder|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder                                                                                  ; work         ;
;          |full_adder:bit1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit1                                                                  ; work         ;
;          |full_adder:bit2|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit2                                                                  ; work         ;
;          |full_adder:bit3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit3                                                                  ; work         ;
;          |full_adder:bit4|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit4                                                                  ; work         ;
;          |full_adder:bit5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit5                                                                  ; work         ;
;          |full_adder:bit6|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit6                                                                  ; work         ;
;          |full_adder:bit7|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|accumulator8:accumulator|adder8:adder|full_adder:bit7                                                                  ; work         ;
;    |hex_controller:display_unidade|       ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |vending_machine|hex_controller:display_unidade                                                                                         ; work         ;
;    |hex_controller:display|               ; 418 (37)    ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 396 (16)     ; 1 (1)             ; 21 (20)          ; |vending_machine|hex_controller:display                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_qmm:auto_generated|  ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_olh:divider| ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                |alt_u_div_uaf:divider|    ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider ; work         ;
;       |lpm_divide:Div1|                   ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_tmm:auto_generated|  ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_rlh:divider| ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider                       ; work         ;
;                |alt_u_div_4bf:divider|    ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider ; work         ;
;       |lpm_divide:Mod0|                   ; 175 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 174 (0)      ; 0 (0)             ; 1 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_egm:auto_generated|  ; 175 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 174 (0)      ; 0 (0)             ; 1 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_9nh:divider| ; 175 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 174 (0)      ; 0 (0)             ; 1 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider                       ; work         ;
;                |alt_u_div_0ef:divider|    ; 175 (175)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 174 (174)    ; 0 (0)             ; 1 (1)            ; |vending_machine|hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider ; work         ;
;       |lpm_divide:Mod1|                   ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_egm:auto_generated|  ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_9nh:divider| ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider                       ; work         ;
;                |alt_u_div_0ef:divider|    ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 0 (0)            ; |vending_machine|hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider ; work         ;
;    |mux21:mux|                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |vending_machine|mux21:mux                                                                                                              ; work         ;
;    |subtractor8:subtractor|               ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |vending_machine|subtractor8:subtractor                                                                                                 ; work         ;
;       |adder8:subtractor|                 ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor                                                                               ; work         ;
;          |full_adder:bit2|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit2                                                               ; work         ;
;          |full_adder:bit3|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit3                                                               ; work         ;
;          |full_adder:bit4|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit4                                                               ; work         ;
;          |full_adder:bit5|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit5                                                               ; work         ;
;          |full_adder:bit6|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit6                                                               ; work         ;
;          |full_adder:bit8|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |vending_machine|subtractor8:subtractor|adder8:subtractor|full_adder:bit8                                                               ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; P[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; P[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; P[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; P[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; P[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; P[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; P[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; P[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; P[8]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; E[8]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display1[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display1[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display1[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display1[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display1[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display1[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display1[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display2[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display2[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display2[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display2[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display2[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display2[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display2[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display3[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display3[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display3[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display3[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display3[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display3[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display3[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display4[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display4[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display4[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display4[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display4[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display4[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display4[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTQ[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTQ[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTQ[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTQ[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTQ[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTQ[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTQ[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTQ[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ESTQ[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cancel_purchase ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; C               ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; V[0]            ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; V[4]            ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; V[7]            ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; V[8]            ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; V[2]            ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; V[6]            ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; V[3]            ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; V[1]            ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; V[5]            ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; choice[0]       ; Input    ; (0) 0 ps      ; (2) 558 ps    ; --                    ; --  ; --   ;
; choice[1]       ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; choice[2]       ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; nRST            ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                     ;
+----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                  ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------+-------------------+---------+
; cancel_purchase                                                      ;                   ;         ;
;      - P~0                                                           ; 0                 ; 6       ;
;      - P~1                                                           ; 0                 ; 6       ;
;      - P~2                                                           ; 0                 ; 6       ;
;      - P~3                                                           ; 0                 ; 6       ;
;      - P~4                                                           ; 0                 ; 6       ;
;      - P~5                                                           ; 0                 ; 6       ;
;      - P~6                                                           ; 0                 ; 6       ;
;      - P~7                                                           ; 0                 ; 6       ;
;      - P~8                                                           ; 0                 ; 6       ;
;      - Selector8~0                                                   ; 0                 ; 6       ;
;      - Selector8~2                                                   ; 0                 ; 6       ;
;      - Selector7~0                                                   ; 0                 ; 6       ;
;      - Selector10~2                                                  ; 0                 ; 6       ;
;      - Selector12~8                                                  ; 0                 ; 6       ;
;      - CSTATE~7                                                      ; 0                 ; 6       ;
;      - D~4                                                           ; 0                 ; 6       ;
;      - D[0]~9                                                        ; 0                 ; 6       ;
;      - D~10                                                          ; 0                 ; 6       ;
;      - D~11                                                          ; 0                 ; 6       ;
;      - stock_S3_reg[31]~36                                           ; 0                 ; 6       ;
;      - ESTQ~4                                                        ; 0                 ; 6       ;
;      - Selector10~4                                                  ; 0                 ; 6       ;
;      - CSTATE~10                                                     ; 0                 ; 6       ;
;      - Selector12~9                                                  ; 0                 ; 6       ;
; C                                                                    ;                   ;         ;
;      - Selector8~0                                                   ; 1                 ; 6       ;
;      - Selector2~0                                                   ; 1                 ; 6       ;
;      - accumulator8:accumulator|temp2[4]~1                           ; 1                 ; 6       ;
;      - Selector10~6                                                  ; 1                 ; 6       ;
; V[0]                                                                 ;                   ;         ;
;      - Equal5~2                                                      ; 1                 ; 6       ;
;      - Selector8~1                                                   ; 1                 ; 6       ;
;      - Selector6~0                                                   ; 1                 ; 6       ;
;      - accumulator8:accumulator|temp2~0                              ; 1                 ; 6       ;
;      - accumulator8:accumulator|adder8:adder|full_adder:bit1|sum~0   ; 1                 ; 6       ;
;      - accumulator8:accumulator|adder8:adder|full_adder:bit1|c_out~0 ; 1                 ; 6       ;
; V[4]                                                                 ;                   ;         ;
;      - Equal5~0                                                      ; 1                 ; 6       ;
;      - Equal7~0                                                      ; 1                 ; 6       ;
;      - Selector4~0                                                   ; 1                 ; 6       ;
;      - accumulator8:accumulator|temp2~6                              ; 1                 ; 6       ;
;      - accumulator8:accumulator|adder8:adder|full_adder:bit4|c_out~0 ; 1                 ; 6       ;
; V[7]                                                                 ;                   ;         ;
;      - Equal5~0                                                      ; 0                 ; 6       ;
;      - Equal7~0                                                      ; 0                 ; 6       ;
;      - Selector1~1                                                   ; 0                 ; 6       ;
;      - accumulator8:accumulator|temp2~9                              ; 0                 ; 6       ;
;      - accumulator8:accumulator|adder8:adder|full_adder:bit7|c_out~0 ; 0                 ; 6       ;
; V[8]                                                                 ;                   ;         ;
;      - Equal5~0                                                      ; 0                 ; 6       ;
;      - Equal7~0                                                      ; 0                 ; 6       ;
;      - Selector0~0                                                   ; 0                 ; 6       ;
;      - accumulator8:accumulator|temp2~10                             ; 0                 ; 6       ;
; V[2]                                                                 ;                   ;         ;
;      - Equal5~0                                                      ; 0                 ; 6       ;
;      - Equal7~0                                                      ; 0                 ; 6       ;
;      - Selector6~3                                                   ; 0                 ; 6       ;
;      - accumulator8:accumulator|temp2~4                              ; 0                 ; 6       ;
;      - accumulator8:accumulator|adder8:adder|full_adder:bit2|c_out~0 ; 0                 ; 6       ;
; V[6]                                                                 ;                   ;         ;
;      - Equal5~1                                                      ; 0                 ; 6       ;
;      - Selector6~1                                                   ; 0                 ; 6       ;
;      - Selector2~2                                                   ; 0                 ; 6       ;
;      - accumulator8:accumulator|temp2~8                              ; 0                 ; 6       ;
;      - accumulator8:accumulator|adder8:adder|full_adder:bit6|c_out~0 ; 0                 ; 6       ;
; V[3]                                                                 ;                   ;         ;
;      - Equal5~2                                                      ; 0                 ; 6       ;
;      - Selector6~0                                                   ; 0                 ; 6       ;
;      - Selector5~0                                                   ; 0                 ; 6       ;
;      - accumulator8:accumulator|temp2~5                              ; 0                 ; 6       ;
;      - accumulator8:accumulator|adder8:adder|full_adder:bit3|c_out~0 ; 0                 ; 6       ;
; V[1]                                                                 ;                   ;         ;
;      - Equal5~2                                                      ; 0                 ; 6       ;
;      - Selector6~1                                                   ; 0                 ; 6       ;
;      - Selector6~2                                                   ; 0                 ; 6       ;
;      - Selector7~2                                                   ; 0                 ; 6       ;
;      - accumulator8:accumulator|adder8:adder|full_adder:bit1|sum~0   ; 0                 ; 6       ;
;      - accumulator8:accumulator|adder8:adder|full_adder:bit1|c_out~0 ; 0                 ; 6       ;
; V[5]                                                                 ;                   ;         ;
;      - Equal5~2                                                      ; 0                 ; 6       ;
;      - Selector6~0                                                   ; 0                 ; 6       ;
;      - Selector3~1                                                   ; 0                 ; 6       ;
;      - accumulator8:accumulator|temp2~7                              ; 0                 ; 6       ;
;      - accumulator8:accumulator|adder8:adder|full_adder:bit5|c_out~0 ; 0                 ; 6       ;
; choice[0]                                                            ;                   ;         ;
;      - choice_reg[0]                                                 ; 1                 ; 2       ;
;      - mux21:mux|Equal1~0                                            ; 0                 ; 0       ;
;      - mux21:mux|Equal1~1                                            ; 0                 ; 0       ;
;      - mux21:mux|output[8]~0                                         ; 0                 ; 0       ;
;      - mux21:mux|output[2]~1                                         ; 1                 ; 2       ;
; choice[1]                                                            ;                   ;         ;
;      - choice_reg[1]                                                 ; 0                 ; 6       ;
;      - mux21:mux|Equal1~0                                            ; 0                 ; 6       ;
;      - mux21:mux|Equal1~1                                            ; 0                 ; 6       ;
;      - mux21:mux|output[8]~0                                         ; 0                 ; 6       ;
;      - mux21:mux|output[2]~1                                         ; 0                 ; 6       ;
; choice[2]                                                            ;                   ;         ;
;      - choice_reg[2]                                                 ; 0                 ; 6       ;
;      - mux21:mux|Equal1~0                                            ; 0                 ; 6       ;
;      - mux21:mux|Equal1~1                                            ; 0                 ; 6       ;
;      - mux21:mux|output[8]~0                                         ; 0                 ; 6       ;
;      - mux21:mux|output[2]~1                                         ; 0                 ; 6       ;
; clk                                                                  ;                   ;         ;
; nRST                                                                 ;                   ;         ;
;      - CSTATE~8                                                      ; 1                 ; 6       ;
;      - CSTATE~9                                                      ; 1                 ; 6       ;
;      - CSTATE~10                                                     ; 1                 ; 6       ;
+----------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                  ;
+-------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; D[0]~9                              ; LCCOMB_X28_Y34_N12 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Selector10~2                        ; LCCOMB_X28_Y34_N14 ; 22      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Selector12~9                        ; LCCOMB_X27_Y33_N22 ; 36      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; accumulator8:accumulator|temp2[4]~2 ; LCCOMB_X26_Y36_N6  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; choice_reg[1]                       ; FF_X27_Y33_N19     ; 12      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; clk                                 ; PIN_M10            ; 215     ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; mux21:mux|output[8]~0               ; LCCOMB_X26_Y40_N24 ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; stock_S0_reg[31]~35                 ; LCCOMB_X27_Y34_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stock_S1_reg[31]~36                 ; LCCOMB_X28_Y34_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stock_S2_reg[31]~37                 ; LCCOMB_X29_Y34_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stock_S3_reg[31]~37                 ; LCCOMB_X30_Y34_N8  ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; stock_S4_reg[31]~36                 ; LCCOMB_X30_Y32_N8  ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; temp_D[0]~2                         ; LCCOMB_X29_Y34_N4  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                       ;
+-----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                  ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                   ; PIN_M10            ; 215     ; 26                                   ; Global Clock         ; GCLK17           ; --                        ;
; mux21:mux|output[8]~0 ; LCCOMB_X26_Y40_N24 ; 3       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+-----------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Selector12~9                                                                                                                                        ; 36      ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[12]~22 ; 35      ;
; stock_S2_reg[31]~37                                                                                                                                 ; 32      ;
; stock_S0_reg[31]~35                                                                                                                                 ; 32      ;
; stock_S1_reg[31]~36                                                                                                                                 ; 32      ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[11]~20 ; 32      ;
; stock_S4_reg[31]~36                                                                                                                                 ; 31      ;
; stock_S3_reg[31]~37                                                                                                                                 ; 31      ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_12_result_int[13]~24 ; 30      ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[10]~18  ; 29      ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[12]~22 ; 28      ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_12_result_int[13]~24 ; 26      ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_11_result_int[8]~12  ; 26      ;
; cancel_purchase~input                                                                                                                               ; 24      ;
; Selector10~2                                                                                                                                        ; 22      ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[9]~16   ; 21      ;
; CSTATE.salgado_dispensation                                                                                                                         ; 19      ;
; accumulator8:accumulator|temp2[1]                                                                                                                   ; 19      ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_12_result_int[8]~12  ; 19      ;
; accumulator8:accumulator|temp2[3]                                                                                                                   ; 18      ;
; accumulator8:accumulator|temp2[5]                                                                                                                   ; 17      ;
; accumulator8:accumulator|temp2[4]                                                                                                                   ; 17      ;
; accumulator8:accumulator|temp2[2]                                                                                                                   ; 17      ;
; accumulator8:accumulator|temp2[7]                                                                                                                   ; 16      ;
; accumulator8:accumulator|temp2[0]                                                                                                                   ; 16      ;
; accumulator8:accumulator|temp2[6]                                                                                                                   ; 15      ;
; choice_reg[0]                                                                                                                                       ; 14      ;
; CSTATE.Coin_Reception                                                                                                                               ; 14      ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_11_result_int[5]~8   ; 13      ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_10_result_int[5]~8   ; 13      ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_9_result_int[5]~8    ; 13      ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_8_result_int[5]~8    ; 13      ;
; choice_reg[1]                                                                                                                                       ; 12      ;
; accumulator8:accumulator|temp2[8]                                                                                                                   ; 12      ;
; choice_reg[2]                                                                                                                                       ; 10      ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_12_result_int[5]~8   ; 10      ;
; accumulator8:accumulator|temp2[4]~2                                                                                                                 ; 9       ;
; temp_D[1]                                                                                                                                           ; 8       ;
; temp_D[0]                                                                                                                                           ; 8       ;
; Selector2~0                                                                                                                                         ; 8       ;
; Selector7~0                                                                                                                                         ; 8       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_13_result_int[14]~26 ; 8       ;
; temp_D[2]                                                                                                                                           ; 8       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[184]~80             ; 7       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[183]~79             ; 7       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[182]~78             ; 7       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_13_result_int[2]~2   ; 7       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_13_result_int[1]~0   ; 7       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_13_result_int[8]~12  ; 7       ;
; V[1]~input                                                                                                                                          ; 6       ;
; V[0]~input                                                                                                                                          ; 6       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[169]~174            ; 6       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[169]~173            ; 6       ;
; Selector12~8                                                                                                                                        ; 6       ;
; LessThan5~10                                                                                                                                        ; 6       ;
; stock_S1_reg[31]~31                                                                                                                                 ; 6       ;
; CSTATE.INIT_STATE                                                                                                                                   ; 6       ;
; choice[2]~input                                                                                                                                     ; 5       ;
; choice[1]~input                                                                                                                                     ; 5       ;
; choice[0]~input                                                                                                                                     ; 5       ;
; V[5]~input                                                                                                                                          ; 5       ;
; V[3]~input                                                                                                                                          ; 5       ;
; V[6]~input                                                                                                                                          ; 5       ;
; V[2]~input                                                                                                                                          ; 5       ;
; V[7]~input                                                                                                                                          ; 5       ;
; V[4]~input                                                                                                                                          ; 5       ;
; Selector10~6                                                                                                                                        ; 5       ;
; V[8]~input                                                                                                                                          ; 4       ;
; C~input                                                                                                                                             ; 4       ;
; mux21:mux|output[1]                                                                                                                                 ; 4       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[170]~215            ; 4       ;
; stock_S3_reg[31]~36                                                                                                                                 ; 4       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[185]~81             ; 4       ;
; stock_S4_reg[31]~31                                                                                                                                 ; 4       ;
; stock_S2_reg[31]~31                                                                                                                                 ; 4       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_13_result_int[3]~4   ; 4       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_13_result_int[14]~28 ; 4       ;
; nRST~input                                                                                                                                          ; 3       ;
; mux21:mux|output[5]                                                                                                                                 ; 3       ;
; temp_D[0]~2                                                                                                                                         ; 3       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[170]~172            ; 3       ;
; D[0]~9                                                                                                                                              ; 3       ;
; stock_S2_reg[31]~32                                                                                                                                 ; 3       ;
; stock_S2_reg[0]                                                                                                                                     ; 3       ;
; stock_S4_reg[0]                                                                                                                                     ; 3       ;
; stock_S3_reg[31]~31                                                                                                                                 ; 3       ;
; stock_S3_reg[0]                                                                                                                                     ; 3       ;
; stock_S0_reg[0]                                                                                                                                     ; 3       ;
; stock_S1_reg[0]                                                                                                                                     ; 3       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit6|c_out~0                                                                                    ; 3       ;
; price_reg[7]                                                                                                                                        ; 3       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit2|c_out~0                                                                                    ; 3       ;
; price_reg[1]                                                                                                                                        ; 3       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_12_result_int[2]~2   ; 3       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_12_result_int[1]~0   ; 3       ;
; mux21:mux|output[2]                                                                                                                                 ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[156]~214            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[142]~213            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[128]~212            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[129]~211            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[130]~210            ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[169]~93             ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[170]~92             ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[57]~84              ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[52]~83              ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[47]~82              ; 2       ;
; hex_controller:display|Mux6~5                                                                                                                       ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[157]~199            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[158]~198            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[159]~197            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[160]~196            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[161]~195            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[162]~194            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[163]~193            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[164]~192            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[165]~191            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[143]~190            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[144]~189            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[145]~188            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[146]~187            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[147]~186            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[148]~185            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[149]~184            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[150]~183            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[131]~182            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[132]~181            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[133]~180            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[134]~179            ; 2       ;
; ESTQ~4                                                                                                                                              ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[135]~122            ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[168]~77             ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[168]~76             ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[169]~75             ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[170]~74             ; 2       ;
; D[0]~6                                                                                                                                              ; 2       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit6|c_out~0                                                                                       ; 2       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit5|c_out~0                                                                                       ; 2       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit4|c_out~0                                                                                       ; 2       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit3|c_out~0                                                                                       ; 2       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit2|c_out~0                                                                                       ; 2       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit1|c_out~0                                                                                       ; 2       ;
; next_state~0                                                                                                                                        ; 2       ;
; CSTATE~7                                                                                                                                            ; 2       ;
; mux21:mux|Equal1~1                                                                                                                                  ; 2       ;
; mux21:mux|Equal1~0                                                                                                                                  ; 2       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit5|c_out~0                                                                                    ; 2       ;
; price_reg[6]                                                                                                                                        ; 2       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit4|c_out~0                                                                                    ; 2       ;
; price_reg[5]                                                                                                                                        ; 2       ;
; price_reg[4]                                                                                                                                        ; 2       ;
; price_reg[2]                                                                                                                                        ; 2       ;
; Selector6~2                                                                                                                                         ; 2       ;
; Equal5~2                                                                                                                                            ; 2       ;
; Equal5~1                                                                                                                                            ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[11]~20 ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[10]~18 ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[9]~16  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[8]~14  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[7]~12  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[6]~10  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[5]~8   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[4]~6   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[3]~4   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[2]~2   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[1]~0   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[10]~18 ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[9]~16  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[8]~14  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[7]~12  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[6]~10  ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[5]~8   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[4]~6   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[3]~4   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[2]~2   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_10_result_int[1]~0   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[9]~16   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[8]~14   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[7]~12   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[6]~10   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[5]~8    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[4]~6    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[3]~4    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[2]~2    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_9_result_int[1]~0    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[8]~14   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[7]~12   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[6]~10   ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[5]~8    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[4]~6    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[3]~4    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[2]~2    ; 2       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_8_result_int[1]~0    ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[0]~24  ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[11]~20 ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[10]~18 ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[9]~16  ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[8]~14  ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[7]~12  ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[6]~10  ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[5]~8   ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[4]~6   ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[3]~4   ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[2]~2   ; 2       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|add_sub_11_result_int[1]~0   ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_13_result_int[5]~8   ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_11_result_int[2]~2   ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_11_result_int[1]~0   ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_10_result_int[2]~2   ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_10_result_int[1]~0   ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_9_result_int[2]~2    ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_9_result_int[1]~0    ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_8_result_int[2]~2    ; 2       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|add_sub_8_result_int[1]~0    ; 2       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_11_result_int[1]~14  ; 2       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_11_result_int[5]~6   ; 2       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_11_result_int[4]~4   ; 2       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_11_result_int[3]~2   ; 2       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|add_sub_11_result_int[2]~0   ; 2       ;
; stock_S2_reg[31]                                                                                                                                    ; 2       ;
; stock_S2_reg[30]                                                                                                                                    ; 2       ;
; stock_S2_reg[29]                                                                                                                                    ; 2       ;
; stock_S2_reg[28]                                                                                                                                    ; 2       ;
; stock_S2_reg[27]                                                                                                                                    ; 2       ;
; stock_S2_reg[26]                                                                                                                                    ; 2       ;
; stock_S2_reg[25]                                                                                                                                    ; 2       ;
; stock_S2_reg[24]                                                                                                                                    ; 2       ;
; stock_S2_reg[23]                                                                                                                                    ; 2       ;
; stock_S2_reg[22]                                                                                                                                    ; 2       ;
; stock_S2_reg[21]                                                                                                                                    ; 2       ;
; stock_S2_reg[20]                                                                                                                                    ; 2       ;
; stock_S2_reg[19]                                                                                                                                    ; 2       ;
; stock_S2_reg[18]                                                                                                                                    ; 2       ;
; stock_S2_reg[17]                                                                                                                                    ; 2       ;
; stock_S2_reg[16]                                                                                                                                    ; 2       ;
; stock_S2_reg[15]                                                                                                                                    ; 2       ;
; stock_S2_reg[14]                                                                                                                                    ; 2       ;
; stock_S2_reg[13]                                                                                                                                    ; 2       ;
; stock_S2_reg[12]                                                                                                                                    ; 2       ;
; stock_S2_reg[11]                                                                                                                                    ; 2       ;
; stock_S2_reg[10]                                                                                                                                    ; 2       ;
; stock_S2_reg[9]                                                                                                                                     ; 2       ;
; stock_S2_reg[8]                                                                                                                                     ; 2       ;
; stock_S2_reg[7]                                                                                                                                     ; 2       ;
; stock_S2_reg[6]                                                                                                                                     ; 2       ;
; stock_S2_reg[5]                                                                                                                                     ; 2       ;
; stock_S2_reg[4]                                                                                                                                     ; 2       ;
; stock_S2_reg[3]                                                                                                                                     ; 2       ;
; stock_S2_reg[2]                                                                                                                                     ; 2       ;
; stock_S2_reg[1]                                                                                                                                     ; 2       ;
; stock_S4_reg[31]                                                                                                                                    ; 2       ;
; stock_S4_reg[30]                                                                                                                                    ; 2       ;
; stock_S4_reg[29]                                                                                                                                    ; 2       ;
; stock_S4_reg[28]                                                                                                                                    ; 2       ;
; stock_S4_reg[27]                                                                                                                                    ; 2       ;
; stock_S4_reg[26]                                                                                                                                    ; 2       ;
; stock_S4_reg[25]                                                                                                                                    ; 2       ;
; stock_S4_reg[24]                                                                                                                                    ; 2       ;
; stock_S4_reg[23]                                                                                                                                    ; 2       ;
; stock_S4_reg[22]                                                                                                                                    ; 2       ;
; stock_S4_reg[21]                                                                                                                                    ; 2       ;
; stock_S4_reg[20]                                                                                                                                    ; 2       ;
; stock_S4_reg[19]                                                                                                                                    ; 2       ;
; stock_S4_reg[18]                                                                                                                                    ; 2       ;
; stock_S4_reg[17]                                                                                                                                    ; 2       ;
; stock_S4_reg[16]                                                                                                                                    ; 2       ;
; stock_S4_reg[15]                                                                                                                                    ; 2       ;
; stock_S4_reg[14]                                                                                                                                    ; 2       ;
; stock_S4_reg[13]                                                                                                                                    ; 2       ;
; stock_S4_reg[12]                                                                                                                                    ; 2       ;
; stock_S4_reg[11]                                                                                                                                    ; 2       ;
; stock_S4_reg[10]                                                                                                                                    ; 2       ;
; stock_S4_reg[9]                                                                                                                                     ; 2       ;
; stock_S4_reg[8]                                                                                                                                     ; 2       ;
; stock_S4_reg[7]                                                                                                                                     ; 2       ;
; stock_S4_reg[6]                                                                                                                                     ; 2       ;
; stock_S4_reg[5]                                                                                                                                     ; 2       ;
; stock_S4_reg[4]                                                                                                                                     ; 2       ;
; stock_S4_reg[3]                                                                                                                                     ; 2       ;
; stock_S4_reg[2]                                                                                                                                     ; 2       ;
; stock_S4_reg[1]                                                                                                                                     ; 2       ;
; stock_S3_reg[31]                                                                                                                                    ; 2       ;
; stock_S3_reg[30]                                                                                                                                    ; 2       ;
; stock_S3_reg[29]                                                                                                                                    ; 2       ;
; stock_S3_reg[28]                                                                                                                                    ; 2       ;
; stock_S3_reg[27]                                                                                                                                    ; 2       ;
; stock_S3_reg[26]                                                                                                                                    ; 2       ;
; stock_S3_reg[25]                                                                                                                                    ; 2       ;
; stock_S3_reg[24]                                                                                                                                    ; 2       ;
; stock_S3_reg[23]                                                                                                                                    ; 2       ;
; stock_S3_reg[22]                                                                                                                                    ; 2       ;
; stock_S3_reg[21]                                                                                                                                    ; 2       ;
; stock_S3_reg[20]                                                                                                                                    ; 2       ;
; stock_S3_reg[19]                                                                                                                                    ; 2       ;
; stock_S3_reg[18]                                                                                                                                    ; 2       ;
; stock_S3_reg[17]                                                                                                                                    ; 2       ;
; stock_S3_reg[16]                                                                                                                                    ; 2       ;
; stock_S3_reg[15]                                                                                                                                    ; 2       ;
; stock_S3_reg[14]                                                                                                                                    ; 2       ;
; stock_S3_reg[13]                                                                                                                                    ; 2       ;
; stock_S3_reg[12]                                                                                                                                    ; 2       ;
; stock_S3_reg[11]                                                                                                                                    ; 2       ;
; stock_S3_reg[10]                                                                                                                                    ; 2       ;
; stock_S3_reg[9]                                                                                                                                     ; 2       ;
; stock_S3_reg[8]                                                                                                                                     ; 2       ;
; stock_S3_reg[7]                                                                                                                                     ; 2       ;
; stock_S3_reg[6]                                                                                                                                     ; 2       ;
; stock_S3_reg[5]                                                                                                                                     ; 2       ;
; stock_S3_reg[4]                                                                                                                                     ; 2       ;
; stock_S3_reg[3]                                                                                                                                     ; 2       ;
; stock_S3_reg[2]                                                                                                                                     ; 2       ;
; stock_S3_reg[1]                                                                                                                                     ; 2       ;
; stock_S0_reg[31]                                                                                                                                    ; 2       ;
; stock_S0_reg[30]                                                                                                                                    ; 2       ;
; stock_S0_reg[29]                                                                                                                                    ; 2       ;
; stock_S0_reg[28]                                                                                                                                    ; 2       ;
; stock_S0_reg[27]                                                                                                                                    ; 2       ;
; stock_S0_reg[26]                                                                                                                                    ; 2       ;
; stock_S0_reg[25]                                                                                                                                    ; 2       ;
; stock_S0_reg[24]                                                                                                                                    ; 2       ;
; stock_S0_reg[23]                                                                                                                                    ; 2       ;
; stock_S0_reg[22]                                                                                                                                    ; 2       ;
; stock_S0_reg[21]                                                                                                                                    ; 2       ;
; stock_S0_reg[20]                                                                                                                                    ; 2       ;
; stock_S0_reg[19]                                                                                                                                    ; 2       ;
; stock_S0_reg[18]                                                                                                                                    ; 2       ;
; stock_S0_reg[17]                                                                                                                                    ; 2       ;
; stock_S0_reg[16]                                                                                                                                    ; 2       ;
; stock_S0_reg[15]                                                                                                                                    ; 2       ;
; stock_S0_reg[14]                                                                                                                                    ; 2       ;
; stock_S0_reg[13]                                                                                                                                    ; 2       ;
; stock_S0_reg[12]                                                                                                                                    ; 2       ;
; stock_S0_reg[11]                                                                                                                                    ; 2       ;
; stock_S0_reg[10]                                                                                                                                    ; 2       ;
; stock_S0_reg[9]                                                                                                                                     ; 2       ;
; stock_S0_reg[8]                                                                                                                                     ; 2       ;
; stock_S0_reg[7]                                                                                                                                     ; 2       ;
; stock_S0_reg[6]                                                                                                                                     ; 2       ;
; stock_S0_reg[5]                                                                                                                                     ; 2       ;
; stock_S0_reg[4]                                                                                                                                     ; 2       ;
; stock_S0_reg[3]                                                                                                                                     ; 2       ;
; stock_S0_reg[2]                                                                                                                                     ; 2       ;
; stock_S0_reg[1]                                                                                                                                     ; 2       ;
; stock_S1_reg[31]                                                                                                                                    ; 2       ;
; stock_S1_reg[30]                                                                                                                                    ; 2       ;
; stock_S1_reg[29]                                                                                                                                    ; 2       ;
; stock_S1_reg[28]                                                                                                                                    ; 2       ;
; stock_S1_reg[27]                                                                                                                                    ; 2       ;
; stock_S1_reg[26]                                                                                                                                    ; 2       ;
; stock_S1_reg[25]                                                                                                                                    ; 2       ;
; stock_S1_reg[24]                                                                                                                                    ; 2       ;
; stock_S1_reg[23]                                                                                                                                    ; 2       ;
; stock_S1_reg[22]                                                                                                                                    ; 2       ;
; stock_S1_reg[21]                                                                                                                                    ; 2       ;
; stock_S1_reg[20]                                                                                                                                    ; 2       ;
; stock_S1_reg[19]                                                                                                                                    ; 2       ;
; stock_S1_reg[18]                                                                                                                                    ; 2       ;
; stock_S1_reg[17]                                                                                                                                    ; 2       ;
; stock_S1_reg[16]                                                                                                                                    ; 2       ;
; stock_S1_reg[15]                                                                                                                                    ; 2       ;
; stock_S1_reg[14]                                                                                                                                    ; 2       ;
; stock_S1_reg[13]                                                                                                                                    ; 2       ;
; stock_S1_reg[12]                                                                                                                                    ; 2       ;
; stock_S1_reg[11]                                                                                                                                    ; 2       ;
; stock_S1_reg[10]                                                                                                                                    ; 2       ;
; stock_S1_reg[9]                                                                                                                                     ; 2       ;
; stock_S1_reg[8]                                                                                                                                     ; 2       ;
; stock_S1_reg[7]                                                                                                                                     ; 2       ;
; stock_S1_reg[6]                                                                                                                                     ; 2       ;
; stock_S1_reg[5]                                                                                                                                     ; 2       ;
; stock_S1_reg[4]                                                                                                                                     ; 2       ;
; stock_S1_reg[3]                                                                                                                                     ; 2       ;
; stock_S1_reg[2]                                                                                                                                     ; 2       ;
; stock_S1_reg[1]                                                                                                                                     ; 2       ;
; stock_S2_reg[31]~31_wirecell                                                                                                                        ; 1       ;
; Selector10~5                                                                                                                                        ; 1       ;
; hex_controller:display|Mux2~10                                                                                                                      ; 1       ;
; hex_controller:display|Mux4~10                                                                                                                      ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[171]~91             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[172]~90             ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[62]~85              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[48]~81              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[98]~65              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[99]~64              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[100]~63             ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[101]~62             ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[102]~61             ; 1       ;
; hex_controller:display|Mux0~5                                                                                                                       ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[171]~209            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[172]~208            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[173]~207            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[174]~206            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[175]~205            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[176]~204            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[177]~203            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[178]~202            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[179]~201            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[180]~200            ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[173]~89             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[174]~88             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[175]~87             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[176]~86             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[177]~85             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[178]~84             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[179]~83             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[180]~82             ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[63]~80              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[58]~79              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[53]~78              ; 1       ;
; D[0]~12                                                                                                                                             ; 1       ;
; CSTATE~10                                                                                                                                           ; 1       ;
; Selector10~4                                                                                                                                        ; 1       ;
; stock_S2_reg[0]~42                                                                                                                                  ; 1       ;
; stock_S4_reg[0]~41                                                                                                                                  ; 1       ;
; stock_S3_reg[0]~42                                                                                                                                  ; 1       ;
; temp_D[0]~1                                                                                                                                         ; 1       ;
; temp_D[0]~0                                                                                                                                         ; 1       ;
; mux21:mux|output[2]~1                                                                                                                               ; 1       ;
; stock_S0_reg[0]~40                                                                                                                                  ; 1       ;
; stock_S1_reg[0]~41                                                                                                                                  ; 1       ;
; hex_controller:display|Mux0~4                                                                                                                       ; 1       ;
; hex_controller:display|Mux0~3                                                                                                                       ; 1       ;
; hex_controller:display|Mux0~2                                                                                                                       ; 1       ;
; hex_controller:display|Mux1~4                                                                                                                       ; 1       ;
; hex_controller:display|Mux1~3                                                                                                                       ; 1       ;
; hex_controller:display|Mux1~2                                                                                                                       ; 1       ;
; hex_controller:display|Mux2~9                                                                                                                       ; 1       ;
; hex_controller:display|Mux2~8                                                                                                                       ; 1       ;
; hex_controller:display|Mux3~3                                                                                                                       ; 1       ;
; hex_controller:display|Mux3~2                                                                                                                       ; 1       ;
; hex_controller:display|Mux3~1                                                                                                                       ; 1       ;
; hex_controller:display|Mux3~0                                                                                                                       ; 1       ;
; hex_controller:display|Mux4~9                                                                                                                       ; 1       ;
; hex_controller:display|Mux4~8                                                                                                                       ; 1       ;
; hex_controller:display|Mux5~0                                                                                                                       ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[183]~178            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[184]~177            ; 1       ;
; hex_controller:display|Mux6~4                                                                                                                       ; 1       ;
; hex_controller:display|Mux6~3                                                                                                                       ; 1       ;
; hex_controller:display|Mux6~2                                                                                                                       ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[168]~176            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[168]~175            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[171]~171            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[172]~170            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[173]~169            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[174]~168            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[175]~167            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[176]~166            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[177]~165            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[178]~164            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[179]~163            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[180]~162            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[154]~161            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[154]~160            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[155]~159            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[155]~158            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[156]~157            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[157]~156            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[158]~155            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[159]~154            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[160]~153            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[161]~152            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[162]~151            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[163]~150            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[164]~149            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[165]~148            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[140]~147            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[140]~146            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[141]~145            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[141]~144            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[142]~143            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[143]~142            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[144]~141            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[145]~140            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[146]~139            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[147]~138            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[148]~137            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[149]~136            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[150]~135            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[126]~134            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[126]~133            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[127]~132            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[127]~131            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[128]~130            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[129]~129            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[130]~128            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[131]~127            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[132]~126            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[133]~125            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[134]~124            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[135]~123            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[112]~121            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[112]~120            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[113]~119            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[113]~118            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[114]~117            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[114]~116            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[115]~115            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[115]~114            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[116]~113            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[117]~112            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[118]~111            ; 1       ;
; hex_controller:display|lpm_divide:Mod0|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[119]~110            ; 1       ;
; hex_controller:display|Mux7~0                                                                                                                       ; 1       ;
; hex_controller:display|Mux8~0                                                                                                                       ; 1       ;
; hex_controller:display|Mux9~0                                                                                                                       ; 1       ;
; hex_controller:display|Mux10~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux11~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux12~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux13~0                                                                                                                      ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[171]~73             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[172]~72             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[173]~71             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[174]~70             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[175]~69             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[176]~68             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[177]~67             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[178]~66             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[179]~65             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[180]~64             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[154]~63             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[154]~62             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[155]~61             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[155]~60             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[156]~59             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[156]~58             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[157]~57             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[157]~56             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[158]~55             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[159]~54             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[160]~53             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[161]~52             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[162]~51             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[163]~50             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[164]~49             ; 1       ;
; hex_controller:display|lpm_divide:Mod1|lpm_divide_egm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_0ef:divider|StageOut[165]~48             ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[60]~77              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[60]~76              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[61]~75              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[61]~74              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[62]~73              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[63]~72              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[55]~71              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[55]~70              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[56]~69              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[56]~68              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[57]~67              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[58]~66              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[50]~65              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[50]~64              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[51]~63              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[51]~62              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[52]~61              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[53]~60              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[45]~59              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[45]~58              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[46]~57              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[46]~56              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[47]~55              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[48]~54              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[40]~53              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[40]~52              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[41]~51              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[41]~50              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[42]~49              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[42]~48              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[43]~47              ; 1       ;
; hex_controller:display|lpm_divide:Div0|lpm_divide_qmm:auto_generated|sign_div_unsign_olh:divider|alt_u_div_uaf:divider|StageOut[43]~46              ; 1       ;
; hex_controller:display|Mux14~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux15~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux16~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux17~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux18~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux19~0                                                                                                                      ; 1       ;
; hex_controller:display|Mux20~0                                                                                                                      ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[97]~60              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[88]~59              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[88]~58              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[97]~57              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[98]~56              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[99]~55              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[100]~54             ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[101]~53             ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[102]~52             ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[89]~51              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[89]~50              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[90]~49              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[90]~48              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[91]~47              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[91]~46              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[92]~45              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[92]~44              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[93]~43              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[93]~42              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[94]~41              ; 1       ;
; hex_controller:display|lpm_divide:Div1|lpm_divide_tmm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_4bf:divider|StageOut[94]~40              ; 1       ;
; hex_controller:display_unidade|Mux0~0                                                                                                               ; 1       ;
; hex_controller:display_unidade|Mux1~0                                                                                                               ; 1       ;
; hex_controller:display_unidade|Mux2~0                                                                                                               ; 1       ;
; hex_controller:display_unidade|Mux3~0                                                                                                               ; 1       ;
; hex_controller:display_unidade|Mux4~0                                                                                                               ; 1       ;
; hex_controller:display_unidade|Mux5~0                                                                                                               ; 1       ;
; hex_controller:display_unidade|Mux6~0                                                                                                               ; 1       ;
; D~11                                                                                                                                                ; 1       ;
; D~10                                                                                                                                                ; 1       ;
; D[0]~8                                                                                                                                              ; 1       ;
; D[0]~7                                                                                                                                              ; 1       ;
; LessThan2~9                                                                                                                                         ; 1       ;
; LessThan2~8                                                                                                                                         ; 1       ;
; LessThan2~7                                                                                                                                         ; 1       ;
; LessThan2~6                                                                                                                                         ; 1       ;
; LessThan2~5                                                                                                                                         ; 1       ;
; LessThan2~4                                                                                                                                         ; 1       ;
; LessThan2~3                                                                                                                                         ; 1       ;
; LessThan2~2                                                                                                                                         ; 1       ;
; LessThan2~1                                                                                                                                         ; 1       ;
; LessThan2~0                                                                                                                                         ; 1       ;
; LessThan4~9                                                                                                                                         ; 1       ;
; LessThan4~8                                                                                                                                         ; 1       ;
; LessThan4~7                                                                                                                                         ; 1       ;
; LessThan4~6                                                                                                                                         ; 1       ;
; LessThan4~5                                                                                                                                         ; 1       ;
; LessThan4~4                                                                                                                                         ; 1       ;
; LessThan4~3                                                                                                                                         ; 1       ;
; LessThan4~2                                                                                                                                         ; 1       ;
; LessThan4~1                                                                                                                                         ; 1       ;
; LessThan4~0                                                                                                                                         ; 1       ;
; LessThan3~9                                                                                                                                         ; 1       ;
; LessThan3~8                                                                                                                                         ; 1       ;
; LessThan3~7                                                                                                                                         ; 1       ;
; LessThan3~6                                                                                                                                         ; 1       ;
; LessThan3~5                                                                                                                                         ; 1       ;
; LessThan3~4                                                                                                                                         ; 1       ;
; LessThan3~3                                                                                                                                         ; 1       ;
; LessThan3~2                                                                                                                                         ; 1       ;
; LessThan3~1                                                                                                                                         ; 1       ;
; LessThan3~0                                                                                                                                         ; 1       ;
; D[0]~5                                                                                                                                              ; 1       ;
; D~4                                                                                                                                                 ; 1       ;
; CSTATE~9                                                                                                                                            ; 1       ;
; accumulator8:accumulator|temp2~10                                                                                                                   ; 1       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit7|c_out~0                                                                                       ; 1       ;
; accumulator8:accumulator|temp2~9                                                                                                                    ; 1       ;
; accumulator8:accumulator|temp2~8                                                                                                                    ; 1       ;
; accumulator8:accumulator|temp2~7                                                                                                                    ; 1       ;
; accumulator8:accumulator|temp2~6                                                                                                                    ; 1       ;
; accumulator8:accumulator|temp2~5                                                                                                                    ; 1       ;
; accumulator8:accumulator|temp2~4                                                                                                                    ; 1       ;
; accumulator8:accumulator|temp2~3                                                                                                                    ; 1       ;
; accumulator8:accumulator|adder8:adder|full_adder:bit1|sum~0                                                                                         ; 1       ;
; CSTATE~8                                                                                                                                            ; 1       ;
; accumulator8:accumulator|temp2[4]~1                                                                                                                 ; 1       ;
; accumulator8:accumulator|temp2~0                                                                                                                    ; 1       ;
; Selector10~3                                                                                                                                        ; 1       ;
; ESTQ~3                                                                                                                                              ; 1       ;
; ESTQ~2                                                                                                                                              ; 1       ;
; LessThan5~9                                                                                                                                         ; 1       ;
; LessThan5~8                                                                                                                                         ; 1       ;
; LessThan5~7                                                                                                                                         ; 1       ;
; LessThan5~6                                                                                                                                         ; 1       ;
; LessThan5~5                                                                                                                                         ; 1       ;
; LessThan5~4                                                                                                                                         ; 1       ;
; LessThan5~3                                                                                                                                         ; 1       ;
; LessThan5~2                                                                                                                                         ; 1       ;
; LessThan5~1                                                                                                                                         ; 1       ;
; LessThan5~0                                                                                                                                         ; 1       ;
; LessThan6~9                                                                                                                                         ; 1       ;
; LessThan6~8                                                                                                                                         ; 1       ;
; LessThan6~7                                                                                                                                         ; 1       ;
; LessThan6~6                                                                                                                                         ; 1       ;
; LessThan6~5                                                                                                                                         ; 1       ;
; LessThan6~4                                                                                                                                         ; 1       ;
; LessThan6~3                                                                                                                                         ; 1       ;
; LessThan6~2                                                                                                                                         ; 1       ;
; LessThan6~1                                                                                                                                         ; 1       ;
; LessThan6~0                                                                                                                                         ; 1       ;
; hex_controller:display|HEX0[6]                                                                                                                      ; 1       ;
; hex_controller:display|HEX0[5]                                                                                                                      ; 1       ;
; hex_controller:display|HEX0[4]                                                                                                                      ; 1       ;
; hex_controller:display|HEX0[3]                                                                                                                      ; 1       ;
; hex_controller:display|HEX0[2]                                                                                                                      ; 1       ;
; hex_controller:display|HEX0[1]                                                                                                                      ; 1       ;
; hex_controller:display|HEX0[0]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[6]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[5]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[4]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[3]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[2]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[1]                                                                                                                      ; 1       ;
; hex_controller:display|HEX1[0]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[6]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[5]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[4]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[3]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[2]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[1]                                                                                                                      ; 1       ;
; hex_controller:display|HEX2[0]                                                                                                                      ; 1       ;
; hex_controller:display_unidade|HEX0[6]                                                                                                              ; 1       ;
; hex_controller:display_unidade|HEX0[5]                                                                                                              ; 1       ;
; hex_controller:display_unidade|HEX0[4]                                                                                                              ; 1       ;
; hex_controller:display_unidade|HEX0[3]                                                                                                              ; 1       ;
; hex_controller:display_unidade|HEX0[2]                                                                                                              ; 1       ;
; hex_controller:display_unidade|HEX0[1]                                                                                                              ; 1       ;
; hex_controller:display_unidade|HEX0[0]                                                                                                              ; 1       ;
; D[2]~reg0                                                                                                                                           ; 1       ;
; D[1]~reg0                                                                                                                                           ; 1       ;
; D[0]~reg0                                                                                                                                           ; 1       ;
; Selector0~1                                                                                                                                         ; 1       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit8|sum                                                                                        ; 1       ;
; Selector0~0                                                                                                                                         ; 1       ;
; Selector1~2                                                                                                                                         ; 1       ;
; Selector1~1                                                                                                                                         ; 1       ;
; Selector1~0                                                                                                                                         ; 1       ;
; Selector2~3                                                                                                                                         ; 1       ;
; Selector2~2                                                                                                                                         ; 1       ;
; Selector2~1                                                                                                                                         ; 1       ;
; Selector3~2                                                                                                                                         ; 1       ;
; Selector3~1                                                                                                                                         ; 1       ;
; Selector3~0                                                                                                                                         ; 1       ;
; Selector4~1                                                                                                                                         ; 1       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit4|sum                                                                                        ; 1       ;
; Selector4~0                                                                                                                                         ; 1       ;
; Selector5~1                                                                                                                                         ; 1       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit3|sum                                                                                        ; 1       ;
; Selector5~0                                                                                                                                         ; 1       ;
; Selector6~4                                                                                                                                         ; 1       ;
; subtractor8:subtractor|adder8:subtractor|full_adder:bit2|sum                                                                                        ; 1       ;
; Selector6~3                                                                                                                                         ; 1       ;
; Selector7~3                                                                                                                                         ; 1       ;
; Selector7~2                                                                                                                                         ; 1       ;
; Selector6~1                                                                                                                                         ; 1       ;
; Selector6~0                                                                                                                                         ; 1       ;
; Equal7~0                                                                                                                                            ; 1       ;
; Selector7~1                                                                                                                                         ; 1       ;
; Selector8~2                                                                                                                                         ; 1       ;
; Selector8~1                                                                                                                                         ; 1       ;
; Equal5~0                                                                                                                                            ; 1       ;
; Selector8~0                                                                                                                                         ; 1       ;
; P~8                                                                                                                                                 ; 1       ;
; P~7                                                                                                                                                 ; 1       ;
; P~6                                                                                                                                                 ; 1       ;
; P~5                                                                                                                                                 ; 1       ;
; P~4                                                                                                                                                 ; 1       ;
; P~3                                                                                                                                                 ; 1       ;
; P~2                                                                                                                                                 ; 1       ;
; P~1                                                                                                                                                 ; 1       ;
; P~0                                                                                                                                                 ; 1       ;
; stock_S2_reg[31]~97                                                                                                                                 ; 1       ;
; stock_S2_reg[30]~96                                                                                                                                 ; 1       ;
; stock_S2_reg[30]~95                                                                                                                                 ; 1       ;
; stock_S2_reg[29]~94                                                                                                                                 ; 1       ;
; stock_S2_reg[29]~93                                                                                                                                 ; 1       ;
; stock_S2_reg[28]~92                                                                                                                                 ; 1       ;
; stock_S2_reg[28]~91                                                                                                                                 ; 1       ;
; stock_S2_reg[27]~90                                                                                                                                 ; 1       ;
; stock_S2_reg[27]~89                                                                                                                                 ; 1       ;
; stock_S2_reg[26]~88                                                                                                                                 ; 1       ;
; stock_S2_reg[26]~87                                                                                                                                 ; 1       ;
; stock_S2_reg[25]~86                                                                                                                                 ; 1       ;
; stock_S2_reg[25]~85                                                                                                                                 ; 1       ;
; stock_S2_reg[24]~84                                                                                                                                 ; 1       ;
; stock_S2_reg[24]~83                                                                                                                                 ; 1       ;
; stock_S2_reg[23]~82                                                                                                                                 ; 1       ;
; stock_S2_reg[23]~81                                                                                                                                 ; 1       ;
; stock_S2_reg[22]~80                                                                                                                                 ; 1       ;
; stock_S2_reg[22]~79                                                                                                                                 ; 1       ;
; stock_S2_reg[21]~78                                                                                                                                 ; 1       ;
; stock_S2_reg[21]~77                                                                                                                                 ; 1       ;
; stock_S2_reg[20]~76                                                                                                                                 ; 1       ;
; stock_S2_reg[20]~75                                                                                                                                 ; 1       ;
; stock_S2_reg[19]~74                                                                                                                                 ; 1       ;
; stock_S2_reg[19]~73                                                                                                                                 ; 1       ;
; stock_S2_reg[18]~72                                                                                                                                 ; 1       ;
; stock_S2_reg[18]~71                                                                                                                                 ; 1       ;
; stock_S2_reg[17]~70                                                                                                                                 ; 1       ;
; stock_S2_reg[17]~69                                                                                                                                 ; 1       ;
; stock_S2_reg[16]~68                                                                                                                                 ; 1       ;
; stock_S2_reg[16]~67                                                                                                                                 ; 1       ;
; stock_S2_reg[15]~66                                                                                                                                 ; 1       ;
; stock_S2_reg[15]~65                                                                                                                                 ; 1       ;
; stock_S2_reg[14]~64                                                                                                                                 ; 1       ;
; stock_S2_reg[14]~63                                                                                                                                 ; 1       ;
; stock_S2_reg[13]~62                                                                                                                                 ; 1       ;
; stock_S2_reg[13]~61                                                                                                                                 ; 1       ;
; stock_S2_reg[12]~60                                                                                                                                 ; 1       ;
; stock_S2_reg[12]~59                                                                                                                                 ; 1       ;
; stock_S2_reg[11]~58                                                                                                                                 ; 1       ;
; stock_S2_reg[11]~57                                                                                                                                 ; 1       ;
; stock_S2_reg[10]~56                                                                                                                                 ; 1       ;
; stock_S2_reg[10]~55                                                                                                                                 ; 1       ;
; stock_S2_reg[9]~54                                                                                                                                  ; 1       ;
; stock_S2_reg[9]~53                                                                                                                                  ; 1       ;
; stock_S2_reg[8]~52                                                                                                                                  ; 1       ;
; stock_S2_reg[8]~51                                                                                                                                  ; 1       ;
; stock_S2_reg[7]~50                                                                                                                                  ; 1       ;
; stock_S2_reg[7]~49                                                                                                                                  ; 1       ;
; stock_S2_reg[6]~48                                                                                                                                  ; 1       ;
; stock_S2_reg[6]~47                                                                                                                                  ; 1       ;
; stock_S2_reg[5]~46                                                                                                                                  ; 1       ;
; stock_S2_reg[5]~45                                                                                                                                  ; 1       ;
; stock_S2_reg[4]~44                                                                                                                                  ; 1       ;
; stock_S2_reg[4]~43                                                                                                                                  ; 1       ;
; stock_S2_reg[3]~41                                                                                                                                  ; 1       ;
; stock_S2_reg[3]~40                                                                                                                                  ; 1       ;
; stock_S2_reg[2]~39                                                                                                                                  ; 1       ;
; stock_S2_reg[2]~38                                                                                                                                  ; 1       ;
; stock_S2_reg[1]~36                                                                                                                                  ; 1       ;
; stock_S2_reg[1]~35                                                                                                                                  ; 1       ;
; stock_S2_reg[1]~34                                                                                                                                  ; 1       ;
; stock_S4_reg[31]~96                                                                                                                                 ; 1       ;
; stock_S4_reg[30]~95                                                                                                                                 ; 1       ;
; stock_S4_reg[30]~94                                                                                                                                 ; 1       ;
; stock_S4_reg[29]~93                                                                                                                                 ; 1       ;
; stock_S4_reg[29]~92                                                                                                                                 ; 1       ;
; stock_S4_reg[28]~91                                                                                                                                 ; 1       ;
; stock_S4_reg[28]~90                                                                                                                                 ; 1       ;
; stock_S4_reg[27]~89                                                                                                                                 ; 1       ;
; stock_S4_reg[27]~88                                                                                                                                 ; 1       ;
; stock_S4_reg[26]~87                                                                                                                                 ; 1       ;
; stock_S4_reg[26]~86                                                                                                                                 ; 1       ;
; stock_S4_reg[25]~85                                                                                                                                 ; 1       ;
; stock_S4_reg[25]~84                                                                                                                                 ; 1       ;
; stock_S4_reg[24]~83                                                                                                                                 ; 1       ;
; stock_S4_reg[24]~82                                                                                                                                 ; 1       ;
; stock_S4_reg[23]~81                                                                                                                                 ; 1       ;
; stock_S4_reg[23]~80                                                                                                                                 ; 1       ;
; stock_S4_reg[22]~79                                                                                                                                 ; 1       ;
; stock_S4_reg[22]~78                                                                                                                                 ; 1       ;
; stock_S4_reg[21]~77                                                                                                                                 ; 1       ;
; stock_S4_reg[21]~76                                                                                                                                 ; 1       ;
; stock_S4_reg[20]~75                                                                                                                                 ; 1       ;
; stock_S4_reg[20]~74                                                                                                                                 ; 1       ;
; stock_S4_reg[19]~73                                                                                                                                 ; 1       ;
; stock_S4_reg[19]~72                                                                                                                                 ; 1       ;
; stock_S4_reg[18]~71                                                                                                                                 ; 1       ;
; stock_S4_reg[18]~70                                                                                                                                 ; 1       ;
; stock_S4_reg[17]~69                                                                                                                                 ; 1       ;
; stock_S4_reg[17]~68                                                                                                                                 ; 1       ;
; stock_S4_reg[16]~67                                                                                                                                 ; 1       ;
; stock_S4_reg[16]~66                                                                                                                                 ; 1       ;
; stock_S4_reg[15]~65                                                                                                                                 ; 1       ;
; stock_S4_reg[15]~64                                                                                                                                 ; 1       ;
; stock_S4_reg[14]~63                                                                                                                                 ; 1       ;
; stock_S4_reg[14]~62                                                                                                                                 ; 1       ;
; stock_S4_reg[13]~61                                                                                                                                 ; 1       ;
; stock_S4_reg[13]~60                                                                                                                                 ; 1       ;
; stock_S4_reg[12]~59                                                                                                                                 ; 1       ;
; stock_S4_reg[12]~58                                                                                                                                 ; 1       ;
; stock_S4_reg[11]~57                                                                                                                                 ; 1       ;
; stock_S4_reg[11]~56                                                                                                                                 ; 1       ;
; stock_S4_reg[10]~55                                                                                                                                 ; 1       ;
; stock_S4_reg[10]~54                                                                                                                                 ; 1       ;
; stock_S4_reg[9]~53                                                                                                                                  ; 1       ;
; stock_S4_reg[9]~52                                                                                                                                  ; 1       ;
; stock_S4_reg[8]~51                                                                                                                                  ; 1       ;
; stock_S4_reg[8]~50                                                                                                                                  ; 1       ;
; stock_S4_reg[7]~49                                                                                                                                  ; 1       ;
; stock_S4_reg[7]~48                                                                                                                                  ; 1       ;
; stock_S4_reg[6]~47                                                                                                                                  ; 1       ;
; stock_S4_reg[6]~46                                                                                                                                  ; 1       ;
; stock_S4_reg[5]~45                                                                                                                                  ; 1       ;
; stock_S4_reg[5]~44                                                                                                                                  ; 1       ;
; stock_S4_reg[4]~43                                                                                                                                  ; 1       ;
; stock_S4_reg[4]~42                                                                                                                                  ; 1       ;
; stock_S4_reg[3]~40                                                                                                                                  ; 1       ;
; stock_S4_reg[3]~39                                                                                                                                  ; 1       ;
; stock_S4_reg[2]~38                                                                                                                                  ; 1       ;
; stock_S4_reg[2]~37                                                                                                                                  ; 1       ;
; stock_S4_reg[1]~35                                                                                                                                  ; 1       ;
; stock_S4_reg[1]~34                                                                                                                                  ; 1       ;
; stock_S4_reg[1]~33                                                                                                                                  ; 1       ;
; stock_S3_reg[31]~97                                                                                                                                 ; 1       ;
; stock_S3_reg[30]~96                                                                                                                                 ; 1       ;
; stock_S3_reg[30]~95                                                                                                                                 ; 1       ;
; stock_S3_reg[29]~94                                                                                                                                 ; 1       ;
; stock_S3_reg[29]~93                                                                                                                                 ; 1       ;
; stock_S3_reg[28]~92                                                                                                                                 ; 1       ;
; stock_S3_reg[28]~91                                                                                                                                 ; 1       ;
; stock_S3_reg[27]~90                                                                                                                                 ; 1       ;
; stock_S3_reg[27]~89                                                                                                                                 ; 1       ;
; stock_S3_reg[26]~88                                                                                                                                 ; 1       ;
; stock_S3_reg[26]~87                                                                                                                                 ; 1       ;
; stock_S3_reg[25]~86                                                                                                                                 ; 1       ;
; stock_S3_reg[25]~85                                                                                                                                 ; 1       ;
; stock_S3_reg[24]~84                                                                                                                                 ; 1       ;
; stock_S3_reg[24]~83                                                                                                                                 ; 1       ;
; stock_S3_reg[23]~82                                                                                                                                 ; 1       ;
; stock_S3_reg[23]~81                                                                                                                                 ; 1       ;
; stock_S3_reg[22]~80                                                                                                                                 ; 1       ;
; stock_S3_reg[22]~79                                                                                                                                 ; 1       ;
; stock_S3_reg[21]~78                                                                                                                                 ; 1       ;
; stock_S3_reg[21]~77                                                                                                                                 ; 1       ;
; stock_S3_reg[20]~76                                                                                                                                 ; 1       ;
; stock_S3_reg[20]~75                                                                                                                                 ; 1       ;
; stock_S3_reg[19]~74                                                                                                                                 ; 1       ;
; stock_S3_reg[19]~73                                                                                                                                 ; 1       ;
; stock_S3_reg[18]~72                                                                                                                                 ; 1       ;
; stock_S3_reg[18]~71                                                                                                                                 ; 1       ;
; stock_S3_reg[17]~70                                                                                                                                 ; 1       ;
; stock_S3_reg[17]~69                                                                                                                                 ; 1       ;
; stock_S3_reg[16]~68                                                                                                                                 ; 1       ;
; stock_S3_reg[16]~67                                                                                                                                 ; 1       ;
; stock_S3_reg[15]~66                                                                                                                                 ; 1       ;
; stock_S3_reg[15]~65                                                                                                                                 ; 1       ;
; stock_S3_reg[14]~64                                                                                                                                 ; 1       ;
; stock_S3_reg[14]~63                                                                                                                                 ; 1       ;
; stock_S3_reg[13]~62                                                                                                                                 ; 1       ;
; stock_S3_reg[13]~61                                                                                                                                 ; 1       ;
; stock_S3_reg[12]~60                                                                                                                                 ; 1       ;
; stock_S3_reg[12]~59                                                                                                                                 ; 1       ;
; stock_S3_reg[11]~58                                                                                                                                 ; 1       ;
; stock_S3_reg[11]~57                                                                                                                                 ; 1       ;
; stock_S3_reg[10]~56                                                                                                                                 ; 1       ;
; stock_S3_reg[10]~55                                                                                                                                 ; 1       ;
; stock_S3_reg[9]~54                                                                                                                                  ; 1       ;
; stock_S3_reg[9]~53                                                                                                                                  ; 1       ;
; stock_S3_reg[8]~52                                                                                                                                  ; 1       ;
; stock_S3_reg[8]~51                                                                                                                                  ; 1       ;
; stock_S3_reg[7]~50                                                                                                                                  ; 1       ;
; stock_S3_reg[7]~49                                                                                                                                  ; 1       ;
; stock_S3_reg[6]~48                                                                                                                                  ; 1       ;
; stock_S3_reg[6]~47                                                                                                                                  ; 1       ;
; stock_S3_reg[5]~46                                                                                                                                  ; 1       ;
; stock_S3_reg[5]~45                                                                                                                                  ; 1       ;
; stock_S3_reg[4]~44                                                                                                                                  ; 1       ;
; stock_S3_reg[4]~43                                                                                                                                  ; 1       ;
; stock_S3_reg[3]~41                                                                                                                                  ; 1       ;
; stock_S3_reg[3]~40                                                                                                                                  ; 1       ;
; stock_S3_reg[2]~39                                                                                                                                  ; 1       ;
; stock_S3_reg[2]~38                                                                                                                                  ; 1       ;
; stock_S3_reg[1]~35                                                                                                                                  ; 1       ;
; stock_S3_reg[1]~34                                                                                                                                  ; 1       ;
; stock_S3_reg[1]~33                                                                                                                                  ; 1       ;
; stock_S0_reg[31]~95                                                                                                                                 ; 1       ;
; stock_S0_reg[30]~94                                                                                                                                 ; 1       ;
; stock_S0_reg[30]~93                                                                                                                                 ; 1       ;
; stock_S0_reg[29]~92                                                                                                                                 ; 1       ;
; stock_S0_reg[29]~91                                                                                                                                 ; 1       ;
; stock_S0_reg[28]~90                                                                                                                                 ; 1       ;
; stock_S0_reg[28]~89                                                                                                                                 ; 1       ;
; stock_S0_reg[27]~88                                                                                                                                 ; 1       ;
; stock_S0_reg[27]~87                                                                                                                                 ; 1       ;
; stock_S0_reg[26]~86                                                                                                                                 ; 1       ;
; stock_S0_reg[26]~85                                                                                                                                 ; 1       ;
; stock_S0_reg[25]~84                                                                                                                                 ; 1       ;
; stock_S0_reg[25]~83                                                                                                                                 ; 1       ;
; stock_S0_reg[24]~82                                                                                                                                 ; 1       ;
; stock_S0_reg[24]~81                                                                                                                                 ; 1       ;
; stock_S0_reg[23]~80                                                                                                                                 ; 1       ;
; stock_S0_reg[23]~79                                                                                                                                 ; 1       ;
; stock_S0_reg[22]~78                                                                                                                                 ; 1       ;
; stock_S0_reg[22]~77                                                                                                                                 ; 1       ;
; stock_S0_reg[21]~76                                                                                                                                 ; 1       ;
; stock_S0_reg[21]~75                                                                                                                                 ; 1       ;
; stock_S0_reg[20]~74                                                                                                                                 ; 1       ;
; stock_S0_reg[20]~73                                                                                                                                 ; 1       ;
; stock_S0_reg[19]~72                                                                                                                                 ; 1       ;
; stock_S0_reg[19]~71                                                                                                                                 ; 1       ;
; stock_S0_reg[18]~70                                                                                                                                 ; 1       ;
; stock_S0_reg[18]~69                                                                                                                                 ; 1       ;
; stock_S0_reg[17]~68                                                                                                                                 ; 1       ;
; stock_S0_reg[17]~67                                                                                                                                 ; 1       ;
; stock_S0_reg[16]~66                                                                                                                                 ; 1       ;
; stock_S0_reg[16]~65                                                                                                                                 ; 1       ;
; stock_S0_reg[15]~64                                                                                                                                 ; 1       ;
; stock_S0_reg[15]~63                                                                                                                                 ; 1       ;
; stock_S0_reg[14]~62                                                                                                                                 ; 1       ;
; stock_S0_reg[14]~61                                                                                                                                 ; 1       ;
; stock_S0_reg[13]~60                                                                                                                                 ; 1       ;
; stock_S0_reg[13]~59                                                                                                                                 ; 1       ;
; stock_S0_reg[12]~58                                                                                                                                 ; 1       ;
; stock_S0_reg[12]~57                                                                                                                                 ; 1       ;
; stock_S0_reg[11]~56                                                                                                                                 ; 1       ;
; stock_S0_reg[11]~55                                                                                                                                 ; 1       ;
; stock_S0_reg[10]~54                                                                                                                                 ; 1       ;
; stock_S0_reg[10]~53                                                                                                                                 ; 1       ;
; stock_S0_reg[9]~52                                                                                                                                  ; 1       ;
; stock_S0_reg[9]~51                                                                                                                                  ; 1       ;
; stock_S0_reg[8]~50                                                                                                                                  ; 1       ;
; stock_S0_reg[8]~49                                                                                                                                  ; 1       ;
; stock_S0_reg[7]~48                                                                                                                                  ; 1       ;
; stock_S0_reg[7]~47                                                                                                                                  ; 1       ;
; stock_S0_reg[6]~46                                                                                                                                  ; 1       ;
; stock_S0_reg[6]~45                                                                                                                                  ; 1       ;
; stock_S0_reg[5]~44                                                                                                                                  ; 1       ;
; stock_S0_reg[5]~43                                                                                                                                  ; 1       ;
; stock_S0_reg[4]~42                                                                                                                                  ; 1       ;
; stock_S0_reg[4]~41                                                                                                                                  ; 1       ;
; stock_S0_reg[3]~39                                                                                                                                  ; 1       ;
; stock_S0_reg[3]~38                                                                                                                                  ; 1       ;
; stock_S0_reg[2]~37                                                                                                                                  ; 1       ;
; stock_S0_reg[2]~36                                                                                                                                  ; 1       ;
; stock_S0_reg[1]~34                                                                                                                                  ; 1       ;
; stock_S0_reg[1]~33                                                                                                                                  ; 1       ;
; stock_S0_reg[1]~32                                                                                                                                  ; 1       ;
; stock_S1_reg[31]~96                                                                                                                                 ; 1       ;
; stock_S1_reg[30]~95                                                                                                                                 ; 1       ;
; stock_S1_reg[30]~94                                                                                                                                 ; 1       ;
; stock_S1_reg[29]~93                                                                                                                                 ; 1       ;
; stock_S1_reg[29]~92                                                                                                                                 ; 1       ;
; stock_S1_reg[28]~91                                                                                                                                 ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 889 / 88,936 ( < 1 % ) ;
; C16 interconnects                 ; 40 / 2,912 ( 1 % )     ;
; C4 interconnects                  ; 423 / 54,912 ( < 1 % ) ;
; Direct links                      ; 285 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 2 / 20 ( 10 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 382 / 29,440 ( 1 % )   ;
; R24 interconnects                 ; 35 / 3,040 ( 1 % )     ;
; R4 interconnects                  ; 401 / 76,160 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.78) ; Number of LABs  (Total = 60) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 5                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 3                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 35                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.72) ; Number of LABs  (Total = 60) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 3                            ;
; 1 Clock                            ; 24                           ;
; 1 Clock enable                     ; 16                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.67) ; Number of LABs  (Total = 60) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 6                            ;
; 7                                            ; 3                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 6                            ;
; 16                                           ; 8                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 4                            ;
; 31                                           ; 0                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.63) ; Number of LABs  (Total = 60) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 4                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 3                            ;
; 6                                               ; 2                            ;
; 7                                               ; 7                            ;
; 8                                               ; 1                            ;
; 9                                               ; 1                            ;
; 10                                              ; 0                            ;
; 11                                              ; 2                            ;
; 12                                              ; 3                            ;
; 13                                              ; 1                            ;
; 14                                              ; 4                            ;
; 15                                              ; 10                           ;
; 16                                              ; 10                           ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.53) ; Number of LABs  (Total = 60) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 11                           ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 3                            ;
; 10                                           ; 2                            ;
; 11                                           ; 4                            ;
; 12                                           ; 4                            ;
; 13                                           ; 1                            ;
; 14                                           ; 4                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 8                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 74        ; 0            ; 0            ; 74        ; 74        ; 0            ; 58           ; 0            ; 0            ; 16           ; 0            ; 58           ; 16           ; 0            ; 0            ; 0            ; 58           ; 0            ; 0            ; 0            ; 0            ; 0            ; 74        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 74           ; 74           ; 74           ; 74           ; 74           ; 0         ; 74           ; 74           ; 0         ; 0         ; 74           ; 16           ; 74           ; 74           ; 58           ; 74           ; 16           ; 58           ; 74           ; 74           ; 74           ; 16           ; 74           ; 74           ; 74           ; 74           ; 74           ; 0         ; 74           ; 74           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; P[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; P[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; P[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; P[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; P[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; P[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; P[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; P[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; P[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; E[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display1[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display1[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display1[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display1[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display1[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display1[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display1[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display2[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display2[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display2[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display2[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display2[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display2[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display2[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display3[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display3[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display3[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display3[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display3[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display3[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display3[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display4[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display4[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display4[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display4[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display4[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display4[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; display4[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTQ[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTQ[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTQ[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTQ[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTQ[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTQ[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTQ[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTQ[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ESTQ[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cancel_purchase    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; choice[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; choice[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; choice[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nRST               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; choice[0]            ; 4.4               ;
; I/O             ; clk                  ; 1.5               ;
; clk,I/O         ; clk                  ; 1.2               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                 ;
+-------------------+-----------------------+-------------------+
; Source Register   ; Destination Register  ; Delay Added in ns ;
+-------------------+-----------------------+-------------------+
; choice[0]         ; mux21:mux|output[2]   ; 1.904             ;
; choice[1]         ; mux21:mux|output[5]   ; 1.404             ;
; choice[2]         ; mux21:mux|output[5]   ; 1.404             ;
; stock_S1_reg[30]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[29]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[28]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[27]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[26]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[25]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[24]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[23]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[22]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[21]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[20]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[19]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[18]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[17]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[16]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[15]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[14]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[13]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[12]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[11]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[10]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[9]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[8]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[7]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[6]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[5]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[4]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[3]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[2]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[0]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[31]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[30]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[29]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[28]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[27]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[26]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[25]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[24]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[23]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[22]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[21]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[20]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[19]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[18]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[17]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[16]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[15]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[14]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[13]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[12]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[11]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[10]  ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[9]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[8]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[7]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[6]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[5]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[4]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[3]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[2]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[1]   ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[0]   ; CSTATE.Coin_Reception ; 0.564             ;
; choice_reg[0]     ; CSTATE.Coin_Reception ; 0.564             ;
; choice_reg[2]     ; CSTATE.Coin_Reception ; 0.564             ;
; choice_reg[1]     ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S0_reg[31]  ; CSTATE.Coin_Reception ; 0.564             ;
; C                 ; CSTATE.Coin_Reception ; 0.564             ;
; stock_S1_reg[1]   ; CSTATE.Coin_Reception ; 0.564             ;
; cancel_purchase   ; CSTATE.Coin_Reception ; 0.282             ;
; CSTATE.INIT_STATE ; CSTATE.Coin_Reception ; 0.282             ;
+-------------------+-----------------------+-------------------+
Note: This table only shows the top 73 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP4CGX22CF19C6 for design MaquinaDeSalgadosFinal
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 74 pins of 74 total pins
    Info (169086): Pin P[0] not assigned to an exact location on the device
    Info (169086): Pin P[1] not assigned to an exact location on the device
    Info (169086): Pin P[2] not assigned to an exact location on the device
    Info (169086): Pin P[3] not assigned to an exact location on the device
    Info (169086): Pin P[4] not assigned to an exact location on the device
    Info (169086): Pin P[5] not assigned to an exact location on the device
    Info (169086): Pin P[6] not assigned to an exact location on the device
    Info (169086): Pin P[7] not assigned to an exact location on the device
    Info (169086): Pin P[8] not assigned to an exact location on the device
    Info (169086): Pin E[0] not assigned to an exact location on the device
    Info (169086): Pin E[1] not assigned to an exact location on the device
    Info (169086): Pin E[2] not assigned to an exact location on the device
    Info (169086): Pin E[3] not assigned to an exact location on the device
    Info (169086): Pin E[4] not assigned to an exact location on the device
    Info (169086): Pin E[5] not assigned to an exact location on the device
    Info (169086): Pin E[6] not assigned to an exact location on the device
    Info (169086): Pin E[7] not assigned to an exact location on the device
    Info (169086): Pin E[8] not assigned to an exact location on the device
    Info (169086): Pin D[0] not assigned to an exact location on the device
    Info (169086): Pin D[1] not assigned to an exact location on the device
    Info (169086): Pin D[2] not assigned to an exact location on the device
    Info (169086): Pin display1[0] not assigned to an exact location on the device
    Info (169086): Pin display1[1] not assigned to an exact location on the device
    Info (169086): Pin display1[2] not assigned to an exact location on the device
    Info (169086): Pin display1[3] not assigned to an exact location on the device
    Info (169086): Pin display1[4] not assigned to an exact location on the device
    Info (169086): Pin display1[5] not assigned to an exact location on the device
    Info (169086): Pin display1[6] not assigned to an exact location on the device
    Info (169086): Pin display2[0] not assigned to an exact location on the device
    Info (169086): Pin display2[1] not assigned to an exact location on the device
    Info (169086): Pin display2[2] not assigned to an exact location on the device
    Info (169086): Pin display2[3] not assigned to an exact location on the device
    Info (169086): Pin display2[4] not assigned to an exact location on the device
    Info (169086): Pin display2[5] not assigned to an exact location on the device
    Info (169086): Pin display2[6] not assigned to an exact location on the device
    Info (169086): Pin display3[0] not assigned to an exact location on the device
    Info (169086): Pin display3[1] not assigned to an exact location on the device
    Info (169086): Pin display3[2] not assigned to an exact location on the device
    Info (169086): Pin display3[3] not assigned to an exact location on the device
    Info (169086): Pin display3[4] not assigned to an exact location on the device
    Info (169086): Pin display3[5] not assigned to an exact location on the device
    Info (169086): Pin display3[6] not assigned to an exact location on the device
    Info (169086): Pin display4[0] not assigned to an exact location on the device
    Info (169086): Pin display4[1] not assigned to an exact location on the device
    Info (169086): Pin display4[2] not assigned to an exact location on the device
    Info (169086): Pin display4[3] not assigned to an exact location on the device
    Info (169086): Pin display4[4] not assigned to an exact location on the device
    Info (169086): Pin display4[5] not assigned to an exact location on the device
    Info (169086): Pin display4[6] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[0] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[1] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[2] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[3] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[4] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[5] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[6] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[7] not assigned to an exact location on the device
    Info (169086): Pin ESTQ[8] not assigned to an exact location on the device
    Info (169086): Pin cancel_purchase not assigned to an exact location on the device
    Info (169086): Pin C not assigned to an exact location on the device
    Info (169086): Pin V[0] not assigned to an exact location on the device
    Info (169086): Pin V[4] not assigned to an exact location on the device
    Info (169086): Pin V[7] not assigned to an exact location on the device
    Info (169086): Pin V[8] not assigned to an exact location on the device
    Info (169086): Pin V[2] not assigned to an exact location on the device
    Info (169086): Pin V[6] not assigned to an exact location on the device
    Info (169086): Pin V[3] not assigned to an exact location on the device
    Info (169086): Pin V[1] not assigned to an exact location on the device
    Info (169086): Pin V[5] not assigned to an exact location on the device
    Info (169086): Pin choice[0] not assigned to an exact location on the device
    Info (169086): Pin choice[1] not assigned to an exact location on the device
    Info (169086): Pin choice[2] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin nRST not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 3 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MaquinaDeSalgadosFinal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node mux21:mux|output[8]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 73 (unused VREF, 2.5V VCCIO, 15 input, 58 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X26_Y31 to location X38_Y41
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.73 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at M10
Info (144001): Generated suppressed messages file C:/Users/mmm/OneDrive/Documentos/GitHub/VendingMachine---Circuitos-Digitais/MaquinaDeSalgadosFinal/output_files/MaquinaDeSalgadosFinal.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5057 megabytes
    Info: Processing ended: Sun Dec 10 19:27:24 2023
    Info: Elapsed time: 00:00:38
    Info: Total CPU time (on all processors): 00:00:35


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/mmm/OneDrive/Documentos/GitHub/VendingMachine---Circuitos-Digitais/MaquinaDeSalgadosFinal/output_files/MaquinaDeSalgadosFinal.fit.smsg.


