[Read this in English](README.md)

---

# Microprocessador de 8 bits em VHDL

## üìñ Sobre o Projeto

Este reposit√≥rio cont√©m a implementa√ß√£o de um microprocessador simples de 8 bits, desenvolvido como projeto final para a disciplina de [Nome da Disciplina] na [Nome da sua Universidade] durante o [Seu Semestre, ex: 1¬∫ Semestre de 2024].

O objetivo do projeto foi projetar, implementar e simular um sistema computacional m√≠nimo, composto por uma Unidade L√≥gica e Aritm√©tica (ULA), uma Unidade de Mem√≥ria e uma Unidade de Controle, capaz de executar um conjunto b√°sico de instru√ß√µes.

## ‚ú® Funcionalidades

O microprocessador implementado possui as seguintes funcionalidades:
- **Arquitetura de 8 bits:** Todos os registradores e o barramento de dados operam com 8 bits.
- **Mem√≥ria RAM:** Uma mem√≥ria de 64 posi√ß√µes de 8 bits (`ADDR_WIDTH = 6`, `DATA_WIDTH = 8`).
- **Opera√ß√µes Aritm√©ticas:** Suporta as opera√ß√µes de Soma (`ADD`) e Subtra√ß√£o (`SUB`).
- **Opera√ß√µes L√≥gicas:** Suporta as opera√ß√µes `AND`, `OR` e `NOT`.
- **Acesso √† Mem√≥ria:** Permite carregar dados da mem√≥ria para o acumulador (`LOAD`) e salvar dados do acumulador na mem√≥ria (`STORE`).
- **Controlo de Fluxo:** Possui uma instru√ß√£o de paragem (`HALT`) para finalizar a execu√ß√£o do programa.

## üèõÔ∏è Arquitetura

O sistema √© baseado numa arquitetura de acumulador simples. Os principais componentes s√£o:
- **Unidade de Controle:** Implementada como uma M√°quina de Estados Finitos (FSM) que orquestra o ciclo de busca, decodifica√ß√£o e execu√ß√£o das instru√ß√µes.
- **Unidade L√≥gica e Aritm√©tica (ULA):** Um bloco combinacional que realiza as opera√ß√µes aritm√©ticas e l√≥gicas.
- **Mem√≥ria (RAM):** Um componente sequencial para armazenar tanto as instru√ß√µes do programa quanto os dados.
- **Registradores:**
  - `acc` (Acumulador): Armazena o resultado das opera√ß√µes.
  - `ri` (Registrador de Instru√ß√£o): Armazena a instru√ß√£o atual.
  - `contador` (Contador de Programa): Aponta para o endere√ßo da pr√≥xima instru√ß√£o.

## üíª Conjunto de Instru√ß√µes (ISA)

As instru√ß√µes possuem 8 bits, divididos em um opcode de 3 bits e um endere√ßo/operando de 5 bits.

| Opcode | Mnem√≥nico | Descri√ß√£o                                        |
| :----: | :-------: | :----------------------------------------------- |
| `000`  |   `LOAD`  | Carrega um dado da mem√≥ria para o acumulador.      |
| `001`  |  `STORE`  | Salva o valor do acumulador numa posi√ß√£o de mem√≥ria. |
| `010`  |   `ADD`   | Soma o valor do acumulador com um dado da mem√≥ria. |
| `011`  |   `SUB`   | Subtrai um dado da mem√≥ria do valor do acumulador. |
| `100`  |   `AND`   | Realiza um `AND` l√≥gico entre o acumulador e um dado. |
| `101`  |   `OR`    | Realiza um `OR` l√≥gico entre o acumulador e um dado.  |
| `110`  |   `NOT`   | Inverte os bits do acumulador.                   |
| `111`  |   `HALT`  | Para a execu√ß√£o do processador.                  |

## üõ†Ô∏è Ferramentas Utilizadas

- **Linguagem:** VHDL (Padr√£o 2008)
- **Simula√ß√£o:** ModelSim - Altera

## üöÄ Como Utilizar

Para simular este projeto:
1.  Clone o reposit√≥rio:
    ```bash
    git clone [URL-do-seu-reposit√≥rio]
    ```
2.  Abra o ModelSim.
3.  No console do ModelSim, navegue at√© o diret√≥rio do projeto.
4.  Execute o script de simula√ß√£o:
    ```tcl
    do test.do
    ```
5.  A janela de ondas (Wave) ser√° aberta e a simula√ß√£o ser√° executada, mostrando o funcionamento do processador.

## üë§ Autor

- **Nome:** [Seu Nome Completo]
- **GitHub:** [@SeuUsuario]
- **LinkedIn:** [URL-do-seu-LinkedIn]
