# 第三章：存储系统

## 存储器概述

### 存储器的分类

1. 按作用/层次分类：

   - 主存储器/主存/内存储器/内存：用于存放计算机运行期间所需的程序和数据，CPU可以直接`随机对其进行访问`，也可以和Cache及辅助存储器交换数据。特点是`容量较小`，`存取速度较快`，价格较高。
   - 辅助存储器/辅存/外存储器/外存：用于存放当前暂时不用的程序和数据，以及一些需要永久性保存的信息。辅存的内容需要调入主存后才能被CPU访问。特点是`容量大`、`存储速度较慢`、单位成本低。
   - 高速缓冲存储器/Cache：位于主存和CPU之间，用于存放当前CPU经常使用的指令和数据，以便CPU高速访问。

2. 按存储介质分：

   - 磁表面存储器
   - 磁芯存储器
   - 半导体存储器
   - 光存储器

3. 按存取方式分：

   - 随机存储器RAM：存储器的任何一个存储单元都可以`随机存取`。优点是读写方便、使用灵活。主要`用作主存和高速缓冲存储器`。又分为静态RAM和动态RAM。
   - 只读存储器(ROM)：存储器的内容只能随机读出而不能写入。信息一旦写入，即使断电，内容也不会丢失。对于派生的可写存储器，存取方式也是`随机存取`。
   - 串行访问存储器：对存储单元进行读写操作时，需要按其物理地址的先后顺序寻址，包括`顺序存取存储器`和`直接存取存储器`。
     - 顺序存取存储器：只能按某种顺序存取，存取时间与信息的物理位置有关，存取速度慢。
     - 直接存取存储器：存取信息时通常先寻找整个存储器的某个小区域，再在小区域中顺序查找。

4. 按信息的可保存性分：

   - 易失性存储器：断电后存储信息消失。
   - 非易失性存储器：断电后信息仍然保持。

   若某个存储单元所存储的信息被读出时，原存储信息被破坏，则称为`破坏性读出`；若读出时，被读单元存储信息不被破坏，则称为`非破坏性读出`。

### 存储器的性能指标

1. 存储容量：存储容量=存储字数$\times$字长

2. 单位成本：每位价格=总成本/总容量

3. 存储速度：数据传输速率=数据的宽度/存取周期

   - 存取时间：从启动一次存储器操作到完成该操作所经历的时间。
   - 存取周期：连续两次独立访问存储器操作之间所需要的最小时间间隔。
   - 主存带宽/数据传输速率：每秒从主存进出信息的最大数量。

   <svg width="680" height="265" xmlns="http://www.w3.org/2000/svg" xmlns:xlink="http://www.w3.org/1999/xlink" overflow="hidden"><g><rect x="0" y="0" width="680" height="264.629" fill="#FFFFFF" fill-opacity="0"/><path d="M37 81.1934 631.542 81.1935 631.542 83.1973 37 83.1972ZM630.209 75.5161 643.536 82.1954 630.209 88.8747Z"/><path d="M117 53.1262 117 82.7642" stroke="#000000" stroke-width="1.99902" stroke-miterlimit="8" fill="none" fill-rule="evenodd"/><path d="M339 53.1262 339 82.7642" stroke="#000000" stroke-width="1.99902" stroke-miterlimit="8" fill="none" fill-rule="evenodd"/><path d="M562 53.1262 562 82.7642" stroke="#000000" stroke-width="1.99902" stroke-miterlimit="8" fill="none" fill-rule="evenodd"/><path d="M339 101.241C339 107.053 326.38 111.766 310.812 111.766L255.688 111.766C240.12 111.766 227.5 116.478 227.5 122.291 227.5 116.478 214.88 111.766 199.312 111.766L144.188 111.766C128.62 111.766 116 107.053 116 101.24" stroke="#000000" stroke-width="2.00378" stroke-miterlimit="8" fill="none" fill-rule="evenodd"/><path d="M562 101.241C562 107.053 549.38 111.766 533.812 111.766L478.688 111.766C463.12 111.766 450.5 116.478 450.5 122.291 450.5 116.478 437.88 111.766 422.312 111.766L367.188 111.766C351.62 111.766 339 107.053 339 101.24" stroke="#000000" stroke-width="2.00378" stroke-miterlimit="8" fill="none" fill-rule="evenodd"/><path d="M450 177.422C450 183.234 437.38 187.947 421.812 187.947L366.688 187.946C351.12 187.946 338.5 192.659 338.5 198.472 338.5 192.659 325.88 187.946 310.312 187.946L255.188 187.946C239.62 187.946 227 183.234 227 177.421" stroke="#000000" stroke-width="2.00378" stroke-miterlimit="8" fill="none" fill-rule="evenodd"/><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="19" transform="matrix(1 0 0 1.00238 78.8985 45)">启动存取</text><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="19" transform="matrix(1 0 0 1.00238 300.777 45)">存取结束</text><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="19" transform="matrix(1 0 0 1.00238 524.106 45)">下次存取</text><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="19" transform="matrix(1 0 0 1.00238 189.476 154)">存取时间</text><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="19" transform="matrix(1 0 0 1.00238 412.079 154)">恢复时间</text><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="19" transform="matrix(1 0 0 1.00238 300.777 232)">存取周期</text></g></svg>

### 多级层次的存储系统

1. 为了解决存储系统大容量、高速度和低成本相互制约的矛盾，在计算机系统中，通常采用`多级存储器系统`。

   <svg width="680" height="454" xmlns="http://www.w3.org/2000/svg" xmlns:xlink="http://www.w3.org/1999/xlink" overflow="hidden"><g><rect x="0" y="0" width="680" height="453.722" fill="#FFFFFF" fill-opacity="0"/><rect x="197" y="12.0191" width="92" height="45.0717" stroke="#042433" stroke-width="1.99902" stroke-miterlimit="8" fill="none"/><text font-family="Aptos,Aptos_MSFontService,sans-serif" font-weight="400" font-size="24" transform="matrix(1 0 0 1.00159 219.895 42)">CPU</text><path d="M176 134.214 206.045 57.0908 280.955 57.0908 311 134.214Z" stroke="#042433" stroke-width="1.99902" stroke-miterlimit="8" fill="none" fill-rule="evenodd"/><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="24" transform="matrix(1 0 0 1.00159 207.317 109)">寄存器</text><path d="M146 211.336 176.045 134.214 310.955 134.214 341 211.336Z" stroke="#042433" stroke-width="1.99902" stroke-miterlimit="8" fill="none" fill-rule="evenodd"/><text font-family="Aptos,Aptos_MSFontService,sans-serif" font-weight="400" font-size="24" transform="matrix(1 0 0 1.00159 209.85 185)">Cache</text><path d="M116 287.457 145.654 211.336 341.346 211.336 371 287.457Z" stroke="#042433" stroke-width="1.99902" stroke-miterlimit="8" fill="none" fill-rule="evenodd"/><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="24" transform="matrix(1 0 0 1.00159 219.845 261)">主存</text><path d="M87 364.58 117.045 287.457 370.955 287.457 401 364.58Z" stroke="#042433" stroke-width="1.99902" stroke-miterlimit="8" fill="none" fill-rule="evenodd"/><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="24" transform="matrix(1 0 0 1.00159 219.845 337)">磁盘</text><path d="M57 441.703 87.0443 364.58 400.956 364.58 431 441.703Z" stroke="#042433" stroke-width="1.99902" stroke-miterlimit="8" fill="none" fill-rule="evenodd"/><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="24" transform="matrix(1 0 0 1.00159 193.441 414)">磁带</text><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="24" transform="matrix(1 0 0 1.00159 246.248 414)">光盘</text><path d="M0.99951-3.71716e-07 0.999614 280.183-0.999406 280.183-0.99951 3.71716e-07ZM5.52784 272.69 0.000104679 282.166-5.52764 272.69C-5.80578 272.213-5.64472 271.601-5.1679 271.323-4.69109 271.045-4.07907 271.206-3.80092 271.683L0.86346 279.679-0.863252 279.679 3.80113 271.683C4.07927 271.206 4.69129 271.045 5.16811 271.323 5.64492 271.601 5.80598 272.213 5.52784 272.69Z" transform="matrix(1 0 0 -1.00159 481 363.74)"/><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="24" transform="matrix(1 0 0 1.00159 456.301 50)">速度</text><path d="M0.999511 1.97843 0.999615 282.162-0.999405 282.162-0.999509 1.97843ZM-5.52773 9.47149 5.15868e-08-0.00463233 5.52774 9.47148C5.80588 9.9483 5.64483 10.5603 5.16801 10.8385 4.69119 11.1166 4.07917 10.9556 3.80103 10.4787L-0.863355 2.48265 0.863357 2.48265-3.80102 10.4787C-4.07916 10.9556-4.69118 11.1166-5.168 10.8385-5.64482 10.5603-5.80588 9.94831-5.52773 9.47149Z" transform="matrix(1 0 0 -1.00159 535 363.74)"/><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="24" transform="matrix(1 0 0 1.00159 510.674 411)">容量</text><path d="M0.99951-3.71716e-07 0.999614 280.183-0.999406 280.183-0.99951 3.71716e-07ZM5.52784 272.69 0.000104679 282.166-5.52764 272.69C-5.80578 272.213-5.64472 271.601-5.1679 271.323-4.69109 271.045-4.07907 271.206-3.80092 271.683L0.86346 279.679-0.863252 279.679 3.80113 271.683C4.07927 271.206 4.69129 271.045 5.16811 271.323 5.64492 271.601 5.80598 272.213 5.52784 272.69Z" transform="matrix(1 0 0 -1.00159 589 363.74)"/><text font-family="DengXian,DengXian_MSFontService,sans-serif" font-weight="400" font-size="24" transform="matrix(1 0 0 1.00159 565.047 50)">价格</text></g></svg>
   
2. 图中从上至下，价格越来越低，速度越来越慢，容量越来越大，CPU访问的频度也越来越低。

   存储系统层次结构主要体现在`Cache-主存层`和`主存-辅存层`。

3. 存储器层次结构的主要思想是上一层的存储器作为低一层的存储器的高速缓存。
   当CPU要从存储器中存取数据时，访问顺序为：Cache$\rightarrow$主存$\rightarrow$磁盘。

4. 从CPU角度看，Cache-主存层的速度接近于Cache，容量和价格却接近主存。从主存-辅存层分析，其速度接近于主存，容量和价位却接近与辅存。从而解决了速度、容量和成本之间的矛盾。

5. Cache-主存层主要解决`CPU和主存速度不匹配`的问题，主存和Cache之间的数据调动是由`硬件`自动完成的，对`所有程序员`是透明的。主存-辅存层主要解决存储系统的容量问题，主存和辅存之间的数据调动是由`硬件和操作系统`共同完成的，对`应用程序员`是透明的。

### 错题

1. 磁盘属于(  )类型的存储器

   A. 随机存储器(RAM)

   B. 只读存储器(ROM)

   C. 顺序存取存储器(SAM)

   D. 直接存取存储器(DAM)

2. 设机器字长为32位，一个容量为16MB的存储器，CPU按半字访问，其可寻址的单元数为(  )
   A. $2^{24}$

   B. $2^{23}$

   C. $2^{22}$

   D. $2^{21}$

## 主存储器

### SRAM芯片和DRAM芯片

1. 半导体存储器分为随机存储器(RAM)和只读存储器(ROM)。RAM又分为静态随机存储器(SRAM)和动态随机存储器(DRAM)。主存主要由DRAM实现，Cache主要由SRAM实现。

2. 把存放一个二进制位的物理器件称为`存储元`，它是存储器的最基本构件。地址码相同的多个存储元构成一个`存储单元`。若干个存储单元的集合构成`存储体`。

3. 为什么称为动态存储器：

   - DRAM电容上的电荷一般只能维持1~2ms，因此即使电源不断电，信息也会自动消失(刷新)；
   - 读操作会使存储元状态发生变化，需要读后再生(再生)。

4. 芯片刷新方式：

   - 集中刷新：在一个刷新周期内，利用一段固定的时间，依此对存储器的所有行进行逐一再生，在此期间停止对存储器的读写操作，称为`死时间/死区`。优点是读写操作时不受刷新工作的影响；缺点是在死区不能访问存储器。
   - 分散刷新：将一个存储器系统的工作周期分为两部分：前半部分用于正常的读写操作；后半部分用于刷新。优点是没有死区；缺点是加长了系统的存取周期。
   - 异步刷新：将刷新周期除以行数，得到相邻两行之间刷新的时间间隔t，每隔t产生依此刷新请求。优点是使死区时间分散，避免让CPU连续等待过长的时间。

   注意：

   - 刷新对CPU是透明的，即刷新不依赖于外部的访问；
   - 刷新的单位是`行`；
   - 刷新时不需要选片，整个存储器中所有芯片同时被刷新。

5. SRAM与DRAM的比较

   | 类型 | 存储元件 | 破坏性读出 |  刷新  | 送行列地址 | 运行速度 | 集成度 | 存储成本 | 主要用途 |
   | :--: | :------: | :--------: | :----: | :--------: | :------: | :----: | :------: | :------: |
   | SRAM |  触发器  |     非     | 不需要 |   同时送   |    块    |   低   |    高    |  Cache   |
   | DRAM |   电容   |     是     |  需要  |  分两次送  |    慢    |   高   |    低    |   主存   |

6. 存储器芯片的内部结构

   - 存储体(存储矩阵)：存储单元的集合，它由行选择线和列选择线来选择所访问的单元。
   - 地址译码器：将地址转换为译码输出线上的高电平，以便驱动相应的读写电路。译码方法又分为`单译码法`和`双译码法`。
     单译码法：只有一个行译码器。
     双译码法：地址译码器分为X和Y方向的两个译码器，分别选中行和列。
   - I/O控制电路：用以控制被选中的单元的读出或写入。
   - 片选控制信号：用于选中不同的芯片。
   - 读写控制信号：根据CPU给出的命令，控制被选中单元进行读或写。

### 只读存储器(ROM)

1. ROM和RAM都`支持随机访问`。
2. ROM的两个显著的优点：
   - 结构简单，位密度比可读/写存储器的高。
   - 具有`非易失性`，可靠性高。
3. ROM的类型
   - 掩模式只读存储器
     由半导体制造厂直接写入，写入后不可更改。优点是可靠性高，集成度高，价格便宜，缺点是灵活性差
   - 一次可编程只读存储器
     可以实现一次性编程的只读存储器。一旦写入，内容无法改变。
   - 可擦除可编程只读存储器
     可以由用户利用编程器写入信息，而且可以多次改写内容。缺点：编程次数有限，写入时间长。
   - Flash存储器
     在不加电的情况下长期保存信息；在线进行快速擦除与重写。
   - 固态硬盘
     基于闪存的固态硬盘使用固态电子存储芯片阵列制成的硬盘，由控制单元和存储单元组成。

### 主存储器的基本组成

1. 由一个个存储0或1的存储元件构成的`存储矩阵`是存储器的核心部件。

2. `编址单位`是指具有相同地址的存储元件构成的一个单位，可以按字节编址，也可以按字编址。

3. MDR的位数与数据线的位数相同，MAR的位数与地址线的位数相同。

4. 地址线的位数决定了主存地址空间的最大可寻址范围。

5. 执行过程中需要访问主存时：

   - CPU将被访问地址送至MAR

   - 地址线将地址送至地址寄存器

   - 地址译码器解析并选中相应单元

   - CPU发送读写信号(与一同时进行)

     若为写：将数据送至MDR，写入

     若为读：将选中单元的数据送至MDR

6. 引脚复用技术：

   DRAM容量大，引脚多，为了减少芯片的地址引脚数，行地址和列地址通过相同的引脚分先后两次输入。

7. 假设DRAM芯片的存储阵列行数为r，列数为c，则应当满足：
   - |r-c|尽可能小：减少引脚数量
   - r$\leqslant$c：减少刷新开销

### 多模块存储器

1. 多模块存储器是一种空间并行技术，利用多个结构完全相同的存储模块的并行工作来提高存储器的分类吞吐率。

2. 单体多字存储器

   - 在单体多字系统中，每个存储单元存储m个字，总线宽度也为m个字，一次并行度出m个字。在一个存取周期中，从同一地址取出m条指令，然后将指令逐条送至CPU执行。
   - 优点：提高了单体存储器的工作速度。
   - 缺点：只有指令和数据在主存中连续存放时，这种方法才能有效提高存取速度。

3. 多体并行存储器分为`高位交叉编址`和`低位交叉编址`。

4. 高位交叉编址：

   - 高位地址表示模块号，地位地址表示模块内地址。
   - 访问一个连续主存块时，总是先在一个模块内访问，等到该模块访问完才转到下一个模块访问，CPU总是按顺序访问存储模块，各模块不能被并行访问，因而不能提高存储器的吞吐率。
   - 模块内地址是连续的，存取方式仍然是串行存取，因此这种存储器仍是顺序存储器。

5. 低位交叉编址：

   - 低位地址为模块号，高位地址为模块内地址。

   - 每个模块按“模m”交叉编址，模块号=单元地址%m。

   - 交叉存储器可以采用轮流启动或同时启动两种方式。
     `轮流启动`：若每个模块一次读写的位数正好等于数据总线位数，模块的存取周期为T，总线周期为r，则存储器交叉模块$\geqslant \frac Tr$。此时连续存取m个字所需要的时间为T+(m-1)r。

     `同时启动`：若所有模块一次并行读写的总位数正好等于数据总线位数，则可以同时启动所有模块进行读写。

### 错题

1. 某计算机系统，其操作系统保存于硬盘上，其内存储器应该采用(  )
   A. RAM

   B. ROM

   C. RAM和ROM

   D. 均不完善

2. 下列(  )是动态半导体存储器的特点。

   I. 在工作中存储器内容会发生变化

   II. 每隔一定时间，需要根据原存内容重新写入一遍

   III. 一次完整的刷新过程需要占用两个存储周期

   IV. 一次完整的刷新过程只需要占用一个存储周期

   A. I、III

   B. II、III

   C. II、IV

   D. 只有III

3. 采用64K$\times $1位的DRAM芯片构成256K$\times$8位的存储器，若采用异步刷新方式，每单元刷新期间不超过2ms，则生成的刷新信号的时间间隔为(  )；若采用集中刷新方式，则存储器刷新一遍最少用(  )个读写周期。

   A. 7.8$\mu $s，256

   B. 1.9$\mu$s，256

   C. 7.8$\mu $s，128

   D. 1.9$\mu $s，256

4. 某机器采用四体低位交叉存储器，现分别执行下述操作：
   操作一：读取6个连续地址单位中存放的存储字，重复80次；

   操作二：读取8个连续地址单位中存放的存储字，重复60次，

   则操作一、操作二所花费的时间之比为(  )

   A. 1:1

   B. 2:1

   C. 4:3

   D. 3:4

5. 下列关于闪存的叙述中，错误的是(  )

   A. 信息可读可写，并且读写速度一样快

   B. 存储元由MOS管组成，是一种半导体存储器

   C. 掉电后信息不丢失，是一种非易失性存储器

   D. 采用随机访问方式，可替代计算机外部存储器

6. 某内存条包含8个8192$\times$8192$\times$8位的DRAM芯片，按字节编址，支持突发传送方式，对应存储器总线宽度为64位，每个DRAM芯片内有一个行缓冲区。下列关于该内存条的叙述中，不正确的是(  )

   A. 内存条的容量为512MB

   B. 采用多模块交叉编址方式

   C. 芯片的地址引脚位26位

   D. 芯片内行缓冲有8192$\times$8位
   
7. 假定一个存储器系统支持四体交叉存取，某程序执行过程中访问地址序列为3、9、17、2、51、37、13、4、8、41、67、10，那些地址访问可能会发生体冲突？

## 主存储器和CPU的连接

### 连接原理

1. 主存储器通过数据总线、地址总线和控制总线与CPU连接。
2. 数据总线的位数与工作频率的乘积正比于数据传输速率。
3. 地址总线的位数决定了可寻址的最大内存空间。
4. 控制总线指出总线周期的类型和本次输入/输出操作完成的时刻。

### 主存容量的扩展

1. 位扩展法：对字长进行扩展
   - 当CPU的系统数据线多于存储芯片的数据位数时，必须对存储芯片扩位，使其数据位数与CPU的数据线数相等。
   - 连接方式：各芯片的地址线、片选线和读写控制线与系统总线响应并联，各芯片的数据线单独引出，分别连接系统数据线。各芯片同时工作。
2. 字扩展法：对存储字的数量进行扩展
   - 系统数据线位数等于芯片数据线位数，系统地址线位数多于芯片地址线位数。
   - 连接方式：各芯片的地址线与系统地址线的低位对应相连；芯片的数据线和读写控制线与系统总线对应并联；由系统地址线的高位译码得到各芯片的片选信号。各芯片分时工作。
3. 字位同时扩展法：既增加存储字的数量，又增加存储字长。
   - 将进行位扩展的芯片作为一组，各组的连接方式与位扩展的相同；由系统地址线高位译码产生若干片选信号，分别接到各组芯片的片选信号。

### 存储芯片的地址分配和片选

1. 片选信号的产生分为`线选法`和`译码片选法`。
2. 线选法：
   - 用除片内寻址外的高位地址线直接连接至各个存储芯片的片选端，当某位地址线信息为“0”时，就选中与之对应的存储芯片。这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效。
   - 优点：不需要地址译码器，线路简单。
   - 缺点：地址空间不连续，选片的地址线必须分时为低电平，不能充分利用系统的存储器空间，造成地址资源的浪费。
3. 译码片选法：
   - 用除片内寻址外的高位地址线通过地址译码器产生片选信号。
   - 地址空间连续，能充分利用系统的存储空间。
   - 缺点：需要地址译码器，线路复杂。

### 存储器与CPU的连接

1. 通常选用ROM存放系统程序、标准子程序和各类常熟，RAM则是为用户编程而设置的。
2. 地址线的连接：
   - CPU地址线的低位与存储芯片的地址线相连，进行`字选`，这部分的译码由`芯片的片内逻辑`完成。
   - CPU地址线的高位用于`片选`，这部分的译码由`外接译码器`完整。
3. 数据线的连接：如果芯片的数据线数与CPU的数据线数相等，可以直接连接，如果不等，需要对芯片进行位扩展
4. 读写命令线的连接：若为单线(读写命令线合并为一根)，则直接连接，若为分开，则分开连接。

### 错题

1. 地址总线$A_0$(高位)~$A_{15}$(低位)，用4K$\times$4位的存储芯片组成16KB存储器，则产生片选信号的译码器的输入地址线应该是(  )
   A. $A_2A_3$

   B. $A_0A_1$

   C. $A_{12}A_{13}$

   D. $A_{14}A_{15}$

2. 若片选地址为111时，选定某一32K$\times$16位的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为(  )
   A. 00000H，01000H

   B. 38000H，3FFFH

   C. 3800H, 3FFFH

   D. 0000H，0100H

3. 假定用若干2K$\times$4位的芯片组成一个8K$\times$8位的存储器，则地址0B1FH所在芯片的最小地址为(  )

   A. 0000H

   B. 0600H

   C. 0700H

   D. 0800H

4. 某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M$\times$8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是(  )位

   A. 22

   B. 23

   C. 25

   D. 26

## 外部存储器

### 磁盘存储器

1. 磁盘存储器是以磁盘为存储介质的存储器。

2. 磁盘存储器的优点：

   - 存储容量大，位价格低；
   - 记录介质可重复使用；
   - 记录信息可长期保存而不丢失，甚至可脱机存档；
   - 非破坏性读出，读出时不需要再生。

3. 磁盘存储器的缺点：

   - 存取速度慢；
   - 机械结构复杂；
   - 对工作环境要求高。

4. 磁盘设备的组成：由`磁盘驱动器`、`磁盘控制器`和`盘片`组成。

   - 磁盘驱动器：驱动磁盘转动并在盘面上通过磁头进行读写操作的设置；
   - 磁盘控制器：磁盘驱动器与主机的接口，负责接收并解释CPU发来的命令，像磁盘驱动器发出各种控制信号，并负责检测磁盘驱动器的状态。

5. 存储区域：一个`磁盘`含有若干记录面，每个`记录面`划分为若干圆形的磁道，而每条`磁道`又划分为若干扇区，`扇区`(也称块)是磁盘读写的最小单位，即磁盘按块读取。

   - 磁头数：一个记录面对应一个磁头，磁头用于读写盘片上的信息。
   - 柱面数：表示磁盘每面盘片上有多少条磁道。
   - 扇区数：表示每条磁道上有多少个扇区。

6. 由于扇区按固定圆心角度划分，因此位密度从外道向里道增加，磁盘的存储能力受限于最内道的最大记录密度。

7. 磁盘高速缓存：在内存中开辟一部份区域，用于缓冲将被送到磁盘上的数据。优点：可以避免频繁的用小块数据写盘；有些中间结果数据在写回磁盘之前可被快速地再次使用。

8. 磁盘的性能指标：

   - `记录密度`：指盘片单位面积上记录的二进制信息量，通常以道密度、位密度和面密度表示。
     `道密度`：延磁盘半径方向单位长度上的磁道数；
     `位密度`：磁道单位长度上能记录的二进制代码位数；
     `面密度`：位密度与道密度的乘积。

   - 磁盘的容量：磁盘容量有非格式化容量和格式化容量之分。
     `非格式化容量`：磁记录表面可利用的磁化单元总数。非格式化容量=记录面数$\times$柱面数$\times$每条磁道的磁化单元数。

     `格式化容量`：按照某种特定的记录格式所能存储信息的总量。格式化容量=记录面数$\times$柱面数$\times$每道扇区数$\times$每个扇区的容量。
     格式化后的容量比非格式化容量要小。

   - 存取时间：由`寻道时间`(磁头移动到目的磁道的时间)、`旋转延迟时间`(磁头定位到要读写扇区的时间)和`传输时间`(传输数据所花费的时间)三部分组成。

   - 数据传输速率：磁盘存储器在单位时间内向主机传送数据的字节数。假设磁盘转速为r转每秒，每条磁道容量为N字节，则数据传输速率为：$D_L=rN$。

9. 磁盘地址：主机向磁盘控制器发送寻址信息，磁盘的地址一般为：柱面号+盘面号+扇区号

10. 磁盘的工作过程：磁盘的主要操作是`寻址`、`读盘`、`写盘`。每个操作对应一个控制字，磁盘工作时，第一步是取控制字，第二步是执行控制字。因为磁盘属于机械式部件，操作是`串行`的，不可能在同一时刻既读又写，也不可能在同一时刻读两组数据或写两组数据。

11. RAID(独立冗余磁盘阵列)是指将多个独立的物理磁盘组成一个独立的逻辑盘，数据在多个物理盘上分割交叉存储、并行访问，具有更好的存储性能、可靠性和安全性。

    - RAID0：无冗余和无校验的磁盘阵列
    - RAID1：镜像磁盘阵列
    - RAID2：采用纠错的海明码的磁盘阵列
    - RAID3：位交叉奇偶检验的磁盘阵列
    - RAID4：块交叉奇偶校验的磁盘阵列
    - RAID5：无独立校验的奇偶校验磁盘阵列

### 固态硬盘(SSD)

1. 固态硬盘是一种基于`闪存技术`的存储器。
2. 一个SSD由一个或多个`闪存芯片`和`闪存翻译层`组成。
   - 闪存芯片替代传统旋转磁盘中的机械驱动器
   - 闪存翻译层替代了磁盘控制器，将来自CPU的逻辑块读写请求翻译成对底层物理设备的读写控制信号
3. 一个闪存由B块组成，每块由P页组成。数据是以`页`为单位读写的。只有在一页所属的块整个被擦除后，才能写这一页。一旦一个块被擦除，块中的每个页都可以直接再写一次。某个块进行若干次重复写之后，就会被磨损坏，不能再使用。
4. SSD的优点：随机访问时间比机械硬盘要快；没有机械噪声和振动，能耗低，抗震性好，安全性高。
5. SSD磨损均衡技术大致分为两种：
   - `动态磨损均衡`：写入数据时，自动选择较新的闪存块。
   - `静态磨损均衡`：即使没有数据写入，SSD会检测并自动进行数据分配，让老的闪存块无需承担数据的存储任务，同时让新的闪存块腾出空间，读写操作在较新的闪存块中进行。

## 高速缓冲存储器

### 程序访问的局部性原理

1. Cache由SRAM组成，通常直接集成在CPU中。
2. 程序访问的局部性原理包括`时间局部性`和`空间局部性`。
   - 时间局部性：最近的未来要用到的信息，很可能是现在正在使用的信息。
   - 空间局部性：最近的未来要用到的信息，很可能与现在正在使用的信息在存储空间上是邻近的。

### Cache的基本工作原理

1. 为了便于Cache与主存交换信息，Cache和主存都被划分为大小相等的块，Cache块也被称为Cache行，每块都有若干字节组成，块的长度称为块长。
2. CPU与Cache之间的数据交换以字为单位，而Cache与主存之间的数据交换则以Cache块为单位。
3. CPU欲访问的信息已在Cache中的比率称为Cache的`命中率`。

### Cache和主存的映射方式

1. 在Cache中要为每块加一个`标记位`，指明它是主存中哪一块的副本。

2. 为了说明Cahce行中的信息是否有效，每个Cache行需要一个`有效位`。

3. 地址映射的方法主要有三种：直接映射、全相联映射、组相联映射。

4. 直接映射：

   - 主存中的每一块只能装入Cache中的唯一位置。若这个位置已有内容，则产生`块冲突`，原来的块将无条件地被替换出去。

   - 特点：块冲突概率最高，空间利用率最低。

   - 关系：Cache行号=主存块号 mod Cache 总行数

   - 给每个Cache行设置一个长为t=m-c的标记，当主存某块调入Cache后，就将其块号的高t位设置在对应Cache行的标记中。

   - 地址结构：tag+Cache行号+块内地址

     
     
   - 比较器数量：只有一个。
   
5. 全相联映射：

   - 主存中的每一块可以装入Cache中的任何位置。每行的标记用于指出该行来自主存的哪一块，因此CPU访存时需要与所有Cache行的标记进行比较。

   - 优点：Cache块的冲突概率低，只要有空闲行，就不会发生冲突；空间利用率高；命中率高。

   - 缺点：标记的比较速度较慢；实现成本较高，通常需要采用按内容寻址的相关联存储器。

   - 地址结构：tag+块内地址

   - 比较器数量：每个Cache行设置一个比较器。
   
   - CPU访存过程为：
     首先将主存地址的高位标记与Cache各行的标记进行比较，若有一个相等且对应有效位为1，则命中，此时根据块内地址从该Cache行中取出信息；若都不相等，则不命中，此时CPU从主存中读出该地址所在的一块信息送到Cache的任意一个空闲行，将有效位标记为1，并设置标记，同时将地址中的内容送至CPU。
   
6. 组相联映射：

   - 将Cache分为Q个大小相等的组，每个主存块可以装入固定组中的任意一行，即组间采用直接映射，而组内采用全相联映射。

   - 假设每组有r个Cache行，则称为r路组相连。

   - 关系：Cache组号=主存块号 mod Cache组数

   - 地址结构：tag+Cache组号+块内地址

   - 比较器数量：r路组相联映射需要r个比较器。
   
   - CPU访存过程为：
     首先根据访存地址中间的组号找到对应的Cache组，将对应Cache组中每个行的标记与主存地址的高位标记进行比较；若有一个相等且对应有效位为1，则访问Cache命中，此时根据主存地址中的块内地址，在对应Cache行中存取信息；若都不相等，则不命中，此时CPU从主存中读出该地址所在的一块信息送到对应Cache组的任意一个空闲行中，将有效位标记为1，同时将该地址中的内容送至CPU。
   
7. 映射方式总结：

   - 三种映射方式中，直接映射的每个主存块只能映射到Cache中的某一固定行；全相联映射可以映射到所有的Cache行；N路相联映射可以映射到N行。
   - 当Cache大小、主存大小一定时：直接映射的命中率最低，全相联映射的命中率最高；直接映射的判断开销最小、所需时间最短，全相联映射的判断开销最大、所需时间最长；直接映射标记所占的额外空间开销最少，全相联映射标记所占的额外空间开销最大。

### Cache中主存块的替换算法

1. 采用直接映射时，一个给定的主存块只能放到唯一的固定Cache行中，所以在对应Cache行已有一个主存块的情况下，新的主存块直接替换掉原有主存块。
2. 若采用全相联映射或组相联映射时，如果Cache或Cache组被占满，就需要使用替换算法。
3. 常用的替换算法有随机算法(RAND)、先进先出算法(FIFO)、近期最少使用算法(LRU)和最不经常使用算法(LFU)。
4. 随机算法：
   - 随机地确定替换的Cache行。
   - 优点：实现比较简单。
   - 缺点：未依据程序访问的局部性原理，命中率可能较低。
5. 先进先出算法：
   - 选择最早调入的Cache行进行替换。
   - 优点：实现比较简单。
   - 缺点：未依据程序访问的局部性原理，命中率可能较低。
6. 近期最少使用算法：
   - 选择近期内长久未访问过的Cache行进行替换。
   - 优点：依据程序的局部性原理，平均命中率较高。
   - 原理：每行设置一个计数器(也称LRU替换位)，用计数值来记录主存块的使用情况，并根据计数值选择淘汰某个块。
   - 计数器的变化规则：命中时，所命中行的计数器清零，比其低的计数器加一，其余不变；未命中且还有空行时，新装入的行计数器置为0，其余全加一；未命中且无空闲行时，计数器值最大的行对应的信息块被替换，新装入的行的计数器值置为0，其余加一。
7. 最不经常使用算法：
   - 将一段时间内被访问次数最少的Cache行换出。
   - 原理：每行设置一个计数器，新行装入后从0开始计数，每访问一次，被访问的行计数器加一，需要替换时比较各特定行的计数值，将计数值最小的行换出。

### Cache的一致性问题

1. 全写法：
   - 当CPU对Cache写命中时，必须将数据同时写入Cache和主存。
   - 优点：实现简单，能随时保持主存数据的正确性。
   - 缺点：增加了访存次数，降低了Cache的效率。
   - 为了减少全写法直接写入主存的时间消耗，在Cache和主存之间加一个`写缓冲`。CPU同时写数据道Cache和写缓冲中，写缓冲再将内容写入主存中。如果出现频繁写的情况，会使写缓冲饱和溢出。
2. 回写法：
   - 当CPU对Cache写命中时，只需要将数据写入Cache中，而不立即写入主存，只有当此块被替换出时才写入主存。
   - 优点：减少了访存次数。
   - 缺点：存在数据不一致的隐患。
   - 为了减少写回主存的次数，给每个Cache行设置一个`脏位`。若脏位为1，则说明Cache块被修改，替换时需要写入主存；否则不需要写入主存。
3. 写分配法：
   - 当CPU对Cache写未命中时，更新主存单元，然后将主存块调入Cache。
4. 非写分配法：
   - 当CPU对Cache写未命中时，只需要更新主存单元，而不需要将主存块调入Cache。
5. 非写分配法通常搭配全写法使用，写分配法通常搭配回写法使用。
6. 分离的Cache结构：
   - 执行部件存取数据时，指令预取部件要从同一Cache读指令，可能引发冲突。
   - 分离的指令和数据Cache可以充分利用指令和数据的不同局部性来优化性能。
7. 现代计算机的Cache通常设立多级Cache，离CPU越远，访问速度越慢，容量越大。

### 错题

1. 下列关于Cache的描述中，比较合理的是(  )

   I. 指令Cache通常比数据Cache具有更好的空间局部性。

   II. 由于空间局部性，适当增加Cache块大小通常会提高命中率。

   III. 回写法的写主存操作次数少于全写法。

   A. III

   B. I和II

   C. II和III

   D. I和II和III

2. 在某存储系统中，主存容量是Cache容量的4096倍，Cache被分为64个块，当主存地址和Cache地址采用直接映像方式时，地址映射表的大小应为(  )

   A. 6$\times$4096bit

   B. 64$\times$12bit

   C. 64$\times$4096bit

   D. 64$\times$13bit

3. 有效容量为128KB的Cache，每块16B，采用8路组相联。字节地址为1234567H的单元调入该Cache，则其Tag应为(  )

   A. 1234H

   B. 2468H

   C. 048DH

   D. 12345H

4. 对于由高速缓存、主存、硬盘构成的三级存储体系，CPU直接根据(  )进行访问。

   A. 高速缓存地址

   B. 虚拟地址

   C. 主存物理地址

   D. 磁盘地址

5. 设有8页的逻辑空间，每页有1024B，它们被映射到32块的物理存储区中，则按字节编址逻辑地址的有效位是(  )，物理地址至少是(  )位。

   A. 10，12

   B. 10，15

   C. 13，15

   D. 13，12

6. 某计算机的Cache有16行，块大小位16B，其映射方式可配置为直接映射或2-路组相联映射，主存按字节编址，主存单元从0开始编号。若以此访问下列主存单元，则不论采取上述哪种映射方式都可能引起Cache冲突的是(  )

   A. 25号和102号单元

   B. 48号和308号单元

   C. 60号和160号单元

   D. 46号和236号单元

7. 假设主存地址位数为32位，按字节编址，主存和Cache之间采用全相联映射方式，主存块大小位1个字，每字32位，采用回写法(wirte back)方式和随机替换策略，则能存放32K字数据的Cache的总容量至少应有(  )位。

   A. 1536K

   B. 1568K

   C. 2016K

   D. 2048K

8. 假定CPU通过存储器总线读取数据的过程为：发送地址和读命令需要1个时钟周期，存储器准备一个数据需要8个时钟周期。若主存和Cache之间交换的主存块大小为64B，存取宽度和总线宽度都为8B，则Cache的一次缺失损失至少为(  )个时钟周期。

   A. 64

   B. 72

   C. 80

   D. 160

9. 下列关于Cache大小、主存块大小和Cache缺失率之间关系的叙述中，错误的是(  )

   A. 主存块大小和Cache容量无直接关系

   B. Cache容量越大，Cache缺失率越低

   C. 主存块大小通常为几十到上百字节

   D. 主存块越大，Cache缺失率越低

10. 某计算机的Cache共有16块，采用二路组相联映射方式。每个主存块大小位32B，按字节编址，主存块129号单元所在主存块应装入的Cache组号为(  )

    A. 0

    B. 2

    C. 4

    D. 6

11. 假设某计算机按字编址，Cache有4行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用二路组相联映射方式和LRU替换策略，则访问的主存地址依此为0，4，8，2，0，6，8，6，4，8时，命中Cache的次数是(  )

    A. 1

    B. 2

    C. 3

    D. 4
    
12. 有如下的C语言程序段：

    ```c++
    for(k = 0; k < 1000; k++)
        a[k] = a[k] + 32;
    ```

    若数组a和变量k均为int型，int型数据占4B，数据Cache采用直接映射方式，数据区大小为1KB、块大小为16B，该程序段执行前Cache为空，则该程序段执行过程中访问数组a的Cache缺失率约为(  )

    A. 1.25%

    B. 2.5%

    C. 12.5%

    D. 25%

13. 某C语言程序段如下：

    ```c++
    for (int i = 0; i <= 9; i++) {
        int temp = 1;
        for (int j = 0; j <= i; j++) {
            temp *= a[j];
        }
        sum += temp;
    }
    ```

    下列关于数组a的访问局部性的描述中，正确的是(  )

    A. 时间局部性和空间局部性都有

    B. 无时间局部性，有空间局部性

    C. 有时间局部性，无空间局部性

    D. 时间局部性和空间局部性皆无

## 虚拟存储器

### 虚拟存储器的基本概念

1. 虚拟存储器将主存或辅存的地址空间统一编址，形成一个庞大的地址空间。

2. 用户编程允许涉及的地址称为`虚地址`或`逻辑地址`，实际的主存单元地址称为`实地址`或`物理地址`。

   - 虚地址对应的存储空间称为`虚拟空间`或`程序空间`。

   - 实地址对应的存储空间称为`主存地址空间`或`实地址空间`。

3. CPU使用虚地址时，先判断虚地址对应的内容是否已装入主存。

   - 若已在主存中，则通过地址变换，CPU可直接访问主存指示的实际单元。
   - 若不在主存中，则把包含这个字的一页或一段调入主存后再由CPU访问。
   - 若主存已满，则采用`替换算法`置换主存中的交换块。

4. 虚拟存储器将经常访问的数据副本存放到主存中，但是未命中的代价很大，因此为了`提高命中率`，虚拟存储机制采用`全相联映射`。此外，当进行写操作时，不能每次写操作都写回磁盘，因此采用`回写法`。

### 页式虚拟存储器

1. 页式虚拟存储器以页为基本单位。主存空间和虚拟地址空间都被划分为相同大小的页，主存空间中的页称为`物理页`、`实页`、`页框`；虚拟地址空间中的页称为`虚拟页`、`虚页`。

2. 页表记录了程序的虚页调入主存时被安排在主存中的位置。

3. 页表项一般组成如下：有效位+脏位+引用位+物理页或磁盘地址

   
   - `有效位/装入位`：用来表示对应的页面是否在主存中。若为1，则表示该虚拟页已从外存调入主存，此时页表项存放该项的物理页号；若为0，则表示没有调入主存，此时页表项可以存放该页的磁盘地址。
   - `脏位/修改位`：用来表示页面是否被修改过，虚存机制中采用回写策略，利用脏位判断替换时是否需要写回磁盘。
   - `引用位/使用位`：用来配合替换策略进行设置，例如FIFO或LRU。
   
4. 页式虚拟存储器的特点：

   - 优点：页面的长度固定，页表简单，调入方便。
   - 缺点：因为程序不一定正好是页面的整数倍，最后一页无法完全利用，并且页不是逻辑上独立的实体，所以处理、保护和共享都不方便。

5. 虚拟地址分为两个字段：高位为`虚页号`，低位为`页内偏移地址`。物理地址分为两个字段，高位为`物理页号`，低位为`页内偏移地址`。
   虚页号到物理页号的转换是通过页表实现的。

6. 每个进程都有一个`页表基址寄存器`，存放在该进程的页表首地址
   
7. 快表(TLB)：

   - 依据程序访问的局部性原理，在一段时间内总是经常访问某些页时，若把这些页对应的页表项存放在高速缓冲器组成的快表中，则可以明显提高效率。相应的把放在主存中的页表称为`慢表`。
   - 快表用SRAM实现，通常采用全相联或组相联映射方式。TLB表项由页表表项和TLB标记组成。全相联映射下，TLB标记就是对应页表项的虚拟页号；组相联映射下，TLB标记则是对应虚拟页号的高位部分，而虚拟页号的低位部分作为TLB组的组号。

8. 具有TLB和Cache的多级存储系统
   
   查找时，快表和慢表可以同步进行，若快表中有此虚页号，则使慢表的查找作废。
   
9. TLB、Cache和Page缺失组合的分析
   CPU一次访存操作可能涉及TLB、页表、Cache、主存和磁盘的访问。
   CPU访存过程中存在三种缺失情况：

   - TLB缺失：要访问的页面的页表项不在TLB中
   - Cache缺失：要访问的主存块不在Cache中
   - Page缺失：要访问的页面不在主存中

   | TLB  | Page | Cache |   访存次数   |                           说明                           |
   | :--: | :--: | :---: | :----------: | :------------------------------------------------------: |
   | 命中 | 命中 | 命中  |      0       | TLB命中则Page一定命中<br />信息在主存中，就可能在Cache中 |
   | 命中 | 命中 | 缺失  |      1       | TLB命中则Page一定命中<br />信息在主存中，可能不在Cache中 |
   | 缺失 | 命中 | 命中  |      1       | TLB缺失但Page可能命中<br />信息在主存中，就可能在Cache中 |
   | 缺失 | 命中 | 缺失  |      2       | TLB缺失但Page可能命中<br />信息在主存中，可能不在Cache中 |
   | 缺失 | 缺失 | 缺失  | $\geqslant2$ | TLB缺失且Page缺失<br />信息不在主存中，也一定不在Cache中 |

   - Cache缺失处理由硬件完成
   - 缺页处理由软件完成，操作系统通过“缺页异常处理程序”来实现
   - TLB缺失既可以用硬件，又可以用软件来处理

### 段式虚拟存储器

1. 段式虚拟存储器中的段是按程序的逻辑结果划分的，每个段的长度因程序而异。
2. 虚拟地址分为两部分：段号和段内地址。
3. 段表是程序的逻辑段和主存中存放位置的对照表。
   段表的每行记录与某个段对应的`段号`、`装入位`、`段起点`和`段长`等信息。
4. CPU根据虚拟地址访存时，首先根据段表基地址与段号拼接成对应的段表项，然后根据该段表项的装入位判断该段是否已经调入主存。已调入主存时，从段表中读出该段在主存中的起始地址，与段内地址相加，得到对应的主存实地址。
5. 分段对程序员来说是不透明度，而分页对程序员来说是透明的。
6. 段式虚拟存储器的特点：
   - 优点：段的分界与程序的自然分界相对应，因而具有逻辑独立性，使得它更易于编译、管理、修改和保护，也便于多道程序的共享。
   - 缺点：因为段长度可变，分配空间不变，容易在段间留下碎片，不好利用，造成浪费。

### 段页式虚拟存储器

1. 在段页式虚拟存储器中，把程序按逻辑结构分段，每段再分为固定大小的页，主存空间也划分为大小相等的页，程序对主存的调入、调出仍以`页`为基本交换单位。
2. 每个程序对应一个段表，每段对应一个页表，段的长度必须是页长的整数倍，段的起点必须是某一页的起点。
3. 虚地址分为`段号`、`段内页号`和`页内地址`三部分。
4. 段页式虚拟存储器的特点：
   - 优点：兼具页式和段式虚拟存储器的优点，可以按段实现共享和保护。
   - 缺点：地址变换过程中需要两次查表，系统开销较大。

### 虚拟存储器和Cache的比较

1. 相同之处
   - 最终目标都是提高系统性能
   - 都把数据划分为小信息块，并作为基本的交换单位
   - 都有地址映射、替换算法和更新策略等问题
   - 都依据局部性原理应用“快速缓存”的思想
2. 不同之处
   - Cache主要解决系统速度，而虚拟存储器主要解决主存容量。
   - Cache全由硬件实现，是硬件存储器，对所有程序员透明；而虚拟存储器由OS和硬件共同实现，对系统程序员不透明，对应用程序员透明。
   - 虚拟存储器系统不命中时对系统性能的影响更大。
   - 在Cache不命中时主存能和CPU直接通信，同时将数据调入Cache；而虚拟存储器系统不命中时，只能先由硬盘调入主存，而不能直接和CPU通信。

### 错题

1. 虚拟存储管理系统的基础是程序访问的局部性原理，此理论的基本含义是(  )

   A. 在程序的执行过程中，程序对主存的访问是不均匀的

   B. 空间局部性

   C. 时间局部性

   D. 代码的顺序执行

2. 下列关于Cache与虚拟存储器的说法中，错误的是(  )

   I. 一次访存时，页表不命中，则Cache一定也不命中

   II. Cache不命中的损失要大于页表不命中的损失

   III. Cache和TLB缺失后的处理都由硬件完成

   IV. 虚拟存储器的实际容量可以大于主存和辅存的容量之和

   A. I和II

   B. II和III

   C. I、III和IV

   D. II、III和IV

3. 下列关于虚拟存储机制的页表的叙述中，错误的是(  )

   A. 系统中的每个进程都有一个页表

   B. 页表中每个表项都与一个虚页对应

   C. 每个页表项中都包含装入位

   D. 所有进程都可以访问页表

4. 假定主存地址为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用回写法，则能存放4K字数据的Cache的总容量的位数至少为(  )

   A. 146K

   B. 147K

   C. 148K

   D. 158K

## 本章小结

### 影响Cache性能的因素有哪些？

决定Cache系统访存效率重要因素是命中率，命中率与很多因素有关：

- 映射方式：全相联映射方式的命中率最高，直接映射方式的命中率最低
- Cache容量：Cache容量越大，命中率就越高
- 主存块(或Cache行)的大小

此外，系统是采用单级还是采用多级Cache，数据Cahce和指令Cahce是分离还是合在一起，主存-总线-Cache-CPU之间采用什么架构等，都会影响Cache的总体性能。

### Cache行的大小和命中率之间有什么关系？

Cache行的长度较大时，能充分利用程序访问的空间局部性，是一个较大的局部空间被一起调入Cache中，从而可以增加命中机会。但是，行长不能太大：

- 若行长太大，未命中时，需要花费更多时间从主存读块
- 行长太大，Cache项数变少，因而命中的可能性变小

Cache行的长度较小时，命中率会很低，但好处是存取块的代价很小。

### Cache总容量与映射关系有何种关系？

Cache总容量=[每个Cache行标记项的容量+Cache行长]$\times $Cache总行数

其中，有效位和标记位是Cache必需的；脏位只在Cache采用回写法时才需要设置；LRU替换位只在Cache采用LRU替换算法时才需要设置。
