files = [
	"analogue2.vhdl", "analogue2.ucf", "clock_divider.vhdl", "shift_in.vhdl",
	"shift_out.vhdl", "adc.vhdl"
]

