<!doctype html>
<html class="no-js" lang="es">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-13"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-13');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üë∏üèø ü§òüèΩ ü§æüèø PCI Express en los FPGA Intel de la serie V: funciones b√°sicas de interfaz y caracter√≠sticas principales del hardware üë©‚Äç‚ù§Ô∏è‚Äçüë® üëú ü§≥üèæ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Introducci√≥n
 La interfaz PCI Express o PCIe, familiar para muchos, ya estaba disponible para los desarrolladores de sistemas FPGA cuando reci√©n comen...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://geek-week.github.io/index.html"></a>
    <div class="page-header-text">Get best of the week</div>
  </header>
  <section class="page js-page"><h1>PCI Express en los FPGA Intel de la serie V: funciones b√°sicas de interfaz y caracter√≠sticas principales del hardware</h1><div class="post__body post__body_full">
      <div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/496702/"><h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Introducci√≥n</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La interfaz PCI Express o PCIe, familiar para muchos, ya estaba disponible para los desarrolladores de sistemas FPGA cuando reci√©n comenzaba a extenderse en la tecnolog√≠a digital. En este momento, hab√≠a una soluci√≥n en la que el n√∫cleo del software estaba conectado a un microcircuito externo de nivel f√≠sico [ </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">5</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> ]. Esto hizo posible crear una l√≠nea PCIe de un solo carril a una velocidad de 2.5 gigaciones por segundo. Adem√°s, gracias al desarrollo de tecnolog√≠as, la capa f√≠sica de la interfaz migr√≥ a los bloques de hardware PCIe dentro de los propios FPGA; el n√∫mero de canales posibles aument√≥ a 8, y en varios microcircuitos nuevos, a 16; Siguiendo los est√°ndares modernos, las posibles tasas de transferencia de datos han crecido.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Al mismo tiempo, a√∫n es dif√≠cil encontrar materiales auxiliares para trabajar con los n√∫cleos de hardware de los FPGA modernos en fuentes en ruso; no hay mucha informaci√≥n disponible en la interfaz PCIe. La gu√≠a de n√∫cleos PCI Express de hardware implica que el desarrollador ya se ha familiarizado con el est√°ndar y comprende los conceptos b√°sicos de la transferencia de datos entre el dispositivo y una computadora personal (PC). Sin embargo, la abundancia de informaci√≥n en el est√°ndar PCIe en s√≠ no comprende de inmediato qu√© pasos se deben tomar para transferir con √©xito los datos del dispositivo a la memoria de la PC o viceversa. Para obtener una imagen m√°s completa, una parte considerable de la informaci√≥n debe recopilarse poco a poco de varias fuentes. Para los desarrolladores de sistemas Intel FPGA, la dificultad tambi√©n esque la mayor√≠a de los materiales y art√≠culos disponibles describen el trabajo con n√∫cleos de hardware Xilinx FPGA.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En este art√≠culo, el autor intentar√° hablar sobre lo que el dise√±ador del sistema FPGA necesita saber para trabajar con la interfaz PCI Express; </font><font style="vertical-align: inherit;">considerar√° las caracter√≠sticas de trabajar con n√∫cleos de hardware PCI Express FPGA de la serie V de Intel en la versi√≥n Avalon-ST.</font></font><br>
<a name="habracut"></a><br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Niveles PCIe y tipos de paquetes</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A pesar de que PCI Express a menudo se denomina bus, de hecho, esta interfaz es una red de dispositivos conectados por grupos de canales d√∫plex en serie. La propia red PCI Express consta de varios nodos principales: la ra√≠z (ra√≠z), el punto final (punto final) y el enrutador (conmutador) (Figura 1). Para transferir datos solo entre dos dispositivos, es suficiente tener una ra√≠z y un punto final. En el caso de las PC modernas, la ra√≠z de la red se encuentra en un sustrato junto con los n√∫cleos del procesador central. Independientemente de d√≥nde se encuentre la ra√≠z PCIe, est√° asociada con la memoria del sistema. </font></font><br>
<br>
<img src="https://habrastorage.org/webt/_c/hp/8v/_chp8va2uvyrgrc_pt0irj-wnrk.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 1 - Red PCIe</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El protocolo de transferencia de datos PCIe se divide en tres capas: la capa de transacci√≥n, la capa de enlace de datos y la capa f√≠sica. </font><font style="vertical-align: inherit;">Los datos de la interfaz se transmiten en forma de paquetes. </font><font style="vertical-align: inherit;">En la </font></font><br>
<br>
<img src="https://habrastorage.org/webt/pe/eg/sa/peegsa43-ji_l00myvwxe8kt6tg.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 2</font></font></i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> se muestra una vista generalizada de los paquetes. </font><i><font style="vertical-align: inherit;">Figura 2: Una vista generalizada de los paquetes PCIe</font></i></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
A nivel de transacci√≥n, cualquier paquete (TLP) consta de al menos un encabezado. </font><font style="vertical-align: inherit;">Dependiendo del tipo de paquete, el encabezado puede ir seguido de datos, el contenido √∫til del paquete. </font><font style="vertical-align: inherit;">Tambi√©n se puede agregar una suma de verificaci√≥n adicional al final del paquete. </font><font style="vertical-align: inherit;">Existen los siguientes tipos principales de paquetes a nivel de transacci√≥n (tabla 1): </font></font><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tabla 1 - Tipos de paquetes a nivel de transacci√≥n</font></font></i><br>
<div class="scrollable-table"><table>
<tbody><tr>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">No. p.</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Vista del paquete</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Nombre del tipo de paquete seg√∫n la especificaci√≥n</font></font></th>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">1</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Solicitud de lectura de memoria </font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Solicitud de lectura de memoria</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Solicitud de escritura de memoria</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Solicitud de escritura de memoria</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">3</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Solicitud de lectura de espacio de E / S</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Solicitud de lectura de E / S</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">4 4</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Solicitud de escritura de espacio de E / S</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Solicitud de escritura de E / S</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">5 5</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Leer solicitud de configuraci√≥n</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Solicitud de lectura de configuraci√≥n</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">6 6</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Escribir solicitud de configuraci√≥n</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Solicitud de escritura de configuraci√≥n</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">7 7</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Respuesta de lectura</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Terminaci√≥n</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">8</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Mensaje</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Mensaje</font></font></td>
</tr>
</tbody></table></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En la capa de enlace, se agrega un n√∫mero de secuencia de paquete y una suma de comprobaci√≥n de enlace a cada paquete de nivel de transacci√≥n. </font><font style="vertical-align: inherit;">La capa de enlace de datos tambi√©n forma sus propios tipos de paquetes (DLLP), que incluyen (tabla 2): </font></font><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tabla 2 - Tipos de paquetes de enlace de datos</font></font></i><br>
<div class="scrollable-table"><table>
<tbody><tr>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">No. p.</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Vista del paquete</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Nombre del tipo de paquete seg√∫n la especificaci√≥n</font></font></th>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">1</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Confirmaci√≥n de paquete de nivel de transacci√≥n</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">TLP Ack</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Rechazo de paquete de nivel de transacci√≥n</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">TLP Nack</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">3</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Administraci√≥n de energ√≠a</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Administraci√≥n de energ√≠a</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">4 4</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Control de flujo de datos.</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Control de flujo</font></font></td>
</tr>
</tbody></table></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Finalmente, la capa f√≠sica complementa los paquetes con s√≠mbolos del principio y el final de los paquetes, que se toman prestados del est√°ndar IEEE 802.3. </font><font style="vertical-align: inherit;">Para los paquetes a nivel de transacci√≥n, se utilizan los s√≠mbolos K27.7 y K29.7, respectivamente; </font><font style="vertical-align: inherit;">para paquetes de enlace de datos, s√≠mbolos K28.2 y K29.7. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Cuando se trabaja con n√∫cleos de hardware FPGA, el desarrollador necesita formar solo paquetes de nivel de transacci√≥n; </font><font style="vertical-align: inherit;">los paquetes de canal y capa f√≠sica est√°n formados por bloques de kernel.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Enrutamiento de paquetes a nivel de transacci√≥n</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En total, los diferentes tipos de paquetes pueden llegar de remitente a receptor de tres maneras:</font></font><br>
<br>
<ul>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">enrutamiento a la direcci√≥n; </font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Enrutamiento de ID</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Enrutamiento indirecto.</font></font></li>
</ul><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La relaci√≥n entre el m√©todo de enrutamiento y el tipo de paquete de nivel de transacci√≥n se presenta en la Tabla 3. </font></font><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tabla 3 - Correspondencia del m√©todo de enrutamiento y tipo de paquete</font></font></i><br>
<div class="scrollable-table"><table>
<tbody><tr>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">‚Ññp</font></font></th>
<th> </th>
<th> </th>
</tr>
<tr>
<td>1</td>
<td>  </td>
<td>       . <br>
    I/O     I/O<br>
</td>
</tr>
<tr>
<td>2</td>
<td>  </td>
<td>     . <br>
    ID.<br>
  <br>
</td>
</tr>
<tr>
<td>3</td>
<td> </td>
<td>    ID</td>
</tr>
</tbody></table></div><br>
<h2>   .        </h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Cada punto final tiene su propio espacio de configuraci√≥n, donde se encuentran varias instrucciones y registros de estado. Entre ellos se encuentran el Registro de direcci√≥n base o BAR. Al inicializar los puntos finales, el BIOS o el sistema operativo escanea la BAR de los puntos finales para determinar cu√°nta memoria y espacio se requiere para cada punto final. Luego, en cada BAR activa, se escribe la direcci√≥n inicial de la parte asignada de la memoria del sistema. Como resultado, el punto final adquiere una direcci√≥n donde se pueden enviar las solicitudes apropiadas. Por lo general, en el punto final, se forma un mapa de registro, que est√° vinculado a las √°reas de memoria asignadas.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Adem√°s, cada punto final, o m√°s bien, el dispositivo l√≥gico en su interior, obtiene su identificador √∫nico, que consta de tres partes: n√∫mero de bus, n√∫mero de dispositivo, n√∫mero de dispositivo l√≥gico (funci√≥n).</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
De esta manera, el sistema tiene suficiente informaci√≥n para comunicarse con el punto final. Sin embargo, la transmisi√≥n de datos mediante consultas en BAR tiene un bajo rendimiento. En primer lugar, para una BAR de 32 bits de ancho, la longitud de solicitud utilizable se limita a una palabra doble (DWORD); para un BAR de 64 bits, dos palabras dobles. En segundo lugar, cada solicitud se produce con la participaci√≥n del procesador central. Para reducir la carga en el procesador central, as√≠ como aumentar el tama√±o de cada paquete, es necesario que el punto final mueva de forma independiente los datos hacia o desde la memoria del sistema. Para hacer esto, el punto final debe saber en qu√© direcciones de memoria del sistema puede escribir o leer datos.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Dado lo anterior, el esquema general de transferencia de datos entre el punto final y la memoria del sistema se puede representar de la siguiente manera:</font></font><br>
<br>
<ol>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">el controlador de punto final asigna memorias intermedias en la memoria del sistema para escribir datos; </font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> el controlador forma en la memoria del sistema un conjunto de direcciones y tama√±os de b√∫fer: descriptores de b√∫fer para escribir datos;</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> el controlador de punto final escribe la direcci√≥n del conjunto de descriptores en los registros del dispositivo asociados con las √°reas BAR;</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">el controlador de punto final programa registros de control de transferencia de datos asociados con √°reas BAR; </font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> el punto final env√≠a una solicitud para leer la memoria del sistema para obtener un conjunto de descriptores para escribir en la memoria del sistema;</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> el punto final env√≠a solicitudes de escritura a la memoria del sistema y llena las memorias intermedias de almacenamiento;</font></font></li>
<li>      /   ,    ,        ,  ;</li>
<li>                   PCIe. </li>
</ol><br>
<h2>   </h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En la etapa en que el controlador configura los registros de punto final, dependiendo del tipo de espacio de direcciones asociado con la BAR, el punto final recibir√° una solicitud de escritura en la memoria (Figura 3) o una solicitud de escritura en el espacio de E / S. Si el controlador lee un registro durante la configuraci√≥n del registro, el punto final tambi√©n recibe las solicitudes de lectura correspondientes (Figura 4). </font></font><br>
<br>
<img src="https://habrastorage.org/webt/w0/_e/5o/w0_e5oqkd6yfw7uyv9vewkmokw4.png" alt="imagen"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 3 - Ejemplo de una solicitud para escribir en la memoria 1 DW de largo </font></font></i><br>
<br>
<img src="https://habrastorage.org/webt/ca/by/yk/cabyyk_ju4inqbsdevo3b-z3pma.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 4 - Ejemplo de una solicitud para leer de la memoria 1 DW de largo</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A diferencia de las solicitudes de escritura o lectura, las solicitudes de E / S tienen varias limitaciones. Primero, las solicitudes de escritura y lectura requieren una respuesta del destinatario. Esto lleva al hecho de que la velocidad de transferencia de datos mediante solicitudes al espacio de E / S se vuelve mucho m√°s baja de lo que permite el ancho de banda PCIe te√≥rico. En segundo lugar, la direcci√≥n de las solicitudes de espacio de E / S est√° limitada a 32 bits, lo que no permite el acceso a fragmentos de memoria del sistema m√°s all√° de 4 GB. Tercero, las solicitudes de espacio de E / S no pueden exceder una palabra doble y no pueden usar m√∫ltiples canales virtuales para el transporte. Por estas razones, las solicitudes de escritura y lectura en el espacio de E / S no ser√°n consideradas m√°s a fondo. Sin embargo,El contenido de los encabezados para escribir / leer la memoria y el espacio de E / S difiere solo en varios campos, por lo tanto, las estructuras de paquetes que se muestran en las Figuras 3, 4 tambi√©n son aplicables a las solicitudes en el espacio de E / S.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Cuando un punto final o ra√≠z PCIe recibe una solicitud para leer memoria o espacio de E / S, el dispositivo debe enviar una respuesta. Si el remitente de la solicitud no recibe una respuesta dentro de un tiempo determinado, esto conducir√° a un error al esperar una respuesta. Si por alguna raz√≥n el dispositivo no puede enviar los datos solicitados, debe generar una respuesta de error. Las posibles razones pueden ser: el destinatario no admite esta solicitud (Solicitud no admitida); el destinatario no est√° listo para aceptar la solicitud de configuraci√≥n y solicita repetirla m√°s tarde (Estado de reintento de solicitud de configuraci√≥n), se ha producido un error interno, debido al cual el destinatario no puede responder y rechaza la solicitud (Cancelaci√≥n completa). </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Los formatos para una respuesta exitosa a una solicitud de lectura y una respuesta de error para una solicitud no admitida se muestran en las Figuras 5, 6.</font></font><br>
<br>
<img src="https://habrastorage.org/webt/gp/pl/y4/gpply4dawc8olvy6iyeipyeraos.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 5 - Ejemplo de una respuesta exitosa para leer </font></font></i><br>
<br>
<img src="https://habrastorage.org/webt/3s/uw/bv/3suwbvjqkiqpoaogl9ewbnbixjq.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 6‚Äî Ejemplo de una respuesta sobre una solicitud no admitida</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Mientras el punto final est√° accediendo a un √°rea de memoria dentro de 4 GB, el formato de los encabezados de paquete no difiere de los encabezados que se muestran en las Figuras 3, 4. Para solicitudes de escritura o al leer la memoria m√°s all√° de 4 GB, se utiliza una palabra doble adicional con bits de orden superior de la direcci√≥n de destino en el encabezado (Figura 7). </font></font><br>
<br>
<img src="https://habrastorage.org/webt/rr/1o/w6/rr1ow6yxljdhqffy9gguw6v-3os.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 7 - Un ejemplo de un encabezado de solicitud de escritura de 128 bytes. Las</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
explicaciones de los nombres abreviados de los campos de encabezado de paquete se presentan en la Tabla 4. </font></font><br>
<br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tabla 4 - Lista de abreviaturas para los campos de encabezado</font></font></i><br>
<div class="scrollable-table"><table>
<tbody><tr>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">No. p.</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Designaci√≥n de campo</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Nombre del campo</font></font></th>
<th><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Cita</font></font></th>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">1</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">TC</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Categor√≠a de tr√°fico - Clase de tr√°fico</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Define la membres√≠a del canal virtual</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Atr</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Atributos</font></font></td>
<td>   : , ,    ID,       ID.</td>
</tr>
<tr>
<td>3</td>
<td>TH</td>
<td>    ‚Äí TLP Processing Hint</td>
<td>,         [1..0]      .</td>
</tr>
<tr>
<td>4</td>
<td>TD</td>
<td>       ‚Äí TLP Digest</td>
<td>,          .</td>
</tr>
<tr>
<td>5</td>
<td>EP</td>
<td>    </td>
<td>,      .</td>
</tr>
<tr>
<td>6</td>
<td>AT</td>
<td>  ‚Äí Address Translation</td>
<td>,     :   ,  ,  </td>
</tr>
<tr>
<td>7</td>
<td>BE</td>
<td>        ‚Äí Byte Enable</td>
<td>         </td>
</tr>
<tr>
<td>8</td>
<td>PH</td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Sugerencia de procesamiento de paquetes - Sugerencia de procesamiento</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Informa al destinatario del paquete c√≥mo se debe usar el paquete, as√≠ como la estructura de datos</font></font></td>
</tr>
<tr>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">9 9</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">BCM</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La presencia de un cambio en el n√∫mero de bytes.</font></font></td>
<td><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Indica si la cantidad de bytes en el paquete ha cambiado. </font><font style="vertical-align: inherit;">Solo un remitente frente a un dispositivo PCI-X puede establecer un indicador</font></font></td>
</tr>
</tbody></table></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Si un punto final usa interrupciones para informar un evento, tambi√©n debe formar un paquete apropiado. </font><font style="vertical-align: inherit;">En total, PCIe puede usar tres tipos de interrupciones:</font></font><br>
<br>
<ul>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">interrupciones heredadas (interrupciones heredadas o INT);</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">interrupciones en forma de mensajes (interrupciones se√±alizadas por mensaje o MSI);</font></font></li>
<li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">interrupciones de mensajes extendidos (interrupciones se√±alizadas de mensajes extendidas o MSI-X).</font></font></li>
</ul><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Las interrupciones INT heredadas se utilizan para compatibilidad con sistemas que no admiten interrupciones de mensajes. De hecho, este tipo de interrupci√≥n es un mensaje (un paquete de tipo Mensaje) que simula el funcionamiento de una l√≠nea de interrupci√≥n f√≠sica. Ante un evento espec√≠fico, el punto final env√≠a un mensaje a la ra√≠z PCIe de que la interrupci√≥n INT se ha activado, y luego espera la acci√≥n del manejador de interrupciones. Hasta que el controlador de interrupciones realice la acci√≥n especificada, la interrupci√≥n INT est√° en el estado activado. Las interrupciones heredadas no le permiten determinar el origen del evento, lo que obliga al controlador de interrupciones a explorar secuencialmente todos los puntos finales en el √°rbol PCIe para atender esta interrupci√≥n. Cuando se da servicio a la interrupci√≥n, el punto final env√≠a un mensaje que indica queque la interrupci√≥n INT est√° m√°s inactiva. Los n√∫cleos de hardware FPGA, en una se√±al de la l√≥gica del usuario, generan de forma independiente los mensajes necesarios para las interrupciones INT, por lo que no se considerar√° la estructura del paquete.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Las interrupciones de mensajes junto con su versi√≥n extendida son el tipo principal y obligatorio de interrupci√≥n en PCIe. Ambos tipos de interrupciones, de hecho, son una solicitud para escribir en la memoria del sistema con una longitud de una palabra doble. La diferencia con una solicitud regular es que la direcci√≥n de grabaci√≥n y el contenido del paquete se asignan para cada dispositivo en la etapa de configuraci√≥n del sistema. En este caso, el controlador de interrupci√≥n programable avanzado local (LAPIC) dentro del procesador central se convierte en el destino. Cuando se usa este tipo de interrupci√≥n, no es necesario sondear secuencialmente todos los dispositivos en el √°rbol PCIe. Adem√°s, si el sistema permite que el dispositivo use varios vectores de interrupci√≥n, cada vector puede asociarse con su propio evento.Juntos, esto reduce el tiempo del procesador para procesar las interrupciones y aumenta el rendimiento general del sistema.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Las interrupciones de MSI permiten la formaci√≥n de hasta 32 vectores separados. El n√∫mero exacto depende de las capacidades del punto final. En este caso, el sistema puede permitir el uso de solo una parte de los vectores. En la etapa de configuraci√≥n, el sistema escribe la direcci√≥n de interrupci√≥n y los datos iniciales para escribir en los registros especiales del espacio de configuraci√≥n del punto final. Todas las interrupciones activas usan la misma direcci√≥n. Pero para cada vector, el punto final cambia los bits de los datos iniciales. Por ejemplo, deje que un punto final admita un m√°ximo de 4 vectores de interrupci√≥n, los 4 vectores est√°n permitidos en el sistema y los datos iniciales para la escritura son 0x4970. Luego, para formar el primer vector, el punto final pasa los datos iniciales sin cambios. Para el segundo vector, el dispositivo cambia el primer bit y transmite el n√∫mero 0x4971.Para el tercer y cuarto vectores, el dispositivo transmitir√° los n√∫meros 0x4972 y 0x4973, respectivamente.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Los n√∫cleos de hardware FPGA forman independientemente un paquete con una interrupci√≥n MSI por una se√±al de la l√≥gica del usuario. Sin embargo, antes de ordenar al n√∫cleo que env√≠e una interrupci√≥n, la l√≥gica del usuario tambi√©n debe proporcionar el contenido del paquete para el vector requerido a una interfaz especial del n√∫cleo.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Las interrupciones MSI-X permiten la formaci√≥n de hasta 2048 vectores individuales. En los registros correspondientes del espacio de configuraci√≥n, el punto final indica en cu√°l de los espacios de direcciones BAR y con qu√© desplazamiento desde la direcci√≥n base se ubican la tabla de interrupciones (Figura 8) y la tabla de indicadores de interrupci√≥n pendientes (Matriz de bits pendiente - PBA, Figura 9), as√≠ como los tama√±os de ambos mesas. El sistema escribe una direcci√≥n y datos separados para escribir en cada l√≠nea de la tabla de interrupci√≥n, y tambi√©n permite o proh√≠be el uso de un vector espec√≠fico a trav√©s del primer bit del campo Control de vectores. Para un evento determinado, el punto final establece un indicador en la tabla de indicadores de interrupciones pendientes. Si no se establece una m√°scara para esta interrupci√≥n en el campo Control de vectores, el punto final env√≠a una interrupci√≥n a la direcci√≥n desde la tabla de interrupciones con el contenido especificado del paquete.</font></font><br>
<br>
<img src="https://habrastorage.org/webt/zl/6q/el/zl6qelezf6aixg5qjw-rbeotwkc.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 8 - Tabla de vectores de interrupci√≥n MSI-X </font></font></i><br>
<br>
<img src="https://habrastorage.org/webt/q8/ms/as/q8msasscf-ytecdpefn-ohdjc1q.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 9 - Tabla de indicadores para interrupciones pendientes Los</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
n√∫cleos de hardware FPGA no tienen una interfaz especializada para interrupciones MSI-X. </font><font style="vertical-align: inherit;">El desarrollador mismo debe crear una tabla de interrupciones en la l√≥gica del usuario y una tabla de indicadores de interrupciones pendientes. </font><font style="vertical-align: inherit;">Un paquete de interrupci√≥n tambi√©n es completamente generado por el usuario y transmitido a trav√©s de la interfaz general del n√∫cleo junto con otros tipos de paquetes. </font><font style="vertical-align: inherit;">El formato de paquete en este caso, como ya se mencion√≥ anteriormente, corresponde a una solicitud de escritura en la memoria del sistema con una longitud de una palabra doble.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Caracter√≠sticas de los n√∫cleos de hardware PCI Express FPGA V-series de Intel en la versi√≥n Avalon-ST</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
A pesar del hecho de que los n√∫cleos de hardware de los FPGA PCI Express de diferentes fabricantes implementan una funcionalidad similar, las interfaces de n√∫cleo individuales o el orden de su operaci√≥n pueden diferir. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Los n√∫cleos de hardware PCI Express FPGA Intel V-Series est√°n disponibles en dos versiones: con Avalon-MM y Avalon-ST. Este √∫ltimo, aunque requiere m√°s esfuerzo del desarrollador, le permite obtener el mayor ancho de banda. Por esta raz√≥n, no se considerar√° un kernel con una interfaz Avalon-MM. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La documentaci√≥n principal de PCI Express con la interfaz Avalon-ST describe con suficiente detalle los par√°metros del n√∫cleo, las se√±ales de entrada y salida. Sin embargo, el n√∫cleo tiene una serie de caracter√≠sticas a las que un desarrollador debe prestar atenci√≥n.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El primer grupo de caracter√≠sticas se relaciona con m√©todos que le permiten configurar FPGA dentro de los 100 ms de acuerdo con los requisitos de PCIe. Adem√°s de la carga paralela del tipo FPP, al desarrollador se le ofrecen m√©todos tales como la Configuraci√≥n a trav√©s del Protocolo (CvP) y el modo aut√≥nomo del n√∫cleo (modo aut√≥nomo). El desarrollador debe asegurarse de que la configuraci√≥n a trav√©s del protocolo o el modo de kernel independiente sea compatible con la velocidad PCIe seleccionada (par√°metro "Lane Rate"). Para la configuraci√≥n a trav√©s del protocolo, se puede encontrar informaci√≥n relevante en la documentaci√≥n del n√∫cleo. En el caso del modo fuera de l√≠nea, no existe dicha informaci√≥n, por lo que debe compilar el proyecto. Si el modo de kernel independiente no es compatible con la velocidad actual del kernel, Quartus generar√° un error correspondiente (Figura 10).</font></font><br>
<br>
<img src="https://habrastorage.org/webt/xj/hy/ok/xjhyokbx1mvolf2dweiawoytyzk.png"><br>
<i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Figura 10 - Error al compilar un n√∫cleo PCIe para el modo fuera de l√≠nea</font></font></i><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> 
Si un desarrollador planea usar la configuraci√≥n a trav√©s de un protocolo, tambi√©n debe prestar atenci√≥n a qu√© n√∫cleo FPGA est√° conectado el conector PCIe. Esto es especialmente cierto si el desarrollador no utiliza una placa terminada, sino su propio dispositivo. En FPGA con m√∫ltiples n√∫cleos de hardware PCIe, solo un n√∫cleo permite que CvP est√© habilitado. La ubicaci√≥n del n√∫cleo con soporte CvP se indica en la documentaci√≥n de FPGA. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El segundo grupo de caracter√≠sticas se relaciona con la interfaz de transferencia de datos Avalon-ST. Es esta interfaz la que se utiliza para transferir paquetes a nivel de transacci√≥n entre la l√≥gica del usuario y el n√∫cleo.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En el lado receptor, el n√∫cleo tiene dos se√±ales que permiten al usuario pausar la recepci√≥n de los paquetes recibidos: la se√±al rx_st_mask y la se√±al rx_st_ready. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Usando la se√±al rx_st_ready, el desarrollador puede pausar la salida de todos los tipos de paquetes. Sin embargo, si activa esta se√±al, el n√∫cleo detendr√° la salida de paquetes despu√©s de solo dos ciclos de reloj de la frecuencia de operaci√≥n. Por lo tanto, durante la activaci√≥n de la se√±al, la l√≥gica del usuario debe estar lista para recibir una cantidad adicional de datos. Si, por ejemplo, un desarrollador utiliza un b√∫fer en forma de FIFO, debe evitar los desbordamientos del b√∫fer. De lo contrario, se perder√° parte del contenido del paquete.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Usando la se√±al "rx_st_mask", el desarrollador suspende la emisi√≥n de solicitudes para las cuales se deben enviar respuestas. Esta se√±al tampoco detiene inmediatamente la salida de paquetes. Seg√∫n la documentaci√≥n, despu√©s de activar la se√±al, el n√∫cleo puede emitir hasta 10 solicitudes. Si la l√≥gica del usuario activa "rx_st_mask", y no hay suficiente espacio en el b√∫fer para procesar los paquetes recibidos, esto tambi√©n puede activar la se√±al "rx_st_ready". En esta situaci√≥n, la l√≥gica del usuario deja de leer cualquier paquete del b√∫fer interno del kernel de hardware. Esto no solo supera los b√∫feres de kernel de hardware, sino que tambi√©n viola los requisitos de pedido de paquetes. El dispositivo debe omitir las solicitudes que no requieren una respuesta y leer las respuestas. De lo contrario, el canal de datos se bloquear√° fuertemente.Por esta raz√≥n, el desarrollador debe usar un b√∫fer adicional para procesar las solicitudes con respuestas y no permitir que la l√≥gica bloquee los paquetes de mayor prioridad.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En el lado de transmisi√≥n, las se√±ales tx_st_valid y tx_st_ready pueden causar problemas. Si la se√±al tx_st_ready est√° activa, est√° prohibido que la l√≥gica del usuario reinicie tx_st_valid en el medio del paquete saliente. Esto significa que durante la transferencia, el desarrollador debe proporcionar todo el contenido del paquete. Si la fuente de datos es m√°s lenta que la interfaz del n√∫cleo, la l√≥gica del usuario debe acumular la cantidad de datos requerida antes del inicio del paquete. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Tanto en el lado de recepci√≥n como en el lado de transmisi√≥n, el desarrollador debe prestar atenci√≥n al orden de bytes en el encabezado y al contenido del paquete, as√≠ como a la alineaci√≥n de los datos.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
En el paquete Avalon-ST del n√∫cleo de hardware, dentro de cada palabra doble dentro del encabezado del paquete PCIe, los bytes siguen de menor a mayor; dentro del contenido del paquete, desde el m√°s antiguo hasta el m√°s joven. El desarrollador debe usar un orden similar en los paquetes salientes para transferir con √©xito los datos desde el punto final a la ra√≠z. </font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La interfaz Avalon-ST del n√∫cleo del hardware alinea los datos en m√∫ltiplos de 64 bits. Dependiendo del ancho de la interfaz Avalon-ST, la longitud del encabezado del paquete a nivel de transacci√≥n y la direcci√≥n del paquete, el n√∫cleo puede agregar una palabra doble vac√≠a entre el encabezado del paquete y su contenido. A su vez, al transmitir datos, la l√≥gica del usuario debe agregar una palabra doble vac√≠a por adelantado, por analog√≠a con el n√∫cleo. Esta palabra doble vac√≠a no se tiene en cuenta en la longitud del paquete y solo es necesaria para el correcto funcionamiento del n√∫cleo del hardware.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
La siguiente caracter√≠stica est√° relacionada con las respuestas de lectura entrantes. La descripci√≥n del n√∫cleo dice que no pierde las respuestas entrantes cuyo identificador no coincide con la solicitud saliente. Al mismo tiempo, la l√≥gica del usuario debe seguir el tiempo de espera para las respuestas. Si se supera el tiempo de espera, la l√≥gica del usuario debe elevar el indicador "cpl_err [0]" o "cpl_err [1]". La documentaci√≥n no aclara c√≥mo funcionar√° el filtrado cuando el punto final env√≠e m√∫ltiples solicitudes de lectura. La l√≥gica del usuario solo le dice al kernel que el tiempo de espera ha expirado para una de las solicitudes, pero no puede pasar el identificador de esta solicitud al kernel. Existe la posibilidad de que el n√∫cleo pueda transmitir al usuario respuestas del lado de una solicitud con un tiempo de espera expirado. Por lo tanto, el desarrollador debe crear su propio filtro para las respuestas entrantes.</font></font><br>
<br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
Finalmente, se recomienda a los desarrolladores que utilicen la informaci√≥n sobre pr√©stamos disponibles para paquetes salientes. </font><font style="vertical-align: inherit;">La documentaci√≥n principal dice que esto no es necesario, ya que el n√∫cleo verifica los pr√©stamos y bloquea los paquetes cuando no hay suficientes pr√©stamos. </font><font style="vertical-align: inherit;">Sin embargo, todos los tipos de paquetes llegan al n√∫cleo a trav√©s de una √∫nica interfaz. </font><font style="vertical-align: inherit;">Si el b√∫fer del paquete del n√∫cleo se desborda, el n√∫cleo reduce la se√±al tx_st_ready a cero. </font><font style="vertical-align: inherit;">Hasta que la se√±al tx_st_ready se establezca en uno, la l√≥gica del usuario, en principio, no puede enviar ning√∫n paquete. </font><font style="vertical-align: inherit;">La cantidad de pr√©stamos disponibles se actualiza a trav√©s de paquetes desde un dispositivo asociado. </font><font style="vertical-align: inherit;">Si la l√≥gica del usuario no solo escribe a menudo, sino que tambi√©n lee, la velocidad con la que el n√∫cleo actualiza los contadores de l√≠mite disminuye. </font><font style="vertical-align: inherit;">Al final, el rendimiento general del sistema sufre.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Conclusi√≥n</font></font></h2><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El art√≠culo describe los principios generales de la transferencia de datos a trav√©s de PCI Express, los formatos de los principales paquetes de datos. </font><font style="vertical-align: inherit;">Sin embargo, el autor omiti√≥ componentes de la interfaz tales como canales virtuales, control del volumen de respuestas entrantes para leer y el orden de los paquetes no es estricto. </font><font style="vertical-align: inherit;">Estos temas se analizan en detalle en varias fuentes extranjeras [ </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">4</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> , </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">6</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> ]. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">
El art√≠culo tambi√©n incluye las caracter√≠sticas de los n√∫cleos de hardware FPGA FPGA Intel Express serie V que el autor encontr√≥ mientras trabajaba en el controlador de interfaz. </font><font style="vertical-align: inherit;">Esta experiencia puede ser √∫til para otros desarrolladores.</font></font><br>
<br>
<h2><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Lista de fuentes utilizadas</font></font></h2><br>
<ol>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Una arquitectura PCIe DMA para transmisi√≥n de datos de varios gigabytes por segundo / L. Rota, M. Caselle, et. </font><font style="vertical-align: inherit;">Alabama. </font><font style="vertical-align: inherit;">// TRANSACCIONES IEEE SOBRE CIENCIA NUCLEAR, VOL. </font><font style="vertical-align: inherit;">62, NO. </font><font style="vertical-align: inherit;">3 de junio de 2015.</font></font></a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">An Efficient and Flexible Host-FPGA PCIe Communication Library / Jian Gong, Tao Wang, Jiahua Chen et. al. // 2014 24th International Conference on Field Programmable Logic and Applications.</a></li>
<li>Design and Implementation of a High-Speed Data Acquisition Card Based on PCIe Bus / Li Mu-guo, Huang Ying, Liu Yu-zhi // „ÄäÊµãÊéßÊäÄÊúØ„Äã2013Âπ¥Á¨¨32Âç∑Á¨¨7Êúü„ÄÇ</li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">Down to the TLP: How PCI express devices talk (Part I) / Eli Billauer</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">Low-Cost FPGA Solution for PCI Express Implementation / Intel Corporation.</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">Managing Receive-Buffer Space for Inbound Completions / Xilinx // Virtex-7 FPGA Gen3 Integrated Block for PCI Express v4.3, Appendix B</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">PCIe Completion Timeout / Altera Forum</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">PCIe packet in cyclone VI GX / Altera Forum</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">PCIe simple transaction / Altera Forum</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">PCIe w/ Avalon ST: Equivalent of ko_cpl_spc_vc0? / Altera Forum</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow">Point me in the right Direction ‚Äì PCIe / Altera Forum</a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Solicitar tiempos de espera en PCIE / Altera Forum</font></font></a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">El dise√±o de interfaz de alta velocidad basado en PCIe de la plataforma no cooperativa de verificaci√≥n de receptores / Li Xiao-ning, Yao Yuan-cheng y Qin Ming-wei // 2016 Conferencia internacional sobre mec√°nica, control, electricidad, mecatr√≥nica, informaci√≥n e inform√°tica</font></font></a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Revisi√≥n de especificaciones de PCI Express Base 3.0 / PCI-SIG</font></font></a> </li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Interfaz Stratix V Avalon-ST para soluciones PCIe / Intel Corporation </font></font></a></li>
<li><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;pto=aue&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" rel="nofollow"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Interfaz Cyclone V Avalon-ST para soluciones PCIe / Intel Corporation</font></font></a></li>
</ol></div>
      
    </div>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../es496680/index.html">Industria 4.1: Propiedad de robots, redes neuronales y monetizaci√≥n de c√≥digo abierto</a></li>
<li><a href="../es496682/index.html">C√≥mo mantenerse profesional en demanda</a></li>
<li><a href="../es496686/index.html">C√≥mo los sistemas de an√°lisis de tr√°fico detectan t√°cticas de piratas inform√°ticos por MITER ATT & CK, Parte 4</a></li>
<li><a href="../es496690/index.html">Tecnolog√≠as de control de coronavirus</a></li>
<li><a href="../es496692/index.html"># 06 - Y un byte completo no es suficiente ... | Clima plano</a></li>
<li><a href="../es496704/index.html">PCB del cohete Saturn-5: ingenier√≠a inversa con explicaciones</a></li>
<li><a href="../es496706/index.html">Lectura de fin de semana: una historia de formatos de audio: la era de los casetes y el desarrollo de tecnolog√≠as de s√≠ntesis de voz</a></li>
<li><a href="../es496708/index.html">Pistola espacial, cohete de vapor y espejo orbital</a></li>
<li><a href="../es496710/index.html">Informaci√≥n de la computadora: simple y r√°pida</a></li>
<li><a href="../es496712/index.html">Una vez en un pentest, o C√≥mo romper todo con la ayuda de un ur√≥logo y Roskomnadzor</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter63335242 = new Ya.Metrika({
                  id:63335242,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/63335242" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-13', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Geek Week | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2020</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=i62cJ2037o_BACd40gCrIso3niu0Sjx2sDFYJkeYdRk&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>