> ##### Cache and Memory

- Cache
    - Tag + Set Index + Offset => Address
    - Miss Caching: 增加了一个buffer
    - Victim Caching
    - Prefetching
- DRAM
    - Processor和Cache/Memory Controlor是on-chip， 内存是off-chip
    - Channel ID -> Rank ID -> Bank ID -> Row -> Column
    - Sense Amps
        1. 读取前对Bit Line进行预充电
        2. 由电容存储电量拉高或变低，从而被Sense Amp感应微小变化获取0/1
        3. 读取后refresh，以及周期性refresh（最小单元是row）
    - 优化能耗
        1. 减少sense amps的激活单位
        2. 增加sense amps的locality
    - 解决refresh期间无法访问数据的问题：
        1. 提高一次refresh的规模，减少消耗时间比例
        2. 使得refresh期间可以同步访问数据，分布式思路解决

> ##### Data Storage and I/O

- Disk
    - 磁头太远信号很弱，磁头太近容易磨损
    - 访问消耗：Seek Time， Rotational Latency， Data Transfer Time
    - ATA
    - SATA
    - SCSI
    - FC

- Disk Array
    - Data Striping => RAID-0
    - Data Mirroring (Chained cluster) => RAID-1
    - RAID 10 (strip of mirrors) 更容易从错误中恢复，相比 RAID 01 (mirror of strips)

- NAS and SAN
    - Direct Access Storage(DAS):
        - LAN 性能瓶颈
        - SPOF: 单节点故障
    - Network Attached Storage(NAS):
        - 便于存储共享
        - 经济、利用率高、易于配置
        - 适用于部门级小规模
        - LAN 性能瓶颈
        - SPOF: 单节点故障
    - Storage Area Network(SAN):
        - 解决了单点错误问题
        - 适用于多种底层存储介质
        - 成本更高
        - 适用于大规模商业应用

- Flash Storage Device
    - SLC/MLC/TLC

> ##### Performance Evaluation
- Quantitative Analysis
    - Utilization不是越高越好，差不多最好
    - 理论上的加速受限于不可并行化的串行部分
    - CPI即指令cycle数的加权平均
    - Memory Performance Analysis：$Average\ memory\ access\ time=Hit\ time + Miss\ rate \times Miss\ Penalty$
- Analytical Modeling
    - Little's Law: $L=\lambda W$队列长度等于平均到达率与平均等待时间之积
        - $BW(BandWidth)=\frac{outstanding\ requests}{average\ latency\ of\ a\ single\ request}$ 
    - Dynamic Power: $P=a \times CV^2Af$, $f=kV$, 但实际中$P$与$f$几乎成线性关系
    - $P_{total}=P_{dyn} \times U+P_{idle}$
- Architecture Simulation
    - 涉及仿真模型的精确度、运行仿真的时间、开发仿真器的周期、可探索的设计空间
    - Functional: 不考虑时间，基本是个指令模拟器，更倾向于验证正确性而不是性能
    - Trace-Driven: 存储轨迹可能很大，在路径上添加了时间属性，无法准确建模无法预测的路径
    - Execution: 更复杂，比Trace更精确，可能花费很长时间来模拟
        -|Function Simulation|Trace-Driven Simulation|Execution-Driven Simulation
        -|-|-|-
        Development Time|Excellent|Poor|Very Poor 
        Evaluation Time|Good|Poor|Very Poor 
        Accuracy|Excellent|Very good|Excellent 
        Coverage|Poor|Excellent|Excellent
    - Simulation Acceleration：只在需要模拟的时候采样，其他时间段正常执行
- Workload Design
    - workload应该具有代表性

> ##### Instruction-Level Parallelism

- Pipeline Hazards
    - 依赖是程序天生具有的，Hazard是硬件设计的问题
    - RAW (read after write) Hazard: Instr j gets the old value (Data-Dependence)
    - WAR (write after read) Hazard: Instr i gets the new value (Anti-Dependence)
    - WAW (write after write) Hazard: produce wrong results (Output-Dependence)

- Dynamic Scheduling: 硬件支持，Out of Order（OoO）
    - Scoreboarding
    - Tomasulo’s Alg
        - Reservation stations：缓冲站（tag），提供了寄存器重命名的机制
        - Load/Store buffers：读写（tag）
        - CDB广播指令结果

- Superscalar Pipeline

- Speculation
    - Precise Exception：要求实现顺序完成

> ##### Multiprocessor and TLP

- speedup/scaleup：加速还是拓展
- TLP/DLP/RLP：线程级并行/数据级并行/请求级并行
- Multiprocessor Architecture
    - Centralized Shared-Memory：UMA(一致内存访问)
    - Distributed Shared-Memory：NUMA(非一致内存访问)
- Cache Coherence Problem：缓存一致性问题
    - Problem Example：
        - Write-back Cache w/o Coherence
        - Write-through Cache w/o Coherence
        - Coherence Issue in Uniprocessors
    - 必要条件：按程序顺序、写能够在多处理器间传播
    - Condition 3: write serialization所有处理人看到的顺序是一样的
    - 多处理器系统如果是coherence的，那么它和某一种串行的顺序结果是一致的
    - Coherence(值一样不一样)/Consistency(顺序对不对)
- Snooping Protocol
    - Write-Through Invalidation：只会有1个Valid
    - MSI Write-Back Invalidation Protocol
