[![Review Assignment Due Date](https://classroom.github.com/assets/deadline-readme-button-22041afd0340ce965d47ae6ef1cefeee28c7c493a6346c4f15d667ab976d596c.svg)](https://classroom.github.com/a/sEFmt2_p)
[![Open in Visual Studio Code](https://classroom.github.com/assets/open-in-vscode-2e0aaae1b6195c2367325f4f02e2d04e9abb55f0b24a779b69b11b9e10269abc.svg)](https://classroom.github.com/online_ide?assignment_repo_id=21085106&assignment_repo_type=AssignmentRepo)
# Lab02 - Unidad Aritmético-Lógica.

# Integrantes

* [Julián Andrés Mancipe Muñoz](https://github.com/JuliTO65)
* [David Santiago Díaz Rivera](https://github.com/Davidx025)

# Informe

Indice:

1. [Diseño implementado](#diseño-implementado)
2. [Simulaciones](#simulaciones)
3. [Implementación](#implementación)
4. [Conclusiones](#conclusiones)
5. [Referencias](#referencias)

## Diseño implementado

### Descripción
En este laboratorio si diseño una ALU (Arithmetic Logic Unit) secuencial de 6 bits. Esta ALU se compone de 5 operaciones principales (suma, resta, multiplicación, desplazamiento, compuerta logica not), de las cuales independientemente de la operacion seleccionada se obtiene ademas de la salida de la operacion como tal (Y), otras 2 salidas en las cuales la primera se activa en caso de que el resultado de la operación sea cero y la otra en caso de que se presente un overflow. 

### Diagrama

## Simulaciones 

<img src="/Imagenes/Simulacion-B.JPG" alt="Simu-1" width="50%">
<img src="/Imagenes/Simulacion-D.JPG "alt="Simu-2" width="50%">

## Implementación

A continuación se puede observar el vídeo mostrando y explicando el correcto funcionamiento de la FPGA según lo requerido en la guía de laboratorio.

[Vídeo explicando el funcionamiento](https://youtu.be/yUS4pviFKPc)

## Conclusiones

## Referencias

Guía de laboratorio sobre la ALU: [Unidad Aritmético-Lógica (ALU)](https://github.com/jharamirezma/Lab_electronica_digital_2/blob/main/labs/lab02/README.md)
