AMDGPU_GPU_PAGE_SIZE,VAR_0
BUF_SWAP_32BIT,VAR_1
CP_RB1_CNTL__RB_RPTR_WR_ENA_MASK,VAR_2
CP_RB2_CNTL__RB_RPTR_WR_ENA_MASK,VAR_3
WREG32,FUNC_0
amdgpu_ring_test_helper,FUNC_1
lower_32_bits,FUNC_2
mdelay,FUNC_3
mmCP_RB1_BASE,VAR_4
mmCP_RB1_CNTL,VAR_5
mmCP_RB1_RPTR_ADDR,VAR_6
mmCP_RB1_RPTR_ADDR_HI,VAR_7
mmCP_RB1_WPTR,VAR_8
mmCP_RB2_BASE,VAR_9
mmCP_RB2_CNTL,VAR_10
mmCP_RB2_RPTR_ADDR,VAR_11
mmCP_RB2_RPTR_ADDR_HI,VAR_12
mmCP_RB2_WPTR,VAR_13
order_base_2,FUNC_4
upper_32_bits,FUNC_5
gfx_v6_0_cp_compute_resume,FUNC_6
adev,VAR_14
ring,VAR_15
tmp,VAR_16
rb_bufsz,VAR_17
i,VAR_18
r,VAR_19
rptr_addr,VAR_20
