# 2025~2026秋季期末考试
#### 一 简答题
##### 1. 决定逻辑门延时的两个因素是什么？

##### 2. 集成电路制造工艺中的$`0.25\mathrm{nm}`$，指的是什么的最小长度？

##### 3. 说明动态门和静态门的区别。

##### 4. 为了达到反相器噪声容限最好的$`V_\mathrm{M}`$，N管和P管的尺寸比哪一个更大？为什么？

##### 5. 为什么传输管不能输出强“1”？

##### 6. 列举影响时钟偏移和抖动的因素。

#### 二
##### 1. 请画出用标准CMOS逻辑实现的与非门和或非门的电路图。
##### 2. 若等效电阻$`R_\mathrm{n} = 1\mathrm{k\Omega},\ R_\mathrm{p} = 2\mathrm{k\Omega}`$，负载电容$`C_\mathrm{L} = 8\mathrm{fF}`$，串联的晶体管之间的间隙电容$`R_\mathrm{int} = 2\mathrm{fF}`$，求与非门和或非门最差的的上拉时间和下拉时间。

#### 三
**有如下的逻辑电路。**
![*
M1 N001 ~C A A NMOS
M2 N001 C A A PMOS
M3 N001 C 0 0 NMOS
M4 Out B N001 N001 NMOS
M5 Out ~B N001 N001 PMOS
M6 C ~B Out Out NMOS
M7 C B Out Out PMOS
.model NMOS NMOS
.model PMOS PMOS
.lib path\to\LTspice\lib\cmp\standard.mos
.backanno
.end](./assets/3.png)
##### 1. 画出电路的真值表。
##### 2. 写出电路的逻辑表达式。
##### 3. 画出用Domino下拉网络实现这个逻辑的电路图。

#### 四
**请分析下图带反馈的电路结构，其中寄存器是边沿触发的，并且$`t_\mathrm{c-q,min}=1\mathrm{ns},\ t_\mathrm{c-q,max}=4\mathrm{ns},\ t_\mathrm{setup}=1ns,\ t_\mathrm{hold}=1ns`$。**
![→Reg0
→Logic 0(T_{max}=30ns, T_{min}=6ns)
→Reg1
→Logic 1(T_{max}=25ns, T_{min}=8ns)
→Reg2
→Logic 2(T_{max}=20ns, T_{min}=5ns)
→](./assets/4.png)
##### 1. 如果没有时钟偏差和抖动发生，该系统的最大工作频率是多少？
##### 2. 该系统能够允许的最大时钟偏差是多少？
##### 3. 如果$`\delta = -0.8\mathrm{ns}`$，该系统的最大工作频率是多少？
##### 4. 如果允许在电路中插入一个寄存器，应该放在什么位置？
##### 5. 一般都希望组合逻辑电路的延时越小越好，那么是否可以无限制地减小组合逻辑电路的延时？为什么？