# Reading pref.tcl
# do Numeros_Primos_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+C:/Users/victo/OneDrive/Escritorio/Escuela\ Victoria/Universidad/Logica\ Programable/Numeros_primos {C:/Users/victo/OneDrive/Escritorio/Escuela Victoria/Universidad/Logica Programable/Numeros_primos/NUMPRIMOS.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 07:23:20 on Feb 20,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/victo/OneDrive/Escritorio/Escuela Victoria/Universidad/Logica Programable/Numeros_primos" C:/Users/victo/OneDrive/Escritorio/Escuela Victoria/Universidad/Logica Programable/Numeros_primos/NUMPRIMOS.v 
# -- Compiling module NUMPRIMOS
# 
# Top level modules:
# 	NUMPRIMOS
# End time: 07:23:21 on Feb 20,2023, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# 
# vlog -vlog01compat -work work +incdir+C:/Users/victo/OneDrive/Escritorio/Escuela\ Victoria/Universidad/Logica\ Programable/Numeros_primos {C:/Users/victo/OneDrive/Escritorio/Escuela Victoria/Universidad/Logica Programable/Numeros_primos/NUMPRIMOS_tb.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 07:23:21 on Feb 20,2023
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/victo/OneDrive/Escritorio/Escuela Victoria/Universidad/Logica Programable/Numeros_primos" C:/Users/victo/OneDrive/Escritorio/Escuela Victoria/Universidad/Logica Programable/Numeros_primos/NUMPRIMOS_tb.v 
# -- Compiling module NUMPRIMOS_tb
# 
# Top level modules:
# 	NUMPRIMOS_tb
# End time: 07:23:21 on Feb 20,2023, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L fiftyfivenm_ver -L rtl_work -L work -voptargs="+acc"  NUMPRIMOS_tb
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L fiftyfivenm_ver -L rtl_work -L work -voptargs=""+acc"" NUMPRIMOS_tb 
# Start time: 07:23:22 on Feb 20,2023
# Loading work.NUMPRIMOS_tb
# Loading work.NUMPRIMOS
# 
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
# ** Note: $stop    : C:/Users/victo/OneDrive/Escritorio/Escuela Victoria/Universidad/Logica Programable/Numeros_primos/NUMPRIMOS_tb.v(56)
#    Time: 1600 ps  Iteration: 0  Instance: /NUMPRIMOS_tb
# Break in Module NUMPRIMOS_tb at C:/Users/victo/OneDrive/Escritorio/Escuela Victoria/Universidad/Logica Programable/Numeros_primos/NUMPRIMOS_tb.v line 56
# End time: 07:30:25 on Feb 20,2023, Elapsed time: 0:07:03
# Errors: 0, Warnings: 0
