<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1693694222">
  <File Type="PA-TCL" Name="Kernel_rbf.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="Kernel_rbf_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="Kernel_rbf_reports.tcl"/>
  <File Type="RDS-RDS" Name="Kernel_rbf.vds"/>
  <File Type="RDS-UTIL" Name="Kernel_rbf_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Kernel_rbf_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Kernel_rbf.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="Kernel_rbf_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="Kernel_rbf_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Adder_Unsigned_16bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Adder_Unsigned_16bits.vhd"/>
        <Attr Name="ImportTime" Val="1692822223"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Adder_Unsigned_1bit.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Adder_Unsigned_1bit.vhd"/>
        <Attr Name="ImportTime" Val="1693664477"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Adder_Unsigned_28bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Adder_Unsigned_28bits.vhd"/>
        <Attr Name="ImportTime" Val="1692838169"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Adder_Unsigned_32bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Adder_Unsigned_32bits.vhd"/>
        <Attr Name="ImportTime" Val="1692822367"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Adder_Unsigned_44bits.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Adder_Unsigned_4bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Adder_Unsigned_4bits.vhd"/>
        <Attr Name="ImportTime" Val="1692822000"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Adder_Unsigned_56bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Adder_Unsigned_56bits.vhd"/>
        <Attr Name="ImportTime" Val="1692822760"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Adder_Unsigned_8bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Adder_Unsigned_8bits.vhd"/>
        <Attr Name="ImportTime" Val="1692821983"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Exponential.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Exponential.vhd"/>
        <Attr Name="ImportTime" Val="1692845102"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Multiplier_28bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Multiplier_28bits.vhd"/>
        <Attr Name="ImportTime" Val="1692836292"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Multiplier_gamma.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Negate_28bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Negate_28bits.vhd"/>
        <Attr Name="ImportTime" Val="1691878870"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Square_28bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Square_28bits.vhd"/>
        <Attr Name="ImportTime" Val="1692844202"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Square_Difference.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Square_Difference.vhd"/>
        <Attr Name="ImportTime" Val="1692843151"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Subtractor_28bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Subtractor_28bits.vhd"/>
        <Attr Name="ImportTime" Val="1692839492"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Twos_Complement_28bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Twos_Complement_28bits.vhd"/>
        <Attr Name="ImportTime" Val="1692735465"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/SVM/Twos_Complement_Inv_28bits.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../VHDL_code/SVM/Twos_Complement_Inv_28bits.vhd"/>
        <Attr Name="ImportTime" Val="1692735546"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Kernel_rbf.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Kernel_rbf"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
