## Содержание 
*** 
1. [Модули](#модули) 
	1. [Тривиальный модуль](#тривиальный-модуль)
   
2. [Проверка работоспособности модулей](#проверка-работоспособности-модулей)
3. [Тестовое окружение](#тестовое-окружение)
## Модули
***
- Модуль - основная концепция языка
- Представляет схему или часть схемы

```Systemverilog
module module_name(
	port_direction port_name; // {Направление порта} {Название порта};
	port_direction port_name;
	...
	input clk;
	output clk2
);
endmodule
```

### Тривиальный модуль

``` Systemverilog
module test_module(
	input wire clk; // Входной порт
	output wire clk2 // Выходной порт
);

assign clk1 = clk; // Continious assigment
endmodule
```

Непрерывное присваивание - шина, которая написана слева, соединяется с той, которая написана справа:
```Systemverilog
assign clk1 = clk;`
```

`wire`  означает, что порт - это просто провод, использовать не обязательно
```Systemverilog
input wire clk
```


## Проверка работоспособности модулей
***

Есть два вида:
1. Тестируемый **синтезируемый** модуль (module_name.v)
2. Тестирующий **несинтезирующий** модуль (testbench.v)

## Тестовое окружение
***
``` SystemVerilog
`include test_module
`timescale 1 ns / 100 ps // При синтезировании 1 единица времени будет 1 наносек

module testbench();  
    reg clk = 1'b0;  
    
	// Повторяем то, что внутри блока, все время
    always begin  
	    // Перед операцией указываем, что пройдет 1 единица времени
        #1 clk = ~clk;  
    end
      
    wire clk1;  
    
    // Соединяем вход/выход с проводами тестового модуля
    lab00_test lab00_test(.clk(clk), .clk1(clk1)); 
  
    initial begin  
        $dumpvars;  
        $display("Test started...");  
        #10 $finish;  
    end  
  
endmodule

```

`reg` - Регистр, в случае несинтезируемого модуля просто переменная 
`#1` - Одна единица времени пройдет перед операцией
`~` - Логическое отрицание
`$dumpvars` - Сохранить значения всех сигналов в файл
`$display` - Консольный вывод
`#10 $finish` - Через 10 единиц времени (10 наносекунд) останавливаем симуляцию
