          0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
          0 :                            cpu     z86c
          0 :                            option  "reg-alias", "disable"
          0 :
          0 :                            include "z8.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :                    ;;; Z8
(1)       0 : =FC                FLAGS:  equ     252               ; R/W: Flags register
(1)       0 : =80                F_CARRY:        equ     %(2)10000000 ; set to 1 if carry
(1)       0 : =40                F_ZERO:         equ     %(2)01000000 ; set to 1 if zero
(1)       0 : =20                F_SIGN:         equ     %(2)00100000 ; set to 1 if negative
(1)       0 : =10                F_OVERFLOW:     equ     %(2)00010000 ; set to 1 if overflow
(1)       0 : =8                 F_DECIMAL_ADJ:  equ     %(2)00001000 ; decimal adjust
(1)       0 : =4                 F_HALF_CARRY:   equ     %(2)00000100 ; set to 1 if carry from bit-3
(1)       0 : =2                 F_USER2:        equ     %(2)00000010 ; User flag F2
(1)       0 : =1                 F_USER1:        equ     %(2)00000001 ; User flah F1
(1)       0 :                    ;;; Interrupt vectors
(1)       0 : =0                 VEC_IRQ0:       equ     %0000   ; IRQ0
(1)       0 : =2                 VEC_IRQ1:       equ     %0002   ; IRQ1
(1)       0 : =4                 VEC_IRQ2:       equ     %0004   ; IRQ2/Tin
(1)       0 : =6                 VEC_IRQ3:       equ     %0006   ; IRQ3/Serial in
(1)       0 : =8                 VEC_IRQ4:       equ     %0008   ; IRQ4/Serial out/T0
(1)       0 : =A                 VEC_IRQ5:       equ     %000A   ; IRQ5/T1
(1)       0 :                    ;;; Reset origin
(1)       0 : =C                 ORG_RESET:      equ     %000C   ; RESET
(1)       0 :                    ;;; I/O Ports
(1)       0 : =2                 PORT2:          equ     2       ; Port 2
(1)       0 : =3                 PORT3:          equ     3       ; Port 3
(1)       0 : =F7                P3M:            equ     247       ; W/O: Port 3 Mode Register
(1)       0 : =80                P3M_PARITY:     equ     %(2)10000000 ; 1=Parity on
(1)       0 : =40                P3M_SERIAL:     equ     %(2)01000000 ; 1=P30 is serial in, P37 is serial out
(1)       0 : =1                 P3M_P2PUSHPULL: equ     %(2)00000001 ; 1=Port 2 is push-pull, 0=open drain
(1)       0 : =F6                P2M:            equ     246       ; W/O: Port 2 Mode Register, 0=output, 1=input
(1)       0 : =F8                P01M:           equ     248       ; W/O: Port 0 and 1 Mode Register
(1)       0 : =82                P01M_P0ADDR:    equ     %(2)10000010 ; Port 0 is A8~A15
(1)       0 : =10                P01M_P1DATA:    equ     %(2)00010000 ; Port 1 is AD0~AD7
(1)       0 : =4                 P01M_INTERNAL:  equ     %(2)00000100 ; Stack is on internal memory
(1)       0 :                    ;;; Interrupt
(1)       0 : =F9                IPR:    equ     249             ; W/O: Interrupt Priority
(1)       0 : =1                 IPR_CAB:        equ     %(2)000001 ; C > A > B
(1)       0 : =8                 IPR_ABC:        equ     %(2)001000 ; A > B > C
(1)       0 : =9                 IPR_ACB:        equ     %(2)001001 ; A > C > B
(1)       0 : =10                IPR_BCA:        equ     %(2)010000 ; B > C > A
(1)       0 : =11                IPR_CBA:        equ     %(2)010001 ; C > B > A
(1)       0 : =18                IPR_BAC:        equ     %(2)011000 ; B > A > C
(1)       0 : =0                 IPR_A53:        equ     %(2)000000 ; A: IRQ5 > IRQ3
(1)       0 : =20                IPR_A35:        equ     %(2)100000 ; A: IRQ3 > IRQ5
(1)       0 : =0                 IPR_B20:        equ     %(2)000000 ; B: IRQ2 > IRQ0
(1)       0 : =4                 IPR_B02:        equ     %(2)000100 ; B: IRQ0 > IRQ2
(1)       0 : =0                 IPR_C14:        equ     %(2)000000 ; C: IRQ0 > IRQ4
(1)       0 : =2                 IPR_C41:        equ     %(2)000010 ; C: IRQ4 > IRQ0
(1)       0 : =FB                IMR:    equ     251             ; R/W: Interrupt Mask
(1)       0 : =80                IMR_ENABLE:     equ     %(2)10000000 ; Interrupt enable
(1)       0 : =1                 IMR_IRQ0:       equ     (1 SHL 0)
(1)       0 : =2                 IMR_IRQ1:       equ     (1 SHL 1)
(1)       0 : =4                 IMR_IRQ2:       equ     (1 SHL 2)
(1)       0 : =8                 IMR_IRQ3:       equ     (1 SHL 3)
(1)       0 : =10                IMR_IRQ4:       equ     (1 SHL 4)
(1)       0 : =20                IMR_IRQ5:       equ     (1 SHL 5)
(1)       0 : =FA                IRQ:    equ     250             ; R/W: Interrupt Request
(1)       0 : =1                 IRQ_IRQ0:       equ     IMR_IRQ0
(1)       0 : =2                 IRQ_IRQ1:       equ     IMR_IRQ1
(1)       0 : =4                 IRQ_IRQ2:       equ     IMR_IRQ2
(1)       0 : =8                 IRQ_IRQ3:       equ     IMR_IRQ3
(1)       0 : =10                IRQ_IRQ4:       equ     IMR_IRQ4
(1)       0 : =20                IRQ_IRQ5:       equ     IMR_IRQ5
(1)       0 :                    ;;; Counter/Timers
(1)       0 : =F5                PRE0:   equ     245             ; W/O: Prescaler 0 register
(1)       0 : =1                 PRE0_MODULO:    equ     %(2)00000001 ; 1=Modulo-N, 0=Single-pass
(1)       0 : =FC                PRE0_gm:        equ     %(2)11111100 ; Modulo mask
(1)       0 : =2                 PRE0_gp:        equ     2         ; Modulo bit position
(1)       0 : =F3                PRE1:   equ     243               ; W/O: Prescaler 1 register
(1)       0 : =1                 PRE1_MODULO:    equ     %(2)00000001 ; 1=Modulo-N, 0=SinglePass
(1)       0 : =2                 PRE1_INTERNAL:  equ     %(2)00000010 ; 1=T1 internal, 0=T1 external
(1)       0 : =FC                PRE1_gm:        equ     %(2)11111100 ; Modulo mask
(1)       0 : =2                 PRE1_gp:        equ     2         ; Modulo bit position
(1)       0 : =F2                T1:     equ     242               ; R/W: Counter/Timer 1 Register
(1)       0 : =F4                T0:     equ     244               ; R/W: Counter/Timer 0 Register
(1)       0 : =F1                TMR:    equ     241               ; R/W: Timer Mode Register
(1)       0 : =1                 TMR_LOAD_T0:    equ     %(2)00000001 ; 1=Load T0
(1)       0 : =2                 TMR_ENABLE_T0:  equ     %(2)00000010 ; 1=Enable T0
(1)       0 : =4                 TMR_LOAD_T1:    equ     %(2)00000100 ; 1=Load T1
(1)       0 : =8                 TMR_ENABLE_T1:  equ     %(2)00001000 ; 1=Enable T1
(1)       0 : =0                 TMR_TOUT_OFF:   equ     %(2)00000000 ; TOUT off
(1)       0 : =40                TMR_TOUT_T0:    equ     %(2)01000000 ; TOUT=T0
(1)       0 : =80                TMR_TOUT_T1:    equ     %(2)10000000 ; TOUT=T1
(1)       0 : =C0                TMR_TOUT_CLOCK: equ     %(2)11000000 ; TOUT=internal clock
(1)       0 :                    ;;;
(1)       0 : =F0                SIO:    equ     240             ; R/W: Serial I/O Register
(1)       0 : =FD                RP:     equ     253             ; R/W: Register pointer
(1)       0 : =FE                SPH:    equ     254             ; R/W: Stack Pointer High
(1)       0 : =FF                SPL:    equ     255             ; R/W: Stack Pointer Low
          0 :
          0 :                    ;;; i8251 Universal Synchronous/Asynchronous Receiver/Transmitter
          0 : =FF00              USART:          equ     %FF00
          0 : =FF00              USARTD:         equ     USART+0 ; Receive/Transmit data
          0 : =FF01              USARTS:         equ     USART+1 ; Srtatus register
          0 : =FF01              USARTC:         equ     USART+1 ; Control register
          0 : =FF02              USARTRI:        equ     USART+2 ; Receive interrupt name (IRQ0~2)
          0 : =FF03              USARTTI:        equ     USART+3 ; Transmit interrupt name (IRQ0~2)
          0 :                            include "i8251.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :                    ;;; i8251 USART device emulator.
(1)       0 : =6                 MODE_STOP_gp:   equ     6
(1)       0 : =C0                MODE_STOP_gm:   equ     %(2)11000000
(1)       0 : =40                MODE_STOP1_gc:  equ     (1 SHL MODE_STOP_gp)
(1)       0 : =80                MODE_STOP15_gc: equ     (2 SHL MODE_STOP_gp)
(1)       0 : =C0                MODE_STOP2_gc:  equ     (3 SHL MODE_STOP_gp)
(1)       0 : =20                MODE_EVEN_bm:   equ     %(2)00100000
(1)       0 : =10                MODE_PARITY_bm: equ     %(2)00010000
(1)       0 : =2                 MODE_LEN_gp:    equ     2
(1)       0 : =C                 MODE_LEN_gm:    equ     %(2)00001100
(1)       0 : =0                 MODE_LEN5_gc:   equ     (0 SHL MODE_LEN_gp)
(1)       0 : =4                 MODE_LEN6_gc:   equ     (1 SHL MODE_LEN_gp)
(1)       0 : =8                 MODE_LEN7_gc:   equ     (2 SHL MODE_LEN_gp)
(1)       0 : =C                 MODE_LEN8_gc:   equ     (3 SHL MODE_LEN_gp)
(1)       0 : =0                 MODE_BAUD_gp:   equ     0
(1)       0 : =3                 MODE_BAUD_gm:   equ     %(2)00000011
(1)       0 : =1                 MODE_BAUD_X1:   equ     (1 SHL MODE_BAUD_gp)
(1)       0 : =2                 MODE_BAUD_X16:  equ     (2 SHL MODE_BAUD_gp)
(1)       0 : =3                 MODE_BAUD_X64:  equ     (3 SHL MODE_BAUD_gp)
(1)       0 :                    ;;; Bit Definition of command register
(1)       0 : =80                CMD_EH_bm:      equ     %(2)10000000   ; Enter hunt mode
(1)       0 : =40                CMD_IR_bm:      equ     %(2)01000000   ; Internal Reset
(1)       0 : =20                CMD_RTS_bm:     equ     %(2)00100000   ; Request To Send
(1)       0 : =10                CMD_ER_bm:      equ     %(2)00010000   ; Error Reset
(1)       0 : =8                 CMD_SBRK_bm:    equ     %(2)00001000   ; Send Break
(1)       0 : =4                 CMD_RxEN_bm:    equ     %(2)00000100   ; Receive Enable
(1)       0 : =2                 CMD_DTR_bm:     equ     %(2)00000010   ; Data Terminal Ready
(1)       0 : =1                 CMD_TxEN_bm:    equ     %(2)00000001   ; Transmit enable
(1)       0 :                    ;;; Bit definition of status register
(1)       0 : =80                ST_DSR_bm:      equ     %(2)10000000   ; Data Set Ready
(1)       0 : =40                ST_BRK_bm:      equ     %(2)01000000   ; BREAK detected
(1)       0 : =20                ST_FE_bm:       equ     %(2)00100000   ; Framing Error
(1)       0 : =10                ST_OE_bm:       equ     %(2)00010000   ; Iverrun Error
(1)       0 : =8                 ST_PE_bm:       equ     %(2)00001000   ; Parity Error
(1)       0 : =4                 ST_TxEMPTY_bm:  equ     %(2)00000100   ; Transmitter empty
(1)       0 : =2                 ST_RxRDY_bm:    equ     %(2)00000010   ; Receiver ready
(1)       0 : =1                 ST_TxRDY_bm:    equ     %(2)00000001   ; Transmitter ready
(1)       0 :                    ;;; Interrupt name for receive/transmit interrupt
(1)       0 : =0                 INTR_NONE:      equ     0
(1)       0 : =1                 INTR_IRQ0:      equ     1
(1)       0 : =2                 INTR_IRQ1:      equ     2
(1)       0 : =3                 INTR_IRQ2:      equ     3
          0 :
       2000 :                            org     %2000
       2000 : =80                rx_queue_size:  equ     128
       2000 :                    rx_queue:       ds      rx_queue_size
       2080 :
       1000 :                            org     %1000
       1000 : =1000              stack:  equ     $
       1000 :
          0 :                            org     VEC_IRQ0
          0 : 01 23                      dw      isr_intr
          2 :
          C :                            org     ORG_RESET
          C :                    init_config:
          C : 31 F0                      srp     #%F0
          E :                            setrp   %F0
          E :                            ;; Stack is on external memory
          E : 8C 92                      ld      P01M, #P01M_P0ADDR LOR P01M_P1DATA
         10 : 6C FF                      ld      P2M, #%FF       ; Port 2 is input
         12 : 31 10                      srp     #%10
         14 :                            setrp   %10
         14 : E6 FE 10                   ld      SPH, #HIGH stack
         17 : E6 FF 00                   ld      SPL, #LOW stack
         1A : 2C 20                      ld      r2, #HIGH rx_queue
         1C : 3C 00                      ld      r3, #LOW rx_queue
         1E : 1C 80                      ld      r1, #rx_queue_size
         20 : D6 00 76                   call    queue_init
         23 :
         23 :                    init_usart:
         23 : CC FF                      ld      r12, #HIGH USARTC
         25 : DC 01                      ld      r13, #LOW USARTC
         27 : B0 E0                      clr     r0
         29 : 92 0C                      lde     @rr12, r0
         2B : 92 0C                      lde     @rr12, r0
         2D : 92 0C                      lde     @rr12, r0       ; safest way to sync mode
         2F : 0C 40                      ld      r0, #CMD_IR_bm
         31 : 92 0C                      lde     @rr12, r0       ; reset
         33 : FF                         nop
         34 : FF                         nop
         35 : 0C 4E                      ld      r0, #MODE_STOP1_gc LOR MODE_LEN8_gc LOR MODE_BAUD_X16
         37 : 92 0C                      lde     @rr12, r0       ; async 1stop 8data x16
         39 : FF                         nop
         3A : FF                         nop
         3B : 0C 37                      ld      r0, #CMD_RTS_bm LOR CMD_DTR_bm LOR CMD_ER_bm LOR CMD_RxEN_bm LOR CMD_TxEN_bm
         3D : 92 0C                      lde     @rr12, r0 ; RTS/DTR, error reset, Rx enable, Tx enable
         3F : 0C 01                      ld      r0, #INTR_IRQ0
         41 : DC 02                      ld      r13, #LOW USARTRI
         43 : 92 0C                      lde     @rr12, r0 ; enable RxRDY interrupt using IRQ0
         45 : 0C 00                      ld      r0, #INTR_NONE
         47 : DC 03                      ld      r13, #LOW USARTTI
         49 : 92 0C                      lde     @rr12, r0 ; disable TxRDY interrupt
         4B : DC 01                      ld      r13, #LOW USARTS
         4D : AC FF                      ld      r10, #HIGH USARTD
         4F : BC 00                      ld      r11, #LOW USARTD
         51 :
         51 : E6 F9 34                   ld      IPR, #IPR_BCA LOR IPR_B02 LOR IPR_C14 LOR IPR_A35
         54 : E6 FB 01                   ld      IMR, #IMR_IRQ0  ; enable IRQ0
         57 : 9F                         ei
         58 :
         58 :                    receive_loop:
         58 : 8F                         di                      ; Disable INTR
         59 : D6 00 E1                   call    queue_remove
         5C : 9F                         ei                      ; Enable INTR
         5D : FB F9                      jr      nc, receive_loop
         5F : 42 00                      or      r0, r0
         61 : EB 01                      jr      nz, transmit_loop
         63 : 7F                         halt
         64 :                    transmit_loop:
         64 : 82 1C                      lde     r1, @rr12       ; USARTC
         66 : 76 E1 01                   tm      r1, #ST_TxRDY_bm
         69 : 6B F9                      jr      z, transmit_loop
         6B :                    transmit_data:
         6B : 92 0A                      lde     @rr10, r0       ; USARTD
         6D : A6 E0 0D                   cp      r0, #%0D
         70 : EB E6                      jr      nz, receive_loop
         72 : 0C 0A                      ld      r0, #%0A
         74 : 8B EE                      jr      transmit_loop
         76 :
         76 :                            include "queue.inc"
(1)      76 :                    ;;; [queue] queue structure
(1)      76 : =0                 queue_len:      equ     0       ; queue length
(1)      76 : =1                 queue_size:     equ     1       ; buffer size
(1)      76 : =2                 queue_put:      equ     2       ; queue put index
(1)      76 : =3                 queue_get:      equ     3       ; queue get index
(1)      76 : =4                 queue_buf:      equ     4       ; buffer start offset
(1)      76 :
(1)      76 :                    ;;; [queue] Initialize queue
(1)      76 :                    ;;; @param rr2 queue work space pointer
(1)      76 :                    ;;; @param r1 queue work space size
(1)      76 :                    ;;; @clobber r1
(1)      76 :                    queue_init:
(1)      76 : 70 E0                      push    r0
(1)      78 : 70 E2                      push    r2
(1)      7A : 70 E3                      push    r3
(1)      7C : B0 E0                      clr     r0
(1)      7E : 92 02                      lde     @rr2, r0        ; queue_len
(1)      80 : A0 E2                      incw    rr2
(1)      82 : 08 E1                      ld      r0, r1
(1)      84 : 26 E0 04                   sub     r0, #queue_buf
(1)      87 : 92 02                      lde     @rr2, r0        ; queue_size
(1)      89 : A0 E2                      incw    rr2
(1)      8B : 06 E0 02                   add     r0, #2          ; for queue_put and queue_get
(1)      8E : B0 E1                      clr     r1
(1)      90 :                    queue_init_loop:
(1)      90 : 92 12                      lde     @rr2, r1
(1)      92 : A0 E2                      incw    rr2
(1)      94 : 0A FA                      djnz    r0, queue_init_loop
(1)      96 : 50 E3                      pop     r3
(1)      98 : 50 E2                      pop     r2
(1)      9A : 50 E0                      pop     r0
(1)      9C : AF                         ret
(1)      9D :
(1)      9D :                    ;;; [queue] Add an element to queue
(1)      9D :                    ;;; @param rr2 queue work space pointer
(1)      9D :                    ;;; @param r0 an element
(1)      9D :                    ;;; @return FLAGS.C 0 if queue is full
(1)      9D :                    queue_add:
(1)      9D : 70 E1                      push    r1
(1)      9F : 70 E4                      push    r4              ; save r1, r4
(1)      A1 : 82 12                      lde     r1, @rr2        ; queue_len
(1)      A3 : 1E                         inc     r1              ; queue_len++
(1)      A4 : A0 E2                      incw    rr2             ; rr2 points queue_size
(1)      A6 : 82 42                      lde     r4, @rr2        ; r4=queue_size
(1)      A8 : A2 14                      cp      r1, r4
(1)      AA : 80 E2                      decw    rr2                ; rr2 points queue_len
(1)      AC : 7B 05                      jr      c, queue_add_store ; queue_len < queue_size
(1)      AE : 50 E4                      pop     r4                 ; restore r1, r4
(1)      B0 : 50 E1                      pop     r1
(1)      B2 : AF                         ret                     ; return with FLAGS.C=0
(1)      B3 :                    queue_add_store:
(1)      B3 : 92 12                      lde     @rr2, r1        ; update queue_len
(1)      B5 : A0 E2                      incw    rr2
(1)      B7 : A0 E2                      incw    rr2             ; rr2 points to queue_put
(1)      B9 : 82 12                      lde     r1, @rr2        ; queue_put
(1)      BB : 70 E3                      push    r3              ; save rr2
(1)      BD : 70 E2                      push    r2
(1)      BF : A0 E2                      incw    rr2
(1)      C1 : A0 E2                      incw    rr2             ; rr2 points to queue_buf
(1)      C3 : 02 31                      add     r3, r1
(1)      C5 : 16 E2 00                   adc     r2, #0          ; rr2=&queue_buf[queue_put]
(1)      C8 : 92 02                      lde     @rr2, r0        ; store an element
(1)      CA : 50 E2                      pop     r2              ; restore rr2 points to queue_put
(1)      CC : 50 E3                      pop     r3
(1)      CE : 1E                         inc     r1              ; queue_put++
(1)      CF : A2 14                      cp      r1, r4
(1)      D1 : 7B 02                      jr      c, queue_add_update ; queue_put < queue_size
(1)      D3 : B0 E1                      clr     r1
(1)      D5 :                    queue_add_update:
(1)      D5 : 92 12                      lde     @rr2, r1        ; queue_put
(1)      D7 : 80 E2                      decw    rr2
(1)      D9 : 80 E2                      decw    rr2             ; rr2 points queue_len
(1)      DB : DF                         scf                     ; set carry flag
(1)      DC : 50 E4                      pop     r4              ; restpre r1, r4
(1)      DE : 50 E1                      pop     r1              ; restore r1
(1)      E0 : AF                         ret
(1)      E1 :
(1)      E1 :                    ;;; [queue] Remove an element from queue
(1)      E1 :                    ;;; @param rr2 queue work space pointer
(1)      E1 :                    ;;; @return r0 an element
(1)      E1 :                    ;;; @return FLAGS.C 0 if queue is empty
(1)      E1 :                    queue_remove:
(1)      E1 : 70 E1                      push    r1              ; save r1
(1)      E3 : 82 12                      lde     r1, @rr2        ; queue_len
(1)      E5 : 42 11                      or      r1, r1
(1)      E7 : EB 04                      jr      nz, queue_remove_elem ; queue_len > 0
(1)      E9 : CF                         rcf                           ; reset carry flag
(1)      EA : 50 E1                      pop     r1
(1)      EC : AF                         ret
(1)      ED :                    queue_remove_elem:
(1)      ED : 70 E4                      push    r4              ; save r4
(1)      EF : 00 E1                      dec     r1              ; queue_len--
(1)      F1 : 92 12                      lde     @rr2, r1        ; update queue_len
(1)      F3 : A0 E2                      incw    rr2
(1)      F5 : 82 42                      lde     r4, @rr2        ; r4=queue_size
(1)      F7 : A0 E2                      incw    rr2
(1)      F9 : A0 E2                      incw    rr2             ; rr2 points queue_get
(1)      FB : 70 E3                      push    r3
(1)      FD : 70 E2                      push    r2
(1)      FF : 82 12                      lde     r1, @rr2        ; queue_get
(1)     101 : A0 E2                      incw    rr2             ; rr2 points queue_buf
(1)     103 : 02 31                      add     r3, r1
(1)     105 : 16 E2 00                   adc     r2, #0          ; rr2=&queue_buf[queue_get]
(1)     108 : 82 02                      lde     r0, @rr2        ; read an element
(1)     10A : 50 E2                      pop     r2              ; restore rr2 points to queue_get
(1)     10C : 50 E3                      pop     r3
(1)     10E : 1E                         inc     r1              ; queue_get++
(1)     10F : A2 14                      cp      r1, r4
(1)     111 : 7B 02                      jr      c, queue_remove_update ; queue_get < queue_size
(1)     113 : B0 E1                      clr     r1
(1)     115 :                    queue_remove_update:
(1)     115 : 92 12                      lde     @rr2, r1        ; update queue_get
(1)     117 : 80 E2                      decw    rr2
(1)     119 : 80 E2                      decw    rr2
(1)     11B : 80 E2                      decw    rr2             ; rr2 points queue_len
(1)     11D : 50 E4                      pop     r4              ; restore r1, r4
(1)     11F : 50 E1                      pop     r1
(1)     121 : DF                         scf                     ; set carry
(1)     122 : AF                         ret
(1)     123 :
(1)     123 :                    ;;; Local Variables:
(1)     123 :                    ;;; mode: asm
(1)     123 :                    ;;; End:
(1)     123 :                    ;;; vim: set ft=asm et ts=4 sw=4:
        123 :
        123 :                            setrp   -1
        123 :                    isr_intr:
        123 : 70 E0                      push    r0
        125 : 82 0C                      lde     r0, @rr12       ; USARTS
        127 :                    isr_intr_receive:
        127 : 76 E0 02                   tm      r0, #ST_RxRDY_bm
        12A : 6B 05                      jr      z, isr_intr_recv_end
        12C : 82 0A                      lde     r0, @rr10       ; USARTD
        12E : D6 00 9D                   call    queue_add
        131 :                    isr_intr_recv_end:
        131 : 50 E0                      pop     r0
        133 : BF                         iret
