============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 26 2019  10:04:13 pm
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

      Instance       Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------
dsc_mul                562       1911         0        1911    <none> (D) 
  stoch2bin_out        119        537         0         537    <none> (D) 
    inc_add_36_16_1     23        108         0         108    <none> (D) 
  prg_b                145        457         0         457    <none> (D) 
    prg_ab             144        448         0         448    <none> (D) 
      ctr4              42        192         0         192    <none> (D) 
      comp8_c           34         85         0          85    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp8_b           34         85         0          85    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp8_a           34         85         0          85    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
  prg_c                148        457         0         457    <none> (D) 
    prg_ab             145        451         0         451    <none> (D) 
      ctr4              43        194         0         194    <none> (D) 
      comp8_c           34         85         0          85    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp8_b           34         85         0          85    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp8_a           34         85         0          85    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
  prg_a                146        452         0         452    <none> (D) 
    prg_ab             144        448         0         448    <none> (D) 
      ctr4              42        192         0         192    <none> (D) 
      comp8_c           34         85         0          85    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp8_b           34         85         0          85    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp8_a           34         85         0          85    <none> (D) 
        comp7            2          6         0           6    <none> (D) 
        comp6            2          6         0           6    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 

 (D) = wireload is default in technology library
