TOOL:	xrun(64)	22.03-s001: Started on Mar 20, 2024 at 17:16:24 -03
xrun(64): 22.03-s001: (c) Copyright 1995-2022 Cadence Design Systems, Inc.
file: control.sv
import typedefs::*;
              |
xmvlog: *E,NOPBIND (control.sv,15|14): Package typedefs could not be bound.
  input  opcode_t opcode , // opcode type name must be opcode_t
                |
xmvlog: *E,SVNOTY (control.sv,25|16): Syntactically this identifier appears to begin a datatype but it does not refer to a visible datatype in the current scope.
      else
         |
xmvlog: *E,NOTSTT (control.sv,38|9): expecting a statement [9(IEEE)].
      endmodule
              |
xmvlog: *E,NOTSTT (control.sv,43|14): expecting a statement [9(IEEE)].
	module worklib.control:sv
		errors: 3, warnings: 0
file: control_test.sv
import typedefs::*;
              |
xmvlog: *E,NOPBIND (control_test.sv,18|14): Package typedefs could not be bound.
	module worklib.control_test:sv
		errors: 1, warnings: 0
file: counter.sv
	module worklib.counter:sv
		errors: 0, warnings: 0
file: counter_test.sv
	module worklib.counter_test:sv
		errors: 0, warnings: 0
file: typedefs.sv
	package worklib.typedefs:sv
		errors: 0, warnings: 0
file: control.sv
  input  opcode_t opcode , // opcode type name must be opcode_t
                |
xmvlog: *E,SVNOTY (control.sv,25|16): Syntactically this identifier appears to begin a datatype but it does not refer to a visible datatype in the current scope.
      else
         |
xmvlog: *E,NOTSTT (control.sv,38|9): expecting a statement [9(IEEE)].
      endmodule
              |
xmvlog: *E,NOTSTT (control.sv,43|14): expecting a statement [9(IEEE)].
	module worklib.control:sv
		errors: 3, warnings: 0
file: control_test.sv
	module worklib.control_test:sv
		errors: 0, warnings: 0
file: counter.sv
module counter (
             |
xmvlog: *W,RECOME (counter.sv,1|13): recompiling design unit worklib.counter:sv.
	First compiled from line 1 of counter.sv.
	module worklib.counter:sv
		errors: 0, warnings: 1
file: counter_test.sv
module counter_test;
                  |
xmvlog: *W,RECOME (counter_test.sv,13|18): recompiling design unit worklib.counter_test:sv.
	First compiled from line 13 of counter_test.sv.
	module worklib.counter_test:sv
		errors: 0, warnings: 1
file: typedefs.sv
package typedefs;
               |
xmvlog: *W,RECOME (typedefs.sv,1|15): recompiling design unit worklib.typedefs:sv.
	First compiled from line 1 of typedefs.sv.
xmvlog: *E,DLCIRD: Circular dependency encountered for design unit 'worklib.typedefs:sv'.
	package worklib.typedefs:sv
		errors: 1, warnings: 1
	Total errors/warnings found outside modules and primitives:
		errors: 1, warnings: 0
xrun: *E,VLGERR: An error occurred during parsing.  Review the log file for errors with the code *E and fix those identified problems to proceed.  Exiting with code (status 1).
TOOL:	xrun(64)	22.03-s001: Exiting on Mar 20, 2024 at 17:16:25 -03  (total: 00:00:01)
TOOL:	xrun(64)	22.03-s001: Started on Mar 20, 2024 at 17:16:42 -03
xrun(64): 22.03-s001: (c) Copyright 1995-2022 Cadence Design Systems, Inc.
file: control.sv
import typedefs::*;
              |
xmvlog: *E,NOPBIND (control.sv,15|14): Package typedefs could not be bound.
  input  opcode_t opcode , // opcode type name must be opcode_t
                |
xmvlog: *E,SVNOTY (control.sv,25|16): Syntactically this identifier appears to begin a datatype but it does not refer to a visible datatype in the current scope.
      else
         |
xmvlog: *E,NOTSTT (control.sv,38|9): expecting a statement [9(IEEE)].
      endmodule
              |
xmvlog: *E,NOTSTT (control.sv,43|14): expecting a statement [9(IEEE)].
	module worklib.control:sv
		errors: 3, warnings: 0
file: control_test.sv
import typedefs::*;
              |
xmvlog: *E,NOPBIND (control_test.sv,18|14): Package typedefs could not be bound.
	module worklib.control_test:sv
		errors: 1, warnings: 0
file: counter.sv
	module worklib.counter:sv
		errors: 0, warnings: 0
file: counter_test.sv
	module worklib.counter_test:sv
		errors: 0, warnings: 0
file: typedefs.sv
	package worklib.typedefs:sv
		errors: 0, warnings: 0
	Total errors/warnings found outside modules and primitives:
		errors: 1, warnings: 0
xrun: *E,VLGERR: An error occurred during parsing.  Review the log file for errors with the code *E and fix those identified problems to proceed.  Exiting with code (status 1).
TOOL:	xrun(64)	22.03-s001: Exiting on Mar 20, 2024 at 17:16:43 -03  (total: 00:00:01)
TOOL:	xrun(64)	22.03-s001: Started on Mar 20, 2024 at 18:02:52 -03
xrun(64): 22.03-s001: (c) Copyright 1995-2022 Cadence Design Systems, Inc.
file: control.sv
import typedefs::*;
              |
xmvlog: *E,NOPBIND (control.sv,15|14): Package typedefs could not be bound.
  input  opcode_t opcode , // opcode type name must be opcode_t
                |
xmvlog: *E,SVNOTY (control.sv,25|16): Syntactically this identifier appears to begin a datatype but it does not refer to a visible datatype in the current scope.
  state_t state ;
              |
xmvlog: *E,ILLPDL (control.sv,34|14): Mixing of ansi & non-ansi style port declaration is not legal.
        end
          |
xmvlog: *E,EXPSMC (control.sv,88|10): expecting a semicolon (';') [9.2.2(IEEE)].
	module worklib.control:sv
		errors: 3, warnings: 0
file: control_test.sv
import typedefs::*;
              |
xmvlog: *E,NOPBIND (control_test.sv,18|14): Package typedefs could not be bound.
	module worklib.control_test:sv
		errors: 1, warnings: 0
file: typedefs.sv
	package worklib.typedefs:sv
		errors: 0, warnings: 0
	Total errors/warnings found outside modules and primitives:
		errors: 1, warnings: 0
xrun: *E,VLGERR: An error occurred during parsing.  Review the log file for errors with the code *E and fix those identified problems to proceed.  Exiting with code (status 1).
TOOL:	xrun(64)	22.03-s001: Exiting on Mar 20, 2024 at 18:02:53 -03  (total: 00:00:01)
TOOL:	xrun(64)	22.03-s001: Started on Mar 20, 2024 at 18:06:23 -03
xrun(64): 22.03-s001: (c) Copyright 1995-2022 Cadence Design Systems, Inc.
file: control.sv
        end
          |
xmvlog: *E,EXPSMC (control.sv,88|10): expecting a semicolon (';') [9.2.2(IEEE)].
	module worklib.control:sv
		errors: 1, warnings: 0
file: control_test.sv
	module worklib.control_test:sv
		errors: 0, warnings: 0
xrun: *E,VLGERR: An error occurred during parsing.  Review the log file for errors with the code *E and fix those identified problems to proceed.  Exiting with code (status 1).
TOOL:	xrun(64)	22.03-s001: Exiting on Mar 20, 2024 at 18:06:23 -03  (total: 00:00:00)
TOOL:	xrun(64)	22.03-s001: Started on Mar 20, 2024 at 18:07:13 -03
xrun(64): 22.03-s001: (c) Copyright 1995-2022 Cadence Design Systems, Inc.
file: control.sv
      OP_FETCH : begin
             |
xmvlog: *E,UNDIDN (control.sv,68|13): 'OP_FETCH': undeclared identifier [12.5(IEEE)].
	module worklib.control:sv
		errors: 1, warnings: 0
xrun: *E,VLGERR: An error occurred during parsing.  Review the log file for errors with the code *E and fix those identified problems to proceed.  Exiting with code (status 1).
TOOL:	xrun(64)	22.03-s001: Exiting on Mar 20, 2024 at 18:07:14 -03  (total: 00:00:01)
TOOL:	xrun(64)	22.03-s001: Started on Mar 20, 2024 at 18:09:23 -03
xrun(64): 22.03-s001: (c) Copyright 1995-2022 Cadence Design Systems, Inc.
file: typedefs.sv
	package worklib.typedefs:sv
		errors: 0, warnings: 0
file: control.sv
      OP_ADDR : begin
            |
xmvlog: *E,UNDIDN (control.sv,62|12): 'OP_ADDR': undeclared identifier [12.5(IEEE)].
	module worklib.control:sv
		errors: 1, warnings: 0
file: control_test.sv
	module worklib.control_test:sv
		errors: 0, warnings: 0
xrun: *E,VLGERR: An error occurred during parsing.  Review the log file for errors with the code *E and fix those identified problems to proceed.  Exiting with code (status 1).
TOOL:	xrun(64)	22.03-s001: Exiting on Mar 20, 2024 at 18:09:23 -03  (total: 00:00:00)
TOOL:	xrun(64)	22.03-s001: Started on Mar 20, 2024 at 18:10:21 -03
xrun(64): 22.03-s001: (c) Copyright 1995-2022 Cadence Design Systems, Inc.
file: typedefs.sv
	package worklib.typedefs:sv
		errors: 0, warnings: 0
file: control.sv
	module worklib.control:sv
		errors: 0, warnings: 0
file: control_test.sv
	module worklib.control_test:sv
		errors: 0, warnings: 0
		Caching library 'worklib' ....... Done
	Elaborating the design hierarchy:
	Top level design units:
		typedefs
		$unit_0x66d70c0b
		control_test
xmelab: *W,DSEMEL: This SystemVerilog design will be simulated as per IEEE 1800-2009 SystemVerilog simulation semantics. Use -disable_sem2009 option for turning off SV 2009 simulation semantics.
	Building instance overlay tables: .................... Done
	Generating native compiled code:
		worklib.control_test:sv <0x6645b887>
			streams:  20, words: 20376
		worklib.control:sv <0x6fff2e23>
			streams:   5, words:  7335
	Building instance specific data structures.
	Loading native compiled code:     .................... Done
	Design hierarchy summary:
		                   Instances  Unique
		Modules:                   2       2
		Verilog packages:          1       1
		Registers:                27      27
		Scalar wires:             19       -
		Vectored wires:            4       -
		Always blocks:             3       3
		Initial blocks:            4       4
		Cont. assignments:         4       5
		Pseudo assignments:       11      11
		Compilation units:         1       1
		Simulation timescale:  100ps
	Writing initial simulation snapshot: worklib.control_test:sv
Loading snapshot worklib.control_test:sv .................... Done
xmsim: *W,DSEM2009: This SystemVerilog design is simulated as per IEEE 1800-2009 SystemVerilog simulation semantics. Use -disable_sem2009 option for turning off SV 2009 simulation semantics.
xcelium> source /home/cadence/cadence/installsXCELIUM2203/tools/xcelium/files/xmsimrc
xcelium> run
    0.0ns rst_=1 ph= 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
    5.0ns rst_=0 ph=INST_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   15.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   20.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=HLT rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   30.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   40.0ns rst_=1 ph=IDLE 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   50.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
CONTROLLER TEST FAILED
{mem_rd,load_ir,halt,inc_pc,load_ac,load_pc,mem_wr}
is        0001000
should be 0011000
state: OP_ADDR   opcode: HLT  zero: 0
Simulation stopped via $stop(1) at time 55 NS + 0
./control_test.sv:91         $stop;
xcelium> TOOL:	xrun(64)	22.03-s001: Exiting on Mar 20, 2024 at 18:10:23 -03  (total: 00:00:02)
TOOL:	xrun(64)	22.03-s001: Started on Mar 20, 2024 at 18:14:17 -03
xrun(64): 22.03-s001: (c) Copyright 1995-2022 Cadence Design Systems, Inc.
Recompiling... reason: file './control.sv' is newer than expected.
	expected: Wed Mar 20 18:10:20 2024
	actual:   Wed Mar 20 18:14:16 2024
file: control.sv
	module worklib.control:sv
		errors: 0, warnings: 0
		Caching library 'worklib' ....... Done
	Elaborating the design hierarchy:
	Top level design units:
		typedefs
		$unit_0x66d70c0b
		control_test
xmelab: *W,DSEMEL: This SystemVerilog design will be simulated as per IEEE 1800-2009 SystemVerilog simulation semantics. Use -disable_sem2009 option for turning off SV 2009 simulation semantics.
	Building instance overlay tables: .................... Done
	Generating native compiled code:
		worklib.control_test:sv <0x6645b887>
			streams:  20, words: 20376
		worklib.control:sv <0x6fff2e23>
			streams:   5, words:  7335
	Building instance specific data structures.
	Loading native compiled code:     .................... Done
	Design hierarchy summary:
		                   Instances  Unique
		Modules:                   2       2
		Verilog packages:          1       1
		Registers:                27      27
		Scalar wires:             19       -
		Vectored wires:            4       -
		Always blocks:             3       3
		Initial blocks:            4       4
		Cont. assignments:         4       5
		Pseudo assignments:       11      11
		Compilation units:         1       1
		Simulation timescale:  100ps
	Writing initial simulation snapshot: worklib.control_test:sv
Loading snapshot worklib.control_test:sv .................... Done
xmsim: *W,DSEM2009: This SystemVerilog design is simulated as per IEEE 1800-2009 SystemVerilog simulation semantics. Use -disable_sem2009 option for turning off SV 2009 simulation semantics.
xcelium> source /home/cadence/cadence/installsXCELIUM2203/tools/xcelium/files/xmsimrc
xcelium> run
    0.0ns rst_=1 ph= 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
    5.0ns rst_=0 ph=INST_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   15.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   20.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=HLT rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   30.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   40.0ns rst_=1 ph=IDLE 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   50.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
CONTROLLER TEST FAILED
{mem_rd,load_ir,halt,inc_pc,load_ac,load_pc,mem_wr}
is        0001000
should be 0011000
state: OP_ADDR   opcode: HLT  zero: 0
Simulation stopped via $stop(1) at time 55 NS + 0
./control_test.sv:91         $stop;
xcelium> TOOL:	xrun(64)	22.03-s001: Exiting on Mar 20, 2024 at 18:14:18 -03  (total: 00:00:01)
TOOL:	xrun(64)	22.03-s001: Started on Mar 20, 2024 at 18:17:47 -03
xrun(64): 22.03-s001: (c) Copyright 1995-2022 Cadence Design Systems, Inc.
Recompiling... reason: file './control.sv' is newer than expected.
	expected: Wed Mar 20 18:14:16 2024
	actual:   Wed Mar 20 18:17:45 2024
file: control.sv
	module worklib.control:sv
		errors: 0, warnings: 0
		Caching library 'worklib' ....... Done
	Elaborating the design hierarchy:
	Top level design units:
		typedefs
		$unit_0x66d70c0b
		control_test
xmelab: *W,DSEMEL: This SystemVerilog design will be simulated as per IEEE 1800-2009 SystemVerilog simulation semantics. Use -disable_sem2009 option for turning off SV 2009 simulation semantics.
	Building instance overlay tables: .................... Done
	Generating native compiled code:
		worklib.control_test:sv <0x5f413d66>
			streams:  20, words: 20376
		worklib.control:sv <0x2774122c>
			streams:   5, words:  7396
	Building instance specific data structures.
	Loading native compiled code:     .................... Done
	Design hierarchy summary:
		                   Instances  Unique
		Modules:                   2       2
		Verilog packages:          1       1
		Registers:                27      27
		Scalar wires:             19       -
		Vectored wires:            4       -
		Always blocks:             3       3
		Initial blocks:            4       4
		Cont. assignments:         4       5
		Pseudo assignments:       11      11
		Compilation units:         1       1
		Simulation timescale:  100ps
	Writing initial simulation snapshot: worklib.control_test:sv
Loading snapshot worklib.control_test:sv .................... Done
xmsim: *W,DSEM2009: This SystemVerilog design is simulated as per IEEE 1800-2009 SystemVerilog simulation semantics. Use -disable_sem2009 option for turning off SV 2009 simulation semantics.
xcelium> source /home/cadence/cadence/installsXCELIUM2203/tools/xcelium/files/xmsimrc
xcelium> run
    0.0ns rst_=1 ph= 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
    5.0ns rst_=0 ph=INST_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   15.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   20.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=HLT rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   30.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   40.0ns rst_=1 ph=IDLE 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   50.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=1 inc=1 l_ac=0 l_pc=0 wr=0
   60.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   70.0ns rst_=1 ph=ALU_OP 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   80.0ns rst_=1 ph=STORE 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
   90.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  100.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=HLT rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  110.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  120.0ns rst_=1 ph=IDLE 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  130.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=1 inc=1 l_ac=0 l_pc=0 wr=0
  140.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  150.0ns rst_=1 ph=ALU_OP 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  160.0ns rst_=1 ph=STORE 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  165.0ns rst_=1 ph=STORE 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  170.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  180.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=SKZ rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  190.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  200.0ns rst_=1 ph=IDLE 	 zer=0 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  210.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
  220.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  230.0ns rst_=1 ph=ALU_OP 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  240.0ns rst_=1 ph=STORE 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  245.0ns rst_=1 ph=STORE 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  250.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=ADD rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  260.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  270.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  280.0ns rst_=1 ph=IDLE 	 zer=0 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  290.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=ADD rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
  300.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  310.0ns rst_=1 ph=ALU_OP 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  320.0ns rst_=1 ph=STORE 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  325.0ns rst_=1 ph=STORE 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  330.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=AND rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  340.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  350.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  360.0ns rst_=1 ph=IDLE 	 zer=0 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  370.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=AND rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
  380.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  390.0ns rst_=1 ph=ALU_OP 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  400.0ns rst_=1 ph=STORE 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  405.0ns rst_=1 ph=STORE 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  410.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=XOR rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  420.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  430.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  440.0ns rst_=1 ph=IDLE 	 zer=0 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  450.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=XOR rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
  460.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  470.0ns rst_=1 ph=ALU_OP 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  480.0ns rst_=1 ph=STORE 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  485.0ns rst_=1 ph=STORE 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  490.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=LDA rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  500.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  510.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  520.0ns rst_=1 ph=IDLE 	 zer=0 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  530.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=LDA rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
  540.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  550.0ns rst_=1 ph=ALU_OP 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  560.0ns rst_=1 ph=STORE 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  565.0ns rst_=1 ph=STORE 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
  570.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  580.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=STO rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  590.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  600.0ns rst_=1 ph=IDLE 	 zer=0 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  610.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
  620.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  630.0ns rst_=1 ph=ALU_OP 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  640.0ns rst_=1 ph=STORE 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
  645.0ns rst_=1 ph=STORE 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
  650.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  660.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=JMP rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  670.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  680.0ns rst_=1 ph=IDLE 	 zer=0 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  690.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
  700.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  710.0ns rst_=1 ph=ALU_OP 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=1 wr=0
  720.0ns rst_=1 ph=STORE 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
  725.0ns rst_=1 ph=STORE 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  730.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  740.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=HLT rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  750.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  760.0ns rst_=1 ph=IDLE 	 zer=1 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  770.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=HLT rd=0 l_ir=0 hlt=1 inc=1 l_ac=0 l_pc=0 wr=0
  780.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  790.0ns rst_=1 ph=ALU_OP 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  800.0ns rst_=1 ph=STORE 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  805.0ns rst_=1 ph=STORE 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  810.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  820.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=SKZ rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  830.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  840.0ns rst_=1 ph=IDLE 	 zer=1 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  850.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
  860.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  870.0ns rst_=1 ph=ALU_OP 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
  880.0ns rst_=1 ph=STORE 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  885.0ns rst_=1 ph=STORE 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  890.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=ADD rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  900.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  910.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  920.0ns rst_=1 ph=IDLE 	 zer=1 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  930.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=ADD rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
  940.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  950.0ns rst_=1 ph=ALU_OP 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  960.0ns rst_=1 ph=STORE 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  965.0ns rst_=1 ph=STORE 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
  970.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=AND rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  980.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
  990.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1000.0ns rst_=1 ph=IDLE 	 zer=1 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1010.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=AND rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 1020.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1030.0ns rst_=1 ph=ALU_OP 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1040.0ns rst_=1 ph=STORE 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1045.0ns rst_=1 ph=STORE 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1050.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=XOR rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1060.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1070.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1080.0ns rst_=1 ph=IDLE 	 zer=1 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1090.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=XOR rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 1100.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1110.0ns rst_=1 ph=ALU_OP 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1120.0ns rst_=1 ph=STORE 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1125.0ns rst_=1 ph=STORE 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1130.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=LDA rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1140.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1150.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1160.0ns rst_=1 ph=IDLE 	 zer=1 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1170.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=LDA rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 1180.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1190.0ns rst_=1 ph=ALU_OP 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1200.0ns rst_=1 ph=STORE 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1205.0ns rst_=1 ph=STORE 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 1210.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1220.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=STO rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1230.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1240.0ns rst_=1 ph=IDLE 	 zer=1 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1250.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 1260.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1270.0ns rst_=1 ph=ALU_OP 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1280.0ns rst_=1 ph=STORE 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 1285.0ns rst_=1 ph=STORE 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 1290.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1300.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=JMP rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1310.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1320.0ns rst_=1 ph=IDLE 	 zer=1 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1330.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 1340.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1350.0ns rst_=1 ph=ALU_OP 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=1 wr=0
 1360.0ns rst_=1 ph=STORE 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 1365.0ns rst_=1 ph=STORE 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1370.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1380.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=HLT rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1390.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1400.0ns rst_=1 ph=IDLE 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1410.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=1 inc=1 l_ac=0 l_pc=0 wr=0
 1420.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1430.0ns rst_=1 ph=ALU_OP 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1440.0ns rst_=1 ph=STORE 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1445.0ns rst_=1 ph=STORE 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1450.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1460.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=SKZ rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1470.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1480.0ns rst_=1 ph=IDLE 	 zer=0 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1490.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 1500.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1510.0ns rst_=1 ph=ALU_OP 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1520.0ns rst_=1 ph=STORE 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1525.0ns rst_=1 ph=STORE 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1530.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=ADD rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1540.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1550.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1560.0ns rst_=1 ph=IDLE 	 zer=0 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1570.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=ADD rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 1580.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1590.0ns rst_=1 ph=ALU_OP 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1600.0ns rst_=1 ph=STORE 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1605.0ns rst_=1 ph=STORE 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1610.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=AND rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1620.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1630.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1640.0ns rst_=1 ph=IDLE 	 zer=0 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1650.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=AND rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 1660.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1670.0ns rst_=1 ph=ALU_OP 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1680.0ns rst_=1 ph=STORE 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1685.0ns rst_=1 ph=STORE 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1690.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=XOR rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1700.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1710.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1720.0ns rst_=1 ph=IDLE 	 zer=0 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1730.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=XOR rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 1740.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1750.0ns rst_=1 ph=ALU_OP 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1760.0ns rst_=1 ph=STORE 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1765.0ns rst_=1 ph=STORE 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1770.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=LDA rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1780.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1790.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1800.0ns rst_=1 ph=IDLE 	 zer=0 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1810.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=LDA rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 1820.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1830.0ns rst_=1 ph=ALU_OP 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1840.0ns rst_=1 ph=STORE 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 1845.0ns rst_=1 ph=STORE 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 1850.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1860.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=STO rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1870.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1880.0ns rst_=1 ph=IDLE 	 zer=0 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1890.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 1900.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1910.0ns rst_=1 ph=ALU_OP 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1920.0ns rst_=1 ph=STORE 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 1925.0ns rst_=1 ph=STORE 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 1930.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1940.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=JMP rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1950.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1960.0ns rst_=1 ph=IDLE 	 zer=0 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1970.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 1980.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 1990.0ns rst_=1 ph=ALU_OP 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=1 wr=0
 2000.0ns rst_=1 ph=STORE 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 2005.0ns rst_=1 ph=STORE 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2010.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2020.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=HLT rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2030.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2040.0ns rst_=1 ph=IDLE 	 zer=1 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2050.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=HLT rd=0 l_ir=0 hlt=1 inc=1 l_ac=0 l_pc=0 wr=0
 2060.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2070.0ns rst_=1 ph=ALU_OP 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2080.0ns rst_=1 ph=STORE 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2085.0ns rst_=1 ph=STORE 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2090.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2100.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=SKZ rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2110.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2120.0ns rst_=1 ph=IDLE 	 zer=1 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2130.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 2140.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2150.0ns rst_=1 ph=ALU_OP 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 2160.0ns rst_=1 ph=STORE 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2165.0ns rst_=1 ph=STORE 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2170.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=ADD rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2180.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2190.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2200.0ns rst_=1 ph=IDLE 	 zer=1 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2210.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=ADD rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 2220.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2230.0ns rst_=1 ph=ALU_OP 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2240.0ns rst_=1 ph=STORE 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2245.0ns rst_=1 ph=STORE 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2250.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=AND rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2260.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2270.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2280.0ns rst_=1 ph=IDLE 	 zer=1 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2290.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=AND rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 2300.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2310.0ns rst_=1 ph=ALU_OP 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2320.0ns rst_=1 ph=STORE 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2325.0ns rst_=1 ph=STORE 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2330.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=XOR rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2340.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2350.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2360.0ns rst_=1 ph=IDLE 	 zer=1 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2370.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=XOR rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 2380.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2390.0ns rst_=1 ph=ALU_OP 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2400.0ns rst_=1 ph=STORE 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2405.0ns rst_=1 ph=STORE 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2410.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=LDA rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2420.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2430.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2440.0ns rst_=1 ph=IDLE 	 zer=1 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2450.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=LDA rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 2460.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2470.0ns rst_=1 ph=ALU_OP 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2480.0ns rst_=1 ph=STORE 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2485.0ns rst_=1 ph=STORE 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 2490.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2500.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=STO rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2510.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2520.0ns rst_=1 ph=IDLE 	 zer=1 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2530.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 2540.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2550.0ns rst_=1 ph=ALU_OP 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2560.0ns rst_=1 ph=STORE 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 2565.0ns rst_=1 ph=STORE 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 2570.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2580.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=JMP rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2590.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2600.0ns rst_=1 ph=IDLE 	 zer=1 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2610.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 2620.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2630.0ns rst_=1 ph=ALU_OP 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=1 wr=0
 2640.0ns rst_=1 ph=STORE 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 2645.0ns rst_=1 ph=STORE 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2650.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2660.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=HLT rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2670.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2680.0ns rst_=1 ph=IDLE 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2690.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=1 inc=1 l_ac=0 l_pc=0 wr=0
 2700.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2710.0ns rst_=1 ph=ALU_OP 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2720.0ns rst_=1 ph=STORE 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2725.0ns rst_=1 ph=STORE 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2730.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2740.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=SKZ rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2750.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2760.0ns rst_=1 ph=IDLE 	 zer=0 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2770.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 2780.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2790.0ns rst_=1 ph=ALU_OP 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2800.0ns rst_=1 ph=STORE 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2805.0ns rst_=1 ph=STORE 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2810.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=ADD rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2820.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2830.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2840.0ns rst_=1 ph=IDLE 	 zer=0 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2850.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=ADD rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 2860.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2870.0ns rst_=1 ph=ALU_OP 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2880.0ns rst_=1 ph=STORE 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2885.0ns rst_=1 ph=STORE 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2890.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=AND rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2900.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2910.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2920.0ns rst_=1 ph=IDLE 	 zer=0 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2930.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=AND rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 2940.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2950.0ns rst_=1 ph=ALU_OP 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2960.0ns rst_=1 ph=STORE 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2965.0ns rst_=1 ph=STORE 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 2970.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=XOR rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2980.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 2990.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3000.0ns rst_=1 ph=IDLE 	 zer=0 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3010.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=XOR rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 3020.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3030.0ns rst_=1 ph=ALU_OP 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3040.0ns rst_=1 ph=STORE 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3045.0ns rst_=1 ph=STORE 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3050.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=LDA rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3060.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3070.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3080.0ns rst_=1 ph=IDLE 	 zer=0 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3090.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=LDA rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 3100.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3110.0ns rst_=1 ph=ALU_OP 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3120.0ns rst_=1 ph=STORE 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3125.0ns rst_=1 ph=STORE 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 3130.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3140.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=STO rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3150.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3160.0ns rst_=1 ph=IDLE 	 zer=0 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3170.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 3180.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3190.0ns rst_=1 ph=ALU_OP 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3200.0ns rst_=1 ph=STORE 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 3205.0ns rst_=1 ph=STORE 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 3210.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3220.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=JMP rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3230.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3240.0ns rst_=1 ph=IDLE 	 zer=0 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3250.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 3260.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3270.0ns rst_=1 ph=ALU_OP 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=1 wr=0
 3280.0ns rst_=1 ph=STORE 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 3285.0ns rst_=1 ph=STORE 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3290.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3300.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=HLT rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3310.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3320.0ns rst_=1 ph=IDLE 	 zer=1 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3330.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=HLT rd=0 l_ir=0 hlt=1 inc=1 l_ac=0 l_pc=0 wr=0
 3340.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3350.0ns rst_=1 ph=ALU_OP 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3360.0ns rst_=1 ph=STORE 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3365.0ns rst_=1 ph=STORE 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3370.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3380.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=SKZ rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3390.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3400.0ns rst_=1 ph=IDLE 	 zer=1 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3410.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 3420.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3430.0ns rst_=1 ph=ALU_OP 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 3440.0ns rst_=1 ph=STORE 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3445.0ns rst_=1 ph=STORE 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3450.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=ADD rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3460.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3470.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3480.0ns rst_=1 ph=IDLE 	 zer=1 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3490.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=ADD rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 3500.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3510.0ns rst_=1 ph=ALU_OP 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3520.0ns rst_=1 ph=STORE 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3525.0ns rst_=1 ph=STORE 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3530.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=AND rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3540.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3550.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3560.0ns rst_=1 ph=IDLE 	 zer=1 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3570.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=AND rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 3580.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3590.0ns rst_=1 ph=ALU_OP 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3600.0ns rst_=1 ph=STORE 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3605.0ns rst_=1 ph=STORE 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3610.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=XOR rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3620.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3630.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3640.0ns rst_=1 ph=IDLE 	 zer=1 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3650.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=XOR rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 3660.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3670.0ns rst_=1 ph=ALU_OP 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3680.0ns rst_=1 ph=STORE 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3685.0ns rst_=1 ph=STORE 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3690.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=LDA rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3700.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3710.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3720.0ns rst_=1 ph=IDLE 	 zer=1 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3730.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=LDA rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 3740.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3750.0ns rst_=1 ph=ALU_OP 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3760.0ns rst_=1 ph=STORE 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 3765.0ns rst_=1 ph=STORE 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 3770.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3780.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=STO rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3790.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3800.0ns rst_=1 ph=IDLE 	 zer=1 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3810.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 3820.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3830.0ns rst_=1 ph=ALU_OP 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3840.0ns rst_=1 ph=STORE 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 3845.0ns rst_=1 ph=STORE 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 3850.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3860.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=JMP rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3870.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3880.0ns rst_=1 ph=IDLE 	 zer=1 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3890.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 3900.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3910.0ns rst_=1 ph=ALU_OP 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=1 wr=0
 3920.0ns rst_=1 ph=STORE 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 3925.0ns rst_=1 ph=STORE 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3930.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3940.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=HLT rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3950.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3960.0ns rst_=1 ph=IDLE 	 zer=0 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3970.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=HLT rd=0 l_ir=0 hlt=1 inc=1 l_ac=0 l_pc=0 wr=0
 3980.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 3990.0ns rst_=1 ph=ALU_OP 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4000.0ns rst_=1 ph=STORE 	 zer=0 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4005.0ns rst_=1 ph=STORE 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4010.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4020.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=SKZ rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4030.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4040.0ns rst_=1 ph=IDLE 	 zer=0 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4050.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 4060.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4070.0ns rst_=1 ph=ALU_OP 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4080.0ns rst_=1 ph=STORE 	 zer=0 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4085.0ns rst_=1 ph=STORE 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4090.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=ADD rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4100.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4110.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4120.0ns rst_=1 ph=IDLE 	 zer=0 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4130.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=ADD rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 4140.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4150.0ns rst_=1 ph=ALU_OP 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4160.0ns rst_=1 ph=STORE 	 zer=0 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4165.0ns rst_=1 ph=STORE 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4170.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=AND rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4180.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4190.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4200.0ns rst_=1 ph=IDLE 	 zer=0 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4210.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=AND rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 4220.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4230.0ns rst_=1 ph=ALU_OP 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4240.0ns rst_=1 ph=STORE 	 zer=0 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4245.0ns rst_=1 ph=STORE 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4250.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=XOR rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4260.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4270.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4280.0ns rst_=1 ph=IDLE 	 zer=0 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4290.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=XOR rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 4300.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4310.0ns rst_=1 ph=ALU_OP 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4320.0ns rst_=1 ph=STORE 	 zer=0 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4325.0ns rst_=1 ph=STORE 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4330.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=LDA rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4340.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4350.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4360.0ns rst_=1 ph=IDLE 	 zer=0 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4370.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=LDA rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 4380.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4390.0ns rst_=1 ph=ALU_OP 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4400.0ns rst_=1 ph=STORE 	 zer=0 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4405.0ns rst_=1 ph=STORE 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 4410.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4420.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=STO rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4430.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4440.0ns rst_=1 ph=IDLE 	 zer=0 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4450.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 4460.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4470.0ns rst_=1 ph=ALU_OP 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4480.0ns rst_=1 ph=STORE 	 zer=0 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 4485.0ns rst_=1 ph=STORE 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 4490.0ns rst_=1 ph=INST_ADDR 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4500.0ns rst_=1 ph=INST_FETCH 	 zer=0 op=JMP rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4510.0ns rst_=1 ph=INST_LOAD 	 zer=0 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4520.0ns rst_=1 ph=IDLE 	 zer=0 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4530.0ns rst_=1 ph=OP_ADDR 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 4540.0ns rst_=1 ph=OP_FETCH 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4550.0ns rst_=1 ph=ALU_OP 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=1 wr=0
 4560.0ns rst_=1 ph=STORE 	 zer=0 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 4565.0ns rst_=1 ph=STORE 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4570.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4580.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=HLT rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4590.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4600.0ns rst_=1 ph=IDLE 	 zer=1 op=HLT rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4610.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=HLT rd=0 l_ir=0 hlt=1 inc=1 l_ac=0 l_pc=0 wr=0
 4620.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4630.0ns rst_=1 ph=ALU_OP 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4640.0ns rst_=1 ph=STORE 	 zer=1 op=HLT rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4645.0ns rst_=1 ph=STORE 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4650.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4660.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=SKZ rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4670.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4680.0ns rst_=1 ph=IDLE 	 zer=1 op=SKZ rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4690.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 4700.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4710.0ns rst_=1 ph=ALU_OP 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 4720.0ns rst_=1 ph=STORE 	 zer=1 op=SKZ rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4725.0ns rst_=1 ph=STORE 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4730.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=ADD rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4740.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4750.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4760.0ns rst_=1 ph=IDLE 	 zer=1 op=ADD rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4770.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=ADD rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 4780.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4790.0ns rst_=1 ph=ALU_OP 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4800.0ns rst_=1 ph=STORE 	 zer=1 op=ADD rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4805.0ns rst_=1 ph=STORE 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4810.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=AND rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4820.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4830.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4840.0ns rst_=1 ph=IDLE 	 zer=1 op=AND rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4850.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=AND rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 4860.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4870.0ns rst_=1 ph=ALU_OP 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4880.0ns rst_=1 ph=STORE 	 zer=1 op=AND rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4885.0ns rst_=1 ph=STORE 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4890.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=XOR rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4900.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4910.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4920.0ns rst_=1 ph=IDLE 	 zer=1 op=XOR rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4930.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=XOR rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 4940.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4950.0ns rst_=1 ph=ALU_OP 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4960.0ns rst_=1 ph=STORE 	 zer=1 op=XOR rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4965.0ns rst_=1 ph=STORE 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 4970.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=LDA rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4980.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 4990.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5000.0ns rst_=1 ph=IDLE 	 zer=1 op=LDA rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5010.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=LDA rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 5020.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5030.0ns rst_=1 ph=ALU_OP 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 5040.0ns rst_=1 ph=STORE 	 zer=1 op=LDA rd=1 l_ir=0 hlt=0 inc=0 l_ac=1 l_pc=0 wr=0
 5045.0ns rst_=1 ph=STORE 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 5050.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5060.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=STO rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5070.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5080.0ns rst_=1 ph=IDLE 	 zer=1 op=STO rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5090.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 5100.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5110.0ns rst_=1 ph=ALU_OP 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5120.0ns rst_=1 ph=STORE 	 zer=1 op=STO rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=1
 5125.0ns rst_=1 ph=STORE 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
 5130.0ns rst_=1 ph=INST_ADDR 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5140.0ns rst_=1 ph=INST_FETCH 	 zer=1 op=JMP rd=1 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5150.0ns rst_=1 ph=INST_LOAD 	 zer=1 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5160.0ns rst_=1 ph=IDLE 	 zer=1 op=JMP rd=1 l_ir=1 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5170.0ns rst_=1 ph=OP_ADDR 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=0 wr=0
 5180.0ns rst_=1 ph=OP_FETCH 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=0 wr=0
 5190.0ns rst_=1 ph=ALU_OP 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=0 l_ac=0 l_pc=1 wr=0
 5200.0ns rst_=1 ph=STORE 	 zer=1 op=JMP rd=0 l_ir=0 hlt=0 inc=1 l_ac=0 l_pc=1 wr=0
CONTROLLER TEST PASSED
Simulation complete via $finish(1) at time 5205 NS + 0
./control_test.sv:100     $finish;
xcelium> exit
TOOL:	xrun(64)	22.03-s001: Exiting on Mar 20, 2024 at 18:17:48 -03  (total: 00:00:01)
