Fitter report for Project2-SCProc
Sun Nov 27 17:04:17 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. Other Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+-------------------------------------+-------------------------------------------------+
; Fitter Status                       ; Successful - Sun Nov 27 17:04:17 2016           ;
; Quartus II 64-Bit Version           ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                       ; Project2-SCProc                                 ;
; Top-level Entity Name               ; Project2                                        ;
; Family                              ; Cyclone V                                       ;
; Device                              ; 5CEBA4F23C7                                     ;
; Timing Models                       ; Final                                           ;
; Logic utilization (in ALMs)         ; 974 / 18,480 ( 5 % )                            ;
; Total registers                     ; 777                                             ;
; Total pins                          ; 54 / 224 ( 24 % )                               ;
; Total virtual pins                  ; 0                                               ;
; Total block memory bits             ; 65,536 / 3,153,920 ( 2 % )                      ;
; Total DSP Blocks                    ; 0 / 66 ( 0 % )                                  ;
; Total HSSI RX PCSs                  ; 0                                               ;
; Total HSSI PMA RX Deserializers     ; 0                                               ;
; Total HSSI PMA RX ATT Deserializers ; 0                                               ;
; Total HSSI TX PCSs                  ; 0                                               ;
; Total HSSI PMA TX Serializers       ; 0                                               ;
; Total HSSI PMA TX ATT Serializers   ; 0                                               ;
; Total PLLs                          ; 0 / 4 ( 0 % )                                   ;
; Total DLLs                          ; 0 / 4 ( 0 % )                                   ;
+-------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LEDR[0]  ; Missing drive strength and slew rate ;
; LEDR[1]  ; Missing drive strength and slew rate ;
; LEDR[2]  ; Missing drive strength and slew rate ;
; LEDR[3]  ; Missing drive strength and slew rate ;
; LEDR[4]  ; Missing drive strength and slew rate ;
; LEDR[5]  ; Missing drive strength and slew rate ;
; LEDR[6]  ; Missing drive strength and slew rate ;
; LEDR[7]  ; Missing drive strength and slew rate ;
; LEDR[8]  ; Missing drive strength and slew rate ;
; LEDR[9]  ; Missing drive strength and slew rate ;
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength and slew rate ;
; HEX0[4]  ; Missing drive strength and slew rate ;
; HEX0[5]  ; Missing drive strength and slew rate ;
; HEX0[6]  ; Missing drive strength and slew rate ;
; HEX1[0]  ; Missing drive strength and slew rate ;
; HEX1[1]  ; Missing drive strength and slew rate ;
; HEX1[2]  ; Missing drive strength and slew rate ;
; HEX1[3]  ; Missing drive strength and slew rate ;
; HEX1[4]  ; Missing drive strength and slew rate ;
; HEX1[5]  ; Missing drive strength and slew rate ;
; HEX1[6]  ; Missing drive strength and slew rate ;
; HEX2[0]  ; Missing drive strength and slew rate ;
; HEX2[1]  ; Missing drive strength and slew rate ;
; HEX2[2]  ; Missing drive strength and slew rate ;
; HEX2[3]  ; Missing drive strength and slew rate ;
; HEX2[4]  ; Missing drive strength and slew rate ;
; HEX2[5]  ; Missing drive strength and slew rate ;
; HEX2[6]  ; Missing drive strength and slew rate ;
; HEX3[0]  ; Missing drive strength and slew rate ;
; HEX3[1]  ; Missing drive strength and slew rate ;
; HEX3[2]  ; Missing drive strength and slew rate ;
; HEX3[3]  ; Missing drive strength and slew rate ;
; HEX3[4]  ; Missing drive strength and slew rate ;
; HEX3[5]  ; Missing drive strength and slew rate ;
; HEX3[6]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                          ;
+------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------+------------------+-----------------------+
; Node                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                     ; Destination Port ; Destination Port Name ;
+------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------+------------------+-----------------------+
; ClockDivider:clk_divider|clk_out~CLKENA0 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                      ;                  ;                       ;
; DataMemory:datamem|hex[15]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; DataMemory:datamem|hex[15]~DUPLICATE ;                  ;                       ;
+------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; CLOCK2_50     ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; CLOCK3_50     ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; CLOCK4_50     ; PIN_V15       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]  ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10] ; PIN_U8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11] ; PIN_P6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[12] ; PIN_R7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]  ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]  ; PIN_U11       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]  ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]  ; PIN_N6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]  ; PIN_AB10      ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]  ; PIN_P12       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]  ; PIN_P7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]  ; PIN_P8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]  ; PIN_R5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[0]    ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA[1]    ; PIN_AB7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N    ; PIN_V6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE      ; PIN_R6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK      ; PIN_AB11      ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N     ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]    ; PIN_Y9        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]   ; PIN_AA8       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]   ; PIN_AA7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]   ; PIN_V10       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]   ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]   ; PIN_U10       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]   ; PIN_T9        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]    ; PIN_T10       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]    ; PIN_R9        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]    ; PIN_Y11       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]    ; PIN_R10       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]    ; PIN_R11       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]    ; PIN_R12       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]    ; PIN_AA12      ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]    ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]    ; PIN_AB8       ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM     ; PIN_U12       ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N    ; PIN_AB6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM     ; PIN_N8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N     ; PIN_AB5       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_N16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_N21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_R22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_R21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_T22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_N20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_N19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_P19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_L22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_P17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_P16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_M18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_L18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_L17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_L19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_K17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_K19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_P18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_R15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_R17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_M16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_R16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_T20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_T19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_T18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_T17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_T15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_C16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_K20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_K21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_M20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_H16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_H18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_J18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_J19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_J11       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_A15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_L8        ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_A12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_C15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_E14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_E16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_F15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_H15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_G16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_G13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_J17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_K16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_D13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_G18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_G17       ; QSF Assignment ;
; Location ;                ;              ; HEX4[0]       ; PIN_U20       ; QSF Assignment ;
; Location ;                ;              ; HEX4[1]       ; PIN_Y20       ; QSF Assignment ;
; Location ;                ;              ; HEX4[2]       ; PIN_V20       ; QSF Assignment ;
; Location ;                ;              ; HEX4[3]       ; PIN_U16       ; QSF Assignment ;
; Location ;                ;              ; HEX4[4]       ; PIN_U15       ; QSF Assignment ;
; Location ;                ;              ; HEX4[5]       ; PIN_Y15       ; QSF Assignment ;
; Location ;                ;              ; HEX4[6]       ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; HEX5[0]       ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; HEX5[1]       ; PIN_M8        ; QSF Assignment ;
; Location ;                ;              ; HEX5[2]       ; PIN_T14       ; QSF Assignment ;
; Location ;                ;              ; HEX5[3]       ; PIN_P14       ; QSF Assignment ;
; Location ;                ;              ; HEX5[4]       ; PIN_C1        ; QSF Assignment ;
; Location ;                ;              ; HEX5[5]       ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; HEX5[6]       ; PIN_W19       ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_D3        ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK2      ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT2      ; PIN_G1        ; QSF Assignment ;
; Location ;                ;              ; SD_CLK        ; PIN_H11       ; QSF Assignment ;
; Location ;                ;              ; SD_CMD        ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; SD_DATA[0]    ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; SD_DATA[1]    ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; SD_DATA[2]    ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; SD_DATA[3]    ; PIN_C11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]      ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]      ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]      ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]      ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]      ; PIN_J8        ; QSF Assignment ;
; Location ;                ;              ; VGA_HS        ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]      ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]      ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; VGA_VS        ; PIN_G8        ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2036 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2036 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2036    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Yuanhan/Documents/2016-2017/CS 3220/Project+2+Template/Project 2 Template/output_files/Project2-SCProc.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 974 / 18,480       ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 974                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,017 / 18,480     ; 6 %   ;
;         [a] ALMs used for LUT logic and registers           ; 115                ;       ;
;         [b] ALMs used for LUT logic                         ; 630                ;       ;
;         [c] ALMs used for registers                         ; 272                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 127 / 18,480       ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 84 / 18,480        ; < 1 % ;
;         [a] Due to location constrained logic               ; 1                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 36                 ;       ;
;         [c] Due to LAB input limits                         ; 47                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 147 / 1,848        ; 8 %   ;
;     -- Logic LABs                                           ; 147                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 1,119              ;       ;
;     -- 7 input functions                                    ; 33                 ;       ;
;     -- 6 input functions                                    ; 477                ;       ;
;     -- 5 input functions                                    ; 182                ;       ;
;     -- 4 input functions                                    ; 142                ;       ;
;     -- <=3 input functions                                  ; 285                ;       ;
; Combinational ALUT usage for route-throughs                 ; 235                ;       ;
; Dedicated logic registers                                   ; 777                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 774 / 36,960       ; 2 %   ;
;         -- Secondary logic registers                        ; 3 / 36,960         ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 776                ;       ;
;         -- Routing optimization registers                   ; 1                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 54 / 224           ; 24 %  ;
;     -- Clock pins                                           ; 3 / 9              ; 33 %  ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; Global signals                                              ; 1                  ;       ;
; M10K blocks                                                 ; 7 / 308            ; 2 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 65,536 / 3,153,920 ; 2 %   ;
; Total block memory implementation bits                      ; 71,680 / 3,153,920 ; 2 %   ;
; Total DSP Blocks                                            ; 0 / 66             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 4              ; 0 %   ;
; Global clocks                                               ; 1 / 16             ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2% / 2% / 2%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 20% / 20% / 20%    ;       ;
; Maximum fan-out                                             ; 782                ;       ;
; Highest non-global fan-out                                  ; 561                ;       ;
; Total fan-out                                               ; 8561               ;       ;
; Average fan-out                                             ; 3.81               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 974 / 18480 ( 5 % )   ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 974                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1017 / 18480 ( 6 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 115                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 630                   ; 0                              ;
;         [c] ALMs used for registers                         ; 272                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 127 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 84 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 1                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 36                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 47                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 147 / 1848 ( 8 % )    ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 147                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1119                  ; 0                              ;
;     -- 7 input functions                                    ; 33                    ; 0                              ;
;     -- 6 input functions                                    ; 477                   ; 0                              ;
;     -- 5 input functions                                    ; 182                   ; 0                              ;
;     -- 4 input functions                                    ; 142                   ; 0                              ;
;     -- <=3 input functions                                  ; 285                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 235                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 774 / 36960 ( 2 % )   ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 3 / 36960 ( < 1 % )   ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 776                   ; 0                              ;
;         -- Routing optimization registers                   ; 1                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 54                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 65536                 ; 0                              ;
; Total block memory implementation bits                      ; 71680                 ; 0                              ;
; M10K block                                                  ; 7 / 308 ( 2 % )       ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 8657                  ; 0                              ;
;     -- Registered Connections                               ; 2281                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 16                    ; 0                              ;
;     -- Output Ports                                         ; 38                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50     ; M9    ; 3B       ; 22           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; FPGA_RESET_N ; P22   ; 5A       ; 54           ; 16           ; 54           ; 561                   ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[0]       ; U7    ; 3A       ; 10           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[1]       ; W9    ; 3A       ; 11           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[2]       ; M7    ; 3A       ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[3]       ; M6    ; 3A       ; 14           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[0]        ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[1]        ; V13   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[2]        ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[3]        ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[4]        ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[5]        ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[6]        ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[7]        ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[8]        ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[9]        ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 4 / 16 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 37 / 48 ( 77 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; KEY[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; FPGA_RESET_N                    ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                               ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------+--------------+
; |Project2                                 ; 973.5 (1.0)          ; 1017.0 (1.0)                     ; 126.5 (0.0)                                       ; 83.0 (0.0)                       ; 0.0 (0.0)            ; 1119 (3)            ; 777 (0)                   ; 0 (0)         ; 65536             ; 7     ; 0          ; 54   ; 0            ; |Project2                                                                         ; work         ;
;    |Adder:brOffsetAdder|                  ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Adder:brOffsetAdder                                                     ; work         ;
;    |Adder:pcIncrementer|                  ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Adder:pcIncrementer                                                     ; work         ;
;    |Alu:procAlu|                          ; 83.5 (83.5)          ; 78.2 (78.2)                      ; 2.3 (2.3)                                         ; 7.6 (7.6)                        ; 0.0 (0.0)            ; 120 (120)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Alu:procAlu                                                             ; work         ;
;    |ClockDivider:clk_divider|             ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|ClockDivider:clk_divider                                                ; work         ;
;    |DataMemory:datamem|                   ; 19.2 (19.2)          ; 22.7 (22.7)                      ; 7.2 (7.2)                                         ; 3.7 (3.7)                        ; 0.0 (0.0)            ; 11 (11)             ; 41 (41)                   ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |Project2|DataMemory:datamem                                                      ; work         ;
;       |altsyncram:data_rtl_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |Project2|DataMemory:datamem|altsyncram:data_rtl_0                                ; work         ;
;          |altsyncram_g2e1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 7     ; 0          ; 0    ; 0            ; |Project2|DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_g2e1:auto_generated ; work         ;
;    |Debouncer:SW0|                        ; 11.5 (11.5)          ; 12.7 (12.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Debouncer:SW0                                                           ; work         ;
;    |Debouncer:SW1|                        ; 11.5 (11.5)          ; 13.5 (13.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Debouncer:SW1                                                           ; work         ;
;    |Debouncer:SW2|                        ; 11.5 (11.5)          ; 13.5 (13.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Debouncer:SW2                                                           ; work         ;
;    |Debouncer:SW3|                        ; 11.5 (11.5)          ; 13.0 (13.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Debouncer:SW3                                                           ; work         ;
;    |Debouncer:SW4|                        ; 11.5 (11.5)          ; 13.5 (13.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Debouncer:SW4                                                           ; work         ;
;    |Debouncer:SW5|                        ; 12.0 (12.0)          ; 13.5 (13.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Debouncer:SW5                                                           ; work         ;
;    |Debouncer:SW6|                        ; 12.0 (12.0)          ; 13.5 (13.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Debouncer:SW6                                                           ; work         ;
;    |Debouncer:SW7|                        ; 11.5 (11.5)          ; 13.5 (13.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Debouncer:SW7                                                           ; work         ;
;    |Debouncer:SW8|                        ; 11.5 (11.5)          ; 13.5 (13.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Debouncer:SW8                                                           ; work         ;
;    |Debouncer:SW9|                        ; 11.5 (11.5)          ; 13.5 (13.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Debouncer:SW9                                                           ; work         ;
;    |InstMemory:instMem|                   ; 111.4 (111.4)        ; 111.1 (111.1)                    ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 133 (133)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|InstMemory:instMem                                                      ; work         ;
;    |Multiplexer2bit:brBaseMux|            ; 13.4 (13.4)          ; 14.0 (14.0)                      ; 1.8 (1.8)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Multiplexer2bit:brBaseMux                                               ; work         ;
;    |Multiplexer2bit:rs1Mux|               ; 3.3 (3.3)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Multiplexer2bit:rs1Mux                                                  ; work         ;
;    |Multiplexer4bit:alu2Mux|              ; 28.1 (28.1)          ; 27.2 (27.2)                      ; 1.7 (1.7)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Multiplexer4bit:alu2Mux                                                 ; work         ;
;    |Multiplexer4bit:dstRegMux|            ; 30.6 (30.6)          ; 39.5 (39.5)                      ; 10.8 (10.8)                                       ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 45 (45)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Multiplexer4bit:dstRegMux                                               ; work         ;
;    |Multiplexer4bit:rs2Mux|               ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Multiplexer4bit:rs2Mux                                                  ; work         ;
;    |Register:pc|                          ; 16.3 (16.3)          ; 16.3 (16.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|Register:pc                                                             ; work         ;
;    |RegisterFile:regFile|                 ; 459.6 (227.3)        ; 480.9 (259.2)                    ; 86.5 (46.7)                                       ; 65.2 (14.8)                      ; 0.0 (0.0)            ; 342 (326)           ; 512 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile                                                    ; work         ;
;       |Register:R0|                       ; 14.1 (14.1)          ; 14.0 (14.0)                      ; 1.8 (1.8)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R0                                        ; work         ;
;       |Register:R1|                       ; 14.5 (14.5)          ; 15.3 (15.3)                      ; 2.2 (2.2)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R1                                        ; work         ;
;       |Register:R10|                      ; 17.0 (17.0)          ; 14.2 (14.2)                      ; 3.2 (3.2)                                         ; 6.0 (6.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R10                                       ; work         ;
;       |Register:R11|                      ; 16.9 (16.9)          ; 12.5 (12.5)                      ; 1.3 (1.3)                                         ; 5.7 (5.7)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R11                                       ; work         ;
;       |Register:R12|                      ; 12.7 (12.7)          ; 12.0 (12.0)                      ; 1.8 (1.8)                                         ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R12                                       ; work         ;
;       |Register:R13|                      ; 13.3 (13.3)          ; 14.2 (14.2)                      ; 4.0 (4.0)                                         ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R13                                       ; work         ;
;       |Register:R14|                      ; 16.6 (16.6)          ; 14.0 (14.0)                      ; 3.2 (3.2)                                         ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R14                                       ; work         ;
;       |Register:R15|                      ; 16.8 (16.8)          ; 14.7 (14.7)                      ; 3.5 (3.5)                                         ; 5.6 (5.6)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R15                                       ; work         ;
;       |Register:R2|                       ; 14.4 (14.4)          ; 14.8 (14.8)                      ; 3.6 (3.6)                                         ; 3.2 (3.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R2                                        ; work         ;
;       |Register:R3|                       ; 13.0 (13.0)          ; 13.0 (13.0)                      ; 2.0 (2.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R3                                        ; work         ;
;       |Register:R4|                       ; 14.5 (14.5)          ; 13.8 (13.8)                      ; 0.7 (0.7)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R4                                        ; work         ;
;       |Register:R5|                       ; 14.5 (14.5)          ; 14.7 (14.7)                      ; 1.0 (1.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R5                                        ; work         ;
;       |Register:R6|                       ; 15.3 (15.3)          ; 14.2 (14.2)                      ; 3.8 (3.8)                                         ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R6                                        ; work         ;
;       |Register:R7|                       ; 14.7 (14.7)          ; 13.5 (13.5)                      ; 1.7 (1.7)                                         ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R7                                        ; work         ;
;       |Register:R8|                       ; 10.7 (10.7)          ; 12.9 (12.9)                      ; 3.1 (3.1)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R8                                        ; work         ;
;       |Register:R9|                       ; 13.3 (13.3)          ; 14.0 (14.0)                      ; 3.0 (3.0)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|RegisterFile:regFile|Register:R9                                        ; work         ;
;    |SCProcController:controller|          ; 38.3 (38.3)          ; 38.0 (38.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|SCProcController:controller                                             ; work         ;
;    |SevenSeg:hex0Disp|                    ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|SevenSeg:hex0Disp                                                       ; work         ;
;    |SevenSeg:hex1Disp|                    ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|SevenSeg:hex1Disp                                                       ; work         ;
;    |SevenSeg:hex2Disp|                    ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|SevenSeg:hex2Disp                                                       ; work         ;
;    |SevenSeg:hex3Disp|                    ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Project2|SevenSeg:hex3Disp                                                       ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_RESET_N ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; FPGA_RESET_N                                           ;                   ;         ;
;      - Register:pc|dataOut[27]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[28]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[29]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[30]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[19]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[3]                          ; 1                 ; 0       ;
;      - Register:pc|dataOut[4]                          ; 1                 ; 0       ;
;      - Register:pc|dataOut[5]                          ; 1                 ; 0       ;
;      - Register:pc|dataOut[13]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[7]                          ; 1                 ; 0       ;
;      - Register:pc|dataOut[8]                          ; 1                 ; 0       ;
;      - Register:pc|dataOut[9]                          ; 1                 ; 0       ;
;      - Register:pc|dataOut[10]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[11]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[12]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[14]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[15]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[16]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[17]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[22]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[31]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[18]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[2]                          ; 1                 ; 0       ;
;      - Register:pc|dataOut[20]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[21]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[23]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[24]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[25]                         ; 1                 ; 0       ;
;      - Register:pc|dataOut[26]                         ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[26]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[29]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[21]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[15]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[0]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[4]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[12]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[1]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[9]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[20]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[5]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[24]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[25]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[2]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[22]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[18]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[7]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[19]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[14]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[17]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[8]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[11]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[13]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[3]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[31]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[30]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[6]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[28]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[10]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[23]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[27]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[16]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[9]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[16]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[26]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[17]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[11]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[23]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[7]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[21]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[13]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[2]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[27]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[4]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[12]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[19]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[18]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[28]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[10]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[24]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[30]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[25]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[14]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[6]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[8]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[31]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[5]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[20]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[3]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[29]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[1]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[22]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[0]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[15]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[4]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[7]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[17]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[11]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[9]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[14]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[22]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[15]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[1]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[5]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[8]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[20]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[25]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[12]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[0]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[3]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[29]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[21]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[24]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[28]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[18]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[31]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[16]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[26]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[19]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[10]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[6]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[13]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[27]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[23]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[2]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[30]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[21]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[17]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[7]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[16]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[8]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[15]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[29]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[23]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[9]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[14]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[10]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[5]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[24]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[4]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[19]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[3]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[20]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[2]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[25]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[18]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[6]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[31]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[30]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[13]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[28]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[11]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[27]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[26]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[12]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[0]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[22]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[1]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[24]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[4]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[20]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[23]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[1]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[17]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[0]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[9]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[28]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[16]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[10]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[6]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[31]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[5]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[14]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[22]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[21]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[3]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[29]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[2]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[30]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[12]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[19]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[15]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[11]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[8]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[7]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[27]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[18]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[26]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[13]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[25]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[23]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[15]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[20]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[3]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[28]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[29]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[26]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[24]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[2]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[13]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[21]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[27]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[18]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[30]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[6]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[11]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[0]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[31]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[8]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[10]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[14]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[9]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[16]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[25]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[7]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[12]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[5]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[17]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[1]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[19]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[4]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[22]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[24]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[28]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[12]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[18]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[11]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[17]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[7]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[2]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[30]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[31]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[8]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[27]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[21]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[5]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[26]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[29]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[19]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[3]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[22]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[23]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[1]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[13]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[14]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[25]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[9]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[6]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[10]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[0]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[16]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[4]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[20]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[15]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[16]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[24]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[23]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[18]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[19]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[20]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[21]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[31]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[30]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[28]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[27]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[26]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[29]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[22]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[0]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[1]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[2]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[3]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[25]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[4]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[5]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[6]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[7]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[8]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[9]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[10]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[11]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[17]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[12]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[13]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[14]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[15]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[26]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[7]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[3]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[31]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[0]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[15]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[16]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[23]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[10]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[27]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[29]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[24]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[12]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[4]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[2]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[22]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[9]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[17]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[20]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[8]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[5]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[28]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[19]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[13]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[21]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[25]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[14]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[1]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[6]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[30]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[18]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[11]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[15]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[31]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[17]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[2]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[21]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[9]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[13]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[7]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[24]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[23]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[12]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[16]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[11]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[1]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[22]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[25]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[8]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[0]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[26]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[20]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[29]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[3]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[28]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[27]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[19]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[14]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[18]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[10]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[30]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[6]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[4]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[5]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[1]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[21]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[15]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[9]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[2]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[16]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[8]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[17]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[23]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[7]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[22]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[18]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[6]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[13]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[5]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[19]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[12]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[0]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[4]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[20]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[3]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[29]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[26]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[27]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[28]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[30]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[31]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[24]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[11]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[14]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[25]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[10]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[0]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[2]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[22]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[20]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[27]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[21]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[12]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[1]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[3]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[11]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[26]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[15]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[6]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[10]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[14]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[31]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[29]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[24]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[18]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[9]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[28]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[23]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[8]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[5]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[19]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[4]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[13]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[16]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[25]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[30]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[7]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[17]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[2]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[22]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[24]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[1]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[0]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[26]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[16]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[14]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[11]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[25]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[13]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[15]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[17]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[10]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[7]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[31]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[21]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[18]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[9]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[6]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[30]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[28]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[23]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[19]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[5]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[8]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[3]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[20]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[4]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[27]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[29]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[12]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[15]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[30]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[14]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[10]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[25]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[7]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[11]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[18]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[16]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[19]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[4]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[13]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[9]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[24]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[27]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[17]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[0]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[31]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[12]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[23]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[5]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[22]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[1]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[26]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[3]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[20]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[28]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[21]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[6]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[2]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[8]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[29]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[4]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[5]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[6]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[7]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[9]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[10]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[11]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[12]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[13]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[14]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[15]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[16]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[17]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[18]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[19]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[20]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[21]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[22]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[23]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[8]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[24]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[25]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[26]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[27]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[28]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[30]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[31]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[29]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[0]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[1]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[2]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[3]     ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[30]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[10]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[21]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[11]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[12]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[31]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[13]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[14]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[8]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[15]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[27]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[24]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[16]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[17]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[2]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[18]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[23]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[9]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[20]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[26]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[22]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[29]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[28]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[0]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[1]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[25]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[3]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[4]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[5]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[6]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[19]   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[7]    ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R0|dataOut[26]~0  ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R1|dataOut[26]~0  ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R2|dataOut[24]~0  ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R3|dataOut[2]~0   ; 1                 ; 0       ;
;      - Register:pc|dataOut~0                           ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R4|dataOut[4]~0   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R5|dataOut[1]~0   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R6|dataOut[24]~0  ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R7|dataOut[4]~0   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R8|dataOut[9]~0   ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R9|dataOut[15]~0  ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R10|dataOut[23]~0 ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R11|dataOut[15]~0 ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R12|dataOut[21]~0 ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R13|dataOut[0]~0  ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R14|dataOut[16]~0 ; 1                 ; 0       ;
;      - RegisterFile:regFile|Register:R15|dataOut[30]~0 ; 1                 ; 0       ;
;      - Register:pc|dataOut~1                           ; 1                 ; 0       ;
;      - Register:pc|dataOut[0]~2                        ; 1                 ; 0       ;
;      - Register:pc|dataOut~3                           ; 1                 ; 0       ;
; CLOCK_50                                               ;                   ;         ;
;      - ClockDivider:clk_divider|clk_out                ; 1                 ; 0       ;
;      - ClockDivider:clk_divider|counter[0]             ; 1                 ; 0       ;
; KEY[0]                                                 ;                   ;         ;
;      - DataMemory:datamem|key_reg[0]~2                 ; 1                 ; 0       ;
; KEY[2]                                                 ;                   ;         ;
;      - DataMemory:datamem|key_reg[2]~3                 ; 1                 ; 0       ;
; KEY[1]                                                 ;                   ;         ;
;      - DataMemory:datamem|key_reg[1]~4                 ; 1                 ; 0       ;
; KEY[3]                                                 ;                   ;         ;
;      - DataMemory:datamem|key_reg[3]~5                 ; 1                 ; 0       ;
; SW[0]                                                  ;                   ;         ;
;      - Debouncer:SW0|gate_0~feeder                     ; 1                 ; 0       ;
; SW[2]                                                  ;                   ;         ;
;      - Debouncer:SW2|gate_0~feeder                     ; 0                 ; 0       ;
; SW[1]                                                  ;                   ;         ;
;      - Debouncer:SW1|gate_0~feeder                     ; 0                 ; 0       ;
; SW[3]                                                  ;                   ;         ;
;      - Debouncer:SW3|gate_0~feeder                     ; 1                 ; 0       ;
; SW[4]                                                  ;                   ;         ;
;      - Debouncer:SW4|gate_0~feeder                     ; 0                 ; 0       ;
; SW[5]                                                  ;                   ;         ;
;      - Debouncer:SW5|gate_0                            ; 1                 ; 0       ;
; SW[6]                                                  ;                   ;         ;
;      - Debouncer:SW6|gate_0                            ; 0                 ; 0       ;
; SW[7]                                                  ;                   ;         ;
;      - Debouncer:SW7|gate_0~feeder                     ; 0                 ; 0       ;
; SW[8]                                                  ;                   ;         ;
;      - Debouncer:SW8|gate_0~feeder                     ; 1                 ; 0       ;
; SW[9]                                                  ;                   ;         ;
;      - Debouncer:SW9|gate_0                            ; 0                 ; 0       ;
+--------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                ;
+-------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                            ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                        ; PIN_M9               ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; ClockDivider:clk_divider|clk_out                ; FF_X23_Y1_N20        ; 782     ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; DataMemory:datamem|hex[3]~0                     ; MLABCELL_X28_Y14_N57 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMemory:datamem|key_reg[0]~0                 ; MLABCELL_X23_Y16_N54 ; 7       ; Write enable ; no     ; --                   ; --               ; --                        ;
; DataMemory:datamem|key_reg[0]~1                 ; MLABCELL_X28_Y14_N6  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMemory:datamem|ledr[0]~0                    ; MLABCELL_X28_Y14_N36 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; DataMemory:datamem|sw_reg[0]~0                  ; MLABCELL_X28_Y14_N15 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Debouncer:SW0|always2~0                         ; LABCELL_X20_Y14_N27  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Debouncer:SW1|always2~0                         ; LABCELL_X20_Y9_N36   ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Debouncer:SW2|always2~0                         ; MLABCELL_X34_Y19_N18 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Debouncer:SW3|always2~0                         ; LABCELL_X31_Y19_N45  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Debouncer:SW4|always2~0                         ; LABCELL_X32_Y11_N51  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Debouncer:SW5|always2~0                         ; LABCELL_X26_Y10_N51  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Debouncer:SW6|always2~0                         ; LABCELL_X29_Y3_N42   ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Debouncer:SW7|always2~0                         ; LABCELL_X39_Y18_N57  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Debouncer:SW8|always2~0                         ; MLABCELL_X34_Y10_N48 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Debouncer:SW9|always2~0                         ; LABCELL_X29_Y11_N51  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; FPGA_RESET_N                                    ; PIN_P22              ; 561     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Register:pc|dataOut[0]~2                        ; MLABCELL_X18_Y22_N51 ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R0|dataOut[26]~0  ; MLABCELL_X23_Y22_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R10|dataOut[23]~0 ; LABCELL_X20_Y22_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R11|dataOut[15]~0 ; LABCELL_X19_Y18_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R12|dataOut[21]~0 ; MLABCELL_X23_Y22_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R13|dataOut[0]~0  ; LABCELL_X19_Y18_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R14|dataOut[16]~0 ; LABCELL_X19_Y18_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R15|dataOut[30]~0 ; MLABCELL_X23_Y22_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R1|dataOut[26]~0  ; LABCELL_X19_Y18_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R2|dataOut[24]~0  ; LABCELL_X20_Y22_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R3|dataOut[2]~0   ; LABCELL_X19_Y18_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R4|dataOut[4]~0   ; MLABCELL_X23_Y22_N48 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R5|dataOut[1]~0   ; LABCELL_X19_Y18_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R6|dataOut[24]~0  ; LABCELL_X19_Y18_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R7|dataOut[4]~0   ; LABCELL_X19_Y18_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R8|dataOut[9]~0   ; MLABCELL_X23_Y22_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterFile:regFile|Register:R9|dataOut[15]~0  ; LABCELL_X19_Y18_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; takeBr                                          ; MLABCELL_X18_Y20_N39 ; 29      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                      ;
+----------------------------------+---------------+---------+----------------------+------------------+---------------------------+
; Name                             ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+---------------+---------+----------------------+------------------+---------------------------+
; ClockDivider:clk_divider|clk_out ; FF_X23_Y1_N20 ; 782     ; Global Clock         ; GCLK7            ; --                        ;
+----------------------------------+---------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; Non-Global High Fan-Out Signals                           ;
+-------------------------------------------------+---------+
; Name                                            ; Fan-Out ;
+-------------------------------------------------+---------+
; FPGA_RESET_N~input                              ; 561     ;
; Register:pc|dataOut[5]                          ; 85      ;
; Register:pc|dataOut[6]                          ; 82      ;
; Register:pc|dataOut[4]                          ; 81      ;
; Multiplexer2bit:rs1Mux|out[3]~3                 ; 80      ;
; Multiplexer2bit:rs1Mux|out[2]~2                 ; 80      ;
; Multiplexer2bit:rs1Mux|out[1]~1                 ; 80      ;
; Multiplexer2bit:rs1Mux|out[0]~0                 ; 80      ;
; Multiplexer4bit:rs2Mux|Mux0~1                   ; 80      ;
; Multiplexer4bit:rs2Mux|Mux1~1                   ; 80      ;
; Multiplexer4bit:rs2Mux|Mux2~1                   ; 80      ;
; Multiplexer4bit:rs2Mux|Mux3~1                   ; 80      ;
; Register:pc|dataOut[2]                          ; 80      ;
; InstMemory:instMem|data~0                       ; 79      ;
; Register:pc|dataOut[3]                          ; 78      ;
; Register:pc|dataOut[7]                          ; 77      ;
; SCProcController:controller|WideOr7~2           ; 64      ;
; Register:pc|dataOut[8]                          ; 58      ;
; Register:pc|dataOut[9]                          ; 50      ;
; SCProcController:controller|WideOr3~5           ; 47      ;
; InstMemory:instMem|data~75                      ; 44      ;
; SCProcController:controller|WideOr14~0          ; 42      ;
; Register:pc|dataOut[12]                         ; 42      ;
; SCProcController:controller|WideOr4~2           ; 35      ;
; Register:pc|dataOut[11]                         ; 35      ;
; Register:pc|dataOut[10]                         ; 35      ;
; InstMemory:instMem|data~69                      ; 34      ;
; SCProcController:controller|Decoder0~4          ; 33      ;
; Alu:procAlu|Mux2~0                              ; 33      ;
; RegisterFile:regFile|Register:R15|dataOut[30]~0 ; 32      ;
; RegisterFile:regFile|Register:R14|dataOut[16]~0 ; 32      ;
; RegisterFile:regFile|Register:R13|dataOut[0]~0  ; 32      ;
; RegisterFile:regFile|Register:R12|dataOut[21]~0 ; 32      ;
; RegisterFile:regFile|Register:R11|dataOut[15]~0 ; 32      ;
; RegisterFile:regFile|Register:R10|dataOut[23]~0 ; 32      ;
; RegisterFile:regFile|Register:R9|dataOut[15]~0  ; 32      ;
; RegisterFile:regFile|Register:R8|dataOut[9]~0   ; 32      ;
; RegisterFile:regFile|Register:R7|dataOut[4]~0   ; 32      ;
; RegisterFile:regFile|Register:R6|dataOut[24]~0  ; 32      ;
; RegisterFile:regFile|Register:R5|dataOut[1]~0   ; 32      ;
; RegisterFile:regFile|Register:R4|dataOut[4]~0   ; 32      ;
; RegisterFile:regFile|Register:R3|dataOut[2]~0   ; 32      ;
; RegisterFile:regFile|Register:R2|dataOut[24]~0  ; 32      ;
; RegisterFile:regFile|Register:R1|dataOut[26]~0  ; 32      ;
; RegisterFile:regFile|Register:R0|dataOut[26]~0  ; 32      ;
; SCProcController:controller|WideOr6~11          ; 32      ;
; SCProcController:controller|WideOr2~1           ; 32      ;
; SCProcController:controller|WideOr2~2           ; 31      ;
; takeBr                                          ; 29      ;
; InstMemory:instMem|data~27                      ; 26      ;
; InstMemory:instMem|data~30                      ; 25      ;
; Alu:procAlu|Mux24~0                             ; 22      ;
; InstMemory:instMem|data~40                      ; 22      ;
; Multiplexer4bit:dstRegMux|Mux11~0               ; 21      ;
; InstMemory:instMem|data~35                      ; 21      ;
; Alu:procAlu|Mux29~1                             ; 20      ;
; InstMemory:instMem|data~38                      ; 20      ;
; InstMemory:instMem|data~37                      ; 20      ;
; Alu:procAlu|Mux8~1                              ; 19      ;
; Alu:procAlu|Mux8~0                              ; 19      ;
; InstMemory:instMem|data~39                      ; 18      ;
; SCProcController:controller|WideOr13~0          ; 17      ;
; DataMemory:datamem|hex[3]~0                     ; 17      ;
; Debouncer:SW9|always2~0                         ; 16      ;
; Debouncer:SW8|always2~0                         ; 16      ;
; Debouncer:SW7|always2~0                         ; 16      ;
; Debouncer:SW6|always2~0                         ; 16      ;
; Debouncer:SW5|always2~0                         ; 16      ;
; Debouncer:SW4|always2~0                         ; 16      ;
; Debouncer:SW3|always2~0                         ; 16      ;
; Debouncer:SW1|always2~0                         ; 16      ;
; Debouncer:SW2|always2~0                         ; 16      ;
; Debouncer:SW0|always2~0                         ; 16      ;
; Multiplexer4bit:dstRegMux|Mux19~0               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux20~0               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux21~0               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux28~1               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux30~1               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux29~4               ; 16      ;
; SCProcController:controller|WideOr12~3          ; 16      ;
; InstMemory:instMem|data~106                     ; 16      ;
; Multiplexer4bit:dstRegMux|Mux31~0               ; 16      ;
; SCProcController:controller|WideOr5~5           ; 16      ;
; Multiplexer4bit:dstRegMux|Mux18~0               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux2~0                ; 16      ;
; Multiplexer4bit:dstRegMux|Mux27~1               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux26~1               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux25~1               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux24~1               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux23~1               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux22~1               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux17~0               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux16~0               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux0~0                ; 16      ;
; Multiplexer4bit:dstRegMux|Mux4~0                ; 16      ;
; Multiplexer4bit:dstRegMux|Mux5~0                ; 16      ;
; Multiplexer4bit:dstRegMux|Mux14~0               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux15~0               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux3~0                ; 16      ;
; Multiplexer4bit:dstRegMux|Mux12~0               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux13~0               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux6~0                ; 16      ;
; Multiplexer4bit:dstRegMux|Mux7~0                ; 16      ;
; Multiplexer4bit:dstRegMux|Mux8~0                ; 16      ;
; Multiplexer4bit:dstRegMux|Mux9~0                ; 16      ;
; Multiplexer4bit:dstRegMux|Mux1~0                ; 16      ;
; Multiplexer4bit:dstRegMux|Mux10~0               ; 16      ;
; Multiplexer4bit:dstRegMux|Mux11~1               ; 16      ;
; Alu:procAlu|Mux2~3                              ; 14      ;
; Alu:procAlu|Mux2~2                              ; 14      ;
; Alu:procAlu|Add0~1                              ; 14      ;
; InstMemory:instMem|data~44                      ; 13      ;
; InstMemory:instMem|data~74                      ; 12      ;
; SCProcController:controller|Decoder0~0          ; 11      ;
; DataMemory:datamem|sw_reg[0]~0                  ; 10      ;
; DataMemory:datamem|ledr[0]~0                    ; 10      ;
; Alu:procAlu|Mux28~1                             ; 9       ;
; SCProcController:controller|Decoder0~2          ; 9       ;
; Alu:procAlu|Mux19~1                             ; 8       ;
; Alu:procAlu|Mux20~1                             ; 8       ;
; Alu:procAlu|Mux21~1                             ; 8       ;
; Alu:procAlu|Mux22~1                             ; 8       ;
; Alu:procAlu|Mux23~1                             ; 8       ;
; Alu:procAlu|Mux24~2                             ; 8       ;
; Alu:procAlu|Mux25~1                             ; 8       ;
; Alu:procAlu|Mux26~1                             ; 8       ;
; Alu:procAlu|Mux27~1                             ; 8       ;
; RegisterFile:regFile|Mux48~4                    ; 8       ;
; RegisterFile:regFile|Mux54~4                    ; 8       ;
; RegisterFile:regFile|Mux55~4                    ; 8       ;
; RegisterFile:regFile|Mux56~4                    ; 8       ;
; RegisterFile:regFile|Mux57~4                    ; 8       ;
; RegisterFile:regFile|Mux58~4                    ; 8       ;
; RegisterFile:regFile|Mux59~4                    ; 8       ;
; RegisterFile:regFile|Mux60~4                    ; 8       ;
; RegisterFile:regFile|Mux62~4                    ; 8       ;
; RegisterFile:regFile|Mux61~4                    ; 8       ;
; SCProcController:controller|WideOr1~1           ; 8       ;
; SCProcController:controller|WideOr1~0           ; 8       ;
; InstMemory:instMem|data~36                      ; 8       ;
; InstMemory:instMem|data~6                       ; 8       ;
; DataMemory:datamem|key_reg[0]~0                 ; 7       ;
; RegisterFile:regFile|Mux49~4                    ; 7       ;
; RegisterFile:regFile|Mux51~4                    ; 7       ;
; RegisterFile:regFile|Mux52~4                    ; 7       ;
; RegisterFile:regFile|Mux53~4                    ; 7       ;
; RegisterFile:regFile|Mux50~4                    ; 7       ;
; RegisterFile:regFile|Mux63~4                    ; 7       ;
; InstMemory:instMem|data~26                      ; 7       ;
; InstMemory:instMem|data~21                      ; 7       ;
; DataMemory:datamem|hex[14]                      ; 7       ;
; DataMemory:datamem|hex[12]                      ; 7       ;
; DataMemory:datamem|hex[13]                      ; 7       ;
; DataMemory:datamem|hex[11]                      ; 7       ;
; DataMemory:datamem|hex[10]                      ; 7       ;
; DataMemory:datamem|hex[8]                       ; 7       ;
; DataMemory:datamem|hex[9]                       ; 7       ;
; DataMemory:datamem|hex[7]                       ; 7       ;
; DataMemory:datamem|hex[6]                       ; 7       ;
; DataMemory:datamem|hex[4]                       ; 7       ;
; DataMemory:datamem|hex[5]                       ; 7       ;
; DataMemory:datamem|hex[3]                       ; 7       ;
; DataMemory:datamem|hex[2]                       ; 7       ;
; DataMemory:datamem|hex[0]                       ; 7       ;
; DataMemory:datamem|hex[1]                       ; 7       ;
; InstMemory:instMem|data~107                     ; 6       ;
; InstMemory:instMem|data~88                      ; 6       ;
; InstMemory:instMem|data~11                      ; 6       ;
; RegisterFile:regFile|Mux32~4                    ; 5       ;
; RegisterFile:regFile|Mux45~4                    ; 5       ;
; RegisterFile:regFile|Mux44~4                    ; 5       ;
; RegisterFile:regFile|Mux35~4                    ; 5       ;
; RegisterFile:regFile|Mux47~4                    ; 5       ;
; RegisterFile:regFile|Mux46~4                    ; 5       ;
; RegisterFile:regFile|Mux37~4                    ; 5       ;
; RegisterFile:regFile|Mux36~4                    ; 5       ;
; RegisterFile:regFile|Mux43~4                    ; 5       ;
; RegisterFile:regFile|Mux42~4                    ; 5       ;
; RegisterFile:regFile|Mux33~4                    ; 5       ;
; RegisterFile:regFile|Mux41~4                    ; 5       ;
; RegisterFile:regFile|Mux40~4                    ; 5       ;
; RegisterFile:regFile|Mux39~4                    ; 5       ;
; RegisterFile:regFile|Mux38~4                    ; 5       ;
; RegisterFile:regFile|Mux34~4                    ; 5       ;
; SCProcController:controller|Decoder0~1          ; 5       ;
; InstMemory:instMem|data~16                      ; 5       ;
; DataMemory:datamem|hex[15]                      ; 5       ;
; InstMemory:instMem|data~153                     ; 5       ;
; Debouncer:SW9|out                               ; 4       ;
; Debouncer:SW8|out                               ; 4       ;
; Debouncer:SW7|out                               ; 4       ;
; Debouncer:SW6|out                               ; 4       ;
; Debouncer:SW5|out                               ; 4       ;
; Debouncer:SW4|out                               ; 4       ;
; Debouncer:SW3|out                               ; 4       ;
; Debouncer:SW1|out                               ; 4       ;
; Debouncer:SW2|out                               ; 4       ;
; DataMemory:datamem|key_reg[0]~1                 ; 4       ;
; Debouncer:SW0|out                               ; 4       ;
; RegisterFile:regFile|Equal0~0                   ; 4       ;
; Alu:procAlu|Mux32~0                             ; 4       ;
; SCProcController:controller|Decoder0~3          ; 4       ;
; RegisterFile:regFile|Mux30~4                    ; 4       ;
; SCProcController:controller|WideOr6~5           ; 4       ;
; SCProcController:controller|WideOr5~4           ; 4       ;
; SCProcController:controller|WideOr5~3           ; 4       ;
; SCProcController:controller|WideOr6~0           ; 4       ;
; InstMemory:instMem|data~59                      ; 4       ;
; InstMemory:instMem|data~5                       ; 4       ;
; InstMemory:instMem|data~142                     ; 4       ;
; InstMemory:instMem|data~130                     ; 3       ;
; Register:pc|dataOut[1]                          ; 3       ;
; Multiplexer4bit:dstRegMux|Mux29~3               ; 3       ;
; Multiplexer4bit:dstRegMux|Mux29~2               ; 3       ;
; RegisterFile:regFile|Equal0~5                   ; 3       ;
; RegisterFile:regFile|Equal0~3                   ; 3       ;
; takeBr~0                                        ; 3       ;
; RegisterFile:regFile|Mux0~4                     ; 3       ;
; RegisterFile:regFile|Mux22~4                    ; 3       ;
; RegisterFile:regFile|Mux23~4                    ; 3       ;
; RegisterFile:regFile|Mux13~4                    ; 3       ;
; RegisterFile:regFile|Mux12~4                    ; 3       ;
; RegisterFile:regFile|Mux3~4                     ; 3       ;
; RegisterFile:regFile|Mux24~4                    ; 3       ;
; RegisterFile:regFile|Mux25~4                    ; 3       ;
; RegisterFile:regFile|Mux15~4                    ; 3       ;
; RegisterFile:regFile|Mux14~4                    ; 3       ;
; RegisterFile:regFile|Mux5~4                     ; 3       ;
; RegisterFile:regFile|Mux4~4                     ; 3       ;
; InstMemory:instMem|data~103                     ; 3       ;
; RegisterFile:regFile|Mux21~4                    ; 3       ;
; RegisterFile:regFile|Mux20~4                    ; 3       ;
; RegisterFile:regFile|Mux11~4                    ; 3       ;
; RegisterFile:regFile|Mux10~4                    ; 3       ;
; RegisterFile:regFile|Mux1~4                     ; 3       ;
; RegisterFile:regFile|Mux19~4                    ; 3       ;
; RegisterFile:regFile|Mux18~4                    ; 3       ;
; RegisterFile:regFile|Mux9~4                     ; 3       ;
; RegisterFile:regFile|Mux8~4                     ; 3       ;
; InstMemory:instMem|data~100                     ; 3       ;
; RegisterFile:regFile|Mux27~4                    ; 3       ;
; RegisterFile:regFile|Mux26~4                    ; 3       ;
; Multiplexer4bit:alu2Mux|Mux17~0                 ; 3       ;
; RegisterFile:regFile|Mux17~4                    ; 3       ;
; RegisterFile:regFile|Mux16~4                    ; 3       ;
; Multiplexer4bit:alu2Mux|Mux16~0                 ; 3       ;
; RegisterFile:regFile|Mux7~4                     ; 3       ;
; RegisterFile:regFile|Mux6~4                     ; 3       ;
; RegisterFile:regFile|Mux31~4                    ; 3       ;
; Multiplexer4bit:alu2Mux|Mux31~0                 ; 3       ;
; InstMemory:instMem|data~82                      ; 3       ;
; RegisterFile:regFile|Mux28~4                    ; 3       ;
; Alu:procAlu|Mux29~0                             ; 3       ;
; RegisterFile:regFile|Mux29~4                    ; 3       ;
; RegisterFile:regFile|Mux2~4                     ; 3       ;
; SCProcController:controller|WideOr7~0           ; 3       ;
; SCProcController:controller|WideOr6~10          ; 3       ;
; InstMemory:instMem|data~76                      ; 3       ;
; SCProcController:controller|WideOr6~2           ; 3       ;
; InstMemory:instMem|data~134                     ; 3       ;
; InstMemory:instMem|data~122                     ; 3       ;
; InstMemory:instMem|data~118                     ; 3       ;
; InstMemory:instMem|data~113                     ; 3       ;
; Adder:pcIncrementer|Add0~117                    ; 3       ;
; Adder:pcIncrementer|Add0~113                    ; 3       ;
; Adder:pcIncrementer|Add0~109                    ; 3       ;
; Adder:pcIncrementer|Add0~105                    ; 3       ;
; Adder:pcIncrementer|Add0~101                    ; 3       ;
; Adder:pcIncrementer|Add0~97                     ; 3       ;
; Adder:pcIncrementer|Add0~93                     ; 3       ;
; Adder:pcIncrementer|Add0~89                     ; 3       ;
; Adder:pcIncrementer|Add0~85                     ; 3       ;
; Adder:pcIncrementer|Add0~81                     ; 3       ;
; Adder:pcIncrementer|Add0~77                     ; 3       ;
; Adder:pcIncrementer|Add0~73                     ; 3       ;
; Adder:pcIncrementer|Add0~69                     ; 3       ;
; Adder:pcIncrementer|Add0~65                     ; 3       ;
; Adder:pcIncrementer|Add0~61                     ; 3       ;
; Adder:pcIncrementer|Add0~57                     ; 3       ;
; Adder:pcIncrementer|Add0~53                     ; 3       ;
; Adder:pcIncrementer|Add0~49                     ; 3       ;
; Adder:pcIncrementer|Add0~45                     ; 3       ;
; Adder:pcIncrementer|Add0~41                     ; 3       ;
; Adder:pcIncrementer|Add0~37                     ; 3       ;
; Adder:pcIncrementer|Add0~33                     ; 3       ;
; Adder:pcIncrementer|Add0~29                     ; 3       ;
; Adder:pcIncrementer|Add0~25                     ; 3       ;
; Adder:pcIncrementer|Add0~21                     ; 3       ;
; Adder:pcIncrementer|Add0~17                     ; 3       ;
; Adder:pcIncrementer|Add0~13                     ; 3       ;
; Adder:pcIncrementer|Add0~9                      ; 3       ;
; Adder:pcIncrementer|Add0~5                      ; 3       ;
; Adder:pcIncrementer|Add0~1                      ; 3       ;
; Alu:procAlu|Add0~5                              ; 3       ;
; DataMemory:datamem|hex[15]~DUPLICATE            ; 2       ;
; CLOCK_50~input                                  ; 2       ;
; InstMemory:instMem|data~148                     ; 2       ;
; InstMemory:instMem|data~133                     ; 2       ;
; Alu:procAlu|Mux32~1                             ; 2       ;
; Debouncer:SW9|gate_1                            ; 2       ;
; Debouncer:SW8|gate_1                            ; 2       ;
; Debouncer:SW7|gate_1                            ; 2       ;
; Debouncer:SW6|gate_1                            ; 2       ;
; Debouncer:SW5|gate_1                            ; 2       ;
; Debouncer:SW4|gate_1                            ; 2       ;
; Debouncer:SW3|gate_1                            ; 2       ;
; Debouncer:SW1|gate_1                            ; 2       ;
; Debouncer:SW2|gate_1                            ; 2       ;
; Debouncer:SW0|gate_1                            ; 2       ;
; SCProcController:controller|WideOr7~3           ; 2       ;
; Register:pc|dataOut[0]~2                        ; 2       ;
; ClockDivider:clk_divider|counter[0]             ; 2       ;
; RegisterFile:regFile|Equal0~4                   ; 2       ;
; RegisterFile:regFile|Equal0~2                   ; 2       ;
; RegisterFile:regFile|Equal0~1                   ; 2       ;
; SCProcController:controller|WideOr9~2           ; 2       ;
; SCProcController:controller|WideOr8~2           ; 2       ;
; InstMemory:instMem|data~105                     ; 2       ;
; SCProcController:controller|WideOr10~0          ; 2       ;
; Alu:procAlu|Mux0~1                              ; 2       ;
; Alu:procAlu|Mux0~0                              ; 2       ;
; Multiplexer4bit:alu2Mux|Mux0~0                  ; 2       ;
; Alu:procAlu|Mux22~0                             ; 2       ;
; Alu:procAlu|Mux23~0                             ; 2       ;
; Alu:procAlu|Mux13~1                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux13~0                 ; 2       ;
; Alu:procAlu|Mux12~1                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux12~0                 ; 2       ;
; Alu:procAlu|Mux3~1                              ; 2       ;
; Multiplexer4bit:alu2Mux|Mux3~0                  ; 2       ;
; Alu:procAlu|Mux24~1                             ; 2       ;
; Alu:procAlu|Mux25~0                             ; 2       ;
; Alu:procAlu|Mux15~1                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux15~0                 ; 2       ;
; Alu:procAlu|Mux14~1                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux14~0                 ; 2       ;
; Alu:procAlu|Mux5~1                              ; 2       ;
; Multiplexer4bit:alu2Mux|Mux5~0                  ; 2       ;
; Alu:procAlu|Mux4~1                              ; 2       ;
; Multiplexer4bit:alu2Mux|Mux4~0                  ; 2       ;
; Alu:procAlu|Mux30~0                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux30~0                 ; 2       ;
; InstMemory:instMem|data~104                     ; 2       ;
; Alu:procAlu|Mux21~0                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux21~0                 ; 2       ;
; Alu:procAlu|Mux20~0                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux20~0                 ; 2       ;
; Alu:procAlu|Mux11~1                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux11~0                 ; 2       ;
; Alu:procAlu|Mux10~1                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux10~0                 ; 2       ;
; Alu:procAlu|Mux1~0                              ; 2       ;
; Multiplexer4bit:alu2Mux|Mux1~0                  ; 2       ;
; Alu:procAlu|Mux19~0                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux19~0                 ; 2       ;
; Alu:procAlu|Mux18~0                             ; 2       ;
; Alu:procAlu|Mux9~1                              ; 2       ;
; Multiplexer4bit:alu2Mux|Mux9~0                  ; 2       ;
; Multiplexer4bit:alu2Mux|Mux25~0                 ; 2       ;
; Alu:procAlu|Mux8~3                              ; 2       ;
; Multiplexer4bit:alu2Mux|Mux8~0                  ; 2       ;
; Multiplexer4bit:alu2Mux|Mux24~0                 ; 2       ;
; Alu:procAlu|Equal0~1                            ; 2       ;
; Alu:procAlu|Mux27~0                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux27~0                 ; 2       ;
; Alu:procAlu|Mux26~0                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux26~0                 ; 2       ;
; Alu:procAlu|Mux17~0                             ; 2       ;
; Alu:procAlu|Mux16~0                             ; 2       ;
; Alu:procAlu|Mux7~1                              ; 2       ;
; Multiplexer4bit:alu2Mux|Mux7~0                  ; 2       ;
; Multiplexer4bit:alu2Mux|Mux23~0                 ; 2       ;
; Alu:procAlu|Mux6~1                              ; 2       ;
; Multiplexer4bit:alu2Mux|Mux6~0                  ; 2       ;
; Multiplexer4bit:alu2Mux|Mux22~0                 ; 2       ;
; Alu:procAlu|Mux31~0                             ; 2       ;
; InstMemory:instMem|data~85                      ; 2       ;
; Register:pc|dataOut[0]                          ; 2       ;
; Alu:procAlu|Mux28~0                             ; 2       ;
; Multiplexer4bit:alu2Mux|Mux28~0                 ; 2       ;
; Multiplexer4bit:alu2Mux|Mux29~0                 ; 2       ;
; Multiplexer4bit:alu2Mux|Mux2~0                  ; 2       ;
; Multiplexer4bit:alu2Mux|Mux18~0                 ; 2       ;
; SCProcController:controller|WideOr2~0           ; 2       ;
; SCProcController:controller|WideOr7~1           ; 2       ;
; SCProcController:controller|WideOr6~9           ; 2       ;
; SCProcController:controller|WideOr4~0           ; 2       ;
; SCProcController:controller|WideOr5~1           ; 2       ;
; InstMemory:instMem|data~66                      ; 2       ;
; InstMemory:instMem|data~65                      ; 2       ;
; InstMemory:instMem|data~64                      ; 2       ;
; InstMemory:instMem|data~63                      ; 2       ;
; InstMemory:instMem|data~52                      ; 2       ;
; InstMemory:instMem|data~51                      ; 2       ;
; InstMemory:instMem|data~50                      ; 2       ;
; InstMemory:instMem|data~49                      ; 2       ;
; InstMemory:instMem|data~34                      ; 2       ;
; InstMemory:instMem|data~33                      ; 2       ;
; InstMemory:instMem|data~32                      ; 2       ;
; InstMemory:instMem|data~31                      ; 2       ;
; InstMemory:instMem|data~29                      ; 2       ;
; InstMemory:instMem|data~28                      ; 2       ;
; InstMemory:instMem|data~3                       ; 2       ;
; InstMemory:instMem|data~149                     ; 2       ;
; InstMemory:instMem|data~138                     ; 2       ;
; Debouncer:SW9|cnt[5]                            ; 2       ;
; Debouncer:SW9|cnt[14]                           ; 2       ;
; Debouncer:SW9|cnt[4]                            ; 2       ;
; Debouncer:SW9|cnt[3]                            ; 2       ;
; Debouncer:SW9|cnt[1]                            ; 2       ;
; Debouncer:SW9|cnt[9]                            ; 2       ;
; Debouncer:SW9|cnt[15]                           ; 2       ;
; Debouncer:SW9|cnt[8]                            ; 2       ;
; Debouncer:SW9|cnt[7]                            ; 2       ;
; Debouncer:SW9|cnt[6]                            ; 2       ;
; Debouncer:SW9|cnt[0]                            ; 2       ;
; Debouncer:SW9|cnt[2]                            ; 2       ;
; Debouncer:SW9|cnt[10]                           ; 2       ;
; Debouncer:SW9|cnt[11]                           ; 2       ;
; Debouncer:SW9|cnt[12]                           ; 2       ;
; Debouncer:SW9|cnt[13]                           ; 2       ;
; Debouncer:SW8|cnt[11]                           ; 2       ;
; Debouncer:SW8|cnt[12]                           ; 2       ;
; Debouncer:SW8|cnt[10]                           ; 2       ;
; Debouncer:SW8|cnt[1]                            ; 2       ;
; Debouncer:SW8|cnt[0]                            ; 2       ;
; Debouncer:SW8|cnt[2]                            ; 2       ;
; Debouncer:SW8|cnt[9]                            ; 2       ;
; Debouncer:SW8|cnt[15]                           ; 2       ;
; Debouncer:SW8|cnt[14]                           ; 2       ;
; Debouncer:SW8|cnt[13]                           ; 2       ;
; Debouncer:SW8|cnt[4]                            ; 2       ;
; Debouncer:SW8|cnt[3]                            ; 2       ;
; Debouncer:SW8|cnt[5]                            ; 2       ;
; Debouncer:SW8|cnt[6]                            ; 2       ;
; Debouncer:SW8|cnt[7]                            ; 2       ;
; Debouncer:SW8|cnt[8]                            ; 2       ;
; Debouncer:SW7|cnt[15]                           ; 2       ;
; Debouncer:SW7|cnt[14]                           ; 2       ;
; Debouncer:SW7|cnt[8]                            ; 2       ;
; Debouncer:SW7|cnt[13]                           ; 2       ;
; Debouncer:SW7|cnt[9]                            ; 2       ;
; Debouncer:SW7|cnt[6]                            ; 2       ;
; Debouncer:SW7|cnt[7]                            ; 2       ;
; Debouncer:SW7|cnt[5]                            ; 2       ;
; Debouncer:SW7|cnt[11]                           ; 2       ;
; Debouncer:SW7|cnt[12]                           ; 2       ;
; Debouncer:SW7|cnt[4]                            ; 2       ;
; Debouncer:SW7|cnt[0]                            ; 2       ;
; Debouncer:SW7|cnt[3]                            ; 2       ;
; Debouncer:SW7|cnt[2]                            ; 2       ;
; Debouncer:SW7|cnt[1]                            ; 2       ;
; Debouncer:SW7|cnt[10]                           ; 2       ;
; Debouncer:SW6|cnt[3]                            ; 2       ;
; Debouncer:SW6|cnt[4]                            ; 2       ;
; Debouncer:SW6|cnt[2]                            ; 2       ;
; Debouncer:SW6|cnt[1]                            ; 2       ;
; Debouncer:SW6|cnt[0]                            ; 2       ;
; Debouncer:SW6|cnt[11]                           ; 2       ;
; Debouncer:SW6|cnt[8]                            ; 2       ;
; Debouncer:SW6|cnt[7]                            ; 2       ;
; Debouncer:SW6|cnt[6]                            ; 2       ;
; Debouncer:SW6|cnt[5]                            ; 2       ;
; Debouncer:SW6|cnt[13]                           ; 2       ;
; Debouncer:SW6|cnt[12]                           ; 2       ;
; Debouncer:SW6|cnt[14]                           ; 2       ;
; Debouncer:SW6|cnt[15]                           ; 2       ;
; Debouncer:SW6|cnt[10]                           ; 2       ;
; Debouncer:SW6|cnt[9]                            ; 2       ;
; Debouncer:SW5|cnt[15]                           ; 2       ;
; Debouncer:SW5|cnt[11]                           ; 2       ;
; Debouncer:SW5|cnt[10]                           ; 2       ;
; Debouncer:SW5|cnt[0]                            ; 2       ;
; Debouncer:SW5|cnt[1]                            ; 2       ;
; Debouncer:SW5|cnt[2]                            ; 2       ;
; Debouncer:SW5|cnt[9]                            ; 2       ;
; Debouncer:SW5|cnt[14]                           ; 2       ;
; Debouncer:SW5|cnt[13]                           ; 2       ;
; Debouncer:SW5|cnt[12]                           ; 2       ;
; Debouncer:SW5|cnt[4]                            ; 2       ;
; Debouncer:SW5|cnt[3]                            ; 2       ;
; Debouncer:SW5|cnt[5]                            ; 2       ;
; Debouncer:SW5|cnt[6]                            ; 2       ;
; Debouncer:SW5|cnt[7]                            ; 2       ;
; Debouncer:SW5|cnt[8]                            ; 2       ;
; Debouncer:SW4|cnt[1]                            ; 2       ;
; Debouncer:SW4|cnt[0]                            ; 2       ;
; Debouncer:SW4|cnt[2]                            ; 2       ;
; Debouncer:SW4|cnt[3]                            ; 2       ;
; Debouncer:SW4|cnt[4]                            ; 2       ;
; Debouncer:SW4|cnt[5]                            ; 2       ;
; Debouncer:SW4|cnt[15]                           ; 2       ;
; Debouncer:SW4|cnt[13]                           ; 2       ;
; Debouncer:SW4|cnt[12]                           ; 2       ;
; Debouncer:SW4|cnt[10]                           ; 2       ;
; Debouncer:SW4|cnt[7]                            ; 2       ;
; Debouncer:SW4|cnt[6]                            ; 2       ;
; Debouncer:SW4|cnt[8]                            ; 2       ;
; Debouncer:SW4|cnt[9]                            ; 2       ;
; Debouncer:SW4|cnt[14]                           ; 2       ;
; Debouncer:SW4|cnt[11]                           ; 2       ;
; Debouncer:SW3|cnt[6]                            ; 2       ;
; Debouncer:SW3|cnt[13]                           ; 2       ;
; Debouncer:SW3|cnt[7]                            ; 2       ;
; Debouncer:SW3|cnt[11]                           ; 2       ;
; Debouncer:SW3|cnt[1]                            ; 2       ;
; Debouncer:SW3|cnt[8]                            ; 2       ;
; Debouncer:SW3|cnt[2]                            ; 2       ;
; Debouncer:SW3|cnt[4]                            ; 2       ;
; Debouncer:SW3|cnt[14]                           ; 2       ;
; Debouncer:SW3|cnt[5]                            ; 2       ;
; Debouncer:SW3|cnt[9]                            ; 2       ;
; Debouncer:SW3|cnt[12]                           ; 2       ;
; Debouncer:SW3|cnt[10]                           ; 2       ;
; Debouncer:SW3|cnt[0]                            ; 2       ;
; Debouncer:SW3|cnt[15]                           ; 2       ;
; Debouncer:SW3|cnt[3]                            ; 2       ;
; Debouncer:SW1|cnt[12]                           ; 2       ;
; Debouncer:SW1|cnt[15]                           ; 2       ;
; Debouncer:SW1|cnt[14]                           ; 2       ;
; Debouncer:SW1|cnt[13]                           ; 2       ;
; Debouncer:SW1|cnt[10]                           ; 2       ;
; Debouncer:SW1|cnt[11]                           ; 2       ;
; Debouncer:SW1|cnt[8]                            ; 2       ;
; Debouncer:SW1|cnt[9]                            ; 2       ;
; Debouncer:SW1|cnt[0]                            ; 2       ;
; Debouncer:SW1|cnt[7]                            ; 2       ;
; Debouncer:SW1|cnt[2]                            ; 2       ;
; Debouncer:SW1|cnt[1]                            ; 2       ;
; Debouncer:SW1|cnt[3]                            ; 2       ;
; Debouncer:SW1|cnt[4]                            ; 2       ;
; Debouncer:SW1|cnt[5]                            ; 2       ;
; Debouncer:SW1|cnt[6]                            ; 2       ;
; Debouncer:SW2|cnt[14]                           ; 2       ;
; Debouncer:SW2|cnt[12]                           ; 2       ;
; Debouncer:SW2|cnt[11]                           ; 2       ;
; Debouncer:SW2|cnt[10]                           ; 2       ;
; Debouncer:SW2|cnt[6]                            ; 2       ;
; Debouncer:SW2|cnt[4]                            ; 2       ;
; Debouncer:SW2|cnt[8]                            ; 2       ;
; Debouncer:SW2|cnt[7]                            ; 2       ;
; Debouncer:SW2|cnt[13]                           ; 2       ;
; Debouncer:SW2|cnt[15]                           ; 2       ;
; Debouncer:SW2|cnt[2]                            ; 2       ;
; Debouncer:SW2|cnt[1]                            ; 2       ;
; Debouncer:SW2|cnt[3]                            ; 2       ;
; Debouncer:SW2|cnt[5]                            ; 2       ;
; Debouncer:SW2|cnt[9]                            ; 2       ;
; Debouncer:SW2|cnt[0]                            ; 2       ;
; Debouncer:SW0|cnt[8]                            ; 2       ;
; Debouncer:SW0|cnt[11]                           ; 2       ;
; Debouncer:SW0|cnt[5]                            ; 2       ;
; Debouncer:SW0|cnt[7]                            ; 2       ;
; Debouncer:SW0|cnt[0]                            ; 2       ;
; Debouncer:SW0|cnt[12]                           ; 2       ;
; Debouncer:SW0|cnt[1]                            ; 2       ;
; Debouncer:SW0|cnt[9]                            ; 2       ;
; Debouncer:SW0|cnt[4]                            ; 2       ;
; Debouncer:SW0|cnt[15]                           ; 2       ;
; Debouncer:SW0|cnt[14]                           ; 2       ;
; Debouncer:SW0|cnt[13]                           ; 2       ;
; Debouncer:SW0|cnt[2]                            ; 2       ;
; Debouncer:SW0|cnt[6]                            ; 2       ;
; Debouncer:SW0|cnt[3]                            ; 2       ;
; Debouncer:SW0|cnt[10]                           ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[31]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[31]   ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[31]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[31]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[31]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[31]   ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[31]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[31]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[31]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[31]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[31]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[31]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[31]   ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[31]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[31]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[31]    ; 2       ;
; Alu:procAlu|Add0~125                            ; 2       ;
; Alu:procAlu|Add0~121                            ; 2       ;
; Alu:procAlu|Add0~117                            ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[18]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[18]   ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[18]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[18]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[18]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[18]   ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[18]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[18]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[18]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[18]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[18]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[18]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[18]   ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[18]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[18]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[18]    ; 2       ;
; Alu:procAlu|Add0~113                            ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[19]   ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[19]   ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[19]   ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[19]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[19]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[19]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[19]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[19]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[19]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[19]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[19]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[19]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[19]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[19]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[19]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[19]    ; 2       ;
; Alu:procAlu|Add0~109                            ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[28]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[28]   ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[28]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[28]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[28]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[28]   ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[28]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[28]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[28]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[28]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[28]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[28]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[28]   ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[28]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[28]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[28]    ; 2       ;
; Alu:procAlu|Add0~105                            ; 2       ;
; Alu:procAlu|Add0~101                            ; 2       ;
; Alu:procAlu|Add0~97                             ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[16]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[16]   ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[16]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[16]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[16]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[16]   ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[16]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[16]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[16]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[16]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[16]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[16]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[16]   ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[16]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[16]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[16]    ; 2       ;
; Alu:procAlu|Add0~93                             ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[17]   ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[17]   ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[17]   ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[17]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[17]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[17]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[17]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[17]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[17]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[17]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[17]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[17]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[17]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[17]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[17]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[17]    ; 2       ;
; Alu:procAlu|Add0~89                             ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[26]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[26]   ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[26]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[26]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[26]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[26]   ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[26]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[26]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[26]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[26]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[26]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[26]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[26]   ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[26]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[26]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[26]    ; 2       ;
; Alu:procAlu|Add0~85                             ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[27]   ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[27]   ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[27]   ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[27]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[27]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[27]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[27]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[27]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[27]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[27]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[27]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[27]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[27]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[27]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[27]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[27]    ; 2       ;
; Alu:procAlu|Add0~81                             ; 2       ;
; Alu:procAlu|Add0~77                             ; 2       ;
; Alu:procAlu|Add0~73                             ; 2       ;
; Alu:procAlu|Add0~69                             ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[20]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[20]   ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[20]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[20]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[20]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[20]   ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[20]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[20]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[20]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[20]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[20]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[20]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[20]   ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[20]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[20]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[20]    ; 2       ;
; Alu:procAlu|Add0~65                             ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[21]   ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[21]   ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[21]   ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[21]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[21]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[21]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[21]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[21]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[21]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[21]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[21]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[21]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[21]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[21]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[21]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[21]    ; 2       ;
; Alu:procAlu|Add0~61                             ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[30]   ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[30]   ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[30]   ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[30]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[30]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[30]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[30]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[30]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[30]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[30]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[30]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[30]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[30]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[30]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[30]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[30]    ; 2       ;
; Alu:procAlu|Add0~57                             ; 2       ;
; Alu:procAlu|Add0~53                             ; 2       ;
; Alu:procAlu|Add0~49                             ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[22]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[22]   ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[22]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[22]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[22]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[22]   ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[22]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[22]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[22]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[22]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[22]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[22]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[22]   ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[22]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[22]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[22]    ; 2       ;
; Alu:procAlu|Add0~45                             ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[23]   ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[23]   ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[23]   ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[23]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[23]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[23]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[23]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[23]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[23]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[23]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[23]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[23]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[23]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[23]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[23]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[23]    ; 2       ;
; Alu:procAlu|Add0~41                             ; 2       ;
; Alu:procAlu|Add0~37                             ; 2       ;
; Alu:procAlu|Add0~33                             ; 2       ;
; Alu:procAlu|Add0~29                             ; 2       ;
; Alu:procAlu|Add0~25                             ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[24]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[24]   ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[24]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[24]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[24]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[24]   ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[24]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[24]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[24]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[24]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[24]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[24]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[24]   ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[24]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[24]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[24]    ; 2       ;
; Alu:procAlu|Add0~21                             ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[25]   ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[25]   ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[25]   ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[25]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[25]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[25]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[25]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[25]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[25]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[25]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[25]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[25]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[25]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[25]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[25]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[25]    ; 2       ;
; Alu:procAlu|Add0~17                             ; 2       ;
; Alu:procAlu|Add0~13                             ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[15]   ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[15]   ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[15]   ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[15]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[15]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[15]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[15]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[15]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[15]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[15]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[15]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[15]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[15]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[15]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[15]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[15]    ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[14]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[14]   ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[14]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[14]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[14]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[14]   ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[14]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[14]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[14]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[14]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[14]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[14]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[14]   ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[14]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[14]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[14]    ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[12]   ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[12]   ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[12]   ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[12]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[12]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[12]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[12]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[12]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[12]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[12]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[12]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[12]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[12]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[12]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[12]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[12]    ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[11]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[11]   ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[11]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[11]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[11]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[11]   ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[11]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[11]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[11]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[11]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[11]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[11]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[11]   ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[11]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[11]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[11]    ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[10]   ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[10]   ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[10]   ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[10]   ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[10]   ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[10]   ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[10]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[10]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[10]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[10]    ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[10]    ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[10]    ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[10]    ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[10]    ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[10]    ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[10]    ; 2       ;
; Alu:procAlu|Add0~9                              ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[9]    ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[9]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[9]     ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[9]     ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[9]    ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[9]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[9]     ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[9]     ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[9]    ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[9]     ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[9]     ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[9]     ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[9]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[9]     ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[9]     ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[9]     ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[8]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[8]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[8]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[8]    ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[8]    ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[8]    ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[8]     ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[8]     ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[8]     ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[8]     ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[8]     ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[8]     ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[8]     ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[8]     ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[8]     ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[8]     ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[7]    ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[7]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[7]     ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[7]     ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[7]    ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[7]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[7]     ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[7]     ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[7]    ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[7]     ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[7]     ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[7]     ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[7]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[7]     ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[7]     ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[7]     ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[6]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[6]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[6]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[6]    ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[6]    ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[6]    ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[6]     ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[6]     ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[6]     ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[6]     ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[6]     ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[6]     ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[6]     ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[6]     ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[6]     ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[6]     ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[5]    ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[5]    ; 2       ;
; RegisterFile:regFile|Register:R7|dataOut[5]     ; 2       ;
; RegisterFile:regFile|Register:R3|dataOut[5]     ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[5]    ; 2       ;
; RegisterFile:regFile|Register:R10|dataOut[5]    ; 2       ;
; RegisterFile:regFile|Register:R6|dataOut[5]     ; 2       ;
; RegisterFile:regFile|Register:R2|dataOut[5]     ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[5]    ; 2       ;
; RegisterFile:regFile|Register:R9|dataOut[5]     ; 2       ;
; RegisterFile:regFile|Register:R5|dataOut[5]     ; 2       ;
; RegisterFile:regFile|Register:R1|dataOut[5]     ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[5]    ; 2       ;
; RegisterFile:regFile|Register:R8|dataOut[5]     ; 2       ;
; RegisterFile:regFile|Register:R4|dataOut[5]     ; 2       ;
; RegisterFile:regFile|Register:R0|dataOut[5]     ; 2       ;
; RegisterFile:regFile|Register:R15|dataOut[4]    ; 2       ;
; RegisterFile:regFile|Register:R14|dataOut[4]    ; 2       ;
; RegisterFile:regFile|Register:R13|dataOut[4]    ; 2       ;
; RegisterFile:regFile|Register:R12|dataOut[4]    ; 2       ;
; RegisterFile:regFile|Register:R11|dataOut[4]    ; 2       ;
+-------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                               ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                     ; Location                                                                                                              ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; DataMemory:datamem|altsyncram:data_rtl_0|altsyncram_g2e1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 7           ; 0          ; test/programs/Test2.mif ; M10K_X22_Y20_N0, M10K_X22_Y18_N0, M10K_X22_Y19_N0, M10K_X22_Y15_N0, M10K_X22_Y17_N0, M10K_X22_Y16_N0, M10K_X22_Y14_N0 ; Don't care           ; New data        ; New data        ;
+------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------+-----------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 3,463 / 140,056 ( 2 % ) ;
; C12 interconnects          ; 69 / 6,048 ( 1 % )      ;
; C2 interconnects           ; 1,228 / 54,648 ( 2 % )  ;
; C4 interconnects           ; 679 / 25,920 ( 3 % )    ;
; Local interconnects        ; 674 / 36,960 ( 2 % )    ;
; R14 interconnects          ; 159 / 5,984 ( 3 % )     ;
; R3 interconnects           ; 1,420 / 60,192 ( 2 % )  ;
; R6 interconnects           ; 2,710 / 127,072 ( 2 % ) ;
+----------------------------+-------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 253 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 211 / 9,504 ( 2 % )     ;
; Spine clocks                 ; 2 / 120 ( 2 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 54        ; 0            ; 54        ; 0            ; 0            ; 54        ; 54        ; 0            ; 54        ; 54        ; 0            ; 38           ; 0            ; 0            ; 0            ; 0            ; 38           ; 0            ; 0            ; 0            ; 0            ; 38           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 54           ; 0         ; 54           ; 54           ; 0         ; 0         ; 54           ; 0         ; 0         ; 54           ; 16           ; 54           ; 54           ; 54           ; 54           ; 16           ; 54           ; 54           ; 54           ; 54           ; 16           ; 54           ; 54           ; 54           ; 54           ; 54           ; 54           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_RESET_N       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                           ;
+----------------------------------+----------------------------------+-------------------+
; Source Clock(s)                  ; Destination Clock(s)             ; Delay Added in ns ;
+----------------------------------+----------------------------------+-------------------+
; ClockDivider:clk_divider|clk_out ; ClockDivider:clk_divider|clk_out ; 31.6              ;
; CLOCK_50                         ; CLOCK_50                         ; 2.6               ;
+----------------------------------+----------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                  ;
+----------------------------------------------+---------------------------------------------+-------------------+
; Source Register                              ; Destination Register                        ; Delay Added in ns ;
+----------------------------------------------+---------------------------------------------+-------------------+
; ClockDivider:clk_divider|clk_out             ; ClockDivider:clk_divider|clk_out            ; 2.556             ;
; RegisterFile:regFile|Register:R8|dataOut[7]  ; RegisterFile:regFile|Register:R0|dataOut[3] ; 0.926             ;
; RegisterFile:regFile|Register:R14|dataOut[7] ; RegisterFile:regFile|Register:R0|dataOut[3] ; 0.725             ;
; RegisterFile:regFile|Register:R15|dataOut[7] ; RegisterFile:regFile|Register:R0|dataOut[3] ; 0.697             ;
; RegisterFile:regFile|Register:R9|dataOut[7]  ; RegisterFile:regFile|Register:R0|dataOut[3] ; 0.623             ;
; Debouncer:SW9|cnt[12]                        ; Debouncer:SW9|out                           ; 0.613             ;
; Debouncer:SW6|cnt[10]                        ; Debouncer:SW6|out                           ; 0.613             ;
; Debouncer:SW1|cnt[5]                         ; Debouncer:SW1|out                           ; 0.604             ;
; Debouncer:SW5|cnt[8]                         ; Debouncer:SW5|out                           ; 0.580             ;
; Debouncer:SW3|cnt[15]                        ; Debouncer:SW3|out                           ; 0.578             ;
; Debouncer:SW9|cnt[13]                        ; Debouncer:SW9|out                           ; 0.577             ;
; Debouncer:SW0|cnt[10]                        ; Debouncer:SW0|out                           ; 0.572             ;
; Debouncer:SW0|cnt[3]                         ; Debouncer:SW0|out                           ; 0.570             ;
; Debouncer:SW1|cnt[6]                         ; Debouncer:SW1|out                           ; 0.568             ;
; Debouncer:SW9|cnt[11]                        ; Debouncer:SW9|out                           ; 0.559             ;
; Debouncer:SW9|cnt[10]                        ; Debouncer:SW9|out                           ; 0.559             ;
; Debouncer:SW9|cnt[2]                         ; Debouncer:SW9|out                           ; 0.559             ;
; Debouncer:SW9|cnt[0]                         ; Debouncer:SW9|out                           ; 0.559             ;
; Debouncer:SW1|cnt[4]                         ; Debouncer:SW1|out                           ; 0.554             ;
; Debouncer:SW1|cnt[3]                         ; Debouncer:SW1|out                           ; 0.554             ;
; Debouncer:SW1|cnt[2]                         ; Debouncer:SW1|out                           ; 0.554             ;
; Debouncer:SW1|cnt[1]                         ; Debouncer:SW1|out                           ; 0.554             ;
; Debouncer:SW5|cnt[6]                         ; Debouncer:SW5|out                           ; 0.548             ;
; Debouncer:SW5|cnt[5]                         ; Debouncer:SW5|out                           ; 0.539             ;
; Debouncer:SW5|cnt[4]                         ; Debouncer:SW5|out                           ; 0.531             ;
; RegisterFile:regFile|Register:R2|dataOut[7]  ; RegisterFile:regFile|Register:R0|dataOut[3] ; 0.525             ;
; Debouncer:SW0|cnt[6]                         ; Debouncer:SW0|out                           ; 0.519             ;
; Debouncer:SW6|cnt[15]                        ; Debouncer:SW6|out                           ; 0.519             ;
; Debouncer:SW6|cnt[14]                        ; Debouncer:SW6|out                           ; 0.519             ;
; Debouncer:SW6|cnt[12]                        ; Debouncer:SW6|out                           ; 0.519             ;
; Debouncer:SW6|cnt[13]                        ; Debouncer:SW6|out                           ; 0.519             ;
; Debouncer:SW5|cnt[14]                        ; Debouncer:SW5|out                           ; 0.512             ;
; Debouncer:SW5|cnt[13]                        ; Debouncer:SW5|out                           ; 0.512             ;
; Debouncer:SW5|cnt[12]                        ; Debouncer:SW5|out                           ; 0.512             ;
; Debouncer:SW5|cnt[11]                        ; Debouncer:SW5|out                           ; 0.512             ;
; Debouncer:SW5|cnt[10]                        ; Debouncer:SW5|out                           ; 0.512             ;
; Debouncer:SW5|cnt[9]                         ; Debouncer:SW5|out                           ; 0.512             ;
; Debouncer:SW5|cnt[2]                         ; Debouncer:SW5|out                           ; 0.512             ;
; Debouncer:SW5|cnt[1]                         ; Debouncer:SW5|out                           ; 0.512             ;
; Debouncer:SW5|cnt[0]                         ; Debouncer:SW5|out                           ; 0.512             ;
; Debouncer:SW5|gate_1                         ; Debouncer:SW5|out                           ; 0.512             ;
; Debouncer:SW5|cnt[15]                        ; Debouncer:SW5|out                           ; 0.512             ;
; Debouncer:SW5|out                            ; Debouncer:SW5|out                           ; 0.512             ;
; Debouncer:SW0|out                            ; RegisterFile:regFile|Register:R4|dataOut[0] ; 0.511             ;
; Debouncer:SW0|cnt[15]                        ; Debouncer:SW0|out                           ; 0.511             ;
; Debouncer:SW0|cnt[12]                        ; Debouncer:SW0|out                           ; 0.511             ;
; Debouncer:SW0|cnt[9]                         ; Debouncer:SW0|out                           ; 0.511             ;
; Debouncer:SW0|cnt[11]                        ; Debouncer:SW0|out                           ; 0.511             ;
; Debouncer:SW0|cnt[7]                         ; Debouncer:SW0|out                           ; 0.511             ;
; Debouncer:SW0|cnt[5]                         ; Debouncer:SW0|out                           ; 0.511             ;
; Debouncer:SW0|cnt[4]                         ; Debouncer:SW0|out                           ; 0.511             ;
; Debouncer:SW0|cnt[1]                         ; Debouncer:SW0|out                           ; 0.511             ;
; Debouncer:SW0|cnt[0]                         ; Debouncer:SW0|out                           ; 0.511             ;
; Debouncer:SW0|gate_1                         ; Debouncer:SW0|out                           ; 0.511             ;
; Debouncer:SW0|cnt[8]                         ; Debouncer:SW0|out                           ; 0.511             ;
; Debouncer:SW3|out                            ; RegisterFile:regFile|Register:R0|dataOut[3] ; 0.510             ;
; Debouncer:SW5|cnt[3]                         ; Debouncer:SW5|out                           ; 0.510             ;
; Debouncer:SW6|cnt[8]                         ; Debouncer:SW6|out                           ; 0.501             ;
; Debouncer:SW6|cnt[7]                         ; Debouncer:SW6|out                           ; 0.501             ;
; Debouncer:SW6|cnt[6]                         ; Debouncer:SW6|out                           ; 0.501             ;
; Debouncer:SW6|cnt[5]                         ; Debouncer:SW6|out                           ; 0.501             ;
; Debouncer:SW6|cnt[11]                        ; Debouncer:SW6|out                           ; 0.501             ;
; Debouncer:SW6|cnt[4]                         ; Debouncer:SW6|out                           ; 0.501             ;
; Debouncer:SW6|cnt[2]                         ; Debouncer:SW6|out                           ; 0.501             ;
; Debouncer:SW6|cnt[1]                         ; Debouncer:SW6|out                           ; 0.501             ;
; Debouncer:SW6|cnt[0]                         ; Debouncer:SW6|out                           ; 0.501             ;
; Debouncer:SW6|gate_1                         ; Debouncer:SW6|out                           ; 0.501             ;
; Debouncer:SW6|cnt[3]                         ; Debouncer:SW6|out                           ; 0.501             ;
; Debouncer:SW6|out                            ; Debouncer:SW6|out                           ; 0.501             ;
; Debouncer:SW0|cnt[14]                        ; Debouncer:SW0|out                           ; 0.499             ;
; Debouncer:SW1|cnt[14]                        ; Debouncer:SW1|out                           ; 0.497             ;
; Debouncer:SW1|cnt[13]                        ; Debouncer:SW1|out                           ; 0.497             ;
; Debouncer:SW1|cnt[15]                        ; Debouncer:SW1|out                           ; 0.497             ;
; Debouncer:SW1|cnt[11]                        ; Debouncer:SW1|out                           ; 0.497             ;
; Debouncer:SW1|cnt[10]                        ; Debouncer:SW1|out                           ; 0.497             ;
; Debouncer:SW1|cnt[9]                         ; Debouncer:SW1|out                           ; 0.497             ;
; Debouncer:SW1|cnt[8]                         ; Debouncer:SW1|out                           ; 0.497             ;
; Debouncer:SW1|cnt[7]                         ; Debouncer:SW1|out                           ; 0.497             ;
; Debouncer:SW1|cnt[0]                         ; Debouncer:SW1|out                           ; 0.497             ;
; Debouncer:SW1|gate_1                         ; Debouncer:SW1|out                           ; 0.497             ;
; Debouncer:SW1|cnt[12]                        ; Debouncer:SW1|out                           ; 0.497             ;
; Debouncer:SW1|out                            ; Debouncer:SW1|out                           ; 0.497             ;
; Debouncer:SW3|cnt[12]                        ; Debouncer:SW3|out                           ; 0.495             ;
; Debouncer:SW3|cnt[10]                        ; Debouncer:SW3|out                           ; 0.495             ;
; Debouncer:SW3|cnt[9]                         ; Debouncer:SW3|out                           ; 0.495             ;
; Debouncer:SW3|cnt[0]                         ; Debouncer:SW3|out                           ; 0.495             ;
; Debouncer:SW0|cnt[2]                         ; Debouncer:SW0|out                           ; 0.491             ;
; RegisterFile:regFile|Register:R0|dataOut[9]  ; DataMemory:datamem|hex[9]                   ; 0.485             ;
; RegisterFile:regFile|Register:R4|dataOut[9]  ; DataMemory:datamem|hex[9]                   ; 0.485             ;
; RegisterFile:regFile|Register:R8|dataOut[9]  ; DataMemory:datamem|hex[9]                   ; 0.485             ;
; RegisterFile:regFile|Register:R12|dataOut[9] ; DataMemory:datamem|hex[9]                   ; 0.485             ;
; RegisterFile:regFile|Register:R1|dataOut[9]  ; DataMemory:datamem|hex[9]                   ; 0.485             ;
; RegisterFile:regFile|Register:R5|dataOut[9]  ; DataMemory:datamem|hex[9]                   ; 0.485             ;
; RegisterFile:regFile|Register:R9|dataOut[9]  ; DataMemory:datamem|hex[9]                   ; 0.485             ;
; RegisterFile:regFile|Register:R13|dataOut[9] ; DataMemory:datamem|hex[9]                   ; 0.485             ;
; RegisterFile:regFile|Register:R2|dataOut[9]  ; DataMemory:datamem|hex[9]                   ; 0.485             ;
; RegisterFile:regFile|Register:R6|dataOut[9]  ; DataMemory:datamem|hex[9]                   ; 0.485             ;
; RegisterFile:regFile|Register:R10|dataOut[9] ; DataMemory:datamem|hex[9]                   ; 0.485             ;
; RegisterFile:regFile|Register:R14|dataOut[9] ; DataMemory:datamem|hex[9]                   ; 0.485             ;
; RegisterFile:regFile|Register:R3|dataOut[9]  ; DataMemory:datamem|hex[9]                   ; 0.485             ;
+----------------------------------------------+---------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "Project2-SCProc"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): ClockDivider:clk_divider|clk_out~CLKENA0 with 806 fanout uses global clock CLKCTRL_G2
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Project2-SCProc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:13
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.09 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:12
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 2A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 10 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location L1 (pad PAD_21): Pin LEDR[9] of type output uses 2.5 V I/O standard
        Info (169220): Location L2 (pad PAD_23): Pin LEDR[8] of type output uses 2.5 V I/O standard
        Info (169220): Location N1 (pad PAD_24): Pin LEDR[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U1 (pad PAD_25): Pin LEDR[7] of type output uses 2.5 V I/O standard
        Info (169220): Location N2 (pad PAD_26): Pin LEDR[4] of type output uses 2.5 V I/O standard
        Info (169220): Location U2 (pad PAD_27): Pin LEDR[6] of type output uses 2.5 V I/O standard
        Info (169220): Location W2 (pad PAD_28): Pin LEDR[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA1 (pad PAD_29): Pin LEDR[1] of type output uses 2.5 V I/O standard
        Info (169220): Location Y3 (pad PAD_30): Pin LEDR[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AA2 (pad PAD_31): Pin LEDR[0] of type output uses 2.5 V I/O standard
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 4A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 27 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location Y14 (pad PAD_115): Pin HEX2[3] of type output uses 2.5 V I/O standard
        Info (169220): Location V14 (pad PAD_118): Pin HEX2[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AB17 (pad PAD_119): Pin HEX2[1] of type output uses 2.5 V I/O standard
        Info (169220): Location AB18 (pad PAD_121): Pin HEX1[4] of type output uses 2.5 V I/O standard
        Info (169220): Location AB20 (pad PAD_122): Pin HEX1[1] of type output uses 2.5 V I/O standard
        Info (169220): Location Y16 (pad PAD_123): Pin HEX3[0] of type output uses 2.5 V I/O standard
        Info (169220): Location AB21 (pad PAD_124): Pin HEX2[6] of type output uses 2.5 V I/O standard
        Info (169220): Location Y17 (pad PAD_125): Pin HEX3[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA17 (pad PAD_127): Pin HEX1[5] of type output uses 2.5 V I/O standard
        Info (169220): Location AA18 (pad PAD_129): Pin HEX1[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AA19 (pad PAD_130): Pin HEX1[2] of type output uses 2.5 V I/O standard
        Info (169220): Location AA20 (pad PAD_132): Pin HEX1[0] of type output uses 2.5 V I/O standard
        Info (169220): Location V16 (pad PAD_134): Pin HEX3[3] of type output uses 2.5 V I/O standard
        Info (169220): Location AB22 (pad PAD_135): Pin HEX2[5] of type output uses 2.5 V I/O standard
        Info (169220): Location W16 (pad PAD_136): Pin HEX3[1] of type output uses 2.5 V I/O standard
        Info (169220): Location AA22 (pad PAD_137): Pin HEX0[6] of type output uses 2.5 V I/O standard
        Info (169220): Location Y22 (pad PAD_138): Pin HEX0[4] of type output uses 2.5 V I/O standard
        Info (169220): Location W22 (pad PAD_140): Pin HEX0[2] of type output uses 2.5 V I/O standard
        Info (169220): Location Y19 (pad PAD_141): Pin HEX2[0] of type output uses 2.5 V I/O standard
        Info (169220): Location Y21 (pad PAD_143): Pin HEX0[5] of type output uses 2.5 V I/O standard
        Info (169220): Location W21 (pad PAD_145): Pin HEX0[3] of type output uses 2.5 V I/O standard
        Info (169220): Location U22 (pad PAD_146): Pin HEX1[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V19 (pad PAD_147): Pin HEX3[6] of type output uses 2.5 V I/O standard
        Info (169220): Location V21 (pad PAD_148): Pin HEX0[1] of type output uses 2.5 V I/O standard
        Info (169220): Location V18 (pad PAD_149): Pin HEX3[5] of type output uses 2.5 V I/O standard
        Info (169220): Location U21 (pad PAD_151): Pin HEX0[0] of type output uses 2.5 V I/O standard
        Info (169220): Location U17 (pad PAD_152): Pin HEX3[4] of type output uses 2.5 V I/O standard
Info (144001): Generated suppressed messages file C:/Users/Yuanhan/Documents/2016-2017/CS 3220/Project+2+Template/Project 2 Template/output_files/Project2-SCProc.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 160 warnings
    Info: Peak virtual memory: 1570 megabytes
    Info: Processing ended: Sun Nov 27 17:04:19 2016
    Info: Elapsed time: 00:01:11
    Info: Total CPU time (on all processors): 00:01:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Yuanhan/Documents/2016-2017/CS 3220/Project+2+Template/Project 2 Template/output_files/Project2-SCProc.fit.smsg.


