>Dmel_RG2
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG3
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG5
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG9
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG18N
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG19
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG22
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG24
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG25
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG28
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG32N
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG34
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG36
TGTCCCCCTGCGCGGGCTCCCCCA
>Dmel_RG38N
TGTCCCCCTGCGCGGGCTCCCCCA
>Dsim_MD03
TGTCCCTCTGCGCGGGCCCCCCCA
>Dsim_MD06
TGTCCCCCTGCACGGGCCCCCCCA
>Dsim_MD105
TGTCCCCCTGCGCGGGCCCCCCCA
>Dsim_MD106
TGTCCCCCTGCGCGGGCCCCCCCA
>Dsim_MD146
TGTCCCCCTGCGCGGGCCCCCCCA
>Dsim_MD15
TGTCCCCCTGCACGGGCCCCCCCA
>Dsim_MD197
TGTCCCCCTGCACGGGCCCCCCCA
>Dsim_MD199
TGTCCCCCTGCGCGGGCCCCCCCA
>Dsim_MD201
TGTCCCCCTGCGTGGGCCCCCCCA
>Dsim_MD221
TGTCCCCCTGCACGGGCCCCCCCA
>Dsim_MD224
TGTCCCCCTGCGCGGGCCCCCCCA
>Dsim_MD225
TGTCCCCCTGCACGGGCCCCCCCA
>Dsim_MD233
TGTCCCCCTGCGCGGGCCCCCCCA
>Dsim_MD235
TGTCCCCCTGCGCGGGCCCCCCCA
>Dsim_MD238
TGTCCCCCTGCGCGGGCCCCCCCA
>Dsim_MD243
TGTCCCCCTGCGCGGGCCCCCCCA
>Dsim_MD251
TGTCCCCCTGCGTGGACCCCCCCA
>Dsim_MD255
TGTTCCCCTGCGCGGGCCCCCCCA
>Dsim_MD63
TGTCCCCCTGCGCGGGCCCCCCCA
>Dsim_MD72
TGTCCCCCTGCGCGGGCCCCCCCA
>Dsim_MD73
TGTCCCCCTGCGCGGGCCCCCCCA
>Dyak_528_18230
TGTCCCCCTACGCGGACTCCTCCA
>Dere_528_18230
TGTCCTCCTACGCGGACCTCCCCA
