<stg><name>memcachedPipeline_bp_r</name>


<trans_list>

<trans id="134" from="1" to="2">
<condition id="138">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="3" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="22" bw="2" op_0_bw="2">
<![CDATA[
codeRepl:11  %binaryParserRearState_load = load i2* @binaryParserRearState, align 1

]]></node>
<StgValue><ssdm name="binaryParserRearState_load"/></StgValue>
</operation>

<operation id="4" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="23" bw="248" op_0_bw="248">
<![CDATA[
codeRepl:12  %p_Val2_23 = load i248* @outMetadataBuffer_V, align 16

]]></node>
<StgValue><ssdm name="p_Val2_23"/></StgValue>
</operation>

<operation id="5" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="24" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:13  %bpr_opCode_load = load i8* @bpr_opCode, align 1

]]></node>
<StgValue><ssdm name="bpr_opCode_load"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="25" bw="16" op_0_bw="16">
<![CDATA[
codeRepl:14  %bpr_valueLength_load = load i16* @bpr_valueLength, align 2

]]></node>
<StgValue><ssdm name="bpr_valueLength_load"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="26" bw="8" op_0_bw="8">
<![CDATA[
codeRepl:15  %bpr_keyLength_load = load i8* @bpr_keyLength, align 1

]]></node>
<StgValue><ssdm name="bpr_keyLength_load"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="27" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0" op_6_bw="2" op_7_bw="0">
<![CDATA[
codeRepl:16  switch i2 %binaryParserRearState_load, label %._crit_edge328 [
    i2 0, label %0
    i2 1, label %2
    i2 -2, label %7
  ]

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
</and_exp></or_exp>
</condition>

<node id="29" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_147 = icmp eq i8 %bpr_keyLength_load, 0

]]></node>
<StgValue><ssdm name="tmp_147"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="0">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
</and_exp></or_exp>
</condition>

<node id="30" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_147, label %._crit_edge341, label %8

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="89">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
</and_exp></or_exp>
</condition>

<node id="32" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_46 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @keyBuffer_rp_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_46"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="89">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
</and_exp></or_exp>
</condition>

<node id="33" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_46, label %._crit_edge341, label %._crit_edge328

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="90">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
</and_exp></or_exp>
</condition>

<node id="35" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge341:0  %tmp_149 = icmp eq i16 %bpr_valueLength_load, 0

]]></node>
<StgValue><ssdm name="tmp_149"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="90">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
</and_exp></or_exp>
</condition>

<node id="36" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge341:1  br i1 %tmp_149, label %._crit_edge345, label %9

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="91">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="0"/>
</and_exp></or_exp>
</condition>

<node id="38" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_48 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @valueBuffer_rp_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_48"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="91">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="0"/>
</and_exp></or_exp>
</condition>

<node id="39" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_48, label %._crit_edge345, label %._crit_edge328

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="92">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="41" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge345:0  br i1 %tmp_147, label %._crit_edge349, label %._crit_edge350

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="93">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="43" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge350:0  %tmp_V_46 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_rp_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_46"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="93">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="44" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge350:1  %tmp_154 = icmp ugt i8 %bpr_keyLength_load, 8

]]></node>
<StgValue><ssdm name="tmp_154"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="93">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="45" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge350:2  %tmp_155 = add i8 %bpr_keyLength_load, -8

]]></node>
<StgValue><ssdm name="tmp_155"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="93">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="46" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge350:3  %storemerge3 = select i1 %tmp_154, i8 %tmp_155, i8 0

]]></node>
<StgValue><ssdm name="storemerge3"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="93">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="47" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge350:4  store i8 %storemerge3, i8* @bpr_keyLength, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="23" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="93">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="0"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="48" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge350:5  br label %._crit_edge349

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="24" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="94">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="50" bw="8" op_0_bw="8" op_1_bw="0">
<![CDATA[
._crit_edge349:0  %bpr_keyLength_load_4 = phi i8 [ %storemerge3, %._crit_edge350 ], [ %bpr_keyLength_load, %._crit_edge345 ]

]]></node>
<StgValue><ssdm name="bpr_keyLength_load_4"/></StgValue>
</operation>

<operation id="25" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="94">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="53" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge349:3  br i1 %tmp_149, label %._crit_edge351_ifconv, label %._crit_edge352

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="26" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="95">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="55" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge352:0  %tmp_V_47 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @valueBuffer_rp_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_47"/></StgValue>
</operation>

<operation id="27" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="95">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="56" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge352:1  %tmp_158 = icmp ugt i16 %bpr_valueLength_load, 8

]]></node>
<StgValue><ssdm name="tmp_158"/></StgValue>
</operation>

<operation id="28" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="95">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="57" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge352:2  %tmp_159 = add i16 %bpr_valueLength_load, -8

]]></node>
<StgValue><ssdm name="tmp_159"/></StgValue>
</operation>

<operation id="29" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="95">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="58" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge352:3  %storemerge = select i1 %tmp_158, i16 %tmp_159, i16 0

]]></node>
<StgValue><ssdm name="storemerge"/></StgValue>
</operation>

<operation id="30" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="95">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="0"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="59" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge352:4  br label %._crit_edge351_ifconv

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="31" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="61" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge351_ifconv:0  %tmp_valueValid_V_5 = phi i1 [ false, %._crit_edge349 ], [ true, %._crit_edge352 ]

]]></node>
<StgValue><ssdm name="tmp_valueValid_V_5"/></StgValue>
</operation>

<operation id="32" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="62" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
._crit_edge351_ifconv:1  %tmp_160 = phi i16 [ %bpr_valueLength_load, %._crit_edge349 ], [ %storemerge, %._crit_edge352 ]

]]></node>
<StgValue><ssdm name="tmp_160"/></StgValue>
</operation>

<operation id="33" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="68" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge351_ifconv:7  %notlhs = icmp ne i8 %bpr_keyLength_load_4, 0

]]></node>
<StgValue><ssdm name="notlhs"/></StgValue>
</operation>

<operation id="34" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="69" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge351_ifconv:8  %notrhs = icmp ne i16 %tmp_160, 0

]]></node>
<StgValue><ssdm name="notrhs"/></StgValue>
</operation>

<operation id="35" st_id="1" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="70" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge351_ifconv:9  %or_cond = or i1 %notrhs, %notlhs

]]></node>
<StgValue><ssdm name="or_cond"/></StgValue>
</operation>

<operation id="36" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="97">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="or_cond" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="or_cond" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
<literal name="or_cond" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
<literal name="or_cond" val="0"/>
</and_exp></or_exp>
</condition>

<node id="73" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:0  store i2 0, i2* @binaryParserRearState, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="37" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="97">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="or_cond" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="or_cond" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
<literal name="or_cond" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
<literal name="or_cond" val="0"/>
</and_exp></or_exp>
</condition>

<node id="74" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge354

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="38" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="99">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="86" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge354.new:0  br label %._crit_edge328

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="39" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="37">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
</and_exp></or_exp>
</condition>

<node id="88" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_s = icmp eq i8 %bpr_opCode_load, 8

]]></node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="40" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="37">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
</and_exp></or_exp>
</condition>

<node id="89" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_s, label %._crit_edge330, label %3

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="41" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="91" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_45 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @keyBuffer_rp_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_45"/></StgValue>
</operation>

<operation id="42" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="100">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="0"/>
</and_exp></or_exp>
</condition>

<node id="92" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_45, label %4, label %._crit_edge328

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="43" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<node id="94" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
:0  %tmp_148 = icmp eq i8 %bpr_opCode_load, 1

]]></node>
<StgValue><ssdm name="tmp_148"/></StgValue>
</operation>

<operation id="44" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="101">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_45" val="1"/>
</and_exp></or_exp>
</condition>

<node id="95" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_148, label %5, label %._crit_edge330

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="45" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="1"/>
</and_exp></or_exp>
</condition>

<node id="97" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
:0  %tmp_47 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i64P(i64* @valueBuffer_rp_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp_47"/></StgValue>
</operation>

<operation id="46" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="102">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="0"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="1"/>
</and_exp></or_exp>
</condition>

<node id="98" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_47, label %._crit_edge330, label %._crit_edge328

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="47" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="103">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="100" bw="8" op_0_bw="8" op_1_bw="0" op_2_bw="8">
<![CDATA[
._crit_edge330:0  %bpr_opCode_load_3 = phi i8 [ 1, %5 ], [ %bpr_opCode_load, %4 ], [ %bpr_opCode_load, %2 ]

]]></node>
<StgValue><ssdm name="bpr_opCode_load_3"/></StgValue>
</operation>

<operation id="48" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="103">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="101" bw="8" op_0_bw="248">
<![CDATA[
._crit_edge330:1  %tmp_291 = trunc i248 %p_Val2_23 to i8

]]></node>
<StgValue><ssdm name="tmp_291"/></StgValue>
</operation>

<operation id="49" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="103">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="102" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge330:2  %tmp_150 = icmp eq i8 %bpr_opCode_load_3, 8

]]></node>
<StgValue><ssdm name="tmp_150"/></StgValue>
</operation>

<operation id="50" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="103">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="103" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge330:3  br i1 %tmp_150, label %._crit_edge337, label %6

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="51" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="104">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_150" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
<literal name="tmp_150" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
<literal name="tmp_150" val="0"/>
</and_exp></or_exp>
</condition>

<node id="105" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
:0  %tmp_V_44 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @keyBuffer_rp_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_44"/></StgValue>
</operation>

<operation id="52" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="104">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_150" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
<literal name="tmp_150" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
<literal name="tmp_150" val="0"/>
</and_exp></or_exp>
</condition>

<node id="106" bw="0" op_0_bw="0">
<![CDATA[
:1  br label %._crit_edge337

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="53" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="105">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="109" bw="16" op_0_bw="16" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge337:1  %p_Result_s_93 = call i16 @_ssdm_op_PartSelect.i16.i248.i32.i32(i248 %p_Val2_23, i32 8, i32 23)

]]></node>
<StgValue><ssdm name="p_Result_s_93"/></StgValue>
</operation>

<operation id="54" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="105">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="111" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge337:3  %tmp_151 = icmp ult i8 %tmp_291, 9

]]></node>
<StgValue><ssdm name="tmp_151"/></StgValue>
</operation>

<operation id="55" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="105">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="112" bw="8" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge337:4  %tmp_152 = add i8 -8, %tmp_291

]]></node>
<StgValue><ssdm name="tmp_152"/></StgValue>
</operation>

<operation id="56" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="105">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="113" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
._crit_edge337:5  %storemerge2 = select i1 %tmp_151, i8 0, i8 %tmp_152

]]></node>
<StgValue><ssdm name="storemerge2"/></StgValue>
</operation>

<operation id="57" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="105">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="114" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge337:6  store i8 %storemerge2, i8* @bpr_keyLength, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="58" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="105">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="115" bw="1" op_0_bw="8" op_1_bw="8">
<![CDATA[
._crit_edge337:7  %tmp_153 = icmp eq i8 %bpr_opCode_load_3, 1

]]></node>
<StgValue><ssdm name="tmp_153"/></StgValue>
</operation>

<operation id="59" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="105">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="116" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge337:8  br i1 %tmp_153, label %._crit_edge340, label %._crit_edge339

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="60" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="106">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
<literal name="tmp_153" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>

<node id="118" bw="64" op_0_bw="64" op_1_bw="64">
<![CDATA[
._crit_edge340:0  %tmp_V_45 = call i64 @_ssdm_op_Read.ap_fifo.volatile.i64P(i64* @valueBuffer_rp_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V_45"/></StgValue>
</operation>

<operation id="61" st_id="1" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="106">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
<literal name="tmp_153" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>

<node id="119" bw="1" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge340:1  %tmp_156 = icmp ugt i16 %p_Result_s_93, 8

]]></node>
<StgValue><ssdm name="tmp_156"/></StgValue>
</operation>

<operation id="62" st_id="1" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="106">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
<literal name="tmp_153" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>

<node id="120" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
._crit_edge340:2  %tmp_157 = add i16 %p_Result_s_93, -8

]]></node>
<StgValue><ssdm name="tmp_157"/></StgValue>
</operation>

<operation id="63" st_id="1" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="106">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
<literal name="tmp_153" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>

<node id="121" bw="16" op_0_bw="1" op_1_bw="16" op_2_bw="16">
<![CDATA[
._crit_edge340:3  %storemerge4 = select i1 %tmp_156, i16 %tmp_157, i16 0

]]></node>
<StgValue><ssdm name="storemerge4"/></StgValue>
</operation>

<operation id="64" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="106">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
<literal name="tmp_153" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
<literal name="tmp_153" val="1"/>
</and_exp></or_exp>
</condition>

<node id="122" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge340:4  br label %._crit_edge339

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="65" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="107">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="124" bw="16" op_0_bw="16" op_1_bw="0">
<![CDATA[
._crit_edge339:0  %bpr_valueLength_new = phi i16 [ %storemerge4, %._crit_edge340 ], [ %p_Result_s_93, %._crit_edge337 ]

]]></node>
<StgValue><ssdm name="bpr_valueLength_new"/></StgValue>
</operation>

<operation id="66" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="107">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="129" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
._crit_edge339:5  store i2 -2, i2* @binaryParserRearState, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="67" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="107">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="130" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge339:6  br label %._crit_edge328

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="68" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="64">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="132" bw="1" op_0_bw="1" op_1_bw="248" op_2_bw="32">
<![CDATA[
:0  %tmp = call i1 @_ssdm_op_NbReadReq.ap_fifo.i248P(i248* @metadataBuffer_rp_V_V, i32 1) nounwind

]]></node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="69" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="64">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="133" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp, label %1, label %._crit_edge329

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="70" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="108">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="135" bw="248" op_0_bw="248" op_1_bw="248">
<![CDATA[
:0  %tmp_V = call i248 @_ssdm_op_Read.ap_fifo.volatile.i248P(i248* @metadataBuffer_rp_V_V) nounwind

]]></node>
<StgValue><ssdm name="tmp_V"/></StgValue>
</operation>

<operation id="71" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="108">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="136" bw="0" op_0_bw="248" op_1_bw="248">
<![CDATA[
:1  store i248 %tmp_V, i248* @outMetadataBuffer_V, align 16

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="72" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="108">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="137" bw="8" op_0_bw="8" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %p_Result_s = call i8 @_ssdm_op_PartSelect.i8.i248.i32.i32(i248 %tmp_V, i32 104, i32 111)

]]></node>
<StgValue><ssdm name="p_Result_s"/></StgValue>
</operation>

<operation id="73" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="108">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="138" bw="0" op_0_bw="8" op_1_bw="8">
<![CDATA[
:3  store i8 %p_Result_s, i8* @bpr_opCode, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="74" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="108">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="139" bw="0" op_0_bw="2" op_1_bw="2">
<![CDATA[
:4  store i2 1, i2* @binaryParserRearState, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="75" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="109">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="0"/>
</and_exp></or_exp>
</condition>

<node id="142" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge329:0  br label %._crit_edge328

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="76" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="72">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="144" bw="1" op_0_bw="1" op_1_bw="0" op_2_bw="1" op_3_bw="0" op_4_bw="1" op_5_bw="0" op_6_bw="1" op_7_bw="0">
<![CDATA[
._crit_edge328:0  %bpr_valueLength_flag_4 = phi i1 [ false, %codeRepl ], [ false, %._crit_edge329 ], [ true, %._crit_edge339 ], [ false, %5 ], [ false, %3 ], [ %tmp_valueValid_V_5, %._crit_edge354.new ], [ false, %9 ], [ false, %8 ]

]]></node>
<StgValue><ssdm name="bpr_valueLength_flag_4"/></StgValue>
</operation>

<operation id="77" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="72">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="145" bw="16" op_0_bw="16" op_1_bw="0" op_2_bw="16" op_3_bw="0" op_4_bw="16" op_5_bw="0" op_6_bw="16" op_7_bw="0">
<![CDATA[
._crit_edge328:1  %bpr_valueLength_new_4 = phi i16 [ undef, %codeRepl ], [ undef, %._crit_edge329 ], [ %bpr_valueLength_new, %._crit_edge339 ], [ undef, %5 ], [ undef, %3 ], [ %tmp_160, %._crit_edge354.new ], [ undef, %9 ], [ undef, %8 ]

]]></node>
<StgValue><ssdm name="bpr_valueLength_new_4"/></StgValue>
</operation>

<operation id="78" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="72">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="146" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge328:2  br i1 %bpr_valueLength_flag_4, label %mergeST, label %._crit_edge328.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="79" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="110">
<or_exp><and_exp><literal name="bpr_valueLength_flag_4" val="1"/>
</and_exp></or_exp>
</condition>

<node id="148" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
mergeST:0  store i16 %bpr_valueLength_new_4, i16* @bpr_valueLength, align 2

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="80" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="11" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:0  call void (...)* @_ssdm_op_SpecInterface(i64* @valueBuffer_rp_V_V, [8 x i8]* @str1550, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1551, [1 x i8]* @str1551, [8 x i8]* @str1550)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="81" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="12" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:1  call void (...)* @_ssdm_op_SpecInterface(i64* @keyBuffer_rp_V_V, [8 x i8]* @str1546, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1547, [1 x i8]* @str1547, [8 x i8]* @str1546)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="82" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="13" bw="0" op_0_bw="0" op_1_bw="248" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:2  call void (...)* @_ssdm_op_SpecInterface(i248* @metadataBuffer_rp_V_V, [8 x i8]* @str1542, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1543, [1 x i8]* @str1543, [8 x i8]* @str1542)

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="83" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="14" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:3  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1202, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1203, [1 x i8]* @str1203, [8 x i8]* @str1202) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="84" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="15" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:4  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1198, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1199, [1 x i8]* @str1199, [8 x i8]* @str1198) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="85" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="16" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:5  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1194, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1195, [1 x i8]* @str1195, [8 x i8]* @str1194) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="86" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="17" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:6  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1190, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1191, [1 x i8]* @str1191, [8 x i8]* @str1190) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="87" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="18" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:7  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1186, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1187, [1 x i8]* @str1187, [8 x i8]* @str1186) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="88" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="19" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:8  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1182, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1183, [1 x i8]* @str1183, [8 x i8]* @str1182) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="89" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="20" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="8" op_3_bw="32" op_4_bw="32" op_5_bw="32" op_6_bw="32" op_7_bw="8" op_8_bw="8" op_9_bw="8">
<![CDATA[
codeRepl:9  call void (...)* @_ssdm_op_SpecInterface(i256* @requestParser2hashTable_V, [8 x i8]* @str1178, i32 0, i32 0, i32 0, i32 0, [1 x i8]* @str1179, [1 x i8]* @str1179, [8 x i8]* @str1178) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="90" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="21" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="8">
<![CDATA[
codeRepl:10  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 2, i32 1, i32 0, [1 x i8]* @p_str192) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="91" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="94">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="51" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge349:1  %tmp_keyValid_V = phi i1 [ true, %._crit_edge350 ], [ false, %._crit_edge345 ]

]]></node>
<StgValue><ssdm name="tmp_keyValid_V"/></StgValue>
</operation>

<operation id="92" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="94">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="52" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge349:2  %tmp_key_V_11 = phi i64 [ %tmp_V_46, %._crit_edge350 ], [ 0, %._crit_edge345 ]

]]></node>
<StgValue><ssdm name="tmp_key_V_11"/></StgValue>
</operation>

<operation id="93" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="63" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge351_ifconv:2  %tmp_value_V_7 = phi i64 [ 0, %._crit_edge349 ], [ %tmp_V_47, %._crit_edge352 ]

]]></node>
<StgValue><ssdm name="tmp_value_V_7"/></StgValue>
</operation>

<operation id="94" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="64" bw="1" op_0_bw="1">
<![CDATA[
._crit_edge351_ifconv:3  %bpr_wordCounter_V_load = load i1* @bpr_wordCounter_V, align 1

]]></node>
<StgValue><ssdm name="bpr_wordCounter_V_load"/></StgValue>
</operation>

<operation id="95" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="65" bw="124" op_0_bw="124" op_1_bw="248" op_2_bw="32" op_3_bw="32">
<![CDATA[
._crit_edge351_ifconv:4  %tempOutput_metadata_V = call i124 @_ssdm_op_PartSelect.i124.i248.i32.i32(i248 %p_Val2_23, i32 124, i32 247)

]]></node>
<StgValue><ssdm name="tempOutput_metadata_V"/></StgValue>
</operation>

<operation id="96" st_id="2" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="66" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
._crit_edge351_ifconv:5  %not_bpr_wordCounter_V_load = xor i1 %bpr_wordCounter_V_load, true

]]></node>
<StgValue><ssdm name="not_bpr_wordCounter_V_load"/></StgValue>
</operation>

<operation id="97" st_id="2" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="67" bw="124" op_0_bw="1" op_1_bw="124" op_2_bw="124">
<![CDATA[
._crit_edge351_ifconv:6  %tmp_metadata_V_11 = select i1 %bpr_wordCounter_V_load, i124 0, i124 %tempOutput_metadata_V

]]></node>
<StgValue><ssdm name="tmp_metadata_V_11"/></StgValue>
</operation>

<operation id="98" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="96">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="71" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge351_ifconv:10  br i1 %or_cond, label %._crit_edge354, label %10

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="99" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="76" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge354:0  %bpr_wordCounter_V_flag_1 = phi i1 [ %not_bpr_wordCounter_V_load, %._crit_edge351_ifconv ], [ true, %10 ]

]]></node>
<StgValue><ssdm name="bpr_wordCounter_V_flag_1"/></StgValue>
</operation>

<operation id="100" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="77" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge354:1  %bpr_wordCounter_V_new_1 = phi i1 [ true, %._crit_edge351_ifconv ], [ false, %10 ]

]]></node>
<StgValue><ssdm name="bpr_wordCounter_V_new_1"/></StgValue>
</operation>

<operation id="101" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="78" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge354:2  %tmp_EOP_V = phi i1 [ false, %._crit_edge351_ifconv ], [ true, %10 ]

]]></node>
<StgValue><ssdm name="tmp_EOP_V"/></StgValue>
</operation>

<operation id="102" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="79" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="1" op_5_bw="1" op_6_bw="1" op_7_bw="124">
<![CDATA[
._crit_edge354:3  %tmp_1 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i1.i1.i1.i124(i64 %tmp_key_V_11, i64 %tmp_value_V_7, i1 %tmp_EOP_V, i1 %tmp_valueValid_V_5, i1 %tmp_keyValid_V, i1 false, i124 %tmp_metadata_V_11)

]]></node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="103" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="80" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge354:4  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @requestParser2hashTable_V, i256 %tmp_1) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="104" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="98">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
</and_exp></or_exp>
</condition>

<node id="81" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
._crit_edge354:5  br i1 %bpr_wordCounter_V_flag_1, label %mergeST113, label %._crit_edge354.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="105" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="111">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="bpr_wordCounter_V_flag_1" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="bpr_wordCounter_V_flag_1" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
<literal name="bpr_wordCounter_V_flag_1" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
<literal name="bpr_wordCounter_V_flag_1" val="1"/>
</and_exp></or_exp>
</condition>

<node id="83" bw="0" op_0_bw="1" op_1_bw="1">
<![CDATA[
mergeST113:0  store i1 %bpr_wordCounter_V_new_1, i1* @bpr_wordCounter_V, align 1

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="106" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="111">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="bpr_wordCounter_V_flag_1" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_149" val="1"/>
<literal name="bpr_wordCounter_V_flag_1" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_147" val="1"/>
<literal name="tmp_48" val="1"/>
<literal name="bpr_wordCounter_V_flag_1" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="2"/>
<literal name="tmp_46" val="1"/>
<literal name="tmp_48" val="1"/>
<literal name="bpr_wordCounter_V_flag_1" val="1"/>
</and_exp></or_exp>
</condition>

<node id="84" bw="0" op_0_bw="0">
<![CDATA[
mergeST113:1  br label %._crit_edge354.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="107" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="105">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="108" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge337:0  %tempOutput_key_V = phi i64 [ %tmp_V_44, %6 ], [ 0, %._crit_edge330 ]

]]></node>
<StgValue><ssdm name="tempOutput_key_V"/></StgValue>
</operation>

<operation id="108" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="105">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="110" bw="124" op_0_bw="248">
<![CDATA[
._crit_edge337:2  %tempOutput_metadata_V_2 = trunc i248 %p_Val2_23 to i124

]]></node>
<StgValue><ssdm name="tempOutput_metadata_V_2"/></StgValue>
</operation>

<operation id="109" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="107">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="125" bw="1" op_0_bw="1" op_1_bw="0">
<![CDATA[
._crit_edge339:1  %tmp_valueValid_V = phi i1 [ true, %._crit_edge340 ], [ false, %._crit_edge337 ]

]]></node>
<StgValue><ssdm name="tmp_valueValid_V"/></StgValue>
</operation>

<operation id="110" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="107">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="126" bw="64" op_0_bw="64" op_1_bw="0">
<![CDATA[
._crit_edge339:2  %tmp_value_V = phi i64 [ %tmp_V_45, %._crit_edge340 ], [ 0, %._crit_edge337 ]

]]></node>
<StgValue><ssdm name="tmp_value_V"/></StgValue>
</operation>

<operation id="111" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="107">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="127" bw="256" op_0_bw="256" op_1_bw="64" op_2_bw="64" op_3_bw="1" op_4_bw="1" op_5_bw="2" op_6_bw="124">
<![CDATA[
._crit_edge339:3  %tmp78 = call i256 @_ssdm_op_BitConcatenate.i256.i64.i64.i1.i1.i2.i124(i64 %tempOutput_key_V, i64 %tmp_value_V, i1 false, i1 %tmp_valueValid_V, i2 -1, i124 %tempOutput_metadata_V_2)

]]></node>
<StgValue><ssdm name="tmp78"/></StgValue>
</operation>

<operation id="112" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="107">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_s" val="1"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_148" val="0"/>
</and_exp><and_exp><literal name="binaryParserRearState_load" val="1"/>
<literal name="tmp_45" val="1"/>
<literal name="tmp_47" val="1"/>
</and_exp></or_exp>
</condition>

<node id="128" bw="0" op_0_bw="0" op_1_bw="256" op_2_bw="256">
<![CDATA[
._crit_edge339:4  call void @_ssdm_op_Write.ap_fifo.volatile.i256P(i256* @requestParser2hashTable_V, i256 %tmp78) nounwind

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="113" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="108">
<or_exp><and_exp><literal name="binaryParserRearState_load" val="0"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<node id="140" bw="0" op_0_bw="0">
<![CDATA[
:5  br label %._crit_edge329

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="114" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="110">
<or_exp><and_exp><literal name="bpr_valueLength_flag_4" val="1"/>
</and_exp></or_exp>
</condition>

<node id="149" bw="0" op_0_bw="0">
<![CDATA[
mergeST:1  br label %._crit_edge328.new

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>

<operation id="115" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="112">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<node id="151" bw="0">
<![CDATA[
._crit_edge328.new:0  ret void

]]></node>
<StgValue><ssdm name=""/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
