Fitter report for HLSTM_FIXED
Wed Jun 05 10:12:24 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. |network|LSTM_cell2:u0|lut:m0|altsyncram:altsyncram_component|altsyncram_los3:auto_generated|ALTSYNCRAM
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 05 10:12:24 2024       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; HLSTM_FIXED                                 ;
; Top-level Entity Name              ; network                                     ;
; Family                             ; Cyclone 10 LP                               ;
; Device                             ; 10CL006YU256C6G                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,459 / 6,272 ( 23 % )                      ;
;     Total combinational functions  ; 1,283 / 6,272 ( 20 % )                      ;
;     Dedicated logic registers      ; 643 / 6,272 ( 10 % )                        ;
; Total registers                    ; 660                                         ;
; Total pins                         ; 112 / 177 ( 63 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 8,192 / 276,480 ( 3 % )                     ;
; Embedded Multiplier 9-bit elements ; 8 / 30 ( 27 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; AUTO                                  ;                                       ;
; Use smart compilation                                              ; On                                    ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                  ; On                                    ; Off                                   ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.8%      ;
;     Processor 3            ;   5.6%      ;
;     Processor 4            ;   5.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                  ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------+------------------+-----------------------+
; LSTM_cell2:u0|fixed_multiplier:u3|res[0]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[1]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[2]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[3]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[4]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[5]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[6]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[7]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[8]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[9]                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[10]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[11]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[12]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[13]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[14]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|fixed_multiplier:u3|res[15]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[0]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[0]                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[0]~_Duplicate_1                                           ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[1]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[1]                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[1]~_Duplicate_1                                           ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[2]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[2]                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[2]~_Duplicate_1                                           ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[3]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[3]                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[3]~_Duplicate_1                                           ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[4]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[4]                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[4]~_Duplicate_1                                           ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[5]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[5]                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[5]~_Duplicate_1                                           ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[6]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[6]                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[6]~_Duplicate_1                                           ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[7]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[7]                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[7]~_Duplicate_1                                           ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[8]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[8]                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[8]~_Duplicate_1                                           ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[9]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[9]                                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[9]~_Duplicate_1                                           ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[10]                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[10]                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[10]~_Duplicate_1                                          ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[11]                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[11]                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[11]~_Duplicate_1                                          ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[12]                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[12]                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[12]~_Duplicate_1                                          ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[13]                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[13]                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[13]~_Duplicate_1                                          ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[14]                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[14]                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[14]~_Duplicate_1                                          ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[15]                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r7|Q[15]                                    ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|nReg:r7|Q[15]~_Duplicate_1                                          ; Q                ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[0]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[1]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[2]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[3]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[4]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[5]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[6]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[7]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[8]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[9]                                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[10]                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[11]                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[12]                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[13]                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[14]                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; LSTM_cell2:u0|nReg:r8|Q[15]                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1          ; DATAA            ;                       ;
; output_layer:u1|flip_flop_chain:ff0|d_flip_flop:\gen_ff:9:ff|q ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; done~output                                                                       ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[0]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[0]~output                                                                  ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[1]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[1]~output                                                                  ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[2]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[2]~output                                                                  ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[3]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[3]~output                                                                  ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[4]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[4]~output                                                                  ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[5]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[5]~output                                                                  ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[6]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[6]~output                                                                  ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[7]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[7]~output                                                                  ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[8]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[8]~output                                                                  ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[9]                                   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[9]~output                                                                  ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[10]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[10]~output                                                                 ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[11]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[11]~output                                                                 ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[12]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[12]~output                                                                 ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[13]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[13]~output                                                                 ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[14]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[14]~output                                                                 ; I                ;                       ;
; output_layer:u1|nReg:r5|Q[15]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; output[15]~output                                                                 ; I                ;                       ;
+----------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2235 ) ; 0.00 % ( 0 / 2235 )        ; 0.00 % ( 0 / 2235 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2235 ) ; 0.00 % ( 0 / 2235 )        ; 0.00 % ( 0 / 2235 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2225 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/aleva/OneDrive/Documenti/Politecnico/Dottorato/Progetti/HLSTM/FIXED/dse/dse1/dse1_base/output_files/HLSTM_FIXED.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,459 / 6,272 ( 23 % )  ;
;     -- Combinational with no register       ; 816                     ;
;     -- Register only                        ; 176                     ;
;     -- Combinational with a register        ; 467                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 409                     ;
;     -- 3 input functions                    ; 546                     ;
;     -- <=2 input functions                  ; 328                     ;
;     -- Register only                        ; 176                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 717                     ;
;     -- arithmetic mode                      ; 566                     ;
;                                             ;                         ;
; Total registers*                            ; 660 / 7,106 ( 9 % )     ;
;     -- Dedicated logic registers            ; 643 / 6,272 ( 10 % )    ;
;     -- I/O registers                        ; 17 / 834 ( 2 % )        ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 106 / 392 ( 27 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 112 / 177 ( 63 % )      ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; M9Ks                                        ; 1 / 30 ( 3 % )          ;
; Total block memory bits                     ; 8,192 / 276,480 ( 3 % ) ;
; Total block memory implementation bits      ; 9,216 / 276,480 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 30 ( 27 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global signals                              ; 2                       ;
;     -- Global clocks                        ; 2 / 10 ( 20 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 4.1% / 4.1% / 4.1%      ;
; Peak interconnect usage (total/H/V)         ; 8.1% / 8.0% / 8.3%      ;
; Maximum fan-out                             ; 664                     ;
; Highest non-global fan-out                  ; 318                     ;
; Total fan-out                               ; 6698                    ;
; Average fan-out                             ; 2.99                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1459 / 6272 ( 23 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 816                  ; 0                              ;
;     -- Register only                        ; 176                  ; 0                              ;
;     -- Combinational with a register        ; 467                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 409                  ; 0                              ;
;     -- 3 input functions                    ; 546                  ; 0                              ;
;     -- <=2 input functions                  ; 328                  ; 0                              ;
;     -- Register only                        ; 176                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 717                  ; 0                              ;
;     -- arithmetic mode                      ; 566                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 660                  ; 0                              ;
;     -- Dedicated logic registers            ; 643 / 6272 ( 10 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 34                   ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 106 / 392 ( 27 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 112                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 30 ( 27 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 8192                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 30 ( 3 % )       ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )      ; 0 / 12 ( 0 % )                 ;
; Double Data Rate I/O output circuitry       ; 17 / 185 ( 9 % )     ; 0 / 185 ( 0 % )                ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6848                 ; 5                              ;
;     -- Registered Connections               ; 2145                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 89                   ; 0                              ;
;     -- Output Ports                         ; 23                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; b_ad[0]     ; T6    ; 3        ; 11           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_ad[1]     ; R7    ; 3        ; 11           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_ad[2]     ; R6    ; 3        ; 11           ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_ad[3]     ; L7    ; 3        ; 11           ; 0            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_ad[4]     ; T7    ; 3        ; 13           ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; clear       ; R1    ; 2        ; 0            ; 5            ; 21           ; 150                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; clock       ; E2    ; 1        ; 0            ; 11           ; 0            ; 664                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[0]    ; B12   ; 7        ; 25           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[10]   ; A11   ; 7        ; 25           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[11]   ; A12   ; 7        ; 25           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[12]   ; C6    ; 8        ; 9            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[13]   ; B14   ; 7        ; 28           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[14]   ; C15   ; 6        ; 34           ; 20           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[15]   ; A6    ; 8        ; 9            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[1]    ; C16   ; 6        ; 34           ; 20           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[2]    ; A14   ; 7        ; 28           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[3]    ; G11   ; 6        ; 34           ; 20           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[4]    ; M16   ; 5        ; 34           ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[5]    ; M15   ; 5        ; 34           ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[6]    ; B11   ; 7        ; 25           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[7]    ; E16   ; 6        ; 34           ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[8]    ; E15   ; 6        ; 34           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; input[9]    ; E10   ; 7        ; 28           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; reset       ; E1    ; 1        ; 0            ; 11           ; 7            ; 470                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; start       ; P6    ; 3        ; 7            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[0]  ; J14   ; 5        ; 34           ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[10] ; L13   ; 5        ; 34           ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[11] ; L15   ; 5        ; 34           ; 8            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[12] ; N16   ; 5        ; 34           ; 7            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[13] ; N15   ; 5        ; 34           ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[14] ; B6    ; 8        ; 9            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[15] ; L14   ; 5        ; 34           ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[1]  ; J6    ; 2        ; 0            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[2]  ; J11   ; 5        ; 34           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[3]  ; J1    ; 2        ; 0            ; 10           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[4]  ; J2    ; 2        ; 0            ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[5]  ; K10   ; 4        ; 25           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[6]  ; K15   ; 5        ; 34           ; 9            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[7]  ; J16   ; 5        ; 34           ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[8]  ; L16   ; 5        ; 34           ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bh[9]  ; K16   ; 5        ; 34           ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[0]  ; E11   ; 7        ; 28           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[10] ; F8    ; 8        ; 13           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[11] ; F6    ; 8        ; 11           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[12] ; F7    ; 8        ; 11           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[13] ; B9    ; 7        ; 16           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[14] ; A7    ; 8        ; 11           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[15] ; B7    ; 8        ; 11           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[1]  ; D9    ; 7        ; 18           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[2]  ; J15   ; 5        ; 34           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[3]  ; C9    ; 7        ; 18           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[4]  ; B8    ; 8        ; 16           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[5]  ; E8    ; 8        ; 13           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[6]  ; D8    ; 8        ; 13           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[7]  ; A8    ; 8        ; 16           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[8]  ; C8    ; 8        ; 13           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.bx[9]  ; A9    ; 7        ; 16           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[0]  ; P8    ; 3        ; 16           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[10] ; F11   ; 7        ; 23           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[11] ; R12   ; 4        ; 23           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[12] ; C11   ; 7        ; 23           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[13] ; R11   ; 4        ; 23           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[14] ; T9    ; 4        ; 18           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[15] ; L9    ; 4        ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[1]  ; T11   ; 4        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[2]  ; R9    ; 4        ; 18           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[3]  ; K9    ; 4        ; 18           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[4]  ; N8    ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[5]  ; R8    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[6]  ; J12   ; 5        ; 34           ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[7]  ; J13   ; 5        ; 34           ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[8]  ; T8    ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wh[9]  ; E9    ; 7        ; 18           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[0]  ; F10   ; 7        ; 23           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[10] ; A15   ; 7        ; 21           ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[11] ; N9    ; 4        ; 21           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[12] ; B16   ; 6        ; 34           ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[13] ; F13   ; 6        ; 34           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[14] ; R10   ; 4        ; 21           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[15] ; B10   ; 7        ; 21           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[1]  ; A10   ; 7        ; 21           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[2]  ; G16   ; 6        ; 34           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[3]  ; D15   ; 6        ; 34           ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[4]  ; G15   ; 6        ; 34           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[5]  ; F14   ; 6        ; 34           ; 19           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[6]  ; T10   ; 4        ; 21           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[7]  ; D16   ; 6        ; 34           ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[8]  ; M9    ; 4        ; 21           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; wbxh.wx[9]  ; F15   ; 6        ; 34           ; 18           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; done       ; L8    ; 3        ; 13           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[0]  ; K2    ; 2        ; 0            ; 8            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[10] ; K1    ; 2        ; 0            ; 8            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[11] ; N6    ; 3        ; 7            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[12] ; T3    ; 3        ; 1            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[13] ; R3    ; 3        ; 1            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[14] ; L1    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[15] ; N3    ; 3        ; 1            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[1]  ; P3    ; 3        ; 1            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[2]  ; R4    ; 3        ; 5            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[3]  ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[4]  ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[5]  ; L2    ; 2        ; 0            ; 8            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[6]  ; N5    ; 3        ; 7            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[7]  ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[8]  ; T2    ; 3        ; 3            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; output[9]  ; T4    ; 3        ; 5            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ready      ; F9    ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; w_ad[0]    ; M8    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; w_ad[1]    ; M7    ; 3        ; 9            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; w_ad[2]    ; K8    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; w_ad[3]    ; T5    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; w_ad[4]    ; R5    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; wbxh.bh[7]              ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; wbxh.bx[2]              ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; wbxh.wx[2]              ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; wbxh.wx[4]              ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; wbxh.wx[9]              ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; wbxh.bx[5]              ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; wbxh.bx[10]             ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; wbxh.bx[15]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 6 / 15 ( 40 % )   ; 2.5V          ; --           ;
; 2        ; 10 / 19 ( 53 % )  ; 2.5V          ; --           ;
; 3        ; 26 / 26 ( 100 % ) ; 2.5V          ; --           ;
; 4        ; 12 / 27 ( 44 % )  ; 2.5V          ; --           ;
; 5        ; 16 / 25 ( 64 % )  ; 2.5V          ; --           ;
; 6        ; 14 / 14 ( 100 % ) ; 2.5V          ; --           ;
; 7        ; 20 / 26 ( 77 % )  ; 2.5V          ; --           ;
; 8        ; 13 / 25 ( 52 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; input[15]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 183        ; 8        ; wbxh.bx[14]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 177        ; 8        ; wbxh.bx[7]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 7        ; wbxh.bx[9]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 168        ; 7        ; wbxh.wx[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 161        ; 7        ; input[10]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 159        ; 7        ; input[11]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; input[2]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 167        ; 7        ; wbxh.wx[10]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; wbxh.bh[14]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 184        ; 8        ; wbxh.bx[15]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 178        ; 8        ; wbxh.bx[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 7        ; wbxh.bx[13]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 169        ; 7        ; wbxh.wx[15]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 162        ; 7        ; input[6]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 160        ; 7        ; input[0]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; input[13]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; wbxh.wx[12]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; input[12]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; wbxh.bx[8]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 172        ; 7        ; wbxh.bx[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; wbxh.wh[12]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; input[14]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C16      ; 146        ; 6        ; input[1]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; wbxh.bx[6]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 173        ; 7        ; wbxh.bx[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; wbxh.wx[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 143        ; 6        ; wbxh.wx[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 24         ; 1        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 23         ; 1        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; wbxh.bx[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 174        ; 7        ; wbxh.wh[9]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 158        ; 7        ; input[9]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 157        ; 7        ; wbxh.bx[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; input[8]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 127        ; 6        ; input[7]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; wbxh.bx[11]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F7       ; 186        ; 8        ; wbxh.bx[12]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 182        ; 8        ; wbxh.bx[10]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 165        ; 7        ; ready                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 164        ; 7        ; wbxh.wx[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 166        ; 7        ; wbxh.wh[10]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; wbxh.wx[13]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 142        ; 6        ; wbxh.wx[5]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 140        ; 6        ; wbxh.wx[9]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; input[3]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; wbxh.wx[4]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 136        ; 6        ; wbxh.wx[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; wbxh.bh[3]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 27         ; 2        ; wbxh.bh[4]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; wbxh.bh[1]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; wbxh.bh[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 123        ; 5        ; wbxh.wh[6]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 5        ; wbxh.wh[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 122        ; 5        ; wbxh.bh[0]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 121        ; 5        ; wbxh.bx[2]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 120        ; 5        ; wbxh.bh[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 33         ; 2        ; output[10]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 32         ; 2        ; output[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; w_ad[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K9       ; 76         ; 4        ; wbxh.wh[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 87         ; 4        ; wbxh.bh[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; wbxh.bh[6]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 118        ; 5        ; wbxh.bh[9]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 2        ; output[14]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 34         ; 2        ; output[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; b_ad[3]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 68         ; 3        ; done                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 77         ; 4        ; wbxh.wh[15]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; wbxh.bh[10]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 113        ; 5        ; wbxh.bh[15]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 116        ; 5        ; wbxh.bh[11]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 115        ; 5        ; wbxh.bh[8]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; output[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 59         ; 3        ; w_ad[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 69         ; 3        ; w_ad[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ; 78         ; 4        ; wbxh.wx[8]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; input[5]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 125        ; 5        ; input[4]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; output[15]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; output[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 56         ; 3        ; output[11]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; wbxh.wh[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 79         ; 4        ; wbxh.wx[11]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; wbxh.bh[13]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 111        ; 5        ; wbxh.bh[12]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 44         ; 2        ; output[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 43         ; 2        ; output[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 46         ; 3        ; output[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; start                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; wbxh.wh[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; clear                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; output[13]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 53         ; 3        ; output[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 61         ; 3        ; w_ad[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ; 63         ; 3        ; b_ad[2]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 66         ; 3        ; b_ad[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 72         ; 3        ; wbxh.wh[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 74         ; 4        ; wbxh.wh[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 80         ; 4        ; wbxh.wx[14]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 83         ; 4        ; wbxh.wh[13]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 85         ; 4        ; wbxh.wh[11]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; output[8]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T3       ; 48         ; 3        ; output[12]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T4       ; 54         ; 3        ; output[9]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ; 62         ; 3        ; w_ad[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 64         ; 3        ; b_ad[0]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 67         ; 3        ; b_ad[4]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 73         ; 3        ; wbxh.wh[8]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 75         ; 4        ; wbxh.wh[14]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 81         ; 4        ; wbxh.wx[6]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 84         ; 4        ; wbxh.wh[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; w_ad[0]     ; Incomplete set of assignments ;
; w_ad[1]     ; Incomplete set of assignments ;
; w_ad[2]     ; Incomplete set of assignments ;
; w_ad[3]     ; Incomplete set of assignments ;
; w_ad[4]     ; Incomplete set of assignments ;
; output[0]   ; Incomplete set of assignments ;
; output[1]   ; Incomplete set of assignments ;
; output[2]   ; Incomplete set of assignments ;
; output[3]   ; Incomplete set of assignments ;
; output[4]   ; Incomplete set of assignments ;
; output[5]   ; Incomplete set of assignments ;
; output[6]   ; Incomplete set of assignments ;
; output[7]   ; Incomplete set of assignments ;
; output[8]   ; Incomplete set of assignments ;
; output[9]   ; Incomplete set of assignments ;
; output[10]  ; Incomplete set of assignments ;
; output[11]  ; Incomplete set of assignments ;
; output[12]  ; Incomplete set of assignments ;
; output[13]  ; Incomplete set of assignments ;
; output[14]  ; Incomplete set of assignments ;
; output[15]  ; Incomplete set of assignments ;
; ready       ; Incomplete set of assignments ;
; done        ; Incomplete set of assignments ;
; b_ad[0]     ; Incomplete set of assignments ;
; b_ad[1]     ; Incomplete set of assignments ;
; b_ad[2]     ; Incomplete set of assignments ;
; b_ad[3]     ; Incomplete set of assignments ;
; b_ad[4]     ; Incomplete set of assignments ;
; clock       ; Incomplete set of assignments ;
; reset       ; Incomplete set of assignments ;
; start       ; Incomplete set of assignments ;
; clear       ; Incomplete set of assignments ;
; wbxh.bh[6]  ; Incomplete set of assignments ;
; wbxh.bh[5]  ; Incomplete set of assignments ;
; wbxh.bh[4]  ; Incomplete set of assignments ;
; wbxh.bh[3]  ; Incomplete set of assignments ;
; wbxh.bh[2]  ; Incomplete set of assignments ;
; wbxh.bh[1]  ; Incomplete set of assignments ;
; wbxh.bh[0]  ; Incomplete set of assignments ;
; wbxh.bx[6]  ; Incomplete set of assignments ;
; wbxh.bx[5]  ; Incomplete set of assignments ;
; wbxh.bx[4]  ; Incomplete set of assignments ;
; wbxh.bx[3]  ; Incomplete set of assignments ;
; wbxh.bx[2]  ; Incomplete set of assignments ;
; wbxh.bx[1]  ; Incomplete set of assignments ;
; wbxh.bx[0]  ; Incomplete set of assignments ;
; wbxh.bh[15] ; Incomplete set of assignments ;
; wbxh.bh[14] ; Incomplete set of assignments ;
; wbxh.bh[13] ; Incomplete set of assignments ;
; wbxh.bh[12] ; Incomplete set of assignments ;
; wbxh.bh[11] ; Incomplete set of assignments ;
; wbxh.bh[10] ; Incomplete set of assignments ;
; wbxh.bh[9]  ; Incomplete set of assignments ;
; wbxh.bh[8]  ; Incomplete set of assignments ;
; wbxh.bh[7]  ; Incomplete set of assignments ;
; wbxh.bx[15] ; Incomplete set of assignments ;
; wbxh.bx[14] ; Incomplete set of assignments ;
; wbxh.bx[13] ; Incomplete set of assignments ;
; wbxh.bx[12] ; Incomplete set of assignments ;
; wbxh.bx[11] ; Incomplete set of assignments ;
; wbxh.bx[10] ; Incomplete set of assignments ;
; wbxh.bx[9]  ; Incomplete set of assignments ;
; wbxh.bx[8]  ; Incomplete set of assignments ;
; wbxh.bx[7]  ; Incomplete set of assignments ;
; wbxh.wh[0]  ; Incomplete set of assignments ;
; wbxh.wh[1]  ; Incomplete set of assignments ;
; wbxh.wh[2]  ; Incomplete set of assignments ;
; wbxh.wh[3]  ; Incomplete set of assignments ;
; wbxh.wh[4]  ; Incomplete set of assignments ;
; wbxh.wh[5]  ; Incomplete set of assignments ;
; wbxh.wh[6]  ; Incomplete set of assignments ;
; wbxh.wh[7]  ; Incomplete set of assignments ;
; wbxh.wh[8]  ; Incomplete set of assignments ;
; wbxh.wh[9]  ; Incomplete set of assignments ;
; wbxh.wh[10] ; Incomplete set of assignments ;
; wbxh.wh[11] ; Incomplete set of assignments ;
; wbxh.wh[12] ; Incomplete set of assignments ;
; wbxh.wh[13] ; Incomplete set of assignments ;
; wbxh.wh[14] ; Incomplete set of assignments ;
; wbxh.wh[15] ; Incomplete set of assignments ;
; wbxh.wx[0]  ; Incomplete set of assignments ;
; wbxh.wx[1]  ; Incomplete set of assignments ;
; wbxh.wx[2]  ; Incomplete set of assignments ;
; wbxh.wx[3]  ; Incomplete set of assignments ;
; wbxh.wx[4]  ; Incomplete set of assignments ;
; wbxh.wx[5]  ; Incomplete set of assignments ;
; wbxh.wx[6]  ; Incomplete set of assignments ;
; wbxh.wx[7]  ; Incomplete set of assignments ;
; wbxh.wx[8]  ; Incomplete set of assignments ;
; wbxh.wx[9]  ; Incomplete set of assignments ;
; wbxh.wx[10] ; Incomplete set of assignments ;
; wbxh.wx[11] ; Incomplete set of assignments ;
; wbxh.wx[12] ; Incomplete set of assignments ;
; wbxh.wx[13] ; Incomplete set of assignments ;
; wbxh.wx[14] ; Incomplete set of assignments ;
; wbxh.wx[15] ; Incomplete set of assignments ;
; input[0]    ; Incomplete set of assignments ;
; input[1]    ; Incomplete set of assignments ;
; input[2]    ; Incomplete set of assignments ;
; input[3]    ; Incomplete set of assignments ;
; input[4]    ; Incomplete set of assignments ;
; input[5]    ; Incomplete set of assignments ;
; input[6]    ; Incomplete set of assignments ;
; input[7]    ; Incomplete set of assignments ;
; input[8]    ; Incomplete set of assignments ;
; input[9]    ; Incomplete set of assignments ;
; input[10]   ; Incomplete set of assignments ;
; input[11]   ; Incomplete set of assignments ;
; input[12]   ; Incomplete set of assignments ;
; input[13]   ; Incomplete set of assignments ;
; input[14]   ; Incomplete set of assignments ;
; input[15]   ; Incomplete set of assignments ;
; w_ad[0]     ; Missing location assignment   ;
; w_ad[1]     ; Missing location assignment   ;
; w_ad[2]     ; Missing location assignment   ;
; w_ad[3]     ; Missing location assignment   ;
; w_ad[4]     ; Missing location assignment   ;
; output[0]   ; Missing location assignment   ;
; output[1]   ; Missing location assignment   ;
; output[2]   ; Missing location assignment   ;
; output[3]   ; Missing location assignment   ;
; output[4]   ; Missing location assignment   ;
; output[5]   ; Missing location assignment   ;
; output[6]   ; Missing location assignment   ;
; output[7]   ; Missing location assignment   ;
; output[8]   ; Missing location assignment   ;
; output[9]   ; Missing location assignment   ;
; output[10]  ; Missing location assignment   ;
; output[11]  ; Missing location assignment   ;
; output[12]  ; Missing location assignment   ;
; output[13]  ; Missing location assignment   ;
; output[14]  ; Missing location assignment   ;
; output[15]  ; Missing location assignment   ;
; ready       ; Missing location assignment   ;
; done        ; Missing location assignment   ;
; b_ad[0]     ; Missing location assignment   ;
; b_ad[1]     ; Missing location assignment   ;
; b_ad[2]     ; Missing location assignment   ;
; b_ad[3]     ; Missing location assignment   ;
; b_ad[4]     ; Missing location assignment   ;
; clock       ; Missing location assignment   ;
; reset       ; Missing location assignment   ;
; start       ; Missing location assignment   ;
; clear       ; Missing location assignment   ;
; wbxh.bh[6]  ; Missing location assignment   ;
; wbxh.bh[5]  ; Missing location assignment   ;
; wbxh.bh[4]  ; Missing location assignment   ;
; wbxh.bh[3]  ; Missing location assignment   ;
; wbxh.bh[2]  ; Missing location assignment   ;
; wbxh.bh[1]  ; Missing location assignment   ;
; wbxh.bh[0]  ; Missing location assignment   ;
; wbxh.bx[6]  ; Missing location assignment   ;
; wbxh.bx[5]  ; Missing location assignment   ;
; wbxh.bx[4]  ; Missing location assignment   ;
; wbxh.bx[3]  ; Missing location assignment   ;
; wbxh.bx[2]  ; Missing location assignment   ;
; wbxh.bx[1]  ; Missing location assignment   ;
; wbxh.bx[0]  ; Missing location assignment   ;
; wbxh.bh[15] ; Missing location assignment   ;
; wbxh.bh[14] ; Missing location assignment   ;
; wbxh.bh[13] ; Missing location assignment   ;
; wbxh.bh[12] ; Missing location assignment   ;
; wbxh.bh[11] ; Missing location assignment   ;
; wbxh.bh[10] ; Missing location assignment   ;
; wbxh.bh[9]  ; Missing location assignment   ;
; wbxh.bh[8]  ; Missing location assignment   ;
; wbxh.bh[7]  ; Missing location assignment   ;
; wbxh.bx[15] ; Missing location assignment   ;
; wbxh.bx[14] ; Missing location assignment   ;
; wbxh.bx[13] ; Missing location assignment   ;
; wbxh.bx[12] ; Missing location assignment   ;
; wbxh.bx[11] ; Missing location assignment   ;
; wbxh.bx[10] ; Missing location assignment   ;
; wbxh.bx[9]  ; Missing location assignment   ;
; wbxh.bx[8]  ; Missing location assignment   ;
; wbxh.bx[7]  ; Missing location assignment   ;
; wbxh.wh[0]  ; Missing location assignment   ;
; wbxh.wh[1]  ; Missing location assignment   ;
; wbxh.wh[2]  ; Missing location assignment   ;
; wbxh.wh[3]  ; Missing location assignment   ;
; wbxh.wh[4]  ; Missing location assignment   ;
; wbxh.wh[5]  ; Missing location assignment   ;
; wbxh.wh[6]  ; Missing location assignment   ;
; wbxh.wh[7]  ; Missing location assignment   ;
; wbxh.wh[8]  ; Missing location assignment   ;
; wbxh.wh[9]  ; Missing location assignment   ;
; wbxh.wh[10] ; Missing location assignment   ;
; wbxh.wh[11] ; Missing location assignment   ;
; wbxh.wh[12] ; Missing location assignment   ;
; wbxh.wh[13] ; Missing location assignment   ;
; wbxh.wh[14] ; Missing location assignment   ;
; wbxh.wh[15] ; Missing location assignment   ;
; wbxh.wx[0]  ; Missing location assignment   ;
; wbxh.wx[1]  ; Missing location assignment   ;
; wbxh.wx[2]  ; Missing location assignment   ;
; wbxh.wx[3]  ; Missing location assignment   ;
; wbxh.wx[4]  ; Missing location assignment   ;
; wbxh.wx[5]  ; Missing location assignment   ;
; wbxh.wx[6]  ; Missing location assignment   ;
; wbxh.wx[7]  ; Missing location assignment   ;
; wbxh.wx[8]  ; Missing location assignment   ;
; wbxh.wx[9]  ; Missing location assignment   ;
; wbxh.wx[10] ; Missing location assignment   ;
; wbxh.wx[11] ; Missing location assignment   ;
; wbxh.wx[12] ; Missing location assignment   ;
; wbxh.wx[13] ; Missing location assignment   ;
; wbxh.wx[14] ; Missing location assignment   ;
; wbxh.wx[15] ; Missing location assignment   ;
; input[0]    ; Missing location assignment   ;
; input[1]    ; Missing location assignment   ;
; input[2]    ; Missing location assignment   ;
; input[3]    ; Missing location assignment   ;
; input[4]    ; Missing location assignment   ;
; input[5]    ; Missing location assignment   ;
; input[6]    ; Missing location assignment   ;
; input[7]    ; Missing location assignment   ;
; input[8]    ; Missing location assignment   ;
; input[9]    ; Missing location assignment   ;
; input[10]   ; Missing location assignment   ;
; input[11]   ; Missing location assignment   ;
; input[12]   ; Missing location assignment   ;
; input[13]   ; Missing location assignment   ;
; input[14]   ; Missing location assignment   ;
; input[15]   ; Missing location assignment   ;
+-------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                        ; Entity Name      ; Library Name ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; |network                                             ; 1459 (33)   ; 643 (0)                   ; 17 (17)       ; 8192        ; 1    ; 8            ; 0       ; 4         ; 112  ; 0            ; 816 (33)     ; 176 (0)           ; 467 (84)         ; |network                                                                                                                                                   ; network          ; work         ;
;    |LSTM_cell2:u0|                                   ; 311 (83)    ; 212 (0)                   ; 0 (0)         ; 8192        ; 1    ; 8            ; 0       ; 4         ; 0    ; 0            ; 96 (81)      ; 40 (0)            ; 175 (35)         ; |network|LSTM_cell2:u0                                                                                                                                     ; LSTM_cell2       ; work         ;
;       |fixed_adder:u2|                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |network|LSTM_cell2:u0|fixed_adder:u2                                                                                                                      ; fixed_adder      ; work         ;
;       |fixed_multiplier:u3|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|LSTM_cell2:u0|fixed_multiplier:u3                                                                                                                 ; fixed_multiplier ; work         ;
;          |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0                                                                                                  ; lpm_mult         ; work         ;
;             |mult_s5t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated                                                                          ; mult_s5t         ; work         ;
;       |flip_flop_chain:f0|                           ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |network|LSTM_cell2:u0|flip_flop_chain:f0                                                                                                                  ; flip_flop_chain  ; work         ;
;          |d_flip_flop:\gen_ff:0:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f0|d_flip_flop:\gen_ff:0:ff                                                                                         ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:1:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f0|d_flip_flop:\gen_ff:1:ff                                                                                         ; d_flip_flop      ; work         ;
;       |flip_flop_chain:f1|                           ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 14 (0)           ; |network|LSTM_cell2:u0|flip_flop_chain:f1                                                                                                                  ; flip_flop_chain  ; work         ;
;          |d_flip_flop:\gen_ff:0:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:0:ff                                                                                         ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:10:ff|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:10:ff                                                                                        ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:11:ff|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:11:ff                                                                                        ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:12:ff|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:12:ff                                                                                        ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:13:ff|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:13:ff                                                                                        ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:14:ff|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:14:ff                                                                                        ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:15:ff|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:15:ff                                                                                        ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:16:ff|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:16:ff                                                                                        ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:17:ff|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:17:ff                                                                                        ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:1:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:1:ff                                                                                         ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:2:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:2:ff                                                                                         ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:3:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:3:ff                                                                                         ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:4:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:4:ff                                                                                         ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:5:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:5:ff                                                                                         ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:6:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:6:ff                                                                                         ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:7:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:7:ff                                                                                         ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:8:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:8:ff                                                                                         ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:9:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:9:ff                                                                                         ; d_flip_flop      ; work         ;
;       |lut:m0|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|LSTM_cell2:u0|lut:m0                                                                                                                              ; lut              ; work         ;
;          |altsyncram:altsyncram_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|LSTM_cell2:u0|lut:m0|altsyncram:altsyncram_component                                                                                              ; altsyncram       ; work         ;
;             |altsyncram_los3:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|LSTM_cell2:u0|lut:m0|altsyncram:altsyncram_component|altsyncram_los3:auto_generated                                                               ; altsyncram_los3  ; work         ;
;       |mac_pe:u0|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |network|LSTM_cell2:u0|mac_pe:u0                                                                                                                           ; mac_pe           ; work         ;
;          |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0                                                                                                            ; lpm_mult         ; work         ;
;             |mult_s5t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated                                                                                    ; mult_s5t         ; work         ;
;       |mac_pe:u1|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |network|LSTM_cell2:u0|mac_pe:u1                                                                                                                           ; mac_pe           ; work         ;
;          |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0                                                                                                            ; lpm_mult         ; work         ;
;             |mult_s5t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated                                                                                    ; mult_s5t         ; work         ;
;       |mac_pe:u4|                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |network|LSTM_cell2:u0|mac_pe:u4                                                                                                                           ; mac_pe           ; work         ;
;          |lpm_mult:Mult0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0                                                                                                            ; lpm_mult         ; work         ;
;             |mult_s5t:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated                                                                                    ; mult_s5t         ; work         ;
;       |nReg:r0|                                      ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 2 (2)            ; |network|LSTM_cell2:u0|nReg:r0                                                                                                                             ; nReg             ; work         ;
;       |nReg:r1|                                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |network|LSTM_cell2:u0|nReg:r1                                                                                                                             ; nReg             ; work         ;
;       |nReg:r2|                                      ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |network|LSTM_cell2:u0|nReg:r2                                                                                                                             ; nReg             ; work         ;
;       |nReg:r3|                                      ; 27 (27)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 17 (17)          ; |network|LSTM_cell2:u0|nReg:r3                                                                                                                             ; nReg             ; work         ;
;       |nReg:r4|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |network|LSTM_cell2:u0|nReg:r4                                                                                                                             ; nReg             ; work         ;
;       |nReg:r5|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 15 (15)          ; |network|LSTM_cell2:u0|nReg:r5                                                                                                                             ; nReg             ; work         ;
;       |nReg:r6|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 15 (15)          ; |network|LSTM_cell2:u0|nReg:r6                                                                                                                             ; nReg             ; work         ;
;       |nReg:r7|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |network|LSTM_cell2:u0|nReg:r7                                                                                                                             ; nReg             ; work         ;
;       |nReg:r8|                                      ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (12)          ; |network|LSTM_cell2:u0|nReg:r8                                                                                                                             ; nReg             ; work         ;
;    |counter:c0|                                      ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |network|counter:c0                                                                                                                                        ; counter          ; work         ;
;       |lpm_counter:LPM_COUNTER_component|            ; 4 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |network|counter:c0|lpm_counter:LPM_COUNTER_component                                                                                                      ; lpm_counter      ; work         ;
;          |cntr_gaj:auto_generated|                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |network|counter:c0|lpm_counter:LPM_COUNTER_component|cntr_gaj:auto_generated                                                                              ; cntr_gaj         ; work         ;
;    |flip_flop_chain:ff0|                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |network|flip_flop_chain:ff0                                                                                                                               ; flip_flop_chain  ; work         ;
;       |d_flip_flop:\gen_ff:0:ff|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|flip_flop_chain:ff0|d_flip_flop:\gen_ff:0:ff                                                                                                      ; d_flip_flop      ; work         ;
;    |flip_flop_chain:ff1|                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |network|flip_flop_chain:ff1                                                                                                                               ; flip_flop_chain  ; work         ;
;       |d_flip_flop:\gen_ff:0:ff|                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |network|flip_flop_chain:ff1|d_flip_flop:\gen_ff:0:ff                                                                                                      ; d_flip_flop      ; work         ;
;    |nReg:r0|                                         ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |network|nReg:r0                                                                                                                                           ; nReg             ; work         ;
;    |output_layer:u1|                                 ; 935 (26)    ; 249 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 684 (26)     ; 60 (0)            ; 191 (11)         ; |network|output_layer:u1                                                                                                                                   ; output_layer     ; work         ;
;       |flip_flop_chain:ff0|                          ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 5 (0)            ; |network|output_layer:u1|flip_flop_chain:ff0                                                                                                               ; flip_flop_chain  ; work         ;
;          |d_flip_flop:\gen_ff:0:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|output_layer:u1|flip_flop_chain:ff0|d_flip_flop:\gen_ff:0:ff                                                                                      ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:1:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |network|output_layer:u1|flip_flop_chain:ff0|d_flip_flop:\gen_ff:1:ff                                                                                      ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:2:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|output_layer:u1|flip_flop_chain:ff0|d_flip_flop:\gen_ff:2:ff                                                                                      ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:3:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |network|output_layer:u1|flip_flop_chain:ff0|d_flip_flop:\gen_ff:3:ff                                                                                      ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:4:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|output_layer:u1|flip_flop_chain:ff0|d_flip_flop:\gen_ff:4:ff                                                                                      ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:5:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |network|output_layer:u1|flip_flop_chain:ff0|d_flip_flop:\gen_ff:5:ff                                                                                      ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:6:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|output_layer:u1|flip_flop_chain:ff0|d_flip_flop:\gen_ff:6:ff                                                                                      ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:7:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |network|output_layer:u1|flip_flop_chain:ff0|d_flip_flop:\gen_ff:7:ff                                                                                      ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:8:ff|                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|output_layer:u1|flip_flop_chain:ff0|d_flip_flop:\gen_ff:8:ff                                                                                      ; d_flip_flop      ; work         ;
;          |d_flip_flop:\gen_ff:9:ff|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|flip_flop_chain:ff0|d_flip_flop:\gen_ff:9:ff                                                                                      ; d_flip_flop      ; work         ;
;       |mac_pe:u1a|                                   ; 78 (14)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 16 (14)          ; |network|output_layer:u1|mac_pe:u1a                                                                                                                        ; mac_pe           ; work         ;
;          |lpm_mult:Mult0|                            ; 64 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 2 (0)            ; |network|output_layer:u1|mac_pe:u1a|lpm_mult:Mult0                                                                                                         ; lpm_mult         ; work         ;
;             |multcore:mult_core|                     ; 64 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (19)      ; 0 (0)             ; 2 (0)            ; |network|output_layer:u1|mac_pe:u1a|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore         ; work         ;
;                |mpar_add:padder|                     ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 2 (0)            ; |network|output_layer:u1|mac_pe:u1a|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1a|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub      ; work         ;
;                      |add_sub_i9h:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1a|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; add_sub_i9h      ; work         ;
;                   |lpm_add_sub:adder[1]|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1a|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub      ; work         ;
;                      |add_sub_ckh:auto_generated|    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1a|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; add_sub_ckh      ; work         ;
;                   |mpar_add:sub_par_add|             ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 2 (0)            ; |network|output_layer:u1|mac_pe:u1a|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add         ; work         ;
;                      |lpm_add_sub:adder[0]|          ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 2 (0)            ; |network|output_layer:u1|mac_pe:u1a|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub      ; work         ;
;                         |add_sub_7kh:auto_generated| ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 2 (2)            ; |network|output_layer:u1|mac_pe:u1a|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_7kh:auto_generated ; add_sub_7kh      ; work         ;
;       |mac_pe:u1b|                                   ; 80 (14)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 16 (14)          ; |network|output_layer:u1|mac_pe:u1b                                                                                                                        ; mac_pe           ; work         ;
;          |lpm_mult:Mult0|                            ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 2 (0)            ; |network|output_layer:u1|mac_pe:u1b|lpm_mult:Mult0                                                                                                         ; lpm_mult         ; work         ;
;             |multcore:mult_core|                     ; 66 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (17)      ; 0 (0)             ; 2 (0)            ; |network|output_layer:u1|mac_pe:u1b|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore         ; work         ;
;                |mpar_add:padder|                     ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 2 (0)            ; |network|output_layer:u1|mac_pe:u1b|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1b|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub      ; work         ;
;                      |add_sub_g9h:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1b|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                      ; add_sub_g9h      ; work         ;
;                   |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1b|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub      ; work         ;
;                      |add_sub_akh:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1b|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                      ; add_sub_akh      ; work         ;
;                   |mpar_add:sub_par_add|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 2 (0)            ; |network|output_layer:u1|mac_pe:u1b|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add         ; work         ;
;                      |lpm_add_sub:adder[0]|          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 2 (0)            ; |network|output_layer:u1|mac_pe:u1b|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub      ; work         ;
;                         |add_sub_5kh:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 2 (2)            ; |network|output_layer:u1|mac_pe:u1b|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5kh:auto_generated ; add_sub_5kh      ; work         ;
;       |mac_pe:u1c|                                   ; 90 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 17 (16)          ; |network|output_layer:u1|mac_pe:u1c                                                                                                                        ; mac_pe           ; work         ;
;          |lpm_mult:Mult0|                            ; 74 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 1 (0)            ; |network|output_layer:u1|mac_pe:u1c|lpm_mult:Mult0                                                                                                         ; lpm_mult         ; work         ;
;             |multcore:mult_core|                     ; 74 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (32)      ; 0 (0)             ; 1 (1)            ; |network|output_layer:u1|mac_pe:u1c|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore         ; work         ;
;                |mpar_add:padder|                     ; 41 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1c|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1c|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub      ; work         ;
;                      |add_sub_h9h:auto_generated|    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1c|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                      ; add_sub_h9h      ; work         ;
;                   |lpm_add_sub:adder[1]|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1c|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub      ; work         ;
;                      |add_sub_bkh:auto_generated|    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1c|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                      ; add_sub_bkh      ; work         ;
;                   |mpar_add:sub_par_add|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1c|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add         ; work         ;
;                      |lpm_add_sub:adder[0]|          ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1c|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub      ; work         ;
;                         |add_sub_8kh:auto_generated| ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1c|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8kh:auto_generated ; add_sub_8kh      ; work         ;
;       |mac_pe:u1d|                                   ; 128 (15)    ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)      ; 0 (0)             ; 17 (15)          ; |network|output_layer:u1|mac_pe:u1d                                                                                                                        ; mac_pe           ; work         ;
;          |lpm_mult:Mult0|                            ; 113 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)      ; 0 (0)             ; 2 (0)            ; |network|output_layer:u1|mac_pe:u1d|lpm_mult:Mult0                                                                                                         ; lpm_mult         ; work         ;
;             |multcore:mult_core|                     ; 113 (59)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (58)     ; 0 (0)             ; 2 (1)            ; |network|output_layer:u1|mac_pe:u1d|lpm_mult:Mult0|multcore:mult_core                                                                                      ; multcore         ; work         ;
;                |mpar_add:padder|                     ; 54 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 1 (0)            ; |network|output_layer:u1|mac_pe:u1d|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1d|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub      ; work         ;
;                      |add_sub_i9h:auto_generated|    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1d|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                      ; add_sub_i9h      ; work         ;
;                   |lpm_add_sub:adder[1]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1d|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub      ; work         ;
;                      |add_sub_ckh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u1d|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                      ; add_sub_ckh      ; work         ;
;                   |mpar_add:sub_par_add|             ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; |network|output_layer:u1|mac_pe:u1d|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add         ; work         ;
;                      |lpm_add_sub:adder[0]|          ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; |network|output_layer:u1|mac_pe:u1d|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub      ; work         ;
;                         |add_sub_7kh:auto_generated| ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |network|output_layer:u1|mac_pe:u1d|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_7kh:auto_generated ; add_sub_7kh      ; work         ;
;       |mac_pe:u2|                                    ; 137 (15)    ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 30 (15)          ; |network|output_layer:u1|mac_pe:u2                                                                                                                         ; mac_pe           ; work         ;
;          |lpm_mult:Mult0|                            ; 122 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 0 (0)             ; 15 (0)           ; |network|output_layer:u1|mac_pe:u2|lpm_mult:Mult0                                                                                                          ; lpm_mult         ; work         ;
;             |multcore:mult_core|                     ; 122 (68)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (54)     ; 0 (0)             ; 15 (14)          ; |network|output_layer:u1|mac_pe:u2|lpm_mult:Mult0|multcore:mult_core                                                                                       ; multcore         ; work         ;
;                |mpar_add:padder|                     ; 54 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 1 (0)            ; |network|output_layer:u1|mac_pe:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                      |add_sub_i9h:auto_generated|    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                       ; add_sub_i9h      ; work         ;
;                   |lpm_add_sub:adder[1]|             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                      |add_sub_ckh:auto_generated|    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                       ; add_sub_ckh      ; work         ;
;                   |mpar_add:sub_par_add|             ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; |network|output_layer:u1|mac_pe:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                      |lpm_add_sub:adder[0]|          ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 1 (0)            ; |network|output_layer:u1|mac_pe:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                         |add_sub_7kh:auto_generated| ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |network|output_layer:u1|mac_pe:u2|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_7kh:auto_generated  ; add_sub_7kh      ; work         ;
;       |mac_pe:u3|                                    ; 121 (16)    ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 24 (16)          ; |network|output_layer:u1|mac_pe:u3                                                                                                                         ; mac_pe           ; work         ;
;          |lpm_mult:Mult0|                            ; 105 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 8 (0)            ; |network|output_layer:u1|mac_pe:u3|lpm_mult:Mult0                                                                                                          ; lpm_mult         ; work         ;
;             |multcore:mult_core|                     ; 105 (56)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (48)      ; 0 (0)             ; 8 (8)            ; |network|output_layer:u1|mac_pe:u3|lpm_mult:Mult0|multcore:mult_core                                                                                       ; multcore         ; work         ;
;                |mpar_add:padder|                     ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                      |add_sub_g9h:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_g9h:auto_generated                       ; add_sub_g9h      ; work         ;
;                   |lpm_add_sub:adder[1]|             ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                      |add_sub_akh:auto_generated|    ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_akh:auto_generated                       ; add_sub_akh      ; work         ;
;                   |mpar_add:sub_par_add|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                      |lpm_add_sub:adder[0]|          ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                         |add_sub_5kh:auto_generated| ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5kh:auto_generated  ; add_sub_5kh      ; work         ;
;       |mac_pe:u4|                                    ; 73 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 30 (16)          ; |network|output_layer:u1|mac_pe:u4                                                                                                                         ; mac_pe           ; work         ;
;          |lpm_mult:Mult0|                            ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 14 (0)           ; |network|output_layer:u1|mac_pe:u4|lpm_mult:Mult0                                                                                                          ; lpm_mult         ; work         ;
;             |multcore:mult_core|                     ; 57 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (16)      ; 0 (0)             ; 14 (14)          ; |network|output_layer:u1|mac_pe:u4|lpm_mult:Mult0|multcore:mult_core                                                                                       ; multcore         ; work         ;
;                |mpar_add:padder|                     ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                      |add_sub_c9h:auto_generated|    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_c9h:auto_generated                       ; add_sub_c9h      ; work         ;
;                   |lpm_add_sub:adder[1]|             ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                      |add_sub_6kh:auto_generated|    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_6kh:auto_generated                       ; add_sub_6kh      ; work         ;
;                   |mpar_add:sub_par_add|             ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                      |lpm_add_sub:adder[0]|          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                         |add_sub_akh:auto_generated| ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u4|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_akh:auto_generated  ; add_sub_akh      ; work         ;
;       |mac_pe:u5|                                    ; 126 (16)    ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 25 (16)          ; |network|output_layer:u1|mac_pe:u5                                                                                                                         ; mac_pe           ; work         ;
;          |lpm_mult:Mult0|                            ; 110 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 9 (0)            ; |network|output_layer:u1|mac_pe:u5|lpm_mult:Mult0                                                                                                          ; lpm_mult         ; work         ;
;             |multcore:mult_core|                     ; 110 (53)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (44)     ; 0 (0)             ; 9 (9)            ; |network|output_layer:u1|mac_pe:u5|lpm_mult:Mult0|multcore:mult_core                                                                                       ; multcore         ; work         ;
;                |mpar_add:padder|                     ; 57 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add         ; work         ;
;                   |lpm_add_sub:adder[0]|             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub      ; work         ;
;                      |add_sub_i9h:auto_generated|    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                       ; add_sub_i9h      ; work         ;
;                   |lpm_add_sub:adder[1]|             ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                  ; lpm_add_sub      ; work         ;
;                      |add_sub_ckh:auto_generated|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                       ; add_sub_ckh      ; work         ;
;                   |mpar_add:sub_par_add|             ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add         ; work         ;
;                      |lpm_add_sub:adder[0]|          ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub      ; work         ;
;                         |add_sub_7kh:auto_generated| ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |network|output_layer:u1|mac_pe:u5|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_7kh:auto_generated  ; add_sub_7kh      ; work         ;
;       |nReg:r1a|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |network|output_layer:u1|nReg:r1a                                                                                                                          ; nReg             ; work         ;
;       |nReg:r1b|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |network|output_layer:u1|nReg:r1b                                                                                                                          ; nReg             ; work         ;
;       |nReg:r1c|                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |network|output_layer:u1|nReg:r1c                                                                                                                          ; nReg             ; work         ;
;       |nReg:r1d|                                     ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 14 (14)          ; |network|output_layer:u1|nReg:r1d                                                                                                                          ; nReg             ; work         ;
;       |nReg:r2|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 1 (1)            ; |network|output_layer:u1|nReg:r2                                                                                                                           ; nReg             ; work         ;
;       |nReg:r3|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 1 (1)            ; |network|output_layer:u1|nReg:r3                                                                                                                           ; nReg             ; work         ;
;       |nReg:r4|                                      ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 1 (1)            ; |network|output_layer:u1|nReg:r4                                                                                                                           ; nReg             ; work         ;
;       |nReg:r5|                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |network|output_layer:u1|nReg:r5                                                                                                                           ; nReg             ; work         ;
;    |shiftReg:l0|                                     ; 160 (160)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 75 (75)           ; 85 (85)          ; |network|shiftReg:l0                                                                                                                                       ; shiftReg         ; work         ;
+------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+-------------+----------+---------------+---------------+-----------------------+----------+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+----------+------+
; w_ad[0]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; w_ad[1]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; w_ad[2]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; w_ad[3]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; w_ad[4]     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; output[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[11]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[12]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[13]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[14]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; output[15]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; ready       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; done        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; b_ad[0]     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; b_ad[1]     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; b_ad[2]     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; b_ad[3]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; b_ad[4]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; clock       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; reset       ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; start       ; Input    ; --            ; (3) 745 ps    ; --                    ; --       ; --   ;
; clear       ; Input    ; --            ; (2) 556 ps    ; --                    ; --       ; --   ;
; wbxh.bh[6]  ; Input    ; --            ; (4) 938 ps    ; --                    ; --       ; --   ;
; wbxh.bh[5]  ; Input    ; (3) 745 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bh[4]  ; Input    ; (4) 938 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bh[3]  ; Input    ; (3) 742 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bh[2]  ; Input    ; (4) 938 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bh[1]  ; Input    ; (3) 742 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bh[0]  ; Input    ; (4) 938 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bx[6]  ; Input    ; (3) 745 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bx[5]  ; Input    ; (4) 935 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bx[4]  ; Input    ; (4) 935 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bx[3]  ; Input    ; (5) 1127 ps   ; --            ; --                    ; --       ; --   ;
; wbxh.bx[2]  ; Input    ; (4) 938 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bx[1]  ; Input    ; --            ; (4) 935 ps    ; --                    ; --       ; --   ;
; wbxh.bx[0]  ; Input    ; (3) 745 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bh[15] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; wbxh.bh[14] ; Input    ; --            ; (4) 935 ps    ; --                    ; --       ; --   ;
; wbxh.bh[13] ; Input    ; (5) 1119 ps   ; --            ; --                    ; --       ; --   ;
; wbxh.bh[12] ; Input    ; --            ; (4) 938 ps    ; --                    ; --       ; --   ;
; wbxh.bh[11] ; Input    ; --            ; (4) 938 ps    ; --                    ; --       ; --   ;
; wbxh.bh[10] ; Input    ; --            ; (5) 1119 ps   ; --                    ; --       ; --   ;
; wbxh.bh[9]  ; Input    ; (3) 742 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bh[8]  ; Input    ; (4) 938 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bh[7]  ; Input    ; (4) 938 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bx[15] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; wbxh.bx[14] ; Input    ; --            ; (5) 1127 ps   ; --                    ; --       ; --   ;
; wbxh.bx[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; wbxh.bx[12] ; Input    ; (5) 1127 ps   ; --            ; --                    ; --       ; --   ;
; wbxh.bx[11] ; Input    ; (4) 935 ps    ; --            ; --                    ; --       ; --   ;
; wbxh.bx[10] ; Input    ; (5) 1127 ps   ; --            ; --                    ; --       ; --   ;
; wbxh.bx[9]  ; Input    ; (5) 1127 ps   ; --            ; --                    ; --       ; --   ;
; wbxh.bx[8]  ; Input    ; --            ; (4) 935 ps    ; --                    ; --       ; --   ;
; wbxh.bx[7]  ; Input    ; --            ; (4) 935 ps    ; --                    ; --       ; --   ;
; wbxh.wh[0]  ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; wbxh.wh[1]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wh[2]  ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; wbxh.wh[3]  ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; wbxh.wh[4]  ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; wbxh.wh[5]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wh[6]  ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; wbxh.wh[7]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wh[8]  ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; wbxh.wh[9]  ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; wbxh.wh[10] ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; wbxh.wh[11] ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wh[12] ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wh[13] ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; wbxh.wh[14] ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wh[15] ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; wbxh.wx[0]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[1]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[2]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[3]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[4]  ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; wbxh.wx[5]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[6]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[7]  ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; wbxh.wx[8]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[9]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[10] ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[11] ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[12] ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[13] ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[14] ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; wbxh.wx[15] ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; input[0]    ; Input    ; (5) 1127 ps   ; --            ; --                    ; --       ; --   ;
; input[1]    ; Input    ; (5) 1119 ps   ; --            ; --                    ; --       ; --   ;
; input[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; input[3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; input[4]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; input[5]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; input[6]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; input[7]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; input[8]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; input[9]    ; Input    ; --            ; (5) 1127 ps   ; --                    ; --       ; --   ;
; input[10]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; input[11]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; input[12]   ; Input    ; --            ; (5) 1127 ps   ; --                    ; --       ; --   ;
; input[13]   ; Input    ; (5) 1127 ps   ; --            ; --                    ; --       ; --   ;
; input[14]   ; Input    ; (5) 1119 ps   ; --            ; --                    ; --       ; --   ;
; input[15]   ; Input    ; --            ; (5) 1127 ps   ; --                    ; --       ; --   ;
+-------------+----------+---------------+---------------+-----------------------+----------+------+


+---------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                ;
+---------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                             ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------+-------------------+---------+
; b_ad[0]                                                                         ;                   ;         ;
;      - LSTM_cell2:u0|Add0~0                                                     ; 1                 ; 0       ;
;      - LSTM_cell2:u0|Add2~0                                                     ; 0                 ; 0       ;
;      - LSTM_cell2:u0|w_ad[0]~2                                                  ; 0                 ; 0       ;
; b_ad[1]                                                                         ;                   ;         ;
;      - LSTM_cell2:u0|Add0~2                                                     ; 0                 ; 0       ;
;      - LSTM_cell2:u0|Add2~2                                                     ; 1                 ; 0       ;
;      - LSTM_cell2:u0|w_ad[1]~6                                                  ; 1                 ; 0       ;
;      - LSTM_cell2:u0|w_ad[2]~8                                                  ; 1                 ; 0       ;
;      - LSTM_cell2:u0|Add1~0                                                     ; 1                 ; 0       ;
;      - LSTM_cell2:u0|Add1~1                                                     ; 0                 ; 0       ;
; b_ad[2]                                                                         ;                   ;         ;
;      - LSTM_cell2:u0|Add0~4                                                     ; 1                 ; 0       ;
;      - LSTM_cell2:u0|Add2~4                                                     ; 0                 ; 0       ;
;      - LSTM_cell2:u0|w_ad[2]~8                                                  ; 0                 ; 0       ;
;      - LSTM_cell2:u0|Add1~0                                                     ; 1                 ; 0       ;
;      - LSTM_cell2:u0|Add1~1                                                     ; 1                 ; 0       ;
; b_ad[3]                                                                         ;                   ;         ;
;      - LSTM_cell2:u0|Add0~6                                                     ; 0                 ; 0       ;
;      - LSTM_cell2:u0|Add2~6                                                     ; 0                 ; 0       ;
;      - LSTM_cell2:u0|w_ad[3]~9                                                  ; 0                 ; 0       ;
;      - LSTM_cell2:u0|Add1~1                                                     ; 0                 ; 0       ;
; b_ad[4]                                                                         ;                   ;         ;
;      - LSTM_cell2:u0|Add0~8                                                     ; 0                 ; 0       ;
;      - LSTM_cell2:u0|Add2~8                                                     ; 0                 ; 0       ;
;      - LSTM_cell2:u0|Add1~1                                                     ; 0                 ; 0       ;
;      - LSTM_cell2:u0|w_ad[4]~11                                                 ; 0                 ; 0       ;
; clock                                                                           ;                   ;         ;
; reset                                                                           ;                   ;         ;
; start                                                                           ;                   ;         ;
;      - comb~0                                                                   ; 1                 ; 3       ;
; clear                                                                           ;                   ;         ;
;      - output_layer:u1|nReg:r5|Q[0]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[1]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[2]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[3]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[4]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[5]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[6]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[7]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[8]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[9]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[10]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[11]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[12]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[13]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[14]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[15]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[3]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[2]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[1]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[0]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[15]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[14]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[13]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[12]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[11]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[10]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[9]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[8]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[7]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[6]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[5]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[4]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[15]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[2]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[1]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[0]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[14]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[15]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[13]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[12]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[11]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[13]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[14]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[9]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[7]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[6]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[5]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[4]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[3]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[2]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[1]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[0]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[0]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[8]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[13]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[12]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[11]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[10]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[9]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[8]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[7]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[6]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[5]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[4]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[3]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[2]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[1]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[0]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[1]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[2]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[3]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[4]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[5]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[6]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[7]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[8]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[9]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[10]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1c|Q[10]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[11]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[12]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[15]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1a|Q[14]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[12]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[14]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[15]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[13]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[11]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[10]                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[9]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[8]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[7]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[6]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[5]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[4]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1b|Q[3]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[15]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[0]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[7]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[6]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[5]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[4]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[3]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[2]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[8]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[14]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[13]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[12]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[11]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[10]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[1]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[9]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[13]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[12]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[10]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[9]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[8]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[7]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[6]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[11]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[5]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[4]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[3]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[2]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[1]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[0]                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[15]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[14]                                            ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r5|Q[0]~0                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r4|Q[3]~0                                           ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r1d|Q[15]~0                                         ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r3|Q[15]~0                                          ; 1                 ; 2       ;
;      - nReg:r0|Q~0                                                              ; 1                 ; 2       ;
;      - nReg:r0|Q[14]~1                                                          ; 1                 ; 2       ;
;      - nReg:r0|Q~2                                                              ; 1                 ; 2       ;
;      - nReg:r0|Q~3                                                              ; 1                 ; 2       ;
;      - nReg:r0|Q~4                                                              ; 1                 ; 2       ;
;      - nReg:r0|Q~5                                                              ; 1                 ; 2       ;
;      - nReg:r0|Q~6                                                              ; 1                 ; 2       ;
;      - nReg:r0|Q~7                                                              ; 1                 ; 2       ;
;      - nReg:r0|Q~8                                                              ; 1                 ; 2       ;
;      - nReg:r0|Q~9                                                              ; 1                 ; 2       ;
;      - nReg:r0|Q~10                                                             ; 1                 ; 2       ;
;      - nReg:r0|Q~11                                                             ; 1                 ; 2       ;
;      - nReg:r0|Q~12                                                             ; 1                 ; 2       ;
;      - nReg:r0|Q~13                                                             ; 1                 ; 2       ;
;      - nReg:r0|Q~14                                                             ; 1                 ; 2       ;
;      - nReg:r0|Q~15                                                             ; 1                 ; 2       ;
;      - nReg:r0|Q~16                                                             ; 1                 ; 2       ;
;      - output_layer:u1|nReg:r2|Q[13]~0                                          ; 1                 ; 2       ;
; wbxh.bh[6]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[6]~28                                        ; 1                 ; 4       ;
; wbxh.bh[5]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[5]~26                                        ; 0                 ; 3       ;
; wbxh.bh[4]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[4]~24                                        ; 0                 ; 4       ;
; wbxh.bh[3]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[3]~22                                        ; 0                 ; 3       ;
; wbxh.bh[2]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[2]~20                                        ; 0                 ; 4       ;
; wbxh.bh[1]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[1]~18                                        ; 0                 ; 3       ;
; wbxh.bh[0]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[0]~16                                        ; 0                 ; 4       ;
; wbxh.bx[6]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[6]~28                                        ; 0                 ; 3       ;
; wbxh.bx[5]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[5]~26                                        ; 0                 ; 4       ;
; wbxh.bx[4]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[4]~24                                        ; 0                 ; 4       ;
; wbxh.bx[3]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[3]~22                                        ; 0                 ; 5       ;
; wbxh.bx[2]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[2]~20                                        ; 0                 ; 4       ;
; wbxh.bx[1]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[1]~18                                        ; 1                 ; 4       ;
; wbxh.bx[0]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[0]~16                                        ; 0                 ; 3       ;
; wbxh.bh[15]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[15]~46                                       ; 1                 ; 6       ;
; wbxh.bh[14]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[14]~44                                       ; 1                 ; 4       ;
; wbxh.bh[13]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[13]~42                                       ; 0                 ; 5       ;
; wbxh.bh[12]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[12]~40                                       ; 1                 ; 4       ;
; wbxh.bh[11]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[11]~38                                       ; 1                 ; 4       ;
; wbxh.bh[10]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[10]~36                                       ; 1                 ; 5       ;
; wbxh.bh[9]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[9]~34                                        ; 0                 ; 3       ;
; wbxh.bh[8]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[8]~32                                        ; 0                 ; 4       ;
; wbxh.bh[7]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|res[7]~30                                        ; 0                 ; 4       ;
; wbxh.bx[15]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[15]~46                                       ; 0                 ; 6       ;
; wbxh.bx[14]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[14]~44                                       ; 1                 ; 5       ;
; wbxh.bx[13]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[13]~42                                       ; 0                 ; 6       ;
; wbxh.bx[12]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[12]~40                                       ; 0                 ; 5       ;
; wbxh.bx[11]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[11]~38                                       ; 0                 ; 4       ;
; wbxh.bx[10]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[10]~36                                       ; 0                 ; 5       ;
; wbxh.bx[9]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[9]~34                                        ; 0                 ; 5       ;
; wbxh.bx[8]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[8]~32                                        ; 1                 ; 4       ;
; wbxh.bx[7]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|res[7]~30                                        ; 1                 ; 4       ;
; wbxh.wh[0]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; wbxh.wh[1]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wh[2]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; wbxh.wh[3]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; wbxh.wh[4]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; wbxh.wh[5]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wh[6]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; wbxh.wh[7]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wh[8]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; wbxh.wh[9]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; wbxh.wh[10]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; wbxh.wh[11]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wh[12]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wh[13]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; wbxh.wh[14]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wh[15]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; wbxh.wx[0]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[1]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[2]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[3]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[4]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; wbxh.wx[5]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[6]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[7]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; wbxh.wx[8]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[9]                                                                      ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[10]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[11]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[12]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[13]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[14]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 0                 ; 0       ;
; wbxh.wx[15]                                                                     ;                   ;         ;
;      - LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ; 1                 ; 0       ;
; input[0]                                                                        ;                   ;         ;
;      - shiftReg:l0|reg[0][0]                                                    ; 0                 ; 5       ;
; input[1]                                                                        ;                   ;         ;
;      - shiftReg:l0|reg[0][1]~feeder                                             ; 0                 ; 5       ;
; input[2]                                                                        ;                   ;         ;
;      - shiftReg:l0|reg[0][2]~feeder                                             ; 0                 ; 6       ;
; input[3]                                                                        ;                   ;         ;
;      - shiftReg:l0|reg[0][3]~feeder                                             ; 0                 ; 6       ;
; input[4]                                                                        ;                   ;         ;
; input[5]                                                                        ;                   ;         ;
; input[6]                                                                        ;                   ;         ;
;      - shiftReg:l0|reg[0][6]                                                    ; 0                 ; 6       ;
; input[7]                                                                        ;                   ;         ;
; input[8]                                                                        ;                   ;         ;
; input[9]                                                                        ;                   ;         ;
;      - shiftReg:l0|reg[0][9]                                                    ; 1                 ; 5       ;
; input[10]                                                                       ;                   ;         ;
;      - shiftReg:l0|reg[0][10]                                                   ; 0                 ; 6       ;
; input[11]                                                                       ;                   ;         ;
;      - shiftReg:l0|reg[0][11]                                                   ; 0                 ; 6       ;
; input[12]                                                                       ;                   ;         ;
;      - shiftReg:l0|reg[0][12]                                                   ; 1                 ; 5       ;
; input[13]                                                                       ;                   ;         ;
;      - shiftReg:l0|reg[0][13]                                                   ; 0                 ; 5       ;
; input[14]                                                                       ;                   ;         ;
;      - shiftReg:l0|reg[0][14]                                                   ; 0                 ; 5       ;
; input[15]                                                                       ;                   ;         ;
;      - shiftReg:l0|reg[0][15]                                                   ; 1                 ; 5       ;
+---------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                    ;
+--------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                         ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; LSTM_cell2:u0|flip_flop_chain:f1|d_flip_flop:\gen_ff:17:ff|q ; FF_X22_Y16_N25     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LSTM_cell2:u0|lut_rd                                         ; LCCOMB_X22_Y16_N14 ; 1       ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; LSTM_cell2:u0|nReg:r0|Q[6]~1                                 ; LCCOMB_X22_Y16_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LSTM_cell2:u0|nReg:r2|Q[11]~19                               ; LCCOMB_X22_Y16_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LSTM_cell2:u0|nReg:r3|Q[9]~1                                 ; LCCOMB_X22_Y16_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LSTM_cell2:u0|nReg:r4|Q[14]~1                                ; LCCOMB_X22_Y16_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LSTM_cell2:u0|nReg:r5|Q[15]~0                                ; LCCOMB_X22_Y16_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LSTM_cell2:u0|nReg:r6|Q[14]~0                                ; LCCOMB_X22_Y16_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LSTM_cell2:u0|nReg:r7|Q[13]~1                                ; LCCOMB_X22_Y16_N8  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; LSTM_cell2:u0|nReg:r8|Q[8]~1                                 ; LCCOMB_X21_Y15_N14 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clear                                                        ; PIN_R1             ; 150     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; clock                                                        ; PIN_E2             ; 664     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; cycle                                                        ; LCCOMB_X22_Y16_N24 ; 318     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; nReg:r0|Q[14]~1                                              ; LCCOMB_X23_Y9_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; output_layer:u1|nReg:r1d|Q[15]~0                             ; LCCOMB_X17_Y8_N12  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; output_layer:u1|nReg:r2|Q[13]~0                              ; LCCOMB_X14_Y4_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; output_layer:u1|nReg:r3|Q[15]~0                              ; LCCOMB_X14_Y4_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; output_layer:u1|nReg:r4|Q[3]~0                               ; LCCOMB_X14_Y4_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; output_layer:u1|nReg:r5|Q[0]~0                               ; LCCOMB_X13_Y4_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; reset                                                        ; PIN_E1             ; 470     ; Async. clear                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock ; PIN_E2   ; 664     ; 28                                   ; Global Clock         ; GCLK4            ; --                        ;
; reset ; PIN_E1   ; 470     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                           ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                 ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; LSTM_cell2:u0|lut:m0|altsyncram:altsyncram_component|altsyncram_los3:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 512          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192 ; 512                         ; 16                          ; --                          ; --                          ; 8192                ; 1    ; ./init/tanh_lut.mif ; M9K_X15_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |network|LSTM_cell2:u0|lut:m0|altsyncram:altsyncram_component|altsyncram_los3:auto_generated|ALTSYNCRAM                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000000000) (0) (0) (00)    ;(0000000001000000) (100) (64) (40)   ;(0000000010000000) (200) (128) (80)   ;(0000000011000000) (300) (192) (C0)   ;(0000000100000000) (400) (256) (100)   ;(0000000101000000) (500) (320) (140)   ;(0000000110000000) (600) (384) (180)   ;(0000000111000000) (700) (448) (1C0)   ;
;8;(0000001000000000) (1000) (512) (200)    ;(0000001001000000) (1100) (576) (240)   ;(0000001010000000) (1200) (640) (280)   ;(0000001011000000) (1300) (704) (2C0)   ;(0000001011111111) (1377) (767) (2FF)   ;(0000001100111111) (1477) (831) (33F)   ;(0000001101111110) (1576) (894) (37E)   ;(0000001110111101) (1675) (957) (3BD)   ;
;16;(0000001111111101) (1775) (1021) (3FD)    ;(0000010000111100) (2074) (1084) (43C)   ;(0000010001111011) (2173) (1147) (47B)   ;(0000010010111001) (2271) (1209) (4B9)   ;(0000010011111000) (2370) (1272) (4F8)   ;(0000010100110110) (2466) (1334) (536)   ;(0000010101110101) (2565) (1397) (575)   ;(0000010110110011) (2663) (1459) (5B3)   ;
;24;(0000010111110001) (2761) (1521) (5F1)    ;(0000011000101111) (3057) (1583) (62F)   ;(0000011001101100) (3154) (1644) (66C)   ;(0000011010101010) (3252) (1706) (6AA)   ;(0000011011100111) (3347) (1767) (6E7)   ;(0000011100100100) (3444) (1828) (724)   ;(0000011101100001) (3541) (1889) (761)   ;(0000011110011110) (3636) (1950) (79E)   ;
;32;(0000011111011010) (3732) (2010) (7DA)    ;(0000100000010110) (4026) (2070) (816)   ;(0000100001010010) (4122) (2130) (852)   ;(0000100010001110) (4216) (2190) (88E)   ;(0000100011001001) (4311) (2249) (8C9)   ;(0000100100000100) (4404) (2308) (904)   ;(0000100100111111) (4477) (2367) (93F)   ;(0000100101111010) (4572) (2426) (97A)   ;
;40;(0000100110110100) (4664) (2484) (9B4)    ;(0000100111101110) (4756) (2542) (9EE)   ;(0000101000101000) (5050) (2600) (A28)   ;(0000101001100001) (5141) (2657) (A61)   ;(0000101010011011) (5233) (2715) (A9B)   ;(0000101011010100) (5324) (2772) (AD4)   ;(0000101100001100) (5414) (2828) (B0C)   ;(0000101101000101) (5505) (2885) (B45)   ;
;48;(0000101101111101) (5575) (2941) (B7D)    ;(0000101110110100) (5664) (2996) (BB4)   ;(0000101111101100) (5754) (3052) (BEC)   ;(0000110000100011) (6043) (3107) (C23)   ;(0000110001011001) (6131) (3161) (C59)   ;(0000110010010000) (6220) (3216) (C90)   ;(0000110011000110) (6306) (3270) (CC6)   ;(0000110011111100) (6374) (3324) (CFC)   ;
;56;(0000110100110001) (6461) (3377) (D31)    ;(0000110101100110) (6546) (3430) (D66)   ;(0000110110011011) (6633) (3483) (D9B)   ;(0000110111001111) (6717) (3535) (DCF)   ;(0000111000000011) (7003) (3587) (E03)   ;(0000111000110111) (7067) (3639) (E37)   ;(0000111001101010) (7152) (3690) (E6A)   ;(0000111010011101) (7235) (3741) (E9D)   ;
;64;(0000111011010000) (7320) (3792) (ED0)    ;(0000111100000010) (7402) (3842) (F02)   ;(0000111100110100) (7464) (3892) (F34)   ;(0000111101100101) (7545) (3941) (F65)   ;(0000111110010110) (7626) (3990) (F96)   ;(0000111111000111) (7707) (4039) (FC7)   ;(0000111111110111) (7767) (4087) (FF7)   ;(0001000000100111) (10047) (4135) (1027)   ;
;72;(0001000001010111) (10127) (4183) (1057)    ;(0001000010000110) (10206) (4230) (1086)   ;(0001000010110101) (10265) (4277) (10B5)   ;(0001000011100011) (10343) (4323) (10E3)   ;(0001000100010001) (10421) (4369) (1111)   ;(0001000100111111) (10477) (4415) (113F)   ;(0001000101101100) (10554) (4460) (116C)   ;(0001000110011001) (10631) (4505) (1199)   ;
;80;(0001000111000110) (10706) (4550) (11C6)    ;(0001000111110010) (10762) (4594) (11F2)   ;(0001001000011110) (11036) (4638) (121E)   ;(0001001001001001) (11111) (4681) (1249)   ;(0001001001110100) (11164) (4724) (1274)   ;(0001001010011111) (11237) (4767) (129F)   ;(0001001011001001) (11311) (4809) (12C9)   ;(0001001011110011) (11363) (4851) (12F3)   ;
;88;(0001001100011100) (11434) (4892) (131C)    ;(0001001101000101) (11505) (4933) (1345)   ;(0001001101101110) (11556) (4974) (136E)   ;(0001001110010110) (11626) (5014) (1396)   ;(0001001110111110) (11676) (5054) (13BE)   ;(0001001111100110) (11746) (5094) (13E6)   ;(0001010000001101) (12015) (5133) (140D)   ;(0001010000110011) (12063) (5171) (1433)   ;
;96;(0001010001011010) (12132) (5210) (145A)    ;(0001010010000000) (12200) (5248) (1480)   ;(0001010010100101) (12245) (5285) (14A5)   ;(0001010011001011) (12313) (5323) (14CB)   ;(0001010011110000) (12360) (5360) (14F0)   ;(0001010100010100) (12424) (5396) (1514)   ;(0001010100111000) (12470) (5432) (1538)   ;(0001010101011100) (12534) (5468) (155C)   ;
;104;(0001010101111111) (12577) (5503) (157F)    ;(0001010110100010) (12642) (5538) (15A2)   ;(0001010111000101) (12705) (5573) (15C5)   ;(0001010111100111) (12747) (5607) (15E7)   ;(0001011000001001) (13011) (5641) (1609)   ;(0001011000101011) (13053) (5675) (162B)   ;(0001011001001100) (13114) (5708) (164C)   ;(0001011001101101) (13155) (5741) (166D)   ;
;112;(0001011010001101) (13215) (5773) (168D)    ;(0001011010101101) (13255) (5805) (16AD)   ;(0001011011001101) (13315) (5837) (16CD)   ;(0001011011101100) (13354) (5868) (16EC)   ;(0001011100001011) (13413) (5899) (170B)   ;(0001011100101010) (13452) (5930) (172A)   ;(0001011101001000) (13510) (5960) (1748)   ;(0001011101100110) (13546) (5990) (1766)   ;
;120;(0001011110000100) (13604) (6020) (1784)    ;(0001011110100001) (13641) (6049) (17A1)   ;(0001011110111110) (13676) (6078) (17BE)   ;(0001011111011011) (13733) (6107) (17DB)   ;(0001011111110111) (13767) (6135) (17F7)   ;(0001100000010011) (14023) (6163) (1813)   ;(0001100000101111) (14057) (6191) (182F)   ;(0001100001001010) (14112) (6218) (184A)   ;
;128;(0001100001100101) (14145) (6245) (1865)    ;(0001100010000000) (14200) (6272) (1880)   ;(0001100010011010) (14232) (6298) (189A)   ;(0001100010110100) (14264) (6324) (18B4)   ;(0001100011001110) (14316) (6350) (18CE)   ;(0001100011101000) (14350) (6376) (18E8)   ;(0001100100000001) (14401) (6401) (1901)   ;(0001100100011010) (14432) (6426) (191A)   ;
;136;(0001100100110010) (14462) (6450) (1932)    ;(0001100101001010) (14512) (6474) (194A)   ;(0001100101100010) (14542) (6498) (1962)   ;(0001100101111010) (14572) (6522) (197A)   ;(0001100110010001) (14621) (6545) (1991)   ;(0001100110101000) (14650) (6568) (19A8)   ;(0001100110111111) (14677) (6591) (19BF)   ;(0001100111010101) (14725) (6613) (19D5)   ;
;144;(0001100111101100) (14754) (6636) (19EC)    ;(0001101000000010) (15002) (6658) (1A02)   ;(0001101000010111) (15027) (6679) (1A17)   ;(0001101000101101) (15055) (6701) (1A2D)   ;(0001101001000010) (15102) (6722) (1A42)   ;(0001101001010110) (15126) (6742) (1A56)   ;(0001101001101011) (15153) (6763) (1A6B)   ;(0001101001111111) (15177) (6783) (1A7F)   ;
;152;(0001101010010011) (15223) (6803) (1A93)    ;(0001101010100111) (15247) (6823) (1AA7)   ;(0001101010111011) (15273) (6843) (1ABB)   ;(0001101011001110) (15316) (6862) (1ACE)   ;(0001101011100001) (15341) (6881) (1AE1)   ;(0001101011110100) (15364) (6900) (1AF4)   ;(0001101100000110) (15406) (6918) (1B06)   ;(0001101100011000) (15430) (6936) (1B18)   ;
;160;(0001101100101010) (15452) (6954) (1B2A)    ;(0001101100111100) (15474) (6972) (1B3C)   ;(0001101101001110) (15516) (6990) (1B4E)   ;(0001101101011111) (15537) (7007) (1B5F)   ;(0001101101110000) (15560) (7024) (1B70)   ;(0001101110000001) (15601) (7041) (1B81)   ;(0001101110010010) (15622) (7058) (1B92)   ;(0001101110100010) (15642) (7074) (1BA2)   ;
;168;(0001101110110010) (15662) (7090) (1BB2)    ;(0001101111000010) (15702) (7106) (1BC2)   ;(0001101111010010) (15722) (7122) (1BD2)   ;(0001101111100010) (15742) (7138) (1BE2)   ;(0001101111110001) (15761) (7153) (1BF1)   ;(0001110000000000) (16000) (7168) (1C00)   ;(0001110000001111) (16017) (7183) (1C0F)   ;(0001110000011110) (16036) (7198) (1C1E)   ;
;176;(0001110000101100) (16054) (7212) (1C2C)    ;(0001110000111011) (16073) (7227) (1C3B)   ;(0001110001001001) (16111) (7241) (1C49)   ;(0001110001010111) (16127) (7255) (1C57)   ;(0001110001100100) (16144) (7268) (1C64)   ;(0001110001110010) (16162) (7282) (1C72)   ;(0001110001111111) (16177) (7295) (1C7F)   ;(0001110010001100) (16214) (7308) (1C8C)   ;
;184;(0001110010011001) (16231) (7321) (1C99)    ;(0001110010100110) (16246) (7334) (1CA6)   ;(0001110010110011) (16263) (7347) (1CB3)   ;(0001110010111111) (16277) (7359) (1CBF)   ;(0001110011001100) (16314) (7372) (1CCC)   ;(0001110011011000) (16330) (7384) (1CD8)   ;(0001110011100100) (16344) (7396) (1CE4)   ;(0001110011101111) (16357) (7407) (1CEF)   ;
;192;(0001110011111011) (16373) (7419) (1CFB)    ;(0001110100000110) (16406) (7430) (1D06)   ;(0001110100010010) (16422) (7442) (1D12)   ;(0001110100011101) (16435) (7453) (1D1D)   ;(0001110100101000) (16450) (7464) (1D28)   ;(0001110100110011) (16463) (7475) (1D33)   ;(0001110100111101) (16475) (7485) (1D3D)   ;(0001110101001000) (16510) (7496) (1D48)   ;
;200;(0001110101010010) (16522) (7506) (1D52)    ;(0001110101011100) (16534) (7516) (1D5C)   ;(0001110101100110) (16546) (7526) (1D66)   ;(0001110101110000) (16560) (7536) (1D70)   ;(0001110101111010) (16572) (7546) (1D7A)   ;(0001110110000100) (16604) (7556) (1D84)   ;(0001110110001101) (16615) (7565) (1D8D)   ;(0001110110010111) (16627) (7575) (1D97)   ;
;208;(0001110110100000) (16640) (7584) (1DA0)    ;(0001110110101001) (16651) (7593) (1DA9)   ;(0001110110110010) (16662) (7602) (1DB2)   ;(0001110110111011) (16673) (7611) (1DBB)   ;(0001110111000100) (16704) (7620) (1DC4)   ;(0001110111001100) (16714) (7628) (1DCC)   ;(0001110111010101) (16725) (7637) (1DD5)   ;(0001110111011101) (16735) (7645) (1DDD)   ;
;216;(0001110111100101) (16745) (7653) (1DE5)    ;(0001110111101101) (16755) (7661) (1DED)   ;(0001110111110101) (16765) (7669) (1DF5)   ;(0001110111111101) (16775) (7677) (1DFD)   ;(0001111000000101) (17005) (7685) (1E05)   ;(0001111000001100) (17014) (7692) (1E0C)   ;(0001111000010100) (17024) (7700) (1E14)   ;(0001111000011011) (17033) (7707) (1E1B)   ;
;224;(0001111000100011) (17043) (7715) (1E23)    ;(0001111000101010) (17052) (7722) (1E2A)   ;(0001111000110001) (17061) (7729) (1E31)   ;(0001111000111000) (17070) (7736) (1E38)   ;(0001111000111111) (17077) (7743) (1E3F)   ;(0001111001000110) (17106) (7750) (1E46)   ;(0001111001001100) (17114) (7756) (1E4C)   ;(0001111001010011) (17123) (7763) (1E53)   ;
;232;(0001111001011001) (17131) (7769) (1E59)    ;(0001111001100000) (17140) (7776) (1E60)   ;(0001111001100110) (17146) (7782) (1E66)   ;(0001111001101100) (17154) (7788) (1E6C)   ;(0001111001110010) (17162) (7794) (1E72)   ;(0001111001111001) (17171) (7801) (1E79)   ;(0001111001111110) (17176) (7806) (1E7E)   ;(0001111010000100) (17204) (7812) (1E84)   ;
;240;(0001111010001010) (17212) (7818) (1E8A)    ;(0001111010010000) (17220) (7824) (1E90)   ;(0001111010010101) (17225) (7829) (1E95)   ;(0001111010011011) (17233) (7835) (1E9B)   ;(0001111010100000) (17240) (7840) (1EA0)   ;(0001111010100110) (17246) (7846) (1EA6)   ;(0001111010101011) (17253) (7851) (1EAB)   ;(0001111010110000) (17260) (7856) (1EB0)   ;
;248;(0001111010110101) (17265) (7861) (1EB5)    ;(0001111010111010) (17272) (7866) (1EBA)   ;(0001111010111111) (17277) (7871) (1EBF)   ;(0001111011000100) (17304) (7876) (1EC4)   ;(0001111011001001) (17311) (7881) (1EC9)   ;(0001111011001110) (17316) (7886) (1ECE)   ;(0001111011010010) (17322) (7890) (1ED2)   ;(0001111011010111) (17327) (7895) (1ED7)   ;
;256;(0001111011011011) (17333) (7899) (1EDB)    ;(0001111011100000) (17340) (7904) (1EE0)   ;(0001111011100100) (17344) (7908) (1EE4)   ;(0001111011101001) (17351) (7913) (1EE9)   ;(0001111011101101) (17355) (7917) (1EED)   ;(0001111011110001) (17361) (7921) (1EF1)   ;(0001111011110101) (17365) (7925) (1EF5)   ;(0001111011111001) (17371) (7929) (1EF9)   ;
;264;(0001111011111101) (17375) (7933) (1EFD)    ;(0001111100000001) (17401) (7937) (1F01)   ;(0001111100000101) (17405) (7941) (1F05)   ;(0001111100001001) (17411) (7945) (1F09)   ;(0001111100001101) (17415) (7949) (1F0D)   ;(0001111100010001) (17421) (7953) (1F11)   ;(0001111100010100) (17424) (7956) (1F14)   ;(0001111100011000) (17430) (7960) (1F18)   ;
;272;(0001111100011011) (17433) (7963) (1F1B)    ;(0001111100011111) (17437) (7967) (1F1F)   ;(0001111100100010) (17442) (7970) (1F22)   ;(0001111100100110) (17446) (7974) (1F26)   ;(0001111100101001) (17451) (7977) (1F29)   ;(0001111100101100) (17454) (7980) (1F2C)   ;(0001111100110000) (17460) (7984) (1F30)   ;(0001111100110011) (17463) (7987) (1F33)   ;
;280;(0001111100110110) (17466) (7990) (1F36)    ;(0001111100111001) (17471) (7993) (1F39)   ;(0001111100111100) (17474) (7996) (1F3C)   ;(0001111100111111) (17477) (7999) (1F3F)   ;(0001111101000010) (17502) (8002) (1F42)   ;(0001111101000101) (17505) (8005) (1F45)   ;(0001111101001000) (17510) (8008) (1F48)   ;(0001111101001011) (17513) (8011) (1F4B)   ;
;288;(0001111101001101) (17515) (8013) (1F4D)    ;(0001111101010000) (17520) (8016) (1F50)   ;(0001111101010011) (17523) (8019) (1F53)   ;(0001111101010110) (17526) (8022) (1F56)   ;(0001111101011000) (17530) (8024) (1F58)   ;(0001111101011011) (17533) (8027) (1F5B)   ;(0001111101011101) (17535) (8029) (1F5D)   ;(0001111101100000) (17540) (8032) (1F60)   ;
;296;(0001111101100010) (17542) (8034) (1F62)    ;(0001111101100101) (17545) (8037) (1F65)   ;(0001111101100111) (17547) (8039) (1F67)   ;(0001111101101001) (17551) (8041) (1F69)   ;(0001111101101100) (17554) (8044) (1F6C)   ;(0001111101101110) (17556) (8046) (1F6E)   ;(0001111101110000) (17560) (8048) (1F70)   ;(0001111101110010) (17562) (8050) (1F72)   ;
;304;(0001111101110101) (17565) (8053) (1F75)    ;(0001111101110111) (17567) (8055) (1F77)   ;(0001111101111001) (17571) (8057) (1F79)   ;(0001111101111011) (17573) (8059) (1F7B)   ;(0001111101111101) (17575) (8061) (1F7D)   ;(0001111101111111) (17577) (8063) (1F7F)   ;(0001111110000001) (17601) (8065) (1F81)   ;(0001111110000011) (17603) (8067) (1F83)   ;
;312;(0001111110000101) (17605) (8069) (1F85)    ;(0001111110000111) (17607) (8071) (1F87)   ;(0001111110001001) (17611) (8073) (1F89)   ;(0001111110001011) (17613) (8075) (1F8B)   ;(0001111110001100) (17614) (8076) (1F8C)   ;(0001111110001110) (17616) (8078) (1F8E)   ;(0001111110010000) (17620) (8080) (1F90)   ;(0001111110010010) (17622) (8082) (1F92)   ;
;320;(0001111110010011) (17623) (8083) (1F93)    ;(0001111110010101) (17625) (8085) (1F95)   ;(0001111110010111) (17627) (8087) (1F97)   ;(0001111110011000) (17630) (8088) (1F98)   ;(0001111110011010) (17632) (8090) (1F9A)   ;(0001111110011011) (17633) (8091) (1F9B)   ;(0001111110011101) (17635) (8093) (1F9D)   ;(0001111110011111) (17637) (8095) (1F9F)   ;
;328;(0001111110100000) (17640) (8096) (1FA0)    ;(0001111110100010) (17642) (8098) (1FA2)   ;(0001111110100011) (17643) (8099) (1FA3)   ;(0001111110100100) (17644) (8100) (1FA4)   ;(0001111110100110) (17646) (8102) (1FA6)   ;(0001111110100111) (17647) (8103) (1FA7)   ;(0001111110101001) (17651) (8105) (1FA9)   ;(0001111110101010) (17652) (8106) (1FAA)   ;
;336;(0001111110101011) (17653) (8107) (1FAB)    ;(0001111110101101) (17655) (8109) (1FAD)   ;(0001111110101110) (17656) (8110) (1FAE)   ;(0001111110101111) (17657) (8111) (1FAF)   ;(0001111110110000) (17660) (8112) (1FB0)   ;(0001111110110010) (17662) (8114) (1FB2)   ;(0001111110110011) (17663) (8115) (1FB3)   ;(0001111110110100) (17664) (8116) (1FB4)   ;
;344;(0001111110110101) (17665) (8117) (1FB5)    ;(0001111110110110) (17666) (8118) (1FB6)   ;(0001111110111000) (17670) (8120) (1FB8)   ;(0001111110111001) (17671) (8121) (1FB9)   ;(0001111110111010) (17672) (8122) (1FBA)   ;(0001111110111011) (17673) (8123) (1FBB)   ;(0001111110111100) (17674) (8124) (1FBC)   ;(0001111110111101) (17675) (8125) (1FBD)   ;
;352;(0001111110111110) (17676) (8126) (1FBE)    ;(0001111110111111) (17677) (8127) (1FBF)   ;(0001111111000000) (17700) (8128) (1FC0)   ;(0001111111000001) (17701) (8129) (1FC1)   ;(0001111111000010) (17702) (8130) (1FC2)   ;(0001111111000011) (17703) (8131) (1FC3)   ;(0001111111000100) (17704) (8132) (1FC4)   ;(0001111111000101) (17705) (8133) (1FC5)   ;
;360;(0001111111000110) (17706) (8134) (1FC6)    ;(0001111111000111) (17707) (8135) (1FC7)   ;(0001111111001000) (17710) (8136) (1FC8)   ;(0001111111001000) (17710) (8136) (1FC8)   ;(0001111111001001) (17711) (8137) (1FC9)   ;(0001111111001010) (17712) (8138) (1FCA)   ;(0001111111001011) (17713) (8139) (1FCB)   ;(0001111111001100) (17714) (8140) (1FCC)   ;
;368;(0001111111001101) (17715) (8141) (1FCD)    ;(0001111111001101) (17715) (8141) (1FCD)   ;(0001111111001110) (17716) (8142) (1FCE)   ;(0001111111001111) (17717) (8143) (1FCF)   ;(0001111111010000) (17720) (8144) (1FD0)   ;(0001111111010000) (17720) (8144) (1FD0)   ;(0001111111010001) (17721) (8145) (1FD1)   ;(0001111111010010) (17722) (8146) (1FD2)   ;
;376;(0001111111010011) (17723) (8147) (1FD3)    ;(0001111111010011) (17723) (8147) (1FD3)   ;(0001111111010100) (17724) (8148) (1FD4)   ;(0001111111010101) (17725) (8149) (1FD5)   ;(0001111111010101) (17725) (8149) (1FD5)   ;(0001111111010110) (17726) (8150) (1FD6)   ;(0001111111010111) (17727) (8151) (1FD7)   ;(0001111111010111) (17727) (8151) (1FD7)   ;
;384;(0001111111011000) (17730) (8152) (1FD8)    ;(0001111111011001) (17731) (8153) (1FD9)   ;(0001111111011001) (17731) (8153) (1FD9)   ;(0001111111011010) (17732) (8154) (1FDA)   ;(0001111111011010) (17732) (8154) (1FDA)   ;(0001111111011011) (17733) (8155) (1FDB)   ;(0001111111011100) (17734) (8156) (1FDC)   ;(0001111111011100) (17734) (8156) (1FDC)   ;
;392;(0001111111011101) (17735) (8157) (1FDD)    ;(0001111111011101) (17735) (8157) (1FDD)   ;(0001111111011110) (17736) (8158) (1FDE)   ;(0001111111011110) (17736) (8158) (1FDE)   ;(0001111111011111) (17737) (8159) (1FDF)   ;(0001111111011111) (17737) (8159) (1FDF)   ;(0001111111100000) (17740) (8160) (1FE0)   ;(0001111111100000) (17740) (8160) (1FE0)   ;
;400;(0001111111100001) (17741) (8161) (1FE1)    ;(0001111111100001) (17741) (8161) (1FE1)   ;(0001111111100010) (17742) (8162) (1FE2)   ;(0001111111100010) (17742) (8162) (1FE2)   ;(0001111111100011) (17743) (8163) (1FE3)   ;(0001111111100011) (17743) (8163) (1FE3)   ;(0001111111100100) (17744) (8164) (1FE4)   ;(0001111111100100) (17744) (8164) (1FE4)   ;
;408;(0001111111100100) (17744) (8164) (1FE4)    ;(0001111111100101) (17745) (8165) (1FE5)   ;(0001111111100101) (17745) (8165) (1FE5)   ;(0001111111100110) (17746) (8166) (1FE6)   ;(0001111111100110) (17746) (8166) (1FE6)   ;(0001111111100111) (17747) (8167) (1FE7)   ;(0001111111100111) (17747) (8167) (1FE7)   ;(0001111111100111) (17747) (8167) (1FE7)   ;
;416;(0001111111101000) (17750) (8168) (1FE8)    ;(0001111111101000) (17750) (8168) (1FE8)   ;(0001111111101000) (17750) (8168) (1FE8)   ;(0001111111101001) (17751) (8169) (1FE9)   ;(0001111111101001) (17751) (8169) (1FE9)   ;(0001111111101010) (17752) (8170) (1FEA)   ;(0001111111101010) (17752) (8170) (1FEA)   ;(0001111111101010) (17752) (8170) (1FEA)   ;
;424;(0001111111101011) (17753) (8171) (1FEB)    ;(0001111111101011) (17753) (8171) (1FEB)   ;(0001111111101011) (17753) (8171) (1FEB)   ;(0001111111101100) (17754) (8172) (1FEC)   ;(0001111111101100) (17754) (8172) (1FEC)   ;(0001111111101100) (17754) (8172) (1FEC)   ;(0001111111101100) (17754) (8172) (1FEC)   ;(0001111111101101) (17755) (8173) (1FED)   ;
;432;(0001111111101101) (17755) (8173) (1FED)    ;(0001111111101101) (17755) (8173) (1FED)   ;(0001111111101110) (17756) (8174) (1FEE)   ;(0001111111101110) (17756) (8174) (1FEE)   ;(0001111111101110) (17756) (8174) (1FEE)   ;(0001111111101110) (17756) (8174) (1FEE)   ;(0001111111101111) (17757) (8175) (1FEF)   ;(0001111111101111) (17757) (8175) (1FEF)   ;
;440;(0001111111101111) (17757) (8175) (1FEF)    ;(0001111111110000) (17760) (8176) (1FF0)   ;(0001111111110000) (17760) (8176) (1FF0)   ;(0001111111110000) (17760) (8176) (1FF0)   ;(0001111111110000) (17760) (8176) (1FF0)   ;(0001111111110001) (17761) (8177) (1FF1)   ;(0001111111110001) (17761) (8177) (1FF1)   ;(0001111111110001) (17761) (8177) (1FF1)   ;
;448;(0001111111110001) (17761) (8177) (1FF1)    ;(0001111111110001) (17761) (8177) (1FF1)   ;(0001111111110010) (17762) (8178) (1FF2)   ;(0001111111110010) (17762) (8178) (1FF2)   ;(0001111111110010) (17762) (8178) (1FF2)   ;(0001111111110010) (17762) (8178) (1FF2)   ;(0001111111110011) (17763) (8179) (1FF3)   ;(0001111111110011) (17763) (8179) (1FF3)   ;
;456;(0001111111110011) (17763) (8179) (1FF3)    ;(0001111111110011) (17763) (8179) (1FF3)   ;(0001111111110011) (17763) (8179) (1FF3)   ;(0001111111110100) (17764) (8180) (1FF4)   ;(0001111111110100) (17764) (8180) (1FF4)   ;(0001111111110100) (17764) (8180) (1FF4)   ;(0001111111110100) (17764) (8180) (1FF4)   ;(0001111111110100) (17764) (8180) (1FF4)   ;
;464;(0001111111110101) (17765) (8181) (1FF5)    ;(0001111111110101) (17765) (8181) (1FF5)   ;(0001111111110101) (17765) (8181) (1FF5)   ;(0001111111110101) (17765) (8181) (1FF5)   ;(0001111111110101) (17765) (8181) (1FF5)   ;(0001111111110101) (17765) (8181) (1FF5)   ;(0001111111110110) (17766) (8182) (1FF6)   ;(0001111111110110) (17766) (8182) (1FF6)   ;
;472;(0001111111110110) (17766) (8182) (1FF6)    ;(0001111111110110) (17766) (8182) (1FF6)   ;(0001111111110110) (17766) (8182) (1FF6)   ;(0001111111110110) (17766) (8182) (1FF6)   ;(0001111111110110) (17766) (8182) (1FF6)   ;(0001111111110111) (17767) (8183) (1FF7)   ;(0001111111110111) (17767) (8183) (1FF7)   ;(0001111111110111) (17767) (8183) (1FF7)   ;
;480;(0001111111110111) (17767) (8183) (1FF7)    ;(0001111111110111) (17767) (8183) (1FF7)   ;(0001111111110111) (17767) (8183) (1FF7)   ;(0001111111110111) (17767) (8183) (1FF7)   ;(0001111111111000) (17770) (8184) (1FF8)   ;(0001111111111000) (17770) (8184) (1FF8)   ;(0001111111111000) (17770) (8184) (1FF8)   ;(0001111111111000) (17770) (8184) (1FF8)   ;
;488;(0001111111111000) (17770) (8184) (1FF8)    ;(0001111111111000) (17770) (8184) (1FF8)   ;(0001111111111000) (17770) (8184) (1FF8)   ;(0001111111111000) (17770) (8184) (1FF8)   ;(0001111111111001) (17771) (8185) (1FF9)   ;(0001111111111001) (17771) (8185) (1FF9)   ;(0001111111111001) (17771) (8185) (1FF9)   ;(0001111111111001) (17771) (8185) (1FF9)   ;
;496;(0001111111111001) (17771) (8185) (1FF9)    ;(0001111111111001) (17771) (8185) (1FF9)   ;(0001111111111001) (17771) (8185) (1FF9)   ;(0001111111111001) (17771) (8185) (1FF9)   ;(0001111111111001) (17771) (8185) (1FF9)   ;(0001111111111010) (17772) (8186) (1FFA)   ;(0001111111111010) (17772) (8186) (1FFA)   ;(0001111111111010) (17772) (8186) (1FFA)   ;
;504;(0001111111111010) (17772) (8186) (1FFA)    ;(0001111111111010) (17772) (8186) (1FFA)   ;(0001111111111010) (17772) (8186) (1FFA)   ;(0001111111111010) (17772) (8186) (1FFA)   ;(0001111111111010) (17772) (8186) (1FFA)   ;(0001111111111010) (17772) (8186) (1FFA)   ;(0001111111111010) (17772) (8186) (1FFA)   ;(0001111111111011) (17773) (8187) (1FFB)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 4           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    LSTM_cell2:u0|fixed_multiplier:u3|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1 ;                            ; DSPMULT_X20_Y13_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    LSTM_cell2:u0|mac_pe:u4|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1           ;                            ; DSPMULT_X20_Y14_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    LSTM_cell2:u0|mac_pe:u1|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1           ;                            ; DSPMULT_X20_Y11_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_out2               ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    LSTM_cell2:u0|mac_pe:u0|lpm_mult:Mult0|mult_s5t:auto_generated|mac_mult1           ;                            ; DSPMULT_X20_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,970 / 32,401 ( 6 % ) ;
; C16 interconnects     ; 56 / 1,326 ( 4 % )     ;
; C4 interconnects      ; 800 / 21,816 ( 4 % )   ;
; Direct links          ; 504 / 32,401 ( 2 % )   ;
; Global clocks         ; 2 / 10 ( 20 % )        ;
; Local interconnects   ; 381 / 10,320 ( 4 % )   ;
; R24 interconnects     ; 42 / 1,289 ( 3 % )     ;
; R4 interconnects      ; 1,050 / 28,186 ( 4 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.76) ; Number of LABs  (Total = 106) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 2                             ;
; 2                                           ; 1                             ;
; 3                                           ; 5                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 1                             ;
; 8                                           ; 1                             ;
; 9                                           ; 4                             ;
; 10                                          ; 7                             ;
; 11                                          ; 3                             ;
; 12                                          ; 2                             ;
; 13                                          ; 0                             ;
; 14                                          ; 4                             ;
; 15                                          ; 10                            ;
; 16                                          ; 66                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.85) ; Number of LABs  (Total = 106) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 54                            ;
; 1 Clock                            ; 70                            ;
; 1 Clock enable                     ; 41                            ;
; 1 Sync. clear                      ; 24                            ;
; 2 Clock enables                    ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.10) ; Number of LABs  (Total = 106) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 3                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 3                             ;
; 10                                           ; 5                             ;
; 11                                           ; 3                             ;
; 12                                           ; 8                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 7                             ;
; 16                                           ; 15                            ;
; 17                                           ; 3                             ;
; 18                                           ; 0                             ;
; 19                                           ; 5                             ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 2                             ;
; 23                                           ; 1                             ;
; 24                                           ; 4                             ;
; 25                                           ; 2                             ;
; 26                                           ; 3                             ;
; 27                                           ; 3                             ;
; 28                                           ; 6                             ;
; 29                                           ; 1                             ;
; 30                                           ; 3                             ;
; 31                                           ; 3                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.38) ; Number of LABs  (Total = 106) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 2                             ;
; 2                                                ; 2                             ;
; 3                                                ; 7                             ;
; 4                                                ; 4                             ;
; 5                                                ; 4                             ;
; 6                                                ; 8                             ;
; 7                                                ; 3                             ;
; 8                                                ; 3                             ;
; 9                                                ; 4                             ;
; 10                                               ; 7                             ;
; 11                                               ; 6                             ;
; 12                                               ; 5                             ;
; 13                                               ; 2                             ;
; 14                                               ; 8                             ;
; 15                                               ; 6                             ;
; 16                                               ; 26                            ;
; 17                                               ; 4                             ;
; 18                                               ; 2                             ;
; 19                                               ; 0                             ;
; 20                                               ; 1                             ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 0                             ;
; 24                                               ; 1                             ;
; 25                                               ; 0                             ;
; 26                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.32) ; Number of LABs  (Total = 106) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 7                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 6                             ;
; 9                                            ; 5                             ;
; 10                                           ; 6                             ;
; 11                                           ; 3                             ;
; 12                                           ; 7                             ;
; 13                                           ; 7                             ;
; 14                                           ; 3                             ;
; 15                                           ; 7                             ;
; 16                                           ; 7                             ;
; 17                                           ; 4                             ;
; 18                                           ; 4                             ;
; 19                                           ; 3                             ;
; 20                                           ; 6                             ;
; 21                                           ; 5                             ;
; 22                                           ; 2                             ;
; 23                                           ; 3                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 0                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 2                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 0                             ;
; 33                                           ; 6                             ;
; 34                                           ; 1                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 17           ; 0            ; 0            ; 0            ; 112       ; 0            ; 0            ; 112       ; 112       ; 0            ; 23           ; 0            ; 0            ; 89           ; 0            ; 23           ; 89           ; 0            ; 0            ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 112       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 112          ; 95           ; 112          ; 112          ; 112          ; 0         ; 112          ; 112          ; 0         ; 0         ; 112          ; 89           ; 112          ; 112          ; 23           ; 112          ; 89           ; 23           ; 112          ; 112          ; 112          ; 89           ; 112          ; 112          ; 112          ; 112          ; 112          ; 0         ; 112          ; 112          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; w_ad[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_ad[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_ad[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_ad[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; w_ad[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[0]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[1]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[2]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[3]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[4]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[5]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[6]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[7]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[8]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[9]          ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[10]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[11]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[12]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[13]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[14]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output[15]         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ready              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; done               ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_ad[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_ad[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_ad[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_ad[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_ad[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; start              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clear              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bh[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.bx[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wh[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wbxh.wx[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[10]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[11]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[12]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[13]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[14]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; input[15]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; clock                ; 10.0              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                ;
+-----------------------------------------+--------------------------------+-------------------+
; Source Register                         ; Destination Register           ; Delay Added in ns ;
+-----------------------------------------+--------------------------------+-------------------+
; input[5]                                ; shiftReg:l0|reg[0][5]          ; 0.737             ;
; input[4]                                ; shiftReg:l0|reg[0][4]          ; 0.623             ;
; input[7]                                ; shiftReg:l0|reg[0][7]          ; 0.607             ;
; input[8]                                ; shiftReg:l0|reg[0][8]          ; 0.566             ;
; clear                                   ; output_layer:u1|nReg:r1d|Q[12] ; 0.348             ;
; LSTM_cell2:u0|nReg:r7|Q[0]~_Duplicate_1 ; nReg:r0|Q[0]                   ; 0.017             ;
; LSTM_cell2:u0|nReg:r7|Q[1]~_Duplicate_1 ; nReg:r0|Q[1]                   ; 0.017             ;
+-----------------------------------------+--------------------------------+-------------------+
Note: This table only shows the top 7 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119004): Automatically selected device 10CL006YU256C6G for design HLSTM_FIXED
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "LSTM_cell2:u0|lut:m0|altsyncram:altsyncram_component|altsyncram_los3:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10CL010YU256C6G is compatible
    Info (176445): Device 10CL016YU256C6G is compatible
    Info (176445): Device 10CL025YU256C6G is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 112 pins of 112 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332104): Reading SDC File: 'src/SDC1.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    4.550        clock
Info (176353): Automatically promoted node clock~input (placed in PIN E2 (CLK0, DIFFCLK_0p)) File: C:/Users/aleva/OneDrive/Documenti/Politecnico/Dottorato/Progetti/HLSTM/FIXED/dse/dse1/dse1_base/src/network.vhd Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node reset~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: C:/Users/aleva/OneDrive/Documenti/Politecnico/Dottorato/Progetti/HLSTM/FIXED/dse/dse1/dse1_base/src/network.vhd Line: 12
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 17 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 16 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 110 (unused VREF, 2.5V VCCIO, 87 input, 23 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  19 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:31
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (11888): Total time spent on timing analysis during the Fitter is 5.05 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Info (144001): Generated suppressed messages file C:/Users/aleva/OneDrive/Documenti/Politecnico/Dottorato/Progetti/HLSTM/FIXED/dse/dse1/dse1_base/output_files/HLSTM_FIXED.fit.smsg
Info (14661): Generated JSON formatted report files in C:/Users/aleva/OneDrive/Documenti/Politecnico/Dottorato/Progetti/HLSTM/FIXED/dse/dse1/dse1_base/db/HLSTM_FIXED.fit.json_files/
Info (14661): Generated JSON formatted report files in C:/Users/aleva/OneDrive/Documenti/Politecnico/Dottorato/Progetti/HLSTM/FIXED/dse/dse1/dse1_base/db/HLSTM_FIXED.flow.json_files/
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5466 megabytes
    Info: Processing ended: Wed Jun 05 10:12:26 2024
    Info: Elapsed time: 00:01:07
    Info: Total CPU time (on all processors): 00:00:51


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/aleva/OneDrive/Documenti/Politecnico/Dottorato/Progetti/HLSTM/FIXED/dse/dse1/dse1_base/output_files/HLSTM_FIXED.fit.smsg.


