<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
The file contains the information about all compile points from mapper to be displayed as part of the summary report.
*******************************************************************************************-->
<report_table display_priority="4" name="Compile Points Summary">
<row>
<data>Name</data>
<data>Status</data>
<data>Reason</data>
<data>Real Time</data>
<data>CPU Time</data>
</row>
<row>
<data>
<value>csr_regfile__internal_typedef_11__internal_typedef_19__internal_typedef_17__internal_typedef_8_63_Z38_layer0</value>
<report_link name="Report">
<data>/home/anonymous/code/cva6/corev_apu/fpga/lattice/impl_1/csr_regfile__internal_typedef_11__internal_typedef_19__internal_typedef_17__internal_typedef_8_63_Z38_layer0/csr_regfile__internal_typedef_11__internal_typedef_19__internal_typedef_17__internal_typedef_8_63_Z38_layer0.srr</data>
</report_link>
</data>
<data>Mapped</data>
<data>No database</data>
<data>0h:00m:36s</data>
<data>0h:00m:36s</data>
</row>
<row>
<data>
<value>wt_dcache__gen55__gen56__internal_typedef_164__internal_typedef_165_68_4s_1s_8s__internal_typedef_166_48_layer0</value>
<report_link name="Report">
<data>/home/anonymous/code/cva6/corev_apu/fpga/lattice/impl_1/wt_dcache__gen55__gen56__internal_typedef_164__internal_typedef_165_68_4s_1s_8s__internal_typedef_166_48_layer0/wt_dcache__gen55__gen56__internal_typedef_164__internal_typedef_165_68_4s_1s_8s__internal_typedef_166_48_layer0.srr</data>
</report_link>
</data>
<data>Mapped</data>
<data>No database</data>
<data>0h:00m:13s</data>
<data>0h:00m:13s</data>
</row>
<row>
<data>
<value>load_store_unit__internal_typedef_24__internal_typedef_25__internal_typedef_11__internal_typedef_21__internal_typedef_12__internal_typedef_13__internal_typedef_14__internal_typedef_15__internal_typedef_20_49_Z26_layer0</value>
<report_link name="Report">
<data>/home/anonymous/code/cva6/corev_apu/fpga/lattice/impl_1/load_store_unit__internal_typedef_24__internal_typedef_25__internal_typedef_11__internal_typedef_21__internal_typedef_12__internal_typedef_13__internal_typedef_14__internal_typedef_15__internal_typedef_20_49_Z26_layer0/load_store_unit__internal_typedef_24__internal_typedef_25__internal_typedef_11__internal_typedef_21__internal_typedef_12__internal_typedef_13__internal_typedef_14__internal_typedef_15__internal_typedef_20_49_Z26_layer0.srr</data>
</report_link>
</data>
<data>Mapped</data>
<data>No database</data>
<data>0h:00m:53s</data>
<data>0h:00m:53s</data>
</row>
<row>
<data>
<value>issue_stage__internal_typedef_18__internal_typedef_10__internal_typedef_11__internal_typedef_21__internal_typedef_17__internal_typedef_39__internal_typedef_40__internal_typedef_41__internal_typedef_42_8_Z14_layer0</value>
<report_link name="Report">
<data>/home/anonymous/code/cva6/corev_apu/fpga/lattice/impl_1/issue_stage__internal_typedef_18__internal_typedef_10__internal_typedef_11__internal_typedef_21__internal_typedef_17__internal_typedef_39__internal_typedef_40__internal_typedef_41__internal_typedef_42_8_Z14_layer0/issue_stage__internal_typedef_18__internal_typedef_10__internal_typedef_11__internal_typedef_21__internal_typedef_17__internal_typedef_39__internal_typedef_40__internal_typedef_41__internal_typedef_42_8_Z14_layer0.srr</data>
</report_link>
</data>
<data>Mapped</data>
<data>No database</data>
<data>0h:01m:12s</data>
<data>0h:01m:13s</data>
</row>
<row>
<data>
<value>cva6</value>
<report_link name="Report">
<data>/home/anonymous/code/cva6/corev_apu/fpga/lattice/impl_1/cva6/cva6.srr</data>
</report_link>
</data>
<data>Mapped</data>
<data>No database</data>
<data>0h:01m:19s</data>
<data>0h:01m:19s</data>
</row>
</report_table>
