TimeQuest Timing Analyzer report for fifo
Wed Oct 26 15:25:09 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'rd_en'
 12. Slow Model Setup: 'fifo_ns:U0_ns|next_state[0]'
 13. Slow Model Setup: 'clk'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'fifo_ns:U0_ns|next_state[0]'
 16. Slow Model Hold: 'rd_en'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'rd_en'
 19. Slow Model Minimum Pulse Width: 'fifo_ns:U0_ns|next_state[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'rd_en'
 30. Fast Model Setup: 'clk'
 31. Fast Model Setup: 'fifo_ns:U0_ns|next_state[0]'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'fifo_ns:U0_ns|next_state[0]'
 34. Fast Model Hold: 'rd_en'
 35. Fast Model Minimum Pulse Width: 'clk'
 36. Fast Model Minimum Pulse Width: 'rd_en'
 37. Fast Model Minimum Pulse Width: 'fifo_ns:U0_ns|next_state[0]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; fifo                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                         ;
; fifo_ns:U0_ns|next_state[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fifo_ns:U0_ns|next_state[0] } ;
; rd_en                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rd_en }                       ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                               ;
+-------------+-----------------+-----------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                  ; Note                    ;
+-------------+-----------------+-----------------------------+-------------------------+
; 266.74 MHz  ; 266.74 MHz      ; clk                         ;                         ;
; 305.81 MHz  ; 305.81 MHz      ; rd_en                       ;                         ;
; 1018.33 MHz ; 206.95 MHz      ; fifo_ns:U0_ns|next_state[0] ; limit due to hold check ;
+-------------+-----------------+-----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow Model Setup Summary                             ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; rd_en                       ; -4.092 ; -10.949       ;
; fifo_ns:U0_ns|next_state[0] ; -3.264 ; -33.230       ;
; clk                         ; -2.749 ; -595.487      ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow Model Hold Summary                              ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.577 ; -6.797        ;
; fifo_ns:U0_ns|next_state[0] ; -2.416 ; -19.449       ;
; rd_en                       ; -0.602 ; -1.445        ;
+-----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -1.380 ; -302.380      ;
; rd_en                       ; -1.222 ; -1.222        ;
; fifo_ns:U0_ns|next_state[0] ; 0.500  ; 0.000         ;
+-----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rd_en'                                                                                                                                         ;
+--------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.092 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.501     ; 3.185      ;
; -3.917 ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q      ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.522     ; 2.989      ;
; -3.868 ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.501     ; 2.961      ;
; -3.758 ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.501     ; 2.851      ;
; -3.687 ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q      ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.522     ; 2.759      ;
; -3.622 ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.501     ; 2.715      ;
; -3.521 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.501     ; 3.031      ;
; -3.336 ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q      ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.524     ; 2.852      ;
; -3.281 ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.501     ; 2.791      ;
; -3.187 ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.501     ; 2.697      ;
; -3.159 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.503     ; 2.696      ;
; -3.076 ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q      ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.522     ; 2.565      ;
; -3.069 ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.503     ; 2.606      ;
; -3.051 ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.501     ; 2.561      ;
; -3.009 ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q      ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.524     ; 2.525      ;
; -2.943 ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.503     ; 2.480      ;
; -2.931 ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.503     ; 2.468      ;
; -2.912 ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q      ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.524     ; 2.428      ;
; -2.708 ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q      ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.522     ; 2.197      ;
; -2.513 ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q      ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.522     ; 2.002      ;
; -2.178 ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q      ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.522     ; 1.250      ;
; -1.135 ; rd_en                                                ; fifo_ns:U0_ns|next_state[2] ; rd_en        ; rd_en       ; 0.500        ; 3.843      ; 4.072      ;
; -0.635 ; rd_en                                                ; fifo_ns:U0_ns|next_state[2] ; rd_en        ; rd_en       ; 1.000        ; 3.843      ; 4.072      ;
; -0.425 ; rd_en                                                ; fifo_ns:U0_ns|next_state[1] ; rd_en        ; rd_en       ; 0.500        ; 3.843      ; 3.779      ;
; -0.012 ; rd_en                                                ; fifo_ns:U0_ns|next_state[0] ; rd_en        ; rd_en       ; 0.500        ; 3.841      ; 3.393      ;
; 0.075  ; rd_en                                                ; fifo_ns:U0_ns|next_state[1] ; rd_en        ; rd_en       ; 1.000        ; 3.843      ; 3.779      ;
; 0.488  ; rd_en                                                ; fifo_ns:U0_ns|next_state[0] ; rd_en        ; rd_en       ; 1.000        ; 3.841      ; 3.393      ;
+--------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'fifo_ns:U0_ns|next_state[0]'                                                                                                                                                              ;
+--------+------------------------------------------------------+-----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                 ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -3.264 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_head[0]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.125      ; 2.576      ;
; -3.022 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.297      ; 2.926      ;
; -2.977 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|we                 ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.251      ; 3.103      ;
; -2.949 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.158      ; 2.882      ;
; -2.947 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_head[2]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.121      ; 2.942      ;
; -2.913 ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.297      ; 2.817      ;
; -2.898 ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.158      ; 2.831      ;
; -2.771 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.298      ; 2.931      ;
; -2.692 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[1] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.231     ; 2.326      ;
; -2.677 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.231     ; 2.320      ;
; -2.662 ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.298      ; 2.822      ;
; -2.644 ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.231     ; 2.287      ;
; -2.637 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[2] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.232     ; 2.253      ;
; -2.604 ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[2] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.232     ; 2.220      ;
; -2.591 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_head[1]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.122      ; 2.741      ;
; -2.538 ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.231     ; 2.181      ;
; -2.515 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|re                 ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.017     ; 2.662      ;
; -2.342 ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[1] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.231     ; 1.976      ;
; -2.188 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[0] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.390     ; 1.941      ;
; -2.186 ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[2] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.232     ; 1.802      ;
; -1.917 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.201      ; 1.983      ;
; -1.882 ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.231     ; 1.525      ;
; -1.795 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.200      ; 1.843      ;
; -1.763 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.201      ; 1.838      ;
; -1.636 ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.201      ; 1.702      ;
; -1.514 ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.200      ; 1.562      ;
; -1.507 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.042      ; 1.692      ;
; -1.482 ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.201      ; 1.557      ;
; -1.403 ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.042      ; 1.588      ;
; -0.794 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[0]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 1.136      ; 1.117      ;
; -0.644 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 1.132      ; 1.650      ;
; -0.609 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 1.132      ; 1.615      ;
; -0.468 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 1.308      ; 1.383      ;
; -0.450 ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[0]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 1.169      ; 1.394      ;
; -0.374 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 1.133      ; 1.535      ;
; -0.340 ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 1.308      ; 1.255      ;
; -0.265 ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 1.309      ; 1.436      ;
; -0.254 ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 1.132      ; 1.260      ;
; -0.224 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 1.133      ; 1.385      ;
; -0.219 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 1.309      ; 1.390      ;
; -0.071 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 1.309      ; 1.242      ;
; 0.009  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 4.037      ; 2.715      ;
; 0.207  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 4.209      ; 3.109      ;
; 0.458  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 4.210      ; 3.114      ;
; 0.474  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|we                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 4.163      ; 3.064      ;
; 0.509  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 4.037      ; 2.715      ;
; 0.595  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 4.033      ; 2.812      ;
; 0.707  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 4.209      ; 3.109      ;
; 0.798  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 4.070      ; 2.547      ;
; 0.903  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 4.113      ; 2.584      ;
; 0.958  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 4.210      ; 3.114      ;
; 0.974  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|we                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 4.163      ; 3.064      ;
; 1.010  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 4.034      ; 2.552      ;
; 1.027  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|re                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 3.895      ; 2.532      ;
; 1.095  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 4.033      ; 2.812      ;
; 1.260  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 4.112      ; 2.200      ;
; 1.298  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 4.070      ; 2.547      ;
; 1.403  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 4.113      ; 2.584      ;
; 1.510  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 4.034      ; 2.552      ;
; 1.527  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|re                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 3.895      ; 2.532      ;
; 1.632  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 4.113      ; 1.846      ;
; 1.760  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 4.112      ; 2.200      ;
; 1.795  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 3.954      ; 1.802      ;
; 2.132  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 4.113      ; 1.846      ;
; 2.295  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 3.954      ; 1.802      ;
+--------+------------------------------------------------------+-----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                          ; To Node                                                                                                                                            ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -2.749 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.783      ;
; -2.729 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.764      ;
; -2.647 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.009     ; 3.674      ;
; -2.575 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.610      ;
; -2.574 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.005     ; 3.605      ;
; -2.542 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.576      ;
; -2.532 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.567      ;
; -2.507 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.541      ;
; -2.507 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.541      ;
; -2.492 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.009     ; 3.519      ;
; -2.441 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.476      ;
; -2.440 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.474      ;
; -2.439 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.474      ;
; -2.438 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.473      ;
; -2.434 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; 0.000      ; 3.470      ;
; -2.400 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; 0.004      ; 3.440      ;
; -2.394 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.428      ;
; -2.392 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.427      ;
; -2.383 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.417      ;
; -2.379 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.413      ;
; -2.373 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.408      ;
; -2.365 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.400      ;
; -2.360 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.395      ;
; -2.357 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.392      ;
; -2.356 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.138      ;
; -2.356 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.138      ;
; -2.356 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.138      ;
; -2.356 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.138      ;
; -2.356 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.138      ;
; -2.356 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.138      ;
; -2.356 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.138      ;
; -2.356 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.138      ;
; -2.353 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.387      ;
; -2.347 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.382      ;
; -2.347 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.009     ; 3.374      ;
; -2.344 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.379      ;
; -2.338 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.373      ;
; -2.338 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.372      ;
; -2.325 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.360      ;
; -2.318 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.003     ; 3.351      ;
; -2.315 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.349      ;
; -2.315 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.349      ;
; -2.304 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.339      ;
; -2.303 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.265     ; 2.074      ;
; -2.295 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.329      ;
; -2.291 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.262     ; 2.065      ;
; -2.280 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.314      ;
; -2.268 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; 0.003      ; 3.307      ;
; -2.267 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.301      ;
; -2.254 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.289      ;
; -2.242 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.024      ;
; -2.242 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.024      ;
; -2.242 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.024      ;
; -2.242 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.024      ;
; -2.242 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.024      ;
; -2.242 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.024      ;
; -2.242 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.024      ;
; -2.242 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.254     ; 2.024      ;
; -2.241 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.275      ;
; -2.241 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.276      ;
; -2.223 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.258      ;
; -2.214 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.264     ; 1.986      ;
; -2.214 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.264     ; 1.986      ;
; -2.214 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.264     ; 1.986      ;
; -2.214 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.264     ; 1.986      ;
; -2.214 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.264     ; 1.986      ;
; -2.214 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.264     ; 1.986      ;
; -2.214 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.264     ; 1.986      ;
; -2.214 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.264     ; 1.986      ;
; -2.214 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.264     ; 1.986      ;
; -2.214 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.264     ; 1.986      ;
; -2.214 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.264     ; 1.986      ;
; -2.212 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.264     ; 1.984      ;
; -2.195 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.230      ;
; -2.191 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.261     ; 1.966      ;
; -2.191 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.261     ; 1.966      ;
; -2.191 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.261     ; 1.966      ;
; -2.188 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 1.000        ; 0.008      ; 3.232      ;
; -2.188 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 1.000        ; 0.008      ; 3.232      ;
; -2.188 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 1.000        ; 0.008      ; 3.232      ;
; -2.188 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 1.000        ; 0.008      ; 3.232      ;
; -2.188 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 1.000        ; 0.008      ; 3.232      ;
; -2.188 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 1.000        ; 0.008      ; 3.232      ;
; -2.188 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 1.000        ; 0.008      ; 3.232      ;
; -2.188 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 1.000        ; 0.008      ; 3.232      ;
; -2.175 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.210      ;
; -2.174 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; 0.001      ; 3.211      ;
; -2.174 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.266     ; 1.944      ;
; -2.166 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.200      ;
; -2.164 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.198      ;
; -2.163 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.005     ; 3.194      ;
; -2.158 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 1.000        ; -0.003     ; 3.191      ;
; -2.158 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; 0.003      ; 3.197      ;
; -2.151 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.186      ;
; -2.149 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.002     ; 3.183      ;
; -2.144 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk                         ; clk         ; 1.000        ; -0.001     ; 3.179      ;
; -2.140 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.265     ; 1.911      ;
; -2.140 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.265     ; 1.911      ;
; -2.140 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.265     ; 1.911      ;
; -2.140 ; fifo_cal_addr:U1_cal|we                                                                                                                            ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 1.000        ; -1.265     ; 1.911      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                          ; To Node                                                                         ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -3.577 ; fifo_ns:U0_ns|next_state[0]                                                                                                                        ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q                                 ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; 4.365      ; 1.054      ;
; -3.077 ; fifo_ns:U0_ns|next_state[0]                                                                                                                        ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q                                 ; fifo_ns:U0_ns|next_state[0] ; clk         ; -0.500       ; 4.365      ; 1.054      ;
; -0.704 ; fifo_ns:U0_ns|next_state[1]                                                                                                                        ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q                                 ; rd_en                       ; clk         ; 0.000        ; 0.522      ; 0.084      ;
; -0.704 ; fifo_ns:U0_ns|next_state[2]                                                                                                                        ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q                                 ; rd_en                       ; clk         ; 0.000        ; 0.522      ; 0.084      ;
; -0.572 ; fifo_cal_addr:U1_cal|next_data_count[0]                                                                                                            ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q                            ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; 0.390      ; 0.084      ;
; -0.414 ; fifo_cal_addr:U1_cal|next_data_count[2]                                                                                                            ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q                            ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; 0.232      ; 0.084      ;
; -0.413 ; fifo_cal_addr:U1_cal|next_data_count[1]                                                                                                            ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q                            ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; 0.231      ; 0.084      ;
; -0.413 ; fifo_cal_addr:U1_cal|next_data_count[3]                                                                                                            ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q                            ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; 0.231      ; 0.084      ;
; 0.950  ; fifo_cal_addr:U1_cal|next_head[2]                                                                                                                  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q                                  ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -1.132     ; 0.084      ;
; 0.951  ; fifo_cal_addr:U1_cal|next_head[1]                                                                                                                  ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                  ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -1.133     ; 0.084      ;
; 0.954  ; fifo_cal_addr:U1_cal|next_head[0]                                                                                                                  ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                  ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -1.136     ; 0.084      ;
; 0.968  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.232      ;
; 0.982  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.247      ;
; 0.987  ; fifo_cal_addr:U1_cal|next_tail[0]                                                                                                                  ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q                                  ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -1.169     ; 0.084      ;
; 1.071  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.336      ;
; 1.092  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.001      ; 1.359      ;
; 1.104  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.001      ; 1.371      ;
; 1.126  ; fifo_cal_addr:U1_cal|next_tail[1]                                                                                                                  ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                  ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -1.308     ; 0.084      ;
; 1.127  ; fifo_cal_addr:U1_cal|next_tail[2]                                                                                                                  ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                  ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -1.309     ; 0.084      ;
; 1.226  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.003      ; 1.495      ;
; 1.252  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.517      ;
; 1.253  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.003      ; 1.522      ;
; 1.255  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.001      ; 1.522      ;
; 1.259  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.523      ;
; 1.259  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.523      ;
; 1.261  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.526      ;
; 1.272  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 1.535      ;
; 1.274  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.004     ; 1.536      ;
; 1.286  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.551      ;
; 1.290  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 1.553      ;
; 1.296  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.001      ; 1.563      ;
; 1.296  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.560      ;
; 1.298  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.298  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.562      ;
; 1.303  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.000      ; 1.569      ;
; 1.309  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.574      ;
; 1.344  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 1.607      ;
; 1.369  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.633      ;
; 1.370  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.635      ;
; 1.373  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.638      ;
; 1.379  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.644      ;
; 1.379  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.643      ;
; 1.384  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.649      ;
; 1.385  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.649      ;
; 1.385  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.650      ;
; 1.389  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.004     ; 1.651      ;
; 1.396  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 1.659      ;
; 1.406  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.670      ;
; 1.408  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.672      ;
; 1.410  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.675      ;
; 1.415  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.680      ;
; 1.416  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.680      ;
; 1.416  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.681      ;
; 1.416  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 1.679      ;
; 1.419  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 1.682      ;
; 1.419  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.001      ; 1.686      ;
; 1.423  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 1.686      ;
; 1.426  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.690      ;
; 1.427  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.692      ;
; 1.429  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.693      ;
; 1.432  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.001      ; 1.699      ;
; 1.434  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.001      ; 1.701      ;
; 1.444  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.708      ;
; 1.446  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.710      ;
; 1.471  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.004     ; 1.733      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.486  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.996     ; 0.756      ;
; 1.492  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.001      ; 1.759      ;
; 1.500  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.002      ; 1.768      ;
; 1.503  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.767      ;
; 1.510  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 1.773      ;
; 1.510  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 1.773      ;
; 1.538  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.009     ; 1.795      ;
; 1.539  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.009     ; 1.796      ;
; 1.544  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.009     ; 1.801      ;
; 1.552  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.010     ; 1.808      ;
; 1.552  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.009     ; 1.809      ;
; 1.557  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.010     ; 1.813      ;
; 1.559  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.009     ; 1.816      ;
; 1.560  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.009     ; 1.817      ;
; 1.562  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.826      ;
; 1.562  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.826      ;
; 1.562  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.002      ; 1.830      ;
; 1.574  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.002      ; 1.842      ;
; 1.587  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 1.850      ;
; 1.588  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 1.852      ;
; 1.617  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.003      ; 1.886      ;
; 1.638  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 1.903      ;
; 1.644  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.004     ; 1.906      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'fifo_ns:U0_ns|next_state[0]'                                                                                                                                                               ;
+--------+------------------------------------------------------+-----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                 ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -2.416 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 4.113      ; 1.697      ;
; -2.407 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 4.112      ; 1.705      ;
; -2.268 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 4.113      ; 1.845      ;
; -2.152 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 3.954      ; 1.802      ;
; -1.916 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 4.113      ; 1.697      ;
; -1.907 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 4.112      ; 1.705      ;
; -1.768 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 4.113      ; 1.845      ;
; -1.652 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 3.954      ; 1.802      ;
; -1.523 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 4.070      ; 2.547      ;
; -1.482 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 4.034      ; 2.552      ;
; -1.363 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|re                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 3.895      ; 2.532      ;
; -1.322 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 4.037      ; 2.715      ;
; -1.221 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 4.033      ; 2.812      ;
; -1.100 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 4.209      ; 3.109      ;
; -1.099 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|we                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 4.163      ; 3.064      ;
; -1.096 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 4.210      ; 3.114      ;
; -1.023 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 4.070      ; 2.547      ;
; -0.982 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 4.034      ; 2.552      ;
; -0.863 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|re                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 3.895      ; 2.532      ;
; -0.822 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 4.037      ; 2.715      ;
; -0.721 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 4.033      ; 2.812      ;
; -0.600 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 4.209      ; 3.109      ;
; -0.599 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|we                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 4.163      ; 3.064      ;
; -0.596 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 4.210      ; 3.114      ;
; -0.067 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 1.309      ; 1.242      ;
; -0.053 ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 1.308      ; 1.255      ;
; -0.019 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[0]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 1.136      ; 1.117      ;
; 0.075  ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 1.308      ; 1.383      ;
; 0.081  ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 1.309      ; 1.390      ;
; 0.127  ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 1.309      ; 1.436      ;
; 0.128  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 1.132      ; 1.260      ;
; 0.225  ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[0]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 1.169      ; 1.394      ;
; 0.252  ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 1.133      ; 1.385      ;
; 0.402  ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 1.133      ; 1.535      ;
; 0.483  ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 1.132      ; 1.615      ;
; 0.518  ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 1.132      ; 1.650      ;
; 1.287  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.270      ; 1.557      ;
; 1.293  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.269      ; 1.562      ;
; 1.432  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.270      ; 1.702      ;
; 1.477  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.111      ; 1.588      ;
; 1.568  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.270      ; 1.838      ;
; 1.574  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.269      ; 1.843      ;
; 1.581  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.111      ; 1.692      ;
; 1.632  ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[2] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.232     ; 1.400      ;
; 1.638  ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.231     ; 1.407      ;
; 1.674  ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[1] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.231     ; 1.443      ;
; 1.713  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.270      ; 1.983      ;
; 2.331  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[0] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.390     ; 1.941      ;
; 2.382  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_head[0]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.194      ; 2.576      ;
; 2.412  ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.231     ; 2.181      ;
; 2.451  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.366      ; 2.817      ;
; 2.452  ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[2] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.232     ; 2.220      ;
; 2.455  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.367      ; 2.822      ;
; 2.485  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[2] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.232     ; 2.253      ;
; 2.518  ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.231     ; 2.287      ;
; 2.550  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_head[1]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.191      ; 2.741      ;
; 2.551  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.231     ; 2.320      ;
; 2.557  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[1] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.231     ; 2.326      ;
; 2.560  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.366      ; 2.926      ;
; 2.564  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.367      ; 2.931      ;
; 2.604  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.227      ; 2.831      ;
; 2.610  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|re                 ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.052      ; 2.662      ;
; 2.655  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.227      ; 2.882      ;
; 2.752  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_head[2]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.190      ; 2.942      ;
; 2.783  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|we                 ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.320      ; 3.103      ;
+--------+------------------------------------------------------+-----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rd_en'                                                                                                                                          ;
+--------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.602 ; rd_en                                                ; fifo_ns:U0_ns|next_state[0] ; rd_en        ; rd_en       ; 0.000        ; 3.910      ; 3.308      ;
; -0.455 ; rd_en                                                ; fifo_ns:U0_ns|next_state[2] ; rd_en        ; rd_en       ; 0.000        ; 3.912      ; 3.457      ;
; -0.388 ; rd_en                                                ; fifo_ns:U0_ns|next_state[1] ; rd_en        ; rd_en       ; 0.000        ; 3.912      ; 3.524      ;
; -0.102 ; rd_en                                                ; fifo_ns:U0_ns|next_state[0] ; rd_en        ; rd_en       ; -0.500       ; 3.910      ; 3.308      ;
; 0.045  ; rd_en                                                ; fifo_ns:U0_ns|next_state[2] ; rd_en        ; rd_en       ; -0.500       ; 3.912      ; 3.457      ;
; 0.112  ; rd_en                                                ; fifo_ns:U0_ns|next_state[1] ; rd_en        ; rd_en       ; -0.500       ; 3.912      ; 3.524      ;
; 1.703  ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q      ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.453     ; 1.250      ;
; 2.043  ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q      ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.453     ; 1.590      ;
; 2.455  ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q      ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.453     ; 2.002      ;
; 2.466  ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q      ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.453     ; 2.013      ;
; 2.483  ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q      ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.455     ; 2.028      ;
; 2.512  ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q      ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.455     ; 2.057      ;
; 2.617  ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q      ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.453     ; 2.164      ;
; 2.709  ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q      ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.453     ; 2.256      ;
; 2.730  ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.432     ; 2.298      ;
; 2.793  ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.432     ; 2.361      ;
; 2.809  ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.434     ; 2.375      ;
; 2.852  ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.432     ; 2.420      ;
; 2.902  ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.434     ; 2.468      ;
; 2.923  ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.432     ; 2.491      ;
; 2.931  ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.432     ; 2.499      ;
; 3.021  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.432     ; 2.589      ;
; 3.040  ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.434     ; 2.606      ;
; 3.061  ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.432     ; 2.629      ;
; 3.130  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.434     ; 2.696      ;
; 3.151  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.432     ; 2.719      ;
; 3.307  ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q      ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.455     ; 2.852      ;
+--------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rd_en'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; rd_en ; Rise       ; rd_en                       ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~8|combout        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~8|combout        ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|next_state[0]|datac   ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|next_state[0]|datac   ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|next_state[1]|datac   ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|next_state[1]|datac   ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|next_state[2]|datac   ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|next_state[2]|datac   ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; rd_en ; Rise       ; fifo_ns:U0_ns|next_state[0] ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; rd_en ; Rise       ; fifo_ns:U0_ns|next_state[0] ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; rd_en ; Rise       ; fifo_ns:U0_ns|next_state[1] ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; rd_en ; Rise       ; fifo_ns:U0_ns|next_state[1] ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; rd_en ; Rise       ; fifo_ns:U0_ns|next_state[2] ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; rd_en ; Rise       ; fifo_ns:U0_ns|next_state[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~4|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~4|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Rise       ; U0_ns|Mux3~4|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Rise       ; U0_ns|Mux3~4|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~5|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~5|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~5|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~5|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~6|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~6|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Rise       ; U0_ns|Mux3~6|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Rise       ; U0_ns|Mux3~6|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~7|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~7|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~7|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~7|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~8|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~8|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~8|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~8|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Rise       ; rd_en|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Rise       ; rd_en|combout               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fifo_ns:U0_ns|next_state[0]'                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U0_ns|next_state[0]|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U0_ns|next_state[0]|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|Mux2~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|Mux2~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|Mux2~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|Mux2~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|Mux2~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|Mux2~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux2~0|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux2~0|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_head[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_head[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_head[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_head[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_head[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_head[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|next_tail[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|next_tail[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|next_tail[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|next_tail[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|next_tail[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|next_tail[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|re|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|re|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|we|dataa                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|we|dataa                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_head[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_head[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_head[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_head[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_head[2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_head[2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_tail[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_tail[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_tail[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_tail[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_tail[2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_tail[2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|re                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|re                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|we                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|we                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; din[*]    ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  din[0]   ; clk        ; 4.111 ; 4.111 ; Rise       ; clk             ;
;  din[1]   ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
;  din[2]   ; clk        ; 4.566 ; 4.566 ; Rise       ; clk             ;
;  din[3]   ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
;  din[4]   ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  din[5]   ; clk        ; 4.373 ; 4.373 ; Rise       ; clk             ;
;  din[6]   ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
;  din[7]   ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  din[8]   ; clk        ; 4.136 ; 4.136 ; Rise       ; clk             ;
;  din[9]   ; clk        ; 4.430 ; 4.430 ; Rise       ; clk             ;
;  din[10]  ; clk        ; 4.454 ; 4.454 ; Rise       ; clk             ;
;  din[11]  ; clk        ; 4.735 ; 4.735 ; Rise       ; clk             ;
;  din[12]  ; clk        ; 4.308 ; 4.308 ; Rise       ; clk             ;
;  din[13]  ; clk        ; 4.427 ; 4.427 ; Rise       ; clk             ;
;  din[14]  ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
;  din[15]  ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  din[16]  ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
;  din[17]  ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  din[18]  ; clk        ; 4.573 ; 4.573 ; Rise       ; clk             ;
;  din[19]  ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  din[20]  ; clk        ; 4.866 ; 4.866 ; Rise       ; clk             ;
;  din[21]  ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  din[22]  ; clk        ; 4.468 ; 4.468 ; Rise       ; clk             ;
;  din[23]  ; clk        ; 4.607 ; 4.607 ; Rise       ; clk             ;
;  din[24]  ; clk        ; 4.619 ; 4.619 ; Rise       ; clk             ;
;  din[25]  ; clk        ; 4.310 ; 4.310 ; Rise       ; clk             ;
;  din[26]  ; clk        ; 4.832 ; 4.832 ; Rise       ; clk             ;
;  din[27]  ; clk        ; 4.405 ; 4.405 ; Rise       ; clk             ;
;  din[28]  ; clk        ; 4.337 ; 4.337 ; Rise       ; clk             ;
;  din[29]  ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  din[30]  ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
;  din[31]  ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
; rd_en     ; rd_en      ; 1.635 ; 1.635 ; Rise       ; rd_en           ;
; wr_en     ; rd_en      ; 5.933 ; 5.933 ; Rise       ; rd_en           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; din[*]    ; clk        ; -3.437 ; -3.437 ; Rise       ; clk             ;
;  din[0]   ; clk        ; -3.522 ; -3.522 ; Rise       ; clk             ;
;  din[1]   ; clk        ; -3.526 ; -3.526 ; Rise       ; clk             ;
;  din[2]   ; clk        ; -3.654 ; -3.654 ; Rise       ; clk             ;
;  din[3]   ; clk        ; -3.807 ; -3.807 ; Rise       ; clk             ;
;  din[4]   ; clk        ; -3.590 ; -3.590 ; Rise       ; clk             ;
;  din[5]   ; clk        ; -3.599 ; -3.599 ; Rise       ; clk             ;
;  din[6]   ; clk        ; -3.549 ; -3.549 ; Rise       ; clk             ;
;  din[7]   ; clk        ; -3.706 ; -3.706 ; Rise       ; clk             ;
;  din[8]   ; clk        ; -3.535 ; -3.535 ; Rise       ; clk             ;
;  din[9]   ; clk        ; -3.437 ; -3.437 ; Rise       ; clk             ;
;  din[10]  ; clk        ; -3.631 ; -3.631 ; Rise       ; clk             ;
;  din[11]  ; clk        ; -3.552 ; -3.552 ; Rise       ; clk             ;
;  din[12]  ; clk        ; -3.633 ; -3.633 ; Rise       ; clk             ;
;  din[13]  ; clk        ; -3.497 ; -3.497 ; Rise       ; clk             ;
;  din[14]  ; clk        ; -3.491 ; -3.491 ; Rise       ; clk             ;
;  din[15]  ; clk        ; -3.491 ; -3.491 ; Rise       ; clk             ;
;  din[16]  ; clk        ; -3.585 ; -3.585 ; Rise       ; clk             ;
;  din[17]  ; clk        ; -3.543 ; -3.543 ; Rise       ; clk             ;
;  din[18]  ; clk        ; -3.920 ; -3.920 ; Rise       ; clk             ;
;  din[19]  ; clk        ; -3.568 ; -3.568 ; Rise       ; clk             ;
;  din[20]  ; clk        ; -4.092 ; -4.092 ; Rise       ; clk             ;
;  din[21]  ; clk        ; -3.816 ; -3.816 ; Rise       ; clk             ;
;  din[22]  ; clk        ; -3.607 ; -3.607 ; Rise       ; clk             ;
;  din[23]  ; clk        ; -3.676 ; -3.676 ; Rise       ; clk             ;
;  din[24]  ; clk        ; -3.680 ; -3.680 ; Rise       ; clk             ;
;  din[25]  ; clk        ; -3.630 ; -3.630 ; Rise       ; clk             ;
;  din[26]  ; clk        ; -3.624 ; -3.624 ; Rise       ; clk             ;
;  din[27]  ; clk        ; -3.497 ; -3.497 ; Rise       ; clk             ;
;  din[28]  ; clk        ; -3.751 ; -3.751 ; Rise       ; clk             ;
;  din[29]  ; clk        ; -3.653 ; -3.653 ; Rise       ; clk             ;
;  din[30]  ; clk        ; -3.597 ; -3.597 ; Rise       ; clk             ;
;  din[31]  ; clk        ; -3.494 ; -3.494 ; Rise       ; clk             ;
; rd_en     ; rd_en      ; 0.602  ; 0.602  ; Rise       ; rd_en           ;
; wr_en     ; rd_en      ; -3.096 ; -3.096 ; Rise       ; rd_en           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; data_count[*]  ; clk        ; 8.474  ; 8.474  ; Rise       ; clk             ;
;  data_count[0] ; clk        ; 8.043  ; 8.043  ; Rise       ; clk             ;
;  data_count[1] ; clk        ; 8.453  ; 8.453  ; Rise       ; clk             ;
;  data_count[2] ; clk        ; 8.474  ; 8.474  ; Rise       ; clk             ;
;  data_count[3] ; clk        ; 8.267  ; 8.267  ; Rise       ; clk             ;
; dout[*]        ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  dout[0]       ; clk        ; 8.758  ; 8.758  ; Rise       ; clk             ;
;  dout[1]       ; clk        ; 7.685  ; 7.685  ; Rise       ; clk             ;
;  dout[2]       ; clk        ; 8.439  ; 8.439  ; Rise       ; clk             ;
;  dout[3]       ; clk        ; 8.094  ; 8.094  ; Rise       ; clk             ;
;  dout[4]       ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  dout[5]       ; clk        ; 8.477  ; 8.477  ; Rise       ; clk             ;
;  dout[6]       ; clk        ; 8.639  ; 8.639  ; Rise       ; clk             ;
;  dout[7]       ; clk        ; 8.402  ; 8.402  ; Rise       ; clk             ;
;  dout[8]       ; clk        ; 7.752  ; 7.752  ; Rise       ; clk             ;
;  dout[9]       ; clk        ; 8.188  ; 8.188  ; Rise       ; clk             ;
;  dout[10]      ; clk        ; 7.490  ; 7.490  ; Rise       ; clk             ;
;  dout[11]      ; clk        ; 7.774  ; 7.774  ; Rise       ; clk             ;
;  dout[12]      ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  dout[13]      ; clk        ; 8.217  ; 8.217  ; Rise       ; clk             ;
;  dout[14]      ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  dout[15]      ; clk        ; 7.497  ; 7.497  ; Rise       ; clk             ;
;  dout[16]      ; clk        ; 7.921  ; 7.921  ; Rise       ; clk             ;
;  dout[17]      ; clk        ; 7.461  ; 7.461  ; Rise       ; clk             ;
;  dout[18]      ; clk        ; 7.743  ; 7.743  ; Rise       ; clk             ;
;  dout[19]      ; clk        ; 7.892  ; 7.892  ; Rise       ; clk             ;
;  dout[20]      ; clk        ; 8.399  ; 8.399  ; Rise       ; clk             ;
;  dout[21]      ; clk        ; 8.193  ; 8.193  ; Rise       ; clk             ;
;  dout[22]      ; clk        ; 8.593  ; 8.593  ; Rise       ; clk             ;
;  dout[23]      ; clk        ; 8.409  ; 8.409  ; Rise       ; clk             ;
;  dout[24]      ; clk        ; 8.509  ; 8.509  ; Rise       ; clk             ;
;  dout[25]      ; clk        ; 7.674  ; 7.674  ; Rise       ; clk             ;
;  dout[26]      ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  dout[27]      ; clk        ; 7.945  ; 7.945  ; Rise       ; clk             ;
;  dout[28]      ; clk        ; 8.449  ; 8.449  ; Rise       ; clk             ;
;  dout[29]      ; clk        ; 8.534  ; 8.534  ; Rise       ; clk             ;
;  dout[30]      ; clk        ; 8.062  ; 8.062  ; Rise       ; clk             ;
;  dout[31]      ; clk        ; 8.740  ; 8.740  ; Rise       ; clk             ;
; empty          ; clk        ; 9.147  ; 9.147  ; Rise       ; clk             ;
; full           ; clk        ; 10.344 ; 10.344 ; Rise       ; clk             ;
; rd_ack         ; clk        ; 9.395  ; 9.395  ; Rise       ; clk             ;
; rd_err         ; clk        ; 8.260  ; 8.260  ; Rise       ; clk             ;
; wr_ack         ; clk        ; 9.451  ; 9.451  ; Rise       ; clk             ;
; wr_err         ; clk        ; 9.338  ; 9.338  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; data_count[*]  ; clk        ; 8.043 ; 8.043 ; Rise       ; clk             ;
;  data_count[0] ; clk        ; 8.043 ; 8.043 ; Rise       ; clk             ;
;  data_count[1] ; clk        ; 8.453 ; 8.453 ; Rise       ; clk             ;
;  data_count[2] ; clk        ; 8.474 ; 8.474 ; Rise       ; clk             ;
;  data_count[3] ; clk        ; 8.267 ; 8.267 ; Rise       ; clk             ;
; dout[*]        ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
;  dout[0]       ; clk        ; 8.758 ; 8.758 ; Rise       ; clk             ;
;  dout[1]       ; clk        ; 7.685 ; 7.685 ; Rise       ; clk             ;
;  dout[2]       ; clk        ; 8.439 ; 8.439 ; Rise       ; clk             ;
;  dout[3]       ; clk        ; 8.094 ; 8.094 ; Rise       ; clk             ;
;  dout[4]       ; clk        ; 8.803 ; 8.803 ; Rise       ; clk             ;
;  dout[5]       ; clk        ; 8.477 ; 8.477 ; Rise       ; clk             ;
;  dout[6]       ; clk        ; 8.639 ; 8.639 ; Rise       ; clk             ;
;  dout[7]       ; clk        ; 8.402 ; 8.402 ; Rise       ; clk             ;
;  dout[8]       ; clk        ; 7.752 ; 7.752 ; Rise       ; clk             ;
;  dout[9]       ; clk        ; 8.188 ; 8.188 ; Rise       ; clk             ;
;  dout[10]      ; clk        ; 7.490 ; 7.490 ; Rise       ; clk             ;
;  dout[11]      ; clk        ; 7.774 ; 7.774 ; Rise       ; clk             ;
;  dout[12]      ; clk        ; 7.992 ; 7.992 ; Rise       ; clk             ;
;  dout[13]      ; clk        ; 8.217 ; 8.217 ; Rise       ; clk             ;
;  dout[14]      ; clk        ; 8.543 ; 8.543 ; Rise       ; clk             ;
;  dout[15]      ; clk        ; 7.497 ; 7.497 ; Rise       ; clk             ;
;  dout[16]      ; clk        ; 7.921 ; 7.921 ; Rise       ; clk             ;
;  dout[17]      ; clk        ; 7.461 ; 7.461 ; Rise       ; clk             ;
;  dout[18]      ; clk        ; 7.743 ; 7.743 ; Rise       ; clk             ;
;  dout[19]      ; clk        ; 7.892 ; 7.892 ; Rise       ; clk             ;
;  dout[20]      ; clk        ; 8.399 ; 8.399 ; Rise       ; clk             ;
;  dout[21]      ; clk        ; 8.193 ; 8.193 ; Rise       ; clk             ;
;  dout[22]      ; clk        ; 8.593 ; 8.593 ; Rise       ; clk             ;
;  dout[23]      ; clk        ; 8.409 ; 8.409 ; Rise       ; clk             ;
;  dout[24]      ; clk        ; 8.509 ; 8.509 ; Rise       ; clk             ;
;  dout[25]      ; clk        ; 7.674 ; 7.674 ; Rise       ; clk             ;
;  dout[26]      ; clk        ; 8.731 ; 8.731 ; Rise       ; clk             ;
;  dout[27]      ; clk        ; 7.945 ; 7.945 ; Rise       ; clk             ;
;  dout[28]      ; clk        ; 8.449 ; 8.449 ; Rise       ; clk             ;
;  dout[29]      ; clk        ; 8.534 ; 8.534 ; Rise       ; clk             ;
;  dout[30]      ; clk        ; 8.062 ; 8.062 ; Rise       ; clk             ;
;  dout[31]      ; clk        ; 8.740 ; 8.740 ; Rise       ; clk             ;
; empty          ; clk        ; 8.677 ; 8.677 ; Rise       ; clk             ;
; full           ; clk        ; 9.429 ; 9.429 ; Rise       ; clk             ;
; rd_ack         ; clk        ; 9.089 ; 9.089 ; Rise       ; clk             ;
; rd_err         ; clk        ; 8.260 ; 8.260 ; Rise       ; clk             ;
; wr_ack         ; clk        ; 9.160 ; 9.160 ; Rise       ; clk             ;
; wr_err         ; clk        ; 8.914 ; 8.914 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Fast Model Setup Summary                             ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; rd_en                       ; -1.586 ; -4.187        ;
; clk                         ; -0.711 ; -122.070      ;
; fifo_ns:U0_ns|next_state[0] ; -0.672 ; -6.348        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast Model Hold Summary                              ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -2.030 ; -4.449        ;
; fifo_ns:U0_ns|next_state[0] ; -1.503 ; -12.734       ;
; rd_en                       ; -0.239 ; -0.625        ;
+-----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -1.380 ; -302.380      ;
; rd_en                       ; -1.222 ; -1.222        ;
; fifo_ns:U0_ns|next_state[0] ; 0.500  ; 0.000         ;
+-----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rd_en'                                                                                                                                         ;
+--------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.586 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.557     ; 1.439      ;
; -1.482 ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q      ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.565     ; 1.327      ;
; -1.482 ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.557     ; 1.335      ;
; -1.413 ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.557     ; 1.266      ;
; -1.401 ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q      ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.565     ; 1.246      ;
; -1.359 ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.557     ; 1.212      ;
; -1.349 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.557     ; 1.385      ;
; -1.252 ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q      ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.567     ; 1.289      ;
; -1.245 ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.557     ; 1.281      ;
; -1.188 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.559     ; 1.233      ;
; -1.176 ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.557     ; 1.212      ;
; -1.152 ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q      ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.565     ; 1.180      ;
; -1.125 ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.559     ; 1.170      ;
; -1.122 ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.557     ; 1.158      ;
; -1.102 ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.559     ; 1.147      ;
; -1.086 ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q      ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.567     ; 1.123      ;
; -1.067 ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.559     ; 1.112      ;
; -1.059 ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q      ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 1.000        ; -0.567     ; 1.096      ;
; -0.963 ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q      ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.565     ; 0.991      ;
; -0.895 ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q      ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 1.000        ; -0.565     ; 0.923      ;
; -0.730 ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q      ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 1.000        ; -0.565     ; 0.575      ;
; -0.199 ; rd_en                                                ; fifo_ns:U0_ns|next_state[2] ; rd_en        ; rd_en       ; 0.500        ; 1.796      ; 1.905      ;
; 0.098  ; rd_en                                                ; fifo_ns:U0_ns|next_state[1] ; rd_en        ; rd_en       ; 0.500        ; 1.796      ; 1.791      ;
; 0.278  ; rd_en                                                ; fifo_ns:U0_ns|next_state[0] ; rd_en        ; rd_en       ; 0.500        ; 1.794      ; 1.620      ;
; 0.301  ; rd_en                                                ; fifo_ns:U0_ns|next_state[2] ; rd_en        ; rd_en       ; 1.000        ; 1.796      ; 1.905      ;
; 0.598  ; rd_en                                                ; fifo_ns:U0_ns|next_state[1] ; rd_en        ; rd_en       ; 1.000        ; 1.796      ; 1.791      ;
; 0.778  ; rd_en                                                ; fifo_ns:U0_ns|next_state[0] ; rd_en        ; rd_en       ; 1.000        ; 1.794      ; 1.620      ;
+--------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                          ; To Node                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.711 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.741      ;
; -0.705 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.736      ;
; -0.654 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.008     ; 1.678      ;
; -0.649 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.680      ;
; -0.637 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.667      ;
; -0.633 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.004     ; 1.661      ;
; -0.618 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.649      ;
; -0.613 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.644      ;
; -0.602 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.632      ;
; -0.601 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.632      ;
; -0.599 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.629      ;
; -0.588 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.619      ;
; -0.586 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.617      ;
; -0.574 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.008     ; 1.598      ;
; -0.566 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.597      ;
; -0.566 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.596      ;
; -0.565 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.596      ;
; -0.557 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.588      ;
; -0.555 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.586      ;
; -0.554 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.584      ;
; -0.549 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.579      ;
; -0.548 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.587      ;
; -0.548 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.587      ;
; -0.548 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.587      ;
; -0.548 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.587      ;
; -0.548 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.587      ;
; -0.548 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.587      ;
; -0.548 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.578      ;
; -0.548 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.587      ;
; -0.548 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.587      ;
; -0.548 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.579      ;
; -0.545 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.576      ;
; -0.544 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.574      ;
; -0.544 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.574      ;
; -0.543 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.574      ;
; -0.537 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.569      ;
; -0.533 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.564      ;
; -0.533 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.564      ;
; -0.529 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.000      ; 1.561      ;
; -0.524 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.554      ;
; -0.524 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.554      ;
; -0.523 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; 0.002      ; 1.557      ;
; -0.518 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.548      ;
; -0.515 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.008     ; 1.539      ;
; -0.510 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.000      ; 1.542      ;
; -0.507 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.538      ;
; -0.507 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.537      ;
; -0.505 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.003     ; 1.534      ;
; -0.499 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.529      ;
; -0.495 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.525      ;
; -0.495 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.525      ;
; -0.495 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.525      ;
; -0.495 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.525      ;
; -0.495 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.525      ;
; -0.495 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.525      ;
; -0.495 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.525      ;
; -0.495 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.525      ;
; -0.495 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.525      ;
; -0.495 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.525      ;
; -0.495 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.525      ;
; -0.494 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.533      ;
; -0.494 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.533      ;
; -0.494 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.533      ;
; -0.494 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.533      ;
; -0.494 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.533      ;
; -0.494 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.533      ;
; -0.494 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.533      ;
; -0.494 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.533      ;
; -0.486 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.517      ;
; -0.483 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.514      ;
; -0.482 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.513      ;
; -0.480 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.511      ;
; -0.480 ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; 0.001      ; 1.513      ;
; -0.480 ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.002     ; 1.510      ;
; -0.479 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.479 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.479 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.001      ; 1.512      ;
; -0.478 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.517      ;
; -0.478 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.517      ;
; -0.478 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.517      ;
; -0.478 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.517      ;
; -0.478 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.517      ;
; -0.478 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.517      ;
; -0.478 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.517      ;
; -0.478 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.517      ;
; -0.474 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.001     ; 1.505      ;
; -0.471 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.005     ; 1.498      ;
; -0.471 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.005     ; 1.498      ;
; -0.471 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.510      ;
; -0.471 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.510      ;
; -0.471 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.510      ;
; -0.471 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.510      ;
; -0.471 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.510      ;
; -0.471 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.510      ;
; -0.471 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.510      ;
; -0.471 ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.007      ; 1.510      ;
; -0.469 ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                                                                                     ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.003     ; 1.498      ;
; -0.468 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.498      ;
; -0.466 ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.002     ; 1.496      ;
; -0.464 ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q                                                                    ; clk          ; clk         ; 1.000        ; -0.004     ; 1.492      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'fifo_ns:U0_ns|next_state[0]'                                                                                                                                                              ;
+--------+------------------------------------------------------+-----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                 ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.672 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_head[0]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.324      ; 1.219      ;
; -0.631 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.140     ; 1.021      ;
; -0.626 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[1] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.140     ; 1.011      ;
; -0.610 ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.140     ; 1.000      ;
; -0.603 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[2] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.140     ; 0.987      ;
; -0.586 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|we                 ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.391      ; 1.487      ;
; -0.582 ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[2] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.140     ; 0.966      ;
; -0.563 ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.140     ; 0.953      ;
; -0.560 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.408      ; 1.375      ;
; -0.542 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_head[2]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.324      ; 1.395      ;
; -0.517 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.353      ; 1.347      ;
; -0.507 ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.408      ; 1.322      ;
; -0.500 ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[1] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.140     ; 0.885      ;
; -0.494 ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.353      ; 1.324      ;
; -0.443 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.410      ; 1.378      ;
; -0.438 ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[0] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.209     ; 0.878      ;
; -0.432 ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[2] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.140     ; 0.816      ;
; -0.390 ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.410      ; 1.325      ;
; -0.368 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_head[1]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.324      ; 1.294      ;
; -0.362 ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|re                 ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.263      ; 1.278      ;
; -0.306 ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; -0.140     ; 0.696      ;
; 0.046  ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[0]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.346      ; 0.523      ;
; 0.058  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.378      ; 0.845      ;
; 0.116  ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.346      ; 0.759      ;
; 0.125  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.378      ; 0.777      ;
; 0.128  ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.346      ; 0.747      ;
; 0.132  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.378      ; 0.776      ;
; 0.177  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.378      ; 0.726      ;
; 0.196  ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.430      ; 0.641      ;
; 0.222  ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[0]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.375      ; 0.630      ;
; 0.241  ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.346      ; 0.707      ;
; 0.242  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.309      ; 0.716      ;
; 0.244  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.378      ; 0.658      ;
; 0.251  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.378      ; 0.657      ;
; 0.258  ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.430      ; 0.579      ;
; 0.281  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.309      ; 0.677      ;
; 0.293  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.346      ; 0.582      ;
; 0.295  ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.432      ; 0.662      ;
; 0.311  ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.346      ; 0.637      ;
; 0.317  ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.432      ; 0.640      ;
; 0.383  ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 0.432      ; 0.574      ;
; 0.604  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 2.159      ; 1.278      ;
; 0.708  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 2.243      ; 1.442      ;
; 0.759  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|we                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 2.226      ; 1.477      ;
; 0.825  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 2.245      ; 1.445      ;
; 0.872  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 2.159      ; 1.316      ;
; 0.964  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 2.188      ; 1.201      ;
; 1.052  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|re                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 2.098      ; 1.199      ;
; 1.062  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 2.159      ; 1.199      ;
; 1.104  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 2.159      ; 1.278      ;
; 1.165  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 2.213      ; 1.078      ;
; 1.208  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 2.243      ; 1.442      ;
; 1.259  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|we                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 2.226      ; 1.477      ;
; 1.298  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 2.213      ; 0.939      ;
; 1.325  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 2.245      ; 1.445      ;
; 1.372  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 2.159      ; 1.316      ;
; 1.456  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 2.213      ; 0.782      ;
; 1.464  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 2.188      ; 1.201      ;
; 1.524  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.500        ; 2.144      ; 0.769      ;
; 1.552  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|re                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 2.098      ; 1.199      ;
; 1.562  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 2.159      ; 1.199      ;
; 1.665  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 2.213      ; 1.078      ;
; 1.798  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 2.213      ; 0.939      ;
; 1.956  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 2.213      ; 0.782      ;
; 2.024  ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 1.000        ; 2.144      ; 0.769      ;
+--------+------------------------------------------------------+-----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                          ; To Node                                                                         ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+
; -2.030 ; fifo_ns:U0_ns|next_state[0]                                                                                                                        ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q                                 ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; 2.361      ; 0.483      ;
; -1.530 ; fifo_ns:U0_ns|next_state[0]                                                                                                                        ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q                                 ; fifo_ns:U0_ns|next_state[0] ; clk         ; -0.500       ; 2.361      ; 0.483      ;
; -0.675 ; fifo_ns:U0_ns|next_state[1]                                                                                                                        ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q                                 ; rd_en                       ; clk         ; 0.000        ; 0.565      ; 0.042      ;
; -0.675 ; fifo_ns:U0_ns|next_state[2]                                                                                                                        ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q                                 ; rd_en                       ; clk         ; 0.000        ; 0.565      ; 0.042      ;
; -0.319 ; fifo_cal_addr:U1_cal|next_data_count[0]                                                                                                            ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q                            ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; 0.209      ; 0.042      ;
; -0.250 ; fifo_cal_addr:U1_cal|next_data_count[1]                                                                                                            ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q                            ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; 0.140      ; 0.042      ;
; -0.250 ; fifo_cal_addr:U1_cal|next_data_count[3]                                                                                                            ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q                            ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; 0.140      ; 0.042      ;
; -0.250 ; fifo_cal_addr:U1_cal|next_data_count[2]                                                                                                            ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q                            ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; 0.140      ; 0.042      ;
; 0.236  ; fifo_cal_addr:U1_cal|next_head[0]                                                                                                                  ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q                                  ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.346     ; 0.042      ;
; 0.236  ; fifo_cal_addr:U1_cal|next_head[1]                                                                                                                  ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q                                  ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.346     ; 0.042      ;
; 0.236  ; fifo_cal_addr:U1_cal|next_head[2]                                                                                                                  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q                                  ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.346     ; 0.042      ;
; 0.265  ; fifo_cal_addr:U1_cal|next_tail[0]                                                                                                                  ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q                                  ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.375     ; 0.042      ;
; 0.320  ; fifo_cal_addr:U1_cal|next_tail[1]                                                                                                                  ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q                                  ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.430     ; 0.042      ;
; 0.322  ; fifo_cal_addr:U1_cal|next_tail[2]                                                                                                                  ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q                                  ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.432     ; 0.042      ;
; 0.460  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.610      ;
; 0.469  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.620      ;
; 0.482  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.633      ;
; 0.507  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.513  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.530  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.287     ; 0.395      ;
; 0.581  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.003      ; 0.736      ;
; 0.582  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.003      ; 0.737      ;
; 0.583  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.586  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.736      ;
; 0.591  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.741      ;
; 0.591  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.741      ;
; 0.592  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.742      ;
; 0.601  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 0.750      ;
; 0.601  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.751      ;
; 0.603  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.753      ;
; 0.604  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.755      ;
; 0.614  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.765      ;
; 0.614  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 0.763      ;
; 0.618  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.769      ;
; 0.620  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.770      ;
; 0.620  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.770      ;
; 0.621  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.772      ;
; 0.621  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.772      ;
; 0.622  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.773      ;
; 0.627  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.778      ;
; 0.629  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.779      ;
; 0.635  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.785      ;
; 0.636  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.786      ;
; 0.638  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.788      ;
; 0.639  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.789      ;
; 0.640  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.790      ;
; 0.643  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.793      ;
; 0.645  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.795      ;
; 0.650  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.800      ;
; 0.652  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.802      ;
; 0.654  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.804      ;
; 0.659  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.004     ; 0.807      ;
; 0.659  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.810      ;
; 0.662  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.813      ;
; 0.662  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 0.811      ;
; 0.663  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.813      ;
; 0.664  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 0.813      ;
; 0.665  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.816      ;
; 0.671  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.672  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 0.821      ;
; 0.674  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.825      ;
; 0.675  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 0.824      ;
; 0.676  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.002      ; 0.830      ;
; 0.676  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.681  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.832      ;
; 0.682  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.833      ;
; 0.686  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.004     ; 0.834      ;
; 0.693  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.003     ; 0.842      ;
; 0.709  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.002     ; 0.859      ;
; 0.714  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.004     ; 0.862      ;
; 0.717  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.004     ; 0.865      ;
; 0.720  ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.871      ;
; 0.721  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.289     ; 0.584      ;
; 0.728  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.879      ;
; 0.729  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.880      ;
; 0.730  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q                                                                                                     ; register32_r_en:U9_dff|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ; clk                         ; clk         ; 0.000        ; -0.001     ; 0.881      ;
; 0.730  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.286     ; 0.596      ;
; 0.730  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.286     ; 0.596      ;
; 0.730  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.286     ; 0.596      ;
; 0.730  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.286     ; 0.596      ;
; 0.730  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.286     ; 0.596      ;
; 0.730  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.286     ; 0.596      ;
; 0.730  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.286     ; 0.596      ;
; 0.730  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.286     ; 0.596      ;
; 0.730  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.286     ; 0.596      ;
; 0.730  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.286     ; 0.596      ;
; 0.730  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.286     ; 0.596      ;
; 0.730  ; fifo_cal_addr:U1_cal|re                                                                                                                            ; register32_r_en:U9_dff|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk         ; 0.000        ; -0.286     ; 0.596      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'fifo_ns:U0_ns|next_state[0]'                                                                                                                                                               ;
+--------+------------------------------------------------------+-----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                 ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.503 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 2.213      ; 0.710      ;
; -1.502 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 2.213      ; 0.711      ;
; -1.434 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 2.213      ; 0.779      ;
; -1.375 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 2.144      ; 0.769      ;
; -1.003 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 2.213      ; 0.710      ;
; -1.002 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 2.213      ; 0.711      ;
; -0.987 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 2.188      ; 1.201      ;
; -0.960 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 2.159      ; 1.199      ;
; -0.934 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 2.213      ; 0.779      ;
; -0.899 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|re                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 2.098      ; 1.199      ;
; -0.881 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 2.159      ; 1.278      ;
; -0.875 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 2.144      ; 0.769      ;
; -0.843 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 2.159      ; 1.316      ;
; -0.801 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 2.243      ; 1.442      ;
; -0.800 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 2.245      ; 1.445      ;
; -0.749 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|we                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 2.226      ; 1.477      ;
; -0.487 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 2.188      ; 1.201      ;
; -0.460 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 2.159      ; 1.199      ;
; -0.399 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|re                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 2.098      ; 1.199      ;
; -0.381 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[0]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 2.159      ; 1.278      ;
; -0.343 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_head[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 2.159      ; 1.316      ;
; -0.301 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 2.243      ; 1.442      ;
; -0.300 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 2.245      ; 1.445      ;
; -0.249 ; fifo_ns:U0_ns|next_state[0]                          ; fifo_cal_addr:U1_cal|we                 ; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; -0.500       ; 2.226      ; 1.477      ;
; 0.142  ; register3_r_en:U6_tail|_dff_r_en:U2_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.432      ; 0.574      ;
; 0.149  ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.430      ; 0.579      ;
; 0.177  ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[0]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.346      ; 0.523      ;
; 0.208  ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.432      ; 0.640      ;
; 0.211  ; register3_r_en:U6_tail|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.430      ; 0.641      ;
; 0.230  ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.432      ; 0.662      ;
; 0.236  ; register3_r_en:U5_head|_dff_r_en:U2_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.346      ; 0.582      ;
; 0.240  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.417      ; 0.657      ;
; 0.241  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.417      ; 0.658      ;
; 0.255  ; register3_r_en:U6_tail|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_tail[0]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.375      ; 0.630      ;
; 0.291  ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.346      ; 0.637      ;
; 0.309  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.417      ; 0.726      ;
; 0.329  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.348      ; 0.677      ;
; 0.359  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[3] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.417      ; 0.776      ;
; 0.360  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[2] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.417      ; 0.777      ;
; 0.361  ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[1]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.346      ; 0.707      ;
; 0.368  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[0] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.348      ; 0.716      ;
; 0.401  ; register3_r_en:U5_head|_dff_r_en:U1_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.346      ; 0.747      ;
; 0.413  ; register3_r_en:U5_head|_dff_r_en:U0_dff_r_en|q       ; fifo_cal_addr:U1_cal|next_head[2]       ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.346      ; 0.759      ;
; 0.428  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_data_count[1] ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.417      ; 0.845      ;
; 0.784  ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[2] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.140     ; 0.644      ;
; 0.793  ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.140     ; 0.653      ;
; 0.807  ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[1] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.140     ; 0.667      ;
; 0.856  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_head[0]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.363      ; 1.219      ;
; 0.875  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.447      ; 1.322      ;
; 0.876  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.449      ; 1.325      ;
; 0.928  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_tail[1]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.447      ; 1.375      ;
; 0.929  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_tail[2]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.449      ; 1.378      ;
; 0.931  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_head[1]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.363      ; 1.294      ;
; 0.932  ; fifo_ns:U0_ns|next_state[2]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.392      ; 1.324      ;
; 0.955  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_tail[0]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.392      ; 1.347      ;
; 0.976  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|re                 ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.302      ; 1.278      ;
; 1.032  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|next_head[2]       ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.363      ; 1.395      ;
; 1.057  ; fifo_ns:U0_ns|next_state[1]                          ; fifo_cal_addr:U1_cal|we                 ; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; 0.430      ; 1.487      ;
; 1.087  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[0] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.209     ; 0.878      ;
; 1.093  ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.140     ; 0.953      ;
; 1.106  ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[2] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.140     ; 0.966      ;
; 1.127  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[2] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.140     ; 0.987      ;
; 1.140  ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.140     ; 1.000      ;
; 1.151  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[1] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.140     ; 1.011      ;
; 1.161  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_cal_addr:U1_cal|next_data_count[3] ; clk                         ; fifo_ns:U0_ns|next_state[0] ; 0.000        ; -0.140     ; 1.021      ;
+--------+------------------------------------------------------+-----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rd_en'                                                                                                                                          ;
+--------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.239 ; rd_en                                                ; fifo_ns:U0_ns|next_state[0] ; rd_en        ; rd_en       ; 0.000        ; 1.833      ; 1.594      ;
; -0.207 ; rd_en                                                ; fifo_ns:U0_ns|next_state[2] ; rd_en        ; rd_en       ; 0.000        ; 1.835      ; 1.628      ;
; -0.179 ; rd_en                                                ; fifo_ns:U0_ns|next_state[1] ; rd_en        ; rd_en       ; 0.000        ; 1.835      ; 1.656      ;
; 0.261  ; rd_en                                                ; fifo_ns:U0_ns|next_state[0] ; rd_en        ; rd_en       ; -0.500       ; 1.833      ; 1.594      ;
; 0.293  ; rd_en                                                ; fifo_ns:U0_ns|next_state[2] ; rd_en        ; rd_en       ; -0.500       ; 1.835      ; 1.628      ;
; 0.321  ; rd_en                                                ; fifo_ns:U0_ns|next_state[1] ; rd_en        ; rd_en       ; -0.500       ; 1.835      ; 1.656      ;
; 1.101  ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q      ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.526     ; 0.575      ;
; 1.263  ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q      ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.526     ; 0.737      ;
; 1.430  ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q      ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.526     ; 0.904      ;
; 1.449  ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q      ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.526     ; 0.923      ;
; 1.457  ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q      ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.528     ; 0.929      ;
; 1.463  ; register3_r_en:U4_state|_dff_r_en:U2_dff_r_en|q      ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.528     ; 0.935      ;
; 1.516  ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q      ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.526     ; 0.990      ;
; 1.550  ; register3_r_en:U4_state|_dff_r_en:U1_dff_r_en|q      ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.526     ; 1.024      ;
; 1.562  ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.518     ; 1.044      ;
; 1.580  ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.518     ; 1.062      ;
; 1.606  ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.518     ; 1.088      ;
; 1.614  ; register4_r_en:U3_data_count|_dff_r_en:U3_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.520     ; 1.094      ;
; 1.631  ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.518     ; 1.113      ;
; 1.632  ; register4_r_en:U3_data_count|_dff_r_en:U2_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.520     ; 1.112      ;
; 1.638  ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.518     ; 1.120      ;
; 1.689  ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.518     ; 1.171      ;
; 1.690  ; register4_r_en:U3_data_count|_dff_r_en:U1_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.520     ; 1.170      ;
; 1.701  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[1] ; clk          ; rd_en       ; 0.000        ; -0.518     ; 1.183      ;
; 1.752  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[2] ; clk          ; rd_en       ; 0.000        ; -0.518     ; 1.234      ;
; 1.753  ; register4_r_en:U3_data_count|_dff_r_en:U0_dff_r_en|q ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.520     ; 1.233      ;
; 1.817  ; register3_r_en:U4_state|_dff_r_en:U0_dff_r_en|q      ; fifo_ns:U0_ns|next_state[0] ; clk          ; rd_en       ; 0.000        ; -0.528     ; 1.289      ;
+--------+------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register8_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U7_register|register32_8:U1_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register8_r_en|_dff_r_en:U1_dff_r_en|q ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rd_en'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; rd_en ; Rise       ; rd_en                       ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~8|combout        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~8|combout        ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|next_state[0]|datac   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|next_state[0]|datac   ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|next_state[1]|datac   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|next_state[1]|datac   ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|next_state[2]|datac   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|next_state[2]|datac   ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; rd_en ; Rise       ; fifo_ns:U0_ns|next_state[0] ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; rd_en ; Rise       ; fifo_ns:U0_ns|next_state[0] ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; rd_en ; Rise       ; fifo_ns:U0_ns|next_state[1] ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; rd_en ; Rise       ; fifo_ns:U0_ns|next_state[1] ;
; 0.461  ; 0.461        ; 0.000          ; High Pulse Width ; rd_en ; Rise       ; fifo_ns:U0_ns|next_state[2] ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; rd_en ; Rise       ; fifo_ns:U0_ns|next_state[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~4|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~4|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Rise       ; U0_ns|Mux3~4|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Rise       ; U0_ns|Mux3~4|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~5|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~5|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~5|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~5|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~6|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~6|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Rise       ; U0_ns|Mux3~6|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Rise       ; U0_ns|Mux3~6|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~7|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~7|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~7|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~7|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~8|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~8|dataa          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Fall       ; U0_ns|Mux3~8|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Fall       ; U0_ns|Mux3~8|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rd_en ; Rise       ; rd_en|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rd_en ; Rise       ; rd_en|combout               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fifo_ns:U0_ns|next_state[0]'                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U0_ns|next_state[0]|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U0_ns|next_state[0]|combout             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|Mux2~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|Mux2~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|Mux2~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|Mux2~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|Mux2~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|Mux2~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux2~0|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux2~0|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|Mux6~0|dataa                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[1]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[2]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_data_count[3]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_head[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_head[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_head[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_head[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_head[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|next_head[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|next_tail[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|next_tail[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|next_tail[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|next_tail[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|next_tail[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; U1_cal|next_tail[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|re|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|re|datad                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|we|dataa                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Fall       ; U1_cal|we|dataa                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_data_count[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_head[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_head[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_head[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_head[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_head[2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_head[2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_tail[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_tail[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_tail[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_tail[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_tail[2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|next_tail[2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|re                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|re                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|we                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; fifo_ns:U0_ns|next_state[0] ; Rise       ; fifo_cal_addr:U1_cal|we                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; din[*]    ; clk        ; 2.614 ; 2.614 ; Rise       ; clk             ;
;  din[0]   ; clk        ; 2.183 ; 2.183 ; Rise       ; clk             ;
;  din[1]   ; clk        ; 2.380 ; 2.380 ; Rise       ; clk             ;
;  din[2]   ; clk        ; 2.439 ; 2.439 ; Rise       ; clk             ;
;  din[3]   ; clk        ; 2.462 ; 2.462 ; Rise       ; clk             ;
;  din[4]   ; clk        ; 2.277 ; 2.277 ; Rise       ; clk             ;
;  din[5]   ; clk        ; 2.299 ; 2.299 ; Rise       ; clk             ;
;  din[6]   ; clk        ; 2.465 ; 2.465 ; Rise       ; clk             ;
;  din[7]   ; clk        ; 2.323 ; 2.323 ; Rise       ; clk             ;
;  din[8]   ; clk        ; 2.216 ; 2.216 ; Rise       ; clk             ;
;  din[9]   ; clk        ; 2.337 ; 2.337 ; Rise       ; clk             ;
;  din[10]  ; clk        ; 2.354 ; 2.354 ; Rise       ; clk             ;
;  din[11]  ; clk        ; 2.477 ; 2.477 ; Rise       ; clk             ;
;  din[12]  ; clk        ; 2.315 ; 2.315 ; Rise       ; clk             ;
;  din[13]  ; clk        ; 2.330 ; 2.330 ; Rise       ; clk             ;
;  din[14]  ; clk        ; 2.193 ; 2.193 ; Rise       ; clk             ;
;  din[15]  ; clk        ; 2.108 ; 2.108 ; Rise       ; clk             ;
;  din[16]  ; clk        ; 2.190 ; 2.190 ; Rise       ; clk             ;
;  din[17]  ; clk        ; 2.473 ; 2.473 ; Rise       ; clk             ;
;  din[18]  ; clk        ; 2.440 ; 2.440 ; Rise       ; clk             ;
;  din[19]  ; clk        ; 2.253 ; 2.253 ; Rise       ; clk             ;
;  din[20]  ; clk        ; 2.579 ; 2.579 ; Rise       ; clk             ;
;  din[21]  ; clk        ; 2.374 ; 2.374 ; Rise       ; clk             ;
;  din[22]  ; clk        ; 2.364 ; 2.364 ; Rise       ; clk             ;
;  din[23]  ; clk        ; 2.456 ; 2.456 ; Rise       ; clk             ;
;  din[24]  ; clk        ; 2.435 ; 2.435 ; Rise       ; clk             ;
;  din[25]  ; clk        ; 2.293 ; 2.293 ; Rise       ; clk             ;
;  din[26]  ; clk        ; 2.531 ; 2.531 ; Rise       ; clk             ;
;  din[27]  ; clk        ; 2.307 ; 2.307 ; Rise       ; clk             ;
;  din[28]  ; clk        ; 2.275 ; 2.275 ; Rise       ; clk             ;
;  din[29]  ; clk        ; 2.614 ; 2.614 ; Rise       ; clk             ;
;  din[30]  ; clk        ; 2.233 ; 2.233 ; Rise       ; clk             ;
;  din[31]  ; clk        ; 2.243 ; 2.243 ; Rise       ; clk             ;
; rd_en     ; rd_en      ; 0.699 ; 0.699 ; Rise       ; rd_en           ;
; wr_en     ; rd_en      ; 3.246 ; 3.246 ; Rise       ; rd_en           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; din[*]    ; clk        ; -1.837 ; -1.837 ; Rise       ; clk             ;
;  din[0]   ; clk        ; -1.891 ; -1.891 ; Rise       ; clk             ;
;  din[1]   ; clk        ; -1.893 ; -1.893 ; Rise       ; clk             ;
;  din[2]   ; clk        ; -1.976 ; -1.976 ; Rise       ; clk             ;
;  din[3]   ; clk        ; -2.083 ; -2.083 ; Rise       ; clk             ;
;  din[4]   ; clk        ; -1.928 ; -1.928 ; Rise       ; clk             ;
;  din[5]   ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
;  din[6]   ; clk        ; -1.902 ; -1.902 ; Rise       ; clk             ;
;  din[7]   ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
;  din[8]   ; clk        ; -1.908 ; -1.908 ; Rise       ; clk             ;
;  din[9]   ; clk        ; -1.837 ; -1.837 ; Rise       ; clk             ;
;  din[10]  ; clk        ; -1.957 ; -1.957 ; Rise       ; clk             ;
;  din[11]  ; clk        ; -1.893 ; -1.893 ; Rise       ; clk             ;
;  din[12]  ; clk        ; -1.957 ; -1.957 ; Rise       ; clk             ;
;  din[13]  ; clk        ; -1.863 ; -1.863 ; Rise       ; clk             ;
;  din[14]  ; clk        ; -1.846 ; -1.846 ; Rise       ; clk             ;
;  din[15]  ; clk        ; -1.868 ; -1.868 ; Rise       ; clk             ;
;  din[16]  ; clk        ; -1.922 ; -1.922 ; Rise       ; clk             ;
;  din[17]  ; clk        ; -1.917 ; -1.917 ; Rise       ; clk             ;
;  din[18]  ; clk        ; -2.080 ; -2.080 ; Rise       ; clk             ;
;  din[19]  ; clk        ; -1.895 ; -1.895 ; Rise       ; clk             ;
;  din[20]  ; clk        ; -2.211 ; -2.211 ; Rise       ; clk             ;
;  din[21]  ; clk        ; -2.074 ; -2.074 ; Rise       ; clk             ;
;  din[22]  ; clk        ; -1.946 ; -1.946 ; Rise       ; clk             ;
;  din[23]  ; clk        ; -1.988 ; -1.988 ; Rise       ; clk             ;
;  din[24]  ; clk        ; -1.964 ; -1.964 ; Rise       ; clk             ;
;  din[25]  ; clk        ; -1.943 ; -1.943 ; Rise       ; clk             ;
;  din[26]  ; clk        ; -1.946 ; -1.946 ; Rise       ; clk             ;
;  din[27]  ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  din[28]  ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
;  din[29]  ; clk        ; -1.971 ; -1.971 ; Rise       ; clk             ;
;  din[30]  ; clk        ; -1.907 ; -1.907 ; Rise       ; clk             ;
;  din[31]  ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
; rd_en     ; rd_en      ; 0.239  ; 0.239  ; Rise       ; rd_en           ;
; wr_en     ; rd_en      ; -2.023 ; -2.023 ; Rise       ; rd_en           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; data_count[*]  ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  data_count[0] ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  data_count[1] ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  data_count[2] ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  data_count[3] ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
; dout[*]        ; clk        ; 4.848 ; 4.848 ; Rise       ; clk             ;
;  dout[0]       ; clk        ; 4.848 ; 4.848 ; Rise       ; clk             ;
;  dout[1]       ; clk        ; 4.276 ; 4.276 ; Rise       ; clk             ;
;  dout[2]       ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  dout[3]       ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  dout[4]       ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  dout[5]       ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  dout[6]       ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
;  dout[7]       ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  dout[8]       ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  dout[9]       ; clk        ; 4.574 ; 4.574 ; Rise       ; clk             ;
;  dout[10]      ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
;  dout[11]      ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  dout[12]      ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  dout[13]      ; clk        ; 4.621 ; 4.621 ; Rise       ; clk             ;
;  dout[14]      ; clk        ; 4.734 ; 4.734 ; Rise       ; clk             ;
;  dout[15]      ; clk        ; 4.211 ; 4.211 ; Rise       ; clk             ;
;  dout[16]      ; clk        ; 4.426 ; 4.426 ; Rise       ; clk             ;
;  dout[17]      ; clk        ; 4.200 ; 4.200 ; Rise       ; clk             ;
;  dout[18]      ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  dout[19]      ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  dout[20]      ; clk        ; 4.684 ; 4.684 ; Rise       ; clk             ;
;  dout[21]      ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  dout[22]      ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  dout[23]      ; clk        ; 4.684 ; 4.684 ; Rise       ; clk             ;
;  dout[24]      ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  dout[25]      ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  dout[26]      ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  dout[27]      ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  dout[28]      ; clk        ; 4.809 ; 4.809 ; Rise       ; clk             ;
;  dout[29]      ; clk        ; 4.745 ; 4.745 ; Rise       ; clk             ;
;  dout[30]      ; clk        ; 4.564 ; 4.564 ; Rise       ; clk             ;
;  dout[31]      ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
; empty          ; clk        ; 4.845 ; 4.845 ; Rise       ; clk             ;
; full           ; clk        ; 5.391 ; 5.391 ; Rise       ; clk             ;
; rd_ack         ; clk        ; 4.954 ; 4.954 ; Rise       ; clk             ;
; rd_err         ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
; wr_ack         ; clk        ; 4.990 ; 4.990 ; Rise       ; clk             ;
; wr_err         ; clk        ; 4.923 ; 4.923 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; data_count[*]  ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  data_count[0] ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  data_count[1] ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  data_count[2] ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  data_count[3] ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
; dout[*]        ; clk        ; 4.200 ; 4.200 ; Rise       ; clk             ;
;  dout[0]       ; clk        ; 4.848 ; 4.848 ; Rise       ; clk             ;
;  dout[1]       ; clk        ; 4.276 ; 4.276 ; Rise       ; clk             ;
;  dout[2]       ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  dout[3]       ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  dout[4]       ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  dout[5]       ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  dout[6]       ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
;  dout[7]       ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  dout[8]       ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  dout[9]       ; clk        ; 4.574 ; 4.574 ; Rise       ; clk             ;
;  dout[10]      ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
;  dout[11]      ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  dout[12]      ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  dout[13]      ; clk        ; 4.621 ; 4.621 ; Rise       ; clk             ;
;  dout[14]      ; clk        ; 4.734 ; 4.734 ; Rise       ; clk             ;
;  dout[15]      ; clk        ; 4.211 ; 4.211 ; Rise       ; clk             ;
;  dout[16]      ; clk        ; 4.426 ; 4.426 ; Rise       ; clk             ;
;  dout[17]      ; clk        ; 4.200 ; 4.200 ; Rise       ; clk             ;
;  dout[18]      ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  dout[19]      ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  dout[20]      ; clk        ; 4.684 ; 4.684 ; Rise       ; clk             ;
;  dout[21]      ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  dout[22]      ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  dout[23]      ; clk        ; 4.684 ; 4.684 ; Rise       ; clk             ;
;  dout[24]      ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  dout[25]      ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  dout[26]      ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  dout[27]      ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  dout[28]      ; clk        ; 4.809 ; 4.809 ; Rise       ; clk             ;
;  dout[29]      ; clk        ; 4.745 ; 4.745 ; Rise       ; clk             ;
;  dout[30]      ; clk        ; 4.564 ; 4.564 ; Rise       ; clk             ;
;  dout[31]      ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
; empty          ; clk        ; 4.618 ; 4.618 ; Rise       ; clk             ;
; full           ; clk        ; 4.974 ; 4.974 ; Rise       ; clk             ;
; rd_ack         ; clk        ; 4.797 ; 4.797 ; Rise       ; clk             ;
; rd_err         ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
; wr_ack         ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
; wr_err         ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+------------------------------+----------+---------+----------+---------+---------------------+
; Clock                        ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack             ; -4.092   ; -3.577  ; N/A      ; N/A     ; -1.380              ;
;  clk                         ; -2.749   ; -3.577  ; N/A      ; N/A     ; -1.380              ;
;  fifo_ns:U0_ns|next_state[0] ; -3.264   ; -2.416  ; N/A      ; N/A     ; 0.500               ;
;  rd_en                       ; -4.092   ; -0.602  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS              ; -639.666 ; -27.691 ; 0.0      ; 0.0     ; -303.602            ;
;  clk                         ; -595.487 ; -6.797  ; N/A      ; N/A     ; -302.380            ;
;  fifo_ns:U0_ns|next_state[0] ; -33.230  ; -19.449 ; N/A      ; N/A     ; 0.000               ;
;  rd_en                       ; -10.949  ; -1.445  ; N/A      ; N/A     ; -1.222              ;
+------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; din[*]    ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  din[0]   ; clk        ; 4.111 ; 4.111 ; Rise       ; clk             ;
;  din[1]   ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
;  din[2]   ; clk        ; 4.566 ; 4.566 ; Rise       ; clk             ;
;  din[3]   ; clk        ; 4.625 ; 4.625 ; Rise       ; clk             ;
;  din[4]   ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
;  din[5]   ; clk        ; 4.373 ; 4.373 ; Rise       ; clk             ;
;  din[6]   ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
;  din[7]   ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  din[8]   ; clk        ; 4.136 ; 4.136 ; Rise       ; clk             ;
;  din[9]   ; clk        ; 4.430 ; 4.430 ; Rise       ; clk             ;
;  din[10]  ; clk        ; 4.454 ; 4.454 ; Rise       ; clk             ;
;  din[11]  ; clk        ; 4.735 ; 4.735 ; Rise       ; clk             ;
;  din[12]  ; clk        ; 4.308 ; 4.308 ; Rise       ; clk             ;
;  din[13]  ; clk        ; 4.427 ; 4.427 ; Rise       ; clk             ;
;  din[14]  ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
;  din[15]  ; clk        ; 3.931 ; 3.931 ; Rise       ; clk             ;
;  din[16]  ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
;  din[17]  ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  din[18]  ; clk        ; 4.573 ; 4.573 ; Rise       ; clk             ;
;  din[19]  ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  din[20]  ; clk        ; 4.866 ; 4.866 ; Rise       ; clk             ;
;  din[21]  ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  din[22]  ; clk        ; 4.468 ; 4.468 ; Rise       ; clk             ;
;  din[23]  ; clk        ; 4.607 ; 4.607 ; Rise       ; clk             ;
;  din[24]  ; clk        ; 4.619 ; 4.619 ; Rise       ; clk             ;
;  din[25]  ; clk        ; 4.310 ; 4.310 ; Rise       ; clk             ;
;  din[26]  ; clk        ; 4.832 ; 4.832 ; Rise       ; clk             ;
;  din[27]  ; clk        ; 4.405 ; 4.405 ; Rise       ; clk             ;
;  din[28]  ; clk        ; 4.337 ; 4.337 ; Rise       ; clk             ;
;  din[29]  ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  din[30]  ; clk        ; 4.223 ; 4.223 ; Rise       ; clk             ;
;  din[31]  ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
; rd_en     ; rd_en      ; 1.635 ; 1.635 ; Rise       ; rd_en           ;
; wr_en     ; rd_en      ; 5.933 ; 5.933 ; Rise       ; rd_en           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; din[*]    ; clk        ; -1.837 ; -1.837 ; Rise       ; clk             ;
;  din[0]   ; clk        ; -1.891 ; -1.891 ; Rise       ; clk             ;
;  din[1]   ; clk        ; -1.893 ; -1.893 ; Rise       ; clk             ;
;  din[2]   ; clk        ; -1.976 ; -1.976 ; Rise       ; clk             ;
;  din[3]   ; clk        ; -2.083 ; -2.083 ; Rise       ; clk             ;
;  din[4]   ; clk        ; -1.928 ; -1.928 ; Rise       ; clk             ;
;  din[5]   ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
;  din[6]   ; clk        ; -1.902 ; -1.902 ; Rise       ; clk             ;
;  din[7]   ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
;  din[8]   ; clk        ; -1.908 ; -1.908 ; Rise       ; clk             ;
;  din[9]   ; clk        ; -1.837 ; -1.837 ; Rise       ; clk             ;
;  din[10]  ; clk        ; -1.957 ; -1.957 ; Rise       ; clk             ;
;  din[11]  ; clk        ; -1.893 ; -1.893 ; Rise       ; clk             ;
;  din[12]  ; clk        ; -1.957 ; -1.957 ; Rise       ; clk             ;
;  din[13]  ; clk        ; -1.863 ; -1.863 ; Rise       ; clk             ;
;  din[14]  ; clk        ; -1.846 ; -1.846 ; Rise       ; clk             ;
;  din[15]  ; clk        ; -1.868 ; -1.868 ; Rise       ; clk             ;
;  din[16]  ; clk        ; -1.922 ; -1.922 ; Rise       ; clk             ;
;  din[17]  ; clk        ; -1.917 ; -1.917 ; Rise       ; clk             ;
;  din[18]  ; clk        ; -2.080 ; -2.080 ; Rise       ; clk             ;
;  din[19]  ; clk        ; -1.895 ; -1.895 ; Rise       ; clk             ;
;  din[20]  ; clk        ; -2.211 ; -2.211 ; Rise       ; clk             ;
;  din[21]  ; clk        ; -2.074 ; -2.074 ; Rise       ; clk             ;
;  din[22]  ; clk        ; -1.946 ; -1.946 ; Rise       ; clk             ;
;  din[23]  ; clk        ; -1.988 ; -1.988 ; Rise       ; clk             ;
;  din[24]  ; clk        ; -1.964 ; -1.964 ; Rise       ; clk             ;
;  din[25]  ; clk        ; -1.943 ; -1.943 ; Rise       ; clk             ;
;  din[26]  ; clk        ; -1.946 ; -1.946 ; Rise       ; clk             ;
;  din[27]  ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  din[28]  ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
;  din[29]  ; clk        ; -1.971 ; -1.971 ; Rise       ; clk             ;
;  din[30]  ; clk        ; -1.907 ; -1.907 ; Rise       ; clk             ;
;  din[31]  ; clk        ; -1.866 ; -1.866 ; Rise       ; clk             ;
; rd_en     ; rd_en      ; 0.602  ; 0.602  ; Rise       ; rd_en           ;
; wr_en     ; rd_en      ; -2.023 ; -2.023 ; Rise       ; rd_en           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; data_count[*]  ; clk        ; 8.474  ; 8.474  ; Rise       ; clk             ;
;  data_count[0] ; clk        ; 8.043  ; 8.043  ; Rise       ; clk             ;
;  data_count[1] ; clk        ; 8.453  ; 8.453  ; Rise       ; clk             ;
;  data_count[2] ; clk        ; 8.474  ; 8.474  ; Rise       ; clk             ;
;  data_count[3] ; clk        ; 8.267  ; 8.267  ; Rise       ; clk             ;
; dout[*]        ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  dout[0]       ; clk        ; 8.758  ; 8.758  ; Rise       ; clk             ;
;  dout[1]       ; clk        ; 7.685  ; 7.685  ; Rise       ; clk             ;
;  dout[2]       ; clk        ; 8.439  ; 8.439  ; Rise       ; clk             ;
;  dout[3]       ; clk        ; 8.094  ; 8.094  ; Rise       ; clk             ;
;  dout[4]       ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  dout[5]       ; clk        ; 8.477  ; 8.477  ; Rise       ; clk             ;
;  dout[6]       ; clk        ; 8.639  ; 8.639  ; Rise       ; clk             ;
;  dout[7]       ; clk        ; 8.402  ; 8.402  ; Rise       ; clk             ;
;  dout[8]       ; clk        ; 7.752  ; 7.752  ; Rise       ; clk             ;
;  dout[9]       ; clk        ; 8.188  ; 8.188  ; Rise       ; clk             ;
;  dout[10]      ; clk        ; 7.490  ; 7.490  ; Rise       ; clk             ;
;  dout[11]      ; clk        ; 7.774  ; 7.774  ; Rise       ; clk             ;
;  dout[12]      ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  dout[13]      ; clk        ; 8.217  ; 8.217  ; Rise       ; clk             ;
;  dout[14]      ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  dout[15]      ; clk        ; 7.497  ; 7.497  ; Rise       ; clk             ;
;  dout[16]      ; clk        ; 7.921  ; 7.921  ; Rise       ; clk             ;
;  dout[17]      ; clk        ; 7.461  ; 7.461  ; Rise       ; clk             ;
;  dout[18]      ; clk        ; 7.743  ; 7.743  ; Rise       ; clk             ;
;  dout[19]      ; clk        ; 7.892  ; 7.892  ; Rise       ; clk             ;
;  dout[20]      ; clk        ; 8.399  ; 8.399  ; Rise       ; clk             ;
;  dout[21]      ; clk        ; 8.193  ; 8.193  ; Rise       ; clk             ;
;  dout[22]      ; clk        ; 8.593  ; 8.593  ; Rise       ; clk             ;
;  dout[23]      ; clk        ; 8.409  ; 8.409  ; Rise       ; clk             ;
;  dout[24]      ; clk        ; 8.509  ; 8.509  ; Rise       ; clk             ;
;  dout[25]      ; clk        ; 7.674  ; 7.674  ; Rise       ; clk             ;
;  dout[26]      ; clk        ; 8.731  ; 8.731  ; Rise       ; clk             ;
;  dout[27]      ; clk        ; 7.945  ; 7.945  ; Rise       ; clk             ;
;  dout[28]      ; clk        ; 8.449  ; 8.449  ; Rise       ; clk             ;
;  dout[29]      ; clk        ; 8.534  ; 8.534  ; Rise       ; clk             ;
;  dout[30]      ; clk        ; 8.062  ; 8.062  ; Rise       ; clk             ;
;  dout[31]      ; clk        ; 8.740  ; 8.740  ; Rise       ; clk             ;
; empty          ; clk        ; 9.147  ; 9.147  ; Rise       ; clk             ;
; full           ; clk        ; 10.344 ; 10.344 ; Rise       ; clk             ;
; rd_ack         ; clk        ; 9.395  ; 9.395  ; Rise       ; clk             ;
; rd_err         ; clk        ; 8.260  ; 8.260  ; Rise       ; clk             ;
; wr_ack         ; clk        ; 9.451  ; 9.451  ; Rise       ; clk             ;
; wr_err         ; clk        ; 9.338  ; 9.338  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; data_count[*]  ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  data_count[0] ; clk        ; 4.355 ; 4.355 ; Rise       ; clk             ;
;  data_count[1] ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
;  data_count[2] ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  data_count[3] ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
; dout[*]        ; clk        ; 4.200 ; 4.200 ; Rise       ; clk             ;
;  dout[0]       ; clk        ; 4.848 ; 4.848 ; Rise       ; clk             ;
;  dout[1]       ; clk        ; 4.276 ; 4.276 ; Rise       ; clk             ;
;  dout[2]       ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  dout[3]       ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  dout[4]       ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  dout[5]       ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  dout[6]       ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
;  dout[7]       ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  dout[8]       ; clk        ; 4.329 ; 4.329 ; Rise       ; clk             ;
;  dout[9]       ; clk        ; 4.574 ; 4.574 ; Rise       ; clk             ;
;  dout[10]      ; clk        ; 4.262 ; 4.262 ; Rise       ; clk             ;
;  dout[11]      ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  dout[12]      ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  dout[13]      ; clk        ; 4.621 ; 4.621 ; Rise       ; clk             ;
;  dout[14]      ; clk        ; 4.734 ; 4.734 ; Rise       ; clk             ;
;  dout[15]      ; clk        ; 4.211 ; 4.211 ; Rise       ; clk             ;
;  dout[16]      ; clk        ; 4.426 ; 4.426 ; Rise       ; clk             ;
;  dout[17]      ; clk        ; 4.200 ; 4.200 ; Rise       ; clk             ;
;  dout[18]      ; clk        ; 4.326 ; 4.326 ; Rise       ; clk             ;
;  dout[19]      ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  dout[20]      ; clk        ; 4.684 ; 4.684 ; Rise       ; clk             ;
;  dout[21]      ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  dout[22]      ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  dout[23]      ; clk        ; 4.684 ; 4.684 ; Rise       ; clk             ;
;  dout[24]      ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  dout[25]      ; clk        ; 4.280 ; 4.280 ; Rise       ; clk             ;
;  dout[26]      ; clk        ; 4.839 ; 4.839 ; Rise       ; clk             ;
;  dout[27]      ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  dout[28]      ; clk        ; 4.809 ; 4.809 ; Rise       ; clk             ;
;  dout[29]      ; clk        ; 4.745 ; 4.745 ; Rise       ; clk             ;
;  dout[30]      ; clk        ; 4.564 ; 4.564 ; Rise       ; clk             ;
;  dout[31]      ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
; empty          ; clk        ; 4.618 ; 4.618 ; Rise       ; clk             ;
; full           ; clk        ; 4.974 ; 4.974 ; Rise       ; clk             ;
; rd_ack         ; clk        ; 4.797 ; 4.797 ; Rise       ; clk             ;
; rd_err         ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
; wr_ack         ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
; wr_err         ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1248     ; 0        ; 0        ; 0        ;
; fifo_ns:U0_ns|next_state[0] ; clk                         ; 299      ; 1        ; 0        ; 0        ;
; rd_en                       ; clk                         ; 2        ; 0        ; 0        ; 0        ;
; clk                         ; fifo_ns:U0_ns|next_state[0] ; 25       ; 0        ; 0        ; 0        ;
; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 18       ; 18       ; 0        ; 0        ;
; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 19       ; 0        ; 0        ; 0        ;
; clk                         ; rd_en                       ; 39       ; 0        ; 0        ; 0        ;
; rd_en                       ; rd_en                       ; 9        ; 9        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 1248     ; 0        ; 0        ; 0        ;
; fifo_ns:U0_ns|next_state[0] ; clk                         ; 299      ; 1        ; 0        ; 0        ;
; rd_en                       ; clk                         ; 2        ; 0        ; 0        ; 0        ;
; clk                         ; fifo_ns:U0_ns|next_state[0] ; 25       ; 0        ; 0        ; 0        ;
; fifo_ns:U0_ns|next_state[0] ; fifo_ns:U0_ns|next_state[0] ; 18       ; 18       ; 0        ; 0        ;
; rd_en                       ; fifo_ns:U0_ns|next_state[0] ; 19       ; 0        ; 0        ; 0        ;
; clk                         ; rd_en                       ; 39       ; 0        ; 0        ; 0        ;
; rd_en                       ; rd_en                       ; 9        ; 9        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 560   ; 560  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 54    ; 54   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 26 15:25:07 2016
Info: Command: quartus_sta fifo -c fifo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fifo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rd_en rd_en
    Info (332105): create_clock -period 1.000 -name fifo_ns:U0_ns|next_state[0] fifo_ns:U0_ns|next_state[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U1_cal|Mux6~0  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.092
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.092       -10.949 rd_en 
    Info (332119):    -3.264       -33.230 fifo_ns:U0_ns|next_state[0] 
    Info (332119):    -2.749      -595.487 clk 
Info (332146): Worst-case hold slack is -3.577
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.577        -6.797 clk 
    Info (332119):    -2.416       -19.449 fifo_ns:U0_ns|next_state[0] 
    Info (332119):    -0.602        -1.445 rd_en 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -302.380 clk 
    Info (332119):    -1.222        -1.222 rd_en 
    Info (332119):     0.500         0.000 fifo_ns:U0_ns|next_state[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U1_cal|Mux6~0  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.586
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.586        -4.187 rd_en 
    Info (332119):    -0.711      -122.070 clk 
    Info (332119):    -0.672        -6.348 fifo_ns:U0_ns|next_state[0] 
Info (332146): Worst-case hold slack is -2.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.030        -4.449 clk 
    Info (332119):    -1.503       -12.734 fifo_ns:U0_ns|next_state[0] 
    Info (332119):    -0.239        -0.625 rd_en 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -302.380 clk 
    Info (332119):    -1.222        -1.222 rd_en 
    Info (332119):     0.500         0.000 fifo_ns:U0_ns|next_state[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 421 megabytes
    Info: Processing ended: Wed Oct 26 15:25:09 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


