library ieee;
use ieee.std_logic_1164.all; 

entity unidade_de_controle is 
generic(numero_de_bits: positive := 16);
port ( dados_da_memoria_de_instrucoes : in std_logic_vector(numero_de_bits -1 downto 0);
		 saida_comparador_datapah 		  : in std_logic;
		 clock 								  : in std_logic;
		 endereco_memoria_de_instrucoes : out std_logic_vector(numero_de_bits-1 downto 0);
		 leitura_memoria_de_instrucoes  : out std_logic;
		 endereco_memoria_de_dados		  : out std_logic_vector(7 downto 0);
		 ler_memoria_de_dados			  : out std_logic;
		 escrever_memoria_de_dados		  : out std_logic;
		 constante							  : out std_logic_vector(7 downto 0);
		 seletor_mux						  : out std_logic_vector(1 downto 0);
		 endereco_para_escrita_no_banco : out std_logic_vector(3 downto 0);
		 escrever_no_banco				  : out std_logic;
		 endereco_1_para_leitura_banco  : out std_logic_vector(3 downto 0);
		 habilitar_leitura_no_banco	  : out std_logic_vector(1 downto 0);
		 endereco_2_para_leitura_banco  : out std_logic_vector(3 downto 0);
		 seletor_ALU						  : out std_logic_vector(1 downto 0));
end entity;


architectureh behavior of unidade_de_controle is 

signal incrementar_contador_de_programa: std_logic;
signal limpar_contador_de_programa std_logic;
signal escrever_contador_de_programa std_logic;
signal ler_registrador_de_instrucao std_logic;
signal saida_registrador_de_instrucao std_logic_vector(numero_de_bits -1 downto 0);
signal saida_contador_de_programa std_logic_vector(numero_de_bits-1 downto 0);
signal saida_somador std_logic_vector(numero_de_bits-1 downto 0);



begin


end architecture;
