[Inputs]
reset
[Outputs]
clk
[BiDir]
[ATTRIBUTES]
VeriModel clockModule

