module temp(
    input in[1],
    input in[0],
    output out[0],
    output out[1],
    output out[2],
    output out[3]
);

wire nin[1];
not1$(nin[1], in[1]);
wire nin[0];
not1$(nin[0], in[0]);


assign out[0] = 1'b0;

endmodule
