<?xml version="1.0" encoding="UTF-8"?>
<patent-document ucid="EP-2497118-B1" country="EP" doc-number="2497118" kind="B1" date="20140108" family-id="42226580" file-reference-id="315059" date-produced="20180825" status="corrected" lang="FR"><bibliographic-data><publication-reference fvid="146587858" ucid="EP-2497118-B1"><document-id><country>EP</country><doc-number>2497118</doc-number><kind>B1</kind><date>20140108</date><lang>FR</lang></document-id></publication-reference><application-reference ucid="EP-10773103-A" is-representative="NO"><document-id mxw-id="PAPP154850050" load-source="docdb" format="epo"><country>EP</country><doc-number>10773103</doc-number><kind>A</kind><date>20101105</date><lang>FR</lang></document-id><document-id mxw-id="PAPP188909125" load-source="docdb" format="original"><country>EP</country><doc-number>10773103.6</doc-number><date>20101105</date></document-id></application-reference><priority-claims><priority-claim mxw-id="PPC140550789" ucid="EP-2010066863-W" load-source="docdb"><document-id format="epo"><country>EP</country><doc-number>2010066863</doc-number><kind>W</kind><date>20101105</date></document-id></priority-claim><priority-claim mxw-id="PPC140554514" ucid="FR-0957870-A" load-source="docdb"><document-id format="epo"><country>FR</country><doc-number>0957870</doc-number><kind>A</kind><date>20091106</date></document-id></priority-claim></priority-claims><dates-of-public-availability><intention-to-grant-date><date>20130621</date></intention-to-grant-date></dates-of-public-availability><technical-data><classifications-ipcr><classification-ipcr mxw-id="PCL1989324109" load-source="docdb">H01L  31/0224      20060101AFI20110526BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL1989324110" load-source="docdb">H01L  31/18        20060101ALI20110526BHEP        </classification-ipcr></classifications-ipcr><classifications-cpc><classification-cpc mxw-id="PCL-2004760284" load-source="docdb" scheme="CPC">Y02P  70/521       20151101 LA20151106BHEP        </classification-cpc><classification-cpc mxw-id="PCL1989637762" load-source="docdb" scheme="CPC">H01L  31/0682      20130101 FI20130524BHEP        </classification-cpc><classification-cpc mxw-id="PCL1989642292" load-source="docdb" scheme="CPC">H01L  31/1804      20130101 LI20130524BHEP        </classification-cpc><classification-cpc mxw-id="PCL1989647858" load-source="docdb" scheme="CPC">Y02E  10/547       20130101 LA20130724BHEP        </classification-cpc><classification-cpc mxw-id="PCL1989652187" load-source="docdb" scheme="CPC">H01L  31/022441    20130101 LI20130524BHEP        </classification-cpc></classifications-cpc><invention-title mxw-id="PT132368207" lang="DE" load-source="patent-office">PV-ZELLENLEITER AUS TWEI HOCHTEMPERATUR- UND NIEDERTEMPERATUR-SIEBDRUCKTEILEN</invention-title><invention-title mxw-id="PT132368208" lang="EN" load-source="patent-office">PHOTOVOLTAIC CELL CONDUCTOR CONSISTING OF TWO, HIGH-TEMPERATURE AND LOW-TEMPERATURE, SCREEN-PRINTED PARTS</invention-title><invention-title mxw-id="PT132368209" lang="FR" load-source="patent-office">CONDUCTEUR DE CELLULE PHOTOVOLTAÏQUE EN DEUX PARTIES SERIGRAPHIEES HAUTE ET BASSE TEMPERATURE</invention-title></technical-data><parties><applicants><applicant mxw-id="PPAR919520114" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>COMMISSARIAT ENERGIE ATOMIQUE</last-name><address><country>FR</country></address></addressbook></applicant><applicant mxw-id="PPAR919542386" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIESALTERNATIVES</last-name></addressbook></applicant></applicants><inventors><inventor mxw-id="PPAR919534829" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>BETTINELLI ARMAND</last-name><address><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR919528410" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>BETTINELLI, ARMAND</last-name></addressbook></inventor><inventor mxw-id="PPAR919020381" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>BETTINELLI, ARMAND</last-name><address><street>87 Impasse Jardins des Bérards</street><city>F-38500 Coublevie</city><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR919540501" load-source="docdb" sequence="2" format="epo"><addressbook><last-name>VESCHETTI YANNICK</last-name><address><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR919523321" load-source="docdb" sequence="2" format="intermediate"><addressbook><last-name>VESCHETTI, YANNICK</last-name></addressbook></inventor><inventor mxw-id="PPAR919020382" load-source="patent-office" sequence="2" format="original"><addressbook><last-name>VESCHETTI, YANNICK</last-name><address><street>5C rue Marechal Foch</street><city>F-29900 Concarneau</city><country>FR</country></address></addressbook></inventor></inventors><assignees><assignee mxw-id="PPAR919020383" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Commissariat à l'Énergie Atomique et aux Énergies Alternatives</last-name><iid>101237959</iid><address><street>25, rue Leblanc Bâtiment "Le Ponant D"</street><city>75015 Paris</city><country>FR</country></address></addressbook></assignee></assignees><agents><agent mxw-id="PPAR919020384" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Novaimo</last-name><iid>101355082</iid><address><street>Bâtiment Europa 2 310 avenue Marie Curie Archamps Technopole</street><city>74166 Saint Julien en Genevois Cedex</city><country>FR</country></address></addressbook></agent></agents></parties><international-convention-data><pct-or-regional-filing-data ucid="EP-2010066863-W"><document-id><country>EP</country><doc-number>2010066863</doc-number><kind>W</kind><date>20101105</date><lang>FR</lang></document-id></pct-or-regional-filing-data><pct-or-regional-publishing-data ucid="WO-2011054915-A1"><document-id><country>WO</country><doc-number>2011054915</doc-number><kind>A1</kind><date>20110512</date><lang>FR</lang></document-id></pct-or-regional-publishing-data><designated-states><ep-contracting-states><country mxw-id="DS549862784" load-source="docdb">AL</country><country mxw-id="DS549866912" load-source="docdb">AT</country><country mxw-id="DS549862785" load-source="docdb">BE</country><country mxw-id="DS549794500" load-source="docdb">BG</country><country mxw-id="DS549779165" load-source="docdb">CH</country><country mxw-id="DS549886108" load-source="docdb">CY</country><country mxw-id="DS549866913" load-source="docdb">CZ</country><country mxw-id="DS549862790" load-source="docdb">DE</country><country mxw-id="DS549886109" load-source="docdb">DK</country><country mxw-id="DS549886114" load-source="docdb">EE</country><country mxw-id="DS549778780" load-source="docdb">ES</country><country mxw-id="DS549794513" load-source="docdb">FI</country><country mxw-id="DS549794514" load-source="docdb">FR</country><country mxw-id="DS549862791" load-source="docdb">GB</country><country mxw-id="DS549886115" load-source="docdb">GR</country><country mxw-id="DS549862792" load-source="docdb">HR</country><country mxw-id="DS549866926" load-source="docdb">HU</country><country mxw-id="DS549779166" load-source="docdb">IE</country><country mxw-id="DS549886116" load-source="docdb">IS</country><country mxw-id="DS549794515" load-source="docdb">IT</country><country mxw-id="DS549886117" load-source="docdb">LI</country><country mxw-id="DS549921576" load-source="docdb">LT</country><country mxw-id="DS549864635" load-source="docdb">LU</country><country mxw-id="DS549921577" load-source="docdb">LV</country><country mxw-id="DS549921578" load-source="docdb">MC</country><country mxw-id="DS549864636" load-source="docdb">MK</country><country mxw-id="DS549864637" load-source="docdb">MT</country><country mxw-id="DS549778785" load-source="docdb">NL</country><country mxw-id="DS549866927" load-source="docdb">NO</country><country mxw-id="DS549864638" load-source="docdb">PL</country><country mxw-id="DS549886122" load-source="docdb">PT</country><country mxw-id="DS549778786" load-source="docdb">RO</country><country mxw-id="DS549886123" load-source="docdb">RS</country><country mxw-id="DS549864639" load-source="docdb">SE</country><country mxw-id="DS549862793" load-source="docdb">SI</country><country mxw-id="DS549866928" load-source="docdb">SK</country><country mxw-id="DS549864640" load-source="docdb">SM</country><country mxw-id="DS549779167" load-source="docdb">TR</country></ep-contracting-states></designated-states></international-convention-data><office-specific-data><eptags><ep-no-a-document-published>*</ep-no-a-document-published></eptags></office-specific-data></bibliographic-data><description mxw-id="PDES63960292" lang="FR" load-source="patent-office"><!-- EPO <DP n="1"> --><p id="p0001" num="0001">L'invention concerne un procédé de réalisation d'une piste conductrice sur un matériau semi-conducteur ainsi que l'élément semi-conducteur résultant. Elle concerne notamment une cellule photovoltaïque en tant que telle obtenue par ce procédé.</p><p id="p0002" num="0002">Une cellule photovoltaïque est fabriquée à partir d'une plaque en matériau semi-conducteur, généralement en silicium, connu sous sa dénomination anglaise de « wafer ». Cette fabrication nécessite en particulier la formation de conducteurs électriques sur la surface de cette plaque. Pour cela, une méthode de l'état de la technique consiste à déposer une encre conductrice par sérigraphie sur la plaque. Cette méthode présente l'avantage de sa simplicité et de son faible coût. Le document <patcit id="pcit0001" dnum="US20090243111A"><text>US 2009/0243111</text></patcit> décrit des pâtes pour réaliser des conducteurs.</p><p id="p0003" num="0003">Une première technique de métallisation par sérigraphie consiste en l'utilisation d'une encre conductrice se présentant sous la forme d'une pâte dite « haute température » en référence au procédé mis en oeuvre qui comprend une étape finale qui consiste à porter la pâte à haute température après son application, au-delà de 500 °C, généralement entre 700 et 800 °C. Une telle pâte haute température comprend en général de l'argent et éventuellement de l'aluminium, pour avoir sa propriété conductrice, des particules de verre, dont la fonction est de percer une couche isolante afin de prendre un contact électrique sur le semi-conducteur, et des composants organiques, comme de la résine dissoute dans un ou plusieurs solvants additifs, dont la fonction est de doter la pâte d'une propriété rhéologique satisfaisante. L'étape de chauffage à haute température d'une telle pâte permet de densifier l'argent, de percer une couche isolante pour finalement obtenir un contact électrique et une<!-- EPO <DP n="2"> --> bonne adhérence. Les composants organiques sont brulés ou évaporés lors de ce chauffage. Les pâtes « haute température » sont aujourd'hui utilisées sur des cellules photovoltaïques à silicium cristallin (en excluant les cellules à hétérojonction).</p><p id="p0004" num="0004">Une seconde technique de métallisation par sérigraphie consiste en l'utilisation d'une encre conductrice sous la forme d'une pâte dite « basse température » en référence au procédé mis en oeuvre qui comprend une étape finale qui consiste à porter la pâte à basse température après son application, en-dessous de 500 °C, généralement sous 300 °C. Une telle pâte est utilisée pour des cellules comprenant du silicium amorphe, comme les cellules dites à « couches minces » et les cellules cristallines à hétérojonction, qui ne supportent pas les hautes températures. Une pâte basse température comprend des particules d'argent, pour avoir sa propriété conductrice, et des composants organiques pour avoir une bonne rhéologie. Une telle pâte présente une forte résistivité et donc une propriété conductrice médiocre.</p><p id="p0005" num="0005">L'utilisation des encres conductrices existantes est restreinte à des applications limitées du fait de leurs faibles propriétés conductrices.</p><p id="p0006" num="0006">Ainsi, cette technique n'est par exemple aujourd'hui pas exploitée pour les cellules à jonction et contacts en face arrière sur substrat de silicium cristallin. Ces cellules présentent l'avantage d'un rendement important du fait de la réduction des ombrages en supprimant les métallisations généralement présentes en face avant des cellules. Le document <patcit id="pcit0002" dnum="US20040200520A"><text>US2004/0200520</text></patcit> présente une telle solution. Toutefois, la solution décrite dans ce document présente l'inconvénient d'une grande complexité car les conducteurs sont réalisés par pulvérisation de trois métaux et par une<!-- EPO <DP n="3"> --> recharge de type électrolytique à base de cuivre. Ainsi, la cadence de production de cette solution est limitée et son coût est élevé.</p><p id="p0007" num="0007">Ainsi, un objet général de l'invention est de proposer une solution de réalisation d'un conducteur électrique par sérigraphie qui permet une plus large implémentation.</p><p id="p0008" num="0008">Plus précisément, l'invention cherche à atteindre tout ou partie des objets suivants :
<ul><li>Un premier objet de l'invention est de proposer une solution de réalisation d'un conducteur électrique par sérigraphie sur une cellule photovoltaïque permettant d'atteindre une bonne conduction électrique et un bon rendement de la cellule photovoltaïques du fait d'une surface de prise de contact réduite.</li><li>Un second objet de l'invention est de proposer une solution de réalisation d'un conducteur électrique par sérigraphie sur une cellule photovoltaïque par un procédé à forte productivité, performant et économique.</li></ul></p><p id="p0009" num="0009">A cet effet, l'invention repose sur un procédé de réalisation d'au moins un conducteur électrique sur un matériau semi-conducteur, caractérisé en ce qu'il comprend les étapes suivantes :
<ul><li>(E1) - dépôt par sérigraphie d'une première pâte haute température ;</li><li>(E2) - dépôt par sérigraphie d'une seconde pâte basse température au moins partiellement superposée à la première pâte haute température déposée lors de l'étape précédente.</li></ul></p><p id="p0010" num="0010">La première étape comprend le chauffage de la première pâte haute température sérigraphiée à une température supérieure à 500 °C et<!-- EPO <DP n="4"> --> la seconde étape (E2) comprend le chauffage de la seconde pâte basse température sérigraphiée à une température inférieure à 500 °C.</p><p id="p0011" num="0011">Selon une variante avantageuse, la première étape peut comprendre le chauffage de la première pâte haute température sérigraphiée à une température supérieure à 700 °C et la seconde étape peut comprendre le chauffage de la seconde pâte basse température sérigraphiée à une température inférieure à 300 °C.</p><p id="p0012" num="0012">La première étape peut comprendre le dépôt d'une pâte haute température sur une couche isolante située à la surface du matériau semi-conducteur de manière superposée à une zone dopée positionnée sous la couche isolante de sorte que le chauffage de la première pâte haute température sérigraphiée permet de percer cette couche isolante pour obtenir le contact électrique avec la zone dopée positionnée sous la couche isolante.</p><p id="p0013" num="0013">La seconde étape peut comprendre le dépôt de la pâte basse température sur la couche isolante située à la surface du matériau semi-conducteur, de sorte que le chauffage de la seconde pâte basse température sérigraphiée ne perce pas la couche isolante.</p><p id="p0014" num="0014">L'invention porte aussi sur un matériau semi-conducteur comprenant au moins un conducteur électrique caractérisé en ce que le conducteur électrique comprend une première partie comprenant une pâte sérigraphiée haute température et une seconde partie comprenant une pâte sérigraphiée basse température recouvrant au moins partiellement la première partie.<!-- EPO <DP n="5"> --></p><p id="p0015" num="0015">La pâte sérigraphiée haute température peut comprendre une partie métallique comprenant de l'argent et de l'aluminium ou de l'argent seul, et la pâte sérigraphiée basse température peut comprendre un ou plusieurs métaux, comme de l'argent, de l'aluminium et/ou du cuivre.</p><p id="p0016" num="0016">La pâte sérigraphiée haute température peut comprendre des particules de verre.</p><p id="p0017" num="0017">La première partie du conducteur comprenant la pâte sérigraphiée haute température peut être en contact électrique avec un caisson dopé présent au sein du matériau semi-conducteur recouvert d'une couche isolante sauf sous la première partie.</p><p id="p0018" num="0018">La seconde partie du conducteur comprenant la pâte sérigraphiée basse température peut présenter une plus grande largeur que la première partie.</p><p id="p0019" num="0019">Le conducteur peut présenter une section en forme de champignon, dont la première partie représente le pied et la seconde partie la tête. La largeur de la tête du conducteur peut être au moins deux fois plus grande que la largeur du pied.</p><p id="p0020" num="0020">La première partie du conducteur comprenant une pâte sérigraphiée haute température peut former une ou plusieurs bande(s) continue(s) ou discontinue(s) sur toute la largeur du matériau semi-conducteur.</p><p id="p0021" num="0021">Le matériau semi-conducteur comprenant au moins un conducteur électrique peut être une cellule photovoltaïque.<!-- EPO <DP n="6"> --></p><p id="p0022" num="0022">Dans ce cas, il peut comprendre une face arrière au niveau de laquelle sont aménagés deux caissons de dopage électrique opposé, la face arrière étant recouverte d'une couche isolante, et il peut comprend deux conducteurs comprenant chacun une première partie à pâte sérigraphiée haute température au contact d'un caisson dans l'épaisseur de la couche isolante et comprenant une seconde partie à pâte sérigraphiée basse température au contact de la première partie du conducteur et reposant sur la surface de la couche isolante et formant une cathode et une anode.</p><p id="p0023" num="0023">Le au moins un caisson peut présenter une largeur égale à au moins deux fois la largeur de la première partie du conducteur.</p><p id="p0024" num="0024">Ces objets, caractéristiques et avantages de la présente invention seront exposés en détail dans la description suivante d'un mode d'exécution particulier fait à titre non-limitatif en relation avec les figures jointes parmi lesquelles :
<ul><li>La <figref idrefs="f0001">figure 1</figref> illustre schématiquement une vue en coupe de côté d'une cellule photovoltaïque à contacts arrière dans une phase de fabrication avant la formation des conducteurs selon un mode d'exécution de l'invention.</li><li>La <figref idrefs="f0001">figure 2</figref> représente schématiquement une vue en coupe de côté de la cellule photovoltaïque à contacts arrière après une première étape de formation des conducteurs selon le mode d'exécution de l'invention.</li><li>La <figref idrefs="f0002">figure 3</figref> représente schématiquement une vue de la face arrière de la cellule photovoltaïque à contacts arrière après la première étape de formation des conducteurs selon le mode d'exécution de l'invention.<!-- EPO <DP n="7"> --></li><li>La <figref idrefs="f0002">figure 4</figref> représente schématiquement une vue de la face arrière d'une cellule photovoltaïque à contacts arrière après une première étape de formation des conducteurs selon une première variante du mode d'exécution de l'invention.</li><li>La <figref idrefs="f0003">figure 5</figref> représente schématiquement une vue de la face arrière d'une cellule photovoltaïque à contacts arrière après une première étape de formation des conducteurs selon une seconde variante du mode d'exécution de l'invention.</li><li>La <figref idrefs="f0003">figure 6</figref> représente schématiquement une vue en coupe de côté de la cellule photovoltaïque à contacts arrière après une seconde étape de formation des conducteurs selon le mode d'exécution de l'invention.</li><li>La <figref idrefs="f0004">figure 7</figref> représente schématiquement une vue de la face arrière de la cellule photovoltaïque à contacts arrière après la seconde étape de formation des conducteurs selon le mode d'exécution de l'invention.</li><li>La <figref idrefs="f0004">figure 8</figref> représente schématiquement une vue en coupe de côté de la cellule photovoltaïque à contacts arrière selon une variante du mode d'exécution de l'invention.</li></ul></p><p id="p0025" num="0025">L'invention repose sur l'utilisation combinée des deux pâtes à haute et basse température sur un même composant semi-conducteur pour obtenir simplement un ou plusieurs conducteur(s) par sérigraphie sans nuire à la structure globale du composant semi-conducteur tout en obtenant un conducteur de propriété conductrice satisfaisante.</p><p id="p0026" num="0026">L'invention va être illustrée à titre d'exemple dans le cadre d'une cellule photovoltaïque à contacts arrière. Toutefois, elle reste adaptée à une<!-- EPO <DP n="8"> --> implémentation sur tout type de cellule photovoltaïque, et plus généralement pour la fabrication de tout composant électronique nécessitant la formation de conducteurs sur une structure semiconductrice.</p><p id="p0027" num="0027">La <figref idrefs="f0001">figure 1</figref> représente une cellule photovoltaïque dans une phase de fabrication. Elle comprend une face avant texturée 2 et une face arrière polie 3. La face avant 2 possède un traitement spécifique pour limiter les pertes d'énergie par recombinaison. La plaquette de silicium 1 formant le substrat semi-conducteur de la cellule photovoltaïque peut être de type P ou N, de préférence monocristallin. Des caissons de dopage 4, 5 sont répartis de façon symétrique au niveau de la face arrière 3 de la cellule photovoltaïque 1. Le caisson 4 a le même type de dopage que le substrat 1 de la cellule photovoltaïque alors que le caisson 5 présente un dopage opposé à celui du substrat. Enfin, une ou plusieurs couche(s) isolante(s) de diélectriques formant une couche isolante 6 servant de passivation est ajoutée sur la face arrière 3.</p><p id="p0028" num="0028">La finalisation de la cellule photovoltaïque représentée à la <figref idrefs="f0001">figure 1</figref> nécessite la réalisation des conducteurs métalliques, notamment pour relier électriquement les caissons 4 et 5 à l'extérieur.</p><p id="p0029" num="0029">Les <figref idrefs="f0001">figures 2</figref> et <figref idrefs="f0002">3</figref> représentent une première étape E1 du procédé de réalisation des conducteurs métalliques selon le mode d'exécution de l'invention. Cette étape consiste à déposer par sérigraphie une pâte haute température afin de former des premiers contacts 7, 8 permettant d'atteindre respectivement les caissons 4, 5 au travers de la couche de diélectriques 6. En effet, après traitement haute température de la pâte utilisée, par exemple par l'intermédiaire d'un four infrarouge, elle pénètre à travers la couche isolante 6 jusqu'à atteindre les caissons 4, 5.<!-- EPO <DP n="9"> --></p><p id="p0030" num="0030">Avantageusement, la pâte haute température utilisée pour contacter les caissons dopés au bore (p+) sera composée d'argent et d'aluminium (1-2 %), et la pâte utilisée pour contacter les caissons dopés au phosphore (n+) sera composée d'argent.</p><p id="p0031" num="0031">Les conducteurs sérigraphiés 7, 8 résultants consistent en des bandes occupant toute la largeur de la cellule photovoltaïque, tel que représenté sur la <figref idrefs="f0002">figure 3</figref>, positionnés en vis-à-vis de la partie centrale de respectivement les caissons 4, 5. Ces bandes peuvent aussi ne pas occuper toute la largeur. Avantageusement, les bandes de contacts 7, 8 présentent une largeur réduite par rapport à la largeur des caissons 4, 5. Par exemple, pour des caissons de largeur comprise entre 0,5 et 1,5 mm, les bandes de contacts 7, 8 peuvent présenter une largeur comprise entre 100 et 200 µm, et plus généralement inférieure à 300 µm. Plus généralement, il est avantageux que la largeur d'au moins un caisson soit égale à au moins deux fois la largeur d'une bande de contact. Sur les figures, les dimensions de ces bandes de contact sont volontairement exagérées pour des raisons de clarté de la représentation.</p><p id="p0032" num="0032">Les <figref idrefs="f0002">figures 4</figref> et <figref idrefs="f0003">5</figref> représentent des variantes de réalisation de ces premiers contacts. Ainsi, la <figref idrefs="f0002">figure 4</figref> représente des contacts en deux fois deux bandes de contacts discontinus 7', 8'. La <figref idrefs="f0003">figure 5</figref> représente une seconde variante dans laquelle chaque contact consiste en deux bandes continues 7", 8" de plus petite dimension. Ces deux solutions permettent la réduction de la surface de contact.</p><p id="p0033" num="0033">Dans tous les cas, il est optimal pour la prise de contact de positionner les différents contacts dans la zone centrale des caissons de dopage 4, 5, pour limiter les pertes résistives.<!-- EPO <DP n="10"> --></p><p id="p0034" num="0034">Les <figref idrefs="f0003">figures 6</figref> et <figref idrefs="f0004">7</figref> représentent la seconde et dernière étape E2 du procédé de réalisation des conducteurs selon le mode d'exécution de l'invention. Elle consiste à déposer par sérigraphie une pâte basse température pour former les anode 17 et cathode 18 de la cellule photovoltaïque. Ces contacts 17, 18 sont naturellement superposés aux premiers contacts 7, 8 afin d'obtenir une liaison électrique depuis respectivement les caissons 4, 5 jusqu'aux contacts 17, 18.</p><p id="p0035" num="0035">La pâte basse température est portée à une basse température de l'ordre de 200 °C. Comme cette pâte basse température ne pénètre pas dans la couche diélectrique 6, il est possible de former des contacts 17, 18 de largeur importante avec cette pâte, ce qui est avantageux pour augmenter la conductivité des conducteurs ainsi formés. Cette pâte basse température peut comprendre un ou plusieurs métaux, comme de l'argent, de l'aluminium et/ou du cuivre. Elle peut aussi se présenter sous une autre forme.</p><p id="p0036" num="0036">La pâte basse température utilisée dans cette seconde étape présente donc l'intérêt de ne pas percer la couche diélectrique 6, ce qui permet d'envisager d'augmenter encore sa largeur et éventuellement même de dépasser les dimensions du caisson qu'elle relie. La <figref idrefs="f0004">figure 8</figref> illustre ainsi une telle solution, dans laquelle les seconds contacts 18' présentent une largeur importante, largement supérieure à celle du caisson 4.</p><p id="p0037" num="0037">Ainsi, le mode d'exécution décrit repose donc sur la réalisation de conducteurs dont la section présente une forme de champignon, comprenant une première partie étroite ou pied formée à partir d'une sérigraphie haute température et une seconde partie ou tête formée à partir d'une sérigraphie basse température. La largeur de la tête du conducteur peut avantageusement être au moins deux fois plus grande<!-- EPO <DP n="11"> --> que la largeur du pied. La combinaison de ces deux types de sérigraphie permet d'atteindre un résultat optimal : le procédé de fabrication est simple car il évite l'étape d'ouverture de la couche isolante et les conducteurs obtenus présentent une propriété conductrice très satisfaisante.</p><p id="p0038" num="0038">De plus, la solution retenue permet d'obtenir une surface de contact peu importante au niveau des caissons, ce qui est favorable à la performance de la cellule photovoltaïque en évitant les phénomènes de recombinaison. Pour cela, la largeur des conducteurs haute température est choisie de dimension minimale de sorte d'assurer des bons contacts tout en perçant au minimum la couche isolante 6 afin de conserver une grande surface passive. De plus, cette faible largeur des pistes réalisées à partir d'une pâte haute température (par exemple de 100 à 200 µm) permet de diminuer les effets de cambrures générés lors du refroidissement de ces pistes après leur densification à haute température. De plus, cette pâte peut être déposée sur une épaisseur réduite (1 à 5 µm) pour réduire encore l'effet de cambrure. Elle permet toutefois d'obtenir une propriété conductrice satisfaisante du fait de l'élargissement du conducteur au niveau de la face extérieure. Ainsi, les contacts à base de sérigraphie basse température présentent au contraire une largeur maximale qui minimise la résistance pour atteindre une propriété conductrice optimale. Cette solution présente donc l'avantage de rester compatible avec les dimensions habituelles des caissons de dopage de cellules photovoltaïques de largeur de l'ordre de 1 mm.</p><p id="p0039" num="0039">En option complémentaire, cette solution est aussi compatible avec une recharge galvanique par contact cathodique des zones de contact qui sont revêtues du même matériau, la pâte basse température polymérisée.<!-- EPO <DP n="12"> --></p><p id="p0040" num="0040">Naturellement, le concept de l'invention peut être mis en oeuvre dans d'autres implémentations que celle décrite précédemment.</p><p id="p0041" num="0041">L'invention porte donc sur tout procédé de réalisation d'au moins un conducteur électrique sur un matériau semi conducteur, comprenant les étapes essentielles suivantes :
<ul><li>E1 - dépôt par sérigraphie d'une première pâte haute température ;</li><li>E2 - dépôt par sérigraphie d'une seconde pâte basse température au moins partiellement superposée à la première pâte haute température déposée lors de l'étape précédente.</li></ul></p><p id="p0042" num="0042">Finalement, la solution permet d'atteindre les avantages suivants :
<ul><li>la sérigraphie d'une pâte basse température sur une pâte haute température permet de diminuer la résistivité de pistes peu conductrices, notamment les pistes conductrices obtenues par les pâtes haute température utilisées pour contacter des éléments dopés N+ ;</li><li>la sérigraphie d'une pâte basse température sur une pâte haute température contenant de l'aluminium permet d'obtenir une interface sans aluminium qui devient compatible avec un procédé de recharge dans des procédés galvaniques ;</li><li>lorsque plusieurs pâtes haute température forment différents conducteurs, la sérigraphie d'une pâte basse température sur ces différentes pâtes haute température qui peuvent être différentes permet d'obtenir au final des contacts présentant une couche homogène sur l'ensemble de la surface de la cellule, ce qui est favorable à d'éventuels traitements ultérieurs comme une recharge dans des procédés galvaniques.</li></ul></p></description><claims mxw-id="PCLM56983613" lang="DE" load-source="patent-office"><!-- EPO <DP n="17"> --><claim id="c-de-01-0001" num="0001"><claim-text>Verfahren zur Herstellung mindestens eines elektrischen Leiters auf einem Halbleitermaterial (1), <b>dadurch gekennzeichnet, dass</b> es die folgenden Schritte enthält:
<claim-text>(E1) Aufbringen durch Siebdruck einer ersten Hochtemperaturpaste und Erwärmen der ersten siebgedruckten Hochtemperaturpaste auf eine Temperatur von mehr als 500°C;</claim-text>
<claim-text>(E2) Aufbringen durch Siebdruck einer zweiten Tieftemperaturpaste, die zumindest teilweise die im vorhergehenden Schritt aufgebrachte erste Hochtemperaturpaste überdeckt, und Erwärmen der zweiten siebgedruckten Tieftemperaturpaste auf eine Temperatur von weniger als 500°C.</claim-text></claim-text></claim><claim id="c-de-01-0002" num="0002"><claim-text>Verfahren zur Herstellung mindestens eines elektrischen Leiters auf einem Halbleitermaterial nach dem vorhergehenden Anspruch, <b>dadurch gekennzeichnet, dass</b> der erste Schritt (E1) das Erwärmen der ersten siebgedruckten Hochtemperaturpaste auf eine Temperatur von mehr als 700°C enthält, und dass der zweite Schritt (E2) das Erwärmen der zweiten siebgedruckten Tieftemperaturpaste auf eine Temperatur von weniger als 300°C enthält.</claim-text></claim><claim id="c-de-01-0003" num="0003"><claim-text>Verfahren zur Herstellung mindestens eines<!-- EPO <DP n="18"> --> elektrischen Leiters auf einem Halbleitermaterial nach einem der vorhergehenden Ansprüche, <b>dadurch gekennzeichnet, dass</b> der erste Schritt (E1) das Aufbringen einer ersten Hochtemperaturpaste auf eine Isolierschicht (6) enthält, die sich an der Oberfläche des Halbleitermaterials in Überdeckung einer unter der Isolierschicht (6) positionierten dotierten Zone (4, 5) befindet, so dass das Erwärmen der ersten siebgedruckten Hochtemperaturpaste es ermöglicht, diese Isolierschicht (6) zu durchdringen, um den elektrischen Kontakt mit der unter der Isolierschicht (6) positionierten dotierten Zone (4, 5) zu erhalten.</claim-text></claim><claim id="c-de-01-0004" num="0004"><claim-text>Verfahren zur Herstellung mindestens eines elektrischen Leiters auf einem Halbleitermaterial nach dem vorhergehenden Anspruch, <b>dadurch gekennzeichnet, dass</b> der zweite Schritt (E2) das Aufbringen der zweiten Tieftemperaturpaste auf die an der Oberfläche des Halbleitermaterials befindliche Isolierschicht (6) enthält, so dass das Erwärmen der zweiten siebgedruckten Tieftemperaturpaste die Isolierschicht (6) nicht durchdringt.</claim-text></claim><claim id="c-de-01-0005" num="0005"><claim-text>Halbleitermaterial, das mindestens einen elektrischen Leiter enthält, <b>dadurch gekennzeichnet, dass</b> der elektrische Leiter einen ersten Teil, der eine siebgedruckte Hochtemperaturpaste (7, 8) enthält, die auf einer Temperatur von mehr als 500°C siebgedruckt wird, und einen zweiten Teil enthält, der eine siebgedruckte Tieftemperaturpaste (17, 18) enthält, die auf einer Temperatur von weniger als 500°C siebgedruckt wird und den ersten Teil zumindest teilweise überdeckt.</claim-text></claim><claim id="c-de-01-0006" num="0006"><claim-text>Halbleitermaterial nach dem vorhergehenden<!-- EPO <DP n="19"> --> Anspruch, <b>dadurch gekennzeichnet, dass</b> die siebgedruckte Hochtemperaturpaste (7, 8) einen metallischen Teil enthält, der Silber und Aluminium oder nur Silber enthält, und dass die siebgedruckte Tieftemperaturpaste (17, 18) eines oder mehrere Metalle wie Silber, Aluminium und/oder Kupfer enthält.</claim-text></claim><claim id="c-de-01-0007" num="0007"><claim-text>Halbleitermaterial nach dem vorhergehenden Anspruch, <b>dadurch gekennzeichnet, dass</b> die siebgedruckte Hochtemperaturpaste (7, 8) Glaspartikel enthält.</claim-text></claim><claim id="c-de-01-0008" num="0008"><claim-text>Halbleitermaterial nach einem der Ansprüche 5 bis 7, <b>dadurch gekennzeichnet, dass</b> der die siebgedruckte Hochtemperaturpaste (7, 8) enthaltende erste Teil des Leiters mit einer dotierten Senke (4, 5) in elektrischem Kontakt ist, die innerhalb des außer unter dem ersten Teil mit einer Isolierschicht (6) bedeckten Halbleitermaterials vorhanden ist.</claim-text></claim><claim id="c-de-01-0009" num="0009"><claim-text>Halbleitermaterial nach dem vorhergehenden Anspruch, <b>dadurch gekennzeichnet, dass</b> der die siebgedruckte Niedrigtemperaturpaste (17, 18) enthaltende zweite Teil des Leiters eine größere Breite hat als der erste Teil.</claim-text></claim><claim id="c-de-01-0010" num="0010"><claim-text>Halbleitermaterial nach dem vorhergehenden Anspruch, <b>dadurch gekennzeichnet, dass</b> der Leiter einen Querschnitt in Form eines Pilzes hat, von dem der erste Teil den Fuß und der zweite Teil den Kopf darstellt.</claim-text></claim><claim id="c-de-01-0011" num="0011"><claim-text>Halbleitermaterial nach dem vorhergehenden Anspruch, <b>dadurch gekennzeichnet, dass</b> die Breite des Kopfes des Leiters mindestens doppelt so groß ist wie die Breite des Fußes.<!-- EPO <DP n="20"> --></claim-text></claim><claim id="c-de-01-0012" num="0012"><claim-text>Halbleitermaterial nach einem der Ansprüche 6 bis 11, <b>dadurch gekennzeichnet, dass</b> der eine siebgedruckte Hochtemperaturpaste (7, 8) enthaltende erste Teil des Leiters einen oder mehrere durchgehende oder unterbrochene Streifen über die ganze Breite des Halbleitermaterials formt.</claim-text></claim><claim id="c-de-01-0013" num="0013"><claim-text>Halbleitermaterial nach einem der Ansprüche 6 bis 12, <b>dadurch gekennzeichnet, dass</b> das mindestens einen elektrischen Leiter enthaltende Halbleitermaterial eine Photovoltaikzelle ist.</claim-text></claim><claim id="c-de-01-0014" num="0014"><claim-text>Halbleitermaterial nach dem vorhergehenden Anspruch, <b>dadurch gekennzeichnet, dass</b> es eine Rückseite (3) enthält, in deren Bereich zwei Senken (4, 5) mit entgegengesetzter elektrischer Dotierung angeordnet sind, dass die Rückseite mit einer Isolierschicht (6) bedeckt ist, und dass es zwei Leiter enthält, die je einen ersten Teil mit siebgedruckter Hochtemperaturpaste (7, 8) in Kontakt mit einer Senke (4, 5) in der Dicke der Isolierschicht (6) enthalten, und einen zweiten Teil mit siebgedruckter Tieftemperaturpaste (17, 18) in Kontakt mit dem ersten Teil (7, 8) des Leiters und auf der Oberfläche der Isolierschicht (6) ruhend und eine Kathode und eine Anode formend enthalten.</claim-text></claim><claim id="c-de-01-0015" num="0015"><claim-text>Halbleitermaterial nach dem vorhergehenden Anspruch, <b>dadurch gekennzeichnet, dass</b> mindestens eine Senke (4, 5) eine Breite hat, die gleich mindestens der doppelten Breite des ersten Teils (7, 8) des Leiters ist.</claim-text></claim></claims><claims mxw-id="PCLM56983614" lang="EN" load-source="patent-office"><!-- EPO <DP n="21"> --><claim id="c-en-01-0001" num="0001"><claim-text>Method for formation of at least one electrical conductor on a semiconductor material (1), <b>characterized in that</b> it comprises the following steps:
<claim-text>(E1) - deposition by serigraphy of a first high-temperature paste and heating of the first serigraphed high-temperature paste to a temperature greater than 500 °C;</claim-text>
<claim-text>(E2) - deposition by serigraphy of a second low-temperature paste at least partially superposed onto the first high-temperature paste deposited during the preceding step and heating of the second serigraphed low-temperature paste to a temperature lower than 500 °C.</claim-text></claim-text></claim><claim id="c-en-01-0002" num="0002"><claim-text>Method for formation of at least one electrical conductor on a semiconductor material according to the preceding claim, <b>characterized in that</b> the first step (E1) comprises the heating of the first serigraphed high-temperature paste to a temperature greater than 700 °C and <b>in that</b> the second step (E2) comprises the heating of the second serigraphed low-temperature paste to a temperature lower than 300 °C.</claim-text></claim><claim id="c-en-01-0003" num="0003"><claim-text>Method for formation of at least one electrical conductor on a semiconductor material according to either of the preceding claims, <b>characterized in that</b> the first step (E1) comprises the deposition of a first high-temperature paste onto an insulating layer (6)<!-- EPO <DP n="22"> --> situated on the surface of the semiconductor material so as to be superposed on a doped region (4, 5) positioned under the insulating layer (6) in such a manner that the heating of the first serigraphed high-temperature paste allows this insulating layer (6) to be broken through so as to obtain the electrical contact with the doped region (4, 5) positioned under the insulating layer (6).</claim-text></claim><claim id="c-en-01-0004" num="0004"><claim-text>Method for formation of at least one electrical conductor on a semiconductor material according to the preceding claim, <b>characterized in that</b> the second step (E2) comprises the deposition of the second low-temperature paste onto the insulating layer (6) situated on the surface of the semiconductor material, in such a manner that the heating of the second serigraphed low-temperature paste does not break through the insulating layer (6).</claim-text></claim><claim id="c-en-01-0005" num="0005"><claim-text>Semiconductor material comprising at least one electrical conductor <b>characterized in that</b> the electrical conductor comprises a first part comprising a serigraphed high-temperature paste (7, 8) that is serigraphed at a temperature greater than 500 °C, and a second part comprising a serigraphed low-temperature paste (17, 18) that is serigraphed at a temperature lower than 500 °C, at least partially covering the first part.</claim-text></claim><claim id="c-en-01-0006" num="0006"><claim-text>Semiconductor material according to the preceding claim, <b>characterized in that</b> the serigraphed high-temperature paste (7, 8) comprises a metal part comprising silver and aluminium or only silver, and <b>in that</b> the serigraphed low-temperature paste (17, 18) comprises one or more metals, such as silver, aluminium and/or copper.</claim-text></claim><claim id="c-en-01-0007" num="0007"><claim-text>Semiconductor material according to the preceding claim, <b>characterized in that</b> the serigraphed high-temperature<!-- EPO <DP n="23"> --> paste (7, 8) comprises particles of glass.</claim-text></claim><claim id="c-en-01-0008" num="0008"><claim-text>Semiconductor material according to one of Claims 5 to 7, <b>characterized in that</b> the first part of the conductor comprising the serigraphed high-temperature paste (7, 8) is in electrical contact with a doped well (4, 5) present within the semiconductor material covered by an insulating layer (6) except under the first part.</claim-text></claim><claim id="c-en-01-0009" num="0009"><claim-text>Semiconductor material according to the preceding claim, <b>characterized in that</b> the second part of the conductor comprising the serigraphed low-temperature paste (17, 18) is wider than the first part.</claim-text></claim><claim id="c-en-01-0010" num="0010"><claim-text>Semiconductor material according to the preceding claim, <b>characterized in that</b> the conductor has a cross section in the form of a mushroom, whose first part represents the foot and second part the head.</claim-text></claim><claim id="c-en-01-0011" num="0011"><claim-text>Semiconductor material according to the preceding claim, <b>characterized in that</b> the width of the head of the conductor is at least twice the width of the foot.</claim-text></claim><claim id="c-en-01-0012" num="0012"><claim-text>Semiconductor material according to one of Claims 6 to 11, <b>characterized in that</b> the first part of the conductor comprising a serigraphed high-temperature paste (7, 8) forms one or more continuous or discontinuous strip(s) over the entire width of the semiconductor material.</claim-text></claim><claim id="c-en-01-0013" num="0013"><claim-text>Semiconductor material according to one of Claims 6 to 12, <b>characterized in that</b> the semiconductor material comprising at least one electrical conductor is a photovoltaic cell.</claim-text></claim><claim id="c-en-01-0014" num="0014"><claim-text>Semiconductor material according to the preceding claim, <b>characterized in that</b> it comprises a back face (3) on which are arranged two wells (4, 5) with<!-- EPO <DP n="24"> --> opposing electrical doping, <b>in that</b> the back face is covered by an insulating layer (6), and <b>in that</b> it comprises two conductors each comprising a first part with serigraphed high-temperature paste (7, 8) in contact with a well (4, 5) in the thickness of the insulating layer (6) and comprising a second part with serigraphed low-temperature paste (17, 18) in contact with the first part (7, 8) of the conductor and lying on the surface of the insulating layer (6) and forming a cathode and an anode.</claim-text></claim><claim id="c-en-01-0015" num="0015"><claim-text>Semiconductor material according to the preceding claim, <b>characterized in that</b> at least one well (4, 5) has a width equal to at least twice the width of the first part (7, 8) of the conductor.</claim-text></claim></claims><claims mxw-id="PCLM56983615" lang="FR" load-source="patent-office"><!-- EPO <DP n="13"> --><claim id="c-fr-01-0001" num="0001"><claim-text>Procédé de réalisation d'au moins un conducteur électrique sur un matériau semi-conducteur (1), <b>caractérisé en ce qu'</b>il comprend les étapes suivantes :
<claim-text>(E1) - dépôt par sérigraphie d'une première pâte haute température et chauffage de la première pâte haute température sérigraphiée à une température supérieure à 500 °C ;</claim-text>
<claim-text>(E2) - dépôt par sérigraphie d'une seconde pâte basse température au moins partiellement superposée à la première pâte haute température déposée lors de l'étape précédente et chauffage de la seconde pâte basse température sérigraphiée à une température inférieure à 500 °C.</claim-text></claim-text></claim><claim id="c-fr-01-0002" num="0002"><claim-text>Procédé de réalisation d'au moins un conducteur électrique sur un matériau semi-conducteur selon la revendication précédente, <b>caractérisé en ce que</b> la première étape (E1) comprend le chauffage de la première pâte haute température sérigraphiée à une température supérieure à 700 °C et <b>en ce que</b> la seconde étape (E2) comprend le chauffage de la seconde pâte basse température sérigraphiée à une température inférieure à 300 °C.</claim-text></claim><claim id="c-fr-01-0003" num="0003"><claim-text>Procédé de réalisation d'au moins un conducteur électrique sur un matériau semi-conducteur selon l'une des revendications précédentes, <b>caractérisé en ce que</b> la première étape (E1) comprend le dépôt d'une première pâte haute température sur une couche isolante (6) située à la surface du matériau semi-conducteur de manière superposée à une zone dopée (4, 5) positionnée sous la couche isolante (6) de sorte que le chauffage de la première pâte haute température sérigraphiée permet de percer cette couche isolante (6) pour obtenir le contact électrique avec la zone dopée (4, 5) positionnée sous la couche isolante (6).<!-- EPO <DP n="14"> --></claim-text></claim><claim id="c-fr-01-0004" num="0004"><claim-text>Procédé de réalisation d'au moins un conducteur électrique sur un matériau semi-conducteur selon la revendication précédente, <b>caractérisé en ce que</b> la seconde étape (E2) comprend le dépôt de la seconde pâte basse température sur la couche isolante (6) située à la surface du matériau semi-conducteur, de sorte que le chauffage de la seconde pâte basse température sérigraphiée ne perce pas la couche isolante (6).</claim-text></claim><claim id="c-fr-01-0005" num="0005"><claim-text>Matériau semi-conducteur comprenant au moins un conducteur électrique <b>caractérisé en ce que</b> le conducteur électrique comprend une première partie comprenant une pâte sérigraphiée haute température (7, 8) sérigraphiée à une température supérieure à 500°C, et une seconde partie comprenant une pâte sérigraphiée basse température (17, 18), sérigraphiée à une température inférieure à 500°C et recouvrant au moins partiellement la première partie.</claim-text></claim><claim id="c-fr-01-0006" num="0006"><claim-text>Matériau semi-conducteur selon la revendication précédente, <b>caractérisé en ce que</b> la pâte sérigraphiée haute température (7, 8) comprend une partie métallique comprenant de l'argent et de l'aluminium ou de l'argent seul, et <b>en ce que</b> la pâte sérigraphiée basse température (17, 18) comprend un ou plusieurs métaux, comme de l'argent, de l'aluminium et/ou du cuivre.</claim-text></claim><claim id="c-fr-01-0007" num="0007"><claim-text>Matériau semi-conducteur selon la revendication précédente, <b>caractérisé en ce que</b> la pâte sérigraphiée haute température (7, 8) comprend des particules de verre.</claim-text></claim><claim id="c-fr-01-0008" num="0008"><claim-text>Matériau semi-conducteur selon l'une des revendications 5 à 7, <b>caractérisé en ce que</b> la première partie du conducteur comprenant la pâte sérigraphiée haute température (7, 8) est en contact électrique avec un caisson (4, 5) dopé présent au sein du matériau semi-conducteur recouvert d'une couche isolante (6) sauf sous la première partie.<!-- EPO <DP n="15"> --></claim-text></claim><claim id="c-fr-01-0009" num="0009"><claim-text>Matériau semi-conducteur selon la revendication précédente, <b>caractérisé en ce que</b> la seconde partie du conducteur comprenant la pâte sérigraphiée basse température (17, 18) présente une plus grande largeur que la première partie.</claim-text></claim><claim id="c-fr-01-0010" num="0010"><claim-text>Matériau semi-conducteur selon la revendication précédente, <b>caractérisé en ce que</b> le conducteur présente une section en forme de champignon, dont la première partie représente le pied et la seconde partie la tête.</claim-text></claim><claim id="c-fr-01-0011" num="0011"><claim-text>Matériau semi-conducteur selon la revendication précédente, <b>caractérisé en ce que</b> la largeur de la tête du conducteur est au moins deux fois plus grande que la largeur du pied.</claim-text></claim><claim id="c-fr-01-0012" num="0012"><claim-text>Matériau semi-conducteur selon l'une des revendications 6 à 11, <b>caractérisé en ce que</b> la première partie du conducteur comprenant une pâte sérigraphiée haute température (7, 8) forme une ou plusieurs bande(s) continue(s) ou discontinue(s) sur toute la largeur du matériau semi-conducteur.</claim-text></claim><claim id="c-fr-01-0013" num="0013"><claim-text>Matériau semi-conducteur selon l'une des revendications 6 à 12, <b>caractérisé en ce que</b> le matériau semi-conducteur comprenant au moins un conducteur électrique est une cellule photovoltaïque.</claim-text></claim><claim id="c-fr-01-0014" num="0014"><claim-text>Matériau semi-conducteur selon la revendication précédente, <b>caractérisé en ce qu'</b>il comprend une face arrière (3) au niveau de laquelle sont aménagés deux caissons (4, 5) de dopage électrique opposé, <b>en ce que</b> la face arrière est recouverte d'une couche isolante (6), et <b>en ce qu'</b>il comprend deux conducteurs comprenant chacun une première partie à<!-- EPO <DP n="16"> --> pâte sérigraphiée haute température (7, 8) au contact d'un caisson (4, 5) dans l'épaisseur de la couche isolante (6) et comprenant une seconde partie à pâte sérigraphiée basse température (17, 18) au contact de la première partie (7, 8) du conducteur et reposant sur la surface de la couche isolante (6) et formant une cathode et une anode.</claim-text></claim><claim id="c-fr-01-0015" num="0015"><claim-text>Matériau semi-conducteur selon la revendication précédente, <b>caractérisé en ce qu'</b>au moins un caisson (4, 5) présente une largeur égale à au moins deux fois la largeur de la première partie (7, 8) du conducteur.</claim-text></claim></claims><drawings mxw-id="PDW16671601" load-source="patent-office"><!-- EPO <DP n="25"> --><figure id="f0001" num="1,2"><img id="if0001" file="imgf0001.tif" wi="164" he="213" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="26"> --><figure id="f0002" num="3,4"><img id="if0002" file="imgf0002.tif" wi="139" he="204" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="27"> --><figure id="f0003" num="5,6"><img id="if0003" file="imgf0003.tif" wi="154" he="218" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="28"> --><figure id="f0004" num="7,8"><img id="if0004" file="imgf0004.tif" wi="155" he="219" img-content="drawing" img-format="tif"/></figure></drawings><copyright>User acknowledges that Fairview Research LLC and its third party providers retain all right, title and interest in and to this xml under applicable copyright laws.  User acquires no ownership rights to this xml including but not limited to its format.  User hereby accepts the terms and conditions of the Licence Agreement</copyright></patent-document>
