<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:16.3416</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.03.21</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-0036529</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 그 구동 방법, 및 전자 기기</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE, METHOD FOR DRIVING SEMICONDUCTOR  DEVICE, AND ELECTRONIC DEVICE</inventionTitleEng><openDate>2025.03.28</openDate><openNumber>10-2025-0043378</openNumber><originalApplicationDate>2023.05.03</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2023-0057845</originalApplicationNumber><originalExaminationRequestDate>2025.03.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 11/4096</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020230057845</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 멀티레벨 데이터의 기록과 판독을 수행할 수 있는 신규 반도체 장치를 제공한다. 비트선, 전원선, 제 1 노드, 제 2 노드, 제 1 트랜지스터~제 4 트랜지스터, 제 1 용량 소자, 및 제 2 용량 소자를 갖는 메모리 셀이며, 2개로 분할된 멀티레벨 데이터 중 하나를 제 1 트랜지스터를 통하여 제 1 노드에 기록하고, 다른 쪽을 제 2 트랜지스터를 통하여 제 2 노드에 기록한다. 제 3 트랜지스터의 게이트는 제 1 노드에 접속되고, 제 4 트랜지스터의 게이트는 제 2 노드에 접속된다. 또한, 제 3 트랜지스터 및 제 4 트랜지스터는 비트선과 전원선 사이의 도통 상태를 제어한다. 제 1 트랜지스터 및 제 2 트랜지스터는 반도체층에 산화물 반도체가 사용되는 것이 바람직하다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,용량 소자를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트 전극은, 상기 용량 소자의 한쪽 전극, 그리고 상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,제 1 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 1 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 상기 게이트 전극으로서 기능하고,제 2 절연막이 상기 제 1 도전막 위에 제공되고,제 2 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 2 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 2 게이트 전극으로서 기능하고,제 5 절연막이 상기 제 3 도전막 위에 제공되고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 5 절연막 위에 제공되는 제 1 배선에 전기적으로 접속되고,상기 제 3 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,제 4 채널 형성 영역에 산화물 반도체를 포함하는 제 4 트랜지스터와,용량 소자를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 상기 제 1 채널 형성 영역 위에 제공되는 제 1 배선에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트 전극은, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고,상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 상기 제 4 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,제 1 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 1 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 상기 게이트 전극으로서 기능하고,제 2 절연막이 상기 제 1 도전막 위에 제공되고,제 2 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 2 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 2 게이트 전극으로서 기능하고,제 4 도전막이 상기 제 4 채널 형성 영역 위에 제공되고,상기 제 4 도전막은 상기 제 4 트랜지스터의 제 1 게이트 전극으로서 기능하고,상기 제 4 도전막은 상기 제 3 채널 형성 영역이 제공되는 층 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,제 4 채널 형성 영역에 산화물 반도체를 포함하는 제 4 트랜지스터와,용량 소자를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트 전극은, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고,제 1 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 1 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 상기 게이트 전극으로서 기능하고,제 2 절연막이 상기 제 1 도전막 위에 제공되고,제 2 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 2 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 2 게이트 전극으로서 기능하고,제 5 절연막이 상기 제 3 도전막 위에 제공되고,제 4 도전막이 상기 제 5 절연막 위에 제공되고,상기 제 4 도전막은 상기 제 4 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽으로서 기능하고,상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 상기 제 4 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 상기 한쪽에 전기적으로 접속되고,제 5 도전막이 상기 제 4 채널 형성 영역 위에 제공되고,상기 제 5 도전막은 상기 제 4 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 6 절연막이 상기 제 4 도전막 및 상기 제 5 도전막 위에 제공되고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 6 절연막 위에 제공되는 제 1 배선에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,제 4 채널 형성 영역에 산화물 반도체를 포함하는 제 4 트랜지스터를 포함하고,제 1 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 1 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 게이트 전극으로서 기능하고,제 2 절연막이 상기 제 1 도전막 위에 제공되고,제 2 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 2 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 2 게이트 전극으로서 기능하고,제 4 도전막이 상기 제 4 채널 형성 영역 위에 제공되고,상기 제 4 도전막은 상기 제 4 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 5 절연막이 상기 제 4 도전막 위에 제공되고,용량 소자가 상기 제 5 절연막 위에 제공되고,상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 5 절연막 위에 제공되는 제 1 배선에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,제 4 채널 형성 영역에 산화물 반도체를 포함하는 제 4 트랜지스터를 포함하고,제 1 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 1 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 게이트 전극으로서 기능하고,제 2 절연막이 상기 제 1 도전막 위에 제공되고,제 2 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 2 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 2 게이트 전극으로서 기능하고,제 4 도전막이 상기 제 4 채널 형성 영역 위에 제공되고,상기 제 4 도전막은 상기 제 4 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 5 절연막이 상기 제 4 도전막 위에 제공되고,제 5 도전막이 상기 제 5 절연막 위에 제공되고,상기 제 5 도전막은 용량 소자의 한쪽 전극으로서 기능하고,제 6 절연막이 상기 제 5 도전막 위에 제공되고,제 6 도전막이 상기 제 6 절연막 위에 제공되고,상기 제 6 도전막은 상기 용량 소자의 다른 쪽 전극으로서 기능하고,상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,용량 소자를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 상기 제 1 채널 형성 영역 및 상기 제 3 채널 형성 영역 위에 제공되는 제 1 배선에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트 전극은, 상기 용량 소자의 한쪽 전극, 그리고 상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,제 1 절연막이 상기 제 2 트랜지스터의 상기 게이트 전극 위에 제공되고,상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 3 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽에 전기적으로 접속되고,제 2 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 상기 게이트 전극으로서 기능하고,제 2 도전막이 상기 제 1 절연막 및 상기 용량 소자의 다른 쪽 전극 위에 제공되고,상기 제 2 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 2 게이트 전극으로서 기능하고,상기 용량 소자의 상기 다른 쪽 전극은 상기 제 3 절연막의 아래에 제공되고,상기 용량 소자의 상기 한쪽 전극은 상기 제 1 도전막 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,용량 소자를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 제 1 배선에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트 전극은, 상기 용량 소자의 한쪽 전극, 그리고 상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 3 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽에 전기적으로 접속되고,제 1 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 1 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 상기 게이트 전극으로서 기능하고,제 2 절연막이 상기 제 1 도전막 위에 제공되고,제 2 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 2 도전막은 상기 용량 소자의 다른 쪽 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 5 절연막이 상기 제 3 도전막 위에 제공되고,제 4 도전막이 상기 제 5 절연막 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,용량 소자를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 제 1 배선에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트 전극은, 상기 용량 소자의 한쪽 전극, 그리고 상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 3 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽에 전기적으로 접속되고,제 1 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 1 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 상기 게이트 전극으로서 기능하고,제 2 절연막이 상기 제 1 도전막 위에 제공되고,제 2 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 2 도전막은 상기 용량 소자의 다른 쪽 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 5 절연막이 상기 제 3 도전막 위에 제공되고,상기 제 1 배선은 상기 제 5 절연막 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,용량 소자를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 제 1 배선에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트 전극은, 상기 용량 소자의 한쪽 전극, 그리고 상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,제 1 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 1 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 상기 게이트 전극으로서 기능하고,제 2 절연막이 상기 제 1 도전막 위에 제공되고,제 2 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 2 도전막은 상기 용량 소자의 다른 쪽 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 5 절연막이 상기 제 3 도전막 위에 제공되고,제 4 도전막이 상기 제 5 절연막 위에 제공되고,상기 제 4 도전막은, 상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽, 그리고 상기 제 3 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,용량 소자를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 제 1 배선에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트 전극은, 상기 용량 소자의 한쪽 전극, 그리고 상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,제 1 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 1 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 상기 게이트 전극으로서 기능하고,제 2 절연막이 상기 제 1 도전막 위에 제공되고,제 2 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 2 도전막은 상기 용량 소자의 다른 쪽 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 5 절연막이 상기 제 3 도전막 위에 제공되고,제 4 도전막이 상기 제 5 절연막 위에 제공되고,상기 제 4 도전막은, 상기 제 3 채널 형성 영역 및 상기 제 2 채널 형성 영역에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,용량 소자를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 제 1 배선에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트 전극은, 상기 용량 소자의 한쪽 전극, 그리고 상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,제 1 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 1 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 상기 게이트 전극으로서 기능하고,제 2 절연막이 상기 제 1 도전막 위에 제공되고,제 2 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 2 도전막은 상기 용량 소자의 다른 쪽 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 5 절연막이 상기 제 3 도전막 위에 제공되고,제 4 도전막이 상기 제 5 절연막 위에 제공되고,상기 제 4 도전막은, 상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽, 그리고 상기 제 3 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽에 전기적으로 접속되고,제 6 절연막이 상기 제 4 도전막 위에 제공되고,상기 제 1 배선은 상기 제 6 절연막 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,용량 소자를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 제 1 배선에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트 전극은, 상기 용량 소자의 한쪽 전극, 그리고 상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,제 1 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 1 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 상기 게이트 전극으로서 기능하고,제 2 절연막이 상기 제 1 도전막 위에 제공되고,제 2 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 2 도전막은 상기 용량 소자의 다른 쪽 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 5 절연막이 상기 제 3 도전막 위에 제공되고,제 4 도전막이 상기 제 5 절연막 위에 제공되고,상기 제 4 도전막은, 상기 제 3 채널 형성 영역 및 상기 제 2 채널 형성 영역에 전기적으로 접속되고,제 6 절연막이 상기 제 4 도전막 위에 제공되고,상기 제 1 배선은 상기 제 6 절연막 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,제 1 용량 소자와,제 2 용량 소자를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 제 1 배선에 전기적으로 접속되고,상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 게이트 전극은, 상기 제 1 용량 소자의 한쪽 전극, 그리고 상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 3 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽에 전기적으로 접속되고,제 1 절연막이 상기 제 2 채널 형성 영역 위에 제공되고,제 1 도전막이 상기 제 1 절연막 위에 제공되고,상기 제 1 도전막은 상기 제 2 트랜지스터의 상기 게이트 전극으로서 기능하고,제 2 절연막이 상기 제 1 도전막 위에 제공되고,제 2 도전막이 상기 제 2 절연막 위에 제공되고,상기 제 2 도전막은 상기 제 1 용량 소자의 다른 쪽 전극으로서 기능하고,제 3 절연막이 상기 제 2 도전막 위에 제공되고,상기 제 3 채널 형성 영역은 상기 제 3 절연막 위에 제공되고,제 4 절연막이 상기 제 3 채널 형성 영역 위에 제공되고,제 3 도전막이 상기 제 4 절연막 위에 제공되고,상기 제 3 도전막은 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하고,제 5 절연막이 상기 제 3 도전막 위에 제공되고,상기 제 2 용량 소자는 상기 제 5 절연막 위에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 반도체 장치로서,제 1 트랜지스터의 제 1 채널 형성 영역 및 제 2 트랜지스터의 제 2 채널 형성 영역을 포함하는 반도체막과,상기 반도체막의 상면에 접하는 제 1 도전막과,상기 반도체막 위의, 용량 소자의 한쪽 전극으로서 기능하는 제 2 도전막과,상기 제 2 도전막 위의, 실리콘과 질소를 포함하는 제 1 절연막과,상기 제 1 절연막 위의, 상기 용량 소자의 다른 쪽 전극으로서 기능하는 제 3 도전막과,상기 제 3 도전막 위의 제 2 절연막과,상기 제 2 절연막 위의, 제 3 트랜지스터의 제 3 채널 형성 영역을 포함하는 산화물 반도체막과,상기 산화물 반도체막 위의 제 3 절연막과,상기 제 3 절연막 위의, 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하는 제 4 도전막과,상기 제 4 도전막 위의 제 4 절연막과,상기 제 4 절연막 위의 제 5 절연막과,상기 제 5 절연막 위의 제 5 도전막을 포함하고,상기 반도체막은 실리콘을 포함하고,상기 산화물 반도체막은 적어도 인듐을 포함하고,상기 제 4 절연막은 제 1 층 및 제 2 층을 포함하는 적층 구조를 갖고,상기 제 1 층은 실리콘 및 산소를 포함하고,상기 제 2 층은 실리콘 및 질소를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 상기 제 1 트랜지스터의 제 2 게이트 전극 및 상기 용량 소자의 상기 한쪽 전극에 전기적으로 접속되고,상기 제 3 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽에 전기적으로 접속되고, 상기 제 5 도전막은, 상기 제 1 도전막을 통하여 상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>15. 반도체 장치로서,제 1 트랜지스터의 제 1 채널 형성 영역 및 제 2 트랜지스터의 제 2 채널 형성 영역을 포함하는 반도체막과,상기 반도체막의 상면에 접하는 제 1 도전막과,상기 반도체막 위의, 용량 소자의 한쪽 전극으로서 기능하는 제 2 도전막과,상기 제 2 도전막 위의, 실리콘과 질소를 포함하는 제 1 절연막과,상기 제 1 절연막 위의, 상기 용량 소자의 다른 쪽 전극으로서 기능하는 제 3 도전막과,상기 제 3 도전막 위의 제 2 절연막과,상기 제 2 절연막 위의, 제 3 트랜지스터의 제 3 채널 형성 영역을 포함하는 산화물 반도체막과,상기 산화물 반도체막 위의 제 3 절연막과,상기 제 3 절연막 위의, 상기 제 3 트랜지스터의 제 1 게이트 전극으로서 기능하는 제 4 도전막과,상기 제 4 도전막 위의 제 4 절연막과,상기 제 4 절연막 위의 제 5 절연막과,상기 제 5 절연막 위의 제 5 도전막을 포함하고,상기 반도체막은 실리콘을 포함하고,상기 산화물 반도체막은 적어도 인듐을 포함하고,상기 제 4 절연막은 제 1 층 및 제 2 층을 포함하는 적층 구조를 갖고,상기 제 1 층은 실리콘 및 산소를 포함하고,상기 제 2 층은 실리콘 및 질소를 포함하고,상기 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 상기 제 2 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽에 전기적으로 접속되고,상기 제 3 트랜지스터의 소스 전극 및 드레인 전극 중 한쪽은, 상기 제 1 트랜지스터의 제 2 게이트 전극 및 상기 용량 소자의 상기 한쪽 전극에 전기적으로 접속되고,상기 제 3 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은, 상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽에 전기적으로 접속되고, 상기 제 5 도전막은, 상기 제 1 도전막을 통하여 상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽에 전기적으로 접속되고,상기 제 5 도전막은 전원선인, 반도체 장치.</claim></claimInfo><claimInfo><claim>16. 반도체 장치로서,제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터와,제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터와,제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터와,제 4 채널 형성 영역에 산화물 반도체를 포함하는 제 4 트랜지스터와,상기 제 2 트랜지스터와 상기 제 3 트랜지스터의 사이에서 상기 제 2 트랜지스터 및 상기 제 3 트랜지스터에 전기적으로 접속되는 제 1 용량 소자와,상기 제 4 트랜지스터 위의 제 2 용량 소자를 포함하고,상기 제 2 용량 소자는 상기 제 1 트랜지스터에 전기적으로 접속되는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>ATSUMI, Tomoaki</engName><name>아츠미 도모아키</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>NAGATSUKA, Shuhei</engName><name>나가츠카 슈헤이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2014.03.14</priorityApplicationDate><priorityApplicationNumber>JP-P-2014-051497</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2014.03.28</priorityApplicationDate><priorityApplicationNumber>JP-P-2014-069626</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2025.03.21</receiptDate><receiptNumber>1-1-2025-0323685-42</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.12</receiptDate><receiptNumber>9-5-2025-0885873-02</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250036529.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b6507f49c774daca3b90d65ad28d8dd8445ed189b493536456f97a8f6271975b34d6cb5eb2ddee9b2c596664bd83aaa5152ff5c8001aa749</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf00351b7d87ac40fcd09f070e670e53d5b57587fbfe8dca7c853f9fc15b00fdfe123f5685d45b1844aab3fd80f5c4ca36f79d595db646dedd</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>