<!DOCTYPE html>
<html>
	<html lang="es">
	<head>
	<!--Titulo-->
		<title>Sistemas de memoria</title>
		<!--Caracteres especiales-->
		<meta charset="UTF-8">
		<meta http-equiv="X-UA-Compatible" content="IE-edge">
		<meta name="viewport" content="width=device-width, initial-scale=1">
		<!--Conexion con la hoja de estios y tipos de letra-->
		<link rel="stylesheet" type="text/css"	href="..\css\style.css" media="screen"/>
		<link rel="preconnect" href="https://fonts.googleapis.com">
		<link rel="preconnect" href="https://fonts.gstatic.com">
		<link href="https://fonts.googleapis.com/css2?family=Josefin+Sans:wght@300&family=Koulen&display=swap" rel="stylesheet">
	</head>
	<body class="cuerpo">
	<!--Div con boton del menu-->
		<div class="hamburger hamburger--spring" onclick="muestra()">
		<div class="hamburger-box">
		  <div class="hamburger-inner"></div>
		</div>
	  </div>
	  
	  <!--Menu desplegable-->
	  <nav class="nav" id="switch" >
			<ul class="list">
			
				<li class="list__item">
				<div class="list__button"><a href="./Inicio.html" class="nav__link">Inicio</a></div>
				
				</li>
				
				<li class="list__item list__item--click">
					<div class="list__button list__button--click">
					<a href="#" class="nav__link">Unidad 1</a>
					<img src="../media/img/arrow.svg" class="list__arrows">
					</div>
					
					<ul class="list__show">
						<li class="list__inside">
							<a href="./unidad1.html" class="nav__link nav__link--inside">Tipos de Arquitectura</a>
						</li>
						<li class="list__inside">
							<a href="./unidad11.html" class="nav__link nav__link--inside">Arquitectura Segmentada</a>
						</li>
						<li class="list__inside">
							<a href="./unidad12.html" class="nav__link nav__link--inside">Multiprocesamiento</a>
						</li>
						<li class="list__inside">
							<a href="./unidad13.html" class="nav__link nav__link--inside">Analisis de componentes</a>
						</li>
						</li>
						<li class="list__inside">
							<a href="./unidad14.html" class="nav__link nav__link--inside">CPU</a>
						</li>
						<li class="list__inside">
							<a href="./unidad15.html" class="nav__link nav__link--inside">ALU</a>
						</li>
					</ul>
				</li>
				
				<li class="list__item list__item--click">
					<div class="list__button list__button--click">
					<a href="#" class="nav__link">Unidad 2</a>
					<img src="../media/img/arrow.svg" class="list__arrows">
					</div>
					
					<ul class="list__show">
						<li class="list__inside">
							<a href="./unidad2.html" class="nav__link nav__link--inside">Unidad de control</a>
						</li>
						<li class="list__inside">
							<a href="./unidad21.html" class="nav__link nav__link--inside">Registros CPU</a>
						</li>
						<li class="list__inside">
							<a href="./unidad22.html" class="nav__link nav__link--inside">Buses</a>
						</li>
						<li class="list__inside">
							<a href="./unidad23.html" class="nav__link nav__link--inside">Memoria</a>
						</li>
						<li class="list__inside">
							<a href="./unidad24.html" class="nav__link nav__link--inside">Entrada/Salida</a>
						</li>
					</ul>
					
				</li>
				
				<li class="list__item list__item--click">
					<div class="list__button list__button--click">
					<a href="#" class="nav__link">Unidad 3</a>
					<img src="../media/img/arrow.svg" class="list__arrows">
					</div>
					
					<ul class="list__show">
						<li class="list__inside">
							<a href="./unidad3.html" class="nav__link nav__link--inside">Ciclo de instrucciones</a>
						</li>
						<li class="list__inside">
							<a href="./unidad31.html" class="nav__link nav__link--inside">Modos de direccionamiento</a>
						</li>
						<li class="list__inside">
							<a href="./unidad32.html" class="nav__link nav__link--inside">Chipset</a>
						</li>
						<li class="list__inside">
							<a href="./unidad33.html" class="nav__link nav__link--inside">Ambiente de Servicio</a>
						</li>
					</ul>
					
				</li>
				
				<li class="list__item list__item--click">
					<div class="list__button list__button--click">
					<a href="#" class="nav__link">Unidad 4</a>
					<img src="../media/img/arrow.svg" class="list__arrows">
					</div>
					
					<ul class="list__show">
						<li class="list__inside">
							<a href="./unidad4.html" class="nav__link nav__link--inside">Ambientes de Servicio</a>
						</li>
						<li class="list__inside">
							<a href="./unidad41.html" class="nav__link nav__link--inside">Paralelismo</a>
						</li>
						<li class="list__inside">
							<a href="./unidad42.html" class="nav__link nav__link--inside">Sistemas de memoria</a>
						</li>
						<li class="list__inside">
							<a href="./unidad43.html" class="nav__link nav__link--inside">Memoria Distribuida</a>
						</li>
					</ul>
					
				</li>
				
			</ul>
		</nav>
		<!--Div para el titulo-->
		<div class="sup">
			<center class="titulo">Arquitectura de computadoras</center>
		</div>
		
		<div class="info1">
		 <font class="titulos">Sistemas de memoria.</font><br>
		</div>
		<div class="desc">
		<br>∙ Todos los procesadores acceden a una memoria común. ∙ La comunicación entre procesadores se hace a través de la  memoria. 
		<br>∙ Se necesitan primitivas de sincronismo para asegurar el  intercambio de datos. 
		<br><br>
		<h3>Multiprocesadores de memoria compartida.</h3> <br>
		Estructura de los multiprocesadores de memoria compartida. 
		La mayoría de los multiprocesadores comerciales son del tipo UMA  (Uniform Memory Access): todos los procesadores tienen igual  tiempo de acceso a la memoria compartida. En la arquitectura UMA  los procesadores se conectan a la memoria a través de un bus, una  red multietapa o un conmutador de barras cruzadas (red multietapa o  un conmutador de barras cruzadas (crossbar crossbar) y disponen de  su propia ) y disponen de su propia memoria caché. Los  procesadores tipo NUMA (Non Uniform Memory Access) presentan  tiempos de acceso a la memoria compartida que dependen de la  ubicación del elemento de proceso y la memoria.
		<br>Redes de interconexión dinámica (indirecta). Medio compartido.<br> 
		Conexión por bus compartido. <br>
		Es la organización más común en los computadores personales y  servidores. <br>
		El bus consta de líneas de dirección, datos y control para  implementar: <br>
		<br>∙ El protocolo de transferencias de datos con la memoria. ∙ El arbitraje del acceso al bus cuando más de un procesador  compite por utilizarlo. 
		<br>Los procesadores utilizan cachés locales para: 
		<br>∙ Reducir el tiempo medio de acceso a memoria, como en un monoprocesador. 
		<br>∙ Disminuir la utilización del bus compartido.
		<br><br>
		Multiprocesadores de memoria compartida: conexión por bus compartido. 
		<br>Protocolos de transferencia de ciclo partido. 
		<br>La operación de lectura se divide en dos transacciones no continuas  de acceso al bus. La primera es de petición de lectura que realiza el  máster (procesador) sobre el slave (memoria). Una vez realizada la  petición el máster abandona el bus. Cuando el slave dispone del dato  leído, inicia un ciclo de bus actuando como máster para enviar el  dato al antiguo máster, que ahora actúa como slave. 
		<br>Protocolos de transferencia de ciclo partido.
		<br>Protocolo de arbitraje distribuido 
		<br>La responsabilidad del arbitraje se distribuye por los diferentes  procesadores conectados al bus. 
		<br><br>
		Protocolo de arbitraje distribuido. <br>
		<br>Arbitro-i concede el bus al procesador Pi activando Gi si: 
		<br>1. Pi ha activado su línea de petición de bus Ri. 
		<br>2. La línea de ocupación está desactivada. 
		<br>3. La línea de entrada de prioridad pi-1 está activada. El árbitro i activa su línea de prioridad pi si: 
		<br>1. Pi no ha activado su línea de petición Ri. 
		<br>2. La línea de prioridad pi-1 está activa. 
		<br>3. Finaliza una operación de acceso al bus.<br>
		Conmutadas. <br>
		Conexión por conmutadores crossbar. <br>
		Cada procesador (Pi) y cada módulo de memoria (Mi) tienen su  propio bus. Existe un conmutador (S) en los puntos de intersección  que permite conectar un bus de memoria con un bus de procesador.  Para evitar conflictos cuando más de un procesador pretende acceder  al mismo módulo de memoria se establece un orden de prioridad. Se  trata de una red sin bloqueo con una conectividad completa pero de  alta complejidad. 
		Multiprocesadores de memoria compartida: conexión por conmutadores crossbar.<br>
		Conexión por red multietapa. <br>
		<br>∙ Representan una alternativa intermedia de conexión entre el  bus y el crossbar. 
		<br>∙ Es de menor complejidad que el crossbar pero mayor que el  bus simple. 
		<br>∙ La conectividad es mayor que la del bus simple pero menor  que la del crossbar. 
		<br>∙ Se compone de varias etapas alternativas de conmutadores  simples y redes de interconexión. 
		<br>En general las redes multietapa responden a este esquema.
		</div>
		
		<script src="..\js\main.js"></script>
	</body>
</html>