+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                                                ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u0|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_002                                                                                                                                                                                                                                                                                                                    ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller_001                                                                                                                                                                                                                                                                                                                    ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                                                                                                                                                                                                                                                                                        ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper_001                                                                                                                                                                                                                                                                                                                        ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|irq_mapper                                                                                                                                                                                                                                                                                                                            ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                   ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                                   ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                                                                                                                                               ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                                                                                                                                     ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                                                                                                                                         ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                   ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                                                                                         ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                             ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                                                                                       ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                           ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001|arb|adder                                                                                                                                                                                                                                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001|arb                                                                                                                                                                                                                                                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                                                                                         ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                                                                                                                                                                                   ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                                                                         ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                             ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                                                                                                                                       ; 122   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                           ; 122   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                                                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                                                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                                                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                                                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                                                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                                                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                                                                                       ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                                                                                                ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                                                                       ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                                                                                                       ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                                                                                                         ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                               ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_burst_adapter                                                                                                                                                                                                                                                                                              ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                                                                                                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                                                                                                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                                                                                                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                                                                                                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                                                                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                                                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                                                                                                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                                                                                                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                                                                                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                                                                                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                                                                                     ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                                                                                              ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                                                                     ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                                                                                                       ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                             ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_burst_adapter                                                                                                                                                                                                                                                                                            ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_h2f_lw_axi_master_rd_limiter                                                                                                                                                                                                                                                                                  ; 238   ; 0              ; 0            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_h2f_lw_axi_master_wr_limiter                                                                                                                                                                                                                                                                                  ; 238   ; 0              ; 0            ; 0              ; 237    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                                                                                       ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_003                                                                                                                                                                                                                                                                                                          ; 118   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                                                                                       ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_002                                                                                                                                                                                                                                                                                                          ; 118   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                       ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                          ; 118   ; 0              ; 3            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                           ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                              ; 118   ; 0              ; 3            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                             ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_agent|uncompressor                                                                                                                                                                                                                                                                                         ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_agent                                                                                                                                                                                                                                                                                                      ; 311   ; 39             ; 39           ; 39             ; 333    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_agent|uncompressor                                                                                                                                                                                                                                                                                       ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_agent                                                                                                                                                                                                                                                                                                    ; 311   ; 39             ; 39           ; 39             ; 333    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_h2f_lw_axi_master_agent|align_address_to_size                                                                                                                                                                                                                                                                 ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|hps_0_h2f_lw_axi_master_agent                                                                                                                                                                                                                                                                                       ; 413   ; 83             ; 183          ; 83             ; 298    ; 83              ; 83            ; 83              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|pio_0_s1_translator                                                                                                                                                                                                                                                                                                 ; 104   ; 6              ; 22           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0|led_pio_s1_translator                                                                                                                                                                                                                                                                                               ; 104   ; 6              ; 22           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|mm_interconnect_0                                                                                                                                                                                                                                                                                                                     ; 223   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_0                                                                                                                                                                                                                                                                                                                                 ; 38    ; 8              ; 8            ; 8              ; 56     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|led_pio                                                                                                                                                                                                                                                                                                                               ; 38    ; 22             ; 22           ; 22             ; 42     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|dll                                                                                                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|oct                                                                                                                                                                                                                                                                                                ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|c0                                                                                                                                                                                                                                                                                                 ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|seq                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                       ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                                                                                                                       ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                       ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                                                                                                                       ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                       ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                                                                                                       ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                       ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                                                                                                       ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                                                                                                                                                                                                    ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                                                                                                                                                                                                        ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                                                                                                                                                                                                       ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                                                                                                                                                                                                    ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                                                                                                                                                                                                                      ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                                                                                                                                                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                                                                                                                                                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                                                                                                                                                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                                                                                                                                                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                                                                                                                                                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                                                                                                                                                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                                                                                                                                                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                                                                                                                                                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                                                                                                                                                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                                                                                                                                                                                                                       ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                                                                                                                 ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                                                                                                                                                                                                                ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                                                                                                                                                                                                              ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                                                                                                                                                                                                                         ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|p0                                                                                                                                                                                                                                                                                                 ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst|pll                                                                                                                                                                                                                                                                                                ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border|hps_sdram_inst                                                                                                                                                                                                                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io|border                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|hps_io                                                                                                                                                                                                                                                                                                                          ; 11    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 60    ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0|fpga_interfaces                                                                                                                                                                                                                                                                                                                 ; 131   ; 0              ; 0            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|hps_0                                                                                                                                                                                                                                                                                                                                 ; 142   ; 0              ; 0            ; 0              ; 200    ; 0               ; 0             ; 0               ; 60    ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|thereset_wire_inst                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|theadd_one_B0_runOnce_merge                                                                                                                                                                                                               ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_pop_i1_wt_limpop_add_one|thei_acl_pop_i1_wt_limpop_add_one_reg                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_pop_i1_wt_limpop_add_one|thei_acl_pop_i1_wt_limpop_add_one1                                                                                                                                ; 23    ; 14             ; 2            ; 14             ; 11     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_pop_i1_wt_limpop_add_one                                                                                                                                                                   ; 16    ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_push_i1_wt_limpush_add_one|thei_acl_push_i1_wt_limpush_add_one_reg                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_push_i1_wt_limpush_add_one|thei_acl_push_i1_wt_limpush_add_one3|fifo                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_push_i1_wt_limpush_add_one|thei_acl_push_i1_wt_limpush_add_one3                                                                                                                            ; 15    ; 16             ; 0            ; 16             ; 19     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_push_i1_wt_limpush_add_one                                                                                                                                                                 ; 6     ; 4              ; 0            ; 4              ; 12     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|theadd_one_B0_runOnce_merge_reg                                                                                                                                                                     ; 5     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region                                                                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|theadd_one_B0_runOnce_branch                                                                                                                                                                                                              ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce                                                                                                                                                                                                                                           ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_iord_bl_do_unnamed_add_one1_add_one_aunroll_x|theiord                                                                                                                                              ; 105   ; 68             ; 2            ; 68             ; 99     ; 68              ; 68            ; 68              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_iord_bl_do_unnamed_add_one1_add_one_aunroll_x                                                                                                                                                      ; 69    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_iowr_bl_return_unnamed_add_one2_add_one|theiowr                                                                                                                                                    ; 104   ; 67             ; 0            ; 67             ; 100    ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_iowr_bl_return_unnamed_add_one2_add_one                                                                                                                                                            ; 69    ; 3              ; 0            ; 3              ; 68     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|theadd_one_B1_start_merge_reg                                                                                                                                                                           ; 5     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_acl_sfc_exit_c0_wt_entry_add_one_c0_exit_add_one_aunroll_x|thei_acl_sfc_exit_c0_wt_entry_add_one_c0_exit_add_one11                         ; 23    ; 30             ; 0            ; 30             ; 20     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_acl_sfc_exit_c0_wt_entry_add_one_c0_exit_add_one_aunroll_x                                                                                 ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x|thei_acl_push_i1_notexitcond_add_one|thei_acl_push_i1_notexitcond_add_one9       ; 15    ; 16             ; 0            ; 16             ; 19     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x|thei_acl_push_i1_notexitcond_add_one                                             ; 6     ; 3              ; 0            ; 3              ; 12     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x|thei_acl_pipeline_keep_going_add_one|thepassthru                                 ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x|thei_acl_pipeline_keep_going_add_one|thei_acl_pipeline_keep_going_add_one7|asr   ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x|thei_acl_pipeline_keep_going_add_one|thei_acl_pipeline_keep_going_add_one7       ; 10    ; 2              ; 3            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x|thei_acl_pipeline_keep_going_add_one                                             ; 17    ; 7              ; 7            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x                                                                                  ; 5     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x                                                                                                                                                 ; 6     ; 3              ; 0            ; 3              ; 7      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region                                                                                                                                                                                                         ; 71    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|theadd_one_B1_start_branch                                                                                                                                                                                                                  ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|theadd_one_B1_start_merge                                                                                                                                                                                                                   ; 5     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start                                                                                                                                                                                                                                             ; 72    ; 6              ; 0            ; 6              ; 72     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thei_acl_pipeline_keep_going_add_one_sr                                                                                                                                                                                                                            ; 5     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thei_acl_pipeline_keep_going_add_one_valid_fifo|thei_acl_pipeline_keep_going_add_one_valid_fifo                                                                                                                                                                    ; 6     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function|thei_acl_pipeline_keep_going_add_one_valid_fifo                                                                                                                                                                                                                    ; 6     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal|theadd_one_function                                                                                                                                                                                                                                                                    ; 198   ; 132            ; 0            ; 132            ; 68     ; 132             ; 132           ; 132             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst|add_one_internal                                                                                                                                                                                                                                                                                        ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one|add_one_internal_inst                                                                                                                                                                                                                                                                                                         ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|add_one                                                                                                                                                                                                                                                                                                                               ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                                                                                                                                                                                                                                                                                       ; 13    ; 1              ; 0            ; 1              ; 77     ; 1               ; 1             ; 1               ; 60    ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|thereset_wire_inst                                                                                                                                                                                                                                                                   ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|theadd_one_B0_runOnce_merge                                                                                                                                                                                                             ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_pop_i1_wt_limpop_add_one|thei_acl_pop_i1_wt_limpop_add_one_reg                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_pop_i1_wt_limpop_add_one|thei_acl_pop_i1_wt_limpop_add_one1                                                                                                                              ; 23    ; 14             ; 2            ; 14             ; 11     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_pop_i1_wt_limpop_add_one                                                                                                                                                                 ; 16    ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_push_i1_wt_limpush_add_one|thei_acl_push_i1_wt_limpush_add_one_reg                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_push_i1_wt_limpush_add_one|thei_acl_push_i1_wt_limpush_add_one3|fifo                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_push_i1_wt_limpush_add_one|thei_acl_push_i1_wt_limpush_add_one3                                                                                                                          ; 15    ; 23             ; 0            ; 23             ; 19     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|thei_acl_push_i1_wt_limpush_add_one                                                                                                                                                               ; 6     ; 4              ; 0            ; 4              ; 12     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region|theadd_one_B0_runOnce_merge_reg                                                                                                                                                                   ; 5     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|thebb_add_one_B0_runOnce_stall_region                                                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce|theadd_one_B0_runOnce_branch                                                                                                                                                                                                            ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B0_runOnce                                                                                                                                                                                                                                         ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_iord_bl_do_unnamed_add_one1_add_one_aunroll_x|theiord                                                                                                                                            ; 105   ; 68             ; 2            ; 68             ; 99     ; 68              ; 68            ; 68              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_iord_bl_do_unnamed_add_one1_add_one_aunroll_x                                                                                                                                                    ; 69    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_iowr_bl_return_unnamed_add_one2_add_one|theiowr                                                                                                                                                  ; 104   ; 67             ; 0            ; 67             ; 100    ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_iowr_bl_return_unnamed_add_one2_add_one                                                                                                                                                          ; 69    ; 3              ; 0            ; 3              ; 68     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|theadd_one_B1_start_merge_reg                                                                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_acl_sfc_exit_c0_wt_entry_add_one_c0_exit_add_one_aunroll_x|thei_acl_sfc_exit_c0_wt_entry_add_one_c0_exit_add_one11                       ; 23    ; 30             ; 0            ; 30             ; 20     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_acl_sfc_exit_c0_wt_entry_add_one_c0_exit_add_one_aunroll_x                                                                               ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x|thei_acl_push_i1_notexitcond_add_one|thei_acl_push_i1_notexitcond_add_one9     ; 15    ; 16             ; 0            ; 16             ; 19     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x|thei_acl_push_i1_notexitcond_add_one                                           ; 6     ; 3              ; 0            ; 3              ; 12     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x|thei_acl_pipeline_keep_going_add_one|thepassthru                               ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x|thei_acl_pipeline_keep_going_add_one|thei_acl_pipeline_keep_going_add_one7|asr ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x|thei_acl_pipeline_keep_going_add_one|thei_acl_pipeline_keep_going_add_one7     ; 10    ; 2              ; 3            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x|thei_acl_pipeline_keep_going_add_one                                           ; 17    ; 7              ; 7            ; 7              ; 8      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x|thei_sfc_logic_c0_wt_entry_add_one_c0_enter_add_one4_aunroll_x                                                                                ; 5     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region|thei_sfc_c0_wt_entry_add_one_c0_enter_add_one_aunroll_x                                                                                                                                               ; 6     ; 3              ; 0            ; 3              ; 7      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|thebb_add_one_B1_start_stall_region                                                                                                                                                                                                       ; 71    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|theadd_one_B1_start_branch                                                                                                                                                                                                                ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start|theadd_one_B1_start_merge                                                                                                                                                                                                                 ; 5     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thebb_add_one_B1_start                                                                                                                                                                                                                                           ; 72    ; 6              ; 0            ; 6              ; 72     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thei_acl_pipeline_keep_going_add_one_sr                                                                                                                                                                                                                          ; 5     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thei_acl_pipeline_keep_going_add_one_valid_fifo|thei_acl_pipeline_keep_going_add_one_valid_fifo                                                                                                                                                                  ; 6     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function|thei_acl_pipeline_keep_going_add_one_valid_fifo                                                                                                                                                                                                                  ; 6     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal|theadd_one_function                                                                                                                                                                                                                                                                  ; 198   ; 132            ; 0            ; 132            ; 68     ; 132             ; 132           ; 132             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst|add_one_internal                                                                                                                                                                                                                                                                                      ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst|add_one_internal_inst                                                                                                                                                                                                                                                                                                       ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; add_one_inst                                                                                                                                                                                                                                                                                                                             ; 68    ; 83             ; 0            ; 83             ; 64     ; 83              ; 83            ; 83              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sev_seg_control                                                                                                                                                                                                                                                                                                                          ; 26    ; 1              ; 0            ; 1              ; 42     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
