---
title: "[HDL Bits] 5.Verilog Language - More Verilog Features"
date: 2025-04-05 21:00:00 +09:00
categories: [Verilog, HDLbits]
tags:
  [
    verilog,
    HDLbits,
  ]
---

# HDL Bits 
HDLBits는 Verilog 하드웨어 설명 언어(HDL)를 사용하여 디지털 하드웨어 설계를 <br>
연습할 수 있는 소규모 회로 설계 연습 문제 모음입니다. <br>
문제가 주어지면 코드를 입력할 수 있고 바로 검증을하여 맞고 틀렸는지 확인할 수 있다. <br>
[HDL Bits](https://hdlbits.01xz.net/wiki/Main_Page)

# 2. Verilog Language 
Verilog Language는 다음과 같은 목차로 구성되어 있다.
- Verilog Language
	- Basics
	- Vectors
	- Modules
	- Procedures
	- **More verilog Features**

이번 챕터에서는 `More verilog Features` 문제를 풀어볼 예정이이다.

## 2.5.1. Conditional ternary operator (conditioanl)
### Module Declaration

```verilog
module top_module (
    input [7:0] a, b, c, d,
    output [7:0] min);//

    // assign intermediate_result1 = compare? true: false;

endmodule

```

이번 문제는 조건 연산자를 사용하는 것을 연습합니다.

부호가 없는 숫자 4개가 주어졌을 때 최소값을 구하는 문제입니다.

```verilog
module top_module (
    input [7:0] a, b, c, d,
    output [7:0] min);//

    wire [7:0] case_0,case_1;

    assign case_0 = (a>b) ? b:a;  
    assign case_1 = (c>d) ? d:c; 
    assign min = (case_0 >case_1) ? case_1 : case_0;  
endmodule
```



## 2.5.2. Reduction operators (Reduction)
### Module Declaration

```verilog
module top_module (
    input [7:0] in,
    output parity); 

endmodule
```

이번 문제는 패리티 검사 문제입니다.

8비트 바이트에 대해 패리티 비트를 계산합니다.

패리티 비티는 8개의 모든 데이터 비트의 XOR에 해당하는 "짝수" 패리티를 사용합니다.


```verilog
module top_module (
    input [7:0] in,
    output parity); 

assign parity = ^in;

endmodule
```


## 2.5.3. Reduction : Even wider gates (Gates100)
### Module Declaration

```verilog
module top_module( 
    input [99:0] in,
    output out_and,
    output out_or,
    output out_xor 
);

endmodule
```

이 문제는 다음을 해결해야합니다.

- out_and: output of a 100-input AND gate.
- out_or: output of a 100-input OR gate.
- out_xor: output of a 100-input XOR gate.

```verilog
module top_module( 
    input [99:0] in,
    output out_and,
    output out_or,
    output out_xor 
);

assign out_and = &in; 
assign out_or = |in;
assign out_xor = ^in;

endmodule
```



## 2.5.4. Combinational for-loop: Vecetor reversal 2 (Vector100r)
### Module Declaration

```verilog
module top_module( 
    input [99:0] in,
    output [99:0] out
);

endmodule
```

이번 문제는 100비트 입력 벡터 [99:0]이 주어지면 비트 순서를 반대로 합니다.

힌트로는 for 루프를 사용하라고 합니다.

```verilog
module top_module( 
    input [99:0] in,
    output [99:0] out
);

genvar i;

generate
    for(i=0; i<100; i= i+1) begin : gen
 // for (i = 0; i<$bits(out); i++) begin
        assign out[i] = in[99-i];
    end   

endgenerate

endmodule

//always@(*)
/*
module top_module( 
    input [99:0] in,
    output reg [99:0] out
);
    integer i;
    always @(*) begin
    out = 0;
        for ( i = 0; i < 100; i = i + 1) begin
            out[i] = in[99-i]; // 비트 순서를 반대로 할당
        end
    end
endmodule
*/
```







## 2.5.5. Combinational for-loop : 255-bit population count (Popcount255)
### Module Declaration
✯✯✯✰✰

```verilog
module top_module( 
    input [254:0] in,
    output [7:0] out );

endmodule


```

이번 문제는 `population count` 에 대해 알아갑니다.

이는 입력 벡터에서 1의 개수를 카운팅하는 회로를 구축해야합니다.


```verilog

module top_module( 
    input [254:0] in,
    output [7:0] out );

    integer i;

    always @(*) begin
    out = 0; // 래치 방지 
        for(i = 0; i < 255; i = i + 1) begin
            out = out + in[i];
        end
    end
endmodule

```

```verilog
//gen ver 

module top_module( 
    input [254:0] in,
    output [7:0] out
);
    wire [7:0] sum [0:254]; 
    
    generate
        genvar i;
        for(i=0; i<255; i=i+1) begin : popcount
            if(i == 0) begin
                assign sum[i] = in[i]; // 초기값 설정
            end
            else begin
                assign sum[i] = sum[i-1] + in[i]; // 누적 합산
            end
        end
    endgenerate
    
    assign out = sum[254]; // 최종 결과
endmodule

```

`input` 의 크기와 `output` 의 크기가 다르기 때문에 `wire` 를 배열로 선언하여 진행을 하였다.

누가봐도 이번은 `always@(*)` 가 효율적인 것 같다.



## 2.5.6. Generate for-loop: 100-bit binary adder 2 (Adder100i)
### Module Declaration 
✯✯✯✰✰

```verilog
module top_module( 
    input [99:0] a, b,
    input cin,
    output [99:0] cout,
    output [99:0] sum );

endmodule



```

이번 문제는 `Full adder` 를 인스턴스화하여 100비트 이진 리플 캐리 가산기를 제작합니다.

`cout[99]` 는 마지막 전체 가산기의 마지막 캐리 아웃입니다.


```verilog
module top_module( 
    input [99:0] a, b,
    input cin,
    output [99:0] cout,
    output [99:0] sum );


    genvar i;

    generate
        for (i = 0; i<100; i++ ) begin: fa_100
            if(i==0) begin
                assign sum[i] = a[i] ^ b[i] ^ cin;
                assign cout[i] = a[i] & b[i] | cin & (a[i]|b[i]);
            end else begin
                assign sum[i] = a[i] ^ b[i] ^ cout[i-1];
                assign cout[i] = ((a[i] & b[i]) | (b[i] & cout[i-1]) | (cout[i-1] &a[i]));
            end
    end
    endgenerate

endmodule

```

## 2.5.7. Generate for-loop: 100- digit BCD adder (Bcdadd100)
### Module Declaration

```verilog
// synthesis verilog_input_version verilog_2001
module top_module( 
    input [399:0] a, b,
    input cin,
    output cout,
    output [399:0] sum );

endmodule

```

이번 문제는 BCD 한 자리 숫자 덧셈기 bcd_fadd가 제공되며, 이 덧셈기는 두 개의 BCD 숫자와 캐리인을 더하고 합계와 캐리인을 생성합니다.



```verilog
module top_module( 
    input [399:0] a, b,
    input cin,
    output cout,
    output [399:0] sum );

    wire [99:0] w_cout;

    genvar i;

    generate
        for(i=0; i<400; i=i+4) begin : bcd_fa
            if(i==0) begin
                bcd_fadd u_bcd_fadd0(a[i+3:i],b[i+3:i],cin,w_cout[0],sum[i+3:i]);
            end else begin
                bcd_fadd u_bcd_fadd(a[i+3:i],b[i+3:i],w_cout[i/4-1],w_cout[i/4],sum[i+3:i]);
            end
        end
    endgenerate

    assign cout = w_cout[99];

endmodule
```



#### Genvar 위치

오늘 문제를 풀어 보면서 `genvar`의 위치가 `generate` 블록 내부에 선언을 하는 방식과 밖에 선언하는 방식을 모두 사용하였는데 모두 정상적으로 작동하는 것을 확인했습니다.

**Verilog에서 genvar 선언 위치**
genvar는 generate 블록 내부 또는 모듈 스코프에서 선언할 수 있습니다.

두 방식 모두 허용되지만, 사용하는 위치에 따라 설계의 가독성과 유지보수성이 달라질 수 있습니다. 

아래는 각각의 방식과 권장 사항입니다.

1. genvar를 generate 블록 내부에 선언

    - 특징
        - genvar를 generate 블록 내부에서 선언하면 해당 변수는 generate 블록에만 국한됩니다.

        - 다른 곳에서 genvar를 참조할 수 없으므로, 로컬 변수처럼 동작합니다.

    - 장점
        - genvar가 generate 블록 내부에서만 사용되므로, 설계의 캡슐화가 향상됩니다.

        - 가독성이 좋으며, 작은 규모의 설계에서 적합합니다.


2. genvar를 모듈 스코프에서 선언

    - 특징
        - genvar를 모듈 스코프에서 선언하면 해당 변수는 모듈 전체에서 참조할 수 있습니다.

        - 여러 generate 블록이 동일한 genvar를 공유할 수 있습니다.

    - 장점
        - 동일한 genvar를 여러 generate 블록에서 사용할 때 유용합니다.

        - 대규모 설계나 복잡한 구조에서는 효율적입니다.

3. 권장 사항
    - 작은 규모의 설계에서는 generate 블록 내부에 genvar를 선언하는 것이 가독성과 유지보수성 측면에서 더 적합합니다.

    - 복잡한 설계에서는 모듈 스코프에 선언하여 여러 generate 블록 간에 공유할 수 있도록 하는 것이 좋습니다.

4. 주의 사항
    - genvar는 Verilog의 정적 변수로, 컴파일 시 결정됩니다. 따라서 동적 변수처럼 사용할 수 없습니다.

    - integer와 혼동하지 않도록 주의하세요. integer는 런타임 변수로 사용되며, 동적 계산이 가능합니다.

---