TimeQuest Timing Analyzer report for cpu_tb
Thu Dec 08 15:18:32 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Slow 1200mV 0C Model Metastability Report
 31. Fast 1200mV 0C Model Setup Summary
 32. Fast 1200mV 0C Model Hold Summary
 33. Fast 1200mV 0C Model Recovery Summary
 34. Fast 1200mV 0C Model Removal Summary
 35. Fast 1200mV 0C Model Minimum Pulse Width Summary
 36. Fast 1200mV 0C Model Setup: 'clk'
 37. Fast 1200mV 0C Model Hold: 'clk'
 38. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Fast 1200mV 0C Model Metastability Report
 42. Multicorner Timing Analysis Summary
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; cpu_tb                                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; cpu_tb.sdc    ; OK     ; Thu Dec 08 15:18:30 2016 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 105.88 MHz ; 105.88 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.555 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.306 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.629 ; 0.000                             ;
+-------+-------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                      ;
+-------+--------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.555 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.120     ; 9.323      ;
; 0.556 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.120     ; 9.322      ;
; 0.690 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.110     ; 9.198      ;
; 0.724 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.110     ; 9.164      ;
; 0.735 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.120     ; 9.143      ;
; 0.743 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.120     ; 9.135      ;
; 0.819 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.110     ; 9.069      ;
; 0.848 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.120     ; 9.030      ;
; 0.909 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.120     ; 8.969      ;
; 0.951 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.112     ; 8.935      ;
; 0.953 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.111     ; 8.934      ;
; 0.955 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.111     ; 8.932      ;
; 0.969 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.110     ; 8.919      ;
; 0.985 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.112     ; 8.901      ;
; 0.989 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.110     ; 8.899      ;
; 0.995 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.124     ; 8.879      ;
; 0.996 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.124     ; 8.878      ;
; 1.002 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.111     ; 8.885      ;
; 1.033 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.124     ; 8.841      ;
; 1.048 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.136     ; 8.814      ;
; 1.049 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.136     ; 8.813      ;
; 1.061 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.136     ; 8.801      ;
; 1.070 ; cpu:mips1|regr:reg_wrreg_s4|out[3]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.119     ; 8.809      ;
; 1.079 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.104     ; 8.815      ;
; 1.080 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.112     ; 8.806      ;
; 1.080 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.104     ; 8.814      ;
; 1.082 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.111     ; 8.805      ;
; 1.115 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.075     ; 8.808      ;
; 1.136 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.120     ; 8.742      ;
; 1.149 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.075     ; 8.774      ;
; 1.150 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.113     ; 8.735      ;
; 1.155 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.124     ; 8.719      ;
; 1.165 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.103     ; 8.730      ;
; 1.165 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.110     ; 8.723      ;
; 1.166 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.103     ; 8.729      ;
; 1.178 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.111     ; 8.709      ;
; 1.183 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.136     ; 8.679      ;
; 1.184 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.113     ; 8.701      ;
; 1.187 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.106     ; 8.705      ;
; 1.188 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.106     ; 8.704      ;
; 1.195 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.106     ; 8.697      ;
; 1.209 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.124     ; 8.665      ;
; 1.224 ; cpu:mips1|regr:reg_wrreg_s4|out[3]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.109     ; 8.665      ;
; 1.230 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.112     ; 8.656      ;
; 1.232 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.111     ; 8.655      ;
; 1.236 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.069     ; 8.693      ;
; 1.237 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.136     ; 8.625      ;
; 1.244 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.075     ; 8.679      ;
; 1.250 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.112     ; 8.636      ;
; 1.259 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.104     ; 8.635      ;
; 1.267 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.104     ; 8.627      ;
; 1.270 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.069     ; 8.659      ;
; 1.279 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.113     ; 8.606      ;
; 1.282 ; cpu:mips1|regr:reg_wrreg|out[3]      ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.120     ; 8.596      ;
; 1.288 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.124     ; 8.586      ;
; 1.290 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.105     ; 8.603      ;
; 1.317 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.106     ; 8.575      ;
; 1.324 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.105     ; 8.569      ;
; 1.333 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.136     ; 8.529      ;
; 1.345 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.103     ; 8.550      ;
; 1.350 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.110     ; 8.538      ;
; 1.353 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.103     ; 8.542      ;
; 1.364 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[17] ; clk          ; clk         ; 10.000       ; -0.118     ; 8.516      ;
; 1.365 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.069     ; 8.564      ;
; 1.371 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.106     ; 8.521      ;
; 1.372 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.104     ; 8.522      ;
; 1.375 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[15] ; clk          ; clk         ; 10.000       ; -0.094     ; 8.529      ;
; 1.386 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[16] ; clk          ; clk         ; 10.000       ; -0.088     ; 8.524      ;
; 1.394 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.075     ; 8.529      ;
; 1.398 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[17] ; clk          ; clk         ; 10.000       ; -0.118     ; 8.482      ;
; 1.408 ; cpu:mips1|regr:reg_wrreg|out[3]      ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.110     ; 8.480      ;
; 1.409 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[15] ; clk          ; clk         ; 10.000       ; -0.094     ; 8.495      ;
; 1.414 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.075     ; 8.509      ;
; 1.414 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.069     ; 8.515      ;
; 1.414 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.105     ; 8.479      ;
; 1.419 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.105     ; 8.474      ;
; 1.419 ; cpu:mips1|regr:reg_s2_seimm|out[0]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.087     ; 8.492      ;
; 1.420 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[16] ; clk          ; clk         ; 10.000       ; -0.088     ; 8.490      ;
; 1.422 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[19] ; clk          ; clk         ; 10.000       ; -0.086     ; 8.490      ;
; 1.423 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[19] ; clk          ; clk         ; 10.000       ; -0.086     ; 8.489      ;
; 1.426 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.112     ; 8.460      ;
; 1.429 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.113     ; 8.456      ;
; 1.433 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.104     ; 8.461      ;
; 1.449 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.113     ; 8.436      ;
; 1.458 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.103     ; 8.437      ;
; 1.467 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.106     ; 8.425      ;
; 1.470 ; cpu:mips1|regr:reg_wrreg_s4|out[3]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.110     ; 8.418      ;
; 1.470 ; cpu:mips1|regr:regr_s2_rs|out[5]     ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.109     ; 8.419      ;
; 1.475 ; cpu:mips1|regr:reg_s2_control|out[0] ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.110     ; 8.413      ;
; 1.477 ; cpu:mips1|regr:reg_s2_seimm|out[0]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.125     ; 8.396      ;
; 1.485 ; cpu:mips1|regr:reg_wrreg_s4|out[3]   ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.111     ; 8.402      ;
; 1.486 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[10] ; clk          ; clk         ; 10.000       ; -0.092     ; 8.420      ;
; 1.493 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[17] ; clk          ; clk         ; 10.000       ; -0.118     ; 8.387      ;
; 1.497 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.111     ; 8.390      ;
; 1.504 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[15] ; clk          ; clk         ; 10.000       ; -0.094     ; 8.400      ;
; 1.508 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[13] ; clk          ; clk         ; 10.000       ; -0.082     ; 8.408      ;
; 1.510 ; cpu:mips1|regr:reg_wrreg_s4|out[3]   ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.123     ; 8.365      ;
; 1.511 ; cpu:mips1|regr:reg_wrreg|out[3]      ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.111     ; 8.376      ;
; 1.515 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.069     ; 8.414      ;
; 1.515 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[16] ; clk          ; clk         ; 10.000       ; -0.088     ; 8.395      ;
+-------+--------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                 ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.306 ; cpu:mips1|regr:reg_alurslt_s4|out[6]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.437      ; 0.965      ;
; 0.377 ; cpu:mips1|regr:reg_alurslt_s4|out[15]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.040      ;
; 0.386 ; cpu:mips1|regr:reg_alurslt_s4|out[10]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.444      ; 1.052      ;
; 0.387 ; cpu:mips1|regr:reg_alurslt_s4|out[16]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.049      ;
; 0.429 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[13] ; cpu:mips1|regr:reg_s2_mem|out[94]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[27] ; cpu:mips1|regr:reg_s2_mem|out[16]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.695      ;
; 0.430 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[14] ; cpu:mips1|regr:reg_s2_mem|out[93]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[18] ; cpu:mips1|regr:reg_s2_mem|out[89]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[24] ; cpu:mips1|regr:reg_s2_mem|out[19]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.695      ;
; 0.430 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[26] ; cpu:mips1|regr:reg_s2_mem|out[49]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[27] ; cpu:mips1|regr:reg_s2_mem|out[80]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.695      ;
; 0.431 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[17] ; cpu:mips1|regr:reg_s2_mem|out[90]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.697      ;
; 0.431 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[21] ; cpu:mips1|regr:reg_s2_mem|out[86]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[23] ; cpu:mips1|regr:reg_s2_mem|out[52]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[24] ; cpu:mips1|regr:reg_s2_mem|out[51]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.697      ;
; 0.431 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[25] ; cpu:mips1|regr:reg_s2_mem|out[50]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.697      ;
; 0.431 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[12] ; cpu:mips1|regr:reg_s2_mem|out[95]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.696      ;
; 0.431 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.696      ;
; 0.432 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[25] ; cpu:mips1|regr:reg_s2_mem|out[18]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.697      ;
; 0.433 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[15] ; cpu:mips1|regr:reg_s2_mem|out[28]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.698      ;
; 0.466 ; cpu:mips1|regr:reg_s2_control|out[0]      ; cpu:mips1|regr:reg_wrreg|out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.732      ;
; 0.492 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]        ; cpu:mips1|regr:reg_wrreg|out[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.497 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[4]                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.762      ;
; 0.505 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[2]                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.770      ;
; 0.569 ; cpu:mips1|regr:reg_alurslt_s4|out[31]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.439      ; 1.230      ;
; 0.622 ; cpu:mips1|regr:reg_alurslt|out[12]        ; cpu:mips1|regr:reg_alurslt_s4|out[12]                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.888      ;
; 0.622 ; cpu:mips1|regr:reg_alurslt|out[14]        ; cpu:mips1|regr:reg_alurslt_s4|out[14]                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.888      ;
; 0.623 ; cpu:mips1|regr:reg_alurslt|out[20]        ; cpu:mips1|regr:reg_alurslt_s4|out[20]                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.888      ;
; 0.623 ; cpu:mips1|regr:reg_alurslt|out[9]         ; cpu:mips1|regr:reg_alurslt_s4|out[9]                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.889      ;
; 0.627 ; cpu:mips1|regr:reg_alurslt|out[11]        ; cpu:mips1|regr:reg_alurslt_s4|out[11]                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.893      ;
; 0.627 ; cpu:mips1|regr:reg_alurslt|out[6]         ; cpu:mips1|regr:reg_alurslt_s4|out[6]                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.892      ;
; 0.629 ; cpu:mips1|regr:reg_alurslt|out[19]        ; cpu:mips1|regr:reg_alurslt_s4|out[19]                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.895      ;
; 0.630 ; cpu:mips1|regr:reg_alurslt|out[22]        ; cpu:mips1|regr:reg_alurslt_s4|out[22]                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.895      ;
; 0.630 ; cpu:mips1|regr:reg_alurslt|out[16]        ; cpu:mips1|regr:reg_alurslt_s4|out[16]                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.896      ;
; 0.630 ; cpu:mips1|regr:reg_alurslt|out[3]         ; cpu:mips1|regr:reg_alurslt_s4|out[3]                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.896      ;
; 0.631 ; cpu:mips1|regr:reg_alurslt|out[29]        ; cpu:mips1|regr:reg_alurslt_s4|out[29]                                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 0.895      ;
; 0.632 ; cpu:mips1|regr:reg_alurslt|out[15]        ; cpu:mips1|regr:reg_alurslt_s4|out[15]                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.897      ;
; 0.632 ; cpu:mips1|regr:reg_alurslt|out[13]        ; cpu:mips1|regr:reg_alurslt_s4|out[13]                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.898      ;
; 0.632 ; cpu:mips1|regr:reg_wrreg|out[0]           ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.898      ;
; 0.633 ; cpu:mips1|regr:reg_alurslt|out[30]        ; cpu:mips1|regr:reg_alurslt_s4|out[30]                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.898      ;
; 0.633 ; cpu:mips1|regr:reg_alurslt|out[27]        ; cpu:mips1|regr:reg_alurslt_s4|out[27]                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.899      ;
; 0.633 ; cpu:mips1|regr:reg_alurslt|out[17]        ; cpu:mips1|regr:reg_alurslt_s4|out[17]                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.898      ;
; 0.634 ; cpu:mips1|regr:reg_alurslt|out[4]         ; cpu:mips1|regr:reg_alurslt_s4|out[4]                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.900      ;
; 0.635 ; cpu:mips1|regr:reg_alurslt|out[18]        ; cpu:mips1|regr:reg_alurslt_s4|out[18]                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.901      ;
; 0.636 ; cpu:mips1|regr:reg_alurslt|out[10]        ; cpu:mips1|regr:reg_alurslt_s4|out[10]                                                                   ; clk          ; clk         ; 0.000        ; 0.079      ; 0.901      ;
; 0.636 ; cpu:mips1|regr:reg_wrreg|out[1]           ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.902      ;
; 0.637 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[26] ; cpu:mips1|regr:reg_s2_mem|out[17]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.902      ;
; 0.637 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[39] ; cpu:mips1|regr:reg_s2_mem|out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.903      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[20] ; cpu:mips1|regr:reg_s2_mem|out[23]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[23] ; cpu:mips1|regr:reg_s2_mem|out[84]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[27] ; cpu:mips1|regr:reg_s2_mem|out[48]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.904      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[28] ; cpu:mips1|regr:reg_s2_mem|out[79]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[30] ; cpu:mips1|regr:reg_s2_mem|out[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.904      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[30] ; cpu:mips1|regr:reg_s2_mem|out[77]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[32] ; cpu:mips1|regr:reg_s2_mem|out[75]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[36] ; cpu:mips1|regr:reg_s2_mem|out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.904      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[36] ; cpu:mips1|regr:reg_s2_mem|out[71]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[31] ; cpu:mips1|regr:reg_s2_mem|out[44]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[37] ; cpu:mips1|regr:reg_s2_mem|out[38]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[39] ; cpu:mips1|regr:reg_s2_mem|out[68]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.638 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[40] ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.639 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[42] ; cpu:mips1|regr:reg_s2_mem|out[65]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[66]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[12] ; cpu:mips1|regr:reg_s2_mem|out[63]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.904      ;
; 0.639 ; cpu:mips1|regr:reg_alurslt_s4|out[20]     ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[23]                                                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.904      ;
; 0.639 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[38] ; cpu:mips1|regr:reg_s2_mem|out[37]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.905      ;
; 0.639 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[34] ; cpu:mips1|regr:reg_s2_mem|out[41]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.904      ;
; 0.640 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[14] ; cpu:mips1|regr:reg_s2_mem|out[61]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.905      ;
; 0.640 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[18] ; cpu:mips1|regr:reg_s2_mem|out[57]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.905      ;
; 0.640 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[19] ; cpu:mips1|regr:reg_s2_mem|out[56]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.905      ;
; 0.640 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[24] ; cpu:mips1|regr:reg_s2_mem|out[83]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.905      ;
; 0.640 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[29] ; cpu:mips1|regr:reg_s2_mem|out[78]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.905      ;
; 0.640 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[33] ; cpu:mips1|regr:reg_s2_mem|out[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.906      ;
; 0.640 ; cpu:mips1|regr:reg_alurslt|out[28]        ; cpu:mips1|regr:reg_alurslt_s4|out[28]                                                                   ; clk          ; clk         ; 0.000        ; 0.078      ; 0.904      ;
; 0.640 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[32] ; cpu:mips1|regr:reg_s2_mem|out[43]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.905      ;
; 0.640 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[34] ; cpu:mips1|regr:reg_s2_mem|out[73]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.905      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11] ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[16] ; cpu:mips1|regr:reg_s2_mem|out[27]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[16] ; cpu:mips1|regr:reg_s2_mem|out[91]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.907      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[17] ; cpu:mips1|regr:reg_s2_mem|out[26]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[19] ; cpu:mips1|regr:reg_s2_mem|out[24]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[19] ; cpu:mips1|regr:reg_s2_mem|out[88]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.907      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[20] ; cpu:mips1|regr:reg_s2_mem|out[55]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[20] ; cpu:mips1|regr:reg_s2_mem|out[87]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[22] ; cpu:mips1|regr:reg_s2_mem|out[21]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[22] ; cpu:mips1|regr:reg_s2_mem|out[53]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[22] ; cpu:mips1|regr:reg_s2_mem|out[85]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[28] ; cpu:mips1|regr:reg_s2_mem|out[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.907      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[28] ; cpu:mips1|regr:reg_s2_mem|out[47]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.907      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[29] ; cpu:mips1|regr:reg_s2_mem|out[46]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.907      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[29] ; cpu:mips1|regr:reg_s2_mem|out[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.907      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[35] ; cpu:mips1|regr:reg_s2_mem|out[72]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[37] ; cpu:mips1|regr:reg_s2_mem|out[6]                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[42] ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[12] ; cpu:mips1|regr:reg_s2_mem|out[31]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[13] ; cpu:mips1|regr:reg_s2_mem|out[30]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[15] ; cpu:mips1|regr:reg_s2_mem|out[92]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[37] ; cpu:mips1|regr:reg_s2_mem|out[70]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.641 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[38] ; cpu:mips1|regr:reg_s2_mem|out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.642 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.907      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                        ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; 4.629 ; 4.864        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.630 ; 4.865        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.630 ; 4.865        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.630 ; 4.865        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.631 ; 4.866        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.631 ; 4.866        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.632 ; 4.867        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.632 ; 4.867        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.633 ; 4.868        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.633 ; 4.868        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.633 ; 4.868        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.635 ; 4.870        ; 0.235          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[20]                                                                    ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[28]                                                                    ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[20]                                                                       ;
; 4.756 ; 4.944        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[28]                                                                       ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][0]                                                                           ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][1]                                                                           ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][2]                                                                           ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[3][3]                                                                           ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][0]                                                                           ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][1]                                                                           ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][2]                                                                           ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[8][3]                                                                           ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][0]                                                                           ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][1]                                                                           ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][2]                                                                           ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem[9][3]                                                                           ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[12]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[15]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[20]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[21]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[22]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[23]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[24]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[25]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[26]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[34]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[35]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[37]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[38]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[39]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[11]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[12]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[13]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[14]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[17]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[18]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[20]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[23]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[26]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[34]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[38]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[40]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[41]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[42]                                                                ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[10]                                                                    ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[14]                                                                    ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[15]                                                                    ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[17]                                                                    ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[22]                                                                    ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[23]                                                                    ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[26]                                                                    ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[27]                                                                    ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[4]                                                                     ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[5]                                                                     ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[7]                                                                     ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[8]                                                                     ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[9]                                                                     ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[10]                                                                       ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[14]                                                                       ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[15]                                                                       ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[17]                                                                       ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[22]                                                                       ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[23]                                                                       ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[25]                                                                       ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[26]                                                                       ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[27]                                                                       ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[31]                                                                       ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[4]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[9]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[0]                                                                         ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[17]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                         ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[20]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[23]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[25]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[26]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[29]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                         ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[30]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[31]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                         ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[5]                                                                         ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[68]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[69]                                                                        ;
; 4.757 ; 4.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[70]                                                                        ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out1[*]   ; clk        ; 10.745 ; 10.786 ; Rise       ; clk             ;
;  out1[0]  ; clk        ; 8.003  ; 8.062  ; Rise       ; clk             ;
;  out1[1]  ; clk        ; 10.552 ; 10.356 ; Rise       ; clk             ;
;  out1[2]  ; clk        ; 10.536 ; 10.344 ; Rise       ; clk             ;
;  out1[3]  ; clk        ; 10.708 ; 10.711 ; Rise       ; clk             ;
;  out1[4]  ; clk        ; 8.917  ; 8.902  ; Rise       ; clk             ;
;  out1[5]  ; clk        ; 9.107  ; 9.066  ; Rise       ; clk             ;
;  out1[6]  ; clk        ; 8.157  ; 8.165  ; Rise       ; clk             ;
;  out1[7]  ; clk        ; 8.728  ; 8.697  ; Rise       ; clk             ;
;  out1[8]  ; clk        ; 8.220  ; 8.144  ; Rise       ; clk             ;
;  out1[9]  ; clk        ; 10.745 ; 10.786 ; Rise       ; clk             ;
;  out1[10] ; clk        ; 7.943  ; 7.881  ; Rise       ; clk             ;
;  out1[11] ; clk        ; 8.140  ; 8.114  ; Rise       ; clk             ;
;  out1[12] ; clk        ; 8.047  ; 7.998  ; Rise       ; clk             ;
;  out1[13] ; clk        ; 7.686  ; 7.644  ; Rise       ; clk             ;
;  out1[14] ; clk        ; 8.368  ; 8.329  ; Rise       ; clk             ;
;  out1[15] ; clk        ; 9.425  ; 9.484  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out1[*]   ; clk        ; 7.424  ; 7.383  ; Rise       ; clk             ;
;  out1[0]  ; clk        ; 7.731  ; 7.786  ; Rise       ; clk             ;
;  out1[1]  ; clk        ; 10.175 ; 9.985  ; Rise       ; clk             ;
;  out1[2]  ; clk        ; 10.160 ; 9.974  ; Rise       ; clk             ;
;  out1[3]  ; clk        ; 10.325 ; 10.326 ; Rise       ; clk             ;
;  out1[4]  ; clk        ; 8.606  ; 8.589  ; Rise       ; clk             ;
;  out1[5]  ; clk        ; 8.788  ; 8.747  ; Rise       ; clk             ;
;  out1[6]  ; clk        ; 7.877  ; 7.883  ; Rise       ; clk             ;
;  out1[7]  ; clk        ; 8.425  ; 8.393  ; Rise       ; clk             ;
;  out1[8]  ; clk        ; 7.936  ; 7.862  ; Rise       ; clk             ;
;  out1[9]  ; clk        ; 10.415 ; 10.457 ; Rise       ; clk             ;
;  out1[10] ; clk        ; 7.670  ; 7.609  ; Rise       ; clk             ;
;  out1[11] ; clk        ; 7.860  ; 7.834  ; Rise       ; clk             ;
;  out1[12] ; clk        ; 7.772  ; 7.724  ; Rise       ; clk             ;
;  out1[13] ; clk        ; 7.424  ; 7.383  ; Rise       ; clk             ;
;  out1[14] ; clk        ; 8.080  ; 8.041  ; Rise       ; clk             ;
;  out1[15] ; clk        ; 9.148  ; 9.208  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 116.65 MHz ; 116.65 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.427 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.307 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.647 ; 0.000                            ;
+-------+-------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.427 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.107     ; 8.465      ;
; 1.430 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.107     ; 8.462      ;
; 1.572 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.107     ; 8.320      ;
; 1.588 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.107     ; 8.304      ;
; 1.650 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.101     ; 8.248      ;
; 1.675 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.101     ; 8.223      ;
; 1.686 ; cpu:mips1|regr:reg_wrreg_s4|out[0] ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.107     ; 8.206      ;
; 1.724 ; cpu:mips1|regr:reg_wrreg|out[1]    ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.107     ; 8.168      ;
; 1.762 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.111     ; 8.126      ;
; 1.763 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.101     ; 8.135      ;
; 1.765 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.111     ; 8.123      ;
; 1.788 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.102     ; 8.109      ;
; 1.791 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.102     ; 8.106      ;
; 1.807 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.102     ; 8.090      ;
; 1.823 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.101     ; 8.075      ;
; 1.828 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.126     ; 8.045      ;
; 1.831 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.126     ; 8.042      ;
; 1.860 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.096     ; 8.043      ;
; 1.863 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.096     ; 8.040      ;
; 1.870 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.111     ; 8.018      ;
; 1.899 ; cpu:mips1|regr:reg_wrreg_s4|out[0] ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.101     ; 7.999      ;
; 1.901 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.100     ; 7.998      ;
; 1.902 ; cpu:mips1|regr:reg_wrreg_s4|out[3] ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.107     ; 7.990      ;
; 1.922 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.096     ; 7.981      ;
; 1.923 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.111     ; 7.965      ;
; 1.925 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.096     ; 7.978      ;
; 1.926 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.100     ; 7.973      ;
; 1.936 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.126     ; 7.937      ;
; 1.949 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.099     ; 7.951      ;
; 1.949 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.102     ; 7.948      ;
; 1.952 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.099     ; 7.948      ;
; 1.959 ; cpu:mips1|regr:reg_wrreg|out[1]    ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.102     ; 7.938      ;
; 1.966 ; cpu:mips1|regr:reg_s2_rt_rd|out[8] ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.107     ; 7.926      ;
; 1.975 ; cpu:mips1|regr:reg_wrreg|out[1]    ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.101     ; 7.923      ;
; 1.980 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.101     ; 7.918      ;
; 1.983 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.101     ; 7.915      ;
; 1.989 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.126     ; 7.884      ;
; 2.005 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.096     ; 7.898      ;
; 2.014 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.100     ; 7.885      ;
; 2.019 ; cpu:mips1|regr:reg_wrreg|out[1]    ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.111     ; 7.869      ;
; 2.021 ; cpu:mips1|regr:reg_wrreg_s4|out[0] ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.111     ; 7.867      ;
; 2.021 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.096     ; 7.882      ;
; 2.024 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.066     ; 7.909      ;
; 2.031 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.066     ; 7.902      ;
; 2.047 ; cpu:mips1|regr:reg_wrreg_s4|out[0] ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.102     ; 7.850      ;
; 2.057 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.099     ; 7.843      ;
; 2.063 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.100     ; 7.836      ;
; 2.067 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.096     ; 7.836      ;
; 2.068 ; cpu:mips1|regr:reg_wrreg|out[3]    ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.107     ; 7.824      ;
; 2.077 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.097     ; 7.825      ;
; 2.080 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.097     ; 7.822      ;
; 2.083 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.096     ; 7.820      ;
; 2.085 ; cpu:mips1|regr:reg_wrreg|out[1]    ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.126     ; 7.788      ;
; 2.087 ; cpu:mips1|regr:reg_wrreg_s4|out[0] ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.126     ; 7.786      ;
; 2.095 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.060     ; 7.844      ;
; 2.098 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.060     ; 7.841      ;
; 2.110 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.099     ; 7.790      ;
; 2.110 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.097     ; 7.792      ;
; 2.116 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.101     ; 7.782      ;
; 2.119 ; cpu:mips1|regr:reg_wrreg_s4|out[0] ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.096     ; 7.784      ;
; 2.125 ; cpu:mips1|regr:reg_wrreg_s4|out[3] ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.101     ; 7.773      ;
; 2.128 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.060     ; 7.811      ;
; 2.137 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.066     ; 7.796      ;
; 2.150 ; cpu:mips1|regr:reg_wrreg_s4|out[0] ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.100     ; 7.749      ;
; 2.152 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[17] ; clk          ; clk         ; 10.000       ; -0.105     ; 7.742      ;
; 2.155 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[17] ; clk          ; clk         ; 10.000       ; -0.105     ; 7.739      ;
; 2.157 ; cpu:mips1|regr:reg_wrreg|out[1]    ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.096     ; 7.746      ;
; 2.159 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[19] ; clk          ; clk         ; 10.000       ; -0.077     ; 7.763      ;
; 2.162 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[19] ; clk          ; clk         ; 10.000       ; -0.077     ; 7.760      ;
; 2.176 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.066     ; 7.757      ;
; 2.181 ; cpu:mips1|regr:reg_wrreg_s4|out[0] ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.096     ; 7.722      ;
; 2.198 ; cpu:mips1|regr:reg_wrreg|out[3]    ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.101     ; 7.700      ;
; 2.202 ; cpu:mips1|regr:reg_s2_seimm|out[0] ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.078     ; 7.719      ;
; 2.206 ; cpu:mips1|regr:reg_wrreg|out[1]    ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.099     ; 7.694      ;
; 2.208 ; cpu:mips1|regr:reg_wrreg_s4|out[0] ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.099     ; 7.692      ;
; 2.215 ; cpu:mips1|regr:reg_wrreg|out[1]    ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.100     ; 7.684      ;
; 2.217 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[16] ; clk          ; clk         ; 10.000       ; -0.078     ; 7.704      ;
; 2.218 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.101     ; 7.680      ;
; 2.219 ; cpu:mips1|regr:reg_wrreg|out[1]    ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.096     ; 7.684      ;
; 2.220 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[16] ; clk          ; clk         ; 10.000       ; -0.078     ; 7.701      ;
; 2.227 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[15] ; clk          ; clk         ; 10.000       ; -0.085     ; 7.687      ;
; 2.237 ; cpu:mips1|regr:reg_wrreg_s4|out[3] ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.111     ; 7.651      ;
; 2.238 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.097     ; 7.664      ;
; 2.239 ; cpu:mips1|regr:reg_wrreg_s4|out[0] ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.101     ; 7.659      ;
; 2.246 ; cpu:mips1|regr:reg_s2_rt_rd|out[8] ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.101     ; 7.652      ;
; 2.252 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[15] ; clk          ; clk         ; 10.000       ; -0.085     ; 7.662      ;
; 2.256 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.060     ; 7.683      ;
; 2.262 ; cpu:mips1|regr:reg_s2_rt_rd|out[5] ; cpu:mips1|regr:reg_alurslt|out[21] ; clk          ; clk         ; 10.000       ; -0.106     ; 7.631      ;
; 2.262 ; cpu:mips1|regr:reg_wrreg|out[1]    ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.097     ; 7.640      ;
; 2.263 ; cpu:mips1|regr:reg_wrreg_s4|out[3] ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.102     ; 7.634      ;
; 2.265 ; cpu:mips1|regr:reg_s2_rt_rd|out[6] ; cpu:mips1|regr:reg_alurslt|out[21] ; clk          ; clk         ; 10.000       ; -0.106     ; 7.628      ;
; 2.273 ; cpu:mips1|regr:reg_wrreg_s4|out[0] ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.066     ; 7.660      ;
; 2.275 ; cpu:mips1|regr:regr_s2_rs|out[5]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.101     ; 7.623      ;
; 2.280 ; cpu:mips1|regr:reg_wrreg|out[1]    ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.060     ; 7.659      ;
; 2.297 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[17] ; clk          ; clk         ; 10.000       ; -0.105     ; 7.597      ;
; 2.301 ; cpu:mips1|regr:reg_s2_rt_rd|out[8] ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.111     ; 7.587      ;
; 2.303 ; cpu:mips1|regr:reg_wrreg_s4|out[3] ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.126     ; 7.570      ;
; 2.304 ; cpu:mips1|regr:reg_wrreg|out[0]    ; cpu:mips1|regr:reg_alurslt|out[19] ; clk          ; clk         ; 10.000       ; -0.077     ; 7.618      ;
; 2.313 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[17] ; clk          ; clk         ; 10.000       ; -0.105     ; 7.581      ;
; 2.320 ; cpu:mips1|regr:reg_wrreg_s4|out[1] ; cpu:mips1|regr:reg_alurslt|out[19] ; clk          ; clk         ; 10.000       ; -0.077     ; 7.602      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                  ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.307 ; cpu:mips1|regr:reg_alurslt_s4|out[6]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 0.897      ;
; 0.376 ; cpu:mips1|regr:reg_alurslt_s4|out[15]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.393      ; 0.970      ;
; 0.383 ; cpu:mips1|regr:reg_alurslt_s4|out[10]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.397      ; 0.981      ;
; 0.384 ; cpu:mips1|regr:reg_alurslt_s4|out[16]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.392      ; 0.977      ;
; 0.395 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[27] ; cpu:mips1|regr:reg_s2_mem|out[16]                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.638      ;
; 0.396 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[13] ; cpu:mips1|regr:reg_s2_mem|out[94]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.638      ;
; 0.396 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[27] ; cpu:mips1|regr:reg_s2_mem|out[80]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.638      ;
; 0.397 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[18] ; cpu:mips1|regr:reg_s2_mem|out[89]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[12] ; cpu:mips1|regr:reg_s2_mem|out[95]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.639      ;
; 0.398 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[14] ; cpu:mips1|regr:reg_s2_mem|out[93]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.640      ;
; 0.398 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[21] ; cpu:mips1|regr:reg_s2_mem|out[86]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.640      ;
; 0.398 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[24] ; cpu:mips1|regr:reg_s2_mem|out[19]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.639      ;
; 0.398 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[24] ; cpu:mips1|regr:reg_s2_mem|out[51]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.640      ;
; 0.398 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[26] ; cpu:mips1|regr:reg_s2_mem|out[49]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.640      ;
; 0.399 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[17] ; cpu:mips1|regr:reg_s2_mem|out[90]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.641      ;
; 0.399 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[23] ; cpu:mips1|regr:reg_s2_mem|out[52]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.640      ;
; 0.399 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[25] ; cpu:mips1|regr:reg_s2_mem|out[18]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.640      ;
; 0.399 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[25] ; cpu:mips1|regr:reg_s2_mem|out[50]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.641      ;
; 0.399 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.640      ;
; 0.401 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[15] ; cpu:mips1|regr:reg_s2_mem|out[28]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.642      ;
; 0.422 ; cpu:mips1|regr:reg_s2_control|out[0]      ; cpu:mips1|regr:reg_wrreg|out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.664      ;
; 0.450 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[4]                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.691      ;
; 0.453 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]        ; cpu:mips1|regr:reg_wrreg|out[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.695      ;
; 0.465 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[2]                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.706      ;
; 0.542 ; cpu:mips1|regr:reg_alurslt_s4|out[31]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.390      ; 1.133      ;
; 0.568 ; cpu:mips1|regr:reg_alurslt|out[12]        ; cpu:mips1|regr:reg_alurslt_s4|out[12]                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.810      ;
; 0.568 ; cpu:mips1|regr:reg_alurslt|out[14]        ; cpu:mips1|regr:reg_alurslt_s4|out[14]                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.810      ;
; 0.569 ; cpu:mips1|regr:reg_alurslt|out[20]        ; cpu:mips1|regr:reg_alurslt_s4|out[20]                                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 0.810      ;
; 0.569 ; cpu:mips1|regr:reg_alurslt|out[9]         ; cpu:mips1|regr:reg_alurslt_s4|out[9]                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.811      ;
; 0.573 ; cpu:mips1|regr:reg_alurslt|out[11]        ; cpu:mips1|regr:reg_alurslt_s4|out[11]                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.816      ;
; 0.573 ; cpu:mips1|regr:reg_alurslt|out[6]         ; cpu:mips1|regr:reg_alurslt_s4|out[6]                                                                    ; clk          ; clk         ; 0.000        ; 0.070      ; 0.814      ;
; 0.574 ; cpu:mips1|regr:reg_alurslt|out[19]        ; cpu:mips1|regr:reg_alurslt_s4|out[19]                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.816      ;
; 0.575 ; cpu:mips1|regr:reg_alurslt|out[29]        ; cpu:mips1|regr:reg_alurslt_s4|out[29]                                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 0.816      ;
; 0.575 ; cpu:mips1|regr:reg_alurslt|out[3]         ; cpu:mips1|regr:reg_alurslt_s4|out[3]                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.817      ;
; 0.576 ; cpu:mips1|regr:reg_alurslt|out[22]        ; cpu:mips1|regr:reg_alurslt_s4|out[22]                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.818      ;
; 0.576 ; cpu:mips1|regr:reg_alurslt|out[16]        ; cpu:mips1|regr:reg_alurslt_s4|out[16]                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.818      ;
; 0.576 ; cpu:mips1|regr:reg_alurslt|out[15]        ; cpu:mips1|regr:reg_alurslt_s4|out[15]                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.818      ;
; 0.577 ; cpu:mips1|regr:reg_alurslt|out[27]        ; cpu:mips1|regr:reg_alurslt_s4|out[27]                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.820      ;
; 0.578 ; cpu:mips1|regr:reg_alurslt|out[30]        ; cpu:mips1|regr:reg_alurslt_s4|out[30]                                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 0.819      ;
; 0.578 ; cpu:mips1|regr:reg_wrreg|out[0]           ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.820      ;
; 0.578 ; cpu:mips1|regr:reg_alurslt|out[17]        ; cpu:mips1|regr:reg_alurslt_s4|out[17]                                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 0.819      ;
; 0.579 ; cpu:mips1|regr:reg_alurslt|out[4]         ; cpu:mips1|regr:reg_alurslt_s4|out[4]                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.821      ;
; 0.580 ; cpu:mips1|regr:reg_alurslt|out[10]        ; cpu:mips1|regr:reg_alurslt_s4|out[10]                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.822      ;
; 0.581 ; cpu:mips1|regr:reg_alurslt|out[18]        ; cpu:mips1|regr:reg_alurslt_s4|out[18]                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.824      ;
; 0.581 ; cpu:mips1|regr:reg_alurslt|out[13]        ; cpu:mips1|regr:reg_alurslt_s4|out[13]                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.823      ;
; 0.581 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[39] ; cpu:mips1|regr:reg_s2_mem|out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.824      ;
; 0.581 ; cpu:mips1|regr:reg_wrreg|out[1]           ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.823      ;
; 0.582 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[23] ; cpu:mips1|regr:reg_s2_mem|out[84]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[28] ; cpu:mips1|regr:reg_s2_mem|out[79]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.824      ;
; 0.582 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[31] ; cpu:mips1|regr:reg_s2_mem|out[44]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.824      ;
; 0.583 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[26] ; cpu:mips1|regr:reg_s2_mem|out[17]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.824      ;
; 0.583 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[27] ; cpu:mips1|regr:reg_s2_mem|out[48]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[30] ; cpu:mips1|regr:reg_s2_mem|out[77]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[32] ; cpu:mips1|regr:reg_s2_mem|out[75]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[36] ; cpu:mips1|regr:reg_s2_mem|out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[36] ; cpu:mips1|regr:reg_s2_mem|out[71]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[37] ; cpu:mips1|regr:reg_s2_mem|out[38]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[39] ; cpu:mips1|regr:reg_s2_mem|out[68]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[40] ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.824      ;
; 0.584 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[42] ; cpu:mips1|regr:reg_s2_mem|out[65]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.826      ;
; 0.584 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[66]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.826      ;
; 0.584 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[20] ; cpu:mips1|regr:reg_s2_mem|out[23]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.825      ;
; 0.584 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[29] ; cpu:mips1|regr:reg_s2_mem|out[78]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.826      ;
; 0.584 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[30] ; cpu:mips1|regr:reg_s2_mem|out[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; cpu:mips1|regr:reg_alurslt|out[28]        ; cpu:mips1|regr:reg_alurslt_s4|out[28]                                                                   ; clk          ; clk         ; 0.000        ; 0.070      ; 0.825      ;
; 0.585 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[12] ; cpu:mips1|regr:reg_s2_mem|out[63]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.826      ;
; 0.585 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[14] ; cpu:mips1|regr:reg_s2_mem|out[61]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.826      ;
; 0.585 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[24] ; cpu:mips1|regr:reg_s2_mem|out[83]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[33] ; cpu:mips1|regr:reg_s2_mem|out[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[38] ; cpu:mips1|regr:reg_s2_mem|out[37]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.827      ;
; 0.585 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[34] ; cpu:mips1|regr:reg_s2_mem|out[41]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.827      ;
; 0.586 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[18] ; cpu:mips1|regr:reg_s2_mem|out[57]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[19] ; cpu:mips1|regr:reg_s2_mem|out[56]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[22] ; cpu:mips1|regr:reg_s2_mem|out[53]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[28] ; cpu:mips1|regr:reg_s2_mem|out[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[42] ; cpu:mips1|regr:reg_s2_mem|out[1]                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.827      ;
; 0.586 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[32] ; cpu:mips1|regr:reg_s2_mem|out[43]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[34] ; cpu:mips1|regr:reg_s2_mem|out[73]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.828      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[16] ; cpu:mips1|regr:reg_s2_mem|out[27]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.828      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[17] ; cpu:mips1|regr:reg_s2_mem|out[26]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.828      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[19] ; cpu:mips1|regr:reg_s2_mem|out[88]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[20] ; cpu:mips1|regr:reg_s2_mem|out[55]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[20] ; cpu:mips1|regr:reg_s2_mem|out[87]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[21] ; cpu:mips1|regr:reg_s2_mem|out[54]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[22] ; cpu:mips1|regr:reg_s2_mem|out[85]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[28] ; cpu:mips1|regr:reg_s2_mem|out[47]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[29] ; cpu:mips1|regr:reg_s2_mem|out[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[35] ; cpu:mips1|regr:reg_s2_mem|out[8]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[35] ; cpu:mips1|regr:reg_s2_mem|out[72]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[15] ; cpu:mips1|regr:reg_s2_mem|out[92]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[37] ; cpu:mips1|regr:reg_s2_mem|out[70]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[39] ; cpu:mips1|regr:reg_s2_mem|out[36]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.829      ;
; 0.588 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11] ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.829      ;
; 0.588 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[16] ; cpu:mips1|regr:reg_s2_mem|out[91]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[16] ; cpu:mips1|regr:reg_s2_mem|out[59]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.829      ;
; 0.588 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[17] ; cpu:mips1|regr:reg_s2_mem|out[58]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[18] ; cpu:mips1|regr:reg_s2_mem|out[25]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.829      ;
; 0.588 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[19] ; cpu:mips1|regr:reg_s2_mem|out[24]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.829      ;
; 0.588 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[22] ; cpu:mips1|regr:reg_s2_mem|out[21]                                                                       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.829      ;
; 0.588 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[26] ; cpu:mips1|regr:reg_s2_mem|out[81]                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.830      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; 4.647 ; 4.880        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.648 ; 4.881        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.649 ; 4.882        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.649 ; 4.882        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.650 ; 4.883        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.650 ; 4.883        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.650 ; 4.883        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.650 ; 4.883        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.650 ; 4.883        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.651 ; 4.884        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.651 ; 4.884        ; 0.233          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.776 ; 4.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[0]                                                                 ;
; 4.776 ; 4.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[1]                                                                 ;
; 4.776 ; 4.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[2]                                                                 ;
; 4.776 ; 4.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[3]                                                                 ;
; 4.776 ; 4.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[4]                                                                 ;
; 4.776 ; 4.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[7]                                                                 ;
; 4.776 ; 4.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[0]                                                                 ;
; 4.776 ; 4.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[1]                                                                 ;
; 4.776 ; 4.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[3]                                                                 ;
; 4.776 ; 4.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[7]                                                                 ;
; 4.776 ; 4.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[8]                                                                 ;
; 4.776 ; 4.962        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:regr_im_s2|out[21]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[2]                                                                                          ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[3]                                                                                          ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[4]                                                                                          ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[5]                                                                                          ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[6]                                                                                          ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[7]                                                                                          ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[8]                                                                                          ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[9]                                                                                          ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[0]                                                                 ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[1]                                                                 ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[24]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[25]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[26]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[27]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[28]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[29]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[2]                                                                 ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[30]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[31]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[32]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[33]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[34]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[37]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[38]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[39]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[3]                                                                 ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[42]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[4]                                                                 ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[7]                                                                 ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[8]                                                                 ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[27]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[28]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[29]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[2]                                                                 ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[30]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[31]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[32]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[33]                                                                ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[0]                                                                     ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[11]                                                                    ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[12]                                                                    ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[27]                                                                    ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[28]                                                                    ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[5]                                                                     ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[7]                                                                     ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[8]                                                                     ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[0]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[11]                                                                       ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[12]                                                                       ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[27]                                                                       ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[28]                                                                       ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[5]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[7]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_control|out[0]                                                                     ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[10]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[11]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[12]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[13]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[14]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[15]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[16]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[33]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[36]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[37]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[38]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[39]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[41]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[42]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[43]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[44]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[45]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[46]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[47]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[48]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[49]                                                                        ;
; 4.777 ; 4.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[50]                                                                        ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out1[*]   ; clk        ; 9.767 ; 9.622 ; Rise       ; clk             ;
;  out1[0]  ; clk        ; 7.241 ; 7.242 ; Rise       ; clk             ;
;  out1[1]  ; clk        ; 9.619 ; 9.306 ; Rise       ; clk             ;
;  out1[2]  ; clk        ; 9.603 ; 9.296 ; Rise       ; clk             ;
;  out1[3]  ; clk        ; 9.767 ; 9.615 ; Rise       ; clk             ;
;  out1[4]  ; clk        ; 8.081 ; 8.005 ; Rise       ; clk             ;
;  out1[5]  ; clk        ; 8.266 ; 8.140 ; Rise       ; clk             ;
;  out1[6]  ; clk        ; 7.384 ; 7.329 ; Rise       ; clk             ;
;  out1[7]  ; clk        ; 7.911 ; 7.811 ; Rise       ; clk             ;
;  out1[8]  ; clk        ; 7.431 ; 7.295 ; Rise       ; clk             ;
;  out1[9]  ; clk        ; 9.706 ; 9.622 ; Rise       ; clk             ;
;  out1[10] ; clk        ; 7.187 ; 7.074 ; Rise       ; clk             ;
;  out1[11] ; clk        ; 7.360 ; 7.287 ; Rise       ; clk             ;
;  out1[12] ; clk        ; 7.281 ; 7.190 ; Rise       ; clk             ;
;  out1[13] ; clk        ; 6.947 ; 6.858 ; Rise       ; clk             ;
;  out1[14] ; clk        ; 7.590 ; 7.470 ; Rise       ; clk             ;
;  out1[15] ; clk        ; 8.490 ; 8.454 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out1[*]   ; clk        ; 6.693 ; 6.607 ; Rise       ; clk             ;
;  out1[0]  ; clk        ; 6.979 ; 6.978 ; Rise       ; clk             ;
;  out1[1]  ; clk        ; 9.259 ; 8.957 ; Rise       ; clk             ;
;  out1[2]  ; clk        ; 9.244 ; 8.947 ; Rise       ; clk             ;
;  out1[3]  ; clk        ; 9.401 ; 9.254 ; Rise       ; clk             ;
;  out1[4]  ; clk        ; 7.782 ; 7.708 ; Rise       ; clk             ;
;  out1[5]  ; clk        ; 7.961 ; 7.839 ; Rise       ; clk             ;
;  out1[6]  ; clk        ; 7.114 ; 7.060 ; Rise       ; clk             ;
;  out1[7]  ; clk        ; 7.620 ; 7.523 ; Rise       ; clk             ;
;  out1[8]  ; clk        ; 7.158 ; 7.027 ; Rise       ; clk             ;
;  out1[9]  ; clk        ; 9.390 ; 9.311 ; Rise       ; clk             ;
;  out1[10] ; clk        ; 6.924 ; 6.815 ; Rise       ; clk             ;
;  out1[11] ; clk        ; 7.091 ; 7.020 ; Rise       ; clk             ;
;  out1[12] ; clk        ; 7.015 ; 6.927 ; Rise       ; clk             ;
;  out1[13] ; clk        ; 6.693 ; 6.607 ; Rise       ; clk             ;
;  out1[14] ; clk        ; 7.312 ; 7.196 ; Rise       ; clk             ;
;  out1[15] ; clk        ; 8.222 ; 8.189 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 5.217 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.114 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.374 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                       ;
+-------+--------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.217 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.697      ;
; 5.226 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.688      ;
; 5.285 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.629      ;
; 5.338 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.068     ; 4.581      ;
; 5.347 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.068     ; 4.572      ;
; 5.352 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.562      ;
; 5.364 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.061     ; 4.562      ;
; 5.366 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.068     ; 4.553      ;
; 5.373 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.061     ; 4.553      ;
; 5.378 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.536      ;
; 5.387 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.527      ;
; 5.406 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.068     ; 4.513      ;
; 5.424 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.490      ;
; 5.432 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.061     ; 4.494      ;
; 5.434 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.480      ;
; 5.443 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.471      ;
; 5.446 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.468      ;
; 5.449 ; cpu:mips1|regr:reg_wrreg_s4|out[3]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.072     ; 4.466      ;
; 5.459 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.455      ;
; 5.464 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.068     ; 4.455      ;
; 5.470 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.062     ; 4.455      ;
; 5.473 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.068     ; 4.446      ;
; 5.473 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.441      ;
; 5.478 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.086     ; 4.423      ;
; 5.479 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.062     ; 4.446      ;
; 5.487 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.086     ; 4.414      ;
; 5.499 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.061     ; 4.427      ;
; 5.502 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.412      ;
; 5.503 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.086     ; 4.398      ;
; 5.507 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.037     ; 4.443      ;
; 5.513 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.401      ;
; 5.516 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.037     ; 4.434      ;
; 5.521 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.032     ; 4.434      ;
; 5.522 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.392      ;
; 5.527 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.387      ;
; 5.530 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.032     ; 4.425      ;
; 5.533 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.065     ; 4.389      ;
; 5.538 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.062     ; 4.387      ;
; 5.542 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.065     ; 4.380      ;
; 5.546 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.086     ; 4.355      ;
; 5.548 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.373      ;
; 5.551 ; cpu:mips1|regr:reg_s2_seimm|out[0]   ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.082     ; 4.354      ;
; 5.557 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.357      ;
; 5.557 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.364      ;
; 5.567 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.354      ;
; 5.569 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.345      ;
; 5.570 ; cpu:mips1|regr:reg_wrreg_s4|out[3]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.067     ; 4.350      ;
; 5.570 ; cpu:mips1|regr:reg_s2_control|out[0] ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.344      ;
; 5.571 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.061     ; 4.355      ;
; 5.571 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.343      ;
; 5.575 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.037     ; 4.375      ;
; 5.576 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.345      ;
; 5.589 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.068     ; 4.330      ;
; 5.589 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.032     ; 4.366      ;
; 5.592 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.329      ;
; 5.596 ; cpu:mips1|regr:reg_wrreg_s4|out[3]   ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.060     ; 4.331      ;
; 5.599 ; cpu:mips1|regr:reg_wrreg|out[3]      ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.068     ; 4.320      ;
; 5.601 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.086     ; 4.300      ;
; 5.601 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.065     ; 4.321      ;
; 5.604 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.317      ;
; 5.605 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.062     ; 4.320      ;
; 5.610 ; cpu:mips1|regr:reg_wrreg_s4|out[3]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.072     ; 4.305      ;
; 5.613 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.086     ; 4.288      ;
; 5.613 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.308      ;
; 5.616 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.305      ;
; 5.629 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[16] ; clk          ; clk         ; 10.000       ; -0.048     ; 4.310      ;
; 5.629 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.292      ;
; 5.635 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.286      ;
; 5.638 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[16] ; clk          ; clk         ; 10.000       ; -0.048     ; 4.301      ;
; 5.642 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[27] ; clk          ; clk         ; 10.000       ; -0.037     ; 4.308      ;
; 5.643 ; cpu:mips1|regr:reg_wrreg|out[3]      ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.271      ;
; 5.652 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[17] ; clk          ; clk         ; 10.000       ; -0.067     ; 4.268      ;
; 5.655 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[15] ; clk          ; clk         ; 10.000       ; -0.054     ; 4.278      ;
; 5.656 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[18] ; clk          ; clk         ; 10.000       ; -0.032     ; 4.299      ;
; 5.661 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[17] ; clk          ; clk         ; 10.000       ; -0.067     ; 4.259      ;
; 5.664 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[15] ; clk          ; clk         ; 10.000       ; -0.054     ; 4.269      ;
; 5.666 ; cpu:mips1|regr:reg_wrreg_s4|out[3]   ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.072     ; 4.249      ;
; 5.668 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.065     ; 4.254      ;
; 5.669 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.061     ; 4.257      ;
; 5.672 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[25] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.249      ;
; 5.672 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[23] ; clk          ; clk         ; 10.000       ; -0.065     ; 4.250      ;
; 5.674 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]   ; cpu:mips1|regr:reg_alurslt|out[0]  ; clk          ; clk         ; 10.000       ; -0.061     ; 4.252      ;
; 5.674 ; cpu:mips1|regr:regr_s2_rs|out[5]     ; cpu:mips1|regr:reg_alurslt|out[29] ; clk          ; clk         ; 10.000       ; -0.072     ; 4.241      ;
; 5.677 ; cpu:mips1|regr:reg_wrreg|out[0]      ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.062     ; 4.248      ;
; 5.682 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]   ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.232      ;
; 5.683 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[20] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.238      ;
; 5.688 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.226      ;
; 5.689 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[10] ; clk          ; clk         ; 10.000       ; -0.053     ; 4.245      ;
; 5.690 ; cpu:mips1|regr:reg_wrreg|out[1]      ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.231      ;
; 5.691 ; cpu:mips1|regr:reg_s2_control|out[0] ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.068     ; 4.228      ;
; 5.692 ; cpu:mips1|regr:reg_wrreg|out[3]      ; cpu:mips1|regr:reg_alurslt|out[14] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.222      ;
; 5.697 ; cpu:mips1|regr:reg_wrreg_s4|out[1]   ; cpu:mips1|regr:reg_alurslt|out[16] ; clk          ; clk         ; 10.000       ; -0.048     ; 4.242      ;
; 5.698 ; cpu:mips1|regr:reg_s2_rt_rd|out[5]   ; cpu:mips1|regr:reg_alurslt|out[10] ; clk          ; clk         ; 10.000       ; -0.053     ; 4.236      ;
; 5.702 ; cpu:mips1|regr:reg_wrreg_s4|out[3]   ; cpu:mips1|regr:reg_alurslt|out[7]  ; clk          ; clk         ; 10.000       ; -0.061     ; 4.224      ;
; 5.702 ; cpu:mips1|regr:reg_wrreg_s4|out[0]   ; cpu:mips1|regr:reg_alurslt|out[26] ; clk          ; clk         ; 10.000       ; -0.066     ; 4.219      ;
; 5.702 ; cpu:mips1|regr:reg_s2_seimm|out[0]   ; cpu:mips1|regr:reg_alurslt|out[31] ; clk          ; clk         ; 10.000       ; -0.047     ; 4.238      ;
; 5.706 ; cpu:mips1|regr:reg_wrreg|out[3]      ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.073     ; 4.208      ;
; 5.709 ; cpu:mips1|regr:reg_s2_rt_rd|out[6]   ; cpu:mips1|regr:reg_alurslt|out[24] ; clk          ; clk         ; 10.000       ; -0.048     ; 4.230      ;
; 5.710 ; cpu:mips1|regr:reg_wrreg_s4|out[3]   ; cpu:mips1|regr:reg_alurslt|out[28] ; clk          ; clk         ; 10.000       ; -0.085     ; 4.192      ;
; 5.712 ; cpu:mips1|regr:reg_s2_seimm|out[0]   ; cpu:mips1|regr:reg_alurslt|out[30] ; clk          ; clk         ; 10.000       ; -0.082     ; 4.193      ;
+-------+--------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                  ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.114 ; cpu:mips1|regr:reg_alurslt_s4|out[6]      ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.442      ;
; 0.158 ; cpu:mips1|regr:reg_alurslt_s4|out[15]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.487      ;
; 0.160 ; cpu:mips1|regr:reg_alurslt_s4|out[10]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.494      ;
; 0.164 ; cpu:mips1|regr:reg_alurslt_s4|out[16]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.225      ; 0.493      ;
; 0.188 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[13] ; cpu:mips1|regr:reg_s2_mem|out[94]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.313      ;
; 0.188 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[27] ; cpu:mips1|regr:reg_s2_mem|out[16]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.313      ;
; 0.189 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[18] ; cpu:mips1|regr:reg_s2_mem|out[89]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[21] ; cpu:mips1|regr:reg_s2_mem|out[86]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[14] ; cpu:mips1|regr:reg_s2_mem|out[93]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.315      ;
; 0.190 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[26] ; cpu:mips1|regr:reg_s2_mem|out[49]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[12] ; cpu:mips1|regr:reg_s2_mem|out[95]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[2]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[17] ; cpu:mips1|regr:reg_s2_mem|out[90]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.316      ;
; 0.191 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[23] ; cpu:mips1|regr:reg_s2_mem|out[52]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.315      ;
; 0.191 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[24] ; cpu:mips1|regr:reg_s2_mem|out[19]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.314      ;
; 0.191 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[24] ; cpu:mips1|regr:reg_s2_mem|out[51]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.315      ;
; 0.191 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[25] ; cpu:mips1|regr:reg_s2_mem|out[50]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.315      ;
; 0.191 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[27] ; cpu:mips1|regr:reg_s2_mem|out[80]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.314      ;
; 0.192 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[25] ; cpu:mips1|regr:reg_s2_mem|out[18]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.315      ;
; 0.193 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[15] ; cpu:mips1|regr:reg_s2_mem|out[28]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.316      ;
; 0.214 ; cpu:mips1|regr:reg_s2_control|out[0]      ; cpu:mips1|regr:reg_wrreg|out[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.339      ;
; 0.225 ; cpu:mips1|regr:reg_s2_rt_rd|out[8]        ; cpu:mips1|regr:reg_wrreg|out[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.350      ;
; 0.231 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[2]                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.355      ;
; 0.236 ; cpu:mips1|pc[6]                           ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[4]                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.360      ;
; 0.245 ; cpu:mips1|regr:reg_alurslt_s4|out[31]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.573      ;
; 0.272 ; cpu:mips1|regr:reg_alurslt_s4|out[31]     ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.606      ;
; 0.276 ; cpu:mips1|regr:reg_alurslt|out[20]        ; cpu:mips1|regr:reg_alurslt_s4|out[20]                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.400      ;
; 0.276 ; cpu:mips1|regr:reg_alurslt|out[12]        ; cpu:mips1|regr:reg_alurslt_s4|out[12]                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.400      ;
; 0.276 ; cpu:mips1|regr:reg_alurslt|out[14]        ; cpu:mips1|regr:reg_alurslt_s4|out[14]                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.400      ;
; 0.277 ; cpu:mips1|regr:reg_alurslt|out[9]         ; cpu:mips1|regr:reg_alurslt_s4|out[9]                                                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.401      ;
; 0.279 ; cpu:mips1|regr:reg_alurslt_s4|out[20]     ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[23]                                                               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.402      ;
; 0.279 ; cpu:mips1|regr:reg_alurslt|out[19]        ; cpu:mips1|regr:reg_alurslt_s4|out[19]                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.403      ;
; 0.279 ; cpu:mips1|regr:reg_alurslt|out[3]         ; cpu:mips1|regr:reg_alurslt_s4|out[3]                                                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.404      ;
; 0.280 ; cpu:mips1|regr:reg_alurslt|out[29]        ; cpu:mips1|regr:reg_alurslt_s4|out[29]                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.404      ;
; 0.280 ; cpu:mips1|regr:reg_alurslt|out[22]        ; cpu:mips1|regr:reg_alurslt_s4|out[22]                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.404      ;
; 0.280 ; cpu:mips1|regr:reg_alurslt|out[16]        ; cpu:mips1|regr:reg_alurslt_s4|out[16]                                                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.405      ;
; 0.280 ; cpu:mips1|regr:reg_alurslt|out[15]        ; cpu:mips1|regr:reg_alurslt_s4|out[15]                                                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.405      ;
; 0.280 ; cpu:mips1|regr:reg_alurslt|out[11]        ; cpu:mips1|regr:reg_alurslt_s4|out[11]                                                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.405      ;
; 0.280 ; cpu:mips1|regr:reg_alurslt|out[6]         ; cpu:mips1|regr:reg_alurslt_s4|out[6]                                                                    ; clk          ; clk         ; 0.000        ; 0.040      ; 0.404      ;
; 0.281 ; cpu:mips1|regr:reg_wrreg|out[0]           ; cpu:mips1|regr:reg_wrreg_s4|out[0]                                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.406      ;
; 0.282 ; cpu:mips1|regr:reg_alurslt|out[27]        ; cpu:mips1|regr:reg_alurslt_s4|out[27]                                                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.407      ;
; 0.282 ; cpu:mips1|regr:reg_wrreg|out[1]           ; cpu:mips1|regr:reg_wrreg_s4|out[1]                                                                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.407      ;
; 0.282 ; cpu:mips1|regr:reg_alurslt|out[17]        ; cpu:mips1|regr:reg_alurslt_s4|out[17]                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.406      ;
; 0.283 ; cpu:mips1|regr:reg_alurslt|out[30]        ; cpu:mips1|regr:reg_alurslt_s4|out[30]                                                                   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.406      ;
; 0.283 ; cpu:mips1|regr:reg_alurslt|out[13]        ; cpu:mips1|regr:reg_alurslt_s4|out[13]                                                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.408      ;
; 0.283 ; cpu:mips1|regr:reg_alurslt|out[4]         ; cpu:mips1|regr:reg_alurslt_s4|out[4]                                                                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.408      ;
; 0.285 ; cpu:mips1|regr:reg_alurslt|out[18]        ; cpu:mips1|regr:reg_alurslt_s4|out[18]                                                                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.410      ;
; 0.285 ; cpu:mips1|regr:reg_alurslt|out[10]        ; cpu:mips1|regr:reg_alurslt_s4|out[10]                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.409      ;
; 0.285 ; cpu:mips1|regr:reg_alurslt|out[28]        ; cpu:mips1|regr:reg_alurslt_s4|out[28]                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.409      ;
; 0.286 ; cpu:mips1|regr:reg_alurslt|out[26]        ; cpu:mips1|regr:reg_alurslt_s4|out[26]                                                                   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.409      ;
; 0.289 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[23] ; cpu:mips1|regr:reg_s2_mem|out[84]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[30] ; cpu:mips1|regr:reg_s2_mem|out[13]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.289 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[39] ; cpu:mips1|regr:reg_s2_mem|out[4]                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.414      ;
; 0.290 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[24] ; cpu:mips1|regr:reg_s2_mem|out[83]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[33] ; cpu:mips1|regr:reg_s2_mem|out[10]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[35] ; cpu:mips1|regr:reg_s2_mem|out[72]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[36] ; cpu:mips1|regr:reg_s2_mem|out[7]                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[31] ; cpu:mips1|regr:reg_s2_mem|out[44]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[34] ; cpu:mips1|regr:reg_s2_mem|out[41]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[37] ; cpu:mips1|regr:reg_s2_mem|out[38]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[39] ; cpu:mips1|regr:reg_s2_mem|out[68]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[40] ; cpu:mips1|regr:reg_s2_mem|out[3]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.291 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[19] ; cpu:mips1|regr:reg_s2_mem|out[88]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.416      ;
; 0.291 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[20] ; cpu:mips1|regr:reg_s2_mem|out[23]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[20] ; cpu:mips1|regr:reg_s2_mem|out[87]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.416      ;
; 0.291 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[22] ; cpu:mips1|regr:reg_s2_mem|out[85]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.416      ;
; 0.291 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[26] ; cpu:mips1|regr:reg_s2_mem|out[17]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[27] ; cpu:mips1|regr:reg_s2_mem|out[48]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[28] ; cpu:mips1|regr:reg_s2_mem|out[79]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[32] ; cpu:mips1|regr:reg_s2_mem|out[75]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[36] ; cpu:mips1|regr:reg_s2_mem|out[71]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[32] ; cpu:mips1|regr:reg_s2_mem|out[43]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[38] ; cpu:mips1|regr:reg_s2_mem|out[5]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.415      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11] ; cpu:mips1|regr:reg_s2_mem|out[32]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[42] ; cpu:mips1|regr:reg_s2_mem|out[65]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[66]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[12] ; cpu:mips1|regr:reg_s2_mem|out[63]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[14] ; cpu:mips1|regr:reg_s2_mem|out[61]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[17] ; cpu:mips1|regr:reg_s2_mem|out[26]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[20] ; cpu:mips1|regr:reg_s2_mem|out[55]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[28] ; cpu:mips1|regr:reg_s2_mem|out[15]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[29] ; cpu:mips1|regr:reg_s2_mem|out[14]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.417      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[30] ; cpu:mips1|regr:reg_s2_mem|out[77]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[12] ; cpu:mips1|regr:reg_s2_mem|out[31]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[13] ; cpu:mips1|regr:reg_s2_mem|out[30]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[15] ; cpu:mips1|regr:reg_s2_mem|out[92]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[34] ; cpu:mips1|regr:reg_s2_mem|out[73]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.292 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[37] ; cpu:mips1|regr:reg_s2_mem|out[70]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.293 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[41] ; cpu:mips1|regr:reg_s2_mem|out[34]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.417      ;
; 0.293 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[13] ; cpu:mips1|regr:reg_s2_mem|out[62]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.417      ;
; 0.293 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[16] ; cpu:mips1|regr:reg_s2_mem|out[27]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[16] ; cpu:mips1|regr:reg_s2_mem|out[91]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[16] ; cpu:mips1|regr:reg_s2_mem|out[59]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.417      ;
; 0.293 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[18] ; cpu:mips1|regr:reg_s2_mem|out[57]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[19] ; cpu:mips1|regr:reg_s2_mem|out[56]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[22] ; cpu:mips1|regr:reg_s2_mem|out[21]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[22] ; cpu:mips1|regr:reg_s2_mem|out[53]                                                                       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.416      ;
; 0.293 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[25] ; cpu:mips1|regr:reg_s2_mem|out[82]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[26] ; cpu:mips1|regr:reg_s2_mem|out[81]                                                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[28] ; cpu:mips1|regr:reg_s2_mem|out[47]                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.417      ;
+-------+-------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                   ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+
; 4.374 ; 4.604        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.374 ; 4.604        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.374 ; 4.604        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.374 ; 4.604        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.375 ; 4.605        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.375 ; 4.605        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.375 ; 4.605        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.375 ; 4.605        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_we_reg       ;
; 4.376 ; 4.606        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.376 ; 4.606        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_1|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.376 ; 4.606        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.377 ; 4.607        ; 0.230          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|altsyncram:mem_rtl_2|altsyncram_esg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[27]                                                                ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[28]                                                                ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[29]                                                                ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[30]                                                                ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[31]                                                                ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[32]                                                                ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[33]                                                                ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_1_bypass[36]                                                                ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[18]                                                                    ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[27]                                                                    ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt_s4|out[6]                                                                     ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[18]                                                                       ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[27]                                                                       ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[5]                                                                        ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[6]                                                                        ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_alurslt|out[8]                                                                        ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[40]                                                                        ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[71]                                                                        ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[74]                                                                        ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[75]                                                                        ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[76]                                                                        ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[77]                                                                        ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[78]                                                                        ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[79]                                                                        ;
; 4.437 ; 4.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regr:reg_s2_mem|out[80]                                                                        ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[2]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[3]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[4]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[5]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[6]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[7]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[8]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|pc[9]                                                                                          ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[0]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[11]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[12]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[13]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[14]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[15]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[16]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[17]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[18]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[19]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[1]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[20]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[21]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[22]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[23]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[24]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[25]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[26]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[27]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[28]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[29]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[2]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[30]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[31]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[32]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[33]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[34]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[35]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[36]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[37]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[38]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[39]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[3]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[40]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[41]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[42]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[4]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[7]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_0_bypass[8]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[15]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[16]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[19]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[21]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[22]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[24]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[25]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[27]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[28]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[29]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[2]                                                                 ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[30]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[31]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[32]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[33]                                                                ;
; 4.438 ; 4.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cpu:mips1|regm:regm1|mem_rtl_2_bypass[35]                                                                ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out1[*]   ; clk        ; 5.797 ; 6.088 ; Rise       ; clk             ;
;  out1[0]  ; clk        ; 4.253 ; 4.411 ; Rise       ; clk             ;
;  out1[1]  ; clk        ; 5.436 ; 5.683 ; Rise       ; clk             ;
;  out1[2]  ; clk        ; 5.434 ; 5.681 ; Rise       ; clk             ;
;  out1[3]  ; clk        ; 5.560 ; 5.885 ; Rise       ; clk             ;
;  out1[4]  ; clk        ; 4.661 ; 4.874 ; Rise       ; clk             ;
;  out1[5]  ; clk        ; 4.734 ; 4.949 ; Rise       ; clk             ;
;  out1[6]  ; clk        ; 4.282 ; 4.442 ; Rise       ; clk             ;
;  out1[7]  ; clk        ; 4.559 ; 4.747 ; Rise       ; clk             ;
;  out1[8]  ; clk        ; 4.257 ; 4.385 ; Rise       ; clk             ;
;  out1[9]  ; clk        ; 5.797 ; 6.088 ; Rise       ; clk             ;
;  out1[10] ; clk        ; 4.155 ; 4.274 ; Rise       ; clk             ;
;  out1[11] ; clk        ; 4.264 ; 4.408 ; Rise       ; clk             ;
;  out1[12] ; clk        ; 4.232 ; 4.361 ; Rise       ; clk             ;
;  out1[13] ; clk        ; 4.014 ; 4.125 ; Rise       ; clk             ;
;  out1[14] ; clk        ; 4.375 ; 4.527 ; Rise       ; clk             ;
;  out1[15] ; clk        ; 5.156 ; 5.344 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out1[*]   ; clk        ; 3.880 ; 3.987 ; Rise       ; clk             ;
;  out1[0]  ; clk        ; 4.112 ; 4.264 ; Rise       ; clk             ;
;  out1[1]  ; clk        ; 5.245 ; 5.482 ; Rise       ; clk             ;
;  out1[2]  ; clk        ; 5.244 ; 5.480 ; Rise       ; clk             ;
;  out1[3]  ; clk        ; 5.364 ; 5.676 ; Rise       ; clk             ;
;  out1[4]  ; clk        ; 4.502 ; 4.706 ; Rise       ; clk             ;
;  out1[5]  ; clk        ; 4.572 ; 4.778 ; Rise       ; clk             ;
;  out1[6]  ; clk        ; 4.139 ; 4.293 ; Rise       ; clk             ;
;  out1[7]  ; clk        ; 4.404 ; 4.585 ; Rise       ; clk             ;
;  out1[8]  ; clk        ; 4.113 ; 4.236 ; Rise       ; clk             ;
;  out1[9]  ; clk        ; 5.629 ; 5.911 ; Rise       ; clk             ;
;  out1[10] ; clk        ; 4.015 ; 4.130 ; Rise       ; clk             ;
;  out1[11] ; clk        ; 4.121 ; 4.259 ; Rise       ; clk             ;
;  out1[12] ; clk        ; 4.090 ; 4.215 ; Rise       ; clk             ;
;  out1[13] ; clk        ; 3.880 ; 3.987 ; Rise       ; clk             ;
;  out1[14] ; clk        ; 4.227 ; 4.373 ; Rise       ; clk             ;
;  out1[15] ; clk        ; 5.014 ; 5.196 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.555 ; 0.114 ; N/A      ; N/A     ; 4.374               ;
;  clk             ; 0.555 ; 0.114 ; N/A      ; N/A     ; 4.374               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out1[*]   ; clk        ; 10.745 ; 10.786 ; Rise       ; clk             ;
;  out1[0]  ; clk        ; 8.003  ; 8.062  ; Rise       ; clk             ;
;  out1[1]  ; clk        ; 10.552 ; 10.356 ; Rise       ; clk             ;
;  out1[2]  ; clk        ; 10.536 ; 10.344 ; Rise       ; clk             ;
;  out1[3]  ; clk        ; 10.708 ; 10.711 ; Rise       ; clk             ;
;  out1[4]  ; clk        ; 8.917  ; 8.902  ; Rise       ; clk             ;
;  out1[5]  ; clk        ; 9.107  ; 9.066  ; Rise       ; clk             ;
;  out1[6]  ; clk        ; 8.157  ; 8.165  ; Rise       ; clk             ;
;  out1[7]  ; clk        ; 8.728  ; 8.697  ; Rise       ; clk             ;
;  out1[8]  ; clk        ; 8.220  ; 8.144  ; Rise       ; clk             ;
;  out1[9]  ; clk        ; 10.745 ; 10.786 ; Rise       ; clk             ;
;  out1[10] ; clk        ; 7.943  ; 7.881  ; Rise       ; clk             ;
;  out1[11] ; clk        ; 8.140  ; 8.114  ; Rise       ; clk             ;
;  out1[12] ; clk        ; 8.047  ; 7.998  ; Rise       ; clk             ;
;  out1[13] ; clk        ; 7.686  ; 7.644  ; Rise       ; clk             ;
;  out1[14] ; clk        ; 8.368  ; 8.329  ; Rise       ; clk             ;
;  out1[15] ; clk        ; 9.425  ; 9.484  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out1[*]   ; clk        ; 3.880 ; 3.987 ; Rise       ; clk             ;
;  out1[0]  ; clk        ; 4.112 ; 4.264 ; Rise       ; clk             ;
;  out1[1]  ; clk        ; 5.245 ; 5.482 ; Rise       ; clk             ;
;  out1[2]  ; clk        ; 5.244 ; 5.480 ; Rise       ; clk             ;
;  out1[3]  ; clk        ; 5.364 ; 5.676 ; Rise       ; clk             ;
;  out1[4]  ; clk        ; 4.502 ; 4.706 ; Rise       ; clk             ;
;  out1[5]  ; clk        ; 4.572 ; 4.778 ; Rise       ; clk             ;
;  out1[6]  ; clk        ; 4.139 ; 4.293 ; Rise       ; clk             ;
;  out1[7]  ; clk        ; 4.404 ; 4.585 ; Rise       ; clk             ;
;  out1[8]  ; clk        ; 4.113 ; 4.236 ; Rise       ; clk             ;
;  out1[9]  ; clk        ; 5.629 ; 5.911 ; Rise       ; clk             ;
;  out1[10] ; clk        ; 4.015 ; 4.130 ; Rise       ; clk             ;
;  out1[11] ; clk        ; 4.121 ; 4.259 ; Rise       ; clk             ;
;  out1[12] ; clk        ; 4.090 ; 4.215 ; Rise       ; clk             ;
;  out1[13] ; clk        ; 3.880 ; 3.987 ; Rise       ; clk             ;
;  out1[14] ; clk        ; 4.227 ; 4.373 ; Rise       ; clk             ;
;  out1[15] ; clk        ; 5.014 ; 5.196 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; out1[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; out1[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; out1[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 65034    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 65034    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Dec 08 15:18:29 2016
Info: Command: quartus_sta cpu_tb -c cpu_tb
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'cpu_tb.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.555
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.555               0.000 clk 
Info (332146): Worst-case hold slack is 0.306
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.306               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.629
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.629               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.427
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.427               0.000 clk 
Info (332146): Worst-case hold slack is 0.307
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.307               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.647
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.647               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 5.217
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.217               0.000 clk 
Info (332146): Worst-case hold slack is 0.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.114               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.374
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.374               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 594 megabytes
    Info: Processing ended: Thu Dec 08 15:18:32 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


