# RISC-V Verilog

Un procesador basado en la arquitectura RISC-V 32I diseñado en Verilog para las prácticas de la asignatura ISDIGI.

## Description

RISC-V es una arquitectura de conjunto de instrucciones (ISA) de hardware libre basado en un diseño de tipo RISC (conjunto de instrucciones reducido). El objetivo general del presente proyecto consiste en la realización, verificación funcional y validación experimental de un microcontrolador sencillo basado en un subconjunto de la arquitectura del juego de instrucciones del RISC-V.