TimeQuest Timing Analyzer report for TOP
Tue Feb 14 22:43:33 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ControlBlock:cb|alu_enable'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Hold: 'ControlBlock:cb|alu_enable'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:cb|alu_enable'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'ControlBlock:cb|alu_enable'
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'ControlBlock:cb|alu_enable'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:cb|alu_enable'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'ControlBlock:cb|alu_enable'
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Hold: 'clk'
 47. Fast 1200mV 0C Model Hold: 'ControlBlock:cb|alu_enable'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:cb|alu_enable'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TOP                                                             ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
; ControlBlock:cb|alu_enable ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControlBlock:cb|alu_enable } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 262.95 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; ControlBlock:cb|alu_enable ; -4.191 ; -69.893       ;
; clk                        ; -2.803 ; -1021.504     ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.102 ; -0.388        ;
; ControlBlock:cb|alu_enable ; 1.569  ; 0.000         ;
+----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -521.000      ;
; ControlBlock:cb|alu_enable ; 0.329  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ControlBlock:cb|alu_enable'                                                                                        ;
+--------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+
; -4.191 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.058      ; 3.846      ;
; -4.170 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.058      ; 3.825      ;
; -4.163 ; PC_MD:mux1|out_data[16]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.239      ; 4.113      ;
; -4.137 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.280      ; 4.128      ;
; -4.120 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.402      ; 4.119      ;
; -4.118 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.402      ; 4.117      ;
; -4.099 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.081      ; 3.780      ;
; -4.095 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.404      ; 4.096      ;
; -4.087 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.066     ; 3.732      ;
; -4.078 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.081      ; 3.759      ;
; -4.075 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.402      ; 4.074      ;
; -4.070 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.058      ; 3.725      ;
; -4.066 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.066     ; 3.711      ;
; -4.060 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.058      ; 3.715      ;
; -4.054 ; Stack:stack1|out_stack_data[5]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.402      ; 4.053      ;
; -4.049 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.044     ; 3.716      ;
; -4.046 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.399      ; 4.042      ;
; -4.042 ; Stack:stack1|out_stack_data[3]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.402      ; 4.041      ;
; -4.030 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.076      ; 3.708      ;
; -4.028 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.425      ; 4.053      ;
; -4.026 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.425      ; 4.051      ;
; -4.017 ; Stack:stack1|out_stack_data[9]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.407      ; 4.021      ;
; -4.016 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.278      ; 4.005      ;
; -4.014 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.278      ; 4.003      ;
; -4.003 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.427      ; 4.030      ;
; -3.996 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.059      ; 3.658      ;
; -3.983 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.425      ; 4.008      ;
; -3.978 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.281      ; 3.968      ;
; -3.978 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.081      ; 3.659      ;
; -3.978 ; Stack:stack1|out_stack_data[8]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.402      ; 3.977      ;
; -3.976 ; PC_MD:mux1|out_data[11]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.363      ; 3.936      ;
; -3.971 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.278      ; 3.960      ;
; -3.968 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.081      ; 3.649      ;
; -3.966 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.066     ; 3.611      ;
; -3.964 ; Stack:stack1|out_stack_data[7]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.402      ; 3.963      ;
; -3.962 ; Stack:stack1|out_stack_data[5]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.425      ; 3.987      ;
; -3.956 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.098      ; 3.652      ;
; -3.956 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.066     ; 3.601      ;
; -3.954 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.422      ; 3.976      ;
; -3.953 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.300      ; 3.964      ;
; -3.952 ; PC_MD:mux1|out_data[13]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.363      ; 3.912      ;
; -3.950 ; Stack:stack1|out_stack_data[3]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.425      ; 3.975      ;
; -3.950 ; Stack:stack1|out_stack_data[5]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.278      ; 3.939      ;
; -3.947 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.044     ; 3.614      ;
; -3.943 ; Stack:stack1|out_stack_data[16] ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.295      ; 3.949      ;
; -3.942 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.275      ; 3.928      ;
; -3.938 ; Stack:stack1|out_stack_data[3]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.278      ; 3.927      ;
; -3.936 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.300      ; 3.947      ;
; -3.935 ; AC_IR:mux|out_data[5]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.058      ; 3.590      ;
; -3.934 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.420      ; 3.956      ;
; -3.928 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.076      ; 3.606      ;
; -3.925 ; Stack:stack1|out_stack_data[9]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.430      ; 3.955      ;
; -3.919 ; PC_MD:mux1|out_data[9]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.399      ; 3.915      ;
; -3.918 ; PC_MD:mux1|out_data[3]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.399      ; 3.914      ;
; -3.917 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.420      ; 3.939      ;
; -3.916 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.142      ; 3.514      ;
; -3.913 ; Stack:stack1|out_stack_data[9]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.283      ; 3.907      ;
; -3.910 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.044     ; 3.577      ;
; -3.906 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.442      ; 3.946      ;
; -3.902 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.297      ; 3.910      ;
; -3.901 ; PC_MD:mux1|out_data[16]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.240      ; 3.850      ;
; -3.900 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.403      ; 3.906      ;
; -3.898 ; PC_MD:mux1|out_data[5]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.399      ; 3.894      ;
; -3.897 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.300      ; 3.908      ;
; -3.895 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.065     ; 3.539      ;
; -3.895 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.142      ; 3.493      ;
; -3.892 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.059      ; 3.554      ;
; -3.891 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.076      ; 3.569      ;
; -3.889 ; AC_IR:mux|out_data[15]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.045     ; 3.555      ;
; -3.886 ; Stack:stack1|out_stack_data[8]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.425      ; 3.911      ;
; -3.884 ; PC_MD:mux1|out_data[11]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.386      ; 3.870      ;
; -3.884 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.422      ; 3.908      ;
; -3.883 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.403      ; 3.889      ;
; -3.883 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.417      ; 3.902      ;
; -3.880 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.302      ; 3.893      ;
; -3.878 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.420      ; 3.900      ;
; -3.874 ; Stack:stack1|out_stack_data[8]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.278      ; 3.863      ;
; -3.872 ; Stack:stack1|out_stack_data[7]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.425      ; 3.897      ;
; -3.872 ; PC_MD:mux1|out_data[11]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.239      ; 3.822      ;
; -3.869 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.099      ; 3.176      ;
; -3.861 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.442      ; 3.901      ;
; -3.860 ; Stack:stack1|out_stack_data[7]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.278      ; 3.849      ;
; -3.857 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.059      ; 3.519      ;
; -3.849 ; Stack:stack1|out_stack_data[6]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.402      ; 3.848      ;
; -3.849 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.400      ; 3.852      ;
; -3.848 ; PC_MD:mux1|out_data[13]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.239      ; 3.798      ;
; -3.848 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.099      ; 3.155      ;
; -3.847 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.044     ; 3.514      ;
; -3.846 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.098      ; 3.542      ;
; -3.845 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.486      ; 3.787      ;
; -3.843 ; AC_IR:mux|out_data[5]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.081      ; 3.524      ;
; -3.843 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.486      ; 3.785      ;
; -3.842 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.403      ; 3.848      ;
; -3.836 ; AC_IR:mux|out_data[4]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.058      ; 3.491      ;
; -3.831 ; AC_IR:mux|out_data[5]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.066     ; 3.476      ;
; -3.831 ; Stack:stack1|out_stack_data[5]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.300      ; 3.842      ;
; -3.828 ; Stack:stack1|out_stack_data[4]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.402      ; 3.827      ;
; -3.828 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.076      ; 3.506      ;
; -3.828 ; Stack:stack1|out_stack_data[8]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.420      ; 3.850      ;
; -3.827 ; PC_MD:mux1|out_data[9]          ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.422      ; 3.849      ;
+--------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                               ;
+--------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.803 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][0]      ; clk          ; clk         ; 1.000        ; -0.038     ; 3.780      ;
; -2.803 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][11]     ; clk          ; clk         ; 1.000        ; -0.038     ; 3.780      ;
; -2.803 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][9]      ; clk          ; clk         ; 1.000        ; -0.038     ; 3.780      ;
; -2.803 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][10]     ; clk          ; clk         ; 1.000        ; -0.038     ; 3.780      ;
; -2.803 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][3]      ; clk          ; clk         ; 1.000        ; -0.038     ; 3.780      ;
; -2.803 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][1]      ; clk          ; clk         ; 1.000        ; -0.038     ; 3.780      ;
; -2.803 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][7]      ; clk          ; clk         ; 1.000        ; -0.038     ; 3.780      ;
; -2.803 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][2]      ; clk          ; clk         ; 1.000        ; -0.038     ; 3.780      ;
; -2.803 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][8]      ; clk          ; clk         ; 1.000        ; -0.038     ; 3.780      ;
; -2.803 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][5]      ; clk          ; clk         ; 1.000        ; -0.038     ; 3.780      ;
; -2.803 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][6]      ; clk          ; clk         ; 1.000        ; -0.038     ; 3.780      ;
; -2.803 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][4]      ; clk          ; clk         ; 1.000        ; -0.038     ; 3.780      ;
; -2.706 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][17]     ; clk          ; clk         ; 1.000        ; 0.238      ; 3.959      ;
; -2.706 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][15]     ; clk          ; clk         ; 1.000        ; 0.238      ; 3.959      ;
; -2.706 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][16]     ; clk          ; clk         ; 1.000        ; 0.238      ; 3.959      ;
; -2.706 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][13]     ; clk          ; clk         ; 1.000        ; 0.238      ; 3.959      ;
; -2.706 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][14]     ; clk          ; clk         ; 1.000        ; 0.238      ; 3.959      ;
; -2.706 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[10][12]     ; clk          ; clk         ; 1.000        ; 0.238      ; 3.959      ;
; -2.692 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[2][17]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.433      ;
; -2.692 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[2][15]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.433      ;
; -2.692 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[2][16]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.433      ;
; -2.692 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[2][14]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.433      ;
; -2.672 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[2][17]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.413      ;
; -2.672 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[2][15]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.413      ;
; -2.672 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[2][16]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.413      ;
; -2.672 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[2][14]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.413      ;
; -2.654 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[2][17]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.395      ;
; -2.654 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[2][15]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.395      ;
; -2.654 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[2][16]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.395      ;
; -2.654 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[2][14]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.395      ;
; -2.653 ; Memory:mem|Mem[5][8] ; Memory:mem|out_dat_add[8]  ; clk          ; clk         ; 1.000        ; 0.196      ; 3.864      ;
; -2.598 ; AC_IR:mux|opcode[1]  ; ControlBlock:cb|aluop[2]   ; clk          ; clk         ; 1.000        ; -0.456     ; 3.157      ;
; -2.589 ; AC_IR:mux|opcode[2]  ; ControlBlock:cb|aluop[2]   ; clk          ; clk         ; 1.000        ; -0.456     ; 3.148      ;
; -2.580 ; MAR:mar1|MAR_out[1]  ; Memory:mem|out_dat_add[8]  ; clk          ; clk         ; 1.000        ; 1.069      ; 4.664      ;
; -2.571 ; MAR:mar1|MAR_out[2]  ; Memory:mem|Mem[12][16]     ; clk          ; clk         ; 1.000        ; 0.530      ; 4.116      ;
; -2.571 ; MAR:mar1|MAR_out[2]  ; Memory:mem|Mem[12][17]     ; clk          ; clk         ; 1.000        ; 0.530      ; 4.116      ;
; -2.571 ; MAR:mar1|MAR_out[2]  ; Memory:mem|Mem[12][15]     ; clk          ; clk         ; 1.000        ; 0.530      ; 4.116      ;
; -2.568 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[12][16]     ; clk          ; clk         ; 1.000        ; 0.530      ; 4.113      ;
; -2.568 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[12][17]     ; clk          ; clk         ; 1.000        ; 0.530      ; 4.113      ;
; -2.568 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[12][15]     ; clk          ; clk         ; 1.000        ; 0.530      ; 4.113      ;
; -2.552 ; MAR:mar1|MAR_out[4]  ; Memory:mem|Mem[2][17]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.293      ;
; -2.552 ; MAR:mar1|MAR_out[4]  ; Memory:mem|Mem[2][15]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.293      ;
; -2.552 ; MAR:mar1|MAR_out[4]  ; Memory:mem|Mem[2][16]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.293      ;
; -2.552 ; MAR:mar1|MAR_out[4]  ; Memory:mem|Mem[2][14]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.293      ;
; -2.506 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[12][16]     ; clk          ; clk         ; 1.000        ; 0.530      ; 4.051      ;
; -2.506 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[12][17]     ; clk          ; clk         ; 1.000        ; 0.530      ; 4.051      ;
; -2.506 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[12][15]     ; clk          ; clk         ; 1.000        ; 0.530      ; 4.051      ;
; -2.489 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[10][0]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.444      ;
; -2.489 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[10][11]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.444      ;
; -2.489 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[10][9]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.444      ;
; -2.489 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[10][10]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.444      ;
; -2.489 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[10][3]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.444      ;
; -2.489 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[10][1]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.444      ;
; -2.489 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[10][7]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.444      ;
; -2.489 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[10][2]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.444      ;
; -2.489 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[10][8]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.444      ;
; -2.489 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[10][5]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.444      ;
; -2.489 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[10][6]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.444      ;
; -2.489 ; MAR:mar1|MAR_out[5]  ; Memory:mem|Mem[10][4]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.444      ;
; -2.487 ; MAR:mar1|MAR_out[2]  ; Memory:mem|Mem[6][16]      ; clk          ; clk         ; 1.000        ; 0.643      ; 4.145      ;
; -2.487 ; MAR:mar1|MAR_out[2]  ; Memory:mem|Mem[6][14]      ; clk          ; clk         ; 1.000        ; 0.643      ; 4.145      ;
; -2.487 ; MAR:mar1|MAR_out[2]  ; Memory:mem|Mem[6][17]      ; clk          ; clk         ; 1.000        ; 0.643      ; 4.145      ;
; -2.487 ; MAR:mar1|MAR_out[2]  ; Memory:mem|Mem[6][15]      ; clk          ; clk         ; 1.000        ; 0.643      ; 4.145      ;
; -2.487 ; MAR:mar1|MAR_out[2]  ; Memory:mem|Mem[6][13]      ; clk          ; clk         ; 1.000        ; 0.643      ; 4.145      ;
; -2.476 ; MAR:mar1|MAR_out[1]  ; Memory:mem|out_dat_add[10] ; clk          ; clk         ; 1.000        ; 1.244      ; 4.735      ;
; -2.475 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[10][0]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.475 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[10][11]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.475 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[10][9]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.475 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[10][10]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.475 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[10][3]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.475 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[10][1]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.475 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[10][7]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.475 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[10][2]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.475 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[10][8]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.475 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[10][5]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.475 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[10][6]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.475 ; MAR:mar1|MAR_out[9]  ; Memory:mem|Mem[10][4]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.430      ;
; -2.474 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[12][16]     ; clk          ; clk         ; 1.000        ; 0.530      ; 4.019      ;
; -2.474 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[12][17]     ; clk          ; clk         ; 1.000        ; 0.530      ; 4.019      ;
; -2.474 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[12][15]     ; clk          ; clk         ; 1.000        ; 0.530      ; 4.019      ;
; -2.470 ; MAR:mar1|MAR_out[11] ; Memory:mem|Mem[2][17]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.211      ;
; -2.470 ; MAR:mar1|MAR_out[11] ; Memory:mem|Mem[2][15]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.211      ;
; -2.470 ; MAR:mar1|MAR_out[11] ; Memory:mem|Mem[2][16]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.211      ;
; -2.470 ; MAR:mar1|MAR_out[11] ; Memory:mem|Mem[2][14]      ; clk          ; clk         ; 1.000        ; 0.726      ; 4.211      ;
; -2.469 ; AC_IR:mux|opcode[2]  ; ControlBlock:cb|aluop[1]   ; clk          ; clk         ; 1.000        ; -0.467     ; 3.017      ;
; -2.457 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[10][0]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.412      ;
; -2.457 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[10][11]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.412      ;
; -2.457 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[10][9]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.412      ;
; -2.457 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[10][10]     ; clk          ; clk         ; 1.000        ; -0.060     ; 3.412      ;
; -2.457 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[10][3]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.412      ;
; -2.457 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[10][1]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.412      ;
; -2.457 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[10][7]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.412      ;
; -2.457 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[10][2]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.412      ;
; -2.457 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[10][8]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.412      ;
; -2.457 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[10][5]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.412      ;
; -2.457 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[10][6]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.412      ;
; -2.457 ; MAR:mar1|MAR_out[7]  ; Memory:mem|Mem[10][4]      ; clk          ; clk         ; 1.000        ; -0.060     ; 3.412      ;
; -2.441 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[1][14]      ; clk          ; clk         ; 1.000        ; 0.594      ; 4.050      ;
; -2.441 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[1][13]      ; clk          ; clk         ; 1.000        ; 0.594      ; 4.050      ;
; -2.441 ; MAR:mar1|MAR_out[1]  ; Memory:mem|Mem[1][9]       ; clk          ; clk         ; 1.000        ; 0.594      ; 4.050      ;
+--------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                       ;
+--------+------------------------------+-----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.102 ; ALU:alu1|out[16]             ; Memory:mem|Mem[12][16]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.474      ; 0.059      ;
; -0.101 ; ALU:alu1|out[17]             ; Memory:mem|Mem[12][17]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.473      ; 0.059      ;
; -0.101 ; ALU:alu1|out[15]             ; Memory:mem|Mem[12][15]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.473      ; 0.059      ;
; -0.042 ; ALU:alu1|out[0]              ; MAR:mar1|MAR[0]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.414      ; 0.059      ;
; -0.042 ; ALU:alu1|out[9]              ; MAR:mar1|MAR[9]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.414      ; 0.059      ;
; 0.062  ; ALU:alu1|out[14]             ; Memory:mem|Mem[12][14]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.310      ; 0.059      ;
; 0.087  ; ALU:alu1|out[3]              ; MAR:mar1|MAR[3]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.285      ; 0.059      ;
; 0.100  ; ALU:alu1|out[13]             ; Memory:mem|Mem[12][13]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.272      ; 0.059      ;
; 0.102  ; ALU:alu1|out[2]              ; MAR:mar1|MAR[2]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.270      ; 0.059      ;
; 0.103  ; ALU:alu1|out[1]              ; MAR:mar1|MAR[1]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.269      ; 0.059      ;
; 0.103  ; ALU:alu1|out[10]             ; MAR:mar1|MAR[10]            ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.269      ; 0.059      ;
; 0.109  ; ALU:alu1|out[11]             ; MAR:mar1|MAR[11]            ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.263      ; 0.059      ;
; 0.127  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[15]           ; clk                        ; clk         ; 0.000        ; 1.151      ; 1.435      ;
; 0.142  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[17]           ; clk                        ; clk         ; 0.000        ; 1.151      ; 1.450      ;
; 0.156  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[14]           ; clk                        ; clk         ; 0.000        ; 1.151      ; 1.464      ;
; 0.157  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[16]           ; clk                        ; clk         ; 0.000        ; 1.151      ; 1.465      ;
; 0.232  ; Memory:mem|Mem[12][17]       ; Memory:mem|out_dat_add[17]  ; clk                        ; clk         ; 0.000        ; 0.782      ; 1.171      ;
; 0.276  ; ALU:alu1|out[12]             ; MAR:mar1|MAR[12]            ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.096      ; 0.059      ;
; 0.291  ; ControlBlock:cb|alu_enable   ; ControlBlock:cb|alu_enable  ; ControlBlock:cb|alu_enable ; clk         ; 0.000        ; 2.502      ; 3.179      ;
; 0.374  ; Memory:mem|Mem[12][9]        ; Memory:mem|out_dat_add[9]   ; clk                        ; clk         ; 0.000        ; 0.897      ; 1.428      ;
; 0.379  ; Memory:mem|Mem[10][9]        ; Memory:mem|out_dat_add[9]   ; clk                        ; clk         ; 0.000        ; 1.426      ; 1.962      ;
; 0.380  ; ALU:alu1|out[16]             ; AC_IR:mux|AC[16]            ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 1.017      ; 1.084      ;
; 0.382  ; ControlBlock:cb|ac_read      ; ControlBlock:cb|ac_read     ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|ac_write     ; ControlBlock:cb|ac_write    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|count[2]     ; ControlBlock:cb|count[2]    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|count[3]     ; ControlBlock:cb|count[3]    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|count[1]     ; ControlBlock:cb|count[1]    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|ir_write     ; ControlBlock:cb|ir_write    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|stack_read   ; ControlBlock:cb|stack_read  ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|aluop[0]     ; ControlBlock:cb|aluop[0]    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|aluop[2]     ; ControlBlock:cb|aluop[2]    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|md_read      ; ControlBlock:cb|md_read     ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; Stack:stack1|SP[1]           ; Stack:stack1|SP[1]          ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; Stack:stack1|SP[0]           ; Stack:stack1|SP[0]          ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|pc_read      ; ControlBlock:cb|pc_read     ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|md_write     ; ControlBlock:cb|md_write    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|stack_write  ; ControlBlock:cb|stack_write ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|pc_write     ; ControlBlock:cb|pc_write    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|mem_read     ; ControlBlock:cb|mem_read    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|mem_write    ; ControlBlock:cb|mem_write   ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|ma_read      ; ControlBlock:cb|ma_read     ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.382  ; ControlBlock:cb|ma_write     ; ControlBlock:cb|ma_write    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.385  ; ControlBlock:cb|count[0]     ; ControlBlock:cb|count[0]    ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.580      ;
; 0.405  ; Memory:mem|Mem[10][11]       ; Memory:mem|out_dat_add[11]  ; clk                        ; clk         ; 0.000        ; 1.426      ; 1.988      ;
; 0.406  ; Memory:mem|Mem[10][7]        ; Memory:mem|out_dat_add[7]   ; clk                        ; clk         ; 0.000        ; 1.244      ; 1.807      ;
; 0.408  ; Memory:mem|Mem[12][15]       ; Memory:mem|out_dat_add[15]  ; clk                        ; clk         ; 0.000        ; 0.782      ; 1.347      ;
; 0.411  ; Memory:mem|Mem[10][5]        ; Memory:mem|out_dat_add[5]   ; clk                        ; clk         ; 0.000        ; 1.244      ; 1.812      ;
; 0.417  ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[3]   ; clk                        ; clk         ; 0.000        ; 1.273      ; 1.847      ;
; 0.440  ; ALU:alu1|out[7]              ; MAR:mar1|MAR[7]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; -0.068     ; 0.059      ;
; 0.441  ; Memory:mem|Mem[12][16]       ; Memory:mem|out_dat_add[16]  ; clk                        ; clk         ; 0.000        ; 0.782      ; 1.380      ;
; 0.442  ; ALU:alu1|out[5]              ; MAR:mar1|MAR[5]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; -0.070     ; 0.059      ;
; 0.443  ; ALU:alu1|out[6]              ; MAR:mar1|MAR[6]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; -0.071     ; 0.059      ;
; 0.444  ; Memory:mem|Mem[10][13]       ; Memory:mem|out_dat_add[13]  ; clk                        ; clk         ; 0.000        ; 1.109      ; 1.710      ;
; 0.449  ; Memory:mem|Mem[10][17]       ; Memory:mem|out_dat_add[17]  ; clk                        ; clk         ; 0.000        ; 1.109      ; 1.715      ;
; 0.472  ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[15]  ; clk                        ; clk         ; 0.000        ; 1.455      ; 2.084      ;
; 0.486  ; ControlBlock:cb|count[1]     ; ControlBlock:cb|inc_pc      ; clk                        ; clk         ; 0.000        ; 0.042      ; 0.685      ;
; 0.512  ; Memory:mem|Mem[10][15]       ; Memory:mem|out_dat_add[15]  ; clk                        ; clk         ; 0.000        ; 1.109      ; 1.778      ;
; 0.515  ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[2]   ; clk                        ; clk         ; 0.000        ; 1.273      ; 1.945      ;
; 0.515  ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[8]   ; clk                        ; clk         ; 0.000        ; 1.273      ; 1.945      ;
; 0.518  ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[4]   ; clk                        ; clk         ; 0.000        ; 1.273      ; 1.948      ;
; 0.525  ; Memory:mem|Mem[6][2]         ; Memory:mem|out_dat_add[2]   ; clk                        ; clk         ; 0.000        ; 0.807      ; 1.489      ;
; 0.527  ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[7]   ; clk                        ; clk         ; 0.000        ; 1.273      ; 1.957      ;
; 0.528  ; ALU:alu1|out[15]             ; AC_IR:mux|AC[15]            ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 1.016      ; 1.231      ;
; 0.529  ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[14]  ; clk                        ; clk         ; 0.000        ; 1.455      ; 2.141      ;
; 0.534  ; Memory:mem|Mem[12][1]        ; Memory:mem|out_dat_add[1]   ; clk                        ; clk         ; 0.000        ; 0.715      ; 1.406      ;
; 0.537  ; MAR:mar1|MAR_out[1]          ; Memory:mem|out_dat_add[16]  ; clk                        ; clk         ; 0.000        ; 1.477      ; 2.171      ;
; 0.538  ; Memory:mem|Mem[12][13]       ; Memory:mem|out_dat_add[13]  ; clk                        ; clk         ; 0.000        ; 0.897      ; 1.592      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[0]            ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[12]           ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[11]           ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[10]           ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[9]            ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[2]            ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[8]            ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[3]            ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[1]            ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[7]            ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[6]            ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[5]            ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.538  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[4]            ; clk                        ; clk         ; 0.000        ; 1.015      ; 1.710      ;
; 0.539  ; Memory:mem|Mem[12][2]        ; Memory:mem|out_dat_add[2]   ; clk                        ; clk         ; 0.000        ; 0.715      ; 1.411      ;
; 0.547  ; PC_MD:mux1|PC[12]            ; PC_MD:mux1|PC[12]           ; clk                        ; clk         ; 0.000        ; 0.038      ; 0.742      ;
; 0.548  ; Memory:mem|Mem[12][3]        ; Memory:mem|out_dat_add[3]   ; clk                        ; clk         ; 0.000        ; 0.715      ; 1.420      ;
; 0.548  ; Memory:mem|Mem[12][7]        ; Memory:mem|out_dat_add[7]   ; clk                        ; clk         ; 0.000        ; 0.715      ; 1.420      ;
; 0.556  ; ALU:alu1|out[4]              ; MAR:mar1|MAR[4]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; -0.184     ; 0.059      ;
; 0.566  ; Memory:mem|Mem[6][12]        ; Memory:mem|out_dat_add[12]  ; clk                        ; clk         ; 0.000        ; 0.989      ; 1.712      ;
; 0.577  ; ALU:alu1|out[0]              ; Memory:mem|Mem[7][0]        ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.967      ; 1.231      ;
; 0.580  ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[10]  ; clk                        ; clk         ; 0.000        ; 1.455      ; 2.192      ;
; 0.581  ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[9]   ; clk                        ; clk         ; 0.000        ; 1.455      ; 2.193      ;
; 0.582  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[3]            ; clk                        ; clk         ; 0.000        ; 0.964      ; 1.703      ;
; 0.583  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[5]            ; clk                        ; clk         ; 0.000        ; 0.964      ; 1.704      ;
; 0.584  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[0]            ; clk                        ; clk         ; 0.000        ; 0.964      ; 1.705      ;
; 0.584  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[6]            ; clk                        ; clk         ; 0.000        ; 0.964      ; 1.705      ;
; 0.585  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[12]           ; clk                        ; clk         ; 0.000        ; 0.964      ; 1.706      ;
; 0.585  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[9]            ; clk                        ; clk         ; 0.000        ; 0.964      ; 1.706      ;
; 0.585  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[7]            ; clk                        ; clk         ; 0.000        ; 0.964      ; 1.706      ;
; 0.588  ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[12]  ; clk                        ; clk         ; 0.000        ; 1.455      ; 2.200      ;
; 0.589  ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[16]  ; clk                        ; clk         ; 0.000        ; 1.455      ; 2.201      ;
; 0.590  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[11]           ; clk                        ; clk         ; 0.000        ; 0.964      ; 1.711      ;
; 0.591  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[10]           ; clk                        ; clk         ; 0.000        ; 0.964      ; 1.712      ;
+--------+------------------------------+-----------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ControlBlock:cb|alu_enable'                                                                                        ;
+-------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node          ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+
; 1.569 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.869      ; 1.968      ;
; 1.582 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.868      ; 1.980      ;
; 1.638 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.998      ; 2.166      ;
; 1.651 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.951      ; 2.132      ;
; 1.675 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 1.011      ; 2.216      ;
; 1.684 ; AC_IR:mux|out_data[13]          ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.430      ; 1.644      ;
; 1.688 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.964      ; 2.182      ;
; 1.779 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.765      ; 2.074      ;
; 1.801 ; AC_IR:mux|out_data[4]           ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.405      ; 1.736      ;
; 1.880 ; PC_MD:mux1|out_data[10]         ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.761      ; 2.171      ;
; 1.891 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 1.039      ; 2.460      ;
; 1.894 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 1.039      ; 2.463      ;
; 1.894 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.761      ; 2.185      ;
; 1.904 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.992      ; 2.426      ;
; 1.907 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.992      ; 2.429      ;
; 1.940 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.764      ; 2.234      ;
; 1.951 ; PC_MD:mux1|out_data[1]          ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.761      ; 2.242      ;
; 1.953 ; Stack:stack1|out_stack_data[17] ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.598      ; 2.081      ;
; 1.953 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.962      ; 2.445      ;
; 1.956 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.724      ; 2.210      ;
; 1.978 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.822      ; 2.330      ;
; 1.985 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 1.016      ; 2.531      ;
; 1.990 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.975      ; 2.495      ;
; 1.998 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.969      ; 2.497      ;
; 2.030 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.832      ; 2.392      ;
; 2.039 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 1.039      ; 2.608      ;
; 2.063 ; PC_MD:mux1|out_data[3]          ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.720      ; 2.313      ;
; 2.069 ; AC_IR:mux|out_data[9]           ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.283      ; 1.882      ;
; 2.070 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.821      ; 2.421      ;
; 2.073 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.997      ; 2.600      ;
; 2.073 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.765      ; 2.368      ;
; 2.082 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.992      ; 2.604      ;
; 2.098 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.833      ; 2.461      ;
; 2.110 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.950      ; 2.590      ;
; 2.115 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.997      ; 2.642      ;
; 2.121 ; PC_MD:mux1|out_data[4]          ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.733      ; 2.384      ;
; 2.135 ; PC_MD:mux1|out_data[8]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.761      ; 2.426      ;
; 2.146 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.890      ; 2.566      ;
; 2.149 ; PC_MD:mux1|out_data[4]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.761      ; 2.440      ;
; 2.153 ; AC_IR:mux|out_data[14]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.411      ; 2.094      ;
; 2.154 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.950      ; 2.634      ;
; 2.161 ; Stack:stack1|out_stack_data[3]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.723      ; 2.414      ;
; 2.167 ; AC_IR:mux|out_data[5]           ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.287      ; 1.984      ;
; 2.171 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.765      ; 2.466      ;
; 2.183 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 1.021      ; 2.734      ;
; 2.185 ; AC_IR:mux|out_data[6]           ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.288      ; 2.003      ;
; 2.185 ; Stack:stack1|out_stack_data[10] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.768      ; 2.483      ;
; 2.190 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.889      ; 2.609      ;
; 2.196 ; PC_MD:mux1|out_data[8]          ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.812      ; 2.538      ;
; 2.196 ; AC_IR:mux|out_data[11]          ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.391      ; 2.117      ;
; 2.204 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.843      ; 2.577      ;
; 2.206 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 1.003      ; 2.739      ;
; 2.209 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 1.003      ; 2.742      ;
; 2.214 ; AC_IR:mux|out_data[17]          ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.283      ; 2.027      ;
; 2.220 ; PC_MD:mux1|out_data[0]          ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.465      ; 2.215      ;
; 2.224 ; AC_IR:mux|out_data[15]          ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.283      ; 2.037      ;
; 2.225 ; AC_IR:mux|out_data[10]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.433      ; 2.188      ;
; 2.227 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.616      ; 2.373      ;
; 2.230 ; PC_MD:mux1|out_data[7]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.612      ; 2.372      ;
; 2.239 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.764      ; 2.533      ;
; 2.243 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.974      ; 2.747      ;
; 2.244 ; AC_IR:mux|out_data[9]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.433      ; 2.207      ;
; 2.245 ; PC_MD:mux1|out_data[6]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.761      ; 2.536      ;
; 2.248 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.737      ; 2.515      ;
; 2.255 ; PC_MD:mux1|out_data[17]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.556      ; 2.341      ;
; 2.259 ; Stack:stack1|out_stack_data[13] ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.745      ; 2.534      ;
; 2.262 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.595      ; 2.387      ;
; 2.268 ; PC_MD:mux1|out_data[7]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.761      ; 2.559      ;
; 2.272 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.842      ; 2.644      ;
; 2.274 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.433      ; 2.237      ;
; 2.274 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 1.043      ; 2.847      ;
; 2.278 ; Stack:stack1|out_stack_data[11] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.726      ; 2.534      ;
; 2.294 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 1.090      ; 2.914      ;
; 2.300 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.980      ; 2.810      ;
; 2.304 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.620      ; 2.454      ;
; 2.307 ; PC_MD:mux1|out_data[6]          ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.616      ; 2.453      ;
; 2.311 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.889      ; 2.730      ;
; 2.321 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.894      ; 2.745      ;
; 2.324 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.842      ; 2.696      ;
; 2.335 ; AC_IR:mux|out_data[7]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.433      ; 2.298      ;
; 2.339 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.615      ; 2.484      ;
; 2.347 ; PC_MD:mux1|out_data[1]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.761      ; 2.638      ;
; 2.349 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 1.003      ; 2.882      ;
; 2.350 ; AC_IR:mux|out_data[6]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.433      ; 2.313      ;
; 2.371 ; PC_MD:mux1|out_data[9]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.761      ; 2.662      ;
; 2.377 ; PC_MD:mux1|out_data[5]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.761      ; 2.668      ;
; 2.380 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.847      ; 2.757      ;
; 2.381 ; PC_MD:mux1|out_data[0]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.615      ; 2.526      ;
; 2.383 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.961      ; 2.874      ;
; 2.389 ; PC_MD:mux1|out_data[4]          ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.812      ; 2.731      ;
; 2.390 ; PC_MD:mux1|out_data[4]          ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.616      ; 2.536      ;
; 2.394 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.893      ; 2.817      ;
; 2.400 ; PC_MD:mux1|out_data[9]          ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.611      ; 2.541      ;
; 2.410 ; AC_IR:mux|out_data[7]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.284      ; 2.224      ;
; 2.412 ; Stack:stack1|out_stack_data[4]  ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.736      ; 2.678      ;
; 2.435 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.433      ; 2.398      ;
; 2.436 ; Stack:stack1|out_stack_data[14] ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.726      ; 2.692      ;
; 2.436 ; Stack:stack1|out_stack_data[12] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.750      ; 2.716      ;
; 2.440 ; Stack:stack1|out_stack_data[4]  ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.764      ; 2.734      ;
; 2.448 ; AC_IR:mux|out_data[8]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.433      ; 2.411      ;
+-------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                        ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[17]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[17]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|opcode[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|opcode[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|opcode[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ac_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ac_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|alu_enable   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|inc_pc       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ir_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ir_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ma_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ma_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|md_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|md_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|md_write_mem ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|mem_read     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|mem_write    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|pc_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|pc_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|stack_read   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|stack_write  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[1]          ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ControlBlock:cb|alu_enable'                                                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[8]|dataa              ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[10]               ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[2]                ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[1]                ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[4]                ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[10]|datac             ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[2]|datac              ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[1]|datac              ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[4]|datac              ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[11]               ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[13]               ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[14]               ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[3]                ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[11]|datac             ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[13]|datac             ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[14]|datac             ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[3]|datac              ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[15]|datad             ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[16]|datad             ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[6]|datad              ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]|datad             ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[5]|datad              ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[7]|datad              ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[12]               ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[12]|datac             ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[0]|datad              ;
; 0.345 ; 0.345        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[9]|datad              ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[8]                ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[15]               ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[16]               ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[6]                ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0clkctrl|inclk[0] ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0clkctrl|outclk   ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[17]               ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[5]                ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[7]                ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[0]                ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[9]                ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0|combout         ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; cb|alu_enable|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; cb|alu_enable|q                ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0|combout         ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0|datab           ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[0]                ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[9]                ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[17]               ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[5]                ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[15]               ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[16]               ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[6]                ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[7]                ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0clkctrl|inclk[0] ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0clkctrl|outclk   ;
; 0.612 ; 0.612        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[8]                ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[0]|datad              ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[9]|datad              ;
; 0.621 ; 0.621        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[12]|datac             ;
; 0.622 ; 0.622        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[12]               ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]|datad             ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[5]|datad              ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[13]|datac             ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[15]|datad             ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[16]|datad             ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[6]|datad              ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[7]|datad              ;
; 0.625 ; 0.625        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[13]               ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[11]|datac             ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[14]|datac             ;
; 0.625 ; 0.625        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[3]|datac              ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[11]               ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[14]               ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[3]                ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[2]|datac              ;
; 0.628 ; 0.628        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[2]                ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[10]|datac             ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[1]|datac              ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[4]|datac              ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[10]               ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[1]                ;
; 0.629 ; 0.629        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[4]                ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[8]|dataa              ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 4.797 ; 5.305 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.371 ; -0.866 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluOut[*]   ; clk        ; 8.707 ; 8.857 ; Rise       ; clk             ;
;  aluOut[0]  ; clk        ; 7.230 ; 7.275 ; Rise       ; clk             ;
;  aluOut[1]  ; clk        ; 6.606 ; 6.618 ; Rise       ; clk             ;
;  aluOut[2]  ; clk        ; 8.707 ; 8.857 ; Rise       ; clk             ;
;  aluOut[3]  ; clk        ; 7.401 ; 7.433 ; Rise       ; clk             ;
;  aluOut[4]  ; clk        ; 7.169 ; 7.224 ; Rise       ; clk             ;
;  aluOut[5]  ; clk        ; 8.124 ; 8.275 ; Rise       ; clk             ;
;  aluOut[6]  ; clk        ; 7.720 ; 7.797 ; Rise       ; clk             ;
;  aluOut[7]  ; clk        ; 7.968 ; 8.031 ; Rise       ; clk             ;
;  aluOut[8]  ; clk        ; 7.489 ; 7.573 ; Rise       ; clk             ;
;  aluOut[9]  ; clk        ; 7.307 ; 7.390 ; Rise       ; clk             ;
;  aluOut[10] ; clk        ; 7.396 ; 7.491 ; Rise       ; clk             ;
;  aluOut[11] ; clk        ; 7.721 ; 7.772 ; Rise       ; clk             ;
;  aluOut[12] ; clk        ; 8.564 ; 8.707 ; Rise       ; clk             ;
;  aluOut[13] ; clk        ; 6.583 ; 6.574 ; Rise       ; clk             ;
;  aluOut[14] ; clk        ; 6.622 ; 6.638 ; Rise       ; clk             ;
;  aluOut[15] ; clk        ; 6.312 ; 6.368 ; Rise       ; clk             ;
;  aluOut[16] ; clk        ; 6.875 ; 6.866 ; Rise       ; clk             ;
;  aluOut[17] ; clk        ; 6.623 ; 6.637 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluOut[*]   ; clk        ; 6.161 ; 6.214 ; Rise       ; clk             ;
;  aluOut[0]  ; clk        ; 7.043 ; 7.086 ; Rise       ; clk             ;
;  aluOut[1]  ; clk        ; 6.444 ; 6.455 ; Rise       ; clk             ;
;  aluOut[2]  ; clk        ; 8.509 ; 8.658 ; Rise       ; clk             ;
;  aluOut[3]  ; clk        ; 7.208 ; 7.238 ; Rise       ; clk             ;
;  aluOut[4]  ; clk        ; 6.986 ; 7.038 ; Rise       ; clk             ;
;  aluOut[5]  ; clk        ; 7.902 ; 8.047 ; Rise       ; clk             ;
;  aluOut[6]  ; clk        ; 7.515 ; 7.588 ; Rise       ; clk             ;
;  aluOut[7]  ; clk        ; 7.753 ; 7.814 ; Rise       ; clk             ;
;  aluOut[8]  ; clk        ; 7.293 ; 7.374 ; Rise       ; clk             ;
;  aluOut[9]  ; clk        ; 7.119 ; 7.198 ; Rise       ; clk             ;
;  aluOut[10] ; clk        ; 7.196 ; 7.285 ; Rise       ; clk             ;
;  aluOut[11] ; clk        ; 7.507 ; 7.554 ; Rise       ; clk             ;
;  aluOut[12] ; clk        ; 8.318 ; 8.453 ; Rise       ; clk             ;
;  aluOut[13] ; clk        ; 6.418 ; 6.409 ; Rise       ; clk             ;
;  aluOut[14] ; clk        ; 6.459 ; 6.474 ; Rise       ; clk             ;
;  aluOut[15] ; clk        ; 6.161 ; 6.214 ; Rise       ; clk             ;
;  aluOut[16] ; clk        ; 6.696 ; 6.685 ; Rise       ; clk             ;
;  aluOut[17] ; clk        ; 6.460 ; 6.474 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 294.55 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; ControlBlock:cb|alu_enable ; -3.857 ; -64.765       ;
; clk                        ; -2.395 ; -860.464      ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -0.225 ; -1.297        ;
; ControlBlock:cb|alu_enable ; 1.647  ; 0.000         ;
+----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -521.000      ;
; ControlBlock:cb|alu_enable ; 0.395  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ControlBlock:cb|alu_enable'                                                                                         ;
+--------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+
; -3.857 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.088      ; 3.737      ;
; -3.844 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.119     ; 3.416      ;
; -3.827 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.119     ; 3.399      ;
; -3.811 ; PC_MD:mux1|out_data[16]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.049      ; 3.652      ;
; -3.788 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.202      ; 3.681      ;
; -3.778 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.202      ; 3.671      ;
; -3.777 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.202      ; 3.670      ;
; -3.776 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.099     ; 3.370      ;
; -3.768 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.212     ; 3.348      ;
; -3.759 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.099     ; 3.353      ;
; -3.751 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.117     ; 3.331      ;
; -3.747 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.104     ; 3.339      ;
; -3.746 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.202      ; 3.639      ;
; -3.741 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.119     ; 3.313      ;
; -3.736 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.119     ; 3.308      ;
; -3.728 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.233     ; 3.287      ;
; -3.726 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.191      ; 3.608      ;
; -3.723 ; Stack:stack1|out_stack_data[5]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.202      ; 3.616      ;
; -3.720 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.222      ; 3.635      ;
; -3.711 ; Stack:stack1|out_stack_data[3]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.202      ; 3.604      ;
; -3.711 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.233     ; 3.270      ;
; -3.710 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.222      ; 3.625      ;
; -3.709 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.222      ; 3.624      ;
; -3.691 ; Stack:stack1|out_stack_data[9]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.210      ; 3.592      ;
; -3.688 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.090      ; 3.569      ;
; -3.684 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.109      ; 3.585      ;
; -3.678 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.222      ; 3.593      ;
; -3.676 ; PC_MD:mux1|out_data[11]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.163      ; 3.530      ;
; -3.673 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.099     ; 3.267      ;
; -3.672 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.088      ; 3.552      ;
; -3.668 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.099     ; 3.262      ;
; -3.667 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.204      ; 3.568      ;
; -3.667 ; Stack:stack1|out_stack_data[8]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.202      ; 3.560      ;
; -3.666 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.081     ; 3.277      ;
; -3.663 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.217      ; 3.576      ;
; -3.662 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.088      ; 3.542      ;
; -3.659 ; PC_MD:mux1|out_data[13]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.163      ; 3.513      ;
; -3.658 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.211      ; 3.562      ;
; -3.655 ; Stack:stack1|out_stack_data[5]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.222      ; 3.570      ;
; -3.650 ; Stack:stack1|out_stack_data[7]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.202      ; 3.543      ;
; -3.644 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.109      ; 3.545      ;
; -3.643 ; Stack:stack1|out_stack_data[16] ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.098      ; 3.533      ;
; -3.643 ; Stack:stack1|out_stack_data[3]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.222      ; 3.558      ;
; -3.642 ; PC_MD:mux1|out_data[16]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.051      ; 3.484      ;
; -3.639 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.098      ; 3.529      ;
; -3.635 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.212     ; 3.215      ;
; -3.631 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.212     ; 3.211      ;
; -3.630 ; AC_IR:mux|out_data[5]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.119     ; 3.202      ;
; -3.630 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.088      ; 3.510      ;
; -3.627 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.204      ; 3.528      ;
; -3.625 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.233     ; 3.184      ;
; -3.623 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.217      ; 3.536      ;
; -3.623 ; Stack:stack1|out_stack_data[9]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.230      ; 3.546      ;
; -3.622 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.193      ; 3.512      ;
; -3.620 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.233     ; 3.179      ;
; -3.618 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.206      ; 3.520      ;
; -3.618 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.117     ; 3.198      ;
; -3.617 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.240      ; 3.549      ;
; -3.616 ; PC_MD:mux1|out_data[9]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.191      ; 3.498      ;
; -3.614 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.104     ; 3.206      ;
; -3.610 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.077      ; 3.479      ;
; -3.608 ; PC_MD:mux1|out_data[11]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.183      ; 3.484      ;
; -3.607 ; Stack:stack1|out_stack_data[5]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.088      ; 3.487      ;
; -3.606 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.049     ; 3.120      ;
; -3.599 ; PC_MD:mux1|out_data[3]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.191      ; 3.481      ;
; -3.599 ; Stack:stack1|out_stack_data[8]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.222      ; 3.514      ;
; -3.595 ; Stack:stack1|out_stack_data[3]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.088      ; 3.475      ;
; -3.593 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.217      ; 3.506      ;
; -3.593 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.231     ; 3.153      ;
; -3.590 ; PC_MD:mux1|out_data[5]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.191      ; 3.472      ;
; -3.589 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.049     ; 3.103      ;
; -3.588 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.109      ; 3.489      ;
; -3.585 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.240      ; 3.517      ;
; -3.585 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.104     ; 3.177      ;
; -3.583 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.117     ; 3.163      ;
; -3.582 ; Stack:stack1|out_stack_data[7]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.222      ; 3.497      ;
; -3.582 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.109      ; 3.483      ;
; -3.577 ; AC_IR:mux|out_data[15]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.212     ; 3.157      ;
; -3.575 ; Stack:stack1|out_stack_data[9]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.096      ; 3.463      ;
; -3.575 ; Stack:stack1|out_stack_data[8]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.217      ; 3.488      ;
; -3.575 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.081     ; 3.186      ;
; -3.571 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.204      ; 3.472      ;
; -3.562 ; AC_IR:mux|out_data[5]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.099     ; 3.156      ;
; -3.560 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.081     ; 2.826      ;
; -3.560 ; PC_MD:mux1|out_data[11]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.049      ; 3.401      ;
; -3.554 ; Stack:stack1|out_stack_data[8]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.088      ; 3.434      ;
; -3.551 ; Stack:stack1|out_stack_data[6]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.202      ; 3.444      ;
; -3.550 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.272      ; 3.385      ;
; -3.548 ; PC_MD:mux1|out_data[9]          ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.211      ; 3.452      ;
; -3.546 ; AC_IR:mux|out_data[4]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.119     ; 3.118      ;
; -3.545 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.212     ; 3.125      ;
; -3.543 ; PC_MD:mux1|out_data[12]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.163      ; 3.397      ;
; -3.543 ; PC_MD:mux1|out_data[13]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.049      ; 3.384      ;
; -3.543 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.081     ; 2.809      ;
; -3.542 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; -0.118     ; 3.115      ;
; -3.540 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.272      ; 3.375      ;
; -3.536 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.217      ; 3.449      ;
; -3.534 ; Stack:stack1|out_stack_data[7]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.088      ; 3.414      ;
; -3.534 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.204      ; 3.435      ;
; -3.531 ; PC_MD:mux1|out_data[3]          ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.211      ; 3.435      ;
+--------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.395 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][0]      ; clk          ; clk         ; 1.000        ; -0.033     ; 3.377      ;
; -2.395 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][11]     ; clk          ; clk         ; 1.000        ; -0.033     ; 3.377      ;
; -2.395 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][9]      ; clk          ; clk         ; 1.000        ; -0.033     ; 3.377      ;
; -2.395 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][10]     ; clk          ; clk         ; 1.000        ; -0.033     ; 3.377      ;
; -2.395 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][3]      ; clk          ; clk         ; 1.000        ; -0.033     ; 3.377      ;
; -2.395 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][1]      ; clk          ; clk         ; 1.000        ; -0.033     ; 3.377      ;
; -2.395 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][7]      ; clk          ; clk         ; 1.000        ; -0.033     ; 3.377      ;
; -2.395 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][2]      ; clk          ; clk         ; 1.000        ; -0.033     ; 3.377      ;
; -2.395 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][8]      ; clk          ; clk         ; 1.000        ; -0.033     ; 3.377      ;
; -2.395 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][5]      ; clk          ; clk         ; 1.000        ; -0.033     ; 3.377      ;
; -2.395 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][6]      ; clk          ; clk         ; 1.000        ; -0.033     ; 3.377      ;
; -2.395 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][4]      ; clk          ; clk         ; 1.000        ; -0.033     ; 3.377      ;
; -2.334 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[2][17]      ; clk          ; clk         ; 1.000        ; 0.672      ; 4.021      ;
; -2.334 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[2][15]      ; clk          ; clk         ; 1.000        ; 0.672      ; 4.021      ;
; -2.334 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[2][16]      ; clk          ; clk         ; 1.000        ; 0.672      ; 4.021      ;
; -2.334 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[2][14]      ; clk          ; clk         ; 1.000        ; 0.672      ; 4.021      ;
; -2.326 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[2][17]      ; clk          ; clk         ; 1.000        ; 0.672      ; 4.013      ;
; -2.326 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[2][15]      ; clk          ; clk         ; 1.000        ; 0.672      ; 4.013      ;
; -2.326 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[2][16]      ; clk          ; clk         ; 1.000        ; 0.672      ; 4.013      ;
; -2.326 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[2][14]      ; clk          ; clk         ; 1.000        ; 0.672      ; 4.013      ;
; -2.311 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][17]     ; clk          ; clk         ; 1.000        ; 0.206      ; 3.532      ;
; -2.311 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][15]     ; clk          ; clk         ; 1.000        ; 0.206      ; 3.532      ;
; -2.311 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][16]     ; clk          ; clk         ; 1.000        ; 0.206      ; 3.532      ;
; -2.311 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][13]     ; clk          ; clk         ; 1.000        ; 0.206      ; 3.532      ;
; -2.311 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][14]     ; clk          ; clk         ; 1.000        ; 0.206      ; 3.532      ;
; -2.311 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[10][12]     ; clk          ; clk         ; 1.000        ; 0.206      ; 3.532      ;
; -2.306 ; Memory:mem|Mem[5][8]         ; Memory:mem|out_dat_add[8]  ; clk          ; clk         ; 1.000        ; 0.170      ; 3.491      ;
; -2.300 ; MAR:mar1|MAR_out[7]          ; Memory:mem|Mem[2][17]      ; clk          ; clk         ; 1.000        ; 0.672      ; 3.987      ;
; -2.300 ; MAR:mar1|MAR_out[7]          ; Memory:mem|Mem[2][15]      ; clk          ; clk         ; 1.000        ; 0.672      ; 3.987      ;
; -2.300 ; MAR:mar1|MAR_out[7]          ; Memory:mem|Mem[2][16]      ; clk          ; clk         ; 1.000        ; 0.672      ; 3.987      ;
; -2.300 ; MAR:mar1|MAR_out[7]          ; Memory:mem|Mem[2][14]      ; clk          ; clk         ; 1.000        ; 0.672      ; 3.987      ;
; -2.249 ; AC_IR:mux|opcode[1]          ; ControlBlock:cb|aluop[2]   ; clk          ; clk         ; 1.000        ; -0.419     ; 2.845      ;
; -2.231 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[12][16]     ; clk          ; clk         ; 1.000        ; 0.479      ; 3.725      ;
; -2.231 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[12][17]     ; clk          ; clk         ; 1.000        ; 0.479      ; 3.725      ;
; -2.231 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[12][15]     ; clk          ; clk         ; 1.000        ; 0.479      ; 3.725      ;
; -2.225 ; MAR:mar1|MAR_out[1]          ; Memory:mem|out_dat_add[8]  ; clk          ; clk         ; 1.000        ; 0.973      ; 4.213      ;
; -2.223 ; MAR:mar1|MAR_out[4]          ; Memory:mem|Mem[2][17]      ; clk          ; clk         ; 1.000        ; 0.672      ; 3.910      ;
; -2.223 ; MAR:mar1|MAR_out[4]          ; Memory:mem|Mem[2][15]      ; clk          ; clk         ; 1.000        ; 0.672      ; 3.910      ;
; -2.223 ; MAR:mar1|MAR_out[4]          ; Memory:mem|Mem[2][16]      ; clk          ; clk         ; 1.000        ; 0.672      ; 3.910      ;
; -2.223 ; MAR:mar1|MAR_out[4]          ; Memory:mem|Mem[2][14]      ; clk          ; clk         ; 1.000        ; 0.672      ; 3.910      ;
; -2.219 ; AC_IR:mux|opcode[2]          ; ControlBlock:cb|aluop[2]   ; clk          ; clk         ; 1.000        ; -0.419     ; 2.815      ;
; -2.175 ; MAR:mar1|MAR_out[2]          ; Memory:mem|Mem[12][16]     ; clk          ; clk         ; 1.000        ; 0.479      ; 3.669      ;
; -2.175 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[12][16]     ; clk          ; clk         ; 1.000        ; 0.479      ; 3.669      ;
; -2.175 ; MAR:mar1|MAR_out[2]          ; Memory:mem|Mem[12][17]     ; clk          ; clk         ; 1.000        ; 0.479      ; 3.669      ;
; -2.175 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[12][17]     ; clk          ; clk         ; 1.000        ; 0.479      ; 3.669      ;
; -2.175 ; MAR:mar1|MAR_out[2]          ; Memory:mem|Mem[12][15]     ; clk          ; clk         ; 1.000        ; 0.479      ; 3.669      ;
; -2.175 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[12][15]     ; clk          ; clk         ; 1.000        ; 0.479      ; 3.669      ;
; -2.141 ; MAR:mar1|MAR_out[7]          ; Memory:mem|Mem[12][16]     ; clk          ; clk         ; 1.000        ; 0.479      ; 3.635      ;
; -2.141 ; MAR:mar1|MAR_out[7]          ; Memory:mem|Mem[12][17]     ; clk          ; clk         ; 1.000        ; 0.479      ; 3.635      ;
; -2.141 ; MAR:mar1|MAR_out[7]          ; Memory:mem|Mem[12][15]     ; clk          ; clk         ; 1.000        ; 0.479      ; 3.635      ;
; -2.140 ; MAR:mar1|MAR_out[11]         ; Memory:mem|Mem[2][17]      ; clk          ; clk         ; 1.000        ; 0.672      ; 3.827      ;
; -2.140 ; MAR:mar1|MAR_out[11]         ; Memory:mem|Mem[2][15]      ; clk          ; clk         ; 1.000        ; 0.672      ; 3.827      ;
; -2.140 ; MAR:mar1|MAR_out[11]         ; Memory:mem|Mem[2][16]      ; clk          ; clk         ; 1.000        ; 0.672      ; 3.827      ;
; -2.140 ; MAR:mar1|MAR_out[11]         ; Memory:mem|Mem[2][14]      ; clk          ; clk         ; 1.000        ; 0.672      ; 3.827      ;
; -2.138 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[10][0]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.103      ;
; -2.138 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[10][11]     ; clk          ; clk         ; 1.000        ; -0.050     ; 3.103      ;
; -2.138 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[10][9]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.103      ;
; -2.138 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[10][10]     ; clk          ; clk         ; 1.000        ; -0.050     ; 3.103      ;
; -2.138 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[10][3]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.103      ;
; -2.138 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[10][1]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.103      ;
; -2.138 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[10][7]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.103      ;
; -2.138 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[10][2]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.103      ;
; -2.138 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[10][8]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.103      ;
; -2.138 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[10][5]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.103      ;
; -2.138 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[10][6]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.103      ;
; -2.138 ; MAR:mar1|MAR_out[5]          ; Memory:mem|Mem[10][4]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.103      ;
; -2.130 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[10][0]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.095      ;
; -2.130 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[10][11]     ; clk          ; clk         ; 1.000        ; -0.050     ; 3.095      ;
; -2.130 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[10][9]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.095      ;
; -2.130 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[10][10]     ; clk          ; clk         ; 1.000        ; -0.050     ; 3.095      ;
; -2.130 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[10][3]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.095      ;
; -2.130 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[10][1]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.095      ;
; -2.130 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[10][7]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.095      ;
; -2.130 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[10][2]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.095      ;
; -2.130 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[10][8]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.095      ;
; -2.130 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[10][5]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.095      ;
; -2.130 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[10][6]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.095      ;
; -2.130 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[10][4]      ; clk          ; clk         ; 1.000        ; -0.050     ; 3.095      ;
; -2.120 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|out_data[16]    ; clk          ; clk         ; 1.000        ; 0.142      ; 3.277      ;
; -2.120 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|out_data[17]    ; clk          ; clk         ; 1.000        ; 0.142      ; 3.277      ;
; -2.120 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|out_data[15]    ; clk          ; clk         ; 1.000        ; 0.142      ; 3.277      ;
; -2.120 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|out_data[14]    ; clk          ; clk         ; 1.000        ; 0.142      ; 3.277      ;
; -2.120 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|out_data[13]    ; clk          ; clk         ; 1.000        ; 0.142      ; 3.277      ;
; -2.120 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|out_data[12]    ; clk          ; clk         ; 1.000        ; 0.142      ; 3.277      ;
; -2.120 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|out_data[11]    ; clk          ; clk         ; 1.000        ; 0.142      ; 3.277      ;
; -2.118 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[6][16]      ; clk          ; clk         ; 1.000        ; 0.590      ; 3.723      ;
; -2.118 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[6][14]      ; clk          ; clk         ; 1.000        ; 0.590      ; 3.723      ;
; -2.118 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[6][17]      ; clk          ; clk         ; 1.000        ; 0.590      ; 3.723      ;
; -2.118 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[6][15]      ; clk          ; clk         ; 1.000        ; 0.590      ; 3.723      ;
; -2.118 ; MAR:mar1|MAR_out[9]          ; Memory:mem|Mem[6][13]      ; clk          ; clk         ; 1.000        ; 0.590      ; 3.723      ;
; -2.108 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[1][14]      ; clk          ; clk         ; 1.000        ; 0.533      ; 3.656      ;
; -2.108 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[1][13]      ; clk          ; clk         ; 1.000        ; 0.533      ; 3.656      ;
; -2.108 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[1][9]       ; clk          ; clk         ; 1.000        ; 0.533      ; 3.656      ;
; -2.108 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[1][8]       ; clk          ; clk         ; 1.000        ; 0.533      ; 3.656      ;
; -2.108 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[1][7]       ; clk          ; clk         ; 1.000        ; 0.533      ; 3.656      ;
; -2.108 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[1][6]       ; clk          ; clk         ; 1.000        ; 0.533      ; 3.656      ;
; -2.108 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[1][4]       ; clk          ; clk         ; 1.000        ; 0.533      ; 3.656      ;
; -2.108 ; MAR:mar1|MAR_out[1]          ; Memory:mem|Mem[1][5]       ; clk          ; clk         ; 1.000        ; 0.533      ; 3.656      ;
; -2.105 ; AC_IR:mux|opcode[2]          ; ControlBlock:cb|aluop[1]   ; clk          ; clk         ; 1.000        ; -0.425     ; 2.695      ;
; -2.105 ; MAR:mar1|MAR_out[1]          ; Memory:mem|out_dat_add[10] ; clk          ; clk         ; 1.000        ; 1.130      ; 4.250      ;
+--------+------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+--------+------------------------------+-----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.225 ; ALU:alu1|out[16]             ; Memory:mem|Mem[12][16]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.604      ; 0.053      ;
; -0.224 ; ALU:alu1|out[15]             ; Memory:mem|Mem[12][15]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.603      ; 0.053      ;
; -0.223 ; ALU:alu1|out[17]             ; Memory:mem|Mem[12][17]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.602      ; 0.053      ;
; -0.164 ; ALU:alu1|out[0]              ; MAR:mar1|MAR[0]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.543      ; 0.053      ;
; -0.164 ; ALU:alu1|out[9]              ; MAR:mar1|MAR[9]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.543      ; 0.053      ;
; -0.070 ; ALU:alu1|out[14]             ; Memory:mem|Mem[12][14]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.449      ; 0.053      ;
; -0.063 ; ALU:alu1|out[3]              ; MAR:mar1|MAR[3]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.442      ; 0.053      ;
; -0.039 ; ALU:alu1|out[13]             ; Memory:mem|Mem[12][13]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.418      ; 0.053      ;
; -0.033 ; ALU:alu1|out[2]              ; MAR:mar1|MAR[2]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.412      ; 0.053      ;
; -0.033 ; ALU:alu1|out[10]             ; MAR:mar1|MAR[10]            ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.412      ; 0.053      ;
; -0.032 ; ALU:alu1|out[1]              ; MAR:mar1|MAR[1]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.411      ; 0.053      ;
; -0.027 ; ALU:alu1|out[11]             ; MAR:mar1|MAR[11]            ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.406      ; 0.053      ;
; 0.113  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[15]           ; clk                        ; clk         ; 0.000        ; 1.057      ; 1.314      ;
; 0.126  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[17]           ; clk                        ; clk         ; 0.000        ; 1.057      ; 1.327      ;
; 0.127  ; ALU:alu1|out[12]             ; MAR:mar1|MAR[12]            ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.252      ; 0.053      ;
; 0.134  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[14]           ; clk                        ; clk         ; 0.000        ; 1.057      ; 1.335      ;
; 0.135  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[16]           ; clk                        ; clk         ; 0.000        ; 1.057      ; 1.336      ;
; 0.206  ; Memory:mem|Mem[12][17]       ; Memory:mem|out_dat_add[17]  ; clk                        ; clk         ; 0.000        ; 0.719      ; 1.069      ;
; 0.210  ; ControlBlock:cb|alu_enable   ; ControlBlock:cb|alu_enable  ; ControlBlock:cb|alu_enable ; clk         ; 0.000        ; 2.350      ; 2.914      ;
; 0.211  ; ALU:alu1|out[16]             ; AC_IR:mux|AC[16]            ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 1.114      ; 0.999      ;
; 0.279  ; ALU:alu1|out[7]              ; MAR:mar1|MAR[7]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.100      ; 0.053      ;
; 0.282  ; ALU:alu1|out[5]              ; MAR:mar1|MAR[5]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.097      ; 0.053      ;
; 0.283  ; ALU:alu1|out[6]              ; MAR:mar1|MAR[6]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.096      ; 0.053      ;
; 0.327  ; Memory:mem|Mem[10][9]        ; Memory:mem|out_dat_add[9]   ; clk                        ; clk         ; 0.000        ; 1.296      ; 1.767      ;
; 0.333  ; ControlBlock:cb|ac_read      ; ControlBlock:cb|ac_read     ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|ac_write     ; ControlBlock:cb|ac_write    ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|count[2]     ; ControlBlock:cb|count[2]    ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|count[3]     ; ControlBlock:cb|count[3]    ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|count[1]     ; ControlBlock:cb|count[1]    ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|ir_write     ; ControlBlock:cb|ir_write    ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|stack_read   ; ControlBlock:cb|stack_read  ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|aluop[0]     ; ControlBlock:cb|aluop[0]    ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|aluop[2]     ; ControlBlock:cb|aluop[2]    ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|md_read      ; ControlBlock:cb|md_read     ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; Stack:stack1|SP[1]           ; Stack:stack1|SP[1]          ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; Stack:stack1|SP[0]           ; Stack:stack1|SP[0]          ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|pc_read      ; ControlBlock:cb|pc_read     ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|md_write     ; ControlBlock:cb|md_write    ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|stack_write  ; ControlBlock:cb|stack_write ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|pc_write     ; ControlBlock:cb|pc_write    ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|mem_read     ; ControlBlock:cb|mem_read    ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|mem_write    ; ControlBlock:cb|mem_write   ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|ma_read      ; ControlBlock:cb|ma_read     ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.333  ; ControlBlock:cb|ma_write     ; ControlBlock:cb|ma_write    ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.511      ;
; 0.341  ; ControlBlock:cb|count[0]     ; ControlBlock:cb|count[0]    ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.519      ;
; 0.342  ; Memory:mem|Mem[12][9]        ; Memory:mem|out_dat_add[9]   ; clk                        ; clk         ; 0.000        ; 0.825      ; 1.311      ;
; 0.343  ; ALU:alu1|out[15]             ; AC_IR:mux|AC[15]            ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 1.113      ; 1.130      ;
; 0.357  ; Memory:mem|Mem[10][11]       ; Memory:mem|out_dat_add[11]  ; clk                        ; clk         ; 0.000        ; 1.296      ; 1.797      ;
; 0.359  ; Memory:mem|Mem[10][7]        ; Memory:mem|out_dat_add[7]   ; clk                        ; clk         ; 0.000        ; 1.132      ; 1.635      ;
; 0.367  ; Memory:mem|Mem[10][5]        ; Memory:mem|out_dat_add[5]   ; clk                        ; clk         ; 0.000        ; 1.132      ; 1.643      ;
; 0.370  ; Memory:mem|Mem[12][15]       ; Memory:mem|out_dat_add[15]  ; clk                        ; clk         ; 0.000        ; 0.719      ; 1.233      ;
; 0.370  ; Memory:mem|Mem[10][17]       ; Memory:mem|out_dat_add[17]  ; clk                        ; clk         ; 0.000        ; 1.020      ; 1.534      ;
; 0.383  ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[3]   ; clk                        ; clk         ; 0.000        ; 1.165      ; 1.692      ;
; 0.387  ; ALU:alu1|out[4]              ; MAR:mar1|MAR[4]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; -0.008     ; 0.053      ;
; 0.397  ; Memory:mem|Mem[10][13]       ; Memory:mem|out_dat_add[13]  ; clk                        ; clk         ; 0.000        ; 1.020      ; 1.561      ;
; 0.398  ; Memory:mem|Mem[12][16]       ; Memory:mem|out_dat_add[16]  ; clk                        ; clk         ; 0.000        ; 0.719      ; 1.261      ;
; 0.400  ; ALU:alu1|out[0]              ; Memory:mem|Mem[7][0]        ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 1.055      ; 1.129      ;
; 0.428  ; ControlBlock:cb|count[1]     ; ControlBlock:cb|inc_pc      ; clk                        ; clk         ; 0.000        ; 0.040      ; 0.612      ;
; 0.432  ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[15]  ; clk                        ; clk         ; 0.000        ; 1.329      ; 1.905      ;
; 0.447  ; Memory:mem|Mem[6][2]         ; Memory:mem|out_dat_add[2]   ; clk                        ; clk         ; 0.000        ; 0.737      ; 1.328      ;
; 0.461  ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[2]   ; clk                        ; clk         ; 0.000        ; 1.165      ; 1.770      ;
; 0.461  ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[8]   ; clk                        ; clk         ; 0.000        ; 1.165      ; 1.770      ;
; 0.462  ; Memory:mem|Mem[10][15]       ; Memory:mem|out_dat_add[15]  ; clk                        ; clk         ; 0.000        ; 1.020      ; 1.626      ;
; 0.464  ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[4]   ; clk                        ; clk         ; 0.000        ; 1.165      ; 1.773      ;
; 0.470  ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[7]   ; clk                        ; clk         ; 0.000        ; 1.165      ; 1.779      ;
; 0.478  ; MAR:mar1|MAR_out[1]          ; Memory:mem|out_dat_add[16]  ; clk                        ; clk         ; 0.000        ; 1.345      ; 1.967      ;
; 0.480  ; Memory:mem|Mem[12][2]        ; Memory:mem|out_dat_add[2]   ; clk                        ; clk         ; 0.000        ; 0.661      ; 1.285      ;
; 0.481  ; Memory:mem|Mem[12][1]        ; Memory:mem|out_dat_add[1]   ; clk                        ; clk         ; 0.000        ; 0.661      ; 1.286      ;
; 0.482  ; Memory:mem|Mem[6][12]        ; Memory:mem|out_dat_add[12]  ; clk                        ; clk         ; 0.000        ; 0.901      ; 1.527      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[0]            ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[12]           ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[11]           ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[10]           ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[9]            ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[2]            ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[8]            ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[3]            ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[1]            ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[7]            ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[6]            ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[5]            ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.482  ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[4]            ; clk                        ; clk         ; 0.000        ; 0.946      ; 1.572      ;
; 0.493  ; PC_MD:mux1|PC[12]            ; PC_MD:mux1|PC[12]           ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.671      ;
; 0.493  ; Memory:mem|Mem[12][3]        ; Memory:mem|out_dat_add[3]   ; clk                        ; clk         ; 0.000        ; 0.661      ; 1.298      ;
; 0.493  ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[14]  ; clk                        ; clk         ; 0.000        ; 1.329      ; 1.966      ;
; 0.494  ; Memory:mem|Mem[12][7]        ; Memory:mem|out_dat_add[7]   ; clk                        ; clk         ; 0.000        ; 0.661      ; 1.299      ;
; 0.498  ; Memory:mem|Mem[12][13]       ; Memory:mem|out_dat_add[13]  ; clk                        ; clk         ; 0.000        ; 0.825      ; 1.467      ;
; 0.522  ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[10]  ; clk                        ; clk         ; 0.000        ; 1.329      ; 1.995      ;
; 0.523  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[3]            ; clk                        ; clk         ; 0.000        ; 0.882      ; 1.549      ;
; 0.524  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[5]            ; clk                        ; clk         ; 0.000        ; 0.882      ; 1.550      ;
; 0.525  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[0]            ; clk                        ; clk         ; 0.000        ; 0.882      ; 1.551      ;
; 0.525  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[9]            ; clk                        ; clk         ; 0.000        ; 0.882      ; 1.551      ;
; 0.525  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[6]            ; clk                        ; clk         ; 0.000        ; 0.882      ; 1.551      ;
; 0.526  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[12]           ; clk                        ; clk         ; 0.000        ; 0.882      ; 1.552      ;
; 0.526  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[7]            ; clk                        ; clk         ; 0.000        ; 0.882      ; 1.552      ;
; 0.530  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[11]           ; clk                        ; clk         ; 0.000        ; 0.882      ; 1.556      ;
; 0.531  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[10]           ; clk                        ; clk         ; 0.000        ; 0.882      ; 1.557      ;
; 0.531  ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[2]            ; clk                        ; clk         ; 0.000        ; 0.882      ; 1.557      ;
; 0.532  ; PC_MD:mux1|PC[11]            ; PC_MD:mux1|PC[11]           ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.710      ;
; 0.532  ; PC_MD:mux1|PC[1]             ; PC_MD:mux1|PC[1]            ; clk                        ; clk         ; 0.000        ; 0.034      ; 0.710      ;
+--------+------------------------------+-----------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ControlBlock:cb|alu_enable'                                                                                         ;
+-------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node          ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+
; 1.647 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.625      ; 1.802      ;
; 1.667 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.624      ; 1.821      ;
; 1.699 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.745      ; 1.974      ;
; 1.731 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.759      ; 2.020      ;
; 1.732 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.695      ; 1.957      ;
; 1.759 ; AC_IR:mux|out_data[13]          ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.211      ; 1.500      ;
; 1.764 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.709      ; 2.003      ;
; 1.827 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.523      ; 1.880      ;
; 1.864 ; AC_IR:mux|out_data[4]           ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.191      ; 1.585      ;
; 1.922 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.783      ; 2.235      ;
; 1.924 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.784      ; 2.238      ;
; 1.927 ; PC_MD:mux1|out_data[10]         ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.513      ; 1.970      ;
; 1.955 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.733      ; 2.218      ;
; 1.956 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.513      ; 1.999      ;
; 1.957 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.734      ; 2.221      ;
; 1.974 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.485      ; 1.989      ;
; 1.995 ; Stack:stack1|out_stack_data[17] ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.373      ; 1.898      ;
; 1.998 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.523      ; 2.051      ;
; 2.003 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.701      ; 2.234      ;
; 2.008 ; PC_MD:mux1|out_data[1]          ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.514      ; 2.052      ;
; 2.016 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.575      ; 2.121      ;
; 2.025 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.759      ; 2.314      ;
; 2.035 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.715      ; 2.280      ;
; 2.058 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.709      ; 2.297      ;
; 2.062 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.783      ; 2.375      ;
; 2.070 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.524      ; 2.124      ;
; 2.083 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.574      ; 2.187      ;
; 2.090 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.580      ; 2.200      ;
; 2.091 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.745      ; 2.366      ;
; 2.099 ; PC_MD:mux1|out_data[3]          ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.475      ; 2.104      ;
; 2.113 ; AC_IR:mux|out_data[9]           ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.078      ; 1.721      ;
; 2.115 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.744      ; 2.389      ;
; 2.115 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.733      ; 2.378      ;
; 2.125 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.695      ; 2.350      ;
; 2.125 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.694      ; 2.349      ;
; 2.140 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.581      ; 2.251      ;
; 2.163 ; PC_MD:mux1|out_data[8]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.513      ; 2.206      ;
; 2.164 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.646      ; 2.340      ;
; 2.169 ; PC_MD:mux1|out_data[4]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.513      ; 2.212      ;
; 2.175 ; PC_MD:mux1|out_data[4]          ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.489      ; 2.194      ;
; 2.191 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.523      ; 2.244      ;
; 2.196 ; AC_IR:mux|out_data[14]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.196      ; 1.922      ;
; 2.197 ; AC_IR:mux|out_data[5]           ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.080      ; 1.807      ;
; 2.197 ; Stack:stack1|out_stack_data[10] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.531      ; 2.258      ;
; 2.198 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.764      ; 2.492      ;
; 2.198 ; Stack:stack1|out_stack_data[3]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.485      ; 2.213      ;
; 2.200 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.646      ; 2.376      ;
; 2.209 ; AC_IR:mux|out_data[6]           ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.081      ; 1.820      ;
; 2.211 ; AC_IR:mux|out_data[11]          ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.177      ; 1.918      ;
; 2.214 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.596      ; 2.340      ;
; 2.219 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.714      ; 2.463      ;
; 2.226 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.739      ; 2.495      ;
; 2.228 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.740      ; 2.498      ;
; 2.239 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.499      ; 2.268      ;
; 2.242 ; PC_MD:mux1|out_data[8]          ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.551      ; 2.323      ;
; 2.246 ; AC_IR:mux|out_data[17]          ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.077      ; 1.853      ;
; 2.250 ; PC_MD:mux1|out_data[0]          ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.249      ; 2.029      ;
; 2.250 ; AC_IR:mux|out_data[15]          ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.077      ; 1.857      ;
; 2.253 ; PC_MD:mux1|out_data[6]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.513      ; 2.296      ;
; 2.256 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.596      ; 2.382      ;
; 2.259 ; PC_MD:mux1|out_data[7]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.376      ; 2.165      ;
; 2.261 ; AC_IR:mux|out_data[10]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.215      ; 2.006      ;
; 2.261 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.386      ; 2.177      ;
; 2.270 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.524      ; 2.324      ;
; 2.270 ; AC_IR:mux|out_data[9]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.215      ; 2.015      ;
; 2.271 ; Stack:stack1|out_stack_data[11] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.493      ; 2.294      ;
; 2.272 ; Stack:stack1|out_stack_data[13] ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.507      ; 2.309      ;
; 2.280 ; PC_MD:mux1|out_data[7]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.513      ; 2.323      ;
; 2.283 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.821      ; 2.634      ;
; 2.286 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.365      ; 2.181      ;
; 2.289 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.771      ; 2.590      ;
; 2.290 ; PC_MD:mux1|out_data[17]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.328      ; 2.148      ;
; 2.292 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.215      ; 2.037      ;
; 2.319 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.649      ; 2.498      ;
; 2.322 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.386      ; 2.238      ;
; 2.325 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.646      ; 2.501      ;
; 2.329 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.715      ; 2.574      ;
; 2.334 ; PC_MD:mux1|out_data[1]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.513      ; 2.377      ;
; 2.334 ; PC_MD:mux1|out_data[6]          ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.379      ; 2.243      ;
; 2.339 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.389      ; 2.258      ;
; 2.347 ; AC_IR:mux|out_data[7]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.215      ; 2.092      ;
; 2.351 ; PC_MD:mux1|out_data[0]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.386      ; 2.267      ;
; 2.358 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.596      ; 2.484      ;
; 2.359 ; AC_IR:mux|out_data[6]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.215      ; 2.104      ;
; 2.365 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.739      ; 2.634      ;
; 2.371 ; PC_MD:mux1|out_data[5]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.513      ; 2.414      ;
; 2.383 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.599      ; 2.512      ;
; 2.384 ; PC_MD:mux1|out_data[9]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.513      ; 2.427      ;
; 2.384 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.648      ; 2.562      ;
; 2.394 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.701      ; 2.625      ;
; 2.408 ; PC_MD:mux1|out_data[9]          ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.376      ; 2.314      ;
; 2.409 ; PC_MD:mux1|out_data[4]          ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.551      ; 2.490      ;
; 2.412 ; PC_MD:mux1|out_data[4]          ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.379      ; 2.321      ;
; 2.415 ; PC_MD:mux1|out_data[10]         ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.475      ; 2.420      ;
; 2.421 ; Stack:stack1|out_stack_data[4]  ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.523      ; 2.474      ;
; 2.423 ; PC_MD:mux1|out_data[8]          ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.475      ; 2.428      ;
; 2.427 ; Stack:stack1|out_stack_data[4]  ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.499      ; 2.456      ;
; 2.429 ; PC_MD:mux1|out_data[4]          ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.475      ; 2.434      ;
; 2.430 ; Stack:stack1|out_stack_data[12] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.512      ; 2.472      ;
; 2.436 ; AC_IR:mux|out_data[7]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.078      ; 2.044      ;
+-------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[17]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[17]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|opcode[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|opcode[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|opcode[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ac_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ac_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|alu_enable   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|inc_pc       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ir_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ir_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ma_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ma_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|md_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|md_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|md_write_mem ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|mem_read     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|mem_write    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|pc_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|pc_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|stack_read   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|stack_write  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[1]          ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:cb|alu_enable'                                                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[1]|datac              ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[10]|datac             ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[2]|datac              ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[1]                ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[8]|dataa              ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[10]               ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[2]                ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[4]|datac              ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[11]|datac             ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[14]|datac             ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[3]|datac              ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[4]                ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[11]               ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[14]               ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[3]                ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[7]|datad              ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[5]|datad              ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[6]|datad              ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[0]|datad              ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[12]|datac             ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[9]|datad              ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[12]               ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[15]|datad             ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[16]|datad             ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[13]|datac             ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]|datad             ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[13]               ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0clkctrl|inclk[0] ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0clkctrl|outclk   ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[8]                ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0|combout         ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[7]                ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[5]                ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[6]                ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0|datab           ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[0]                ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[9]                ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[15]               ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[16]               ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[17]               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; cb|alu_enable|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; cb|alu_enable|q                ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[15]               ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[16]               ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[17]               ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[0]                ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[9]                ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[5]                ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[6]                ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[7]                ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0|combout         ;
; 0.547 ; 0.547        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[8]                ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0clkctrl|inclk[0] ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0clkctrl|outclk   ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[13]               ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[13]|datac             ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[15]|datad             ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[16]|datad             ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]|datad             ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[12]               ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[0]|datad              ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[9]|datad              ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[12]|datac             ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[5]|datad              ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[6]|datad              ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[7]|datad              ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[14]               ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0|datab           ;
; 0.568 ; 0.568        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[11]               ;
; 0.569 ; 0.569        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[3]                ;
; 0.569 ; 0.569        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[4]                ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[14]|datac             ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[11]|datac             ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[3]|datac              ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[4]|datac              ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[10]               ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[2]                ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[1]                ;
; 0.573 ; 0.573        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[8]|dataa              ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[10]|datac             ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[2]|datac              ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[1]|datac              ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 4.243 ; 4.574 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.184 ; -0.589 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluOut[*]   ; clk        ; 8.360 ; 8.424 ; Rise       ; clk             ;
;  aluOut[0]  ; clk        ; 6.923 ; 6.866 ; Rise       ; clk             ;
;  aluOut[1]  ; clk        ; 6.337 ; 6.274 ; Rise       ; clk             ;
;  aluOut[2]  ; clk        ; 8.360 ; 8.424 ; Rise       ; clk             ;
;  aluOut[3]  ; clk        ; 7.058 ; 7.051 ; Rise       ; clk             ;
;  aluOut[4]  ; clk        ; 6.847 ; 6.826 ; Rise       ; clk             ;
;  aluOut[5]  ; clk        ; 7.708 ; 7.774 ; Rise       ; clk             ;
;  aluOut[6]  ; clk        ; 7.344 ; 7.349 ; Rise       ; clk             ;
;  aluOut[7]  ; clk        ; 7.579 ; 7.577 ; Rise       ; clk             ;
;  aluOut[8]  ; clk        ; 7.129 ; 7.143 ; Rise       ; clk             ;
;  aluOut[9]  ; clk        ; 6.966 ; 7.001 ; Rise       ; clk             ;
;  aluOut[10] ; clk        ; 7.021 ; 7.082 ; Rise       ; clk             ;
;  aluOut[11] ; clk        ; 7.333 ; 7.299 ; Rise       ; clk             ;
;  aluOut[12] ; clk        ; 8.101 ; 8.194 ; Rise       ; clk             ;
;  aluOut[13] ; clk        ; 6.302 ; 6.221 ; Rise       ; clk             ;
;  aluOut[14] ; clk        ; 6.334 ; 6.312 ; Rise       ; clk             ;
;  aluOut[15] ; clk        ; 6.041 ; 6.051 ; Rise       ; clk             ;
;  aluOut[16] ; clk        ; 6.552 ; 6.519 ; Rise       ; clk             ;
;  aluOut[17] ; clk        ; 6.336 ; 6.321 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluOut[*]   ; clk        ; 5.905 ; 5.915 ; Rise       ; clk             ;
;  aluOut[0]  ; clk        ; 6.753 ; 6.698 ; Rise       ; clk             ;
;  aluOut[1]  ; clk        ; 6.190 ; 6.129 ; Rise       ; clk             ;
;  aluOut[2]  ; clk        ; 8.181 ; 8.246 ; Rise       ; clk             ;
;  aluOut[3]  ; clk        ; 6.883 ; 6.875 ; Rise       ; clk             ;
;  aluOut[4]  ; clk        ; 6.681 ; 6.661 ; Rise       ; clk             ;
;  aluOut[5]  ; clk        ; 7.507 ; 7.570 ; Rise       ; clk             ;
;  aluOut[6]  ; clk        ; 7.158 ; 7.163 ; Rise       ; clk             ;
;  aluOut[7]  ; clk        ; 7.384 ; 7.381 ; Rise       ; clk             ;
;  aluOut[8]  ; clk        ; 6.952 ; 6.965 ; Rise       ; clk             ;
;  aluOut[9]  ; clk        ; 6.795 ; 6.828 ; Rise       ; clk             ;
;  aluOut[10] ; clk        ; 6.840 ; 6.896 ; Rise       ; clk             ;
;  aluOut[11] ; clk        ; 7.140 ; 7.105 ; Rise       ; clk             ;
;  aluOut[12] ; clk        ; 7.877 ; 7.964 ; Rise       ; clk             ;
;  aluOut[13] ; clk        ; 6.152 ; 6.074 ; Rise       ; clk             ;
;  aluOut[14] ; clk        ; 6.187 ; 6.165 ; Rise       ; clk             ;
;  aluOut[15] ; clk        ; 5.905 ; 5.915 ; Rise       ; clk             ;
;  aluOut[16] ; clk        ; 6.390 ; 6.357 ; Rise       ; clk             ;
;  aluOut[17] ; clk        ; 6.190 ; 6.174 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; ControlBlock:cb|alu_enable ; -2.152 ; -34.535       ;
; clk                        ; -1.203 ; -406.640      ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk                        ; 0.051 ; 0.000         ;
; ControlBlock:cb|alu_enable ; 0.970 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -3.000 ; -666.627      ;
; ControlBlock:cb|alu_enable ; 0.346  ; 0.000         ;
+----------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ControlBlock:cb|alu_enable'                                                                                         ;
+--------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+
; -2.152 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.107      ; 2.247      ;
; -2.141 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.107      ; 2.236      ;
; -2.135 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.239      ; 2.422      ;
; -2.112 ; PC_MD:mux1|out_data[16]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.227      ; 2.387      ;
; -2.092 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.305      ; 2.385      ;
; -2.092 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.309      ; 2.389      ;
; -2.083 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.107      ; 2.178      ;
; -2.082 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.309      ; 2.379      ;
; -2.077 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.107      ; 2.172      ;
; -2.064 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.121      ; 2.172      ;
; -2.057 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.300      ; 2.345      ;
; -2.055 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.309      ; 2.352      ;
; -2.053 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.121      ; 2.161      ;
; -2.049 ; Stack:stack1|out_stack_data[9]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.327      ; 2.364      ;
; -2.044 ; Stack:stack1|out_stack_data[5]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.309      ; 2.341      ;
; -2.040 ; Stack:stack1|out_stack_data[3]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.309      ; 2.337      ;
; -2.031 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.041      ; 2.120      ;
; -2.020 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.041      ; 2.109      ;
; -2.013 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.133      ; 2.133      ;
; -2.010 ; PC_MD:mux1|out_data[11]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.293      ; 2.291      ;
; -2.004 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.319      ; 2.310      ;
; -2.004 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.323      ; 2.314      ;
; -2.001 ; Stack:stack1|out_stack_data[8]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.309      ; 2.298      ;
; -1.997 ; AC_IR:mux|out_data[5]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.107      ; 2.092      ;
; -1.996 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.161      ; 2.061      ;
; -1.995 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.121      ; 2.103      ;
; -1.994 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.323      ; 2.304      ;
; -1.994 ; PC_MD:mux1|out_data[13]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.293      ; 2.275      ;
; -1.993 ; Stack:stack1|out_stack_data[16] ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.249      ; 2.290      ;
; -1.989 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.121      ; 2.097      ;
; -1.988 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.055      ; 2.091      ;
; -1.986 ; Stack:stack1|out_stack_data[7]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.309      ; 2.283      ;
; -1.985 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.161      ; 2.050      ;
; -1.984 ; PC_MD:mux1|out_data[9]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.300      ; 2.272      ;
; -1.979 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.119      ; 2.086      ;
; -1.977 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.055      ; 2.080      ;
; -1.973 ; PC_MD:mux1|out_data[3]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.300      ; 2.261      ;
; -1.971 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.243      ; 2.262      ;
; -1.969 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.314      ; 2.270      ;
; -1.968 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.119      ; 2.075      ;
; -1.967 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.323      ; 2.277      ;
; -1.966 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.108      ; 2.063      ;
; -1.962 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.041      ; 2.051      ;
; -1.961 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.243      ; 2.252      ;
; -1.961 ; Stack:stack1|out_stack_data[9]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.341      ; 2.289      ;
; -1.956 ; Stack:stack1|out_stack_data[5]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.323      ; 2.266      ;
; -1.956 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.041      ; 2.045      ;
; -1.955 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.108      ; 2.052      ;
; -1.954 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.335      ; 2.276      ;
; -1.952 ; AC_IR:mux|out_data[16]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.041      ; 2.041      ;
; -1.952 ; Stack:stack1|out_stack_data[3]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.323      ; 2.262      ;
; -1.952 ; PC_MD:mux1|out_data[5]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.300      ; 2.240      ;
; -1.949 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.133      ; 2.069      ;
; -1.943 ; AC_IR:mux|out_data[15]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.071      ; 2.062      ;
; -1.939 ; AC_IR:mux|out_data[8]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.107      ; 2.034      ;
; -1.939 ; AC_IR:mux|out_data[4]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.107      ; 2.034      ;
; -1.936 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.363      ; 2.203      ;
; -1.936 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.234      ; 2.218      ;
; -1.935 ; AC_IR:mux|out_data[7]           ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.107      ; 2.030      ;
; -1.934 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.243      ; 2.225      ;
; -1.928 ; AC_IR:mux|out_data[10]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.107      ; 2.023      ;
; -1.928 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.257      ; 2.233      ;
; -1.928 ; Stack:stack1|out_stack_data[9]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.261      ; 2.237      ;
; -1.927 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.161      ; 1.992      ;
; -1.927 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.335      ; 2.249      ;
; -1.926 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.363      ; 2.193      ;
; -1.926 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.055      ; 2.029      ;
; -1.924 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.241      ; 2.214      ;
; -1.924 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.134      ; 1.807      ;
; -1.924 ; Stack:stack1|out_stack_data[6]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.309      ; 2.221      ;
; -1.923 ; Stack:stack1|out_stack_data[5]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.243      ; 2.214      ;
; -1.922 ; PC_MD:mux1|out_data[11]         ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.307      ; 2.216      ;
; -1.921 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.161      ; 1.986      ;
; -1.919 ; Stack:stack1|out_stack_data[3]  ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.243      ; 2.210      ;
; -1.919 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.055      ; 2.022      ;
; -1.919 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.317      ; 2.224      ;
; -1.919 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.321      ; 2.228      ;
; -1.918 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.257      ; 2.223      ;
; -1.918 ; PC_MD:mux1|out_data[12]         ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.293      ; 2.199      ;
; -1.917 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.119      ; 2.024      ;
; -1.914 ; Stack:stack1|out_stack_data[4]  ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.309      ; 2.211      ;
; -1.913 ; AC_IR:mux|out_data[1]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.134      ; 1.796      ;
; -1.913 ; Stack:stack1|out_stack_data[8]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.323      ; 2.223      ;
; -1.910 ; AC_IR:mux|out_data[3]           ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.119      ; 2.017      ;
; -1.909 ; AC_IR:mux|out_data[5]           ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.121      ; 2.017      ;
; -1.909 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.321      ; 2.218      ;
; -1.906 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.310      ; 2.205      ;
; -1.905 ; PC_MD:mux1|out_data[1]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.300      ; 2.193      ;
; -1.904 ; AC_IR:mux|out_data[0]           ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.108      ; 2.001      ;
; -1.901 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.354      ; 2.159      ;
; -1.899 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.363      ; 2.166      ;
; -1.898 ; Stack:stack1|out_stack_data[7]  ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.323      ; 2.208      ;
; -1.896 ; PC_MD:mux1|out_data[9]          ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.314      ; 2.197      ;
; -1.896 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.310      ; 2.195      ;
; -1.893 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.248      ; 2.189      ;
; -1.891 ; Stack:stack1|out_stack_data[0]  ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.257      ; 2.196      ;
; -1.890 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.331      ; 2.208      ;
; -1.890 ; PC_MD:mux1|out_data[16]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.229      ; 2.168      ;
; -1.889 ; PC_MD:mux1|out_data[11]         ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.227      ; 2.164      ;
; -1.888 ; Stack:stack1|out_stack_data[5]  ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; 0.500        ; 0.363      ; 2.155      ;
+--------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                   ;
+--------+---------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.203 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][0]      ; clk                        ; clk         ; 1.000        ; -0.021     ; 2.189      ;
; -1.203 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][11]     ; clk                        ; clk         ; 1.000        ; -0.021     ; 2.189      ;
; -1.203 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][9]      ; clk                        ; clk         ; 1.000        ; -0.021     ; 2.189      ;
; -1.203 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][10]     ; clk                        ; clk         ; 1.000        ; -0.021     ; 2.189      ;
; -1.203 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][3]      ; clk                        ; clk         ; 1.000        ; -0.021     ; 2.189      ;
; -1.203 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][1]      ; clk                        ; clk         ; 1.000        ; -0.021     ; 2.189      ;
; -1.203 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][7]      ; clk                        ; clk         ; 1.000        ; -0.021     ; 2.189      ;
; -1.203 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][2]      ; clk                        ; clk         ; 1.000        ; -0.021     ; 2.189      ;
; -1.203 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][8]      ; clk                        ; clk         ; 1.000        ; -0.021     ; 2.189      ;
; -1.203 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][5]      ; clk                        ; clk         ; 1.000        ; -0.021     ; 2.189      ;
; -1.203 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][6]      ; clk                        ; clk         ; 1.000        ; -0.021     ; 2.189      ;
; -1.203 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][4]      ; clk                        ; clk         ; 1.000        ; -0.021     ; 2.189      ;
; -1.195 ; Memory:mem|Mem[5][8]      ; Memory:mem|out_dat_add[8]  ; clk                        ; clk         ; 1.000        ; 0.104      ; 2.306      ;
; -1.183 ; ALU:alu1|out[14]          ; Memory:mem|Mem[7][14]      ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; 0.051      ; 1.711      ;
; -1.182 ; ALU:alu1|out[11]          ; Memory:mem|Mem[0][11]      ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.046     ; 1.613      ;
; -1.167 ; MAR:mar1|MAR_out[1]       ; Memory:mem|out_dat_add[8]  ; clk                        ; clk         ; 1.000        ; 0.596      ; 2.770      ;
; -1.148 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][17]     ; clk                        ; clk         ; 1.000        ; 0.141      ; 2.296      ;
; -1.148 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][15]     ; clk                        ; clk         ; 1.000        ; 0.141      ; 2.296      ;
; -1.148 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][16]     ; clk                        ; clk         ; 1.000        ; 0.141      ; 2.296      ;
; -1.148 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][13]     ; clk                        ; clk         ; 1.000        ; 0.141      ; 2.296      ;
; -1.148 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][14]     ; clk                        ; clk         ; 1.000        ; 0.141      ; 2.296      ;
; -1.148 ; MAR:mar1|MAR_out[1]       ; Memory:mem|Mem[10][12]     ; clk                        ; clk         ; 1.000        ; 0.141      ; 2.296      ;
; -1.147 ; ALU:alu1|out[11]          ; Memory:mem|Mem[4][11]      ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.141     ; 1.483      ;
; -1.146 ; MAR:mar1|MAR_out[5]       ; Memory:mem|Mem[2][17]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.534      ;
; -1.146 ; MAR:mar1|MAR_out[5]       ; Memory:mem|Mem[2][15]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.534      ;
; -1.146 ; MAR:mar1|MAR_out[5]       ; Memory:mem|Mem[2][16]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.534      ;
; -1.146 ; MAR:mar1|MAR_out[5]       ; Memory:mem|Mem[2][14]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.534      ;
; -1.130 ; MAR:mar1|MAR_out[7]       ; Memory:mem|Mem[2][17]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.518      ;
; -1.130 ; MAR:mar1|MAR_out[7]       ; Memory:mem|Mem[2][15]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.518      ;
; -1.130 ; MAR:mar1|MAR_out[7]       ; Memory:mem|Mem[2][16]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.518      ;
; -1.130 ; MAR:mar1|MAR_out[7]       ; Memory:mem|Mem[2][14]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.518      ;
; -1.125 ; MAR:mar1|MAR_out[1]       ; Memory:mem|out_dat_add[10] ; clk                        ; clk         ; 1.000        ; 0.693      ; 2.825      ;
; -1.114 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[12][16]     ; clk                        ; clk         ; 1.000        ; 0.297      ; 2.418      ;
; -1.114 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[12][17]     ; clk                        ; clk         ; 1.000        ; 0.297      ; 2.418      ;
; -1.114 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[12][15]     ; clk                        ; clk         ; 1.000        ; 0.297      ; 2.418      ;
; -1.099 ; MAR:mar1|MAR_out[9]       ; Memory:mem|Mem[2][17]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.487      ;
; -1.099 ; MAR:mar1|MAR_out[9]       ; Memory:mem|Mem[2][15]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.487      ;
; -1.099 ; MAR:mar1|MAR_out[9]       ; Memory:mem|Mem[2][16]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.487      ;
; -1.099 ; MAR:mar1|MAR_out[9]       ; Memory:mem|Mem[2][14]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.487      ;
; -1.091 ; ALU:alu1|out[11]          ; Memory:mem|Mem[6][11]      ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.192     ; 1.376      ;
; -1.089 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[6][16]      ; clk                        ; clk         ; 1.000        ; 0.344      ; 2.440      ;
; -1.089 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[6][14]      ; clk                        ; clk         ; 1.000        ; 0.344      ; 2.440      ;
; -1.089 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[6][17]      ; clk                        ; clk         ; 1.000        ; 0.344      ; 2.440      ;
; -1.089 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[6][15]      ; clk                        ; clk         ; 1.000        ; 0.344      ; 2.440      ;
; -1.089 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[6][13]      ; clk                        ; clk         ; 1.000        ; 0.344      ; 2.440      ;
; -1.085 ; ALU:alu1|out[4]           ; Memory:mem|Mem[4][4]       ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.150     ; 1.412      ;
; -1.082 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[4][15]      ; clk                        ; clk         ; 1.000        ; 0.542      ; 2.631      ;
; -1.082 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[4][13]      ; clk                        ; clk         ; 1.000        ; 0.542      ; 2.631      ;
; -1.078 ; Memory:mem|Mem[6][11]     ; Memory:mem|out_dat_add[11] ; clk                        ; clk         ; 1.000        ; 0.422      ; 2.507      ;
; -1.076 ; ALU:alu1|out[14]          ; Memory:mem|Mem[6][14]      ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.029     ; 1.524      ;
; -1.076 ; ALU:alu1|out[14]          ; Memory:mem|Mem[1][14]      ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.054     ; 1.499      ;
; -1.074 ; MAR:mar1|MAR_out[4]       ; Memory:mem|Mem[2][17]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.462      ;
; -1.074 ; MAR:mar1|MAR_out[4]       ; Memory:mem|Mem[2][15]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.462      ;
; -1.074 ; MAR:mar1|MAR_out[4]       ; Memory:mem|Mem[2][16]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.462      ;
; -1.074 ; MAR:mar1|MAR_out[4]       ; Memory:mem|Mem[2][14]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.462      ;
; -1.074 ; ALU:alu1|out[14]          ; Memory:mem|Mem[0][14]      ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.046     ; 1.505      ;
; -1.073 ; ALU:alu1|out[14]          ; Memory:mem|Mem[4][14]      ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; 0.136      ; 1.686      ;
; -1.064 ; ALU:alu1|out[4]           ; Memory:mem|Mem[1][4]       ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.063     ; 1.478      ;
; -1.061 ; MAR:mar1|MAR_out[1]       ; Memory:mem|out_dat_add[9]  ; clk                        ; clk         ; 1.000        ; 0.693      ; 2.761      ;
; -1.046 ; ALU:alu1|out[10]          ; Memory:mem|Mem[4][10]      ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.168     ; 1.355      ;
; -1.043 ; ControlBlock:cb|ma_write  ; MAR:mar1|MAR[3]            ; clk                        ; clk         ; 1.000        ; 0.326      ; 2.376      ;
; -1.034 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[12][14]     ; clk                        ; clk         ; 1.000        ; 0.246      ; 2.287      ;
; -1.031 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[7][15]      ; clk                        ; clk         ; 1.000        ; 0.433      ; 2.471      ;
; -1.031 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[7][14]      ; clk                        ; clk         ; 1.000        ; 0.433      ; 2.471      ;
; -1.031 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[7][13]      ; clk                        ; clk         ; 1.000        ; 0.433      ; 2.471      ;
; -1.031 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[7][12]      ; clk                        ; clk         ; 1.000        ; 0.433      ; 2.471      ;
; -1.031 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[7][11]      ; clk                        ; clk         ; 1.000        ; 0.433      ; 2.471      ;
; -1.031 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[7][10]      ; clk                        ; clk         ; 1.000        ; 0.433      ; 2.471      ;
; -1.031 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[7][9]       ; clk                        ; clk         ; 1.000        ; 0.433      ; 2.471      ;
; -1.031 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[7][8]       ; clk                        ; clk         ; 1.000        ; 0.433      ; 2.471      ;
; -1.031 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[7][7]       ; clk                        ; clk         ; 1.000        ; 0.433      ; 2.471      ;
; -1.031 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[7][6]       ; clk                        ; clk         ; 1.000        ; 0.433      ; 2.471      ;
; -1.031 ; Memory:mem|Mem[7][8]      ; Memory:mem|out_dat_add[8]  ; clk                        ; clk         ; 1.000        ; 0.070      ; 2.108      ;
; -1.030 ; ALU:alu1|out[6]           ; Memory:mem|Mem[6][6]       ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.141     ; 1.366      ;
; -1.029 ; Memory:mem|Mem[9][6]      ; Memory:mem|out_dat_add[6]  ; clk                        ; clk         ; 1.000        ; 0.121      ; 2.157      ;
; -1.024 ; ALU:alu1|out[12]          ; Memory:mem|Mem[4][12]      ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.155     ; 1.346      ;
; -1.023 ; MAR:mar1|MAR_out[1]       ; Memory:mem|out_dat_add[5]  ; clk                        ; clk         ; 1.000        ; 0.596      ; 2.626      ;
; -1.023 ; ControlBlock:cb|mem_write ; Memory:mem|Mem[2][17]      ; clk                        ; clk         ; 1.000        ; 0.562      ; 2.592      ;
; -1.023 ; ControlBlock:cb|mem_write ; Memory:mem|Mem[2][15]      ; clk                        ; clk         ; 1.000        ; 0.562      ; 2.592      ;
; -1.023 ; ControlBlock:cb|mem_write ; Memory:mem|Mem[2][16]      ; clk                        ; clk         ; 1.000        ; 0.562      ; 2.592      ;
; -1.023 ; ControlBlock:cb|mem_write ; Memory:mem|Mem[2][14]      ; clk                        ; clk         ; 1.000        ; 0.562      ; 2.592      ;
; -1.019 ; MAR:mar1|MAR_out[1]       ; Memory:mem|out_dat_add[1]  ; clk                        ; clk         ; 1.000        ; 0.596      ; 2.622      ;
; -1.009 ; ALU:alu1|out[3]           ; Memory:mem|Mem[6][3]       ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.193     ; 1.293      ;
; -1.005 ; AC_IR:mux|opcode[2]       ; ControlBlock:cb|aluop[2]   ; clk                        ; clk         ; 1.000        ; -0.262     ; 1.750      ;
; -1.005 ; ALU:alu1|out[2]           ; Memory:mem|Mem[6][2]       ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.219     ; 1.263      ;
; -1.005 ; ALU:alu1|out[7]           ; Memory:mem|Mem[6][7]       ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.137     ; 1.345      ;
; -1.004 ; AC_IR:mux|opcode[2]       ; ControlBlock:cb|aluop[1]   ; clk                        ; clk         ; 1.000        ; -0.272     ; 1.739      ;
; -1.003 ; ALU:alu1|out[8]           ; Memory:mem|Mem[6][8]       ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.250     ; 1.230      ;
; -1.000 ; ALU:alu1|out[9]           ; Memory:mem|Mem[4][9]       ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.086     ; 1.391      ;
; -1.000 ; ALU:alu1|out[4]           ; Memory:mem|Mem[2][4]       ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; -0.061     ; 1.416      ;
; -0.999 ; MAR:mar1|MAR_out[1]       ; Memory:mem|out_dat_add[11] ; clk                        ; clk         ; 1.000        ; 0.693      ; 2.699      ;
; -0.995 ; MAR:mar1|MAR_out[12]      ; Memory:mem|Mem[2][17]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.383      ;
; -0.995 ; MAR:mar1|MAR_out[12]      ; Memory:mem|Mem[2][15]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.383      ;
; -0.995 ; MAR:mar1|MAR_out[12]      ; Memory:mem|Mem[2][16]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.383      ;
; -0.995 ; MAR:mar1|MAR_out[12]      ; Memory:mem|Mem[2][14]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.383      ;
; -0.994 ; ALU:alu1|out[0]           ; Memory:mem|Mem[8][0]       ; ControlBlock:cb|alu_enable ; clk         ; 0.500        ; 0.030      ; 1.501      ;
; -0.993 ; MAR:mar1|MAR_out[2]       ; Memory:mem|Mem[5][4]       ; clk                        ; clk         ; 1.000        ; 0.344      ; 2.344      ;
; -0.993 ; MAR:mar1|MAR_out[11]      ; Memory:mem|Mem[2][17]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.381      ;
; -0.993 ; MAR:mar1|MAR_out[11]      ; Memory:mem|Mem[2][15]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.381      ;
; -0.993 ; MAR:mar1|MAR_out[11]      ; Memory:mem|Mem[2][16]      ; clk                        ; clk         ; 1.000        ; 0.381      ; 2.381      ;
+--------+---------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                       ;
+-------+------------------------------+-----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                     ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.051 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[15]           ; clk                        ; clk         ; 0.000        ; 0.655      ; 0.790      ;
; 0.055 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[17]           ; clk                        ; clk         ; 0.000        ; 0.655      ; 0.794      ;
; 0.064 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[14]           ; clk                        ; clk         ; 0.000        ; 0.655      ; 0.803      ;
; 0.065 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[16]           ; clk                        ; clk         ; 0.000        ; 0.655      ; 0.804      ;
; 0.117 ; Memory:mem|Mem[12][17]       ; Memory:mem|out_dat_add[17]  ; clk                        ; clk         ; 0.000        ; 0.432      ; 0.633      ;
; 0.129 ; ControlBlock:cb|alu_enable   ; ControlBlock:cb|alu_enable  ; ControlBlock:cb|alu_enable ; clk         ; 0.000        ; 1.393      ; 1.741      ;
; 0.164 ; Memory:mem|Mem[12][9]        ; Memory:mem|out_dat_add[9]   ; clk                        ; clk         ; 0.000        ; 0.524      ; 0.772      ;
; 0.178 ; Memory:mem|Mem[10][9]        ; Memory:mem|out_dat_add[9]   ; clk                        ; clk         ; 0.000        ; 0.797      ; 1.059      ;
; 0.191 ; Memory:mem|Mem[10][11]       ; Memory:mem|out_dat_add[11]  ; clk                        ; clk         ; 0.000        ; 0.797      ; 1.072      ;
; 0.194 ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[3]   ; clk                        ; clk         ; 0.000        ; 0.712      ; 0.990      ;
; 0.201 ; ControlBlock:cb|ac_read      ; ControlBlock:cb|ac_read     ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|ac_write     ; ControlBlock:cb|ac_write    ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|count[2]     ; ControlBlock:cb|count[2]    ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|count[3]     ; ControlBlock:cb|count[3]    ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|count[1]     ; ControlBlock:cb|count[1]    ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|ir_write     ; ControlBlock:cb|ir_write    ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|stack_read   ; ControlBlock:cb|stack_read  ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|aluop[0]     ; ControlBlock:cb|aluop[0]    ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|aluop[2]     ; ControlBlock:cb|aluop[2]    ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|md_read      ; ControlBlock:cb|md_read     ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Stack:stack1|SP[1]           ; Stack:stack1|SP[1]          ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Stack:stack1|SP[0]           ; Stack:stack1|SP[0]          ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|pc_read      ; ControlBlock:cb|pc_read     ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|md_write     ; ControlBlock:cb|md_write    ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|stack_write  ; ControlBlock:cb|stack_write ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|pc_write     ; ControlBlock:cb|pc_write    ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|mem_read     ; ControlBlock:cb|mem_read    ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|mem_write    ; ControlBlock:cb|mem_write   ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|ma_read      ; ControlBlock:cb|ma_read     ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; ControlBlock:cb|ma_write     ; ControlBlock:cb|ma_write    ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Memory:mem|Mem[12][15]       ; Memory:mem|out_dat_add[15]  ; clk                        ; clk         ; 0.000        ; 0.432      ; 0.717      ;
; 0.208 ; ControlBlock:cb|count[0]     ; ControlBlock:cb|count[0]    ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.314      ;
; 0.209 ; Memory:mem|Mem[10][7]        ; Memory:mem|out_dat_add[7]   ; clk                        ; clk         ; 0.000        ; 0.696      ; 0.989      ;
; 0.212 ; Memory:mem|Mem[10][5]        ; Memory:mem|out_dat_add[5]   ; clk                        ; clk         ; 0.000        ; 0.696      ; 0.992      ;
; 0.225 ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[15]  ; clk                        ; clk         ; 0.000        ; 0.813      ; 1.122      ;
; 0.227 ; Memory:mem|Mem[12][16]       ; Memory:mem|out_dat_add[16]  ; clk                        ; clk         ; 0.000        ; 0.432      ; 0.743      ;
; 0.233 ; Memory:mem|Mem[10][17]       ; Memory:mem|out_dat_add[17]  ; clk                        ; clk         ; 0.000        ; 0.611      ; 0.928      ;
; 0.234 ; ALU:alu1|out[16]             ; Memory:mem|Mem[12][16]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.183      ; 0.031      ;
; 0.235 ; Memory:mem|Mem[12][13]       ; Memory:mem|out_dat_add[13]  ; clk                        ; clk         ; 0.000        ; 0.524      ; 0.843      ;
; 0.235 ; ALU:alu1|out[15]             ; Memory:mem|Mem[12][15]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.182      ; 0.031      ;
; 0.236 ; ALU:alu1|out[17]             ; Memory:mem|Mem[12][17]      ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.181      ; 0.031      ;
; 0.243 ; Memory:mem|Mem[10][13]       ; Memory:mem|out_dat_add[13]  ; clk                        ; clk         ; 0.000        ; 0.611      ; 0.938      ;
; 0.244 ; MAR:mar1|MAR_out[1]          ; Memory:mem|out_dat_add[16]  ; clk                        ; clk         ; 0.000        ; 0.828      ; 1.156      ;
; 0.246 ; Memory:mem|Mem[6][2]         ; Memory:mem|out_dat_add[2]   ; clk                        ; clk         ; 0.000        ; 0.467      ; 0.797      ;
; 0.258 ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[8]   ; clk                        ; clk         ; 0.000        ; 0.712      ; 1.054      ;
; 0.260 ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[2]   ; clk                        ; clk         ; 0.000        ; 0.712      ; 1.056      ;
; 0.261 ; Memory:mem|Mem[12][1]        ; Memory:mem|out_dat_add[1]   ; clk                        ; clk         ; 0.000        ; 0.423      ; 0.768      ;
; 0.262 ; ControlBlock:cb|count[1]     ; ControlBlock:cb|inc_pc      ; clk                        ; clk         ; 0.000        ; 0.025      ; 0.371      ;
; 0.262 ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[4]   ; clk                        ; clk         ; 0.000        ; 0.712      ; 1.058      ;
; 0.262 ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[14]  ; clk                        ; clk         ; 0.000        ; 0.813      ; 1.159      ;
; 0.270 ; Memory:mem|Mem[10][15]       ; Memory:mem|out_dat_add[15]  ; clk                        ; clk         ; 0.000        ; 0.611      ; 0.965      ;
; 0.271 ; Memory:mem|Mem[12][2]        ; Memory:mem|out_dat_add[2]   ; clk                        ; clk         ; 0.000        ; 0.423      ; 0.778      ;
; 0.278 ; Memory:mem|Mem[12][7]        ; Memory:mem|out_dat_add[7]   ; clk                        ; clk         ; 0.000        ; 0.423      ; 0.785      ;
; 0.282 ; Memory:mem|Mem[12][3]        ; Memory:mem|out_dat_add[3]   ; clk                        ; clk         ; 0.000        ; 0.423      ; 0.789      ;
; 0.284 ; PC_MD:mux1|PC[12]            ; PC_MD:mux1|PC[12]           ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.390      ;
; 0.284 ; Memory:mem|Mem[6][12]        ; Memory:mem|out_dat_add[12]  ; clk                        ; clk         ; 0.000        ; 0.568      ; 0.936      ;
; 0.287 ; ALU:alu1|out[0]              ; MAR:mar1|MAR[0]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.130      ; 0.031      ;
; 0.287 ; ALU:alu1|out[9]              ; MAR:mar1|MAR[9]             ; ControlBlock:cb|alu_enable ; clk         ; -0.500       ; 0.130      ; 0.031      ;
; 0.289 ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[7]   ; clk                        ; clk         ; 0.000        ; 0.712      ; 1.085      ;
; 0.296 ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[13]  ; clk                        ; clk         ; 0.000        ; 0.813      ; 1.193      ;
; 0.298 ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[14]  ; clk                        ; clk         ; 0.000        ; 0.813      ; 1.195      ;
; 0.299 ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[10]  ; clk                        ; clk         ; 0.000        ; 0.813      ; 1.196      ;
; 0.300 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[5]            ; clk                        ; clk         ; 0.000        ; 0.562      ; 0.946      ;
; 0.301 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[0]            ; clk                        ; clk         ; 0.000        ; 0.562      ; 0.947      ;
; 0.301 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[7]            ; clk                        ; clk         ; 0.000        ; 0.562      ; 0.947      ;
; 0.301 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[6]            ; clk                        ; clk         ; 0.000        ; 0.562      ; 0.947      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[0]            ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[12]           ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[11]           ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[10]           ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[9]            ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[2]            ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[8]            ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[3]            ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[1]            ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[7]            ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[6]            ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[5]            ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.301 ; ControlBlock:cb|inc_pc       ; PC_MD:mux1|PC[4]            ; clk                        ; clk         ; 0.000        ; 0.549      ; 0.934      ;
; 0.303 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[12]           ; clk                        ; clk         ; 0.000        ; 0.562      ; 0.949      ;
; 0.303 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[9]            ; clk                        ; clk         ; 0.000        ; 0.562      ; 0.949      ;
; 0.304 ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[12]  ; clk                        ; clk         ; 0.000        ; 0.813      ; 1.201      ;
; 0.304 ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[16]  ; clk                        ; clk         ; 0.000        ; 0.813      ; 1.201      ;
; 0.305 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[2]            ; clk                        ; clk         ; 0.000        ; 0.562      ; 0.951      ;
; 0.305 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[3]            ; clk                        ; clk         ; 0.000        ; 0.562      ; 0.951      ;
; 0.305 ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[9]   ; clk                        ; clk         ; 0.000        ; 0.813      ; 1.202      ;
; 0.307 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[13]           ; clk                        ; clk         ; 0.000        ; 0.562      ; 0.953      ;
; 0.307 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[11]           ; clk                        ; clk         ; 0.000        ; 0.562      ; 0.953      ;
; 0.308 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[1]            ; clk                        ; clk         ; 0.000        ; 0.562      ; 0.954      ;
; 0.308 ; Memory:mem|Mem[6][6]         ; Memory:mem|out_dat_add[6]   ; clk                        ; clk         ; 0.000        ; 0.467      ; 0.859      ;
; 0.308 ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[0]   ; clk                        ; clk         ; 0.000        ; 0.712      ; 1.104      ;
; 0.310 ; ControlBlock:cb|md_write_mem ; PC_MD:mux1|MD[10]           ; clk                        ; clk         ; 0.000        ; 0.562      ; 0.956      ;
; 0.313 ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[16]  ; clk                        ; clk         ; 0.000        ; 0.813      ; 1.210      ;
; 0.317 ; MAR:mar1|MAR_out[2]          ; Memory:mem|out_dat_add[6]   ; clk                        ; clk         ; 0.000        ; 0.712      ; 1.113      ;
; 0.317 ; MAR:mar1|MAR_out[3]          ; Memory:mem|out_dat_add[12]  ; clk                        ; clk         ; 0.000        ; 0.813      ; 1.214      ;
; 0.318 ; PC_MD:mux1|PC[11]            ; PC_MD:mux1|PC[11]           ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.424      ;
; 0.319 ; PC_MD:mux1|PC[3]             ; PC_MD:mux1|PC[3]            ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; PC_MD:mux1|PC[1]             ; PC_MD:mux1|PC[1]            ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; PC_MD:mux1|PC[9]             ; PC_MD:mux1|PC[9]            ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; PC_MD:mux1|PC[7]             ; PC_MD:mux1|PC[7]            ; clk                        ; clk         ; 0.000        ; 0.022      ; 0.426      ;
+-------+------------------------------+-----------------------------+----------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ControlBlock:cb|alu_enable'                                                                                         ;
+-------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node          ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+
; 0.970 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.597      ; 1.097      ;
; 0.974 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.598      ; 1.102      ;
; 0.993 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.667      ; 1.190      ;
; 0.999 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.630      ; 1.159      ;
; 1.009 ; AC_IR:mux|out_data[13]          ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.343      ; 0.882      ;
; 1.026 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.675      ; 1.231      ;
; 1.032 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.638      ; 1.200      ;
; 1.077 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.519      ; 1.126      ;
; 1.091 ; AC_IR:mux|out_data[4]           ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.311      ; 0.932      ;
; 1.117 ; PC_MD:mux1|out_data[10]         ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.514      ; 1.161      ;
; 1.123 ; PC_MD:mux1|out_data[2]          ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.514      ; 1.167      ;
; 1.129 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.694      ; 1.353      ;
; 1.129 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.693      ; 1.352      ;
; 1.135 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.657      ; 1.322      ;
; 1.135 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.656      ; 1.321      ;
; 1.144 ; Stack:stack1|out_stack_data[17] ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.445      ; 1.119      ;
; 1.146 ; PC_MD:mux1|out_data[1]          ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.515      ; 1.191      ;
; 1.149 ; Stack:stack1|out_stack_data[2]  ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.523      ; 1.202      ;
; 1.151 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.640      ; 1.321      ;
; 1.170 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.678      ; 1.378      ;
; 1.176 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.641      ; 1.347      ;
; 1.184 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.648      ; 1.362      ;
; 1.188 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.493      ; 1.211      ;
; 1.189 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.570      ; 1.289      ;
; 1.197 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.693      ; 1.420      ;
; 1.207 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.561      ; 1.298      ;
; 1.216 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.666      ; 1.412      ;
; 1.221 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.656      ; 1.407      ;
; 1.222 ; PC_MD:mux1|out_data[3]          ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.488      ; 1.240      ;
; 1.229 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.520      ; 1.279      ;
; 1.237 ; PC_MD:mux1|out_data[8]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.514      ; 1.281      ;
; 1.244 ; AC_IR:mux|out_data[9]           ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.247      ; 1.021      ;
; 1.251 ; Stack:stack1|out_stack_data[10] ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.540      ; 1.321      ;
; 1.256 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.571      ; 1.357      ;
; 1.258 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.611      ; 1.399      ;
; 1.264 ; PC_MD:mux1|out_data[4]          ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.496      ; 1.290      ;
; 1.264 ; PC_MD:mux1|out_data[4]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.514      ; 1.308      ;
; 1.272 ; Stack:stack1|out_stack_data[3]  ; ALU:alu1|out[3]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.497      ; 1.299      ;
; 1.273 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.519      ; 1.322      ;
; 1.276 ; PC_MD:mux1|out_data[0]          ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.380      ; 1.186      ;
; 1.276 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.680      ; 1.486      ;
; 1.281 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.611      ; 1.422      ;
; 1.285 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.629      ; 1.444      ;
; 1.287 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.667      ; 1.484      ;
; 1.287 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.666      ; 1.483      ;
; 1.289 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[16] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.560      ; 1.379      ;
; 1.295 ; AC_IR:mux|out_data[5]           ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.251      ; 1.076      ;
; 1.297 ; Stack:stack1|out_stack_data[1]  ; ALU:alu1|out[1]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.524      ; 1.351      ;
; 1.298 ; AC_IR:mux|out_data[6]           ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.251      ; 1.079      ;
; 1.298 ; Stack:stack1|out_stack_data[13] ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.525      ; 1.353      ;
; 1.301 ; AC_IR:mux|out_data[14]          ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.331      ; 1.162      ;
; 1.303 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.574      ; 1.407      ;
; 1.307 ; PC_MD:mux1|out_data[8]          ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.545      ; 1.382      ;
; 1.308 ; PC_MD:mux1|out_data[17]         ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.413      ; 1.251      ;
; 1.311 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.629      ; 1.470      ;
; 1.312 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.437      ; 1.279      ;
; 1.316 ; AC_IR:mux|out_data[11]          ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.302      ; 1.148      ;
; 1.317 ; AC_IR:mux|out_data[17]          ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.263      ; 1.110      ;
; 1.317 ; PC_MD:mux1|out_data[6]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.514      ; 1.361      ;
; 1.319 ; Stack:stack1|out_stack_data[11] ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.513      ; 1.362      ;
; 1.321 ; AC_IR:mux|out_data[15]          ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.263      ; 1.114      ;
; 1.321 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.666      ; 1.517      ;
; 1.321 ; PC_MD:mux1|out_data[7]          ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.432      ; 1.283      ;
; 1.322 ; PC_MD:mux1|out_data[7]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.514      ; 1.366      ;
; 1.323 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[17] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.424      ; 1.277      ;
; 1.328 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[13] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.651      ; 1.509      ;
; 1.337 ; AC_IR:mux|out_data[10]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.329      ; 1.196      ;
; 1.340 ; AC_IR:mux|out_data[9]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.329      ; 1.199      ;
; 1.343 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.501      ; 1.374      ;
; 1.345 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.643      ; 1.518      ;
; 1.347 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.611      ; 1.488      ;
; 1.348 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.441      ; 1.319      ;
; 1.350 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.574      ; 1.454      ;
; 1.352 ; AC_IR:mux|out_data[2]           ; ALU:alu1|out[2]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.329      ; 1.211      ;
; 1.352 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.666      ; 1.548      ;
; 1.359 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.615      ; 1.504      ;
; 1.359 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.574      ; 1.463      ;
; 1.361 ; PC_MD:mux1|out_data[6]          ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.436      ; 1.327      ;
; 1.371 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.639      ; 1.540      ;
; 1.371 ; ControlBlock:cb|stack_read      ; ALU:alu1|out[0]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.437      ; 1.338      ;
; 1.378 ; PC_MD:mux1|out_data[1]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.514      ; 1.422      ;
; 1.379 ; PC_MD:mux1|out_data[0]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.462      ; 1.371      ;
; 1.382 ; PC_MD:mux1|out_data[9]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.514      ; 1.426      ;
; 1.386 ; PC_MD:mux1|out_data[5]          ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.514      ; 1.430      ;
; 1.389 ; AC_IR:mux|out_data[7]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.329      ; 1.248      ;
; 1.399 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[5]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.615      ; 1.544      ;
; 1.402 ; AC_IR:mux|out_data[6]           ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.329      ; 1.261      ;
; 1.403 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.578      ; 1.511      ;
; 1.404 ; PC_MD:mux1|out_data[4]          ; ALU:alu1|out[6]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.436      ; 1.370      ;
; 1.409 ; PC_MD:mux1|out_data[9]          ; ALU:alu1|out[9]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.432      ; 1.371      ;
; 1.410 ; Stack:stack1|out_stack_data[14] ; ALU:alu1|out[14] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.513      ; 1.453      ;
; 1.410 ; ControlBlock:cb|aluop[2]        ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.687      ; 1.627      ;
; 1.413 ; AC_IR:mux|out_data[7]           ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.247      ; 1.190      ;
; 1.413 ; ControlBlock:cb|aluop[1]        ; ALU:alu1|out[7]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.584      ; 1.527      ;
; 1.415 ; Stack:stack1|out_stack_data[12] ; ALU:alu1|out[12] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.527      ; 1.472      ;
; 1.420 ; Stack:stack1|out_stack_data[4]  ; ALU:alu1|out[4]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.505      ; 1.455      ;
; 1.420 ; Stack:stack1|out_stack_data[4]  ; ALU:alu1|out[10] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.523      ; 1.473      ;
; 1.420 ; ControlBlock:cb|aluop[0]        ; ALU:alu1|out[8]  ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.724      ; 1.674      ;
; 1.422 ; PC_MD:mux1|out_data[10]         ; ALU:alu1|out[11] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.487      ; 1.439      ;
; 1.424 ; PC_MD:mux1|out_data[15]         ; ALU:alu1|out[15] ; clk          ; ControlBlock:cb|alu_enable ; -0.500       ; 0.413      ; 1.367      ;
+-------+---------------------------------+------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                         ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[17]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|AC[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[17]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|IR[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|opcode[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|opcode[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|opcode[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; AC_IR:mux|out_data[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ac_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ac_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|alu_enable   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|aluop[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|count[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|inc_pc       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ir_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ir_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ma_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|ma_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|md_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|md_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|md_write_mem ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|mem_read     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|mem_write    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|pc_read      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|pc_write     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|stack_read   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ControlBlock:cb|stack_write  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; MAR:mar1|MAR_out[1]          ;
+--------+--------------+----------------+------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ControlBlock:cb|alu_enable'                                                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[8]|dataa              ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[1]                ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[10]               ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[13]               ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[2]                ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[12]               ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[1]|datac              ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[3]                ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[4]                ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[10]|datac             ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[13]|datac             ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[2]|datac              ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[11]               ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[14]               ;
; 0.353 ; 0.353        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[8]                ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[12]|datac             ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[3]|datac              ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[4]|datac              ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[5]|datad              ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[11]|datac             ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[14]|datac             ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[6]|datad              ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[15]|datad             ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[16]|datad             ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[7]|datad              ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[0]|datad              ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]|datad             ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[9]|datad              ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[5]                ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[6]                ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[15]               ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[16]               ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[7]                ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[0]                ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[17]               ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[9]                ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0clkctrl|inclk[0] ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0clkctrl|outclk   ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0|combout         ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; cb|alu_enable|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Rise       ; cb|alu_enable|q                ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0|combout         ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0|datab           ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0clkctrl|inclk[0] ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]~0clkctrl|outclk   ;
; 0.614 ; 0.614        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[0]                ;
; 0.614 ; 0.614        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[15]               ;
; 0.614 ; 0.614        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[16]               ;
; 0.614 ; 0.614        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[17]               ;
; 0.614 ; 0.614        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[9]                ;
; 0.615 ; 0.615        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[7]                ;
; 0.616 ; 0.616        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[5]                ;
; 0.616 ; 0.616        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[6]                ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[0]|datad              ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[15]|datad             ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[16]|datad             ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[17]|datad             ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[9]|datad              ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[7]|datad              ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[11]|datac             ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[14]|datac             ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[3]|datac              ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[4]|datac              ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[5]|datad              ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[6]|datad              ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[8]                ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[11]               ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[14]               ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[3]                ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[4]                ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[12]|datac             ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[13]|datac             ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[10]|datac             ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[1]|datac              ;
; 0.624 ; 0.624        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[2]|datac              ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[12]               ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[13]               ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[10]               ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[1]                ;
; 0.627 ; 0.627        ; 0.000          ; Low Pulse Width  ; ControlBlock:cb|alu_enable ; Fall       ; ALU:alu1|out[2]                ;
; 0.629 ; 0.629        ; 0.000          ; High Pulse Width ; ControlBlock:cb|alu_enable ; Rise       ; alu1|out[8]|dataa              ;
+-------+--------------+----------------+------------------+----------------------------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.697 ; 3.480 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.247 ; -0.877 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluOut[*]   ; clk        ; 5.218 ; 5.494 ; Rise       ; clk             ;
;  aluOut[0]  ; clk        ; 4.252 ; 4.375 ; Rise       ; clk             ;
;  aluOut[1]  ; clk        ; 3.901 ; 4.000 ; Rise       ; clk             ;
;  aluOut[2]  ; clk        ; 5.218 ; 5.494 ; Rise       ; clk             ;
;  aluOut[3]  ; clk        ; 4.368 ; 4.455 ; Rise       ; clk             ;
;  aluOut[4]  ; clk        ; 4.212 ; 4.351 ; Rise       ; clk             ;
;  aluOut[5]  ; clk        ; 4.790 ; 4.963 ; Rise       ; clk             ;
;  aluOut[6]  ; clk        ; 4.538 ; 4.661 ; Rise       ; clk             ;
;  aluOut[7]  ; clk        ; 4.688 ; 4.814 ; Rise       ; clk             ;
;  aluOut[8]  ; clk        ; 4.433 ; 4.546 ; Rise       ; clk             ;
;  aluOut[9]  ; clk        ; 4.323 ; 4.427 ; Rise       ; clk             ;
;  aluOut[10] ; clk        ; 4.364 ; 4.494 ; Rise       ; clk             ;
;  aluOut[11] ; clk        ; 4.499 ; 4.640 ; Rise       ; clk             ;
;  aluOut[12] ; clk        ; 5.085 ; 5.310 ; Rise       ; clk             ;
;  aluOut[13] ; clk        ; 3.810 ; 3.945 ; Rise       ; clk             ;
;  aluOut[14] ; clk        ; 3.916 ; 4.010 ; Rise       ; clk             ;
;  aluOut[15] ; clk        ; 3.748 ; 3.825 ; Rise       ; clk             ;
;  aluOut[16] ; clk        ; 4.036 ; 4.182 ; Rise       ; clk             ;
;  aluOut[17] ; clk        ; 3.928 ; 4.014 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluOut[*]   ; clk        ; 3.661 ; 3.734 ; Rise       ; clk             ;
;  aluOut[0]  ; clk        ; 4.146 ; 4.263 ; Rise       ; clk             ;
;  aluOut[1]  ; clk        ; 3.808 ; 3.903 ; Rise       ; clk             ;
;  aluOut[2]  ; clk        ; 5.105 ; 5.376 ; Rise       ; clk             ;
;  aluOut[3]  ; clk        ; 4.259 ; 4.341 ; Rise       ; clk             ;
;  aluOut[4]  ; clk        ; 4.108 ; 4.241 ; Rise       ; clk             ;
;  aluOut[5]  ; clk        ; 4.663 ; 4.829 ; Rise       ; clk             ;
;  aluOut[6]  ; clk        ; 4.422 ; 4.540 ; Rise       ; clk             ;
;  aluOut[7]  ; clk        ; 4.566 ; 4.687 ; Rise       ; clk             ;
;  aluOut[8]  ; clk        ; 4.321 ; 4.429 ; Rise       ; clk             ;
;  aluOut[9]  ; clk        ; 4.216 ; 4.315 ; Rise       ; clk             ;
;  aluOut[10] ; clk        ; 4.247 ; 4.372 ; Rise       ; clk             ;
;  aluOut[11] ; clk        ; 4.376 ; 4.512 ; Rise       ; clk             ;
;  aluOut[12] ; clk        ; 4.940 ; 5.156 ; Rise       ; clk             ;
;  aluOut[13] ; clk        ; 3.717 ; 3.848 ; Rise       ; clk             ;
;  aluOut[14] ; clk        ; 3.822 ; 3.912 ; Rise       ; clk             ;
;  aluOut[15] ; clk        ; 3.661 ; 3.734 ; Rise       ; clk             ;
;  aluOut[16] ; clk        ; 3.932 ; 4.071 ; Rise       ; clk             ;
;  aluOut[17] ; clk        ; 3.834 ; 3.916 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-----------------------------+-----------+--------+----------+---------+---------------------+
; Clock                       ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack            ; -4.191    ; -0.225 ; N/A      ; N/A     ; -3.000              ;
;  ControlBlock:cb|alu_enable ; -4.191    ; 0.970  ; N/A      ; N/A     ; 0.329               ;
;  clk                        ; -2.803    ; -0.225 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS             ; -1091.397 ; -1.297 ; 0.0      ; 0.0     ; -666.627            ;
;  ControlBlock:cb|alu_enable ; -69.893   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  clk                        ; -1021.504 ; -1.297 ; N/A      ; N/A     ; -666.627            ;
+-----------------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 4.797 ; 5.305 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.184 ; -0.589 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluOut[*]   ; clk        ; 8.707 ; 8.857 ; Rise       ; clk             ;
;  aluOut[0]  ; clk        ; 7.230 ; 7.275 ; Rise       ; clk             ;
;  aluOut[1]  ; clk        ; 6.606 ; 6.618 ; Rise       ; clk             ;
;  aluOut[2]  ; clk        ; 8.707 ; 8.857 ; Rise       ; clk             ;
;  aluOut[3]  ; clk        ; 7.401 ; 7.433 ; Rise       ; clk             ;
;  aluOut[4]  ; clk        ; 7.169 ; 7.224 ; Rise       ; clk             ;
;  aluOut[5]  ; clk        ; 8.124 ; 8.275 ; Rise       ; clk             ;
;  aluOut[6]  ; clk        ; 7.720 ; 7.797 ; Rise       ; clk             ;
;  aluOut[7]  ; clk        ; 7.968 ; 8.031 ; Rise       ; clk             ;
;  aluOut[8]  ; clk        ; 7.489 ; 7.573 ; Rise       ; clk             ;
;  aluOut[9]  ; clk        ; 7.307 ; 7.390 ; Rise       ; clk             ;
;  aluOut[10] ; clk        ; 7.396 ; 7.491 ; Rise       ; clk             ;
;  aluOut[11] ; clk        ; 7.721 ; 7.772 ; Rise       ; clk             ;
;  aluOut[12] ; clk        ; 8.564 ; 8.707 ; Rise       ; clk             ;
;  aluOut[13] ; clk        ; 6.583 ; 6.574 ; Rise       ; clk             ;
;  aluOut[14] ; clk        ; 6.622 ; 6.638 ; Rise       ; clk             ;
;  aluOut[15] ; clk        ; 6.312 ; 6.368 ; Rise       ; clk             ;
;  aluOut[16] ; clk        ; 6.875 ; 6.866 ; Rise       ; clk             ;
;  aluOut[17] ; clk        ; 6.623 ; 6.637 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; aluOut[*]   ; clk        ; 3.661 ; 3.734 ; Rise       ; clk             ;
;  aluOut[0]  ; clk        ; 4.146 ; 4.263 ; Rise       ; clk             ;
;  aluOut[1]  ; clk        ; 3.808 ; 3.903 ; Rise       ; clk             ;
;  aluOut[2]  ; clk        ; 5.105 ; 5.376 ; Rise       ; clk             ;
;  aluOut[3]  ; clk        ; 4.259 ; 4.341 ; Rise       ; clk             ;
;  aluOut[4]  ; clk        ; 4.108 ; 4.241 ; Rise       ; clk             ;
;  aluOut[5]  ; clk        ; 4.663 ; 4.829 ; Rise       ; clk             ;
;  aluOut[6]  ; clk        ; 4.422 ; 4.540 ; Rise       ; clk             ;
;  aluOut[7]  ; clk        ; 4.566 ; 4.687 ; Rise       ; clk             ;
;  aluOut[8]  ; clk        ; 4.321 ; 4.429 ; Rise       ; clk             ;
;  aluOut[9]  ; clk        ; 4.216 ; 4.315 ; Rise       ; clk             ;
;  aluOut[10] ; clk        ; 4.247 ; 4.372 ; Rise       ; clk             ;
;  aluOut[11] ; clk        ; 4.376 ; 4.512 ; Rise       ; clk             ;
;  aluOut[12] ; clk        ; 4.940 ; 5.156 ; Rise       ; clk             ;
;  aluOut[13] ; clk        ; 3.717 ; 3.848 ; Rise       ; clk             ;
;  aluOut[14] ; clk        ; 3.822 ; 3.912 ; Rise       ; clk             ;
;  aluOut[15] ; clk        ; 3.661 ; 3.734 ; Rise       ; clk             ;
;  aluOut[16] ; clk        ; 3.932 ; 4.071 ; Rise       ; clk             ;
;  aluOut[17] ; clk        ; 3.834 ; 3.916 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; aluOut[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[16]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aluOut[17]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; aluOut[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; aluOut[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; aluOut[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; aluOut[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; aluOut[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; aluOut[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; aluOut[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; aluOut[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; aluOut[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; aluOut[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; aluOut[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; aluOut[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; aluOut[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; aluOut[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; aluOut[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; aluOut[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; aluOut[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; aluOut[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 5474     ; 0        ; 0        ; 0        ;
; ControlBlock:cb|alu_enable ; clk                        ; 1        ; 405      ; 0        ; 0        ;
; clk                        ; ControlBlock:cb|alu_enable ; 0        ; 0        ; 918      ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; clk                        ; 5474     ; 0        ; 0        ; 0        ;
; ControlBlock:cb|alu_enable ; clk                        ; 1        ; 405      ; 0        ; 0        ;
; clk                        ; ControlBlock:cb|alu_enable ; 0        ; 0        ; 918      ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 500   ; 500  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Feb 14 22:43:29 2012
Info: Command: quartus_sta TOP -c TOP
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "alu1|out[0]|combout" is a latch
    Warning (335094): Node "alu1|out[16]|combout" is a latch
    Warning (335094): Node "alu1|out[17]|combout" is a latch
    Warning (335094): Node "alu1|out[15]|combout" is a latch
    Warning (335094): Node "alu1|out[2]|combout" is a latch
    Warning (335094): Node "alu1|out[14]|combout" is a latch
    Warning (335094): Node "alu1|out[3]|combout" is a latch
    Warning (335094): Node "alu1|out[1]|combout" is a latch
    Warning (335094): Node "alu1|out[13]|combout" is a latch
    Warning (335094): Node "alu1|out[12]|combout" is a latch
    Warning (335094): Node "alu1|out[11]|combout" is a latch
    Warning (335094): Node "alu1|out[7]|combout" is a latch
    Warning (335094): Node "alu1|out[5]|combout" is a latch
    Warning (335094): Node "alu1|out[4]|combout" is a latch
    Warning (335094): Node "alu1|out[6]|combout" is a latch
    Warning (335094): Node "alu1|out[9]|combout" is a latch
    Warning (335094): Node "alu1|out[10]|combout" is a latch
    Warning (335094): Node "alu1|out[8]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TOP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ControlBlock:cb|alu_enable ControlBlock:cb|alu_enable
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.030
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.191
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.191       -69.893 ControlBlock:cb|alu_enable 
    Info (332119):    -2.803     -1021.504 clk 
Info (332146): Worst-case hold slack is -0.102
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.102        -0.388 clk 
    Info (332119):     1.569         0.000 ControlBlock:cb|alu_enable 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -521.000 clk 
    Info (332119):     0.329         0.000 ControlBlock:cb|alu_enable 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.030
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.857
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.857       -64.765 ControlBlock:cb|alu_enable 
    Info (332119):    -2.395      -860.464 clk 
Info (332146): Worst-case hold slack is -0.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.225        -1.297 clk 
    Info (332119):     1.647         0.000 ControlBlock:cb|alu_enable 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -521.000 clk 
    Info (332119):     0.395         0.000 ControlBlock:cb|alu_enable 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -rise_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ControlBlock:cb|alu_enable}] -fall_to [get_clocks {clk}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {ControlBlock:cb|alu_enable}] -hold 0.030
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.152
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.152       -34.535 ControlBlock:cb|alu_enable 
    Info (332119):    -1.203      -406.640 clk 
Info (332146): Worst-case hold slack is 0.051
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.051         0.000 clk 
    Info (332119):     0.970         0.000 ControlBlock:cb|alu_enable 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -666.627 clk 
    Info (332119):     0.346         0.000 ControlBlock:cb|alu_enable 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 305 megabytes
    Info: Processing ended: Tue Feb 14 22:43:33 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


