

================================================================
== Vitis HLS Report for 'conv_combined'
================================================================
* Date:           Wed May 25 04:15:35 2022

* Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
* Project:        conv_combined
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.300 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|     none|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------------------------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |                                                            |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip |          |
        |                          Loop Name                         |   min   |   max   |  Latency |  achieved |   target  | Count | Pipelined|
        +------------------------------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+
        |- VITIS_LOOP_49_1_VITIS_LOOP_50_2_VITIS_LOOP_51_3           |        ?|        ?|    13 ~ ?|          -|          -|      ?|        no|
        | + VITIS_LOOP_52_4                                          |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_62_5                                           |        2|        ?|         2|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_70_6                                           |        ?|        ?|         ?|          -|          -|  1 ~ ?|        no|
        | + VITIS_LOOP_71_7_VITIS_LOOP_72_8_VITIS_LOOP_73_9          |        ?|        ?|         ?|          -|          -|      ?|        no|
        |  ++ VITIS_LOOP_75_10                                       |        ?|        ?|     3 ~ ?|          -|          -|      ?|        no|
        |   +++ VITIS_LOOP_76_11                                     |        3|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_88_12                                          |        2|        ?|         2|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_93_13_VITIS_LOOP_94_14_VITIS_LOOP_95_15        |        ?|        ?|     8 ~ ?|          -|          -|      ?|        no|
        | + VITIS_LOOP_96_16                                         |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_103_17_VITIS_LOOP_104_18                       |        ?|        ?|         ?|          -|          -|      ?|        no|
        | + VITIS_LOOP_105_19                                        |        ?|        ?|         ?|          -|          -|      ?|        no|
        |  ++ VITIS_LOOP_106_20_VITIS_LOOP_107_21_VITIS_LOOP_108_22  |        ?|        ?|        11|          2|          1|      ?|       yes|
        |- VITIS_LOOP_120_23_VITIS_LOOP_121_24_VITIS_LOOP_122_25     |        ?|        ?|     8 ~ ?|          -|          -|      ?|        no|
        | + VITIS_LOOP_123_26                                        |        2|        ?|         3|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_131_27                                         |        1|        ?|         2|          1|          1|  1 ~ ?|       yes|
        |- VITIS_LOOP_140_28                                         |        9|        ?|        10|          2|          1|  1 ~ ?|       yes|
        +------------------------------------------------------------+---------+---------+----------+-----------+-----------+-------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    5|       -|      -|    -|
|Expression       |        -|    -|       0|   5651|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        4|    8|    6473|   4632|    -|
|Memory           |        2|    -|       0|      0|    -|
|Multiplexer      |        -|    -|       -|   1611|    -|
|Register         |        -|    -|    7138|    128|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        6|   13|   13611|  12022|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        2|    5|      12|     22|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+----+-----+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP|  FF | LUT | URAM|
    +--------------------------+----------------------+---------+----+-----+-----+-----+
    |control_s_axi_U           |control_s_axi         |        0|   0|  506|  812|    0|
    |gmem2_m_axi_U             |gmem2_m_axi           |        2|   0|  537|  677|    0|
    |gmem_m_axi_U              |gmem_m_axi            |        2|   0|  537|  677|    0|
    |mul_10s_10s_10_1_1_U18    |mul_10s_10s_10_1_1    |        0|   0|    0|   63|    0|
    |mul_10s_10s_10_1_1_U20    |mul_10s_10s_10_1_1    |        0|   0|    0|   63|    0|
    |mul_10s_10s_10_1_1_U21    |mul_10s_10s_10_1_1    |        0|   0|    0|   63|    0|
    |mul_10s_10s_10_1_1_U30    |mul_10s_10s_10_1_1    |        0|   0|    0|   63|    0|
    |mul_10s_10s_10_1_1_U32    |mul_10s_10s_10_1_1    |        0|   0|    0|   63|    0|
    |mul_10s_10s_10_1_1_U33    |mul_10s_10s_10_1_1    |        0|   0|    0|   63|    0|
    |mul_31ns_32ns_63_2_1_U17  |mul_31ns_32ns_63_2_1  |        0|   0|  165|   50|    0|
    |mul_31ns_64ns_95_5_1_U2   |mul_31ns_64ns_95_5_1  |        0|   2|  441|  256|    0|
    |mul_31ns_64ns_95_5_1_U8   |mul_31ns_64ns_95_5_1  |        0|   2|  441|  256|    0|
    |mul_31s_31s_31_2_1_U3     |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U4     |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U5     |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U6     |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U9     |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U10    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U11    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U13    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U14    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U15    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U22    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U23    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U24    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_31s_31s_31_2_1_U25    |mul_31s_31s_31_2_1    |        0|   0|  141|   48|    0|
    |mul_32ns_32ns_64_2_1_U1   |mul_32ns_32ns_64_2_1  |        0|   0|  165|   50|    0|
    |mul_32ns_32ns_64_2_1_U7   |mul_32ns_32ns_64_2_1  |        0|   0|  165|   50|    0|
    |mul_32ns_32ns_64_2_1_U12  |mul_32ns_32ns_64_2_1  |        0|   0|  165|   50|    0|
    |mul_32ns_32ns_64_2_1_U28  |mul_32ns_32ns_64_2_1  |        0|   0|  165|   50|    0|
    |mul_32ns_64ns_96_5_1_U16  |mul_32ns_64ns_96_5_1  |        0|   2|  441|  256|    0|
    |mul_32ns_64ns_96_5_1_U29  |mul_32ns_64ns_96_5_1  |        0|   2|  441|  256|    0|
    |mul_32s_32s_32_2_1_U27    |mul_32s_32s_32_2_1    |        0|   0|  165|   50|    0|
    |mul_32s_32s_32_2_1_U34    |mul_32s_32s_32_2_1    |        0|   0|  165|   50|    0|
    |mux_32_16_1_1_U19         |mux_32_16_1_1         |        0|   0|    0|   14|    0|
    |mux_32_16_1_1_U26         |mux_32_16_1_1         |        0|   0|    0|   14|    0|
    |mux_32_16_1_1_U31         |mux_32_16_1_1         |        0|   0|    0|   14|    0|
    +--------------------------+----------------------+---------+----+-----+-----+-----+
    |Total                     |                      |        4|   8| 6473| 4632|    0|
    +--------------------------+----------------------+---------+----+-----+-----+-----+

    * DSP: 
    +------------------------------------+--------------------------------+--------------+
    |              Instance              |             Module             |  Expression  |
    +------------------------------------+--------------------------------+--------------+
    |mac_muladd_10s_10s_10ns_10_4_1_U35  |mac_muladd_10s_10s_10ns_10_4_1  |  i0 + i1 * i2|
    |mac_muladd_10s_10s_10ns_10_4_1_U36  |mac_muladd_10s_10s_10ns_10_4_1  |  i0 * i1 + i2|
    |mac_muladd_10s_10s_10ns_10_4_1_U39  |mac_muladd_10s_10s_10ns_10_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_29ns_29_4_1_U37  |mac_muladd_16s_16s_29ns_29_4_1  |  i0 + i1 * i2|
    |mac_muladd_16s_16s_29ns_29_4_1_U38  |mac_muladd_16s_16s_29ns_29_4_1  |  i0 + i1 * i2|
    +------------------------------------+--------------------------------+--------------+

    * Memory: 
    +-----------+---------+---------+---+----+-----+------+-----+------+-------------+
    |   Memory  |  Module | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------+---------+---------+---+----+-----+------+-----+------+-------------+
    |dwbuf_V_U  |dwbuf_V  |        1|  0|   0|    0|   225|   16|     1|         3600|
    |wbuf_V_U   |wbuf_V   |        1|  0|   0|    0|   225|   16|     1|         3600|
    +-----------+---------+---------+---+----+-----+------+-----+------+-------------+
    |Total      |         |        2|  0|   0|    0|   450|   32|     2|         7200|
    +-----------+---------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------------------+----------+----+---+-----+------------+------------+
    |            Variable Name           | Operation| DSP| FF| LUT | Bitwidth P0| Bitwidth P1|
    +------------------------------------+----------+----+---+-----+------------+------------+
    |add_ln103_2_fu_2189_p2              |         +|   0|  0|   38|          31|           1|
    |add_ln103_4_fu_2162_p2              |         +|   0|  0|   70|          63|           1|
    |add_ln103_fu_2147_p2                |         +|   0|  0|   10|          32|           1|
    |add_ln104_fu_2384_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln105_fu_2304_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln106_1_fu_2407_p2              |         +|   0|  0|  103|          96|           1|
    |add_ln106_fu_2436_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln107_2_fu_2518_p2              |         +|   0|  0|   71|          64|           1|
    |add_ln107_fu_2496_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln108_fu_2628_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln1116_fu_3376_p2               |         +|   0|  0|   13|          10|          10|
    |add_ln1118_1_fu_2532_p2             |         +|   0|  0|   14|           6|           6|
    |add_ln1118_2_fu_2553_p2             |         +|   0|  0|   10|          30|          30|
    |add_ln1118_3_fu_2594_p2             |         +|   0|  0|   10|          30|          30|
    |add_ln1118_4_fu_2647_p2             |         +|   0|  0|   10|           8|           8|
    |add_ln1118_5_fu_2652_p2             |         +|   0|  0|   10|           8|           8|
    |add_ln1118_fu_2662_p2               |         +|   0|  0|   13|          10|          10|
    |add_ln120_1_fu_2750_p2              |         +|   0|  0|  102|          95|           1|
    |add_ln120_fu_2774_p2                |         +|   0|  0|   38|          31|           1|
    |add_ln121_1_fu_3057_p2              |         +|   0|  0|   71|          64|           1|
    |add_ln121_fu_2868_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln122_fu_3052_p2                |         +|   0|  0|   39|          32|           1|
    |add_ln123_fu_3023_p2                |         +|   0|  0|   38|          31|           1|
    |add_ln124_1_fu_2950_p2              |         +|   0|  0|   37|          30|          30|
    |add_ln124_2_fu_2995_p2              |         +|   0|  0|   37|          30|          30|
    |add_ln124_3_fu_3017_p2              |         +|   0|  0|   15|           8|           8|
    |add_ln124_4_fu_3042_p2              |         +|   0|  0|   15|           8|           8|
    |add_ln124_fu_2893_p2                |         +|   0|  0|   14|           6|           6|
    |add_ln131_fu_3070_p2                |         +|   0|  0|   38|          31|           1|
    |add_ln140_fu_3430_p2                |         +|   0|  0|   38|          31|           1|
    |add_ln141_fu_3447_p2                |         +|   0|  0|   39|          32|          32|
    |add_ln142_fu_3458_p2                |         +|   0|  0|   39|          32|          32|
    |add_ln49_1_fu_1266_p2               |         +|   0|  0|  102|          95|           1|
    |add_ln49_fu_1295_p2                 |         +|   0|  0|   38|          31|           1|
    |add_ln50_1_fu_1601_p2               |         +|   0|  0|   71|          64|           1|
    |add_ln50_fu_1401_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln51_fu_1596_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln52_fu_1568_p2                 |         +|   0|  0|   38|          31|           1|
    |add_ln53_1_fu_1495_p2               |         +|   0|  0|   37|          30|          30|
    |add_ln53_2_fu_1540_p2               |         +|   0|  0|   37|          30|          30|
    |add_ln53_3_fu_1562_p2               |         +|   0|  0|   15|           8|           8|
    |add_ln53_4_fu_1587_p2               |         +|   0|  0|   15|           8|           8|
    |add_ln53_fu_1439_p2                 |         +|   0|  0|   14|           6|           6|
    |add_ln62_fu_1614_p2                 |         +|   0|  0|   38|          31|           1|
    |add_ln703_1_fu_2745_p2              |         +|   0|  0|   23|          16|          16|
    |add_ln703_fu_3386_p2                |         +|   0|  0|   23|          16|          16|
    |add_ln70_2_fu_3132_p2               |         +|   0|  0|   38|          31|           1|
    |add_ln70_fu_1673_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln71_1_fu_3168_p2               |         +|   0|  0|  103|          96|           1|
    |add_ln71_fu_3188_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln72_1_fu_3335_p2               |         +|   0|  0|   71|          64|           1|
    |add_ln72_fu_3239_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln73_fu_3330_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln75_fu_3305_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln76_fu_3357_p2                 |         +|   0|  0|   38|          31|           1|
    |add_ln77_fu_3352_p2                 |         +|   0|  0|   13|          10|          10|
    |add_ln88_fu_1691_p2                 |         +|   0|  0|   38|          31|           1|
    |add_ln93_1_fu_1787_p2               |         +|   0|  0|  102|          95|           1|
    |add_ln93_fu_1828_p2                 |         +|   0|  0|   38|          31|           1|
    |add_ln94_1_fu_2106_p2               |         +|   0|  0|   71|          64|           1|
    |add_ln94_fu_1895_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln95_fu_2101_p2                 |         +|   0|  0|   39|          32|           1|
    |add_ln96_fu_2073_p2                 |         +|   0|  0|   38|          31|           1|
    |add_ln97_1_fu_2000_p2               |         +|   0|  0|   37|          30|          30|
    |add_ln97_2_fu_2045_p2               |         +|   0|  0|   37|          30|          30|
    |add_ln97_3_fu_2067_p2               |         +|   0|  0|   15|           8|           8|
    |add_ln97_4_fu_2092_p2               |         +|   0|  0|   15|           8|           8|
    |add_ln97_fu_1934_p2                 |         +|   0|  0|   14|           6|           6|
    |empty_55_fu_1508_p2                 |         +|   0|  0|   39|          32|          32|
    |empty_61_fu_3178_p2                 |         +|   0|  0|   13|          10|          10|
    |empty_63_fu_3325_p2                 |         +|   0|  0|   10|          10|          10|
    |empty_77_fu_1980_p2                 |         +|   0|  0|   10|          31|          31|
    |empty_78_fu_2013_p2                 |         +|   0|  0|   39|          32|          32|
    |empty_80_fu_2319_p2                 |         +|   0|  0|   13|          10|          10|
    |empty_82_fu_2422_p2                 |         +|   0|  0|   10|          10|          10|
    |empty_91_fu_2930_p2                 |         +|   0|  0|   10|          31|          31|
    |empty_92_fu_2963_p2                 |         +|   0|  0|   39|          32|          32|
    |grp_fu_1160_p2                      |         +|   0|  0|   10|          32|           1|
    |grp_fu_1170_p2                      |         +|   0|  0|   13|          10|           1|
    |outH_fu_1204_p2                     |         +|   0|  0|   10|          10|           1|
    |outW_fu_1218_p2                     |         +|   0|  0|   39|          32|           1|
    |p_mid1100_fu_2585_p2                |         +|   0|  0|   10|          10|          10|
    |p_mid1121_fu_2559_p2                |         +|   0|  0|   13|          10|          10|
    |p_mid132_fu_3270_p2                 |         +|   0|  0|   13|          10|          10|
    |tmp11_fu_1472_p2                    |         +|   0|  0|   38|          31|          31|
    |tmp17_fu_3320_p2                    |         +|   0|  0|   10|          10|          10|
    |tmp18_fu_1976_p2                    |         +|   0|  0|   10|          31|          31|
    |tmp19_fu_2417_p2                    |         +|   0|  0|   10|          10|          10|
    |tmp19_mid1_fu_2581_p2               |         +|   0|  0|   10|          10|          10|
    |tmp20_fu_2926_p2                    |         +|   0|  0|   10|          31|          31|
    |tmp_fu_1286_p2                      |         +|   0|  0|   38|          31|          31|
    |tmp_mid1_fu_1411_p2                 |         +|   0|  0|   38|          31|          31|
    |grp_fu_1165_p2                      |         -|   0|  0|   10|          32|          32|
    |sub_ln103_fu_2152_p2                |         -|   0|  0|   10|          32|          32|
    |sub_ln1118_fu_2278_p2               |         -|   0|  0|   13|           5|           5|
    |sub_ln124_fu_2852_p2                |         -|   0|  0|   13|           5|           5|
    |sub_ln43_fu_1200_p2                 |         -|   0|  0|   10|          10|          10|
    |sub_ln44_fu_1210_p2                 |         -|   0|  0|   39|          32|          32|
    |sub_ln53_fu_1380_p2                 |         -|   0|  0|   13|           5|           5|
    |sub_ln70_fu_1678_p2                 |         -|   0|  0|   39|          32|          32|
    |sub_ln97_fu_1868_p2                 |         -|   0|  0|   13|           5|           5|
    |ap_block_pp0_stage0_11001           |       and|   0|  0|    2|           1|           1|
    |ap_block_pp1_stage0_11001           |       and|   0|  0|    2|           1|           1|
    |ap_block_pp2_stage0_11001           |       and|   0|  0|    2|           1|           1|
    |ap_block_pp3_stage0_11001           |       and|   0|  0|    2|           1|           1|
    |ap_block_pp5_stage0_11001           |       and|   0|  0|    2|           1|           1|
    |ap_block_pp6_stage0_11001           |       and|   0|  0|    2|           1|           1|
    |ap_block_pp8_stage0_01001           |       and|   0|  0|    2|           1|           1|
    |ap_block_pp8_stage1_01001           |       and|   0|  0|    2|           1|           1|
    |ap_block_state100_io                |       and|   0|  0|    2|           1|           1|
    |ap_block_state109_io                |       and|   0|  0|    2|           1|           1|
    |ap_block_state114                   |       and|   0|  0|    2|           1|           1|
    |ap_block_state116_io                |       and|   0|  0|    2|           1|           1|
    |ap_block_state11_io                 |       and|   0|  0|    2|           1|           1|
    |ap_block_state121                   |       and|   0|  0|    2|           1|           1|
    |ap_block_state148_io                |       and|   0|  0|    2|           1|           1|
    |ap_block_state150_io                |       and|   0|  0|    2|           1|           1|
    |ap_block_state154_pp8_stage0_iter4  |       and|   0|  0|    2|           1|           1|
    |ap_block_state155_pp8_stage1_iter4  |       and|   0|  0|    2|           1|           1|
    |ap_block_state29_pp0_stage0_iter1   |       and|   0|  0|    2|           1|           1|
    |ap_block_state39_pp1_stage0_iter1   |       and|   0|  0|    2|           1|           1|
    |ap_block_state40_io                 |       and|   0|  0|    2|           1|           1|
    |ap_block_state48_pp2_stage0_iter1   |       and|   0|  0|    2|           1|           1|
    |ap_block_state71_pp3_stage0_iter1   |       and|   0|  0|    2|           1|           1|
    |ap_condition_2250                   |       and|   0|  0|    2|           1|           1|
    |ap_condition_2262                   |       and|   0|  0|    2|           1|           1|
    |ap_condition_4371                   |       and|   0|  0|    2|           1|           1|
    |ap_condition_4375                   |       and|   0|  0|    2|           1|           1|
    |ap_predicate_op397_readreq_state40  |       and|   0|  0|    2|           1|           1|
    |addr_cmp_fu_2679_p2                 |      icmp|   0|  0|   18|          32|          32|
    |cmp176393_fu_1803_p2                |      icmp|   0|  0|   18|          32|           1|
    |grp_fu_1150_p2                      |      icmp|   0|  0|   18|          32|           1|
    |grp_fu_1155_p2                      |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln103_fu_2184_p2               |      icmp|   0|  0|   28|          63|          63|
    |icmp_ln104_fu_2195_p2               |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln105_fu_2310_p2               |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln106_fu_2431_p2               |      icmp|   0|  0|   39|          96|          96|
    |icmp_ln107_fu_2442_p2               |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln108_1_fu_2484_p2             |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln108_fu_2157_p2               |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln120_fu_2769_p2               |      icmp|   0|  0|   39|          95|          95|
    |icmp_ln121_fu_2780_p2               |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln122_fu_2797_p2               |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln123_fu_3033_p2               |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln131_fu_3076_p2               |      icmp|   0|  0|   17|          31|          31|
    |icmp_ln140_1_fu_3436_p2             |      icmp|   0|  0|   17|          31|          31|
    |icmp_ln140_fu_3396_p2               |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln49_1_fu_1277_p2              |      icmp|   0|  0|   39|          95|          95|
    |icmp_ln49_fu_1224_p2                |      icmp|   0|  0|   18|          32|           1|
    |icmp_ln50_fu_1301_p2                |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln51_1_fu_1318_p2              |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln52_fu_1578_p2                |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln62_fu_1620_p2                |      icmp|   0|  0|   17|          31|          31|
    |icmp_ln703_1_fu_2178_p2             |      icmp|   0|  0|    8|           2|           1|
    |icmp_ln703_2_fu_2225_p2             |      icmp|   0|  0|    8|           2|           1|
    |icmp_ln703_3_fu_2239_p2             |      icmp|   0|  0|    8|           2|           1|
    |icmp_ln703_fu_2172_p2               |      icmp|   0|  0|    8|           2|           1|
    |icmp_ln70_fu_3138_p2                |      icmp|   0|  0|   17|          31|          31|
    |icmp_ln71_fu_3183_p2                |      icmp|   0|  0|   39|          96|          96|
    |icmp_ln72_fu_3194_p2                |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln73_1_fu_3227_p2              |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln73_fu_1683_p2                |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln75_fu_3311_p2                |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln76_fu_3367_p2                |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln88_fu_1697_p2                |      icmp|   0|  0|   17|          31|          31|
    |icmp_ln93_fu_1793_p2                |      icmp|   0|  0|   39|          95|          95|
    |icmp_ln94_fu_1798_p2                |      icmp|   0|  0|   29|          64|          64|
    |icmp_ln95_1_fu_1884_p2              |      icmp|   0|  0|   18|          32|          32|
    |icmp_ln96_fu_2083_p2                |      icmp|   0|  0|   18|          32|          32|
    |ap_block_pp8_stage0_11001           |        or|   0|  0|    2|           1|           1|
    |ap_block_pp8_stage1_11001           |        or|   0|  0|    2|           1|           1|
    |ap_block_state149_io                |        or|   0|  0|    2|           1|           1|
    |or_ln107_fu_2569_p2                 |        or|   0|  0|    2|           1|           1|
    |or_ln121_fu_2809_p2                 |        or|   0|  0|    2|           1|           1|
    |or_ln50_fu_1456_p2                  |        or|   0|  0|    2|           1|           1|
    |or_ln72_fu_3281_p2                  |        or|   0|  0|    2|           1|           1|
    |or_ln94_fu_1901_p2                  |        or|   0|  0|    2|           1|           1|
    |dbbuf_V_0_5_fu_2355_p3              |    select|   0|  0|   16|           1|          16|
    |dbbuf_V_0_6_fu_2362_p3              |    select|   0|  0|   16|           1|          16|
    |dbbuf_V_0_fu_2348_p3                |    select|   0|  0|   16|           1|          16|
    |dbbuf_V_2_7_fu_2341_p3              |    select|   0|  0|   16|           1|          16|
    |dbbuf_V_2_fu_2334_p3                |    select|   0|  0|   16|           1|          16|
    |grp_fu_3477_p0                      |    select|   0|  0|   10|           1|          10|
    |grp_fu_3500_p0                      |    select|   0|  0|   10|           1|          10|
    |lhs_2_fu_2697_p3                    |    select|   0|  0|   16|           1|          16|
    |select_ln103_1_fu_2201_p3           |    select|   0|  0|   31|           1|          31|
    |select_ln103_2_fu_2217_p3           |    select|   0|  0|    2|           1|           2|
    |select_ln103_3_fu_2231_p3           |    select|   0|  0|    2|           1|           1|
    |select_ln103_4_fu_2245_p3           |    select|   0|  0|    2|           1|           1|
    |select_ln103_fu_2253_p3             |    select|   0|  0|   32|           1|           1|
    |select_ln106_1_fu_2524_p3           |    select|   0|  0|   10|           1|          10|
    |select_ln106_2_fu_2464_p3           |    select|   0|  0|   32|           1|          32|
    |select_ln106_3_fu_2476_p3           |    select|   0|  0|    6|           1|           1|
    |select_ln106_4_fu_2563_p3           |    select|   0|  0|   10|           1|          10|
    |select_ln106_5_fu_2489_p3           |    select|   0|  0|    2|           1|           1|
    |select_ln106_fu_2447_p3             |    select|   0|  0|   32|           1|           1|
    |select_ln107_1_fu_2510_p3           |    select|   0|  0|    6|           1|           6|
    |select_ln107_3_fu_2615_p3           |    select|   0|  0|   32|           1|          32|
    |select_ln107_4_fu_2634_p3           |    select|   0|  0|   64|           1|           1|
    |select_ln107_fu_2573_p3             |    select|   0|  0|   32|           1|           1|
    |select_ln120_1_fu_2785_p3           |    select|   0|  0|   31|           1|          31|
    |select_ln120_2_fu_2914_p3           |    select|   0|  0|   31|           1|           1|
    |select_ln120_3_fu_2862_p3           |    select|   0|  0|    4|           1|           1|
    |select_ln120_4_fu_2802_p3           |    select|   0|  0|    2|           1|           1|
    |select_ln120_fu_2827_p3             |    select|   0|  0|   32|           1|           1|
    |select_ln121_1_fu_2920_p3           |    select|   0|  0|   31|           1|          31|
    |select_ln121_2_fu_2882_p3           |    select|   0|  0|    4|           1|           4|
    |select_ln121_3_fu_2899_p3           |    select|   0|  0|   32|           1|          32|
    |select_ln121_4_fu_3063_p3           |    select|   0|  0|   64|           1|           1|
    |select_ln121_fu_2815_p3             |    select|   0|  0|   32|           1|           1|
    |select_ln49_1_fu_1361_p3            |    select|   0|  0|   31|           1|          31|
    |select_ln49_2_fu_1306_p3            |    select|   0|  0|   31|           1|          31|
    |select_ln49_3_fu_1390_p3            |    select|   0|  0|   31|           1|          31|
    |select_ln49_4_fu_1395_p3            |    select|   0|  0|    4|           1|           1|
    |select_ln49_5_fu_1323_p3            |    select|   0|  0|    2|           1|           1|
    |select_ln49_fu_1354_p3              |    select|   0|  0|   32|           1|           1|
    |select_ln50_1_fu_1417_p3            |    select|   0|  0|   31|           1|          31|
    |select_ln50_2_fu_1428_p3            |    select|   0|  0|    4|           1|           4|
    |select_ln50_3_fu_1445_p3            |    select|   0|  0|   32|           1|          32|
    |select_ln50_4_fu_1607_p3            |    select|   0|  0|   64|           1|           1|
    |select_ln50_fu_1460_p3              |    select|   0|  0|   32|           1|           1|
    |select_ln71_1_fu_3207_p3            |    select|   0|  0|   32|           1|          32|
    |select_ln71_2_fu_3219_p3            |    select|   0|  0|   10|           1|           1|
    |select_ln71_3_fu_3265_p3            |    select|   0|  0|   10|           1|          10|
    |select_ln71_4_fu_3232_p3            |    select|   0|  0|    2|           1|           1|
    |select_ln71_fu_3199_p3              |    select|   0|  0|   32|           1|           1|
    |select_ln72_1_fu_3249_p3            |    select|   0|  0|   10|           1|          10|
    |select_ln72_3_fu_3257_p3            |    select|   0|  0|   32|           1|          32|
    |select_ln72_4_fu_3341_p3            |    select|   0|  0|   64|           1|           1|
    |select_ln72_fu_3285_p3              |    select|   0|  0|   32|           1|           1|
    |select_ln93_1_fu_1841_p3            |    select|   0|  0|   31|           1|          31|
    |select_ln93_2_fu_1964_p3            |    select|   0|  0|   31|           1|           1|
    |select_ln93_3_fu_1878_p3            |    select|   0|  0|    4|           1|           1|
    |select_ln93_4_fu_1889_p3            |    select|   0|  0|    2|           1|           1|
    |select_ln93_fu_1834_p3              |    select|   0|  0|   32|           1|           1|
    |select_ln94_1_fu_1970_p3            |    select|   0|  0|   31|           1|          31|
    |select_ln94_2_fu_1922_p3            |    select|   0|  0|    4|           1|           4|
    |select_ln94_3_fu_1940_p3            |    select|   0|  0|   32|           1|          32|
    |select_ln94_4_fu_2112_p3            |    select|   0|  0|   64|           1|           1|
    |select_ln94_fu_1906_p3              |    select|   0|  0|   32|           1|           1|
    |ap_enable_pp0                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp1                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp2                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp3                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp4                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp5                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp6                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp7                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_pp8                       |       xor|   0|  0|    2|           1|           2|
    |ap_enable_reg_pp0_iter1             |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp3_iter1             |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp4_iter1             |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp5_iter1             |       xor|   0|  0|    2|           2|           1|
    |ap_enable_reg_pp6_iter1             |       xor|   0|  0|    2|           2|           1|
    +------------------------------------+----------+----+---+-----+------------+------------+
    |Total                               |          |   0|  0| 5651|        4697|        3311|
    +------------------------------------+----------+----+---+-----+------------+------------+

    * Multiplexer: 
    +--------------------------------------------+-----+-----------+-----+-----------+
    |                    Name                    | LUT | Input Size| Bits| Total Bits|
    +--------------------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                                   |  680|        129|    1|        129|
    |ap_enable_reg_pp0_iter1                     |    9|          2|    1|          2|
    |ap_enable_reg_pp0_iter2                     |    9|          2|    1|          2|
    |ap_enable_reg_pp1_iter1                     |    9|          2|    1|          2|
    |ap_enable_reg_pp2_iter1                     |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter1                     |    9|          2|    1|          2|
    |ap_enable_reg_pp3_iter2                     |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter1                     |    9|          2|    1|          2|
    |ap_enable_reg_pp4_iter5                     |    9|          2|    1|          2|
    |ap_enable_reg_pp5_iter1                     |    9|          2|    1|          2|
    |ap_enable_reg_pp5_iter2                     |    9|          2|    1|          2|
    |ap_enable_reg_pp6_iter1                     |   14|          3|    1|          3|
    |ap_enable_reg_pp7_iter2                     |    9|          2|    1|          2|
    |ap_enable_reg_pp8_iter4                     |    9|          2|    1|          2|
    |ap_phi_mux_c_1_phi_fu_882_p4                |    9|          2|   32|         64|
    |ap_phi_mux_fh_1_phi_fu_916_p4               |    9|          2|   32|         64|
    |ap_phi_mux_fw_1_phi_fu_927_p4               |    9|          2|   32|         64|
    |ap_phi_mux_i_6_phi_fu_1143_p4               |    9|          2|   31|         62|
    |ap_phi_mux_indvar_flatten104_phi_fu_905_p4  |    9|          2|   64|        128|
    |ap_phi_mux_indvar_flatten133_phi_fu_894_p4  |    9|          2|   96|        192|
    |c_1_reg_878                                 |    9|          2|   32|         64|
    |c_reg_1036                                  |    9|          2|   32|         64|
    |dbbuf_V_0_2_fu_304                          |    9|          2|   16|         32|
    |dbbuf_V_0_3_fu_308                          |    9|          2|   16|         32|
    |dbbuf_V_2_3_fu_312                          |    9|          2|   16|         32|
    |dbbuf_V_2_8_reg_868                         |    9|          2|   16|         32|
    |dwbuf_V_address0                            |   14|          3|    8|         24|
    |dwbuf_V_address1                            |   14|          3|    8|         24|
    |dwbuf_V_d0                                  |   14|          3|   16|         48|
    |dx_Addr_A_orig                              |   20|          4|   32|        128|
    |dx_WEN_A                                    |    9|          2|    2|          4|
    |empty_62_reg_1082                           |    9|          2|   16|         32|
    |empty_65_reg_1114                           |    9|          2|   16|         32|
    |empty_67_reg_1126                           |    9|          2|   16|         32|
    |f_1_reg_834                                 |    9|          2|   31|         62|
    |f_reg_1014                                  |    9|          2|   31|         62|
    |fh_1_reg_912                                |    9|          2|   32|         64|
    |fh_reg_1092                                 |    9|          2|   32|         64|
    |fw_1_reg_923                                |    9|          2|   32|         64|
    |fw_reg_1103                                 |    9|          2|   31|         62|
    |gmem2_AWADDR                                |   14|          3|   32|         96|
    |gmem2_WDATA                                 |   14|          3|   16|         48|
    |gmem2_blk_n_AW                              |    9|          2|    1|          2|
    |gmem2_blk_n_B                               |    9|          2|    1|          2|
    |gmem2_blk_n_W                               |    9|          2|    1|          2|
    |gmem_ARADDR                                 |   25|          5|   32|        160|
    |gmem_ARLEN                                  |   14|          3|   32|         96|
    |gmem_AWADDR                                 |   14|          3|   32|         96|
    |gmem_AWLEN                                  |   14|          3|   32|         96|
    |gmem_WDATA                                  |   14|          3|   16|         48|
    |gmem_blk_n_AR                               |    9|          2|    1|          2|
    |gmem_blk_n_AW                               |    9|          2|    1|          2|
    |gmem_blk_n_B                                |    9|          2|    1|          2|
    |gmem_blk_n_R                                |    9|          2|    1|          2|
    |gmem_blk_n_W                                |    9|          2|    1|          2|
    |h_1_reg_845                                 |    9|          2|   32|         64|
    |h_reg_1059                                  |    9|          2|   32|         64|
    |i_1_reg_695                                 |    9|          2|   31|         62|
    |i_2_reg_742                                 |    9|          2|   31|         62|
    |i_3_reg_776                                 |    9|          2|   31|         62|
    |i_4_reg_958                                 |    9|          2|   31|         62|
    |i_5_reg_1003                                |    9|          2|   31|         62|
    |i_6_reg_1139                                |    9|          2|   31|         62|
    |i_reg_636                                   |    9|          2|   31|         62|
    |indvar_flatten104_reg_901                   |    9|          2|   64|        128|
    |indvar_flatten133_reg_890                   |    9|          2|   96|        192|
    |indvar_flatten144_reg_823                   |    9|          2|   63|        126|
    |indvar_flatten155_reg_969                   |    9|          2|   64|        128|
    |indvar_flatten178_reg_935                   |    9|          2|   95|        190|
    |indvar_flatten22_reg_625                    |    9|          2|   95|        190|
    |indvar_flatten36_reg_1047                   |    9|          2|   64|        128|
    |indvar_flatten57_reg_1025                   |    9|          2|   96|        192|
    |indvar_flatten68_reg_788                    |    9|          2|   64|        128|
    |indvar_flatten91_reg_765                    |    9|          2|   95|        190|
    |indvar_flatten_reg_648                      |    9|          2|   64|        128|
    |j_1_reg_753                                 |    9|          2|   32|         64|
    |j_2_reg_946                                 |    9|          2|   32|         64|
    |j_reg_660                                   |    9|          2|   32|         64|
    |k_1_reg_800                                 |    9|          2|   32|         64|
    |k_2_reg_981                                 |    9|          2|   32|         64|
    |k_reg_672                                   |    9|          2|   32|         64|
    |l_1_reg_812                                 |    9|          2|   31|         62|
    |l_2_reg_992                                 |    9|          2|   31|         62|
    |l_reg_684                                   |    9|          2|   31|         62|
    |reuse_addr_reg_fu_264                       |    9|          2|   32|         64|
    |reuse_reg_fu_268                            |    9|          2|   16|         32|
    |w_1_reg_857                                 |    9|          2|   32|         64|
    |w_reg_1070                                  |    9|          2|   32|         64|
    |wbuf_V_address0                             |   14|          3|    8|         24|
    |x_Addr_A_orig                               |   20|          4|   32|        128|
    |y_Addr_A_orig                               |   14|          3|   32|         96|
    |y_Din_A                                     |   14|          3|   16|         48|
    |y_WEN_A                                     |    9|          2|    2|          4|
    +--------------------------------------------+-----+-----------+-----+-----------+
    |Total                                       | 1611|        333| 2560|       5720|
    +--------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +------------------------------------+-----+----+-----+-----------+
    |                Name                |  FF | LUT| Bits| Const Bits|
    +------------------------------------+-----+----+-----+-----------+
    |C_read_reg_3582                     |   32|   0|   32|          0|
    |FH_read_reg_3552                    |   32|   0|   32|          0|
    |FW_read_reg_3531                    |   32|   0|   32|          0|
    |F_read_reg_3593                     |   32|   0|   32|          0|
    |H_read_reg_3576                     |   32|   0|   32|          0|
    |W_read_reg_3566                     |   32|   0|   32|          0|
    |add_ln103_4_reg_4283                |   63|   0|   63|          0|
    |add_ln105_reg_4354                  |   32|   0|   32|          0|
    |add_ln106_1_reg_4394                |   96|   0|   96|          0|
    |add_ln107_2_reg_4459                |   64|   0|   64|          0|
    |add_ln107_reg_4444                  |   32|   0|   32|          0|
    |add_ln108_reg_4494                  |   32|   0|   32|          0|
    |add_ln1118_5_reg_4504               |    8|   0|    8|          0|
    |add_ln120_1_reg_4560                |   95|   0|   95|          0|
    |add_ln124_3_reg_4664                |    8|   0|    8|          0|
    |add_ln124_reg_4627                  |    6|   0|    6|          0|
    |add_ln140_reg_4932                  |   31|   0|   31|          0|
    |add_ln49_1_reg_3728                 |   95|   0|   95|          0|
    |add_ln49_reg_3753                   |   31|   0|   31|          0|
    |add_ln53_3_reg_3860                 |    8|   0|    8|          0|
    |add_ln53_4_reg_3874                 |    8|   0|    8|          0|
    |add_ln53_4_reg_3874_pp0_iter1_reg   |    8|   0|    8|          0|
    |add_ln53_reg_3822                   |    6|   0|    6|          0|
    |add_ln70_2_reg_4757                 |   31|   0|   31|          0|
    |add_ln71_1_reg_4778                 |   96|   0|   96|          0|
    |add_ln75_reg_4855                   |   32|   0|   32|          0|
    |add_ln77_reg_4878                   |   10|   0|   10|          0|
    |add_ln93_1_reg_4080                 |   95|   0|   95|          0|
    |add_ln97_3_reg_4198                 |    8|   0|    8|          0|
    |add_ln97_4_reg_4212                 |    8|   0|    8|          0|
    |add_ln97_4_reg_4212_pp3_iter1_reg   |    8|   0|    8|          0|
    |add_ln97_reg_4156                   |    6|   0|    6|          0|
    |addr_cmp_reg_4535                   |    1|   0|    1|          0|
    |ap_CS_fsm                           |  128|   0|  128|          0|
    |ap_enable_reg_pp0_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp1_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp2_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp3_iter2             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter2             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter3             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter4             |    1|   0|    1|          0|
    |ap_enable_reg_pp4_iter5             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp5_iter2             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp6_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp7_iter2             |    1|   0|    1|          0|
    |ap_enable_reg_pp8_iter0             |    1|   0|    1|          0|
    |ap_enable_reg_pp8_iter1             |    1|   0|    1|          0|
    |ap_enable_reg_pp8_iter2             |    1|   0|    1|          0|
    |ap_enable_reg_pp8_iter3             |    1|   0|    1|          0|
    |ap_enable_reg_pp8_iter4             |    1|   0|    1|          0|
    |b_read_reg_3618                     |   32|   0|   32|          0|
    |bbuf_V_0_2_reg_730                  |   16|   0|   16|          0|
    |bbuf_V_1_2_reg_718                  |   16|   0|   16|          0|
    |bbuf_V_2_1_fu_284                   |   16|   0|   16|          0|
    |bbuf_V_2_1_load_reg_3912            |   16|   0|   16|          0|
    |bbuf_V_2_2_reg_706                  |   16|   0|   16|          0|
    |bbuf_V_2_3_fu_288                   |   16|   0|   16|          0|
    |bbuf_V_2_3_load_reg_3917            |   16|   0|   16|          0|
    |bbuf_V_2_fu_280                     |   16|   0|   16|          0|
    |bbuf_V_2_load_reg_3907              |   16|   0|   16|          0|
    |bound109_reg_4268                   |   96|   0|   96|          0|
    |bound138_reg_4273                   |   63|   0|   63|          0|
    |bound27_reg_4722                    |   64|   0|   64|          0|
    |bound41_reg_4752                    |   96|   0|   96|          0|
    |bound5_reg_3718                     |   95|   0|   95|          0|
    |bound62_reg_4005                    |   64|   0|   64|          0|
    |bound73_reg_4058                    |   95|   0|   95|          0|
    |bound96_reg_4232                    |   64|   0|   64|          0|
    |bound_reg_3677                      |   64|   0|   64|          0|
    |c_1_reg_878                         |   32|   0|   32|          0|
    |c_reg_1036                          |   32|   0|   32|          0|
    |cast61_reg_3999                     |   32|   0|   64|         32|
    |cmp147408_reg_4048                  |    1|   0|    1|          0|
    |cmp176393_reg_4125                  |    1|   0|    1|          0|
    |cmp57438_reg_3698                   |    1|   0|    1|          0|
    |cmp99323_reg_4738                   |    1|   0|    1|          0|
    |db_read_reg_3613                    |   32|   0|   32|          0|
    |dbbuf_V_0_2_fu_304                  |   16|   0|   16|          0|
    |dbbuf_V_0_3_fu_308                  |   16|   0|   16|          0|
    |dbbuf_V_2_1_fu_292                  |   16|   0|   16|          0|
    |dbbuf_V_2_1_load_reg_3979           |   16|   0|   16|          0|
    |dbbuf_V_2_2_fu_296                  |   16|   0|   16|          0|
    |dbbuf_V_2_2_load_reg_3984           |   16|   0|   16|          0|
    |dbbuf_V_2_3_fu_312                  |   16|   0|   16|          0|
    |dbbuf_V_2_4_fu_300                  |   16|   0|   16|          0|
    |dbbuf_V_2_4_load_reg_3989           |   16|   0|   16|          0|
    |dbbuf_V_2_8_reg_868                 |   16|   0|   16|          0|
    |debug_dx_read_reg_3603              |   32|   0|   32|          0|
    |debug_x_read_reg_3608               |   32|   0|   32|          0|
    |debugip_read_reg_3523               |    1|   0|    1|          0|
    |dwbuf_V_addr_2_reg_4514             |    8|   0|    8|          0|
    |dwbuf_V_load_reg_4683               |   16|   0|   16|          0|
    |dwt_read_reg_3623                   |   32|   0|   32|          0|
    |dx_addr_1_reg_4530                  |   10|   0|   10|          0|
    |dx_addr_1_reg_4530_pp4_iter3_reg    |   10|   0|   10|          0|
    |dx_load_reg_4968                    |   16|   0|   16|          0|
    |empty_48_reg_3639                   |   10|   0|   10|          0|
    |empty_49_reg_3683                   |   31|   0|   31|          0|
    |empty_50_reg_3713                   |   31|   0|   31|          0|
    |empty_51_reg_3737                   |   31|   0|   31|          0|
    |empty_54_reg_3849                   |   31|   0|   31|          0|
    |empty_60_reg_4765                   |   10|   0|   10|          0|
    |empty_61_reg_4783                   |   10|   0|   10|          0|
    |empty_62_reg_1082                   |   16|   0|   16|          0|
    |empty_63_reg_4863                   |   10|   0|   10|          0|
    |empty_65_reg_1114                   |   16|   0|   16|          0|
    |empty_67_reg_1126                   |   16|   0|   16|          0|
    |empty_71_reg_4034                   |   31|   0|   31|          0|
    |empty_72_reg_4052                   |   31|   0|   31|          0|
    |empty_73_reg_4085                   |   31|   0|   31|          0|
    |empty_76_reg_4182                   |   31|   0|   31|          0|
    |empty_77_reg_4187                   |   31|   0|   31|          0|
    |empty_81_reg_4388                   |   10|   0|   10|          0|
    |empty_82_reg_4399                   |   10|   0|   10|          0|
    |empty_85_reg_4344                   |   10|   0|   10|          0|
    |empty_86_reg_4579                   |   31|   0|   31|          0|
    |empty_90_reg_4643                   |   31|   0|   31|          0|
    |empty_91_reg_4653                   |   31|   0|   31|          0|
    |empty_reg_3634                      |   10|   0|   10|          0|
    |f_1_reg_834                         |   31|   0|   31|          0|
    |f_reg_1014                          |   31|   0|   31|          0|
    |fh_1_reg_912                        |   32|   0|   32|          0|
    |fh_reg_1092                         |   32|   0|   32|          0|
    |fw_1_reg_923                        |   32|   0|   32|          0|
    |fw_reg_1103                         |   31|   0|   31|          0|
    |fwprop_read_reg_3527                |    1|   0|    1|          0|
    |gmem2_addr_1_reg_4957               |   32|   0|   32|          0|
    |gmem2_addr_reg_4946                 |   32|   0|   32|          0|
    |gmem_addr_1_reg_3940                |   32|   0|   32|          0|
    |gmem_addr_2_read_reg_3879           |   16|   0|   16|          0|
    |gmem_addr_2_reg_3854                |   32|   0|   32|          0|
    |gmem_addr_3_read_reg_4217           |   16|   0|   16|          0|
    |gmem_addr_3_reg_4192                |   32|   0|   32|          0|
    |gmem_addr_4_reg_4658                |   32|   0|   32|          0|
    |h_1_reg_845                         |   32|   0|   32|          0|
    |h_reg_1059                          |   32|   0|   32|          0|
    |i_1_reg_695                         |   31|   0|   31|          0|
    |i_2_reg_742                         |   31|   0|   31|          0|
    |i_3_reg_776                         |   31|   0|   31|          0|
    |i_4_reg_958                         |   31|   0|   31|          0|
    |i_5_reg_1003                        |   31|   0|   31|          0|
    |i_6_reg_1139                        |   31|   0|   31|          0|
    |i_reg_636                           |   31|   0|   31|          0|
    |icmp_ln104_reg_4291                 |    1|   0|    1|          0|
    |icmp_ln106_reg_4404                 |    1|   0|    1|          0|
    |icmp_ln107_reg_4408                 |    1|   0|    1|          0|
    |icmp_ln108_reg_4278                 |    1|   0|    1|          0|
    |icmp_ln120_reg_4575                 |    1|   0|    1|          0|
    |icmp_ln121_reg_4584                 |    1|   0|    1|          0|
    |icmp_ln123_reg_4674                 |    1|   0|    1|          0|
    |icmp_ln123_reg_4674_pp5_iter1_reg   |    1|   0|    1|          0|
    |icmp_ln131_reg_4703                 |    1|   0|    1|          0|
    |icmp_ln140_1_reg_4937               |    1|   0|    1|          0|
    |icmp_ln49_1_reg_3733                |    1|   0|    1|          0|
    |icmp_ln49_reg_3663                  |    1|   0|    1|          0|
    |icmp_ln50_reg_3758                  |    1|   0|    1|          0|
    |icmp_ln51_reg_3723                  |    1|   0|    1|          0|
    |icmp_ln52_reg_3870                  |    1|   0|    1|          0|
    |icmp_ln52_reg_3870_pp0_iter1_reg    |    1|   0|    1|          0|
    |icmp_ln62_reg_3899                  |    1|   0|    1|          0|
    |icmp_ln72_reg_4791                  |    1|   0|    1|          0|
    |icmp_ln73_reg_3953                  |    1|   0|    1|          0|
    |icmp_ln76_reg_4888                  |    1|   0|    1|          0|
    |icmp_ln76_reg_4888_pp7_iter1_reg    |    1|   0|    1|          0|
    |icmp_ln88_reg_3971                  |    1|   0|    1|          0|
    |icmp_ln94_reg_4093                  |    1|   0|    1|          0|
    |icmp_ln95_reg_4064                  |    1|   0|    1|          0|
    |icmp_ln96_reg_4208                  |    1|   0|    1|          0|
    |icmp_ln96_reg_4208_pp3_iter1_reg    |    1|   0|    1|          0|
    |indvar_flatten104_reg_901           |   64|   0|   64|          0|
    |indvar_flatten133_reg_890           |   96|   0|   96|          0|
    |indvar_flatten144_reg_823           |   63|   0|   63|          0|
    |indvar_flatten155_reg_969           |   64|   0|   64|          0|
    |indvar_flatten178_reg_935           |   95|   0|   95|          0|
    |indvar_flatten22_reg_625            |   95|   0|   95|          0|
    |indvar_flatten36_reg_1047           |   64|   0|   64|          0|
    |indvar_flatten57_reg_1025           |   96|   0|   96|          0|
    |indvar_flatten68_reg_788            |   64|   0|   64|          0|
    |indvar_flatten91_reg_765            |   95|   0|   95|          0|
    |indvar_flatten_reg_648              |   64|   0|   64|          0|
    |j_1_reg_753                         |   32|   0|   32|          0|
    |j_2_reg_946                         |   32|   0|   32|          0|
    |j_reg_660                           |   32|   0|   32|          0|
    |k_1_reg_800                         |   32|   0|   32|          0|
    |k_2_reg_981                         |   32|   0|   32|          0|
    |k_reg_672                           |   32|   0|   32|          0|
    |l_1_reg_812                         |   31|   0|   31|          0|
    |l_2_reg_992                         |   31|   0|   31|          0|
    |l_reg_684                           |   31|   0|   31|          0|
    |mul293_reg_4907                     |   32|   0|   32|          0|
    |mul_ln120_reg_4638                  |   31|   0|   31|          0|
    |mul_ln50_reg_3833                   |   31|   0|   31|          0|
    |mul_ln71_reg_4845                   |   10|   0|   10|          0|
    |mul_ln93_reg_4172                   |   31|   0|   31|          0|
    |outH_reg_3647                       |   10|   0|   10|          0|
    |outW_reg_3658                       |   32|   0|   32|          0|
    |p_mid1115_reg_4421                  |   10|   0|   10|          0|
    |p_mid1153_reg_4648                  |   31|   0|   31|          0|
    |p_mid166_reg_4177                   |   31|   0|   31|          0|
    |p_mid1_reg_3811                     |   31|   0|   31|          0|
    |r_V_reg_4377                        |   16|   0|   16|          0|
    |reg_1184                            |   32|   0|   32|          0|
    |reg_1188                            |   10|   0|   10|          0|
    |reuse_addr_reg_fu_264               |   32|   0|   32|          0|
    |reuse_reg_fu_268                    |   16|   0|   16|          0|
    |select_ln103_1_reg_4296             |   31|   0|   31|          0|
    |select_ln103_2_reg_4306             |    2|   0|    2|          0|
    |select_ln103_3_reg_4313             |    1|   0|    1|          0|
    |select_ln103_4_reg_4319             |    1|   0|    1|          0|
    |select_ln103_reg_4326               |   32|   0|   32|          0|
    |select_ln106_2_reg_4427             |   32|   0|   32|          0|
    |select_ln106_5_reg_4437             |    1|   0|    1|          0|
    |select_ln106_reg_4416               |   32|   0|   32|          0|
    |select_ln107_1_reg_4454             |    6|   0|    6|          0|
    |select_ln107_3_reg_4479             |   32|   0|   32|          0|
    |select_ln107_4_reg_4499             |   64|   0|   64|          0|
    |select_ln120_1_reg_4592             |   31|   0|   31|          0|
    |select_ln120_4_reg_4604             |    1|   0|    1|          0|
    |select_ln121_3_reg_4633             |   32|   0|   32|          0|
    |select_ln121_reg_4611               |   32|   0|   32|          0|
    |select_ln49_2_reg_3768              |   31|   0|   31|          0|
    |select_ln49_5_reg_3779              |    1|   0|    1|          0|
    |select_ln50_1_reg_3817              |   31|   0|   31|          0|
    |select_ln50_3_reg_3828              |   32|   0|   32|          0|
    |select_ln50_reg_3838                |   32|   0|   32|          0|
    |select_ln71_1_reg_4798              |   32|   0|   32|          0|
    |select_ln71_4_reg_4808              |    1|   0|    1|          0|
    |select_ln72_1_reg_4819              |   10|   0|   10|          0|
    |select_ln72_3_reg_4824              |   32|   0|   32|          0|
    |select_ln72_reg_4834                |   32|   0|   32|          0|
    |select_ln93_1_reg_4134              |   31|   0|   31|          0|
    |select_ln93_4_reg_4140              |    1|   0|    1|          0|
    |select_ln94_3_reg_4162              |   32|   0|   32|          0|
    |select_ln94_reg_4145                |   32|   0|   32|          0|
    |sext_ln1118_1_reg_4382              |   29|   0|   29|          0|
    |sext_ln140_1_reg_4927               |   32|   0|   32|          0|
    |sext_ln140_reg_4922                 |   32|   0|   32|          0|
    |sext_ln703_reg_4339                 |    6|   0|    6|          0|
    |sub_ln103_reg_4263                  |   32|   0|   32|          0|
    |sub_ln70_reg_3947                   |   32|   0|   32|          0|
    |tmp11_reg_3844                      |   31|   0|   31|          0|
    |tmp21_reg_4902                      |   32|   0|   32|          0|
    |tmp_1_reg_4772                      |   16|   0|   16|          0|
    |tmp_3_reg_4707                      |   16|   0|   16|          0|
    |tmp_reg_3743                        |   31|   0|   31|          0|
    |trunc_ln103_reg_4258                |   10|   0|   10|          0|
    |trunc_ln104_reg_4331                |   10|   0|   10|          0|
    |trunc_ln105_reg_4362                |   10|   0|   10|          0|
    |trunc_ln106_2_reg_4432              |    4|   0|    4|          0|
    |trunc_ln107_1_reg_4449              |   10|   0|   10|          0|
    |trunc_ln109_reg_4484                |   10|   0|   10|          0|
    |trunc_ln109_reg_4484_pp4_iter2_reg  |   10|   0|   10|          0|
    |trunc_ln1118_1_reg_4469             |    6|   0|    6|          0|
    |trunc_ln1118_2_reg_4489             |    8|   0|    8|          0|
    |trunc_ln1118_reg_4464               |    8|   0|    8|          0|
    |trunc_ln120_reg_4598                |    2|   0|    2|          0|
    |trunc_ln121_1_reg_4622              |   31|   0|   31|          0|
    |trunc_ln122_reg_4617                |   31|   0|   31|          0|
    |trunc_ln124_reg_4570                |    4|   0|    4|          0|
    |trunc_ln140_reg_4917                |   31|   0|   31|          0|
    |trunc_ln44_reg_3653                 |   10|   0|   10|          0|
    |trunc_ln49_1_reg_3707               |   31|   0|   31|          0|
    |trunc_ln49_2_reg_3773               |    2|   0|    2|          0|
    |trunc_ln49_reg_3702                 |   31|   0|   31|          0|
    |trunc_ln53_reg_3748                 |    4|   0|    4|          0|
    |trunc_ln63_reg_3903                 |    2|   0|    2|          0|
    |trunc_ln70_1_reg_4747               |   31|   0|   31|          0|
    |trunc_ln70_reg_4742                 |   10|   0|   10|          0|
    |trunc_ln71_reg_4803                 |   10|   0|   10|          0|
    |trunc_ln72_1_reg_4814               |   10|   0|   10|          0|
    |trunc_ln73_reg_4839                 |   10|   0|   10|          0|
    |trunc_ln88_reg_3958                 |   31|   0|   31|          0|
    |trunc_ln89_reg_3975                 |    2|   0|    2|          0|
    |trunc_ln93_reg_4022                 |   31|   0|   31|          0|
    |trunc_ln94_1_reg_4151               |   31|   0|   31|          0|
    |trunc_ln95_reg_4167                 |   31|   0|   31|          0|
    |trunc_ln97_reg_4075                 |    4|   0|    4|          0|
    |w_1_reg_857                         |   32|   0|   32|          0|
    |w_reg_1070                          |   32|   0|   32|          0|
    |wt_read_reg_3629                    |   32|   0|   32|          0|
    |x_load_1_reg_4963                   |   16|   0|   16|          0|
    |y_addr_reg_4850                     |   10|   0|   10|          0|
    |dwbuf_V_addr_2_reg_4514             |   64|  32|    8|          0|
    |gmem2_addr_1_reg_4957               |   64|  32|   32|          0|
    |icmp_ln106_reg_4404                 |   64|  32|    1|          0|
    |icmp_ln140_1_reg_4937               |   64|  32|    1|          0|
    +------------------------------------+-----+----+-----+-----------+
    |Total                               | 7138| 128| 6956|         32|
    +------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+------------+---------------+--------------+
|       RTL Ports       | Dir | Bits|  Protocol  | Source Object |    C Type    |
+-----------------------+-----+-----+------------+---------------+--------------+
|s_axi_control_AWVALID  |   in|    1|       s_axi|        control|        scalar|
|s_axi_control_AWREADY  |  out|    1|       s_axi|        control|        scalar|
|s_axi_control_AWADDR   |   in|    7|       s_axi|        control|        scalar|
|s_axi_control_WVALID   |   in|    1|       s_axi|        control|        scalar|
|s_axi_control_WREADY   |  out|    1|       s_axi|        control|        scalar|
|s_axi_control_WDATA    |   in|   32|       s_axi|        control|        scalar|
|s_axi_control_WSTRB    |   in|    4|       s_axi|        control|        scalar|
|s_axi_control_ARVALID  |   in|    1|       s_axi|        control|        scalar|
|s_axi_control_ARREADY  |  out|    1|       s_axi|        control|        scalar|
|s_axi_control_ARADDR   |   in|    7|       s_axi|        control|        scalar|
|s_axi_control_RVALID   |  out|    1|       s_axi|        control|        scalar|
|s_axi_control_RREADY   |   in|    1|       s_axi|        control|        scalar|
|s_axi_control_RDATA    |  out|   32|       s_axi|        control|        scalar|
|s_axi_control_RRESP    |  out|    2|       s_axi|        control|        scalar|
|s_axi_control_BVALID   |  out|    1|       s_axi|        control|        scalar|
|s_axi_control_BREADY   |   in|    1|       s_axi|        control|        scalar|
|s_axi_control_BRESP    |  out|    2|       s_axi|        control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_hs|  conv_combined|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_hs|  conv_combined|  return value|
|interrupt              |  out|    1|  ap_ctrl_hs|  conv_combined|  return value|
|m_axi_gmem_AWVALID     |  out|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_AWREADY     |   in|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_AWADDR      |  out|   32|       m_axi|           gmem|       pointer|
|m_axi_gmem_AWID        |  out|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_AWLEN       |  out|    8|       m_axi|           gmem|       pointer|
|m_axi_gmem_AWSIZE      |  out|    3|       m_axi|           gmem|       pointer|
|m_axi_gmem_AWBURST     |  out|    2|       m_axi|           gmem|       pointer|
|m_axi_gmem_AWLOCK      |  out|    2|       m_axi|           gmem|       pointer|
|m_axi_gmem_AWCACHE     |  out|    4|       m_axi|           gmem|       pointer|
|m_axi_gmem_AWPROT      |  out|    3|       m_axi|           gmem|       pointer|
|m_axi_gmem_AWQOS       |  out|    4|       m_axi|           gmem|       pointer|
|m_axi_gmem_AWREGION    |  out|    4|       m_axi|           gmem|       pointer|
|m_axi_gmem_AWUSER      |  out|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_WVALID      |  out|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_WREADY      |   in|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_WDATA       |  out|   32|       m_axi|           gmem|       pointer|
|m_axi_gmem_WSTRB       |  out|    4|       m_axi|           gmem|       pointer|
|m_axi_gmem_WLAST       |  out|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_WID         |  out|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_WUSER       |  out|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARVALID     |  out|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARREADY     |   in|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARADDR      |  out|   32|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARID        |  out|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARLEN       |  out|    8|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARSIZE      |  out|    3|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARBURST     |  out|    2|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARLOCK      |  out|    2|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARCACHE     |  out|    4|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARPROT      |  out|    3|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARQOS       |  out|    4|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARREGION    |  out|    4|       m_axi|           gmem|       pointer|
|m_axi_gmem_ARUSER      |  out|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_RVALID      |   in|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_RREADY      |  out|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_RDATA       |   in|   32|       m_axi|           gmem|       pointer|
|m_axi_gmem_RLAST       |   in|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_RID         |   in|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_RUSER       |   in|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_RRESP       |   in|    2|       m_axi|           gmem|       pointer|
|m_axi_gmem_BVALID      |   in|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_BREADY      |  out|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_BRESP       |   in|    2|       m_axi|           gmem|       pointer|
|m_axi_gmem_BID         |   in|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem_BUSER       |   in|    1|       m_axi|           gmem|       pointer|
|m_axi_gmem2_AWVALID    |  out|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_AWREADY    |   in|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_AWADDR     |  out|   32|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_AWID       |  out|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_AWLEN      |  out|    8|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_AWSIZE     |  out|    3|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_AWBURST    |  out|    2|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_AWLOCK     |  out|    2|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_AWCACHE    |  out|    4|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_AWPROT     |  out|    3|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_AWQOS      |  out|    4|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_AWREGION   |  out|    4|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_AWUSER     |  out|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_WVALID     |  out|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_WREADY     |   in|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_WDATA      |  out|   32|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_WSTRB      |  out|    4|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_WLAST      |  out|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_WID        |  out|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_WUSER      |  out|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARVALID    |  out|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARREADY    |   in|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARADDR     |  out|   32|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARID       |  out|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARLEN      |  out|    8|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARSIZE     |  out|    3|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARBURST    |  out|    2|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARLOCK     |  out|    2|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARCACHE    |  out|    4|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARPROT     |  out|    3|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARQOS      |  out|    4|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARREGION   |  out|    4|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_ARUSER     |  out|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_RVALID     |   in|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_RREADY     |  out|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_RDATA      |   in|   32|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_RLAST      |   in|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_RID        |   in|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_RUSER      |   in|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_RRESP      |   in|    2|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_BVALID     |   in|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_BREADY     |  out|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_BRESP      |   in|    2|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_BID        |   in|    1|       m_axi|          gmem2|       pointer|
|m_axi_gmem2_BUSER      |   in|    1|       m_axi|          gmem2|       pointer|
|x_Addr_A               |  out|   32|        bram|              x|         array|
|x_EN_A                 |  out|    1|        bram|              x|         array|
|x_WEN_A                |  out|    2|        bram|              x|         array|
|x_Din_A                |  out|   16|        bram|              x|         array|
|x_Dout_A               |   in|   16|        bram|              x|         array|
|x_Clk_A                |  out|    1|        bram|              x|         array|
|x_Rst_A                |  out|    1|        bram|              x|         array|
|dx_Addr_A              |  out|   32|        bram|             dx|         array|
|dx_EN_A                |  out|    1|        bram|             dx|         array|
|dx_WEN_A               |  out|    2|        bram|             dx|         array|
|dx_Din_A               |  out|   16|        bram|             dx|         array|
|dx_Dout_A              |   in|   16|        bram|             dx|         array|
|dx_Clk_A               |  out|    1|        bram|             dx|         array|
|dx_Rst_A               |  out|    1|        bram|             dx|         array|
|y_Addr_A               |  out|   32|        bram|              y|         array|
|y_EN_A                 |  out|    1|        bram|              y|         array|
|y_WEN_A                |  out|    2|        bram|              y|         array|
|y_Din_A                |  out|   16|        bram|              y|         array|
|y_Dout_A               |   in|   16|        bram|              y|         array|
|y_Clk_A                |  out|    1|        bram|              y|         array|
|y_Rst_A                |  out|    1|        bram|              y|         array|
|dy_Addr_A              |  out|   32|        bram|             dy|         array|
|dy_EN_A                |  out|    1|        bram|             dy|         array|
|dy_WEN_A               |  out|    2|        bram|             dy|         array|
|dy_Din_A               |  out|   16|        bram|             dy|         array|
|dy_Dout_A              |   in|   16|        bram|             dy|         array|
|dy_Clk_A               |  out|    1|        bram|             dy|         array|
|dy_Rst_A               |  out|    1|        bram|             dy|         array|
+-----------------------+-----+-----+------------+---------------+--------------+

