TimeQuest Timing Analyzer report for HardwareInvaders
Tue Apr 10 11:29:41 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'
 13. Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'
 16. Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'
 17. Slow Model Hold: 'CLOCK_50'
 18. Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'
 19. Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'
 20. Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'
 21. Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'
 22. Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'
 23. Slow Model Minimum Pulse Width: 'CLOCK_50'
 24. Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'
 39. Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'
 40. Fast Model Setup: 'CLOCK_50'
 41. Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'
 42. Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'
 43. Fast Model Hold: 'CLOCK_50'
 44. Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'
 45. Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'
 46. Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'
 47. Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'
 48. Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'
 49. Fast Model Minimum Pulse Width: 'CLOCK_50'
 50. Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Setup Transfers
 65. Hold Transfers
 66. Recovery Transfers
 67. Removal Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; HardwareInvaders                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------+
; SDC File List                                            ;
+----------------------+--------+--------------------------+
; SDC File Path        ; Status ; Read at                  ;
+----------------------+--------+--------------------------+
; HardwareInvaders.sdc ; OK     ; Tue Apr 10 11:29:39 2018 ;
+----------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                   ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                            ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; CLOCK_50                              ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { CLOCK_50 }                        ;
; PLL:pll|altpll:altpll_component|_clk0 ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
; PLL:pll|altpll:altpll_component|_clk1 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[1] } ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                               ;
+-------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+-------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 39.37 MHz   ; 39.37 MHz       ; PLL:pll|altpll:altpll_component|_clk1 ;                                                               ;
; 181.0 MHz   ; 181.0 MHz       ; PLL:pll|altpll:altpll_component|_clk0 ;                                                               ;
; 1164.14 MHz ; 380.08 MHz      ; CLOCK_50                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk1 ; -5.397 ; -208.521      ;
; PLL:pll|altpll:altpll_component|_clk0 ; 3.083  ; 0.000         ;
; CLOCK_50                              ; 19.141 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow Model Hold Summary                                       ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 0.445 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 0.445 ; 0.000         ;
; CLOCK_50                              ; 0.611 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Slow Model Recovery Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.815  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 13.815 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow Model Removal Summary                                    ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 5.937 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 5.937 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                        ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.889 ; 0.000         ;
; CLOCK_50                              ; 8.889 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 8.889 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                             ;
+--------+-------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -5.397 ; HI_View:view|column[17] ; HI_View:view|FB_Y0[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.428     ;
; -5.396 ; HI_View:view|column[17] ; HI_View:view|FB_Y0[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.427     ;
; -5.394 ; HI_View:view|column[17] ; HI_View:view|FB_X0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.425     ;
; -5.394 ; HI_View:view|column[17] ; HI_View:view|FB_Y0[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.425     ;
; -5.394 ; HI_View:view|column[17] ; HI_View:view|FB_Y0[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.425     ;
; -5.394 ; HI_View:view|column[17] ; HI_View:view|FB_Y1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.425     ;
; -5.389 ; HI_View:view|column[17] ; HI_View:view|FB_Y1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.420     ;
; -5.389 ; HI_View:view|column[17] ; HI_View:view|FB_Y1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.420     ;
; -5.386 ; HI_View:view|column[17] ; HI_View:view|FB_Y0[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.417     ;
; -5.383 ; HI_View:view|column[17] ; HI_View:view|FB_Y0[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.414     ;
; -5.383 ; HI_View:view|column[17] ; HI_View:view|FB_Y0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.414     ;
; -5.383 ; HI_View:view|column[17] ; HI_View:view|FB_Y1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.414     ;
; -5.374 ; HI_View:view|column[17] ; HI_View:view|FB_Y1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.405     ;
; -5.372 ; HI_View:view|column[13] ; HI_View:view|FB_Y0[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.403     ;
; -5.371 ; HI_View:view|column[13] ; HI_View:view|FB_Y0[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.402     ;
; -5.369 ; HI_View:view|column[13] ; HI_View:view|FB_X0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.400     ;
; -5.369 ; HI_View:view|column[13] ; HI_View:view|FB_Y0[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.400     ;
; -5.369 ; HI_View:view|column[13] ; HI_View:view|FB_Y0[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.400     ;
; -5.369 ; HI_View:view|column[13] ; HI_View:view|FB_Y1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.400     ;
; -5.364 ; HI_View:view|column[13] ; HI_View:view|FB_Y1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.395     ;
; -5.364 ; HI_View:view|column[13] ; HI_View:view|FB_Y1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.395     ;
; -5.361 ; HI_View:view|column[13] ; HI_View:view|FB_Y0[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.392     ;
; -5.358 ; HI_View:view|column[13] ; HI_View:view|FB_Y0[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.389     ;
; -5.358 ; HI_View:view|column[13] ; HI_View:view|FB_Y0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.389     ;
; -5.358 ; HI_View:view|column[13] ; HI_View:view|FB_Y1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.389     ;
; -5.352 ; HI_View:view|column[17] ; HI_View:view|FB_COLOR[10] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.383     ;
; -5.349 ; HI_View:view|column[4]  ; HI_View:view|FB_Y0[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.386     ;
; -5.349 ; HI_View:view|column[13] ; HI_View:view|FB_Y1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.380     ;
; -5.348 ; HI_View:view|column[4]  ; HI_View:view|FB_Y0[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.385     ;
; -5.346 ; HI_View:view|column[4]  ; HI_View:view|FB_X0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.383     ;
; -5.346 ; HI_View:view|column[4]  ; HI_View:view|FB_Y0[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.383     ;
; -5.346 ; HI_View:view|column[4]  ; HI_View:view|FB_Y0[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.383     ;
; -5.346 ; HI_View:view|column[4]  ; HI_View:view|FB_Y1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.383     ;
; -5.344 ; HI_View:view|column[14] ; HI_View:view|FB_Y0[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.375     ;
; -5.343 ; HI_View:view|column[14] ; HI_View:view|FB_Y0[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.374     ;
; -5.341 ; HI_View:view|column[4]  ; HI_View:view|FB_Y1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.378     ;
; -5.341 ; HI_View:view|column[4]  ; HI_View:view|FB_Y1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.378     ;
; -5.341 ; HI_View:view|column[14] ; HI_View:view|FB_X0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.372     ;
; -5.341 ; HI_View:view|column[14] ; HI_View:view|FB_Y0[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.372     ;
; -5.341 ; HI_View:view|column[14] ; HI_View:view|FB_Y0[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.372     ;
; -5.341 ; HI_View:view|column[14] ; HI_View:view|FB_Y1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.372     ;
; -5.338 ; HI_View:view|column[4]  ; HI_View:view|FB_Y0[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.375     ;
; -5.336 ; HI_View:view|column[14] ; HI_View:view|FB_Y1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.367     ;
; -5.336 ; HI_View:view|column[14] ; HI_View:view|FB_Y1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.367     ;
; -5.335 ; HI_View:view|column[21] ; HI_View:view|FB_Y0[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.375     ;
; -5.335 ; HI_View:view|column[4]  ; HI_View:view|FB_Y0[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.372     ;
; -5.335 ; HI_View:view|column[4]  ; HI_View:view|FB_Y0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.372     ;
; -5.335 ; HI_View:view|column[4]  ; HI_View:view|FB_Y1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.372     ;
; -5.334 ; HI_View:view|column[21] ; HI_View:view|FB_Y0[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.374     ;
; -5.333 ; HI_View:view|column[14] ; HI_View:view|FB_Y0[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.364     ;
; -5.332 ; HI_View:view|column[21] ; HI_View:view|FB_X0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.372     ;
; -5.332 ; HI_View:view|column[21] ; HI_View:view|FB_Y0[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.372     ;
; -5.332 ; HI_View:view|column[21] ; HI_View:view|FB_Y0[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.372     ;
; -5.332 ; HI_View:view|column[21] ; HI_View:view|FB_Y1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.372     ;
; -5.330 ; HI_View:view|column[14] ; HI_View:view|FB_Y0[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.361     ;
; -5.330 ; HI_View:view|column[14] ; HI_View:view|FB_Y0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.361     ;
; -5.330 ; HI_View:view|column[14] ; HI_View:view|FB_Y1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.361     ;
; -5.327 ; HI_View:view|column[21] ; HI_View:view|FB_Y1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.367     ;
; -5.327 ; HI_View:view|column[21] ; HI_View:view|FB_Y1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.367     ;
; -5.327 ; HI_View:view|column[13] ; HI_View:view|FB_COLOR[10] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.358     ;
; -5.326 ; HI_View:view|column[4]  ; HI_View:view|FB_Y1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.363     ;
; -5.324 ; HI_View:view|column[21] ; HI_View:view|FB_Y0[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.364     ;
; -5.321 ; HI_View:view|column[21] ; HI_View:view|FB_Y0[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.361     ;
; -5.321 ; HI_View:view|column[21] ; HI_View:view|FB_Y0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.361     ;
; -5.321 ; HI_View:view|column[21] ; HI_View:view|FB_Y1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.361     ;
; -5.321 ; HI_View:view|column[14] ; HI_View:view|FB_Y1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.352     ;
; -5.312 ; HI_View:view|column[21] ; HI_View:view|FB_Y1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.352     ;
; -5.311 ; HI_View:view|column[3]  ; HI_View:view|FB_Y0[4]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.348     ;
; -5.310 ; HI_View:view|column[3]  ; HI_View:view|FB_Y0[8]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.347     ;
; -5.308 ; HI_View:view|column[3]  ; HI_View:view|FB_X0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.345     ;
; -5.308 ; HI_View:view|column[3]  ; HI_View:view|FB_Y0[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.345     ;
; -5.308 ; HI_View:view|column[3]  ; HI_View:view|FB_Y0[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.345     ;
; -5.308 ; HI_View:view|column[3]  ; HI_View:view|FB_Y1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.345     ;
; -5.304 ; HI_View:view|column[17] ; HI_View:view|FB_X1[9]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 25.332     ;
; -5.304 ; HI_View:view|column[4]  ; HI_View:view|FB_COLOR[10] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.341     ;
; -5.303 ; HI_View:view|column[17] ; HI_View:view|FB_X1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 25.331     ;
; -5.303 ; HI_View:view|column[17] ; HI_View:view|FB_X1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 25.331     ;
; -5.303 ; HI_View:view|column[17] ; HI_View:view|FB_X1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 25.331     ;
; -5.303 ; HI_View:view|column[3]  ; HI_View:view|FB_Y1[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.340     ;
; -5.303 ; HI_View:view|column[3]  ; HI_View:view|FB_Y1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.340     ;
; -5.302 ; HI_View:view|column[17] ; HI_View:view|FB_X1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 25.330     ;
; -5.300 ; HI_View:view|column[3]  ; HI_View:view|FB_Y0[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.337     ;
; -5.299 ; HI_View:view|column[14] ; HI_View:view|FB_COLOR[10] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.330     ;
; -5.298 ; HI_View:view|column[17] ; HI_View:view|FB_X1[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 25.326     ;
; -5.297 ; HI_View:view|column[3]  ; HI_View:view|FB_Y0[5]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.334     ;
; -5.297 ; HI_View:view|column[3]  ; HI_View:view|FB_Y0[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.334     ;
; -5.297 ; HI_View:view|column[3]  ; HI_View:view|FB_Y1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.334     ;
; -5.290 ; HI_View:view|column[21] ; HI_View:view|FB_COLOR[10] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 25.330     ;
; -5.288 ; HI_View:view|column[3]  ; HI_View:view|FB_Y1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.325     ;
; -5.279 ; HI_View:view|column[13] ; HI_View:view|FB_X1[9]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 25.307     ;
; -5.278 ; HI_View:view|column[13] ; HI_View:view|FB_X1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 25.306     ;
; -5.278 ; HI_View:view|column[13] ; HI_View:view|FB_X1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 25.306     ;
; -5.278 ; HI_View:view|column[13] ; HI_View:view|FB_X1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 25.306     ;
; -5.277 ; HI_View:view|column[13] ; HI_View:view|FB_X1[0]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 25.305     ;
; -5.273 ; HI_View:view|column[13] ; HI_View:view|FB_X1[7]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 25.301     ;
; -5.266 ; HI_View:view|column[3]  ; HI_View:view|FB_COLOR[10] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 25.303     ;
; -5.256 ; HI_View:view|column[4]  ; HI_View:view|FB_X1[9]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 25.290     ;
; -5.255 ; HI_View:view|column[4]  ; HI_View:view|FB_X1[1]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 25.289     ;
; -5.255 ; HI_View:view|column[4]  ; HI_View:view|FB_X1[2]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 25.289     ;
; -5.255 ; HI_View:view|column[4]  ; HI_View:view|FB_X1[3]     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 25.289     ;
+--------+-------------------------+---------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                 ;
+-------+---------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 3.083 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[4]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 4.213      ;
; 3.083 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[7]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 4.213      ;
; 3.083 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[8]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 4.213      ;
; 3.083 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[0]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 4.213      ;
; 3.083 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[3]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 4.213      ;
; 3.083 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[4]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 4.213      ;
; 3.083 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[6]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 4.213      ;
; 3.083 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[8]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 4.213      ;
; 3.288 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[7]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.001      ;
; 3.288 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[6]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.001      ;
; 3.288 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[1]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.001      ;
; 3.288 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[0]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.001      ;
; 3.288 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[3]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.001      ;
; 3.288 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[2]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.001      ;
; 3.288 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[8]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 4.001      ;
; 3.379 ; RESET_N                         ; VGA_Framebuffer:vga|latched_color[10]  ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.923      ;
; 3.379 ; RESET_N                         ; VGA_Framebuffer:vga|latched_color[1]   ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.923      ;
; 3.405 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[5]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.891      ;
; 3.405 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[1]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.891      ;
; 3.405 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[2]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.891      ;
; 3.405 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[5]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.891      ;
; 3.405 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[7]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.891      ;
; 3.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[9]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 3.863      ;
; 3.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[1]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 3.863      ;
; 3.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[2]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 3.863      ;
; 3.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[3]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 3.863      ;
; 3.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[5]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 3.863      ;
; 3.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[6]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 3.863      ;
; 3.435 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[4]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 3.863      ;
; 3.553 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[1]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.747      ;
; 3.553 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[2]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.747      ;
; 3.553 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[3]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.747      ;
; 3.553 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[5]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.747      ;
; 3.553 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[6]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.747      ;
; 3.553 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[7]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.747      ;
; 3.553 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[8]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.747      ;
; 3.553 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[9]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.747      ;
; 3.553 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[4]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.747      ;
; 3.553 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[0]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.747      ;
; 3.631 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[0]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.665      ;
; 3.631 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[1]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.665      ;
; 3.631 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[2]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.665      ;
; 3.631 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[3]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.665      ;
; 3.631 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[4]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.665      ;
; 3.631 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[5]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.665      ;
; 3.631 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[6]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.665      ;
; 3.631 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[7]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.665      ;
; 3.631 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[8]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.742     ; 3.665      ;
; 3.715 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[4]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.585      ;
; 3.715 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[5]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.585      ;
; 3.715 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[6]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.585      ;
; 3.715 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[0]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.585      ;
; 3.943 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[8]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.357      ;
; 3.943 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[9]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.357      ;
; 3.943 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[1]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.357      ;
; 3.943 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[0]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.357      ;
; 3.943 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[7]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.357      ;
; 3.943 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[2]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.357      ;
; 3.943 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[3]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 3.357      ;
; 4.475 ; VGA_Framebuffer:vga|y_cursor[7] ; VGA_Framebuffer:vga|state.FILLING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 5.566      ;
; 4.546 ; VGA_Framebuffer:vga|y_cursor[7] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.492      ;
; 4.546 ; VGA_Framebuffer:vga|y_cursor[7] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.492      ;
; 4.546 ; VGA_Framebuffer:vga|y_cursor[7] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.492      ;
; 4.546 ; VGA_Framebuffer:vga|y_cursor[7] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.492      ;
; 4.546 ; VGA_Framebuffer:vga|y_cursor[7] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.492      ;
; 4.546 ; VGA_Framebuffer:vga|y_cursor[7] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.492      ;
; 4.546 ; VGA_Framebuffer:vga|y_cursor[7] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.492      ;
; 4.546 ; VGA_Framebuffer:vga|y_cursor[7] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.492      ;
; 4.546 ; VGA_Framebuffer:vga|y_cursor[7] ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.492      ;
; 4.578 ; RESET_N                         ; VGA_Framebuffer:vga|substate.INIT      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.738     ; 2.722      ;
; 4.607 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|state.FILLING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 5.434      ;
; 4.660 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|state.FILLING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 5.381      ;
; 4.674 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|state.FILLING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 5.367      ;
; 4.678 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.360      ;
; 4.678 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.360      ;
; 4.678 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.360      ;
; 4.678 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.360      ;
; 4.678 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.360      ;
; 4.678 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.360      ;
; 4.678 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.360      ;
; 4.678 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.360      ;
; 4.678 ; VGA_Framebuffer:vga|y_cursor[1] ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.360      ;
; 4.730 ; VGA_Framebuffer:vga|y_cursor[0] ; VGA_Framebuffer:vga|state.FILLING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 5.311      ;
; 4.731 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.307      ;
; 4.731 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.307      ;
; 4.731 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.307      ;
; 4.731 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.307      ;
; 4.731 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.307      ;
; 4.731 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.307      ;
; 4.731 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.307      ;
; 4.731 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.307      ;
; 4.731 ; VGA_Framebuffer:vga|y_cursor[6] ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.307      ;
; 4.745 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.293      ;
; 4.745 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.293      ;
; 4.745 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.293      ;
; 4.745 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.293      ;
; 4.745 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.293      ;
; 4.745 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.293      ;
; 4.745 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.293      ;
; 4.745 ; VGA_Framebuffer:vga|y_cursor[2] ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.293      ;
+-------+---------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 19.141 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 0.897      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.IDLE                           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|fb_buffer_idx                        ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.624 ; VGA_Framebuffer:vga|x_cursor[9]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.910      ;
; 0.625 ; VGA_Framebuffer:vga|y_cursor[8]                          ; VGA_Framebuffer:vga|y_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.911      ;
; 0.649 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.935      ;
; 0.650 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.936      ;
; 0.667 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.953      ;
; 0.670 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.956      ;
; 0.768 ; VGA_Framebuffer:vga|y_start[1]                           ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.054      ;
; 0.771 ; VGA_Framebuffer:vga|y_start[5]                           ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.057      ;
; 0.771 ; VGA_Framebuffer:vga|x_start[0]                           ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.057      ;
; 0.787 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.073      ;
; 0.802 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.089      ;
; 0.817 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[1]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.124      ;
; 0.848 ; HI_View:view|FB_Y0[1]                                    ; VGA_Framebuffer:vga|y_start[1]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.135      ;
; 0.853 ; HI_View:view|FB_Y0[7]                                    ; VGA_Framebuffer:vga|y_start[7]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.140      ;
; 0.858 ; HI_View:view|FB_Y1[5]                                    ; VGA_Framebuffer:vga|y_end[5]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.145      ;
; 0.859 ; HI_View:view|FB_Y1[0]                                    ; VGA_Framebuffer:vga|y_end[0]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.006     ; 1.139      ;
; 0.872 ; HI_View:view|FB_Y0[2]                                    ; VGA_Framebuffer:vga|y_start[2]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.159      ;
; 0.894 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.180      ;
; 0.910 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.197      ;
; 0.937 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.223      ;
; 0.941 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.227      ;
; 0.949 ; VGA_Framebuffer:vga|y_start[4]                           ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.235      ;
; 0.961 ; HI_View:view|FB_Y0[6]                                    ; VGA_Framebuffer:vga|y_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.247      ;
; 0.967 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[9]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[5]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[2]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.979 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.266      ;
; 0.984 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.272      ;
; 0.986 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.272      ;
; 0.986 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.272      ;
; 0.988 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.274      ;
; 0.988 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.274      ;
; 0.989 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.275      ;
; 0.989 ; VGA_Framebuffer:vga|x_cursor[7]                          ; VGA_Framebuffer:vga|x_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.275      ;
; 0.991 ; VGA_Framebuffer:vga|x_start[7]                           ; VGA_Framebuffer:vga|x_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.004      ; 1.281      ;
; 0.992 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.278      ;
; 0.993 ; VGA_Framebuffer:vga|y_start[7]                           ; VGA_Framebuffer:vga|y_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.279      ;
; 0.999 ; VGA_Framebuffer:vga|y_start[0]                           ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.285      ;
; 0.999 ; VGA_Framebuffer:vga|y_start[6]                           ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.285      ;
; 0.999 ; VGA_Framebuffer:vga|y_start[8]                           ; VGA_Framebuffer:vga|y_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.285      ;
; 1.003 ; VGA_Framebuffer:vga|y_start[3]                           ; VGA_Framebuffer:vga|y_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.289      ;
; 1.006 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.292      ;
; 1.009 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.295      ;
; 1.010 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.296      ;
; 1.010 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.296      ;
; 1.013 ; VGA_Framebuffer:vga|y_start[2]                           ; VGA_Framebuffer:vga|y_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.299      ;
; 1.013 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.299      ;
; 1.014 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.300      ;
; 1.014 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.300      ;
; 1.014 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.302      ;
; 1.019 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.021 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.307      ;
; 1.023 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.310      ;
; 1.027 ; VGA_Framebuffer:vga|x_cursor[5]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.313      ;
; 1.027 ; VGA_Framebuffer:vga|x_cursor[6]                          ; VGA_Framebuffer:vga|x_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.313      ;
; 1.031 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.317      ;
; 1.035 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.322      ;
; 1.054 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.340      ;
; 1.058 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.344      ;
; 1.060 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.346      ;
; 1.060 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.346      ;
; 1.060 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.346      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; Hi_View_Control_Unit:view_control_unit|state.WAITING      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|render_asap             ; Hi_View_Control_Unit:view_control_unit|render_asap        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|show_asap                                         ; HI_View:view|show_asap                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|state.WAITING                                     ; HI_View:view|state.WAITING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.SHOWING                                ; HI_View:view|next_state.SHOWING                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|state.SHOWING                                     ; HI_View:view|state.SHOWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.INIT                                   ; HI_View:view|next_state.INIT                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|rendered_column                           ; HI_Datapath:datapath|rendered_column                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.CLEARING                               ; HI_View:view|next_state.CLEARING                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.617 ; HI_View:view|next_state.INIT                                   ; HI_View:view|state.INIT                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.903      ;
; 0.621 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.907      ;
; 0.625 ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; Hi_View_Control_Unit:view_control_unit|draw_delayed       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.911      ;
; 0.630 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.916      ;
; 0.632 ; Hi_View_Control_Unit:view_control_unit|draw_delayed            ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.918      ;
; 0.632 ; HI_Datapath:datapath|rendered_column                           ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.918      ;
; 0.637 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.923      ;
; 0.640 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.926      ;
; 0.658 ; HI_View:view|state.DRAWING                                     ; HI_View:view|next_state.IDLE                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.944      ;
; 0.662 ; HI_View:view|state.DRAWING                                     ; HI_View:view|next_state.DRAWING                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.948      ;
; 0.772 ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.RENDER       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.058      ;
; 0.774 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.060      ;
; 0.775 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.061      ;
; 0.778 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.064      ;
; 0.781 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.087      ;
; 0.815 ; HI_View:view|state.CLEARING                                    ; HI_View:view|FB_CLEAR                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.101      ;
; 0.848 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.134      ;
; 0.856 ; HI_View:view|next_state.SHOWING                                ; HI_View:view|state.SHOWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 1.143      ;
; 0.856 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.142      ;
; 0.857 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.143      ;
; 0.862 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.148      ;
; 0.870 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|render_asap        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.001     ; 1.155      ;
; 0.934 ; HI_View:view|next_state.IDLE                                   ; HI_View:view|state.IDLE                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.220      ;
; 0.947 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.233      ;
; 0.957 ; HI_View:view|next_state.DRAWING                                ; HI_View:view|state.DRAWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.243      ;
; 0.959 ; HI_View:view|state.IDLE                                        ; HI_View:view|READY                                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.245      ;
; 0.963 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.249      ;
; 0.967 ; \frame_time_gen:counter[7]                                     ; \frame_time_gen:counter[7]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; \game_tick_gen:counter[24]                                     ; \game_tick_gen:counter[24]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.969 ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; Hi_View_Control_Unit:view_control_unit|state.WAITING      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.255      ;
; 0.972 ; \frame_time_gen:counter[1]                                     ; \frame_time_gen:counter[1]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; \frame_time_gen:counter[3]                                     ; \frame_time_gen:counter[3]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; \game_tick_gen:counter[4]                                      ; \game_tick_gen:counter[4]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; \game_tick_gen:counter[6]                                      ; \game_tick_gen:counter[6]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; \game_tick_gen:counter[8]                                      ; \game_tick_gen:counter[8]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; \game_tick_gen:counter[11]                                     ; \game_tick_gen:counter[11]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.973 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.259      ;
; 0.975 ; \frame_time_gen:counter[11]                                    ; \frame_time_gen:counter[11]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; \frame_time_gen:counter[14]                                    ; \frame_time_gen:counter[14]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; \frame_time_gen:counter[17]                                    ; \frame_time_gen:counter[17]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; \game_tick_gen:counter[1]                                      ; \game_tick_gen:counter[1]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.263      ;
; 0.981 ; HI_Datapath:datapath|rendered_column                           ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; HI_View:view|state.SHOWING                                     ; HI_View:view|next_state.CLEARING                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.271      ;
; 0.995 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.281      ;
; 0.996 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.282      ;
; 1.010 ; \game_tick_gen:counter[5]                                      ; \game_tick_gen:counter[5]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.296      ;
; 1.010 ; HI_View:view|next_state.CLEARING                               ; HI_View:view|state.CLEARING                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.296      ;
; 1.012 ; \game_tick_gen:counter[16]                                     ; \game_tick_gen:counter[16]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.298      ;
; 1.012 ; \game_tick_gen:counter[18]                                     ; \game_tick_gen:counter[18]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.298      ;
; 1.014 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; \frame_time_gen:counter[6]                                     ; \frame_time_gen:counter[6]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; \frame_time_gen:counter[16]                                    ; \frame_time_gen:counter[16]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; \game_tick_gen:counter[9]                                      ; \game_tick_gen:counter[9]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.302      ;
; 1.019 ; \game_tick_gen:counter[2]                                      ; \game_tick_gen:counter[2]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; \game_tick_gen:counter[3]                                      ; \game_tick_gen:counter[3]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.305      ;
; 1.022 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.309      ;
; 1.025 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.311      ;
; 1.027 ; \game_tick_gen:counter[0]                                      ; \game_tick_gen:counter[0]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.313      ;
; 1.027 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.313      ;
; 1.030 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.316      ;
; 1.031 ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; HI_View:view|show_asap                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.317      ;
; 1.071 ; HI_View:view|state.IDLE                                        ; HI_View:view|next_state.SHOWING                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.357      ;
; 1.186 ; Hi_View_Control_Unit:view_control_unit|render_asap             ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 1.473      ;
; 1.206 ; HI_View:view|state.DRAWING                                     ; HI_View:view|row[21]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.004     ; 1.488      ;
; 1.206 ; HI_View:view|state.DRAWING                                     ; HI_View:view|row[22]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.004     ; 1.488      ;
; 1.207 ; HI_View:view|state.DRAWING                                     ; HI_View:view|row[19]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.004     ; 1.489      ;
; 1.208 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.494      ;
; 1.210 ; HI_View:view|state.DRAWING                                     ; HI_View:view|row[20]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.004     ; 1.492      ;
; 1.221 ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE             ; HI_View:view|show_asap                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.507      ;
; 1.230 ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; Hi_View_Control_Unit:view_control_unit|state.RENDER       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.516      ;
; 1.236 ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.522      ;
; 1.240 ; \game_tick_gen:counter[25]                                     ; \game_tick_gen:counter[25]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.526      ;
; 1.242 ; \game_tick_gen:counter[10]                                     ; \game_tick_gen:counter[10]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.528      ;
; 1.244 ; HI_View:view|state.IDLE                                        ; HI_View:view|show_asap                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.008      ; 1.538      ;
; 1.244 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.530      ;
; 1.244 ; HI_Datapath:datapath|rendered_column                           ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.530      ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 0.611 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.897      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                 ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.735     ; 3.488      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.737     ; 3.486      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.737     ; 3.486      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.737     ; 3.486      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.737     ; 3.486      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.737     ; 3.486      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.737     ; 3.486      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.737     ; 3.486      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.737     ; 3.486      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.737     ; 3.486      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.737     ; 3.486      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.487      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.739     ; 3.484      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.487      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.739     ; 3.484      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.739     ; 3.484      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.735     ; 3.488      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.735     ; 3.488      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.735     ; 3.488      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.735     ; 3.488      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.735     ; 3.488      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.735     ; 3.488      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.735     ; 3.488      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.735     ; 3.488      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.487      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.487      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.487      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.487      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.487      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.487      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.487      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.487      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 3.487      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.739     ; 3.484      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.739     ; 3.484      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.730     ; 3.493      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.730     ; 3.493      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.730     ; 3.493      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.730     ; 3.493      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.730     ; 3.493      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.730     ; 3.493      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.730     ; 3.493      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.730     ; 3.493      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.734     ; 3.489      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                        ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[0]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[1]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[2]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[3]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[4]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[6]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[7]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[8]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 3.482      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[9]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 3.482      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[10]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.738     ; 3.485      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[11]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.738     ; 3.485      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[12]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.738     ; 3.485      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[13]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.738     ; 3.485      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[14]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.738     ; 3.485      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[15]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.738     ; 3.485      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[16]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.738     ; 3.485      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[17]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.738     ; 3.485      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[18]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.738     ; 3.485      ;
; 13.815 ; RESET_N   ; \frame_time_gen:counter[19]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.738     ; 3.485      ;
; 13.815 ; RESET_N   ; frame_time                                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 3.482      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.734     ; 3.489      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[0]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[1]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[2]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[3]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[4]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[5]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[6]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[7]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[8]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[9]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[10]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[11]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[12]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[13]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[14]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[15]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[20]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[21]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[23]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.732     ; 3.491      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; HI_View:view|show_asap                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.733     ; 3.490      ;
; 13.815 ; RESET_N   ; HI_View:view|state.WAITING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.740     ; 3.483      ;
; 13.815 ; RESET_N   ; HI_View:view|state.SHOWING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.740     ; 3.483      ;
; 13.815 ; RESET_N   ; HI_View:view|state.INIT                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 3.482      ;
; 13.815 ; RESET_N   ; HI_View:view|column[0]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[1]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[2]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[3]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[4]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[5]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[6]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[7]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[8]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.736     ; 3.487      ;
; 13.815 ; RESET_N   ; HI_View:view|column[9]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[10]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[11]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.736     ; 3.487      ;
; 13.815 ; RESET_N   ; HI_View:view|column[12]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.736     ; 3.487      ;
; 13.815 ; RESET_N   ; HI_View:view|column[13]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.736     ; 3.487      ;
; 13.815 ; RESET_N   ; HI_View:view|column[14]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.736     ; 3.487      ;
; 13.815 ; RESET_N   ; HI_View:view|column[15]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.736     ; 3.487      ;
; 13.815 ; RESET_N   ; HI_View:view|column[16]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.736     ; 3.487      ;
; 13.815 ; RESET_N   ; HI_View:view|column[17]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.736     ; 3.487      ;
; 13.815 ; RESET_N   ; HI_View:view|column[18]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.736     ; 3.487      ;
; 13.815 ; RESET_N   ; HI_View:view|column[19]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.745     ; 3.478      ;
; 13.815 ; RESET_N   ; HI_View:view|column[20]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.745     ; 3.478      ;
; 13.815 ; RESET_N   ; HI_View:view|column[21]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.745     ; 3.478      ;
; 13.815 ; RESET_N   ; HI_View:view|column[22]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.745     ; 3.478      ;
; 13.815 ; RESET_N   ; HI_View:view|column[23]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[24]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[25]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[26]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[27]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[28]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[29]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[30]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|column[31]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 3.481      ;
; 13.815 ; RESET_N   ; HI_View:view|row[0]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.740     ; 3.483      ;
; 13.815 ; RESET_N   ; HI_View:view|row[1]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.749     ; 3.474      ;
; 13.815 ; RESET_N   ; HI_View:view|row[2]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.749     ; 3.474      ;
; 13.815 ; RESET_N   ; HI_View:view|row[3]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.749     ; 3.474      ;
; 13.815 ; RESET_N   ; HI_View:view|row[4]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.749     ; 3.474      ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                  ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.735     ; 3.488      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.737     ; 3.486      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.737     ; 3.486      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.737     ; 3.486      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.737     ; 3.486      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.737     ; 3.486      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.737     ; 3.486      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.737     ; 3.486      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.737     ; 3.486      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.737     ; 3.486      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.737     ; 3.486      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.739     ; 3.484      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.739     ; 3.484      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.739     ; 3.484      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.735     ; 3.488      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.735     ; 3.488      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.735     ; 3.488      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.735     ; 3.488      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.735     ; 3.488      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.735     ; 3.488      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.735     ; 3.488      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.735     ; 3.488      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.739     ; 3.484      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.739     ; 3.484      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.730     ; 3.493      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.730     ; 3.493      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.730     ; 3.493      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.730     ; 3.493      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.730     ; 3.493      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.730     ; 3.493      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.730     ; 3.493      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.730     ; 3.493      ;
; 5.937 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.734     ; 3.489      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                        ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[0]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[1]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[2]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[3]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[4]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[6]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[7]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[8]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 3.482      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[9]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 3.482      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[10]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.485      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[11]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.485      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[12]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.485      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[13]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.485      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[14]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.485      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[15]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.485      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[16]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.485      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[17]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.485      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[18]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.485      ;
; 5.937 ; RESET_N   ; \frame_time_gen:counter[19]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.485      ;
; 5.937 ; RESET_N   ; frame_time                                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 3.482      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.734     ; 3.489      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[0]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[1]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[2]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[3]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[4]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[5]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[6]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[7]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[8]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[9]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[10]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[11]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[12]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[13]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[14]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[15]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[20]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[21]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[23]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.732     ; 3.491      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; HI_View:view|show_asap                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.733     ; 3.490      ;
; 5.937 ; RESET_N   ; HI_View:view|state.WAITING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.483      ;
; 5.937 ; RESET_N   ; HI_View:view|state.SHOWING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.483      ;
; 5.937 ; RESET_N   ; HI_View:view|state.INIT                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 3.482      ;
; 5.937 ; RESET_N   ; HI_View:view|column[0]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[1]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[2]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[3]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[4]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[5]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[6]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[7]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[8]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; HI_View:view|column[9]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[10]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[11]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; HI_View:view|column[12]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; HI_View:view|column[13]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; HI_View:view|column[14]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; HI_View:view|column[15]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; HI_View:view|column[16]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; HI_View:view|column[17]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; HI_View:view|column[18]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.736     ; 3.487      ;
; 5.937 ; RESET_N   ; HI_View:view|column[19]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 3.478      ;
; 5.937 ; RESET_N   ; HI_View:view|column[20]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 3.478      ;
; 5.937 ; RESET_N   ; HI_View:view|column[21]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 3.478      ;
; 5.937 ; RESET_N   ; HI_View:view|column[22]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 3.478      ;
; 5.937 ; RESET_N   ; HI_View:view|column[23]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[24]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[25]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[26]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[27]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[28]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[29]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[30]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|column[31]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.481      ;
; 5.937 ; RESET_N   ; HI_View:view|row[0]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.483      ;
; 5.937 ; RESET_N   ; HI_View:view|row[1]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.749     ; 3.474      ;
; 5.937 ; RESET_N   ; HI_View:view|row[2]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.749     ; 3.474      ;
; 5.937 ; RESET_N   ; HI_View:view|row[3]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.749     ; 3.474      ;
; 5.937 ; RESET_N   ; HI_View:view|row[4]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.749     ; 3.474      ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.size_x[4]                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.size_x[4]                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.size_x[5]                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.size_x[5]                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|reg_req                              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|reg_req                              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|rendered_column                      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|rendered_column                      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_CLEAR                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_CLEAR                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_COLOR[10]                                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_COLOR[10]                                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_COLOR[1]                                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_COLOR[1]                                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_FLIP                                      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_FLIP                                      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[0]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[0]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[1]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[1]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[2]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[2]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[3]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[3]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[4]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[4]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[5]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[5]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[6]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[6]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[7]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[7]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[8]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[8]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[9]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[9]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[0]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[0]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[1]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[1]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[2]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[2]                                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[3]                                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[3]                                     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+--------------+------------+-------+-------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+-------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.415 ; 0.415 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.415 ; 0.415 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.203 ; 7.203 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.644 ; 6.644 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.720 ; 6.720 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.583 ; 6.583 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.404 ; 6.404 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.681 ; 6.681 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.914 ; 6.914 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.203 ; 7.203 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.174 ; 7.174 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.573 ; 6.573 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.614 ; 6.614 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.619 ; 6.619 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.601 ; 6.601 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.565 ; 6.565 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.654 ; 6.654 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.630 ; 6.630 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.909 ; 6.909 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.167 ; -0.167 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.167 ; -0.167 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -6.156 ; -6.156 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -6.396 ; -6.396 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -6.472 ; -6.472 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -6.335 ; -6.335 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -6.156 ; -6.156 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -6.433 ; -6.433 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -6.666 ; -6.666 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -6.955 ; -6.955 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -6.926 ; -6.926 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -6.325 ; -6.325 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -6.366 ; -6.366 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -6.371 ; -6.371 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -6.353 ; -6.353 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -6.317 ; -6.317 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -6.406 ; -6.406 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -6.382 ; -6.382 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -6.661 ; -6.661 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+----------------+------------+--------+--------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+----------------+------------+--------+--------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 9.348  ; 9.348  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 8.785  ; 8.785  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.546  ; 8.546  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.276  ; 8.276  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 9.348  ; 9.348  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.294  ; 7.294  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.515  ; 8.515  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.961  ; 7.961  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.209  ; 8.209  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 7.706  ; 7.706  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.351  ; 7.351  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 7.498  ; 7.498  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.376  ; 7.376  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.842  ; 7.842  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.828  ; 7.828  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 8.379  ; 8.379  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.273  ; 7.273  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.615  ; 8.615  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 8.148  ; 8.148  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 8.129  ; 8.129  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.809  ; 6.809  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.819  ; 6.819  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.818  ; 6.818  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.828  ; 6.828  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.805  ; 6.805  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.825  ; 7.825  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.121  ; 8.121  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 8.129  ; 8.129  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.794  ; 6.794  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.794  ; 6.794  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.788  ; 6.788  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.791  ; 6.791  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.811  ; 6.811  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.517  ; 7.517  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 7.244  ; 7.244  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.693  ; 6.693  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 9.086  ; 9.086  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 8.495  ; 8.495  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 9.110  ; 9.110  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 10.554 ; 10.554 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 10.776 ; 10.776 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 10.508 ; 10.508 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 10.776 ; 10.776 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 10.568 ; 10.568 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 8.853  ; 8.853  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 10.872 ; 10.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 10.872 ; 10.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 10.532 ; 10.532 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 10.866 ; 10.866 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 9.805  ; 9.805  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 5.571  ; 5.571  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 10.574 ; 10.574 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 10.574 ; 10.574 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 10.024 ; 10.024 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 9.944  ; 9.944  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 9.932  ; 9.932  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 5.494  ; 5.494  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 5.564  ; 5.564  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 5.564  ; 5.564  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 6.546 ; 6.546 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.911 ; 7.911 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.766 ; 7.766 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 7.995 ; 7.995 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 8.263 ; 8.263 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 6.666 ; 6.666 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 7.324 ; 7.324 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.661 ; 6.661 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 6.909 ; 6.909 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 7.198 ; 7.198 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 6.546 ; 6.546 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.693 ; 6.693 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.619 ; 6.619 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.248 ; 7.248 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.212 ; 7.212 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.736 ; 7.736 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.646 ; 6.646 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.977 ; 7.977 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.821 ; 7.821 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.693 ; 6.693 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.809 ; 6.809 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.819 ; 6.819 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.818 ; 6.818 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.828 ; 6.828 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.805 ; 6.805 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.825 ; 7.825 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.121 ; 8.121 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 8.129 ; 8.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.794 ; 6.794 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.794 ; 6.794 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.788 ; 6.788 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.791 ; 6.791 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.811 ; 6.811 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.517 ; 7.517 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 7.244 ; 7.244 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.693 ; 6.693 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 7.816 ; 7.816 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 7.702 ; 7.702 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 7.833 ; 7.833 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 9.805 ; 9.805 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 7.171 ; 7.171 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 7.171 ; 7.171 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 7.439 ; 7.439 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 7.220 ; 7.220 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 7.344 ; 7.344 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 6.873 ; 6.873 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 7.531 ; 7.531 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 7.191 ; 7.191 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 7.525 ; 7.525 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 6.873 ; 6.873 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 5.571 ; 5.571 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 6.594 ; 6.594 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 7.605 ; 7.605 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 7.055 ; 7.055 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 6.606 ; 6.606 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 6.594 ; 6.594 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 5.494 ; 5.494 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 5.564 ; 5.564 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 5.564 ; 5.564 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                            ;
+--------------+------------+--------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 8.702  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.335  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.345  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.635  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.645  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.948  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.992  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.235 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.241 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.609  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.609  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.605  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.604  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.625  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.615  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.315  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.702  ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.953 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.586 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.596 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.886 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.896 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.199 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.243 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.486 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.492 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.860 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.860 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.856 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.855 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.876 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.866 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.566 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.953 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 8.702     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.335     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.345     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.635     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.645     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.948     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.992     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.235    ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.241    ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.609     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.609     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.605     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.604     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.625     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.615     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.315     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.702     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.953     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.586     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.596     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.886     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.896     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.199     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.243     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.486     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.492     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.860     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.860     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.856     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.855     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.876     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.866     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.566     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.953     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 6.186  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 8.607  ; 0.000         ;
; CLOCK_50                              ; 19.645 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast Model Hold Summary                                       ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 0.215 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 0.215 ; 0.000         ;
; CLOCK_50                              ; 0.235 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Fast Model Recovery Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 5.973  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 15.972 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast Model Removal Summary                                    ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.907 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 3.908 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                        ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 4.000 ; 0.000         ;
; CLOCK_50                              ; 9.000 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 9.000 ; 0.000         ;
+---------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                      ;
+-------+--------------------------------------------------------+------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                              ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 6.186 ; RESET_N                                                ; VGA_Framebuffer:vga|y_end[4]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.799      ;
; 6.186 ; RESET_N                                                ; VGA_Framebuffer:vga|x_start[7]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.799      ;
; 6.186 ; RESET_N                                                ; VGA_Framebuffer:vga|x_start[8]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.799      ;
; 6.186 ; RESET_N                                                ; VGA_Framebuffer:vga|y_start[0]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.799      ;
; 6.186 ; RESET_N                                                ; VGA_Framebuffer:vga|y_start[3]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.799      ;
; 6.186 ; RESET_N                                                ; VGA_Framebuffer:vga|y_start[4]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.799      ;
; 6.186 ; RESET_N                                                ; VGA_Framebuffer:vga|y_start[6]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.799      ;
; 6.186 ; RESET_N                                                ; VGA_Framebuffer:vga|y_start[8]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.799      ;
; 6.244 ; RESET_N                                                ; VGA_Framebuffer:vga|y_end[7]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.735      ;
; 6.244 ; RESET_N                                                ; VGA_Framebuffer:vga|y_end[6]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.735      ;
; 6.244 ; RESET_N                                                ; VGA_Framebuffer:vga|y_end[1]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.735      ;
; 6.244 ; RESET_N                                                ; VGA_Framebuffer:vga|y_end[0]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.735      ;
; 6.244 ; RESET_N                                                ; VGA_Framebuffer:vga|y_end[3]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.735      ;
; 6.244 ; RESET_N                                                ; VGA_Framebuffer:vga|y_end[2]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.735      ;
; 6.244 ; RESET_N                                                ; VGA_Framebuffer:vga|y_end[8]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.735      ;
; 6.295 ; RESET_N                                                ; VGA_Framebuffer:vga|y_start[5]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.690      ;
; 6.295 ; RESET_N                                                ; VGA_Framebuffer:vga|y_start[1]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.690      ;
; 6.295 ; RESET_N                                                ; VGA_Framebuffer:vga|y_start[2]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.690      ;
; 6.295 ; RESET_N                                                ; VGA_Framebuffer:vga|y_end[5]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.690      ;
; 6.295 ; RESET_N                                                ; VGA_Framebuffer:vga|y_start[7]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.690      ;
; 6.304 ; RESET_N                                                ; VGA_Framebuffer:vga|latched_color[10]                ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.042     ; 1.686      ;
; 6.304 ; RESET_N                                                ; VGA_Framebuffer:vga|latched_color[1]                 ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.042     ; 1.686      ;
; 6.323 ; RESET_N                                                ; VGA_Framebuffer:vga|x_start[9]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.045     ; 1.664      ;
; 6.323 ; RESET_N                                                ; VGA_Framebuffer:vga|x_start[1]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.045     ; 1.664      ;
; 6.323 ; RESET_N                                                ; VGA_Framebuffer:vga|x_start[2]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.045     ; 1.664      ;
; 6.323 ; RESET_N                                                ; VGA_Framebuffer:vga|x_start[3]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.045     ; 1.664      ;
; 6.323 ; RESET_N                                                ; VGA_Framebuffer:vga|x_start[5]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.045     ; 1.664      ;
; 6.323 ; RESET_N                                                ; VGA_Framebuffer:vga|x_start[6]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.045     ; 1.664      ;
; 6.323 ; RESET_N                                                ; VGA_Framebuffer:vga|x_start[4]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.045     ; 1.664      ;
; 6.388 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[1]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.601      ;
; 6.388 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[2]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.601      ;
; 6.388 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[3]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.601      ;
; 6.388 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[5]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.601      ;
; 6.388 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[6]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.601      ;
; 6.388 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[7]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.601      ;
; 6.388 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[8]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.601      ;
; 6.388 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[9]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.601      ;
; 6.388 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[4]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.601      ;
; 6.388 ; RESET_N                                                ; VGA_Framebuffer:vga|x_cursor[0]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.601      ;
; 6.430 ; RESET_N                                                ; VGA_Framebuffer:vga|x_end[4]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.559      ;
; 6.430 ; RESET_N                                                ; VGA_Framebuffer:vga|x_end[5]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.559      ;
; 6.430 ; RESET_N                                                ; VGA_Framebuffer:vga|x_end[6]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.559      ;
; 6.430 ; RESET_N                                                ; VGA_Framebuffer:vga|x_start[0]                       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.559      ;
; 6.441 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[0]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.544      ;
; 6.441 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[1]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.544      ;
; 6.441 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[2]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.544      ;
; 6.441 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[3]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.544      ;
; 6.441 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[4]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.544      ;
; 6.441 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[5]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.544      ;
; 6.441 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[6]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.544      ;
; 6.441 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[7]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.544      ;
; 6.441 ; RESET_N                                                ; VGA_Framebuffer:vga|y_cursor[8]                      ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.047     ; 1.544      ;
; 6.510 ; RESET_N                                                ; VGA_Framebuffer:vga|x_end[8]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.479      ;
; 6.510 ; RESET_N                                                ; VGA_Framebuffer:vga|x_end[9]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.479      ;
; 6.510 ; RESET_N                                                ; VGA_Framebuffer:vga|x_end[1]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.479      ;
; 6.510 ; RESET_N                                                ; VGA_Framebuffer:vga|x_end[0]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.479      ;
; 6.510 ; RESET_N                                                ; VGA_Framebuffer:vga|x_end[7]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.479      ;
; 6.510 ; RESET_N                                                ; VGA_Framebuffer:vga|x_end[2]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.479      ;
; 6.510 ; RESET_N                                                ; VGA_Framebuffer:vga|x_end[3]                         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.479      ;
; 6.757 ; RESET_N                                                ; VGA_Framebuffer:vga|substate.INIT                    ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 1.232      ;
; 7.790 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.246      ;
; 7.790 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.246      ;
; 7.790 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.246      ;
; 7.790 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.246      ;
; 7.790 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.246      ;
; 7.790 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.246      ;
; 7.790 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.246      ;
; 7.790 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 2.246      ;
; 7.873 ; VGA_Framebuffer:vga|y_cursor[7]                        ; VGA_Framebuffer:vga|y_cursor[0]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.159      ;
; 7.873 ; VGA_Framebuffer:vga|y_cursor[7]                        ; VGA_Framebuffer:vga|y_cursor[1]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.159      ;
; 7.873 ; VGA_Framebuffer:vga|y_cursor[7]                        ; VGA_Framebuffer:vga|y_cursor[2]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.159      ;
; 7.873 ; VGA_Framebuffer:vga|y_cursor[7]                        ; VGA_Framebuffer:vga|y_cursor[3]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.159      ;
; 7.873 ; VGA_Framebuffer:vga|y_cursor[7]                        ; VGA_Framebuffer:vga|y_cursor[4]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.159      ;
; 7.873 ; VGA_Framebuffer:vga|y_cursor[7]                        ; VGA_Framebuffer:vga|y_cursor[5]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.159      ;
; 7.873 ; VGA_Framebuffer:vga|y_cursor[7]                        ; VGA_Framebuffer:vga|y_cursor[6]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.159      ;
; 7.873 ; VGA_Framebuffer:vga|y_cursor[7]                        ; VGA_Framebuffer:vga|y_cursor[7]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.159      ;
; 7.873 ; VGA_Framebuffer:vga|y_cursor[7]                        ; VGA_Framebuffer:vga|y_cursor[8]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.159      ;
; 7.938 ; VGA_Framebuffer:vga|y_cursor[7]                        ; VGA_Framebuffer:vga|state.FILLING_RECT               ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 2.097      ;
; 7.942 ; VGA_Framebuffer:vga|y_cursor[1]                        ; VGA_Framebuffer:vga|y_cursor[0]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.090      ;
; 7.942 ; VGA_Framebuffer:vga|y_cursor[1]                        ; VGA_Framebuffer:vga|y_cursor[1]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.090      ;
; 7.942 ; VGA_Framebuffer:vga|y_cursor[1]                        ; VGA_Framebuffer:vga|y_cursor[2]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.090      ;
; 7.942 ; VGA_Framebuffer:vga|y_cursor[1]                        ; VGA_Framebuffer:vga|y_cursor[3]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.090      ;
; 7.942 ; VGA_Framebuffer:vga|y_cursor[1]                        ; VGA_Framebuffer:vga|y_cursor[4]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.090      ;
; 7.942 ; VGA_Framebuffer:vga|y_cursor[1]                        ; VGA_Framebuffer:vga|y_cursor[5]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.090      ;
; 7.942 ; VGA_Framebuffer:vga|y_cursor[1]                        ; VGA_Framebuffer:vga|y_cursor[6]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.090      ;
; 7.942 ; VGA_Framebuffer:vga|y_cursor[1]                        ; VGA_Framebuffer:vga|y_cursor[7]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.090      ;
; 7.942 ; VGA_Framebuffer:vga|y_cursor[1]                        ; VGA_Framebuffer:vga|y_cursor[8]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.090      ;
; 7.963 ; VGA_Framebuffer:vga|y_cursor[6]                        ; VGA_Framebuffer:vga|y_cursor[0]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.069      ;
; 7.963 ; VGA_Framebuffer:vga|y_cursor[6]                        ; VGA_Framebuffer:vga|y_cursor[1]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.069      ;
; 7.963 ; VGA_Framebuffer:vga|y_cursor[6]                        ; VGA_Framebuffer:vga|y_cursor[2]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.069      ;
; 7.963 ; VGA_Framebuffer:vga|y_cursor[6]                        ; VGA_Framebuffer:vga|y_cursor[3]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.069      ;
; 7.963 ; VGA_Framebuffer:vga|y_cursor[6]                        ; VGA_Framebuffer:vga|y_cursor[4]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.069      ;
; 7.963 ; VGA_Framebuffer:vga|y_cursor[6]                        ; VGA_Framebuffer:vga|y_cursor[5]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.069      ;
; 7.963 ; VGA_Framebuffer:vga|y_cursor[6]                        ; VGA_Framebuffer:vga|y_cursor[6]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.069      ;
; 7.963 ; VGA_Framebuffer:vga|y_cursor[6]                        ; VGA_Framebuffer:vga|y_cursor[7]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.069      ;
; 7.963 ; VGA_Framebuffer:vga|y_cursor[6]                        ; VGA_Framebuffer:vga|y_cursor[8]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.069      ;
; 7.971 ; VGA_Framebuffer:vga|y_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[0]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.061      ;
; 7.971 ; VGA_Framebuffer:vga|y_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[1]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.061      ;
; 7.971 ; VGA_Framebuffer:vga|y_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[2]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.061      ;
; 7.971 ; VGA_Framebuffer:vga|y_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[3]                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.061      ;
+-------+--------------------------------------------------------+------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                       ;
+--------+--------------------------------------------------------+--------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                              ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 8.607  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.IDLE         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.004     ; 1.421      ;
; 8.627  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.DRAWING      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.004     ; 1.401      ;
; 8.704  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.004     ; 1.324      ;
; 8.714  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.SHOWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.004     ; 1.314      ;
; 8.777  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.INIT              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.004     ; 1.251      ;
; 8.789  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.CLEARING          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.004     ; 1.239      ;
; 8.864  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.DRAWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.004     ; 1.164      ;
; 8.866  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.IDLE              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.004     ; 1.162      ;
; 8.924  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.CLEARING     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.004     ; 1.104      ;
; 8.998  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.INIT              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.002     ; 1.032      ;
; 9.002  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.IDLE              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.002     ; 1.028      ;
; 9.031  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.SHOWING      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.004     ; 0.997      ;
; 9.032  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.INIT         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.004     ; 0.996      ;
; 9.092  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|FB_FLIP                 ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.004     ; 0.936      ;
; 9.114  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.SHOWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.002     ; 0.916      ;
; 9.125  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.DRAWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.002     ; 0.905      ;
; 9.210  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.CLEARING          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.002     ; 0.820      ;
; 9.231  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; -0.002     ; 0.799      ;
; 11.047 ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_y[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 8.987      ;
; 11.414 ; HI_View:view|column[17]                                ; HI_View:view|FB_X0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.610      ;
; 11.414 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y0[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.610      ;
; 11.415 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y0[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.609      ;
; 11.417 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y0[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.607      ;
; 11.417 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y0[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.607      ;
; 11.422 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.602      ;
; 11.426 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y0[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.598      ;
; 11.426 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.598      ;
; 11.429 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y0[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.595      ;
; 11.433 ; HI_View:view|column[13]                                ; HI_View:view|FB_X0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.591      ;
; 11.433 ; HI_View:view|column[13]                                ; HI_View:view|FB_Y0[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.591      ;
; 11.434 ; HI_View:view|column[13]                                ; HI_View:view|FB_Y0[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.590      ;
; 11.436 ; HI_View:view|column[13]                                ; HI_View:view|FB_Y0[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.588      ;
; 11.436 ; HI_View:view|column[13]                                ; HI_View:view|FB_Y0[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.588      ;
; 11.440 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.584      ;
; 11.441 ; HI_View:view|column[17]                                ; HI_View:view|FB_COLOR[10]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.583      ;
; 11.441 ; HI_View:view|column[13]                                ; HI_View:view|FB_Y1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.583      ;
; 11.445 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.579      ;
; 11.445 ; HI_View:view|column[13]                                ; HI_View:view|FB_Y0[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.579      ;
; 11.445 ; HI_View:view|column[13]                                ; HI_View:view|FB_Y0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.579      ;
; 11.448 ; HI_View:view|column[13]                                ; HI_View:view|FB_Y0[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.576      ;
; 11.449 ; HI_View:view|column[14]                                ; HI_View:view|FB_X0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.575      ;
; 11.449 ; HI_View:view|column[14]                                ; HI_View:view|FB_Y0[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.575      ;
; 11.450 ; HI_View:view|column[14]                                ; HI_View:view|FB_Y0[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.574      ;
; 11.452 ; HI_View:view|column[14]                                ; HI_View:view|FB_Y0[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.572      ;
; 11.452 ; HI_View:view|column[14]                                ; HI_View:view|FB_Y0[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.572      ;
; 11.455 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.569      ;
; 11.457 ; HI_View:view|column[14]                                ; HI_View:view|FB_Y1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.567      ;
; 11.459 ; HI_View:view|column[13]                                ; HI_View:view|FB_Y1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.565      ;
; 11.460 ; HI_View:view|column[21]                                ; HI_View:view|FB_X0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.573      ;
; 11.460 ; HI_View:view|column[21]                                ; HI_View:view|FB_Y0[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.573      ;
; 11.460 ; HI_View:view|column[13]                                ; HI_View:view|FB_COLOR[10]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.564      ;
; 11.461 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.563      ;
; 11.461 ; HI_View:view|column[21]                                ; HI_View:view|FB_Y0[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.572      ;
; 11.461 ; HI_View:view|column[14]                                ; HI_View:view|FB_Y0[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.563      ;
; 11.461 ; HI_View:view|column[14]                                ; HI_View:view|FB_Y0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.563      ;
; 11.463 ; HI_View:view|column[21]                                ; HI_View:view|FB_Y0[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.570      ;
; 11.463 ; HI_View:view|column[21]                                ; HI_View:view|FB_Y0[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.570      ;
; 11.464 ; HI_View:view|column[13]                                ; HI_View:view|FB_Y1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.560      ;
; 11.464 ; HI_View:view|column[14]                                ; HI_View:view|FB_Y0[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.560      ;
; 11.468 ; HI_View:view|column[21]                                ; HI_View:view|FB_Y1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.565      ;
; 11.472 ; HI_View:view|column[21]                                ; HI_View:view|FB_Y0[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.561      ;
; 11.472 ; HI_View:view|column[21]                                ; HI_View:view|FB_Y0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.561      ;
; 11.474 ; HI_View:view|column[13]                                ; HI_View:view|FB_Y1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.550      ;
; 11.475 ; HI_View:view|column[17]                                ; HI_View:view|FB_X1[9]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 8.547      ;
; 11.475 ; HI_View:view|column[21]                                ; HI_View:view|FB_Y0[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.558      ;
; 11.475 ; HI_View:view|column[14]                                ; HI_View:view|FB_Y1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.549      ;
; 11.476 ; HI_View:view|column[14]                                ; HI_View:view|FB_COLOR[10]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.548      ;
; 11.480 ; HI_View:view|column[13]                                ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.544      ;
; 11.480 ; HI_View:view|column[14]                                ; HI_View:view|FB_Y1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.544      ;
; 11.486 ; HI_View:view|column[21]                                ; HI_View:view|FB_Y1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.547      ;
; 11.487 ; HI_View:view|column[21]                                ; HI_View:view|FB_COLOR[10]            ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.546      ;
; 11.490 ; HI_View:view|column[14]                                ; HI_View:view|FB_Y1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.534      ;
; 11.491 ; HI_View:view|column[21]                                ; HI_View:view|FB_Y1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.542      ;
; 11.494 ; HI_View:view|column[13]                                ; HI_View:view|FB_X1[9]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 8.528      ;
; 11.496 ; HI_View:view|column[14]                                ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.528      ;
; 11.501 ; HI_View:view|column[17]                                ; HI_View:view|FB_X1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 8.521      ;
; 11.501 ; HI_View:view|column[17]                                ; HI_View:view|FB_X1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 8.521      ;
; 11.501 ; HI_View:view|column[21]                                ; HI_View:view|FB_Y1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.532      ;
; 11.503 ; HI_View:view|column[17]                                ; HI_View:view|FB_X1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 8.519      ;
; 11.503 ; HI_View:view|column[17]                                ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 8.519      ;
; 11.505 ; HI_View:view|column[17]                                ; HI_View:view|FB_X1[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 8.517      ;
; 11.506 ; HI_View:view|column[15]                                ; HI_View:view|FB_X0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.518      ;
; 11.506 ; HI_View:view|column[15]                                ; HI_View:view|FB_Y0[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.518      ;
; 11.507 ; HI_View:view|column[15]                                ; HI_View:view|FB_Y0[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.517      ;
; 11.507 ; HI_View:view|column[21]                                ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 8.526      ;
; 11.509 ; HI_View:view|column[4]                                 ; HI_View:view|FB_X0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.522      ;
; 11.509 ; HI_View:view|column[4]                                 ; HI_View:view|FB_Y0[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.522      ;
; 11.509 ; HI_View:view|column[15]                                ; HI_View:view|FB_Y0[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.515      ;
; 11.509 ; HI_View:view|column[15]                                ; HI_View:view|FB_Y0[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.515      ;
; 11.510 ; HI_View:view|column[4]                                 ; HI_View:view|FB_Y0[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.521      ;
; 11.510 ; HI_View:view|column[14]                                ; HI_View:view|FB_X1[9]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 8.512      ;
; 11.512 ; HI_View:view|column[4]                                 ; HI_View:view|FB_Y0[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.519      ;
; 11.512 ; HI_View:view|column[4]                                 ; HI_View:view|FB_Y0[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.519      ;
; 11.514 ; HI_View:view|column[15]                                ; HI_View:view|FB_Y1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.510      ;
; 11.515 ; HI_View:view|column[17]                                ; HI_View:view|FB_Y0[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 8.510      ;
; 11.517 ; HI_View:view|column[4]                                 ; HI_View:view|FB_Y1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.514      ;
; 11.518 ; HI_View:view|column[15]                                ; HI_View:view|FB_Y0[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.506      ;
; 11.518 ; HI_View:view|column[15]                                ; HI_View:view|FB_Y0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.008     ; 8.506      ;
; 11.518 ; HI_View:view|column[3]                                 ; HI_View:view|FB_X0[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.513      ;
; 11.518 ; HI_View:view|column[3]                                 ; HI_View:view|FB_Y0[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 8.513      ;
+--------+--------------------------------------------------------+--------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 19.645 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 0.387      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.IDLE                           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|fb_buffer_idx                        ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; VGA_Framebuffer:vga|x_cursor[9]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; VGA_Framebuffer:vga|y_cursor[8]                          ; VGA_Framebuffer:vga|y_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.393      ;
; 0.254 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.407      ;
; 0.264 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.416      ;
; 0.267 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.419      ;
; 0.312 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.464      ;
; 0.314 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.467      ;
; 0.319 ; HI_View:view|FB_Y0[1]                                    ; VGA_Framebuffer:vga|y_start[1]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 0.473      ;
; 0.322 ; HI_View:view|FB_Y0[7]                                    ; VGA_Framebuffer:vga|y_start[7]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 0.476      ;
; 0.325 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[1]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.478      ;
; 0.325 ; HI_View:view|FB_Y1[5]                                    ; VGA_Framebuffer:vga|y_end[5]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 0.479      ;
; 0.327 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; VGA_Framebuffer:vga|y_start[1]                           ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; HI_View:view|FB_Y1[0]                                    ; VGA_Framebuffer:vga|y_end[0]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.004     ; 0.475      ;
; 0.330 ; VGA_Framebuffer:vga|y_start[5]                           ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; VGA_Framebuffer:vga|x_start[0]                           ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; HI_View:view|FB_Y0[2]                                    ; VGA_Framebuffer:vga|y_start[2]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 0.486      ;
; 0.345 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.497      ;
; 0.353 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.506      ;
; 0.355 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; HI_View:view|FB_Y0[6]                                    ; VGA_Framebuffer:vga|y_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.512      ;
; 0.360 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; VGA_Framebuffer:vga|x_cursor[7]                          ; VGA_Framebuffer:vga|x_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|x_cursor[5]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|x_cursor[6]                          ; VGA_Framebuffer:vga|x_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.388 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[6]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.541      ;
; 0.389 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[9]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.542      ;
; 0.390 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[5]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.543      ;
; 0.391 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.543      ;
; 0.392 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.545      ;
; 0.393 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.545      ;
; 0.393 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.546      ;
; 0.393 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.546      ;
; 0.394 ; HI_View:view|FB_CLEAR                                    ; VGA_Framebuffer:vga|x_start[2]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.547      ;
; 0.395 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.547      ;
; 0.395 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.547      ;
; 0.396 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.548      ;
; 0.404 ; VGA_Framebuffer:vga|x_start[7]                           ; VGA_Framebuffer:vga|x_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.004      ; 0.560      ;
; 0.404 ; VGA_Framebuffer:vga|y_start[4]                           ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.556      ;
; 0.407 ; VGA_Framebuffer:vga|y_start[7]                           ; VGA_Framebuffer:vga|y_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.559      ;
; 0.409 ; HI_View:view|FB_X0[7]                                    ; VGA_Framebuffer:vga|x_start[7]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 0.563      ;
; 0.411 ; VGA_Framebuffer:vga|y_start[0]                           ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; VGA_Framebuffer:vga|y_start[6]                           ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; VGA_Framebuffer:vga|y_start[8]                           ; VGA_Framebuffer:vga|y_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.564      ;
; 0.415 ; VGA_Framebuffer:vga|y_start[3]                           ; VGA_Framebuffer:vga|y_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.567      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.215 ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; Hi_View_Control_Unit:view_control_unit|state.WAITING      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|render_asap             ; Hi_View_Control_Unit:view_control_unit|render_asap        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|show_asap                                         ; HI_View:view|show_asap                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|state.WAITING                                     ; HI_View:view|state.WAITING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.SHOWING                                ; HI_View:view|next_state.SHOWING                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|state.SHOWING                                     ; HI_View:view|state.SHOWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.INIT                                   ; HI_View:view|next_state.INIT                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|rendered_column                           ; HI_Datapath:datapath|rendered_column                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.CLEARING                               ; HI_View:view|next_state.CLEARING                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; HI_View:view|next_state.INIT                                   ; HI_View:view|state.INIT                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.390      ;
; 0.241 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; Hi_View_Control_Unit:view_control_unit|draw_delayed       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; HI_Datapath:datapath|rendered_column                           ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Hi_View_Control_Unit:view_control_unit|draw_delayed            ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.397      ;
; 0.251 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.405      ;
; 0.258 ; HI_View:view|state.DRAWING                                     ; HI_View:view|next_state.IDLE                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.410      ;
; 0.263 ; HI_View:view|state.DRAWING                                     ; HI_View:view|next_state.DRAWING                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.415      ;
; 0.291 ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.RENDER       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.444      ;
; 0.294 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.446      ;
; 0.296 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.448      ;
; 0.300 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.452      ;
; 0.310 ; HI_View:view|state.CLEARING                                    ; HI_View:view|FB_CLEAR                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.466      ;
; 0.319 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.471      ;
; 0.323 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; HI_View:view|next_state.SHOWING                                ; HI_View:view|state.SHOWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.478      ;
; 0.333 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|render_asap        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.001     ; 0.484      ;
; 0.355 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; \frame_time_gen:counter[3]                                     ; \frame_time_gen:counter[3]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; \frame_time_gen:counter[1]                                     ; \frame_time_gen:counter[1]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \frame_time_gen:counter[7]                                     ; \frame_time_gen:counter[7]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \game_tick_gen:counter[6]                                      ; \game_tick_gen:counter[6]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \game_tick_gen:counter[8]                                      ; \game_tick_gen:counter[8]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \game_tick_gen:counter[24]                                     ; \game_tick_gen:counter[24]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; \frame_time_gen:counter[11]                                    ; \frame_time_gen:counter[11]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; \frame_time_gen:counter[14]                                    ; \frame_time_gen:counter[14]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; \game_tick_gen:counter[11]                                     ; \game_tick_gen:counter[11]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; \frame_time_gen:counter[17]                                    ; \frame_time_gen:counter[17]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; \game_tick_gen:counter[1]                                      ; \game_tick_gen:counter[1]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; \game_tick_gen:counter[4]                                      ; \game_tick_gen:counter[4]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Hi_View_Control_Unit:view_control_unit|state.RENDER            ; Hi_View_Control_Unit:view_control_unit|state.WAITING      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; HI_Datapath:datapath|rendered_column                           ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; HI_View:view|next_state.IDLE                                   ; HI_View:view|state.IDLE                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; HI_View:view|state.SHOWING                                     ; HI_View:view|next_state.CLEARING                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; \game_tick_gen:counter[16]                                     ; \game_tick_gen:counter[16]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; \game_tick_gen:counter[18]                                     ; \game_tick_gen:counter[18]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; \game_tick_gen:counter[5]                                      ; \game_tick_gen:counter[5]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; \game_tick_gen:counter[9]                                      ; \game_tick_gen:counter[9]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; \frame_time_gen:counter[16]                                    ; \frame_time_gen:counter[16]                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; HI_View:view|next_state.CLEARING                               ; HI_View:view|state.CLEARING                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; \frame_time_gen:counter[6]                                     ; \frame_time_gen:counter[6]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; \game_tick_gen:counter[0]                                      ; \game_tick_gen:counter[0]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; \game_tick_gen:counter[2]                                      ; \game_tick_gen:counter[2]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; \game_tick_gen:counter[3]                                      ; \game_tick_gen:counter[3]                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; HI_View:view|next_state.DRAWING                                ; HI_View:view|state.DRAWING                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; HI_View:view|show_asap                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3]      ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.535      ;
; 0.386 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5]      ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.538      ;
; 0.394 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.546      ;
; 0.412 ; HI_View:view|state.IDLE                                        ; HI_View:view|next_state.SHOWING                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.564      ;
; 0.448 ; Hi_View_Control_Unit:view_control_unit|render_asap             ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 0.601      ;
; 0.448 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1]      ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.600      ;
; 0.452 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8]      ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.604      ;
; 0.456 ; \game_tick_gen:counter[10]                                     ; \game_tick_gen:counter[10]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; HI_View:view|state.IDLE                                        ; HI_View:view|READY                                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.609      ;
; 0.461 ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE             ; HI_View:view|show_asap                                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.613      ;
; 0.467 ; HI_View:view|state.DRAWING                                     ; HI_View:view|row[21]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.004     ; 0.615      ;
; 0.467 ; HI_View:view|state.DRAWING                                     ; HI_View:view|row[22]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.004     ; 0.615      ;
; 0.469 ; HI_View:view|state.DRAWING                                     ; HI_View:view|row[19]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.004     ; 0.617      ;
; 0.470 ; HI_View:view|state.CLEARING                                    ; HI_View:view|next_state.INIT                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.622      ;
; 0.471 ; HI_View:view|state.DRAWING                                     ; HI_View:view|row[20]                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -0.004     ; 0.619      ;
; 0.475 ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; Hi_View_Control_Unit:view_control_unit|state.RENDER       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.627      ;
; 0.478 ; HI_Datapath:datapath|rendered_column                           ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.630      ;
; 0.480 ; \game_tick_gen:counter[25]                                     ; \game_tick_gen:counter[25]                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.632      ;
; 0.480 ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.632      ;
+-------+----------------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 0.235 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.387      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                 ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 2.016      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 2.016      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 2.016      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 2.016      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 2.016      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 2.016      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 2.016      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 2.016      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 2.016      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.043     ; 2.016      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.042     ; 2.017      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.044     ; 2.015      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.042     ; 2.017      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.044     ; 2.015      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.044     ; 2.015      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.041     ; 2.018      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.044     ; 2.015      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.044     ; 2.015      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.038     ; 2.021      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.038     ; 2.021      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.038     ; 2.021      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.038     ; 2.021      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.038     ; 2.021      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.038     ; 2.021      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.038     ; 2.021      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.038     ; 2.021      ;
; 5.973 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.040     ; 2.019      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                        ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.040     ; 2.020      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.040     ; 2.020      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[0]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.013      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[1]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.013      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[2]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.013      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[3]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.013      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[4]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.013      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.013      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[6]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.013      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[7]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.047     ; 2.013      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[8]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.046     ; 2.014      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[9]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.046     ; 2.014      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[10]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.044     ; 2.016      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[11]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.044     ; 2.016      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[12]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.044     ; 2.016      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[13]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.044     ; 2.016      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[14]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.044     ; 2.016      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[15]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.044     ; 2.016      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[16]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.044     ; 2.016      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[17]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.044     ; 2.016      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[18]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.044     ; 2.016      ;
; 15.972 ; RESET_N   ; \frame_time_gen:counter[19]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.044     ; 2.016      ;
; 15.972 ; RESET_N   ; frame_time                                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.046     ; 2.014      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.041     ; 2.019      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[0]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.039     ; 2.021      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[1]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.039     ; 2.021      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[2]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.039     ; 2.021      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[3]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.039     ; 2.021      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[4]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.039     ; 2.021      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[5]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.039     ; 2.021      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[6]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.039     ; 2.021      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[7]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.039     ; 2.021      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[8]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.039     ; 2.021      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[9]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.039     ; 2.021      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[10]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.039     ; 2.021      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[11]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.039     ; 2.021      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[12]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[13]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[14]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[15]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[20]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[21]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[23]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.038     ; 2.022      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.040     ; 2.020      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.040     ; 2.020      ;
; 15.972 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.040     ; 2.020      ;
; 15.972 ; RESET_N   ; HI_View:view|show_asap                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.040     ; 2.020      ;
; 15.972 ; RESET_N   ; HI_View:view|state.WAITING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.046     ; 2.014      ;
; 15.972 ; RESET_N   ; HI_View:view|state.SHOWING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.046     ; 2.014      ;
; 15.972 ; RESET_N   ; HI_View:view|state.INIT                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.046     ; 2.014      ;
; 15.972 ; RESET_N   ; HI_View:view|column[0]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[1]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[2]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[3]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[4]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[5]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[6]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[7]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[8]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.041     ; 2.019      ;
; 15.972 ; RESET_N   ; HI_View:view|column[9]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[10]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[11]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.041     ; 2.019      ;
; 15.972 ; RESET_N   ; HI_View:view|column[12]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.041     ; 2.019      ;
; 15.972 ; RESET_N   ; HI_View:view|column[13]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.041     ; 2.019      ;
; 15.972 ; RESET_N   ; HI_View:view|column[14]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.041     ; 2.019      ;
; 15.972 ; RESET_N   ; HI_View:view|column[15]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.041     ; 2.019      ;
; 15.972 ; RESET_N   ; HI_View:view|column[16]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.041     ; 2.019      ;
; 15.972 ; RESET_N   ; HI_View:view|column[17]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.041     ; 2.019      ;
; 15.972 ; RESET_N   ; HI_View:view|column[18]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.041     ; 2.019      ;
; 15.972 ; RESET_N   ; HI_View:view|column[19]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.010      ;
; 15.972 ; RESET_N   ; HI_View:view|column[20]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.010      ;
; 15.972 ; RESET_N   ; HI_View:view|column[21]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.010      ;
; 15.972 ; RESET_N   ; HI_View:view|column[22]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.050     ; 2.010      ;
; 15.972 ; RESET_N   ; HI_View:view|column[23]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[24]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[25]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[26]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[27]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[28]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[29]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[30]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|column[31]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.048     ; 2.012      ;
; 15.972 ; RESET_N   ; HI_View:view|row[0]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.046     ; 2.014      ;
; 15.972 ; RESET_N   ; HI_View:view|row[1]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.006      ;
; 15.972 ; RESET_N   ; HI_View:view|row[2]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.006      ;
; 15.972 ; RESET_N   ; HI_View:view|row[3]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.006      ;
; 15.972 ; RESET_N   ; HI_View:view|row[4]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.054     ; 2.006      ;
+--------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                  ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.043     ; 2.016      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.043     ; 2.016      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.043     ; 2.016      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.043     ; 2.016      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.043     ; 2.016      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.043     ; 2.016      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.043     ; 2.016      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.043     ; 2.016      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.043     ; 2.016      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.043     ; 2.016      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.042     ; 2.017      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.044     ; 2.015      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.042     ; 2.017      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.044     ; 2.015      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.044     ; 2.015      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.041     ; 2.018      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.044     ; 2.015      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.044     ; 2.015      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.038     ; 2.021      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.038     ; 2.021      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.038     ; 2.021      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.038     ; 2.021      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.038     ; 2.021      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.038     ; 2.021      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.038     ; 2.021      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.038     ; 2.021      ;
; 3.907 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.040     ; 2.019      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                        ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                        ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.040     ; 2.020      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.040     ; 2.020      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[0]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.013      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[1]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.013      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[2]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.013      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[3]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.013      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[4]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.013      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.013      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[6]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.013      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[7]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 2.013      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[8]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 2.014      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[9]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 2.014      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[10]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.044     ; 2.016      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[11]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.044     ; 2.016      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[12]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.044     ; 2.016      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[13]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.044     ; 2.016      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[14]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.044     ; 2.016      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[15]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.044     ; 2.016      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[16]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.044     ; 2.016      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[17]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.044     ; 2.016      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[18]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.044     ; 2.016      ;
; 3.908 ; RESET_N   ; \frame_time_gen:counter[19]                                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.044     ; 2.016      ;
; 3.908 ; RESET_N   ; frame_time                                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 2.014      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.041     ; 2.019      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[0]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.039     ; 2.021      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[1]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.039     ; 2.021      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[2]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.039     ; 2.021      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[3]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.039     ; 2.021      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[4]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.039     ; 2.021      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[5]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.039     ; 2.021      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[6]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.039     ; 2.021      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[7]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.039     ; 2.021      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[8]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.039     ; 2.021      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[9]       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.039     ; 2.021      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[10]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.039     ; 2.021      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[11]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.039     ; 2.021      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[12]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[13]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[14]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[15]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[16]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[17]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[18]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[19]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[20]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[21]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[22]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[23]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[24]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[25]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[26]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[27]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[28]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[29]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[30]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_counter[31]      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.038     ; 2.022      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.040     ; 2.020      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.040     ; 2.020      ;
; 3.908 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.040     ; 2.020      ;
; 3.908 ; RESET_N   ; HI_View:view|show_asap                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.040     ; 2.020      ;
; 3.908 ; RESET_N   ; HI_View:view|state.WAITING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 2.014      ;
; 3.908 ; RESET_N   ; HI_View:view|state.SHOWING                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 2.014      ;
; 3.908 ; RESET_N   ; HI_View:view|state.INIT                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 2.014      ;
; 3.908 ; RESET_N   ; HI_View:view|column[0]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[1]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[2]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[3]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[4]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[5]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[6]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[7]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[8]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.041     ; 2.019      ;
; 3.908 ; RESET_N   ; HI_View:view|column[9]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[10]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[11]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.041     ; 2.019      ;
; 3.908 ; RESET_N   ; HI_View:view|column[12]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.041     ; 2.019      ;
; 3.908 ; RESET_N   ; HI_View:view|column[13]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.041     ; 2.019      ;
; 3.908 ; RESET_N   ; HI_View:view|column[14]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.041     ; 2.019      ;
; 3.908 ; RESET_N   ; HI_View:view|column[15]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.041     ; 2.019      ;
; 3.908 ; RESET_N   ; HI_View:view|column[16]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.041     ; 2.019      ;
; 3.908 ; RESET_N   ; HI_View:view|column[17]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.041     ; 2.019      ;
; 3.908 ; RESET_N   ; HI_View:view|column[18]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.041     ; 2.019      ;
; 3.908 ; RESET_N   ; HI_View:view|column[19]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.010      ;
; 3.908 ; RESET_N   ; HI_View:view|column[20]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.010      ;
; 3.908 ; RESET_N   ; HI_View:view|column[21]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.010      ;
; 3.908 ; RESET_N   ; HI_View:view|column[22]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 2.010      ;
; 3.908 ; RESET_N   ; HI_View:view|column[23]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[24]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[25]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[26]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[27]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[28]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[29]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[30]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|column[31]                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.048     ; 2.012      ;
; 3.908 ; RESET_N   ; HI_View:view|row[0]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 2.014      ;
; 3.908 ; RESET_N   ; HI_View:view|row[1]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.006      ;
; 3.908 ; RESET_N   ; HI_View:view|row[2]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.006      ;
; 3.908 ; RESET_N   ; HI_View:view|row[3]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.006      ;
; 3.908 ; RESET_N   ; HI_View:view|row[4]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 2.006      ;
+-------+-----------+----------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.size_x[4]                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.size_x[4]                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.size_x[5]                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.size_x[5]                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[1]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[2]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[3]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[4]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[5]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[6]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[7]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[8]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|HITBOX.up_left_x[9]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|SPRITE.img_pixels[7][0]              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[4] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[5] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[6] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[7] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[8] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|reg_req                              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|reg_req                              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|rendered_column                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_Datapath:datapath|rendered_column                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_CLEAR                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_CLEAR                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_COLOR[10]                                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_COLOR[10]                                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_COLOR[1]                                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_COLOR[1]                                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_FLIP                                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_FLIP                                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[0]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[0]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[1]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[1]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[2]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[2]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[3]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[3]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[4]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[4]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[5]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[5]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[6]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[6]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[7]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[7]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[8]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[8]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[9]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X0[9]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[0]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[0]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[1]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[1]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[2]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[2]                                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[3]                                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|FB_X1[3]                                     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.323 ; -0.323 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.323 ; -0.323 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 3.998  ; 3.998  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.786  ; 3.786  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.834  ; 3.834  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.760  ; 3.760  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.734  ; 3.734  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.811  ; 3.811  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.893  ; 3.893  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 3.998  ; 3.998  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 3.995  ; 3.995  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.754  ; 3.754  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.774  ; 3.774  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.762  ; 3.762  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.763  ; 3.763  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.779  ; 3.779  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.789  ; 3.789  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.774  ; 3.774  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.875  ; 3.875  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.443  ; 0.443  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.443  ; 0.443  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -3.614 ; -3.614 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.666 ; -3.666 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -3.714 ; -3.714 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.640 ; -3.640 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -3.614 ; -3.614 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -3.691 ; -3.691 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -3.773 ; -3.773 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.878 ; -3.878 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.875 ; -3.875 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.634 ; -3.634 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -3.654 ; -3.654 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -3.642 ; -3.642 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -3.643 ; -3.643 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.659 ; -3.659 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -3.669 ; -3.669 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.654 ; -3.654 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -3.755 ; -3.755 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 3.757 ; 3.757 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 3.564 ; 3.564 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 3.562 ; 3.562 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 3.347 ; 3.347 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 3.757 ; 3.757 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 3.021 ; 3.021 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 3.430 ; 3.430 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 3.230 ; 3.230 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 3.310 ; 3.310 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 3.103 ; 3.103 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 3.012 ; 3.012 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 3.057 ; 3.057 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.978 ; 2.978 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 3.155 ; 3.155 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 3.192 ; 3.192 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 3.413 ; 3.413 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 3.005 ; 3.005 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 3.469 ; 3.469 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 3.351 ; 3.351 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 3.328 ; 3.328 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.911 ; 2.911 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.921 ; 2.921 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.927 ; 2.927 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.906 ; 2.906 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 3.208 ; 3.208 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 3.322 ; 3.322 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 3.328 ; 3.328 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.893 ; 2.893 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.893 ; 2.893 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.887 ; 2.887 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.888 ; 2.888 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.908 ; 2.908 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 3.078 ; 3.078 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.978 ; 2.978 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.780 ; 2.780 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 3.719 ; 3.719 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 3.530 ; 3.530 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 3.628 ; 3.628 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 4.340 ; 4.340 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 4.344 ; 4.344 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 4.390 ; 4.390 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 3.669 ; 3.669 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 4.515 ; 4.515 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 4.515 ; 4.515 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 4.369 ; 4.369 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 4.507 ; 4.507 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 4.123 ; 4.123 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.314 ; 2.314 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 4.376 ; 4.376 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 4.376 ; 4.376 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 4.183 ; 4.183 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 4.140 ; 4.140 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 4.126 ; 4.126 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.260 ; 2.260 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.270 ; 2.270 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.270 ; 2.270 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.701 ; 2.701 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 3.246 ; 3.246 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 3.275 ; 3.275 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 3.244 ; 3.244 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 3.321 ; 3.321 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.797 ; 2.797 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.954 ; 2.954 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.727 ; 2.727 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.808 ; 2.808 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.900 ; 2.900 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.710 ; 2.710 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.740 ; 2.740 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.701 ; 2.701 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.955 ; 2.955 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.981 ; 2.981 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 3.201 ; 3.201 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.784 ; 2.784 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 3.233 ; 3.233 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 3.208 ; 3.208 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.780 ; 2.780 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.911 ; 2.911 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.921 ; 2.921 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.927 ; 2.927 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.906 ; 2.906 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 3.208 ; 3.208 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 3.322 ; 3.322 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 3.328 ; 3.328 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.893 ; 2.893 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.893 ; 2.893 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.887 ; 2.887 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.888 ; 2.888 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.908 ; 2.908 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 3.078 ; 3.078 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.978 ; 2.978 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.780 ; 2.780 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 3.256 ; 3.256 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 3.203 ; 3.203 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 3.163 ; 3.163 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 2.939 ; 2.939 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 2.939 ; 2.939 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 3.037 ; 3.037 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 2.981 ; 2.981 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 2.982 ; 2.982 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 2.835 ; 2.835 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 3.109 ; 3.109 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 2.963 ; 2.963 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 3.101 ; 3.101 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 2.835 ; 2.835 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.314 ; 2.314 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 2.722 ; 2.722 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 3.077 ; 3.077 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 2.884 ; 2.884 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 2.736 ; 2.736 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 2.722 ; 2.722 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.260 ; 2.260 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.270 ; 2.270 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.270 ; 2.270 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 3.597 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.854 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.864 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.968 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.978 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.094 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.119 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.200 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.206 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.947 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.947 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.938 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.940 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.962 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.948 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.834 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.597 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 3.298 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.555 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.565 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.669 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.679 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.795 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.820 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 3.901 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 3.907 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.648 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.648 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.639 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.641 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.663 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.649 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.535 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.298 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 3.597     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.854     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.864     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.968     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.978     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.094     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.119     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.200     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.206     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.947     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.947     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.938     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.940     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.962     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.948     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.834     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.597     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 3.298     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.555     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.565     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.669     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.679     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.795     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.820     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 3.901     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 3.907     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.648     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.648     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.639     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.641     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.663     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.649     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.535     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.298     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+----------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                  ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                       ; -5.397   ; 0.215 ; 3.815    ; 3.907   ; 3.889               ;
;  CLOCK_50                              ; 19.141   ; 0.235 ; N/A      ; N/A     ; 8.889               ;
;  PLL:pll|altpll:altpll_component|_clk0 ; 3.083    ; 0.215 ; 3.815    ; 3.907   ; 3.889               ;
;  PLL:pll|altpll:altpll_component|_clk1 ; -5.397   ; 0.215 ; 13.815   ; 3.908   ; 8.889               ;
; Design-wide TNS                        ; -208.521 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                              ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL:pll|altpll:altpll_component|_clk0 ; 0.000    ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL:pll|altpll:altpll_component|_clk1 ; -208.521 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+--------------+------------+-------+-------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+-------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.415 ; 0.415 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.415 ; 0.415 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.203 ; 7.203 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.644 ; 6.644 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.720 ; 6.720 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.583 ; 6.583 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.404 ; 6.404 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.681 ; 6.681 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.914 ; 6.914 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.203 ; 7.203 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.174 ; 7.174 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.573 ; 6.573 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.614 ; 6.614 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.619 ; 6.619 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.601 ; 6.601 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.565 ; 6.565 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.654 ; 6.654 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.630 ; 6.630 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.909 ; 6.909 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.443  ; 0.443  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.443  ; 0.443  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -3.614 ; -3.614 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.666 ; -3.666 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -3.714 ; -3.714 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.640 ; -3.640 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -3.614 ; -3.614 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -3.691 ; -3.691 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -3.773 ; -3.773 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.878 ; -3.878 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.875 ; -3.875 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.634 ; -3.634 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -3.654 ; -3.654 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -3.642 ; -3.642 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -3.643 ; -3.643 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.659 ; -3.659 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -3.669 ; -3.669 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.654 ; -3.654 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -3.755 ; -3.755 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+----------------+------------+--------+--------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+----------------+------------+--------+--------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 9.348  ; 9.348  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 8.785  ; 8.785  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.546  ; 8.546  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.276  ; 8.276  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 9.348  ; 9.348  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.294  ; 7.294  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.515  ; 8.515  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.961  ; 7.961  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.209  ; 8.209  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 7.706  ; 7.706  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.351  ; 7.351  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 7.498  ; 7.498  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.376  ; 7.376  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.842  ; 7.842  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.828  ; 7.828  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 8.379  ; 8.379  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.273  ; 7.273  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 8.615  ; 8.615  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 8.148  ; 8.148  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 8.129  ; 8.129  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.809  ; 6.809  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.819  ; 6.819  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.818  ; 6.818  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.828  ; 6.828  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.805  ; 6.805  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 7.825  ; 7.825  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 8.121  ; 8.121  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 8.129  ; 8.129  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.794  ; 6.794  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.794  ; 6.794  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.788  ; 6.788  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.791  ; 6.791  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.811  ; 6.811  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 7.517  ; 7.517  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 7.244  ; 7.244  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.693  ; 6.693  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 9.086  ; 9.086  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 8.495  ; 8.495  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 9.110  ; 9.110  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 10.554 ; 10.554 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 10.776 ; 10.776 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 10.508 ; 10.508 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 10.776 ; 10.776 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 10.568 ; 10.568 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 8.853  ; 8.853  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 10.872 ; 10.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 10.872 ; 10.872 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 10.532 ; 10.532 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 10.866 ; 10.866 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 9.805  ; 9.805  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 5.571  ; 5.571  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 10.574 ; 10.574 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 10.574 ; 10.574 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 10.024 ; 10.024 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 9.944  ; 9.944  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 9.932  ; 9.932  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 5.494  ; 5.494  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 5.564  ; 5.564  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 5.564  ; 5.564  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.701 ; 2.701 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 3.246 ; 3.246 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 3.275 ; 3.275 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 3.244 ; 3.244 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 3.321 ; 3.321 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.797 ; 2.797 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.954 ; 2.954 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.727 ; 2.727 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.808 ; 2.808 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.900 ; 2.900 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.710 ; 2.710 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.740 ; 2.740 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.701 ; 2.701 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.955 ; 2.955 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.981 ; 2.981 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 3.201 ; 3.201 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.784 ; 2.784 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 3.233 ; 3.233 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 3.208 ; 3.208 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.780 ; 2.780 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.911 ; 2.911 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.921 ; 2.921 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.917 ; 2.917 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.927 ; 2.927 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.906 ; 2.906 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 3.208 ; 3.208 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 3.322 ; 3.322 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 3.328 ; 3.328 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.893 ; 2.893 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.893 ; 2.893 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.887 ; 2.887 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.888 ; 2.888 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.908 ; 2.908 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 3.078 ; 3.078 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.978 ; 2.978 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.780 ; 2.780 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 3.256 ; 3.256 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 3.203 ; 3.203 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 3.163 ; 3.163 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 4.041 ; 4.041 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 2.939 ; 2.939 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 2.939 ; 2.939 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 3.037 ; 3.037 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 2.981 ; 2.981 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 2.982 ; 2.982 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 2.835 ; 2.835 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 3.109 ; 3.109 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 2.963 ; 2.963 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 3.101 ; 3.101 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 2.835 ; 2.835 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.314 ; 2.314 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 2.722 ; 2.722 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 3.077 ; 3.077 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 2.884 ; 2.884 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 2.736 ; 2.736 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 2.722 ; 2.722 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.260 ; 2.260 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.270 ; 2.270 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.270 ; 2.270 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+---------------------------------------+---------------------------------------+--------------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 1            ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 60           ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 1727         ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 163          ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 13           ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 18           ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; > 2147483647 ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+---------------------------------------+---------------------------------------+--------------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 1            ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 60           ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 1727         ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 163          ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 13           ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 18           ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; > 2147483647 ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                             ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk0 ; 58       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk1 ; 245      ; 0        ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                              ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk0 ; 58       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk1 ; 245      ; 0        ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 188   ; 188  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 10 11:29:39 2018
Info: Command: quartus_sta HardwareInvaders -c HardwareInvaders
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'HardwareInvaders.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {PLL:pll|altpll:altpll_component|_clk0} {pll|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL:pll|altpll:altpll_component|_clk1} {pll|altpll_component|pll|clk[1]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.397
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.397      -208.521 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     3.083         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    19.141         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     0.445         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     0.611         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 3.815
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.815         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    13.815         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case removal slack is 5.937
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.937         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     5.937         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case minimum pulse width slack is 3.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.889         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     8.889         0.000 CLOCK_50 
    Info (332119):     8.889         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 6.186
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.186         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     8.607         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):    19.645         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     0.215         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     0.235         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 5.973
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.973         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    15.972         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case removal slack is 3.907
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.907         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     3.908         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     9.000         0.000 CLOCK_50 
    Info (332119):     9.000         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 498 megabytes
    Info: Processing ended: Tue Apr 10 11:29:41 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


