(* use_dsp48="no" *) (* use_dsp="no" *) module top
#(parameter param9 = ((((&(8'haa)) ? ((8'hb0) || (8'had)) : ((8'ha0) ? (8'h9e) : (8'hb0))) ? (^((8'ha4) < (8'haa))) : ({(8'haa)} ? ((8'h9f) | (8'haa)) : (|(8'h9f)))) ~^ ((((8'had) ? (8'hac) : (8'hb0)) ? (8'ha3) : (!(8'ha4))) ? (&(+(8'ha1))) : (((8'ha8) ? (8'ha5) : (8'h9c)) ? ((8'ha2) ? (8'ha0) : (8'ha9)) : ((8'h9c) >>> (8'hac))))))
(y, clk, wire3, wire2, wire1, wire0);
  output wire [(32'h1e):(32'h0)] y;
  input wire [(1'h0):(1'h0)] clk;
  input wire [(3'h5):(1'h0)] wire3;
  input wire [(3'h7):(1'h0)] wire2;
  input wire signed [(3'h5):(1'h0)] wire1;
  input wire [(3'h7):(1'h0)] wire0;
  wire [(4'h9):(1'h0)] wire8;
  wire [(4'h9):(1'h0)] wire7;
  wire signed [(3'h5):(1'h0)] wire6;
  wire [(3'h4):(1'h0)] wire5;
  wire [(2'h2):(1'h0)] wire4;
  assign y = {wire8, wire7, wire6, wire5, wire4, (1'h0)};
  assign wire4 = $unsigned((8'ha3));
  assign wire5 = $unsigned((8'ha9));
  assign wire6 = ($signed($signed((8'hab))) ?
                     $unsigned({{wire4}}) : $unsigned((8'hac)));
  assign wire7 = $unsigned(wire1);
  assign wire8 = $unsigned((wire7[(4'h8):(3'h5)] ?
                     $unsigned(wire5) : {(wire6 ? wire0 : wire2)}));
endmodule