1. 106558345 一种基于电流比较的位扫描方法和系统
CN
05.04.2017
G11C 16/34 Loading...
G11C 16/34
Loading...
201510624843.3
北京兆易创新科技股份有限公司
苏志强
G11C 16/34
Loading...
本发明提供了一种基于电流比较的位扫描方法和系统，其中，所述方法包括：接收待检测电流的输入；获取所述待检测电流经由第一支路输出的第一输出结果；其中，所述第一输出结果根据所述待检测电流与所述第一支路中的NMOS管输出的第一电流之间的差值确定；若根据所述第一输出结果确定所述编程失败，则返回重新接收所述待检测电流的输入；获取所述待检测电流经由第二支路输出的第二输出结果；其中，所述第二输出结果根据所述待检测电流与所述第二支路中的电流控制模块输出的第二电流之间的差值确定；根据所述第二输出结果确定编程失败的位数。通过本发明解决了目前位扫描检测精度低、准确性差的问题。
2. 106558344 一种基于具有动态存储单元的灵敏放大器编程方法和装置
CN
05.04.2017
G11C 16/34 Loading...
G11C 16/34
Loading...
201510624006.0
北京兆易创新科技股份有限公司
苏志强
G11C 16/34
Loading...
本发明公开了一种基于具有动态存储单元的灵敏放大器的编程方法和装置，所述灵敏放大器位于非易失性存储器，所述非易失性存储器还包括存储阵列，所述方法包括：当所述非易失性存储器的编程结束后，针对所述存储阵列的存储单元按序施加检测电压，获得所述存储阵列中存储单元的阈值电压分布信息；所述阈值电压分布信息存储于所述灵敏放大器的动态存储单元；根据所述阈值电压分布信息配置针对所述存储单元的编程电压；根据所述阈值电压分布信息生成触发电流信号；当接收到所述触发电流信号时，依据所述编程电压针对所述存储阵列中存储单元进行编程。本发明实现了编程检测，将编程后存储单元的阈值电压分为三类，防止过编程现象。
3. 106557442 一种芯片系统
CN
05.04.2017
G06F 13/28 Loading...
G06F 13/28
Loading...
201510629545.3
北京兆易创新科技股份有限公司
王南飞
G06F 13/28
Loading...
本发明提供了一种芯片系统，包括：中央处理器、程序数据总线、系统总线、闪存控制器、静态随机存储器、内存控制器、直接存储访问单元以及闪存芯片；其中，所述中央处理器通过所述程序数据总线与所述闪存控制器相连接；所述直接存储访问单元与所述中央处理器均通过所述系统总线，与所述闪存控制器和所述内存控制器相连接；所述闪存控制器分别与所述静态随机存储器和所述闪存芯片相连接。通过本发明实施例提供的芯片系统能够提升整个系统的运行效率。
4. 206060529 一种电荷泵
CN
29.03.2017
H02M 3/07 Loading...
H02M 3/07
Loading...
201620562240.5
北京兆易创新科技股份有限公司
张现聚
H02M 3/07
Loading...
本实用新型实施例公开了一种电荷泵，所述电荷泵包括：电荷泵单元，用于每个周期在时钟信号和使能信号的控制下工作或停止，以输出电压；电压检测单元，用于根据所述电荷泵单元的输出端电压与目标电压值的比较值输出下一周期的使能信号到电荷泵控制单元；至少两个电荷泵控制单元，与至少两个电荷泵电路一一对应，用于在下一周期的使能信号为高电平，当前周期和下一周期的输入时钟信号为相同电平时，产生高电平使能信号，否则产生低电平使能信号到对应的电荷泵电路的使能端，进而控制电荷泵电路的工作与停止，实现了控制同时启动开始工作的电荷泵电路的数量，从而达到了减小输出电压波动以及输入电源噪声的目的。
5. 106533426 一种输出端口电路
CN
22.03.2017
H03K 19/0185 Loading...
H03K 19/0185
Loading...
102016000874424
合肥格易集成电路有限公司
方海彬
H03K 19/0185
Loading...
本发明实施例提供一种输出端口电路，包括：信号产生模块分别接收输入信号、使能信号和使能反信号，并根据使能信号和使能反信号生成第一信号和第二信号；第一信号的上升沿比第二信号的上升沿先结束，第二信号的下降沿比第一信号的下降沿先结束；第一输出模块分别与信号产生模块的第一输出端和输出端口相连，第一输出模块接收第一信号，当第一信号处于低电平时，将输入信号输出至输出端口；第二输出模块分别与信号产生模块的第二输出端和输出端口相连，第二输出模块接收第二信号，当第二信号处于高电平时，将输入信号输出至输出端口。本发明实施例避免了第一输出模块和第二输出模块同时导通的情况，有效降低了瞬态峰值电流和电路功耗。
6. 105242735 一种用于NAND FLASH的不对称稳压电路
CN
15.03.2017
G05F 1/56 Loading...
G05F 1/56
Loading...
102015000706052
北京兆易创新科技股份有限公司
邓龙利
G05F 1/56
Loading...
本发明公开了一种用于NAND FLASH闪存的不对称稳压电路，包括：偏置模块、误差放大模块和输出模块；偏置模块的输出端与误差放大模块的输入端连接，将外部输入电压转化为第一偏置电压、第二偏置电压、第三偏置电压及第四偏置电压并输入到误差放大模块；误差放大模块的输出端与输出模块的输入端连接，用于根据第一偏置电压、第二偏置电压、第三偏置电压及第四偏置压将差分信号放大；误差放大模块采用折叠式运放结构，其差分输出级采用不对称结构，差分输出的倍数至少为两倍；输出模块用于接收误差放大模块输入的差分放大信号并进行输出。通过对误差放大模块采用不对称的折叠式共源共栅结构，在相同功耗的条件下，产生更少的过冲电压。
7. 106505851 一种电压档位控制电路
CN
15.03.2017
H02M 3/06 Loading...
H02M 3/06
Loading...
102015000564730
北京兆易创新科技股份有限公司
张现聚
H02M 3/06
Loading...
本发明公开了一种电压档位控制电路，包括：电荷泵、分压系统、比较器和电源，分压系统包括：由至少一个一级分压阻抗元件串联形成的一级分压支路，一级分压支路的首端作为分压系统的输入端；至少一个N沟道金属氧化物半导体型场效应管；由至少一个二级分压阻抗元件串联形成的二级分压支路；至少一个P沟道金属氧化物半导体型场效应管；接地阻抗元件，二级分压支路的末端通过所述接地阻抗元件接地，且作为分压系统的输出端；电荷泵，和电源和分压系统的输入端分别相连，分压系统的输出端和比较器的反相输入端连接，比较器的同相输入端连接恒定参考电压，输出端连接电荷泵的使能端。本发明公开的电压档位控制电路输出电压范围大，且成本低。
8. 106486161 一种NANDFLASH编程的防干扰方法
CN
08.03.2017
G11C 16/10 Loading...
G11C 16/10
Loading...
201510523078.6
北京兆易创新科技股份有限公司
潘荣华
G11C 16/10
Loading...
本发明公开了一种NANDFLASH编程的防干扰方法。该方法包括：对选中字线施加编程电压，未选中字线施加导通电压；对所述选中字线进行读操作，确定所述字线是否被编程成功；若所述读操作状态为编程失败，以设定步进值抬升当前编程电压值和导通电压值，返回执行所述读操作，直到所述读操作状态为编程成功为止。本发明实施例提供的一种NANDFLASH编程的防干扰方法，保证编程电压和导通电压之间合适的电压窗口，有效降低编程干扰和导通电压干扰。
9. 106486169 一种Nand Flash的擦除方法
CN
08.03.2017
G11C 16/14 Loading...
G11C 16/14
Loading...
201510523195.2
北京兆易创新科技股份有限公司
潘荣华
G11C 16/14
Loading...
本发明公开了一种Nand Flash的擦除方法，包括：S101、对擦除块进行软擦除操作；S102、校验所述擦除块中存储单元是否满足擦除条件；S103、如果所述擦除块中存储单元满足擦除条件，则结束擦除操作；否则执行步骤S104；S104、以设定步进值抬升施加给所述擦除块的当前擦除电压，对所述擦除块进行擦除操作，之后返回步骤S102。本发明提供的擦除方法能够减少擦除过程中Nand Flash存储单元中的电荷陷阱，缓解存储单元阈值电压的偏移，从而减缓Nand Flash的擦除衰退，增加其擦除次数进而延长其使用寿命。
10. 106446731 一种读卡器装置真伪判别方法和读卡器装置
CN
22.02.2017
G06K 7/00 Loading...
G06K 7/00
Loading...
201510474795.4
合肥格易集成电路有限公司
王景华
G06K 7/00
Loading...
本发明提供了一种读卡器装置真伪判别方法和读卡器装置，其中，所述方法包括：调用在模拟卡状态下的非接触式卡读写接口，接收近场通信智能设备发送的第一射频信号；响应第一射频信号，并调用非接触式卡读写接口向近场通信智能设备返回第二射频信号，其中，第二射频信号中携带有用于指示读卡器装置身份的信息；通过所述非接触式卡读写接口、接收所述近场通信智能设备通过射频信号发送的解锁指令；其中，解锁指令为所述近场通信智能设备依据所述用于指示读卡器装置身份的信息，确定读卡器装置为符合认证标准的读卡器装置后生成的指令；依据解锁指令对读卡器装置进行解锁。通过本发明提供的判别方法，能够有效防止读卡器装置被伪造。
11. 106452059 一种驱动电路和电荷泵电路
CN
22.02.2017
H02M 3/07 Loading...
H02M 3/07
Loading...
102016000877896
北京兆易创新科技股份有限公司
陈晓璐
H02M 3/07
Loading...
本发明提供了一种驱动电路和电荷泵电路，驱动电路包括：控制信号产生模块，用于产生相同周期的第一控制信号、第二控制信号和第三控制信号；驱动信号产生模块，与控制信号产生模块相连，第一控制信号、第二控制信号和第三控制信号控制驱动信号产生模块产生驱动脉冲信号；当第一控制信号从低电平跳变为高电平后，第二控制信号先从高电平跳变为低电平，第三控制信号再从低电平跳变为高电平，以及当第三控制信号从高电平跳变为低电平后，第二控制信号先从低电平跳变为高电平，第一控制信号再从高电平跳变为低电平。本发明的驱动电路不会产生导通电流，且当驱动电荷泵时，可以提高电荷泵的有效电荷传输时间。
12. 106452058 一种驱动电路和电荷泵电路
CN
22.02.2017
H02M 3/07 Loading...
H02M 3/07
Loading...
102016000877681
北京兆易创新科技股份有限公司
陈晓璐
H02M 3/07
Loading...
本发明实施例提供了一种驱动电路和电荷泵电路，驱动电路包括：控制信号产生模块，控制信号产生模块用于产生相同周期的第一控制信号和第二控制信号；驱动信号产生模块，驱动信号产生模块与控制信号产生模块相连，第一控制信号和第二控制信号控制驱动信号产生模块产生驱动脉冲信号；其中，当第一控制信号从低电平跳变为高电平后，第二控制信号从低电平跳变为高电平，以及当第二控制信号从高电平跳变为低电平后，第一控制信号从高电平跳变为低电平。本发明实施例可以避免导通电流的产生，降低驱动电路的峰值电流，减小驱动电路的功耗，增大驱动电路的电流效率。
13. 106445407 一种芯片处理方法及装置
CN
22.02.2017
G06F 3/06 Loading...
G06F 3/06
Loading...
201610682423.5
北京兆易创新科技股份有限公司
王宏燕
G06F 3/06
Loading...
本发明公开了一种芯片处理方法及装置。其中，方法包括：将被处理区域分成多个容量相同的存储模块；对每个所述存储模块同时开始以块为单位进行处理操作，所述处理操作包括写入操作和/或擦除操作。本发明实施例提供的技术方案，解决了现有技术中的芯片处理方法影响芯片的速度的问题。
14. 104392964 双顶层选择栅极 3D NAND闪存存储器及其形成方法
CN
15.02.2017
H01L 21/8247 Loading...
H01L 21/8247
Loading...
102014000528710
清华大学
邓宁
H01L 21/8247
Loading...
本发明公开了一种DUSG 3D NAND闪存存储器及其形成方法，该方法包括：提供衬底；形成底层隔离层和底层选择管栅极层；交替形成多组存储管隔离层和存储管栅极层；形成顶层隔离层；形成多个顶层选择管下栅极条和多个顶层选择管下隔离条；形成夹间隔离层；形成多个顶层选择管上隔离条和多个顶层选择管上栅极条，其中，多个顶层选择管上隔离条与多个顶层选择管下栅极条分别对齐，多个顶层选择管上栅极条与上述多个顶层选择管下隔离条分别对齐；刻蚀形成多组垂直孔；在垂直孔的内表面上沉积形成电荷俘获复合层，然后填充形成柱状衬底；对各个栅极形成金属引线，形成位线和源线。本发明的方法形成的DUSG 3D NAND闪存存储器具有工艺简单、存储密度高等优点。
15. 104124252 CAKE3D NAND存储器及其形成方法
CN
15.02.2017
H01L 27/115 Loading...
H01L 27/115
Loading...
102014000315890
清华大学
邓宁
H01L 27/115
Loading...
本发明公开了一种CAKE3D NAND存储器及其形成方法。其中方法包括：提供衬底；依次形成底层隔离层、底层选择管栅极层、多组交替的存储管隔离层和存储管栅极层、顶层隔离层和顶层选择管栅极层；刻蚀形成N个垂直孔，垂直孔的底部与衬底接触；在垂直孔的内表面上沉积形成电荷俘获复合层，然后填积多晶硅以形成柱状衬底；刻蚀隔离槽以将顶层选择管栅极层均分为N组、每组M个、共计M*N个相同的顶层选择管栅极单元；对M*N个顶层选择管栅极单元、底层选择管栅极层和多层存储管栅极层分别形成金属引线；形成与N个柱状衬底顶部分别相连的N条位线，以及形成源线。本发明的方法工艺简单，形成的CAKE3D NAND存储器具有存储密度高、编程效率和擦除效率高等优点。
16. 103973100 一种正负电压产生装置
CN
08.02.2017
H02M 3/00 Loading...
H02M 3/00
Loading...
102013000030794
北京兆易创新科技股份有限公司
程莹
H02M 3/00
Loading...
本发明公开了一种正负电压产生装置，以解决flash存储器依靠单独的正压电荷泵或负压电荷泵产生正高压或负高压造成的面积浪费的问题。所述装置包括：推举电容、传输级和四相位时钟电路，推举电容与传输级连接，四相位时钟电路与推举电容连接，所述装置还包括：第一控制开关和第二控制开关；第一控制开关和第二控制开关分别连接传输级的两端；第一控制开关包括NMOS管、PMOS管、VPOS PIN脚、GND和NVEN PIN脚；第二控制开关包括NMOS管、PMOS管、VNEG PIN脚、VDD和NVEN PIN脚；所述装置产生正高压或负高压的过程只在一个电荷泵中完成，节省了flash存储器的芯片面积。
17. 103793333 非易失性存储器加密的方法和装置以及非易失性存储器
CN
08.02.2017
G06F 12/14 Loading...
G06F 12/14
Loading...
102012000426323
北京兆易创新科技股份有限公司
王景华
G06F 12/14
Loading...
本发明提供了一种非易失性存储器加密的方法和装置以及非易失性存储器，所述非易失性存储器与控制器通过地址线相连，控制器发送逻辑地址访问非易失性存储器中的编程字，所述编程字在非易失性存储器的实际存储顺序为物理地址，逻辑地址和物理地址通过地址线形成一一对应关系，所述方法包括：对所述逻辑地址和物理地址的一一对应关系进行扰乱；和/或，对所述编程字的数据位进行扰乱。本发明可以结合现有的保护手段，进一步保障客户存储器内容的安全性。
18. 103258821 带硬复位功能的增强型Flash芯片及芯片封装方法
CN
08.02.2017
H01L 25/18 Loading...
H01L 25/18
Loading...
102013000121614
北京兆易创新科技股份有限公司
舒清明
H01L 25/18
Loading...
本发明提供了一种带硬复位功能的增强型Flash芯片及芯片封装方法，以解决设计复杂度高、设计周期长、设计成本高的问题，所述芯片包括封装在一起的SPI FLASH和RPMC；SPI FLASH和RPMC分别包括各自独立的控制器；SPI FLASH与RPMC中的相同IO引脚互连，并连接到芯片的同一外部共享引脚上，SPI FLASH和RPMC各自还包括内部IO引脚，SPI FLASH的内部IO引脚与RPMC的内部IO引脚互连，SPI FLASH与RPMC之间通过互连的内部IO引脚进行内部相互通信。减小封装面积，降低设计成本，缩短设计周期，提高芯片性能。SPI FLASH与RPMC共享硬件复位信号，方便RPMC和SPI FLASH的初始化。
19. 103794253 一种Nand闪存和读取其配置信息的方法和装置
CN
08.02.2017
G11C 29/42 Loading...
G11C 29/42
Loading...
102012000426090
北京兆易创新科技股份有限公司
苏志强
G11C 29/42
Loading...
本发明公开了一种Nand闪存和读取其配置信息的方法和装置，以解决现有技术随着工艺特征尺寸的降低，Nand闪存的配置信息的读取可靠性越来越差的问题。其包括：在Nand闪存纠错码中选择与熔丝阵列对应的纠错码；在熔丝阵列中读取出全部n份配置信息，n≥2，n为正整数；根据与熔丝阵列对应的纠错码，检查并纠正n份配置信息中错误的配置信息；判断读取出的各份配置信息是否正确；将正确的配置信息确定为Nand闪存的配置信息。熔丝阵列中存储多份配置信息，并且通过纠错能力强的纠错码对配置信息进行检查和纠错，而且熔丝阵列中尽可能少地串联存储单元，降低了读取Nand闪存配置信息出错的几率。
20. 103645794 一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法
CN
08.02.2017
G06F 1/32 Loading...
G06F 1/32
Loading...
102013000576543
北京兆易创新科技股份有限公司
李宝魁
G06F 1/32
Loading...
本发明提供了一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法，所述中央处理器用于发送低功耗申请至时钟控制器；所述时钟控制器用于依据所述低功耗申请关闭时钟电路，暂停为所述边沿检测电路和中央处理器提供系统时钟，触发进入睡眠模式；在所述睡眠模式下，所述边沿检测电路，用于检测待检信号，并依据所述待检信号生成唤醒信号；所述时钟控制器，用于依据所述唤醒信号开启时钟电路，重新为所述边沿检测电路和中央处理器提供系统时钟，并发送睡眠模式信号至所述边沿检测电路，触发进入普通模式。本发明在不影响功能的前提下，关闭所有时钟网络以及所有时钟产生电路，唤醒睡眠模式，从而降低芯片功耗，使芯片功耗达到最低。
21. 103956181 一种电压刷新装置及存储系统
CN
01.02.2017
G11C 11/406 Loading...
G11C 11/406
Loading...
102014000198833
北京兆易创新科技股份有限公司
刘铭
G11C 11/406
Loading...
本发明公开了一种电压刷新装置及存储系统，其中，所述电压刷新装置包括：脉冲产生单元用于根据输入的待机状态信号对输入的时钟信号进行计数并将得到的预定占空比的脉冲控制信号输出给逻辑单元和控制单元；逻辑单元用于根据输入的运行状态信号和输入的脉冲控制信号产生输出给电压产生电路的第一使能信号；控制单元用于根据输入的脉冲控制信号控制电压产生电路向电压刷新装置的输出端输出电压信号的路径以保证电压刷新装置输出恒定的固定电压。本发明不仅可以降低电压产生电路处于待机状态下的功耗，从而适合低功耗应用，而且还可以使电压产生电路切换成运行状态时，实现固定电压的快速输出，从而适合高速应用。
22. 104977972 一种低压低功耗的带隙基准电路
CN
01.02.2017
G05F 1/567 Loading...
G05F 1/567
Loading...
102015000397793
北京兆易创新科技股份有限公司
邓龙利
G05F 1/567
Loading...
本发明提出一种低压低功耗的带隙基准电路。该电路包括正温度系数电路、负温度系数电路、比较器和输出电路，其中，所述正温度系数电路包括对置设置的两个三极管，和与一个三极管的集电极相连的正温度电阻；所述负温度系数电路包括负温度电阻；该带隙基准电路还包括调节电阻，与正温度系数电路的三极管并联。该电路的输出级不再引入三极管，削减了版图面积，通过并联一个调节电阻，实现了与温度系数无关的带隙基准电压源的大范围输出。
23. 106353662 一种测试方法和芯片
CN
25.01.2017
G01R 31/26 Loading...
G01R 31/26
Loading...
102015000419716
北京兆易创新科技股份有限公司
苏志强
G01R 31/26
Loading...
本发明实施例提供了一种测试方法和芯片，其中的测试方法具体包括：通过芯片的固定电压接口向芯片输入电压；通过芯片的数据和指令接口向芯片输入控制指令，并在控制指令输入完成后，停止向芯片输入电压；在向芯片输入控制指令之后，通过数据和指令接口向芯片输入标识指令；在向芯片输入标识指令之后，通过数据和指令接口向芯片输入比特形式的数据内容；其中，数据内容包括如下类型中的至少一种：指令类型、地址类型及数据类型；在向芯片输入比特形式的数据内容之后，根据标识指令识别数据内容的类型；根据数据内容及识别得到的数据内容的类型对芯片进行测试，得到测试结果。本发明实施例能够提高测试的效率。
24. 205883199 一种晶体振荡器驱动电路
CN
11.01.2017
H03L 3/00 Loading...
H03L 3/00
Loading...
202016000869582
北京兆易创新科技股份有限公司
刘三林
H03L 3/00
Loading...
本实用新型实施例公开了一种晶体振荡器驱动电路，所述电路包括：偏置电流产生单元、电阻单元和电流可配置放大器单元；其中，偏置电流产生单元，分别与所述电阻单元和所述电流可配置放大器单元相连，用于给所述电阻单元和电流可配置放大器单元提供工作电流；电阻单元，与所述电流可配置放大器单元相连，用于给所述电流可配置放大器单元建立直流工作点；电流可配置放大器单元，分别与晶体振荡器的输入端和输出端相连，用于在直流工作点的控制下对工作电流进行放大，以驱动晶体振荡器起振，实现了降低驱动电路的功耗，减小驱动电路所占的面积，并提高驱动电路的适用范围的目的。
25. 106297892 一种存储器参考单元的实现方法及系统
CN
04.01.2017
G11C 29/08 Loading...
G11C 29/08
Loading...
102016000657861
北京兆易创新科技股份有限公司
刘奎伟
G11C 29/08
Loading...
本发明公开了一种存储器参考单元的实现方法及系统，所述方法包括：接收目标操作开始指令；读取与目标操作匹配的设置信息；根据所述设置信息和基准电流控制电流产生单元产生参考电流。本发明实施例提供的一种存储器参考单元的实现方法，在接收到目标操作开始指令时，通过读取与目标操作匹配的设置信息，并根据所述设置信息和基准电流控制电流产生单元产生参考电流，实现参考单元的同时，降低了测试时间和成本，并提高了存储器产品的可靠性和使用寿命。
26. 104898754 一种低压差线性稳压器
CN
04.01.2017
G05F 1/565 Loading...
G05F 1/565
Loading...
102015000249838
合肥格易集成电路有限公司
方海彬
G05F 1/565
Loading...
本发明提供了一种低压差线性稳压器，包括：第一P型场效应晶体管、第二P型场效应晶体管、第三P型场效应晶体管、第一N型场效应晶体管、第一电阻、低压差线性稳压器使能信号、第一P型场效应晶体管使能信号和第一N型场效应晶体管使能信号；在传统的低压差线性稳压器中增加场效应晶体管作为开关管，利用低压差线性稳压器使能信号产生两个开关管的使能信号，在拉高低压差线性稳压器使能信号时，将P型场效应晶体管的栅端拉倒一个合适的低电压，加速整个环路的建立过程，减少低压差线性稳压器的电压建立时间。
27. 205845518 一种非易失性存储器
CN
28.12.2016
G11C 16/34 Loading...
G11C 16/34
Loading...
201620418718.7
北京兆易创新科技股份有限公司
薛子恒
G11C 16/34
Loading...
本实用新型公开了一种非易失性存储器，该非易失性存储器包括存储单元阵列、字线选择单元、位线选择单元、电压泵以及控制单元，其中，所述控制单元分别与所述存储单元阵列、字线选择单元、位线选择单元以及电压泵相连接，所述电压泵与所述存储单元阵列连接，还包括：温度监测器，所述温度监测器，与所述控制单元相连，用于监测非易失性存储器所处环境的温度，并向所述控制单元传输所处环境的温度信息。利用该非易失性存储器，实现了对非易失性存储器工作所需电压的实时调整，由此在不影响非易失性存储器工作准确性的同时缩短了工作时间，进而达到了提高非易失性存储器的稳定性和可靠性的目的。
28. 104050999 一种为浮栅存储器提供正负高压的字线驱动方法
CN
28.12.2016
G11C 8/08 Loading...
G11C 8/08
Loading...
102013000076727
北京兆易创新科技股份有限公司
胡洪
G11C 8/08
Loading...
本发明公开了一种为浮栅存储器提供正负高压的字线驱动装置及其方法，装置包括：P型晶体管、第一N型晶体管、第二N型晶体管；所述P型晶体管的栅端、所述第一N型晶体管的栅端和用于输入电压的第一输入端口连接在一起，所述P型晶体管的源端与用于输入电压的第二输入端口连接，所述第一N型晶体管的漏端与用于输入电压的第五输入端口连接，所述第二N型晶体管的漏端与用于输入电压的第三输入端口连接，所述第二N型晶体管的栅端与用于输入电压的第四输入端口连接，所述P型晶体管的漏端、所述第一N型晶体管的源端、第二N型晶体管的源端和用于输出电压的字线输出端口连接在一起。本发明能减弱FN擦除效应，能提高存储器系统操作的准确性。
29. 103426478 一种快闪存储器的读电路
CN
21.12.2016
G11C 16/26 Loading...
G11C 16/26
Loading...
102012000157501
北京兆易创新科技股份有限公司
王林凯
G11C 16/26
Loading...
本发明公开了一种快闪存储器的读电路，包括：敏感放大器，包括第一、第二输入端，及输出端；切换单元；多个参考单元，各参考单元为浮栅型MOS存储器件；控制单元，用于指示所述切换单元从所述多个参考单元中选中一个参考单元；当该选中的参考单元的工作状态满足预定条件时，指示所述切换单元选中其它的参考单元；所述切换单元用于将所选中的参考单元的漏极连接到所述敏感放大器的第一输入端上。本发明能够增加快闪存储器多次读写后的可靠性。
30. 103778065 一种闪速存储器及其进行坏块管理的方法
CN
21.12.2016
G06F 12/02 Loading...
G06F 12/02
Loading...
102012000414610
北京兆易创新科技股份有限公司
苏志强
G06F 12/02
Loading...
本发明公开了一种在闪速存储器及其进行坏块管理的方法，涉及NANDFlash存储器技术领域。本发明公开的闪速存储器包括：坏块检测模块，对用户发起的访问操作对应的块地址进行检测，判断该块是否为坏块；坏块地址表存储模块，存储所述坏块检测模块判断出的坏块的块地址；块地址映射模块，收到用户发起的访问操作时，从所述坏块地址表存储模块中查询该访问操作对应的逻辑地址中的块地址是否为坏块的块地址，若是，则将所述访问操作对应的逻辑地址中的块地址映射到好块的块地址上，再发送给闪速存储器内部进行地址译码。本发明还公开了一种闪速存储器进行坏块管理的方法。本申请技术方案提高了系统可靠性，更解决了SPI NAND Flash应用的瓶颈。
31. 103580698 码元数据的ECC译码方法和装置
CN
21.12.2016
H03M 13/09 Loading...
H03M 13/09
Loading...
102012000273802
北京兆易创新科技股份有限公司
刘会娟
H03M 13/09
Loading...
本发明提供了一种码元数据的ECC译码方法和装置。其中，码元数据的ECC译码方法包括：读取码元数据，得到多个码元片段；分别计算多个码元片段中各个码元片段的伴随式；分别判断计算出的伴随式中的元素是否均为零；对元素不均为零的伴随式对应的码元片段进行纠错；以及对元素均为零的伴随式对应的码元片段不再进行纠错。通过本发明，解决了现有技术中ECC译码方法由于译码工作量大而造成译码时间浪费的问题，进而达到了缩短译码时间，提高译码效率的效果。
32. 103678164 一种存储器级联方法和装置
CN
21.12.2016
G06F 12/06 Loading...
G06F 12/06
Loading...
102012000362903
北京兆易创新科技股份有限公司
苏志强
G06F 12/06
Loading...
本发明公开了一种存储器级联方法和装置，以解决现有技术开发大容量存储器增加存储器成本也延长设计周期的问题。所述方法包括：根据各子存储器的容量和各子存储器级联后构成的大存储器的容量，确定各子存储器的级别；分别连接各子存储器的地址总线和数据总线；根据各子存储器的容量和级别生成各自的译码控制信号；向各子存储器发送各自的译码控制信号，完成存储器级联；所述译码控制信号标识各子存储器的原地址范围在大存储器中的新地址范围。通过发送译码控制信号将现有的小容量存储器的地址范围标识为大容量存储器的地址范围，将小容量存储器级联成大容量存储器，不需要新开发大容量存储器的掩模版，节省大存储器成本，缩短大存储器的设计周期。
33. 205827924 一种非易失性存储器的数据读取装置
CN
21.12.2016
G11C 16/26 Loading...
G11C 16/26
Loading...
202016000768705
北京兆易创新科技股份有限公司
薛子恒
G11C 16/26
Loading...
本实用新型公开了一种非易失性存储器的数据读取装置。该装置包括：读取比较器，用于根据接收到的读取请求，将存储单元的单元电压与读取参考电压进行比较，并输出读取结果；校验比较器，用于将存储单元的单元电压与校验参考电压进行比较，并输出校验结果；偏移地址记录单元，用于根据读取结果和校验结果确定存储单元为偏移存储单元，则记录偏移存储单元的偏移单元地址；编程单元，用于如果接收到的读取请求命中偏移单元地址时，对偏移存储单元进行编程操作。本实用新型可减少非易失性存储器读操作过程中的误读，提高可靠性。
34. 103578536 快闪存储器及其参考单元的确定方法
CN
21.12.2016
G11C 16/06 Loading...
G11C 16/06
Loading...
102012000283442
北京兆易创新科技股份有限公司
胡洪
G11C 16/06
Loading...
本发明公开了一种快闪存储器及其参考单元的确定方法。其中，快闪存储器包括：存储单元；多个参考单元；第一切换单元，第一切换单元与多个参考单元均相连接；比较单元，比较单元的第一输入端与存储单元相连接，比较单元的第二输入端通过第一切换单元与第一参考单元相连接；以及控制单元，与第一参考单元和第一切换单元均相连接，用于在第一参考单元的运行周期数大于或等于预设次数时，通过第一切换单元控制比较单元的第二输入端与第一参考单元断开连接，并控制比较单元的第二输入端与第二参考单元相连接。通过本发明，解决了现有技术中快闪存储器容易出现参考电流漂移的问题，进而达到了增加快闪存储器多次读写下的可靠性的效果。
35. 103811066 非易失存储器的擦除方法及系统
CN
21.12.2016
G11C 16/14 Loading...
G11C 16/14
Loading...
102012000460971
北京兆易创新科技股份有限公司
苏志强
G11C 16/14
Loading...
本发明提供了一种非易失存储器的擦除方法，包括：接收擦除操作指令；判断待擦除的存储单元的阈值电压是否正常，若是，则对所有待擦除的存储单元进行正常预编程操作，反之，则对阈值电压不正常的存储单元进行初始预编程操作，直到所有待擦除的存储单元的阈值电压正常后，对所有待擦除的存储单元进行正常预编程操作，初始预编程操作的编程电压小于正常预编程操作的编程电压；对预编程后的存储单元进行擦除操作；验证擦除操作后是否存在过擦除存储单元，若是，则修复存储单元，反之，则结束操作。本发明还提供了一种实现前述方法的非易失存储的擦除系统。本发明的非易失存储器的擦除方法及系统，能够避免因为异常掉电而有可能造成漏电流。
36. 106208678 一种电荷泵及存储器
CN
07.12.2016
H02M 3/07 Loading...
H02M 3/07
Loading...
102016000556219
合肥格易集成电路有限公司
胡俊
H02M 3/07
Loading...
本发明提供一种电荷泵及存储器，电荷泵包括至少两组电荷泵电路，电荷泵电路包括初始级电路和与初始级电路相连的输出级电路，初始级电路包括第一NMOS管，源端和栅端分别与电源相连，漏端作为输出端；输出级电路包括：第一电容器的一端和第二电容器的一端分别与第一时钟信号提供端或第二时钟信号提供端相连；第二NMOS管，源端分别与前级电路的输出端和第一电容器的另一端相连，栅端与第二电容器的另一端相连，源端作为输入端，漏端作为输出端；第三NMOS管，源端与第二NMOS管的源端相连，栅端与另一电荷泵电路中输出级电路的输入端相连，漏端与第二电容器的另一端相连。本发明有效减小了电压传输损失，极大提高了电荷泵的效率。
37. 106208965 一种晶体振荡器
CN
07.12.2016
H03B 5/04 Loading...
H03B 5/04
Loading...
102016000556227
合肥格易集成电路有限公司
胡俊
H03B 5/04
Loading...
本发明提供一种晶体振荡器，包括分别与预设电源相连的等效反相放大器偏置电路和至少一个反相器，晶体振荡器还包括：预设偏置电压提供端；第一PMOS管，栅极与预设偏置电压提供端相连，源极与预设电源相连；第一NMOS管，漏极与第一PMOS管的漏极相连，第一NMOS管的漏极与第一PMOS管的漏极之间具有节点，节点与等效反相放大器偏置电路的输入端相连，第一NMOS管的源极接地；当晶体振荡器与预设无源晶体相连时，第一NMOS管的栅极与预设无源晶体的输入引脚相连，节点和等效反相放大器偏置电路的输入端分别与预设无源晶体的输出引脚相连。本发明可以有效降低晶体振荡器的功耗，并同时极大提高晶体振荡器的抗干扰能力。
38. 106205660 非易失性存储器时钟频率的调节方法及非易失性存储器
CN
07.12.2016
G11C 7/04 Loading...
G11C 7/04
Loading...
102016000565525
北京兆易创新科技股份有限公司
薛子恒
G11C 7/04
Loading...
本发明公开了非易失性存储器时钟频率的调节方法及非易失性存储器。该调节方法由本发明实施例提供的非易失性存储器执行，包括：控制器接收由温度监测器传输的当前温度信息；控制器基于所述当前温度信息确定振荡器对应的预设周期时长；控制器基于所述预设周期时长调控所述振荡器产生时钟信号的时钟频率的目的。利用该调节方法，能够实现非易失性存储器的时钟频率随当前环境温度的变化而自动调节，由此保证非易失性存储器在不同环境温度下都能正常工作，从而具有良好的工作效率，进而增强了非易失性存储器在工作中的可靠性和稳定性。
39. 106205721 一种存储单元的编程方法
CN
07.12.2016
G11C 16/34 Loading...
G11C 16/34
Loading...
102016000529819
北京兆易创新科技股份有限公司
潘荣华
G11C 16/34
Loading...
本发明公开了一种存储单元的编程方法，该方法包括：根据编程指令对当前编程地址对应的存储单元进行编程操作；对所述存储单元进行编程校验，检验所述存储单元的当前状态是否为已经编程成功，若是，则结束当前编程操作，否则增大编程电压的脉冲宽度，并返回执行所述对当前编程地址对应的存储单元进行的编程操作，直至编程成功。本发明实施例提供的一种存储单元的编程方法，当一个存储单元经过第一次编程操作没有编程成功时，再对其进行编程时通过随着编程次数的增加不断增大编程电压的脉冲宽度，实现了对存储单元的快速编程，提高了编程速度。
40. 106205732 一种Multi‑plane结构非易失性存储器的列修复方法和装置
CN
07.12.2016
G11C 29/44 Loading...
G11C 29/44
Loading...
102016000548140
北京兆易创新科技股份有限公司
潘荣华
G11C 29/44
Loading...
本发明提供了一种Multi‑plane结构非易失性存储器的列修复方法和装置，其中，所述方法包括：是否需要修复判断步骤，对Multi‑plane结构非易失性存储器的每一个plane在一个page内同时读取1byte数据进行检查,将检查结果进行比对，判断所读取的该byte数据的每列数据是否完全正确，如有不正确的列数据，则需要对其进行修复；修复步骤，对不正确的列数据所在的一个plane内进行修复，让列数据比对正确的plane等待，修复完成后再进行后续的步骤；遍历步骤，修复步骤完成后，对每一个plane遍历每一个byte，进行检查，如有不正确的列数据对其所在的列进行修复，直到完成此page内所有byte数据的遍历。本发明在现有对列修复技术基础上通过使用同一状态机来同时实现Multi‑plane结构非易失性存储器的每一个plane的列修复，有效地提高了修复效率。
41. 106205722 一种非易失性存储器的恢复方法和装置
CN
07.12.2016
G11C 16/34 Loading...
G11C 16/34
Loading...
102016000532535
北京兆易创新科技股份有限公司
薛子恒
G11C 16/34
Loading...
本发明公开了一种非易失性存储器的恢复方法和装置。该方法包括：根据数据恢复指令确定待恢复存储单元的起始地址和待恢复范围；根据所述起始地址在所述非易失性存储器中确定待处理的当前存储单元；对所述当前存储单元进行数据校验；如果校验失败则对所述当前存储单元进行数据恢复并按照设定顺序更新当前地址，如果校验成功则按照设定顺序更新当前地址；将当前地址对应的存储单元确定为当前存储单元，并返回执行所述数据校验的操作，直到遍历完整个待恢复范围内的存储单元。本发明公开的技术方案可以提高存储单元的数据保持力，进而提高非易失性存储器的可靠性。
42. 106205733 一种Multi‑plane结构非易失性存储器的块修复方法和装置
CN
07.12.2016
G11C 29/44 Loading...
G11C 29/44
Loading...
102016000548152
北京兆易创新科技股份有限公司
潘荣华
G11C 29/44
Loading...
本发明提供了一种Multi‑plane结构非易失性存储器的块修复方法和装置，其中，所述方法包括是否需要修复判断步骤：对Multi‑plane结构非易失性存储器的每一个plane内各自选择一个块同时进行摖除操作，判断每一个plane内所擦除的块是否都成功，如果有擦除不成功的块，则需要对其进行修复；修复步骤：对所述擦除不成功的块所在的每一个plane同时进行修复操作，让擦除块成功的其它个plane等待，遍历步骤：所述修复步骤完成后，对所述每一个plane遍历每一个块，重复所述是否需要修复判断步骤的操作并进行修复，直到完成块的遍历。本发明在现有的对块修复技术基础上通过使用同一状态机来同时实现Multi‑plane结构非易失性存储器的每一个plane的块修复，有效地提高了Multi‑plane结构非易失性存储器的块修复效率。
43. 106158613 一种提高浮栅器件电子保持性的方法及浮栅结构
CN
23.11.2016
H01L 21/28 Loading...
H01L 21/28
Loading...
102015000177041
上海格易电子有限公司
刘钊
H01L 21/28
Loading...
本发明提供了一种提高浮栅器件电子保持性的方法及浮栅结构，其中方法包括：提供形成有浮栅的半导体结构，其中，浮栅两边与半导体结构中的浅槽隔离氧化物接触，浮栅的上表面和浅槽隔离氧化物的上表面齐平，刻蚀部分厚度浅槽隔离氧化物；将浮栅的边缘尖角圆角化；在浮栅的边缘尖角圆角化之后的半导体结构上形成绝缘层；在绝缘层上形成控制栅。本发明通过将浮栅的边缘尖角圆角化，形成具有圆弧形边缘的浮栅，由此降低了浮栅和控制栅边缘处电场强度的集中程度，使得浮栅中的电子不易从浮栅边缘处漏出，提高了浮栅器件的电子保持性。
44. 106158034 一种存储单元的擦除方法
CN
23.11.2016
G11C 16/14 Loading...
G11C 16/14
Loading...
102016000528280
北京兆易创新科技股份有限公司
薛子恒
G11C 16/14
Loading...
本发明公开了一种存储单元的擦除方法，该方法包括：首先对当前擦除块内当前字线地址对应的存储单元进行擦除校验，然后判断所述擦除校验是否通过，并进行标记，并判断所述当前字线地址是否为当前擦除块内最后的字线地址，若不是则对当前字线地址累加，对当前擦除块内其它的字线地址进行上述擦除校验操作，若是当前擦除块内最后的字线地址，则结束擦除校验操作，对没有通过所述擦除校验的字线地址对应的存储单元进行擦除操作，然后再将没有通过所述擦除校验的存储单元对应的字线地址依次更新为当前字线地址，并重复执行擦除校验操作，直至当前擦除块内所有的存储单元通过擦除校验。提高了擦除速度，节约了擦除时间。
45. 106136881 一种电水壶及其使用方法
CN
23.11.2016
A47J 27/21 Loading...
A47J 27/21
Loading...
102016000654098
北京兆易创新科技股份有限公司
王景华
A47J 27/21
Loading...
本发明实施例提供了一种电水壶及其使用方法，所述电水壶包括：显示单元、水位检测单元、水温检测单元、室温检测单元、电路功率检测单元、以及控制系统单元，其中，所述控制系统单元，用于依据所述水位检测单元测得的水位高度和所述电水壶的横截面积、所述水温检测单元测得的初始水温、所述室温检测单元测得的室温、以及所述电路功率检测单元测得的电路电压和电流，计算得到将所述电水壶内水烧至目标温度所需的剩余时间，所述显示单元，用于显示所述剩余时间。本发明实施例提供的电水壶，可以在显示屏上显示将水烧至目标温度所需剩余时间，避免了频繁查看电水壶或错过水开时间造成的资源浪费，节约了用户的操作成本，提高了电水壶的使用效率。
46. 106158041 一种列再次修复方法和装置
CN
23.11.2016
G11C 16/34 Loading...
G11C 16/34
Loading...
102016000548033
北京兆易创新科技股份有限公司
潘荣华
G11C 16/34
Loading...
本发明提供了一种列再次修复方法和装置，其中，所述方法包括：检测步骤，检测主存储阵列中的当前列是否正常，还包括：当前列是否之前做过修复判断步骤，当当前列为坏列时，判断当前列是否之前做过修复；映射关系切断步骤，对做过修复的当前列，则将对应的冗余列中之前替换列的映射关系切断；寻找可用替换资源步骤，找到新的修复资源做替换，选择一个可用且未被占用的列作为替换列；替换步骤，将所述替换列对应的用于指示其是否已经被占用的信息设置为已被占用；并将所述当前列的地址信息写入到所述替换列对应的锁存器中。本发明在对主存储阵列多次检测列坏掉时可以方便地对及时发现的坏掉替换列继续做替换，从而提高修复的可靠性和芯片良率。
47. 106098103 一种非易失性存储器中坏点单元的替换方法
CN
09.11.2016
G11C 29/00 Loading...
G11C 29/00
Loading...
201610390857.8
北京兆易创新科技股份有限公司
刘奎伟
G11C 29/00
Loading...
本发明实施例公开了一种非易失性存储器的坏点单元的替换方法，该替换方法包括：在检测到完成待擦除块的擦除操作后，确定非易失存储器中其他未进行擦除操作的存储块；如果所述非易失性存储器中存在可替换单元，则对所述存储块中的存储单元进行坏点检测；如果所述存储块中存在坏点单元，则将所述坏点单元替换为所述可替换单元，并形成替换信息。利用该替换方法，能够在对待擦除块进行擦除操作后检测非易失性存储器其他存储块中是否存在坏点单元，并在检测出坏点单元后进行坏点单元替换，由此避免坏点单元对非易失性存储器工作性能的影响，提高产品性能的同时还延长了非易失性存储器的使用寿命。
48. 106100633 一种晶体振荡器驱动电路
CN
09.11.2016
H03L 3/00 Loading...
H03L 3/00
Loading...
201610657864.X
北京兆易创新科技股份有限公司
刘三林
H03L 3/00
Loading...
本发明实施例公开了一种晶体振荡器驱动电路，所述电路包括：偏置电流产生单元、电阻单元和电流可配置放大器单元；其中，偏置电流产生单元，分别与所述电阻单元和所述电流可配置放大器单元相连，用于给所述电阻单元和电流可配置放大器单元提供工作电流；电阻单元，与所述电流可配置放大器单元相连，用于给所述电流可配置放大器单元建立直流工作点；电流可配置放大器单元，分别与晶体振荡器的输入端和输出端相连，用于在直流工作点的控制下对工作电流进行放大，以驱动晶体振荡器起振，实现了降低驱动电路的功耗，减小驱动电路所占的面积，并提高驱动电路的适用范围的目的。
49. 106067806 一种缓冲电路
CN
02.11.2016
H03K 19/0185 Loading...
H03K 19/0185
Loading...
102016000398655
合肥格易集成电路有限公司
方海彬
H03K 19/0185
Loading...
本发明实施例提供了一种缓冲电路，所述缓冲器电路包括第一级电路及第二级电路；其中，所述第二级电路包括：第一电容单元，第一电阻单元，第二电阻单元，输入端，输出信号端，第一P型场效应晶体管单元；其中，所述第一电容单元的一端连接所述输入端，另一端连接所述第一电阻单元的一端；所述第一电阻单元的另一端分别连接所述第一级电路的输出端、所述第一P型场效应管单元的栅极；所述第一P型场效应管单元的源极连接所述输入端、漏极连接所述输出信号端；所述第二电阻单元的一端连接至所述输出信号端，另一端接地。本发明实施例可以带来更大的带宽，进而提高缓冲电路的环路响应速度。
50. 103811071 一种高可靠性NAND Flash的读取方法及其系统
CN
19.10.2016
G11C 16/26 Loading...
G11C 16/26
Loading...
102012000460852
北京兆易创新科技股份有限公司
朱一明
G11C 16/26
Loading...
本发明涉及数据存储技术领域，公开了一种高可靠性NAND Flash的读取方法及其系统，方法包括：在外围电路中存储N个放电时间，所述N个放电时间按大小排列形成N+1个放电时间区间，在外围电路中分别存储各放电时间区间的统计次数，N为大于1的奇数；当接到读取命令时,依次在放电计时达到N个放电时间时读取页，获取N份读取结果；依据所述读取结果，对所述N+1个放电时间区间的统计次数进行分析，当满足预设调整条件时，对所述N个放电时间或所述N+1个放电时间区间的统计次数进行调整。本发明采用多次读取的方式，暂存每次读取的结果进行比较，配合ECC校验，可有效减少大规模读取中错误读取的概率，提高读取操作的准确性。
51. 106024063 一种非易失性存储器的数据读取装置及方法
CN
12.10.2016
G11C 16/26 Loading...
G11C 16/26
Loading...
102016000575414
北京兆易创新科技股份有限公司
薛子恒
G11C 16/26
Loading...
本发明公开了一种非易失性存储器的数据读取装置及方法。该装置包括：读取比较器，用于根据接收到的读取请求，将存储单元的单元电压与读取参考电压进行比较，并输出读取结果；校验比较器，用于将存储单元的单元电压与校验参考电压进行比较，并输出校验结果；偏移地址记录单元，用于根据读取结果和校验结果确定存储单元为偏移存储单元，则记录偏移存储单元的偏移单元地址；编程单元，用于如果接收到的读取请求命中偏移单元地址时，对偏移存储单元进行编程操作。本发明可减少非易失性存储器读操作过程中的误读，提高可靠性。
52. 106024062 一种非易失性存储器的数据读取装置及方法
CN
12.10.2016
G11C 16/26 Loading...
G11C 16/26
Loading...
102016000574374
北京兆易创新科技股份有限公司
薛子恒
G11C 16/26
Loading...
本发明公开了一种非易失性存储器的数据读取装置及方法。该装置包括：读取比较器，用于根据接收到的读取请求，将存储单元的单元电压与读取参考电压进行比较，并输出读取结果；校验比较器，用于将存储单元的单元电压与校验参考电压进行比较，并输出校验结果；其中，所述校验参考电压大于所述读取参考电压；偏移地址记录单元，用于根据读取结果和校验结果，在确定单元电压低于设定门限值时，确定存储单元为偏移存储单元，则记录偏移存储单元的偏移单元地址；读取纠正单元，用于如果接收到的读取请求命中偏移单元地址时，确定对偏移存储单元的读取结果为设定值，并抑制读取比较器的输出。本发明可减少非易失性存储器读操作中的误读，提高可靠性。
53. 105977141 一种自对准双重图形化的方法
CN
28.09.2016
H01L 21/033 Loading...
H01L 21/033
Loading...
201610305005.4
上海格易电子有限公司
罗啸
H01L 21/033
Loading...
本发明公开了一种自对准双重图形化的方法。该方法包括：提供待刻蚀材料层，在待刻蚀材料层上依次形成牺牲层、牺牲层保护层和光刻胶层；对光刻胶层进行曝光显影，形成光刻胶层图案，刻蚀牺牲层保护层和牺牲层形成牺牲层保护层图案和第一牺牲层图案；去除光刻胶层图案露出牺牲层保护层图案；刻蚀第一牺牲层图案形成第二牺牲层图案；去除牺牲层保护层图案，露出第二牺牲层图案；在待刻蚀材料层和第二牺牲层图案表面形成掩膜层；对掩膜层进行回刻蚀，形成侧墙；去除第二牺牲层图案；以侧墙作为掩膜，对待刻蚀材料层进行刻蚀。本发明提供的技术方案实现了改善侧墙的形貌，并以此侧墙为掩膜刻蚀待刻蚀材料层，消除了奇偶效应，降低工艺控制难度。
54. 105976867 一种存储单元的擦除方法
CN
28.09.2016
G11C 16/16 Loading...
G11C 16/16
Loading...
201610529412.3
北京兆易创新科技股份有限公司
潘荣华
G11C 16/16
Loading...
本发明公开了一种存储单元的擦除方法，该方法包括：根据擦除指令对当前擦除块地址对应的多个存储单元进行擦除操作；对所述擦除块地址对应的每一个存储单元进行擦除校验，检验所述每一个存储单元的当前状态是否为已经擦除成功，若是，则结束当前擦除操作，否则增大擦除电压的脉冲宽度，并返回执行所述对当前擦除块地址对应的多个存储单元进行的擦除操作，直至所述擦除块地址对应的每一个存储单元擦除成功。本发明实施例提供的存储单元的擦除方法，通过随着擦除次数的增加不断增大擦除电压的脉冲宽度，实现了对存储单元的快速擦除，提高了擦除速度。
55. 105976866 二进制数据序列的编码方法、存储装置和电子设备
CN
28.09.2016
G11C 16/10 Loading...
G11C 16/10
Loading...
201610252389.8
清华大学
肖化鹏
G11C 16/10
Loading...
二进制数据序列的编码方法、存储装置和电子设备。在所述编码方法中，所述二进制数据序列包括n位数据，n为大于1的整数，其中在所述n位数据中包括m个逻辑“0”数据，0≤m≤n，m为整数，当m＝0时，所述二进制数据序列被编码为0；当m＝1时，该二进制数据序列编码为1～C(n,1)之间的数值；当1＜m＜n时，该二进制数据序列编码为在之间的数值；当m＝n时，所述二进制数据序列被编码为2n‑1。所述存储装置的缓存电路中存储的数据采用上述编码方法。
56. 104750149 一种低压差线性稳压器
CN
28.09.2016
G05F 1/56 Loading...
G05F 1/56
Loading...
102013000752967
北京兆易创新科技股份有限公司
胡龙山
G05F 1/56
Loading...
本发明提供了一种低压差线性稳压器，包括：误差放大器，其反向输入端与参考电压端相连，其同相输入端与反馈电压端相连；补偿场效应管，其栅极接所述误差放大器的输出端，漏极接输入电源；补偿电容，其一端接所述补偿场效应管的源极，另一端接所述误差放大器的输出端；串接的调零电阻和调零电容，构成带调零电阻的米勒补偿部分，该米勒补偿部分的一端接所述误差放大器的输出端，另一端接电压输出端；功率管，其栅极接所述误差放大器的输出端，源极接电压输出端，漏极接输入电源；串接的第一电阻和第二电阻构成电阻分压网络，该电阻分压网络的一端接电压输出端，另一端接地，中间接所述反馈电压端。本发明能够增强大负载电流时输出电压的稳定性。
57. 105957554 一种非易失性存储器的擦除方法及非易失性存储器
CN
21.09.2016
G11C 16/34 Loading...
G11C 16/34
Loading...
201610306105.9
北京兆易创新科技股份有限公司
薛子恒
G11C 16/34
Loading...
本发明公开了一种非易失性存储器的擦除方法及非易失性存储器，其中，该擦除方法包括：控制单元接收由温度监测器传输的当前温度信息；控制单元基于所述当前温度信息确定所述待擦除块的当前擦除电压；控制单元基于所述当前擦除电压对所述待擦除块进行擦除操作。利用该擦除方法，能够基于外界温度信息实时调节待擦除块的擦除电压，在保证擦除操作正确性的同时，缩短擦除时间，降低无效擦除损耗，进而达到提高非易失性存储器擦除效率，以及提高非易失性存储器的稳定性和可靠性保持的目的。
58. 105958817 一种电荷泵电路
CN
21.09.2016
H02M 3/07 Loading...
H02M 3/07
Loading...
201610409335.8
北京兆易创新科技股份有限公司
张现聚
H02M 3/07
Loading...
本发明实施例公开了一种电荷泵电路，所述电路包括：电荷泵单元，用于每个周期在时钟信号和使能信号的控制下工作或停止，以输出电压；电压检测单元，用于根据所述电荷泵单元的输出端电压与目标电压值的比较值输出下一周期的使能信号到电荷泵控制单元；至少两个电荷泵控制单元，与至少两个电荷泵电路一一对应，用于在下一周期的使能信号为高电平，当前周期和下一周期的输入时钟信号为相同电平时，产生高电平使能信号，否则产生低电平使能信号到对应的电荷泵电路的使能端，进而控制电荷泵电路的工作与停止，实现了控制同时启动开始工作的电荷泵电路的数量，从而达到了减小输出电压波动以及输入电源噪声的目的。
59. 103811072 一种高可靠性NAND Flash的读取方法及其系统
CN
07.09.2016
G11C 16/26 Loading...
G11C 16/26
Loading...
102012000461395
北京兆易创新科技股份有限公司
朱一明
G11C 16/26
Loading...
本发明涉及数据存储技术领域，公开了一种高可靠性NAND Flash的读取方法及其系统，方法包括：在NAND Flash的外围电路中存储N个读取电压，所述N个读取电压按大小排列形成N+1个电压区间，在外围电路中分别存储各电压区间的统计次数，N为大于1的奇数；当接到读取命令时，分别用所述N个读取电压读取该页中各存储单元的存储状态，获取N份读取结果；依次确定各存储单元的存储状态和所处的电压区间，确定该页的读取结果，以及，对所述N个读取电压进行调整。本发明采用多次读取的方式，暂存每次读取的结果进行比较，配合ECC校验，可有效减少大规模读取中错误读取的概率，提高读取操作的准确性。
60. 105913875 控制电路、存储装置及操作方法
CN
31.08.2016
G11C 16/34 Loading...
G11C 16/34
Loading...
102016000200572
清华大学
肖化鹏
G11C 16/34
Loading...
控制电路、存储装置及操作方法。该控制电路，包括：电源；第一节点；第二节点；第三节点；第四节点；钳位单元；充电单元；隔断单元；连接单元；上拉单元，其中，第一节点耦接到钳位单元的一端；钳位单元的另一端耦接到充电单元，钳位单元配置为根据施加至其控制端的钳位电压而导通或截止；充电单元一端耦接在钳位单元的另一端和第二节点之间；隔断单元耦接在第一节点和第二节点之间，隔断单元根据第三节点的电压而导通或截止；连接单元配置为响应于第四节点的电压为第二电压而将第二节点的电压设置为第一电压；上拉单元配置为响应于第四节点的电压为第一电压而将第二节点的电压设置为电源电压。
61. 105913874 一种电压检测电路和FLASH存储器
CN
31.08.2016
G11C 16/30 Loading...
G11C 16/30
Loading...
102016000256931
合肥格易集成电路有限公司
胡俊
G11C 16/30
Loading...
本发明提供一种电压检测电路和FLASH存储器，电路包括：第一电阻模块，一端与电荷泵电路输出端相连；第二电阻模块，一端与第一电阻模块另一端相连，另一端接地；第一电容模块，由至少一个平板电容构成，各平板电容浮栅与电荷泵电路输出端相连；第二电容模块，由至少一个平板电容构成，各平板电容浮栅接地；比较器，第一输入端与第一电阻模块另一端、第二电阻模块一端、第一电容模块中各平板电容控制栅、第二电容模块中各平板电容控制栅相连，第二输入端与预设参考电压提供端相连，输出端与电荷泵电路控制端相连，当比较器第一输入端电压大于或等于预设参考电压时，关闭电荷泵电路。本发明检测结果精度高，版图面积小，响应速度快。
62. 205541960 一种与非型闪存中坏列的处理装置及与非型闪存
CN
31.08.2016
G11C 29/24 Loading...
G11C 29/24
Loading...
201521138836.4
北京兆易创新科技股份有限公司
刘会娟
G11C 29/24
Loading...
本实用新型实施例公开了一种与非型闪存中坏列的处理装置及与非型闪存，所述装置包括：坏列扫描模块，用于扫描所述与非型闪存的存储区块，并扫描出所述存储区块中的坏列；坏列个数统计模块，用于通过所述存储区块中的冗余列替换所述坏列并将所述坏列的地址记录在与该冗余列对应的标记锁存器中，记录所述坏列个数；错误数据个数获取模块，用于扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数，根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数。本实用新型实施例中仅需要至少一个标记锁存器用于记录坏列信息，可以大大减少标记锁存器占用的面积，也降低与非型闪存排版布局的难度。
63. 205541959 一种字线驱动电路
CN
31.08.2016
G11C 16/08 Loading...
G11C 16/08
Loading...
201620330306.8
北京兆易创新科技股份有限公司
陈晓璐
G11C 16/08
Loading...
本实用新型公开了一种字线驱动电路，包括电压调节器、地址译码电路和末端驱动电路；地址译码电路的信号输入端与地址总线连接；地址译码电路的电源信号输入端与外部的电源连接，地址译码电路的信号输出端与末端驱动电路的信号输入端连接，用于当施加外部的电源输入固定电压时，对地址信号进行译码，并输出控制信号以驱动所述末端驱动电路；所述电压调节器的输入端与外部的电源连接，所述电压调节器的输出端与所述末端驱动电路的电源信号输入端连接，用于将输入的固定电压进行调节，以改变施加到所述末端驱动电路的电压；所述末端驱动电路的信号输出端与存储单元连接，用于驱动所述存储单元的字线。本实用新型能够降低功耗，且降低充放电的时间。
64. 105896962 一种电荷泵控制电路
CN
24.08.2016
H02M 3/07 Loading...
H02M 3/07
Loading...
102016000407309
北京兆易创新科技股份有限公司
张现聚
H02M 3/07
Loading...
本发明实施例公开了一种电荷泵控制电路，所述电路包括：电荷泵单元，电压检测单元和电荷泵控制单元，电压检测单元的输入端与电荷泵单元的输出端相连，用于检测所述电荷泵单元的输出端电压是否达到目标电压值，如果是则输出第一标志信号到电荷泵控制单元，否则输出第二标志信号到电荷泵控制单元；电荷泵控制单元的输入端与电压检测单元的输出端相连，在第一标志信号的控制下产生使设定电荷泵电路工作的使能信号，以控制设定电荷泵电路工作以维持目标电压值，或者在第二标志信号的控制下产生使所有电荷泵电路工作的使能信号，以控制所有电荷泵电路工作以共同产生目标电压，以达到减小输出电压波动的目的。
65. 105895159 一种电压检测电路和FLASH存储器
CN
24.08.2016
G11C 16/30 Loading...
G11C 16/30
Loading...
102016000249064
北京兆易创新科技股份有限公司
陈晓璐
G11C 16/30
Loading...
本发明实施例提供一种电压检测电路和FLASH存储器，电压检测电路包括：第一电容模块，第一电容模块由至少一个平板电容构成，第一电容模块中各平板电容对应的浮栅分别与电荷泵电路的输出端相连；第二电容模块，第二电容模块由至少一个平板电容构成，第二电容模块中各平板电容对应的浮栅分别接地；比较器，比较器的第一输入端分别与第一电容模块中各平板电容对应的控制栅、第二电容模块中各平板电容对应的控制栅相连，比较器的第二输入端与预设参考电压的提供端相连，比较器的输出端与电荷泵电路的控制端相连，当比较器的第一输入端电压大于或等于预设参考电压时，比较器关闭电荷泵电路。本发明实施例的电压检测电路可以获得更准确的检测结果。
66. 103580700 码字多项式的伴随式求解及ECC解码的电路和方法
CN
17.08.2016
H03M 13/15 Loading...
H03M 13/15
Loading...
102012000276155
北京兆易创新科技股份有限公司
刘会娟
H03M 13/15
Loading...
本发明公开了一种码字多项式的伴随式求解及ECC解码的电路和方法。其中，码字多项式的伴随式求解电路包括：第一触发器；第一乘法单元，输入端与第一触发器的输出端相连接，输出端与第一触发器的输入端相连接；第二乘法单元，第一输入端连接至第一乘法单元与第一触发器之间，第二输入端用于分别接收第一码字多项式和第二码字多项式的系数；加法器，第一输入端与第二乘法单元的输出端相连接；以及第二触发器，输入端与加法器的输出端相连接，输出端与加法器的第二输入端相连接。通过本发明，解决了现有技术中码字多项式的伴随式求解电路面积较大的问题，进而达到了简化码字多项式的伴随式求解电路、减小求解电路面积的效果。
67. 105870068 存储装置及其制造方法
CN
17.08.2016
H01L 21/8247 Loading...
H01L 21/8247
Loading...
201610232398.0
清华大学
王博
H01L 21/8247
Loading...
一种存储装置及其制造方法。该方法包括：在衬底上交替堆叠多个隔离层和多个牺牲层；图案化多个隔离层和所述多个牺牲层以形成开口；在开口中形成下选通管的沟道；在开口中且在下选通管的沟道上形成多个存储单元的存储复合层和沟道层；在开口中且在多个存储单元的存储复合层和沟道层上形成上选通管的沟道；去除多个牺牲层以形成第一凹部、多个第二凹部以及第三凹部；在第一凹部中形成下选通管的栅绝缘层并且在第三凹部中形成上选通管的栅绝缘层；以及在第一凹部中形成下选通管的栅极，在多个第二凹部中形成多个存储单元的控制栅极，并在第三凹部中形成上选通管的栅极。
68. 104977963 一种无运放低功耗高电源抑制比的带隙基准电路
CN
17.08.2016
G05F 1/56 Loading...
G05F 1/56
Loading...
102015000398432
北京兆易创新科技股份有限公司
邓龙利
G05F 1/56
Loading...
本发明提出一种无运放低功耗高电源抑制比的带隙基准电路。该电路包括正温度系数电路、负温度系数电路和输出电路，其中，输出电路的三个输出分支分别包括串联的两个PMOS管；还包括：偏置电路，偏置电路包括串联的第一偏置PMOS管、第二偏置PMOS管和偏置NMOS管，两个偏置PMOS管与输出电路中的PMOS管并联；第二偏置PMOS管的漏极与偏置NMOS管漏极相连；偏置NMOS管的栅极与正温度系数电路中第零三极管的集电极连接，偏置NMOS管的源极与正温度系数电路中第一三极管的发射极连接；第一三极管的集电极和基极相连。增加了偏置电路，保证正温度系数电路中，三极管集电极的电压保持一致，不会随电源电压的变化使得电路的基准电流变化，提高了输出电压对于电源变化的抑制能力。
69. 104750148 一种低压差线性稳压器
CN
17.08.2016
G05F 1/46 Loading...
G05F 1/46
Loading...
102013000753547
北京兆易创新科技股份有限公司
胡龙山
G05F 1/46
Loading...
本发明提供了一种低压差线性稳压器，包括：第一级误差放大器、第二级误差放大器、主米勒补偿电容、辅助米勒补偿电容、第六PMOS管、调零电阻、调零电容、第一电阻和第二电阻；其中，所述第二级误差放大器包括：第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管和第五NMOS管；所述第一级误差放大器的反向输入端与参考电压端相连，同相输入端与反馈电压端相连；所述主米勒补偿电容的一端接所述第一级误差放大器的输出端，另一端接电压输出端；所述辅助米勒补偿电容串接在所述第五NMOS管的源极和所述电压输出端之间。本发明能够有效降低LDO的过冲，且能够增强LDO的响应速度。
70. 103678187 一种微控制单元及其控制方法
CN
03.08.2016
G06F 13/14 Loading...
G06F 13/14
Loading...
102012000335555
北京兆易创新科技股份有限公司
王景华
G06F 13/14
Loading...
本申请提供了一种微控制单元及其控制方法，其中所述微控制单元包括：处理器核模块，总线矩阵模块以及功能模块，所述总线矩阵模块连接在所述处理器核模块和各功能模块之间，所述处理器核模块通过总线矩阵模块实现对各个功能模块的访问和控制；所述微控制单元还包括：与所述总线矩阵模块相连的地址重映射模块，以及，与所述地址重映射模块相连的配置模块；其中，所述配置模块用于存储预置的配置文件，所述配置文件包括各个功能模块的地址空间分配信息；所述地址重映射模块用于根据所述配置文件针对各个功能模块按照其对应的地址空间分配信息进行地址重映射，本申请可以提高MCU的兼容性，节约开发成本。
71. 103578548 快闪存储器及其参考单元的确定方法
CN
03.08.2016
G11C 16/10 Loading...
G11C 16/10
Loading...
102012000283445
北京兆易创新科技股份有限公司
胡洪
G11C 16/10
Loading...
本发明公开了一种快闪存储器及其参考单元的确定方法。其中，快闪存储器包括：存储单元；第一参考单元；第二参考单元，第二参考单元和第一参考单元为规格参数不同的参考单元；选择单元，选择单元的输入端与第一参考单元和第二参考单元均相连接；比较单元，比较单元的第一输入端与存储单元相连接，比较单元的第二输入端与选择单元的输出端相连接；以及控制单元，与选择单元的控制端相连接，用于接收用户指令，并发送与用户指令相对应的控制指令至选择单元以控制第一参考单元或第二参考单元与比较单元相连接。通过本发明，解决了现有技术中快闪存储器的稳定性差的问题，进而达到了提高快闪存储器稳定性的效果。
72. 105810233 一种低功耗存储器的装置和方法
CN
27.07.2016
G11C 7/22 Loading...
G11C 7/22
Loading...
201410853352.1
北京兆易创新科技股份有限公司
丁冲
G11C 7/22
Loading...
本发明公开了一种低功耗存储器的装置和方法，包括：使能信号连接所述第一非门输入端进行取反，输出端连接第一与非门第一端；地址切换信号连接第一或门第一端，第二或非门输出信号连接至第一或门第二端与地址切换信号相与，输出信号连接至第一与非门第二端；读使能信号连接至第一或非门第一端，延时信号连接至第一或非门第二端，第一或非门输出信号连接至第二或非门第二端，第一与非门输出信号连接至第二或非门第一端，第二或非门输出信号连接至第一或门第二端；第一与非门输出信号连接至第二非门进行取反操作，并取反后信号连接至第三非门再次进行取反操作。本发明有效降低存储器的工作消耗，提高存储器性能。
73. 105810670 一种存储器芯片叠封装置和方法
CN
27.07.2016
H01L 25/065 Loading...
H01L 25/065
Loading...
201410853361.0
北京兆易创新科技股份有限公司
苏志强
H01L 25/065
Loading...
本发明公开了一种芯片叠封装置和方法，其中所述芯片叠封方法包括：将所述内部引线的一端连接所述第一芯片的一端相应引脚；将所述内部引线的另一端连接所述第二芯片的一端对应引脚；将所述外部引线的一端连接所述第一芯片及所述第二芯片对应引脚；将所述外部引线置于所述引线框架中；将所述外部引线的另一端与所述引线框架上针脚相连。本发明使用户可以方便的配置叠封芯片的主从片，同时减少了叠封芯片与引线框架间引线的数量与长度，提高了叠封芯片的稳定性，降低了成本。
74. 105811933 一种提高1Hz时钟精度的校准方法及系统
CN
27.07.2016
H03K 5/135 Loading...
H03K 5/135
Loading...
201410853137.1
北京兆易创新科技股份有限公司
刘洋
H03K 5/135
Loading...
本发明提供了一种提高1Hz时钟精度的校准方法及系统，其中方法包括如下步骤：在校准使能开关打开的情况下，同步分频电路输出窗口信号和窗口长度信号至校准电路；所述校准电路根据所述窗口信号和窗口长度信号进行参考时钟检测或对齐沿检测；所述校准电路在检测到参考时钟或对齐沿后，产生校准复位信号；所述异步分频电路和同步分频电路根据所述校准复位信号进行复位，并由同步分频电路产生1Hz时钟，使其上升沿对齐所述参考时钟的对齐沿。本发明在不增加额外功耗和成本的情况下，通过外接高于晶振精度的参考时钟，大幅提高了1Hz时钟精度。
75. 105808452 微控制单元MCU的数据分级处理方法和系统
CN
27.07.2016
G06F 12/08 Loading...
G06F 12/08
Loading...
201410849532.2
北京兆易创新科技股份有限公司
王南飞
G06F 12/08
Loading...
本发明提供了一种微控制单元MCU的数据分级处理方法和系统，所述的方法包括：在所述MCU运行过程中，当需要从所述非易失性存储器中读取的程序数据时，判断所述程序数据是否在所述第二主存储部分；若所述程序数据在所述第二主存储部分，则从所述第二主存储部分读取所述程序数据；若所述程序数据不在所述第二主存储部分，则判断所述程序数据是否在所述第二辅助存储部分；若所述程序数据在所述第二辅助存储部分，则从所述第二辅助存储部分读取所述程序数据。本发明用以兼顾程序数据读取效率，以及兼顾非易失性存储器可支持的容量。
76. 105810236 一种自适应存储器装置及方法
CN
27.07.2016
G11C 11/4063 Loading...
G11C 11/4063
Loading...
201410853342.8
北京兆易创新科技股份有限公司
丁冲
G11C 11/4063
Loading...
本发明公开了一种自适应存储器装置及方法，其特征在于，包括以下步骤：外界预充电装置分别产生预充电开始信号、场效应管译码信号及虚拟子信号；将预充电开始信号施加于第一反相器的输入端，将所述第一反相器输出信号施加至所述第一场效应管的栅极；将场效应管译码信号施加于所述第二场效应管栅极；将虚拟子线信号施加于所述闪存单元的第二端；将输出信号加至所述第一与非门的第二端，将预充电开始信号施加于所述第一与非门的第一端；输出预充电信号。本发明能够跟随外界工艺、温度及电压的变化调整预充电脉冲，提高存储器在读取过程中的预充电速度，进而提高存储器的读取性能。
77. 105810641 一种NANDFlash的字线制作方法
CN
27.07.2016
H01L 21/8247 Loading...
H01L 21/8247
Loading...
201610304952.1
上海格易电子有限公司
罗啸
H01L 21/8247
Loading...
本发明公开了一种NAND Flash的字线制作方法及存储器，所述方法包括：在待刻蚀材料层上形成第一牺牲图形和第二牺牲图形，其中，所述第二牺牲图形和近邻的第一牺牲图形之间的距离与相邻的两个第一牺牲图形之间的距离相等；分别在所述第一牺牲图形和第二牺牲图形的侧面形成侧墙；去除所述第一牺牲图形和第二牺牲图形；以所述侧墙为掩膜版刻蚀所述待刻蚀材料层，得到字线。改善了边缘字线在曝光时的形貌，进而改善了牺牲层图形和侧墙的形貌，提高了字线制作工艺的稳定性和可靠性。
78. 105810247 一种字线驱动电路
CN
27.07.2016
G11C 16/08 Loading...
G11C 16/08
Loading...
201610245057.7
北京兆易创新科技股份有限公司
陈晓璐
G11C 16/08
Loading...
本发明公开了一种字线驱动电路，包括电压调节器、地址译码电路和末端驱动电路；地址译码电路的信号输入端与地址总线连接；地址译码电路的电源信号输入端与外部的电源连接，地址译码电路的信号输出端与末端驱动电路的信号输入端连接，用于当施加外部的电源输入的固定电压时，对地址信号进行译码，并输出控制信号以驱动所述末端驱动电路；所述电压调节器的输入端与外部的电源连接，所述电压调节器的输出端与所述末端驱动电路的电源信号输入端连接，用于将输入的固定电压进行调节，以改变施加到所述末端驱动电路的电压；所述末端驱动电路的信号输出端与存储单元连接，用于驱动所述存储单元的字线。本发明能够降低功耗，且降低充放电的时间。
79. 105810244 一种电压转换的控制方法、装置和一种快闪存储器
CN
27.07.2016
G11C 16/06 Loading...
G11C 16/06
Loading...
201410842089.6
北京兆易创新科技股份有限公司
刘铭
G11C 16/06
Loading...
本发明公开了一种电压转换的控制方法、装置和一种快闪存储器，该电压转换控制方法包括：获取存储阵列中待编程存储单元的电压；判断所述待编程存储单元中的电压为高电压还是低电压；当判定所述待编程存储单元中的电压为低电压时，将所述电压直接切换为第一高电压；当判定所述待编程存储单元中的电压为高电压时，将所述电压直接切换为第二高电压。本发明通过判断待编程存储单元的电压，当电压为低电压时，直接将低电压切换为第一高电压，或者当电压为高电压时，直接将高电压转换为第二高电压，实现对待编程存储单元的编程。本发明具有提高快闪存储器擦写效率的有益效果。
80. 105789211 一种闪存存储单元及制作方法
CN
20.07.2016
H01L 27/115 Loading...
H01L 27/115
Loading...
201410837004.5
上海格易电子有限公司
刘钊
H01L 27/115
Loading...
本发明公开了一种闪存存储单元及制作方法，其中方法包括：于衬底中通过制备浅沟槽隔离以隔离出有源区，有源区上依次生长有遂穿氧化层和氮化硅结构；对氮化硅结构进行减宽处理，以形成减宽后的氮化硅结构和减宽区域；于减宽区域内制备第一多晶硅结构；填充浅沟槽隔离；剥离减宽后的氮化硅结构，以形成沟槽；于沟槽内生长第二多晶硅结构，第二多晶硅结构与第一多晶硅结构形成正梯形浮栅；对浅沟槽隔离进行刻蚀；于浅沟槽隔离的表面和正梯形浮栅的侧壁及表面上制备氧化硅阻挡层；于氧化硅阻挡层之上制备控制栅。本发明的有益效果为：降低了浮栅器件的功耗，提高了闪存存储器的擦写速度和可靠性。
81. 105788647 一种非易失存储器的纠错方法和装置
CN
20.07.2016
G11C 29/42 Loading...
G11C 29/42
Loading...
201410835827.4
北京兆易创新科技股份有限公司
刘会娟
G11C 29/42
Loading...
本发明实施例提供了一种非易失存储器的纠错方法和装置，其中，所述非易失存储器的纠错方法，具体包括：周期性地对非易失存储器样本中页执行读、写和擦除操作；依据所述非易失存储器样本中页在所述读、写和擦除操作过程中错误数据出现的数目和位置，统计非易失存储器中页的错误数据分布规律；依据所述页的错误数据分布规律对页进行区域划分，针对不同区域确定对应的纠错码；利用各区域对应的纠错码，进行各区域的纠错处理。本发明实施例能够防止资源冗余或浪费，从而可以提高非易失存储器的纠错效率。
82. 105786719 一种NAND Flash存储器和存储器中坏块的处理方法
CN
20.07.2016
G06F 12/06 Loading...
G06F 12/06
Loading...
102016000121503
北京兆易创新科技股份有限公司
胡洪
G06F 12/06
Loading...
本发明实施例公开了一种NAND Flash存储器和存储器中坏块的处理方法，所述存储器包括：多个存储块和标记存储器；所述标记存储器包括第一存储区域，所述第一存储区域中比特个数与所述存储块的个数相等；所述第一存储区域中的每个比特与所述存储块一一对应；所述第一存储区域中的比特的值标识与所述比特对应的存储块的块状态。本发明实施例提供的技术方案，查询存储块是否为坏块的速度较快，提高了存储过程的工作效率，在标记存储器中设置有备用存储空间，避免影响存储块的使用，提高了存储器的可靠性。
83. 105788637 NAND FLASH擦写衰退的补偿方法和补偿装置
CN
20.07.2016
G11C 16/12 Loading...
G11C 16/12
Loading...
201510993417.7
北京兆易创新科技股份有限公司
苏志强
G11C 16/12
Loading...
本发明实施例提供了一种NAND FLASH擦写衰退的补偿方法和补偿装置，补偿方法包括：确定NAND FLASH中进行擦写操作的当前块；更新当前块的擦写次数；根据更新后的擦写次数选择擦写条件，并根据擦写条件设置当前块的初始写电压和初始擦除电压。本发明实施例针对不同块的不同擦写次数分别设置写电压和擦除电压，从而可以防止由于cell本身衰退造成的擦写失败或者操作margin减小，有效增加了NAND FLASH的使用寿命，提高了NAND FLASH的性能和可靠性。
84. 105789164 一种系统级封装结构
CN
20.07.2016
H01L 23/49 Loading...
H01L 23/49
Loading...
102016000121626
北京兆易创新科技股份有限公司
苏志强
H01L 23/49
Loading...
本发明公开了一种系统级封装结构，包括：基板、至少两个芯片以及电性连接线。所述至少两个芯片平铺和/或叠层设置在所述基板上；每个所述芯片均包括电源端子和接地端子；各所述芯片的所述电源端子之间通过所述电性连接线连接；其中一个所述芯片的所述电源端子通过所述电性连接线与外部供电引脚连接；各所述芯片的所述接地端子之间通过所述电性连接线连接；其中一个所述芯片的所述接地端子通过所述电性连接线与外部接地引脚连接。本发明提供的系统级封装结构，保证系统级封装结构中各个芯片电源供电的一致性，提高系统级封装芯片的工作稳定性，并减少系统级封装结构中各个芯片的电源和接地走线长度，降低生产成本。
85. 105789212 一种闪存存储单元及制作方法
CN
20.07.2016
H01L 27/115 Loading...
H01L 27/115
Loading...
201410838164.1
上海格易电子有限公司
刘钊
H01L 27/115
Loading...
本发明公开了一种闪存存储单元及制作方法，其中方法包括：于衬底中通过制备浅沟槽隔离以隔离出有源区，有源区上依次制备有遂穿氧化层和多个沟槽；于多个沟槽的侧壁和底部制备U形浮栅，U型浮栅的表面与多个沟槽的表面位于同一平面；对浅沟槽隔离进行刻蚀，以使浅沟槽隔离的表面位于U型浮栅的上表面和下表面之间；于U型浮栅暴露出的表面以及浅沟槽隔离的表面上制备氧化硅-氮化硅-氧化硅阻挡层；于氧化硅阻挡层之上制备控制栅。本发明的有益效果是通过制作一种U形浮栅，增加了控制栅表面与浮栅表面的接触面积，进而增加了控制栅与浮栅之间的耦合电容，改善了浮栅器件的开关特性和降低了浮栅器件的功耗，提高了闪存存储器的擦写速度和可靠性。
86. 105789035 一种浮栅及其制作方法
CN
20.07.2016
H01L 21/28 Loading...
H01L 21/28
Loading...
201410836980.9
上海格易电子有限公司
刘钊
H01L 21/28
Loading...
本发明涉及半导体制造技术领域，尤其涉及一种浮栅及其制作方法。该制作方法可以包括：提供衬底，并在衬底上依次形成浅沟槽氧化层和浮栅层；对浮栅层进行化学机械研磨处理，以去除浅沟槽氧化层上的浮栅；对剩下的浮栅层进行回刻蚀处理，得到具有稳定表面织构的浮栅层；对浅沟槽氧化层进行刻蚀处理，并在刻蚀处理后的浅沟槽氧化层和具有稳定表面织构的浮栅层上形成绝缘层；在绝缘层上形成控制栅层。该方法通过去除浮栅表面因为化学机械研磨而产生的表面缺陷，提高了浮栅层的表面稳定性，即提高了浮栅上表面层的激活能，使随后形成的绝缘层可以与浮栅层有良好的接触，改善了浮栅器件的电子保持性，提高了浮栅器件的质量。
87. 105789277 一种闪存存储器的浮栅结构及制作方法
CN
20.07.2016
H01L 29/423 Loading...
H01L 29/423
Loading...
102014000838167
上海格易电子有限公司
刘钊
H01L 29/423
Loading...
本发明公开了一种闪存存储器的浮栅结构及制作方法，其中方法包括：于衬底之上依次生长隧道氧化层、浮栅多晶硅结构、衬垫氧化层以及氮化硅层，衬垫氧化层以及氮化硅层形成硬掩膜层；以硬掩膜层为掩膜，于浮栅多晶硅结构上制备多个浅沟槽延伸至衬底内，浮栅多晶硅结构形成正梯形浮栅；于多个浅沟槽内形成浅沟槽隔离，浅沟槽隔离的上表面位于正梯形浮栅的上表面和下表面之间；剥离硬掩膜层；于浅沟槽隔离的表面和所述正梯形浮栅的侧壁及表面上制备氧化硅阻挡层；于氧化硅阻挡层之上制备控制栅。本发明实施例提供的闪存存储器的浮栅结构及制作方法可以有效的控制浮栅器件的开启和闭合，降低了浮栅器件的功耗，提高了闪存存储器的擦写速度和可靠性。
88. 105789276 一种浮栅及其制作方法
CN
20.07.2016
H01L 29/423 Loading...
H01L 29/423
Loading...
102014000838153
上海格易电子有限公司
刘钊
H01L 29/423
Loading...
本发明涉及半导体制造技术领域，尤其涉及一种浮栅及其制作方法。该制作方法包括：在衬底上依次形成栅氧化层和栅介质层；依次对栅介质层、栅氧化层和衬底进行图像化处理，形成有源区和浅沟槽隔离区；在浅沟槽隔离区上形成浅沟槽氧化层，填充所述浅沟槽隔离区；依次剥离栅介质层和栅氧化层；对浅沟槽氧化层进行回刻蚀处理，去除与有源区侧壁对应的部分浅沟槽氧化层；在有源区上形成隧穿氧化层和离子注入层；在离子注入层和隧穿氧化层上形成栅极。该方法增加了有源区的表面积，即增加了栅极与有源区之间的接触面积，提高了浮栅与有源区之间的耦合电容，提高了浮栅器件的存储单元的电流密度，改善了浮栅器件的开关特性，降低了浮栅器件的功耗。
89. 105789133 一种闪存存储单元及制作方法
CN
20.07.2016
H01L 21/8247 Loading...
H01L 21/8247
Loading...
102014000838161
上海格易电子有限公司
刘钊
H01L 21/8247
Loading...
本发明公开了一种闪存存储单元及制作方法，其中方法包括：于衬底中通过制备第一浅沟槽隔离以隔离出有源区，有源区上依次制备有遂穿氧化层和浮栅结构；对第一浅沟槽隔离进行刻蚀，以暴露出浮栅结构；于第一浅沟槽隔离的表面以及浮栅结构的侧壁上制备第二浅沟槽隔离，第二浅沟槽隔离的表面与浮栅结构的表面位于同一平面；对第二浅沟槽隔离进行刻蚀；于第二浅沟槽隔离的表面以及浮栅结构的表面上制备氧化硅阻挡层；于氧化硅阻挡层上制备控制栅。本发明的有益效果是采用浅沟槽隔离二次填充的方法，在衬底部分通过高纵深比制程工艺在浅沟槽中填充第一浅沟槽隔离，而浮栅周围部分通过高密度等离子体工艺填充第二浅沟槽隔离，提高了浮栅器件的可靠性。
90. 105785967 一种MCU的校准方法和系统
CN
20.07.2016
G05B 23/02 Loading...
G05B 23/02
Loading...
201410818617.4
北京兆易创新科技股份有限公司
王南飞
G05B 23/02
Loading...
本发明公开了一种MCU的校准方法和系统，以解决在MCU中集成OTP使MCU增加较大的面积、制造工艺复杂、以及产生错误概率增加的问题。其中，方法包括：在MCU的出厂前测试时，MCU运行过程中，接收测试校准信息，将测试校准信息写入校准控制单元；利用测试校准信息对待校准模块进行测试校准操作；判断在测试校准操作后，待校准模块是否满足预设的测试条件；若满足预设的测试条件，则将测试校准信息写入非易失性存储器。本发明不需要增加额外的特殊工艺，芯片制造工艺简单，产生错误的概率降低，并且降低了校准时间，从而降低芯片成本。
91. 105790573 一种充电电容和pump电路
CN
20.07.2016
H02M 3/07 Loading...
H02M 3/07
Loading...
102016000256933
合肥格易集成电路有限公司
胡俊
H02M 3/07
Loading...
本发明实施例提供了一种充电电容和pump电路，充电电容应用于存储器的pump电路，充电电容的第一端为存储器内一浮栅MOS管中浮栅控制极的引出端，充电电容的第二端为浮栅MOS管中P阱接触点、源极、控制栅极相连后的公共端，充电电容的电源端为浮栅MOS管中N阱的引出端。本发明实施例的充电电容不仅可以耐高压，且单位面积的等效电容大，可以实现快速高效地充电。
92. 105786661 一种MCU的校准方法和系统
CN
20.07.2016
G06F 11/22 Loading...
G06F 11/22
Loading...
201410818264.8
北京兆易创新科技股份有限公司
王南飞
G06F 11/22
Loading...
本发明公开了一种MCU的校准方法和系统，以解决由于应用环境变化影响MCU的运行，降低结果准确性的问题。其中方法包括：在MCU的出厂后应用时，MCU上电复位后，读取非易失性存储器中的测试校准信息，并将测试校准信息写入校准控制单元；MCU运行过程中，接收调节校准信息，将调节校准信息写入校准控制单元；利用测试校准信息和调节校准信息对待校准模块进行调节校准操作；判断在调节校准操作后，待校准模块是否满足预设的调节条件；若不满足，则返回接收调节校准信息，将调节校准信息写入校准控制单元的步骤。本发明能够实现对由于应用环境变化导致MCU中发生变化的参数的校准，避免对MCU运行效果产生影响，提高结果的准确性。
93. 105786662 一种MCU的校准方法和系统
CN
20.07.2016
G06F 11/22 Loading...
G06F 11/22
Loading...
102014000823105
北京兆易创新科技股份有限公司
王南飞
G06F 11/22
Loading...
本发明公开了一种MCU的校准方法和系统。其中方法包括：在MCU的出厂前测试时，MCU运行过程中，接收测试校准信息，利用测试校准信息对所述待校准模块进行测试校准操作；在测试校准通过时，将测试校准信息写入非易失性存储器；在MCU的出厂后应用时，MCU上电复位后，读取非易失性存储器中的测试校准信息；MCU运行过程中，接收调节校准信息，利用测试校准信息和调节校准信息对待校准模块进行调节校准操作；在调节校准未通过时，返回接收调节校准信息，利用测试校准信息和调节校准信息对待校准模块进行调节校准操作的步骤。本发明降低了校准时间，能够避免对MCU运行效果产生影响，提高结果的准确性。
94. 105760186 一种可扩展的模块式多路离线烧录器
CN
13.07.2016
G06F 9/445 Loading...
G06F 9/445
Loading...
201511032644.X
北京兆易创新科技股份有限公司
许飞
G06F 9/445
Loading...
本发明提供了一种可扩展的模块式多路离线烧录器，包括：离线烧录器主板和N个离线烧录器子板，N为大于1的整数；离线烧录器子板以插装的方式固定在离线烧录器主板上；N个离线烧录器子板是完全相同的独立模块，各自设有独立的第一USB接口和第一SWD接口，能够独立完成对目标芯片Flash3存储器的离线烧录和源程序更新；离线烧录器主板，包括第二USB接口和N个第二SWD接口，分别与离线烧录器子板的第一USB接口和第一SWD接口连接，完成多路离线烧录器对源程序的传输、更新和对目标芯片的离线烧录。本发明能够克服由于离线烧录通道数量的限制，在大规模烧录芯片过程中，满足批量生产的需要；因各路通道相对独立，如果某个通道出现故障，便于维护和更换模块。
95. 105761753 数据加扰解扰器、存储装置及加扰解扰方法
CN
13.07.2016
G11C 16/08 Loading...
G11C 16/08
Loading...
201610073265.3
清华大学
陈子轩
G11C 16/08
Loading...
本公开的实施例提供一种数据加扰解扰器、存储装置及加扰解扰方法。该数据加扰解扰器包括初始种子生成模块、伪随机数生成模块以及数据运算传输模块，其中，初始种子生成模块被配置为生成初始种子并将该初始种子发送给伪随机数生成模块，伪随机数生成模块包括寄存器以及异或逻辑运算器，初始种子存储在寄存器中，异或逻辑运算器对存储在寄存器中的初始种子进行异或运算以生成加扰伪随机数和/或解扰伪随机数，数据运算传输模块包括传输门及异或门，传输门控制数据的传输方向，异或门将加扰伪随机数与输入数据进行异或运算，或将解扰伪随机数与输出数据进行异或运算。
96. 105763406 一种CAN总线收发器
CN
13.07.2016
H04L 12/40 Loading...
H04L 12/40
Loading...
201610204702.0
北京兆易创新科技股份有限公司
刘志
H04L 12/40
Loading...
本发明实施例提供了一种CAN总线收发器，CAN总线收发器包括第一CAN收发电路、第一二极管、第二二极管、第一CANH端口和第一CANL端口，其中，第一CAN收发电路集成在标准CMOS工艺下的第一芯片中，第一CAN收发电路分别与第一二极管的阳极、第一CANH端口、第一CANL端口和第二二极管的阴极相连，第一CANH端口与第一二极管的阴极相连，第一CANL端口与第二二极管的阳极相连；第一芯片、第一二极管和第二二极管分别设置在第一PCB上。本发明实施例通过在PCB上增加至少两个二极管或通过PCB上已有的至少两个二极管，实现了将CAN总线收发器集成到标准CMOS工艺下的芯片中，降低了芯片产品的应用成本。
97. WO/2016/106911 METHOD AND DEVICE FOR PROTECTING INFORMATION OF MCU CHIP
WO
07.07.2016
G06F 12/14 Loading...
G06F 12/14
Loading...
PCT/CN2015/071556
GIGADEVICE SEMICONDUCTOR（BEIJING） INC.
LI, Baokui
G06F 12/14
Loading...
A method and device for protecting information of an MCU chip, the MCU chip comprising a command bus, a data bus, a flash memory controller and a flash memory user area, the flash memory controller being used for dividing the flash memory user area into a first sub-area and a second sub-area. The method comprises: when the command bus accesses the flash memory user area, determining whether the command bus is accessing the first sub-area (101); if so determined, entering a first sub-area operational state (102); when in the first sub-area operational state, and the command bus accesses the second sub-area, entering a transitional state (103); determining whether the amount of time of being in the transitional state reaches a preset waiting time (104); if so determined, entering a second sub-area operational state (105). The method and device are used to protect programs from being stolen by a client, and also protect against a situation wherein companies collaboratively developing a program are able to steal programs from one another.
98. WO/2016/106933 SUB-AREA-BASED METHOD AND DEVICE FOR PROTECTING INFORMATION OF MCU CHIP
WO
07.07.2016
G06F 21/12 Loading...
G06F 21/12
Loading...
PCT/CN2015/071983
GIGADEVICE SEMICONDUCTOR（BEIJING） INC.
LI, Baokui
G06F 21/12
Loading...
A sub-area-based method and device for protecting information of an MCU chip, the MCU chip comprising a command bus, a data bus, a flash memory controller and a flash memory user area. The method comprises: determining a previous sub-area accessed by the command bus when accessing the flash memory user area (101); entering a previous sub-area operational state corresponding to the previous sub-area (102); determining a current sub-area accessed by the command bus when accessing the flash memory user area (103); if the previous sub-area is not consistent with the current sub-area, entering a transitional state (104); determining whether the amount of time of being in the transitional state reaches a preset waiting time (105); if so determined, entering a sub-area operational state corresponding to the current sub-area (106). The method and device are used to protect programs from being stolen by a client, and also protect against a situation wherein companies collaboratively developing a program are able to steal programs from one another.
99. WO/2016/106935 FLASH MEMORY CONTROLLER AND CONTROL METHOD FOR FLASH MEMORY CONTROLLER
WO
07.07.2016
G06F 3/06 Loading...
G06F 3/06
Loading...
PCT/CN2015/071990
GIGADEVICE SEMICONDUCTOR（BEIJING） INC.
LI, Baokui
G06F 3/06
Loading...
A flash memory controller and a control method for the flash memory controller. The flash memory controller comprises a command bus interface, a data bus interface, a configuration register, an erase access filter module, a read/write access filter module and a flash memory control module. The read/write access filter module is configured to receive control information; when a read/write access is received from the command bus interface or the data bus interface, whether the read/write access is conveyed to the flash memory control module or not is determined according to the control information; the erase access filter module is configured to receive control information; when an erase access is received from the configuration register, whether the erase access is conveyed to the flash memory control module or not is determined according to the control information; the flash memory control module is configured to complete an access for a flash memory according to the read/write access or the erase access. The present application is used to protect programs from being stolen by a client, and also protect against a situation wherein companies collaboratively developing a program are able to steal programs from one another.
100. 105742171 一种浮栅及其制备方法
CN
06.07.2016
H01L 21/28 Loading...
H01L 21/28
Loading...
102016000119567
上海格易电子有限公司
许毅胜
H01L 21/28
Loading...
本发明公开了一种浮栅及其制备方法。所述制备方法包括：在衬底上依次形成衬垫氧化层和保护介质层，对所述保护介质层、所述衬垫氧化层和所述衬底进行图像化处理，形成有源区和浅沟槽隔离区，并对所述浅沟槽隔离区进行氧化层填充；剥离剩余保护介质层形成第一凹槽；在所述第一凹槽内壁上形成侧墙；去除剩余衬垫氧化层，以保留靠近所述侧墙的浅沟槽氧化层；依次去除所述侧墙和多余的浅沟槽氧化层，形成第二凹槽；在所述第二凹槽内露出的有源区上形成隧穿氧化层；在所述隧穿氧化层上形成栅极。本发明实施例提供的技术方案，在保证衬垫氧化层去除干净的前提下，避免了因相邻浮栅距离减小导致的浮栅器件的存储性能降低。
101. 105741877 感测电路、存储装置以及操作存储装置的方法
CN
06.07.2016
G11C 16/34 Loading...
G11C 16/34
Loading...
102016000048264
清华大学
肖化鹏
G11C 16/34
Loading...
本发明的实施例提供感测电路、存储装置以及操作该存储装置的方法。该感测电路包括：电源输入端；依次连接的输入节点、感测节点和输出节点；预充电电路，耦接在该电源输入端和该感测节点之间；隔断单元，耦接在该感测节点和该输入节点之间；以及输出单元，耦接到该感测节点，并且配置为根据该感测节点的电压而在该输出节点输出第一输出信号，其中，当该感测节点的电压小于设定阈值电平时，该第一输出信号为第一逻辑电平，当该感测节点的电压大于或等于该设定阈值电平时，该第一输出信号为第二逻辑电平，并且该隔断单元响应于该第一输出信号为该第一逻辑电平而截止，并且该隔断单元响应于该第一输出信号为该第二逻辑电平而导通。
102. 105719693 NAND存储器的多比特编程方法及装置
CN
29.06.2016
G11C 16/10 Loading...
G11C 16/10
Loading...
102016000045632
清华大学
靳旭
G11C 16/10
Loading...
提供了一种NAND存储器的多比特编程方法及装置。所述方法包括：将被编程的多比特数据写入数据锁存器组，所述多比特数据为格雷码码字；将所述多比特数据从所述格雷码码字转换为加速编码码字；对存储阵列中需要被编程的存储单元进行编程；对被编程的各所述存储单元执行编程验证操作；对被编程的各所述存储单元执行锁存扫描操作；以及对被编程的各所述存储单元执行确认扫描操作。所述方法根据锁存器的结构重新设计编码，减少了编程过程中复杂的冗余操作的数量，因而可以加快编程的速度，降低功耗。
103. 105719694 NAND存储器的多比特编程方法及装置
CN
29.06.2016
G11C 16/10 Loading...
G11C 16/10
Loading...
201610046803.X
清华大学
靳旭
G11C 16/10
Loading...
提供了一种NAND存储器的多比特编程方法及装置。所述方法包括：将被编程的多比特数据写入数据锁存器组；将所述多比特数据从格雷码码字转换为加速编码码字；确定存储阵列中需要被编程的目标阈值电压大于预定电压的存储单元和目标阈值电压不大于所述预定电压的存储单元；将目标阈值电压大于所述预定电压的各所述存储单元预编程到中间态电压；对目标阈值电压不大于所述预定电压的各所述存储单元进行编程以及执行编程验证操作、锁存扫描操作以及确认扫描操作；对目标阈值电压大于所述预定电压的各所述存储单元进行编程以及执行编程验证操作、锁存扫描操作以及确认扫描操作。所述方法根据锁存器的结构重新设计编码，减少了编程过程中复杂的冗余操作的数量，因而可以加快编程的速度，降低功耗。
104. 105702292 一种非易失存储器的数据恢复方法和装置
CN
22.06.2016
G11C 16/26 Loading...
G11C 16/26
Loading...
201410688150.6
北京兆易创新科技股份有限公司
胡洪
G11C 16/26
Loading...
本发明提供了一种非易失存储器的数据恢复方法和装置，其中，所述非易失存储器的数据恢复方法，具体包括：在对非易失存储器中存储单元的读取操作的数据输出阶段，对所述读取操作对应存储单元进行数据恢复操作。本发明可以提高长期未进行擦除和数据恢复的区域中存储单元的数据可靠性，延长Flash的使用寿命。
105. 105677246 一种NAND闪存的数据读取方法、装置及NAND闪存
CN
15.06.2016
G06F 3/06 Loading...
G06F 3/06
Loading...
201511032236.4
北京兆易创新科技股份有限公司
刘会娟
G06F 3/06
Loading...
本发明实施例公开了一种NAND闪存的数据读取方法、装置及NAND闪存，所述方法包括：从访问请求中确定目标访问列地址；将所述目标访问列地址与标记为等待状态的列地址寄存器中的坏列地址进行比较；如果目标访问列为坏列，则根据所述等待状态的列地址寄存器对应的冗余列地址进行数据访问，并按照冗余列替换顺序，确定当前等待状态的列地址寄存器的下一个列地址寄存器，且将状态标记为等待，同时取消所述当前等待状态的列地址寄存器的等待状态标记。本发明实施例通过采用上述技术方案，可以加快NAND闪存的数据读取速度，减少用户的等待时间，提高用户体验。
106. 105679366 一种便携式多功能离线烧录器
CN
15.06.2016
G11C 16/10 Loading...
G11C 16/10
Loading...
201511032642.0
北京兆易创新科技股份有限公司
许飞
G11C 16/10
Loading...
本发明提供了一种便携式多功能离线烧录器，包括：主控MCU模块，内部设有大容量可读写操作的Flash存储器，Flash存储器用于存储离线烧录器Firmware程序和源程序，还设有USB接口，用于和其它外部设备进行数据交换，还设有SWD接口，用于调试程序、离线烧录、更新源程序，指令接收执行模块，用于离线烧录器执行各功能，运行状态显示模块，用于显示离线烧录器各运行状态。本发明能够实现离线烧录程序，更新硬件芯片Flash存储器中的程序，也能作为程序调试器使用。
107. 105679373 一种与非型闪存中坏列的处理方法、装置及与非型闪存
CN
15.06.2016
G11C 29/24 Loading...
G11C 29/24
Loading...
201511030051.X
北京兆易创新科技股份有限公司
刘会娟
G11C 29/24
Loading...
本发明实施例公开一种与非型闪存中坏列的处理方法、装置及与非型闪存，该方法包括：扫描所述与非型闪存的存储区块，并扫描出的所述存储区块中的坏列；通过所述存储区块中的冗余列替换所述坏列并将所述坏列的地址记录在与该冗余列对应的标记锁存器中，记录所述坏列个数；扫描写入数据后的所述存储区块并得出所述存储区块的错误信息个数，根据所述错误信息个数和所述坏列个数得出所述存储区块的错误数据个数。本发明实施例仅需要至少一个标记锁存器记录坏列信息，并且标记锁存器的位置可以自由设计，与现有技术相比，不再需要将标记锁存器设置成横跨整个存储阵列的形状，由此可大大减少标记锁存器占用的面积，也降低与非型闪存排版布局的难度。
108. 103377696 一种为存储单元提供稳定电压的系统
CN
08.06.2016
G11C 11/56 Loading...
G11C 11/56
Loading...
201210122819.6
北京兆易创新科技股份有限公司
刘铭
G11C 11/56
Loading...
本发明涉及一种为存储单元提供稳定电压的系统。该系统包括：恒流电路、电流镜、PMOS管MP1、六个NMOS管MN1至MN6；其中，电流镜上电流相同的两端分别与恒流电路的输出端及MP1的源极相连；MP1的栅极与MN6的栅极相连，进而接一使能信号；MP1的漏极分别与MN3的栅极、MN4的漏极、MN5的栅极和漏极、MN6的漏极相连；MN4的栅极分别与MN3的源极以及MN1的漏极相连；MN1的栅极与MN2的栅极均接电源；MN1的源极与MN2的漏极相连；MN2的源极接存储单元；MN4的源极、MN5的源极以及MN6的源极均接地。本发明能向存储单元提供不随电源电压改变的稳定电压。
109. 105654989 NAND FLASH闪存中状态码的验证方法及装置
CN
08.06.2016
G11C 16/10 Loading...
G11C 16/10
Loading...
201610127363.0
北京兆易创新科技股份有限公司
刘会娟
G11C 16/10
Loading...
本发明公开了一种NAND？FLASH闪存中状态码的验证方法和装置，该方法包括：根据状态码占位数量确定多个候选状态码；从所述多个候选状态码中查找含有的置零位数量与状态序号对应的目标状态码，除擦除状态以外所述状态序号越大相应目标状态码含有的置零位数量越小；将原状态码替换为所述目标状态码；对所述目标状态码进行编程验证。按照本发明提供的状态码能够由小到大对多个状态的状态码进行编程验证时，序号较小的状态码含有的置零位数较多，且每个状态码被识别后相应的目标状态码会被排除，因此可实现每个状态码只需要预充一次总线即可进行程序检验，大幅减少总线预充次数，提高编程验证效率。
110. 105655343 一种闪存存储器及其制作方法
CN
08.06.2016
H01L 27/115 Loading...
H01L 27/115
Loading...
201610119566.5
上海格易电子有限公司
罗啸
H01L 27/115
Loading...
本发明实施例公开了一种闪存存储器及其制作方法，该闪存存储器制作方法包括：在硅衬底上形成至少一条栅极，且每条所述栅极外侧包裹有氮化物层；在所述硅衬底上每条所述栅极两侧的源极区域和漏极区域均形成第一多晶硅层；在所述第一多晶硅层和所述氮化物层上形成层间介质层；对所述层间介质层进行蚀刻，在所述第一多晶硅层上方形成引出孔。利用本发明提供的闪存存储器的制作方法，可以实现在引出孔到存储单元栅极的距离尽量小的情况下，解决引出孔与栅极易短路的问题。
111. 105655245 一种提高闪存存储性能的方法和装置
CN
08.06.2016
H01L 21/28 Loading...
H01L 21/28
Loading...
201410641700.9
北京兆易创新科技股份有限公司
魏征
H01L 21/28
Loading...
本发明提供了一种提高闪存存储性能的方法和装置，以解决在提高闪存存储性能的同时，影响擦除速度的问题。所述方法包括：将待注入到闪存的浮栅中的离子划分为多份；将划分后的多份离子分多次注入到所述浮栅中，以使所述浮栅中的离子浓度呈现梯度分布；使用所述浓度呈现梯度分布的离子吸附所述浮栅中充入的电子。本发明将待注入到闪存的浮栅中的离子划分为多份，将划分后的多份离子分多次注入到浮栅中，以使浮栅中的离子浓度呈现梯度分布，浓度呈现梯度分布的离子使浮栅中形成固有的内电场，增加了吸附浮栅中充入的电子的能力，而且，没有改变浮栅周边绝缘层的厚度，对闪存的擦除性能没有造成影响。
112. 205302294 一种嵌入式系统
CN
08.06.2016
G06F 21/12 Loading...
G06F 21/12
Loading...
201521138075.2
北京兆易创新科技股份有限公司
王南飞
G06F 21/12
Loading...
本实用新型公开了一种嵌入式系统，包括：闪存控制器、CPU和闪存芯片，闪存控制器与CPU和闪存芯片分别连接；其中，闪存控制器包括：闪存系统总线接口；主控单元，与所述闪存系统总线接口连接；闪存控制单元，与闪存系统总线接口、所述主控单元和所述闪存芯片分别连接；闪存控制单元，用于对与数据写入指令对应的程序数据进行加密，得到程序数据密文，并根据接收到的数据写入指令和对应的地址，将程序数据密文写入闪存芯片；还用于根据接收到的数据读取指令和对应的地址，读取闪存芯片中所存储的程序数据密文，并解密得到对应的程序数据，供所述CPU执行。本技术方案，可以有效保护程序数据不被盗取，从根本上实现程序数据的安全存储。
113. 205302306 一种嵌入式系统
CN
08.06.2016
G06F 21/78 Loading...
G06F 21/78
Loading...
201521137982.5
北京兆易创新科技股份有限公司
王南飞
G06F 21/78
Loading...
本实用新型公开了一种嵌入式系统，包括：闪存控制器、CPU和闪存芯片，闪存控制器与CPU和闪存芯片分别连接；闪存芯片包括：闪存主存储区，用于存储通用程序数据；闪存系统配置区，用于配置闪存芯片的状态信息；还包括：闪存扩展存储区，用于存储特定的用户数据；所述闪存控制器，用于与闪存系统配置区交互闪存芯片的状态信息，并根据闪存芯片的状态信息，从闪存扩展存储区中读取所述用户数据，供所述CPU执行，或者对闪存扩展存储区所存储的用户数据进行改写；还用于对闪存主存储区进行读写访问。本技术方案，通过增加闪存扩展存储区为用户提供了独立使用的存储空间，实现了用户私有数据的安全存储，同时，还具有复用，不增加额外的硬件开销的有益效果。
114. 205281481 一种NAND Flash的数据处理装置
CN
01.06.2016
G06F 12/02 Loading...
G06F 12/02
Loading...
201521130278.7
北京兆易创新科技股份有限公司
刘会娟
G06F 12/02
Loading...
本实用新型实施例公开了一种NAND？Flash的数据处理装置。所述装置包括：存储列组、隔离寄存器和控制寄存器，每一个存储列组对应的隔离寄存器的输出端，与该存储列组对应的控制寄存器的第一控制端连接，每一个控制寄存器的输出端与下一个控制寄存器的输入端连接；隔离寄存器用于记录存储列组的好坏状态，并将好坏状态传输到所述控制寄存器；控制寄存器的输入端用于获取控制脉冲，第二控制端用于获取控制寄存器的选通信号，若隔离寄存器中记录待处理的目标存储列组为坏组，对数据总线和目标存储列组的下一存储列组执行数据处理操作。本实用新型实施例的方案简化了在读取或写入缓存数据时寻找外部访问的逻辑地址对应的实际物理地址的过程，减少了耗时。
115. 105632553 一种快闪存储器及用于快闪存储器的电压反馈方法和电路
CN
01.06.2016
G11C 16/02 Loading...
G11C 16/02
Loading...
201410586314.4
北京兆易创新科技股份有限公司
邓龙利
G11C 16/02
Loading...
本发明公开了一种快闪存储器及用于快闪存储器的电压反馈方法和电路。其中电压反馈方法包括以下步骤：检测所述电压调制器产生的施加于目标存储单元的电压值；判断所述电压调制器产生的施加于所述目标存储单元的电压值是否达到预设阈值；在施加于所述目标存储单元的电压值达到预设阈值时，向擦除/编程控制器发送反馈信号。本发明所述的一种快闪存储器及用于快闪存储器电压反馈方法和电路，在存储器中设置电压反馈电路，用于在产生高压的过程中实时检测高压值，当高压值达到预设阈值时立刻发送反馈信号给擦除/编程控制器，使擦除/编程控制器进行下一步操作，提高了快闪存储器的效率。
116. 105607961 一种扫描错误位的方法
CN
25.05.2016
G06F 11/10 Loading...
G06F 11/10
Loading...
201510952181.2
北京兆易创新科技股份有限公司
刘会娟
G06F 11/10
Loading...
本发明公开了一种扫描错误位的方法，包括：S1、将存储单元的第一数据分区平均分成N个相等的第二数据分区，S2、由所述第二数据分区组成第三数据分区并对第三数据分区进行扫描，并设置允许错误位个数；S3、将所述第三数据分区的实际错误位个数与所述允许错误位个数进行比较，如果所述实际错误位个数大于所述允许错误位个数，则执行步骤S4，否则执行步骤S5；S4、对所述存储单元进行一次编程操作，返回执行步骤S3；S5、记录此时第三数据分区的实际错误位个数，进而可以通过修改设定条件来调整存储芯片的合格率，并且控制器可以根据最终统计结果来调整自己的ECC所对应的数据区域以及纠错能力，从而获得更好的写性能。
117. 105573843 一种数据处理方法和系统
CN
11.05.2016
G06F 9/50 Loading...
G06F 9/50
Loading...
201510971293.2
北京兆易创新科技股份有限公司
李宝魁
G06F 9/50
Loading...
本发明提供了一种数据处理方法和系统，其中，所述方法包括：将2n+1个待处理数据进行分组，得到数量相同的第一数据组和第二数据组；根据所述第一数据组中的待处理数据的排序，将所述第一数据组拆分为数量相同的第一子数据组和第二子数据组；以及，根据所述第二数据组中的待处理数据的排序，将所述第二数据组拆分为数量相同的第三子数据组和第四子数据组；根据所述第一子数据组、第二子数据组、第三子数据组和第四子数据组中的各个待处理数据的大小，确定所述待处理数据组中的各个待处理数据的排序，得到数据处理结果。本发明本通过极简单的专用逻辑电路实现了排序功能，缩减了排序所消耗的机器周期，降低了对CPU和内存的占用。
118. 105575433 NAND存储器及其平衡WL电压建立时间的装置
CN
11.05.2016
G11C 16/30 Loading...
G11C 16/30
Loading...
201510918013.1
北京兆易创新科技股份有限公司
程莹
G11C 16/30
Loading...
本发明实施例提供了一种NAND存储器及其平衡WL电压建立时间的装置，装置包括：控制信号接收模块，当对NAND存储器中的第一plane和第二plane同时进行操作时，控制信号接收模块接收第一控制信号，以及当对第一plane或第二plane进行操作时，控制信号接收模块接收第二控制信号；时钟控制模块，时钟控制模块的输入端与控制信号接收模块相连，时钟控制模块的输出端与NAND存储器的电荷泵相连，时钟控制模块根据第一控制信号输出第一时钟信号，以及根据第二控制信号输出第二时钟信号；第二时钟信号的频率小于第一时钟信号的频率。本发明实施例能够使得WL电压建立时间在单plane操作和双plane操作时保持一致。
119. 105573936 一种控制数据输出的装置和方法
CN
11.05.2016
G06F 13/28 Loading...
G06F 13/28
Loading...
201410524865.8
北京兆易创新科技股份有限公司
苏志强
G06F 13/28
Loading...
本发明公开了一种控制数据输出的装置和方法，该装置包括：跳变检测模块、读模式判断模块、读时序模块、地址决策模块、锁存模块、页缓存模块、多路选择模块和延时模块；延时模块用于从跳变检测模块获取脉冲信号和从读模式判断模块获取页内读取信号，以产生第一使能信号并延时输出至多路选择模块，或者从跳变检测模块获取脉冲信号和从读时序模块获取随机读取信号，以产生第二使能信号并延时输出至多路选择模块；多路选择模块用于根据延时模块传输的第一使能信号，控制数据输出，或者根据延时模块传输的第二使能信号，控制数据输出。本发明通过增加延时模块以产生延时输出的使能信号，避免了输出端出现数据不必要的误翻和该误翻引起的翻转功耗。
120. 105575909 三维NAND闪存及其制造方法
CN
11.05.2016
H01L 21/8247 Loading...
H01L 21/8247
Loading...
201610086110.3
上海格易电子有限公司
陈春晖
H01L 21/8247
Loading...
本发明公开了一种三维NAND闪存及其制造方法。其中，所述制造方法，包括：在衬底表面形成阵列串单元，阵列串单元之间形成字线沟槽，字线沟槽暴露出衬底；阵列串单元包括多层交错堆叠的隔离层和刻蚀层，隔离层与刻蚀层沿堆叠方向形成存储沟道，衬底表面与隔离层贴合；去除刻蚀层，并在暴露的隔离层表面以及字线沟槽底面依次形成阻挡层和金属层；去除部分金属层，保留隔离层之间的金属层形成栅电极；去除隔离层侧壁、阵列串单元顶端以及字线沟槽底面的阻挡层，并填充字线沟槽形成共源端CSL。本发明提供的技术方案，保持存储沟道与共源端之间距离，防止由于存储沟道与共源端之间距离减小容易导致的短路或漏电，提高三维NAND闪存的良品率。
121. 105575945 一种MOM电容及其制作方法
CN
11.05.2016
H01L 23/522 Loading...
H01L 23/522
Loading...
201610119664.9
上海格易电子有限公司
罗啸
H01L 23/522
Loading...
本发明公开了一种MOM电容及其制作方法，所述MOM电容包括：位于半导体衬底上的介质层；位于所述介质层中的多个金属层；连接所述半导体衬底与近邻金属层的通孔导线层；近邻所述半导体衬底的金属层设置有第一电极和第二电极，所述第一电极和所述第二电极呈指状结构且相对交错排布；所述通孔导线层包括第一导线层和第二导线层，所述第一导线层与所述第一电极对应连接，所述第二导线层与所述第二电极对应连接。本发明提供的MOM电容，在不改变MOM电容面积的前提下，有效地提高了MOM电容的电容值。
122. 105575972 一种蛋糕结构的3D NOR型存储器及其形成方法
CN
11.05.2016
H01L 27/115 Loading...
H01L 27/115
Loading...
201610005522.X
清华大学
邓宁
H01L 27/115
Loading...
本发明公开了一种蛋糕结构的3D？NOR型存储器的形成方法，包括以下步骤：S1：在硅胶片上掺杂制作硅衬底；S2：在所述硅衬底上依次沉淀隔离层和栅介质层；S3：对所述栅介质层和所述隔离层竖直刻蚀多个孔，所述多个孔的下端与所述硅衬底的上表面均齐平；S401：从所述多个孔的内壁向孔心均依次周向沉积ONO层；S402：从所述多个孔的孔心处均淀积多晶硅填满所述多个孔；S403：对填充后的所述多个孔的孔口处均进行平坦化处理；S5：对所述隔离层和所述栅介质层进行刻蚀，形成台阶和隔离槽；以及S6：在所述台阶上设置栅电极。本发明具有如下优点：空间利用率高、存储密度大。
123. 105575430 一种非易失性存储器的擦除方法
CN
11.05.2016
G11C 16/14 Loading...
G11C 16/14
Loading...
201410536053.5
北京兆易创新科技股份有限公司
胡洪
G11C 16/14
Loading...
本发明公开了一种非易失性存储器的擦除方法，所述方法包括：S1对存储块中的所有扇区进行第一次擦除验证，将通过第一次擦除验证的扇区进行标记；S2对存储块中所有扇区进行第二次擦除验证，若存储块中所有扇区没有全部通过第二次擦除验证，则对所有扇区中除通过第一次擦除验证的扇区以外的剩余扇区进行擦除操作；S3对擦除操作后的所述剩余扇区中的存储单元进行过擦除验证，对没有通过过擦除验证的存储单元进行过擦除编程。本发明能够防止通过第一次擦除验证的扇区发生过擦除，节省了对通过第一次擦除验证的扇区进行过擦除编程的时间，从而提高了非易失性存储器中存储块的擦除速度。
124. 105575427 一种非易失性存储器的擦除方法
CN
11.05.2016
G11C 16/10 Loading...
G11C 16/10
Loading...
201410536045.0
北京兆易创新科技股份有限公司
胡洪
G11C 16/10
Loading...
本发明公开了一种非易失性存储器的擦除方法，所述方法包括：S1对经过M次擦除操作的存储块中的所有扇区进行第一次擦除验证，获取需要进行擦除操作的扇区，其中，M为大于1的整数；S2对所述获取到的需要进行擦除操作的扇区进行擦除操作。本发明只对获取到的需要进行擦除操作的扇区进行擦除操作，防止不需要进行擦除操作的扇区发生过擦除，节省了对不需要进行擦除操作的扇区中的存储单元进行过擦除编程的时间，加快了非易失性存储器的擦除速度。
125. 105551523 NAND存储器及其平衡WL电压建立时间的装置
CN
04.05.2016
G11C 16/10 Loading...
G11C 16/10
Loading...
201510919134.8
北京兆易创新科技股份有限公司
程莹
G11C 16/10
Loading...
本发明提供了一种NAND存储器及其平衡WL电压建立时间的装置，装置包括：平衡信号接收模块，接收平衡信号；第一平衡开关模块，分别与第一plane操作信号接收端、平衡信号接收模块和第一全局控制开关模块相连；第二平衡开关模块，分别与第二plane操作信号接收端、平衡信号接收模块和第二全局控制开关模块相连；当对第一plane或第二plane进行单独操作时，平衡信号控制第一和第二平衡开关模块同时打开；当对第一plane和第二plane进行操作时，第一plane操作信号控制第一平衡开关模块打开，同时第二plane操作信号控制第二平衡开关模块打开。本发明使得WL电压建立时间在单双plane操作时保持一致。
126. 105551524 一种存储单元的擦除方法
CN
04.05.2016
G11C 16/16 Loading...
G11C 16/16
Loading...
201510933666.7
北京兆易创新科技股份有限公司
刘会娟
G11C 16/16
Loading...
本发明公开了一种存储单元的擦除方法，其特征在于，包括：S1、接收编程操作指令；S2、对存储单元进行选择，选中的存储单元的字线以及位线接第一编程电压，未被选中的存储单元的字线悬空，位线接电压源；S3、对选中的存储单元的字线加编程脉冲；S4、对选中的存储单元的阱CWELL加擦除电压脉冲；S5、进行编程验证，如果验证成功则结束编程操作，否则执行步骤S2。本发明实施例提供的一种存储单元的擦除方法，在每次对存储单元编程后，通过在存储单元的阱上加擦除脉冲，以实现擦除掉存储单元表层俘获的电子，进而增强存储单元对数据的保持特性。
127. 105552081 电荷捕获型存储器及其制备方法
CN
04.05.2016
H01L 27/115 Loading...
H01L 27/115
Loading...
201610045640.3
清华大学
王博
H01L 27/115
Loading...
提供一种电荷捕获型存储器及其制备方法。该电荷捕获型存储器包括衬底，以及依次堆叠在所述衬底上的电荷隧穿层、电荷存储层、电荷阻挡层和控制栅极。所述电荷存储层包括设置在所述电荷存储层中的电荷存储层夹层；并且在所述电荷存储层与所述电荷存储层夹层之间的界面处具有电荷捕获陷阱。
128. 105529332 一种解码型垂直栅3D NAND及其形成方法
CN
27.04.2016
H01L 27/115 Loading...
H01L 27/115
Loading...
201610018226.3
清华大学
邓宁
H01L 27/115
Loading...
本发明公开了一种解码型垂直栅3D？NAND及其形成方法，该方法包括步骤：提供衬底；在衬底形成一层或多层半导体层；刻蚀一层或多层半导体层以形成多个沟槽；在多个沟槽内和横跨多个沟槽的顶部形成栅极结构；横跨多个沟槽的顶部形成多晶硅层；对栅极结构刻蚀多个栅极材料填充孔，对多晶硅层刻蚀源极材料填充孔；在源极材料填充孔和多个栅极材料填充孔内淀积电极材料。本发明具有如下优点：具有比BICS结构更好的竖直方向拓展潜力，层数的增加对于单个存储管的性能的影响相比垂直沟道的三维存储器小得多，而且这种结构在工艺上也更简便，减少了深沟刻蚀这一复杂耗时的步骤，整个工艺与目前的工艺技术完全兼容。
129. 105489244 一种非易失性存储器的擦除方法
CN
13.04.2016
G11C 16/14 Loading...
G11C 16/14
Loading...
201410535686.4
北京兆易创新科技股份有限公司
胡洪
G11C 16/14
Loading...
本发明公开了一种非易失性存储器的擦除方法，所述方法包括：S1依次判断存储块中每一个扇区是否通过擦除验证，若当前扇区通过擦除验证，则对通过擦除验证的当前扇区进行标记，对当前扇区的下一个扇区进行擦除验证；若当前扇区没有通过擦除验证，则对存储块中除通过擦除验证以外且包括当前扇区在内的剩余扇区进行擦除操作，S2对擦除操作后的剩余扇区过擦除验证，对没有通过过擦除验证的存储单元进行过擦除编程。本发明能够防止通过擦除验证的扇区发生过擦除，且随着擦除次数的增加，存储块中通过擦除验证的扇区的数目逐渐增加，需要进行擦除操作的剩余扇区的数目越来越少，节省了过擦除编程的时间，提高了非易失性存储器的擦除速度。
130. 105489247 一种存储器芯片的测试方法和装置
CN
13.04.2016
G11C 29/56 Loading...
G11C 29/56
Loading...
201410472072.6
北京兆易创新科技股份有限公司
苏志强
G11C 29/56
Loading...
本发明提供了一种存储器芯片的测试方法和装置，其中的方法具体包括：分别利用预置的多个电压档位进行每颗存储器芯片的测试；其中，所述每颗存储器芯片的测试过程包括：从所述多个电压档位中选择一个未使用的电压档位，作为当前电压档位；利用所述当前电压档位对当前存储器芯片进行测试；判断该当前存储器芯片是否测试通过；若测试通过，则依据所述当前电压档位确定该当前存储器芯片的操作电压；若测试不通过，则重新执行所述从所述多个电压档位中选择一个未使用的电压档位的步骤。本发明能够提高存储器芯片的性能与生产良率。
131. 105468535 一种NAND Flash的数据处理方法及装置
CN
06.04.2016
G06F 12/02 Loading...
G06F 12/02
Loading...
201511020750.6
北京兆易创新科技股份有限公司
刘会娟
G06F 12/02
Loading...
本发明实施例公开了一种NAND？Flash的数据处理方法及装置。所述NAND？Flash的数据处理方法包括：隔离寄存器记录存储列组的好坏状态；若所述隔离寄存器中记录待处理的目标存储列组为坏组，则控制寄存器对数据总线和所述目标存储列组的下一存储列组执行数据处理操作。本发明实施例的方案简化了在读取或写入缓存数据时寻找外部访问的逻辑地址对应的实际物理地址的过程，减少了耗时。
132. 105447416 一种串行接口存储器的信息保护方法
CN
30.03.2016
G06F 21/78 Loading...
G06F 21/78
Loading...
201410251309.8
北京兆易创新科技股份有限公司
苏志强
G06F 21/78
Loading...
本发明公开了一种串行接口存储器的信息保护方法，所述方法包括：读取每一个块所对应的第一保护信息的数值和第二保护信息的数值，根据所述第一保护信息的数值和第二保护信息的数值进行运算，根据运算结果判断所述第一保护信息和第二保护信息所对应的块是否受保护。本发明能够自由的对存储器芯片中的任意块进行保护或解保护，使得信息保护具有更高的自由度。
133. 105450704 一种用于闪存的网络存储设备及其处理方法
CN
30.03.2016
H04L 29/08 Loading...
H04L 29/08
Loading...
201410433018.0
北京兆易创新科技股份有限公司
朱荣臻
H04L 29/08
Loading...
本发明提供了一种用于闪存的网络存储设备及其处理方法，其中的用于闪存的网络存储系统具体包括：闪存阵列设备和应用服务器；其中，所述应用服务器包括：闪存阵列管理模块，用于依据闪存阵列设备的组织信息，将来自客户端的数据读写请求的逻辑地址转换成闪存阵列设备的物理地址，并根据所述物理地址将原始的设备读写请求转化为针对闪存阵列设备的设备读写请求；其中，所述针对闪存阵列设备的设备读写请求经网络到达所述闪存阵列设备。本发明能够提高网络存储的容量，以及，增加网络存储的便捷性。
134. 105448333 一种快闪存储器及其处理方法
CN
30.03.2016
G11C 16/02 Loading...
G11C 16/02
Loading...
201410438233.X
北京兆易创新科技股份有限公司
舒清明
G11C 16/02
Loading...
本发明提供了一种快闪存储器及其处理方法，其中的快闪存储器具体包括：电源检测模块、异常处理模块和第一电源标志操作模块；其中，所述电源检测模块，用于检测快闪存储器芯片的电源电压，得到相应的检测结果；其中，所述检测结果包括异常和正常；所述异常处理模块，用于当所述检测结果为异常时，终止所述快闪存储器芯片正在进行的操作；及所述第一电源标志操作模块，用于在所述异常处理模块终止所述快闪存储器芯片正在进行的操作后，将电源监控标志位置位；其中，所述电源监控标志位用于表示在之前的操作过程中，所述快闪存储器芯片是否因为电源电压异常而终止过正在进行的操作。本发明能够提高快闪存储器的可靠性。
135. 105448348 一种芯片修复方法和装置
CN
30.03.2016
G11C 29/44 Loading...
G11C 29/44
Loading...
201410251439.1
北京兆易创新科技股份有限公司
张君宇
G11C 29/44
Loading...
本发明提供了一种芯片修复方法和装置，以解决GBL修复无法满足芯片良品率提升，以及性能提升要求的问题。所述方法包括：对芯片中的主阵列存储单元进行测试，得到发生故障的存储单元的地址信息；根据发生故障的存储单元的地址信息与芯片中的冗余存储单元，对芯片进行修复；其中，冗余存储单元包括第一存储单元和第二存储单元；第一存储单元与主阵列存储单元共用阱、位线和高位地址；第二存储单元与主阵列存储单元不共用阱、位线和高位地址。本发明通过在芯片中增加第二存储单元，增加了一种对芯片进行修复的方式，在GBL修复无法完全对芯片进行修复时，可以进行第二修复，满足了芯片良品率提升，以及性能提升的要求。
136. 105448803 一种提高闪存单元有效沟道宽度的方法
CN
30.03.2016
H01L 21/762 Loading...
H01L 21/762
Loading...
201410308660.6
上海格易电子有限公司
于法波
H01L 21/762
Loading...
本发明公开了一种提高闪存单元有效沟道宽度的方法，包括：在半导体衬底上刻蚀隔离区和有源区，其中，所述半导体衬底由硅衬底、牺牲氧化硅层和掩膜氮化硅层依次叠层而成；对所述掩膜氮化硅层进行回刻至所述牺牲氧化硅层，并以剩余掩膜氮化硅层为掩膜刻蚀所述牺牲氧化硅层至所述硅衬底；形成第一衬垫氧化硅层，其中，所述第一衬垫氧化硅层的厚度处于5nm～15nm之间；去除所述第一衬垫氧化硅层，以形成圆滑转角的半导体结构；采用高温氧化法淀积第二衬垫氧化硅层并致密化处理。本发明通过高温氧化法淀积第二衬垫氧化硅层并致密化处理，使硅衬底的沟道边沿的硅免受二次损耗并提高了第二衬垫氧化硅层的绝缘性能，达到了提高有效沟道宽度和器件性能的效果。
137. 103366826 一种NAND闪存芯片及其棋盘格检查时的芯片编程方法
CN
30.03.2016
G11C 29/10 Loading...
G11C 29/10
Loading...
201210100117.8
北京兆易创新科技股份有限公司
苏志强
G11C 29/10
Loading...
本发明提供了一种NAND闪存芯片及其棋盘格检查时的芯片编程方法；NAND闪存芯片包括：主阵列、控制模块；内置样本生成器；所述控制模块用于当要进行棋盘格检查时，指示所述内置样本生成器生成进行芯片编程所需的序列；待所述内置样本生成器生成序列后，发起编程执行命令，将所述序列从所述内置样本生成器传送到所述主阵列中进行编程。本发明能提高NAND？Flash的测试速度，降低测试成本。
138. 103377686 Nand Flash 存储器及实现 Nand Flash 存储器连续读操作的方法
CN
30.03.2016
G11C 7/06 Loading...
G11C 7/06
Loading...
201210122417.6
北京兆易创新科技股份有限公司
苏志强
G11C 7/06
Loading...
本发明公开了一种Nand？Flash存储器及实现Nand？Flash存储器连续读操作的方法，该Nand？Flash存储器的Flash存储器单元阵列中的存储页分为奇存储页和偶存储页，每一奇存储页对应一奇字线，每一偶存储页对应一偶字线；该Nand？Flash存储器的奇灵敏放大器和偶灵敏放大器根据读指令中地址信息对应的连续两个奇字线和偶字线分别同时读取Flash存储器单元阵列中对应的连续两个奇存储页和偶存储页，并将读取的奇存储页的数据和偶存储页的数据送至外部接口；其中，在将读取的偶存储页的数据送至外部接口的同时，奇灵敏放大器和偶灵敏放大器根据新的读指令中地址信息对应的连续两个奇字线和偶字线分别同时读取Flash存储器单元阵列中对应的连续两个奇存储页和偶存储页。
139. 105427889 一种存储器
CN
23.03.2016
G11C 16/20 Loading...
G11C 16/20
Loading...
201410490374.6
北京兆易创新科技股份有限公司
舒清明
G11C 16/20
Loading...
本发明公开了一种存储器，该存储器包括：存储阵列和全局位线；所述存储阵列，包括以阵列排布的若干个存储单元，所述存储单元由隔离区按列隔开；至少一条所述全局位线，所述全局位线为相连的n条窄全局位线，所述窄全局位线的宽度小于宽度阈值，所述窄全局位线位于所述存储阵列的隔离区所在区域的上方，其中，n为整数且大于或等于2。本发明提供的一种存储器，通过将全局位线拆分为n条窄全局位线，使得存储器的任意一列存储单元均不会被窄全局位线完全覆盖，进而在紫外光照射后，存储器的存储单元的初始化一致性良好。
140. 205103696 一种用于NAND FLASH的不对称稳压电路
CN
23.03.2016
G05F 1/56 Loading...
G05F 1/56
Loading...
201520838304.5
北京兆易创新科技股份有限公司
邓龙利
G05F 1/56
Loading...
本实用新型公开了一种用于NAND？FLASH的不对称稳压电路，包括：偏置模块、误差放大模块和输出模块；偏置模块的输出端与误差放大模块的输入端连接，将外部输入电压转化为第一偏置电压、第二偏置电压、第三偏置电压及第四偏置电压并输入到误差放大模块；误差放大模块的输出端与输出模块的输入端连接，用于根据第一偏置电压、第二偏置电压、第三偏置电压及第四偏置压将差分信号放大；误差放大模块采用折叠式运放结构，其差分输出级采用不对称结构，差分输出的倍数至少为两倍；输出模块用于接收误差放大模块输入的差分放大信号并进行输出。通过对误差放大模块采用不对称的折叠式共源共栅结构，在相同功耗的条件下，产生更少的过冲电压。
141. 105405809 一种快闪存储器的制造方法
CN
16.03.2016
H01L 21/8247 Loading...
H01L 21/8247
Loading...
201410466643.5
上海格易电子有限公司
于法波
H01L 21/8247
Loading...
本发明公开了一种快闪存储器的制造方法，包括在半导体衬底上刻蚀有源区和隔离区，半导体衬底由基底、牺牲层和掩模层依次层叠而成，在回刻掩模层和刻蚀牺牲层后的基底上形成衬垫层得到圆滑转角的半导体结构，在圆滑转角的半导体结构上形成绝缘层，在绝缘层上形成隔离氧化物层以填满所述隔离区，部分移除隔离氧化物层和绝缘层直到隔离氧化物层和绝缘层与掩模层平齐为止，去除位于有源区的掩模层，露出与掩模层接触的牺牲层和部分绝缘层，去除露出的牺牲层和部分绝缘层露出有源区的基底，在露出的有源区的基底上依次形成隧道氧化物层和浮栅层。本发明能够防止隔离区的隔离氧化物对隧道氧化物和衬垫层的影响，从而提高快闪存储器的数据保持特性。
142. 103383857 灵敏放大器电路
CN
16.03.2016
G11C 7/06 Loading...
G11C 7/06
Loading...
201210138081.2
北京兆易创新科技股份有限公司
程莹
G11C 7/06
Loading...
本发明提供一种灵敏放大器电路，包括一并联电路和一比较放大电路，其中：并联电路包括第一支路和第二支路，其中：第一支路，包括：第一使能电路；第一电流控制电路；第一开关电路；参考单元；第二支路，包括：第二使能电路；第二电流控制电路；第二开关电路；存储单元；其中第一电流控制电路控制的电流的大小与第二电流控制电路控制的电流的大小相等；比较放大电路，用于对比较器与第一开关电路的连接点处的电压和比较器与第二开关电路的连接点的电压进行比较，其中电压大的连接点所对应的单元为已编程单元，电压低的连接点所对应的单元为已擦除单元。
143. 205080460 一种电压输出装置
CN
09.03.2016
G05F 1/567 Loading...
G05F 1/567
Loading...
201520435389.2
北京兆易创新科技股份有限公司
张现聚
G05F 1/567
Loading...
本实用新型提供了一种电压输出装置，其中，所述装置包括：第一环路电路、第二环路电路和第三环路电路；其中，所述第二环路电路包括轨到轨比较器、射随器；所述第一环路电路产生所述轨到轨比较器的电源电压；所述第三环路电路产生所述轨到轨比较器的输入电压；所述轨到轨比较器使用所述轨到轨比较器的电源电压和所述轨到轨比较器的输入电压，生成基准电压；所述射随器使用所述基准电压和偏置电流产生输出电压；所述输出电压为零至所述电源电压中的任一电压。本实用新型利用轨到轨比较器可以保证电压输出装置的输出电压在零到输入电压之间调节，能够满足闪存芯片内部的存储单元的读写擦操作的要求。
144. WO/2016/029524 NETWORK STORAGE DEVICE FOR USE IN FLASH MEMORY AND PROCESSING METHOD THEREFOR
WO
03.03.2016
G06F 12/10 Loading...
G06F 12/10
Loading...
PCT/CN2014/087500
GIGADEVICE SEMICONDUCTOR (BEIJING) INC.
ZHU, Rongzhen
G06F 12/10
Loading...
A network storage device for use in flash memory and a processing method therefor. A network storage system for use in flash memory specifically comprises: a flash memory array device (201) and an application server (202). The application server (202) comprises: a flash memory array management module (221) used for converting, on the basis of organizational information of the flash memory array device (201), logical address of a data read/write request coming from a client into a physical address of the flash memory array device (201) and converting, on the basis of the physical address, an original device read/write request into a device read/write request directed at the flash memory array device (201), where the device read/write request directed at the flash memory array device (201) arrives at the flash memory array device (201) via a network. This allows an increased capacity of network storage and increased degree of convenience of network storage.
145. 205068214 一种电压输出装置
CN
02.03.2016
G05F 1/567 Loading...
G05F 1/567
Loading...
201520436004.4
北京兆易创新科技股份有限公司
张现聚
G05F 1/567
Loading...
本实用新型提供了一种电压输出装置，其中，所述装置包括：第一环路电路、第二环路电路和第三环路电路；其中，所述第二环路电路包括第二比较器、射随器；所述第一环路电路产生所述第二比较器的电源电压；所述第三环路电路产生所述第二比较器的输入电压；所述第二比较器使用所述第二比较器的电源电压和所述第二比较器的输入电压，生成基准电压；所述射随器使用所述基准电压和偏置电流产生输出电压；所述输出电压为零至所述电源电压中的任一电压。本实用新型技术方案可以保证电压输出装置的输出电压在零到输入电压之间调节，能够满足闪存芯片内部的存储单元的读写擦操作的要求。
146. 105335095 闪存文件系统的处理方法及装置
CN
17.02.2016
G06F 3/06 Loading...
G06F 3/06
Loading...
201410392623.8
北京兆易创新科技股份有限公司
朱荣臻
G06F 3/06
Loading...
本发明提供了一种闪存文件系统的处理方法及装置，其中的闪存中数据管理的方法具体包括：在闪存的第一块中存储闪存文件系统的元数据信息；在闪存的第二块中存储所述第一块的地址信息。本发明能够缩短挂载过程所经历的时间。
147. 105336702 一种快闪存储器层间介质层的填充方法
CN
17.02.2016
H01L 21/8247 Loading...
H01L 21/8247
Loading...
201410376792.2
上海格易电子有限公司
许毅胜
H01L 21/8247
Loading...
本发明公开了一种快闪存储器层间介质层的填充方法，该方法包括：采用高密度等离子体方法，在半导体衬底上填充第一介质层；在所述第一介质层上，采用高纵深比制程工艺填充第二介质层。本发明提供了一种快闪存储器层间介质层的填充方法，通过采取高密度等离子体方法在半导体衬底上填充第一介质层，减轻了高密度等离子体的填充对隧穿氧化层的损伤，同时等离子体填充后在隔离层上端边角形成的圆滑边角形貌利于HARP工艺的填充，随后在第一介质层上，采取高纵深比制程工艺填充第二介质层，进而避免了采用高纵深比制程工艺进行填充时可能出现的空洞或裂缝，因此提高了快闪存储器的器件可靠性。
148. 105336697 一种制造快闪存储器的方法
CN
17.02.2016
H01L 21/8247 Loading...
H01L 21/8247
Loading...
201410307077.3
上海格易电子有限公司
于法波
H01L 21/8247
Loading...
本发明公开了一种制造快闪存储器的方法，包括：在半导体衬底上刻蚀隔离区和有源区；在该刻蚀后的半导体衬底上依次形成第一衬垫氧化硅层和第二衬垫氧化硅层，并对所述第二衬垫氧化硅层进行致密化处理，以形成半导体衬底结构，其中，所述第二衬垫氧化硅层采用高温氧化法形成；在所述半导体衬底结构上形成隔离氧化硅层，以得到半导体结构；对所述半导体结构进行回刻；在该回刻后的半导体结构上依次形成隧道氧化硅层和浮栅层。本发明提供的一种制造快闪存储器的方法，采用高温氧化法形成第二衬垫氧化硅层并致密化处理，使有源区只有一次损耗和隔离氧化硅层免受损耗，实现了降低有源区和浮栅层间距，达到了提高器件性能和减小快闪存储器尺寸的效果。
149. 105336368 一种非交叠四相位时钟产生电路
CN
17.02.2016
G11C 16/10 Loading...
G11C 16/10
Loading...
201410345853.9
北京兆易创新科技股份有限公司
张现聚
G11C 16/10
Loading...
本发明公开了一种非交叠四相位时钟产生电路，所述电路包括偏置电压电路、使能控制电路、非交叠延迟电路和时钟频率电路，其中，偏置电压电路包括第一偏置电压电路和第二偏置电压电路，第一偏置电压电路用于为非交叠延迟电路和时钟频率电路提供第一偏置电压，第二偏置电压电路用于为非交叠延迟电路和时钟频率电路提供第二偏置电压，使能控制电路用于根据使能信号和时钟频率电路输出的时钟频率控制非交叠延迟电路，非交叠延迟电路用于产生非交叠四相位信号，时钟频率电路用于产生控制非交叠四相位时钟信号的时钟频率。本发明提供的非交叠四相位时钟信号具有更好的稳定性，不随电源电压波动而波动。
150. 105336595 一种隧穿氧化层的制造方法和具有该隧穿氧化层的快闪存储器
CN
17.02.2016
H01L 21/28 Loading...
H01L 21/28
Loading...
201410390775.4
上海格易电子有限公司
许毅胜
H01L 21/28
Loading...
本发明公开了一种隧穿氧化层的制造方法和具有该隧穿氧化层的快闪存储器，该制造方法包括：在硅衬底表面形成第一氧化层并去除，以形成处理后的硅衬底；在所述处理后的硅衬底表面形成隧穿氧化层。本发明提供的一种隧穿氧化层的制造方法和具有该隧穿氧化层的快闪存储器，通过在形成隧穿氧化层之前，在硅衬底表面首先形成第一氧化层并去除，随后在处理后的硅衬底上再形成隧穿氧化层，使隧穿氧化层的致密度好、质量高，从而改善存储器件的可靠性，提高数据保持能力和反复擦写次数。
151. 205028190 电压调节装置及电压生成系统
CN
10.02.2016
G05F 3/26 Loading...
G05F 3/26
Loading...
201520435370.8
北京兆易创新科技股份有限公司
张现聚
G05F 3/26
Loading...
本实用新型实施例提供了一种电压调节装置、及一种电压调节系统，其中的装置包括：单位电流提供模块、第一电流提供模块、第二电流提供模块、第一电流产生模块、第二电流产生模块和开关；第一电流提供模块和第二电流提供模块，用于分别向第一N管电流镜和第二N管电流镜的漏极提供第一电流和第二电流；开关用于根据使能信号调节自身的开关状态；与开关相连的第二N管电流镜的第三预置数目小于第二预置数目，不与开关相连的第二N管电流镜通过源极接地；第二预置数目大于第一预置数目，并且，第二预置数目与第三预置数目的差值小于第一预置数目。本实用新型实施例能够有效地控制输出电压产生的纹波的大小，以减少纹波对电子产品产生的影响。
152. 105304139 一种存储器和存储器存储方法
CN
03.02.2016
G11C 17/00 Loading...
G11C 17/00
Loading...
201410345319.8
北京兆易创新科技股份有限公司
苏志强
G11C 17/00
Loading...
本发明公开了一种存储器和存储器存储方法，所述存储器包括多个存储模块，所述存储模块包括主存储阵列和虚假存储阵列；所述主存储阵列，用于存储信息；所述虚假存储阵列，包括第一虚假字线块和第二虚假字线块，所述虚假存储阵列作为一次性编程只读存储区域，用于存储数据，其中，所述第一虚假字线块和所述第二虚假字线块分别位于所述主存储阵列的顶部和底部。本发明提供的一种存储器和存储器存储方法，通过将虚假存储阵列作为一次性编程只读存储区域，用于存储芯片信息、芯片标识、接口信息和用户信息，以去除现有存储器的OTP区域，节省了存储器芯片面积以及降低了芯片成本。
153. 105304133 一种3D NAND flash的电压控制方法和装置
CN
03.02.2016
G11C 16/08 Loading...
G11C 16/08
Loading...
201510624777.X
北京兆易创新科技股份有限公司
刘会娟
G11C 16/08
Loading...
本发明实施例提供了一种3D？NAND？flash的电压控制方法和装置，其中，基于编程操作的3D？NAND？flash电压控制方法包括：预先将所述3D？NAND？flash的字线WL分成若干个字线组；其中，每个字线组中字线WL孔径的最大差值小于等于预设阈值，每个字线组具有对应的预设编程电压；每个字线组中字线WL的物理地址连续；当选中所述3D？NAND？flash的某个字线WL进行编程操作时，对所选中字线WL，施加所选中字线WL对应字线组的预设编程电压。本发明实施例可以避免编程操作时数据出错的问题，提高了可靠性。
154. 105304137 存储器的读取电路、存储装置及存储器的读取方法
CN
03.02.2016
G11C 16/26 Loading...
G11C 16/26
Loading...
201410345328.7
北京兆易创新科技股份有限公司
苏志强
G11C 16/26
Loading...
本发明涉及存储技术领域，尤其涉及存储器的读取电路、存储装置及存储器的读取方法，该电路包括：敏感放大器阵列和多个敏感放大器偏置电路，其中，所述敏感放大器阵列包括多个敏感放大器电路；所述敏感放大器偏置电路，用于分别向所述敏感放大器阵列中与所述敏感放大器偏置电路对应设置的敏感放大器电路发送至少一个偏置比较信号。该电路能够大大缩短了偏置比较信号的传输路径，从而缩短了敏感放大器电路所需的偏置比较信号的建立时间，提高了对存储器芯片的读取速度。
155. 103365791 一种NAND闪存
CN
27.01.2016
G06F 12/0866 Loading...
G06F 12/0866
Loading...
201210104010.0
北京兆易创新科技股份有限公司
苏志强
G06F 12/0866
Loading...
本发明提供了一种NAND闪存，包括：存储单元；串行接口，包括第一串行端口和第二串行端口；片选使能信号输入端口，用于接收片选使能信号；控制单元，用于片选使能信号为低电平时，指示所述第一串行端口接收输入数据；当接收完输入数据后，指示所述第二串行端口输出地址对应的所述存储单元的数据。本发明能够为NAND闪存提供不同的接口，提升芯片应用的灵活性和范围；减少IO数量，降低成本。
156. 105261396 一种芯片及其替换对比电路
CN
20.01.2016
G11C 16/06 Loading...
G11C 16/06
Loading...
201510629555.7
北京兆易创新科技股份有限公司
苏志强
G11C 16/06
Loading...
本发明提供了一种芯片及其替换对比电路，电路包括：第一开关模块，第一端与预设电源相连，控制端与对比复位信号电路相连；第二开关模块，第一端与第一开关模块的第二端相连，控制端与对比复位信号电路相连；第三开关模块，第一端接地，第二端与第二开关模块的第二端相连，控制端与对比复位信号电路相连；多个对比模块，多个对比模块与芯片的多个替换单元一一对应，每个对比模块包括寄生电容，第一端与输入地址输出端相连，第二端分别与第二开关模块的第一端和对应的替换单元相连，第三端与第二开关模块的第二端相连；锁存器，分别与第二开关模块的第一端和主存储器相连。本发明能避免多个寄生电容电荷共享而导致锁存器错误翻转。
157. 105261395 一种芯片及其替换对比装置
CN
20.01.2016
G11C 16/06 Loading...
G11C 16/06
Loading...
201510627972.8
北京兆易创新科技股份有限公司
苏志强
G11C 16/06
Loading...
本发明实施例提供了一种芯片及其替换对比装置，装置包括：M个替换对比电路，每个替换对比电路具有N个对比模块，每个替换对比电路分别与芯片的对比复位信号电路、芯片的输入地址输出端、芯片的N个替换单元和芯片的主存储器相连，N个替换单元与N个对比模块一一对应相连。本发明实施例有效减小了每个替换对比电路上的负载，加快了替换对比电路的对比速度和复位速度，从而提高了芯片的读写速度。
158. 105244057 一种非易失性存储器写状态寄存器的方法
CN
13.01.2016
G11C 16/10 Loading...
G11C 16/10
Loading...
201510633909.5
北京兆易创新科技股份有限公司
舒清明
G11C 16/10
Loading...
本发明公开了一种非易失性存储器写状态寄存器的方法。其中，所述方法，包括步骤1、读取状态寄存器的原始数据；步骤2、比较用户发送的数据与所述原始数据；步骤3、判断所述用户数据中是否存在需要进行擦除的位数据，若是，对所述原始数据依次进行预编程操作、擦除操作、编程操作和结束写操作过程，否则执行步骤4；步骤4、判断所述用户数据和所述原始数据是否相同，若是，结束写状态寄存器的过程，否则，对所述原始数据进行编程操作，结束写状态寄存器的过程。本发明实施例提供的技术方案，减少了对状态寄存器存储单元的重复编程和擦除操作，延长了状态寄存器的使用寿命，提高了产品品质。
159. 105242735 一种用于NAND FLASH的不对称稳压电路
CN
13.01.2016
G05F 1/56 Loading...
G05F 1/56
Loading...
201510706052.5
北京兆易创新科技股份有限公司
邓龙利
G05F 1/56
Loading...
本发明公开了一种用于NAND？FLASH闪存的不对称稳压电路，包括：偏置模块、误差放大模块和输出模块；偏置模块的输出端与误差放大模块的输入端连接，将外部输入电压转化为第一偏置电压、第二偏置电压、第三偏置电压及第四偏置电压并输入到误差放大模块；误差放大模块的输出端与输出模块的输入端连接，用于根据第一偏置电压、第二偏置电压、第三偏置电压及第四偏置压将差分信号放大；误差放大模块采用折叠式运放结构，其差分输出级采用不对称结构，差分输出的倍数至少为两倍；输出模块用于接收误差放大模块输入的差分放大信号并进行输出。通过对误差放大模块采用不对称的折叠式共源共栅结构，在相同功耗的条件下，产生更少的过冲电压。
160. 105224890 一种信息保护方法和存储器
CN
06.01.2016
G06F 21/79 Loading...
G06F 21/79
Loading...
201410250697.8
北京兆易创新科技股份有限公司
苏志强
G06F 21/79
Loading...
本发明公开了一种信息保护方法和存储器，其中，所述信息保护方法包括：根据预设规则判断I/O接口接收到的信息是第一保护信息还是第二保护信息；当I/O接口接收到的信息是第一保护信息时：将第一保护信息写入第一挥发性存储器；读取第一挥发性存储器中写入的第一保护信息，并将第一挥发性存储器中写入的第一保护信息写入非挥发性存储器中；读取非挥发性存储器中写入的第一保护信息并将第一保护信息回写入第一挥发性存储器中；当I/O接口接收到的信息是第二保护信息时：将第二保护信息写入第二挥发性存储器中。本发明降低了存储器中存储芯片的占用面积，加快了第一保护信息的读取速率，且当存储器发生掉电时，第一保护信息不会丢失。
161. 105224239 一种flash存储器和存储系统
CN
06.01.2016
G06F 3/06 Loading...
G06F 3/06
Loading...
201410239379.1
北京兆易创新科技股份有限公司
苏志强
G06F 3/06
Loading...
本发明公开了一种flash存储器和存储系统，该flash存储器包括：输入/输出接口用于采用两种接口模式中的一个输入/输出数据，包括第一接口和第二接口且第一、第二接口与两种接口模式对应；转换器用于对第一接口输出给数据选择器的数据模式进行转换，以及对数据选择器输出给第一接口的数据模式进行转换；数据选择器用于对转换器输出的数据或第二接口输出的数据进行选择并将所得的数据发送至控制器，以及对控制器输出的数据进行选择并将所得的数据发送至转换器或第二接口；控制器用于根据数据选择器输出的数据对存储阵列进行控制，以及从存储阵列获取数据并发送至数据选择器。本发明可以降低投资成本和生产制造成本。
162. 105224249 一种写操作方法和装置
CN
06.01.2016
G06F 3/06 Loading...
G06F 3/06
Loading...
201510625071.5
北京兆易创新科技股份有限公司
苏志强
G06F 3/06
Loading...
本发明提供了一种写操作方法和装置，其中，所述方法包括：接收设定数量的输入接口按照串行时钟周期输入的比特数据；对接收到的每个周期的比特数据进行移位锁存，将接收到的所述比特数据转换成两组位宽为一个字节的数据；将转成的所述两组数据按照设定规则锁存到十六位的寄存器中，组成有效数据，以供写入对应的存储列中。
163. 105224248 一种存储类型的闪存中的块操作方法和装置
CN
06.01.2016
G06F 3/06 Loading...
G06F 3/06
Loading...
201510624779.9
北京兆易创新科技股份有限公司
苏志强
G06F 3/06
Loading...
本发明提供了一种存储类型的闪存中的块操作方法和装置，其中，所述方法包括：启动与译码地址对应的块选择器，块选择器可对一个奇数块和一个偶数块进行选择，奇数块与偶数块为相邻的两个块；确定块选择器可选择的奇数块对应的第一电压，以及块选择器可选择的偶数块对应的第二电压；依据译码地址对第一电压以及第二电压进行配置，以将译码地址指示的块对应的电压配置为有效操作电压，另一个块对应的电压配置为无效操作电压；分别导通控制第一电压传输的MOS管、以及控制第二电压传输的MOS管。通过本发明实施例提供的存储类型的闪存中的块操作方案，可缩减一半数量的block？selector，相应地将减小NAND？FLASH的面积。
164. 105225698 一种列修复方法和装置
CN
06.01.2016
G11C 29/44 Loading...
G11C 29/44
Loading...
201510624897.X
北京兆易创新科技股份有限公司
苏志强
G11C 29/44
Loading...
本发明提供了一种列修复方法和装置，其中，所述方法包括：检测主存储阵列中的当前列是否正常；当所述当前列为坏列时，从芯片中预设的冗余列中选择一个可用且未被占用的列作为替换列；将所述替换列对应的用于指示所述替换列是否已经被占用的信息，修改为已被占用；将所述当前列的地址写入到所述替换列对应的锁存器中。
165. 105185408 一种Flash芯片
CN
23.12.2015
G11C 16/06 Loading...
G11C 16/06
Loading...
201510419718.9
北京兆易创新科技股份有限公司
苏志强
G11C 16/06
Loading...
本发明公开了一种Flash芯片，该Flash芯片包括多个复用接口和多个专用接口；其中，所述复用接口能够兼容SPI类型的NAND？Flash和ONFI类型的NAND？Flash中功能相对应的接口；所述专用接口对应于ONFI类型的NAND？Flash中除所述功能相对应的接口之外的其他接口；通过采用不同的封装方式，所述Flash芯片被封装为SPI类型的NAND？Flash，或者ONFI类型的NAND？Flash。本发明可以在同一个芯片内实现SPI类型的NAND？Flash或者ONFI类型的NAND？Flash，从而降低生产成本，并且通过端口复用的方式能够控制芯片的面积，节约芯片成本。
166. 105187054 一种锁相环系统
CN
23.12.2015
H03L 7/08 Loading...
H03L 7/08
Loading...
201510587408.8
合肥格易集成电路有限公司
胡俊
H03L 7/08
Loading...
本发明提供了一种锁相环系统，其中的系统具体包括：第一级锁相环和第二级锁相环；所述第一级锁相环的输出端与所述第二级锁相环的输入端相连；其中，所述第一级锁相环的输入端与时钟相连；所述第二级锁相环包括：数量与应用系统中部件相应的锁相环；所述锁相环包括反馈回路，所述锁相环的输入端与所述第一级锁相环的输出端紧密相邻，所述锁相环的输出端靠近对应部件的输入端。本发明实施例能够提高应用系统各部件接收的时钟信号的同步率，进而提高电子设备间传输数据、命令的准确性。
167. 105159862 一种降低读功耗的方法
CN
16.12.2015
G06F 13/42 Loading...
G06F 13/42
Loading...
201510583740.7
北京兆易创新科技股份有限公司
胡洪
G06F 13/42
Loading...
本发明公开了一种降低读功耗的方法，包括：S1、读操作开始，打开控制逻辑电路以及参考电路；S2、从数据阵列中读取数据到输出端并将所述数据保存到寄存器；S3、判断所有类型的数据是否都保存在所述寄存器中，如果是执行步骤S4，如果否执行S2；S4、关闭控制逻辑电路以及参考电路。本发明实施例提供了一种降低读功耗的方法，通过将数据阵列中的数据读出的同时保存到寄存器，当所述寄存器中保存了所有要读(即下文提到的8/16/32/64字节数据)的数据后关闭内部读取数据时所需的控制逻辑电路以及参考电路，实现降低读功耗的目的。
168. 105161131 一种非易失性存储器写状态寄存器的方法
CN
16.12.2015
G11C 16/10 Loading...
G11C 16/10
Loading...
201510633367.1
北京兆易创新科技股份有限公司
舒清明
G11C 16/10
Loading...
本发明公开了一种非易失性存储器写状态寄存器的方法。所述方法包括：步骤1、读取状态寄存器的原始数据；步骤2、判断用户发送数据和所述状原始数据是否相等，若是，结束写状态寄存器，否则执行步骤3；步骤3、判断所述原始数据是否全部为擦除数据，若是，对所述原始数据进行编程操作，否则执行步骤4；步骤4、判断所述原始数据是否全部为编程数据，若是，对所述原始数据进行擦除操作；否则对所述原始数据进行预编程操作和擦除操作，执行步骤5；步骤5、判断用户数据是否全部为擦除数据，若是，结束写状态寄存器，否则对所述状态寄存器进行编程操作，结束写状态寄存器。本发明提供的技术方案，节约写状态寄存器时间，延长状态寄存器使用寿命。
169. 105135782 一种基于物联网的智能冰箱管理系统
CN
09.12.2015
F25D 11/00 Loading...
F25D 11/00
Loading...
201510552495.3
合肥格易集成电路有限公司
王景华
F25D 11/00
Loading...
本发明提供了一种基于物联网的智能冰箱管理系统，包括：冰箱本体，所述冰箱本体包括：食材信息采集模块，用于采集待存入冰箱中的食材和/或已存入冰箱中的食材的基本信息；嵌入式智能管理模块，用于对采集得到的食材的基本信息进行分类、统计和保存；食材信息输出模块，用于输出分类、统计和保存后的食材的基本信息。本发明利用嵌入式技术在冰箱本体集成食材信息采集模块、嵌入式智能管理模块和食材信息输出模块等，提供食材的信息分类、统计和保存等管理功能。
170. 105116951 一种电压输出方法和装置
CN
02.12.2015
G05F 1/56 Loading...
G05F 1/56
Loading...
201510351565.9
北京兆易创新科技股份有限公司
张现聚
G05F 1/56
Loading...
本发明提供了一种电压输出方法和装置，其中，所述装置包括：第一环路电路、第二环路电路和第三环路电路；其中，所述第二环路电路包括轨到轨比较器、射随器；所述第一环路电路产生所述轨到轨比较器的电源电压；所述第三环路电路产生所述轨到轨比较器的输入电压；所述轨到轨比较器使用所述轨到轨比较器的电源电压和所述轨到轨比较器的输入电压，生成基准电压；所述射随器使用所述基准电压和偏置电流产生输出电压；所述输出电压为零至所述电源电压中的任一电压。本发明利用轨到轨比较器可以保证电压输出装置的输出电压在零到输入电压之间调节，能够满足闪存芯片内部的存储单元的读写擦操作的要求。
171. 105119484 一种电荷泵电路
CN
02.12.2015
H02M 3/07 Loading...
H02M 3/07
Loading...
201510559756.4
北京兆易创新科技股份有限公司
陈晓璐
H02M 3/07
Loading...
本发明公开了一种电荷泵电路，包括：输出电压监测模块，用于实时监测电荷泵的输出电压并调整脉冲发生器的参考电压；脉冲发生器，用于产生与所述参考电压成正比例变化的脉冲信号到电压检测模块；电压检测模块，用于在所述脉冲信号的控制下对电荷泵的输出电压进行检测，并输出使能信号到电荷泵模块，启动电荷泵开始工作；电荷泵模块，在所述使能信号的控制下输出目标电压；刷新频率控制开关，用于每次刷新时设置脉冲发生器的参考电压为初始参考电压。本发明实施例根据输出电压监测结果调整脉冲发生器的脉冲频率，进而对电压检测模块的检测频率进行刷新自调整，在保证输出电压稳定的前提下，最大程度地减少功耗的浪费。
172. 105119485 一种电荷泵电路
CN
02.12.2015
H02M 3/07 Loading...
H02M 3/07
Loading...
201510559759.8
北京兆易创新科技股份有限公司
陈晓璐
H02M 3/07
Loading...
本发明公开了一种电荷泵电路，包括：电压检测模块，用于对电荷泵的输出电压进行检测，并输出使能信号到电荷泵；计数器，用于对所述使能信号的使能期进行计时，当使能期低于或者高于设定值时调整波形发生器产生脉冲信号的频率；波形发生器，产生脉冲信号到电压检测电路刷新电压检测电路的检测频率；电荷泵，用于在所述使能信号的控制下输出目标电压。本发明实施例增加了刷新频率控制功能，通过计数器对使能信号的使能期进行计时，当使能期低于或者高于设定值时调整波形发生器产生脉冲信号的频率，进而对电压检测模块的检测频率进行刷新自调整，在保证输出电压稳定的前提下，最大程度地减少功耗的浪费。
173. 105119601 一种适合于高速高精度模数转换器的多通道选择电路
CN
02.12.2015
H03M 1/12 Loading...
H03M 1/12
Loading...
201510558169.3
北京兆易创新科技股份有限公司
吴礼鹏
H03M 1/12
Loading...
本发明公开了一种模数转换器的通道选择电路，包括通道选择控制电路、自举开关多通道选择电路以及模数转换器电路。本发明实施例利用模数转换器内部的双相不交叠时钟电路产生的采样相信号PHS和通道选择控制电路中译码得到的M-比特选择信号SN分别相与，作为M个自举开关的时钟信号，分别控制着M个模拟输入信号是否被选择作为模数转换器的输入。与现有技术方案相比，本发明实施例中通过上述电路的巧妙结合，使得每个通道的导通电阻随着输入模拟信号变化十分小，基本上为恒定的值，从而弥补现有技术方案中多通道选择电路线性度差的缺陷，大大提高了整个电路的性能。相比于现有技术方案，本发明实施例更加适合于低电压、高速、高精度模数转换器。
174. 105097004 一种芯片中坏块地址的跳转方法和装置
CN
25.11.2015
G11C 8/04 Loading...
G11C 8/04
Loading...
201510383253.6
北京兆易创新科技股份有限公司
苏志强
G11C 8/04
Loading...
本发明提供了一种芯片中坏块地址的跳转方法和装置，其中，所述芯片包括第零芯片裸片和第一芯片裸片，所述方法包括：将被访问的块的地址信息输入至所述第一芯片裸片；将所述第零芯片裸片中锁存的坏块的地址信息依次输出至所述第一芯片裸片；在所述第一芯片裸片中比对所述坏块的地址信息与所述被访问的块的地址信息，得到比对结果；根据所述比对结果进行坏块地址的跳转。本发明节省了芯片的面积，降低了芯片的制作成本。
175. 105097640 一种快闪存储器的隔离绝缘膜及其制作方法
CN
25.11.2015
H01L 21/762 Loading...
H01L 21/762
Loading...
201410161669.9
上海格易电子有限公司
于法波
H01L 21/762
Loading...
本发明公开了一种快闪存储器的隔离绝缘膜及其制作方法，所述快闪存储器的隔离绝缘膜的制作方法包括：形成依次由衬底、栅极氧化物层、浮栅多晶硅层以及掩膜氮化物层组成的叠层结构；在所述叠层结构中形成浅沟道隔离区；在所述浅沟道隔离区的内壁上形成衬底氧化物层；通过旋涂方式在所述衬底氧化物层以及所述掩膜氮化物层上形成隔离绝缘膜；依次对所述隔离绝缘膜进行第一湿法处理和第二湿法处理。本发明能够提高快闪存储器的良率和可靠性。
176. 105096996 一种零待机功耗串行接口存储器读取方法和装置
CN
25.11.2015
G11C 7/10 Loading...
G11C 7/10
Loading...
201410223006.5
北京兆易创新科技股份有限公司
刘杨
G11C 7/10
Loading...
本发明公开了一种零待机功耗串行接口存储器读取方法和装置，以解决为满足较高的读速度要求而增大存储器内部电荷泵的强度导致占用更大的芯片面积，增加芯片的成本，存储器的功耗较高的问题。本发明中将电荷泵的输出电压逐个传输到m个控制单元中，因此电荷泵的负载较小，从而可以加快首次读取操作电压的建立时间，达到较高的读速度指标，同时也不影响后续读取操作的速度和稳定性；并且，本发明中无需增大电荷泵的强度，因此也避免了占用更大的芯片面积，增加芯片的成本，存储器的功耗较高的问题。
177. 105097024 一种非易失性存储装置
CN
25.11.2015
G11C 16/06 Loading...
G11C 16/06
Loading...
201410162935.X
北京兆易创新科技股份有限公司
付永庆
G11C 16/06
Loading...
本发明公开了一种非易失性存储装置，所述装置包括第一闪存和第二闪存，其中，所述第一闪存包括片选信号线和通信信号线，用于当所述非易失性存储装置处于第一闪存模式下时，执行第一闪存能识别的操作指令的操作，所述第二闪存包括片选信号线和通信信号线，第二闪存的片选信号线与第一闪存连接，第二闪存的通信信号线与第一闪存的通信信号线连接，用于当所述非易失性存储装置处于第二闪存模式下时，执行第二闪存能识别的操作指令的操作。本发明实施例提供的非易失性存储装置实现了第一闪存和第二闪存的兼容，提高了数据存储的稳定性和便捷性，同时降低了PCB设计成本。
178. 105097030 存储器的编程校验方法和编程校验装置
CN
25.11.2015
G11C 16/10 Loading...
G11C 16/10
Loading...
201410171942.6
北京兆易创新科技股份有限公司
胡洪
G11C 16/10
Loading...
本发明提供了一种存储器的编程校验方法和编程校验装置，以解决编程校验结果不准确的问题。所述的方法包括：发送执行编程校验的数据读取指令，其中数据读取指令用于从选中存储单元中读取数据；依据数据读取指令，所述存储器的电压生成模块为选中存储单元提供预设正电压，并为与选中存储单元在同一位线上的其他存储单元均提供设定负电压，以降低所述其他存储单元的漏电流；存储器的读取放大器读取位线的实际电流；将实际电流与预设电流进行比较，依据比较结果确定所述选中存储单元的编程校验成功与否。降低了所述其他存储单元的漏电流，使得位线上的实际电流更加接近选中存储单元产生的电流，确保编程校验的准确性。
179. 105097036 资料存储型闪存中读操作控制方法与装置
CN
25.11.2015
G11C 16/26 Loading...
G11C 16/26
Loading...
201510405911.7
北京兆易创新科技股份有限公司
苏志强
G11C 16/26
Loading...
本发明提出了一种资料存储型闪存中读操作控制方法与装置，包括：接收外部读入信号，通过内部电路得到读使能信号；通过触发翻转所述读使能信号得到读操作信号；通过触发所述读操作信号得到地址锁存信号，并由所述地址锁存信号锁住本存储单元地址；将数据由本存储单元读取至芯片外部存储模块；读操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址。本发明将下一读操作时钟周期内所需读取的替换存储单元复位和地址比对工作，转移至本读操作时钟，实现对读操作时钟周期复位，进而提高了读操作效率，减小了读取数据所需时钟周期。
180. 105095009 一种存储器的擦除方法和装置
CN
25.11.2015
G06F 11/08 Loading...
G06F 11/08
Loading...
201510353868.4
合肥格易集成电路有限公司
王翠荣
G06F 11/08
Loading...
本发明实施例提供了一种存储器的擦除方法和装置，其中，所述方法包括：接收上位机发送的擦除校验命令；所述擦除校验命令中包括目标文件信息；采用所述目标文件信息确定目标区域；所述目标区域中包括目标数据；按照预设校验规则针对目标数据进行校验，获得校验结果；所述上位机用于获取所述校验结果，并采用所述校验结果判断是否对所述目标区域进行擦除，若是，则所述上位机生成擦除命令；接收所述上位机发送的所述擦除命令；采用所述擦除命令针对所述目标区域进行擦除。本发明实施例用以减少擦除存储器的时间开销，提高存储器的使用寿命。
181. 105097035 一种电压切换方法和装置
CN
25.11.2015
G11C 16/12 Loading...
G11C 16/12
Loading...
201410172085.1
北京兆易创新科技股份有限公司
胡洪
G11C 16/12
Loading...
本发明提供了一种电压切换方法和装置，以解决由电压生成器提供不同电压切换、建立时间比较长的问题。所述的方法包括：依据操作指令判断当前的存储器状态，其中，所述存储器状态包括编程状态和校验状态；当所述存储器状态为编程状态时，由切换器控制通路连接输出由电压生成器产生的第一电压；当所述存储器状态为校验状态时，由所述切换器控制通路连接输出第二电压，其中，所述第二电压是所述电压调整器对所述电压生成器产生的第一电压调整后生成的。编程和编程校验的供电切换过程中无需电压生成器自主切换，使得电压切换过程更加顺畅、快速，减少了电压切换，提高了操作指令的执行效率。
182. 105097038 一种电压输出方法和装置
CN
25.11.2015
G11C 16/30 Loading...
G11C 16/30
Loading...
201510351597.9
北京兆易创新科技股份有限公司
张现聚
G11C 16/30
Loading...
本发明提供了一种电压输出方法和装置，其中，所述装置包括：第一环路电路、第二环路电路和第三环路电路；其中，所述第二环路电路包括第二比较器、射随器；所述第一环路电路产生所述第二比较器的电源电压；所述第三环路电路产生所述第二比较器的输入电压；所述第二比较器使用所述第二比较器的电源电压和所述第二比较器的输入电压，生成基准电压；所述射随器使用所述基准电压和偏置电流产生输出电压；所述输出电压为零至所述电源电压中的任一电压。本发明技术方案可以保证电压输出装置的输出电压在零到输入电压之间调节，能够满足闪存芯片内部的存储单元的读写擦操作的要求。
183. 105099175 一种电荷泵
CN
25.11.2015
H02M 3/07 Loading...
H02M 3/07
Loading...
201510523108.3
北京兆易创新科技股份有限公司
陈晓璐
H02M 3/07
Loading...
本发明公开了一种电荷泵，该电荷泵包括：至少两组电荷泵电路，分别连接在电源输入端和输出端之间，用于将电源电压提升至设定电压值或设定电流值输出；至少两个输入控制开关，分别连接在电源输入端与电荷泵电路之间，用于控制电荷泵电路与电源电压的接通或断开；至少两个输出控制开关，分别连接在电荷泵电路与输出端之间，用于控制电荷泵电路与输出端的接通或断开；并联开关，连接在各电荷泵电路的输入端之间，用于控制各电荷泵电路之间的并联关系。本发明实施例提供的一种电荷泵，通过控制开关以及并联开关控制两组电荷泵电路的连接关系，从而实现电荷泵高阶输出模式和高效率输出模式之间的切换，提高电荷泵电路的利用率。
184. 105068963 串行收发控制电路及方法
CN
18.11.2015
G06F 13/42 Loading...
G06F 13/42
Loading...
201510441126.7
北京兆易创新科技股份有限公司
郝伟
G06F 13/42
Loading...
本发明公开了一种串行收发控制电路。所述电路包括：时钟产生模块；焊盘模块；双路选择模块，分别与所述主机时钟信号及所述外部时钟信号连接，用于根据所述输出使能信号从所述主机时钟信号及所述外部时钟信号中选择一路信号，作为所述串行外围接口的复用时钟信号；收发控制模块，用于根据所述配置信号控制数据的接收或者发送；以及收发寄存模块，用于寄存收发的数据。本发明实施例提供的串行收发控制电路及方法使在主机模式和从机模式下接口电路复用相同的时钟信号，降低了芯片所占用的面积。
185. 105071654 一种电压转换电路
CN
18.11.2015
H02M 3/07 Loading...
H02M 3/07
Loading...
201510523953.0
北京兆易创新科技股份有限公司
陈晓璐
H02M 3/07
Loading...
本发明公开了一种电压转换电路，包括：一阶电荷泵，用于形成输出电压从所述输出端输出，为负载提供电压；负反馈环路，用于形成反馈电压输出至所述一阶电荷泵的输入端；振荡器偏置电路，用于给环形振荡器提供偏置电压；环形振荡器，用于在所述反馈电压的控制下输出时钟信号。本发明实施例通过负反馈环路控制一阶电荷泵的输入电压以及时钟信号的幅值，将一阶电荷泵的输入端电压传递到输出端，从而形成稳定的输出电压，同时根据负载电流的情况通过环形振荡器调整一阶电荷泵的时钟控制信号的频率，在保证输出稳定目标电压的同时降低系统的功耗。
186. 105059245 一种车辆控制方法和装置
CN
18.11.2015
B60R 25/20 Loading...
B60R 25/20
Loading...
201510474786.5
合肥格易集成电路有限公司
王景华
B60R 25/20
Loading...
本发明提供了一种车辆控制方法和车辆控制装置，其中，所述方法，包括：发送第一射频信号，以触发第一设定区域内的智能芯片；接收被触发的所述智能芯片响应所述第一射频信号返回的第二射频信号，其中，所述第二射频信号中携带有所述智能芯片对应的身份标识；当携带的所述身份标识为与所述车辆相匹配的身份标识时，对所述车辆进行控制。通过本发明，能够对车主进行自动识别，并且在识别车主后对车辆进行自动控制。
187. 105070319 一种锁存器和锁存器输出方法
CN
18.11.2015
G11C 29/44 Loading...
G11C 29/44
Loading...
201510484681.8
北京兆易创新科技股份有限公司
苏志强
G11C 29/44
Loading...
一种锁存器和锁存器输出方法。本发明公开了一种锁存器，包括：锁存单元、第一输入端口、选择端口、输出端口、第一晶体管、第二晶体管；所述锁存单元包括：第一反相器、第二反相器；所述第一反相器的输入端与所述第二反相器的输出端连接，所述第一反相器的输出端与所述第二反相器的输入端以及所述输出端口连接；所述第一晶体管的栅极与所述第一输入端口连接，所述第一晶体管的漏极与所述第一反相器的输出端连接，所述第一晶体管的源极与所述第二晶体管的漏极相连，所述第二晶体管的栅极与所述选择端口连接，所述第二晶体管的源极接地；本申请通过第一输入端口直接修改锁存单元锁存的数据来调试NAND？FLASH电路，不需要对存储阵列ARRAY进行频繁的擦写读操作。
188. 105048801 一种电压转换电路
CN
11.11.2015
H02M 3/07 Loading...
H02M 3/07
Loading...
201510523098.3
北京兆易创新科技股份有限公司
陈晓璐
H02M 3/07
Loading...
本发明公开了一种电压转换电路，包括：一阶电荷泵，包括输入端、输出端、正向时钟控制端和反向时钟控制端，所述一阶电荷泵用于在正向时钟控制端和反向时钟控制端所提供时钟信号的控制下，形成输出电压从所述输出端输出，为负载提供电压；负反馈环路，包括电源端、电压反馈端和反馈输出端，所述电压反馈端与所述一阶电荷泵的输出端相连，用于根据所述输出电压调整所述电源端输入的源电压，以形成反馈电压，从所述反馈输出端输出至所述一阶电荷泵的输入端。本发明实施例通过负反馈环路控制一阶电荷泵的输入电压以及时钟信号的幅值，将一阶电荷泵的输入端电压传递到输出端，从而形成稳定的输出电压。
189. 105047578 一种晶体管的评估方法
CN
11.11.2015
H01L 21/66 Loading...
H01L 21/66
Loading...
201510424012.1
北京兆易创新科技股份有限公司
何永
H01L 21/66
Loading...
本发明公开了一种晶体管的评估方法，该评估方法包括：将周期为T的第一脉冲信号施加在所述晶体管的第一端；在经过至少n个周期之后，对所述晶体管进行电性能测试，以获得第一参数，其中，n为大于或等于1的正整数；根据对所述晶体管初始参数和所述第一参数进行比较，以评估所述晶体管的可靠性。本发明能够快速的评估晶体管的可靠性，缩短工艺开发周期，实现在量产过程中对每个晶体管晶圆进行可靠性监控。
190. 104992725 资料存储型闪存中触发操作的方法与装置
CN
21.10.2015
G11C 16/10 Loading...
G11C 16/10
Loading...
201510406120.6
北京兆易创新科技股份有限公司
苏志强
G11C 16/10
Loading...
本发明提出了一种资料存储型闪存中触发操作方法与装置。该方法包括以下步骤，通过闪存内部电路，获得操作使能信号；通过延时模块，获得所述操作使能信号对应的延时信号；通过所述操作使能信号触发翻转，触发对应控制信号翻转；通过所述延时信号触发翻转，触发所述控制信号翻转并恢复至初始状态。本发明通过对操作使能信号加入延迟控制，进而能到达到调节控制信号的翻转与恢复，从而克服了资料存储型闪存中内部电路对操作使能信号的限制要求，扩展了资料存储型闪存的应用范围。
191. 104992727 资料存储型闪存中锁存器复位方法与装置
CN
21.10.2015
G11C 16/20 Loading...
G11C 16/20
Loading...
201510405972.3
北京兆易创新科技股份有限公司
苏志强
G11C 16/20
Loading...
本发明提出了一种资料存储型闪存中锁存器复位方法，该方法包括以下步骤：接收到写操作指令；对所述写操作指令对应的数据锁存器进行至少两次复位处理，以使所述数据锁存器复位。通过对传统数据锁存器复位过程采取四步分时复位的方式，缓解了传统复位过程中造成芯片节点瞬时电流过大的问题，有效的起到了对芯片的保护的作用。
192. 104992724 资料存储型闪存中写操作控制方法与装置
CN
21.10.2015
G11C 16/10 Loading...
G11C 16/10
Loading...
201510405892.8
北京兆易创新科技股份有限公司
苏志强
G11C 16/10
Loading...
本发明提出了一种资料存储型闪存中写操作控制方法与装置，包括：接收外部写入信号，通过内部电路处理得到写使能信号；通过触发写使能信号，得到写操作信号；通过触发写操作信号得到地址锁存信号，并由地址锁存信号锁住本存储单元地址；根据本存储单元地址，通过写操作信号将数据由芯片外部存储模块转存到本存储单元地址对应的锁存器；写操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址。本发明将下一写操作时钟内所需写入替换存储单元复位和地址比对工作，转移至本操作时钟，实现了对写操作时钟复位，进而提高了写操作效率，减小了写入数据所需时钟周期。
193. 104979006 一种存储器编程方法和系统
CN
14.10.2015
G11C 16/10 Loading...
G11C 16/10
Loading...
201410129771.0
北京兆易创新科技股份有限公司
胡洪
G11C 16/10
Loading...
本发明公开了一种存储器编程方法和系统，以解决增加电荷泵中电容和二极管数量，导致占用更大的存储器面积，增加存储器的成本，甚至影响存储器内其他器件使用的问题。其中方法包括：存储器在接收到编程指令后，确定编程指令对应的，需要被执行编程操作的多字节存储单元；存储器向外部电源转接板发送针对编程指令生成的编程使能信号；存储器接收外部电源转接板在接收到编程使能信号之后输出的，与编程使能信号相对应的编程电压；存储器将编程电压施加到多字节存储单元的漏极，对多字节存储单元执行编程操作。本发明不会增加存储器的面积，存储器成本较低，也不会影响存储器内其他器件的使用，并且外部电源转接板的使用更加灵活。
194. 104977970 一种无运放高电源抑制比带隙基准源电路
CN
14.10.2015
G05F 1/567 Loading...
G05F 1/567
Loading...
201510397777.0
北京兆易创新科技股份有限公司
邓龙利
G05F 1/567
Loading...
本发明提出一种无运放高电源抑制比带隙基准源电路，包括基准电流产生电路和输出电路，其中，还包括：偏置电路，偏置电路包括偏置PMOS管和偏置NMOS管，偏置PMOS管与基准电流产生电路中的PMOS管并联；偏置PMOS管的漏极与偏置NMOS管漏极相连；偏置NMOS管的栅极与基准电流产生电路中第一NMOS管的漏极连接，偏置NMOS管的源极与基准电流产生电路中第二NMOS管的源极连接；第二NMOS管的漏极和栅极相连；输出电路包括串联的第一电阻和第二电阻、串联的第零三极管和第一三极管。增加了偏置电路，可以保证基准电流产生电路中NMOS管漏极电压保持一致，不会随电源电压的变化使得电路的基准电流有变化，提高了输出电压对于电源变化的抑制能力。
195. 104978153 资料存储型闪存中配置信息的方法与装置
CN
14.10.2015
G06F 3/06 Loading...
G06F 3/06
Loading...
201510406116.X
北京兆易创新科技股份有限公司
苏志强
G06F 3/06
Loading...
本发明提出了一种资料存储型闪存中配置信息的方法和装置。该方法包括以下步骤,获取至少两组上电信息；获取所述至少两组上电信息数据相反的反信息；比对所述至少两组上电信息与所述对应的反信息，获得对应的比对信息；判断所述比对信息，选择比对成功的比对信息，并将所述比对信息发送至状态机。本发明通过对芯片内部增加存储对应上电信息的反信息，并通过比对模块对上电信息与对应反信息进行比对进而来确认配置信息的正确性；同时通过多次比对来增加比对的可靠性，进而提高了资料存储型闪存芯片每次上电过程读取配置信息的可靠性。
196. 104979354 一种ETOX NOR型闪存的结构及其制作方法
CN
14.10.2015
H01L 27/115 Loading...
H01L 27/115
Loading...
201410128739.0
北京兆易创新科技股份有限公司
冯骏
H01L 27/115
Loading...
本发明公开了一种ETOX NOR型闪存的结构及其制作方法，其中，ETOX NOR型闪存的结构包括：P型衬底；位于所述P型衬底中的深N型阱区和P型阱区，其中，所述P型阱区位于所述深N型阱区上；位于所述P型阱区中的第一沟槽；位于所述P型阱区中的表面沟道层，以及衬在所述第一沟槽的内壁和覆盖在所述表面沟道层的表面的隧道氧化层；位于所述隧道氧化层上的浮栅和位于所述隧道氧化层下的有源区；以及位于所述浮栅上的多晶硅间电介质层和位于所述多晶硅间电介质层上的控制栅。本发明在保证存储单元的沟道长度足够长的情况下，可以使浮栅的宽度微缩，从而可以使ETOX NOR型闪存能够微缩至45nm节点以下。
197. 104978998 一种非易失存储器的处理方法及装置
CN
14.10.2015
G11C 16/06 Loading...
G11C 16/06
Loading...
201410129119.9
北京兆易创新科技股份有限公司
卜尔龙
G11C 16/06
Loading...
本发明公开了一种非易失存储器的数据处理方法及装置，其中的方法具体包括：在上电过程中对非易失存储器中存储单元进行刷新操作。本发明的实施能够有效提高非易失存储器数据存储的可靠性。
198. 104978253 一种目标文件校验的方法和装置
CN
14.10.2015
G06F 11/30 Loading...
G06F 11/30
Loading...
201510355160.2
合肥格易集成电路有限公司
王翠荣
G06F 11/30
Loading...
本发明实施例提供了一种目标文件校验的方法和装置，其中，所述方法包括：上位机下载目标文件；所述上位机针对所述目标文件进行校验获得第一校验结果；所述上位机将所述目标文件发送至下位机；所述下位机用于针对所述目标文件进行校验获得第二校验结果；所述上位机接收所述下位机发送的第二校验结果；所述上位机判断所述第一校验结果与所述第二校验结果是否一致；若是，则所述上位机判定所述目标文件下载成功；若否，则所述上位机判定所述目标文件下载失败。本发明实施例用以快速对下载的文件进行校验，节约校验时间，减少校验文件所需的计算资源，并保证下载文件的正确性。
199. 104979172 一种ETOX结构的闪存的浮栅及其制作方法
CN
14.10.2015
H01L 21/28 Loading...
H01L 21/28
Loading...
201410129491.X
北京兆易创新科技股份有限公司
冯骏
H01L 21/28
Loading...
本发明公开了一种ETOX结构的闪存的浮栅及其制作方法，其中，所述制作方法包括：形成硬掩膜层结构、衬垫氧化层结构、有源区以及浅沟槽隔离；去除部分硬掩膜层结构，露出所述浅沟槽隔离的第一部分；横向去除部分所述浅沟槽隔离的第一部分；去除剩余部分硬掩膜层结构；在所述有源区中形成阱区，然后去除所述衬垫氧化层结构，得到所述浅沟槽隔离间的第一沟槽；在所述第一沟槽内依次形成隧道氧化层以及浮栅。本发明可以使形成在浅沟槽隔离间的第一沟槽的开口增大并可以使其深宽比减小，因而可以防止在第一沟槽中形成浮栅时出现空洞，从而可以提高ETOX结构的闪存的良品率。
200. 104979003 一种资料存储型闪存中的锁存器使能信号处理装置
CN
14.10.2015
G11C 16/06 Loading...
G11C 16/06
Loading...
201510405944.1
北京兆易创新科技股份有限公司
苏志强
G11C 16/06
Loading...
本发明提供了一种资料存储型闪存中锁存器使能信号处理装置，包括，第一反相器、第二反相器、第三反相器、传输门、或非门及使能反相器；第一反相器输入端与外部处理器相连，输出端与传输门输入端相连；传输门输出端与或非门第一输入端及使能反相器输出端相连；或非门第二输入端接入芯片复位信号，输出端与第二反相器输入端及使能反相器输入端相连；使能反相器输出端与或非门第一输入端及所述传输门输出端相连；第二反相器的输出端与第三反相器输入端相连，第三反相器输出端与状态机相连。通过正反馈的方式使锁存在芯片内部的ALE与CLE信号，克服了芯片晶体管由于工作电压的降低造成信号保持时间不足，满足芯片使用的既定标准。

