module interface(CLOCK_50,LEDR);
input CLOCK_50;
output [1:0]LEDR;
clock_devider uut(.clk(CLOCK_50),.hzout(LEDR));

endmodule