g rdft_itg_xor_en                        b-    1572
g dft_rb_rscanovrd_tdf_en                b-    1571
g dft_rb_rscanovrd_reg_en                b-    1570
g delay_chain_control_input              m:2   1552 1553
  0 dll1in !
  1 dll2in
  2 core_in
  3 sel_0
g update_enable_input                    m:2   1550 1551
  0 sel1 !
  1 sel2
  2 core
  3 sel0
g delay_chain_latches_bypass             b-    1549
g rb_vfifo_en                            b-    1557
g rb_fifo_wen_en                         b-    1558
g dqs_enable_sel                         m:2   1560 1561
  0 combi_pst !
  1 pst
  2 ht_pst
  3 pst_ena
g dqs_postamble_en                       b-    1559
g rb_aclr_pst_en                         b-    1564
g hr_clk_pst_sel                         m:1   1563
  0 dqs_clkout
  1 seq_hr_clk !
g hr_clk_pst_inv                         b+    1562
g rb_aclr_lfifo_en                       b     1548
g rb_lfifo_bypass                        b     1547
g rb_lfifo_phy_clk_sel                   r-:1  1546
g rb_lfifo_phy_clk_inv                   b-    1545
g rb_lfifo                               r-:32 1513 1514 1515 1516 1517 1518 1519 1520 1521 1522 1523 1524 1525 1526 1527 1528 1529 1530 1531 1532 1533 1534 1535 1536 1537 1538 1539 1540 1541 1542 1543 1544
g rbt_bypass_val                         r-:1  1502
g rbt_nej_oct_halft_en                   b-    1503
g rb_byp_oct_sel                         m:2   1500 1501
  0 combi
  1 reg
  2 reg_2x
  3 bypass_val !
g rb_lfifo_oct_en                        b+    1504
g rb_hr_clk_oct_en                       b-    1512
g rb_hr_clk_oct_sel                      m:1   1511
  0 clk_out_1 !
  1 seq_hr_clk
g rb_hr_clk_oct_inv                      b-    1510
g rb_fr_clk_oct_en                       b-    1509
g rb_fr_clk_oct_sel                      m:1   1508
  0 clk_out_1 !
  1 seq_hr_clk
g rb_fr_clk_oct_inv                      b-    1507
g rb_2x_clk_oct_en                       b-    1506
g rb_2x_clk_oct_inv                      b-    1505
g rb_2x_clk_dqs_en                       b-    1499
g rb_2x_clk_dqs_inv                      b     1498
g rb_clk_op_en                           b-    1497
g rb_clk_op_sel                          m:1   1496
  0 clk0 !
  1 delay_clk
g rb_clk_pst_en                          b-    1495
g rb_clk_ac_en                           b-    1494
g addr_dqs_delay_chain_length            r-:2  1492 1493
g rb_clk_ac_inv                          b+    1491
g rb_clk_dq_en                           b-    1490
g rb_clk_hr_en                           b-    1489
i oe_half_rate_ipen                      m:1   1455 | 1428 | 1401 | 1374 | 1347 | 1320 | 1293 | 1266 | 1239 | 1212 | 1185 | 1158 | 1131 | 1104 | 1077 | 1050 
  0 cff !
  1 ip_sc
i oe_half_rate_bypass                    b+    1454 | 1427 | 1400 | 1373 | 1346 | 1319 | 1292 | 1265 | 1238 | 1211 | 1184 | 1157 | 1130 | 1103 | 1076 | 1049 
i fifo_rclk_ipen                         m:1   1453 | 1426 | 1399 | 1372 | 1345 | 1318 | 1291 | 1264 | 1237 | 1210 | 1183 | 1156 | 1129 | 1102 | 1075 | 1048
  0 cff !
  1 ip_sc
i fifo_rclk_sel                          m:2   1451 1452 | 1424 1425 | 1397 1398 | 1370 1371 | 1343 1344 | 1316 1317 | 1289 1290 | 1262 1263 | 1235 1236 | 1208 1209 | 1181 1182 | 1154 1155 | 1127 1128 | 1100 1101 | 1073 1074 | 1046 1047 
  0 clkin1
  1 dqs_clk
  2 seq_hr_clk
  3 vcc !
i ip_sc_or_fifo_sel                      m:1   1450 | 1423 | 1396 | 1369 | 1342 | 1315 | 1288 | 1261 | 1234 | 1207 | 1180 | 1153 | 1126 | 1099 | 1072 | 1045
  0 cff !
  1 ip_sc
i fifo_mode_sel                          m:3   1447 1448 1449 | 1420 1421 1422 | 1393 1394 1395 | 1366 1367 1368 | 1339 1340 1341 | 1312 1313 1314 | 1285 1286 1287 | 1258 1259 1260 | 1231 1232 1233 | 1204 1205 1206 | 1177 1178 1179 | 1150 1151 1152 | 1123 1124 1125 | 1096 1097 1098 | 1069 1070 1071 | 1042 1043 1044 
  0 fifo_hr_mode !
  1 fifo_fr_mode
  2 bitslip_mode
  3 des_bs_input
  4 des_io_input
  5 ser_output
i rb_t9_sel_oreg_ipen                    m:1   1446 | 1419 | 1392 | 1365 | 1338 | 1311 | 1284 | 1257 | 1230 | 1203 | 1176 | 1149 | 1122 | 1095 | 1068 | 1041
  0 cff !
  1 ip_sc
i rb_t9_sel_oreg_dff_delay               r-:5
  * 1441 1442 1443 1444 1445
  * 1414 1415 1416 1417 1418
  * 1387 1388 1389 1390 1391
  * 1360 1361 1362 1363 1364
  * 1333 1334 1335 1336 1337
  * 1306 1307 1308 1309 1310
  * 1279 1280 1281 1282 1283
  * 1252 1253 1254 1255 1256
  * 1225 1226 1227 1228 1229
  * 1198 1199 1200 1201 1202
  * 1171 1172 1173 1174 1175
  * 1144 1145 1146 1147 1148
  * 1117 1118 1119 1120 1121
  * 1090 1091 1092 1093 1094
  * 1063 1064 1065 1066 1067
  * 1036 1037 1038 1039 1040
i rb_t9_sel_ereg_ipen                    m:1   1440 | 1413 | 1386 | 1359 | 1332 | 1305 | 1278 | 1251 | 1224 | 1197 | 1170 | 1143 | 1116 | 1089 | 1062 | 1035
  0 cff !
  1 ip_sc
i rb_t9_sel_ereg_cff_delay               r:5
  * 1435 1436 1437 1438 1439
  * 1408 1409 1410 1411 1412
  * 1381 1382 1383 1384 1385
  * 1354 1355 1356 1357 1358
  * 1327 1328 1329 1330 1331
  * 1300 1301 1302 1303 1304
  * 1273 1274 1275 1276 1277
  * 1246 1247 1248 1249 1250
  * 1219 1220 1221 1222 1223
  * 1192 1193 1194 1195 1196
  * 1165 1166 1167 1168 1169
  * 1138 1139 1140 1141 1142
  * 1111 1112 1113 1114 1115
  * 1084 1085 1086 1087 1088
  * 1057 1058 1059 1060 1061
  * 1030 1031 1032 1033 1034
i rb_t1_sel_ireg_ipen                    m:1   1434 | 1407 | 1380 | 1353 | 1326 | 1299 | 1272 | 1245 | 1218 | 1191 | 1164 | 1137 | 1110 | 1083 | 1056 | 1029
  0 cff !
  1 ip_sc
i rb_t1_sel_ireg_cff_delay               r-:5
  * 1429 1430 1431 1432 1433
  * 1402 1403 1404 1405 1406
  * 1375 1376 1377 1378 1379
  * 1348 1349 1350 1351 1352
  * 1321 1322 1323 1324 1325
  * 1294 1295 1296 1297 1298
  * 1267 1268 1269 1270 1271
  * 1240 1241 1242 1243 1244
  * 1213 1214 1215 1216 1217
  * 1186 1187 1188 1189 1190
  * 1159 1160 1161 1162 1163
  * 1132 1133 1134 1135 1136
  * 1105 1106 1107 1108 1109
  * 1078 1079 1080 1081 1082
  * 1051 1052 1053 1054 1055
  * 1024 1025 1026 1027 1028
g pst_use_phasectrlin                    b-    1488
g pst_dqs_delay_chain_length             r-:2  1486 1487
g pst_dqs_clk_inv_phase_sel              m:1   1485
  0 cff !
  1 ip_sc
g pst_dqs_clk_inv_phase_inv              b-    1484
g rb_t7_dqs_sel_dqs_ipen                 m:1   1483
  0 cff !
  1 ip_sc
g rb_t7_sel_ireg_cff_delay               r-:5  1478 1479 1480 1481 1482
g rb_hr_bypass_sel_ipen                  m:1   1477
  0 cff !
  1 ip_sc
g rb_hr_bypass_cff_en                    b+    1476
g rb_t9_sel_oct_ipen                     m:1   1475
  0 cff !
  1 ip_sc
g rb_t9_sel_oct_cff                      r-:5  1470 1471 1472 1473 1474
g dqs_postamble_nej_sel                  m:1   1469
  0 cff !
  1 ip_sc
g dqs_phase_transfer_neg_en              b-    1468
g rb_t11_gating_sel_ipen                 m:1   1467
  0 cff !
  1 ip_sc
g rb_t11_gating_sel_cff                  r-:5  1462 1463 1464 1465 1466
g rb_t11_ungating_sel_ipen               m:1   1461
  0 cff !
  1 ip_sc
g rb_t11_ungating_sel_cff                r-:5  1456 1457 1458 1459 1460
g dqs_pwr_svg_en                         b+    1554
g dqs_delay_chain_rb_addi_en             b-    1555
g dqs_delay_chain_two_dly_en             b+    1556
g dqs_delay_chain_rb_co                  r+:2  1567 1568
g dqs_delay_chain_pwdown_dft_def_dis     b+    1566
g dqs_delay_chain_pwdown_dqs_def_dis     b-    1565
g dqs_bus_width                          n:2   1597 1598
  0 0
  1 16
  2 8 !
  3 32
g rxclk_01_sel                           r-:1  1589
g txclk_23_sel                           r-:1  1593
g rxclk_45_sel                           r-:1  1590
g txclk_67_sel                           r-:1  1594
g rxclk_89_sel                           r-:1  1591
g txclk_ab_sel                           r-:1  1595
g rxclk_cd_sel                           r-:1  1592
g txclk_ef_sel                           r-:1  1596
i rb_ireg_t1t1_bypass_en                 b-    1020 | 956 | 892 | 828 | 764 | 700 | 636 | 572 | 508 | 444 | 380 | 316 | 252 | 188 | 124 | 60
i set_t3_for_cdata0in                    r-:3  994 995 996 | 930 931 932 | 866 867 868 | 802 803 804 | 738 739 740 | 674 675 676 | 610 611 612 | 546 547 548 | 482 483 484 | 418 419 420 | 354 355 356 | 290 291 292 | 226 227 228 | 162 163 164 | 98 99 100 | 34 35 36
i set_t3_for_cdata1in                    r-:3  991 992 993 | 927 928 929 | 863 864 865 | 799 800 801 | 735 736 737 | 671 672 673 | 607 608 609 | 543 544 545 | 479 480 481 | 415 416 417 | 351 352 353 | 287 288 289 | 223 224 225 | 159 160 161 | 95 96 97 | 31 32 33
i ioreg_pwr_svg_en                       b+    1012 | 948 | 884 | 820 | 756 | 692 | 628 | 564 | 500 | 436 | 372 | 308 | 244 | 180 | 116 | 52
i ir_fifo_tclk_en                        b-    975 | 911 | 847 | 783 | 719 | 655 | 591 | 527 | 463 | 399 | 335 | 271 | 207 | 143 | 79 | 15
i ir_fifo_rclk_inv                       b-    973 | 909 | 845 | 781 | 717 | 653 | 589 | 525 | 461 | 397 | 333 | 269 | 205 | 141 | 77 | 13
i rb_fifo_wclk_inv                       b-    972 | 908 | 844 | 780 | 716 | 652 | 588 | 524 | 460 | 396 | 332 | 268 | 204 | 140 | 76 | 12
i rb_fifo_wclk_sel                       m:1   976 | 912 | 848 | 784 | 720 | 656 | 592 | 528 | 464 | 400 | 336 | 272 | 208 | 144 | 80 | 16
  0 clkin0 !
  1 dqs_bus
i rb_fifo_wclk_en                        b-    974 | 910 | 846 | 782 | 718 | 654 | 590 | 526 | 462 | 398 | 334 | 270 | 206 | 142 | 78 | 14
i use_clr_inreg_en                       b-    971 | 907 | 843 | 779 | 715 | 651 | 587 | 523 | 459 | 395 | 331 | 267 | 203 | 139 | 75 | 11
i inreg_power_up_state                   r-:1  970 | 906 | 842 | 778 | 714 | 650 | 586 | 522 | 458 | 394 | 330 | 266 | 202 | 138 | 74 | 10
i inreg_sclr_en                          b-    969 | 905 | 841 | 777 | 713 | 649 | 585 | 521 | 457 | 393 | 329 | 265 | 201 | 137 | 73 | 9
i input_path_ce_in                       b-    968 | 904 | 840 | 776 | 712 | 648 | 584 | 520 | 456 | 392 | 328 | 264 | 200 | 136 | 72 | 8
i use_clr_outreg_en                      b-    963 | 899 | 835 | 771 | 707 | 643 | 579 | 515 | 451 | 387 | 323 | 259 | 195 | 131 | 67 | 3
i outreg_power_up_state                  r-:1  962 | 898 | 834 | 770 | 706 | 642 | 578 | 514 | 450 | 386 | 322 | 258 | 194 | 130 | 66 | 2
i outreg_sclr_en                         b-    961 | 897 | 833 | 769 | 705 | 641 | 577 | 513 | 449 | 385 | 321 | 257 | 193 | 129 | 65 | 1
i ce_outreg_tieoff_en                    b-    960 | 896 | 832 | 768 | 704 | 640 | 576 | 512 | 448 | 384 | 320 | 256 | 192 | 128 | 64 | 0
i rbe_hrate_clk_sel                      m:1   985 | 921 | 857 | 793 | 729 | 665 | 601 | 537 | 473 | 409 | 345 | 281 | 217 | 153 | 89 | 25
  0 clkout1 !
  1 hr_clk
i oereg_hr_clk_en                        b-    982 | 918 | 854 | 790 | 726 | 662 | 598 | 534 | 470 | 406 | 342 | 278 | 214 | 150 | 86 | 22
i oereg_clk_inv                          b-    979 | 915 | 851 | 787 | 723 | 659 | 595 | 531 | 467 | 403 | 339 | 275 | 211 | 147 | 83 | 19
i dqs_clk_sel                            m:2   983 984 | 919 920 | 855 856 | 791 792 | 727 728 | 663 664 | 599 600 | 535 536 | 471 472 | 407 408 | 343 344 | 279 280 | 215 216 | 151 152 | 87 88 | 23 24
  0 clkout0 !
  1 dq_clk
  2 dqs_clk
  3 addr_clk
i rboe_lvl_fr_clk_en                     b-    981 | 917 | 853 | 789 | 725 | 661 | 597 | 533 | 469 | 405 | 341 | 277 | 213 | 149 | 85 | 21
i rboe_lvl_fr_clk_inv                    b-    978 | 914 | 850 | 786 | 722 | 658 | 594 | 530 | 466 | 402 | 338 | 274 | 210 | 146 | 82 | 18
i oe_2x_clk_en                           b-    980 | 916 | 852 | 788 | 724 | 660 | 596 | 532 | 468 | 404 | 340 | 276 | 212 | 148 | 84 | 20
i oe_2x_clk_inv                          b-    977 | 913 | 849 | 785 | 721 | 657 | 593 | 529 | 465 | 401 | 337 | 273 | 209 | 145 | 81 | 17
i oereg_aclr_en                          b-    967 | 903 | 839 | 775 | 711 | 647 | 583 | 519 | 455 | 391 | 327 | 263 | 199 | 135 | 71 | 7
i oereg_power_up_state                   r-:1  966 | 902 | 838 | 774 | 710 | 646 | 582 | 518 | 454 | 390 | 326 | 262 | 198 | 134 | 70 | 6
i oereg_sclr_en                          b-    965 | 901 | 837 | 773 | 709 | 645 | 581 | 517 | 453 | 389 | 325 | 261 | 197 | 133 | 69 | 5
i ce_oereg_tieoff_en                     b-    964 | 900 | 836 | 772 | 708 | 644 | 580 | 516 | 452 | 388 | 324 | 260 | 196 | 132 | 68 | 4
i oereg_output_sel                       m:2   1010 1011 | 946 947 | 882 883 | 818 819 | 754 755 | 690 691 | 626 627 | 562 563 | 498 499 | 434 435 | 370 371 | 306 307 | 242 243 | 178 179 | 114 115 | 50 51
  0 sel_oe0 !
  1 sel_1x
  2 sel_1x_delay
  3 sel_2x
i ddio_oe_en                             b-    1009 | 945 | 881 | 817 | 753 | 689 | 625 | 561 | 497 | 433 | 369 | 305 | 241 | 177 | 113 | 49
i oereg_sclr_dereg                       r-:1  1008 | 944 | 880 | 816 | 752 | 688 | 624 | 560 | 496 | 432 | 368 | 304 | 240 | 176 | 112 | 48
i rb_oeo_inv                             b+    1022 | 958 | 894 | 830 | 766 | 702 | 638 | 574 | 510 | 446 | 382 | 318 | 254 | 190 | 126 | 62
i outreg_output_sel                      m:2   1015 1016 | 951 952 | 887 888 | 823 824 | 759 760 | 695 696 | 631 632 | 567 568 | 503 504 | 439 440 | 375 376 | 311 312 | 247 248 | 183 184 | 119 120 | 55 56
  0 sel_iodout0 !
  1 sel_sdr
  2 sel_sdr_delay
  3 sel_2xff
i outreg_mode_sel                        m:1   1014 | 950 | 886 | 822 | 758 | 694 | 630 | 566 | 502 | 438 | 374 | 310 | 246 | 182 | 118 | 54
  0 sdr !
  1 ddr
i outreg_sclr_val                        r-:1  1013 | 949 | 885 | 821 | 757 | 693 | 629 | 565 | 501 | 437 | 373 | 309 | 245 | 181 | 117 | 53
i inreg_sclr_val                         r-:1  1007 | 943 | 879 | 815 | 751 | 687 | 623 | 559 | 495 | 431 | 367 | 303 | 239 | 175 | 111 | 47
i input_reg0_sel                         m:2   1005 1006 | 941 942 | 877 878 | 813 814 | 749 750 | 685 686 | 621 622 | 557 558 | 493 494 | 429 430 | 365 366 | 301 302 | 237 238 | 173 174 | 109 110 | 45 46
  0 sel_bypass !
  1 sel_group_fifo0
  2 sel_cdatamxin0
  3 sel_cdatamxin5
i input_reg1_sel                         m:2   1003 1004 | 939 940 | 875 876 | 811 812 | 747 748 | 683 684 | 619 620 | 555 556 | 491 492 | 427 428 | 363 364 | 299 300 | 235 236 | 171 172 | 107 108 | 43 44 
  0 sel_bypass !
  1 sel_group_fifo1
  2 sel_cdatamxin1
  3 sel_cdatamxin6
i input_reg2_sel                         m:2   1001 1002 | 937 938 | 873 874 | 809 810 | 745 746 | 681 682 | 617 618 | 553 554 | 489 490 | 425 426 | 361 362 | 297 298 | 233 234 | 169 170 | 105 106 | 41 42
  0 sel_bypass !
  1 sel_group_fifo2
  2 sel_cdatamxin2
  3 sel_cdatamxin7
i input_reg3_sel                         m:2   999 1000 | 935 936 | 871 872 | 807 808 | 743 744 | 679 680 | 615 616 | 551 552 | 487 488 | 423 424 | 359 360 | 295 296 | 231 232 | 167 168 | 103 104 | 39 40
  0 sel_bypass !
  1 sel_group_fifo3
  2 sel_cdatamxin3
  3 sel_cdatamxin8
i input_reg4_sel                         m:2   997 998 | 933 934 | 869 870 | 805 806 | 741 742 | 677 678 | 613 614 | 549 550 | 485 486 | 421 422 | 357 358 | 293 294 | 229 230 | 165 166 | 101 102 | 37 38
  0 sel_bypass
  1 sel_locked_dpa
  2 sel_cdatamxin4
  3 sel_cdatamxin9
i txout_fclk_sel                         m:1   1021 | 957 | 893 | 829 | 765 | 701 | 637 | 573 | 509 | 445 | 381 | 317 | 253 | 189 | 125 | 61
  0 txout !
  1 fclk
i bitslip_cfg                            n:4   
  * 987 988 989 990
  * 923 924 925 926
  * 859 860 861 862
  * 795 796 797 798
  * 731 732 733 734
  * 667 668 669 670
  * 603 604 605 606
  * 539 540 541 542
  * 475 476 477 478
  * 411 412 413 414
  * 347 348 349 350
  * 283 284 285 286
  * 219 220 221 222
  * 155 156 157 158
  * 91 92 93 94
  * 27 28 29 30
  1 1 !
  2 2
  3 3
  4 4
  5 5
  6 6
  7 7
  8 8
  9 9
  a 10
  b 11
