[tasks]
add_bmc add bmc add_sub
sub_bmc sub bmc add_sub

[options]
bmc: mode bmc
append 10
expect pass
add_sub:    depth 64

[engines]
smtbmc

[script]
add: read_verilog -sv -formal alu_add.sv sm83_alu.sv
sub: read_verilog -sv -formal alu_sub.sv sm83_alu.sv
prep -top testbench
assertpmux

[files]
@srcdir@/../src/cpu/sm83_alu.sv
@srcdir@/alu.svh
add: @srcdir@/alu_add.sv
sub: @srcdir@/alu_sub.sv
