<!DOCTYPE html>
<html lang="zh-CN">
<head>
  <meta charset="UTF-8">
<meta name="viewport" content="width=device-width, initial-scale=1, maximum-scale=2">
<meta name="theme-color" content="#222">
<meta name="generator" content="Hexo 7.1.1">
  <link rel="apple-touch-icon" sizes="180x180" href="/images/apple-touch-icon-next.png">
  <link rel="icon" type="image/png" sizes="32x32" href="/images/favicon-32x32-next.png">
  <link rel="icon" type="image/png" sizes="16x16" href="/images/favicon-16x16-next.png">
  <link rel="mask-icon" href="/images/logo.svg" color="#222">

<link rel="stylesheet" href="/css/main.css">


<link rel="stylesheet" href="/lib/font-awesome/css/all.min.css">

<script id="hexo-configurations">
    var NexT = window.NexT || {};
    var CONFIG = {"hostname":"wangxianke123.github.io","root":"/","scheme":"Pisces","version":"7.8.0","exturl":false,"sidebar":{"position":"left","display":"post","padding":18,"offset":12,"onmobile":false},"copycode":{"enable":true,"show_result":true,"style":null},"back2top":{"enable":true,"sidebar":false,"scrollpercent":true},"bookmark":{"enable":false,"color":"#222","save":"auto"},"fancybox":false,"mediumzoom":false,"lazyload":false,"pangu":false,"comments":{"style":"tabs","active":null,"storage":true,"lazyload":false,"nav":null},"algolia":{"hits":{"per_page":10},"labels":{"input_placeholder":"Search for Posts","hits_empty":"We didn't find any results for the search: ${query}","hits_stats":"${hits} results found in ${time} ms"}},"localsearch":{"enable":true,"trigger":"auto","top_n_per_article":1,"unescape":false,"preload":false},"motion":{"enable":true,"async":false,"transition":{"post_block":"fadeIn","post_header":"slideDownIn","post_body":"slideDownIn","coll_header":"slideLeftIn","sidebar":"slideUpIn"}},"path":"search.xml"};
  </script>

  <meta name="description" content="上海交通大学《高等数字集成电路设计》的课程笔记">
<meta property="og:type" content="article">
<meta property="og:title" content="高等数字集成电路设计">
<meta property="og:url" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/index.html">
<meta property="og:site_name" content="花间一壶酒">
<meta property="og:description" content="上海交通大学《高等数字集成电路设计》的课程笔记">
<meta property="og:locale" content="zh_CN">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-1.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-2.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-3.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-6.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-4.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-5.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-7.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-8.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-9.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-10.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-11.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-12.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-13.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-14.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-15.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-16.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-17.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-18.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-19.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-20.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-21.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-22.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-23.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-24.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-25.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-26.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-27.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-28.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-29.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-30.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-31.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-32.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-33.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-34.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-35.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-36.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-37.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-38.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-39.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-40.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-41.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-42.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-43.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-44.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-45.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-47.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-48.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-49.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-50.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-51.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-52.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-53.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-54.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-55.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-56.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-57.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-58.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-59.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-60.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-61.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-62.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-63.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-64.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-65.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-66.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-67.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-68.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-69.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-70.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-71.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-72.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-73.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-74.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-75.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-76.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-77.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-78.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-79.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-80.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-81.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-82.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-83.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-84.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-85.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-86.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-87.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-88.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-89.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-90.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-91.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-92.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/7872a0ef0997c342ccdd6a92af73097.jpg">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-94.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-95.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-96.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-97.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-93.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-98.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-99.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-100.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-101.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-102.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-103.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-104.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-105.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-106.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-107.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-108.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-109.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-110.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-111.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-112.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-113.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-114.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-116.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-117.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-118.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-119.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-120.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-121.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-122.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-124.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-125.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-123.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-126.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-127.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-128.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-129.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-130.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-131.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-132.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-133.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-134.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-135.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-136.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-137.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-138.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-139.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-140.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-141.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-143.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-144.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-145.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-146.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-147.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-148.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-149.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-150.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-151.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-152.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-153.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-154.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-155.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-156.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-157.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-158.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-159.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-160.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-161.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-162.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-163.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-164.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-165.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-166.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-167.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-168.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-169.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-170.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-171.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-172.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-173.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-174.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-175.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-176.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-177.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-178.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-179.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-180.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-181.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-182.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-183.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-184.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-185.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-186.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-187.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-188.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-189.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-190.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-191.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-192.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-193.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-194.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-195.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-196.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-197.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-198.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-199.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-200.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-201.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-202.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-203.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-204.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-205.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-206.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-207.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-208.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-209.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-210.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-211.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-212.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-213.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-214.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-215.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-216.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-217.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-218.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-219.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-220.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-221.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-222.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-223.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-224.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-225.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-226.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-227.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-228.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-229.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-230.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-231.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-232.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-233.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-234.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-235.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-236.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-237.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-238.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-239.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-240.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-241.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-242.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-243.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-244.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-245.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-246.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-247.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-248.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-249.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-250.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-251.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-252.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-253.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-254.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-255.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-256.png">
<meta property="og:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-258.png">
<meta property="article:published_time" content="2024-06-10T05:23:06.000Z">
<meta property="article:modified_time" content="2024-06-18T12:04:02.185Z">
<meta property="article:author" content="Wang xianke">
<meta property="article:tag" content="ICer">
<meta name="twitter:card" content="summary">
<meta name="twitter:image" content="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image.png">

<link rel="canonical" href="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/">


<script id="page-configurations">
  // https://hexo.io/docs/variables.html
  CONFIG.page = {
    sidebar: "",
    isHome : false,
    isPost : true,
    lang   : 'zh-CN'
  };
</script>

  <title>高等数字集成电路设计 | 花间一壶酒</title>
  






  <noscript>
  <style>
  .use-motion .brand,
  .use-motion .menu-item,
  .sidebar-inner,
  .use-motion .post-block,
  .use-motion .pagination,
  .use-motion .comments,
  .use-motion .post-header,
  .use-motion .post-body,
  .use-motion .collection-header { opacity: initial; }

  .use-motion .site-title,
  .use-motion .site-subtitle {
    opacity: initial;
    top: initial;
  }

  .use-motion .logo-line-before i { left: initial; }
  .use-motion .logo-line-after i { right: initial; }
  </style>
</noscript>


  <script src="https://cdn.jsdelivr.net/npm/jquery/dist/jquery.min.js"></script>
  <link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/font-awesome/css/font-awesome.min.css">
</head>

<body itemscope itemtype="http://schema.org/WebPage">
  <div class="container use-motion">
    <div class="headband"></div>
    
    <header class="header" itemscope itemtype="http://schema.org/WPHeader">
      <div class="header-inner"><div class="site-brand-container">
  <div class="site-nav-toggle">
    <div class="toggle" aria-label="切换导航栏">
      <span class="toggle-line toggle-line-first"></span>
      <span class="toggle-line toggle-line-middle"></span>
      <span class="toggle-line toggle-line-last"></span>
    </div>
  </div>

  <div class="site-meta">

    <a href="/" class="brand" rel="start">
      <span class="logo-line-before"><i></i></span>
      <h1 class="site-title">花间一壶酒</h1>
      <span class="logo-line-after"><i></i></span>
    </a>
      <p class="site-subtitle" itemprop="description">举杯邀明月，对影成三人</p>
  </div>

  <div class="site-nav-right">
    <div class="toggle popup-trigger">
        <i class="fa fa-search fa-fw fa-lg"></i>
    </div>
  </div>
</div>




<nav class="site-nav">
  <ul id="menu" class="main-menu menu">
        <li class="menu-item menu-item-home">

    <a href="/" rel="section"><i class="fa fa-home fa-fw"></i>首页</a>

  </li>
        <li class="menu-item menu-item-about">

    <a href="/about/" rel="section"><i class="fa fa-user fa-fw"></i>关于</a>

  </li>
        <li class="menu-item menu-item-tags">

    <a href="/tags/" rel="section"><i class="fa fa-tags fa-fw"></i>标签</a>

  </li>
        <li class="menu-item menu-item-categories">

    <a href="/categories/" rel="section"><i class="fa fa-th fa-fw"></i>分类</a>

  </li>
        <li class="menu-item menu-item-archives">

    <a href="/archives/" rel="section"><i class="fa fa-archive fa-fw"></i>归档</a>

  </li>
      <li class="menu-item menu-item-search">
        <a role="button" class="popup-trigger"><i class="fa fa-search fa-fw"></i>搜索
        </a>
      </li>
  </ul>
</nav>



  <div class="search-pop-overlay">
    <div class="popup search-popup">
        <div class="search-header">
  <span class="search-icon">
    <i class="fa fa-search"></i>
  </span>
  <div class="search-input-container">
    <input autocomplete="off" autocapitalize="off"
           placeholder="搜索..." spellcheck="false"
           type="search" class="search-input">
  </div>
  <span class="popup-btn-close">
    <i class="fa fa-times-circle"></i>
  </span>
</div>
<div id="search-result">
  <div id="no-result">
    <i class="fa fa-spinner fa-pulse fa-5x fa-fw"></i>
  </div>
</div>

    </div>
  </div>

</div>
    </header>

    
  <div class="back-to-top">
    <i class="fa fa-arrow-up"></i>
    <span>0%</span>
  </div>


    <main class="main">
      <div class="main-inner">
        <div class="content-wrap">
          

          <div class="content post posts-expand">
            

    
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block" lang="zh-CN">
    <link itemprop="mainEntityOfPage" href="https://wangxianke123.github.io/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/images/avatar.gif">
      <meta itemprop="name" content="Wang xianke">
      <meta itemprop="description" content="">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="花间一壶酒">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          高等数字集成电路设计
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="far fa-calendar"></i>
              </span>
              <span class="post-meta-item-text">发表于</span>

              <time title="创建时间：2024-06-10 13:23:06" itemprop="dateCreated datePublished" datetime="2024-06-10T13:23:06+08:00">2024-06-10</time>
            </span>
              <span class="post-meta-item">
                <span class="post-meta-item-icon">
                  <i class="far fa-calendar-check"></i>
                </span>
                <span class="post-meta-item-text">更新于</span>
                <time title="修改时间：2024-06-18 20:04:02" itemprop="dateModified" datetime="2024-06-18T20:04:02+08:00">2024-06-18</time>
              </span>
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="far fa-folder"></i>
              </span>
              <span class="post-meta-item-text">分类于</span>
                <span itemprop="about" itemscope itemtype="http://schema.org/Thing">
                  <a href="/categories/notes/" itemprop="url" rel="index"><span itemprop="name">notes</span></a>
                </span>
            </span>

          <br>
            <span class="post-meta-item" title="本文字数">
              <span class="post-meta-item-icon">
                <i class="far fa-file-word"></i>
              </span>
                <span class="post-meta-item-text">本文字数：</span>
              <span>23k</span>
            </span>
            <span class="post-meta-item" title="阅读时长">
              <span class="post-meta-item-icon">
                <i class="far fa-clock"></i>
              </span>
                <span class="post-meta-item-text">阅读时长 &asymp;</span>
              <span>41 分钟</span>
            </span>
            <div class="post-description">上海交通大学《高等数字集成电路设计》的课程笔记</div>

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
        <h1 id="高等数字集成电路设计"><a href="#高等数字集成电路设计" class="headerlink" title="高等数字集成电路设计"></a>高等数字集成电路设计</h1><h2 id="Lecture1-introduction"><a href="#Lecture1-introduction" class="headerlink" title="Lecture1 introduction"></a>Lecture1 introduction</h2><p>本节主要对IC产业的发展进行概述，以及介绍一些数字IC设计中的常用概念和基本指标。</p>
<h3 id="IC产业概述"><a href="#IC产业概述" class="headerlink" title="IC产业概述"></a>IC产业概述</h3><p>集成电路行业是典型的高附加值行业，具有重资产，高技术附加值，和劳动力密集三重特点。其发展存在典型的周期性:<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image.png"></p>
<p>半导体行业的细分领域如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-1.png"><br>对应中国的产业图谱为：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-2.png"></p>
<p>在IC产业的发展历程中，摩尔定律起到核心的推动作用。从芯片制造的角度讲，晶体管尺寸的scaling down能够带来性能，成本和各方面的益处，如下图：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-3.png"></p>
<p>然而随着器件尺寸逼近物理极限，IC工业面临的功耗墙，成本(主要是验证方面成本的急剧提高)及可靠性等各方面的挑战。<br>各工艺节点下的芯片制作成本如下：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-6.png"></p>
<h3 id="数字IC设计概览"><a href="#数字IC设计概览" class="headerlink" title="数字IC设计概览"></a>数字IC设计概览</h3><h4 id="方法学"><a href="#方法学" class="headerlink" title="方法学"></a>方法学</h4><p>数字IC设计从业者分为不同层级：架构，逻辑，电路和物理层级，它们负责不同抽象层级的设计，使用不同的设计工具，如下图：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-4.png"></p>
<p>在数字IC的实际实现过程中，又分为全定制设计和半定制设计。其中半定制设计包括标准单元库（standard cell 设计方法）、门阵列（gate array设计方法）。而全定制设计则在器件层面进行性能和功能的优化。半定制的方法在一定程度上降低了设计难度和优化难度，但可能在性能上略逊于全定制设计。如今的大部分IC设计都是基于半定制设计的。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-5.png"></p>
<h4 id="封装"><a href="#封装" class="headerlink" title="封装"></a>封装</h4><p>生产出的芯片裸片并不能直接用于生产生活中的直接应用，而需要先进行封装，对芯片进行一定的物理保护，从而增加芯片的可靠性。芯片封装需要考虑以下几个因素：</p>
<ol>
<li>电气特性，引入尽量小的寄生效应</li>
<li>机械特性：尽量高的稳定性和可靠性</li>
<li>热特性：高效的散热能力</li>
<li>经济性：尽量低的成本</li>
</ol>
<p>下图展示了封装过程中引入的寄生参数：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-7.png"></p>
<p>并且，随着IC产业的发展，一些先进封装技术如SiP,3D stacking, Die to Die,Chiplet等技术，脱离了物理保护的范畴，在架构层面实现了芯片性能的提升，从而成为在设计阶段就需要考虑的因素之一。</p>
<h4 id="DFT-defign-for-test"><a href="#DFT-defign-for-test" class="headerlink" title="DFT(defign for test)"></a>DFT(defign for test)</h4><p>如上所述，随着工艺尺寸的scaling down，IC设计面临测试和验证成本的急剧提升。为此引入了DFT技术。一些典型的DFT技术如扫描链(Scan chain)技术，内建自测试BIST(build-in self test),JTAG等。</p>
<h5 id="SCAN-CHAIN"><a href="#SCAN-CHAIN" class="headerlink" title="SCAN CHAIN"></a>SCAN CHAIN</h5><p>扫描链技术如下图：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-8.png"></p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-9.png"></p>
<p>在每个寄存器的输入端口加入一个mux,形成一种scan register,并将每个寄存器的输出端和scan in段串联。</p>
<ol>
<li>在常规模式下，电路正常工作</li>
<li>在scan 模式下，电路相当于一个shift register,每个寄存器中保存的结果被逐位的移动至输出端口(scan out)，从而能够得到某一周期内电路的所有中间值，进行功能验证。</li>
</ol>
<h5 id="BIST"><a href="#BIST" class="headerlink" title="BIST"></a>BIST</h5><p>待补充</p>
<h5 id="JTAG"><a href="#JTAG" class="headerlink" title="JTAG"></a>JTAG</h5><p>待补充</p>
<h3 id="数字IC设计的关心的一些指标"><a href="#数字IC设计的关心的一些指标" class="headerlink" title="数字IC设计的关心的一些指标"></a>数字IC设计的关心的一些指标</h3><p>就IC设计而言，最关注的指标无疑是PPA(power,Performance,Area)。这三个指标往往相互约束，需要做出权衡取舍(trade-off)。</p>
<p>而数字IC设计领域，影响PPA的细分指标也有很多，下面分别简要进行介绍。</p>
<h4 id="Fan-in-和Fan-out"><a href="#Fan-in-和Fan-out" class="headerlink" title="Fan-in 和Fan-out"></a>Fan-in 和Fan-out</h4><p>fan in 指逻辑门连接的输入，fan-in越大，逻辑门本身的面积越大，同时性能也会越差。<img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-10.png" alt="alt text"></p>
<p>fan-out 指逻辑门连接的输出。fan-out越大，逻辑门需要驱动的下级电路越大，从而速度变慢。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-11.png"></p>
<h4 id="干扰-interference-及噪声-noise"><a href="#干扰-interference-及噪声-noise" class="headerlink" title="干扰(interference)及噪声(noise)"></a>干扰(interference)及噪声(noise)</h4><p>电路中那些预期之外的电压和电流信号被称为噪声，噪声往往影响电路的性能。</p>
<p>噪声的形成原因多种多样，常见的有平行线路之间的电磁串扰，电容直接的耦合(coupling)等。这些都造成电路信号的不稳定。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-12.png"><br>同时，来自电源(VDD)和地(VSS)的噪声也会影响信号。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-13.png"></p>
<h4 id="噪声容限-Noise-Margins"><a href="#噪声容限-Noise-Margins" class="headerlink" title="噪声容限 Noise Margins"></a>噪声容限 Noise Margins</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-14.png"></p>
<p>噪声容限一般分为高电平噪声容限$NM_H$和低电平噪声容限$NM_L$,代表电路对噪声的承受能力。它们分别定义为:</p>
<p>$$NM_H &#x3D; V_{OH}-V_{IH}$$<br>$$NM_L &#x3D; V_{IL}-V_{OL}$$</p>
<p>其中$V_{IL}$,$V_{IH}$,$V_{OL}$,$V_{OH}$的定义分别为：</p>
<ol>
<li>$V_{IL}$（Input Low Voltage）：输入低电平电压。输入信号被识别为低电平（通常为“0”）的最大电压。</li>
<li>$V_{IH}$（Input High Voltage）：输入高电平电压。输入信号被识别为高电平（通常为“1”）的最小电压。</li>
<li>$V_{OL}$（Output Low Voltage）：输出低电平电压。输出信号被识别为低电平（通常为“0”）时的最大电压。</li>
<li>$V_{OH}$（Output High Voltage）：输出高电平电压。输出信号被识别为高电平（通常为“1”）时的最小电压。</li>
</ol>
<h4 id="传输延迟-Delay"><a href="#传输延迟-Delay" class="headerlink" title="传输延迟 Delay"></a>传输延迟 Delay</h4><p>电路的传输延迟参数定义如下图：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-15.png"></p>
<ol>
<li>$t_r$：电路从高电平的10%上升为高电平的90%所需要的时间。</li>
<li>$t_f$：电路从高电平的90%下降为高电平的10%所需要的时间。</li>
<li>$t_{pHL}$：输入信号上升为高电平的50%到输出信号下降为高电平的50%所需要的时间。</li>
<li>$t_{pLH}$：输入信号下降为高电平的50%到输出信号上升为高电平的50%所需要的时间。</li>
<li>$t_p$： $t_{pHL}$和$t_{pLH}$的平均值。</li>
</ol>
<h4 id="能效指标：PDP和EDP"><a href="#能效指标：PDP和EDP" class="headerlink" title="能效指标：PDP和EDP"></a>能效指标：PDP和EDP</h4><p>PDP(power delay product)：电路发生翻转期间的平均功耗与传输延迟的乘积,用于衡量电路完成一次计算所消化的能量。单位为焦耳($W\times s$)。</p>
<p>$PDP &#x3D; P_{av}\times t_p$</p>
<p>EDP(Energy delay product):有时，一个具有低PDP的电路，传输延迟（$t_p$）仍然有可能很大。为了找到在功耗和性能之间的最佳平衡点，可以将Power与Delay的平方相乘。即:</p>
<p>$PEP &#x3D; P_{av}\times t_p^2 &#x3D; PDP \times t_p$</p>
<p>在CMOS电路中，PEP一般与电源电压VDD成正比，较低的电压下往往能得到更好的EDP。</p>
<h2 id="Lecture2-Device-Model"><a href="#Lecture2-Device-Model" class="headerlink" title="Lecture2 Device&amp;Model"></a>Lecture2 Device&amp;Model</h2><p>本节主要介绍集成电路中的基本器件：二极管和晶体管，以及对其进行分析的基本模型。</p>
<h3 id="二极管Diode"><a href="#二极管Diode" class="headerlink" title="二极管Diode"></a>二极管Diode</h3><h4 id="掺杂"><a href="#掺杂" class="headerlink" title="掺杂"></a>掺杂</h4><p>硅原子具有4个外层电子，在形成单质(单晶硅)时，每个晶格硅原子与周围的4个硅原子相连，形成正四面体结构：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-16.png"></p>
<p>如果对硅单质中掺入少量的3价元素（如硼B），则在一个晶格中存在一个硅原子，其原子核周围缺少一个电子，或者说形成了一个带正电的空穴(free hole)。进行这类掺杂(doping)的半导体材料具有获得电子的特性(acceptors)，称为P(posetive)型半导体。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-17.png"></p>
<p>如果对硅单质中掺入少量的5价元素(如磷P,砷As),则在一个晶格中存在一个硅原子，其原子核周围多出一个自由电子(free electron)。进行这类掺杂(doping)的半导体材料具有失去电子的特性(donater),称为N(negetive)型半导体。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-18.png"></p>
<h4 id="PN结"><a href="#PN结" class="headerlink" title="PN结"></a>PN结</h4><p>在将一块P型半导体和N型半导体进行接触之后，由于载流子浓度的不同，N型半导体中的自由电子便会自发向P型半导体的区域进行扩散(diffusion)，对其中的空穴进行填充，形成扩散电流(diffusion current)<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-19.png"></p>
<p>在这个过程中，N型半导体由于失去电子而带正电，P型半导体由于得到电子而带负电，从而在PN结内部形成一个从N指向P的内建电场。在内建电场的作用下，P区的电子反过来向N区运动，形成漂移电流(drift diffusion)</p>
<p>在自然条件下，PN结附近的扩散电流和漂移电流达到动态平衡。那些自发失去和得到电子的区域称为耗尽区(depletion region)。</p>
<p>在扩散作用达到平衡后形成的耗尽区具有如下特点：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-20.png"></p>
<ol>
<li>电子&#x2F;空穴的密度均匀分布。</li>
<li>由于场强是电荷密度的积分，电子&#x2F;空穴的均匀分布引起电场强调的线性分布。</li>
<li>由于电势是场强的积分，PN结中内建电势随坐标呈现递增分布。</li>
</ol>
<p>耗尽区中内建电势的存在，会阻止载流子的运动，从宏观上看，降低了材料的导电能力。</p>
<h4 id="偏置"><a href="#偏置" class="headerlink" title="偏置"></a>偏置</h4><p>二级结的构成为一个PN结和连接它们的金属，如下图：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-21.png"></p>
<p>其电路符号为一个顶端带有一横线的三角，横线画在N型半导体的位置。</p>
<h5 id="正偏"><a href="#正偏" class="headerlink" title="正偏"></a>正偏</h5><p>将二极管的P区连接电源的正极，N区连接电源的负极时，称为正偏(forward bias):<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-22.png"></p>
<p>正偏后， 施加使得PN结内部的内建电势下降，耗尽区的宽度减小，从而减小了载流子通行的难度。P区的大量空穴和N区的大量电子(这是由掺杂浓度决定的，即空穴在N中为多子，电子在P中也为多子)能够成功穿过耗尽区，从而形成电流。此时占据主导的是扩散电流,导电主要由器件中的多子完成，电流较大。</p>
<h5 id="反偏"><a href="#反偏" class="headerlink" title="反偏"></a>反偏</h5><p>将二极管的P端连接电源负极，N端连接电源正极，称为反偏(reverse bias):<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-23.png"></p>
<p>反偏后，外加电源强化了二极管内部的内建电场，从而使载流子穿过耗尽区的难度增加，只有P区中的少数电子和N区中的少数空穴在电场作用下穿过耗尽区，形成电流。此时占据主导的是漂移电流，导电主要由器件中的少子完成，电流较小。</p>
<h5 id="I-V特性"><a href="#I-V特性" class="headerlink" title="I-V特性"></a>I-V特性</h5><p>二极管的电流公式为：<br>$$ I_D &#x3D; I_s(e^{\frac{V_D}{\phi_T}}-1)$$</p>
<p>其中$\phi_T&#x3D;\frac{kT}{q}&#x3D;26mV$</p>
<p>$I_s$为饱和电流，与二极管的掺杂，PN结面面积有关。</p>
<p>在一定情况下也可作一阶近似：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-24.png"></p>
<h5 id="结电容"><a href="#结电容" class="headerlink" title="结电容"></a>结电容</h5><p>PN结电容公式为：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-25.png"></p>
<p>通过对上述公式定性分析可知：施加正偏电压，$C_j$的分母减小，整体结电容增大。一种理解角度是，正偏后耗尽区减小，相当于减小了平行板电容器的间距，从而增大了电容。</p>
<h3 id="MOS晶体管的静态模型"><a href="#MOS晶体管的静态模型" class="headerlink" title="MOS晶体管的静态模型"></a>MOS晶体管的静态模型</h3><p>MOS器件的剖面图如下：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-26.png"></p>
<p>一个晶体管一般可以抽象成一个开关，当gate端施加足够大的电压(超过阈值电压)，则开关打开。</p>
<h4 id="阈值电压"><a href="#阈值电压" class="headerlink" title="阈值电压"></a>阈值电压</h4><p>晶体管的gate端可以看作一个平板电容，当施加电压足够高时，在下方的衬底中感应出一定的电荷，形成导电沟道。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-27.png"></p>
<p>阈值电压的计算公式：<br>$$V_T &#x3D; V_{T0} + \gamma (\sqrt{|-2\phi_F+V_{SB}|}-\sqrt{\phi_F})$$</p>
<p>其中：$V_{SB}$是源和沉底之间的电压，$V_{T0}$是$V_{SB}&#x3D;0$时的阈值电压，由制作工艺决定。$\phi_F$是费米能级。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-28.png"></p>
<h5 id="体偏效应"><a href="#体偏效应" class="headerlink" title="体偏效应"></a>体偏效应</h5><p>通过上述公式我们可以知道，阈值电压与体源电压有关，从而可以通过条件body端的电压实现阈值电压的条件。这样的方法常被用于低功耗技术中。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-29.png"></p>
<h5 id="短沟道效应-short-channel-effet"><a href="#短沟道效应-short-channel-effet" class="headerlink" title="短沟道效应 short channel effet"></a>短沟道效应 short channel effet</h5><p>随着晶体管尺寸的scaling down,器件的沟道长度逐渐缩短，由于工艺导致源漏之间的耗尽区变得接近，使得阈值电压降低，影响晶体管的开关特性。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-30.png"></p>
<h5 id="漏致势垒降低效应（DIBL）"><a href="#漏致势垒降低效应（DIBL）" class="headerlink" title="漏致势垒降低效应（DIBL）"></a>漏致势垒降低效应（DIBL）</h5><p>Drain-induced barrier lowering：在经典的长沟道器件中，阈值电压的值与漏区电压无关。然而在短沟道器件中，由于晶体管在工作时会给漏级施加电压，从而在D-B之间形成了一个反偏的二极管。这个反偏的二极管增大了漏极的耗尽区宽度，使其与源极的耗尽区进一步接近，从而进一步缩小了导电沟道的长度，使得阈值电压下降。</p>
<p>DIBL本质也是一种短沟道效应。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-31.png"></p>
<h5 id="窄沟道效应-narrow-channel-effet"><a href="#窄沟道效应-narrow-channel-effet" class="headerlink" title="窄沟道效应 narrow channel effet"></a>窄沟道效应 narrow channel effet</h5><p>不同于短沟道效应，窄沟道效应是指当晶体管的沟道宽度(不是长度)变窄时，阈值电压增大的一种现象。这是由于窄沟道的gate端容易与场氧化层重叠，形成更大的GATE电容。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-32.png"></p>
<h4 id="对晶体管的建模"><a href="#对晶体管的建模" class="headerlink" title="对晶体管的建模"></a>对晶体管的建模</h4><p>晶体管可以被看做是个 G,S,D,B的3端器件。在使用时，一般NMOS的衬底默认会接VSS,PMOS的衬底接VDD，从而简化为一个G,S,D的3端器件。在G S间的电压负责控制晶体管的开关，DS间的电压负责控制管子电流的流通。</p>
<h5 id="线性区"><a href="#线性区" class="headerlink" title="线性区"></a>线性区</h5><p>当晶体管满足：</p>
<p>$$V_{GS}&gt; V_T$$<br>$$V_{DS}&lt; V_{GS}-V_T$$</p>
<p>管子工作在线性区，此时晶体管的电流大小满足：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-33.png"></p>
<h5 id="饱和区"><a href="#饱和区" class="headerlink" title="饱和区"></a>饱和区</h5><p>当晶体管满足：<br>$$V_{GS}&gt; V_T$$<br>$$V_{DS}\geq V_{GS}-V_T$$</p>
<p>电流不再随$V_{DS}$增大而增大，而是只与$V_{GS}$有关：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-34.png"></p>
<p>此时的晶体管可以被看做是一个理想电流源。</p>
<h5 id="沟道长度调制-Channel-Length-Modulation"><a href="#沟道长度调制-Channel-Length-Modulation" class="headerlink" title="沟道长度调制 Channel Length Modulation"></a>沟道长度调制 Channel Length Modulation</h5><p>如下图，当$V_{DS} &gt; V_{GS}-V_T$时，靠近漏区部分的沟道实际上会无法感应出反型电荷而产生夹断(pinch-off)。这将导致晶体管的有效沟道长度减小。而晶体管的电流与沟道长度L成反比。因此实际的电流会增大。通过添加一个参数$\lambda$来修正这种沟道长度调制效应：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-35.png"></p>
<h5 id="速度饱和-Velocity-Saturation"><a href="#速度饱和-Velocity-Saturation" class="headerlink" title="速度饱和 Velocity Saturation"></a>速度饱和 Velocity Saturation</h5><p>一般来说，载流子的速度正比于电场强度，但是当速度过大时，会因为载流子间的散射效应而趋于饱和，不再满足线性关系。在源漏电压不变的情况下，沟道越短，沟道间的电场强度越大，从而越容易达到速度饱和。</p>
<p>而对同一器件，则存在一个饱和电压$V_{DSAT}$,当源漏电压大于该值是，出现速度饱和。速度饱和会降低饱和区电流。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-36.png"></p>
<h5 id="电流公式"><a href="#电流公式" class="headerlink" title="电流公式"></a>电流公式</h5><p>结合上述分析，可以分别得到长沟道器件和短沟道器件的电流公式：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-37.png"></p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-38.png"></p>
<h5 id="电阻计算"><a href="#电阻计算" class="headerlink" title="电阻计算"></a>电阻计算</h5><p>MOS器件的等效电阻可以用如下公式计算：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-39.png"></p>
<p>可以看到，同样的器件，在VDD减小的情况下，等效电阻急剧增大。这也是阻止器件的VDD无法随器件尺寸同步scaling down的一个原因。</p>
<h3 id="晶体管的动态模型"><a href="#晶体管的动态模型" class="headerlink" title="晶体管的动态模型"></a>晶体管的动态模型</h3><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-40.png"><br>作为一个4端器件，MOS管的电容主要由3部分组成：</p>
<ol>
<li>结构电容</li>
<li>沟道电容</li>
<li>结电容</li>
</ol>
<p>下面依次进行分析：</p>
<h4 id="结构电容"><a href="#结构电容" class="headerlink" title="结构电容"></a>结构电容</h4><p>这部分的主要成因是MOS管在实际生产时，源和漏会向栅下方扩展一个$x_d$的长度，引起了栅和源漏之间的寄生电容：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-41.png"></p>
<h4 id="沟道电容"><a href="#沟道电容" class="headerlink" title="沟道电容"></a>沟道电容</h4><p>向栅极施加电压，在下方形成导电沟道，这个过程也是电容充电的过程。在这个过程中，gate 端与S,D,B间形成的电容大小与晶体管的工作状态有关，总结如下：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-42.png"></p>
<h4 id="结电容-扩散电容"><a href="#结电容-扩散电容" class="headerlink" title="结电容&#x2F;扩散电容"></a>结电容&#x2F;扩散电容</h4><p>最后一部分电容的形成原因如下：考虑一个NMOS，其制造是在一个P衬底上挖出2个N well,这样源漏和衬底之间实际上存在一个PN结，这个PN结在D极施加电压时是反向导通的，但是也具有一定的电容。此外因为MOS管实际是一个立体的结构，源漏区除了与底板之外，与侧壁之间也会形成PN结。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-43.png"></p>
<p>总结上述电容，就可以得到晶体管的电容模型：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-44.png"></p>
<h4 id="源-漏电阻"><a href="#源-漏电阻" class="headerlink" title="源-漏电阻"></a>源-漏电阻</h4><p>晶体管的电阻可能进一步受到源漏电阻的影响：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-45.png"></p>
<h3 id="先进器件"><a href="#先进器件" class="headerlink" title="先进器件"></a>先进器件</h3><p>略</p>
<h2 id="Lecture3-Inverter"><a href="#Lecture3-Inverter" class="headerlink" title="Lecture3 Inverter"></a>Lecture3 Inverter</h2><p>反相器是连接器件到电路的桥梁，因此对反相器的研究可以起到很好的承上启下的作用。</p>
<h3 id="概述"><a href="#概述" class="headerlink" title="概述"></a>概述</h3><h4 id="电路"><a href="#电路" class="headerlink" title="电路"></a>电路</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-47.png"></p>
<p>反相器的电路图如图所示。由gate 和drain端相连的一个PMOS和一个NMOS组成，当输入为高电平时，P管关闭而N管打开，VOUT为低电平。输入为低电平时则相反，N管打开而P管关闭，VOUT被拉高。</p>
<h4 id="瞬态响应"><a href="#瞬态响应" class="headerlink" title="瞬态响应"></a>瞬态响应</h4><p>反向器的瞬态响应，可以看作是通过P管和N管对于负责电阻$C_L$的充放电过程：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-48.png"></p>
<p>根据基本电路理论，其传输延迟为 $t_p&#x3D; ln2 \cdot RC &#x3D; 0.69R_{on}C_L$</p>
<h4 id="传输特性曲线"><a href="#传输特性曲线" class="headerlink" title="传输特性曲线"></a>传输特性曲线</h4><p>反向器的传输特性曲线如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-49.png"></p>
<p>需要注意的是，在CMOS电路中，在稳定的工作状态下，不存在从VDD到VSS的直接电流，只有在状态翻转的过程中有一个瞬时的大电流。</p>
<h4 id="翻转阈值"><a href="#翻转阈值" class="headerlink" title="翻转阈值"></a>翻转阈值</h4><p>将反相器的翻转阈值定义为：<br>$$V_M &#x3D; V_{in}&#x3D;V_{out}$$<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-50.png" alt="alt text"></p>
<p>根据上述公式，在该点下，P管和N管均处于饱和状态($V_{ds}&#x3D;V_{gs}$)，假设晶体管为短沟道器件，达到速度饱和，带入电流公式：</p>
<p>$$I_D &#x3D; k’\frac{W}{L}((V_{GS}-V_T)V_{DSAT}-\frac{V_{DSAT}^2}{2})$$</p>
<p>可以解得：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-51.png" alt="alt text"></p>
<p>当VDD的值相比晶体管的阈值电压和饱和电压相比足够大时，简化为“</p>
<p>$$V_M \simeq \frac{rV_{DD}}{1+r}$$</p>
<p>由于r 是一个与P N管宽度只比相关的参数，因此可以通过调节PN管的比值来调节$V_M$的大小：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-52.png"></p>
<p>一般来讲，当$\frac{W_p}{W_n} &#x3D; 2$时， $V_M$接近$V_{DD}$的一半。</p>
<h4 id="V-IH-V-IL-与噪声容限"><a href="#V-IH-V-IL-与噪声容限" class="headerlink" title="$V_{IH}$,$V_{IL}$与噪声容限"></a>$V_{IH}$,$V_{IL}$与噪声容限</h4><p>对于反相器而言，将VTC曲线的斜率为-1(增益为-1)时Vin的值定义为$V_{IH}$,$V_{IL}$</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-53.png"></p>
<p>而数字设计中，往往采用线性分段近似的方式，通过求得$V_M$处曲线的斜率g,确定$V_{IH}$和$V_{IL}$：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-54.png"></p>
<p>此时假设$V_{OL}&#x3D;0$,$V_{OH}&#x3D;V_{DD}$,计算得到相应的噪声容限。</p>
<h4 id="传输增益"><a href="#传输增益" class="headerlink" title="传输增益"></a>传输增益</h4><p>略</p>
<h3 id="负载电容"><a href="#负载电容" class="headerlink" title="负载电容"></a>负载电容</h3><p>接下来分析反相器的负载电容。假设2个反相器进行串联，分析其负载电容$C_L$：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-55.png"></p>
<p>$C_L$的组成包括：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-56.png"></p>
<h4 id="栅漏电容-C-gd"><a href="#栅漏电容-C-gd" class="headerlink" title="栅漏电容 $C_{gd}$"></a>栅漏电容 $C_{gd}$</h4><p>$C_{gd12}$指12这两个管子的栅与漏之间的电容，如之前在器件一栏分析的，该电容一方面由栅极的覆盖（栅氧化层）电容有关，另一方面与栅极电压感应出的沟道电容有关，即：</p>
<p>$$C_{gd} &#x3D; C_{gdO} + C_{gcd}$$</p>
<p>其中栅氧化层电容$C_{gdO}$的值是固定的，而沟道电容$C_{gcd}$与晶体管的工作状态有关。对其进行分类讨论如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-57.png"></p>
<p>可见无论何种工作状态下，沟道电容均为0，故栅漏电容只等于覆盖电容：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-58.png"></p>
<p>此外，需要考虑晶体管的米勒效应，将浮空电容用2倍的接地电容来替换，最终结合版图计算得到的栅漏电容$C_{gd1,2}$为：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-59.png"></p>
<h4 id="漏体电容-C-db1-和-C-db2"><a href="#漏体电容-C-db1-和-C-db2" class="headerlink" title="漏体电容$C_{db1}$和$C_{db2}$"></a>漏体电容$C_{db1}$和$C_{db2}$</h4><p>漏体电容$C_{db1}$和$C_{db2}$来自漏体之间反向偏置的PN结形成的结电容，满足PN结的电容公式。为了简化计算，一般采用一些线性公式进行近似。</p>
<h4 id="扇出的栅电容-C-g"><a href="#扇出的栅电容-C-g" class="headerlink" title="扇出的栅电容$C_g$"></a>扇出的栅电容$C_g$</h4><p>假设栅电容为扇出的栅上的总电容，有：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-60.png"></p>
<h4 id="连线电容-C-W"><a href="#连线电容-C-W" class="headerlink" title="连线电容 $C_W$"></a>连线电容 $C_W$</h4><p>$C_W$ 的值与具体工艺相关</p>
<p>将上述所有电容加和，便得到反相器的负载电容$C_L$</p>
<h3 id="传输延迟"><a href="#传输延迟" class="headerlink" title="传输延迟"></a>传输延迟</h3><p>如前所述，对反相器的传输延迟的分析可以近似为一个一阶的RC模型：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-61.png"></p>
<p>之前的分析已经计算出了反相器的负载电容，接下来需要考虑反相器工作时的等效电阻。</p>
<p>对等效电阻的分析如下：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-62.png"></p>
<p>可以看到，正如前面强调过的，等效电阻是一个与电源电压VDD相关的参数，且与VDD负相关。</p>
<p>当计算传输延迟时：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-63.png"></p>
<p>可以发现随着工作电压的提高，传输延迟也会下降，从而电路的性能提升。这也符号我们的一般直觉，即电压越高，对电路的”驱动”能力越强。</p>
<p>此外，传输延迟也与输入信号的变化有关：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-64.png"></p>
<p>由于输入信号并非理想信号，其变化时间也需要被考虑在传输延迟之内。</p>
<h4 id="晶体管尺寸比例的确定"><a href="#晶体管尺寸比例的确定" class="headerlink" title="晶体管尺寸比例的确定"></a>晶体管尺寸比例的确定</h4><p>在上一节中，为了是传输特性曲线VTC对称，得出P管和N管的比例系数$\beta$约为2。而对称的VTC并不意味着总延迟(high to low 和low to high之和)最小。</p>
<p>实际的实验结果如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-65.png"></p>
<p>可以看到，相等上升和下降传输延迟(2.4)与总延迟最小(1.9)的比例系数并不相等。</p>
<p>好在它们都在2附近，于是$\beta&#x3D;2$便成为默认比例系数。</p>
<h4 id="sizing的影响"><a href="#sizing的影响" class="headerlink" title="sizing的影响"></a>sizing的影响</h4><p>在上述分析中，我们总是假设晶体管的负载电容为$C_L$,然而事实上，$C_L$可以包含2个部分：本征电容$C_{int}$与外部电容$C_{ext}$。还是用之前2个反相器相连的例子：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-66.png"></p>
<p>将$f &#x3D; \frac{C_{ext}}{C_{int}}$称为等效扇出。</p>
<p>当反相器的尺寸整体扩大S倍时，其电容大致扩大为原来的S倍，而电阻却下降为原来的1&#x2F;S,这使得延迟参数$R_{eq}C{int}$不变。而由于sizing增大了本征电容的值，使得$\frac{C_{ext}}{C_{int}}$变小，从而整体的传输延迟变小。</p>
<p>即：在外部负载电容不变的情况下，反相器的尺寸越大，其”驱动”能力越强，传输延迟越小。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-67.png" alt="alt text"></p>
<p>同时需要注意的是，由于延迟与sizing的系数成反比，随着S的增大，在延迟的收益上会逐渐减小，无法通过sizing的方式无限降低延迟。</p>
<h3 id="对传输延迟的sizing优化"><a href="#对传输延迟的sizing优化" class="headerlink" title="* 对传输延迟的sizing优化"></a>* 对传输延迟的sizing优化</h3><p>在对反相器的sizing有了基本认识后，可以考虑对传输延迟进行优化。</p>
<p>考虑如下图所示的一个反相器链(inverter chain)<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-68.png"></p>
<p>对于反相器链中间的任意一个inverter来说，其输出负载($C_{ext}$)是下一级反相器的栅电容$C_g$,而其自身的栅电容是上一级反相器的输出负载。</p>
<p>对于反相器而言，本征电容和栅电容成线性关系：<br>$$C_{int} &#x3D; \gamma C_g$$<br>对于亚微米工艺，$\gamma \simeq 1$<br>于是对第j级有：</p>
<p>$$t_{p,j} &#x3D; t_{p0}(1+\frac{C_{g,j+1}}{\gamma C_{g,j}})$$</p>
<p>考虑整个N级反相器链的传播延迟，有：<br>$$t_p &#x3D;t_{p0} \sum_{j&#x3D;1}^{N}(1+\frac{C_{g,j+1}}{\gamma C_{g,j}})$$</p>
<p>其中$C_{g,N+1} &#x3D; C_L$</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-69.png"></p>
<p>利用均值不等式求其最小值，可得：</p>
<p>$$\frac{C_{g,j}}{C_{g,j-1}} &#x3D; \frac{C_{g,j+1}}{C_{g,j}}$$</p>
<p>即：每一级的反相器都相比前一级放到相同的倍数，记为f，满足：</p>
<p>$$F &#x3D; f^n &#x3D; \frac{C_L}{C_{g,1}}$$</p>
<p>$$t_p &#x3D; Nt_{p0}(1+\frac{\sqrt[n]{F}}{\gamma})$$</p>
<p>对于一个级数不确定的反相器链，为了确定其最优传输级数，将上式对N求导(已知$\frac{\partial \sqrt[x]{y}}{\partial x} &#x3D; -\frac{1}{x^2}\ln y \cdot \sqrt[x]{y}$)，另导数为0，可以得到：</p>
<p>$$f&#x3D;e^{(1+\frac{\gamma}{f})}$$</p>
<p>上述超越方程只有一个解，当$\gamma &#x3D; 1$时，f&#x3D;3.6，解得：</p>
<p>$$N &#x3D; \frac{lnF}{lnf}$$</p>
<h3 id="功耗"><a href="#功耗" class="headerlink" title="功耗"></a>功耗</h3><p>CMOS电路的功耗分为2种：</p>
<p>动态功耗：逻辑状态进行翻转时的功耗</p>
<p>静态功耗： 逻辑状态保持时的漏电流产生的功耗</p>
<p>CMOS反相器的功耗产生主要有以下几个方面：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-70.png"></p>
<ol>
<li>gate 端的漏电流</li>
<li>负载电容的充放电</li>
<li>进行翻转时的短路电流</li>
<li>漏极PN结的反偏电流</li>
<li>晶体管关断状态下的亚阈值漏电流</li>
</ol>
<p>其中，主要的功耗来自逻辑翻转时产生的动态功耗。</p>
<h4 id="动态功耗"><a href="#动态功耗" class="headerlink" title="动态功耗"></a>动态功耗</h4><p>当逻辑进行翻转时，PN两个管子同时导通，相当于产生了从VDD到VSS的短路电流。在上下其中一个管子关闭后，该电流需要对负载电容进行充放电，如下图：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-71.png"></p>
<p>负载电容的大小会影响峰值电流的大小，具体来说，负载电容越小，峰值电流越大：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-72.png"></p>
<p>对于动态功耗的计算，每次从低到高翻转消耗的能量为：</p>
<p>$$E &#x3D; C_LV_{dd}^2$$</p>
<p>其中$\frac{1}{2} C_LV_{dd}^2$的能量用于电容的充电，另外一半被PMOS或转化为热量，在放电时，另一半存储在电容的能量被NMOS转换为热量(这也是芯片放热的主要来源)。并且这个值与晶体管的尺寸无关，而只与负载电容和工作电压有关。</p>
<p>如果考虑电路的从0到1的翻转频率，则有：</p>
<p>$$P_{dyn} &#x3D; C_LV^2_{DD}f_{0\rightarrow1}$$</p>
<h4 id="针对最小功耗的反相器链sizing"><a href="#针对最小功耗的反相器链sizing" class="headerlink" title="针对最小功耗的反相器链sizing"></a>针对最小功耗的反相器链sizing</h4><p>上一节针对反相器链的性能进行了sizing,事实上，还可以针对最小功耗进行sizing。<br>(待补充)</p>
<h4 id="PDP和EDP"><a href="#PDP和EDP" class="headerlink" title="PDP和EDP"></a>PDP和EDP</h4><p>如第一节中所定义的，反相器的PDP和EDP如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-73.png"></p>
<p>当需要平衡功耗与性能，使反相器的EDP最小时，我们假设书中的公式5.21：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-74.png"></p>
<p>其中阈值电压和饱和电压满足一定的比例关系，可得：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-75.png"></p>
<p>另上述EDP对VDD的偏导为0，得：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-76.png"></p>
<p>对于一般的亚微米工艺，$\alpha$在1到2之间。</p>
<h2 id="Lecture4-Combinational-Circuits"><a href="#Lecture4-Combinational-Circuits" class="headerlink" title="Lecture4  Combinational Circuits"></a>Lecture4  Combinational Circuits</h2><p>本章将介绍组合逻辑电路，分为以下几个方面：</p>
<ol>
<li>静态&#x2F;动态CMOS 逻辑</li>
<li>组合逻辑门</li>
<li>不同输入下的门延迟</li>
<li>快速逻辑门设计</li>
<li>逻辑努力与延迟优化</li>
<li>有比逻辑</li>
<li>传输管逻辑</li>
<li>动态逻辑</li>
</ol>
<p>所谓组合逻辑，自然是与时序逻辑向对比而言的。二者的区别从抽象的角度来说，组合逻辑是输入的函数，而时序逻辑既是输入的函数，也是当前状态的函数。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-77.png"></p>
<h3 id="静态-动态CMOS电路"><a href="#静态-动态CMOS电路" class="headerlink" title="静态&#x2F;动态CMOS电路"></a>静态&#x2F;动态CMOS电路</h3><p>静态CMOS电路直接与电源和地相连，当电路稳定后，输出与时间无关。</p>
<p>动态CMOS电路则需要时钟信号控制。</p>
<h3 id="组合CMOS逻辑门"><a href="#组合CMOS逻辑门" class="headerlink" title="组合CMOS逻辑门"></a>组合CMOS逻辑门</h3><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-78.png"></p>
<p>CMOS逻辑门分为上拉和下拉网络，并且上拉网络的拓扑结构与下拉网络的结构是对偶的。上拉网络完全由PMOS组成，下拉网络完全由NMOS组成。并且这样实现的逻辑总是PDN的非逻辑。</p>
<p>一个典型的例子是NAND门：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-79.png"></p>
<p>CMOS逻辑的优点在于：</p>
<ol>
<li><p>逻辑摆幅大：CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电源低电位VSS，因此具有较高的噪声容限。也就是说，逻辑值的电平与管子尺寸无关。</p>
</li>
<li><p>具有低功耗特性：CMOS逻辑电路在静态状态下几乎没有功耗，只有在开关转换时才消耗功率。</p>
</li>
<li><p>可以通过sizing调节上升和下降的传输延迟</p>
</li>
</ol>
<h3 id="不同输入pattern下的传输延迟"><a href="#不同输入pattern下的传输延迟" class="headerlink" title="不同输入pattern下的传输延迟"></a>不同输入pattern下的传输延迟</h3><p>CMOS组合逻辑仍然可以套用之前的RC模型:</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-80.png"></p>
<p>与反相器不同的是，不同的输入组合会使传输延迟有所不同。例如考虑一个NAND门：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-81.png"></p>
<p>当输入AB同时拉低时，通过2条并行的线路同时对负载电容充电，从而传输延迟相比只有一条通路时有所下降。</p>
<p>还有一种最坏的情况为： B保持为1，A由1变为0，这个过程中，不但要通过A所在通路向负载电容充电，同时也需要对中间节点的电容充电：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-82.png"></p>
<h4 id="逻辑门的sizing"><a href="#逻辑门的sizing" class="headerlink" title="逻辑门的sizing"></a>逻辑门的sizing</h4><p>之前的章节我们分析过，对于晶体管，其尺寸(主要是宽度W)每扩大S倍，其等效电阻降低为原来的1&#x2F;S。</p>
<p>对逻辑门sizing的初衷在于，想要使上拉和下拉的传输延迟与一个标准的CMOS反相器(PMOS尺寸为NMOS的2倍)相同。而对一个逻辑门，总是考虑其最坏情况下的传输延迟。</p>
<p><strong>因此sizing的逻辑在于将串联的管子尺寸翻倍，以使其等效电阻与单个单倍尺寸的管子相同</strong></p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-83.png"></p>
<p>sizing过后的NAND和NOR门分别如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-84.png"></p>
<h4 id="对扇入的考量"><a href="#对扇入的考量" class="headerlink" title="对扇入的考量"></a>对扇入的考量</h4><p>当逻辑门的输入增多时，逻辑门的扇入也会影响逻辑门的性能，需要被纳入考虑。比如如下图所示的4输入NAND门：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-85.png"></p>
<p>当ABC均为1，D从0变为1时，由于一开始OUT为高电平，$C_L$和内部节点$C_1,C_2,C_3$均被充电。</p>
<p>在放电过程中，电路的延迟可被计算为：</p>
<p>$$t_{pHL} &#x3D; 0.69(C_L(R_1+R_2+R_3+R_4)+ C_3(R_1+R_2+R_3)+C_2(R_1+R_2)+C_1R_1)$$</p>
<p>当N管尺寸相同时，可以认为它们拥有相同等效电阻，于是延迟转化为：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-86.png"></p>
<p>也就是说，<strong>逻辑门的延迟和扇入的数量成平方关系。因此大扇入对门的性能影响很大。</strong></p>
<p>相比之下，扇出对延迟的影响是线性的。</p>
<h3 id="快速逻辑门设计"><a href="#快速逻辑门设计" class="headerlink" title="快速逻辑门设计"></a>快速逻辑门设计</h3><p>基于上述对fin-in的考察，对于一个同样功能的逻辑门，有以下不同方式可以降低其延迟：</p>
<h4 id="递进式sizing"><a href="#递进式sizing" class="headerlink" title="递进式sizing"></a>递进式sizing</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-87.png"></p>
<p>对于类似的串联结构，由于M1管的电阻对整体延迟贡献的最多，因此可以将其尺寸适当放大以减小电阻。同样我们可以逐级放大后续管子的尺寸，使得：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-88.png"></p>
<p>这样的sizing方式可以降低大约20%延迟。</p>
<h4 id="晶体管的重排"><a href="#晶体管的重排" class="headerlink" title="晶体管的重排"></a>晶体管的重排</h4><p>通过重排，将先翻转的逻辑门从近输出端移到近地端，让内部电容提前放电，可以有效降低延迟：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-89.png"></p>
<h4 id="逻辑重构"><a href="#逻辑重构" class="headerlink" title="逻辑重构"></a>逻辑重构</h4><p>对于同一逻辑，使用不同的门进行组合可以降低其延迟。</p>
<p>例如对一个8输入与门有以下几种不同的实现方式：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-90.png"></p>
<h4 id="插入buffer增强驱动"><a href="#插入buffer增强驱动" class="headerlink" title="插入buffer增强驱动"></a>插入buffer增强驱动</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-91.png"></p>
<p>这样做能够增强驱动的原理在于，buffer的加入将fan-in和fan-out进行了隔离。</p>
<h3 id="逻辑努力"><a href="#逻辑努力" class="headerlink" title="逻辑努力"></a>逻辑努力</h3><p>先前对反相器链的分析中，我们知道通过对一整个链上的反相器进行sizing，可以有效降低整个路径的传输延迟。通过引入逻辑努力，可以将上述分析方法推广到所有组合逻辑门。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-92.png"></p>
<p>首先回顾反相器链的知识，一个标准反相器的延迟可以被表示为：</p>
<p>$$t_p &#x3D; 1+\frac{f}{\gamma}$$</p>
<p>其中f为等效扇出，$\gamma$是工艺参数，代表本征电容和栅电容的比值。</p>
<p>$$C_{inv} &#x3D;\gamma C_{g}$$</p>
<p>将上述分析方式推广任意逻辑门：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/7872a0ef0997c342ccdd6a92af73097.jpg"></p>
<p>注意上述推导过程，在第三行中，提取一个标准反相器的本征电容$C_{int}$作为公因子，在第五行中将这个值代换成了标准反相器的栅电容$\gamma C_{ginv}$。同时，假设通过sizing使标准逻辑门拥有与反相器相同的电阻，从而$R_{par} &#x3D; R_{inv}$。</p>
<p>第四行的$C_g$是逻辑门的栅电容。</p>
<p>最终我们得到公式：</p>
<p>$$t_p &#x3D; t_{p0}(p+ \frac{g\cdot f}{\gamma})$$</p>
<p>其中：</p>
<ol>
<li>$p$是逻辑门本征电容和标准反相器本征电容只比，这个值只与逻辑门的类型和拓扑结构有关。</li>
</ol>
<p>例如，对一个n输入的nand门，其p值为n:</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-94.png"></p>
<p>而对于下面的异或门，其p值为4：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-95.png"><br>（计算方法是看其对输出节点贡献的负载电阻。）</p>
<p>不同逻辑门的p值总结如下：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-96.png"></p>
<ol start="2">
<li><p>$g$称为逻辑努力，是门输入栅电容与标准反相器栅电容的比值，与逻辑门的类型有关。下表总结了不同类型的逻辑门的逻辑努力：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-97.png"><br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-93.png"></p>
</li>
<li><p>$f$为等效扇出，与反相器链中定义的一致，只不过这里的扇入是逻辑门的栅电容。</p>
</li>
</ol>
<h4 id="非对称逻辑门-skewed-gates"><a href="#非对称逻辑门-skewed-gates" class="headerlink" title="非对称逻辑门 skewed gates"></a>非对称逻辑门 skewed gates</h4><p>(待补充)</p>
<h4 id="分支努力"><a href="#分支努力" class="headerlink" title="分支努力"></a>分支努力</h4><p>假设同一个逻辑门的扇出路径上存在多个相同的逻辑门，如下图所示：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-98.png"></p>
<p>假设逻辑门共有b个分支，则对于单个逻辑门，其外部负载变为原来的b倍，传输延迟变为：</p>
<p>$$t_p &#x3D; t_{p0}(p+ \frac{g\cdot f\cdot b}{\gamma})$$</p>
<p>考虑一个多级，多分支的路径，其总延迟为：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-99.png"></p>
<p>优化上述延迟，使总延迟最小：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-100.png"></p>
<p>当且仅当每一级的</p>
<p>$$h_i &#x3D; g_if_ib_i$$</p>
<p>都相等时，整个链路的延迟最小。</p>
<p>而对于每一级来说，逻辑努力g和分支努力d都是固定的，能够进行sizing的参数只有f。</p>
<p>当电路的级数固定时，令每一级的级努力h都相等，可以取得最低延迟。</p>
<h5 id="example"><a href="#example" class="headerlink" title="example"></a>example</h5><p>例：优化下面电路的延迟：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-101.png"></p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-102.png"></p>
<h5 id="总结"><a href="#总结" class="headerlink" title="总结"></a>总结</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-103.png"></p>
<h3 id="Ratioed-Logic-有比逻辑"><a href="#Ratioed-Logic-有比逻辑" class="headerlink" title="Ratioed Logic 有比逻辑"></a>Ratioed Logic 有比逻辑</h3><p>除CMOS逻辑外，对同一电路功能还有其他实现方法，比如有比逻辑。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-104.png"></p>
<p>有比逻辑将CMOS中的上拉网络用一个电阻负载进行替代，可以有效减小电路的面积。有比逻辑具有以下特点：</p>
<ol>
<li>n输入的逻辑由n个管子和一个负载组成</li>
<li>$V_{OH} &#x3D; V_{DD}$</li>
<li>$V_{OL}&#x3D;\frac{R_{PN}}{R_{PN}+R_{L}}V_{DD}$</li>
<li>具有非对称的响应时间</li>
<li>静态功耗很高</li>
<li>$t_{pLH}&#x3D;0.69R_LC_L$</li>
</ol>
<h4 id="伪nmos逻辑"><a href="#伪nmos逻辑" class="headerlink" title="伪nmos逻辑"></a>伪nmos逻辑</h4><p>上述有比逻辑在实际实现时，可以通过一个敞开的PMOS来代替电阻：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-105.png"></p>
<p>这样实现的问题是$V_{OL}$不为0，且与P管与N管的尺寸比例有关(所以叫有比逻辑)。当P管的驱动能力太强时，下拉的N管可能不足以将电路拉低：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-106.png"></p>
<h4 id="有比逻辑的优化"><a href="#有比逻辑的优化" class="headerlink" title="有比逻辑的优化"></a>有比逻辑的优化</h4><p>基于有比逻辑的缺点，可以对其进行一些改进</p>
<h5 id="改进负载"><a href="#改进负载" class="headerlink" title="改进负载"></a>改进负载</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-107.png"></p>
<p>添加一个enable负载，增强P管驱动</p>
<h5 id="差分级联电压开关逻辑-Differential-Cascode-Voltage-Switch-Logic-DCVSL"><a href="#差分级联电压开关逻辑-Differential-Cascode-Voltage-Switch-Logic-DCVSL" class="headerlink" title="差分级联电压开关逻辑 Differential Cascode Voltage Switch Logic (DCVSL)"></a>差分级联电压开关逻辑 Differential Cascode Voltage Switch Logic (DCVSL)</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-108.png"></p>
<p>将2个下拉网络的输出端进行级联，并且下拉网络彼此对偶。当一个电路打开时，另一个一定关断。  例如下面的 与门：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-109.png"></p>
<p>差分逻辑具有如下特点：</p>
<ol>
<li>全电压摆幅。($V_{OL}$&#x3D;0，因为out为0会反馈回来关掉上拉网络)。</li>
<li>无静态功耗</li>
<li>2个互补的输出直接没有延迟</li>
</ol>
<h3 id="传输管逻辑"><a href="#传输管逻辑" class="headerlink" title="传输管逻辑"></a>传输管逻辑</h3><p>在一般的晶体管电路中，输入都被送到晶体管的栅极，而在传输管逻辑中，输入被送到晶体管的源&#x2F;漏极，这样的好处是可以在功耗，面积或性能上得到提升。</p>
<h4 id="nmos开关"><a href="#nmos开关" class="headerlink" title="nmos开关"></a>nmos开关</h4><p>当nmos作为开关时，存在的问题在于不会获得全摆幅的电压输出，如下图：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-110.png"></p>
<p>分析B点的电压，由于晶体管必须保持开启状态，有：</p>
<p>$$V_{GS}&#x3D;V_C-V_B \geq V_t$$</p>
<p>B点的电压最多只能达到 $V_{DD}-V_T$</p>
<p>这为传输管逻辑的级联带来了问题：</p>
<p>如图：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-111.png"><br>这样的连接方法在末端会损失一个$V_t$的电压。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-112.png"></p>
<p>这样的连法没连接一次就会损失一个$V_t$的电压。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-113.png" alt="alt text"></p>
<h5 id="改进：level-restoring"><a href="#改进：level-restoring" class="headerlink" title="改进：level restoring"></a>改进：level restoring</h5><p>可以通过下面的方式改进输出不足的问题：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-114.png"></p>
<p>通过一个反馈的P管，将X点电压重新拉回VDD。问题在于，这样的电路是一个有比逻辑，$M_r$的尺寸不能太大，否则X点电压可能没办法被拉回0.</p>
<h4 id="传输门逻辑"><a href="#传输门逻辑" class="headerlink" title="传输门逻辑"></a>传输门逻辑</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-116.png" alt="alt text"><br>通过同时使用PN2个管子，得到一个全摆幅的输出</p>
<h5 id="延迟分析"><a href="#延迟分析" class="headerlink" title="延迟分析"></a>延迟分析</h5><p>一个打开的传输门可以看作一个电阻，多级的传输门逻辑相当于一个RC网络，其延迟是级数的二阶函数：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-117.png"></p>
<p>同样可以通过插入buffer的方式来降低延迟：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-118.png"></p>
<h3 id="动态逻辑"><a href="#动态逻辑" class="headerlink" title="动态逻辑"></a>动态逻辑</h3><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-119.png"></p>
<p>动态逻辑的电路结构如图，通过为PDN加上2个由clk信号控制的管子和一个下拉网络实现，一个n输入的逻辑门需要n+2个管子实现。</p>
<p>当clk为0时，最下方的n管关闭，上方的n管先对负载进行预充电。clk拉高后，充电结束，下方的n管打开，经PDN的计算决定要不要对负载进行放电。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-120.png"></p>
<p>动态逻辑具有如下优点：</p>
<ol>
<li>只用下拉网络进行计算(节约面积)</li>
<li>全摆幅输出</li>
<li>无比逻辑</li>
<li>翻转速度更快(相比CMOS，输入和输出负载都更小)</li>
</ol>
<p>动态逻辑的缺点在于：</p>
<ol>
<li>功耗一般高于CMOS逻辑。(每次预充电后计算，都可能放电，导致电路的翻转频率高于CMOS)<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-121.png" alt="alt text"></li>
</ol>
<p>噪声容限较低。</p>
<h4 id="漏电问题"><a href="#漏电问题" class="headerlink" title="漏电问题"></a>漏电问题</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-122.png"></p>
<p>如下图，预充电后，A管的源极电压为高，S和B直接存在一个反偏的PN结，存在漏电流。这会导致$C_L$上的电荷减少，当进行计算时，无法得到一个满”1”:</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-124.png" alt="alt text"></p>
<p>解决方案是通过一个反馈来进行电压维持：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-125.png"></p>
<h4 id="电荷共享问题"><a href="#电荷共享问题" class="headerlink" title="电荷共享问题"></a>电荷共享问题</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-123.png"></p>
<p>如果在clk为0，进行计算的时候，A由低变高，则$C_A$分担了$C_L$上的电荷，同样导致输出不能达到满”1”：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-126.png"></p>
<p>解决方案是使用clk控制的晶体管对中间节点进行充电：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-127.png"></p>
<h4 id="回栅问题-back-gating"><a href="#回栅问题-back-gating" class="headerlink" title="回栅问题 (back gating)"></a>回栅问题 (back gating)</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-128.png"></p>
<p>简单来说就是输入(out1)通过电容耦合到了输出(out2)上，使输出不能得到完全的计算。</p>
<h4 id="时钟馈通-clock-feed-through"><a href="#时钟馈通-clock-feed-through" class="headerlink" title="时钟馈通 (clock feed through)"></a>时钟馈通 (clock feed through)</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-129.png"></p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-130.png"></p>
<p>时钟信号的波动耦合到输出，使得输出峰值大于$V_{DD}$.</p>
<h4 id="级联问题"><a href="#级联问题" class="headerlink" title="级联问题"></a>级联问题</h4><p>如果将动态逻辑进行级联，同样会遇到输出下降的问题：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-131.png"></p>
<p>如图是2个串联的动态反相器，一开始clk为低时，out1和out2都被预充为1，在clk拉高后，它们分别开始计算。</p>
<p>由于in&#x3D;1,因此out1的预期结果应该为0，而out2的结果应该为1.在计算过程中，out1节点会逐渐放电到0，由于out1降到0需要一定时间，在这器件out1控制的nmos仍然是打开的，因此out2也会通过下拉通路放电，知道out1的值降到vt以下才会结束这个过程。</p>
<p>通过上述分析我们可以发现，这种过程只出现在计算时不需要放电，但却因为输入是从1到0渐变的，导致了一部分电荷损失。如果输入是由0到1的，也就是说本来就需要对输出节点进行放电，则不存在这个问题。</p>
<p>因此可以通过增加一级反相器解决这个问题：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-132.png"></p>
<p>由于out1前面的节点总是被预充到1，out1自己总是被预放电到0，如果计算出out1&#x3D;1,再对后面的节点进行放电，就不会有问题。</p>
<p>这样的多个动态逻辑的串联被称为多米诺逻辑：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-133.png"></p>
<p>此外可以在多米诺逻辑的基础上省略下面的管设计出footless的多米诺：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-134.png"></p>
<p>以及省略中间的反相器，做成np-CMOS：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-135.png"></p>
<h2 id="Lecture5-时序逻辑"><a href="#Lecture5-时序逻辑" class="headerlink" title="Lecture5 时序逻辑"></a>Lecture5 时序逻辑</h2><p>时序逻辑与组合逻辑的最大区别在于，电路的输出不止由输入决定，也由电路当前的状态决定。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-136.png"></p>
<h3 id="锁存器-latch-和寄存器-register"><a href="#锁存器-latch-和寄存器-register" class="headerlink" title="锁存器(latch)和寄存器(register)"></a>锁存器(latch)和寄存器(register)</h3><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-137.png"></p>
<p>区别在于，latch在整个时钟拉高的阶段都进行计算，register只在时钟上升沿发生变化。</p>
<h3 id="时序参数"><a href="#时序参数" class="headerlink" title="时序参数"></a>时序参数</h3><p>对寄存器来说，有以下几个重要的时序参数：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-138.png"></p>
<ol>
<li>set up time: 时钟到来之前，数据需要提前准备好的时间</li>
<li>hold time： 时钟到来之后，数据需要保持不变的时间</li>
<li>$t_{c2q}$:顾名思义，指时钟开始发生变化，到数据完成计算保持稳定的时间。可以看作是clk到q的传播延迟。</li>
</ol>
<p>接下来定义如下参数：</p>
<h4 id="传播延迟"><a href="#传播延迟" class="headerlink" title="传播延迟"></a>传播延迟</h4><p>污染延迟指输入信号开始变化后，输出信号完成变化的时间。也就是说，在传播延迟之后，数据才运算结束。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-139.png"><br>在这里要注意的是，传输延迟和数据端D无关，而是与时钟信号clk有关。</p>
<p>而$t_{p,reg}$不止需要经过寄存器的c to q传播，还需要数据提前准备好，所以要加上set up time。在传输延迟之后，数据不会有新的变化(一周期之内)</p>
<p>传播延迟决定时钟周期。</p>
<h4 id="污染延迟"><a href="#污染延迟" class="headerlink" title="污染延迟"></a>污染延迟</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-140.png"></p>
<p>污染延迟指输入信号开始变化后，输出信号开始变化的时间。也就是说，在污染延迟之内，数据未发生任何变化。因此污染延迟被用来计算保持时间。</p>
<h4 id="建立时间"><a href="#建立时间" class="headerlink" title="建立时间"></a>建立时间</h4><p>对于一个流水线结构，时钟周期满足如下关系：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-141.png"></p>
<h4 id="保持时间"><a href="#保持时间" class="headerlink" title="保持时间"></a>保持时间</h4><p>对于一个有限状态系统，保持时间满足如下关系：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-143.png" alt="alt text"></p>
<p>如果电路不满足建立时间，可以适当降频增大时钟周期，如果电路不满足保持时间，需要重新设计电路(例如可以通过插入buffer)的方式解决。</p>
<h3 id="静态latch-和-register"><a href="#静态latch-和-register" class="headerlink" title="静态latch 和 register"></a>静态latch 和 register</h3><p>如果需要用电路存储01这两种不同的状态，需要电路在高低电平时均能保持稳定，这需要构造一个双稳态电路。最简单的双稳态电路如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-144.png"></p>
<p>双稳态的蝶形曲线，可以保证任何向两端便宜的电压都会得到自我强化，最终达到一个稳定的端点：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-145.png"></p>
<p>然而，注意到在电路的C端，同样是一个可能成立的点。如果电路停留在C点而没有任何外部绕的的话，则处于一种”亚稳态”。</p>
<h4 id="数据的存储"><a href="#数据的存储" class="headerlink" title="数据的存储"></a>数据的存储</h4><p>使用晶体管存储电路一般有2种方式：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-146.png"></p>
<p>一种是通过双稳态电路静态存储，状态在通电状态下可以一直保存(类别SRAM)</p>
<p>一种是通过电容存储，需要定期刷新(参考DRAM)</p>
<h4 id="数据的写入"><a href="#数据的写入" class="headerlink" title="数据的写入"></a>数据的写入</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-147.png"></p>
<p>左边的写入方式是强行覆盖，需要晶体管有足够的驱动能力，需要sizing,右边的写入方式则相当于另外增加了写入通路。</p>
<h3 id="latch的实现"><a href="#latch的实现" class="headerlink" title="latch的实现"></a>latch的实现</h3><h4 id="基于mux的实现方式"><a href="#基于mux的实现方式" class="headerlink" title="基于mux的实现方式"></a>基于mux的实现方式</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-148.png"></p>
<p>如图，通过反馈连接的Mux可以实现latch的功能</p>
<h4 id="基于传输门的latch"><a href="#基于传输门的latch" class="headerlink" title="基于传输门的latch"></a>基于传输门的latch</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-149.png"></p>
<p>这种实现下clk信号要驱动4个负载晶体管</p>
<h4 id="基于NMOS实现"><a href="#基于NMOS实现" class="headerlink" title="基于NMOS实现"></a>基于NMOS实现</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-150.png"></p>
<p>这种实现需要clk和clk非信号之间直接没有重叠</p>
<h3 id="静态register的实现"><a href="#静态register的实现" class="headerlink" title="静态register的实现"></a>静态register的实现</h3><p>register可以通过将2级latch进行串联实现(可以用船闸进行类比)</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-151.png"></p>
<p>当clk为低时，数据被QM点采样，当clk为高时，QM保持不变并被Q采样。</p>
<p>此外，我们还可以对上述register做以下分析：</p>
<ol>
<li>clk信号的负载是6个晶体管</li>
<li>建立时间：</li>
</ol>
<p>分析上述电路的建立时间：<br>时钟上升沿到来之前(clk&#x3D;0)，$T_1$打开，$T_2$关闭，信号D通过$I_1$,$T_1$,$I_3$,$I_2$（以及$I_4$）写入双稳态电路。如果不考虑分支造成影响，则建立时间为：</p>
<p>$$t_{setup} &#x3D; 3t_{p_{inv}} + t_{p_{tx}}$$</p>
<p>即建立时间至少为3个反相器加一个传输管的传输延迟。</p>
<ol start="3">
<li>传输延迟</li>
</ol>
<p>时钟上升沿到来后，$T_3$打开。Q端有输出，需要信号经过$T_3$,$I_6$,即：<br>$$t_{prop}  &#x3D; t_{p_{inv}} + t_{p_{tx}}$$</p>
<ol start="4">
<li>保持时间为0.这是因为一旦clk升高，$T_1$便关断，信号立即被阻断。</li>
</ol>
<h4 id="时钟交叠的问题"><a href="#时钟交叠的问题" class="headerlink" title="时钟交叠的问题"></a>时钟交叠的问题</h4><p>上述电路的问题在于，$\bar{clk}$信号是通过一个反相器产生的，而这导致原信号与非信号并不完全同步，会有时钟交叠的问题：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-152.png"></p>
<p>而当2个信号同时为高时，会存在从Q到D的直接通路，造成亚稳态。</p>
<p>可以通过2个不重叠的时钟解决上述问题：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-153.png"></p>
<p>使用如下电路生成非交叠时钟信号：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-154.png"></p>
<h3 id="动态latch和register"><a href="#动态latch和register" class="headerlink" title="动态latch和register"></a>动态latch和register</h3><p>静态latch和register的缺点在于电路一般比较负责，同时面积过大。同时，对于依靠时钟驱动的电路，信号值一般只需要暂时保存(例如几个clk cycle)，因此便有了动态存储的思想。</p>
<p>动态存储不使用双稳态电路中稳定的电平进行存储，而是使用电容中的电荷进行存储。</p>
<h4 id="动态reg示例"><a href="#动态reg示例" class="headerlink" title="动态reg示例"></a>动态reg示例</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-155.png"></p>
<p>如图，使用一个大电容对电荷进行存储，同样能达到register的效果。</p>
<p>同时，可以在每一级Latch中增加一个反馈回路，使得电容的电荷更加稳定：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-156.png"></p>
<p>当然，即使做了改进，由于耦合，漏电和vdd跳变的影响，该电路的稳定性还是不如静态register。</p>
<h3 id="其他类型的reg-latch"><a href="#其他类型的reg-latch" class="headerlink" title="其他类型的reg&#x2F;latch"></a>其他类型的reg&#x2F;latch</h3><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-157.png"></p>
<p>图中是一种C2MOS,当clk为低，$\bar{D}0$被写入X，当clk为高，X的非传到Q。</p>
<p>这种寄存器的好处是不存在时钟交叠问题，因为当clk和其非信号都为1或0时，D值无法传到X</p>
<h3 id="单相register"><a href="#单相register" class="headerlink" title="单相register"></a>单相register</h3><p>上述寄存器的实现都同时用到了clk和其非信号，实际上还可以只用clk信号，从而避免时钟交叠问题。</p>
<p>如下所示：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-158.png"></p>
<p>为了将上述latch变成register，首先将其拆分成2半：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-159.png"></p>
<p>之后，我们加入一个动态逻辑中的inverter:</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-160.png"><br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-161.png"></p>
<p>再将上述三部分合在一起，加上一个额外的反相器，即可构成一个register:<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-162.png"></p>
<p>其工作原来如下：<br>clk&#x3D;0时，D的非被传输到X，同时Y被预充为高。CLK&#x3D;1后，Y点进行计算，得到X的非也就是D的值，同时Y的值经过半个Latch传到Q前面的反相器，再经过一级反相器达到Q。</p>
<p>其参数分析如下：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-163.png"></p>
<h3 id="低功耗register设计"><a href="#低功耗register设计" class="headerlink" title="低功耗register设计"></a>低功耗register设计</h3><p>在现代处理器中，FlipFlops占据总功耗的约20%，因此低功耗的寄存器设计是有必要的。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-164.png"></p>
<p>一个好的寄存器应当具有以下特点：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-165.png"></p>
<h4 id="案例分析-S2CFF"><a href="#案例分析-S2CFF" class="headerlink" title="案例分析: S2CFF"></a>案例分析: S2CFF</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-166.png"></p>
<p>(待补充)</p>
<h3 id="非双稳态电路"><a href="#非双稳态电路" class="headerlink" title="非双稳态电路"></a>非双稳态电路</h3><h4 id="施密特触发器"><a href="#施密特触发器" class="headerlink" title="施密特触发器"></a>施密特触发器</h4><p>施密特触发器的特性在于拥有非对称的电压阈值：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-167.png"><br>对于从低电压的传输，需要更高的电压阈值；对于低电压的传输，需要更低的电压阈值。</p>
<p>其电路符号如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-168.png"></p>
<p>施密特触发器一般被用作整流器，从而抑制电路的噪声：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-169.png"></p>
<p>其CMOS实现如下：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-170.png"></p>
<p>当VIN为0时，X为1，通过一个反相器的反馈，将M4打开，M3逐渐关闭，逐步将VOUT降到0.</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-171.png"><br>VIN&#x3D;VDD时，通过M3逐步将X拉低，将VOUT升高到VDD</p>
<h4 id="环形震荡器"><a href="#环形震荡器" class="headerlink" title="环形震荡器"></a>环形震荡器</h4><p>(待补充)</p>
<h2 id="Lecture6-低功耗设计"><a href="#Lecture6-低功耗设计" class="headerlink" title="Lecture6 低功耗设计"></a>Lecture6 低功耗设计</h2><p>关于低功耗设计的内容占据3个课时</p>
<h3 id="现代集成电路中的功耗问题"><a href="#现代集成电路中的功耗问题" class="headerlink" title="现代集成电路中的功耗问题"></a>现代集成电路中的功耗问题</h3><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-172.png"></p>
<p>在数据中心服务中，功耗意味着成本，在高性能计算领域，功耗和散热制约着电路的性能，在移动端，功耗影响电池寿命。</p>
<h4 id="power-vs-energy"><a href="#power-vs-energy" class="headerlink" title="power vs energy"></a>power vs energy</h4><p>功耗和能耗是不同概念。</p>
<p>对于同一个计算来讲，消化的能量是功耗和时间的乘积(曲线的面积)，一个低功耗电路意味着电路的瞬时功率更小（曲线的高度），但是有可能因为耗时更长使得总能耗变大。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-173.png"></p>
<h4 id="功耗分布情况"><a href="#功耗分布情况" class="headerlink" title="功耗分布情况"></a>功耗分布情况</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-174.png"></p>
<p>集成电路中，功耗分为静态功耗，动态功耗和静态电流(DB端的反偏PN结电流)</p>
<h4 id="动态功耗-1"><a href="#动态功耗-1" class="headerlink" title="动态功耗"></a>动态功耗</h4><p>动态功耗正比于翻转频率：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-175.png"></p>
<p>动态功耗的的来源有3个：</p>
<ol>
<li>电容的充放电</li>
<li>电流翻转过程中的短路电流</li>
<li>临时产生的毛刺(gliches)</li>
</ol>
<h5 id="电路功能对动态功耗的影响"><a href="#电路功能对动态功耗的影响" class="headerlink" title="电路功能对动态功耗的影响"></a>电路功能对动态功耗的影响</h5><p>由于CMOS电路的动态功耗只与输出从0向1变化有关(参见前面对反相器的分析)，所以动态功耗的表达式如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-176.png"></p>
<p>假设输入的概率均匀分布(0和1各占一半)，则相同时钟频率下，不同逻辑功能从0翻转到1的概率不同。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-177.png"></p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-178.png"></p>
<p>这个概览在多级或多输入的情况下更加明显：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-179.png"></p>
<p>而对于动态逻辑，差分逻辑来讲，其动态功耗都大于CMOS逻辑。</p>
<h5 id="CMOS中的毛刺"><a href="#CMOS中的毛刺" class="headerlink" title="CMOS中的毛刺"></a>CMOS中的毛刺</h5><p>考虑如下电路：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-180.png"></p>
<p>ABC同时由101变为000，在AB由10变为00时，输出信号X由0变为1，这个时间晚于C，导致中间有一个阶段，X&#x3D;0,C&#x3D;0,Z被短暂的拉高。当X完成计算后，Z又被重新拉低。</p>
<p>这种问题也被称作动态冒险(dynamic hazard)：是指输入的一次变化造成了输出的多次变化。</p>
<p>分析这种毛刺产生的原因，是因为最后一级逻辑门的输入没有同时到达。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-181.png"></p>
<p>如果重新调整电路的结构，使各条路径上的延迟尽量平衡，则可以消除掉相应的毛刺。</p>
<h5 id="短路电流"><a href="#短路电流" class="headerlink" title="短路电流"></a>短路电流</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-182.png"></p>
<p>短路电流产生的原因是在输出翻转的过程中，有一个阶段上拉网络和下拉网络同时导通。</p>
<p>通过调整上升延迟和下降延迟的时间尽量相等，可以把短路电流功耗占据动态功耗的比值降低到10%~15%</p>
<h4 id="静态功耗中的漏电流"><a href="#静态功耗中的漏电流" class="headerlink" title="静态功耗中的漏电流"></a>静态功耗中的漏电流</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-183.png"></p>
<h5 id="亚阈值漏电-sub-threshold-leakage"><a href="#亚阈值漏电-sub-threshold-leakage" class="headerlink" title="亚阈值漏电 sub-threshold leakage"></a>亚阈值漏电 sub-threshold leakage</h5><p>一般而言栅电压低于阈值电压时，我们认为晶体管被关闭。但晶体管并非理想器件，实际上在关闭时仍存在漏电流。且器件的阈值电压越低，这个漏电流越大，且呈指数增长。(这也是为什么finfet效果更好，因为关断的效果更明显)。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-184.png"></p>
<h5 id="堆叠效应-stack-effect"><a href="#堆叠效应-stack-effect" class="headerlink" title="堆叠效应 stack effect"></a>堆叠效应 stack effect</h5><p>有趣的是，当多个管子堆叠时，可以有效降低亚阈值漏电：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-185.png"><br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-186.png"></p>
<p>然而，堆叠效应同时也会造成电荷共享问题。</p>
<h3 id="低功耗优化策略"><a href="#低功耗优化策略" class="headerlink" title="低功耗优化策略"></a>低功耗优化策略</h3><p>针对不同的功耗和电路工况，可以总结出如下所示的低功耗优化策略矩阵：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-187.png"></p>
<p>不同的优化测量分布对于矩阵中的如下位置：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-188.png"></p>
<h4 id="多电压域-multiple-supply-voltages"><a href="#多电压域-multiple-supply-voltages" class="headerlink" title="多电压域 multiple supply voltages"></a>多电压域 multiple supply voltages</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-189.png"></p>
<p>分为2种，一种时block内的多电压，一种是不同function块的多电压。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-190.png"></p>
<p>例如可以针对同一个组合逻辑中的关键路径提高电源电压，以达到更快的计算速度。其他模块则采用较低的电压。</p>
<p>上升电路中的电压转换寄存器(level convertiong FF)的实现方式如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-191.png"></p>
<p>可以实现d&#x3D;vddl,q&#x3D;vddh的变化</p>
<p>通过模块内的多电压域技术，实际上是提高了非关键逻辑的延迟。由此带来的问题是，改变了不同路径的延迟分布，有可能带来电路稳定性的问题（从统计学的角度）：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-192.png"></p>
<p>具体的多电压域有以下2种实现方式：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-193.png"></p>
<h4 id="降低电源电压-supply-voltage-reduction"><a href="#降低电源电压-supply-voltage-reduction" class="headerlink" title="降低电源电压 supply voltage reduction"></a>降低电源电压 supply voltage reduction</h4><p>数字IC中一个典型的数据通路如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-194.png"></p>
<p>其功耗与电源电压的平方，以及电容， 电路的频率成正比，因此理论上降低这三个值中的任何一个都可以有效降低功耗。</p>
<h5 id="并行降低功耗"><a href="#并行降低功耗" class="headerlink" title="并行降低功耗"></a>并行降低功耗</h5><p>通过并行技术可以有效降低电路的功耗，其原理如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-195.png"></p>
<p>通过将组合逻辑的硬件复制多份，将其计算能力提高N倍。<br>注意，组合电路执行的并不是相同的逻辑运算，而是分时运算。</p>
<p>例如，如果将前面采样寄存器的时钟周期保持不变，而在每个周期内送入n组不同的输入，它们分别被送入不同的n组组合电路中进行运算。经过原来的一个时钟周期后，所有计算完成。将输出频率提升n倍，通过mux将其结果输出，就可以在原来的一个时钟周期内得到n个不同的计算结果，相当于将电路性能提升了N倍。</p>
<p>而低功耗技术则是保持末端采样的频率不变，而将前方的采样频率降低为原来的1&#x2F;N。由于采样频率的降低，组合逻辑可以用更长的时间完成计算，因此可以降低电压。</p>
<p>更细节的分析如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-196.png"></p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-197.png"></p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-198.png"></p>
<p>即通过并行后将电源电压降低为原来的$\beta$倍，功耗降低为原来的$\beta^2$倍。</p>
<h5 id="流水线降低功耗"><a href="#流水线降低功耗" class="headerlink" title="流水线降低功耗"></a>流水线降低功耗</h5><p>流水线降低功耗的原理是，通过流水线提高电路的工作频率，然后降低工作电压，最终达到降低功耗的目的：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-199.png"></p>
<p>不同方法的总结如下表：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-200.png"></p>
<h4 id="DVFS-Dynamic-voltage-and-frequency-scaling"><a href="#DVFS-Dynamic-voltage-and-frequency-scaling" class="headerlink" title="DVFS Dynamic voltage and frequency scaling"></a>DVFS Dynamic voltage and frequency scaling</h4><p>动机： 在实际应用中，电路的活动频率和时间的相关性很大。例如在PC的日常使用中，CPU大部分时间是在待机，只有少部分时间执行高密度计算任务：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-201.png"></p>
<p>如果单纯降低工作频率，无法满足高性能计算的实时性要求：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-202.png"></p>
<p>通过DVFS技术，则可以有效提高电路的瞬时性能，而保持总能量消耗不变：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-203.png"></p>
<p>(这有点像人，同一件工作如果紧急，就提高效率争取快速做完。如果并不很着急，就暂时摆烂慢慢完成)</p>
<p>电源电压和工作频率的关系如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-204.png"></p>
<p>在先进工艺下，频率和电压基本成线性关系。</p>
<h5 id="DVFS框架"><a href="#DVFS框架" class="headerlink" title="DVFS框架"></a>DVFS框架</h5><p>一个典型的DFVS框架如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-205.png"></p>
<p>应用来决定任务的DDL,操作系统根据性能评估CPU的工作负载，选择合适的电源电压和频率节点。</p>
<p>通过软件控制硬件完成相应的DVFS操作。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-206.png"></p>
<p>例如，对苹果A13处理器，从待机到全功率运行需要大约100ms的时间：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-207.png"></p>
<h5 id="DVFS的开销"><a href="#DVFS的开销" class="headerlink" title="DVFS的开销"></a>DVFS的开销</h5><p>DVFS会对系统造成额外开销，主要有以下几个方面：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-208.png"></p>
<h4 id="clock-gating-technique-门控时钟技术"><a href="#clock-gating-technique-门控时钟技术" class="headerlink" title="clock gating technique 门控时钟技术"></a>clock gating technique 门控时钟技术</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-209.png"></p>
<p>通过为时钟信号加上一个disable（或者enable），实现时钟的控制，后面的电路在没有时钟信号时都不再翻转，从而省电。</p>
<p>相应的verilog代码如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-210.png"></p>
<p>通过clock gating技术可以显著减少能耗(70%)</p>
<h4 id="power-gating-电源门控"><a href="#power-gating-电源门控" class="headerlink" title="power gating  电源门控"></a>power gating  电源门控</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-211.png"></p>
<ol>
<li>电源门控控制器（Power Gating Controller）： 控制芯片中关断模块的电源何时关闭并给特殊的cell如retention register输出必要的使能信号；</li>
<li>电源切换结构（Power Switching Fabric）： 也称电源开关（Power Switch），实现电源关闭的逻辑单元，一般由后端实现阶段加入并按照一定规则摆放；</li>
<li>始终开启模块（Always-on Module）：电源一直保持打开的模块；</li>
<li>隔离单元（Isolation Cells）：简称ISO，一般在关断模块到电源始终开启模块方向的信号需要加入此类cell；</li>
<li>保留DFFs（Retention DFFs）：特殊的寄存器能够在主电源关断的情况下保持数据不丢失，只有当关断电源时仍然需要保留部分数据的时候才需要此类cell。</li>
</ol>
<h5 id="门控电源域"><a href="#门控电源域" class="headerlink" title="门控电源域"></a>门控电源域</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-212.png"></p>
<p>通过门控决定电源是否接入或接地。</p>
<p>一般使用基于PMOS的”header”,有时也使用基于NMOS的”footer”。在实际应用中，电源门控的方式主要有两种：关闭VDD或者关闭VSS，但在实际应用方面以关闭VDD为主。</p>
<h5 id="隔离单元-ISO"><a href="#隔离单元-ISO" class="headerlink" title="隔离单元 ISO"></a>隔离单元 ISO</h5><p>隔离单元在电源关断（Power Gating）技术中的主要作用是在模块的电源被切断时，隔离该模块与其他模块之间的信号传递，防止因模块电源关闭而对其他模块产生影响。也就是说，当一个模块的电源被关闭时，隔离单元可以阻断该模块的输出信号，防止这些信号对其他模块产生干扰。</p>
<p>方法是通过产生纯净的0或1信号。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-213.png"></p>
<h5 id="数据保留-data-retention"><a href="#数据保留-data-retention" class="headerlink" title="数据保留 data retention"></a>数据保留 data retention</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-214.png"></p>
<h5 id="添加Power-gating-的示例"><a href="#添加Power-gating-的示例" class="headerlink" title="添加Power gating 的示例"></a>添加Power gating 的示例</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-215.png"></p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-216.png"></p>
<p>使用高阈值晶体管实现，N管比P管节约更多面积。</p>
<h5 id="门控电源的问题"><a href="#门控电源的问题" class="headerlink" title="门控电源的问题"></a>门控电源的问题</h5><p>门控电源会带来2个问题：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-217.png"></p>
<p>由于门控电源的加入，工作时虚拟vdd 和虚拟vss 2根线上可能存在噪声。</p>
<p>当模块关闭后，虚拟功能线上的电压很快发生变化，电路中保持的状态迅速丢失。</p>
<h5 id="添加解耦电容-decoupling-capacitor"><a href="#添加解耦电容-decoupling-capacitor" class="headerlink" title="添加解耦电容 decoupling capacitor"></a>添加解耦电容 decoupling capacitor</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-218.png"></p>
<p>解耦电容可以有效保证电路工作时的性能，同时让其中的信号更长时间保持稳定。也能够有效降低氧化层漏电。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-219.png"></p>
<h5 id="苏醒时间问题"><a href="#苏醒时间问题" class="headerlink" title="苏醒时间问题"></a>苏醒时间问题</h5><p>传统的门控电源在休眠后，需要很长时间苏醒才能正常工作(大约1k~1M时钟周期不等)，这使得对于一些只需要短期休眠的任务无法应用。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-220.png"></p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-221.png"></p>
<p>苏醒时间慢的原因是需要对电路的中间节点通过footer进行放电。</p>
<h5 id="一种改进方案："><a href="#一种改进方案：" class="headerlink" title="一种改进方案："></a>一种改进方案：</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-222.png"></p>
<h5 id="体偏电压调节"><a href="#体偏电压调节" class="headerlink" title="体偏电压调节"></a>体偏电压调节</h5><p>通过第二节器件的知识我们已经知道，晶体管的阈值电压与体效应有关，通过调节体偏电压的大小，可以控制阈值电压。而阈值电压决定漏电流的大小。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-223.png"></p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-224.png"></p>
<p>动态体偏电压的调节有2个思路：</p>
<ol>
<li>电路工作时，设置为正偏，降低VTH,提高性能</li>
<li>电路休眠时，设置为反偏，提升VTH，降低功耗。</li>
</ol>
<h5 id="Supply-Voltage-Ramping-SVR"><a href="#Supply-Voltage-Ramping-SVR" class="headerlink" title="Supply Voltage Ramping (SVR)"></a>Supply Voltage Ramping (SVR)</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-225.png"></p>
<p>在休眠时，干脆关闭电源电压或降低电源电压，以进一步节约功耗。</p>
<p>可以有效减小漏电流</p>
<h5 id="power-gating总结"><a href="#power-gating总结" class="headerlink" title="power gating总结"></a>power gating总结</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-226.png"></p>
<h3 id="超低电压计算"><a href="#超低电压计算" class="headerlink" title="超低电压计算"></a>超低电压计算</h3><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-227.png"></p>
<p>要获得最高的计算性能，需要将工作电压提高，以加快电路的计算速度。<br>然而如果想要是电路每次操作的耗电达到最低，则工作电压降低到阈值附件。</p>
<p>在一些边缘侧的供电受限，且不需要高性能的设备中，这类设计是很有用的。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-228.png"></p>
<p>工作电压VDD不能无限降低，因为再低下去电路的漏电会很大。</p>
<h4 id="logic-sizing"><a href="#logic-sizing" class="headerlink" title="logic sizing"></a>logic sizing</h4><p>在超低电压下，漏电电流变得和驱动电流大小接近。需要考虑电路的sizing问题。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-229.png"></p>
<p>同时要考虑工艺角问题：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-230.png"></p>
<h4 id="Dynamic-Leakage-Suppression-Logic-动态漏电流抑制"><a href="#Dynamic-Leakage-Suppression-Logic-动态漏电流抑制" class="headerlink" title="Dynamic Leakage-Suppression Logic 动态漏电流抑制"></a>Dynamic Leakage-Suppression Logic 动态漏电流抑制</h4><p>(待补充)</p>
<h4 id="Variation-Adaptive-Circuits-自适应电路"><a href="#Variation-Adaptive-Circuits-自适应电路" class="headerlink" title="Variation Adaptive Circuits 自适应电路"></a>Variation Adaptive Circuits 自适应电路</h4><h4 id="Timing-Resilient-Circuits"><a href="#Timing-Resilient-Circuits" class="headerlink" title="Timing Resilient Circuits"></a>Timing Resilient Circuits</h4><p>（待补充）</p>
<h2 id="Lecture7-Arithmetic-Circuits-算数电路"><a href="#Lecture7-Arithmetic-Circuits-算数电路" class="headerlink" title="Lecture7 Arithmetic Circuits 算数电路"></a>Lecture7 Arithmetic Circuits 算数电路</h2><h3 id="加法器"><a href="#加法器" class="headerlink" title="加法器"></a>加法器</h3><p>加法器作为算数逻辑运算的基石，很多时候也是电路的性能瓶颈。<br>对加法器的优化主要在于2方面：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-231.png"></p>
<h4 id="全加器"><a href="#全加器" class="headerlink" title="全加器"></a>全加器</h4><p>全加器接受3个输入信号(A,B,$C_i$)和2给输出信号(S,$C_o$)。又被称为3-2压缩器。</p>
<p>其中输出和输入的逻辑如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-232.png"></p>
<p>此外我们还可定义如下的中间变量，用于后续推理。</p>
<p>$$G &#x3D; AB $$<br>$$P &#x3D; A\oplus B$$<br>$$D &#x3D; \bar{A}\bar{B}$$</p>
<p>其中G代表generation,表示进位的产生。P代表propagation，表示如果上级产生一个进位，则可以被传播到下一级。D代表delete,表示任何进位都会在这一级消失。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-233.png"></p>
<h4 id="行波进位加法器-The-Ripple-Carry-Adder"><a href="#行波进位加法器-The-Ripple-Carry-Adder" class="headerlink" title="行波进位加法器 The Ripple-Carry Adder"></a>行波进位加法器 The Ripple-Carry Adder</h4><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-234.png"></p>
<p>一个最简单的加法器实现就是将多个全加器串联，得到行波进位加法器。其中进位由低到高逐级产生。</p>
<p>电路的关键路径是n-1级的进位加上最后一级的求和。</p>
<p>这样的加法器，其关键路径延迟是很长的，与加法器的位宽成线性关系。</p>
<h4 id="全加器的电路架构"><a href="#全加器的电路架构" class="headerlink" title="全加器的电路架构"></a>全加器的电路架构</h4><p>我们重构全加器的逻辑表达式：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-235.png"></p>
<p>上述逻辑可以用以下的28管CMOS电路实现：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-236.png"></p>
<p>上述实现的优缺点如下：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-237.png"></p>
<h5 id="改进措施"><a href="#改进措施" class="headerlink" title="改进措施"></a>改进措施</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-238.png"></p>
<p>同一计算逻辑，如果将输入反向，输出逻辑也反向，则得到的结果不变。</p>
<p>通过将奇偶方向加上或去掉反相器，最终每4位可以去掉2个反相器，同时在关键路径上减少了4个反相器：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-239.png"></p>
<h4 id="曼彻斯特进位链加法器"><a href="#曼彻斯特进位链加法器" class="headerlink" title="曼彻斯特进位链加法器"></a>曼彻斯特进位链加法器</h4><p>(待补充)</p>
<h4 id="旁路进位加法器"><a href="#旁路进位加法器" class="headerlink" title="旁路进位加法器"></a>旁路进位加法器</h4><p>旁路进位加法器的思路很简单：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-240.png"></p>
<p>通过计算进位是否可以向下传递，通过添加一个Mux提前算出进位结果。</p>
<p>最坏情况下的关键路径如下：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-241.png"></p>
<p>和行波进位加法器一样，旁路进位加法器的延迟与位数也是线性关系的：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-242.png"></p>
<h4 id="进位选择加法器"><a href="#进位选择加法器" class="headerlink" title="进位选择加法器"></a>进位选择加法器</h4><p>进位选择加法器的思路是，提前计算carry&#x3D;0和carry&#x3D;1的2种结果，通过传入的carry来选择最终的输出。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-243.png"></p>
<p>平分各个级数时：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-244.png"></p>
<p>也可以按照平方的形式划分：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-245.png"></p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-246.png"></p>
<p>对于位数更高的加法器优化效果更好。</p>
<h4 id="超前进位加法器"><a href="#超前进位加法器" class="headerlink" title="超前进位加法器"></a>超前进位加法器</h4><h5 id="基础理论"><a href="#基础理论" class="headerlink" title="基础理论"></a>基础理论</h5><p>加法器本质是组合逻辑，只要知道各位输入和进位输入，就可以得到进位输出。</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-247.png"></p>
<p>考虑第K位的进位输出：<br>$$C_{o,k} &#x3D; f(A_k,B_k,C_{o,k-1}) &#x3D; G_k+P_kC_{o,k-1}$$</p>
<p>即：第K位的进位产生有2种可能，一种是直接在第K位产生，另一种是低位产生的进位经由第K位传播。</p>
<p>注意到上面的$C_{o,k}$是一个迭代公式，可以一直迭代到最低位：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-248.png"></p>
<h5 id="Lookahead-Mirror"><a href="#Lookahead-Mirror" class="headerlink" title="Lookahead Mirror"></a>Lookahead Mirror</h5><p>上面的公式可以通过下面的结构来实现：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-249.png"></p>
<p>这个结构的问题在于虽然实现起来比较直观，但是扇入很大，位数一高延迟也很大。</p>
<h5 id="块进位"><a href="#块进位" class="headerlink" title="块进位"></a>块进位</h5><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-250.png"></p>
<p>重新组合进位传播公式，我们可以发现，如果将中间的几位看作一个整体，可以从块进位和块传播的角度理解进位公式。</p>
<p>其中<br>$P_{i:j}$表示产生的进位可以经由加法器的第i到j位传播，即：<br>$$P_{i,j} &#x3D; P_iP_{i-1}P_{i-2}\cdots P_j$$</p>
<p>$G_{i:j}$表示在加法器的第i到j位这个区间能够产生进位。显然有多种可能：<br>$$G_{i:j}&#x3D;G_i+ P_iG_{i-1:j} &#x3D; G_i+P_i(G_{i-1}+P_{i-1}G_{i-2:j})&#x3D;G_{i,k}+G_{k-1,j}P_{i,k}$$</p>
<p>定义一种新的算子：</p>
<p>$$(G,P)\bullet(G’,P’)&#x3D;(G+PG’,PP’)$$</p>
<p>例如要计算<br>$$(G_{3:2},P_{3:2})\bullet (G_{1:0},P_{1:0})\<br>&#x3D;(G_{3:2}+P_{3:2}G_{1:0},P_{3:2}P_{1:0})\<br>&#x3D;(G_{3:0},P_{3:0})$$</p>
<p>新算子$\bullet$能够将2个区间的进位产生和进位传播连接起来。其输入为4，输出为2，计算了一个乘加和一个与操作。</p>
<p>通过这个算子，我们可以自由组合控制进位的传播：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-251.png"></p>
<p>从而得到这样的树形加法器。</p>
<p>图中相邻2位的P和G产生过程如下：</p>
<p>$$(G_{1:0},P_{1:0}) &#x3D; (G_{1:1},P_{1:1})\bullet (G_{0:0},P_{0:0})\<br>&#x3D;(A_1B_1,A_1\oplus B_1)\bullet (A_0B_0,A_0\oplus B_0)$$</p>
<h3 id="乘法器"><a href="#乘法器" class="headerlink" title="乘法器"></a>乘法器</h3><p>二进制乘法器的原理可以表示为：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-252.png"><br>即我们熟悉的部分积之和的形式：</p>
<p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-253.png"></p>
<p>一般的乘法器可以做出下面的加法器阵列的形式。问题在于关键路径需要考虑多种进位情况。<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-254.png"></p>
<p>一种优化思路是进行对角线形式的进位，缩短关键路径：<br><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-255.png"></p>
<h3 id="Wallace-Tree-乘法器"><a href="#Wallace-Tree-乘法器" class="headerlink" title="Wallace-Tree 乘法器"></a>Wallace-Tree 乘法器</h3><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-256.png"></p>
<p>核心思路在于，半加器相当于2-2压缩器，全加器相当于3-2压缩器，通过重新排列全加器和半加器的位置，优化关键路径。</p>
<h3 id="移位器"><a href="#移位器" class="headerlink" title="移位器"></a>移位器</h3><p><img src="/2024/06/10/%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1/image-258.png" alt="alt text"></p>
<h2 id="Lecture8-Timing-Issue-时序问题"><a href="#Lecture8-Timing-Issue-时序问题" class="headerlink" title="Lecture8 Timing Issue 时序问题"></a>Lecture8 Timing Issue 时序问题</h2>
    </div>

    
    
    

      <footer class="post-footer">
          <div class="post-tags">
              <a href="/tags/ICer/" rel="tag"># ICer</a>
          </div>

        


        
    <div class="post-nav">
      <div class="post-nav-item">
    <a href="/2024/05/08/LearnPerl/" rel="prev" title="LearnPerl">
      <i class="fa fa-chevron-left"></i> LearnPerl
    </a></div>
      <div class="post-nav-item">
    <a href="/2024/11/07/%E6%95%B0%E5%AD%97IC%E5%85%AB%E8%82%A1/" rel="next" title="数字IC八股">
      数字IC八股 <i class="fa fa-chevron-right"></i>
    </a></div>
    </div>
      </footer>
    
  </article>
  
  
  



          </div>
          

<script>
  window.addEventListener('tabs:register', () => {
    let { activeClass } = CONFIG.comments;
    if (CONFIG.comments.storage) {
      activeClass = localStorage.getItem('comments_active') || activeClass;
    }
    if (activeClass) {
      let activeTab = document.querySelector(`a[href="#comment-${activeClass}"]`);
      if (activeTab) {
        activeTab.click();
      }
    }
  });
  if (CONFIG.comments.storage) {
    window.addEventListener('tabs:click', event => {
      if (!event.target.matches('.tabs-comment .tab-content .tab-pane')) return;
      let commentClass = event.target.classList[1];
      localStorage.setItem('comments_active', commentClass);
    });
  }
</script>

        </div>
          
  
  <div class="toggle sidebar-toggle">
    <span class="toggle-line toggle-line-first"></span>
    <span class="toggle-line toggle-line-middle"></span>
    <span class="toggle-line toggle-line-last"></span>
  </div>

  <aside class="sidebar">
    <div class="sidebar-inner">

      <ul class="sidebar-nav motion-element">
        <li class="sidebar-nav-toc">
          文章目录
        </li>
        <li class="sidebar-nav-overview">
          站点概览
        </li>
      </ul>

      <!--noindex-->
      <div class="post-toc-wrap sidebar-panel">
          <div class="post-toc motion-element"><ol class="nav"><li class="nav-item nav-level-1"><a class="nav-link" href="#%E9%AB%98%E7%AD%89%E6%95%B0%E5%AD%97%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1"><span class="nav-number">1.</span> <span class="nav-text">高等数字集成电路设计</span></a><ol class="nav-child"><li class="nav-item nav-level-2"><a class="nav-link" href="#Lecture1-introduction"><span class="nav-number">1.1.</span> <span class="nav-text">Lecture1 introduction</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#IC%E4%BA%A7%E4%B8%9A%E6%A6%82%E8%BF%B0"><span class="nav-number">1.1.1.</span> <span class="nav-text">IC产业概述</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%95%B0%E5%AD%97IC%E8%AE%BE%E8%AE%A1%E6%A6%82%E8%A7%88"><span class="nav-number">1.1.2.</span> <span class="nav-text">数字IC设计概览</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%96%B9%E6%B3%95%E5%AD%A6"><span class="nav-number">1.1.2.1.</span> <span class="nav-text">方法学</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%B0%81%E8%A3%85"><span class="nav-number">1.1.2.2.</span> <span class="nav-text">封装</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#DFT-defign-for-test"><span class="nav-number">1.1.2.3.</span> <span class="nav-text">DFT(defign for test)</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#SCAN-CHAIN"><span class="nav-number">1.1.2.3.1.</span> <span class="nav-text">SCAN CHAIN</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#BIST"><span class="nav-number">1.1.2.3.2.</span> <span class="nav-text">BIST</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#JTAG"><span class="nav-number">1.1.2.3.3.</span> <span class="nav-text">JTAG</span></a></li></ol></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%95%B0%E5%AD%97IC%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%85%B3%E5%BF%83%E7%9A%84%E4%B8%80%E4%BA%9B%E6%8C%87%E6%A0%87"><span class="nav-number">1.1.3.</span> <span class="nav-text">数字IC设计的关心的一些指标</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#Fan-in-%E5%92%8CFan-out"><span class="nav-number">1.1.3.1.</span> <span class="nav-text">Fan-in 和Fan-out</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%B9%B2%E6%89%B0-interference-%E5%8F%8A%E5%99%AA%E5%A3%B0-noise"><span class="nav-number">1.1.3.2.</span> <span class="nav-text">干扰(interference)及噪声(noise)</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%99%AA%E5%A3%B0%E5%AE%B9%E9%99%90-Noise-Margins"><span class="nav-number">1.1.3.3.</span> <span class="nav-text">噪声容限 Noise Margins</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E4%BC%A0%E8%BE%93%E5%BB%B6%E8%BF%9F-Delay"><span class="nav-number">1.1.3.4.</span> <span class="nav-text">传输延迟 Delay</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E8%83%BD%E6%95%88%E6%8C%87%E6%A0%87%EF%BC%9APDP%E5%92%8CEDP"><span class="nav-number">1.1.3.5.</span> <span class="nav-text">能效指标：PDP和EDP</span></a></li></ol></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#Lecture2-Device-Model"><span class="nav-number">1.2.</span> <span class="nav-text">Lecture2 Device&amp;Model</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E4%BA%8C%E6%9E%81%E7%AE%A1Diode"><span class="nav-number">1.2.1.</span> <span class="nav-text">二极管Diode</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%8E%BA%E6%9D%82"><span class="nav-number">1.2.1.1.</span> <span class="nav-text">掺杂</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#PN%E7%BB%93"><span class="nav-number">1.2.1.2.</span> <span class="nav-text">PN结</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%81%8F%E7%BD%AE"><span class="nav-number">1.2.1.3.</span> <span class="nav-text">偏置</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#%E6%AD%A3%E5%81%8F"><span class="nav-number">1.2.1.3.1.</span> <span class="nav-text">正偏</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E5%8F%8D%E5%81%8F"><span class="nav-number">1.2.1.3.2.</span> <span class="nav-text">反偏</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#I-V%E7%89%B9%E6%80%A7"><span class="nav-number">1.2.1.3.3.</span> <span class="nav-text">I-V特性</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E7%BB%93%E7%94%B5%E5%AE%B9"><span class="nav-number">1.2.1.3.4.</span> <span class="nav-text">结电容</span></a></li></ol></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#MOS%E6%99%B6%E4%BD%93%E7%AE%A1%E7%9A%84%E9%9D%99%E6%80%81%E6%A8%A1%E5%9E%8B"><span class="nav-number">1.2.2.</span> <span class="nav-text">MOS晶体管的静态模型</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E9%98%88%E5%80%BC%E7%94%B5%E5%8E%8B"><span class="nav-number">1.2.2.1.</span> <span class="nav-text">阈值电压</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#%E4%BD%93%E5%81%8F%E6%95%88%E5%BA%94"><span class="nav-number">1.2.2.1.1.</span> <span class="nav-text">体偏效应</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E7%9F%AD%E6%B2%9F%E9%81%93%E6%95%88%E5%BA%94-short-channel-effet"><span class="nav-number">1.2.2.1.2.</span> <span class="nav-text">短沟道效应 short channel effet</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E6%BC%8F%E8%87%B4%E5%8A%BF%E5%9E%92%E9%99%8D%E4%BD%8E%E6%95%88%E5%BA%94%EF%BC%88DIBL%EF%BC%89"><span class="nav-number">1.2.2.1.3.</span> <span class="nav-text">漏致势垒降低效应（DIBL）</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E7%AA%84%E6%B2%9F%E9%81%93%E6%95%88%E5%BA%94-narrow-channel-effet"><span class="nav-number">1.2.2.1.4.</span> <span class="nav-text">窄沟道效应 narrow channel effet</span></a></li></ol></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%AF%B9%E6%99%B6%E4%BD%93%E7%AE%A1%E7%9A%84%E5%BB%BA%E6%A8%A1"><span class="nav-number">1.2.2.2.</span> <span class="nav-text">对晶体管的建模</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#%E7%BA%BF%E6%80%A7%E5%8C%BA"><span class="nav-number">1.2.2.2.1.</span> <span class="nav-text">线性区</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E9%A5%B1%E5%92%8C%E5%8C%BA"><span class="nav-number">1.2.2.2.2.</span> <span class="nav-text">饱和区</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E6%B2%9F%E9%81%93%E9%95%BF%E5%BA%A6%E8%B0%83%E5%88%B6-Channel-Length-Modulation"><span class="nav-number">1.2.2.2.3.</span> <span class="nav-text">沟道长度调制 Channel Length Modulation</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E9%80%9F%E5%BA%A6%E9%A5%B1%E5%92%8C-Velocity-Saturation"><span class="nav-number">1.2.2.2.4.</span> <span class="nav-text">速度饱和 Velocity Saturation</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E7%94%B5%E6%B5%81%E5%85%AC%E5%BC%8F"><span class="nav-number">1.2.2.2.5.</span> <span class="nav-text">电流公式</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E7%94%B5%E9%98%BB%E8%AE%A1%E7%AE%97"><span class="nav-number">1.2.2.2.6.</span> <span class="nav-text">电阻计算</span></a></li></ol></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%99%B6%E4%BD%93%E7%AE%A1%E7%9A%84%E5%8A%A8%E6%80%81%E6%A8%A1%E5%9E%8B"><span class="nav-number">1.2.3.</span> <span class="nav-text">晶体管的动态模型</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E7%BB%93%E6%9E%84%E7%94%B5%E5%AE%B9"><span class="nav-number">1.2.3.1.</span> <span class="nav-text">结构电容</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%B2%9F%E9%81%93%E7%94%B5%E5%AE%B9"><span class="nav-number">1.2.3.2.</span> <span class="nav-text">沟道电容</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E7%BB%93%E7%94%B5%E5%AE%B9-%E6%89%A9%E6%95%A3%E7%94%B5%E5%AE%B9"><span class="nav-number">1.2.3.3.</span> <span class="nav-text">结电容&#x2F;扩散电容</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%BA%90-%E6%BC%8F%E7%94%B5%E9%98%BB"><span class="nav-number">1.2.3.4.</span> <span class="nav-text">源-漏电阻</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%85%88%E8%BF%9B%E5%99%A8%E4%BB%B6"><span class="nav-number">1.2.4.</span> <span class="nav-text">先进器件</span></a></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#Lecture3-Inverter"><span class="nav-number">1.3.</span> <span class="nav-text">Lecture3 Inverter</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%A6%82%E8%BF%B0"><span class="nav-number">1.3.1.</span> <span class="nav-text">概述</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E7%94%B5%E8%B7%AF"><span class="nav-number">1.3.1.1.</span> <span class="nav-text">电路</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E7%9E%AC%E6%80%81%E5%93%8D%E5%BA%94"><span class="nav-number">1.3.1.2.</span> <span class="nav-text">瞬态响应</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E4%BC%A0%E8%BE%93%E7%89%B9%E6%80%A7%E6%9B%B2%E7%BA%BF"><span class="nav-number">1.3.1.3.</span> <span class="nav-text">传输特性曲线</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E7%BF%BB%E8%BD%AC%E9%98%88%E5%80%BC"><span class="nav-number">1.3.1.4.</span> <span class="nav-text">翻转阈值</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#V-IH-V-IL-%E4%B8%8E%E5%99%AA%E5%A3%B0%E5%AE%B9%E9%99%90"><span class="nav-number">1.3.1.5.</span> <span class="nav-text">$V_{IH}$,$V_{IL}$与噪声容限</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E4%BC%A0%E8%BE%93%E5%A2%9E%E7%9B%8A"><span class="nav-number">1.3.1.6.</span> <span class="nav-text">传输增益</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E8%B4%9F%E8%BD%BD%E7%94%B5%E5%AE%B9"><span class="nav-number">1.3.2.</span> <span class="nav-text">负载电容</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%A0%85%E6%BC%8F%E7%94%B5%E5%AE%B9-C-gd"><span class="nav-number">1.3.2.1.</span> <span class="nav-text">栅漏电容 $C_{gd}$</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%BC%8F%E4%BD%93%E7%94%B5%E5%AE%B9-C-db1-%E5%92%8C-C-db2"><span class="nav-number">1.3.2.2.</span> <span class="nav-text">漏体电容$C_{db1}$和$C_{db2}$</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%89%87%E5%87%BA%E7%9A%84%E6%A0%85%E7%94%B5%E5%AE%B9-C-g"><span class="nav-number">1.3.2.3.</span> <span class="nav-text">扇出的栅电容$C_g$</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E8%BF%9E%E7%BA%BF%E7%94%B5%E5%AE%B9-C-W"><span class="nav-number">1.3.2.4.</span> <span class="nav-text">连线电容 $C_W$</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E4%BC%A0%E8%BE%93%E5%BB%B6%E8%BF%9F"><span class="nav-number">1.3.3.</span> <span class="nav-text">传输延迟</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%99%B6%E4%BD%93%E7%AE%A1%E5%B0%BA%E5%AF%B8%E6%AF%94%E4%BE%8B%E7%9A%84%E7%A1%AE%E5%AE%9A"><span class="nav-number">1.3.3.1.</span> <span class="nav-text">晶体管尺寸比例的确定</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#sizing%E7%9A%84%E5%BD%B1%E5%93%8D"><span class="nav-number">1.3.3.2.</span> <span class="nav-text">sizing的影响</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%AF%B9%E4%BC%A0%E8%BE%93%E5%BB%B6%E8%BF%9F%E7%9A%84sizing%E4%BC%98%E5%8C%96"><span class="nav-number">1.3.4.</span> <span class="nav-text">* 对传输延迟的sizing优化</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%8A%9F%E8%80%97"><span class="nav-number">1.3.5.</span> <span class="nav-text">功耗</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%8A%A8%E6%80%81%E5%8A%9F%E8%80%97"><span class="nav-number">1.3.5.1.</span> <span class="nav-text">动态功耗</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E9%92%88%E5%AF%B9%E6%9C%80%E5%B0%8F%E5%8A%9F%E8%80%97%E7%9A%84%E5%8F%8D%E7%9B%B8%E5%99%A8%E9%93%BEsizing"><span class="nav-number">1.3.5.2.</span> <span class="nav-text">针对最小功耗的反相器链sizing</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#PDP%E5%92%8CEDP"><span class="nav-number">1.3.5.3.</span> <span class="nav-text">PDP和EDP</span></a></li></ol></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#Lecture4-Combinational-Circuits"><span class="nav-number">1.4.</span> <span class="nav-text">Lecture4  Combinational Circuits</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E9%9D%99%E6%80%81-%E5%8A%A8%E6%80%81CMOS%E7%94%B5%E8%B7%AF"><span class="nav-number">1.4.1.</span> <span class="nav-text">静态&#x2F;动态CMOS电路</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E7%BB%84%E5%90%88CMOS%E9%80%BB%E8%BE%91%E9%97%A8"><span class="nav-number">1.4.2.</span> <span class="nav-text">组合CMOS逻辑门</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E4%B8%8D%E5%90%8C%E8%BE%93%E5%85%A5pattern%E4%B8%8B%E7%9A%84%E4%BC%A0%E8%BE%93%E5%BB%B6%E8%BF%9F"><span class="nav-number">1.4.3.</span> <span class="nav-text">不同输入pattern下的传输延迟</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E9%80%BB%E8%BE%91%E9%97%A8%E7%9A%84sizing"><span class="nav-number">1.4.3.1.</span> <span class="nav-text">逻辑门的sizing</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%AF%B9%E6%89%87%E5%85%A5%E7%9A%84%E8%80%83%E9%87%8F"><span class="nav-number">1.4.3.2.</span> <span class="nav-text">对扇入的考量</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%BF%AB%E9%80%9F%E9%80%BB%E8%BE%91%E9%97%A8%E8%AE%BE%E8%AE%A1"><span class="nav-number">1.4.4.</span> <span class="nav-text">快速逻辑门设计</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E9%80%92%E8%BF%9B%E5%BC%8Fsizing"><span class="nav-number">1.4.4.1.</span> <span class="nav-text">递进式sizing</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%99%B6%E4%BD%93%E7%AE%A1%E7%9A%84%E9%87%8D%E6%8E%92"><span class="nav-number">1.4.4.2.</span> <span class="nav-text">晶体管的重排</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E9%80%BB%E8%BE%91%E9%87%8D%E6%9E%84"><span class="nav-number">1.4.4.3.</span> <span class="nav-text">逻辑重构</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%8F%92%E5%85%A5buffer%E5%A2%9E%E5%BC%BA%E9%A9%B1%E5%8A%A8"><span class="nav-number">1.4.4.4.</span> <span class="nav-text">插入buffer增强驱动</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E9%80%BB%E8%BE%91%E5%8A%AA%E5%8A%9B"><span class="nav-number">1.4.5.</span> <span class="nav-text">逻辑努力</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E9%9D%9E%E5%AF%B9%E7%A7%B0%E9%80%BB%E8%BE%91%E9%97%A8-skewed-gates"><span class="nav-number">1.4.5.1.</span> <span class="nav-text">非对称逻辑门 skewed gates</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%88%86%E6%94%AF%E5%8A%AA%E5%8A%9B"><span class="nav-number">1.4.5.2.</span> <span class="nav-text">分支努力</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#example"><span class="nav-number">1.4.5.2.1.</span> <span class="nav-text">example</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E6%80%BB%E7%BB%93"><span class="nav-number">1.4.5.2.2.</span> <span class="nav-text">总结</span></a></li></ol></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#Ratioed-Logic-%E6%9C%89%E6%AF%94%E9%80%BB%E8%BE%91"><span class="nav-number">1.4.6.</span> <span class="nav-text">Ratioed Logic 有比逻辑</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E4%BC%AAnmos%E9%80%BB%E8%BE%91"><span class="nav-number">1.4.6.1.</span> <span class="nav-text">伪nmos逻辑</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%9C%89%E6%AF%94%E9%80%BB%E8%BE%91%E7%9A%84%E4%BC%98%E5%8C%96"><span class="nav-number">1.4.6.2.</span> <span class="nav-text">有比逻辑的优化</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#%E6%94%B9%E8%BF%9B%E8%B4%9F%E8%BD%BD"><span class="nav-number">1.4.6.2.1.</span> <span class="nav-text">改进负载</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E5%B7%AE%E5%88%86%E7%BA%A7%E8%81%94%E7%94%B5%E5%8E%8B%E5%BC%80%E5%85%B3%E9%80%BB%E8%BE%91-Differential-Cascode-Voltage-Switch-Logic-DCVSL"><span class="nav-number">1.4.6.2.2.</span> <span class="nav-text">差分级联电压开关逻辑 Differential Cascode Voltage Switch Logic (DCVSL)</span></a></li></ol></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E4%BC%A0%E8%BE%93%E7%AE%A1%E9%80%BB%E8%BE%91"><span class="nav-number">1.4.7.</span> <span class="nav-text">传输管逻辑</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#nmos%E5%BC%80%E5%85%B3"><span class="nav-number">1.4.7.1.</span> <span class="nav-text">nmos开关</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#%E6%94%B9%E8%BF%9B%EF%BC%9Alevel-restoring"><span class="nav-number">1.4.7.1.1.</span> <span class="nav-text">改进：level restoring</span></a></li></ol></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E4%BC%A0%E8%BE%93%E9%97%A8%E9%80%BB%E8%BE%91"><span class="nav-number">1.4.7.2.</span> <span class="nav-text">传输门逻辑</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#%E5%BB%B6%E8%BF%9F%E5%88%86%E6%9E%90"><span class="nav-number">1.4.7.2.1.</span> <span class="nav-text">延迟分析</span></a></li></ol></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%8A%A8%E6%80%81%E9%80%BB%E8%BE%91"><span class="nav-number">1.4.8.</span> <span class="nav-text">动态逻辑</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%BC%8F%E7%94%B5%E9%97%AE%E9%A2%98"><span class="nav-number">1.4.8.1.</span> <span class="nav-text">漏电问题</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E7%94%B5%E8%8D%B7%E5%85%B1%E4%BA%AB%E9%97%AE%E9%A2%98"><span class="nav-number">1.4.8.2.</span> <span class="nav-text">电荷共享问题</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%9B%9E%E6%A0%85%E9%97%AE%E9%A2%98-back-gating"><span class="nav-number">1.4.8.3.</span> <span class="nav-text">回栅问题 (back gating)</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%97%B6%E9%92%9F%E9%A6%88%E9%80%9A-clock-feed-through"><span class="nav-number">1.4.8.4.</span> <span class="nav-text">时钟馈通 (clock feed through)</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E7%BA%A7%E8%81%94%E9%97%AE%E9%A2%98"><span class="nav-number">1.4.8.5.</span> <span class="nav-text">级联问题</span></a></li></ol></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#Lecture5-%E6%97%B6%E5%BA%8F%E9%80%BB%E8%BE%91"><span class="nav-number">1.5.</span> <span class="nav-text">Lecture5 时序逻辑</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E9%94%81%E5%AD%98%E5%99%A8-latch-%E5%92%8C%E5%AF%84%E5%AD%98%E5%99%A8-register"><span class="nav-number">1.5.1.</span> <span class="nav-text">锁存器(latch)和寄存器(register)</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%97%B6%E5%BA%8F%E5%8F%82%E6%95%B0"><span class="nav-number">1.5.2.</span> <span class="nav-text">时序参数</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E4%BC%A0%E6%92%AD%E5%BB%B6%E8%BF%9F"><span class="nav-number">1.5.2.1.</span> <span class="nav-text">传播延迟</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%B1%A1%E6%9F%93%E5%BB%B6%E8%BF%9F"><span class="nav-number">1.5.2.2.</span> <span class="nav-text">污染延迟</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%BB%BA%E7%AB%8B%E6%97%B6%E9%97%B4"><span class="nav-number">1.5.2.3.</span> <span class="nav-text">建立时间</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E4%BF%9D%E6%8C%81%E6%97%B6%E9%97%B4"><span class="nav-number">1.5.2.4.</span> <span class="nav-text">保持时间</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E9%9D%99%E6%80%81latch-%E5%92%8C-register"><span class="nav-number">1.5.3.</span> <span class="nav-text">静态latch 和 register</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%95%B0%E6%8D%AE%E7%9A%84%E5%AD%98%E5%82%A8"><span class="nav-number">1.5.3.1.</span> <span class="nav-text">数据的存储</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%95%B0%E6%8D%AE%E7%9A%84%E5%86%99%E5%85%A5"><span class="nav-number">1.5.3.2.</span> <span class="nav-text">数据的写入</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#latch%E7%9A%84%E5%AE%9E%E7%8E%B0"><span class="nav-number">1.5.4.</span> <span class="nav-text">latch的实现</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%9F%BA%E4%BA%8Emux%E7%9A%84%E5%AE%9E%E7%8E%B0%E6%96%B9%E5%BC%8F"><span class="nav-number">1.5.4.1.</span> <span class="nav-text">基于mux的实现方式</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%9F%BA%E4%BA%8E%E4%BC%A0%E8%BE%93%E9%97%A8%E7%9A%84latch"><span class="nav-number">1.5.4.2.</span> <span class="nav-text">基于传输门的latch</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%9F%BA%E4%BA%8ENMOS%E5%AE%9E%E7%8E%B0"><span class="nav-number">1.5.4.3.</span> <span class="nav-text">基于NMOS实现</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E9%9D%99%E6%80%81register%E7%9A%84%E5%AE%9E%E7%8E%B0"><span class="nav-number">1.5.5.</span> <span class="nav-text">静态register的实现</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%97%B6%E9%92%9F%E4%BA%A4%E5%8F%A0%E7%9A%84%E9%97%AE%E9%A2%98"><span class="nav-number">1.5.5.1.</span> <span class="nav-text">时钟交叠的问题</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%8A%A8%E6%80%81latch%E5%92%8Cregister"><span class="nav-number">1.5.6.</span> <span class="nav-text">动态latch和register</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%8A%A8%E6%80%81reg%E7%A4%BA%E4%BE%8B"><span class="nav-number">1.5.6.1.</span> <span class="nav-text">动态reg示例</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%85%B6%E4%BB%96%E7%B1%BB%E5%9E%8B%E7%9A%84reg-latch"><span class="nav-number">1.5.7.</span> <span class="nav-text">其他类型的reg&#x2F;latch</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%8D%95%E7%9B%B8register"><span class="nav-number">1.5.8.</span> <span class="nav-text">单相register</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E4%BD%8E%E5%8A%9F%E8%80%97register%E8%AE%BE%E8%AE%A1"><span class="nav-number">1.5.9.</span> <span class="nav-text">低功耗register设计</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%A1%88%E4%BE%8B%E5%88%86%E6%9E%90-S2CFF"><span class="nav-number">1.5.9.1.</span> <span class="nav-text">案例分析: S2CFF</span></a></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E9%9D%9E%E5%8F%8C%E7%A8%B3%E6%80%81%E7%94%B5%E8%B7%AF"><span class="nav-number">1.5.10.</span> <span class="nav-text">非双稳态电路</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%96%BD%E5%AF%86%E7%89%B9%E8%A7%A6%E5%8F%91%E5%99%A8"><span class="nav-number">1.5.10.1.</span> <span class="nav-text">施密特触发器</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E7%8E%AF%E5%BD%A2%E9%9C%87%E8%8D%A1%E5%99%A8"><span class="nav-number">1.5.10.2.</span> <span class="nav-text">环形震荡器</span></a></li></ol></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#Lecture6-%E4%BD%8E%E5%8A%9F%E8%80%97%E8%AE%BE%E8%AE%A1"><span class="nav-number">1.6.</span> <span class="nav-text">Lecture6 低功耗设计</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E7%8E%B0%E4%BB%A3%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E4%B8%AD%E7%9A%84%E5%8A%9F%E8%80%97%E9%97%AE%E9%A2%98"><span class="nav-number">1.6.1.</span> <span class="nav-text">现代集成电路中的功耗问题</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#power-vs-energy"><span class="nav-number">1.6.1.1.</span> <span class="nav-text">power vs energy</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%8A%9F%E8%80%97%E5%88%86%E5%B8%83%E6%83%85%E5%86%B5"><span class="nav-number">1.6.1.2.</span> <span class="nav-text">功耗分布情况</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%8A%A8%E6%80%81%E5%8A%9F%E8%80%97-1"><span class="nav-number">1.6.1.3.</span> <span class="nav-text">动态功耗</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#%E7%94%B5%E8%B7%AF%E5%8A%9F%E8%83%BD%E5%AF%B9%E5%8A%A8%E6%80%81%E5%8A%9F%E8%80%97%E7%9A%84%E5%BD%B1%E5%93%8D"><span class="nav-number">1.6.1.3.1.</span> <span class="nav-text">电路功能对动态功耗的影响</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#CMOS%E4%B8%AD%E7%9A%84%E6%AF%9B%E5%88%BA"><span class="nav-number">1.6.1.3.2.</span> <span class="nav-text">CMOS中的毛刺</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E7%9F%AD%E8%B7%AF%E7%94%B5%E6%B5%81"><span class="nav-number">1.6.1.3.3.</span> <span class="nav-text">短路电流</span></a></li></ol></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E9%9D%99%E6%80%81%E5%8A%9F%E8%80%97%E4%B8%AD%E7%9A%84%E6%BC%8F%E7%94%B5%E6%B5%81"><span class="nav-number">1.6.1.4.</span> <span class="nav-text">静态功耗中的漏电流</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#%E4%BA%9A%E9%98%88%E5%80%BC%E6%BC%8F%E7%94%B5-sub-threshold-leakage"><span class="nav-number">1.6.1.4.1.</span> <span class="nav-text">亚阈值漏电 sub-threshold leakage</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E5%A0%86%E5%8F%A0%E6%95%88%E5%BA%94-stack-effect"><span class="nav-number">1.6.1.4.2.</span> <span class="nav-text">堆叠效应 stack effect</span></a></li></ol></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E4%BD%8E%E5%8A%9F%E8%80%97%E4%BC%98%E5%8C%96%E7%AD%96%E7%95%A5"><span class="nav-number">1.6.2.</span> <span class="nav-text">低功耗优化策略</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%A4%9A%E7%94%B5%E5%8E%8B%E5%9F%9F-multiple-supply-voltages"><span class="nav-number">1.6.2.1.</span> <span class="nav-text">多电压域 multiple supply voltages</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E9%99%8D%E4%BD%8E%E7%94%B5%E6%BA%90%E7%94%B5%E5%8E%8B-supply-voltage-reduction"><span class="nav-number">1.6.2.2.</span> <span class="nav-text">降低电源电压 supply voltage reduction</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#%E5%B9%B6%E8%A1%8C%E9%99%8D%E4%BD%8E%E5%8A%9F%E8%80%97"><span class="nav-number">1.6.2.2.1.</span> <span class="nav-text">并行降低功耗</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E6%B5%81%E6%B0%B4%E7%BA%BF%E9%99%8D%E4%BD%8E%E5%8A%9F%E8%80%97"><span class="nav-number">1.6.2.2.2.</span> <span class="nav-text">流水线降低功耗</span></a></li></ol></li><li class="nav-item nav-level-4"><a class="nav-link" href="#DVFS-Dynamic-voltage-and-frequency-scaling"><span class="nav-number">1.6.2.3.</span> <span class="nav-text">DVFS Dynamic voltage and frequency scaling</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#DVFS%E6%A1%86%E6%9E%B6"><span class="nav-number">1.6.2.3.1.</span> <span class="nav-text">DVFS框架</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#DVFS%E7%9A%84%E5%BC%80%E9%94%80"><span class="nav-number">1.6.2.3.2.</span> <span class="nav-text">DVFS的开销</span></a></li></ol></li><li class="nav-item nav-level-4"><a class="nav-link" href="#clock-gating-technique-%E9%97%A8%E6%8E%A7%E6%97%B6%E9%92%9F%E6%8A%80%E6%9C%AF"><span class="nav-number">1.6.2.4.</span> <span class="nav-text">clock gating technique 门控时钟技术</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#power-gating-%E7%94%B5%E6%BA%90%E9%97%A8%E6%8E%A7"><span class="nav-number">1.6.2.5.</span> <span class="nav-text">power gating  电源门控</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#%E9%97%A8%E6%8E%A7%E7%94%B5%E6%BA%90%E5%9F%9F"><span class="nav-number">1.6.2.5.1.</span> <span class="nav-text">门控电源域</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E9%9A%94%E7%A6%BB%E5%8D%95%E5%85%83-ISO"><span class="nav-number">1.6.2.5.2.</span> <span class="nav-text">隔离单元 ISO</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E6%95%B0%E6%8D%AE%E4%BF%9D%E7%95%99-data-retention"><span class="nav-number">1.6.2.5.3.</span> <span class="nav-text">数据保留 data retention</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E6%B7%BB%E5%8A%A0Power-gating-%E7%9A%84%E7%A4%BA%E4%BE%8B"><span class="nav-number">1.6.2.5.4.</span> <span class="nav-text">添加Power gating 的示例</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E9%97%A8%E6%8E%A7%E7%94%B5%E6%BA%90%E7%9A%84%E9%97%AE%E9%A2%98"><span class="nav-number">1.6.2.5.5.</span> <span class="nav-text">门控电源的问题</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E6%B7%BB%E5%8A%A0%E8%A7%A3%E8%80%A6%E7%94%B5%E5%AE%B9-decoupling-capacitor"><span class="nav-number">1.6.2.5.6.</span> <span class="nav-text">添加解耦电容 decoupling capacitor</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E8%8B%8F%E9%86%92%E6%97%B6%E9%97%B4%E9%97%AE%E9%A2%98"><span class="nav-number">1.6.2.5.7.</span> <span class="nav-text">苏醒时间问题</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E4%B8%80%E7%A7%8D%E6%94%B9%E8%BF%9B%E6%96%B9%E6%A1%88%EF%BC%9A"><span class="nav-number">1.6.2.5.8.</span> <span class="nav-text">一种改进方案：</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E4%BD%93%E5%81%8F%E7%94%B5%E5%8E%8B%E8%B0%83%E8%8A%82"><span class="nav-number">1.6.2.5.9.</span> <span class="nav-text">体偏电压调节</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#Supply-Voltage-Ramping-SVR"><span class="nav-number">1.6.2.5.10.</span> <span class="nav-text">Supply Voltage Ramping (SVR)</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#power-gating%E6%80%BB%E7%BB%93"><span class="nav-number">1.6.2.5.11.</span> <span class="nav-text">power gating总结</span></a></li></ol></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E8%B6%85%E4%BD%8E%E7%94%B5%E5%8E%8B%E8%AE%A1%E7%AE%97"><span class="nav-number">1.6.3.</span> <span class="nav-text">超低电压计算</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#logic-sizing"><span class="nav-number">1.6.3.1.</span> <span class="nav-text">logic sizing</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#Dynamic-Leakage-Suppression-Logic-%E5%8A%A8%E6%80%81%E6%BC%8F%E7%94%B5%E6%B5%81%E6%8A%91%E5%88%B6"><span class="nav-number">1.6.3.2.</span> <span class="nav-text">Dynamic Leakage-Suppression Logic 动态漏电流抑制</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#Variation-Adaptive-Circuits-%E8%87%AA%E9%80%82%E5%BA%94%E7%94%B5%E8%B7%AF"><span class="nav-number">1.6.3.3.</span> <span class="nav-text">Variation Adaptive Circuits 自适应电路</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#Timing-Resilient-Circuits"><span class="nav-number">1.6.3.4.</span> <span class="nav-text">Timing Resilient Circuits</span></a></li></ol></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#Lecture7-Arithmetic-Circuits-%E7%AE%97%E6%95%B0%E7%94%B5%E8%B7%AF"><span class="nav-number">1.7.</span> <span class="nav-text">Lecture7 Arithmetic Circuits 算数电路</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%8A%A0%E6%B3%95%E5%99%A8"><span class="nav-number">1.7.1.</span> <span class="nav-text">加法器</span></a><ol class="nav-child"><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%85%A8%E5%8A%A0%E5%99%A8"><span class="nav-number">1.7.1.1.</span> <span class="nav-text">全加器</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E8%A1%8C%E6%B3%A2%E8%BF%9B%E4%BD%8D%E5%8A%A0%E6%B3%95%E5%99%A8-The-Ripple-Carry-Adder"><span class="nav-number">1.7.1.2.</span> <span class="nav-text">行波进位加法器 The Ripple-Carry Adder</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E5%85%A8%E5%8A%A0%E5%99%A8%E7%9A%84%E7%94%B5%E8%B7%AF%E6%9E%B6%E6%9E%84"><span class="nav-number">1.7.1.3.</span> <span class="nav-text">全加器的电路架构</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#%E6%94%B9%E8%BF%9B%E6%8E%AA%E6%96%BD"><span class="nav-number">1.7.1.3.1.</span> <span class="nav-text">改进措施</span></a></li></ol></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%9B%BC%E5%BD%BB%E6%96%AF%E7%89%B9%E8%BF%9B%E4%BD%8D%E9%93%BE%E5%8A%A0%E6%B3%95%E5%99%A8"><span class="nav-number">1.7.1.4.</span> <span class="nav-text">曼彻斯特进位链加法器</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E6%97%81%E8%B7%AF%E8%BF%9B%E4%BD%8D%E5%8A%A0%E6%B3%95%E5%99%A8"><span class="nav-number">1.7.1.5.</span> <span class="nav-text">旁路进位加法器</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E8%BF%9B%E4%BD%8D%E9%80%89%E6%8B%A9%E5%8A%A0%E6%B3%95%E5%99%A8"><span class="nav-number">1.7.1.6.</span> <span class="nav-text">进位选择加法器</span></a></li><li class="nav-item nav-level-4"><a class="nav-link" href="#%E8%B6%85%E5%89%8D%E8%BF%9B%E4%BD%8D%E5%8A%A0%E6%B3%95%E5%99%A8"><span class="nav-number">1.7.1.7.</span> <span class="nav-text">超前进位加法器</span></a><ol class="nav-child"><li class="nav-item nav-level-5"><a class="nav-link" href="#%E5%9F%BA%E7%A1%80%E7%90%86%E8%AE%BA"><span class="nav-number">1.7.1.7.1.</span> <span class="nav-text">基础理论</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#Lookahead-Mirror"><span class="nav-number">1.7.1.7.2.</span> <span class="nav-text">Lookahead Mirror</span></a></li><li class="nav-item nav-level-5"><a class="nav-link" href="#%E5%9D%97%E8%BF%9B%E4%BD%8D"><span class="nav-number">1.7.1.7.3.</span> <span class="nav-text">块进位</span></a></li></ol></li></ol></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E4%B9%98%E6%B3%95%E5%99%A8"><span class="nav-number">1.7.2.</span> <span class="nav-text">乘法器</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#Wallace-Tree-%E4%B9%98%E6%B3%95%E5%99%A8"><span class="nav-number">1.7.3.</span> <span class="nav-text">Wallace-Tree 乘法器</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E7%A7%BB%E4%BD%8D%E5%99%A8"><span class="nav-number">1.7.4.</span> <span class="nav-text">移位器</span></a></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#Lecture8-Timing-Issue-%E6%97%B6%E5%BA%8F%E9%97%AE%E9%A2%98"><span class="nav-number">1.8.</span> <span class="nav-text">Lecture8 Timing Issue 时序问题</span></a></li></ol></li></ol></div>
      </div>
      <!--/noindex-->

      <div class="site-overview-wrap sidebar-panel">
        <div class="site-author motion-element" itemprop="author" itemscope itemtype="http://schema.org/Person">
  <p class="site-author-name" itemprop="name">Wang xianke</p>
  <div class="site-description" itemprop="description"></div>
</div>
<div class="site-state-wrap motion-element">
  <nav class="site-state">
      <div class="site-state-item site-state-posts">
          <a href="/archives/">
        
          <span class="site-state-item-count">10</span>
          <span class="site-state-item-name">日志</span>
        </a>
      </div>
      <div class="site-state-item site-state-categories">
            <a href="/categories/">
          
        <span class="site-state-item-count">1</span>
        <span class="site-state-item-name">分类</span></a>
      </div>
      <div class="site-state-item site-state-tags">
            <a href="/tags/">
          
        <span class="site-state-item-count">7</span>
        <span class="site-state-item-name">标签</span></a>
      </div>
  </nav>
</div>
  <div class="links-of-author motion-element">
      <span class="links-of-author-item">
        <a href="https://github.com/Wangxianke123" title="GitHub → https:&#x2F;&#x2F;github.com&#x2F;Wangxianke123" rel="noopener" target="_blank"><i class="fab fa-github fa-fw"></i>GitHub</a>
      </span>
      <span class="links-of-author-item">
        <a href="mailto:yourname@gmail.com" title="E-Mail → mailto:yourname@gmail.com" rel="noopener" target="_blank"><i class="fa fa-envelope fa-fw"></i>E-Mail</a>
      </span>
  </div>



      </div>

    </div>
  </aside>
  <div id="sidebar-dimmer"></div>


      </div>
    </main>

    <footer class="footer">
      <div class="footer-inner">
        

        

<div class="copyright">
  
  &copy; 
  <span itemprop="copyrightYear">2024</span>
  <span class="with-love">
    <i class="fa fa-heart"></i>
  </span>
  <span class="author" itemprop="copyrightHolder">Wang xianke</span>
    <span class="post-meta-divider">|</span>
    <span class="post-meta-item-icon">
      <i class="fa fa-chart-area"></i>
    </span>
    <span title="站点总字数">183k</span>
    <span class="post-meta-divider">|</span>
    <span class="post-meta-item-icon">
      <i class="fa fa-coffee"></i>
    </span>
    <span title="站点阅读时长">5:33</span>
</div>

        








      </div>
      <script src="https://Wangxianke123.github.io/live2d/autoload.js"></script>
    </footer>
  </div>

  
  <script src="/lib/anime.min.js"></script>
  <script src="/lib/velocity/velocity.min.js"></script>
  <script src="/lib/velocity/velocity.ui.min.js"></script>

<script src="/js/utils.js"></script>

<script src="/js/motion.js"></script>


<script src="/js/schemes/pisces.js"></script>


<script src="/js/next-boot.js"></script>




  




  
<script src="/js/local-search.js"></script>













  

  
      

<script>
  if (typeof MathJax === 'undefined') {
    window.MathJax = {
      loader: {
        source: {
          '[tex]/amsCd': '[tex]/amscd',
          '[tex]/AMScd': '[tex]/amscd'
        }
      },
      tex: {
        inlineMath: {'[+]': [['$', '$']]},
        tags: 'ams'
      },
      options: {
        renderActions: {
          findScript: [10, doc => {
            document.querySelectorAll('script[type^="math/tex"]').forEach(node => {
              const display = !!node.type.match(/; *mode=display/);
              const math = new doc.options.MathItem(node.textContent, doc.inputJax[0], display);
              const text = document.createTextNode('');
              node.parentNode.replaceChild(text, node);
              math.start = {node: text, delim: '', n: 0};
              math.end = {node: text, delim: '', n: 0};
              doc.math.push(math);
            });
          }, '', false],
          insertedScript: [200, () => {
            document.querySelectorAll('mjx-container').forEach(node => {
              let target = node.parentNode;
              if (target.nodeName.toLowerCase() === 'li') {
                target.parentNode.classList.add('has-jax');
              }
            });
          }, '', false]
        }
      }
    };
    (function () {
      var script = document.createElement('script');
      script.src = '//cdn.jsdelivr.net/npm/mathjax@3/es5/tex-mml-chtml.js';
      script.defer = true;
      document.head.appendChild(script);
    })();
  } else {
    MathJax.startup.document.state(0);
    MathJax.texReset();
    MathJax.typeset();
  }
</script>

    

  

</body>

</html>
