Fitter report for SerDes_Sys
Tue Mar  5 03:15:26 2024
Quartus Prime Version 22.1std.2 Build 922 07/20/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Tue Mar  5 03:15:25 2024          ;
; Quartus Prime Version           ; 22.1std.2 Build 922 07/20/2023 SC Lite Edition ;
; Revision Name                   ; SerDes_Sys                                     ;
; Top-level Entity Name           ; SerDes_Sys                                     ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CSEMA5F31C6                                   ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 11,084 / 32,070 ( 35 % )                       ;
; Total registers                 ; 15542                                          ;
; Total pins                      ; 27 / 457 ( 6 % )                               ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 1,193,984 / 4,065,280 ( 29 % )                 ;
; Total RAM Blocks                ; 141 / 397 ( 36 % )                             ;
; Total DSP Blocks                ; 5 / 87 ( 6 % )                                 ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 1 / 6 ( 17 % )                                 ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.7%      ;
;     Processor 3            ;   1.6%      ;
;     Processor 4            ;   1.6%      ;
;     Processor 5            ;   1.3%      ;
;     Processor 6            ;   1.3%      ;
;     Processor 7            ;   1.3%      ;
;     Processor 8            ;   1.3%      ;
;     Processor 9            ;   1.2%      ;
;     Processor 10           ;   1.2%      ;
;     Processor 11           ;   1.2%      ;
;     Processor 12           ;   1.2%      ;
;     Processor 13           ;   1.2%      ;
;     Processor 14           ;   1.2%      ;
;     Processor 15           ;   1.2%      ;
;     Processor 16           ;   1.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][0]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][0]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][1]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][1]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][2]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][2]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][3]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][3]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][4]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][4]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][5]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][5]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][6]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][6]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][7]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][7]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][8]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][8]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][9]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][9]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][10]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][10]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][11]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][11]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][12]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][12]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][13]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][13]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][14]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][14]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][15]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][15]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][16]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][16]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|isi[1][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; ISI_channel_ocm:channel|isi[1][16]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[1][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[1][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|isi[1][16]~_Duplicate_2                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; ISI_channel_ocm:channel|isi[2][0]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][0]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][1]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][1]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][2]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][2]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][3]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][3]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][4]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][4]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][5]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][5]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][6]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][6]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][7]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][7]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][8]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][8]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][9]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][9]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][10]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][10]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][11]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][11]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][12]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][12]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][13]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][13]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][14]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][14]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][15]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][15]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][16]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][16]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|isi[2][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; ISI_channel_ocm:channel|isi[2][16]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[2][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[2][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|isi[2][16]~_Duplicate_2                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; ISI_channel_ocm:channel|isi[3][0]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][0]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][1]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][1]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][2]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][2]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][3]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][3]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][4]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][4]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][5]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][5]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][6]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][6]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][7]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][7]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][8]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][8]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][9]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][9]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][10]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][10]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][11]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][11]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][12]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][12]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][13]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][13]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][14]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][14]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][15]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][15]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][16]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][16]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|isi[3][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; ISI_channel_ocm:channel|isi[3][16]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[3][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[3][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|isi[3][16]~_Duplicate_2                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; ISI_channel_ocm:channel|isi[4][0]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][0]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][1]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][1]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][2]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][2]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][3]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][3]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][4]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][4]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][5]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][5]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][6]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][6]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][7]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][7]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][8]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][8]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][9]                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][9]~SCLR_LUT                                                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][10]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][10]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][11]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][11]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][12]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][12]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][13]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][13]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][14]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][14]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][15]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][15]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][16]                                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][16]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|isi[4][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; ISI_channel_ocm:channel|isi[4][16]~SCLR_LUT                                                                                                                                                                                                                                                                                                              ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; ISI_channel_ocm:channel|isi[4][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; BY               ;                       ;
; ISI_channel_ocm:channel|isi[4][16]~_Duplicate_1                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|isi[4][16]~_Duplicate_2                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][16]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][17]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][18]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][19]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][20]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][21]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][22]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][23]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][24]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][25]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][26]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][27]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][28]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][29]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][30]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[0][31]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult4~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][16]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][17]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][18]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][19]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][20]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][21]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][22]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][23]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][24]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][25]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][26]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][27]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][28]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][29]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][30]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[1][31]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult0~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][16]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][17]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][18]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][19]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][20]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][21]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][22]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][23]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][24]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][25]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][26]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][27]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][28]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][29]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][30]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[2][31]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult1~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][16]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][17]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][18]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][19]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][20]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][21]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][22]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][23]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][24]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][25]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][26]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][27]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][28]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][29]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][30]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[3][31]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult2~mac                                                                                                                                                                                                                                                                                                                                  ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][16]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][17]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][18]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][19]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][20]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][21]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][22]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][23]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][24]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][25]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][26]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][27]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][28]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][29]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][30]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; ISI_channel_ocm:channel|pulse_response[4][31]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; ISI_channel_ocm:channel|Mult3~8                                                                                                                                                                                                                                                                                                                                    ; AY               ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|write_accepted                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|write_accepted~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[3]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[3]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[4]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[4]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[29]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|av_readdata_pre[29]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[1]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[3]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[11]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_cnt[1]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_cnt[2]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_cnt[2]~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[2]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[3]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[4]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[4]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[6]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[7]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[9]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[9]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[10]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[12]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[12]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[18]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[18]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[19]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[23]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[23]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[25]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[26]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[27]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[27]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[29]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[9]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[11]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[13]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[15]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[18]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src2[24]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[11]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[11]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[12]                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[0]                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|oci_ienable[0]~DUPLICATE                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|address[1]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|address[1]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|address[2]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|address[2]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|address[6]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|address[6]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|address[7]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|address[7]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|write                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|write~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_valid                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_valid~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[0]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[0]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[6]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[6]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[7]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[7]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[9]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[9]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[10]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[10]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[11]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[11]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[13]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[13]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[16]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_alu_result[16]~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_bstatus_reg                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_bstatus_reg~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[7]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[7]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[3]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[3]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[6]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[6]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[7]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte2_data[7]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_read                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_read~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[10]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[10]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[24]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|d_writedata[24]~DUPLICATE                                                                                                                                                                                                                                                          ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|address_reg_a[3]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|address_reg_a[3]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|address_reg_b[0]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|address_reg_b[0]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|address_reg_b[1]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|address_reg_b[1]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|address_reg_b[4]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|address_reg_b[4]~DUPLICATE                                                                                                                                                                                                                                 ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|baud_rate_counter[4]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|baud_rate_counter[4]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|delayed_unxsync_rxdxx1                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|delayed_unxsync_rxdxx1~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|do_start_rx                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|do_start_rx~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|framing_error                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|framing_error~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|rx_overrun                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|rx_overrun~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|tx_ready                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|tx_ready~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; RX:receiver|DFE:dfe_0|decision_maker:DM|difference[2][4]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RX:receiver|DFE:dfe_0|decision_maker:DM|difference[2][4]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RX:receiver|DFE:dfe_0|decision_maker:DM|difference[3][1]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RX:receiver|DFE:dfe_0|decision_maker:DM|difference[3][1]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; RX:receiver|DFE:dfe_0|subtract_result[2]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RX:receiver|DFE:dfe_0|subtract_result[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[7]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[7]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~DUPLICATE ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_wrapped_delayed~DUPLICATE                                                                                                                                                                                                                             ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_27|dffs[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_27|dffs[0]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_47|dffs[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_47|dffs[0]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_80|dffs[2]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_80|dffs[2]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_129|dffs[2]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_129|dffs[2]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_157|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_157|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_158|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_158|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_170|dffs[0]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_170|dffs[0]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_195|dffs[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_195|dffs[1]~DUPLICATE               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                                                               ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[4]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[9]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[9]~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_10|dffs[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_10|dffs[0]~DUPLICATE                  ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_17|dffs[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_17|dffs[0]~DUPLICATE                  ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_38|dffs[0]                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_38|dffs[0]~DUPLICATE                  ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_134|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_134|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_139|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_139|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_143|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_143|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_173|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_173|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_184|dffs[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_184|dffs[1]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_188|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_188|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_194|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_194|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_221|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_221|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_236|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_236|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_259|dffs[2]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_259|dffs[2]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_318|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_318|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_330|dffs[2]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_330|dffs[2]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_363|dffs[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_363|dffs[1]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_390|dffs[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_390|dffs[1]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_468|dffs[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_468|dffs[1]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_474|dffs[2]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_474|dffs[2]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_485|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_485|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_485|dffs[2]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_485|dffs[2]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_507|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_507|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_513|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_513|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_515|dffs[2]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_515|dffs[2]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_557|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_557|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_557|dffs[2]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_557|dffs[2]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_561|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_561|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_575|dffs[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_575|dffs[1]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_606|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_606|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_621|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_621|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_645|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_645|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_662|dffs[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_662|dffs[1]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_677|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_677|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_714|dffs[2]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_714|dffs[2]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_748|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_748|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_800|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_800|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_816|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_816|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_839|dffs[2]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_839|dffs[2]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_868|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_868|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_956|dffs[0]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_956|dffs[0]~DUPLICATE                 ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1093|dffs[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1093|dffs[0]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1094|dffs[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1094|dffs[0]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1108|dffs[0]                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1108|dffs[0]~DUPLICATE                ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                                                                                ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                             ;
+------------------+----------------+--------------+-------------+---------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+------------------+----------------+--------------+-------------+---------------+----------------+
; Location         ;                ;              ; HEX0[0]     ; PIN_AE26      ; QSF Assignment ;
; Location         ;                ;              ; HEX0[1]     ; PIN_AE27      ; QSF Assignment ;
; Location         ;                ;              ; HEX0[2]     ; PIN_AE28      ; QSF Assignment ;
; Location         ;                ;              ; HEX0[3]     ; PIN_AG27      ; QSF Assignment ;
; Location         ;                ;              ; HEX0[4]     ; PIN_AF28      ; QSF Assignment ;
; Location         ;                ;              ; HEX0[5]     ; PIN_AG28      ; QSF Assignment ;
; Location         ;                ;              ; HEX0[6]     ; PIN_AH28      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[0]     ; PIN_AJ29      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[1]     ; PIN_AH29      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[2]     ; PIN_AH30      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[3]     ; PIN_AG30      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[4]     ; PIN_AF29      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[5]     ; PIN_AF30      ; QSF Assignment ;
; Location         ;                ;              ; HEX1[6]     ; PIN_AD27      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[0]     ; PIN_AB23      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[1]     ; PIN_AE29      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[2]     ; PIN_AD29      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[3]     ; PIN_AC28      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[4]     ; PIN_AD30      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[5]     ; PIN_AC29      ; QSF Assignment ;
; Location         ;                ;              ; HEX2[6]     ; PIN_AC30      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[0]     ; PIN_AD26      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[1]     ; PIN_AC27      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[2]     ; PIN_AD25      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[3]     ; PIN_AC25      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[4]     ; PIN_AB28      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[5]     ; PIN_AB25      ; QSF Assignment ;
; Location         ;                ;              ; HEX3[6]     ; PIN_AB22      ; QSF Assignment ;
; Location         ;                ;              ; HEX4[0]     ; PIN_AA24      ; QSF Assignment ;
; Location         ;                ;              ; HEX4[1]     ; PIN_Y23       ; QSF Assignment ;
; Location         ;                ;              ; HEX4[2]     ; PIN_Y24       ; QSF Assignment ;
; Location         ;                ;              ; HEX4[3]     ; PIN_W22       ; QSF Assignment ;
; Location         ;                ;              ; HEX4[4]     ; PIN_W24       ; QSF Assignment ;
; Location         ;                ;              ; HEX4[5]     ; PIN_V23       ; QSF Assignment ;
; Location         ;                ;              ; HEX4[6]     ; PIN_W25       ; QSF Assignment ;
; Location         ;                ;              ; HEX5[0]     ; PIN_V25       ; QSF Assignment ;
; Location         ;                ;              ; HEX5[1]     ; PIN_AA28      ; QSF Assignment ;
; Location         ;                ;              ; HEX5[2]     ; PIN_Y27       ; QSF Assignment ;
; Location         ;                ;              ; HEX5[3]     ; PIN_AB27      ; QSF Assignment ;
; Location         ;                ;              ; HEX5[4]     ; PIN_AB26      ; QSF Assignment ;
; Location         ;                ;              ; HEX5[5]     ; PIN_AA26      ; QSF Assignment ;
; Location         ;                ;              ; HEX5[6]     ; PIN_AA25      ; QSF Assignment ;
; Location         ;                ;              ; VGA_BLANK_N ; PIN_F10       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[0]    ; PIN_B13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[1]    ; PIN_G13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[2]    ; PIN_H13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[3]    ; PIN_F14       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[4]    ; PIN_H14       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[5]    ; PIN_F15       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[6]    ; PIN_G15       ; QSF Assignment ;
; Location         ;                ;              ; VGA_B[7]    ; PIN_J14       ; QSF Assignment ;
; Location         ;                ;              ; VGA_CLK     ; PIN_A11       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[0]    ; PIN_J9        ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[1]    ; PIN_J10       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[2]    ; PIN_H12       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[3]    ; PIN_G10       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[4]    ; PIN_G11       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[5]    ; PIN_G12       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[6]    ; PIN_F11       ; QSF Assignment ;
; Location         ;                ;              ; VGA_G[7]    ; PIN_E11       ; QSF Assignment ;
; Location         ;                ;              ; VGA_HS      ; PIN_B11       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[0]    ; PIN_A13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[1]    ; PIN_C13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[2]    ; PIN_E13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[3]    ; PIN_B12       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[4]    ; PIN_C12       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[5]    ; PIN_D12       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[6]    ; PIN_E12       ; QSF Assignment ;
; Location         ;                ;              ; VGA_R[7]    ; PIN_F13       ; QSF Assignment ;
; Location         ;                ;              ; VGA_SYNC_N  ; PIN_C10       ; QSF Assignment ;
; Location         ;                ;              ; VGA_VS      ; PIN_D11       ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0        ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[0]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[1]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[2]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[3]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[4]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[5]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX0[6]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[0]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[1]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[2]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[3]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[4]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[5]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX1[6]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2        ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[0]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[1]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[2]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[3]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[4]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[5]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX2[6]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3        ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[0]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[1]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[2]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[3]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[4]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[5]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; HEX3[6]     ; 16MA          ; QSF Assignment ;
; Current Strength ; SerDes_Sys     ;              ; KEY         ; 16MA          ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX0[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[4](n)  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX1[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX2[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; HEX3[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; SerDes_Sys     ;              ; KEY         ; 3.3-V LVTTL   ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[0]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[1]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[2]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[3]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[4]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[5]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX0[6]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[0]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[1]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[2]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[3]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[4]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[5]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX1[6]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[0]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[1]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[2]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[3]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[4]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[5]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX2[6]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[0]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[1]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[2]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[3]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[4]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[5]     ; 1             ; QSF Assignment ;
; Slew Rate        ; SerDes_Sys     ;              ; HEX3[6]     ; 1             ; QSF Assignment ;
+------------------+----------------+--------------+-------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 30128 ) ; 0.00 % ( 0 / 30128 )       ; 0.00 % ( 0 / 30128 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 30128 ) ; 0.00 % ( 0 / 30128 )       ; 0.00 % ( 0 / 30128 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:data_flow        ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:data_flow        ;
; sld_signaltap:mem_init         ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:mem_init         ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 22428 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 257 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:data_flow        ; 0.00 % ( 0 / 1512 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:mem_init         ; 0.00 % ( 0 / 5914 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/output_files/SerDes_Sys.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 11,084 / 32,070       ; 35 %  ;
; ALMs needed [=A-B+C]                                        ; 11,084                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 13,524 / 32,070       ; 42 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,803                 ;       ;
;         [b] ALMs used for LUT logic                         ; 6,153                 ;       ;
;         [c] ALMs used for registers                         ; 5,568                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2,524 / 32,070        ; 8 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 84 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 4                     ;       ;
;         [c] Due to LAB input limits                         ; 80                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 1,695 / 3,207         ; 53 %  ;
;     -- Logic LABs                                           ; 1,695                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 13,507                ;       ;
;     -- 7 input functions                                    ; 105                   ;       ;
;     -- 6 input functions                                    ; 6,598                 ;       ;
;     -- 5 input functions                                    ; 1,606                 ;       ;
;     -- 4 input functions                                    ; 2,055                 ;       ;
;     -- <=3 input functions                                  ; 3,143                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 2,959                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 15,542                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 14,742 / 64,140       ; 23 %  ;
;         -- Secondary logic registers                        ; 800 / 64,140          ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 15,392                ;       ;
;         -- Routing optimization registers                   ; 150                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 27 / 457              ; 6 %   ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 141 / 397             ; 36 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,193,984 / 4,065,280 ; 29 %  ;
; Total block memory implementation bits                      ; 1,443,840 / 4,065,280 ; 36 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 5 / 87                ; 6 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 13.8% / 13.6% / 14.3% ;       ;
; Peak interconnect usage (total/H/V)                         ; 46.7% / 45.6% / 50.2% ;       ;
; Maximum fan-out                                             ; 12946                 ;       ;
; Highest non-global fan-out                                  ; 2007                  ;       ;
; Total fan-out                                               ; 118726                ;       ;
; Average fan-out                                             ; 3.68                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                      ;
+-------------------------------------------------------------+------------------------+-----------------------+-------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; sld_hub:auto_hub      ; sld_signaltap:data_flow ; sld_signaltap:mem_init ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+-----------------------+-------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 9409 / 32070 ( 29 % )  ; 96 / 32070 ( < 1 % )  ; 371 / 32070 ( 1 % )     ; 1209 / 32070 ( 4 % )   ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 9409                   ; 96                    ; 371                     ; 1209                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 10506 / 32070 ( 33 % ) ; 105 / 32070 ( < 1 % ) ; 571 / 32070 ( 2 % )     ; 2346 / 32070 ( 7 % )   ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1381                   ; 37                    ; 117                     ; 269                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 5781                   ; 42                    ; 75                      ; 257                    ; 0                              ;
;         [c] ALMs used for registers                         ; 3344                   ; 26                    ; 379                     ; 1820                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                     ; 0                       ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1181 / 32070 ( 4 % )   ; 9 / 32070 ( < 1 % )   ; 200 / 32070 ( < 1 % )   ; 1138 / 32070 ( 4 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 84 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )     ; 0 / 32070 ( 0 % )       ; 1 / 32070 ( < 1 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                     ; 0                       ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 4                      ; 0                     ; 0                       ; 0                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 80                     ; 0                     ; 0                       ; 1                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                     ; 0                       ; 0                      ; 0                              ;
;                                                             ;                        ;                       ;                         ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                   ; Low                     ; Low                    ; Low                            ;
;                                                             ;                        ;                       ;                         ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 1277 / 3207 ( 40 % )   ; 15 / 3207 ( < 1 % )   ; 85 / 3207 ( 3 % )       ; 355 / 3207 ( 11 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 1277                   ; 15                    ; 85                      ; 355                    ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                     ; 0                       ; 0                      ; 0                              ;
;                                                             ;                        ;                       ;                         ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 12169                  ; 129                   ; 350                     ; 859                    ; 0                              ;
;     -- 7 input functions                                    ; 102                    ; 0                     ; 1                       ; 2                      ; 0                              ;
;     -- 6 input functions                                    ; 5879                   ; 24                    ; 125                     ; 570                    ; 0                              ;
;     -- 5 input functions                                    ; 1397                   ; 37                    ; 59                      ; 113                    ; 0                              ;
;     -- 4 input functions                                    ; 1962                   ; 18                    ; 32                      ; 43                     ; 0                              ;
;     -- <=3 input functions                                  ; 2829                   ; 50                    ; 133                     ; 131                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 594                    ; 44                    ; 426                     ; 1895                   ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                     ; 0                       ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                     ; 0                       ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                     ; 0                       ; 0                      ; 0                              ;
;                                                             ;                        ;                       ;                         ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                     ; 0                       ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                       ;                         ;                        ;                                ;
;         -- Primary logic registers                          ; 9449 / 64140 ( 15 % )  ; 125 / 64140 ( < 1 % ) ; 992 / 64140 ( 2 % )     ; 4176 / 64140 ( 7 % )   ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 92 / 64140 ( < 1 % )   ; 13 / 64140 ( < 1 % )  ; 125 / 64140 ( < 1 % )   ; 570 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                       ;                         ;                        ;                                ;
;         -- Design implementation registers                  ; 9462                   ; 128                   ; 1105                    ; 4697                   ; 0                              ;
;         -- Routing optimization registers                   ; 79                     ; 10                    ; 12                      ; 49                     ; 0                              ;
;                                                             ;                        ;                       ;                         ;                        ;                                ;
;                                                             ;                        ;                       ;                         ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                     ; 0                       ; 0                      ; 0                              ;
; I/O pins                                                    ; 26                     ; 0                     ; 0                       ; 0                      ; 1                              ;
; I/O registers                                               ; 0                      ; 0                     ; 0                       ; 0                      ; 0                              ;
; Total block memory bits                                     ; 583680                 ; 0                     ; 241664                  ; 368640                 ; 0                              ;
; Total block memory implementation bits                      ; 768000                 ; 0                     ; 307200                  ; 368640                 ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )           ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 75 / 397 ( 18 % )      ; 0 / 397 ( 0 % )       ; 30 / 397 ( 7 % )        ; 36 / 397 ( 9 % )       ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 5 / 87 ( 5 % )         ; 0 / 87 ( 0 % )        ; 0 / 87 ( 0 % )          ; 0 / 87 ( 0 % )         ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 116 ( 0 % )        ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )         ; 0 / 116 ( 0 % )        ; 2 / 116 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )          ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )           ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )         ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )          ; 0 / 54 ( 0 % )         ; 1 / 54 ( 1 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )          ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )           ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )          ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )           ; 0 / 6 ( 0 % )          ; 1 / 6 ( 16 % )                 ;
;                                                             ;                        ;                       ;                         ;                        ;                                ;
; Connections                                                 ;                        ;                       ;                         ;                        ;                                ;
;     -- Input Connections                                    ; 9851                   ; 205                   ; 1582                    ; 5812                   ; 1                              ;
;     -- Registered Input Connections                         ; 9543                   ; 146                   ; 1220                    ; 5094                   ; 0                              ;
;     -- Output Connections                                   ; 842                    ; 651                   ; 34                      ; 34                     ; 15890                          ;
;     -- Registered Output Connections                        ; 225                    ; 651                   ; 0                       ; 0                      ; 0                              ;
;                                                             ;                        ;                       ;                         ;                        ;                                ;
; Internal Connections                                        ;                        ;                       ;                         ;                        ;                                ;
;     -- Total Connections                                    ; 92210                  ; 1747                  ; 6933                    ; 22272                  ; 15932                          ;
;     -- Registered Connections                               ; 50412                  ; 1379                  ; 4653                    ; 15162                  ; 0                              ;
;                                                             ;                        ;                       ;                         ;                        ;                                ;
; External Connections                                        ;                        ;                       ;                         ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 149                   ; 118                     ; 720                    ; 9706                           ;
;     -- sld_hub:auto_hub                                     ; 149                    ; 40                    ; 251                     ; 238                    ; 178                            ;
;     -- sld_signaltap:data_flow                              ; 118                    ; 251                   ; 64                      ; 0                      ; 1183                           ;
;     -- sld_signaltap:mem_init                               ; 720                    ; 238                   ; 0                       ; 64                     ; 4824                           ;
;     -- hard_block:auto_generated_inst                       ; 9706                   ; 178                   ; 1183                    ; 4824                   ; 0                              ;
;                                                             ;                        ;                       ;                         ;                        ;                                ;
; Partition Interface                                         ;                        ;                       ;                         ;                        ;                                ;
;     -- Input Ports                                          ; 43                     ; 111                   ; 246                     ; 1149                   ; 5                              ;
;     -- Output Ports                                         ; 403                    ; 128                   ; 133                     ; 735                    ; 10                             ;
;     -- Bidir Ports                                          ; 0                      ; 0                     ; 0                       ; 0                      ; 0                              ;
;                                                             ;                        ;                       ;                         ;                        ;                                ;
; Registered Ports                                            ;                        ;                       ;                         ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 3                     ; 80                      ; 329                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 77                    ; 119                     ; 721                    ; 0                              ;
;                                                             ;                        ;                       ;                         ;                        ;                                ;
; Port Connectivity                                           ;                        ;                       ;                         ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 1                     ; 22                      ; 230                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 36                    ; 2                       ; 2                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                     ; 24                      ; 14                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                     ; 1                       ; 1                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 75                    ; 63                      ; 364                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                     ; 0                       ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 80                    ; 77                      ; 378                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 52                    ; 121                     ; 723                    ; 0                              ;
+-------------------------------------------------------------+------------------------+-----------------------+-------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50    ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; HPS_UART_RX ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]      ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 543                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]      ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]      ; W15   ; 3B       ; 40           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]      ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]       ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]       ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]       ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]       ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]       ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]       ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]       ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]       ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]       ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]       ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HPS_UART_TX ; AC18  ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]     ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]     ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]     ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]     ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]     ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]     ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]     ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]     ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]     ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]     ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 9 / 80 ( 11 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; HPS_UART_TX                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; HPS_UART_RX                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; HPS_UART_TX ; Incomplete set of assignments ;
; LEDR[0]     ; Incomplete set of assignments ;
; SW[9]       ; Incomplete set of assignments ;
; LEDR[1]     ; Incomplete set of assignments ;
; LEDR[2]     ; Incomplete set of assignments ;
; LEDR[3]     ; Incomplete set of assignments ;
; LEDR[4]     ; Incomplete set of assignments ;
; LEDR[5]     ; Incomplete set of assignments ;
; LEDR[6]     ; Incomplete set of assignments ;
; LEDR[7]     ; Incomplete set of assignments ;
; LEDR[8]     ; Incomplete set of assignments ;
; LEDR[9]     ; Incomplete set of assignments ;
; SW[2]       ; Incomplete set of assignments ;
; SW[3]       ; Incomplete set of assignments ;
; SW[4]       ; Incomplete set of assignments ;
; SW[5]       ; Incomplete set of assignments ;
; SW[6]       ; Incomplete set of assignments ;
; SW[7]       ; Incomplete set of assignments ;
; SW[8]       ; Incomplete set of assignments ;
+-------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                               ;
+-----------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                     ;                           ;
+-----------------------------------------------------------------------------------------------------+---------------------------+
; pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                     ; Integer PLL               ;
;     -- PLL Location                                                                                 ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                      ; Global Clock              ;
;     -- PLL Bandwidth                                                                                ; Auto                      ;
;         -- PLL Bandwidth Range                                                                      ; 2100000 to 1400000 Hz     ;
;     -- Reference Clock Frequency                                                                    ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                   ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                            ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                           ; Normal                    ;
;     -- PLL Freq Min Lock                                                                            ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                            ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                   ; On                        ;
;     -- PLL Fractional Division                                                                      ; N/A                       ;
;     -- M Counter                                                                                    ; 12                        ;
;     -- N Counter                                                                                    ; 2                         ;
;     -- PLL Refclk Select                                                                            ;                           ;
;             -- PLL Refclk Select Location                                                           ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                   ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                   ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                      ; N/A                       ;
;             -- CORECLKIN source                                                                     ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                   ; N/A                       ;
;             -- PLLIQCLKIN source                                                                    ; N/A                       ;
;             -- RXIQCLKIN source                                                                     ; N/A                       ;
;             -- CLKIN(0) source                                                                      ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                      ; N/A                       ;
;             -- CLKIN(2) source                                                                      ; N/A                       ;
;             -- CLKIN(3) source                                                                      ; N/A                       ;
;     -- PLL Output Counter                                                                           ;                           ;
;         -- pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                               ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                ; PLLOUTPUTCOUNTER_X0_Y4_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                               ; On                        ;
;             -- Duty Cycle                                                                           ; 50.0000                   ;
;             -- Phase Shift                                                                          ; 0.000000 degrees          ;
;             -- C Counter                                                                            ; 3                         ;
;             -- C Counter PH Mux PRST                                                                ; 0                         ;
;             -- C Counter PRST                                                                       ; 1                         ;
;                                                                                                     ;                           ;
+-----------------------------------------------------------------------------------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                              ; Entity Name                                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; |SerDes_Sys                                                                                                                             ; 11084.9 (31.0)       ; 13524.5 (31.2)                   ; 2523.6 (0.2)                                      ; 84.0 (0.0)                       ; 0.0 (0.0)            ; 13507 (60)          ; 15542 (38)                ; 0 (0)         ; 1193984           ; 141   ; 5          ; 27   ; 0            ; |SerDes_Sys                                                                                                                                                                                                                                                                                                                                                                                                                      ; SerDes_Sys                                        ; work         ;
;    |ISI_channel_ocm:channel|                                                                                                            ; 72.2 (72.2)          ; 81.0 (81.0)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (119)           ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 5          ; 0    ; 0            ; |SerDes_Sys|ISI_channel_ocm:channel                                                                                                                                                                                                                                                                                                                                                                                              ; ISI_channel_ocm                                   ; work         ;
;    |NIOS_UART:u0|                                                                                                                       ; 1188.6 (0.0)         ; 1265.5 (0.0)                     ; 104.0 (0.0)                                       ; 27.1 (0.0)                       ; 0.0 (0.0)            ; 1593 (0)            ; 878 (0)                   ; 0 (0)         ; 583680            ; 75    ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOS_UART                                         ; NIOS_UART    ;
;       |NIOS_UART_mm_interconnect_0:mm_interconnect_0|                                                                                   ; 92.7 (0.0)           ; 106.7 (0.0)                      ; 13.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 196 (0)             ; 85 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                           ; NIOS_UART_mm_interconnect_0                       ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_demux:cmd_demux|                                                                              ; 3.0 (3.0)            ; 4.0 (4.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                           ; NIOS_UART_mm_interconnect_0_cmd_demux             ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                   ; NIOS_UART_mm_interconnect_0_cmd_demux_001         ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_demux_001:rsp_demux|                                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_demux_001:rsp_demux                                                                                                                                                                                                                                                                                                       ; NIOS_UART_mm_interconnect_0_cmd_demux_001         ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_demux_001:rsp_demux_002|                                                                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                   ; NIOS_UART_mm_interconnect_0_cmd_demux_001         ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                  ; 17.7 (16.2)          ; 17.7 (16.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                               ; NIOS_UART_mm_interconnect_0_cmd_mux               ; NIOS_UART    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                  ; altera_merlin_arbitrator                          ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                              ; 22.5 (20.8)          ; 28.3 (26.7)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (54)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                           ; NIOS_UART_mm_interconnect_0_cmd_mux               ; NIOS_UART    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                          ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_router:router|                                                                                    ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                 ; NIOS_UART_mm_interconnect_0_router                ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_router_001:router_001|                                                                            ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                         ; NIOS_UART_mm_interconnect_0_router_001            ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                  ; 11.3 (11.3)          ; 11.8 (11.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                               ; NIOS_UART_mm_interconnect_0_rsp_mux               ; NIOS_UART    ;
;          |NIOS_UART_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                          ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                       ; NIOS_UART_mm_interconnect_0_rsp_mux_001           ; NIOS_UART    ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; NIOS_UART    ;
;          |altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo|                                                                          ; 3.6 (3.6)            ; 3.9 (3.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; NIOS_UART    ;
;          |altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|                                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                             ; NIOS_UART    ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                        ; NIOS_UART    ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                          ; altera_merlin_master_agent                        ; NIOS_UART    ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 4.0 (4.0)            ; 4.3 (4.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                       ; altera_merlin_master_translator                   ; NIOS_UART    ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                ; altera_merlin_master_translator                   ; NIOS_UART    ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; NIOS_UART    ;
;          |altera_merlin_slave_agent:on_chip_mem_s1_agent|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:on_chip_mem_s1_agent                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                         ; NIOS_UART    ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 7.8 (7.8)            ; 13.4 (13.4)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; NIOS_UART    ;
;          |altera_merlin_slave_translator:on_chip_mem_s1_translator|                                                                     ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:on_chip_mem_s1_translator                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                    ; NIOS_UART    ;
;          |altera_merlin_slave_translator:uart_0_s1_translator|                                                                          ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_0_s1_translator                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                    ; NIOS_UART    ;
;       |NIOS_UART_nios2_gen2_0:nios2_gen2_0|                                                                                             ; 442.8 (0.0)          ; 497.3 (0.0)                      ; 58.4 (0.0)                                        ; 3.9 (0.0)                        ; 0.0 (0.0)            ; 676 (0)             ; 646 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                     ; NIOS_UART_nios2_gen2_0                            ; NIOS_UART    ;
;          |NIOS_UART_nios2_gen2_0_cpu:cpu|                                                                                               ; 442.8 (290.1)        ; 497.3 (311.9)                    ; 58.4 (25.7)                                       ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 676 (485)           ; 646 (356)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                      ; NIOS_UART_nios2_gen2_0_cpu                        ; NIOS_UART    ;
;             |NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|                                             ; 152.7 (31.8)         ; 185.4 (32.0)                     ; 32.8 (0.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 191 (5)             ; 290 (85)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                        ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci              ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|                      ; 53.8 (0.0)           ; 74.9 (0.0)                       ; 21.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 83 (0)              ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                      ; NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper    ; NIOS_UART    ;
;                   |NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|                     ; 7.7 (7.2)            ; 23.2 (21.5)                      ; 15.5 (14.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk     ; NIOS_UART    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                           ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer5|                                                             ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer5 ; altera_std_synchronizer                           ; work         ;
;                   |NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|                           ; 44.7 (44.0)          ; 50.0 (48.3)                      ; 5.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck                                                            ; NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck        ; NIOS_UART    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.1 (0.1)            ; 0.7 (0.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                           ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer3       ; altera_std_synchronizer                           ; work         ;
;                   |sld_virtual_jtag_basic:NIOS_UART_nios2_gen2_0_cpu_debug_slave_phy|                                                   ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS_UART_nios2_gen2_0_cpu_debug_slave_phy                                                                                    ; sld_virtual_jtag_basic                            ; work         ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|                            ; 2.9 (2.9)            ; 3.9 (3.9)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                            ; NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg       ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|                              ; 6.1 (6.1)            ; 15.5 (15.5)                      ; 9.4 (9.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                              ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break        ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug|                              ; 4.3 (4.0)            ; 6.0 (4.4)                        ; 1.7 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 11 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                              ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug        ; NIOS_UART    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                          ; altera_std_synchronizer                           ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                         ; altera_std_synchronizer                           ; work         ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im|                                    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im                                                                                                                                                                    ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im           ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace                                                                                                                                                            ; NIOS_UART_nios2_gen2_0_cpu_nios2_oci_itrace       ; NIOS_UART    ;
;                |NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|                                    ; 48.6 (48.6)          ; 48.6 (48.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 49 (49)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                    ; NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem           ; NIOS_UART    ;
;                   |NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module   ; NIOS_UART    ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                        ; work         ;
;                         |altsyncram_qid1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                                   ; work         ;
;             |NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                         ; NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module ; NIOS_UART    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                ; altsyncram_msi1                                   ; work         ;
;             |NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                         ; NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module ; NIOS_UART    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                                                ; altsyncram_msi1                                   ; work         ;
;       |NIOS_UART_on_chip_mem:on_chip_mem|                                                                                               ; 587.9 (1.5)          ; 581.7 (1.5)                      ; 16.8 (0.0)                                        ; 23.1 (0.0)                       ; 0.0 (0.0)            ; 614 (2)             ; 14 (0)                    ; 0 (0)         ; 573440            ; 72    ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem                                                                                                                                                                                                                                                                                                                                                                       ; NIOS_UART_on_chip_mem                             ; NIOS_UART    ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 586.4 (0.0)          ; 580.2 (0.0)                      ; 16.8 (0.0)                                        ; 23.1 (0.0)                       ; 0.0 (0.0)            ; 612 (0)             ; 14 (0)                    ; 0 (0)         ; 573440            ; 72    ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                             ; altsyncram                                        ; work         ;
;             |altsyncram_dda2:auto_generated|                                                                                            ; 586.4 (2.8)          ; 580.2 (4.5)                      ; 16.8 (1.8)                                        ; 23.1 (0.1)                       ; 0.0 (0.0)            ; 612 (0)             ; 14 (14)                   ; 0 (0)         ; 573440            ; 72    ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated                                                                                                                                                                                                                                                                                                              ; altsyncram_dda2                                   ; work         ;
;                |decode_0na:decode2|                                                                                                     ; 14.2 (14.2)          ; 16.0 (16.0)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2                                                                                                                                                                                                                                                                                           ; decode_0na                                        ; work         ;
;                |mux_2jb:mux5|                                                                                                           ; 377.0 (377.0)        ; 367.7 (367.7)                    ; 9.7 (9.7)                                         ; 19.0 (19.0)                      ; 0.0 (0.0)            ; 384 (384)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|mux_2jb:mux5                                                                                                                                                                                                                                                                                                 ; mux_2jb                                           ; work         ;
;                |mux_tib:mux4|                                                                                                           ; 192.5 (192.5)        ; 192.0 (192.0)                    ; 3.5 (3.5)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 204 (204)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|mux_tib:mux4                                                                                                                                                                                                                                                                                                 ; mux_tib                                           ; work         ;
;       |NIOS_UART_uart_0:uart_0|                                                                                                         ; 58.5 (0.0)           ; 64.1 (0.0)                       ; 5.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 101 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0                                                                                                                                                                                                                                                                                                                                                                                 ; NIOS_UART_uart_0                                  ; NIOS_UART    ;
;          |NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs|                                                                              ; 18.2 (18.2)          ; 19.8 (19.8)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs                                                                                                                                                                                                                                                                                                                                 ; NIOS_UART_uart_0_regs                             ; NIOS_UART    ;
;          |NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|                                                                                  ; 23.5 (23.3)          ; 26.5 (25.8)                      ; 3.2 (2.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 45 (45)             ; 45 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx                                                                                                                                                                                                                                                                                                                                     ; NIOS_UART_uart_0_rx                               ; NIOS_UART    ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                       ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                 ; altera_std_synchronizer                           ; work         ;
;          |NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|                                                                                  ; 16.8 (16.8)          ; 17.8 (17.8)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx                                                                                                                                                                                                                                                                                                                                     ; NIOS_UART_uart_0_tx                               ; NIOS_UART    ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.7 (3.3)            ; 7.8 (4.9)                        ; 4.1 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                           ; NIOS_UART    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                         ; NIOS_UART    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                         ; NIOS_UART    ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3.0 (2.7)            ; 8.0 (5.2)                        ; 5.0 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                           ; NIOS_UART    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                         ; NIOS_UART    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|NIOS_UART:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                         ; NIOS_UART    ;
;    |RX:receiver|                                                                                                                        ; 107.7 (0.0)          ; 110.0 (0.0)                      ; 3.8 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 193 (0)             ; 65 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|RX:receiver                                                                                                                                                                                                                                                                                                                                                                                                          ; RX                                                ; RX           ;
;       |DFE:dfe_0|                                                                                                                       ; 103.7 (8.4)          ; 103.7 (8.3)                      ; 1.5 (0.2)                                         ; 1.5 (0.2)                        ; 0.0 (0.0)            ; 185 (13)            ; 55 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|RX:receiver|DFE:dfe_0                                                                                                                                                                                                                                                                                                                                                                                                ; DFE                                               ; RX           ;
;          |decision_maker:DM|                                                                                                            ; 95.3 (95.3)          ; 95.3 (95.3)                      ; 1.3 (1.3)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 172 (172)           ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|RX:receiver|DFE:dfe_0|decision_maker:DM                                                                                                                                                                                                                                                                                                                                                                              ; decision_maker                                    ; RX           ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.2 (0.0)            ; 1.3 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|RX:receiver|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                   ; altera_reset_controller                           ; RX           ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|RX:receiver|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                         ; RX           ;
;       |grey_decode:gray_decoder_0|                                                                                                      ; 1.8 (1.8)            ; 2.7 (2.7)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|RX:receiver|grey_decode:gray_decoder_0                                                                                                                                                                                                                                                                                                                                                                               ; grey_decode                                       ; RX           ;
;       |pam_4_decode:pam4_decoder_0|                                                                                                     ; 2.1 (2.1)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|RX:receiver|pam_4_decode:pam4_decoder_0                                                                                                                                                                                                                                                                                                                                                                              ; pam_4_decode                                      ; RX           ;
;    |TX:transmitter|                                                                                                                     ; 19.1 (0.0)           ; 25.0 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|TX:transmitter                                                                                                                                                                                                                                                                                                                                                                                                       ; TX                                                ; TX           ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|TX:transmitter|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                ; altera_reset_controller                           ; TX           ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|TX:transmitter|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                     ; altera_reset_synchronizer                         ; TX           ;
;       |grey_encode:gray_encoder_0|                                                                                                      ; 3.0 (3.0)            ; 4.0 (4.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|TX:transmitter|grey_encode:gray_encoder_0                                                                                                                                                                                                                                                                                                                                                                            ; grey_encode                                       ; TX           ;
;       |pam_4_encode:pam_encoder_0|                                                                                                      ; 1.6 (1.6)            ; 2.5 (2.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|TX:transmitter|pam_4_encode:pam_encoder_0                                                                                                                                                                                                                                                                                                                                                                            ; pam_4_encode                                      ; TX           ;
;       |prbs31:prbs_0|                                                                                                                   ; 13.7 (13.7)          ; 17.5 (17.5)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|TX:transmitter|prbs31:prbs_0                                                                                                                                                                                                                                                                                                                                                                                         ; prbs31                                            ; TX           ;
;    |noise_128_wrapper:noise_wrapper_noise|                                                                                              ; 7991.3 (4.7)         ; 8992.8 (5.0)                     ; 1056.4 (0.3)                                      ; 54.9 (0.0)                       ; 0.0 (0.0)            ; 10166 (9)           ; 8468 (9)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|noise_128_wrapper:noise_wrapper_noise                                                                                                                                                                                                                                                                                                                                                                                ; noise_128_wrapper                                 ; work         ;
;       |noise_128:noise_128|                                                                                                             ; 7986.6 (7888.8)      ; 8987.8 (8858.1)                  ; 1056.1 (1024.2)                                   ; 54.9 (54.9)                      ; 0.0 (0.0)            ; 10157 (9970)        ; 8459 (8219)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128                                                                                                                                                                                                                                                                                                                                                            ; noise_128                                         ; work         ;
;          |urng_64:dut|                                                                                                                  ; 97.8 (97.8)          ; 129.7 (129.7)                    ; 31.8 (31.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 187 (187)           ; 240 (240)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut                                                                                                                                                                                                                                                                                                                                                ; urng_64                                           ; work         ;
;    |pll:G100MHz|                                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|pll:G100MHz                                                                                                                                                                                                                                                                                                                                                                                                          ; pll                                               ; pll          ;
;       |pll_0002:pll_inst|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|pll:G100MHz|pll_0002:pll_inst                                                                                                                                                                                                                                                                                                                                                                                        ; pll_0002                                          ; pll          ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                                                                                                                ; altera_pll                                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 95.5 (0.5)           ; 104.0 (0.5)                      ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 129 (1)             ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                     ; sld_hub                                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 95.0 (0.0)           ; 103.5 (0.0)                      ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (0)             ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                     ; alt_sld_fab_with_jtag_input                       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 95.0 (0.0)           ; 103.5 (0.0)                      ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (0)             ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                  ; alt_sld_fab                                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 95.0 (1.3)           ; 103.5 (3.3)                      ; 8.5 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (1)             ; 138 (7)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                              ; alt_sld_fab_alt_sld_fab                           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 93.7 (0.0)           ; 100.2 (0.0)                      ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 127 (0)             ; 131 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                  ; alt_sld_fab_alt_sld_fab_sldfabric                 ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 93.7 (70.3)          ; 100.2 (75.8)                     ; 6.5 (5.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 127 (85)            ; 131 (97)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                     ; sld_jtag_hub                                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 12.7 (12.7)          ; 13.5 (13.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                             ; sld_rom_sr                                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.7 (10.7)          ; 10.9 (10.9)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                           ; sld_shadow_jsm                                    ; altera_sld   ;
;    |sld_signaltap:data_flow|                                                                                                            ; 371.0 (24.2)         ; 570.5 (42.7)                     ; 199.5 (18.5)                                      ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 350 (2)             ; 1117 (118)                ; 0 (0)         ; 241664            ; 30    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow                                                                                                                                                                                                                                                                                                                                                                                              ; sld_signaltap                                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 346.8 (0.0)          ; 527.8 (0.0)                      ; 181.0 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 348 (0)             ; 999 (0)                   ; 0 (0)         ; 241664            ; 30    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                        ; sld_signaltap_impl                                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 346.8 (69.8)         ; 527.8 (152.8)                    ; 181.0 (83.0)                                      ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 348 (66)            ; 999 (322)                 ; 0 (0)         ; 241664            ; 30    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                                 ; sld_signaltap_implb                               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 18.0 (17.3)          ; 33.8 (33.2)                      ; 15.8 (15.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                  ; altdpram                                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                              ; lpm_decode                                        ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                                                                                                    ; decode_vnf                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 241664            ; 30    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                 ; altsyncram                                        ; work         ;
;                |altsyncram_ai84:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 241664            ; 30    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated                                                                                                                                                                                                                                  ; altsyncram_ai84                                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 2.7 (2.7)            ; 3.2 (3.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                  ; lpm_shiftreg                                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                    ; lpm_shiftreg                                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 2.2 (2.2)            ; 7.2 (7.2)                        ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                                         ; serial_crc_16                                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 42.1 (42.1)          ; 52.7 (52.7)                      ; 10.6 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 84 (84)             ; 69 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                      ; sld_buffer_manager                                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 112.3 (0.5)          ; 176.0 (0.5)                      ; 63.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (1)             ; 347 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                     ; sld_ela_control                                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0.0 (0.0)            ; 2.0 (2.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                             ; lpm_shiftreg                                      ; work         ;
;                |sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|                                             ; 108.7 (0.0)          ; 170.2 (0.0)                      ; 61.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (0)             ; 331 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper                                                                                                                                                                                                          ; sld_ela_trigger                                   ; work         ;
;                   |sld_ela_trigger_eao:auto_generated|                                                                                  ; 108.7 (0.0)          ; 170.2 (0.0)                      ; 61.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (0)             ; 331 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated                                                                                                                                                                       ; sld_ela_trigger_eao                               ; work         ;
;                      |sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|                                                               ; 108.7 (29.8)         ; 170.2 (31.1)                     ; 61.5 (1.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (59)            ; 331 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1                                                                                                                    ; sld_reserved_SerDes_Sys_data_flow_1_7385          ; work         ;
;                         |lpm_shiftreg:config_shiftreg_10|                                                                               ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_10                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_101|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_101                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_102|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_102                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_103|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_103                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_106|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_106                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_107|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_107                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_109|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_109                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_11|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_11                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_110|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_110                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_112|                                                                              ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_112                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_113|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_113                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_115|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_115                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_116|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_116                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_118|                                                                              ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_118                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_119|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_119                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_121|                                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_121                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_122|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_122                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_124|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_124                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_125|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_125                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_127|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_127                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_128|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_128                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_129|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_129                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_13|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_13                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_132|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_132                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_133|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_133                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_135|                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_135                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_136|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_136                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_138|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_138                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_139|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_139                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_14|                                                                               ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_14                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_141|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_141                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_142|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_142                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_144|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_144                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_145|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_145                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_147|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_147                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_148|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_148                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_150|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_150                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_151|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_151                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_153|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_153                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_154|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_154                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_155|                                                                              ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_155                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_157|                                                                              ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_157                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_158|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_158                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_16|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_16                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_160|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_160                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_161|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_161                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_163|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_163                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_164|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_164                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_166|                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_166                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_167|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_167                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_169|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_169                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_17|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_17                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_170|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_170                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_172|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_172                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_173|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_173                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_175|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_175                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_176|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_176                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_178|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_178                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_179|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_179                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_181|                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_181                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_182|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_182                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_184|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_184                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_185|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_185                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_187|                                                                              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_187                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_188|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_188                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_19|                                                                               ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_19                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_190|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_190                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_191|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_191                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_193|                                                                              ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_193                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_194|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_194                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_195|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_195                                                                                   ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_20|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_20                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_22|                                                                               ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_22                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_23|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_23                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_25|                                                                               ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_25                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_26|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_26                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_27|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_27                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_30|                                                                               ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_30                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_31|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_31                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_33|                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_33                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_34|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_34                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_35|                                                                               ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_35                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_38|                                                                               ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_38                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_39|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_39                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_4|                                                                                ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_4                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_41|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_41                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_42|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_42                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_44|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_44                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_45|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_45                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_47|                                                                               ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_47                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_48|                                                                               ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_48                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_5|                                                                                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_5                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_50|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_50                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_51|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_51                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_53|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_53                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_54|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_54                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_56|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_56                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_57|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_57                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_59|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_59                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_60|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_60                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_61|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_61                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_64|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_64                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_65|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_65                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_67|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_67                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_68|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_68                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_69|                                                                               ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_69                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_7|                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_7                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_72|                                                                               ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_72                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_73|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_73                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_75|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_75                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_76|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_76                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_77|                                                                               ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_77                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_8|                                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_8                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_80|                                                                               ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_80                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_81|                                                                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_81                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_83|                                                                               ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_83                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_84|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_84                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_86|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_86                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_87|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_87                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_89|                                                                               ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_89                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_90|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_90                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_92|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_92                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_93|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_93                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_95|                                                                               ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_95                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_96|                                                                               ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_96                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_98|                                                                               ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_98                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_99|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|lpm_shiftreg:config_shiftreg_99                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |sld_alt_reduction:unary_1|                                                                                     ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_alt_reduction:unary_1                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_104|                                                                                   ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_alt_reduction:unary_104                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_130|                                                                                   ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_alt_reduction:unary_130                                                                                        ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_2|                                                                                     ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_alt_reduction:unary_2                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_28|                                                                                    ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_alt_reduction:unary_28                                                                                         ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_36|                                                                                    ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_alt_reduction:unary_36                                                                                         ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_62|                                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_alt_reduction:unary_62                                                                                         ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_70|                                                                                    ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_alt_reduction:unary_70                                                                                         ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_78|                                                                                    ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_alt_reduction:unary_78                                                                                         ; sld_alt_reduction                                 ; work         ;
;                         |sld_mbpmg:mbpm_100|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_100                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_100|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_105|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_105                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_105|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_108|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_108                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_108|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_111|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_111                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_111|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_114|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_114                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_114|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_117|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_117                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_117|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_12|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_12                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_12|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_120|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_120                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_120|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_123|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_123                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_123|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_126|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_126                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_126|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_131|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_131                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_131|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_134|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_134                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_134|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_137|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_137                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_137|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_140|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_140                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_140|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_143|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_143                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_143|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_146|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_146                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_146|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_149|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_149                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_149|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_15|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_15                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_15|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_152|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_152                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_152|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_156|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_156                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_156|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_159|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_159                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_159|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_162|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_162                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_162|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_165|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_165                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_165|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_168|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_168                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_168|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_171|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_171                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_171|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_174|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_174                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_174|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_177|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_177                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_177|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_18|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_18                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_18|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_180|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_180                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_180|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_183|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_183                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_183|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_186|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_186                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_186|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_189|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_189                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_189|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_192|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_192                                                                                                 ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_192|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_21|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_21                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_21|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_24|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_24                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_24|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_29|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_29                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_29|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_3|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_3                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_3|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_32|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_32                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_32|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_37|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_37                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_37|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_40|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_40                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_40|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_43|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_43                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_43|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_46|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_46                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_46|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_49|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_49                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_49|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_52|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_52                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_52|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_55|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_55                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_55|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_58|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_58                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_58|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_6|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_6                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_6|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_63|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_63                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_63|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_66|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_66                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_66|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_71|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_71                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_71|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_74|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_74                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_74|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_79|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_79                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_79|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_82|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_82                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_82|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_85|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_85                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_85|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_88|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_88                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_88|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_9|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_9                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_9|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_91|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_91                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_91|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_94|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_94                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_94|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_97|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_97                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_eao:auto_generated|sld_reserved_SerDes_Sys_data_flow_1_7385:mgl_prim1|sld_mbpmg:mbpm_97|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 3.1 (0.5)            ; 3.3 (0.5)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                       ; sld_ela_trigger_flow_mgr                          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                               ; lpm_shiftreg                                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 76.0 (6.0)           ; 77.3 (7.0)                       ; 1.3 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (11)             ; 133 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                ; sld_offload_buffer_mgr                            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                      ; lpm_counter                                       ; work         ;
;                   |cntr_h9i:auto_generated|                                                                                             ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_h9i:auto_generated                                                                                                                                              ; cntr_h9i                                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                               ; lpm_counter                                       ; work         ;
;                   |cntr_82j:auto_generated|                                                                                             ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated                                                                                                                                                                       ; cntr_82j                                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 3.0 (0.0)            ; 3.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                     ; lpm_counter                                       ; work         ;
;                   |cntr_i9i:auto_generated|                                                                                             ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_i9i:auto_generated                                                                                                                                                             ; cntr_i9i                                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                        ; lpm_counter                                       ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                                                                                                                ; cntr_kri                                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 12.5 (12.5)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                               ; lpm_shiftreg                                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                ; lpm_shiftreg                                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 13.0 (13.0)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                             ; lpm_shiftreg                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 14.8 (14.8)          ; 15.8 (15.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                           ; sld_rom_sr                                        ; work         ;
;    |sld_signaltap:mem_init|                                                                                                             ; 1208.5 (63.3)        ; 2344.5 (302.1)                   ; 1136.5 (238.8)                                    ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 859 (2)             ; 4746 (720)                ; 0 (0)         ; 368640            ; 36    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init                                                                                                                                                                                                                                                                                                                                                                                               ; sld_signaltap                                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1145.2 (0.0)         ; 2042.4 (0.0)                     ; 897.7 (0.0)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 857 (0)             ; 4026 (0)                  ; 0 (0)         ; 368640            ; 36    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                         ; sld_signaltap_impl                                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1145.2 (69.8)        ; 2042.4 (750.0)                   ; 897.7 (680.2)                                     ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 857 (65)            ; 4026 (1523)               ; 0 (0)         ; 368640            ; 36    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                                  ; sld_signaltap_implb                               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 14.3 (13.7)          ; 32.0 (31.3)                      ; 17.7 (17.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                   ; altdpram                                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.6 (0.0)            ; 0.7 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                               ; lpm_decode                                        ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                                                                                                     ; decode_vnf                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 368640            ; 36    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                  ; altsyncram                                        ; work         ;
;                |altsyncram_4k84:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 368640            ; 36    ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4k84:auto_generated                                                                                                                                                                                                                                   ; altsyncram_4k84                                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                   ; lpm_shiftreg                                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                     ; lpm_shiftreg                                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 3.7 (3.7)            ; 6.0 (6.0)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                                          ; serial_crc_16                                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 43.1 (43.1)          ; 52.5 (52.5)                      ; 9.4 (9.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                       ; sld_buffer_manager                                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 764.8 (0.5)          ; 949.8 (1.0)                      ; 185.5 (0.5)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 629 (1)             ; 1902 (1)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                      ; sld_ela_control                                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                              ; lpm_shiftreg                                      ; work         ;
;                |sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|                                             ; 761.6 (0.0)          ; 942.9 (0.0)                      ; 181.8 (0.0)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 627 (0)             ; 1886 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper                                                                                                                                                                                                           ; sld_ela_trigger                                   ; work         ;
;                   |sld_ela_trigger_q9o:auto_generated|                                                                                  ; 761.6 (0.0)          ; 942.9 (0.0)                      ; 181.8 (0.0)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 627 (0)             ; 1886 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated                                                                                                                                                                        ; sld_ela_trigger_q9o                               ; work         ;
;                      |sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|                                                                ; 761.6 (197.0)        ; 942.9 (202.3)                    ; 181.8 (5.5)                                       ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 627 (360)           ; 1886 (1)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1                                                                                                                      ; sld_reserved_SerDes_Sys_mem_init_1_20c2           ; work         ;
;                         |lpm_shiftreg:config_shiftreg_10|                                                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_10                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_100|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_100                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1000|                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1000                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1001|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1001                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1003|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1003                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1004|                                                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1004                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1006|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1006                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1007|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1007                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1009|                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1009                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_101|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_101                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1010|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1010                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1012|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1012                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1013|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1013                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1015|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1015                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1016|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1016                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1018|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1018                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1019|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1019                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1021|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1021                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1022|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1022                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1024|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1024                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1025|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1025                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1027|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1027                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1028|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1028                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_103|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_103                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1030|                                                                             ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1030                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1031|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1031                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1033|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1033                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1034|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1034                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1036|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1036                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1037|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1037                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1039|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1039                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_104|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_104                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1040|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1040                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1042|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1042                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1043|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1043                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1045|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1045                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1046|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1046                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1048|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1048                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1049|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1049                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1051|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1051                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1052|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1052                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1054|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1054                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1055|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1055                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1057|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1057                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1058|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1058                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_106|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_106                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1060|                                                                             ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1060                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1061|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1061                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1063|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1063                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1064|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1064                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1066|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1066                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1067|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1067                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1069|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1069                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_107|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_107                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1070|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1070                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1072|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1072                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1073|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1073                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1075|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1075                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1076|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1076                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1078|                                                                             ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1078                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1079|                                                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1079                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1081|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1081                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1082|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1082                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1084|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1084                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1085|                                                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1085                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1087|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1087                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1088|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1088                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_109|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_109                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1090|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1090                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1091|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1091                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1093|                                                                             ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1093                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1094|                                                                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1094                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1095|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1095                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1097|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1097                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1098|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1098                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_11|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_11                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_110|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_110                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1100|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1100                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1101|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1101                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1103|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1103                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1104|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1104                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1106|                                                                             ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1106                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1107|                                                                             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1107                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_1108|                                                                             ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_1108                                                                                    ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_112|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_112                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_113|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_113                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_115|                                                                              ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_115                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_116|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_116                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_118|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_118                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_119|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_119                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_121|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_121                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_122|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_122                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_124|                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_124                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_125|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_125                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_127|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_127                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_128|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_128                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_13|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_13                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_130|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_130                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_131|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_131                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_133|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_133                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_134|                                                                              ; 0.3 (0.3)            ; 0.4 (0.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_134                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_136|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_136                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_137|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_137                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_139|                                                                              ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_139                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_14|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_14                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_140|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_140                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_142|                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_142                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_143|                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_143                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_145|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_145                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_146|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_146                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_148|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_148                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_149|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_149                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_151|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_151                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_152|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_152                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_154|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_154                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_155|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_155                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_157|                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_157                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_158|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_158                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_16|                                                                               ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_16                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_160|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_160                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_161|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_161                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_163|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_163                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_164|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_164                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_166|                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_166                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_167|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_167                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_169|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_169                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_17|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_17                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_170|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_170                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_172|                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_172                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_173|                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_173                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_175|                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_175                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_176|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_176                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_178|                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_178                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_179|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_179                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_181|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_181                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_182|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_182                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_184|                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_184                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_185|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_185                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_187|                                                                              ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_187                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_188|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_188                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_19|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_19                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_190|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_190                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_191|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_191                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_193|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_193                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_194|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_194                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_195|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_195                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_198|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_198                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_199|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_199                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_20|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_20                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_201|                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_201                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_202|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_202                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_204|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_204                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_205|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_205                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_207|                                                                              ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_207                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_208|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_208                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_210|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_210                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_211|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_211                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_213|                                                                              ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_213                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_214|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_214                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_216|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_216                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_217|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_217                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_219|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_219                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_22|                                                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_22                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_220|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_220                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_221|                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_221                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_224|                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_224                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_225|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_225                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_227|                                                                              ; 0.9 (0.9)            ; 1.3 (1.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_227                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_228|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_228                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_23|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_23                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_230|                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_230                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_231|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_231                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_233|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_233                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_234|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_234                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_236|                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_236                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_237|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_237                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_239|                                                                              ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_239                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_240|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_240                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_242|                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_242                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_243|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_243                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_245|                                                                              ; 0.5 (0.5)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_245                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_246|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_246                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_247|                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_247                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_25|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_25                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_250|                                                                              ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_250                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_251|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_251                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_253|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_253                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_254|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_254                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_256|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_256                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_257|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_257                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_259|                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_259                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_26|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_26                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_260|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_260                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_262|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_262                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_263|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_263                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_265|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_265                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_266|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_266                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_268|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_268                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_269|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_269                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_271|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_271                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_272|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_272                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_274|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_274                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_275|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_275                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_277|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_277                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_278|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_278                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_28|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_28                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_280|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_280                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_281|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_281                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_283|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_283                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_284|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_284                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_286|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_286                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_287|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_287                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_289|                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_289                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_29|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_29                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_290|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_290                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_291|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_291                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_294|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_294                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_295|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_295                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_297|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_297                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_298|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_298                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_300|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_300                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_301|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_301                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_303|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_303                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_304|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_304                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_306|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_306                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_307|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_307                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_309|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_309                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_31|                                                                               ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_31                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_310|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_310                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_312|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_312                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_313|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_313                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_315|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_315                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_316|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_316                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_318|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_318                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_319|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_319                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_32|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_32                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_321|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_321                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_322|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_322                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_324|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_324                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_325|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_325                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_327|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_327                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_328|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_328                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_330|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_330                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_331|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_331                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_333|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_333                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_334|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_334                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_336|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_336                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_337|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_337                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_339|                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_339                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_34|                                                                               ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_34                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_340|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_340                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_342|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_342                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_343|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_343                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_345|                                                                              ; 0.4 (0.4)            ; 1.1 (1.1)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_345                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_346|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_346                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_348|                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_348                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_349|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_349                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_35|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_35                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_351|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_351                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_352|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_352                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_354|                                                                              ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_354                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_355|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_355                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_357|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_357                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_358|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_358                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_360|                                                                              ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_360                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_361|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_361                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_363|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_363                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_364|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_364                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_366|                                                                              ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_366                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_367|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_367                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_369|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_369                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_37|                                                                               ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_37                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_370|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_370                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_372|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_372                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_373|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_373                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_375|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_375                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_376|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_376                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_378|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_378                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_379|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_379                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_38|                                                                               ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_38                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_381|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_381                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_382|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_382                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_384|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_384                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_385|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_385                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_387|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_387                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_388|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_388                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_390|                                                                              ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_390                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_391|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_391                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_393|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_393                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_394|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_394                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_396|                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_396                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_397|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_397                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_399|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_399                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_4|                                                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_4                                                                                       ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_40|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_40                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_400|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_400                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_402|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_402                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_403|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_403                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_405|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_405                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_406|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_406                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_408|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_408                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_409|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_409                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_41|                                                                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_41                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_411|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_411                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_412|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_412                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_414|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_414                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_415|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_415                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_417|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_417                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_418|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_418                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_420|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_420                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_421|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_421                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_423|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_423                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_424|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_424                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_426|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_426                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_427|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_427                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_429|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_429                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_43|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_43                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_430|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_430                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_432|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_432                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_433|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_433                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_435|                                                                              ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_435                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_436|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_436                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_438|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_438                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_439|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_439                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_44|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_44                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_441|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_441                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_442|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_442                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_444|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_444                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_445|                                                                              ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_445                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_447|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_447                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_448|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_448                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_450|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_450                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_451|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_451                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_453|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_453                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_454|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_454                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_456|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_456                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_457|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_457                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_459|                                                                              ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_459                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_46|                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_46                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_460|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_460                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_462|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_462                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_463|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_463                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_465|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_465                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_466|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_466                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_468|                                                                              ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_468                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_469|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_469                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_47|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_47                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_471|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_471                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_472|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_472                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_474|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_474                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_475|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_475                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_477|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_477                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_478|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_478                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_480|                                                                              ; 0.7 (0.7)            ; 0.9 (0.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_480                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_481|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_481                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_483|                                                                              ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_483                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_484|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_484                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_485|                                                                              ; 0.8 (0.8)            ; 1.4 (1.4)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_485                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_488|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_488                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_489|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_489                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_49|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_49                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_491|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_491                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_492|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_492                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_494|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_494                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_495|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_495                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_497|                                                                              ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_497                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_498|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_498                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_5|                                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_5                                                                                       ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_50|                                                                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_50                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_500|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_500                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_501|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_501                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_503|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_503                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_504|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_504                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_506|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_506                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_507|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_507                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_509|                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_509                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_510|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_510                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_512|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_512                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_513|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_513                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_515|                                                                              ; 0.3 (0.3)            ; 1.4 (1.4)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_515                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_516|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_516                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_518|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_518                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_519|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_519                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_52|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_52                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_521|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_521                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_522|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_522                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_524|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_524                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_525|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_525                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_527|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_527                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_528|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_528                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_53|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_53                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_530|                                                                              ; 0.8 (0.8)            ; 1.1 (1.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_530                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_531|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_531                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_533|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_533                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_534|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_534                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_536|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_536                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_537|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_537                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_539|                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_539                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_540|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_540                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_542|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_542                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_543|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_543                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_545|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_545                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_546|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_546                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_548|                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_548                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_549|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_549                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_55|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_55                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_551|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_551                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_552|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_552                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_554|                                                                              ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_554                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_555|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_555                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_557|                                                                              ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_557                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_558|                                                                              ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_558                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_56|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_56                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_560|                                                                              ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_560                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_561|                                                                              ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_561                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_563|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_563                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_564|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_564                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_566|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_566                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_567|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_567                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_569|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_569                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_570|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_570                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_572|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_572                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_573|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_573                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_575|                                                                              ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_575                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_576|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_576                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_578|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_578                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_579|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_579                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_58|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_58                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_581|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_581                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_582|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_582                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_584|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_584                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_585|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_585                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_587|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_587                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_588|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_588                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_59|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_59                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_590|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_590                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_591|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_591                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_593|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_593                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_594|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_594                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_596|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_596                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_597|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_597                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_599|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_599                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_600|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_600                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_602|                                                                              ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_602                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_603|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_603                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_605|                                                                              ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_605                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_606|                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_606                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_608|                                                                              ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_608                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_609|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_609                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_61|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_61                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_611|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_611                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_612|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_612                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_614|                                                                              ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_614                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_615|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_615                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_617|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_617                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_618|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_618                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_62|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_62                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_620|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_620                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_621|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_621                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_623|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_623                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_624|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_624                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_626|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_626                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_627|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_627                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_629|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_629                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_630|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_630                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_632|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_632                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_633|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_633                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_635|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_635                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_636|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_636                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_638|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_638                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_639|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_639                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_64|                                                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_64                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_641|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_641                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_642|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_642                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_644|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_644                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_645|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_645                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_647|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_647                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_648|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_648                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_65|                                                                               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_65                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_650|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_650                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_651|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_651                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_653|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_653                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_654|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_654                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_656|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_656                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_657|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_657                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_659|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_659                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_660|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_660                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_662|                                                                              ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_662                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_663|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_663                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_665|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_665                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_666|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_666                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_668|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_668                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_669|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_669                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_67|                                                                               ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_67                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_671|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_671                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_672|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_672                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_674|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_674                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_675|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_675                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_677|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_677                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_678|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_678                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_679|                                                                              ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_679                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_68|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_68                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_682|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_682                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_683|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_683                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_685|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_685                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_686|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_686                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_688|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_688                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_689|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_689                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_691|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_691                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_692|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_692                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_694|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_694                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_695|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_695                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_697|                                                                              ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_697                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_698|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_698                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_7|                                                                                ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_7                                                                                       ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_70|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_70                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_700|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_700                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_701|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_701                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_703|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_703                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_704|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_704                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_705|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_705                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_708|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_708                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_709|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_709                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_71|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_71                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_711|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_711                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_712|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_712                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_714|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_714                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_715|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_715                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_717|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_717                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_718|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_718                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_720|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_720                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_721|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_721                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_723|                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_723                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_724|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_724                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_726|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_726                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_727|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_727                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_729|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_729                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_73|                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_73                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_730|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_730                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_732|                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_732                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_733|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_733                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_735|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_735                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_736|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_736                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_738|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_738                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_739|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_739                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_74|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_74                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_741|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_741                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_742|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_742                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_744|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_744                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_745|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_745                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_747|                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_747                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_748|                                                                              ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_748                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_749|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_749                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_753|                                                                              ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_753                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_754|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_754                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_756|                                                                              ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_756                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_757|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_757                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_759|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_759                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_76|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_76                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_760|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_760                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_762|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_762                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_763|                                                                              ; -0.2 (-0.2)          ; 0.5 (0.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_763                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_765|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_765                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_766|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_766                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_768|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_768                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_769|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_769                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_77|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_77                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_771|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_771                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_772|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_772                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_774|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_774                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_775|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_775                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_777|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_777                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_778|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_778                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_780|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_780                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_781|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_781                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_783|                                                                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_783                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_784|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_784                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_786|                                                                              ; 0.4 (0.4)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_786                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_787|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_787                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_789|                                                                              ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_789                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_79|                                                                               ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_79                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_790|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_790                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_792|                                                                              ; 0.5 (0.5)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_792                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_793|                                                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_793                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_795|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_795                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_796|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_796                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_798|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_798                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_799|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_799                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_8|                                                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_8                                                                                       ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_80|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_80                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_800|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_800                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_803|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_803                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_804|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_804                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_806|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_806                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_807|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_807                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_809|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_809                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_810|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_810                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_812|                                                                              ; 0.6 (0.6)            ; 1.1 (1.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_812                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_813|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_813                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_815|                                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_815                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_816|                                                                              ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_816                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_818|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_818                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_819|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_819                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_82|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_82                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_821|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_821                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_822|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_822                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_824|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_824                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_825|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_825                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_827|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_827                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_828|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_828                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_83|                                                                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_83                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_830|                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_830                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_831|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_831                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_833|                                                                              ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_833                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_834|                                                                              ; -0.2 (-0.2)          ; 0.5 (0.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_834                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_836|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_836                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_837|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_837                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_839|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_839                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_840|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_840                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_842|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_842                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_843|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_843                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_845|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_845                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_846|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_846                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_848|                                                                              ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_848                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_849|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_849                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_85|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_85                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_850|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_850                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_853|                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_853                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_854|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_854                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_856|                                                                              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_856                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_857|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_857                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_859|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_859                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_86|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_86                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_860|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_860                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_862|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_862                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_863|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_863                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_865|                                                                              ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_865                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_866|                                                                              ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_866                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_868|                                                                              ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_868                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_869|                                                                              ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_869                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_871|                                                                              ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_871                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_872|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_872                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_874|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_874                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_875|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_875                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_877|                                                                              ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_877                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_878|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_878                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_88|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_88                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_880|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_880                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_881|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_881                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_883|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_883                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_884|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_884                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_886|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_886                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_887|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_887                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_889|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_889                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_89|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_89                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_890|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_890                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_892|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_892                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_893|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_893                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_895|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_895                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_896|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_896                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_898|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_898                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_899|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_899                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_900|                                                                              ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_900                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_901|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_901                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_904|                                                                              ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_904                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_905|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_905                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_907|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_907                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_908|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_908                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_91|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_91                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_910|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_910                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_911|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_911                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_913|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_913                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_914|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_914                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_916|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_916                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_917|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_917                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_919|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_919                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_92|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_92                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_920|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_920                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_922|                                                                              ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_922                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_923|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_923                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_925|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_925                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_926|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_926                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_928|                                                                              ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_928                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_929|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_929                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_931|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_931                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_932|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_932                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_934|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_934                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_935|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_935                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_937|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_937                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_938|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_938                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_94|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_94                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_940|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_940                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_941|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_941                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_943|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_943                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_944|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_944                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_946|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_946                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_947|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_947                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_949|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_949                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_95|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_95                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_950|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_950                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_952|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_952                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_953|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_953                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_955|                                                                              ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_955                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_956|                                                                              ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_956                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_958|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_958                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_959|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_959                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_961|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_961                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_962|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_962                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_964|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_964                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_965|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_965                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_967|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_967                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_968|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_968                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_97|                                                                               ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_97                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_970|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_970                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_971|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_971                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_973|                                                                              ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_973                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_974|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_974                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_976|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_976                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_977|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_977                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_979|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_979                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_98|                                                                               ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_98                                                                                      ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_980|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_980                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_982|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_982                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_983|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_983                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_985|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_985                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_986|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_986                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_988|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_988                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_989|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_989                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_991|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_991                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_992|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_992                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_994|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_994                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_995|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_995                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_997|                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_997                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |lpm_shiftreg:config_shiftreg_998|                                                                              ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_998                                                                                     ; lpm_shiftreg                                      ; work         ;
;                         |sld_alt_reduction:unary_1|                                                                                     ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_1                                                                                            ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_196|                                                                                   ; 3.5 (3.5)            ; 4.5 (4.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_196                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_2|                                                                                     ; 25.5 (25.5)          ; 28.2 (28.2)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_2                                                                                            ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_222|                                                                                   ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_222                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_248|                                                                                   ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_248                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_292|                                                                                   ; 25.5 (25.5)          ; 25.5 (25.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_292                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_486|                                                                                   ; 25.7 (25.7)          ; 27.7 (27.7)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_486                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_680|                                                                                   ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_680                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_706|                                                                                   ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_706                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_750|                                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_750                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_751|                                                                                   ; 6.7 (6.7)            ; 7.0 (7.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_751                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_801|                                                                                   ; 6.8 (6.8)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_801                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_851|                                                                                   ; 6.2 (6.2)            ; 6.2 (6.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_851                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_alt_reduction:unary_902|                                                                                   ; 25.8 (25.8)          ; 25.8 (25.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_alt_reduction:unary_902                                                                                          ; sld_alt_reduction                                 ; work         ;
;                         |sld_mbpmg:mbpm_1002|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1002                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1002|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1005|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1005                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1005|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1008|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1008                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1008|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1011|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1011                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1011|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1014|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1014                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1014|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1017|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1017                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1017|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_102|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_102                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_102|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1020|                                                                                           ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1020                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1020|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1023|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1023                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1023|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1026|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1026                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1026|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1029|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1029                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1029|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1032|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1032                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1032|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1035|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1035                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1035|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1038|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1038                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1038|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1041|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1041                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1041|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1044|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1044                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1044|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1047|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1047                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1047|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_105|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_105                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_105|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1050|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1050                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1050|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1053|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1053                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1053|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1056|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1056                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1056|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1059|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1059                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1059|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1062|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1062                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1062|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1065|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1065                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1065|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1068|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1068                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1068|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1071|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1071                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1071|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1074|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1074                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1074|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1077|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1077                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1077|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_108|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_108                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_108|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1080|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1080                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1080|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1083|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1083                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1083|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1086|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1086                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1086|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1089|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1089                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1089|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1092|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1092                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1092|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1096|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1096                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1096|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1099|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1099                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1099|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1102|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1102                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1102|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_1105|                                                                                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1105                                                                                                  ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_1105|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                            ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_111|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_111                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_111|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_114|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_114                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_114|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_117|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_117                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_117|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_12|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_12                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_12|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_120|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_120                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_120|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_123|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_123                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_123|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_126|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_126                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_126|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_129|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_129                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_129|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_132|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_132                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_132|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_135|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_135                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_135|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_138|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_138                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_138|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_141|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_141                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_141|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_144|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_144                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_144|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_147|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_147                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_147|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_15|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_15                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_15|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_150|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_150                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_150|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_153|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_153                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_153|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_156|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_156                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_156|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_159|                                                                                            ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_159                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_159|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_162|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_162                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_162|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_165|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_165                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_165|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_168|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_168                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_168|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_171|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_171                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_171|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_174|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_174                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_174|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_177|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_177                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_177|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_18|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_18                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_18|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_180|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_180                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_180|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_183|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_183                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_183|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_186|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_186                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_186|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_189|                                                                                            ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_189                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_189|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_192|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_192                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_192|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_197|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_197                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_197|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_200|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_200                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_200|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_203|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_203                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_203|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_206|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_206                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_206|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_209|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_209                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_209|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_21|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_21                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_21|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_212|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_212                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_212|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_215|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_215                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_215|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_218|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_218                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_218|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_223|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_223                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_223|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_226|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_226                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_226|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_229|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_229                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_229|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_232|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_232                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_232|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_235|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_235                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_235|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_238|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_238                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_238|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_24|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_24                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_24|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_241|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_241                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_241|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_244|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_244                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_244|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_249|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_249                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_249|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_252|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_252                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_252|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_255|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_255                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_255|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_258|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_258                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_258|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_261|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_261                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_261|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_264|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_264                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_264|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_267|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_267                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_267|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_27|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_27                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_27|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_270|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_270                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_270|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_273|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_273                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_273|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_276|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_276                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_276|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_279|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_279                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_279|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_282|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_282                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_282|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_285|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_285                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_285|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_288|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_288                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_288|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_293|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_293                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_293|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_296|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_296                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_296|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_299|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_299                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_299|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_3|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_3                                                                                                     ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_3|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                               ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_30|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_30                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_30|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_302|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_302                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_302|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_305|                                                                                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_305                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_305|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_308|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_308                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_308|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_311|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_311                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_311|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_314|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_314                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_314|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_317|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_317                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_317|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_320|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_320                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_320|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_323|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_323                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_323|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_326|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_326                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_326|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_329|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_329                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_329|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_33|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_33                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_33|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_332|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_332                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_332|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_335|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_335                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_335|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_338|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_338                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_338|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_341|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_341                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_341|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_344|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_344                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_344|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_347|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_347                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_347|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_350|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_350                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_350|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_353|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_353                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_353|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_356|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_356                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_356|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_359|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_359                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_359|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_36|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_36                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_36|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_362|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_362                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_362|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_365|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_365                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_365|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_368|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_368                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_368|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_371|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_371                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_371|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_374|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_374                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_374|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_377|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_377                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_377|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_380|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_380                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_380|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_383|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_383                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_383|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_386|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_386                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_386|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_389|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_389                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_389|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_39|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_39                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_39|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_392|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_392                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_392|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_395|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_395                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_395|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_398|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_398                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_398|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_401|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_401                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_401|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_404|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_404                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_404|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_407|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_407                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_407|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_410|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_410                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_410|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_413|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_413                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_413|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_416|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_416                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_416|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_419|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_419                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_419|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_42|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_42                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_42|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_422|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_422                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_422|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_425|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_425                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_425|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_428|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_428                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_428|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_431|                                                                                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_431                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_431|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_434|                                                                                            ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_434                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_434|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_437|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_437                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_437|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_440|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_440                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_440|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_443|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_443                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_443|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_446|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_446                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_446|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_449|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_449                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_449|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_45|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_45                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_45|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_452|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_452                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_452|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_455|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_455                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_455|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_458|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_458                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_458|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_461|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_461                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_461|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_464|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_464                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_464|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_467|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_467                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_467|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_470|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_470                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_470|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_473|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_473                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_473|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_476|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_476                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_476|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_479|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_479                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_479|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_48|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_48                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_48|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_482|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_482                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_482|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_487|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_487                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_487|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_490|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_490                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_490|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_493|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_493                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_493|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_496|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_496                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_496|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_499|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_499                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_499|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_502|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_502                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_502|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_505|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_505                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_505|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_508|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_508                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_508|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_51|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_51                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_51|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_511|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_511                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_511|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_514|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_514                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_514|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_517|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_517                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_517|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_520|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_520                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_520|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_523|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_523                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_523|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_526|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_526                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_526|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_529|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_529                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_529|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_532|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_532                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_532|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_535|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_535                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_535|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_538|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_538                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_538|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_54|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_54                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_54|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_541|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_541                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_541|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_544|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_544                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_544|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_547|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_547                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_547|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_550|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_550                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_550|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_553|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_553                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_553|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_556|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_556                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_556|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_559|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_559                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_559|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_562|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_562                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_562|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_565|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_565                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_565|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_568|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_568                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_568|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_57|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_57                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_57|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_571|                                                                                            ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_571                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_571|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_574|                                                                                            ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_574                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_574|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_577|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_577                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_577|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_580|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_580                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_580|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_583|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_583                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_583|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_586|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_586                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_586|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_589|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_589                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_589|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_592|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_592                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_592|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_595|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_595                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_595|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_598|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_598                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_598|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_6|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_6                                                                                                     ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_6|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                               ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_60|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_60                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_60|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_601|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_601                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_601|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_604|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_604                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_604|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_607|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_607                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_607|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_610|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_610                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_610|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_613|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_613                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_613|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_616|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_616                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_616|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_619|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_619                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_619|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_622|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_622                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_622|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_625|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_625                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_625|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_628|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_628                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_628|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_63|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_63                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_63|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_631|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_631                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_631|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_634|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_634                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_634|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_637|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_637                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_637|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_640|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_640                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_640|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_643|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_643                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_643|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_646|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_646                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_646|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_649|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_649                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_649|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_652|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_652                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_652|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_655|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_655                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_655|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_658|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_658                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_658|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_66|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_66                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_66|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_661|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_661                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_661|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_664|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_664                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_664|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_667|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_667                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_667|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_670|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_670                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_670|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_673|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_673                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_673|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_676|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_676                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_676|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_681|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_681                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_681|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_684|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_684                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_684|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_687|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_687                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_687|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_69|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_69                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_69|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_690|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_690                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_690|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_693|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_693                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_693|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_696|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_696                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_696|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_699|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_699                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_699|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_702|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_702                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_702|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_707|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_707                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_707|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_710|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_710                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_710|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_713|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_713                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_713|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_716|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_716                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_716|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_719|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_719                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_719|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_72|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_72                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_72|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_722|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_722                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_722|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_725|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_725                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_725|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_728|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_728                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_728|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_731|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_731                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_731|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_734|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_734                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_734|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_737|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_737                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_737|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_740|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_740                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_740|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_743|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_743                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_743|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_746|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_746                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_746|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_75|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_75                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_75|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_752|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_752                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_752|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_755|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_755                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_755|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_758|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_758                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_758|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_761|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_761                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_761|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_764|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_764                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_764|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_767|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_767                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_767|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_770|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_770                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_770|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_773|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_773                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_773|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_776|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_776                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_776|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_779|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_779                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_779|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_78|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_78                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_78|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_782|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_782                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_782|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_785|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_785                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_785|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_788|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_788                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_788|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_791|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_791                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_791|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_794|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_794                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_794|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_797|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_797                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_797|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_802|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_802                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_802|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_805|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_805                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_805|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_808|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_808                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_808|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_81|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_81                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_81|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_811|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_811                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_811|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_814|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_814                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_814|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_817|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_817                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_817|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_820|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_820                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_820|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_823|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_823                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_823|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_826|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_826                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_826|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_829|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_829                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_829|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_832|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_832                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_832|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_835|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_835                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_835|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_838|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_838                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_838|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_84|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_84                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_84|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_841|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_841                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_841|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_844|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_844                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_844|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_847|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_847                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_847|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_852|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_852                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_852|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_855|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_855                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_855|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_858|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_858                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_858|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_861|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_861                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_861|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_864|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_864                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_864|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_867|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_867                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_867|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_87|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_87                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_87|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_870|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_870                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_870|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_873|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_873                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_873|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_876|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_876                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_876|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_879|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_879                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_879|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_882|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_882                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_882|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_885|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_885                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_885|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_888|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_888                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_888|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_891|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_891                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_891|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_894|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_894                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_894|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_897|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_897                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_897|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_9|                                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_9                                                                                                     ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_9|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                               ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_90|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_90                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_90|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_903|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_903                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_903|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_906|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_906                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_906|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_909|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_909                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_909|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_912|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_912                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_912|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_915|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_915                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_915|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_918|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_918                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_918|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_921|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_921                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_921|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_924|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_924                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_924|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_927|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_927                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_927|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_93|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_93                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_93|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_930|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_930                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_930|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_933|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_933                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_933|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_936|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_936                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_936|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_939|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_939                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_939|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_942|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_942                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_942|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_945|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_945                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_945|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_948|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_948                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_948|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_951|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_951                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_951|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_954|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_954                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_954|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_957|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_957                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_957|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_96|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_96                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_96|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_960|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_960                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_960|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_963|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_963                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_963|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_966|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_966                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_966|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_969|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_969                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_969|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_972|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_972                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_972|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_975|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_975                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_975|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_978|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_978                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_978|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_981|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_981                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_981|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_984|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_984                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_984|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_987|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_987                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_987|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_99|                                                                                             ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_99                                                                                                    ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_99|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                              ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_990|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_990                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_990|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_993|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_993                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_993|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_996|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_996                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_996|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                         |sld_mbpmg:mbpm_999|                                                                                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_999                                                                                                   ; sld_mbpmg                                         ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|sld_mbpmg:mbpm_999|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                             ; sld_sbpmg                                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 1.7 (0.5)            ; 4.8 (0.5)                        ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                        ; sld_ela_trigger_flow_mgr                          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 1.1 (1.1)            ; 4.3 (4.3)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                ; lpm_shiftreg                                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 222.8 (5.7)          ; 224.5 (7.5)                      ; 1.7 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (11)             ; 427 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                 ; sld_offload_buffer_mgr                            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 5.3 (0.0)            ; 5.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                       ; lpm_counter                                       ; work         ;
;                   |cntr_3bi:auto_generated|                                                                                             ; 5.3 (5.3)            ; 5.5 (5.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated                                                                                                                                               ; cntr_3bi                                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                                ; lpm_counter                                       ; work         ;
;                   |cntr_q1j:auto_generated|                                                                                             ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_q1j:auto_generated                                                                                                                                                                        ; cntr_q1j                                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                      ; lpm_counter                                       ; work         ;
;                   |cntr_u8i:auto_generated|                                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated                                                                                                                                                              ; cntr_u8i                                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                         ; lpm_counter                                       ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                                                                                                                 ; cntr_kri                                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 10.3 (10.3)          ; 10.5 (10.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                                ; lpm_shiftreg                                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 180.5 (180.5)        ; 180.5 (180.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 360 (360)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                 ; lpm_shiftreg                                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                              ; lpm_shiftreg                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 15.2 (15.2)          ; 16.0 (16.0)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |SerDes_Sys|sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                            ; sld_rom_sr                                        ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HPS_UART_TX ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[9]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HPS_UART_RX ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SW[9]                                                                                                                                              ;                   ;         ;
; KEY[3]                                                                                                                                             ;                   ;         ;
; SW[0]                                                                                                                                              ;                   ;         ;
; SW[1]                                                                                                                                              ;                   ;         ;
; SW[2]                                                                                                                                              ;                   ;         ;
; SW[3]                                                                                                                                              ;                   ;         ;
; SW[4]                                                                                                                                              ;                   ;         ;
; SW[5]                                                                                                                                              ;                   ;         ;
; SW[6]                                                                                                                                              ;                   ;         ;
; SW[7]                                                                                                                                              ;                   ;         ;
; SW[8]                                                                                                                                              ;                   ;         ;
; KEY[0]                                                                                                                                             ;                   ;         ;
;      - location_n[5]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[1]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[2]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[3]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[4]                                                                                                                               ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|signal_out_valid                                                                                                    ; 1                 ; 0       ;
;      - location_n[6]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[7]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[1]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[2]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[3]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[4]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[5]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[6]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[0]                                                                                                                               ; 1                 ; 0       ;
;      - location_c[7]                                                                                                                               ; 1                 ; 0       ;
;      - location_n[0]                                                                                                                               ; 1                 ; 0       ;
;      - addr2[6]                                                                                                                                    ; 1                 ; 0       ;
;      - addr2[8]                                                                                                                                    ; 1                 ; 0       ;
;      - addr2[11]                                                                                                                                   ; 1                 ; 0       ;
;      - addr2[4]                                                                                                                                    ; 1                 ; 0       ;
;      - addr2[13]                                                                                                                                   ; 1                 ; 0       ;
;      - addr2[12]                                                                                                                                   ; 1                 ; 0       ;
;      - addr2[10]                                                                                                                                   ; 1                 ; 0       ;
;      - addr2[9]                                                                                                                                    ; 1                 ; 0       ;
;      - addr2[7]                                                                                                                                    ; 1                 ; 0       ;
;      - addr2[5]                                                                                                                                    ; 1                 ; 0       ;
;      - addr2[3]                                                                                                                                    ; 1                 ; 0       ;
;      - addr2[2]                                                                                                                                    ; 1                 ; 0       ;
;      - addr2[1]                                                                                                                                    ; 1                 ; 0       ;
;      - load_mem_n                                                                                                                                  ; 1                 ; 0       ;
;      - load_mem_c                                                                                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_out_valid                                                                                       ; 1                 ; 0       ;
;      - noise_enable                                                                                                                                ; 1                 ; 0       ;
;      - channel_mem_triggered                                                                                                                       ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_out[0]                                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_out[1]                                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_out[2]                                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_out[3]                                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_out[4]                                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_out[5]                                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_out[6]                                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_out[7]                                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[63]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[62]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[61]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[60]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[59]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[58]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[57]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[56]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[55]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[54]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[53]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[52]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[51]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[50]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[49]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[48]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[47]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[46]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[45]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[44]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[43]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[42]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[41]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[40]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[39]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[38]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[37]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[36]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[35]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[34]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[33]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[32]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[31]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[30]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[29]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[28]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[27]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[26]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[25]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[24]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[23]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[22]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[21]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[20]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[19]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[18]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[17]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[16]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[15]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[14]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[13]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[12]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[11]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[10]                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[9]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[8]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[7]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[6]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[5]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[4]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[3]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[2]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[1]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|data_out[0]                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[46]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[43]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[48]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[38]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[49]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[11]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[50]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[48]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[47]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[53]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[39]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[41]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[46]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[37]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[36]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[19]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[35]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[29]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[18]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[34]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[17]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[33]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[16]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[32]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[26]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[15]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[31]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[25]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[14]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[30]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[24]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[13]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[29]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[23]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[12]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[28]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[22]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[27]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[21]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[26]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[20]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[9]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[25]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[19]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[24]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[18]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[17]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[16]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[15]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[14]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[13]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[12]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[63]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[11]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[57]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[16]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[61]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[60]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[14]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[8]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[59]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[13]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[53]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2[6]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[11]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[51]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[50]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[9]                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[49]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[48]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[47]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[46]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[45]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[44]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[43]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[42]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[41]                                                                ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1[40]                                                                ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|done_wait                                                                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|done_wait                                                                         ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|signal_out[7]~0                                                                                                     ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out_valid                                                                   ; 1                 ; 0       ;
;      - RX:receiver|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out       ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|i[2]                                                                                                                ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|i[3]                                                                                                                ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|i[4]                                                                                                                ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|i[5]                                                                                                                ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|i[6]                                                                                                                ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|i[7]                                                                                                                ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|Decoder0~0                                                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|i[1]                                                                                                                ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|i[0]                                                                                                                ; 1                 ; 0       ;
;      - addr2[6]~6                                                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|count[2]                                                                                                            ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|count[1]                                                                                                            ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|count[0]                                                                                                            ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|count[7]                                                                                                            ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|count[6]                                                                                                            ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|count[5]                                                                                                            ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|count[4]                                                                                                            ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|count[3]                                                                                                            ; 1                 ; 0       ;
;      - TX:transmitter|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out    ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|count[3]                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|count[2]                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|count[1]                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|count[0]                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|count[7]                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|count[6]                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|count[5]                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|count[4]                                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out[0]                                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out[1]                                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out[2]                                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out[3]                                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out[4]                                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out[5]                                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out[6]                                                                      ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out[7]                                                                      ; 1                 ; 0       ;
;      - RX:receiver|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]        ; 1                 ; 0       ;
;      - channel_state~5                                                                                                                             ; 1                 ; 0       ;
;      - channel_state~6                                                                                                                             ; 1                 ; 0       ;
;      - TX:transmitter|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]     ; 1                 ; 0       ;
;      - noise_state~5                                                                                                                               ; 1                 ; 0       ;
;      - noise_state~6                                                                                                                               ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][16]~0                                                                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[7]                                                                              ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[0]                                                                              ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[1]                                                                              ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[2]                                                                              ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[3]                                                                              ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[4]                                                                              ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[6]                                                                              ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[5]                                                                              ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[71][63]~0                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[72][63]~1                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[73][63]~2                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[74][63]~3                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[78][63]~4                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[77][63]~5                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[75][63]~6                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[76][63]~7                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[91][63]~8                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[90][63]~9                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[92][63]~10                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[93][63]~11                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[94][63]~12                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[83][63]~13                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[82][63]~14                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[84][63]~15                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[86][63]~16                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[85][63]~17                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[87][63]~18                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[89][63]~19                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[88][63]~20                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[79][63]~21                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[81][63]~22                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[80][63]~23                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[111][63]~24                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[110][63]~25                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[113][63]~26                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[112][63]~27                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[114][63]~28                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[115][63]~29                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[117][63]~30                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[116][63]~31                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[118][63]~32                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[119][63]~33                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[124][63]~34                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[120][63]~35                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[123][63]~36                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[121][63]~37                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[122][63]~38                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[95][63]~39                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[97][63]~40                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[96][63]~41                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[99][63]~42                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[98][63]~43                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[101][63]~44                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[100][63]~45                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[102][63]~46                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[107][63]~47                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[106][63]~48                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[109][63]~49                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[108][63]~50                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[105][63]~51                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[103][63]~52                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[104][63]~53                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[54][63]~54                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[51][63]~55                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[53][63]~56                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[52][63]~57                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[47][63]~58                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[46][63]~59                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[49][63]~60                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[48][63]~61                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[55][63]~62                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[57][63]~63                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[56][63]~64                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[50][63]~65                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[59][63]~66                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[58][63]~67                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[60][63]~68                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[28][63]~69                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[27][63]~70                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[25][63]~71                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[26][63]~72                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[24][63]~73                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[29][63]~74                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[30][63]~75                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[21][63]~76                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[22][63]~77                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[20][63]~78                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[19][63]~79                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[23][63]~80                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[17][63]~81                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[18][63]~82                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[15][63]~83                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[16][63]~84                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[14][63]~85                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[35][63]~86                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[36][63]~87                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[34][63]~88                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[31][63]~89                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[32][63]~90                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[44][63]~91                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[42][63]~92                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[39][63]~93                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[40][63]~94                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[38][63]~95                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[43][63]~96                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[0][63]~97                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[2][63]~98                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[1][63]~99                                                           ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[5][63]~100                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[6][63]~101                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[4][63]~102                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[3][63]~103                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[13][63]~104                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[11][63]~105                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[12][63]~106                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[10][63]~107                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[9][63]~108                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[8][63]~109                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[7][63]~110                                                          ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[61][63]~111                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[63][63]~112                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[62][63]~113                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[65][63]~114                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[64][63]~115                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[67][63]~116                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[66][63]~117                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[69][63]~118                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[68][63]~119                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[70][63]~120                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[45][63]~121                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[41][63]~122                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[37][63]~123                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[33][63]~124                                                         ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[125][63]~125                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[127][63]~126                                                        ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[126][63]~127                                                        ; 1                 ; 0       ;
;      - RX:receiver|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]        ; 1                 ; 0       ;
;      - noise_state~7                                                                                                                               ; 1                 ; 0       ;
;      - TX:transmitter|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]     ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~0                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[49]~0                                                              ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~1                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~0                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~1                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~1                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~2                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~2                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~2                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~3                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~3                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~4                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~4                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~5                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~5                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~3                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~6                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~4                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~7                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~8                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~5                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~9                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~10                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~11                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~12                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~6                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~7                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~13                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~14                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~15                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~16                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~8                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~17                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~18                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~9                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~19                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~20                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~10                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~6                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~21                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~22                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~11                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~23                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~24                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~12                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~25                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~26                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~7                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~8                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~27                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~9                                                                  ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~13                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~10                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~28                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~29                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~14                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~30                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~31                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~32                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~33                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~15                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~16                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~11                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~17                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~12                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~18                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~13                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~19                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~14                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~20                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~15                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~34                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~21                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z2~35                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~16                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~17                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~18                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~22                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~19                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~23                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~20                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~21                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~24                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~22                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~23                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~25                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~24                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~25                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~26                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~26                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~27                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~28                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~29                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3~27                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~30                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~31                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~32                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~33                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z1~34                                                                 ; 1                 ; 0       ;
;      - NIOS_UART:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  ; 1                 ; 0       ;
;      - NIOS_UART:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]   ; 1                 ; 0       ;
;      - NIOS_UART:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]   ; 1                 ; 0       ;
;      - NIOS_UART:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                          ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][0]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][1]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][2]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][3]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][4]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][5]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][6]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][7]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][8]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][9]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][10]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][11]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][12]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][13]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][14]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][15]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[1][16]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][0]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][1]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][2]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][3]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][4]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][5]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][6]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][7]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][8]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][9]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][10]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][11]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][12]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][13]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][14]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][15]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[2][16]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][0]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][1]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][2]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][3]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][4]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][5]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][6]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][7]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][8]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][9]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][10]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][11]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][12]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][13]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][14]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][15]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[3][16]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][0]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][1]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][2]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][3]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][4]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][5]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][6]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][7]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][8]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][9]~SCLR_LUT                                                                                                  ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][10]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][11]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][12]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][13]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][14]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][15]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - ISI_channel_ocm:channel|isi[4][16]~SCLR_LUT                                                                                                 ; 1                 ; 0       ;
;      - noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|i[7]~DUPLICATE                                                                    ; 1                 ; 0       ;
; KEY[2]                                                                                                                                             ;                   ;         ;
;      - Selector3~0                                                                                                                                 ; 1                 ; 0       ;
;      - noise_state~5                                                                                                                               ; 1                 ; 0       ;
;      - noise_state~6                                                                                                                               ; 1                 ; 0       ;
; CLOCK_50                                                                                                                                           ;                   ;         ;
; KEY[1]                                                                                                                                             ;                   ;         ;
;      - TX:transmitter|prbs31:prbs_0|data_out~0                                                                                                     ; 0                 ; 0       ;
;      - TX:transmitter|prbs31:prbs_0|data_out_valid~0                                                                                               ; 0                 ; 0       ;
;      - TX:transmitter|prbs31:prbs_0|sr[23]~1                                                                                                       ; 0                 ; 0       ;
;      - Selector6~0                                                                                                                                 ; 0                 ; 0       ;
; HPS_UART_RX                                                                                                                                        ;                   ;         ;
;      - NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 ; 0                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                   ; Location                  ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; ISI_channel_ocm:channel|Decoder0~1                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y15_N3       ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|Decoder0~2                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y15_N51      ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|Decoder0~3                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y15_N42      ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|Decoder0~4                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y15_N12      ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|Decoder0~5                                                                                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y15_N27      ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|isi[3][16]~0                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X31_Y11_N39       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; ISI_channel_ocm:channel|signal_out[7]~0                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y11_N33       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_AA14                  ; 543     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                          ; MLABCELL_X59_Y17_N57      ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                              ; LABCELL_X53_Y19_N12       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                              ; LABCELL_X56_Y18_N57       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|NIOS_UART_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                                  ; LABCELL_X56_Y18_N18       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                             ; LABCELL_X55_Y18_N30       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:on_chip_mem_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                           ; LABCELL_X53_Y19_N9        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                          ; MLABCELL_X59_Y16_N57      ; 21      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                ; FF_X53_Y18_N8             ; 31      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y16_N0        ; 71      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                             ; FF_X62_Y16_N20            ; 62      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src1[26]~0                                                                                                                                                                                                                                                                                           ; LABCELL_X55_Y15_N33       ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_src2[13]~0                                                                                                                                                                                                                                                                                           ; MLABCELL_X59_Y13_N12      ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_st_data[23]~1                                                                                                                                                                                                                                                                                        ; MLABCELL_X59_Y16_N54      ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                         ; FF_X56_Y16_N8             ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                              ; MLABCELL_X52_Y18_N12      ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X63_Y24_N59            ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; MLABCELL_X47_Y11_N6       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~2 ; LABCELL_X53_Y12_N51       ; 16      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LABCELL_X55_Y12_N24       ; 35      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X45_Y11_N38            ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[29]~24                    ; MLABCELL_X47_Y11_N12      ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[29]~26                    ; MLABCELL_X47_Y11_N54      ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[8]~8                      ; LABCELL_X45_Y12_N33       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOS_UART_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir                                    ; MLABCELL_X39_Y12_N39      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                              ; LABCELL_X51_Y14_N9        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg:the_NIOS_UART_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                                         ; LABCELL_X51_Y14_N39       ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[1]~0                                                                                                             ; MLABCELL_X47_Y11_N9       ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[1]~1                                                                                                             ; MLABCELL_X47_Y12_N42      ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                         ; LABCELL_X55_Y12_N3        ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[17]~9                                                                                                                        ; LABCELL_X55_Y12_N0        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[24]~4                                                                                                                        ; LABCELL_X51_Y12_N15       ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                     ; LABCELL_X50_Y12_N51       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                       ; LABCELL_X51_Y14_N48       ; 2       ; Read enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                               ; FF_X56_Y17_N44            ; 35      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                       ; FF_X61_Y14_N14            ; 23      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                                            ; MLABCELL_X59_Y13_N54      ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                         ; FF_X55_Y14_N5             ; 28      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                    ; LABCELL_X57_Y14_N9        ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                              ; LABCELL_X57_Y14_N57       ; 2       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                ; FF_X56_Y16_N35            ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                    ; FF_X56_Y16_N20            ; 31      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[2]~0                                                                                                                                                                                                                                                                                  ; MLABCELL_X52_Y17_N15      ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                  ; LABCELL_X55_Y17_N51       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                        ; MLABCELL_X52_Y17_N54      ; 17      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                           ; LABCELL_X51_Y14_N57       ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11728w[3]                                                                                                                                                                                                                                            ; LABCELL_X56_Y19_N48       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11745w[3]                                                                                                                                                                                                                                            ; LABCELL_X56_Y19_N6        ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11755w[3]                                                                                                                                                                                                                                            ; LABCELL_X56_Y19_N51       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11765w[3]                                                                                                                                                                                                                                            ; LABCELL_X56_Y19_N9        ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11775w[3]                                                                                                                                                                                                                                            ; LABCELL_X55_Y19_N27       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11785w[3]                                                                                                                                                                                                                                            ; LABCELL_X55_Y19_N9        ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11795w[3]                                                                                                                                                                                                                                            ; LABCELL_X55_Y19_N36       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11805w[3]                                                                                                                                                                                                                                            ; LABCELL_X55_Y19_N24       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11826w[3]                                                                                                                                                                                                                                            ; LABCELL_X55_Y19_N12       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11837w[3]                                                                                                                                                                                                                                            ; LABCELL_X55_Y19_N18       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11847w[3]                                                                                                                                                                                                                                            ; LABCELL_X56_Y19_N36       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11857w[3]                                                                                                                                                                                                                                            ; LABCELL_X56_Y19_N33       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11867w[3]                                                                                                                                                                                                                                            ; LABCELL_X55_Y19_N15       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11877w[3]                                                                                                                                                                                                                                            ; LABCELL_X55_Y19_N21       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11887w[3]                                                                                                                                                                                                                                            ; LABCELL_X56_Y19_N30       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11897w[3]                                                                                                                                                                                                                                            ; LABCELL_X56_Y19_N12       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11917w[3]~0                                                                                                                                                                                                                                          ; LABCELL_X55_Y19_N42       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|decode_0na:decode2|w_anode11928w[3]~1                                                                                                                                                                                                                                          ; LABCELL_X55_Y19_N48       ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs|control_wr_strobe                                                                                                                                                                                                                                                                                 ; LABCELL_X53_Y16_N24       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_regs:the_NIOS_UART_uart_0_regs|tx_wr_strobe                                                                                                                                                                                                                                                                                      ; MLABCELL_X52_Y16_N3       ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|got_new_char                                                                                                                                                                                                                                                                                          ; LABCELL_X56_Y11_N6        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_rx:the_NIOS_UART_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]~0                                                                                                                                                                                                                                              ; LABCELL_X53_Y14_N24       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|always4~0                                                                                                                                                                                                                                                                                             ; LABCELL_X57_Y12_N51       ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|do_load_shifter                                                                                                                                                                                                                                                                                       ; FF_X51_Y16_N59            ; 13      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|NIOS_UART_uart_0:uart_0|NIOS_UART_uart_0_tx:the_NIOS_UART_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_in[0]~1                                                                                                                                                                                                                                       ; LABCELL_X51_Y16_N27       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                                    ; FF_X51_Y20_N56            ; 78      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                     ; FF_X51_Y20_N26            ; 132     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y13_N45       ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; NIOS_UART:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                         ; FF_X51_Y11_N32            ; 418     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; RX:receiver|DFE:dfe_0|decision_maker:DM|difference[3][10]~1                                                                                                                                                                                                                                                                                                                            ; LABCELL_X17_Y9_N6         ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RX:receiver|DFE:dfe_0|subtract_result[13]~0                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X15_Y5_N54       ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RX:receiver|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                  ; FF_X16_Y5_N5              ; 62      ; Async. clear, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RX:receiver|grey_decode:gray_decoder_0|cur_symbol[0]~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X11_Y5_N51        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; RX:receiver|pam_4_decode:pam4_decoder_0|symbol_out[0]~1                                                                                                                                                                                                                                                                                                                                ; LABCELL_X11_Y6_N0         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TX:transmitter|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                               ; FF_X33_Y7_N44             ; 42      ; Async. clear, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; TX:transmitter|grey_encode:gray_encoder_0|symbol_out[0]~3                                                                                                                                                                                                                                                                                                                              ; LABCELL_X31_Y11_N54       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TX:transmitter|pam_4_encode:pam_encoder_0|voltage_level_out[6]~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X31_Y8_N9         ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TX:transmitter|prbs31:prbs_0|data_out_valid                                                                                                                                                                                                                                                                                                                                            ; FF_X33_Y7_N41             ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; TX:transmitter|prbs31:prbs_0|sr[23]~1                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X33_Y7_N36        ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; addr2[6]~6                                                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y22_N51       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                           ; JTAG_X0_Y2_N3             ; 2887    ; Clock                                   ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                           ; JTAG_X0_Y2_N3             ; 29      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; load_mem_c                                                                                                                                                                                                                                                                                                                                                                             ; FF_X36_Y12_N14            ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; load_mem_n                                                                                                                                                                                                                                                                                                                                                                             ; FF_X36_Y12_N56            ; 154     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|always0~0                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X31_Y9_N27        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|Equal0~1                                                                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y27_N24       ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|always1~22                                                                                                                                                                                                                                                                                                                   ; LABCELL_X33_Y34_N3        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|noise_out[7]~143                                                                                                                                                                                                                                                                                                             ; MLABCELL_X34_Y47_N6       ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[0][63]~97                                                                                                                                                                                                                                                                                                      ; LABCELL_X11_Y33_N39       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[100][63]~45                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y33_N18       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[101][63]~44                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y32_N54       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[102][63]~46                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y33_N48       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[103][63]~52                                                                                                                                                                                                                                                                                                    ; LABCELL_X48_Y33_N48       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[104][63]~53                                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y32_N36       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[105][63]~51                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y34_N39       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[106][63]~48                                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y32_N15      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[107][63]~47                                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y33_N42       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[108][63]~50                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y34_N6        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[109][63]~49                                                                                                                                                                                                                                                                                                    ; LABCELL_X12_Y34_N57       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[10][63]~107                                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y32_N3       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[110][63]~25                                                                                                                                                                                                                                                                                                    ; LABCELL_X12_Y34_N42       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[111][63]~24                                                                                                                                                                                                                                                                                                    ; LABCELL_X12_Y34_N15       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[112][63]~27                                                                                                                                                                                                                                                                                                    ; LABCELL_X10_Y33_N9        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[113][63]~26                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y33_N27       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[114][63]~28                                                                                                                                                                                                                                                                                                    ; MLABCELL_X47_Y30_N39      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[115][63]~29                                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y32_N36      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[116][63]~31                                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y33_N48       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[117][63]~30                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y33_N6        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[118][63]~32                                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y32_N30      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[119][63]~33                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y32_N6        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[11][63]~105                                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y33_N33       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[120][63]~35                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y34_N42       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[121][63]~37                                                                                                                                                                                                                                                                                                    ; LABCELL_X10_Y33_N15       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[122][63]~38                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y34_N15       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[123][63]~36                                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y32_N48       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[124][63]~34                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y32_N48       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[125][63]~125                                                                                                                                                                                                                                                                                                   ; LABCELL_X13_Y32_N30       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[126][63]~127                                                                                                                                                                                                                                                                                                   ; LABCELL_X11_Y32_N57       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[127][63]~126                                                                                                                                                                                                                                                                                                   ; LABCELL_X11_Y32_N54       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[12][63]~106                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y34_N57       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[13][63]~104                                                                                                                                                                                                                                                                                                    ; LABCELL_X12_Y34_N18       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[14][63]~85                                                                                                                                                                                                                                                                                                     ; LABCELL_X12_Y34_N54       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[15][63]~83                                                                                                                                                                                                                                                                                                     ; LABCELL_X12_Y34_N33       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[16][63]~84                                                                                                                                                                                                                                                                                                     ; LABCELL_X10_Y33_N21       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[17][63]~81                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y33_N30       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[18][63]~82                                                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y30_N54      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[19][63]~79                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y32_N27      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[1][63]~99                                                                                                                                                                                                                                                                                                      ; LABCELL_X12_Y32_N18       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[20][63]~78                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y33_N54       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[21][63]~76                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y33_N39       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[22][63]~77                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y32_N45      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[23][63]~80                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y32_N24       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[24][63]~73                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y34_N30       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[25][63]~71                                                                                                                                                                                                                                                                                                     ; LABCELL_X10_Y33_N30       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[26][63]~72                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y34_N48       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[27][63]~70                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y32_N51       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[28][63]~69                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y32_N51       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[29][63]~74                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y32_N27       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[2][63]~98                                                                                                                                                                                                                                                                                                      ; LABCELL_X12_Y34_N30       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[30][63]~75                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y32_N9        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[31][63]~89                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y32_N24       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[32][63]~90                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y33_N6        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[33][63]~124                                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y33_N21       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[34][63]~88                                                                                                                                                                                                                                                                                                     ; LABCELL_X12_Y34_N0        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[35][63]~86                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y32_N42      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[36][63]~87                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y33_N33       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[37][63]~123                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y32_N57       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[38][63]~95                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y33_N12       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[39][63]~93                                                                                                                                                                                                                                                                                                     ; LABCELL_X57_Y33_N0        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[3][63]~103                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y32_N18      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[40][63]~94                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y32_N27       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[41][63]~122                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y34_N21       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[42][63]~92                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y32_N48      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[43][63]~96                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y33_N57       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[44][63]~91                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y34_N24       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[45][63]~121                                                                                                                                                                                                                                                                                                    ; LABCELL_X12_Y34_N9        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[46][63]~59                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y33_N51       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[47][63]~58                                                                                                                                                                                                                                                                                                     ; LABCELL_X12_Y34_N24       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[48][63]~61                                                                                                                                                                                                                                                                                                     ; LABCELL_X10_Y33_N18       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[49][63]~60                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y33_N24       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[4][63]~102                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y33_N45       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[50][63]~65                                                                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y30_N54      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[51][63]~55                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y32_N24      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[52][63]~57                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y33_N24       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[53][63]~56                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y33_N57       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[54][63]~54                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y32_N9       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[55][63]~62                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y32_N9        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[56][63]~64                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y34_N33       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[57][63]~63                                                                                                                                                                                                                                                                                                     ; LABCELL_X10_Y33_N3        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[58][63]~67                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y34_N12       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[59][63]~66                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y32_N42       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[5][63]~100                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y32_N12       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[60][63]~68                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y32_N3        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[61][63]~111                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y32_N18       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[62][63]~113                                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y32_N0        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[63][63]~112                                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y32_N45       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[64][63]~115                                                                                                                                                                                                                                                                                                    ; LABCELL_X11_Y33_N15       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[65][63]~114                                                                                                                                                                                                                                                                                                    ; LABCELL_X12_Y34_N45       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[66][63]~117                                                                                                                                                                                                                                                                                                    ; LABCELL_X12_Y34_N3        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[67][63]~116                                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y32_N21      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[68][63]~119                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y33_N42       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[69][63]~118                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y32_N0        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[6][63]~101                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y33_N15       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[70][63]~120                                                                                                                                                                                                                                                                                                    ; LABCELL_X13_Y33_N51       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[71][63]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X50_Y33_N45       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[72][63]~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X11_Y32_N15       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[73][63]~2                                                                                                                                                                                                                                                                                                      ; LABCELL_X13_Y34_N3        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[74][63]~3                                                                                                                                                                                                                                                                                                      ; MLABCELL_X15_Y32_N0       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[75][63]~6                                                                                                                                                                                                                                                                                                      ; LABCELL_X11_Y33_N45       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[76][63]~7                                                                                                                                                                                                                                                                                                      ; LABCELL_X13_Y34_N54       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[77][63]~5                                                                                                                                                                                                                                                                                                      ; LABCELL_X12_Y34_N6        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[78][63]~4                                                                                                                                                                                                                                                                                                      ; LABCELL_X12_Y34_N51       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[79][63]~21                                                                                                                                                                                                                                                                                                     ; LABCELL_X12_Y34_N48       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[7][63]~110                                                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y33_N39       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[80][63]~23                                                                                                                                                                                                                                                                                                     ; LABCELL_X10_Y33_N45       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[81][63]~22                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y33_N9        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[82][63]~14                                                                                                                                                                                                                                                                                                     ; LABCELL_X16_Y34_N15       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[83][63]~13                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y32_N12      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[84][63]~15                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y33_N27       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[85][63]~17                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y33_N30       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[86][63]~16                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y32_N6       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[87][63]~18                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y32_N15       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[88][63]~20                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y34_N45       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[89][63]~19                                                                                                                                                                                                                                                                                                     ; LABCELL_X10_Y33_N39       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[8][63]~109                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y32_N39       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[90][63]~9                                                                                                                                                                                                                                                                                                      ; LABCELL_X13_Y34_N51       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[91][63]~8                                                                                                                                                                                                                                                                                                      ; LABCELL_X11_Y32_N30       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[92][63]~10                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y32_N39       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[93][63]~11                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y32_N45       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[94][63]~12                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y32_N12       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[95][63]~39                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y32_N18       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[96][63]~41                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y33_N36       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[97][63]~40                                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y33_N9        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[98][63]~43                                                                                                                                                                                                                                                                                                     ; LABCELL_X12_Y34_N39       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[99][63]~42                                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y32_N33      ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|possibilities[9][63]~108                                                                                                                                                                                                                                                                                                     ; LABCELL_X13_Y34_N27       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; noise_128_wrapper:noise_wrapper_noise|noise_128:noise_128|urng_64:dut|z3[49]~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y34_N18       ; 176     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                                                   ; PLLOUTPUTCOUNTER_X0_Y4_N1 ; 12868   ; Clock                                   ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                               ; FF_X33_Y8_N14             ; 65      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                                                  ; MLABCELL_X39_Y12_N9       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                       ; FF_X30_Y9_N8              ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0                                       ; MLABCELL_X39_Y12_N54      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~3                                                       ; LABCELL_X33_Y10_N15       ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~5                                                       ; LABCELL_X30_Y9_N54        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][4]                                                         ; FF_X29_Y10_N11            ; 40      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                                                         ; FF_X29_Y10_N8             ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~7                                                       ; LABCELL_X30_Y9_N24        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                                                         ; FF_X29_Y10_N53            ; 43      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                                                         ; FF_X29_Y10_N23            ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~4                                                         ; LABCELL_X33_Y10_N24       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]~8                                                         ; LABCELL_X31_Y10_N33       ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1                                          ; LABCELL_X36_Y8_N39        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                                            ; MLABCELL_X39_Y12_N30      ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~1                                                ; LABCELL_X33_Y10_N6        ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~3                                                ; LABCELL_X33_Y10_N9        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~5                                                ; LABCELL_X33_Y10_N48       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~3                                  ; MLABCELL_X39_Y12_N48      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~0                             ; MLABCELL_X39_Y12_N3       ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                    ; FF_X33_Y8_N47             ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                   ; FF_X33_Y9_N17             ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                    ; FF_X33_Y8_N53             ; 107     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0                                     ; MLABCELL_X34_Y10_N36      ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                             ; LABCELL_X33_Y9_N12        ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                   ; FF_X33_Y9_N50             ; 123     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                 ; MLABCELL_X39_Y12_N45      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                                                         ; LABCELL_X27_Y6_N24        ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                                                         ; LABCELL_X27_Y6_N27        ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                                          ; FF_X23_Y5_N23             ; 25      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                                       ; FF_X27_Y7_N25             ; 34      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                                             ; LABCELL_X24_Y6_N33        ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                      ; LABCELL_X30_Y6_N21        ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                                       ; MLABCELL_X28_Y6_N0        ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                                       ; MLABCELL_X28_Y6_N3        ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                         ; FF_X28_Y9_N56             ; 470     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y5_N36        ; 26      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]~1                                                                                                                                                                                                                                 ; MLABCELL_X28_Y6_N24       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]~1                                                                                                                                                                                                                           ; LABCELL_X22_Y7_N30        ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                                                    ; MLABCELL_X21_Y6_N39       ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                                     ; LABCELL_X30_Y6_N51        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                                                    ; MLABCELL_X21_Y6_N36       ; 38      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                                         ; LABCELL_X29_Y6_N51        ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                               ; LABCELL_X23_Y5_N48        ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_h9i:auto_generated|cout_actual                                                                                                    ; LABCELL_X23_Y5_N33        ; 6       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_i9i:auto_generated|cout_actual                                                                                                                   ; LABCELL_X29_Y6_N9         ; 5       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                                                      ; LABCELL_X23_Y6_N18        ; 1       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                                ; LABCELL_X23_Y5_N57        ; 6       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                                                   ; LABCELL_X23_Y5_N54        ; 58      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                     ; LABCELL_X23_Y5_N51        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                                            ; LABCELL_X23_Y5_N30        ; 1       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                                         ; LABCELL_X29_Y6_N12        ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                                            ; LABCELL_X29_Y6_N18        ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~5                                                                                                                                                                                                                                                ; MLABCELL_X34_Y8_N48       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                                                                                                                           ; LABCELL_X29_Y9_N45        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                                             ; MLABCELL_X28_Y6_N39       ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[8]~0                                                                                                                                                                                                                                                              ; MLABCELL_X28_Y6_N54       ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                                                            ; LABCELL_X29_Y9_N24        ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                                                        ; LABCELL_X29_Y9_N27        ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                 ; MLABCELL_X28_Y6_N18       ; 297     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                                                          ; MLABCELL_X21_Y11_N48      ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                                                          ; MLABCELL_X21_Y11_N51      ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                                                           ; FF_X24_Y12_N20            ; 21      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                                        ; FF_X24_Y12_N40            ; 16      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~DUPLICATE                                                                                                                                                                                                                                              ; FF_X24_Y12_N41            ; 24      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                                                              ; LABCELL_X27_Y10_N18       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                                       ; LABCELL_X23_Y12_N18       ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y10_N48      ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                                        ; MLABCELL_X25_Y10_N0       ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                                          ; FF_X28_Y11_N32            ; 2007    ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y11_N57      ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]~1                                                                                                                                                                                                                                 ; MLABCELL_X28_Y10_N6       ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]~1                                                                                                                                                                                                                            ; LABCELL_X23_Y12_N39       ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                                                     ; LABCELL_X24_Y12_N0        ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                                      ; LABCELL_X23_Y12_N21       ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                                                     ; LABCELL_X23_Y12_N6        ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                                          ; MLABCELL_X25_Y11_N33      ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                                                ; LABCELL_X27_Y11_N12       ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|cout_actual                                                                                                     ; MLABCELL_X28_Y11_N54      ; 9       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|cout_actual                                                                                                                    ; MLABCELL_X25_Y11_N27      ; 5       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                                                       ; LABCELL_X24_Y12_N51       ; 1       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                                 ; LABCELL_X27_Y11_N27       ; 11      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                                                    ; MLABCELL_X28_Y11_N39      ; 359     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                                      ; MLABCELL_X28_Y11_N36      ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                                                             ; LABCELL_X24_Y12_N48       ; 1       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                                                          ; MLABCELL_X25_Y11_N48      ; 6       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                                                             ; MLABCELL_X25_Y11_N42      ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~5                                                                                                                                                                                                                                                 ; LABCELL_X33_Y10_N18       ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                                                                                                                            ; LABCELL_X33_Y8_N30        ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                                                              ; LABCELL_X24_Y10_N48       ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[5]~0                                                                                                                                                                                                                                                               ; LABCELL_X24_Y10_N42       ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                                                             ; MLABCELL_X28_Y10_N54      ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y10_N57      ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                                  ; MLABCELL_X28_Y10_N36      ; 1549    ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                        ;
+------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                   ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                           ; JTAG_X0_Y2_N3             ; 2887    ; Global Clock         ; GCLK4            ; --                        ;
; pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y4_N1 ; 12868   ; Global Clock         ; GCLK0            ; --                        ;
+------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all         ; 2007    ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena ; 1549    ;
; ~GND                                                                                                                  ; 1532    ;
; KEY[0]~input                                                                                                          ; 543     ;
+-----------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram_module:NIOS_UART_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None                               ; M10K_X49_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_a_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                               ; M10K_X58_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_register_bank_b_module:NIOS_UART_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None                               ; M10K_X58_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                    ;
; NIOS_UART:u0|NIOS_UART_on_chip_mem:on_chip_mem|altsyncram:the_altsyncram|altsyncram_dda2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                             ; AUTO ; True Dual Port   ; Single Clock ; 17920        ; 32           ; 8960         ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 573440 ; 17920                       ; 32                          ; 8960                        ; 64                          ; 573440              ; 72          ; 0     ; rtl/mem_prob/noise_channel_hex.hex ; M10K_X69_Y25_N0, M10K_X69_Y23_N0, M10K_X69_Y22_N0, M10K_X69_Y24_N0, M10K_X49_Y19_N0, M10K_X49_Y14_N0, M10K_X49_Y15_N0, M10K_X49_Y16_N0, M10K_X49_Y17_N0, M10K_X49_Y18_N0, M10K_X69_Y27_N0, M10K_X69_Y26_N0, M10K_X69_Y29_N0, M10K_X69_Y28_N0, M10K_X58_Y27_N0, M10K_X58_Y24_N0, M10K_X58_Y25_N0, M10K_X58_Y26_N0, M10K_X49_Y25_N0, M10K_X49_Y28_N0, M10K_X49_Y26_N0, M10K_X49_Y27_N0, M10K_X41_Y20_N0, M10K_X41_Y19_N0, M10K_X41_Y18_N0, M10K_X38_Y19_N0, M10K_X41_Y17_N0, M10K_X41_Y16_N0, M10K_X41_Y21_N0, M10K_X41_Y22_N0, M10K_X41_Y23_N0, M10K_X49_Y22_N0, M10K_X49_Y23_N0, M10K_X49_Y21_N0, M10K_X58_Y23_N0, M10K_X49_Y20_N0, M10K_X38_Y28_N0, M10K_X41_Y27_N0, M10K_X41_Y28_N0, M10K_X38_Y26_N0, M10K_X38_Y20_N0, M10K_X38_Y18_N0, M10K_X38_Y22_N0, M10K_X38_Y21_N0, M10K_X38_Y17_N0, M10K_X58_Y22_N0, M10K_X41_Y25_N0, M10K_X41_Y26_N0, M10K_X49_Y24_N0, M10K_X41_Y24_N0, M10K_X38_Y23_N0, M10K_X38_Y24_N0, M10K_X38_Y27_N0, M10K_X38_Y25_N0, M10K_X69_Y21_N0, M10K_X69_Y20_N0, M10K_X69_Y18_N0, M10K_X76_Y21_N0, M10K_X58_Y18_N0, M10K_X58_Y20_N0, M10K_X58_Y17_N0, M10K_X58_Y16_N0, M10K_X58_Y19_N0, M10K_X58_Y21_N0, M10K_X69_Y15_N0, M10K_X69_Y16_N0, M10K_X69_Y17_N0, M10K_X69_Y19_N0, M10K_X76_Y20_N0, M10K_X76_Y18_N0, M10K_X76_Y22_N0, M10K_X76_Y19_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode  ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 59           ; 4096         ; 59           ; yes                    ; no                      ; yes                    ; no                      ; 241664 ; 4096                        ; 59                          ; 4096                        ; 59                          ; 241664              ; 30          ; 0     ; None                               ; M10K_X5_Y7_N0, M10K_X38_Y9_N0, M10K_X38_Y10_N0, M10K_X38_Y8_N0, M10K_X26_Y7_N0, M10K_X38_Y7_N0, M10K_X41_Y6_N0, M10K_X38_Y6_N0, M10K_X38_Y5_N0, M10K_X14_Y8_N0, M10K_X14_Y7_N0, M10K_X14_Y3_N0, M10K_X5_Y6_N0, M10K_X5_Y8_N0, M10K_X14_Y5_N0, M10K_X14_Y4_N0, M10K_X14_Y9_N0, M10K_X14_Y6_N0, M10K_X26_Y6_N0, M10K_X38_Y3_N0, M10K_X5_Y4_N0, M10K_X38_Y2_N0, M10K_X5_Y5_N0, M10K_X26_Y8_N0, M10K_X26_Y2_N0, M10K_X26_Y4_N0, M10K_X26_Y5_N0, M10K_X26_Y3_N0, M10K_X26_Y9_N0, M10K_X38_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_4k84:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 360          ; 1024         ; 360          ; yes                    ; no                      ; yes                    ; no                      ; 368640 ; 1024                        ; 360                         ; 1024                        ; 360                         ; 368640              ; 36          ; 0     ; None                               ; M10K_X38_Y14_N0, M10K_X38_Y15_N0, M10K_X26_Y20_N0, M10K_X14_Y17_N0, M10K_X14_Y24_N0, M10K_X14_Y22_N0, M10K_X14_Y16_N0, M10K_X26_Y16_N0, M10K_X26_Y15_N0, M10K_X26_Y12_N0, M10K_X14_Y12_N0, M10K_X26_Y13_N0, M10K_X41_Y13_N0, M10K_X38_Y16_N0, M10K_X14_Y19_N0, M10K_X14_Y18_N0, M10K_X26_Y17_N0, M10K_X26_Y21_N0, M10K_X26_Y24_N0, M10K_X26_Y22_N0, M10K_X14_Y13_N0, M10K_X14_Y10_N0, M10K_X26_Y14_N0, M10K_X38_Y12_N0, M10K_X26_Y11_N0, M10K_X14_Y11_N0, M10K_X41_Y14_N0, M10K_X38_Y13_N0, M10K_X14_Y14_N0, M10K_X14_Y15_N0, M10K_X26_Y18_N0, M10K_X14_Y20_N0, M10K_X26_Y23_N0, M10K_X26_Y19_N0, M10K_X14_Y23_N0, M10K_X14_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 1           ;
; Independent 18x18 plus 36       ; 4           ;
; Total number of DSP blocks      ; 5           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 5           ;
+---------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                              ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; ISI_channel_ocm:channel|Mult4~mac ; Independent 18x18 plus 36 ; DSP_X32_Y18_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ISI_channel_ocm:channel|Mult0~mac ; Independent 18x18 plus 36 ; DSP_X32_Y20_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ISI_channel_ocm:channel|Mult1~mac ; Independent 18x18 plus 36 ; DSP_X32_Y24_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ISI_channel_ocm:channel|Mult2~mac ; Independent 18x18 plus 36 ; DSP_X32_Y22_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; ISI_channel_ocm:channel|Mult3~8   ; Two Independent 18x18     ; DSP_X32_Y26_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 39,988 / 289,320 ( 14 % ) ;
; C12 interconnects                           ; 1,783 / 13,420 ( 13 % )   ;
; C2 interconnects                            ; 14,059 / 119,108 ( 12 % ) ;
; C4 interconnects                            ; 8,334 / 56,300 ( 15 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,505 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 15,902 / 84,580 ( 19 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 2,683 / 12,676 ( 21 % )   ;
; R14/C12 interconnect drivers                ; 4,211 / 20,720 ( 20 % )   ;
; R3 interconnects                            ; 18,035 / 130,992 ( 14 % ) ;
; R6 interconnects                            ; 29,437 / 266,960 ( 11 % ) ;
; Spine clocks                                ; 16 / 360 ( 4 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 27           ; 0            ; 27           ; 0            ; 0            ; 31        ; 27           ; 0            ; 31        ; 31        ; 8            ; 11           ; 0            ; 0            ; 0            ; 8            ; 11           ; 0            ; 0            ; 0            ; 0            ; 11           ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 31           ; 4            ; 31           ; 31           ; 0         ; 4            ; 31           ; 0         ; 0         ; 23           ; 20           ; 31           ; 31           ; 31           ; 23           ; 20           ; 31           ; 31           ; 31           ; 31           ; 20           ; 12           ; 31           ; 31           ; 31           ; 31           ; 31           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HPS_UART_TX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_UART_RX         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                         ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                         ; Destination Clock(s)                                                    ; Delay Added in ns ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                                     ; altera_reserved_tck                                                     ; 2850.9            ;
; G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 594.1             ;
; altera_reserved_tck,I/O                                                 ; altera_reserved_tck                                                     ; 266.7             ;
+-------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                     ; Destination Register                                                                                                                                                                                                                                                                                                                                             ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                                 ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[31]                                                                                                                                                                                                                                         ; 6.325             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[31]                                                                                                                                                                                                                                         ; 6.325             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[31]                                                                                                                                                                                                                                         ; 6.325             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]              ; 5.346             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]              ; 5.346             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]              ; 5.346             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 4.671             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 4.671             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 4.671             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 4.671             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 4.671             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 4.671             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]                            ; 4.671             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                 ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                              ; 4.421             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|trigger_state                                                                                               ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37] ; 4.375             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37]    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37] ; 4.375             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                                 ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37] ; 4.375             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                      ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37] ; 4.375             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                      ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37] ; 4.375             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                 ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[37] ; 4.375             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|DRsize[2] ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 4.152             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|DRsize[1] ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 4.152             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|DRsize[0] ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 4.152             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[16]    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 4.152             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                              ; 4.118             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                              ; 4.118             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[32]    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[31] ; 4.064             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]             ; 4.042             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]             ; 4.042             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[36]    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[35] ; 3.892             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[30]                                                                                           ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[31] ; 3.844             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[30]                                                                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[31] ; 3.844             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[31]    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[31] ; 3.844             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[8]     ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]  ; 3.802             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[14]                                                                                                       ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 3.755             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[14]                                                                                           ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 3.755             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15]    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[15] ; 3.755             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                   ; 3.713             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                   ; 3.713             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                        ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]                                   ; 3.713             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_im|trc_im_addr[5]                                                                                                    ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]  ; 3.469             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem:the_NIOS_UART_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[6]                                                                                                        ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]  ; 3.469             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[6]                                                                                            ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]  ; 3.469             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]     ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[7]  ; 3.469             ;
; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[1]     ; NIOS_UART:u0|NIOS_UART_nios2_gen2_0:nios2_gen2_0|NIOS_UART_nios2_gen2_0_cpu:cpu|NIOS_UART_nios2_gen2_0_cpu_nios2_oci:the_NIOS_UART_nios2_gen2_0_cpu_nios2_oci|NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_wrapper|NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck:the_NIOS_UART_nios2_gen2_0_cpu_debug_slave_tck|sr[0]  ; 3.118             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[8]                                                                           ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[1]                                                                        ; 1.427             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[6]                                                                           ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[1]                                                                        ; 1.394             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[5]                                                                           ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[1]                                                                        ; 1.379             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[2]                                                                           ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[1]                                                                        ; 1.353             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[4]                                                                           ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[1]                                                                        ; 1.352             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[9]                                                                                                                                                                                           ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[9]                                                                                                                                 ; 1.277             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[11]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[11]                                                                                                                                ; 1.277             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[13]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[13]                                                                                                                                ; 1.277             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[15]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[15]                                                                                                                                ; 1.277             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[17]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[17]                                                                                                                                ; 1.277             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[0]                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ram_block1a55~portb_address_reg0                                                                                                                                             ; 1.268             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[8]                                                                                                                                                                                           ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[8]                                                                                                                                 ; 1.265             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[10]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[10]                                                                                                                                ; 1.265             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[14]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                                                ; 1.265             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[16]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[16]                                                                                                                                ; 1.265             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[18]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[18]                                                                                                                                ; 1.265             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[4]                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ram_block1a55~portb_address_reg0                                                                                                                                             ; 1.251             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[8]                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ram_block1a55~portb_address_reg0                                                                                                                                             ; 1.247             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[7]                                                                           ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[1]                                                                        ; 1.243             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[9]                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ram_block1a55~portb_address_reg0                                                                                                                                             ; 1.243             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[6]                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ram_block1a55~portb_address_reg0                                                                                                                                             ; 1.238             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[2]                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ram_block1a55~portb_address_reg0                                                                                                                                             ; 1.237             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[3]                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ram_block1a55~portb_address_reg0                                                                                                                                             ; 1.232             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[5]                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ram_block1a55~portb_address_reg0                                                                                                                                             ; 1.221             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[10]                                                                                                  ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ram_block1a55~portb_address_reg0                                                                                                                                             ; 1.217             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[7]                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ram_block1a55~portb_address_reg0                                                                                                                                             ; 1.208             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_974|dffs[0]                            ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_976|dffs[2]                         ; 1.207             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[1]                                                                                                   ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ram_block1a55~portb_address_reg0                                                                                                                                             ; 1.204             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_82j:auto_generated|counter_reg_bit[11]                                                                                                  ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ai84:auto_generated|ram_block1a55~portb_address_reg0                                                                                                                                             ; 1.192             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_983|dffs[0]                            ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_985|dffs[2]                         ; 1.173             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[1]                                                                           ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[1]                                                                        ; 1.139             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_813|dffs[0]                            ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_815|dffs[2]                         ; 1.110             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[7]                                                                                                                                                                                           ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[7]                                                                                                                                 ; 1.092             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[19]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[19]                                                                                                                                ; 1.092             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[21]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[21]                                                                                                                                ; 1.092             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[5]                                                                                                                                                                                           ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[5]                                                                                                                                 ; 1.091             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[23]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[23]                                                                                                                                ; 1.091             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[4]                                                                                                                                                                                           ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[4]                                                                                                                                 ; 1.079             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[22]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[22]                                                                                                                                ; 1.079             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[6]                                                                                                                                                                                           ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[6]                                                                                                                                 ; 1.077             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[12]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[12]                                                                                                                                ; 1.077             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[20]                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[20]                                                                                                                                ; 1.077             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_534|dffs[0]                            ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_536|dffs[2]                         ; 1.059             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_101|dffs[0]                            ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_103|dffs[2]                         ; 1.053             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xq[20]                                                                                                                                                                                           ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[20]                                                                                                                                 ; 1.047             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                      ; 1.033             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                             ; 1.031             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]             ; 1.031             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                           ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                        ; 1.030             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_181|dffs[2]                            ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_q9o:auto_generated|sld_reserved_SerDes_Sys_mem_init_1_20c2:mgl_prim1|lpm_shiftreg:config_shiftreg_181|dffs[1]                         ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]              ; 1.029             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                      ; 1.028             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                                                                                                                 ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                                              ; 1.023             ;
; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_3bi:auto_generated|counter_reg_bit[3]                                                                           ; sld_signaltap:mem_init|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[359]                                                                                                                                   ; 1.023             ;
; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                                          ; sld_signaltap:data_flow|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                                       ; 1.022             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "SerDes_Sys"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/22.1std/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): pll:G100MHz|pll_0002:pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 14511 fanout uses global clock CLKCTRL_G0
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 3175 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'qsys/NIOS_UART/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'qsys/NIOS_UART/synthesis/submodules/NIOS_UART_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'qsys/RX/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'qsys/channel/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'documents/de1soc.sdc'
Warning (332174): Ignored filter at de1soc.sdc(17): VGA_CLK could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 17
Warning (332049): Ignored create_clock at de1soc.sdc(17): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 17
    Info (332050): create_clock -period "25.18 MHz" -name clk_vga [get_ports VGA_CLK] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 17
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {G100MHz|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {G100MHz|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]} {G100MHz|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk} {G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at de1soc.sdc(63): VGA_R* could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 63
Warning (332174): Ignored filter at de1soc.sdc(63): clk_vga could not be matched with a clock File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 63
Warning (332049): Ignored set_output_delay at de1soc.sdc(63): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 63
    Info (332050): set_output_delay -max -clock clk_vga 0.220 [get_ports VGA_R*] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 63
Warning (332049): Ignored set_output_delay at de1soc.sdc(63): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 63
Warning (332049): Ignored set_output_delay at de1soc.sdc(64): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 64
    Info (332050): set_output_delay -min -clock clk_vga -1.506 [get_ports VGA_R*] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 64
Warning (332049): Ignored set_output_delay at de1soc.sdc(64): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 64
Warning (332174): Ignored filter at de1soc.sdc(65): VGA_G* could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 65
Warning (332049): Ignored set_output_delay at de1soc.sdc(65): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 65
    Info (332050): set_output_delay -max -clock clk_vga 0.212 [get_ports VGA_G*] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 65
Warning (332049): Ignored set_output_delay at de1soc.sdc(65): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 65
Warning (332049): Ignored set_output_delay at de1soc.sdc(66): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 66
    Info (332050): set_output_delay -min -clock clk_vga -1.519 [get_ports VGA_G*] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 66
Warning (332049): Ignored set_output_delay at de1soc.sdc(66): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 66
Warning (332174): Ignored filter at de1soc.sdc(67): VGA_B[* could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 67
Warning (332049): Ignored set_output_delay at de1soc.sdc(67): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 67
    Info (332050): set_output_delay -max -clock clk_vga 0.264 [get_ports {VGA_B[*}] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 67
Warning (332049): Ignored set_output_delay at de1soc.sdc(67): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 67
Warning (332049): Ignored set_output_delay at de1soc.sdc(68): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 68
    Info (332050): set_output_delay -min -clock clk_vga -1.519 [get_ports {VGA_B[*}] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 68
Warning (332049): Ignored set_output_delay at de1soc.sdc(68): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 68
Warning (332174): Ignored filter at de1soc.sdc(69): VGA_BLANK_N could not be matched with a port File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 69
Warning (332049): Ignored set_output_delay at de1soc.sdc(69): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 69
    Info (332050): set_output_delay -max -clock clk_vga 0.215 [get_ports VGA_BLANK_N] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 69
Warning (332049): Ignored set_output_delay at de1soc.sdc(69): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 69
Warning (332049): Ignored set_output_delay at de1soc.sdc(70): Argument <targets> is an empty collection File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 70
    Info (332050): set_output_delay -min -clock clk_vga -1.485 [get_ports VGA_BLANK_N] File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 70
Warning (332049): Ignored set_output_delay at de1soc.sdc(70): Argument -clock is not an object ID File: C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/documents/de1soc.sdc Line: 70
Info (332104): Reading SDC File: 'qsys/TX/synthesis/submodules/altera_reset_controller.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: G100MHz|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
    Info (332111):    3.333 G100MHz|pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 G100MHz|pll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 152 registers into blocks of type DSP block
    Extra Info (176220): Created 8 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:19
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:05:35
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:31
Info (170193): Fitter routing operations beginning
Info (170089): 3e+03 ns of routing delay (approximately 1.7% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 42% of the available device resources in the region that extends from location X22_Y35 to location X32_Y45
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:06:42
Info (11888): Total time spent on timing analysis during the Fitter is 57.43 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:40
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/output_files/SerDes_Sys.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 102 warnings
    Info: Peak virtual memory: 8262 megabytes
    Info: Processing ended: Tue Mar  5 03:15:33 2024
    Info: Elapsed time: 00:23:05
    Info: Total CPU time (on all processors): 00:35:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/ECE496_FPGA/git_version/FPGA-Accelerated-SERDES-Simulation-System/FPGA_ocm/output_files/SerDes_Sys.fit.smsg.


