vhdl xil_defaultlib "AESL_sim_pkg.vhd"
vhdl xil_defaultlib "ip/xil_defaultlib/myFuncAccel4_ap_fmul_2_max_dsp_32.vhd"
vhdl xil_defaultlib "ip/xil_defaultlib/myFuncAccel4_ap_fpext_0_no_dsp_32.vhd"
vhdl xil_defaultlib "ip/xil_defaultlib/myFuncAccel4_ap_fptrunc_0_no_dsp_64.vhd"
vhdl xil_defaultlib "ip/xil_defaultlib/myFuncAccel4_ap_fcmp_0_no_dsp_32.vhd"
vhdl xil_defaultlib "ip/xil_defaultlib/myFuncAccel4_ap_fadd_3_full_dsp_32.vhd"
sv work "glbl.v"
vhdl xil_defaultlib "AESL_axi_s_input_r.vhd"
vhdl xil_defaultlib "myFuncAccel4_fmul_32ns_32ns_32_4_max_dsp_1.vhd"
vhdl xil_defaultlib "myFuncAccel4_fadd_32ns_32ns_32_5_full_dsp_1.vhd"
vhdl xil_defaultlib "myFuncAccel4_fptrunc_64ns_32_2_1.vhd"
vhdl xil_defaultlib "myFuncAccel4.vhd"
vhdl xil_defaultlib "myFuncAccel4.autotb.vhd"
vhdl xil_defaultlib "AESL_axi_s_output_r.vhd"
vhdl xil_defaultlib "myFuncAccel4_fcmp_32ns_32ns_1_2_1.vhd"
vhdl xil_defaultlib "myFuncAccel4_fpext_32ns_64_2_1.vhd"

