Fitter Place Stage Report for quartus_compile
Wed Apr  5 15:37:01 2023
Quartus Prime Version 21.4.0 Build 67 12/06/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Fitter Partition Statistics
  5. Non-Global High Fan-Out Signals
  6. Fitter RAM Summary
  7. Fitter Physical RAM Information
  8. Fitter DSP Block Usage Summary
  9. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                              ;
+-------------------------------------------------------------+----------------------+-------+
; Resource                                                    ; Usage                ; %     ;
+-------------------------------------------------------------+----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,873 / 427,200      ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 1,873                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,348 / 427,200      ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 787                  ;       ;
;         [b] ALMs used for LUT logic                         ; 372                  ;       ;
;         [c] ALMs used for registers                         ; 839                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 350                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 680 / 427,200        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 205 / 427,200        ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                    ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ;       ;
;         [c] Due to LAB input limits                         ; 5                    ;       ;
;         [d] Due to virtual I/Os                             ; 200                  ;       ;
;                                                             ;                      ;       ;
; Difficulty packing design                                   ; Low                  ;       ;
;                                                             ;                      ;       ;
; Total LABs:  partially or completely used                   ; 331 / 42,720         ; < 1 % ;
;     -- Logic LABs                                           ; 296                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 35                   ;       ;
;                                                             ;                      ;       ;
; Combinational ALUT usage for logic                          ; 2,168                ;       ;
;     -- 7 input functions                                    ; 0                    ;       ;
;     -- 6 input functions                                    ; 136                  ;       ;
;     -- 5 input functions                                    ; 311                  ;       ;
;     -- 4 input functions                                    ; 280                  ;       ;
;     -- <=3 input functions                                  ; 1,441                ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,512                ;       ;
; Memory ALUT usage                                           ; 440                  ;       ;
;     -- 64-address deep                                      ; 0                    ;       ;
;     -- 32-address deep                                      ; 440                  ;       ;
;                                                             ;                      ;       ;
;                                                             ;                      ;       ;
; Dedicated logic registers                                   ; 3,788                ;       ;
;     -- By type:                                             ;                      ;       ;
;         -- Primary logic registers                          ; 3,251 / 854,400      ; < 1 % ;
;         -- Secondary logic registers                        ; 537 / 854,400        ; < 1 % ;
;     -- By function:                                         ;                      ;       ;
;         -- Design implementation registers                  ; 3,788                ;       ;
;         -- Routing optimization registers                   ; 0                    ;       ;
;                                                             ;                      ;       ;
; ALMs adjustment for power estimation                        ; 371                  ;       ;
;                                                             ;                      ;       ;
; Virtual pins                                                ; 400                  ;       ;
; I/O pins                                                    ; 0 / 928              ; 0 %   ;
;     -- Clock pins                                           ; 0 / 52               ; 0 %   ;
;     -- Dedicated input pins                                 ; 0 / 203              ; 0 %   ;
;                                                             ;                      ;       ;
; M20K blocks                                                 ; 7 / 2,713            ; < 1 % ;
; Total MLAB memory bits                                      ; 13,960               ;       ;
; Total block memory bits                                     ; 37,952 / 55,562,240  ; < 1 % ;
; Total block memory implementation bits                      ; 143,360 / 55,562,240 ; < 1 % ;
;                                                             ;                      ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 2 / 1,518            ; < 1 % ;
;     [A] Total Fixed Point DSP Blocks                        ; 2                    ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                    ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0                    ;       ;
;                                                             ;                      ;       ;
; IOPLLs                                                      ; 0 / 16               ; 0 %   ;
; FPLLs                                                       ; 0 / 32               ; 0 %   ;
; Global signals                                              ; 1                    ;       ;
;     -- Global clocks                                        ; 1 / 32               ; 3 %   ;
;     -- Regional clocks                                      ; 0 / 16               ; 0 %   ;
;     -- Periphery clocks                                     ; 0 / 384              ; 0 %   ;
; JTAGs                                                       ; 0 / 1                ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                ; 0 %   ;
; PCIe Hard IPs                                               ; 0 / 4                ; 0 %   ;
; HSSI RX PCSs                                                ; 0 / 96               ; 0 %   ;
; HSSI PMA RX DESERs                                          ; 0 / 96               ; 0 %   ;
; HSSI TX PCSs                                                ; 0 / 96               ; 0 %   ;
; HSSI PMA TX SERs                                            ; 0 / 96               ; 0 %   ;
; HSSI CDR PLL                                                ; 0 / 96               ; 0 %   ;
;     -- CDR PLLs for Unused RX Clock Workaround              ; 0 / 96               ; 0 %   ;
; HSSI ATX PLL                                                ; 0 / 32               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 16               ; 0 %   ;
; Maximum fan-out                                             ; 4894                 ;       ;
; Highest non-global fan-out                                  ; 1331                 ;       ;
; Total fan-out                                               ; 27488                ;       ;
; Average fan-out                                             ; 3.97                 ;       ;
+-------------------------------------------------------------+----------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                        ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; Virtual Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Entity Name                                                      ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+
; |                                                                                                                                 ; 1872.2 (222.8)       ; 2347.5 (156.0)                   ; 679.5 (133.5)                                     ; 204.2 (200.2)                    ; 350.0 (0.0)          ; 2168 (0)            ; 3788 (401)                ; 0 (0)         ; 37952             ; 7     ; 2          ; 0    ; 400          ; 0 (0)  ; |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; quartus_compile                                                  ; altera_work  ;
;    |matvec_inst|                                                                                                                  ; 1649.5 (1.0)         ; 2191.5 (0.5)                     ; 546.0 (0.0)                                       ; 4.0 (0.5)                        ; 350.0 (0.0)          ; 2168 (1)            ; 3387 (0)                  ; 0 (0)         ; 37952             ; 7     ; 2          ; 0    ; 0            ; 0 (0)  ; matvec_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; matvec                                                           ; matvec       ;
;       |matvec_internal_inst|                                                                                                      ; 1648.5 (0.0)         ; 2191.0 (0.0)                     ; 546.0 (0.0)                                       ; 3.5 (0.0)                        ; 350.0 (0.0)          ; 2167 (0)            ; 3387 (0)                  ; 0 (0)         ; 37952             ; 7     ; 2          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; matvec_internal                                                  ; N/A          ;
;          |avmm_0_.global_icavmm_0_rw|                                                                                             ; 145.7 (0.0)          ; 220.4 (0.0)                      ; 74.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 184 (0)             ; 500 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; matvec_internal_ic_2408045022197231008                           ; N/A          ;
;             |a[0].a|                                                                                                              ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw|a[0].a                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; acl_arb2                                                         ; N/A          ;
;             |a[1].a|                                                                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw|a[1].a                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; acl_arb2                                                         ; N/A          ;
;             |a[2].a|                                                                                                              ; 51.8 (51.8)          ; 51.8 (51.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 160 (160)           ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw|a[2].a                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; acl_arb2                                                         ; N/A          ;
;             |dp[0].dp|                                                                                                            ; 24.0 (24.0)          ; 45.2 (45.2)                      ; 21.2 (21.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 135 (135)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw|dp[0].dp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; acl_arb_pipeline_reg                                             ; N/A          ;
;             |dp[1].dp|                                                                                                            ; 18.4 (18.4)          ; 28.0 (28.0)                      ; 9.6 (9.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw|dp[1].dp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; acl_arb_pipeline_reg                                             ; N/A          ;
;             |dp[2].dp|                                                                                                            ; 8.8 (8.8)            ; 18.9 (18.9)                      ; 10.1 (10.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw|dp[2].dp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; acl_arb_pipeline_reg                                             ; N/A          ;
;             |dp[3].dp|                                                                                                            ; 7.8 (7.8)            ; 19.7 (19.7)                      ; 11.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw|dp[3].dp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; acl_arb_pipeline_reg                                             ; N/A          ;
;             |dp[4].dp|                                                                                                            ; 6.2 (6.2)            ; 21.0 (21.0)                      ; 14.8 (14.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw|dp[4].dp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; acl_arb_pipeline_reg                                             ; N/A          ;
;             |m[1].m_endp|                                                                                                         ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw|m[1].m_endp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; acl_ic_host_endpoint                                             ; N/A          ;
;             |s.s_endp|                                                                                                            ; 24.4 (0.0)           ; 32.9 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw|s.s_endp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; acl_ic_agent_endpoint                                            ; N/A          ;
;                |rrp|                                                                                                              ; 24.4 (18.4)          ; 32.9 (24.5)                      ; 8.5 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (2)              ; 81 (69)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; acl_ic_agent_rrp                                                 ; N/A          ;
;                   |read_fifo|                                                                                                     ; 6.0 (6.0)            ; 8.4 (8.4)                        ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_icavmm_0_rw|s.s_endp|rrp|read_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; acl_ll_fifo                                                      ; N/A          ;
;          |avmm_0_.global_out_ic_to_avmavmm_0_rw|                                                                                  ; -0.2 (-0.2)          ; 0.3 (0.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|avmm_0_.global_out_ic_to_avmavmm_0_rw                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; acl_ic_to_avm                                                    ; N/A          ;
;          |local_mem_system_aspace64.local_mem_group[0].bank[0].mem0|                                                              ; 7.9 (7.9)            ; 15.6 (15.6)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 53 (53)                   ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace64.local_mem_group[0].bank[0].mem0                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; acl_mem1x                                                        ; N/A          ;
;             |hld_ram_inst|                                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace64.local_mem_group[0].bank[0].mem0|hld_ram_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; hld_ram                                                          ; N/A          ;
;                |GEN_LOWER.hld_ram_lower_inst|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace64.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst                                                                                                                                                                                                                                                                                                                                                                                                                        ; hld_ram_lower                                                    ; N/A          ;
;                   |M20K_SDP.hld_ram_lower_m20k_simple_dual_port_inst|                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace64.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|M20K_SDP.hld_ram_lower_m20k_simple_dual_port_inst                                                                                                                                                                                                                                                                                                                                                                      ; hld_ram_lower_m20k_simple_dual_port                              ; N/A          ;
;                      |altera_syncram_inst|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace64.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|M20K_SDP.hld_ram_lower_m20k_simple_dual_port_inst|altera_syncram_inst                                                                                                                                                                                                                                                                                                                                                  ; altera_syncram                                                   ; N/A          ;
;                         |auto_generated|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace64.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|M20K_SDP.hld_ram_lower_m20k_simple_dual_port_inst|altera_syncram_inst|auto_generated                                                                                                                                                                                                                                                                                                                                   ; altera_syncram_9f82                                              ; N/A          ;
;                            |altsyncram1|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace64.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|M20K_SDP.hld_ram_lower_m20k_simple_dual_port_inst|altera_syncram_inst|auto_generated|altsyncram1                                                                                                                                                                                                                                                                                                                       ; altsyncram_h1a4                                                  ; N/A          ;
;          |local_mem_system_aspace65.local_mem_group[0].bank[0].mem0|                                                              ; 25.3 (5.9)           ; 35.8 (14.8)                      ; 10.5 (8.8)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 1 (1)               ; 48 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace65.local_mem_group[0].bank[0].mem0                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; acl_mem1x                                                        ; N/A          ;
;             |hld_ram_inst|                                                                                                        ; 19.4 (0.0)           ; 21.1 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace65.local_mem_group[0].bank[0].mem0|hld_ram_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; hld_ram                                                          ; N/A          ;
;                |GEN_LOWER.hld_ram_lower_inst|                                                                                     ; 19.4 (0.0)           ; 21.1 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace65.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst                                                                                                                                                                                                                                                                                                                                                                                                                        ; hld_ram_lower                                                    ; N/A          ;
;                   |MLAB.hld_ram_lower_mlab_simple_dual_port_inst|                                                                 ; 19.4 (-0.6)          ; 21.1 (1.1)                       ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace65.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|MLAB.hld_ram_lower_mlab_simple_dual_port_inst                                                                                                                                                                                                                                                                                                                                                                          ; hld_ram_lower_mlab_simple_dual_port                              ; N/A          ;
;                      |altdpram_inst|                                                                                              ; 20.0 (0.0)           ; 20.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace65.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|MLAB.hld_ram_lower_mlab_simple_dual_port_inst|altdpram_inst                                                                                                                                                                                                                                                                                                                                                            ; altdpram                                                         ; N/A          ;
;                         |auto_generated|                                                                                          ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace65.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|MLAB.hld_ram_lower_mlab_simple_dual_port_inst|altdpram_inst|auto_generated                                                                                                                                                                                                                                                                                                                                             ; dpram_j762                                                       ; N/A          ;
;          |local_mem_system_aspace66.local_mem_group[0].bank[0].mem0|                                                              ; 31.6 (10.8)          ; 33.1 (11.2)                      ; 1.5 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 48 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace66.local_mem_group[0].bank[0].mem0                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; acl_mem1x                                                        ; N/A          ;
;             |hld_ram_inst|                                                                                                        ; 20.8 (0.0)           ; 21.8 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace66.local_mem_group[0].bank[0].mem0|hld_ram_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; hld_ram                                                          ; N/A          ;
;                |GEN_LOWER.hld_ram_lower_inst|                                                                                     ; 20.8 (0.0)           ; 21.8 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace66.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst                                                                                                                                                                                                                                                                                                                                                                                                                        ; hld_ram_lower                                                    ; N/A          ;
;                   |MLAB.hld_ram_lower_mlab_simple_dual_port_inst|                                                                 ; 20.8 (0.8)           ; 21.8 (1.8)                       ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace66.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|MLAB.hld_ram_lower_mlab_simple_dual_port_inst                                                                                                                                                                                                                                                                                                                                                                          ; hld_ram_lower_mlab_simple_dual_port                              ; N/A          ;
;                      |altdpram_inst|                                                                                              ; 20.0 (0.0)           ; 20.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace66.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|MLAB.hld_ram_lower_mlab_simple_dual_port_inst|altdpram_inst                                                                                                                                                                                                                                                                                                                                                            ; altdpram                                                         ; N/A          ;
;                         |auto_generated|                                                                                          ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace66.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|MLAB.hld_ram_lower_mlab_simple_dual_port_inst|altdpram_inst|auto_generated                                                                                                                                                                                                                                                                                                                                             ; dpram_j762                                                       ; N/A          ;
;          |local_mem_system_aspace66.local_mem_group[0].port1bank0[0].data_ic|                                                     ; 11.9 (0.0)           ; 13.3 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace66.local_mem_group[0].port1bank0[0].data_ic                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_internal_ic_12602697559612266443                          ; N/A          ;
;             |a[0].a|                                                                                                              ; 11.9 (11.9)          ; 13.3 (13.3)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|local_mem_system_aspace66.local_mem_group[0].port1bank0[0].data_ic|a[0].a                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; acl_arb2                                                         ; N/A          ;
;          |matvec_internal|                                                                                                        ; 1426.2 (0.3)         ; 1872.4 (0.2)                     ; 449.6 (0.0)                                       ; 3.5 (0.0)                        ; 310.0 (0.0)          ; 1942 (1)            ; 2736 (0)                  ; 0 (0)         ; 5184              ; 5     ; 2          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; matvec_function_wrapper                                          ; N/A          ;
;             |thematvec_function|                                                                                                  ; 1425.7 (0.0)         ; 1872.1 (0.0)                     ; 449.9 (0.0)                                       ; 3.5 (0.0)                        ; 310.0 (0.0)          ; 1941 (0)            ; 2736 (0)                  ; 0 (0)         ; 5184              ; 5     ; 2          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_function                                                  ; N/A          ;
;                |thebb_matvec_B10|                                                                                                 ; 102.6 (0.0)          ; 149.0 (0.0)                      ; 46.9 (0.0)                                        ; 0.5 (0.0)                        ; 10.0 (0.0)           ; 199 (0)             ; 282 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; matvec_bb_B10                                                    ; N/A          ;
;                   |thebb_matvec_B10_stall_region|                                                                                 ; 100.9 (0.0)          ; 147.8 (0.0)                      ; 47.3 (0.0)                                        ; 0.4 (0.0)                        ; 10.0 (0.0)           ; 195 (0)             ; 281 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                          ; matvec_bb_B10_stall_region                                       ; N/A          ;
;                      |thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|                                         ; 99.9 (0.3)           ; 146.8 (0.5)                      ; 47.3 (0.2)                                        ; 0.4 (0.0)                        ; 10.0 (0.0)           ; 194 (1)             ; 279 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                       ; matvec_i_sfc_s_c0_in_for_body46_s_c0_enter1259_matvec1           ; N/A          ;
;                         |thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|                        ; 23.8 (0.5)           ; 27.3 (0.5)                       ; 4.0 (0.0)                                         ; 0.4 (0.0)                        ; 10.0 (0.0)           ; 21 (1)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x                                                                                                                                                                                                                                                                                      ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for0000s_c0_exit129_matvec0 ; N/A          ;
;                            |thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|           ; 19.9 (0.0)           ; 23.8 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x                                                                                                                                                                                           ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for000029_matvec1_data_fifo ; N/A          ;
;                               |thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0|                            ; 19.9 (0.0)           ; 23.8 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0                                                                                                                    ; hld_fifo                                                         ; N/A          ;
;                                  |ms.acl_mid_speed_fifo_inst|                                                                     ; 19.9 (1.9)           ; 23.8 (3.0)                       ; 4.0 (1.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (4)              ; 27 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0|ms.acl_mid_speed_fifo_inst                                                                                         ; acl_mid_speed_fifo                                               ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                  ; acl_reset_handler                                                ; N/A          ;
;                                     |addr_match_inst|                                                                             ; 5.0 (5.0)            ; 6.5 (5.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                         ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                  ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_ram.gen_mlab.altdpram_component|                                                         ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component                                                     ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                      ; dpram_oa42                                                       ; N/A          ;
;                                     |ram_rd_addr_inst|                                                                            ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                        ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                              ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |ram_wr_addr_inst|                                                                            ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                        ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                              ; fibonacci_lfsr                                                   ; N/A          ;
;                            |thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_full_detector|                 ; 3.4 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_full_detector                                                                                                                                                                                                 ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for0003atvec1_full_detector ; N/A          ;
;                               |thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_full_detector|              ; 3.4 (3.4)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_full_detector|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_full_detector                                                                                                            ; acl_full_detector                                                ; N/A          ;
;                         |thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|                                ; 75.8 (34.7)          ; 118.9 (65.7)                     ; 43.2 (31.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 172 (101)           ; 246 (148)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x                                                                                                                                                                                                                                                                                              ; matvec_i_sfc_logic_s_c0_in_for_body46_s_c0_enter1259_matvec0     ; N/A          ;
;                            |i_masked_matvec31_delay|                                                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|i_masked_matvec31_delay                                                                                                                                                                                                                                                                      ; dspba_delay_ver                                                  ; N/A          ;
;                            |redist5_i_masked_matvec31_q_7|                                                                        ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|redist5_i_masked_matvec31_q_7                                                                                                                                                                                                                                                                ; dspba_delay_ver                                                  ; N/A          ;
;                            |thei_llvm_fpga_mem_memdep_4_matvec18|                                                                 ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_mem_memdep_4_matvec18                                                                                                                                                                                                                                                         ; matvec_i_llvm_fpga_mem_memdep_4_0                                ; N/A          ;
;                               |thei_llvm_fpga_mem_memdep_4_matvec1|                                                               ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_mem_memdep_4_matvec18|thei_llvm_fpga_mem_memdep_4_matvec1                                                                                                                                                                                                                     ; lsu_top                                                          ; N/A          ;
;                                  |pipelined_write|                                                                                ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_mem_memdep_4_matvec18|thei_llvm_fpga_mem_memdep_4_matvec1|pipelined_write                                                                                                                                                                                                     ; lsu_pipelined_write                                              ; N/A          ;
;                            |thei_llvm_fpga_mem_unnamed_matvec11_matvec15|                                                         ; 2.9 (2.9)            ; 11.2 (11.2)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_mem_unnamed_matvec11_matvec15                                                                                                                                                                                                                                                 ; matvec_i_llvm_fpga_mem_unnamed_11_matvec0                        ; N/A          ;
;                            |thei_llvm_fpga_pipeline_keep_going_matvec6|                                                           ; 3.8 (0.0)            ; 4.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6                                                                                                                                                                                                                                                   ; matvec_i_llvm_fpga_pipeline_keep_going_0                         ; N/A          ;
;                               |thei_llvm_fpga_pipeline_keep_going_matvec1|                                                        ; 3.8 (0.0)            ; 4.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1                                                                                                                                                                                                        ; acl_pipeline                                                     ; N/A          ;
;                                  |pop1|                                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|pop1                                                                                                                                                                                                   ; acl_pop                                                          ; N/A          ;
;                                  |pop2|                                                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|pop2                                                                                                                                                                                                   ; acl_pop                                                          ; N/A          ;
;                                  |push|                                                                                           ; 2.0 (0.0)            ; 2.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|push                                                                                                                                                                                                   ; acl_push                                                         ; N/A          ;
;                                     |staging_reg|                                                                                 ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|push|staging_reg                                                                                                                                                                                       ; acl_staging_reg                                                  ; N/A          ;
;                            |thei_llvm_fpga_pop_i32_i_228_pop19_matvec12|                                                          ; 8.6 (0.0)            ; 8.7 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_228_pop19_matvec12                                                                                                                                                                                                                                                  ; matvec_i_llvm_fpga_pop_i32_i_228_pop19_0                         ; N/A          ;
;                               |thei_llvm_fpga_pop_i32_i_228_pop19_matvec1|                                                        ; 8.6 (8.6)            ; 8.7 (8.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_228_pop19_matvec12|thei_llvm_fpga_pop_i32_i_228_pop19_matvec1                                                                                                                                                                                                       ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_pop_i4_cleanups_pop21_matvec2|                                                         ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_pop_i4_cleanups_pop21_matvec2                                                                                                                                                                                                                                                 ; matvec_i_llvm_fpga_pop_i4_cleanups_pop21_0                       ; N/A          ;
;                               |thei_llvm_fpga_pop_i4_cleanups_pop21_matvec1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_pop_i4_cleanups_pop21_matvec2|thei_llvm_fpga_pop_i4_cleanups_pop21_matvec1                                                                                                                                                                                                    ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_pop_i6_fpga_indvars_iv14_pop18_matvec21|                                               ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv14_pop18_matvec21                                                                                                                                                                                                                                       ; matvec_i_llvm_fpga_pop_i6_fpga_indvars_iv14_pop18_0              ; N/A          ;
;                               |thei_llvm_fpga_pop_i6_fpga_indvars_iv14_pop18_matvec1|                                             ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv14_pop18_matvec21|thei_llvm_fpga_pop_i6_fpga_indvars_iv14_pop18_matvec1                                                                                                                                                                                 ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_push_i1_lastiniteration_matvec11|                                                      ; 1.6 (0.0)            ; 1.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_matvec11                                                                                                                                                                                                                                              ; matvec_i_llvm_fpga_push_i1_lastiniteration_0                     ; N/A          ;
;                               |thei_llvm_fpga_push_i1_lastiniteration_matvec1|                                                    ; 1.6 (0.0)            ; 1.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_matvec11|thei_llvm_fpga_push_i1_lastiniteration_matvec1                                                                                                                                                                                               ; acl_push                                                         ; N/A          ;
;                                  |staging_reg|                                                                                    ; 1.6 (1.6)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_matvec11|thei_llvm_fpga_push_i1_lastiniteration_matvec1|staging_reg                                                                                                                                                                                   ; acl_staging_reg                                                  ; N/A          ;
;                            |thei_llvm_fpga_push_i1_notexitcond_matvec25|                                                          ; 8.8 (0.0)            ; 10.3 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_matvec25                                                                                                                                                                                                                                                  ; matvec_i_llvm_fpga_push_i1_notexitcond_0                         ; N/A          ;
;                               |thei_llvm_fpga_push_i1_notexitcond_matvec1|                                                        ; 8.8 (0.0)            ; 10.3 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_matvec25|thei_llvm_fpga_push_i1_notexitcond_matvec1                                                                                                                                                                                                       ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 8.8 (1.4)            ; 10.3 (1.8)                       ; 1.6 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (3)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_matvec25|thei_llvm_fpga_push_i1_notexitcond_matvec1|fifo                                                                                                                                                                                                  ; acl_data_fifo                                                    ; N/A          ;
;                                     |fifo|                                                                                        ; 7.3 (7.3)            ; 8.5 (8.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_matvec25|thei_llvm_fpga_push_i1_notexitcond_matvec1|fifo|fifo                                                                                                                                                                                             ; acl_ll_fifo                                                      ; N/A          ;
;                            |thei_llvm_fpga_push_i32_i_228_push19_matvec20|                                                        ; 9.2 (0.0)            ; 9.4 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_228_push19_matvec20                                                                                                                                                                                                                                                ; matvec_i_llvm_fpga_push_i32_i_228_push19_0                       ; N/A          ;
;                               |thei_llvm_fpga_push_i32_i_228_push19_matvec1|                                                      ; 9.2 (0.3)            ; 9.4 (0.3)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_228_push19_matvec20|thei_llvm_fpga_push_i32_i_228_push19_matvec1                                                                                                                                                                                                   ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 8.9 (8.9)            ; 9.1 (9.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_228_push19_matvec20|thei_llvm_fpga_push_i32_i_228_push19_matvec1|fifo                                                                                                                                                                                              ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i4_cleanups_push21_matvec28|                                                      ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i4_cleanups_push21_matvec28                                                                                                                                                                                                                                              ; matvec_i_llvm_fpga_push_i4_cleanups_push21_0                     ; N/A          ;
;                               |thei_llvm_fpga_push_i4_cleanups_push21_matvec1|                                                    ; 1.3 (0.3)            ; 1.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i4_cleanups_push21_matvec28|thei_llvm_fpga_push_i4_cleanups_push21_matvec1                                                                                                                                                                                               ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i4_cleanups_push21_matvec28|thei_llvm_fpga_push_i4_cleanups_push21_matvec1|fifo                                                                                                                                                                                          ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i4_initerations_push20_matvec9|                                                   ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i4_initerations_push20_matvec9                                                                                                                                                                                                                                           ; matvec_i_llvm_fpga_push_i4_initerations_push20_0                 ; N/A          ;
;                               |thei_llvm_fpga_push_i4_initerations_push20_matvec1|                                                ; 1.2 (0.3)            ; 1.2 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i4_initerations_push20_matvec9|thei_llvm_fpga_push_i4_initerations_push20_matvec1                                                                                                                                                                                        ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i4_initerations_push20_matvec9|thei_llvm_fpga_push_i4_initerations_push20_matvec1|fifo                                                                                                                                                                                   ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i6_fpga_indvars_iv14_push18_matvec30|                                             ; 1.8 (0.0)            ; 2.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv14_push18_matvec30                                                                                                                                                                                                                                     ; matvec_i_llvm_fpga_push_i6_fpga_indvars_iv14_push18_0            ; N/A          ;
;                               |thei_llvm_fpga_push_i6_fpga_indvars_iv14_push18_matvec1|                                           ; 1.8 (0.0)            ; 2.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv14_push18_matvec30|thei_llvm_fpga_push_i6_fpga_indvars_iv14_push18_matvec1                                                                                                                                                                             ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body46_matvecs_c0_enter1259_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv14_push18_matvec30|thei_llvm_fpga_push_i6_fpga_indvars_iv14_push18_matvec1|fifo                                                                                                                                                                        ; acl_data_fifo                                                    ; N/A          ;
;                      |thematvec_B10_merge_reg_aunroll_x|                                                                          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thematvec_B10_merge_reg_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                        ; matvec_B10_merge_reg                                             ; N/A          ;
;                   |thematvec_B10_branch|                                                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thematvec_B10_branch                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; matvec_B10_branch                                                ; N/A          ;
;                   |thematvec_B10_merge|                                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thematvec_B10_merge                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; matvec_B10_merge                                                 ; N/A          ;
;                |thebb_matvec_B10_sr_1_aunroll_x|                                                                                  ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10_sr_1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_bb_B10_sr_1                                               ; N/A          ;
;                |thebb_matvec_B11|                                                                                                 ; 4.5 (0.0)            ; 6.4 (0.0)                        ; 2.1 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B11                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; matvec_bb_B11                                                    ; N/A          ;
;                   |thebb_matvec_B11_stall_region|                                                                                 ; 4.5 (0.0)            ; 6.4 (0.0)                        ; 2.1 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B11|thebb_matvec_B11_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                          ; matvec_bb_B11_stall_region                                       ; N/A          ;
;                      |thei_iowr_bl_return_matvec_unnamed_matvec12_matvec0|                                                        ; 1.7 (0.0)            ; 2.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B11|thebb_matvec_B11_stall_region|thei_iowr_bl_return_matvec_unnamed_matvec12_matvec0                                                                                                                                                                                                                                                                                                                                                                                      ; matvec_i_iowr_bl_return_unnamed_matvec12_matvec0                 ; N/A          ;
;                         |theiowr|                                                                                                 ; 1.7 (0.0)            ; 2.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B11|thebb_matvec_B11_stall_region|thei_iowr_bl_return_matvec_unnamed_matvec12_matvec0|theiowr                                                                                                                                                                                                                                                                                                                                                                              ; hld_iowr                                                         ; N/A          ;
;                            |GEN_STALL_VALID.hld_iowr_stall_valid_inst|                                                            ; 1.7 (1.7)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B11|thebb_matvec_B11_stall_region|thei_iowr_bl_return_matvec_unnamed_matvec12_matvec0|theiowr|GEN_STALL_VALID.hld_iowr_stall_valid_inst                                                                                                                                                                                                                                                                                                                                    ; hld_iowr_stall_valid                                             ; N/A          ;
;                      |thei_llvm_fpga_push_token_i1_throttle_push_matvec1|                                                         ; 2.8 (0.0)            ; 3.9 (0.0)                        ; 1.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B11|thebb_matvec_B11_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_matvec1                                                                                                                                                                                                                                                                                                                                                                                       ; matvec_i_llvm_fpga_push_token_i1_throttle_push_0                 ; N/A          ;
;                         |thei_llvm_fpga_push_token_i1_throttle_push_matvec1|                                                      ; 2.8 (0.0)            ; 3.9 (0.0)                        ; 1.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B11|thebb_matvec_B11_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_matvec1|thei_llvm_fpga_push_token_i1_throttle_push_matvec1                                                                                                                                                                                                                                                                                                                                    ; acl_push                                                         ; N/A          ;
;                            |fifo|                                                                                                 ; 2.8 (2.8)            ; 3.9 (3.9)                        ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B11|thebb_matvec_B11_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_matvec1|thei_llvm_fpga_push_token_i1_throttle_push_matvec1|fifo                                                                                                                                                                                                                                                                                                                               ; acl_token_fifo_counter                                           ; N/A          ;
;                |thebb_matvec_B11_sr_0_aunroll_x|                                                                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B11_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_bb_B11_sr_0                                               ; N/A          ;
;                |thebb_matvec_B1_start|                                                                                            ; 138.1 (0.0)          ; 189.9 (0.0)                      ; 53.1 (0.0)                                        ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 190 (0)             ; 375 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; matvec_bb_B1_start                                               ; N/A          ;
;                   |thebb_matvec_B1_start_stall_region|                                                                            ; 138.1 (0.0)          ; 189.9 (0.0)                      ; 53.1 (0.0)                                        ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 190 (0)             ; 375 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                ; matvec_bb_B1_start_stall_region                                  ; N/A          ;
;                      |thei_iord_bl_call_matvec_unnamed_matvec2_matvec2_aunroll_x|                                                 ; 43.2 (0.0)           ; 91.8 (0.0)                       ; 49.3 (0.0)                                        ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 125 (0)             ; 187 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_iord_bl_call_matvec_unnamed_matvec2_matvec2_aunroll_x                                                                                                                                                                                                                                                                                                                                                                     ; matvec_i_iord_bl_call_unnamed_matvec2_matvec0                    ; N/A          ;
;                         |theiord|                                                                                                 ; 43.2 (0.0)           ; 91.8 (0.0)                       ; 49.3 (0.0)                                        ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 125 (0)             ; 187 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_iord_bl_call_matvec_unnamed_matvec2_matvec2_aunroll_x|theiord                                                                                                                                                                                                                                                                                                                                                             ; hld_iord                                                         ; N/A          ;
;                            |GEN_STALL_VALID.hld_iord_stall_valid_inst|                                                            ; 43.2 (0.0)           ; 91.8 (0.0)                       ; 49.3 (0.0)                                        ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 125 (0)             ; 187 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_iord_bl_call_matvec_unnamed_matvec2_matvec2_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst                                                                                                                                                                                                                                                                                                                   ; hld_iord_stall_valid                                             ; N/A          ;
;                               |GEN_DOWN_STAGING_REG.downstream_staging_reg|                                                       ; 43.2 (43.2)          ; 91.8 (91.8)                      ; 49.3 (49.3)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 125 (125)           ; 187 (187)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_iord_bl_call_matvec_unnamed_matvec2_matvec2_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst|GEN_DOWN_STAGING_REG.downstream_staging_reg                                                                                                                                                                                                                                                                       ; acl_staging_reg                                                  ; N/A          ;
;                      |thei_llvm_fpga_ffwd_source_p1024a30i32_unnamed_matvec3_matvec4|                                             ; 62.0 (0.0)           ; 64.8 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (0)              ; 62 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1024a30i32_unnamed_matvec3_matvec4                                                                                                                                                                                                                                                                                                                                                                 ; matvec_i_llvm_fpga_ffwd_source_p1024a30i32_unnamed_3_matvec0     ; N/A          ;
;                         |thei_llvm_fpga_ffwd_source_p1024a30i32_unnamed_matvec3_matvec1|                                          ; 62.0 (62.0)          ; 64.8 (64.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1024a30i32_unnamed_matvec3_matvec4|thei_llvm_fpga_ffwd_source_p1024a30i32_unnamed_matvec3_matvec1                                                                                                                                                                                                                                                                                                  ; acl_ffwdsrc                                                      ; N/A          ;
;                      |thei_llvm_fpga_ffwd_source_p1024i32_unnamed_matvec4_matvec5|                                                ; 15.7 (0.0)           ; 15.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 62 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1024i32_unnamed_matvec4_matvec5                                                                                                                                                                                                                                                                                                                                                                    ; matvec_i_llvm_fpga_ffwd_source_p1024i32_unnamed_4_matvec0        ; N/A          ;
;                         |thei_llvm_fpga_ffwd_source_p1024i32_unnamed_matvec4_matvec1|                                             ; 15.7 (15.7)          ; 15.5 (15.5)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1024i32_unnamed_matvec4_matvec5|thei_llvm_fpga_ffwd_source_p1024i32_unnamed_matvec4_matvec1                                                                                                                                                                                                                                                                                                        ; acl_ffwdsrc                                                      ; N/A          ;
;                      |thei_llvm_fpga_ffwd_source_p1024i32_unnamed_matvec5_matvec6|                                                ; 15.7 (0.0)           ; 15.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 62 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1024i32_unnamed_matvec5_matvec6                                                                                                                                                                                                                                                                                                                                                                    ; matvec_i_llvm_fpga_ffwd_source_p1024i32_unnamed_5_matvec0        ; N/A          ;
;                         |thei_llvm_fpga_ffwd_source_p1024i32_unnamed_matvec5_matvec1|                                             ; 15.7 (15.7)          ; 15.5 (15.5)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1024i32_unnamed_matvec5_matvec6|thei_llvm_fpga_ffwd_source_p1024i32_unnamed_matvec5_matvec1                                                                                                                                                                                                                                                                                                        ; acl_ffwdsrc                                                      ; N/A          ;
;                      |thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1|                                                        ; 1.1 (0.0)            ; 1.1 (0.0)                        ; 0.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1                                                                                                                                                                                                                                                                                                                                                                            ; matvec_i_llvm_fpga_pop_throttle_i1_throttle_pop_0                ; N/A          ;
;                         |thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1|                                                     ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1|thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1                                                                                                                                                                                                                                                                                                                        ; acl_pop                                                          ; N/A          ;
;                         |thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1_reg|                                                 ; 0.7 (0.7)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1|thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1_reg                                                                                                                                                                                                                                                                                                                    ; matvec_i_llvm_fpga_pop_throttle_i1_throttle_pop_1_reg            ; N/A          ;
;                      |thematvec_B1_start_merge_reg|                                                                               ; 0.4 (0.4)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thematvec_B1_start_merge_reg                                                                                                                                                                                                                                                                                                                                                                                                   ; matvec_B1_start_merge_reg                                        ; N/A          ;
;                |thebb_matvec_B2|                                                                                                  ; 72.8 (0.0)           ; 82.3 (0.0)                       ; 9.5 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 102 (0)             ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_bb_B2                                                     ; N/A          ;
;                   |thebb_matvec_B2_stall_region|                                                                                  ; 72.5 (0.3)           ; 82.3 (0.5)                       ; 9.8 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 101 (1)             ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                            ; matvec_bb_B2_stall_region                                        ; N/A          ;
;                      |thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|                                 ; 70.6 (0.5)           ; 80.2 (0.5)                       ; 9.6 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 98 (1)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                 ; matvec_i_sfc_s_c0_in_for_cond4_preheader_s_c0_enter827_matvec1   ; N/A          ;
;                         |thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|                ; 31.8 (0.0)           ; 39.2 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x                                                                                                                                                                                                                                                                        ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for0000_s_c0_exit84_matvec0 ; N/A          ;
;                            |thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|   ; 28.8 (0.0)           ; 36.2 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x                                                                                                                                                                     ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for000084_matvec1_data_fifo ; N/A          ;
;                               |thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0|                    ; 28.8 (0.0)           ; 36.2 (0.0)                       ; 7.4 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0                                                                                      ; hld_fifo                                                         ; N/A          ;
;                                  |ms.acl_mid_speed_fifo_inst|                                                                     ; 28.8 (2.8)           ; 36.2 (3.8)                       ; 7.4 (0.9)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (4)              ; 27 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0|ms.acl_mid_speed_fifo_inst                                                           ; acl_mid_speed_fifo                                               ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                    ; acl_reset_handler                                                ; N/A          ;
;                                     |addr_match_inst|                                                                             ; 4.8 (4.8)            ; 6.5 (5.0)                        ; 1.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0|ms.acl_mid_speed_fifo_inst|addr_match_inst                                           ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                    ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_ram.gen_mlab.altdpram_component|                                                         ; 20.0 (0.0)           ; 20.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component                       ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated        ; dpram_sa42                                                       ; N/A          ;
;                                     |ram_rd_addr_inst|                                                                            ; 0.7 (0.0)            ; 2.0 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                          ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.7 (0.7)            ; 2.0 (2.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |ram_wr_addr_inst|                                                                            ; 0.7 (0.0)            ; 2.5 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                          ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.7 (0.7)            ; 2.5 (2.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                ; fibonacci_lfsr                                                   ; N/A          ;
;                            |thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_full_detector|         ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_full_detector                                                                                                                                                                           ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for0000atvec1_full_detector ; N/A          ;
;                               |thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_full_detector|      ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_full_detector|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_full_detector                                                                              ; acl_full_detector                                                ; N/A          ;
;                         |thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|                        ; 38.2 (10.5)          ; 40.4 (11.8)                      ; 2.2 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (38)             ; 45 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x                                                                                                                                                                                                                                                                                ; matvec_i_sfc_logic_s_c0_in_for_cond4_pre0000_c0_enter827_matvec0 ; N/A          ;
;                            |thei_llvm_fpga_pipeline_keep_going60_matvec2|                                                         ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going60_matvec2                                                                                                                                                                                                                                   ; matvec_i_llvm_fpga_pipeline_keep_going60_0                       ; N/A          ;
;                               |thei_llvm_fpga_pipeline_keep_going60_matvec1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going60_matvec2|thei_llvm_fpga_pipeline_keep_going60_matvec1                                                                                                                                                                                      ; acl_pipeline                                                     ; N/A          ;
;                            |thei_llvm_fpga_pop_i32_i_033_pop15_matvec10|                                                          ; 15.3 (0.0)           ; 15.8 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_033_pop15_matvec10                                                                                                                                                                                                                                    ; matvec_i_llvm_fpga_pop_i32_i_033_pop15_0                         ; N/A          ;
;                               |thei_llvm_fpga_pop_i32_i_033_pop15_matvec1|                                                        ; 15.3 (15.3)          ; 15.8 (15.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_033_pop15_matvec10|thei_llvm_fpga_pop_i32_i_033_pop15_matvec1                                                                                                                                                                                         ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_pop_i6_fpga_indvars_iv5_pop14_matvec3|                                                 ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv5_pop14_matvec3                                                                                                                                                                                                                           ; matvec_i_llvm_fpga_pop_i6_fpga_indvars_iv5_pop14_0               ; N/A          ;
;                               |thei_llvm_fpga_pop_i6_fpga_indvars_iv5_pop14_matvec1|                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv5_pop14_matvec3|thei_llvm_fpga_pop_i6_fpga_indvars_iv5_pop14_matvec1                                                                                                                                                                      ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_push_i32_i_033_push15_matvec12|                                                        ; 9.3 (0.0)            ; 9.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_033_push15_matvec12                                                                                                                                                                                                                                  ; matvec_i_llvm_fpga_push_i32_i_033_push15_0                       ; N/A          ;
;                               |thei_llvm_fpga_push_i32_i_033_push15_matvec1|                                                      ; 9.3 (0.2)            ; 9.5 (0.3)                        ; 0.2 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_033_push15_matvec12|thei_llvm_fpga_push_i32_i_033_push15_matvec1                                                                                                                                                                                     ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 9.1 (9.1)            ; 9.2 (9.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_033_push15_matvec12|thei_llvm_fpga_push_i32_i_033_push15_matvec1|fifo                                                                                                                                                                                ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i6_fpga_indvars_iv5_push14_matvec9|                                               ; 2.0 (0.0)            ; 2.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv5_push14_matvec9                                                                                                                                                                                                                         ; matvec_i_llvm_fpga_push_i6_fpga_indvars_iv5_push14_0             ; N/A          ;
;                               |thei_llvm_fpga_push_i6_fpga_indvars_iv5_push14_matvec1|                                            ; 2.0 (0.0)            ; 2.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv5_push14_matvec9|thei_llvm_fpga_push_i6_fpga_indvars_iv5_push14_matvec1                                                                                                                                                                  ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv5_push14_matvec9|thei_llvm_fpga_push_i6_fpga_indvars_iv5_push14_matvec1|fifo                                                                                                                                                             ; acl_data_fifo                                                    ; N/A          ;
;                      |thematvec_B2_merge_reg_aunroll_x|                                                                           ; 1.6 (1.6)            ; 1.7 (1.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thematvec_B2_merge_reg_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                           ; matvec_B2_merge_reg                                              ; N/A          ;
;                   |thematvec_B2_merge|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thematvec_B2_merge                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; matvec_B2_merge                                                  ; N/A          ;
;                |thebb_matvec_B2_sr_1_aunroll_x|                                                                                   ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2_sr_1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; matvec_bb_B2_sr_1                                                ; N/A          ;
;                |thebb_matvec_B3|                                                                                                  ; 415.5 (0.0)          ; 533.6 (0.0)                      ; 118.6 (0.0)                                       ; 0.5 (0.0)                        ; 80.0 (0.0)           ; 596 (0)             ; 717 (0)                   ; 0 (0)         ; 4800              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_bb_B3                                                     ; N/A          ;
;                   |thebb_matvec_B3_stall_region|                                                                                  ; 393.2 (4.2)          ; 498.8 (4.7)                      ; 106.0 (0.5)                                       ; 0.5 (0.0)                        ; 80.0 (0.0)           ; 559 (9)             ; 653 (3)                   ; 0 (0)         ; 4800              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                            ; matvec_bb_B3_stall_region                                        ; N/A          ;
;                      |thecoalesced_delay_0_fifo|                                                                                  ; 17.5 (0.0)           ; 26.0 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 47 (0)                    ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo                                                                                                                                                                                                                                                                                                                                                                                                                  ; acl_data_fifo                                                    ; N/A          ;
;                         |fifo|                                                                                                    ; 17.5 (0.0)           ; 26.0 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 47 (0)                    ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo                                                                                                                                                                                                                                                                                                                                                                                                             ; acl_fifo                                                         ; N/A          ;
;                            |hld_fifo_inst|                                                                                        ; 17.5 (0.0)           ; 26.0 (0.0)                       ; 8.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 47 (0)                    ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                               ; hld_fifo                                                         ; N/A          ;
;                               |ms.acl_mid_speed_fifo_inst|                                                                        ; 17.5 (2.8)           ; 26.0 (4.0)                       ; 8.5 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (4)              ; 47 (3)                    ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                                                                                    ; acl_mid_speed_fifo                                               ; N/A          ;
;                                  |acl_reset_handler_inst|                                                                         ; 0.0 (0.0)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                             ; acl_reset_handler                                                ; N/A          ;
;                                  |addr_match_inst|                                                                                ; 6.0 (6.0)            ; 8.0 (6.5)                        ; 2.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                                                                                    ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                             ; acl_reset_handler                                                ; N/A          ;
;                                  |gen_ram.gen_m20k.altera_syncram|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram                                                                                                                                                                                                                                                                                                                                    ; altera_syncram                                                   ; N/A          ;
;                                     |auto_generated|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                                                                                                                                                                                                     ; altera_syncram_1i72                                              ; N/A          ;
;                                        |altsyncram1|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                                                                                                                                                                                         ; altsyncram_cnb4                                                  ; N/A          ;
;                                  |gen_real_stall_out.stall_out_inst|                                                              ; 6.8 (6.5)            ; 8.5 (7.0)                        ; 1.8 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                                                                                  ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.2 (0.2)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                           ; acl_reset_handler                                                ; N/A          ;
;                                  |ram_rd_addr_inst|                                                                               ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                                                                                   ; acl_lfsr                                                         ; N/A          ;
;                                     |lfsr_inst|                                                                                   ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                                         ; fibonacci_lfsr                                                   ; N/A          ;
;                                  |ram_wr_addr_inst|                                                                               ; 0.5 (0.0)            ; 2.0 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                                                                                   ; acl_lfsr                                                         ; N/A          ;
;                                     |lfsr_inst|                                                                                   ; 0.5 (0.5)            ; 2.0 (2.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                                         ; fibonacci_lfsr                                                   ; N/A          ;
;                      |thecoalesced_delay_1_fifo|                                                                                  ; 18.8 (0.0)           ; 28.1 (0.0)                       ; 9.8 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 47 (0)                    ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo                                                                                                                                                                                                                                                                                                                                                                                                                  ; acl_data_fifo                                                    ; N/A          ;
;                         |fifo|                                                                                                    ; 18.8 (0.0)           ; 28.1 (0.0)                       ; 9.8 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 47 (0)                    ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo                                                                                                                                                                                                                                                                                                                                                                                                             ; acl_fifo                                                         ; N/A          ;
;                            |hld_fifo_inst|                                                                                        ; 18.8 (0.0)           ; 28.1 (0.0)                       ; 9.8 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 47 (0)                    ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                               ; hld_fifo                                                         ; N/A          ;
;                               |ms.acl_mid_speed_fifo_inst|                                                                        ; 18.8 (2.7)           ; 28.1 (4.0)                       ; 9.8 (1.3)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (4)              ; 47 (3)                    ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                                                                                    ; acl_mid_speed_fifo                                               ; N/A          ;
;                                  |acl_reset_handler_inst|                                                                         ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                             ; acl_reset_handler                                                ; N/A          ;
;                                  |addr_match_inst|                                                                                ; 6.5 (6.5)            ; 8.0 (6.5)                        ; 2.0 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                                                                                    ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                             ; acl_reset_handler                                                ; N/A          ;
;                                  |gen_ram.gen_m20k.altera_syncram|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram                                                                                                                                                                                                                                                                                                                                    ; altera_syncram                                                   ; N/A          ;
;                                     |auto_generated|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                                                                                                                                                                                                     ; altera_syncram_3i72                                              ; N/A          ;
;                                        |altsyncram1|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                                                                                                                                                                                         ; altsyncram_enb4                                                  ; N/A          ;
;                                  |gen_real_stall_out.stall_out_inst|                                                              ; 6.5 (6.5)            ; 8.8 (7.3)                        ; 2.2 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                                                                                  ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                           ; acl_reset_handler                                                ; N/A          ;
;                                  |ram_rd_addr_inst|                                                                               ; 1.7 (0.0)            ; 3.5 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                                                                                   ; acl_lfsr                                                         ; N/A          ;
;                                     |lfsr_inst|                                                                                   ; 1.7 (1.7)            ; 3.5 (3.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                                         ; fibonacci_lfsr                                                   ; N/A          ;
;                                  |ram_wr_addr_inst|                                                                               ; 1.5 (0.0)            ; 3.0 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                                                                                   ; acl_lfsr                                                         ; N/A          ;
;                                     |lfsr_inst|                                                                                   ; 1.5 (1.5)            ; 3.0 (3.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                                         ; fibonacci_lfsr                                                   ; N/A          ;
;                      |thei_llvm_fpga_mem_memdep_matvec4|                                                                          ; 9.0 (0.0)            ; 11.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_memdep_matvec4                                                                                                                                                                                                                                                                                                                                                                                                          ; matvec_i_llvm_fpga_mem_memdep_0                                  ; N/A          ;
;                         |thei_llvm_fpga_mem_memdep_matvec1|                                                                       ; 9.0 (0.0)            ; 11.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_memdep_matvec4|thei_llvm_fpga_mem_memdep_matvec1                                                                                                                                                                                                                                                                                                                                                                        ; lsu_top                                                          ; N/A          ;
;                            |pipelined_write|                                                                                      ; 9.0 (5.0)            ; 11.0 (5.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (9)              ; 18 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_memdep_matvec4|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write                                                                                                                                                                                                                                                                                                                                                        ; lsu_pipelined_write                                              ; N/A          ;
;                               |nop_fifo|                                                                                          ; 3.7 (0.0)            ; 6.0 (0.0)                        ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_memdep_matvec4|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo                                                                                                                                                                                                                                                                                                                                               ; hld_fifo                                                         ; N/A          ;
;                                  |llreg.acl_low_latency_fifo_inst|                                                                ; 3.7 (3.7)            ; 6.0 (4.5)                        ; 2.3 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 12 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_memdep_matvec4|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llreg.acl_low_latency_fifo_inst                                                                                                                                                                                                                                                                                                               ; acl_low_latency_fifo                                             ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_memdep_matvec4|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llreg.acl_low_latency_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                        ; acl_reset_handler                                                ; N/A          ;
;                      |thei_llvm_fpga_mem_unnamed_matvec6_matvec3|                                                                 ; 159.0 (0.0)          ; 199.0 (0.0)                      ; 40.0 (0.0)                                        ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 137 (0)             ; 188 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3                                                                                                                                                                                                                                                                                                                                                                                                 ; matvec_i_llvm_fpga_mem_unnamed_6_matvec0                         ; N/A          ;
;                         |thei_llvm_fpga_mem_unnamed_matvec6_matvec1|                                                              ; 155.7 (0.0)          ; 188.0 (0.0)                      ; 32.3 (0.0)                                        ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 136 (0)             ; 155 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1                                                                                                                                                                                                                                                                                                                                                      ; lsu_top                                                          ; N/A          ;
;                            |pipelined_read|                                                                                       ; 155.7 (20.8)         ; 188.0 (20.8)                     ; 32.3 (0.0)                                        ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 136 (44)            ; 155 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read                                                                                                                                                                                                                                                                                                                                       ; lsu_pipelined_read                                               ; N/A          ;
;                               |data_fifo|                                                                                         ; 32.5 (0.0)           ; 43.5 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 23 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo                                                                                                                                                                                                                                                                                                                             ; hld_fifo                                                         ; N/A          ;
;                                  |ms.acl_mid_speed_fifo_inst|                                                                     ; 32.5 (1.3)           ; 43.5 (2.8)                       ; 11.0 (1.5)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 23 (4)              ; 39 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                  ; acl_mid_speed_fifo                                               ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                           ; acl_reset_handler                                                ; N/A          ;
;                                     |addr_match_inst|                                                                             ; 5.0 (5.0)            ; 6.5 (5.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                  ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                           ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_ram.gen_mlab.altdpram_component|                                                         ; 20.0 (0.0)           ; 20.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component                                                                                                                                                                                                                                                              ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                               ; dpram_na42                                                       ; N/A          ;
;                                     |gen_real_stall_out.stall_out_inst|                                                           ; 4.8 (4.5)            ; 7.7 (6.2)                        ; 2.8 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                         ; acl_reset_handler                                                ; N/A          ;
;                                     |ram_rd_addr_inst|                                                                            ; 0.7 (0.0)            ; 2.5 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                 ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.7 (0.7)            ; 2.5 (2.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                       ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |ram_wr_addr_inst|                                                                            ; 0.7 (0.0)            ; 2.5 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                 ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.7 (0.7)            ; 2.5 (2.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                       ; fibonacci_lfsr                                                   ; N/A          ;
;                               |input_fifo|                                                                                        ; 55.0 (0.0)           ; 62.8 (0.0)                       ; 7.8 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 24 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo                                                                                                                                                                                                                                                                                                                            ; hld_fifo                                                         ; N/A          ;
;                                  |ms.acl_mid_speed_fifo_inst|                                                                     ; 55.0 (2.0)           ; 62.8 (3.0)                       ; 7.8 (1.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 24 (5)              ; 39 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                 ; acl_mid_speed_fifo                                               ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                          ; acl_reset_handler                                                ; N/A          ;
;                                     |addr_match_inst|                                                                             ; 4.8 (4.8)            ; 6.5 (5.0)                        ; 1.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                 ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                          ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_ram.gen_mlab.altdpram_component|                                                         ; 40.0 (0.0)           ; 40.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component                                                                                                                                                                                                                                                             ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                              ; dpram_sa42                                                       ; N/A          ;
;                                     |gen_real_stall_out.stall_out_inst|                                                           ; 5.2 (5.0)            ; 7.7 (6.3)                        ; 2.5 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                               ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                        ; acl_reset_handler                                                ; N/A          ;
;                                     |ram_rd_addr_inst|                                                                            ; 1.5 (0.0)            ; 2.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                      ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |ram_wr_addr_inst|                                                                            ; 1.5 (0.0)            ; 2.2 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                      ; fibonacci_lfsr                                                   ; N/A          ;
;                               |nop_fifo|                                                                                          ; 25.8 (0.0)           ; 33.7 (0.0)                       ; 7.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 27 (0)              ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo                                                                                                                                                                                                                                                                                                                              ; hld_fifo                                                         ; N/A          ;
;                                  |llram.acl_latency_one_ram_fifo_inst|                                                            ; 25.8 (5.2)           ; 33.7 (6.2)                       ; 7.8 (1.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 27 (8)              ; 41 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                                                                                                                                                                          ; acl_latency_one_ram_fifo                                         ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                   ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_mlab.gen_mlab_reg.altdpram_component|                                                    ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component                                                                                                                                                                                                                                                 ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                                                                                                                                                                                  ; dpram_pj32                                                       ; N/A          ;
;                                     |gen_occ_gte_three_E.occ_gte_three_inst|                                                      ; 5.0 (5.0)            ; 6.5 (5.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                                                                                                                                                                                   ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                                                                                                                                                                            ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_real_stall_out.stall_out_inst|                                                           ; 4.7 (4.7)            ; 6.5 (5.0)                        ; 1.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                        ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                 ; acl_reset_handler                                                ; N/A          ;
;                                     |m20k_rdaddr_inst|                                                                            ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |m20k_wraddr_inst|                                                                            ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                               |req_fifo|                                                                                          ; 20.5 (0.0)           ; 27.2 (0.0)                       ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 18 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|req_fifo                                                                                                                                                                                                                                                                                                                              ; hld_fifo                                                         ; N/A          ;
;                                  |llram.acl_latency_one_ram_fifo_inst|                                                            ; 20.5 (4.3)           ; 27.2 (5.7)                       ; 6.7 (1.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 18 (8)              ; 30 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                                                                                                                                                                          ; acl_latency_one_ram_fifo                                         ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                   ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_mlab.gen_mlab_reg.altdpram_component|                                                    ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component                                                                                                                                                                                                                                                 ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                                                                                                                                                                                  ; dpram_pj32                                                       ; N/A          ;
;                                     |gen_occ_gte_three_E.occ_gte_three_inst|                                                      ; 5.2 (5.2)            ; 7.0 (5.5)                        ; 1.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                                                                                                                                                                                   ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                                                                                                                                                                            ; acl_reset_handler                                                ; N/A          ;
;                                     |m20k_rdaddr_inst|                                                                            ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |m20k_wraddr_inst|                                                                            ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                         |thereaddata_reg_unnamed_matvec6_matvec0|                                                                 ; 3.3 (3.3)            ; 11.0 (11.0)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thereaddata_reg_unnamed_matvec6_matvec0                                                                                                                                                                                                                                                                                                                                                         ; matvec_readdata_reg_unnamed_6_matvec0                            ; N/A          ;
;                      |thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|                                          ; 175.6 (0.5)          ; 220.7 (0.5)                      ; 45.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 334 (1)             ; 315 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                          ; matvec_i_sfc_s_c0_in_for_body6_s_c0_enter8710_matvec1            ; N/A          ;
;                         |thei_llvm_fpga_sfc_exit_s_c0_out_for_body6_matvecs_c0_exit92_matvec1_aunroll_x|                          ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body6_matvecs_c0_exit92_matvec1_aunroll_x                                                                                                                                                                                                                                                                                           ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for0000_s_c0_exit92_matvec0 ; N/A          ;
;                            |thei_llvm_fpga_sfc_exit_s_c0_out_for_body6_matvecs_c0_exit92_matvec1|                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body6_matvecs_c0_exit92_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body6_matvecs_c0_exit92_matvec1                                                                                                                                                                                                                      ; acl_enable_sink                                                  ; N/A          ;
;                         |thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|                                 ; 174.8 (114.9)        ; 219.7 (144.3)                    ; 44.9 (29.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 332 (245)           ; 315 (169)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x                                                                                                                                                                                                                                                                                                  ; matvec_i_sfc_logic_s_c0_in_for_body6_s_c0_enter8710_matvec0      ; N/A          ;
;                            |i_masked55_matvec32_delay|                                                                            ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|i_masked55_matvec32_delay                                                                                                                                                                                                                                                                        ; dspba_delay_ver                                                  ; N/A          ;
;                            |thei_llvm_fpga_ffwd_dest_p1024a30i32_m3417_matvec17|                                                  ; 21.3 (0.0)           ; 31.8 (0.0)                       ; 10.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 63 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1024a30i32_m3417_matvec17                                                                                                                                                                                                                                              ; matvec_i_llvm_fpga_ffwd_dest_p1024a30i32_m3417_0                 ; N/A          ;
;                               |thei_llvm_fpga_ffwd_dest_p1024a30i32_m3417_matvec1|                                                ; 21.3 (21.3)          ; 31.8 (31.8)                      ; 10.4 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1024a30i32_m3417_matvec17|thei_llvm_fpga_ffwd_dest_p1024a30i32_m3417_matvec1                                                                                                                                                                                           ; acl_ffwddst                                                      ; N/A          ;
;                            |thei_llvm_fpga_pipeline_keep_going46_matvec6|                                                         ; 2.4 (0.0)            ; 2.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going46_matvec6                                                                                                                                                                                                                                                     ; matvec_i_llvm_fpga_pipeline_keep_going46_0                       ; N/A          ;
;                               |thei_llvm_fpga_pipeline_keep_going46_matvec1|                                                      ; 2.4 (0.0)            ; 2.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going46_matvec6|thei_llvm_fpga_pipeline_keep_going46_matvec1                                                                                                                                                                                                        ; acl_pipeline                                                     ; N/A          ;
;                                  |pop2|                                                                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going46_matvec6|thei_llvm_fpga_pipeline_keep_going46_matvec1|pop2                                                                                                                                                                                                   ; acl_pop                                                          ; N/A          ;
;                                  |push|                                                                                           ; 1.4 (0.0)            ; 1.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going46_matvec6|thei_llvm_fpga_pipeline_keep_going46_matvec1|push                                                                                                                                                                                                   ; acl_push                                                         ; N/A          ;
;                                     |staging_reg|                                                                                 ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going46_matvec6|thei_llvm_fpga_pipeline_keep_going46_matvec1|push|staging_reg                                                                                                                                                                                       ; acl_staging_reg                                                  ; N/A          ;
;                            |thei_llvm_fpga_pop_i1_notcmp5869_pop26_matvec33|                                                      ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_notcmp5869_pop26_matvec33                                                                                                                                                                                                                                                  ; matvec_i_llvm_fpga_pop_i1_notcmp5869_pop26_0                     ; N/A          ;
;                               |thei_llvm_fpga_pop_i1_notcmp5869_pop26_matvec1|                                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_notcmp5869_pop26_matvec33|thei_llvm_fpga_pop_i1_notcmp5869_pop26_matvec1                                                                                                                                                                                                   ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_pop_i2_cleanups49_pop25_matvec2|                                                       ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pop_i2_cleanups49_pop25_matvec2                                                                                                                                                                                                                                                   ; matvec_i_llvm_fpga_pop_i2_cleanups49_pop25_0                     ; N/A          ;
;                               |thei_llvm_fpga_pop_i2_cleanups49_pop25_matvec1|                                                    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pop_i2_cleanups49_pop25_matvec2|thei_llvm_fpga_pop_i2_cleanups49_pop25_matvec1                                                                                                                                                                                                    ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_pop_i32_i_033_pop1570_pop27_matvec12|                                                  ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_033_pop1570_pop27_matvec12                                                                                                                                                                                                                                              ; matvec_i_llvm_fpga_pop_i32_i_033_pop1570_pop27_0                 ; N/A          ;
;                               |thei_llvm_fpga_pop_i32_i_033_pop1570_pop27_matvec1|                                                ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_033_pop1570_pop27_matvec12|thei_llvm_fpga_pop_i32_i_033_pop1570_pop27_matvec1                                                                                                                                                                                           ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_pop_i32_j_032_pop23_matvec15|                                                          ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_j_032_pop23_matvec15                                                                                                                                                                                                                                                      ; matvec_i_llvm_fpga_pop_i32_j_032_pop23_0                         ; N/A          ;
;                               |thei_llvm_fpga_pop_i32_j_032_pop23_matvec1|                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_j_032_pop23_matvec15|thei_llvm_fpga_pop_i32_j_032_pop23_matvec1                                                                                                                                                                                                           ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop22_matvec22|                                                 ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop22_matvec22                                                                                                                                                                                                                                             ; matvec_i_llvm_fpga_pop_i6_fpga_indvars_iv_pop22_0                ; N/A          ;
;                               |thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop22_matvec1|                                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop22_matvec22|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop22_matvec1                                                                                                                                                                                         ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_push_i1_lastiniteration48_matvec11|                                                    ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration48_matvec11                                                                                                                                                                                                                                                ; matvec_i_llvm_fpga_push_i1_lastiniteration48_0                   ; N/A          ;
;                               |thei_llvm_fpga_push_i1_lastiniteration48_matvec1|                                                  ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration48_matvec11|thei_llvm_fpga_push_i1_lastiniteration48_matvec1                                                                                                                                                                                               ; acl_push                                                         ; N/A          ;
;                                  |staging_reg|                                                                                    ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration48_matvec11|thei_llvm_fpga_push_i1_lastiniteration48_matvec1|staging_reg                                                                                                                                                                                   ; acl_staging_reg                                                  ; N/A          ;
;                            |thei_llvm_fpga_push_i1_notcmp5869_push26_matvec34|                                                    ; 0.9 (0.0)            ; 1.5 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notcmp5869_push26_matvec34                                                                                                                                                                                                                                                ; matvec_i_llvm_fpga_push_i1_notcmp5869_push26_0                   ; N/A          ;
;                               |thei_llvm_fpga_push_i1_notcmp5869_push26_matvec1|                                                  ; 0.9 (0.2)            ; 1.5 (0.2)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notcmp5869_push26_matvec34|thei_llvm_fpga_push_i1_notcmp5869_push26_matvec1                                                                                                                                                                                               ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notcmp5869_push26_matvec34|thei_llvm_fpga_push_i1_notcmp5869_push26_matvec1|fifo                                                                                                                                                                                          ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i1_notexitcond56_matvec26|                                                        ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond56_matvec26                                                                                                                                                                                                                                                    ; matvec_i_llvm_fpga_push_i1_notexitcond56_0                       ; N/A          ;
;                               |thei_llvm_fpga_push_i1_notexitcond56_matvec1|                                                      ; 1.8 (0.0)            ; 1.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond56_matvec26|thei_llvm_fpga_push_i1_notexitcond56_matvec1                                                                                                                                                                                                       ; acl_push                                                         ; N/A          ;
;                                  |staging_reg|                                                                                    ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond56_matvec26|thei_llvm_fpga_push_i1_notexitcond56_matvec1|staging_reg                                                                                                                                                                                           ; acl_staging_reg                                                  ; N/A          ;
;                            |thei_llvm_fpga_push_i2_cleanups49_push25_matvec29|                                                    ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i2_cleanups49_push25_matvec29                                                                                                                                                                                                                                                ; matvec_i_llvm_fpga_push_i2_cleanups49_push25_0                   ; N/A          ;
;                               |thei_llvm_fpga_push_i2_cleanups49_push25_matvec1|                                                  ; 0.6 (0.0)            ; 0.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i2_cleanups49_push25_matvec29|thei_llvm_fpga_push_i2_cleanups49_push25_matvec1                                                                                                                                                                                               ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i2_cleanups49_push25_matvec29|thei_llvm_fpga_push_i2_cleanups49_push25_matvec1|fifo                                                                                                                                                                                          ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i32_i_033_pop1570_push27_matvec13|                                                ; 4.1 (0.0)            ; 11.7 (0.0)                       ; 7.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_033_pop1570_push27_matvec13                                                                                                                                                                                                                                            ; matvec_i_llvm_fpga_push_i32_i_033_pop1570_push27_0               ; N/A          ;
;                               |thei_llvm_fpga_push_i32_i_033_pop1570_push27_matvec1|                                              ; 4.1 (0.2)            ; 11.7 (0.2)                       ; 7.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_033_pop1570_push27_matvec13|thei_llvm_fpga_push_i32_i_033_pop1570_push27_matvec1                                                                                                                                                                                       ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 3.7 (3.7)            ; 11.4 (11.4)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_033_pop1570_push27_matvec13|thei_llvm_fpga_push_i32_i_033_pop1570_push27_matvec1|fifo                                                                                                                                                                                  ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i32_j_032_push23_matvec21|                                                        ; 9.6 (0.0)            ; 9.7 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i32_j_032_push23_matvec21                                                                                                                                                                                                                                                    ; matvec_i_llvm_fpga_push_i32_j_032_push23_0                       ; N/A          ;
;                               |thei_llvm_fpga_push_i32_j_032_push23_matvec1|                                                      ; 9.6 (0.2)            ; 9.7 (0.2)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i32_j_032_push23_matvec21|thei_llvm_fpga_push_i32_j_032_push23_matvec1                                                                                                                                                                                                       ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 9.2 (9.2)            ; 9.4 (9.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i32_j_032_push23_matvec21|thei_llvm_fpga_push_i32_j_032_push23_matvec1|fifo                                                                                                                                                                                                  ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i6_fpga_indvars_iv_push22_matvec31|                                               ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv_push22_matvec31                                                                                                                                                                                                                                           ; matvec_i_llvm_fpga_push_i6_fpga_indvars_iv_push22_0              ; N/A          ;
;                               |thei_llvm_fpga_push_i6_fpga_indvars_iv_push22_matvec1|                                             ; 2.5 (0.2)            ; 2.5 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv_push22_matvec31|thei_llvm_fpga_push_i6_fpga_indvars_iv_push22_matvec1                                                                                                                                                                                     ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body6_matvecs_c0_enter8710_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body6_matvecs_c0_enter8710_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv_push22_matvec31|thei_llvm_fpga_push_i6_fpga_indvars_iv_push22_matvec1|fifo                                                                                                                                                                                ; acl_data_fifo                                                    ; N/A          ;
;                      |thematvec_B3_merge_reg_aunroll_x|                                                                           ; 9.1 (9.1)            ; 9.3 (9.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thematvec_B3_merge_reg_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                           ; matvec_B3_merge_reg                                              ; N/A          ;
;                   |thematvec_B3_branch|                                                                                           ; 13.5 (13.5)          ; 26.0 (26.0)                      ; 12.5 (12.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thematvec_B3_branch                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; matvec_B3_branch                                                 ; N/A          ;
;                   |thematvec_B3_merge|                                                                                            ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thematvec_B3_merge                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; matvec_B3_merge                                                  ; N/A          ;
;                |thebb_matvec_B3_sr_1_aunroll_x|                                                                                   ; 0.8 (0.8)            ; 11.5 (11.5)                      ; 10.7 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3_sr_1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; matvec_bb_B3_sr_1                                                ; N/A          ;
;                |thebb_matvec_B4|                                                                                                  ; 455.0 (0.0)          ; 576.2 (0.0)                      ; 122.2 (0.0)                                       ; 1.0 (0.0)                        ; 160.0 (0.0)          ; 507 (0)             ; 692 (0)                   ; 0 (0)         ; 384               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_bb_B4                                                     ; N/A          ;
;                   |thebb_matvec_B4_stall_region|                                                                                  ; 454.0 (71.4)         ; 575.2 (71.4)                     ; 122.2 (0.0)                                       ; 1.0 (0.0)                        ; 160.0 (0.0)          ; 505 (145)           ; 691 (71)                  ; 0 (0)         ; 384               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                            ; matvec_bb_B4_stall_region                                        ; N/A          ;
;                      |thei_llvm_fpga_ffwd_dest_p1024i32_out03620_matvec5|                                                         ; 6.5 (0.0)            ; 22.3 (0.0)                       ; 15.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 63 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_ffwd_dest_p1024i32_out03620_matvec5                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_i_llvm_fpga_ffwd_dest_p1024i32_out03620_0                 ; N/A          ;
;                         |thei_llvm_fpga_ffwd_dest_p1024i32_out03620_matvec1|                                                      ; 6.5 (6.5)            ; 22.3 (22.3)                      ; 15.8 (15.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_ffwd_dest_p1024i32_out03620_matvec5|thei_llvm_fpga_ffwd_dest_p1024i32_out03620_matvec1                                                                                                                                                                                                                                                                                                                                      ; acl_ffwddst                                                      ; N/A          ;
;                      |thei_llvm_fpga_ffwd_dest_p1024i32_v3518_matvec0|                                                            ; 8.0 (0.0)            ; 23.2 (0.0)                       ; 15.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 63 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_ffwd_dest_p1024i32_v3518_matvec0                                                                                                                                                                                                                                                                                                                                                                                            ; matvec_i_llvm_fpga_ffwd_dest_p1024i32_v3518_0                    ; N/A          ;
;                         |thei_llvm_fpga_ffwd_dest_p1024i32_v3518_matvec1|                                                         ; 8.0 (8.0)            ; 23.2 (23.2)                      ; 15.2 (15.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_ffwd_dest_p1024i32_v3518_matvec0|thei_llvm_fpga_ffwd_dest_p1024i32_v3518_matvec1                                                                                                                                                                                                                                                                                                                                            ; acl_ffwddst                                                      ; N/A          ;
;                      |thei_llvm_fpga_mem_memdep_1_matvec4|                                                                        ; 6.7 (0.0)            ; 8.2 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_1_matvec4                                                                                                                                                                                                                                                                                                                                                                                                        ; matvec_i_llvm_fpga_mem_memdep_1_0                                ; N/A          ;
;                         |thei_llvm_fpga_mem_memdep_1_matvec1|                                                                     ; 6.7 (0.0)            ; 8.2 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_1_matvec4|thei_llvm_fpga_mem_memdep_1_matvec1                                                                                                                                                                                                                                                                                                                                                                    ; lsu_top                                                          ; N/A          ;
;                            |pipelined_write|                                                                                      ; 6.7 (4.7)            ; 8.2 (4.7)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (8)              ; 13 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_1_matvec4|thei_llvm_fpga_mem_memdep_1_matvec1|pipelined_write                                                                                                                                                                                                                                                                                                                                                    ; lsu_pipelined_write                                              ; N/A          ;
;                               |nop_fifo|                                                                                          ; 1.7 (0.0)            ; 3.5 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_1_matvec4|thei_llvm_fpga_mem_memdep_1_matvec1|pipelined_write|nop_fifo                                                                                                                                                                                                                                                                                                                                           ; hld_fifo                                                         ; N/A          ;
;                                  |llreg.acl_low_latency_fifo_inst|                                                                ; 1.7 (1.7)            ; 3.5 (2.0)                        ; 1.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_1_matvec4|thei_llvm_fpga_mem_memdep_1_matvec1|pipelined_write|nop_fifo|llreg.acl_low_latency_fifo_inst                                                                                                                                                                                                                                                                                                           ; acl_low_latency_fifo                                             ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_1_matvec4|thei_llvm_fpga_mem_memdep_1_matvec1|pipelined_write|nop_fifo|llreg.acl_low_latency_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                    ; acl_reset_handler                                                ; N/A          ;
;                      |thei_llvm_fpga_mem_memdep_2_matvec9|                                                                        ; 7.5 (0.0)            ; 8.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_2_matvec9                                                                                                                                                                                                                                                                                                                                                                                                        ; matvec_i_llvm_fpga_mem_memdep_2_0                                ; N/A          ;
;                         |thei_llvm_fpga_mem_memdep_2_matvec1|                                                                     ; 7.5 (0.0)            ; 8.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_2_matvec9|thei_llvm_fpga_mem_memdep_2_matvec1                                                                                                                                                                                                                                                                                                                                                                    ; lsu_top                                                          ; N/A          ;
;                            |pipelined_write|                                                                                      ; 7.5 (5.0)            ; 8.0 (5.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (10)             ; 13 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_2_matvec9|thei_llvm_fpga_mem_memdep_2_matvec1|pipelined_write                                                                                                                                                                                                                                                                                                                                                    ; lsu_pipelined_write                                              ; N/A          ;
;                               |nop_fifo|                                                                                          ; 1.5 (0.0)            ; 3.0 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_2_matvec9|thei_llvm_fpga_mem_memdep_2_matvec1|pipelined_write|nop_fifo                                                                                                                                                                                                                                                                                                                                           ; hld_fifo                                                         ; N/A          ;
;                                  |llreg.acl_low_latency_fifo_inst|                                                                ; 1.5 (1.5)            ; 3.0 (2.0)                        ; 1.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_2_matvec9|thei_llvm_fpga_mem_memdep_2_matvec1|pipelined_write|nop_fifo|llreg.acl_low_latency_fifo_inst                                                                                                                                                                                                                                                                                                           ; acl_low_latency_fifo                                             ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_2_matvec9|thei_llvm_fpga_mem_memdep_2_matvec1|pipelined_write|nop_fifo|llreg.acl_low_latency_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                    ; acl_reset_handler                                                ; N/A          ;
;                      |thei_llvm_fpga_mem_unnamed_matvec7_matvec2|                                                                 ; 153.0 (0.0)          ; 194.6 (0.0)                      ; 41.6 (0.0)                                        ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 135 (0)             ; 187 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2                                                                                                                                                                                                                                                                                                                                                                                                 ; matvec_i_llvm_fpga_mem_unnamed_7_matvec0                         ; N/A          ;
;                         |thei_llvm_fpga_mem_unnamed_matvec7_matvec1|                                                              ; 150.5 (0.0)          ; 184.6 (0.0)                      ; 34.1 (0.0)                                        ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 134 (0)             ; 154 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1                                                                                                                                                                                                                                                                                                                                                      ; lsu_top                                                          ; N/A          ;
;                            |pipelined_read|                                                                                       ; 150.5 (13.7)         ; 184.6 (16.7)                     ; 34.1 (3.0)                                        ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 134 (43)            ; 154 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read                                                                                                                                                                                                                                                                                                                                       ; lsu_pipelined_read                                               ; N/A          ;
;                               |data_fifo|                                                                                         ; 35.0 (0.0)           ; 43.9 (0.0)                       ; 8.9 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 23 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo                                                                                                                                                                                                                                                                                                                             ; hld_fifo                                                         ; N/A          ;
;                                  |ms.acl_mid_speed_fifo_inst|                                                                     ; 35.0 (2.0)           ; 43.9 (3.0)                       ; 8.9 (1.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 23 (4)              ; 39 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                  ; acl_mid_speed_fifo                                               ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                           ; acl_reset_handler                                                ; N/A          ;
;                                     |addr_match_inst|                                                                             ; 5.0 (5.0)            ; 6.5 (5.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                  ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                           ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_ram.gen_mlab.altdpram_component|                                                         ; 20.0 (0.0)           ; 20.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component                                                                                                                                                                                                                                                              ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                               ; dpram_na42                                                       ; N/A          ;
;                                     |gen_real_stall_out.stall_out_inst|                                                           ; 5.0 (5.0)            ; 7.9 (6.4)                        ; 2.9 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                         ; acl_reset_handler                                                ; N/A          ;
;                                     |ram_rd_addr_inst|                                                                            ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                 ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                       ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |ram_wr_addr_inst|                                                                            ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                 ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                       ; fibonacci_lfsr                                                   ; N/A          ;
;                               |input_fifo|                                                                                        ; 53.8 (0.0)           ; 63.8 (0.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 22 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo                                                                                                                                                                                                                                                                                                                            ; hld_fifo                                                         ; N/A          ;
;                                  |ms.acl_mid_speed_fifo_inst|                                                                     ; 53.8 (1.8)           ; 63.8 (2.3)                       ; 10.0 (0.5)                                        ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 22 (3)              ; 39 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                 ; acl_mid_speed_fifo                                               ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                          ; acl_reset_handler                                                ; N/A          ;
;                                     |addr_match_inst|                                                                             ; 5.0 (5.0)            ; 6.5 (5.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                 ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                          ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_ram.gen_mlab.altdpram_component|                                                         ; 40.0 (0.0)           ; 40.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component                                                                                                                                                                                                                                                             ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                              ; dpram_sa42                                                       ; N/A          ;
;                                     |gen_real_stall_out.stall_out_inst|                                                           ; 6.0 (6.0)            ; 8.5 (7.0)                        ; 2.5 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                               ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                        ; acl_reset_handler                                                ; N/A          ;
;                                     |ram_rd_addr_inst|                                                                            ; 0.5 (0.0)            ; 2.5 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 2.5 (2.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                      ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |ram_wr_addr_inst|                                                                            ; 0.5 (0.0)            ; 2.5 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 2.5 (2.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                      ; fibonacci_lfsr                                                   ; N/A          ;
;                               |nop_fifo|                                                                                          ; 25.5 (0.0)           ; 32.2 (0.0)                       ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 28 (0)              ; 40 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo                                                                                                                                                                                                                                                                                                                              ; hld_fifo                                                         ; N/A          ;
;                                  |llram.acl_latency_one_ram_fifo_inst|                                                            ; 25.5 (4.7)           ; 32.2 (4.7)                       ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 28 (9)              ; 40 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                                                                                                                                                                          ; acl_latency_one_ram_fifo                                         ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                   ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_mlab.gen_mlab_reg.altdpram_component|                                                    ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component                                                                                                                                                                                                                                                 ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                                                                                                                                                                                  ; dpram_pj32                                                       ; N/A          ;
;                                     |gen_occ_gte_three_E.occ_gte_three_inst|                                                      ; 5.0 (5.0)            ; 6.5 (5.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                                                                                                                                                                                   ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                                                                                                                                                                            ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_real_stall_out.stall_out_inst|                                                           ; 4.5 (4.5)            ; 6.5 (5.0)                        ; 2.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                        ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                 ; acl_reset_handler                                                ; N/A          ;
;                                     |m20k_rdaddr_inst|                                                                            ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |m20k_wraddr_inst|                                                                            ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                               |req_fifo|                                                                                          ; 22.5 (0.0)           ; 28.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 18 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|req_fifo                                                                                                                                                                                                                                                                                                                              ; hld_fifo                                                         ; N/A          ;
;                                  |llram.acl_latency_one_ram_fifo_inst|                                                            ; 22.5 (3.8)           ; 28.0 (6.2)                       ; 5.5 (2.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 18 (8)              ; 30 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                                                                                                                                                                          ; acl_latency_one_ram_fifo                                         ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                   ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_mlab.gen_mlab_reg.altdpram_component|                                                    ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component                                                                                                                                                                                                                                                 ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                                                                                                                                                                                  ; dpram_pj32                                                       ; N/A          ;
;                                     |gen_occ_gte_three_E.occ_gte_three_inst|                                                      ; 5.7 (5.7)            ; 7.5 (6.0)                        ; 1.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                                                                                                                                                                                   ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                                                                                                                                                                            ; acl_reset_handler                                                ; N/A          ;
;                                     |m20k_rdaddr_inst|                                                                            ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |m20k_wraddr_inst|                                                                            ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                         |thereaddata_reg_unnamed_matvec7_matvec1|                                                                 ; 2.5 (2.5)            ; 10.0 (10.0)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thereaddata_reg_unnamed_matvec7_matvec1                                                                                                                                                                                                                                                                                                                                                         ; matvec_readdata_reg_unnamed_7_matvec1                            ; N/A          ;
;                      |thei_llvm_fpga_mem_unnamed_matvec8_matvec7|                                                                 ; 156.9 (0.0)          ; 195.3 (0.0)                      ; 38.9 (0.0)                                        ; 0.5 (0.0)                        ; 80.0 (0.0)           ; 135 (0)             ; 187 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7                                                                                                                                                                                                                                                                                                                                                                                                 ; matvec_i_llvm_fpga_mem_unnamed_8_matvec0                         ; N/A          ;
;                         |thei_llvm_fpga_mem_unnamed_matvec8_matvec1|                                                              ; 152.4 (0.0)          ; 184.3 (0.0)                      ; 32.4 (0.0)                                        ; 0.5 (0.0)                        ; 80.0 (0.0)           ; 134 (0)             ; 154 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1                                                                                                                                                                                                                                                                                                                                                      ; lsu_top                                                          ; N/A          ;
;                            |pipelined_read|                                                                                       ; 152.4 (13.6)         ; 184.3 (17.2)                     ; 32.4 (3.7)                                        ; 0.5 (0.0)                        ; 80.0 (0.0)           ; 134 (43)            ; 154 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read                                                                                                                                                                                                                                                                                                                                       ; lsu_pipelined_read                                               ; N/A          ;
;                               |data_fifo|                                                                                         ; 35.5 (0.0)           ; 44.8 (0.0)                       ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 23 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo                                                                                                                                                                                                                                                                                                                             ; hld_fifo                                                         ; N/A          ;
;                                  |ms.acl_mid_speed_fifo_inst|                                                                     ; 35.5 (2.7)           ; 44.8 (3.8)                       ; 9.3 (1.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 23 (4)              ; 39 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                  ; acl_mid_speed_fifo                                               ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                           ; acl_reset_handler                                                ; N/A          ;
;                                     |addr_match_inst|                                                                             ; 5.0 (5.0)            ; 6.5 (5.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                  ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                           ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_ram.gen_mlab.altdpram_component|                                                         ; 20.0 (0.0)           ; 20.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component                                                                                                                                                                                                                                                              ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                               ; dpram_na42                                                       ; N/A          ;
;                                     |gen_real_stall_out.stall_out_inst|                                                           ; 4.8 (5.0)            ; 8.2 (6.8)                        ; 3.4 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                         ; acl_reset_handler                                                ; N/A          ;
;                                     |ram_rd_addr_inst|                                                                            ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                 ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                       ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |ram_wr_addr_inst|                                                                            ; 1.2 (0.0)            ; 2.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                 ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.2 (1.2)            ; 2.5 (2.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                       ; fibonacci_lfsr                                                   ; N/A          ;
;                               |input_fifo|                                                                                        ; 55.8 (0.0)           ; 62.3 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 22 (0)              ; 39 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo                                                                                                                                                                                                                                                                                                                            ; hld_fifo                                                         ; N/A          ;
;                                  |ms.acl_mid_speed_fifo_inst|                                                                     ; 55.8 (1.8)           ; 62.3 (2.5)                       ; 6.5 (0.7)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 22 (3)              ; 39 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                 ; acl_mid_speed_fifo                                               ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                          ; acl_reset_handler                                                ; N/A          ;
;                                     |addr_match_inst|                                                                             ; 5.0 (5.0)            ; 6.5 (5.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                 ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                          ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_ram.gen_mlab.altdpram_component|                                                         ; 40.0 (0.0)           ; 40.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component                                                                                                                                                                                                                                                             ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                              ; dpram_sa42                                                       ; N/A          ;
;                                     |gen_real_stall_out.stall_out_inst|                                                           ; 5.7 (5.7)            ; 7.7 (6.2)                        ; 2.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                               ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                        ; acl_reset_handler                                                ; N/A          ;
;                                     |ram_rd_addr_inst|                                                                            ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                      ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |ram_wr_addr_inst|                                                                            ; 1.5 (0.0)            ; 2.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                      ; fibonacci_lfsr                                                   ; N/A          ;
;                               |nop_fifo|                                                                                          ; 26.5 (0.0)           ; 32.7 (0.0)                       ; 6.7 (0.0)                                         ; 0.5 (0.0)                        ; 10.0 (0.0)           ; 28 (0)              ; 40 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo                                                                                                                                                                                                                                                                                                                              ; hld_fifo                                                         ; N/A          ;
;                                  |llram.acl_latency_one_ram_fifo_inst|                                                            ; 26.5 (4.8)           ; 32.7 (5.2)                       ; 6.7 (0.7)                                         ; 0.5 (0.3)                        ; 10.0 (0.0)           ; 28 (9)              ; 40 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                                                                                                                                                                          ; acl_latency_one_ram_fifo                                         ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                   ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_mlab.gen_mlab_reg.altdpram_component|                                                    ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component                                                                                                                                                                                                                                                 ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                                                                                                                                                                                  ; dpram_pj32                                                       ; N/A          ;
;                                     |gen_occ_gte_three_E.occ_gte_three_inst|                                                      ; 5.2 (5.0)            ; 6.5 (5.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                                                                                                                                                                                   ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                                                                                                                                                                            ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_real_stall_out.stall_out_inst|                                                           ; 5.0 (5.0)            ; 6.5 (5.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 12 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                        ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                 ; acl_reset_handler                                                ; N/A          ;
;                                     |m20k_rdaddr_inst|                                                                            ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |m20k_wraddr_inst|                                                                            ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.7 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                               |req_fifo|                                                                                          ; 21.0 (0.0)           ; 27.2 (0.0)                       ; 6.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 18 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|req_fifo                                                                                                                                                                                                                                                                                                                              ; hld_fifo                                                         ; N/A          ;
;                                  |llram.acl_latency_one_ram_fifo_inst|                                                            ; 21.0 (4.3)           ; 27.2 (5.8)                       ; 6.2 (1.4)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 18 (8)              ; 30 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                                                                                                                                                                          ; acl_latency_one_ram_fifo                                         ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                   ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_mlab.gen_mlab_reg.altdpram_component|                                                    ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component                                                                                                                                                                                                                                                 ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                                                                                                                                                                                  ; dpram_pj32                                                       ; N/A          ;
;                                     |gen_occ_gte_three_E.occ_gte_three_inst|                                                      ; 5.7 (5.7)            ; 7.2 (6.0)                        ; 1.6 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                                                                                                                                                                                   ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                                                                                                                                                                            ; acl_reset_handler                                                ; N/A          ;
;                                     |m20k_rdaddr_inst|                                                                            ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |m20k_wraddr_inst|                                                                            ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                         |thereaddata_reg_unnamed_matvec8_matvec2|                                                                 ; 4.5 (4.5)            ; 11.0 (11.0)                      ; 6.5 (6.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thereaddata_reg_unnamed_matvec8_matvec2                                                                                                                                                                                                                                                                                                                                                         ; matvec_readdata_reg_unnamed_8_matvec2                            ; N/A          ;
;                      |theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|                                                        ; 19.3 (0.0)           ; 26.2 (0.0)                       ; 7.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 47 (0)                    ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo                                                                                                                                                                                                                                                                                                                                                                                        ; acl_data_fifo                                                    ; N/A          ;
;                         |fifo|                                                                                                    ; 19.3 (0.0)           ; 26.2 (0.0)                       ; 7.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 47 (0)                    ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo                                                                                                                                                                                                                                                                                                                                                                                   ; acl_fifo                                                         ; N/A          ;
;                            |hld_fifo_inst|                                                                                        ; 19.3 (0.0)           ; 26.2 (0.0)                       ; 7.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 47 (0)                    ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                                                                                                                                                                     ; hld_fifo                                                         ; N/A          ;
;                               |ms.acl_mid_speed_fifo_inst|                                                                        ; 19.3 (3.3)           ; 26.2 (3.3)                       ; 7.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 31 (4)              ; 47 (3)                    ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                                                          ; acl_mid_speed_fifo                                               ; N/A          ;
;                                  |acl_reset_handler_inst|                                                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                   ; acl_reset_handler                                                ; N/A          ;
;                                  |addr_match_inst|                                                                                ; 6.0 (6.0)            ; 8.0 (6.5)                        ; 2.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                                                          ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                   ; acl_reset_handler                                                ; N/A          ;
;                                  |gen_ram.gen_m20k.altera_syncram|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram                                                                                                                                                                                                                                                                                                          ; altera_syncram                                                   ; N/A          ;
;                                     |auto_generated|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                                                                                                                                                                           ; altera_syncram_le72                                              ; N/A          ;
;                                        |altsyncram1|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 320               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                                                                                                                                                               ; altsyncram_0kb4                                                  ; N/A          ;
;                                  |gen_real_stall_out.stall_out_inst|                                                              ; 6.5 (6.5)            ; 9.0 (7.7)                        ; 3.0 (1.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                                                        ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                 ; acl_reset_handler                                                ; N/A          ;
;                                  |ram_rd_addr_inst|                                                                               ; 2.0 (0.0)            ; 2.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                     |lfsr_inst|                                                                                   ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                                  |ram_wr_addr_inst|                                                                               ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                     |lfsr_inst|                                                                                   ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                      |theredist2_stall_entry_o5_34_fifo|                                                                          ; 18.3 (0.0)           ; 26.0 (0.0)                       ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 47 (0)                    ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo                                                                                                                                                                                                                                                                                                                                                                                                          ; acl_data_fifo                                                    ; N/A          ;
;                         |fifo|                                                                                                    ; 18.3 (0.0)           ; 26.0 (0.0)                       ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 47 (0)                    ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo                                                                                                                                                                                                                                                                                                                                                                                                     ; acl_fifo                                                         ; N/A          ;
;                            |hld_fifo_inst|                                                                                        ; 18.3 (0.0)           ; 26.0 (0.0)                       ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 47 (0)                    ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                       ; hld_fifo                                                         ; N/A          ;
;                               |ms.acl_mid_speed_fifo_inst|                                                                        ; 18.3 (2.7)           ; 26.0 (4.5)                       ; 7.7 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (4)              ; 47 (3)                    ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                                                                            ; acl_mid_speed_fifo                                               ; N/A          ;
;                                  |acl_reset_handler_inst|                                                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                     ; acl_reset_handler                                                ; N/A          ;
;                                  |addr_match_inst|                                                                                ; 6.0 (6.0)            ; 8.0 (6.5)                        ; 2.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 14 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                                                                            ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                     ; acl_reset_handler                                                ; N/A          ;
;                                  |gen_ram.gen_m20k.altera_syncram|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram                                                                                                                                                                                                                                                                                                                            ; altera_syncram                                                   ; N/A          ;
;                                     |auto_generated|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                                                                                                                                                                                             ; altera_syncram_de72                                              ; N/A          ;
;                                        |altsyncram1|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                                                                                                                                                                                 ; altsyncram_ojb4                                                  ; N/A          ;
;                                  |gen_real_stall_out.stall_out_inst|                                                              ; 6.5 (6.5)            ; 8.0 (6.5)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                                                                          ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                   ; acl_reset_handler                                                ; N/A          ;
;                                  |ram_rd_addr_inst|                                                                               ; 1.7 (0.0)            ; 2.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                                                                           ; acl_lfsr                                                         ; N/A          ;
;                                     |lfsr_inst|                                                                                   ; 1.7 (1.7)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                                 ; fibonacci_lfsr                                                   ; N/A          ;
;                                  |ram_wr_addr_inst|                                                                               ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                                                                           ; acl_lfsr                                                         ; N/A          ;
;                                     |lfsr_inst|                                                                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                                 ; fibonacci_lfsr                                                   ; N/A          ;
;                   |thematvec_B4_branch|                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thematvec_B4_branch                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; matvec_B4_branch                                                 ; N/A          ;
;                |thebb_matvec_B4_sr_0_aunroll_x|                                                                                   ; 25.4 (25.4)          ; 37.3 (37.3)                      ; 11.8 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; matvec_bb_B4_sr_0                                                ; N/A          ;
;                |thebb_matvec_B5_sr_0_aunroll_x|                                                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; matvec_bb_B5_sr_0                                                ; N/A          ;
;                |thebb_matvec_B6|                                                                                                  ; 40.3 (0.0)           ; 49.0 (0.0)                       ; 8.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 56 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_bb_B6                                                     ; N/A          ;
;                   |thebb_matvec_B6_stall_region|                                                                                  ; 40.0 (0.5)           ; 48.8 (0.5)                       ; 8.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 55 (1)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                            ; matvec_bb_B6_stall_region                                        ; N/A          ;
;                      |thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|                                ; 38.1 (0.3)           ; 47.0 (0.3)                       ; 8.9 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 52 (1)              ; 55 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                ; matvec_i_sfc_s_c0_in_for_cond27_preheader_s_c0_enter978_matvec1  ; N/A          ;
;                         |thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|              ; 22.1 (0.0)           ; 28.2 (0.0)                       ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x                                                                                                                                                                                                                                                                     ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for0000s_c0_exit102_matvec0 ; N/A          ;
;                            |thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x| ; 19.1 (0.0)           ; 25.2 (0.0)                       ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x                                                                                                                                                                ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for000002_matvec1_data_fifo ; N/A          ;
;                               |thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0|                  ; 19.1 (0.0)           ; 25.2 (0.0)                       ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0                                                                               ; hld_fifo                                                         ; N/A          ;
;                                  |ms.acl_mid_speed_fifo_inst|                                                                     ; 19.1 (2.8)           ; 25.2 (2.8)                       ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (4)              ; 27 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0|ms.acl_mid_speed_fifo_inst                                                    ; acl_mid_speed_fifo                                               ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.2 (0.2)            ; 0.9 (0.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                             ; acl_reset_handler                                                ; N/A          ;
;                                     |addr_match_inst|                                                                             ; 5.0 (5.0)            ; 6.5 (5.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0|ms.acl_mid_speed_fifo_inst|addr_match_inst                                    ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst             ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_ram.gen_mlab.altdpram_component|                                                         ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component                ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated ; dpram_sa42                                                       ; N/A          ;
;                                     |ram_rd_addr_inst|                                                                            ; 0.5 (0.0)            ; 2.5 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                   ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 2.5 (2.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                         ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |ram_wr_addr_inst|                                                                            ; 0.5 (0.0)            ; 2.5 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                   ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 2.5 (2.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                         ; fibonacci_lfsr                                                   ; N/A          ;
;                            |thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_full_detector|       ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_full_detector                                                                                                                                                                      ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for0001atvec1_full_detector ; N/A          ;
;                               |thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_full_detector|    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_full_detector|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_full_detector                                                                       ; acl_full_detector                                                ; N/A          ;
;                         |thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|                       ; 15.7 (4.7)           ; 18.5 (7.4)                       ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (15)             ; 22 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x                                                                                                                                                                                                                                                                              ; matvec_i_sfc_logic_s_c0_in_for_cond27_pr0000_c0_enter978_matvec0 ; N/A          ;
;                            |thei_llvm_fpga_pipeline_keep_going39_matvec2|                                                         ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going39_matvec2                                                                                                                                                                                                                                 ; matvec_i_llvm_fpga_pipeline_keep_going39_0                       ; N/A          ;
;                               |thei_llvm_fpga_pipeline_keep_going39_matvec1|                                                      ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going39_matvec2|thei_llvm_fpga_pipeline_keep_going39_matvec1                                                                                                                                                                                    ; acl_pipeline                                                     ; N/A          ;
;                            |thei_llvm_fpga_pop_i32_i_131_pop17_matvec10|                                                          ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_131_pop17_matvec10                                                                                                                                                                                                                                  ; matvec_i_llvm_fpga_pop_i32_i_131_pop17_0                         ; N/A          ;
;                               |thei_llvm_fpga_pop_i32_i_131_pop17_matvec1|                                                        ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_131_pop17_matvec10|thei_llvm_fpga_pop_i32_i_131_pop17_matvec1                                                                                                                                                                                       ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_pop_i6_fpga_indvars_iv11_pop16_matvec3|                                                ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv11_pop16_matvec3                                                                                                                                                                                                                        ; matvec_i_llvm_fpga_pop_i6_fpga_indvars_iv11_pop16_0              ; N/A          ;
;                               |thei_llvm_fpga_pop_i6_fpga_indvars_iv11_pop16_matvec1|                                             ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv11_pop16_matvec3|thei_llvm_fpga_pop_i6_fpga_indvars_iv11_pop16_matvec1                                                                                                                                                                  ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_push_i32_i_131_push17_matvec12|                                                        ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_131_push17_matvec12                                                                                                                                                                                                                                ; matvec_i_llvm_fpga_push_i32_i_131_push17_0                       ; N/A          ;
;                               |thei_llvm_fpga_push_i32_i_131_push17_matvec1|                                                      ; 3.5 (0.2)            ; 3.5 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_131_push17_matvec12|thei_llvm_fpga_push_i32_i_131_push17_matvec1                                                                                                                                                                                   ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_131_push17_matvec12|thei_llvm_fpga_push_i32_i_131_push17_matvec1|fifo                                                                                                                                                                              ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i6_fpga_indvars_iv11_push16_matvec9|                                              ; 2.0 (0.0)            ; 2.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv11_push16_matvec9                                                                                                                                                                                                                      ; matvec_i_llvm_fpga_push_i6_fpga_indvars_iv11_push16_0            ; N/A          ;
;                               |thei_llvm_fpga_push_i6_fpga_indvars_iv11_push16_matvec1|                                           ; 2.0 (0.0)            ; 2.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv11_push16_matvec9|thei_llvm_fpga_push_i6_fpga_indvars_iv11_push16_matvec1                                                                                                                                                              ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 2.0 (2.0)            ; 2.7 (2.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv11_push16_matvec9|thei_llvm_fpga_push_i6_fpga_indvars_iv11_push16_matvec1|fifo                                                                                                                                                         ; acl_data_fifo                                                    ; N/A          ;
;                      |thematvec_B6_merge_reg_aunroll_x|                                                                           ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thematvec_B6_merge_reg_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                           ; matvec_B6_merge_reg                                              ; N/A          ;
;                   |thematvec_B6_merge|                                                                                            ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thematvec_B6_merge                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; matvec_B6_merge                                                  ; N/A          ;
;                |thebb_matvec_B6_sr_1_aunroll_x|                                                                                   ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6_sr_1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; matvec_bb_B6_sr_1                                                ; N/A          ;
;                |thebb_matvec_B7|                                                                                                  ; 136.0 (0.0)          ; 186.8 (0.0)                      ; 50.8 (0.0)                                        ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 165 (0)             ; 337 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_bb_B7                                                     ; N/A          ;
;                   |thebb_matvec_B7_stall_region|                                                                                  ; 129.9 (0.0)          ; 168.2 (0.0)                      ; 38.3 (0.0)                                        ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 151 (0)             ; 298 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                            ; matvec_bb_B7_stall_region                                        ; N/A          ;
;                      |thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|                                        ; 126.3 (0.5)          ; 164.6 (0.5)                      ; 38.3 (0.0)                                        ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 150 (1)             ; 286 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                        ; matvec_i_sfc_s_c0_in_for_body29_s_c0_enter10911_matvec1          ; N/A          ;
;                         |thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|                        ; 31.5 (0.5)           ; 39.5 (0.5)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 21 (1)              ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x                                                                                                                                                                                                                                                                                       ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for0000s_c0_exit118_matvec0 ; N/A          ;
;                            |thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|           ; 28.0 (0.0)           ; 36.0 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x                                                                                                                                                                                            ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for000018_matvec1_data_fifo ; N/A          ;
;                               |thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0|                            ; 28.0 (0.0)           ; 36.0 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0                                                                                                                     ; hld_fifo                                                         ; N/A          ;
;                                  |ms.acl_mid_speed_fifo_inst|                                                                     ; 28.0 (1.8)           ; 36.0 (3.0)                       ; 8.0 (1.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (4)              ; 27 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0|ms.acl_mid_speed_fifo_inst                                                                                          ; acl_mid_speed_fifo                                               ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                   ; acl_reset_handler                                                ; N/A          ;
;                                     |addr_match_inst|                                                                             ; 5.0 (5.0)            ; 6.5 (5.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 11 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                          ; acl_tessellated_incr_decr_threshold                              ; N/A          ;
;                                        |acl_reset_handler_inst|                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                   ; acl_reset_handler                                                ; N/A          ;
;                                     |gen_ram.gen_mlab.altdpram_component|                                                         ; 20.0 (0.0)           ; 20.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component                                                      ; altdpram                                                         ; N/A          ;
;                                        |auto_generated|                                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                       ; dpram_ec42                                                       ; N/A          ;
;                                     |ram_rd_addr_inst|                                                                            ; 0.5 (0.0)            ; 2.5 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.5 (0.5)            ; 2.5 (2.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                                     |ram_wr_addr_inst|                                                                            ; 0.7 (0.0)            ; 2.5 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                         ; acl_lfsr                                                         ; N/A          ;
;                                        |lfsr_inst|                                                                                ; 0.7 (0.7)            ; 2.5 (2.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                               ; fibonacci_lfsr                                                   ; N/A          ;
;                            |thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_full_detector|                 ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_full_detector                                                                                                                                                                                                  ; matvec_i_llvm_fpga_sfc_exit_s_c0_out_for0002atvec1_full_detector ; N/A          ;
;                               |thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_full_detector|              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_full_detector|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_full_detector                                                                                                             ; acl_full_detector                                                ; N/A          ;
;                         |thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|                               ; 94.3 (42.7)          ; 124.6 (46.6)                     ; 30.3 (3.9)                                        ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 128 (91)            ; 253 (74)                  ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x                                                                                                                                                                                                                                                                                              ; matvec_i_sfc_logic_s_c0_in_for_body29_s_c0_enter10911_matvec0    ; N/A          ;
;                            |i_masked34_matvec37_delay|                                                                            ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|i_masked34_matvec37_delay                                                                                                                                                                                                                                                                    ; dspba_delay_ver                                                  ; N/A          ;
;                            |redist10_i_llvm_fpga_pop_i1_notcmp3771_pop33_matvec38_out_data_out_9|                                 ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|redist10_i_llvm_fpga_pop_i1_notcmp3771_pop33_matvec38_out_data_out_9                                                                                                                                                                                                                         ; dspba_delay_ver                                                  ; N/A          ;
;                            |redist13_i_llvm_fpga_pipeline_keep_going25_matvec6_out_data_out_10|                                   ; 1.6 (1.6)            ; 2.5 (2.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|redist13_i_llvm_fpga_pipeline_keep_going25_matvec6_out_data_out_10                                                                                                                                                                                                                           ; dspba_delay_ver                                                  ; N/A          ;
;                            |redist14_i_idxprom32_matvec14_vt_join_q_9_mem_dmem|                                                   ; 10.7 (0.0)           ; 11.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|redist14_i_idxprom32_matvec14_vt_join_q_9_mem_dmem                                                                                                                                                                                                                                           ; altera_syncram                                                   ; N/A          ;
;                               |auto_generated|                                                                                    ; 10.7 (0.0)           ; 11.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|redist14_i_idxprom32_matvec14_vt_join_q_9_mem_dmem|auto_generated                                                                                                                                                                                                                            ; altera_syncram_hj62                                              ; N/A          ;
;                                  |altsyncram1|                                                                                    ; 10.7 (10.7)          ; 11.5 (11.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|redist14_i_idxprom32_matvec14_vt_join_q_9_mem_dmem|auto_generated|altsyncram1                                                                                                                                                                                                                ; altsyncram_47a4                                                  ; N/A          ;
;                            |redist2_sync_together88_aunroll_x_in_c0_eni3108_1_tpl_10|                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|redist2_sync_together88_aunroll_x_in_c0_eni3108_1_tpl_10                                                                                                                                                                                                                                     ; dspba_delay_ver                                                  ; N/A          ;
;                            |redist6_sync_together88_aunroll_x_in_i_valid_9|                                                       ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|redist6_sync_together88_aunroll_x_in_i_valid_9                                                                                                                                                                                                                                               ; dspba_delay_ver                                                  ; N/A          ;
;                            |redist9_i_masked34_matvec37_q_9|                                                                      ; 0.0 (0.0)            ; 2.2 (2.2)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|redist9_i_masked34_matvec37_q_9                                                                                                                                                                                                                                                              ; dspba_delay_ver                                                  ; N/A          ;
;                            |thei_llvm_fpga_mem_unnamed_matvec10_matvec20|                                                         ; 8.0 (8.0)            ; 10.7 (10.7)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_mem_unnamed_matvec10_matvec20                                                                                                                                                                                                                                                 ; matvec_i_llvm_fpga_mem_unnamed_10_matvec0                        ; N/A          ;
;                            |thei_llvm_fpga_mem_unnamed_matvec9_matvec18|                                                          ; 0.0 (0.0)            ; 13.0 (13.0)                      ; 13.0 (13.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_mem_unnamed_matvec9_matvec18                                                                                                                                                                                                                                                  ; matvec_i_llvm_fpga_mem_unnamed_9_matvec0                         ; N/A          ;
;                            |thei_llvm_fpga_pipeline_keep_going25_matvec6|                                                         ; 1.8 (0.0)            ; 1.9 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going25_matvec6                                                                                                                                                                                                                                                 ; matvec_i_llvm_fpga_pipeline_keep_going25_0                       ; N/A          ;
;                               |thei_llvm_fpga_pipeline_keep_going25_matvec1|                                                      ; 1.8 (0.0)            ; 1.9 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going25_matvec6|thei_llvm_fpga_pipeline_keep_going25_matvec1                                                                                                                                                                                                    ; acl_pipeline                                                     ; N/A          ;
;                                  |pop2|                                                                                           ; 0.3 (0.3)            ; 0.4 (0.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going25_matvec6|thei_llvm_fpga_pipeline_keep_going25_matvec1|pop2                                                                                                                                                                                               ; acl_pop                                                          ; N/A          ;
;                                  |push|                                                                                           ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going25_matvec6|thei_llvm_fpga_pipeline_keep_going25_matvec1|push                                                                                                                                                                                               ; acl_push                                                         ; N/A          ;
;                                     |staging_reg|                                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going25_matvec6|thei_llvm_fpga_pipeline_keep_going25_matvec1|push|staging_reg                                                                                                                                                                                   ; acl_staging_reg                                                  ; N/A          ;
;                            |thei_llvm_fpga_pop_i1_notcmp3771_pop33_matvec38|                                                      ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_notcmp3771_pop33_matvec38                                                                                                                                                                                                                                              ; matvec_i_llvm_fpga_pop_i1_notcmp3771_pop33_0                     ; N/A          ;
;                               |thei_llvm_fpga_pop_i1_notcmp3771_pop33_matvec1|                                                    ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_notcmp3771_pop33_matvec38|thei_llvm_fpga_pop_i1_notcmp3771_pop33_matvec1                                                                                                                                                                                               ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_pop_i32_i_131_pop1772_pop34_matvec12|                                                  ; 2.2 (0.0)            ; 2.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_131_pop1772_pop34_matvec12                                                                                                                                                                                                                                          ; matvec_i_llvm_fpga_pop_i32_i_131_pop1772_pop34_0                 ; N/A          ;
;                               |thei_llvm_fpga_pop_i32_i_131_pop1772_pop34_matvec1|                                                ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_131_pop1772_pop34_matvec12|thei_llvm_fpga_pop_i32_i_131_pop1772_pop34_matvec1                                                                                                                                                                                       ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_pop_i32_j_129_pop30_matvec15|                                                          ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_j_129_pop30_matvec15                                                                                                                                                                                                                                                  ; matvec_i_llvm_fpga_pop_i32_j_129_pop30_0                         ; N/A          ;
;                               |thei_llvm_fpga_pop_i32_j_129_pop30_matvec1|                                                        ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_j_129_pop30_matvec15|thei_llvm_fpga_pop_i32_j_129_pop30_matvec1                                                                                                                                                                                                       ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_pop_i6_fpga_indvars_iv8_pop28_matvec27|                                                ; 0.2 (0.0)            ; 0.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv8_pop28_matvec27                                                                                                                                                                                                                                        ; matvec_i_llvm_fpga_pop_i6_fpga_indvars_iv8_pop28_0               ; N/A          ;
;                               |thei_llvm_fpga_pop_i6_fpga_indvars_iv8_pop28_matvec1|                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv8_pop28_matvec27|thei_llvm_fpga_pop_i6_fpga_indvars_iv8_pop28_matvec1                                                                                                                                                                                   ; acl_pop                                                          ; N/A          ;
;                            |thei_llvm_fpga_push_i1_lastiniteration27_matvec11|                                                    ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration27_matvec11                                                                                                                                                                                                                                            ; matvec_i_llvm_fpga_push_i1_lastiniteration27_0                   ; N/A          ;
;                               |thei_llvm_fpga_push_i1_lastiniteration27_matvec1|                                                  ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration27_matvec11|thei_llvm_fpga_push_i1_lastiniteration27_matvec1                                                                                                                                                                                           ; acl_push                                                         ; N/A          ;
;                                  |staging_reg|                                                                                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration27_matvec11|thei_llvm_fpga_push_i1_lastiniteration27_matvec1|staging_reg                                                                                                                                                                               ; acl_staging_reg                                                  ; N/A          ;
;                            |thei_llvm_fpga_push_i1_notcmp3771_push33_matvec39|                                                    ; 0.9 (0.0)            ; 1.0 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notcmp3771_push33_matvec39                                                                                                                                                                                                                                            ; matvec_i_llvm_fpga_push_i1_notcmp3771_push33_0                   ; N/A          ;
;                               |thei_llvm_fpga_push_i1_notcmp3771_push33_matvec1|                                                  ; 0.9 (0.2)            ; 1.0 (0.2)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notcmp3771_push33_matvec39|thei_llvm_fpga_push_i1_notcmp3771_push33_matvec1                                                                                                                                                                                           ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notcmp3771_push33_matvec39|thei_llvm_fpga_push_i1_notcmp3771_push33_matvec1|fifo                                                                                                                                                                                      ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i1_notexitcond35_matvec31|                                                        ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond35_matvec31                                                                                                                                                                                                                                                ; matvec_i_llvm_fpga_push_i1_notexitcond35_0                       ; N/A          ;
;                               |thei_llvm_fpga_push_i1_notexitcond35_matvec1|                                                      ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond35_matvec31|thei_llvm_fpga_push_i1_notexitcond35_matvec1                                                                                                                                                                                                   ; acl_push                                                         ; N/A          ;
;                                  |staging_reg|                                                                                    ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond35_matvec31|thei_llvm_fpga_push_i1_notexitcond35_matvec1|staging_reg                                                                                                                                                                                       ; acl_staging_reg                                                  ; N/A          ;
;                            |thei_llvm_fpga_push_i2_cleanups28_push32_matvec34|                                                    ; 1.1 (0.0)            ; 1.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i2_cleanups28_push32_matvec34                                                                                                                                                                                                                                            ; matvec_i_llvm_fpga_push_i2_cleanups28_push32_0                   ; N/A          ;
;                               |thei_llvm_fpga_push_i2_cleanups28_push32_matvec1|                                                  ; 1.1 (0.3)            ; 1.1 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i2_cleanups28_push32_matvec34|thei_llvm_fpga_push_i2_cleanups28_push32_matvec1                                                                                                                                                                                           ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i2_cleanups28_push32_matvec34|thei_llvm_fpga_push_i2_cleanups28_push32_matvec1|fifo                                                                                                                                                                                      ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i32_i_131_pop1772_push34_matvec13|                                                ; 3.0 (0.0)            ; 3.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_131_pop1772_push34_matvec13                                                                                                                                                                                                                                        ; matvec_i_llvm_fpga_push_i32_i_131_pop1772_push34_0               ; N/A          ;
;                               |thei_llvm_fpga_push_i32_i_131_pop1772_push34_matvec1|                                              ; 3.0 (0.2)            ; 3.5 (0.3)                        ; 0.5 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_131_pop1772_push34_matvec13|thei_llvm_fpga_push_i32_i_131_pop1772_push34_matvec1                                                                                                                                                                                   ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 2.8 (2.8)            ; 3.2 (3.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_131_pop1772_push34_matvec13|thei_llvm_fpga_push_i32_i_131_pop1772_push34_matvec1|fifo                                                                                                                                                                              ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i32_j_129_push30_matvec26|                                                        ; 3.7 (0.0)            ; 3.8 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i32_j_129_push30_matvec26                                                                                                                                                                                                                                                ; matvec_i_llvm_fpga_push_i32_j_129_push30_0                       ; N/A          ;
;                               |thei_llvm_fpga_push_i32_j_129_push30_matvec1|                                                      ; 3.7 (0.2)            ; 3.8 (0.2)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i32_j_129_push30_matvec26|thei_llvm_fpga_push_i32_j_129_push30_matvec1                                                                                                                                                                                                   ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 3.5 (3.5)            ; 3.6 (3.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i32_j_129_push30_matvec26|thei_llvm_fpga_push_i32_j_129_push30_matvec1|fifo                                                                                                                                                                                              ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i32_tmp_030_push29_matvec24|                                                      ; 5.8 (0.0)            ; 11.2 (0.0)                       ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i32_tmp_030_push29_matvec24                                                                                                                                                                                                                                              ; matvec_i_llvm_fpga_push_i32_tmp_030_push29_0                     ; N/A          ;
;                               |thei_llvm_fpga_push_i32_tmp_030_push29_matvec1|                                                    ; 5.8 (0.2)            ; 11.2 (0.2)                       ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i32_tmp_030_push29_matvec24|thei_llvm_fpga_push_i32_tmp_030_push29_matvec1                                                                                                                                                                                               ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 5.6 (5.6)            ; 10.9 (10.9)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i32_tmp_030_push29_matvec24|thei_llvm_fpga_push_i32_tmp_030_push29_matvec1|fifo                                                                                                                                                                                          ; acl_data_fifo                                                    ; N/A          ;
;                            |thei_llvm_fpga_push_i6_fpga_indvars_iv8_push28_matvec36|                                              ; 1.8 (0.0)            ; 2.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv8_push28_matvec36                                                                                                                                                                                                                                      ; matvec_i_llvm_fpga_push_i6_fpga_indvars_iv8_push28_0             ; N/A          ;
;                               |thei_llvm_fpga_push_i6_fpga_indvars_iv8_push28_matvec1|                                            ; 1.8 (0.0)            ; 2.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv8_push28_matvec36|thei_llvm_fpga_push_i6_fpga_indvars_iv8_push28_matvec1                                                                                                                                                                               ; acl_push                                                         ; N/A          ;
;                                  |fifo|                                                                                           ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv8_push28_matvec36|thei_llvm_fpga_push_i6_fpga_indvars_iv8_push28_matvec1|fifo                                                                                                                                                                          ; acl_data_fifo                                                    ; N/A          ;
;                      |thematvec_B7_merge_reg_aunroll_x|                                                                           ; 3.6 (3.6)            ; 3.6 (3.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thematvec_B7_merge_reg_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                           ; matvec_B7_merge_reg                                              ; N/A          ;
;                   |thematvec_B7_branch|                                                                                           ; 3.0 (3.0)            ; 15.4 (15.4)                      ; 12.4 (12.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thematvec_B7_branch                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; matvec_B7_branch                                                 ; N/A          ;
;                   |thematvec_B7_merge|                                                                                            ; 3.1 (3.1)            ; 3.2 (3.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thematvec_B7_merge                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; matvec_B7_merge                                                  ; N/A          ;
;                |thebb_matvec_B7_sr_1_aunroll_x|                                                                                   ; 2.1 (2.1)            ; 4.6 (4.6)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7_sr_1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; matvec_bb_B7_sr_1                                                ; N/A          ;
;                |thebb_matvec_B8|                                                                                                  ; 13.3 (0.0)           ; 14.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B8                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_bb_B8                                                     ; N/A          ;
;                   |thebb_matvec_B8_stall_region|                                                                                  ; 11.7 (3.0)           ; 12.2 (3.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (5)              ; 17 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B8|thebb_matvec_B8_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                            ; matvec_bb_B8_stall_region                                        ; N/A          ;
;                      |thei_llvm_fpga_mem_memdep_3_matvec1|                                                                        ; 8.3 (0.0)            ; 9.2 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B8|thebb_matvec_B8_stall_region|thei_llvm_fpga_mem_memdep_3_matvec1                                                                                                                                                                                                                                                                                                                                                                                                        ; matvec_i_llvm_fpga_mem_memdep_3_0                                ; N/A          ;
;                         |thei_llvm_fpga_mem_memdep_3_matvec1|                                                                     ; 8.3 (0.0)            ; 9.2 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B8|thebb_matvec_B8_stall_region|thei_llvm_fpga_mem_memdep_3_matvec1|thei_llvm_fpga_mem_memdep_3_matvec1                                                                                                                                                                                                                                                                                                                                                                    ; lsu_top                                                          ; N/A          ;
;                            |pipelined_write|                                                                                      ; 8.3 (5.4)            ; 9.2 (5.4)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (11)             ; 13 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B8|thebb_matvec_B8_stall_region|thei_llvm_fpga_mem_memdep_3_matvec1|thei_llvm_fpga_mem_memdep_3_matvec1|pipelined_write                                                                                                                                                                                                                                                                                                                                                    ; lsu_pipelined_write                                              ; N/A          ;
;                               |nop_fifo|                                                                                          ; 2.0 (0.0)            ; 3.8 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B8|thebb_matvec_B8_stall_region|thei_llvm_fpga_mem_memdep_3_matvec1|thei_llvm_fpga_mem_memdep_3_matvec1|pipelined_write|nop_fifo                                                                                                                                                                                                                                                                                                                                           ; hld_fifo                                                         ; N/A          ;
;                                  |llreg.acl_low_latency_fifo_inst|                                                                ; 2.0 (2.0)            ; 3.8 (2.5)                        ; 1.8 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B8|thebb_matvec_B8_stall_region|thei_llvm_fpga_mem_memdep_3_matvec1|thei_llvm_fpga_mem_memdep_3_matvec1|pipelined_write|nop_fifo|llreg.acl_low_latency_fifo_inst                                                                                                                                                                                                                                                                                                           ; acl_low_latency_fifo                                             ; N/A          ;
;                                     |acl_reset_handler_inst|                                                                      ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B8|thebb_matvec_B8_stall_region|thei_llvm_fpga_mem_memdep_3_matvec1|thei_llvm_fpga_mem_memdep_3_matvec1|pipelined_write|nop_fifo|llreg.acl_low_latency_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                    ; acl_reset_handler                                                ; N/A          ;
;                   |thematvec_B8_branch|                                                                                           ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B8|thematvec_B8_branch                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; matvec_B8_branch                                                 ; N/A          ;
;                   |thematvec_B8_merge|                                                                                            ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B8|thematvec_B8_merge                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; matvec_B8_merge                                                  ; N/A          ;
;                |thebb_matvec_B8_sr_0_aunroll_x|                                                                                   ; 3.2 (3.2)            ; 13.3 (13.3)                      ; 10.1 (10.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B8_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; matvec_bb_B8_sr_0                                                ; N/A          ;
;                |thebb_matvec_B9_sr_0_aunroll_x|                                                                                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B9_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; matvec_bb_B9_sr_0                                                ; N/A          ;
;                |thei_llvm_fpga_pipeline_keep_going25_matvec6_sr|                                                                  ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going25_matvec6_sr                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_i_llvm_fpga_pipeline_keep_going25_6_sr                    ; N/A          ;
;                |thei_llvm_fpga_pipeline_keep_going39_matvec2_sr|                                                                  ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going39_matvec2_sr                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_i_llvm_fpga_pipeline_keep_going39_2_sr                    ; N/A          ;
;                |thei_llvm_fpga_pipeline_keep_going46_matvec6_sr|                                                                  ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going46_matvec6_sr                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_i_llvm_fpga_pipeline_keep_going46_6_sr                    ; N/A          ;
;                |thei_llvm_fpga_pipeline_keep_going60_matvec2_sr|                                                                  ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going60_matvec2_sr                                                                                                                                                                                                                                                                                                                                                                                                                                         ; matvec_i_llvm_fpga_pipeline_keep_going60_2_sr                    ; N/A          ;
;                |thei_llvm_fpga_pipeline_keep_going_matvec6_sr|                                                                    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going_matvec6_sr                                                                                                                                                                                                                                                                                                                                                                                                                                           ; matvec_i_llvm_fpga_pipeline_keep_going_6_sr                      ; N/A          ;
;                |theloop_limiter_matvec0|                                                                                          ; 1.4 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec0                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; matvec_loop_limiter_0                                            ; N/A          ;
;                   |thelimiter|                                                                                                    ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec0|thelimiter                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; acl_loop_limiter                                                 ; N/A          ;
;                |theloop_limiter_matvec1|                                                                                          ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec1                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; matvec_loop_limiter_1                                            ; N/A          ;
;                   |thelimiter|                                                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec1|thelimiter                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; acl_loop_limiter                                                 ; N/A          ;
;                |theloop_limiter_matvec2|                                                                                          ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec2                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; matvec_loop_limiter_2                                            ; N/A          ;
;                   |thelimiter|                                                                                                    ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec2|thelimiter                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; acl_loop_limiter                                                 ; N/A          ;
;                |theloop_limiter_matvec3|                                                                                          ; 1.3 (0.0)            ; 1.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec3                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; matvec_loop_limiter_3                                            ; N/A          ;
;                   |thelimiter|                                                                                                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec3|thelimiter                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; acl_loop_limiter                                                 ; N/A          ;
;                |theloop_limiter_matvec4|                                                                                          ; 1.4 (0.0)            ; 1.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec4                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; matvec_loop_limiter_4                                            ; N/A          ;
;                   |thelimiter|                                                                                                    ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec4|thelimiter                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; acl_loop_limiter                                                 ; N/A          ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                   ;
+-------------------------------------------------------+---------------------------+---------------------------+
; Statistic                                             ; |                         ; matvec_inst               ;
+-------------------------------------------------------+---------------------------+---------------------------+
; ALMs needed [=A-B+C]                                  ; 1872.2 / 427200 ( < 1 % ) ; 1649.5 / 427200 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 2347.5 / 427200 ( < 1 % ) ; 2191.5 / 427200 ( < 1 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 679.5 / 427200 ( < 1 % )  ; 546.0 / 427200 ( < 1 % )  ;
;     [C] Estimate of ALMs unavailable                  ; 204.2 / 427200 ( < 1 % )  ; 4.0 / 427200 ( < 1 % )    ;
; ALMs used for memory                                  ; 350.0                     ; 350.0                     ;
; Combinational ALUTs                                   ; 2168                      ; 2168                      ;
; Dedicated Logic Registers                             ; 3788 / 1708800 ( < 1 % )  ; 3387 / 1708800 ( < 1 % )  ;
; I/O Registers                                         ; 0                         ; 0                         ;
; Block Memory Bits                                     ; 37952                     ; 37952                     ;
; M20Ks                                                 ; 7 / 2713 ( < 1 % )        ; 7 / 2713 ( < 1 % )        ;
; DSP Blocks                                            ; 2 / 1518 ( < 1 % )        ; 2 / 1518 ( < 1 % )        ;
; Pins                                                  ; 0                         ; 0                         ;
; Virtual Pins                                          ; 400                       ; 0                         ;
; IOPLLs                                                ; 0                         ; 0                         ;
;                                                       ;                           ;                           ;
; Region Placement                                      ; -                         ; -                         ;
;                                                       ;                           ;                           ;
; Partition Ports                                       ;                           ;                           ;
;     -- Input Ports                                    ; 0                         ; 260                       ;
;     -- Output Ports                                   ; 0                         ; 140                       ;
;                                                       ;                           ;                           ;
; Connections                                           ;                           ;                           ;
;     -- Input Connections                              ; 6289                      ; 140                       ;
;     -- Registered Input Connections                   ; 1796                      ; 135                       ;
;     -- Output Connections                             ; 140                       ; 6289                      ;
;     -- Registered Output Connections                  ; 140                       ; 5134                      ;
;                                                       ;                           ;                           ;
; Internal Connections                                  ;                           ;                           ;
;     -- Total Connections                              ; 7235                      ; 28593                     ;
;     -- Registered Connections                         ; 2078                      ; 18776                     ;
;                                                       ;                           ;                           ;
; External Connections                                  ;                           ;                           ;
;     -- |                                              ; 0                         ; 6429                      ;
;     -- matvec_inst                                    ; 6429                      ; 0                         ;
+-------------------------------------------------------+---------------------------+---------------------------+


+-----------------------------------------------+
; Non-Global High Fan-Out Signals               ;
+------------------+---------+------------------+
; Name             ; Fan-Out ; Physical Fan-Out ;
+------------------+---------+------------------+
; matvec_inst|~GND ; 1331    ; 65               ;
; sync_resetn[2]   ; 1281    ; 105              ;
+------------------+---------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+----------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location                                                           ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+----------------------------------+
; matvec_inst|matvec_internal_inst|local_mem_system_aspace64.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|M20K_SDP.hld_ram_lower_m20k_simple_dual_port_inst|altera_syncram_inst|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                              ; M20K block ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768 ; 1024                        ; 31                          ; 1024                        ; 32                          ; 32768               ; 2           ; 0     ; None ; M20K_X106_Y120_N0, M20K_X106_Y121_N0                               ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide            ;
; matvec_inst|matvec_internal_inst|local_mem_system_aspace65.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|MLAB.hld_ram_lower_mlab_simple_dual_port_inst|altdpram_inst|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                                                                                                                             ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None ; LAB_X107_Y117_N0, LAB_X111_Y118_N0                                 ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|local_mem_system_aspace66.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|MLAB.hld_ram_lower_mlab_simple_dual_port_inst|altdpram_inst|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                                                                                                                             ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None ; LAB_X105_Y115_N0, LAB_X107_Y115_N0                                 ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B10|thebb_matvec_B10_stall_region|thei_sfc_s_c0_in_for_body46_matvecs_c0_enter1259_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body46_matvecs_c0_exit129_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                      ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 24           ; 32           ; 24           ; yes                    ; no                      ; no                     ; yes                     ; 768   ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 0           ; 1     ; None ; LAB_X111_Y124_N0                                                   ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond4_preheader_matvecs_c0_enter827_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond4_preheader_matvecs_c0_exit84_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated|ALTDPRAM_INSTANCE        ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 64           ; 32           ; 64           ; yes                    ; no                      ; no                     ; yes                     ; 2048  ; 32                          ; 33                          ; 32                          ; 33                          ; 1056                ; 0           ; 2     ; None ; LAB_X105_Y127_N0, LAB_X105_Y128_N0                                 ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                ; M20K block ; Simple Dual Port ; Single Clock ; 64           ; 65           ; 64           ; 65           ; yes                    ; no                      ; yes                    ; yes                     ; 4160  ; 64                          ; 10                          ; 64                          ; 11                          ; 704                 ; 1           ; 0     ; None ; M20K_X106_Y126_N0                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                ; M20K block ; Simple Dual Port ; Single Clock ; 64           ; 66           ; 64           ; 66           ; yes                    ; no                      ; yes                    ; yes                     ; 4224  ; 64                          ; 63                          ; 64                          ; 64                          ; 4096                ; 2           ; 0     ; None ; M20K_X106_Y123_N0, M20K_X106_Y122_N0                               ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                               ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None ; LAB_X113_Y120_N0, LAB_X114_Y120_N0                                 ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                              ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 64           ; 32           ; 64           ; yes                    ; no                      ; no                     ; yes                     ; 2048  ; 32                          ; 62                          ; 32                          ; 62                          ; 1984                ; 0           ; 4     ; None ; LAB_X94_Y124_N0, LAB_X94_Y123_N0, LAB_X94_Y122_N0, LAB_X92_Y122_N0 ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                  ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 1            ; 32           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 32    ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 0           ; 1     ; None ; LAB_X109_Y127_N0                                                   ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec6_matvec3|thei_llvm_fpga_mem_unnamed_matvec6_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                  ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 1            ; 32           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 32    ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 0           ; 1     ; None ; LAB_X114_Y119_N0                                                   ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                               ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None ; LAB_X111_Y117_N0, LAB_X111_Y116_N0                                 ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                              ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 64           ; 32           ; 64           ; yes                    ; no                      ; no                     ; yes                     ; 2048  ; 32                          ; 62                          ; 32                          ; 62                          ; 1984                ; 0           ; 4     ; None ; LAB_X94_Y117_N0, LAB_X96_Y115_N0, LAB_X94_Y115_N0, LAB_X96_Y114_N0 ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                  ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 1            ; 32           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 32    ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 0           ; 1     ; None ; LAB_X101_Y112_N0                                                   ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec7_matvec2|thei_llvm_fpga_mem_unnamed_matvec7_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                  ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 1            ; 32           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 32    ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 0           ; 1     ; None ; LAB_X103_Y111_N0                                                   ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                               ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None ; LAB_X109_Y117_N0, LAB_X113_Y117_N0                                 ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                              ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 64           ; 32           ; 64           ; yes                    ; no                      ; no                     ; yes                     ; 2048  ; 32                          ; 62                          ; 32                          ; 62                          ; 1984                ; 0           ; 4     ; None ; LAB_X94_Y121_N0, LAB_X94_Y119_N0, LAB_X94_Y118_N0, LAB_X94_Y120_N0 ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                  ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 1            ; 32           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 32    ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 0           ; 1     ; None ; LAB_X98_Y113_N0                                                    ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec7|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|req_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                                                                                                                                                                                                                  ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 1            ; 32           ; 1            ; yes                    ; no                      ; no                     ; no                      ; 32    ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 0           ; 1     ; None ; LAB_X111_Y122_N0                                                   ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                                                      ; M20K block ; Simple Dual Port ; Single Clock ; 64           ; 5            ; 64           ; 5            ; yes                    ; no                      ; yes                    ; yes                     ; 320   ; 64                          ; 4                           ; 64                          ; 5                           ; 320                 ; 1           ; 0     ; None ; M20K_X106_Y117_N0                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1|ALTSYNCRAM                                                                                                                                                                                                                                                                                                        ; M20K block ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 64    ; --                          ; --                          ; 64                          ; 1                           ; 64                  ; 1           ; 0     ; None ; M20K_X106_Y114_N0                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B6|thebb_matvec_B6_stall_region|thei_sfc_s_c0_in_for_cond27_preheader_matvecs_c0_enter978_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond27_preheader_matvecs_c0_exit102_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated|ALTDPRAM_INSTANCE ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 64           ; 32           ; 64           ; yes                    ; no                      ; no                     ; yes                     ; 2048  ; 32                          ; 10                          ; 32                          ; 10                          ; 320                 ; 0           ; 1     ; None ; LAB_X109_Y123_N0                                                   ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body29_matvecs_c0_exit118_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated|ALTDPRAM_INSTANCE                                       ; MLAB       ; Simple Dual Port ; Single Clock ; 32           ; 192          ; 32           ; 192          ; yes                    ; no                      ; no                     ; yes                     ; 6144  ; 32                          ; 39                          ; 32                          ; 39                          ; 1248                ; 0           ; 2     ; None ; LAB_X107_Y119_N0, LAB_X109_Y118_N0                                 ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B7|thebb_matvec_B7_stall_region|thei_sfc_s_c0_in_for_body29_matvecs_c0_enter10911_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body29_matvecs_c0_enter10911_matvec0_aunroll_x|redist14_i_idxprom32_matvec14_vt_join_q_9_mem_dmem|auto_generated|altsyncram1|ALTDPRAM_INSTANCE                                                                                                                                                                                                                ; MLAB       ; Simple Dual Port ; Single Clock ; 8            ; 64           ; 8            ; 64           ; yes                    ; no                      ; no                     ; yes                     ; 512   ; 8                           ; 5                           ; 8                           ; 5                           ; 40                  ; 0           ; 1     ; None ; LAB_X101_Y121_N0                                                   ; Don't care          ;                 ;                 ;          ;                        ;                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+----------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                                                                                                                                                                                                                                         ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; M20K_X106_Y114_N0     ; 64                      ; 0.3                           ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist2_stall_entry_o5_34_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1|ALTSYNCRAM                   ;
; M20K_X106_Y117_N0     ; 320                     ; 1.6                           ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|theredist0_i_arrayidx162_matvec0_narrow_x_b_32_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1|ALTSYNCRAM ;
; M20K_X106_Y126_N0     ; 704                     ; 3.4                           ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1|ALTSYNCRAM                           ;
; M20K_X106_Y122_N0     ; 1536                    ; 7.5                           ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1|ALTSYNCRAM                           ;
; M20K_X106_Y123_N0     ; 2560                    ; 12.5                          ; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1|ALTSYNCRAM                           ;
; M20K_X106_Y121_N0     ; 12288                   ; 60.0                          ; matvec_inst|matvec_internal_inst|local_mem_system_aspace64.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|M20K_SDP.hld_ram_lower_m20k_simple_dual_port_inst|altera_syncram_inst|auto_generated|altsyncram1|ALTSYNCRAM                                         ;
; M20K_X106_Y120_N0     ; 20480                   ; 100.0                         ; matvec_inst|matvec_internal_inst|local_mem_system_aspace64.local_mem_group[0].bank[0].mem0|hld_ram_inst|GEN_LOWER.hld_ram_lower_inst|M20K_SDP.hld_ram_lower_m20k_simple_dual_port_inst|altera_syncram_inst|auto_generated|altsyncram1|ALTSYNCRAM                                         ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 1           ;
; Sum of Two 18x18                ; 1           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 40 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 21.4.0 Build 67 12/06/2021 SC Pro Edition
    Info: Processing started: Wed Apr  5 15:33:40 2023
    Info: System process ID: 933
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off quartus_compile -c quartus_compile
Info: Using INI file /home/dirren/IntelHLS/matvec/test-fpga.prj/quartus/quartus.ini
Info: qfit2_default_script.tcl version: #1
Info: Project  = quartus_compile
Info: Revision = quartus_compile
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:17
Info (18252): The Fitter is using Physical Synthesis.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:12
Info (11888): Total time spent on timing analysis during Global Placement is 2.04 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:37
Info (11888): Total time spent on timing analysis during Global Placement is 0.01 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during Placement is 0.00 seconds.


