

	 Устройство контроля четности
	 

 
Читайте также:II.Устройство и принцип работыIII. Система управленческого контроляIV. ФОРМА ИТОГОВОГО КОНТРОЛЯV. Оценочные средства для текущего контроля успеваемости, промежуточной аттестации по итогам освоения дисциплины и учебно-методическое обеспечение самостоятельной работы студентовАвтоматизации финансового контроляАвтоматизация учета финансовых результатов и формирования отчетностиАвтоматизированные системы контроля загрязнения атмосферного воздуха.Автоматизированные системы контроля загрязнения гидросферы.Автотрансформаторное входное устройствоАгрегат А-50 У , Назначение Устройство и краткая характеристикаАгрегат Азинмаш 37 А, устройство и краткая техническая характеристика.Агрегат АР-32 , назначение устройство , тех характеристика






 
 Операция контроля четности двоичных чисел позволяет повысить надежность передачи и обработки информации. Ее сущность заключается в суммировании по модулю 2 всех разрядов с целью выяснения четности числа, что позволяет выявить наиболее вероятную ошибку в одном из разрядов двоичной последовательности. Например, если при передаче кода 1001 произойдет сбой во втором разряде, то на приемном пункте получим код 1101 – такую ошибку определить в общем случае затруднительно. Если же код относится к двоично-десятичному (8-4-2-1), то ошибку легко обнаружить, поскольку полученный код (десятичный эквивалент – число 13) не может в принципе принадлежать к двоично-десятичному.
 Обнаружение ошибок путем введения дополнительного бита четности происходит следующим образом. На передающей стороне передаваемый код анализируется и дополняется контрольным битом до четного или нечетного числа единиц в суммарном коде. Соответственно суммарный код называется четным или нечетным. В случае нечетного кода дополнительный бит формируется таким образом, чтобы сумма всех единиц в передаваемом коде, включая контрольный бит, была нечетной. При контроле четности все, естественно, наоборот. Например, в числе 0111 число единиц нечетно. Поэтому при контроле нечетности дополнительный бит должен быть нулем, а при контроле четности – единицей. На практике чаще всего используется контроль нечетности, поскольку он позволяет фиксировать полное пропадание информации (случай нулевого кода во всех информационных разрядах). На приемной стороне производится проверка кода четности. Если он правильный, то прием разрешается, в противном случае включается сигнализация ошибки или посылается передатчику запрос на повторную передачу.
 Схема формирования бита четности для четырехразрядного кода содержит четыре элемента Исключающее ИЛИ, выполняющий функции сумматоров по модулю 2 (без переноса) и состоит из трех ступеней. На первой ступени попарно суммируются все биты исходного кода на входах А, В, С, D. На второй ступени анализируются сигналы первой ступени и устанавливается четность или нечетность суммы входного кода. На третьей ступени полученный результат сравнивается с контрольным сигналом на входеЕ, задающим вид используемого контроля, в результате чего на выходе F формируется пятый дополнительный бит, четности, сопровождающий информационный сигнал в канале передачи.

	
					Контрольные вопросы и задания
					 
 3.2.5.1 Что такое мультиплексор, каково его назначение?
 3.2.5.2 Используя методику анализа двухканального мультиплексора с по-мощью логического преобразователя, исследуйте внутреннюю структуру сдвоенного четырехканального мультиплексора 74153. Из сопоставления обозначений выводов этой ИМС и ее отечественного аналога К155КП2 следует, что их функциональное назначение таково: А, В – адресные входы, 10, 20 – инверсные входы разрешения первого и второго мультиплексоров, 1С0...1СЗ и 2С0...2СЗ, IY и 2Y – входы и выходы первого и второго мультиплексоров соответственно.
 3.2.5.3 Что такое демультиплексор, для решения каких задач его можно применить?
 3.2.5.4 C помощью логического преобразователя, проведите исследования демультиплексора на рисунке 3.4.
 3.2.5.5 Синтезировать мультиплексор с 5 информационными входами.
 3.2.5.6 Реализовать функцию из лабораторной №1 задание №7, используя 16-канальный мультиплексор.
 3.2.5.7 Синтезировать демультиплексор с 3 адресными входами.
 3.2.5.8 Что такое шифратор, при решении каких задач он используется?
 3.2.5.9 Синтезировать приоритетный шифратор на 10 входов.
 3.2.5.10 При решении каких задач цифровой техники используется дешиф-ратор?
 3.2.5.11 Синтезировать трехразрядный дешифратор на 6 или 5 выходов.
 3.2.5.12 Какие функции выполняет цифровой компаратор, в каких устройст-вах он может быть использован?
 3.2.5.13 Синтезировать двухразрядный цифровой компаратор и проверить его работу.
 3.2.5.14 Синтезировать четырехразрядный цифровой компаратор и прове-рить его работу.
 3.2.5.15 Какое назначение имеют формирователи кода четности, где они могут быть использованы?
 3.2.5.16 Какая форма контроля четности чаще всего используется на практике, в частности, в Вашем компьютере, если в нем установлены модули ОЗУ с нечетным числом микросхем?
 3.2.5.17 Синтезировать устройство генерации контрольного разряда для восьмиразрядного кода при контроле на четность.
 3.2.5.18 Синтезировать устройство генерации контрольного разряда для восьмиразрядного кода при контроле на нечетность.
 3.2.5.19 Синтезировать устройство контроля восьмибитного числа по не-четности.
 3.2.5.20 Синтезировать устройство контроля восьмибитного числа по чет-ности.
  
  



Шифраторы и дешифраторы  | следующая ==> Лабораторная работа №3
Дата добавления: 2015-07-21; просмотров: 117; Опубликованный материал нарушает авторские права?.

Не нашли то, что искали? Воспользуйтесь поиском:
Не хотите "париться"? закажите платную работу!
	     
  