<!--
::METADATA::
type: method
topic_id: vhdl-01-introduccion
file_id: metodos-estructura-basica
status: draft
audience: both
last_updated: 2026-01-02
difficulty: 1
tags: [VHDL, estructura, plantilla, metodologia]
search_keywords: "estructura VHDL, plantilla, metodolog√≠a dise√±o"
-->

> üè† **Navegaci√≥n:** [‚Üê Teor√≠a](../theory/VHDL-01-Teoria-IntroduccionVHDL.md) | [Problemas ‚Üí](../problems/VHDL-01-Problemas.md)

---

# M√©todos: Estructura B√°sica de VHDL

## M√©todo 1: Plantilla B√°sica de Archivo VHDL

### Estructura Est√°ndar

```vhdl
--------------------------------------------------------------------------------
-- Archivo: nombre_modulo.vhd
-- Autor: [Tu nombre]
-- Fecha: [Fecha]
-- Descripci√≥n: [Breve descripci√≥n del m√≥dulo]
--------------------------------------------------------------------------------

-- 1. DECLARACI√ìN DE BIBLIOTECAS
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

-- 2. DECLARACI√ìN DE ENTIDAD
entity nombre_modulo is
    generic (
        -- Par√°metros gen√©ricos (opcionales)
        PARAM1 : integer := 8
    );
    port (
        -- Entradas
        clk     : in  std_logic;
        reset   : in  std_logic;
        entrada : in  std_logic_vector(7 downto 0);
        
        -- Salidas
        salida  : out std_logic_vector(7 downto 0)
    );
end entity nombre_modulo;

-- 3. DECLARACI√ìN DE ARQUITECTURA
architecture behavioral of nombre_modulo is
    
    -- Declaraci√≥n de se√±ales internas
    signal senal_interna : std_logic;
    
    -- Declaraci√≥n de constantes
    constant VALOR_MAX : integer := 255;
    
begin
    
    -- Implementaci√≥n del comportamiento
    
end architecture behavioral;
```

---

## M√©todo 2: Declarar Puertos Correctamente

### Tipos de Puertos

| Modo | Descripci√≥n | Uso |
|------|-------------|-----|
| `in` | Solo lectura | Entradas |
| `out` | Solo escritura | Salidas |
| `inout` | Lectura y escritura | Bidireccional |
| `buffer` | Salida legible internamente | Poco usado |

### Reglas

```vhdl
port (
    -- Entradas primero (convenci√≥n)
    clk    : in  std_logic;                      -- Reloj
    rst_n  : in  std_logic;                      -- Reset activo bajo
    enable : in  std_logic;                      -- Enable
    data_in: in  std_logic_vector(7 downto 0);   -- Bus de datos
    
    -- Salidas despu√©s
    data_out : out std_logic_vector(7 downto 0);
    valid    : out std_logic;
    
    -- Bidireccional al final
    data_io  : inout std_logic_vector(7 downto 0)  -- Sin coma al final
);
```

### Convenciones de Nombres

| Sufijo | Significado |
|--------|-------------|
| `_n` | Activo bajo (negado) |
| `_i` | Input |
| `_o` | Output |
| `_io` | Bidireccional |
| `_clk` | Se√±al de reloj |
| `_rst` | Reset |
| `_en` | Enable |

---

## M√©todo 3: Usar std_logic vs bit

### Comparaci√≥n

| Caracter√≠stica | `bit` | `std_logic` |
|----------------|-------|-------------|
| Valores | '0', '1' | 9 valores |
| Alta impedancia | No | 'Z' |
| Don't care | No | '-' |
| S√≠ntesis | Limitada | Completa |
| Recomendado | No | **S√≠** |

### Ejemplo

```vhdl
-- NO recomendado
signal a : bit;
signal bus1 : bit_vector(7 downto 0);

-- RECOMENDADO
signal a : std_logic;
signal bus1 : std_logic_vector(7 downto 0);
```

---

## M√©todo 4: Asignaci√≥n de Se√±ales

### Asignaci√≥n Concurrente (fuera de process)

```vhdl
architecture ejemplo of modulo is
begin
    -- Asignaci√≥n simple
    Y <= A and B;
    
    -- Asignaci√≥n condicional (when-else)
    Y <= '1' when A = '1' else
         '0' when B = '1' else
         'Z';
    
    -- Asignaci√≥n selectiva (with-select)
    with sel select
        Y <= A when "00",
             B when "01",
             C when "10",
             D when others;
end architecture;
```

### Asignaci√≥n Secuencial (dentro de process)

```vhdl
process(clk)
begin
    if rising_edge(clk) then
        Q <= D;  -- Flip-flop D
    end if;
end process;
```

---

## M√©todo 5: Crear Testbench B√°sico

### Estructura de Testbench

```vhdl
--------------------------------------------------------------------------------
-- Testbench para: nombre_modulo
--------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity tb_nombre_modulo is
    -- El testbench no tiene puertos
end entity tb_nombre_modulo;

architecture sim of tb_nombre_modulo is

    -- Componente a probar
    component nombre_modulo is
        port (
            clk    : in  std_logic;
            reset  : in  std_logic;
            entrada: in  std_logic;
            salida : out std_logic
        );
    end component;
    
    -- Se√±ales de est√≠mulo
    signal clk_tb    : std_logic := '0';
    signal reset_tb  : std_logic := '1';
    signal entrada_tb: std_logic := '0';
    signal salida_tb : std_logic;
    
    -- Constante de per√≠odo de reloj
    constant CLK_PERIOD : time := 10 ns;

begin

    -- Instanciaci√≥n del DUT (Device Under Test)
    DUT: nombre_modulo
        port map (
            clk     => clk_tb,
            reset   => reset_tb,
            entrada => entrada_tb,
            salida  => salida_tb
        );
    
    -- Generaci√≥n de reloj
    clk_process: process
    begin
        clk_tb <= '0';
        wait for CLK_PERIOD / 2;
        clk_tb <= '1';
        wait for CLK_PERIOD / 2;
    end process;
    
    -- Proceso de est√≠mulos
    stim_process: process
    begin
        -- Reset inicial
        reset_tb <= '1';
        wait for 100 ns;
        reset_tb <= '0';
        
        -- Aplicar est√≠mulos
        entrada_tb <= '1';
        wait for 50 ns;
        entrada_tb <= '0';
        wait for 50 ns;
        
        -- Fin de simulaci√≥n
        report "Simulaci√≥n completada" severity note;
        wait;
    end process;

end architecture sim;
```

---

## M√©todo 6: Instanciaci√≥n de Componentes

### Declaraci√≥n e Instanciaci√≥n

```vhdl
architecture structural of top_module is

    -- Declaraci√≥n del componente
    component contador is
        generic (
            WIDTH : integer := 8
        );
        port (
            clk    : in  std_logic;
            reset  : in  std_logic;
            enable : in  std_logic;
            count  : out std_logic_vector(WIDTH-1 downto 0)
        );
    end component;
    
    -- Se√±ales internas
    signal count_sig : std_logic_vector(7 downto 0);
    
begin

    -- Instanciaci√≥n con port map posicional (no recomendado)
    inst1: contador
        generic map (8)
        port map (clk, reset, enable, count_sig);
    
    -- Instanciaci√≥n con port map nominal (RECOMENDADO)
    inst2: contador
        generic map (
            WIDTH => 8
        )
        port map (
            clk    => clk,
            reset  => reset,
            enable => enable,
            count  => count_sig
        );

end architecture;
```

---

## M√©todo 7: Gen√©ricos para Dise√±os Parametrizables

### Definici√≥n de Gen√©ricos

```vhdl
entity registro is
    generic (
        WIDTH : integer := 8;        -- Ancho del registro
        RESET_VALUE : std_logic_vector := x"00"  -- Valor inicial
    );
    port (
        clk   : in  std_logic;
        reset : in  std_logic;
        d     : in  std_logic_vector(WIDTH-1 downto 0);
        q     : out std_logic_vector(WIDTH-1 downto 0)
    );
end entity;
```

### Uso de Gen√©ricos

```vhdl
-- Registro de 8 bits
reg8: registro
    generic map (WIDTH => 8, RESET_VALUE => x"00")
    port map (...);

-- Registro de 16 bits
reg16: registro
    generic map (WIDTH => 16, RESET_VALUE => x"0000")
    port map (...);
```

---

## M√©todo 8: Organizaci√≥n de Proyectos

### Estructura de Carpetas

```
proyecto/
‚îú‚îÄ‚îÄ src/
‚îÇ   ‚îú‚îÄ‚îÄ top_module.vhd
‚îÇ   ‚îú‚îÄ‚îÄ submodulo1.vhd
‚îÇ   ‚îî‚îÄ‚îÄ submodulo2.vhd
‚îú‚îÄ‚îÄ tb/
‚îÇ   ‚îú‚îÄ‚îÄ tb_top_module.vhd
‚îÇ   ‚îî‚îÄ‚îÄ tb_submodulo1.vhd
‚îú‚îÄ‚îÄ sim/
‚îÇ   ‚îî‚îÄ‚îÄ wave.do
‚îú‚îÄ‚îÄ syn/
‚îÇ   ‚îî‚îÄ‚îÄ constraints.sdc
‚îî‚îÄ‚îÄ doc/
    ‚îî‚îÄ‚îÄ especificacion.pdf
```

### Convenciones de Nombres de Archivos

- Un archivo por entidad
- Nombre del archivo = nombre de la entidad
- Extensi√≥n `.vhd` o `.vhdl`
- Testbenches con prefijo `tb_`

---

## M√©todo 9: S√≠ntesis vs Simulaci√≥n

### C√≥digo Sintetizable

```vhdl
-- ‚úì Sintetizable
process(clk)
begin
    if rising_edge(clk) then
        if reset = '1' then
            q <= (others => '0');
        else
            q <= d;
        end if;
    end if;
end process;
```

### C√≥digo Solo para Simulaci√≥n

```vhdl
-- ‚úó NO sintetizable (solo simulaci√≥n)
wait for 10 ns;
report "Valor = " & integer'image(to_integer(unsigned(dato)));
assert (salida = esperado) report "Error!" severity error;

-- Variables de tipo file, text
-- Asignaciones con 'after'
salida <= '1' after 5 ns;
```

---

## M√©todo 10: Checklist de C√≥digo VHDL

### Antes de Sintetizar

- [ ] Todas las se√±ales tienen valor por defecto o se inicializan
- [ ] No hay latches no intencionales
- [ ] Todas las ramas de if/case est√°n cubiertas
- [ ] Los procesos tienen lista de sensibilidad completa
- [ ] Los tipos coinciden (no hay conversiones impl√≠citas)
- [ ] No hay warnings en la compilaci√≥n

### Estilo de C√≥digo

- [ ] Indentaci√≥n consistente (2 o 4 espacios)
- [ ] Comentarios significativos
- [ ] Nombres descriptivos
- [ ] Una entidad por archivo
- [ ] Gen√©ricos para valores parametrizables

---

<!-- IA_CONTEXT
USO: Referencia para estructura b√°sica de proyectos VHDL
NIVEL: B√°sico (1/3)
HERRAMIENTAS: Quartus, Vivado, ModelSim, GHDL
-->
