## 조합 논리회로 (Combination Logic Circuit)

조합 논리회로는 임의의 시점에서의 출력 값이 그 사람의 입력값에 의해서만 결정되는 논리회로이며, 내부 기억 능력 즉 메모리를 갖지 않는다.
**조합 논리회로는 여러개의 기본 논리 게이트를 가지고 조합하여 원하는 연산을 할 수 있게 한 것이며, 입력,논리 게이트, 출력 으로 구성된다.**


```
     [ 조합 논리 회로의 특징 ]

-  입력에 의해 출력이 결정된다.

-  자체 내에 플립플롭과 같은 기억회로를 가지지 않는다.

-  불 대수를 사용한다.

-  진리표를 사용하여 간소화한다.
```

조합논리회로는 논리회로 AND,OR,NOT, XOR,NOR,NAND 와
반 가산기, 전 가산기, 반 감산기,전 감산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서이다.

반 가산기, 전 가산기, 반 감산기, 전 감산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서는 기본 논리회로를 이용해 조합해서 만든 각각 하나의 회로라고 보면된다.

---

## 반가산기(HA, Half Adder)

반가산기는 1 Bit짜리 2진수 두 개를 덧셈한 합(S)과 자리올림수(C)를 구하는 조합논리회로이다.
<br>

![half](https://mblogthumb-phinf.pstatic.net/MjAxODAzMjNfMjMg/MDAxNTIxNzczMjk1NjYy.XZbp3QQmhqGpQG8TFdjfefaf7q5z0aAEvIJHMw8Sdp8g.6v48sfkZRHIDFeMPVBTD1Cms3PRxrZWBPywHsRX4rf0g.PNG.deepb1ue/image.png?type=w800)

* S (Sum): 합, C (Carry): 자리올림

<br>

### [ 진리표 ]

입력 A, B가 있을 때 출력으로 S(합)와 C(자리올림)가 있다.
![truth1](https://dthumb-phinf.pstatic.net/?src=%22http%3A%2F%2Fmblogthumb1.phinf.naver.net%2Fdata5%2F2004%2F12%2F14%2F8%2F%25B9%25DD%25B0%25A1%25BB%25EA%25B1%25E2%25C1%25F8%25B8%25AE%25C7%25A5-inpluto.jpg%3Ftype%3Dw210%22&type=w2)

![truth2](https://postfiles.pstatic.net/MjAyMjA2MjNfMjQ5/MDAxNjU1OTcwMzgwNDU5.GNXp1feGMLBe5vQcxAeshfyC5i0ZdIfsWvQDpOsAJJQg.6-ePaEChB6w1-ptu_yYiaMBuHT8jkG3BnMVkD_bu0b4g.PNG.wndgndi/image.png?type=w773)

<Br>

### [ 논리식 ]

출력이 1이 되는 항에 대해서 입력되는 값을 AND 연산하고, 각각의 항을 OR 연산한다. 간략화가 가능한 경우 간략화한다.

***C (Carry) = A · B***   
***S (Sum) = A' · B + A · B' = A (+) B***

<Br>

### [ 논리회로 ]

![logical1](https://dthumb-phinf.pstatic.net/?src=%22http%3A%2F%2Fcfile5.uf.tistory.com%2Fimage%2F0116DD4650D1639605FAD8%22&type=w2)
Sum에 해당하는 X-OR 게이트를 풀어서 그린 논리회로


![logical2](https://blog.kakaocdn.net/dn/ZzV8q/btqFniUILHI/nejxgbKZhBtKqDQLaWNsrK/img.png)

---

## 전가산기(FA, Full Adder)

전가산기는 하위의 자리올림수(Ci, Carry in) 입력을 포함하여 한 자릿수 이진수를 연산한다.
두 개의 반가산기와 한 개의 OR연산으로 구성되며, Ci 1 Bit와 피연산자 2 Bit 총 3개의 Bit를 더하여 합(S, Sum)과 자리올림수(Co, Carry out)을 출력한다.
하위의 자리올림수를 포함하여 연산하므로 n자릿수의 이진수 덧셈이 가능하다.

즉, 전가산기는 뒷자리에서 올라온 자리올림수(Ci)를 포함하여 1 Bit 크기의 2진수 3자리를 더하여 합(Si)과 자리올림수(Ci+1)를 구하는 회로이다.

![full](https://mblogthumb-phinf.pstatic.net/MjAxODAzMjNfMjI3/MDAxNTIxNzc0MDgyNjI4.Md9GtQ7ZEqq0fv7L6HCWYvsoANtJMo3NtWaeaW9hxLYg.YAgS96zuaBh_w_JEia_eAsAZF66D3rbk9xD2AlCIbNcg.PNG.deepb1ue/image.png?type=w800)

<Br>

### [ 진리표 ]

입력으로 X, Y 그리고 전 단계의 자리올림수 Cin이 있을 때 출력으로 합 S와 자리올림수 Cout이 있다.

![truth3](https://mblogthumb-phinf.pstatic.net/MjAxODAzMjNfMTkx/MDAxNTIxNzc0MTg0OTU5.bTft7ZsEleH5oW_V-g7bYbY4MWOk7Lu4GN3b5qKFPZwg.Mplr9Zq-actIUG7Jl65eUrso5uM2EXSUWV9IeltL8Cwg.PNG.deepb1ue/image.png?type=w800)

![truth4](https://postfiles.pstatic.net/MjAyMjA2MjNfMjEy/MDAxNjU1OTcxNTQ4MDYy.w1iLr3HYWse329wg0b_qpW9jX73CQLTmeuUEO2B7fmwg.pQYfnFKjTg4AYb4yuV8WJPIXSOapRRCWCQQGOMFD9nEg.PNG.wndgndi/SE-e577caca-f73f-4e7f-86e7-963e07f7b34c.png?type=w773)

<br>

### [ 논리식 ]

![logic](https://mblogthumb-phinf.pstatic.net/MjAxODAzMjNfMTE2/MDAxNTIxNzc0MjM1MTM0.lgw7oc49IR_Am2ZoaTx9Bc3WvvsU1gd54ydh9Nt_Fxcg.i_FgQTYe2DO_BqjrOXMtKY9vZHISjuzsvac1MCh3OFog.PNG.deepb1ue/image.png?type=w800)


<br>

### [ 회로 ]

전가산기는 두 개의 반가산기(HA)와 한 개의 OR Gate로 구성되어 있다.

![circuit1](https://mblogthumb-phinf.pstatic.net/MjAxODAzMjNfMjk5/MDAxNTIxNzc0NDQwNjk1.I68AHJXS5HhnOGHRjGugzfpb6-l5aucUuFFxzJjQICog.wP_NZe_UCixJTpSKCn0LNqhW4BbmMhOfUz8XWoqnyFYg.PNG.deepb1ue/image.png?type=w800)

![circuit2](https://blog.kakaocdn.net/dn/nRqFw/btqFkmYEtYu/vJTYk7F1kLyKCoJaZKEAnK/img.png){: width="300" height="300"}



