用以分析熱載子效應的新式複晶矽薄膜電晶體測試結構 
“Novel Poly-Si TFT Test Structures for Hot-Carrier Effect Characterization” 
計畫編號：NSC95-2221-009-306 
執行期間：95 年 8 月 1 日 至 96 年 7 月 31 日 
主持人：黃調元 交通大學電子工程系教授 
 
一、 中文摘要 
本計畫提出一新式熱載子效應薄膜電晶
體測試元件，可與現有 CMOS 技術完全相容，
且不需增加任何光罩。此新式元件可直接觀察
通道不同區域之熱載子效應，並可避免局部性
的熱載子效應所造成的元件局部衰退在整體
元件電特性中被稀釋。此元件可提供直接的證
據用以進行薄膜電晶體之熱載子效應相關研
究，並可以觀察在輕微熱載子施壓時，傳統研
究中所觀察不到的元件衰退機制與效應。此新
式元件將用於探討不同製程條件，包括基板材
料、通道材料、通道厚度、閘極氧化層厚度、
後處理條件等，對於熱載子效應的影響。本計
畫也將使用此新式元件觀察元件之關電流、不
同熱載子施壓、及交流下之熱載子效應，最後
則將研究結果與傳統薄膜電晶體元件及金氧
半場效電晶體的熱載子效應研究結果互相比
較。 
英文摘要 
  The authors propose a new Hot-Carrier-Effect 
thin film transistor (HC-TFT) test structure, with 
the advantages of compatible with CMOS 
technology and using no additional mask. The 
new structure can be used for directly 
observation on HCE of different region in the 
channel, and can avoid averaging effect of local 
HCE due to global electric characteristics. It’s 
possible now to have direct evidence in HCE 
mechanism research. It also can realize the 
evolution of hot carrier degradation in lightly 
stress condition now, which is unable via 
traditional structure. The new structure will be 
used to discuss the relationship of HCE and 
different process conditions, including substrate 
material, channel material, channel thickness, 
oxide thickness, and post-process treatments. It 
will also be used to research the off current due 
to HCE, different hot carrier stress, and HCE in 
high frequency operations. The result will be 
compared with that of traditional TFT structure 
and MOSFET. 
     
二、 計畫的緣由與目的 
隨著製程技術及材料科技的演進，薄膜電
晶體之特性已愈來愈好。使用準分子雷射
(excimer laser annealing)與金屬誘發橫向結晶
(metal-induced lateral crystallization，MILC)處
理作再結晶的低溫複晶矽薄膜電晶體，其載子
遷移率及開電流(on-current)等特性已經足以
符合多數電路的需求，包括中央處理器、記憶
體、及其他週邊電路等。這也使得面板晶片
(system on panel，SOP)的夢想變得不再遙不可
及。不過隨著效能的演進及應用，元件在操作
時也開始面對愈來愈多可靠度(reliability)的問
題。若要大量且廣泛地將低溫複晶矽薄膜電晶
體應用於各方面，必須先克服製程上及元件性
能上的可靠度課題。在元件或電路操作的可靠
度議題中，第一個要面對的是熱載子效應。元
件的熱載子效應在傳統的金氧半場效電晶體
(MOSFET)上已經一個老問題，也有許多文獻
的熱載子效應。 
 
三、 研究方法及成果 
研究方法 
    在本計畫中，我們的目標為製作一新式薄
膜 電 晶 體 (hot-carrier thin film transistor, 
HC-TFT)結構，並驗證當將此新式元件應用於
熱載子效應的研究。 
    新式熱載子效應薄膜電晶體的平面示意
圖如圖一所示。圖二則為圖一中 A-A’ 直線區
域之剖面圖。 
 閘極 
A A’
Active area  
圖一 新式熱載子效應薄膜電晶體的平面示意 
圖 
 
Poly-Si channel 
Substrate SiO 2 
Gate insulator 
n+ n+ 
n+ poly gate 
source gate drain
 
圖二 新式熱載子效應薄膜電晶體的剖面示意
圖 
此一新式元件分為兩種操作模式：傳統模
式與感測模式。傳統模式的操作方式如圖三所
示。在傳統模式時，元件如一般正常的薄膜電
晶體一樣操作，量測電性，及執行熱載子施壓
(hot carrier stress)。而在執行熱載子施壓
的前後，可以將元件切換為感測模式(如圖四
所示)。在感測模式之下，元件出現三個獨立
的感測薄膜電晶體可供量測，每一個薄膜電晶
體都具有各自的源/汲極，和一共用的閘極。
在執行熱載子施壓之前，可以先切換到感測模
式，量測三個感測薄膜電晶體的特性曲線，然
後切換回傳統模式，執行熱載子施壓。在一段
時間的熱載子施壓之後，將元件切換回感測模
式，再度量測各感測元件的電特性曲線，觀察
其差異及變化，作為判斷熱載子效應所發生的
位置，以研究元件特性劣化之影響。 
 
      圖三 傳統模式操作示意圖 
 
      圖四 感測模式操作示意圖 
研究成果 
    圖五為一典型之複晶矽薄膜電晶體，在受
到熱載子損傷之後，其電性衰退之特性圖。由
圖中可以發現，在施加小汲極電壓時，其元件
電性在次臨界區有顯著的退化。不過以傳統的
測試元件而言，並無法直接得知損傷的位置。
若應用感測薄膜電晶體於此測試上，則可以直
接定位出損傷的位置。圖六為利用感測薄膜電
晶體量測出元件在受到熱載子損傷後，其電特
性之改變圖。由左而右分別為靠源極、通道中
段、及靠汲極之感測薄膜電晶體電特性圖。我
Gate DDD
S S S
S-MT C-MT D-MT
Gate
DSTT
 1
 
 
 
 
 
參加 2007 國際連線技術 (IITC) 會議
心得報告 
 
報告人：黃調元 
 3
二、目的 
IITC為 IEEE Electron Devices Society所主辦，是關於金屬連線技術方面的旗艦
會議 (flagship conference) ，可說是半導體業界及學術界從事金屬連線領域研發
人員一年一度，聚在一堂，交換資訊的重要場合 。此行主要目的在與世界各大
半導體廠及學術界的相關領域研發人員交換心得。另外藉此機會，對於相關的
半導體技術發展，也可和國外的學者專家及業界先進進行技術的交流，吸收新
知，與瞭解現今超大型積體電路製程技術之發展概況，以供未來實驗團隊的研
發方針參考。
 5
四、達成任務 
 
此次參加 2007 IITC 會議，所攜回之技術資料，含 Technical Proceedings，
CDROM，及廠商一些宣傳資料等，已存入研究群藏書，可供同學日後參考。此
行參加大會會議及相關討論場合，和與會者作廣泛的技術交流，並有機會與論文
宣讀者及作者們詢問更詳盡深入的問題，得以對技術深層的一些細節及瓶頸作溝
通及討論。另參與大會所有活動，達成增進台灣參加國際活動的目的與任務。
