//#############################################################################################################################
//	Design description : Level one cache controller with write through policy
//	Revision : 
//	Release note:
//#############################################################################################################################


Use "run.do" file to compile the project files and configure wave window to the signals of interest 
any changes in signals at the wave window will be saved in "last_run.do" at the end of simulation.

Use "direct_tcl_tb.do" to inforce the DUT signals during simulation.