TimeQuest Timing Analyzer report for USB
Sun Aug 10 08:30:07 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'Clock_divider:comb_4|clock_out'
 14. Slow 1200mV 85C Model Hold: 'Clock_divider:comb_4|clock_out'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_divider:comb_4|clock_out'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Setup: 'Clock_divider:comb_4|clock_out'
 29. Slow 1200mV 0C Model Hold: 'Clock_divider:comb_4|clock_out'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_divider:comb_4|clock_out'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk'
 42. Fast 1200mV 0C Model Setup: 'Clock_divider:comb_4|clock_out'
 43. Fast 1200mV 0C Model Hold: 'Clock_divider:comb_4|clock_out'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_divider:comb_4|clock_out'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; USB                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                            ;
; Clock_divider:comb_4|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_divider:comb_4|clock_out } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                   ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 206.36 MHz ; 206.36 MHz      ; clk                            ;      ;
; 323.0 MHz  ; 323.0 MHz       ; Clock_divider:comb_4|clock_out ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.846 ; -198.943      ;
; Clock_divider:comb_4|clock_out ; -2.096 ; -41.609       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; Clock_divider:comb_4|clock_out ; 0.211 ; 0.000         ;
; clk                            ; 0.453 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -107.090      ;
; Clock_divider:comb_4|clock_out ; -1.487 ; -38.662       ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.846 ; counter2[4]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.766      ;
; -3.840 ; counter2[3]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.760      ;
; -3.801 ; counter2[6]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.721      ;
; -3.765 ; counter2[8]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.685      ;
; -3.732 ; counter2[5]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.652      ;
; -3.715 ; counter2[0]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.635      ;
; -3.691 ; counter2[1]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.611      ;
; -3.610 ; counter2[12]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.531      ;
; -3.596 ; counter2[13]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.517      ;
; -3.552 ; counter2[9]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.472      ;
; -3.551 ; counter2[11]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.471      ;
; -3.484 ; counter2[15]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.405      ;
; -3.455 ; counter2[18]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.094     ; 4.362      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.440 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.350      ;
; -3.393 ; counter2[26]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.094     ; 4.300      ;
; -3.392 ; counter2[2]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.312      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.368 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.287      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.367 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.277      ;
; -3.348 ; counter2[0]                      ; counter2[23]                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.281      ;
; -3.342 ; counter2[4]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.263      ;
; -3.336 ; counter2[14]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.257      ;
; -3.336 ; counter2[3]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.257      ;
; -3.334 ; counter2[0]                      ; counter2[25]                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.267      ;
; -3.320 ; counter2[20]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.591     ; 3.730      ;
; -3.317 ; counter2[7]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.238      ;
; -3.312 ; counter2[1]                      ; counter2[22]                     ; clk          ; clk         ; 1.000        ; -0.068     ; 4.245      ;
; -3.303 ; counter2[6]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.224      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.294 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.204      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.275 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.185      ;
; -3.261 ; counter2[8]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.182      ;
; -3.256 ; counter2[0]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.177      ;
; -3.255 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.174      ;
; -3.255 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.174      ;
; -3.255 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.174      ;
; -3.255 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.174      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_divider:comb_4|clock_out'                                                                                                                                                  ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.096 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 3.016      ;
; -2.084 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 3.004      ;
; -2.074 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.994      ;
; -2.062 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.982      ;
; -1.987 ; transmitter:uart_tx|r_Bit_Index[1]          ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.907      ;
; -1.941 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.082     ; 2.860      ;
; -1.919 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.082     ; 2.838      ;
; -1.911 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.832      ;
; -1.911 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.832      ;
; -1.911 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.832      ;
; -1.911 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.832      ;
; -1.911 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.832      ;
; -1.911 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.832      ;
; -1.911 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.832      ;
; -1.911 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.832      ;
; -1.897 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.817      ;
; -1.885 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.805      ;
; -1.874 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.794      ;
; -1.862 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.782      ;
; -1.818 ; transmitter:uart_tx|r_Tx_Data[5]            ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.738      ;
; -1.813 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.733      ;
; -1.809 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.730      ;
; -1.809 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.730      ;
; -1.809 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.730      ;
; -1.809 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.730      ;
; -1.809 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.730      ;
; -1.809 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.730      ;
; -1.809 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.730      ;
; -1.809 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.730      ;
; -1.787 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.708      ;
; -1.787 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.708      ;
; -1.787 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.708      ;
; -1.787 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.708      ;
; -1.787 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.708      ;
; -1.787 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.708      ;
; -1.787 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.708      ;
; -1.787 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.708      ;
; -1.768 ; transmitter:uart_tx|r_Bit_Index[0]          ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.688      ;
; -1.742 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.082     ; 2.661      ;
; -1.740 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.660      ;
; -1.728 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.648      ;
; -1.722 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.642      ;
; -1.719 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.082     ; 2.638      ;
; -1.700 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.620      ;
; -1.673 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.593      ;
; -1.651 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.571      ;
; -1.635 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.555      ;
; -1.613 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.533      ;
; -1.597 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.518      ;
; -1.597 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.518      ;
; -1.597 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.518      ;
; -1.597 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.518      ;
; -1.597 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.518      ;
; -1.597 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.518      ;
; -1.597 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.518      ;
; -1.597 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.518      ;
; -1.587 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.508      ;
; -1.587 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.508      ;
; -1.587 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.508      ;
; -1.587 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.508      ;
; -1.587 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.508      ;
; -1.587 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.508      ;
; -1.587 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.508      ;
; -1.587 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.508      ;
; -1.585 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.082     ; 2.504      ;
; -1.583 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.503      ;
; -1.571 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.491      ;
; -1.540 ; transmitter:uart_tx|r_Clock_Count[7]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.460      ;
; -1.528 ; transmitter:uart_tx|r_Clock_Count[7]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.448      ;
; -1.518 ; transmitter:uart_tx|r_Tx_Data[6]            ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.438      ;
; -1.500 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.420      ;
; -1.499 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.419      ;
; -1.491 ; transmitter:uart_tx|r_Tx_Data[1]            ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.411      ;
; -1.490 ; transmitter:uart_tx|r_Tx_Done               ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.411      ;
; -1.480 ; transmitter:uart_tx|r_Tx_Data[4]            ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.400      ;
; -1.474 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.394      ;
; -1.467 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.388      ;
; -1.453 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.374      ;
; -1.453 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.374      ;
; -1.453 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.374      ;
; -1.453 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.374      ;
; -1.453 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.374      ;
; -1.453 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.374      ;
; -1.453 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.374      ;
; -1.453 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.374      ;
; -1.451 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.371      ;
; -1.436 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.356      ;
; -1.435 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.356      ;
; -1.428 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.349      ;
; -1.428 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.082     ; 2.347      ;
; -1.415 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP     ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.335      ;
; -1.413 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.081     ; 2.333      ;
; -1.413 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.334      ;
; -1.406 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.080     ; 2.327      ;
; -1.385 ; transmitter:uart_tx|r_Clock_Count[7]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.082     ; 2.304      ;
; -1.374 ; transmitter:uart_tx|r_SM_Main.000           ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.079     ; 2.296      ;
; -1.374 ; transmitter:uart_tx|r_SM_Main.000           ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.079     ; 2.296      ;
; -1.374 ; transmitter:uart_tx|r_SM_Main.000           ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.079     ; 2.296      ;
; -1.374 ; transmitter:uart_tx|r_SM_Main.000           ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.079     ; 2.296      ;
; -1.374 ; transmitter:uart_tx|r_SM_Main.000           ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.079     ; 2.296      ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_divider:comb_4|clock_out'                                                                                                                                                   ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.211 ; uart_tx_data[2]                              ; transmitter:uart_tx|r_Tx_Data[2]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.155      ; 1.608      ;
; 0.364 ; uart_tx_data[1]                              ; transmitter:uart_tx|r_Tx_Data[1]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.155      ; 1.761      ;
; 0.380 ; uart_tx_data[0]                              ; transmitter:uart_tx|r_Tx_Data[0]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.155      ; 1.777      ;
; 0.381 ; uart_tx_data[5]                              ; transmitter:uart_tx|r_Tx_Data[5]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.155      ; 1.778      ;
; 0.382 ; uart_tx_data[3]                              ; transmitter:uart_tx|r_Tx_Data[3]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.155      ; 1.779      ;
; 0.385 ; uart_tx_data[4]                              ; transmitter:uart_tx|r_Tx_Data[4]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.155      ; 1.782      ;
; 0.399 ; uart_tx_data[6]                              ; transmitter:uart_tx|r_Tx_Data[6]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.155      ; 1.796      ;
; 0.421 ; uart_tx_data[7]                              ; transmitter:uart_tx|r_Tx_Data[7]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.155      ; 1.818      ;
; 0.453 ; transmitter:uart_tx|o_Tx_Serial              ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; transmitter:uart_tx|r_Bit_Index[1]           ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_SM_Main.000            ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 0.746      ;
; 0.581 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_SM_Main.000            ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.166      ; 1.989      ;
; 0.596 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.167      ; 2.005      ;
; 0.674 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 0.966      ;
; 0.711 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[7]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.166      ; 2.119      ;
; 0.711 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[0]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.166      ; 2.119      ;
; 0.711 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[1]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.166      ; 2.119      ;
; 0.711 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[3]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.166      ; 2.119      ;
; 0.711 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[2]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.166      ; 2.119      ;
; 0.711 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[4]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.166      ; 2.119      ;
; 0.711 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[5]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.166      ; 2.119      ;
; 0.711 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[6]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.166      ; 2.119      ;
; 0.748 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.040      ;
; 0.750 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.042      ;
; 0.755 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.047      ;
; 0.757 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.049      ;
; 0.792 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.084      ;
; 0.792 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.084      ;
; 0.794 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.086      ;
; 0.800 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.092      ;
; 0.814 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.106      ;
; 0.970 ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.079      ; 1.261      ;
; 1.008 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.081      ; 1.301      ;
; 1.101 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.394      ;
; 1.102 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.394      ;
; 1.110 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.402      ;
; 1.110 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.402      ;
; 1.111 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.403      ;
; 1.111 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.403      ;
; 1.111 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.403      ;
; 1.120 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.412      ;
; 1.120 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.412      ;
; 1.155 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.447      ;
; 1.214 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.506      ;
; 1.215 ; transmitter:uart_tx|r_Tx_Data[3]             ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.081      ; 1.508      ;
; 1.222 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.514      ;
; 1.232 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.524      ;
; 1.233 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.525      ;
; 1.233 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.525      ;
; 1.240 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.532      ;
; 1.240 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_SM_Main.000            ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.079      ; 1.531      ;
; 1.241 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.533      ;
; 1.241 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.533      ;
; 1.242 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.534      ;
; 1.242 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.534      ;
; 1.248 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.542      ;
; 1.251 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.543      ;
; 1.251 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.543      ;
; 1.260 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.082      ; 1.554      ;
; 1.260 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.552      ;
; 1.265 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.079      ; 1.556      ;
; 1.265 ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.557      ;
; 1.326 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.618      ;
; 1.371 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.663      ;
; 1.373 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.665      ;
; 1.373 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.665      ;
; 1.373 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.665      ;
; 1.373 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.665      ;
; 1.373 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.665      ;
; 1.373 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.665      ;
; 1.373 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.665      ;
; 1.373 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.665      ;
; 1.373 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.665      ;
; 1.373 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.665      ;
; 1.373 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.665      ;
; 1.378 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.081      ; 1.671      ;
; 1.378 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.081      ; 1.671      ;
; 1.381 ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.673      ;
; 1.381 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.673      ;
; 1.382 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.674      ;
; 1.390 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.682      ;
; 1.391 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.683      ;
; 1.395 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.079      ; 1.686      ;
; 1.404 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.696      ;
; 1.413 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.705      ;
; 1.437 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.080      ; 1.729      ;
; 1.456 ; transmitter:uart_tx|r_Bit_Index[1]           ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.081      ; 1.749      ;
; 1.474 ; transmitter:uart_tx|r_Bit_Index[1]           ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.081      ; 1.767      ;
; 1.475 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.079      ; 1.766      ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; uart_tx_data[0]                  ; uart_tx_data[0]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart_tx_data_valid_reg           ; uart_tx_data_valid_reg           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.509 ; uart_tx_data[7]                  ; uart_tx_data[7]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.742 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.742 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.036      ;
; 0.745 ; Clock_divider:comb_4|counter[14] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; Clock_divider:comb_4|counter[16] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; Clock_divider:comb_4|counter[25] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.748 ; Clock_divider:comb_4|counter[22] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.042      ;
; 0.748 ; Clock_divider:comb_4|counter[24] ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.042      ;
; 0.759 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[13] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; Clock_divider:comb_4|counter[0]  ; Clock_divider:comb_4|counter[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; Clock_divider:comb_4|counter[1]  ; Clock_divider:comb_4|counter[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; Clock_divider:comb_4|counter[11] ; Clock_divider:comb_4|counter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; counter2[3]                      ; counter2[3]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; counter2[11]                     ; counter2[11]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; counter2[5]                      ; counter2[5]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; counter2[1]                      ; counter2[1]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; Clock_divider:comb_4|counter[4]  ; Clock_divider:comb_4|counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; Clock_divider:comb_4|counter[5]  ; Clock_divider:comb_4|counter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; Clock_divider:comb_4|counter[7]  ; Clock_divider:comb_4|counter[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; counter2[29]                     ; counter2[29]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; counter2[27]                     ; counter2[27]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; Clock_divider:comb_4|counter[27] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; Clock_divider:comb_4|counter[2]  ; Clock_divider:comb_4|counter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; Clock_divider:comb_4|counter[10] ; Clock_divider:comb_4|counter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; Clock_divider:comb_4|counter[12] ; Clock_divider:comb_4|counter[12] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; Clock_divider:comb_4|counter[20] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; Clock_divider:comb_4|counter[21] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart_tx_data[4]                  ; uart_tx_data[4]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; counter2[31]                     ; counter2[31]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; counter2[16]                     ; counter2[16]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; counter2[9]                      ; counter2[9]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; counter2[6]                      ; counter2[6]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; counter2[2]                      ; counter2[2]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; Clock_divider:comb_4|counter[6]  ; Clock_divider:comb_4|counter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; Clock_divider:comb_4|counter[18] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; uart_tx_data[3]                  ; uart_tx_data[3]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_tx_data[2]                  ; uart_tx_data[2]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; counter2[18]                     ; counter2[18]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; counter2[10]                     ; counter2[10]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; counter2[4]                      ; counter2[4]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; Clock_divider:comb_4|counter[26] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; uart_tx_data[6]                  ; uart_tx_data[6]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; counter2[30]                     ; counter2[30]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; counter2[8]                      ; counter2[8]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; uart_tx_data[5]                  ; uart_tx_data[5]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; counter2[28]                     ; counter2[28]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; counter2[26]                     ; counter2[26]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; counter2[24]                     ; counter2[24]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.783 ; uart_tx_data[1]                  ; uart_tx_data[1]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.076      ;
; 0.783 ; uart_tx_data[0]                  ; uart_tx_data[1]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.076      ;
; 0.947 ; Clock_divider:comb_4|counter[23] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.241      ;
; 1.063 ; Clock_divider:comb_4|counter[1]  ; Clock_divider:comb_4|clock_out   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.358      ;
; 1.096 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.390      ;
; 1.097 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.391      ;
; 1.098 ; Clock_divider:comb_4|counter[0]  ; Clock_divider:comb_4|counter[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.100 ; Clock_divider:comb_4|counter[25] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.106 ; Clock_divider:comb_4|counter[16] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.400      ;
; 1.106 ; Clock_divider:comb_4|counter[14] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.400      ;
; 1.107 ; Clock_divider:comb_4|counter[0]  ; Clock_divider:comb_4|counter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.401      ;
; 1.109 ; Clock_divider:comb_4|counter[24] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.109 ; Clock_divider:comb_4|counter[22] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.403      ;
; 1.115 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; Clock_divider:comb_4|counter[11] ; Clock_divider:comb_4|counter[12] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; counter2[1]                      ; counter2[2]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; counter2[3]                      ; counter2[4]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; Clock_divider:comb_4|counter[14] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; Clock_divider:comb_4|counter[16] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; Clock_divider:comb_4|counter[1]  ; Clock_divider:comb_4|counter[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.116 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; counter2[5]                      ; counter2[6]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; Clock_divider:comb_4|counter[5]  ; Clock_divider:comb_4|counter[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116 ; Clock_divider:comb_4|counter[7]  ; Clock_divider:comb_4|counter[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.117 ; Clock_divider:comb_4|counter[21] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; counter2[9]                      ; counter2[10]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; counter2[29]                     ; counter2[30]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; counter2[27]                     ; counter2[28]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; Clock_divider:comb_4|counter[22] ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.412      ;
; 1.118 ; uart_tx_data[2]                  ; uart_tx_data[3]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; uart_tx_data[4]                  ; uart_tx_data[5]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; Clock_divider:comb_4|counter[24] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.412      ;
; 1.119 ; uart_tx_data[6]                  ; uart_tx_data[7]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.123 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.408      ;
; 1.123 ; Clock_divider:comb_4|counter[4]  ; Clock_divider:comb_4|counter[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.124 ; Clock_divider:comb_4|counter[12] ; Clock_divider:comb_4|counter[13] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; Clock_divider:comb_4|counter[2]  ; Clock_divider:comb_4|counter[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; Clock_divider:comb_4|counter[10] ; Clock_divider:comb_4|counter[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; counter2[2]                      ; counter2[3]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; Clock_divider:comb_4|counter[20] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; Clock_divider:comb_4|counter[18] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; counter2[10]                     ; counter2[11]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; counter2[4]                      ; counter2[5]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; uart_tx_data[3]                  ; uart_tx_data[4]                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|clock_out   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[10]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[11]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[12]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[13]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[14]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[15]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[16]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[17]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[18]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[19]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[20]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[21]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[22]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[23]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[24]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[25]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[26]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[27]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[28]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[29]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[30]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[31]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[6]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[7]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[8]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[9]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data_valid_reg           ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[16]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[17]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[18]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[19]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[21]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[22]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[23]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[24]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[25]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[26]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[27]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[28]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[29]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[30]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; counter2[31]                     ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[0]                  ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[1]                  ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[2]                  ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[3]                  ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[4]                  ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[5]                  ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[6]                  ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[7]                  ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|clock_out   ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[0]  ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[10] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[11] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[12] ;
; 0.238  ; 0.426        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[13] ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_divider:comb_4|clock_out'                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|o_Tx_Serial              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.000            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Done                ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|o_Tx_Serial              ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[1]           ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.000            ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[0]             ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[1]             ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[2]             ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[3]             ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[4]             ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[5]             ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[6]             ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[7]             ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[0]           ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[2]           ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[0]         ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[1]         ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[2]         ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[3]         ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[4]         ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[5]         ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[6]         ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[7]         ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Done                ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; comb_4|clock_out~clkctrl|inclk[0]            ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; comb_4|clock_out~clkctrl|outclk              ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|o_Tx_Serial|clk                      ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Bit_Index[1]|clk                   ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.000|clk                    ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[0]|clk                     ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[1]|clk                     ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[2]|clk                     ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[3]|clk                     ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[4]|clk                     ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[5]|clk                     ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[6]|clk                     ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[7]|clk                     ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Bit_Index[0]|clk                   ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Bit_Index[2]|clk                   ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[0]|clk                 ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[1]|clk                 ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[2]|clk                 ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[3]|clk                 ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[4]|clk                 ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[5]|clk                 ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[6]|clk                 ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[7]|clk                 ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.s_CLEANUP|clk              ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.s_TX_DATA_BITS|clk         ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.s_TX_START_BIT|clk         ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.s_TX_STOP_BIT|clk          ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Done|clk                        ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[0]           ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[2]           ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[0]         ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[1]         ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[2]         ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[3]         ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[4]         ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[5]         ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[6]         ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[7]         ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ;
; 0.455  ; 0.643        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Done                ;
; 0.456  ; 0.644        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|o_Tx_Serial              ;
; 0.456  ; 0.644        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[1]           ;
; 0.456  ; 0.644        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.000            ;
; 0.456  ; 0.644        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[0]             ;
; 0.456  ; 0.644        ; 0.188          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[1]             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; uart_tx_pin ; Clock_divider:comb_4|clock_out ; 8.699 ; 8.508 ; Rise       ; Clock_divider:comb_4|clock_out ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; uart_tx_pin ; Clock_divider:comb_4|clock_out ; 8.357 ; 8.169 ; Rise       ; Clock_divider:comb_4|clock_out ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                    ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 223.11 MHz ; 223.11 MHz      ; clk                            ;      ;
; 350.39 MHz ; 350.39 MHz      ; Clock_divider:comb_4|clock_out ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.482 ; -176.221      ;
; Clock_divider:comb_4|clock_out ; -1.854 ; -36.412       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; Clock_divider:comb_4|clock_out ; 0.091 ; 0.000         ;
; clk                            ; 0.401 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -107.090      ;
; Clock_divider:comb_4|clock_out ; -1.487 ; -38.662       ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.482 ; counter2[4]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.412      ;
; -3.471 ; counter2[3]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.401      ;
; -3.427 ; counter2[6]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.357      ;
; -3.424 ; counter2[8]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.354      ;
; -3.389 ; counter2[0]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.319      ;
; -3.381 ; counter2[5]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.311      ;
; -3.373 ; counter2[1]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.303      ;
; -3.317 ; counter2[13]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.248      ;
; -3.312 ; counter2[12]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.243      ;
; -3.221 ; counter2[9]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.151      ;
; -3.218 ; counter2[15]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.149      ;
; -3.209 ; counter2[11]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.139      ;
; -3.127 ; counter2[18]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.085     ; 4.044      ;
; -3.105 ; counter2[2]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.035      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.104 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.022      ;
; -3.086 ; counter2[14]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.071     ; 4.017      ;
; -3.071 ; counter2[26]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.085     ; 3.988      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.069 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.987      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.035 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.964      ;
; -3.032 ; counter2[7]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.071     ; 3.963      ;
; -3.014 ; counter2[3]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.072     ; 3.944      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.010 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.939      ;
; -3.009 ; counter2[4]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.072     ; 3.939      ;
; -3.005 ; counter2[20]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.553     ; 3.454      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.921      ;
; -3.003 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.932      ;
; -3.003 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.932      ;
; -3.003 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.932      ;
; -3.003 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.932      ;
; -3.003 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.932      ;
; -3.003 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.932      ;
; -3.003 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.932      ;
; -3.003 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.932      ;
; -3.003 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.932      ;
; -3.003 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.932      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_divider:comb_4|clock_out'                                                                                                                                                   ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.854 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.784      ;
; -1.836 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.766      ;
; -1.836 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.766      ;
; -1.818 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.748      ;
; -1.758 ; transmitter:uart_tx|r_Bit_Index[1]          ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.688      ;
; -1.742 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.073     ; 2.671      ;
; -1.724 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.073     ; 2.653      ;
; -1.681 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.611      ;
; -1.681 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.611      ;
; -1.681 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.611      ;
; -1.681 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.611      ;
; -1.681 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.611      ;
; -1.681 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.611      ;
; -1.681 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.611      ;
; -1.681 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.611      ;
; -1.673 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.603      ;
; -1.666 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.596      ;
; -1.655 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.585      ;
; -1.648 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.578      ;
; -1.612 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.542      ;
; -1.598 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.528      ;
; -1.598 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.528      ;
; -1.598 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.528      ;
; -1.598 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.528      ;
; -1.598 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.528      ;
; -1.598 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.528      ;
; -1.598 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.528      ;
; -1.598 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.528      ;
; -1.592 ; transmitter:uart_tx|r_Tx_Data[5]            ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.522      ;
; -1.591 ; transmitter:uart_tx|r_Bit_Index[0]          ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.073     ; 2.520      ;
; -1.580 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.510      ;
; -1.580 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.510      ;
; -1.580 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.510      ;
; -1.580 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.510      ;
; -1.580 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.510      ;
; -1.580 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.510      ;
; -1.580 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.510      ;
; -1.580 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.510      ;
; -1.561 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.073     ; 2.490      ;
; -1.554 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.073     ; 2.483      ;
; -1.542 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.472      ;
; -1.524 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.454      ;
; -1.520 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.450      ;
; -1.502 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.432      ;
; -1.465 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.395      ;
; -1.447 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.377      ;
; -1.443 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.373      ;
; -1.430 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.073     ; 2.359      ;
; -1.425 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.355      ;
; -1.410 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.340      ;
; -1.410 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.340      ;
; -1.410 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.340      ;
; -1.410 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.340      ;
; -1.410 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.340      ;
; -1.410 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.340      ;
; -1.410 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.340      ;
; -1.410 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.340      ;
; -1.406 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.336      ;
; -1.406 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.336      ;
; -1.406 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.336      ;
; -1.406 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.336      ;
; -1.406 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.336      ;
; -1.406 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.336      ;
; -1.406 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.336      ;
; -1.406 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.336      ;
; -1.398 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.328      ;
; -1.380 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.310      ;
; -1.361 ; transmitter:uart_tx|r_Tx_Done               ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.291      ;
; -1.337 ; transmitter:uart_tx|r_Clock_Count[7]        ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.267      ;
; -1.337 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.267      ;
; -1.332 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.262      ;
; -1.319 ; transmitter:uart_tx|r_Clock_Count[7]        ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.249      ;
; -1.317 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP     ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.247      ;
; -1.308 ; transmitter:uart_tx|r_Tx_Data[4]            ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.238      ;
; -1.298 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.228      ;
; -1.288 ; transmitter:uart_tx|r_Tx_Data[1]            ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.218      ;
; -1.286 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.216      ;
; -1.286 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.216      ;
; -1.286 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.216      ;
; -1.286 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.216      ;
; -1.286 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.216      ;
; -1.286 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.216      ;
; -1.286 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.216      ;
; -1.286 ; transmitter:uart_tx|r_Clock_Count[2]        ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.216      ;
; -1.286 ; transmitter:uart_tx|r_Clock_Count[6]        ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.073     ; 2.215      ;
; -1.284 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.214      ;
; -1.277 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.207      ;
; -1.271 ; transmitter:uart_tx|r_Tx_Data[6]            ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.201      ;
; -1.261 ; transmitter:uart_tx|r_Clock_Count[4]        ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.191      ;
; -1.255 ; transmitter:uart_tx|r_Clock_Count[1]        ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.185      ;
; -1.250 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.180      ;
; -1.235 ; transmitter:uart_tx|r_Clock_Count[5]        ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.165      ;
; -1.232 ; transmitter:uart_tx|r_Clock_Count[3]        ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.072     ; 2.162      ;
; -1.227 ; transmitter:uart_tx|r_SM_Main.000           ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; transmitter:uart_tx|r_SM_Main.000           ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; transmitter:uart_tx|r_SM_Main.000           ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; transmitter:uart_tx|r_SM_Main.000           ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; transmitter:uart_tx|r_SM_Main.000           ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; transmitter:uart_tx|r_SM_Main.000           ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.071     ; 2.158      ;
; -1.227 ; transmitter:uart_tx|r_SM_Main.000           ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.071     ; 2.158      ;
+--------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_divider:comb_4|clock_out'                                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.091 ; uart_tx_data[2]                              ; transmitter:uart_tx|r_Tx_Data[2]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.125      ; 1.441      ;
; 0.230 ; uart_tx_data[1]                              ; transmitter:uart_tx|r_Tx_Data[1]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.125      ; 1.580      ;
; 0.245 ; uart_tx_data[5]                              ; transmitter:uart_tx|r_Tx_Data[5]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.125      ; 1.595      ;
; 0.261 ; uart_tx_data[0]                              ; transmitter:uart_tx|r_Tx_Data[0]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.125      ; 1.611      ;
; 0.263 ; uart_tx_data[3]                              ; transmitter:uart_tx|r_Tx_Data[3]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.125      ; 1.613      ;
; 0.266 ; uart_tx_data[4]                              ; transmitter:uart_tx|r_Tx_Data[4]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.125      ; 1.616      ;
; 0.275 ; uart_tx_data[6]                              ; transmitter:uart_tx|r_Tx_Data[6]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.125      ; 1.625      ;
; 0.294 ; uart_tx_data[7]                              ; transmitter:uart_tx|r_Tx_Data[7]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.125      ; 1.644      ;
; 0.402 ; transmitter:uart_tx|o_Tx_Serial              ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; transmitter:uart_tx|r_Bit_Index[1]           ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_SM_Main.000            ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.418 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_SM_Main.000            ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.136      ; 1.779      ;
; 0.436 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.137      ; 1.798      ;
; 0.572 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[7]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.136      ; 1.933      ;
; 0.572 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[0]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.136      ; 1.933      ;
; 0.572 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[1]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.136      ; 1.933      ;
; 0.572 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[3]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.136      ; 1.933      ;
; 0.572 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[2]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.136      ; 1.933      ;
; 0.572 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[4]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.136      ; 1.933      ;
; 0.572 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[5]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.136      ; 1.933      ;
; 0.572 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[6]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 1.136      ; 1.933      ;
; 0.625 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.892      ;
; 0.696 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.964      ;
; 0.699 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.967      ;
; 0.703 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.970      ;
; 0.708 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 0.975      ;
; 0.736 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.003      ;
; 0.737 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.004      ;
; 0.741 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.008      ;
; 0.748 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.015      ;
; 0.761 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.028      ;
; 0.865 ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.132      ;
; 0.896 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.073      ; 1.164      ;
; 1.006 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.273      ;
; 1.018 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.285      ;
; 1.018 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.287      ;
; 1.021 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.288      ;
; 1.021 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.288      ;
; 1.025 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.292      ;
; 1.033 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.300      ;
; 1.034 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.301      ;
; 1.076 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.343      ;
; 1.088 ; transmitter:uart_tx|r_Tx_Data[3]             ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.355      ;
; 1.099 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_SM_Main.000            ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.071      ; 1.365      ;
; 1.101 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.071      ; 1.367      ;
; 1.110 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.377      ;
; 1.117 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.384      ;
; 1.118 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.385      ;
; 1.124 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.071      ; 1.390      ;
; 1.124 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.391      ;
; 1.126 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.073      ; 1.394      ;
; 1.128 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.396      ;
; 1.135 ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.402      ;
; 1.140 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.407      ;
; 1.141 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.408      ;
; 1.142 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.409      ;
; 1.143 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.410      ;
; 1.143 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.410      ;
; 1.153 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.420      ;
; 1.155 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.422      ;
; 1.155 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.422      ;
; 1.161 ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.428      ;
; 1.190 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.071      ; 1.456      ;
; 1.239 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.506      ;
; 1.240 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.507      ;
; 1.243 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.510      ;
; 1.247 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.514      ;
; 1.250 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.517      ;
; 1.253 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.520      ;
; 1.262 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.529      ;
; 1.262 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.529      ;
; 1.263 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.071      ; 1.529      ;
; 1.264 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.531      ;
; 1.265 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.532      ;
; 1.266 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.533      ;
; 1.266 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.533      ;
; 1.266 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.533      ;
; 1.266 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.533      ;
; 1.266 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.533      ;
; 1.266 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.533      ;
; 1.266 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.533      ;
; 1.266 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.533      ;
; 1.279 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.546      ;
; 1.287 ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.071      ; 1.553      ;
; 1.292 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.559      ;
; 1.306 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.573      ;
; 1.323 ; transmitter:uart_tx|r_Bit_Index[1]           ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.073      ; 1.591      ;
; 1.326 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.072      ; 1.593      ;
; 1.349 ; transmitter:uart_tx|r_Bit_Index[1]           ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.073      ; 1.617      ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart_tx_data_valid_reg           ; uart_tx_data_valid_reg           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_tx_data[0]                  ; uart_tx_data[0]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.470 ; uart_tx_data[7]                  ; uart_tx_data[7]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.691 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.694 ; Clock_divider:comb_4|counter[14] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; Clock_divider:comb_4|counter[25] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.696 ; Clock_divider:comb_4|counter[16] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.698 ; Clock_divider:comb_4|counter[22] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; Clock_divider:comb_4|counter[24] ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.704 ; Clock_divider:comb_4|counter[1]  ; Clock_divider:comb_4|counter[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; Clock_divider:comb_4|counter[11] ; Clock_divider:comb_4|counter[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; counter2[29]                     ; counter2[29]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; counter2[11]                     ; counter2[11]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; counter2[5]                      ; counter2[5]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; counter2[3]                      ; counter2[3]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; counter2[27]                     ; counter2[27]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; Clock_divider:comb_4|counter[27] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; Clock_divider:comb_4|counter[4]  ; Clock_divider:comb_4|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; Clock_divider:comb_4|counter[7]  ; Clock_divider:comb_4|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart_tx_data[4]                  ; uart_tx_data[4]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; counter2[31]                     ; counter2[31]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; counter2[6]                      ; counter2[6]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; counter2[1]                      ; counter2[1]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; Clock_divider:comb_4|counter[5]  ; Clock_divider:comb_4|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; Clock_divider:comb_4|counter[20] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; counter2[9]                      ; counter2[9]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; Clock_divider:comb_4|counter[21] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; uart_tx_data[3]                  ; uart_tx_data[3]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_tx_data[2]                  ; uart_tx_data[2]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; counter2[16]                     ; counter2[16]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; Clock_divider:comb_4|counter[2]  ; Clock_divider:comb_4|counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; Clock_divider:comb_4|counter[10] ; Clock_divider:comb_4|counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; Clock_divider:comb_4|counter[12] ; Clock_divider:comb_4|counter[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; uart_tx_data[6]                  ; uart_tx_data[6]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; counter2[18]                     ; counter2[18]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; counter2[2]                      ; counter2[2]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; Clock_divider:comb_4|counter[6]  ; Clock_divider:comb_4|counter[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; Clock_divider:comb_4|counter[18] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; counter2[30]                     ; counter2[30]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; counter2[28]                     ; counter2[28]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; counter2[26]                     ; counter2[26]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; counter2[24]                     ; counter2[24]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; counter2[10]                     ; counter2[10]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; counter2[8]                      ; counter2[8]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; counter2[4]                      ; counter2[4]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; Clock_divider:comb_4|counter[0]  ; Clock_divider:comb_4|counter[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; Clock_divider:comb_4|counter[26] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; uart_tx_data[5]                  ; uart_tx_data[5]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.730 ; uart_tx_data[0]                  ; uart_tx_data[1]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.997      ;
; 0.731 ; uart_tx_data[1]                  ; uart_tx_data[1]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.998      ;
; 0.868 ; Clock_divider:comb_4|counter[23] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.136      ;
; 0.953 ; Clock_divider:comb_4|counter[1]  ; Clock_divider:comb_4|clock_out   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.222      ;
; 1.005 ; Clock_divider:comb_4|counter[0]  ; Clock_divider:comb_4|counter[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.013 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.013 ; Clock_divider:comb_4|counter[14] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.015 ; Clock_divider:comb_4|counter[16] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.016 ; Clock_divider:comb_4|counter[25] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; Clock_divider:comb_4|counter[22] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.018 ; Clock_divider:comb_4|counter[24] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.022 ; Clock_divider:comb_4|counter[0]  ; Clock_divider:comb_4|counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.026 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; Clock_divider:comb_4|counter[11] ; Clock_divider:comb_4|counter[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; Clock_divider:comb_4|counter[4]  ; Clock_divider:comb_4|counter[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; Clock_divider:comb_4|counter[1]  ; Clock_divider:comb_4|counter[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; Clock_divider:comb_4|counter[12] ; Clock_divider:comb_4|counter[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; counter2[5]                      ; counter2[6]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; counter2[29]                     ; counter2[30]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; counter2[3]                      ; counter2[4]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; Clock_divider:comb_4|counter[20] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; uart_tx_data[1]                  ; uart_tx_data[2]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; Clock_divider:comb_4|counter[2]  ; Clock_divider:comb_4|counter[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; Clock_divider:comb_4|counter[10] ; Clock_divider:comb_4|counter[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; counter2[4]                      ; counter2[5]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; counter2[2]                      ; counter2[3]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; counter2[27]                     ; counter2[28]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; uart_tx_data[3]                  ; uart_tx_data[4]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; Clock_divider:comb_4|counter[14] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; Clock_divider:comb_4|counter[18] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; counter2[28]                     ; counter2[29]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; counter2[10]                     ; counter2[11]                     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; counter2[26]                     ; counter2[27]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; Clock_divider:comb_4|counter[26] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; Clock_divider:comb_4|counter[6]  ; Clock_divider:comb_4|counter[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; counter2[30]                     ; counter2[31]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; counter2[8]                      ; counter2[9]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; uart_tx_data[0]                  ; uart_tx_data[2]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; uart_tx_data[4]                  ; uart_tx_data[5]                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; Clock_divider:comb_4|counter[16] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; counter2[0]                      ; counter2[1]                      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; Clock_divider:comb_4|counter[7]  ; Clock_divider:comb_4|counter[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|clock_out   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[10]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[11]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[12]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[13]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[14]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[15]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[16]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[17]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[18]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[19]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[20]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[21]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[22]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[23]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[24]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[25]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[26]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[27]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[28]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[29]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[30]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[31]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[6]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[7]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[8]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; counter2[9]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data[7]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; uart_tx_data_valid_reg           ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[16]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[17]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[18]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[19]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[21]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[22]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[23]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[24]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[25]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[26]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[27]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[28]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[29]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[30]                     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[31]                     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[0]                  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[1]                  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[2]                  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[3]                  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[4]                  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[5]                  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[6]                  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data[7]                  ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart_tx_data_valid_reg           ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|clock_out   ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[0]  ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[10] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[11] ;
; 0.253  ; 0.437        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[12] ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_divider:comb_4|clock_out'                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|o_Tx_Serial              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.000            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Done                ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|o_Tx_Serial              ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[0]           ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[1]           ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[2]           ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.000            ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[0]             ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[1]             ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[2]             ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[3]             ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[4]             ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[5]             ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[6]             ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[7]             ;
; 0.006  ; 0.222        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Done                ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[0]         ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[1]         ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[2]         ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[3]         ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[4]         ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[5]         ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[6]         ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[7]         ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; comb_4|clock_out~clkctrl|inclk[0]            ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; comb_4|clock_out~clkctrl|outclk              ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|o_Tx_Serial|clk                      ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Bit_Index[0]|clk                   ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Bit_Index[1]|clk                   ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Bit_Index[2]|clk                   ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.000|clk                    ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.s_TX_DATA_BITS|clk         ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.s_TX_STOP_BIT|clk          ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[0]|clk                     ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[1]|clk                     ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[2]|clk                     ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[3]|clk                     ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[4]|clk                     ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[5]|clk                     ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[6]|clk                     ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[7]|clk                     ;
; 0.276  ; 0.276        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Done|clk                        ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[0]|clk                 ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[1]|clk                 ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[2]|clk                 ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[3]|clk                 ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[4]|clk                 ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[5]|clk                 ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[6]|clk                 ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[7]|clk                 ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.s_CLEANUP|clk              ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.s_TX_START_BIT|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; comb_4|clock_out|q                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; comb_4|clock_out|q                           ;
; 0.582  ; 0.766        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[0]         ;
; 0.582  ; 0.766        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[1]         ;
; 0.582  ; 0.766        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[2]         ;
; 0.582  ; 0.766        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[3]         ;
; 0.582  ; 0.766        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[4]         ;
; 0.582  ; 0.766        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[5]         ;
; 0.582  ; 0.766        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[6]         ;
; 0.582  ; 0.766        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[7]         ;
; 0.582  ; 0.766        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ;
; 0.582  ; 0.766        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ;
; 0.583  ; 0.767        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|o_Tx_Serial              ;
; 0.583  ; 0.767        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[0]           ;
; 0.583  ; 0.767        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[1]           ;
; 0.583  ; 0.767        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[2]           ;
; 0.583  ; 0.767        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.000            ;
; 0.583  ; 0.767        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ;
; 0.583  ; 0.767        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ;
; 0.583  ; 0.767        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[0]             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; uart_tx_pin ; Clock_divider:comb_4|clock_out ; 8.069 ; 7.789 ; Rise       ; Clock_divider:comb_4|clock_out ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; uart_tx_pin ; Clock_divider:comb_4|clock_out ; 7.733 ; 7.460 ; Rise       ; Clock_divider:comb_4|clock_out ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -1.033 ; -45.096       ;
; Clock_divider:comb_4|clock_out ; -0.302 ; -3.239        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; Clock_divider:comb_4|clock_out ; 0.016 ; 0.000         ;
; clk                            ; 0.186 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -93.768       ;
; Clock_divider:comb_4|clock_out ; -1.000 ; -26.000       ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.033 ; counter2[4]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.984      ;
; -1.028 ; counter2[3]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.979      ;
; -1.018 ; counter2[6]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.969      ;
; -1.012 ; counter2[12]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.964      ;
; -1.012 ; counter2[13]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.964      ;
; -1.000 ; counter2[8]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.951      ;
; -0.983 ; counter2[5]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.934      ;
; -0.980 ; counter2[0]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.931      ;
; -0.965 ; counter2[1]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.916      ;
; -0.951 ; counter2[15]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.903      ;
; -0.918 ; counter2[11]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.869      ;
; -0.905 ; counter2[1]                      ; counter2[23]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.862      ;
; -0.904 ; counter2[9]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.855      ;
; -0.900 ; counter2[1]                      ; counter2[22]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.857      ;
; -0.897 ; counter2[1]                      ; counter2[25]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.854      ;
; -0.895 ; counter2[0]                      ; counter2[23]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.852      ;
; -0.887 ; counter2[0]                      ; counter2[25]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.844      ;
; -0.884 ; counter2[4]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.879 ; counter2[14]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.831      ;
; -0.879 ; counter2[3]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.874 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.818      ;
; -0.869 ; counter2[6]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.820      ;
; -0.868 ; counter2[7]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.820      ;
; -0.863 ; counter2[12]                     ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.815      ;
; -0.863 ; counter2[13]                     ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.815      ;
; -0.857 ; counter2[18]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.801      ;
; -0.857 ; counter2[0]                      ; counter2[22]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.814      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.845 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.789      ;
; -0.842 ; counter2[2]                      ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.793      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.842 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.837 ; counter2[20]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.243     ; 1.581      ;
; -0.836 ; counter2[26]                     ; counter2[0]                      ; clk          ; clk         ; 1.000        ; -0.043     ; 1.780      ;
; -0.835 ; counter2[8]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.834 ; counter2[3]                      ; counter2[23]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.791      ;
; -0.834 ; counter2[5]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.785      ;
; -0.832 ; counter2[1]                      ; counter2[31]                     ; clk          ; clk         ; 1.000        ; -0.029     ; 1.790      ;
; -0.831 ; counter2[0]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.782      ;
; -0.829 ; counter2[3]                      ; counter2[22]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.786      ;
; -0.828 ; counter2[1]                      ; counter2[30]                     ; clk          ; clk         ; 1.000        ; -0.029     ; 1.786      ;
; -0.826 ; counter2[3]                      ; counter2[25]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.783      ;
; -0.824 ; counter2[2]                      ; counter2[23]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.781      ;
; -0.822 ; counter2[0]                      ; counter2[31]                     ; clk          ; clk         ; 1.000        ; -0.029     ; 1.780      ;
; -0.821 ; counter2[1]                      ; counter2[21]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.778      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.821 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.765      ;
; -0.816 ; counter2[2]                      ; counter2[25]                     ; clk          ; clk         ; 1.000        ; -0.030     ; 1.773      ;
; -0.816 ; counter2[1]                      ; uart_tx_data_valid_reg           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.767      ;
; -0.812 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.762      ;
; -0.812 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.762      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_divider:comb_4|clock_out'                                                                                                                                                    ;
+--------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.302 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.251      ;
; -0.299 ; transmitter:uart_tx|r_Bit_Index[1]           ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.036     ; 1.250      ;
; -0.296 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.245      ;
; -0.289 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.238      ;
; -0.289 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.238      ;
; -0.226 ; transmitter:uart_tx|r_Tx_Data[5]             ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.036     ; 1.177      ;
; -0.223 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.039     ; 1.171      ;
; -0.219 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.168      ;
; -0.218 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.039     ; 1.166      ;
; -0.213 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.162      ;
; -0.210 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.160      ;
; -0.204 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.153      ;
; -0.196 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.145      ;
; -0.164 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.113      ;
; -0.163 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.113      ;
; -0.163 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.113      ;
; -0.163 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.113      ;
; -0.163 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.113      ;
; -0.163 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.113      ;
; -0.163 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.113      ;
; -0.163 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.113      ;
; -0.163 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.113      ;
; -0.150 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.100      ;
; -0.150 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.100      ;
; -0.150 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.100      ;
; -0.150 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.100      ;
; -0.150 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.100      ;
; -0.150 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.100      ;
; -0.150 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.100      ;
; -0.150 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.100      ;
; -0.145 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.094      ;
; -0.141 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.090      ;
; -0.135 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.039     ; 1.083      ;
; -0.133 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.039     ; 1.081      ;
; -0.132 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.081      ;
; -0.121 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.070      ;
; -0.119 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.068      ;
; -0.113 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.062      ;
; -0.104 ; transmitter:uart_tx|r_Tx_Data[6]             ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.036     ; 1.055      ;
; -0.104 ; transmitter:uart_tx|r_Tx_Done                ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.036     ; 1.055      ;
; -0.099 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.036     ; 1.050      ;
; -0.096 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.045      ;
; -0.091 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.040      ;
; -0.089 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.038      ;
; -0.083 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.032      ;
; -0.081 ; transmitter:uart_tx|r_Tx_Data[4]             ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.036     ; 1.032      ;
; -0.075 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.024      ;
; -0.074 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.039     ; 1.022      ;
; -0.070 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 1.019      ;
; -0.069 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.019      ;
; -0.069 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.019      ;
; -0.068 ; transmitter:uart_tx|r_Tx_Data[1]             ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.036     ; 1.019      ;
; -0.053 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.003      ;
; -0.053 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 1.003      ;
; -0.050 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 0.999      ;
; -0.038 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 0.987      ;
; -0.028 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 0.977      ;
; -0.025 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.975      ;
; -0.022 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 0.971      ;
; -0.020 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 0.969      ;
; -0.016 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.966      ;
; -0.015 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.965      ;
; -0.013 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 0.962      ;
; -0.009 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.959      ;
; -0.006 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 0.955      ;
; -0.005 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.039     ; 0.953      ;
; -0.004 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.954      ;
; -0.002 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.952      ;
; -0.002 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.952      ;
; 0.000  ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.950      ;
; 0.001  ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.039     ; 0.947      ;
; 0.004  ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.946      ;
; 0.005  ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.038     ; 0.944      ;
; 0.006  ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 1.000        ; -0.037     ; 0.944      ;
+--------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_divider:comb_4|clock_out'                                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.016 ; uart_tx_data[2]                              ; transmitter:uart_tx|r_Tx_Data[2]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.519      ; 0.649      ;
; 0.078 ; uart_tx_data[0]                              ; transmitter:uart_tx|r_Tx_Data[0]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.519      ; 0.711      ;
; 0.084 ; uart_tx_data[1]                              ; transmitter:uart_tx|r_Tx_Data[1]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.519      ; 0.717      ;
; 0.085 ; uart_tx_data[3]                              ; transmitter:uart_tx|r_Tx_Data[3]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.519      ; 0.718      ;
; 0.086 ; uart_tx_data[5]                              ; transmitter:uart_tx|r_Tx_Data[5]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.519      ; 0.719      ;
; 0.087 ; uart_tx_data[4]                              ; transmitter:uart_tx|r_Tx_Data[4]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.519      ; 0.720      ;
; 0.087 ; uart_tx_data[6]                              ; transmitter:uart_tx|r_Tx_Data[6]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.519      ; 0.720      ;
; 0.096 ; uart_tx_data[7]                              ; transmitter:uart_tx|r_Tx_Data[7]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.519      ; 0.729      ;
; 0.186 ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_SM_Main.000            ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.524      ; 0.825      ;
; 0.187 ; transmitter:uart_tx|o_Tx_Serial              ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|r_Bit_Index[1]           ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_SM_Main.000            ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.197 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.527      ; 0.838      ;
; 0.218 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[7]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.524      ; 0.856      ;
; 0.218 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[0]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.524      ; 0.856      ;
; 0.218 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[1]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.524      ; 0.856      ;
; 0.218 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[3]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.524      ; 0.856      ;
; 0.218 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[2]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.524      ; 0.856      ;
; 0.218 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[4]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.524      ; 0.856      ;
; 0.218 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[5]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.524      ; 0.856      ;
; 0.218 ; uart_tx_data_valid_reg                       ; transmitter:uart_tx|r_Tx_Data[6]             ; clk                            ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.524      ; 0.856      ;
; 0.267 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.387      ;
; 0.298 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.421      ;
; 0.303 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.425      ;
; 0.321 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.441      ;
; 0.322 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.443      ;
; 0.322 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.442      ;
; 0.328 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.448      ;
; 0.329 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.450      ;
; 0.377 ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.035      ; 0.496      ;
; 0.394 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.515      ;
; 0.447 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.569      ;
; 0.452 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.576      ;
; 0.457 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.582      ;
; 0.465 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.585      ;
; 0.483 ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.603      ;
; 0.485 ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.605      ;
; 0.491 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_SM_Main.000            ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.034      ; 0.609      ;
; 0.492 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.612      ;
; 0.494 ; transmitter:uart_tx|r_Bit_Index[0]           ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.614      ;
; 0.495 ; transmitter:uart_tx|r_Tx_Data[3]             ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.035      ; 0.614      ;
; 0.501 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.039      ; 0.624      ;
; 0.507 ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.035      ; 0.626      ;
; 0.510 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.034      ; 0.629      ;
; 0.511 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.632      ;
; 0.513 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.635      ;
; 0.516 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.637      ;
; 0.518 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.642      ;
; 0.523 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; transmitter:uart_tx|r_Clock_Count[4]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.645      ;
; 0.526 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.647      ;
; 0.529 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.650      ;
; 0.547 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|r_Tx_Done                ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.667      ;
; 0.549 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.670      ;
; 0.549 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[2]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.670      ;
; 0.549 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[0]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.670      ;
; 0.549 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[3]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.670      ;
; 0.549 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.670      ;
; 0.549 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[4]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.670      ;
; 0.549 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.670      ;
; 0.549 ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; transmitter:uart_tx|r_Clock_Count[1]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.670      ;
; 0.553 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_Bit_Index[1]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.673      ;
; 0.555 ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.035      ; 0.674      ;
; 0.563 ; transmitter:uart_tx|r_Bit_Index[2]           ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.035      ; 0.682      ;
; 0.568 ; transmitter:uart_tx|r_Bit_Index[1]           ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.689      ;
; 0.570 ; transmitter:uart_tx|r_Bit_Index[1]           ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.691      ;
; 0.576 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.697      ;
; 0.577 ; transmitter:uart_tx|r_Clock_Count[3]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.698      ;
; 0.579 ; transmitter:uart_tx|r_Clock_Count[1]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.700      ;
; 0.580 ; transmitter:uart_tx|r_Clock_Count[5]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.701      ;
; 0.583 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|o_Tx_Serial              ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.036      ; 0.703      ;
; 0.584 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[5]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.705      ;
; 0.587 ; transmitter:uart_tx|r_Clock_Count[0]         ; transmitter:uart_tx|r_Clock_Count[6]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.708      ;
; 0.589 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_Clock_Count[7]         ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.710      ;
; 0.590 ; transmitter:uart_tx|r_Clock_Count[6]         ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.711      ;
; 0.603 ; transmitter:uart_tx|r_Clock_Count[7]         ; transmitter:uart_tx|r_Bit_Index[0]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.035      ; 0.722      ;
; 0.609 ; transmitter:uart_tx|r_SM_Main.000            ; transmitter:uart_tx|r_Bit_Index[2]           ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.730      ;
; 0.618 ; transmitter:uart_tx|r_Clock_Count[2]         ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 0.000        ; 0.037      ; 0.739      ;
+-------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_tx_data[0]                  ; uart_tx_data[0]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_tx_data_valid_reg           ; uart_tx_data_valid_reg           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.204 ; uart_tx_data[7]                  ; uart_tx_data[7]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.297 ; Clock_divider:comb_4|counter[14] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; Clock_divider:comb_4|counter[16] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; Clock_divider:comb_4|counter[22] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; Clock_divider:comb_4|counter[25] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; Clock_divider:comb_4|counter[24] ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.302 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; Clock_divider:comb_4|counter[1]  ; Clock_divider:comb_4|counter[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; Clock_divider:comb_4|counter[11] ; Clock_divider:comb_4|counter[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; Clock_divider:comb_4|counter[27] ; Clock_divider:comb_4|counter[27] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Clock_divider:comb_4|counter[4]  ; Clock_divider:comb_4|counter[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Clock_divider:comb_4|counter[5]  ; Clock_divider:comb_4|counter[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx_data[4]                  ; uart_tx_data[4]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; counter2[31]                     ; counter2[31]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; counter2[5]                      ; counter2[5]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; counter2[3]                      ; counter2[3]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; Clock_divider:comb_4|counter[0]  ; Clock_divider:comb_4|counter[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Clock_divider:comb_4|counter[6]  ; Clock_divider:comb_4|counter[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Clock_divider:comb_4|counter[7]  ; Clock_divider:comb_4|counter[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Clock_divider:comb_4|counter[12] ; Clock_divider:comb_4|counter[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Clock_divider:comb_4|counter[20] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Clock_divider:comb_4|counter[21] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_tx_data[6]                  ; uart_tx_data[6]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_tx_data[3]                  ; uart_tx_data[3]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; counter2[29]                     ; counter2[29]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter2[27]                     ; counter2[27]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter2[11]                     ; counter2[11]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter2[6]                      ; counter2[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; counter2[1]                      ; counter2[1]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; Clock_divider:comb_4|counter[2]  ; Clock_divider:comb_4|counter[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; Clock_divider:comb_4|counter[10] ; Clock_divider:comb_4|counter[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; Clock_divider:comb_4|counter[18] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_tx_data[5]                  ; uart_tx_data[5]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_tx_data[2]                  ; uart_tx_data[2]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; counter2[16]                     ; counter2[16]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter2[9]                      ; counter2[9]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter2[8]                      ; counter2[8]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; counter2[2]                      ; counter2[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; Clock_divider:comb_4|counter[26] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; counter2[30]                     ; counter2[30]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; counter2[24]                     ; counter2[24]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; counter2[18]                     ; counter2[18]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; counter2[10]                     ; counter2[10]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; counter2[4]                      ; counter2[4]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; counter2[28]                     ; counter2[28]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; counter2[26]                     ; counter2[26]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.311 ; uart_tx_data[1]                  ; uart_tx_data[1]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; uart_tx_data[0]                  ; uart_tx_data[1]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.365 ; Clock_divider:comb_4|counter[23] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.486      ;
; 0.423 ; Clock_divider:comb_4|counter[1]  ; Clock_divider:comb_4|clock_out   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.545      ;
; 0.446 ; Clock_divider:comb_4|counter[15] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; Clock_divider:comb_4|counter[17] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.448 ; Clock_divider:comb_4|counter[25] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.452 ; Clock_divider:comb_4|counter[0]  ; Clock_divider:comb_4|counter[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; Clock_divider:comb_4|counter[3]  ; Clock_divider:comb_4|counter[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; Clock_divider:comb_4|counter[11] ; Clock_divider:comb_4|counter[12] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; Clock_divider:comb_4|counter[1]  ; Clock_divider:comb_4|counter[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; Clock_divider:comb_4|counter[5]  ; Clock_divider:comb_4|counter[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; Clock_divider:comb_4|counter[19] ; Clock_divider:comb_4|counter[20] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; counter2[5]                      ; counter2[6]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; Clock_divider:comb_4|counter[9]  ; Clock_divider:comb_4|counter[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; uart_tx_data[4]                  ; uart_tx_data[5]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; counter2[3]                      ; counter2[4]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; uart_tx_data[6]                  ; uart_tx_data[7]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; Clock_divider:comb_4|counter[21] ; Clock_divider:comb_4|counter[22] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; Clock_divider:comb_4|counter[7]  ; Clock_divider:comb_4|counter[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; counter2[1]                      ; counter2[2]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; counter2[29]                     ; counter2[30]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; counter2[27]                     ; counter2[28]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; Clock_divider:comb_4|counter[14] ; Clock_divider:comb_4|counter[15] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; uart_tx_data[2]                  ; uart_tx_data[3]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; counter2[9]                      ; counter2[10]                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; Clock_divider:comb_4|counter[0]  ; Clock_divider:comb_4|counter[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; Clock_divider:comb_4|counter[16] ; Clock_divider:comb_4|counter[17] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; Clock_divider:comb_4|counter[13] ; Clock_divider:comb_4|counter[14] ; clk          ; clk         ; 0.000        ; 0.031      ; 0.572      ;
; 0.457 ; Clock_divider:comb_4|counter[22] ; Clock_divider:comb_4|counter[23] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; Clock_divider:comb_4|counter[24] ; Clock_divider:comb_4|counter[25] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; Clock_divider:comb_4|counter[14] ; Clock_divider:comb_4|counter[16] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; Clock_divider:comb_4|counter[16] ; Clock_divider:comb_4|counter[18] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; Clock_divider:comb_4|counter[22] ; Clock_divider:comb_4|counter[24] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; Clock_divider:comb_4|counter[24] ; Clock_divider:comb_4|counter[26] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; Clock_divider:comb_4|counter[4]  ; Clock_divider:comb_4|counter[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; Clock_divider:comb_4|counter[12] ; Clock_divider:comb_4|counter[13] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; uart_tx_data[3]                  ; uart_tx_data[4]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; Clock_divider:comb_4|counter[6]  ; Clock_divider:comb_4|counter[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; Clock_divider:comb_4|counter[20] ; Clock_divider:comb_4|counter[21] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; uart_tx_data[1]                  ; uart_tx_data[2]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; Clock_divider:comb_4|counter[2]  ; Clock_divider:comb_4|counter[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; Clock_divider:comb_4|counter[10] ; Clock_divider:comb_4|counter[11] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; Clock_divider:comb_4|counter[8]  ; Clock_divider:comb_4|counter[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; Clock_divider:comb_4|counter[18] ; Clock_divider:comb_4|counter[19] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; counter2[2]                      ; counter2[3]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|clock_out   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; Clock_divider:comb_4|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[10]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[11]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[12]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[13]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[14]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[15]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[16]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[17]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[18]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[19]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[20]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[21]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[22]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[23]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[24]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[25]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[26]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[27]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[28]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[29]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[30]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[31]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[6]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[7]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[8]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; counter2[9]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx_data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx_data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx_data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx_data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx_data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx_data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx_data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx_data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; uart_tx_data_valid_reg           ;
; -0.265 ; -0.081       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[20]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[0]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[10] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[11] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[12] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[13] ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[1]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[2]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[3]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[4]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[5]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[6]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[7]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[8]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; Clock_divider:comb_4|counter[9]  ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[16]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[17]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[18]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[19]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[21]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[22]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[23]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[24]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[25]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[26]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[27]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[28]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[29]                     ;
; -0.238 ; -0.054       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; counter2[30]                     ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_divider:comb_4|clock_out'                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|o_Tx_Serial              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.000            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Done                ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|o_Tx_Serial              ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[0]           ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[1]           ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[2]           ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.000            ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[0]             ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[1]             ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[2]             ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[3]             ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[4]             ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[5]             ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[6]             ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[7]             ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Done                ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[0]         ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[1]         ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[2]         ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[3]         ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[4]         ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[5]         ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[6]         ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[7]         ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|o_Tx_Serial|clk                      ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Bit_Index[0]|clk                   ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Bit_Index[1]|clk                   ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Bit_Index[2]|clk                   ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.000|clk                    ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.s_TX_DATA_BITS|clk         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.s_TX_STOP_BIT|clk          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[0]|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[1]|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[2]|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[3]|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[4]|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[5]|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[6]|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Data[7]|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Tx_Done|clk                        ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[0]|clk                 ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[1]|clk                 ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[2]|clk                 ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[3]|clk                 ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[4]|clk                 ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[5]|clk                 ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[6]|clk                 ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_Clock_Count[7]|clk                 ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.s_CLEANUP|clk              ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; Clock_divider:comb_4|clock_out ; Rise       ; uart_tx|r_SM_Main.s_TX_START_BIT|clk         ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|o_Tx_Serial              ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[0]           ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[1]           ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Bit_Index[2]           ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[0]         ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[1]         ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[2]         ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[3]         ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[4]         ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[5]         ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[6]         ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Clock_Count[7]         ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.000            ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_CLEANUP      ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_DATA_BITS ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_START_BIT ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_SM_Main.s_TX_STOP_BIT  ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[0]             ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[1]             ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[2]             ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[3]             ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; Clock_divider:comb_4|clock_out ; Rise       ; transmitter:uart_tx|r_Tx_Data[4]             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; uart_tx_pin ; Clock_divider:comb_4|clock_out ; 4.068 ; 4.124 ; Rise       ; Clock_divider:comb_4|clock_out ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; uart_tx_pin ; Clock_divider:comb_4|clock_out ; 3.920 ; 3.972 ; Rise       ; Clock_divider:comb_4|clock_out ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -3.846   ; 0.016 ; N/A      ; N/A     ; -3.000              ;
;  Clock_divider:comb_4|clock_out ; -2.096   ; 0.016 ; N/A      ; N/A     ; -1.487              ;
;  clk                            ; -3.846   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                 ; -240.552 ; 0.0   ; 0.0      ; 0.0     ; -145.752            ;
;  Clock_divider:comb_4|clock_out ; -41.609  ; 0.000 ; N/A      ; N/A     ; -38.662             ;
;  clk                            ; -198.943 ; 0.000 ; N/A      ; N/A     ; -107.090            ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; uart_tx_pin ; Clock_divider:comb_4|clock_out ; 8.699 ; 8.508 ; Rise       ; Clock_divider:comb_4|clock_out ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; uart_tx_pin ; Clock_divider:comb_4|clock_out ; 3.920 ; 3.972 ; Rise       ; Clock_divider:comb_4|clock_out ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; RST           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_tx_pin   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TESTPIN       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; nrst                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLKOUT                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIR                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; led[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; led[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; led[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; led[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data[4]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data[5]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data[6]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data[7]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RST           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; uart_tx_pin   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; TESTPIN       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; led[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; data[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; data[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; data[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RST           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; uart_tx_pin   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; TESTPIN       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; led[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; led[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; data[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; data[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; data[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; RST           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; uart_tx_pin   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; TESTPIN       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; led[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; led[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; led[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; data[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; data[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; data[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 2430     ; 0        ; 0        ; 0        ;
; Clock_divider:comb_4|clock_out ; clk                            ; 1        ; 0        ; 0        ; 0        ;
; clk                            ; Clock_divider:comb_4|clock_out ; 18       ; 0        ; 0        ; 0        ;
; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 261      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 2430     ; 0        ; 0        ; 0        ;
; Clock_divider:comb_4|clock_out ; clk                            ; 1        ; 0        ; 0        ; 0        ;
; clk                            ; Clock_divider:comb_4|clock_out ; 18       ; 0        ; 0        ; 0        ;
; Clock_divider:comb_4|clock_out ; Clock_divider:comb_4|clock_out ; 261      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Aug 10 08:30:05 2025
Info: Command: quartus_sta USB -c USB
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'USB.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name Clock_divider:comb_4|clock_out Clock_divider:comb_4|clock_out
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.846
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.846            -198.943 clk 
    Info (332119):    -2.096             -41.609 Clock_divider:comb_4|clock_out 
Info (332146): Worst-case hold slack is 0.211
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.211               0.000 Clock_divider:comb_4|clock_out 
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -107.090 clk 
    Info (332119):    -1.487             -38.662 Clock_divider:comb_4|clock_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.482
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.482            -176.221 clk 
    Info (332119):    -1.854             -36.412 Clock_divider:comb_4|clock_out 
Info (332146): Worst-case hold slack is 0.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.091               0.000 Clock_divider:comb_4|clock_out 
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -107.090 clk 
    Info (332119):    -1.487             -38.662 Clock_divider:comb_4|clock_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.033
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.033             -45.096 clk 
    Info (332119):    -0.302              -3.239 Clock_divider:comb_4|clock_out 
Info (332146): Worst-case hold slack is 0.016
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.016               0.000 Clock_divider:comb_4|clock_out 
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -93.768 clk 
    Info (332119):    -1.000             -26.000 Clock_divider:comb_4|clock_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4800 megabytes
    Info: Processing ended: Sun Aug 10 08:30:07 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


