TimeQuest Timing Analyzer report for ddl_ctrlr
Wed Apr 09 18:02:39 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Progagation Delay
 43. Minimum Progagation Delay
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Recovery Transfers
 51. Removal Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; ddl_ctrlr                                         ;
; Device Family      ; Stratix II                                        ;
; Device Name        ; EP2S15F484C5                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; ddl_ctrlr.sdc ; OK     ; Wed Apr 09 18:02:38 2014 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                               ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; Clock Name                                ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                               ; Targets                                ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+
; altera_reserved_tck                       ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { altera_reserved_tck }                ;
; CLK40DES1                                 ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { CLK40DES1 }                          ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { ddlctrlr:inst|CLMN_READ_STATUS_2 }   ;
; inst63                                    ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { inst63 }                             ;
; inst85                                    ; Base      ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                      ; { inst85 }                             ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; Generated ; 25.000  ; 40.0 MHz  ; 0.000 ; 12.500 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[0] } ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; Generated ; 50.000  ; 20.0 MHz  ; 0.000 ; 25.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[1] } ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[2] } ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; Generated ; 6.250   ; 160.0 MHz ; 0.000 ; 3.125  ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; CLK40DES1 ; inst44|altpll_component|pll|inclk[0] ; { inst44|altpll_component|pll|clk[4] } ;
+-------------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+--------------------------------------+----------------------------------------+


+---------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                         ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 72.29 MHz  ; 72.29 MHz       ; PLL0:inst44|altpll:altpll_component|_clk0 ;      ;
; 86.85 MHz  ; 86.85 MHz       ; PLL0:inst44|altpll:altpll_component|_clk2 ;      ;
; 128.63 MHz ; 128.63 MHz      ; PLL0:inst44|altpll:altpll_component|_clk1 ;      ;
; 233.21 MHz ; 233.21 MHz      ; PLL0:inst44|altpll:altpll_component|_clk4 ;      ;
; 333.89 MHz ; 333.89 MHz      ; inst63                                    ;      ;
; 338.98 MHz ; 338.98 MHz      ; inst85                                    ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.981  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 3.840  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 4.352  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 6.552  ; 0.000         ;
; inst63                                    ; 22.005 ; 0.000         ;
; inst85                                    ; 22.050 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.457 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.457 ; 0.000         ;
; inst63                                    ; 0.744 ; 0.000         ;
; inst85                                    ; 0.744 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.461  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 6.166  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 7.718  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 8.336  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 9.122  ; 0.000         ;
; inst85                                    ; 11.266 ; 0.000         ;
; inst63                                    ; 22.655 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Removal Summary                                         ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.861  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.976  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 1.113  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1.416  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 1.664  ; 0.000         ;
; inst63                                    ; 2.001  ; 0.000         ;
; inst85                                    ; 13.394 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.305  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 11.160 ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 11.680 ; 0.000         ;
; inst63                                    ; 11.680 ; 0.000         ;
; inst85                                    ; 11.680 ; 0.000         ;
; CLK40DES1                                 ; 12.500 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 24.180 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 48.769 ; 0.000         ;
; altera_reserved_tck                       ; 97.778 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.721  ; 5.721  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.721  ; 5.721  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.818  ; 4.818  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.163  ; 4.163  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.723  ; 4.723  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.900  ; 4.900  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.584  ; 4.584  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.794  ; 4.794  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.873  ; 4.873  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.714  ; 4.714  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 4.890  ; 4.890  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 4.899  ; 4.899  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 4.970  ; 4.970  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 6.371  ; 6.371  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 6.156  ; 6.156  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 5.351  ; 5.351  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 5.908  ; 5.908  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 5.834  ; 5.834  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 5.758  ; 5.758  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 5.565  ; 5.565  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.156  ; 6.156  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 5.496  ; 5.496  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.105  ; 6.105  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 6.708  ; 6.708  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 6.708  ; 6.708  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 6.669  ; 6.669  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 6.216  ; 6.216  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 6.545  ; 6.545  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 6.515  ; 6.515  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 6.901  ; 6.901  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.669  ; 6.669  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.669  ; 6.669  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.388  ; 6.388  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.123  ; 6.123  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 6.313  ; 6.313  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.239  ; 6.239  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.983  ; 5.983  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.199  ; 6.199  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.684  ; 5.684  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 6.361  ; 6.361  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 10.176 ; 10.176 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.849  ; 6.849  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 6.285  ; 6.285  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.251  ; 6.251  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 6.335  ; 6.335  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 6.236  ; 6.236  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 6.841  ; 6.841  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 6.634  ; 6.634  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.102  ; 6.102  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 6.279  ; 6.279  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 4.754  ; 4.754  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 5.307  ; 5.307  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 5.047  ; 5.047  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 6.534  ; 6.534  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 6.849  ; 6.849  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.915  ; 5.915  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 5.626  ; 5.626  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 6.647  ; 6.647  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 6.786  ; 6.786  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 6.190  ; 6.190  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.421  ; 5.421  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 6.163  ; 6.163  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.000  ; 5.000  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.034  ; 6.034  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 5.184  ; 5.184  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.119  ; 5.119  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.461  ; 5.461  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 5.052  ; 5.052  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 4.525  ; 4.525  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 6.632  ; 6.632  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 4.461  ; 4.461  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 6.058  ; 6.058  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.333  ; 5.333  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 10.279 ; 10.279 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 8.841  ; 8.841  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.541  ; 7.541  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.071  ; 8.071  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.071  ; 8.071  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.032  ; 8.032  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.579  ; 7.579  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.908  ; 7.908  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.878  ; 7.878  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.861  ; 5.861  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.645  ; 7.645  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 7.645  ; 7.645  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 7.388  ; 7.388  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 7.547  ; 7.547  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.195  ; 7.195  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.678  ; 7.678  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 8.306  ; 8.306  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.722  ; 2.722  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.995  ; 2.995  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.117  ; 2.117  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.593  ; 2.593  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 3.270  ; 3.270  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 3.047  ; 3.047  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.280  ; 2.280  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 3.351  ; 3.351  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.455  ; 1.455  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.973  ; 1.973  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 1.144  ; 1.144  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 3.070  ; 3.070  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 8.209  ; 8.209  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 7.711  ; 7.711  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 7.660  ; 7.660  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 8.305  ; 8.305  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 8.306  ; 8.306  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 6.992  ; 6.992  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 6.451  ; 6.451  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 7.163  ; 7.163  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 7.369  ; 7.369  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 7.349  ; 7.349  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.114  ; 1.114  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.283  ; 2.283  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.469  ; 1.469  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.205  ; 2.205  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.975  ; 0.975  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.703  ; 2.703  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.916  ; 0.916  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.303  ; 2.303  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.701  ; 1.701  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.168  ; 1.168  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 8.062  ; 8.062  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.800  ; 6.800  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.959  ; 6.959  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.051  ; 6.051  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.844  ; 5.844  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.779  ; 5.779  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.700  ; 5.700  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.505  ; 5.505  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.038  ; 5.038  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 6.051  ; 6.051  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 5.195  ; 5.195  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.127  ; 5.127  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.469  ; 5.469  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 5.062  ; 5.062  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.922  ; 6.922  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 6.349  ; 6.349  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 6.554  ; 6.554  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.942  ; 5.942  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.901  ; 5.901  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 6.833  ; 6.833  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 6.556  ; 6.556  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.172  ; 5.172  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 6.922  ; 6.922  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 6.233  ; 6.233  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 6.305  ; 6.305  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 5.088  ; 5.088  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 6.477  ; 6.477  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 4.843  ; 4.843  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.401  ; 5.401  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 4.808  ; 4.808  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.480  ; 5.480  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 4.832  ; 4.832  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.722  ; 5.722  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 5.104  ; 5.104  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 6.649  ; 6.649  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 3.542  ; 3.542  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.913  ; 2.913  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 3.186  ; 3.186  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.308  ; 2.308  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.784  ; 2.784  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 3.461  ; 3.461  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 3.238  ; 3.238  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.471  ; 2.471  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 3.542  ; 3.542  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.646  ; 1.646  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 2.164  ; 2.164  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.335  ; 1.335  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 3.261  ; 3.261  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 2.863  ; 2.863  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 1.928  ; 1.928  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.885  ; 1.885  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.879  ; 2.879  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 3.130  ; 3.130  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.558  ; 2.558  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.106  ; 2.106  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.366  ; 2.366  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.960  ; 1.960  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.576  ; 2.576  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.305  ; 1.305  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.474  ; 2.474  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.660  ; 1.660  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.396  ; 2.396  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.166  ; 1.166  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 2.894  ; 2.894  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.107  ; 1.107  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 2.494  ; 2.494  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.892  ; 1.892  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.359  ; 1.359  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 6.268  ; 6.268  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 5.863  ; 5.863  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -3.842 ; -3.842 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -5.400 ; -5.400 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -4.497 ; -4.497 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -3.842 ; -3.842 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -4.402 ; -4.402 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -4.579 ; -4.579 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -4.263 ; -4.263 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -4.473 ; -4.473 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -4.552 ; -4.552 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -4.393 ; -4.393 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -4.569 ; -4.569 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -4.578 ; -4.578 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -4.649 ; -4.649 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -4.849 ; -4.849 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -4.570 ; -4.570 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -4.642 ; -4.642 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -4.920 ; -4.920 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -4.904 ; -4.904 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -4.570 ; -4.570 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -4.608 ; -4.608 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -4.625 ; -4.625 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -4.802 ; -4.802 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -5.212 ; -5.212 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -5.895 ; -5.895 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -6.387 ; -6.387 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -6.348 ; -6.348 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -5.895 ; -5.895 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -6.224 ; -6.224 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -6.194 ; -6.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -6.580 ; -6.580 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -4.949 ; -4.949 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -5.184 ; -5.184 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -5.326 ; -5.326 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -4.949 ; -4.949 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -5.131 ; -5.131 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -5.875 ; -5.875 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -5.616 ; -5.616 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -5.877 ; -5.877 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -5.363 ; -5.363 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -4.086 ; -4.086 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -8.318 ; -8.318 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.140 ; -4.140 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -5.718 ; -5.718 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -5.886 ; -5.886 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -5.061 ; -5.061 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -5.477 ; -5.477 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -5.859 ; -5.859 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -5.576 ; -5.576 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -5.564 ; -5.564 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -5.955 ; -5.955 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -4.433 ; -4.433 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -4.986 ; -4.986 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -4.726 ; -4.726 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -6.213 ; -6.213 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -6.528 ; -6.528 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -5.594 ; -5.594 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -5.305 ; -5.305 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -6.326 ; -6.326 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -6.465 ; -6.465 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -5.869 ; -5.869 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -5.100 ; -5.100 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -5.842 ; -5.842 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -4.679 ; -4.679 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -5.713 ; -5.713 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -4.863 ; -4.863 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -4.798 ; -4.798 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -5.140 ; -5.140 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -4.731 ; -4.731 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -4.204 ; -4.204 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -6.311 ; -6.311 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -4.140 ; -4.140 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -5.737 ; -5.737 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -5.012 ; -5.012 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -8.421 ; -8.421 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -6.983 ; -6.983 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -7.220 ; -7.220 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -6.128 ; -6.128 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -6.620 ; -6.620 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -6.581 ; -6.581 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -6.128 ; -6.128 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -6.457 ; -6.457 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -6.427 ; -6.427 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -5.540 ; -5.540 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -5.994 ; -5.994 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -6.455 ; -6.455 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -5.994 ; -5.994 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -6.094 ; -6.094 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -6.272 ; -6.272 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -4.777 ; -4.777 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.615 ; -0.615 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.421 ; -2.421 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.694 ; -2.694 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -1.816 ; -1.816 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.292 ; -2.292 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.969 ; -2.969 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.746 ; -2.746 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -1.979 ; -1.979 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -3.050 ; -3.050 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -1.154 ; -1.154 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -1.672 ; -1.672 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.843 ; -0.843 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.769 ; -2.769 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.371 ; -2.371 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -1.436 ; -1.436 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -1.393 ; -1.393 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.387 ; -2.387 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.638 ; -2.638 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.066 ; -2.066 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -1.614 ; -1.614 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -1.874 ; -1.874 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -1.468 ; -1.468 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.084 ; -2.084 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.813 ; -0.813 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -1.982 ; -1.982 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -1.168 ; -1.168 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -1.904 ; -1.904 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.674 ; -0.674 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.402 ; -2.402 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.615 ; -0.615 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.002 ; -2.002 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -1.400 ; -1.400 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.867 ; -0.867 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -4.396 ; -4.396 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -5.389 ; -5.389 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -5.349 ; -5.349 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -4.717 ; -4.717 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -5.523 ; -5.523 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -5.458 ; -5.458 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -5.379 ; -5.379 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -5.184 ; -5.184 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -4.717 ; -4.717 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -5.730 ; -5.730 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -4.874 ; -4.874 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -4.806 ; -4.806 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -5.148 ; -5.148 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -4.741 ; -4.741 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -4.487 ; -4.487 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -6.028 ; -6.028 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -6.233 ; -6.233 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -5.621 ; -5.621 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -5.580 ; -5.580 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -6.512 ; -6.512 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -6.235 ; -6.235 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -4.851 ; -4.851 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -6.601 ; -6.601 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -5.912 ; -5.912 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -5.984 ; -5.984 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -4.767 ; -4.767 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -6.156 ; -6.156 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -4.522 ; -4.522 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -5.080 ; -5.080 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -4.487 ; -4.487 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -5.159 ; -5.159 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -4.511 ; -4.511 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -5.401 ; -5.401 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -4.783 ; -4.783 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -4.968 ; -4.968 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.806 ; -0.806 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.612 ; -2.612 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.885 ; -2.885 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.007 ; -2.007 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.483 ; -2.483 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -3.160 ; -3.160 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.937 ; -2.937 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.170 ; -2.170 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -3.241 ; -3.241 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -1.345 ; -1.345 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -1.863 ; -1.863 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -1.034 ; -1.034 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -2.960 ; -2.960 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -2.562 ; -2.562 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -1.627 ; -1.627 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -1.584 ; -1.584 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -2.578 ; -2.578 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.829 ; -2.829 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.257 ; -2.257 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -1.805 ; -1.805 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.065 ; -2.065 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -1.659 ; -1.659 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.275 ; -2.275 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -1.004 ; -1.004 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.173 ; -2.173 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -1.359 ; -1.359 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.095 ; -2.095 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.865 ; -0.865 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -2.593 ; -2.593 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.806 ; -0.806 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -2.193 ; -2.193 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -1.591 ; -1.591 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -1.058 ; -1.058 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -4.587 ; -4.587 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -5.421 ; -5.421 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 7.420  ; 7.420  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 8.470  ; 8.470  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 11.047 ; 11.047 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 10.056 ; 10.056 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 11.047 ; 11.047 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 7.393  ; 7.393  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 8.111  ; 8.111  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 8.180  ; 8.180  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 8.478  ; 8.478  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 9.308  ; 9.308  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 6.616  ; 6.616  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 7.612  ; 7.612  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 7.421  ; 7.421  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 12.702 ; 12.702 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 11.748 ; 11.748 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 12.068 ; 12.068 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 11.479 ; 11.479 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 12.699 ; 12.699 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 11.608 ; 11.608 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 11.613 ; 11.613 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 10.881 ; 10.881 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 12.434 ; 12.434 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 11.001 ; 11.001 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 12.702 ; 12.702 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 10.421 ; 10.421 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 12.200 ; 12.200 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 11.477 ; 11.477 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 12.298 ; 12.298 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 10.433 ; 10.433 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 12.165 ; 12.165 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 11.801 ; 11.801 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 11.340 ; 11.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 9.659  ; 9.659  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 10.994 ; 10.994 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 10.556 ; 10.556 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 11.603 ; 11.603 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 11.096 ; 11.096 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 10.666 ; 10.666 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 10.288 ; 10.288 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 11.694 ; 11.694 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 9.867  ; 9.867  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 11.036 ; 11.036 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 9.374  ; 9.374  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 10.887 ; 10.887 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.637  ; 9.637  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 10.294 ; 10.294 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 10.229 ; 10.229 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 14.781 ; 14.781 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 13.940 ; 13.940 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 14.068 ; 14.068 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 13.611 ; 13.611 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 14.502 ; 14.502 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 13.199 ; 13.199 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 14.098 ; 14.098 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 13.215 ; 13.215 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 14.426 ; 14.426 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 13.366 ; 13.366 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 14.385 ; 14.385 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 12.837 ; 12.837 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 14.524 ; 14.524 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 12.687 ; 12.687 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 12.935 ; 12.935 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 12.705 ; 12.705 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 14.736 ; 14.736 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 13.150 ; 13.150 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 14.001 ; 14.001 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 12.164 ; 12.164 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 14.781 ; 14.781 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 13.041 ; 13.041 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 13.358 ; 13.358 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 13.463 ; 13.463 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 13.809 ; 13.809 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 13.146 ; 13.146 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 13.820 ; 13.820 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 13.000 ; 13.000 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 13.842 ; 13.842 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 12.530 ; 12.530 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 13.883 ; 13.883 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 12.901 ; 12.901 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 13.153 ; 13.153 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 11.054 ; 11.054 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 14.053 ; 14.053 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 9.259  ; 9.259  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 6.390  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 7.807  ; 7.807  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;        ; 6.390  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 12.194 ; 12.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 10.927 ; 10.927 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 10.368 ; 10.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 10.036 ; 10.036 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 11.038 ; 11.038 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 11.023 ; 11.023 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 11.300 ; 11.300 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 12.194 ; 12.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 9.831  ; 9.831  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 10.910 ; 10.910 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 8.466  ; 8.466  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 13.033 ; 13.033 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 10.986 ; 10.986 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 11.453 ; 11.453 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 11.654 ; 11.654 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 12.491 ; 12.491 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 11.344 ; 11.344 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 12.550 ; 12.550 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 11.258 ; 11.258 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 12.351 ; 12.351 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 11.818 ; 11.818 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 11.903 ; 11.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 11.289 ; 11.289 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 12.772 ; 12.772 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 10.827 ; 10.827 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 10.708 ; 10.708 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 10.848 ; 10.848 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 13.033 ; 13.033 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 10.473 ; 10.473 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 12.349 ; 12.349 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 10.346 ; 10.346 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 12.834 ; 12.834 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 11.409 ; 11.409 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 11.217 ; 11.217 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 11.915 ; 11.915 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 11.581 ; 11.581 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 11.299 ; 11.299 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 11.687 ; 11.687 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 11.452 ; 11.452 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 12.294 ; 12.294 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 10.461 ; 10.461 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 12.335 ; 12.335 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 10.440 ; 10.440 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 10.544 ; 10.544 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 10.893 ; 10.893 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 14.590 ; 14.590 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 13.161 ; 13.161 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 13.401 ; 13.401 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 13.420 ; 13.420 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 14.142 ; 14.142 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 12.508 ; 12.508 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 13.882 ; 13.882 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 12.531 ; 12.531 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 14.235 ; 14.235 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 12.717 ; 12.717 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 13.009 ; 13.009 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 11.747 ; 11.747 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 14.333 ; 14.333 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 11.953 ; 11.953 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 12.343 ; 12.343 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 11.996 ; 11.996 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 14.545 ; 14.545 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 11.893 ; 11.893 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 13.810 ; 13.810 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 11.777 ; 11.777 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 14.590 ; 14.590 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 12.764 ; 12.764 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 12.464 ; 12.464 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 13.033 ; 13.033 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 11.922 ; 11.922 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 12.955 ; 12.955 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 13.629 ; 13.629 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 12.793 ; 12.793 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 13.086 ; 13.086 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 11.172 ; 11.172 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 13.035 ; 13.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 12.578 ; 12.578 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 12.264 ; 12.264 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 13.862 ; 13.862 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 9.126  ; 9.126  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.883  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.883  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.023  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.388  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.451  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.160  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.883  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.883  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.023  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.388  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.451  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.160  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 14.157 ; 14.157 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 13.496 ; 13.496 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 13.376 ; 13.376 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 11.811 ; 11.811 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 14.157 ; 14.157 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 11.881 ; 11.881 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 11.886 ; 11.886 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 11.000 ; 11.000 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 13.510 ; 13.510 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 11.003 ; 11.003 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 13.703 ; 13.703 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 11.330 ; 11.330 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 12.750 ; 12.750 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 10.502 ; 10.502 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 11.597 ; 11.597 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 10.457 ; 10.457 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 12.423 ; 12.423 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 10.578 ; 10.578 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 11.475 ; 11.475 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 9.109  ; 9.109  ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 12.609 ; 12.609 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 9.688  ; 9.688  ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 12.528 ; 12.528 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 11.563 ; 11.563 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 11.810 ; 11.810 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 10.057 ; 10.057 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 11.747 ; 11.747 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 10.071 ; 10.071 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 11.110 ; 11.110 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 9.615  ; 9.615  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 10.468 ; 10.468 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 10.256 ; 10.256 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 10.708 ; 10.708 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 14.852 ; 14.852 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 14.058 ; 14.058 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 13.532 ; 13.532 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 11.713 ; 11.713 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 14.852 ; 14.852 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 11.959 ; 11.959 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 12.487 ; 12.487 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 11.746 ; 11.746 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 14.094 ; 14.094 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 11.467 ; 11.467 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 13.957 ; 13.957 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 12.046 ; 12.046 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 12.985 ; 12.985 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 10.851 ; 10.851 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 12.918 ; 12.918 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 10.640 ; 10.640 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 13.548 ; 13.548 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 12.667 ; 12.667 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 13.004 ; 13.004 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 10.608 ; 10.608 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 12.821 ; 12.821 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 11.137 ; 11.137 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 13.186 ; 13.186 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 11.803 ; 11.803 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 13.105 ; 13.105 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 12.312 ; 12.312 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 12.026 ; 12.026 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 11.195 ; 11.195 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 12.886 ; 12.886 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 11.419 ; 11.419 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 12.506 ; 12.506 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 11.486 ; 11.486 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 11.621 ; 11.621 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 7.420  ; 7.420  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 8.470  ; 8.470  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 7.393  ; 7.393  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 8.979  ; 8.979  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 7.686  ; 7.686  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 7.393  ; 7.393  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 8.073  ; 8.073  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 8.119  ; 8.119  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 8.393  ; 8.393  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 9.168  ; 9.168  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 6.616  ; 6.616  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 7.612  ; 7.612  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 7.421  ; 7.421  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 7.830  ; 7.830  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 9.710  ; 9.710  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 9.514  ; 9.514  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 9.136  ; 9.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 9.399  ; 9.399  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 7.997  ; 7.997  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 9.122  ; 9.122  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 9.044  ; 9.044  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 10.739 ; 10.739 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 8.185  ; 8.185  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 9.839  ; 9.839  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 8.320  ; 8.320  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 9.388  ; 9.388  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 8.814  ; 8.814  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 10.932 ; 10.932 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 9.170  ; 9.170  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 10.501 ; 10.501 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 9.446  ; 9.446  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 9.892  ; 9.892  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 9.160  ; 9.160  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 9.126  ; 9.126  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 9.410  ; 9.410  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 9.906  ; 9.906  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 9.609  ; 9.609  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 9.575  ; 9.575  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 8.426  ; 8.426  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 9.056  ; 9.056  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 7.830  ; 7.830  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 8.756  ; 8.756  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 9.374  ; 9.374  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 10.887 ; 10.887 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.637  ; 9.637  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 10.294 ; 10.294 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 9.891  ; 9.891  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 8.543  ; 8.543  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 11.041 ; 11.041 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 11.176 ; 11.176 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 10.318 ; 10.318 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 10.489 ; 10.489 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 10.104 ; 10.104 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 10.466 ; 10.466 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 9.671  ; 9.671  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 11.139 ; 11.139 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 8.765  ; 8.765  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 10.932 ; 10.932 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 9.296  ; 9.296  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 10.507 ; 10.507 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 9.139  ; 9.139  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 9.786  ; 9.786  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 9.293  ; 9.293  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 9.186  ; 9.186  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 9.698  ; 9.698  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 10.556 ; 10.556 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 9.251  ; 9.251  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 10.615 ; 10.615 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 9.347  ; 9.347  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 10.244 ; 10.244 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 9.196  ; 9.196  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 10.209 ; 10.209 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 9.017  ; 9.017  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 9.830  ; 9.830  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 8.760  ; 8.760  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 9.775  ; 9.775  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 8.543  ; 8.543  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 9.921  ; 9.921  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.115  ; 9.115  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 10.255 ; 10.255 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 8.990  ; 8.990  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 9.057  ; 9.057  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 8.799  ; 8.799  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 6.390  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 7.761  ; 7.761  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;        ; 6.390  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 7.412  ; 7.412  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 9.131  ; 9.131  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 8.965  ; 8.965  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 8.613  ; 8.613  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 7.412  ; 7.412  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 7.759  ; 7.759  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 8.016  ; 8.016  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 8.806  ; 8.806  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 8.054  ; 8.054  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 9.195  ; 9.195  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 8.466  ; 8.466  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 7.664  ; 7.664  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 10.550 ; 10.550 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 11.017 ; 11.017 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 11.218 ; 11.218 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 12.055 ; 12.055 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 10.908 ; 10.908 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 12.114 ; 12.114 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 10.822 ; 10.822 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 11.915 ; 11.915 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 11.382 ; 11.382 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 11.467 ; 11.467 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 10.853 ; 10.853 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 12.336 ; 12.336 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 9.207  ; 9.207  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 10.272 ; 10.272 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 10.412 ; 10.412 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 9.703  ; 9.703  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 9.113  ; 9.113  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 9.699  ; 9.699  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 9.019  ; 9.019  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 9.230  ; 9.230  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 8.882  ; 8.882  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 10.087 ; 10.087 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 8.639  ; 8.639  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 10.288 ; 10.288 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 8.647  ; 8.647  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 8.815  ; 8.815  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 7.878  ; 7.878  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 8.833  ; 8.833  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 7.664  ; 7.664  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 8.686  ; 8.686  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 10.004 ; 10.004 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 10.108 ; 10.108 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 10.893 ; 10.893 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 11.172 ; 11.172 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 13.161 ; 13.161 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 13.401 ; 13.401 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 13.420 ; 13.420 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 14.142 ; 14.142 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 12.508 ; 12.508 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 13.882 ; 13.882 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 12.531 ; 12.531 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 14.235 ; 14.235 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 12.717 ; 12.717 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 13.009 ; 13.009 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 11.747 ; 11.747 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 14.333 ; 14.333 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 11.953 ; 11.953 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 12.343 ; 12.343 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 11.996 ; 11.996 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 14.545 ; 14.545 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 11.893 ; 11.893 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 13.810 ; 13.810 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 11.777 ; 11.777 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 14.590 ; 14.590 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 12.764 ; 12.764 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 12.464 ; 12.464 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 13.033 ; 13.033 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 11.922 ; 11.922 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 12.955 ; 12.955 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 13.629 ; 13.629 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 12.793 ; 12.793 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 13.086 ; 13.086 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 11.172 ; 11.172 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 13.035 ; 13.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 12.578 ; 12.578 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 12.264 ; 12.264 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 13.021 ; 13.021 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 9.126  ; 9.126  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.023  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.883  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.023  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.388  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.451  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.160  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.023  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.883  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.023  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.388  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.451  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.160  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 9.109  ; 9.109  ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 13.496 ; 13.496 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 13.376 ; 13.376 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 11.811 ; 11.811 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 14.157 ; 14.157 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 11.881 ; 11.881 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 11.886 ; 11.886 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 11.000 ; 11.000 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 13.510 ; 13.510 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 11.003 ; 11.003 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 13.703 ; 13.703 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 11.330 ; 11.330 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 12.750 ; 12.750 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 10.502 ; 10.502 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 11.597 ; 11.597 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 10.457 ; 10.457 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 12.423 ; 12.423 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 10.578 ; 10.578 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 11.475 ; 11.475 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 9.109  ; 9.109  ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 12.609 ; 12.609 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 9.688  ; 9.688  ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 12.528 ; 12.528 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 11.563 ; 11.563 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 11.810 ; 11.810 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 10.057 ; 10.057 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 11.747 ; 11.747 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 10.071 ; 10.071 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 11.110 ; 11.110 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 9.615  ; 9.615  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 10.468 ; 10.468 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 10.256 ; 10.256 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 10.708 ; 10.708 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 10.608 ; 10.608 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 14.058 ; 14.058 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 13.532 ; 13.532 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 11.713 ; 11.713 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 14.852 ; 14.852 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 11.959 ; 11.959 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 12.487 ; 12.487 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 11.746 ; 11.746 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 14.094 ; 14.094 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 11.467 ; 11.467 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 13.957 ; 13.957 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 12.046 ; 12.046 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 12.985 ; 12.985 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 10.851 ; 10.851 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 12.918 ; 12.918 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 10.640 ; 10.640 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 13.548 ; 13.548 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 12.667 ; 12.667 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 13.004 ; 13.004 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 10.608 ; 10.608 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 12.821 ; 12.821 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 11.137 ; 11.137 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 13.186 ; 13.186 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 11.803 ; 11.803 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 13.105 ; 13.105 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 12.312 ; 12.312 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 12.026 ; 12.026 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 11.195 ; 11.195 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 12.886 ; 12.886 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 11.419 ; 11.419 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 12.506 ; 12.506 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 11.486 ; 11.486 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 11.621 ; 11.621 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbD[12]    ; foBSYn      ; 15.790 ; 15.790 ; 15.790 ; 15.790 ;
; fbD[13]    ; foBSYn      ; 15.292 ; 15.292 ; 15.292 ; 15.292 ;
; fbD[14]    ; foBSYn      ; 15.208 ; 15.208 ; 15.208 ; 15.208 ;
; fbD[15]    ; foBSYn      ; 15.853 ; 15.853 ; 15.853 ; 15.853 ;
; fbD[16]    ; foBSYn      ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; fbD[17]    ; foBSYn      ; 15.021 ; 15.021 ; 15.021 ; 15.021 ;
; fbD[18]    ; foBSYn      ; 14.480 ; 14.480 ; 14.480 ; 14.480 ;
; fbD[19]    ; foBSYn      ; 15.192 ; 15.192 ; 15.192 ; 15.192 ;
; fbD[20]    ; foBSYn      ; 14.801 ; 14.801 ; 14.801 ; 14.801 ;
; fbD[21]    ; foBSYn      ; 14.781 ; 14.781 ; 14.781 ; 14.781 ;
; fbTENn     ; foBSYn      ;        ; 15.494 ; 15.494 ;        ;
; fiBENn     ; fbCTRLn     ; 15.037 ; 15.037 ; 15.037 ; 15.037 ;
; fiBENn     ; fbTENn      ; 15.037 ; 15.037 ; 15.037 ; 15.037 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbD[12]    ; foBSYn      ; 15.790 ; 15.790 ; 15.790 ; 15.790 ;
; fbD[13]    ; foBSYn      ; 15.292 ; 15.292 ; 15.292 ; 15.292 ;
; fbD[14]    ; foBSYn      ; 15.208 ; 15.208 ; 15.208 ; 15.208 ;
; fbD[15]    ; foBSYn      ; 15.853 ; 15.853 ; 15.853 ; 15.853 ;
; fbD[16]    ; foBSYn      ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; fbD[17]    ; foBSYn      ; 15.021 ; 15.021 ; 15.021 ; 15.021 ;
; fbD[18]    ; foBSYn      ; 14.480 ; 14.480 ; 14.480 ; 14.480 ;
; fbD[19]    ; foBSYn      ; 15.192 ; 15.192 ; 15.192 ; 15.192 ;
; fbD[20]    ; foBSYn      ; 14.801 ; 14.801 ; 14.801 ; 14.801 ;
; fbD[21]    ; foBSYn      ; 14.781 ; 14.781 ; 14.781 ; 14.781 ;
; fbTENn     ; foBSYn      ;        ; 15.494 ; 15.494 ;        ;
; fiBENn     ; fbCTRLn     ; 15.037 ; 15.037 ; 15.037 ; 15.037 ;
; fiBENn     ; fbTENn      ; 15.037 ; 15.037 ; 15.037 ; 15.037 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                   ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 10.724 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.724 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 12.591 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 12.107 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 13.857 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 13.857 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 13.150 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 13.841 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 13.150 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 13.851 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 12.986 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 13.851 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 12.745 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 13.816 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 12.745 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 13.816 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 12.940 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 13.381 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 12.559 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 13.381 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 12.930 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 13.759 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 12.693 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 13.367 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 12.559 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 13.355 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 12.693 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 13.355 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 12.549 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 13.313 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 12.107 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 13.313 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 12.107 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 12.910 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 12.470 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 12.910 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 12.591 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 11.438 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 10.559 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 12.309 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 12.309 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 11.602 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 12.293 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 11.602 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 12.303 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 11.438 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 12.303 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 11.197 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 12.268 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 11.197 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 12.268 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 11.392 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 11.833 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 11.011 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 11.833 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 11.382 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 12.211 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 11.145 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 11.819 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 11.011 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 11.807 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 11.145 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 11.807 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 11.001 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 11.765 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 10.559 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 11.765 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 10.559 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 11.362 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 10.922 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 11.362 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 11.438 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.303 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.303 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                           ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 10.182 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.182 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 9.225  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 8.376  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 10.126 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 10.126 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 9.419  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 10.110 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 9.419  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 10.120 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 9.255  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 10.120 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 9.014  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 10.085 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 9.014  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 10.085 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 9.209  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 9.650  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 8.828  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 9.650  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 9.199  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 10.028 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 8.962  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 9.636  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 8.828  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 9.624  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 8.962  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 9.624  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 8.818  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 9.582  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 8.376  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 9.582  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 8.376  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 9.179  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 8.739  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 9.179  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 9.225  ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 11.438 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 10.123 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 11.873 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 11.873 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 11.166 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 11.857 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 11.166 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 11.867 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 11.002 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 11.867 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 10.761 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 11.832 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 10.761 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 11.832 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 10.956 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 11.397 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 10.575 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 11.397 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 10.946 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 11.775 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 10.709 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 11.383 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 10.575 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 11.371 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 10.709 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 11.371 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 10.565 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 11.329 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 10.123 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 11.329 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 10.123 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 10.926 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 10.486 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 10.926 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 11.438 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.186 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.186 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+--------+------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 10.724    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.724    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 12.591    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 12.107    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 13.857    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 13.857    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 13.150    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 13.841    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 13.150    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 13.851    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 12.986    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 13.851    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 12.745    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 13.816    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 12.745    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 13.816    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 12.940    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 13.381    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 12.559    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 13.381    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 12.930    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 13.759    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 12.693    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 13.367    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 12.559    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 13.355    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 12.693    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 13.355    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 12.549    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 13.313    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 12.107    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 13.313    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 12.107    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 12.910    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 12.470    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 12.910    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 12.591    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 11.438    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 10.559    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 12.309    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 12.309    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 11.602    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 12.293    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 11.602    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 12.303    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 11.438    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 12.303    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 11.197    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 12.268    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 11.197    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 12.268    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 11.392    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 11.833    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 11.011    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 11.833    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 11.382    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 12.211    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 11.145    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 11.819    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 11.011    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 11.807    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 11.145    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 11.807    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 11.001    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 11.765    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 10.559    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 11.765    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 10.559    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 11.362    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 10.922    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 11.362    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 11.438    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.303    ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.303    ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                  ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 10.182    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 10.182    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 9.225     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 8.376     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 10.126    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 10.126    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 9.419     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 10.110    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 9.419     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 10.120    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 9.255     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 10.120    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 9.014     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 10.085    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 9.014     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 10.085    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 9.209     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 9.650     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 8.828     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 9.650     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 9.199     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 10.028    ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 8.962     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 9.636     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 8.828     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 9.624     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 8.962     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 9.624     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 8.818     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 9.582     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 8.376     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 9.582     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 8.376     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 9.179     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 8.739     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 9.179     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 9.225     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 11.438    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 10.123    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 11.873    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 11.873    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 11.166    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 11.857    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 11.166    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 11.867    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 11.002    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 11.867    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 10.761    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 11.832    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 10.761    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 11.832    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 10.956    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 11.397    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 10.575    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 11.397    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 10.946    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 11.775    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 10.709    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 11.383    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 10.575    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 11.371    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 10.709    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 11.371    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 10.565    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 11.329    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 10.123    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 11.329    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 10.123    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 10.926    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 10.486    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 10.926    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 11.438    ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.186    ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 10.186    ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+--------------------------------------------------------------------+
; Fast Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.284  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 5.280  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 5.478  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 9.872  ; 0.000         ;
; inst63                                    ; 23.531 ; 0.000         ;
; inst85                                    ; 23.555 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Hold Summary                                           ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.044 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.211 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.224 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.224 ; 0.000         ;
; inst63                                    ; 0.378 ; 0.000         ;
; inst85                                    ; 0.378 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.005  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 9.761  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 10.537 ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 10.640 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 11.307 ; 0.000         ;
; inst85                                    ; 12.027 ; 0.000         ;
; inst63                                    ; 24.050 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Removal Summary                                         ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk0 ; 0.237  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 0.343  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 0.352  ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 0.545  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; 0.743  ; 0.000         ;
; inst63                                    ; 0.810  ; 0.000         ;
; inst85                                    ; 12.837 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; PLL0:inst44|altpll:altpll_component|_clk4 ; 2.495  ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; 11.500 ; 0.000         ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 11.870 ; 0.000         ;
; inst63                                    ; 11.870 ; 0.000         ;
; inst85                                    ; 11.870 ; 0.000         ;
; CLK40DES1                                 ; 12.500 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; 24.370 ; 0.000         ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; 49.083 ; 0.000         ;
; altera_reserved_tck                       ; 98.000 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------+------------+-------+-------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 2.474 ; 2.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 2.474 ; 2.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 2.104 ; 2.104 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 1.874 ; 1.874 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 2.075 ; 2.075 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 2.143 ; 2.143 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 2.136 ; 2.136 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 2.191 ; 2.191 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 2.144 ; 2.144 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 2.202 ; 2.202 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 2.149 ; 2.149 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 2.175 ; 2.175 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 2.188 ; 2.188 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 2.756 ; 2.756 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 2.608 ; 2.608 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 2.341 ; 2.341 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 2.522 ; 2.522 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 2.488 ; 2.488 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 2.463 ; 2.463 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 2.400 ; 2.400 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 2.608 ; 2.608 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 2.367 ; 2.367 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 2.588 ; 2.588 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 2.837 ; 2.837 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 2.837 ; 2.837 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 2.821 ; 2.821 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 2.679 ; 2.679 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 2.745 ; 2.745 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 2.776 ; 2.776 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.869 ; 2.869 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 2.791 ; 2.791 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 2.791 ; 2.791 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 2.680 ; 2.680 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 2.586 ; 2.586 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 2.659 ; 2.659 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 2.610 ; 2.610 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 2.527 ; 2.527 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 2.632 ; 2.632 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 2.544 ; 2.544 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 2.798 ; 2.798 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 4.252 ; 4.252 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.937 ; 2.937 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.798 ; 2.798 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.785 ; 2.785 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.759 ; 2.759 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.778 ; 2.778 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 2.878 ; 2.878 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 2.937 ; 2.937 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.657 ; 2.657 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 2.691 ; 2.691 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 2.230 ; 2.230 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 2.513 ; 2.513 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 2.315 ; 2.315 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 2.917 ; 2.917 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 2.850 ; 2.850 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 2.639 ; 2.639 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 2.534 ; 2.534 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 2.806 ; 2.806 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 2.817 ; 2.817 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.688 ; 2.688 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.447 ; 2.447 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 2.671 ; 2.671 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 2.280 ; 2.280 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 2.644 ; 2.644 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 2.334 ; 2.334 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.361 ; 2.361 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 2.421 ; 2.421 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.325 ; 2.325 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 2.091 ; 2.091 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.790 ; 2.790 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 2.050 ; 2.050 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.606 ; 2.606 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 2.387 ; 2.387 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 4.270 ; 4.270 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 3.846 ; 3.846 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 3.273 ; 3.273 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 3.402 ; 3.402 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 3.402 ; 3.402 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 3.386 ; 3.386 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 3.244 ; 3.244 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 3.310 ; 3.310 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 3.341 ; 3.341 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 2.473 ; 2.473 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 3.200 ; 3.200 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 3.192 ; 3.192 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 3.114 ; 3.114 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 3.188 ; 3.188 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 3.200 ; 3.200 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 3.153 ; 3.153 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 3.444 ; 3.444 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 1.140 ; 1.140 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 1.227 ; 1.227 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 0.879 ; 0.879 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 1.071 ; 1.071 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 1.203 ; 1.203 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 1.259 ; 1.259 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 0.906 ; 0.906 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 1.251 ; 1.251 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 0.633 ; 0.633 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 0.915 ; 0.915 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 0.540 ; 0.540 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 1.291 ; 1.291 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 3.376 ; 3.376 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 3.308 ; 3.308 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 3.297 ; 3.297 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 3.444 ; 3.444 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 3.394 ; 3.394 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 2.962 ; 2.962 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 2.820 ; 2.820 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 3.012 ; 3.012 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 3.180 ; 3.180 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 3.152 ; 3.152 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 0.470 ; 0.470 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 0.973 ; 0.973 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 0.592 ; 0.592 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 0.936 ; 0.936 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.428 ; 0.428 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 1.007 ; 1.007 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.402 ; 0.402 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 0.855 ; 0.855 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 0.748 ; 0.748 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 0.538 ; 0.538 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 3.373 ; 3.373 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 2.984 ; 2.984 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 3.003 ; 3.003 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 2.656 ; 2.656 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 2.499 ; 2.499 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 2.504 ; 2.504 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 2.524 ; 2.524 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 2.462 ; 2.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 2.307 ; 2.307 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 2.656 ; 2.656 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 2.342 ; 2.342 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 2.368 ; 2.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 2.427 ; 2.427 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 2.333 ; 2.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 2.912 ; 2.912 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.846 ; 2.846 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 2.900 ; 2.900 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.628 ; 2.628 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.666 ; 2.666 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 2.871 ; 2.871 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 2.904 ; 2.904 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.341 ; 2.341 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 2.912 ; 2.912 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 2.662 ; 2.662 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.757 ; 2.757 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.326 ; 2.326 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.785 ; 2.785 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 2.212 ; 2.212 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.450 ; 2.450 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 2.191 ; 2.191 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.492 ; 2.492 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 2.201 ; 2.201 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.555 ; 2.555 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 2.385 ; 2.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 2.555 ; 2.555 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 1.354 ; 1.354 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 1.203 ; 1.203 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 1.290 ; 1.290 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 0.942 ; 0.942 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 1.134 ; 1.134 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 1.266 ; 1.266 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 1.322 ; 1.322 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 0.969 ; 0.969 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 1.314 ; 1.314 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 0.696 ; 0.696 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 0.978 ; 0.978 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 0.603 ; 0.603 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 1.354 ; 1.354 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 1.046 ; 1.046 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 0.842 ; 0.842 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 0.816 ; 0.816 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 1.057 ; 1.057 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 1.121 ; 1.121 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 1.005 ; 1.005 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 0.869 ; 0.869 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 0.912 ; 0.912 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 0.792 ; 0.792 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 0.999 ; 0.999 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 0.533 ; 0.533 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 1.036 ; 1.036 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 0.655 ; 0.655 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 0.999 ; 0.999 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 0.491 ; 0.491 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 1.070 ; 1.070 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 0.465 ; 0.465 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 0.918 ; 0.918 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 0.811 ; 0.811 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 0.601 ; 0.601 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 2.446 ; 2.446 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 2.614 ; 2.614 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+-------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.752 ; -1.752 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.352 ; -2.352 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -1.982 ; -1.982 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -1.752 ; -1.752 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -1.953 ; -1.953 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.021 ; -2.021 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.014 ; -2.014 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.022 ; -2.022 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.080 ; -2.080 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.027 ; -2.027 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.053 ; -2.053 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.066 ; -2.066 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.200 ; -2.200 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.045 ; -2.045 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.073 ; -2.073 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.155 ; -2.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.168 ; -2.168 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.045 ; -2.045 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.050 ; -2.050 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.078 ; -2.078 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.104 ; -2.104 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.274 ; -2.274 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.557 ; -2.557 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.715 ; -2.715 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.699 ; -2.699 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.557 ; -2.557 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.623 ; -2.623 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.654 ; -2.654 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.747 ; -2.747 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.192 ; -2.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.275 ; -2.275 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.328 ; -2.328 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.192 ; -2.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.255 ; -2.255 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.485 ; -2.485 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.400 ; -2.400 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.510 ; -2.510 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.422 ; -2.422 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -1.857 ; -1.857 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -3.461 ; -3.461 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.928 ; -1.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.630 ; -2.630 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.654 ; -2.654 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.332 ; -2.332 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.479 ; -2.479 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.507 ; -2.507 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.539 ; -2.539 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.465 ; -2.465 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.567 ; -2.567 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.108 ; -2.108 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.391 ; -2.391 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -2.193 ; -2.193 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.795 ; -2.795 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.728 ; -2.728 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.517 ; -2.517 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.412 ; -2.412 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.684 ; -2.684 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.695 ; -2.695 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.566 ; -2.566 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.325 ; -2.325 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.549 ; -2.549 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.158 ; -2.158 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.522 ; -2.522 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.212 ; -2.212 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.239 ; -2.239 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.299 ; -2.299 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.203 ; -2.203 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.969 ; -1.969 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.668 ; -2.668 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.928 ; -1.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.484 ; -2.484 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.265 ; -2.265 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -3.479 ; -3.479 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -3.055 ; -3.055 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -3.151 ; -3.151 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.619 ; -2.619 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.777 ; -2.777 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.761 ; -2.761 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.619 ; -2.619 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.685 ; -2.685 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.716 ; -2.716 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.351 ; -2.351 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.531 ; -2.531 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.701 ; -2.701 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.531 ; -2.531 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.563 ; -2.563 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.829 ; -2.829 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.845 ; -1.845 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.292 ; -0.292 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.030 ; -1.030 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.117 ; -1.117 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.769 ; -0.769 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.961 ; -0.961 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -1.093 ; -1.093 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.149 ; -1.149 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.796 ; -0.796 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.141 ; -1.141 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.523 ; -0.523 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.805 ; -0.805 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.430 ; -0.430 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -1.181 ; -1.181 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.873 ; -0.873 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.669 ; -0.669 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.643 ; -0.643 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.884 ; -0.884 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.948 ; -0.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.832 ; -0.832 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.696 ; -0.696 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.739 ; -0.739 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.619 ; -0.619 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.826 ; -0.826 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.360 ; -0.360 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.863 ; -0.863 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.482 ; -0.482 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.826 ; -0.826 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.318 ; -0.318 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.897 ; -0.897 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.292 ; -0.292 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.745 ; -0.745 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.638 ; -0.638 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.428 ; -0.428 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.736 ; -1.736 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.427 ; -2.427 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.398 ; -2.398 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -2.185 ; -2.185 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.377 ; -2.377 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.382 ; -2.382 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.402 ; -2.402 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.340 ; -2.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.185 ; -2.185 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.534 ; -2.534 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.220 ; -2.220 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.246 ; -2.246 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.305 ; -2.305 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.211 ; -2.211 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.724 ; -2.724 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.778 ; -2.778 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.506 ; -2.506 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.544 ; -2.544 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.749 ; -2.749 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.782 ; -2.782 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.219 ; -2.219 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.790 ; -2.790 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.540 ; -2.540 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.635 ; -2.635 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.204 ; -2.204 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.663 ; -2.663 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.090 ; -2.090 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.328 ; -2.328 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.370 ; -2.370 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.079 ; -2.079 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.433 ; -2.433 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.263 ; -2.263 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.908 ; -1.908 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.355 ; -0.355 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.093 ; -1.093 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.180 ; -1.180 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.832 ; -0.832 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.024 ; -1.024 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.156 ; -1.156 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.212 ; -1.212 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.859 ; -0.859 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.204 ; -1.204 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.586 ; -0.586 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.868 ; -0.868 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.493 ; -0.493 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.244 ; -1.244 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.936 ; -0.936 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.732 ; -0.732 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.706 ; -0.706 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.947 ; -0.947 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.011 ; -1.011 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.895 ; -0.895 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.759 ; -0.759 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.802 ; -0.802 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.682 ; -0.682 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.889 ; -0.889 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.423 ; -0.423 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.926 ; -0.926 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.545 ; -0.545 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.889 ; -0.889 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.381 ; -0.381 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.960 ; -0.960 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.355 ; -0.355 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.808 ; -0.808 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.701 ; -0.701 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.491 ; -0.491 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.799 ; -1.799 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.454 ; -2.454 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 3.240 ; 3.240 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 3.687 ; 3.687 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 4.692 ; 4.692 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 4.266 ; 4.266 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 4.692 ; 4.692 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.272 ; 3.272 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.569 ; 3.569 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.582 ; 3.582 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.692 ; 3.692 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.979 ; 3.979 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 2.959 ; 2.959 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.331 ; 3.331 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 3.237 ; 3.237 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 5.333 ; 5.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.929 ; 4.929 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 5.072 ; 5.072 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 4.867 ; 4.867 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 5.333 ; 5.333 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 4.899 ; 4.899 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 4.896 ; 4.896 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 4.576 ; 4.576 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 5.210 ; 5.210 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 4.686 ; 4.686 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 5.307 ; 5.307 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 4.427 ; 4.427 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 5.119 ; 5.119 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 4.871 ; 4.871 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 5.130 ; 5.130 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 4.441 ; 4.441 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 5.102 ; 5.102 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.963 ; 4.963 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.757 ; 4.757 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 4.131 ; 4.131 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 4.691 ; 4.691 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.456 ; 4.456 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.908 ; 4.908 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 4.690 ; 4.690 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.552 ; 4.552 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 4.407 ; 4.407 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 4.945 ; 4.945 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 4.221 ; 4.221 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 4.675 ; 4.675 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 4.077 ; 4.077 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.625 ; 4.625 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.120 ; 4.120 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.413 ; 4.413 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 4.363 ; 4.363 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 6.423 ; 6.423 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 5.851 ; 5.851 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 5.934 ; 5.934 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 5.984 ; 5.984 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 6.259 ; 6.259 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 5.598 ; 5.598 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 6.124 ; 6.124 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 5.600 ; 5.600 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 6.267 ; 6.267 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 5.692 ; 5.692 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 5.894 ; 5.894 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 5.343 ; 5.343 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 6.296 ; 6.296 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 5.406 ; 5.406 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 5.563 ; 5.563 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 5.408 ; 5.408 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 6.395 ; 6.395 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 5.382 ; 5.382 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 6.109 ; 6.109 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 5.353 ; 5.353 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 6.423 ; 6.423 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 5.670 ; 5.670 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 5.618 ; 5.618 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 5.792 ; 5.792 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 5.674 ; 5.674 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 5.764 ; 5.764 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 6.023 ; 6.023 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 5.685 ; 5.685 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 5.824 ; 5.824 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 5.151 ; 5.151 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 5.822 ; 5.822 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 5.642 ; 5.642 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 5.507 ; 5.507 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 4.648 ; 4.648 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 6.120 ; 6.120 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 3.966 ; 3.966 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 2.820 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.387 ; 3.387 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;       ; 2.820 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 5.098 ; 5.098 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 4.652 ; 4.652 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 4.424 ; 4.424 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 4.304 ; 4.304 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 4.688 ; 4.688 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 4.672 ; 4.672 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 4.777 ; 4.777 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 5.098 ; 5.098 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 4.170 ; 4.170 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 4.641 ; 4.641 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 3.670 ; 3.670 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 5.419 ; 5.419 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 4.672 ; 4.672 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 4.841 ; 4.841 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 4.946 ; 4.946 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 5.227 ; 5.227 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.799 ; 4.799 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 5.232 ; 5.232 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 4.730 ; 4.730 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 5.189 ; 5.189 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 4.990 ; 4.990 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 5.002 ; 5.002 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.776 ; 4.776 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 5.355 ; 5.355 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 4.563 ; 4.563 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.530 ; 4.530 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.554 ; 4.554 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 5.419 ; 5.419 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 4.422 ; 4.422 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 5.163 ; 5.163 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 4.384 ; 4.384 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 5.346 ; 5.346 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 4.769 ; 4.769 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 4.728 ; 4.728 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 4.963 ; 4.963 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 4.867 ; 4.867 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 4.767 ; 4.767 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 4.926 ; 4.926 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 4.821 ; 4.821 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 5.157 ; 5.157 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 4.425 ; 4.425 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 5.163 ; 5.163 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.462 ; 4.462 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.476 ; 4.476 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 4.600 ; 4.600 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 6.360 ; 6.360 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 5.788 ; 5.788 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 5.871 ; 5.871 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.921 ; 5.921 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 6.196 ; 6.196 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 5.535 ; 5.535 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 6.061 ; 6.061 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.537 ; 5.537 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 6.204 ; 6.204 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 5.629 ; 5.629 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 5.744 ; 5.744 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 5.239 ; 5.239 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 6.233 ; 6.233 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 5.343 ; 5.343 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 5.500 ; 5.500 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 5.345 ; 5.345 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 6.332 ; 6.332 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 5.314 ; 5.314 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 6.046 ; 6.046 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 5.290 ; 5.290 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 6.360 ; 6.360 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 5.607 ; 5.607 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 5.555 ; 5.555 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 5.729 ; 5.729 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 5.297 ; 5.297 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 5.701 ; 5.701 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 5.960 ; 5.960 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 5.622 ; 5.622 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 5.761 ; 5.761 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 4.990 ; 4.990 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 5.759 ; 5.759 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 5.579 ; 5.579 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 5.444 ; 5.444 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 6.057 ; 6.057 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 3.953 ; 3.953 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.292 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.292 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.580 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.690 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.724 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.979 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.292 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.292 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.580 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.690 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.724 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.979 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 5.965 ; 5.965 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 5.729 ; 5.729 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 5.671 ; 5.671 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 5.041 ; 5.041 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 5.965 ; 5.965 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 5.078 ; 5.078 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 5.103 ; 5.103 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 4.721 ; 4.721 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 5.746 ; 5.746 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 4.747 ; 4.747 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 5.803 ; 5.803 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 4.922 ; 4.922 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 5.417 ; 5.417 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 4.554 ; 4.554 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 4.963 ; 4.963 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 4.501 ; 4.501 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 5.311 ; 5.311 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 4.581 ; 4.581 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 4.955 ; 4.955 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 4.023 ; 4.023 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 5.368 ; 5.368 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 4.241 ; 4.241 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 5.354 ; 5.354 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 4.945 ; 4.945 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 5.082 ; 5.082 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 4.399 ; 4.399 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 5.055 ; 5.055 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 4.387 ; 4.387 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 4.790 ; 4.790 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 4.227 ; 4.227 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 4.551 ; 4.551 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 4.419 ; 4.419 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 4.652 ; 4.652 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 6.307 ; 6.307 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 5.996 ; 5.996 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 5.779 ; 5.779 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 5.093 ; 5.093 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 6.307 ; 6.307 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 5.175 ; 5.175 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 5.382 ; 5.382 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 5.083 ; 5.083 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 6.023 ; 6.023 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 4.988 ; 4.988 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 5.976 ; 5.976 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 5.248 ; 5.248 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 5.556 ; 5.556 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 4.744 ; 4.744 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 5.527 ; 5.527 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 4.636 ; 4.636 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 5.781 ; 5.781 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 5.428 ; 5.428 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 5.553 ; 5.553 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 4.667 ; 4.667 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 5.526 ; 5.526 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 4.846 ; 4.846 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 5.639 ; 5.639 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 5.116 ; 5.116 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 5.635 ; 5.635 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 5.322 ; 5.322 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 5.220 ; 5.220 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 4.869 ; 4.869 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 5.517 ; 5.517 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 4.989 ; 4.989 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 5.373 ; 5.373 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 4.957 ; 4.957 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 5.062 ; 5.062 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 3.240 ; 3.240 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 3.687 ; 3.687 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.272 ; 3.272 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.879 ; 3.879 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.368 ; 3.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.272 ; 3.272 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.535 ; 3.535 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.544 ; 3.544 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.650 ; 3.650 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.946 ; 3.946 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 2.959 ; 2.959 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.331 ; 3.331 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 3.237 ; 3.237 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.423 ; 3.423 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.175 ; 4.175 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.093 ; 4.093 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 3.945 ; 3.945 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 4.065 ; 4.065 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 3.490 ; 3.490 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 3.932 ; 3.932 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 3.896 ; 3.896 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 4.569 ; 4.569 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.570 ; 3.570 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.242 ; 4.242 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 3.636 ; 3.636 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 4.038 ; 4.038 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 3.824 ; 3.824 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.618 ; 4.618 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 3.938 ; 3.938 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 4.474 ; 4.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.009 ; 4.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.186 ; 4.186 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 3.922 ; 3.922 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 3.927 ; 3.927 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.028 ; 4.028 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.248 ; 4.248 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 4.144 ; 4.144 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.125 ; 4.125 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 3.645 ; 3.645 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 3.887 ; 3.887 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.423 ; 3.423 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 3.770 ; 3.770 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 4.077 ; 4.077 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.625 ; 4.625 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.120 ; 4.120 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.413 ; 4.413 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 4.210 ; 4.210 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.702 ; 3.702 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.666 ; 4.666 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.709 ; 4.709 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 4.390 ; 4.390 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 4.501 ; 4.501 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 4.308 ; 4.308 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 4.451 ; 4.451 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 4.131 ; 4.131 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 4.744 ; 4.744 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.793 ; 3.793 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.667 ; 4.667 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 4.013 ; 4.013 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 4.453 ; 4.453 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 3.924 ; 3.924 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.208 ; 4.208 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 3.981 ; 3.981 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 3.939 ; 3.939 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.155 ; 4.155 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.504 ; 4.504 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 3.970 ; 3.970 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 4.480 ; 4.480 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.018 ; 4.018 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.345 ; 4.345 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 3.906 ; 3.906 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.326 ; 4.326 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 3.842 ; 3.842 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 4.228 ; 4.228 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.793 ; 3.793 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 4.206 ; 4.206 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.702 ; 3.702 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.232 ; 4.232 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 3.889 ; 3.889 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.343 ; 4.343 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 3.853 ; 3.853 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 3.899 ; 3.899 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 3.801 ; 3.801 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 2.820 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.385 ; 3.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;       ; 2.820 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.286 ; 3.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.972 ; 3.972 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.905 ; 3.905 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.794 ; 3.794 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.286 ; 3.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.418 ; 3.418 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.516 ; 3.516 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.775 ; 3.775 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 3.519 ; 3.519 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 3.973 ; 3.973 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 3.670 ; 3.670 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 3.358 ; 3.358 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 4.535 ; 4.535 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 4.704 ; 4.704 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 4.809 ; 4.809 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 5.090 ; 5.090 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.662 ; 4.662 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 5.095 ; 5.095 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 4.593 ; 4.593 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 5.052 ; 5.052 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 4.853 ; 4.853 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.865 ; 4.865 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.639 ; 4.639 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 5.218 ; 5.218 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 3.970 ; 3.970 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.393 ; 4.393 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.417 ; 4.417 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 4.176 ; 4.176 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 3.896 ; 3.896 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 4.132 ; 4.132 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 3.871 ; 3.871 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 3.977 ; 3.977 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 3.837 ; 3.837 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 4.289 ; 4.289 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 3.726 ; 3.726 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 4.368 ; 4.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 3.726 ; 3.726 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 3.816 ; 3.816 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 3.446 ; 3.446 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 3.811 ; 3.811 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 3.358 ; 3.358 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 3.761 ; 3.761 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.325 ; 4.325 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.339 ; 4.339 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 4.600 ; 4.600 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 4.990 ; 4.990 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 5.788 ; 5.788 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 5.871 ; 5.871 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.921 ; 5.921 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 6.196 ; 6.196 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 5.535 ; 5.535 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 6.061 ; 6.061 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.537 ; 5.537 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 6.204 ; 6.204 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 5.629 ; 5.629 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 5.744 ; 5.744 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 5.239 ; 5.239 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 6.233 ; 6.233 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 5.343 ; 5.343 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 5.500 ; 5.500 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 5.345 ; 5.345 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 6.332 ; 6.332 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 5.314 ; 5.314 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 6.046 ; 6.046 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 5.290 ; 5.290 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 6.360 ; 6.360 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 5.607 ; 5.607 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 5.555 ; 5.555 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 5.729 ; 5.729 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 5.297 ; 5.297 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 5.701 ; 5.701 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 5.960 ; 5.960 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 5.622 ; 5.622 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 5.761 ; 5.761 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 4.990 ; 4.990 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 5.759 ; 5.759 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 5.579 ; 5.579 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 5.444 ; 5.444 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 5.754 ; 5.754 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 3.953 ; 3.953 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.580 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.292 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.580 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.690 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.724 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.979 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.580 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.292 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.580 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.690 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.724 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.979 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 4.023 ; 4.023 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 5.729 ; 5.729 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 5.671 ; 5.671 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 5.041 ; 5.041 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 5.965 ; 5.965 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 5.078 ; 5.078 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 5.103 ; 5.103 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 4.721 ; 4.721 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 5.746 ; 5.746 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 4.747 ; 4.747 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 5.803 ; 5.803 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 4.922 ; 4.922 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 5.417 ; 5.417 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 4.554 ; 4.554 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 4.963 ; 4.963 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 4.501 ; 4.501 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 5.311 ; 5.311 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 4.581 ; 4.581 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 4.955 ; 4.955 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 4.023 ; 4.023 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 5.368 ; 5.368 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 4.241 ; 4.241 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 5.354 ; 5.354 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 4.945 ; 4.945 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 5.082 ; 5.082 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 4.399 ; 4.399 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 5.055 ; 5.055 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 4.387 ; 4.387 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 4.790 ; 4.790 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 4.227 ; 4.227 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 4.551 ; 4.551 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 4.419 ; 4.419 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 4.652 ; 4.652 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 4.636 ; 4.636 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 5.996 ; 5.996 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 5.779 ; 5.779 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 5.093 ; 5.093 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 6.307 ; 6.307 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 5.175 ; 5.175 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 5.382 ; 5.382 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 5.083 ; 5.083 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 6.023 ; 6.023 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 4.988 ; 4.988 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 5.976 ; 5.976 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 5.248 ; 5.248 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 5.556 ; 5.556 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 4.744 ; 4.744 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 5.527 ; 5.527 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 4.636 ; 4.636 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 5.781 ; 5.781 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 5.428 ; 5.428 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 5.553 ; 5.553 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 4.667 ; 4.667 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 5.526 ; 5.526 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 4.846 ; 4.846 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 5.639 ; 5.639 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 5.116 ; 5.116 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 5.635 ; 5.635 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 5.322 ; 5.322 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 5.220 ; 5.220 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 4.869 ; 4.869 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 5.517 ; 5.517 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 4.989 ; 4.989 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 5.373 ; 5.373 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 4.957 ; 4.957 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 5.062 ; 5.062 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbD[12]    ; foBSYn      ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; fbD[13]    ; foBSYn      ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; fbD[14]    ; foBSYn      ; 6.596 ; 6.596 ; 6.596 ; 6.596 ;
; fbD[15]    ; foBSYn      ; 6.743 ; 6.743 ; 6.743 ; 6.743 ;
; fbD[16]    ; foBSYn      ; 6.693 ; 6.693 ; 6.693 ; 6.693 ;
; fbD[17]    ; foBSYn      ; 6.423 ; 6.423 ; 6.423 ; 6.423 ;
; fbD[18]    ; foBSYn      ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; fbD[19]    ; foBSYn      ; 6.473 ; 6.473 ; 6.473 ; 6.473 ;
; fbD[20]    ; foBSYn      ; 6.433 ; 6.433 ; 6.433 ; 6.433 ;
; fbD[21]    ; foBSYn      ; 6.405 ; 6.405 ; 6.405 ; 6.405 ;
; fbTENn     ; foBSYn      ;       ; 6.626 ; 6.626 ;       ;
; fiBENn     ; fbCTRLn     ; 6.337 ; 6.337 ; 6.337 ; 6.337 ;
; fiBENn     ; fbTENn      ; 6.337 ; 6.337 ; 6.337 ; 6.337 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbD[12]    ; foBSYn      ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; fbD[13]    ; foBSYn      ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; fbD[14]    ; foBSYn      ; 6.596 ; 6.596 ; 6.596 ; 6.596 ;
; fbD[15]    ; foBSYn      ; 6.743 ; 6.743 ; 6.743 ; 6.743 ;
; fbD[16]    ; foBSYn      ; 6.693 ; 6.693 ; 6.693 ; 6.693 ;
; fbD[17]    ; foBSYn      ; 6.423 ; 6.423 ; 6.423 ; 6.423 ;
; fbD[18]    ; foBSYn      ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; fbD[19]    ; foBSYn      ; 6.473 ; 6.473 ; 6.473 ; 6.473 ;
; fbD[20]    ; foBSYn      ; 6.433 ; 6.433 ; 6.433 ; 6.433 ;
; fbD[21]    ; foBSYn      ; 6.405 ; 6.405 ; 6.405 ; 6.405 ;
; fbTENn     ; foBSYn      ;       ; 6.626 ; 6.626 ;       ;
; fiBENn     ; fbCTRLn     ; 6.337 ; 6.337 ; 6.337 ; 6.337 ;
; fiBENn     ; fbTENn      ; 6.337 ; 6.337 ; 6.337 ; 6.337 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                  ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.359 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.359 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 5.142 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 4.858 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 5.582 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 5.582 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 5.259 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 5.569 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 5.259 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 5.579 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 5.212 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 5.579 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 5.108 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 5.547 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 5.108 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 5.547 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 5.179 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 5.377 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 5.048 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 5.377 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 5.169 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 5.503 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 5.067 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 5.364 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 5.048 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 5.359 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 5.067 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 5.359 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 5.038 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 5.329 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 4.858 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 5.329 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 4.858 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 5.180 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 4.979 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 5.180 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 5.142 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.689 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 4.291 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 5.015 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 5.015 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 4.692 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 5.002 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 4.692 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 5.012 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 4.645 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 5.012 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 4.541 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.980 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 4.541 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.980 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 4.612 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 4.810 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 4.481 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 4.810 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 4.602 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.936 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 4.500 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 4.797 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 4.481 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 4.792 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 4.500 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 4.792 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 4.471 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 4.762 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 4.291 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 4.762 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 4.291 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 4.613 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 4.412 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 4.613 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.689 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.120 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.120 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                          ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.168 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.168 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 3.823 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 3.449 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 4.173 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 4.173 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 3.850 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 4.160 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 3.850 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 4.170 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 3.803 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 4.170 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 3.699 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 4.138 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 3.699 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 4.138 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 3.770 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 3.968 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 3.639 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 3.968 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 3.760 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 4.094 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 3.658 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 3.955 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 3.639 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 3.950 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 3.658 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 3.950 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 3.629 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 3.920 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 3.449 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 3.920 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 3.449 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 3.771 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 3.570 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 3.771 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 3.823 ;      ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.689 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 4.154 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 4.878 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 4.878 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 4.555 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 4.865 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 4.555 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 4.875 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 4.508 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 4.875 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 4.404 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.843 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 4.404 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.843 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 4.475 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 4.673 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 4.344 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 4.673 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 4.465 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.799 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 4.363 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 4.660 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 4.344 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 4.655 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 4.363 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 4.655 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 4.334 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 4.625 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 4.154 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 4.625 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 4.154 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 4.476 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 4.275 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 4.476 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.689 ;      ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.084 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.084 ;      ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-------+------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.359     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.359     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 5.142     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 4.858     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 5.582     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 5.582     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 5.259     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 5.569     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 5.259     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 5.579     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 5.212     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 5.579     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 5.108     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 5.547     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 5.108     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 5.547     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 5.179     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 5.377     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 5.048     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 5.377     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 5.169     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 5.503     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 5.067     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 5.364     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 5.048     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 5.359     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 5.067     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 5.359     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 5.038     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 5.329     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 4.858     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 5.329     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 4.858     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 5.180     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 4.979     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 5.180     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 5.142     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.689     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 4.291     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 5.015     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 5.015     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 4.692     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 5.002     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 4.692     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 5.012     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 4.645     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 5.012     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 4.541     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.980     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 4.541     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.980     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 4.612     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 4.810     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 4.481     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 4.810     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 4.602     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.936     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 4.500     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 4.797     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 4.481     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 4.792     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 4.500     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 4.792     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 4.471     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 4.762     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 4.291     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 4.762     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 4.291     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 4.613     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 4.412     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 4.613     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.689     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.120     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.120     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                  ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; Data Port ; Clock Port                       ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+
; fbCTRLn   ; CLK40DES1                        ; 4.168     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 4.168     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 3.823     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]    ; CLK40DES1                        ; 3.449     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]   ; CLK40DES1                        ; 4.173     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]   ; CLK40DES1                        ; 4.173     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]   ; CLK40DES1                        ; 3.850     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]   ; CLK40DES1                        ; 4.160     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]   ; CLK40DES1                        ; 3.850     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]   ; CLK40DES1                        ; 4.170     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]   ; CLK40DES1                        ; 3.803     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]   ; CLK40DES1                        ; 4.170     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]   ; CLK40DES1                        ; 3.699     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]   ; CLK40DES1                        ; 4.138     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]  ; CLK40DES1                        ; 3.699     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]  ; CLK40DES1                        ; 4.138     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]  ; CLK40DES1                        ; 3.770     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]  ; CLK40DES1                        ; 3.968     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]  ; CLK40DES1                        ; 3.639     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]  ; CLK40DES1                        ; 3.968     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]  ; CLK40DES1                        ; 3.760     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]  ; CLK40DES1                        ; 4.094     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]  ; CLK40DES1                        ; 3.658     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]  ; CLK40DES1                        ; 3.955     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]  ; CLK40DES1                        ; 3.639     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]  ; CLK40DES1                        ; 3.950     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]  ; CLK40DES1                        ; 3.658     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]  ; CLK40DES1                        ; 3.950     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]  ; CLK40DES1                        ; 3.629     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]  ; CLK40DES1                        ; 3.920     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]  ; CLK40DES1                        ; 3.449     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]  ; CLK40DES1                        ; 3.920     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]  ; CLK40DES1                        ; 3.449     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]  ; CLK40DES1                        ; 3.771     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]  ; CLK40DES1                        ; 3.570     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]  ; CLK40DES1                        ; 3.771     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn    ; CLK40DES1                        ; 3.823     ;           ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn   ; CLK40DES1                        ; 4.689     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]    ; CLK40DES1                        ; 4.154     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]   ; CLK40DES1                        ; 4.878     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]   ; CLK40DES1                        ; 4.878     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]   ; CLK40DES1                        ; 4.555     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]   ; CLK40DES1                        ; 4.865     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]   ; CLK40DES1                        ; 4.555     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]   ; CLK40DES1                        ; 4.875     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]   ; CLK40DES1                        ; 4.508     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]   ; CLK40DES1                        ; 4.875     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]   ; CLK40DES1                        ; 4.404     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]   ; CLK40DES1                        ; 4.843     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]  ; CLK40DES1                        ; 4.404     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]  ; CLK40DES1                        ; 4.843     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]  ; CLK40DES1                        ; 4.475     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]  ; CLK40DES1                        ; 4.673     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]  ; CLK40DES1                        ; 4.344     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]  ; CLK40DES1                        ; 4.673     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]  ; CLK40DES1                        ; 4.465     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]  ; CLK40DES1                        ; 4.799     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]  ; CLK40DES1                        ; 4.363     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]  ; CLK40DES1                        ; 4.660     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]  ; CLK40DES1                        ; 4.344     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]  ; CLK40DES1                        ; 4.655     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]  ; CLK40DES1                        ; 4.363     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]  ; CLK40DES1                        ; 4.655     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]  ; CLK40DES1                        ; 4.334     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]  ; CLK40DES1                        ; 4.625     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]  ; CLK40DES1                        ; 4.154     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]  ; CLK40DES1                        ; 4.625     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]  ; CLK40DES1                        ; 4.154     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]  ; CLK40DES1                        ; 4.476     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]  ; CLK40DES1                        ; 4.275     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]  ; CLK40DES1                        ; 4.476     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn    ; CLK40DES1                        ; 4.689     ;           ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.084     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbTENn    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 4.084     ;           ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
+-----------+----------------------------------+-----------+-----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+--------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                      ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                           ; 0.981  ; 0.044 ; 0.461    ; 0.237   ; 2.305               ;
;  CLK40DES1                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 12.500              ;
;  PLL0:inst44|altpll:altpll_component|_clk0 ; 3.840  ; 0.044 ; 6.166    ; 0.237   ; 11.160              ;
;  PLL0:inst44|altpll:altpll_component|_clk1 ; 4.352  ; 0.224 ; 9.122    ; 0.352   ; 24.180              ;
;  PLL0:inst44|altpll:altpll_component|_clk2 ; 6.552  ; 0.211 ; 7.718    ; 0.343   ; 48.769              ;
;  PLL0:inst44|altpll:altpll_component|_clk4 ; 0.981  ; 0.224 ; 0.461    ; 0.743   ; 2.305               ;
;  altera_reserved_tck                       ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  ddlctrlr:inst|CLMN_READ_STATUS_2          ; N/A    ; N/A   ; 8.336    ; 0.545   ; 11.680              ;
;  inst63                                    ; 22.005 ; 0.378 ; 22.655   ; 0.810   ; 11.680              ;
;  inst85                                    ; 22.050 ; 0.378 ; 11.266   ; 12.837  ; 11.680              ;
; Design-wide TNS                            ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK40DES1                                 ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk0 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk1 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk2 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL0:inst44|altpll:altpll_component|_clk4 ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck                       ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  ddlctrlr:inst|CLMN_READ_STATUS_2          ; N/A    ; N/A   ; 0.000    ; 0.000   ; 0.000               ;
;  inst63                                    ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inst85                                    ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+--------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; 5.721  ; 5.721  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; 5.721  ; 5.721  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; 4.818  ; 4.818  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; 4.163  ; 4.163  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; 4.723  ; 4.723  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; 4.900  ; 4.900  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; 4.584  ; 4.584  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; 4.794  ; 4.794  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; 4.873  ; 4.873  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; 4.714  ; 4.714  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; 4.890  ; 4.890  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; 4.899  ; 4.899  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; 4.970  ; 4.970  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; 6.371  ; 6.371  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; 6.156  ; 6.156  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; 5.351  ; 5.351  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; 5.908  ; 5.908  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; 5.834  ; 5.834  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; 5.758  ; 5.758  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; 5.565  ; 5.565  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; 6.156  ; 6.156  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; 5.496  ; 5.496  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; 6.105  ; 6.105  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 6.708  ; 6.708  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 6.708  ; 6.708  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 6.669  ; 6.669  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 6.216  ; 6.216  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 6.545  ; 6.545  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 6.515  ; 6.515  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 6.901  ; 6.901  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 6.669  ; 6.669  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; 6.669  ; 6.669  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; 6.388  ; 6.388  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; 6.123  ; 6.123  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; 6.313  ; 6.313  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 6.239  ; 6.239  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 5.983  ; 5.983  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 6.199  ; 6.199  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 5.684  ; 5.684  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; 6.361  ; 6.361  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 10.176 ; 10.176 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.849  ; 6.849  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 6.285  ; 6.285  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 6.251  ; 6.251  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 6.335  ; 6.335  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 6.236  ; 6.236  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 6.841  ; 6.841  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 6.634  ; 6.634  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 6.102  ; 6.102  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 6.279  ; 6.279  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 4.754  ; 4.754  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 5.307  ; 5.307  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 5.047  ; 5.047  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 6.534  ; 6.534  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 6.849  ; 6.849  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 5.915  ; 5.915  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 5.626  ; 5.626  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 6.647  ; 6.647  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 6.786  ; 6.786  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 6.190  ; 6.190  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 5.421  ; 5.421  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 6.163  ; 6.163  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 5.000  ; 5.000  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 6.034  ; 6.034  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 5.184  ; 5.184  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 5.119  ; 5.119  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 5.461  ; 5.461  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 5.052  ; 5.052  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 4.525  ; 4.525  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 6.632  ; 6.632  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 4.461  ; 4.461  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 6.058  ; 6.058  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 5.333  ; 5.333  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 10.279 ; 10.279 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 8.841  ; 8.841  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 7.541  ; 7.541  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; 8.071  ; 8.071  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; 8.071  ; 8.071  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; 8.032  ; 8.032  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; 7.579  ; 7.579  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; 7.908  ; 7.908  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; 7.878  ; 7.878  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; 5.861  ; 5.861  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; 7.645  ; 7.645  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; 7.645  ; 7.645  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; 7.388  ; 7.388  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; 7.547  ; 7.547  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; 7.195  ; 7.195  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; 7.678  ; 7.678  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 8.306  ; 8.306  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; 2.722  ; 2.722  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; 2.995  ; 2.995  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; 2.117  ; 2.117  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; 2.593  ; 2.593  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; 3.270  ; 3.270  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; 3.047  ; 3.047  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; 2.280  ; 2.280  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; 3.351  ; 3.351  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; 1.455  ; 1.455  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; 1.973  ; 1.973  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; 1.144  ; 1.144  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; 3.070  ; 3.070  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; 8.209  ; 8.209  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; 7.711  ; 7.711  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; 7.660  ; 7.660  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; 8.305  ; 8.305  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; 8.306  ; 8.306  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; 6.992  ; 6.992  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; 6.451  ; 6.451  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; 7.163  ; 7.163  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; 7.369  ; 7.369  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; 7.349  ; 7.349  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; 1.114  ; 1.114  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; 2.283  ; 2.283  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; 1.469  ; 1.469  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; 2.205  ; 2.205  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; 0.975  ; 0.975  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; 2.703  ; 2.703  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; 0.916  ; 0.916  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; 2.303  ; 2.303  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; 1.701  ; 1.701  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; 1.168  ; 1.168  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; 8.062  ; 8.062  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; 6.800  ; 6.800  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; 6.959  ; 6.959  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; 6.051  ; 6.051  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; 5.844  ; 5.844  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; 5.779  ; 5.779  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; 5.700  ; 5.700  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; 5.505  ; 5.505  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; 5.038  ; 5.038  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; 6.051  ; 6.051  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; 5.195  ; 5.195  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; 5.127  ; 5.127  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; 5.469  ; 5.469  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; 5.062  ; 5.062  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; 6.922  ; 6.922  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 6.349  ; 6.349  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 6.554  ; 6.554  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 5.942  ; 5.942  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 5.901  ; 5.901  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 6.833  ; 6.833  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 6.556  ; 6.556  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 5.172  ; 5.172  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 6.922  ; 6.922  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 6.233  ; 6.233  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 6.305  ; 6.305  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 5.088  ; 5.088  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 6.477  ; 6.477  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 4.843  ; 4.843  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 5.401  ; 5.401  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 4.808  ; 4.808  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 5.480  ; 5.480  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 4.832  ; 4.832  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 5.722  ; 5.722  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; 5.104  ; 5.104  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; 6.649  ; 6.649  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; 3.542  ; 3.542  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; 2.913  ; 2.913  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; 3.186  ; 3.186  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; 2.308  ; 2.308  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; 2.784  ; 2.784  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; 3.461  ; 3.461  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; 3.238  ; 3.238  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; 2.471  ; 2.471  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; 3.542  ; 3.542  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; 1.646  ; 1.646  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; 2.164  ; 2.164  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; 1.335  ; 1.335  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; 3.261  ; 3.261  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; 2.863  ; 2.863  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; 1.928  ; 1.928  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; 1.885  ; 1.885  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; 2.879  ; 2.879  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; 3.130  ; 3.130  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; 2.558  ; 2.558  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; 2.106  ; 2.106  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; 2.366  ; 2.366  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; 1.960  ; 1.960  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; 2.576  ; 2.576  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; 1.305  ; 1.305  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; 2.474  ; 2.474  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; 1.660  ; 1.660  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; 2.396  ; 2.396  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; 1.166  ; 1.166  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; 2.894  ; 2.894  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; 1.107  ; 1.107  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; 2.494  ; 2.494  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; 1.892  ; 1.892  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; 1.359  ; 1.359  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; 6.268  ; 6.268  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; 5.863  ; 5.863  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------+------------+--------+--------+------------+-------------------------------------------+
; BCNT[*]     ; CLK40DES1  ; -1.752 ; -1.752 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[0]    ; CLK40DES1  ; -2.352 ; -2.352 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[1]    ; CLK40DES1  ; -1.982 ; -1.982 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[2]    ; CLK40DES1  ; -1.752 ; -1.752 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[3]    ; CLK40DES1  ; -1.953 ; -1.953 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[4]    ; CLK40DES1  ; -2.021 ; -2.021 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[5]    ; CLK40DES1  ; -2.014 ; -2.014 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[6]    ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[7]    ; CLK40DES1  ; -2.022 ; -2.022 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[8]    ; CLK40DES1  ; -2.080 ; -2.080 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[9]    ; CLK40DES1  ; -2.027 ; -2.027 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[10]   ; CLK40DES1  ; -2.053 ; -2.053 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  BCNT[11]   ; CLK40DES1  ; -2.066 ; -2.066 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BCNTSTR     ; CLK40DES1  ; -2.200 ; -2.200 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D[*]        ; CLK40DES1  ; -2.045 ; -2.045 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[0]       ; CLK40DES1  ; -2.073 ; -2.073 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[1]       ; CLK40DES1  ; -2.155 ; -2.155 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[2]       ; CLK40DES1  ; -2.168 ; -2.168 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[3]       ; CLK40DES1  ; -2.045 ; -2.045 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[4]       ; CLK40DES1  ; -2.050 ; -2.050 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[5]       ; CLK40DES1  ; -2.078 ; -2.078 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[6]       ; CLK40DES1  ; -2.104 ; -2.104 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  D[7]       ; CLK40DES1  ; -2.274 ; -2.274 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.557 ; -2.557 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.715 ; -2.715 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.699 ; -2.699 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.557 ; -2.557 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.623 ; -2.623 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.654 ; -2.654 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.747 ; -2.747 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.192 ; -2.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[0]      ; CLK40DES1  ; -2.275 ; -2.275 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[1]      ; CLK40DES1  ; -2.328 ; -2.328 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[2]      ; CLK40DES1  ; -2.192 ; -2.192 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[3]      ; CLK40DES1  ; -2.255 ; -2.255 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.485 ; -2.485 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.400 ; -2.400 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.510 ; -2.510 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.422 ; -2.422 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TTC_READY   ; CLK40DES1  ; -1.857 ; -1.857 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -3.461 ; -3.461 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -1.928 ; -1.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -2.630 ; -2.630 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -2.654 ; -2.654 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -2.332 ; -2.332 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -2.479 ; -2.479 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -2.507 ; -2.507 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -2.539 ; -2.539 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -2.465 ; -2.465 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -2.567 ; -2.567 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -2.108 ; -2.108 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -2.391 ; -2.391 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -2.193 ; -2.193 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -2.795 ; -2.795 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -2.728 ; -2.728 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -2.517 ; -2.517 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -2.412 ; -2.412 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -2.684 ; -2.684 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -2.695 ; -2.695 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -2.566 ; -2.566 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -2.325 ; -2.325 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -2.549 ; -2.549 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -2.158 ; -2.158 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -2.522 ; -2.522 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -2.212 ; -2.212 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -2.239 ; -2.239 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -2.299 ; -2.299 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -2.203 ; -2.203 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -1.969 ; -1.969 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -2.668 ; -2.668 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -1.928 ; -1.928 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -2.484 ; -2.484 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -2.265 ; -2.265 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -3.479 ; -3.479 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -3.055 ; -3.055 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -3.151 ; -3.151 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DQ[*]       ; CLK40DES1  ; -2.619 ; -2.619 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[0]      ; CLK40DES1  ; -2.777 ; -2.777 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[1]      ; CLK40DES1  ; -2.761 ; -2.761 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[2]      ; CLK40DES1  ; -2.619 ; -2.619 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DQ[3]      ; CLK40DES1  ; -2.685 ; -2.685 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; D_Str       ; CLK40DES1  ; -2.716 ; -2.716 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; L1A         ; CLK40DES1  ; -2.351 ; -2.351 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SA[*]       ; CLK40DES1  ; -2.531 ; -2.531 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[4]      ; CLK40DES1  ; -2.701 ; -2.701 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[5]      ; CLK40DES1  ; -2.531 ; -2.531 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[6]      ; CLK40DES1  ; -2.563 ; -2.563 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  SA[7]      ; CLK40DES1  ; -2.829 ; -2.829 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn     ; CLK40DES1  ; -1.845 ; -1.845 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -0.292 ; -0.292 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]     ; CLK40DES1  ; -1.030 ; -1.030 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]     ; CLK40DES1  ; -1.117 ; -1.117 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]     ; CLK40DES1  ; -0.769 ; -0.769 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]     ; CLK40DES1  ; -0.961 ; -0.961 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]     ; CLK40DES1  ; -1.093 ; -1.093 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]     ; CLK40DES1  ; -1.149 ; -1.149 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]     ; CLK40DES1  ; -0.796 ; -0.796 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]     ; CLK40DES1  ; -1.141 ; -1.141 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]     ; CLK40DES1  ; -0.523 ; -0.523 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]     ; CLK40DES1  ; -0.805 ; -0.805 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]    ; CLK40DES1  ; -0.430 ; -0.430 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]    ; CLK40DES1  ; -1.181 ; -1.181 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]    ; CLK40DES1  ; -0.873 ; -0.873 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]    ; CLK40DES1  ; -0.669 ; -0.669 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]    ; CLK40DES1  ; -0.643 ; -0.643 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]    ; CLK40DES1  ; -0.884 ; -0.884 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]    ; CLK40DES1  ; -0.948 ; -0.948 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]    ; CLK40DES1  ; -0.832 ; -0.832 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]    ; CLK40DES1  ; -0.696 ; -0.696 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]    ; CLK40DES1  ; -0.739 ; -0.739 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]    ; CLK40DES1  ; -0.619 ; -0.619 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]    ; CLK40DES1  ; -0.826 ; -0.826 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]    ; CLK40DES1  ; -0.360 ; -0.360 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]    ; CLK40DES1  ; -0.863 ; -0.863 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]    ; CLK40DES1  ; -0.482 ; -0.482 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]    ; CLK40DES1  ; -0.826 ; -0.826 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]    ; CLK40DES1  ; -0.318 ; -0.318 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]    ; CLK40DES1  ; -0.897 ; -0.897 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]    ; CLK40DES1  ; -0.292 ; -0.292 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]    ; CLK40DES1  ; -0.745 ; -0.745 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]    ; CLK40DES1  ; -0.638 ; -0.638 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]    ; CLK40DES1  ; -0.428 ; -0.428 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn      ; CLK40DES1  ; -1.736 ; -1.736 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiBENn      ; CLK40DES1  ; -2.427 ; -2.427 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fiDIR       ; CLK40DES1  ; -2.398 ; -2.398 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]      ; CLK40DES1  ; -2.185 ; -2.185 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[16]    ; CLK40DES1  ; -2.377 ; -2.377 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[17]    ; CLK40DES1  ; -2.382 ; -2.382 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[18]    ; CLK40DES1  ; -2.402 ; -2.402 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[19]    ; CLK40DES1  ; -2.340 ; -2.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[20]    ; CLK40DES1  ; -2.185 ; -2.185 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[21]    ; CLK40DES1  ; -2.534 ; -2.534 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[22]    ; CLK40DES1  ; -2.220 ; -2.220 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[23]    ; CLK40DES1  ; -2.246 ; -2.246 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[24]    ; CLK40DES1  ; -2.305 ; -2.305 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
;  fbD[25]    ; CLK40DES1  ; -2.211 ; -2.211 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; fbD[*]      ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -2.724 ; -2.724 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -2.778 ; -2.778 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -2.506 ; -2.506 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -2.544 ; -2.544 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -2.749 ; -2.749 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -2.782 ; -2.782 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -2.219 ; -2.219 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -2.790 ; -2.790 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -2.540 ; -2.540 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -2.635 ; -2.635 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -2.204 ; -2.204 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -2.663 ; -2.663 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -2.090 ; -2.090 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -2.328 ; -2.328 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -2.069 ; -2.069 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -2.370 ; -2.370 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -2.079 ; -2.079 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -2.433 ; -2.433 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fiLFn       ; CLK40DES1  ; -2.263 ; -2.263 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbCTRLn     ; CLK40DES1  ; -1.908 ; -1.908 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]      ; CLK40DES1  ; -0.355 ; -0.355 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]     ; CLK40DES1  ; -1.093 ; -1.093 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]     ; CLK40DES1  ; -1.180 ; -1.180 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]     ; CLK40DES1  ; -0.832 ; -0.832 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]     ; CLK40DES1  ; -1.024 ; -1.024 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]     ; CLK40DES1  ; -1.156 ; -1.156 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]     ; CLK40DES1  ; -1.212 ; -1.212 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]     ; CLK40DES1  ; -0.859 ; -0.859 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]     ; CLK40DES1  ; -1.204 ; -1.204 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]     ; CLK40DES1  ; -0.586 ; -0.586 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]     ; CLK40DES1  ; -0.868 ; -0.868 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]    ; CLK40DES1  ; -0.493 ; -0.493 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]    ; CLK40DES1  ; -1.244 ; -1.244 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]    ; CLK40DES1  ; -0.936 ; -0.936 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]    ; CLK40DES1  ; -0.732 ; -0.732 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]    ; CLK40DES1  ; -0.706 ; -0.706 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]    ; CLK40DES1  ; -0.947 ; -0.947 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]    ; CLK40DES1  ; -1.011 ; -1.011 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]    ; CLK40DES1  ; -0.895 ; -0.895 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]    ; CLK40DES1  ; -0.759 ; -0.759 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]    ; CLK40DES1  ; -0.802 ; -0.802 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]    ; CLK40DES1  ; -0.682 ; -0.682 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]    ; CLK40DES1  ; -0.889 ; -0.889 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]    ; CLK40DES1  ; -0.423 ; -0.423 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]    ; CLK40DES1  ; -0.926 ; -0.926 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]    ; CLK40DES1  ; -0.545 ; -0.545 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]    ; CLK40DES1  ; -0.889 ; -0.889 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]    ; CLK40DES1  ; -0.381 ; -0.381 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]    ; CLK40DES1  ; -0.960 ; -0.960 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]    ; CLK40DES1  ; -0.355 ; -0.355 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]    ; CLK40DES1  ; -0.808 ; -0.808 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]    ; CLK40DES1  ; -0.701 ; -0.701 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]    ; CLK40DES1  ; -0.491 ; -0.491 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn      ; CLK40DES1  ; -1.799 ; -1.799 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; L0_EXT_LVDS ; CLK40DES1  ; -2.454 ; -2.454 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
+-------------+------------+--------+--------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 7.420  ; 7.420  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 8.470  ; 8.470  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 11.047 ; 11.047 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 10.056 ; 10.056 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 11.047 ; 11.047 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 7.393  ; 7.393  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 8.111  ; 8.111  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 8.180  ; 8.180  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 8.478  ; 8.478  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 9.308  ; 9.308  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 6.616  ; 6.616  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 7.612  ; 7.612  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 7.421  ; 7.421  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 12.702 ; 12.702 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 11.748 ; 11.748 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 12.068 ; 12.068 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 11.479 ; 11.479 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 12.699 ; 12.699 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 11.608 ; 11.608 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 11.613 ; 11.613 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 10.881 ; 10.881 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 12.434 ; 12.434 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 11.001 ; 11.001 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 12.702 ; 12.702 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 10.421 ; 10.421 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 12.200 ; 12.200 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 11.477 ; 11.477 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 12.298 ; 12.298 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 10.433 ; 10.433 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 12.165 ; 12.165 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 11.801 ; 11.801 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 11.340 ; 11.340 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 9.659  ; 9.659  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 10.994 ; 10.994 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 10.556 ; 10.556 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 11.603 ; 11.603 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 11.096 ; 11.096 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 10.666 ; 10.666 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 10.288 ; 10.288 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 11.694 ; 11.694 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 9.867  ; 9.867  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 11.036 ; 11.036 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 9.374  ; 9.374  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 10.887 ; 10.887 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 9.637  ; 9.637  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 10.294 ; 10.294 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;        ; 3.136  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 10.229 ; 10.229 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 14.781 ; 14.781 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 13.940 ; 13.940 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 14.068 ; 14.068 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 13.611 ; 13.611 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 14.502 ; 14.502 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 13.199 ; 13.199 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 14.098 ; 14.098 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 13.215 ; 13.215 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 14.426 ; 14.426 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 13.366 ; 13.366 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 14.385 ; 14.385 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 12.837 ; 12.837 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 14.524 ; 14.524 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 12.687 ; 12.687 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 12.935 ; 12.935 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 12.705 ; 12.705 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 14.736 ; 14.736 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 13.150 ; 13.150 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 14.001 ; 14.001 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 12.164 ; 12.164 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 14.781 ; 14.781 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 13.041 ; 13.041 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 13.358 ; 13.358 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 13.463 ; 13.463 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 13.809 ; 13.809 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 13.146 ; 13.146 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 13.820 ; 13.820 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 13.000 ; 13.000 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 13.842 ; 13.842 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 12.530 ; 12.530 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 13.883 ; 13.883 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 12.901 ; 12.901 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 13.153 ; 13.153 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 11.054 ; 11.054 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 14.053 ; 14.053 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 3.136  ;        ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 9.259  ; 9.259  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 6.390  ;        ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 7.807  ; 7.807  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;        ; 6.390  ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 12.194 ; 12.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 10.927 ; 10.927 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 10.368 ; 10.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 10.036 ; 10.036 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 11.038 ; 11.038 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 11.023 ; 11.023 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 11.300 ; 11.300 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 12.194 ; 12.194 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 9.831  ; 9.831  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 10.910 ; 10.910 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 8.466  ; 8.466  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 13.033 ; 13.033 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 10.986 ; 10.986 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 11.453 ; 11.453 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 11.654 ; 11.654 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 12.491 ; 12.491 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 11.344 ; 11.344 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 12.550 ; 12.550 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 11.258 ; 11.258 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 12.351 ; 12.351 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 11.818 ; 11.818 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 11.903 ; 11.903 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 11.289 ; 11.289 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 12.772 ; 12.772 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 10.827 ; 10.827 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 10.708 ; 10.708 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 10.848 ; 10.848 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 13.033 ; 13.033 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 10.473 ; 10.473 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 12.349 ; 12.349 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 10.346 ; 10.346 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 12.834 ; 12.834 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 11.409 ; 11.409 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 11.217 ; 11.217 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 11.915 ; 11.915 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 11.581 ; 11.581 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 11.299 ; 11.299 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 11.687 ; 11.687 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 11.452 ; 11.452 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 12.294 ; 12.294 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 10.461 ; 10.461 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 12.335 ; 12.335 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 10.440 ; 10.440 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 10.544 ; 10.544 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 10.893 ; 10.893 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 14.590 ; 14.590 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 13.161 ; 13.161 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 13.401 ; 13.401 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 13.420 ; 13.420 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 14.142 ; 14.142 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 12.508 ; 12.508 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 13.882 ; 13.882 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 12.531 ; 12.531 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 14.235 ; 14.235 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 12.717 ; 12.717 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 13.009 ; 13.009 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 11.747 ; 11.747 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 14.333 ; 14.333 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 11.953 ; 11.953 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 12.343 ; 12.343 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 11.996 ; 11.996 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 14.545 ; 14.545 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 11.893 ; 11.893 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 13.810 ; 13.810 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 11.777 ; 11.777 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 14.590 ; 14.590 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 12.764 ; 12.764 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 12.464 ; 12.464 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 13.033 ; 13.033 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 11.922 ; 11.922 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 12.955 ; 12.955 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 13.629 ; 13.629 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 12.793 ; 12.793 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 13.086 ; 13.086 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 11.172 ; 11.172 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 13.035 ; 13.035 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 12.578 ; 12.578 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 12.264 ; 12.264 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 13.862 ; 13.862 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 9.126  ; 9.126  ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.883  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.883  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.023  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.388  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 6.451  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 7.160  ;        ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.883  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.883  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.023  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.388  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 6.451  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;        ; 7.160  ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 14.157 ; 14.157 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 13.496 ; 13.496 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 13.376 ; 13.376 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 11.811 ; 11.811 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 14.157 ; 14.157 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 11.881 ; 11.881 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 11.886 ; 11.886 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 11.000 ; 11.000 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 13.510 ; 13.510 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 11.003 ; 11.003 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 13.703 ; 13.703 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 11.330 ; 11.330 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 12.750 ; 12.750 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 10.502 ; 10.502 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 11.597 ; 11.597 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 10.457 ; 10.457 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 12.423 ; 12.423 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 10.578 ; 10.578 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 11.475 ; 11.475 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 9.109  ; 9.109  ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 12.609 ; 12.609 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 9.688  ; 9.688  ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 12.528 ; 12.528 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 11.563 ; 11.563 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 11.810 ; 11.810 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 10.057 ; 10.057 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 11.747 ; 11.747 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 10.071 ; 10.071 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 11.110 ; 11.110 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 9.615  ; 9.615  ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 10.468 ; 10.468 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 10.256 ; 10.256 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 10.708 ; 10.708 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 14.852 ; 14.852 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 14.058 ; 14.058 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 13.532 ; 13.532 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 11.713 ; 11.713 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 14.852 ; 14.852 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 11.959 ; 11.959 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 12.487 ; 12.487 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 11.746 ; 11.746 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 14.094 ; 14.094 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 11.467 ; 11.467 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 13.957 ; 13.957 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 12.046 ; 12.046 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 12.985 ; 12.985 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 10.851 ; 10.851 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 12.918 ; 12.918 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 10.640 ; 10.640 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 13.548 ; 13.548 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 12.667 ; 12.667 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 13.004 ; 13.004 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 10.608 ; 10.608 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 12.821 ; 12.821 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 11.137 ; 11.137 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 13.186 ; 13.186 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 11.803 ; 11.803 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 13.105 ; 13.105 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 12.312 ; 12.312 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 12.026 ; 12.026 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 11.195 ; 11.195 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 12.886 ; 12.886 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 11.419 ; 11.419 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 12.506 ; 12.506 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 11.486 ; 11.486 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 11.621 ; 11.621 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+--------+--------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port         ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+
; ACCESS_LED        ; CLK40DES1                        ; 3.240 ; 3.240 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; BUSY              ; CLK40DES1                        ; 3.687 ; 3.687 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.272 ; 3.272 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.879 ; 3.879 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.368 ; 3.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.272 ; 3.272 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.535 ; 3.535 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.544 ; 3.544 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.650 ; 3.650 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.946 ; 3.946 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; RESETn_to_SEGMENT ; CLK40DES1                        ; 2.959 ; 2.959 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.331 ; 3.331 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; TRIG_LED          ; CLK40DES1                        ; 3.237 ; 3.237 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.423 ; 3.423 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.175 ; 4.175 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.093 ; 4.093 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 3.945 ; 3.945 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 4.065 ; 4.065 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 3.490 ; 3.490 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 3.932 ; 3.932 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 3.896 ; 3.896 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 4.569 ; 4.569 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.570 ; 3.570 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.242 ; 4.242 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 3.636 ; 3.636 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 4.038 ; 4.038 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 3.824 ; 3.824 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.618 ; 4.618 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 3.938 ; 3.938 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 4.474 ; 4.474 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.009 ; 4.009 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.186 ; 4.186 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 3.922 ; 3.922 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 3.927 ; 3.927 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.028 ; 4.028 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.248 ; 4.248 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 4.144 ; 4.144 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.125 ; 4.125 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 3.645 ; 3.645 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 3.887 ; 3.887 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.423 ; 3.423 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 3.770 ; 3.770 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 4.077 ; 4.077 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.625 ; 4.625 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 4.120 ; 4.120 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.413 ; 4.413 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ;       ; 1.469 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbCTRLn           ; CLK40DES1                        ; 4.210 ; 4.210 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbD[*]            ; CLK40DES1                        ; 3.702 ; 3.702 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[0]           ; CLK40DES1                        ; 4.666 ; 4.666 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[1]           ; CLK40DES1                        ; 4.709 ; 4.709 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[2]           ; CLK40DES1                        ; 4.390 ; 4.390 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[3]           ; CLK40DES1                        ; 4.501 ; 4.501 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[4]           ; CLK40DES1                        ; 4.308 ; 4.308 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[5]           ; CLK40DES1                        ; 4.451 ; 4.451 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[6]           ; CLK40DES1                        ; 4.131 ; 4.131 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[7]           ; CLK40DES1                        ; 4.744 ; 4.744 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[8]           ; CLK40DES1                        ; 3.793 ; 3.793 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[9]           ; CLK40DES1                        ; 4.667 ; 4.667 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[10]          ; CLK40DES1                        ; 4.013 ; 4.013 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[11]          ; CLK40DES1                        ; 4.453 ; 4.453 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[12]          ; CLK40DES1                        ; 3.924 ; 3.924 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[13]          ; CLK40DES1                        ; 4.208 ; 4.208 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[14]          ; CLK40DES1                        ; 3.981 ; 3.981 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[15]          ; CLK40DES1                        ; 3.939 ; 3.939 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[16]          ; CLK40DES1                        ; 4.155 ; 4.155 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[17]          ; CLK40DES1                        ; 4.504 ; 4.504 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[18]          ; CLK40DES1                        ; 3.970 ; 3.970 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[19]          ; CLK40DES1                        ; 4.480 ; 4.480 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[20]          ; CLK40DES1                        ; 4.018 ; 4.018 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[21]          ; CLK40DES1                        ; 4.345 ; 4.345 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[22]          ; CLK40DES1                        ; 3.906 ; 3.906 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[23]          ; CLK40DES1                        ; 4.326 ; 4.326 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[24]          ; CLK40DES1                        ; 3.842 ; 3.842 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[25]          ; CLK40DES1                        ; 4.228 ; 4.228 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[26]          ; CLK40DES1                        ; 3.793 ; 3.793 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[27]          ; CLK40DES1                        ; 4.206 ; 4.206 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[28]          ; CLK40DES1                        ; 3.702 ; 3.702 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[29]          ; CLK40DES1                        ; 4.232 ; 4.232 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[30]          ; CLK40DES1                        ; 3.889 ; 3.889 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
;  fbD[31]          ; CLK40DES1                        ; 4.343 ; 4.343 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; fbTENn            ; CLK40DES1                        ; 3.853 ; 3.853 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foBSYn            ; CLK40DES1                        ; 3.899 ; 3.899 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; foCLK             ; CLK40DES1                        ; 1.469 ;       ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk0 ;
; Bout              ; CLK40DES1                        ; 3.801 ; 3.801 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ; 2.820 ;       ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_TRIG          ; CLK40DES1                        ; 3.385 ; 3.385 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; SEG_CLOCK         ; CLK40DES1                        ;       ; 2.820 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk1 ;
; DATABUS_ADD[*]    ; CLK40DES1                        ; 3.286 ; 3.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[0]   ; CLK40DES1                        ; 3.972 ; 3.972 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[1]   ; CLK40DES1                        ; 3.905 ; 3.905 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[2]   ; CLK40DES1                        ; 3.794 ; 3.794 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[4]   ; CLK40DES1                        ; 3.286 ; 3.286 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[5]   ; CLK40DES1                        ; 3.418 ; 3.418 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[6]   ; CLK40DES1                        ; 3.516 ; 3.516 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  DATABUS_ADD[7]   ; CLK40DES1                        ; 3.775 ; 3.775 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_CSn           ; CLK40DES1                        ; 3.519 ; 3.519 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; LOC_Rn/W          ; CLK40DES1                        ; 3.973 ; 3.973 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; SEG_CLOCK         ; CLK40DES1                        ; 3.670 ; 3.670 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 3.358 ; 3.358 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 4.535 ; 4.535 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 4.704 ; 4.704 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 4.809 ; 4.809 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 5.090 ; 5.090 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 4.662 ; 4.662 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 5.095 ; 5.095 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 4.593 ; 4.593 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 5.052 ; 5.052 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 4.853 ; 4.853 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 4.865 ; 4.865 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 4.639 ; 4.639 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 5.218 ; 5.218 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 3.970 ; 3.970 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 4.393 ; 4.393 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 4.417 ; 4.417 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 4.176 ; 4.176 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 3.896 ; 3.896 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 4.132 ; 4.132 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 3.871 ; 3.871 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 3.977 ; 3.977 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 3.837 ; 3.837 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 4.289 ; 4.289 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 3.726 ; 3.726 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 4.368 ; 4.368 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 3.726 ; 3.726 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 3.816 ; 3.816 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 3.446 ; 3.446 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 3.811 ; 3.811 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 3.358 ; 3.358 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 3.761 ; 3.761 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 4.325 ; 4.325 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 4.339 ; 4.339 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbTENn            ; CLK40DES1                        ; 4.600 ; 4.600 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; fbD[*]            ; CLK40DES1                        ; 4.990 ; 4.990 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[0]           ; CLK40DES1                        ; 5.788 ; 5.788 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[1]           ; CLK40DES1                        ; 5.871 ; 5.871 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[2]           ; CLK40DES1                        ; 5.921 ; 5.921 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[3]           ; CLK40DES1                        ; 6.196 ; 6.196 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[4]           ; CLK40DES1                        ; 5.535 ; 5.535 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[5]           ; CLK40DES1                        ; 6.061 ; 6.061 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[6]           ; CLK40DES1                        ; 5.537 ; 5.537 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[7]           ; CLK40DES1                        ; 6.204 ; 6.204 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[8]           ; CLK40DES1                        ; 5.629 ; 5.629 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[9]           ; CLK40DES1                        ; 5.744 ; 5.744 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[10]          ; CLK40DES1                        ; 5.239 ; 5.239 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[11]          ; CLK40DES1                        ; 6.233 ; 6.233 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[12]          ; CLK40DES1                        ; 5.343 ; 5.343 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[13]          ; CLK40DES1                        ; 5.500 ; 5.500 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[14]          ; CLK40DES1                        ; 5.345 ; 5.345 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[15]          ; CLK40DES1                        ; 6.332 ; 6.332 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[16]          ; CLK40DES1                        ; 5.314 ; 5.314 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[17]          ; CLK40DES1                        ; 6.046 ; 6.046 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[18]          ; CLK40DES1                        ; 5.290 ; 5.290 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[19]          ; CLK40DES1                        ; 6.360 ; 6.360 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[20]          ; CLK40DES1                        ; 5.607 ; 5.607 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[21]          ; CLK40DES1                        ; 5.555 ; 5.555 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[22]          ; CLK40DES1                        ; 5.729 ; 5.729 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[23]          ; CLK40DES1                        ; 5.297 ; 5.297 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[24]          ; CLK40DES1                        ; 5.701 ; 5.701 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[25]          ; CLK40DES1                        ; 5.960 ; 5.960 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[26]          ; CLK40DES1                        ; 5.622 ; 5.622 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[27]          ; CLK40DES1                        ; 5.761 ; 5.761 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[28]          ; CLK40DES1                        ; 4.990 ; 4.990 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[29]          ; CLK40DES1                        ; 5.759 ; 5.759 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[30]          ; CLK40DES1                        ; 5.579 ; 5.579 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
;  fbD[31]          ; CLK40DES1                        ; 5.444 ; 5.444 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; foBSYn            ; CLK40DES1                        ; 5.754 ; 5.754 ; Fall       ; PLL0:inst44|altpll:altpll_component|_clk2 ;
; BUSY              ; CLK40DES1                        ; 3.953 ; 3.953 ; Rise       ; PLL0:inst44|altpll:altpll_component|_clk4 ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.580 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 3.292 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.580 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.690 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.724 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ; 2.979 ;       ; Rise       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; DATABUS_ADD[*]    ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.580 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[0]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 3.292 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[4]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.580 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[5]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.690 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[6]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.724 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
;  DATABUS_ADD[7]   ; ddlctrlr:inst|CLMN_READ_STATUS_2 ;       ; 2.979 ; Fall       ; ddlctrlr:inst|CLMN_READ_STATUS_2          ;
; fbD[*]            ; inst63                           ; 4.023 ; 4.023 ; Rise       ; inst63                                    ;
;  fbD[0]           ; inst63                           ; 5.729 ; 5.729 ; Rise       ; inst63                                    ;
;  fbD[1]           ; inst63                           ; 5.671 ; 5.671 ; Rise       ; inst63                                    ;
;  fbD[2]           ; inst63                           ; 5.041 ; 5.041 ; Rise       ; inst63                                    ;
;  fbD[3]           ; inst63                           ; 5.965 ; 5.965 ; Rise       ; inst63                                    ;
;  fbD[4]           ; inst63                           ; 5.078 ; 5.078 ; Rise       ; inst63                                    ;
;  fbD[5]           ; inst63                           ; 5.103 ; 5.103 ; Rise       ; inst63                                    ;
;  fbD[6]           ; inst63                           ; 4.721 ; 4.721 ; Rise       ; inst63                                    ;
;  fbD[7]           ; inst63                           ; 5.746 ; 5.746 ; Rise       ; inst63                                    ;
;  fbD[8]           ; inst63                           ; 4.747 ; 4.747 ; Rise       ; inst63                                    ;
;  fbD[9]           ; inst63                           ; 5.803 ; 5.803 ; Rise       ; inst63                                    ;
;  fbD[10]          ; inst63                           ; 4.922 ; 4.922 ; Rise       ; inst63                                    ;
;  fbD[11]          ; inst63                           ; 5.417 ; 5.417 ; Rise       ; inst63                                    ;
;  fbD[12]          ; inst63                           ; 4.554 ; 4.554 ; Rise       ; inst63                                    ;
;  fbD[13]          ; inst63                           ; 4.963 ; 4.963 ; Rise       ; inst63                                    ;
;  fbD[14]          ; inst63                           ; 4.501 ; 4.501 ; Rise       ; inst63                                    ;
;  fbD[15]          ; inst63                           ; 5.311 ; 5.311 ; Rise       ; inst63                                    ;
;  fbD[16]          ; inst63                           ; 4.581 ; 4.581 ; Rise       ; inst63                                    ;
;  fbD[17]          ; inst63                           ; 4.955 ; 4.955 ; Rise       ; inst63                                    ;
;  fbD[18]          ; inst63                           ; 4.023 ; 4.023 ; Rise       ; inst63                                    ;
;  fbD[19]          ; inst63                           ; 5.368 ; 5.368 ; Rise       ; inst63                                    ;
;  fbD[20]          ; inst63                           ; 4.241 ; 4.241 ; Rise       ; inst63                                    ;
;  fbD[21]          ; inst63                           ; 5.354 ; 5.354 ; Rise       ; inst63                                    ;
;  fbD[22]          ; inst63                           ; 4.945 ; 4.945 ; Rise       ; inst63                                    ;
;  fbD[23]          ; inst63                           ; 5.082 ; 5.082 ; Rise       ; inst63                                    ;
;  fbD[24]          ; inst63                           ; 4.399 ; 4.399 ; Rise       ; inst63                                    ;
;  fbD[25]          ; inst63                           ; 5.055 ; 5.055 ; Rise       ; inst63                                    ;
;  fbD[26]          ; inst63                           ; 4.387 ; 4.387 ; Rise       ; inst63                                    ;
;  fbD[27]          ; inst63                           ; 4.790 ; 4.790 ; Rise       ; inst63                                    ;
;  fbD[28]          ; inst63                           ; 4.227 ; 4.227 ; Rise       ; inst63                                    ;
;  fbD[29]          ; inst63                           ; 4.551 ; 4.551 ; Rise       ; inst63                                    ;
;  fbD[30]          ; inst63                           ; 4.419 ; 4.419 ; Rise       ; inst63                                    ;
;  fbD[31]          ; inst63                           ; 4.652 ; 4.652 ; Rise       ; inst63                                    ;
; fbD[*]            ; inst85                           ; 4.636 ; 4.636 ; Fall       ; inst85                                    ;
;  fbD[0]           ; inst85                           ; 5.996 ; 5.996 ; Fall       ; inst85                                    ;
;  fbD[1]           ; inst85                           ; 5.779 ; 5.779 ; Fall       ; inst85                                    ;
;  fbD[2]           ; inst85                           ; 5.093 ; 5.093 ; Fall       ; inst85                                    ;
;  fbD[3]           ; inst85                           ; 6.307 ; 6.307 ; Fall       ; inst85                                    ;
;  fbD[4]           ; inst85                           ; 5.175 ; 5.175 ; Fall       ; inst85                                    ;
;  fbD[5]           ; inst85                           ; 5.382 ; 5.382 ; Fall       ; inst85                                    ;
;  fbD[6]           ; inst85                           ; 5.083 ; 5.083 ; Fall       ; inst85                                    ;
;  fbD[7]           ; inst85                           ; 6.023 ; 6.023 ; Fall       ; inst85                                    ;
;  fbD[8]           ; inst85                           ; 4.988 ; 4.988 ; Fall       ; inst85                                    ;
;  fbD[9]           ; inst85                           ; 5.976 ; 5.976 ; Fall       ; inst85                                    ;
;  fbD[10]          ; inst85                           ; 5.248 ; 5.248 ; Fall       ; inst85                                    ;
;  fbD[11]          ; inst85                           ; 5.556 ; 5.556 ; Fall       ; inst85                                    ;
;  fbD[12]          ; inst85                           ; 4.744 ; 4.744 ; Fall       ; inst85                                    ;
;  fbD[13]          ; inst85                           ; 5.527 ; 5.527 ; Fall       ; inst85                                    ;
;  fbD[14]          ; inst85                           ; 4.636 ; 4.636 ; Fall       ; inst85                                    ;
;  fbD[15]          ; inst85                           ; 5.781 ; 5.781 ; Fall       ; inst85                                    ;
;  fbD[16]          ; inst85                           ; 5.428 ; 5.428 ; Fall       ; inst85                                    ;
;  fbD[17]          ; inst85                           ; 5.553 ; 5.553 ; Fall       ; inst85                                    ;
;  fbD[18]          ; inst85                           ; 4.667 ; 4.667 ; Fall       ; inst85                                    ;
;  fbD[19]          ; inst85                           ; 5.526 ; 5.526 ; Fall       ; inst85                                    ;
;  fbD[20]          ; inst85                           ; 4.846 ; 4.846 ; Fall       ; inst85                                    ;
;  fbD[21]          ; inst85                           ; 5.639 ; 5.639 ; Fall       ; inst85                                    ;
;  fbD[22]          ; inst85                           ; 5.116 ; 5.116 ; Fall       ; inst85                                    ;
;  fbD[23]          ; inst85                           ; 5.635 ; 5.635 ; Fall       ; inst85                                    ;
;  fbD[24]          ; inst85                           ; 5.322 ; 5.322 ; Fall       ; inst85                                    ;
;  fbD[25]          ; inst85                           ; 5.220 ; 5.220 ; Fall       ; inst85                                    ;
;  fbD[26]          ; inst85                           ; 4.869 ; 4.869 ; Fall       ; inst85                                    ;
;  fbD[27]          ; inst85                           ; 5.517 ; 5.517 ; Fall       ; inst85                                    ;
;  fbD[28]          ; inst85                           ; 4.989 ; 4.989 ; Fall       ; inst85                                    ;
;  fbD[29]          ; inst85                           ; 5.373 ; 5.373 ; Fall       ; inst85                                    ;
;  fbD[30]          ; inst85                           ; 4.957 ; 4.957 ; Fall       ; inst85                                    ;
;  fbD[31]          ; inst85                           ; 5.062 ; 5.062 ; Fall       ; inst85                                    ;
+-------------------+----------------------------------+-------+-------+------------+-------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; EXT_RESET  ; Dout        ; 8.685  ;        ;        ; 8.685  ;
; L0_EXT_NIM ; Aout        ; 8.689  ;        ;        ; 8.689  ;
; L2_EXT     ; Cout        ; 8.682  ;        ;        ; 8.682  ;
; fbD[12]    ; foBSYn      ; 15.790 ; 15.790 ; 15.790 ; 15.790 ;
; fbD[13]    ; foBSYn      ; 15.292 ; 15.292 ; 15.292 ; 15.292 ;
; fbD[14]    ; foBSYn      ; 15.208 ; 15.208 ; 15.208 ; 15.208 ;
; fbD[15]    ; foBSYn      ; 15.853 ; 15.853 ; 15.853 ; 15.853 ;
; fbD[16]    ; foBSYn      ; 15.854 ; 15.854 ; 15.854 ; 15.854 ;
; fbD[17]    ; foBSYn      ; 15.021 ; 15.021 ; 15.021 ; 15.021 ;
; fbD[18]    ; foBSYn      ; 14.480 ; 14.480 ; 14.480 ; 14.480 ;
; fbD[19]    ; foBSYn      ; 15.192 ; 15.192 ; 15.192 ; 15.192 ;
; fbD[20]    ; foBSYn      ; 14.801 ; 14.801 ; 14.801 ; 14.801 ;
; fbD[21]    ; foBSYn      ; 14.781 ; 14.781 ; 14.781 ; 14.781 ;
; fbTENn     ; foBSYn      ;        ; 15.494 ; 15.494 ;        ;
; fiBENn     ; fbCTRLn     ; 15.037 ; 15.037 ; 15.037 ; 15.037 ;
; fiBENn     ; fbTENn      ; 15.037 ; 15.037 ; 15.037 ; 15.037 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; EXT_RESET  ; Dout        ; 3.987 ;       ;       ; 3.987 ;
; L0_EXT_NIM ; Aout        ; 4.003 ;       ;       ; 4.003 ;
; L2_EXT     ; Cout        ; 3.999 ;       ;       ; 3.999 ;
; fbD[12]    ; foBSYn      ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; fbD[13]    ; foBSYn      ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; fbD[14]    ; foBSYn      ; 6.596 ; 6.596 ; 6.596 ; 6.596 ;
; fbD[15]    ; foBSYn      ; 6.743 ; 6.743 ; 6.743 ; 6.743 ;
; fbD[16]    ; foBSYn      ; 6.693 ; 6.693 ; 6.693 ; 6.693 ;
; fbD[17]    ; foBSYn      ; 6.423 ; 6.423 ; 6.423 ; 6.423 ;
; fbD[18]    ; foBSYn      ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; fbD[19]    ; foBSYn      ; 6.473 ; 6.473 ; 6.473 ; 6.473 ;
; fbD[20]    ; foBSYn      ; 6.433 ; 6.433 ; 6.433 ; 6.433 ;
; fbD[21]    ; foBSYn      ; 6.405 ; 6.405 ; 6.405 ; 6.405 ;
; fbTENn     ; foBSYn      ;       ; 6.626 ; 6.626 ;       ;
; fiBENn     ; fbCTRLn     ; 6.337 ; 6.337 ; 6.337 ; 6.337 ;
; fiBENn     ; fbTENn      ; 6.337 ; 6.337 ; 6.337 ; 6.337 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbTENn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foCLK               ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUSY                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; foBSYn              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Cout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout                ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------------+
; Input Transition Times                                                   ;
+-----------------------+--------------+-----------------+-----------------+
; Pin                   ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------------+--------------+-----------------+-----------------+
; fbCTRLn               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbTENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[31]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[30]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[29]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[28]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[27]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[26]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[25]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[24]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[23]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[22]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[21]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[20]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[19]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[18]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[17]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[16]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[15]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[14]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[13]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[12]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[11]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[10]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[9]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[8]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[7]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[6]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[5]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[4]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[3]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[2]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[1]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fbD[0]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_NIM            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L2_EXT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; EXT_RESET             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK40DES1             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TTC_READY             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiBENn                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiLFn                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; fiDIR                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L0_EXT_LVDS           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; L1A                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[6]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[5]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D_Str                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DQ[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[7]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[4]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[4]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[6]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[5]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SA[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D[7]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[11]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNTSTR               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[10]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[9]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[8]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[7]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[6]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[5]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[4]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BCNT[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tms   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tck   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_tdi   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; altera_reserved_ntrst ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~CS~                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nWS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nRS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~RUnLU~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~nCS~                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA0~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA1~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA2~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA4~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA3~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA5~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA6~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~DATA7~               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.028 V            ; 0.004 V                              ; 0.094 V                              ; 5.33e-10 s                  ; 4.83e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.028 V           ; 0.004 V                             ; 0.094 V                             ; 5.33e-10 s                 ; 4.83e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000946 V                   ; 3.14 V              ; -0.0298 V           ; 0.006 V                              ; 0.125 V                              ; 5.69e-10 s                  ; 5.22e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000946 V                  ; 3.14 V             ; -0.0298 V          ; 0.006 V                             ; 0.125 V                             ; 5.69e-10 s                 ; 5.22e-10 s                 ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.43 V              ; -0.324 V            ; 0.392 V                              ; 0.387 V                              ; 2.03e-10 s                  ; 1.75e-10 s                  ; No                         ; No                         ; 3.13 V                      ; 0.000945 V                  ; 3.43 V             ; -0.324 V           ; 0.392 V                             ; 0.387 V                             ; 2.03e-10 s                 ; 1.75e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.13 V                       ; 0.000945 V                   ; 3.14 V              ; -0.0234 V           ; 0.024 V                              ; 0.076 V                              ; 3.17e-10 s                  ; 2.74e-10 s                  ; Yes                        ; Yes                        ; 3.13 V                      ; 0.000945 V                  ; 3.14 V             ; -0.0234 V          ; 0.024 V                             ; 0.076 V                             ; 3.17e-10 s                 ; 2.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DATABUS_ADD[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; fbCTRLn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbTENn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[31]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[30]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[29]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[28]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[27]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[26]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[25]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[24]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[23]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[22]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[21]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[20]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[19]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[18]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[17]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[16]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[15]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[14]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[13]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[12]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[11]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[10]             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[9]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[8]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[7]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[6]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[5]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[4]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[3]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; fbD[2]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[1]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; fbD[0]              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; SEG_CLOCK           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; foCLK               ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; LOC_CSn             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; SEG_TRIG            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; BUSY                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.087 V            ; 0.204 V                              ; 0.136 V                              ; 4.16e-10 s                  ; 3.68e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.087 V           ; 0.204 V                             ; 0.136 V                             ; 4.16e-10 s                 ; 3.68e-10 s                 ; Yes                       ; Yes                       ;
; SPARE_LVDS          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; G_SPARE1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; G_SPARE2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; TRIG_LED            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; ACCESS_LED          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; foBSYn              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; LOC_Rn/W            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; Aout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Bout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Cout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; Dout                ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.51 V              ; -0.125 V            ; 0.109 V                              ; 0.255 V                              ; 3.59e-10 s                  ; 2.4e-10 s                   ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.51 V             ; -0.125 V           ; 0.109 V                             ; 0.255 V                             ; 3.59e-10 s                 ; 2.4e-10 s                  ; Yes                       ; Yes                       ;
; RESETn_to_SEGMENT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; DATABUS_ADD[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; DATABUS_ADD[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 4.63 V              ; -1.72 V             ; 1.1 V                                ; 1.53 V                               ; 1.27e-10 s                  ; 1.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; -0.000828 V                 ; 4.63 V             ; -1.72 V            ; 1.1 V                               ; 1.53 V                              ; 1.27e-10 s                 ; 1.08e-10 s                 ; No                        ; No                        ;
; altera_reserved_tdo ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM2~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM0~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~PGM1~              ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~CRC_ERROR~         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
; ~RDYnBSY~           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; -0.000828 V                  ; 3.48 V              ; -0.13 V             ; 0.03 V                               ; 0.16 V                               ; 1.95e-10 s                  ; 1.54e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; -0.000828 V                 ; 3.48 V             ; -0.13 V            ; 0.03 V                              ; 0.16 V                              ; 1.95e-10 s                 ; 1.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst63                                    ; inst63                                    ; 528      ; 0        ; 0        ; 0        ;
; inst85                                    ; inst85                                    ; 0        ; 0        ; 0        ; 528      ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk0 ; 80       ; 0        ; 3        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 4063     ; 1925     ; 305      ; 20965    ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 119      ; 0        ; 157      ; 1184     ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 10       ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 35       ; 0        ; 8        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 77       ; 86       ; 43       ; 414      ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk2 ; 136      ; 136      ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 38       ; 19       ; 0        ; 1707     ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 7298     ; 22       ; 157      ; 1217     ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst63                                    ; inst63                                    ; 528      ; 0        ; 0        ; 0        ;
; inst85                                    ; inst85                                    ; 0        ; 0        ; 0        ; 528      ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk0 ; 80       ; 0        ; 3        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 2        ; 2        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 4063     ; 1925     ; 305      ; 20965    ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 24       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 119      ; 0        ; 157      ; 1184     ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 2        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 10       ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 35       ; 0        ; 8        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 77       ; 86       ; 43       ; 414      ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 3        ; 0        ; 0        ; 0        ;
; ddlctrlr:inst|CLMN_READ_STATUS_2          ; PLL0:inst44|altpll:altpll_component|_clk2 ; 136      ; 136      ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 38       ; 19       ; 0        ; 1707     ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 20       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 7298     ; 22       ; 157      ; 1217     ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 19       ; 4        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 11       ; 8        ; 6        ; 23       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst85                                    ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst63                                    ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst85                                    ; 0        ; 0        ; 32       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 236      ; 236      ; 146      ; 146      ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 347      ; 92       ; 299      ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 238      ; 0        ; 146      ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk1 ; 21       ; 21       ; 43       ; 43       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 21       ; 0        ; 43       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 68       ; 10       ; 10       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 76       ; 26       ; 10       ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 92       ; 0        ; 10       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; inst85                                    ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 1        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; ddlctrlr:inst|CLMN_READ_STATUS_2          ; 1        ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst63                                    ; 32       ; 0        ; 0        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; inst85                                    ; 0        ; 0        ; 32       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk0 ; 236      ; 236      ; 146      ; 146      ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 347      ; 92       ; 299      ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 238      ; 0        ; 146      ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk0 ; 1        ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk1 ; 21       ; 21       ; 43       ; 43       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 21       ; 0        ; 43       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 16       ; 0        ; 86       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk1 ; 10       ; 0        ; 0        ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk2 ; 68       ; 68       ; 10       ; 10       ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 76       ; 26       ; 10       ; 44       ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 92       ; 0        ; 10       ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk2 ; PLL0:inst44|altpll:altpll_component|_clk2 ; 8        ; 0        ; 10       ; 0        ;
; inst85                                    ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 3        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk0 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 3        ; 0        ; 6        ; 6        ;
; PLL0:inst44|altpll:altpll_component|_clk1 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 4        ; 0        ; 6        ; 0        ;
; PLL0:inst44|altpll:altpll_component|_clk4 ; PLL0:inst44|altpll:altpll_component|_clk4 ; 0        ; 0        ; 12       ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 77    ; 77   ;
; Unconstrained Input Port Paths  ; 901   ; 901  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 1680  ; 1680 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Wed Apr 09 18:02:37 2014
Info: Command: quartus_sta rcb_ctrlr -c ddl_ctrlr
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'ddl_ctrlr.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.981
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.981         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     3.840         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     4.352         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     6.552         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    22.005         0.000 inst63 
    Info (332119):    22.050         0.000 inst85 
Info (332146): Worst-case hold slack is 0.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.457         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     0.744         0.000 inst63 
    Info (332119):     0.744         0.000 inst85 
Info (332146): Worst-case recovery slack is 0.461
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.461         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     6.166         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     7.718         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     8.336         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):     9.122         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    11.266         0.000 inst85 
    Info (332119):    22.655         0.000 inst63 
Info (332146): Worst-case removal slack is 0.861
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.861         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.976         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     1.113         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     1.416         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):     1.664         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     2.001         0.000 inst63 
    Info (332119):    13.394         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.305         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    11.160         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    11.680         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    11.680         0.000 inst63 
    Info (332119):    11.680         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.180         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    48.769         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.981
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 0.981 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|COUNTER[1]
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           launch edge time
    Info (332115):      5.649      2.524  F        clock network delay
    Info (332115):      5.776      0.127     uTco  L0_DELAY:inst68|COUNTER[1]
    Info (332115):      5.776      0.000 RR  CELL  inst68|COUNTER[1]|regout
    Info (332115):      6.149      0.373 RR    IC  inst68|_~0|dataa
    Info (332115):      6.639      0.490 RF  CELL  inst68|_~0|combout
    Info (332115):      7.099      0.460 FF    IC  inst68|QB[1]~0|datac
    Info (332115):      7.463      0.364 FR  CELL  inst68|QB[1]~0|combout
    Info (332115):      7.463      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      7.670      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           latch edge time
    Info (332115):      8.772      2.522  R        clock network delay
    Info (332115):      8.651     -0.121     uTsu  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     7.670
    Info (332115): Data Required Time :     8.651
    Info (332115): Slack              :     0.981 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 3.840
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 3.840 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           launch edge time
    Info (332115):      8.772      2.522  R        clock network delay
    Info (332115):      8.899      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      8.899      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     10.089      1.190 RR    IC  inst13|ERROR_BIT_0~1|dataf
    Info (332115):     10.160      0.071 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info (332115):     10.491      0.331 RR    IC  inst13|ERROR_BIT_0~2|datac
    Info (332115):     10.855      0.364 RR  CELL  inst13|ERROR_BIT_0~2|combout
    Info (332115):     10.855      0.000 RR    IC  inst13|ERROR_BIT_0|datain
    Info (332115):     11.062      0.207 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.023      2.523  F        clock network delay
    Info (332115):     14.902     -0.121     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.062
    Info (332115): Data Required Time :    14.902
    Info (332115): Slack              :     3.840 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 4.352
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 4.352 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     46.272      2.522  R        clock network delay
    Info (332115):     46.399      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     46.399      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     47.160      0.761 RR    IC  inst74|MODULE_SM~5|datad
    Info (332115):     47.462      0.302 RR  CELL  inst74|MODULE_SM~5|combout
    Info (332115):     47.759      0.297 RR    IC  inst74|MODULE_SM~6|dataf
    Info (332115):     47.830      0.071 RR  CELL  inst74|MODULE_SM~6|combout
    Info (332115):     47.830      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):     48.037      0.207 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     52.510      2.510  R        clock network delay
    Info (332115):     52.389     -0.121     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    48.037
    Info (332115): Data Required Time :    52.389
    Info (332115): Slack              :     4.352 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 6.552
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 6.552 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|DATA_WR1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     93.441      5.941  F        clock network delay
    Info (332115):     93.568      0.127     uTco  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115):     93.568      0.000 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     94.724      1.156 RR    IC  inst|DATA_WR1~0|datac
    Info (332115):     95.030      0.306 RR  CELL  inst|DATA_WR1~0|combout
    Info (332115):     95.442      0.412 RR    IC  inst|DATA_WR1|adatasdata
    Info (332115):     95.856      0.414 RR  CELL  ddlctrlr:inst|DATA_WR1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.529      2.529  R        clock network delay
    Info (332115):    102.408     -0.121     uTsu  ddlctrlr:inst|DATA_WR1
    Info (332115): 
    Info (332115): Data Arrival Time  :    95.856
    Info (332115): Data Required Time :   102.408
    Info (332115): Slack              :     6.552 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.005
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.005 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.067      3.067  R        clock network delay
    Info (332115):      3.194      0.127     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      3.194      0.000 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      3.194      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      3.808      0.614 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):      3.808      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):      3.855      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):      3.855      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):      3.902      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):      3.902      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):      3.949      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):      3.949      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):      3.996      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):      3.996      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):      4.043      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):      4.043      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):      4.090      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):      4.090      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):      4.256      0.166 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):      4.256      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):      4.303      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):      4.303      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):      4.350      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):      4.350      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):      4.397      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):      4.397      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):      4.444      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):      4.444      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):      4.491      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):      4.491      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):      4.538      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):      4.538      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):      4.585      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):      4.585      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):      4.810      0.225 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):      4.810      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):      4.857      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):      4.857      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):      4.904      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):      4.904      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):      4.951      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):      4.951      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):      4.998      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):      4.998      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):      5.045      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):      5.045      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):      5.092      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):      5.092      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):      5.139      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):      5.139      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):      5.305      0.166 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):      5.305      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):      5.352      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):      5.352      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):      5.399      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):      5.399      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):      5.446      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):      5.446      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):      5.493      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):      5.493      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):      5.540      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):      5.540      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):      5.587      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):      5.587      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):      5.634      0.047 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):      5.634      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):      5.802      0.168 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):      5.802      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):      5.933      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     28.059      3.059  R        clock network delay
    Info (332115):     27.938     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.933
    Info (332115): Data Required Time :    27.938
    Info (332115): Slack              :    22.005 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 22.050
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 22.050 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     16.303      3.803  F        clock network delay
    Info (332115):     16.430      0.127     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     16.430      0.000 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     16.430      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     17.044      0.614 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     17.044      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     17.091      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     17.091      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     17.138      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     17.138      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     17.185      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     17.185      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     17.232      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     17.232      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     17.279      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     17.279      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     17.326      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     17.326      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     17.455      0.129 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     17.455      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     17.502      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     17.502      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     17.549      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     17.549      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     17.596      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     17.596      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     17.643      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     17.643      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     17.690      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     17.690      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     17.737      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     17.737      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     17.784      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     17.784      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     18.053      0.269 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     18.053      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     18.100      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     18.100      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     18.147      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     18.147      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     18.194      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     18.194      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     18.241      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     18.241      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     18.288      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     18.288      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     18.335      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     18.335      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     18.382      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     18.382      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     18.511      0.129 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     18.511      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     18.558      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     18.558      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     18.605      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     18.605      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     18.652      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     18.652      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     18.699      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     18.699      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     18.746      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     18.746      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     18.793      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     18.793      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     18.840      0.047 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     18.840      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     19.008      0.168 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     19.008      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     19.139      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     41.310      3.810  F        clock network delay
    Info (332115):     41.189     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.139
    Info (332115): Data Required Time :    41.189
    Info (332115): Slack              :    22.050 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): To Node      : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     18.441      5.941  F        clock network delay
    Info (332115):     18.568      0.127     uTco  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115):     18.568      0.000 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|full_dff|regout
    Info (332115):     18.568      0.000 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|_~3|datae
    Info (332115):     18.891      0.323 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|_~3|combout
    Info (332115):     18.891      0.000 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|full_dff|datain
    Info (332115):     19.098      0.207 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     18.441      5.941  F        clock network delay
    Info (332115):     18.641      0.200      uTh  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.098
    Info (332115): Data Required Time :    18.641
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.519      2.519  R        clock network delay
    Info (332115):      2.646      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.646      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      2.646      0.000 RR    IC  inst7|MODULE_SM~4|datae
    Info (332115):      2.969      0.323 RR  CELL  inst7|MODULE_SM~4|combout
    Info (332115):      2.969      0.000 RR    IC  inst7|RESET_STATE|datain
    Info (332115):      3.176      0.207 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.519      2.519  R        clock network delay
    Info (332115):      2.719      0.200      uTh  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.176
    Info (332115): Data Required Time :     2.719
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): To Node      : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           launch edge time
    Info (332115):     55.750      5.750  F        clock network delay
    Info (332115):     55.877      0.127     uTco  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115):     55.877      0.000 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|full_dff|regout
    Info (332115):     55.877      0.000 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|_~3|datae
    Info (332115):     56.200      0.323 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|_~3|combout
    Info (332115):     56.200      0.000 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|full_dff|datain
    Info (332115):     56.407      0.207 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     55.750      5.750  F        clock network delay
    Info (332115):     55.950      0.200      uTh  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Arrival Time  :    56.407
    Info (332115): Data Required Time :    55.950
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.457
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.457 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.522      2.522  R        clock network delay
    Info (332115):      2.649      0.127     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      2.649      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      2.649      0.000 RR    IC  inst68|QB[1]~0|datae
    Info (332115):      2.972      0.323 RR  CELL  inst68|QB[1]~0|combout
    Info (332115):      2.972      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      3.179      0.207 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.522      2.522  R        clock network delay
    Info (332115):      2.722      0.200      uTh  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.179
    Info (332115): Data Required Time :     2.722
    Info (332115): Slack              :     0.457 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      3.067      3.067  R        clock network delay
    Info (332115):      3.194      0.127     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      3.194      0.000 FF  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      3.194      0.000 FF    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      3.880      0.686 FR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):      3.880      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):      4.011      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.067      3.067  R        clock network delay
    Info (332115):      3.267      0.200      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.011
    Info (332115): Data Required Time :     3.267
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.744
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.744 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     16.303      3.803  F        clock network delay
    Info (332115):     16.430      0.127     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     16.430      0.000 FF  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     16.430      0.000 FF    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     17.116      0.686 FR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     17.116      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     17.247      0.131 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.303      3.803  F        clock network delay
    Info (332115):     16.503      0.200      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    17.247
    Info (332115): Data Required Time :    16.503
    Info (332115): Slack              :     0.744 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 0.461
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 0.461 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.529      2.529  R        clock network delay
    Info (332115):      2.656      0.127     uTco  inst67
    Info (332115):      2.656      0.000 RR  CELL  inst67|regout
    Info (332115):      3.347      0.691 RR    IC  inst20~_Duplicate|datac
    Info (332115):      3.653      0.306 RR  CELL  inst20~_Duplicate|combout
    Info (332115):      3.948      0.295 RR    IC  inst68|COUNTER[4]~1|dataf
    Info (332115):      4.019      0.071 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      4.312      0.293 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      5.067      0.755 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      5.649      2.524  F        clock network delay
    Info (332115):      5.528     -0.121     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.067
    Info (332115): Data Required Time :     5.528
    Info (332115): Slack              :     0.461 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 6.166
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 6.166 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|CHECK_ANALOG_READOUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.519      2.519  R        clock network delay
    Info (332115):      2.646      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.646      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      4.264      1.618 RR    IC  inst64|datac
    Info (332115):      4.570      0.306 RR  CELL  inst64|combout
    Info (332115):      7.089      2.519 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      7.089      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      7.976      0.887 RR    IC  inst|CHECK_ANALOG_READOUT|aclr
    Info (332115):      8.731      0.755 RF  CELL  ddlctrlr:inst|CHECK_ANALOG_READOUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.018      2.518  F        clock network delay
    Info (332115):     14.897     -0.121     uTsu  ddlctrlr:inst|CHECK_ANALOG_READOUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.731
    Info (332115): Data Required Time :    14.897
    Info (332115): Slack              :     6.166 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 7.718
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 7.718 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|LOC_DATA_LOOP
    Info (332115): To Node      : ddlctrlr:inst|COLUMN_NMBER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     90.016      2.516  F        clock network delay
    Info (332115):     90.143      0.127     uTco  ddlctrlr:inst|LOC_DATA_LOOP
    Info (332115):     90.143      0.000 RR  CELL  inst|LOC_DATA_LOOP|regout
    Info (332115):     91.350      1.207 RR    IC  inst|CLEAR_COLUMN~0|datac
    Info (332115):     91.656      0.306 RR  CELL  inst|CLEAR_COLUMN~0|combout
    Info (332115):     92.864      1.208 RR    IC  inst|COLUMN_NMBER[3]~0|datad
    Info (332115):     93.166      0.302 RR  CELL  inst|COLUMN_NMBER[3]~0|combout
    Info (332115):     93.906      0.740 RR    IC  inst|COLUMN_NMBER[0]|aclr
    Info (332115):     94.661      0.755 RF  CELL  ddlctrlr:inst|COLUMN_NMBER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    102.500      2.500  R        clock network delay
    Info (332115):    102.379     -0.121     uTsu  ddlctrlr:inst|COLUMN_NMBER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    94.661
    Info (332115): Data Required Time :   102.379
    Info (332115): Slack              :     7.718 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 8.336
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 8.336 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.018      2.518  F        clock network delay
    Info (332115):     15.145      0.127     uTco  ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115):     15.145      0.000 RR  CELL  inst|READ_PULSE_fbTEN|regout
    Info (332115):     16.508      1.363 RR    IC  inst|WRITE_fbTEN_pulse~0|datad
    Info (332115):     16.872      0.364 RR  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):     17.318      0.446 RR    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):     18.073      0.755 RF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.530      1.530  R        clock network delay
    Info (332115):     26.409     -0.121     uTsu  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.073
    Info (332115): Data Required Time :    26.409
    Info (332115): Slack              :     8.336 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.122
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.122 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[17]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     12.500      0.000  F        clock network delay
    Info (332115):     12.500      0.000 FF  CELL  inst85|regout
    Info (332115):     14.916      2.416 FF    IC  inst7|RESET_COUNTER[26]~0|dataf
    Info (332115):     14.987      0.071 FR  CELL  inst7|RESET_COUNTER[26]~0|combout
    Info (332115):     17.522      2.535 RR    IC  inst7|RESET_COUNTER[17]|aclr
    Info (332115):     18.277      0.755 RF  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[17]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     27.520      2.520  F        clock network delay
    Info (332115):     27.399     -0.121     uTsu  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[17]
    Info (332115): 
    Info (332115): Data Arrival Time  :    18.277
    Info (332115): Data Required Time :    27.399
    Info (332115): Slack              :     9.122 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.266
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.266 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.529      2.529  R        clock network delay
    Info (332115):      2.656      0.127     uTco  inst67
    Info (332115):      2.656      0.000 RR  CELL  inst67|regout
    Info (332115):      4.161      1.505 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      4.916      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.303      3.803  F        clock network delay
    Info (332115):     16.182     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.916
    Info (332115): Data Required Time :    16.182
    Info (332115): Slack              :    11.266 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 22.655
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 22.655 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.529      2.529  R        clock network delay
    Info (332115):      2.656      0.127     uTco  inst67
    Info (332115):      2.656      0.000 RR  CELL  inst67|regout
    Info (332115):      4.536      1.880 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      5.291      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     28.067      3.067  R        clock network delay
    Info (332115):     27.946     -0.121     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.291
    Info (332115): Data Required Time :    27.946
    Info (332115): Slack              :    22.655 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.861
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.861 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_START
    Info (332115): To Node      : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     15.005      2.505  F        clock network delay
    Info (332115):     15.132      0.127     uTco  ddlctrlr:inst|BLOCK_WRITE_START
    Info (332115):     15.132      0.000 RR  CELL  inst|BLOCK_WRITE_START|regout
    Info (332115):     18.747      3.615 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|full_dff|aclr
    Info (332115):     19.502      0.755 RF  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     18.441      5.941  F        clock network delay
    Info (332115):     18.641      0.200      uTh  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Arrival Time  :    19.502
    Info (332115): Data Required Time :    18.641
    Info (332115): Slack              :     0.861 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.976
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.976 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst56
    Info (332115): To Node      : inst86
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.525      2.525  R        clock network delay
    Info (332115):      2.652      0.127     uTco  inst56
    Info (332115):      2.652      0.000 RR  CELL  inst56|regout
    Info (332115):      2.946      0.294 RR    IC  inst86|aclr
    Info (332115):      3.701      0.755 RR  CELL  inst86
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.525      2.525  R        clock network delay
    Info (332115):      2.725      0.200      uTh  inst86
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.701
    Info (332115): Data Required Time :     2.725
    Info (332115): Slack              :     0.976 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.113
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.113 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     25.000      0.000  R        clock network delay
    Info (332115):     25.000      0.000 RR  CELL  inst85|regout
    Info (332115):     25.724      0.724 RR    IC  inst20~_Duplicate|datad
    Info (332115):     26.026      0.302 RF  CELL  inst20~_Duplicate|combout
    Info (332115):     26.497      0.471 FF    IC  inst74|WAIT_COUNTER[7]~0|datac
    Info (332115):     26.803      0.306 FF  CELL  inst74|WAIT_COUNTER[7]~0|combout
    Info (332115):     28.079      1.276 FF    IC  inst74|WAIT_COUNTER[1]|aclr
    Info (332115):     28.834      0.755 FR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     27.521      2.521  F        clock network delay
    Info (332115):     27.721      0.200      uTh  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    28.834
    Info (332115): Data Required Time :    27.721
    Info (332115): Slack              :     1.113 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.416
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.416 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      1.739      1.739 RR    IC  inst|WRITE_fbTEN_pulse~0|datae
    Info (332115):      1.945      0.206 RF  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):      2.391      0.446 FF    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):      3.146      0.755 FR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.530      1.530  R        clock network delay
    Info (332115):      1.730      0.200      uTh  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.146
    Info (332115): Data Required Time :     1.730
    Info (332115): Slack              :     1.416 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 1.664
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 1.664 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : inst11
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.519      2.519  R        clock network delay
    Info (332115):      2.646      0.127     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      2.646      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      3.631      0.985 RR    IC  inst11|aclr
    Info (332115):      4.386      0.755 RF  CELL  inst11
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      2.522      2.522  R        clock network delay
    Info (332115):      2.722      0.200      uTh  inst11
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.386
    Info (332115): Data Required Time :     2.722
    Info (332115): Slack              :     1.664 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 2.001
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 2.001 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      2.529      2.529  R        clock network delay
    Info (332115):      2.656      0.127     uTco  inst67
    Info (332115):      2.656      0.000 RR  CELL  inst67|regout
    Info (332115):      4.505      1.849 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      5.260      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      3.059      3.059  R        clock network delay
    Info (332115):      3.259      0.200      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.260
    Info (332115): Data Required Time :     3.259
    Info (332115): Slack              :     2.001 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 13.394
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 13.394 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     27.529      2.529  R        clock network delay
    Info (332115):     27.656      0.127     uTco  inst67
    Info (332115):     27.656      0.000 RR  CELL  inst67|regout
    Info (332115):     29.149      1.493 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):     29.904      0.755 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     16.310      3.810  F        clock network delay
    Info (332115):     16.510      0.200      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    29.904
    Info (332115): Data Required Time :    16.510
    Info (332115): Slack              :    13.394 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.305
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.305 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      4.252      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      4.711      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      4.711      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.399      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      2.182     -7.217 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      3.928      1.746 FF    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.928      0.000 FF  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      4.821      0.893 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      5.649      0.828 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      7.377      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      7.836      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      7.836      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     12.524      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      5.307     -7.217 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      7.053      1.746 RR    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      7.053      0.000 RR  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.946      0.893 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      8.774      0.828 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.305
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.160
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.160 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6l14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):      0.803      1.746 RR    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      1.669      0.866 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      2.282      0.613 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6l14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     14.086      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     14.086      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     18.774      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     11.557     -7.217 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):     13.303      1.746 FF    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     13.303      0.000 FF  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     14.169      0.866 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     14.782      0.613 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6l14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.340
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.160
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): Clock            : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):      0.000      0.000 RR  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):      0.325      0.325 RR    IC  inst|WRITE_fbTEN|dataf
    Info (332113):      0.396      0.071 RR  CELL  inst|WRITE_fbTEN|combout
    Info (332113):      0.702      0.306 RR    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):      1.530      0.828 RR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):     12.500      0.000 FF  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):     12.825      0.325 FF    IC  inst|WRITE_fbTEN|dataf
    Info (332113):     12.896      0.071 FF  CELL  inst|WRITE_fbTEN|combout
    Info (332113):     13.202      0.306 FF    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):     14.030      0.828 FF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst63}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst63
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inst63
    Info (332113):      0.000      0.000 RR  CELL  inst63|regout
    Info (332113):      1.335      1.335 RR    IC  inst63~clkctrl|inclk[0]
    Info (332113):      1.335      0.000 RR  CELL  inst63~clkctrl|outclk
    Info (332113):      2.239      0.904 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):      3.067      0.828 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst63
    Info (332113):     12.500      0.000 FF  CELL  inst63|regout
    Info (332113):     13.835      1.335 FF    IC  inst63~clkctrl|inclk[0]
    Info (332113):     13.835      0.000 FF  CELL  inst63~clkctrl|outclk
    Info (332113):     14.739      0.904 FF    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     15.567      0.828 FF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.680
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.680 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     14.576      2.076 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     14.576      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     15.475      0.899 FF    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     16.303      0.828 FR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     27.076      2.076 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     27.076      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     27.975      0.899 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     28.803      0.828 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.680
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     13.627      1.127 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.180
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.180 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FINAL_STATE
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      1.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):      1.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      1.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.943     -7.217 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):      0.803      1.746 RR    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.803      0.000 RR  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      1.691      0.888 RR    IC  inst7|FINAL_STATE|clk
    Info (332113):      2.519      0.828 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FINAL_STATE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     26.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     26.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     26.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     31.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     24.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):     25.803      1.746 FF    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.803      0.000 FF  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     26.691      0.888 FF    IC  inst7|FINAL_STATE|clk
    Info (332113):     27.519      0.828 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FINAL_STATE
    Info (332113): 
    Info (332113): Required Width   :     0.820
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.180
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 48.769
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 48.769 
    Info (332113): ===================================================================
    Info (332113): Node             : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     51.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):     51.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     51.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     56.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     49.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):     50.803      1.746 FF    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.803      0.000 FF  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     51.996      1.193 FF    IC  inst|FIFO_CLK|datae
    Info (332113):     52.202      0.206 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     54.027      1.825 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     54.027      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     54.903      0.876 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     55.536      0.633 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    101.127      1.127 RR  CELL  CLK40DES1|combout
    Info (332113):    101.586      0.459 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    101.586      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    106.274      4.688 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     99.057     -7.217 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):    100.803      1.746 RR    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.803      0.000 RR  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    101.996      1.193 RR    IC  inst|FIFO_CLK|datae
    Info (332113):    102.202      0.206 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    104.027      1.825 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    104.027      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    104.903      0.876 FF    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    105.536      0.633 FF  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     1.231
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    48.769
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 97.778
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 97.778 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.222
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    97.778
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.284
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.284         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     5.280         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     5.478         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     9.872         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    23.531         0.000 inst63 
    Info (332119):    23.555         0.000 inst85 
Info (332146): Worst-case hold slack is 0.044
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.044         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.211         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.224         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.224         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     0.378         0.000 inst63 
    Info (332119):     0.378         0.000 inst85 
Info (332146): Worst-case recovery slack is 2.005
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.005         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     9.761         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    10.537         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    10.640         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    11.307         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    12.027         0.000 inst85 
    Info (332119):    24.050         0.000 inst63 
Info (332146): Worst-case removal slack is 0.237
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.237         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):     0.343         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):     0.352         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):     0.545         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):     0.743         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):     0.810         0.000 inst63 
    Info (332119):    12.837         0.000 inst85 
Info (332146): Worst-case minimum pulse width slack is 2.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.495         0.000 PLL0:inst44|altpll:altpll_component|_clk4 
    Info (332119):    11.500         0.000 PLL0:inst44|altpll:altpll_component|_clk0 
    Info (332119):    11.870         0.000 ddlctrlr:inst|CLMN_READ_STATUS_2 
    Info (332119):    11.870         0.000 inst63 
    Info (332119):    11.870         0.000 inst85 
    Info (332119):    12.500         0.000 CLK40DES1 
    Info (332119):    24.370         0.000 PLL0:inst44|altpll:altpll_component|_clk1 
    Info (332119):    49.083         0.000 PLL0:inst44|altpll:altpll_component|_clk2 
    Info (332119):    98.000         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 2.284
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 2.284 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|COUNTER[1]
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           launch edge time
    Info (332115):      4.276      1.151  F        clock network delay
    Info (332115):      4.338      0.062     uTco  L0_DELAY:inst68|COUNTER[1]
    Info (332115):      4.338      0.000 RR  CELL  inst68|COUNTER[1]|regout
    Info (332115):      4.489      0.151 RR    IC  inst68|_~0|dataa
    Info (332115):      4.650      0.161 RF  CELL  inst68|_~0|combout
    Info (332115):      4.851      0.201 FF    IC  inst68|QB[1]~0|datac
    Info (332115):      4.971      0.120 FR  CELL  inst68|QB[1]~0|combout
    Info (332115):      4.971      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      5.068      0.097 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           latch edge time
    Info (332115):      7.399      1.149  R        clock network delay
    Info (332115):      7.352     -0.047     uTsu  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     5.068
    Info (332115): Data Required Time :     7.352
    Info (332115): Slack              :     2.284 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.280
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.280 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      6.250      6.250           launch edge time
    Info (332115):      7.399      1.149  R        clock network delay
    Info (332115):      7.461      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      7.461      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      7.943      0.482 RR    IC  inst13|ERROR_BIT_0~1|dataf
    Info (332115):      7.961      0.018 RR  CELL  inst13|ERROR_BIT_0~1|combout
    Info (332115):      8.106      0.145 RR    IC  inst13|ERROR_BIT_0~2|datac
    Info (332115):      8.226      0.120 RR  CELL  inst13|ERROR_BIT_0~2|combout
    Info (332115):      8.226      0.000 RR    IC  inst13|ERROR_BIT_0|datain
    Info (332115):      8.323      0.097 RR  CELL  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.650      1.150  F        clock network delay
    Info (332115):     13.603     -0.047     uTsu  TTC_COMMUNICATION:inst13|ERROR_BIT_0
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.323
    Info (332115): Data Required Time :    13.603
    Info (332115): Slack              :     5.280 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.478
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.478 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     43.750     43.750           launch edge time
    Info (332115):     44.899      1.149  R        clock network delay
    Info (332115):     44.961      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):     44.961      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):     45.264      0.303 RR    IC  inst74|MODULE_SM~5|datad
    Info (332115):     45.374      0.110 RR  CELL  inst74|MODULE_SM~5|combout
    Info (332115):     45.502      0.128 RR    IC  inst74|MODULE_SM~6|dataf
    Info (332115):     45.520      0.018 RR  CELL  inst74|MODULE_SM~6|combout
    Info (332115):     45.520      0.000 RR    IC  inst74|L0_UP_1|datain
    Info (332115):     45.617      0.097 RR  CELL  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     50.000     50.000           latch edge time
    Info (332115):     51.142      1.142  R        clock network delay
    Info (332115):     51.095     -0.047     uTsu  L0_TO_COLUMN_GEN:inst74|L0_UP_1
    Info (332115): 
    Info (332115): Data Arrival Time  :    45.617
    Info (332115): Data Required Time :    51.095
    Info (332115): Slack              :     5.478 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 9.872
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 9.872 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115): To Node      : ddlctrlr:inst|DATA_WR1
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     90.236      2.736  F        clock network delay
    Info (332115):     90.298      0.062     uTco  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|empty_dff
    Info (332115):     90.298      0.000 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|empty_dff|regout
    Info (332115):     90.769      0.471 RR    IC  inst|DATA_WR1~0|datac
    Info (332115):     90.863      0.094 RR  CELL  inst|DATA_WR1~0|combout
    Info (332115):     91.046      0.183 RR    IC  inst|DATA_WR1|adatasdata
    Info (332115):     91.240      0.194 RR  CELL  ddlctrlr:inst|DATA_WR1
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.159      1.159  R        clock network delay
    Info (332115):    101.112     -0.047     uTsu  ddlctrlr:inst|DATA_WR1
    Info (332115): 
    Info (332115): Data Arrival Time  :    91.240
    Info (332115): Data Required Time :   101.112
    Info (332115): Slack              :     9.872 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.531
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.531 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.441      1.441  R        clock network delay
    Info (332115):      1.503      0.062     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      1.503      0.000 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      1.503      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      1.792      0.289 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):      1.792      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):      1.816      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):      1.816      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):      1.840      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):      1.840      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):      1.864      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):      1.864      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):      1.888      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):      1.888      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):      1.912      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):      1.912      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):      1.936      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):      1.936      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):      2.018      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):      2.018      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):      2.042      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):      2.042      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):      2.066      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):      2.066      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):      2.090      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):      2.090      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):      2.114      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):      2.114      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):      2.138      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):      2.138      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):      2.162      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):      2.162      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):      2.186      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):      2.186      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):      2.298      0.112 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):      2.298      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):      2.322      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):      2.322      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):      2.346      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):      2.346      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):      2.370      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):      2.370      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):      2.394      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):      2.394      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):      2.418      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):      2.418      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):      2.442      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):      2.442      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):      2.466      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):      2.466      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):      2.548      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):      2.548      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):      2.572      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):      2.572      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):      2.596      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):      2.596      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):      2.620      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):      2.620      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):      2.644      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):      2.644      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):      2.668      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):      2.668      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):      2.692      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):      2.692      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):      2.716      0.024 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):      2.716      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):      2.798      0.082 RR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):      2.798      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):      2.857      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.435      1.435  R        clock network delay
    Info (332115):     26.388     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.857
    Info (332115): Data Required Time :    26.388
    Info (332115): Slack              :    23.531 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 23.555
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 23.555 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     14.275      1.775  F        clock network delay
    Info (332115):     14.337      0.062     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.337      0.000 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.337      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.626      0.289 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|cout
    Info (332115):     14.626      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cin
    Info (332115):     14.650      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita1|cout
    Info (332115):     14.650      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cin
    Info (332115):     14.674      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita2|cout
    Info (332115):     14.674      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cin
    Info (332115):     14.698      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita3|cout
    Info (332115):     14.698      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cin
    Info (332115):     14.722      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita4|cout
    Info (332115):     14.722      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cin
    Info (332115):     14.746      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita5|cout
    Info (332115):     14.746      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cin
    Info (332115):     14.770      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita6|cout
    Info (332115):     14.770      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cin
    Info (332115):     14.836      0.066 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita7|cout
    Info (332115):     14.836      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cin
    Info (332115):     14.860      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita8|cout
    Info (332115):     14.860      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cin
    Info (332115):     14.884      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita9|cout
    Info (332115):     14.884      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cin
    Info (332115):     14.908      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita10|cout
    Info (332115):     14.908      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cin
    Info (332115):     14.932      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita11|cout
    Info (332115):     14.932      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cin
    Info (332115):     14.956      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita12|cout
    Info (332115):     14.956      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cin
    Info (332115):     14.980      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita13|cout
    Info (332115):     14.980      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cin
    Info (332115):     15.004      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita14|cout
    Info (332115):     15.004      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cin
    Info (332115):     15.135      0.131 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita15|cout
    Info (332115):     15.135      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cin
    Info (332115):     15.159      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita16|cout
    Info (332115):     15.159      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cin
    Info (332115):     15.183      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita17|cout
    Info (332115):     15.183      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cin
    Info (332115):     15.207      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita18|cout
    Info (332115):     15.207      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cin
    Info (332115):     15.231      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita19|cout
    Info (332115):     15.231      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cin
    Info (332115):     15.255      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita20|cout
    Info (332115):     15.255      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cin
    Info (332115):     15.279      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita21|cout
    Info (332115):     15.279      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cin
    Info (332115):     15.303      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita22|cout
    Info (332115):     15.303      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cin
    Info (332115):     15.369      0.066 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita23|cout
    Info (332115):     15.369      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cin
    Info (332115):     15.393      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita24|cout
    Info (332115):     15.393      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cin
    Info (332115):     15.417      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita25|cout
    Info (332115):     15.417      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cin
    Info (332115):     15.441      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita26|cout
    Info (332115):     15.441      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cin
    Info (332115):     15.465      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita27|cout
    Info (332115):     15.465      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cin
    Info (332115):     15.489      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita28|cout
    Info (332115):     15.489      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cin
    Info (332115):     15.513      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita29|cout
    Info (332115):     15.513      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cin
    Info (332115):     15.537      0.024 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita30|cout
    Info (332115):     15.537      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|cin
    Info (332115):     15.619      0.082 RR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita31|sumout
    Info (332115):     15.619      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[31]|datain
    Info (332115):     15.678      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     37.500     37.500           latch edge time
    Info (332115):     39.280      1.780  F        clock network delay
    Info (332115):     39.233     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[31]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.678
    Info (332115): Data Required Time :    39.233
    Info (332115): Slack              :    23.555 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.044
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.044 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_FIFO_COMPARE
    Info (332115): To Node      : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[1]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.644      1.144  F        clock network delay
    Info (332115):     13.706      0.062     uTco  ddlctrlr:inst|BLOCK_WRITE_FIFO_COMPARE
    Info (332115):     13.706      0.000 RR  CELL  inst|BLOCK_WRITE_FIFO_COMPARE|regout
    Info (332115):     14.547      0.841 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|valid_wreq~0|datac
    Info (332115):     14.641      0.094 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|valid_wreq~0|combout
    Info (332115):     14.991      0.350 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita1|datac
    Info (332115):     15.298      0.307 RR  CELL  inst1|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_comb_bita1|sumout
    Info (332115):     15.298      0.000 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|usedw_counter|counter_reg_bit3a[1]|datain
    Info (332115):     15.357      0.059 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.238      2.738  F        clock network delay
    Info (332115):     15.313      0.075      uTh  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|cntr_8m7:usedw_counter|safe_q[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.357
    Info (332115): Data Required Time :    15.313
    Info (332115): Slack              :     0.044 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.211
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.211 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): To Node      : ddlctrlr:inst|IDLE_LOCAL
    Info (332115): Launch Clock : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332115):      0.192      0.192 RR    IC  inst|IDLE_LOCAL~6|datad
    Info (332115):      0.318      0.126 RF  CELL  inst|IDLE_LOCAL~6|combout
    Info (332115):      0.648      0.330 FF    IC  inst|IDLE_LOCAL~27|datad
    Info (332115):      0.758      0.110 FF  CELL  inst|IDLE_LOCAL~27|combout
    Info (332115):      1.210      0.452 FF    IC  inst|QA[0]~1|datac
    Info (332115):      1.330      0.120 FF  CELL  inst|QA[0]~1|combout
    Info (332115):      1.330      0.000 FF    IC  inst|IDLE_LOCAL|datain
    Info (332115):      1.427      0.097 FF  CELL  ddlctrlr:inst|IDLE_LOCAL
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.141      1.141  R        clock network delay
    Info (332115):      1.216      0.075      uTh  ddlctrlr:inst|IDLE_LOCAL
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.427
    Info (332115): Data Required Time :     1.216
    Info (332115): Slack              :     0.211 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.224
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.224 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.149      1.149  R        clock network delay
    Info (332115):      1.211      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.211      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.211      0.000 RR    IC  inst7|MODULE_SM~4|datae
    Info (332115):      1.351      0.140 RR  CELL  inst7|MODULE_SM~4|combout
    Info (332115):      1.351      0.000 RR    IC  inst7|RESET_STATE|datain
    Info (332115):      1.448      0.097 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.149      1.149  R        clock network delay
    Info (332115):      1.224      0.075      uTh  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.448
    Info (332115): Data Required Time :     1.224
    Info (332115): Slack              :     0.224 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.224
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.224 
    Info (332115): ===================================================================
    Info (332115): From Node    : L0_DELAY:inst68|L0_OUT
    Info (332115): To Node      : L0_DELAY:inst68|L0_OUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.149      1.149  R        clock network delay
    Info (332115):      1.211      0.062     uTco  L0_DELAY:inst68|L0_OUT
    Info (332115):      1.211      0.000 RR  CELL  inst68|L0_OUT|regout
    Info (332115):      1.211      0.000 RR    IC  inst68|QB[1]~0|datae
    Info (332115):      1.351      0.140 RR  CELL  inst68|QB[1]~0|combout
    Info (332115):      1.351      0.000 RR    IC  inst68|L0_OUT|datain
    Info (332115):      1.448      0.097 RR  CELL  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.149      1.149  R        clock network delay
    Info (332115):      1.224      0.075      uTh  L0_DELAY:inst68|L0_OUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.448
    Info (332115): Data Required Time :     1.224
    Info (332115): Slack              :     0.224 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst63
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.441      1.441  R        clock network delay
    Info (332115):      1.503      0.062     uTco  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):      1.503      0.000 FF  CELL  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):      1.503      0.000 FF    IC  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):      1.835      0.332 FR  CELL  inst50|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):      1.835      0.000 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):      1.894      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.441      1.441  R        clock network delay
    Info (332115):      1.516      0.075      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.894
    Info (332115): Data Required Time :     1.516
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.378
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.378 
    Info (332115): ===================================================================
    Info (332115): From Node    : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     14.275      1.775  F        clock network delay
    Info (332115):     14.337      0.062     uTco  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115):     14.337      0.000 FF  CELL  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|regout
    Info (332115):     14.337      0.000 FF    IC  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|datad
    Info (332115):     14.669      0.332 FR  CELL  inst49|lpm_counter_component|auto_generated|counter_comb_bita0|sumout
    Info (332115):     14.669      0.000 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|datain
    Info (332115):     14.728      0.059 RR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.275      1.775  F        clock network delay
    Info (332115):     14.350      0.075      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.728
    Info (332115): Data Required Time :    14.350
    Info (332115): Slack              :     0.378 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 2.005
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 2.005 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : L0_DELAY:inst68|COUNTER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.217      0.062     uTco  inst67
    Info (332115):      1.217      0.000 RR  CELL  inst67|regout
    Info (332115):      1.503      0.286 RR    IC  inst20~_Duplicate|datac
    Info (332115):      1.597      0.094 RR  CELL  inst20~_Duplicate|combout
    Info (332115):      1.724      0.127 RR    IC  inst68|COUNTER[4]~1|dataf
    Info (332115):      1.742      0.018 RR  CELL  inst68|COUNTER[4]~1|combout
    Info (332115):      1.861      0.119 RR    IC  inst68|COUNTER[0]|aclr
    Info (332115):      2.224      0.363 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      3.125      3.125           latch edge time
    Info (332115):      4.276      1.151  F        clock network delay
    Info (332115):      4.229     -0.047     uTsu  L0_DELAY:inst68|COUNTER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.224
    Info (332115): Data Required Time :     4.229
    Info (332115): Slack              :     2.005 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 9.761
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 9.761 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : ddlctrlr:inst|CHECK_ANALOG_READOUT
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.149      1.149  R        clock network delay
    Info (332115):      1.211      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.211      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.850      0.639 RR    IC  inst64|datac
    Info (332115):      1.944      0.094 RR  CELL  inst64|combout
    Info (332115):      3.059      1.115 RR    IC  inst64~clkctrl|inclk[0]
    Info (332115):      3.059      0.000 RR  CELL  inst64~clkctrl|outclk
    Info (332115):      3.475      0.416 RR    IC  inst|CHECK_ANALOG_READOUT|aclr
    Info (332115):      3.838      0.363 RF  CELL  ddlctrlr:inst|CHECK_ANALOG_READOUT
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     13.646      1.146  F        clock network delay
    Info (332115):     13.599     -0.047     uTsu  ddlctrlr:inst|CHECK_ANALOG_READOUT
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.838
    Info (332115): Data Required Time :    13.599
    Info (332115): Slack              :     9.761 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.537
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.537 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|LOC_DATA_LOOP
    Info (332115): To Node      : ddlctrlr:inst|COLUMN_NMBER[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     87.500     87.500           launch edge time
    Info (332115):     88.644      1.144  F        clock network delay
    Info (332115):     88.706      0.062     uTco  ddlctrlr:inst|LOC_DATA_LOOP
    Info (332115):     88.706      0.000 RR  CELL  inst|LOC_DATA_LOOP|regout
    Info (332115):     89.197      0.491 RR    IC  inst|CLEAR_COLUMN~0|datac
    Info (332115):     89.291      0.094 RR  CELL  inst|CLEAR_COLUMN~0|combout
    Info (332115):     89.763      0.472 RR    IC  inst|COLUMN_NMBER[3]~0|datad
    Info (332115):     89.873      0.110 RR  CELL  inst|COLUMN_NMBER[3]~0|combout
    Info (332115):     90.194      0.321 RR    IC  inst|COLUMN_NMBER[0]|aclr
    Info (332115):     90.557      0.363 RF  CELL  ddlctrlr:inst|COLUMN_NMBER[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    101.141      1.141  R        clock network delay
    Info (332115):    101.094     -0.047     uTsu  ddlctrlr:inst|COLUMN_NMBER[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :    90.557
    Info (332115): Data Required Time :   101.094
    Info (332115): Slack              :    10.537 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 10.640
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 10.640 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.646      1.146  F        clock network delay
    Info (332115):     13.708      0.062     uTco  ddlctrlr:inst|READ_PULSE_fbTEN
    Info (332115):     13.708      0.000 RR  CELL  inst|READ_PULSE_fbTEN|regout
    Info (332115):     14.286      0.578 RR    IC  inst|WRITE_fbTEN_pulse~0|datad
    Info (332115):     14.412      0.126 RR  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):     14.603      0.191 RR    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):     14.966      0.363 RF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     25.653      0.653  R        clock network delay
    Info (332115):     25.606     -0.047     uTsu  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.966
    Info (332115): Data Required Time :    25.606
    Info (332115): Slack              :    10.640 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 11.307
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 11.307 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[17]
    Info (332115): Launch Clock : inst85 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     12.500      0.000  F        clock network delay
    Info (332115):     12.500      0.000 FF  CELL  inst85|regout
    Info (332115):     13.394      0.894 FF    IC  inst7|RESET_COUNTER[26]~0|dataf
    Info (332115):     13.412      0.018 FR  CELL  inst7|RESET_COUNTER[26]~0|combout
    Info (332115):     14.433      1.021 RR    IC  inst7|RESET_COUNTER[17]|aclr
    Info (332115):     14.796      0.363 RF  CELL  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[17]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.150      1.150  F        clock network delay
    Info (332115):     26.103     -0.047     uTsu  DDL_SOFT_RESET_MODULE:inst7|RESET_COUNTER[17]
    Info (332115): 
    Info (332115): Data Arrival Time  :    14.796
    Info (332115): Data Required Time :    26.103
    Info (332115): Slack              :    11.307 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 12.027
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 12.027 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.217      0.062     uTco  inst67
    Info (332115):      1.217      0.000 RR  CELL  inst67|regout
    Info (332115):      1.838      0.621 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      2.201      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.275      1.775  F        clock network delay
    Info (332115):     14.228     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.201
    Info (332115): Data Required Time :    14.228
    Info (332115): Slack              :    12.027 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 recovery paths (0 violated).  Worst case slack is 24.050
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -recovery
    Info (332115): -stdout
Info (332115): Path #1: Recovery slack is 24.050 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.217      0.062     uTco  inst67
    Info (332115):      1.217      0.000 RR  CELL  inst67|regout
    Info (332115):      1.981      0.764 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|aclr
    Info (332115):      2.344      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.441      1.441  R        clock network delay
    Info (332115):     26.394     -0.047     uTsu  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.344
    Info (332115): Data Required Time :    26.394
    Info (332115): Slack              :    24.050 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.237
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.237 
    Info (332115): ===================================================================
    Info (332115): From Node    : ddlctrlr:inst|BLOCK_WRITE_START
    Info (332115): To Node      : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk0 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           launch edge time
    Info (332115):     13.644      1.144  F        clock network delay
    Info (332115):     13.706      0.062     uTco  ddlctrlr:inst|BLOCK_WRITE_START
    Info (332115):     13.706      0.000 RR  CELL  inst|BLOCK_WRITE_START|regout
    Info (332115):     15.185      1.479 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|full_dff|aclr
    Info (332115):     15.548      0.363 RF  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     15.236      2.736  F        clock network delay
    Info (332115):     15.311      0.075      uTh  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|full_dff
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.548
    Info (332115): Data Required Time :    15.311
    Info (332115): Slack              :     0.237 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.343
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.343 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|LOCAL_BUS_REG[15]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.649      0.649 RR    IC  inst|LOCAL_BUS_REG[18]~0|datae
    Info (332115):      0.726      0.077 RF  CELL  inst|LOCAL_BUS_REG[18]~0|combout
    Info (332115):      1.188      0.462 FF    IC  inst|LOCAL_BUS_REG[15]|aclr
    Info (332115):      1.551      0.363 FR  CELL  ddlctrlr:inst|LOCAL_BUS_REG[15]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.133      1.133  R        clock network delay
    Info (332115):      1.208      0.075      uTh  ddlctrlr:inst|LOCAL_BUS_REG[15]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.551
    Info (332115): Data Required Time :     1.208
    Info (332115): Slack              :     0.343 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.352
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.352 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk1 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     25.000      0.000  R        clock network delay
    Info (332115):     25.000      0.000 RR  CELL  inst85|regout
    Info (332115):     25.299      0.299 RR    IC  inst20~_Duplicate|datad
    Info (332115):     25.409      0.110 RF  CELL  inst20~_Duplicate|combout
    Info (332115):     25.613      0.204 FF    IC  inst74|WAIT_COUNTER[7]~0|datac
    Info (332115):     25.707      0.094 FF  CELL  inst74|WAIT_COUNTER[7]~0|combout
    Info (332115):     26.214      0.507 FF    IC  inst74|WAIT_COUNTER[1]|aclr
    Info (332115):     26.577      0.363 FR  CELL  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           latch edge time
    Info (332115):     26.150      1.150  F        clock network delay
    Info (332115):     26.225      0.075      uTh  L0_TO_COLUMN_GEN:inst74|WAIT_COUNTER[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    26.577
    Info (332115): Data Required Time :    26.225
    Info (332115): Slack              :     0.352 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.545
    Info (332115): -to_clock [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.545 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst85
    Info (332115): To Node      : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): Launch Clock : inst85
    Info (332115): Latch Clock  : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000 RR  CELL  inst85|regout
    Info (332115):      0.642      0.642 RR    IC  inst|WRITE_fbTEN_pulse~0|datae
    Info (332115):      0.719      0.077 RF  CELL  inst|WRITE_fbTEN_pulse~0|combout
    Info (332115):      0.910      0.191 FF    IC  inst|WRITE_fbTEN_pulse|aclr
    Info (332115):      1.273      0.363 FR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.653      0.653  R        clock network delay
    Info (332115):      0.728      0.075      uTh  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.273
    Info (332115): Data Required Time :     0.728
    Info (332115): Slack              :     0.545 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.743
    Info (332115): -to_clock [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.743 
    Info (332115): ===================================================================
    Info (332115): From Node    : DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115): To Node      : inst11
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332115): Latch Clock  : PLL0:inst44|altpll:altpll_component|_clk4
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.149      1.149  R        clock network delay
    Info (332115):      1.211      0.062     uTco  DDL_SOFT_RESET_MODULE:inst7|RESET_STATE
    Info (332115):      1.211      0.000 RR  CELL  inst7|RESET_STATE|regout
    Info (332115):      1.604      0.393 RR    IC  inst11|aclr
    Info (332115):      1.967      0.363 RF  CELL  inst11
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.149      1.149  R        clock network delay
    Info (332115):      1.224      0.075      uTh  inst11
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.967
    Info (332115): Data Required Time :     1.224
    Info (332115): Slack              :     0.743 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 0.810
    Info (332115): -to_clock [get_clocks {inst63}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 0.810 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst63
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      1.155      1.155  R        clock network delay
    Info (332115):      1.217      0.062     uTco  inst67
    Info (332115):      1.217      0.000 RR  CELL  inst67|regout
    Info (332115):      1.957      0.740 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):      2.320      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      1.435      1.435  R        clock network delay
    Info (332115):      1.510      0.075      uTh  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :     2.320
    Info (332115): Data Required Time :     1.510
    Info (332115): Slack              :     0.810 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 removal paths (0 violated).  Worst case slack is 12.837
    Info (332115): -to_clock [get_clocks {inst85}]
    Info (332115): -removal
    Info (332115): -stdout
Info (332115): Path #1: Removal slack is 12.837 
    Info (332115): ===================================================================
    Info (332115): From Node    : inst67
    Info (332115): To Node      : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): Launch Clock : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332115): Latch Clock  : inst85 (INVERTED)
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     25.000     25.000           launch edge time
    Info (332115):     26.155      1.155  R        clock network delay
    Info (332115):     26.217      0.062     uTco  inst67
    Info (332115):     26.217      0.000 RR  CELL  inst67|regout
    Info (332115):     26.829      0.612 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[16]|aclr
    Info (332115):     27.192      0.363 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     12.500     12.500           latch edge time
    Info (332115):     14.280      1.780  F        clock network delay
    Info (332115):     14.355      0.075      uTh  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[16]
    Info (332115): 
    Info (332115): Data Arrival Time  :    27.192
    Info (332115): Data Required Time :    14.355
    Info (332115): Slack              :    12.837 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 2.495
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk4}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 2.495 
    Info (332113): ===================================================================
    Info (332113): Node             : L0_DELAY:inst68|COUNTER[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk4 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      3.125      3.125           launch edge time
    Info (332113):      3.125      0.000           source latency
    Info (332113):      3.125      0.000           CLK40DES1
    Info (332113):      3.608      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      3.835      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      3.835      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      6.161      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      2.587     -3.574 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      3.477      0.890 FF    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      3.477      0.000 FF  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      3.898      0.421 FF    IC  inst68|COUNTER[0]|clk
    Info (332113):      4.276      0.378 FR  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      6.250      6.250           launch edge time
    Info (332113):      6.250      0.000           source latency
    Info (332113):      6.250      0.000           CLK40DES1
    Info (332113):      6.733      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      6.960      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      6.960      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      9.286      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):      5.712     -3.574 RR  CELL  inst44|altpll_component|pll|clk[4]
    Info (332113):      6.602      0.890 RR    IC  inst44|altpll_component|_clk4~clkctrl|inclk[0]
    Info (332113):      6.602      0.000 RR  CELL  inst44|altpll_component|_clk4~clkctrl|outclk
    Info (332113):      7.023      0.421 RR    IC  inst68|COUNTER[0]|clk
    Info (332113):      7.401      0.378 RF  CELL  L0_DELAY:inst68|COUNTER[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :     3.125
    Info (332113): Slack            :     2.495
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.500
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk0}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.500 
    Info (332113): ===================================================================
    Info (332113): Node             : sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6l14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk0
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):      0.352      0.890 RR    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):      0.753      0.401 RR    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):      1.054      0.301 RR  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6l14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     13.210      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     13.210      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     15.536      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     11.962     -3.574 RR  CELL  inst44|altpll_component|pll|clk[0]
    Info (332113):     12.852      0.890 FF    IC  inst44|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):     12.852      0.000 FF  CELL  inst44|altpll_component|_clk0~clkctrl|outclk
    Info (332113):     13.253      0.401 FF    IC  auto_signaltap_0|sld_signaltap_body|\stp_non_zero_ram_gen:stp_buffer_ram|auto_generated|ram_block1a0|clk0
    Info (332113):     13.554      0.301 FF  CELL  sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6l14:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     1.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {ddlctrlr:inst|CLMN_READ_STATUS_2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): Clock            : ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):      0.000      0.000 RR  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):      0.130      0.130 RR    IC  inst|WRITE_fbTEN|dataf
    Info (332113):      0.148      0.018 RR  CELL  inst|WRITE_fbTEN|combout
    Info (332113):      0.275      0.127 RR    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):      0.653      0.378 RR  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           ddlctrlr:inst|CLMN_READ_STATUS_2
    Info (332113):     12.500      0.000 FF  CELL  inst|CLMN_READ_STATUS_2|regout
    Info (332113):     12.630      0.130 FF    IC  inst|WRITE_fbTEN|dataf
    Info (332113):     12.648      0.018 FF  CELL  inst|WRITE_fbTEN|combout
    Info (332113):     12.775      0.127 FF    IC  inst|WRITE_fbTEN_pulse|clk
    Info (332113):     13.153      0.378 FF  CELL  ddlctrlr:inst|WRITE_fbTEN_pulse
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst63}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst63
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           inst63
    Info (332113):      0.000      0.000 RR  CELL  inst63|regout
    Info (332113):      0.651      0.651 RR    IC  inst63~clkctrl|inclk[0]
    Info (332113):      0.651      0.000 RR  CELL  inst63~clkctrl|outclk
    Info (332113):      1.063      0.412 RR    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):      1.441      0.378 RR  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst63
    Info (332113):     12.500      0.000 FF  CELL  inst63|regout
    Info (332113):     13.151      0.651 FF    IC  inst63~clkctrl|inclk[0]
    Info (332113):     13.151      0.000 FF  CELL  inst63~clkctrl|outclk
    Info (332113):     13.563      0.412 FF    IC  inst50|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     13.941      0.378 FF  CELL  TTCRX_RESETn_COUNTER:inst50|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 11.870
    Info (332113): Targets: [get_clocks {inst85}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 11.870 
    Info (332113): ===================================================================
    Info (332113): Node             : TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): Clock            : inst85 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           inst85
    Info (332113):     12.500      0.000 FF  CELL  inst85|regout
    Info (332113):     13.489      0.989 FF    IC  inst85~clkctrl|inclk[0]
    Info (332113):     13.489      0.000 FF  CELL  inst85~clkctrl|outclk
    Info (332113):     13.897      0.408 FF    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     14.275      0.378 FR  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           inst85
    Info (332113):     25.000      0.000 RR  CELL  inst85|regout
    Info (332113):     25.989      0.989 RR    IC  inst85~clkctrl|inclk[0]
    Info (332113):     25.989      0.000 RR  CELL  inst85~clkctrl|outclk
    Info (332113):     26.397      0.408 RR    IC  inst49|lpm_counter_component|auto_generated|counter_reg_bit1a[0]|clk
    Info (332113):     26.775      0.378 RF  CELL  TTCRX_RESETn_COUNTER:inst49|lpm_counter:lpm_counter_component|cntr_d5i:auto_generated|safe_q[0]
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    11.870
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 12.500
    Info (332113): Targets: [get_clocks {CLK40DES1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 12.500 
    Info (332113): ===================================================================
    Info (332113): Node             : CLK40DES1|combout
    Info (332113): Clock            : CLK40DES1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     12.500     12.500           launch edge time
    Info (332113):     12.500      0.000           source latency
    Info (332113):     12.500      0.000           CLK40DES1
    Info (332113):     12.983      0.483 FF  CELL  CLK40DES1|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    12.500
    Info (332113): Slack            :    12.500
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 24.370
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk1}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 24.370 
    Info (332113): ===================================================================
    Info (332113): Node             : DDL_SOFT_RESET_MODULE:inst7|FINAL_STATE
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk1
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLK40DES1
    Info (332113):      0.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):      0.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):      0.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):      3.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     -0.538     -3.574 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):      0.352      0.890 RR    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):      0.352      0.000 RR  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):      0.771      0.419 RR    IC  inst7|FINAL_STATE|clk
    Info (332113):      1.149      0.378 RR  CELL  DDL_SOFT_RESET_MODULE:inst7|FINAL_STATE
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     25.000     25.000           launch edge time
    Info (332113):     25.000      0.000           source latency
    Info (332113):     25.000      0.000           CLK40DES1
    Info (332113):     25.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     25.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     25.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     28.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     24.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[1]
    Info (332113):     25.352      0.890 FF    IC  inst44|altpll_component|_clk1~clkctrl|inclk[0]
    Info (332113):     25.352      0.000 FF  CELL  inst44|altpll_component|_clk1~clkctrl|outclk
    Info (332113):     25.771      0.419 FF    IC  inst7|FINAL_STATE|clk
    Info (332113):     26.149      0.378 FF  CELL  DDL_SOFT_RESET_MODULE:inst7|FINAL_STATE
    Info (332113): 
    Info (332113): Required Width   :     0.630
    Info (332113): Actual Width     :    25.000
    Info (332113): Slack            :    24.370
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 49.083
    Info (332113): Targets: [get_clocks {PLL0:inst44|altpll:altpll_component|_clk2}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 49.083 
    Info (332113): ===================================================================
    Info (332113): Node             : ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): Clock            : PLL0:inst44|altpll:altpll_component|_clk2 (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLK40DES1
    Info (332113):     50.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):     50.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):     50.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):     53.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     49.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):     50.352      0.890 FF    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):     50.352      0.000 FF  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):     50.917      0.565 FF    IC  inst|FIFO_CLK|datae
    Info (332113):     50.994      0.077 FR  CELL  inst|FIFO_CLK|combout
    Info (332113):     51.873      0.879 RR    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):     51.873      0.000 RR  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):     52.280      0.407 RR    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):     52.590      0.310 RR  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    100.000    100.000           launch edge time
    Info (332113):    100.000      0.000           source latency
    Info (332113):    100.000      0.000           CLK40DES1
    Info (332113):    100.483      0.483 RR  CELL  CLK40DES1|combout
    Info (332113):    100.710      0.227 RR    IC  CLK40DES1~clkctrl|inclk[0]
    Info (332113):    100.710      0.000 RR  CELL  CLK40DES1~clkctrl|outclk
    Info (332113):    103.036      2.326 RR    IC  inst44|altpll_component|pll|inclk[0]
    Info (332113):     99.462     -3.574 RR  CELL  inst44|altpll_component|pll|clk[2]
    Info (332113):    100.352      0.890 RR    IC  inst44|altpll_component|_clk2~clkctrl|inclk[0]
    Info (332113):    100.352      0.000 RR  CELL  inst44|altpll_component|_clk2~clkctrl|outclk
    Info (332113):    100.917      0.565 RR    IC  inst|FIFO_CLK|datae
    Info (332113):    100.994      0.077 RF  CELL  inst|FIFO_CLK|combout
    Info (332113):    101.873      0.879 FF    IC  inst|FIFO_CLK~clkctrl|inclk[0]
    Info (332113):    101.873      0.000 FF  CELL  inst|FIFO_CLK~clkctrl|outclk
    Info (332113):    102.280      0.407 FF    IC  inst1|scfifo_component|auto_generated|dpfifo|FIFOram|ram_block1a0|clk1
    Info (332113):    102.590      0.310 FF  CELL  ddl_fifo:inst1|scfifo:scfifo_component|scfifo_hu31:auto_generated|a_dpfifo_o441:dpfifo|altsyncram_t3e1:FIFOram|q_b[0]
    Info (332113): 
    Info (332113): Required Width   :     0.917
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    49.083
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 98.000
    Info (332113): Targets: [get_clocks {altera_reserved_tck}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 98.000 
    Info (332113): ===================================================================
    Info (332113): Node             : altera_reserved_tck
    Info (332113): Clock            : altera_reserved_tck
    Info (332113): Type             : Port Rate
    Info (332113): Required Width   :     2.000
    Info (332113): Actual Width     :   100.000
    Info (332113): Slack            :    98.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 420 megabytes
    Info: Processing ended: Wed Apr 09 18:02:39 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


