
SPI_BM280.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000124  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000000d0  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  00000124  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000154  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000020  00000000  00000000  00000194  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000697  00000000  00000000  000001b4  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000607  00000000  00000000  0000084b  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000231  00000000  00000000  00000e52  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000024  00000000  00000000  00001084  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000364  00000000  00000000  000010a8  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_ranges 00000010  00000000  00000000  0000140c  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   8:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
   c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  10:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  14:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  18:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  1c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  20:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  24:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  28:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  2c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  30:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  34:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  38:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  3c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  40:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  44:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  48:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  4c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  50:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  54:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  58:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  5c:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  60:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>
  64:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61
  74:	0e 94 40 00 	call	0x80	; 0x80 <main>
  78:	0c 94 66 00 	jmp	0xcc	; 0xcc <_exit>

0000007c <__bad_interrupt>:
  7c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000080 <main>:
int main(void)
{
	uint8_t dummy, chip_id;

	// PB0 = LED, PB2 = SS, PB3 = MOSI, PB5 = SCK
	DDRB |= (1 << DDB0) | (1 << DDB2) | (1 << DDB3) | (1 << DDB5);
  80:	84 b1       	in	r24, 0x04	; 4
  82:	8d 62       	ori	r24, 0x2D	; 45
  84:	84 b9       	out	0x04, r24	; 4
	DDRB &= ~(1 << DDB4); // MISO as input
  86:	84 b1       	in	r24, 0x04	; 4
  88:	8f 7e       	andi	r24, 0xEF	; 239
  8a:	84 b9       	out	0x04, r24	; 4

	// Enable SPI, Master, fck/16, Mode 0
	SPCR = (1 << SPE) | (1 << MSTR) | (1 << SPR0);
  8c:	81 e5       	ldi	r24, 0x51	; 81
  8e:	8c bd       	out	0x2c, r24	; 44
	SPCR &= ~((1 << CPOL) | (1 << CPHA));
  90:	8c b5       	in	r24, 0x2c	; 44
  92:	83 7f       	andi	r24, 0xF3	; 243
  94:	8c bd       	out	0x2c, r24	; 44

	// Begin transaction
	PORTB &= ~(1 << PB2);              // CS LOW
  96:	85 b1       	in	r24, 0x05	; 5
  98:	8b 7f       	andi	r24, 0xFB	; 251
  9a:	85 b9       	out	0x05, r24	; 5

	SPDR = 0xD0 | 0x80;                // send command
  9c:	80 ed       	ldi	r24, 0xD0	; 208
  9e:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));
  a0:	0d b4       	in	r0, 0x2d	; 45
  a2:	07 fe       	sbrs	r0, 7
  a4:	fd cf       	rjmp	.-6      	; 0xa0 <main+0x20>
	dummy = SPDR;
  a6:	8e b5       	in	r24, 0x2e	; 46
	(void)dummy;

	SPDR = 0x00;                        // dummy write to read response
  a8:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
  aa:	0d b4       	in	r0, 0x2d	; 45
  ac:	07 fe       	sbrs	r0, 7
  ae:	fd cf       	rjmp	.-6      	; 0xaa <main+0x2a>
	chip_id = SPDR;
  b0:	9e b5       	in	r25, 0x2e	; 46
	

	PORTB |= (1 << PB2);               // CS HIGH
  b2:	85 b1       	in	r24, 0x05	; 5
  b4:	84 60       	ori	r24, 0x04	; 4
  b6:	85 b9       	out	0x05, r24	; 5

	// Indicate result
	while (1) {
		if (chip_id == 0x58)
  b8:	98 35       	cpi	r25, 0x58	; 88
  ba:	21 f4       	brne	.+8      	; 0xc4 <main+0x44>
		PORTB |= (1 << PB0);
  bc:	85 b1       	in	r24, 0x05	; 5
  be:	81 60       	ori	r24, 0x01	; 1
  c0:	85 b9       	out	0x05, r24	; 5
  c2:	fa cf       	rjmp	.-12     	; 0xb8 <main+0x38>
		else
		PORTB &= ~(1 << PB0);
  c4:	85 b1       	in	r24, 0x05	; 5
  c6:	8e 7f       	andi	r24, 0xFE	; 254
  c8:	85 b9       	out	0x05, r24	; 5
  ca:	f6 cf       	rjmp	.-20     	; 0xb8 <main+0x38>

000000cc <_exit>:
  cc:	f8 94       	cli

000000ce <__stop_program>:
  ce:	ff cf       	rjmp	.-2      	; 0xce <__stop_program>
