<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val="Vai Um"/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(470,40)" to="(470,60)"/>
    <wire from="(340,300)" to="(370,300)"/>
    <wire from="(540,190)" to="(630,190)"/>
    <wire from="(30,310)" to="(150,310)"/>
    <wire from="(30,280)" to="(30,310)"/>
    <wire from="(370,300)" to="(400,300)"/>
    <wire from="(340,90)" to="(490,90)"/>
    <wire from="(410,210)" to="(410,300)"/>
    <wire from="(380,40)" to="(470,40)"/>
    <wire from="(200,390)" to="(250,390)"/>
    <wire from="(130,370)" to="(130,390)"/>
    <wire from="(220,300)" to="(220,370)"/>
    <wire from="(130,40)" to="(380,40)"/>
    <wire from="(470,60)" to="(490,60)"/>
    <wire from="(220,300)" to="(240,300)"/>
    <wire from="(130,370)" to="(220,370)"/>
    <wire from="(150,310)" to="(150,390)"/>
    <wire from="(100,390)" to="(130,390)"/>
    <wire from="(410,210)" to="(490,210)"/>
    <wire from="(30,280)" to="(60,280)"/>
    <wire from="(170,390)" to="(200,390)"/>
    <wire from="(400,300)" to="(410,300)"/>
    <wire from="(220,370)" to="(250,370)"/>
    <wire from="(300,300)" to="(340,300)"/>
    <wire from="(190,250)" to="(190,280)"/>
    <wire from="(60,250)" to="(190,250)"/>
    <wire from="(380,40)" to="(380,170)"/>
    <wire from="(540,80)" to="(830,80)"/>
    <wire from="(190,280)" to="(240,280)"/>
    <wire from="(60,250)" to="(60,280)"/>
    <wire from="(380,170)" to="(490,170)"/>
    <wire from="(340,90)" to="(340,300)"/>
    <wire from="(150,390)" to="(170,390)"/>
    <comp lib="0" loc="(60,250)" name="Pin">
      <a name="width" val="6"/>
      <a name="tristate" val="false"/>
      <a name="label" val="x"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(200,390)" name="NOT Gate">
      <a name="width" val="6"/>
    </comp>
    <comp lib="1" loc="(540,80)" name="OR Gate">
      <a name="width" val="6"/>
      <a name="inputs" val="4"/>
    </comp>
    <comp lib="0" loc="(630,190)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="6"/>
      <a name="label" val="S1"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="0" loc="(890,80)" name="Pin">
      <a name="output" val="true"/>
      <a name="width" val="6"/>
      <a name="tristate" val="false"/>
      <a name="label" val="S0"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(540,190)" name="AND Gate">
      <a name="width" val="6"/>
    </comp>
    <comp lib="1" loc="(300,390)" name="AND Gate">
      <a name="width" val="6"/>
    </comp>
    <comp lib="0" loc="(100,390)" name="Pin">
      <a name="width" val="6"/>
      <a name="tristate" val="false"/>
      <a name="label" val="y"/>
      <a name="labelloc" val="north"/>
    </comp>
    <comp lib="1" loc="(400,300)" name="NOT Gate">
      <a name="width" val="6"/>
    </comp>
    <comp lib="1" loc="(300,300)" name="XOR Gate">
      <a name="width" val="6"/>
    </comp>
  </circuit>
</project>
