+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; plat|rst_controller|alt_rst_req_sync_uq1                                        ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|rst_controller|alt_rst_sync_uq1                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|rst_controller                                                             ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|irq_mapper                                                                 ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|avalon_st_adapter|error_adapter_0                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|avalon_st_adapter                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|rsp_mux                                                  ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|rsp_demux                                                ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|cmd_mux                                                  ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|cmd_demux                                                ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|router_001|the_default_decode                            ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|router_001                                               ; 93    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|router|the_default_decode                                ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|router                                                   ; 93    ; 2              ; 3            ; 2              ; 92     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|rom_0_s1_agent_rsp_fifo                                  ; 133   ; 39             ; 0            ; 39             ; 92     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|rom_0_s1_agent|uncompressor                              ; 31    ; 1              ; 0            ; 1              ; 29     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|rom_0_s1_agent                                           ; 260   ; 39             ; 38           ; 39             ; 277    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|cpu_0_instruction_master_agent                           ; 152   ; 33             ; 60           ; 33             ; 125    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|rom_0_s1_translator                                      ; 98    ; 7              ; 5            ; 7              ; 84     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1|cpu_0_instruction_master_translator                      ; 99    ; 51             ; 0            ; 51             ; 91     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_1                                                          ; 50    ; 0              ; 0            ; 0              ; 83     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_007                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_006                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_005                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_004                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_003                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_002                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter_001                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter|error_adapter_0                        ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|avalon_st_adapter                                        ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|rsp_mux|arb|adder                                        ; 32    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|rsp_mux|arb                                              ; 12    ; 0              ; 4            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|rsp_mux                                                  ; 803   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|rsp_demux_007                                            ; 103   ; 1              ; 2            ; 1              ; 101    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|rsp_demux_006                                            ; 103   ; 1              ; 2            ; 1              ; 101    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|rsp_demux_005                                            ; 103   ; 1              ; 2            ; 1              ; 101    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|rsp_demux_004                                            ; 103   ; 1              ; 2            ; 1              ; 101    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|rsp_demux_003                                            ; 103   ; 1              ; 2            ; 1              ; 101    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|rsp_demux_002                                            ; 103   ; 1              ; 2            ; 1              ; 101    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|rsp_demux_001                                            ; 103   ; 1              ; 2            ; 1              ; 101    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|rsp_demux                                                ; 103   ; 1              ; 2            ; 1              ; 101    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|cmd_mux_007                                              ; 103   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|cmd_mux_006                                              ; 103   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|cmd_mux_005                                              ; 103   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|cmd_mux_004                                              ; 103   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|cmd_mux_003                                              ; 103   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|cmd_mux_002                                              ; 103   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|cmd_mux_001                                              ; 103   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|cmd_mux                                                  ; 103   ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|cmd_demux                                                ; 110   ; 64             ; 2            ; 64             ; 801    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_008|the_default_decode                            ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_008                                               ; 95    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_007|the_default_decode                            ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_007                                               ; 95    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_006|the_default_decode                            ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_006                                               ; 95    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_005|the_default_decode                            ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_005                                               ; 95    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_004|the_default_decode                            ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_004                                               ; 95    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_003|the_default_decode                            ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_003                                               ; 95    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_002|the_default_decode                            ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_002                                               ; 95    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_001|the_default_decode                            ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router_001                                               ; 95    ; 0              ; 2            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router|the_default_decode                                ; 0     ; 11             ; 0            ; 11             ; 11     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|router                                                   ; 95    ; 0              ; 5            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|button_1_s1_agent_rsp_fifo                               ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|button_1_s1_agent|uncompressor                           ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|button_1_s1_agent                                        ; 271   ; 39             ; 45           ; 39             ; 281    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|segm_min_0_s1_agent_rsp_fifo                             ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|segm_min_0_s1_agent|uncompressor                         ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|segm_min_0_s1_agent                                      ; 271   ; 39             ; 45           ; 39             ; 281    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|segm_s_0_s1_agent_rsp_fifo                               ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|segm_s_0_s1_agent|uncompressor                           ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|segm_s_0_s1_agent                                        ; 271   ; 39             ; 45           ; 39             ; 281    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|segm_ms_0_s1_agent_rsp_fifo                              ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|segm_ms_0_s1_agent|uncompressor                          ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|segm_ms_0_s1_agent                                       ; 271   ; 39             ; 45           ; 39             ; 281    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|button_0_s1_agent_rsp_fifo                               ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|button_0_s1_agent|uncompressor                           ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|button_0_s1_agent                                        ; 271   ; 39             ; 45           ; 39             ; 281    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|switches_0_s1_agent_rsp_fifo                             ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|switches_0_s1_agent|uncompressor                         ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|switches_0_s1_agent                                      ; 271   ; 39             ; 45           ; 39             ; 281    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|timer_0_s1_agent|uncompressor                            ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|timer_0_s1_agent                                         ; 271   ; 39             ; 45           ; 39             ; 281    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|ram_0_s1_agent_rsp_fifo                                  ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|ram_0_s1_agent|uncompressor                              ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|ram_0_s1_agent                                           ; 271   ; 39             ; 45           ; 39             ; 281    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|cpu_0_data_master_agent                                  ; 161   ; 35             ; 69           ; 35             ; 127    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|button_1_s1_translator                                   ; 98    ; 6              ; 16           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|segm_min_0_s1_translator                                 ; 98    ; 6              ; 16           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|segm_s_0_s1_translator                                   ; 98    ; 6              ; 16           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|segm_ms_0_s1_translator                                  ; 98    ; 6              ; 16           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|button_0_s1_translator                                   ; 98    ; 6              ; 16           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|switches_0_s1_translator                                 ; 98    ; 6              ; 16           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|timer_0_s1_translator                                    ; 82    ; 22             ; 31           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|ram_0_s1_translator                                      ; 98    ; 7              ; 3            ; 7              ; 85     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0|cpu_0_data_master_translator                             ; 99    ; 13             ; 0            ; 13             ; 91     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|mm_interconnect_0                                                          ; 295   ; 0              ; 0            ; 0              ; 287    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|timer_0                                                                    ; 23    ; 0              ; 15           ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|switches_0                                                                 ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|segm_s_0                                                                   ; 38    ; 18             ; 18           ; 18             ; 46     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|segm_ms_0                                                                  ; 38    ; 18             ; 18           ; 18             ; 46     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|segm_min_0                                                                 ; 38    ; 18             ; 18           ; 18             ; 46     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|button_1                                                                   ; 39    ; 0              ; 31           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|button_0                                                                   ; 39    ; 0              ; 31           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|rom_0|the_altsyncram|auto_generated                                        ; 49    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|rom_0                                                                      ; 54    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|ram_0|the_altsyncram|auto_generated                                        ; 51    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|ram_0                                                                      ; 55    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|cpu_0|cpu|platform_CPU_0_cpu_register_bank_b|the_altsyncram|auto_generated ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|cpu_0|cpu|platform_CPU_0_cpu_register_bank_b                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|cpu_0|cpu|platform_CPU_0_cpu_register_bank_a|the_altsyncram|auto_generated ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|cpu_0|cpu|platform_CPU_0_cpu_register_bank_a                               ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|cpu_0|cpu|the_platform_CPU_0_cpu_test_bench                                ; 279   ; 3              ; 245          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|cpu_0|cpu                                                                  ; 100   ; 1              ; 29           ; 1              ; 70     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat|cpu_0                                                                      ; 100   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plat                                                                            ; 6     ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
