TimeQuest Timing Analyzer report for TimeBinCount
Wed Nov 20 12:38:29 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'switch'
 13. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'switch'
 15. Slow Model Recovery: 'switch'
 16. Slow Model Removal: 'switch'
 17. Slow Model Minimum Pulse Width: 'switch'
 18. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'osc'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 28. Fast Model Setup: 'switch'
 29. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'switch'
 31. Fast Model Recovery: 'switch'
 32. Fast Model Removal: 'switch'
 33. Fast Model Minimum Pulse Width: 'switch'
 34. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 35. Fast Model Minimum Pulse Width: 'osc'
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Recovery Transfers
 44. Removal Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TimeBinCount                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; osc                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { osc }                              ;
; switch                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { switch }                           ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                         ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                                          ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; 175.93 MHz ; 175.93 MHz      ; inst|altpll_component|pll|clk[0] ;                                                               ;
; 456.2 MHz  ; 405.02 MHz      ; switch                           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -4.124 ; -31.738       ;
; switch                           ; -1.192 ; -6.210        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; switch                           ; 0.445 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; switch ; 3.238 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; switch ; -2.486 ; -19.888       ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; switch                           ; -1.469 ; -11.245       ;
; inst|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                             ;
+--------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -4.124 ; count:inst2|out[0]                 ; trigger_clock_hundreds:inst3|out[0] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.875     ; 1.287      ;
; -4.122 ; count:inst2|out[5]                 ; trigger_clock_hundreds:inst3|out[5] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.875     ; 1.285      ;
; -4.117 ; count:inst2|out[3]                 ; trigger_clock_hundreds:inst3|out[3] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.875     ; 1.280      ;
; -3.912 ; count:inst2|out[2]                 ; trigger_clock_hundreds:inst3|out[2] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.875     ; 1.075      ;
; -3.911 ; count:inst2|out[4]                 ; trigger_clock_hundreds:inst3|out[4] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.875     ; 1.074      ;
; -3.910 ; count:inst2|out[6]                 ; trigger_clock_hundreds:inst3|out[6] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.875     ; 1.073      ;
; -3.890 ; count:inst2|out[1]                 ; trigger_clock_hundreds:inst3|out[1] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.875     ; 1.053      ;
; -3.752 ; count:inst2|out[7]                 ; trigger_clock_hundreds:inst3|out[7] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.875     ; 0.915      ;
; 14.316 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.732      ;
; 14.316 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.732      ;
; 14.316 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.732      ;
; 14.316 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.732      ;
; 14.316 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.732      ;
; 14.316 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.732      ;
; 14.316 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.732      ;
; 14.316 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.732      ;
; 14.506 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.542      ;
; 14.506 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.542      ;
; 14.506 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.542      ;
; 14.506 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.542      ;
; 14.506 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.542      ;
; 14.506 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.542      ;
; 14.506 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.542      ;
; 14.506 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.542      ;
; 14.552 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.496      ;
; 14.552 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.496      ;
; 14.552 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.496      ;
; 14.552 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.496      ;
; 14.552 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.496      ;
; 14.552 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.496      ;
; 14.552 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.496      ;
; 14.552 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.496      ;
; 14.624 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|reset  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.425      ;
; 14.628 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.420      ;
; 14.628 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.420      ;
; 14.628 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.420      ;
; 14.628 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.420      ;
; 14.628 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.420      ;
; 14.628 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.420      ;
; 14.628 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.420      ;
; 14.628 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.420      ;
; 14.690 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.358      ;
; 14.690 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.358      ;
; 14.690 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.358      ;
; 14.690 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.358      ;
; 14.690 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.358      ;
; 14.690 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.358      ;
; 14.690 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.358      ;
; 14.690 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.358      ;
; 14.719 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.330      ;
; 14.719 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.330      ;
; 14.719 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.330      ;
; 14.719 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.330      ;
; 14.719 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.330      ;
; 14.719 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.330      ;
; 14.719 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.330      ;
; 14.719 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.330      ;
; 14.746 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.302      ;
; 14.746 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.302      ;
; 14.746 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.302      ;
; 14.746 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.302      ;
; 14.746 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.302      ;
; 14.746 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.302      ;
; 14.746 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.302      ;
; 14.746 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.302      ;
; 14.753 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.296      ;
; 14.753 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.296      ;
; 14.753 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.296      ;
; 14.753 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.296      ;
; 14.753 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.296      ;
; 14.753 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.296      ;
; 14.753 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.296      ;
; 14.753 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.296      ;
; 14.780 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.268      ;
; 14.780 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.268      ;
; 14.780 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.268      ;
; 14.780 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.268      ;
; 14.780 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.268      ;
; 14.780 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.268      ;
; 14.780 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.268      ;
; 14.780 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.268      ;
; 14.814 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|reset  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.235      ;
; 14.853 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.195      ;
; 14.853 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.195      ;
; 14.853 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.195      ;
; 14.853 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.195      ;
; 14.853 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.195      ;
; 14.853 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.195      ;
; 14.853 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.195      ;
; 14.853 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.195      ;
; 14.860 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|reset  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.011      ; 5.189      ;
; 14.888 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.160      ;
; 14.888 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.160      ;
; 14.888 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.160      ;
; 14.888 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.160      ;
; 14.888 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.160      ;
; 14.888 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.160      ;
; 14.888 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.160      ;
; 14.888 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.160      ;
; 14.914 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.010      ; 5.134      ;
+--------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'switch'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.192 ; count:inst2|out[0] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.230      ;
; -1.149 ; count:inst2|out[1] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.187      ;
; -1.112 ; count:inst2|out[0] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.150      ;
; -1.069 ; count:inst2|out[1] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.107      ;
; -1.032 ; count:inst2|out[0] ; count:inst2|out[5] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.070      ;
; -1.022 ; count:inst2|out[2] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.060      ;
; -0.989 ; count:inst2|out[1] ; count:inst2|out[5] ; switch       ; switch      ; 1.000        ; 0.000      ; 2.027      ;
; -0.952 ; count:inst2|out[0] ; count:inst2|out[4] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.990      ;
; -0.942 ; count:inst2|out[2] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.980      ;
; -0.909 ; count:inst2|out[1] ; count:inst2|out[4] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.947      ;
; -0.896 ; count:inst2|out[3] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.934      ;
; -0.872 ; count:inst2|out[0] ; count:inst2|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.910      ;
; -0.863 ; count:inst2|out[4] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.901      ;
; -0.862 ; count:inst2|out[2] ; count:inst2|out[5] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.900      ;
; -0.829 ; count:inst2|out[1] ; count:inst2|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.867      ;
; -0.816 ; count:inst2|out[3] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.854      ;
; -0.792 ; count:inst2|out[0] ; count:inst2|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.830      ;
; -0.783 ; count:inst2|out[4] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.821      ;
; -0.782 ; count:inst2|out[2] ; count:inst2|out[4] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.820      ;
; -0.749 ; count:inst2|out[1] ; count:inst2|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.787      ;
; -0.737 ; count:inst2|out[5] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.775      ;
; -0.736 ; count:inst2|out[3] ; count:inst2|out[5] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.774      ;
; -0.704 ; count:inst2|out[6] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.742      ;
; -0.703 ; count:inst2|out[4] ; count:inst2|out[5] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.741      ;
; -0.702 ; count:inst2|out[2] ; count:inst2|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.740      ;
; -0.657 ; count:inst2|out[5] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.695      ;
; -0.656 ; count:inst2|out[3] ; count:inst2|out[4] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.694      ;
; -0.491 ; count:inst2|out[7] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.529      ;
; -0.271 ; count:inst2|out[6] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.309      ;
; -0.270 ; count:inst2|out[4] ; count:inst2|out[4] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.308      ;
; -0.269 ; count:inst2|out[2] ; count:inst2|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.307      ;
; -0.258 ; count:inst2|out[0] ; count:inst2|out[1] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.296      ;
; -0.225 ; count:inst2|out[5] ; count:inst2|out[5] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.263      ;
; -0.224 ; count:inst2|out[3] ; count:inst2|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.262      ;
; -0.216 ; count:inst2|out[1] ; count:inst2|out[1] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.254      ;
; 0.307  ; count:inst2|out[0] ; count:inst2|out[0] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.731      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                            ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.445 ; trigger_clock_hundreds:inst3|LED   ; trigger_clock_hundreds:inst3|LED   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|i[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.968 ; trigger_clock_hundreds:inst3|i[13] ; trigger_clock_hundreds:inst3|i[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[2]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[25] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[27] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[1]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[18] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock_hundreds:inst3|i[11] ; trigger_clock_hundreds:inst3|i[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[20] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|i[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|i[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|i[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 1.011 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[8]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|i[10] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.015 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[24] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|i[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[6]  ; trigger_clock_hundreds:inst3|i[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[19] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[21] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|i[22] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[26] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[28] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst3|i[3]  ; trigger_clock_hundreds:inst3|i[3]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.400 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[3]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.404 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[26] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[28] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[2]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[10] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[19] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|i[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|i[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[21] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.444 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.444 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|i[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.448 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[25] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[27] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[20] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|i[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|i[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[22] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.484 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[27] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.487 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[3]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[20] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; trigger_clock_hundreds:inst3|i[11] ; trigger_clock_hundreds:inst3|i[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|i[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[22] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.510 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|i[24] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.796      ;
; 1.524 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[10] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.810      ;
; 1.528 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[26] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; trigger_clock_hundreds:inst3|i[3]  ; trigger_clock_hundreds:inst3|i[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[28] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[21] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.560 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.564 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[28] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.564 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.568 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[21] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.855      ;
; 1.590 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|i[25] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.876      ;
; 1.604 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.890      ;
; 1.604 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|i[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.890      ;
; 1.608 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[27] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; trigger_clock_hundreds:inst3|i[3]  ; trigger_clock_hundreds:inst3|i[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[22] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.623 ; trigger_clock_hundreds:inst3|i[6]  ; trigger_clock_hundreds:inst3|i[8]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.909      ;
; 1.623 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|i[24] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.909      ;
; 1.624 ; trigger_clock_hundreds:inst3|i[0]  ; trigger_clock_hundreds:inst3|i[1]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.911      ;
; 1.624 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|i[18] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.911      ;
; 1.625 ; trigger_clock_hundreds:inst3|i[4]  ; trigger_clock_hundreds:inst3|i[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.912      ;
; 1.640 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.926      ;
; 1.644 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.930      ;
; 1.644 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.930      ;
; 1.647 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.933      ;
; 1.648 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.934      ;
; 1.648 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[22] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.934      ;
; 1.667 ; trigger_clock_hundreds:inst3|i[12] ; trigger_clock_hundreds:inst3|i[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.954      ;
; 1.670 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|i[26] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.956      ;
; 1.688 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[28] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.975      ;
; 1.689 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.975      ;
; 1.703 ; trigger_clock_hundreds:inst3|i[6]  ; trigger_clock_hundreds:inst3|i[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|i[25] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|i[8]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[24] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
; 1.704 ; trigger_clock_hundreds:inst3|i[0]  ; trigger_clock_hundreds:inst3|i[2]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.991      ;
; 1.704 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|i[19] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.991      ;
; 1.705 ; trigger_clock_hundreds:inst3|i[4]  ; trigger_clock_hundreds:inst3|i[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.992      ;
; 1.708 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|i[18] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.995      ;
; 1.724 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.010      ;
; 1.726 ; trigger_clock_hundreds:inst3|i[7]  ; trigger_clock_hundreds:inst3|i[8]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.013      ;
; 1.727 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.013      ;
; 1.728 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.014      ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'switch'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; count:inst2|out[0] ; count:inst2|out[0] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.731      ;
; 0.968 ; count:inst2|out[1] ; count:inst2|out[1] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.254      ;
; 0.976 ; count:inst2|out[3] ; count:inst2|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; count:inst2|out[5] ; count:inst2|out[5] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.263      ;
; 1.010 ; count:inst2|out[0] ; count:inst2|out[1] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.296      ;
; 1.021 ; count:inst2|out[2] ; count:inst2|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; count:inst2|out[4] ; count:inst2|out[4] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; count:inst2|out[6] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.309      ;
; 1.243 ; count:inst2|out[7] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.529      ;
; 1.408 ; count:inst2|out[3] ; count:inst2|out[4] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; count:inst2|out[5] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.695      ;
; 1.454 ; count:inst2|out[2] ; count:inst2|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.740      ;
; 1.455 ; count:inst2|out[4] ; count:inst2|out[5] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; count:inst2|out[6] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.742      ;
; 1.488 ; count:inst2|out[3] ; count:inst2|out[5] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; count:inst2|out[5] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.775      ;
; 1.501 ; count:inst2|out[1] ; count:inst2|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.787      ;
; 1.534 ; count:inst2|out[2] ; count:inst2|out[4] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.820      ;
; 1.535 ; count:inst2|out[4] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.821      ;
; 1.544 ; count:inst2|out[0] ; count:inst2|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.830      ;
; 1.568 ; count:inst2|out[3] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.854      ;
; 1.581 ; count:inst2|out[1] ; count:inst2|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.867      ;
; 1.614 ; count:inst2|out[2] ; count:inst2|out[5] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.900      ;
; 1.615 ; count:inst2|out[4] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.901      ;
; 1.624 ; count:inst2|out[0] ; count:inst2|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.910      ;
; 1.648 ; count:inst2|out[3] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.934      ;
; 1.661 ; count:inst2|out[1] ; count:inst2|out[4] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.947      ;
; 1.694 ; count:inst2|out[2] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.980      ;
; 1.704 ; count:inst2|out[0] ; count:inst2|out[4] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.990      ;
; 1.741 ; count:inst2|out[1] ; count:inst2|out[5] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.027      ;
; 1.774 ; count:inst2|out[2] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.060      ;
; 1.784 ; count:inst2|out[0] ; count:inst2|out[5] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.070      ;
; 1.821 ; count:inst2|out[1] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.107      ;
; 1.864 ; count:inst2|out[0] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.150      ;
; 1.901 ; count:inst2|out[1] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.187      ;
; 1.944 ; count:inst2|out[0] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 2.230      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'switch'                                                                                                                             ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 3.238 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 3.874      ; 1.674      ;
; 3.238 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 3.874      ; 1.674      ;
; 3.238 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 3.874      ; 1.674      ;
; 3.238 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 3.874      ; 1.674      ;
; 3.238 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 3.874      ; 1.674      ;
; 3.238 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 3.874      ; 1.674      ;
; 3.238 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 3.874      ; 1.674      ;
; 3.238 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 3.874      ; 1.674      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'switch'                                                                                                                               ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -2.486 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 3.874      ; 1.674      ;
; -2.486 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 3.874      ; 1.674      ;
; -2.486 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 3.874      ; 1.674      ;
; -2.486 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 3.874      ; 1.674      ;
; -2.486 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 3.874      ; 1.674      ;
; -2.486 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 3.874      ; 1.674      ;
; -2.486 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 3.874      ; 1.674      ;
; -2.486 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 3.874      ; 1.674      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'switch'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; switch ; Rise       ; switch             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; switch|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; switch|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|LED    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|LED    ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[0]   ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[0]   ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[10]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[10]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[11]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[11]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[12]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[12]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[13]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[13]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[14]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[14]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[15]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[15]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[16]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[16]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[17]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[17]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[18]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[18]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[19]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[19]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[1]   ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[1]   ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[20]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[20]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[21]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[21]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[22]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[22]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[23]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[23]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[24]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[24]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[25]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[25]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[26]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[26]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[27]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[27]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[28]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[28]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[29]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[29]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[2]   ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[2]   ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[30]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[30]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[31]  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[31]  ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[3]   ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[3]   ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[4]   ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[4]   ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[5]   ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[5]   ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[6]   ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[6]   ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[7]   ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[7]   ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[8]   ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[8]   ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[9]   ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[9]   ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[0] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[0] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[1] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[1] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[2] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[2] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[3] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[3] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[4] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[4] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[5] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[5] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[6] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[6] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[7] ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[7] ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|reset  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|reset  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|LED|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|LED|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[0]|clk                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[0]|clk                      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[10]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[10]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[11]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[11]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[12]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[12]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[13]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[13]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[14]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[14]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[15]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[15]|clk                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; LED       ; osc        ; 7.861  ; 7.861  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 24.097 ; 24.097 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 24.070 ; 24.070 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 24.097 ; 24.097 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 23.873 ; 23.873 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 24.080 ; 24.080 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 23.761 ; 23.761 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 23.760 ; 23.760 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 23.754 ; 23.754 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 18.414 ; 18.414 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 18.414 ; 18.414 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 15.791 ; 15.791 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 13.388 ; 13.388 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 15.979 ; 15.979 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 16.325 ; 16.325 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 17.354 ; 17.354 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 18.292 ; 18.292 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 7.439  ; 7.439  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 6.598  ; 6.598  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 5.884  ; 5.884  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 7.439  ; 7.439  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 6.974  ; 6.974  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 6.372  ; 6.372  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 5.887  ; 5.887  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED       ; osc        ; 7.861 ; 7.861 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 5.314 ; 5.314 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 5.658 ; 5.658 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 5.689 ; 5.689 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 5.565 ; 5.565 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 5.672 ; 5.672 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 5.314 ; 5.314 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 5.354 ; 5.354 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 5.356 ; 5.356 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 6.480 ; 6.480 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 7.359 ; 7.359 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 7.201 ; 7.201 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 6.480 ; 6.480 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 6.822 ; 6.822 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 6.996 ; 6.996 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 7.523 ; 7.523 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 7.854 ; 7.854 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 5.180 ; 5.180 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 5.406 ; 5.406 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 5.218 ; 5.218 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 5.671 ; 5.671 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 5.782 ; 5.782 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 5.180 ; 5.180 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 5.221 ; 5.221 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -1.690 ; -13.059       ;
; switch                           ; 0.143  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; switch                           ; 0.215 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; switch ; 2.381 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; switch ; -1.501 ; -12.008       ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; switch                           ; -1.222 ; -9.222        ;
; inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                             ;
+--------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.690 ; count:inst2|out[5]                 ; trigger_clock_hundreds:inst3|out[5] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.160     ; 0.562      ;
; -1.690 ; count:inst2|out[0]                 ; trigger_clock_hundreds:inst3|out[0] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.160     ; 0.562      ;
; -1.687 ; count:inst2|out[3]                 ; trigger_clock_hundreds:inst3|out[3] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.160     ; 0.559      ;
; -1.621 ; count:inst2|out[4]                 ; trigger_clock_hundreds:inst3|out[4] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.160     ; 0.493      ;
; -1.621 ; count:inst2|out[2]                 ; trigger_clock_hundreds:inst3|out[2] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.160     ; 0.493      ;
; -1.620 ; count:inst2|out[6]                 ; trigger_clock_hundreds:inst3|out[6] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.160     ; 0.492      ;
; -1.607 ; count:inst2|out[1]                 ; trigger_clock_hundreds:inst3|out[1] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.160     ; 0.479      ;
; -1.523 ; count:inst2|out[7]                 ; trigger_clock_hundreds:inst3|out[7] ; switch                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -2.160     ; 0.395      ;
; 17.763 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.276      ;
; 17.763 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.276      ;
; 17.763 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.276      ;
; 17.763 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.276      ;
; 17.763 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.276      ;
; 17.763 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.276      ;
; 17.763 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.276      ;
; 17.763 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.276      ;
; 17.823 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.216      ;
; 17.823 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.216      ;
; 17.823 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.216      ;
; 17.823 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.216      ;
; 17.823 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.216      ;
; 17.823 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.216      ;
; 17.823 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.216      ;
; 17.823 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.216      ;
; 17.854 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.185      ;
; 17.854 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.185      ;
; 17.854 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.185      ;
; 17.854 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.185      ;
; 17.854 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.185      ;
; 17.854 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.185      ;
; 17.854 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.185      ;
; 17.854 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.185      ;
; 17.887 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.152      ;
; 17.887 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.152      ;
; 17.887 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.152      ;
; 17.887 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.152      ;
; 17.887 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.152      ;
; 17.887 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.152      ;
; 17.887 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.152      ;
; 17.887 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.152      ;
; 17.896 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.143      ;
; 17.896 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.143      ;
; 17.896 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.143      ;
; 17.896 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.143      ;
; 17.896 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.143      ;
; 17.896 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.143      ;
; 17.896 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.143      ;
; 17.896 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.143      ;
; 17.920 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.120      ;
; 17.920 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.120      ;
; 17.920 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.120      ;
; 17.920 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.120      ;
; 17.920 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.120      ;
; 17.920 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.120      ;
; 17.920 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.120      ;
; 17.920 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.120      ;
; 17.923 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.116      ;
; 17.923 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.116      ;
; 17.923 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.116      ;
; 17.923 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.116      ;
; 17.923 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.116      ;
; 17.923 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.116      ;
; 17.923 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.116      ;
; 17.923 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.116      ;
; 17.946 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|reset  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.094      ;
; 17.952 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.087      ;
; 17.952 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.087      ;
; 17.952 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.087      ;
; 17.952 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.087      ;
; 17.952 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.087      ;
; 17.952 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.087      ;
; 17.952 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.087      ;
; 17.952 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.087      ;
; 17.955 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.085      ;
; 17.955 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.085      ;
; 17.955 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.085      ;
; 17.955 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.085      ;
; 17.955 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.085      ;
; 17.955 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.085      ;
; 17.955 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.085      ;
; 17.955 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.008      ; 2.085      ;
; 17.990 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.049      ;
; 17.990 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.049      ;
; 17.990 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.049      ;
; 17.990 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.049      ;
; 17.990 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.049      ;
; 17.990 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.049      ;
; 17.990 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.049      ;
; 17.990 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.049      ;
; 17.998 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.041      ;
; 17.998 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.041      ;
; 17.998 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.041      ;
; 17.998 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[6] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.041      ;
; 17.998 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[7] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.041      ;
; 17.998 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[2] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.041      ;
; 17.998 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[1] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.041      ;
; 17.998 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|out[0] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.041      ;
; 18.001 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[3] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.038      ;
; 18.001 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[4] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.038      ;
; 18.001 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|out[5] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.007      ; 2.038      ;
+--------+------------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'switch'                                                                                            ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.143 ; count:inst2|out[0] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.889      ;
; 0.153 ; count:inst2|out[1] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.879      ;
; 0.178 ; count:inst2|out[0] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.854      ;
; 0.188 ; count:inst2|out[1] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.844      ;
; 0.213 ; count:inst2|out[0] ; count:inst2|out[5] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.819      ;
; 0.223 ; count:inst2|out[2] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.809      ;
; 0.223 ; count:inst2|out[1] ; count:inst2|out[5] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.809      ;
; 0.248 ; count:inst2|out[0] ; count:inst2|out[4] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.784      ;
; 0.258 ; count:inst2|out[2] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.774      ;
; 0.258 ; count:inst2|out[1] ; count:inst2|out[4] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.774      ;
; 0.277 ; count:inst2|out[3] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.755      ;
; 0.283 ; count:inst2|out[0] ; count:inst2|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.749      ;
; 0.292 ; count:inst2|out[4] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.740      ;
; 0.293 ; count:inst2|out[2] ; count:inst2|out[5] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; count:inst2|out[1] ; count:inst2|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.739      ;
; 0.312 ; count:inst2|out[3] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.720      ;
; 0.318 ; count:inst2|out[0] ; count:inst2|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.714      ;
; 0.327 ; count:inst2|out[4] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.705      ;
; 0.328 ; count:inst2|out[2] ; count:inst2|out[4] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.704      ;
; 0.328 ; count:inst2|out[1] ; count:inst2|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.704      ;
; 0.347 ; count:inst2|out[5] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.685      ;
; 0.347 ; count:inst2|out[3] ; count:inst2|out[5] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.685      ;
; 0.362 ; count:inst2|out[6] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.670      ;
; 0.362 ; count:inst2|out[4] ; count:inst2|out[5] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.670      ;
; 0.363 ; count:inst2|out[2] ; count:inst2|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.669      ;
; 0.382 ; count:inst2|out[5] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.650      ;
; 0.382 ; count:inst2|out[3] ; count:inst2|out[4] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.650      ;
; 0.428 ; count:inst2|out[7] ; count:inst2|out[7] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.604      ;
; 0.502 ; count:inst2|out[6] ; count:inst2|out[6] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.530      ;
; 0.502 ; count:inst2|out[4] ; count:inst2|out[4] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.530      ;
; 0.503 ; count:inst2|out[2] ; count:inst2|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.529      ;
; 0.512 ; count:inst2|out[0] ; count:inst2|out[1] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.520      ;
; 0.518 ; count:inst2|out[1] ; count:inst2|out[1] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.514      ;
; 0.520 ; count:inst2|out[5] ; count:inst2|out[5] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.512      ;
; 0.520 ; count:inst2|out[3] ; count:inst2|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.512      ;
; 0.665 ; count:inst2|out[0] ; count:inst2|out[0] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                            ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; trigger_clock_hundreds:inst3|LED   ; trigger_clock_hundreds:inst3|LED   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; trigger_clock_hundreds:inst3|i[31] ; trigger_clock_hundreds:inst3|i[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.356 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[2]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; trigger_clock_hundreds:inst3|i[13] ; trigger_clock_hundreds:inst3|i[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[25] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[27] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[1]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst3|i[11] ; trigger_clock_hundreds:inst3|i[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[18] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[20] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|i[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|i[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|i[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[8]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|i[10] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[19] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[24] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[26] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst3|i[3]  ; trigger_clock_hundreds:inst3|i[3]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|i[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst3|i[6]  ; trigger_clock_hundreds:inst3|i[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[21] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|i[22] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[28] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.494 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[3]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[26] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[28] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[2]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[10] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[19] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; trigger_clock_hundreds:inst3|i[30] ; trigger_clock_hundreds:inst3|i[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|i[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[21] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.509 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|i[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[25] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[27] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[20] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|i[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|i[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[22] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.531 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[27] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[3]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; trigger_clock_hundreds:inst3|i[11] ; trigger_clock_hundreds:inst3|i[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[20] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; trigger_clock_hundreds:inst3|i[29] ; trigger_clock_hundreds:inst3|i[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[22] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.544 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[10] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; trigger_clock_hundreds:inst3|i[3]  ; trigger_clock_hundreds:inst3|i[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[26] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[28] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[21] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|i[24] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.564 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[28] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[21] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; trigger_clock_hundreds:inst3|i[20] ; trigger_clock_hundreds:inst3|i[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.573 ; trigger_clock_hundreds:inst3|i[0]  ; trigger_clock_hundreds:inst3|i[1]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.726      ;
; 0.573 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|i[18] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.726      ;
; 0.576 ; trigger_clock_hundreds:inst3|i[4]  ; trigger_clock_hundreds:inst3|i[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.729      ;
; 0.579 ; trigger_clock_hundreds:inst3|i[10] ; trigger_clock_hundreds:inst3|i[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; trigger_clock_hundreds:inst3|i[8]  ; trigger_clock_hundreds:inst3|i[11] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; trigger_clock_hundreds:inst3|i[3]  ; trigger_clock_hundreds:inst3|i[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[27] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[22] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; trigger_clock_hundreds:inst3|i[28] ; trigger_clock_hundreds:inst3|i[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.587 ; trigger_clock_hundreds:inst3|i[12] ; trigger_clock_hundreds:inst3|i[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.740      ;
; 0.589 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|i[25] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.599 ; trigger_clock_hundreds:inst3|i[2]  ; trigger_clock_hundreds:inst3|i[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.601 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[29] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; trigger_clock_hundreds:inst3|i[27] ; trigger_clock_hundreds:inst3|i[31] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[5]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; trigger_clock_hundreds:inst3|i[9]  ; trigger_clock_hundreds:inst3|i[13] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[22] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; trigger_clock_hundreds:inst3|i[6]  ; trigger_clock_hundreds:inst3|i[8]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|i[24] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.608 ; trigger_clock_hundreds:inst3|i[0]  ; trigger_clock_hundreds:inst3|i[2]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.761      ;
; 0.608 ; trigger_clock_hundreds:inst3|i[17] ; trigger_clock_hundreds:inst3|i[19] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.761      ;
; 0.610 ; trigger_clock_hundreds:inst3|i[16] ; trigger_clock_hundreds:inst3|i[18] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.763      ;
; 0.611 ; trigger_clock_hundreds:inst3|i[4]  ; trigger_clock_hundreds:inst3|i[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.764      ;
; 0.616 ; trigger_clock_hundreds:inst3|i[24] ; trigger_clock_hundreds:inst3|i[28] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; trigger_clock_hundreds:inst3|i[26] ; trigger_clock_hundreds:inst3|i[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; trigger_clock_hundreds:inst3|i[19] ; trigger_clock_hundreds:inst3|i[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.624 ; trigger_clock_hundreds:inst3|i[23] ; trigger_clock_hundreds:inst3|i[26] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.628 ; trigger_clock_hundreds:inst3|i[7]  ; trigger_clock_hundreds:inst3|i[8]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.781      ;
; 0.636 ; trigger_clock_hundreds:inst3|i[25] ; trigger_clock_hundreds:inst3|i[30] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.637 ; trigger_clock_hundreds:inst3|i[1]  ; trigger_clock_hundreds:inst3|i[6]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; trigger_clock_hundreds:inst3|i[18] ; trigger_clock_hundreds:inst3|i[23] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.641 ; trigger_clock_hundreds:inst3|i[6]  ; trigger_clock_hundreds:inst3|i[9]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; trigger_clock_hundreds:inst3|i[22] ; trigger_clock_hundreds:inst3|i[25] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; trigger_clock_hundreds:inst3|i[5]  ; trigger_clock_hundreds:inst3|i[8]  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; trigger_clock_hundreds:inst3|i[21] ; trigger_clock_hundreds:inst3|i[24] ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
+-------+------------------------------------+------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'switch'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count:inst2|out[0] ; count:inst2|out[0] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.367      ;
; 0.360 ; count:inst2|out[3] ; count:inst2|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count:inst2|out[5] ; count:inst2|out[5] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; count:inst2|out[1] ; count:inst2|out[1] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.514      ;
; 0.368 ; count:inst2|out[0] ; count:inst2|out[1] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.520      ;
; 0.377 ; count:inst2|out[2] ; count:inst2|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; count:inst2|out[4] ; count:inst2|out[4] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; count:inst2|out[6] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.530      ;
; 0.452 ; count:inst2|out[7] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.604      ;
; 0.498 ; count:inst2|out[3] ; count:inst2|out[4] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; count:inst2|out[5] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.650      ;
; 0.517 ; count:inst2|out[2] ; count:inst2|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; count:inst2|out[4] ; count:inst2|out[5] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; count:inst2|out[6] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.670      ;
; 0.533 ; count:inst2|out[3] ; count:inst2|out[5] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; count:inst2|out[5] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.685      ;
; 0.552 ; count:inst2|out[1] ; count:inst2|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; count:inst2|out[2] ; count:inst2|out[4] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; count:inst2|out[4] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.705      ;
; 0.562 ; count:inst2|out[0] ; count:inst2|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.714      ;
; 0.568 ; count:inst2|out[3] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.720      ;
; 0.587 ; count:inst2|out[1] ; count:inst2|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; count:inst2|out[2] ; count:inst2|out[5] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; count:inst2|out[4] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.740      ;
; 0.597 ; count:inst2|out[0] ; count:inst2|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.749      ;
; 0.603 ; count:inst2|out[3] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.755      ;
; 0.622 ; count:inst2|out[1] ; count:inst2|out[4] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; count:inst2|out[2] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.774      ;
; 0.632 ; count:inst2|out[0] ; count:inst2|out[4] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.784      ;
; 0.657 ; count:inst2|out[1] ; count:inst2|out[5] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; count:inst2|out[2] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.809      ;
; 0.667 ; count:inst2|out[0] ; count:inst2|out[5] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.819      ;
; 0.692 ; count:inst2|out[1] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.844      ;
; 0.702 ; count:inst2|out[0] ; count:inst2|out[6] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.854      ;
; 0.727 ; count:inst2|out[1] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.879      ;
; 0.737 ; count:inst2|out[0] ; count:inst2|out[7] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.889      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'switch'                                                                                                                             ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 2.381 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 2.159      ; 0.810      ;
; 2.381 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 2.159      ; 0.810      ;
; 2.381 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 2.159      ; 0.810      ;
; 2.381 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 2.159      ; 0.810      ;
; 2.381 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 2.159      ; 0.810      ;
; 2.381 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 2.159      ; 0.810      ;
; 2.381 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 2.159      ; 0.810      ;
; 2.381 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; switch      ; 1.000        ; 2.159      ; 0.810      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'switch'                                                                                                                               ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.501 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 2.159      ; 0.810      ;
; -1.501 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 2.159      ; 0.810      ;
; -1.501 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 2.159      ; 0.810      ;
; -1.501 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 2.159      ; 0.810      ;
; -1.501 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 2.159      ; 0.810      ;
; -1.501 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 2.159      ; 0.810      ;
; -1.501 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 2.159      ; 0.810      ;
; -1.501 ; trigger_clock_hundreds:inst3|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; switch      ; 0.000        ; 2.159      ; 0.810      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'switch'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; switch ; Rise       ; switch             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Rise       ; count:inst2|out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Rise       ; count:inst2|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; switch|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; switch|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|LED    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|LED    ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[0]   ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[0]   ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[10]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[10]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[11]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[11]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[12]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[12]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[13]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[13]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[14]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[14]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[15]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[15]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[16]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[16]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[17]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[17]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[18]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[18]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[19]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[19]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[1]   ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[1]   ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[20]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[20]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[21]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[21]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[22]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[22]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[23]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[23]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[24]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[24]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[25]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[25]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[26]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[26]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[27]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[27]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[28]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[28]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[29]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[29]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[2]   ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[2]   ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[30]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[30]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[31]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[31]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[3]   ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[3]   ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[4]   ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[4]   ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[5]   ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[5]   ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[6]   ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[6]   ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[7]   ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[7]   ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[8]   ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[8]   ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[9]   ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|i[9]   ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[0] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[0] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[1] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[1] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[2] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[2] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[3] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[3] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[4] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[4] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[5] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[5] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[6] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[6] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[7] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|out[7] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|reset  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst3|reset  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|LED|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|LED|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[0]|clk                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[0]|clk                      ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[10]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[10]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[11]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[11]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[12]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[12]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[13]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[13]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[14]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[14]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[15]|clk                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; inst3|i[15]|clk                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED       ; osc        ; 3.124 ; 3.124 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 8.859 ; 8.859 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 8.826 ; 8.826 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 8.859 ; 8.859 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 8.794 ; 8.794 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 8.845 ; 8.845 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 8.727 ; 8.727 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 8.726 ; 8.726 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 8.725 ; 8.725 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 6.902 ; 6.902 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 6.902 ; 6.902 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 5.953 ; 5.953 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 5.037 ; 5.037 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 5.957 ; 5.957 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 6.118 ; 6.118 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 6.530 ; 6.530 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 6.845 ; 6.845 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 2.835 ; 2.835 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 2.550 ; 2.550 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 2.314 ; 2.314 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 2.835 ; 2.835 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 2.712 ; 2.712 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 2.478 ; 2.478 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 2.315 ; 2.315 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED       ; osc        ; 3.124 ; 3.124 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 2.133 ; 2.133 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 2.227 ; 2.227 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 2.254 ; 2.254 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 2.195 ; 2.195 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 2.246 ; 2.246 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 2.135 ; 2.135 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 2.134 ; 2.134 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 2.133 ; 2.133 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 2.510 ; 2.510 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 2.851 ; 2.851 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 2.771 ; 2.771 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 2.510 ; 2.510 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 2.627 ; 2.627 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 2.705 ; 2.705 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 2.904 ; 2.904 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 2.983 ; 2.983 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 2.049 ; 2.049 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 2.121 ; 2.121 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 2.078 ; 2.078 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 2.237 ; 2.237 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 2.283 ; 2.283 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 2.049 ; 2.049 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 2.079 ; 2.079 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+-----------------------------------+---------+-------+----------+---------+---------------------+
; Clock                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -4.124  ; 0.215 ; 2.381    ; -2.486  ; -1.469              ;
;  inst|altpll_component|pll|clk[0] ; -4.124  ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                              ; N/A     ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  switch                           ; -1.192  ; 0.215 ; 2.381    ; -2.486  ; -1.469              ;
; Design-wide TNS                   ; -37.948 ; 0.0   ; 0.0      ; -19.888 ; -11.245             ;
;  inst|altpll_component|pll|clk[0] ; -31.738 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                              ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  switch                           ; -6.210  ; 0.000 ; 0.000    ; -19.888 ; -11.245             ;
+-----------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; LED       ; osc        ; 7.861  ; 7.861  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 24.097 ; 24.097 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 24.070 ; 24.070 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 24.097 ; 24.097 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 23.873 ; 23.873 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 24.080 ; 24.080 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 23.761 ; 23.761 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 23.760 ; 23.760 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 23.754 ; 23.754 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 18.414 ; 18.414 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 18.414 ; 18.414 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 15.791 ; 15.791 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 13.388 ; 13.388 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 15.979 ; 15.979 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 16.325 ; 16.325 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 17.354 ; 17.354 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 18.292 ; 18.292 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 7.439  ; 7.439  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 6.598  ; 6.598  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 5.884  ; 5.884  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 7.439  ; 7.439  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 6.974  ; 6.974  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 6.372  ; 6.372  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 5.887  ; 5.887  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED       ; osc        ; 3.124 ; 3.124 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 2.133 ; 2.133 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 2.227 ; 2.227 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 2.254 ; 2.254 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 2.195 ; 2.195 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 2.246 ; 2.246 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 2.135 ; 2.135 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 2.134 ; 2.134 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 2.133 ; 2.133 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 2.510 ; 2.510 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 2.851 ; 2.851 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 2.771 ; 2.771 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 2.510 ; 2.510 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 2.627 ; 2.627 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 2.705 ; 2.705 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 2.904 ; 2.904 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 2.983 ; 2.983 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 2.049 ; 2.049 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 2.121 ; 2.121 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 2.078 ; 2.078 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 2.237 ; 2.237 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 2.283 ; 2.283 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 2.049 ; 2.049 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 2.079 ; 2.079 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 1105     ; 0        ; 0        ; 0        ;
; switch                           ; inst|altpll_component|pll|clk[0] ; 8        ; 0        ; 0        ; 0        ;
; switch                           ; switch                           ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 1105     ; 0        ; 0        ; 0        ;
; switch                           ; inst|altpll_component|pll|clk[0] ; 8        ; 0        ; 0        ; 0        ;
; switch                           ; switch                           ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; switch   ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; switch   ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 148   ; 148  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 20 12:38:28 2013
Info: Command: quartus_sta TimeBinCount -c TimeBinCount
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TimeBinCount.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name switch switch
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.124
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.124       -31.738 inst|altpll_component|pll|clk[0] 
    Info (332119):    -1.192        -6.210 switch 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 switch 
Info (332146): Worst-case recovery slack is 3.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.238         0.000 switch 
Info (332146): Worst-case removal slack is -2.486
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.486       -19.888 switch 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -11.245 switch 
    Info (332119):     8.889         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.690
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.690       -13.059 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.143         0.000 switch 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 switch 
Info (332146): Worst-case recovery slack is 2.381
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.381         0.000 switch 
Info (332146): Worst-case removal slack is -1.501
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.501       -12.008 switch 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -9.222 switch 
    Info (332119):     9.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 394 megabytes
    Info: Processing ended: Wed Nov 20 12:38:29 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


