Fitter report for arquitectura
Thu Oct 27 11:39:46 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Oct 27 11:39:46 2022       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; arquitectura                                ;
; Top-level Entity Name           ; CPU                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,912 / 41,910 ( 7 % )                      ;
; Total registers                 ; 2872                                        ;
; Total pins                      ; 15 / 314 ( 5 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,152 / 5,662,720 ( < 1 % )                 ;
; Total RAM Blocks                ; 2 / 553 ( < 1 % )                           ;
; Total DSP Blocks                ; 2 / 112 ( 2 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.8%      ;
;     Processor 3            ;   3.4%      ;
;     Processor 4            ;   3.3%      ;
;     Processor 5            ;   3.2%      ;
;     Processor 6            ;   3.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+
; Node                                                      ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                    ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+
; clock~inputCLKENA0                                        ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                     ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[9]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[9]~DUPLICATE                ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[11]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[11]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[12]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[12]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[16]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[16]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[17]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[17]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[18]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[18]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[19]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[19]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[20]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[20]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[22]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[22]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[24]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[24]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[31]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[31]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[62]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[62]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[65]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[65]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[67]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[67]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[68]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[68]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[69]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[69]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[70]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[70]~DUPLICATE               ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[0][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[0][4]~DUPLICATE  ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[1][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[1][0]~DUPLICATE  ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[2][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[2][4]~DUPLICATE  ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[3][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[3][1]~DUPLICATE  ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[7][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[7][6]~DUPLICATE  ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[8][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[8][4]~DUPLICATE  ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[9][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[9][6]~DUPLICATE  ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[10][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[10][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[11][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[11][4]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[12][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[12][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[12][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[12][3]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[12][7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[12][7]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[13][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[13][4]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[13][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[13][6]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[16][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[16][6]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[20][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[20][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[23][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[23][3]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[24][7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[24][7]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[25][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[25][3]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[27][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[27][6]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[29][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[29][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[30][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[30][6]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[31][2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[31][2]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[34][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[34][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[34][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[34][6]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[35][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[35][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[35][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[35][4]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[35][5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[35][5]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[35][7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[35][7]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[36][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[36][3]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[37][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[37][3]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[38][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[38][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[38][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[38][6]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[39][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[39][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[39][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[39][6]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[41][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[41][6]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[42][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[42][4]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[44][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[44][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[44][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[44][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[45][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[45][3]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[48][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[48][3]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[49][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[49][4]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[50][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[50][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[51][5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[51][5]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[53][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[53][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[54][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[54][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[54][2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[54][2]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[58][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[58][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[58][2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[58][2]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[59][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[59][3]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[59][5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[59][5]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[59][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[59][6]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[60][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[60][4]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[61][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[61][4]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[63][2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[63][2]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[68][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[68][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[70][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[70][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[70][7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[70][7]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[75][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[75][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[75][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[75][4]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[75][5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[75][5]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[77][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[77][4]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[77][7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[77][7]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[79][5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[79][5]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[80][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[80][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[80][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[80][3]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[80][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[80][4]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[81][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[81][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[82][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[82][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[82][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[82][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[82][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[82][4]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[82][7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[82][7]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[83][2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[83][2]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[84][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[84][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[85][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[85][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[85][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[85][3]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[86][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[86][4]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[87][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[87][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[88][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[88][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[89][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[89][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[89][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[89][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[89][7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[89][7]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[91][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[91][3]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[92][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[92][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[92][2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[92][2]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[93][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[93][0]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[97][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[97][1]~DUPLICATE ;                  ;                       ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[98][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[98][3]~DUPLICATE ;                  ;                       ;
+-----------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7215 ) ; 0.00 % ( 0 / 7215 )        ; 0.00 % ( 0 / 7215 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7215 ) ; 0.00 % ( 0 / 7215 )        ; 0.00 % ( 0 / 7215 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7215 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/samas/Desktop/TEC/IIS-2022/Arqui-I/Repo/sastua_computer_architecture_1_2022/proyecto_2/arquitectura/output_files/arquitectura.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,912 / 41,910        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 2,912                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,212 / 41,910        ; 8 %   ;
;         [a] ALMs used for LUT logic and registers           ; 788                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,888                 ;       ;
;         [c] ALMs used for registers                         ; 536                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 430 / 41,910          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 130 / 41,910          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 5                     ;       ;
;         [c] Due to LAB input limits                         ; 125                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 482 / 4,191           ; 12 %  ;
;     -- Logic LABs                                           ; 482                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,343                 ;       ;
;     -- 7 input functions                                    ; 412                   ;       ;
;     -- 6 input functions                                    ; 861                   ;       ;
;     -- 5 input functions                                    ; 859                   ;       ;
;     -- 4 input functions                                    ; 752                   ;       ;
;     -- <=3 input functions                                  ; 1,459                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 470                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,872                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,647 / 83,820        ; 3 %   ;
;         -- Secondary logic registers                        ; 225 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,767                 ;       ;
;         -- Routing optimization registers                   ; 105                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 15 / 314              ; 5 %   ;
;     -- Clock pins                                           ; 5 / 8                 ; 63 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 553               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,152 / 5,662,720     ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 5,662,720    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 112               ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.0% / 3.1% / 2.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 35.3% / 36.5% / 31.7% ;       ;
; Maximum fan-out                                             ; 2852                  ;       ;
; Highest non-global fan-out                                  ; 460                   ;       ;
; Total fan-out                                               ; 27595                 ;       ;
; Average fan-out                                             ; 3.57                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2912 / 41910 ( 7 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2912                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3212 / 41910 ( 8 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 788                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1888                  ; 0                              ;
;         [c] ALMs used for registers                         ; 536                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 430 / 41910 ( 1 % )   ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 130 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 5                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 125                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 482 / 4191 ( 12 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 482                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 4343                  ; 0                              ;
;     -- 7 input functions                                    ; 412                   ; 0                              ;
;     -- 6 input functions                                    ; 861                   ; 0                              ;
;     -- 5 input functions                                    ; 859                   ; 0                              ;
;     -- 4 input functions                                    ; 752                   ; 0                              ;
;     -- <=3 input functions                                  ; 1459                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 470                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2647 / 83820 ( 3 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 225 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2767                  ; 0                              ;
;         -- Routing optimization registers                   ; 105                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 15                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 1152                  ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 553 ( < 1 % )     ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 2 / 112 ( 1 % )       ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 27600                 ; 0                              ;
;     -- Registered Connections                               ; 9097                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 3                     ; 0                              ;
;     -- Output Ports                                         ; 12                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clock   ; Y13   ; 4A       ; 56           ; 0            ; 0            ; 2853                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset   ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 142                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; startIO ; W20   ; 5B       ; 89           ; 23           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; clk_1Hz  ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; endFlag  ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; outFlag  ; AF4   ; 3B       ; 26           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; out[0]   ; V12   ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; out[1]   ; E8    ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; out[2]   ; W12   ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; out[3]   ; D11   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; out[4]   ; D8    ; 8A       ; 38           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; out[5]   ; AH13  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; out[6]   ; AF7   ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; out[7]   ; AH14  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; testFlag ; AA13  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )    ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 4 / 32 ( 13 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 4 / 68 ( 6 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 2 / 16 ( 13 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 7 ( 29 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 3 / 6 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; testFlag                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; outFlag                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF5      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 118        ; 3B             ; out[6]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; out[5]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 156        ; 4A             ; out[7]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; out[4]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; out[3]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; out[1]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V12      ; 130        ; 3B             ; out[0]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; clk_1Hz                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; out[2]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; endFlag                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; startIO                         ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W24      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; clock                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; outFlag  ; Incomplete set of assignments ;
; endFlag  ; Incomplete set of assignments ;
; clk_1Hz  ; Incomplete set of assignments ;
; testFlag ; Incomplete set of assignments ;
; out[0]   ; Incomplete set of assignments ;
; out[1]   ; Incomplete set of assignments ;
; out[2]   ; Incomplete set of assignments ;
; out[3]   ; Incomplete set of assignments ;
; out[4]   ; Incomplete set of assignments ;
; out[5]   ; Incomplete set of assignments ;
; out[6]   ; Incomplete set of assignments ;
; out[7]   ; Incomplete set of assignments ;
; clock    ; Incomplete set of assignments ;
; reset    ; Incomplete set of assignments ;
; startIO  ; Incomplete set of assignments ;
+----------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                      ; Entity Name         ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |CPU                                            ; 2911.5 (216.6)       ; 3211.5 (238.8)                   ; 430.0 (25.2)                                      ; 130.0 (2.9)                      ; 0.0 (0.0)            ; 4343 (299)          ; 2872 (25)                 ; 0 (0)         ; 1152              ; 2     ; 2          ; 15   ; 0            ; |CPU                                                                                                                                     ; CPU                 ; work         ;
;    |arqui:arqui|                                ; 2676.9 (0.0)         ; 2952.7 (0.0)                     ; 402.8 (0.0)                                       ; 127.1 (0.0)                      ; 0.0 (0.0)            ; 4012 (0)            ; 2821 (0)                  ; 0 (0)         ; 1152              ; 2     ; 2          ; 0    ; 0            ; |CPU|arqui:arqui                                                                                                                         ; arqui               ; work         ;
;       |Mux_2_to_1:writeBack|                    ; 9.7 (9.7)            ; 13.8 (13.8)                      ; 4.2 (4.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|Mux_2_to_1:writeBack                                                                                                    ; Mux_2_to_1          ; work         ;
;       |controller:Controller|                   ; 2.8 (0.0)            ; 2.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|controller:Controller                                                                                                   ; controller          ; work         ;
;          |conditional:condunit|                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|controller:Controller|conditional:condunit                                                                              ; conditional         ; work         ;
;          |control:controlunit|                  ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|controller:Controller|control:controlunit                                                                               ; control             ; work         ;
;       |decode:Decode|                           ; 0.6 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 2     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|decode:Decode                                                                                                           ; decode              ; work         ;
;          |regfile:registerFile|                 ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 2     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|decode:Decode|regfile:registerFile                                                                                      ; regfile             ; work         ;
;             |altsyncram:rf_rtl_0|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0                                                                  ; altsyncram          ; work         ;
;                |altsyncram_e6j1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated                                   ; altsyncram_e6j1     ; work         ;
;             |altsyncram:rf_rtl_1|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_1                                                                  ; altsyncram          ; work         ;
;                |altsyncram_e6j1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 576               ; 1     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_1|altsyncram_e6j1:auto_generated                                   ; altsyncram_e6j1     ; work         ;
;       |execute:Execute|                         ; 1010.9 (0.0)         ; 924.8 (0.0)                      ; 28.2 (0.0)                                        ; 114.3 (0.0)                      ; 0.0 (0.0)            ; 1768 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |CPU|arqui:arqui|execute:Execute                                                                                                         ; execute             ; work         ;
;          |ALU:ALU|                              ; 959.3 (149.4)        ; 851.6 (146.7)                    ; 5.2 (4.8)                                         ; 113.0 (7.6)                      ; 0.0 (0.0)            ; 1637 (238)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |CPU|arqui:arqui|execute:Execute|ALU:ALU                                                                                                 ; ALU                 ; work         ;
;             |lpm_divide:Mod0|                   ; 809.9 (0.0)          ; 704.9 (0.0)                      ; 0.4 (0.0)                                         ; 105.4 (0.0)                      ; 0.0 (0.0)            ; 1399 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|execute:Execute|ALU:ALU|lpm_divide:Mod0                                                                                 ; lpm_divide          ; work         ;
;                |lpm_divide_e5m:auto_generated|  ; 809.9 (0.0)          ; 704.9 (0.0)                      ; 0.4 (0.0)                                         ; 105.4 (0.0)                      ; 0.0 (0.0)            ; 1399 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|execute:Execute|ALU:ALU|lpm_divide:Mod0|lpm_divide_e5m:auto_generated                                                   ; lpm_divide_e5m      ; work         ;
;                   |sign_div_unsign_hnh:divider| ; 809.9 (0.0)          ; 704.9 (0.0)                      ; 0.4 (0.0)                                         ; 105.4 (0.0)                      ; 0.0 (0.0)            ; 1399 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|execute:Execute|ALU:ALU|lpm_divide:Mod0|lpm_divide_e5m:auto_generated|sign_div_unsign_hnh:divider                       ; sign_div_unsign_hnh ; work         ;
;                      |alt_u_div_83f:divider|    ; 809.9 (809.9)        ; 704.9 (704.9)                    ; 0.4 (0.4)                                         ; 105.4 (105.4)                    ; 0.0 (0.0)            ; 1399 (1399)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|execute:Execute|ALU:ALU|lpm_divide:Mod0|lpm_divide_e5m:auto_generated|sign_div_unsign_hnh:divider|alt_u_div_83f:divider ; alt_u_div_83f       ; work         ;
;          |Mux_2_to_1:data2MUX|                  ; 16.3 (16.3)          ; 26.8 (26.8)                      ; 10.8 (10.8)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 42 (42)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|execute:Execute|Mux_2_to_1:data2MUX                                                                                     ; Mux_2_to_1          ; work         ;
;          |Mux_3_to_1:data1ForwardMUX|           ; 22.9 (22.9)          ; 30.3 (30.3)                      ; 8.0 (8.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|execute:Execute|Mux_3_to_1:data1ForwardMUX                                                                              ; Mux_3_to_1          ; work         ;
;          |Mux_3_to_1:data2ForwardMUX|           ; 12.4 (12.4)          ; 16.2 (16.2)                      ; 4.2 (4.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|execute:Execute|Mux_3_to_1:data2ForwardMUX                                                                              ; Mux_3_to_1          ; work         ;
;       |fetch:Fetch|                             ; 32.3 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|fetch:Fetch                                                                                                             ; fetch               ; work         ;
;          |adder:pcadd|                          ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|fetch:Fetch|adder:pcadd                                                                                                 ; adder               ; work         ;
;          |flopenrc:pcreg|                       ; 14.3 (14.3)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 1 (1)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|fetch:Fetch|flopenrc:pcreg                                                                                              ; flopenrc            ; work         ;
;       |flopenrc:DecodeFlipFlop|                 ; 44.9 (44.9)          ; 49.6 (49.6)                      ; 6.4 (6.4)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 124 (124)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|flopenrc:DecodeFlipFlop                                                                                                 ; flopenrc            ; work         ;
;       |flopenrc:ExecuteFlipFlop|                ; 15.0 (15.0)          ; 20.3 (20.3)                      ; 5.5 (5.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|flopenrc:ExecuteFlipFlop                                                                                                ; flopenrc            ; work         ;
;       |flopenrc:FetchFlipFlop|                  ; 10.7 (10.7)          ; 11.4 (11.4)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|flopenrc:FetchFlipFlop                                                                                                  ; flopenrc            ; work         ;
;       |flopenrc:MemoryFlipFlop|                 ; 190.2 (190.2)        ; 192.6 (192.6)                    ; 3.6 (3.6)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 252 (252)           ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|flopenrc:MemoryFlipFlop                                                                                                 ; flopenrc            ; work         ;
;       |hazardUnit:HazardUnit|                   ; 6.5 (6.5)            ; 7.6 (7.6)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|hazardUnit:HazardUnit                                                                                                   ; hazardUnit          ; work         ;
;       |memory:Memory|                           ; 1353.2 (25.7)        ; 1698.7 (27.2)                    ; 353.1 (1.5)                                       ; 7.7 (0.0)                        ; 0.0 (0.0)            ; 1884 (47)           ; 2520 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|memory:Memory                                                                                                           ; memory              ; work         ;
;          |loadedMem:loadedMem|                  ; 1327.5 (1327.5)      ; 1671.5 (1671.5)                  ; 351.6 (351.6)                                     ; 7.7 (7.7)                        ; 0.0 (0.0)            ; 1837 (1837)         ; 2520 (2520)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|arqui:arqui|memory:Memory|loadedMem:loadedMem                                                                                       ; loadedMem           ; work         ;
;    |divisorFrecuencia:divisorFrecuencia|        ; 18.0 (18.0)          ; 20.0 (20.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU|divisorFrecuencia:divisorFrecuencia                                                                                                 ; divisorFrecuencia   ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; outFlag  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; endFlag  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk_1Hz  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; testFlag ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; out[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clock    ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; startIO  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; clock                                                   ;                   ;         ;
;      - divisorFrecuencia:divisorFrecuencia|C_1Hz        ; 1                 ; 0       ;
; reset                                                   ;                   ;         ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[52]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[53]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[54]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[55]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[56]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[57]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[58]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[0]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[59]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[60]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[61]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[62]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[63]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[64]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[78]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[65]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[67]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[68]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[69]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[70]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[71]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[72]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[73]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[74]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[1]       ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[42]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[7]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[0]       ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[43]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[75]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[44]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[1]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[45]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[8]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[46]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[77]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[47]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[76]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[48]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[9]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[49]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[10]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[50]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[11]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[51]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[12]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[52]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[13]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[53]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[14]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[54]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[15]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[55]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[16]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[56]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[17]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[57]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[18]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[58]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[59]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[60]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[61]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[62]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[63]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[64]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[65]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[66]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[67]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[68]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[69]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[70]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[71]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[72]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[73]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[74]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[75]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[76]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[77]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[2]       ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[3]       ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[4]       ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[5]       ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[19]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[20]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[21]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[22]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[6]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[5]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[4]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[3]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[2]      ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[43]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[66]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[44]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[45]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[46]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[47]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[48]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[49]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[50]     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:ExecuteFlipFlop|out[51]     ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[14]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[13]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[12]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[11]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[10]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[35]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[0]    ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[2]    ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[4]    ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[5]    ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[9]    ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[6]    ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[1]    ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[8]    ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[29]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[30]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[7]    ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[15]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[31]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[32]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[28]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[27]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[26]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[25]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[24]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[3]    ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[23]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[22]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[21]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[20]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[19]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[18]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[33]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[16]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[34]   ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[17]   ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[6]       ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[15]~0    ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[8]~3     ; 1                 ; 0       ;
;      - arqui:arqui|flopenrc:MemoryFlipFlop|out[8]~4     ; 1                 ; 0       ;
;      - arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[14]~0 ; 1                 ; 0       ;
; startIO                                                 ;                   ;         ;
;      - arqui:arqui|memory:Memory|rd2[0]~0               ; 0                 ; 0       ;
+---------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                         ;
+---------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                          ; Location             ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; arqui:arqui|controller:Controller|conditional:condunit|Mux0~0 ; MLABCELL_X78_Y26_N30 ; 62      ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|decode:Decode|regfile:registerFile|Equal0~0       ; MLABCELL_X72_Y25_N45 ; 36      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|decode:Decode|regfile:registerFile|Equal1~0       ; MLABCELL_X72_Y25_N6  ; 41      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|fetch:Fetch|flopenrc:pcreg|out[14]~0              ; MLABCELL_X72_Y25_N12 ; 36      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|flopenrc:FetchFlipFlop|out[21]~0                  ; LABCELL_X66_Y25_N30  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[15]~0                 ; LABCELL_X74_Y23_N45  ; 8       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[1]                    ; FF_X74_Y27_N38       ; 4       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|hazardUnit:HazardUnit|flushE                      ; MLABCELL_X72_Y25_N39 ; 124     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~100    ; LABCELL_X48_Y19_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~101    ; LABCELL_X60_Y19_N54  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~102    ; MLABCELL_X59_Y20_N39 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~103    ; MLABCELL_X59_Y20_N36 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~104    ; MLABCELL_X47_Y18_N48 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~105    ; MLABCELL_X47_Y18_N51 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~106    ; MLABCELL_X47_Y18_N33 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~107    ; MLABCELL_X47_Y18_N9  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~108    ; LABCELL_X50_Y26_N33  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~109    ; MLABCELL_X47_Y25_N24 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~11     ; LABCELL_X50_Y18_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~110    ; LABCELL_X51_Y21_N24  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~111    ; LABCELL_X50_Y18_N45  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~112    ; LABCELL_X50_Y26_N24  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~113    ; MLABCELL_X52_Y18_N54 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~114    ; LABCELL_X46_Y21_N24  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~115    ; LABCELL_X51_Y21_N39  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~116    ; LABCELL_X50_Y26_N54  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~117    ; MLABCELL_X47_Y18_N54 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~118    ; LABCELL_X46_Y21_N27  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~119    ; MLABCELL_X47_Y18_N30 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~120    ; LABCELL_X50_Y18_N6   ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~121    ; LABCELL_X50_Y20_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~122    ; LABCELL_X50_Y20_N18  ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~123    ; LABCELL_X53_Y18_N0   ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~124    ; LABCELL_X48_Y19_N6   ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~125    ; LABCELL_X60_Y19_N48  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~126    ; LABCELL_X48_Y19_N9   ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~127    ; MLABCELL_X47_Y25_N42 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~128    ; LABCELL_X50_Y20_N27  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~129    ; LABCELL_X50_Y18_N0   ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~130    ; LABCELL_X46_Y21_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~131    ; MLABCELL_X52_Y18_N9  ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~132    ; LABCELL_X48_Y19_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~133    ; LABCELL_X60_Y19_N18  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~134    ; MLABCELL_X59_Y20_N9  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~135    ; LABCELL_X51_Y20_N33  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~138    ; LABCELL_X62_Y25_N24  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~140    ; LABCELL_X50_Y18_N39  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~141    ; LABCELL_X62_Y25_N54  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~142    ; LABCELL_X50_Y18_N3   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~16     ; LABCELL_X50_Y26_N36  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~19     ; LABCELL_X50_Y26_N45  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~21     ; LABCELL_X50_Y26_N51  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~22     ; LABCELL_X53_Y18_N30  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~28     ; LABCELL_X60_Y19_N36  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~30     ; LABCELL_X55_Y26_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~31     ; LABCELL_X60_Y19_N6   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~32     ; LABCELL_X50_Y18_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~33     ; LABCELL_X51_Y22_N48  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~34     ; LABCELL_X50_Y26_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~35     ; MLABCELL_X59_Y20_N30 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~36     ; LABCELL_X50_Y18_N27  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~37     ; LABCELL_X60_Y19_N12  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~38     ; LABCELL_X55_Y26_N51  ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~39     ; LABCELL_X60_Y19_N30  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~41     ; MLABCELL_X47_Y18_N0  ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~44     ; MLABCELL_X47_Y25_N57 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~46     ; LABCELL_X53_Y18_N24  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~49     ; MLABCELL_X47_Y18_N57 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~51     ; LABCELL_X60_Y21_N30  ; 12      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~52     ; LABCELL_X60_Y19_N3   ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~54     ; MLABCELL_X59_Y20_N51 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~55     ; LABCELL_X60_Y19_N57  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~56     ; MLABCELL_X59_Y20_N12 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~57     ; MLABCELL_X47_Y25_N33 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~58     ; MLABCELL_X52_Y18_N6  ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~59     ; MLABCELL_X59_Y20_N33 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~60     ; LABCELL_X60_Y21_N12  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~61     ; LABCELL_X60_Y19_N51  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~62     ; MLABCELL_X59_Y20_N21 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~63     ; LABCELL_X60_Y19_N21  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~64     ; MLABCELL_X47_Y18_N15 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~65     ; MLABCELL_X59_Y20_N24 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~68     ; LABCELL_X51_Y21_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~69     ; LABCELL_X50_Y18_N15  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~70     ; MLABCELL_X52_Y18_N45 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~71     ; MLABCELL_X47_Y25_N48 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~72     ; LABCELL_X51_Y21_N57  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~73     ; MLABCELL_X59_Y20_N0  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~74     ; LABCELL_X50_Y26_N0   ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~75     ; LABCELL_X53_Y18_N42  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~76     ; LABCELL_X46_Y21_N18  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~77     ; MLABCELL_X59_Y20_N54 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~78     ; MLABCELL_X47_Y18_N36 ; 11      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~79     ; MLABCELL_X47_Y18_N12 ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~80     ; LABCELL_X46_Y21_N21  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~81     ; MLABCELL_X47_Y18_N42 ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~83     ; LABCELL_X50_Y18_N33  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~85     ; LABCELL_X51_Y20_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~86     ; LABCELL_X50_Y20_N36  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~87     ; MLABCELL_X47_Y18_N3  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~89     ; LABCELL_X48_Y19_N42  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~90     ; LABCELL_X60_Y19_N0   ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~92     ; LABCELL_X48_Y19_N45  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~93     ; MLABCELL_X47_Y25_N12 ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~95     ; LABCELL_X51_Y20_N54  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~97     ; LABCELL_X50_Y18_N36  ; 8       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~98     ; LABCELL_X61_Y20_N21  ; 9       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|Decoder0~99     ; MLABCELL_X52_Y18_N0  ; 10      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~2563       ; LABCELL_X74_Y22_N30  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~2565       ; LABCELL_X74_Y22_N33  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~2567       ; LABCELL_X75_Y22_N45  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~2568       ; LABCELL_X75_Y22_N36  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~2570       ; LABCELL_X73_Y22_N33  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~2571       ; LABCELL_X74_Y22_N15  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3293       ; LABCELL_X80_Y20_N18  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3295       ; LABCELL_X80_Y20_N30  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3296       ; LABCELL_X77_Y21_N36  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3297       ; LABCELL_X80_Y20_N33  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3299       ; LABCELL_X79_Y20_N15  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3301       ; LABCELL_X79_Y23_N33  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3302       ; MLABCELL_X78_Y21_N12 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3303       ; LABCELL_X79_Y23_N30  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3305       ; MLABCELL_X78_Y16_N18 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3307       ; LABCELL_X77_Y21_N57  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3308       ; LABCELL_X80_Y16_N12  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3309       ; LABCELL_X77_Y22_N45  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3311       ; LABCELL_X77_Y22_N33  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3313       ; MLABCELL_X78_Y23_N42 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3314       ; LABCELL_X77_Y22_N3   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3315       ; MLABCELL_X78_Y23_N45 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3317       ; LABCELL_X77_Y19_N30  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3319       ; LABCELL_X77_Y16_N30  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3320       ; LABCELL_X77_Y19_N51  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3321       ; LABCELL_X77_Y16_N33  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3323       ; MLABCELL_X72_Y18_N6  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3325       ; MLABCELL_X72_Y18_N27 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3326       ; MLABCELL_X72_Y18_N9  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3327       ; MLABCELL_X72_Y18_N57 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3329       ; MLABCELL_X72_Y18_N48 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3331       ; LABCELL_X74_Y21_N30  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3332       ; MLABCELL_X72_Y18_N51 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3333       ; LABCELL_X71_Y21_N51  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3335       ; LABCELL_X70_Y23_N21  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3337       ; LABCELL_X73_Y21_N9   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3338       ; LABCELL_X70_Y23_N39  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3339       ; LABCELL_X73_Y21_N3   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3341       ; LABCELL_X66_Y19_N54  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3343       ; MLABCELL_X65_Y22_N39 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3344       ; LABCELL_X64_Y16_N12  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3345       ; MLABCELL_X65_Y22_N0  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3347       ; LABCELL_X61_Y18_N33  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3349       ; LABCELL_X61_Y18_N51  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3350       ; MLABCELL_X65_Y18_N36 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3351       ; LABCELL_X66_Y22_N48  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3353       ; LABCELL_X67_Y21_N45  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3355       ; LABCELL_X66_Y21_N54  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3356       ; LABCELL_X67_Y21_N54  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3357       ; LABCELL_X66_Y21_N42  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3359       ; LABCELL_X66_Y19_N39  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3361       ; LABCELL_X68_Y19_N24  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3362       ; LABCELL_X66_Y22_N54  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3363       ; LABCELL_X68_Y19_N21  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3365       ; LABCELL_X79_Y19_N39  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3367       ; LABCELL_X71_Y18_N45  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3368       ; MLABCELL_X82_Y18_N0  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3369       ; MLABCELL_X78_Y18_N9  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3371       ; LABCELL_X70_Y24_N36  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3373       ; LABCELL_X80_Y22_N36  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3374       ; LABCELL_X79_Y24_N33  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3375       ; LABCELL_X80_Y22_N39  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3377       ; LABCELL_X75_Y15_N42  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3379       ; LABCELL_X75_Y15_N9   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3380       ; LABCELL_X79_Y15_N21  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3381       ; LABCELL_X77_Y16_N48  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3383       ; LABCELL_X77_Y22_N6   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3385       ; LABCELL_X79_Y22_N30  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3386       ; LABCELL_X77_Y22_N9   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3387       ; LABCELL_X79_Y22_N33  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3389       ; MLABCELL_X72_Y18_N45 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3391       ; MLABCELL_X78_Y17_N18 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3392       ; MLABCELL_X78_Y18_N27 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3393       ; MLABCELL_X78_Y17_N57 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3395       ; LABCELL_X74_Y21_N21  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3397       ; LABCELL_X71_Y17_N21  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3398       ; LABCELL_X74_Y21_N51  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3399       ; LABCELL_X71_Y17_N3   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3401       ; LABCELL_X74_Y21_N0   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3403       ; LABCELL_X74_Y21_N6   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3404       ; LABCELL_X74_Y21_N3   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3405       ; LABCELL_X74_Y21_N9   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3407       ; LABCELL_X70_Y24_N57  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3409       ; LABCELL_X70_Y24_N27  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3410       ; MLABCELL_X65_Y24_N33 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3411       ; MLABCELL_X65_Y24_N39 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3413       ; MLABCELL_X65_Y22_N48 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3415       ; LABCELL_X61_Y22_N18  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3416       ; MLABCELL_X65_Y22_N3  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3417       ; MLABCELL_X65_Y22_N51 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3419       ; LABCELL_X63_Y17_N36  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3421       ; LABCELL_X71_Y18_N39  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3422       ; MLABCELL_X65_Y17_N45 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3423       ; LABCELL_X71_Y18_N6   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3425       ; LABCELL_X64_Y23_N0   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3427       ; MLABCELL_X65_Y22_N12 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3428       ; MLABCELL_X65_Y22_N18 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3429       ; MLABCELL_X65_Y22_N15 ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3431       ; LABCELL_X67_Y20_N33  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3433       ; LABCELL_X67_Y20_N57  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3434       ; LABCELL_X67_Y20_N3   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~3435       ; LABCELL_X67_Y20_N12  ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; chars_indi[0]~3                                               ; LABCELL_X51_Y23_N0   ; 16      ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; chars_indi[7]~2                                               ; LABCELL_X50_Y23_N21  ; 8       ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; clock                                                         ; PIN_Y13              ; 2       ; Clock                   ; no     ; --                   ; --               ; --                        ;
; clock                                                         ; PIN_Y13              ; 2850    ; Clock                   ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; divisorFrecuencia:divisorFrecuencia|C_1Hz                     ; FF_X51_Y24_N56       ; 25      ; Clock                   ; no     ; --                   ; --               ; --                        ;
; divisorFrecuencia:divisorFrecuencia|Equal0~5                  ; LABCELL_X51_Y24_N54  ; 26      ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
; reset                                                         ; PIN_Y24              ; 142     ; Sync. clear             ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------+----------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_Y13  ; 2850    ; Global Clock         ; GCLK6            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+--------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 36           ; 16           ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 576  ; 16                          ; 36                          ; 16                          ; 36                          ; 576                 ; 1           ; 0     ; None ; M10K_X69_Y26_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_1|altsyncram_e6j1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 36           ; 16           ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 576  ; 16                          ; 36                          ; 16                          ; 36                          ; 576                 ; 1           ; 0     ; None ; M10K_X69_Y27_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
+--------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 1           ;
; Sum of two 18x18                ; 1           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                          ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; arqui:arqui|execute:Execute|ALU:ALU|Mult0~16  ; Two Independent 18x18 ; DSP_X86_Y30_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; arqui:arqui|execute:Execute|ALU:ALU|Mult0~421 ; Sum of two 18x18      ; DSP_X86_Y28_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 11,935 / 289,320 ( 4 % )  ;
; C12 interconnects                           ; 64 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 3,506 / 119,108 ( 3 % )   ;
; C4 interconnects                            ; 1,837 / 56,300 ( 3 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,065 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 2,206 / 84,580 ( 3 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 189 / 12,676 ( 1 % )      ;
; R14/C12 interconnect drivers                ; 215 / 20,720 ( 1 % )      ;
; R3 interconnects                            ; 4,616 / 130,992 ( 4 % )   ;
; R6 interconnects                            ; 7,015 / 266,960 ( 3 % )   ;
; Spine clocks                                ; 5 / 360 ( 1 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 15        ; 0            ; 15        ; 0            ; 0            ; 15        ; 15        ; 0            ; 15        ; 15        ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 15           ; 0         ; 15           ; 15           ; 0         ; 0         ; 15           ; 0         ; 0         ; 15           ; 3            ; 15           ; 15           ; 15           ; 15           ; 3            ; 15           ; 15           ; 15           ; 15           ; 3            ; 15           ; 15           ; 15           ; 15           ; 15           ; 15           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; outFlag            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; endFlag            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_1Hz            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; testFlag           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; out[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clock              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; startIO            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                   ;
+-------------------------------------------------+-------------------------------------------+-------------------+
; Source Clock(s)                                 ; Destination Clock(s)                      ; Delay Added in ns ;
+-------------------------------------------------+-------------------------------------------+-------------------+
; divisorFrecuencia:divisorFrecuencia|C_1Hz       ; divisorFrecuencia:divisorFrecuencia|C_1Hz ; 64.1              ;
; clock                                           ; clock                                     ; 36.6              ;
; clock,divisorFrecuencia:divisorFrecuencia|C_1Hz ; divisorFrecuencia:divisorFrecuencia|C_1Hz ; 10.1              ;
+-------------------------------------------------+-------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                      ;
+-----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                           ; Destination Register                                                                                                               ; Delay Added in ns ;
+-----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; divisorFrecuencia:divisorFrecuencia|C_1Hz                 ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 7.223             ;
; divisorFrecuencia:divisorFrecuencia|contador[17]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.754             ;
; divisorFrecuencia:divisorFrecuencia|contador[19]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.742             ;
; divisorFrecuencia:divisorFrecuencia|contador[22]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.738             ;
; divisorFrecuencia:divisorFrecuencia|contador[15]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.728             ;
; divisorFrecuencia:divisorFrecuencia|contador[16]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.724             ;
; divisorFrecuencia:divisorFrecuencia|contador[13]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.724             ;
; divisorFrecuencia:divisorFrecuencia|contador[23]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.722             ;
; divisorFrecuencia:divisorFrecuencia|contador[24]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[21]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[20]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[18]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[14]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[12]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[11]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[10]          ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[9]           ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[8]           ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[7]           ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[6]           ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[5]           ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[4]           ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[3]           ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[2]           ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[1]           ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; divisorFrecuencia:divisorFrecuencia|contador[0]           ; divisorFrecuencia:divisorFrecuencia|C_1Hz                                                                                          ; 3.630             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[61]               ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 1.464             ;
; arqui:arqui|flopenrc:FetchFlipFlop|out[13]                ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 1.461             ;
; arqui:arqui|flopenrc:FetchFlipFlop|out[12]                ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 1.392             ;
; arqui:arqui|flopenrc:FetchFlipFlop|out[8]                 ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 1.365             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[62]               ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 1.362             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[0]                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[14]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[50]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[72]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[17]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[16]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[18]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[19]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:ExecuteFlipFlop|out[2]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[1]                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:ExecuteFlipFlop|out[3]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[2]                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:ExecuteFlipFlop|out[4]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[3]                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:ExecuteFlipFlop|out[5]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[4]                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:ExecuteFlipFlop|out[6]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[5]                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.284             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[63]               ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 1.214             ;
; arqui:arqui|flopenrc:FetchFlipFlop|out[14]                ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 1.201             ;
; arqui:arqui|flopenrc:ExecuteFlipFlop|out[54]              ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.136             ;
; arqui:arqui|flopenrc:ExecuteFlipFlop|out[52]              ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.127             ;
; arqui:arqui|flopenrc:ExecuteFlipFlop|out[51]              ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.123             ;
; arqui:arqui|flopenrc:ExecuteFlipFlop|out[53]              ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.118             ;
; pos[3]                                                    ; chars_indi[4]                                                                                                                      ; 1.118             ;
; arqui:arqui|flopenrc:FetchFlipFlop|out[9]                 ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 1.097             ;
; con[0]                                                    ; con[1]                                                                                                                             ; 1.077             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[17]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.076             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[53]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.076             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[75]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.076             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[8]                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.041             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[44]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 1.041             ;
; con[3]                                                    ; con[1]                                                                                                                             ; 1.030             ;
; pos[2]                                                    ; chars_indi[6]                                                                                                                      ; 1.002             ;
; pos[1]                                                    ; chars_indi[3]                                                                                                                      ; 0.988             ;
; con[2]                                                    ; con[1]                                                                                                                             ; 0.982             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[60]               ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 0.961             ;
; arqui:arqui|flopenrc:FetchFlipFlop|out[10]                ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 0.961             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[16]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 0.953             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[52]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 0.953             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[74]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 0.953             ;
; arqui:arqui|flopenrc:ExecuteFlipFlop|out[1]               ; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM2~934                                                                             ; 0.918             ;
; con[4]                                                    ; con[1]                                                                                                                             ; 0.910             ;
; pos[6]                                                    ; con[1]                                                                                                                             ; 0.892             ;
; pos[5]                                                    ; chars_indi[0]                                                                                                                      ; 0.879             ;
; con[1]                                                    ; con[1]                                                                                                                             ; 0.871             ;
; pos[4]                                                    ; chars_indi[0]                                                                                                                      ; 0.842             ;
; arqui:arqui|flopenrc:FetchFlipFlop|out[15]                ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 0.760             ;
; arqui:arqui|flopenrc:FetchFlipFlop|out[11]                ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 0.759             ;
; pos[7]                                                    ; con[1]                                                                                                                             ; 0.757             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[13]               ; arqui:arqui|decode:Decode|regfile:registerFile|altsyncram:rf_rtl_0|altsyncram_e6j1:auto_generated|ram_block1a10~portb_address_reg0 ; 0.735             ;
; pos[8]                                                    ; con[1]                                                                                                                             ; 0.693             ;
; pos[0]                                                    ; chars_indi[5]                                                                                                                      ; 0.688             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[69]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 0.658             ;
; arqui:arqui|flopenrc:ExecuteFlipFlop|out[45]              ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 0.641             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[62]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 0.591             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[68]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 0.586             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[66]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 0.583             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[63]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 0.572             ;
; arqui:arqui|flopenrc:MemoryFlipFlop|out[70]               ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 0.569             ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[34][4] ; chars_indi[4]                                                                                                                      ; 0.547             ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[38][4] ; chars_indi[4]                                                                                                                      ; 0.547             ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[42][4] ; chars_indi[4]                                                                                                                      ; 0.547             ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[46][4] ; chars_indi[4]                                                                                                                      ; 0.547             ;
; arqui:arqui|flopenrc:DecodeFlipFlop|out[9]                ; arqui:arqui|flopenrc:DecodeFlipFlop|out[2]                                                                                         ; 0.529             ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[25][4] ; chars_indi[4]                                                                                                                      ; 0.528             ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[57][4] ; chars_indi[4]                                                                                                                      ; 0.528             ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[29][4] ; chars_indi[4]                                                                                                                      ; 0.528             ;
; arqui:arqui|memory:Memory|loadedMem:loadedMem|RAM3[61][4] ; chars_indi[4]                                                                                                                      ; 0.528             ;
+-----------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "arquitectura"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clock~inputCLKENA0 with 2887 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'arquitectura.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:54
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X67_Y23 to location X77_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:33
Info (11888): Total time spent on timing analysis during the Fitter is 8.80 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:13
Info (144001): Generated suppressed messages file C:/Users/samas/Desktop/TEC/IIS-2022/Arqui-I/Repo/sastua_computer_architecture_1_2022/proyecto_2/arquitectura/output_files/arquitectura.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6869 megabytes
    Info: Processing ended: Thu Oct 27 11:39:48 2022
    Info: Elapsed time: 00:03:05
    Info: Total CPU time (on all processors): 00:02:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/samas/Desktop/TEC/IIS-2022/Arqui-I/Repo/sastua_computer_architecture_1_2022/proyecto_2/arquitectura/output_files/arquitectura.fit.smsg.


