---
tags:
  - "#domain/embedded"
  - "#type/knowledge"
  - "#level/basic"
  - "#tech/serdes"
status: 完善中
complexity: 基础
notetype: 学习笔记
resource: SerDes技术文档
related:
  - "[[00_SerDes_MOC]]"
  - "[[SerDes架构 - 芯片架构与工作原理]]"
created: 2025-11-18 22:00:00
modified: 2025-11-18 22:00:00
---
# SerDes基础 - 并行与串行数据传输

> [!abstract] 摘要
> 本笔记介绍SerDes的基本概念,详细对比并行数据传输和串行数据传输的特点、优缺点和应用场景。

## 🎯 Target
- [ ] 理解SerDes的定义和作用
- [ ] 掌握并行数据传输的特点和应用
- [ ] 掌握串行数据传输的特点和应用
- [ ] 能够根据场景选择合适的传输方式

## 📝 Core

### SerDes概述

**SerDes** 是 **Serializer/Deserializer** 的缩写,即**串行器和解串器**。

**定义:** 一种将并行数据转换成串行数据发送,将接收的串行数据转换成并行数据的"器件"。

**核心作用:**
- **Serializer (串行器)**: 并行数据 → 串行数据
- **Deserializer (解串器)**: 串行数据 → 并行数据

### 并行数据传输

#### 基本概念
并行数据是指通过**多条信号线同时传输多位数据**。每条信号线负责传输一位数据,所有信号线上的数据在**同一时钟周期**内到达接收端。

```
发送端                    接收端
D0 ---|-------------------|---> D0
D1 ---|-------------------|---> D1
D2 ---|-------------------|---> D2
D3 ---|-------------------|---> D3
...
D7 ---|-------------------|---> D7
CLK ---|-------------------|---> CLK
```

#### 特点
- **并行传输**: 多条信号线同时工作(如8条、16条或更多)
- **高传输速率**(短距离时): 因为每次传输的数据位数较多,理论上传输速率更高
- **适合短距离传输**: 当距离较短时,信号同步容易,性能较好

#### 优点
✅ **数据传输速度快** - 多位数据同时传输
✅ **硬件设计相对简单** - 在短距离内实现容易
✅ **并行处理** - 易于与并行处理系统对接

#### 缺点
❌ **信号同步问题** - 多条信号线上的数据需要保持时钟同步,距离越长,信号同步难度越大
❌ **布线复杂** - 需要多条信号线,增加布线和电路设计复杂度
❌ **高成本** - 线缆和连接器成本较高
❌ **扩展性差** - 增加数据位宽需要增加更多信号线和引脚

#### 应用场景
- **CPU内部总线** - 32位或64位并行总线
- **内存总线** - DDR SDRAM与处理器之间的通信
- **芯片内部通信** - 短距离、高速数据传输
- **并行接口** - 早期的打印机并口(已淘汰)

### 串行数据传输

#### 基本概念
串行数据是指通过**单条信号线**按顺序**逐位传输数据**。发送端将数据从并行格式转为串行格式传输,接收端再将串行数据转回并行格式。

```
发送端          传输线          接收端
D7 D6 D5 D4  ---|D7 D6 D5...|--->  并行数据
D3 D2 D1 D0     |  逐位传输  |     重组还原
(并行)          |  (串行)    |     (并行)
```

#### 特点
- **逐位传输**: 一条信号线上一次只能传输1位数据
- **传输速度高**(长距离时): 由于减少了信号线数量和同步问题,串行传输在长距离时更稳定
- **信号线简单**: 只需要一条数据线(有时加上时钟线)

#### 优点
✅ **长距离传输能力强** - 减少了信号线数量,降低了同步误差的概率
✅ **布线简单** - 只需要一条数据线,电路和连接器设计更简单
✅ **低成本** - 线缆和接口硬件更便宜
✅ **抗干扰能力强** - 通常使用差分信号,抗干扰性好
✅ **易于扩展** - 提高速率不需要增加引脚

#### 缺点
❌ **单线速率限制** - 数据传输速度受限于单线的速率,需要通过提高时钟频率补偿
❌ **需要SerDes转换** - 需要额外的串并转换电路
❌ **复杂的时钟恢复** - 需要CDR(时钟数据恢复)技术

#### 应用场景
- **USB** - 通用串行总线
- **HDMI** - 高清多媒体接口
- **SATA** - 串行ATA硬盘接口
- **以太网** - 网络通信
- **PCIe** - PCI Express高速串行总线
- **串口通信** - UART、SPI、I2C等协议

### 对比总结

| **特性**         | **并行数据传输**                   | **串行数据传输**                    |
| ---------------- | ---------------------------------- | ----------------------------------- |
| **传输方式**     | 多条信号线同时传输多位数据         | 单条信号线逐位传输数据              |
| **硬件复杂度**   | 高(需要多条信号线和同步机制)       | 低(信号线少,设计简单)               |
| **成本**         | 高(多条信号线和连接器)             | 低(少量信号线)                      |
| **信号同步问题** | 存在(需要确保多条信号线的同步性)   | 基本没有(单线逐位传输)              |
| **传输距离**     | 适合短距离(信号同步容易)           | 适合长距离(信号干扰和同步问题少)    |
| **传输速率**     | 在短距离时传输速率高               | 在长距离时传输速率高                |
| **典型应用**     | CPU总线、内存总线、打印机并口      | USB、HDMI、以太网、串口通信(UART)   |
| **选择依据**     | 短距离传输(芯片内部、板内通信)     | 长距离传输(设备间通信)              |
| **扩展性**       | 差(需要增加引脚和布线)             | 好(提升速率即可)                    |
| **抗干扰性**     | 较差(多信号线相互干扰)             | 好(差分信号,单线传输)               |

### 技术演进趋势

#### 为什么SerDes成为主流?

随着技术发展,业界从并行传输逐步转向串行传输:

1. **芯片小型化**
   - 芯片越来越小,无法提供大量引脚
   - 并行接口需要的引脚数量随数据位宽线性增长

2. **传输速率提升**
   - 提高单线传输速率比增加并行通道数更经济
   - 时钟频率的提升使得串行传输速率可以超越并行传输

3. **成本与复杂度**
   - 串行传输的线缆、连接器成本更低
   - PCB布线复杂度大幅降低

4. **信号完整性**
   - 长距离并行传输的时钟同步问题难以解决
   - 串行传输使用CDR技术,信号完整性更好

> [!example] 实际案例
> - **内存接口**: 从并行DDR到串行GDDR6/HBM
> - **硬盘接口**: 从并行PATA(IDE)到串行SATA
> - **总线接口**: 从并行PCI到串行PCIe
> - **显示接口**: 从并行VGA到串行HDMI/DisplayPort

---
## 🤔 Q&A

### Q1: 为什么高速情况下串行比并行更有优势?
**A**: 主要原因是**时钟同步问题**。并行传输中,多条信号线的传播延迟很难做到完全一致(称为时钟偏斜skew)。速率越高,时钟周期越短,对时钟偏斜的容忍度越小。而串行传输只有一条数据线,不存在多线同步问题。

### Q2: SerDes只用于长距离传输吗?
**A**: 不是。虽然SerDes在长距离传输中优势明显,但现代高速接口即使在短距离(如PCB板内、芯片间)也广泛使用SerDes,主要是为了减少引脚数量和布线复杂度。

### Q3: 串行传输如何保证时钟同步?
**A**: 串行传输使用**CDR(Clock Data Recovery,时钟数据恢复)**技术,从接收到的数据流中提取嵌入的时钟信号,实现自同步,不需要单独的时钟线。

### Q4: 什么是差分信号,为什么串行传输常用差分信号?
**A**: 差分信号使用两条信号线传输相位相反的信号,接收端检测两线之间的电压差。优点是抗干扰能力强,因为外部噪声会同时影响两条线,在差分检测时被抵消。

## 🚀 Tasks
- [ ] 对比分析实际产品中并行和串行接口的应用
- [ ] 计算并行vs串行传输的带宽对比
- [ ] 研究一个SerDes芯片的datasheet

## 📚 Reference
* 高速数字设计 - 信号完整性与时序分析
* SerDes技术白皮书
* PCIe Base Specification

## 🕸️ Relation
* 这篇笔记是[[00_SerDes_MOC|SerDes知识体系]]的基础入门部分
* [[SerDes架构 - 芯片架构与工作原理]] - 了解SerDes如何实现串并转换
* [[SerDes技术 - 均衡器与信号完整性]] - 深入理解串行传输中的信号处理
