TimeQuest Timing Analyzer report for Pipeline
Mon Dec 11 21:26:40 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Multicorner Timing Analysis Summary
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Progagation Delay
 34. Minimum Progagation Delay
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Pipeline                                           ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 117.62 MHz ; 117.62 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -7.502 ; -1690.990     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.229 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -1372.858             ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.502 ; id_ex:reg_idex|idex_out_alusrc                                                                        ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 8.831      ;
; -7.343 ; id_ex:reg_idex|idex_out_immediate[1]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.206      ; 8.585      ;
; -7.272 ; id_ex:reg_idex|idex_out_reg2[0]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 8.601      ;
; -7.249 ; id_ex:reg_idex|idex_out_immediate[0]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 8.578      ;
; -7.205 ; id_ex:reg_idex|idex_out_reg2[1]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.206      ; 8.447      ;
; -7.114 ; id_ex:reg_idex|idex_out_reg2[2]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 8.443      ;
; -7.089 ; id_ex:reg_idex|idex_out_immediate[2]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 8.418      ;
; -6.994 ; id_ex:reg_idex|idex_out_immediate[5]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.239      ; 8.269      ;
; -6.947 ; id_ex:reg_idex|idex_out_immediate[4]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.239      ; 8.222      ;
; -6.945 ; id_ex:reg_idex|idex_out_immediate[3]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 8.274      ;
; -6.883 ; id_ex:reg_idex|idex_out_reg2[3]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 8.212      ;
; -6.842 ; id_ex:reg_idex|idex_out_reg2[4]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.239      ; 8.117      ;
; -6.791 ; id_ex:reg_idex|idex_out_reg2[6]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 8.120      ;
; -6.702 ; id_ex:reg_idex|idex_out_immediate[6]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.292      ; 8.030      ;
; -6.690 ; id_ex:reg_idex|idex_out_reg2[5]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.239      ; 7.965      ;
; -6.651 ; id_ex:reg_idex|idex_out_reg1[5]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.299      ; 7.986      ;
; -6.651 ; id_ex:reg_idex|idex_out_alu_op[0]                                                                     ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.328      ; 8.015      ;
; -6.619 ; id_ex:reg_idex|idex_out_reg1[15]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.239      ; 7.894      ;
; -6.612 ; id_ex:reg_idex|idex_out_alu_op[1]                                                                     ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.247      ; 7.895      ;
; -6.611 ; id_ex:reg_idex|idex_out_reg2[8]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.277      ; 7.924      ;
; -6.609 ; id_ex:reg_idex|idex_out_alu_op[2]                                                                     ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.247      ; 7.892      ;
; -6.597 ; id_ex:reg_idex|idex_out_immediate[14]                                                                 ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.206      ; 7.839      ;
; -6.586 ; id_ex:reg_idex|idex_out_immediate[15]                                                                 ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.408      ; 8.030      ;
; -6.571 ; id_ex:reg_idex|idex_out_reg2[7]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 7.900      ;
; -6.567 ; id_ex:reg_idex|idex_out_reg1[0]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.292      ; 7.895      ;
; -6.560 ; id_ex:reg_idex|idex_out_reg2[14]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.206      ; 7.802      ;
; -6.482 ; id_ex:reg_idex|idex_out_reg1[1]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.344      ; 7.862      ;
; -6.482 ; id_ex:reg_idex|idex_out_reg2[9]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.389      ; 7.907      ;
; -6.466 ; id_ex:reg_idex|idex_out_immediate[8]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.277      ; 7.779      ;
; -6.463 ; id_ex:reg_idex|idex_out_alusrc                                                                        ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.315      ; 7.814      ;
; -6.356 ; id_ex:reg_idex|idex_out_immediate[10]                                                                 ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.344      ; 7.736      ;
; -6.324 ; id_ex:reg_idex|idex_out_immediate[9]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.389      ; 7.749      ;
; -6.304 ; id_ex:reg_idex|idex_out_immediate[1]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.228      ; 7.568      ;
; -6.302 ; id_ex:reg_idex|idex_out_reg1[11]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 7.631      ;
; -6.301 ; id_ex:reg_idex|idex_out_immediate[7]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 7.630      ;
; -6.254 ; id_ex:reg_idex|idex_out_immediate[12]                                                                 ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.344      ; 7.634      ;
; -6.245 ; id_ex:reg_idex|idex_out_reg1[2]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.299      ; 7.580      ;
; -6.233 ; id_ex:reg_idex|idex_out_reg2[0]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.315      ; 7.584      ;
; -6.233 ; id_ex:reg_idex|idex_out_reg2[11]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 7.562      ;
; -6.213 ; id_ex:reg_idex|idex_out_reg2[10]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.344      ; 7.593      ;
; -6.213 ; id_ex:reg_idex|idex_out_reg2[12]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.344      ; 7.593      ;
; -6.210 ; id_ex:reg_idex|idex_out_reg2[18]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 7.539      ;
; -6.210 ; id_ex:reg_idex|idex_out_immediate[0]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.315      ; 7.561      ;
; -6.166 ; id_ex:reg_idex|idex_out_reg2[1]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.228      ; 7.430      ;
; -6.143 ; id_ex:reg_idex|idex_out_reg1[6]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.292      ; 7.471      ;
; -6.134 ; id_ex:reg_idex|idex_out_reg1[3]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.299      ; 7.469      ;
; -6.107 ; id_ex:reg_idex|idex_out_alusrc                                                                        ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; 0.293      ; 7.436      ;
; -6.102 ; id_ex:reg_idex|idex_out_reg1[4]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.299      ; 7.437      ;
; -6.075 ; id_ex:reg_idex|idex_out_reg2[2]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.315      ; 7.426      ;
; -6.072 ; id_ex:reg_idex|idex_out_reg2[13]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.239      ; 7.347      ;
; -6.058 ; id_ex:reg_idex|idex_out_reg2[15]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.351      ; 7.445      ;
; -6.053 ; id_ex:reg_idex|idex_out_reg1[7]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.292      ; 7.381      ;
; -6.050 ; id_ex:reg_idex|idex_out_immediate[2]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.315      ; 7.401      ;
; -6.031 ; id_ex:reg_idex|idex_out_reg2[17]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.351      ; 7.418      ;
; -6.004 ; id_ex:reg_idex|idex_out_reg2[22]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; -0.022     ; 7.018      ;
; -5.959 ; id_ex:reg_idex|idex_out_immediate[11]                                                                 ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.293      ; 7.288      ;
; -5.955 ; id_ex:reg_idex|idex_out_immediate[5]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.261      ; 7.252      ;
; -5.948 ; id_ex:reg_idex|idex_out_immediate[1]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; 0.206      ; 7.190      ;
; -5.915 ; id_ex:reg_idex|idex_out_reg1[8]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.292      ; 7.243      ;
; -5.907 ; id_ex:reg_idex|idex_out_alusrc                                                                        ; ex_mem:reg_exmem|exmem_aluresult_out[29] ; clock        ; clock       ; 1.000        ; 0.305      ; 7.248      ;
; -5.889 ; id_ex:reg_idex|idex_out_reg2[4]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.261      ; 7.186      ;
; -5.877 ; id_ex:reg_idex|idex_out_reg2[0]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; 0.293      ; 7.206      ;
; -5.857 ; id_ex:reg_idex|idex_out_immediate[4]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.261      ; 7.154      ;
; -5.854 ; id_ex:reg_idex|idex_out_immediate[0]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; 0.293      ; 7.183      ;
; -5.844 ; id_ex:reg_idex|idex_out_reg2[3]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.315      ; 7.195      ;
; -5.830 ; id_ex:reg_idex|idex_out_alusrc                                                                        ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; 0.087      ; 6.953      ;
; -5.811 ; id_ex:reg_idex|idex_out_reg1[14]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.344      ; 7.191      ;
; -5.810 ; id_ex:reg_idex|idex_out_reg2[1]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; 0.206      ; 7.052      ;
; -5.780 ; id_ex:reg_idex|idex_out_reg1[10]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.292      ; 7.108      ;
; -5.755 ; id_ex:reg_idex|idex_out_reg2[20]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.318      ; 7.109      ;
; -5.752 ; id_ex:reg_idex|idex_out_reg2[6]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.315      ; 7.103      ;
; -5.748 ; id_ex:reg_idex|idex_out_immediate[1]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[29] ; clock        ; clock       ; 1.000        ; 0.218      ; 7.002      ;
; -5.736 ; id_ex:reg_idex|idex_out_immediate[3]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.315      ; 7.087      ;
; -5.719 ; id_ex:reg_idex|idex_out_reg2[2]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; 0.293      ; 7.048      ;
; -5.714 ; id_ex:reg_idex|idex_out_reg2[0]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[29] ; clock        ; clock       ; 1.000        ; 0.305      ; 7.055      ;
; -5.707 ; id_ex:reg_idex|idex_out_reg2[19]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.318      ; 7.061      ;
; -5.701 ; id_ex:reg_idex|idex_out_reg1[23]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.206      ; 6.943      ;
; -5.698 ; id_ex:reg_idex|idex_out_reg1[5]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.321      ; 7.055      ;
; -5.696 ; id_ex:reg_idex|idex_out_reg2[16]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.351      ; 7.083      ;
; -5.694 ; id_ex:reg_idex|idex_out_immediate[2]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[0]  ; clock        ; clock       ; 1.000        ; 0.293      ; 7.023      ;
; -5.691 ; id_ex:reg_idex|idex_out_immediate[0]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[29] ; clock        ; clock       ; 1.000        ; 0.305      ; 7.032      ;
; -5.690 ; id_ex:reg_idex|idex_out_alusrc                                                                        ; ex_mem:reg_exmem|exmem_aluresult_out[28] ; clock        ; clock       ; 1.000        ; 0.297      ; 7.023      ;
; -5.684 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[1]                      ; clock        ; clock       ; 1.000        ; -0.047     ; 6.673      ;
; -5.684 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[1]                      ; clock        ; clock       ; 1.000        ; -0.047     ; 6.673      ;
; -5.684 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[1]                      ; clock        ; clock       ; 1.000        ; -0.047     ; 6.673      ;
; -5.684 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[1]                      ; clock        ; clock       ; 1.000        ; -0.047     ; 6.673      ;
; -5.684 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[1]                      ; clock        ; clock       ; 1.000        ; -0.047     ; 6.673      ;
; -5.671 ; id_ex:reg_idex|idex_out_immediate[1]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[30] ; clock        ; clock       ; 1.000        ; 0.000      ; 6.707      ;
; -5.663 ; id_ex:reg_idex|idex_out_immediate[6]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.314      ; 7.013      ;
; -5.658 ; id_ex:reg_idex|idex_out_reg2[8]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.299      ; 6.993      ;
; -5.654 ; id_ex:reg_idex|idex_out_reg1[9]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.299      ; 6.989      ;
; -5.652 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg1[10]         ; clock        ; clock       ; 1.000        ; -0.350     ; 6.338      ;
; -5.652 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg1[10]         ; clock        ; clock       ; 1.000        ; -0.350     ; 6.338      ;
; -5.652 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg1[10]         ; clock        ; clock       ; 1.000        ; -0.350     ; 6.338      ;
; -5.652 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg1[10]         ; clock        ; clock       ; 1.000        ; -0.350     ; 6.338      ;
; -5.652 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg1[10]         ; clock        ; clock       ; 1.000        ; -0.350     ; 6.338      ;
; -5.651 ; id_ex:reg_idex|idex_out_reg2[5]                                                                       ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.261      ; 6.948      ;
; -5.650 ; id_ex:reg_idex|idex_out_immediate[13]                                                                 ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.239      ; 6.925      ;
; -5.633 ; id_ex:reg_idex|idex_out_immediate[15]                                                                 ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.430      ; 7.099      ;
; -5.632 ; id_ex:reg_idex|idex_out_reg2[23]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.258      ; 6.926      ;
+--------+-------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                             ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.229 ; ex_mem:reg_exmem|exmem_out_pc4[29]        ; mem_wb:reg_memwb|memwb_out_pc4[29]                                                                         ; clock        ; clock       ; 0.000        ; 0.440      ; 0.935      ;
; 0.311 ; if_id:reg_ifid|out_pc4[0]                 ; id_ex:reg_idex|idex_out_pc4[0]                                                                             ; clock        ; clock       ; 0.000        ; 0.356      ; 0.933      ;
; 0.321 ; ex_mem:reg_exmem|exmem_out_pc4[16]        ; mem_wb:reg_memwb|memwb_out_pc4[16]                                                                         ; clock        ; clock       ; 0.000        ; 0.390      ; 0.977      ;
; 0.467 ; if_id:reg_ifid|out_pc4[6]                 ; id_ex:reg_idex|idex_out_pc4[6]                                                                             ; clock        ; clock       ; 0.000        ; 0.390      ; 1.123      ;
; 0.516 ; if_id:reg_ifid|out_pc4[2]                 ; id_ex:reg_idex|idex_out_pc4[2]                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; if_id:reg_ifid|out_pc4[10]                ; id_ex:reg_idex|idex_out_pc4[10]                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; ex_mem:reg_exmem|exmem_out_pc4[14]        ; mem_wb:reg_memwb|memwb_out_pc4[14]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; ex_mem:reg_exmem|exmem_out_pc4[15]        ; mem_wb:reg_memwb|memwb_out_pc4[15]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; ex_mem:reg_exmem|exmem_out_pc4[22]        ; mem_wb:reg_memwb|memwb_out_pc4[22]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; id_ex:reg_idex|idex_regwrite_out          ; ex_mem:reg_exmem|exmem_regwrite_out                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; ex_mem:reg_exmem|exmem_out_pc4[2]         ; mem_wb:reg_memwb|memwb_out_pc4[2]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.783      ;
; 0.519 ; ex_mem:reg_exmem|exmem_out_pc4[8]         ; mem_wb:reg_memwb|memwb_out_pc4[8]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; id_ex:reg_idex|idex_beq_out               ; ex_mem:reg_exmem|exmem_beq_out                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; id_ex:reg_idex|idex_out_pc4[4]            ; ex_mem:reg_exmem|exmem_out_pc4[4]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; ex_mem:reg_exmem|exmem_writereg_out[0]    ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; ex_mem:reg_exmem|exmem_out_pc4[6]         ; mem_wb:reg_memwb|memwb_out_pc4[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; ex_mem:reg_exmem|exmem_out_pc4[10]        ; mem_wb:reg_memwb|memwb_out_pc4[10]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; ex_mem:reg_exmem|exmem_out_pc4[17]        ; mem_wb:reg_memwb|memwb_out_pc4[17]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; ex_mem:reg_exmem|exmem_memtoreg_out[1]    ; mem_wb:reg_memwb|memwb_out_memtoreg[1]                                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; ex_mem:reg_exmem|exmem_writereg_out[3]    ; mem_wb:reg_memwb|memwb_out_writereg[3]                                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; ex_mem:reg_exmem|exmem_memtoreg_out[0]    ; mem_wb:reg_memwb|memwb_out_memtoreg[0]                                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; id_ex:reg_idex|idex_out_pc4[31]           ; ex_mem:reg_exmem|exmem_out_pc4[31]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; bregmips:breg_id|regs_rtl_1_bypass[2]     ; id_ex:reg_idex|idex_out_rt[0]                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; bregmips:breg_id|regs_rtl_0_bypass[8]     ; id_ex:reg_idex|idex_out_rd[3]                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; id_ex:reg_idex|idex_out_pc4[3]            ; ex_mem:reg_exmem|exmem_out_pc4[3]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; id_ex:reg_idex|idex_out_reg2[30]          ; ex_mem:reg_exmem|exmem_reg2_out[30]                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.525 ; mem_wb:reg_memwb|memwb_out_writereg[0]    ; bregmips:breg_id|regs_rtl_0_bypass[1]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; if_id:reg_ifid|out_pc4[20]                ; id_ex:reg_idex|idex_out_pc4[20]                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; id_ex:reg_idex|idex_out_pc4[23]           ; ex_mem:reg_exmem|exmem_out_pc4[23]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; id_ex:reg_idex|idex_out_pc4[7]            ; ex_mem:reg_exmem|exmem_out_pc4[7]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; if_id:reg_ifid|out_pc4[30]                ; id_ex:reg_idex|idex_out_pc4[30]                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.792      ;
; 0.528 ; id_ex:reg_idex|idex_out_pc4[9]            ; ex_mem:reg_exmem|exmem_out_pc4[9]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; bregmips:breg_id|regs_rtl_1_bypass[65]    ; id_ex:reg_idex|idex_out_reg1[27]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; bregmips:breg_id|regs_rtl_1_bypass[41]    ; id_ex:reg_idex|idex_out_reg2[15]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; id_ex:reg_idex|idex_out_pc4[22]           ; ex_mem:reg_exmem|exmem_out_pc4[22]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; bregmips:breg_id|regs_rtl_1_bypass[21]    ; id_ex:reg_idex|idex_out_reg2[5]                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.537 ; id_ex:reg_idex|idex_out_reg2[9]           ; ex_mem:reg_exmem|exmem_reg2_out[9]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.544 ; if_id:reg_ifid|out_pc4[13]                ; id_ex:reg_idex|idex_out_pc4[13]                                                                            ; clock        ; clock       ; 0.000        ; 0.390      ; 1.200      ;
; 0.554 ; if_id:reg_ifid|out_instruction[30]        ; id_ex:reg_idex|idex_mem_write_out                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.820      ;
; 0.580 ; ex_mem:reg_exmem|exmem_out_pc4[9]         ; mem_wb:reg_memwb|memwb_out_pc4[9]                                                                          ; clock        ; clock       ; 0.000        ; 0.082      ; 0.928      ;
; 0.586 ; ex_mem:reg_exmem|exmem_out_pc4[13]        ; mem_wb:reg_memwb|memwb_out_pc4[13]                                                                         ; clock        ; clock       ; 0.000        ; 0.416      ; 1.268      ;
; 0.592 ; id_ex:reg_idex|idex_out_rt[4]             ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                     ; clock        ; clock       ; 0.000        ; 0.340      ; 1.198      ;
; 0.597 ; id_ex:reg_idex|idex_out_reg2[29]          ; ex_mem:reg_exmem|exmem_reg2_out[29]                                                                        ; clock        ; clock       ; 0.000        ; 0.376      ; 1.239      ;
; 0.619 ; ex_mem:reg_exmem|exmem_adderesult_out[15] ; pc:pc_reg|out_pc[15]                                                                                       ; clock        ; clock       ; 0.000        ; 0.357      ; 1.242      ;
; 0.625 ; ex_mem:reg_exmem|exmem_writereg_out[1]    ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.891      ;
; 0.625 ; ex_mem:reg_exmem|exmem_writereg_out[2]    ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.891      ;
; 0.632 ; mem_wb:reg_memwb|memwb_out_writereg[1]    ; bregmips:breg_id|regs_rtl_0_bypass[3]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.898      ;
; 0.632 ; mem_wb:reg_memwb|memwb_out_writereg[3]    ; bregmips:breg_id|regs_rtl_0_bypass[7]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.898      ;
; 0.644 ; ex_mem:reg_exmem|exmem_out_pc4[20]        ; mem_wb:reg_memwb|memwb_out_pc4[20]                                                                         ; clock        ; clock       ; 0.000        ; 0.028      ; 0.938      ;
; 0.647 ; ex_mem:reg_exmem|exmem_adderesult_out[11] ; pc:pc_reg|out_pc[11]                                                                                       ; clock        ; clock       ; 0.000        ; 0.357      ; 1.270      ;
; 0.647 ; ex_mem:reg_exmem|exmem_aluresult_out[11]  ; mem_wb:reg_memwb|memwb_out_result_alu[11]                                                                  ; clock        ; clock       ; 0.000        ; 0.291      ; 1.204      ;
; 0.653 ; bregmips:breg_id|regs_rtl_1_bypass[19]    ; id_ex:reg_idex|idex_out_reg2[4]                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.919      ;
; 0.653 ; mem_wb:reg_memwb|memwb_out_memdata[9]     ; bregmips:breg_id|regs_rtl_1_bypass[29]                                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.919      ;
; 0.653 ; ex_mem:reg_exmem|exmem_out_pc4[12]        ; mem_wb:reg_memwb|memwb_out_pc4[12]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.919      ;
; 0.655 ; mem_wb:reg_memwb|memwb_out_memdata[28]    ; bregmips:breg_id|regs_rtl_1_bypass[67]                                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.921      ;
; 0.656 ; id_ex:reg_idex|idex_out_pc4[0]            ; ex_mem:reg_exmem|exmem_adderesult_out[0]                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.922      ;
; 0.656 ; if_id:reg_ifid|out_pc4[5]                 ; id_ex:reg_idex|idex_out_pc4[5]                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; if_id:reg_ifid|out_pc4[1]                 ; id_ex:reg_idex|idex_out_pc4[1]                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; if_id:reg_ifid|out_pc4[3]                 ; id_ex:reg_idex|idex_out_pc4[3]                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; ex_mem:reg_exmem|exmem_aluresult_out[22]  ; mem_wb:reg_memwb|memwb_out_result_alu[22]                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; bregmips:breg_id|regs_rtl_1_bypass[37]    ; id_ex:reg_idex|idex_out_reg2[13]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.924      ;
; 0.658 ; ex_mem:reg_exmem|exmem_aluresult_out[15]  ; mem_wb:reg_memwb|memwb_out_result_alu[15]                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.924      ;
; 0.660 ; ex_mem:reg_exmem|exmem_out_pc4[21]        ; mem_wb:reg_memwb|memwb_out_pc4[21]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; ex_mem:reg_exmem|exmem_out_pc4[28]        ; mem_wb:reg_memwb|memwb_out_pc4[28]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; id_ex:reg_idex|idex_out_pc4[30]           ; ex_mem:reg_exmem|exmem_out_pc4[30]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; if_id:reg_ifid|out_pc4[19]                ; id_ex:reg_idex|idex_out_pc4[19]                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; if_id:reg_ifid|out_pc4[24]                ; id_ex:reg_idex|idex_out_pc4[24]                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; id_ex:reg_idex|idex_out_reg2[23]          ; ex_mem:reg_exmem|exmem_reg2_out[23]                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.927      ;
; 0.664 ; id_ex:reg_idex|idex_out_pc4[11]           ; ex_mem:reg_exmem|exmem_out_pc4[11]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; ex_mem:reg_exmem|exmem_aluresult_out[13]  ; mem_wb:reg_memwb|memwb_out_result_alu[13]                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; id_ex:reg_idex|idex_out_pc4[18]           ; ex_mem:reg_exmem|exmem_out_pc4[18]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.665 ; id_ex:reg_idex|idex_out_pc4[6]            ; ex_mem:reg_exmem|exmem_out_pc4[6]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.931      ;
; 0.665 ; id_ex:reg_idex|idex_out_pc4[14]           ; ex_mem:reg_exmem|exmem_out_pc4[14]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.931      ;
; 0.667 ; bregmips:breg_id|regs_rtl_0_bypass[4]     ; id_ex:reg_idex|idex_out_rd[1]                                                                              ; clock        ; clock       ; 0.000        ; 0.358      ; 1.291      ;
; 0.667 ; id_ex:reg_idex|idex_out_pc4[8]            ; ex_mem:reg_exmem|exmem_out_pc4[8]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.933      ;
; 0.668 ; id_ex:reg_idex|idex_out_pc4[29]           ; ex_mem:reg_exmem|exmem_out_pc4[29]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.934      ;
; 0.669 ; if_id:reg_ifid|out_instruction[9]         ; id_ex:reg_idex|idex_out_immediate[9]                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.935      ;
; 0.671 ; bregmips:breg_id|regs_rtl_1_bypass[6]     ; id_ex:reg_idex|idex_out_rt[2]                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.937      ;
; 0.671 ; if_id:reg_ifid|out_pc4[4]                 ; id_ex:reg_idex|idex_out_pc4[4]                                                                             ; clock        ; clock       ; 0.000        ; 0.390      ; 1.327      ;
; 0.676 ; bregmips:breg_id|regs_rtl_1_bypass[8]     ; id_ex:reg_idex|idex_out_rt[3]                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.942      ;
; 0.677 ; id_ex:reg_idex|idex_out_reg2[21]          ; ex_mem:reg_exmem|exmem_reg2_out[21]                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.943      ;
; 0.688 ; ex_mem:reg_exmem|exmem_out_pc4[3]         ; mem_wb:reg_memwb|memwb_out_pc4[3]                                                                          ; clock        ; clock       ; 0.000        ; -0.020     ; 0.934      ;
; 0.692 ; if_id:reg_ifid|out_pc4[9]                 ; id_ex:reg_idex|idex_out_pc4[9]                                                                             ; clock        ; clock       ; 0.000        ; 0.316      ; 1.274      ;
; 0.700 ; id_ex:reg_idex|idex_out_rt[1]             ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.966      ;
; 0.700 ; id_ex:reg_idex|idex_out_rt[3]             ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                     ; clock        ; clock       ; 0.000        ; 0.010      ; 0.976      ;
; 0.705 ; id_ex:reg_idex|idex_out_rd[2]             ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                     ; clock        ; clock       ; 0.000        ; 0.010      ; 0.981      ;
; 0.705 ; ex_mem:reg_exmem|exmem_out_pc4[23]        ; mem_wb:reg_memwb|memwb_out_pc4[23]                                                                         ; clock        ; clock       ; 0.000        ; -0.003     ; 0.968      ;
; 0.711 ; bregmips:breg_id|regs_rtl_1_bypass[4]     ; id_ex:reg_idex|idex_out_rt[1]                                                                              ; clock        ; clock       ; 0.000        ; 0.010      ; 0.987      ;
; 0.716 ; id_ex:reg_idex|idex_bne_out               ; ex_mem:reg_exmem|exmem_bne_out                                                                             ; clock        ; clock       ; 0.000        ; 0.086      ; 1.068      ;
; 0.721 ; ex_mem:reg_exmem|exmem_out_pc4[25]        ; mem_wb:reg_memwb|memwb_out_pc4[25]                                                                         ; clock        ; clock       ; 0.000        ; 0.482      ; 1.469      ;
; 0.730 ; if_id:reg_ifid|out_pc4[23]                ; id_ex:reg_idex|idex_out_pc4[23]                                                                            ; clock        ; clock       ; 0.000        ; -0.003     ; 0.993      ;
; 0.733 ; ex_mem:reg_exmem|exmem_out_pc4[19]        ; mem_wb:reg_memwb|memwb_out_pc4[19]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.999      ;
; 0.742 ; id_ex:reg_idex|idex_out_pc4[20]           ; ex_mem:reg_exmem|exmem_out_pc4[20]                                                                         ; clock        ; clock       ; 0.000        ; -0.028     ; 0.980      ;
; 0.750 ; ex_mem:reg_exmem|exmem_reg2_out[6]        ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6 ; clock        ; clock       ; 0.000        ; 0.428      ; 1.412      ;
; 0.755 ; if_id:reg_ifid|out_pc4[15]                ; id_ex:reg_idex|idex_out_pc4[15]                                                                            ; clock        ; clock       ; 0.000        ; 0.273      ; 1.294      ;
; 0.756 ; if_id:reg_ifid|out_instruction[29]        ; id_ex:reg_idex|idex_mem_to_reg_out[0]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.022      ;
; 0.777 ; id_ex:reg_idex|idex_out_reg2[4]           ; ex_mem:reg_exmem|exmem_reg2_out[4]                                                                         ; clock        ; clock       ; 0.000        ; 0.250      ; 1.293      ;
; 0.782 ; id_ex:reg_idex|idex_out_reg2[15]          ; ex_mem:reg_exmem|exmem_reg2_out[15]                                                                        ; clock        ; clock       ; 0.000        ; 0.362      ; 1.410      ;
; 0.801 ; id_ex:reg_idex|idex_out_reg2[8]           ; ex_mem:reg_exmem|exmem_reg2_out[8]                                                                         ; clock        ; clock       ; 0.000        ; 0.339      ; 1.406      ;
; 0.803 ; bregmips:breg_id|regs_rtl_1_bypass[57]    ; id_ex:reg_idex|idex_out_reg2[23]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.069      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 11.428 ; 11.428 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 10.663 ; 10.663 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 10.931 ; 10.931 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 11.081 ; 11.081 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 10.943 ; 10.943 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 10.979 ; 10.979 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 10.786 ; 10.786 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 10.552 ; 10.552 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 10.709 ; 10.709 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 10.934 ; 10.934 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 10.254 ; 10.254 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 10.522 ; 10.522 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 11.169 ; 11.169 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 10.530 ; 10.530 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 10.557 ; 10.557 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 11.428 ; 11.428 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 10.250 ; 10.250 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 10.746 ; 10.746 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 10.814 ; 10.814 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 10.896 ; 10.896 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 10.604 ; 10.604 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 10.628 ; 10.628 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 11.321 ; 11.321 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 10.596 ; 10.596 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 10.575 ; 10.575 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 10.303 ; 10.303 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 10.831 ; 10.831 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 10.786 ; 10.786 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 10.536 ; 10.536 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 11.024 ; 11.024 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 11.217 ; 11.217 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 10.585 ; 10.585 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 10.572 ; 10.572 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 11.736 ; 11.736 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 10.522 ; 10.522 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 10.451 ; 10.451 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 10.695 ; 10.695 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 10.989 ; 10.989 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 10.534 ; 10.534 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 10.887 ; 10.887 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 11.736 ; 11.736 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 11.017 ; 11.017 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 10.484 ; 10.484 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 10.945 ; 10.945 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 10.227 ; 10.227 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 10.585 ; 10.585 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 10.197 ; 10.197 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 11.142 ; 11.142 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 10.576 ; 10.576 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 10.737 ; 10.737 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 11.449 ; 11.449 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 11.227 ; 11.227 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 11.226 ; 11.226 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 10.742 ; 10.742 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 10.578 ; 10.578 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 10.916 ; 10.916 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 10.585 ; 10.585 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 10.635 ; 10.635 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 10.795 ; 10.795 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 10.825 ; 10.825 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 10.622 ; 10.622 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 10.833 ; 10.833 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 10.837 ; 10.837 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 10.615 ; 10.615 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 10.916 ; 10.916 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 8.678  ; 8.678  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 7.141  ; 7.141  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 7.015  ; 7.015  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 6.718  ; 6.718  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 7.470  ; 7.470  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 6.961  ; 6.961  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 7.470  ; 7.470  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 7.019  ; 7.019  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 6.853  ; 6.853  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 7.707  ; 7.707  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 7.181  ; 7.181  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 6.652  ; 6.652  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 7.263  ; 7.263  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 6.477  ; 6.477  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 7.027  ; 7.027  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 7.035  ; 7.035  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 6.898  ; 6.898  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 8.096  ; 8.096  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 7.279  ; 7.279  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 7.980  ; 7.980  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 6.974  ; 6.974  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 7.275  ; 7.275  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 7.259  ; 7.259  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 6.971  ; 6.971  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 7.315  ; 7.315  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 6.642  ; 6.642  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 6.703  ; 6.703  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 8.678  ; 8.678  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 6.352  ; 6.352  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 6.695  ; 6.695  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 6.651  ; 6.651  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 7.520  ; 7.520  ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 15.053 ; 15.053 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 14.590 ; 14.590 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 12.353 ; 12.353 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 11.998 ; 11.998 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 11.699 ; 11.699 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 11.823 ; 11.823 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 12.554 ; 12.554 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 12.575 ; 12.575 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 11.945 ; 11.945 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 12.173 ; 12.173 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 12.208 ; 12.208 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 12.178 ; 12.178 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 12.063 ; 12.063 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 11.769 ; 11.769 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 13.274 ; 13.274 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 13.064 ; 13.064 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 12.500 ; 12.500 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 12.680 ; 12.680 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 12.974 ; 12.974 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 12.785 ; 12.785 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 13.019 ; 13.019 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 12.807 ; 12.807 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 13.467 ; 13.467 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 13.660 ; 13.660 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 13.783 ; 13.783 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 13.745 ; 13.745 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 13.404 ; 13.404 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 13.618 ; 13.618 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 13.756 ; 13.756 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 13.567 ; 13.567 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 14.437 ; 14.437 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 13.449 ; 13.449 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 15.053 ; 15.053 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 19.678 ; 19.678 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 17.569 ; 17.569 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 19.678 ; 19.678 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 17.588 ; 17.588 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 17.586 ; 17.586 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 17.686 ; 17.686 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 18.433 ; 18.433 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 18.850 ; 18.850 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 15.544 ; 15.544 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 15.502 ; 15.502 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 15.544 ; 15.544 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 15.340 ; 15.340 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 15.292 ; 15.292 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 15.286 ; 15.286 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 15.324 ; 15.324 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 15.312 ; 15.312 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 16.986 ; 16.986 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 16.986 ; 16.986 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 16.051 ; 16.051 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 16.748 ; 16.748 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 16.394 ; 16.394 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 15.959 ; 15.959 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 16.427 ; 16.427 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 16.536 ; 16.536 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 15.720 ; 15.720 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 15.402 ; 15.402 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 15.720 ; 15.720 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 15.681 ; 15.681 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 15.473 ; 15.473 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 15.692 ; 15.692 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 15.656 ; 15.656 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 15.239 ; 15.239 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 17.974 ; 17.974 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 17.974 ; 17.974 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 17.505 ; 17.505 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 16.429 ; 16.429 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 16.418 ; 16.418 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 17.406 ; 17.406 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 16.702 ; 16.702 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 16.525 ; 16.525 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 18.291 ; 18.291 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 16.861 ; 16.861 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 17.096 ; 17.096 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 16.765 ; 16.765 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 18.222 ; 18.222 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 17.587 ; 17.587 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 16.846 ; 16.846 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 18.291 ; 18.291 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 19.822 ; 19.822 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 17.465 ; 17.465 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 19.822 ; 19.822 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 17.850 ; 17.850 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 18.352 ; 18.352 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 18.065 ; 18.065 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 18.992 ; 18.992 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 18.612 ; 18.612 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 20.272 ; 20.272 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 19.783 ; 19.783 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 18.287 ; 18.287 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 18.072 ; 18.072 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 18.960 ; 18.960 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 18.445 ; 18.445 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 19.285 ; 19.285 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 20.272 ; 20.272 ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 10.250 ; 10.250 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 10.663 ; 10.663 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 10.931 ; 10.931 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 11.081 ; 11.081 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 10.943 ; 10.943 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 10.979 ; 10.979 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 10.786 ; 10.786 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 10.552 ; 10.552 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 10.709 ; 10.709 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 10.934 ; 10.934 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 10.254 ; 10.254 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 10.522 ; 10.522 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 11.169 ; 11.169 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 10.530 ; 10.530 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 10.557 ; 10.557 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 11.428 ; 11.428 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 10.250 ; 10.250 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 10.746 ; 10.746 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 10.814 ; 10.814 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 10.896 ; 10.896 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 10.604 ; 10.604 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 10.628 ; 10.628 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 11.321 ; 11.321 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 10.596 ; 10.596 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 10.575 ; 10.575 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 10.303 ; 10.303 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 10.831 ; 10.831 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 10.786 ; 10.786 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 10.536 ; 10.536 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 11.024 ; 11.024 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 11.217 ; 11.217 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 10.585 ; 10.585 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 10.572 ; 10.572 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 10.197 ; 10.197 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 10.522 ; 10.522 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 10.451 ; 10.451 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 10.695 ; 10.695 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 10.989 ; 10.989 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 10.534 ; 10.534 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 10.887 ; 10.887 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 11.736 ; 11.736 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 11.017 ; 11.017 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 10.484 ; 10.484 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 10.945 ; 10.945 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 10.227 ; 10.227 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 10.585 ; 10.585 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 10.197 ; 10.197 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 11.142 ; 11.142 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 10.576 ; 10.576 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 10.737 ; 10.737 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 11.449 ; 11.449 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 11.227 ; 11.227 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 11.226 ; 11.226 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 10.742 ; 10.742 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 10.578 ; 10.578 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 10.916 ; 10.916 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 10.585 ; 10.585 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 10.635 ; 10.635 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 10.795 ; 10.795 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 10.825 ; 10.825 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 10.622 ; 10.622 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 10.833 ; 10.833 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 10.837 ; 10.837 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 10.615 ; 10.615 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 10.916 ; 10.916 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 7.141  ; 7.141  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 7.015  ; 7.015  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 6.718  ; 6.718  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 7.470  ; 7.470  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 6.961  ; 6.961  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 7.470  ; 7.470  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 7.019  ; 7.019  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 6.853  ; 6.853  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 7.707  ; 7.707  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 7.181  ; 7.181  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 6.652  ; 6.652  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 7.263  ; 7.263  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 6.477  ; 6.477  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 7.027  ; 7.027  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 7.035  ; 7.035  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 6.898  ; 6.898  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 8.096  ; 8.096  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 7.279  ; 7.279  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 7.980  ; 7.980  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 6.974  ; 6.974  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 7.275  ; 7.275  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 7.259  ; 7.259  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 6.971  ; 6.971  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 7.315  ; 7.315  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 6.642  ; 6.642  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 6.703  ; 6.703  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 8.678  ; 8.678  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 6.352  ; 6.352  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 6.695  ; 6.695  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 6.651  ; 6.651  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 7.520  ; 7.520  ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 8.133  ; 8.133  ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 9.743  ; 9.743  ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 9.218  ; 9.218  ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 9.203  ; 9.203  ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 8.579  ; 8.579  ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 8.792  ; 8.792  ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 9.314  ; 9.314  ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 9.556  ; 9.556  ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 8.868  ; 8.868  ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 8.833  ; 8.833  ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 8.583  ; 8.583  ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 8.664  ; 8.664  ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 8.580  ; 8.580  ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 8.133  ; 8.133  ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 9.867  ; 9.867  ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 9.604  ; 9.604  ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 8.907  ; 8.907  ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 8.602  ; 8.602  ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 9.432  ; 9.432  ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 9.654  ; 9.654  ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 9.591  ; 9.591  ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 8.984  ; 8.984  ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 9.395  ; 9.395  ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 9.426  ; 9.426  ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 9.235  ; 9.235  ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 9.109  ; 9.109  ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 9.096  ; 9.096  ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 9.066  ; 9.066  ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 8.992  ; 8.992  ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 8.706  ; 8.706  ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 10.014 ; 10.014 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 8.533  ; 8.533  ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 9.289  ; 9.289  ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 10.731 ; 10.731 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 10.731 ; 10.731 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 12.849 ; 12.849 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 10.759 ; 10.759 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 10.745 ; 10.745 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 10.840 ; 10.840 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 11.595 ; 11.595 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 12.017 ; 12.017 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 10.785 ; 10.785 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 10.998 ; 10.998 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 11.038 ; 11.038 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 10.830 ; 10.830 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 10.785 ; 10.785 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 10.785 ; 10.785 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 10.791 ; 10.791 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 10.823 ; 10.823 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 9.860  ; 9.860  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 10.887 ; 10.887 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 9.952  ; 9.952  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 10.649 ; 10.649 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 10.295 ; 10.295 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 9.860  ; 9.860  ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 10.328 ; 10.328 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 10.437 ; 10.437 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 10.514 ; 10.514 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 10.667 ; 10.667 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 10.989 ; 10.989 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 10.930 ; 10.930 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 10.736 ; 10.736 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 10.962 ; 10.962 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 10.919 ; 10.919 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 10.514 ; 10.514 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 11.065 ; 11.065 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 12.645 ; 12.645 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 12.154 ; 12.154 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 11.073 ; 11.073 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 11.065 ; 11.065 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 12.053 ; 12.053 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 11.346 ; 11.346 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 11.171 ; 11.171 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 11.396 ; 11.396 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 11.464 ; 11.464 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 11.694 ; 11.694 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 11.396 ; 11.396 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 12.824 ; 12.824 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 12.182 ; 12.182 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 11.454 ; 11.454 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 12.886 ; 12.886 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 11.071 ; 11.071 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 11.071 ; 11.071 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 13.428 ; 13.428 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 11.456 ; 11.456 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 11.958 ; 11.958 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 11.671 ; 11.671 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 12.598 ; 12.598 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 12.218 ; 12.218 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 10.220 ; 10.220 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 11.952 ; 11.952 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 10.435 ; 10.435 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 10.220 ; 10.220 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 11.103 ; 11.103 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 10.619 ; 10.619 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 11.433 ; 11.433 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 12.418 ; 12.418 ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Propagation Delay                                                            ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 10.011 ; 10.011 ; 10.011 ; 10.011 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 12.120 ; 12.120 ; 12.120 ; 12.120 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 10.030 ; 10.030 ; 10.030 ; 10.030 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 10.028 ; 10.028 ; 10.028 ; 10.028 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 10.128 ; 10.128 ; 10.128 ; 10.128 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 10.875 ; 10.875 ; 10.875 ; 10.875 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 11.292 ; 11.292 ; 11.292 ; 11.292 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 9.787  ; 9.787  ; 9.787  ; 9.787  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 9.829  ; 9.829  ; 9.829  ; 9.829  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 9.625  ; 9.625  ; 9.625  ; 9.625  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 9.577  ; 9.577  ; 9.577  ; 9.577  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 9.571  ; 9.571  ; 9.571  ; 9.571  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 9.597  ; 9.597  ; 9.597  ; 9.597  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 10.707 ; 10.707 ; 10.707 ; 10.707 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 9.772  ; 9.772  ; 9.772  ; 9.772  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 10.469 ; 10.469 ; 10.469 ; 10.469 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 10.115 ; 10.115 ; 10.115 ; 10.115 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 9.680  ; 9.680  ; 9.680  ; 9.680  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 10.148 ; 10.148 ; 10.148 ; 10.148 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 9.742  ; 9.742  ; 9.742  ; 9.742  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 9.667  ; 9.667  ; 9.667  ; 9.667  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 9.495  ; 9.495  ; 9.495  ; 9.495  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 9.716  ; 9.716  ; 9.716  ; 9.716  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 9.268  ; 9.268  ; 9.268  ; 9.268  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 11.727 ; 11.727 ; 11.727 ; 11.727 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 11.237 ; 11.237 ; 11.237 ; 11.237 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 10.171 ; 10.171 ; 10.171 ; 10.171 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 10.148 ; 10.148 ; 10.148 ; 10.148 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 11.137 ; 11.137 ; 11.137 ; 11.137 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 10.510 ; 10.510 ; 10.510 ; 10.510 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 10.745 ; 10.745 ; 10.745 ; 10.745 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 10.438 ; 10.438 ; 10.438 ; 10.438 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 11.871 ; 11.871 ; 11.871 ; 11.871 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 11.236 ; 11.236 ; 11.236 ; 11.236 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 10.496 ; 10.496 ; 10.496 ; 10.496 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 11.940 ; 11.940 ; 11.940 ; 11.940 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 9.768  ; 9.768  ; 9.768  ; 9.768  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 12.130 ; 12.130 ; 12.130 ; 12.130 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 10.158 ; 10.158 ; 10.158 ; 10.158 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 10.679 ; 10.679 ; 10.679 ; 10.679 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 10.365 ; 10.365 ; 10.365 ; 10.365 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 11.296 ; 11.296 ; 11.296 ; 11.296 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 10.911 ; 10.911 ; 10.911 ; 10.911 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 11.474 ; 11.474 ; 11.474 ; 11.474 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 9.956  ; 9.956  ; 9.956  ; 9.956  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 9.742  ; 9.742  ; 9.742  ; 9.742  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 10.625 ; 10.625 ; 10.625 ; 10.625 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 10.141 ; 10.141 ; 10.141 ; 10.141 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 10.986 ; 10.986 ; 10.986 ; 10.986 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 11.942 ; 11.942 ; 11.942 ; 11.942 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 10.380 ; 10.380 ; 10.380 ; 10.380 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 12.489 ; 12.489 ; 12.489 ; 12.489 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 10.399 ; 10.399 ; 10.399 ; 10.399 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 10.397 ; 10.397 ; 10.397 ; 10.397 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 10.497 ; 10.497 ; 10.497 ; 10.497 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 11.244 ; 11.244 ; 11.244 ; 11.244 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 11.661 ; 11.661 ; 11.661 ; 11.661 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 9.494  ; 9.494  ; 9.494  ; 9.494  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 9.536  ; 9.536  ; 9.536  ; 9.536  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 9.332  ; 9.332  ; 9.332  ; 9.332  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 9.278  ; 9.278  ; 9.278  ; 9.278  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 9.316  ; 9.316  ; 9.316  ; 9.316  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 9.304  ; 9.304  ; 9.304  ; 9.304  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 10.044 ; 10.044 ; 10.044 ; 10.044 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 9.453  ; 9.453  ; 9.453  ; 9.453  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 9.711  ; 9.711  ; 9.711  ; 9.711  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 9.017  ; 9.017  ; 9.017  ; 9.017  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 9.745  ; 9.745  ; 9.745  ; 9.745  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 9.851  ; 9.851  ; 9.851  ; 9.851  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 10.326 ; 10.326 ; 10.326 ; 10.326 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 10.645 ; 10.645 ; 10.645 ; 10.645 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 10.570 ; 10.570 ; 10.570 ; 10.570 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 10.398 ; 10.398 ; 10.398 ; 10.398 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 10.619 ; 10.619 ; 10.619 ; 10.619 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 10.577 ; 10.577 ; 10.577 ; 10.577 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 10.171 ; 10.171 ; 10.171 ; 10.171 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 11.178 ; 11.178 ; 11.178 ; 11.178 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 10.112 ; 10.112 ; 10.112 ; 10.112 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 10.089 ; 10.089 ; 10.089 ; 10.089 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 11.078 ; 11.078 ; 11.078 ; 11.078 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 10.385 ; 10.385 ; 10.385 ; 10.385 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 10.192 ; 10.192 ; 10.192 ; 10.192 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 9.251  ; 9.251  ; 9.251  ; 9.251  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 9.486  ; 9.486  ; 9.486  ; 9.486  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 9.155  ; 9.155  ; 9.155  ; 9.155  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 10.612 ; 10.612 ; 10.612 ; 10.612 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 9.977  ; 9.977  ; 9.977  ; 9.977  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 9.236  ; 9.236  ; 9.236  ; 9.236  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 10.681 ; 10.681 ; 10.681 ; 10.681 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 9.807  ; 9.807  ; 9.807  ; 9.807  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 12.163 ; 12.163 ; 12.163 ; 12.163 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 10.163 ; 10.163 ; 10.163 ; 10.163 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 10.723 ; 10.723 ; 10.723 ; 10.723 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 10.409 ; 10.409 ; 10.409 ; 10.409 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 11.332 ; 11.332 ; 11.332 ; 11.332 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 10.956 ; 10.956 ; 10.956 ; 10.956 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 12.373 ; 12.373 ; 12.373 ; 12.373 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 10.855 ; 10.855 ; 10.855 ; 10.855 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 10.641 ; 10.641 ; 10.641 ; 10.641 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 11.524 ; 11.524 ; 11.524 ; 11.524 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 11.040 ; 11.040 ; 11.040 ; 11.040 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 11.885 ; 11.885 ; 11.885 ; 11.885 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 12.841 ; 12.841 ; 12.841 ; 12.841 ;
+-------------------+----------------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                    ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 8.835  ; 8.835  ; 8.835  ; 8.835  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 10.944 ; 10.944 ; 10.944 ; 10.944 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 8.854  ; 8.854  ; 8.854  ; 8.854  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 8.852  ; 8.852  ; 8.852  ; 8.852  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 8.952  ; 8.952  ; 8.952  ; 8.952  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 9.699  ; 9.699  ; 9.699  ; 9.699  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 10.116 ; 10.116 ; 10.116 ; 10.116 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 7.286  ; 7.286  ; 7.286  ; 7.286  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 7.329  ; 7.329  ; 7.329  ; 7.329  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 7.125  ; 7.125  ; 7.125  ; 7.125  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 7.076  ; 7.076  ; 7.076  ; 7.076  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 7.070  ; 7.070  ; 7.070  ; 7.070  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 7.106  ; 7.106  ; 7.106  ; 7.106  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 7.098  ; 7.098  ; 7.098  ; 7.098  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 8.478  ; 8.478  ; 8.478  ; 8.478  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 7.971  ; 7.971  ; 7.971  ; 7.971  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 8.209  ; 8.209  ; 8.209  ; 8.209  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 7.443  ; 7.443  ; 7.443  ; 7.443  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 8.263  ; 8.263  ; 8.263  ; 8.263  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 8.369  ; 8.369  ; 8.369  ; 8.369  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 8.434  ; 8.434  ; 8.434  ; 8.434  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 8.756  ; 8.756  ; 8.756  ; 8.756  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 8.697  ; 8.697  ; 8.697  ; 8.697  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 8.503  ; 8.503  ; 8.503  ; 8.503  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 8.729  ; 8.729  ; 8.729  ; 8.729  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 8.686  ; 8.686  ; 8.686  ; 8.686  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 8.281  ; 8.281  ; 8.281  ; 8.281  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 10.272 ; 10.272 ; 10.272 ; 10.272 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 9.788  ; 9.788  ; 9.788  ; 9.788  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 8.694  ; 8.694  ; 8.694  ; 8.694  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 8.695  ; 8.695  ; 8.695  ; 8.695  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 9.686  ; 9.686  ; 9.686  ; 9.686  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 8.993  ; 8.993  ; 8.993  ; 8.993  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 8.802  ; 8.802  ; 8.802  ; 8.802  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 9.390  ; 9.390  ; 9.390  ; 9.390  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 9.619  ; 9.619  ; 9.619  ; 9.619  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 9.325  ; 9.325  ; 9.325  ; 9.325  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 10.754 ; 10.754 ; 10.754 ; 10.754 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 10.102 ; 10.102 ; 10.102 ; 10.102 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 9.379  ; 9.379  ; 9.379  ; 9.379  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 10.805 ; 10.805 ; 10.805 ; 10.805 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 8.806  ; 8.806  ; 8.806  ; 8.806  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 11.168 ; 11.168 ; 11.168 ; 11.168 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 9.196  ; 9.196  ; 9.196  ; 9.196  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 9.717  ; 9.717  ; 9.717  ; 9.717  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 9.403  ; 9.403  ; 9.403  ; 9.403  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 10.334 ; 10.334 ; 10.334 ; 10.334 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 9.949  ; 9.949  ; 9.949  ; 9.949  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 10.190 ; 10.190 ; 10.190 ; 10.190 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 8.673  ; 8.673  ; 8.673  ; 8.673  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 8.458  ; 8.458  ; 8.458  ; 8.458  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 9.341  ; 9.341  ; 9.341  ; 9.341  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 8.857  ; 8.857  ; 8.857  ; 8.857  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 9.671  ; 9.671  ; 9.671  ; 9.671  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 10.656 ; 10.656 ; 10.656 ; 10.656 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 8.754  ; 8.754  ; 8.754  ; 8.754  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 10.872 ; 10.872 ; 10.872 ; 10.872 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 8.782  ; 8.782  ; 8.782  ; 8.782  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 8.768  ; 8.768  ; 8.768  ; 8.768  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 8.863  ; 8.863  ; 8.863  ; 8.863  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 9.618  ; 9.618  ; 9.618  ; 9.618  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 10.040 ; 10.040 ; 10.040 ; 10.040 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 8.300  ; 8.300  ; 8.300  ; 8.300  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 8.368  ; 8.368  ; 8.368  ; 8.368  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 8.164  ; 8.164  ; 8.164  ; 8.164  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 8.115  ; 8.115  ; 8.115  ; 8.115  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 8.079  ; 8.079  ; 8.079  ; 8.079  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 8.145  ; 8.145  ; 8.145  ; 8.145  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 8.142  ; 8.142  ; 8.142  ; 8.142  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 9.585  ; 9.585  ; 9.585  ; 9.585  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 8.551  ; 8.551  ; 8.551  ; 8.551  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 9.339  ; 9.339  ; 9.339  ; 9.339  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 8.993  ; 8.993  ; 8.993  ; 8.993  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 8.547  ; 8.547  ; 8.547  ; 8.547  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 9.025  ; 9.025  ; 9.025  ; 9.025  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 9.136  ; 9.136  ; 9.136  ; 9.136  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 8.172  ; 8.172  ; 8.172  ; 8.172  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 8.494  ; 8.494  ; 8.494  ; 8.494  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 8.435  ; 8.435  ; 8.435  ; 8.435  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 8.241  ; 8.241  ; 8.241  ; 8.241  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 8.467  ; 8.467  ; 8.467  ; 8.467  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 8.424  ; 8.424  ; 8.424  ; 8.424  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 8.019  ; 8.019  ; 8.019  ; 8.019  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 9.863  ; 9.863  ; 9.863  ; 9.863  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 9.372  ; 9.372  ; 9.372  ; 9.372  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 8.291  ; 8.291  ; 8.291  ; 8.291  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 8.283  ; 8.283  ; 8.283  ; 8.283  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 9.271  ; 9.271  ; 9.271  ; 9.271  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 8.564  ; 8.564  ; 8.564  ; 8.564  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 8.389  ; 8.389  ; 8.389  ; 8.389  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 8.549  ; 8.549  ; 8.549  ; 8.549  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 8.779  ; 8.779  ; 8.779  ; 8.779  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 8.481  ; 8.481  ; 8.481  ; 8.481  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 9.909  ; 9.909  ; 9.909  ; 9.909  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 9.267  ; 9.267  ; 9.267  ; 9.267  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 8.539  ; 8.539  ; 8.539  ; 8.539  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 9.971  ; 9.971  ; 9.971  ; 9.971  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 8.619  ; 8.619  ; 8.619  ; 8.619  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 10.975 ; 10.975 ; 10.975 ; 10.975 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 9.003  ; 9.003  ; 9.003  ; 9.003  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 9.536  ; 9.536  ; 9.536  ; 9.536  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 9.222  ; 9.222  ; 9.222  ; 9.222  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 10.144 ; 10.144 ; 10.144 ; 10.144 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 9.768  ; 9.768  ; 9.768  ; 9.768  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 9.477  ; 9.477  ; 9.477  ; 9.477  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 7.965  ; 7.965  ; 7.965  ; 7.965  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 7.751  ; 7.751  ; 7.751  ; 7.751  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 8.628  ; 8.628  ; 8.628  ; 8.628  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 8.144  ; 8.144  ; 8.144  ; 8.144  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 8.995  ; 8.995  ; 8.995  ; 8.995  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 9.950  ; 9.950  ; 9.950  ; 9.950  ;
+-------------------+----------------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.915 ; -661.854      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.095 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -1372.858             ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                       ;
+--------+-------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.915 ; id_ex:reg_idex|idex_out_alusrc                                                                        ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 4.091      ;
; -2.852 ; id_ex:reg_idex|idex_out_immediate[1]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.084      ; 3.968      ;
; -2.783 ; id_ex:reg_idex|idex_out_reg2[1]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.084      ; 3.899      ;
; -2.782 ; id_ex:reg_idex|idex_out_reg2[0]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 3.958      ;
; -2.782 ; id_ex:reg_idex|idex_out_immediate[0]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 3.958      ;
; -2.703 ; id_ex:reg_idex|idex_out_reg2[2]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 3.879      ;
; -2.701 ; id_ex:reg_idex|idex_out_immediate[2]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 3.877      ;
; -2.652 ; id_ex:reg_idex|idex_out_immediate[5]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.112      ; 3.796      ;
; -2.639 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg1[10]         ; clock        ; clock       ; 1.000        ; -0.205     ; 3.466      ;
; -2.639 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg1[10]         ; clock        ; clock       ; 1.000        ; -0.205     ; 3.466      ;
; -2.639 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg1[10]         ; clock        ; clock       ; 1.000        ; -0.205     ; 3.466      ;
; -2.639 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg1[10]         ; clock        ; clock       ; 1.000        ; -0.205     ; 3.466      ;
; -2.639 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg1[10]         ; clock        ; clock       ; 1.000        ; -0.205     ; 3.466      ;
; -2.633 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg2[6]          ; clock        ; clock       ; 1.000        ; -0.216     ; 3.449      ;
; -2.633 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg2[6]          ; clock        ; clock       ; 1.000        ; -0.216     ; 3.449      ;
; -2.633 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg2[6]          ; clock        ; clock       ; 1.000        ; -0.216     ; 3.449      ;
; -2.633 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg2[6]          ; clock        ; clock       ; 1.000        ; -0.216     ; 3.449      ;
; -2.633 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg2[6]          ; clock        ; clock       ; 1.000        ; -0.216     ; 3.449      ;
; -2.626 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[1]                      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.596      ;
; -2.626 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[1]                      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.596      ;
; -2.626 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[1]                      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.596      ;
; -2.626 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[1]                      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.596      ;
; -2.626 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[1]                      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.596      ;
; -2.598 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg2[7]          ; clock        ; clock       ; 1.000        ; -0.216     ; 3.414      ;
; -2.598 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg2[7]          ; clock        ; clock       ; 1.000        ; -0.216     ; 3.414      ;
; -2.598 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg2[7]          ; clock        ; clock       ; 1.000        ; -0.216     ; 3.414      ;
; -2.598 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg2[7]          ; clock        ; clock       ; 1.000        ; -0.216     ; 3.414      ;
; -2.598 ; bregmips:breg_id|altsyncram:regs_rtl_1|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg2[7]          ; clock        ; clock       ; 1.000        ; -0.216     ; 3.414      ;
; -2.591 ; id_ex:reg_idex|idex_out_reg2[3]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 3.767      ;
; -2.576 ; id_ex:reg_idex|idex_out_reg2[4]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.112      ; 3.720      ;
; -2.571 ; id_ex:reg_idex|idex_out_immediate[4]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.112      ; 3.715      ;
; -2.553 ; id_ex:reg_idex|idex_out_reg2[6]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 3.729      ;
; -2.551 ; id_ex:reg_idex|idex_out_immediate[3]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 3.727      ;
; -2.536 ; id_ex:reg_idex|idex_out_reg1[5]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.147      ; 3.715      ;
; -2.518 ; id_ex:reg_idex|idex_out_reg2[5]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.112      ; 3.662      ;
; -2.514 ; id_ex:reg_idex|idex_out_immediate[6]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 3.690      ;
; -2.479 ; id_ex:reg_idex|idex_out_reg1[0]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 3.655      ;
; -2.464 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[12]                     ; clock        ; clock       ; 1.000        ; -0.047     ; 3.449      ;
; -2.464 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[12]                     ; clock        ; clock       ; 1.000        ; -0.047     ; 3.449      ;
; -2.464 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[12]                     ; clock        ; clock       ; 1.000        ; -0.047     ; 3.449      ;
; -2.464 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[12]                     ; clock        ; clock       ; 1.000        ; -0.047     ; 3.449      ;
; -2.464 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[12]                     ; clock        ; clock       ; 1.000        ; -0.047     ; 3.449      ;
; -2.458 ; id_ex:reg_idex|idex_out_reg1[15]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.112      ; 3.602      ;
; -2.444 ; id_ex:reg_idex|idex_out_immediate[14]                                                                 ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.084      ; 3.560      ;
; -2.439 ; id_ex:reg_idex|idex_out_reg1[1]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.165      ; 3.636      ;
; -2.430 ; id_ex:reg_idex|idex_out_reg2[7]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 3.606      ;
; -2.426 ; id_ex:reg_idex|idex_out_reg2[14]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.084      ; 3.542      ;
; -2.426 ; id_ex:reg_idex|idex_out_reg2[8]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.134      ; 3.592      ;
; -2.416 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[23]                     ; clock        ; clock       ; 1.000        ; -0.016     ; 3.432      ;
; -2.416 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[23]                     ; clock        ; clock       ; 1.000        ; -0.016     ; 3.432      ;
; -2.416 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[23]                     ; clock        ; clock       ; 1.000        ; -0.016     ; 3.432      ;
; -2.416 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[23]                     ; clock        ; clock       ; 1.000        ; -0.016     ; 3.432      ;
; -2.416 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[23]                     ; clock        ; clock       ; 1.000        ; -0.016     ; 3.432      ;
; -2.412 ; id_ex:reg_idex|idex_out_alusrc                                                                        ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.609      ;
; -2.406 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[17]                     ; clock        ; clock       ; 1.000        ; -0.229     ; 3.209      ;
; -2.406 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[17]                     ; clock        ; clock       ; 1.000        ; -0.229     ; 3.209      ;
; -2.406 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[17]                     ; clock        ; clock       ; 1.000        ; -0.229     ; 3.209      ;
; -2.406 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[17]                     ; clock        ; clock       ; 1.000        ; -0.229     ; 3.209      ;
; -2.406 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[17]                     ; clock        ; clock       ; 1.000        ; -0.229     ; 3.209      ;
; -2.399 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg1[1]          ; clock        ; clock       ; 1.000        ; -0.226     ; 3.205      ;
; -2.399 ; id_ex:reg_idex|idex_out_alu_op[0]                                                                     ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.150      ; 3.581      ;
; -2.399 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg1[1]          ; clock        ; clock       ; 1.000        ; -0.226     ; 3.205      ;
; -2.399 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg1[1]          ; clock        ; clock       ; 1.000        ; -0.226     ; 3.205      ;
; -2.399 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg1[1]          ; clock        ; clock       ; 1.000        ; -0.226     ; 3.205      ;
; -2.399 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg1[1]          ; clock        ; clock       ; 1.000        ; -0.226     ; 3.205      ;
; -2.398 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg1[9]          ; clock        ; clock       ; 1.000        ; -0.208     ; 3.222      ;
; -2.398 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg1[9]          ; clock        ; clock       ; 1.000        ; -0.208     ; 3.222      ;
; -2.398 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg1[9]          ; clock        ; clock       ; 1.000        ; -0.208     ; 3.222      ;
; -2.398 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg1[9]          ; clock        ; clock       ; 1.000        ; -0.208     ; 3.222      ;
; -2.398 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg1[9]          ; clock        ; clock       ; 1.000        ; -0.208     ; 3.222      ;
; -2.395 ; id_ex:reg_idex|idex_out_reg2[9]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.192      ; 3.619      ;
; -2.389 ; id_ex:reg_idex|idex_out_immediate[15]                                                                 ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.190      ; 3.611      ;
; -2.377 ; id_ex:reg_idex|idex_out_alu_op[1]                                                                     ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.099      ; 3.508      ;
; -2.375 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; id_ex:reg_idex|idex_out_reg1[5]          ; clock        ; clock       ; 1.000        ; -0.208     ; 3.199      ;
; -2.375 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; id_ex:reg_idex|idex_out_reg1[5]          ; clock        ; clock       ; 1.000        ; -0.208     ; 3.199      ;
; -2.375 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; id_ex:reg_idex|idex_out_reg1[5]          ; clock        ; clock       ; 1.000        ; -0.208     ; 3.199      ;
; -2.375 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; id_ex:reg_idex|idex_out_reg1[5]          ; clock        ; clock       ; 1.000        ; -0.208     ; 3.199      ;
; -2.375 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; id_ex:reg_idex|idex_out_reg1[5]          ; clock        ; clock       ; 1.000        ; -0.208     ; 3.199      ;
; -2.371 ; id_ex:reg_idex|idex_out_alu_op[2]                                                                     ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.099      ; 3.502      ;
; -2.361 ; id_ex:reg_idex|idex_out_immediate[8]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.134      ; 3.527      ;
; -2.356 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[22]                     ; clock        ; clock       ; 1.000        ; -0.035     ; 3.353      ;
; -2.356 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[22]                     ; clock        ; clock       ; 1.000        ; -0.035     ; 3.353      ;
; -2.356 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[22]                     ; clock        ; clock       ; 1.000        ; -0.035     ; 3.353      ;
; -2.356 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[22]                     ; clock        ; clock       ; 1.000        ; -0.035     ; 3.353      ;
; -2.356 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[22]                     ; clock        ; clock       ; 1.000        ; -0.035     ; 3.353      ;
; -2.349 ; id_ex:reg_idex|idex_out_immediate[1]                                                                  ; ex_mem:reg_exmem|exmem_aluresult_out[31] ; clock        ; clock       ; 1.000        ; 0.105      ; 3.486      ;
; -2.326 ; id_ex:reg_idex|idex_out_immediate[10]                                                                 ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.165      ; 3.523      ;
; -2.320 ; id_ex:reg_idex|idex_out_reg1[11]                                                                      ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 3.496      ;
; -2.320 ; id_ex:reg_idex|idex_out_immediate[9]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.192      ; 3.544      ;
; -2.317 ; id_ex:reg_idex|idex_out_reg1[2]                                                                       ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.147      ; 3.496      ;
; -2.310 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[2]                      ; clock        ; clock       ; 1.000        ; -0.196     ; 3.146      ;
; -2.310 ; id_ex:reg_idex|idex_out_immediate[7]                                                                  ; ex_mem:reg_exmem|exmem_zero_out          ; clock        ; clock       ; 1.000        ; 0.144      ; 3.486      ;
; -2.310 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[2]                      ; clock        ; clock       ; 1.000        ; -0.196     ; 3.146      ;
; -2.310 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[2]                      ; clock        ; clock       ; 1.000        ; -0.196     ; 3.146      ;
; -2.310 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[2]                      ; clock        ; clock       ; 1.000        ; -0.196     ; 3.146      ;
; -2.310 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg4 ; pc:pc_reg|out_pc[2]                      ; clock        ; clock       ; 1.000        ; -0.196     ; 3.146      ;
; -2.299 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg0 ; pc:pc_reg|out_pc[5]                      ; clock        ; clock       ; 1.000        ; -0.173     ; 3.158      ;
; -2.299 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg1 ; pc:pc_reg|out_pc[5]                      ; clock        ; clock       ; 1.000        ; -0.173     ; 3.158      ;
; -2.299 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg2 ; pc:pc_reg|out_pc[5]                      ; clock        ; clock       ; 1.000        ; -0.173     ; 3.158      ;
; -2.299 ; bregmips:breg_id|altsyncram:regs_rtl_0|altsyncram_u5h1:auto_generated|ram_block1a0~portb_address_reg3 ; pc:pc_reg|out_pc[5]                      ; clock        ; clock       ; 1.000        ; -0.173     ; 3.158      ;
+--------+-------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.095 ; ex_mem:reg_exmem|exmem_out_pc4[29]        ; mem_wb:reg_memwb|memwb_out_pc4[29]                                                                          ; clock        ; clock       ; 0.000        ; 0.219      ; 0.466      ;
; 0.135 ; ex_mem:reg_exmem|exmem_out_pc4[16]        ; mem_wb:reg_memwb|memwb_out_pc4[16]                                                                          ; clock        ; clock       ; 0.000        ; 0.190      ; 0.477      ;
; 0.148 ; if_id:reg_ifid|out_pc4[0]                 ; id_ex:reg_idex|idex_out_pc4[0]                                                                              ; clock        ; clock       ; 0.000        ; 0.165      ; 0.465      ;
; 0.225 ; if_id:reg_ifid|out_pc4[6]                 ; id_ex:reg_idex|idex_out_pc4[6]                                                                              ; clock        ; clock       ; 0.000        ; 0.190      ; 0.567      ;
; 0.234 ; if_id:reg_ifid|out_pc4[13]                ; id_ex:reg_idex|idex_out_pc4[13]                                                                             ; clock        ; clock       ; 0.000        ; 0.190      ; 0.576      ;
; 0.237 ; if_id:reg_ifid|out_pc4[10]                ; id_ex:reg_idex|idex_out_pc4[10]                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; ex_mem:reg_exmem|exmem_out_pc4[14]        ; mem_wb:reg_memwb|memwb_out_pc4[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; if_id:reg_ifid|out_pc4[2]                 ; id_ex:reg_idex|idex_out_pc4[2]                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; id_ex:reg_idex|idex_out_pc4[4]            ; ex_mem:reg_exmem|exmem_out_pc4[4]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ex_mem:reg_exmem|exmem_out_pc4[15]        ; mem_wb:reg_memwb|memwb_out_pc4[15]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; ex_mem:reg_exmem|exmem_out_pc4[22]        ; mem_wb:reg_memwb|memwb_out_pc4[22]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; id_ex:reg_idex|idex_regwrite_out          ; ex_mem:reg_exmem|exmem_regwrite_out                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ex_mem:reg_exmem|exmem_out_pc4[2]         ; mem_wb:reg_memwb|memwb_out_pc4[2]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; id_ex:reg_idex|idex_out_pc4[3]            ; ex_mem:reg_exmem|exmem_out_pc4[3]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; id_ex:reg_idex|idex_out_reg2[30]          ; ex_mem:reg_exmem|exmem_reg2_out[30]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; id_ex:reg_idex|idex_out_pc4[31]           ; ex_mem:reg_exmem|exmem_out_pc4[31]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; ex_mem:reg_exmem|exmem_out_pc4[8]         ; mem_wb:reg_memwb|memwb_out_pc4[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; id_ex:reg_idex|idex_beq_out               ; ex_mem:reg_exmem|exmem_beq_out                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; bregmips:breg_id|regs_rtl_1_bypass[2]     ; id_ex:reg_idex|idex_out_rt[0]                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; bregmips:breg_id|regs_rtl_0_bypass[8]     ; id_ex:reg_idex|idex_out_rd[3]                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; mem_wb:reg_memwb|memwb_out_writereg[0]    ; bregmips:breg_id|regs_rtl_0_bypass[1]                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; ex_mem:reg_exmem|exmem_out_pc4[6]         ; mem_wb:reg_memwb|memwb_out_pc4[6]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; id_ex:reg_idex|idex_out_pc4[7]            ; ex_mem:reg_exmem|exmem_out_pc4[7]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; ex_mem:reg_exmem|exmem_out_pc4[10]        ; mem_wb:reg_memwb|memwb_out_pc4[10]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; id_ex:reg_idex|idex_out_pc4[23]           ; ex_mem:reg_exmem|exmem_out_pc4[23]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; if_id:reg_ifid|out_pc4[30]                ; id_ex:reg_idex|idex_out_pc4[30]                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; ex_mem:reg_exmem|exmem_out_pc4[17]        ; mem_wb:reg_memwb|memwb_out_pc4[17]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; ex_mem:reg_exmem|exmem_memtoreg_out[1]    ; mem_wb:reg_memwb|memwb_out_memtoreg[1]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ex_mem:reg_exmem|exmem_writereg_out[0]    ; mem_wb:reg_memwb|memwb_out_writereg[0]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ex_mem:reg_exmem|exmem_writereg_out[3]    ; mem_wb:reg_memwb|memwb_out_writereg[3]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ex_mem:reg_exmem|exmem_memtoreg_out[0]    ; mem_wb:reg_memwb|memwb_out_memtoreg[0]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; id_ex:reg_idex|idex_out_pc4[9]            ; ex_mem:reg_exmem|exmem_out_pc4[9]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; if_id:reg_ifid|out_pc4[20]                ; id_ex:reg_idex|idex_out_pc4[20]                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; id_ex:reg_idex|idex_out_pc4[22]           ; ex_mem:reg_exmem|exmem_out_pc4[22]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; bregmips:breg_id|regs_rtl_1_bypass[41]    ; id_ex:reg_idex|idex_out_reg2[15]                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; bregmips:breg_id|regs_rtl_1_bypass[65]    ; id_ex:reg_idex|idex_out_reg1[27]                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; bregmips:breg_id|regs_rtl_1_bypass[21]    ; id_ex:reg_idex|idex_out_reg2[5]                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; id_ex:reg_idex|idex_out_reg2[9]           ; ex_mem:reg_exmem|exmem_reg2_out[9]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.258 ; if_id:reg_ifid|out_instruction[30]        ; id_ex:reg_idex|idex_mem_write_out                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.410      ;
; 0.262 ; ex_mem:reg_exmem|exmem_out_pc4[13]        ; mem_wb:reg_memwb|memwb_out_pc4[13]                                                                          ; clock        ; clock       ; 0.000        ; 0.198      ; 0.612      ;
; 0.263 ; id_ex:reg_idex|idex_out_rt[4]             ; ex_mem:reg_exmem|exmem_writereg_out[4]                                                                      ; clock        ; clock       ; 0.000        ; 0.159      ; 0.574      ;
; 0.263 ; ex_mem:reg_exmem|exmem_out_pc4[9]         ; mem_wb:reg_memwb|memwb_out_pc4[9]                                                                           ; clock        ; clock       ; 0.000        ; 0.047      ; 0.462      ;
; 0.272 ; ex_mem:reg_exmem|exmem_adderesult_out[15] ; pc:pc_reg|out_pc[15]                                                                                        ; clock        ; clock       ; 0.000        ; 0.168      ; 0.592      ;
; 0.284 ; id_ex:reg_idex|idex_out_reg2[29]          ; ex_mem:reg_exmem|exmem_reg2_out[29]                                                                         ; clock        ; clock       ; 0.000        ; 0.163      ; 0.599      ;
; 0.288 ; bregmips:breg_id|regs_rtl_1_bypass[19]    ; id_ex:reg_idex|idex_out_reg2[4]                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.440      ;
; 0.288 ; ex_mem:reg_exmem|exmem_adderesult_out[11] ; pc:pc_reg|out_pc[11]                                                                                        ; clock        ; clock       ; 0.000        ; 0.168      ; 0.608      ;
; 0.289 ; mem_wb:reg_memwb|memwb_out_memdata[9]     ; bregmips:breg_id|regs_rtl_1_bypass[29]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.441      ;
; 0.291 ; ex_mem:reg_exmem|exmem_out_pc4[20]        ; mem_wb:reg_memwb|memwb_out_pc4[20]                                                                          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.468      ;
; 0.291 ; mem_wb:reg_memwb|memwb_out_memdata[28]    ; bregmips:breg_id|regs_rtl_1_bypass[67]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.443      ;
; 0.293 ; ex_mem:reg_exmem|exmem_aluresult_out[11]  ; mem_wb:reg_memwb|memwb_out_result_alu[11]                                                                   ; clock        ; clock       ; 0.000        ; 0.134      ; 0.579      ;
; 0.293 ; bregmips:breg_id|regs_rtl_1_bypass[37]    ; id_ex:reg_idex|idex_out_reg2[13]                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.445      ;
; 0.301 ; ex_mem:reg_exmem|exmem_reg2_out[6]        ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6  ; clock        ; clock       ; 0.000        ; 0.239      ; 0.678      ;
; 0.308 ; bregmips:breg_id|regs_rtl_0_bypass[4]     ; id_ex:reg_idex|idex_out_rd[1]                                                                               ; clock        ; clock       ; 0.000        ; 0.162      ; 0.622      ;
; 0.314 ; if_id:reg_ifid|out_pc4[4]                 ; id_ex:reg_idex|idex_out_pc4[4]                                                                              ; clock        ; clock       ; 0.000        ; 0.190      ; 0.656      ;
; 0.316 ; if_id:reg_ifid|out_pc4[9]                 ; id_ex:reg_idex|idex_out_pc4[9]                                                                              ; clock        ; clock       ; 0.000        ; 0.144      ; 0.612      ;
; 0.317 ; ex_mem:reg_exmem|exmem_writereg_out[1]    ; mem_wb:reg_memwb|memwb_out_writereg[1]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; ex_mem:reg_exmem|exmem_writereg_out[2]    ; mem_wb:reg_memwb|memwb_out_writereg[2]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.469      ;
; 0.318 ; mem_wb:reg_memwb|memwb_out_writereg[3]    ; bregmips:breg_id|regs_rtl_0_bypass[7]                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; id_ex:reg_idex|idex_out_rt[1]             ; ex_mem:reg_exmem|exmem_writereg_out[1]                                                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; mem_wb:reg_memwb|memwb_out_writereg[1]    ; bregmips:breg_id|regs_rtl_0_bypass[3]                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; id_ex:reg_idex|idex_out_rt[3]             ; ex_mem:reg_exmem|exmem_writereg_out[3]                                                                      ; clock        ; clock       ; 0.000        ; 0.005      ; 0.477      ;
; 0.322 ; id_ex:reg_idex|idex_out_pc4[0]            ; ex_mem:reg_exmem|exmem_adderesult_out[0]                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; if_id:reg_ifid|out_pc4[5]                 ; id_ex:reg_idex|idex_out_pc4[5]                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; ex_mem:reg_exmem|exmem_out_pc4[12]        ; mem_wb:reg_memwb|memwb_out_pc4[12]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; ex_mem:reg_exmem|exmem_out_pc4[3]         ; mem_wb:reg_memwb|memwb_out_pc4[3]                                                                           ; clock        ; clock       ; 0.000        ; -0.010     ; 0.465      ;
; 0.323 ; ex_mem:reg_exmem|exmem_aluresult_out[22]  ; mem_wb:reg_memwb|memwb_out_result_alu[22]                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.475      ;
; 0.323 ; ex_mem:reg_exmem|exmem_out_pc4[23]        ; mem_wb:reg_memwb|memwb_out_pc4[23]                                                                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.473      ;
; 0.324 ; id_ex:reg_idex|idex_out_rd[2]             ; ex_mem:reg_exmem|exmem_writereg_out[2]                                                                      ; clock        ; clock       ; 0.000        ; 0.005      ; 0.481      ;
; 0.324 ; if_id:reg_ifid|out_pc4[1]                 ; id_ex:reg_idex|idex_out_pc4[1]                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; if_id:reg_ifid|out_pc4[3]                 ; id_ex:reg_idex|idex_out_pc4[3]                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; id_ex:reg_idex|idex_out_pc4[30]           ; ex_mem:reg_exmem|exmem_out_pc4[30]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; id_ex:reg_idex|idex_out_reg2[23]          ; ex_mem:reg_exmem|exmem_reg2_out[23]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; bregmips:breg_id|regs_rtl_1_bypass[4]     ; id_ex:reg_idex|idex_out_rt[1]                                                                               ; clock        ; clock       ; 0.000        ; 0.005      ; 0.482      ;
; 0.325 ; ex_mem:reg_exmem|exmem_aluresult_out[15]  ; mem_wb:reg_memwb|memwb_out_result_alu[15]                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ex_mem:reg_exmem|exmem_out_pc4[21]        ; mem_wb:reg_memwb|memwb_out_pc4[21]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; ex_mem:reg_exmem|exmem_out_pc4[28]        ; mem_wb:reg_memwb|memwb_out_pc4[28]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; id_ex:reg_idex|idex_out_pc4[6]            ; ex_mem:reg_exmem|exmem_out_pc4[6]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; id_ex:reg_idex|idex_out_pc4[11]           ; ex_mem:reg_exmem|exmem_out_pc4[11]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; if_id:reg_ifid|out_pc4[19]                ; id_ex:reg_idex|idex_out_pc4[19]                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; if_id:reg_ifid|out_pc4[24]                ; id_ex:reg_idex|idex_out_pc4[24]                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; id_ex:reg_idex|idex_out_pc4[18]           ; ex_mem:reg_exmem|exmem_out_pc4[18]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; id_ex:reg_idex|idex_out_pc4[8]            ; ex_mem:reg_exmem|exmem_out_pc4[8]                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; id_ex:reg_idex|idex_out_pc4[14]           ; ex_mem:reg_exmem|exmem_out_pc4[14]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; ex_mem:reg_exmem|exmem_aluresult_out[13]  ; mem_wb:reg_memwb|memwb_out_result_alu[13]                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; id_ex:reg_idex|idex_out_pc4[29]           ; ex_mem:reg_exmem|exmem_out_pc4[29]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; bregmips:breg_id|regs_rtl_1_bypass[6]     ; id_ex:reg_idex|idex_out_rt[2]                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; if_id:reg_ifid|out_instruction[9]         ; id_ex:reg_idex|idex_out_immediate[9]                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.481      ;
; 0.333 ; bregmips:breg_id|regs_rtl_1_bypass[8]     ; id_ex:reg_idex|idex_out_rt[3]                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; id_ex:reg_idex|idex_out_reg2[21]          ; ex_mem:reg_exmem|exmem_reg2_out[21]                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; if_id:reg_ifid|out_pc4[23]                ; id_ex:reg_idex|idex_out_pc4[23]                                                                             ; clock        ; clock       ; 0.000        ; -0.001     ; 0.486      ;
; 0.341 ; ex_mem:reg_exmem|exmem_out_pc4[19]        ; mem_wb:reg_memwb|memwb_out_pc4[19]                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.493      ;
; 0.344 ; ex_mem:reg_exmem|exmem_reg2_out[27]       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg9 ; clock        ; clock       ; 0.000        ; 0.244      ; 0.726      ;
; 0.350 ; id_ex:reg_idex|idex_out_reg2[4]           ; ex_mem:reg_exmem|exmem_reg2_out[4]                                                                          ; clock        ; clock       ; 0.000        ; 0.123      ; 0.625      ;
; 0.351 ; ex_mem:reg_exmem|exmem_reg2_out[21]       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg3 ; clock        ; clock       ; 0.000        ; 0.244      ; 0.733      ;
; 0.352 ; if_id:reg_ifid|out_pc4[15]                ; id_ex:reg_idex|idex_out_pc4[15]                                                                             ; clock        ; clock       ; 0.000        ; 0.129      ; 0.633      ;
; 0.352 ; id_ex:reg_idex|idex_out_pc4[20]           ; ex_mem:reg_exmem|exmem_out_pc4[20]                                                                          ; clock        ; clock       ; 0.000        ; -0.025     ; 0.479      ;
; 0.352 ; id_ex:reg_idex|idex_bne_out               ; ex_mem:reg_exmem|exmem_bne_out                                                                              ; clock        ; clock       ; 0.000        ; 0.045      ; 0.549      ;
; 0.354 ; ex_mem:reg_exmem|exmem_out_pc4[25]        ; mem_wb:reg_memwb|memwb_out_pc4[25]                                                                          ; clock        ; clock       ; 0.000        ; 0.216      ; 0.722      ;
; 0.359 ; ex_mem:reg_exmem|exmem_reg2_out[13]       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13 ; clock        ; clock       ; 0.000        ; 0.217      ; 0.714      ;
; 0.359 ; ex_mem:reg_exmem|exmem_out_pc4[31]        ; mem_wb:reg_memwb|memwb_out_pc4[31]                                                                          ; clock        ; clock       ; 0.000        ; 0.061      ; 0.572      ;
+-------+-------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; mdata:md_mem|altsyncram:altsyncram_component|altsyncram_55d1:auto_generated|ram_block1a18~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Clock to Output Times                                                             ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 6.318 ; 6.318 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 5.997 ; 5.997 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 6.138 ; 6.138 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 6.236 ; 6.236 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 6.147 ; 6.147 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 6.143 ; 6.143 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 5.985 ; 5.985 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 5.913 ; 5.913 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 6.038 ; 6.038 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 6.108 ; 6.108 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 5.826 ; 5.826 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 5.877 ; 5.877 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 6.198 ; 6.198 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 5.896 ; 5.896 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 5.903 ; 5.903 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 6.318 ; 6.318 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 5.823 ; 5.823 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 5.982 ; 5.982 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 6.009 ; 6.009 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 6.069 ; 6.069 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 5.940 ; 5.940 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 6.002 ; 6.002 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 6.239 ; 6.239 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 5.924 ; 5.924 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 5.902 ; 5.902 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 6.102 ; 6.102 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 6.075 ; 6.075 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 5.959 ; 5.959 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 6.190 ; 6.190 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 6.268 ; 6.268 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 5.984 ; 5.984 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 5.980 ; 5.980 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 6.465 ; 6.465 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 5.906 ; 5.906 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 5.856 ; 5.856 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 6.006 ; 6.006 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 6.147 ; 6.147 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 5.905 ; 5.905 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 6.055 ; 6.055 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 6.465 ; 6.465 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 6.145 ; 6.145 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 5.840 ; 5.840 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 6.110 ; 6.110 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 5.733 ; 5.733 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 5.915 ; 5.915 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 5.720 ; 5.720 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 5.835 ; 5.835 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 6.164 ; 6.164 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 5.969 ; 5.969 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 6.314 ; 6.314 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 6.230 ; 6.230 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 6.232 ; 6.232 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 5.976 ; 5.976 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 5.994 ; 5.994 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 6.078 ; 6.078 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 5.990 ; 5.990 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 6.015 ; 6.015 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 6.071 ; 6.071 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 6.099 ; 6.099 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 6.005 ; 6.005 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 6.023 ; 6.023 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 6.112 ; 6.112 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 3.813 ; 3.813 ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 3.564 ; 3.564 ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 3.908 ; 3.908 ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 3.670 ; 3.670 ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 3.910 ; 3.910 ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 3.699 ; 3.699 ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 3.616 ; 3.616 ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 4.025 ; 4.025 ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 3.315 ; 3.315 ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 3.830 ; 3.830 ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 3.453 ; 3.453 ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 3.722 ; 3.722 ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 3.721 ; 3.721 ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 4.224 ; 4.224 ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 4.151 ; 4.151 ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 3.690 ; 3.690 ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 3.832 ; 3.832 ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 3.814 ; 3.814 ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 3.669 ; 3.669 ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 3.861 ; 3.861 ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 3.574 ; 3.574 ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 3.390 ; 3.390 ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 3.566 ; 3.566 ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 3.525 ; 3.525 ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 3.948 ; 3.948 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 7.331 ; 7.331 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 7.209 ; 7.209 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 6.128 ; 6.128 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 5.974 ; 5.974 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 5.759 ; 5.759 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 5.822 ; 5.822 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 6.142 ; 6.142 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 6.142 ; 6.142 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 5.823 ; 5.823 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 5.983 ; 5.983 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 6.026 ; 6.026 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 5.977 ; 5.977 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 5.909 ; 5.909 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 5.853 ; 5.853 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 6.508 ; 6.508 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 6.422 ; 6.422 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 6.111 ; 6.111 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 6.209 ; 6.209 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 6.371 ; 6.371 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 6.292 ; 6.292 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 6.381 ; 6.381 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 6.360 ; 6.360 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 6.605 ; 6.605 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 6.709 ; 6.709 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 6.765 ; 6.765 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 6.838 ; 6.838 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 6.628 ; 6.628 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 6.763 ; 6.763 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 6.828 ; 6.828 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 6.692 ; 6.692 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 7.137 ; 7.137 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 6.639 ; 6.639 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 7.331 ; 7.331 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 9.654 ; 9.654 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 8.655 ; 8.655 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 9.654 ; 9.654 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 8.632 ; 8.632 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 8.673 ; 8.673 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 8.712 ; 8.712 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 9.080 ; 9.080 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 9.153 ; 9.153 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 8.091 ; 8.091 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 8.069 ; 8.069 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 8.091 ; 8.091 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 7.951 ; 7.951 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 7.919 ; 7.919 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 7.925 ; 7.925 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 7.934 ; 7.934 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 7.943 ; 7.943 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 8.127 ; 8.127 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 8.127 ; 8.127 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 7.775 ; 7.775 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 8.017 ; 8.017 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 7.930 ; 7.930 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 7.675 ; 7.675 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 7.934 ; 7.934 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 7.970 ; 7.970 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 7.971 ; 7.971 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 7.840 ; 7.840 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 7.971 ; 7.971 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 7.944 ; 7.944 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 7.882 ; 7.882 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 7.965 ; 7.965 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 7.916 ; 7.916 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 7.764 ; 7.764 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 8.992 ; 8.992 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 8.992 ; 8.992 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 8.904 ; 8.904 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 8.384 ; 8.384 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 8.373 ; 8.373 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 8.904 ; 8.904 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 8.502 ; 8.502 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 8.375 ; 8.375 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 8.997 ; 8.997 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 8.214 ; 8.214 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 8.318 ; 8.318 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 8.223 ; 8.223 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 8.933 ; 8.933 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 8.636 ; 8.636 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 8.204 ; 8.204 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 8.997 ; 8.997 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 9.745 ; 9.745 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 8.528 ; 8.528 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 9.745 ; 9.745 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 8.682 ; 8.682 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 8.860 ; 8.860 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 8.751 ; 8.751 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 9.325 ; 9.325 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 9.126 ; 9.126 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 9.898 ; 9.898 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 9.534 ; 9.534 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 8.865 ; 8.865 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 8.771 ; 8.771 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 9.125 ; 9.125 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 8.927 ; 8.927 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 9.426 ; 9.426 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 9.898 ; 9.898 ; Rise       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 5.997 ; 5.997 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 6.138 ; 6.138 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 6.236 ; 6.236 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 6.147 ; 6.147 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 6.143 ; 6.143 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 5.985 ; 5.985 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 5.913 ; 5.913 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 6.038 ; 6.038 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 6.108 ; 6.108 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 5.826 ; 5.826 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 5.877 ; 5.877 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 6.198 ; 6.198 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 5.896 ; 5.896 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 5.903 ; 5.903 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 6.318 ; 6.318 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 5.823 ; 5.823 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 5.982 ; 5.982 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 6.009 ; 6.009 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 6.069 ; 6.069 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 5.940 ; 5.940 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 6.002 ; 6.002 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 6.239 ; 6.239 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 5.924 ; 5.924 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 5.902 ; 5.902 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 6.102 ; 6.102 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 6.075 ; 6.075 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 5.959 ; 5.959 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 6.190 ; 6.190 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 6.268 ; 6.268 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 5.984 ; 5.984 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 5.980 ; 5.980 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 5.720 ; 5.720 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 5.906 ; 5.906 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 5.856 ; 5.856 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 6.006 ; 6.006 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 6.147 ; 6.147 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 5.905 ; 5.905 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 6.055 ; 6.055 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 6.465 ; 6.465 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 6.145 ; 6.145 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 5.840 ; 5.840 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 6.110 ; 6.110 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 5.733 ; 5.733 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 5.915 ; 5.915 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 5.720 ; 5.720 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 5.835 ; 5.835 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 6.164 ; 6.164 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 5.969 ; 5.969 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 6.314 ; 6.314 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 6.230 ; 6.230 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 6.232 ; 6.232 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 5.976 ; 5.976 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 5.994 ; 5.994 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 6.078 ; 6.078 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 5.990 ; 5.990 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 6.015 ; 6.015 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 6.071 ; 6.071 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 6.099 ; 6.099 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 6.005 ; 6.005 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 6.023 ; 6.023 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 6.112 ; 6.112 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 3.315 ; 3.315 ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 3.813 ; 3.813 ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 3.564 ; 3.564 ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 3.908 ; 3.908 ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 3.670 ; 3.670 ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 3.910 ; 3.910 ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 3.699 ; 3.699 ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 3.616 ; 3.616 ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 4.025 ; 4.025 ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 3.315 ; 3.315 ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 3.830 ; 3.830 ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 3.453 ; 3.453 ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 3.722 ; 3.722 ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 3.721 ; 3.721 ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 4.224 ; 4.224 ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 4.151 ; 4.151 ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 3.690 ; 3.690 ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 3.832 ; 3.832 ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 3.814 ; 3.814 ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 3.669 ; 3.669 ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 3.861 ; 3.861 ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 3.574 ; 3.574 ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 3.390 ; 3.390 ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 3.566 ; 3.566 ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 3.525 ; 3.525 ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 3.948 ; 3.948 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 4.241 ; 4.241 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 4.747 ; 4.747 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 4.501 ; 4.501 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 4.787 ; 4.787 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 4.830 ; 4.830 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 4.474 ; 4.474 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 4.507 ; 4.507 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 4.433 ; 4.433 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 4.418 ; 4.418 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 4.370 ; 4.370 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 4.241 ; 4.241 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 5.006 ; 5.006 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 4.365 ; 4.365 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 4.893 ; 4.893 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 4.800 ; 4.800 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 4.781 ; 4.781 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 4.678 ; 4.678 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 4.629 ; 4.629 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 4.432 ; 4.432 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 5.106 ; 5.106 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 4.339 ; 4.339 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 5.496 ; 5.496 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 5.509 ; 5.509 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 6.516 ; 6.516 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 5.496 ; 5.496 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 5.523 ; 5.523 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 5.559 ; 5.559 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 5.934 ; 5.934 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 6.015 ; 6.015 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 5.383 ; 5.383 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 5.536 ; 5.536 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 5.555 ; 5.555 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 5.407 ; 5.407 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 5.383 ; 5.383 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 5.395 ; 5.395 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 5.401 ; 5.401 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 5.413 ; 5.413 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 4.977 ; 4.977 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 5.438 ; 5.438 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 4.977 ; 4.977 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 5.328 ; 5.328 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 5.181 ; 5.181 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 4.986 ; 4.986 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 5.180 ; 5.180 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 5.212 ; 5.212 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 5.243 ; 5.243 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 5.315 ; 5.315 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 5.453 ; 5.453 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 5.418 ; 5.418 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 5.361 ; 5.361 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 5.440 ; 5.440 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 5.394 ; 5.394 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 5.243 ; 5.243 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 5.635 ; 5.635 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 6.261 ; 6.261 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 6.172 ; 6.172 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 5.649 ; 5.649 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 5.635 ; 5.635 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 6.172 ; 6.172 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 5.767 ; 5.767 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 5.644 ; 5.644 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 5.763 ; 5.763 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 5.774 ; 5.774 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 5.871 ; 5.871 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 5.785 ; 5.785 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 6.496 ; 6.496 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 6.185 ; 6.185 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 5.763 ; 5.763 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 6.546 ; 6.546 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 5.583 ; 5.583 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 5.583 ; 5.583 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 6.800 ; 6.800 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 5.737 ; 5.737 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 5.915 ; 5.915 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 5.806 ; 5.806 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 6.380 ; 6.380 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 6.181 ; 6.181 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 5.198 ; 5.198 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 5.963 ; 5.963 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 5.297 ; 5.297 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 5.198 ; 5.198 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 5.554 ; 5.554 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 5.356 ; 5.356 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Propagation Delay                                                        ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 6.066 ; 6.066 ; 6.066 ; 6.066 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 5.044 ; 5.044 ; 5.044 ; 5.044 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 5.085 ; 5.085 ; 5.085 ; 5.085 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 5.124 ; 5.124 ; 5.124 ; 5.124 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 5.492 ; 5.492 ; 5.492 ; 5.492 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 5.565 ; 5.565 ; 5.565 ; 5.565 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 4.878 ; 4.878 ; 4.878 ; 4.878 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 4.899 ; 4.899 ; 4.899 ; 4.899 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 4.754 ; 4.754 ; 4.754 ; 4.754 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 4.728 ; 4.728 ; 4.728 ; 4.728 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 4.734 ; 4.734 ; 4.734 ; 4.734 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 5.277 ; 5.277 ; 5.277 ; 5.277 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 4.816 ; 4.816 ; 4.816 ; 4.816 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 5.020 ; 5.020 ; 5.020 ; 5.020 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 4.825 ; 4.825 ; 4.825 ; 4.825 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 5.019 ; 5.019 ; 5.019 ; 5.019 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 5.051 ; 5.051 ; 5.051 ; 5.051 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 4.683 ; 4.683 ; 4.683 ; 4.683 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 4.814 ; 4.814 ; 4.814 ; 4.814 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 4.787 ; 4.787 ; 4.787 ; 4.787 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 4.725 ; 4.725 ; 4.725 ; 4.725 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 4.808 ; 4.808 ; 4.808 ; 4.808 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 4.607 ; 4.607 ; 4.607 ; 4.607 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 5.632 ; 5.632 ; 5.632 ; 5.632 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 5.120 ; 5.120 ; 5.120 ; 5.120 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 5.635 ; 5.635 ; 5.635 ; 5.635 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 5.241 ; 5.241 ; 5.241 ; 5.241 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 5.101 ; 5.101 ; 5.101 ; 5.101 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 5.245 ; 5.245 ; 5.245 ; 5.245 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 5.342 ; 5.342 ; 5.342 ; 5.342 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 5.256 ; 5.256 ; 5.256 ; 5.256 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 5.967 ; 5.967 ; 5.967 ; 5.967 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 5.234 ; 5.234 ; 5.234 ; 5.234 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 6.017 ; 6.017 ; 6.017 ; 6.017 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 4.905 ; 4.905 ; 4.905 ; 4.905 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 6.127 ; 6.127 ; 6.127 ; 6.127 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 5.064 ; 5.064 ; 5.064 ; 5.064 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 5.235 ; 5.235 ; 5.235 ; 5.235 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 5.126 ; 5.126 ; 5.126 ; 5.126 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 5.707 ; 5.707 ; 5.707 ; 5.707 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 5.504 ; 5.504 ; 5.504 ; 5.504 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 5.603 ; 5.603 ; 5.603 ; 5.603 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.937 ; 4.937 ; 4.937 ; 4.937 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.836 ; 4.836 ; 4.836 ; 4.836 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 5.194 ; 5.194 ; 5.194 ; 5.194 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.996 ; 4.996 ; 4.996 ; 4.996 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 5.498 ; 5.498 ; 5.498 ; 5.498 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 5.971 ; 5.971 ; 5.971 ; 5.971 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 5.240 ; 5.240 ; 5.240 ; 5.240 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 6.239 ; 6.239 ; 6.239 ; 6.239 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 5.217 ; 5.217 ; 5.217 ; 5.217 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 5.258 ; 5.258 ; 5.258 ; 5.258 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 5.297 ; 5.297 ; 5.297 ; 5.297 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 5.738 ; 5.738 ; 5.738 ; 5.738 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.712 ; 4.712 ; 4.712 ; 4.712 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 4.562 ; 4.562 ; 4.562 ; 4.562 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 4.568 ; 4.568 ; 4.568 ; 4.568 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.577 ; 4.577 ; 4.577 ; 4.577 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.584 ; 4.584 ; 4.584 ; 4.584 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 4.949 ; 4.949 ; 4.949 ; 4.949 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 4.624 ; 4.624 ; 4.624 ; 4.624 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 4.839 ; 4.839 ; 4.839 ; 4.839 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 4.779 ; 4.779 ; 4.779 ; 4.779 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 4.497 ; 4.497 ; 4.497 ; 4.497 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 4.819 ; 4.819 ; 4.819 ; 4.819 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 5.084 ; 5.084 ; 5.084 ; 5.084 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 5.215 ; 5.215 ; 5.215 ; 5.215 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 5.188 ; 5.188 ; 5.188 ; 5.188 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 5.126 ; 5.126 ; 5.126 ; 5.126 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 5.209 ; 5.209 ; 5.209 ; 5.209 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 5.008 ; 5.008 ; 5.008 ; 5.008 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 5.669 ; 5.669 ; 5.669 ; 5.669 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 5.580 ; 5.580 ; 5.580 ; 5.580 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 5.068 ; 5.068 ; 5.068 ; 5.068 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 5.039 ; 5.039 ; 5.039 ; 5.039 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 5.189 ; 5.189 ; 5.189 ; 5.189 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 5.049 ; 5.049 ; 5.049 ; 5.049 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 4.719 ; 4.719 ; 4.719 ; 4.719 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 4.624 ; 4.624 ; 4.624 ; 4.624 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 5.334 ; 5.334 ; 5.334 ; 5.334 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 5.037 ; 5.037 ; 5.037 ; 5.037 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 4.605 ; 4.605 ; 4.605 ; 4.605 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 5.398 ; 5.398 ; 5.398 ; 5.398 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 4.874 ; 4.874 ; 4.874 ; 4.874 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 6.083 ; 6.083 ; 6.083 ; 6.083 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 5.020 ; 5.020 ; 5.020 ; 5.020 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 5.204 ; 5.204 ; 5.204 ; 5.204 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 5.102 ; 5.102 ; 5.102 ; 5.102 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 5.666 ; 5.666 ; 5.666 ; 5.666 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 5.473 ; 5.473 ; 5.473 ; 5.473 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 6.001 ; 6.001 ; 6.001 ; 6.001 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 5.335 ; 5.335 ; 5.335 ; 5.335 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 5.234 ; 5.234 ; 5.234 ; 5.234 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 5.592 ; 5.592 ; 5.592 ; 5.592 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 5.394 ; 5.394 ; 5.394 ; 5.394 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 6.369 ; 6.369 ; 6.369 ; 6.369 ;
+-------------------+----------------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------+
; Minimum Propagation Delay                                                ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 5.588 ; 5.588 ; 5.588 ; 5.588 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 4.607 ; 4.607 ; 4.607 ; 4.607 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 4.646 ; 4.646 ; 4.646 ; 4.646 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 5.014 ; 5.014 ; 5.014 ; 5.014 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 5.087 ; 5.087 ; 5.087 ; 5.087 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 3.719 ; 3.719 ; 3.719 ; 3.719 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 3.568 ; 3.568 ; 3.568 ; 3.568 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 3.574 ; 3.574 ; 3.574 ; 3.574 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 3.584 ; 3.584 ; 3.584 ; 3.584 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 4.240 ; 4.240 ; 4.240 ; 4.240 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 3.976 ; 3.976 ; 3.976 ; 3.976 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 4.125 ; 4.125 ; 4.125 ; 4.125 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 4.131 ; 4.131 ; 4.131 ; 4.131 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 3.788 ; 3.788 ; 3.788 ; 3.788 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 4.135 ; 4.135 ; 4.135 ; 4.135 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 4.171 ; 4.171 ; 4.171 ; 4.171 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 4.281 ; 4.281 ; 4.281 ; 4.281 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 4.419 ; 4.419 ; 4.419 ; 4.419 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 4.384 ; 4.384 ; 4.384 ; 4.384 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 4.327 ; 4.327 ; 4.327 ; 4.327 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 4.406 ; 4.406 ; 4.406 ; 4.406 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 4.360 ; 4.360 ; 4.360 ; 4.360 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 4.209 ; 4.209 ; 4.209 ; 4.209 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 5.041 ; 5.041 ; 5.041 ; 5.041 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 4.952 ; 4.952 ; 4.952 ; 4.952 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 4.421 ; 4.421 ; 4.421 ; 4.421 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 4.755 ; 4.755 ; 4.755 ; 4.755 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 4.851 ; 4.851 ; 4.851 ; 4.851 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 4.766 ; 4.766 ; 4.766 ; 4.766 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 4.741 ; 4.741 ; 4.741 ; 4.741 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 5.523 ; 5.523 ; 5.523 ; 5.523 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 4.491 ; 4.491 ; 4.491 ; 4.491 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 5.713 ; 5.713 ; 5.713 ; 5.713 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 4.650 ; 4.650 ; 4.650 ; 4.650 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.712 ; 4.712 ; 4.712 ; 4.712 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 5.293 ; 5.293 ; 5.293 ; 5.293 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 5.095 ; 5.095 ; 5.095 ; 5.095 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.429 ; 4.429 ; 4.429 ; 4.429 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.330 ; 4.330 ; 4.330 ; 4.330 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.686 ; 4.686 ; 4.686 ; 4.686 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.488 ; 4.488 ; 4.488 ; 4.488 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 4.987 ; 4.987 ; 4.987 ; 4.987 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 5.459 ; 5.459 ; 5.459 ; 5.459 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 4.577 ; 4.577 ; 4.577 ; 4.577 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 5.584 ; 5.584 ; 5.584 ; 5.584 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 5.002 ; 5.002 ; 5.002 ; 5.002 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 5.083 ; 5.083 ; 5.083 ; 5.083 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.190 ; 4.190 ; 4.190 ; 4.190 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 4.212 ; 4.212 ; 4.212 ; 4.212 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 4.072 ; 4.072 ; 4.072 ; 4.072 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 4.040 ; 4.040 ; 4.040 ; 4.040 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 4.046 ; 4.046 ; 4.046 ; 4.046 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.055 ; 4.055 ; 4.055 ; 4.055 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.064 ; 4.064 ; 4.064 ; 4.064 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 4.724 ; 4.724 ; 4.724 ; 4.724 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 4.244 ; 4.244 ; 4.244 ; 4.244 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 4.271 ; 4.271 ; 4.271 ; 4.271 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 4.469 ; 4.469 ; 4.469 ; 4.469 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 4.081 ; 4.081 ; 4.081 ; 4.081 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 4.127 ; 4.127 ; 4.127 ; 4.127 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 4.206 ; 4.206 ; 4.206 ; 4.206 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 4.160 ; 4.160 ; 4.160 ; 4.160 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 4.009 ; 4.009 ; 4.009 ; 4.009 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.872 ; 4.872 ; 4.872 ; 4.872 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.260 ; 4.260 ; 4.260 ; 4.260 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 4.378 ; 4.378 ; 4.378 ; 4.378 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 4.255 ; 4.255 ; 4.255 ; 4.255 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 4.332 ; 4.332 ; 4.332 ; 4.332 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 4.429 ; 4.429 ; 4.429 ; 4.429 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 4.343 ; 4.343 ; 4.343 ; 4.343 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 5.054 ; 5.054 ; 5.054 ; 5.054 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 4.321 ; 4.321 ; 4.321 ; 4.321 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 4.359 ; 4.359 ; 4.359 ; 4.359 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 5.576 ; 5.576 ; 5.576 ; 5.576 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 4.513 ; 4.513 ; 4.513 ; 4.513 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 4.696 ; 4.696 ; 4.696 ; 4.696 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 5.159 ; 5.159 ; 5.159 ; 5.159 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 4.965 ; 4.965 ; 4.965 ; 4.965 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 3.978 ; 3.978 ; 3.978 ; 3.978 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 4.327 ; 4.327 ; 4.327 ; 4.327 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 4.129 ; 4.129 ; 4.129 ; 4.129 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 5.109 ; 5.109 ; 5.109 ; 5.109 ;
+-------------------+----------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.502    ; 0.095 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -7.502    ; 0.095 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1690.99  ; 0.0   ; 0.0      ; 0.0     ; -1372.858           ;
;  clock           ; -1690.990 ; 0.000 ; N/A      ; N/A     ; -1372.858           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 11.428 ; 11.428 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 10.663 ; 10.663 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 10.931 ; 10.931 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 11.081 ; 11.081 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 10.943 ; 10.943 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 10.979 ; 10.979 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 10.786 ; 10.786 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 10.552 ; 10.552 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 10.709 ; 10.709 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 10.934 ; 10.934 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 10.254 ; 10.254 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 10.522 ; 10.522 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 11.169 ; 11.169 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 10.530 ; 10.530 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 10.557 ; 10.557 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 11.428 ; 11.428 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 10.250 ; 10.250 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 10.746 ; 10.746 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 10.814 ; 10.814 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 10.896 ; 10.896 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 10.604 ; 10.604 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 10.628 ; 10.628 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 11.321 ; 11.321 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 10.596 ; 10.596 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 10.575 ; 10.575 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 10.303 ; 10.303 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 10.831 ; 10.831 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 10.786 ; 10.786 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 10.536 ; 10.536 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 11.024 ; 11.024 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 11.217 ; 11.217 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 10.585 ; 10.585 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 10.572 ; 10.572 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 11.736 ; 11.736 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 10.522 ; 10.522 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 10.451 ; 10.451 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 10.695 ; 10.695 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 10.989 ; 10.989 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 10.534 ; 10.534 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 10.887 ; 10.887 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 11.736 ; 11.736 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 11.017 ; 11.017 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 10.484 ; 10.484 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 10.945 ; 10.945 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 10.227 ; 10.227 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 10.585 ; 10.585 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 10.197 ; 10.197 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 11.142 ; 11.142 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 10.576 ; 10.576 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 10.737 ; 10.737 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 11.449 ; 11.449 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 11.227 ; 11.227 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 11.226 ; 11.226 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 10.742 ; 10.742 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 10.578 ; 10.578 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 10.916 ; 10.916 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 10.585 ; 10.585 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 10.635 ; 10.635 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 10.795 ; 10.795 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 10.825 ; 10.825 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 10.622 ; 10.622 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 10.833 ; 10.833 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 10.837 ; 10.837 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 10.615 ; 10.615 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 10.916 ; 10.916 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 8.678  ; 8.678  ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 7.141  ; 7.141  ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 7.015  ; 7.015  ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 6.718  ; 6.718  ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 7.470  ; 7.470  ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 6.961  ; 6.961  ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 7.470  ; 7.470  ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 7.019  ; 7.019  ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 6.853  ; 6.853  ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 7.707  ; 7.707  ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 6.242  ; 6.242  ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 7.181  ; 7.181  ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 6.652  ; 6.652  ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 7.263  ; 7.263  ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 6.477  ; 6.477  ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 7.027  ; 7.027  ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 7.035  ; 7.035  ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 6.898  ; 6.898  ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 8.096  ; 8.096  ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 7.279  ; 7.279  ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 7.980  ; 7.980  ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 6.974  ; 6.974  ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 7.275  ; 7.275  ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 7.259  ; 7.259  ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 6.971  ; 6.971  ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 7.315  ; 7.315  ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 6.642  ; 6.642  ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 6.703  ; 6.703  ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 8.678  ; 8.678  ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 6.352  ; 6.352  ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 6.695  ; 6.695  ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 6.651  ; 6.651  ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 7.520  ; 7.520  ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 15.053 ; 15.053 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 14.590 ; 14.590 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 12.353 ; 12.353 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 11.998 ; 11.998 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 11.699 ; 11.699 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 11.823 ; 11.823 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 12.554 ; 12.554 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 12.575 ; 12.575 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 11.945 ; 11.945 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 12.173 ; 12.173 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 12.208 ; 12.208 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 12.178 ; 12.178 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 12.063 ; 12.063 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 11.769 ; 11.769 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 13.274 ; 13.274 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 13.064 ; 13.064 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 12.500 ; 12.500 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 12.680 ; 12.680 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 12.974 ; 12.974 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 12.785 ; 12.785 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 13.019 ; 13.019 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 12.807 ; 12.807 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 13.467 ; 13.467 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 13.660 ; 13.660 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 13.783 ; 13.783 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 13.745 ; 13.745 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 13.404 ; 13.404 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 13.618 ; 13.618 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 13.756 ; 13.756 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 13.567 ; 13.567 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 14.437 ; 14.437 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 13.449 ; 13.449 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 15.053 ; 15.053 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 19.678 ; 19.678 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 17.569 ; 17.569 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 19.678 ; 19.678 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 17.588 ; 17.588 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 17.586 ; 17.586 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 17.686 ; 17.686 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 18.433 ; 18.433 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 18.850 ; 18.850 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 15.544 ; 15.544 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 15.502 ; 15.502 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 15.544 ; 15.544 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 15.340 ; 15.340 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 15.292 ; 15.292 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 15.286 ; 15.286 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 15.324 ; 15.324 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 15.312 ; 15.312 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 16.986 ; 16.986 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 16.986 ; 16.986 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 16.051 ; 16.051 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 16.748 ; 16.748 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 16.394 ; 16.394 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 15.959 ; 15.959 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 16.427 ; 16.427 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 16.536 ; 16.536 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 15.720 ; 15.720 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 15.402 ; 15.402 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 15.720 ; 15.720 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 15.681 ; 15.681 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 15.473 ; 15.473 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 15.692 ; 15.692 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 15.656 ; 15.656 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 15.239 ; 15.239 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 17.974 ; 17.974 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 17.974 ; 17.974 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 17.505 ; 17.505 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 16.429 ; 16.429 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 16.418 ; 16.418 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 17.406 ; 17.406 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 16.702 ; 16.702 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 16.525 ; 16.525 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 18.291 ; 18.291 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 16.861 ; 16.861 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 17.096 ; 17.096 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 16.765 ; 16.765 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 18.222 ; 18.222 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 17.587 ; 17.587 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 16.846 ; 16.846 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 18.291 ; 18.291 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 19.822 ; 19.822 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 17.465 ; 17.465 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 19.822 ; 19.822 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 17.850 ; 17.850 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 18.352 ; 18.352 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 18.065 ; 18.065 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 18.992 ; 18.992 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 18.612 ; 18.612 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 20.272 ; 20.272 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 19.783 ; 19.783 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 18.287 ; 18.287 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 18.072 ; 18.072 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 18.960 ; 18.960 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 18.445 ; 18.445 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 19.285 ; 19.285 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 20.272 ; 20.272 ; Rise       ; clock           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; FPGA_inst[*]          ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
;  FPGA_inst[0]         ; clock      ; 5.997 ; 5.997 ; Rise       ; clock           ;
;  FPGA_inst[1]         ; clock      ; 6.138 ; 6.138 ; Rise       ; clock           ;
;  FPGA_inst[2]         ; clock      ; 6.236 ; 6.236 ; Rise       ; clock           ;
;  FPGA_inst[3]         ; clock      ; 6.147 ; 6.147 ; Rise       ; clock           ;
;  FPGA_inst[4]         ; clock      ; 6.143 ; 6.143 ; Rise       ; clock           ;
;  FPGA_inst[5]         ; clock      ; 5.985 ; 5.985 ; Rise       ; clock           ;
;  FPGA_inst[6]         ; clock      ; 5.913 ; 5.913 ; Rise       ; clock           ;
;  FPGA_inst[7]         ; clock      ; 6.038 ; 6.038 ; Rise       ; clock           ;
;  FPGA_inst[8]         ; clock      ; 6.108 ; 6.108 ; Rise       ; clock           ;
;  FPGA_inst[9]         ; clock      ; 5.826 ; 5.826 ; Rise       ; clock           ;
;  FPGA_inst[10]        ; clock      ; 5.877 ; 5.877 ; Rise       ; clock           ;
;  FPGA_inst[11]        ; clock      ; 6.198 ; 6.198 ; Rise       ; clock           ;
;  FPGA_inst[12]        ; clock      ; 5.896 ; 5.896 ; Rise       ; clock           ;
;  FPGA_inst[13]        ; clock      ; 5.903 ; 5.903 ; Rise       ; clock           ;
;  FPGA_inst[14]        ; clock      ; 6.318 ; 6.318 ; Rise       ; clock           ;
;  FPGA_inst[15]        ; clock      ; 5.823 ; 5.823 ; Rise       ; clock           ;
;  FPGA_inst[16]        ; clock      ; 5.982 ; 5.982 ; Rise       ; clock           ;
;  FPGA_inst[17]        ; clock      ; 6.009 ; 6.009 ; Rise       ; clock           ;
;  FPGA_inst[18]        ; clock      ; 6.069 ; 6.069 ; Rise       ; clock           ;
;  FPGA_inst[19]        ; clock      ; 5.940 ; 5.940 ; Rise       ; clock           ;
;  FPGA_inst[20]        ; clock      ; 6.002 ; 6.002 ; Rise       ; clock           ;
;  FPGA_inst[21]        ; clock      ; 6.239 ; 6.239 ; Rise       ; clock           ;
;  FPGA_inst[22]        ; clock      ; 5.924 ; 5.924 ; Rise       ; clock           ;
;  FPGA_inst[23]        ; clock      ; 5.902 ; 5.902 ; Rise       ; clock           ;
;  FPGA_inst[24]        ; clock      ; 5.790 ; 5.790 ; Rise       ; clock           ;
;  FPGA_inst[25]        ; clock      ; 6.102 ; 6.102 ; Rise       ; clock           ;
;  FPGA_inst[26]        ; clock      ; 6.075 ; 6.075 ; Rise       ; clock           ;
;  FPGA_inst[27]        ; clock      ; 5.959 ; 5.959 ; Rise       ; clock           ;
;  FPGA_inst[28]        ; clock      ; 6.190 ; 6.190 ; Rise       ; clock           ;
;  FPGA_inst[29]        ; clock      ; 6.268 ; 6.268 ; Rise       ; clock           ;
;  FPGA_inst[30]        ; clock      ; 5.984 ; 5.984 ; Rise       ; clock           ;
;  FPGA_inst[31]        ; clock      ; 5.980 ; 5.980 ; Rise       ; clock           ;
; FPGA_mem[*]           ; clock      ; 5.720 ; 5.720 ; Rise       ; clock           ;
;  FPGA_mem[0]          ; clock      ; 5.906 ; 5.906 ; Rise       ; clock           ;
;  FPGA_mem[1]          ; clock      ; 5.856 ; 5.856 ; Rise       ; clock           ;
;  FPGA_mem[2]          ; clock      ; 6.006 ; 6.006 ; Rise       ; clock           ;
;  FPGA_mem[3]          ; clock      ; 6.147 ; 6.147 ; Rise       ; clock           ;
;  FPGA_mem[4]          ; clock      ; 5.905 ; 5.905 ; Rise       ; clock           ;
;  FPGA_mem[5]          ; clock      ; 6.055 ; 6.055 ; Rise       ; clock           ;
;  FPGA_mem[6]          ; clock      ; 6.465 ; 6.465 ; Rise       ; clock           ;
;  FPGA_mem[7]          ; clock      ; 6.145 ; 6.145 ; Rise       ; clock           ;
;  FPGA_mem[8]          ; clock      ; 5.840 ; 5.840 ; Rise       ; clock           ;
;  FPGA_mem[9]          ; clock      ; 6.110 ; 6.110 ; Rise       ; clock           ;
;  FPGA_mem[10]         ; clock      ; 5.733 ; 5.733 ; Rise       ; clock           ;
;  FPGA_mem[11]         ; clock      ; 5.915 ; 5.915 ; Rise       ; clock           ;
;  FPGA_mem[12]         ; clock      ; 5.720 ; 5.720 ; Rise       ; clock           ;
;  FPGA_mem[13]         ; clock      ; 5.835 ; 5.835 ; Rise       ; clock           ;
;  FPGA_mem[14]         ; clock      ; 6.164 ; 6.164 ; Rise       ; clock           ;
;  FPGA_mem[15]         ; clock      ; 5.969 ; 5.969 ; Rise       ; clock           ;
;  FPGA_mem[16]         ; clock      ; 6.043 ; 6.043 ; Rise       ; clock           ;
;  FPGA_mem[17]         ; clock      ; 6.314 ; 6.314 ; Rise       ; clock           ;
;  FPGA_mem[18]         ; clock      ; 6.230 ; 6.230 ; Rise       ; clock           ;
;  FPGA_mem[19]         ; clock      ; 6.232 ; 6.232 ; Rise       ; clock           ;
;  FPGA_mem[20]         ; clock      ; 5.976 ; 5.976 ; Rise       ; clock           ;
;  FPGA_mem[21]         ; clock      ; 5.994 ; 5.994 ; Rise       ; clock           ;
;  FPGA_mem[22]         ; clock      ; 6.078 ; 6.078 ; Rise       ; clock           ;
;  FPGA_mem[23]         ; clock      ; 5.990 ; 5.990 ; Rise       ; clock           ;
;  FPGA_mem[24]         ; clock      ; 6.015 ; 6.015 ; Rise       ; clock           ;
;  FPGA_mem[25]         ; clock      ; 6.071 ; 6.071 ; Rise       ; clock           ;
;  FPGA_mem[26]         ; clock      ; 6.099 ; 6.099 ; Rise       ; clock           ;
;  FPGA_mem[27]         ; clock      ; 6.005 ; 6.005 ; Rise       ; clock           ;
;  FPGA_mem[28]         ; clock      ; 6.023 ; 6.023 ; Rise       ; clock           ;
;  FPGA_mem[29]         ; clock      ; 6.112 ; 6.112 ; Rise       ; clock           ;
;  FPGA_mem[30]         ; clock      ; 5.995 ; 5.995 ; Rise       ; clock           ;
;  FPGA_mem[31]         ; clock      ; 6.086 ; 6.086 ; Rise       ; clock           ;
; FPGA_pc[*]            ; clock      ; 3.315 ; 3.315 ; Rise       ; clock           ;
;  FPGA_pc[0]           ; clock      ; 3.813 ; 3.813 ; Rise       ; clock           ;
;  FPGA_pc[1]           ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  FPGA_pc[2]           ; clock      ; 3.564 ; 3.564 ; Rise       ; clock           ;
;  FPGA_pc[3]           ; clock      ; 3.908 ; 3.908 ; Rise       ; clock           ;
;  FPGA_pc[4]           ; clock      ; 3.670 ; 3.670 ; Rise       ; clock           ;
;  FPGA_pc[5]           ; clock      ; 3.910 ; 3.910 ; Rise       ; clock           ;
;  FPGA_pc[6]           ; clock      ; 3.699 ; 3.699 ; Rise       ; clock           ;
;  FPGA_pc[7]           ; clock      ; 3.616 ; 3.616 ; Rise       ; clock           ;
;  FPGA_pc[8]           ; clock      ; 4.025 ; 4.025 ; Rise       ; clock           ;
;  FPGA_pc[9]           ; clock      ; 3.315 ; 3.315 ; Rise       ; clock           ;
;  FPGA_pc[10]          ; clock      ; 3.830 ; 3.830 ; Rise       ; clock           ;
;  FPGA_pc[11]          ; clock      ; 3.518 ; 3.518 ; Rise       ; clock           ;
;  FPGA_pc[12]          ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  FPGA_pc[13]          ; clock      ; 3.453 ; 3.453 ; Rise       ; clock           ;
;  FPGA_pc[14]          ; clock      ; 3.722 ; 3.722 ; Rise       ; clock           ;
;  FPGA_pc[15]          ; clock      ; 3.721 ; 3.721 ; Rise       ; clock           ;
;  FPGA_pc[16]          ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  FPGA_pc[17]          ; clock      ; 4.224 ; 4.224 ; Rise       ; clock           ;
;  FPGA_pc[18]          ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
;  FPGA_pc[19]          ; clock      ; 4.151 ; 4.151 ; Rise       ; clock           ;
;  FPGA_pc[20]          ; clock      ; 3.690 ; 3.690 ; Rise       ; clock           ;
;  FPGA_pc[21]          ; clock      ; 3.832 ; 3.832 ; Rise       ; clock           ;
;  FPGA_pc[22]          ; clock      ; 3.814 ; 3.814 ; Rise       ; clock           ;
;  FPGA_pc[23]          ; clock      ; 3.669 ; 3.669 ; Rise       ; clock           ;
;  FPGA_pc[24]          ; clock      ; 3.861 ; 3.861 ; Rise       ; clock           ;
;  FPGA_pc[25]          ; clock      ; 3.519 ; 3.519 ; Rise       ; clock           ;
;  FPGA_pc[26]          ; clock      ; 3.574 ; 3.574 ; Rise       ; clock           ;
;  FPGA_pc[27]          ; clock      ; 4.471 ; 4.471 ; Rise       ; clock           ;
;  FPGA_pc[28]          ; clock      ; 3.390 ; 3.390 ; Rise       ; clock           ;
;  FPGA_pc[29]          ; clock      ; 3.566 ; 3.566 ; Rise       ; clock           ;
;  FPGA_pc[30]          ; clock      ; 3.525 ; 3.525 ; Rise       ; clock           ;
;  FPGA_pc[31]          ; clock      ; 3.948 ; 3.948 ; Rise       ; clock           ;
; FPGA_ula[*]           ; clock      ; 4.241 ; 4.241 ; Rise       ; clock           ;
;  FPGA_ula[0]          ; clock      ; 5.005 ; 5.005 ; Rise       ; clock           ;
;  FPGA_ula[1]          ; clock      ; 4.747 ; 4.747 ; Rise       ; clock           ;
;  FPGA_ula[2]          ; clock      ; 4.734 ; 4.734 ; Rise       ; clock           ;
;  FPGA_ula[3]          ; clock      ; 4.443 ; 4.443 ; Rise       ; clock           ;
;  FPGA_ula[4]          ; clock      ; 4.501 ; 4.501 ; Rise       ; clock           ;
;  FPGA_ula[5]          ; clock      ; 4.787 ; 4.787 ; Rise       ; clock           ;
;  FPGA_ula[6]          ; clock      ; 4.830 ; 4.830 ; Rise       ; clock           ;
;  FPGA_ula[7]          ; clock      ; 4.474 ; 4.474 ; Rise       ; clock           ;
;  FPGA_ula[8]          ; clock      ; 4.507 ; 4.507 ; Rise       ; clock           ;
;  FPGA_ula[9]          ; clock      ; 4.433 ; 4.433 ; Rise       ; clock           ;
;  FPGA_ula[10]         ; clock      ; 4.418 ; 4.418 ; Rise       ; clock           ;
;  FPGA_ula[11]         ; clock      ; 4.370 ; 4.370 ; Rise       ; clock           ;
;  FPGA_ula[12]         ; clock      ; 4.241 ; 4.241 ; Rise       ; clock           ;
;  FPGA_ula[13]         ; clock      ; 5.006 ; 5.006 ; Rise       ; clock           ;
;  FPGA_ula[14]         ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  FPGA_ula[15]         ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  FPGA_ula[16]         ; clock      ; 4.365 ; 4.365 ; Rise       ; clock           ;
;  FPGA_ula[17]         ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
;  FPGA_ula[18]         ; clock      ; 4.893 ; 4.893 ; Rise       ; clock           ;
;  FPGA_ula[19]         ; clock      ; 4.800 ; 4.800 ; Rise       ; clock           ;
;  FPGA_ula[20]         ; clock      ; 4.609 ; 4.609 ; Rise       ; clock           ;
;  FPGA_ula[21]         ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  FPGA_ula[22]         ; clock      ; 4.781 ; 4.781 ; Rise       ; clock           ;
;  FPGA_ula[23]         ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  FPGA_ula[24]         ; clock      ; 4.678 ; 4.678 ; Rise       ; clock           ;
;  FPGA_ula[25]         ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  FPGA_ula[26]         ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  FPGA_ula[27]         ; clock      ; 4.629 ; 4.629 ; Rise       ; clock           ;
;  FPGA_ula[28]         ; clock      ; 4.432 ; 4.432 ; Rise       ; clock           ;
;  FPGA_ula[29]         ; clock      ; 5.106 ; 5.106 ; Rise       ; clock           ;
;  FPGA_ula[30]         ; clock      ; 4.339 ; 4.339 ; Rise       ; clock           ;
;  FPGA_ula[31]         ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
; Saida_FPGA_7seg_0[*]  ; clock      ; 5.496 ; 5.496 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[0] ; clock      ; 5.509 ; 5.509 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[1] ; clock      ; 6.516 ; 6.516 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[2] ; clock      ; 5.496 ; 5.496 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[3] ; clock      ; 5.523 ; 5.523 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[4] ; clock      ; 5.559 ; 5.559 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[5] ; clock      ; 5.934 ; 5.934 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_0[6] ; clock      ; 6.015 ; 6.015 ; Rise       ; clock           ;
; Saida_FPGA_7seg_1[*]  ; clock      ; 5.383 ; 5.383 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[0] ; clock      ; 5.536 ; 5.536 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[1] ; clock      ; 5.555 ; 5.555 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[2] ; clock      ; 5.407 ; 5.407 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[3] ; clock      ; 5.383 ; 5.383 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[4] ; clock      ; 5.395 ; 5.395 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[5] ; clock      ; 5.401 ; 5.401 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_1[6] ; clock      ; 5.413 ; 5.413 ; Rise       ; clock           ;
; Saida_FPGA_7seg_2[*]  ; clock      ; 4.977 ; 4.977 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[0] ; clock      ; 5.438 ; 5.438 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[1] ; clock      ; 4.977 ; 4.977 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[2] ; clock      ; 5.328 ; 5.328 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[3] ; clock      ; 5.181 ; 5.181 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[4] ; clock      ; 4.986 ; 4.986 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[5] ; clock      ; 5.180 ; 5.180 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_2[6] ; clock      ; 5.212 ; 5.212 ; Rise       ; clock           ;
; Saida_FPGA_7seg_3[*]  ; clock      ; 5.243 ; 5.243 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[0] ; clock      ; 5.315 ; 5.315 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[1] ; clock      ; 5.453 ; 5.453 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[2] ; clock      ; 5.418 ; 5.418 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[3] ; clock      ; 5.361 ; 5.361 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[4] ; clock      ; 5.440 ; 5.440 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[5] ; clock      ; 5.394 ; 5.394 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_3[6] ; clock      ; 5.243 ; 5.243 ; Rise       ; clock           ;
; Saida_FPGA_7seg_4[*]  ; clock      ; 5.635 ; 5.635 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[0] ; clock      ; 6.261 ; 6.261 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[1] ; clock      ; 6.172 ; 6.172 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[2] ; clock      ; 5.649 ; 5.649 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[3] ; clock      ; 5.635 ; 5.635 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[4] ; clock      ; 6.172 ; 6.172 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[5] ; clock      ; 5.767 ; 5.767 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_4[6] ; clock      ; 5.644 ; 5.644 ; Rise       ; clock           ;
; Saida_FPGA_7seg_5[*]  ; clock      ; 5.763 ; 5.763 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[0] ; clock      ; 5.774 ; 5.774 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[1] ; clock      ; 5.871 ; 5.871 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[2] ; clock      ; 5.785 ; 5.785 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[3] ; clock      ; 6.496 ; 6.496 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[4] ; clock      ; 6.185 ; 6.185 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[5] ; clock      ; 5.763 ; 5.763 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_5[6] ; clock      ; 6.546 ; 6.546 ; Rise       ; clock           ;
; Saida_FPGA_7seg_6[*]  ; clock      ; 5.583 ; 5.583 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[0] ; clock      ; 5.583 ; 5.583 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[1] ; clock      ; 6.800 ; 6.800 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[2] ; clock      ; 5.737 ; 5.737 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[3] ; clock      ; 5.915 ; 5.915 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[4] ; clock      ; 5.806 ; 5.806 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[5] ; clock      ; 6.380 ; 6.380 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_6[6] ; clock      ; 6.181 ; 6.181 ; Rise       ; clock           ;
; Saida_FPGA_7seg_7[*]  ; clock      ; 5.198 ; 5.198 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[0] ; clock      ; 5.963 ; 5.963 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[1] ; clock      ; 5.297 ; 5.297 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[2] ; clock      ; 5.198 ; 5.198 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[3] ; clock      ; 5.554 ; 5.554 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[4] ; clock      ; 5.356 ; 5.356 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[5] ; clock      ; 5.855 ; 5.855 ; Rise       ; clock           ;
;  Saida_FPGA_7seg_7[6] ; clock      ; 6.327 ; 6.327 ; Rise       ; clock           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Progagation Delay                                                            ;
+-------------------+----------------------+--------+--------+--------+--------+
; Input Port        ; Output Port          ; RR     ; RF     ; FR     ; FF     ;
+-------------------+----------------------+--------+--------+--------+--------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 10.011 ; 10.011 ; 10.011 ; 10.011 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 12.120 ; 12.120 ; 12.120 ; 12.120 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 10.030 ; 10.030 ; 10.030 ; 10.030 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 10.028 ; 10.028 ; 10.028 ; 10.028 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 10.128 ; 10.128 ; 10.128 ; 10.128 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 10.875 ; 10.875 ; 10.875 ; 10.875 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 11.292 ; 11.292 ; 11.292 ; 11.292 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 9.787  ; 9.787  ; 9.787  ; 9.787  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 9.829  ; 9.829  ; 9.829  ; 9.829  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 9.625  ; 9.625  ; 9.625  ; 9.625  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 9.577  ; 9.577  ; 9.577  ; 9.577  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 9.571  ; 9.571  ; 9.571  ; 9.571  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 9.609  ; 9.609  ; 9.609  ; 9.609  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 9.597  ; 9.597  ; 9.597  ; 9.597  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 10.707 ; 10.707 ; 10.707 ; 10.707 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 9.772  ; 9.772  ; 9.772  ; 9.772  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 10.469 ; 10.469 ; 10.469 ; 10.469 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 10.115 ; 10.115 ; 10.115 ; 10.115 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 9.680  ; 9.680  ; 9.680  ; 9.680  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 10.148 ; 10.148 ; 10.148 ; 10.148 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 10.257 ; 10.257 ; 10.257 ; 10.257 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 9.423  ; 9.423  ; 9.423  ; 9.423  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 9.742  ; 9.742  ; 9.742  ; 9.742  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 9.667  ; 9.667  ; 9.667  ; 9.667  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 9.495  ; 9.495  ; 9.495  ; 9.495  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 9.716  ; 9.716  ; 9.716  ; 9.716  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 9.674  ; 9.674  ; 9.674  ; 9.674  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 9.268  ; 9.268  ; 9.268  ; 9.268  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 11.727 ; 11.727 ; 11.727 ; 11.727 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 11.237 ; 11.237 ; 11.237 ; 11.237 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 10.171 ; 10.171 ; 10.171 ; 10.171 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 10.148 ; 10.148 ; 10.148 ; 10.148 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 11.137 ; 11.137 ; 11.137 ; 11.137 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 10.510 ; 10.510 ; 10.510 ; 10.510 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 10.745 ; 10.745 ; 10.745 ; 10.745 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 10.438 ; 10.438 ; 10.438 ; 10.438 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 11.871 ; 11.871 ; 11.871 ; 11.871 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 11.236 ; 11.236 ; 11.236 ; 11.236 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 10.496 ; 10.496 ; 10.496 ; 10.496 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 11.940 ; 11.940 ; 11.940 ; 11.940 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 9.768  ; 9.768  ; 9.768  ; 9.768  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 12.130 ; 12.130 ; 12.130 ; 12.130 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 10.158 ; 10.158 ; 10.158 ; 10.158 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 10.679 ; 10.679 ; 10.679 ; 10.679 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 10.365 ; 10.365 ; 10.365 ; 10.365 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 11.296 ; 11.296 ; 11.296 ; 11.296 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 10.911 ; 10.911 ; 10.911 ; 10.911 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 11.474 ; 11.474 ; 11.474 ; 11.474 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 9.956  ; 9.956  ; 9.956  ; 9.956  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 9.742  ; 9.742  ; 9.742  ; 9.742  ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 10.625 ; 10.625 ; 10.625 ; 10.625 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 10.141 ; 10.141 ; 10.141 ; 10.141 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 10.986 ; 10.986 ; 10.986 ; 10.986 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 11.942 ; 11.942 ; 11.942 ; 11.942 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 10.380 ; 10.380 ; 10.380 ; 10.380 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 12.489 ; 12.489 ; 12.489 ; 12.489 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 10.399 ; 10.399 ; 10.399 ; 10.399 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 10.397 ; 10.397 ; 10.397 ; 10.397 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 10.497 ; 10.497 ; 10.497 ; 10.497 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 11.244 ; 11.244 ; 11.244 ; 11.244 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 11.661 ; 11.661 ; 11.661 ; 11.661 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 9.494  ; 9.494  ; 9.494  ; 9.494  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 9.536  ; 9.536  ; 9.536  ; 9.536  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 9.332  ; 9.332  ; 9.332  ; 9.332  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 9.284  ; 9.284  ; 9.284  ; 9.284  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 9.278  ; 9.278  ; 9.278  ; 9.278  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 9.316  ; 9.316  ; 9.316  ; 9.316  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 9.304  ; 9.304  ; 9.304  ; 9.304  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 10.044 ; 10.044 ; 10.044 ; 10.044 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 9.453  ; 9.453  ; 9.453  ; 9.453  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 9.711  ; 9.711  ; 9.711  ; 9.711  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 9.017  ; 9.017  ; 9.017  ; 9.017  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 9.745  ; 9.745  ; 9.745  ; 9.745  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 9.851  ; 9.851  ; 9.851  ; 9.851  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 10.326 ; 10.326 ; 10.326 ; 10.326 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 10.645 ; 10.645 ; 10.645 ; 10.645 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 10.570 ; 10.570 ; 10.570 ; 10.570 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 10.398 ; 10.398 ; 10.398 ; 10.398 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 10.619 ; 10.619 ; 10.619 ; 10.619 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 10.577 ; 10.577 ; 10.577 ; 10.577 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 10.171 ; 10.171 ; 10.171 ; 10.171 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 11.178 ; 11.178 ; 11.178 ; 11.178 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 10.112 ; 10.112 ; 10.112 ; 10.112 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 10.089 ; 10.089 ; 10.089 ; 10.089 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 11.078 ; 11.078 ; 11.078 ; 11.078 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 10.385 ; 10.385 ; 10.385 ; 10.385 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 10.192 ; 10.192 ; 10.192 ; 10.192 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 9.251  ; 9.251  ; 9.251  ; 9.251  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 9.486  ; 9.486  ; 9.486  ; 9.486  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 9.155  ; 9.155  ; 9.155  ; 9.155  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 10.612 ; 10.612 ; 10.612 ; 10.612 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 9.977  ; 9.977  ; 9.977  ; 9.977  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 9.236  ; 9.236  ; 9.236  ; 9.236  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 10.681 ; 10.681 ; 10.681 ; 10.681 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 9.807  ; 9.807  ; 9.807  ; 9.807  ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 12.163 ; 12.163 ; 12.163 ; 12.163 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 10.163 ; 10.163 ; 10.163 ; 10.163 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 10.723 ; 10.723 ; 10.723 ; 10.723 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 10.409 ; 10.409 ; 10.409 ; 10.409 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 11.332 ; 11.332 ; 11.332 ; 11.332 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 10.956 ; 10.956 ; 10.956 ; 10.956 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 12.373 ; 12.373 ; 12.373 ; 12.373 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 10.855 ; 10.855 ; 10.855 ; 10.855 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 10.641 ; 10.641 ; 10.641 ; 10.641 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 11.524 ; 11.524 ; 11.524 ; 11.524 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 11.040 ; 11.040 ; 11.040 ; 11.040 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 11.885 ; 11.885 ; 11.885 ; 11.885 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 12.841 ; 12.841 ; 12.841 ; 12.841 ;
+-------------------+----------------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------+
; Minimum Progagation Delay                                                ;
+-------------------+----------------------+-------+-------+-------+-------+
; Input Port        ; Output Port          ; RR    ; RF    ; FR    ; FF    ;
+-------------------+----------------------+-------+-------+-------+-------+
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[0] ; 4.589 ; 4.589 ; 4.589 ; 4.589 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[1] ; 5.588 ; 5.588 ; 5.588 ; 5.588 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[2] ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[3] ; 4.607 ; 4.607 ; 4.607 ; 4.607 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[4] ; 4.646 ; 4.646 ; 4.646 ; 4.646 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[5] ; 5.014 ; 5.014 ; 5.014 ; 5.014 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_0[6] ; 5.087 ; 5.087 ; 5.087 ; 5.087 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[0] ; 3.719 ; 3.719 ; 3.719 ; 3.719 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[1] ; 3.741 ; 3.741 ; 3.741 ; 3.741 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[2] ; 3.593 ; 3.593 ; 3.593 ; 3.593 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[3] ; 3.568 ; 3.568 ; 3.568 ; 3.568 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[4] ; 3.574 ; 3.574 ; 3.574 ; 3.574 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[5] ; 3.584 ; 3.584 ; 3.584 ; 3.584 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_1[6] ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[0] ; 4.240 ; 4.240 ; 4.240 ; 4.240 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[1] ; 3.976 ; 3.976 ; 3.976 ; 3.976 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[2] ; 4.125 ; 4.125 ; 4.125 ; 4.125 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[3] ; 4.131 ; 4.131 ; 4.131 ; 4.131 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[4] ; 3.788 ; 3.788 ; 3.788 ; 3.788 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[5] ; 4.135 ; 4.135 ; 4.135 ; 4.135 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_2[6] ; 4.171 ; 4.171 ; 4.171 ; 4.171 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[0] ; 4.281 ; 4.281 ; 4.281 ; 4.281 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[1] ; 4.419 ; 4.419 ; 4.419 ; 4.419 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[2] ; 4.384 ; 4.384 ; 4.384 ; 4.384 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[3] ; 4.327 ; 4.327 ; 4.327 ; 4.327 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[4] ; 4.406 ; 4.406 ; 4.406 ; 4.406 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[5] ; 4.360 ; 4.360 ; 4.360 ; 4.360 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_3[6] ; 4.209 ; 4.209 ; 4.209 ; 4.209 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[0] ; 5.041 ; 5.041 ; 5.041 ; 5.041 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[1] ; 4.955 ; 4.955 ; 4.955 ; 4.955 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[2] ; 4.448 ; 4.448 ; 4.448 ; 4.448 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[3] ; 4.414 ; 4.414 ; 4.414 ; 4.414 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[4] ; 4.952 ; 4.952 ; 4.952 ; 4.952 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[5] ; 4.566 ; 4.566 ; 4.566 ; 4.566 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_4[6] ; 4.421 ; 4.421 ; 4.421 ; 4.421 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[0] ; 4.755 ; 4.755 ; 4.755 ; 4.755 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[1] ; 4.851 ; 4.851 ; 4.851 ; 4.851 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[2] ; 4.766 ; 4.766 ; 4.766 ; 4.766 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[3] ; 5.477 ; 5.477 ; 5.477 ; 5.477 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[4] ; 5.163 ; 5.163 ; 5.163 ; 5.163 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[5] ; 4.741 ; 4.741 ; 4.741 ; 4.741 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_5[6] ; 5.523 ; 5.523 ; 5.523 ; 5.523 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[0] ; 4.491 ; 4.491 ; 4.491 ; 4.491 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[1] ; 5.713 ; 5.713 ; 5.713 ; 5.713 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[2] ; 4.650 ; 4.650 ; 4.650 ; 4.650 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[3] ; 4.821 ; 4.821 ; 4.821 ; 4.821 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[4] ; 4.712 ; 4.712 ; 4.712 ; 4.712 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[5] ; 5.293 ; 5.293 ; 5.293 ; 5.293 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_6[6] ; 5.090 ; 5.090 ; 5.090 ; 5.090 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[0] ; 5.095 ; 5.095 ; 5.095 ; 5.095 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[1] ; 4.429 ; 4.429 ; 4.429 ; 4.429 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[2] ; 4.330 ; 4.330 ; 4.330 ; 4.330 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[3] ; 4.686 ; 4.686 ; 4.686 ; 4.686 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[4] ; 4.488 ; 4.488 ; 4.488 ; 4.488 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[5] ; 4.987 ; 4.987 ; 4.987 ; 4.987 ;
; Sel_Saida_FPGA[0] ; Saida_FPGA_7seg_7[6] ; 5.459 ; 5.459 ; 5.459 ; 5.459 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[0] ; 4.577 ; 4.577 ; 4.577 ; 4.577 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[1] ; 5.584 ; 5.584 ; 5.584 ; 5.584 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[2] ; 4.564 ; 4.564 ; 4.564 ; 4.564 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[3] ; 4.591 ; 4.591 ; 4.591 ; 4.591 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[4] ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[5] ; 5.002 ; 5.002 ; 5.002 ; 5.002 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_0[6] ; 5.083 ; 5.083 ; 5.083 ; 5.083 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[0] ; 4.190 ; 4.190 ; 4.190 ; 4.190 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[1] ; 4.212 ; 4.212 ; 4.212 ; 4.212 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[2] ; 4.072 ; 4.072 ; 4.072 ; 4.072 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[3] ; 4.040 ; 4.040 ; 4.040 ; 4.040 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[4] ; 4.046 ; 4.046 ; 4.046 ; 4.046 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[5] ; 4.055 ; 4.055 ; 4.055 ; 4.055 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_1[6] ; 4.064 ; 4.064 ; 4.064 ; 4.064 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[0] ; 4.724 ; 4.724 ; 4.724 ; 4.724 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[1] ; 4.244 ; 4.244 ; 4.244 ; 4.244 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[2] ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[3] ; 4.461 ; 4.461 ; 4.461 ; 4.461 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[4] ; 4.271 ; 4.271 ; 4.271 ; 4.271 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[5] ; 4.469 ; 4.469 ; 4.469 ; 4.469 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_2[6] ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[0] ; 4.081 ; 4.081 ; 4.081 ; 4.081 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[1] ; 4.219 ; 4.219 ; 4.219 ; 4.219 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[2] ; 4.184 ; 4.184 ; 4.184 ; 4.184 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[3] ; 4.127 ; 4.127 ; 4.127 ; 4.127 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[4] ; 4.206 ; 4.206 ; 4.206 ; 4.206 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[5] ; 4.160 ; 4.160 ; 4.160 ; 4.160 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_3[6] ; 4.009 ; 4.009 ; 4.009 ; 4.009 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[0] ; 4.872 ; 4.872 ; 4.872 ; 4.872 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[1] ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[2] ; 4.260 ; 4.260 ; 4.260 ; 4.260 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[3] ; 4.246 ; 4.246 ; 4.246 ; 4.246 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[4] ; 4.783 ; 4.783 ; 4.783 ; 4.783 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[5] ; 4.378 ; 4.378 ; 4.378 ; 4.378 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_4[6] ; 4.255 ; 4.255 ; 4.255 ; 4.255 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[0] ; 4.332 ; 4.332 ; 4.332 ; 4.332 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[1] ; 4.429 ; 4.429 ; 4.429 ; 4.429 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[2] ; 4.343 ; 4.343 ; 4.343 ; 4.343 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[3] ; 5.054 ; 5.054 ; 5.054 ; 5.054 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[4] ; 4.743 ; 4.743 ; 4.743 ; 4.743 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[5] ; 4.321 ; 4.321 ; 4.321 ; 4.321 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_5[6] ; 5.104 ; 5.104 ; 5.104 ; 5.104 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[0] ; 4.359 ; 4.359 ; 4.359 ; 4.359 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[1] ; 5.576 ; 5.576 ; 5.576 ; 5.576 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[2] ; 4.513 ; 4.513 ; 4.513 ; 4.513 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[3] ; 4.696 ; 4.696 ; 4.696 ; 4.696 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[4] ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[5] ; 5.159 ; 5.159 ; 5.159 ; 5.159 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_6[6] ; 4.965 ; 4.965 ; 4.965 ; 4.965 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[0] ; 4.735 ; 4.735 ; 4.735 ; 4.735 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[1] ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[2] ; 3.978 ; 3.978 ; 3.978 ; 3.978 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[3] ; 4.327 ; 4.327 ; 4.327 ; 4.327 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[4] ; 4.129 ; 4.129 ; 4.129 ; 4.129 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[5] ; 4.637 ; 4.637 ; 4.637 ; 4.637 ;
; Sel_Saida_FPGA[1] ; Saida_FPGA_7seg_7[6] ; 5.109 ; 5.109 ; 5.109 ; 5.109 ;
+-------------------+----------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 28118    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 28118    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 112   ; 112  ;
; Unconstrained Output Ports      ; 184   ; 184  ;
; Unconstrained Output Port Paths ; 7090  ; 7090 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Dec 11 21:26:39 2017
Info: Command: quartus_sta pipeline -c Pipeline
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Pipeline.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.502
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.502     -1690.990 clock 
Info (332146): Worst-case hold slack is 0.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.229         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1372.858 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.915
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.915      -661.854 clock 
Info (332146): Worst-case hold slack is 0.095
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.095         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1372.858 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 448 megabytes
    Info: Processing ended: Mon Dec 11 21:26:40 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


