`timescale 1ns / 1ps
//id段负责分析指令，依据指令特征字段区分指令，确定要读取的寄存器情况、要执行的运算、要写入的目的寄存器
//suffix中，_i表示输入，_o表示输出
module id(
    input   wire    rst,
    input   wire[`InstAddrBus]  pc_i,       //输入被译码的指令在指令ROM中的地址
    input   wire[`InstBus]      inst_i,     //输入被译码的指令
    
    //读取的Regfile的值
    input   wire[`RegBus]       reg1_data_i,    //输入寄存器堆读端口1的数据
    input   wire[`RegBus]       reg2_data_i,    //输入寄存器堆读端口2的数据
    
    //输出到Regfile的值
    output  reg                 reg1_read_o,    //输出寄存器堆读端口1的使能信号
    output  reg                 reg2_read_o,    //输出寄存器堆读端口2的使能信号
    output  reg[`RegAddrBus]    reg1_addr_o,    //输出寄存器堆读端口1的读地址
    output  reg[`RegAddrBus]    reg2_addr_o,    //输出寄存器堆读端口2的读地址
    
    //送到EX段的信息
    output  reg[`AluOpBus]      aluop_o,    //输出运算子类型
    output  reg[`AluSelBus]     alusel_o,   //输出运算类型
    output  reg[`RegBus]        reg1_o,     //输出源操作数1，ALU的两个输入之一
    output  reg[`RegBus]        reg2_o,     //输出源操作数2，ALU的两个输入之一
    output  reg                 wreg_o,     //输出写寄存器使能信号
    output  reg[`RegAddrBus]    wDestRegAddr_o  //输出写寄存器地址
    
    );
    
     //取指令的指令码和功能码
    wire[5:0]   op = inst_i[31:26]; 
    wire[4:0]   op2 = inst_i[10:6];     //sa
    wire[5:0]   op3 = inst_i[5:0];      //func
    wire[4:0]   op4 = inst_i[20:16];
    
    //如果是I指令，需要存指令中的立即数
    reg[`RegBus]    imm;
    
    reg instValid;  //指令是否有效    
    
// ************************************ 一.指令译码 ************************************
    always @ (*) begin
        if (rst == `RstEnable) begin
            aluop_o <= `EXE_NOP_OP;
            alusel_o <= `EXE_RES_NOP;
            wDestRegAddr_o <= `NOPRegAddr;
            wreg_o  <= `WriteDisable;
            instValid <= `InstValid;
            reg1_read_o <= 1'b0;
            reg2_read_o <= 1'b0;
            reg1_addr_o <= `NOPRegAddr;
            reg2_addr_o <= `NOPRegAddr;
            imm <= 32'h0;
        end else begin
            aluop_o <= `EXE_NOP_OP;
            alusel_o <= `EXE_RES_NOP;
            wDestRegAddr_o <= inst_i[15:11];//写地址
            wreg_o  <= `WriteDisable;   //是否写寄存器还需要看具体的指令内容
            instValid <= `InstInvalid;
            reg1_read_o <= 1'b0;
            reg2_read_o <= 1'b0;
            reg1_addr_o <= inst_i[25:21];
            reg2_addr_o <= inst_i[20:16];
            imm <= 32'h0;
            
            case (op)
                `EXE_ORI:   begin
                    wreg_o <= `WriteEnable;         //需要写寄存器
                    aluop_o <= `EXE_OR_OP;          //逻辑或运算
                    alusel_o <= `EXE_RES_LOGIC;     //逻辑运算类型
                    reg1_read_o <= 1'b1;        //需要读端口1
                    reg2_read_o <= 1'b0;        //不需要读端口2
                    imm <= {16'h0,inst_i[15:0]};    //i指令，取立即数，并将立即数扩展到32位
                    wDestRegAddr_o <= inst_i[20:16];    //写寄存器地址
                    instValid <= `InstValid;
                end
                default:    begin
                end
            endcase
        end//if
    end//always 
    
// ************************************ 二.确定源操作数1 ************************************
    always @ (*) begin 
        if(rst == `RstEnable) begin
            reg1_o <= 32'h0;
        end else if(reg1_read_o == 1'b1) begin
            reg1_o <= reg1_data_i;
        end else if(reg1_read_o == 1'b0) begin
            reg1_o <= imm;
        end else begin
            reg1_o <= 32'h0;
        end
    end
    
// ************************************ 三.确定源操作数2 ************************************
    always @ (*) begin 
        if(rst == `RstEnable) begin
            reg2_o <= 32'h0;
        end else if(reg2_read_o == 1'b1) begin
            reg2_o <= reg2_data_i;
        end else if(reg2_read_o == 1'b0) begin
            reg2_o <= imm;
        end else begin
            reg2_o <= 32'h0;
        end
    end 
    
    
endmodule
