//-sverilog $ROOT_PATH/RTL/Header/VPU_PKG.svh
-sverilog $ROOT_PATH/RTL/VPU_IF.sv
-sverilog $ROOT_PATH/RTL/VPU_CONTROLLER.sv
-sverilog $ROOT_PATH/RTL/VPU_DECODER.sv
-sverilog $ROOT_PATH/RTL/VPU_EXEC_UNIT.sv
-sverilog $ROOT_PATH/RTL/VPU_LANE.sv
-sverilog $ROOT_PATH/RTL/VPU_REDUCTION_UNIT.sv

-sverilog $ROOT_PATH/RTL/VPU_SRC_PORT_CONTROLLER.sv
-sverilog $ROOT_PATH/RTL/VPU_SRC_PORT.sv

-sverilog $ROOT_PATH/RTL/VPU_TIMING_CNTR.sv
-sverilog $ROOT_PATH/RTL/VPU_INCR_CNTR.sv
-sverilog $ROOT_PATH/RTL/VPU_WB_UNIT.sv
-sverilog $ROOT_PATH/RTL/VPU_TOP.sv
-sverilog $ROOT_PATH/RTL/ALU/Unsigned_Int/VPU_ALU_UI_ADD_SUB.sv
-sverilog $ROOT_PATH/RTL/ALU/Unsigned_Int/VPU_ALU_UI_DIV.sv
-sverilog $ROOT_PATH/RTL/ALU/Unsigned_Int/VPU_ALU_UI_MUL.sv
-sverilog $ROOT_PATH/RTL/ALU/Unsigned_Int/VPU_ALU_UI_MAX.sv
-sverilog $ROOT_PATH/RTL/ALU/Unsigned_Int/VPU_ALU_UI_AVG.sv

-sverilog $ROOT_PATH/RTL/ALU/Signed_Int/VPU_ALU_SI_ADD_SUB.sv
-sverilog $ROOT_PATH/RTL/ALU/Signed_Int/VPU_ALU_SI_DIV.sv
-sverilog $ROOT_PATH/RTL/ALU/Signed_Int/VPU_ALU_SI_MUL.sv
-sverilog $ROOT_PATH/RTL/ALU/Signed_Int/VPU_ALU_SI_MAX.sv
-sverilog $ROOT_PATH/RTL/ALU/Signed_Int/VPU_ALU_SI_AVG.sv

-sverilog $ROOT_PATH/RTL/ALU/Float/VPU_FP_ADD_SUB.sv
-sverilog $ROOT_PATH/RTL/ALU/Float/FP_ADD_SUB.sv
-sverilog $ROOT_PATH/RTL/ALU/Float/FP_MUL.sv
//-sverilog $ROOT_PATH/RTL/ALU/Float/float_add.sv
-sverilog $ROOT_PATH/RTL/ALU/Float/float_break.sv
-sverilog $ROOT_PATH/RTL/ALU/Float/float_combine.sv
-sverilog $ROOT_PATH/RTL/ALU/Float/float_lzc.sv
//-sverilog $ROOT_PATH/RTL/ALU/Float/float_mul.sv
-sverilog $ROOT_PATH/RTL/ALU/Float/float_swap.sv
-sverilog $ROOT_PATH/RTL/ALU/Float/float_native_lzc.sv
-sverilog $ROOT_PATH/RTL/ALU/Float/VPU_FP_MAX.sv
-sverilog $ROOT_PATH/RTL/ALU/Float/VPU_FP_MUL.sv